(57)【要約】【課題】  安定した入出力整合特性を有する可変利得増幅器を提供する。【解決手段】  第１コモンソーストランジスタ４１１と第１コモンゲートトランジスタ４２１とを含む第１カスコード増幅器と、前記第１カスコード増幅器と差動対をなす、第２コモンソーストランジスタ４１２と第２コモンゲートトランジスタ４２２とを含む第２カスコード増幅器と、前記第１コモンソーストランジスタ４１１のドレインと前記第１コモンゲートトランジスタ４２１のソースとに一端が連結され、前記第２コモンソーストランジスタ４１２のドレインと前記第２コモンゲートトランジスタ４２２のソースとに他端が連結される利得調節部４３１と、を含む可変利得増幅器である。【選択図】  図４
2006109409.tif 000002
【特許請求の範囲】
【請求項１】
第１コモンソーストランジスタと第１コモンゲートトランジスタとを含む第１カスコード増幅器と、
前記第１カスコード増幅器と差動対をなす、第２コモンソーストランジスタと第２コモンゲートトランジスタとを含む第２カスコード増幅器と、
前記第１コモンソーストランジスタのドレインと前記第１コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンソーストランジスタのドレインと前記第２コモンゲートトランジスタのソースとに他端が連結される利得調節部と、を含む可変利得増幅器。
【請求項２】
前記利得調節部は、制御バイアス電圧によって開閉されるトランジスタ対と抵抗とを含む請求項１に記載の可変利得増幅器。
【請求項３】
前記利得調節部は、制御バイアス電圧によって開閉される複数のトランジスタ対と、各トランジスタ対と連結された複数の抵抗とを含む請求項１に記載の可変利得増幅器。
【請求項４】
第１コモンソーストランジスタ、第１コモンゲートトランジスタ及び第３コモンゲートトランジスタを含む第１カスコード増幅器と、
前記第１カスコード増幅器と差動対をなす、第２コモンソーストランジスタ、第２コモンゲートトランジスタ及び第４コモンゲートトランジスタを含む第２カスコード増幅器と、
前記第１コモンソーストランジスタのドレインと前記第１コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンソーストランジスタのドレインと前記第２コモンゲートトランジスタのソースとに他端が連結される第１利得調節部と、
前記第１コモンゲートトランジスタのドレインと前記第３コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンゲートトランジスタのドレインと前記第４コモンゲートトランジスタのソースとに他端が連結される第２利得調節部と、を含む可変利得増幅器。
【請求項５】
前記第１及び第２利得調節部は、各々制御バイアス電圧によって開閉されるトランジスタ対と抵抗とを含む請求項４に記載の可変利得増幅器。
【請求項６】
前記第１及び第２利得調節部は、各々制御バイアス電圧によって開閉される複数のトランジスタ対と、各トランジスタ対と連結された複数の抵抗と、を含む請求項４に記載の可変利得増幅器。
【請求項７】
第１コモンソーストランジスタ、第１コモンゲートトランジスタ及び第３コモンゲートトランジスタを含む第１カスコード増幅器と、
前記第１カスコード増幅器と差動対をなす、第２コモンソーストランジスタ、第２コモンゲートトランジスタ及び第４コモンゲートトランジスタを含む第２カスコード増幅器と、
前記第１コモンソーストランジスタのドレインと前記第１コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンゲートトランジスタのドレインと前記第４コモンゲートトランジスタのソースとに他端が連結される第１利得調節部と、
前記第１コモンゲートトランジスタのドレインと前記第３コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンソーストランジスタのドレインと前記第２コモンゲートトランジスタのソースとに他端が連結される第２利得調節部と、を含む可変利得増幅器。
【請求項８】
前記第１及び第２利得調節部は、各々制御バイアス電圧によって開閉されるトランジスタ対と抵抗とを含む請求項７に記載の可変利得増幅器。
【請求項９】
前記第１及び第２利得調節部は、各々制御バイアス電圧によって開閉される複数のトランジスタ対と、各トランジスタ対と連結された複数の抵抗とを含む請求項７に記載の可変利得増幅器。
【請求項１０】
コモンソーストランジスタと複数のコモンゲートトランジスタとを含む第１複合カスコード増幅器と、
前記第１複合カスコード増幅器と差動対をなす、コモンソーストランジスタと複数のコモンゲートトランジスタとを含む第２複合カスコード増幅器と、
前記第１複合カスコード増幅器のドレイン−ソース連結部に一端が連結され、前記第２複合カスコード増幅器のドレイン−ソース連結部に他端が連結される複数の利得調節部と、を含む可変利得増幅器。
【請求項１１】
前記利得調節部は、各々制御バイアス電圧によって開閉されるトランジスタ対と抵抗とを含む請求項１０に記載の可変利得増幅器。
【請求項１２】
前記利得調節部は、各々制御バイアス電圧によって開閉される複数のトランジスタ対と各トランジスタ対と連結された複数の抵抗とを含む請求項１０に記載の可変利得増幅器。
【請求項１３】
コモンソーストランジスタと複数のコモンゲートトランジスタとを含む複合カスコード増幅器と、
前記複合カスコード増幅器のドレイン−ソース連結部に一端が連結され、他端は接地される複数の利得調節部と、を含む可変利得増幅器。
【請求項１４】
前記利得調節部は各々制御バイアス電圧によって開閉されるトランジスタと抵抗とを含む請求項１３に記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変利得増幅器に係り、より詳細には安定した入出力整合特性を有する可変利得増幅器に関する。
【背景技術】
【０００２】
無線通信装置が信号を送信する時、アンテナを通じて出力される信号の電力を一定に保つか、アンテナに入力される信号の大きさによって適正な利得を与えるためには、可変利得増幅器（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）が必要である。
【０００３】
図１は、可変利得増幅器を含む無線通信装置の例を示している。
送信過程における無線通信装置の動作を説明する。
ベースバンドプロセッサ１９０から出力される基底帯域信号を基底帯域増幅器１４０で増幅する。増幅された基底帯域信号は、発振器１８０で発生した発振信号と上向き混合器１３０で混合されてＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号となる。現在、知られた通信システムは、大体は基底帯域信号を直ちにＲＦ信号に変換せず、まずＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号に変換した後、ＩＦ信号をＲＦ信号に変換する。ＲＦ信号は、電力増幅器１２０で増幅された後、アンテナ１１０を通じて出力される。送信過程で使われる電力増幅器１２０は、歪みを減らしつつ高い利得を得るために、複数段の増幅器より構成されうる。例えば、無線通信装置は、事前電力増幅器と電力増幅器とを含みうる。
【０００４】
以下、受信過程における無線通信装置の動作を説明する。
アンテナ１１０を通じて入力されたＲＦ信号は、低雑音増幅器１５０を経て増幅される。増幅されたＲＦ信号は、下向き混合器（Ｄｏｗｎ−Ｍｉｘｅｒ）１６０を経て基底帯域信号となり、基底帯域増幅器１７０で増幅される。現在知られた通信システムは、大体はＲＦ信号を直ちに基底帯域信号に変換せず、まずＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号に変換した後、ＩＦ信号を基底帯域信号に変換する。増幅された基底帯域信号は、ベースバンドプロセッサ１９０に伝達される。低雑音増幅器１５０も十分な利得を得るために複数段の増幅器より構成されうる。
【０００５】
スイッチ１１５は、電力増幅器１２０から出力されるＲＦ信号が低雑音増幅器１５０に入力されることを遮断し、アンテナ１１０を通じて入力されるＲＦ信号が電力増幅器１２０に伝達されることを遮断する。全二重（Ｆｕｌｌ  Ｄｕｐｌｅｘ）方式の通信システムでは、スイッチ１１５の代りに、デュプレクサが使用されもする。
【０００６】
このように無線通信装置で使われる電力増幅器や低雑音増幅器は、十分な可変利得を提供せねばならない。これと関連して、特許文献１は、インピーダンス可変手段を有する可変利得増幅器を開示している。可変利得増幅器は、差動対をなす２つのバイポーラトランジスタのコレクタの間に介在したインピーダンス可変手段を有する。しかし、これは利得調節の範囲が狭く、高周波回路として使われる場合に入出力整合が不安定な特性を有する。
【０００７】
図２は、可変利得範囲の狭い従来の可変利得増幅器の例を示す図面である。
図２の可変利得増幅器は、第１差動カスコード増幅器（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｃａｓｃｏｄｅ  Ａｍｐｌｉｆｉｅｒ）の構造を有し、入出力整合のためにＬＣ整合する構造を有する。
第１カスコード増幅器は、コモンソーストランジスタ２１１とコモンゲートトランジスタ２２１とを含み、第２カスコード増幅器はコモンソーストランジスタ２１２とコモンゲートトランジスタ２２２とを含む。
【０００８】
第１カスコード増幅器について説明すれば、コモンソーストランジスタ２１１のゲートには、バイアス電圧ＶＧ１と信号入力端とを通じて入力された＋信号が印加される。コモンゲートトランジスタ２２１は、第１カスコード増幅器の周波数応答を改善する。第１カスコード増幅器を通過した＋信号は出力端子Ｏｕｔ＋を通じて出力される。示されたように、＋信号入力端には入力整合のためにキャパシタ及びインダクタが連結される。
【０００９】
同様に、第２カスコード増幅器のコモンソーストランジスタ２１２のゲートには上記と同じバイアス電圧ＶＧ１と信号入力端とを通じて入力された−信号が印加される。コモンゲートトランジスタ２２２は、第２カスコード増幅器の周波数応答を改善する。第２カスコード増幅器を通過した−信号は出力端子Ｏｕｔ−を通じて出力される。示されたように、−信号入力端には入力整合のためにキャパシタ及びインダクタが連結される。
【００１０】
利得調節部２３１は、スイッチの役割を行う二つのトランジスタと抵抗とを含む。スイッチの開閉は、二つのトランジスタに印加されるゲート電圧Ｖｃｏｎｔにより制御される。一方、インダクタ２４１、２４２は出力整合に使われる。
【００１１】
図３は、図２の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
上方の２つのグラフは、高い利得モードでのＳパラメータ値の変化を、下方の２つのグラフは、低い利得モードでのＳパラメータ値の変化を、各々示している。
高い利得モードでの入力整合の特性を示すＳ１１パラメータは、−２２．２７９ｄＢであり、出力整合の特性を示すＳ２２パラメータは−２０．５７６ｄＢである。可変利得増幅器での入出力整合の特性は−１５ｄＢ以下であることが望ましいが、高い利得モードではこれを満足する。
低い利得モードでのＳ１１パラメータは、−３２．９０１ｄＢであって入力整合の特性は良いが、Ｓ２２パラメータは、−７．９３６ｄＢであって出力整合がよくない。
これは利得調節部２３１のオン／オフによって出力インピーダンス値が変化するためである。したがって、高い利得で最適化された可変利得増幅器は低い利得での整合が良くなく、低い利得で最適化された可変利得増幅器は高い利得での整合が良くない。
【特許文献１】特開２００３−２４３９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、前記問題点を解決するために案出されたものであって、安定した入出力整合特性を有する可変利得増幅器を提供することをその目的とする。
本発明の目的は、前記で言及した目的に限定されず、言及しなかったさらに他の目的は以下の記載から当業者ならば明確に理解できる。
【課題を解決するための手段】
【００１３】
前記目的を達成するために本発明の一実施形態に係る可変利得増幅器は、第１コモンソーストランジスタと第１コモンゲートトランジスタとを含む第１カスコード増幅器と、前記第１カスコード増幅器と差動対をなす、第２コモンソーストランジスタと第２コモンゲートトランジスタとを含む第２カスコード増幅器と、前記第１コモンソーストランジスタのドレインと前記第１コモンゲートトランジスタのソースに一端が連結され、前記第２コモンソーストランジスタのドレインと前記第２コモンゲートトランジスタのソースとに他端が連結される利得調節部と、を含む。
【００１４】
前記目的を達成するために本発明の他の実施形態に係る可変利得増幅器は、第１コモンソーストランジスタ、第１コモンゲートトランジスタ及び第３コモンゲートトランジスタを含む第１カスコード増幅器と、前記第１カスコード増幅器と差動対をなす、第２コモンソーストランジスタ、第２コモンゲートトランジスタ及び第４コモンゲートトランジスタを含む第２カスコード増幅器と、前記第１コモンソーストランジスタのドレインと前記第１コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンソーストランジスタのドレインと前記第２コモンゲートトランジスタのソースとに他端が連結される第１利得調節部と、前記第１コモンゲートトランジスタのドレインと前記第３コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンゲートトランジスタのドレインと前記第４コモンゲートトランジスタのソースとに他端が連結される第２利得調節部と、を含む。
【００１５】
前記目的を達成するために本発明のさらに他の実施形態に係る可変利得増幅器は、第１コモンソーストランジスタ、第１コモンゲートトランジスタ及び第３コモンゲートトランジスタを含む第１カスコード増幅器と、前記第１カスコード増幅器と差動対をなす、第２コモンソーストランジスタ、第２コモンゲートトランジスタ及び第４コモンゲートトランジスタを含む第２カスコード増幅器と、前記第１コモンソーストランジスタのドレインと前記第１コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンゲートトランジスタのドレインと前記第４コモンゲートトランジスタのソースとに他端が連結される第１利得調節部と、前記第１コモンゲートトランジスタのドレインと前記第３コモンゲートトランジスタのソースとに一端が連結され、前記第２コモンソーストランジスタのドレインと前記第２コモンゲートトランジスタのソースとに他端が連結される第２利得調節部と、を含む。
【００１６】
前記目的を達成するために本発明のさらに他の実施形態に係る可変利得増幅器は、コモンソーストランジスタと複数のコモンゲートトランジスタを含む第１複合カスコード増幅器と、前記第１複合カスコード増幅器と差動対をなす、コモンソーストランジスタと複数のコモンゲートトランジスタを含む第２複合カスコード増幅器と、前記第１複合カスコード増幅器のドレイン−ソース連結部に一端が連結され、前記第２複合カスコード増幅器のドレイン−ソース連結部に他端が連結される複数の利得調節部と、を含む。
【００１７】
前記目的を達成するために本発明の一実施形態に係る可変利得増幅器は、コモンソーストランジスタと複数のコモンゲートトランジスタを含む複合カスコード増幅器と、前記複合カスコード増幅器のドレイン−ソース連結部に一端が連結され、他端は接地される複数の利得調節部と、を含む。
【発明の効果】
【００１８】
本発明によれば、安定した入出力整合を有しつつ、従来より高い利得制御範囲を有する可変利得増幅器を具現しうる。
【発明を実施するための最良の形態】
【００１９】
その他の実施形態の具体的な事項は詳細な説明及び図面に含まれている。
本発明の利点及び特徴、そしてこれを達成する方法は添付された図面に基づいて詳細に後述されている実施形態を参照すれば明確になる。しかし、本発明は以下で開示される実施形態に限定されるものではなく、この実施形態から外れて多様な形に具現でき、本明細書で説明する実施形態は本発明の開示を完全にし、本発明が属する技術分野で当業者に発明の範ちゅうを完全に報せるために提供されるものであり、本発明は請求項及び発明の詳細な説明によってのみ定義される。一方、明細書全体にわたって同一な参照符号は同一な構成要素を示す。
【００２０】
以下、添付した図面に基づいて本発明を詳細に説明する。
図４は、本発明の一実施形態に係る可変利得増幅器の構造を示す回路図である。
図４の可変利得増幅器は、図２の可変利得増幅器と同様に、第１及び第２カスコード増幅器を含む差動カスコード増幅器の構造を有し、入出力整合のためにＬＣ整合する構造を有する。
【００２１】
第１カスコード増幅器は、第１コモンソーストランジスタ４１１と第１コモンゲートトランジスタ４２１とを含み、第２カスコード増幅器は、第２コモンソーストランジスタ４１２と第２コモンゲートトランジスタ４２２とを含む。
【００２２】
一般的にカスコード増幅器の動作は次の通りである。コモンソーストランジスタは、入力された信号を増幅する。しかし、コモンソーストランジスタの場合にミラー効果（Ｍｉｌｌｅｒ’ｓ  Ｅｆｆｅｃｔ）のために高周波領域で周波数応答特性が劣化する。コモンゲートトランジスタを、コモンソーストランジスタの出力端（ドレイン）に連結すれば、高周波領域で周波数応答特性が改善される。したがって、高周波領域の周波数応答特性に優れたカスコード増幅器（コモンソーストランジスタとコモンゲートトランジスタとを連結した増幅器）が多用される。
【００２３】
本実施形態では対称的な２つのカスコード増幅器を使用して差動カスコード増幅器構造の可変利得増幅器を具現する。しかし、図２の可変利得増幅器とは違って出力端に直接利得調節部を連結せずにカスコード増幅器の内部に連結する。
【００２４】
第１コモンソーストランジスタ４１１のゲートには、バイアス電圧ＶＧ１と信号入力端とを通じて入力された＋信号が印加される。第２コモンソーストランジスタ４１２のゲートには、同じバイアス電圧ＶＧ１と信号入力端とを通じて入力された−信号が印加される。各コモンソーストランジスタと信号入力端との間には入力整合のためにキャパシタ及びインダクタが連結される。
【００２５】
第１コモンソーストランジスタ４１１のドレインには、第１コモンゲートトランジスタ４２１のソースと利得調節部４３１の一端とが連結される。第２コモンソーストランジスタ４１２のドレインには、第２コモンゲートトランジスタ４２２のソースと利得調節部４３１の他端とが連結される。利得調節部４３１は、スイッチの役割をする二つのトランジスタと抵抗とを含む。スイッチの開閉は、二つのトランジスタに印加されるゲート電圧Ｖｃｏｎｔにより制御されるが、スイッチの開閉によって可変利得増幅器の出力インピーダンスが変わる。
【００２６】
第１コモンゲートトランジスタ４２１のゲートと第２コモンゲートトランジスタ４２２のゲートとには、同じバイアス電圧ＶＧ２が印加される。各コモンゲートトランジスタのゲートに連結されたキャパシタは、バイアス電圧ＶＧ２に含まれうるＡＣ成分を接地させるのに使われる。
第１コモンゲートトランジスタ４２１のドレインは、＋信号の出力端子Ｏｕｔ＋と連結され、第２コモンゲートトランジスタ４２２のドレインは、−信号の出力端子Ｏｕｔ−と連結される。一方、インダクタ４４１、４４２は、各信号の出力端子の出力整合に使われる。一方、図４には図示されていないが、各出力端子は、出力整合のためのキャパシタをさらに含むこともある。
【００２７】
図２の可変利得増幅器とは違って本実施形態では利得調節部を第１及び第２カスコード増幅器の出力端との間に連結せず、第１及び第２カスコード増幅器の内部を連結した。これにより、本実施形態は図２の可変利得増幅器より入出力整合、特に出力整合が改善された。これについては図５を参照して詳細に説明する。
【００２８】
図５は、図４の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
高利得モードでは、図２及び図４の可変利得増幅器のＳパラメータ値は同一である。なぜなら、両者共に利得調節部のスイッチが開いているために、両者は同じ回路であるからである。
低利得モードで、図３のＳパラメータと図５のＳパラメータの値を比較すると、Ｓ２１パラメータ値はあまり差を示さない。しかし、Ｓ２２の場合、図３では−７．９３６ｄＢであるが、図５では−２０．４３８ｄＢである。Ｓ１１の場合、図３では−３２．９０１ｄＢであり、図５では−２０．５３３ｄＢである。つまり、出力整合は図４の可変利得増幅器が優秀であり、入力整合は図２の可変利得増幅器が優秀である。しかし、入出力整合に優れるためには、Ｓパラメータ値が約−１５ｄＢ以下にならねばならない。図２の可変利得増幅器は、低利得モードで入力整合が非常に優秀であるが、出力整合は基準値−１５ｄＢよりよくない。図４の可変利得増幅器は、低利得モードで入力整合と出力整合何れも優秀な特性を有する。入出力整合特性が優秀なので、図４の可変利得増幅器は、図２の可変利得増幅器に比べてより広い利得制御範囲を有しうる。
【００２９】
図６は、本発明の他の実施形態に係る可変利得増幅器の構造を示す回路図である。
図６の可変利得増幅器は、図４の可変利得増幅器と比較すると、複合カスコード増幅器を使用する。複合カスコード増幅器は、コモンソーストランジスタに複数のコモンゲート増幅器が連結された増幅器である。
【００３０】
第１カスコード増幅器は、１つのコモンソーストランジスタ６１１と二つのコモンゲートトランジスタ６２１、６２３とを含む。第２カスコード増幅器は、１つのコモンソーストランジスタ６１２と二つのコモンゲートトランジスタ６２２、６２４とを含む。
第１コモンソーストランジスタ６１１のドレインには、第１コモンゲートトランジスタ６２１のソースと第１利得調節部６３１の一端とが連結される。第２コモンソーストランジスタ６１２のドレインには、第２コモンゲートトランジスタ６２２のソースと第１利得調節部６３１の他端とが連結される。第１コモンゲートトランジスタ６２１のドレインには、第３コモンゲートトランジスタ６２３のソースと第２利得調節部６３２の一端とが連結される。第２コモンゲートトランジスタ６２２のドレインには、第４コモンゲートトランジスタ６２４のソースと第２利得調節部６３２の他端とが連結される。
【００３１】
第１及び第２利得調節部６３１、６３２は、各々スイッチの役割をする二つのトランジスタと抵抗とを含む。スイッチの開閉は、二つのトランジスタに印加されるゲート電圧Ｖｃｏｎｔ１、Ｖｃｏｎｔ２により制御されるが、スイッチの開閉によって可変利得増幅器の出力インピーダンスが変わる。
【００３２】
図６の可変利得増幅器は、図４の可変利得増幅器に比べてさらに精密な利得調節が可能である。図６の可変利得増幅器の特性については、図７を参照して説明する。
【００３３】
図７は、図６の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
左側のグラフはＳ２１の値を、右側のグラフはＳ１１とＳ２２との値を示す。上側のグラフは、下側のグラフより高い利得モードのＳパラメータ値を示す。
具体的に説明すれば、Ｓ２１の値は利得モードによって１７．１０４ｄＢないし９．２７９ｄＢの値を有する。これは図５のグラフと比較すると、最も高い利得では１７．１０４−１５．７２８＝１．３７６ｄＢ高いことが分かる。最も低い利得では、９．２７９−１０．０４２＝−０．７６３ｄＢ低いことが分かる。
つまり、図６の可変利得増幅器は、図４の可変利得増幅器に比べてさらに高い利得が作れ、利得ステップを４種に作れる。また、可変利得範囲がより広い。それにも拘わらず、入出力整合の特性は依然として優秀である。
【００３４】
図８は、本発明のさらに他の実施形態に係る可変利得増幅器の構造を示す回路図である。
図８の可変利得増幅器は、図６の可変利得増幅器と比較すると、利得調節部の連結が異なる。
【００３５】
第１カスコード増幅器は、一つのコモンソーストランジスタ８１１と二つのコモンゲートトランジスタ８２１、８２３を含む。第２カスコード増幅器は、１つのコモンソーストランジスタ８１２と二つのコモンゲートトランジスタ８２２、８２４を含む。
【００３６】
第１コモンソーストランジスタ８１１のドレインには、第１コモンゲートトランジスタ８２１のソースと第１利得調節部８３１の一端とが連結される。第２コモンソーストランジスタ８１２のドレインには第２コモンゲートトランジスタ８２２のソースと第２利得調節部８３２の一端とが連結される。第１コモンゲートトランジスタ８２１のドレインには、第３コモンゲートトランジスタ８２３のソースと第２利得調節部８３２の他端が連結される。第２コモンゲートトランジスタ８２２のドレインには、第４コモンゲートトランジスタ８２４のソースと第１利得調節部８３１の他端とが連結される。
【００３７】
第１及び第２利得調節部８３１、８３２は、各々スイッチの役割をする二つのトランジスタと抵抗とを含む。スイッチの開閉は、二つのトランジスタに印加されるゲート電圧Ｖｃｏｎｔ１、Ｖｃｏｎｔ２により制御されるが、スイッチの開閉によって可変利得増幅器の出力インピーダンスが変わる。
【００３８】
図８の可変利得増幅器の特性については図９を参照して説明する。
図９は、図８の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
図８の可変利得増幅器は、利得調節ステップが３段階である。これは、第１利得調節部８３１が開状態であり、第２利得調節部８３２が閉状態である時と、第１利得調節部８３１が閉状態であり、第２利得調節部８３２が開状態である時とは、同じ状態になるからである。
図６の可変利得増幅器でＳ１１の整合中心周波数が約２００ＭＨｚ移動したことに比べて、図８の可変利得増幅器でＳ１１の整合中心周波数はほとんど移動しないことが分かる。また、図８の可変利得増幅器の利得制御範囲は、図６の可変利得増幅器とほぼ同一である。図８の可変利得増幅器は、入出力マッチング特性も優秀であることが分かる。
【００３９】
このように本発明は、カスコード増幅器内に利得調節部を含んでいるが、前述した説明以外にも多様な変化が可能である。図１０ないし図１２は、変形可能な可変利得増幅器の構造を示しているが、これは例示的なものと解釈されねばならない。
図１０ないし図１２は、本発明のさらに他の実施形態に係る可変利得増幅器の構造を簡略に示す図面である。
【００４０】
図１０の可変利得増幅器は、二つの複合カスコード増幅器を含む。第１カスコード増幅器のドレイン−ソース連結部と第２カスコード増幅器のドレイン−ソース連結部とを利得調節部が連結する。
【００４１】
第１カスコード増幅器は、第１コモンソーストランジスタ１０１１と、第１コモンゲートトランジスタ１０２１と第３コモンゲートトランジスタ１０２３と第５コモンゲートトランジスタ１０２５とを含む複数のコモンゲートトランジスタを含む。第２カスコード増幅器は、第２コモンソーストランジスタ１０１２と、第２コモンゲートトランジスタ１０２２と第４コモンゲートトランジスタ１０２４と第６コモンゲートトランジスタ１０２６とを含む複数のコモンゲートトランジスタを含む。
【００４２】
第１コモンソーストランジスタ１０１１のドレインには、第１コモンゲートトランジスタ１０２１のソースと第１利得調節部１０３１の一端とが連結される。第２コモンソーストランジスタ１０１２のドレインには、第２コモンゲートトランジスタ１０２２のソースと第１利得調節部１０３１の他端とが連結される。第１コモンゲートトランジスタ１０２１のドレインには、第３コモンゲートトランジスタ１０２３のソースと第２利得調節部１０３２の一端とが連結される。第２コモンゲートトランジスタ１０２２のドレインには、第４コモンゲートトランジスタ１０２４のソースと第２利得調節部１０３２の他端とが連結される。同じ方式で第３利得調節部１０３３の一端は、第５コモンゲートトランジスタ１０２５のソースと第６コモンゲートトランジスタ１０２６のソースとに連結される。インピーダンス１０４１、１０４２は出力整合のために使われる。
【００４３】
図１０の実施形態は例示的なものであって、一部の利得調節部が省略されることもある。例えば、図１０の可変利得増幅器で第１コモンゲートトランジスタ１０２１のドレインと第３コモンゲートトランジスタ１０２３のソースとの連結部分に一端が連結され、第２コモンゲートトランジスタ１０２２のドレインと第４コモンゲートトランジスタ１０２４のソースとの連結部分に他端が連結された第２利得調節部１０３２が省略された可変利得増幅器を具現することもできる。
【００４４】
図１１は、差動増幅器を利用せずに具現した可変利得増幅器の構造を示している。
第１コモンソーストランジスタ１１１１のゲートに信号が入力される。第１コモンソーストランジスタ１１１１のドレインには、第１コモンゲートトランジスタ１１２１のソースと第１利得調節部１１３１の一端とが連結される。第１コモンゲートトランジスタ１１２１のドレインには、第２コモンゲートトランジスタ１１２２のソースと第２利得調節部１１３２の一端とが連結される。第２コモンゲートトランジスタ１１２２のドレインに信号が出力される。一方、インピーダンス１１４０は、出力整合に使われる。第１及び第２利得調節部１１３１、１１３２の他端は接地される。
【００４５】
第１及び第２利得調節部１１３１、１１３２は、各々スイッチの役割をするトランジスタと抵抗とを含む。しかし、前記実施形態と同様に２つのトランジスタを含むこともあるが、本実施形態において必ずしも２つのトランジスタを含む必要はない。なぜなら、差動増幅器の場合に対称性が必要であるが、本実施形態では対称性のためにスイッチの役割をするトランジスタを複数とする必要性がないからである。スイッチの開閉によって可変利得増幅器の出力インピーダンスが変わる。
【００４６】
図１２は、差動増幅器を用いて具現した可変利得増幅器を多段階に連結した構造を示している。
図１２の可変利得増幅器は、図４の可変利得増幅器と比較すると、差動カスコード増幅器を２段に連結した。
【００４７】
第１カスコード増幅器は、第１コモンソーストランジスタ１２１１と第１コモンゲートトランジスタ１２２１とを含む。第２カスコード増幅器は、第２コモンソーストランジスタ１２１２と第２コモンゲートトランジスタ１２２２とを含む。
第１コモンソーストランジスタ１２１１のドレインには、第１コモンゲートトランジスタ１２２１のソースと第１利得調節部１２３１の一端が連結される。第２コモンソーストランジスタ１２１２のドレインには、第２コモンゲートトランジスタ１２２２のソースと第１利得調節部１２３１の他端とが連結される。
【００４８】
第１コモンゲートトランジスタ１２２１のドレインの信号は、第３カスコード増幅器に入力され、第２コモンゲートトランジスタ１２２２のドレインの信号は、第４カスコード増幅器に入力される。一方、インピーダンス１２４１は、第１カスコード増幅器と第３カスコード増幅器との間のインピーダンス整合に使われ、インピーダンス１２４２は、第２カスコード増幅器と第４カスコード増幅器との間のインピーダンス整合に使われる。
【００４９】
第３カスコード増幅器は、第３コモンソーストランジスタ１２１３と第３コモンゲートトランジスタ１２２３とを含む。第４カスコード増幅器は、第４コモンソーストランジスタ１２１４と第４コモンゲートトランジスタ１２２４とを含む。
第３コモンソーストランジスタ１２１３のドレインには、第３コモンゲートトランジスタ１２２３のソースと第２利得調節部１２３２の一端とが連結される。第４コモンソーストランジスタ１２１４のドレインには、第４コモンゲートトランジスタ１２２４のソースと第２利得調節部１２３２の他端とが連結される。
第３コモンゲートトランジスタ１２２３のドレインの信号は、＋信号出力端子Ｏｕｔ＋に出力され、第４コモンゲートトランジスタ１２２４のドレインの信号は、−信号出力端子Ｏｕｔ−に出力される。インピーダンス１２４３、１２４４は出力整合に使われる。
【００５０】
図１３は、本発明の一実施形態に係る利得調節部１３００の構造を示す回路図である。
利得調節部１３００は、抵抗１３３０と利得調節部１３００の開閉を決定するスイッチの役割をするトランジスタ対１３１０を含む。抵抗１３３０の一端は、一方のトランジスタのドレインに連結され、他端は他方のトランジスタのドレインに連結される。トランジスタ対１３１０のゲート端子１３２０には、制御バイアス電圧が印加されるが、制御バイアス電圧によってトランジスタ対１３１０が開または閉状態になる。
【００５１】
図１４は、本発明の他の実施形態に係る利得調節部１４００の構造を示す回路図である。
本実施形態で利得調節部１４００は、図１３の実施形態とは違って複数の抵抗１４３１、１４３２、１４３３と複数のトランジスタ対１４１１、１４１２、１４１３とを含む。各抵抗は、相異なる値を有しうるが、一部または全体抵抗が同じ値を有することもできる。各トランジスタ対１４１１、１４１２、１４１３の開閉は、各ゲート端子１４２１、１４２２、１４２３に印加される制御バイアス電圧による。
このように抵抗−梯子（ｒｅｓｉｓｔｏｒ−ｌａｄｄｅｒ）構造を用いることによって、利得調節部１４００は微細な利得ステップを有しうる。
【００５２】
前述した実施形態は本発明を限定するものではなく、例示的なものと判断しなければならない。例えば、詳細な説明で実施形態はＮＭＯＳ（Negative Metal Oxide Semiconductor）トランジスタを用いて構成した回路を例示しているが、ＰＭＯＳ（Positive Metal Oxide Semiconductor）トランジスタを用いて回路を構成してもよく、ＮＭＯＳとＰＭＯＳとを共に用いて回路を構成しても良い。また、利得調節部は、純粋抵抗で具現したが、リアクティブ成分を含むインピーダンスで具現しても良い。したがって、本発明は本明細書に開示された実施形態及び図面によって限定されるものではなく、その発明の技術思想の範囲内で当業者により多様に変形可能であることはいうまでもない。
【産業上の利用可能性】
【００５３】
本発明の可変利得増幅器は、無線通信技術分野に好適に適用されうる。
【図面の簡単な説明】
【００５４】
【図１】無線通信装置の構成を示すブロック図である。
【図２】従来の可変利得増幅器の構造を示す回路図である。
【図３】従来の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
【図４】本発明の一実施形態に係る可変利得増幅器の構造を示す回路図である。
【図５】図４の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
【図６】本発明の他の実施形態に係る可変利得増幅器の構造を示す回路図である。
【図７】図６の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
【図８】本発明のさらに他の実施形態に係る可変利得増幅器の構造を示す回路図である。
【図９】図８の可変利得増幅器のＳパラメータ値の変化を示すグラフである。
【図１０】本発明のさらに他の実施形態に係る可変利得増幅器の構造を簡略に示す図面である。
【図１１】本発明のさらに他の実施形態に係る可変利得増幅器の構造を簡略に示す図面である。
【図１２】本発明のさらに他の実施形態に係る可変利得増幅器の構造を簡略に示す図面である。
【図１３】本発明の一実施形態に係る利得調節部１３００の構造を示す回路図である。
【図１４】本発明の他の実施形態に係る利得調節部１４００の構造を示す回路図である。
【符号の説明】
【００５５】
４１１  第１コモンソーストランジスタ
４２１  第１コモンゲートトランジスタ
４１２  第２コモンソーストランジスタ
４２２  第２コモンゲートトランジスタ
４４１、４４２  インダクタ
【図１】
2006109409.tif 000003
【図２】
2006109409.tif 000004
【図３】
2006109409.tif 000005
【図４】
2006109409.tif 000006
【図５】
2006109409.tif 000007
【図６】
2006109409.tif 000008
【図７】
2006109409.tif 000009
【図８】
2006109409.tif 000010
【図９】
2006109409.tif 000011
【図１０】
2006109409.tif 000012
【図１１】
2006109409.tif 000013
【図１２】
2006109409.tif 000014
【図１３】
2006109409.tif 000015
【図１４】
2006109409.tif 000016