(57)【要約】【課題】コンバータの損失を低減するとともに、軽負荷時の間欠動作をなくし、特性の改善を図る。【解決手段】トランスＴの一次側には、直流電源４と並列にスイッチ素子Ｑ１，Ｑ２の直列回路を並列に接続し、これらスイッチ素子Ｑ１，Ｑ２を交互にオン，オフ駆動することにより、トランスＴの二次巻線に発生する正負の電圧をダイオードＤ１，Ｄ２およびコンデンサＣ0等により整流して直流出力を得るＤＣ−ＤＣコンバータにおいて、スイッチ素子Ｑ２のオン時間とスイッチ素子Ｑ１のオン時間とを、常にほぼ等しくし得るようにして掲記課題の解決を図る。【選択図】図１
2006109566.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極と負極間に並列に第１スイッチ素子と第２スイッチ素子との直列回路を接続し、トランスの一次巻線を第１スイッチ素子または第２スイッチ素子に並列に接続し、これら第１スイッチ素子と第２スイッチ素子とを交互にオン，オフ駆動することにより、トランス二次巻線に発生する正負の電圧を整流して直流出力を得るＤＣ−ＤＣコンバータにおいて、
一方のスイッチ素子のオン時間をその都度検出し、検出の都度前記オン時間だけ他方のスイッチ素子をオンさせることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記一方のスイッチ素子のオン開始時刻からコンデンサを充電し一方のスイッチ素子のオフによって前記コンデンサを放電する充放電回路を設け、その放電期間中に他方のスイッチ素子をオンさせるとともに、充電開始時と放電休止時の前記コンデンサの電圧を等しくすることにより、両スイッチ素子のオン時間を等しくすることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記トランスの一次巻線と直列に、共振用コンデンサと共振用インダクタとの直列回路を接続することを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ハーフブリッジ形直流−直流変換器（ＤＣ−ＤＣコンバータ）、特にその特性改善に関する。
【背景技術】
【０００２】
図８に、特許文献１に開示のものと同様なＤＣ−ＤＣコンバータの例を示す。
図示のように、変圧器（トランス）Ｔの一次側は、直流電源４と並列にＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）Ｑ１とＭＯＳＦＥＴＱ２との直列回路を接続し、コンデンサＣｒ，インダクタＬｒと変圧器（トランス）一次巻線ＮP1との直列回路をＭＯＳＦＥＴＱ２と並列に接続して構成される。ここで、図示のようにインダクタＬｒを接続しても良いが、トランスＴの一次巻線ＮP1のリーケージインダクタンスが大きい場合にはこのリーケージインダクタンスをインダクタＬｒに代替することができる。
【０００３】
トランスＴの二次側には２つの巻線ＮS1，ＮS2を備え、ダイオードＤ１，Ｄ２とコンデンサＣ0からなる整流平滑回路を有している。また、平滑化された直流出力電圧Ｖ0を一定に保つため、その出力電圧を検出し、フォトカプラ等の絶縁回路（Ｉｓｏｌａｔｏｒ）２を介して、制御回路（Ｃｏｎｔ）１にフィードバックするようにしている。制御回路１はフィードバック信号と所定の値とを比較する比較回路、比較結果に基いてＭＯＳＦＥＴＱ１へのゲートパルスを生成するパルス生成回路などで構成されている。
【０００４】
図８のコンバータは電流共振型で、出力電圧Ｖ0の安定化はコンバータのスイッチング周波数ｆｓを変化させて行なう。このようにｆｓを制御してＶ0の安定化を行なうので、２つのスイッチ素子Ｑ１，Ｑ２はそれぞれ等しいオン時間でオンさせてｆｓを制御することが望ましい。そのため、スイッチ素子それぞれに対して、フィードバック信号と所定の値との比較や、比較結果に基いてスイッチ素子へのゲートパルスを生成するドライブ回路を設けて駆動するものが、例えば特許文献２に提案されている。しかし、このようにすると同様の回路が二重に必要となりコスト高となる。
また、制御回路を例えばローサイド（マイナス）側に挿入し、電位の異なるハイサイド（プラス）側のスイッチ素子Ｑ２を、駆動トランスや高圧ＩＣ等を介して駆動することが考えられるが、これにも高圧ＩＣ等の素子が必要となり、コスト高になる。制御回路をハイサイド側のスイッチ素子Ｑ２に対して設けたとしても同様である。
【０００５】
そこで、図８ではＭＯＳＦＥＴＱ１は制御回路１で直接駆動し、ＭＯＳＦＥＴＱ２は電力変換トランスに新たに追加した巻線ＮP2に発生する電圧で駆動するようにしている。つまり、Ｑ１はオン時間のみ制御し、Ｑ２のオンが終わればＱ１を再びオンさせるように制御するものである。こうすれば、Ｑ２は追加した巻線ＮP2のみで駆動されるので、駆動回路が簡単となり経済的効果も高い。
【特許文献１】特開２００２−２０９３８１号公報（第４頁、図１）
【特許文献２】特開２００１−２２４１７１号公報（第７−８頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図８の方式ではＱ２のオン時間がトランス巻線に発生する電圧で決定されるため、Ｑ１のオン時間とＱ２のオン時間とを等しくするのが困難になるという問題が発生する。なお、Ｑ１のオン時間とＱ２のオン時間が等しくならないことによる問題は、下記のとおりである。
（１）整流ダイオードに流れる電流にアンバランスが生じ、ダイオードの損失が増加する。
（２）軽負荷時にはスイッチングが間欠動作となり、電力トランスから可聴音が発生することがある。
【０００７】
したがって、この発明の課題は、コンバータの損失を低減するとともに、軽負荷時の間欠動作をなくし、特性の改善を図ることにある。
【課題を解決するための手段】
【０００８】
このような課題を解決するため、請求項１の発明では、直流電源の正極と負極間に並列に第１スイッチ素子と第２スイッチ素子との直列回路を接続し、トランスの一次巻線を第１スイッチ素子または第２スイッチ素子に並列に接続し、これら第１スイッチ素子と第２スイッチ素子とを交互にオン，オフ駆動することにより、トランス二次巻線に発生する正負の電圧を整流して直流出力を得るＤＣ−ＤＣコンバータにおいて、
一方のスイッチ素子のオン時間をその都度検出し、検出の都度前記オン時間だけ他方のスイッチ素子をオンさせることを特徴とする。
【０００９】
この請求項１の発明においては、前記一方のスイッチ素子のオン開始時刻からコンデンサを充電し一方のスイッチ素子のオフによって前記コンデンサを放電する充放電回路を設け、その放電期間中に他方のスイッチ素子をオンさせるとともに、充電開始時と放電休止時の前記コンデンサの電圧を等しくすることにより両スイッチ素子のオン時間を等しくすることができる（請求項２の発明）。
また、上記請求項１または２の発明においては、前記トランスの一次巻線と直列に、共振用コンデンサと共振用インダクタとの直列回路を接続することができる（請求項３の発明）。
【発明の効果】
【００１０】
この発明によれば、直流電源と並列に接続され交互にオン，オフ駆動される、直列接続スイッチ素子のオン時間を互いに等しくなるようにしたので、コンバータの損失が低減されるだけでなく、軽負荷時の間欠動作がなくなり、特性が改善されるという利点がもたらされる。
【発明を実施するための最良の形態】
【００１１】
図１はこの発明の第１の実施の形態を示す概要図である。
図８の構成と同一の構成については同じ符号を付して説明を省略する。
図示のように、ＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ２との直列回路を直流電源４（ＶIN）に接続し、ＭＯＳＦＥＴＱ２には変圧器Ｔの一次巻線ＮP1が並列に接続されている。電流共振型ＤＣ−ＤＣコンバータの場合、共振用コンデンサＣｒと共振用インダクタＬｒとの直列回路が変圧器Ｔの一次巻線ＮP1に直列に接続されている。図１の例では、変圧器Ｔの一次巻線ＮP1はＭＯＳＦＥＴＱ２に並列に接続されているが、ＭＯＳＦＥＴＱ１に並列接続する構成としても良い。ここでも、図示のようにインダクタＬｒを接続しても良いが、トランスＴの一次巻線ＮP1のリーケージインダクタンスが大きい場合には、このリーケージインダクタンスをインダクタＬｒに代替することができる。
【００１２】
ローサイドスイッチ素子のＭＯＳＦＥＴＱ１は、制御回路１によって駆動される。制御回路１は例えば図８に示したように、出力電圧検出値のフィードバックを受け、所定の値との比較結果に基いてＭＯＳＦＥＴＱ１へゲートパルスを供給する。ハイサイドスイッチ素子のＭＯＳＦＥＴＱ２（ハイサイドスイッチ素子）は駆動回路（Ｄｒｉｖｅｒ）３によって駆動している。この駆動回路３はローサイドスイッチ素子Ｑ１のオン時間を検出し、このオン時間に等しい時間だけハイサイドスイッチ素子Ｑ２をオンさせるようにする。また、Ｑ１はＱ２のオフを検出してオンし、フィードバック信号に基いて所定期間オンする。
駆動回路３は例えば図２に示すように、Ｑ１オン開始検出３１、Ｑ１オン時間検出３２、Ｑ２オン時間決定３３およびＱ２駆動３４からなる機能ブロックで示すことができる。
【００１３】
すなわち、最初にＱ１がオンすると、Ｑ２のソースはＱ１のソース電位にほぼ等しくなるので、制御回路１の電源ＶCCから駆動回路３に電流を流すことができる。したがって、この電流を駆動回路３で検出すれば、Ｑ１オンの開始時刻を検出できる。このとき、駆動回路３の例えばコンデンサからなる充電回路で、その充電をスタートさせればＱ１がオンしている間は、コンデンサが充電されることになる。
【００１４】
次に、Ｑ１がオフ（Ｑ１のオン時間は制御回路１で決定される）すると、上記コンデンサの充電は停止すると同時に、コンデンサの放電を開始させる。このとき、充電開始時のコンデンサ電圧と放電を休止させるときのコンデンサ電圧とを同じとし、充放電経路の時定数をそろえれば充電時間と放電時間は同じになる。その放電の期間にＱ２を駆動（Ｑ２をオン）することにより、Ｑ２のオン時間をＱ１のオン時間にほぼ等しくすることができる。
【００１５】
図３に駆動回路の第１の具体例を示す。Ｌｏｗ−ＳｉｄｅＶCCはローサイドスイッチ素子ＭＯＳＦＥＴＱ１の制御回路１の電源、３１はＱ１オン開始検出回路、３５はコンパレータ（ＩＣ１）である。その動作について、図４の各部波形図を参照して説明する。
図４のＴ１はローサイドスイッチＱ１がオンしている期間で、Ｑ１がオンするとＱ２のソースはＱ１のソース電位にほぼ等しくなり、駆動回路３のＱ１オン開始検出回路３１に電流が流れ、電圧Ｖ１が発生する。この電圧Ｖ１により、回路３１からは充電開始信号Ｖａと、Ｑ２駆動防止信号Ｖｂが出力される。充電開始信号Ｖａは電位的にハイレベルであり、これによりコンデンサＣ１は電源ＶCCから抵抗Ｒ７を介して充電され、Ｃ１の電圧ＶC1は上昇する。コンパレータ３５は電源電圧ＶCCを抵抗Ｒ５，Ｒ６で分割した電圧を基準電圧ＶRとし、Ｃ１の電圧ＶC1と比較する。
【００１６】
Ｑ１がオフするとＶ１がゼロになり、充電開始信号Ｖａはローレベルとなる。Ｃ１の電荷は抵抗Ｒ８を介して放電され、Ｃ１の電圧ＶC1は次第に低下する。ここで、抵抗Ｒ７，Ｒ８の値を同じにすれば電圧ＶC1は充放電に要する時間がほぼ等しくなる。よって、図４において電圧ＶC1の三角波は、ＶC1が上昇する期間Ｔ１とＶC1が下降する期間Ｔ２がほぼ等しくなり、期間Ｔ１がＱ１のオン期間にほぼ等しい。そこで、期間Ｔ１にほぼ等しい期間Ｔ２にＱ２をオンさせれば、Ｑ２のオン時間をＱ１のオン時間にほぼ等しくすることができる。
【００１７】
そこで、まず、コンパレータ３５で基準電圧ＶRとコンデンサＣ１の電圧ＶC1との比較を行なう。基準電圧ＶRは、０Ｖより大きくＣ１の最大値より小さい値で設定されている。ＶC1が基準電圧ＶRよりも高い期間ではコンパレータ３５はオフとなり、Ｖ２はローレベルとなる。Ｖ２がローレベルの期間は期間Ｔ１＋期間Ｔ２である。Ｖ２がローレベルになると、トランジスタＴＲ３はオフになり、Ｑ２駆動用のトランジスタＴＲ１はオン，ＴＲ２はオフとなり、トランジスタＴＲ１，ＴＲ２の接続点はハイレベルになる。このトランジスタＴＲ１，ＴＲ２の接続点の出力をＱ２のゲート信号とするのであるが、コンパレータ３５の出力がローレベルの期間（Ｔ１＋Ｔ２）中、Ｑ２が駆動されてしまうので、Ｑ１がオンしている期間（Ｔ１）はＱ２を駆動しないようにする必要がある。このための信号がＶｂである。
【００１８】
つまり、Ｑ１がオンしている期間（Ｔ１）は、Ｑ２を駆動しないようＱ２駆動防止信号Ｖｂを発生させ、トランジスタＴＲ１を遮断してＱ２の駆動を防止する。Ｑ１がオフとなってＱ２駆動防止信号Ｖｂも停止する（ローレベルとなる）と、トランジスタＴＲ１の遮断を解除してトランジスタＴＲ１，ＴＲ２の接続点からハイレベルの信号を出力し、Ｑ２をオンさせる。その後、電圧ＶC1が低下して行き、ＶRよりも低下するとコンパレータ３５はオン（Ｖ２がハイレベル）となり、トランジスタＴＲ３がオンとなってＴＲ１を遮断し、Ｑ２の駆動が停止する。図４ではＴ３がコンパレータ３５のオン期間であり、Ｔは周期を示す。
【００１９】
期間Ｔ３はコンパレータ３５のオン期間である。コンパレータ３５がオンになるとトランジスタＴＲ３がオンとなるので、トランジスタＴＲ１はオフ，ＴＲ２はオンとなる。トランジスタＴＲ２がオンすることでＱ２のゲート電荷が引き抜かれ、Ｑ２は急速に遮断される。Ｑ２がオフするとそのオフを検出してＱ１がオンとなるので、期間Ｔ３は非常に短い時間である。例えば、スイッチング周波数が１００ｋＨｚの通常のコンバータにおいては、Ｔ１＝Ｔ２≒５μｓに対し、Ｔ３＝２０〜５０ｎｓである。
上記のように制御することで、Ｑ１，Ｑ２のオン期間をほぼ等しくすることができる。Ｑ１，Ｑ２のオン期間がほぼ等しくなることにより、整流ダイオードに流れる電流のアンバランスを回避することができ、また、軽負荷時において、スイッチングが間欠動作となるのを防ぐことができる。
【００２０】
図５に駆動回路の第２の具体例を示す。
この回路では、Ｑ１のオン開始検出にコンパレータ３６を用いるとともに、コンデンサＣ１の充電をトランジスタＴＲ５，抵抗Ｒ７，Ｒ８，Ｒ９およびＲ１０からなる定電流回路で行なう点が特徴である。こうすることで、コンデンサＣ１の充電が直線的に行なわれ、Ｑ１のオン時間により比例する電圧を得られるようにしたものである。
また、トランジスタＴＲ６はＱ２駆動防止用に設けられ、Ｑ１のオン期間はトランジスタＴＲ４がオフしＴＲ６がオンとなるので、ＴＲ１を遮断，ＴＲ２を導通させてＱ１のオン期間中のＱ２の駆動を防止する。
このように構成することで、Ｑ１，Ｑ２のオン期間をほぼ等しくすることができ、整流ダイオードに流れる電流のアンバランスを回避し、軽負荷時にスイッチングが間欠動作となるのを防ぐことができる。
【００２１】
図６に駆動回路の第３の具体例を示す。
これは、Ｑ１のオン開始検出にトランスＴの巻線ＮP2を利用するものである。すなわち、Ｑ１がオフすると、巻線ＮP2には図示の黒丸印の極性とは反対方向の電圧が発生するため、トランジスタＴＲ４がオンになる。これをＱ１のオン時刻として検出することで、図５と同様の機能を持たせたものである。
【００２２】
図７に図１の変形例を示す。
図からも明らかなように、図１に示す共振用のコンデンサＣｒを二分割した点が異なるだけで、その他は図１と同じなので説明は省略する。
なお、以上ではローサイドのスイッチ素子に制御回路を接続し、ハイサイドのスイッチ素子に駆動回路を設けるようにしたが、この関係を逆にしてもその機能，作用は同様である。
【図面の簡単な説明】
【００２３】
【図１】この発明の実施の形態を示す概要図
【図２】図１の駆動回路を示す機能ブロック図
【図３】駆動回路の第１の具体例を示す回路図
【図４】図３の動作説明図
【図５】駆動回路の第２の具体例を示す回路図
【図６】駆動回路の第３の具体例を示す回路図
【図７】図１の変形例を示す構成図
【図８】従来例を示す構成図
【符号の説明】
【００２４】
１…制御回路（Ｃｏｎｔ）、２…絶縁回路（Ｉｓｏｌａｔｏｒ）、３…駆動回路（Ｄｒｉｖｅｒ）、４…直流電源（ＶIN）、Ｑ１，Ｑ２…ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）、Ｔ…トランス、Ｄ１，Ｄ２…整流用ダイオード、Ｃ0…平滑コンデンサ、Ｃｒ…共振用コンデンサ、Ｌｒ…共振用インダクタ。
【図１】
2006109566.tif 000003
【図２】
2006109566.tif 000004
【図３】
2006109566.tif 000005
【図４】
2006109566.tif 000006
【図５】
2006109566.tif 000007
【図６】
2006109566.tif 000008
【図７】
2006109566.tif 000009
【図８】
2006109566.tif 000010