(57)【要約】【課題】  同一アドレス割当ての複数のシリアルメモリ装置を使用可能にする。【解決手段】  各々クロック端子ＳＣＬとデータ端子ＳＤＡとを有するシリアルインターフェースを備える同一アドレス割当て構成のｎ個のシリアルメモリ装置２，３，４と、１個のクロック端子ＳＣＬとｎ個のデータ端子ＳＤＡ０〜ＳＤＡ２とを有し、ｎ個のデータ端子ＳＤＡ０〜ＳＤＡ２にｎ個のシリアルメモリ装置２，３，４の各々のデータ端子ＳＤＡが接続され、１個のクロック端子ＳＣＬにｎ個のシリアルメモリ装置２，３，４のクロック端子ＳＣＬが共通に接続されたシリアルデータ転送装置１と、を具備し、クロック端子が接続されるシリアルクロックラインを共通化し、データ端子が接続されるデータラインをシリアルメモリ装置毎に個別に分けることで、汎用で省スペース向きの同一アドレス割当て構成の複数のシリアルメモリ装置２，３，４を接続可能とした。【選択図】    図１
2006011926.tif 000002
【特許請求の範囲】
【請求項１】
各々クロック端子とデータ端子とを有するシリアルインターフェースを備える同一アドレス割当て構成のｎ個のシリアルメモリ装置と、
１個のクロック端子とｎ個のデータ端子とを有し、ｎ個の前記データ端子にｎ個の前記シリアルメモリ装置の各々の前記データ端子が接続され、１個の前記クロック端子にｎ個の前記シリアルメモリ装置の前記クロック端子が共通に接続されたシリアルデータ転送装置と、
を具備することを特徴とするシリアルデータ転送システム。
【請求項２】
前記シリアルデータ転送装置は、接続されている複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させる手段を有する、ことを特徴とする請求項１記載のシリアルデータ転送システム。
【請求項３】
前記転送させる手段は、前記シリアルメモリ装置毎に異なる書込みデータを転送させる手段である、ことを特徴とする請求項２記載のシリアルデータ転送システム。
【請求項４】
前記転送させる手段は、複数の前記シリアルメモリ装置に対して同じ書込みデータを転送させる手段である、ことを特徴とする請求項２記載のシリアルデータ転送システム。
【請求項５】
前記同じ書込みデータは、消去データである、ことを特徴とする請求項４記載のシリアルデータ転送システム。
【請求項６】
前記シリアルデータ転送装置は、接続されている複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する、ことを特徴とする請求項１記載のシリアルデータ転送システム。
【請求項７】
前記シリアルデータ転送装置は、接続されている複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させ、又は、接続されている複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する、ことを特徴とする請求項１記載のシリアルデータ転送システム。
【請求項８】
前記転送させる手段により同時に転送させるデータは、そのデータサイズが同一である、ことを特徴とする請求項２ないし７の何れか一記載のシリアルデータ転送システム。
【請求項９】
前記シリアルデータ転送装置は、接続されているｎ個の前記シリアルメモリ装置のメモリ空間を予めシステムメモリ空間にメモリマッピングしておく、ことを特徴とする請求項１ないし８の何れか一記載のシリアルデータ転送システム。
【請求項１０】
前記シリアルデータ転送装置は、接続されているｎ個の前記シリアルメモリ装置に同時にアクセスするための同時用メモリ空間も併せて予め前記システムメモリ空間にメモリマッピングしておく、ことを特徴とする請求項９記載のシリアルデータ転送システム。
【請求項１１】
各々クロック端子とデータ端子とを有するシリアルインターフェースを備える同一アドレス割当て構成のｎ個のシリアルメモリ装置の前記クロック端子が共通に接続される１個のクロック端子と、ｎ個の前記シリアルメモリ装置の各々の前記データ端子が接続されるｎ個のデータ端子とを具備することを特徴とするシリアルデータ転送装置。
【請求項１２】
接続される複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させる手段を有する、ことを特徴とする請求項１１記載のシリアルデータ転送装置。
【請求項１３】
前記転送させる手段は、前記シリアルメモリ装置毎に異なる書込みデータを転送させる手段である、ことを特徴とする請求項１２記載のシリアルデータ転送装置。
【請求項１４】
前記転送させる手段は、複数の前記シリアルメモリ装置に対して同じ書込みデータを転送させる手段である、ことを特徴とする請求項１２記載のシリアルデータ転送装置。
【請求項１５】
前記同じ書込みデータは、消去データである、ことを特徴とする請求項１４記載のシリアルデータ転送装置。
【請求項１６】
接続される複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する、ことを特徴とする請求項１１記載のシリアルデータ転送装置。
【請求項１７】
接続される複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させ、又は、接続される複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する、ことを特徴とする請求項１１記載のシリアルデータ転送装置。
【請求項１８】
前記転送させる手段により同時に転送させるデータは、そのデータサイズが同一である、ことを特徴とする請求項１２ないし１７の何れか一記載のシリアルデータ転送装置。
【請求項１９】
接続されるｎ個の前記シリアルメモリ装置のメモリ空間を予めシステムメモリ空間にメモリマッピングしておく、ことを特徴とする請求項１１ないし１８の何れか一記載のシリアルデータ転送装置。
【請求項２０】
接続されるｎ個の前記シリアルメモリ装置に同時にアクセスするための同時用メモリ空間も併せて予め前記システムメモリ空間にメモリマッピングしておく、ことを特徴とする請求項１９記載のシリアルデータ転送装置。
【請求項２１】
各々クロック端子とデータ端子とを有するシリアルインターフェースを備える同一アドレス割当て構成のｎ個のシリアルメモリ装置を、１個のクロック端子とｎ個のデータ端子とを有するシリアルデータ転送装置に対して、ｎ個の前記データ端子にｎ個の前記シリアルメモリ装置の各々の前記データ端子を接続し、１個の前記クロック端子にｎ個の前記シリアルメモリ装置の前記クロック端子を共通に接続し、
ｎ個の前記シリアルメモリ装置でシリアルクロック信号を共有させ、個別に接続された前記データ端子間のデータラインを用いて前記シリアルデータ転送装置と各シリアルメモリ装置との間で書込みデータ又は読出しデータを転送させるようにした、ことを特徴とするシリアルデータ転送方法。
【請求項２２】
接続されている複数の前記シリアルメモリ装置に対してシリアルクロック信号に合わせて同時に書込みデータを転送させるようにした、ことを特徴とする請求項２１記載のシリアルデータ転送方法。
【請求項２３】
前記シリアルメモリ装置毎に異なる書込みデータを転送させるようにした、ことを特徴とする請求項２２記載のシリアルデータ転送方法。
【請求項２４】
複数の前記シリアルメモリ装置に対して同じ書込みデータを転送させるようにした、ことを特徴とする請求項２２記載のシリアルデータ転送方法。
【請求項２５】
前記同じ書込みデータは、消去データである、ことを特徴とする請求項２４記載のシリアルデータ転送方法。
【請求項２６】
接続されている複数の前記シリアルメモリ装置からシリアルクロック信号に合わせて同時に読出しデータを転送させるようにした、ことを特徴とする請求項２１記載のシリアルデータ転送方法。
【請求項２７】
接続されている複数の前記シリアルメモリ装置に対してシリアルクロック信号に合わせて同時に書込みデータを転送させ、又は、接続されている複数の前記シリアルメモリ装置から同時に読出しデータを転送させるようにした、ことを特徴とする請求項２１記載のシリアルデータ転送方法。
【請求項２８】
同時に転送させるデータは、そのデータサイズが同一である、ことを特徴とする請求項２２ないし２７の何れか一記載のシリアルデータ転送方法。
【請求項２９】
接続されているｎ個の前記シリアルメモリ装置のメモリ空間を予め前記シリアルデータ転送装置のシステムメモリ空間にメモリマッピングしておき、メモリマッピングされた前記システムメモリ空間のメモリアドレスを用いてアドレス指定するようにした、ことを特徴とする請求項２１ないし２８の何れか一記載のシリアルデータ転送方法。
【請求項３０】
接続されているｎ個の前記シリアルメモリ装置に同時にアクセスするための同時用メモリ空間も併せて予め前記システムメモリ空間にメモリマッピングしておき、ｎ個の前記シリアルメモリ装置に同時にアクセスする場合にはメモリマッピングされた前記システムメモリ空間の同時用メモリ空間のメモリアドレスを用いてアドレス指定するようにした、ことを特徴とする請求項２９記載のシリアルデータ転送方法。
【請求項３１】
原稿の画像データを読み取るスキャナと、
画像データに基づき画像形成動作を行うプリンタと、
前記スキャナにより読み取られた画像データ又は前記プリンタで画像形成する画像データを取り扱い、当該画像データをシリアルメモリ装置に対して書込み又はシリアルメモリ装置から読み出すためのデータ転送処理を行なう請求項１ないし１０の何れか一記載のシリアルデータ転送システム又は請求項１１ないし２０の何れか一記載のシリアルデータ転送装置と、
を具備することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及びシリアルデータ転送システムを備えるＭＦＰ（複合機）等の画像形成装置に関する。
【背景技術】
【０００２】
シリアルデータ転送方式に関して、例えば、マイクロコンピュータから複数のデバイスにシリアルデータを転送する上で、マイクロコンピュータのシリアルポート数がデバイス数よりも少ない場合の転送方法が、例えば特許文献１により提案されている。
【０００３】
ここに、シリアルデータ転送は、パソコン（ＰＣ）等に限らず、例えば大量の画像データを扱うＭＦＰ等の画像形成装置でも画像データの展開処理等のために必要とされている。
【０００４】
【特許文献１】特開平５−３２４８５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この種のシリアルデータ転送に用いられる拡張デバイスとして、シリアルメモリ装置に着目した場合、例えばＤＩＭＭ（Dual In-Line Memory Module）がある。このＤＩＭＭとしてはデスクトップ型ＰＣに適した大サイズ（例えば、パッケージ寸法：Ｗ１３３．５５×Ｈ３５×Ｄ４．５ｍｍ）のものや、ノート型ＰＣに適した小サイズ（例えば、パッケージ寸法：Ｗ６７．６×Ｈ３１．７５×Ｄ３．８ｍｍ）のものなどがある。
【０００６】
例えば、インターフェース・バス規格の一つであり低速・低コストにして拡張性に富むＩ２Ｃバスに異なるアドレスを持つデバイスとしてデスクトップ用ＤＩＭＭを接続して構成されたデスクトップ用ＳＤＲＡＭモジュールの構成例を図１８に示す。即ち、シリアルクロックＳＣＬ用のラインとシリアルデータＳＤＡ用のラインとによるＩ２Ｃバス１０１に対して、転送制御を行なうマスタ（シリアルデータ転送装置）１０２と、マスタに対するスレーブとして、複数、例えば３つのデスクトップ用ＤＩＭＭ１０３，１０４，１０５とを接続することにより構成されている。これらの３つのデスクトップ用ＤＩＭＭ１０３，１０４，１０５はＥ０，Ｅ１，Ｅ２なる下位３ビットのアドレス指定が可能なデバイスであり、例えば、図示の如く、順にアドレス１，２，３と指定することにより異なるアドレスを持つデバイスとされており、マスタ１０２からアドレス信号を出してデータ転送を行なわせることにより、複数のデスクトップ用ＤＩＭＭ１０３，１０４，１０５が接続されていても所望のデスクトップ用ＤＩＭＭ１０３，１０４，１０５との間でデータ転送が可能なものである。
【０００７】
ＭＦＰにおけるシリアルデータ転送システムとしても、図１８に示すようなデスクトップ用ＤＩＭＭを接続して構成されたデスクトップ用ＳＤＲＡＭモジュールを用いればよいが、スペース的な制約の少ないデスクトップ型ＰＣの場合と異なり、ＭＦＰ等の画像形成装置、特に、小型機では、コントロールボード用の面積、スペースが限られているため、大サイズのデスクトップ用ＤＩＭＭはＭＦＰ等の画像形成装置用には不向きである。また、図１８の構成例の場合、アドレス指定された１個のデバイスとの間でしかデータ転送を行なうことができず、全てのデバイスとの間で同時転送させることは不可能であり、例えば、全てのデバイスについてメモリクリアさせるような場合に処理時間がかかってしまう。
【０００８】
そこで、ＭＦＰにおけるシリアルデータ転送システムとしては、省スペース用なるノート型ＰＣ用ＤＩＭＭを利用することが考えられる。図１８に対応させて示すと、図１９に示すように、シリアルクロックＳＣＬ用のラインとシリアルデータＳＤＡ用のラインとによるＩ２Ｃバス１１１に対して、転送制御を行なうマスタ（シリアルデータ転送装置）１１２と、マスタに対するスレーブとして、複数、例えば３つのノート型ＰＣ用ＤＩＭＭ１１３，１１４，１１５とを接続する構成例である。
【０００９】
ところが、ノート型ＰＣ用として開発されたこれらのＤＩＭＭ１１３，１１４，１１５は、アドレス指定が可能なＤＩＭＭ１０３，１０４，１０５の場合と異なり、デバイス内部でＥ０，Ｅ１，Ｅ２なる下位３ビットのアドレスが例えば図示の如く０に固定されている。即ち、ＤＩＭＭ１１３，１１４，１１５は同一アドレス割当て構成のものであり、図１９に示すような構成ではＤＩＭＭ１１３，１１４，１１５のアドレスの区別がつかないため、使用できない構成である。これは、ノート型ＰＣでは扱うデータ量がそれ程大きくなく１枚のノート型ＰＣ用ＤＩＭＭを拡張実装できればよく、デバイス間の区別を元々必要としないためと考えられる。
【００１０】
しかしながら、扱う画像データ量が大きなＭＦＰ等において、限られたスペース内で小型のメモリを使用したいという要望に対してはノート型ＰＣ用ＤＩＭＭの活用は有効であり、１枚のノート型ＰＣ用ＤＩＭＭでは足りず複数枚必要とすることから、同一アドレス割当ての複数のノート型ＰＣ用ＤＩＭＭを用いることが可能なシリアルデータ転送システムを構築することは重要である。
【００１１】
この場合、単純には、図２０に示すように、マスタ１１２に相当するシリアルデータ転送装置ＡＳＩＣ１１６から各ＤＩＭＭ１１３，１１４，１１５に対してＳＣＬ０〜ＳＣＬ２、ＳＤＡ０〜ＳＤＡ２で示す如く、シリアルクロック端子ＳＣＬ、シリアルデータ端子ＳＤＡを個別に設けてＩ２Ｃバス１１１に接続することにより実現できる。
【００１２】
しかしながら、このような構成ではシリアルデータ転送装置ＡＳＩＣ１１６のピン数が増えてしまい、コストアップを招く。
【００１３】
特許文献１の場合も、シリアルデータ転送装置ＡＳＩＣ１１６に相当するマイクロコンピュータのピン数の多いものである。
【００１４】
本発明の目的は、同一アドレス割当ての複数のシリアルメモリ装置を用いることが可能なシリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及びシリアルデータ転送システムを備えるＭＦＰ（複合機）等の画像形成装置を提供することである。
【課題を解決するための手段】
【００１５】
請求項１記載の発明のシリアルデータ転送システムは、各々クロック端子とデータ端子とを有するシリアルインターフェースを備える同一アドレス割当て構成のｎ個のシリアルメモリ装置と、１個のクロック端子とｎ個のデータ端子とを有し、ｎ個の前記データ端子にｎ個の前記シリアルメモリ装置の各々の前記データ端子が接続され、１個の前記クロック端子にｎ個の前記シリアルメモリ装置の前記クロック端子が共通に接続されたシリアルデータ転送装置と、を具備する。
【００１６】
請求項２記載の発明は、請求項１記載のシリアルデータ転送システムにおいて、前記シリアルデータ転送装置は、接続されている複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させる手段を有する。
【００１７】
請求項３記載の発明は、請求項２記載のシリアルデータ転送システムにおいて、前記転送させる手段は、前記シリアルメモリ装置毎に異なる書込みデータを転送させる手段である。
【００１８】
請求項４記載の発明は、請求項２記載のシリアルデータ転送システムにおいて、前記転送させる手段は、複数の前記シリアルメモリ装置に対して同じ書込みデータを転送させる手段である。
【００１９】
請求項５記載の発明は、請求項４記載のシリアルデータ転送システムにおいて、前記同じ書込みデータは、消去データである。
【００２０】
請求項６記載の発明は、請求項１記載のシリアルデータ転送システムにおいて、前記シリアルデータ転送装置は、接続されている複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する。
【００２１】
請求項７記載の発明は、請求項１記載のシリアルデータ転送システムにおいて、前記シリアルデータ転送装置は、接続されている複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させ、又は、接続されている複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する。
【００２２】
請求項８記載の発明は、請求項２ないし７の何れか一記載のシリアルデータ転送システムにおいて、前記転送させる手段により同時に転送させるデータは、そのデータサイズが同一である。
【００２３】
請求項９記載の発明は、請求項１ないし８の何れか一記載のシリアルデータ転送システムにおいて、前記シリアルデータ転送装置は、接続されているｎ個の前記シリアルメモリ装置のメモリ空間を予めシステムメモリ空間にメモリマッピングしておく。
【００２４】
請求項１０記載の発明は、請求項９記載のシリアルデータ転送システムにおいて、前記シリアルデータ転送装置は、接続されているｎ個の前記シリアルメモリ装置に同時にアクセスするための同時用メモリ空間も併せて予め前記システムメモリ空間にメモリマッピングしておく。
【００２５】
請求項１１記載の発明のシリアルデータ転送装置は、各々クロック端子とデータ端子とを有するシリアルインターフェースを備える同一アドレス割当て構成のｎ個のシリアルメモリ装置の前記クロック端子が共通に接続される１個のクロック端子と、ｎ個の前記シリアルメモリ装置の各々の前記データ端子が接続されるｎ個のデータ端子とを具備する。
【００２６】
請求項１２記載の発明は、請求項１１記載のシリアルデータ転送装置において、接続される複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させる手段を有する。
【００２７】
請求項１３記載の発明は、請求項１２記載のシリアルデータ転送装置において、前記転送させる手段は、前記シリアルメモリ装置毎に異なる書込みデータを転送させる手段である。
【００２８】
請求項１４記載の発明は、請求項１２記載のシリアルデータ転送装置において、前記転送させる手段は、複数の前記シリアルメモリ装置に対して同じ書込みデータを転送させる手段である。
【００２９】
請求項１５記載の発明は、請求項１４記載のシリアルデータ転送装置において、前記同じ書込みデータは、消去データである。
【００３０】
請求項１６記載の発明は、請求項１１記載のシリアルデータ転送装置において、接続される複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する。
【００３１】
請求項１７記載の発明は、請求項１１記載のシリアルデータ転送装置において、接続される複数の前記シリアルメモリ装置に対して同時に書込みデータを転送させ、又は、接続される複数の前記シリアルメモリ装置から同時に読出しデータを転送させる手段を有する。
【００３２】
請求項１８記載の発明は、請求項１２ないし１７の何れか一記載のシリアルデータ転送装置において、前記転送させる手段により同時に転送させるデータは、そのデータサイズが同一である。
【００３３】
請求項１９記載の発明は、請求項１１ないし１８の何れか一記載のシリアルデータ転送装置において、接続されるｎ個の前記シリアルメモリ装置のメモリ空間を予めシステムメモリ空間にメモリマッピングしておく。
【００３４】
請求項２０記載の発明は、請求項１９記載のシリアルデータ転送装置において、接続されるｎ個の前記シリアルメモリ装置に同時にアクセスするための同時用メモリ空間も併せて予め前記システムメモリ空間にメモリマッピングしておく。
【００３５】
請求項２１記載の発明のシリアルデータ転送方法は、各々クロック端子とデータ端子とを有するシリアルインターフェースを備える同一アドレス割当て構成のｎ個のシリアルメモリ装置を、１個のクロック端子とｎ個のデータ端子とを有するシリアルデータ転送装置に対して、ｎ個の前記データ端子にｎ個の前記シリアルメモリ装置の各々の前記データ端子を接続し、１個の前記クロック端子にｎ個の前記シリアルメモリ装置の前記クロック端子を共通に接続し、ｎ個の前記シリアルメモリ装置でシリアルクロック信号を共有させ、個別に接続された前記データ端子間のデータラインを用いて前記シリアルデータ転送装置と各シリアルメモリ装置との間で書込みデータ又は読出しデータを転送させるようにした。
【００３６】
請求項２２記載の発明は、請求項２１記載のシリアルデータ転送方法において、接続されている複数の前記シリアルメモリ装置に対してシリアルクロック信号に合わせて同時に書込みデータを転送させるようにした。
【００３７】
請求項１３記載の発明は、請求項２２記載のシリアルデータ転送方法において、前記シリアルメモリ装置毎に異なる書込みデータを転送させるようにした。
【００３８】
請求項２４記載の発明は、請求項２２記載のシリアルデータ転送方法において、複数の前記シリアルメモリ装置に対して同じ書込みデータを転送させるようにした。
【００３９】
請求項２５記載の発明は、請求項２４記載のシリアルデータ転送方法において、前記同じ書込みデータは、消去データである。
【００４０】
請求項２６記載の発明は、請求項２１記載のシリアルデータ転送方法において、接続されている複数の前記シリアルメモリ装置からシリアルクロック信号に合わせて同時に読出しデータを転送させるようにした。
【００４１】
請求項２７記載の発明は、請求項２１記載のシリアルデータ転送方法において、接続されている複数の前記シリアルメモリ装置に対してシリアルクロック信号に合わせて同時に書込みデータを転送させ、又は、接続されている複数の前記シリアルメモリ装置から同時に読出しデータを転送させるようにした。
【００４２】
請求項２８記載の発明は、請求項２２ないし２７の何れか一記載のシリアルデータ転送方法において、同時に転送させるデータは、そのデータサイズが同一である。
【００４３】
請求項２９記載の発明は、請求項２１ないし２８の何れか一記載のシリアルデータ転送方法において、接続されているｎ個の前記シリアルメモリ装置のメモリ空間を予め前記シリアルデータ転送装置のシステムメモリ空間にメモリマッピングしておき、メモリマッピングされた前記システムメモリ空間のメモリアドレスを用いてアドレス指定するようにした。
【００４４】
請求項３０記載の発明は、請求項２９記載のシリアルデータ転送方法において、接続されているｎ個の前記シリアルメモリ装置に同時にアクセスするための同時用メモリ空間も併せて予め前記システムメモリ空間にメモリマッピングしておき、ｎ個の前記シリアルメモリ装置に同時にアクセスする場合にはメモリマッピングされた前記システムメモリ空間の同時用メモリ空間のメモリアドレスを用いてアドレス指定するようにした。
【００４５】
請求項３１記載の発明の画像形成装置は、原稿の画像データを読み取るスキャナと、画像データに基づき画像形成動作を行うプリンタと、前記スキャナにより読み取られた画像データ又は前記プリンタで画像形成する画像データを取り扱い、当該画像データをシリアルメモリ装置に対して書込み又はシリアルメモリ装置から読み出すためのデータ転送処理を行なう請求項１ないし１０の何れか一記載のシリアルデータ転送システム又は請求項１１ないし２０の何れか一記載のシリアルデータ転送装置と、を具備する。
【発明の効果】
【００４６】
請求項１，１１，２１記載の発明によれば、クロック端子が接続されるシリアルクロックラインを共通化し、データ端子が接続されるデータラインをシリアルメモリ装置毎に個別に分けているので、汎用で省スペース向きの同一アドレス割当て構成の複数のシリアルメモリ装置が接続可能となり、シリアルデータ転送装置としては極力少ないピン数で安価に済む上に、複数のシリアルメモリ装置との間で同時転送も簡単に可能となり、メモリ消去作業を高速化できる等のメリットも得られる。
【００４７】
請求項２，１２，２２記載の発明によれば、複数のシリアルメモリ装置に対して同時に書込みデータを転送させるので、転送速度の遅いシリアル転送方式において、システム全体でのデータ転送処理の高速化を図ることができる。
【００４８】
請求項３，１３，２３記載の発明によれば、シリアルメモリ装置毎に異なる書込みデータを同時に転送させるので、転送速度の遅いシリアル転送方式において、システム全体でのデータ転送処理の高速化を図ることができる。
【００４９】
請求項４，１４，２４記載の発明によれば、複数のシリアルメモリ装置に対して同じ書込みデータを同時に転送させるので、転送速度の遅いシリアル転送方式において、システム全体でのデータ転送処理の高速化を図ることができ、例えば、同じ書込みデータを請求項５，１５，２５記載の発明のように消去データとすれば、メモリ消去を１つのシリアルメモリ装置に要する消去時間で高速に処理することができる。
【００５０】
請求項６，１６，２６記載の発明によれば、複数のシリアルメモリ装置から同時に読出しデータを転送させるので、転送速度の遅いシリアル転送方式において、システム全体でのデータ転送処理の高速化を図ることができる。
【００５１】
請求項７，１７，２７記載の発明によれば、複数のシリアルメモリ装置との間で同時に書込みデータ又は読出しデータを転送させるので、転送速度の遅いシリアル転送方式において、システム全体でのデータ転送処理の高速化を図ることができる。
【００５２】
請求項８，１８，２８記載の発明によれば、同時に転送させるデータのデータサイズを同一としているので、書込み動作或いは書込み／読出し動作のパフォーマンス性を向上させることができる。
【００５３】
請求項９，１９，２９記載の発明によれば、ｎ個のシリアルメモリ装置のメモリ空間を予めシステムメモリ空間にメモリマッピングしておくので、同一アドレス割当て構成の複数のシリアルメモリ装置にアクセスする上で通常のメモリにアクセスする場合と同様にメモリマッピングされたシステムメモリ空間のメモリアドレスを用いてアドレス指定するだけで簡単にアクセスすることができる。
【００５４】
請求項１０，２０，３０記載の発明によれば、ｎ個のシリアルメモリ装置に同時にアクセスするための同時用メモリ空間も予めシステムメモリ空間にメモリマッピングしておくので、消去データ等を同時にｎ個のシリアルメモリ装置に転送させる場合等のアドレス指定が容易となり、簡単にアクセスすることができる。
【００５５】
請求項３１記載の発明によれば、請求項１ないし１０の何れか一記載のシリアルデータ転送システム又は請求項１１ないし２０の何れか一記載のシリアルデータ転送装置を搭載しているので、省スペース化に支障を来たすことなく、大きな画像データを扱うことができる。
【発明を実施するための最良の形態】
【００５６】
本発明を実施するための最良の形態について図面を参照して説明する。
【００５７】
［第一の実施の形態］
本実施の形態は、インターフェース・バス規格の一つであり、低速・低コストにして拡張性に富むＩ２Ｃバスに、シリアルデータ転送装置ＡＳＩＣと、同一アドレス割当て構成のｎ個、例えば、３個のシリアルメモリ装置としてのノート型ＰＣ用のＤＩＭＭとを接続して構成されるシリアルデータ転送システムへの適用例を示す。
【００５８】
図１は、このシリアルデータ転送システムの概略構成例を示す。まず、ＡＳＣＩ構成のシリアルデータ転送装置１は、１個のクロック端子ＳＣＬと、ｎ個、ここでは、３個のデータ端子ＳＤＡ０，ＳＤＡ１，ＳＤＡ２とを有する。また、ｎ個、ここでは３個のシリアルメモリ装置であるノート型ＰＣ用のＤＩＭＭ２，３，４は、何れも、例えば、パッケージ寸法：Ｗ６７．６×Ｈ３１．７５×Ｄ３．８ｍｍで構成されて当該デバイス内部でＥ０，Ｅ１，Ｅ２なる下位３ビットのアドレスが例えば０に固定されることにより、同一アドレスが割当てられたノート型ＰＣ用のＤＩＭＭ１１３，１１４，１１５と同様のものであり、各々１個ずつのクロック端子ＳＣＬとデータ端子ＳＤＡとを有する。これらのシリアルデータ転送装置１とＤＩＭＭ２，３，４とは、Ｉ２Ｃバス５により、シリアルデータ転送装置１の３個のデータ端子ＳＤＡ０，ＳＤＡ１，ＳＤＡ２に各々のＤＩＭＭ２，３，４のデータ端子ＳＤＡが接続され、シリアルデータ転送装置１の１個のクロック端子ＳＣＬに各々のＤＩＭＭ２，３，４のクロック端子ＳＣＬが共通に接続されることにより構成されている。即ち、シリアルクロックラインを共通化し、データラインをＤＩＭＭ２，３，４毎に個別に分ける構成とされている。
【００５９】
ここに、ＤＩＭＭ２，３，４を１個単位でリード／ライトする場合のＩ２Ｃ規格に従うシリアルデータ転送装置１の内部構成例を図２に示す。即ち、クロック端子ＳＣＬ、データ端子ＳＤＡ０，ＳＤＡ１，ＳＤＡ２毎に入出力を切換えるためのＩＯセレクタ１１が設けられている。また、当該シリアルデータ転送装置１の動作を制御する制御部１２にはクロック、データの入出力を切換えるＩ２Ｃ規格のインターフェース１３が接続されている
。具体的には、クロック端子ＳＣＬに対してはＳＣＬ Ｉによりリード用のシリアルクロックｉ２ｃｃｌｋｉが選択され、ＳＣＬ Ｏによりライト用のシリアルクロックｉ２ｃｃｌｋｏが選択されるように構成されている。また、データ端子ＳＤＡ０，ＳＤＡ１，ＳＤＡ２側のセレクタ１１とインターフェース１３との間には入力用ゲート回路１４と出力用ゲート回路１５とを有するセレクタ１６が介在されている。これらの入力用ゲート回路１４と出力用ゲート回路１５とはｅｎａｂｌｅ［１：０］に応じて何れか一方が選択されるとともに、入力用ゲート回路１４と出力用ゲート回路１５との内部はモード選択信号ｓｄａ ｓｅｌ［１：０］に応じて３種類ずつのデータｉ２ｃｄａｔａｉ０〜ｉ２ｃｄａｔａｉ２，ｉ２ｃｄａｔａｏ０〜ｉ２ｃｄａｔａｏ２の何れかが選択されるように構成されている。
【００６０】
従って、例えばインターフェース１３においてＳＣＬ Ｏにより出力用のシリアルクロックｉ２ｃｃｌｋｏを選択してクロック端子ＳＣＬからＩ２Ｃバス５上に送出するとともに、出力用ゲート回路１５中のｉ２ｃｄａｔａｏ０を選択して書込みデータＳＤＡ ｏをデータ端子ＳＤＡ０からＩ２Ｃバス５上に送出させれば、当該データ端子ＳＤＡ０にデータ端子ＳＤＡが接続されているＤＩＭＭ２に対してアドレスデータや書込みデータＳＤＡ
ｏを転送させることができる。他のＤＩＭＭ３，４に対してアドレスデータや書込みデータを転送させる場合も同様であり、また、これらのＤＩＭＭ２，３，４から読出しデータを転送させる場合もインターフェース１３、入力用ゲート回路１４の切換え等により同様に可能である。
【００６１】
従って、本実施の形態によれば、基本的に、クロック端子ＳＣＬが接続されるシリアルクロックラインを共通化し、データ端子ＳＤＡが接続されるデータラインをＤＩＭＭ２，３，４毎に個別に分けているので、汎用で省スペース向きの同一アドレス割当て構成の複数のノート型ＰＣ用のＤＩＭＭ２，３，４が接続可能となり、シリアルデータ転送装置１としては極力少ないピン数で安価に済む。
【００６２】
ここで、シリアルデータ転送装置１中のセレクタ１６に関して、同じデータの同時書込みを可能とした別の実施の形態を図３に示す。本実施の形態のセレクタ１６は、出力用ゲート回路１５中に各々ＤＩＭＭ２，３，４用の個別セレクト端子０，１，２を有する他、同時書込み用セレクト端子３を有し、各々の個別端子０，１，２とデータ端子ＳＤＡ０，ＳＤＡ１，ＳＤＡ２との間に個別に設けられたＯＲゲート１７，１８，１９に対してこの同時書込み用セレクト端子３が共通に入力接続されている。一方、入力用ゲート回路１４にあっても、各々ＤＩＭＭ２，３，４用の個別セレクト端子０，１，２を有する他、書込み動作において何れか一つのＤＩＭＭ２，３，４においても書込み失敗を表すＮＡＫ（Ｈレベル）がＯＲゲート２０を介して返された場合に書込み失敗を判断するためのセレクト端子３が設けられている。
【００６３】
このような構成のセレクタ１６によれば、シリアルデータ転送装置１によって出力用ゲート回路１５中の個別セレクト端子０，１，２を選択することでＤＩＭＭ２，３，４毎に個別にデータを記録させることができるのに加えて、同時書込み用セレクト端子３を選択してアドレスデータや書込みデータＳＤＡ ｏを与えれば、ＤＩＭＭ２，３，４に対して同じデータを同時に転送してライト動作を行わせることができる。
【００６４】
図４はこのような同じデータの同時書込み時の動作例を示す模式図である。図中、白抜き部分はシリアルデータ転送装置１側からの送信（転送）、斜線を施して示す部分はデバイス（ＤＩＭＭ２，３，４）からの送信（転送）を示す。また、“Ｓ”はStart Condition、“Ｐ”はStop Condition、“Ａ”はAcknowledge、“／Ａ”はNot Acknowledgeである。まず、スタートコンディションを設定し、データを書込むべきアドレスを指定し、かつ、書込みを意味する“／Ｗ”コマンドを同時書込み用セレクト端子３を通じて全てのデバイス（ＤＩＭＭ２，３，４）に転送し、これらのデバイス（ＤＩＭＭ２，３，４）からのＡｃｋを受けた後、実際の書込みデータをData00，Data01，…，Data0Nの如く、所定ビット数ずつ同時書込み用セレクト端子３を通じて全てのデバイス（ＤＩＭＭ２，３，４）に転送し、その都度、これらのデバイス（ＤＩＭＭ２，３，４）からのＡｃｋを受けるとともに、最終的にこれらのデータについて書込みがうまくいったか否かの応答“Ａ／／Ａ”を待ち、ストップコンディションを設定することで、フェーズを完了する。
【００６５】
従って、このような構成によれば、複数のデバイス（ＤＩＭＭ２，３，４）に対して同じ書込みデータを同時に転送させるので、転送速度の遅いシリアル転送方式において、システム全体でのデータ転送処理の高速化を図ることができる。特に、同じ書込みデータを消去データとすれば、並行処理が可能となるため、メモリ消去を１つのデバイスに要する消去時間で高速に処理することができる。
【００６６】
また、シリアルデータ転送装置１に関して、異なるデータの同時書込みを可能とした別の実施の形態を図５に示す。本実施の形態のシリアルデータ転送装置１は出力用ゲート回路１５を省略し、インターフェース１３にデータ端子毎、従ってＤＩＭＭ２，３，４毎に専用のデータ出力端子ＳＤＡ０ ｏ〜ＳＤＡ２ ｏを設定したものである。
【００６７】
そこで、シリアルクロックに合わせてこれらのデータ出力端子ＳＤＡ０ ｏ〜ＳＤＡ２
ｏから各々異なるデータを同じタイミングで出力させれば、ＤＩＭＭ２，３，４に対して異なるデータを同時に転送させることができる。図６はこのような異なるデータの同時書込み時の動作例を示す模式図である。図中の表記等は、図４の場合と同様である。このように、ＤＩＭＭ２，３，４毎に異なる書込みデータを同時に転送させるので、転送速度の遅いシリアル転送方式において、システム全体でのデータ転送処理の高速化を図ることができる。
【００６８】
また、この場合、入力用ゲート回路１４側の選択動作を併用すれば、同じデータサイズの下で、ＤＩＭＭ２，３，４に関してリード／ライトを同時に行なわせることもできる。図７は例えば入力用ゲート回路１４の個別セレクト端子１を選択してＤＩＭＭ３に対しては読出しモードに設定した場合の、同時にリード／ライト時の動作例を示す模式図である。この場合も、図中の表記等は、図４の場合と同様である。この場合、リード動作について、付記すると、まず、スタートコンディションを設定し、データを読出すべきアドレスを指定し、かつ、読出しを意味する“Ｒ”コマンドを個別セレクト端子１を通じてＤＩＭＭ３に転送し、このＤＩＭＭ３からのＡｃｋを受けた後、引き続き、このＤＩＭＭ３から読出しデータをData10，Data11，…，Data1Nの如く、所定ビット数ずつ順に転送を受け、その都度、シリアルデータ転送装置１側からＤＩＭＭ３に対してＡｃｋを返すとともに、最終的にこれらのデータについて書込みがうまくいったか否かの応答“Ａ／／Ａ”も返し、ストップコンディションを設定することで、フェーズを完了する。
【００６９】
［第二の実施の形態］
本発明は、Ｉ２Ｃ対応シリアルメモリに限らず、クロック端子とデータ端子とを有するシリアルインターフェースを備えるシリアル対応メモリに適用可能である。そこで、本実施の形態は、インターフェース・バス規格の一つであり、速度の上限がなく高速・大容量向きのＳＰＩ（ＳＰＩに関しては、例えば、STMicroelectronics GROUP OF COMPANIESのデータシートＭ９５２５６“256Kbit Serial SPI Bus EEPROM With High Speed Clock”March 2004参照）対応メモリへの適用例を示す。
【００７０】
即ち、本実施の形態は、シリアルデータ転送装置ＡＳＩＣと、同一アドレス割当て構成のｎ個、例えば、３個のシリアルメモリ装置としてのＳＰＩ対応メモリとを接続して構成されるシリアルデータ転送システムへの適用例を示す。
【００７１】
図８は、このシリアルデータ転送システムの概略構成例を示す。まず、ＡＳＣＩ構成のシリアルデータ転送装置２１は、１個のクロック端子ＣＬＫと、ｎ個、ここでは、３個のデータ端子に相当するチップセレクト端子ＣＳ０  Ｎ〜ＣＳ２ Ｎと、出力端子Ｑと、入力端子Ｄとを有する。また、ｎ個、ここでは３個のＳＰＩ対応メモリ２２，２３，２４は、何れも、ＤＩＭＭ２，３，４等に準じてパッケージ寸法の小さな小型のもので、かつ、同一アドレスが割当てられたものであり、各々１個ずつのクロック端子ＣＬＫとデータ端子に相当するチップセレクト端子ＣＳ Ｎとシリアル入力端子ＳＩとシリアル出力端子ＳＯとを有する。これらのシリアルデータ転送装置２１とＳＰＩ対応メモリ２２，２３，２４とは、シリアルデータ転送装置１の３個のチップセレクト端子ＣＳ０ Ｎ〜ＣＳ２ Ｎに各々のＳＰＩ対応メモリ２２，２３，２４のチップセレクト端子ＣＳ Ｎが接続され、シリアルデータ転送装置２１の１個のクロック端子ＣＬＫに各々のＳＰＩ対応メモリ２２，２３，２４のクロック端子ＣＬＫが共通に接続され、さらに、出力端子Ｑに各々のＳＰＩ対応メモリ２２，２３，２４のシリアル入力端子ＳＩが共通に接続され、入力端子Ｄに各々のＳＰＩ対応メモリ２２，２３，２４のシリアル出力端子ＳＯが共通に接続されることにより構成されている。即ち、シリアルクロックラインを共通化し、データラインに相当するチップセレクトラインをＳＰＩ対応メモリ２２，２３，２４毎に個別に分ける構成とされている。
【００７２】
このような構成において、シリアルデータ転送装置２１から出力されるチップセレクト信号ＣＳｘ Ｎ（ｘ＝０，１，２）がアクティブ（Ｌレベル）になったＳＰＩ対応メモリ２２，２３，２４が選択されることとなる。つまり、ＳＰＩ対応メモリ２２，２３，２４はチップセレクト信号で選択されたデバイスしか動作しない特徴を持つ。
【００７３】
ここで、ＳＰＩ対応メモリ２２，２３，２４に関して個別にリード／ライトさせる場合と同時にライトさせる場合とについて順に説明する。
【００７４】
図９に個別ライト時、図１０に個別リード時のタイムチャート例を示す。前述したようにＳＰＩ規格では、アクセスするデバイスのチップセレクト端子ＣＳｘ Ｎをアクティブにしてからデバイスにアクセスすることとなり、個別リード／ライト時であれば、対象となる１つのチップセレクト端子のみをアクティブにすればよい。例えば、個別ライトでは、図９に示すように、１バイトのライト・イネーブル(Write Enable)コマンドを発行後、１バイトのライトコマンドを発行し、さらに、３バイト長のアドレスを指定し（２バイト長対応のデバイスであれば、アドレスを２バイトのみ出力すればよい。以下同様）、１バイトずつのデータをｎバイト分実際に転送させることになる。個別リードでは、図１０に示すように、リードコマンドを発行後、３バイト長のアドレスを指定し、対象となるデバイス（ＳＰＩ対応メモリ）からのデータを１バイトずつｎバイト分受信する。
【００７５】
図１０に同時ライト時のタイムチャート例を示す。同時ライトでは、同時にアクセスするデバイス（ＳＰＩ対応メモリ２２，２３，２４）に対するチップセレクト信号ＣＳｘ
Ｎを全てアクティブにする。ちなみに、同時に２個のデバイスにライトする場合であれば、対象となる２個のデバイスに対するチップセレクト信号ＣＳｘ Ｎをアクティブにすればよい。この後は、個別ライト時と同様であり、１バイトのライト・イネーブル(Write Enable)コマンドを発行後、１バイトのライトコマンドを発行し、さらに、３バイト長のアドレスを指定し、１バイトずつのデータをｎバイト分実際に転送させることになる。
【００７６】
なお、本実施の形態のシリアルデータ転送システムに関して、個別リード／ライト及び同時ライトだけでなく、同時リード／ライトをも可能にするためには、例えば、図１２に示すように、クロックＣＬＫだけを共通にし、入力端子Ｑ、出力端子ＤについてもＳＰＩ対応メモリ２２，２３，２４毎に個別となるようにＱ０〜Ｑ２、Ｄ０〜Ｄ２とすればよい。
【００７７】
［第三の実施の形態］
本発明の第三の実施の形態について図１３ないし図１６を参照して説明する。本実施の形態は、前述したような実施の形態におけるメモリアクセス動作をより簡単かつ高速に行うために、メモリマッピング技術を利用するようにしたものである。
【００７８】
まず、前述した構成例の場合において、メモリアクセスのためのより実際的な構成例を図１３を参照して説明する。例えば、シリアルデータ転送装置１に相当するＡＳＩＣ構成のシリアルメモリコントローラ３１にＤＩＭＭ２，３，４に相当するシリアルメモリ装置としてのシリアルメモリ３２，３３，３４が前述の如くＩ２Ｃ規格等に従い接続されたシリアルデータ転送システムへの適用例であり、シリアルメモリコントローラ３１には実際にシリアルメモリ３２，３３，３４等へのアクセスを指示するＣＰＵ３５が接続されている。このＣＰＵ３５には例えばＤＤＲ（Double Data Rate）メモリ３６も接続されている。
【００７９】
ここに、シリアルメモリコントローラ３１中にはシリアルメモリ３２，３３，３４へのアクセスを行なうために、ＣＰＵ３５からのアクセス設定を受ける各種レジスタが用意されている。即ち、デバイスに応じたデータ転送クロック周波数（速度）を設定するための“Device CLK Mode”用レジスタ、例えば３個のデバイス(シリアルメモリ３２，３３，３４)のうちの何れを選択するかを設定するための“Device Address”用レジスタ、メモリ内のアドレスを設定するための“Device Memory Address”用レジスタ、リード／ライトの何れかを設定するための“Device Read／Write”用レジスタ、実際にリード／ライトするデータを設定するための“Device Data”用レジスタ、データ長を設定するための“Device Data Length”用レジスタ、トリガをかけて動作を実行させるための“Device Exec”用レジスタである。従って、シリアルメモリ３２，３３，３４へのアクセスを行なうためには、ＣＰＵ３５がソフトウエアに基づいてシリアルメモリコントローラ３１中のこれらの各レジスタに逐一アクセスして１個ずつ順にレジスタ設定を行なう必要がある。
【００８０】
この点、本実施の形態では、シリアルメモリ３２，３３，３４へのアクセスを行なうためにメモリマッピング技術を利用することにより、上述のような各レジスタのソフトウエアの設定を不要とし、通常のステップを大幅に簡略化できるようにしたものである。
【００８１】
図１４に、シリアルメモリコントローラ３１のハードウェアにより設定されるメモリマッピング例を模式的に示す。ここでは、シリアルメモリ３２，３３，３４は何れもアドレス００００ｈ〜ＦＦＦＦｈを有するものとする。例えば、アドレス００００００００ｈ〜ＦＦＦＦＦＦＦＦｈからなるシステムメモリ空間４１に対して、シリアルメモリ３２のメモリ空間をシリアル対応メモリ３２ａとしてアドレス８０００００００ｈ〜８０００ＦＦＦＦｈにメモリマッピングし、同様に、シリアルメモリ３３のメモリ空間をシリアル対応メモリ３３ａとしてアドレス８００１００００ｈ〜８００１ＦＦＦＦｈにメモリマッピングし、シリアルメモリ３４のメモリ空間をシリアル対応メモリ３４ａとしてアドレス８００２００００ｈ〜８００２ＦＦＦＦｈにメモリマッピングさせることにより、同一アドレス割当て構成のシリアルメモリ３２，３３，３４がシステムメモリ空間４１上では各々唯一のアドレスを持つようにしたものである。これにより、例えば同一アドレス１２３４ｈであっても、シリアルメモリ３２用であれば８０００１２３４ｈ、シリアルメモリ３３用であれば８００１１２３４ｈ、シリアルメモリ３４用であれば８００２１２３４ｈとなり、区別がつくことになる。なお、ＤＤＲメモリ３６用のメモリ空間は例えばアドレスＡ０００００００ｈ以降にメモリマッピングされている。
【００８２】
このようにシリアル対応メモリ３２ａ，３３ａ，３４ａをシステムメモリ空間４１にメモリマッピングしておけば、ＣＰＵ３５としてはソフトウエアに基づき通常のメモリアクセスと同じ方法でシリアルメモリ３２，３３，３４にアクセス可能となる。即ち、本実施の形態の場合、シリアルメモリ３２，３３，３４にアクセスするには、速度設定を行なうために“Device CLK Mode”用レジスタへの設定は通常通り必要であるが、このレジスタ設定を予め行ない、ソフトウエアに従い、通常のメモリアクセスと同じ方法で（つまり、単にアドレスを指定するだけ）、シリアル対応メモリ３２ａ，３３ａ，３４ａのメモリ空間にアクセスすればよい。このシリアル対応メモリ３２ａ，３３ａ，３４ａのメモリ空間にアクセスすると、メモリマッピングされているアドレスに応じて、シリアルメモリコントローラ３１が速度設定を除く残りのレジスタ設定（“Device Address”用レジスタ〜“Device Exec”用レジスタ）を自動的に行い、そのまま直接的にシリアルメモリ３２，３３，３４の対応アドレスにアクセス可能となる。例えば、システムメモリ空間４１内のアドレス８００１１２３４ｈを指定すれば、シリアルメモリ３３のアドレス１２３４ｈに対してアクセスするためのレジスタ設定が自動的に行なわれ、シリアルメモリ３３のアドレス１２３４ｈに対するリード又はライト動作を即座に実行させることができる。
【００８３】
ところで、本実施の形態では、上述したメモリマッピングに加えて、シリアルメモリ３２，３３，３４に同時にアクセスするための同時用メモリ空間がシリアルメモリ３空間４２としてシステムメモリ空間４１上にアドレス８００３００００ｈ〜８００３ＦＦＦＦｈとしてメモリマッピングされている。このシリアルメモリ３空間４２は図１５に示すように、シリアルメモリ３２，３３，３４のメモリ空間のアドレスをこれらのアドレスの同一性を利用して重複設定したものであり、当該シリアルメモリ３空間４２内のアドレスを指定することによりこれらのシリアルメモリ３２，３３，３４の同一アドレスに同時にアクセスさせるものである。従って、これらのシリアルメモリ３２，３３，３４に対して同時に同じデータをライトするときには、システムメモリ空間４１上でシリアルメモリ３空間４２内のアドレス（例えば、アドレス８００３１２３４ｈ）を指定するだけで同時にシリアルメモリ３２，３３，３４の同一アドレス（例えば、アドレス１２３４ｈ）にアクセスさせることができる。よって、例えばこれらのシリアルメモリ３２，３３，３４に対してメモリ消去動作を行う場合、システムメモリ空間４１上でシリアルメモリ３空間４２内のアドレスを指定して消去用データでライト動作を実行させれば、１個のデバイス消去に要する時間で全てのデバイスについての消去動作を済ませることができる。
【００８４】
次に、このシリアルメモリ３空間４２を利用したシリアルメモリ３２，３３，３４からの同時リード動作について図１６を参照して説明する。リードコマンドを伴いシリアルメモリ３空間４２内のアドレスを指定すると、シリアルメモリ３２，３３，３４の実際のアドレスを生成して当該アドレス箇所からデータを読み出す。各シリアルメモリ３２，３３，３４から読み出されたデータは、一旦、シリアルメモリコントローラ３１内の内部レジスタ４３にシリアルメモリ３２，３３，３４毎にメモリマッピングされたアドレスに従い割り振られて一時的に保存される。この保存後は、対応したメモリ空間からの読出しが可能となる。例えば、シリアル対応メモリ３２ａからのデータを読出したい場合には、さらに当該シリアル対応メモリ３２ａがマッピングされているシステムメモリ空間４１上のアドレスを用いて内部レジスタ４３から読出すことができる。この場合、内部レジスタ４３からの読出しであり、シリアルメモリ３２自体からの読出しに比べて短時間で済む。他のシリアル対応メモリ３３ａ，３４ａの場合も同様である。
【００８５】
つまり、シリアルメモリ３２，３３，３４からの同時リード動作については、二度読みが必要となるが、通常、シリアルメモリのアクセス速度は遅いので、これらのシリアルメモリ３２，３３，３４に個々に順にアクセスするよりも、一旦同時にアクセスし、後は内部レジスタからの高速読出しとなるので、見掛け上のメモリアクセスを向上させることができる。
【００８６】
［第四の実施の形態］
本実施の形態は、前述したようなシリアルデータ転送システムの好適実装例として、画像形成装置である小型ＭＦＰ（複合機）への適用例を示す。図１７は当該シリアルデータ転送システムを含むＭＦＰに関する構成例を極めて単純化して示す概略ブロック図である。ＡＳＩＣ構成のシリアルデータ転送装置１（又は、２１或いは３１）には、各々インターフェースを介してスキャナ５１やプロッタ（プリンタ）５２、さらには、ＣＰＵ３５が接続されたメイン側のＡＳＩＣ５３が接続されている。スキャナ５１は原稿の画像データを光電的に読み取り、プリンタ５２は画像データに基づき画像形成動作を行うもので、一般的には電子写真プロセスを利用したレーザプリンタ構成とされている。また、ＡＳＩＣ５３には、ＣＰＵ３５が接続されている他、ＨＤＤインターフェースを介してＨＤＤ５４が接続され、さらには、ＤＤＲメモリ３６等も接続されている。また、ＡＳＩＣ構成のシリアルデータ転送装置１には複数のシリアルメモリ３２，３３，３４（実際には、ＤＩＭＭ２，３，４やＳＰＩメモリ２２，２３，２４）が接続され、シリアルデータ転送システムとされている。さらに、ＵＳＢ端子を有する他、例えばイーサネット物理層（イーサネットは登録商標）５５等を介してネットワークにも接続されている。
【００８７】
ここに、ＡＳＩＣ構成のシリアルデータ転送装置１はＣＰＵ３５、シリアルメモリ３２，３３，３４、ＡＳＩＣ５３等とともにＭＦＰ内部においてコントローラボード上に実装されるわけであるが、前述したようにデスクトップ型ＰＣ等の場合と異なり、スペース的な制約等があり、小型のものを使用したいという要望がある。加えて、ＭＦＰでは扱う画像データ量が大きいので、小型のシリアルメモリを利用する場合には複数のシリアルメモリを使いたいという状況にある。この点、前述したような本発明によるシリアルデータ転送システムは、これらの要望に適合するものであり、ＭＦＰへの搭載は好適な適用例となる。
【図面の簡単な説明】
【００８８】
【図１】本発明の第一の実施の形態のシリアルデータ転送システムの概略構成例を示す結線図である。
【図２】そのシリアルデータ転送装置の内部構成例を示す概略ブロック図である。
【図３】その一部の変形例を示す概略ブロック図である。
【図４】同じデータの同時書込み時の動作例を示す模式図である。
【図５】そのシリアルデータ転送装置の内部構成の別の変形例を示す概略ブロック図である。
【図６】異なるデータの同時書込み時の動作例を示す模式図である。
【図７】同時読出し／書込み時の動作例を示す模式図である。
【図８】本発明の第二の実施の形態のシリアルデータ転送システムの概略構成例を示す結線図である。
【図９】個別書込み時の動作例を示すタイムチャートである。
【図１０】個別読出し時の動作例を示すタイムチャートである。
【図１１】同時書込み時の動作例を示すタイムチャートである。
【図１２】シリアルデータ転送システムの変形例の概略構成例を示す結線図である。
【図１３】概略ブロック図である。
【図１４】本発明の第三の実施の形態のメモリマッピング例を示す模式図である。
【図１５】その同時用メモリ空間を用いた同時書込み動作に関する説明図である。
【図１６】同時用メモリ空間を用いた同時読出し動作に関する説明図である。
【図１７】本発明の第四の実施の形態のＭＦＰの構成例を示す概略ブロック図である。
【図１８】Ｉ２Ｃバスに異なるアドレスを持つデバイスを接続したデスクトップ用構成例を示す結線図である。
【図１９】省スペース用ＤＩＭＭを用いた場合の実施不可能な接続例を示す結線図である。
【図２０】従来例を示す結線図である。
【符号の説明】
【００８９】
１      シリアルデータ転送装置
２，３，４      シリアルメモリ装置
２１      シリアルデータ転送装置
２２，２３，２４      シリアルメモリ装置
３１      シリアルデータ転送装置
３２，３３，３４      シリアルメモリ装置
５１      スキャナ
５２      プリンタ
【図１】
2006011926.tif 000003
【図２】
2006011926.tif 000004
【図３】
2006011926.tif 000005
【図４】
2006011926.tif 000006
【図５】
2006011926.tif 000007
【図６】
2006011926.tif 000008
【図７】
2006011926.tif 000009
【図８】
2006011926.tif 000010
【図９】
2006011926.tif 000011
【図１０】
2006011926.tif 000012
【図１１】
2006011926.tif 000013
【図１２】
2006011926.tif 000014
【図１３】
2006011926.tif 000015
【図１４】
2006011926.tif 000016
【図１５】
2006011926.tif 000017
【図１６】
2006011926.tif 000018
【図１７】
2006011926.tif 000019
【図１８】
2006011926.tif 000020
【図１９】
2006011926.tif 000021
【図２０】
2006011926.tif 000022