(57)【要約】【課題】  ブラインド領域を無くして表示装置の大きさを減らし、工程を簡素化して製造コストを節減できる表示装置を提供する。【解決手段】  本発明は表示装置、特にデュアル液晶表示装置に関する。複数の信号線を備えた回路基板６５０、回路基板６５０に別に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部３００Ｍ及び第２表示板部３００Ｓ、及び回路基板に装着され前記第１及び第２表示板部３００Ｍ、Ｓを駆動する駆動回路チップ７００を含む。また、表示板部３００Ｍ、Ｓは、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、前記ゲート信号を生成するゲート駆動部が前記画素のスイッチング素子と同一の工程で形成され表示板部３００Ｍ、Ｓに集積されている。かかる方法で一つのＦＰＣに統合チップ７００及び副表示板部３００Ｓを設けることにより、製造工程を単純化すると共に、部品を減らし製造コストを抑えることができる。【選択図】            図１
2006011441.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線を備えた回路基板と、
前記回路基板に別途に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、
前記回路基板に装着され前記第１及び第２表示板部を駆動する駆動回路チップと、
を含む表示装置。
【請求項２】
前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、
前記ゲート信号を生成するゲート駆動部が前記画素のスイッチング素子と同一の工程で形成され前記表示板部に集積されている、請求項１に記載の表示装置。
【請求項３】
前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、
前記駆動回路チップは、前記データ信号を生成するデータ駆動部、及び前記データ駆動部を制御する制御信号を生成する信号制御部を含む、請求項１に記載の表示装置。
【請求項４】
前記駆動回路チップは、階調電圧を生成する階調電圧生成部をさらに含む、請求項３に記載の表示装置。
【請求項５】
前記回路基板は開口部を備え、
前記第２表示板部は、前記開口部を通じて露出されている、請求項１に記載の表示装置。
【請求項６】
前記回路基板は、前記開口部に突出した突出部を含み、
前記第２表示板部は、前記突出部に付着されている、請求項５に記載の表示装置。
【請求項７】
前記回路基板はフレキシブルプリント回路基板である、請求項１に記載の表示装置。
【請求項８】
前記表示装置は液晶表示装置である、請求項１に記載の表示装置。
【請求項９】
前記画素のスイッチング素子は多結晶シリコンからなる、請求項１に記載の表示装置。
【請求項１０】
前記画素のスイッチング素子は非晶質シリコンからなる、請求項１に記載の表示装置。
【請求項１１】
複数の信号線を備えた回路基板と、
前記回路基板に別途に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、
前記回路基板に装着され前記第１及び第２表示板部を駆動する駆動回路チップと、
を含み、
前記回路基板は、
前記第１表示板部と前記回路基板の重畳領域に位置する第１パッド群と、
前記駆動回路チップと前記回路基板の重畳領域に位置する第２パッド群及び第３パッド群と、
前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群と、
を含み、
前記第２パッド群は前記第１パッド群に連結され、前記第２パッド群の一部は前記第４パッド群に連結されている、表示装置。
【請求項１２】
前記回路基板は、
第１貫通孔及び第２貫通孔と、
前記第１パッドと前記第１貫通孔の間に位置する第１配線と、
前記第１貫通孔と前記第２パッドの間に位置する第２配線と、
前記第２パッドと前記第２貫通孔の間に位置する第３配線と、
前記第２貫通孔と前記第４パッドの間に位置する第４配線と、
を含む、請求項１１に記載の表示装置。
【請求項１３】
前記第２及び第３配線は、前記第１及び第４配線が形成されている前記回路基板の面と異なる面に形成されている、請求項１２に記載の表示装置。
【請求項１４】
前記第１パッド群の数は、前記第４パッド群の数より多い、請求項１２に記載の表示装置。
【請求項１５】
前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、
前記ゲート信号を生成するゲート駆動部が前記画素のスイッチング素子と同一の工程で形成され前記表示板部に集積されている、請求項１１に記載の表示装置。
【請求項１６】
前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、
前記駆動回路チップは、前記データ信号を生成するデータ駆動部、及び前記データ駆動部を制御する制御信号を生成する信号制御部を含む、請求項１１に記載の表示装置。
【請求項１７】
前記駆動回路チップは、階調電圧を生成する階調電圧生成部をさらに含む、請求項１６に記載の表示装置。
【請求項１８】
前記回路基板は開口部を備え、
前記第２表示板部は前記開口部を通じて露出されている、請求項１１に記載の表示装置。
【請求項１９】
前記回路基板は前記開口部に突出した突出部を含み、
前記第２表示板部は前記突出部に付着されている、請求項１８に記載の表示装置。
【請求項２０】
前記回路基板はフレキシブルプリント回路基板である、請求項１１に記載の表示装置。
【請求項２１】
前記表示装置は液晶表示装置である、請求項１１に記載の表示装置。
【請求項２２】
前記画素のスイッチング素子は多結晶シリコンからなる、請求項１１に記載の表示装置。
【請求項２３】
前記画素のスイッチング素子は非晶質シリコンからなる、請求項１１に記載の表示装置。
【請求項２４】
複数の信号線を備えた回路基板と、
前記回路基板に別に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、
前記回路基板に装着され前記第１及び第２表示板部を駆動する駆動回路チップと
を含み、
前記回路基板は、
前記第１表示板部と前記回路基板の重畳領域に位置する第１パッド群と、
前記駆動回路チップと前記回路基板の重畳領域に位置する第２パッド群及び第３パッド群と、
前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群と、
を含み、
前記第３パッド群の一部は第４パッド群に連結されている、表示装置。
【請求項２５】
複数の信号線を備えた回路基板と、
前記回路基板に別途に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、
前記第１表示板部に装着され前記第１及び第２表示板部を駆動する駆動回路チップと、
を含む表示装置。
【請求項２６】
前記駆動回路チップは第１パッド群及び第２パッド群を備え、
前記回路基板は、
前記第１表示板部と前記回路基板の重畳領域に位置する第３パッド群と、
前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群と、
を含み、
前記第３パッド群の一部には、前記第１パッド群の一部と前記第４パッド群の全部が連結されている、請求項２５に記載の表示装置。
【請求項２７】
前記第３パッド群は、前記第２パッド群に連結されている第５パッド群、及び前記第１及び第４パッド群に共通的に連結されている第６パッド群を含む、請求項２６に記載の表示装置。
【請求項２８】
前記回路基板は、外部からの信号を前記第５パッド群に伝達する第１配線、及び前記第６パッド群からの信号を前記第４パッド群に伝達する第２配線を含み、
前記第１配線及び前記第２配線が互いに交差する場合、前記第１及び前記第２配線は、前記回路基板の互いに異なる面にそれぞれ位置する、請求項２７に記載の表示装置。
【請求項２９】
前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、
前記ゲート信号を生成するゲート駆動部が前記画素のスイッチング素子と同一の工程で形成され前記表示板部に集積されている、請求項２８に記載の表示装置。
【請求項３０】
前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、
前記駆動回路チップは、前記データ信号を生成するデータ駆動部、及び前記データ駆動部を制御する制御信号を生成する信号制御部を含む、請求項２５に記載の表示装置。
【請求項３１】
前記駆動回路チップは、階調電圧を生成する階調電圧生成部をさらに含む、請求項３０に記載の表示装置。
【請求項３２】
前記回路基板は開口部を備え、
前記第２表示板部は前記開口部を通じて露出されている、請求項２５に記載の表示装置。
【請求項３３】
前記回路基板は前記開口部に突出した突出部を含み、
前記第２表示板部は前記突出部に付着されている、請求項３２に記載の表示装置。
【請求項３４】
前記回路基板はフレキシブルプリント回路基板である、請求項２５に記載の表示装置。
【請求項３５】
前記表示装置は液晶表示装置である、請求項２５に記載の表示装置。
【請求項３６】
前記画素のスイッチング素子は多結晶シリコンからなる、請求項２５に記載の表示装置。
【請求項３７】
前記画素のスイッチング素子は非晶質シリコンからなる、請求項２５に記載の表示装置。
【請求項３８】
前記駆動回路チップは第１パッド群及び第２パッド群を備え、
前記回路基板は、
前記第１表示板部と前記回路基板の重畳領域に位置する第３パッド群と、
前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群と、
を含み、
前記第２パッド群の一部は前記第３パッド群の一部を通って前記第４パッド群に連結されている、請求項２５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
近年、重くて大きい陰極線管（ＣＲＴ）に代わって有機発光表示装置（ＯＬＥＤ）、プラズマ表示装置（ＰＤＰ）、液晶表示装置（ＬＣＤ）のような平板表示装置の開発が盛んに行われている。
【０００３】
ＰＤＰは気体放電によって発生するプラズマを利用して文字や映像を表示する装置であり、ＯＬＥＤは特定有機物または高分子等の電界発光を利用して文字や映像を表示する。液晶表示装置は二つの表示板の間に入っている液晶層に電場を印加し、前記電場の強度を調節し液晶層を通過する光の透過率を調節することによって所望の画像を得る。
【０００４】
前記の表示装置のうち、特に携帯電話などに用いられる中小型表示装置であって、外部と内部の両方に表示板部が具備されるデュアル表示装置の開発が進んでいる。
【０００５】
デュアル表示装置は、内部に装着される主表示板部、外部に装着される副表示板部、外部からの入力信号を伝達する配線が具備された駆動フレキシブルプリント回路基板（ＦＰＣ）、主表示板部と副表示板部を接続する補助ＦＰＣ、及びこれらを制御するための統合チップ（ｉｎｔｅｇｒａｔｅｄ  ｃｈｉｐ）を含む。
【０００６】
統合チップは、主表示板部と副表示板部を制御するための制御信号及び駆動信号を生成し、主に主表示板部にＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）形態で装着されている。
【０００７】
ここで、デュアル表示装置には主表示板部の上側に補助ＦＰＣが付着され、該補助ＦＰＣに副表示板部が接続され、下方に駆動ＦＰＣが付着されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この時、主表示板部は、下方に前記統合チップを装着し駆動ＦＰＣを付着するためのブラインド領域と、上方に補助ＦＰＣとの接続のためのブラインド領域を必要とする。また、統合チップを装着するための工程と、駆動ＦＰＣ及び補助ＦＰＣを付着するための工程を必要とする。このように、付着のための空間を要するため、全体的な表示装置の大きさが増し、工程が複雑化し、コストを上昇させる要因になる。
【０００９】
従って、本発明の目的は、ブラインド領域を無くして表示装置の大きさを減らし、工程を簡素化して製造コストを節減できる表示装置を提供することである。
【課題を解決するための手段】
【００１０】
前述した目的を達成するための本発明の一つの実施例による表示装置は、複数の信号線を備えた回路基板と、前記回路基板に別途に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、前記回路基板に装着され前記第１及び第２表示板部を駆動する駆動回路チップとを含む。
【００１１】
前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、前記ゲート信号を生成するゲート駆動部が前記画素のスイッチング素子と同一の工程で形成され前記表示板部に集積されることができる。又は、前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、前記駆動回路チップは、前記データ信号を生成するデータ駆動部、及び前記データ駆動部を制御する制御信号を生成する信号制御部を含むのが好ましく、更に階調電圧を生成する階調電圧生成部を含むのが好ましい。
【００１２】
一方、前記回路基板は開口部を備えており、前記第２表示板部は前記開口部を通じて露出されることができ、前記回路基板は前記開口部に突出した突出部を含み、前記第２表示板部は前記突出部に付着されているのが好ましい。
【００１３】
前記回路基板はフレキシブルプリント回路基板であることができ、前記表示装置は液晶表示装置であることができる。また、前記画素のスイッチング素子は、多結晶シリコンまたは非晶質シリコンからなることができる。
【００１４】
一方、本発明の他の実施例による表示装置は、複数の信号線を備えた回路基板と、前記回路基板に別途に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、前記回路基板に装着され前記第１及び第２表示板部を駆動する駆動回路チップとを含み、前記回路基板は、前記第１表示板部と前記回路基板の重畳領域に位置する第１パッド群と、前記駆動回路チップと前記回路基板の重畳領域に位置する第２パッド群及び第３パッド群と、前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群とを備え、前記第２パッド群は前記第１パッド群に連結され、前記第２パッド群の一部は前記第４パッド群に連結されている。
【００１５】
前記回路基板は、第１貫通孔及び第２貫通孔（ｖｉａ  ｈｏｌｅ）と、前記第１パッドと前記第１貫通孔の間に位置する第１配線と、前記第１貫通孔と前記第２パッドの間に位置する第２配線と、前記第２パッドと前記第２貫通孔の間に位置する第３配線と、前記第２貫通孔と前記第４パッドの間に位置する第４配線とを含むことができる。なお、前記第２及び第３配線は、前記第１及び第４配線が形成されている前記回路基板の面と異なる面に形成されることができる。
【００１６】
ここで、前記第１パッド群の数が前記第４パッド群の数より多い場合もある。
【００１７】
また、前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、前記ゲート信号を生成するゲート駆動部が前記画素のスイッチング素子と同一の工程で形成され前記表示板部に集積されることができる。
【００１８】
一方、前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、前記駆動回路チップは、前記データ信号を生成するデータ駆動部、及び前記データ駆動部を制御する制御信号を生成する信号制御部を含むことができ、前記駆動回路チップは、階調電圧を生成する階調電圧生成部をさらに含むことができる。
【００１９】
更に、前記回路基板は開口部を備えており、前記第２表示板部は、前記開口部を通じて露出されているのが好ましく、前記回路基板は前記開口部に突出した突出部を含み、前記第２表示板部は前記突出部に付着されているのが好ましい。
【００２０】
ここで、前記回路基板はフレキシブルプリント回路基板であることができ、前記表示装置は液晶表示装置であることができ、前記画素のスイッチング素子は多結晶シリコンからなることができる。
【００２１】
また、前記画素のスイッチング素子は非晶質シリコンからなることができる。
【００２２】
一方、本発明の他の実施例による表示装置は、複数の信号線を備えた回路基板と、前記回路基板に別途に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、前記回路基板に装着され前記第１及び第２表示板部を駆動する駆動回路チップとを含み、前記回路基板は、前記第１表示板部と前記回路基板の重畳領域に位置する第１パッド群と、前記駆動回路チップと前記回路基板の重畳領域に位置する第２パッド群及び第３パッド群と、前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群とを備え、前記第３パッド群の一部は第４パッド群に連結されていることができる。
【００２３】
本発明の他の実施例による表示装置は、複数の信号線を備えた回路基板と、前記回路基板に別途に付着されスイッチング素子をそれぞれ備える複数の画素を含む第１表示板部及び第２表示板部と、前記第１表示板部に装着され前記第１及び第２表示板部を駆動する駆動回路チップを含む。
【００２４】
ここで、前記駆動回路チップは第１パッド群及び第２パッド群を備え、前記回路基板は、前記第１表示板部と前記回路基板の重畳領域に位置する第３パッド群と、前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群とを備え、前記第３パッド群の一部には、前記第１パッド群の一部と前記第４パッド群の全部が連結されることができ、前記第３パッド群は、前記第２パッド群に連結されている第５パッド群、及び前記第１及び第４パッド群に共通的に連結されている第６パッド群を含むことができる。
【００２５】
また、前記回路基板は、外部からの信号を前記第５パッド群に伝達する第１配線及び前記第６パッド群からの信号を前記第４パッド群に伝達する第２配線を含み、前記第１配線及び前記第２配線が互いに交差する場合、前記第１及び前記第２配線は、前記回路基板の互いに異なる面にそれぞれ位置するのが好ましい。
【００２６】
この時、前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、前記ゲート信号を生成するゲート駆動部が前記画素のスイッチング素子と同一の工程で形成され前記表示板部に集積されることができる。
【００２７】
また、前記表示板部は、ゲート信号を伝達するゲート線及びデータ信号を伝達するデータ線を含み、前記駆動回路チップは、前記データ信号を生成するデータ駆動部、及び前記データ駆動部を制御する制御信号を生成する信号制御部を含むことができ、前記駆動回路チップは、階調電圧を生成する階調電圧生成部をさらに含むことができる。
【００２８】
一方、前記回路基板は開口部を備えており、前記第２表示板部は、前記開口部を通じて露出されることができる。また、前記回路基板は、前記開口部に突出した突出部を含み、前記第２表示板部は、前記突出部に付着されているのが好ましい。
【００２９】
ここで、前記回路基板はフレキシブルプリント回路基板であることができ、前記表示装置は液晶表示装置であることができる。
【００３０】
また、前記画素のスイッチング素子は、多結晶シリコンまたは非晶質シリコンからなることができる。
【００３１】
一方、前記駆動回路チップは第１パッド群及び第２パッド群を備え、前記回路基板は、前記第１表示板部と前記回路基板の重畳領域に位置する第３パッド群と、前記第２表示板部と前記回路基板の重畳領域に位置する第４パッド群とを備え、前記第２パッド群の一部は、前記第３パッド群の一部を通って前記第４パッド群に連結されることができる。
【発明の効果】
【００３２】
本発明によれば、一つのＦＰＣ６５０に統合チップ７００及び副表示板部３００Ｓを設けることによって、製造工程を単純化すると共に、部品を減らし製造コストを抑えることができる。また、一つのＦＰＣ６５０を主表示板部３００Ｍと副表示板部３００Ｓが共有することで原価を節減し、製造工程を単純化し、副表示板部３００Ｓの連結のためのブラインド領域を無くして小型でかつ高解像度の表示装置を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。
【００３４】
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００３５】
本発明の実施例による表示装置について、添付した図面を参照して詳細に説明する。
【００３６】
図１は、本発明の一実施例による表示装置の概略図であり、図２は、本発明の他の実施例による表示装置の概略図である。図３は、本発明の一実施例による表示装置のブロック図であり、図４は、本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。
【００３７】
図１を参照すれば、本発明の一実施例による表示装置の場合、主表示板部３００Ｍと副表示板部３００Ｓの二つの表示板部と、これに付着されたＦＰＣ（フレキシブルプリント回路基板フィルム）６５０、及びＦＰＣ６５０上に装着された統合チップ７００（駆動回路チップ）を含む。
【００３８】
ＦＰＣ６５０は、主表示板部３００Ｍの一辺付近に付着され、統合チップ７００に対し主表示板部３００Ｍの反対側に位置した開口部６８０を備える。ＦＰＣ６５０はまた、開口部６８０内に突出した突出部６９０を含み、副表示板部３００Ｓは、該突出部６９０に付着され開口部６８０内に位置する。このようにすれば、副表示板部３００Ｓを付着するための別のＦＰＣを用いることがなく、コストを節減できる。
【００３９】
開口部６８０の下方には、外部からの信号が入力される連結部６６０が備わり、その他の連結部６６０と統合チップ７００、統合チップ７００と表示板部３００Ｍ、３００Ｓの電気的連結のための複数の信号線（図示せず）を備えており、前記信号線は、統合チップ７００と連結される地点及び表示板部３００Ｍ、３００Ｓと付着される地点で大概は幅が広くなってパッド（図示せず）をなしている。
【００４０】
各表示板部３００Ｍ、３００Ｓは、画面をなす表示領域３１０Ｍ、３１０Ｓ及び周辺領域３２０Ｍ、３２０Ｓを含み、周辺領域３２０Ｍ、３２０Ｓには、光を遮断するための遮光層（図示せず）（“ブラックマトリクス”）が具備される。ＦＰＣ６５０は、前記遮光領域３２０Ｍ、３２０Ｓに付着されている。
【００４１】
図２を参照すれば、本発明の他の実施例による表示装置の場合、主表示板部３００Ｍ及び副表示板部３００Ｓの二つの表示板部と、これに付着されたＦＰＣ６５０、及び図１とは異なって表示板部３００Ｍ上に装着された統合チップ７００を含む。
【００４２】
ＦＰＣ６５０は、主表示板部３００Ｍの一辺付近に付着され、統合チップ７００に対し主表示板部３００Ｍの反対側に位置した開口部６８０を備える。ＦＰＣ６５０はまた、開口部６８０内に突出した突出部６９０を含み、副表示板部３００Ｓは、この突出部６９０に付着され開口部６８０内に位置する。このようにすれば、副表示板部３００Ｓを付着するための別のＦＰＣを用いることがなく、コストを節減することができる。
【００４３】
開口部６８０の下方には、外部からの信号が入力される連結部６６０が備わり、その他の連結部６６０と統合チップ７００、統合チップ７００と表示板部３００Ｍ、３００Ｓの電気的な連結のための複数の信号線（図示せず）を備えているが、前記信号線は、統合チップ７００と連結される地点及び表示板部３００Ｍ、３００Ｓと付着される地点で大概は幅が広くなってパッド（図示せず）をなす。
【００４４】
各表示板部３００Ｍ、３００Ｓは、画面をなす表示領域３１０Ｍ、３１０Ｓ及び周辺領域３２０Ｍ、３２０Ｓを含み、周辺領域３２０Ｍ、３２０Ｓには、光を遮断するための遮光層（図示せず）（“ブラックマトリクス”）が具備される。ＦＰＣ６５０は、前記遮光領域３２０Ｍ、３２０Ｓに付着されている。
【００４５】
図３に示したように、各表示板部３００Ｍ、３００Ｓは、複数のゲート線（Ｇ１−Ｇｎ）及び複数のデータ線（Ｄ１−Ｄｍ）を含む複数の表示信号線と、これに接続されほぼ行列状に配列された複数の画素、及びゲート線（Ｇ１−Ｇｎ）に信号を供給するゲート駆動部４００を含み、画素及び表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）の大部分は表示領域３１０Ｍ、３１０Ｓ内に位置し、ゲート駆動部４００は、周辺領域３２０Ｍ、３２０Ｓに位置している。
【００４６】
上部表示板２００は、下部表示板１００より大きさが小さく下部表示板１００の一部領域が露出され、該領域にデータ線（Ｄ１−Ｄｍ）が延長されデータ駆動部５００と接続する。ゲート線（Ｇ１−Ｇｎ）はまた、周辺領域３２０Ｍ、３２０Ｓで覆われた領域に延長されゲート駆動部４００と接続する。
【００４７】
ゲート線（Ｇ１−Ｇｎ）は略行方向に延びて互いに略平行であり、データ線（Ｄ１−Ｄｍ）は略列方向に延びて互いに略平行である。表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）は、ＦＰＣ６５０と接続される地点で大概は幅が広くなってパッド（図示せず）をなし、表示板部３００Ｍ、３００Ｓ及びＦＰＣ６５０は、前記パッドの電気的な接続のための異方性導電膜（図示せず）で付着されている。
【００４８】
各画素は、表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）に接続されたスイッチング素子（Ｑ）と、これに連結された画素回路（ｐｉｘｅｌ  ｃｉｒｃｕｉｔ）とを含む。
【００４９】
スイッチング素子（Ｑ）は三端子素子であって、その制御端子及び入力端子は、各々ゲート線（Ｇ１−Ｇｎ）及びデータ線（Ｄ１−Ｄｍ）に接続され、出力端子は、画素回路（Ｐｘ）に接続されている。また、スイッチング素子（Ｑ）は、薄膜トランジスタであるのが好ましく、多結晶シリコンまたは非晶質シリコンを含むのが良い。
【００５０】
平板表示装置を代表する液晶表示装置の場合、図４に示したように、表示板部３００が下部表示板１００と上部表示板２００、及びその間の液晶層３を含み、表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）及びスイッチング素子（Ｑ）は、下部表示板１００に備わっている。液晶表示装置の画素回路（Ｐｘ）は、スイッチング素子（Ｑ）に並列に連結された液晶キャパシタ（ＣＬＣ）及びストレージキャパシタ（ＣＳＴ）を含む。ストレージキャパシタ（ＣＳＴ）は必要に応じて省略することができる。
【００５１】
液晶キャパシタ（ＣＬＣ）は、下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０間の液晶層３は誘電体として機能する。画素電極１９０は、スイッチング素子（Ｑ）に接続され、共通電極２７０は、上部表示板２００の全面に形成され共通電圧（Ｖｃｏｍ）の印加を受ける。図４とは異なって、共通電極２７０が下部表示板１００に備わることもあり、この場合、二つの電極１９０、２７０がいずれも線形または棒形に作られる。
【００５２】
ストレージキャパシタ（ＣＳＴ）は、下部表示板１００に具備された別の信号線（図示せず）と画素電極１９０とが重なってなり、前記別の信号線には共通電圧（Ｖｃｏｍ）などの定められた電圧が印加される。更に、ストレージキャパシタ（ＣＳＴ）は、画素電極１９０が絶縁体を媒介にしてすぐ上の前段ゲート線と重なってなることもできる。
【００５３】
一方、色表示を実現するために各画素が色相を表示できる必要があり、これは、画素電極１９０に対応する領域に三原色、例えば赤色、緑色、または青色のカラーフィルタ２３０を具備することによって可能である。図４で、カラーフィルタ２３０は上部表示板２００に形成されているが、下部表示板１００の画素電極１９０の上または下に形成することもできる。
【００５４】
液晶表示装置の表示板部３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には、光を偏光する偏光子（図示せず）が付着されている。
【００５５】
ゲート駆動部４００は、ゲート線（Ｇ１−Ｇｎ）に接続されスイッチング素子（Ｑ）を導通することができるゲートオン電圧（Ｖｏｎ）と、スイッチング素子（Ｑ）を遮断することができるゲートオフ電圧（Ｖｏｆｆ）との組み合わせからなるゲート信号をゲート線（Ｇ１−Ｇｎ）に印加する。ゲート駆動部４００は、画素のスイッチング素子（Ｑ）と同一の工程で形成されて集積されている。
【００５６】
統合チップ７００は、連結部６６０及びＦＰＣ６５０に具備された信号線を通じて外部の信号を受信し、処理した信号をＦＰＣ６５０に具備された配線を通じて主表示板部３００Ｍ及び副表示板部３００Ｓに供給することによってそれらを制御し、図３に示した階調電圧生成部８００、データ駆動部５００、及び信号制御部６００などを含む。
【００５７】
階調電圧生成部８００は、画素の輝度に関連する一組若しくは二組の複数階調電圧を生成する。そのうち一組は共通電圧（Ｖｃｏｍ）に対し正値を有し、もう一組は負値を有する。
【００５８】
データ駆動部５００は、表示板部３００のデータ線（Ｄ１−Ｄｍ）に接続され階調電圧生成部８００からの階調電圧を選択し、データ信号として画素に印加する。
【００５９】
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。
【００６０】
以下、本発明の一実施例による表示装置について、図５を参照して詳細に説明する。
【００６１】
図５は、図１に示した表示装置を拡大して示した図である。
【００６２】
まず、点線で表示する領域は、統合チップ７００が装着された部分であって、統合チップ７００がＦＰＣ６５０の背面に付着されている様子が示されている。また、ＦＰＣ６５０において、太い実線で表示した配線は、例えばＦＰＣ６５０の前面に配置される配線を、細い実線で表示した配線は、ＦＰＣ６５０の背面に配置される配線を示しており、前面と背面に配置される配線の太さが必ずしも異なるものではないことを留意する必要がある。
【００６３】
統合チップ７００領域には、複数の入力パッド７２０（第３パッド群）及び複数の出力パッド７１０（第２パッド群）が配置されている。
【００６４】
入力パッド７２０には入力線３７０が連結されており、該入力線３７０は図１に示した連結部６６０からの信号を入力パッド７２０に伝達する。
【００６５】
出力パッド７１０には出力線３６０ａ、３６０ｂが連結されており、該出力線３６０ａは主表示板部３００Ｍに延び、そのうち一部は、貫通孔（ＶＨ）を通ってデータパッド１７９ａ（第１パッド群）に連結されている。その他の出力線は、直接データパッド１７９ａに連結され、各データパッド１７９ａは、データ線（Ｄ１−Ｄｍ）に連結されている。また、データパッド１７９ａのうち最も左側に位置したパッドは、ゲート駆動部４００に連結されゲート駆動部４００の駆動に必要な信号を伝達し、図にはそのうち一つのみを示した。ここで、ゲート駆動部４００が周辺領域３２０Ｍ、３２０Ｓに集積されている場合、右側にも信号伝達のためのパッド及び信号線が備わることができる。
【００６６】
また、出力パッド７１０から副表示板部３００Ｓに延びる出力線３６０ｂは、貫通孔（ＶＨ）を通ってデータパッド１７９ｂ（第４パッド群）に連結されている。ここで、貫通孔（ＶＨ）は、互いに異なる面に配置されている配線を電気的に接続する。また、出力線３６０ｂを前面に配置することで、図示したように、背面の入力線３７０と交差するのを防ぐ。そして、配線が互いに交差しない場合には、同一面に配置しても良い。
【００６７】
副表示板部３００Ｓには、一部のデータパッド１７９ｂが図示されており、データパッドの数は、副表示板部３００Ｓの解像度に合わせて設ければ良い。例えば、主表示板部３００ＭがＱＶＧＡ（３２０×２４０）で、副表示板部３００ＳがＱＱＶＧＡ（１６０×１２０）である場合、１６０×３（＝４８０個）のデータパッド１７９ｂを設ける。
【００６８】
また、図では、出力パッド７１０のうちの一部を主表示板部３００Ｍ側の出力線３６０ａと副表示板部３００Ｓ側の出力線３６０ｂとが共有するものと示されているが、副表示板部３００Ｓ側の出力線の接続のための別のパッドを設けることもできる。
【００６９】
以下、本発明の他の実施例による表示装置について、図６を参照して説明する。
【００７０】
図６は、図２に示した表示装置を拡大して示した図である。
【００７１】
同図で、ＦＰＣ６５０において、配線のうち太い実線で表示した配線は、図５に示したように、例えばＦＰＣ６５０の前面に配置される配線を示し、細い実線で表示した配線は、ＦＰＣ６５０の背面に配置される配線を示している。ところが、前面と背面に配置される配線の太さが必ずしも異なるものではないことを留意する必要がある。
【００７２】
統合チップ７００領域には複数の入力パッド７２０（第２パッド群）及び複数の出力パッド７１０（第１パッド群）が配置されている。
【００７３】
入力パッド７２０は、一部のデータパッド１７９ａ（第３パッド群）を通じて入力線３７０に連結されており、前記入力線３７０は、図２に示した連結部６６０からの信号をデータパッド１７９ａに伝達する。
【００７４】
出力パッド７１０には、データ線（Ｄ１−Ｄｍ）及び出力線３６０ａ、及びゲート駆動部４００に向かう信号線が連結されている。出力線３６０ａは、副表示板部３００Ｓに向けて延びており、入力線３７０に連結されていないデータパッド１７９ａに連結されている。また、データパッド１７９ａとデータパッド１７９ｂ（第４パッド群）の間にも出力線３６０ｂが配置され統合チップ７００からの信号を副表示板部３００Ｓに伝達し、ゲート駆動部４００に向かう信号線は、ゲート駆動部４００の駆動に必要な信号を伝達する。ここで、図５の実施例と同様に、ゲート駆動部４００が周辺領域３２０Ｍ、３２０Ｓの両側に集積されることができ、この場合、そのための別のパッドを設けることができる。
【００７５】
一方、太い実線で表示した入力線３７０と出力線３６０ｂの一部が交差するのを防ぐため、交差する配線のうちの一つをＦＰＣ６５０の別の面に配置する。例えば、入力線３７０をＦＰＣ６５０の前面に配置するとき、出力線３６０ｂは背面に配置することができる。図では、入力線３７０が前面に配置するものと示されているが、出力線３７０ｂを前面に配置しても良い。この時、入力線３７０のうち左側から第２の入力線及び第３の入力線は、一部は前面に、また一部は背面に配置され、貫通孔（ＶＨ）を設けて電気的に連結する。
【００７６】
副表示板部３００Ｓには、一部のデータパッド１７９ｂが図示されており、データパッドの数は、副表示板部３００Ｓの解像度に合わせて前記したように設ければ良い。
【００７７】
また、図では、出力パッド７１０のうちの一部を、データ線（Ｄ１−Ｄｍ）と副表示板部３００Ｓ側に延びる出力線３６０ａが共有するものと示しているが、副表示板部３００Ｓ側に信号を出力するための別のパッドを設けることもできる。この場合、出力パッドを統合チップ７００の入力パッドの間に配置することができる。
【００７８】
以下、前記のような表示装置の表示動作について、より詳細に説明する。
【００７９】
信号制御部６００は、外部のグラフィック制御部（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メーンクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などを受信する。信号制御部６００は、入力制御信号及び入力映像信号（Ｒ、Ｇ、Ｂ）に基づいて、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成し、映像信号（Ｒ、Ｇ、Ｂ）を表示板部３００の動作条件に合わせて適切に処理した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送り、データ制御信号（ＣＯＮＴ２）及び処理した映像信号（ＤＡＴ）はデータ駆動部５００に送る。この時、信号制御部６００は、表示装置が付着された携帯電話機などの状態に応じて別の信号を受信することもでき、このため、主表示板部３００Ｍまたは副表示板部３００Ｓのうちのいずれか一つを選択する信号を送ることもできる。しかし、表示板部３００Ｍ、３００Ｓの選択は、別の手段によって行うこともできる。
【００８０】
ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の出力開始を指示する走査開始信号（ＳＴＶ）、ゲートオン電圧（Ｖｏｎ）の出力時期を制御するゲートクロック信号（ＣＰＶ）、及びゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）などを含む。
【００８１】
データ制御信号（ＣＯＮＴ２）は、映像データ（ＤＡＴ）の入力開始を知らせる水平同期開始信号（ＳＴＨ）とデータ線（Ｄ１−Ｄｍ）に該当データ電圧の印加を指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。図４に示した液晶表示装置の場合、共通電圧（Ｖｃｏｍ）に対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”と言う。）を反転させる反転信号（ＲＶＳ）も含むことができる。
【００８２】
データ駆動部５００は、信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって一行の画素に対応する映像データ（ＤＡＴ）を順に受信し、階調電圧生成部８００からの階調電圧のうちの各映像データ（ＤＡＴ）に対応する階調電圧を選択することによって映像データ（ＤＡＴ）を該当データ電圧に変換し、これをデータ線（Ｄ１−Ｄｍ）に印加する。
【００８３】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１−Ｇｎ）に印加して、該ゲート線（Ｇ１−Ｇｎ）に接続されたスイッチング素子（Ｑ）を導通させる。データ線（Ｄ１−Ｄｍ）に供給されたデータ電圧は、導通したスイッチング素子（Ｑ）を通じて該当する画素に印加される。
【００８４】
図３に示した液晶表示装置の場合、画素に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）との差は液晶キャパシタ（ＣＬＣ）の充電電圧、つまり画素電圧として表れる。液晶分子は、画素電圧の大きさに応じてその配列を異にする。これによって液晶層３を通過する光の偏光が変化する。偏光の変化は、表示板１００、２００に付着された偏光子によって光透過率の変化として表れる。
【００８５】
１水平周期（または１Ｈ）［水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）、ゲートクロック（ＣＰＶ）の一周期］が経過すると、データ駆動部５００及びゲート駆動部４００は、次行の画素に対して同じ動作を繰り返す。かかる方法で、１フレーム（ｆｒａｍｅ）期間の間に全てのゲート線（Ｇ１−Ｇｎ）に対し順にゲートオン電圧（Ｖｏｎ）を印加して、全ての画素にデータ電圧を印加する。図３に示した液晶表示装置の場合、特に１フレームが終了すれば次のフレームが開始され、各画素に印加されるデータ電圧の極性が直前フレームでの極性と逆になるようデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１フレーム内でも反転信号（ＲＶＳ）の特性に応じて一つのデータ線を通じて流れるデータ電圧の極性が変わったり（例：列反転、点反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることができる（例：行反転、点反転）。
【００８６】
前記したように、一つのＦＰＣ６５０に統合チップ７００及び副表示板部３００Ｓを設けることによって、製造工程を単純化すると共に、部品を減らし製造コストを抑えることができる。
【００８７】
また、一つのＦＰＣ６５０を主表示板部３００Ｍと副表示板部３００Ｓが共有することで原価を節減し、製造工程を単純化し、副表示板部３００Ｓの連結のためのブラインド領域を無くして小型で、かつ高解像度の表示装置を提供することができる。
【００８８】
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００８９】
【図１】本発明の一実施例による表示装置の概略図である。
【図２】本発明の他の実施例による表示装置の概略図である。
【図３】本発明の一実施例による表示装置のブロック図である。
【図４】本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。
【図５】図１に示した表示装置を拡大して示した図である。
【図６】図２に示した表示装置を拡大して示した図である。
【符号の説明】
【００９０】
３００…表示板部、
４００…ゲート駆動部、
５００…データ駆動部、
６００…信号制御部、
８００…階調電圧生成部、
３…液晶層、
１００…下部表示板、
２００…上部表示板、
２３０…カラーフィルタ、
２７０…共通電極、
３００Ｍ、３００Ｓ…主表示板部、副表示板部、
３１０Ｍ、３１０Ｓ…表示領域、
３２０Ｍ、３２０…周辺領域、
６５０…ＦＰＣ、
６６０…連結部、
６８０…突出部、
６９０…開口部、
７００…統合チップ、
１７９ａ、１７９ｂ、７１０、７２０…パッド、
３６０ａ、３６０ｂ、３７０…信号線。
【図１】
2006011441.tif 000003
【図２】
2006011441.tif 000004
【図３】
2006011441.tif 000005
【図４】
2006011441.tif 000006
【図５】
2006011441.tif 000007
【図６】
2006011441.tif 000008