(57)【要約】【課題】  駆動周波数を抑え、階調数を高めることができる半導体表示装置の提供を課題とする。【解決手段】  本発明は、第１の走査線駆動回路によって複数の画素を行毎に選択することができ、第２の走査線駆動回路によって複数の画素を行毎に選択することができ、信号線駆動回路によって第１の走査線駆動回路により選択された行への第１のビデオ信号の書き込みが制御され、信号線駆動回路によって第２の走査線駆動回路により選択された行への、第２のビデオ信号の書き込みが制御され、第１及び第２の走査線駆動回路がそれぞれ有する選択回路により、第１の走査線駆動回路によって行が選択されている際に、第２の走査線駆動回路からの複数の画素への出力をハイインピーダンスとし、第２の走査線駆動回路によって行が選択されている際に、第１の走査線駆動回路からの複数の画素への出力をハイインピーダンスとすることができることを特徴とする。【選択図】  図１
2006011024.tif 000002
【特許請求の範囲】
【請求項１】
画素部と、信号線駆動回路と、第１の走査線駆動回路と、第２の走査線駆動回路とを有し、
前記画素部は複数の画素を有し、
前記第１の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、
前記第２の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、
前記信号線駆動回路によって、前記第１の走査線駆動回路により選択された前記行への第１のビデオ信号の書き込みが制御され、
前記信号線駆動回路によって、前記第２の走査線駆動回路により選択された前記行への、第２のビデオ信号の書き込みが制御され、
前記第１及び第２の走査線駆動回路はそれぞれ選択回路を有し、
前記選択回路により、前記第１の走査線駆動回路によって前記行が選択されている際に、前記複数の画素への前記第２の走査線駆動回路からの出力をハイインピーダンスとし、前記第２の走査線駆動回路によって前記行が選択されている際に、前記複数の画素への前記第１の走査線駆動回路からの出力をハイインピーダンスとすることができることを特徴とする半導体表示装置。
【請求項２】
画素部と、信号線駆動回路と、第１の走査線駆動回路と、第２の走査線駆動回路とを有し、
前記画素部は複数の画素を有し、
前記第１の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、
前記第２の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、
前記信号線駆動回路によって、前記第１の走査線駆動回路により選択された前記行への第１のビデオ信号の書き込みが制御され、
前記信号線駆動回路によって、前記第２の走査線駆動回路により選択された前記行への、第２のビデオ信号の書き込みが制御され、
前記第１及び前記第２の走査線駆動回路はそれぞれ選択回路を有し、
前記第１の走査線駆動回路によって前記行が選択されている際に、前記第２の走査線駆動回路が有する前記選択回路により、前記複数の画素への前記第２の走査線駆動回路からの出力をハイインピーダンスにすることができ、
前記第２の走査線駆動回路によって前記行が選択されている際に、前記第１の走査線駆動回路が有する前記選択回路により、前記複数の画素への前記第１の走査線駆動回路からの出力をハイインピーダンスにすることができることを特徴とする半導体表示装置。
【請求項３】
画素部と、信号線駆動回路と、第１の走査線駆動回路と、第２の走査線駆動回路とを有し、
前記画素部は、発光素子が形成された画素を複数有し、
前記第１の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、
前記第２の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、
前記信号線駆動回路によって、前記第１の走査線駆動回路により選択された前記行への第１のビデオ信号の書き込みが制御され、
前記信号線駆動回路によって、前記第２の走査線駆動回路により選択された前記行への、第２のビデオ信号の書き込みが制御され、
前記第１のビデオ信号または前記第２のビデオ信号により、前記発光素子の輝度が制御され、
前記第１及び前記第２の走査線駆動回路はそれぞれ選択回路を有し、
前記第１の走査線駆動回路によって前記行が選択されている際に、前記第２の走査線駆動回路が有する前記選択回路により、前記複数の画素への前記第２の走査線駆動回路からの出力をハイインピーダンスにすることができ、
前記第２の走査線駆動回路によって前記行が選択されている際に、前記第１の走査線駆動回路が有する前記選択回路により、前記複数の画素への前記第１の走査線駆動回路からの出力をハイインピーダンスにすることができることを特徴とする半導体表示装置。
【請求項４】
画素部と、信号線駆動回路と、第１の走査線駆動回路と、第２の走査線駆動回路とを有し、
前記画素部は、複数の画素を有し、
前記複数の各画素は、発光素子と、前記画素への第１のビデオ信号または第２のビデオ信号の入力を制御するスイッチング用トランジスタと、前記発光素子への電流の供給を制御する駆動用トランジスタとを有し、
前記第１の走査線駆動回路によって、前記複数の各画素が有する前記スイッチング用トランジスタを行毎にオンにすることができ、
前記第２の走査線駆動回路によって、前記複数の各画素が有する前記スイッチング用トランジスタを行毎にオンにすることができ、
前記信号線駆動回路によって、前記第１の走査線駆動回路により前記スイッチング用トランジスタがオンになった前記行への第１のビデオ信号の書き込みが制御され、
前記信号線駆動回路によって、前記第２の走査線駆動回路により前記スイッチング用トランジスタがオンになった前記行への第２のビデオ信号の書き込みが制御され、
前記第１のビデオ信号または前記第２のビデオ信号により、前記駆動用トランジスタから前記発光素子に供給される電流が制御され、
前記第１及び前記第２の走査線駆動回路はそれぞれ選択回路を有し、
前記第１の走査線駆動回路によって前記複数の各画素が有する前記スイッチング用トランジスタがオンになっている際に、前記第２の走査線駆動回路が有する前記選択回路により、前記複数の画素への前記第２の走査線駆動回路からの出力をハイインピーダンスにすることができ、
前記第２の走査線駆動回路によって前記複数の各画素が有する前記スイッチング用トランジスタがオンになっている際に、前記第１の走査線駆動回路が有する前記選択回路により、前記複数の画素への前記第１の走査線駆動回路からの出力をハイインピーダンスにすることができることを特徴とする半導体表示装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記選択回路はトライステートゲートを有することを特徴とする半導体表示装置。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載の半導体表示装置を用いることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時間階調法で表示を行なう半導体表示装置に関する。さらに本発明は、前記半導体表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
半導体表示装置の一つである発光装置の駆動方法に、デジタルのビデオ信号が有する２値の電圧を用い、画素が発光する期間を制御し、階調を表示する時間階調法がある。一般的に液晶などに比べて電界発光材料の応答速度は速いため、発光装置は時間階調法により適していると言える。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素を発光または非発光の状態にする。上記構成により、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
【０００３】
時分割階調駆動（ＤＰＳ：Ｄｉｓｐｌａｙ−Ｐｅｒｉｏｄ−Ｓｅｐａｒａｔｅｄ）法は、時間階調法の一つである。下記非特許文献１には、ＤＰＳ法の具体的な駆動方法について記載されている。
【非特許文献１】内田龍男、内池平樹、志村幸雄、フラットパネルディスプレイ大辞典、初版、日本、株式会社  工業調査会、２００１／１２／２５発行、第４５６頁
【０００４】
ＤＰＳ法では、各サブフレーム期間に、画素へのビデオ信号の書き込みを行う期間（書き込み期間）と、該ビデオ信号に従って発光素子の輝度が制御される期間（表示期間）とが設けられている。そして画素の階調は、１フレーム期間内に出現する全ての表示期間のうち、発光素子が発光する全ての表示期間の長さによって決まる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところでＤＰＳ法の場合、各サブフレーム期間を書き込み期間よりも長くしなくてはならない。そのためＤＰＳ法において、階調数を高めるためにサブフレーム期間の数を増やすと、駆動回路の駆動周波数を高めて書き込み期間を短くするか、フレーム周波数を低くする必要が生じる。しかし駆動回路の信頼性を考慮すると、むやみに駆動周波数を高めるのは好ましくない。さらにＤＰＳ法を含む時間階調法には、フレーム周波数が低いほど、画素部に擬似輪郭が表示されやすいという問題があった。
【０００６】
擬似輪郭とは、時間階調法で中間階調を表示したときに度々視認される不自然な輪郭線であって、人間の視覚の特性によって生じる知覚輝度の変動が主な原因とされている。なおサブフレーム期間をさらに複数に分割することで、同じフレーム周波数で駆動させても擬似輪郭が発生しづらいことが知られている。しかしサブフレーム期間を分割する場合、分割された各サブフレーム期間を書き込み期間よりも長くする必要がある。従って階調数を高める場合と同様に、駆動回路の駆動周波数を高める必要が生じ、好ましくない。
【０００７】
本発明は上述した問題に鑑み、駆動周波数を抑え、階調数を高めることができる半導体表示装置の提供を課題とする。また本発明は、疑似輪郭の発生を抑えることができる半導体表示装置の提供を課題とする。
【課題を解決するための手段】
【０００８】
本発明では、ビデオ信号を画素１行に入力するための期間（行書き込み期間）を２つに分割する。そして、前半の行書き込み期間（第１の行書き込み期間）と後半の行書き込み期間（第２の行書き込み期間）において、互いに異なる行へのビデオ信号の書き込みを行なう。
【０００９】
そして本発明では、２つの走査線駆動回路を用いて、第１の行書き込み期間と第２の行書き込み期間における、ビデオ信号を入力するための行の選択を行なう。具体的には、第１の走査線駆動回路を用いて、第１の行書き込み期間における行の選択を行なう。また第２の走査線駆動回路を用いて、第２の行書き込み期間における行の選択を行なう。なお本発明では、第１の行書き込み期間において選択される行と、第２の行書き込み期間において選択される行とを、異ならせることができる。そして信号線駆動回路を用いて、第１の行書き込み期間において選択された行にビデオ信号を書き込み、次に、第２の行書き込み期間において選択された行にビデオ信号を書き込むことができる。
【００１０】
なお２つの各走査線駆動回路には、複数のスイッチが設けられた選択回路がそれぞれ設けられている。該２つの選択回路によって、一方の走査線駆動回路によって任意の行が選択されているときに、該任意の行と他方の走査線駆動回路とが電気的に接続しないように、他方の走査線駆動回路からの該任意の行への出力をハイインピーダンスにすることができる。
【００１１】
本発明は上記構成により、全行の画素に１ビットのビデオ信号を書き込む期間（書き込み期間）が終了する前に、該１ビットのビデオ信号が既に書き込まれた行に、次のビットのビデオ信号を書き込むことができる。よって、２つのサブフレーム期間がそれぞれ有する書き込み期間を、重ねるように出現させることができる。
【００１２】
本発明の半導体表示装置は、画素部と、信号線駆動回路と、第１の走査線駆動回路と、第２の走査線駆動回路とを有し、前記画素部は複数の画素を有しており、前記第１の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、前記第２の走査線駆動回路によって、前記複数の画素を行毎に選択することができ、前記信号線駆動回路によって、前記複数の画素のうち、前記第１の走査線駆動回路によって選択された行への第１のビデオ信号の書き込みが制御され、前記信号線駆動回路によって、前記複数の画素のうち、前記第２の走査線駆動回路によって選択された行への、第２のビデオ信号の書き込みが制御され、前記第１の走査線駆動回路及び前記第２の走査線駆動回路はそれぞれ選択回路を有しており、前記選択回路により、前記第１の走査線駆動回路によって前記行が選択されている際に、前記複数の画素への前記第２の走査線駆動回路からの出力をハイインピーダンスとし、前記第２の走査線駆動回路によって前記行が選択されている際に、前記複数の画素への前記第１の走査線駆動回路からの出力をハイインピーダンスとすることができることを特徴とする。
【００１３】
なお本発明の半導体表示装置には、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置の他、液晶表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、その他の時間階調法で表示が可能な表示装置がその範疇に含まれる。
【００１４】
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。
【００１５】
発光素子の１つであるＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００１６】
また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【００１７】
なお本発明の発光装置において用いられるトランジスタとして、多結晶半導体、微結晶半導体（セミアモルファス半導体を含む）、アモルファス半導体を用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲートを有するマルチゲート構造であっても良い。
【発明の効果】
【００１８】
本発明は上記構成により、全行の画素に１ビットのビデオ信号を書き込む前に、該１ビットのビデオ信号が既に書き込まれた行に、次のビットのビデオ信号を書き込むことができる。よって、書き込み期間が終了する前に、次のサブフレーム期間を開始することができるため、サブフレーム期間の長さを書き込み期間の長さよりも短くすることができる。
【００１９】
したがって、１フレーム期間内に出現するサブフレーム期間の数を増やしても、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、階調数を高めることができる。またサブフレーム期間をさらに分割する場合でも、書き込み期間の長さを確保することができるので、駆動回路の駆動周波数を抑えつつ、疑似輪郭の発生を抑えることができる。
【００２０】
なおＤＰＳ法の他に、並行消去走査駆動（ＳＥＳ：Ｓｉｍｕｌｔａｎｅｏｕｓｌｙ−Ｅｒａｓｉｎｇ−Ｓｃａｎ）法も時間階調法に含まれる。ＳＥＳ法は、発光素子への電流の供給を強制的に停止するためのトランジスタを画素に形成して、画素を発光させない期間（非表示期間）を設けることで、サブフレーム期間の長さを書き込み期間の長さよりも短くする駆動法である。本発明の発光装置の場合、ＳＥＳ法に比べて非表示期間を短くでき、さらに究極的にはなくすことができるので、階調を制御するのに用いられる期間の１フレーム期間に占める割合（デューティー比）を高めることができる。よって、画素部における消費電力を抑えつつ、表示する画像のコントラストを高めることができる。また本発明の場合、ＳＥＳ法の場合よりも画素に設けるトランジスタの数を少なくすることができる。従って、発光素子から発せられる光がトランジスタ側に向いている、ボトムエミッション型の発光装置の場合、光を取り出すことができる領域の画素内における割合（開口率）を広くすることができる。
【００２１】
また時間階調法の一つに、行書き込み期間を２つに分割し、前半の行書き込み期間（第１の行書き込み期間）において画素へのビデオ信号の書き込みを行ない、後半の行書き込み期間（第２の行書き込み期間）において、発光素子への電流の供給を強制的に停止するための信号を画素に書き込む駆動方法がある。発光素子への電流の供給を強制的に停止するための信号を画素に書き込むことで非表示期間を設け、サブフレーム期間の長さを書き込み期間の長さよりも短くすることができる。本発明は、上記駆動方法を用いる場合と異なり、発光素子への電流の供給を強制的に停止するための信号を駆動回路において生成する必要がないので、駆動回路の構成をより単純にすることができる。そして本発明の発光装置の場合、上記駆動方法に比べて非表示期間を短くでき、さらに究極的にはなくすことができるので、デューティー比を高めることができる。よって、画素部における消費電力を抑えつつ、表示する画像のコントラストを高めることができる。さらに本発明では、画素への信号の書き込み回数を上記駆動方法よりも少なくすることができるので、信号線駆動回路の消費電力を抑えることができる。
【００２２】
なお１フレーム期間における発光素子の輝度の平均が同じであるならば、デューティー比が高いほど発光素子の瞬間的な輝度を低くすることができる。よってデューティー比が高いほど、発光素子が有する一対の電極間に印加される電圧を低くすることができる。そのため、配線抵抗に起因する電圧降下を抑え、延いては、電圧降下により発光素子の輝度にばらつきが生じるのを抑えることができる。また配線抵抗に起因する電圧降下を抑えることができるので、発光素子への電流の供給を行なうための配線の幅をより小さくし、開口率を高めることが可能になる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
図１（Ａ）に本発明の半導体表示装置の構成を示す。図１（Ａ）に示す半導体表示装置は、画素１０が複数形成された画素部１１と、信号線駆動回路１２と、第１の走査線駆動回路１３と、第２の走査線駆動回路１４とを有している。第１の走査線駆動回路１３と、第２の走査線駆動回路１４とによって、各走査線Ｇ１〜Ｇｙを共有する各行の画素１０の選択を行なうことができる。信号線駆動回路１２は、信号線Ｓ１〜Ｓｘを介して、第１の走査線駆動回路１３または第２の走査線駆動回路１４によって選択された行の画素１０への、ビデオ信号の入力を制御することができる。
【００２５】
また第１の走査線駆動回路１３は、走査線Ｇ１〜Ｇｙを順に選択するための信号（選択信号）を生成する第１の選択信号生成回路１５と、生成された選択信号の走査線Ｇ１〜Ｇｙへの入力を制御する第１の選択回路１６とを有している。また同様に、第２の走査線駆動回路１４は、走査線Ｇ１〜Ｇｙを順に選択するための信号（選択信号）を生成する第２の選択信号生成回路１７と、生成された選択信号の走査線Ｇ１〜Ｇｙへの入力を制御する第２の選択回路１８とを有している。
【００２６】
第１の選択回路１６と、第２の選択回路１８とは、各走査線Ｇ１〜Ｇｙに対応する複数のトライステートゲート１９を、それぞれ有している。図１（Ｂ）に、トライステートゲート１９の論理記号を示す。トライステートゲート１９は、制御信号（ＥＮＡＢＬＥ）によって、出力をＨレベル（Ｈ）、Ｌレベル（Ｌ）、およびハイインピーダンス（Ｚ）の三つの状態にすることが可能なロジック回路である。
【００２７】
表１に、制御信号と、入力端子に与えられる信号（ＩＮ）と、入力端子から出力される信号（ＯＵＴ）との関係を真理値表で示す。
【００２８】
【表１】
2006011024.tif 000003
【００２９】
なお表１に示す真理値表では、ＩＮとＯＵＴの信号が同じレベルであるが、表２の真理値表に示すように、ＩＮとＯＵＴの信号が逆のレベルであっても良い。
【００３０】
【表２】
2006011024.tif 000004
【００３１】
また、表１及び表２に示す真理値表では、制御信号がＬレベルのときにハイインピーダンスになっているが、制御信号がＨレベルのときにハイインピーダンスとしても良い。表３に、表１に示す真理値表と、制御信号のレベルが逆転している場合の真理値表を示す。また表４に、表２に示す真理値表と、制御信号のレベルが逆転している場合の真理値表を示す。
【００３２】
【表３】
2006011024.tif 000005
【００３３】
【表４】
2006011024.tif 000006
【００３４】
なおトライステートゲート１９は表１〜表４に示した真理値表に従って動作する論理回路であれば良い。例えばトランスミッションゲート、トライステートバッファなどを用いることができる。
【００３５】
そして、第１の選択回路１６が有するトライステートゲート１９と、第２の選択回路１８が有するトライステートゲート１９とは、一方がＨレベルまたはＬレベルを出力している際に、他方がハイインピーダンスとなるように動作する。図２に、表１または表３に示す真理値表に従ってトライステートゲート１９が動作する場合の、走査線Ｇ１〜Ｇｙに入力される選択信号のレベルを示す。なお図２では、第１の選択回路１６が有する各トライステートゲート１９の入力端子に入力される選択信号をＧａ１〜Ｇａｙとし、第２の選択回路１８が有する各トライステートゲート１９の入力端子に入力される選択信号をＧｂ１〜Ｇｂｙとして示す。また、第１の選択回路１６のトライステートゲート１９の出力または第２の選択回路１８のトライステートゲート１９の出力が、ハイインピーダンスの期間を（Ｚ）、それ以外の低インピーダンスの期間を（−）で示す。
【００３６】
図２に示すように、第１の行書き込み期間ＡＰ１において、第１の選択回路１６が有する各トライステートゲート１９の出力は低インピーダンス、第２の選択回路１８が有する各トライステートゲート１９の出力はハイインピーダンスとなる。逆に第２の行書き込み期間ＡＰ２において、第２の行書き込み期間ＡＰ２において、第１の選択回路１６が有する各トライステートゲート１９の出力はハイインピーダンス、第２の選択回路１８が有する各トライステートゲート１９の出力は低インピーダンスとなる。よって、走査線Ｇ１〜Ｇｙには、第１の行書き込み期間ＡＰ１においては第１の走査線駆動回路１３からＨレベルまたはＬレベルを有する選択信号が入力され、第２の行書き込み期間ＡＰ２においては第２の走査線駆動回路１４からＨレベルまたはＬレベルを有する選択信号が入力される。
【００３７】
そして図２では、第１の行書き込み期間ＡＰ１と第２の行書き込み期間ＡＰ２において、走査線Ｇ１〜ＧｙのうちＨレベルの選択信号が入力されている走査線が、選択されている走査線に相当する。なお図２ではＨレベルのときに走査線が選択される場合について示しているが、Ｌレベルのときに走査線が選択されるようにしても良い。そして選択されている走査線を共有している行の画素に、対応するビデオ信号が、信号線駆動回路１２から入力される。
【００３８】
なお本発明では、第１の行書き込み期間ＡＰ１において全ての走査線Ｇ１〜Ｇｙが選択される前に、既に第１の行書き込み期間ＡＰ１において選択された走査線を第２の行書き込み期間ＡＰ２において再び選択することができる。また第１の行書き込み期間ＡＰ１と第２の行書き込み期間ＡＰ２とでは、互いに異なるビットのビデオ信号を入力することができる。よって、例えば走査線Ｇ１に着目すると、第１の行書き込み期間ＡＰ１においてＧ１が選択された後、走査線Ｇｙが第１の行書き込み期間ＡＰ１において選択される前に、再び走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択されている。そして、走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されたときに画素に書き込まれたビデオ信号は、走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択されるまで保持される。従って、走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されてから、再び走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択されるまでの期間が、サブフレーム期間ＳＦに相当する。
【００３９】
なお図２では、第１の行書き込み期間ＡＰ１においてＧ１が選択された後、走査線Ｇｙが第１の行書き込み期間ＡＰ１において選択される前に、再び走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択されているが、本発明はこの構成に限定されない。第１の行書き込み期間ＡＰ１においてＧ１が選択された後、走査線Ｇｙが第１の行書き込み期間ＡＰ１において選択された後に、再び走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択されていても良い。この場合も、走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されてから、再び走査線Ｇ１が第２の行書き込み期間ＡＰ２において選択されるまでの期間が、サブフレーム期間ＳＦに相当する。或いは、第１の行書き込み期間ＡＰ１においてＧ１が選択された後、走査線Ｇｙが第１の行書き込み期間ＡＰ１において選択された後に、再び走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されていても良い。この場合は、走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されてから、再び走査線Ｇ１が第１の行書き込み期間ＡＰ１において選択されるまでの期間が、サブフレーム期間ＳＦに相当する。
【００４０】
次に、本発明の半導体表示装置の１つである発光装置を例に挙げ、その具体的な構成及び駆動方法について説明する。
【００４１】
図３に、本発明の発光装置の構成を示す。なお図３では、画素１０１が複数形成された画素部１０２と、信号線駆動回路１０３と、第１の走査線駆動回路が有する第１の選択回路１０４と、第２の走査線駆動回路が有する第２の選択回路１０５とを示している。そして画素部１０２には、信号線Ｓ１〜Ｓｘ、走査線Ｇ１〜Ｇｙ、電源線Ｖ１〜Ｖｘが形成されている。なお信号線Ｓ１〜Ｓｘと電源線Ｖ１〜Ｖｘは、必ずしも同じ数である必要はない。
【００４２】
また図３では、画素１０１が、発光素子１０６と、画素１０１へのビデオ信号の入力を制御するスイッチング用トランジスタ１０７と、該ビデオ信号に従って発光素子１０６への電流の供給を制御する駆動用トランジスタ１０８と、駆動用トランジスタ１０８のゲートとソース間の電圧（ゲート電圧）を保持するための保持容量１０９とを有している。なお駆動用トランジスタ１０８のゲート容量が十分大きい場合、保持容量１０９は必ずしも設ける必要はない。
【００４３】
具体的にスイッチング用トランジスタ１０７は、ゲートが走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。また、スイッチング用トランジスタ１０７のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が駆動用トランジスタ１０８のゲートに接続されている。また駆動用トランジスタ１０８のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が発光素子１０６の第１の電極に接続されている。なお本明細書において接続とは、電気的な接続を意味する。
【００４４】
発光素子１０６は、第１の電極と、第２の電極と、第１の電極と第２の電極の間に形成された電界発光層とを有している。発光素子１０６が有する第１の電極と、第２の電極とは、一方が陽極、他方が陰極に相当する。
【００４５】
なお図３では、スイッチング用トランジスタ１０７がｎ型の場合を示しているが、スイッチング用トランジスタ１０７はｐ型であっても良い。また図３では、駆動用トランジスタ１０８がｐ型の場合を示しているが、駆動用トランジスタ１０８はｎ型であっても良い。ただし発光素子１０６の第１の電極が陽極の場合、駆動用トランジスタ１０８がｐ型である方が望ましい。また発光素子１０６の第１の電極が陰極の場合、駆動用トランジスタ１０８がｎ型である方が望ましい。
【００４６】
また第１の選択回路１０４と第２の選択回路１０５は、それぞれトライステートゲートとして機能する複数のトランスミッションゲート１１０、トランスミッションゲート１１１を有している。トランスミッションゲート１１０には制御信号ＷＥが入力されており、トランスミッションゲート１１１には制御信号ＷＥを反転させた制御信号ＷＥｂが入力されている。
【００４７】
図４に、図３に示す発光装置のタイミングチャートを示す。なお図４では、ｊ−１、ｊ、ｊ＋１、ｊ＋２が、全て１〜ｙに含まれるものと仮定する。また、Ｄａ（ｊ−１）、Ｄａｊ、Ｄａ（ｊ＋１）、Ｄａ（ｊ＋２）は、各行の画素１０１に対応するビデオ信号のデータに相当し、全て同じビットのビデオ信号である。また、Ｄｂ（ｊ−１）、Ｄｂｊ、Ｄｂ（ｊ＋１）、Ｄｂ（ｊ＋２）は、各行の画素１０１に対応するビデオ信号のデータに相当し、全て同じビットのビデオ信号である。Ｃｐｉｘ（ｊ−１）、Ｃｐｉｘｊ、Ｃｐｉｘ（ｊ＋１）、Ｃｐｉｘ（ｊ＋２）は、各行の画素１０１が有する保持容量１０９に保持される、ビデオ信号のデータを意味する。
【００４８】
制御信号ＷＥとＷＥｂは、第１の行書き込み期間ＡＰ１と第２の行書き込み期間ＡＰ２に同期している。そして第１の行書き込み期間ＡＰ１または第２の行書き込み期間ＡＰ２において走査線Ｇ（ｊ−１）、Ｇｊ、Ｇ（ｊ＋１）、Ｇ（ｊ＋２）が選択されると、該期間において信号線Ｓｉに入力されているビデオ信号のデータが、各行の画素１０１に書き込まれ、保持容量１０９などの容量に保持される。そして駆動用トランジスタ１０８は該ビデオ信号に従って発光素子１０６に電流を供給し、発光素子１０６は供給された電流に見合った輝度で発光する。
【００４９】
なお、各行の画素１０１にビデオ信号が書き込まれるタイミングは、第１の行書き込み期間ＡＰ１と第２の行書き込み期間ＡＰ２を加えた、トータルの行書き込み期間の分、ずれている。よって、サブフレーム期間が開始されるタイミングも、各行の画素１０１ごとに異なっている。
【００５０】
次に、本発明の発光装置における、各サブフレーム期間のタイミングについて説明する。図５（Ａ）に、第１の走査線駆動回路によってビデオ信号の書き込みが行なわれる書き込み期間のタイミングをＧＤｒａ、第２の走査線駆動回路によってビデオ信号の書き込みが行なわれる書き込み期間のタイミングをＧＤｒｂとして示す。またｊ行目の画素に出現するサブフレーム期間のタイミングも、併せて示す。なお図５（Ａ）では、ＱＶＧＡ（画素数３２０×２４０）のパネルにおいて、８ビットのビデオ信号を用いる場合を例に挙げて説明する。
【００５１】
Ｗ１〜Ｗ８は、各ビットのビデオ信号に対応する書き込み期間に相当する。各書き込み期間Ｗ１〜Ｗ８は、それぞれ第１の走査線駆動回路または第２の走査線駆動回路用のクロック信号の半分の周期に、３２０を掛けた長さに相当する。
【００５２】
図５（Ａ）では、第１の走査線駆動回路により書き込み期間Ｗ６が開始されてから、第２の走査線駆動回路により書き込み期間Ｗ１が開始されるまでの期間が、サブフレーム期間ＳＦ６に相当する。また、第２の走査線駆動回路により書き込み期間Ｗ１が開始されてから、第１の走査線駆動回路により書き込み期間Ｗ５が開始されるまでの期間が、サブフレーム期間ＳＦ１に相当する。以下同様に、各サブフレーム期間のタイミングが第１の走査線駆動回路と第２の走査線駆動回路により制御される。
【００５３】
図５（Ｂ）に、各サブフレーム期間のトータルの長さを示す。図５（Ｂ）に示すように、ΣＳＦ１：ΣＳＦ２：ΣＳＦ３：ΣＳＦ４：ΣＳＦ５：ΣＳＦ６：ΣＳＦ７：ΣＳＦ８＝２7：２6：２5：２4：２3：２2：２1：２0となっている。このように、ｎビット目のサブフレーム期間ＳＦｎのトータルの長さを、最も短いサブフレーム期間ＳＦ１の２n-1倍とすることで、２8階調の表示を行なうことができる。
【００５４】
図６に、図５（Ａ）に示した駆動方法を用いた場合の、画素部全体におけるサブフレーム期間ＳＦ１〜ＳＦ８のタイミングを示す。図６において、横軸は時間、縦軸は走査線を選択する方向（走査方向）に相当する。各サブフレーム期間ＳＦ１〜ＳＦ８において、最初の行が選択されてから、最後の行の選択が終了するまでの期間が、各ビットの書き込み期間Ｗ１〜Ｗ６に相当する。また各行において全てのサブフレーム期間ＳＦ１〜ＳＦ８が終了するまでの期間が、１フレーム期間Ｆに相当する。
【００５５】
なお図５（Ａ）、図６に示す駆動方法では、全てのサブフレーム期間が連続して出現しており、デューティー比を１００％となっている。しかし本発明はこの駆動方法に限定されず、サブフレーム期間の間に非表示期間を設けるようにしても良い。非表示期間を設けるには、発光素子への電流の供給を強制的に停止するための信号を、画素に書き込むようにすれば良い。
【実施例１】
【００５６】
本実施例では、本発明の半導体表示装置に用いられる駆動回路の構成について説明する。図７に、本実施例の半導体表示装置のブロック図を示す。図７に示す半導体表示装置は、発光素子や液晶素子などの表示素子が形成された画素を複数有する画素部２００と、各画素を選択する第１の走査線駆動回路２０１及び第２の走査線駆動回路２０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路２０３とを有する。
【００５７】
図７において信号線駆動回路２０３は、シフトレジスタ２０４、第１のラッチ２０５、第２のラッチ２０６を有している。シフトレジスタ２０４には、信号線用のクロック信号ＳＣＫ、信号線用のスタートパルス信号ＳＳＰが入力されている。クロック信号ＳＣＫとスタートパルス信号ＳＳＰが入力されると、シフトレジスタ２０４においてタイミング信号が生成される。生成したタイミング信号は、一段目の第１のラッチ２０５に順に入力される。第１のラッチ２０５にタイミング信号が入力されると、該タイミング信号のパルスに同期して、ビデオ信号が順に第１のラッチ２０５に書き込まれ、保持される。なお、本実施例では第１のラッチ２０５に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数段の第１のラッチ２０５をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つの段ごとにラッチをグループに分けた場合、４分割で分割駆動すると言える。
【００５８】
第１のラッチ２０５の全段への、ビデオ信号の書き込みが終了すると、２段目の第２のラッチ２０６にラッチ信号（Ｌａｔｃｈ  Ｐｕｌｓｅ）が入力され、該ラッチ信号に同期して第１のラッチ２０５に保持されているビデオ信号が、第２のラッチ２０６に一斉に書き込まれ、保持される。ビデオ信号を第２のラッチ２０６に送出し終えた第１のラッチ２０５には、再びシフトレジスタ２０４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の第１のラッチ２０５への書き込みと並行して、第２のラッチ２０６に書き込まれ、保持されているビデオ信号が画素部２００に入力される。
【００５９】
なお、シフトレジスタ２０４の代わりに、例えばデコーダのような信号線の選択ができる別の回路を用いても良い。
【００６０】
次に、第１の走査線駆動回路２０１の構成について説明する。第１の走査線駆動回路２０１は、第１の選択信号生成回路に相当するシフトレジスタ２０７と、第１の選択回路２０８とを有している。また場合によってはレベルシフタやバッファを有していても良い。第１の走査線駆動回路２０１において、シフトレジスタ２０７に走査線駆動回路用のクロック信号ＧＣＫ及び走査線駆動回路用のスタートパルス信号ＧＳＰが入力されることによって、選択信号が生成される。生成された選択信号は第１の選択回路２０８に入力される。第１の選択回路２０８では、制御信号に従って、対応する走査線への選択信号の入力を制御する。走査線には、１行分の画素のスイッチング用トランジスタのゲートが接続されている。そして、１行分の画素のスイッチング用トランジスタを一斉にＯＮにしなくてはならないので、第１の選択回路２０８は大きな電流を流すことが可能なものが用いられる。
【００６１】
なお、第１の選択信号生成回路としてシフトレジスタ２０７の代わりに、例えばデコーダのような信号線の選択ができる別の回路を用いても良い。
【００６２】
また第２の走査線駆動回路２０２は、第１の走査線駆動回路２０１と同様に、第２の選択信号生成回路に相当するシフトレジスタ２０９と、第２の選択回路２１０とを有している。また場合によってはレベルシフタやバッファを有していても良い。第２の走査線駆動回路２０２の動作については、第１の走査線駆動回路２０１の動作を参照することができるので、本実施例では詳しい説明を割愛する。
【００６３】
なお、第１の走査線駆動回路２０１、第２の走査線駆動回路２０２、信号線駆動回路２０３は、画素部２００と同じ基板上に形成していても、異なる基板上に形成していても、どちらでも良い。
【００６４】
なお本実施例は、上記実施の形態に記載された構成と組み合わせて実施することができる。
【実施例２】
【００６５】
本実施例では、図７に示した信号線駆動回路２０３の動作について、より詳しく説明する。図８（Ａ）に、信号線駆動回路２０３のブロック図を示す。信号線駆動回路２０３は実施例１でも説明したように、シフトレジスタ２０４と、第１のラッチ２０５と、第２のラッチ２０６とを有している。シフトレジスタ２０４には、クロック信号ＳＣＫ、スタートパルス信号ＳＳＰ、反転クロック信号ＳＣＫｂが入力されている。また第１のラッチ２０５にはビデオ信号が入力され、第２のラッチ２０６にはラッチ信号ＬＰが入力されている。第１のラッチ２０５に入力されたシリアルのビデオ信号は、第２のラッチ２０６からパラレルで信号線Ｓ１〜Ｓｘに入力される。
【００６６】
図８（Ｂ）に、図８（Ａ）に示した信号線駆動回路２０３の、タイミングチャートを示す。スタートパルス信号ＳＳＰに同期して、ｊ行目の画素に対応したデータＤａｊを有するシリアルのビデオ信号が、第１のラッチ２０５に書き込まれる。
【００６７】
次に、ラッチ信号ＬＰに同期してデータＤａｊを有するビデオ信号が第２のラッチ２０６に書き込まれ、信号線Ｓｉに入力される。またラッチ信号ＬＰに同期して第１の行選択期間ＡＰ１が開始され、ｊ行目の画素が選択される。よって、データＤａｊを有するビデオ信号は、ｊ行目の画素が有する保持容量Ｃｐｉｘｊに書き込まれ、保持される。
【００６８】
一方、第１の行選択期間ＡＰ１と並行して、ｊ−３行目の画素に対応したデータＤｂ（ｊ−３）を有するシリアルのビデオ信号が、スタートパルス信号ＳＳＰに同期して、第１のラッチ２０５に書き込まれる。
【００６９】
次にラッチ信号ＬＰに同期してデータＤｂ（ｊ−３）を有するビデオ信号が第２のラッチ２０６に書き込まれ、信号線Ｓｉに入力される。またラッチ信号ＬＰに同期して第２の行選択期間ＡＰ２が開始され、ｊ−３行目の画素が選択される。よって、データＤｂ（ｊ−３）を有するビデオ信号は、ｊ−３行目の画素が有する保持容量Ｃｐｉｘ（ｊ−３）に書き込まれ、保持される。
【００７０】
一方、第２の行選択期間ＡＰ２と並行して、ｊ＋１行目の画素に対応したデータＤａ（ｊ＋１）を有するシリアルのビデオ信号が、スタートパルス信号ＳＳＰに同期して、第１のラッチ２０５に書き込まれる。
【００７１】
上記動作を繰り返すことで、各行の画素にビデオ信号を書き込むことができる。
【００７２】
なお、データＤａｊを有するビデオ信号とデータＤａ（ｊ＋１）を有するビデオ信号は、書き込まれる行が異なるだけで、同じビットのビデオ信号に相当する。またデータＤｂ（ｊ−３）を有するビデオ信号は、データＤａｊを有するビデオ信号及びデータＤａ（ｊ＋１）を有するビデオ信号とは、異なるビットのビデオ信号に相当する。
【００７３】
また本実施例では、データＤａｊの後にデータＤｂ（ｊ−３）を、第１のラッチ２０５に書き込む例を示しているが、本発明はこの構成に限定されない。データＤａｊの後に書き込まれるデータは、ｊ−３行目に対応している必要はない。
【００７４】
なお本実施例は、上記実施の形態または上記実施例に記載された構成と組み合わせて実施することができる。
【実施例３】
【００７５】
本実施例では、駆動用トランジスタがｐ型の場合における、画素の断面構造について、図９を用いて説明する。なお図９では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であっても良い。
【００７６】
図９（Ａ）に、駆動用トランジスタ６００１がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。
【００７７】
駆動用トランジスタ６００１は層間絶縁膜６００７で覆われており、層間絶縁膜６００７上には開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４、電界発光層６００５、第２の電極６００６が順に積層されている。
【００７８】
層間絶縁膜６００７は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と呼ぶ）を用いて形成することができる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。層間絶縁膜６００７に、低誘電率材料（ｌｏｗ−ｋ材料）と呼ばれる材料を用いていても良い。
【００７９】
隔壁６００８は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁６００８に用い、第１の電極６００４上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第１の電極６００４と第２の電極６００６とが接続してしまうのを防ぐことができる。
【００８０】
第１の電極６００４は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第１の電極６００４に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第１の電極６００４に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６００４に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第１の電極６００４を形成する。
【００８１】
また第２の電極６００６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【００８２】
電界発光層６００５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６００５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６００４から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
【００８３】
図９（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。
【００８４】
次に図９（Ｂ）に、駆動用トランジスタ６０１１がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。第１の電極６０１４上に電界発光層６０１５、第２の電極６０１６が順に積層されている。
【００８５】
第１の電極６０１４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６０１４に用いることができる。
【００８６】
また第２の電極６０１６は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第２の電極６０１６を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０１５に電子注入層を設けるのが望ましい。
【００８７】
電界発光層６０１５は、図９（Ａ）の電界発光層６００５と同様に形成することができる。
【００８８】
図９（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。
【００８９】
次に図９（Ｃ）に、駆動用トランジスタ６０２１がｐ型で、発光素子６０２３から発せられる光を第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。第１の電極６０２４上に電界発光層６０２５、第２の電極６０２６が順に積層されている。
【００９０】
第１の電極６０２４は、図９（Ａ）の第１の電極６００４と同様に形成することができる。また第２の電極６０２６は、図９（Ｂ）の第２の電極６０１６と同様に形成することができる。電界発光層６０２５は、図９（Ａ）の電界発光層６００５と同様に形成することができる。
【００９１】
図９（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。
【００９２】
本実施例は、上記実施の形態及び上記実施例と組み合わせて実施することができる。
【実施例４】
【００９３】
本実施例では、駆動用トランジスタがｎ型の場合における、画素の断面構造について、図１０を用いて説明する。なお図１０では、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。
【００９４】
図１０（Ａ）に、駆動用トランジスタ６０３１がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。第１の電極６０３４上に電界発光層６０３５、第２の電極６０３６が順に積層されている。
【００９５】
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。
【００９６】
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６に用いることができる。
【００９７】
電界発光層６０３５は、図９（Ａ）の電界発光層６００５と同様に形成することができる。ただし、電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。
【００９８】
図１０（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。
【００９９】
次に図１０（Ｂ）に、駆動用トランジスタ６０４１がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。第１の電極６０４４上に電界発光層６０４５、第２の電極６０４６が順に積層されている。
【０１００】
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【０１０１】
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電極６０４６を形成する。
【０１０２】
電界発光層６０４５は、図１０（Ａ）の電界発光層６０３５と同様に形成することができる。
【０１０３】
図１０（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。
【０１０４】
次に図１０（Ｃ）に、駆動用トランジスタ６０５１がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。第１の電極６０５４上に電界発光層６０５５、第２の電極６０５６が順に積層されている。
【０１０５】
第１の電極６０５４は、図１０（Ａ）の第１の電極６０３４と同様に形成することができる。また第２の電極６０５６は、図１０（Ｂ）の第２の電極６０４６と同様に形成することができる。電界発光層６０５５は、図１０（Ａ）の電界発光層６０３５と同様に形成することができる。
【０１０６】
図１０（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。
【０１０７】
本実施例は、上記実施の形態及び上記実施例と組み合わせて実施することができる。
【実施例５】
【０１０８】
本発明の発光装置は、スクリーン印刷法、オフセット印刷法に代表される印刷法、または液滴吐出法を用いて形成できる。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。上記印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、信号線、走査線、電源線に代表される各種配線、ＴＦＴのゲート、発光素子の電極などを形成することが可能になる。ただし、パターンを形成する全ての工程に、印刷法または液滴吐出法を用いる必要はない。よって、例えば配線及びゲートの形成には印刷法または液滴吐出法を用い、半導体膜のパターニングにはリソグラフィ法を用いる、というように、少なくとも一部の工程において印刷法または液滴吐出法を用いていれば良く、リソグラフィ法も併用していても良い。またパターニングの際に用いるマスクは、印刷法または液滴吐出法で形成しても良い。
【０１０９】
図１１に、液滴吐出法を用いて形成された、本発明の発光装置の断面図を、一例として示す。図１１において、１３０１はスイッチング用トランジスタ、１３０２は駆動用トランジスタ、１３０４は発光素子に相当する。駆動用トランジスタ１３０２はｎ型であることが望ましく、この場合、第１の電極１３５０は陰極を用い、第２の電極１３５２は陽極を用いるのが望ましい。
【０１１０】
スイッチング用トランジスタ１３０１は、ゲート１３１０と、チャネル形成領域を含む第１の半導体膜１３１１と、ゲート１３１０と第１の半導体膜１３１１の間に形成されたゲート絶縁膜１３１７と、ソースまたはドレインとして機能する第２の半導体膜１３１２、１３１３と、第２の半導体膜１３１２に接続された配線１３１４と、第２の半導体膜１３１３に接続された配線１３１５とを有している。
【０１１１】
駆動用トランジスタ１３０２は、ゲート１３２０と、チャネル形成領域を含む第１の半導体膜１３２１と、ゲート１３２０と第１の半導体膜１３２１の間に形成されたゲート絶縁膜１３１７と、ソースまたはドレインとして機能する第２の半導体膜１３２２、１３２３と、第２の半導体膜１３２２に接続された配線１３２４と、第２の半導体膜１３２３に接続された配線１３２５とを有している。
【０１１２】
配線１３１４は信号線に相当し、配線１３１５は駆動用トランジスタ１３０２のゲート１３２０に電気的に接続されている。また配線１３２５は電源線に相当する。
【０１１３】
配線１３２４は、発光素子１３０４が有する第１の電極１３５０に接続されている。また第１の電極１３５０上には電界発光層１３５１、第２の電極１３５２が順に積層されている。第１の電極１３５０と、電界発光層１３５１と第２の電極１３５２とが重なることで、発光素子１３０４が形成される。
【０１１４】
液滴吐出法、印刷法を用いてパターンを形成することで、リソグラフィ法で行なわれるフォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を簡略化することができる。また、液滴吐出法、印刷法だと、リソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、発光装置の作製に費やされるコストを抑えることができる。
【０１１５】
さらに、リソグラフィ法とは異なり、配線を形成するためにエッチングを行なう必要がない。よって、配線を形成する工程に費やされる時間をリソグラフィ法の場合に比べて著しく短くすることが可能である。特に配線の厚さを０．５μｍ以上、より望ましくは２μｍ以上で形成する場合、配線抵抗を抑えることができるので、配線の作製工程に費やされる時間を抑えつつ、発光装置の大型化に伴う配線抵抗の上昇を抑えることができる。
【０１１６】
なお第１の半導体膜１３１１、１３２１は非晶質半導体であっても、セミアモルファス半導体（ＳＡＳ）であってもどちらでも良い。
【０１１７】
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4、Ｓｉ2Ｈ6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
【０１１８】
またＳＡＳも珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体、Ｆ2などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。ＳＡＳを第１の半導体膜として用いたＴＦＴは、１〜１０ｃｍ2／Ｖｓｅｃや、それ以上の移動度を得ることができる。
【０１１９】
また第１の半導体膜１３１１、１３２１は、非晶質半導体またはセミアモルファス半導体（ＳＡＳ）をレーザ結晶化した半導体を用いていても良い。
【０１２０】
本実施例は、上記実施の形態及び上記実施例と組み合わせて実施することができる。
【実施例６】
【０１２１】
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図１２を用いて説明する。図１２は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ’における断面図に相当する。
【０１２２】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５とを囲むようにして、シール材４０２０が設けられている。また画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５の上に、第２の基板４００６が設けられている。よって画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５とは、第１の基板４００１とシール材４０２０と第２の基板４００６とによって、充填材４００７と共に密封されている。
【０１２３】
また第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１の走査線駆動回路４００４と、第２の走査線駆動回路４００５とは、トランジスタを複数有しており、図１２（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる駆動用トランジスタ４００９及びスイッチング用トランジスタ４０１０とを例示している。
【０１２４】
また４０１１は発光素子に相当し、駆動用トランジスタ４００９のドレインと接続されている配線４０１７の一部が、発光素子４０１１の第１の電極として機能する。また透明導電膜が、発光素子４０１１の第２の電極４０１２として機能する。なお発光素子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
【０１２５】
また信号線駆動回路４００３、第１の走査線駆動回路４００４、第２の走査線駆動回路４００５または画素部４００２に与えられる各種信号及び電圧は、図１２（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
【０１２６】
本実施例では、接続端子４０１６が、発光素子４０１１が有する第２の電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、駆動用トランジスタ４００９、スイッチング用トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲートと、同じ導電膜から形成されている。
【０１２７】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１２８】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１２９】
但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１３０】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０１３１】
本実施例は、上記実施の形態及び上記実施例と組み合わせて実施することができる。
【実施例７】
【０１３２】
本発明の発光装置が有する画素は、図３に示す構成に限定されない。図１４（Ａ）に、本発明の発光装置が有する画素の一形態を示す。図１４に示す画素は、発光素子４０１と、スイッチング用トランジスタ４０２と、駆動用トランジスタ４０３と、発光素子４０１への電流の供給の有無を選択する電流制御用トランジスタ４０４とを有している。さらに図１４（Ａ）には示されていないが、ビデオ信号の電圧を保持するための容量素子を画素に形成しても良い。
【０１３３】
駆動用トランジスタ４０３及び電流制御用トランジスタ４０４は、同じ極性であっても異なる極性であってもどちらでも良い。駆動用トランジスタ４０３は飽和領域で動作させ、電流制御用トランジスタ４０４は線形領域で動作させる。なお駆動用トランジスタ４０３は飽和領域で動作させることが望ましいが、本発明は必ずしもこの構成に限定されず、駆動用トランジスタ４０３を線形領域で動作させても良い。また、スイッチング用トランジスタ４０２は線形領域で動作させる。スイッチング用トランジスタ４０２は、ｎ型であってもｐ型であってもどちらでも良い。
【０１３４】
図１４（Ａ）のように、駆動用トランジスタ４０３がｐ型の場合、発光素子４０１の陽極を第１の電極とし、陰極を第２の電極として用いるのが好ましい。逆に駆動用トランジスタ４０３がｎ型の場合、発光素子４０１の陰極を第１の電極とし、陽極を第２の電極として用いるのが好ましい。
【０１３５】
スイッチング用トランジスタ４０２のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ４０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ４０４のゲートに接続されている。駆動用トランジスタ４０３のゲートは電源線Ｖｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用トランジスタ４０３及び電流制御用トランジスタ４０４は、電源線Ｖｉから供給される電流が、駆動用トランジスタ４０３及び電流制御用トランジスタ４０４のドレイン電流として発光素子４０１に供給されるように、電源線Ｖｉ、発光素子４０１と接続されている。本実施の形態では、駆動用トランジスタ４０３のソースが電源線Ｖｉに接続され、駆動用トランジスタ４０３と発光素子４０１の第１の電極との間に、電流制御用トランジスタ４０４が設けられている。
【０１３６】
容量素子を形成する場合、該容量素子が有する２つの電極は、一方が電源線Ｖｉに接続され、もう一方が電流制御用トランジスタ４０４のゲートに接続されるようにする。容量素子は、電流制御用トランジスタ４０４のゲート電圧を保持するために設けられている。
【０１３７】
なお図１４（Ａ）に示す画素の構成は、本発明の一形態を示したに過ぎず、本発明の発光装置は図１４（Ａ）に限定されない。例えば図１４（Ｂ）に示すように、駆動用トランジスタ４０３のドレインを発光素子４０１の第１の電極に接続し、駆動用トランジスタ４０３と電源線Ｖｉの間に電流制御用トランジスタ４０４を形成しても良い。なお図１４（Ｂ）では、図１４（Ａ）において既に示したものに同じ符号を付す。
【０１３８】
本実施例は、上記実施の形態及び上記実施例と組み合わせて実施することができる。
【実施例８】
【０１３９】
本発明の半導体表示装置は、消費電力を抑えつつ、コントラストを高めることができ、また擬似輪郭の発生を抑えることができるので、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ等の、手で支えて用いる携帯用の電子機器が有する表示部として用いるのに最適である。また本発明の半導体表示装置は、擬似輪郭を防止することができるので、表示装置などの動画の再生を行なうことができる、映像を観賞するための表示部を有する電子機器に最適である。
【０１４０】
その他、本発明の半導体表示装置を用いることができる電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図１３に示す。
【０１４１】
図１３（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を含む。本発明の半導体表示装置を用いて表示部２１０２を作製することで、本発明の電子機器の一つである携帯電話を完成させることができる。
【０１４２】
図１３（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の半導体表示装置を用いて表示部２６０２を作製することで、本発明の電子機器の一つであるビデオカメラを完成させることができる。
【０１４３】
図１３（Ｃ）は表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を含む。本発明の半導体表示装置を用いて表示部２４０２を作製することで、本発明の電子機器の一つである表示装置を完成させることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１４４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１４５】
本実施例は、上記実施の形態及び上記実施例と組み合わせて実施することができる。
【図面の簡単な説明】
【０１４６】
【図１】本発明の半導体表示装置の構成を示す図。
【図２】走査線Ｇ１〜Ｇｙに入力される選択信号のレベルと、選択信号Ｇａ１〜Ｇａｙのレベルと、選択信号Ｇｂ１〜Ｇｂｙのレベルを示す図。
【図３】本発明の発光装置の構成を示す図。
【図４】図３に示す発光装置のタイミングチャート。
【図５】書き込み期間のタイミングを示す図。
【図６】画素部全体におけるサブフレーム期間ＳＦ１〜ＳＦ８のタイミングを示す図。
【図７】本発明の半導体表示装置のブロック図。
【図８】信号線駆動回路のブロック図及びタイミングチャート。
【図９】本発明の発光装置が有する画素の断面図。
【図１０】本発明の発光装置が有する画素の断面図。
【図１１】本発明の発光装置が有する画素の断面図。
【図１２】本発明の発光装置の上面図及び断面図。
【図１３】本発明の半導体表示装置を用いた電子機器の図。
【図１４】本発明の発光装置が有する画素の回路図。
【符号の説明】
【０１４７】
１０    画素
１１    画素部
１２    信号線駆動回路
１３    第１の走査線駆動回路
１４    第２の走査線駆動回路
１５    第１の選択信号生成回路
１６    第１の選択回路
１７    第２の選択信号生成回路
１８    第２の選択回路
１９    トライステートゲート
１０１    画素
１０２    画素部
１０３    信号線駆動回路
１０４    第１の選択回路
１０５    第２の選択回路
１０６    発光素子
１０７    スイッチング用トランジスタ
１０８    駆動用トランジスタ
１０９    保持容量
１１０    トランスミッションゲート
１１１    トランスミッションゲート
２００    画素部
２０１    第１の走査線駆動回路
２０２    第２の走査線駆動回路
２０３    信号線駆動回路
２０４    シフトレジスタ
２０５    第１のラッチ
２０６    第２のラッチ
２０７    シフトレジスタ
２０８    第１の選択回路
２０９    シフトレジスタ
２１０    第２の選択回路
【図１】
2006011024.tif 000007
【図２】
2006011024.tif 000008
【図３】
2006011024.tif 000009
【図４】
2006011024.tif 000010
【図５】
2006011024.tif 000011
【図６】
2006011024.tif 000012
【図７】
2006011024.tif 000013
【図８】
2006011024.tif 000014
【図９】
2006011024.tif 000015
【図１０】
2006011024.tif 000016
【図１１】
2006011024.tif 000017
【図１２】
2006011024.tif 000018
【図１３】
2006011024.tif 000019
【図１４】
2006011024.tif 000020