(57)【要約】【課題】実使用における記録波形のオーバーシュート量を最適化し、ピークパワーの誤差を小さくすることを可能にする。【解決手段】第一及び第二の可変電流源１０３，１０４と、第一のパルス制御信号１０１に接続された第一の立上りエッジ検出回路１０７と、第二のパルス制御信号１０２に接続された第二の立上りエッジ検出回路１０８と、第一及び第二の立上りエッジ検出回路１０７，１０８が接続された第一及び第二のＯＲゲート１０９，１１０と、第一の可変電流源１０３、第一のパルス制御信号１０１及び第一のＯＲゲート１０９の出力が接続された第一の駆動回路１０５と、第二の可変電流源１０４、第二のパルス制御信号１０２及び第二のＯＲゲート１１０の出力が接続された第二の駆動回路１０６を備えたレーザ駆動回路である。【選択図】図１
2006318580.tif 000002
【特許請求の範囲】
【請求項１】
可変電流及びパルス制御信号をそれぞれ別個独立に入力される複数の駆動回路と、
該複数の駆動回路のそれぞれに、一対一に対応して設けられ、且つ対応する駆動回路に入力されるパルス制御信号のエッジを検出する複数の検出回路と、
該複数の検出回路のそれぞれに接続され、少なくとも一つのエッジの検出時に短パルス信号を生成して前記複数の駆動回路のそれぞれに出力する論理回路と
を備えることを特徴とするレーザ駆動回路。
【請求項２】
前記駆動回路は、前記可変電流を増幅し、前記パルス制御信号に従って出力をオン・オフし、且つ前記短パルス信号を前記増幅された電流に加算することを特徴とする請求項１に記載のレーザ駆動回路。
【請求項３】
可変電流及びパルス制御信号をそれぞれ別個独立に入力される複数の駆動回路と、
該複数の駆動回路のそれぞれに、一対一に対応して設けられ、且つ対応する駆動回路に入力されるパルス制御信号のエッジを検出する複数の検出回路と、
該複数の検出回路のそれぞれに接続され、少なくとも一つのエッジの検出時に短パルス信号を生成して前記複数の駆動回路のそれぞれに出力する論理回路と、
前記複数の駆動回路のそれぞれの出力電流を加算して印加されるレーザと
を備えることを特徴とする記録再生装置。
【請求項４】
第１及び第２の可変電流源と、
第１のパルス制御信号に接続された第１の立上りエッジ検出回路と、
第２のパルス制御信号に接続された第２の立上りエッジ検出回路と、
第１の入力に前記第１の立上りエッジ検出回路が接続され、第２の入力に前記第２の立上りエッジ検出回路が接続された第１及び第２のＯＲゲートと、
前記第１の可変電流源、第１のパルス制御信号及び第１のＯＲゲートの出力が接続された第１の駆動回路と、
前記第２の可変電流源、第２のパルス制御信号及び第２のＯＲゲートの出力が接続された第２の駆動回路と
を備え、
前記第１及び第２の駆動回路のそれぞれの出力電流が加算されてレーザに印加されることを特徴とするレーザ駆動回路。
【請求項５】
前記第１の立上りエッジ検出回路と第２のＯＲゲートの第１の入力との間に挿入された第１のスイッチと、
前記第２の立上りエッジ検出回路と第１のＯＲゲートの第２の入力との間に挿入された第２のスイッチと
を備え、
前記第１のＯＲゲートの第２の入力及び第２のＯＲゲートの第１の入力を接地に切り替え可能であることを特徴とする請求項４に記載のレーザ駆動回路。
【請求項６】
前記第１及び第２の立上りエッジ検出回路は、ハイパスフィルタであることを特徴とする請求項４または５に記載のレーザ駆動回路。
【請求項７】
前記第１及び第２の立上りエッジ検出回路は、インバータ遅延を利用したパルス信号発生回路であることを特徴とする請求項４または５に記載のレーザ駆動回路。
【請求項８】
前記第１及び第２の駆動回路は、
ゲートに電源が接続された第１のｎｃｈＭＯＳトランジスタと、
該第１のＭＯＳトランジスタがエミッタと接地の間に直列接続され、コレクタに前記可変電流源が接続され、前記コレクタとベースが接続された第１のＮＰＮトランジスタと、
ゲートに前記パルス制御信号が接続された第２のｎｃｈＭＯＳトランジスタと、
該第２のＭＯＳトランジスタがエミッタと接地の間に直列接続され、コレクタに前記レーザが接続され、ベースが前記第１のＮＰＮトランジスタのベースに接続された第２のＮＰＮトランジスタと、
ゲートに前記ＯＲゲートの出力が接続された第３のｎｃｈＭＯＳトランジスタと、
該第３のＭＯＳトランジスタがエミッタと接地の間に直列接続され、コレクタに前記レーザが接続され、ベースが前記第１のＮＰＮトランジスタのベース及び第２のＮＰＮトランジスタのベースのそれぞれに接続された第３のＮＰＮトランジスタで構成されることを特徴とする請求項４，５，６または７に記載のレーザ駆動回路。
【請求項９】
前記第１及び第２のＯＲゲートをＥＸＯＲゲートで置き換えたことを特徴とする請求項４，５，６，７または８に記載のレーザ駆動回路。
【請求項１０】
第１の可変電流を増幅し、第１のパルス制御信号に従って出力をオン・オフする第１のステップと、
第２の可変電流を増幅し、第２のパルス制御信号に従って出力をオン・オフする第２のステップと、
前記第１及び第２のパルス制御信号のうちの少なくとも一つのエッジを検出した時に短パルス信号を生成する第３のステップと、
該短パルス信号を前記増幅された電流のそれぞれに加算する第４のステップと、
前記増幅された電流を加算してレーザに印加する第５のステップと
を含むことを特徴とするレーザ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関し、特に、ＣＤやＤＶＤ、Ｂｌｕｅ−ｒａｙ  Ｄｉｓｋ（ＢＤ）などの光ディスクの記録再生を行う際に用いるレーザ駆動回路等に利用される技術に関する。
【背景技術】
【０００２】
光ディスクにおいてマークの記録を行う際、一般に半導体レーザが用いられている。この場合、記録マークが涙目状に歪むのを防ぐために、レーザをパルス発光させて熱を制御しながら記録を行っている。近年、記録倍速の高速化が進みパルス幅が短くなっており、それに伴い、より高速でスイッチングを行えるようなレーザ駆動回路が求められている。
【０００３】
従来のレーザ駆動回路としては、例えば特許文献１にあるような回路が挙げられ、図９にその構成が示されている。図９に示す従来のレーザ駆動回路においては、ｎｃｈＭＯＳトランジスタ９１４のゲートにバイアス電圧源９１８が与えられている。また、このｎｃｈＭＯＳトランジスタ９１４のソースと接地の間にｎｃｈＭＯＳトランジスタ９１５が直列に接続されており、このｎｃｈＭＯＳトランジスタ９１５のゲートに印加される入力パルス９２０に従って、出力電流のオン／オフを高速にスイッチングするようになっている。さらに、ゲートにバイアス電圧源９１９が印加されたｎｃｈＭＯＳトランジスタ９１６が並列に接続され、このｎｃｈＭＯＳトランジスタ９１６のソースと接地の間にｎｃｈＭＯＳトランジスタ９１７が直列に接続されている。このｎｃｈＭＯＳトランジスタ９１７のゲートには入力パルス９２０に伴う補正パルス９２１が印加され、パルスの立上り時間を早くしたりアンダーシュートをキャンセルしたりするようになっている。
【特許文献１】特開２００３−３２４３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
実使用でのレーザ駆動回路では図１０に示すように複数の駆動回路１００５，１００６を並列に接続することが一般的である。そして、これら駆動回路１００５，１００６に入力されるパルス制御信号１００１，１００２に従って、それぞれの駆動回路１００５，１００６で設定された電流が出力される。そして、この複数の駆動電流を足し合わせることによってレーザ駆動波形を得ている。
【０００５】
この場合、図１１に示すような２つの駆動回路１００５，１００６の出力電流を合成したパルス波形で記録を行う際、パルス１では駆動回路１００５のみが動作するのに対し、パルス２では駆動回路１００５および駆動回路１００６が同時に動作することになる。そのため、パルス１では駆動回路１００５による立上り補正が加えられるのに対し、パルス２では駆動回路１００５と駆動回路１００６の立上り補正が加算されることになり、パルス２の方がオーバーシュートが大きくなってしまう。
【０００６】
近年は記録速度の高倍速化が進み、それに伴いパルス幅が細く（例えば約３ｎｓ）なって来ている。図１２に実使用でのレーザ駆動波形の一例を示す。図１２が示すようにパルス１とパルス２のオーバーシュートの差はそのままピークパワーの誤差となってしまい、記録時に悪影響を及ぼすことになる。
【０００７】
上記事情に鑑み、本発明は複数の駆動回路のパルス制御信号を合成した信号を用いて立上り補正を行うことによって実使用における記録波形のオーバーシュート量を最適化し、ピークパワーの誤差を小さくしたレーザ駆動回路および方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は、可変電流及びパルス制御信号をそれぞれ別個独立に入力される複数の駆動回路と、該複数の駆動回路のそれぞれに、一対一に対応して設けられ、且つ対応する駆動回路に入力されるパルス制御信号のエッジを検出する複数の検出回路と、該複数の検出回路のそれぞれに接続され、少なくとも一つのエッジの検出時に短パルス信号を生成して前記複数の駆動回路のそれぞれに出力する論理回路とを備えるレーザ駆動回路であることを第１の特徴とする。
【０００９】
本発明の第１の特徴によれば、いずれかのパルス制御信号のエッジが検出されると、すべての駆動回路に出力電流の立上りを強調する短パルス信号が出力されることになる。それにより、各駆動回路からの出力電流を加算したレーザ駆動電流のオーバーシュート量を最適化し、ピークパワーの誤差を低減することが可能となる。
【００１０】
特に、記録速度が高倍速になると、駆動電流のパルス幅が短くなり、オーバーシュート後の静定部分がほとんど無くなってしまうが、本発明の第１の特徴によれば、オーバーシュート量を揃えることができるので、記録品質を向上させることができる。
【００１１】
本発明の第２の特徴は、可変電流及びパルス制御信号をそれぞれ別個独立に入力される複数の駆動回路と、該複数の駆動回路のそれぞれに、一対一に対応して設けられ、且つ対応する駆動回路に入力されるパルス制御信号のエッジを検出する複数の検出回路と、該複数の検出回路のそれぞれに接続され、少なくとも一つのエッジの検出時に短パルス信号を生成して前記複数の駆動回路のそれぞれに出力する論理回路と、前記複数の駆動回路のそれぞれの出力電流を加算して印加されるレーザとを備える記録再生装置であることである。
【００１２】
本発明の第２の特徴によれば、ＣＤやＤＶＤ、Ｂｌｕｅ−ｒａｙ Ｄｉｓｋ等の光ディスクの記録品質を向上させることができる。
【００１３】
本発明の第３の特徴は、第１及び第２の可変電流源と、第１のパルス制御信号に接続された第１の立上りエッジ検出回路と、第２のパルス制御信号に接続された第２の立上りエッジ検出回路と、第１の入力に前記第１の立上りエッジ検出回路が接続され、第２の入力に前記第２の立上りエッジ検出回路が接続された第１及び第２のＯＲゲートと、前記第１の可変電流源、第１のパルス制御信号及び第１のＯＲゲートの出力が接続された第１の駆動回路と、前記第２の可変電流源、第２のパルス制御信号及び第２のＯＲゲートの出力が接続された第２の駆動回路とを備え、前記第１及び第２の駆動回路のそれぞれの出力電流が加算されてレーザに印加されるレーザ駆動回路であることである。
【００１４】
本発明の第３の特徴によれば、第１及び第２の立上りエッジ検出回路のうちの少なくとも一方がエッジを検出すれば、第１及び第２のＯＲゲートのそれぞれからＨレベルの信号が出力される。その信号は第１及び第２の駆動回路の両方に入力され、各出力電流の立上りを強調する。それにより、本発明の第１の特徴と同様、各駆動回路からの出力電流を加算したレーザ駆動電流のオーバーシュート量を最適化し、ピークパワーの誤差を低減することが可能となる。
【００１５】
本発明の第４の特徴は、第１の可変電流を増幅し、第１のパルス制御信号に従って出力をオン・オフする第１のステップと、第ニの可変電流を増幅し、第２のパルス制御信号に従って出力をオン・オフする第２のステップと、前記第１及び第２のパルス制御信号のうちの少なくとも一つのエッジを検出した時に短パルス信号を生成する第３のステップと、該短パルス信号を前記増幅された電流のそれぞれに加算する第４のステップと、前記増幅された電流を加算してレーザに印加する第５のステップとを含むレーザ駆動方法であることである。
【００１６】
本発明の第４の特徴によれば、本発明の第１の特徴と同様、各駆動回路からの出力電流を加算したレーザ駆動電流のオーバーシュート量を最適化し、ピークパワーの誤差を低減することが可能となる。
【発明の効果】
【００１７】
本発明に係るレーザ駆動回路は、複数の駆動回路のパルス制御信号の立上りエッジ検出信号を合成した信号を用いて立上り補正を行うことによって、実使用における記録波形のオーバーシュート量を最適化し、ピークパワーの誤差を小さくした記録波形を得ることが可能である。
【発明を実施するための最良の形態】
【００１８】
以下図面を参照して、本発明に係るレーザ駆動回路について説明する。
【００１９】
（第１の実施形態）
図１は本発明の第１の実施形態に係るレーザ駆動回路の構成を示す回路図である。図１において、駆動回路１０５は可変電流源１０３で設定された電流を増幅し、レーザ駆動電流を生成する。そして、パルス制御信号１０１に従ってレーザ駆動電流をオン／オフさせている。この時、駆動回路１０５はパルス制御信号１０１の立上りタイミングを検出する立上りエッジ検出回路１０７からの信号により立上り補正が加わり、立上り時間を早くするようになっている。本発明ではこの立上りエッジ検出回路１０７の出力にＯＲゲート１０９の第一の入力を接続している。また、駆動回路１０６の立上りエッジ検出回路１０８の出力がＯＲゲート１０９の第二の入力に接続されている。さらに、ＯＲゲート１１０の第一の入力には立上りエッジ検出回路１０７の出力が接続され、第二の入力には立上りエッジ検出回路１０８の出力が接続されている。
【００２０】
この構成とすることにより図２のような記録波形の場合、立上りエッジ検出回路１０７からの立上り補正信号および立上りエッジ検出回路１０８からの立上り補正信号のどちらかが入力されると、ＯＲゲート１０９およびＯＲゲート１１０のそれぞれの出力は共にＨレベルとなる。そのため、パルス１の立上り時に駆動回路１０６にも立上りエッジ検出回路１０７からの信号が入力され、立上りを強調するような短いパルスを生成することができる。また同様に、パルス４でも駆動回路１０５に立上り補正信号が入力される。このため、レーザ駆動電流のパルス１とパルス２のオーバーシュート量の差を少なくすることが可能となる。
【００２１】
記録速度が高倍速になると、パルス幅が短くオーバーシュート後の静定部分がほとんどない。そのため、記録波形においてパルスのオーバーシュート量を揃えることはピークパワーの誤差を無くすことになり、記録品質の向上につながる。
【００２２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
【００２３】
図３は本発明の第２の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態が図１の第１の実施形態と異なる点は、立上りエッジ検出回路３０７とＯＲゲート３１０の間にスイッチ３１２を挿入し、立上りエッジ検出回路３０８とＯＲゲート３０９の間にスイッチ３１３を挿入している点である。
【００２４】
このスイッチ３１２は立上りエッジ検出回路３０７からの信号と接地を切り替えるようになっており、スイッチ３１２が接地に接続された場合は駆動回路３０６には立上りエッジ検出回路３０８からの信号のみが入力される。また、スイッチ３１３は立上りエッジ検出回路３０８からの信号と接地を切り替えるようになっており、スイッチ３１３が接地に接続された場合は駆動回路３０５には立上りエッジ検出回路３０７からの信号のみが入力される。
【００２５】
図４に、スイッチ３１２が立上りエッジ検出回路３０７とＯＲゲート３１０を導通させ、スイッチ３１３が接地されている状態での記録波形を示す。駆動回路３０５には立上りエッジ検出回路３０７からの立上り補正信号のみが入力されるため、パルス１、パルス２およびパルス３で立上りが補正される。また、駆動回路３０６には立上りエッジ検出回路３０７と立上りエッジ検出回路３０８からの立上り補正信号が共に有効となるため、パルス１からパルス４全てに立上り補正信号が入力される。その結果、図２に示した第１の実施形態の回路の出力波形と比較するとパルス４でのオーバーシュートが抑えられ、必要なパルスにのみ立上り補正を加算することができる。
【００２６】
記録型光ディスクには１回のみ記録できる媒体と、書き換え可能な媒体があり、それぞれに記録波形が異なり必要な駆動回路数も異なっている。そのため、このスイッチを挿入することによって、使用しない駆動回路からの不要な立上り補正信号を無効にすることができる。それにより、他駆動回路からの立上り補正信号の有効／無効を用途に応じて切り替えることが可能である。
【００２７】
図５は立上りエッジ検出回路の具体例の１つであり、インバータの遅延を利用したパルス信号発生回路となっている。ＡＮＤゲートの入力Ａにパルス信号が入力されると、入力Ｂにはインバータ３個分遅延されたパルス信号が反転されて入力される。そのため、ＡＮＤゲートの出力Ｙにはパルス信号の立上りに同期した細いパルスが出力される。このパルス幅の短い信号を用いて、立上り時間を早くする立上りエッジ検出信号を生成する立上りエッジ検出回路を構成することができる。パルス幅はインバータの数によって調整することができる。
【００２８】
また図示はしないが、立上りエッジ検出回路としてはその他に、容量と抵抗を用いたハイパスフィルタを用いる事ができる。ハイパスフィルタはパルス制御信号を微分するのでパルス制御信号の立上りに同期した細いパルス信号を得る事ができる。この場合のパルス幅は抵抗と容量で決定される時定数で調整が可能である。
【００２９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
【００３０】
図６は本発明の第３の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施形態は、図３に示した第３の実施形態の駆動回路３０５，３０６を具体的な回路構成例で示した実施形態である。もちろん、本実施形態の駆動回路の構成例は、上記第１および第２の実施形態においても適用可能である。
【００３１】
図６において、本実施形態のレーザ駆動回路は、２つの駆動回路６０５および６０６を備える。例えば駆動回路６０６では、ＮＰＮトランジスタ６１４とＮＰＮトランジスタ６１６および６１８がカレントミラー回路を構成しており、可変電流源６０４で設定された電流値を、レーザを駆動するために必要な電流値に増幅している。このＮＰＮトランジスタ６１４のエミッタと接地の間にはｎｃｈＭＯＳトランジスタ６１５が直列に接続されている。このｎｃｈＭＯＳトランジスタ６１５のゲートにはパルス制御信号６０２が入力され、出力電流のオン／オフを高速にスイッチングするようになっている。また、ＮＰＮトランジスタ６１６のエミッタと接地の間にはｎｃｈＭＯＳトランジスタ６１７が直列に接続されている。このｎｃｈＭＯＳトランジスタ６１７のゲートにはＯＲゲート６１０を通った立上り補正信号が入力され、立上り時のみオンするようになっている。これにより、立上り時にカレントミラー回路のミラー比を上げ、立上り時間を早くしている。
【００３２】
また、図６ではＮＰＮトランジスタ６１８のコレクタとベースを接続しているが、このコレクタとベースの間にベース電流補償のためのＮＰＮトランジスタを用いた回路構成としてもよい。
【００３３】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
【００３４】
図７は本発明の第４の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態は、図３に示した第３の実施形態のＯＲゲート３０９および３１０をＥＸＯＲゲート７０９および７１０で置き換えたものである。図７において、スイッチ７１２が立上りエッジ検出回路７０７とＥＸＯＲゲート７１０を導通させ、スイッチ７１３が接地された場合の波形を図８に示す。この場合、両方のパルス制御信号が同時に動作している時にはＥＸＯＲゲート７１０の出力はＬレベルとなり、駆動回路７０６の出力電流には立上り強調がされない。そのため、この場合も１つ目のパルスと２つ目のパルスのオーバーシュート量の差を小さくすることができる。
【００３５】
この第４の実施形態は上記の第１、第２および第３の実施形態と比較してオーバーシュートによる設定電流との誤差が小さいという点で有利である。ＯＲゲートを用いるかＥＸＯＲゲートを用いるかは、従来回路における実使用の記録波形を基に立上り時間が規格に対し余裕が小さい場合はＯＲゲート、立上り時間が規格に対し十分余裕があるときはＥＸＯＲゲートといった使い分けをするとよい。
【産業上の利用可能性】
【００３６】
以上説明したように、本発明は、複数の駆動回路のパルス制御信号を合成した信号を用いて立上り補正を行うことによって実使用における記録波形のオーバーシュート量を最適化し、ピークパワーの誤差を小さくしたレーザ駆動技術において有用である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態に係るレーザ駆動回路の構成を示す回路図
【図２】本発明の第１の実施形態に係るレーザ駆動回路の記録波形を示す図
【図３】本発明の第２の実施形態に係るレーザ駆動回路の構成を示す回路図
【図４】本発明の第２の実施形態に係るレーザ駆動回路の記録波形を示す図
【図５】本発明の実施形態に係る立上りエッジ検出回路の一構成例を示す回路図
【図６】本発明の第３の実施形態に係るレーザ駆動回路の構成を示す回路図
【図７】本発明の第４の実施形態に係るレーザ駆動回路の構成を示す回路図
【図８】本発明の第４の実施形態に係るレーザ駆動回路の記録波形を示す図
【図９】従来のレーザ駆動回路の構成を示す回路図
【図１０】従来の他のレーザ駆動回路の構成を示す回路図
【図１１】図１０のレーザ駆動回路の記録波形を示す図
【図１２】図１０のレーザ駆動回路の高倍速時の記録波形を示す図
【符号の説明】
【００３８】
１０１，１０２，３０１，３０２，６０１，６０２，７０１，７０２，９２０，１００１，１００２  パルス制御信号
１０３，１０４，３０３，３０４，６０３，６０４，７０３，７０４，１００３，１００４  可変電流源
１０５，１０６，３０５，３０６，６０５，６０６，７０５，７０６，１００５，１００６  駆動回路
１０７，１０８，３０７，３０８，６０７，６０８，７０７，７０８，１００７，１００８  立上りエッジ検出回路
１０９，１１０，３０９，３１０，６０９，６１０  ＯＲゲート
７０９，７１０  ＥＸＯＲゲート
１１１，３１１，６１１，７１１，９１１，１０１１  レーザダイオード
３１２，３１３，６１２，６１３，７１２，７１３  スイッチ
６１４，６１６，６１８  ＮＰＮトランジスタ
６１５，６１７，６１９，９１４，９１５，９１６，９１７  ｎｃｈＭＯＳトランジスタ
９２１  補正パルス信号
【図１】
2006318580.tif 000003
【図２】
2006318580.tif 000004
【図３】
2006318580.tif 000005
【図４】
2006318580.tif 000006
【図５】
2006318580.tif 000007
【図６】
2006318580.tif 000008
【図７】
2006318580.tif 000009
【図８】
2006318580.tif 000010
【図９】
2006318580.tif 000011
【図１０】
2006318580.tif 000012
【図１１】
2006318580.tif 000013
【図１２】
2006318580.tif 000014