(57)【要約】【課題】本発明は、非常に簡単な構成により、乗算回路、除算回路を実現する。【解決手段】電源の一端から他端に向けて、電圧降下素子と、一対のＰＮ接合素子の各素子に一対の分流素子がそれぞれ直列に接続され、かつその直列回路が並列に配置された回路と、定電流源（除算回路の場合は第１の信号入力電流源）とを順に直列接続し、一対の分流素子の一方に並列に第１の信号入力電流源（除算回路の場合は第２の信号入力電流源）を印加するとともに、一対のＰＮ接合素子の各素子と一対の分流素子とのそれぞれの接続点の電位をトランスコンダクタンスアンプの差動入力として印加し、トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流をカレントミラーを介して第２の信号入力電流源（除算回路の場合は定電流源）より供給するとともに、定電流源（除算回路の場合は第１の信号入力電流源）の電流値を一定に保つように構成されている。【選択図】図１
2006133942.tif 000002
【特許請求の範囲】
【請求項１】
電源の一端から他端に向けて、電圧降下素子と、一対のＰＮ接合素子の各素子に一対の分流素子がそれぞれ直列に接続され、かつその直列回路が並列に配置された回路と、定電流源とを順に直列接続し、前記一対の分流素子の一方に並列に第１の信号入力電流源を印加するとともに、前記一対のＰＮ接合素子の各素子と前記一対の分流素子とのそれぞれの接続点の電位をトランスコンダクタンスアンプの差動入力として印加し、前記トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流をカレントミラーを介して第２の信号入力電流源より供給するとともに、前記定電流源の電流値を一定に保つことにより、前記第１の信号入力電流源の電流値と前記第２の信号入力電流源の電流値との積の値を前記トランスコンダクタンスアンプの出力から得ることを特徴とする乗算回路。
【請求項２】
電源の一端から他端に向けて、電圧降下素子と、一対のＰＮ接合素子の各素子に一対の分流素子がそれぞれ直列に接続され、かつその直列回路が並列に配置された回路と、第１の信号入力電流源とを順に直列接続し、前記一対の分流素子の一方に並列に第２の信号入力電流源を印加するとともに、前記一対のＰＮ接合素子の各素子と前記一対の分流素子とのそれぞれの接続点の電位をトランスコンダクタンスアンプの差動入力として印加し、前記トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流をカレントミラーを介して定電流源より供給するとともに、前記定電流源の電流値を一定に保ち、前記第２の信号入力電流源の電流値を前記第１の信号入力電流源の電流値で除算した値を前記トランスコンダクタンスアンプの出力から得ることを特徴とする除算回路。
【請求項３】
一対のＰＮ接合素子の各素子と一対の分流素子との各接続点をそれぞれ第１の入力端子および第２の入力端子とし、トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流を駆動するためのカレントミラーへの入力を第３の入力端子とし、電源の一端と他端をそれぞれ第１の電源端子および第２の電源端子とし、前記トランスコンダクタンスアンプの出力を出力端子とし、合計６端子として電圧降下素子、前記一対のＰＮ接合素子の各素子、前記トランスコンダクタンスアンプとを集積回路に集積したことを特徴とする請求項１記載の乗算回路。
【請求項４】
一対のＰＮ接合素子の各素子と一対の分流素子との各接続点をそれぞれ第１の入力端子および第２の入力端子とし、トランスコンダクタンスアンプの差動アンプ初段トランジスタの共通エミッタの電流を駆動するためのカレントミラーへの入力を第３の入力端子とし、電源の一端と他端をそれぞれ第１の電源端子および第２の電源端子とし、前記トランスコンダクタンスアンプの出力を出力端子とし、合計６端子として電圧降下素子、前記一対のＰＮ接合素子の各素子、前記トランスコンダクタンスアンプとを集積回路に集積したことを特徴とする請求項２記載の除算回路。
【請求項５】
定電圧源の一端の電位を第１のトランジスタのベース電位とし、前記定電圧源の他端の電位を電源の一端の電位とし、前記第１のトランジスタのエミッタと電源の一端との間に第１の電流検出抵抗を接続することにより、前記第１のトランジスタのコレクタ電流で得られる電流源を定電流源とするとともに、第１の信号入力の一端の電位を第２のトランジスタのベース電位とし、前記第１の信号入力の他端の電位を前記定電圧源の一端の電位および第１のトランジスタのベース電位とし、前記第２のトランジスタのエミッタから前記第１のトランジスタのエミッタおよび前記第１の電流検出抵抗に第２の電流検出抵抗を接続することにより、前記第２のトランジスタのコレクタ電流で得られる電流源を第１の信号入力電流源とすることを特徴とする請求項１記載の乗算回路。
【請求項６】
前記コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースと読み替え、トランジスタに代えてＦＥＴを用いたことを特徴とする請求項５記載の乗算回路。
【請求項７】
第１の信号入力の一端の電位を第１のトランジスタのベース電位とし、前記第１の信号入力の他端の電位を電源の一端の電位とし、前記第１のトランジスタのエミッタと電源の一端との間に第１の電流検出抵抗を接続することにより、前記第１のトランジスタのコレクタ電流で得られる電流源を第１の信号入力電流源とするとともに、第２の信号入力の一端の電位を第２のトランジスタのベース電位とし、前記第２の信号入力の他端の電位を前記第１の信号入力の一端の電位および第１のトランジスタのベース電位とし前記第２のトランジスタのエミッタから、前記第１のトランジスタのエミッタおよび前記第１の電流検出抵抗に第２の電流検出抵抗を接続することにより、前記第２のトランジスタのコレクタ電流で得られる電流源を第２の信号入力電流源とすることを特徴とする請求項２記載の除算回路。
【請求項８】
前記コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースと読み替え、トランジスタに代えてＦＥＴを用いたことを特徴とする請求項７記載の除算回路。
【請求項９】
電力装置の出力電圧信号を請求項１記載の第１の信号入力とし、電力装置の出力電流信号を請求項１記載の第２の信号入力とし、請求項１記載のトランスコンダクタンスアンプの出力と基準電圧との比較増幅出力にて電力装置の出力を制御することにより、出力電力を一定に制御せしめた電力装置。
【請求項１０】
電力装置の出力電圧信号を請求項２記載の第１の信号入力とし、基準電圧を請求項２記載の第２の信号入力とし、請求項２記載のトランスコンダクタンスアンプの出力と電力装置の出力電流信号との比較増幅出力にて電力装置の出力を制御することにより、出力電力を一定に制御せしめた電力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種電子機器に用いられるアナログ乗、除算回路およびそれらを用いた電力装置に関するものである。
【背景技術】
【０００２】
以下、従来の乗除算回路について図面を参照しながら説明する。
【０００３】
図９は従来の乗除算回路であり、この回路で乗除算ができることは、次式より明らかである。
【０００４】
【数１】
2006133942.tif 000003
【０００５】
なお、図９において、１は集積回路（以下、ＩＣという）を示し、２はトランスコンダクタンスアンプ（以下、T/C AMPという）を示しており、ＩＣ１は、T/C AMP２と一対のＰＮ接合素子４とから構成されているとともに、７つの端子、すなわち第１の電源端子(Vcc端子)と、第２の電源端子(−Vcc端子)と、第１の入力端子(INV端子)と、第２の入力端子(NI端子)と、第３の入力端子(BIAS端子)と、第４の入力端子(DB端子)と、出力端子(OUT端子)を有している。
【０００６】
また、DB端子には定電流源IDが入力され、INV端子には、定電流源IDの1/2IDを正確に作って信号入力電流源Ixとともに加算して入力されるように構成されている。
【０００７】
また、T/C AMP２は、４つのカレントミラー５ａ〜５ｄと２つのトランジスタQ1,Q2とから構成されているとともに、一対のＰＮ接合素子４は、２つのダイオードD1,D2とから構成されている。
【０００８】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、非特許文献１が知られている。
【非特許文献１】ＣＱ出版社「トランジスタ技術」２００４年８月号  第２２３〜２２８頁
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の構成では第１の課題として、ＩＣ１に定電流源IDを入力するための端子として、どうしてもDB端子が必要となり、ＩＣ１としては最低７本端子が必要となる。ところが、ＩＣパッケージとしては、偶数ピンが標準であり、７ピンの標準パッケージはないため、８ピンの標準パッケージを使用せざるを得ない状況であった。
【００１０】
近年の各種電子機器は、超軽量、超コンパクトの要求が強く、ＩＣパッケージが８ピンになるか、６ピンになるかは、非常に大きな差となり、またこの程度の集積度のＩＣではチップ面積に対してパッド面積の占める率が高くなるため、パッド数（ピン数）の８ピン、６ピンの差はチップ面積にも大きく影響してくるものであり、歩留まり、コストにも大きく反映されてしまうものであった。
【００１１】
また、第２の課題として、定電流源IDに対し正確な定電流源1/2IDを作り、信号入力電流源Ixを加算してINV端子に流入させなければならず、定電流源IDに対し正確な定電流源1/2IDを作る回路が必要となり、回路が煩雑になってしまうものであった。
【００１２】
もし、正確な定電流源1/2IDを作ることができない、あるいは1/2の精度がでないと、T/C AMPの入力にオフセットが生じてしまい、乗除算機能に大きな誤差が生じて乗除算機能そのものが失われる可能性があった。また、それを防止するためにはオフセット調整用のポテンショメータが必要となり、部品点数の増加、ポテンショメータに可動部があることによる実装自由度の低下、調整工数の増加、コストの増大等を招くものであった。
【００１３】
本発明は、上記課題を解決するものであり、非常に簡単な構成により、乗算回路、除算回路を実現することを目的にするものである。
【課題を解決するための手段】
【００１４】
この目的を達成するために、本発明の乗算回路は、電源Vccの一端から他端に向けて、電圧降下素子３と、一対のＰＮ接合素子４の各素子D1,D2に一対の分流素子R1,R2がそれぞれ直列に接続され、かつその直列回路が並列に配置された回路と、定電流源IDとを順に直列接続し、前記一対の分流素子の一方R1に並列に第１の信号入力電流源Ixを印加するとともに、前記一対のＰＮ接合素子４の各素子D1,D2と前記一対の分流素子R1,R2とのそれぞれの接続点の電位をトランスコンダクタンスアンプ２の差動入力として印加し、前記トランスコンダクタンスアンプ２の差動アンプ初段トランジスタQ1,Q2の共通エミッタの電流をカレントミラー５ｃを介して第２の信号入力電流源Iyより供給するとともに、前記定電流源IDの電流値を一定に保つことにより、前記第１の信号入力電流源Ixの電流値と前記第２の信号入力電流源Iyの電流値との積の値を前記トランスコンダクタンスアンプ２の出力から得ることを特徴とする構成を有している。
【００１５】
また、本発明の除算回路は、電源Vccの一端から他端に向けて、電圧降下素子３と一対のＰＮ接合素子４の各素子D1,D2に一対の分流素子R1,R2がそれぞれ直列に接続され、かつその直列回路が並列に配置された回路と、第１の信号入力電流源IDとを順に直列接続し、前記一対の分流素子の一方R1に並列に第２の信号入力電流源Ixを印加するとともに、前記一対のＰＮ接合素子４の各素子D1,D2と前記一対の分流素子R1,R2とのそれぞれの接続点の電位をトランスコンダクタンスアンプ２の差動入力として印加し、前記トランスコンダクタンスアンプ２の差動アンプ初段トランジスタQ1,Q2の共通エミッタの電流をカレントミラー５を介して定電流源Iyより供給するとともに、前記定電流源Iyの電流値を一定に保ち、前記第２の信号入力電流源Ixの電流値を前記第１の信号入力電流源IDの電流値で除算した値を前記トランスコンダクタンスアンプ２の出力から得ることを特徴とする構成を有している。
【発明の効果】
【００１６】
本発明によれば、非常に簡単な回路構成で従来のDB端子が不要の乗算回路および除算回路を形成することができるとともに、従来のような正確な1/2IDを作ることやオフセット調整用のポテンショメータを設ける必要がなくなり、小型で低コストの乗算回路および除算回路を実現することができるものである。
【発明を実施するための最良の形態】
【００１７】
（実施の形態１）
以下、本発明の実施の形態１の乗除算回路について、図面を参照しながら説明する。なお、従来の構成と同様の構成については、同一符号を付すとともに、その説明を省略する。
【００１８】
図１は本発明の実施の形態１における乗除算回路の構成を示す回路図であり、従来と大きく異なる点は、従来のDB端子が不要となっている点である。
【００１９】
図１において、１０はＩＣを示し、T/C AMP２と、電圧降下素子３と、一対のＰＮ接合素子４とから構成されており、６つの端子、すなわちVcc端子、INV端子、NI端子、BIAS端子、OUT端子、GND端子を有している。
【００２０】
ＰＮ接合素子４は２つのダイオードD1,D2からなり、それぞれINV端子およびNI端子を介して一対の分流素子R1,R2と直列に接続されており、さらにそれらが直列に定電流源IDに接続されている。また、分流素子R1には、並列に第１の信号入力電流源Ixが接続されているとともに、一対のダイオードD1,D2と一対の分流素子R1,R2との接続点の電位がT/C AMP２の差動入力として印加されるように接続されている。
【００２１】
また、T/C AMP２の差動アンプの初段トランジスタQ1,Q2の共通エミッタの電流が、カレントミラー５ｃを介して第２の信号入力電流源Iyより供給されるように接続されているとともに、定電流源IDの電流値を一定に保つように（除算回路の場合、IDは第１の信号入力電流源となるように）構成されている。
【００２２】
これにより、第１の信号入力電流源Ixの電流値と２つの信号入力電流源Iyの電流値との積の値を、T/C AMP２の出力から得ることができ、乗算回路を実現している。
【００２３】
この実施の形態１においても、ID1とID2の和(ID)を一定に保ち、かつ一対の分流素子R1,R2の働きによりIx＝0のときID1,ID2が等しくなり、IDの1/2となるので、従来例と同じく上記した（１）〜（７）式により乗算機能が得られることがわかる。
【００２４】
一方、Iyを定電流源とし、第１の信号入力電流源ID、第２の信号入力電流源Ixとしたとき、IxをIDで除算した値をIoutより得ることができ、除算回路を実現することができる。動作原理は従来例と同じく、上記した（１）〜（７）式により除算機能が得られることがわかる。
【００２５】
ここで、一対のダイオードD1,D2および一対のトランジスタQ1,Q2の各素子は、正確な乗除算を行うには同一温度にしておく必要があり、同一のシリコン基板上に配置することが望ましく、ＩＣ化することが最も簡単でかつ効果的である。
【００２６】
また、重要なことはこの一対のＰＮ接合素子４は、特性ができるだけ等しく、ジャンクション温度もできるだけ等しいものが良く、従って、ＩＣ化してＩＣの内部に存在させるのが最適である。
【００２７】
以上のように、本実施の形態によれば、ＩＣ１０が６ピン構成となるので、ＩＣとしては最小のパッケージ（小信号トランジスタと同形状）となり、電子機器の軽薄短小化の要求に対して非常に有効となるものである。また、ピン数（パッド数）が６ピンとなることにより、チップ面積が８ピンのものに比べて非常に小さくなり、歩留まり、コスト面でも非常に有利となるものである。
【００２８】
さらに、本実施の形態によれば、従来のような正確な1/2IDを作る必要がなくなり、シンプルな一対の分流素子（インピーダンスの等しい抵抗２本で可）でその機能を実現することができるものである。また、インピーダンスが等しければ、T/C AMP２の入力にオフセットが生じることがないため、従来のような乗除算機能に大きな誤差が生じたり、乗除算機能そのものが失われたりする心配がなくなるとともに、それを防止するためのオフセット調整用のポテンショメータも必要がなくなり、部品点数の削減、実装自由度の拡大、調整工数の削減、コストダウン等が可能となり、その価値は非常に大きいものである。
【００２９】
次に図２は、T/C AMP２および電圧降下素子３の具体的な構成例であり、ＰＮ接合素子４のダイオードD1,D2はＩＣでダイオードを構成する場合、実際にはトランジスタをダイオード接続するのが通常であるため図のような接続となる。
【００３０】
図２において、T/C AMP２は、４つのカレントミラー５ａ〜５ｄと２つのトランジスタQ1,Q2とから構成されており、１つのカレントミラーは３つのトランジスタQ5,Q6,Q7から構成されており、その接続構成は図の通りである。
【００３１】
電圧降下素子３は、次段のT/C AMP２の入力(Q1,Q2のベース)に適切な電位を与える役割を果たすものであり、順方向電圧降下を利用した２つのトランジスタQ8,Q9の間に、インピーダンス素子としての抵抗R3を接続した構成であるが、電圧を降下させるものであればゼナーダイオード等でも良い。
【００３２】
なお、ＰＮ接合素子４の他の構成例としては、図３のような一対のトランジスタQ3,Q4を用いても実現することができる。
【００３３】
次に図４は、電圧降下素子３、一対のＰＮ接合素子４、一対の分流素子R1,R2、電流源IDの配列を、図１の配列と逆にしたものであり、それ以外の点は同じ構成である。このような配列にしても、図１と同様の効果が得られる。
【００３４】
次に図５は、定電流源（除算回路の場合は第１の信号入力電流源）IDおよび第１の信号入力電流源（除算回路の場合は第２の信号入力電流源）Ixの具体的な構成例である。第１の信号入力電流源Ixを得るために、信号入力電圧源VxをトランジスタTrxのベースとTrdのベース間に印加し、Rxを図のように配置することにより、Rxの両端にVxと同電圧の電圧降下を発生させ、第１の信号入力電流源IDを得ることができる。
【００３５】
また、定電流源ID（除算回路の場合には第１の信号入力電流源）を得るために、定電圧源（除算回路の場合には第１の信号入力電圧源）VDをトランジスタTrDのベースに印加し、RDを図のように配置することにより、定電流源ID（除算回路の場合には第１の信号入力電流源）を得ることができる。なお、Vccはこの回路を稼動させるための乗除算回路駆動電源である。
【００３６】
（実施の形態２）
以下、本発明の実施の形態２の電力装置、すなわち実施の形態１の乗除算回路を利用した電力装置について、図面を参照しながら説明する。なお、従来の構成および実施の形態１と同様の構成については、同一符号を付すとともに、その説明を省略する。
【００３７】
図６、図７、図８は、実施の形態１の乗除算回路を利用した電力装置であり、特に放電灯（ランプ）の電子バラストに利用した例である。
【００３８】
図６は実施の形態１の乗算回路を利用した例であり、Vinはランプ用の駆動電源であり、DC/DCコンバータ６はDC/ACインバータ７の入力電圧を制御し、ランプ８の照度を制御している。DC/ACインバータ７は、DC/DCコンバータ６から入力されたDCをランプ８を適切なACに変換する機能を持つ。
【００３９】
VDはトランジスタTrDの機能を利用し、IDに流す電流を定電流にするための定電流源で、D10はトランジスタTrDのベースエミッタ間電圧降下の温度特性を打ち消すために設けたダイオードである。
【００４０】
Rx1,Rx2はDC/ACインバータ７の入力電圧（ACのランプ電圧とほぼ同電圧のDC電圧となる）を分圧する分圧抵抗で、Rx3はVDによって発生するオフセットを補正する補正抵抗である。VDの電圧がDC/ACインバータ７の入力電圧に対して無視できるぐらい小さい場合には問題がないが、無視できない場合、VDによるオフセット分をRx3により補正した方が、より正確に電圧電流変換を行うことができる。分圧した電圧をオペアンプOPxの非反転入力（＋入力）に印加し、反転入力（−入力）に抵抗Rxに発生する電圧降下を帰還させることにより、Ixをランプ電圧に比例した可変定電流源とすることができ、ランプ電圧を第１の信号入力電流源とすることができる。
【００４１】
R10はランプ電流検出用抵抗であり、その両端にDC/ACインバータ７の消費電流（ACのランプ電流値とほぼ同電流のDC電流となる）に比例したランプ電流信号を得るためのものである。得られたランプ電流信号はオペアンプOPyの増幅機能により(Ry1+Ry2)/Ry2倍増幅され、電圧電流変換抵抗Ryにより電流に変換され、ランプ電流信号を得ることができる。
【００４２】
ちなみにD11,D12は、図２のT/C AMP２内部のトランジスタQ5,Q6,Q7（図２に示す）で構成するカレントミラーの順方向電圧降下(VBE5+VBE6)を打ち消すためのレベルシフト機能と、順方向電圧降下の温度特性を打ち消すための温度補償用機能を果たすダイオードである。この回路によりIyをランプ電流に比例した可変定電流源とすることができ、ランプ電流を第２の信号入力電流源とすることができる。
【００４３】
T/C AMP２の出力からはランプ電圧とランプ電流の積に比例した電流が出力されるので、抵抗Roの両端にはランプ電圧とランプ電流の積（ランプ電力）に比例した電圧が得られる。その電圧と電力基準電圧VREFの比較増幅をオペアンプOP0で行い、その出力でDC/DCコンバータ６を制御することにより、ランプ８に印加する電力を一定に制御することができる。
【００４４】
以上のように、本実施の形態によれば、実施の形態１の乗除算回路を用いることにより、非常に簡単な構成でランプ用の電力装置を実現することができるものである。
【００４５】
次に図７は、実施の形態１の除算回路を利用した例であり、RD1,RD2はRx1,Rx2と同様ランプ電圧の分圧を行っている。これにより、第１の信号入力電流源IDはランプ電圧に比例したものとなる。Vxは電力基準電圧であり、その電圧に比例した第２の信号入力電流源Ixを得ることができる。
【００４６】
なお、電力基準電圧Vx（通常ツェーナーダイオード、シャントレギュレータＩＣ等で構成）の負電位側は、出力インピーダンスの低いオペアンプOPDの出力に接続されるので、電力基準電圧Vxを積み重ねる状態で配置し、電力基準電圧Vxを得るのに必要な動作電流IxBが、オペアンプOPDの出力に流れても電圧変動が極少となり、エラーが発生しない。なお、R12はVxの動作電流を得るためのバイアス用抵抗である。
【００４７】
また、トランジスタTrxのベースエミッタ間の順方向電圧はTrDのベースエミッタ間の順方向電圧が打ち消すので温度補償も兼ねることができる。
【００４８】
Vyは定電流源Iyを得るための定電圧源であり、D11,D12はカレントミラーの温度補償ダイオード、Ryは図６と同様電圧電流変換抵抗、R11はVyのバイアス用抵抗である。T/C AMP２の出力からは電力基準電圧をランプ電圧で除算した値に比例した電流が得られ、Roの両端には電力基準電圧をランプ電圧で除算した値に比例した電圧を得ることができる。そして、この電圧とランプ電流信号の比較増幅を行うことにより、図６と同様にランプ電力を一定に制御することができる。
【００４９】
図８は、図７の除算回路を利用した例において、ランプ電圧の信号とランプ電流の信号を入れ替えた実施例であり、その他の構成は図７の構成と同じである。
【産業上の利用可能性】
【００５０】
以上のように、本発明にかかる乗算回路、除算回路は、簡単な回路で電力を一定に制御する電力装置等に好適であり、放電灯（ランプ）等の電子バラスト等に利用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１における乗除算回路の構成を示す回路図
【図２】同乗除算回路の具体的な構成を示す回路図
【図３】同乗除算回路の具体的な構成を示す回路図
【図４】同乗除算回路の具体的な構成を示す回路図
【図５】同乗除算回路の具体的な構成を示す回路図
【図６】実施の形態２の乗算回路を放電灯用の電力装置に利用した回路図
【図７】実施の形態２の除算回路を放電灯用の電力装置に利用した回路図
【図８】図７の電力装置の他の構成例を示す回路図
【図９】従来の乗除算回路の構成を示す回路図
【符号の説明】
【００５２】
１，１０  ＩＣ（集積回路）
２  T/C AMP（トランスコンダクタンスアンプ）
３  電圧降下素子
４  ＰＮ接合素子
５  カレントミラー
６  DC/DCコンバータ
７  DC/ACインバータ
８  ランプ
ID  定電流源（除算回路では第１の信号入力電流源）
Ix  第１の信号入力電流源（除算回路では第２の信号入力電流源）
Iy  第２の信号入力電流源（除算回路では定電流源）
【図１】
2006133942.tif 000004
【図２】
2006133942.tif 000005
【図３】
2006133942.tif 000006
【図４】
2006133942.tif 000007
【図５】
2006133942.tif 000008
【図６】
2006133942.tif 000009
【図７】
2006133942.tif 000010
【図８】
2006133942.tif 000011
【図９】
2006133942.tif 000012