(57)【要約】【課題】  ノイズ及び消費電力を削減可能な検波回路を提供する。【解決手段】  入力端子１１にベースが接続され、第１検波電流が出力される第１出力端子１２にコレクタが接続された第１出力トランジスタＱ1、第１出力トランジスタＱ1のベースと高位電源ＶCCとの間に接続された第１負荷Ｚ1、高位電源ＶCCにベースが接続され、第２出力端子１３にコレクタが接続され、第１出力トランジスタＱ1とエミッタが互いに接続された第２出力トランジスタＱ2、第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれのエミッタと低位電源ＶSSとの間に接続された定電流源１０、第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれのエミッタと低位電源ＶSSとの間において定電流源１０と並列に接続された検波用コンデンサＣ2を備える。【選択図】    図１
2006109080.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号が入力される入力端子に制御電極が接続され、前記高周波信号の検波結果である第１検波電流が出力される第１出力端子に第１主電極が接続された第１出力トランジスタと、
前記第１出力トランジスタの前記制御電極と第１電源との間に接続された第１負荷と、
前記第１電源に制御電極が接続され、前記第１検波電流と逆相の第２検波電流が出力される第２出力端子に第１主電極が接続され、前記第１出力トランジスタと第２主電極が互いに接続された第２出力トランジスタと、
前記第１電源と電源電圧値の異なる第２電源と前記第１及び第２出力トランジスタのそれぞれの前記第２主電極との間に接続された定電流源と、
前記第２電源と前記第１及び第２出力トランジスタのそれぞれの前記第２主電極との間に接続された検波用コンデンサ
とを備えることを特徴とする検波回路。
【請求項２】
前記入力端子と前記第１出力トランジスタの前記制御電極との間に接続されたバイパスコンデンサを更に備えることを特徴とする請求項１に記載の検波回路。
【請求項３】
前記第２出力トランジスタの前記制御電極と前記第１電源との間に接続された第２負荷を更に備えることを特徴とする請求項１に記載の検波回路。
【請求項４】
前記第１検波電流及び前記第２検波電流に応じた電圧を出力する負荷回路を更に備えることを特徴とする請求項１に記載の検波回路。
【請求項５】
前記第１出力トランジスタ、前記第１負荷、前記第２出力トランジスタ、前記定電流源、及び前記検波用コンデンサは、同一の半導体チップ上にモノリシックに集積化されることを特徴とする請求項１に記載の検波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器等に実装される検波回路に関する。
【背景技術】
【０００２】
一般的な検波回路は、入力端子に入力された高周波信号を検波用ダイオードにより半波整流し、半波整流された高周波信号を検波用コンデンサにより平滑化することにより検波を行う（例えば、特許文献１参照）。検波回路の利得はゼロであるため、検波回路の出力には、検波結果を増幅する増幅回路が接続されることが多い。
【０００３】
しかしながら、移動体通信機器はバッテリにより駆動されるために消費電力量が制限される。よって、検波回路及び増幅回路のそれぞれの消費電力を削減することが望まれる。更に、検波回路及び増幅回路のそれぞれに使用される能動素子、即ち検波用ダイオード及び増幅回路内のトランジスタにおいてノイズが発生するため、検波回路及び増幅回路の全体の雑音指数（ＮＦ）特性が悪化する。
【特許文献１】特開２００１−２０３５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、ノイズ及び消費電力を削減可能な検波回路を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様は、（イ）高周波信号が入力される入力端子に制御電極が接続され、高周波信号の検波結果である第１検波電流が出力される第１出力端子に第１主電極が接続された第１出力トランジスタ；（ロ）第１出力トランジスタの制御電極と第１電源との間に接続された第１負荷；（ハ）第１電源に制御電極が接続され、第１検波電流と逆相の第２検波電流が出力される第２出力端子に第１主電極が接続され、第１出力トランジスタと第２主電極が互いに接続された第２出力トランジスタ；（ニ）第１電源と電源電圧値の異なる第２電源と第１及び第２出力トランジスタのそれぞれの第２主電極との間に接続された定電流源；（ホ）第２電源と第１及び第２出力トランジスタのそれぞれの第２主電極との間に接続された検波用コンデンサを備える検波回路であることを要旨とする。
【発明の効果】
【０００６】
本発明によれば、ノイズ及び消費電力を削減可能な検波回路を提供できる。
【発明を実施するための最良の形態】
【０００７】
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の第１及び第２の実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、以下の説明において、「接続され」の用語は、複数の回路要素間が物理的に接続されているか否かに関わらず、電気的に接続される状態を意味している。
【０００８】
（第１の実施の形態）
本発明の第１の実施の形態に係る検波回路１ａは図１に示すように、バイパスコンデンサＣ1、第１出力トランジスタＱ1、第２出力トランジスタＱ2、第１負荷Ｚ1、第２負荷Ｚ2、定電流源１０、及び検波用コンデンサＣ2を備える。第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれとしては、例えばｎｐｎ型のバイポーラトランジスタが使用できる。第１負荷Ｚ1及び第２負荷Ｚ2のそれぞれとしては、例えば抵抗又はインダクタ等が使用できる。第１出力トランジスタＱ1は、高周波信号ＲＦinが入力される入力端子１１に制御電極（ベース）が接続され、高周波信号ＲＦinの検波結果である第１検波電流が出力される第１出力端子１２に第１主電極（コレクタ）が接続される。第１負荷Ｚ1は、第１出力トランジスタＱ1のベースと高位電源ＶCCとの間に接続される。第２出力トランジスタＱ2は、第１電源（高位電源ＶCC）にベースが接続され、第１検波電流と逆相の第２検波電流が出力される第２出力端子１３にコレクタが接続され、第１出力トランジスタＱ1と第２主電極（エミッタ）が互いに接続される。定電流源１０は、第１電源と電源電圧値の異なる第２電源（低位電源ＶSS）と第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれのエミッタとの間に接続される。検波用コンデンサＣ2は、低位電源ＶSSと第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれのエミッタとの間に接続される。
【０００９】
検波回路１ａは、高周波信号ＲＦinを検波し、検波された高周波信号ＲＦinを増幅して出力する。即ち、検波回路１ａは、従来の検波回路及び増幅回路の機能を兼ねる構成である。但し、検波回路１ａは、検波結果を電流として出力するため、第１出力端子１２及び第２出力端子１３に対して図示を省略する負荷回路を接続することにより、検波結果を電圧とすることができる。
【００１０】
また、バイパスコンデンサＣ1は、入力端子１１と第１出力トランジスタＱ1のベースとの間に接続される。第２負荷Ｚ2は、第２出力トランジスタＱ2のベースと高位電源ＶCCとの間に接続される。尚、バイパスコンデンサＣ1及び第２負荷Ｚ2が省略される構成であっても良い。
【００１１】
図２は、検波回路１ａの各ノードの電圧波形を示すタイムチャートである。入力端子１１を介してノードｎ1に、図２（ａ）に示すような高周波信号ＲＦinが入力される。バイパスコンデンサＣ1は、入力端子１１に印加される直流（ＤＣ）電圧を遮断し、高周波信号ＲＦinのみを通過させ、ノードｎ2を介して第１出力トランジスタＱ1のベースに供給する。
【００１２】
また、第１出力トランジスタＱ1のベースには、高位電源ＶCCから第１負荷Ｚ1を介してＤＣ電圧が印加されている。よって、図２（ｂ）に示すように、ノードｎ2において第１負荷Ｚ1からのＤＣ電圧に高周波信号ＲＦinが重畳された電圧波形が生じる。したがって、比較的低いレベルの高周波信号ＲＦinを検波することが可能となる。尚、第２出力トランジスタＱ2のベースには、高位電源ＶCCから第２負荷Ｚ2を介して図２（ｃ）に示すようなＤＣ電圧が印加される。
【００１３】
更に、第１出力トランジスタＱ1のベースに図２（ｂ）に示す信号が供給されると、検波用コンデンサＣ2が充電され、ノードｎ4に図２（ｄ）に示す電圧波形が生じる。この結果、第１出力トランジスタＱ1のコレクタ電流、即ち第１検波電流は、図２（ｄ）と同様の波形を有する電流波形となる。尚、検波用コンデンサＣ2としては、通常のコンデンサに限らず配線容量等の寄生容量を利用しても良い。
【００１４】
また、第１出力トランジスタＱ1、第２出力トランジスタＱ2、及び定電流源１０により差動増幅回路が構成されているため、第２出力トランジスタＱ2のコレクタ電流、即ち第２検波電流の電流波形は、第１検波電流と逆相となる。尚、第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれとして、ｎｐｎ型のバイポーラトランジスタに代えてｎ型チャネルの電界効果型トランジスタ（ＦＥＴ）を使用しても良い。この場合、第１出力トランジスタＱ1は、第１出力端子１２にドレインが接続され、ノードｎ2にゲートが接続され、ノードｎ4にソースが接続される。第２出力トランジスタＱ2は、第２出力端子１３にドレインが接続され、ノードｎ3にゲートが接続され、ノードｎ4にソースが接続される。
【００１５】
このように、本発明の第１の実施の形態によれば、従来の検波用ダイオード及び増幅回路内のトランジスタのそれぞれの機能を第１出力トランジスタＱ1のみで実現できるため、検波用ダイオードを用いることなく検波回路１ａを構成できる。この結果、検波用ダイオードが発生するノイズ及び検波用ダイオードが消費する電流を削減できるため、高感度且つ低消費電力の検波回路１ａを提供できる。また、検波回路１ａに差動型の構成を採用することにより、ノイズ耐性を向上させて信頼性高く検波動作を行うことができる。
【００１６】
（第２の実施の形態）
本発明の第２の実施の形態として図３に示すように、検波回路１ｂを、例えばノンストップ自動料金収受システム（ＥＴＣ）等に使用される移動体通信機器に実装しても良い。図３に示す移動体通信機器は、アンテナ６、スイッチ回路７、起動制御回路１０ａ、送信回路４、受信回路５、及びベースバンドプロセッサ８を備える。起動制御回路１０ａは、移動体通信機器のスタンバイ時においても動作状態であり、アンテナ６が受信する高周波信号ＲＦinを監視する。
【００１７】
また、アンテナ６が高周波信号ＲＦinを受信すると、起動制御回路１０ａはベースバンドプロセッサ８に受信検知信号ＤＳを供給する。起動制御回路１０ａがベースバンドプロセッサ８に受信検知信号ＤＳを供給すると、ベースバンドプロセッサ８は送信回路４及び受信回路５を動作させて通信を行う。
【００１８】
更に、起動制御回路１０ａは、検波回路１ｂに加えて第１増幅回路３ａを備える。第１増幅回路３ａは、検波回路１ａの出力信号を増幅して受信検知信号ＤＳを生成する。検波回路１ｂは図４に示すように、第１出力端子１２及び第２出力端子１３に接続された負荷回路２を備える点が図１と異なる。
【００１９】
また、負荷回路２は、第１出力端子１２からの第１検波電流及び第２出力端子１３からの第２検波電流に応じた電圧を出力する。負荷回路２としては、例えばカレントミラー回路を使用した定電流負荷（アクティブロード）型の負荷回路が使用できる。或いは、負荷回路２として抵抗負荷型の負荷回路を用いても良い。この場合、負荷回路２の出力電圧が差動になるので、第１増幅回路３ａの構成も差動型に構成する必要がある。
【００２０】
更に、図４に示す第１増幅回路３ａは、例えば、加算回路３１、第１増幅器３２ａ、第２増幅器３３、及びローパスフィルタ（ＬＰＦ）３４を備える。加算回路３１の入力は、負荷回路２及びＬＰＦ３４のそれぞれの出力に接続される。第１増幅器３２ａの入力は加算回路３１の出力に接続される。第２増幅器３３の入力は第１増幅器３２ａの出力に接続される。ＬＰＦ３４の入力は第２増幅器３３の出力に接続される。第２増幅器３３及びＬＰＦ３４は直流帰還回路を構成し、第１増幅器３２ａの出力信号を安定させる。
【００２１】
ここで、起動制御回路１０ａの全体のＮＦは、初段の検波回路１ｂのＮＦによりほぼ決定される。図４に示す検波回路１ｂは、ＮＦを良好に保つことができるため、非常に高感度の起動制御回路１０ａを提供できる。更に、検波回路１ｂは低消費電力で動作可能であり、移動体通信機器のスタンバイ時における消費電力を大幅に削減することが可能となる。したがって、第２の実施の形態によれば、高感度且つ低消費電力の移動体通信機器を提供できる。
【００２２】
（第２の実施の形態の第１の変形例）
本発明の第２の実施の形態の第１の変形例として図５に示すように、起動制御回路１０ｂが第２増幅回路３ｃを更に備える構成でも良い。第２増幅回路３ｃは第１増幅回路３ａの出力信号を更に増幅してベースバンドプロセッサ８に供給する。尚、起動制御回路１０ｂが３つ以上の増幅回路を備える構成としても構わない。
【００２３】
（第２の実施の形態の第２の変形例）
本発明の第２の実施の形態の第２の変形例として図４に示す第１増幅回路３ａの接続関係を変更しても良い。図６に示す第１増幅回路３ｂにおいては、第２増幅器３３の入力が加算回路３１の出力に接続されている。第１増幅器３２ｂは、加算回路３１、第２増幅器３３、及びＬＰＦ３４により構成される直流帰還ループ外に接続される。
【００２４】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００２５】
上述した第２の実施の形態においては、検波回路１ｂを移動体通信機器に実装する場合を例に説明したが、移動体通信機器に限らず通常の無線通信装置等に利用可能である。
【００２６】
更に、図１に示すバイパスコンデンサＣ1、第１出力トランジスタＱ1、第２出力トランジスタＱ2、第１負荷Ｚ1、第２負荷Ｚ2、定電流源１０、及び検波用コンデンサＣ2を同一の半導体チップ上にモノリシックに集積化し、半導体集積回路として構成しても良い。
【００２７】
また、第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれとして、ｎｐｎ型のバイポーラトランジスタに代えて、ｐｎｐ型のバイポーラトランジスタを使用しても良い。或いは、第１出力トランジスタＱ1及び第２出力トランジスタＱ2のそれぞれにＦＥＴを使用する場合、ｐ型チャネルのＦＥＴを使用しても良い。
【００２８】
このように本発明は、ここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００２９】
【図１】第１の実施の形態に係る検波回路の構成例を示す回路図である。
【図２】第１の実施の形態に係る検波回路の各ノードの電圧波形を示すタイムチャートである。
【図３】第２の実施の形態に係る移動体通信機器の構成例を示すブロック図である。
【図４】第２の実施の形態に係る起動制御回路の構成例を示すブロック図である。
【図５】第２の実施の形態の第１の変形例に係る移動体通信機器の構成例を示すブロック図である。
【図６】第２の実施の形態の第２の変形例に係る第１増幅回路の構成例を示すブロック図である。
【符号の説明】
【００３０】
１ａ、１ｂ…検波回路
２…負荷回路
１０…定電流源
１１…入力端子
１２…第１出力端子
１３…第２出力端子
Ｃ1…バイパスコンデンサ
Ｃ2…検波用コンデンサ
Ｑ1…第１出力トランジスタ
Ｑ2…第２出力トランジスタ
Ｚ1…第１負荷
Ｚ2…第２負荷
【図１】
2006109080.tif 000003
【図２】
2006109080.tif 000004
【図３】
2006109080.tif 000005
【図４】
2006109080.tif 000006
【図５】
2006109080.tif 000007
【図６】
2006109080.tif 000008