(57)【要約】【課題】多ビットデータのビット間にサイクル周期を超えるスキューが生じ得る環境において、電子デバイスを適切に試験することができる。【解決手段】複数の入力端子から複数のパターンを入力して、入力端子間における複数のパターンのサイクルずれを調整する電子デバイスを試験する試験装置であって、複数のパターンを発生するパターン発生部と、複数の入力端子に対応して設けられ、対応する入力端子に入力されるパターンを、当該入力端子に対応して設定された遅延量分遅延させる複数の可変遅延部と、複数のパターンの少なくとも一部を順次選択し、参照パターンとして電子デバイスに供給する参照パターン選択部と、複数の可変遅延部のそれぞれの遅延量を変化させながら、電子デバイスが参照パターンに基づいて複数のパターンのサイクルずれを正しく調整できるか否かを試験する出力スキュー制御部とを備える試験装置を提供する。【選択図】図１
2006003221.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力端子から複数のパターンを入力して、入力端子間における前記複数のパターンのサイクルずれを調整する電子デバイスを試験する試験装置であって、
前記複数のパターンを発生するパターン発生部と、
前記複数の入力端子に対応して設けられ、対応する前記入力端子に入力される前記パターンを、当該入力端子に対応して設定された遅延量分遅延させる複数の可変遅延部と、
前記複数のパターンの少なくとも一部を順次選択し、参照パターンとして前記電子デバイスに供給する参照パターン選択部と、
前記複数の可変遅延部のそれぞれの遅延量を変化させながら、前記電子デバイスが前記参照パターンに基づいて前記複数のパターンのサイクルずれを正しく調整できるか否かを試験する出力スキュー制御部と
を備える試験装置。
【請求項２】
前記出力スキュー制御部は、前記複数の入力端子のそれぞれについて、当該入力端子に対応して設けられた前記可変遅延部の遅延量を変化させながら、前記電子デバイスが前記参照パターンに基づいて当該入力端子に入力されるパターンのサイクルずれを正しく調整できる当該遅延量の範囲を取得する請求項１記載の試験装置。
【請求項３】
前記電子デバイスに前記複数のパターンのサイクルずれの調整を指示する調整開始パターンを発生する調整開始パターン発生部を更に備え、
前記参照パターン選択部は、前記調整開始パターンを選択して前記参照パターンとして前記電子デバイスに供給した後、前記複数のパターンの少なくとも一部を順次選択して前記参照パターンとして前記電子デバイスに供給する
請求項１記載の試験装置。
【請求項４】
複数の出力端子の組によりデータを出力する電子デバイスを試験する試験装置であって、
前記複数の出力端子に対応して設けられ、対応する前記出力端子から出力される信号を、当該出力端子に対応して設定された遅延量分遅延させる複数の可変遅延部と、
前記複数の可変遅延部により遅延された複数の前記信号を含む入力データが、予め定められた特定データと一致するか否かを検出する特定データ検出部と、
予め定められた期間、前記入力データが前記特定データと一致しない場合に、前記複数の出力端子の少なくとも１つに対応する前記可変遅延部の遅延量を変更する入力スキュー制御部と
を備える試験装置。
【請求項５】
前記入力スキュー制御部は、前記複数の出力端子の少なくとも１つに対応する前記可変遅延部の遅延量を変更した後、前記特定データ検出部による前記入力データ及び前記特定データの一致検出を再度行わせる請求項４記載の試験装置。
【請求項６】
前記入力データ及び前記特定データの一致が検出された場合に、一致の検出後に入力される前記入力データを、当該入力データの期待値と比較する論理比較部を更に備える請求項４記載の試験装置。
【請求項７】
前記複数の出力端子に対応して設けられ、当該出力端子から出力される前記信号の系列であるパターンを、当該出力端子に対応して設定された特定パターンと比較する複数の特定パターン比較部を更に備え、
前記入力スキュー制御部は、
前記特定パターン比較部による比較結果に基づいて、前記複数の出力端子により同一データとして出力された前記複数の信号を同一サイクルに受信するように前記複数の可変遅延部のそれぞれの遅延量を設定し、
前記複数の特定パターン比較部による比較結果に基づいて前記複数の可変遅延部のそれぞれの遅延量を設定した後の予め定められた期間において、前記特定データ検出部により前記入力データ及び前記特定データの一致が検出されなかった場合に、前記複数の可変遅延部のそれぞれの遅延量を変更する
請求項４記載の試験装置。
【請求項８】
複数の入力端子から複数のパターンを入力して、入力端子間における前記複数のパターンのサイクルずれを調整する電子デバイスを試験する試験方法であって、
前記複数のパターンを発生するパターン発生段階と、
前記複数の入力端子に対応して設けられ、対応する前記入力端子に入力される前記パターンを、当該入力端子に対応して設定された遅延量分遅延させる複数の可変遅延段階と、
前記複数のパターンの少なくとも一部を順次選択し、参照パターンとして前記電子デバイスに供給する参照パターン選択段階と、
前記複数の可変遅延段階におけるそれぞれの遅延量を変化させながら、前記電子デバイスが前記参照パターンに基づいて前記複数のパターンのサイクルずれを正しく調整できるか否かを試験する出力スキュー制御段階と
を備える試験方法。
【請求項９】
複数の出力端子の組によりデータを出力する電子デバイスを試験する試験方法であって、
前記複数の出力端子に対応して設けられ、対応する前記出力端子から出力される信号を、当該出力端子に対応して設定された遅延量分遅延させる複数の可変遅延段階と、
前記複数の可変遅延段階により遅延された複数の前記信号を含む入力データが、予め定められた特定データと一致するか否かを検出する特定データ検出段階と、
予め定められた期間、前記入力データが前記特定データと一致しない場合に、前記複数の出力端子の少なくとも１つに対応する前記可変遅延段階の遅延量を変更する入力スキュー制御段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置及び試験方法に関する。特に本発明は、複数の入力端子又は複数の出力端子間におけるビット間のサイクルずれを許容する電子デバイスを試験する試験装置及び試験方法に関する。
【背景技術】
【０００２】
従来、例えば通信系の電子デバイスや通信装置の動作試験において、パルス・パターン・ジェネレータにより発生した試験パターンを試験対象の電子デバイス（DUT: Device Under Test）等に入力し、当該電子デバイス等から出力されたデータをエラー・ディテクタに入力して、エラーの有無やエラーレートを測定している。
【０００３】
このような電子デバイスの高速化に伴い、多ビットデータのビット間にサイクル周期を超えるスキューが生じ得る。このため、近年、受信側の電子デバイスでビット間のサイクルずれを補正する伝送方式が採用されつつある。
【０００４】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような電子デバイスを試験する場合、電子デバイスに対して試験パターンを出力するパルス・パターン・ジェネレータ、及び、電子デバイスから出力されたデータを入力するエラー・ディテクタにおいて、上記の伝送方式に対応する処理を行うことが望ましい。
【０００６】
すなわち、電子デバイスに対して試験パターンを出力する側においては、電子デバイスにおけるビット間のサイクルずれの調整機能を試験することができるパルス・パターン・ジェネレータを提供することが望まれる。
【０００７】
また、電子デバイスから出力されたデータを入力する側においては、電子デバイスからの出力におけるビット間のスキューが仕様の範囲内であるかを検出すると共に、仕様の範囲内においてビット間のスキューを調整したデータについてエラーの有無を検出することができるエラー・ディテクタを提供することが望まれる。
【０００８】
そこで本発明は、上記の課題を解決することのできる試験装置及び試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００９】
本発明の第１の形態によると、複数の入力端子から複数のパターンを入力して、入力端子間における前記複数のパターンのサイクルずれを調整する電子デバイスを試験する試験装置であって、前記複数のパターンを発生するパターン発生部と、前記複数の入力端子に対応して設けられ、対応する前記入力端子に入力される前記パターンを、当該入力端子に対応して設定された遅延量分遅延させる複数の可変遅延部と、前記複数のパターンの少なくとも一部を順次選択し、参照パターンとして前記電子デバイスに供給する参照パターン選択部と、前記複数の可変遅延部のそれぞれの遅延量を変化させながら、前記電子デバイスが前記参照パターンに基づいて前記複数のパターンのサイクルずれを正しく調整できるか否かを試験する出力スキュー制御部とを備える試験装置を提供する。
【００１０】
前記出力スキュー制御部は、前記複数の入力端子のそれぞれについて、当該入力端子に対応して設けられた前記可変遅延部の遅延量を変化させながら、前記電子デバイスが前記参照パターンに基づいて当該入力端子に入力されるパターンのサイクルずれを正しく調整できる当該遅延量の範囲を取得してもよい。
【００１１】
前記電子デバイスに前記複数のパターンのサイクルずれの調整を指示する調整開始パターンを発生する調整開始パターン発生部を更に備え、前記参照パターン選択部は、前記調整開始パターンを選択して前記参照パターンとして前記電子デバイスに供給した後、前記複数のパターンの少なくとも一部を順次選択して前記参照パターンとして前記電子デバイスに供給してもよい。
【００１２】
本発明の第２の形態によると、複数の出力端子の組によりデータを出力する電子デバイスを試験する試験装置であって、前記複数の出力端子に対応して設けられ、対応する前記出力端子から出力される信号を、当該出力端子に対応して設定された遅延量分遅延させる複数の可変遅延部と、前記複数の可変遅延部により遅延された複数の前記信号を含む入力データが、予め定められた特定データと一致するか否かを検出する特定データ検出部と、予め定められた期間、前記入力データが前記特定データと一致しない場合に、前記複数の出力端子の少なくとも１つに対応する前記可変遅延部の遅延量を変更する入力スキュー制御部とを備える試験装置を提供する。
【００１３】
前記入力スキュー制御部は、前記複数の出力端子の少なくとも１つに対応する前記可変遅延部の遅延量を変更した後、前記特定データ検出部による前記入力データ及び前記特定データの一致検出を再度行わせてもよい。
【００１４】
前記入力データ及び前記特定データの一致が検出された場合に、一致の検出後に入力される前記入力データを、当該入力データの期待値と比較する論理比較部を更に備えてもよい。
【００１５】
前記複数の出力端子に対応して設けられ、当該出力端子から出力される前記信号の系列であるパターンを、当該出力端子に対応して設定された特定パターンと比較する複数の特定パターン比較部を更に備え、前記入力スキュー制御部は、前記特定パターン比較部による比較結果に基づいて、前記複数の出力端子により同一データとして出力された前記複数の信号を同一サイクルに受信するように前記複数の可変遅延部のそれぞれの遅延量を設定し、前記複数の特定パターン比較部による比較結果に基づいて前記複数の可変遅延部のそれぞれの遅延量を設定した後の予め定められた期間において、前記特定データ検出部により前記入力データ及び前記特定データの一致が検出されなかった場合に、前記複数の可変遅延部のそれぞれの遅延量を変更してもよい。
【００１６】
本発明の第３の形態によると、複数の入力端子から複数のパターンを入力して、入力端子間における前記複数のパターンのサイクルずれを調整する電子デバイスを試験する試験方法であって、前記複数のパターンを発生するパターン発生段階と、前記複数の入力端子に対応して設けられ、対応する前記入力端子に入力される前記パターンを、当該入力端子に対応して設定された遅延量分遅延させる複数の可変遅延段階と、前記複数のパターンの少なくとも一部を順次選択し、参照パターンとして前記電子デバイスに供給する参照パターン選択段階と、前記複数の可変遅延段階におけるそれぞれの遅延量を変化させながら、前記電子デバイスが前記参照パターンに基づいて前記複数のパターンのサイクルずれを正しく調整できるか否かを試験する出力スキュー制御段階とを備える試験方法を提供する。
【００１７】
本発明の第４の形態によると、複数の出力端子の組によりデータを出力する電子デバイスを試験する試験方法であって、前記複数の出力端子に対応して設けられ、対応する前記出力端子から出力される信号を、当該出力端子に対応して設定された遅延量分遅延させる複数の可変遅延段階と、前記複数の可変遅延段階により遅延された複数の前記信号を含む入力データが、予め定められた特定データと一致するか否かを検出する特定データ検出段階と、予め定められた期間、前記入力データが前記特定データと一致しない場合に、前記複数の出力端子の少なくとも１つに対応する前記可変遅延段階の遅延量を変更する入力スキュー制御段階とを備える試験方法を提供する。
【００１８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１９】
本発明によれば、多ビットデータのビット間にサイクル周期を超えるスキューが生じ得る環境において、電子デバイスを適切に試験することができる。
【発明を実施するための最良の形態】
【００２０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２１】
図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０が試験する対象となる電子デバイス２０（DUT）は、複数の入力端子から複数のパターンPAT_A〜Dを入力して、入力端子間における複数のパターンPAT_A〜Dのサイクルずれを、参照パターン入力端子に入力されるパターンに基づいて調整する機能を有する。そして、本実施形態に係る試験装置１０は、パルス・パターン・ジェネレータ１００及びエラー・ディテクタ１６０を備え、電子デバイス２０におけるビット間のサイクルずれの調整機能を試験することができる。
【００２２】
パルス・パターン・ジェネレータ１００は、パターン発生部１１０と、複数の可変遅延部１２０（１２０ａ〜ｄ）と、調整開始パターン発生部１５０と、参照パターン選択部１３０と、出力スキュー制御部１４０とを有する。パターン発生部１１０は、複数のパターンPG_A〜PG_Dを発生する。複数の可変遅延部１２０（１２０ａ〜ｄ）は、電子デバイス２０の複数の入力端子に対応して１対１に設けられる。そして、各可変遅延部１２０は、当該可変遅延部１２０に対応する電子デバイス２０の入力端子に入力される信号の系列であるパターンを、当該入力端子に対応して設定された遅延量分遅延させる。この結果、パターン発生部１１０により発生された複数のパターンPG_A〜PG_Dは、可変遅延部１２０ａ〜ｄにより遅延されて、遅延された複数のパターンPAT_A〜Dとして電子デバイス２０へ出力される。
【００２３】
調整開始パターン発生部１５０は、調整開始パターンSPを発生する。ここで、調整開始パターンとは、電子デバイス２０に対して、複数のパターンPAT_A〜Dのサイクルずれの調整を指示するために、電子デバイス２０の参照パターン入力端子に入力されるパターンである。
【００２４】
参照パターン選択部１３０は、複数のパターンPG_A〜Dの少なくとも一部を順次選択し、参照パターンREF_PTとして電子デバイス２０に供給する。より具体的には、参照パターン選択部１３０は、サイクルずれの調整を開始させる指示を出力スキュー制御部１４０から受けると、まず、調整開始パターン発生部１５０により発生された調整開始パターンを選択して、参照パターンREF_PTとして電子デバイス２０に供給する。その後、参照パターン選択部１３０は、複数のパターンPG_A〜Dの少なくとも一部を順次選択して、参照パターンREF_PTとして電子デバイス２０に供給する。
【００２５】
参照パターン選択部１３０は、参照パターン選択制御部１３２と、セレクタ１３４とを含む。参照パターン選択制御部１３２は、サイクルずれの調整を開始させる指示を出力スキュー制御部１４０から受けると、セレクタ１３４に対して選択制御信号RF_CNTを出力する。セレクタ１３４は、選択制御信号RF_CNTに基づいて、調整開始パターンSP、パターンPG_A、パターンPG_B、パターンPG_C、パターンPG_Dを順次選択し、参照パターンREF_PTとして出力する。電子デバイス２０は、調整開始パターンSPを受けてサイクルずれの調整を開始し、その後参照パターンREF_PTとして供給されるパターンPG_A〜Dに基づいて、複数の入力端子から入力される複数のパターンPAT_A〜Dのサイクルずれを調整する。
【００２６】
出力スキュー制御部１４０は、複数の可変遅延部１２０ａ〜ｄのそれぞれの遅延量を変化させながら、電子デバイス２０が参照パターンに基づいて複数のパターンのサイクルずれを正しく調整できるか否かを試験する。以上に代えて、出力スキュー制御部１４０は、パルス・パターン・ジェネレータ１００の外部に設けられたコンピュータにより実現され、ソフトウェア処理により上記の動作を行ってもよい。
【００２７】
エラー・ディテクタ１６０は、期待値パターン発生部１７０と、論理比較部１８０とを有する。期待値パターン発生部１７０は、電子デバイス２０が出力する１又は複数の出力パターンに対する１又は複数の期待値パターンを格納する。論理比較部１８０は、パルス・パターン・ジェネレータ１００から電子デバイス２０へ入力された複数のパターンPAT_A〜Dに対応して電子デバイス２０が出力する１又は複数の出力パターンRCVと、期待値パターン発生部１７０に格納された１又は複数の期待値パターンとを比較して、比較結果をパルス・パターン・ジェネレータ１００内の出力スキュー制御部１４０に対して出力する。この比較結果を受けて、出力スキュー制御部１４０は、電子デバイス２０がビット間のサイクルずれを正しく調整できたか否かを判断する。
【００２８】
以上に示したように、本実施形態に係る試験装置１０によれば、複数の可変遅延部１２０のそれぞれの遅延量を変化させながら、複数の可変遅延部１２０による複数のパターンPAT_A〜Dのサイクルずれを電子デバイス２０が調整できるか否かを試験することができる。
【００２９】
図２は、本実施形態に係る電子デバイス２０によるサイクルずれの調整動作を示す。
まず、基準チャネルから参照パターンREF_PTとして予め定められた長さの特定パターン２００が入力されると、電子デバイス２０は、サイクルずれの調整を開始する。次に、基準チャネルから参照パターンREF_PTとして予め定められた長さの参照パターン２１０ａが入力され、参照パターン２１０ａと同一のパターン２２０ａが入力端子Aから入力されると、電子デバイス２０は、参照パターン２１０ａの受信サイクルにパターン２２０ａの受信サイクルを一致させるように入力端子Aに対応する遅延量を設定する。本図において、参照パターン２１０ａ及びパターン２２０ａは同一サイクルに受信されているため、電子デバイス２０は、入力端子Aに対応する遅延量を変更しない。
【００３０】
次に、基準チャネルから参照パターンREF_PTとして予め定められた長さの参照パターン２１０ｂが入力され、参照パターン２１０ｂと同一のパターン２２０ｂが入力端子Bから入力されると、電子デバイス２０は、参照パターン２１０ｂの受信サイクルにパターン２２０ｂの受信サイクルを一致させるように入力端子Bに対応する遅延量を設定する。本図において、パターン２２０ｂは、参照パターン２１０ａに対して１サイクル遅延しているため、電子デバイス２０は、入力端子Bに対応する遅延量を１サイクル分減じて同一サイクルとなるように調整する。
【００３１】
同様に、電子デバイス２０は、入力端子C及びDに対応する遅延量を２サイクル分及び３サイクル分それぞれ減じ、参照パターン２１０ｃ及びパターン２２０ｃと、参照パターン２１０ｄ及びパターン２２０ｄとが同一サイクルとなるように調整する。
【００３２】
図３は、本実施形態に係る電子デバイス２０によりサイクルずれを調整されたパターン２２０を示す。図２に示したサイクルずれの調整動作により、電子デバイス２０は、送信側の電子デバイスから同一サイクルに送信される複数のパターンを、同一サイクルのパターンとして受信することができる。
【００３３】
例えば、電子デバイス２０は、サイクル８〜１１において入力端子A〜Dに対してそれぞれ出力された、複数のパターン{A8, A9, A10, A11}（＝パターン２２０ａ）、{B8, B9, B10, B11}、{C8, C9, C10, C11}、及び{D8, D9, D10, D11}を同一サイクルのパターンとして受信することができる。同様に、電子デバイス２０は、サイクル１２〜１５、１６〜１９、及び２０〜２３において入力端子A〜Dに対してそれぞれ出力された複数のパターンについても、同一サイクルのパターンとして受信することができる。
【００３４】
以上に示したように、電子デバイス２０は、入力端子間における複数のパターンPAT_A〜Dのサイクルずれを、参照パターン入力端子に入力されるパターンに基づいて調整することができる。
【００３５】
図４は、本実施形態に係るパルス・パターン・ジェネレータ１００によりパターン３１０ａ〜ｄが出力されるタイミングの一例を示す。まず、出力スキュー制御部１４０は、複数の可変遅延部１２０ａ〜ｄのそれぞれの遅延量を設定し、パターン発生部１１０に対して複数のパターンPG_A〜Dの発生を指示すると共に、参照パターン選択部１３０に対して電子デバイス２０のサイクルずれの調整開始を指示する。
【００３６】
サイクルずれの調整を開始する指示を受けると、参照パターン選択制御部１３２は、選択制御信号RF_CNTを、特定パターン２００の長さにより規定されるサイクルの間０とする。この選択制御信号RF_CNTを受けて、セレクタ１３４は、調整開始パターン発生部１５０から出力される特定パターン２００を選択し、参照パターンREF_PTとして電子デバイス２０へ出力する。
【００３７】
次に、特定パターン２００の出力を終えたサイクル８から１１において、参照パターン選択制御部１３２は、選択制御信号RF_CNTを参照パターン２１０ａの長さにより規定されるサイクルの間１とする。この選択制御信号RF_CNTを受けて、セレクタ１３４は、パターン発生部１１０から出力されるパターン３００ａを選択し、参照パターン２１０ａとして電子デバイス２０へ出力する。また、パターン発生部１１０から出力されるパターン３００ａは、可変遅延部１２０ａにより遅延されて、パターン３１０ａとして電子デバイス２０へ出力される。本図において、可変遅延部１２０ａは、遅延サイクル数が０に設定されているため、パターン３００ａは遅延されずにパターン３１０ａとして電子デバイス２０へ出力される。
【００３８】
次に、参照パターン２１０ａの出力を終えたサイクル１２から１５において、参照パターン選択制御部１３２は、選択制御信号RF_CNTを参照パターン２１０ｂの長さにより規定されるサイクルの間２とする。この選択制御信号RF_CNTを受けて、セレクタ１３４は、パターン発生部１１０から出力されるパターン３００ｂを選択し、参照パターン２１０ｂとして電子デバイス２０へ出力する。また、パターン発生部１１０から出力されるパターン３００ｂは、可変遅延部１２０ｂにより遅延されて、パターン３１０ｂとして電子デバイス２０へ出力される。本図において、可変遅延部１２０ｂは、遅延サイクル数が１に設定されているため、パターン３００ｂは１サイクル分遅延されてパターン３１０ｂとして電子デバイス２０へ出力される。
【００３９】
以下同様にして、参照パターン選択部１３０は、サイクル１６から１９においてパターン３００ｃを選択し、サイクル２０から２３においてパターン３００ｄを選択して、それぞれ参照パターン２１０ｃ及び参照パターン２１０ｄとして電子デバイス２０へ出力する。また、パターン３００ｃ及びパターン３００ｄは、可変遅延部１２０ｃ及び可変遅延部１２０ｄによりそれぞれ遅延されて、パターン３１０ｃ及びパターン３１０ｄとして電子デバイス２０へ出力される。
【００４０】
電子デバイス２０は、上記の特定パターン２００及び参照パターン２１０ａ〜ｄを参照パターン入力端子から入力し、パターン３１０ａ〜ｄを入力端子A〜Dから入力して、サイクルずれの調整を行う。エラー・ディテクタ１６０内の論理比較部１８０は、入力端子A〜Dに入力される複数のパターンに対して電子デバイス２０から出力される出力パターンと、期待値パターン発生部１７０に格納された期待値パターンとを比較する。そして、論理比較部１８０は、出力パターン及び期待値パターンが一致する場合に、電子デバイス２０が複数のパターン３１０のサイクルずれを正しく調整できたと判断する。一方、出力パターン及び期待値パターンが一致しない場合に、電子デバイス２０が複数のパターン３１０のサイクルずれを正しく調整できなかったと判断する。ここで、期待値パターンと比較される出力パターンは、電子デバイス２０のデータ出力端子等から出力されるパターンであってよく、これに代えて、サイクルずれの調整完了又はサイクルずれの調整エラー等の、サイクルずれの調整の良否を示す信号として出力されるパターンであってもよい。
【００４１】
次に、出力スキュー制御部１４０は、エラー・ディテクタ１６０による比較結果を受けると、複数の可変遅延部１２０の遅延量を変化させて複数のパターン３１０のサイクルずれの量を変更する。そして、出力スキュー制御部１４０は、電子デバイス２０が、遅延量が変更された複数のパターン３１０のサイクルずれを調整できるか否かを、以上に示した手順により試験する。
【００４２】
以上において、出力スキュー制御部１４０は、複数の入力端子A〜Dのそれぞれについて、当該入力端子に対応して設けられた可変遅延部１２０の遅延量を変化させながら、電子デバイス２０が参照パターン２１０に基づいて当該入力端子に入力されるパターン３１０のサイクルずれを正しく調整できる可変遅延部１２０の遅延量の範囲を取得してもよい。これにより、試験装置１０は、電子デバイス２０が仕様の範囲内において複数のパターン３１０のサイクルずれを調整できるか否かを試験し、不良品を選別することができる。
【００４３】
以上に示した試験装置１０によれば、電子デバイス２０における、複数の入力端子から入力される複数のパターンのサイクルずれの調整機能を適切に試験することができる。
【００４４】
図５は、本実施形態の変形例に係る試験装置１０の構成を示す。本変形例に係る試験装置１０が試験する対象となる電子デバイス２０（DUT）は、１又は複数の入力端子から１又は複数のパターンを入力し、入力されたパターンに応じて複数の出力端子の組によりデータを出力する。すなわち、電子デバイス２０は、出力すべきデータを、複数の出力端子によりパラレルに出力する。
【００４５】
ここで、本変形例に係る試験装置１０による試験対象の電子デバイス２０は、電子デバイス２０により出力されたデータのビット間のスキューを調整する機能を有する受信側デバイスに接続されることを前提として設計されている。このような電子デバイス２０を試験することを目的として、本変形例に係る試験装置１０は、パルス・パターン・ジェネレータ１００及びエラー・ディテクタ１６０を備え、エラー・ディテクタ１６０において電子デバイス２０が出力するデータのビット間のスキューが仕様の範囲内であるかを検出すると共に、ビット間のスキューを調整したデータについて期待値データとの比較を行う。
【００４６】
パルス・パターン・ジェネレータ１００は、１又は複数のパターンを発生して出力し、電子デバイス２０の入力端子に入力させる。本変形例に係るパルス・パターン・ジェネレータ１００は、図１に示したパルス・パターン・ジェネレータ１００と同様の機能及び構成を採るため、以下相違点を除き説明を省略する。エラー・ディテクタ１６０は、電子デバイス２０の複数の出力端子から出力される複数の信号を入力し、ビット間のスキュー量の良否や、ビット間のスキューを調整したデータの良否を判断する。
【００４７】
図６は、本実施形態の変形例に係るエラー・ディテクタ１６０の構成を示す。エラー・ディテクタ１６０は、複数の可変遅延部６００（６００ａ〜ｐ）と、複数の特定パターン格納部６２５（６２５ａ〜ｐ）と、複数の特定パターン比較部６２０（６２０ａ〜ｐ）と、特定データ格納部６５０と、特定データ検出部６４０と、入力スキュー制御部６３０と、期待値データ発生部６７０と、論理比較部６８０とを有する。
【００４８】
複数の可変遅延部６００は、複数の出力端子に対応して設けられ、対応する出力端子から出力される信号RCVx（一例としてxは0から15までの値）を、当該出力端子に対応して設定された遅延量分遅延させる。可変遅延部６００ａは、縦続して接続された複数のＦＦ６０５ａ（フリップフロップ６０５ａ）と、いずれかのＦＦ６０５ａの出力を選択するセレクタ６１０ａとを含む。
【００４９】
最初の段に位置するＦＦ６０５ａは、対応する出力端子0から出力される信号RCV0を入力し、クロックCKで取り込んで出力する。次段以降に位置するＦＦ６０５ａは、前段のＦＦ６０５から出力される信号を次のサイクルのクロックCKで取り込むことにより、１サイクル遅延させて出力する。セレクタ６１０ａは、複数のＦＦ６０５ａの出力のいずれかを、入力スキュー制御部６３０からの遅延量選択信号DL_Sel0に基づいて選択し、信号RCV0を指定された遅延量だけ遅延させた信号RCV_S0として出力する。セレクタ６１０ｂ〜ｐは、セレクタ６１０ａと同様の構成を採り、電子デバイス２０の出力端子1〜15から出力される信号RCV1〜15を遅延させた信号RCV_S1〜15を出力する。
【００５０】
複数の特定パターン格納部６２５は、電子デバイス２０の複数の出力端子0〜15に対応して設けられ、対応する出力端子に対して設定されたビット列である特定パターンを格納する。複数の特定パターン比較部６２０は、電子デバイス２０の複数の出力端子0〜15に対応して設けられ、当該出力端子から出力される信号の系列であるパターンを、当該出力端子に対応する特定パターン格納部６２５に格納された特定パターンと比較する。そして、特定パターン比較部６２０ａ〜ｐは、当該出力端子から出力されたパターンが特定パターンと一致した場合に、一致したことを示すパターンハント信号Hunt0〜15を入力スキュー制御部６３０へ出力する。
【００５１】
特定データ格納部６５０は、予め定められた特定データを格納する。特定データ検出部６４０は、複数の可変遅延部６００ａ〜ｐにより遅延された複数の信号RCV_S0〜15を含む入力データが、特定データ格納部６５０に格納された特定データと一致するか否かを検出する。そして、特定データ検出部６４０は、入力データが特定データと一致した場合に、一致したことを示すデータハント信号Huntを入力スキュー制御部６３０へ出力する。
【００５２】
入力スキュー制御部６３０は、複数の特定パターン比較部６２０による比較結果に基づいて、複数の出力端子0〜15により同一データとして出力された複数の信号を、同一サイクルに受信するように複数の可変遅延部６００ａ〜ｐのそれぞれの遅延量を設定する。この設定後、入力スキュー制御部６３０は、期待値データの発生を期待値データ発生部６７０に指示する期待値データ発生信号REF_Startを期待値データ発生部６７０へ出力すると共に、電子デバイス２０により出力されるデータと期待値データとの比較の開始を指示する同期イネーブル信号SYNC_ENを論理比較部６８０へ出力する。
【００５３】
また、入力スキュー制御部６３０は、予め定められた期間入力データが特定データと一致しない場合に、複数の出力端子の少なくとも１つに対応する可変遅延部６００の遅延量を変更し、サイクルずれを調整する。この調整後、入力スキュー制御部６３０は、特定データ検出部６４０による入力データ及び特定データの一致検出を再度行わせる。より具体的には、入力スキュー制御部６３０は、まず、スキューを調整した旨を示すスキュー調整信号をパルス・パターン・ジェネレータ１００内の出力スキュー制御部１４０へ出力し、パルス・パターン・ジェネレータ１００に試験を再実行させて、電子デバイス２０から上記の特定データを再度出力させる。この結果、特定データ検出部６４０は、サイクルずれが正しく調整できていれば、入力データ及び上記の特定データの一致を検出することができる。一方、試験の再実行においても予め定められた期間入力データが上記の特定データと一致しない場合には、入力スキュー制御部６３０は、再度可変遅延部６００の遅延量を変更し、試験を更に再実行させる。そして、入力データ及び上記の特定データの一致が検出された場合に、入力スキュー制御部６３０は、期待値データ発生信号REF_Startを期待値データ発生部６７０へ出力すると共に、同期イネーブル信号SYNC_ENを論理比較部６８０へ出力する。
【００５４】
また、入力スキュー制御部６３０は、サイクルずれの調整の結果遅延量が電子デバイス２０の仕様の範囲外であった場合に、電子デバイス２０の不良を検出し、スキュー範囲エラー信号をパルス・パターン・ジェネレータ１００内の出力スキュー制御部１４０へ出力する。これを受けて、出力スキュー制御部１４０は、パルス・パターン・ジェネレータ１００による、当該電子デバイス２０に対するパターンの発生を停止させる。
【００５５】
期待値データ発生部６７０は、期待値データ発生信号REF_Startを受けると、複数の出力端子0〜15に対応する入力データの期待値である期待値データを出力する。論理比較部６８０は、同期イネーブル信号SYNC_ENを受けると、複数の出力端子から出力され、各ビットがそれぞれ可変遅延部６００ａ〜ｐにより遅延された入力データと、期待値データ発生部６７０により出力された期待値データとを比較する。また、論理比較部６８０は、比較結果をパルス・パターン・ジェネレータ１００内の出力スキュー制御部１４０へ出力し、試験を継続するか否かを出力スキュー制御部１４０により制御させてもよい。
【００５６】
図７は、本実施形態の変形例に係る遅延量設定動作を示す。まず、パルス・パターン・ジェネレータ１００は、１又は複数のパターンを発生して電子デバイス２０へ入力し、電子デバイス２０から複数のパターン７００（７００ａ〜ｐ）を出力させる。次に、複数の特定パターン比較部６２０のそれぞれは、対応する出力端子から出力されるパターン７００と、対応する特定パターン格納部６２５に格納された特定パターンとの一致を検出する。本図の例においては、パターン７００ａはパターン７００ｂ〜ｐに対し２サイクル先行しているため、特定パターン比較部６２０ａがパターンハント信号Hunt0を出力してから２サイクル後に、特定パターン比較部６２０ｂ〜ｐがパターンハント信号Hunt1〜15を出力する。
【００５７】
次に、入力スキュー制御部６３０は、複数の出力端子のそれぞれについて、当該出力端子から出力されたパターンが特定パターンと一致してから全出力端子について特定パターンとの一致が検出されるまでのサイクル数をDL_Selxとしてカウントする。そして、入力スキュー制御部６３０は、カウントしたDL_Selxを、可変遅延部６００の遅延量として設定する。これにより入力スキュー制御部６３０は、各パターン７００を、全パターン７００が特定パターンと一致するサイクルに遅延させるように、可変遅延部６００の遅延量を設定することができる。
【００５８】
次に、入力スキュー制御部６３０は、全出力端子について特定パターンとの一致が検出されると、期待値データ発生信号REF_Start及び同期イネーブル信号SYNC_ENを出力する。これを受けて、期待値データ発生部６７０は、期待値データExc、Exd、…をREF_Data0-15として論理比較部６８０へ出力する。また、論理比較部６８０は、同期イネーブル信号SYNC_ENを受けて、当該サイクル以降の入力データと、期待値データとの比較を開始する。この結果、データ７２０以降の入力データが対応する期待値データと比較される。
【００５９】
また、パルス・パターン・ジェネレータ１００が同一の試験を繰返し実行する場合、再び特定パターンと比較されるべき複数のパターン７１０が電子デバイス２０から出力されると、複数の可変遅延部６００は、既に設定されている遅延量に基づいて複数の信号RCV0〜15を遅延させてデータ列７３０とする。そして、論理比較部６８０は、データ列７３０を期待値データと比較する。
【００６０】
以上に示したエラー・ディテクタ１６０によれば、電子デバイス２０から出力される複数のパターン７００のそれぞれに含まれる特定パターンとの一致を検出し、検出した結果に基づいてビット間のスキューを設定することができる。この結果、エラー・ディテクタ１６０は、電子デバイス２０から入力される入力データと期待値データとの比較を、当該設定に基づいて行うことができ、また、スキューの調整量が仕様の範囲外であった場合にはエラーを検出することができる。
【００６１】
図８は、本実施形態の変形例に係る遅延量変更動作を示す。まず、パルス・パターン・ジェネレータ１００は、１又は複数のパターンを発生して電子デバイス２０へ入力し、電子デバイス２０の複数の出力端子0〜15から複数の信号８００の組によるデータを出力させる。次に、複数の可変遅延部６００は、複数の信号８００を、入力スキュー制御部６３０により設定された遅延量だけそれぞれ遅延させる。
【００６２】
本図の例において、複数の信号８００（{a0, a1, …, a15}）からなる入力データはサイクルずれを生じており、a0のみが２サイクル先行している。この場合、特定データ検出部６４０は、同一サイクルの信号の組である{c0, a1, …, a15}と特定データ格納部６５０に格納された特定データ{a0, a1, …, a15}とを比較するため、入力データ及び特定データの一致を検出することができない。そこで、予め定められた期間入力データ及び特定データの一致が検出できない場合、入力スキュー制御部６３０は、複数の可変遅延部６００の少なくとも１つの遅延量を変更する。本例においては、出力端子0に対応する可変遅延部６００ａの遅延量を１サイクル分増加させている。
【００６３】
次に、入力スキュー制御部６３０は、スキュー調整信号をパルス・パターン・ジェネレータ１００へ出力し、電子デバイス２０により複数の信号８１０（{a0, a1, …, a15}）を再度出力させて、特定データ検出部６４０による入力データ及び特定データの一致検出を再度行わせる。そして、予め定められた期間入力データ及び特定データの一致が検出できない場合、入力スキュー制御部６３０は、更に複数の可変遅延部６００の少なくとも１つの遅延量を変更し、電子デバイス２０により複数の信号８２０を出力させて、特定データ検出部６４０による入力データ及び特定データの一致検出を再度行わせる。本例においては、出力端子0に対応する可変遅延部６００ａの遅延量を更に１サイクル分増加させている。
【００６４】
上記の遅延量の変更を繰り返すことにより、入力スキュー制御部６３０は、同一データとして出力された複数の信号を同一サイクルに受信するように、複数の信号の組におけるビット間のスキューを調整することができる。例えば、図７に示した遅延量の設定が既に行われている場合、新たにサイクルずれが生じる可能性が低いことから、入力スキュー制御部６３０は、１ビットずつ順に前後させることで、大部分のスキューを調整することができる。
【００６５】
以上に示した遅延量変更動作によれば、エラー・ディテクタ１６０は、入力データ及び特定データが一致するか否かに基づいて、複数の信号RCV0〜15の間のスキューを調整することができる。これにより、エラー・ディテクタ１６０は、複数サイクルに渡って比較される特定パターンを用いるのに代えて、１サイクル又は特定パターンと比較し少ないサイクルを用いて出力されるデータと特定データとを比較して、スキューを調整することができる。
【００６６】
エラー・ディテクタ１６０は、複数の特定パターン比較部６２０による特定パターンを用いたスキューの設定と、特定データ検出部６４０による特定データを用いたスキューの調整とを、次に示すように使い分けてもよい。すなわち例えば、まずエラー・ディテクタ１６０は、試験の開始前に、複数の特定パターン比較部６２０による比較結果に基づいて、複数の可変遅延部６００の遅延量を設定する。そして、複数の特定パターン比較部６２０による比較結果に基づいて複数の可変遅延部６００のそれぞれの遅延量を設定した後の予め定められた期間において、特定データ検出部６４０により入力データ及び特定データの一致が検出されなかった場合に、入力スキュー制御部６３０は、複数の可変遅延部６００のそれぞれの遅延量を変更する。
【００６７】
また例えば、まずエラー・ディテクタ１６０は、複数の試験の開始前に、複数の特定パターン比較部６２０による比較結果に基づいて、複数の可変遅延部６００の遅延量を設定してもよい。そして、複数の特定パターン比較部６２０による比較結果に基づいて複数の可変遅延部６００のそれぞれの遅延量を設定した後の各試験の開始前において、特定データ検出部６４０により入力データ及び特定データの一致が検出されなかった場合に、入力スキュー制御部６３０は、複数の可変遅延部６００のそれぞれの遅延量を変更してもよい。
【００６８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施形態に係る試験装置１０の構成を示す。
【図２】本発明の実施形態に係る電子デバイス２０によるサイクルずれの調整動作を示す。
【図３】本発明の実施形態に係る電子デバイス２０によりサイクルずれを調整されたパターン２２０を示す。
【図４】本発明の実施形態に係るパルス・パターン・ジェネレータ１００によりパターン３１０ａ〜ｄが出力されるタイミングの一例を示す。
【図５】本発明の実施形態の変形例に係る試験装置１０の構成を示す。
【図６】本発明の実施形態の変形例に係るエラー・ディテクタ１６０の構成を示す。
【図７】本発明の実施形態の変形例に係る遅延量設定動作を示す。
【図８】本発明の実施形態の変形例に係る遅延量変更動作を示す。
【符号の説明】
【００７０】
１０  試験装置
２０  電子デバイス
１００  パルス・パターン・ジェネレータ
１１０  パターン発生部
１２０ａ〜ｄ  可変遅延部
１３０  参照パターン選択部
１３２  参照パターン選択制御部
１３４  セレクタ
１４０  出力スキュー制御部
１５０  調整開始パターン発生部
１６０  エラー・ディテクタ
１７０  期待値パターン発生部
１８０  論理比較部
２００  特定パターン
２１０ａ〜ｄ  参照パターン
２２０ａ〜ｄ  パターン
３００ａ〜ｄ  パターン
３１０ａ〜ｄ  パターン
６００ａ〜ｐ  可変遅延部
６０５ａ〜ｐ  ＦＦ
６１０ａ〜ｐ  セレクタ
６２０ａ〜ｐ  特定パターン比較部
６２５ａ〜ｐ  特定パターン格納部
６３０  入力スキュー制御部
６４０  特定データ検出部
６５０  特定データ格納部
６７０  期待値データ発生部
６８０  論理比較部
７００ａ〜ｐ  パターン
７１０ａ〜ｐ  パターン
７２０  データ
７３０  データ列
８００ａ〜ｐ  信号
８１０ａ〜ｐ  信号
８２０ａ〜ｐ  信号
【図１】
2006003221.tif 000003
【図２】
2006003221.tif 000004
【図３】
2006003221.tif 000005
【図４】
2006003221.tif 000006
【図５】
2006003221.tif 000007
【図６】
2006003221.tif 000008
【図７】
2006003221.tif 000009
【図８】
2006003221.tif 000010