(57)【要約】      （修正有）【課題】      不良の生じたスイッチング素子を含むスイッチング手段の修正作業時に、その修正作業ミスの低減等を図ることが可能な電気光学装置等を提供する。【解決手段】スイッチング素子Ａ及びＤをレーザ照射にて短絡させると共に、第４導電膜の経路の一部をレーザ光にて断線処理して予備スイッチング素子Ｂ及びＣを機能させる。こうして、このスイッチング手段は正常なスイッチング手段と同様の性能を得ることができるように修正される。【選択図】    図６
2006011150.tif 000002
【特許請求の範囲】
【請求項１】
データ線、画素電極、並びに前記データ線及び前記画素電極に接続されたスイッチング手段を有する素子基板と、対向基板との間に電気光学物質が封入されてなる電気光学装置であって、
前記スイッチング手段は、
第１の導電材料により形成され且つ表面に絶縁膜が形成されてなる経路と、
前記経路と、前記データ線及び前記画素電極の各々とに電気的に接続され、前記データ線から供給された信号を前記画素電極に向けて供給する複数のスイッチング素子と、
第２の導電材料により形成され前記経路をバイパスする位置において前記経路上に形成されたバイパス経路と、
前記バイパス経路と前記経路との交差する部分に形成された複数の予備スイッチング素子と、を有することを特徴とする電気光学装置。
【請求項２】
前記複数の予備スイッチング素子は、前記経路上の所定の切断部を切断することにより前記スイッチング素子として動作することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記切断部は、前記経路上の前記複数のスイッチング素子の間に位置することを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記経路は前記画素電極方向に開口を有する鉤状の平面形状をなし、
前記切断部は、画素領域内において当該画素電極の下端より下方に位置していることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
前記経路はリング状の平面形状をなし、前記切断部を複数有することを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
【請求項７】
素子基板と対向基板との間に電気光学物質が封入されてなる電気光学装置の製造方法であって、
基板上の画素領域内に、第１の導電材料よりなる経路を形成する第１工程と、
前記経路の表面に絶縁膜を形成する第２工程と、
前記経路上に第１及び第２のスイッチング素子を形成すると共に、前記経路をバイパスするバイパス経路を形成して前記バイパス経路上に第１及び第２の予備スイッチング素子を形成する第３工程と、
前記透明基板上にデータ線を形成して当該データ線と前記第１のスイッチング素子とを接続すると共に、前記画素領域内に画素電極を形成して当該画素電極と前記第２のスイッチング素子とを接続する第４工程と、を含む工程により素子基板を形成することを特徴とする電気光学装置の製造方法。
【請求項８】
対向基板を形成し、当該対向基板と前記素子基板との間に電気光学物質を封入して電気光学パネルを形成する工程と、
前記経路上の所定の切断部を切断すると共に、前記第１及び第２のスイッチング素子を短絡させて前記画素電極及び前記データ線と前記経路とをそれぞれ導通させる修正工程と、を備えることを特徴とする請求項７に記載の電気光学装置の製造方法。
【請求項９】
前記電気光学パネルを点灯検査して前記第１及び第２のスイッチング素子の良否を検査する検査工程を備え、
前記修正工程は、前記検査工程による検査結果に応じて実行されることを特徴とする請求項８に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な電気光学装置等に関する。
【背景技術】
【０００２】
従来より、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。この種の電気光学装置では、スイッチング手段として、ＴＦＴ（Thin Film Transistor）などの３端子型スイチング素子やＴＦＤ（Thin Film Diode）などの２端子型スイッチング素子（非線形素子）が好適に用いられている。
【０００３】
そのような電気光学装置を製造するに際しては、製造上のバラツキ等の要因により不正常な動作特性を有するスイッチング素子が製造されてしまうことがある。スイッチング素子の動作特性に不良が生じていると、対応する画素電極の駆動制御を適正に行うことができず、いわゆる画素欠陥（点欠陥）などの不具合が生じる可能性がある。
【０００４】
そのような不具合の発生を回避するために、例えば、特性異常を有するスイッチング素子の絶縁膜の一部をレーザにより破壊して、スイッチング素子の特性を修正する方法が知られている（例えば、特許文献１を参照）。この特許文献１では、第１導電層と第２導電層との重ね合わせ領域をレーザで溶着することにより、動作不良の生じたスイッチング素子を確実に短絡させ、白点欠陥を確実に修正するようにしている。
【０００５】
なお、非点灯の欠陥画素や、階調特性の不均一性を容易に発見することが可能な表示装置の検査方法が知られている（例えば、特許文献２を参照）。
【０００６】
【特許文献１】特開２００１−２６４８００号公報
【特許文献２】特開２００２−３２８６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の点に鑑みてなされたものであり、不良の生じたスイッチング素子を含むスイッチング手段の修正作業時に、その修正作業ミスの低減等を図ることが可能な電気光学装置及びその製造方法並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の１つの観点によれば、データ線、画素電極、並びに前記データ線及び前記画素電極に接続されたスイッチング手段を有する素子基板と、対向基板との間に電気光学物質が封入されてなる電気光学装置において、前記スイッチング手段は、第１の導電材料により形成され且つ表面に絶縁膜が形成されてなる経路と、前記経路と、前記データ線及び前記画素電極の各々とに電気的に接続され、前記データ線から供給された信号を前記画素電極に向けて供給する複数のスイッチング素子と、第２の導電材料により形成され前記経路をバイパスする位置において前記経路上に形成されたバイパス経路と、前記バイパス経路と前記経路との交差する部分に形成された複数の予備スイッチング素子と、を有する。また、好適な例では、前記切断部は、前記経路上の前記複数のスイッチング素子の間に位置する。
【０００９】
上記の電気光学装置によれば、データ線に一定の電圧を印加することにより、その一定の電圧を前記経路及び複数のスイッチング素子を通じて画素電極に印加することができる。複数の予備スイッチング素子は、前記経路をバイパスするバイパス経路上に形成されているので、それらの各素子は同電位となっている。よって、この状態では、複数の予備スイッチング素子はスイッチング素子として機能しない。なお、複数のスイッチング素子及び予備スイッチング素子としては例えばＴＦＤなどの二端子素子を好適に用いることができる。
【００１０】
この電気光学装置では、パネル構造がある程度完成した段階で点灯検査が実施される。かかる点灯検査では、各画素電極が点灯するか否かを確認することなどにより、スイッチング素子に異常があるか否かを確認できる。但し、この点灯検査において、どのスイッチング素子に異常が発生しているのかを特定することは難しい。かかる点灯検査においてスイッチング素子に異常が生じていると判断された場合には、レーザ光線を所定の部位に照射することによりスイッチング手段の修正作業を実施する。具体的には、レーザ光を前記経路上の所定の切断部に照射することにより当該切断部に断線処理を施す。これにより、複数の予備スイッチング素子は、スイッチング素子として機能する。即ち、前記複数の予備スイッチング素子は、前記経路上の所定の切断部を切断することにより前記スイッチング素子として動作することができる。
【００１１】
特に、この電気光学装置では、レーザ光による断線処理の対象となる経路は、例えばタンタルなどの第１の導電材料により形成されており、表面に酸化物などの絶縁膜が形成されている。このため、レーザ光による前記経路の一部を断線処理するときに、導電材料の破片がその断線個所の周辺に広範囲に亘って飛散する可能性を低減することができる。これにより、その破片を媒介して、画素電極とデータ線が短絡したり、或いは画素電極同士が短絡したり、或いは画素電極と走査電極とが短絡するなどの不具合が生じるのを防止でき、レーザ光によるスイッチング手段の修正作業ミスを低減することができる。換言すれば、スイッチング手段における素子不良数を低減することができ、電気光学装置の歩留まりの向上を図ることができる。
【００１２】
上記の電気光学装置の一態様では、前記経路は前記画素電極方向に開口を有する鉤状の平面形状をなし、前記切断部は、画素領域内において当該画素電極の下端より下方に位置している。この態様では、経路の切断部を画素領域内において当該画素電極の下端より下方に位置させることにより、切断部を画素領域内において当該画素電極の下端より上方に位置させた場合に比べて、切断部と画素電極との距離を離すことができる。その結果、レーザ光による前記経路の断線処理時に、その破片が特に画素電極側に飛散する可能性を低減することができる。
【００１３】
上記の電気光学装置の他の一態様では、前記経路はリング状の平面形状をなし、前記経路は複数の切断部を有する。この態様によれば、レーザ光による断線処理の対象となる切断部を複数設けることができる。例えば、レーザ光による断線処理の対象となる切断部が１つしかない形態では、プロセス上の形成不良により当該切断部が当初から断線してしまっているような場合、修正が難しい。しかし、この態様によれば、レーザ光による断線処理の対象となる切断部が複数存在するので、そのいずれか一方がプロセス上の形成不良等により断線してしまっているような場合でも、断線していない方の切断部をレーザ光による断線処理の対象とすることができるので、当該画素の不良を修正することが可能となる。
【００１４】
また、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【００１５】
本発明の他の観点では、素子基板と対向基板との間に電気光学物質が封入されてなる電気光学装置の製造方法は、基板上の画素領域内に、第１の導電材料よりなる経路を形成する第１工程と、前記経路の表面に絶縁膜を形成する第２工程と、前記経路上に第１及び第２のスイッチング素子を形成すると共に、前記経路をバイパスするバイパス経路を形成して前記バイパス経路上に第１及び第２の予備スイッチング素子を形成する第３工程と、前記透明基板上にデータ線を形成して当該データ線と前記第１のスイッチング素子とを接続すると共に、前記画素領域内に画素電極を形成して当該画素電極と前記第２のスイッチング素子とを接続する第４工程と、を含む工程により素子基板を形成する。
【００１６】
上記の電気光学装置の製造方法によれば、第１工程により、基板上の画素領域内に例えばタンタルなどの第１の導電材料よりなる経路し、第２工程により、前記経路の表面に絶縁膜を形成する。第３工程により、前記経路上に第１及び第２のスイッチング素子を形成すると共に、前記経路をバイパスするバイパス経路を形成してバイパス経路上に第１及び第２の予備スイッチング素子を形成する。なお、第１及び第２のスイッチング素子並びに第１及び第２の予備スイッチング素子は例えば二端子素子等とするのが好ましい。さらに、第４工程により、透明基板上にデータ線を形成して当該データ線と第１のスイッチング素子とを接続すると共に、画素領域内に画素電極を形成して当該画素電極と第２のスイッチング素子とを接続する。これにより、第１及び第２のスイッチング素子は、画素電極及びデータ線に直列に接続される。こうして、電気光学装置の素子基板を作製することができる。
【００１７】
また、上記の電気光学装置の製造方法の一態様は、対向基板を形成して当該対向基板と前記素子基板との間に電気光学物質を封入して電気光学パネルを形成する工程と、前記経路上の所定の切断部を切断すると共に、前記第１及び第２のスイッチング素子を短絡させて前記画素電極及び前記データ線と前記経路とをそれぞれ導通させる修正工程と、をさらに備える。
【００１８】
この態様では、次の工程で対向基板を形成し、当該対向基板と素子基板との間に電気光学物質を封入して電気光学パネルを形成する。そして、次の修正工程において、切断部を例えばレーザ光にて切断する。さらに、前記第１及び第２のスイッチング素子を短絡して前記画素電極及び前記データ線と前記経路とをそれぞれ導通させる。これにより、第１及び第２の予備スイッチング素子がスイッチング素子として機能することが可能となり、当該画素の欠陥を修正することができる。よって、素子不良数を低減することができ、電気光学装置の歩留まりの向上を図ることができる。
【００１９】
上記の電気光学装置の製造方法の他の態様では、前記電気光学パネルを点灯検査して前記第１及び第２のスイッチング素子の良否を検査する検査工程を備え、前記修正工程は、前記検査工程による検査結果に応じて実行される。
【００２０】
この態様では、修正工程の前工程となる検査工程において、電気光学パネルを点灯検査して第１及び第２のスイッチング素子の良否を検査することができ、その検査工程による検査結果に応じて、次の修正工程を実行することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各実施形態は、本発明を電気光学装置の一例としての液晶表示装置に適用したものである。本発明の各種実施形態は、不良の生じたスイッチング素子を含むスイッチング手段の修正作業時に、その修正作業ミスの低減等を図る。
【００２２】
[第１実施形態]
（液晶表示装置１００の構成）
まず、本発明の第１実施形態に係る液晶表示装置の構成について説明する。図１は、第１実施形態に係る液晶表示装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶表示装置１００の電極及び配線の構成を平面図として示している。ここに、第１実施形態に係る液晶表示装置１００は、ＴＦＤ素子等のスイッチング手段を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。また、第１実施形態に係る液晶表示装置１００は、ノーマリーホワイトの表示モードを有する液晶表示装置でもある。図２は、図１の液晶表示装置１００における切断線Ａ−Ａ’に沿った概略断面図を示す。
【００２３】
まず、図２を参照して、切断線Ａ−Ａ’に沿った液晶表示装置１００の断面構成について説明し、その後、液晶表示装置１００の電極及び配線の構成について説明する。
【００２４】
図２において、液晶表示装置１００は、素子基板９２と、その素子基板９２に対向して配置されるカラーフィルタ基板９１とが枠状のシール部材３を介して貼り合わされ、内部に液晶が封入されて液晶層４が形成されてなる。この枠状のシール部材３には、複数の金粒子などの導通部材７が混入されている。素子基板９２はガラスなどの透明基板１（以下、「上側基板」とも呼ぶ。）を備え、カラーフィルタ基板９１は同じくガラスなどの透明基板２（以下、「下側基板」とも呼ぶ。）を備える。
【００２５】
下側基板２の内面上には、表面上に細かい凹凸が形成された散乱層９が形成されている。散乱層９の内面上は、サブ画素ＳＧ毎に、所定の厚みを有する反射層５が形成されている。各反射層５には、矩形状の開口部２０（以下、「透明領域」とも呼ぶ。）が複数形成されている。各反射層５は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口部２０は、カラーフィルタ基板９１の内面上に縦横にマトリクス状に配列されたサブ画素ＳＧ毎に、当該サブ画素ＳＧの全面積を基準として所定割合の面積を有するように形成されている。
【００２６】
反射層５上であって且つ各サブ画素ＳＧの間には、隣接するサブ画素ＳＧ間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層ＢＭが形成されている。この黒色遮光層ＢＭは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、これに代えて、Ｒ、Ｇ、Ｂの着色層が相互に重ね合わされて形成された重ね遮光層（図示略）を用いてもよい。
【００２７】
また、反射層５上及び開口部２０上には、サブ画素ＳＧ毎にＲ、Ｇ、Ｂの三色のいずれかからなる着色層６Ｒ、６Ｇ、及び６Ｂが形成されている。着色層６Ｒ、６Ｇ及び６Ｂによりカラーフィルタが構成される。画素Ｇは、Ｒ、Ｇ、Ｂのサブ画素ＳＧから構成されるカラー１画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。また、図２に示すように、開口部２０上に形成された着色層６の厚さは、反射層５上に形成された着色層６の厚さよりも厚く形成されている。これにより、着色層６は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。
【００２８】
着色層６及び黒色遮光層ＢＭの上には、透明樹脂等からなる保護層１８が形成されている。この保護層１８は、カラーフィルタ基板９１及び液晶表示装置１００の製造工程中に使用される薬剤等による腐食や汚染から、着色層６を保護する機能を有する。保護層１８の表面上には、ストライプ状のＩＴＯ（Indium-Tin Oxide）などの透明電極（走査電極）８が形成されている。この透明電極８の一端はシール部材３内に延在しており、そのシール部材３内の導通部材７と電気的に接続されている。
【００２９】
一方、上側基板１の内面上には、サブ画素毎に、スイッチング手段２１及び画素電極１０が形成されている。スイッチング手段２１及び画素電極１０の内面上には、透明樹脂等からなる保護層１７が形成されている。上側基板１及び保護層１７の内面上の左右周縁部には、走査線３１が形成されている。走査線３１の一端部はシール部材３内まで延在しており、その走査線３１は、シール部材３内の導通部材７と電気的に接続されている。
【００３０】
下側基板２の透明電極８の内面上、及び上側基板１の保護層１７の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層４の厚さを均一に保持するために粒子状のスペーサ（図示略）がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。
【００３１】
下側基板２の外面上には、位相差板（１／４波長板）１１及び偏光板１２が配置されており、上側基板１の外面上には、位相差板（１／４波長板）１３及び偏光板１４が配置されている。また、偏光板１２の下側には、バックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源などが好適である。
【００３２】
下側基板２の透明電極８、即ち下側基板２の走査線と、上側基板１の走査線３１とは、シール部材３内に混入された導通部材７を介して上下導通している。
【００３３】
さて、本実施形態の液晶表示装置１００において反射型表示がなされる場合、液晶表示装置１００に入射した外光は、図１に示す経路Ｒに沿って進行する。つまり、液晶表示装置１００に入射した外光は、反射層５によって反射され観察者に至る。この場合、その外光は、着色層６が形成されている領域を通過して、その着色層６の下側にある反射層５により反射され、再度着色層６を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００３４】
一方、透過型表示がなされる場合、バックライト１５から出射した照明光は、図１に示す経路Ｔに沿って進行し、透明領域、即ち、開口部２０上の着色層６を通過して観察者に至る。この場合、その照明光は、着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００３５】
次に、図１、図３及び図４を参照して、本発明の素子基板９２及びカラーフィルタ基板９１の電極及び配線の構成について説明する。図３は、素子基板９２を背面方向（即ち、図２における下方）から観察したときの素子基板９２の電極及び配線などの構成を平面図として示す。図４は、カラーフィルタ基板９１を正面方向（即ち、図２における上方）から観察したときのカラーフィルタ基板９１の電極の構成を平面図として示す。なお、図３において電極や配線は観察方向の背面側に形成されるものであるが、説明の便宜上、実線で表すこととしている。また、図３及び図４において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。
【００３６】
図１において、素子基板９２の画素電極１０と、カラーフィルタ基板９１の透明電極８との交差する領域が表示の最小単位であるサブ画素ＳＧを構成する。そして、このサブ画素ＳＧが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が表示領域Ｖ（２点鎖線により囲まれる領域）である。この表示領域Ｖに、文字、数字、図形等の画像が表示される。また、図１において、液晶表示装置１００の外形と、表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８である。
【００３７】
先ず、図３を参照して、素子基板９２の電極及び配線の構成などについて説明する。素子基板９２は、スイッチング手段２１、画素電極１０、複数の走査線３１、複数のデータ線３２、ＹドライバＩＣ３３、ＸドライバＩＣ３４、及び複数の外部接続用端子３５を備えている。
【００３８】
素子基板９２の張り出し領域３６上には、ＹドライバＩＣ３３及びＸドライバＩＣ３４が例えばＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、それぞれ実装されている。なお、図３において、素子基板９２の張り出し領域３６側の辺９２ａから反対側の辺９２ｃへ向かう方向をＸ方向とし、辺９２ｄから辺９２ｂへ向かう方向をＹ方向とする。
【００３９】
張り出し領域３６上には、複数の外部接続用端子３５が形成されている。ＹドライバＩＣ３３及びＸドライバＩＣ３４の各入力端子（図示略）は、導電性を有するバンプを介して、その複数の外部用接続端子３５にそれぞれ接続されている。外部接続用端子３５は、ＡＣＦや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置１００へ信号や電力が供給される。
【００４０】
ＸドライバＩＣ３４の出力端子（図示略）は、導電性を有するバンプを介して、複数のデータ線３２に接続されている。一方、各ＹドライバＩＣ３３の出力端子（図示略）は、導電性を有するバンプを介して、複数の走査線３１に接続されている。これにより、各ＹドライバＩＣ３３は複数の走査線３１に走査信号を、ＸドライバＩＣ３４は複数のデータ線３２にデータ信号をそれぞれ出力する。
【００４１】
複数のデータ線３２は、紙面縦方向に延在する直線状の配線であり、張り出し領域３６から表示領域ＶにかけてＸ方向に形成されている。各データ線３２は一定の間隔を隔てて形成されている。また、各データ線３２は、適宜の間隔をおいて各スイッチング手段２１に接続されており、各スイッチング手段２１は対応する各画素電極１０に接続されている。
【００４２】
複数の走査線３１は、本線部分３１ａと、その本線部分３１ａに対して略直角に折れ曲がる折れ曲がり部分３１ｂとにより構成されている。各本線部分３１ａは、額縁領域３８内を張り出し領域３６からＸ方向に形成されている。また、各本線部分３１ａは、各データ線３２に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分３１ｂは、額縁領域３８内において、左右に位置するシール部材３内までＹ方向に延在している。そして、その折れ曲がり部分３１ｂの終端部は、シール部材３内で導通部材７に接続されている。
【００４３】
次に、カラーフィルタ基板９１の電極の構成について説明する。カラーフィルタ基板９１は、Ｙ方向にストライプ状の透明電極（走査電極）８が形成されている。各透明電極８の左端部或いは右端部は、図１及び図４に示すように、シール部材３内まで延在しており、且つ、シール部材３内の導通部材７に接続されている。
【００４４】
以上に述べた、カラーフィルタ基板９１と素子基板９２とをシール部材３を介して貼り合わせた状態が図１に示されている。図示のように、カラーフィルタ基板９１の各透明電極８は、素子基板９２の各データ線３２に対して直交しており、且つ、横列をなす複数の画素電極１０と平面的に重なり合っている。このように、透明電極８と画素電極１０とが重なり合う領域がサブ画素ＳＧを構成する。
【００４５】
また、カラーフィルタ基板９１の透明電極８（即ち、カラーフィルタ基板９１側の走査線）と、素子基板９２の走査線３１とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極８と走査線３１とは、シール部材３内の導通部材７を介して上下導通している。つまり、透明電極８たるカラーフィルタ基板９１の各走査線と、素子基板９２の各走査線３１との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板９１の透明電極８は、素子基板９２の走査線３１を介して、紙面左右に夫々位置する各ＹドライバＩＣ３３に電気的に接続されている。
【００４６】
（スイッチング手段２１の構成）
次に、図５乃至図７を参照して、第１実施形態に係るスイッチング手段の構成等について説明する。図５は、素子基板９２における複数の画素電極１０及びスイッチング手段２１等のレイアウトを拡大して示す部分拡大平面図である。なお、図５では、便宜上、位相差板１３、偏光板１４及び保護層１７等を省略することとしている。図６は、図５における領域Ｅ１の部分をさらに拡大して示す部分拡大平面図である。図７（ａ）は、図６における切断線Ｘ１−Ｘ１に沿った断面図を示す。図７（ｂ）は、図６における切断線Ｘ２−Ｘ２に沿った断面図を示す。
【００４７】
まず、図５を参照して、素子基板９２における画素電極１０及びスイッチング手段２１等のレイアウト等について説明する。なお、図５における破線領域Ｅ５０は、１つの画素領域を示している。上側基板１上には、データ線３２、画素電極１０、及びスイッチング手段２１が形成されている。上側基板１上において、データ線３２は、Ｘ方向に延在するように形成されている。また、各データ線３２は一定の間隔を隔てて形成されている。画素電極１０は、マトリクス状に配列されてなる。スイッチング手段２１は、画素電極１０とデータ線３２との間に形成され、データ線３２及び画素電極１０に夫々接続されている。また、紙面Ｙ方向に列をなす複数の画素電極１０は走査電極８に対向している。そして、画素電極１０と走査電極８との間には図示しない液晶層４が挟持されている。画素電極１０には、それに接続されたデータ線３２からスイッチング手段２１を介して一定の駆動電圧が印加される。これにより、所望の表示画像を出力することができるようになっている。
【００４８】
次に、図６及び図７を参照して、本発明の特徴をなすスイッチング手段２１の構成について説明する。スイッチング手段２１は、第１導電層２１ａ、第２導電層２１ｂ、第３導電層２１ｃ、及び第４導電層２１ｄと、スイッチング素子Ａ及びＤと、予備スイッチング素子Ｂ及びＣと、を備えている。
【００４９】
第１導電層２１ａは、第１金属、例えばクロム等の金属材料にて形成され、データ線３２から画素電極１０側に分岐してなる。なお、第１導電層２１ａは、データ線３２と一体的に形成されている。第２導電層２１ｂは、第１金属、例えばクロム等の金属材料にて形成され、データ線３２の延在方向と略直交する方向に延び出てなる。第３導電層２１ｃは、第１金属、例えばクロム等の金属材料にて形成され、第２導電層２１ｂと同方向に延び出てなる。また、第３導電層２１ｃは、第１導電層２１ａと第２導電層２１ｂとの間に配置される。第１乃至第３導電層の膜厚は、例えば、１０００〜３０００Å程度とすることができる。
【００５０】
第４導電層２１ｄは、第２金属、例えばタンタルを主成分とする金属材料にて形成され、その表面には薄い絶縁膜２１ｆが形成されている。絶縁膜２１ｆの材料としては、Ｔａ２Ｏ５などの絶縁性を有する材料が好適である。第４導電層２１ｄの膜厚は、約８００Å程度とすることができる。第４導電層２１ｄは、平面視すると鉤状の形状をなし、第１経路２１ｄａ、第２経路２１ｄｂ、及び第３経路２１ｄｃを有している。第１経路２１ｄａはデータ線３２の延在方向と同方向に延び出てなる。第２経路２１ｄｂは、第１経路２１ｄａの一端側から画素電極１０側に延び出てなり、データ線３２の延在方向に対して略直交する方向に延在している。また、第２経路２１ｄｂは、画素電極１０の下端１０ａより上方に位置している。第３経路２１ｄｃは、第２経路２１ｄｂの一端側から第１経路２１ｄａと同方向に延び出てなる。これにより、第４導電層２１ｄは、紙面下方向に開口を有している。特に、本発明では、画素電極１０の開口率の低下防止を図るため、レーザ光による断線処理の対象となる第２経路２１ｄｂを有する第４導電層２１ｄをＸ方向に縦長になるように形成しているが、この点については後述する。
【００５１】
第１導電層２１ａは、絶縁膜２１ｆを介して第１経路２１ｄａに接続されている。第２導電層２１ｂの一端側は、画素電極１０に接続されていると共に、第２導電層２１ｂの他端側は、絶縁膜２１ｆを介して第３経路２１ｄｃに接続されている。第３導電層２１ｃの一端側は、絶縁膜２１ｆを介して第３経路２１ｄｃに接続されていると共に、第３導電層２１ｃの他端側は、絶縁膜２１ｆを介して第１経路２１ｄａに接続されている。
【００５２】
スイッチング素子Ｄは、第１導電層２１ａと第１経路２１ｄａとの交差する部分に形成される。一方、スイッチング素子Ａは、第２導電層２１ｂと第３経路２１ｄｃとの交差する部分に形成される。これらのスイッチング素子Ａ及びＤは、第４導電層２１ｄを介して直列に接続されている。したがって、スイッチング素子Ｄは、データ線３２から画素電極１０の方向に見ると順番に、第１金属／絶縁膜／第２金属となってその電流−電圧特性は正負双方向に亘って非線形となる。一方、スイッチング素子Ａは、同じくデータ線３２から画素電極１０の方向に見ると順番に、第２金属／絶縁膜／第１金属となって、スイッチング素子Ｄとは逆向きの構造を採る。このため、スイッチング素子Ａの電流−電圧特性は、スイッチング素子Ｄの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、スイッチング素子Ａ及びＤは、２つの二端子素子を互いに逆向きに直列接続された形となるため、１つの二端子素子を用いた場合と比べると電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。データ線３２に一定の駆動電圧が印加されると、スイッチング素子Ｄ及びＡは素子として機能し、それらのスイッチング素子Ｄ及びＡを介して一定の駆動電圧が画素電極１０側に印加される。
【００５３】
予備スイッチング素子Ｂ及びＣは、後述する品質検査においてスイッチング素子Ａ、Ｄが不良と判定された場合に、それらの代替素子として用いられる。予備スイッチング素子Ｂは、第３導電層２１ｃと第３経路２１ｄｃとの交差する部分に形成される。一方、予備スイッチング素子Ｃは、第３導電層２１ｃと第１経路２１ｄａとの交差する部分に形成される。予備スイッチング素子Ｂは、データ線３２から画素電極１０の方向に見ると順番に、第１金属／絶縁膜／第２金属となってその電流−電圧特性は正負双方向に亘って非線形となる。一方、予備スイッチング素子Ｃは、同じくデータ線３２から画素電極１０の方向に見ると順番に、第２金属／絶縁膜／第１金属となって、予備スイッチング素子Ｂとは逆向きの構造を採る。このため、予備スイッチング素子Ｂの電流−電圧特性は、予備スイッチング素子Ｃの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、予備スイッチング素子Ｂ及びＣは、２つの二端子素子を互いに逆向きに直列接続された形となるため、１つの二端子素子を用いた場合と比べると電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００５４】
ところで、予備スイッチング素子Ｂ及びＣは第４導電層２１ｄに接続されているため、それらの電位は同電位となっている。このため、この状態では、データ線３２に一定の駆動電圧が印加された場合でも、予備スイッチング素子Ｂ及びＣはスイッチング素子として機能しない。
【００５５】
（スイッチング手段における素子不良の低減方法）
次に、図８及び図９を参照して、スイッチング手段２１における素子不良の低減方法について説明する。具体的には、液晶表示装置１００の品質検査において、上述したスイッチング素子Ａ、Ｄの動作特性が不良であると判定された場合には、予備スイッチング素子Ｂ及びＣを代替素子として機能させる。これにより、スイッチング手段２１における素子不良の低減を図る。図８は、図６に対応する部分拡大平面図である。図９（ａ）は、図８における切断線Ｘ１−Ｘ１に沿った断面図を示す。図９（ｂ）は、図８における切断線Ｘ２−Ｘ２に沿った断面図を示す。図１０は、図８に対応するスイッチング手段２１等を含む等価回路図である。なお、図１０において、「×」印は第２経路２１ｄｂが断線していることを示している。
【００５６】
液晶表示装置１００のパネル構造が完成した後（但し、ＸドライバＩＣ３４及びＹドライバＩＣ３３等の実装前）には、パネルの点灯検査が実施される。この点灯検査は、データ線３２を介して画素電極１０と対向する走査電極８との間に一定の閾値以上の電圧を印加し、各画素電極１０が点灯するか否かを確認することなどにより行われる。例えば、各画素電極１０に同一の電圧を印加したとき、或いは、同一の電圧変動を付与したときの、画素電極１０の明度或いはその変化などによってスイッチング手段２１に異常があるか否かを確認できる。スイッチング手段２１の異常現象としては、例えば、スイッチング素子Ａ、Ｄの短絡不良、スイッチング素子Ａ、Ｄの電気抵抗が低すぎたり又は高すぎたりする、などの現象が挙げられる。但し、この検査において、スイッチング素子Ａ及びＤの双方とも異常が発生しているのか、或いは、いずれかの方に異常が発生しているのか、までを特定することはできない。
【００５７】
かかる点灯検査においてスイッチング素子Ａ、Ｄが異常であると判断された場合には、レーザ光線を所定の部位に照射することによりスイッチング手段２１の修正作業を実施する。かかる修正作業では、スイッチング素子Ａ及びＤの素子としての機能を完全に停止させ、その代わりに予備スイッチング素子Ｂ及びＣを代替素子として機能させる。なお、スイッチング素子Ａ及びＤの両方とも素子としての機能を停止させるのは、上記したようにそのどちらに不良が生じているのか不明だからである。
【００５８】
具体的には、図８及び図９（ｂ）に示すように、第４導電層２１ｄの第２経路２１ｄｂの一部、例えば破線領域Ｅ４にて囲まれる部分（「切断部」とも呼ぶ。）にレーザ光線を照射することにより当該切断部において経路を電気的に切断する（以下、「断線処理」とも呼ぶ。）。なお、その断線処理時に、第４導電層２１ｄの破片が画素電極１０等に飛散するのを防止するため、その切断部は、第４導電層２１ｄ上において画素電極１０やデータ線３２から最も離れた位置にするのが好ましい。この断線処理によって、図１０の等価回路図に示すように、データ線３２と画素電極１０との間は、第３導電層２１ｃ、換言すればバイパス経路によって接続されることになる。これにより、予備スイッチング素子Ｂ及びＣは素子として機能することが可能となる。
【００５９】
さらに、第１導電層２１ａと、第４導電層２１ｄの第１経路２１ｄａとの接合部の角部４１、例えば破線領域Ｅ３の部分にレーザ光を照射することにより、絶縁膜２１ｆの絶縁破壊を起こして、第１導電層２１ａと第１経路２１ｄａとを短絡させる。即ち、スイッチング素子Ｄを短絡させる。かかる断面状態が図９に示される。さらに、第２導電層２１ｂと、第４導電層２１ｄの第３経路２１ｄｃとの接合部の角部４０、即ち破線領域Ｅ２の部分にレーザ光を照射することにより、絶縁膜２１ｆの絶縁破壊を起こして、第２導電層２１ｂと第３経路２１ｄｃとを短絡させる。即ち、スイッチング素子Ａを短絡させる。かかる断面状態が図９に示されている。なお、この短絡処理においては、スイッチング素子Ａ及びＤの中央ではなく、上記のように角部４０、４１にレーザ光を照射することにより、レーザスポットのブレやレーザ強度の過剰によって、第１導電層２１ａ、及び第２導電層２１ｂ等に断線が生じるのを防止できる。以上により、スイッチング素子Ａ及びＤは完全に素子としての機能を停止し、単なる導線として機能することになる。こうして、このスイッチング手段２１は、予備スイッチング素子Ｂ及びＣにより、正常なスイッチング手段と同様の性能を得ることができるように修正される。
【００６０】
以上の修正作業により、データ線３２に一定の駆動電圧が印加されると、その駆動電圧は、図１０に示すように、第１導電層２１ａ→単なる導線となったスイッチング素子Ｄ→第１経路２１ｄａ→予備スイッチング素子Ｃ→第３導電層２１ｃ→予備スイッチング素子Ｂ→第３経路２１ｄｃ→単なる導線となったスイッチング素子Ａ→第２導電層２１ｂ→画素電極１０→走査電極８の順に印加される。こうして、液晶層４に一定の電圧が印加され表示欠陥等のない高品位な表示画像が出力される。
【００６１】
特に、本発明の第１実施形態では、画素電極１０の開口率の低下防止及び素子不良の低減を図るため、第４導電層２１ｄを以下のように構成している。
【００６２】
スイッチング手段２１において、もし、第１経路２１ｄａとデータ線３２との距離Ｄ２（図６参照）が大きくなるように、スイッチング手段２１や画素電極１０等を上側基板１上に形成した場合には、それに従いデータ線３２とそれに接続された画素電極１０との距離Ｄ３も大きくなる。換言すれば、この場合、画素電極１０は、それに接続されていない方の隣接するデータ線３２側に寄せられた状態で形成されることになる。ここで、各データ線３２の間隔は一定であるため、これにより画素電極１０の面積は小さくなり、開口率の低下を招くことになる。
【００６３】
そのような不具合を解消するべく、第１実施形態では、第４導電層２１ｄをＸ方向に縦長になるように形成する。具体的には、設計仕様を満たす範囲内で、第４導電膜２１ｄの下端を通る直線Ｌ１とその上端を通る直線Ｌ２との距離Ｄ１がある程度長くなるように形成する。これにより、第１経路２１ｄａとデータ線３２との距離Ｄ２を小さくすることができ、データ線３２とそれに接続された画素電極１０との距離Ｄ３も小さくすることができる。これにより、画素電極１０をそれに接続されていない方の隣接するデータ線３２側に寄せる必要がなくなるので、画素電極１０の開口率が低下するのを防止できる。
【００６４】
また、第４導電層２１ｄは、タンタルを主成分とする金属材料により形成するようにしている。このため、次のような特質を有する。レーザ光にてタンタル等の第４導電層２１ｄを断線処理する場合と、レーザ光にてクロム等の第１乃至第３導電層２１ａ〜２１ｃを断線処理する場合とを比較すると、前者は後者に比べ、その断線処理時に生じる破片が飛散し難い性質を有する。このため、レーザ光により第２経路２１ｄｂの一部を断線処理するときに、導電性を有する異物、即ちタンタル等の破片がその断線個所の周辺に広範囲に亘って飛散するのを防止できる。また、第４導電層２１ｄを構成する第２経路２１ｄｂは薄い絶縁膜２１ｆにて覆われているので、タンタル等の破片はより飛散しにくい。さらに、前述のように、クロムなどにより構成される第１乃至第３導電層の膜厚は１０００〜３０００Å程度であるのに対し、タンタルなどにより構成される第４導電層の膜厚は８００Å程度である。よって、レーザ光による断線処理によりクロムの導電層を切断するより、タンタルの導電層を切断する方が、小さいレーザ強度で切断を行うことができ、その分、破片の飛散の可能性を低減させることができる。これにより、その破片を媒介して、画素電極１０とデータ線３２が短絡したり、或いは画素電極１０同士が短絡したり、画素電極１０と走査電極８とが短絡するなどの不具合が生じるのを防止できる。よって、レーザ光によるスイッチング手段２１の修正作業ミスを低減することができる。換言すれば、スイッチング手段２１における素子不良を低減することができ、スイッチング手段２１等の歩留まりの向上を図ることができる。
【００６５】
なお、上記の実施形態では、スイッチング手段のスイッチング素子Ａ、Ｄが異常である場合に、第４導電層を断線処理し、スイッチング素子Ａ、Ｄを機能停止するとともにスイッチング素子Ｂ、Ｃを動作させて画素欠陥を修正する方法を述べた。しかし、上記のスイッチング手段の構成は、逆に第４導電層の欠陥を修正する際にも利用することができる。即ち、スイッチング素子Ａ〜Ｄは正常であるが、プロセス上の形成不良等により第４導電層２１ｄの第２経路２１ｄｂが最初から断線してしまっているために当該画素に画素欠陥が生じる場合が考えられる。通常、スイッチング素子に異常がある場合、それを外部からの観察により知ることは難しいが、第４導電層に断線がある場合には、顕微鏡観察などによりそれを認識できることがある。よって、点灯検査において画素欠陥が検出され、顕微鏡観察などにより第４導電層の第２経路２１ｄｂが断線していることがわかった場合には、上述の修正と同様に、破線領域Ｅ２及びＥ３の部分にレーザ光を照射してスイッチング素子Ａ及びＤを機能停止することにより、スイッチング素子Ｂ及びＣを機能させて当該画素欠陥を修正することができる。
【００６６】
[第２実施形態]
次に、図１１を参照して、第２実施形態について説明する。なお、第２実施形態は、第１実施形態におけるスイッチング手段の構成だけが異なっている。このため、以下では、第２実施形態のスイッチング手段の構成等について説明する。また、第１実施形態と同一の構成要素については同一の符号を付し、その説明は省略する。図１１は、第１実施形態の図６に対応する部分拡大平面図であり、第２実施形態のスイッチング手段付近を拡大して示す部分拡大平面図である。
【００６７】
第２実施形態に係るスイッチング手段２１０では、第４導電層を鉤状の形状に形成し且つＸ方向に縦長になるように形成する点、及び、第４導電層をタンタル等の金属材料にて形成する点は第１実施形態と同様である。しかし、第２実施形態では、スイッチング手段２１において、第４導電層の開口の向きを上側にする点だけが第１実施形態と異なっている。つまり、第２実施形態と第１実施形態とは第４導電層の開口の向きが逆になっている点だけが異なっている。かかる構成により、上述した第１実施形態と同様の作用効果を得ることができる。
【００６８】
スイッチング手段２１０は、第１導電層２１ａ、第２導電層２１ｂ、第３導電層２１ｃ、及び第４導電層２２ｄと、スイッチング素子Ａ及びＤと、予備スイッチング素子Ｂ及びＣと、を備えている。
【００６９】
第１導電層２１ａ、第２導電層２１ｂ及び第３導電層２１ｃは、それぞれ第１実施形態と同様の構成であり、その説明は省略する。第４導電層２２ｄは、鉤状の形状をなし、第１経路２２ｄａ、第２経路２２ｄｂ、及び第３経路２２ｄｃを有する。第１経路２２ｄａは、データ線３２の延在方向と同方向に延び出てなる。第２経路２２ｄｂは、第１経路２２ｄａの一端側から画素電極１０側に延び出てなり、データ線３２の延在する方向に対して略直交している。また、第２経路２２ｄｂは、画素電極１０の下端１０ａより下方に位置している。第３経路２２ｄｃは、第２経路２２ｄｂの一端側から第１経路２２ｄａと同方向に延び出てなる。これにより、第４導電層２２ｄは、紙面上方向に開口を有している。
【００７０】
スイッチング素子Ｄは、第１導電層２１ａと第１経路２２ｄａとの交差する部分に形成される。スイッチング素子Ａは、第２導電層２１ｂと第３経路２２ｄｃとの交差する部分に形成される。予備スイッチング素子Ｃは、第３導電層２１ｃと第１経路２２ｄａとの交差する部分に形成される。予備スイッチング素子Ｂは、第３導電層２１ｃと第３経路２２ｄｃとの交差する部分に形成される。よって、データ線３２に一定の駆動電圧が印加されると、スイッチング素子Ｄ及びＡは素子として機能し、それらのスイッチング素子Ｄ及びＡを介して一定の駆動電圧が画素電極１０に印加される。しかし、予備スイッチング素子Ｂ及びＣは、夫々第４導電層２１ｄに接続されているため、それらの電位は同電位となっている。このため、この状態では、データ線３２に一定の電圧が印加された場合でも、予備スイッチング素子Ｂ及びＣはスイッチング素子として機能しない。以上の構成により、上述した第１実施形態と同様の作用効果を得ることができる。
【００７１】
次に、スイッチング手段２１０における素子不良の低減方法について簡単に説明するが、その低減方法は第１実施形態と略同様である。
【００７２】
第１実施形態と同様に、液晶表示装置のパネル構造が完成した後の点灯検査においてスイッチング素子Ａ、Ｄが異常であると判断された場合には、レーザ光線を第４導電層２２ｄの所定の部位に照射することによりスイッチング手段２１０の修正作業を実施する。かかる修正作業では、スイッチング素子Ａ及びＤの素子としての機能を完全に停止させ、尚且つ予備スイッチング素子Ｂ及びＣを代替素子として機能させる。
【００７３】
具体的には、図１１に示すように、第４導電層２２ｄの第２経路２２ｄｂの一部、例えば破線にて示す切断部Ｅ７にレーザ光線を照射することにより当該切断部に断線処理を施す。なお、スイッチング手段２１０では、その断線処理時に、第４導電層２２ｄの破片が画素電極１０等に飛散するのを防止するため、その切断部は画素電極１０やデータ線３２から最も離れた位置とするのが好ましい。この断線処理によって、図１１に示すように、データ線３２と画素電極１０との間は、第３導電層２１ｃ、換言すればバイパス経路によって接続されることになる。これにより、予備スイッチング素子Ｂ及びＣは素子として機能することになる。
【００７４】
また、第１導電層２１ａと、第４導電層２２ｄの第１経路２２ｄａとの接合部の角部４３、例えば破線領域Ｅ６の部分にレーザ光を照射することにより、絶縁膜２１ｆの絶縁破壊を起こして、第１導電層２１ａと第１経路２２ｄａとを短絡させる。即ち、スイッチング素子Ｄを短絡する。さらに、第２導電層２１ｂと、第４導電層２２ｄの第３経路２２ｄｃとの接合部の角部４２、即ち破線領域Ｅ５の部分にレーザ光を照射することにより、絶縁膜２１ｆの絶縁破壊を起こして、第２導電層２１ｂと第３経路２２ｄｃとを短絡させる。即ち、スイッチング素子Ａを短絡する。これにより、スイッチング素子Ａ及びＤは完全に素子としての機能を停止し、単なる導線として機能することになる。こうして、このスイッチング手段２１０は正常なスイッチング手段と同様の性能を得ることができるように修正される。
【００７５】
以上の修正作業により、データ線３２に一定の駆動電圧が印加されると、その駆動電圧は、第１導電層２１ａ→単なる導線となったスイッチング素子Ｄ→第１経路２２ｄａ→予備スイッチング素子Ｃ→第３導電層２１ｃ→予備スイッチング素子Ｂ→第３経路２２ｄｃ→単なる導線となったスイッチング素子Ａ→第２導電層２１ｂ→画素電極１０→走査電極８の順に印加される。こうして、液晶層４に一定の電圧が印加され表示欠陥等のない高品位な表示画像が出力される。
【００７６】
また、第２実施形態では、前述のように第２経路２２ｄｂを、画素電極１０の下端１０ａより下方に位置するように形成している。よって、図６及び図１１を比較して理解されるように、第２実施形態は第１実施形態と比べて、第２経路２２ｄｂと、それに接続された画素電極１０との距離を離すことができる。よって、レーザ光による第２経路２２ｄｂの断線処理時に、その破片が特に画素電極１０側に飛散する可能性をより一層低減することができる。
【００７７】
[第３実施形態]
次に、図１２を参照して、第３実施形態について説明する。なお、第３実施形態は、第１実施形態におけるスイッチング手段の構成だけが異なっている。このため、以下では、第３実施形態のスイッチング手段の構成等について説明する。また、第１実施形態と同一の構成要素については同一の符号を付し、その説明は省略する。図１２は、第１実施形態の図６に対応する部分拡大平面図であり、第３実施形態のスイッチング手段付近を拡大して示す部分拡大平面図である。
【００７８】
第３実施形態に係るスイッチング手段２１１では、タンタル等の金属材料からなる第４導電層をリング状の形状に形成し、且つ、Ｘ方向に縦長になるように形成する。これにより、第３実施形態では、第４導電層上に、レーザ光線により断線処理の対象となる経路が複数設けられる。これにより、第１実施形態と同様の効果を得ることができると共にさらに特有の作用効果を有する。この点については後述する。
【００７９】
先ず、かかるスイッチング手段２１１の構成について説明する。
【００８０】
スイッチング手段２１１は、第１導電層２１ａ、第２導電層２１ｂ、第３導電層２１ｃ、及び第４導電層２３ｄと、スイッチング素子Ａ及びＤと、予備スイッチング素子Ｂ及びＣと、を備えている。
【００８１】
第１導電層２１ａ、第２導電層２１ｂ及び第３導電層２１ｃは、それぞれ第１実施形態と同様の構成であり、その説明は省略する。第４導電層２３ｄは、リング形状をなし、第１経路２３ｄａ、第２経路２３ｄｂ、第３経路２３ｄｃ、及び第４経路２３ｄｄを有する。第１経路２３ｄａは、データ線３２の延在方向と同方向に延び出てなる。第２経路２３ｄｂは、第１経路２３ｄａの一端側から画素電極１０側に延び出てなり、データ線３２の延在する方向に対して略直交している。また、第２経路２３ｄｂは、画素電極１０の下端１０ａより上方に位置している。第３経路２３ｄｃは、第２経路２３ｄｂの一端側から第１経路２３ｄａと同方向に延び出てなる。第４経路２３ｄｄは、第２経路２３ｄｂと同方向に延び出てなり、第１経路２３ｄａと第３経路２３ｄｃとの間に位置する。また、第４経路２３ｄｄは、画素電極１０の下端１０ａより下方に位置している。
【００８２】
スイッチング素子Ｄは、第１導電層２１ａと第１経路２３ｄａとの交差する部分に形成される。スイッチング素子Ａは、第２導電層２１ｂと第３経路２３ｄｃとの交差する部分に形成される。予備スイッチング素子Ｃは、第３導電層２１ｃと第１経路２２ｄａとの交差する部分に形成される。予備スイッチング素子Ｂは、第３導電層２１ｃと第３経路２３ｄｃとの交差する部分に形成される。よって、データ線３２に一定の駆動電圧が印加されると、スイッチング素子Ｄ及びＡは素子として機能し、それらのスイッチング素子Ｄ及びＡを介して一定の駆動電圧が画素電極１０側に印加される。しかし、予備スイッチング素子Ｂ及びＣは、夫々第４導電層２３ｄに接続されているため、それらの電位は同電位となっている。このため、この状態では、データ線３２に一定の電圧が印加された場合でも、予備スイッチング素子Ｂ及びＣはスイッチング素子として機能しない。以上の構成により、上述した第１実施形態と同様の作用効果を得ることができる。
【００８３】
次に、スイッチング手段２１１における素子不良の低減方法について簡単に説明する。
【００８４】
第１実施形態と同様に、液晶表示装置のパネル構造が完成した後の点灯検査においてスイッチング素子Ａ、Ｄが異常であると判断された場合には、レーザ光線を第４導電層２３ｄの所定の部位に照射することによりスイッチング手段２１１の修正作業を実施する。かかる修正作業では、スイッチング素子Ａ及びＤの素子としての機能を完全に停止させ、尚且つ予備スイッチング素子Ｂ及びＣを代替素子として機能させる。
【００８５】
具体的には、図１２に示すように、第４導電層２３ｄの第２経路２３ｄｂの一部、例えば破線にて示す切断部Ｅ１０にレーザ光線を照射することにより当該切断部に断線処理を施す。また、第４導電層２３ｄの第４経路２３ｄｄの一部、例えば破線にて示す切断部Ｅ１１にレーザ光線を照射することにより当該切断部に断線処理を施す。つまり、第３実施形態では、第４導電層２３ｄ上の２箇所の切断部に対して断線処理を施すことになる。なお、スイッチング手段２１１では、その断線処理時に第４導電層２３ｄの破片が画素電極１０等に飛散するのを防止するため、切断部は画素電極１０やデータ線３２から離れた位置とするのが好ましい。この断線処理によって、図１２に示すように、データ線３２と画素電極１０との間は、第３導電層２１ｃ、換言すればバイパス経路によって接続されることになる。これにより、予備スイッチング素子Ｂ及びＣは素子として機能することになる。
【００８６】
また、第１導電層２１ａと、第４導電層２３ｄの第１経路２３ｄａとの接合部の角部４５、例えば破線領域Ｅ９の部分にレーザ光を照射することにより、絶縁膜２１ｆの絶縁破壊を起こして、第１導電層２１ａと第１経路２３ｄａとを短絡させる。即ち、スイッチング素子Ｄを短絡させる。さらに、第２導電層２１ｂと、第４導電層２３ｄの第３経路２３ｄｃとの接合部の角部４４、即ち破線領域Ｅ８の部分にレーザ光を照射することにより、絶縁膜２１ｆの絶縁破壊を起こして、第２導電層２１ｂと第３経路２３ｄｃとを短絡させる。即ち、スイッチング素子Ａを短絡させる。これにより、スイッチング素子Ａ及びＤは完全に素子としての機能を停止し、単なる導線として機能することになる。こうして、このスイッチング手段２１１は正常なスイッチング手段と同様の性能を得ることができるように修正される。
【００８７】
以上の修正作業により、データ線３２に一定の駆動電圧が印加されると、その駆動電圧は、第１導電層２１ａ→単なる導線となったスイッチング素子Ｄ→第１経路２３ｄａ→予備スイッチング素子Ｃ→第３導電層２１ｃ→予備スイッチング素子Ｂ→第３経路２３ｄｃ→単なる導線となったスイッチング素子Ａ→第２導電層２１ｂ→画素電極１０→走査電極８の順に印加される。こうして、液晶層４に一定の電圧が印加され表示欠陥等のない高品位な表示画像が出力される。
【００８８】
第３実施形態では、第４導電層２３ｄに、レーザ光による断線処理の対象となる２つの経路（断線部）を設けるようにしている。このため、点灯検査により画素欠陥等の表示不良が発見された場合には、上述のように第４導電層２３ｄの２つの切断部、即ち第２経路２３ｄｂ及び第４経路２３ｄｄの２カ所を断線処理する必要があり、その分工程数などが増加する。但し、その代わりに、第３実施形態では、次のような利点を有する。
【００８９】
例えば、第１及び第２実施形態において、プロセス上の形成不良により第４導電層の第２経路が断線してしまっているような場合、スイッチング素子Ａ及びＤ並びに予備スイッチング素子Ｂ及びＣの４つの素子が直列接続された状態となる。そのため、かかる状態にて点灯検査を実施し、画素欠陥等の表示不良が生じていても、いずれの素子に異常が生じているのかはわからず、代替素子を利用して当該画素欠陥を修正することは困難となる。
【００９０】
これに対し、第３実施形態では、レーザ光による断線処理の対象となる２つの経路、即ち第２経路２３ｄｂ及び第４経路２３ｄｄを設けるようにしている。このため、そのいずれか一方の経路がプロセス上の形成不良等により断線してしまっているような場合でも、断線していない方の経路を第１及び第２実施形態と同様にレーザ光による断線処理の対象とし、当該画素欠陥を修正することができる。このため、スイッチング手段の素子不良数を低減できる可能性が高くなる。
【００９１】
[液晶表示装置の製造方法]
次に、図１３を参照して、第１乃至第３実施形態に係る液晶表示装置の製造方法について説明する。図１３は、第１乃至第３実施形態に係る液晶表示装置の製造方法を示すフローチャートである。図１４及び図１５は、素子基板の作製工程を示す部分平面図、特に、１画素領域Ｅ５０を中心とした素子基板の作製工程を示す部分平面図である。なお、以下では、本発明の特徴を有する点以外は簡略化して説明すると共に、便宜上、第１実施形態に係る液晶表示装置１００の製造方法を中心に説明する。
【００９２】
先ず、既知の方法にて、図２に示されるカラーフィルタ基板９１を作製する（ステップＳ１）。
【００９３】
次に、素子基板９２を作製する（ステップＳ２）。具体的には、図１４（ａ）に示すように、上側基板１上における１つ画素領域Ｅ５０内に、タンタル等の第２金属で構成された層で下側に開口を有する鉤状の形状をなす導体パターンを形成する。特に、かかる導体パターンはデータ線の延在する方向に縦長となるように形成する。これにより、第４導電層２１ｄが形成される。なお、図１４及び図１５では特に例示しないが、同様の方法により、第２実施形態の及び第３実施形態の導体パターン、即ち、上側に開口を有する鉤形状をなす第４導電層、及びリング形状をなす第４導電層を夫々形成することができる。
【００９４】
次に、既知の陽極酸化法により、Ｔａ２Ｏ５等からなる絶縁膜を第４導電層２１ｄの表面に形成する（図示略）。次に、図１４（ｂ）に示すように、１つの画素領域Ｅ５０内の所定の位置に、クロム等の第１金属にて、データ線３２、第１導電層２１ａ、第２導電層２１ｂ、第３導電層２１ｃを夫々形成する。なお、第１導電層２１ａとデータ線３２は一体的に形成される。
【００９５】
このとき、第１導電層２１ａの一部は、絶縁膜を介して第４導電層２１ｄに重なり合う位置に形成される。これにより、それらの接合部分にはスイッチング素子Ｄが形成される。また、第２導電層２１ｂの一部は、絶縁膜を介して第４導電層２１ｄに重なり合う位置に形成される。これにより、それらの接合部分にはスイッチング素子Ａが形成される。また、第３導電層２１ｃの両端近傍は、絶縁膜を介して第４導電層２１ｄに重なり合う位置に形成される。これにより、予備スイッチング素子Ｂ及びＣが夫々形成される。
【００９６】
次に、図１５に示すように、１つの画素領域Ｅ５０内の所定の位置に、ＩＴＯ（インジウムスズ酸化物）などの材料からなる透明導電層を成膜し、パターニングすることにより画素電極１０を形成する。このとき、画素電極１０の一部は、第２導電層２１ｂの一部に積層される。これにより、画素電極１０と第２導電層２１ｂとが電気的に接続される。
【００９７】
なお、上記工程における各導電層は、例えば、蒸着法やスパッタリング法等の各種の方法にて形成するのが好ましい。また、パターニングは、例えば、フォトリソグラフィ法などによって構成されたレジストマスクなどの種々のマスクパターンを介したウェットエッチング法やドライエッチング法などによって行うのが好ましい。
【００９８】
次に、上側基板１の外側に位相差板（１／４波長板）１３や偏光板１４を取り付けると共に、上側基板１の内面上に保護層１７などを既知の方法にて形成する。これにより、図２に示される素子基板９２が作製される。
【００９９】
次に、カラーフィルタ基板９１と素子基板９２とを貼り合せ、それらの間に液晶を注入すると共にその液晶注入口の封止処理等を行う（ステップＳ３）。
【０１００】
次に、スイッチング手段２１の品質検査を実施する（ステップＳ４）。具体的には、上記のように液晶表示装置１００のパネル構造が完成した後（但し、ＸドライバＩＣ３４及びＹドライバＩＣ３３等の実装前）にパネルの点灯検査を実施する。その具体的な方法は上述した通りであるため説明を省略する。これにより、スイッチング手段２１が正常に動作するか否かにつき検査することができる。但し、この検査において、スイッチング素子Ａ及びＤの双方とも異常が発生しているのか、或いは、いずれの方に異常が発生しているのか、までを特定することはできない。
【０１０１】
かかる点灯検査においてスイッチング素子Ａ、Ｄが異常であると判断された場合には、レーザ光線を第４導電層２１ｄの所定の部位に照射することによりスイッチング手段２１の修正作業を実施する。かかる修正作業では、スイッチング素子Ａ及びＤの素子としての機能を完全に停止させ、その代わりに予備スイッチング素子Ｂ及びＣを素子として機能させる。なお、その詳細は上述した通りであり、その説明は省略する。
【０１０２】
以上の修正作業により、データ線３２に一定の駆動電圧が印加されると、図１０に示すように、その駆動電圧は、第１導電層２１ａ→単なる導線となったスイッチング素子Ｄ→第１経路２２ｄａ→予備スイッチング素子Ｃ→第３導電層２１ｃ→予備スイッチング素子Ｂ→第３経路２２ｄｃ→単なる導線となったスイッチング素子Ａ→第２導電層２１ｂ→画素電極１０→走査電極８の順に印加される。こうして、液晶層４に一定の電圧が印加され表示欠陥等のない高品位な表示画像が出力される。
【０１０３】
次に、その他の構成要素を実装等することにより（ステップＳ５）、第１乃至第３実施形態に係る液晶表示装置が作製される。こうして製作された液晶表示装置は、上述した作用効果を得ることができる。
【０１０４】
[変形例]
上記の各実施形態では、半透過反射型の液晶表示装置１００に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置１００にＴＮ型の液晶を適用することとしたが、これに限らず、液晶表示装置１００に負の誘電率異方性を有する液晶を適用することとしてもよい。
【０１０５】
また、上記の各実施形態では、第４導電膜を鉤形状又はリング形状に形成することとしている。しかし、これに限らず、第４導電膜を本発明の趣旨を逸脱しない範囲で各種の形状とするようにしても構わない。
【０１０６】
［電子機器］
次に、本発明の第１実施形態による液晶表示装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。なお、第２及び第３実施形態に係る液晶表示装置についてもその電子機器の表示装置として適用可能である。
【０１０７】
図１６は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶表示装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。
【０１０８】
表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。
【０１０９】
表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【０１１０】
次に、本発明に係る液晶表示装置１００及び第２及び第３実施形態に係る液晶表示装置を適用可能な電子機器の具体例について図１７を参照して説明する。
【０１１１】
まず、本発明に係る液晶表示装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１７（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。
【０１１２】
続いて、本発明に係る液晶表示装置１００を、携帯電話機の表示部に適用した例について説明する。図１７（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶表示装置１００を適用した表示部７２４を備える。
【０１１３】
なお、本発明に係る液晶表示装置１００を適用可能な電子機器としては、図１７（ａ）に示したパーソナルコンピュータや図１７（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【図面の簡単な説明】
【０１１４】
【図１】第１実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。
【図２】第１実施形態に係る液晶表示装置の断面構成を示す。
【図３】第１実施形態に係る素子基板の電極及び配線の構成等を示す平面図。
【図４】第１実施形態に係るカラーフィルタ基板の電極の構成を示す。
【図５】第１実施形態に係るスイッチング手段等の構成を示す部分拡大平面図。
【図６】第１実施形態に係るスイッチング手段等の構成を示す部分拡大平面図。
【図７】図６におけるスイッチング手段等の構成を示す部分拡大断面図。
【図８】第１実施形態に係る素子不良の低減方法を説明する部分拡大平面図。
【図９】第１実施形態に係る素子不良の低減方法を説明する部分拡大断面図。
【図１０】第１実施形態に係るスイッチング手段を含む等価回路図。
【図１１】第２実施形態に係るスイッチング手段等の構成を示す部分拡大平面図。
【図１２】第３実施形態に係るスイッチング手段等の構成を示す部分拡大平面図。
【図１３】本発明の液晶表示装置の製造方法を示すフローチャート。
【図１４】本発明の液晶表示装置の製造工程を示す部分拡大平面図。
【図１５】本発明の液晶表示装置の製造工程を示す部分拡大平面図。
【図１６】本発明の液晶表示装置を適用した電子機器の回路ブロック図。
【図１７】本発明の液晶表示装置を適用した電子機器の例。
【符号の説明】
【０１１５】
１  上側基板、  ２  下側基板、  ３  シール部材、  ６  着色層、  ７  導通部材、  ８  走査電極、  １０  画素電極、  ３１  走査線、  ３２  データ線、  ２１、２１０、２１１  スイッチング手段、  ９１  カラーフィルタ基板、  ９２  素子基板、  １００  液晶表示装置
【図１】
2006011150.tif 000003
【図２】
2006011150.tif 000004
【図３】
2006011150.tif 000005
【図４】
2006011150.tif 000006
【図５】
2006011150.tif 000007
【図６】
2006011150.tif 000008
【図７】
2006011150.tif 000009
【図８】
2006011150.tif 000010
【図９】
2006011150.tif 000011
【図１０】
2006011150.tif 000012
【図１１】
2006011150.tif 000013
【図１２】
2006011150.tif 000014
【図１３】
2006011150.tif 000015
【図１４】
2006011150.tif 000016
【図１５】
2006011150.tif 000017
【図１６】
2006011150.tif 000018
【図１７】
2006011150.tif 000019