(57)【要約】【課題】  カラー表示装置の表示ＲＡＭのビット数を低減して、カラー表示装置及びその駆動回路の低価格化および低消費電力化を図ること。【解決手段】  本発明の一態様にかかる駆動回路５は１画素が少なくとも３色の３ドットから構成され、カラー表示をする表示パネル１の表示部の一部分を部分表示領域２とし、他の部分を非表示領域３，４とする部分表示機能を有し、ｍ行ｎ列の画素を有するカラー表示装置の駆動回路５であって、ｐ×ｑ×１ビット（ｐ＜ｍ、ｑ≦ｎ）のデジタル映像信号を記憶する表示ＲＡＭ１３と、部分表示領域の文字の表示色を設定する色設定レジスタ１２と、部分表示領域か非表示領域を判別する部分表示領域信号ＰＡ１および表示ＲＡＭ１３のデジタル映像信号Ｄｍに基づいて色設定レジスタ１２の信号を選択する色選択回路１５とを備えるものである。【選択図】  図３
2006133551.tif 000002
【特許請求の範囲】
【請求項１】
１画素が少なくとも３色の３ドットから構成され、カラー表示をする表示パネルの表示部の一部分を部分表示領域とし、他の部分を非表示領域とする部分表示機能を有するカラー表示装置の駆動回路であって、
前記部分表示機能において、１画素分の各ドットを同じデジタル映像信号として記憶する表示メモリと、
前記表示メモリに記憶された前記デジタル映像信号に基づいて前記部分表示領域の文字の表示色を設定する色設定手段とを備えるカラー表示装置の駆動回路。
【請求項２】
１画素が少なくとも３色の３ドットから構成され、カラー表示をする表示パネルの表示部の一部分を部分表示領域とし、他の部分を非表示領域とする部分表示機能を有し、ｍ行ｎ列の画素を有するカラー表示装置の駆動回路であって、
ｐ×ｑ×１ビット（ｐ＜ｍ、ｑ≦ｎ）のデジタル映像信号を記憶する表示メモリと、
前記部分表示領域の文字の表示色と前記文字以外の背景の表示色とを設定する色設定レジスタと、
前記部分表示領域か前記非表示領域かを判別する部分表示領域信号および前記表示メモリのデジタル映像信号に基づいて前記色設定レジスタの信号を選択する色選択回路とを備えるカラー表示装置の駆動回路。
【請求項３】
クロック信号に同期してシリアルに入力されるデジタル映像信号をパラレルに展開し、保持する展開保持回路と、
前記展開保持回路から供給されるデジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換回路とをさらに備える請求項２に記載のカラー表示装置の駆動回路。
【請求項４】
クロック信号に同期して入力されるデジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換回路と、
前記Ｄ／Ａ変換回路から供給される前記アナログ映像信号をパラレルに展開し、保持する展開保持回路とをさらに備える請求項２に記載のカラー表示装置の駆動回路。
【請求項５】
前記デジタル映像信号に基づいてアナログ映像信号を生成するための階調電圧を生成する階調電圧生成回路をさらに備え、
前記階調電圧生成回路は、
前記部分表示機能を使用しない通常表示モード時には、１ドットの表示階調に対応した数の階調電圧を生成し、
前記部分表示機能を使用する部分表示モード時には２つの階調電圧のみ生成する請求項２、３又は４に記載の表示装置の駆動回路。
【請求項６】
前記色設定レジスタが、前記部分表示領域の文字以外の背景の色と前記非表示領域の色とを白色又は黒色に設定する請求項２乃至５いずれかに記載の表示装置の駆動回路。
【請求項７】
請求項１乃至６いずれか1項に記載の駆動回路を備えるカラー表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カラー表示装置とその駆動回路に関し、特に部分表示機能を有するカラー表示装置とその駆動回路に関する。
【背景技術】
【０００２】
液晶表示装置は、低消費電力、軽量、薄型であるため、携帯電話機など様々な電子機器の表示装置に採用されている。携帯型電子機器、特に携帯電話機の表示装置では、電池駆動が一般的であるため、消費電力の低減が要求される。一方では、カラー化、高精細化、高画質化、動画対応など消費電力が増大する表示への要求も同時に実現することが望まれている。
【０００３】
携帯電話機では、通話はしてないが電波は受信している待機状態がある。待機状態では、液晶表示装置の省電力化のために、所定時間キー操作をしないと第１段階となり、バックライトが暗くなる。さらにキー操作を行わないと、第２段階となりバックライトが消灯する。さらにキー操作を行わないと、第３段階となり、表示画面が時刻表示などの待機画面に切り替わる。この第３段階では、表示ＲＡＭなどの記憶手段に記憶されたデジタル映像信号を用いて待機画面を表示する。
【０００４】
例えば、３２０行×２４０列の画素を６ビット（６４階調）のカラー表示で２６万色表示をすると、１画素はＲＧＢの３ドットで構成されているので表示サイズの表示ＲＡＭの容量は、３２０行×２４０列×６ビット×３ドットとなる。
【０００５】
図１２は、４行×２列の画素の表示ＲＡＭの配列を示している。ここで、各画素にはＲＧＢそれぞれのドットが設けられている。そのため、ＲＧＢのそれぞれのドットは６ビットのデータとなり、１画素では１８ビットのデータとなる。例えば、ノーマリブラック液晶の場合、３行２列目の画素が黒であればＲ（３，２）＝００００００、Ｇ（３，２）＝００００００、Ｂ（３，２）＝００００００の１８ビットのデジタル映像信号を記憶している。
【０００６】
この表示ＲＡＭの容量を低減する駆動回路を備える表示機器が開示されている（特許文献１）。この表示機器では、外部から第１のデジタル映像信号を入力する入力手段と、外部から入力する第１のデジタル映像信号より少ない階調数の第２のデジタル映像信号を記憶する表示ＲＡＭを備えている。通常表示時には、第１のデジタル映像信号を表示ＲＡＭに書き込まずに直接ラッチ回路に入力する。そして、第１のデジタル映像信号に基づいてアナログ映像信号を生成し、ＬＣＤパネルに供給する。待機表示時には、表示ＲＡＭに書き込まれた第２のデジタル映像信号に基づいて生成された映像信号をＬＣＤパネルに供給する。この構成により、通常表示時の表示ＲＡＭへの書き込みの消費電力を削減できる。さらに待機表示時においても、表示ＲＡＭの容量を低減することで消費電力を低減している。
【０００７】
【特許文献１】特開２００３−１５６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の表示機器でカラー表示を行った場合、表示ＲＡＭの容量を十分小さくすることができなかった。すなわち、カラー表示では、通常、１画素にＲＧＢの３ドットがあるため、表示ＲＡＭの容量が大きくなってしまう。このようにカラー表示ではＲＧＢの画素に対応するように表示ＲＡＭを設けているので表示ＲＡＭの容量が大きくなり、コストが高くなってしまうという問題点があった。
【０００９】
本発明の課題は、カラー表示装置の表示ＲＡＭのビット数を低減して、カラー表示装置及びその駆動回路の低価格化および低消費電力化を図ることである。
【課題を解決するための手段】
【００１０】
本発明の第１の態様にかかるカラー表示装置の駆動回路は、１画素が少なくとも３色の３ドットから構成され、カラー表示をする表示パネルの表示部の一部分を部分表示領域とし、他の部分を非表示領域とする部分表示機能を有し、前記部分表示機能を使用する部分表示モードと、前記部分表示機能を使用しない通常表示モードとを有するカラー表示装置の駆動回路であって、前記部分表示機能において、１画素分の各ドットを同じデジタル映像信号として記憶する表示メモリと、前記表示メモリに記憶された前記デジタル映像信号に基づいて前記部分表示領域の文字の表示色を設定する色設定手段とを備えるものである。これにより、表示ＲＡＭの容量を小さくすることができ、読み書き時の消費電力を低減することができる。表示ＲＡＭの容量を低減しているので、回路規模の縮小およびテスト時間を低減してコストを低減することができる。
【００１１】
本発明の第２の態様にかかるカラー表示装置の駆動回路は、１画素が少なくとも３色の３ドットから構成され、カラー表示をする表示パネルの表示部の一部分を部分表示領域とし、他の部分を非表示領域とする部分表示機能を有し、ｍ行ｎ列の画素を有するカラー表示装置の駆動回路であって、ｐ×ｑ×１ビット（ｐ＜ｍ、ｑ≦ｎ）のデジタル映像信号を記憶する表示メモリと、前記部分表示領域の文字の表示色と前記文字以外の背景の表示色とを設定する色設定レジスタと、前記部分表示領域か前記非表示領域を判別する部分表示領域信号および前記表示メモリのデジタル映像信号に基づいて前記色設定レジスタの信号を選択する色選択回路とを備えるものである。これにより、表示ＲＡＭの容量を小さくすることができ、読み書き時の消費電力を低減することができる。表示ＲＡＭの容量を低減しているので、回路規模の縮小およびテスト時間を低減してコストを低減することができる。
【発明の効果】
【００１２】
本発明によれば、カラー表示装置の表示ＲＡＭのビット数を低減して、カラー表示装置及びその駆動回路の低価格化および低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。例えば、１ドットのデジタル映像信号を６ビット（６４階調）として便宜説明するが、デジタル映像信号は５ビット以下でも、７ビット以上でもよい。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
発明の実施の形態１．
【００１４】
携帯型電子機器、特に携帯電話機に使用される半透過型の液晶表示装置は、待機状態の表示を省電力駆動するために、所定時間キー操作をしないと第１段階でバックライトが暗くなり、第２段階でバックライトが消灯し、第３段階で表示画面が時刻表示などの待機画面に切り替える。第３段階では、所定時間ごとに表示する位置をランダムに変更することもできる。第３段階では、表示ＲＡＭなどの記憶手段に記憶されたデジタル映像信号を用いて待機画面を表示する。また、有機ＥＬ表示装置では、バックライトがないので、所定時間キー操作をしないと表示画面が時刻表示などの待機画面に切り替える。
【００１５】
待機画面では、時刻、電波状況、着信情報など必要最小限の文字情報のみを表示するのが好ましい。ここで、文字とは、数字、ローマ字、漢字、ひらがな、かたかな、ギリシャ文字、句読点、記号、罫線素片や、電池残量マーク、アンテナマーク、ハートマーク、着信マークなどのアイコンも含む「意味のある点の集合体」のことと定義する。
【００１６】
待機画面では、図１に示すような部分表示モードにして省電力化する。図１は、部分表示モードの表示例を示す図で、ｍ行×ｎ列の表示パネル１に部分表示領域２と非表示領域３、４とを設けている。ここでは、非表示領域３と非表示領域４との間に部分表示領域２が挟まれている。非表示領域３、４は、通常、最も消費電力が小さくなる表示にするために、ノーマリーホワイト液晶では白表示、ノーマリーブラック液晶や有機ＥＬ表示装置では黒表示とする。図１において、走査線Ｇ０８１と走査線Ｇ１００に横線が入っているが、この横線は、部分表示領域２と非表示領域３、４とを区別するための線である。実際の表示では、部分表示領域２の背景の色と非表示領域３、４の色を同じにすれば、「１／１（Ｓｕｎ）  ７：００」の文字だけが異なる色となって表示される。すなわち、部分表示領域２の文字に対応する画素のみ異なった色となって表示される。なお、表示パネル１には互いに直交する走査線とデータ線とが複数設けられている。ここで、画素の行に対応して走査線の数はｍ本となる。データ線の数は画素の列と１画素のドット数により決定されるため、３×ｎ本となる。液晶表示装置では、このデータ線と走査線との交差部にはスイッチング素子であるは薄膜トランジスタ（ＴＦＴ）が設けられている。そして、データ線には薄膜トランジスタを介して透明な画素電極が接続されている。さらに、走査線には走査信号を供給する走査線駆動回路が接続され、信号線には映像信号を供給するデータ線駆動回路が接続されている。
【００１７】
図２は、本発明のデータ側駆動回路の表示ＲＡＭの配置を示す図である。説明の簡略化のために背景技術と同じ４行×２列の画素についてカラー表示する例について説明する。もちろん、これ以外の画素数を有するものであってもよい。本実施の形態では、少なくとも光の３原色である赤色，緑色，青色（以下ＲＧＢと略す）の３ドットを１画素として、１画素で１ビットのデジタル映像信号を表示ＲＡＭに記憶する。他にＲＧＢＷ（Ｗは白）では４ドットを１画素とする構成としてもよい。
【００１８】
次に図３を用いて本実施の形態にかかるデータ線駆動回路について説明する。図３は、表示装置のデータ線駆動回路を示すブロック図である。図３において、データ線駆動回路５は、信号処理回路１０、アドレス制御回路１１、色設定レジスタ１２、表示ＲＡＭ１３、ラッチ回路Ｃ１４、色選択回路１５、データバッファ回路１６、ガンマ設定レジスタ１７、ガンマ生成回路１８、バイアス回路１９、シフトレジスタ回路２０、ラッチ回路Ａ２１、ラッチ回路Ｂ２２、Ｄ／Ａ変換回路２３および２値出力回路２４とを含む回路構成をしている。ここでデータ線駆動回路５が設けられた表示装置には、図示しないが、電源回路、発振回路、走査線駆動回路なども含まれる。
【００１９】
信号処理回路１０は、携帯電話機などのＣＰＵから入力される映像信号および制御信号に基づいてデジタル映像信号Ｄｘ、ラッチ信号ＬＡＴ、水平同期信号ＳＴＢ、部分表示信号ＰＡ、クロック信号ＣＬＫなどの信号を生成している。クロック信号ＣＬＫはＣＰＵから入力されるクロック信号ｄＣＬＫに同期して生成される。さらに、信号処理回路１０はクロック信号ＣＬＣを生成するための発振回路を備えている。信号処理回路１０では、デジタル映像信号Ｄｘを表示ＲＡＭ１３に入力するか、データバッファ回路１６に入力するかの切り替えや、クロック信号ＣＬＫとクロック信号ＣＬＣとの切り替えなども行っている。
【００２０】
部分表示モードでの１画素分のデジタル映像信号Ｄｘは１ビットである。一方、通常表示モードでは、ＤＲ（ＤＲ００、ＤＲ０１，ＤＲ０２，ＤＲ０３，ＤＲ０４，ＤＲ０５），ＤＧ（ＤＧ００，ＤＧ０１，ＤＧ０２，ＤＧ０３，ＤＧ０４，ＤＧ０５），ＤＢ（ＤＢ００，ＤＢ０１，ＤＢ０２，ＤＢ０３，ＤＢ０４，ＤＢ０５）の計１８ビットを１画素分のデジタル映像信号Ｄｘとして入力する。この時の表示色数は２の１８乗＝約２６万色となる。デジタル映像信号Ｄｘが１６ビットの場合では、緑色が赤色、青色に比べ感度が高いため、ＤＧを６ビット、ＤＲとＤＢを５ビットとするのが一般的である。
【００２１】
ＣＰＵから入力される制御信号には、駆動回路を制御するためのコマンド信号、ドットクロック信号ｄＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃなどを含んでもよい。ＣＰＵから入力される制御信号は、さらに、部分表示信号ＰＡを含んでいる。ここで部分表示信号ＰＡとは、表示画面に部分表示をさせるか否かを示す１ビットの信号である。すなわち、ＰＡ＝０のとき、通常表示を行う通常表示モードとなり、ＰＡ＝１のとき、部分表示を行う部分表示モードとなる。したがって、携帯電話等の携帯端末では、一定時間以上、キー操作等をしていない状態が続くとＰＡが０から１に切り替わる。
【００２２】
アドレス制御回路１１は、部分表示モード時において、表示ＲＡＭ１３にデジタル映像信号Ｄｘを書き込むためのアドレスを制御するための回路である。すなわち、アドレス制御回路１１は信号処理回路１０からの信号に基づいて表示ＲＡＭ１３に書き込むアドレスを示す信号を表示ＲＡＭ１３に出力する。そして、表示ＲＡＭ１３は書き込みアドレスで指定されたアドレスにデジタル映像信号Ｄｘを書き込む。ここで表示ＲＡＭ１３に入力されるデジタル映像信号は例えば３ドットからなる１画素について１ビットの信号となる。
【００２３】
色設定レジスタ１２は、部分表示領域２の文字の色を設定するレジスタ（Ｒａ，Ｇａ，Ｂａ）と部分表示領域２の背景の色および非表示領域３、４の色を設定するレジスタＵａとを備えている。このレジスタＵａには、部分表示領域２の文字以外の背景に対応する画素電極に対してオフ電圧が印加されるよう色設定がされている。すなわち、部分表示モード時において、部分表示領域２の背景部分及び非表示領域３，４では画素電極にオフ電圧が印加される。したがって、ノーマリーホワイト液晶の場合、部分表示領域の文字以外は白表示となる。一方、ノーマリーブラック液晶や自発光である有機ＥＬの場合、部分表示領域の文字以外は黒表示となる。
【００２４】
表示ＲＡＭ１３は、部分表示モード時に表示を行うためのデジタル映像信号Ｄｘの書き込み、読み出しを行う。部分表示モード時には、表示ＲＡＭ１３に記憶されているデジタル映像信号Ｄｘに基づいて表示パネルの表示が行われる。前述のように、本発明の表示ＲＡＭ１３は、少なくともＲＧＢの３ドットを１画素として、１画素で１ビットのデジタル映像信号Ｄｍとして記憶する。よって、表示ＲＡＭ１３の容量は、ｍ行×ｎ列画素のカラー表示パネル１では、ｐ×ｑ×１ビット（ただしｐ＜ｍ、ｑ≦ｎ）となる。ここで、部分表示領域２の画素数をｐ×ｑとしている。部分表示領域２において、文字に対応する画素はＤｍ＝１となり、文字以外の背景に該当する画素はＤｍ＝０となる。このように表示ＲＡＭ１３は１画素分の各ドットを同じデジタル映像信号として記憶する。
【００２５】
表示ＲＡＭ１３の行方向の数はｐ個であり、表示パネル１の走査線数のｍ個より少ない。そのため、部分表示を開始する行を設定するレジスタＧＳと部分表示を終了する行を設定するレジスタＧＥを信号処理回路１０に設ける。すなわち、ＧＳとＧＥとの間の行に対応する画素が部分表示領域２となる。図２においては、部分表示領域２はＧ０８１〜Ｇ１００なので、ｐ＝２０、ＧＳ＝０８１、ＧＥ＝１００とする。また、部分表示領域２をランダムに変更するには、信号処理回路１０からの信号によって、ＧＳ，ＧＥを変更する。信号処理回路１０では、ＣＰＵから入力される部分表示信号ＰＡと部分表示領域２を設定する制御レジスタ（ＧＳ，ＧＥ）から、部分表示領域信号ＰＡ１信号を生成し、色選択回路１５に入力する。ここで部分表示領域信号ＰＡ１は、部分表示領域２を示す信号である。すなわち、部分表示モードにおいて、行番号ＧがＧＳ〜ＧＥの行ではＰＡ１＝１となり、行番号ＧがＧＳより小さい行及びＧＥより大きい行ではＰＡ１＝０となる。これにより、色選択回路１５において部分表示領域２と非表示領域３、４とが判別される。なお、ｑ＜ｎの場合には、同様に列番号を設定するレジスタを信号処理回路１０に設ける。
【００２６】
ラッチ回路Ｃ１４は、表示ＲＡＭ１３からの１走査ライン分のデジタル映像信号をラッチするための回路である。すなわち、ラッチ回路Ｃ１４はクロック信号に同期してシリアルに入力されるデジタル映像信号をパラレルに展開して保持する展開保持回路である。ラッチ回路Ｃ１４は信号処理回路１０からのラッチ信号ＬＡＴにより１走査ライン分のデジタル映像信号Ｄｍを色選択回路１５に出力する。このラッチ信号ＬＡＴは発振回路で生成されたクロック信号ＣＬＣに同期して入力される。
【００２７】
色選択回路１５には、ラッチ回路Ｃ１４から１走査ライン分のデジタル映像信号Ｄｍが入力される。色選択回路１５は、このデジタル映像信号Ｄｍに基づいて色選択を行う。すなわち、デジタル映像信号Ｄｍが１の画素では、色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値を選択する。Ｄｍ＝１の画素は部分表示領域２の文字に対応する画素である。デジタル映像信号Ｄｍが０の画素ではＵａの値を選択する。Ｄｍ＝０の画素は部分表示領域２の背景に対応する画素である。また、非表示領域３、４に対応する画素でもＵａの値を選択する。色選択回路１５はＤｍに応じて選択した値に基づく（Ｒｄ，Ｇｄ，Ｂｄ）の出力信号を２値出力回路２４に供給する。この２値出力回路２４については後述する。すなわち、色選択回路１５はＤｍに基づいて（Ｒａ，Ｇａ，Ｂａ）又Ｕａの値を選択し、出力信号（Ｒｄ，Ｇｄ，Ｂｄ）を出力する。
【００２８】
この色選択回路１５の構成について図４を用いて説明する。図４は色選択回路１５の構成の一例を示す回路図である。色選択回路１５はスイッチ５１、５２及び切換回路５３を有する構成をしている。なお、スイッチ５１及びスイッチ５２はＲＧＢに対応して設けられている。すなわち、Ｒ，Ｇ，Ｂのそれぞれのドットに対応したデータ線に信号を供給するため、スイッチ５１及びスイッチ５２は１画素について３つずつ設けられている。色選択回路１５には各画素に対応して切換回路５３が設けられている。この切換回路５３には信号処理回路１０からの部分表示領域信号ＰＡ１及びデジタル映像信号Ｄｍが入力される。スイッチ５２には色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値がそれぞれ入力され、スイッチ５１にはＵａの値が入力される。部分表示領域２の場合（ＰＡ１＝１）、切換回路５３はスイッチ５１またはスイッチ５２の一方をオンし、他方をオフする。具体的には、デジタル映像信号Ｄｍが１のとき、切換回路５３は、スイッチ５２をオンし、スイッチ５１をオフする。これにより、文字に対応する画素では、色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値に基づく表示が行われる。一方、デジタル映像信号Ｄｍが０のとき、切換回路５３は、スイッチ５１をオンし、スイッチ５２をオフする。これにより、背景に対応する画素ではＵａの値に基づく表示が行われる。切換回路５３は非表示領域に対応する行（ＰＡ１＝０）では、スイッチ５１をオンし、スイッチ５２をオフする。これにより、非表示領域３，４に対応する画素ではＵａの値に基づく表示が行われる。なお、ここでは、Ｒ１、Ｇ１、Ｂ１とＲ２、Ｇ２、Ｂ２の２画素に信号を供給するための回路構成を示しているが、実際には画素のそれぞれに対応して上記のスイッチ５１、５２及び切換回路５３が設けられている。
【００２９】
再び図３の説明に戻る。データバッファ回路１６は、クロック信号ＣＬＫに同期して入力されるデジタル映像信号Ｄｘを１クロック周期の期間ラッチする回路である。そして、データバッファ回路１６はデジタル映像信号Ｄｘをラッチ回路Ａ２１に出力する。
【００３０】
ガンマ設定レジスタ１７は、ガンマ特性に適合するように抵抗ストリングの基準電圧値を設定するレジスタである。液晶表示装置では、正極ガンマの透過率最大となる電圧設定ＰＷ、正極ガンマの透過率最小となる電圧設定ＰＢ、負極ガンマの透過率最大となる電圧設定ＮＷ、負極ガンマの透過率最小となる電圧設定ＮＢを設定する設定レジスタ、およびガンマカーブを微調整する複数のレジスタを設ける。ここで、正極ガンマとは反転表示において、データ線に正の電圧が印加される場合のガンマであり、負極ガンマとは反転表示において、データ線に負の電圧が印加される場合のガンマである。有機ＥＬ表示装置では、正極／負極がないので最大輝度となる電圧設定レジスタと最小輝度となる電圧設定レジスタと微調整する複数のレジスタを設ける。
【００３１】
ガンマ生成回路１８は、Ｖ０〜Ｖ６３の６４個の階調電圧を生成する回路である。このガンマ生成回路１８の構成について図５を用いて説明する。図５はガンマ生成回路１８の
構成の一例を示す回路図である。ガンマ生成回路１８は図５に示すように複数の同一抵抗を直列に接続した抵抗ストリング３６を備えている。ガンマ生成回路１８は抵抗ストリング３６で生成する複数の電圧値から設定レジスタ（ＰＢ，ＰＷ，ＮＢ，ＮＷ）に対応して最大輝度（または透過率）の電圧（Ｖ６３）および最低輝度（または透過率）の電圧（Ｖ０）を選択する。また、ガンマ生成回路１８はＶ０とＶ６３の電圧を基準にしてガンマ特性に適合するように複数の抵抗を接続した抵抗ストリング３８を備えている。この複数の抵抗ｒ０〜ｒ６２の抵抗値はガンマ値に基づいて設定されている。ガンマ生成回路１８は抵抗ストリング３８によりＶ１〜Ｖ６２の６２個の電圧値を生成している。抵抗ストリング３８の総抵抗値は抵抗ストリング３６の総抵抗値に比べ小さくする。抵抗ストリング３６にはＤ／Ａ変換器３１及びＤ／Ａ変換器３２の２つだけが接続されるが、抵抗ストリング３８には、Ｄ／Ａ変換回路２３においてデータ線数分のＤ／Ａ変換器が接続される。そのため、抵抗ストリング３８の抵抗値を小さくしている。よって、抵抗ストリング３８に流れる電流値は大きくなる。
【００３２】
ガンマカーブが所望のカーブと異なる時は、微調整用のＤ／Ａ変換器３３を用いて調整する。このＤ／Ａ変換器３３はガンマ設定レジスタ１７からセレクタに入力されるデジタル信号に基づいてアナログ電圧を生成する。このアナログ電圧はＶ１〜Ｖ６２のうち微調整が必要な特定の電圧に対応して供給される。微調整用Ｄ／Ａ変換器３３と抵抗ストリング３７はなくてもよい。通常表示モード時には、ガンマ生成回路１８はＶ０〜Ｖ６３の６４値の階調電圧を生成する。一方、部分表示モード時には、Ｖ０とＶ６３の２値の階調電圧のみを生成する。したがって、通常表示モード時には、スイッチ３４、３５をオンしなければならないが、部分表示モード時には、スイッチ３４、３５をオフして抵抗ストリングに流れる電流を遮断して消費電力を低減することができる。また、微調整用のＤ／Ａ変換器３３の増幅器のバイアス電流も遮断する。さらに、ガンマカーブが抵抗ストリング３８で生成するＶ１〜Ｖ６２の６２値に適合し、微調整の必要がない場合には、スイッチ３４は常時オフ、Ｄ／Ａ変換器３３の増幅器のバイアス電流も常時電流を０にする。これにより、消費電力を低減することができる。この部分表示モードと通常表示モードの切換は信号処理回路１０からの部分表示信号ＰＡに基づいて行われる。通常表示モード時において、ガンマ生成回路１８は１ドットの階調数に対応した数（６ビットすなわち６４値）の階調電圧を生成する。一方、部分表示モード時において、ガンマ生成回路１８は１ビットすなわち２つの階調電圧のみを生成する。これにより、部分表示モードにおける消費電力を低減することができる。
【００３３】
再度、図３を参照して駆動回路の構成について説明する。バイアス回路１９は、ガンマ生成回路１８及び後述のＤ／Ａ変換回路２３に設けられた増幅器７２にバイアス電圧ＢＶを供給する回路である。さらにバイアス回路１９は、増幅器７２のバイアス電流値を制御している。バイアス回路１９は上述のように、部分表示信号ＰＡに基づいてバイアス電流をオン、オフする。
【００３４】
シフトレジスタ回路２０は、クロック信号ＣＬＫに同期したサンプリング信号を生成する回路である。シフトレジスタ回路２０は水平スタート信号ＳＴＨが入力されると順次にサンプリング信号を生成し、ラッチ回路Ａ２１に出力する。
【００３５】
ラッチ回路Ａ２１は、データバッファ回路１６から入力されるデジタル映像信号Ｄｘをシフトレジスタ回路２０からのサンプリング信号に応じてラッチする回路である。すなわち、ラッチ回路Ａ２１はクロック信号に同期してデータバッファ回路１６からシリアルに入力されるデジタル映像信号Ｄｘを展開、保持する展開保持回路である。
【００３６】
ラッチ回路Ｂ２２は、水平同期信号ＳＴＢに応じてラッチ回路Ａ２１から転送されたデジタル映像信号Ｄｘをラッチする。ラッチ回路Ｂ２２は１水平同期周期の期間だけデジタル映像信号Ｄｘをラッチして、Ｄ／Ａ変換回路２３に出力する。
【００３７】
Ｄ／Ａ変換回路２３は、ラッチ回路Ｂ２２から入力されたデジタル映像信号Ｄｘをアナログ映像信号に変換する回路である。図６にＤ／Ａ変換回路２３の詳細図を示す。図６はＤ／Ａ変換回路２３と後述する２値出力回路２４の構成の一例を示す回路図である。Ｄ／Ａ変換回路２３は、セレクタ７１、増幅器７２、スイッチ７３、７４、デコーダ７７、レベルシフト回路７９を備えている。レベルシフト回路７９はラッチ回路Ｂ２２から転送されたデジタル映像信号Ｄｘのレベルをシフトし、デコーダ７７に出力する。デコーダ７７はレベルシフトされたデジタル映像信号Ｄｘをデコードし、その信号をセレクタ７１に出力する。セレクタ７１はデコーダ７７から入力される信号に基づいて、ガンマ生成回路１８から供給される６４値（Ｖ０〜Ｖ６３）の電圧の中から１つの電圧を選択する。すなわち、Ｄ／Ａ変換回路２３は６４値（Ｖ０〜Ｖ６３）の電圧のうちからデジタル映像信号Ｄｘに対応した１つの電圧をセレクタ７１により選択する。セレクタ７１はデジタル映像信号Ｄｘに基づいて階調電圧を選択する。１水平周期期間のうち第１駆動期間では、スイッチ７３をオン、スイッチ７４をオフして増幅器７２で高速に所定の電圧までデータ線を駆動している。１水平周期期間のうち、第１駆動期間の後の第２駆動期間ではスイッチ７３をオフ、スイッチ７４をオンし、セレクタ７１で選択した電圧を直接データ線に印加している。第２駆動期間では、増幅器７２のバイアス電流を遮断して消費電力を低減している。液晶表示装置の画素数が少ない時は増幅器７２とスイッチ７３、７４を削除して、直接セレクタ７１で選択した電圧でデータ線を駆動してもよい。
【００３８】
２値出力回路２４は部分表示モードにおいて色選択回路１５から出力された（Ｒｄ，Ｇｄ，Ｂｄ）の出力信号に基づいてデータ線及び画素電極を駆動する。この２値出力回路２４の詳細図を図６に示す。なお、図６においてＹはＲ、Ｇ、Ｂのいずれかを示している。２値出力回路２４は、スイッチ７５、７６、論理回路７８、レベルシフト回路８０とを備えている。論理回路７８は部分表示信号ＰＡに基づいて、スイッチ７５、７６の切換を行うための信号をレベルシフト回路８０に出力する。レベルシフト回路８０は論理回路７８からの信号のレベルをシフトして、スイッチ７５、７６の制御を行う。部分表示モードの時（ＰＡ＝１）には、色選択回路１５で選択した（Ｒｄ，Ｇｄ，Ｂｄ）に基づいて、スイッチ７５をオン、スイッチ７６をオフしてＶ０電圧を選択するか、またはスイッチ７５をオフ、スイッチ７６をオンしてＶ６３電圧を選択する。通常表示モード（ＰＡ＝０）では、スイッチ７５、７６は両方ともオフしている。したがって、Ｖ１〜Ｖ６３のうちセレクタ７１によって選択された電圧がデータ線に供給される。図６では、レベルシフト回路８０を、論理回路７８とスイッチ７５、７６との間に設けているが、色選択回路１５と論理回路７８との間にレベルシフト回路８０を設けてもよい。このようにして、データ線が駆動されている。
【００３９】
次に通常表示モードと部分表示モードについて詳細に説明する。通常表示モードであるか、部分表示モードであるかは、ＣＰＵから入力される部分表示信号ＰＡに対応して行われる。
【００４０】
通常表示モード（ＰＡ＝０）では、デジタル映像信号Ｄｘを表示ＲＡＭ１３に書き込まずに、データバッファ回路１６を介してデジタル映像信号Ｄｘをラッチ回路Ａ２１にラッチする。このとき、ラッチ回路Ａ２１はクロック信号ＣＬＫに同期してデジタル映像信号Ｄｘをラッチする。なお、通常表示モードでは、発振回路からのクロック信号ＣＬＣを停止して、クロック信号ＣＬＫを使用する。
【００４１】
ラッチ回路Ａ２１にラッチしたデジタル映像信号Ｄｘは、ラッチ信号ＳＴＢが入力されるとラッチ回路Ｂ２２に一斉に転送され保持される。そして、ラッチ回路Ｂ２２に保持されたデジタル映像信号ＤｘはＤ／Ａ変換回路２３に転送される。Ｄ／Ａ変換回路２３はデジタル映像信号Ｄｘを所望のアナログ映像信号に変換し、表示パネル１のデータ線および画素電極を駆動する。
【００４２】
部分表示モード時（ＰＡ＝１）には、クロック信号ＣＬＫを停止して、デジタル映像信号Ｄｘを表示ＲＡＭ１３に書き込む。そして、表示映像に変化があったときのみデジタル映像信号Ｄｘを表示ＲＡＭ１３に入力する。例えば、時刻表示をしている場合に、「７：００」であったのが「７：０１」に変わるのに１分の時間があり、変化のない１分間はＣＰＵからデジタル映像信号Ｄｘは入力されない。
【００４３】
部分表示モードでは、Ｄ／Ａ変換回路２３のスイッチ７３、７４を両方ともオフし、増幅器７２のバイアス電流を遮断する。また、ガンマ生成回路１８のスイッチ３４、３５をオフし、抵抗ストリング３７、３８に流れる電流を遮断する。さらに、Ｄ／Ａ変換器３３内部の増幅器のバイアス電流も遮断する。これにより、消費電力を低減することができる。
【００４４】
ラッチ信号ＬＡＴは、発振回路で生成するクロック信号ＣＬＣに同期して生成する。そして、部分表示モード時のフレーム周波数は、通常表示モードのフレーム周波数より低くすることが好ましい。つまり、クロック信号ＣＬＣはクロック信号ＣＬＫより周波数を低く設定する。部分表示モードでは、Ｖ０とＶ６３の２値階調で駆動する。液晶表示装置では、Ｖ０とＶ６３は液晶透過率−電圧特性の飽和領域で使用する。液晶の透過率と電圧特性の線形領域である中間調領域でフレーム周波数を低くするとフリッカが見えやすくなるが、飽和領域においては、フリッカは見えづらい。したがって、部分表示モードでは、この飽和領域の電圧で駆動することが好ましい。有機ＥＬ表示装置では、非表示領域と表示領域の背景は発光させないので黒表示となるが、そもそも発光していないのでフレーム周波数を低くしてもこの領域においてはフリッカの発生はない。
【００４５】
また、部分表示モードにおいて、非表示領域３、４は走査駆動を間引いて駆動するか、複数の走査線を同時に駆動している。
【００４６】
特に有機ＥＬ表示装置では、非表示領域の走査駆動は最初のフレームだけ走査駆動を行って画素に黒信号を書き込み、次のフレームからは非表示領域の走査駆動を行わないように間引いて走査駆動する。
【００４７】
カラー表示では、１画素はＲＧＢの３ドットで構成するのが一般的である。本発明の表示ＲＡＭ１３は、１画素で１ビットの容量なので、部分表示モード時に、１走査ラインでは同時に２色のみの表示となる。ノーマリーホワイト液晶では、消費電力が最も小さい表示は白表示となる。よって、非表示領域３、４と部分表示領域２の背景を白表示にして文字の色を白以外にするのが好ましい。よってＵａ＝１として、（Ｒｄ，Ｇｄ，Ｂｄ）＝（１，１，１）とすればよい。そして、ＣＰＵから部分表示領域の文字の色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）に（０，０，０）を入力して黒にするなど２色表示する。
【００４８】
有機ＥＬ表示装置やノーマリーブラック液晶では、消費電力が最も小さい表示は黒表示となる。よって、非表示領域３、４と部分表示領域２の背景を黒表示にして文字の色を黒以外にするのが好ましい。よってＵａ＝０として、（Ｒｄ，Ｇｄ，Ｂｄ）＝（０，０，０）とすればよい。そして、ＣＰＵから部分表示領域の文字の色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）に（１，１，１）を入力して白にするなどして２色表示する
【００４９】
本実施の形態では、１画素がＲＧＢの３ドットから構成されるカラー表示装置のデータ線駆動回路において、部分表示モードで２色表示することで、表示ＲＡＭ１３の容量を低減することができる。また、部分表示モード時には、Ｄ／Ａ変換回路２３およびＤ／Ａ変換回路２３に関連する回路を停止することができる。これにより、消費電力を低減することができる。このとき、表示ＲＡＭ１３に記憶したデジタル映像信号Ｄｍに対応して２値出力回路２４で選択した２値に基づくアナログ映像信号でデータ線および画素を駆動する。これにより、低消費電力で駆動することができる。
【００５０】
このように本実施の形態では、表示ＲＡＭの容量が１画素で１ビットなのでメモリ容量を少なくすることができ、読み書き時の消費電力を低減することができる。また、表示ＲＡＭの容量を低減しているので、回路規模の縮小およびテスト時間を低減してコストを低減することができる。
実施の形態２．
【００５１】
実施の形態１では、部分表示領域の背景の色および非表示領域の色を最も消費電力が少なくなる色にしたが、部分表示領域の背景または非表示領域に色を付けてもよい。すなわち、部分表示領域の背景の色および非表示領域の色を最も消費電力が少なくなる色以外の色とすることが可能である。さらに、図７（ａ）に示すように、部分表示領域の背景の色を設定するレジスタ（Ｒｂ，Ｇｂ，Ｂｂ）、非表示領域の色を設定するレジスタ（Ｒｃ，Ｇｃ，Ｂｃ）を設けてもよい。これにより、部分表示領域２の背景と非表示領域３、４とを異なる色にすることができる。この場合、部分表示領域の文字の色設定（Ｒａ，Ｇａ，Ｂａ）、部分表示領域の背景の色設定（Ｒｂ，Ｇｂ，Ｂｂ）および非表示領域の色設定（Ｒｃ，Ｇｃ，Ｂｃ）の３種類の値を色設定レジスタ１２に記憶させる。
【００５２】
図７（ｂ）に、レジスタ値と表示色の対応表を示す。すなわち、部分表示領域の文字の色設定（Ｒａ，Ｇａ，Ｂａ）、部分表示領域の背景の色設定（Ｒｂ，Ｇｂ，Ｂｂ）および非表示領域の色設定（Ｒｃ，Ｇｃ，Ｂｃ）をそれぞれ８色の中から選択することできる。換言すれば部分表示領域の文字の色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値、部分表示領域の背景の色設定レジスタ（Ｒｂ，Ｇｂ，Ｂｂ）の値、非表示領域の色設定レジスタ（Ｒｃ，Ｇｃ，Ｂｃ）の値を変えることにより、図７（ｂ）に示した８色の中から任意の色を表示させることができる。
【００５３】
色設定レジスタに部分表示領域の文字の色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値、部分表示領域の背景の色設定レジスタ（Ｒｂ，Ｇｂ，Ｂｂ）の値及び非表示領域の色設定レジスタ（Ｒｃ，Ｇｃ，Ｂｃ）とが設定されている場合における色選択回路１５の構成について図８を用いて説明する。図８は本実施の形態にかかる色選択回路１５の構成を示す回路図である。図８に示す色選択回路１５では、図４で示した色選択回路１５に加えてスイッチ５４及びスイッチ５５を有する構成をしている。図４で付した符号と同一の符号は同一の構成を示すものであり、説明を省略する。
【００５４】
部分領域信号ＰＡ１はスイッチ５４とスイッチ５５との切換を行う。すなわち、部分表示領域信号ＰＡ１はスイッチ５４に直接入力されるとともに、反転回路を介してスイッチ５５に入力されている。したがって、ＰＡ１＝１のとき、スイッチ５４がオンし、スイッチ５５がオフする。ＰＡ１＝０のとき、スイッチ５５がオンし、スイッチ５４がオフする。スイッチ５５には非表示領域の色設定レジスタ（Ｒｃ，Ｇｃ，Ｂｃ）の値が入力されている。したがって、ＰＡ１＝０のとき色選択回路１５から、非表示領域の色設定レジスタ（Ｒｃ，Ｇｃ，Ｂｃ）の値が出力信号（Ｒｄ，Ｇｄ，Ｂｄ）として出力される。
【００５５】
ＰＡ１＝１のとき、スイッチ５４がオンする。スイッチ５４にはスイッチ５１及びスイッチ５２が並列に接続されている。スイッチ５１にはデジタル映像信号Ｄｍが直接入力され、スイッチ５２にはデジタル映像信号Ｄｍが反転回路を介して入力される。したがって、スイッチ５１とスイッチ５２とはデジタル映像信号Ｄｍによって切り換えられる。スイッチ５１には部分表示領域の背景の色設定レジスタ（Ｒｂ，Ｇｂ，Ｂｂ）の値が入力されている。一方、スイッチ５２には、部分表示領域の文字の色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値が入力されている。デジタル映像信号Ｄｍが１のとき、すなわち、部分表示領域の文字を表示する画素に対応するとき、スイッチ５２がオンし、スイッチ５１がオフする。よって、スイッチ５４には、部分表示領域の文字の色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値が入力される。ＰＡ１＝１かつＤｍ＝１のとき色選択回路１５から、部分表示領域の文字の色設定レジスタ（Ｒａ，Ｇａ，Ｂａ）の値が出力信号（Ｒｄ，Ｇｄ，Ｂｄ）として出力される。
【００５６】
一方、Ｄｍ＝０のとき、すなわち部分表示領域の背景を表示する画素に対応するとき、スイッチ５１がオンし、スイッチ５２がオフする。よって、スイッチ５４には、部分表示領域の背景の色設定レジスタ（Ｒｂ，Ｇｂ，Ｂｂ）の値が入力される。ＰＡ１＝１かつＤｍ＝１のとき色選択回路１５から、部分表示領域の背景の色設定レジスタ（Ｒｂ，Ｇｂ，Ｂｂ）の値が出力信号（Ｒｄ，Ｇｄ，Ｂｄ）として出力される。このように色選択回路１５は色設定レジスタに記憶されている色設定を切り換えることができる。
実施の形態３．
【００５７】
実施の形態１では、図２に示すように部分表示領域は１ブロックであったが、複数のブロックを設けて、それぞれのブロックごとに部分表示領域の文字の色を設定するレジスタを備えてもよい。これにより、各ブロックで文字の色を変えることができる。例えば、時刻表示は黒表示、着信情報表示は赤表示と別の色にすることができる。
【００５８】
さらに、図９に示すように、部分表示領域の行数分の文字の色を設定するレジスタを備えて、１走査ラインごとに文字の色を変えてもよい。すなわち、図９に示す２０行分の色設定レジスタは例えば、図２で示したＧ０８１〜Ｇ１００に対応している。この場合、色設定レジスタ（Ｒａ１、Ｇａ１、Ｂａ１）の値はＧ０８１の行の文字の色を設定する。色設定レジスタ（Ｒａ２、Ｇａ２、Ｂａ２）の値はＧ０８２の行の文字の色を設定する。同様に色設定レジスタ（Ｒａ３、Ｇａ３、Ｂａ３）〜（Ｒａ２０、Ｇａ２０、Ｂａ２０）の値はＧ０８３〜Ｇ１００の行の文字の色をそれぞれ設定する。このように色設定レジスタで各行の色を設定することができる。これにより、様々な表示を行うことができる。
実施の形態４．
【００５９】
実施の形態１では、Ｄ／Ａ変換器をデータ線数分備えていたＤ／Ａ変換回路２３を使用していたが、本実施の形態ではデータ線数分よりも少ないＤ／Ａ変換器を備えるＤ／Ａ変換回路を用いている。そして、デジタル映像信号Ｄｘをクロック信号に同期してＤ／Ａ変換し、アナログ映像信号をサンプルホールド回路に格納するようにしている。
【００６０】
デジタル映像信号が１ドットあたり８ビット以上になるとＤ／Ａ変換回路２３の回路規模が大きくなる。よって、Ｄ／Ａ変換したアナログ信号をパラレルに展開し保持した方が回路規模を小さくすることができる。
【００６１】
本実施の形態にかかる駆動回路の構成について図１０を用いて説明する。図１０は本実施の形態にかかる駆動回路の構成の一例を示すブロック図である。実施の形態１と同じ符号を付した構成要素については、同様の構成を有しているため説明を省略する。図１０に示すように本実施の形態では、シフトレジスタ回路２０と２値出力回路２４との間に、サンプルホールド回路２５が設けられている。そして、サンプルホールド回路２５には、Ｄ／Ａ変換回路２６からアナログ映像信号が入力される。
【００６２】
図１０に示すように、通常表示モードでは、デジタル映像信号ＤｘをＤ／Ａ変換回路２６でアナログ映像信号に変換してからサンプルホールド回路２５に展開し保持する。すなわち、信号処理回路１０からのデジタル映像信号ＤｘがＤ／Ａ変換回路２６に入力される。Ｄ／Ａ変換回路２６はデジタル映像信号Ｄｘをクロック信号に同期してＤ／Ａ変換し、アナログ映像信号をサンプルホールド回路２５に出力する。サンプルホールド回路２５はＤ／Ａ変換回路２６から入力されるアナログ映像信号をパラレルに展開して保持する。そして、サンプルホールド回路２５は保持された１走査ライン分のアナログ映像信号を水平同期信号ＳＴＢに同期して２値出力回路２４に転送する。
【００６３】
図１１は、サンプルホールド回路２５の１例を示す。２サンプルホールド／２アンプ構成とする。まず、外部からの制御信号により、スイッチ９０がオンし、コンデンサ９２にＤ／Ａ変換回路２６からのアナログ映像信号が保持される。このとき、スイッチ９６はオフしている。この状態で、スイッチ９１はオフしており、コンデンサ９３には１走査ライン前のアナログ映像信号が保持されている。さらにスイッチ９７はオンされており、１走査ライン前のアナログ映像信号が２値出力回路に出力されている。次の水平周期期間となると、スイッチ９０がオフし、スイッチ９１がオンする。さらに、スイッチ９６がオンし、スイッチ９７はオフする。これにより、コンデンサ９２に保持されたアナログ映像信号が２値出力回路２４に出力されると同時に、コンデンサ９３に次の水平周期期間に対応するアナログ映像信号を保持することができる。通常動作モード時は、この動作を繰り返し行い、映像表示を行う。
【００６４】
なお、図１１には２サンプルホールド／２アンプの構成を示した。サンプルホールド回路２５には図１１に示した回路がデータ線分設けられている。サンプルホールド回路２５には、図示しないが２サンプルホールド／１アンプ構成のものを用いてもよい。もちろん、これ以外の構成のものを用いてもよい。
実施の形態５．
【００６５】
実施の形態１から４においては、ガンマ生成回路のＶ０とＶ６３の２階調の電圧は固定としたが、電圧を変えてもよい。
【００６６】
携帯電話機の半透過型の液晶表示装置では、所定時間経過するとバックライトを消灯する。したがって、待機画面ではバックライトではなく蛍光灯や太陽光など反射光による表示をするため、コントラストが変動する。また有機ＥＬ表示装置も同様に、周囲の明るさによって、コントラストが変動する。そのため、外部状況に応じてＶ０とＶ６３の電圧を変えてもよい。この場合、複数のガンマ設定レジスタを設けるようにする。外部状況の変化は、携帯電話機に光センサや温度センサを設ければよい。
【図面の簡単な説明】
【００６７】
【図１】本発明にかかる表示装置において、部分表示モードの表示画面の一例を示す図である。
【図２】本発明にかかる表示装置の駆動回路に用いられる表示ＲＡＭの配置を示す図である。
【図３】本発明にかかる表示装置の駆動回路の構成を示すブロック図である。
【図４】本発明の実施の形態１にかかる表示装置の駆動回路における色選択回路の構成を示す回路図である。
【図５】本発明にかかる表示装置の駆動回路におけるガンマ生成回路の構成の一例を示す回路図である。
【図６】本発明にかかる表示装置の駆動回路におけるＤ／Ａ変換回路及び２値出力回路の構成の一例を示す回路図である。
【図７】本発明の実施の形態２にかかる色設定レジスタ並びに色設定レジスタの値と色を示す図である。
【図８】本発明の実施の形態２にかかる表示装置の駆動回路における色選択回路の構成を示す回路図である。
【図９】本発明の実施の形態３にかかる表示装置の駆動回路における色設定レジスタを示す図である。
【図１０】実施の形態４にかかる表示装置の駆動回路の構成の一例を示すブロック図である。
【図１１】実施の形態４かかる表示装置の駆動回路におけるサンプルホールド回路の構成の一例を示す回路図である。
【図１２】従来の表示装置の駆動回路に用いられる表示ＲＡＭを示す図である。
【符号の説明】
【００６８】
１  表示パネル、２  部分表示領域、３  非表示領域、４  非表示領域、
５  データ線駆動回路、１０  信号処理回路、１１  アドレス制御回路、
１２  レジスタ、１３  表示ＲＡＭ、１４  ラッチ回路、
１６  データバッファ回路、１７  レジスタ、１８  ガンマ生成回路、
１９  バイアス回路、２０  シフトレジスタ、２１  ラッチ回路、２２  ラッチ回路
２３  Ｄ／Ａ変換器、２４  ２値出力回路、２５  サンプルホールド回路、
２６  Ｄ／Ａ変換器、３１  Ｄ／Ａ変換器，３２  Ｄ／Ａ変換器，３３  Ｄ／Ａ変換器、３４  スイッチ、３５  スイッチ、３６  抵抗ストリング、３７  抵抗ストリング、
３８  抵抗ストリング、５１  スイッチ，５２  スイッチ、５３  切替回路
５４  スイッチ、５５  スイッチ、７１  セレクタ、７２  増幅器、７３  スイッチ、
７４  スイッチ，７５  スイッチ，７６  スイッチ、７７  デコーダ、７８  論理回路、
７９  レベルシフト回路、８０  レベルシフト回路、９０  スイッチ，９１  スイッチ、
９２  コンデンサ、９３  コンデンサ、９４  増幅器，９５  増幅器
９６  スイッチ、９７  スイッチ
【図１】
2006133551.tif 000003
【図２】
2006133551.tif 000004
【図３】
2006133551.tif 000005
【図４】
2006133551.tif 000006
【図５】
2006133551.tif 000007
【図６】
2006133551.tif 000008
【図７】
2006133551.tif 000009
【図８】
2006133551.tif 000010
【図９】
2006133551.tif 000011
【図１０】
2006133551.tif 000012
【図１１】
2006133551.tif 000013
【図１２】
2006133551.tif 000014