(57)【要約】【課題】  半導体装置に熱処理を施したとしてもコンタクトプラグの周囲に形成された窒化膜に生じる熱変形を抑え、半導体装置の電気的特性を維持することができる半導体装置の製造方法を提供する。【解決手段】  工程１４では、シリコン基板１２上の層間絶縁膜１４にコンタクトホール１５ａを形成する。工程１５では、シリコン基板１２におけるコンタクトホール１５ａの下側に不純物３１を導入する。工程１６では、導入した不純物３１を、例えば、８００℃の温度の熱処理によって拡散してドレイン電極２３の領域を広げる。工程１７及び１８では、コンタクトホール１５ａの内面にチタン膜２８及び窒化チタン膜２９を形成する。工程１９では、半導体装置１１に、例えば、５２０℃の温度の熱処理を施して、シリコン基板１２におけるバリアメタル２６とシリコン基板１２との間にシリサイド膜１６を形成する。【選択図】      図４
2006332160.tif 000002
【特許請求の範囲】
【請求項１】
素子を含む半導体基板上に形成された第１窒化膜を含む層間絶縁膜に、前記素子の一部が形成された素子領域と電気的に接続すべくコンタクトプラグの形成に先立つコンタクトホールを形成するコンタクトホール形成工程と、
前記コンタクトホールの内面にチタン膜と第２窒化膜とを含むバリアメタルを形成するバリアメタル形成工程と、
前記第１窒化膜及び前記第２窒化膜に生じる熱変形が抑えられるとともに、前記熱変形に伴って前記素子に求められる電気的特性に影響を及ぼさない温度の熱処理を前記半導体基板に施して、前記半導体基板における前記バリアメタルと前記素子領域とが接触する部分にシリサイド膜を形成するシリサイド膜形成工程と、
前記バリアメタルが形成された前記コンタクトホール内に導電部材を埋め込み、前記コンタクトプラグを形成するコンタクトプラグ形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記バリアメタル形成工程の前に、
前記コンタクトプラグと前記素子領域とが接する領域を広くすべく、前記半導体基板における前記コンタクトホールの下側の前記素子領域が形成されていない部分に不純物を導入する不純物導入工程と、
前記シリサイド膜形成工程における熱処理の温度と比較して、前記第１窒化膜及び前記第２窒化膜に生じる前記熱変形が大きくなる高い温度の熱処理を前記半導体基板に施し、前記半導体基板に導入された前記不純物を拡散させて前記素子領域と同様の機能を有する第２素子領域を形成する熱拡散処理工程と、
を更に有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法は、
前記シリサイド膜形成工程は、４００℃〜６００℃の温度範囲で熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法は、
前記シリサイド膜形成工程は、５２０℃の温度で熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項２に記載の半導体装置の製造方法は、
前記熱拡散処理工程は、８００℃〜１２００℃の温度範囲で熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項６】
請求項２に記載の半導体装置の製造方法は、
前記熱拡散処理工程は、８００℃の温度で熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法であって、
前記第１窒化膜は、シリコン窒化膜であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法であって、
前記第２窒化膜は、窒化チタン膜であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法であって、
前記導電部材は、タングステンであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、層間絶縁膜及びコンタクトプラグに窒化膜を用いる半導体装置を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造方法は、図６に示すように、まず工程１では、公知の方法によって半導体基板１０１上に、素子１０２であるソース電極１０３とドレイン電極１０４とゲート電極１０５とを形成する。次に、工程２では、素子１０２を含む半導体基板１０１上に、シリコン窒化（ＳｉＮ）膜１０７とシリコン酸化（ＳｉＯ2）膜１０８とを有する層間絶縁膜１０６を形成する。次に、工程３では、層間絶縁膜１０６上に形成された図示しない配線と、ドレイン電極１０４とを導通させるための、コタクトプラグ１０９（図７工程６参照）形成に先立つコンタクトホール１０９ａを、層間絶縁膜１０６に形成する。なお、ソース電極１０３と接続されるコンタクトプラグの説明は省略する。
【０００３】
次に、図７に示すように工程４では、正規の位置からずれて形成されたコンタクトホール１０９ａの位置とドレイン電極１０４の領域とを合わせるべく、半導体基板１０１におけるコンタクトホール１０９ａの下側に不純物１２１を導入して不純物領域１１０を形成する。次に、工程５では、コンタクトホール１０９ａ内及び層間絶縁膜１０６上に、バリアメタル１１１を構成するチタン膜（Ｔｉ）１１２及び窒化チタン膜（ＴｉＮ）１１３を、例えば、スパッタ法によって形成する。チタン膜１１２及び窒化チタン膜１１３の厚みは、コンタクトホール１０９ａの側面及び下側の部分が、他の部分と比較して成膜しにくいことから薄くなっている。
【０００４】
そのあと、工程６では、半導体装置１１５に熱処理を施すことによって、工程４で導入した不純物領域１１０を拡散させて新たなドレイン電極１０４ａを形成するとともに、コンタクトホール１０９ａ内に形成されたチタン膜１１２のチタンと半導体基板１０１に含まれるシリコンとを反応させて、コンタクトホール１０９ａの下側（バリアメタル１１１とドレイン電極１０４とが接触する部分）にシリサイド膜１１４を形成する。その後、コンタクトホール１０９ａ内にタングステンを埋め込んで、コンタクトプラグ１０９を形成する。
【０００５】
以上の工程により、バリアメタル１１１とドレイン電極１０４との電気的導通性を高めることができる。工程６で行う熱処理は、シリサイド膜１１４形成に必要な温度より高い温度が必要な不純物領域１１０を拡散させるための温度に統一して、例えば８００℃で行っている。
【０００６】
【特許文献１】特開平６−２０４１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、工程６において、窒化膜であるシリコン窒化膜１０７及び窒化チタン膜１１３を、比較的に高い温度である８００℃で同時に熱処理することにより、互いの膜１０７，１１３に生じる熱変形が相互に影響し合い、これにより、図７の工程６に示すように、バリアメタル１１１の薄い部分（特に、コンタクトホール１０９ａにおける根元部分）にクラックが発生するとともに、シリコン窒化膜１０７とバリアメタル１１１とが接触する部分のシリコン窒化膜１０７が半導体基板１０１から剥がれるという問題があった（Ａ部）。シリコン窒化膜１０７が剥がれることにより、半導体基板１０１とシリコン窒化膜１０７との間に隙間（Ｂ部）が生じ、熱処理工程に引き続くコンタクトプラグ１０９を形成するときに用いるタングステン（Ｗ）成膜用のガスが、バリアメタル１１１に生じたクラックの部分から隙間（Ｂ部）に入り込み、ゲート電極１０５とコンタクトプラグ１０９とが導通するという問題があった。その結果、半導体装置１１５の電気的特性が不良となることがあった。
【０００８】
本発明は、半導体装置に熱処理を施したとしてもコンタクトプラグの周囲に形成された窒化膜に生じる熱変形を抑え、半導体装置の電気的特性を維持することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、素子を含む半導体基板上に形成された第１窒化膜を含む層間絶縁膜に、前記素子の一部が形成された素子領域と電気的に接続すべくコンタクトプラグの形成に先立つコンタクトホールを形成するコンタクトホール形成工程と、前記コンタクトホールの内面にチタン膜と第２窒化膜とを含むバリアメタルを形成するバリアメタル形成工程と、前記第１窒化膜及び前記第２窒化膜に生じる熱変形が抑えられるとともに、前記熱変形に伴って前記素子に求められる電気的特性に影響を及ぼさない温度の熱処理を前記半導体基板に施して、前記半導体基板における前記バリアメタルと前記素子領域とが接触する部分にシリサイド膜を形成するシリサイド膜形成工程と、前記バリアメタルが形成された前記コンタクトホール内に導電部材を埋め込み、前記コンタクトプラグを形成するコンタクトプラグ形成工程と、を有する。
【００１０】
この方法によれば、コンタクトホール形成工程によって層間絶縁膜にコンタクトホールを形成したあと、バリアメタル形成工程によってコンタクトホールの内面にバリアメタルを形成し、シリサイド膜形成工程によって、第１及び第２窒化膜に生じる熱変形が抑えられるとともに、熱変形によって素子に求められる電気的特性に影響を及ぼさない温度の熱処理を施してシリサイド膜を形成するので、第１窒化膜及び第２窒化膜が互いに影響し合って生じる熱変形により、バリアメタルに亀裂が生じたり、半導体基板から層間絶縁膜を構成する第１窒化膜が剥がれたりすることを低減できる。よって、コンタクトプラグ形成工程によって、コンタクトホールに導電部材を埋め込んだときに、亀裂が生じた部分や剥がれた部分に導電部材が入り込むことがなく、コンタクトプラグと導通してはいけない部分と接触することを抑えることが可能となる。その結果、半導体装置の電気的特性が不良となることを低減できる。
【００１１】
本発明に係る半導体装置の製造方法は、前記バリアメタル形成工程の前に、前記コンタクトプラグと前記素子領域とが接する領域を広くすべく、前記半導体基板における前記コンタクトホールの下側の前記素子領域が形成されていない部分に不純物を導入する不純物導入工程と、前記シリサイド膜形成工程における熱処理の温度と比較して、前記第１窒化膜及び前記第２窒化膜に生じる前記熱変形が大きくなる高い温度の熱処理を前記半導体基板に施し、前記半導体基板に導入された前記不純物を拡散させて前記素子領域と同様の機能を有する第２素子領域を形成する熱拡散処理工程と、を更に有することが望ましい。
【００１２】
この方法によれば、バリアメタルを形成する前に、不純物導入工程によって半導体基板に導入された不純物を、熱拡散処理工程によって高い温度で拡散させて素子領域を広くするとき、熱処理による熱変形の影響を第１窒化膜のみにしている。高い温度の熱処理を済ませたあと、熱拡散処理工程に引き続くバリアメタル形成工程及びシリサイド膜形成工程によって、半導体基板に熱処理を加えてシリサイド膜を形成したとしても、熱拡散処理工程より低い温度の熱処理を行って形成しているので、第１窒化膜及び第２窒化膜が互いに影響し合って生じる熱変形を抑えることができる。これにより、バリアメタルに亀裂が生じたり、半導体基板から層間絶縁膜を構成する第１窒化膜が剥がれたりすることを低減でき、コンタクトプラグ形成工程によって、コンタクトホールに導電部材を埋め込んだときに、亀裂が生じた部分や剥がれた部分に導電部材が入り込むことがなく、コンタクトプラグと導通してはいけない部分と接触することを抑えることが可能となる。その結果、半導体装置の電気的特性が不良となることを低減できる。
【００１３】
本発明に係る半導体装置の製造方法は、前記シリサイド膜形成工程は、４００℃〜６００℃の温度範囲で熱処理を行うことが望ましい。
【００１４】
この方法によれば、シリサイド膜形成工程を、熱拡散処理に必要な温度より低い４００℃〜６００℃の温度範囲で熱処理を行うので、第１窒化膜及び第２窒化膜が互いに影響し合って生じる熱変形により、バリアメタルに亀裂が生じたり、半導体基板から層間絶縁膜を構成する第１窒化膜が剥がれたりすることを低減できる。同時に、チタン膜とシリコン基板に含まれるシリコンとを反応させて、チタンシリサイド膜を形成することが可能となる。これにより、バリアメタルの抵抗を低くすることができ、バリアメタルを介してコンタクトプラグと素子領域とを接続したときの電気的導通性を向上させることができる。
【００１５】
本発明に係る半導体装置の製造方法は、前記シリサイド膜形成工程は、５２０℃の温度で熱処理を行うことが望ましい。
【００１６】
この方法によれば、シリサイド膜形成工程を、熱拡散処理に必要な温度より低い５２０℃の温度で熱処理を行うので、第１窒化膜及び第２窒化膜が互いに影響し合って生じる熱変形により、バリアメタルに亀裂が生じたり、半導体基板から層間絶縁膜を構成する第１窒化膜が剥がれたりすることを低減できる。同時に、チタン膜とシリコン基板に含まれるシリコンとを反応させて、チタンシリサイド膜を形成することが可能となる。これにより、バリアメタルの抵抗を低くすることができ、バリアメタルを介してコンタクトプラグと素子領域とを接続したときの電気的導通性を向上させることができる。
【００１７】
本発明に係る半導体装置の製造方法は、前記熱拡散処理工程は、８００℃〜１２００℃の温度範囲で熱処理を行うことが望ましい。
【００１８】
この方法によれば、熱拡散処理工程において、半導体基板に導入された不純物を、第１窒化膜及び第２窒化膜の熱変形が大きくなる８００℃〜１２００℃の温度範囲で拡散したとしても、バリアメタル形成工程の前に行っているので、熱変形による影響を第１窒化膜のみにすることができる。よって、バリアメタルを形成したあとのシリサイド膜形成工程では、シリサイド形成に必要な熱拡散処理より低い温度で熱処理することが可能となる。これにより、第１及び第２窒化膜のお互いに生じる熱変形を抑えることができる。
【００１９】
本発明に係る半導体装置の製造方法は、前記熱拡散処理工程は、８００℃の温度で熱処理を行うことが望ましい。
【００２０】
この方法によれば、熱拡散処理工程において、半導体基板に導入された不純物を、第１窒化膜及び第２窒化膜の熱変形が大きくなる８００℃の温度で拡散したとしても、バリアメタル形成工程の前に行っているので、熱変形による影響を第１窒化膜のみにすることができる。よって、バリアメタルを形成したあとのシリサイド膜形成工程では、シリサイド形成に必要な熱拡散処理より低い温度で熱処理することが可能となる。これにより、第１及び第２窒化膜のお互いに生じる熱変形を抑えることができる。
【００２１】
本発明に係る半導体装置の製造方法は、前記第１窒化膜は、シリコン窒化膜であってもよい。
【００２２】
本発明に係る半導体装置の製造方法は、前記第２窒化膜は、窒化チタン膜であってもよい。
【００２３】
本発明に係る半導体装置の製造方法は、前記導電部材は、タングステンであってもよい。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る半導体装置の製造方法の実施形態について、図面を参照しながら説明する。
【００２５】
図１は、半導体装置の構造を示す模式断面図である。以下、半導体装置の構造を、図１を参照しながら説明する。
【００２６】
図１に示すように、半導体装置１１は、半導体基板としてのシリコン基板１２と、素子としてのトランジスタ素子１３と、層間絶縁膜１４と、コンタクトプラグ１５と、シリサイド膜１６と、配線層１７と、素子分離領域１８とを有する。なお、コンタクトプラグ１５は、ドレイン電極２３と接続されるもののみ説明する。
【００２７】
トランジスタ素子１３は、ゲート電極２１と、ソース電極２２と、ドレイン電極２３とを有する。
【００２８】
ゲート電極２１は、公知の方法によって、シリコン基板１２上に形成されている。ゲート電極２１は、ゲート絶縁膜とサイドウォールとを有する。素子領域であるソース電極２２及びドレイン電極２３は、公知の方法によって、シリコン基板１２における上側の部分に形成されている。
【００２９】
層間絶縁膜１４は、第１窒化膜としてのシリコン窒化膜（ＳｉＮ）２４と、シリコン酸化膜（ＳｉＯ2）２５とを有する。
【００３０】
シリコン窒化膜２４は、絶縁膜であり、トランジスタ素子１３を含むシリコン基板１２上に形成されている。シリコン窒化膜２４は、例えば、エッチング処理により、シリコン酸化膜２５にコンタクトホール１５ａを形成したときのエッチングストッパの役割をさせるために用いられる。シリコン窒化膜２４の厚みは、例えば、５０ｎｍ（５００Å）である。シリコン窒化膜２４におけるコンタクトプラグ１５が形成される部分は、エッチング処理によって除去されている。
【００３１】
シリコン酸化膜２５は、絶縁膜であり、シリコン窒化膜２４上に形成されている。シリコン酸化膜２５の厚みは、例えば、９００ｎｍ（９０００Å）である。
【００３２】
コンタクトプラグ１５は、バリアメタル（コンタクトバリアメタル）２６と、コンタクト電極２７とを有する。
【００３３】
バリアメタル２６は、チタン膜２８と、第２窒化膜としての窒化チタン膜２９とを有する。バリアメタル２６は、コンタクト電極２７と層間絶縁膜１４を構成するシリコン酸化膜２５との密着性を高めること及びコンタクト電極２７を形成する充填材がシリコン基板１２に拡散しないように防止するとともに、コンタクト電極２７とトランジスタ素子１３との電気的接続の安定性を維持するために用いられる。
【００３４】
チタン（Ｔｉ）膜２８は、コンタクトホール１５ａ内、及び、シリコン酸化膜２５上の配線層１７を構成する部分に形成されている。チタン膜２８は、例えば、スパッタ法によって形成される。また、スパッタ法に限定されず、ＣＶＤ（Chemical Vapor Deposition）法でもよい。チタン膜２８の厚みは、例えば、１０ｎｍ（１００Å）である。
【００３５】
窒化チタン（ＴｉＮ：チタンナイトライド）膜２９は、コンタクトホール１５ａ内及びチタン膜２８上の配線層１７を構成する部分に形成されている。窒化チタン膜２９は、アルミ配線３０のアルミ（Ａｌ）と、シリコン酸化膜２５及びシリコン基板１２中のシリコン（Ｓｉ）との反応を抑制する働きを有する。また、窒化チタン膜２９は、アルミ配線３０と、チタン膜２８との反応の抑制にも有効である。窒化チタン膜２９は、チタン膜２８と同様に、例えば、スパッタ法やＣＶＤ法によって形成される。窒化チタン膜２９の厚みは、例えば、６０ｎｍ（６００Å）である。
【００３６】
以上のような構成のバリアメタル２６は、シリコン酸化膜２５上やコンタクトホール１５ａにおける底部中央付近で、例えば、２０ｎｍ（２００Å）以下の膜厚に形成され、コンタクトホール１５ａにおける側面の部分や底部周囲の部分で、例えば、１０ｎｍ（１００Å）以下の膜厚に形成されている。特に、コンタクトホール１５ａにおける側面下側の部分が比較的薄くなっている。
【００３７】
コンタクト電極２７は、配線層１７とドレイン電極２３とを電気的に接続させるために用いられる。コンタクト電極２７は、例えば、導電部材であるタングステン（Ｗ）からなる。
【００３８】
シリサイド膜１６は、コンタクトホール１５ａにおける底部のチタン膜２８と、ドレイン電極２３の表面との間に形成されている。シリサイド膜１６は、チタンシリサイド（ＴｉＳｉ）層であり、半導体装置１１に熱処理を施すことによって、チタン膜２８のチタンとシリコン基板１２に含まれるシリコンとが反応することによって形成される。シリサイド膜１６は、バリアメタル２６を低抵抗化して、コンタクトプラグ１５とドレイン電極２３との導通性を向上させるために形成される。
【００３９】
配線層１７は、バリアメタル２６を構成するチタン膜２８と窒化チタン膜２９と、アルミ配線３０とを有する。アルミ配線３０は、窒化チタン膜２９上に形成されており、コンタクトプラグ１５を介して、ドレイン電極２３と電気的に接続される。アルミ配線３０は、バリアメタル２６によって、例えば、シリコン酸化膜２５との密着性が向上する。
【００４０】
素子分離領域１８は、例えば、シリコン酸化膜からなり、ソース電極２２及びドレイン電極２３と隣接して形成されている。素子分離領域１８は、例えば、ＬＯＣＯＳ（Local Oxidation Of Silicon）タイプである。
【００４１】
なお、ソース電極２２と接続されるコンタクトプラグの説明を省略したが、ドレイン電極２３と接続されるコンタクトプラグ１５と同様に構成される。
【００４２】
図２〜図５は、半導体装置を製造する方法を工程順に示す模式断面図である。以下、半導体装置を製造する方法を、図２〜図５を参照しながら説明する。
【００４３】
図２に示すように、まず工程１１では、シリコン基板１２上にトランジスタ素子１３を形成する。トランジスタ素子１３は、拡散層からなるソース電極２２とドレイン電極２３と、ゲート電極２１とを有し、公知の方法によって形成される。ゲート電極２１とシリコン基板１２との間には、ゲート絶縁膜が形成されている。ゲート電極２１の両サイドには、サイドウォールが形成されている。
また、シリコン基板１２におけるトランジスタ素子１３の隣接部分には、例えば、ＬＯＣＯＳタイプからなる素子分離領域１８が形成されている。素子分離領域１８は、例えば、熱酸化法によって形成される。
【００４４】
工程１２では、トランジスタ素子１３を含むシリコン基板１２上に、層間絶縁膜１４を構成するシリコン窒化（ＳｉＮ）膜２４を形成する。シリコン窒化膜２４の厚みは、例えば、５０ｎｍ（５００Å）である。シリコン窒化膜２４は、例えば、ＣＶＤ法によって形成される。
【００４５】
工程１３では、シリコン窒化膜２４上に層間絶縁膜１４を構成するシリコン酸化膜２５を形成する。シリコン酸化膜２５の厚みは、例えば、９００ｎｍ（９０００Å）である。シリコン酸化膜２５は、例えば、ＣＶＤ法によって形成される。
【００４６】
図３に示すように、工程１４（コンタクトホール形成工程）では、層間絶縁膜１４に、コンタクトプラグ１５を形成するためのコンタクトホール１５ａを形成する。まず、シリコン酸化膜２５上におけるコンタクトホール１５ａの形成領域以外の領域に、図示しないレジストパターンを形成し、レジストパターンをマスクとして、シリコン酸化膜２５及びシリコン窒化膜２４を除去する。このとき、例えば、シリコン窒化膜２４の下側にある、シリコン酸化膜からなる素子分離領域１８の一部が除去される。
【００４７】
コンタクトホール１５ａの直径は、例えば、０．３μｍである。デザインルールの微細化に伴い、コンタクトホール１５ａを形成したとき、コンタクトホール１５ａの位置と、ドレイン電極２３の位置とがずれてしまうことがある。これにより、後に形成するコンタクトプラグ１５と、ドレイン電極２３との接触面積が少なくなる。その結果、コンタクトプラグ１５とドレイン電極２３との間の抵抗が大きくなり、導通性能が低下する。
【００４８】
工程１５（不純物導入工程）では、コンタクトプラグ１５とドレイン電極２３との導通性能を向上させるべく、シリコン基板１２におけるコンタクトホール１５ａの下側の領域に、イオン注入法によって不純物３１の導入を行う。不純物３１は、Ｎｃｈトランジスタ領域であれば例えばリン（Ｐ）であり、Ｐｃｈトランジスタ領域であれば例えばボロン（Ｂ）である。シリコン基板１２における不純物３１が導入された領域には、不純物領域２３ａが形成される。
【００４９】
工程１６（熱拡散処理工程）では、不純物領域２３ａを拡散するための熱処理を行う。熱処理は、半導体装置１１に、例えば、８００℃の温度で３０秒間加熱する。熱処理は、例えば、ランプアニール法によって行う。熱処理が施された不純物領域２３ａは、所望の領域まで拡散及び活性化されることにより第２素子領域を構成するドレイン電極２３ｂとなる。正規の位置からずれたコンタクトホール１５ａの位置に合わせてドレイン電極２３の領域を広げたことにより、後工程で形成されるコンタクトプラグ１５と、ドレイン電極２３との間の接触面積を広げ、導通性能を向上させることが可能となる。
【００５０】
以上のように、窒化チタン膜２９を有するバリアメタル２６を形成する前に、不純物３１の熱拡散処理を行うので、比較的高い温度の熱処理によって受ける熱変形（熱ストレス）の影響をシリコン窒化膜２４のみにすることができる。よって、シリコン窒化膜２４とバリアメタル２６を構成する窒化チタン膜２９とが互いに影響し合って生じる熱変形を抑えることができる。これにより、シリコン基板１２から層間絶縁膜１４を構成するシリコン窒化膜２４が剥がれたりすることを低減できる。
【００５１】
図４に示すように、工程１７（バリアメタル形成工程）では、例えば、スパッタ法によって、層間絶縁膜１４上及びコンタクトホール１５ａ内に、バリアメタル２６を構成するチタン膜２８を形成する。チタン膜２８の厚みは、例えば、１０ｎｍである。チタン膜２８は、例えば、チタン（Ｔｉ）ターゲットを配備した図示しないスパッタ装置によって形成される。
【００５２】
工程１８（バリアメタル形成工程）では、例えば、スパッタ法によって、チタン膜２８上に窒化チタン膜２９を形成する。窒化チタン膜２９の厚みは、例えば、６０ｎｍである。窒化チタン膜２９は、例えば、工程１７で用いた同様のスパッタ装置で連続して形成される。窒化チタン膜２９は、スパッタ装置内において窒素雰囲気中でスパッタされて形成される。
【００５３】
工程１９（シリサイド膜形成工程）では、半導体装置１１に熱処理を施して、コンタクトホール１５ａの下側にシリサイド膜１６を形成する。熱処理温度は、例えば、５２０℃である。バリアメタル２６とドレイン電極２３の表面との間にシリサイド膜１６を形成することにより、バリアメタル２６とドレイン電極２３とのコンタクトを低抵抗化し、その結果、コンタクトプラグ１５とドレイン電極２３との導通性を向上させることができる。熱処理は、例えば、ランプアニール法によって行われる。
【００５４】
以上のように、熱拡散処理によって高温の熱処理を行った後に、バリアメタル２６の下側に低温（５２０℃）の熱処理によりシリサイド膜１６を形成するので、２つの窒化膜（シリコン窒化膜２４及び窒化チタン膜２９）の相互の熱変形（熱ストレス）による、バリアメタル２６に亀裂が生じたり、シリコン窒化膜２４が剥がれたりすることを抑えることができる。
【００５５】
図５に示すように、工程２０（コンタクトプラグ形成工程）では、コンタクトホール１５ａ内に導電部材であるタングステン（Ｗ）を埋め込む。まず、コンタクトホール１５ａ内、及び、層間絶縁膜１４上のバリアメタル２６上に、コンタクトプラグ１５の原料であるタングステン（Ｗ）を堆積させる。次に、堆積させた層間絶縁膜１４上のタングステンを、例えば、ＣＭＰ（Chemical Mechanical Polishing：科学的機械研磨）技術を用いて平坦化する。これにより、コンタクトホール１５ａ内のみにタングステンを残すことができ、その結果、コンタクト電極２７が形成されるとともにコンタクトプラグ１５が完成する。層間絶縁膜１４上の窒化チタン膜２９は、ＣＭＰ技術に限定されず、例えば、エッチバック処理によって除去するようにしてもよい。
【００５６】
工程２１では、バリアメタル２６を構成する窒化チタン膜２９上及びコンタクトプラグ１５上に、アルミ配線３０形成に先立つアルミ膜３０ａを形成する。アルミ膜３０ａは、例えば、スパッタ法によって形成される。
【００５７】
工程２２では、フォトリソグラフィ法によって、層間絶縁膜１４上にアルミ配線３０を含む配線層１７を形成する。まず、アルミ膜３０ａ上に配線層１７を形成するための、図示しないレジストパターンを形成する。次に、レジストパターンをマスクとして、不用なアルミ膜３０ａの部分をエッチング処理して、所望の形状のアルミ配線３０を形成する。そのあと、層間絶縁膜１４上の不用な窒化チタン膜２９の部分及びチタン膜２８の部分をエッチング処理によって除去する。以上により、層間絶縁膜１４上に、コンタクトプラグ１５と電気的に導通可能な配線層１７が形成される。
【００５８】
以上詳述したように、本実施形態の半導体装置の製造方法によれば、以下に示す効果が得られる。
（１）本実施形態によれば、コンタクトホール形成工程（工程１４）によって層間絶縁膜１４にコンタクトホール１５ａを形成したあと、バリアメタル形成工程（工程１７、工程１８）によってコンタクトホール１５ａの内面にバリアメタル２６を形成し、シリサイド膜形成工程（工程１９）によって、シリコン窒化膜２４及び窒化チタン膜２９に生じる熱変形が抑えられるとともに、熱変形によってトランジスタ素子１３に求められる電気的特性に影響を及ぼさない温度の熱（例えば、５２０℃）を加えて熱処理を施してシリサイド膜１６を形成する。よって、シリコン窒化膜２４及び窒化チタン膜２９が互いに影響し合って生じる熱変形により、バリアメタル２６に亀裂が生じたり、シリコン基板１２から層間絶縁膜１４を構成するシリコン窒化膜２４が剥がれたりすることを低減できる。これにより、コンタクトプラグ形成工程（工程２０）によって、コンタクトホール１５ａ内にタングステンを埋め込んだときに、亀裂が生じた部分や剥がれた部分にタングステンが入り込むことがなく、コンタクトプラグ１５と導通してはいけない部分（例えば、ゲート電極２１）と接触することを抑えることが可能となる。その結果、半導体装置１１の電気的特性が不良となることを低減できる。
【００５９】
（２）本実施形態によれば、バリアメタル２６を形成する前に、不純物導入工程（工程１５）によってシリコン基板１２に導入された不純物３１を、熱拡散処理工程（工程１６）によってシリサイド形成に必要な温度より高い温度（例えば、８００℃）で拡散させてドレイン電極２３を広くするとき、熱処理による熱変形の影響をシリコン窒化膜２４のみにしている。高い温度の熱処理を済ませたあと、熱拡散処理工程（工程１６）に引き続くバリアメタル形成工程（工程１７、工程１８）及びシリサイド膜形成工程（工程１９）によって、半導体装置１１に熱処理を加えてシリサイド膜１６を形成したとしても、熱拡散処理工程（工程１６）より低い温度の熱処理を行って形成しているので、シリコン窒化膜２４及び窒化チタン膜２９が互いに影響し合って生じる熱変形を抑えることができる。これにより、バリアメタル２６に亀裂が生じたり、シリコン基板１２から層間絶縁膜１４を構成するシリコン窒化膜２４が剥がれたりすることを低減でき、コンタクトプラグ形成工程（工程２０）によってコンタクトホール１５ａにタングステンを埋め込んだときに、亀裂が生じた部分や剥がれた部分にタングステンが入り込むことがなく、コンタクトプラグ１５を形成したとき、コンタクトプラグ１５と導通してはいけないゲート電極２１と接触することを抑えることができる。
【００６０】
（変形例１）上記したように、素子分離領域１８をＬＯＣＯＳタイプで形成していたことに代えて、ＳＴＩ（Shallow Trench Isolation：浅溝型素子分離）タイプで形成するようにしてもよい。
【００６１】
（変形例２）上記したように、工程１６（熱拡散処理工程）において、シリコン基板１２上に導入した不純物３１を熱拡散させるための温度である８００℃に限定されず、不純物３１が熱拡散することが可能な温度範囲であればよく、例えば、８００℃〜１２００℃であってもよい。
【００６２】
（変形例３）上記したように、工程１９（シリサイド膜形成工程）において、シリサイド膜１６を形成するときの温度である５２０℃に限定されず、シリサイド膜１６を形成することが可能な温度範囲であればよく、例えば、４００℃〜６００℃であってもよい。
【図面の簡単な説明】
【００６３】
【図１】一実施形態における、半導体装置の構造を示す模式断面図。
【図２】半導体装置を製造する方法を工程順に示す模式断面図。
【図３】半導体装置を製造する方法を工程順に示す模式断面図。
【図４】半導体装置を製造する方法を工程順に示す模式断面図。
【図５】半導体装置を製造する方法を工程順に示す模式断面図。
【図６】従来の半導体装置を製造する方法を工程順に示す模式断面図。
【図７】従来の半導体装置を製造する方法を工程順に示す模式断面図。
【符号の説明】
【００６４】
１１…半導体装置、１２…半導体基板であるシリコン基板、１３…素子であるトランジスタ素子、１４…層間絶縁膜、１５…コンタクトプラグ、１６…シリサイド膜、１７…配線層、１８…素子分離領域、２１…素子を構成するゲート電極、２２…素子を構成する素子領域としてのソース電極、２３…素子を構成する素子領域としてのドレイン電極、２３ａ…不純物領域、２３ｂ…第２素子領域であるドレイン電極、２４…層間絶縁膜を構成する第１窒化膜としてのシリコン窒化膜、２５…層間絶縁膜を構成するシリコン酸化膜、２６…バリアメタル、２７…コンタクトプラグを構成するコンタクト電極、２８…バリアメタルを構成するチタン膜、２９…バリアメタルを構成する第２窒化膜としての窒化チタン膜、３０…配線層を構成するアルミ配線、３０ａ…アルミ膜、３１…不純物。
【図１】
2006332160.tif 000003
【図２】
2006332160.tif 000004
【図３】
2006332160.tif 000005
【図４】
2006332160.tif 000006
【図５】
2006332160.tif 000007
【図６】
2006332160.tif 000008
【図７】
2006332160.tif 000009