(57)【要約】【課題】銀（Ａｇ）配線の低抵抗性の利点を生かしながらも接着性及びエッチングプロファイルを補完する薄膜トランジスタの製造方法を提供する。【解決手段】基板１１０上に第１信号線を形成する段階と、第１信号線上にゲート絶縁膜１４０及び半導体層を順次に形成する段階と、ゲート絶縁膜１４０及び半導体層上に第２信号線１７１を形成する段階と、第２信号線１７１と連結される画素電極１９１を形成する段階と、を含み、第１信号線を形成する段階及び第２信号線１７１を形成する段階のうちの少なくとも一つの段階は、第１導電性酸化膜を形成する段階と、銀（Ａｇ）を含む導電層を形成する段階と、第１導電性酸化膜よりも低い温度で第２導電性酸化膜を形成する段階と、を含む。【選択図】図２
2006332674.tif 000002
【特許請求の範囲】
【請求項１】
多結晶の第１導電性酸化物を含む第１導電層と、
銀を含む第２導電層と、
非晶質導電性酸化物から形成される多結晶の第２導電性酸化物を含む第３導電層と、
を含む表示装置用配線。
【請求項２】
前記多結晶の第１導電性酸化物及び第２導電性酸化物は、多結晶ＩＴＯである、請求項１に記載の表示装置用配線。
【請求項３】
前記非晶質導電性酸化物は、非晶質ＩＴＯまたは非晶質ＩＺＯである、請求項１に記載の表示装置用配線。
【請求項４】
前記第３導電層は、前記非晶質導電性酸化物が結晶化されて形成された、請求項１に記載の表示装置用配線。
【請求項５】
導電性酸化物からなる第１導電層と、
前記第１導電層上に形成されていて、銀を含む第２導電層と、
前記第２導電層上に形成されていて、前記導電性酸化物からなる第３導電層と、を含み、
前記第１導電層と前記第３導電層とは異なる温度で形成される、表示装置用配線。
【請求項６】
前記第３導電層は、前記第１導電層よりも低い温度で形成される、請求項５に記載の表示装置用配線。
【請求項７】
基板と、
前記基板上に形成されていて、互いに交差する第１及び第２信号線と、
前記第１及び第２信号線と連結されている薄膜トランジスタと、
前記薄膜トランジスタと連結されている画素電極と、を含み、
前記第１及び第２信号線のうちの少なくとも一つの信号線は、多結晶の第１導電性酸化物を含む第１導電層と、銀を含む第２導電層と、非晶質導電性酸化物から形成される多結晶の第２導電性酸化物を含む第３導電層と、を含む、薄膜トランジスタ表示板。
【請求項８】
前記多結晶の第１導電性酸化物及び第２導電性酸化物は、多結晶ＩＴＯである、請求項７に記載の薄膜トランジスタ表示板。
【請求項９】
前記第３導電層は、前記非晶質導電性酸化物が結晶化されて形成された、請求項７に記載の薄膜トランジスタ表示板。
【請求項１０】
前記第１導電層と前記第３導電層とは異なる温度で形成される、請求項７に記載の薄膜トランジスタ表示板。
【請求項１１】
前記第３導電層は、前記第１導電層よりも低い温度で形成される、請求項１０に記載の薄膜トランジスタ表示板。
【請求項１２】
前記第２導電層は、前記第１及び第３導電層よりも厚い、請求項７に記載の薄膜トランジスタ表示板。
【請求項１３】
基板上に第１信号線を形成する段階と、
前記第１信号線上にゲート絶縁膜及び半導体層を順次に形成する段階と、
前記ゲート絶縁膜及び前記半導体層上に第２信号線を形成する段階と、
前記第２信号線と連結される画素電極を形成する段階と、を含み、
前記第１信号線を形成する段階及び前記第２信号線を形成する段階のうちの少なくとも一つの段階は、第１導電性酸化膜を形成する段階と、銀を含む導電層を形成する段階と、前記第１導電性酸化膜よりも低い温度で第２導電性酸化膜を形成する段階と、を含む、薄膜トランジスタ表示板の製造方法。
【請求項１４】
前記第１導電性酸化膜を形成する段階は、１５０℃以上の温度で行われる、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
【請求項１５】
前記第２導電性酸化膜を形成する段階は、２５〜１５０℃の温度で行われる、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
【請求項１６】
前記第２導電性酸化膜を形成する段階は、常温で行われる、請求項１５に記載の薄膜トランジスタ表示板の製造方法。
【請求項１７】
前記第２導電性酸化膜を形成する段階の後に、前記第１導電性酸化膜、前記銀を含む導電層、及び前記第２導電性酸化膜を連続的にエッチングする段階をさらに含む、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
【請求項１８】
前記エッチングする段階は、ウェットエッチングで行われる、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【請求項１９】
前記第２導電性酸化膜を形成する段階は、酸素気体、水素気体、及び水蒸気のうちの少なくとも一つに前記第２導電性酸化膜を露出させる、請求項１３に記載の薄膜トランジスタ表示板の製造方法。
【請求項２０】
前記第２導電性酸化膜を形成する段階は、窒素気体に前記第２導電性酸化膜を露出させる、請求項１９に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用配線、これを含む薄膜トランジスタ表示板、及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、現在、最も広く使用されている平板表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）の一つであって、電極が形成されている二枚の表示板と、その間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、透過する光の量を調節する表示装置である。
【０００３】
液晶表示装置の中でも、現在、主に用いられているのは、電界生成電極が二つの表示板に各々備えられている構造である。この中でも、一の表示板には複数の画素電極が行列状に配列されており、他の表示板には一つの共通電極が表示板の全面を覆っている構造が主流である。このような液晶表示装置における画像の表示は、各画素電極に別途の電圧を印加することによって行われる。そのために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に連結し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線とを表示板（以下、‘薄膜トランジスタ表示板’と言う）に形成する。薄膜トランジスタは、ゲート線を通じて伝えられる走査信号によって、データ線を通じて伝えられる画像信号を画素電極に伝達または遮断するスイッチング素子としての役割を果たす。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子（ＡＭ−ＯＬＥＤ）においても各発光素子を個別的に制御するスイッチング素子としての役割を果たす。
【０００４】
一方、液晶表示装置及び有機発光表示素子などの表示装置の面積が次第に大型化することに伴って、薄膜トランジスタに連結されるゲート線及びデータ線も長くなり、そのために配線抵抗も増加する。このような抵抗増加による信号遅延などの問題を解決するためには、ゲート線及びデータ線を最大限低い比抵抗を有する材料で形成する必要がある。
【０００５】
配線材料のうちの最も低い比抵抗を有する物質は、銀（Ａｇ）である。従って、実際の工程で銀（Ａｇ）からなるゲート線及びデータ線を含む場合、信号遅延などの問題を解決することができる。
【０００６】
しかし、銀（Ａｇ）は、ガラス基板、無機膜、及び有機膜などからなる下部及び上部の他の層との接着性（ａｄｈｅｓｉｏｎ）が極めて不良であるため、配線が容易に浮き上がったり（ｌｉｆｔｉｎｇ）剥がれたりする（ｐｅｅｌｉｎｇ）。これを解決するために、銀（Ａｇ）の上下部に他の導電膜を形成する場合もあるが、この場合エッチングプロファイルが不良である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が目的とする技術的課題は、このような問題点を解決するためのものであって、銀（Ａｇ）配線の低抵抗性の利点を生かしながらも接着性及びエッチングプロファイルを補完することである。
【課題を解決するための手段】
【０００８】
本発明の一実施形態による表示装置用配線は、多結晶の第１導電性酸化物（第１多結晶導電性酸化物）を含む第１導電層と、銀（Ａｇ）を含む第２導電層と、非晶質導電性酸化物から形成される多結晶の第２導電性酸化物（第２多結晶導電性酸化物）を含む第３導電層と、を含む。
【０００９】
また、本発明の一実施形態による薄膜トランジスタ表示板は、基板と、前記基板上に形成されていて、互いに交差する第１及び第２信号線と、前記第１及び第２信号線と連結されている薄膜トランジスタと、前記薄膜トランジスタと連結されている画素電極と、を含み、前記第１及び第２信号線のうちの少なくとも一つの信号線は、多結晶の導電性酸化物を含む第１導電層と、銀（Ａｇ）を含む第２導電層と、非晶質導電性酸化物から形成される第３導電層と、を含む。
【００１０】
また、本発明の一実施形態による薄膜トランジスタ表示板の製造方法は、基板上に第１信号線を形成する段階と、前記第１信号線上にゲート絶縁膜及び半導体層を順次に形成する段階と、前記ゲート絶縁膜及び前記半導体層上に第２信号線を形成する段階と、前記第２信号線と連結される画素電極を形成する段階と、を含み、前記第１信号線を形成する段階及び前記第２信号線を形成する段階のうちの少なくとも一つの段階は、第１導電性酸化膜を形成する段階と、銀（Ａｇ）を含む導電層を形成する段階と、前記第１導電性酸化膜よりも低い温度で第２導電性酸化膜を形成する段階と、を含む。
【発明の効果】
【００１１】
本発明によれば、銀導電層の下部及び上部に形成条件が異なる導電性酸化膜を形成することによって、配線の低抵抗性、上下部膜との接着性、及びプロファイルの全てを改善することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異な形態で実現でき、ここで説明する実施形態に限定されない。
【００１３】
図面において、いろいろな層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一の図面符号を付けた。層、膜、領域、及び板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時には、中間に他の部分がないことを意味する。
【００１４】
次に、図１〜図３を参照して、本発明の一実施形態による薄膜トランジスタ表示板について詳細に説明する。
【００１５】
図１は本発明の一実施形態による薄膜トランジスタ表示板の配置図であり、図２及び図３は各々図１の薄膜トランジスタ表示板のII−II線及びIII−III線に沿った断面図である。
【００１６】
本実施形態の薄膜トランジスタ表示板では、透明なガラス及びプラスチックなどで作られた絶縁基板１１０上に、複数のゲート線（第１信号線）１２１及び複数の維持電極線１３１が形成されている。
【００１７】
ゲート線１２１はゲート信号を伝達し、主に横方向に延在している。各ゲート線１２１は、下に突出した複数のゲート電極１２４と、他の層または外部駆動回路との接続のために面積が広い端部１２９とを含む。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積される。ゲート駆動回路が基板１１０上に集積されている場合、ゲート線１２１が延長されてこれと直接連結され得る。
【００１８】
維持電極線１３１は所定の電圧の印加を受け、ゲート線１２１とほとんど並んで延在している幹線と、これから分かれた複数対の維持電極１３３ａ，１３３ｂとを含む。維持電極線１３１各々は隣接した二つのゲート線１２１の間に位置し、幹線は二つのゲート線１２１のうちの下側に近い。維持電極１３３ａ，１３３ｂ各々は、幹線と連結された固定端と、その反対側の自由端を有している。一方の維持電極１３３ｂの固定端は面積が広く、その自由端は直線部分と曲がった部分との二股に分かれる。しかし、維持電極線１３１の形状及び配置は多様に変更することができる。
【００１９】
ゲート線１２１及び維持電極線１３１は、ＩＴＯなどの導電性酸化物からなる下部層（第１導電層：以下、‘下部ＩＴＯ層’と言う）１３３ａｐ，１３３ｂｐ，１３１ｐ，１２４ｐ，１２９ｐ、銀を含む導電層（第２導電層：以下、‘銀導電層’と言う）１３３ａｑ，１３３ｂｑ，１３１ｑ，１２４ｑ，１２９ｑ、ならびにＩＴＯ及びＩＺＯなどの導電性酸化物からなる上部層（第３導電層：以下、‘上部ＩＴＯ層’と言う）１３３ａｒ，１３３ｂｒ，１３１ｒ，１２４ｒ，１２９ｒからなる。
【００２０】
銀導電層１３３ａｑ，１３３ｂｑ，１３１ｑ，１２４ｑ，１２９ｑは、低い抵抗性を有するので、信号遅延を減少させることができる。
【００２１】
下部ＩＴＯ層１３３ａｐ，１３３ｂｐ，１３１ｐ，１２４ｐ，１２９ｐ及び上部ＩＴＯ層１３３ａｒ，１３３ｂｒ，１３１ｒ，１２４ｒ，１２９ｒは、銀導電層１３３ａｑ，１３３ｂｑ，１３１ｑ，１２４ｑ，１２９ｑの下部及び上部で基板１１０または上部膜との接着性を改善させる。銀導電層１３３ａｑ，１３３ｂｑ，１３１ｑ，１２４ｑ，１２９ｑは、下部ＩＴＯ層１３３ａｐ，１３３ｂｐ，１３１ｐ，１２４ｐ，１２９ｐ及び上部ＩＴＯ層１３３ａｒ，１３３ｂｒ，１３１ｒ，１２４ｒ，１２９ｒよりも厚い。
【００２２】
この場合、下部ＩＴＯ層１３３ａｐ，１３３ｂｐ，１３１ｐ，１２４ｐ，１２９ｐと上部ＩＴＯ層１３３ａｒ，１３３ｂｒ，１３１ｒ，１２４ｒ，１２９ｒとは、互いに異なる温度条件で形成される。下部ＩＴＯ層１３３ａｐ，１３３ｂｐ，１３１ｐ，１２４ｐ，１２９ｐは１５０℃以上、好ましくは２００〜３５０℃で多結晶形態のＩＴＯに形成される。これに対し、上部ＩＴＯ層１３３ａｒ，１３３ｂｒ，１３１ｒ，１２４ｒ，１２９ｒは約２５〜１５０℃、好ましくは常温（約２５℃）で非晶質形態のＩＴＯに形成される。
【００２３】
このように、下部ＩＴＯ層１３３ａｐ，１３３ｂｐ，１３１ｐ，１２４ｐ，１２９ｐと上部ＩＴＯ層１３３ａｒ，１３３ｂｒ，１３１ｒ，１２４ｒ，１２９ｒの形成温度を異ならせることによって、下部ＩＴＯ層１３３ａｐ，１３３ｂｐ，１３１ｐ，１２４ｐ，１２９ｐ、銀導電層１３３ａｑ，１３３ｂｑ，１３１ｑ，１２４ｑ，１２９ｑ、及び上部ＩＴＯ層１３３ａｒ，１３３ｂｒ，１３１ｒ，１２４ｒ，１２９ｒのエッチングプロファイルが改善される。
【００２４】
ＩＴＯ及びＩＺＯなどのような導電性酸化物は、形成温度によって結晶質の有無が決定され、これによってエッチングの速度が変わる。一般に、非晶質は多結晶より高いエッチング速度を示す。従って、銀導電層の上下部に接着性を改善するためのＩＴＯ層を形成する場合、上部ＩＴＯ層はエッチング速度が高い非晶質ＩＴＯで形成し、下部のＩＴＯ層はエッチング速度が低い多結晶ＩＴＯで形成することによって、緩やかな傾斜角のプロファイルを形成することができる。
【００２５】
図１６Ａ及び図１６Ｂは各々下部及び上部ＩＴＯ層を同一の温度で形成した場合と、異なる温度で形成した場合の断面写真である。
【００２６】
図１６Ａは、銀導電層ｑの下部及び上部に下部ＩＴＯ層ｐ及び上部ＩＴＯ層ｒを約３００℃の高温で形成した場合の断面写真であって、下部ＩＴＯ層ｐ及び上部ＩＴＯ層ｒのエッチング速度が同一であるので、丸いプロファイルに形成されることが分かる。
【００２７】
これに対し、図１６Ｂは、銀導電層ｑの下部及び上部に異なる温度で形成されたＩＴＯ層を示す断面写真であって、下部ＩＴＯ層ｐは約３００℃の高温で形成し、上部ＩＴＯ層ｒは常温で形成した場合である。この場合、二つの層ｐ，ｒのエッチング速度の差によって、良好なプロファイルに形成されることが分かる。
【００２８】
ゲート線１２１及び維持電極線１３１の側面は基板１１０面に対して傾斜しており、その傾斜角は約３０゜〜約８０゜であることが好ましい。
【００２９】
ゲート線１２１及び維持電極線１３１上には、窒化ケイ素（ＳｉＮｘ）及び酸化ケイ素（ＳｉＯｘ）などで作られたゲート絶縁膜１４０が形成されている。
【００３０】
ゲート絶縁膜１４０上には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）（非晶質シリコンは、略してａ−Ｓｉと記す。）及び多結晶シリコン（ｐｏｌｙ  ｓｉｌｉｃｏｎ）などで作られた複数の線状半導体（半導体層）１５１が形成されている。線状半導体１５１は主に縦方向に延在していて、ゲート電極１２４に向かって延び出た複数の突出部（ｐｒｏｊｅｃｔｉｏｎ）１５４を含む。線状半導体１５１はゲート線１２１及び維持電極線１３１の付近で幅が広くなり、これらを幅広く覆っている。
【００３１】
半導体１５１上には複数の線状及び島型オーミックコンタクト部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）１６１，１６５が形成されている。オーミックコンタクト部材１６１，１６５は、リン（Ｐ）などのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質で作られたり、シリサイド（ｓｉｌｉｃｉｄｅ）で作られたりすることができる。線状オーミックコンタクト部材１６１は複数の突出部１６３を有しており、この突出部１６３と島型オーミックコンタクト部材１６５は対をなして半導体１５１の突出部１５４上に配置されている。
【００３２】
半導体１５１とオーミックコンタクト部材１６１，１６５の側面も基板１１０面に対して傾斜しており、傾斜角は３０゜〜８０゜程度である。
【００３３】
オーミックコンタクト部材１６１，１６５及びゲート絶縁膜１４０上には、複数のデータ線（第２信号線）１７１と複数のドレイン電極１７５が形成されている。
【００３４】
データ線１７１はデータ信号を伝達し、主に縦方向に延在してゲート線１２１と交差する。また、各データ線１７１は、維持電極線１３１と交差し、隣接した維持電極１３３ａ，１３３ｂの間に形成される。各データ線１７１は、ゲート電極１２４に向かって延在した複数のソース電極１７３と、他の層または外部駆動回路との接続のために面積が広い端部１７９とを含む。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積される。データ駆動回路が基板１１０上に集積されている場合、データ線１７１が延長されてこれと直接連結され得る。
【００３５】
ドレイン電極１７５はデータ線１７１と分離されていて、ゲート電極１２４を中心にソース電極１７３と対向する。各ドレイン電極１７５は、面積が広い一端部と、棒状の他端部を有している。広い端部は維持電極線１３１と重畳し、棒状の端部はＵ字状に曲がったソース電極１７３により一部取り囲まれている。
【００３６】
一のゲート電極１２４、一のソース電極１７３、及び一のドレイン電極１７５は、半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
【００３７】
データ線１７１及びドレイン電極１７５は、ＩＴＯなどの導電性酸化物からなる下部層（以下、‘下部ＩＴＯ層’と言う）１７１ｐ，１７３ｐ，１７５ｐ，１７９ｐ、銀を含む導電層（以下、‘銀導電層’と言う）１７１ｑ，１７３ｑ，１７５ｑ，１７９ｑ、ならびにＩＴＯ及びＩＺＯなどの導電性酸化物からなる上部層（以下、‘上部ＩＴＯ層’と言う）１７１ｒ，１７３ｒ，１７５ｒ，１７９ｒからなる。
【００３８】
銀導電層１７１ｑ，１７３ｑ，１７５ｑ，１７９ｑは低い抵抗性を有するので、信号遅延を減少させることができる。
【００３９】
下部ＩＴＯ層１７１ｐ，１７３ｐ，１７５ｐ，１７９ｐ及び上部ＩＴＯ層１７１ｒ，１７３ｒ，１７５ｒ，１７９ｒは、銀導電層１７１ｑ，１７３ｑ，１７５ｑ，１７９ｑの下部及び上部で下部膜または上部膜との接着性を改善させる。銀導電層１７１ｑ，１７３ｑ，１７５ｑ，１７９ｑは、下部ＩＴＯ層１７１ｐ，１７３ｐ，１７５ｐ，１７９ｐ及び上部ＩＴＯ層１７１ｒ，１７３ｒ，１７５ｒ，１７９ｒよりも厚い。
【００４０】
この場合、下部ＩＴＯ層１７１ｐ，１７３ｐ，１７５ｐ，１７９ｐと上部ＩＴＯ層１７１ｒ，１７３ｒ，１７５ｒ，１７９ｒとは互いに異なる温度条件で形成される。下部ＩＴＯ層１７１ｐ，１７３ｐ，１７５ｐ，１７９ｐは１５０℃以上、好ましくは２００〜３５０℃で形成され、多結晶形態のＩＴＯに形成される。これに対し、上部ＩＴＯ層１７１ｒ，１７３ｒ，１７５ｒ，１７９ｒは約２５〜１５０℃、好ましくは常温で形成されて非晶質形態のＩＴＯに形成される。
【００４１】
このように、下部ＩＴＯ層１７１ｐ，１７３ｐ，１７５ｐ，１７９ｐと上部ＩＴＯ層１７１ｒ，１７３ｒ，１７５ｒ，１７９ｒの形成温度を異ならせることによって、下部ＩＴＯ層１７１ｐ，１７３ｐ，１７５ｐ，１７９ｐ、銀導電層１７１ｑ，１７３ｑ，１７５ｑ，１７９ｑ、及び上部ＩＴＯ層１７１ｒ，１７３ｒ，１７５ｒ，１７９ｒのエッチングプロファイルが改善される。
【００４２】
ＩＴＯ及びＩＺＯなどのような導電性酸化物は形成温度によって結晶質の有無が決定され、これによってエッチング速度の差が発生する。一般に、非晶質は多結晶より高いエッチング速度を示す。従って、銀導電層の上部及び下部に接着性を改善するためのＩＴＯ層を形成する場合、上部のＩＴＯ層はエッチング速度が高い非晶質ＩＴＯで形成し、下部のＩＴＯ層はエッチング速度が低い多結晶ＩＴＯで形成することによって、緩やかな傾斜角のプロファイルを形成することができる。
【００４３】
データ線１７１及びドレイン電極１７５も、その側面が基板１１０面に対して３０゜〜８０゜程度の傾斜角で傾斜していることが好ましい。
【００４４】
オーミックコンタクト部材１６１，１６５は、その下の半導体１５１と、その上のデータ線１７１及びドレイン電極１７５との間にだけ存在し、これらの間のコンタクト抵抗を低くする。大部分の所では、線状半導体１５１の幅はデータ線１７１の幅よりも小さいが、前述したように、ゲート線１２１に近接する部分で幅が広くなるとともに表面のプロファイルを滑らかにすることによって、データ線１７１が断線することを防止する。半導体１５１には、例えば、ソース電極１７３とドレイン電極１７５との間の領域のように、データ線１７１及びドレイン電極１７５で覆われずに露出された部分がある。
【００４５】
データ線１７１、ドレイン電極１７５、及び露出された半導体１５４の部分上には、保護膜１８０が形成されている。保護膜１８０は、窒化ケイ素及び酸化ケイ素などの無機絶縁物、有機絶縁物、ならびに低誘電率絶縁物などで作られる。有機絶縁物と低誘電率絶縁物の誘電率は４．０以下であることが好ましく、低誘電率絶縁物の例としては、プラズマ化学気相蒸着（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ及びａ−Ｓｉ：Ｏ：Ｆなどが挙げられる。有機絶縁物のうち感光性を有するもので保護膜１８０は形成されることができ、保護膜１８０の表面は平坦であり得る。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出された半導体１５１の部分に損傷を与えないように、下部無機膜と上部有機膜の二重膜構造を有することができる。
【００４６】
保護膜１８０には、データ線１７１の端部１７９とドレイン電極１７５を各々露出する複数のコンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）１８２，１８５が形成されており、保護膜１８０とゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数のコンタクトホール１８１と、維持電極１３３ｂの固定端付近の維持電極線１３１の一部を露出する複数のコンタクトホール１８４とが形成されている。
【００４７】
保護膜１８０上には、複数の画素電極、複数の連結橋（ｏｖｅｒｐａｓｓ）８４、及び複数のコンタクト補助部材（ｃｏｎｔａｃｔ  ａｓｓｉｓｔａｎｔ）８１，８２が形成されている。これらはＩＴＯ及びＩＺＯなどの透明な導電物質、アルミニウム、または銀及びその合金などの反射性金属で作られることができる。
【００４８】
画素電極１９１は、コンタクトホール１８５を通じてドレイン電極１７５と物理的・電気的に接続されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子の方向を決定する。画素電極１９１と共通電極は、キャパシタ［以下、“液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）”と言う］をなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。
【００４９】
画素電極１９１は、維持電極１３３ａ，１３３ｂをはじめとする維持電極線１３１と重畳する。画素電極１９１及びこれと電気的に接続されたドレイン電極１７５が維持電極線１３１と重畳してなるキャパシタをストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）と言い、ストレージキャパシタは液晶キャパシタの電圧維持能力を強化する。
【００５０】
コンタクト補助部材８１，８２は、各々コンタクトホール１８１，１８２を通じてゲート線１２１の端部１２９及びデータ線１７１の端部１７９と連結される。コンタクト補助部材８１，８２は、データ線１７１及びゲート線１２１の端部１７９，１２９と外部装置との接着性を補完し、これらを保護する。
【００５１】
連結橋８４はゲート線１２１を横切り、ゲート線１２１を介在して反対側に位置するコンタクトホール１８４を通じ、維持電極線１３１の露出された部分と維持電極１３３ｂの自由端の露出された端部とに連結されている。維持電極１３３ａ，１３３ｂをはじめとする維持電極線１３１は、連結橋８４と共にゲート線１２１、データ線１７１、または薄膜トランジスタの欠陥を修理することに使用できる。
【００５２】
以下、図１〜図３に示した薄膜トランジスタ表示板を製造する方法について、図４〜図１５を参照して詳細に説明する。
【００５３】
図４、図７、図１０、及び図１３は本発明の一実施形態による薄膜トランジスタ表示板の製造方法を順次に示した配置図であり、図５及び図６は図４の薄膜トランジスタ表示板のＶI−ＶI線及びＶII−ＶII線に沿った断面図であり、図８及び図９は図７の薄膜トランジスタ表示板のＶIII−ＶIII線及びＸI−ＸI線に沿った断面図であり、図１１及び図１２は図１０の薄膜トランジスタ表示板のＸI−ＸI線及びＸII−ＸII線に沿った断面図であり、図１４及び図１５は図１３の薄膜トランジスタ表示板のＸIＶ−ＸIＶ線及びＸＶ−ＸＶ線に沿った断面図である。
【００５４】
本実施形態における薄膜トランジスタ表示板の製造方法では、まず、透明ガラスまたはプラスチックなどからなる絶縁基板１１０上に、下部ＩＴＯ層、銀導電層、及び上部ＩＴＯ層を順次に積層する。
【００５５】
ここで、ＩＴＯ層と銀導電層はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）によって形成される。
【００５６】
まず、銀（Ａｇ）ターゲットにはパワーを印加せず、ＩＴＯターゲットにだけパワーを印加して基板１１０上にＩＴＯ層を形成する。この時、スパッタリング温度は約１５０℃以上、好ましくは約２００〜３５０℃である。この温度範囲でスパッタリングを行う場合、多結晶ＩＴＯ層が形成される。
【００５７】
次いで、ＩＴＯターゲットに印加されるパワーをオフした後、銀（Ａｇ）に印加されるパワーを印加して下部ＩＴＯ層上に銀導電層を形成する。
【００５８】
次に、銀（Ａｇ）ターゲットに印加されるパワーをオフした後、再びＩＴＯターゲットにパワーを印加して銀導電層上にＩＴＯ層を形成する。この時、スパッタリング温度は約２５〜１５０℃、好ましくは常温で行う。この温度範囲でスパッタリングを行う場合、非晶質ＩＴＯ層が形成される。また、スパッタリングの効率を高めるために、スパッタリングの際に酸素気体（Ｏ２）、水素気体（Ｈ２）、及び水蒸気（Ｈ２Ｏ）のうちの少なくと一つを共に供給することもできる。また、スパッタリング時、窒素気体（Ｎ２）を共に供給して窒化性ＩＴＯ（ＩＴＯＮ）を形成することもできる。この場合、窒化性ＩＴＯによって銀導電層との界面における銀（Ａｇ）の拡散が防止されるため、抵抗の増加を防止することができる。
【００５９】
次いで、図４〜図６に示したように、下部ＩＴＯ層、銀導電層、及び上部ＩＴＯ層を一度にウェットエッチングして、ゲート電極１２４を含むゲート線１２１及び維持電極１３３ａ，１３３ｂを含む維持電極線１３１を形成する。この時、エッチング液としては、過酸化水素（Ｈ２Ｏ２）エッチング液、またはリン酸（Ｈ２ＰＯ３）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）、及び脱塩水が適正な割合で混合されている統合エッチング液を用いることができる。
【００６０】
次に、ゲート線１２１及び維持電極線１３１上に、窒化ケイ素（ＳｉＮｘ）、真性非晶質シリコン（ａ−Ｓｉ）及び不純物がドーピングされた非晶質シリコンを連続蒸着する。ここで、蒸着温度は約２５０℃以上であるので、ゲート線１２１及び維持電極線１３１をなす上部ＩＴＯ層は全て多結晶ＩＴＯになる。
【００６１】
次いで、不純物がドーピングされた非晶質シリコン及び真性非晶質シリコンをフォトエッチングして、ゲート絶縁膜１４０と、複数の突出部１５４を含む線状真性半導体１５１と、複数の不純物半導体パターン１６４を含む不純物がドーピングされた非晶質シリコン層１６１とを形成する。
【００６２】
続いて、不純物がドーピングされた非晶質シリコン層１６１及びゲート絶縁膜１４０上に、下部ＩＴＯ層、銀導電層、及び上部ＩＴＯ層を順次に形成する。ここで、下部ＩＴＯ層及び上部ＩＴＯ層はゲート線１２１及び維持電極線１３１と同様にスパッタリングによって形成する。
【００６３】
次に、図１０〜図１２に示したように、下部ＩＴＯ層、銀導電層、及び上部ＩＴＯ層を一度にウェットエッチングして、ソース電極１７３及び端部１７９を含むデータ線１７１と、ドレイン電極１７５とを形成する。
【００６４】
次いで、ソース電極１７３及びドレイン電極１７５で覆われずに露出された不純物半導体層１６４を除去して、複数の突出部１６３を含む複数の線状オーミックコンタクト層１６１と複数の島型オーミックコンタクト層１６５とを完成する一方、その下の真性半導体１５４部分を露出させる。この場合、露出された真性半導体１５４部分の表面を安定化させるために酸素（Ｏ２）プラズマを実施する。
【００６５】
次に、図１３〜図１５に示したように、平坦化特性に優れていて感光性を有する有機物質、例えば、窒化ケイ素（ＳｉＮｘ）などをプラズマ化学気相蒸着によって保護膜１８０を形成する。蒸着は約２５０℃以上の高温で行われるので、データ線１７１をなす上部ＩＴＯは結晶化されて多結晶ＩＴＯとなる。
【００６６】
次いで、窒化ケイ素上に感光膜をコーティングした後、光マスクを通じて感光膜に光を照射した後現像して、複数のコンタクトホール１８１，１８２，１８４，１８５を形成する。
【００６７】
次に、図１〜図３に示したように、保護膜１８０上にＩＴＯなどの透明導電層をスパッタリングによって積層した後パターニングして、画素電極１９１、コンタクト補助部材８１，８２、及び連結橋８４を形成する。
【００６８】
本実施形態では、ゲート線及びデータ線いずれに対しても下部ＩＴＯ、銀導電層、及び上部ＩＴＯに形成したが、ゲート線及びデータ線のうちのいずれか一つにだけ適用され得る。
【００６９】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、添付した請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施形態による薄膜トランジスタ表示板の配置図である。
【図２】図１の薄膜トランジスタ表示板のII−II線に沿った断面図である。
【図３】図１の薄膜トランジスタ表示板のIII−III線に沿った断面図である。
【図４】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示す配置図である。
【図５】図４の薄膜トランジスタ表示板のＶI−ＶI線に沿った断面図である。
【図６】図４の薄膜トランジスタ表示板のＶII−ＶII線に沿った断面図である。
【図７】図４に後続する図である。
【図８】図７の薄膜トランジスタ表示板のＶIII−ＶIII線に沿った断面図である。
【図９】図７の薄膜トランジスタ表示板のＸI−ＸI線に沿った断面図である。
【図１０】図７に後続する図である。
【図１１】図１０の薄膜トランジスタ表示板のＸI−ＸI線に沿った断面図である。
【図１２】図１０の薄膜トランジスタ表示板のＸII−ＸII線に沿った断面図である。
【図１３】図１０に後続する図である。
【図１４】図１３の薄膜トランジスタ表示板のＸIＶ−ＸIＶ線に沿った断面図である。
【図１５】図１３の薄膜トランジスタ表示板のＸＶ−ＸＶ線に沿った断面図である。
【図１６Ａ】多結晶ＩＴＯ／銀（Ａｇ）／多結晶ＩＴＯが順次に積層されている配線の断面写真である。
【図１６Ｂ】多結晶ＩＴＯ／銀（Ａｇ）／非晶質ＩＴＯが順次に積層されている配線の断面写真である。
【符号の説明】
【００７１】
１１０    絶縁基板、
１２１    ゲート線、
１２４    ゲート電極、
１３１    維持電極線、
１４０    ゲート絶縁膜、
１５１    半導体、
１６１    不純物非晶質シリコン層、
１７１    データ線、
１７３    ソース電極、
１７５    ドレイン電極、
１８０    保護膜、
８１，８２    コンタクト補助部材、
１８１，１８２，１８４，１８５    コンタクトホール、
１９１    画素電極。
【図１】
2006332674.tif 000003
【図２】
2006332674.tif 000004
【図３】
2006332674.tif 000005
【図４】
2006332674.tif 000006
【図５】
2006332674.tif 000007
【図６】
2006332674.tif 000008
【図７】
2006332674.tif 000009
【図８】
2006332674.tif 000010
【図９】
2006332674.tif 000011
【図１０】
2006332674.tif 000012
【図１１】
2006332674.tif 000013
【図１２】
2006332674.tif 000014
【図１３】
2006332674.tif 000015
【図１４】
2006332674.tif 000016
【図１５】
2006332674.tif 000017
【図１６Ａ】
2006332674.tif 000018
【図１６Ｂ】
2006332674.tif 000019