(57)【要約】【課題】短時間でのブートを可能としたブートシステム、及びブート方法、及びこのブート方法を用いたデータ処理装置を提供する。【解決手段】所定の処理を実行する処理手段に設けられた複数のデータ記憶手段に、ブート用データをそれぞれ記憶させることによって処理手段に対するブートを行うブートシステム及びブート方法において、ブート用データを記憶するブート用データ記憶手段をデータ記憶手段ごとに設けて、ブートにともなってブート用データ記憶手段からデータ記憶手段にブート用データを同時に記憶させる。また、データ記憶手段に記憶されたデータに基づいて所定の処理を実行するデータ処理装置においては、ブート時にデータ記憶手段に記憶させるブート用データを記憶するブート用データ記憶手段をデータ記憶手段ごとに設けるとともに、ブートにともなってブート用データ記憶手段からデータ記憶手段にブート用データを記憶させる制御手段を設ける。【選択図】図１
2006011844.tif 000002
【特許請求の範囲】
【請求項１】
所定の処理を実行する処理手段に設けられた複数のデータ記憶手段に、ブート用データをそれぞれ記憶させることによって前記処理手段に対するブートを行うブートシステムにおいて、
前記ブート用データを記憶するブート用データ記憶手段を前記データ記憶手段ごとに設けて、ブートにともなって前記ブート用データ記憶手段から前記データ記憶手段に前記ブート用データを同時に記憶させることを特徴とするブートシステム。
【請求項２】
前記ブート用データ記憶手段を互いにデイジーチェーン接続し、ブートにともなって前記ブート用データを順次転送することにより所定の前記ブート用データ記憶手段に所定の前記ブート用データを記憶させることを特徴とする請求項１記載のブートシステム。
【請求項３】
処理中に前記データ記憶手段に記憶したデータを前記ブート用データ記憶手段にも記憶して、再ブートした場合には前記ブート用データ記憶手段に記憶された前記データを前記ブート用データとして用いることを特徴とする請求項１記載のブートシステム。
【請求項４】
所定の処理を実行する処理手段に設けた複数のデータ記憶手段に、ブート用データをそれぞれ記憶させることによって前記処理手段に対するブートを行うブート方法において、
前記データ記憶手段ごとに設けられた前記ブート用データを記憶するブート用データ記憶手段から、ブートにともなって前記ブート用データを前記データ記憶手段に同時に記憶させることを特徴とするブート方法。
【請求項５】
データ記憶手段に記憶されたデータに基づいて所定の処理を実行するデータ処理装置において、
ブート時に前記データ記憶手段に記憶させるブート用データを記憶するブート用データ記憶手段を前記データ記憶手段ごとに設けるとともに、
ブートにともなって前記ブート用データ記憶手段から前記データ記憶手段に前記ブート用データを記憶させる制御手段を設けたことを特徴とするデータ処理装置。
【請求項６】
前記ブート用データ記憶手段は互いにデイジーチェーン接続し、前記制御手段は、ブートにともなって前記ブート用データを前記ブート用データ記憶手段に順次転送して、所定の前記ブート用データ記憶手段に所定の前記ブート用データを記憶させることを特徴とする請求項５記載のデータ処理装置。
【請求項７】
前記データ記憶手段に記憶されたデータを前記ブート用データ記憶手段にも記憶することを特徴とする請求項６記載のデータ処理装置。
【請求項８】
再ブート時には、前記データ記憶手段から前記ブート用データ記憶手段に記憶された前記データを前記ブート用データとして用いることを特徴とする請求項７記載のデータ処理装置。
【請求項９】
前記データ記憶手段から前記ブート用データ記憶手段に記憶された前記データを、前記ブート用データ記憶手段を順次転送させることにより外部に出力する外部出力手段を設けたことを特徴とする請求項７記載のデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータなどのデータ処理装置におけるブートシステム、及びブート方法、及びこのブート方法を用いたデータ処理装置に関するものである。
【背景技術】
【０００２】
従来、マイクロコンピュータなどのように所要のプログラムに基づいて動作制御されるデータ処理装置では、電源投入にともなってデータ処理装置を初期起動状態とするブートプログラムが実行されている（例えば、特許文献１参照。）。このようにデータ処理装置を初期起動状態とすることを単に「ブート」と呼ぶ。
【０００３】
データ処理装置では、ブートにともなってブートプログラムのコードを逐次実行していくことにより、データ処理装置に設けているレジスタなどのデータ記憶手段に所要のデータを記憶させているものであり、全ての所要のデータ記憶手段に所要のデータが記憶されることによりブートが完了する。
【特許文献１】特開平１０−１１６１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記したようにブートプログラムに基づいてブートする場合には、ブートプログラムの変更によって初期起動状態を変更することができるという高い汎用性を有している一方で、ブートプログラムコードの逐次実行に多大な時間を要するために、データ処理装置が使用できるようになるまでの時間が長くなり、その間、利用者は待機しなければならないという問題があった。
【０００５】
本発明者はこのような現状に鑑み、短時間でブートを完了可能なシステムを開発すべく研究を行い、本発明をなすに至ったものである。
【課題を解決するための手段】
【０００６】
本発明のブートシステムでは、所定の処理を実行する処理手段に設けられた複数のデータ記憶手段に、ブート用データをそれぞれ記憶させることによって処理手段に対するブートを行うブートシステムにおいて、ブート用データを記憶するブート用データ記憶手段をデータ記憶手段ごとに設けて、ブートにともなってブート用データ記憶手段からデータ記憶手段にブート用データを同時に記憶させることとした。
【０００７】
さらに、ブート用データ記憶手段を互いにデイジーチェーン接続し、ブートにともなってブート用データを順次転送することにより所定のブート用データ記憶手段に所定のブート用データを記憶させることにも特徴を有し、処理中にデータ記憶手段に記憶したデータをブート用データ記憶手段にも記憶して、再ブートした場合にはブート用データ記憶手段に記憶されたデータをブート用データとして用いることにも特徴を有するものである。
【０００８】
また、本発明のブート方法では、所定の処理を実行する処理手段に設けた複数のデータ記憶手段に、ブート用データをそれぞれ記憶させることによって処理手段に対するブートを行うブート方法において、データ記憶手段ごとに設けられたブート用データを記憶するブート用データ記憶手段から、ブートにともなってブート用データをデータ記憶手段に同時に記憶させることとした。
【０００９】
また、本発明のデータ処理装置では、データ記憶手段に記憶されたデータに基づいて所定の処理を実行するデータ処理装置において、ブート時にデータ記憶手段に記憶させるブート用データを記憶するブート用データ記憶手段をデータ記憶手段ごとに設けるとともに、ブートにともなってブート用データ記憶手段からデータ記憶手段にブート用データを記憶させる制御手段を設けた。
【００１０】
さらに、以下の点にも特徴を有するものである。すなわち、
（１）ブート用データ記憶手段は互いにデイジーチェーン接続し、制御手段は、ブートにともなってブート用データをブート用データ記憶手段に順次転送して、所定のブート用データ記憶手段に所定のブート用データを記憶させること。
（２）データ記憶手段に記憶されたデータをブート用データ記憶手段にも記憶すること。
（３）再ブート時には、データ記憶手段からブート用データ記憶手段に記憶されたデータをブート用データとして用いること。
（４）データ記憶手段からブート用データ記憶手段に記憶されたデータを、ブート用データ記憶手段を順次転送させることにより外部に出力する外部出力手段を設けたこと。
【発明の効果】
【００１１】
請求項１記載の発明によれば、所定の処理を実行する処理手段に設けられた複数のデータ記憶手段に、ブート用データをそれぞれ記憶させることによって処理手段に対するブートを行うブートシステムにおいて、ブート用データを記憶するブート用データ記憶手段をデータ記憶手段ごとに設けて、ブートにともなってブート用データ記憶手段からデータ記憶手段にブート用データを同時に記憶させることによって、所要のデータ記憶手段へのブート用データの入力を極めて短時間で終了させることができ、ブートに要する時間の短縮化を図ることができる。
【００１２】
請求項２記載の発明によれば、ブート用データ記憶手段を互いにデイジーチェーン接続し、ブートにともなってブート用データを順次転送することにより所定のブート用データ記憶手段に所定のブート用データを記憶させることによって、ブート用データを調整することにより所要の起動状態とするブートを行うことができる。
【００１３】
請求項３記載の発明によれば、処理中にデータ記憶手段に記憶したデータをブート用データ記憶手段にも記憶して、再ブートした場合にはブート用データ記憶手段に記憶されたデータをブート用データとして用いることによって、再ブートの前の状態に復帰させるようにブートすることができる。
【００１４】
請求項４記載の発明によれば、所定の処理を実行する処理手段に設けた複数のデータ記憶手段に、ブート用データをそれぞれ記憶させることによって処理手段に対するブートを行うブート方法において、データ記憶手段ごとに設けられたブート用データを記憶するブート用データ記憶手段から、ブートにともなってブート用データをデータ記憶手段に同時に記憶させることによって、請求項１記載の発明と同様に、所要のデータ記憶手段へのブート用データの入力を極めて短時間で終了させることができ、ブートに要する時間の短縮化を図ることができる。
【００１５】
請求項５記載の発明によれば、データ記憶手段に記憶されたデータに基づいて所定の処理を実行するデータ処理装置において、ブート時にデータ記憶手段に記憶させるブート用データを記憶するブート用データ記憶手段をデータ記憶手段ごとに設けるとともに、ブートにともなってブート用データ記憶手段からデータ記憶手段にブート用データを記憶させる制御手段を設けたことによって、請求項１記載の発明と同様に、所要のデータ記憶手段へのブート用データの入力を極めて短時間で終了させることができ、ブートに要する時間の短縮化を図ることができるので、データ処理装置にいわゆるインスタントオン機能を付与することができる。
【００１６】
請求項６記載の発明によれば、ブート用データ記憶手段は互いにデイジーチェーン接続し、制御手段は、ブートにともなってブート用データをブート用データ記憶手段に順次転送して、所定のブート用データ記憶手段に所定のブート用データを記憶させることによって、ブート用データを調整することにより所要の起動状態とするブートを行うことができるので、データ処理装置に汎用性を付与することができる。
【００１７】
請求項７記載の発明によれば、データ記憶手段に記憶されたデータをブート用データ記憶手段にも記憶することによって、データ処理装置の通常動作時に、ブート用データ記憶手段をデータ記憶手段のバックアップとして機能させることができるので、ブート用データ記憶手段の利用効率を向上させることができる。
【００１８】
請求項８記載の発明によれば、再ブート時には、データ記憶手段からブート用データ記憶手段に記憶されたデータをブート用データとして用いることによって、データ処理装置を再ブートの前の状態に復帰させるようにブートすることができる。
【００１９】
請求項９記載の発明によれば、データ記憶手段からブート用データ記憶手段に記憶されたデータを、ブート用データ記憶手段を順次転送させることにより外部に出力する外部出力手段を設けたことによって、所望の状態にするためのデータ記憶手段のデータを取得することができるとともに、ブート用データ記憶手段が異常停止した場合のデータ記憶手段の状態情報を取得することができ、デバッグ作業を極めて容易に行うことができる。
【発明を実施するための最良の形態】
【００２０】
本発明のブートシステム及びブート方法、及びこのブート方法を用いたデータ処理装置では、所要の処理を実行するように構成された処理手段において、これらの処理手段に設けられているレジスタなどのデータ記憶手段にあらかじめブート用データを記憶させるブートを行う場合に、データ記憶手段ごとに設けたブート用データ記憶手段にブート用データを記憶させておき、ブート時にブート用データ記憶手段からデータ記憶手段にブート用データを記憶させるようにしているものである。
【００２１】
すわわち、従来のようにブートプログラムの実行に基づいてデータ記憶手段にブート用データを記憶させていくのではなく、あらかじめ用意しておいたブート用データをデータ記憶手段にダイレクトに入力することによりブートを行うものである。
【００２２】
このとき、ブート用データはデータ記憶手段ごとに設けたブート用データ記憶手段に保持して、ブートにともなってブート用データ記憶手段からデータ記憶手段にブート用データを記憶させることにより、極めて短時間でブートを完了することができる。
【００２３】
このブート方法をデータ処理装置に用いた場合には、データ処理装置を極めて短時間で起動させることができ、いわゆるインスタントオン機能を実現することができる。
【００２４】
また、ブート用データ記憶手段は常に固定のブート用データを記憶しているだけでなく、ブート用データ記憶手段を互いにデイジーチェーン接続していわゆるシフトレジスタを構成することにより、ブートにともなってブート用データを順次転送して所定のブート用データ記憶手段に所定のブート用データを記憶させることができる。
【００２５】
このようにブートにともなって所要のブート用データをブート用データ記憶手段に順次転送するように構成していることによって、ブート用データ記憶手段に記憶させるブート用データ自体を調整することができるので、ブート用データを調整することによりブート完了時の処理手段の状態を調整することができ、汎用性を向上させることができる。
【００２６】
さらに、ブート用データ記憶手段は、処理手段におけるデータの処理中にデータ記憶手段に記憶したデータを記憶するようにした場合には、再ブートが生じた際に、ブート用データ記憶手段に記憶されたデータをブート用データとして用いることによって再ブート前の状態に速やかに復帰することができる。
【００２７】
また、データ記憶手段に記憶したデータをブート用データ記憶手段にさせた後、このブート用データ記憶手段を上記したデータの順次転送にともなって外部に取り出すことにより、デバッグなどを行うこともできる。
【００２８】
以下において図面に基づいて本発明の実施形態を詳説する。図１は、本実施形態のデータ処理装置Ａの要部を示した回路図である。データ処理装置Ａはマイクロプロセッサの場合だけでなく、レジスタなどの所要のデータ記憶手段を有してブートが必要となっている装置であれば何であってもよい。
【００２９】
本実施形態のデータ処理装置Ａには、データ記憶手段としてフリップフロップからなる第１レジスタR1、第２レジスタR2、・・・、第ｎレジスタRnが設けられている。これらのレジスタR1,R2〜Rnにはそれぞれ所要のクロック信号が入力され、このクロック信号に基づいてそれぞれ動作するようにしている。
【００３０】
そして、各レジスタR1,R2〜Rnごとに、そのレジスタR1,R2〜Rnに記憶させるブート用データを一時的に記憶する第１サブレジスタr1、第２サブレジスタr2、・・・、第ｎサブレジスタrnを設けている。本実施形態では、サブレジスタr1,r2〜rnはフリップフロップであって、ブート用データを一時的に記憶しているだけであるが、恒常的に記憶するように構成してもよく、恒常的にブート用データを記憶させる場合には、レジスタではなく他のデータ記憶手段を用いてもよい。
【００３１】
これらのサブレジスタr1,r2〜rnの出力端子は、後述するようにモード信号smによるモードの選択に基づいて、各レジスタR1,R2〜Rnに入力するデータを切り換える第１モードセレクタM1、第２モードセレクタM2、・・・、第ｎモードセレクタMnを介して各レジスタR1,R2〜Rnの入力端子と接続し、各サブレジスタr1,r2〜rnに記憶したデータを各レジスタR1,R2〜Rnにそれぞれ記憶させることができるようにしている。
【００３２】
さらに、各レジスタR1,R2〜Rnの出力端子は、それぞれ第１入力切換セレクタS1、第２入力切換セレクタS2、・・・、第ｎ入力切換セレクタSnを介して各サブレジスタr1,r2〜rnの入力端子と接続し、各レジスタR1,R2〜Rnに記憶されたデータを各サブレジスタr1,r2〜rnにそれぞれ記憶させることができるようにしている。
【００３３】
そのうえ、各サブレジスタr1,r2〜rnの出力端子は、各入力切換セレクタS1,S2〜Snを介して他のいずれか一つのサブレジスタr1,r2〜rnの入力端子に接続することにより、各サブレジスタr1,r2〜rnを互いにデイジーチェーン接続してシフトレジスタを構成するようにしている。特に、本実施形態では、第１入力切換セレクタS1を介して第１サブレジスタr1の入力端子をデータ処理装置Ａに設けた制御部Ｃに接続するとともに、第ｎサブレジスタrnの出力端子を制御部Ｃに接続している。
【００３４】
そして、各サブレジスタr1,r2〜rnは、データ処理装置Ａに設けた制御部Ｃから出力される制御クロック信号scに基づいて動作するようにしている。
【００３５】
制御部Ｃは、さらに各モードセレクタM1,M2〜Mnを制御するモード信号smと、各入力切換セレクタS1,S2〜Snを制御する入力制御信号ssとを出力するようにしている。
【００３６】
制御部Ｃでは、データ処理装置Ａをブートするブートモードの場合には、各レジスタR1,R2〜Rnに、各サブレジスタr1,r2〜rnに記憶されたブート用データを記憶させるように各モードセレクタM1,M2〜Mnを制御するモード信号smを出力し、ブートモード以外の通常モードの場合では、各レジスタR1,R2〜Rnには所要のデータを記憶させるように各モードセレクタM1,M2〜Mnを制御するモード信号smを出力している。
【００３７】
また、制御部Ｃでは、各レジスタR1,R2〜Rnに記憶されているデータを各サブレジスタr1,r2〜rnに記憶させる場合には、各サブレジスタr1,r2〜rnに各レジスタR1,R2〜Rnのデータを記憶させるように各入力切換セレクタS1,S2〜Snを制御する入力制御信号ssを出力し、それ以外の場合には、デイジーチェーン接続により接続された他のサブレジスタr1,r2〜rnに記憶されたデータを記憶させるように各入力切換セレクタS1,S2〜Snを制御する入力制御信号ssを出力している。
【００３８】
上記のように構成したデータ処理装置Ａにおいてブート行う場合には、次のようにしている。
【００３９】
まず、ブートの開始にともなって、制御部Ｃは、各サブレジスタr1,r2〜rnを互いにデイジーチェーン接続するように各入力切換セレクタS1,S2〜Snを制御する入力制御信号ssを出力するとともに、制御部Ｃは、所要の制御クロック信号scを出力しながら、制御部Ｃの図示しないメモリにあらかじめ記憶していたブート用データをデータ信号sdとして出力しながら順次転送する。
【００４０】
このとき、制御部Ｃは、モード信号smとしてブートモードの信号を出力してもよいが、各レジスタR1,R2〜Rnに正しくないブート用データが入力されることを防止するために、本実施形態では、モード信号smとしては通常モードの場合の信号を出力して、各サブレジスタr1,r2〜rnのデータが各レジスタR1,R2〜Rnに記憶されることを防止している。
【００４１】
ブート用データの順次転送によって第ｎサブレジスタrnにまでブート用データが入力されると、制御部Ｃは、モード信号smとしてブートモードの信号を出力することにより、各レジスタR1,R2〜Rnに、各サブレジスタr1,r2〜rnに記憶されているブート用データを同時に記憶させている。
【００４２】
その後、制御部Ｃは、モード信号smとして通常モードの信号を出力してブートを終了するようにしている。
【００４３】
このように、各サブレジスタr1,r2〜rnから各レジスタR1,R2〜Rnにブート用データを記憶させることによりブートを行うことによって、短時間でブートを完了させることができる。
【００４４】
しかも、各サブレジスタr1,r2〜rnを互いにデイジーチェーン接続して、制御部Ｃに記憶していたブート用データを順次転送することによって、転送するブート用データをあらかじめ調整しておくことにより所望の起動状態とすることができ、汎用性を向上させることもできる。
【００４５】
また、データ処理装置Ａでは、ブート後に通常モードに切り替わると、各レジスタR1,R2〜Rnに記憶されているデータを各サブレジスタr1,r2〜rnに記憶させるように制御部Ｃが出力する入力制御信号ssを切り換えるようにしている。
【００４６】
このように各サブレジスタr1,r2〜rnに各レジスタR1,R2〜Rnに記憶されているデータを記憶させることによって、急遽再ブートが必要となった場合には、ブート用データの各サブレジスタr1,r2〜rnへの再読込を行うことなく、各サブレジスタr1,r2〜rnに記憶されているデータを各レジスタR1,R2〜Rnに記憶させることによって、極めて短時間で所要の状態への再ブートを行うことができる。
【００４７】
すなわち、各サブレジスタr1,r2〜rnは各レジスタR1,R2〜Rnのバックアップとして機能させることができるので、各サブレジスタr1,r2〜rnの利用効率を向上させることができる。
【００４８】
さらに、必要に応じて、各レジスタR1,R2〜Rnから各サブレジスタr1,r2〜rnに記憶させたデータを、各サブレジスタr1,r2〜rnをデイジーチェーン接続し、順次転送することによって制御部Ｃに取り出すことができる。
【００４９】
このように、各レジスタR1,R2〜Rnにおける所定のタイミングでのデータの状態情報、すなわち、各レジスタR1,R2〜Rnのスナップショット情報を取得することができるので、デバッグ作業を容易に行うことができる。
【００５０】
特に、このようなスナップショット情報の取得では、各サブレジスタr1,r2〜rnに記憶されるデータが、タイミング的に一つ前のタイミングでの各レジスタR1,R2〜Rnのデータであるために、あるデータ状態でエラーが発生してデータ処理装置Ａが停止した場合に、各サブレジスタr1,r2〜rnにはエラー発生前の状態が保存されていることになるので、デバッグ作業を極めて容易に、かつて適正に行うことができる。
【図面の簡単な説明】
【００５１】
【図１】本発明に係るデータ処理装置の要部の回路図である。
【符号の説明】
【００５２】
Ａ  データ処理装置
Ｃ  制御部
R1  第１レジスタ
R2  第２レジスタ
Rn  第ｎレジスタ
r1  第１サブレジスタ
r2  第２サブレジスタ
rn  第ｎサブレジスタ
M1  第１モードセレクタ
M2  第２モードセレクタ
Mn  第ｎモードセレクタ
S1  第１入力切換セレクタ
S2  第２入力切換セレクタ
Sn  第ｎ入力切換セレクタ
sc  制御クロック信号
sd  データ信号
sm  モード信号
ss  入力制御信号
【図１】
2006011844.tif 000003