(57)【要約】【課題】  半導体チップの小型化を容易に行うことができる半導体チップの電極構造を提供する。【解決手段】  半導体チップ１０は、多層配線に接続された電極パッド３０と、電極パッド３０の周囲の基板２０を被覆する保護膜４０と、保護膜４０の上に設けられた第１の絶縁膜５０と、電極パッド３０および第１の絶縁膜５０の上の所定領域に設けられ、電極パッド３０と水平位置が異なる領域に電極接続領域８２を有する導電層８０と、電極接続領域８２を露出させた状態で導電層８０を被覆する第２の絶縁膜９０とを備える。導電層８０と電極パッド３０および第１の絶縁膜５０との間に密着層６０およびシード層７０が設けられている。【選択図】        図１
2006318987.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成された多層配線に接続された電極パッドと、
前記電極パッドの周囲の基板を被覆する保護膜と
前記保護膜の上に設けられた第１の絶縁膜と、
前記電極パッドおよび前記第１の絶縁膜の上の所定領域に設けられ、前記電極パッドと水平位置が異なる領域に電極接続領域を有する導電層と、
前記電極接続領域を露出させた状態で前記導電層を被覆する第２の絶縁膜と、
を備えることを特徴とする半導体チップの電極構造。
【請求項２】
前記導電層が金で形成され、前記導電層と前記第１の絶縁膜および前記電極パッドとの間に導電性の密着層が設けられ、
前記密着層がＴｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金であることを特徴とする請求項１に記載の半導体チップの電極構造。
【請求項３】
前記導電層の膜厚が０．３〜２０μｍであることを特徴とする請求項１または２に記載の半導体チップの電極構造。
【請求項４】
前記第１の絶縁膜の膜厚が４〜８μｍであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体チップの電極構造。
【請求項５】
前記電極接続領域が素子形成領域の上方に設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体チップの電極構造。
【請求項６】
半導体チップに形成された多層配線に電極パッドを接続し、前記電極パッドの周囲の基板を保護膜で被覆する工程と、
前記電極パッドの上面が露出するように前記保護膜の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜および前記電極パッドの上に導電性の密着層を形成する工程と、
前記密着層を介して前記電極パッドおよび前記第１の絶縁膜の上の所定領域に導電層を形成する工程と、
前記導電層の上面の前記電極パッドと水平位置が異なる領域が露出するように、前記導電層を第２の絶縁膜で被覆する工程と、
を備えることを特徴とする半導体チップの電極構造の形成方法。
【請求項７】
前記導電層として金を用いることを特徴とする請求項６に記載の半導体チップの電極構造の形成方法。
【請求項８】
前記密着層として、Ｔｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金が用いられることを特徴とする請求項６または７に記載の半導体チップの電極構造の形成方法。
【請求項９】
前記導電層の膜厚が０．３〜２０μｍであることを特徴とする請求項６乃至８のいずれか１項に記載の半導体チップの電極構造の形成方法。
【請求項１０】
前記第１の絶縁膜の膜厚が４〜８μｍであることを特徴とする請求項６乃至９のいずれか１項に記載の半導体チップの電極構造の形成方法。
【請求項１１】
前記導電層の露出領域を素子形成領域の上方に設けることを特徴とする請求項６乃至１０のいずれか１項に記載の半導体チップの電極構造の形成方法。
【請求項１２】
多層配線に接続された電極パッドと、
前記電極パッドの周囲の基板を被覆する保護膜と
前記保護膜の上に設けられた第１の絶縁膜と、
前記電極パッドおよび前記第１の絶縁膜の上の所定領域に設けられ、前記電極パッドと水平位置が異なる領域に電極接続領域を有する導電層と、
前記電極接続領域を露出させた状態で前記導電層を被覆する第２の絶縁膜と、
を備えることを特徴とする半導体チップ。
【請求項１３】
前記導電層が金で形成され、前記導電層と前記第１の絶縁膜および前記電極パッドとの間に導電性の密着層が設けられ、
前記密着層がＴｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金であることを特徴とする請求項１２に記載の半導体チップ。
【請求項１４】
前記導電層の膜厚が０．３〜２０μｍであることを特徴とする請求項１２または１３に記載の半導体チップ。
【請求項１５】
前記第１の絶縁膜の膜厚が４〜８μｍであることを特徴とする請求項１２乃至１４のいずれか１項に記載の半導体チップ。
【請求項１６】
前記電極接続領域が素子形成領域の上方に設けられていることを特徴とする請求項１２乃至１５のいずれか１項に記載の半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに関する。より具体的には、本発明は半導体チップに形成される電極構造およびその形成方法に関する。
【背景技術】
【０００２】
ＩＣやＬＳＩのような半導体装置において、半導体チップと実装基板とを接続する技術として、半導体チップの表面に設けられたボンディングパッドと実装基板上の端子とを金線などによりボンディングする方法が知られている。
【０００３】
図６は、従来の半導体チップの電極構造を示す断面図である。従来の半導体チップでは、主にＡｌで構成されたボンディングパッド５２０が多層配線を含む配線基板５１０に設けられ、ボンディングパッド５２０を開口とする保護膜（パッシベーション膜）５３０によって配線基板５１０が被覆されている（たとえば、特許文献１の図２）。このボンディングパッド５２０に金線などのボンディングワイヤ５４０の一端を圧着することにより、ボンディングパッド５２０と実装基板上の端子とが電気的に接続される。
【０００４】
図７は、従来の半導体チップにおけるボンディングパッドの配置を示す平面図である。従来の半導体チップでは、回路素子が形成される素子形成領域６００の周囲に複数のボンディングパッド５２０が形成されるボンディングパッド形成領域６１０が配置されていた。
【特許文献１】特開平０５−３０８０８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の半導体チップでは、ボンディング実装時の衝撃によって素子形成領域に設けられた回路素子がダメージを受けないように、ボンディングパッド形成領域と素子形成領域とが平面的に重ならないような構成にする必要があった。
【０００６】
このため、半導体チップ設計上の自由度が制約されるとともに、素子形成領域を避けてボンディングパッド形成領域用にチップ面積を確保しなければならず、半導体チップの小型化において支障となっていた。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体チップの小型化を容易に行うことができる半導体チップの電極構造の提供にある。
【課題を解決するための手段】
【０００８】
本発明の半導体チップの電極構造のある態様は、半導体チップに形成された多層配線に接続された電極パッドと、電極パッドの周囲の基板を被覆する保護膜と保護膜の上に設けられた第１の絶縁膜と、電極パッドおよび第１の絶縁膜の上の所定領域に設けられ、電極パッドと水平位置が異なる領域に電極接続領域を有する導電層と、電極接続領域を露出させた状態で導電層を被覆する第２の絶縁膜とを備える。
【０００９】
この態様によれば、電極接続領域を電極パッドの水平位置とは異なる場所に形成することができる。電極接続領域の下方には、導電層および第１の絶縁膜が設けられているため、ワイヤボンディング時の衝撃が緩和される。このため、電極接続領域を回路素子が形成される素子形成領域の上方に配置することができ、素子形成領域と平面的に異なる場所にボンディングパッド形成領域用のチップ面積を確保する必要がなくなるため、半導体チップを容易に小型化することができる。また、導電層の経路を変えることによって電極接続領域の位置を自由に変えられるため、半導体チップの設計上の自由度を高めることができる。
【００１０】
上記態様において、導電層が金で形成され、導電層と第１の絶縁膜および電極パッドとの間に導電性の密着層が設けられ、密着層がＴｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金であることが好ましい。導電層の膜厚が０．３〜２０μｍであることが好ましい。第１の絶縁膜の膜厚が４〜８μｍであることが好ましい。電極接続領域が素子形成領域の上方に設けられていることが好ましい。
【００１１】
本発明の半導体チップの電極構造の形成方法のある態様は、半導体チップに形成された多層配線に電極パッドを接続し、電極パッドの周囲の基板を保護膜で被覆する工程と、電極パッドの上面が露出するように保護膜の上に第１の絶縁膜を形成する工程と、第１の絶縁膜および電極パッドの上に導電性の密着層を形成する工程と、密着層を介して電極パッドおよび第１の絶縁膜の上の所定領域に導電層を形成する工程と、導電層の上面の電極パッドと水平位置が異なる領域が露出するように、導電層を第２の絶縁膜で被覆する工程とを備える。
【００１２】
上記態様において、導電層として金が用いられることが好ましい。密着層として、Ｔｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金が用いられることが好ましい。導電層を形成する工程において、導電層の膜厚を０．３〜２０μｍの範囲にすることが好ましい。第１の絶縁膜を形成する工程において、第１の絶縁膜の膜厚を４〜８μｍの範囲することが好ましい。導電層を第２の絶縁膜で被覆する工程において、前記導電層の露出領域を素子形成領域の上方に設けることが好ましい。
【００１３】
本発明の半導体チップは、多層配線に接続された電極パッドと、電極パッドの周囲の基板を被覆する保護膜と、保護膜の上に設けられた第１の絶縁膜と、電極パッドおよび第１の絶縁膜の上の所定領域に設けられ、電極パッドと水平位置が異なる領域に電極接続領域を有する導電層と、電極接続領域を露出させた状態で導電層を被覆する第２の絶縁膜とを備える。
【００１４】
上記態様において、導電層が金で形成され、導電層と第１の絶縁膜および電極パッドとの間に少なくとも１層の導電性の密着層が設けられ、密着層がＴｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏからなる群より選ばれる１つ以上の金属または合金であることが好ましい。導電層の膜厚が０．３〜２０μｍであることが好ましい。第１の絶縁膜の膜厚が４〜８μｍであることが好ましい。電極接続領域が素子形成領域の上方に設けられていることが好ましい。
【００１５】
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
【発明の効果】
【００１６】
本発明によれば、半導体チップを容易に小型化することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態にかかる半導体チップに形成される電極構造およびその形成方法ならびに半導体チップについて図面を参照して説明する。
【００１８】
図１は、実施形態にかかる半導体チップに形成される電極構造の断面図である。本実施形態にかかる半導体チップ１０の電極構造は、多層配線に接続された電極パッド３０と、電極パッド３０の周囲の基板２０を被覆する保護膜４０と、保護膜４０の上に設けられた第１の絶縁膜５０と、電極パッド３０および第１の絶縁膜５０の上の所定領域に設けられ、電極パッド３０と水平位置が異なる領域に電極接続領域８２を有する導電層８０と、電極接続領域８２を露出させた状態で導電層８０を被覆する第２の絶縁膜９０とを備える。導電層８０と電極パッド３０および第１の絶縁膜５０との間に密着層６０およびシード層７０が設けられている。なお、本実施形態では、第１の絶縁膜５０と第２の絶縁膜９０とが別の構成要素として記載されているが、第１の絶縁膜５０および第２の絶縁膜９０に同一の材料を用いた場合には、第１の絶縁膜５０および第２の絶縁膜９０を一つの構成要素と見なすことができる。
【００１９】
半導体チップ１０は半導体集積回路（図示せず）が形成されたシリコンなどからなる基板２０を有する。基板２０は、半導体集積回路の電気配線として、複数の配線層と配線層間を絶縁するための層間絶縁膜からなる多層配線を含む。
【００２０】
基板２０の表面の所望の領域において、半導体集積回路の電極端子となる電極パッド３０が多層配線の一部と接続されている。電極パッド３０は、アルミニウムなどの金属またはAl-Si、Al-Si-Cuなどの合金などで構成されている。
【００２１】
電極パッド３０の周囲の基板２０は、シリコン窒化膜（Si3N4膜）などからなる保護膜４０によって被覆されている。保護膜４０により外部からの水分等の侵入が防止される。
【００２２】
電極パッド３０および保護膜４０は、密着層６０により被覆されている。密着層６０は、導電層８０との密着性が高い導電材料で形成されている。密着層６０により、導電層８０と電極パッド３０および第１の絶縁膜５０との密着性が向上する。
【００２３】
密着層６０に用いる材料として、Ｔｉ、Ｗ、Ｓｉ、Ｎｉ、Ｃｏ、Ａｌ、ＴｉＷ、またはＮｉＣｏなどの金属または合金が挙げられる。このような金属あるいは合金で密着層６０を形成することにより、導電層８０に含まれる金属原子のマイグレーションを抑制することができる。
【００２４】
シード層７０は、導電層８０と同じ材料で形成され、導電層８０を形成する際に、導電層８０が成長する核となる。
【００２５】
導電層８０に用いる材料として、Ａｕ、Ｃｕなどが挙げられる。導電層８０の膜厚は、０．３〜２０μｍが好ましく、４〜１８μｍがより好ましい。導電層８０の膜厚を０．３μ以上とすることにより、導電層８０の導通を確実にすることができるとともに、電極接続領域８２に金線をボンディングする際の衝撃に耐えるのに十分な強度を導電層８０に付与することができる。また、導電層８０の膜厚を２０μｍ以下とすることにより、半導体チップの製造時間および製造コストを抑制することができる。
【００２６】
第１の絶縁膜５０の一部分は、導電層８０と保護膜４０との間に配設されている。第１の絶縁膜５０は、耐衝撃性が高く、かつ金属スパッタ時の高温に耐えられるほどの耐熱性を有することが好ましい。第１の絶縁膜５０に用いる材料として、ポリイミドなどの絶縁材料が挙げられる。第１の絶縁膜５０の膜厚は、４〜８μｍであることが好ましい。第１の絶縁膜５０の膜厚を４μｍ以上とすることにより、電極接続領域８２に金線をボンディングする際に、第１の絶縁膜５０の下方に対する衝撃を緩和することができる。また、第１の絶縁膜５０の膜厚を８μｍ以下とすることにより、半導体チップの製造時間および製造コストを抑制することができる。
【００２７】
第２の絶縁膜９０は、電極接続領域８２を露出させた状態で導電層８０を被覆する。第２の絶縁膜９０に用いる材料として、ポリイミドなどの絶縁材料が挙げられる。
【００２８】
以上説明した半導体チップ１０によれば、電極接続領域８２を電極パッド３０の水平位置とは異なる場所に形成することができる。電極接続領域８２の下方に導電層８０および第１の絶縁膜５０が設けられているため、ワイヤボンディング時の衝撃が緩和される。このため、図２に示すように、電極接続領域８２を回路素子が形成される素子形成領域１１０の上方に配置することができる。電極接続領域８２を素子形成領域１１０の上方に配置することにより、ボンディングパッド形成領域と素子形成領域とを重ねることができる。これにより、素子形成領域と平面的に異なる場所にボンディングパッド形成領域用のチップ面積を確保する必要がなくなるため、半導体チップを容易に小型化することができる。また、導電層８０の経路を変えることによって電極接続領域８２の位置を自由に変えられるため、半導体チップの設計上の自由度を高めることができる。
【００２９】
図３乃至図５は、実施形態にかかる半導体チップの電極構造を形成する方法を示す工程断面図である。
【００３０】
まず、図３（Ａ）に示すように、基板２０の上の所望の領域にＡｌからなる電極パッド３０を所望の位置に形成した後、プラズマＣＶＤ法によりシリコン窒化膜から成る保護膜４０を全面に形成し、さらに、フォトリソグラフィ法を用いて、電極パッド３０上の保護膜４０を開口させ、電極パッド３０の表面を露出させる。
【００３１】
次に、図３（Ｂ）に示すように、ポリイミドなどの絶縁材料からなる第１の絶縁膜５０を全面に被覆した後、電極パッド３０が設けられた領域に開口を有するフォトレジスト（図示せず）を用いて、エッチングにより電極パッド３０の表面を露出させる。
【００３２】
次に、図３（Ｃ）に示すように、密着層６０を全面にスパッタした後、Ａｕからなるシード層７０を全面にスパッタする。
【００３３】
次に、図４（Ａ）に示すように、電極パッド３０が設けられた領域と電極パッド３０が設けられた領域に隣接する所定の領域を開口とするレジスト１００をシード層７０の上に形成する。
【００３４】
次に、図４（Ｂ）に示すように、メッキによりレジスト１００の開口部分にＡｕからなる導電層８０を形成する。
【００３５】
次に、図５（Ａ）に示すように、レジスト１００を除去した後、図５（Ｂ）に示すように、導電層８０の周囲に露出しているシード層７０およびその下の密着層６０をエッチングにより除去する。続いて、図５（Ｃ）に示すように、ポリイミドなどの絶縁材料からなる第２の絶縁膜９０を全面に被覆した後、電極接続領域８２に開口を有するフォトレジスト（図示せず）を用いて、エッチングにより電極接続領域８２を露出させる。
【００３６】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【図面の簡単な説明】
【００３７】
【図１】実施形態にかかる半導体チップに形成される電極構造の断面図である。
【図２】実施形態にかかる半導体チップにおけるボンディングパッドの配置を示す平面図である。
【図３】実施形態にかかる電極構造を形成する方法を示す工程断面図である。
【図４】実施形態にかかる電極構造を形成する方法を示す工程断面図である。
【図５】実施形態にかかる電極構造を形成する方法を示す工程断面図である。
【図６】従来の半導体チップの電極構造を示す断面図である。
【図７】従来の半導体チップにおけるボンディングパッドの配置を示す平面図である。
【符号の説明】
【００３８】
１０  半導体チップ、２０  基板、３０  電極パッド、４０  保護膜、５０  第１の絶縁膜、６０  密着層、７０  シード層、８０  導電層、９０  第２の絶縁膜。
【図１】
2006318987.tif 000003
【図２】
2006318987.tif 000004
【図３】
2006318987.tif 000005
【図４】
2006318987.tif 000006
【図５】
2006318987.tif 000007
【図６】
2006318987.tif 000008
【図７】
2006318987.tif 000009