(57)【要約】      （修正有）【課題】  ＣＰＵや情報処理集積回路が１００回／秒〜１０,０００回／秒程度の割合でスリープモードに入っても供給電圧の立ち下げ及び立ち上げの過渡時間に損失低減効果を最大にすると同時に小型軽量化が実現可能な情報処理電子機器を提供する。【解決手段】  ＤＣ／ＤＣコンバータが２０Ｗ〜５０Ｗの電力を出力する能力を有し、かつ当該ＤＣ／ＤＣコンバータが一つ又は複数個接続されたインダクタ具備し、その当該一つ又は複数個接続されたインダクタ等価インダクタンス値が、前記ＤＣ／ＤＣコンバータが２０Ｗの電力を出力する能力を有するときは、インダクタ等価インダクタンス値を０.１５μＨ以上０.７５μＨ以下となるように構成し、また前記ＤＣ／ＤＣコンバータが５０Ｗの電力を出力する能力を有するときは、インダクタ等価インダクタンス値を０.０４μＨ以上０.２μＨ以下となるように構成した情報処理電子機器。【選択図】      図１
2006109682.tif 000002
【特許請求の範囲】
【請求項１】
情報処理電子機器であって、ＣＰＵ、情報処理集積回路、情報入力手段、情報表示装置、情報記録媒体（メモリ）、及びそれらに電力を供給する一つ又は複数のＤＣ／ＤＣコンバータを備え、前記ＣＰＵ或いは情報処理集積回路の少なくとも一つが頻繁にスリープ制御される際に、当該ＣＰＵ或いは情報処理集積回路に電源を供給する前記ＤＣ／ＤＣコンバータが２０Ｗ〜５０Ｗの電力を出力する能力を有し、かつ当該ＤＣ／ＤＣコンバータが一つ又は複数個接続されたインダクタ具備し、その当該一つ又は複数個接続されたインダクタ等価インダクタンス値が０.０４μＨ〜０.１５μＨとなるように構成したものであって、前記ＤＣ／ＤＣコンバータが２０Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を０.１５μＨ以上０.７５μＨ以下となるように構成し、また前記ＤＣ／ＤＣコンバータが５０Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を０.０４μＨ以上０.２μＨ以下となるように構成したことを特徴とする情報処理電子機器。
【請求項２】
情報処理電子機器であって、ＣＰＵ或いは情報処理集積回路に電源を供給するＤＣ／ＤＣコンバータの電力を０.５Ｗ〜５Ｗの小さい電力を出力する能力を有するように構成した場合には、その当該一つ又は複数個接続されたインダクタ等価インダクタンス値の下限値を高くして０.１μＨ〜２.０μＨとなるように構成したものであって、前記ＤＣ／ＤＣコンバータが０.５Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を２.０μＨ以上１０.０μＨ以下となるように構成し、また前記ＤＣ／ＤＣコンバータが５Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を０.１μＨ以上０.５μＨ以下となるように構成したことを特徴とする情報処理電子機器。
【請求項３】
前記ＤＣ／ＤＣコンバータと前記ＤＣ／ＤＣコンバータが電力を供給する負荷とを前記両者間にスイッチング素子、スイッチング回路を具備しないで接続することを特徴とする請求項１又は請求項２記載の情報処理端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、省電力の観点から、数１０ＭＨｚの高いスイッチング周波数のＤＣ／ＤＣコンバータを備えることにより１００nsec以下の時間でＣＰＵ（Central Processing Unit）や情報処理集積回路に供給する電圧を立ち下げ及び立ち上げを行い、ＣＰＵや情報処理集積回路が１００回／秒〜１０,０００回／秒程度の割合で頻繁にスリープモードに入っても前記供給電圧の立ち下げ及び立ち上げの過渡時間にＣＰＵや集積回路に発生する漏れ電流損失を小さくして前記の高頻度でのスリープ機能を用いる損失低減効果を最大にすると同時に小型軽量化が実現可能なパソコン、携帯電話、ＰＤＡ（Personal Digital Assistance）など各種モバイル機器、デジタルテレビ、デジタルカメラ、等の情報処理電子機器に関するものである。
【背景技術】
【０００２】
昨今では、地球温暖化防止のために、炭酸ガス換算電力消費量の削減が地球規模で求められている。例えば、エアコンや電気自動車のスイッチング式電源においては、省エネルギやバッテリの充電電力の有効利用を図るために、電力損失を抑えてエネルギの利用効率を上げることが重要視されている。また、モータ駆動電源回路内での電力損失を抑制することは、冷却用の放熱フィンを小さくできるので、機器の小型化と低コスト化につながるというメリットがある。さらに、携帯電話などの各種モバイル機器では損失を抑えてエネルギ効率が良くかつ小型・軽量のＤＣ／ＤＣコンバータが求められている。
【０００３】
そして、パソコン、携帯電話、ＰＤＡ、ＬＡＮ（Local
Area Network）機器、液晶テレビ、プラズマテレビ、デジタルビデオカメラ、ゲーム機器などの各種情報処理電子機器では、その省電力機能が大きな開発課題である。これらの情報処理電子機器では、商用電源をＡＣダプタ−で低電圧の直流電圧に変換後、内蔵バッテリを充電し、更に、内蔵される各種の電子回路や機器に適した複数の異なる直流電圧に変換（ＤＣ／ＤＣ変換）した後に、各々の機器内の回路や機器部品で電力が消費される。
【０００４】
更に、バッテリによるモバイル使用が中心の携帯電話、携帯型パソコン、デジタルカメラ等では小型軽量化と共にバッテリ動作時間の長時間化が要求されている。そこで、携帯電話、デジタルカメラ、携帯型パソコン、ＰＤＡなどの携帯型情報処理電子機器は、限られた体積の中にできるだけ多くの機能を収納することが商品力強化のポイントのひとつでとなってきている。
【０００５】
一方、近年では、ＣＰＵは低電圧駆動化により高速化が実現される一方で、低電圧駆動化に必要なトランジスタ構造に起因する漏れ電流による損失増大という新たな問題を生じており大きな風冷ファンの音対策で水冷化を行うものまで出てきている。
【０００６】
この対策のひとつとして、近年、携帯型軽量パソコンでは、必要な演算処理負荷状態に対応して、ＣＰＵの演算処理速度を調節したり、演算処理動作を休止したりして動作期間をきめ細かく組み合わせて内部損失を低減させるＯＳ（Operating System）機能を持つものが広く採用されるようになってきた（この動作の休止は、ＣＰＵ内部で該当する膨大な数のトランジスタをオフにする機能であり、通常、スリープ機能、スリープモードと称されることが多い）。なぜならば、ＣＰＵは高速化と内部損失低減を狙い低電圧駆動化（言い換えると、低耐電圧化）が進んだ結果、演算を休止した状態においても膨大な数のＣＰＵ内部トランジスタのオフ時漏れ電流で損失が大きくなる。この場合の損失は、漏れ電流とその状態でのＣＰＵ電圧との時間積分になるからである。
【０００７】
なお、本願発明において、「スリープモード」との用語は、以下の状態を含むものとして用いる。
１）ＣＰＵ、ＬＳＩを非稼動状態で、且つ、それらにかかる電圧を十分に低くした（漏れ電流損失の少ない）状態
２）ＣＰＵ、ＬＳＩを、それらの最低稼働率の電圧／周波数にした状態
３）ＣＰＵ、ＬＳＩを最大稼働率状態より低く、演算処理に必要十分でかつ過大でない稼働率の電圧／周波数にした状態
【０００８】
例えば、Pentium（登録商標）Mの技術資料（非特許文献１）では、その最小演算処理動作を行うＣＰＵ電圧１.０５Ｖにおける漏れ電流は６Ａであり、この状態が一定で続くとすると６.３Ｗもの漏れ電流にのみ起因するＣＰＵ内部損失が発生すると記載されている。このようなスリープ機能を実用化しているものとしては、Intel社製Pentium（登録商標）MやTrans Meta社製Crusoeなどがある（非特許文献２）。これらのＣＰＵでは、スリープ機能を用いてＣＰＵ内部での損失低減を効果的に実現するため、１,０００／秒の程度の頻度で頻繁にスリープ状態を行うことが推奨されている。更に、このスリープ状態においては、ＣＰＵなどの負荷に電源からの電力供給を高速で制御することが重要になっている。又、Pentium（登録商標）Mは、ＯＳからＣＰＵがスリープ状態から最大演算処理動作へ復帰する指令が出た時点から１００nsec以下の時間でＣＰＵへの供給電圧を所定の電圧及び電流に復帰できることを推奨している。（例えば、Intel社855 Chipset Platform）
【０００９】
本発明に関する、ＣＰＵなどの負荷へ最適な電圧に変換して電力を供給する直流電源或いはＤＣ／ＤＣコンバータの従来技術として、図１０（ａ）に降圧型ＤＣ／ＤＣコンバータを、図１０（ｂ）に昇圧型ＤＣ／ＤＣコンバータを示す。このようなコンバータは、ＣＱ出版社  トランジスタ技術ＳＰＥＣＩＡＬ「実践パワーエレクトロニクス入門」（１９９８年８月）  ｐｐ.１１２の表１０−４にも記載されている。降圧型ＤＣ／ＤＣコンバータは入力電圧よりも小さい任意の電圧を出力し、昇圧型ＤＣ／ＤＣコンバータは入力電圧よりも高い電圧を出力する。以下、本発明から得られる効果は共通であるので、降圧型ＤＣ／ＤＣコンバータで説明する。
【００１０】
ここで、パソコン、携帯電話などの情報処理端末装置においては、ＤＣ／ＤＣコンバータは、ＡＣアダプターの出力直流電圧或いはバッテリなどの出力直流電圧を入力としてＣＰＵ、表示装置、情報通信回路などの負荷に適した電圧に昇圧或いは降圧して電力を供給する電源として用いられる。例えば、携帯型パソコンはＡＣ１００Ｖなどの商用周波数の交流入力をＡＣアダプターでＤＣ１０〜１５Ｖの直流電圧に変換すると同時にパソコン内蔵のバッテリを充電する。パソコン内部には複数のＤＣ／ＤＣコンバータが使われていて前述のように各々の負荷に適した電圧に変換して電力を供給する。
【００１１】
図９に示す従来のＤＣ／ＤＣコンバータ回路１００においては、入力直流電圧ＶinがＱ１電界効果トランジスタＦＥＴ（Field Effect Transistor）２１のオン、オフ動作により、平滑コンデンサＣの両端から出力電圧Ｖoutが出力される。ここでＦＥＴ２１をオンすると電流はオン状態のＦＥＴ２１およびインダクタＬを介して平滑コンデンサＣに流れ込み、平滑コンデンサＣに蓄積される。次に、電界効果トランジスタＱ１をオフすると、インダクタＬに蓄積されたエネルギが第２のダイオードＤ２を通してさらに平滑コンデンサＣに充電される。このようにスイッチング素子としての電界効果トランジスタＱ１のオン／オフ動作を所定のデューテイで行うことにより、入力直流電圧Ｖinが降圧され、所定の出力電圧Ｖoutに変換される。平滑コンデンサＣ及びインダクタＬは直流出力電圧のリプルを平滑化するために用いられる。このリプルはＦＥＴ２１のスイッチング周波数が小さいと大きくなり所定のリプルに抑えるために大きなインダクタ平滑コンデンサが必要になる。
【００１２】
そのため、ＣＰＵが所定の演算負荷状態からＯＳの指令により前記のスリープ状態に移行する場合、ＤＣ／ＤＣコンバータのＦＥＴ２１のスイッチング周波数が低く平滑コンデンサの静電容量が大きいとＤＣ／ＤＣコンバータの制御回路の指令によりＦＥＴ２１がオフになっても大きな静電容量をもつ平滑コンデンサに貯蔵されたエネルギはＣＰＵや情報処理集積回路の内部で前記のように漏れ電流損失になってしまう。又、ＣＰＵがスリープ状態から所定の負荷の演算動作に復帰する場合には、ＦＥＴ２１をオンしても大きなインダクタンス値をもつインダクタ通して大きな静電容量をもつコンデンサの電圧を所定の演算負荷状態に必要な高い電圧値にまで充電するのに長い時間を要するのでその期間のエネルギは、同様に、ＣＰＵ、情報処理集積回路の内部で漏れ電流損失になり、その結果ＣＰＵの発熱増加、温度上昇、バッテリ放電時間短縮になる。スリープ機能を頻繁に、例えば、提案１,０００〜１０,０００／秒程度、少なくとも、１００回／秒以上活用する場合は、ＣＰＵなどの内部損失はその回数に比例して損失が増加するから、このようにＣＰＵのスリープ機能を頻繁に活用する場合には、スリープモードへ入る或いはスリープモードから復帰する過渡時間を小さくしてＣＰＵなどの内部損失を低減できる高速の出力電圧制御が可能なＤＣ／ＤＣコンバータが不可欠になる。
【００１３】
しかし、従来技術では、電力制御をこのような高速の出力制御は困難である。なぜならば、ＤＣ／ＤＣコンバータの中でスイッチングを行うＦＥＴ素子で実現できる従来のスイッチング周波数は効率や寸法、コストを考慮すると、１ＭＨｚ以下であり、従来のＤＣ／ＤＣコンバータはその出力に大きなインダクタコンデンサを使用せざるを得ないからである。
【００１４】
ＯＳからスリープ機能オン或いはオフ指令が出た場合の前記供給電圧を高速で制御可能な従来技術として、例えば、特許文献３のＦｉｇ.３に示すようにＤＣ／ＤＣコンバータとＣＰＵ或いは情報処理集積回路との間に、高速の半導体素子或いは半導体素子を用いるスイッチ回路を設ける手法が提案されている。本従来技術を用いれば、供給電圧の高速制御が可能で過渡時間におけるＣＰＵなどでの内部での漏れ電流損失を大幅に低減できる。
【００１５】
しかし、スリープモード以外の通常演算処理動作においては前記半導体素子のオン電圧或いはオン抵抗による損失が発生し損失低減には逆効果となる可能性が大きい問題点がある。
【００１６】
【非特許文献１】“Intel Pentium（登録商標） M Processor  Datasheet”  June 2003
【非特許文献２】「Long Run パワーマネジメント  Crusoeプロセッサを支えるタイナミック・パワーマネジメント技術」  January 17.2001
【非特許文献３】「実用電源回路設計ハンドブック」ハードウエア・デザイン・シリーズ  ７６頁  ＣＱ出版社第
【非特許文献４】「トランジスタ回路の簡易設計」ＣＱ出版社  （１９７７年  ３月）３１８〜３２４頁
【特許文献１】特開２００１−３３８９２８号公報
【特許文献２】特開２００２−２９９６０２号公報
【特許文献３】WO  01／55823  A2  “Apparatusfor providing regulated power to an integrated circuit”
【発明の開示】
【発明が解決しようとする課題】
【００１７】
これらの情報処理電子機器では小型・軽量化と低損失化のニーズに応えるために種々の技術開発が進められてきている。このような開発努力の中で、ＣＰＵや各種ＬＳＩ自体も低電圧駆動化による損失低減が進められてきている。また、低損失化によるバッテリ運転の長時間化も同様であり、内蔵される個々の回路、ＬＳＩ、部品の小型軽量化と低損失化が要求されている。
【００１８】
本発明は、これらの情報処理電子機器において、ＣＰＵや情報処理集積回路が１００回／秒〜１０,０００回／秒程度の割合で頻繁にスリープモードに入っても、前記供給電圧の立ち下げ及び立ち上げの過渡時間にＣＰＵや集積回路に発生する漏れ電流損失を小さくして前記の高頻度でのスリープ機能を用いる損失低減効果を最大にすると同時に小型軽量化が実現可能な情報処理電子機器を提供しようとするものである。
【００１９】
従来技術によるＤＣ／ＤＣコンバータは、そのスイッチング周波数が低いため出力電圧に含まれるリプル成分を平滑して低減するインダクタコンデンサが大きな仕様になり、出力電圧の制御可能時定数が大きくなる問題点があった。これが高頻度でスリープ機能を行うのに障害となる課題であった。このように、ＯＳにおいては、１,０００／秒程度の頻度で頻繁にスリープ状態を行うことが推奨されていても、実際としてはそれに対応して小型軽量化と低損失化を実現した製品は提供されていなかったものである。
【００２０】
本発明は、以上の状況に鑑み、新規な高速出力制御可能なＤＣ／ＤＣコンバータを用いることにより、ＯＳが提案する１００回／秒〜１０,０００回／秒程度の割合で頻繁にスリープに入ったとしても、その損失低減機能を効率的に達成することを可能とした情報処理電子機器を提供するものである。
【課題を解決するための手段】
【００２１】
本発明の情報処理電子機器は、ＣＰＵ、情報処理集積回路、情報入力手段、情報表示装置、情報記録媒体（メモリ）、及びそれらに電力を供給する一つ又は複数のＤＣ／ＤＣコンバータを備え、前記ＣＰＵ或いは情報処理集積回路の少なくとも一つが１００回／秒〜１０,０００回／秒程度の頻度で頻繁にスリープ制御される際に、当該ＣＰＵ或いは情報処理集積回路に電源を供給する前記ＤＣ／ＤＣコンバータが２０Ｗ〜５０Ｗの電力を出力する能力を有し、かつ当該ＤＣ／ＤＣコンバータが一つ又は複数個接続されたインダクタ具備し、その当該一つ又は複数個接続されたインダクタ等価インダクタンス値が０.０４μＨ〜０.１５μＨとなるように構成したものであって、前記ＤＣ／ＤＣコンバータが２０Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を０.１５μＨ以上０.７μＨ以下となるように構成し、また前記ＤＣ／ＤＣコンバータが５０Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を０.０４μＨ以上０.２μＨ以下となるように構成したことを特徴とする。
【００２２】
さらに、本発明の情報処理電子機器は、ＣＰＵ或いは情報処理集積回路に電源を供給するＤＣ／ＤＣコンバータの電力を０.５Ｗ〜５Ｗの小さい電力を出力する能力を有するように構成した場合には、その当該一つ又は複数個接続されたインダクタ等価インダクタンス値の下限値を高くして０.１μＨ〜２.０μＨとなるように構成したものであって、前記ＤＣ／ＤＣコンバータが０.５Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を２.０μＨ以上１０.０μＨ以上となるように構成し、また前記ＤＣ／ＤＣコンバータが５Ｗの電力を出力する能力を有するときは、前記一つ又は複数個接続されたインダクタ等価インダクタンス値を０.１μＨ以上０.５μＨ以下となるように構成したことを特徴とする。
【００２３】
さらに、本発明の情報処理電子機器は、前記ＤＣ／ＤＣコンバータと前記ＤＣ／ＤＣコンバータが電力を供給する負荷とを前記両者間にスイッチング素子、スイッチング回路を具備しないで接続することを特徴とする。
【発明を実施するための最良の形態】
【００２４】
従来技術では、ＤＣ／ＤＣコンバータのインダクタコンデンサが大きい仕様値を持つ課題のためスリープ状態にオン、オフする過渡時間の間に損失となるエネルギが大きい。この課題を解決するにはＤＣ／ＤＣコンバータのインダクタコンデンサの仕様値を小さくする手段が有効である。
【００２５】
本発明者は、従来にない小型でかつ高効率の本発明を実現するために必要なＤＣ／ＤＣコンバータを発明し、先に特願２００３−１９１５５１号として出願している。このＤＣ／ＤＣコンバータは、一般に直流電源とも呼ばれるものであり、ＤＣ／ＤＣコンバータを小型・軽量化してかつ高効率化するためには、従来のものより一桁以上高速で且つオン時電圧が小さいトランジスタが必要である。これは本発明の技術的思想と共通するものである。そのためには、パワートランジスタのスイッチング速度を高速化かつオン時のコレクタエミッタ間の電圧を低電圧化することで平滑コンデンサ及びインダクタを小型・軽量化し、同時にスイッチングトランジスタ内部損失を低減することが最も効果的であるが、従来の電界効果トランジスタ、ＩＧＢＴでは、１ＭＨｚ程度のスイッチング周波数が限界であった。
【００２６】
一方、ＳｉＧｅ（シリコンゲルマニューム）トランジスタは、携帯電話用の１ＧＨｚ近辺の無線増幅アンプとして用いられおり、高速ではあるが、耐電圧が低く電流増幅率が低い等の問題があった。これは、無線増幅アンプでは内部雑音を極小化する必要があり、その為に増幅率が低くなってしまっていたからである。また、従来、ＳｉＧｅトランジスタに係る技術者は、低内部雑音に注目し、ＤＣ／ＤＣコンバータ用としての研究・開発は見向きもされていなかったものである。
【００２７】
本発明者は、研究の結果、内部雑音を犠牲にしてでも増幅率を上げるという常識的な見地からは容易に導き出せることのない見地を具体的な応用側から見出した。この応用的見地から高速スイッチング特性をもつＳｉＧｅトランジスタが、情報処理電子機器のＣＰＵ或いは情報処理集積回路に電源を供給するＤＣ／ＤＣコンバータとして適切であるとする点に着目し、開発を進めたものであり、単なる偶発的な応用例の発見ではない。
【００２８】
これを実現するために、従来は１ＭＨｚ程度が限界であるＤＣ／ＤＣコンバータのスイッチング周波数を数１０倍（本発明では２０ＭＨｚ）に大きくしてインダクタ及び平滑コンデンサを小さくすると同時にスイッチングトランジスタの損失を低減するＤＣ／ＤＣコンバータを発明し、本発明を導き出したものである。
【００２９】
換言すれば、本発明者らは、高速スイッチング特性をもつＳｉＧｅトランジスタに着目し、従来はＤＣ／ＤＣコンバータなどのスイッチング素子としての適用が全く考えられていなかったＳｉＧｅトランジスタをパソコン、携帯電話、ＰＤＡ（Personal Digital Assistance）など各種モバイル機器、デジタルテレビ、デジタルカメラ、等の情報処理電子機器のＤＣ／ＤＣコンバータに活用する可能性を鋭意研究した結果、以下に述べるＤＣ／ＤＣコンバータを完成させ、本発明に至ったものである。
【００３０】
本発明は、一般的に降圧型と呼ばれるＤＣ／ＤＣコンバータを用いるものにおいては、詳細は次のとおりである。
【００３１】
コレクタ端子が入力の一方の端子に接続されたトランジスタと、一方の端子が前記トランジスタのエミッタ端子に接続されたインンダクタと、一方の端子が前記インダクタの他方の端子及び出力の一方の端子に接続された平滑コンデンサと、前記トランジスタのエミッタ端子にカソード端子を接続されたダイオードと、前記ダイオードのアノード端子及び前記平滑コンデンサの他方の端子及び入力の他方の端子及び出力の他方の端子が共通に接続されたコモン端子を備えたＤＣ／ＤＣコンバータにおいて、前記トランジスタはベース層に所定濃度分布のＧｅ（ゲルマニューム）を含むバイポーラトランジスタであるＤＣ／ＤＣコンバータである。
【００３２】
また、コレクタ端子が入力の一方の端子に接続されたトランジスタと、一方の端子が前記トランジスタのエミッタ端子に接続されたインンダクタと、一方の端子が前記インダクタの他方の端子及び出力の一方の端子に接続された平滑コンデンサと、前記トランジスタのエミッタ端子にカソード端子を接続された第１のダイオードと、前記第１のダイオードのアノード端子及び前記平滑コンデンサの他方の端子及び入力の他方の端子及び出力の他方の端子が共通に接続されたコモン端子と、カソード端子が前記トランジスタのコレクタ端子に接続されかつそのアノード端子が前記トランジスタのエミッタ端子に接続された第２のダイオードを備えたＤＣ／ＤＣコンバータにおいて、前記トランジスタはベース層に所定濃度分布のＧｅを含むバイポーラトランジスタであるＤＣ／ＤＣコンバータを用いるものである。
【００３３】
前記トランジスタのベース層は、前記トランジスタのエミッタ側にＳｉ（シリコン）層、前記トランジスタのコレクタ側にＧｅ濃度が６％乃至１６％であるＳｉＧｅ層を有するＤＣ／ＤＣコンバータを用いるものである。更に、前記トランジスタのベース層の厚みは６０ｎｍ乃至９０ｎｍであり、前記ベース層は前記トランジスタのエミッタ側にＳｉ層と前記トランジスタのコレクタ側にＧｅ濃度が６％乃至１６％であるＳｉＧｅ層とを有し、前記トランジスタのコレクタ層の厚みは１.５μｍ乃至２.５μｍであるＤＣ／ＤＣコンバータを用いるものである。
【００３４】
更に、前記トランジスタのベース層は、前記トランジスタのエミッタ側に第１のＳｉＧｅ層、前記トランジスタのコレクタ側に第一のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層を有し、前記第２のＳｉＧｅ層のＧｅ濃度が６％乃至１６％であるＤＣ／ＤＣコンバータを用いるものであり、前記トランジスタのベース層の厚みは６０ｎｍ乃至９０ｎｍであり、前記ベース層は前記トランジスタのエミッタ側に第１のＳｉＧｅ層と前記トランジスタのコレクタ側に第一のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層とを有し、前記第２のＳｉＧｅ層のＧｅ濃度が６％乃至１６％であり、前記トランジスタのコレクタ層の厚みは１.５μｍ乃至２.５μｍであるＤＣ／ＤＣコンバータを用いるものである。
【００３５】
更に、前記トランジスタのベース層は、前記トランジスタのエミッタ層側からコレクタ層側へＧｅ濃度が漸増し、そのピーク値は６％乃至１６％であるＤＣ／ＤＣコンバータを用いるものである。
【００３６】
更に、前記トランジスタのベース層の厚みは６０ｎｍ乃至９０ｎｍであり、前記ベース層は前記トランジスタのエミッタ層側からコレクタ層側へＧｅ濃度が漸増し、そのピーク値は６％乃至１６％であり、前記トランジスタのコレクタ層の厚みは１.５μｍ乃至２.５μｍであるＤＣ／ＤＣコンバータを用いるものである。
【００３７】
更に、前記ダイオードと並列に接続された電界効果トランジスを有する上記いずれかのＤＣ／ＤＣコンバータを用いるものである。更に、上記いずれかのＤＣ／ＤＣコンバータを複数個備え、外部入力端子、外部入力端子を具備した電源モジュールを用いるものである。
【００３８】
次に、一般的に昇圧型と呼ばれるＤＣ／ＤＣコンバータを用いるものにおいては、次のとおりである。
【００３９】
一方の端子が入力の一方の端子に接続されたインダクタと、コレクタ端子が前記インダクタの他方の端子に接続されたトランジスタと、アノード端子が前記トランジスタのコレクタ端子に接続された第１のダイオードと、一方の端子が前記ダイオードのカソード端子及び出力の一方の端子に接続された平滑コンデンサと、入力の他方の端子及び前記トランジスタのエミッタ端子及び前記平滑コンデンサの他方の端子及び出力の他方の端子が共通で接続されたコモン端子を備えたＤＣ／ＤＣコンバータにおいて、前記トランジスタはベース層に所定濃度分布のＧｅ（ゲルマニューム）を含むバイポーラトランジスタであるＤＣ／ＤＣコンバータを用いるものである。
【００４０】
また、一方の端子が入力の一方の端子に接続されたインダクタと、コレクタ端子が前記インダクタの他方の端子に接続されたトランジスタと、アノード端子が前記トランジスタのコレクタ端子に接続された第１のダイオードと、一方の端子が前記第１のダイオードのカソード端子及び出力の一方の端子に接続された平滑コンデンサと、前記トランジスタのコレクタ端子にそのカソード端子が接続され前記トランジスタのエミッタ端子にそのアノード端子が接続された第２のダイオードと、入力の他方の端子及び前記トランジスタのエミッタ端子及び前記平滑コンデンサの他方の端子及び出力の他方の端子が共通で接続されたコモン端子を備えたＤＣ／ＤＣコンバータにおいて、前記トランジスタはベース層に所定濃度分布のＧｅを含むバイポーラトランジスタであることを特徴とするＤＣ／ＤＣコンバータを用いるものである。
【００４１】
更に、前記トランジスタのベース層は、前記トランジスタのエミッタ側にＳｉ層、前記トランジスタのコレクタ側にＧｅ濃度が６％乃至１６％であるＳｉＧｅ層を有するＤＣ／ＤＣコンバータを用いるものであり、更に、前記トランジスタのベース層の厚みは６０ｎｍ乃至９０ｎｍであり、前記ベース層は前記トランジスタのエミッタ側にＳｉ層と前記トランジスタのコレクタ側にＧｅ濃度が６％乃至１６％であるＳｉＧｅ層とを有し、前記トランジスタのコレクタ層の厚みは１.５μｍ乃至２.５μｍであるＤＣ／ＤＣコンバータを用いるものである。
【００４２】
更に、前記トランジスタのベース層は、前記トランジスタのエミッタ側に第１のＳｉＧｅ層、前記トランジスタのコレクタ側に第２のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層を有し、前記第２のＳｉＧｅ層のＧｅ濃度が６％乃至１６％であるＤＣ／ＤＣコンバータを用いるものであり、更に、前記トランジスタのベース層の厚みは６０ｎｍ乃至９０ｎｍであり、前記ベース層は前記トランジスタのエミッタ側に第１のＳｉＧｅ層と前記トランジスタのコレクタ側に第一のＳｉＧｅ層よりもＧｅ濃度の大きい第２のＳｉＧｅ層とを有し、前記第２のＳｉＧｅ層のＧｅ濃度が６％乃至１６％であり、前記トランジスタのコレクタ層の厚みは１.５μｍ乃至２.５μｍであるＤＣ／ＤＣコンバータを用いるものである。
【００４３】
更に、前記トランジスタのベース層は、前記トランジスタのエミッタ層側からコレクタ層側へＧｅ濃度が漸増しピーク値が６％乃至１６％であるＤＣ／ＤＣコンバータを用いるものであり、更に、前記トランジスタのベース層の厚みは６０ｎｍ乃至９０ｎｍであり、前記トランジスタのエミッタ層側からコレクタ層側へＧｅ濃度が漸増し、そのピーク値は６％乃至１６％であり、前記トランジスタのコレクタ層の厚みは１.５μｍ乃至２.５μｍであるＤＣ／ＤＣコンバータを用いるものである。
【００４４】
更に、前記トランジスタのベース層の厚みは６０ｎｍ乃至９０ｎｍであり、前記トランジスタのエミッタ層側からコレクタ層側へＧｅ濃度が漸増し、そのピーク値は６％乃至１６％であり、前記トランジスタのコレクタ層の厚みは１.５μｍ乃至２.５μｍであるＤＣ／ＤＣコンバータを用いるものである。
【００４５】
更に、前記ダイオードと並列に接続された電界効果トランジスを有する上記いずれかの昇圧型ＤＣ／ＤＣコンバータを用いるものである。更に、上記いずれかの昇圧型ＤＣ／ＤＣコンバータを複数個備え、外部入力端子、外部入力端子を具備したことを特徴とする電源モジュールを用いるものである。
【００４６】
これらにより、高周波かつ増幅率の高いトランジスタを備えるＤＣ／ＤＣコンバータを得ることが出来、本発明を達成することができる。
【００４７】
本発明を実現する情報処理電子機器の最も一般的な装置としてＰＣでの実施の形態を説明する。本発明を具現化するＰＣ装置は、図１に示すとおりの構成を有しており、具体的にはＰＣ本体２００は、キーボード２０３及びメイン基板（Mother Board）２０４を備えた情報処理本体部２０１と、表示部２０５を備えたディスプレイ部２０２とから成る。メイン基板２０４には、主な情報処理関連ユニットとして、第１の負荷２０６、第２の負荷２０７、第３の負荷２０８、第４の負荷２０９が搭載されている。ここにおいて、第１の負荷２０６は、本発明のスリープ機能を奏するＣＰＵであり、第２の負荷２０７、第３の負荷２０８、第４の負荷２０９は、夫々第１乃至第３のシステムＬＳＩである。
【００４８】
これらの第１の負荷２０６乃至第４の負荷２０９に対する電源の供給は、ＡＣ電源に繋がれていないときにはバッテリ２１０から行なわれる。ＡＣ電源（１００〜２４０Ｖ）にコンセント２１１が繋がれている場合には、各負荷に対する電源の供給は、ＡＣ電源からＡＣアダプアター（ＡＣ／ＤＣコンバータ）２１２を介して行なわれる。ＡＣアダプアターを介して供給された電源（ＤＣ１０〜２０Ｖ）は、さらに、パワースイッチ２１３、ＤＣ／ＤＣコンバータ２１６乃至２１９を介して各負荷に供給される（ＤＣ２.１〜１.０５Ｖ）。その際、ＡＣ電源はバッテリチャージャ２１４を介してバッテリ２１０に充電される。
【００４９】
上述したＤＣ／ＤＣコンバータは、ＤＣ電源供給モジュールとして構成される。一例として、そのＤＣ電源供給モジュールを一つのＶinに対して二つのＶoutを出力する例を図２（Ａ）に示す。図２（Ａ）に示すＤＣ電源供給モジュールでは、降圧型ＤＣ／ＤＣコンバータ６０Ａ，６０Ｂと、入力端子６１Ａと、接地端子６３Ａ，６３Ｂとを備えている。夫々のＤＣ／ＤＣコンバータ６０Ａ，６０Ｂは、このＤＣ／DC電源供給モジュールの出力端子として使用される出力端子６２Ａ，６２Ｂを備えている。さらに、夫々のＤＣ／ＤＣコンバータ６０Ａ，６０Ｂは、入力端子と接地端子との間に接続されるコンデンサＣ２を備えている。夫々のＤＣ／ＤＣコンバータ６０Ａ，６０Ｂの入力端子は入力端子６１Ａに接続され、夫々のＤＣ／ＤＣコンバータ６０Ａ，６０Ｂの接地端子は接地端子６３Ａに接続されている。夫々のＤＣ／ＤＣコンバータ６０Ａ，６０Ｂは、夫々が独立したＤＣ／ＤＣコンバータとして動作する。つまり、夫々のＤＣ／ＤＣコンバータ６０Ａ，６０Ｂは、入力端子６１Ａからの入力電圧Ｖinを供給され、出力電圧Ｖout１、Ｖout２を夫々の出力端子６２Ａ，６２Ｂから出力する。
【００５０】
ＤＣ電源供給モジュールは、複数の入力端子６１Ｃ，６１Ｆを設けることができる。このＤＣ電源供給モジュールを図２（Ｂ）に示す。このＤＣ電源供給モジュールは、４つのＤＣ／ＤＣコンバータ６０Ｃ，６０Ｄ，６０Ｅ，６０Ｆと、２つの入力端子６１Ｃ，６１Ｆと、２つの接地端子６３Ｃ，６３Ｆとを備えている。このＤＣ／ＤＣコンバータ６０Ｃ，６０Ｄ，６０Ｅ，６０Ｆの出力端子は、ＤＣ電源供給モジュールの出力端子として用いられる。夫々のＤＣ／ＤＣコンバータ６０Ｃ，６０Ｄ，６０Ｅ，６０Ｆは、入力端子と接地端子との間に接続されるコンデンサＣ２を備えている。夫々のＤＣ／ＤＣコンバータの入力端子は入力端子６１Ｃ，６１Ｆの何れにも接続され、夫々のＤＣ／ＤＣコンバータの接地端子は入力端子６１Ｃ，６１Ｆに対応した接地端子６３Ｃ，６３Ｆに接続されている。図２（Ｂ）において、ＤＣ／ＤＣコンバータ６０Ｃ，６０Ｄ及び６０Ｅの入力端子は入力端子６１Ｃに接続され、ＤＣ／ＤＣコンバータ６０Ｆの入力端子は入力端子６１Ｆに接続されている。ＤＣ／ＤＣコンバータ６０Ｃ，６０Ｄ及び６０Ｅの接地端子は接地端子６３Ｃに接続され、ＤＣ／ＤＣコンバータ６０Ｆの接地端子は接地端子６３Ｆに接続されている。夫々のＤＣ／ＤＣコンバータは、夫々が独立したＤＣ／ＤＣコンバータとして動作する。つまり、ＤＣ／ＤＣコンバータ６０Ｃ，６０Ｄ，６０Ｅは入力端子６１Ｃからの入力電圧Ｖin１を供給され、出力電圧Ｖout１，Ｖout２，Ｖout３を夫々の出力端子６２Ｃ，６２Ｄ，６２Ｅから出力する。ＤＣ／ＤＣコンバータ６０Ｆは入力端子６１Ｆからの入力電圧Ｖin２を供給され、出力電圧Ｖout４を出力端子６２Ｆから出力する。
【００５１】
図２（Ａ），（Ｂ）のそれぞれのＤＣ／ＤＣコンバータのコンデンサＣ２の電気的特性値は全て同一である場合或いはいくつが同一で残りはそれぞれ違う特性値を持つ場合或いは、全てが異なる特性値をもつ場合がある。コンデンサＣも同様である。インダクターＬも同様である。図2（Ａ）において、ＤＣ／ＤＣコンバータ６０Ａと６０Ｂは共通の入力電圧Ｖｉｎ入力し、出力電圧Ｖｏｕｔ１とＶｏｕｔ２は電圧値が異なる場合或いは同じ場合がある。接地端子６３Ａと６３Ｂは共通である。図2（Ｂ）においてＤＣ／ＤＣコンバータ６０Ｃ、６０Ｄ、６０Ｅは共通の入力電圧Ｖｉｎ１を入力し、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３の電圧値が全て異なる場合或いは同じ場合或いはいくつかが同じで残りが異なる場合がある。接地端子６３Ｃ、６３Ｄ、６３Ｅは共通である。ＤＣ／ＤＣコンバータ６０Ｆの入力電圧Ｖｉｎ２はＶｉｎ１と同じ場合或いは異なる場合がある。接地端子６３Ｆは６３Ｃと共通でない場合或いは同じ場合がある。図2に示す用に複数の昇圧型ＤＣ／ＤＣコンバータ或いは降圧型ＤＣ／ＤＣコンバータをもつ場合もあるが、昇圧型と降圧型を直列接続して昇降圧型ＤＣ／ＤＣコンバータにして出力電圧範囲を拡大する構成とすることも容易である。本発明における何れのＤＣ／ＤＣコンバータも上述したＤＣ電源供給モジュールとして集積される。このような集積されたＤＣ電源供給モジュールによって、容積の減少と電力消費の削減が実現できるものである。
【００５２】
次に、図３から図９を参照ながら、本発明に用いるＤＣ／ＤＣコンバータの実施例について説明する。
【００５３】
（第１の実施形態）
図３を参照して本発明に用いる第１の実施形態のＤＣ／ＤＣコンバータについて説明する。図３（ａ）の本発明に用いる実施形態のＤＣ／ＤＣコンバータ１０は、入力電圧Ｖinを出力電圧Ｖoutに変換する降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータ１０の電圧変換回路にはＳｉＧｅトランジスタＱ１、ダイオードＤ、インダクタＬ、コンデンサＣ１、コンデンサＣが設けられている。インダクタＬはＳｉＧｅトランジスタＱ１のエミッタ端子と出力側の平滑コンデンサの間に接続されている。
【００５４】
また、図３（ｃ）のように、ＳｉＧｅトランジスタＱ１に並列に第２のダイオードＤ２を設けてもよく、第２のダイオードＤ２は、出力電圧が過大になったときにＳｉＧｅトランジスタＱ１の損傷を防止する保護素子として機能する。
【００５５】
以下に本発明の実施例で用いるＳｉＧｅトランジスタＱ１の性能の一例を列記する。
１）定格電流；                                        １.０Ａ
２）定格コレクタ―エミッタ間降伏電圧；                ５０Ｖ
３）オン状態コレクタ−エミッタ間電圧（接合部温度１００℃にて）；０.１０Ｖ
（電流１Ａであるからオン抵抗換算値は、１００ｍΩ）
４）ターンオン時間（同上）；                        ０.５ｎｓｅｃ
５）ターンオフ時間（同上）；                        ０.５ｎｓｅｃ
６）電流増幅率 （ｈｆｅ）（同上）；              
５００以上
この性能はデバイス面積0.36mm2をもつSiGeトランジスタQ1の場合である。
【００５６】
入力電圧Ｖinはスイッチング素子としてのトランジスタＱ１オンした状態ではインダクタＬと平滑コンデンサＣの直列回路に印加される。トランジスタＱ１をオフした状態では、インダクタＬに蓄積されたエネルギが第２のダイオードを通じて電流として平滑コンデンサＣに充電される。平滑コンデンサＣでは直流電圧を平滑化して出力電圧Ｖoutとして出力する。このトランジスタＱ１のオン、オフの時間の比率を制御することにより入力電圧Ｖinを所定の降圧した出力電圧Ｖoutが出力電圧として出力される。
【００５７】
本実施例に用いるＤＣ／ＤＣコンバータは、高速でかつオン時コレクタエミッタ間電圧の小さい次のような構造のＳｉＧｅベース層をもつトランジスタを開発することにより実現できた。
【００５８】
このトランジスタ開発に際しては、本出願人の出願である特開２００１−３３８９２８号公報および特開２００２−２９９６０２号公報に記載のＳｉＧｅ／Ｓｉヘテロ接合バイポーラトランジスタ（以下、単にＳｉＧｅトランジスタという）であって、高濃度Ｎ型Ｓｉ基板の上に低濃度Ｎ型Ｓｉコレクタ層とP型ＳｉＧｅベース層とN型Ｓｉエミッタ層を順次積層した構造を基本的な構造として用いた。そして、これを元に研究・開発を進め、同ＳｉＧｅベース層に含まれるＧｅ濃度や濃度分布、更には、ベース厚みやコレクタ厚みを所定の範囲とすることで、低オン電圧、高増幅率で、かつ、高速でスイッチング動作するスイッチ素子を得て本発明を完成させたものである。
【００５９】
上記トランジスタを図３の構造図、図４の不純物濃度分布を用いて説明する。図４の不純物分布は図３に図示しているＡ−Ａ’部分の不純物濃度分布を示している。本トランジスタは高濃度のＮ型シリコン基板２の上に低濃度のＮ型シリコン層を有するコレクタ層３、Ｇｅ濃度分布をもつＰ型シリコンゲルマニューム層を有するベース層４、高濃度のＮ型シリコン層又はＮ型アモルファスシリコンを有するエミッタ層５からなっている。
【００６０】
高濃度のＮ型シリコン基板２のＮ型不純物はＰ（リン）またはＡｓ（ヒ素）であり、その不純物濃度は５×１０１８／ｃｍ３、厚みは１００μｍ（マイクロメートル）である。但し、このＮ型不純物濃度は１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３、厚みは１００μｍ〜５００μｍの範囲で構成されていても良い。
【００６１】
上記コレクタ層３のＮ型不純物はＰまたはＡｓであり、その不純物濃度８は５×１０１５／ｃｍ３、コレクタ層３の厚みは２μｍである。但し、このＮ型不純物濃度は５×１０１４／ｃｍ３〜１×１０１６／ｃｍ３、厚みは１.５μｍ〜２.５μｍの範囲で構成されていても良い。
【００６２】
上記ベース層４のＰ型不純物はＢ（ホウ素）であり、その不純物濃度８は５×１０１７／ｃｍ３、ベース層４の厚みは７０ｎｍ（ナノメートル）である。但し、このＰ型不純物濃度は３×１０１７／ｃｍ３〜８×１０１７／ｃｍ３、厚みは６０ｎｍ〜９０ｎｍの範囲で構成されていても良い。６０ｎｍ以下であると耐電圧が低くなってしまい、又、９０ｎｍ以上であるとｈｆｅが低下してしまう。
【００６３】
上記ベース層４のＧｅ濃度分布１６は、エミッタ層５とベース層４との界Ｐ０からベース層４内のＰ１の位置までは０％、その位置Ｐ１からコレクタ層３とベース層４の界面Ｐ２までは１０％の台形状のＧｅ濃度分布で構成されており、ベース層全体の厚みが７０ｎｍの場合、Ｐ１からＰ２までの距離Ｘｓｉｇｅは５０ｎｍで構成されている。但し、Ｇｅ濃度分布の最大値は６〜１６％、Ｘｓｉｇｅは２０ｎｍ〜６０ｎｍの範囲であっても良い。これは、Ｐ０からＰ１までのＧｅが０％部分のベース層の厚さが１０ｎｍ以下ではｈｆｅが低下してしまうからであり、耐圧５０Ｖの場合は２０ｎｍが好ましい。図６にＳｉＧｅトランジスタのＧｅ濃度と電流増幅率の解析結果を示す。解析値から判るように増幅率３００以上となるためには、Ｇｅ濃度（モル濃度）は６％から１６％となることが判る。更に、電流増幅率として４００以上が要求される場合、Ｇｅ濃度は８％から１３％とすることがより好ましい。
【００６４】
また、本実施例の変形例として、上記ベース層４のエミッタ層５とベース層４との界面Ｐ０からベース層４内のＰ０からＰ１の位置までのＧｅ濃度１６が０％から３％であっても良い。尚、この場合も、Ｐ１からコレクタ層３とベース層４の界面Ｐ２までのＧｅ濃度は６％から１６％の台形分布、より好ましくは８％から１３％の台形分布となる。
【００６５】
上記エミッタ層５のＮ型不純物はＰまたはＡｓであり、その不純物濃度はガウシアン分布とし、ピーク濃度が１×１０２０／ｃｍ３、エミッタ層５とベース層４との界面位置Ｐ０の濃度が５×１０１６／ｃｍ３であり、エミッタ層５の厚みは１μｍで構成されている。但し、この高濃度Ｎ型不純物の濃度分布はガウシアン分布以外、例えば濃度一定の台形上分布等、であっても良く、その厚みは０.５〜２μｍであってもよい。
【００６６】
更に、第１のダイオードと並列に接続された電界効果トランジスタ（ＭＯＳＦＥＴ）を用いた同期整流回路を第１ダイオード回路のみの代わりに採用すれば更に高効率化が図れる。但し、電界効果トランジスタのスイッチング速度が遅くかつオン時抵抗が高くなる。又、ＤＣ／ＤＣコンバータの電流値がより小さくターンオフ時のサージ電圧が小さければ、コレクタエミッタ間の耐電圧を小さくしてよい。尚、これは次の第２の実施形態でも同じである。
【００６７】
（第２の実施の形態）
ＳｉＧｅトランジスタは、ベース層４のＧｅ濃度分布１６として図５に示すような傾斜状のＧｅ濃度分布を持ったトランジスタを用いても良い。これはエミッタ層側からコレクタ層側に向けて漸次、Ｇｅ濃度が高くなる濃度分布となっており、Ｇｅ濃度はベース層４とコレクタ層３の境界近辺で最大となり、本実施例では１０％のＧｅ濃度を有する。また、ベース層４とエミッタ層５の境界付近でのＧｅ濃度は２％である。但し、このベース層４とコレクタ層３の境界近辺のＧｅ濃度は８〜１３％であっても良く、ベース層４とエミッタ層５の境界付近でのＧｅ濃度は０〜３％であっても良い。
【００６８】
さらに、上記説明ではトランジスタ全体の構造として縦型構造で説明を行なったが、図４または図５に示す不純物濃度を持った図７に示すような横型構造（プレーナ構造）であっても良い。又、図３（ｂ）、（ｄ）に示すような昇降圧型ＤＣ／ＤＣコンバータにおいても同様に小型軽量化と高効率化を実現できる。
【００６９】
図９（ａ）、（ｂ）は、従来品の回路と本実施例の回路とのスイッチ速度を比較するために模式的に示した特性線図である。
【００７０】
図８で比較した従来品はトランジスタ２１に電界効果トランジスタを用いた降圧型ＤＣ／ＤＣコンバータ、本実施例品はＳｉＧｅトランジスタ１３をもつ降圧型ＤＣ／ＤＣコンバータである。図９（ａ）に示すように、従来品ではトランジスタ２１のオフ状態（電流が流れない；ｔ１１）からオン定常状態（電流が流れる；ｔ１２）に移行する時までの間が５ｎｓｅｃ以上を要する。
【００７１】
これに対して本発明の実施例を適応した製品では、図９（ｂ）に示すように、通電開始からＳｉＧｅトランジスタが立ち上がるまでのターンオン時間ｔ２１からｔ２２が０.５ｎｓｅｃと非常に短いので、その間にトランジスタで生じる損失が少なく、ＤＣ／ＤＣコンバータのスイッチング周波数を数１０ＭＨｚまで高周波化できる。
【００７２】
スイッチング周波数を従来技術に比べて数１０倍にできることによりインダクタ及び平滑コンデンサは同一出力電圧リプル要求仕様に対してスイッチング周波数に逆比例してほぼ数１０分の１に小さくできるので大幅な小型化が実現できる。また、インダクタのインダクタンス値を数１０分の１に小さくできるので、その巻線抵抗値を数１０分の１に小さくできその結果インダクタに流れる電流によって生じる抵抗損失を数１０分の１に低減できる。
【００７３】
本発明の実施例の効果を、携帯電話、ノートパソコンなどに内蔵されるＤＣ／ＤＣコンバータの主仕様を例にして説明する。
【００７４】
共通の仕様は、入力電圧は３.６Ｖ、出力電圧は３.０Ｖ、出力電流は０.５Ａ、出力電圧の電圧リプルは１０ｍＶ以下とする。このリプル電圧仕様を満足するために平滑コンデンサ及びインダクタの値を決める。本発明の実施形態はＳｉＧｅトランジスタを用い、スイッチング周波数は２０ＭＨｚとする。これにより本発明の実施形態では、インダクタは０.２５μＨ、平滑コンデンサは０.０５μＦで十分である。一方、電界効果トランジスタを用いる従来比較例は、スイッチング周波数として従来電界効果トランジスタでは最大である１ＭＨｚを用い、インダクタは５μＨ、平滑コンデンサは１μＦが必要になる。第１のダイオード及び第２のダイオードは共通のショットキーダイオード（例えば、ＩR社製１０ＢＱ０１５）を用いる。
【００７５】
このように本発明の実施形態では２０ＭＨｚのスイッチング周波数が実現できインダクタ及び平滑コンデンサを比較例に比べて１／２０に小型化できる。
【００７６】
コンピューター計算により、スイッチングトランジスタのオン時損失、ターンオン損失、ターンオフ損失、第２のダイオードのオン時損失及び逆回復損失、インダクタの抵抗損失を計算して求めた。本発明実施例コンバータの効率は、出力電流が０.１Ａのときに９０％、出力電流が０.５Ａのときに９２％であった。一方、同様に比較例の効率は、出力電流が０.１Ａのときに８０％，０.５Ａのときに８３％であった。
【００７７】
また、本発明者の検討によれば、上記仕様の降圧型ＤＣ／ＤＣコンバータの面積を１／１０以下に小型化できる。これは前述のように本発明により、インダクタ及び平滑コンデンサに小さい容量のものを使えることになった効果による。
【００７８】
以上の実施形態の説明は降圧型ＤＣ／ＤＣコンバータについておこなったが、降圧型ＤＣ／ＤＣコンバータと同じ部品を用いて接続構成だけが違う図２（ｂ）、（ｄ）に示す昇圧型ＤＣ／ＤＣコンバータにおいても同様である。また、本発明による降圧型と昇圧型を一体化した、昇降圧型ＤＣ／ＤＣコンバータも可能である。
【００７９】
上記に示した損失の内でスリープ状態へ入る場合にインダクタ仕様値の大きさに起因するものが支配的であること、スリープ状態から復帰する（ＤＣ／ＤＣコンバータがオンする）場合の時定数のうちインダクタよるものが支配的であること、コンデンサは出力電圧に含まれるリプル電圧の要求仕様により最適な値を選ばれることなどからインダクタ仕様値を小さくする手段が有効である。そこで、従来に比べて、インダクタを数１０分の１に小さくする。
【００８０】
ＤＣ／ＤＣコンバータのインダクタは下記（Ａ）式に示すように、与えられたＤＣ／ＤＣコンバータへの電気的要求仕様Ｖin、Ｖo、Ｉo、Ｉrなどに対して、スイッチング周波数ｆにより決まり、スイッチング周波数ｆを大きくすることによりインダクタンス値Ｌは小さくできる。
Ｌ＝（Ｖin−Ｖo）Ｖo／（２・（Ｉr−Ｉo）・Ｖin・ｆ）・・・・（Ａ）
ここで、Ｉr−Ｉoはインダクタリプル電流振幅値であり、これを大きくするとインダクタコア内部での損失が大きくなる。従いスイッチング周波数を大きくする場合はＩr−Ｉoをできるだけ小さくする必要がある。
【００８１】
例えば、スイッチング周波数ｆを１０倍に大きくすると（Ａ）式からＬは１／１０、更に（Ｂ）式からコンデンサＣは１／１００倍に小さい静電容量のものを採用できる。
【００８２】
スリープ状態から復帰する場合に、ＤＣ／ＤＣコンバータの供給電流、電圧を前記の１００nsec以下で復帰するには、（Ｃ）式での計算数値からＬを０.１００／３.０１＝１／３０に小さくすれば実現できる。これは、（Ａ）式から、スイッチング周波数ｆを１ＭＨｚの３０倍の３０ＭＨｚ以上にすることにより実現できる。
【００８３】
スイッチング周波数ｆを３０ＭＨｚにした場合のコンデンサＣは、（Ｂ）式より１／（３０）３の小さい次の静電容量のものを採用することができる。
２９７.８１〔μＦ〕／（３０）３＝０.０１１〔μＦ〕・・・・（Ｂ？）
【００８４】
本発明者らが出願している、特願２００３−１９１５５１「ＤＣ／ＤＣコンバータ及び同モジュール」記載の構造のものを用いるのが最適である。ここで、パソコンと携帯電話及びＰＤＡについての、ＤＣ／ＤＣコンバータのインダクタンス値を、最も好ましい例、好ましい例、及び適した例で例示すると、下表のとおりである。
【表１】
2006109682.tif 000003
【００８５】
スリープから復帰する時間を１００nsecにするために次式を用いてＬ値を求める。コンデンサのＣ値は小さくなりこれへの充電時間は無視すると次で求まる。
∫（Ｖin／Ｌ）ｄｔ＝Ｃ・Ｖo＋Ｉo
≒Ｉo
上式及び、次のＤＣ／ＤＣコンバータ仕様を用いて
Ｖin＝１０〜１５〔Ｖ〕
Ｗ＝２０〜５５〔Ｗ〕
Ｖo＝２.０〔Ｖ〕
（１）Ｖin＝１０ＶかつＷ＝５０Ｗ  及び、（２）Ｖin＝１５ＶかつＷ＝２０Ｗの２条件からＬ値範囲が次のように求まる。
（１）Ｌ＝（Ｖin・１００・１Ｅ−９）／２５
＝（１０・１００・１.０Ｅ−９）／２５
＝０.０４／Ｅ−９〔Ｈ〕
＝０.０４〔μＨ〕
（２）Ｌ＝（１５・１００・Ｅ−９）／１０
＝０.１５〔μＨ〕
【００８６】
ＤＣ／ＤＣコンバータは本発明者らが出願している、特願２００３−１９１５５１「ＤＣ／ＤＣコンバータ及び同モジュール」記載の構成のものを用い、スイッチング周波数は
ちなみに、これらのＬ値を用いて（Ａ）式からＩr−Ｉoの条件を入れるとそのスイッチング周波数が求まる。
【００８７】
Ｉr−Ｉoはインダクタリプル電流振幅値であり、これを大きくするとインダクタコア内部での損失が大きくなる。従いスイッチング周波数を大きくする場合はＩr−Ｉoをできるだけ小さくする必要がある。
Ｌ＝（Ｖin−Ｖo）Ｖo／（２・（Ｉr−Ｉo）・Ｖin・ｆ）・・・・（Ａ）
を変形して
ｆ＝（Ｖin−Ｖo）Ｖo／（Ｌ・（２・（Ｉr−Ｉo）・Ｖin））
で求まり、Ｉr−Ｉo＝０.０２５・Ｉoを用いると、
（１）Ｖin＝１０〔Ｖ〕、Ｗ＝５０〔Ｗ〕の場合は、
ｆ＝（１０−２.０）・２.０／（０.０４・Ｅ−６・２・０.０２５・２５・１０）
＝３２・Ｅ６
＝３２〔ＭＨｚ〕
【００８８】
同様に、
（２）Ｖin＝１５〔Ｖ〕、Ｗ＝２０〔Ｗ〕の場合は、
ｆ＝（１５−２.０）２.０／（０.１５・Ｅ−６・２・０.０２５・１０・１５）
＝２３.６・Ｅ６
＝２３.６〔ＭＨｚ〕
【００８９】
同様に、
Ｖin＝２.５〜５.０〔Ｖ〕
Ｗ＝０.５〜５  〔Ｗ〕
Ｖo＝２.０〔Ｖ〕
の使用条件から、スリープからの復帰時間１００nsecを満たすＬ値を求める。
（３）Ｖin＝２.５〔Ｖ〕かつＷ＝５〔Ｗ〕及び、（４）Ｖin＝５〔Ｖ〕かつＷ＝０.５〔Ｗ〕の条件からＬの範囲を求める。
【００９０】
（３）Ｖin＝２.５〔Ｖ〕かつＷ＝５〔Ｗ〕の条件から
Ｌ＝（２.５・１００・１Ｅ−９）／２.５〔Ｈ〕
＝０.１０〔μＨ〕
＝１００〔ｎＨ〕
（４）Ｖin＝５〔Ｖ〕かつＷ＝０.５〔Ｗ〕の条件から
Ｌ＝（５.０・１００・１Ｅ−９）／０.２５〔Ｆ〕
＝２.０００〔μＨ〕
＝２，０００〔ｎＨ〕
従い、Ｌの範囲は、
Ｌ＝０.１〜２.０〔μＦ〕
になる。
【００９１】
Ｉr−Ｉo＝０.０２５・Ｉoとしてスイッチング周波数ｆを求める。
ｆ＝（Ｖin−Ｖo）Ｖo／（Ｌ・（２・（Ｉr−Ｉo）・Ｖin））
（３）Ｖin＝２.５〔Ｖ〕、Ｗ＝５〔Ｗ〕の場合は、
ｆ＝（２.５−２.０）２.０／（０.１・Ｅ−６・２・０.０２５・２.５・２.５）
＝３２・Ｅ６〔Ｈｚ〕
＝３２〔ＭＨｚ〕
【００９２】
同様に、
（４）Ｖin＝５.０〔Ｖ〕、Ｗ＝０.５〔Ｗ〕の場合は、
ｆ＝（５.０−２.０）２.０／（２.０Ｅ−６・２・０.０２５・０.２５・５.０）
＝４８・Ｅ６
＝４８〔ＭＨｚ〕
【００９３】
ここで、前記ＣＰＵであるPentium（登録商標） Mに、低効率及び高コストなどを無視した特殊なものを除いて、従来技術で効率とコストを重視する市販品では最大クラスである１ＭＨｚのスイッチング周波数を用いた電力容量２０〜５０ＷのＣＰＵなどをもつ場合を例にして説明する。
【００９４】
従来技術を用いる場合におけるインダクタインダクタンス値の設計を一般的な文献である「トランジスタ回路の簡易設計法」ＣＱ出版社（非特許文献４）により行うと次のようになる。
【００９５】
ＤＣ／ＤＣコンバータのインダクタのインダクタンス値Ｌは、入力電圧Ｖin、出力電圧Ｖo、出力直流電流Ｉo、インダクタターに流れるリプルを含む直流電流のピーク値Ｉr、スイッチング周波数ｆから次のように決められる。
Ｌ＝（Ｖin−Ｖo）Ｖo／（２・（Ｉr−Ｉo）・Ｖin・ｆ）・・・・（Ａ）
Ｉrは主にインダクタコア（鉄心）に発生する交流損失をどこまで許容するかから決められる。Iｐ−Ｉoが大きくなるとコアの交流損失は増加する。
通常、Iｐ−Ｉo＝（０.０１〜０.０５）・Ｉoとされる。
Iｐ−Ｉo＝０.０２５・Ｉoとすると、
Ｌ＝（Ｖin−Ｖo）Ｖo／（２・０.０２５・Ｉo・Ｖin・ｆ）
＝（Ｖin−Ｖo）Ｖo／（０.０５・Ｉo・Ｖin・ｆ）
となる。
【００９６】
ＣＰＵが最大電圧２.１０Ｖにおいて最大電流２５Ａが必要とし、これを供給するＤＣ／ＤＣコンバータの入力をＤＣ１５Ｖとすると、Ｌは
Ｌ＝（１５−２.１０）・２.１０／（０.０５・２５・１５・１Ｅ６）
＝１.８１    〔μＨ〕
コンデンサの静電容量Ｃは、出力電圧に含まれるリプル成分をＶrとすると、
Ｃ＝（Ｖin−Ｖo）Ｖo／（８・Ｌ・ｆ・ｆ・Ｖin・（Ｖr／５））・・・・（Ｂ）
で決められる。（上記入式中のＶr／５の中の値５は著者選定）
ＶrをＶoの０.１％の２.１〔ｍＶ〕とすると、
Ｃ＝（１５−２.１０）・２.１０／（８・１.８１・１Ｅ−６・Ｅ１２・１５・２.１Ｅ−３／５）
＝２９７.８〔μＦ〕
【００９７】
ＣＰＵがスリープ状態（sleep  off）でＤＣ／ＤＣコンバータからの供給電圧が０〔Ｖ〕、供給電流が０〔Ａ〕である状態から、供給電圧２.１０〔Ｖ〕で供給電流２５〔Ａ〕の最大演算動作に復帰するまでの時間ｔは次で求まる。
∫（Ｖin／Ｌ）ｄｔ＝Ｃ・Ｖo＋２５
上式は
（１５／（１.８１・１Ｅ−６））・ｔ＝２９７.８・１Ｅ−６・２.１０＋２５
と変換できるから、
ｔ＝（２９７.８・１Ｅ−６・２.１０＋２５）／（１５／（１.８１・１Ｅ−６））
＝３.０１〔μsec〕      ・・・・（Ｃ）
【００９８】
ＣＰＵは供給電圧が安定するまでのこの短時間の間は演算動作を停止しているとするとＤＣ／ＤＣコンバータが供給するエネルギは損失となる。この損失は、ＤＣ／ＤＣコンバータの電流が時間に比例して増加していくので、この過渡時間の間にＤＣ／ＤＣコンバータ１次側から供給されるエネルギと等しいので次となる。
１５・（２５／２）・３.０１・１Ｅ−６＝５６４.７〔μＪ〕
＝０.５６４７〔ｍJ〕
これが１００回／秒の頻度で行われると０.０５６４７〔Ｗ〕、１,０００回／秒の頻度で行われると０.５６４７〔Ｗ〕、１０,０００回／秒の頻度で行われると５.６４７〔Ｗ〕のＣＰＵ内部損失になる。
【００９９】
最大演算動作状態からスリープ状態に入る場合（sleep  on）は、次のようにインダクタコンデンサに蓄えられた合計エネルギが最大損失になる。
（１／２）・（Ｃ・Ｖo・Ｖo＋Ｌ・Ｉo・Ｉo）
＝（１／２）・（１４８.９・１Ｅ−６・２.１０・２.１０
＋１.８１・１Ｅ−６・２５・２５）
＝（１／２）・（３１２.６９＋１１３１）・１Ｅ−６
＝７２１.６Ｅ−６
＝７２１〔μJ〕
上記の条件でスリープ状態へのオン、オフが１回行われた場合の１回あたりの合計損失は、
５４６＋７２１＝１２６７〔μJ〕
となる。
【０１００】
スリープ状態のオン及びオフが、１００回／秒の頻度で行われると０.１２６７〔Ｗ〕、１,０００回／秒の頻度で行われると、１.２６７〔Ｗ〕、１０,０００回／秒の頻度で行われると、１２.６７〔Ｗ〕になる。
【０１０１】
最大演算動作連続運転時にＣＰＵが消費する電力は、２.１０〔Ｖ〕×２５〔Ａ〕＝５２.５〔Ｗ〕であるからこれらの損失は極めて大きいだけでなく、ＣＰＵ内部での発熱が大きくなり、大きな冷却装置が必要になる。
【０１０２】
同様に、０.５〜２.０Ｗの電力の場合について実施例２として説明する。
ＤＣ／ＤＣコンバータのインダクタのインダクタンス値Ｌは、入力電圧Ｖin、出力電圧Ｖo、出力直流電流Ｉo、インダクタターに流れるリプルを含む直流電流のピーク値Ｉr、スイッチング周波数ｆから次のように決められる。
Ｌ＝（Ｖin−Ｖo）Ｖo／（２・（Ｉr−Ｉo）・Ｖin・ｆ）・・・・（Ａ）
Ｉrは主にインダクタコア（鉄心）に発生する交流損失をどこまで許容するかから決められる。Iｐ−Ｉoが大きくなるとコアの交流損失は増加する。
通常、Iｐ−Ｉo＝（０.０１〜０.０５）・Ｉoとされる。
Iｐ−Ｉo＝０.０２５・Ｉoとすると、
Ｌ＝（Ｖin−Ｖo）Ｖo／（２・０.０２５・Ｉo・Ｖin・ｆ）
＝（Ｖin−Ｖo）Ｖo／（０.０５・Ｉo・Ｖin・ｆ）
となる。
【０１０３】
ＣＰＵが最大電圧２.１０Ｖにおいて最大電流２.５〔Ａ〕を必要とし、これを供給するＤＣ／ＤＣコンバータの入力をＤＣ５Ｖとすると、Ｌは
Ｌ＝（５−２.１０）・２.１０／（０.０５・２.５・５.０・１Ｅ６）
＝９.７４４    〔μH〕
コンデンサの静電容量Ｃは、出力電圧に含まれるリプル成分をＶrとすると、
Ｃ＝（Ｖin−Ｖo）Ｖo／（８・Ｌ・ｆ・ｆ・Ｖin・（Ｖr／５））    ・・・・（Ｂ）
で決められる。（上記入式中のＶr／５の中の値５は著者選定）
ＶrをＶoの０.１％の２.１〔ｍＶ〕とすると、
Ｃ＝（５.０−２.１０）・２.１０／
（８・９.７４４・１Ｅ−６・Ｅ１２・５.０・２.１Ｅ−３／５）
＝５３.７５〔μＦ〕
【０１０４】
ＣＰＵがスリープ状態（sleep  off）でＤＣ／ＤＣコンバータからの供給電圧が０〔Ｖ〕、供給電流が０〔Ａ〕である状態から、ＤＣＤＣコンバータ出力電圧２.００〔Ｖ〕で供給電流２.５０〔Ａ〕の最大演算動作に復帰するまでの時間ｔは次で求まる。
∫（Ｖin／Ｌ）ｄｔ＝Ｃ・Ｖo＋２.５０
上式は
（５.０／（９.７４・１Ｅ−６））・ｔ＝５３.７５・１Ｅ−６・２.１０＋２.５０
と変換できるから、
ｔ＝（９.７４・Ｅ−６）・（５３.７５・１Ｅ−６・２.１０＋２.５０）／５.０
＝４.８７｛μsec〕      ・・・・（Ｃ）
【０１０５】
ＣＰＵは供給電圧が安定するまでのこの短時間の間は演算動作を停止しているとするとＤＣ／ＤＣコンバータが供給するエネルギは損失となる。この損失は、ＤＣ／ＤＣコンバータの電流が時間に比例して増加していくので、この過渡時間の間にＤＣ／ＤＣコンバータ１次側から供給されるエネルギと等しいので次となる。
５.０・（２.５／２）・４.８７・１Ｅ−６＝３０.４４〔μＪ〕
＝０.０３０４[ｍJ]
これが１,０００回／秒の頻度で行われると０.０３０４〔Ｗ〕、１０,０００回／秒の頻度で行われると０.３０４〔Ｗ〕のＣＰＵ内部損失になる。
【０１０６】
最大演算動作状態からスリープ状態に入る場合（sleep  on）は、次のようにインダクタコンデンサに蓄えられた合計エネルギが最大損失になる。
（１／２）・（Ｃ・Ｖo・Ｖo＋Ｌ・Ｉo・Ｉo）
＝（１／２）・（５３.７５・１Ｅ−６・２.１０・２.１０
＋９.７４・１Ｅ−６・２.５・２.５）
＝（１／２）・（２３７＋６０.８９）・１Ｅ−６
＝１４８.９Ｅ−６
＝１４８.９〔μJ〕
【０１０７】
上記の条件でスリープ状態へのオン、オフが１回行われた場合の１回あたりの合計損失は、
３０.４＋１４８.９＝１７９.３〔μJ〕
となる。
スリープ状態のオン及びオフが１,０００回／秒の頻度で行われると、０.１７９３〔Ｗ〕、１０,０００回／秒の頻度で行われると、１.７９３〔Ｗ〕になる。
【０１０８】
最大演算動作連続運転時にＣＰＵが消費する電力は、２.１０〔Ｖ〕×２.５〔Ａ〕＝５.２５〔Ｗ〕であるからこれらの損失は極めて大きいだけでなく、ＣＰＵ内部での発熱が大きくなり大きな冷却装置が必要になる。
【０１０９】
これらの情報処理電子機器では、通常、ＤＣ／ＤＣコンバータ１台当たりの変換電力は最大供給電力が数１０Ｗ程度以下のものが多く、その内部損失も１台当たりの絶対値は小さいが、これらが社会全体で使用される台数は膨大であり、個々の機器での損失低減はその絶対値が数Ｗでも社会全体では巨大なものとなり地球環境改善への寄与度合いもきわめて大きいものが期待できる。
【０１１０】
ＣＰＵや情報処理集積回路が具備するスリープ機能を演算処理実行上で最大の頻度で行い、情報処理電子機器として省電力を効果的に達成するものである。この省電力効果により当該のＣＰＵ、情報処理電子機器の冷却装置を小型化、簡易化できる効果をもつ。
更に情報処理電子機器が電池をエネルギ源として動作させる場合は、同一電池による運転時間を増加させる効果をもつ。
【０１１１】
本発明を用いれば頻繁にスリープ状態を行う機能と組み合わせて、ＡＣアダプターを商用電源に接続して用いる据置型電子機器の省エネルギと冷却装置の簡略化・ファンレス化や機器全体の小形軽量化の両立を、バッテリをエネルギ源として用いる運転する場合の情報処理電子機器のバッテリ動作時間長時間化と小形軽量化の両立を実現できる。
【０１１２】
本発明の実施例による省電力効果を従来技術の場合と比較して説明する。
【０１１３】
２０〜５０〔Ｗ〕電力容量をもつパソコンなどの実施例の場合について説明する。インダクタを従来の１.８１〔μＦ〕の１／３０の大きさの０.０６〔μＨ〕にすると、スリープ状態から最大演算処理動作に復帰する時間を１００nsecにできる。更に、スリープ状態１回当たりでＣＰＵ内部の漏れ電流損失を１／３４の３６.６〔μJ〕に低減できる。
【０１１４】
これに対して、本発明による省電力効果を従来技術の場合と比較して説明する。前記実施形態で示した、特願２００３−１９１５５１「ＤＣ／ＤＣコンバータ及び同モジュール」記載のＤＣ／ＤＣコンバータでインダクタ値を０.０６〜０３３〔μＨ〕、スイッチング周波数を３０ＭＨｚとしにした場合は、前記のように、スリープ状態から最大演算処理動作に復帰するまでの時間を１００nsecにすることができる。
【０１１５】
更に、スリープ状態に入る場合及びスリープ状態から復帰する場合の過渡時間における損失の低減効果について説明する。スリープ状態から最大演算処理動作に復帰する場合の１回あたりのＣＰＵ内部損失は、コンデンサの静電容量が前記のように１／（３０）３倍に小さくなるのでこれを無視すると、
１５・（２５／２）・０.１・１Ｅ−６＝１８.８２〔μＪ〕
最大演算処理動作からスリープ状態へ入る場合の１回あたりのＣＰＵ内部損失は
（１／２）・（（１.８１・１Ｅ−６）／３０）・２５・２５）
＝（１／２）・（３７.７１）・１Ｅ−６
＝１８.８５・１Ｅ−６
＝１８.８５〔μJ〕
これらの合計は１８.８２＋１８.８５＝３７.６７〔μＪ〕となる。
【０１１６】
前記した従来技術のインダクタが１.８１〔μＨ〕の合計損失１.２８６７〔ｍJ〕に比べ本発明を用いると１／３４.１６倍に低減できる。損失は、１００回／秒のスリープ頻度では３.６６〔ｍＷ〕、１,０００回／秒のスリープ頻度では３６.６〔ｍＷ〕、１０,０００回／秒のスリープ頻度でも３６６〔ｍＷ〕である。１０,０００回／秒の頻度ではＣＰＵの最大演算消費電力５２.５〔Ｗ〕に対して０.７％に低減できる。一方、従来技術では、損失は前記のように１２.５〔Ｗ〕であり最大演算処理時消費電力に対して２３.７％と極めて大きい。
【０１１７】
０.５〜５〔Ｗ〕電力容量をもつ携帯電話などに適用した場合について説明する。インダクタを従来の９.７４４〔μＨ〕の約１／５０の大きさの０.１９５〔μＨ〕にすると、スリープ状態から最大演算処理動作に復帰する時間を、従来の４.８７〔μｓｅｃ〕から１００nsecにできる。
【０１１８】
更に、本発明による省電力効果を従来技術の場合と比較して説明する。前記実施形態で示した、特願２００３−１９１５５１「ＤＣ／ＤＣコンバータ及び同モジュール」記載のＤＣ／ＤＣコンバータでインダクタを０.１９５〔μＨ〕、スイッチング周波数を５０ＭＨｚとしにした場合について、スリープ状態に入る場合及びスリープ状態から復帰する場合の過渡時間における損失の低減効果について説明する。
【０１１９】
５〔Ｗ〕電力の場合について、従来技術のインダクタンス値〔μＨ〕、スイッチング周波数１ＭＨｚから、本発明を用いるインダクタンス値０.１９５〔μＨ〕、スイッチング周波数にすると、スリープ状態から最大演算処理動作に復帰する場合の１回あたりのＣＰＵ内部損失は、コンデンサの静電容量が前記のように１／（５０）３倍に小さくなるのでこれを無視すると、
５.０・（２.５／２）・０.１・１Ｅ−６＝０.６２５〔μＪ〕
最大演算処理動作からスリープ状態へ入る場合の１回あたりのＣＰＵ内部損失は
（１／２）・（（０.１９５・１Ｅ−６））・２.５・２.５）
＝（１／２）・（３７.７１）・１Ｅ−６
＝１.２１９・１Ｅ−６
＝１.２１９〔μJ〕
これらの合計は０.６２５＋１.２１９＝１.８４４〔μＪ〕となる。
前記した従来技術のスリープモード（オン、復帰）１回あたりの合計損失１７９.３〔μJ〕に比べ本発明を用いると１／９７倍に低減できる。
【図面の簡単な説明】
【０１２０】
【図１】本発明の実施形態に係るＰＣへの適用例
【図２】本発明の実施形態に係るＰＣへの適用したＤＣ／ＤＣコンバータの回路図
【図３】本発明の実施形態に係るＤＣ／ＤＣコンバータの回路図（ａ）降圧形ＤＣ／ＤＣコンバータの回路図（ｂ）昇圧形ＤＣ／ＤＣコンバータの回路図（ｃ）保護ダイオードつきＤＣ／ＤＣコンバータの回路図（ｄ）保護ダイオードつきＤＣ／ＤＣコンバータの回路図
【図４】ＳｉＧｅ／Ｓｉヘテロ接合型バイポーラトランジスタの構造の一例を模式的に示す断面図
【図５】ＳｉＧｅバイポーラトランジスタのＧｅ濃度分布が台形状を有している構造の一例を模式的に示す不純物濃度分布図
【図６】分布が傾斜状を有している構造の一例を模式的に示す不純物濃度分布図
【図７】ＳｉＧｅバイポーラトランジスタのＧｅ濃度と電流増幅率を示す図
【図８】ＳｉＧｅバイポーラトランジスタの構造の横型構造（プレーナ構造）の一例を模式的に示す断面図
【図９】（ａ）従来の比較例回路のスイッチング特性を示すタイミングチャート（ｂ）本発明の実施形態を実施した回路のスイッチング特性を示すタイミングチャート
【図１０】従来の電界効果トランジスタ型のＤＣ／ＤＣコンバータの回路図（ａ）従来の降圧形ＤＣ／ＤＣコンバータの回路図（ｂ）従来の昇圧形ＤＣ／ＤＣコンバータの回路図
【符号の説明】
【０１２１】
１０、１１・・・ＤＣ／ＤＣコンバータ
１３・・・ＳｉＧｅバイポーラトランジスタ
２１・・・電界効果トランジスタ
Ｄ１・・・第１のダイオード
Ｄ２・・・第２のダイオード
Ｌ・・・インダクタ
Ｃ・・・平滑コンデンサ
１００、１０１・・・従来の電界効果トランジスタ型ＤＣ／ＤＣコンバータ
２００・・・ＰＣ本体
２０１・・・情報処理本体部
２０２・・・ディスプレイ部
２０３・・・キーボード
２０４・・・メイン基板（Mother Board）
２０５・・・表示部
２０６、２０７、２０８、２０９・・・第１の負荷、第２の負荷、第３の負荷、第４の負荷
２１０・・・バッテリ
２１１・・・コンセント
２１２・・・ＡＣアダプアター（ＡＣ／ＤＣコンバータ）
２１３・・・パワースイッチ
２１４・・・バッテリチャージャ
２１６〜２１９・・・ＤＣ／ＤＣコンバータ
【図１】
2006109682.tif 000004
【図２】
2006109682.tif 000005
【図３】
2006109682.tif 000006
【図４】
2006109682.tif 000007
【図５】
2006109682.tif 000008
【図６】
2006109682.tif 000009
【図７】
2006109682.tif 000010
【図８】
2006109682.tif 000011
【図９】
2006109682.tif 000012
【図１０】
2006109682.tif 000013