(57)【要約】【課題】  負荷回路から発生する高周波ノイズを十分に減衰できるノイズフィルタ実装基板を提供する。【解決手段】  電源から負荷回路（２０）に直流電源を供給すると共に、電源ライン回路を高周波ノイズを発生する負荷回路から高周波的に分離するためのノイズフィルタ実装基板である。回路基板（６）と、ノイズフィルタ（１）とを有している。電源ライン導体層（７ａ）は、電源に接続可能である。グランド導体層（８ａ）は、接地可能である。第４および第３の導体ランド（１６、１５）に接続され、第４および第３の導体ランド（１６、１５）を、電源ライン導体層（７ａ）およびグランド導体層（８ａ）と接続すること無しに、負荷回路（２０）に接続するための出力電源導体（７ｂ）および出力グランド導体（８ｂ）をさらに有している。【選択図】      図３
2006332698.tif 000002
【特許請求の範囲】
【請求項１】
電源から負荷回路に直流電源を供給すると共に、電源を含む電源ライン回路を高周波ノイズを発生する負荷回路から高周波的に分離するためのノイズフィルタ実装基板であって、
第１乃至第４の導体ランドと、
前記第１の導体ランドに接続された電源ライン導体層と、
前記第２の導体ランドに接続されたグランド導体層とを有する回路基板と、
前記回路基板上に搭載されると共に、それぞれ前記第１乃至前記第４の導体ランドに接続された電源入力端子、グランド入力端子、グランド出力端子、および電源出力端子を備えたノイズフィルタとを有し、
前記電源ライン導体層は、電源に接続可能であり、
前記グランド導体層は、接地可能であり、
前記ノイズフィルタは、流入する高周波ノイズを減衰させる一方、直流は通過させるための高周波フィルタ回路を備えたノイズフィルタ実装基板において、
前記第４および前記第３の導体ランドに接続され、該第４および該第３の導体ランドを、前記電源ライン導体層および前記グランド導体層と接続すること無しに、負荷回路に接続するための出力電源導体および出力グランド導体をさらに有することを特徴とするノイズフィルタ実装基板。
【請求項２】
前記グランド入力端子および前記グランド出力端子は、単一のグランド端子を形成するように、互いに結合されている請求項１に記載のノイズフィルタ実装基板。
【請求項３】
前記電源ライン導体層は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第１のスルーホールを介して前記第１の導体ランドに接続されている請求項１または２に記載のノイズフィルタ実装基板。
【請求項４】
前記グランド導体層は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第２のスルーホールを介して前記第２の導体ランドに接続されている請求項１乃至３のいずれかに記載のノイズフィルタ実装基板。
【請求項５】
前記電源ライン導体層は、前記回路基板の表面上に形成されており、なおかつ、前記第１の導体ランドに接続されている請求項１、２、または４に記載のノイズフィルタ実装基板。
【請求項６】
前記前記グランド導体層は、前記回路基板中の裏面上に形成されており、なおかつ、該回路基板中に形成された第３のスルーホールを介して前記第２の導体ランドに接続されている請求項１乃至３ならびに５のいずれかに記載のノイズフィルタ実装基板。
【請求項７】
前記出力電源導体は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第４のスルーホールを介して前記第４の導体ランドに接続されている請求項１乃至６のいずれかに記載のノイズフィルタ実装基板。
【請求項８】
前記出力グランド導体は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第５のスルーホールを介して前記第３の導体ランドに接続されている請求項１乃至７のいずれかに記載のノイズフィルタ実装基板。
【請求項９】
前記出力電源導体は、前記回路基板の表面上に形成されており、なおかつ、該回路基板上で前記第４の導体ランドに接続されている請求項１乃至６ならびに８のいずれかに記載のノイズフィルタ実装基板。
【請求項１０】
前記出力グランド導体は、前記回路基板の裏面上に形成されており、なおかつ、該回路基板中に形成された第６のスルーホールを介して前記第３の導体ランドに接続されている請求項１乃至７ならびに９のいずれかに記載のノイズフィルタ実装基板。
【請求項１１】
前記負荷回路は、前記回路基板の表面上に搭載されており、なおかつ、前記出力電源導体および前記出力グランド導体に接続されている請求項１乃至１０のいずれかに記載のノイズフィルタ実装基板。
【請求項１２】
前記ノイズフィルタは、分布定数型である請求項１乃至１１のいずれかに記載のノイズフィルタ実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流（Direct Current、ＤＣ）電源から負荷回路にＤＣ電源を供給するための電子装置に関し、特に、回路基板上に搭載されたノイズフィルタを有するＤＣ電源供給装置としてのノイズフィルタ実装基板に関する。
【背景技術】
【０００２】
近年、ＬＳＩ（Large Scale Integrated circuit）を含むデジタル回路技術が、コンピュータ、情報装置、家電、車載機器などの様々な適用分野に広く用いられている。これらの適用分野において、電源ラインを通って電源に流れ、このノイズ電流がさらに電源に接続された他の回路に流れる高周波ノイズ電流をデジタル回路が発生する電磁干渉（ElectroMagnetic Interference、ＥＭＩ）問題がある。
【０００３】
ＥＭＩ問題を解決するために、ＬＳＩチップ等のデジタル回路からのノイズ電流を除去もしくは減衰する所謂電源デカップリング技術が有効である。換言すれば、電源および電源ラインは、高周波的にＬＳＩチップから隔離される。電源デカップリング技術において、ノイズフィルタが既存のデカップリング素子として用いられ、これは種々のタイプのキャパシタを有している。このノイズフィルタは、例えば、特開２０００−７７８５２号公報の図５に開示されている。
【０００４】
図１を参照して、ノイズフィルタとしてのキャパシタ４５は、回路基板６中のグランド導体層（ＧＮＤ層）８および電源ライン導体層（ＶＣＣ層）７の間に接続されている。回路基板６上にはＬＳＩチップ２０が搭載され、ＬＳＩチップ２０はＶＣＣ層７およびＧＮＤ層８に接続されている。ＶＣＣ層７およびＧＮＤ層８はＤＣ電源ライン（図示せず）に接続されており、これにより、ＬＳＩチップ２０にはＤＣ電源からＶＣＣ層７およびＧＮＤ層８を介してＤＣ電源が供給される。この回路構造において、ＶＣＣ層７およびＧＮＤ層８は、キャパシタ４５によって高周波的に短絡している。高周波ノイズ電流は、ＬＳＩチップ２０から実線矢印で示されたループを通って流れ、ＶＣＣ層７およびＧＮＤ層８を含む電源ラインから隔離される。
【０００５】
しかし、キャパシタ４５は、比較的高周波数領域まで低いインピーダンスを維持することが困難である。これは、キャパシタの自己共振現象による。このため、ノイズ電流の周波数が高くなるにつれ、キャパシタ４５のインピーダンスはより高くなり、ノイズ電流はキャパシタ４５を通らずに、むしろ、破線矢印で示すように回路基板６全体領域に亘って広く拡がっているＶＣＣ層７およびＧＮＤ層８を通って流れ、遂には電源（図示せず）に向かって流れる。そして、悪い場合には、望まれない電磁波が輻射される。このため、キャパシタのような従来のノイズフィルタは、信号伝送速度がより高速化している近年のデジタル回路におけるノイズ電流を減衰するためには、有効ではない。
【０００６】
このため、高速化された動作をするデジタル回路の使用に際し、より高周波数においても低いインピーダンスを持つことができるノイズフィルタが所望されている。所望されているこのようなノイズフィルタは、本発明者等による特願２００１−２５９４５３号（特開２００２−１６４７６０号公報（２００２年６月７日公開））にて提案されている。この既出願に提案されているノイズフィルタは、構造的にはキャパシタであるけれども、高周波数においては分布定数回路型のノイズフィルタである。このため、提案されているノイズフィルタは、図１のキャパシタ４５と同様の方法で使用できる。
【０００７】
図２を参照して、分布定数回路型のノイズフィルタ１および負荷回路２０は、回路基板６上に搭載されている。ノイズフィルタ１は、電源入力端子２、グランド入力端子３、電源出力端子５、およびグランド出力端子４を備えている。
【０００８】
回路基板６は、図１の回路基板とは異なり、それぞれ電源入力端子２、グランド入力端子３、グランド出力端子４、および電源出力端子５に接続される第１〜第４の導体ランド１３、１４、１５、および１６を有している。第１および第４の導体ランド１３および１６は、それぞれスルーホール９および１２を介して、ＶＣＣ層７に接続されている。第２および第３の導体ランド１４および１５は、それぞれスルーホール１０および１１を介して、ＧＮＤ層８に接続されている。
【０００９】
【特許文献１】特開２０００−７７８５２号公報
【特許文献２】特願２００１−２５９４５３号（特開２００２−１６４７６０号公報）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、提案されているノイズフィルタ１を用いた図２に示された構造においも、以下に述べる理由により、依然として高周波ノイズの減衰について不十分であるという問題点を有している。
【００１１】
回路基板６において、ＶＣＣ層７およびＧＮＤ層８はそれぞれ、通常広くかつ長く延びたパターンとなっている。このため、ＶＣＣ層７およびＧＮＤ層８のインピーダンスは、一般的にとても低い。これに対し、ＶＣＣ層７およびＧＮＤ層８を第１〜第４の導体ランド１３〜１６に接続しているスルーホール９〜１２のインピーダンスは、ＶＣＣ層７およびＧＮＤ層８よりも通常高い。スルーホール９〜１２のインピーダンスはさらに、ノイズ電流の周波数の上昇に伴って高くなる傾向にある。
【００１２】
このため、ノイズ電流の周波数が高くなる程、ノイズ電流は、スルーホール９〜１２を通ってノイズフィルタ１に流れ込み難い。よって、ノイズ電流は、減衰されずに、ＶＣＣ層７およびＧＮＤ層８を通って伝播される。
【００１３】
それ故、本発明の課題は、負荷回路から発生する高周波ノイズを十分に減衰できる、ＤＣ電源から負荷回路にＤＣ電源を供給するためのノイズフィルタ実装基板を提供することである。
【課題を解決するための手段】
【００１４】
本発明によれば、電源から負荷回路に直流電源を供給すると共に、電源を含む電源ライン回路を高周波ノイズを発生する負荷回路から高周波的に分離するためのノイズフィルタ実装基板であって、第１乃至第４の導体ランドと、前記第１の導体ランドに接続された電源ライン導体層と、前記第２の導体ランドに接続されたグランド導体層とを有する回路基板と、前記回路基板上に搭載されると共に、それぞれ前記第１乃至前記第４の導体ランドに接続された電源入力端子、グランド入力端子、グランド出力端子、および電源出力端子を備えたノイズフィルタとを有し、前記電源ライン導体層は、電源に接続可能であり、前記グランド導体層は、接地可能であり、前記ノイズフィルタは、流入する高周波ノイズを減衰させる一方、直流は通過させるための高周波フィルタ回路を備えたノイズフィルタ実装基板において、前記第４および前記第３の導体ランドに接続され、該第４および該第３の導体ランドを、前記電源ライン導体層および前記グランド導体層と接続すること無しに、負荷回路に接続するための出力電源導体および出力グランド導体をさらに有することを特徴とするノイズフィルタ実装基板が得られる。
【００１５】
本発明によればまた、前記グランド入力端子および前記グランド出力端子は、単一のグランド端子を形成するように、互いに結合されている前記ノイズフィルタ実装基板が得られる。
【００１６】
本発明によればさらに、前記電源ライン導体層は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第１のスルーホールを介して前記第１の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００１７】
また、本発明によれば、前記グランド導体層は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第２のスルーホールを介して前記第２の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００１８】
さらに、本発明によれば、前記電源ライン導体層は、前記回路基板の表面上に形成されており、なおかつ、前記第１の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００１９】
本発明によればまた、前記前記グランド導体層は、前記回路基板中の裏面上に形成されており、なおかつ、該回路基板中に形成された第３のスルーホールを介して前記第２の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００２０】
本発明によればさらに、前記出力電源導体は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第４のスルーホールを介して前記第４の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００２１】
また、本発明によれば、前記出力グランド導体は、前記回路基板中に内部層として形成されており、なおかつ、該回路基板中に形成された第５のスルーホールを介して前記第３の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００２２】
さらに、本発明によれば、前記出力電源導体は、前記回路基板の表面上に形成されており、なおかつ、該回路基板上で前記第４の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００２３】
本発明によればまた、前記出力グランド導体は、前記回路基板の裏面上に形成されており、なおかつ、該回路基板中に形成された第６のスルーホールを介して前記第３の導体ランドに接続されている前記ノイズフィルタ実装基板が得られる。
【００２４】
本発明によればさらに、前記負荷回路は、前記回路基板の表面上に搭載されており、なおかつ、前記出力電源導体および前記出力グランド導体に接続されている前記ノイズフィルタ実装基板が得られる。
【００２５】
本発明によればまた、前記ノイズフィルタは、分布定数型である前記ノイズフィルタ実装基板が得られる。
【発明の効果】
【００２６】
本発明によるＤＣ電源から負荷回路にＤＣ電源を供給するためのノイズフィルタ実装基板は、負荷回路から発生する高周波ノイズを十分に減衰できる。
【発明を実施するための最良の形態】
【００２７】
以下、図３〜図１４を参照して、本発明の種々の実施の形態について説明する。尚、これら図において、同様の部分には同じ参照符号が付されている。さらに、これら本実施の形態に用いられるノイズフィルタ１は、本明細書の従来の技術の欄にて引用された既出願で提案されている分布定数型であり、その内部構造ならびに等価回路は、図１５〜図１７に関連して後に述べられるであろう。
【００２８】
［実施の形態１］
図３を参照して、本発明の実施の形態１によるノイズフィルタ実装基板は、回路基板６と、回路基板６上に搭載されたノイズフィルタ１とを有している。本実施の形態においては、ＬＳＩチップ等の負荷回路２０もまた、同じ回路基板６上に搭載されている。
【００２９】
ノイズフィルタ１は、電源入力端子２およびグランド入力端子３ならびに電源出力端子５およびグランド出力端子４を備えている。
【００３０】
回路基板６は、ノイズフィルタ１の電源入力端子２およびグランド入力端子３ならびに電源出力端子５およびグランド出力端子にそれぞれ接続する４第１〜第４の導体ランド１３〜１６をその表面に備えている。回路基板６は、電源ライン導体層（ＶＣＣ層）７ａおよびグランド導体層（ＧＮＤ層）８ａを、回路基板６内部における内部導体層として備えている。ＶＣＣ層７ａおよびＧＮＤ層８ａは、回路基板６内で、第１および第２の導体ランド１３および１４の真下の位置にそれぞれ延びており、ＶＣＣ層７ａおよびＧＮＤ層８ａから第１および第２の導体ランド１３および１４に向かって縦方向に延びる第１および第２のスルーホール９および１０を介して、第１および第２の導体ランド１３および１４にそれぞれ接続されている。ＶＣＣ層７ａおよびＧＮＤ層８ａはまた、ＤＣ電源（図示せず）に接続されている。よって、ノイズフィルタ１は、電位ループ（７ａ〜９〜１３）およびグランドループ（８ａ〜１０〜３）を通って、電源入力端子２およびグランド入力端子３それぞれにて電源に接続されている。
【００３１】
回路基板６はさらに、電源導体または出力電源導体層（Ｏ−ＶＣＣ層）７ｂおよび出力グランド導体層（Ｏ−ＧＮＤ層）８ｂを、回路基板６内部における、ＶＣＣ層７ａおよびＧＮＤ層８ａから分離した内部導体層として備えている。Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂはそれぞれ、第４および第３の導体ランド１６および１５の真下の位置に延びている。第４および第３の導体ランド１６および１５は、回路基板６内に形成された第３および第４のスルーホール１１および１２を介して、Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂに接続されている。
【００３２】
したがって、電源入力端子２およびグランド入力端子３にてＤＣ電源からノイズフィルタ１に印加されるＤＣ電源は、後述するように、電源出力端子５およびグランド出力端子４上に現れ、第４および第３の導体ランド１６および１５ならびに第４および第３のスルーホール１２および１１を介して、Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂに供給される。
【００３３】
本実施の形態において、ＬＳＩチップ（負荷回路）２０は、回路基板６の上面上に表面実装されている。
【００３４】
ＬＳＩチップ２０は、電源端子２１およびグランド端子２２を備えている。
【００３５】
回路基板６は、ＬＳＩチップ２０の電源端子２１およびグランド端子２２にそれぞれ接続した第５および第６の導体ランド２３および２４をその表面上に備えている。第５および第６の導体ランド２３および２４は、回路基板６内に形成された第５および第６のスルーホール２５および２６を介して、Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂに接続されている。したがって、Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂ上のＤＣ電源は、ＬＳＩチップ２０に供給される。
【００３６】
仮に、稼動するＬＳＩチップ２０から高周波数のノイズ電流が発生してＯ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂを通って流れた場合には、Ｏ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂがＶＣＣ層７ａおよびＧＮＤ層８ａに接続することなく第４および第３のスルーホール１２および１１を介して電源出力端子５およびグランド出力端子４のみに接続しているため、ノイズ電流は電源出力端子５およびグランド出力端子４からノイズフィルタ１内に確実に流れ込む。そして、ノイズ電流は、ノイズフィルタ１にて削減または減衰される。
【００３７】
［実施の形態２］
図４を参照して、本発明の実施の形態２によるノイズフィルタ実装基板は、図３におけるグランド入力端子３およびグランド出力端子４が図４中参照符号３で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態１と同様の構成である。
【００３８】
本実施の形態によるノイズフィルタ実装基板は、図３に示された実施の形態１と同様に動作する。
【００３９】
［実施の形態３］
図５を参照して、本発明の実施の形態３によるノイズフィルタ実装基板は、別の回路基板１７上に搭載されたＬＳＩチップ２０にＤＣ電源を供給する。回路基板１７は、その上に搭載され、かつ、これに接続されたＬＳＩチップ２０の電源端子２１およびグランド端子２２を受容する導体ランド２７および２８を備えている。回路基板１７はさらに、その上面上に、導体ランド２７および２８にそれぞれ接続された他の導体ランド３０および２９を備えている。
【００４０】
本実施の形態において、回路基板６は、出力電源導体（図３における７ｂ）および出力グランド導体（図３における８ｂ）を、Ｏ−ＶＣＣ層およびＯ−ＧＮＤ層といった内部導体層としてではなく、出力電源導体ピン（Ｏ−ＶＣＣピン）１９および出力グランド導体ピン（Ｏ−ＧＮＤピン）１８という導体ピンとして、備えている。Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８は、第４および第３の導体ランド１６および１５上に起立している。
【００４１】
Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８は、回路基板１７内で、導体ランド３０および２９に接続されている。したがって、ＬＳＩチップ２０の電源端子２１およびグランド端子２２は、ＶＣＣ層７ａおよびＧＮＤ層８ａに接続することなく、Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８を介して、ノイズフィルタ１の電源出力端子５およびグランド出力端子４に接続している。
【００４２】
このため、ＤＣ電源からノイズフィルタ１の電源入力端子２およびグランド入力端子３に印加されるＤＣ電源は、ＬＳＩチップ２０に供給される。また、ＬＳＩチップ２０で発生した高周波数のノイズ電流は、ノイズフィルタ１内に確実に流れ込み、そこで減衰される。
【００４３】
本実施の形態において、回路基板１７が主基板としての回路基板６上に副基板として搭載され、そして、Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８が回路基板１７の側近を上方に延びると共に回路基板１７上の導体ランド３０および２９に接続される。
【００４４】
［実施の形態４］
図６を参照して、本発明の実施の形態４によるノイズフィルタ実装基板は、図５におけるグランド入力端子３およびグランド出力端子４が図６中参照符号３で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態３と同様の構成である。
【００４５】
本実施の形態によるノイズフィルタ実装基板は、図５に示された実施の形態３と同様に動作する。
【００４６】
［実施の形態５］
図７を参照して、本発明の実施の形態５によるノイズフィルタ実装基板は、Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８が上方に向かって起立していると共に、回路基板１７内を貫通し、回路基板１７上の導体ランド３０および２９に接続されている点以外は、実施の形態３と同様の構成である。これにより、副基板としての回路基板１７は、導体ランド３０および２９が回路基板６上の第３および第４の導体ランド１５および１６の真上に重畳するように、主基板としての回路基板６上に重畳される。
【００４７】
本実施の形態によるノイズフィルタ実装基板は、図５に示された実施の形態３と同様に動作する。
【００４８】
［実施の形態６］
図８を参照して、本発明の実施の形態６によるノイズフィルタ実装基板は、図７におけるグランド入力端子３およびグランド出力端子４が図８中参照符号３で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態５と同様の構成である。
【００４９】
本実施の形態によるノイズフィルタ実装基板は、図７に示された実施の形態５と同様に動作する。
【００５０】
［実施の形態７］
図９を参照して、本発明の実施の形態７によるノイズフィルタ実装基板は、ＶＣＣ層７ａおよびＧＮＤ層８ａならびにＯ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂが内部導体層としてではなく、回路基板６の対向する上下面上に表面層として形成されている点以外は、図３に示された実施の形態１と同様の構成である。
【００５１】
図９に示すように、ＶＣＣ層７ａおよびＯ−ＶＣＣ層７ｂは、回路基板６の上面上に、互いに離間して形成されている。これにより、ＶＣＣ層７ａは、回路基板６の上面上の第１の導体ランド１３に接続されている。Ｏ−ＶＣＣ層７ｂは、回路基板６の上面上の第４および第５の導体ランド１６および２３に接続されている。
【００５２】
他方、ＧＮＤ層８ａおよびＯ−ＧＮＤ層８ｂは、回路基板６の下面（裏面、背面）上に、互いに離間して形成されている。回路基板６の下面上のＧＮＤ層８ａは、回路基板６の上面上の第２の導体ランド１４に、スルーホール１０を介して、接続されている。回路基板６の下面上のＯ−ＧＮＤ層８ｂは、回路基板６の上面上の第３および第６の導体ランド１５および２４それぞれに、スルーホール１１および２６を介して、接続されている。
【００５３】
本実施の形態の構造においてはまた、ＤＣ電源は、回路基板６の対向面上の表面層としてのＶＣＣ層７ａおよびＧＮＤ層８ａを介して、ノイズフィルタ１の電源入力端子２およびグランド入力端子３に印加される。そして、ＤＣ電源は、ＬＳＩチップ２０の電源出力端子５およびグランド出力端子４から、回路基板６の上下面上の表面層としてのＯ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂに取り出され、そこからＬＳＩチップ２０に供給される。
【００５４】
仮に、稼動するＬＳＩチップ２０から高周波数のノイズ電流が発生してＯ−ＶＣＣ層７ｂおよびＯ−ＧＮＤ層８ｂに流れた場合には、ノイズ電流は、ノイズフィルタ１内に確実に流れ込み、そこで減衰される。
【００５５】
［実施の形態８］
図１０を参照して、本発明の実施の形態８によるノイズフィルタ実装基板は、図９におけるグランド入力端子３およびグランド出力端子４が図１０中参照符号３で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態７と同様の構成である。
【００５６】
本実施の形態によるノイズフィルタ実装基板は、図９に示された実施の形態７と同様に動作する。
【００５７】
［実施の形態９］
図１１を参照して、本発明の実施の形態９によるノイズフィルタ実装基板は、図５に示された実施の形態３の変形例であるが、図１０に示された実施の形態８と同様にＶＣＣ層７ａおよびＧＮＤ層８ａが内部導体層としてではなく表面層として形成されている点以外は、実施の形態３に似た構造である。
【００５８】
本実施の形態によるノイズフィルタ実装基板は、図５および図１０に示された実施の形態３および８と同様に動作する。
【００５９】
［実施の形態１０］
図１２を参照して、本発明の実施の形態１０によるノイズフィルタ実装基板は、図１１におけるグランド入力端子３およびグランド出力端子４が図１２中参照符号３で示される単一のグランド端子を形成するように結合されている点以外は、実施の形態９と同様の構成である。
【００６０】
本実施の形態によるノイズフィルタ実装基板は、図１１に示された実施の形態９と同様に動作する。
【００６１】
［実施の形態１１］
図１３を参照して、本発明の実施の形態１１によるノイズフィルタ実装基板は、図７に示された実施の形態５の変形例であり、実施の形態５に似た構造である。即ち、Ｏ−ＶＣＣピン１９およびＯ−ＧＮＤピン１８は、回路基板１７内を貫通している。
【００６２】
［実施の形態１２］
図１４を参照して、本発明の実施の形態１２によるノイズフィルタ実装基板は、図１３に示された実施の形態１１の変形例であるが、図１３におけるグランド入力端子３およびグランド出力端子４が図１４中参照符号３で示される単一のグランド端子を形成するように結合されている。
【００６３】
実施の形態１１および１２によるノイズフィルタ実装基板は、図１１に示された実施の形態９と同様に動作する。
【００６４】
次に、以上説明してきた実施の形態で用いられているノイズフィルタ１の例を、図１５を参照して以下に説明する。
【００６５】
図１５に示されたノイズフィルタ１は、分布定数型であり、３端子または４端子型の二ポート分布定数型キャパシタとして構成されている。ノイズフィルタ１は、「ストリップライン」と呼ばれる伝送線路構造中に形成されたキャパシタを備えている。このキャパシタは、対向する両端部以外が対向する誘電体部材１ｂ間に挟まれた平坦な金属板またはストリップ１ａを有している。対向する誘電体部材１ｂは、折り畳まれてなる対向する酸化層間に、さらに挟まれている。そして、グラファイト／銀ペースト層１ｄを酸化層１ｃ上にコーテイング後に、分布定数型キャパシタ素子を形成すべく硬化されている。ストリップ１ａの両端部は、誘電体部材１ｂ、酸化層１ｃ、およびグラファイト／銀ペースト層１ｄからなる重畳層の外に露出している。このキャパシタ素子は、チップ型のノイズフィルタにすべく被覆ハウジングとしてのプラスチック樹脂でモールドされる。被覆ハウジングは、入力端子２および出力端子５ならびにグランド端子３および４を備えている。モールディング前に予め、入力端子２および出力端子５はストリップ１ａの対向する両端部に接続され、グランド端子３および４はグラファイト／銀ペースト層１ｄに接続される。尚、図４に示された３端子ノイズフィルタ１を得るべく、二つのグランド端子３および４に代えて、単一のグランド端子３が形成されてもよい。
【００６６】
このような分布定数型のノイズフィルタ１は、高周波的には、図１６および図１７に示された等価回路で表される。図１６および図１７に示されたこれら回路はそれぞれ、４端子構造および３端子構造に対応している。他の例として、ノイズフィルタは、一方のポート２−３および他方のポート５−４または５−３を備えた二ポートフィルタ回路を形成すべく、Ｌ部分およびＣ部分を有していてもよい。
【００６７】
当業者にとっては理解できることであるが、高周波数信号またはノイズ電流が二ポートのうちの一方に入力されても、ノイズ電流は、フィルタによって減衰されると共に、二ポートのうちの他方から出力されることはない。
【００６８】
さらに、入力端子２と出力端子５との間は、直流的には、ダイレクトに接続されている。グランド端子３および４間もまた、直流的には、ダイレクトに接続されている。したがって、ポート２−３およびポート５−４（または５−３）をそれぞれＤＣ電源および負荷回路に接続することにより、直流電源はノイズフィルタ１を通って負荷回路に供給される一方、負荷回路からの高周波ノイズ電流はノイズフィルタ１で減衰される。
【００６９】
このようなノイズフィルタは、前述した特願２００１−２５９４５３号で提案され、その明細書および図面に詳細が記述されており、本明細書とインコーポレートされて参照し得るため、ここでのさらなる詳細な説明は省略する。
【００７０】
本発明に使用されるノイズフィルタ１は上記既出願に記載されたものに限定されるものではなく、二ポートのうちのいずれか一方のポートから入力される高周波ノイズ電流を減衰できると共に、一方のポートから他方のポートにＤＣ電源を伝達できるのであれば、他の二ポートノイズフィルタであってもよい。
【００７１】
図１８は、図３に示された実施の形態１によるノイズフィルタ実装基板の周波数に応じたノイズ減衰効果を示す。太線が減衰効果を示している。比較例として、細線は、図１に示された従来のノイズフィルタ実装基板の周波数に応じたノイズ減衰効果を示している。
【００７２】
図１８から分かるように、本発明によるノイズフィルタ実装基板のノイズ減衰効果は、広い周波数範囲に亘って従来のノイズフィルタ実装基板に比べて優れている。特に、本発明によるノイズフィルタ実装基板は、およそ１０ＭＨｚ以上の周波数範囲において非常にノイズ減衰効果に優れている。
【００７３】
以上、本発明について、実施の形態に即して説明したが、本発明はこれら実施の形態に限定されるものではなく、種々の変形例をとることができることは、云うまでもない。
【図面の簡単な説明】
【００７４】
【図１】負荷回路にＤＣ電源を供給するための既存のノイズフィルタ実装基板を示す概略的な断面図である。
【図２】従来の特許文献において提案されている他のノイズフィルタを用いた回路基板を示す概略的な断面図である。
【図３】本発明の実施の形態１によるノイズフィルタ実装基板を示す概略的な断面図である。
【図４】本発明の実施の形態２によるノイズフィルタ実装基板を示す概略的な断面図である。
【図５】本発明の実施の形態３によるノイズフィルタ実装基板を示す概略的な断面図である。
【図６】本発明の実施の形態４によるノイズフィルタ実装基板を示す概略的な断面図である。
【図７】本発明の実施の形態５によるノイズフィルタ実装基板を示す概略的な断面図である。
【図８】本発明の実施の形態６によるノイズフィルタ実装基板を示す概略的な断面図である。
【図９】本発明の実施の形態７によるノイズフィルタ実装基板を示す概略的な断面図である。
【図１０】本発明の実施の形態８によるノイズフィルタ実装基板を示す概略的な断面図である。
【図１１】本発明の実施の形態９によるノイズフィルタ実装基板を示す概略的な断面図である。
【図１２】本発明の実施の形１０態によるノイズフィルタ実装基板を示す概略的な断面図である。
【図１３】本発明の実施の形態１１によるノイズフィルタ実装基板を示す概略的な断面図である。
【図１４】本発明の実施の形態１２によるノイズフィルタ実装基板を示す概略的な断面図である。
【図１５】図２〜図１４において用いられるノイズフィルタの斜視図であり、ノイズフィルタ素子の構造を示している。
【図１６】図１５のノイズフィルタの等価回路図であり、４端子型の場合を示す。
【図１７】図１５のノイズフィルタの他の等価回路図であり、３端子型の場合を示す。
【図１８】図３の実施の形態１によるノイズフィルタ実装基板の周波数に応じたノイズ減衰効果を、図１の従来のノイズフィルタ実装基板の周波数に応じたノイズ減衰効果と比較して示すグラフである。
【符号の説明】
【００７５】
１    ノイズフィルタ
１ａ  ストリップ（金属板）
１ｂ  誘電体部材
１ｄ  グラファイト／銀ペースト層
１ｃ  酸化層
２    電源入力端子（入力端子）
３    グランド入力端子（グランド端子）
４    グランド出力端子（グランド端子）
５    電源出力端子（出力端子）
６、１７    回路基板
７    電源ライン導体層（ＶＣＣ層）
７ａ  電源ライン導体層（ＶＣＣ層）
７ｂ  出力電源導体層（Ｏ−ＶＣＣ層）
８    グランド導体層（ＧＮＤ層）
８ａ  グランド導体層（ＧＮＤ層）
８ｂ  出力グランド導体層（Ｏ−ＧＮＤ層）
９〜１２    第１〜第４のスルーホール
１３〜１６    第１〜第４の導体ランド
１８    出力グランド導体ピン（Ｏ−ＧＮＤピン）
１９    出力電源導体ピン（Ｏ−ＶＣＣピン）
２０    負荷回路（ＬＳＩチップ）
２１    電源端子
２２    グランド端子
２３、２４    第５、第６の導体ランド
２５、２６    第５、第６のスルーホール
２７〜３０    導体ランド
【図１】
2006332698.tif 000003
【図２】
2006332698.tif 000004
【図３】
2006332698.tif 000005
【図４】
2006332698.tif 000006
【図５】
2006332698.tif 000007
【図６】
2006332698.tif 000008
【図７】
2006332698.tif 000009
【図８】
2006332698.tif 000010
【図９】
2006332698.tif 000011
【図１０】
2006332698.tif 000012
【図１１】
2006332698.tif 000013
【図１２】
2006332698.tif 000014
【図１３】
2006332698.tif 000015
【図１４】
2006332698.tif 000016
【図１５】
2006332698.tif 000017
【図１６】
2006332698.tif 000018
【図１７】
2006332698.tif 000019
【図１８】
2006332698.tif 000020