(57)【要約】【課題】不揮発性であって、かつ情報の書き換えが可能であり、また、作製が簡単であり、スイッチング特性に優れ、動作電圧の低い記憶素子、記憶装置および半導体装置を安価で提供することを課題とする。【解決手段】第１の導電層と、前記第１の導電層に対向する第２の導電層と、第１の導電層と第２の導電層間に設置された有機化合物層を有し、前記有機化合物層は、少なくとも一種の側鎖にアミド基を有する高分子材料を用いた記憶素子を提供する。【選択図】図１
2006332630.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極と、前記一対の電極間に設置された有機化合物層を有し、前記有機化合物層は、少なくとも一種の側鎖にアミド基を有する高分子材料を含むこと
を特徴とする記憶素子。
【請求項２】
請求項１において、前記高分子材料の主鎖の構造は、９０％以上の規則性を有していること
を特徴とする記憶素子。
【請求項３】
請求項１または２において、前記高分子材料は、一定の周期で側鎖にアミド基を有し、一定の周期で選ばれた側鎖のアミド基間に、分子内水素結合が形成されていること
を特徴とする記憶素子。
【請求項４】
請求項３において、前記分子内水素結合が高分子主鎖に沿って集積化し、高分子鎖を形成していること
を特徴とする記憶素子。
【請求項５】
請求項１乃至４のいずれか一において、前記アミド基の方向を一対の電極間に電圧をかけて制御することで高分子材料の分極の方向を制御することを
特徴とする記憶素子。
【請求項６】
請求項１乃至５のいずれか一において、該高分子材料は、一般式（１）で表されるポリアクリル酸アミド誘導体であること
を特徴とする記憶素子。
【化１】
2006332630.tif 000008
【請求項７】
請求項６において、前記ポリアクリル酸アミド誘導体の主鎖は９０％以上のアイソタクティシチーを有していることを特徴とする記憶素子。
【請求項８】
請求項１乃至５のいずれか一において、該高分子材料は、一般式（２）で表されるポリメタクリル酸アミド誘導体であること
を特徴とする記憶素子。
【化２】
2006332630.tif 000009
【請求項９】
請求項８において、前記ポリメタクリル酸アミド誘導体の主鎖は９０％以上のアイソタクティシチーを有していることを特徴とする記憶素子。
【請求項１０】
請求項１乃至５のいずれか一において、該高分子材料は、一般式（３）で表されるポリプロパルギルアミド誘導体であること
を特徴とする記憶素子。
【化３】
2006332630.tif 000010
【請求項１１】
請求項１０において、前記ポリプロパルギルアミド誘導体の主鎖は９０％以上のシスの立体規則性を有していることを特徴とする記憶素子。
【請求項１２】
請求項１１において、前記ポリプロパルギルアミド誘導体は、プロパルギルアミドをロジウム触媒、あるいは鉄触媒を用いて重合することで合成されていることを特徴とする記憶素子。
【請求項１３】
第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、
記憶素子部を備えたメモリセルと、
前記複数のメモリセルからなるメモリセルアレイとを有し、
前記記憶素子部は、前記ビット線を構成する導電層と有機化合物層と前記ワード線を構成する導電層との積層構造からなり、
前記有機化合物層は少なくとも一種の側鎖にアミド基を有する高分子材料を含むこと
を特徴とする半導体装置。
【請求項１４】
請求項１３において、前記高分子材料は、一般式（４）で表されるポリアクリル酸アミド誘導体であること
を特徴とする半導体装置。
【化４】
2006332630.tif 000011
【請求項１５】
請求項１３において、前記高分子材料は、一般式（５）で表されるポリメタクリル酸アミド誘導体であること
を特徴とする半導体装置。
【化５】
2006332630.tif 000012
【請求項１６】
請求項１３において、前記高分子材料は、一般式（６）で表されるポリプロパルギルアミド誘導体であること
を特徴とする半導体装置。
【化６】
2006332630.tif 000013
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に記憶回路に有機化合物を用いることによりデータを記憶、消去、書き換え可能な半導体装置に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。
【０００３】
現在実用化されているこれらの半導体装置の多くは、Ｓｉ基板等の半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的に、半導体装置に設けられる記憶回路として、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。
【０００５】
不揮発性メモリのうち、ユーザーが自由に情報の書込み、消去ができるのはＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ＦｅＲＡＭである。近年の情報技術の発展に伴ない、より膨大なデータを高速で記憶、消去、読み出し可能なメモリが要求されており、これらの不揮発性メモリの小型化、低価格化、集積化が重要課題である。しかし、ＥＰＲＯＭは情報を消去するためには紫外線を用いる必要があるという欠点を有している。ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。これに対してＦｅＲＡＭは強誘電体薄膜材料を用いるものであり、Ｓｉプロセスに用いられる材料、プロセスと両立できることから、特性的に優れるのみならず、低価格化の可能性を有している。しかし、このＦｅＲＡＭの実用化は大幅に遅れており、これは強誘電体を薄膜化することの技術的困難さに起因している。
【０００６】
このような観点から近年、強誘電性を有する高分子材料を用いた記憶素子が検討されている。これは高分子材料はスピンコーティング、インクジェット法、ディップコート法、ＬＢ法、印刷法、スプレー法などの湿式法で容易に成膜でき、膜質の良い薄膜を与えることができるためである。また、膜厚の制御も容易である。このため、高分子材料を用いることで、強誘電体の薄膜化に関る技術的困難さを解決することが可能である。
【０００７】
これまでに検討されてきた高分子材料としては、ポリビニリデンフルオライド（以下、ＰＶＤＦと記す）、ビニリデンフルオライドとトリフルオロエチレンとの共重合体（以下、Ｐ（ＶＤＦ／ＴｒＦＥ）と記す）、ポリビニルフルオライド（ＰＶＦと記す）、ポリアクリロニトリル、ナイロン、ジシアノエチレンとアクリル酸エステルとの共重合体、ジシアノエチレンとメタクリル酸エステルとの共重合体、ポリパラキシリレン、芳香族ポリアミド、ポリスルホンなどが挙げられる。これらの材料が強誘電性を発現するのは、分極率の高い結合が有する永久双極子が形成する分極に起因する。
【０００８】
分極率の高い結合としては、大まかには以下の二通りに分類される。一つは、フッ素やシアノ基など、電子吸引性の高い置換基と炭素との結合であり、結合自体に大きな双極子モーメントを有するものである。例としては、ＰＶＤＦやＰ（ＶＤＦ／ＴｒＦＥ）、ＰＶＦ、ポリアクリロニトリルなどに、この結合が含まれる。もう一つは、アミド基同士の水素結合である。アミド基自体は大きな電子吸引性を示すが、アミド基同士が水素結合を形成することで、大きな双極子モーメントを生み出すことができる。これを利用したものとしては、芳香族ポリアミドやナイロンである。これらの結合によって生まれる双極子モーメントは電場によって反転させることができ、また、電場を除去した後も分極が残留するため、双極子モーメントの方向の違いを１と０の情報として区別することで、不揮発性で、かつ書き換え可能な記憶素子、記憶装置への芳香族ポリアミドやナイロンの応用が潜在的に可能である。
【０００９】
しかし、電場によって分極の向きを変えるためには、高分子鎖が回転する必要がある。後者の水素結合を利用するものでは、水素結合は分子内だけでなく、分子間にも形成されており、この分子間水素結合は高分子鎖の回転を阻害する。このため、良好なスイッチング特性が得られない。一方、前者のタイプのポリマーでは、スイッチング特性は良いもの、高い動作電圧が必要であり、高分子膜の膜厚を薄くする必要がある。しかし、薄膜化することでスイッチングが緩やかになり、分極反転の完了時間が長くなる。これは、記憶素子への書込み、記憶の消去に要求される時間が長くなることを意味する。このように、強誘電性高分子材料を利用する記憶素子の開発には、解決すべき難題が多い。
【００１０】
上記の実情を鑑み、本発明は、不揮発性であって、かつ情報の書き換えが可能であり、また、作製が簡単であり、スイッチング特性に優れ、動作電圧の低い記憶素子、記憶装置および半導体装置を安価で提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明では以下の手段を講ずる。
【００１２】
本発明の記憶素子では、第１の導電層と、前記第１の導電層に対向する第２の導電層と、前記第１の導電層と第２の導電層間に設置された有機化合物層を有し、前記有機化合物層は、少なくとも一種の側鎖にアミド基を有する高分子材料を含むことを特徴とする。ここで、前記高分子材料は、主鎖の構造の規則性が９０％以上の規則性を有していることが好ましい。また本発明の記憶素子において、前記高分子材料は、一定の周期で側鎖にアミド基を有し、前記高分子材料は、一定の周期で選ばれた側鎖のアミド基間に分子内水素結合が形成されていることを特徴とする。また、一定の周期で選ばれた前記側鎖アミド基は水素結合によって高分子主鎖に沿って集積化することで、高分子鎖を形成していることが望ましい。また本発明の記憶素子では、高分子主鎖に沿って集積化したアミド基の方向を一対の電極間に電圧をかけて制御することで情報の記憶を行うことを特徴としている。
【００１３】
また、本発明の半導体装置は、第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子部を備えたメモリセルと、前記複数のメモリセルからなるメモリセルアレイとを有し、前記記憶素子部は、前記ビット線を構成する導電層と有機化合物層と前記ワード線を構成する導電層との積層構造からなることを特徴とする。ここで、前記有機化合物層は少なくとも一種の側鎖にアミド基を有する高分子材料を含むことを特徴とする。さらに、前記高分子材料は、主鎖の構造の規則性が９０％以上の規則性を有していることが好ましく、前記高分子材料は、一定の周期で側鎖にアミド基を有し、一定の周期で選ばれた高分子側鎖のアミド基間に分子内水素結合が形成されていることを特徴とする。また、一定の周期で選ばれた前記側鎖アミド基は水素結合によって高分子主鎖に沿って集積化することで、高分子鎖を形成していることが望ましい。また本発明の半導体装置では、高分子主鎖に沿って集積化したアミド基の方向を一対の電極間に電圧をかけて制御することで情報の記憶を行うことを特徴としている。
【発明の効果】
【００１４】
本発明を用いることによって、任意にデータを書き込みでき、かつ消去、書き換えができる記憶素子、記憶装置を提供することができる。また、本発明を用いることによって、微細な構造を有する安価な半導体装置を提供することが可能となる。
【００１５】
また、本発明の記憶素子および記憶装置は、特に側鎖のアミド基が水素結合を有する有機化合物を用いていることで、よりスイッチング特性に優れた記憶素子、記憶装置を提供することができる。また、動作電圧の低い記憶素子、記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００１７】
（実施の形態１）
本実施の形態では、二つの導電層の間に有機化合物が設置された記憶装置（以下、有機メモリと記す）の一構成例に関して図面を用いて説明する。
【００１８】
本発明に関わる記憶素子は、図１（Ａ）に示すように、第１の導電層２７と、有機化合物層２９と、第２の導電層２８とからなり、基板３０上に設けられている。
【００１９】
まず基板３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【００２０】
基板３０上には、第１の導電層２７が設けられる。また、該第１の導電層２７上に、有機化合物層２９が設置され、該有機化合物層２９上に、第２の導電層２８が設けられる。第１の導電層２７と第２の導電層２８としては、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。
【００２１】
また、透明導電材料を用いてもよい。透明導電材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などや、その他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成することができる。
【００２２】
第１の導電層２７と第２の導電層２８の二つの電極間に有機化合物層２９が設置される。なお、ここでいう有機化合物層とは、有機化合物からなる層であり、前記有機化合物は側鎖にアミド基を有す高分子材料である。具体的には、下記一般式（１）で表されるポリアクリルアミドおよびその誘導体、下記一般式（２）で表されるポリメタクリルアミドおよびその誘導体、下記一般式（３）で表されるポリプロパルギルアミドおよびその誘導体が好例である。
【００２３】
【化１】
2006332630.tif 000003
【化２】
2006332630.tif 000004
【化３】
2006332630.tif 000005
【００２４】
特に主鎖の立体規則性が高度に制御された高分子が好例である。例えばポリアクリルアミド誘導体、ポリメタクリルアミド誘導体では、主鎖のタクティシチー（シンジオタクチック、ヘテロタクチック、アイソタクチック）が９０％以上で制御されたものが好ましい。
高いシンジオタクティシチーを有するものは、アクリル酸エステルやメタクリル酸エステルを希土類触媒によって重合し、その後一級アミンと高分子反応を行うことによって合成できる。高いアイソタクティシチーを有するものは、例えば、エーテルなどの低極性溶媒中、該モノマーをグリニャール試薬で重合することによって合成できる。一方、ポリプロパルギルアミド誘導体では、主鎖の幾何構造（シス、トランス）が高度に制御されたものが好例である。特にシスに制御されたものが好ましく、これらのポリマーは対応するモノマー（プロパルギルアミド誘導体）をロジウム触媒、あるいは鉄触媒で重合することによって得られる。
【００２５】
主鎖の立体規則性を高度に規制することで、主鎖はらせん構造などの特異的、かつ規則的な立体構造をとることができる。その結果、側鎖も規則的に配置され、側鎖にアミド基が導入されている場合には、アミド基は分子間水素結合よりも分子内水素結合を優先的に形成する。そのため、高分子鎖の回転が阻害されにくくなり、良好なスイッチング特性を得ることができる。また、高度に主鎖の規則性を制御することによって、周期的に選ばれたアミド基が水素結合によって、さらに高分子鎖を形成することが可能である。このような特異的かつ規則的な立体構造を取るためには主鎖の立体規則性が高度に規制されることが必要であり、９０％以上の立体規則性を有することが好ましい。具体的な例としてポリプロパルギルアミド誘導体を、下記一般式（４）に示す。
【００２６】
【化４】
2006332630.tif 000006
【００２７】
上記一般式（４）に示すように、ｎ番目のアミド基とｎ＋２番目のアミド基が水素結合を形成する。すなわち、１，３，５，７、、、番目の側鎖アミド基が分子内で水素結合を形成し、水素結合からなる高分子鎖を主鎖に沿って形成する。同様に、２，４，６，８，１０、、、番目の側鎖アミド基が分子内で水素結合を形成し、水素結合からなる高分子鎖を主鎖に沿って形成する。その結果、二本の水素結合高分子鎖が、主鎖の軸に沿って形成されることになる。これらの各水素結合高分子鎖では、アミド基の方向は同一方向を向いているため、主鎖軸に沿って巨大な双極子モーメントが形成される。外部から電界を掛けることでアミド基の方向が制御されるため、外部電界の方向を変えることで、巨大な双極子モーメントの向きを変えることができ、巨大な残留分極を与えることが可能である。また、外部電界の方向を変えた場合、一つのアミド基が向きを変えることで連鎖的にアミド基の向きが変るので、良好なスイッチング特性が達成できる。なお、有機化合物層は単層又は積層、混合層であってもよい。
【００２８】
第２の導電層２８を覆うように保護膜として絶縁層３１を設けても良い。絶縁層３１としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料等の単層構造またはこれらの積層構造を用いることができる。他にも、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層構造で形成する。また、無機材料と有機材料を積層させて設けてもよい。シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基とフルオロ基とを用いてもよい。
【００２９】
なお、図１（Ａ）に示した構成はあくまで一例であり、この構成に限られない。上記構成と異なる場合に関して図２（Ａ）に示す。
【００３０】
図１（Ａ）では、第１の導電層２７を覆うように全面に有機化合物層２９を形成しているが、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するため、各メモリセルに設けられた有機化合物層間に絶縁層３２を設けてもよい（図２（Ａ））。つまり、各メモリセル４０ごとに有機化合物層３８を選択的に設ける。この場合、液滴吐出法や印刷法を用いて有機化合物層を各メモリセルに選択的に形成することによって効率よく設けることができる。
【００３１】
また、第１の導電層２７を覆って有機化合物層２９を設ける際に、第１の導電層２７間の段差により生じる有機化合物層２９の段切れや各メモリセル間における横方向への電界の影響を防止するために第１の導電層２７の端部を覆うように、第１の導電層２７間に絶縁層３７を設けてもよい（図２（Ｂ））。この場合、液滴吐出法を用いることによって、複数の第１の導電層２７間に選択的に絶縁層３７を形成することができる。
【００３２】
また、図１（Ａ）の構成において、第１の導電層２７と有機化合物層２９との間に、整流性を有する素子を設けてもよい（図２（Ｃ））。整流性を有する素子とは、ゲート電極とドレイン電極を接続したダイオードである。ここでは、半導体層３４、３５を含むＰＮ接合ダイオードを設けた場合を示す。半導体層３４、３５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、整流性を有する素子は、有機化合物層２９と第２の導電層２８との間に設けてもよい。
【００３３】
また、図１（Ｂ）では基板３０上に記憶素子部３９を設ける構成を示したが、これに限られず、基板３０上に薄膜トランジスタ（ＴＦＴ）７７９を設けてその上に記憶素子部３９を形成してもよいし（図２（Ｄ））、基板３０としてＳｉ等の半導体基板やＳＯＩ基板を用いて基板をチャネル部として電界効果トランジスタ（ＦＥＴ）７７８を形成しその上に記憶素子部３９を形成してもよい（図２（Ｅ））。なお、ここでは、記憶素子部３９を薄膜トランジスタ７７９上または電界効果トランジスタ７７８上に形成する例を示したが、記憶素子部３９と薄膜トランジスタ７７９または電界効果トランジスタ７７８を貼り合わせることによって設けてもよい。この場合、記憶素子部３９と薄膜トランジスタ７７９または電界効果トランジスタ７７８は、別工程で作製し、その後、導電性フィルム等を用いて貼り合わせることによって設けることができる。また、薄膜トランジスタ７７９または電界効果トランジスタ７７８の構成は、公知のものであればどのような構成を用いてもよい。
【００３４】
このように、本実施の形態では、記憶素子部の有機化合物層として側鎖にアミド基を有す高分子材料を液滴吐出法、印刷法またはスピンコート法により設けることができるため、作製が単純であり安価な記憶装置または半導体装置を作製することができる。また、本実施の形態で示した有機メモリは、より微細な構造を作製することが可能であるため、大きい容量を有する記憶装置または半導体装置を得ることができる。これらの構成により、スイッチング特性に優れ、駆動電圧の低い、また、生産性の高い記憶素子を提供することができる。
【００３５】
（実施の形態２）
本実施の形態では、記憶素子部に有機化合物層を含んだ記憶回路（以下、有機メモリとも記す）の一構成例に関して図面を用いて説明する。より具体的には、記憶回路の構成がパッシブマトリクス型の場合に関して示す。
【００３６】
図３（Ａ）に示したのは本発明の半導体装置の一構成例であり、メモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、カラムデコーダ２６ａと読み出し回路２６ｂとセレクタ２６ｃを有するビット線駆動回路２６、ロウデコーダ２４ａとレベルシフタ２４ｂを有するワード線駆動回路２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２３を有している。なお、ここで示す記憶回路１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００３７】
メモリセル２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の導電層と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【００３８】
メモリセルアレイ２２の上面構造の一例に関して図３（Ｂ）に示す。
【００３９】
メモリセルアレイ２２は、第１の方向に延びた第１の導電層２７と、第１の導電層２７を覆って設けられた有機化合物層と、第１の方向と垂直な第２の方向に延びた第２の導電層２８とを有している。また、第１の導電層２７と第２の導電層２８との間に有機化合物層が設けられている。なお、第１の導電層２７はワード線Ｗｙに、第２の導電層２８はビット線Ｂｘにそれぞれ対応している。
【００４０】
次に、上記構成を有する有機メモリの作製方法に関して図４を用いて説明する。なお、図４では、図３（Ｂ）に示したメモリセルアレイ２２におけるＡ−Ｂ間の断面構造を例に挙げて示す。
【００４１】
まず、基板３０上に導電性を有する組成物を選択的に吐出することによって、第１の導電層２７を形成する（図４（Ａ））。また、第１の導電層２７は、液滴吐出法に限らず、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成してもよい。
【００４２】
次に、第１の導電層２７を覆うように有機化合物層２９を形成する（図４（Ｂ））。有機化合物層２９は、液滴吐出法、印刷法またはスピンコート法を用いて形成することができる。これらの方法を用いることによって作業効率を向上することができる。
【００４３】
次に、有機化合物層２９上に導電性を有する組成物を選択的に吐出することによって、第２の導電層２８を形成する（図４（Ｃ））。また、第２の導電層２８は、上記第１の導電層２７で示したように他の方法を用いて形成することができる。また、第２の導電層２８は、第１の導電層２７と異なる方法を用いて形成してもよい。第１の導電層２７と有機化合物層２９と第２の導電層２８との積層構造により記憶素子部３９が形成される。
【００４４】
次に、第２の導電層２８を覆うように保護膜として絶縁層３１を設ける（図４（Ｄ））。
【００４５】
以上の工程により、パッシブマトリクス型の記憶回路を有する半導体装置を形成することができる。次に、上述した各工程で用いる材料等に関して具体的に説明を行う。
【００４６】
基板３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【００４７】
第１の導電層２７と第２の導電層２８としては、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００４８】
他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。また、透明導電材料を用いてもよい。透明導電材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などや、その他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成することができる。
【００４９】
有機化合物層２９は、側鎖にアミド基を有す高分子材料からなる層を単層または積層構造で設ける。具体的には、ポリアクリルアミドおよびその誘導体、ポリメタクリルアミドおよびその誘導体、ポリプロパルギルアミドおよびその誘導体が好例である。特に主鎖の立体規則性が高度に制御された高分子が好例である。例えばポリアクリルアミド誘導体、ポリメタクリルアミド誘導体では、主鎖のタクティシチー（シンジオタクチック、ヘテロタクチック、アイソタクティク）が９０％以上で制御されたものが好ましい。これらの材料は、スピンコート法、液滴吐出法または印刷法等を用いて形成することができる。
【００５０】
絶縁層３１としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料等の単層構造またはこれらの積層構造を用いることができる。他にも、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層構造で形成する。また、無機材料と有機材料を積層させて設けてもよい。
【００５１】
このように、本実施の形態では、記憶素子部の有機化合物層として側鎖にアミド基を有する高分子材料を液滴吐出法、印刷法またはスピンコート法により設けることができるため、作製が単純であり安価な記憶装置または半導体装置を作製することができる。また、本実施の形態で示した有機メモリは、より微細な構造を作製することが可能であるため、大きい容量を有する記憶装置または半導体装置を得ることができる。
【００５２】
なお、図４に示した構成はあくまで一例であり、この構成に限られない。
【００５３】
（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する半導体装置について説明する。具体的には、記憶回路の構成がアクティブマトリクス型の場合に関して示す。
【００５４】
図５（Ａ）に示したのは本実施の形態で示す有機メモリの一構成例であり、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２２３を有している。なお、ここで示す記憶回路２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００５５】
メモリセル２２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線２３１と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線２３２と、トランジスタ２４０と、記憶素子部２４１とを有する。記憶素子部２４１は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。
【００５６】
メモリセルアレイ２２２の上面構造の一例に関して図５（Ｂ）に示す。
【００５７】
メモリセルアレイ２２２は、第１の方向に延びた第１の配線２３１と、第１の方向と垂直な第２の方向に延びた第２の配線２３２とがマトリクス状に設けられている。また、第１の配線はトランジスタ２４０のソースまたはドレイン電極に接続されており、第２の配線はトランジスタ２４０のゲート電極に接続されている。さらに、第１の配線と接続されていないトランジスタ２４０のソースまたはドレイン電極に第１の導電層２４３が接続され、第１の導電層２４３と有機化合物層と第２の導電層との積層構造によって記憶素子部が設けられている。
【００５８】
次に、上記構成を有する有機メモリの作製方法に関して図６を用いて説明する。なお、図６では、図５（Ｂ）に示したメモリセルアレイ２２２におけるａ−ｂ間の断面図およびビット線駆動回路２２６に含まれるＣＭＯＳ回路の断面構造を示している。
【００５９】
まず、基板２３０上に記憶素子部のスイッチング素子として機能する複数のトランジスタ２４０およびビット線駆動回路２２６が含むＣＭＯＳ回路を構成するトランジスタ２４８を形成する。その後、トランジスタ２４０のソース領域またはドレイン領域と電気的に接続するようにソース電極またはドレイン電極を形成する（図６（Ａ））。なお、ここでは、トランジスタ２４０のソース電極またはドレイン電極の一方が第１の導電層２４３としての機能を有する。また、第１の導電層２４３とソースまたはドレイン電極の材料の材料が異なる場合等には、ソースまたはドレイン電極を形成した後に、第１の導電層２４３を別途形成すればよい。第１の導電層は、蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。
【００６０】
次に、第１の導電層２４３の端部を覆うように保護膜として機能する絶縁層２４９を形成する（図６（Ｂ））。絶縁層２４９は、液滴吐出法、印刷法またはスピンコート法を用いて形成することができる。
【００６１】
次に、第１の導電層２４３上に有機化合物層２４４を形成する（図６（Ｃ））。なお、有機化合物層２４４は、図６（Ｃ）に示すように全面に形成してもよいし、各メモリセルに設けられる有機化合物層が分離するように選択的に形成してもよい。有機化合物層２４４は、液滴吐出法、印刷法またはスピンコート法等を用いて形成することができる。図６（Ｃ）に示すように、基板２３０の上方の全面に有機化合物層２４４を設ける場合には、液滴吐出法、印刷法またはスピンコート法等を用いることができるが、特にスピンコート法を用いることによって作業効率を向上させることができる。また、メモリセルアレイ２２２の部分だけに選択的に有機化合物層２４４を設ける場合には、液滴吐出法や印刷法を用いて行うことによって、材料の利用効率を向上させることができる。
【００６２】
また、スピンコート法を用いた場合であっても、あらかじめメモリセルアレイ２２２以外の部分にマスクを設けておくか、または全面に形成した後にフォトリソグラフ工程等を用いることにより選択的に有機化合物層を設けることができる。どの方法を用いるかは実施者が適宜選択すればよい。
【００６３】
次に、有機化合物層２４４上に第２の導電層２４５を形成する（図６（Ｄ））。第２の導電層２４５は、上記第１の導電層と同様に蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。また、第１の導電層２４３と第２の導電層２４５は異なる方法を用いて形成してもよい。第１の導電層２４３と有機化合物層２４４と第２の導電層２４５との積層構造により記憶素子部２４１が形成される。
【００６４】
次に、第２の導電層２４５を覆うように保護膜として機能する絶縁層２５６を設ける（図６（Ｅ））。絶縁層２５６は、液滴吐出法、印刷法またはスピンコート法等を用いて単層または積層構造で形成することができる。
【００６５】
以上の工程により、アクティブマトリクス型の記憶回路を有する半導体装置を形成することができる。続いて、各工程で用いる材料等に関して具体的に説明を行う。
【００６６】
基板２３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板２３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【００６７】
トランジスタ２４０は、スイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。例えば、ガラスや可撓性を有する基板上に薄膜トランジスタ（ＴＦＴ）を形成してもよいし、Ｓｉ等の半導体基板やＳＯＩ基板を用いて当該基板をチャネル部として用いた電界効果トランジスタ（ＦＥＴ）を形成してもよいし、半導体層に有機化合物を用いた有機トランジスタを形成してもよい。また、図５では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
【００６８】
また、トランジスタ２４０または２４８に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域を含む）を形成することもできるし、ｐチャネル型、ｎチャネル型またはＣＭＯＳのいずれかを用いて形成することができる。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソースおよびドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【００６９】
第１の導電層２４３または第２の導電層２４５としては、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉとＣを含んだ合金、ＡｌとＮｉ、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００７０】
他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。また、透明導電材料を用いてもよい。透明導電材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などや、その他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成することができる。
【００７１】
有機化合物層２４４としては、上記実施の形態１で示した有機化合物層２９と同様の材料、作製方法を用いることができる。一例として、ＩＴＯ及び酸化珪素を含む酸化インジウムスズ上に有機化合物層としてポリアクリル酸アミドを設け、その上に液滴吐出法によりＡｇ等を設けて記憶素子部を形成することができる。また、ポリアクリル酸アミドに代えて、ポリ（Ｎ−メチルアクリル酸アミド）、ポリ（Ｎ−エチルアクリル酸アミド）、又はポリ（Ｎ−メチルメタクリル酸アミド）等を用いてもよい。
【００７２】
絶縁層２４９、２５６としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料や、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。また、無機材料と有機材料を積層させて設けてもよい。ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の材料は、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。
【００７３】
また、上記構成において、第１の導電層２４３と有機化合物層２４４との間、または有機化合物層２４４と第２の導電層２４５との間に整流性を有する素子を設けてもよい。整流性を有する素子として、ゲート電極とドレイン電極を接続したダイオードを設けることができる。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。
【００７４】
また、本実施の形態では、上記構成と異なる構成で設けてもよい。例えば、トランジスタ２４０のソースおよびドレイン電極を覆うように絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３を設ける構成とすることもできる（図７）。この場合も、スピンコート法を用いて第１の導電層２４３を覆うように全面に有機化合物層２４４を形成することができる（図７（Ｂ））。また、隣接する各々のメモリセル間において、有機化合物層２４４の段切れや、横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するために絶縁層２４９を設けてもよい（図７（Ｃ））。なお、図７（Ｃ）では、液滴吐出法や印刷法等を用いて各メモリセルに選択的に有機化合物層２４４を設けた例を示したが、上記図６（Ｃ）に示したように、全面に有機化合物層２４４を設けた構成としてもよい。
【００７５】
このように、絶縁層２５０を設けて記憶素子部を形成することによって第１の導電層を自由に配置することができる。つまり、図６の構成では、トランジスタ２４０のソースまたはドレイン電極を避けた領域に記憶素子部２４１を設ける必要があったが、上記構成とすることによって、例えば、素子形成層２５１に設けられたトランジスタ２４０の上方に記憶素子部２４１を形成することが可能となる。その結果、メモリセルアレイ２２２をより高集積化することが可能となる（図７（Ａ））。
【００７６】
また、上記構成とは異なる他の構成として、第１の導電層と第２の導電層とを同一の層に配置して記憶素子部を形成することもできる。この場合の一構成例に関して、図１６を用いて説明する。
【００７７】
図６または図７では、第１の導電層２４３と第２の導電層２４５を用いて有機化合物層２４４を上下で挟んで積層させることによって記憶素子部を形成したが、ここでは、第１の導電層２４３と第２の導電層２４５を同一の層に設け横方向で有機化合物層２４４を挟むことによって記憶素子部を形成する（図１６（Ａ）、（Ｂ））。この場合、第１の導電層２４３は、トランジスタ２４０のソースまたはドレイン電極としての機能を有しており、第２の導電層２４５もソースまたはドレイン電極と同一の層に形成されている。第１の導電層２４３と第２の導電層２４５とが同じ材料を用いて形成することができる場合は、第１の導電層２４３および第２の導電層２４５を同時に形成することができるため、作製工程を減らすことができる。なお、ここでは、スピンコート法、液滴吐出法または印刷法等を用いて全面に有機化合物層２４４を設けた例を示したが、これに限られず、液滴吐出法、印刷法またはマスクを用いたスピンコート法等により、選択的に有機化合物層２４４を形成することもできる。
【００７８】
また、トランジスタ２４０のソースおよびドレイン電極を覆うように保護膜として絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３および第２の導電層２４５を設ける構成とすることもできる（図１６（Ｃ））。これは、例えば、第１の導電層２４３をＩＴＯ等の透光性を有する材料で設ける場合等、つまりトランジスタのソースおよびドレイン電極と第１の導電層２４３を異なる材料で形成したいとき等に有効である。また、絶縁層２５０を設けて記憶素子部を形成することによって第１の導電層および第２の導電層を自由に配置することができるため、より集積化した記憶素子部を設けることができる。この場合も、第１の導電層２４３と第２の導電層２４５の材料が同じ場合には同時に形成することにより、作製工程を減らすことができる。
【００７９】
なお、図１６の構成において、第１の導電層２４３と第２の導電層２４５は必ずしも同一の層に設ける必要はない。例えば、図１６（Ｃ）の構成において、第２の導電層２４５を有機化合物層２４４の上方に形成し、有機化合物層２４４を介して斜め方向で第１の導電層２４３と第２の導電層２４５が配置する構成としてもよい。このような構成とすることによって、第１の電極上にゴミ等の汚染物がある場合にも、その影響を防止することができる。
【００８０】
なお、本実施の形態は、上記実施の形態１、２と自由に組み合わせて行うことができる。
【００８１】
（実施の形態４）
本実施の形態では、上記実施の形態２、３とは異なる半導体装置の一例に関して図面を用いて説明する。
【００８２】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【００８３】
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図８を用いて説明する。
【００８４】
図８（Ａ）はパッシブマトリクス型で構成される有機メモリを有する半導体装置を示しており、基板３５０上に複数のトランジスタ４５１を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５２とアンテナ部３５３が設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５３を設けた場合を示しているが、この構成に限られず記憶素子部３５２またはアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。
【００８５】
記憶素子部３５２は、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３とが積層して設けられ、第２の導電層３６３を覆って保護膜として機能する絶縁層３６６が形成されている。ここでは、各メモリセル間に絶縁層３６４を設けて有機化合物層３６２を各メモリセルごとに設けているが、有機化合物層３６２は第１の導電層３６１を覆うように全面に形成してもよい。なお、記憶素子部３５２は上記実施の形態１で示した材料または作製方法を用いて形成することができる。
【００８６】
また、記憶素子部３５２において、上記実施の形態１で示したように、第１の導電層３６１と有機化合物層３６２との間、または有機化合物層３６２と第２の導電層３６３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上記実施の形態１乃至３で示した構成を用いることができる。
【００８７】
アンテナ部３５３は、アンテナとして機能する導電層３５５が設けられている。ここでは、導電層３５５は第１の導電層３６１と同一の層に設けられており、導電層３５５と第１の導電層３６１を同一の材料を用いて一緒に形成してもよい。また、導電層３５５は、絶縁層３６４または絶縁層３６６上に形成してもよい。絶縁層３６４上に設ける場合は、第２の導電層３６３と同じ材料を用いて一緒に形成することができる。
【００８８】
導電層３５５の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、導電層３５５の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
【００８９】
素子形成層３５１は、少なくともトランジスタを有している。当該トランジスタにより、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。また、本実施の形態において、素子形成層３５１に含まれるトランジスタ４５１は、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ４５１に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソースおよびドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【００９０】
また、素子形成層３５１に含まれるトランジスタ４５１は、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。この場合、基板３５０としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３５１を形成することができる。またこの際、上述したように記憶素子部３５２も印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
【００９１】
図８（Ｂ）にアクティブマトリクス型の有機メモリを有する半導体装置の一例を示す。なお、図８（Ｂ）については、図８（Ａ）と異なる部分に関して説明する。
【００９２】
図８（Ｂ）に示す半導体装置は、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３が設けられている。なお、ここではトランジスタ４５１と同一の層に記憶素子部３５６のスイッチング素子として機能するトランジスタ３５４を設け、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３を設けた場合を示しているが、この構成に限られずトランジスタ３５４を素子形成層３５１の上方や下方に設けてもよいし、記憶素子部３５６やアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。
【００９３】
記憶素子部３５６は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられており、第２の導電層３７３を覆うように保護膜として絶縁層３７６が形成されている。また、ここでは、第１の導電層３７１の端部を覆うように絶縁層３７４が形成され、有機化合物層３７２が各メモリセルに選択的に形成されているが、第１の導電層３７１および絶縁層３７４を覆うように全面に形成してもよい。なお、記憶素子部３５６は上記実施の形態１で示した材料または作製方法を用いて形成することができる。また、記憶素子部３５６においても、上述したように、第１の導電層３７１と有機化合物層３７２との間、または有機化合物層３７２と第２の導電層３７３との間に整流性を有する素子を設けてもよい。
【００９４】
アンテナ部３５３に設けられた導電層３５５は、第１の導電層３７１と同一の層に形成してもよいし、絶縁層３７４または絶縁層３７６上に形成してもよい。導電層３５５を第１の導電層３７１または第２の導電層３７３と同一の層上に設ける場合は、それぞれ第１の導電層３７１または第２の導電層３７３と同じ材料を用いて一緒に形成することもできる。
【００９５】
素子形成層３５１に設けられたトランジスタ３５４は、記憶素子部３５６へのデータの書き込みまたは読み込みを行う場合にスイッチング素子として機能する。そのため、トランジスタ３５４はｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴのどちらか一方の構成を用いて設けることが好ましい。また、トランジスタ３５４に含まれる半導体層の構造は、どのような構成としてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソースおよびドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【００９６】
また、素子形成層３５１、記憶素子部３５６、アンテナ部３５３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタ４５１は基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層３５１の上方にスイッチング素子として機能するトランジスタ３５４を印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
【００９７】
なお、図８（Ｂ）に示す記憶素子部３５６は、第１の導電層３７１を絶縁層を介して素子形成層３５１のトランジスタ３５４のソースまたはドレイン電極と接続する構成を示しているが、もちろん図１６に示すようにトランジスタのソースまたはドレイン電極と同一の層に形成することも可能である。また、図８（Ｂ）では、各メモリセルごとに有機化合物層３７２を選択的に設けているが、もちろん図６（Ｃ）に示したように全面に形成してもよい。各メモリセルごとに有機化合物層を設ける場合には液滴吐出法を、全面に有機化合物層を設ける場合にはスピンコート法を用いることが好ましい。
【００９８】
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図９を用いて説明する。なお、図９に関しては図８と異なる部分に関して説明を行う。
【００９９】
図９（Ａ）は、パッシブマトリクス型の有機メモリを有する半導体装置を示しており、基板３５０上に複数のトランジスタ４５１を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５２が設けられ、基板３５０に設けられたアンテナ部３５７が素子形成層３５１のトランジスタ４５１と接続するように設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５７を設けた場合を示しているが、この構成に限られず記憶素子部３５２を素子形成層３５１の下方や同一の層に、またはアンテナ部３５７を素子形成層３５１の下方に設けることも可能である。
【０１００】
記憶素子部３５２は、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３が積層して設けられている。また、有機化合物層３６２の段切れや隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、各メモリセルごとに有機化合物層を分離するための絶縁層を設けてもよい。なお、記憶素子部３５２は上記実施の形態１で示した材料または作製方法を用いて形成することができる。
【０１０１】
また、素子形成層３５１と記憶素子部３５２とを含む基板と、アンテナ部３５７が設けられた基板３５０は、接着性を有する樹脂３７５により貼り合わされている。そして、素子形成層３５１と導電層３５８とは樹脂３７５中に含まれる導電性微粒子３５９を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３５１と記憶素子部３５２を含む基板と、アンテナ部３５７が設けられた基板３５０とを貼り合わせてもよい。
【０１０２】
図９（Ｂ）は、アクティブマトリクス型の有機メモリが設けられた半導体装置を示しており、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５６が設けられ、基板３５０に設けられたアンテナ部３５７が素子形成層３５１と接続するように設けられている。なお、ここでは素子形成層３５１においてトランジスタ４５１と同一の層にトランジスタ３５４を設け、素子形成層３５１の上方にアンテナ部３５７を設けた場合を示しているが、この構成に限られず記憶素子部３５６を素子形成層３５１の下方や同一の層に、またはアンテナ部３５７を素子形成層３５１の下方に設けることも可能である。
【０１０３】
記憶素子部３５６は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられている。また、隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、隣接する有機化合物層を分離するために絶縁層を設けてもよい。なお、記憶素子部３５６は上記実施の形態１で示した材料または作製方法を用いて形成することができる。
【０１０４】
また、図９（Ｂ）においても素子形成層３５１と記憶素子部３５６を含む基板と、アンテナ部３５７が設けられた基板は、導電性微粒子３５９を含む樹脂３７５により貼り合わせることにより設けることができる。
【０１０５】
このように、有機メモリおよびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、トランジスタ３５４、４５１として、基板３５０上に薄膜トランジスタを形成して設けることもできるし、基板３５０としてＳｉ等の半導体基板を用いて、基板をチャネル部として用いた電界効果トランジスタ（ＦＥＴ）を形成することによって設けてもよい。また、基板３５０としてＳＯＩ基板を用いて、当該基板に作り込んで設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成することができる。
【０１０６】
なお、本実施の形態は、上記実施の形態１乃至３と自由に組み合わせて行うことができる。
【０１０７】
（実施の形態５）
本実施の形態では、薄膜トランジスタ、記憶素子及びアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
【０１０８】
まず、基板７０１の一表面に、剥離層７０２を形成する（図１７（Ａ））。基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層７０２を設けた後に、フォトリソグラフィ法によりパターニングして、選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層７０２を形成してもよい。
【０１０９】
剥離層７０２は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【０１１０】
剥離層７０２が単層構造の場合、例えば、タングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【０１１１】
剥離層７０２が積層構造の場合、１層目としてタングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【０１１２】
なお、剥離層７０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のため、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【０１１３】
次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、公知の手段（スパッタ法やプラズマＣＶＤ法等）により、珪素の酸化物または珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。または、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
【０１１４】
次に、絶縁層７０３上に、非晶質半導体層７０４（例えば非晶質珪素を含む層）を形成する。非晶質半導体層７０４は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層７０４を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして、結晶質半導体層７０６〜７１０を形成する（図１７（Ｂ））。
【０１１５】
結晶質半導体層７０６〜７１０の作成工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層７０６〜７１０を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザを用いる。
【０１１６】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【０１１７】
次に、結晶質半導体層７０６〜７１０を覆うゲート絶縁層７０５を形成する。ゲート絶縁層７０５は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【０１１８】
次に、ゲート絶縁層７０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。
【０１１９】
または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル（ＴａＮ）層とタングステン（Ｗ）層、窒化タングステン（ＷＮ）層とタングステン層、窒化モリブデン（ＭｏＮ）層とモリブデン（Ｍｏ）層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
【０１２０】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）７１６〜７２５を形成する。
【０１２１】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体層７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【０１２２】
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【０１２３】
次に、ゲート絶縁層７０５と導電層７１６〜７２５を覆うように、絶縁層を形成する。絶縁層は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７２５の側面に接する絶縁層（サイドウォールともよばれる）７３９〜７４３を形成する（図１７（Ｃ））。また、絶縁層７３９〜７４３の作製と同時に、ゲート絶縁層７０５がエッチングされた絶縁層７３４〜７３８を形成する。絶縁層７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１２４】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁層７３９〜７４３をマスクとして用いて、結晶質半導体層７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。
【０１２５】
なお、ＬＤＤ領域を形成するためには、ゲート電極を２層以上の積層構造として、当該ゲート電極に、テーパー形状になるようなエッチングや異方性エッチングを行って、当該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォールの絶縁層をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタは、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造となっているが、この構造は、ゲート電極の、テーパー形状になるようなエッチングや異方性エッチングを利用するために、ＬＤＤ領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、ＬＤＤ領域を形成することが出来ない場合がある。一方、後者のサイドウォールの絶縁層をマスクとして用いる手法は、前者の手法と比較すると、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
【０１２６】
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁層を単層又は積層して形成する（図１８（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁層は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁層が３層構造の場合、１層目の絶縁層７４９として酸化珪素を含む層を形成し、２層目の絶縁層７５０として樹脂を含む層を形成し、３層目の絶縁層７５１として窒化珪素を含む層を形成するとよい。
【０１２７】
なお、絶縁層７４９〜７５１を形成する前、又は絶縁層７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【０１２８】
次に、フォトリソグラフィ法により絶縁層７４９〜７５１をエッチングして、Ｎ型不純物領域７２６、７２８、７３０、７３２、Ｐ型不純物領域７８５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースドレイン配線として機能する導電層７５２〜７６１を形成する。
【０１２９】
導電層７５２〜７６１は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層７５２〜７６１は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ）層とバリア層の積層構造を採用するとよい。
【０１３０】
なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【０１３１】
次に、導電層７５２〜７６１を覆うように、絶縁層７６２を形成する（図１８（Ｂ））。絶縁層７６２は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
【０１３２】
続いて、フォトリソグラフィ法により絶縁層７６２をエッチングして、導電層７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７６３〜７６５を形成する。なお、導電層７６３〜７６５は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層７６３〜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。
【０１３３】
チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電層７６３〜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。
【０１３４】
次に、導電層７６３〜７６５を覆うように、絶縁層７６６を形成する。絶縁層７６６は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層７６６をエッチングして、導電層７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。
【０１３５】
次に、導電層７６５に接し、アンテナとして機能する導電層７８６を形成する（図１９（Ａ））。導電層７８６は、公知の手段（プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法）を用いて、導電性材料により形成する。好ましくは、導電層７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７８６は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。
【０１３６】
次に、導電層７６３、７６４に接するように有機化合物層７８７を形成する（図１９（Ｂ））。有機化合物層７８７は、公知の手段（液滴吐出法や蒸着法等）により形成する。続いて、有機化合物層７８７に接するように、導電層７７１を形成する。導電層７７１は、公知の手段（スパッタリング法や蒸着法）により形成する。
【０１３７】
以上の工程を経て、導電層７６３、有機化合物層７８７及び導電層７７１の積層体からなる記憶素子部７８９と、導電層７６４、有機化合物層７８７及び導電層７７１の積層体からなる記憶素子部７９０が完成する。
【０１３８】
なお、上記の作成工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電層７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。
【０１３９】
次に、記憶素子部７８９、７９０、アンテナとして機能する導電層７８６を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、保護層として機能する絶縁層７７２を形成する。絶縁層７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成し、好ましくはエポキシ樹脂により形成する。
【０１４０】
次に、剥離層７０２が露出するように、フォトリソグラフィ法により絶縁層をエッチングして、開口部７７３、７７４を形成する（図２０（Ａ））。
【０１４１】
次に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去する（図２０（Ｂ））。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、薄膜集積回路７９１は、基板７０１から剥離された状態となる。なお、薄膜集積回路７９１とは、薄膜トランジスタ７４４〜７４８、記憶素子部７８９、７９０の素子群と、アンテナとして機能する導電層７８６を合わせたものとする。なお、剥離層７０２は、全て除去せず一部分を残存させておいてもよい。こうすることによって、処理時間を短縮することが可能となる。
【０１４２】
薄膜集積回路７９１が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁層７７２は、剥離層７０２を除去した後に、薄膜集積回路７９１が飛散しないように形成したものである。薄膜集積回路７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、薄膜集積回路７９１上に絶縁層７７２を形成することで、薄膜集積回路７９１に重みが付き、基板７０１からの飛散を防止することができる。また、薄膜集積回路７９１単体では薄くて軽いが、絶縁層７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
【０１４３】
次に、薄膜集積回路７９１の一方の面を、第１の基体７７６に接着させて、基板７０１から完全に剥離する（図２１）。続いて、薄膜集積回路７９１の他方の面を、第２の基体７７５に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路７９１を、第１の基体７７６と第２の基体７７５により封止する。第１の基体７７６と第２の基体７７５は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。
【０１４４】
フィルムは、加熱処理と加圧処理により、被処理体に接着される（熱圧着）。加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第１の基体７７６と第２の基体７７５の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０１４５】
以上の工程により、記憶素子部およびアンテナを有する半導体装置を作製することができる。また、上記工程により、可撓性を有する半導体装置を得ることができる。
【０１４６】
なお、本実施の形態は上記実施の形態１乃至４と自由に組み合わせて行うことができる。
（実施の形態６）
本実施の形態では、上記実施の形態２乃至５と異なる半導体装置の作製方法に関して説明する。
【０１４７】
まず、基板４００上にノズル４１０から導電性を有する組成物を選択的に吐出することによって、配線および電極として機能する導電層４０１ａ、４０１ｂを形成する（図１０（Ａ））。なお、基板４００上に保護膜として下地絶縁層をあらかじめ設けておいてもよい。また、当該下地絶縁層にピコ秒レーザまたはフェムト秒レーザ等の短パルスレーザを照射して表面に凹部を形成してもよい。そうすると、組成物を吐出する際に、導電層４０１ａ、４０１ｂを配置する位置を正確に制御することができる。
【０１４８】
次に、ノズル４１０から導電性を有する組成物を選択的に吐出することによって、導電層４０２を形成する（図１０（Ｂ））。なお、導電層４０２は導電層４０１ｂと同時に形成してもよく、特に、導電層４０１ｂと導電層４０２の材料が同じである場合には併せて設けることが好ましい。
【０１４９】
次に、選択的に組成物を吐出して導電層４０１ａ、４０１ｂを覆うように半導体層４０３を形成し、当該半導体層４０３を覆うように絶縁層４０４を形成する。その後、導電層４０１ａと４０１ｂの間にゲート電極として機能する導電層（以下、ゲート電極４０５と記す）を形成する（図１０（Ｃ））。導電層４０１ａと４０１ｂ間には、凹部が形成されているため、組成物を吐出してゲート電極４０５を設ける際に、位置を正確に制御することが可能となる。
【０１５０】
次に、導電層４０１ａ、４０１ｂ、半導体層４０３、絶縁層４０４およびゲート電極４０５を覆うように絶縁性を有する組成物を選択的に吐出して絶縁層４０６を形成する（図１０（Ｄ））。
【０１５１】
次に、組成物を選択的に吐出して導電層４０２と接するように有機化合物層４０７を形成し、当該有機化合物層４０７上に導電層４０８を形成する。なお、有機化合物層４０７は全面に設けてもよいし、隣接する導電層４０２に接する有機化合物層と分離するように設けてもよい（図１０（Ｅ））。このように、導電層４０２、有機化合物層４０７および導電層４０８の積層体によって記憶素子部４０９が形成される。
【０１５２】
以上の工程により、アクティブマトリクス型の有機メモリを形成することができる。図１０では、全ての工程に液滴吐出法を用いた場合を示したが、本実施の形態はこれに限られず、各工程において、蒸着法、ＣＶＤ法、スパッタ法、スピンコート法、スクリーン印刷やグラビア印刷等の各種印刷法等、他の方法を用いて形成することが可能である。また、各工程ごとに別々の方法を用いて上記方法を組み合わせて作製することもできる。例えば、導電層４０１ａ、４０１ｂを液滴吐出法で形成し、半導体層４０３を蒸着法により形成し、有機化合物層４０７をスピンコート法により形成することができる。なお、各工程で用いる材料等に関して以下に説明する。
【０１５３】
基板４００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板４００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【０１５４】
導電層４０１ａ、４０１ｂとしては、導電性材料であれば特に限定されず、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ等の金属、金属化合物を１つまたは複数有する導電性材料を用いることができる。他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。
【０１５５】
導電層４０２としては、上記導電層４０１ａ、４０１ｂと同様の材料を用いて形成すればよい。また、他にも透明導電材料を用いてもよい。透明導電材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などや、その他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。
【０１５６】
半導体層４０３としては、半導体元素（シリコン、ゲルマニウム等）の単体または合金、有機半導体材料等を用いることができる。有機半導体材料とは、半導体的な電気的性質を示す有機化合物のことであり、その構造は、骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。具体的には、ポリフェニレンビニレン、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体等の可溶性の高分子材料を用いることができる。なお、半導体層に有機半導体材料を用いたトランジスタを有機トランジスタとよぶ。本実施の形態では、上記有機化合物を液滴吐出法、印刷法またはスピンコート法等により形成することができる。
【０１５７】
絶縁層４０４、絶縁層４０６としては、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁層、ポリビニルフェノール、ポリイミド、シロキサン系絶縁層などを用いることができる。また、ポリビニルフェノール、ポリイミドまたはシロキサン系絶縁層は、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。シロキサン系絶縁層は、その構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。また、Ｓｉ−Ｎ結合を有するポリマー（ポリシラザン）を含む材料で絶縁層を形成してもよい。またこれらの膜を積層して絶縁層を形成してもよい。
【０１５８】
有機化合物層４０７は、上記実施の形態１で示した有機化合物材料のいずれかを用いて形成することができる。
【０１５９】
導電層４０８としては、上記導電層４０１ａ、４０１ｂ、４０２で示した材料のうちいずれかを用いて形成することができる。
【０１６０】
また、上記構成において、導電層４０２と有機化合物層４０７との間、または有機化合物層４０７と導電層４０８との間に整流性を有する素子を設けてもよい。整流性を有する素子として、ゲート電極とドレイン電極を接続したダイオードを設けることができる。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。
【０１６１】
また、図１０ではソースおよびドレイン電極よりゲート電極が上方に位置するトップゲート（順スタガ）構造に関して示したが、もちろんソースおよびドレイン電極よりゲート電極が下方に位置するボトムゲート（逆スタガ）構造で設けることも可能である。ボトムゲート構造で設けた場合に関して図１２（Ａ）に示す。
【０１６２】
図１２（Ａ）では、基板４００上にゲート電極４２５、絶縁層４２４、半導体層４２３、ソースまたはドレイン電極として機能する導電層４２０ａ、４２０ｂ、絶縁層４２６、有機化合物層４２７および導電層４２８が順に積層して形成される。また、材料や形成方法は、上記図１０と同様の材料や方法を用いて行うことができる。なお、この場合も、導電層４２０ｂと有機化合物層４２７との間、または有機化合物層４２７と導電層４２８との間に整流性を有する素子４２９を設けてもよい。
【０１６３】
次に、図１１に上記構成とは異なる場合に関して説明する。具体的には、記憶素子部をトランジスタの下方に設けた場合に関して示す。
【０１６４】
まず、基板４００上に導電層４１１と有機化合物層４１２を積層して設ける（図１１（Ａ））。
【０１６５】
次に、絶縁性を有する組成物を選択的に吐出して絶縁層４１３を形成する（図１１（Ｂ））。なお、このとき記憶素子部となる領域を避けて絶縁層４１３を設ける。
【０１６６】
次に、絶縁層４１３上に導電性を有する組成物を選択的に吐出して、配線または電極として機能する導電層４１４ａ、４１４ｂを選択的に形成する（図１１（Ｃ））。この場合、あらかじめ絶縁層４１３の導電層４１４ａ、４１４ｂを設ける位置に、レーザ光を照射して凹部を形成しておいてもよい。
【０１６７】
次に、導電層４１４ｂと接続するように導電層４１５を形成する（図１１（Ｄ））。なお、導電層４１５は有機化合物層４１２上に配置するように設ける。そうすると、導電層４１１、有機化合物層４１２および導電層４１５の積層構造からなる記憶素子部４１９が得られる。また、導電層４１５は、凹部に設けるため液滴吐出法等を用いた場合に位置の制御が容易になる。
【０１６８】
次に、導電層４１４ａ、４１４ｂを覆うように半導体層４１６を形成する。その後、半導体層４１６を覆うように絶縁層４１７を形成し、導電層４１４ａと導電層４１４ｂの間にゲート電極４１８を形成する（図１１（Ｅ））。導電層４１４ａと導電層４１４ｂ間は凹部が設けてあるため、液滴吐出法等によってゲート電極４１８を設ける場合位置の制御が容易となる。
【０１６９】
以上の工程によって、トランジスタの下方に記憶素子部４１９が配置された有機メモリを形成することができる。なお、図１１においては、全ての工程に液滴吐出法を用いた場合を示したが、これに限られず各工程において、蒸着法、ＣＶＤ法、スパッタ法、スピンコート法、スクリーン印刷やグラビア印刷等の印刷法等の他の方法を用いて形成することも可能である。また、各工程ごとに上記方法を組み合わせて行うこともできる。特に、導電層４１１または有機化合物層４１２等のように基板の全面に形成する材料は、スピンコート法を用いて形成することが好ましい。
【０１７０】
また、図１１において、導電層４１１、４１４ａ、４１４ｂ、４１５、絶縁層４１３、４１７、半導体層４１６の材料は図１０で示したいずれかの材料を用いることができる。有機化合物層４１２も上記実施の形態１で示したいずれかの材料を用いて形成することができる。
【０１７１】
次に、図１１と構成が一部異なる有機メモリに関して図１２（Ｂ）に示す。
【０１７２】
高集積化された記憶素子では、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合がある。そのため、図１２（Ｂ）に示すように隣接する各々の記憶素子部４１９に設けられる有機化合物層４２２を分離してもよい。ここでは、基板４００上に導電層４１１を形成した後に、選択的に有機化合物層４２２を形成する。図１２（Ｂ）においては、各々の記憶素子部４１９を構成する有機化合物層４２２が形成されている。
【０１７３】
また、図１２（Ｂ）では、有機化合物層４２１が設けられている。これは、液滴吐出法等を用いて絶縁層４１３上に導電層４１４ａ、４１４ｂを形成する際に、位置の制御がしやすくなるように設けてある。つまり、有機化合物層４２１を設けることによって、導電層４１４ａ、４１４ｂが設けられる位置にあらかじめ凹部を形成することができる。なお、蒸着法やスパッタ法等他の方法を用いる場合や平坦性を考える場合は有機化合物層４２１は設けなくともよい。この場合、上述したように、あらかじめ絶縁層４１３の導電層４１４ａ、４１４ｂを設ける位置に、レーザ光を照射して凹部を形成しておくことが好ましい。
【０１７４】
また、図１１および図１２（Ｂ）に示す構成においても、上述したように、記憶素子部４１９を構成する導電層と有機化合物層との間に整流性を有する素子を設けてもよい。
【０１７５】
このように、記憶素子部およびトランジスタを有機化合物で設けることによって、有機メモリおよび当該有機メモリを備えた半導体装置を簡単なプロセスで安価に作製することが可能となる。また、トランジスタを有機化合物で設けることによって、可撓性を有する基板上に直接有機メモリおよび当該有機メモリを備えた半導体装置を作製することができる。
【０１７６】
なお、本実施の形態は上記実施の形態１乃至５と自由に組み合わせて行うことができる。
【０１７７】
（実施の形態７）
本実施の形態では、表示装置に上記実施の形態２乃至６で示した半導体装置を設けた場合に関して図面を用いて説明する。ここでは、画素部がアクティブマトリクス型であり、記憶素子部をそれぞれパッシブマトリクス型またはアクティブマトリクス型で設けた場合に関して示す。
【０１７８】
まず、画素部がアクティブマトリクス型であり、記憶素子部がパッシブマトリクス型で設けた場合について、図２２（Ａ）、（Ｂ）に示す。なお、図２２（Ａ）におけるＡ−Ｂ間の断面図が図２２（Ｂ）に対応している。
【０１７９】
画素部８１には、発光素子９４が設けられており、発光素子９４は、第１の導電層９１と有機化合物層９２と第２の導電層９３とを有している。第１の導電層９１と有機化合物層９２と第２の導電層９３とは積層して設けられている。発光素子９４に含まれる第１の導電層９１は、駆動用トランジスタ８５のソースまたはドレイン配線として機能する導電層７６に接続されている。また、隣接する発光素子９４の間には、隔壁として機能する絶縁層７９が設けられている。
【０１８０】
駆動回路部８２には素子形成層が設けられている。素子形成層は複数のトランジスタ８６からなる。素子形成層は、画素部８１およびメモリセル部８３の動作を制御する駆動回路を構成する。画素部８１の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部８３の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
【０１８１】
メモリセル部８３には、記憶素子部９８が設けられており、記憶素子部９８は、ワード線Ｗｙとして機能する第１の導電層９５と、有機化合物層９６と、ビット配Ｂｘとして機能する第２の導電層９７とを有する。第１の導電層９５と有機化合物層９６と第２の導電層９７は積層して設けられている。また、図２２（Ｂ）の構成において、絶縁層７９上に記憶素子部９８を形成することによって、メモリセル部８３を駆動回路部８２の上方に設けることができる。このような構成とすることによって、画素部８１の面積を拡大することが可能となる。
【０１８２】
また、基板８０上には接続フィルム８４が設けられており、接続フィルム８４は、具体的には、フレキシブルプリント回路（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ、ＦＰＣ）等に相当する。画素部８１とメモリセル部８３を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム８４を介して、外部から入力される。
【０１８３】
なお、メモリセル部８３に含まれる記憶素子部９８に対するデータの読み出しは、電気的作用を加えることによって行われる。具体的には、記憶素子部９８の第１の導電層９５と第２の導電層９７間に電圧を印加し、記憶素子部９８の抵抗値を読み取ることにより、データの読み出しが行われる。このようなデータの読み出しを行うとき、有機化合物層９６に用いる材料によっては、記憶素子部９８が発光してしまう場合がある。従って、発光素子９４に含まれる有機化合物層９２と記憶素子部９８に含まれる有機化合物層９６とが同じ材料から形成されている場合、記憶素子部９８の発光が視認されないように筐体を配置するとよい。または、発光素子９４に含まれる有機化合物層９２と記憶素子部９８に含まれる有機化合物層９６とを異なる材料で設けることによって、発光素子９４のみが発光する構成とするとよい。
【０１８４】
次に、画素部および記憶素子部の双方をアクティブマトリクス型で設けた場合について、図２２（Ｃ）に示す。
【０１８５】
画素部８１には、発光素子９４が設けられており、発光素子９４は、第１の導電層９１と有機化合物層９２と第２の導電層９３とを有している。第１の導電層９１と有機化合物層９２と第２の導電層９３とは積層して設けられている。発光素子９４に含まれる第１の導電層９１は、絶縁層７７を介して駆動用トランジスタ８５のソースまたはドレイン配線として機能する導電層７６に接続されている。また、隣接する記憶素子部９８の間には、隔壁として機能する絶縁層７８が設けられている。
【０１８６】
駆動回路部８２には素子形成層が設けられている。素子形成層は複数のトランジスタ８６からなる。素子形成層は、画素部８１およびメモリセル部８３の動作を制御する駆動回路を構成する。画素部８１の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部８３の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
【０１８７】
メモリセル部８３には、記憶素子部９８が設けられており、記憶素子部９８は、第１の導電層８８と有機化合物層８９と第２の導電層９０とを有している。第１の導電層８８と有機化合物層８９と第２の導電層９０は積層して設けられている。記憶素子部９８が含む第１の導電層８８は、スイッチ用トランジスタ８７のソースドレイン配線として機能する導電層９９に絶縁層７７を介して接続している。また、隣接する発光素子９４の間には、隔壁として機能する絶縁層７８が設けられる。また、図２２（Ｃ）に示す構造において、絶縁層７７を設けずに、第１の導電層９１をソースドレイン配線として機能する導電層７６と同一の層に設けてもよいし、第１の導電層８８をスイッチ用トランジスタ８７のソースドレイン配線として機能する導電層９９と同一の層に設けてもよい。
【０１８８】
また、上記構成において、発光素子９４から発する光は、基板８０側に向かう下面射出の構造を採用してもよいし、基板８０と反対側に向かう上面射出の構造を採用してもよいし、上面射出と下面射出の双方の構造を有している両面射出の構造を採用してもよい。
【０１８９】
また、上記構成において、有機化合物層９６、９２、８９は、液滴吐出法、スピンコート法またはスクリーン印刷法等を用いて作製することができる。図２２（Ｂ）、（Ｃ）では、液滴吐出法または印刷法によって、選択的に有機化合物層９６、９２、８９を形成した例を示した。この場合、各画素または各メモリセルにそれぞれ選択的に有機化合物層を設けることができるため、材料の利用効率を向上することが可能となる。さらに、有機化合物層９６、９２、８９にそれぞれ異なる材料を用いて設けることができる。
【０１９０】
一方、スピンコート法を用いて有機化合物層９６、９２および８９を形成した場合を図２３（Ａ）、（Ｂ）に示す。図２３において、有機化合物層９６、９２および８９は同一の材料で形成されている。スピンコート法を用いることによって、作業効率を大幅に向上させることができる。
【０１９１】
上記構成を有する発光装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子部からなる記憶回路を有することを特徴とする。上記の記憶素子部の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【０１９２】
また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるＩＣチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。
【０１９３】
なお、本実施の形態は上記実施の形態２乃至６と自由に組み合わせて行うことができる。つまり、上記実施の形態１で示した半導体装置における材料や構成は、本実施の形態において自由に組み合わせて行うことができるものとする。
【０１９４】
（実施の形態８）
本実施の形態では、上記構成を有する半導体装置において、データの読み出しおよび書き込みについて説明する。
【０１９５】
上記構成を有する半導体装置へのデータの書き込みおよび読み出しは、電気的作用を加えることにより行うことができる。電気的作用を加えることによりデータの書き込みを行う場合について図２７を用いて説明する。
【０１９６】
強誘電体は、自発分極が存在し、電界によりその自発分極の向きを反転することができる。よって、強誘電体の分極Ｐと印加電界Ｅの関係は図２７のような履歴曲線を示す。すなわち、初期曲線のＡの部分を除けば、一つの電界値に対しての二つの分極値の存在する領域がある。特に、電界が０（Ｖ）のときの分極は符号が反対で大きさが等しく、最大値Ｐｍａｘに近い値の残留分極Ｐｒと−Ｐｒをとりうる。また、残留分極Ｐｒにあるとき電界−Ｐｍａｘ、−Ｐｒにあるとき電界＋Ｐｍａｘを印加したのち、電界を０（Ｖ）に戻すことにより、残留分極Ｐｒと−Ｐｒの状態間を入れ替えることができる。
【０１９７】
本発明の記憶素子は、残留分極状態が安定であり、二つの残留分極状態間を低電圧でかつ高速に移動させることができる有機化合物を用いているため、不揮発性メモリとして用いることができる。
【０１９８】
上記構成を有する有機メモリおよび当該有機メモリを備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態１で用いる有機化合物材料を有機化合物層として用いることによって、データの書き換え可能な有機メモリおよび当該有機メモリを備えた半導体装置を提供することができる。
【０１９９】
なお、パッシブマトリクス型の有機メモリ、アクティブマトリクス型の有機メモリであっても、同様にデータの書き込みまたは読み出しを行うことができる。
【０２００】
なお、本実施の形態は、上記実施の形態１乃至７に示した有機メモリおよび当該有機メモリを備えた半導体装置の構成と自由に組み合わせて行うことができる。
【０２０１】
（実施の形態９）
本実施の形態では、本発明の半導体装置を非接触でデータの送受信が可能であるＲＦＩＤとして利用した場合に関して図１３を用いて説明する。
【０２０２】
ＲＦＩＤ２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、メモリ６、データバス１７、アンテナ（アンテナコイル）１８を有する（図１３（Ａ））。
【０２０３】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置内の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、メモリ６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。
【０２０４】
また、メモリ６は上記実施の形態１乃至８で示した有機メモリのいずれかの構成により形成されている。なお、ＲＦＩＤは上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０２０５】
また、ＲＦＩＤは、各回路への電源電圧の供給を電源（バッテリ）を搭載せず電波により行うタイプとしてもよいし、各回路への電源電圧の供給をアンテナの代わりに電源（バッテリ）を搭載させて行うタイプとしてもよいし、電波と電源により電源電圧を供給するタイプとしてもよい。
【０２０６】
本発明の半導体装置をＲＦＩＤ等に利用した場合、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。ＲＦＩＤは、非接触による無線通信で人や物の個々の情報を識別可能なＩＣタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、ＲＦＩＤを樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、ＲＦＩＤは、入退室管理システムや精算システムといった、システムの運用に活用することができる。
【０２０７】
次に、半導体装置をＲＦＩＤとして実際に使用するときの一形態について説明する。表示部３２１を含む携帯端末の側面には、リーダライタ３２０が設けられ、品物３２２の側面にはＲＦＩＤ３２３が設けられる（図１３（Ｂ））。品物３２２が含むＲＦＩＤ３２３にリーダライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダライタ３２４と、商品３２６に設けられたＲＦＩＤ３２５を用いて、該商品３２６の検品を行うことができる（図１３（Ｃ））。このように、システムにＲＦＩＤを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【０２０８】
なお、本実施の形態は、上記実施の形態１乃至８と自由に組み合わせて行うことができる。
【０２０９】
（実施の形態１０）
本実施の形態では、上記構成において、温度や圧力等の各種情報を測定可能なセンサを設けた半導体装置に関して図２４を用いて説明する。
【０２１０】
図２４（Ａ）は、上記実施の形態１乃至９で示した半導体装置にセンサ部を設けた場合の一構成例である。基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層の上方に記憶素子部３５６とアンテナ部３５３が設けられている。そして記憶素子部３５６の上方にセンサ部９５０が設けられている。
【０２１１】
センサ部９５０は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出することができる。また、センサ部９５０は、センサとそれを制御するセンサ回路とを有しており、センサとしては抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。
【０２１２】
センサ部９５０は、素子形成層３５１に含まれるトランジスタ４５１に接続しており、ここでは、接着性を有する樹脂９５４により貼り合わされている。そして、センサ部９５０とトランジスタ４５１は、センサ部９５０と電気的に接続された導電層９５３とトランジスタのソースまたはドレイン領域と電気的に接続した導電層９５１とが樹脂９５４に含まれる導電性微粒子９５２を介して電気的に接続されている。
【０２１３】
なお、センサ部９５０は、上記構成に限られずどのように配置してもよい。例えば、記憶素子部３５６と同一の層に設けてもよいし、トランジスタ４５１と同一の層に設けてもよい。また、基板３５０の下方にセンサ部９５０を設けることも可能である。
【０２１４】
また、上記構成において、センサ部９５０とトランジスタ４５１の接続として、上記方法以外にも銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法またはＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）法やワイヤーボンディング法等の公知の方法を用いて行うことができる。
【０２１５】
上記構成においては、半導体装置と別途にセンサ部を形成した後に貼り合わせることによって設ける例を示したが、センサ部を直接半導体装置に作り込んで設けることも可能である。この場合について、図２５を用いて説明する。
【０２１６】
図２５（Ａ）は、トランジスタ３５４、４５１を含む素子形成層３５１と同一の層に光センサが設けられている。ここでは、光センサとして、Ｐ型不純物領域と真性半導体領域とＮ型不純物領域とからなるフォトダイオード４６１が設けてある。フォトダイオード４６１は、光が照射されることにより電流値が変化するため、その電流値の変化をフォトダイオード４６１に接続されたトランジスタ４６２により測定することによって光を検出することができる。また、フォトダイオード４６１の構成としては、Ｐ型不純物領域と真性半導体領域とＰ型不純物領域、Ｎ型不純物領域と真性半導体領域とＮ型不純物領域またはＰ型不純物領域とＮ型不純物領域との接合構造とから構成してもよい。また、フォトダイオードの代わりにフォトトランジスタを設けてもよい。
【０２１７】
図２５（Ｂ）は、記憶素子部３５６と同一の層に温度センサ４７２が設けられている。ここでは、温度センサ４７２として、一対の導電層間に有機化合物層４８２が設けられている。有機化合物層４８２は、周囲の温度によって、抵抗値が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が室温より高くなると抵抗値が低下し、温度が室温よりも低くなると抵抗値が増加する。そのため、一対の導電層間に一定の電流値を流したときの電圧値を測定することによって温度の変化を検出することができる。
【０２１８】
また、図２５（Ｂ）において、記憶素子部３５６の有機化合物層４８２と温度センサ４７２の有機化合物層４８２は同一の材料を用いて設けることができる。また、記憶素子部３５６の有機化合物層４８２と温度センサ４７２の有機化合物層４８２を同一の材料を用いて設けた場合は、温度センサ４７２によって有機化合物層４８２の抵抗値の変化が検出された場合、記憶素子部３５６における有機化合物層４８２の抵抗値も同様に変化しているため、記憶素子部３５６に記憶されたデータを読み出す際に有機化合物層４８２の抵抗値の変化に伴う電圧の変化を補正する回路を設けるとよい。なお、図２５の構成において、光センサおよび温度センサに限られず、上述した他のセンサを形成することも可能である。
【０２１９】
次に、図２４（Ｂ）に、素子形成層９０１、記憶回路部９０４、センサ９０８およびアンテナ９０２を備えたＲＦＩＤ９００の構成を示す。センサ部９０６は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出する。センサ部９０６は、センサ９０８とそれを制御するセンサ回路９０９が含まれている。センサ９０８は抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。センサ回路９０９はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して演算処理回路部９０３に信号を出力する。
【０２２０】
素子形成層９０１は、演算処理回路部９０３、通信回路部９０５、電源回路部９０７を備える。また、記憶回路部９０４を素子形成層９０１内に設けることも可能である。記憶回路部９０４は、センサ部９０６及びアンテナ９０２を経由して受信した外部からの情報を随時記録することができる。記憶回路部９０４は、センサ部９０６で検知した信号を格納する第１の記憶回路部９１０と、リーダ／ライタ装置から書き込まれた情報を記録する第２の記憶回路部９１１に分けて構成することもできる。
【０２２１】
第１の記憶回路部９１０はセンサ部９０６で検知した情報を記録するために、逐次書き込みを可能とするとともに、データが消失しないフラッシュメモリなどで構成することが好ましい。また、一度だけ書き込み可能な記憶素子部を適用することが好ましい。
【０２２２】
通信回路部９０５は、復調回路９１２、変調回路９１３を含んでいる。復調回路９１２は、アンテナ９０２を経由して入力される信号を復調して、演算処理回路部９０３に出力する。信号にはセンサ部９０６を制御する信号や、記憶回路部９０４に記憶させる情報を含んでいる。また、センサ回路９０９から出力される信号や、記憶回路部９０４から読み出された情報は、演算処理回路部９０３を通して変調回路９１３に出力される。変調回路９１３は、この信号を無線通信可能な信号に変調して、アンテナ９０２を介して外部装置に出力する。
【０２２３】
演算処理回路部９０３、センサ部９０６、記憶回路部９０４及び通信回路部９０５を動作させるのに必要な電力は、アンテナ９０２を介して供給される。また、使用形態によっては、電源（バッテリ）を内蔵させた構成としてもよい。
【０２２４】
このように、温度や圧力等の情報を検出できるセンサを上記実施の形態１乃至８で示した半導体装置に設けることによって、センサから検出された様々な情報を記憶素子部に記憶して管理することが可能となる。例えば、食品にガスセンサを有する半導体装置を設け、食品の状態を管理することができる。具体的には、腐敗しやすい食品等にガスセンサを有する半導体装置を設け、食品から発せられる腐敗ガスを検知する。記憶されたデータは、陳列棚またはベルトコンベアーの脇に設けられたリーダライタで定期的に読み取ることで食品の鮮度を管理すると共に、腐敗が始まった食品を選別することができる。
【０２２５】
また、他にも、人体の表面または内部に、温度センサ、圧力センサ等のセンサを有する半導体装置を設けて脈拍数、心拍数、体温、血圧、心電図、筋電図等の生体情報を半導体装置に設けられた記憶素子部に記憶することができる。本発明の半導体装置は、薄型且つ小型であるため、人体を拘束せずとも生体情報を読み取ることが可能である。また、記録された情報をリーダライタで定期的に読み取ることにより、人体の健康状態や運動状態の管理や疾病の予防、予測が可能となる。また、インターネット等のネットワークを用いて、リーダライタで読み取った生体情報を得ることで、在宅医療監視システム等が可能となる。なお、人体だけでなく、家畜等の動物にセンサを備えた半導体装置を埋め込むことにより様々な情報を記録させて、管理することが可能となる。
【０２２６】
なお、本実施の形態は、上記実施の形態１乃至８と自由に組み合わせて行うことができる。。
【０２２７】
（実施の形態１１）
本発明の半導体装置の用途は広範にわたるが、例えば、情報を記憶して表示する電子機器に用いることができる。電子機器として、例えばテレビ受像器、携帯電話をはじめとする携帯情報端末、デジタルカメラ、ビデオカメラ、ナビゲーションシステム等に利用することができる。本発明の半導体装置を携帯電話に適用した場合に関して図１４を用いて説明する。
【０２２８】
携帯電話は、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５とを有する。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に脱着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０２２９】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０２３０】
本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。また、本発明の半導体装置は、単純な構造の記憶回路を有することを特徴としており、上記特徴により、安価で、高集積化された記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、本発明の半導体装置は、不揮発性であって、データの書き換えが可能な記憶回路を有することを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。また、本発明の半導体装置は、移動度や応答速度が良好な単結晶半導体層をチャネル部としたトランジスタを設けることができ、この場合、高速な動作が可能であり、動作周波数を向上させた半導体装置を用いた電子機器を提供することができる。
【０２３１】
また、本発明の半導体装置はＲＦＩＤとしても利用可能であり、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１５を用いて説明する。
【０２３２】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１５（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１５（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１５（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１５（Ｄ）参照）。書籍類とは、書物、本等を指す（図１５（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１５（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１５（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１５（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０２３３】
紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
【０２３４】
また、ユーザーが商品を購入した後のプライバシー等の問題についても、ＲＦＩＤに設けられた記憶素子のデータを消去するシステムを設けておくことによって解決することができる。
【０２３５】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
【０２３６】
以上のように、本発明の半導体装置はデータを記憶する物品であればどのようなものにでも設けて使用することができる。なお、本実施の形態は、上記実施の形態１乃至９と自由に組み合わせて行うことができる。
【実施例１】
【０２３７】
本実施例で示す素子は、ガラス基板上に形成され、ガラス基板上に第１の電極として酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）が１１０ｎｍの膜厚で形成されている。前記ＩＴＳＯはスパッタリング法によって成膜した。なお、本実施例において第１の電極の形状は２ｍｍ×２ｍｍとした。次に第１の電極上に有機化合物層を形成するための前処理として、多孔質の樹脂（代表的にはＰＶＡ（ポリビニルアルコール）製、ナイロン製など）で基板表面を洗浄し、２００℃で１時間熱処理を行い、ＵＶオゾン処理を３７０秒行った。
【０２３８】
次に、下記構造式（５）で示されるポリマー、ポリ（Ｎ−プロパルギル−３−メチルブタンアミド）のトルエン溶液を用い、前記基板上にスピンコーティングした。このポリマーの膜厚は１４０ｎｍであった。このポリマー膜上にＡｌ電極を２００ｎｍの膜厚で形成した。Ａｌ電極は抵抗加熱による真空蒸着法によって形成した。
【０２３９】
【化５】
2006332630.tif 000007
【０２４０】
本素子の分極−電場履歴曲線を図２６に示す。測定はＳａｗｙｅｒ  ａｎｄ  Ｔｏｗｅｒ回路と呼ばれる測定系を構成し、１０Ｖ、１Ｈｚの交流電圧を印加して行った。その結果、電界３５ＭＶ／ｍで分極反転が起こることが分かる。また、残留分極量は１ｍＣ／ｍ２に達している。これらのことから、本ポリマーが強誘電体としての特性を示すことが分かった。
【図面の簡単な説明】
【０２４１】
【図１】本発明の半導体装置の一構成例を示す図。
【図２】本発明の半導体装置の一構成例を示す図。
【図３】本発明の半導体装置の作製方法の一構成例を示す図。
【図４】本発明の半導体装置の一構成例を示す図。
【図５】本発明の半導体装置の一構成例を示す図。
【図６】本発明の半導体装置の作製方法の一構成例を示す図。
【図７】本発明の半導体装置の一構成例を示す図。
【図８】本発明の半導体装置の一構成例を示す図。
【図９】本発明の半導体装置の一構成例を示す図。
【図１０】本発明の半導体装置の作製方法の一構成例を示す図。
【図１１】本発明の半導体装置の作製方法の一構成例を示す図。
【図１２】本発明の半導体装置の一構成例を示す図。
【図１３】本発明の半導体装置の使用形態を示す図。
【図１４】本発明の半導体装置の使用形態を示す図。
【図１５】本発明の半導体装置の使用形態を示す図。
【図１６】本発明の半導体装置の一構成例を示す図。
【図１７】本発明の半導体装置の作製方法の一構成例を示す図。
【図１８】本発明の半導体装置の作製方法の一構成例を示す図。
【図１９】本発明の半導体装置の作製方法の一構成例を示す図。
【図２０】本発明の半導体装置の作製方法の一構成例を示す図。
【図２１】本発明の半導体装置の作製方法の一構成例を示す図。
【図２２】本発明の半導体装置を表示装置に設けた一構成例を示す図。
【図２３】本発明の半導体装置を表示装置に設けた一構成例を示す図。
【図２４】本発明の半導体装置の一構成例を示す図。
【図２５】本発明の半導体装置の一構成例を示す図。
【図２６】本発明の半導体装置における記憶素子の分極−電場履歴曲線を示す図。
【図２７】本発明の記憶素子の分極―電界履歴曲線を示す図。
【符号の説明】
【０２４２】
１１    電源回路
１２    クロック発生回路
１３    データ復調／変調回路
１４    制御回路
１５    インターフェイス回路
１６    記憶回路
１７    データバス
１８    アンテナ
１９    リーダライタ
２０    ＲＦＩＤ
２１    メモリセル
２２    メモリセルアレイ
２３    インターフェース
２４    ワード線駆動回路
２６    ビット線駆動回路
２６ａ    カラムデコーダ
２６ｂ    回路
２６ｃ    セレクタ
２７    導電層
２８    導電層
２９    有機化合物層
３０    基板
３１    絶縁層
３２    絶縁層
３４    半導体層
３７    絶縁層
３８    有機化合物層
３９    記憶素子部
４０    メモリセル
７６    導電層
７７    絶縁層
７８    絶縁層
７９    絶縁層
８０    基板
８１    画素部
８２    駆動回路部
８３    メモリセル部
８４    接続フィルム
８５    駆動用トランジスタ
８６    トランジスタ
８７    スイッチ用トランジスタ
８８    導電層
８９    有機化合物層
９０    導電層
９１    導電層
９２    有機化合物層
９３    導電層
９４    発光素子
９５    導電層
９６    有機化合物層
９７    導電層
９８    記憶素子部
９９    導電層
２１６    記憶回路
２２１    メモリセル
２２２    メモリセルアレイ
２２３    インターフェース
２２４    ワード線駆動回路
２２４ａ    ロウデコーダ
２２４ｂ    レベルシフタ
２２６    ビット線駆動回路
２２６ａ    カラムデコーダ
２２６ｂ    回路
２２６ｃ    セレクタ
２３０    基板
２３１    配線
２３２    配線
２４０    トランジスタ
２４１    記憶素子部
２４３    導電層
２４４    有機化合物層
２４５    導電層
２４８    トランジスタ
２４９    絶縁層
２４ａ    ロウデコーダ
２４ｂ    レベルシフタ
２５０    絶縁層
２５１    素子形成層
２５６    絶縁層
３２０    リーダライタ
３２１    表示部
３２２    品物
３２３    ＲＦＩＤ
３２４    リーダライタ
３２５    ＲＦＩＤ
３２６    商品
３５０    基板
３５１    素子形成層
３５２    記憶素子部
３５３    アンテナ部
３５４    トランジスタ
３５５    導電層
３５６    記憶素子部
３５７    アンテナ部
３５８    導電層
３５９    導電性微粒子
３６１    導電層
３６２    有機化合物層
３６３    導電層
３６４    絶縁層
３６６    絶縁層
３７１    導電層
３７２    有機化合物層
３７３    導電層
３７４    絶縁層
３７５    樹脂
３７６    絶縁層
４００    基板
４０１ａ    導電層
４０１ｂ    導電層
４０２    導電層
４０３    半導体層
４０４    絶縁層
４０５    ゲート電極
４０６    絶縁層
４０７    有機化合物層
４０８    導電層
４０９    記憶素子部
４１０    ノズル
４１１    導電層
４１２    有機化合物層
４１４ａ    導電層
４１４ｂ    導電層
４１３    絶縁層
４１５    導電層
４１６    半導体層
４１７    絶縁層
４１８    ゲート電極
４１９    記憶素子部
４２０ａ    導電層
４２０ｂ    導電層
４２１    有機化合物層
４２２    有機化合物層
４２３    半導体層
４２４    絶縁層
４２５    ゲート電極
４２６    絶縁層
４２７    有機化合物層
４２８    導電層
４５１    トランジスタ
４６１    フォトダイオード
４６２    トランジスタ
４７２    温度センサ
４８２    有機化合物層
７０１    基板
７０２    剥離層
７０３    絶縁層
７０４    非晶質半導体層
７０５    ゲート絶縁層
７０６    結晶質半導体層
７０７    結晶質半導体層
７１１    Ｎ型不純物領域
７１２    Ｐ型不純物領域
７１６    導電層
７２６    Ｎ型不純物領域
７２７    Ｎ型不純物領域
７３４    絶縁層
７３９    絶縁層
７４４    薄膜トランジスタ
７４５    薄膜トランジスタ
７４９    絶縁層
７５０    絶縁層
７５１    絶縁層
７５２    導電層
７５７    導電層
７６２    絶縁層
７６３    導電層
７６４    導電層
７６５    導電層
７６６    絶縁層
７６７    コンタクトホール
７７１    導電層
７７２    絶縁層
７７３    開口部
７７５    基体
７７６    基体
７７８    電界効果トランジスタ
７７９    薄膜トランジスタ
７８０    チャネル形成領域
７８１    チャネル形成領域
７８５    Ｐ型不純物領域
７８６    導電層
７８７    有機化合物層
７８９    記憶素子部
７９０    記憶素子部
７９１    薄膜集積回路
９００    ＲＦＩＤ
９０１    素子形成層
９０２    アンテナ
９０３    演算処理回路部
９０４    記憶回路部
９０５    通信回路部
９０６    センサ部
９０７    電源回路部
９０８    センサ
９０９    センサ回路
９１０    記憶回路部
９１１    記憶回路部
９１２    復調回路
９１３    変調回路
９５０    センサ部
９５１    導電層
９５２    導電性微粒子
９５３    導電層
９５４    樹脂
２７００    筐体
２７０１    パネル
２７０２    ハウジング
２７０３    プリント配線基板
２７０４    操作ボタン
２７０５    バッテリ
２７０８    接続フィルム
２７０９    画素領域
【図１】
2006332630.tif 000014
【図２】
2006332630.tif 000015
【図３】
2006332630.tif 000016
【図４】
2006332630.tif 000017
【図５】
2006332630.tif 000018
【図６】
2006332630.tif 000019
【図７】
2006332630.tif 000020
【図８】
2006332630.tif 000021
【図９】
2006332630.tif 000022
【図１０】
2006332630.tif 000023
【図１１】
2006332630.tif 000024
【図１２】
2006332630.tif 000025
【図１３】
2006332630.tif 000026
【図１４】
2006332630.tif 000027
【図１５】
2006332630.tif 000028
【図１６】
2006332630.tif 000029
【図１７】
2006332630.tif 000030
【図１８】
2006332630.tif 000031
【図１９】
2006332630.tif 000032
【図２０】
2006332630.tif 000033
【図２１】
2006332630.tif 000034
【図２２】
2006332630.tif 000035
【図２３】
2006332630.tif 000036
【図２４】
2006332630.tif 000037
【図２５】
2006332630.tif 000038
【図２６】
2006332630.tif 000039
【図２７】
2006332630.tif 000040