(57)【要約】【課題】荷電均一性に優れ、摩耗が少なく、より安価なＢＣＲシステムを提供する。【解決手段】バイアスド荷電ローラ（ＢＣＲ）１を、絶縁基板層１０の上に多数の電極８を配置しその上を半導体層９により覆った構成とする。電極８に対しては、例えばプリニップ領域６（及びニップ内領域３）に属する電極群と、ポストニップ領域７に属する電極群とが、異なるバイアス電圧でバイアスされるよう、電源１４及び１５からバイアス電圧ＶPRE-NIP及びＶPOST-NIPを印加する。電極の配置乃至寸法形状や電圧設定等によってニップ内領域３、プリニップ領域６及びポストニップ領域７におけるフォトレセプタ表面２への荷電態様が最適化される。電極８は、絶縁基板層１０内や半導体層９内に配置してもよい。【選択図】図１
2006011455.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
絶縁基板上の半導体層と、
少なくとも絶縁基板内、半導体層内、又は絶縁基板と半導体層の間に配置された複数の電極と、
を備える電荷保持面荷電用電極付きバイアスド荷電ローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速電子写真印刷用のバイアスド荷電ローラ（ＢＣＲ：biased charge roller）に関し、より詳細には、電荷保持面上における電荷の堆積を制御するためローラ表面下に整列して埋め込まれた縦長電極群を有するＢＣＲに関する。
【背景技術】
【０００２】
通常、静電画像化印刷プロセスは幾つかの個別段階から構成されており、各段階は一般に（１）荷電、（２）画像化、（３）露出、（４）現像、（５）転写、（６）融着及び（７）清掃と呼ばれている。荷電段階においては、電荷保持面例えばフォトレセプタ表面上に電荷を均一に堆積させることによって、この電荷保持面を静電的に感受性とする。画像化段階においては原画像を取得する。露出段階においては、静電感受的となっているフォトレセプタ表面上に取得した画像を投影し露出することにより、原画像に対応する静電潜像をフォトレセプタ表面上に記録する。現像段階においては、荷電トナー粒子をこの静電潜像に接触させることにより当該静電潜像を現像する。このとき、ＣＡＤ(charged area development)を用いるのであればフォトレセプタ表面上の荷電領域へと荷電トナー粒子が引き寄せられ、またより一般的なＤＡＤ(discharged area development)を用いるのであればフォトレセプタ表面上の非荷電領域へと荷電トナー粒子が引き寄せられて、静電潜像に対応する像が現れる。転写段階を単一ステップにて行う際には、当該転写段階において、トナー粒子が静電的に吸着しているフォトレセプタ表面を、紙その他の基板により提供される画像受容面に接触させる。このとき、トナー粒子に対し静電界が作用するためトナー粒子は画像受容面に吸い寄せられて付着する。即ち、フォトレセプタ表面から画像受容面上へとトナー粒子が転写される。融着段階においては、溶融乃至加圧によりトナー粒子が画像受容面に融着する。清掃段階においては、清掃装置によってフォトレセプタ表面上から残存トナー粒子を取り除く。これによって、一連のプロセスが完了する。
【０００３】
フォトレセプタ表面に荷電する装置としては接触式荷電装置が知られている。接触式荷電装置は、フォトレセプタ等の画像担持部材の荷電対象面に接触する荷電用導電部材を有しており、この荷電用導電部材に適当な電圧を印加すれば当該荷電対象面を所定電位ＶOPCまで荷電することができる。荷電用導電部材をローラ状の形状乃至構造としたものを荷電ローラと呼び、電源からバイアス電圧の供給を受ける荷電ローラをバイアスド荷電ローラ即ちＢＣＲと呼び、当該バイアス電圧がＤＣ電圧又はＡＣ電圧である場合そのＢＣＲをそれぞれＤＣＢＣＲ又はＡＣＢＣＲと呼び、ＡＣＢＣＲの中でもバイアス電圧がＤＣ／ＡＣ重畳電圧（ＤＣシフトＡＣ電圧）であるものをＤＣシフトＡＣＢＣＲと呼ぶ。ＤＣシフトＡＣＢＣＲにおけるＤＣ／ＡＣ重畳電圧はＤＣ電圧ＶDCにＡＣ電圧を重畳させた電圧であり、このＡＣ電圧のピークトゥピーク振幅ＶACは空気絶縁破壊しきい値電圧ＶTHの２倍以上とする必要がある。即ち、一般に荷電ローラとフォトレセプタとの間には、その接触部の上流側及び下流側それぞれに空隙（後述のプリニップ空隙及びポストニップ空隙）が発生する。荷電ローラに対し十分な電圧が印加されるとこれらの空隙にて空気絶縁破壊が生じ、フォトレセプタ外表面はこの空気絶縁破壊に伴い荷電される。注記すべきことに、荷電用導電部材として十分な導電性を有する荷電ローラを使用する場合、空気絶縁破壊しきい値電圧ＶTHは、次の式
（数１）
ＤOPC（μｍ）＝ｄOPC／ｋ（但しｄOPCはフォトレセプタ厚、ｋは定数（フォトレセプタ誘電率））
により与えられるフォトレセプタ誘電体厚ＤOPCを用い、次の式
（数２）
ＶTH〜３１２＋８７．９６（ＤOPC）1/2＋６．２ＤOPC
によって与えることができる。例えば、ＤOPC＝７．６μｍのフォトレセプタであればこの式からＶTH＝６００ＶとなるためＶAC＞１２００Ｖとしなければならない。特に、従来方式によるＤＣシフトＡＣＢＣＲを用いる場合、ＤＣ電圧ＶDCによってフォトレセプタ荷電電圧乃至電位ＶOPCがＶOPC＝ＶDCと決まる。フォトレセプタ荷電電圧ＶOPCが決まれば、
（数３）
ＶOPC＝σＤOPC／ε0、σ＝Ｑ／Ａ
の関係からフォトレセプタの表面に堆積する電荷量Ｑ及びその密度（単位面積当たり電荷量）σが決まる（但しε0は自由空間誘電率、Ａはフォトレセプタ表面積）。なお、荷電用導電部材が荷電ロールとして構成されている接触式荷電装置については、この参照を以て本願に繰り入れられるところの特許文献１１並びに特許文献１乃至４を参照されたい。
【０００４】
接触式荷電装置を用いる際に大切なのは、その荷電用導電部材を、電荷保持面例えばフォトレセプタ表面に対し、その長手方向に沿い均等に接触させることである。従って、接触式荷電装置における荷電用導電部材例えば荷電ローラは、通常、その形状を適合させやすく柔らかい素材により形成し、フォトレセプタ等の光導電性部材乃至光導電性ドラムに対する接触状態を良好に保持できるようにする。印刷装置においては、普通、このようにしてフォトレセプタ等に接触している荷電ローラに対し、ＡＣ電圧やＤＣ電圧を印加する。
【０００５】
電荷保持面と荷電ローラ表面との接触部近傍は、ニップ内領域、プリニップ領域及びポストニップ領域という三種類の領域に区分することができる。これらのうちニップ内領域即ち前述の接触部は、電荷保持面と荷電ローラ表面とが直接接触する点を含む領域である。また、プリニップ領域はニップ内領域から見て上流側の領域、ポストニップ領域はニップ内領域から見て下流側の領域である。プリニップ領域は電荷保持面と荷電ローラ表面とが接触しつつある領域でありポストニップ領域は離れていく領域であるため、プリニップ領域及びポストニップ領域においては電荷保持面と荷電ローラ表面とが直接接触せず、従って前述の通り両者の間に空隙が発生する。これをプリニップ空隙及びポストニップ空隙と呼び、当該空隙における空気絶縁破壊をそれぞれプリニップ絶縁破壊又はポストニップ絶縁破壊と呼ぶ。
【０００６】
先に述べたように、荷電段階において目的としているのは、電荷保持面例えばフォトレセプタ表面上に電荷を均一に堆積させること、即ち荷電均一性である。しかしながら、荷電方式として仮にＤＣバイアス荷電方式を使用することとすると、周知の通り、荷電均一性が貧弱なものになる。これは、既に判明している通りポストニップ絶縁破壊の方がプリニップ絶縁破壊に比べ電荷保持面例えばフォトレセプタ表面をより均一に荷電できるのに、ＤＣバイアス荷電方式ではプリニップ絶縁破壊によりポストニップ絶縁破壊が抑制されてしまうためである。そのため、従来から、ＤＣバイアス荷電方式よりもＡＣバイアス荷電方式の方が一般に用いられている。ＡＣバイアス荷電方式では、ＤＣシフトＡＣ高電圧電源を用いてポストニップ絶縁破壊を発生させ、それにより荷電均一性を（ＤＣバイアス荷電方式に比べ）良好としている。しかしながら、ＡＣバイアス荷電方式には、コストが高いことやフォトレセプタが摩耗しやすいことを含め幾つかの欠点がある。
【０００７】
即ち、ＤＣシフトＡＣＢＣＲは、小型電子写真エンジンにて広く用いられているバイアス荷電手段の一つであり、これを用いた場合、プリニップ空隙でもポストニップ空隙でも空気絶縁破壊が生じる。そのため、この種のＢＣＲを用いれば、荷電均一性をより良好にすることができ、またオゾンもほとんど発生しなくなる。しかしながら、荷電ローラに高電圧のＡＣ電圧分も印加されるため、摩耗の程度が大きく、高コストとなりやすく、帯状欠陥(banding)が発生することがあり、プロセス速度が制限される、といった問題点をはらんでいる。
【０００８】
第１に、ＡＣＢＣＲを用いた場合、ＡＣ電圧分によりフォトレセプタ表面上に正電荷及び負電荷が堆積する。そのうち正電荷はフォトレセプタを形成しているポリマを弱体化させる。清掃装置のブレード（刃）が当たるとこの弱体化しているポリマはすり減り、その結果、摩耗の程度が甚だしくなり寿命が短縮される。既に判明していることであるが、ＢＣＲによる正電荷堆積を防ぐことができれば、フォトレセプタの寿命は２倍に延長されるであろう。
【０００９】
第２に、従来方式によるＢＣＲにおいては、ＤＣ電源だけでなく一般に高価な高電圧ＡＣ電源も必要となる。また、かかるＡＣ電圧を印加するとフォトレセプタにて可聴領域の雑音が発生する。この雑音の量を減らすため雑音低減手段を設けるには、そのための費用が必要となる。
【００１０】
第３に、ＡＣ電圧を使用すると空間的帯状欠陥が発生する。この帯状欠陥のプロセス方向間隔Ｘは、プロセス速度をＶPROCESS、ＡＣ電圧の周波数をｆとすると、
（数４）
Ｘ＝ＶPROCESS／ｆ
で表すことができる。従って、周波数ｆが低ければ間隔Ｘが大きくなるため看者はこの帯状欠陥を知覚できない。しかし、周波数ｆが低いままでプロセス速度ＶPROCESSを高めるとこの帯状欠陥が高周波の空間的帯状欠陥となり看取されやすくなるため、プロセス速度をＶPROCESSを高めるには併せてＡＣ電圧の周波数ｆを高めねばならない。ＡＣ電圧一定のまま周波数ｆを高めるとＡＣ電流が１／ｆに比例して減少するため、十分なＡＣ電流を得るにはＡＣ電源それ自体を能力の高い大型のもの（従って一般に高価なもの）にすることを余儀なくされる。そのため、周波数ｆひいてはプロセス速度ＶPROCESSを高めるには自ずから限界がある。
【００１１】
ところで、ＤＣバイアス荷電方式を用いることができない又は用いるのが好ましくない第１の理由は、ポストニップ絶縁破壊が生じないため十分な荷電均一性が得られないことである。即ち、十分高い負ＤＣ電圧をＢＣＲのシャフトに印加すると、プリニップ領域内電界がパッシェン曲線を上回ってプリニップ絶縁破壊が発生するが、その後各空隙における電界が落ち込んでパッシェン曲線を下回るまでは負電荷がフォトレセプタ表面上に堆積され、負電荷が堆積しているとポストニップ領域では空気絶縁破壊が生じないため荷電が不均一になる。もっとも、荷電緩和時間がニップ内滞在時間(dwell time in nip)と概略等しくなるようＢＣＲエラストマの比抵抗が精密に調整されていれば、ポストニップ領域内電界がプリニップ領域内電界を上回り荷電がより均一になるが、そのようにするのは普通は現実的でない。それは、比抵抗について非常にタイトな調整乃至管理が必要になるためである。加えて、この電界最適化(field tailoring)方式に従い比抵抗を調整するとＤＣＢＣＲの感度が増すため、荷電を均一にしようとしているにもかかわらずゴースト欠陥が発生する。ゴースト欠陥とは、フォトレセプタ表面上に均一に堆積されるはずの電荷が、前回サイクルにてフォトレセプタ表面上に形成された静電潜像（例えば放電パターン）に応じて堆積してしまうことを、指している。従って、ゴースト欠陥が発生すると前回サイクルでの静電潜像がゴースト画像となって印刷物上に現れてしまう。
【００１２】
【特許文献１】米国特許第４８５１９６０号明細書
【特許文献２】米国特許第５１６４７７９号明細書
【特許文献３】米国特許第５６１３１７３号明細書
【特許文献４】米国特許第２９１２５８６号明細書
【特許文献５】米国特許第６３６００６５号明細書
【特許文献６】米国特許第３０４３６８４号明細書
【特許文献７】米国特許第３３９８３３６号明細書
【特許文献８】米国特許第３６８４３６４号明細書
【特許文献９】米国特許第３７０２４８２号明細書
【特許文献１０】米国特許第６００６４４７号明細書
【特許文献１１】米国特許第４３８７９８０号明細書
【特許文献１２】米国特許第５６３４１７９号明細書
【特許文献１３】米国特許第２８０７２３３号明細書
【特許文献１４】米国特許第３７８１１０５号明細書
【特許文献１５】米国特許第３８３０５８９号明細書
【特許文献１６】米国特許第３８３２０５５号明細書
【特許文献１７】米国特許第３９３６１７４号明細書
【特許文献１８】米国特許第３８３２０５３号明細書
【特許文献１９】米国特許第５２７６４９０号明細書
【特許文献２０】米国特許第５３０３０１３号明細書
【特許文献２１】米国特許第５５８３６２３号明細書
【特許文献２２】米国特許第５６９７０３４号明細書
【特許文献２３】米国特許第６０７５９６５号明細書
【特許文献２４】米国特許第６２０３７４３号明細書
【特許文献２５】欧州特許公報第０６４２０６３号（Ａ１）
【特許文献２６】欧州特許公報第０６４２０６３号（Ｂ１）
【発明の開示】
【００１３】
ここに、本願にて説明する電極付きＤＣＢＣＲによれば、ＡＣＢＣＲにて生じる問題を発生させることなく、また上述の電界最適化方式を使用したＤＣＢＣＲにて生じる問題も発生させることなく、ポストニップ領域における荷電を可能にしまたより良好な荷電均一性を実現することができる。
【００１４】
本発明に係るＢＣＲは、フォトレセプタ表面上に電荷を均一に堆積させ当該表面を静電的に感受性とするための部材乃至装置であり、荷電が均一であること、摩耗及びコストを実質的に減らせること等を含め、幾つかの利点を有するものである。
【００１５】
本発明においては、前掲の従来技術に鑑み、荷電均一性に優れ摩耗が少なくより安価なＢＣＲシステムを提供することを、目的としている。
【００１６】
本発明においては、ＢＣＲ内に電極群を埋め込むことによってこの目的を達成しまたその他の利点を実現している。埋め込んだ電極群に対しては、例えば、荷電ニップ領域内に入り又は荷電ニップ領域外に出て行く電界を簡単に且つ精密に制御でき上述の画像欠陥を防止できるよう、バイアスを印加する。
【００１７】
電極群は、例えばＢＣＲ基板上に埋め込み、ＢＣＲの表面上に蓄積される電荷を緩和できるよう半導体層で覆うこととする。この半導体層は、形状を適合させやすく（形状加工乃至形成しやすく）柔らかい層としてもよいし、逆に形状を適合させにくく（形状加工乃至形成しにくく）硬い層にしてもよい。
【００１８】
埋め込んだ電極群に対するバイアスの加え方には、幾つかの異なるやり方がある。例えば、プリニップ領域にある電極（群）及びニップ内領域にある電極（群）は接地しポストニップ領域にある電極（群）にはバイアスを印加する、というやり方がある。また、これらの領域全てにおいてバイアスを印加する、というやり方もあるし、各領域内でバイアスを変化（分布）させる、というやり方もある。更に、広範囲に分布する電極群に対し、それらを覆う半導体層に沿った電極間電圧降下乃至電位差が生じるようバイアスを印加し、それにより電界最適化効果を得る、というやり方もある。ニップ内領域から大きく離れている電極群については、ＢＣＲ表面に蓄積される電荷が緩和されるようバイアスしてもよいし接地してもよい。電極に対するバイアス印加は、電極１個毎に行ってもよいし、１個又は複数個の電極を含む幾つかのグループ毎に行ってもよい。各電極又はそのグループに対するバイアスは異なるバイアスとすることもできるし、幾つかの電極又はそのグループについて互いに同じバイアスとすることもできる。グループ分けの仕方としては、例えば、プリニップ前領域内電極（群）、プリニップ領域内電極（群）、ニップ内領域内電極（群）、ポストニップ領域内電極（群）及びポストニップ後領域内電極（群）というやり方があるが、無論他のやり方でグループ分けを行ってもよい。印加するバイアスはＤＣバイアスでもよいし、ＡＣバイアスでもよいし、ＤＣシフトＡＣバイアスでもよい。電源（群）の動作モードは定電圧モードでも定電流モードでもよい。
【発明を実施するための最良の形態】
【００１９】
本発明の好適な実施形態に係るＢＣＲは、絶縁基板（層）と、ＢＣＲの表面上に蓄積される電荷を緩和できるよう絶縁基板（層）を覆う半導体層と、を備える電荷保持面荷電用ＢＣＲにおいて、絶縁基板（層）の上若しくは内部又は絶縁基板（層）を覆う半導体層の内部のうち少なくとも何れかに配置された多数の電極を備え、絶縁基板（層）をＢＣＲ内部に埋め込まれた電極群もろとも半導体層により覆った電荷保持面荷電用電極付きＢＣＲであり、接触式ＢＣＲとしても間隙付き（即ち非接触式）ＢＣＲとしても実現できる。その半導体層は、接触式か否かを問わず、形状を適合させやすく柔らかい層としてもよいし（但し接触式の場合はフォトレセプタ等との間で良好な接触状態を保持する上でこちらの方が望ましい）、逆に形状を適合させにくく硬い層にしてもよい（但し硬い層は接触式より非接触式に適している）。形状を適合させやすい半導体層は例えばエラストマによって実現できる。更に、本発明の好適な実施形態における電極群は、ニップ内領域内電界だけでなくプリニップ領域内電界やポストニップ領域内電界も制御できるよう、また幾つかの異なるやり方で、バイアスすることができる。
【００２０】
図１に、本発明の一実施形態に係る電極付きＢＣＲシステムの軸断面を示す。この図に示すＢＣＲ１は、フォトレセプタ接地面１６を取り巻いているフォトレセプタ表面２に隣り合うよう、位置決めされている。ＢＣＲ１とフォトレセプタ表面２は、ニップ内領域３において最接近している。即ち、接触式の場合は図２に示すクロスプロセス方向に沿ってフォトレセプタ表面２に均等に接触するよう、また非接触式の場合はクロスプロセス方向に沿ってフォトレセプタ表面２に対し均等な間隔を呈するよう、ＢＣＲ１が配置される。
【００２１】
また、ニップ内領域３の上流側にはプリニップ領域６が、下流側にはこれに相応してポストニップ領域７がある。プリニップ領域６及びポストニップ領域７においては、ＢＣＲ１とフォトレセプタ表面２との間に、空隙が生じている。なお、フォトレセプタは例えばベルト或いはドラム等、様々な構成とすることができる。
【００２２】
ＢＣＲ１は、通流用縦長電極８、半導体層９、絶縁基板層１０及びシャフト１１を備え、シャフト１１の軸を中心に回転させることが可能なロール状の部材である。シャフト１１は、絶縁基板層１０を支持できる素材である限り、どのような素材からも形成でき、導体でも非導体でもよく、例えばスチールシャフトとして構成することができる。シャフト１１はＢＣＲ１の絶縁基板たる絶縁基板層１０によって概ね覆われており、この絶縁基板層１０上には多数の電極８が整列して配置されており、絶縁基板層１０及び電極８は半導体層９により概ね覆われている。このように本実施形態では電極８は絶縁基板層１０と半導体層９との間に配置されているが、全ての又は一部の電極８を絶縁基板層１０又は半導体層９の内部に多数整列して埋め込んでもよい。何れにせよ、電極８は回転可能なＢＣＲ１即ち可動部分に組み込まれているため、固定部分に配置されている部材例えば固定された電源１４及び１５に対して電極８を電気的に接続するには、可動部分と固定部分とを電気的に接続するための部材が必要である。本実施形態においては、それぞれ１個又は複数個の電極８を含む複数個の電極群に対してそれぞれ異なるバイアスを印加するための経路を、当該部材によって提供している。その種の部材として本実施形態にて設けられているのは、具体的には、電圧ＶPRE-NIPを供給する電源１４に接続されている固定式プリニップ接触子１２、並びに電圧ＶPOST-NIPを供給する電源１５に接続されている固定式ポストニップ接触子１３である。これらの接触子１２及び１３は、ＢＣＲ１の回転に伴いプリニップ領域６に入ってきた電極８が固定式プリニップ接触子１２に電気的に接触し、その後ニップ内領域３に入ってきた電極８が引き続き固定式プリニップ接触子１２に電気的に接触し、更にその後ポストニップ領域７に入ってきた電極８が固定式ポストニップ接触子１３に接触するよう、設けられている。従って、プリニップ領域６に属する電極８の集まり即ちプリニップ領域内電極群、並びにニップ内領域３にある電極８の集まり即ちニップ内領域内電極群に対しては電圧ＶPRE-NIPによって電荷が供給され、ポストニップ領域７に属する電極８の集まり即ちポストニップ領域内電極群に対しては電圧ＶPOST-NIPによって電荷が供給される。なお、ここではプリニップ領域内電極群とニップ内領域内電極群とに同じ電圧ＶNIPを印加する例を示しているが、異なる電圧を印加するように固定部分の構造等を定めることもできる。更に、電圧ＶPRE-NIPと電圧ＶPOST-NIPは異なる電圧とすることができる。例えばこの図の例では、電源１４は電圧ＶPOST-NIPを分圧して得られる電圧を電圧ＶPRE-NIPとして供給している。また、電圧ＶPRE-NIP及び電圧ＶPOST-NIPを随時切り替えることもできる。例えばこの図の例では、電源１４は電圧ＶPRE-NIPを接地電位に切り替えられるよう構成されている。更に、この図に示した例は、多数の電極８をプリニップ領域内電極群、ニップ内領域内電極群及びポストニップ領域内電極群にグループ分けしてバイアス電圧を印加する例であるが、電極８のグループ分けの仕方及び固定部分と可動部分との接続関係乃至接続方式は、より複雑なものにすることもできる。例えば、プリニップ前領域内電極群、プリニップ領域内電極��、ニップ内領域内電極群、ポストニップ領域内電極群及びポストニップ後領域内電極群という５種類のグループそれぞれを個別にバイアスできるよう、別個の固定式接触子を設けてもよい。プリニップ前領域とはプリニップ領域６より更に上流側の、またポストニップ後領域とはポストニップ領域７より更に下流側の、領域を指している。
【００２３】
本実施形態におけるＢＣＲ１の頂面を図２に、またそのＩＩＩ−ＩＩＩ断面を図３に、それぞれ示す。これらの図に示すように、シャフト１１は絶縁基板層１０により、また絶縁基板層１０の表面は半導体層９により、概ね覆われている。電極８は、図１に示したように絶縁基板層１０と半導体層９の間に配置することもできるが、図４に示すように半導体層９内に埋め込むこともできる。図４に示す例では、多数の電極８を１個おきに半導体層９内に埋め込み、残りを絶縁基板層１０と半導体層９の間に配置している。但し、製造の容易さを考えると、電極８は、図１に示したように絶縁基板層１０上に配置する方がよい。
【００２４】
例えばポリアミド(polyamide)等の絶縁素材により形成された絶縁外皮である絶縁基板層１０は、例えば約０．１〜約２０ｍｍの厚みでシャフト１１を概ね覆っている。シャフト１１の直径が例えば約６〜約１０ｍｍであるなら、絶縁基板層１０の厚みは約５〜約１０ｍｍとし、その周りの半導体層９、例えばＢＣＲ１の表面上に蓄積される電荷を緩和できるエラストマの厚みは約０．２〜約１ｍｍとする。なお、ここで示した数値は一例に過ぎず、設計次第で様々な直径乃至厚みとすることができる。
【００２５】
各電極８の長さ（図２中のクロスプロセス方向に沿った寸法）はＢＣＲ１（或いはそのシャフト１１や絶縁基板層１０や半導体層９）のほぼ全長に亘る長さとするのが望ましいが、当該全長とは異なる長さの電極８を用いることや、電極８同士の間でその長さを規則的パターンに従い変えることも可能である。また、各電極８の幅（図２中のプロセス方向即ちＢＣＲ１の回転方向に沿った寸法）は、例えば約０．０５〜約３ｍｍの範囲に属する幅とすればよく、好ましくは約０．２〜約０．７ｍｍの範囲内とする。更に、各電極８の厚み（図３中の半径方向即ちＢＣＲ１の表面に直交する方向に沿った寸法）は、好ましくは例えば約５０μｍ未満とする。そして、電極８同士の間隔は、絶縁基板層１０の表面に沿い隣り合う電極８同士の間に平均して約０．０５〜約３ｍｍの範囲に属する間隙が生じるよう、より好ましくは約０．２〜約０．７ｍｍの範囲に属する間隙が生じるよう、規則的なパターンに従って定めるのが望ましい。何れにせよ、電極８の寸法及び間隔は、発生する電界を十分精密且つ確実に制御できる程度に電極８同士が近づくよう、それでいて電極８同士の間に流れる電流を十分制限できる程度に電極８同士が離れるよう、定めるべきである。勿論、ここで示した数値は一例に過ぎず、電極８の寸法は設計次第で様々な寸法とすることができる。
【００２６】
電極８のプロセス方向位置にずれが生じないよう電極８を配置した配置パターンを図５に、また電極８のプロセス方向占有範囲に重複が生じるよう電極８を配置した配置パターンを図６に、それぞれ示す。何れの配置パターンにおいても、電極８は絶縁基板層１０の表面上に配置されている。また、先に図２に示した通り、クロスプロセス方向に沿い、絶縁基板層１０を半導体層９から突出して延ばし、シャフト１１を絶縁基板層１０から突出して延ばすのが望ましい。各電極８の長さを例えば絶縁基板層１０のほぼ全長に亘る長さ等とすれば、電極８の一部分を必要長だけ露出させることができる。
【００２７】
図１に示した電源１４及び１５は高電圧バイアス電源であり、それぞれ固定式プリニップ接触子１２又は固定式ポストニップ接触子１３、例えば導電ブラシ等の固定電極を介し、電極８の露出部分に接触する。なお、図２等においては固定式プリニップ接触子１２及び固定式ポストニップ接触子１３は省略してある。電源１４及び１５は、例えば、プログラムされている制御ルーチンをコンピュータ等の装置にて実行することにより、制御される。電極８用の電源は図示の如く複数個としてもよいし、１個としてもよい。また、その電源（群）から電極８に供給するバイアスは、ＤＣバイアスでもよいし、ＡＣバイアスでもよいし、ＤＣシフトＡＣバイアスでもよいし、その組合せでもよい。電源（群）の動作モードは、定電圧モードでもよいし、定電流モードでもよいし、その組合せでもよい。
【００２８】
本実施形態に係るＢＣＲ１を間隙付き（即ち非接触式）ＢＣＲとして構成する場合、図１、図５及び図６に示すように、ニップ内領域３において、荷電部材表面即ち半導体層９の表面とフォトレセプタ表面２との間に空隙４が発生する。先に数２に示した空気絶縁破壊しきい値電圧ＶTHは、この空隙４の大きさ（半導体層９の表面とフォトレセプタ表面２との間隔）ｄAIRが
（数５）
ｄAIR≦ｄTH＝７．０９（ＤOPC）1/2
という条件を満たしているときには、空隙ｄAIRに依存しない。例えば、ＤOPC＝７．６μｍであるときは空隙しきい値ｄTH＝２０μｍになるため、ｄAIR≦２０μｍなら空気絶縁破壊しきい値電圧ＶTHは空隙ｄAIRに依存しない。逆に、空隙ｄAIRが空隙しきい値ｄTHを上回っていると、空気絶縁破壊しきい値電圧ＶTHが空隙ｄAIRに依存することとなる。そのため、図２に示したクロスプロセス方向に沿って空隙ｄAIRに不均等さがあると、それによってクロスプロセス方向に沿い荷電不均一性が発生することとなり得る。この現象は、特に、純粋なＤＣＢＣＲ（即ちＡＣ電圧ＶAC＝０のＢＣＲ）のうちＶDC＜０であるときＶOPC＝ＶDC＋ＶTHになるものにおいて、生じ得る。従って、本発明を非接触式ＢＣＲとして構成する際、クロスプロセス方向荷電不均一性を抑えるには、ｄAIR≦ｄTHとするのが望ましい。しかし、本発明は、ｄAIR＞ｄTHの非接触式ＢＣＲとして実施することもできる。その場合には、空気絶縁破壊しきい値電圧ＶTHが高めになるためＤＣ電圧ＶDCを高めに設定して所要フォトレセプタ荷電電圧ＶOPCを得るようにするのが望ましく、また空隙ｄAIRがクロスプロセス方向に沿ってさほど変化しないよう空隙ｄAIRについての精度を注意深く制御してクロスプロセス方向荷電不均一性を抑えるのが望ましい。
【００２９】
ここに、例えばＶTH＝６００Ｖの純粋ＤＣＢＣＲにおいてフォトレセプタ（ＯＰＣ）の荷電電圧乃至電位ＶOPCを−５００Ｖにするには、従来であれば、ＶOPC＝ＶDC＋ＶTHの式よりＶDC＝−１１００Ｖとする必要があった。しかしながら、そのように定めたＤＣ電圧ＶDCをプリニップ領域にて使用すると、プリニップ絶縁破壊によりポストニップ絶縁破壊が抑制されてしまうため荷電均一性が低くなる。そこで、本発明に従い純粋ＤＣＢＣＲを実現する際には、電極群を１個ずつ又は複数個単位で領域別に分け、電極毎或いは電極グループ毎に一般に異なるＤＣ電圧を印加する（但し同電圧が印加される電極又はそのグループがあってもよい）ことによって、荷電均一性を改善する。グループ分けの仕方には色々なものがあり得、例えば、多数の電極８のうちプリニップ領域６に属するもの、ニップ内領域３に属するもの及びポストニップ領域７に属するものをそれぞれひとまとめにして扱い（順にプリニップ領域内電極群、ニップ内領域内電極群及びポストニップ領域内電極群）、プリニップ領域６だけでなくポストニップ領域７でも空気絶縁破壊が生じるよう、それぞれに対して一般に異なるＤＣ電圧ＶPRE-NIP、ＶNIP又はＶPOST-NIPを印加するやり方がある。具体的には、図１に示すように２個の直流電源１４及び１５を用いて純粋ＤＣＢＣＲを構成するのであれば、電極８を、次の式
（数６）
｜ＶPOST-NIP｜＞（｜ＶPRE-NIP｜＝｜ＶNIP｜）＞ＶTH
により定まる電圧ＶPRE-NIP、ＶNIP及びＶPOST-NIPによりバイアスすればよい。例えば、ＶTH＝６００ＶでＶOPC＝−５００Ｖを実現するには、ＶOPC＝ＶDC＋ＶTHの式に倣いＶOPC＝ＶPOST-NIP＋ＶTHの式を用いてＶPOST-NIP＝−１１００Ｖと決め、ＤＣ電圧ＶNIP及びＶPRE-NIPをそれより低く且つ空気絶縁破壊しきい値電圧ＶTHより高い値例えばＶPRE-NIP＝ＶNIP＝−８５０Ｖとすればよい。このようにすれば、プリニップ絶縁破壊だけでなくポストニップ絶縁破壊も発生し、ポストニップ絶縁破壊によって荷電均一性が顕著に改善される。実際、プリニップ絶縁破壊及びポストニップ絶縁破壊の協働によって荷電均一性が全体的に最適化される。更に、プリニップ絶縁破壊を発生させているため、荷電緩和時間がニップ内滞在時間と概略等しくなるようタイトな比抵抗調整乃至管理を行う必要がなくなり、従ってゴースト欠陥も生じにくくなる。言い換えれば、ニップ内領域３内に入り又はニップ内領域３外に出て行く電界を簡単に且つ精密に制御できるよう、埋め込んだ電極群に対しバイアスを印加しているため、画像欠陥を防止できる。無論、ＡＣバイアスに起因する問題も生じ得ない。また、この構成においては、プロセス方向に並んでいる電極８と電極８との間に半導体層９が介在しているため半導体層９の比抵抗と電圧値の設定とによって電極８同士の間の電流を抑えることができ、また半導体エラストマ等の半導体層９の比抵抗が採り得る範囲も広くなっている。ここで、ＤOPC＝７．６μｍでありＶTH＝６００Ｖである負荷電の例にてＤＣバイアスが負電圧であるときＶOPC＝ＶPOST-NIP＋ＶTHという関係がフォトレセプタ荷電電圧ＶOPCとＤＣ電圧ＶPOST-NIPとの間に成り立つことを図７に、またＶTH＝６００Ｖの純粋ＤＣＢＣＲ実施形態にて所要フォトレセプタ荷電電圧ＶOPCを得る際のＤＣ電圧ＶPRE-NIP、ＶNIP及びＶPOST-NIPの設定の仕方の例を図８〜図１１に、それぞれ示す。これらのうち、図８及び図１１に示した例はそれぞれ数６が成り立つよう３個の領域全てでバイアスを印加する例である。図８に示した例ではフォトレセプタ表面２への荷電のうち５０％がプリニップ領域６にて、残りの５０％がポストニップ領域７にて行われるようバイアス電圧等が設定されているのに対し、図１０に示した例ではフォトレセプタ表面２への荷電のうち８０％がプリニップ領域６にて、残りの２０％がポストニップ領域７にて行われるようバイアス電圧等が設定されている。また、図９に示した例は
（数７）
｜ＶPOST-NIP｜＞（｜ＶPRE-NIP｜＝｜ＶNIP｜＝ＶTH）
が成り立つよう、即ちフォトレセプタ表面２への荷電が全てポストニップ領域７にて行われるよう３個の領域全てで、バイアスを印加する例である。更に、図１０に示した例は
（数８）
｜ＶPOST-NIP｜＞ＶTH＞（｜ＶPRE-NIP｜＝｜ＶNIP｜）
が成り立つよう、即ちフォトレセプタ表面２への荷電が全てポストニップ領域７にて行われるようバイアスを印加する例、特にプリニップ領域内電極群及びニップ内領域内電極群は接地してポストニップ領域内電極群にのみバイアスを印加する例である（但しプリニップ領域内電極群及びニップ内領域内電極群にバイアスを印加しつつ数８を満足させることもできる）。これらの図から理解できるように、本発明によれば、様々な荷電態様を容易に且つ精密に実現できる。更に、ＤＣ電圧ＶPRE-NIP及びＶNIPと電圧ＶPOST-NIPとの差が小さいため、図９に示した例の方が図１０に示した例に比べて電極８同士の間の電流が小さくなる。
【００３０】
また、図５及び図６においては、隣り合う電極８同士が半径方向に沿ってずれた位置にある。更に、図６においてはプロセス方向に沿い電極８同士が重複しているが（重複部分１７）、図５においては重複部分１７の幅が０である。
【００３１】
半導体層９は、一方では、電極８同士の間の電流を制限できるよう十分な比抵抗を有していなければならず、他方では、ＢＣＲ１の表面に発生し堆積した電荷を迅速且つ確実に緩和できるよう十分な導電性を有していなければならない。
【００３２】
また、ＢＣＲ１の全周及び全長のどこでも概ね均一なニップ内領域３を形成できるようにするには、十分な可撓性を有する可撓性エラストマにより半導体層９を形成するのが望ましい。半導体層９乃至これを構成する可撓性エラストマのショアＯ硬度は、例えば約０〜約１００の範囲内であることが望ましく、約１５〜約８０の範囲内であれば更に望ましい。半導体層９として好適に使用できる可撓性エラストマとしては、例えば、ウレタンラバー(urethane rubber)、エピクロロヒドリンエラストマ(epichlorohydrin elastomer)、ＥＰＤＭ（エチレン−プロピエン−ジエン三元共重合体）ラバー(EPDM rubber)、スチレンブタジエンラバー(styrene butadiene rubber)、フルオロエラストマ(fluoro-elastomer)、シリコーンラバー(silicone rubber)等がある。また、エラストマの比抵抗を変化させ又は調整したいのであれば、素材中に各種のイオン種や導電性フィラをドーピングする等、様々な手法を採ることができる。そして、半導体層９の厚みは如何様にも設定できるが、例えば約０．０２〜約１０ｍｍ、より好ましくは約０．２〜約１ｍｍの範囲内とする。無論、硬く形状的に適合させにくい層を半導体層９として形成することもできる。
【００３３】
半導体層９の素材選択、特性調整、形成等に際しては、その緩和時間ｔRELAXが
（数９）
ｔRELAX＜〜０．２×（ＷELECTRODE／ＶPROCESS）（但しＷELECTRODEは埋め込まれている電極８（１個分）の幅、ＶPROCESSは電子写真プロセスにおけるプロセス速度）
の条件を満たすようにするのが望ましい。この条件を満たすためには、半導体層９として用いるエラストマの比抵抗ρは、理論的には、
（数１０）
ρ＜ｔRELAXＤOPC／（ｄε0）（但しＤOPCはフォトレセプタ誘電体厚、ｄはエラストマ厚、ε0は自由空間誘電率）
という条件を満たしていなければならない。また、プロセス速度ＶPROCESSは普通は約１００ｍｍ／ｓ（毎分約２５ページ）から約２５０ｍｍ／ｓ（毎分約６０ページ）であるが、本発明はプロセス速度ＶPROCESSがこれより高い（例えば３００ｍｍ／ｓ超の）又は低いマシンにおいても実施することができる。プロセス速度ＶPROCESSの値域は、例えば約２５〜約１２５０ｍｍ／ｓといったところであろう。また、電極幅ＷELECTRODEは、例えば約０．０５〜約６ｍｍ、好ましくは約０．５〜約３ｍｍの範囲内とする（ニップ内領域３の幅が約０〜６ｍｍの場合）。
【００３４】
更に、フォトレセプタ側に小規模欠陥があるときに、ＢＣＲ１とフォトレセプタ接地面１６との短絡即ちバイアスリークによって誘電体絶縁破壊が生じないようにするには、誘電体絶縁破壊電界ＥBREAK即ち誘電体絶縁破壊が発生する電界の値ができるだけ大きい素材及び態様を以て半導体層９を形成すると共に、半導体層９の厚みｄを十分に厚くする必要がある。誘電体絶縁破壊電界ＥBREAKは１Ｖ／μｍを超える電界とする必要があり、半導体層９として使用するエラストマが薄い場合は１００Ｖ／μｍを超える電界とすることが必要となることもあろう。例えば誘電体絶縁破壊電界ＥBREAKが５Ｖ／μｍのエラストマにより半導体層９を形成した場合、電極８に印加される電圧のピーク値が１１００Ｖに達し得る用途においては、誘電体絶縁破壊を防ぐのにｄ＞０．２ｍｍであることが必要である。他方、プリニップ領域６及びポストニップ領域７における電界制御を（好適に）実行可能にするには、半導体層９の厚みｄを十分薄くしなければならない。以上の条件を考慮すると、半導体層９の比抵抗ρは例えば約１０4〜約１０13Ω・ｃｍの範囲内とするのが望ましいが、これより高い又は低い比抵抗ρを有する層を半導体層９として用いてもかまわない。
【００３５】
各領域において印加する電圧は、その電子写真プロセスに対してどのような結果乃至成果が望まれているかに応じ、定めればよい。電圧ＶPRE-NIP、ＶNIP及びＶPOST-NIPは、トナーの荷電が正か負かにもよるが、最も狭く見ても−１００００〜＋１００００Ｖの範囲に属する値を採り得る。先により詳細に述べた通り、最終的に得られるフォトレセプタ荷電電圧ＶOPCはポストニップ領域７内で印加されているＤＣ電圧ＶPOST-NIPに依存しており、負荷電であればＶOPC＝ＶPOST-NIP＋ＶTHの式により、正荷電であればＶOPC＝ＶPOST-NIP−ＶTHの式により、その値が定まる。例えば、ＶTH＝６００Ｖである場合にフォトレセプタを＋５００Ｖまで正荷電するには、ポストニップ領域７内で印加するＤＣバイアス電圧ＶPOST-NIPを＋１１００Ｖに設定する必要がある。
【００３６】
電源１４及び１５から取り出すことができる最大電流ＩMAXは、例えば約２〜約３ｍＡの範囲に属する値とし、より好ましくは例えば約１０若しくは２０ｍＡ又はそれ以上とする。なお、電源１４及び１５から大電流が引き出されるのは、隣り合っている電極８同士でそのバイアス電位が著しく異なるときや、光導電体に恒久的に発生し接地に対して非常に低い抵抗値を示す小さなスポット即ちピンホール欠陥がフォトレセプタ（ドラム又はベルト）にて生じていてＢＣＲ１がフォトレセプタ接地面１６と短絡しているときである。
【００３７】
本発明を実施するに当たっては、例えばＤOPC＝７．６μｍ（即ちＶTH＝６００Ｖ）とし、負荷電のためバイアス電圧ＶPRE-NIP及びＶNIPを共に約−８５０Ｖとしバイアス電圧ＶPOST-NIPを約−１１００Ｖとする（これによりフォトレセプタ荷電電圧ＶOPCは−５００Ｖとなる；図８参照）。また、プロセス速度ＶPROCESSは例えば約１００ｍｍ／ｓとする。荷電緩和時間ｔRELAXはこのプロセス速度ＶPROCESSと電極幅ＷELECTRODEから決まる。更に、最大電流ＩMAXは約１ｍＡ、誘電体絶縁破壊電界ＥBREAKは約５Ｖ／μｍとする。そして、電極８同士の間隔は約０．５ｍｍ、半導体層９の厚みｄは約０．３〜約０．５ｍｍと設定する。このように厳しく設定した場合でも、半導体層９の比抵抗ρが採り得る範囲は、好ましくも、約３×１０6〜５×１０8Ω・ｃｍという比較的広い範囲となる。比抵抗ρの値域がこのように比較的広いため、この範囲内の比抵抗ρを実現でき電荷を緩和できるエラストマは多く、これは本発明の実施に際して有利な事項である。なお、先に述べたように電荷を迅速に緩和できるよう半導体層９の導電性を十分にしておかねばならないため、半導体層９が採り得る比抵抗ρの最大値は緩和時間ｔRELAXにより概ね決まる。他方、電極８同士の間の電流を制限できるようにしておかねばならないため、半導体層９が採り得る比抵抗ρの最小値は、電源１４及び１５から流すことができる最大電流ＩMAXの値、即ち（１）バイアスリーク状況下で接地へと電流が流れた場合でも（２）加わっているバイアス電圧値が異なる電極８同士の間で電流が流れた場合でも超えてはならないとされている電流ＩMAXの値により、決定される。
【００３８】
比抵抗ρが上掲の好ましい範囲内に属している場合、半導体層９上の電荷はプロセス速度ＶPROCESSに対する電極幅ＷELECTRODEの比ＷELECTRODE／ＶPROCESSに比して短い時間（緩和時間ｔRELAX）内で緩和する。このように緩和時間ｔRELAXが短いためニップ内領域３において電荷を接地面に逃がすことは概ね不要であるが、半導体層９の表面上に電荷が積もり積もって過剰になることを防ぐには、ニップ内領域３内で適当なバイアスを印加すること或いは接地することが望ましいとも言える。
【００３９】
また、ＢＣＲ１の汚れを最小限まで抑えるには、例えば、ブレードタイプ、パッドタイプ、ブラシタイプ等のクリーナを、ＢＣＲ１に設けるとよい。もしクリーナを設けるのであれば、その位置は、プリニップ領域６やポストニップ領域７の外側とする。
【００４０】
本発明の好適な実施形態に係る電極付きＢＣＲは、これまでＢＣＲが用いられてきたどのような電子写真システムにおいても、用いることができる。また、本発明の好適な実施形態に係る電極付きＢＣＲによれば、システムにおけるバイアスの加え方及び値を必要乃至所望に応じて変化させることができる。例えば、図１０に示した例ではプリニップ領域内電極群及びニップ内領域内電極群を全て接地しポストニップ領域内電極群に高電圧バイアスを印加しているが、図８、図９及び図１１に示した例ではプリニップ領域内電極群及びニップ内領域内電極群にもバイアスを印加している。更に、本発明によれば、これに限られるものではないが、次に述べる例を含め幾つかの異なるやり方によって、埋め込んだ電極群に対しバイアスを加えることができる。
【００４１】
まず、ＢＣＲ１のプリニップ領域６、ニップ内領域３及びポストニップ領域７それぞれにて印加するバイアス電圧は、互いに異なるものとすることができ、また随時変えることができる。更に、ＢＣＲ１のプリニップ領域６、ニップ内領域３及びポストニップ領域７それぞれの内部において、固定部分の構造等を工夫することによってバイアス電圧値を変える（分布させる）ことも可能である。電極８に対するバイアス印加は、電極８の１個毎に行ってもよいし、１個又は複数個の電極８を含む幾つかのグループ毎に行ってもよい。各電極８又はそのグループに対するバイアス電圧は異なる電圧とすることもできるし、幾つかの電極８又はそのグループについて互いに同じバイアス電圧とすることもできる。更に、広範囲に分布する電極群に対し、バイアスされている電極８間でそれらを覆う半導体層９の表面に沿った電極間電圧降下乃至電位差が生じるようバイアス電圧を印加し、それにより、バイアスされている電極８間の電位差が半導体層９の表面に沿って滑らかに変化していくように（電界分布が最適化されるように）、することもできる。グループ分けの仕方としては、例えば、プリニップ前領域内電極群、プリニップ領域内電極群、ニップ内領域内電極群、ポストニップ領域内電極群及びポストニップ後領域内電極群という分け方もある。無論、他のやり方でグループ分けを行ってもよい。ニップ内領域３から大きく離れている電極群については、ＢＣＲ１の表面に蓄積される電荷が緩和されるようバイアスしてもよいし接地してもよい。印加するバイアスはＤＣバイアスでもよいし、ＡＣバイアスでもよいし、ＤＣシフトＡＣバイアスでもよい（先にＤＣバイアスの例について説明を行ったがＡＣバイアス乃至ＤＣシフトＡＣバイアスでも本発明は効果がある）。電源（群）の動作モードは定電圧モードでも定電流モードでもよい。
【００４２】
本発明に係るＢＣＲシステムの各構成部材の配置や素材に関しては、本発明の技術的範囲から逸脱することなく、様々に変えまた置換することができる。例えば、図１に示すように電極８同士が密接して配置されている場合、電源１４及び１５から流れ出す電流が大きくなり得るため、電源１４及び１５から引き出すことができる電流についての制限（最大電流ＩMAXによる制限）を緩くする必要がある。即ち、電極間隔ΔｘELECTRODEと最大電流ＩMAXの間には
（数１１）
ＩMAXΔｘELECTRODE＝ｋ（但しｋは定数）
という関係があり、電極間隔ΔｘELECTRODEを縮めたらそれに反比例して最大電流ＩMAXを大きくしなければならない。なお、定数ｋは、半導体層９として使用するエラストマの厚みｄ、その最小所望比抵抗及びそのクロスプロセス方向長さと、隣り合っている電極８同士の間に発生し得る最大の電位差とにより、定まる。
【００４３】
更に、電極間隔ΔｘELECTRODEは例えば０．１ｍｍ未満とする。また、電極８の配置パターンは、荷電領域における高い均一性を保証できるよう様々に設定することができる。例えば、図４に示したように、ＢＣＲ１の断面上で電極８の配置箇所を結ぶと２本の曲線となり、各曲線上における電極８の位置が互い違いになり、且つ一方の曲線に属する電極８と他方の曲線に属する電極８とが部分的に重なり合うよう（或いはそれに近い状態となるよう）、電極８を配置することができる。また、図６に示したようにプロセス方向に沿い電極８同士が重なり合うよう電極８を配置することもできるし、図５に示したようにプロセス方向における電極８同士の重複部分１７の幅が０になるよう電極８を配置することもできる。図５に示したように配置すれば製造が比較的容易になる。また、図５の実施形態においても図６の実施形態においても、隣り合う電極８同士の半径方向間隔は、０．１〜１ｍｍの範囲に属する値とするのが望ましいが、この範囲外の値とすることもできる。また、図５の実施形態においても図６の実施形態においても電極８は絶縁基板層１０上に配置されているが、電極８は絶縁基板層１０や半導体層９の内部に埋め込むこともできる。
【００４４】
更に、半導体層９として使用するエラストマの厚みｄ及び比抵抗ρは最適化可能である。例えば、エラストマは半導体とするのが望ましいが、エラストマの導電性が十分良好であれば、ある電圧でバイアスされている電極８とその隣にあり同じ電圧でバイアスされている電極８とにより挟まれる領域における電位分布は均一分布に近い分布になる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態に係る電極付きＢＣＲ（バイアスド荷電ローラ）システムの軸断面図である。
【図２】本実施形態における電極付きＢＣＲの頂面図である。
【図３】図２に示した電極付きＢＣＲのＩＩＩ−ＩＩＩ断面図である。
【図４】本実施形態における電極付きＢＣＲの部分拡大断面をフォトレセプタ表面の一部と共に示す図である。
【図５】本発明の他の実施形態における電極付きＢＣＲの部分拡大断面をフォトレセプタ表面の一部と共に示す図である。
【図６】本発明の更に他の実施形態における電極付きＢＣＲの部分拡大断面をフォトレセプタ表面の一部と共に示す図である。
【図７】ポストニップ領域におけるバイアス電圧とフォトレセプタ荷電電圧との関係を示す図である。
【図８】プリニップ領域及びポストニップ領域における荷電の仕方の例を示す図であ    る。
【図９】プリニップ領域及びポストニップ領域における荷電の仕方の他の例を示す図である。
【図１０】プリニップ領域及びポストニップ領域における荷電の仕方の更に他の例を示す図である。
【図１１】プリニップ領域及びポストニップ領域における荷電の仕方の更なる例を示す図である。
【図１】
2006011455.tif 000003
【図２】
2006011455.tif 000004
【図３】
2006011455.tif 000005
【図４】
2006011455.tif 000006
【図５】
2006011455.tif 000007
【図６】
2006011455.tif 000008
【図７】
2006011455.tif 000009
【図８】
2006011455.tif 000010
【図９】
2006011455.tif 000011
【図１０】
2006011455.tif 000012
【図１１】
2006011455.tif 000013