(57)【要約】【課題】  仮に局所ライフタイム制御領域が形成されても、電力損失を低減することができる電力用半導体装置を提供する。【解決手段】  ダイオードは、ｎ-型ベース層１と、このｎ-型ベース層１の内部に形成される局所ライフタイム制御領域２と、ｎ-型ベース層１の表面に形成されるｎ+型カソード層３と、このカソード層３の表面に形成されるカソード電極４と、カソード層３とは反対側のｎ-型ベース層１の表面に形成されるｎ型ベース層５と、このｎ型ベース層５の表面に形成されるｐ型アノード層６と、このアノード層６の水平方向外側に近接して形成されるｐ+型接合終端層７と、アノード層６の表面に形成されるアノード電極８とを備えている。低濃度のｎ-型ベース層１の内部に局所ライフタイム制御領域２を形成するため、ダイオード内の電界強度の傾斜を緩和できアバランシェの発生を抑制でき電力損失を低減できる。【選択図】  図１
2006332127.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１ベース層と、
前記第１ベース層の表面に形成される第１導電型の第１コンタクト層と、
前記第１コンタクト層とは反対側の前記第１ベース層の表面に形成され、前記第１ベース層よりも不純物濃度の高い第１導電型の第２ベース層と、
前記第１ベース層または前記第２ベース層の表面に形成される第２導電型の第２コンタクト層と、
前記第２コンタクト層の水平方向外側に近接あるいは接して形成される接合終端領域と、を備えることを特徴とする電力用半導体装置。
【請求項２】
前記第２ベース層は、前記第２コンタクト層に近接あるいは接して、前記接合終端領域に選択的に形成されることを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
第１導電型の第１ベース層と、
前記第１ベース層の一方の表面に形成される第１導電型の第１コンタクト層と、
前記第１コンタクト層とは反対側の前記第１ベース層の表面に形成され、前記第１ベース層よりも不純物濃度の高い第１導電型の第２ベース層と、
前記第１ベース層または前記第２ベース層の表面に形成される第２導電型の第３ベース層と、
前記第３ベース層の表面に選択的に形成される第１導電型の第２コンタクト層と、
前記第３ベース層および前記第２コンタクト層を貫通して前記第１ベース層または前記第２ベース層に達するトレンチと、このトレンチ内に、絶縁膜を介して形成されるゲート電極膜と、
前記第３ベース層の水平方向外側に近接あるいは接して形成される接合終端領域と、を備えることを特徴とする電力用半導体装置。
【請求項４】
前記第２ベース層は、前記第３ベース層に近接あるいは接して、前記接合終端領域に選択的に形成されることを特徴とする請求項３に記載の電力用半導体装置。
【請求項５】
前記第１ベース層内に形成される局所ライフタイム制御領域を備えることを特徴とする請求項１乃至４のいずれかに記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力損失に対する対策を施した電力用半導体装置に関する。
【背景技術】
【０００２】
インバータをはじめとする電力変換装置に用いられる電力整流用のダイオードでは、順バイアスから逆バイアスに切り替わる逆回復動作時に、逆回復損失、サージ電圧およびノイズを低減することが望まれている。この要件のうち逆回復損失を担保するために、ベース領域内に局所ライフタイム制御領域を形成して、逆回復時間の短縮を図る技術が提案されている（特許文献１〜３参照）。
【０００３】
しかしながら、本発明者は、この従来の技術には、以下の問題があることを突き止めた。局所ライフタイム制御領域内には、寄生的に正孔トラップ準位や深いドナー準位が形成され、ダイオードの順バイアス時にこの種の準位に正孔がトラップされてしまう。そして、ダイオードが順バイアスから逆バイアスに切り替わる逆回復時に、トラップされた正孔の正電荷によってダイオード内の電界強度の傾斜が強められ、アバランシェ電圧が低下してしまう。このため、カソード電圧が理論値よりも低電圧でクランプされ、同時にアバランシェ電流が発生してアノード電流が増加する結果、逆回復時の損失が増大してしまう。
【０００４】
電力用スイッチング素子（例えば、IGBT）についても同様の問題があり、オン状態からオフ状態に切り替わる際に、アバランシェ電流が流れて多大な電力損失を発生するという問題がある。
【特許文献１】特開平9-264570号公報
【特許文献２】特開平11-26779号公報
【特許文献３】特開平11-40822号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、仮に局所ライフタイム制御領域が形成されても、電力損失を低減することができる電力用半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１導電型の第１ベース層と、前記第１ベース層の表面に形成される第１導電型の第１コンタクト層と、前記第１コンタクト層とは反対側の前記第１ベース層の表面に形成され、前記第１ベース層よりも不純物濃度の高い第１導電型の第２ベース層と、前記第１ベース層または前記第２ベース層の表面に形成される第２導電型の第２コンタクト層と、前記第２コンタクト層の水平方向外側に近接あるいは接して形成される接合終端領域と、を備えることを特徴とする電力用半導体装置を提供するものである。
【０００７】
また、本発明の一態様によれば、第１導電型の第１ベース層と、前記第１ベース層の表面に形成される第１導電型の第１コンタクト層と、前記第１コンタクト層とは反対側の前記第１ベース層の表面に形成され、前記第１ベース層よりも不純物濃度の高い第１導電型の第２ベース層と、前記第１ベース層または前記第２ベース層の表面に形成される第２導電型の第３ベース層と、前記第３ベース層の表面に選択的に形成される第１導電型の第２コンタクト層と、前記第３ベース層および前記第２コンタクト層を貫通して前記第１ベース層または前記第２ベース層に達するトレンチと、このトレンチ内に、絶縁膜を介して形成されるゲート電極膜と、前記第3ベース層の水平方向外側に近接あるいは接して形成される接合終端領域と、を備えることを特徴とする電力用半導体装置を提供するものである。
【発明の効果】
【０００８】
本発明によれば、仮に局所ライフタイム制御領域が形成されても、電力損失を低減することができる電力用半導体装置を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【００１０】
（第１の実施形態）
図１は本発明の第１の実施形態に係る電力用半導体装置の断面構造を示す断面図であり、ダイオードの例を示している。
【００１１】
図１のダイオードは、ｎ-型ベース層（第１ベース層）１と、このｎ-型ベース層１の内部に形成される局所ライフタイム制御領域２と、ｎ-型ベース層１の表面に形成されるｎ+型カソード層（第１コンタクト層）３と、このカソード層３の表面に形成されるカソード電極４と、カソード層３とは反対側のｎ-型ベース層１の表面に形成されるｎ型ベース層（第２ベース層）５と、このｎ型ベース層５の表面に形成されるｐ型アノード層（第２コンタクト層）６と、このアノード層６の水平方向外側に近接して形成され、且つｐ+型ガードリング層７によって構成される接合終端領域と、アノード層６の表面に形成されるアノード電極８とを備えている。なお、接合終端領域はガードリング層によってのみ構成されるとは限らず、例えば低濃度のｐ型リサーフ層によって構成されていても良い。
【００１２】
局所ライフタイム制御領域２は、ダイオードの逆回復特性を改善するために、意図的に再結合中心を設けた領域であり、この再結合中心によって、ダイオードを高速に順バイアス状態から逆バイアス状態に切り替えることができる。
【００１３】
図１のダイオードは、不純物濃度の低いｎ-型ベース層１を設けた点に特徴がある。低濃度のｎ-型ベース層１を設けることで、ダイオードの垂直方向における電界強度の傾斜を緩和できる。
【００１４】
図２（ａ）は図１のダイオードの電界強度分布を示す図である。図２（ｂ）は比較のために低濃度のｎ-型ベース層１の代わりに、それより濃度の高いｎ型ベース層１ａを用いた従来のダイオードの電界強度分布を示す図である。図２（ｂ）に示す構造のダイオードでは、ｎ型ベース層１ａと局所ライフタイム制御領域２の双方で、両者の過渡的な正電荷量に比例して電界強度の傾斜が増加する。
【００１５】
一般に、電界の最大値が半導体材料の最大電界強度に達するとアバランシェが発生する。電圧は電界強度の深さ方向での積分値に等しいので、アバランシェが発生する電圧（アバランシェ電圧）は電界強度の深さ方向での傾斜が大きいほど、アバランシェ電圧が低くなるという性質がある。このため、図２（ｂ）の構造のダイオードでは、アバランシェ電圧が低下し逆回復時にアバランシェ電流が発生する結果、電力損失が増大し、素子の破壊や発振も起こりやすくなる。特に、局所ライフタイム制御領域２を設けると、同領域内に正孔トラップ準位が形成され、順バイアスされた順方向通電時に正孔トラップ準位に正孔がトラップされるため、逆回復時にその残留した正電荷によってダイオード内の電界強度の傾斜がより大きくなりやすい。したがって、局所ライフタイム制御領域２を設けた場合には、図２（ｂ）の構造を取ることにより、余計に電力損失が大きくなる。
【００１６】
これに対して、図１および図２（ａ）に示す本実施形態によるダイオードの場合、ｎ型ベース層５での電界強度の傾斜は従来構造の場合と同様に急峻であるが、ｎ-型ベース層１では電界強度が緩やかに変化する。このため、アバランシェ電圧の低下が抑制され、アバランシェの発生が防止される結果、逆回復時に流れる電流も減少する。仮に局所ライフタイム制御領域２を設けても、その上下にｎ-型ベース層１が形成されているため、結果として局所ライフタイム制御領域２内の電界強度の傾斜も抑制される。したがって、本実施形態によれば、低損失のダイオードが得られる。
【００１７】
図３は図１のダイオードの電圧・電流特性図であり、横軸は時間（0.2μs/div）、縦軸はアノード電圧ＶA（200V/div）とアノード電流ＩA（50A/div）を表している。図３の時刻ｔ１以前は順バイアスであり、時刻ｔ１で逆回復動作が開始し、時刻ｔ２付近で非導通（オフ）状態になる例を示している。時刻ｔ１〜ｔ２の期間は逆回復期間であり、図示の斜線部は逆回復期間内の電力損失を表している。この波形のように、本発明のダイオードでは、逆回復時にアバランシェの発生がなく、電流及び逆回復電荷の小さい良好な特性が実現される。
【００１８】
これに対して図２（ｂ）のダイオードの電圧・電流特性図では、逆回復期間内にアバランシェが発生し、電流が盛り上がるような波形を呈したり、発振したりすることが確認された。
【００１９】
上記の効果を別の見方から説明すると、仮に図２（ｂ）の従来のダイオードにおいて、ｎ型ベース層１ａを、本発明の低濃度n-型ベース層１と同程度に低濃度に形成した場合、オフ状態において接合終端領域内に水平方向に広がる空乏層の幅が増加してしまうため、必要な接合終端領域の面積が増加してしまう。これに対して、図２（ａ）の本発明のダイオードでは、接合終端領域にn-ベース層よりも濃度の高いｎ型ベース層が設けられているため、従来構造と同程度の空乏層幅に抑えることができる。
【００２０】
図４および図５は図１のダイオードの製造工程の一例を示す工程断面図である。まず、ｎ-型ベース層１の材料となるｎ-型の高抵抗基板を用意する（図４（ａ））。次に、不純物を拡散して、ｎ+カソード層３を形成する（図４（ｂ））。あるいは、ｎ-型基板の表面にｎ+エピタキシャル層が形成された基板を予め用意してもよい。
【００２１】
次に、ｎ-型ベース層１の表面に、イオン注入および拡散処理により、中濃度のｎ型ベース層５を形成する（図４（ｃ））。あるいは、ｎ-基板を挟んで一方の表面にｎ-型ベース層１が形成され、他方の表面にｎ+エピタキシャル層が形成された基板を予め用意してもよい。
【００２２】
次に、不純物イオンの注入と拡散処理により、接合終端層７とｐ型アノード層６を順に形成する（図５（ａ））。
【００２３】
次に、接合終端領域の表面に、熱酸化あるいは膜成長により絶縁膜９を形成し、続いて、蒸着あるいはスパッタリングにより、ｐ型アノード層６に接続されるアノード電極８と、ｎ+カソード層３に接続されるカソード電極４とを形成する（図５（ｂ））。
【００２４】
次に、プロトンやヘリウム等の荷電粒子線をカソード電極４側あるいはアノード電極８側から照射した後にアニール処理を行って、ｎ-型ベース層１の内部に局所ライフタイム制御領域２を形成する（図５（ｃ））。これにより、図１の構造のダイオードが完成する。
【００２５】
このように、第１の実施形態では、低濃度のｎ-型ベース層１の内部に局所ライフタイム制御領域２を形成するため、ダイオード内の電界強度の傾斜を緩和でき、逆回復時に流れるアバランシェ電流が抑制されて、電力損失を低減できる。
【００２６】
（第２の実施形態）
第１の実施形態では、ｎ-型のベース層を設けて電界強度の傾斜を緩和しているが、ｐ型アノード層６直下に中濃度のｎ型ベース層５があるために、その部分で電界強度の傾斜が大きくなってしまう。そこで、第２の実施形態では、空乏層の基板水平方向の広がりを抑制するために必要な領域、すなわち接合終端領域のみに中濃度のｎ型ベース層５ａを形成することにより、縦方向の電界強度の傾斜を緩和すると同時に、空乏層の水平方向の広がりを抑え素子の小型化を図るものである。
【００２７】
図６は本発明の第２の実施形態によるダイオードの断面構造を示す断面図である。図６では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
【００２８】
図６のダイオードは、ｎ型ベース層５ａの形成箇所が図１とは異なっている。図６のｎ型ベース層５ａは、ｐ型アノード層６に近接してその外側、すなわち接合終端領域に形成されている。ｎ型ベース層５ａは、基板水平方向への空乏層の広がりを防止する。ｎ-型ベース層１とｐ型アノード層６とは互いに隣接配置されている。
【００２９】
図７は図６のダイオードの電界強度分布を示す図である。アノード電極８とカソード電極４の間には中濃度のｎ型ベース層５は存在しないため、電界傾斜特性が図２と異なっており、局所ライフタイム制御領域２の両側にｎ-型ベース層１を配置すると同時に、ｐ型アノード層６直下に中濃度のｎ型ベース層を配置しないことにより、第１の実施形態よりもいっそう電界強度の傾斜が緩和され、電力損失を低減できる。
【００３０】
このように、第２の実施形態は、接合終端領域のみに中濃度のｎ型ベース層を設けるため、ｐ型アノード層６直下の電界強度の傾斜を緩和できると同時に、基板水平方向への空乏層の広がりを防止でき、ｎ-型ベース層１の不純物濃度を低くしても、接合終端構造に影響を与えなくてすむ。
【００３１】
上述した図１および図６の半導体装置は、ダイオードの逆回復特性を改善するために局所ライフタイム制御領域２を有するが、同領域は必ずしも必須ではない。
【００３２】
図８は図１から局所ライフタイム制御領域２を省いた半導体装置の断面構造を示す断面図であり、図９は図６から局所ライフタイム制御領域２を省いた半導体装置の断面構造を示す断面図である。
【００３３】
図８および図９の半導体装置においても、低濃度のｎ-型ベース層１を設けることにより、ダイオード内の電界強度の傾斜を緩和でき、逆回復時に流れる電流を抑制できる。
【００３４】
（第３の実施形態）
第３の実施形態は、インバータをはじめとする電力変換装置においてスイッチング素子として用いられる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）におけるターンオフ動作時の電力損失を低減するものである。
【００３５】
図１０は本発明の第３の実施形態に係る電力用半導体装置の断面構造を示す断面図であり、IGBTの例を示している。
【００３６】
図１０のIGBTは、ｎ-型ベース（ドリフト）層（第１ベース層）２１と、このｎ-型ベース層２１の内部に形成される局所ライフタイム制御領域２２と、ｎ-型ベース層２１の表面に形成されるｎ+型バッファ層２３と、このバッファ層２３の表面に形成されるｐ+コレクタ層（第１コンタクト層）２４と、このコレクタ層２４の表面に形成されるコレクタ電極２５と、ｎ+型バッファ層２３とは逆側のｎ-型ベース層１の表面に形成されるｎ型ベース層（第２ベース層）２６と、このｎ型ベース層２６の表面に形成されるｐ型ウェル領域（第３ベース層）２７と、このｐ型ウェル領域２７内に選択的に形成されｎ型ベース層２６まで達する複数のトレンチ２８と、これらトレンチ２８内に絶縁膜２９を介して形成される絶縁ゲート電極３０と、これらトレンチ２８に接して形成されるｎ+型エミッタ領域（第２コンタクト層）３１と、ｐ型ウェル療育２７及びｎ+型エミッタ領域３１の表面に同時にコンタクトするように形成されるエミッタ電極３２と、ｐ型ウェル領域２７の周囲に形成されるガードリング層３３より構成される接合終端領域とを備えている。
【００３７】
図１０においても、局所ライフタイム制御領域２２の両側に低濃度のｎ-型ベース層２１が設けられているため、電界強度の傾斜を緩和でき、オン状態からオフ状態になるターンオフ動作時のアバランシェ電流を抑制でき、電力損失を低減できる。
【００３８】
図１１は図１０の変形例であり、図６と同様にｎ型ベース層２６ａを接合終端領域の下方に形成するものである。
【００３９】
図１１のIGBTでは、ｎ型ベース層２６ａを接合終端領域の下方にのみ形成するため、ｐ型アノード層６直下の電界強度の傾斜を緩和できると同時に、基板水平方向への空乏層の広がりを防止でき、ｎ-型ベース層１の不純物濃度を低くしても、接合終端構造に影響を与えなくてすむ。
【００４０】
図１０および図１１のIGBTは局所ライフタイム制御領域２２を有するが、同領域を省略してもよい。
【００４１】
図１２は図１０から局所ライフタイム制御領域２２を省いた構造をもつIGBTの断面図、図１３は図１１から局所ライフタイム制御領域２２を省いた構造をもつIGBTの断面図である。
【００４２】
図１２および図１３のIGBTにおいても、ｎ-型ベース層２１を設けることで、電界強度の傾斜を緩和でき、ターンオフ時に流れるアバランシェ電流を抑制できる。
【００４３】
（その他の実施形態）
本発明は、上述したダイオードおよびIGBT以外の半導体装置にも適用可能である。例えば、MOSFETのベース層を低濃度にすれば、ベース層内の電界強度の傾斜を緩和できるため、同様の効果が得られる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態に係る電力用半導体装置の断面構造を示す断面図。
【図２】ａ）は図１のダイオードの電界強度分布を示す図である。（ｂ）は比較のためにｎ-型ベース層１の代わりにｎ-型ベース層１を用いた従来のダイオードの電界強度分布を示す図。
【図３】図１のダイオードの電圧・電流特性図。
【図４】図１のダイオードの製造工程の一例を示す工程断面図。
【図５】図４に続く工程断面図。
【図６】本発明の第２の実施形態によるダイオードの断面構造を示す断面図。
【図７】図６のダイオードの電界強度分布を示す図。
【図８】図１から局所ライフタイム制御領域２を省いた半導体装置の断面構造を示す断面図。
【図９】図６から局所ライフタイム制御領域２を省いた半導体装置の断面構造を示す断面図。
【図１０】本発明の第３の実施形態に係る電力用半導体装置の断面構造を示す断面図。
【図１１】図１０の変形例を示す断面図。
【図１２】図１０から局所ライフタイム制御領域２２を省いた構造をもつIGBTの断面図。
【図１３】図１１から局所ライフタイム制御領域２２を省いた構造をもつIGBTの断面図。
【符号の説明】
【００４５】
１  ｎ-型ベース層
２  局所ライフタイム制御領域
３  カソード層
４  カソード電極
５  ｎ型ベース層
６  アノード層
７  ｐ+型接合終端層
８  アノード電極
【図１】
2006332127.tif 000003
【図２】
2006332127.tif 000004
【図３】
2006332127.tif 000005
【図４】
2006332127.tif 000006
【図５】
2006332127.tif 000007
【図６】
2006332127.tif 000008
【図７】
2006332127.tif 000009
【図８】
2006332127.tif 000010
【図９】
2006332127.tif 000011
【図１０】
2006332127.tif 000012
【図１１】
2006332127.tif 000013
【図１２】
2006332127.tif 000014
【図１３】
2006332127.tif 000015
【手続補正書】
【提出日】平成18年8月30日(2006.8.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の第１ベース層と、
前記第１ベース層の表面に形成される第１導電型の第１コンタクト層と、
前記第１コンタクト層とは反対側の前記第１ベース層の表面に形成され、前記第１ベース層よりも不純物濃度の高い第１導電型の第２ベース層と、
前記第１ベース層または前記第２ベース層の表面に形成される第２導電型の第２コンタクト層と、
前記第２コンタクト層の水平方向外側に近接あるいは接して形成される接合終端領域と、を備えることを特徴とする電力用半導体装置。
【請求項２】
前記第２ベース層は、前記第２コンタクト層に近接あるいは接して、前記接合終端領域に選択的に形成されることを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
第１導電型の第１ベース層と、
前記第１ベース層の一方の表面側に形成される第２導電型の第１コンタクト層と、
前記第１コンタクト層とは反対側の前記第１ベース層の表面に形成され、前記第１ベース層よりも不純物濃度の高い第１導電型の第２ベース層と、
前記第１ベース層または前記第２ベース層の表面に形成される第２導電型の第３ベース層と、
前記第３ベース層の表面に選択的に形成される第１導電型の第２コンタクト層と、
前記第３ベース層および前記第２コンタクト層を貫通して前記第１ベース層または前記第２ベース層に達するトレンチと、このトレンチ内に、絶縁膜を介して形成されるゲート電極膜と、
前記第３ベース層の水平方向外側に近接あるいは接して形成される接合終端領域と、を備えることを特徴とする電力用半導体装置。
【請求項４】
前記第２ベース層は、前記第３ベース層に近接あるいは接して、前記接合終端領域に選択的に形成されることを特徴とする請求項３に記載の電力用半導体装置。
【請求項５】
前記第１ベース層内に形成される局所ライフタイム制御領域を備えることを特徴とする請求項１乃至４のいずれかに記載の電力用半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
また、本発明の一態様によれば、第１導電型の第１ベース層と、前記第１ベース層の表面側に形成される第２導電型の第１コンタクト層と、前記第１コンタクト層とは反対側の前記第１ベース層の表面に形成され、前記第１ベース層よりも不純物濃度の高い第１導電型の第２ベース層と、前記第１ベース層または前記第２ベース層の表面に形成される第２導電型の第３ベース層と、前記第３ベース層の表面に選択的に形成される第１導電型の第２コンタクト層と、前記第３ベース層および前記第２コンタクト層を貫通して前記第１ベース層または前記第２ベース層に達するトレンチと、このトレンチ内に、絶縁膜を介して形成されるゲート電極膜と、前記第3ベース層の水平方向外側に近接あるいは接して形成される接合終端領域と、を備えることを特徴とする電力用半導体装置を提供するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
これに対して図２（ｂ）のダイオードの電圧・電流特性では、逆回復期間内にアバランシェが発生し、電流が盛り上がるような波形を呈したり、発振したりすることが確認された。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
次に、ｎ-型ベース層１の表面に、イオン注入および拡散処理により、中濃度のｎ型ベース層５を形成する（図４（ｃ））。あるいは、ｎ-基板を挟んで一方の表面にｎ+型カソード層３が形成され、他方の表面にｎエピタキシャル層が形成された基板を予め用意してもよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
【図１】本発明の第１の実施形態に係る電力用半導体装置の断面構造を示す断面図。
【図２】ａ）は図１のダイオードの電界強度分布を示す図である。（ｂ）は比較のためにｎ-型ベース層１の代わりにｎ型ベース層１ａを用いた従来のダイオードの電界強度分布を示す図。
【図３】図１のダイオードの電圧・電流特性図。
【図４】図１のダイオードの製造工程の一例を示す工程断面図。
【図５】図４に続く工程断面図。
【図６】本発明の第２の実施形態によるダイオードの断面構造を示す断面図。
【図７】図６のダイオードの電界強度分布を示す図。
【図８】図１から局所ライフタイム制御領域２を省いた半導体装置の断面構造を示す断面図。
【図９】図６から局所ライフタイム制御領域２を省いた半導体装置の断面構造を示す断面図。
【図１０】本発明の第３の実施形態に係る電力用半導体装置の断面構造を示す断面図。
【図１１】図１０の変形例を示す断面図。
【図１２】図１０から局所ライフタイム制御領域２２を省いた構造をもつIGBTの断面図。
【図１３】図１１から局所ライフタイム制御領域２２を省いた構造をもつIGBTの断面図。