(57)【要約】【課題】  表面保護膜による応力を低減することにより、層間絶縁膜の膜剥がれの発生を防止する。【解決手段】   半導体装置は、基板におけるチップ領域に形成された素子と、基板上に形成された複数の層間絶縁膜と、複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ素子と配線とを接続するか又は配線同士を接続するプラグと、複数の層間絶縁膜の上に形成された表面保護膜とを備える。表面保護膜は、互いに分断された複数の部分によって構成されている。【選択図】  図３
2006318989.tif 000002
【特許請求の範囲】
【請求項１】
基板におけるチップ領域に形成された素子と、
前記基板上に形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、
前記複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するプラグと、
前記複数の層間絶縁膜の上に形成された表面保護膜とを備え、
前記チップ領域における前記表面保護膜は、互いに分断された複数の部分によって構成されていることを特徴とする半導体装置。
【請求項２】
前記表面保護膜は、前記チップ領域におけるコーナー部と前記チップ領域における素子形成領域との間で少なくとも分断されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板におけるチップ領域に形成された素子と、
前記基板上に形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、
前記複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するプラグと、
前記複数の層間絶縁膜の上に形成された表面保護膜とを備え、
前記チップ領域における前記表面保護膜は、複数のスリットによって互いに区画されている一方で、連結部によって互いに連結している複数の部分によって構成されていることを特徴とする半導体装置。
【請求項４】
前記表面保護膜は、前記チップ領域におけるコーナー部と前記チップ領域における素子形成領域との間で少なくとも区画されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
基板におけるチップ領域に形成された素子と、
前記基板上に形成された複数の層間絶縁膜と、
前記複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、
前記複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するプラグと、
前記複数の層間絶縁膜の上に形成された表面保護膜とを備え、
前記チップ領域における前記表面保護膜は、前記チップ領域のコーナー部を少なくとも除く領域に形成されていることを特徴とする半導体装置。
【請求項６】
前記複数の層間絶縁膜上の領域であって且つ前記表面保護膜が形成されていない開口領域には、保護材が形成されていることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。
【請求項７】
前記表面保護膜は、前記開口領域の下部に前記保護材が露出するように、前記保護材の上に形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記保護材は、前記表面保護膜における前記開口領域を埋め込むように、前記表面保護膜の上に形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記保護材は、導電性材料よりなることを特徴とする請求項６〜８のうちいずれか１項に記載の半導体装置。
【請求項１０】
前記表面保護膜は、樹脂材料よりなることを特徴とする請求項１〜９のうちいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置に関するものである。
【背景技術】
【０００２】
近年、デジタル社会が進展するに従って、半導体装置の微細化、高機能化、及び高速動作化の要望が強まっており、半導体装置は大規模高集積化してきている。このため、配線の多層化、さらには配線の微細化が進んでいる。近年、配線の微細化によって生じる寄生容量を抑制する目的で、層間絶縁膜として、従来のシリコン酸化膜又はシリコン窒化膜などの誘電体材料の誘電率よりも低い誘電率を有する低誘電率誘電体材料（Ｌｏｗ−ｋ材料）が用いられるようになってきた（例えば、特許文献１参照）。
【０００３】
また、通常、半導体装置の表面には、モールド樹脂に含まれるフィラーが接触するなどの外的ストレスから保護したり、水分又はイオンなどの外界の雰囲気による影響から保護する目的で、表面保護膜が設けられている。
【０００４】
以下に、層間絶縁膜としてＬｏｗ−ｋ膜を用いた多層配線構造を有する従来の半導体装置について、図１０を参照しながら説明する。なお、図１０は、従来の半導体装置１００Ａの構造を示す要部断面図である。
【０００５】
図１０に示すように、シリコンなどの半導体よりなる基板１００の上には、第１の層間絶縁膜１０１が形成されている。第１の層間絶縁膜１０１における上部には、ダマシン配線工程によって、銅よりなる第１の配線層１０２が形成されている。第１の層間絶縁膜１０１及び第１の配線層１０２の上には、例えばＳｉＣＮ膜よりなる銅の拡散を防止する第１のストッパー材１０３が形成されている。第１のストッパー材１０３の上には、第２の層間絶縁膜１０４として、例えばＳｉＯＣ膜よりなるＬｏｗ−ｋ膜が形成されている。ストッパー材１０３及び第２の層間絶縁膜１０４中には、該第１のストッパー材１０３及び第２の層間絶縁膜１０４を貫通し、且つ下端が第１の配線層１０２に接続するコンタクト用のビア１０５が形成されている。また、第２の層間絶縁膜１０４における上部には、ダマシン配線工程によって、ビア１０５の上端と接続する第２の配線層１０６が形成されている。第２の層間絶縁膜１０４及び第２の配線層１０６の上には、例えばＳｉＣＮ膜よりなる銅の拡散を防止する第２のストッパー材１０７が形成されている。第２のストッパー材１０７の上には、例えばポリイミド層又はＰＢＯ層よりなる表面保護膜１０８が形成されている。以上のように、図１０に示す従来の半導体装置１００Ａは、二層のダマシン配線構造を有している。
【特許文献１】特開２００４−１７２１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、前述したＬｏｗ−ｋ膜を用いた従来の半導体装置１００Ａでは、該半導体装置１００Ａのコーナー部において、第２の層間絶縁膜１０４が下地の第１のストッパー材１０３に対して膜剥がれを起こしたり、この膜剥がれに起因してクラックが発生するなどの問題がある。以下に、その問題発生のメカニズムについて具体的に説明する。
【０００７】
一般的に、Ｌｏｗ−ｋ膜は、ヤング率が低い、硬度が低い、熱膨張率が高い、膜密度が低いなどの物理的特性を有しているので、他の膜に対する密着性が低い。このため、Ｌｏｗ−ｋ膜よりなる第２の層間絶縁膜１０４は、下地の第１のストッパー材１０３に対する密着性が低い。したがって、Ｌｏｗ−ｋ膜よりなる第２の層間絶縁膜１０４は、前述した物理的特性の点で、第１のストッパー材１０３に対して膜剥がれを発生させやすい。
【０００８】
さらに、半導体装置１００Ａの表面に形成された表面保護膜１０８が、第２の層間絶縁膜１０４の膜剥がれを促進させる大きな要因となっている。すなわち、表面保護膜１０８の熱膨張係数とその下層の熱膨張係数との差により、表面保護膜１０８の熱収縮に起因する応力が発生するが、この応力によって第２の層間絶縁膜１０４における膜剥がれを発生させてしまうのである。
【０００９】
図１１（ａ）及び（ｂ）は、Ｌｏｗ−ｋ膜よりなる第２の層間絶縁膜１０４における膜剥がれの発生を説明するための要部断面図及び平面図である。図１１（ａ）に示すように、Ｌｏｗ−ｋ膜よりなる第２の層間絶縁膜１０４と第１のストッパー材１０３との界面であって、且つ、図１１（ｂ）に示すように、半導体装置１００Ａのコーナー部１１０において、第２の層間絶縁膜１０４は、第１のストッパー材１０３に対して膜剥がれを起こしている。このような膜剥がれが生じる理由は、前述した通りであり、また、半導体装置１００Ａのコーナー部１１０において、第２の層間絶縁膜１０４の膜剥がれが生じる理由は、以下の通りである。すなわち、半導体装置１００Ａの端部におけるダイシングによってダメージを受けた部分１１１が、膜剥がれの基点となり、また、表面保護膜１０８の熱収縮時における応力は半導体装置１００Ａのコーナー部１１０において最も大きいために、第２の層間絶縁膜１０４の膜剥がれは、半導体装置１００Ａのコーナー部１１０から選択的に発生するのである。
【００１０】
以上のようなメカニズムによって発生する第２の層間絶縁膜１０４の膜剥がれは、半導体装置１００Ａの内部における配線構造に断線を生じさせる。これにより、配線不良が発生すると共に、歩留りが低下する。また、第２の層間絶縁膜１０４の膜剥がれが組み立て工程直後において軽微であっても、その後の半導体装置１００Ａの使用によって加わる熱的なストレスに起因して、第２の層間絶縁膜１０４の膜剥がれが進行する。したがって、この場合にも、将来的に半導体装置１００Ａの故障に繋がる可能性があるので、半導体装置１００Ａの信頼性に問題が生じる。
【００１１】
前記に鑑み、本発明の目的は、表面保護膜による応力を低減することにより、層間絶縁膜の膜剥がれの発生を防止できる半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明の一側面に係る第１の半導体装置は、基板におけるチップ領域に形成された素子と、基板上に形成された複数の層間絶縁膜と、複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ素子と配線とを接続するか又は配線同士を接続するプラグと、複数の層間絶縁膜の上に形成された表面保護膜とを備え、チップ領域における表面保護膜は、互いに分断された複数の部分によって構成されている。
【００１３】
本発明の一側面に係る第１の半導体装置によると、表面保護膜が、互いに分断された複数の部分によって構成されていることにより、表面保護膜の収縮力は複数の部分に分散する。このため、表面保護膜の収縮力に起因する層間絶縁膜の膜剥がれの発生を防止し、クラックの発生を抑制することができる。その結果、長年の使用における故障の発生を抑制し、半導体装置の信頼性を向上させることができる。
【００１４】
本発明の一側面に係る第１の半導体装置において、表面保護膜は、チップ領域におけるコーナー部とチップ領域における素子形成領域との間で少なくとも分断されていることが好ましい。
【００１５】
このように、表面保護膜は、該表面保護膜の収縮力が集中して膜剥がれが生じ易いチップ領域のコーナー部と能動領域との間で分断されているので、層間絶縁膜の膜剥がれの発生を効果的に防止することができる。
【００１６】
本発明の一側面に係る第２の半導体装置は、基板におけるチップ領域に形成された素子と、基板上に形成された複数の層間絶縁膜と、複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ素子と配線とを接続するか又は配線同士を接続するプラグと、複数の層間絶縁膜の上に形成された表面保護膜とを備え、チップ領域における表面保護膜は、複数のスリットによって互いに区画されている一方で、連結部によって互いに連結している複数の部分によって構成されている。
【００１７】
本発明の一側面に係る第２の半導体装置によると、表面保護膜が、スリットによって互いに区画された複数の部分によって構成されていることにより、表面保護膜の収縮力は複数の部分に分散する。このため、表面保護膜の収縮力に起因する層間絶縁膜の膜剥がれの発生を防止し、クラックの発生を抑制することができる。その結果、長年の使用における故障の発生を抑制し、半導体装置の信頼性を向上させることができる。さらに、互いに区画された複数の部分は連結部によって連結しているので、複数の部分に分断された場合に生じ易い各部分の膜剥がれを防止することができる。
【００１８】
本発明の一側面に係る第２の半導体装置において、表面保護膜は、チップ領域におけるコーナー部とチップ領域における素子形成領域との間で少なくとも区画されていることが好ましい。
【００１９】
このようにすると、表面保護膜は、該表面保護膜の収縮力が集中して膜剥がれが生じ易いチップ領域のコーナー部と能動領域との間で区画されているので、層間絶縁膜の膜剥がれの発生を効果的に防止することができる。
【００２０】
本発明の一側面に係る第３の半導体装置は、基板におけるチップ領域に形成された素子と、基板上に形成された複数の層間絶縁膜と、複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ素子と配線とを接続するか又は配線同士を接続するプラグと、複数の層間絶縁膜の上に形成された表面保護膜とを備え、チップ領域における表面保護膜は、チップ領域のコーナー部を少なくとも除く領域に形成されている。
【００２１】
本発明の一側面に係る第３の半導体装置によると、表面保護膜は、該表面保護膜の収縮力が集中して膜剥がれが生じ易いチップ領域のコーナー部には形成されていないので、表面保護膜の収縮力に起因する層間絶縁膜の膜剥がれの発生を効果的に防止し、クラックの発生を抑制することができる。その結果、長年の使用における故障の発生を抑制し、半導体装置の信頼性を向上させることができる。
【００２２】
本発明の一側面に係る第１〜第３の半導体装置において、複数の層間絶縁膜上の領域であって且つ表面保護膜が形成されていない開口領域には、保護材が形成されていることが好ましい。
【００２３】
このように、表面保護膜における開口領域が保護材によって埋め込まれているので、後に堆積されるモールド樹脂に含まれるフィラーが開口領域に侵入してチップ領域における能動領域を損傷させることを防止することができる。
【００２４】
この場合に、表面保護膜は、開口領域の下部に保護材が露出するように、保護材の上に形成されている構成であってもよい。
【００２５】
また、保護材は、表面保護膜における開口領域を埋め込むように、表面保護膜の上に形成されている構成であってもよい。
【００２６】
ここで、表面保護膜は、樹脂材料よりなることが好ましく、また、保護材は、表面保護膜の収縮による変形が伝播しないように、導電性材料よりなることが好ましい。
【発明の効果】
【００２７】
本発明の半導体装置によると、チップ領域における表面保護膜が、互いに分断された複数の部分によって構成されていることにより、表面保護膜の収縮力は複数の部分に分散する。このため、表面保護膜の収縮力に起因する層間絶縁膜の膜剥がれの発生を防止し、クラックの発生を抑制することができる。その結果、長年の使用における故障の発生を抑制し、半導体装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２８】
以下に、本発明の一実施形態について説明するが、その前提として、本願で用いる用語の定義を説明するために、図１並びに図２（ａ）及び（ｂ）を参照しながら説明する。
【００２９】
一般的に、半導体装置は、例えばシリコンなどの半導体ウエハ上に、複数の素子から構成され且つ所定の機能を有する多数のＩＣ回路をマトリックス状に配置することによって作られる。
【００３０】
図１は、一般的な半導体ウエハ１１の平面図を示している。
【００３１】
図１に示すように、半導体ウエハ１１上における多数の半導体チップ（チップ領域）１２は、格子状に設けられたスクライブライン１３によって互いに隔てられている。半導体製造工程を経て１枚の半導体ウエハ１１上に多数の半導体チップ１２を形成した後、該半導体ウエハ１１はスクライブライン１３に沿って個々のチップにダイシングされ、それによって半導体装置が形成される。
【００３２】
図２（ａ）及び（ｂ）は、半導体チップ１２の要部拡大平面図を示している。
【００３３】
図２（ａ）及び（ｂ）に示すように、半導体チップ１２の周縁部のうちコーナー部２１を除く領域には、通常、１列又は２列（図上では１列）に電極パッド２２が配置されており、電極パッド２２で取り囲まれた領域が素子形成領域２３となっている。
【００３４】
このように、本願において用いる半導体チップ（チップ領域）のコーナー部とは、例えば図２（ａ）及び（ｂ）に示すように、半導体チップ（チップ領域）１２の周縁部のうち電極パッドが形成されていない角領域のことを言う。
【００３５】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置について説明する。
【００３６】
図３（ａ）は、本発明の第１の実施形態に係る半導体装置（半導体チップ１２）における平面図を示している。
【００３７】
図３（ａ）に示すように、本発明の第１の実施形態に係る半導体装置では、多層配線構造（後述の図３（ｂ）参照）を有する１つの半導体チップ１２の上部に、樹脂材料からなる表面保護膜４０が形成されている。そして、表面保護膜４０は、各々が互いに独立して存在するように複数の部分４０ａに分割されている。なお、表面保護膜４０を構成する複数の部分４０ａ間には、表面保護膜４０の下層に形成されているストッパー材３９が露出している。
【００３８】
図３（ｂ）は、本発明の第１の実施形態に係る半導体装置の構成を示す要部断面図であって、前述の図３（ａ）に示した半導体チップ１２の要部を拡大した図が示されている。
【００３９】
図３（ｂ）に示すように、シリコンなどの半導体ウエハ１１よりなる基板３０の上には、複数の層間絶縁膜３１、３２、３４、３５、３７、３８の積層構造が形成されており、層間絶縁膜３２と層間絶縁膜３４との間には、ストッパー材３３が形成されており、層間絶縁膜３５と層間絶縁膜３７との間には、ストッパー材３６が形成されており、層間絶縁膜３８の上には、ストッパー材３９が形成されており、ストッパー材３９の上には、表面保護膜４０が形成されている。そして、表面保護膜４０は、各々が互いに独立して存在するように複数の部分４０ａに分割されており、複数の部分４０ａ間にはストッパー材３９が露出している。ここで、例えば、層間絶縁膜３１、３２、３４、３５、３７、３８としてＳｉＯＣ膜などの低い誘電率（比誘電率３．９以下）を有するＬｏｗ−ｋ膜を形成し、ストッパー材３３、３６、３９としてＳｉＣＮ膜を形成し、表面保護膜４０としてポリイミド層又はＰＢＯ層よりなる樹脂保護膜を形成する。
【００４０】
また、層間絶縁膜３１には、基板３０の素子形成領域に形成されている拡散層などの活性領域（図示せず）と接続するプラグ４１が形成されており、層間絶縁膜３２には、プラグ４１と接続する配線４２が形成されており、ストッパー材３３及び層間絶縁膜３４には、配線４２と接続するプラグ４３が形成されており、層間絶縁膜３５には、プラグ４３と接続する配線４４が形成されており、ストッパー材３６及び層間絶縁膜３７には、配線４４と接続するプラグ４５が形成されており、層間絶縁膜３８には、プラグ４５と接続する配線４６が形成されている。プラグ４１、４３、４５及び配線４２、４４、４６の材料として、例えば銅を用いる。また、配線４６の上には、ストッパー材３９及び表面保護膜４０における開口部を介して、配線４６と接続する電極パッド４７が形成されている。電極パッド４７として、例えばアルミニウム又はアルミニウム合金を用いる。
【００４１】
このように、各々が互いに独立して存在するように複数の部分４０ａに分割された表面保護膜４０を備えている点が、本発明の第１の実施形態に係る半導体装置の特徴である。また、表面保護膜４０の厚さは、１μｍ〜１０μｍ程度であることが好ましく、さらに、表面保護膜４０が分割されてなる複数の部分４０ａは、それぞれの大きさが０．５ｍｍ×０．５ｍｍ〜３ｍｍ×３ｍｍ程度あり、１チップ上で４〜１６個程度に分割されることが好ましい。
【００４２】
図４（ａ）及び（ｂ）は、表面保護膜４０に作用する収縮力の向きと大きさとを矢印を用いて示している。
【００４３】
まず、図４（ａ）に示すように、従来の構成では、１つの半導体チップ１２上で表面保護膜４０が分割されていないため、表面保護膜４０に生じる収縮力は、半導体チップ１２のコーナー部に集中する。これに対して、図４（ｂ）に示すように、本実施形態の構成では、１つの半導体チップ１２上で表面保護膜４０が複数の部分４０ａに分割されているため、表面保護膜４０に生じる収縮力は、各部分４０ａに分散されて比較的小さくなる。このため、半導体チップ１２の端部、特にコーナー部において、層間絶縁膜（例えば３４、３７など）の膜剥がれが発生することを防止することができる。
【００４４】
本発明の第１の実施形態に係る半導体装置によると、表面保護膜４０が互いに独立している複数の部分４０ａに分割されているので、表面保護膜４０の収縮力は、分割された複数の部分４０ａに分散される。このため、半導体チップ１２のコーナー部に表面保護膜４０の収縮力が集中することを緩和することができるので、層間絶縁膜（例えば３４、３７など）の膜剥がれを防止し、クラックの発生を抑制することができる。その結果、長年の使用における故障の発生を抑制し、半導体装置の信頼性を向上させることができる。
【００４５】
したがって、層間絶縁膜としてＬｏｗ−ｋ膜を用いた多層配線構造を有する半導体装置にとって、一層効果的である。すなわち、前述したように、Ｌｏｗ−ｋ膜は、その物理的性質ゆえに、そもそも膜剥がれを引き起こし易いが、本発明の第１の実施形態に係る半導体装置の構成により、Ｌｏｗ−ｋ膜を用いた多層配線構造を有する半導体装置において特に有効である。
【００４６】
なお、表面保護膜４０を分割する方法としては、例えば標準的なリソグラフィーの手法を用いて、表面保護膜４０に開口部を形成して、複数の部分４０ａに分割することができる。また、複数の部分４０ａ間の開口部の幅は５μｍ〜５０μｍ程度であることが好ましい。
【００４７】
また、表面保護膜４０は、接続端子部（例えば図３（ｂ）で示した電極パッド４７）又は接続端子部を含むその近傍領域では開口するように形成される。また、半導体ウエハ１１をスクライブラインに沿ってダイシングする際の応力の影響を回避する目的で、スクライブラインにて表面保護膜４０を開口するように形成することが望ましい。なお、この点は、後述する実施例においても同様である。
【００４８】
なお、本実施形態では、各配線間の層間絶縁膜として、層間絶縁膜３１と層間絶縁膜３２、層間絶縁膜３４と層間絶縁膜３５、層間絶縁膜３７と層間絶縁膜３８のように積層構造にしているが、単層の層間絶縁膜であってもよい。また、プラグ４１、４３、４５と配線４２、４４、４６は別構造としているが、デュアルダマシン法によってプラグ４１と配線４２、プラグ４３と配線４４、プラグ４５と配線４６をそれぞれ一体化構造としてもよい。また、本実施形態では、ストッパー材３９上に直接表面保護膜４０を形成したが、ストッパー材３９上に、ＳｉＮ膜のように防湿効果の高い窒素を含む絶縁膜を形成した後、該絶縁膜上に表面保護膜４０を形成してもよい。
【００４９】
＜変形例＞
図５は、本発明の第１の実施形態に係る半導体装置の変形例を示す平面図である。なお、以下の各実施例では、ストッパー材３９の上に形成される表面保護膜４０の構成に特徴があるので、平面図のみを用いて説明すると共に、断面図については前述と同様であるから省略する。
【００５０】
図５に示すように、表面保護膜４０は、半導体チップ１２のうちコーナー部を被覆する部分４０ｂと、半導体チップ１２のうち半導体素子が形成された素子形成領域を被覆する部分４０ｃとに分割されている。このように、表面保護膜４０がコーナー部を被覆する部分４０ｂと素子形成領域を被覆する部分４０ｃとに分割されているので、表面保護膜４０の収縮力を分散できると共に、半導体チップ１２のコーナー部に集中する応力の影響が表面保護膜４０を介して素子形成領域に及ぶことを防止することができる。これにより、層間絶縁膜の膜剥がれを効果的に防止することができる。
【００５１】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置について説明する。
【００５２】
図６（ａ）に示すように、本発明の第２の実施形態に係る半導体装置では、多層配線構造（図示せず）を有する１つの半導体チップ１２の上部に、表面保護膜４０が形成されている。そして、表面保護膜４０は、各々がスリット４０ｄによって複数の部分４０ａに区画されており、且つ、複数の部分４０ａの各々は、連結部４０ｅを介して一体的となっている。このような構成によると、表面保護膜４０は、連結部４０ｅによって一体的な構成を有する複数の部分４０ａよりなるので、表面保護膜４０の収縮力を分散して層間絶縁膜の膜剥がれを防止すると共に、複数の部分４０ａの一部が剥離することを防止することができる。
【００５３】
また、図６（ｂ）に示すように、表面保護膜４０は、半導体チップ１２のうちコーナー部を被覆する部分４０ｂと、半導体チップ１２のうち半導体素子が形成された素子形成領域を被覆する部分４０ｃとに、底部にストッパー材３９を露出させるスリット４０ｄを介して区画されており、且つ、部分４０ｂと部分４０ｃとは連結部４０ｅによって一体的になっている。このようにすると、半導体チップ１２のコーナー部に集中する応力の影響が表面保護膜４０を介して素子形成領域に及ぶことを防止することができると共に、応力が集中する半導体チップ１２のコーナー部における部分４０ｂが剥離することを防止することができる。
【００５４】
また、図６（ｃ）は、連結部４０ｅの近傍領域を拡大した図を示している。
【００５５】
図６（ｃ）に示すように、スリット４０ｄの幅Ａは、５μｍ〜５０μm程度が好ましく、スリット４０ｄの長さは、連結部４０ｅの幅Ｂに比べて十分に長いことが好ましい。また、連結部４０ｅの幅Ｂは、スリット４０ｄの幅Ａの１／２〜２倍程度であることが好ましい。このようにするのは、後に形成されるモールド樹脂を構成するフィラーがスリット４０ｄ内に侵入することを防止するためである。
【００５６】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置について説明する。
【００５７】
図７（ａ）に示すように、本発明の第３の実施形態に係る半導体装置では、多層配線構造（図示せず）を有する１つの半導体チップ１２の上部であって、ストッパー材３９の上に、半導体チップ１２のうち半導体素子が形成された素子形成領域上にのみ表面保護膜４０ｃが形成されている。ここで、表面保護膜４０が形成されていない半導体チップ１２のコーナー部の範囲は、各辺における角から５０μｍ〜５００μｍ程度の距離の部分によって囲まれる領域であることが好ましい。
【００５８】
このようにすると、半導体チップ１２のコーナー部に集中する表面保護膜４０による応力をそもそも生じさせないので、半導体チップ１２のコーナー部における層間絶縁膜の膜剥がれを効果的に防止することができる。
【００５９】
また、図７（ｂ）に示すように、図７（ａ）に示した表面保護膜４０ｃの変形例として、表面保護膜４０ｃは、互いに独立して存在するように複数の部分４０ａ、４０ｆに分割された構成であってもよい。このようにすると、半導体チップ１２のコーナー部における層間絶縁膜の膜剥がれを効果的に防止できることに加えて、複数の部分４０ａ、４０ｆに分割することによって応力を分散させることができるので、層間絶縁膜の膜剥がれをより一層防止することができる。
【００６０】
また、図７（ｃ）に示すように、図７（ｂ）に示した表面保護膜４０ｃの変形例として、表面保護膜４０ｃは、各々がスリット４０ｄによって複数の部分４０ａ、４０ｆに区画されており、且つ、複数の部分４０ａ、４０ｆの各々は、連結部４０ｅを介して一体的になっている。このようにすると、応力の分散によって層間絶縁膜の膜剥がれを防止することに加えて、図７（ｂ）の場合と比べて、複数の部分４０ａ、４０ｆの一部が剥離することを防止することができる。
【００６１】
（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体装置について説明する。
【００６２】
本発明の第４の実施形態に係る半導体装置では、表面保護膜を分割、又は連結部を介して区画するために形成された、底部にストッパー材を露出させる開口部又はスリットの内部に保護材が堆積されている。
【００６３】
例えば、図８（ａ）〜（ｃ）は、それぞれ、前述した図３（ａ）、図６（ａ）及び図７（ｃ）に対応する図であって、開口部又はスリット４０ｄの内部に保護材８０が堆積された構成を示している。また、保護材８０は、表面保護膜４０の高さと同程度の高さまで堆積することが好ましい。また、保護材８０としては、導電性材料であっても絶縁性材料であってもよいが、表面保護膜４０に働く収縮力による変形が伝播しないように、例えばＡｌなどの導電性材料を選択するとよい。
【００６４】
このようにすると、前述した図３（ａ）、図６（ａ）及び図７（ｃ）を用いた説明と同様の効果が得られることに加えて、表面保護膜４０に形成された開口部又はスリット４０ｄの内部に、後に堆積されるモールド樹脂に含まれるフィラーが侵入してチップ領域における素子形成領域を損傷させることを防止することができる。なお、ここでは、図３（ａ）、図６（ａ）及び図７（ｃ）の構成に保護材を堆積した構成について説明したが、その他の図５、図６（ｂ）、図７（ａ）及び（ｂ）の構成に保護材を堆積する場合であっても同様の効果が得られることは言うまでもない。
【００６５】
ここで、開口部又はスリット４０ｄの内部に保護材８０を堆積する構成としては、例えば、図９（ａ）に示すように、例えば、パターン化された導電性材料よりなる保護材８０の上に、表面保護膜４０が堆積した後に、該表面保護膜４０に開口部又はスリット４０ｄを形成する構成であってもよい。また、図９（ｂ）に示すように、開口部又はスリット４０ｄを有する表面保護膜４０の上に、該開口部又はスリット４０ｄを埋め込むように、例えば導電性材料よりなる保護材８０が堆積された構成であってもよい。
【産業上の利用可能性】
【００６６】
本発明は、多層配線構造を有する半導体装置、特に、Ｌｏｗ−ｋ膜よりなる層間絶縁膜を含む半導体装置に有用である。
【図面の簡単な説明】
【００６７】
【図１】半導体ウエハの一般的な構成を示す平面図である。
【図２】（ａ）及び（ｂ）は、本発明の実施形態で使用する用語の定義に用いる半導体チップのコーナー部を示す要部平面図である。
【図３】（ａ）は、本発明の第１の実施形態に係る半導体装置の構成を示す平面図であり、（ｂ）は、本発明の第１の実施形態に係る半導体装置の構成を示す要部断面図である。
【図４】（ａ）は、従来の半導体装置の表面保護膜に作用する収縮力を説明するための平面図であり、（ｂ）は、本発明の第１の実施形態に係る半導体装置の表面保護膜に作用する収縮力を説明するための平面図である。
【図５】本発明の第１実施形態に係る半導体装置の変形例の構成を示す平面図である。
【図６】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の構成を示す平面図である。
【図７】（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の構成を示す平面図である。
【図８】（ａ）〜（ｃ）は、本発明の第４の実施形態に係る半導体装置の構成を示す平面図である。
【図９】（ａ）及び（ｂ）は、本発明の第４の実施形態に係る半導体装置の構成を示す平面図である。
【図１０】従来の半導体装置の構成を示す要部断面図である。
【図１１】（ａ）及び（ｂ）は、それぞれ従来の半導体装置における層間絶縁膜の膜剥がれの発生を説明するための要部断面図及び平面図である。
【符号の説明】
【００６８】
１１  半導体ウェハ
１２  半導体チップ
１３  スクライブライン
２１  コーナー部
２２  電極パッド
２３  素子形成領域
３１、３２、３４、３５、３７、３８  層間絶縁膜
３３、３６、３９  ストッパー材
４０、４０ａ、４０ｂ、４０ｃ、４０ｆ  表面保護膜
４０ｄ  スリット
４０ｅ  連結部（表面保護膜）
４１、４３、４５  プラグ
４２、４４、４６  配線
４７  電極パッド
８０  保護材
【図１】
2006318989.tif 000003
【図２】
2006318989.tif 000004
【図３】
2006318989.tif 000005
【図４】
2006318989.tif 000006
【図５】
2006318989.tif 000007
【図６】
2006318989.tif 000008
【図７】
2006318989.tif 000009
【図８】
2006318989.tif 000010
【図９】
2006318989.tif 000011
【図１０】
2006318989.tif 000012
【図１１】
2006318989.tif 000013