(57)【要約】【課題】  所望の周波数の信号レベルのみを低減でき、少ない部品点数で輻射の抑制を実現することができる液晶表示装置の駆動装置を提供する。【解決手段】  駆動ＩＣ５とソースドライバＩＣ３とを接続させる配線６上には、輻射低減のためのフィルタは設けられない。フィルタは、電源回路側に設けられる接続端子である電源ピン４１に設けられる。また、接地側に設けられる接地ピン５１にも設けられる。コンデンサとフェライトビーズの組み合わせがフィルタとして用いられる。コンデンサの静電容量、フェライトビーズのインダクタンス、およびレベルを低減する信号の周波数との間に所定の関係が成立する。【選択図】  図１
2006011310.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有し画素に電圧が印加されることにより画像を表示する液晶表示装置の駆動装置であって、
画素に対応する透明電極の電位を設定するドライバ装置と、
前記ドライバ装置に画像データを示す信号および制御信号を送信する駆動部とを備え、
前記駆動部は、
電源回路から電圧を供給される電圧供給端子と、
当該駆動部と前記ドライバ装置とを接続させる配線によって放電される電荷を放出する電荷放出端子と、
前記電圧供給端子に接続され、所定の周波数の信号のレベルを低減させる第１のフィルタと、
前記電荷放出端子に接続され、所定の周波数の信号のレベルを低減させる第２のフィルタとを含む
ことを特徴とする液晶表示装置の駆動装置。
【請求項２】
第１のフィルタおよび第２のフィルタは、それぞれ、並列に接続されたコンデンサとフェライトビーズとを有する
請求項１に記載の液晶表示装置の駆動装置。
【請求項３】
レベルを低減される信号の周波数をｆｒとし、第１のフィルタおよび第２のフィルタが有するコンデンサの静電容量をＣとし、第１のフィルタおよび第２のフィルタが有するフェライトビーズのインダクタンスをＬとしたときに、
１／√（Ｃ・Ｌ）＝ｆｒ・２π
を満足する
請求項２に記載の液晶表示装置の駆動装置。
【請求項４】
第１のフィルタおよび第２のフィルタは、それぞれ２種類の周波数の信号のレベルを低減させ、
前記２種類の周波数の中間の周波数をｆｘとし、第１のフィルタおよび第２のフィルタが有するコンデンサの静電容量をＣとし、第１のフィルタおよび第２のフィルタが有するフェライトビーズのインダクタンスをＬとしたときに、
１／√（Ｃ・Ｌ）＝ｆｘ・２π
を満足する
請求項２に記載の液晶表示装置の駆動装置。
【請求項５】
第１のフィルタおよび第２のフィルタは、それぞれ、駆動部がドライバ装置に送信する信号の基本周波数をｆとしたときに周波数が５・ｆである信号のレベルを低減させる
請求項１から請求項４のうちのいずれか１項に記載の液晶表示装置の駆動装置。
【請求項６】
第１のフィルタおよび第２のフィルタは、それぞれ、駆動部がドライバ装置に送信する信号の基本周波数をｆとしたときに周波数が７・ｆである信号のレベルを低減させる
請求項１から請求項５のうちのいずれか１項に記載の液晶表示装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動装置に関し、特に不要輻射（不要な電磁波の放射）を低減させることができる液晶表示装置の駆動装置に関する。
【背景技術】
【０００２】
画素がマトリクス状に配置された液晶表示装置は、各行を順に選択され、選択された行の各画素に、各画素の画像データに応じた電圧が印加されることによって画像を表示する。そのため、液晶表示装置の駆動装置は、各行を順次選択するためのドライバと、選択行の画素に画像データに応じた電圧を印加するためのドライバとを備える。ＴＦＴ（Thin Film Transistor）液晶表示装置の駆動装置の場合には、ゲート配線を順次選択してゲート配線を走査するゲートドライバを備える。また、ソース配線の電位を設定し、選択されたゲート配線に対応する行の画素に電圧を印加するソースドライバを備える。以下、ＴＦＴ液晶表示装置の駆動装置を例にして説明する。
【０００３】
図５は、ＴＦＴ液晶表示装置およびその駆動装置が配置されたパネルの例を示す説明図である。図５（ａ）は、パネルの背面を示し、図５（ｂ）は、パネルの前面を示す。なお、前面とは、観察者によって画像を観察される側の面であり、背面は、前面の裏側の面である。パネルの前面には、ＴＦＴ液晶表示装置１０１、ゲートドライバ１０２、ソースドライバ１０３、および配線接続部１０４が配置されている。ゲートドライバ１０２およびソースドライバ１０３は、ＩＣとして形成されているので、以下、ゲートドライバＩＣ１０２、ソースドライバＩＣ１０３と記す。配線接続部１０４は、パネルの背面に配置されている配線１０６と、ゲートドライバＩＣ１０２およびソースドライバＩＣ１０３とを接続させる。
【０００４】
パネルの背面には、ゲートドライバＩＣ１０２およびソースドライバＩＣ１０３を制御する駆動ＩＣ（タイミングコントローラと呼ばれる場合もある。）１０５が配置される。駆動ＩＣ１０５には配線１０６が接続されている。配線１０６、配線接続部１０４に達するように配置されている。
【０００５】
駆動ＩＣ１０５は、ソースドライバＩＣ１０３に対して、配線１０６を介して画像データおよびクロック信号を送信する。例えば、画像データを６ビットで表し、画像データにＲ（赤色）、Ｇ（緑色）およびＢ（青色）の３色のデータが含まれているとする。すると、画像データの送信のために、６×３＝１８本の配線が必要となる。また、その配線とは別にクロック信号を送信するための配線も必要になるので、駆動ＩＣ１０５とソースドライバＩＣ１０３との間には、１９本の配線が必要になる。画像データを６ビットで表すＶＧＡ（Video Graphics Array）の場合、例えば、クロック信号の周波数は２５ＭＨｚであり、画像データ信号の周波数は、最大で１２．５ＭＨｚである。
【０００６】
駆動ＩＣ１０５がクロック信号や画像データを送信する場合、輻射（電磁波の放射）が生じ、輻射に起因して他の機器が誤動作するという問題があった。この問題を解決するために、輻射を低減させるためのフィルタが各配線１０６に設けられていた。このように、各配線にフィルタを設ける構成については、例えば、特許文献１に記載されている。フィルタを設けることにより、不要な輻射を生じさせる高周波数の信号のレベルを低減させ、輻射を抑えることができる。
【０００７】
図６は、個々の配線上に設けられるフィルタの構成の例を示す説明図である。図６（ａ）〜（ｃ）は、それぞれ駆動ＩＣ１０５およびソースドライバＩＣ１０３との間の配線１０６に設けられたフィルタの各種構成を示している。なお、図６（ａ）〜（ｃ）では、それぞれ１本の配線のみを示しているが、各配線１０６に同様のフィルタが設けられている。また、各配線１０６は、駆動ＩＣ１０５に設けられた出力ピン（接続端子）１１１を介して駆動ＩＣ１０５に接続される。同様に、各配線１０６は、ソースドライバＩＣ１０３に設けられた入力ピン１１２を介してソースドライバＩＣに接続される。
【０００８】
図６（ａ）に例示するフィルタは、抵抗１１４とコンデンサ１１５とを備える。コンデンサ１１５の一方の電極は、配線１０６に接続され、もう一方の電極は例えば接地される。
【０００９】
図６（ｂ）に例示するフィルタは、フェライトビーズ１１８とコンデンサ１１９とを備える。コンデンサ１１９の一方の電極は、配線１０６に接続され、もう一方の電極は例えば接地される。
【００１０】
図６（ｃ）に例示するフィルタは、フェライトビーズ１２１によって構成される。
【００１１】
図７は、駆動ＩＣ１０５と配線１０６との接続部、およびソースドライバＩＣ１０３と配線１０６との接続部の構成を示す説明図である。なお、図７では、フィルタとして抵抗１１４およびコンデンサ１１５を設けている場合を例にして示している。
【００１２】
駆動ＩＣ１０５における配線１０６との接続部１３１は、例えば出力バッファ１３２と、Ｎ型ＣＭＯＳ（Complementary Metal Oxide Semiconductor ）１３３と、Ｐ型ＣＭＯＳ１３４と、出力ピン１１１とを含んでいる。出力バッファ１３２とＮ型ＣＭＯＳ１３３は直列に接続される。そして、Ｐ型ＣＭＯＳ１３４は、出力バッファ１３２およびＮ型ＣＭＯＳ１３３に対して並列に接続される。また、Ｐ型ＣＭＯＳ１３４およびＮ型ＣＭＯＳ１３３は、それぞれ出力ピン１１１を介して配線１０６に接続される。本例では、図６（ａ）に示す場合と同様に、配線１０６上にフィルタとして抵抗１１４とコンデンサ１１５とが設けられている。
【００１３】
接続部１３１は、各配線１０６と一対一に対応するようにして、各配線毎に設けられる。例えば、配線１０６が１９本存在する場合には、１９組の接続部１３１が設けられる。そして、隣り合う接続部１３１において、一方の接続部１３１のＰ型ＣＭＯＳ１３４が、もう一方の接続部１３１のＮ型ＣＭＯＳ１３３に接続される。なお、一番端に位置する接続部（図示せず。）のＰ型ＣＯＭＳ１３４は、電源ピン１４１を介して、電源配線１４２と接続される。電源配線１４２は、駆動ＩＣ１０５に電圧を供給する電源回路（図示せず。）と、駆動ＩＣ１０５とを接続させる配線である。また、もう一方の端に位置する接続部（図示せず。）のＮ型ＣＭＯＳ１３３は、接地ピン１５１を介して接地される。
【００１４】
また、ソースドライバＩＣ１０３は、各配線１０６と一対一に対応するようにして、入力ピン１１２と、入力バッファ１７１とを備える。個々の配線１０６は、ソースドライバＩＣ１０３に設けられた入力ピン１１２を介して入力バッファ１７１に接続される。ソースドライバＩＣ１０３には、各配線１０６毎に入力容量１７２が形成される。
【００１５】
なお、パネルの背面において、配線１０６としてＦＰＣ（Flexible Printed Circuit）が用いられる。ＦＰＣは、基材上に銅箔が形成され、その上層に絶縁膜が成膜される。配線１０６は、その絶縁膜上に配置される。従って、配線１０６と絶縁膜と銅箔とによりキャパシタが形成される。図７に示すキャパシタ１８１は、配線１０６と絶縁膜と銅箔により形成されるキャパシタを表している。
【００１６】
なお、駆動ＩＣ１０５がソースドライバＩＣ１０３に画像データやクロック信号を送信する場合、出力バッファ１３２が、配線１０６を介して画像データやクロック信号を出力する。このとき、出力バッファ１３２は、例えば、キャパシタ１８１と入力容量１７２に対する充電を行う。すなわち、出力バッファ１３２の負荷は、例えばキャパシタ１８１および入力容量１７２それぞれの静電容量の和になる。また、キャパシタ１８１や入力容量１７２に蓄積された電荷の放電時には、配線１０６を介して放電される電荷を、接地ピン１５１を介して放出する。
【００１７】
図８は、キャパシタ１８１や入力容量１７２の充放電を行うときの理想的な電圧変化を示す説明図である。例えば、コンデンサ（キャパシタ）の電極間の電圧をＥ（Ｖ）に上昇させる場合、図８に示すように矩形波となることが好ましい。図７に示す構成では、コンデンサ（キャパシタ）の電極間の電圧を上昇させるときの波形が矩形波に近づくようにするため、送信する画像データに依らず、電源ピン１４１側から接地ピン１５１側に電流を流している。この電流をアイドル電流と呼ぶ。
【００１８】
【特許文献１】特開２０００−３３０５２０号公報（段落０００５、段落００２６、図６、図８）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
データ信号の受け渡しには、立ち上がりと立ち下がりの急峻な矩形波が理想的であるが、このような矩形波が輻射の原因となる。そこで、配線１０６にフィルタを設ける必要がある。また、特許文献１に記載されているような従来の駆動装置の構成では、各配線毎にフィルタを設ける。従って、フィルタの数が多くなり、部品点数が多くなってしまうという問題がある。
【００２０】
また、図６（ａ）に示すように抵抗１１４とコンデンサ１１５とをフィルタとして用いた場合、所望の高周波数の信号だけでなく、レベルを低減すべきでない周波数の信号のレベルも低減させてしまう。例えば、駆動ＩＣ１０５が２５ＭＨｚの信号を出力したとする。このとき、この周波数の３倍の周波数の信号（３次高調波信号）、５倍の周波数の信号（５次高調波信号）、７倍の周波数の信号（７次高調波信号）、・・・も出力される。キャパシタ１８１や入力容量１７２に対する充放電を行うときの波形をできるだけ所望の波形（矩形波）に近づけつつ、輻射を低減するには、所望の高周波数の信号のレベルのみを低減させることが好ましい。しかし、抵抗１１４とコンデンサ１１５とをフィルタとした場合、基本周波数の信号（本例では２５ＭＨｚの信号）も含む各周波数の信号のレベルが抑えられてしまう。図９は、この状況を示す説明図である。図９に示す破線は、フィルタにより低減される各周波数の信号のレベルを示す。図９に示すように、高周波数になるほど、信号レベルの低下量は大きくなる。しかし、高周波数の信号だけでなく基本周波数の信号のレベルまで抑えられてしまう。この結果、矩形波のレベルの低下と歪が生じることになり、表示に不具合が発生する。すなわち、キャパシタ１８１や入力容量１７２に対する充放電を行うときの波形はなだらかに変化する。このような問題は、抵抗１１４およびコンデンサ１１５をフィルタとした場合（図６（ａ）参照。）だけでなく、フェライトビーズ１２１をフィルタとした場合（図６（ｃ）参照。）にも生じる。
【００２１】
なお、図６（ｂ）に示すように、フィルタとしてフェライトビーズ１１８とコンデンサ１１９とを用いる場合、フェライトビーズ１１８のインダクタンスおよびコンデンサ１１９の静電容量の値によっては、充電時に所望の周波数の信号のレベルのみを低減させることができる。しかし、放電時には所望の周波数の信号のレベルのみを低減させることはできない。
【００２２】
また、駆動装置を設計する際、配線１０６のインピーダンスを所望の値に定めたい場合がある。例えば、図７に示す構成において、電源ピン１４１からＰ型ＣＭＯＳ１３４までのインピーダンス、ｎ型ＣＭＯＳ１３３から接地ピン１５１までのインピーダンス、およびソースドライバＩＣにおける入力ピン１１２から入力バッファ１７１までのインピーダンスがそれぞれ５０Ωであるとする。このとき、配線１０６のインピーダンスも５０Ωに定めることが好ましい。しかし、図６に例示するような各種フィルタを設けると、配線１０６のインピーダンスが５０Ωになるように設計する作業が複雑化してしまう。
【００２３】
そこで、本発明は、所望の周波数の信号レベルのみを低減できる液晶表示装置の駆動装置を提供することを目的とする。また、少ない部品点数で実現することができる液晶表示装置の駆動装置を提供することを目的とする。また、配線のインピーダンスを所望の値に定めやすい液晶表示装置の駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明による態様１は、複数の画素を有し画素に電圧が印加されることにより画像を表示する液晶表示装置の駆動装置であって、画素に対応する透明電極の電位を設定するドライバ装置と、ドライバ装置に画像データおよび制御信号を送信する駆動部とを備え、駆動部が、電源回路から電圧を供給される電圧供給端子と、当該駆動部とドライバ装置とを接続させる配線によって放電される電荷を放出する電荷放出端子と、電圧供給端子に接続され、所定の周波数の信号のレベルを低減させる第１のフィルタと、電荷放出端子に接続され、所定の周波数の信号のレベルを低減させる第２のフィルタとを含むことを特徴とする液晶表示装置の駆動装置を提供する。
【００２５】
本発明による態様２は、態様１において、第１のフィルタおよび第２のフィルタが、それぞれ、並列に接続されたコンデンサとフェライトビーズとを有する液晶表示装置の駆動装置を提供する。
【００２６】
本発明による態様３は、態様２において、レベルを低減される信号の周波数をｆｒとし、第１のフィルタおよび第２のフィルタが有するコンデンサの静電容量をＣとし、第１のフィルタおよび第２のフィルタが有するフェライトビーズのインダクタンスをＬとしたときに、１／√（Ｃ・Ｌ）＝ｆｒ・２πを満足する液晶表示装置の駆動装置を提供する。そのような液晶表示装置の駆動装置によれば、所望の周波数の信号のレベルのみを低減させることができる。
【００２７】
本発明による態様４は、態様２において、第１のフィルタおよび第２のフィルタが、それぞれ２種類の周波数の信号のレベルを低減させ、２種類の周波数の中間の周波数をｆｘとし、第１のフィルタおよび第２のフィルタが有するコンデンサの静電容量をＣとし、第１のフィルタおよび第２のフィルタが有するフェライトビーズのインダクタンスをＬとしたときに、１／√（Ｃ・Ｌ）＝ｆｘ・２πを満足する液晶表示装置の駆動装置を提供する。そのような液晶表示装置の駆動装置によれば、所望の周波数の信号のレベルのみを低減させることができる。
【００２８】
本発明による態様５は、態様１から態様４のいずれかにおいて、第１のフィルタおよび第２のフィルタが、それぞれ、駆動部がドライバ装置に送信する信号の基本周波数をｆとしたときに周波数が５・ｆである信号のレベルを低減させる液晶表示装置の駆動装置を提供する。
【００２９】
本発明による態様６は、態様１から態様５のいずれかにおいて、第１のフィルタおよび第２のフィルタが、それぞれ、駆動部がドライバ装置に送信する信号の基本周波数をｆとしたときに周波数が７・ｆである信号のレベルを低減させる液晶表示装置の駆動装置を提供する。
【発明の効果】
【００３０】
本発明によれば、駆動部が、電圧供給端子に接続され、所定の周波数の信号のレベルを低減させる第１のフィルタと、電荷放出端子に接続され、所定の周波数の信号のレベルを低減させる第２のフィルタとを含む。従って、駆動部とドライバ装置とを接続させる複数の各配線に対してそれぞれフィルタを設けなくても、輻射を低減させることができる。そして、電圧供給端子および電荷放出端子にそれぞれ第１のフィルタと第２のフィルタが接続される構成であるので、フィルタを設ける箇所は２箇所で済む。従って、フィルタとして用いる部品の数を削減することができる。また、駆動部とドライバ装置とを接続させる配線上にはフィルタを設けないので、配線のインピーダンスを所望の値に定めやすい。
【発明を実施するための最良の形態】
【００３１】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。以下の説明では、液晶表示装置がＴＦＴ液晶表示装置である場合を例に説明する。ＴＦＴ液晶表示装置およびその駆動装置が配置されたパネルの構成は、図５に示す構成と同様の構成である。ただし、以下の説明では、駆動ＩＣ、ソースドライバＩＣ、およびパネルの背面に配置される配線に、図５とは異なる符号を付して表す。
【００３２】
ＴＦＴ液晶表示装置は、マトリクス状に配置された画素を有する。また、ＴＦＴ液晶表示装置は、例えば１つのコモン電極と、各画素に対応する複数の透明電極を備えている。ＴＦＴ液晶表示装置は、ゲートドライバＩＣによって、各行に対応するゲート配線を選択されることにより、各行が選択される。また、ソースドライバＩＣ３（図１参照。）が、選択行の画像データに応じて、各列のソース配線の電位を設定することにより、ＴＦＴを介して、選択行の各画素に対応する透明電極の電位を設定する。この結果、画素に電圧が印加される。各行が選択され、各行の画素に電圧が印加されることによって、ＴＦＴ液晶表示装置は画像を表示する。
【００３３】
図１は、駆動ＩＣ５と配線６との接続部、およびソースドライバＩＣ３と配線６との接続部の構成を示す説明図である。図１に示すように、駆動ＩＣ５における配線６との接続部３１は、出力バッファ３２と、Ｎ型ＣＭＯＳ３３と、Ｐ型ＣＭＯＳ３４と、出力ピン（接続端子）１１とを含んでいる。出力バッファ３２とＮ型ＣＭＯＳ３３は直列に接続される。そして、Ｐ型ＣＭＯＳ３４は、出力バッファ３２およびＮ型ＣＭＯＳ３３に対して並列に接続される。また、Ｐ型ＣＭＯＳ３４およびＮ型ＣＭＯＳ３３は、それぞれ出力ピン１１を介して配線６に接続される。本発明の構成では、配線６には輻射低減のためのフィルタは設けない。
【００３４】
接続部３１は、各配線６と一対一に対応するようにして、各配線毎に設けられる。例えば、６ビットで表されＲ、ＧおよびＢのデータを含む画像データと、クロック信号とを送受信する場合、駆動ＩＣ５とソースドライバＩＣ３とは１９本の配線６によって接続される。この場合、１９組の接続部３１が駆動ＩＣ５に設けられる。クロック信号は、ソースドライバＩＣ３を制御する制御信号であり、具体的には、ソースドライバＩＣ３が駆動ＩＣ５から画像データを取得するタイミングを規定する信号である。
【００３５】
そして、隣り合う接続部３１において、一方の接続部３１のＰ型ＣＭＯＳ３４が、もう一方の接続部３１のＮ型ＣＭＯＳ３３に接続される。なお、一番端に位置する接続部（図示せず。）のＰ型ＣＭＯＳ３４は、電源ピン４１を介して第１のフィルタ（コンデンサ８１およびフェライトビーズ８２）と接続されている。また、この第１のフィルタは、電源配線４２に接続されている。電源配線４２は、駆動ＩＣ５に電圧を供給する電源回路（図示せず。）と、駆動ＩＣ５とを接続させる配線である。電源ピン４１は、電源回路（図示せず。）から電圧を供給される電圧供給端子である。電源ピン４１には、第１のフィルタ（コンデンサ８１およびフェライトビーズ８２）が接続される。
【００３６】
また、もう一方の端に位置する接続部（図示せず。）のＮ型ＣＭＯＳ３３は、接地ピン５１を介して第２のフィルタ（コンデンサ９１およびフェライトビーズ９２）と接続されている。また、この第２のフィルタは接地されている。接地ピン５１は、駆動ＩＣ５とソースドライバＩＣ３とを接続させる配線６によって放電される電荷を放出する電荷放出端子である。接地ピン５１には、第２のフィルタ（コンデンサ９１およびフェライトビーズ９２）が接続される。
【００３７】
図１に示すように、第１のフィルタは、コンデンサ８１およびフェライトビーズ８２（第２のフィルタではコンデンサ９１およびフェライトビーズ９２）を並列に接続させた構成になっている。本実施の形態では、各フィルタが備えるコンデンサ８１，９１の静電容量は等しいものとする（この静電容量をＣ１［Ｆ］とする。）。また、各フィルタが備えるフェライトビーズ８２，９２のインダクタンスは等しいものとする（このインダクタンスをＬ１［Ｈ］とする。）。
【００３８】
コンデンサおよびフェライトビーズを並列に接続させた各フィルタは、電源ピン４１または接地ピン５１にそれぞれ接続されている。しかし、各配線６にはフィルタは設けられていない。すなわち、フィルタの設置箇所は２箇所であり、従来の構成のように各配線毎にフィルタを設けていない。従って、従来の構成に比べてフィルタの数を大幅に削減することができる。
【００３９】
ソースドライバＩＣ３は、各配線６と一対一に対応するようにして、入力ピン１２と、入力バッファ７１とを備える。個々の配線６は、ソースドライバＩＣ３に設けられた入力ピン１２を介して入力バッファ７１に接続される。ソースドライバＩＣ３には、各配線６毎に入力容量７２が形成される。
【００４０】
また、パネルの背面において、複数（例えば１９本）の配線を有するＦＰＣが配置される。ＦＰＣの基材上には銅箔が形成され、その上層に絶縁膜が成膜されている。配線６は、その絶縁膜上に配置されるので、配線６と絶縁膜と銅箔とによりキャパシタが形成される。図１に示すキャパシタ１８１は、絶縁膜と銅箔とにより形成されるキャパシタを表している。なお、ある配線６の上にさらに絶縁膜が形成され、その絶縁膜上に別の配線６が形成されてもよい。このような構成の具体例については、後述の図４で示す。
【００４１】
駆動ＩＣ５がソースドライバＩＣ３に画像データやクロック信号を送信する場合、出力バッファ３２が、配線６を介して画像データやクロック信号を出力する。このとき、出力バッファ３２は、例えば、キャパシタ１８１と入力容量７２に対する充電を行う。すなわち、出力バッファ３２の負荷は、例えばキャパシタ１８１および入力容量７２それぞれの静電容量の和になる。また、このとき、コンデンサ８１およびフェライトビーズ８２を備える第１のフィルタによって高周波数の信号のレベルが低減されている。従って、充電時において、各配線６にフィルタを設けなくても輻射を低減することができる。
【００４２】
また、キャパシタ１８１や入力容量７２に蓄積された電荷の放電時には、配線６を介して放電される電荷を、接地ピン１５１を介して放出する。このとき、コンデンサ９１およびフェライトビーズ９２を備える第２のフィルタによって高周波数の信号のレベルが低減される。従って、放電時において、各配線６にフィルタを設けなくても輻射を低減することができる。
【００４３】
なお、キャパシタ１８１や入力容量１７２を充電するときの波形が矩形波（理想的な波形）にできるだけ近づくようにするため、駆動ＩＣ５は、電源ピン４１側から接地ピン５１側にアイドル電流を流している。
【００４４】
次に、所望の高周波数の信号のレベルを低減させる場合におけるコンデンサ８１，９１の静電容量Ｃ１と、フェライトビーズ８２，９２のインダクタンスＬ１とについて説明する。まず、理想的な信号の波形である矩形波を、複数の周波数を用いて表される正弦波の和として表した場合の式について説明する。図２の上段は、信号（画像データの信号やクロック信号）の理想的な波形の一例を示している。図２に示す矩形波では、画像データの信号あるいはクロック信号の周期がＴ（秒）であり、最も高くなったときの信号のレベルと、最も低くなったときの信号のレベルとの差がＥ（Ｖ）である。時間ｔ（秒）を変数として、この矩形波によって表される信号のレベルが関数Ｆ（ｔ）で表されるとする。周期がＴであるので、基本角周波数ω０［Ｈｚ］＝２・π／Ｔと表すことができる。Ｆ（ｔ）をフーリエ変換によりω０を用いて表すと、以下の式によって表される。
【００４５】
【数１】
2006011310.tif 000003
【００４６】
また、図２の上段に示す波形の周波数をｆ［Ｈｚ］とする。この周波数ｆは、駆動ＩＣ５がソースドライバＩＣ３に送信する信号の基本周波数である。ｆ＝１／Ｔであるので、ω０＝２・π・ｆと表される。従って、基本周波数ｆを用いて、数１を表すと、以下の式になる。
【００４７】
【数２】
2006011310.tif 000004
【００４８】
このように矩形波を表す関数Ｆ（ｔ）は、基本周波数ｆ、３次高調波信号の周波数３・ｆ、５次高調波信号の周波数５・ｆ、・・・等を用いた正弦波の和として表すことができる。ここで、５次や７次の高調波信号は輻射の原因となるので、フィルタによってレベルを低減する必要がある。なお、より高次の高調波信号については、正弦波の振幅が低くなるのでレベルを低減しない場合が多い。ここでは、（１／５）ｓｉｎ（５・ｆ・２πｔ）によって表される５次高調波信号のレベルを低減する場合について説明する。この信号の周波数は５・ｆである。この場合、周波数（５・ｆ）と、フィルタが備えるコンデンサの静電容量Ｃ１およびフェライトビーズのインダクタンスＬ１との間に以下の関係が成立していれば、フィルタによってこの周波数の信号のレベルを低減することができる。
【００４９】
【数３】
2006011310.tif 000005
【００５０】
この関係を満足するようにフィルタが備えるコンデンサの静電容量Ｃ１およびフェライトビーズのインダクタンスＬ１を定めれば、５次高調波信号のレベルを低減させることができる。この結果、輻射も低減させることができる。また、この場合、レベルが低減されるのは５次高調波信号だけであり、基本周波数の信号や３次高調波信号のレベルは、フィルタの影響を受けない。なお、上記の式（数３）の右辺は、５・ω０を変形したものである。
【００５１】
また、７次高調波信号のレベルを低減するために用いられるコンデンサの静電容量をＣ２［Ｆ］とし、フェライトビーズのインダクタンスをＬ２［Ｈ］とする。このとき、Ｃ２、Ｌ２および７次高調波信号の周波数（７・ｆ）との間に以下の関係が成立するように、Ｃ２およびＬ２を定めればよい。
【００５２】
【数４】
2006011310.tif 000006
【００５３】
この関係を満足するようにフィルタが備えるコンデンサの静電容量Ｃ２およびフェライトビーズのインダクタンスＬ２を定めれば、７次高調波信号のレベルを低減させることができ、輻射も低減させることができる。また、この場合、レベルが低減されるのは７次高調波信号だけであり、基本周波数の信号や３次高調波信号のレベルは、フィルタの影響を受けない。なお、上記の式（数４）の右辺は、７・ω０を変形したものである。
【００５４】
上記の式（数３や数４）で示したように、レベルを低減させたい信号の周波数をｆｒ［Ｈｚ］とし、フィルタが備えるコンデンサの静電容量をＣ［Ｆ］とし、フェライトビーズのインダクタンスをＬ［Ｈ］としたときに、ｆｒ、ＣおよびＬの間に以下の関係が成立していれば、所望の周波数ｆｒの信号のレベルを低減することができる。
【００５５】
【数５】
2006011310.tif 000007
【００５６】
また、５次高調波信号および７次高調波信号の双方のレベルを低減させる場合には、図３に示すように、５次高調波信号のレベルを低減するためのフィルタと、７次高調波信号を低減するためのフィルタとを直列に接続させればよい。図３に示すコンデンサ８１およびフェライトビーズ８２の組み合わせは、５次高調波信号のレベルを低減するためのフィルタである。コンデンサ８１の静電容量Ｃ１、フェライトビーズ８２のインダクタンスＬ１は、上記の式（数３）を満足している。また、図３に示すコンデンサ８３およびフェライトビーズ８４の組み合わせは、７次高調波信号のレベルを低減するためのフィルタである。コンデンサ８３の静電容量Ｃ２、フェライトビーズ８２のインダクタンスＬ２は、上記の式（数４）を満足している。図３に示すフィルタを、図１に示す電源ピン４１および接地ピン５１に接続させればよい。
【００５７】
また、５次高調波信号および７次高調波信号の双方のレベルを低減させる場合に、一つのフィルタ（一組のコンデンサおよびフェライトビーズ）を用いてもよい。この場合のコンデンサの静電容量をＣ［Ｆ］とし、フェライトビーズのインダクタンスをＬ［Ｈ］とする。また、５次高調波信号の周波数と７次高調波信号の周波数の中間の周波数をｆｘ［Ｈｚ］とする。このとき、以下の関係を満足するように、ＣおよびＬを定めればよい。
【００５８】
【数６】
2006011310.tif 000008
【００５９】
そして、このような一組のコンデンサおよびフェライトビーズを図１に示す電源ピン４１および接地ピン５１にそれぞれ接続させればよい。
【００６０】
なお、基本周波数の信号のレベルはフィルタによって低減させない。同様に、３次高調波信号のレベルもフィルタによって低減させない。３次高調波信号のレベルも低減させてしまうと、信号の波形が基本周波数の信号の波形（すなわち正弦波）に近くなってしまい、所望の波形とは異なる波形になってしまうからである。なお、基本周波数の信号および３次高調波信号のレベルを低減させなければ、矩形波にはならないものの、矩形波に近い波形が得られる。図２の下段に太線で示した波形が、基本周波数の信号および３次高調波信号の合成波形である。この合成波形は、矩形波ではないものの、矩形波に近い急峻な立ち上がりを示している。
【００６１】
本発明によれば、個々の配線６にフィルタを設けるのではなく、電源配線４２と電源ピン４１との間、および接地ピン５１と接地点との間にフィルタを設ける。従って、従来の構成に比べてフィルタとして用いられる部品数を削減することができる。
【００６２】
また、フィルタが備えるコンデンサの静電容量、およびフェライトビーズのインダクタンスを上述の式（数３、数４、または数６）を満足するように定めるので、５次や７次の高調波信号のレベルのみを低減させ、基本周波数の信号や３次高調波信号のレベルは低減させないようにすることができる。従って、画像データの信号やクロック信号の波形を、理想的な波形に近い（類似した）波形にすることができる。
【００６３】
また、個々の配線６にフィルタが設けられていないので、パネルの背面に設けられる配線６のインピーダンスを所望の値にしやすい。以下、この点について説明する。図４は、配線６が配設されるＦＰＣに形成される銅箔を示す説明図である。図４（ａ）に示すように、パネル背面において、配線６が配設されるＦＰＣの基材上には銅箔２０１が形成されている。また、図４（ｂ）に示すように、銅箔２０１の上層には、絶縁膜２０２が形成され、絶縁膜２０２の上層に配線６が配置される。図４（ｂ）に示す例では、その配線６の上層にさらに絶縁膜２０２が形成され、その上に他の配線６が配置されている。また、その配線６の上層にさらに絶縁膜２０２が形成され、その上にまた別の配線６が配置されている。
【００６４】
このように配置された配線６のインピーダンスを所望のインピーダンス（例えば５０Ω）にする場合、配線６のインピーダンスが５０Ωになるように、配線６の幅、絶縁膜の厚み、絶縁膜の誘電率を定める。従来の構成では、配線上に図６に例示するようなフィルタが設けられていたため、配線の幅、絶縁膜の厚み、絶縁膜の誘電率以外にも、フィルタに含まれる抵抗やコンデンサの静電容量も考慮して、配線のインピーダンスが所望の値になるようにしなければならなかった。しかし、本発明では、配線にフィルタが設けられていないので、配線６のインピーダンスが所望の値になるように、配線６の幅、絶縁膜の厚み、絶縁膜の誘電率を定めればよい。従って、従来よりも、配線６のインピーダンスを所望の値にしやすくなる。
【００６５】
上記の実施の形態において、ソースドライバＩＣ３は、ドライバ装置に相当する。駆動ＩＣ５は、駆動部に相当する。電源ピン４１は、電圧供給端子に相当し、接地ピン５１は、電荷放出端子に相当する。コンデンサ８１およびフェライトビーズ８２を含むフィルタは、第１のフィルタに相当する。コンデンサ９１およびフェライトビーズ９２を含むフィルタは、第２のフィルタに相当する。
【００６６】
また、上記の実施の形態では、フィルタとして、コンデンサとフェライトビーズの組み合わせを用いる場合を示した。図６（ａ）に示すように、抵抗とコンデンサの組み合わせをフィルタとして用いてもよい。あるいは、図６（ｃ）に示すように、フェライトビーズのみをフィルタとして用いてもよい。ただし、所望の周波数の信号のレベルを低減できるようにするという観点から、コンデンサとフェライトビーズの組み合わせをフィルタとすることが好ましい。
【００６７】
また、上記の実施の形態では、液晶表示装置がＴＦＴ液晶表示装置である場合を示したが、本発明による駆動装置は、他の液晶表示装置にも適用可能である。例えば、複数の走査電極（透明電極）と、複数の信号電極（透明電極）とが互いに直交するように配置され、走査電極と信号電極との間に液晶層を挟持する液晶表示装置に対しても本発明を適用できる。このような液晶表示装置も、マトリクス状に配置された画素を有し、各行を選択され、選択された行の画素に電圧が印加されることにより画像を表示する。この液晶表示装置を駆動する場合、走査電極を走査する走査電極ドライバと、選択行の画像データに応じて各信号電極の電位を設定する信号電極ドライバとを用いる。この場合、配線を介して信号電極ドライバと接続される駆動ＩＣの構成を本発明のような構成とし、駆動ＩＣと信号電極ドライバとを接続させる配線上にフィルタを設けないようにしてもよい。
【産業上の利用可能性】
【００６８】
本発明は、輻射の低減を実現する液晶表示装置の駆動装置に適用することができる。
【図面の簡単な説明】
【００６９】
【図１】駆動ＩＣと配線との接続部、およびソースドライバＩＣと配線との接続部の構成を示す説明図。
【図２】矩形波および各周波数によって表される信号のレベルを示す説明図。
【図３】５次高調波信号のレベルを低減するためのフィルタと、７次高調波信号を低減するためのフィルタとの組み合わせを示す説明図。
【図４】配線が配置される領域に形成される銅箔を示す説明図。
【図５】ＴＦＴ液晶表示装置およびその駆動装置が配置されたパネルの例を示す説明図。
【図６】個々の配線上に設けられるフィルタの構成の例を示す説明図。
【図７】従来の駆動ＩＣと配線との接続部、およびソースドライバＩＣと配線との接続部の構成を示す説明図。
【図８】キャパシタや入力容量の充放電を行うときの理想的な電圧変化を示す説明図。
【図９】各周波数の信号のレベルが低減される状況を示す説明図。
【符号の説明】
【００７０】
３  ソースドライバＩＣ
５  駆動ＩＣ
６  配線
３１  接続部
３２  出力バッファ
３３  Ｎ型ＣＭＯＳ
３４  Ｐ型ＣＭＯＳ
８１，９１  コンデンサ
８２，９２  フェライトビーズ
【図１】
2006011310.tif 000009
【図２】
2006011310.tif 000010
【図３】
2006011310.tif 000011
【図４】
2006011310.tif 000012
【図５】
2006011310.tif 000013
【図６】
2006011310.tif 000014
【図７】
2006011310.tif 000015
【図８】
2006011310.tif 000016
【図９】
2006011310.tif 000017