(57)【要約】【課題】  温度変化に応じた静電容量の変化を極力抑制することが可能なバリスタを提供すること。【解決手段】  この積層型チップバリスタ１は、電圧非直線特性を発現するバリスタ層１１と、バリスタ層１１を挟むように配置される内部電極１３，１４と、内部電極１３，１４それぞれに接続される外部電極５と、を備え、バリスタ層１１は、ＺｎＯ（酸化亜鉛）を主成分として形成されており、その原料粉末は比表面積が５〜４５ｍ２／ｇであり、バリスタ層１１における結晶粒径は０．３〜２μｍであると共に、気孔率は３％以下である。【選択図】  図１
2006332118.tif 000002
【特許請求の範囲】
【請求項１】
電圧非直線特性を発現するバリスタ素体と、前記バリスタ素体を挟むように配置される内部電極と、前記内部電極それぞれに接続される外部電極と、を備えるバリスタであって、
前記バリスタ素体は、ＺｎＯを主成分として形成されており、その原料粉末は比表面積が５〜４５ｍ２／ｇであり、
前記バリスタ素体における結晶粒径は０．３〜２μｍであると共に、気孔率は３％以下であることを特徴とするバリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バリスタに関する。
【背景技術】
【０００２】
電圧非直線抵抗体層を内部電極で挟み込み、内部電極に電気的に接続されている外部電極を備える電圧非直線抵抗体が知られている（例えば、下記特許文献１参照）。下記特許文献１に記載の電圧非直線抵抗体は、電圧非直線抵抗体層をＺｎＯ（酸化亜鉛）を主成分とした材料によって形成している。
【特許文献１】特開２００２−２４６２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、電圧非直線抵抗体としてのバリスタは、コンデンサとツェナーダイオードの特性を併せ持つ素子である。バリスタが回路素子として用いられる場合、バリスタのコンデンサ成分である静電容量の変化が回路定数に影響を与えるため、静電容量の変化を可能な限り抑制することが求められる。特に、自動車部品として用いられる場合のように、使用環境における雰囲気温度の変化が大きい場合には、静電容量の変化を極力抑制することが求められる。しかしながら、上記従来の技術では、この静電容量の変化の抑制といった技術的課題に対しては何ら対処がなされていない。
【０００４】
そこで本発明では、温度変化に応じた静電容量の変化を極力抑制することが可能なバリスタを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のバリスタは、電圧非直線特性を発現するバリスタ素体と、バリスタ素体を挟むように配置される内部電極と、内部電極それぞれに接続される外部電極と、を備えるバリスタであって、バリスタ素体は、ＺｎＯ（酸化亜鉛）を主成分として形成されており、その原料粉末は比表面積が５〜４５ｍ２／ｇであり、バリスタ素体における結晶粒径は０．３〜２μｍであると共に、気孔率は３％以下であることを特徴とする。
【０００６】
本発明のバリスタによれば、温度変化に応じた静電容量の変化を極力抑制できる。より具体的には、温度を上昇させる場合における静電容量の変化も、温度を下降させる場合における静電容量の変化も、より効果的に抑制できる。
【発明の効果】
【０００７】
本発明によれば、温度を上昇させる場合及び下降させる場合のそれぞれにおける温度変化に応じた静電容量の変化を極力抑制することが可能なバリスタを提供できる。
【発明を実施するための最良の形態】
【０００８】
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
【０００９】
本発明の実施形態であるバリスタは、電圧非直線特性を発現するバリスタ素体と、バリスタ素体を挟むように配置される少なくとも一対の内部電極と、内部電極それぞれに接続される少なくとも一対の外部電極と、を備え、バリスタ素体は、ＺｎＯ（酸化亜鉛）を主成分として形成されており、その原料粉末はＢＥＴ値で表される比表面積が５〜４５ｍ２／ｇであり、バリスタ素体における結晶粒径は０．３〜２μｍであると共に、気孔率（以下、素地ポア率ともいう）は３％以下である。
【００１０】
ＢＥＴ値とは、ＢＥＴ法（Ｂｒｕｎａｕｅｒ−Ｅｍｍｅｔｔ−Ｔｅｌｌｅｒ  Ｍｅｔｈｏｄ）によって求められる値であって、原料粉末の単位重量（１ｇ）当たりの表面積を合計して平方ｍ単位で表したものである。従って、原料粉末を細かくすれば表面積は大きくなることから、ＢＥＴ値も高くなる。
【００１１】
続いて、上述したバリスタの一例である積層型チップバリスタを図１に示す。図１は、本実施形態における積層型チップバリスタ１の積層方向に沿った断面構成を示す図である。
【００１２】
図１に示すように、積層型チップバリスタ１は、積層体３と、当該積層体３において対向する端面にそれぞれ形成される一対の外部電極５とを備えている。積層体３は、バリスタ部７と、当該バリスタ部７を挟むように配置される一対の外層部９とを有し、バリスタ部７と一対の外層部９とが積層されることにより構成されている。積層体３は、直方体形状を呈しており、例えば、長さが１．６ｍｍに、幅が０．８ｍｍに、高さが０．８ｍｍにそれぞれ設定されている。
【００１３】
バリスタ部７は、バリスタ特性を発現するバリスタ層１１（バリスタ素体）と、当該バリスタ層１１を挟むように配置される一対の内部電極１３，１４とを含んでいる。バリスタ部７では、バリスタ層１１と内部電極１３，１４とが交互に積層されている。バリスタ層１１における一対の内部電極１３，１４に重なる領域１１ａがバリスタ特性を発現する領域として機能する。
【００１４】
バリスタ層１１は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。これにより、バリスタ層１１における一対の内部電極１３，１４に重なる領域１１ａが、ＺｎＯを主成分とすると共にＰｒを含む素体からなる領域を有することになる。
【００１５】
Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。尚、希土類金属元素Ｐｒの代わりにＢｉを含むことも好ましい。バリスタ層１１におけるＺｎＯの含有率は、特に限定されないが、バリスタ層１１を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．８質量％である。バリスタ層１１の厚みは５〜６０μｍ程度である。
【００１６】
本実施形態においては、バリスタ層１１を形成する原料粉末は、ＺｎＯを主成分として含んでおり、そのＢＥＴ値は５〜４５ｍ２／ｇである。また、焼成されてバリスタ層１１となった場合に、その結晶粒径は平均粒径で０．３〜２μｍであり、その素地ポア率（気孔率）は３％以下である。
【００１７】
一対の内部電極１３，１４は、それぞれの一端が積層体３において対向する端面に交互に露出するように略平行に設けられている。各内部電極１３，１４は、上記各一端において外部電極５と電気的に接続されている。この内部電極１３，１４は、導電材を含んでいる。内部電極１３，１４に含まれる導電材としては、Ｐｄを含んでいることが好ましい。本実施形態では、内部電極１３，１４は、ＰｄまたはＡｇ−Ｐｄ合金からなる。内部電極１３，１４の厚みは、０．５〜５μｍ程度である。また、内部電極１３，１４の幅は、５０〜６００μｍ程度である。また、内部電極１３，１４が互いに重なり合う部分Ｌの面積（内部電極１３，１４の重なり面積）は、積層体３の積層方向（バリスタ層１１の厚み方向）から見て、０．２〜３０ｍｍ２である。
【００１８】
外層部９は、バリスタ層１１と同様に、ＺｎＯを主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）およびアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、外層部９は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。これにより、外層部９が、ＺｎＯを主成分とすると共にＰｒを含む素体からなる領域を有することとなる。外層部９の厚みは４０〜７５０μｍ程度である。
【００１９】
外部電極５は、積層体３の両端面を覆うように設けられている。この外部電極５は、内部電極１３，１４を構成しているＰｄ等の金属と電気的に良好に接続できる金属材料からなるものである。例えば、Ａｇは、Ｐｄからなる内部電極１３，１４との電気的な接続性が良好であり、しかも積層体３の端面に対する接着性が良好であることから、外部電極用の材料として好適である。外部電極５の厚みは１０〜５０μｍ程度である。
【００２０】
引き続いて、図１、図２、および図３を参照しながら、積層型チップバリスタ１の製造方法について説明する。図２は、積層型チップバリスタ１の製造方法の各工程を説明するための流れ図である。図３は、積層型チップバリスタ１の製造方法を説明するための図である。
【００２１】
まず、バリスタ層１１及び外層部９を構成する主成分であるＺｎＯ、及びＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物を所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（工程Ｓ０１）。より具体的には、ＢＥＴ値が５〜４５ｍ２／ｇのＺｎＯに、Ｃｏ３Ｏ４と、Ｐｒ６Ｏ１１、ＣｒＯ３、Ｋ２ＣＯ３、Ａｌ２Ｏ３、ＳｉＯ２といった微量添加物を加えてバリスタ材料を調整する。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。
【００２２】
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ１５〜３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（工程Ｓ０２）。
【００２３】
次に、このグリーンシート上に、内部電極１３，１４用の材料であるペースト状のＰｄをスクリーン印刷等の印刷法により所定のパターンで塗布した後、この導電性ペーストを乾燥させて所定のパターンを有する電極層を形成する（工程Ｓ０３）。
【００２４】
次に、電極層が形成されたグリーンシートと、電極層が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（工程Ｓ０４）。こうして得られたシート積層体を所望のサイズに切断してグリーンチップを得る（工程Ｓ０５）。得られたグリーンチップでは、図３に示されるように、電極層ＥＬが形成されていない複数枚のグリーンシートＳ１、電極層ＥＬが形成されたグリーンシートＳ２、電極層ＥＬが形成されていない複数枚のグリーンシートＳ１、電極層ＥＬが形成されたグリーンシートＳ３、電極層ＥＬが形成されていない複数枚のグリーンシートＳ１の順に、これらのシートＳ１〜Ｓ３が積層されている。
【００２５】
次に、このグリーンチップに、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、１０５０〜１２００℃、０．５〜８時間程度の焼成を行い（工程Ｓ０６）、積層体３を得る。この焼成によって、グリーンチップにおける電極層ＥＬの間のグリーンシートＳ１，Ｓ３はバリスタ層１１となる。電極層ＥＬは、内部電極１３，１４となる。こうして得られた積層体３には、次の工程を実施する前に、研磨材等とともに研磨容器に入れるなどして素子表面の平滑処理を施してもよい。
【００２６】
次に、積層体３の両端部に、一対の内部電極１３のそれぞれに接するように、主としてＡｇを含む外部電極用ペーストを塗布した後、このペーストに対して５５０〜８５０℃程度の加熱（焼き付け）処理を行い、Ａｇからなる一対の外部電極５を形成する（工程Ｓ０７）。そして、外部電極５の外側表面に、電解めっき等によりＮｉめっき層及びＳｎめっき層を順次積層する。こうして積層型チップバリスタ１が得られる。
【実施例】
【００２７】
以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。尚、以下の説明においては、適宜図４を参照する。図４は、実施例及び比較例における、ＢＥＴ値、素地ポア率、平均粒径、静電容量変化率をそれぞれ示した図である。
【００２８】
（実施例１〜９）  実施例１〜９は、ＢＥＴ値が４．９〜４５．０ｍ２／ｇとなっているＺｎＯ（酸化亜鉛）を主成分とする原料粉末を用い、上述した所定の微量添加物（Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物）を混合してバリスタ材料を調製し、上述した製造方法に従って積層型チップバリスタを製造したものである。
【００２９】
実施例１〜９における積層型チップバリスタについて、バリスタ層の素地断面を鏡面研磨し、画像解析により素地ポア率をそれぞれ測定した。また、実施例１〜９における積層型チップバリスタについて、内部電極間（層間）をインターセプトメソッドにより結晶粒径を平均粒径でそれぞれ測定した。その結果、図４に示すように、実施例１〜９における素地ポア率は、０．５〜３．０％となり、平均粒径は、０．３〜４．９μｍとなった。
【００３０】
更に、実施例１〜９における積層型チップバリスタの、静電容量変化率を測定した。静電容量変化率は、雰囲気温度が２５℃における静電容量を基準とし、雰囲気温度が１２５℃の場合の静電容量と、雰囲気温度が−４０℃の場合の静電容量とをそれぞれ比較して示している。その結果、図４に示すように、実施例１〜９における静電容量変化率は、１２５℃の場合に７．９〜１８．６％、−４０℃の場合に−２．４〜−４．２％となった。
【００３１】
（比較例１〜４）  比較例１〜４は、ＢＥＴ値が０．９〜２．１ｍ２／ｇとなっているＺｎＯ（酸化亜鉛）を主成分とする原料粉末を用い、上述した所定の微量添加物（Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物）を混合してバリスタ材料を調製し、上述した製造方法に従って積層型チップバリスタを製造したものである。
【００３２】
比較例１〜４における積層型チップバリスタについて、バリスタ層の素地断面を鏡面研磨し、画像解析により素地ポア率をそれぞれ測定した。また、比較例１〜４における積層型チップバリスタについて、内部電極間（層間）をインターセプトメソッドにより結晶粒径を平均粒径でそれぞれ測定した。その結果、図４に示すように、比較例１〜４における素地ポア率は、３．９〜５．８％となり、平均粒径は、５．２〜６．０μｍとなった。
【００３３】
更に、比較例１〜４における積層型チップバリスタの、静電容量変化率を測定した。静電容量変化率は、雰囲気温度が２５℃における静電容量を基準とし、雰囲気温度が１２５℃の場合の静電容量と、雰囲気温度が−４０℃の場合の静電容量とをそれぞれ比較して示している。その結果、図４に示すように、比較例１〜４における静電容量変化率は、１２５℃の場合に２４．３〜３８．３％、−４０℃の場合に−５．８〜−１２．５％となった。
【００３４】
上記実施例１〜９及び比較例１〜４を総合的に考慮すると次の結論が導き出せる。
（１）原料粉末のＢＥＴ値が４．９〜４５．０ｍ２／ｇであり、焼成後のバリスタ層の素地ポア率が０．５〜３．０％であり、焼成後の層間の平均粒径が０．３〜４．９μｍである場合には、１２５℃の静電容量変化率が７．９〜１８．６％、−４０℃の静電容量変化率が−２．４〜−４．２％となり、有意に静電容量の変化率を抑制できた。
（２）特に、原料粉末のＢＥＴ値が１４．９〜４５．０ｍ２／ｇであり、焼成後のバリスタ層の素地ポア率が０．５〜１．２％であり、焼成後の層間の平均粒径が０．３〜２．０μｍである場合には、１２５℃の静電容量変化率が７．９〜９．６％、−４０℃の静電容量変化率が−２．４〜−２．９％となり、より効果的に静電容量の変化率を抑制できた。
【００３５】
従って、バリスタ層の原料粉末（ＺｎＯ（酸化亜鉛）を主成分とする）の比表面積を５〜４５ｍ２／ｇ（小数点以下四捨五入）とし、バリスタ層における結晶粒径を平均粒径で０．３〜４．９μｍとし、素地ポア率を３％以下とすると、温度変化に応じた静電容量の変化を効果的に抑制できる。
【００３６】
また、好ましくは、バリスタ層の原料粉末（ＺｎＯ（酸化亜鉛）を主成分とする）の比表面積を１５〜４５ｍ２／ｇ（小数点以下四捨五入）とし、バリスタ層における結晶粒径を平均粒径で０．３〜２．０μｍとし、素地ポア率を１．２％以下とすると、温度変化に応じた静電容量の変化をより効果的に抑制できる。
【００３７】
従って、バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として形成し、その原料粉末は比表面積が５〜４５ｍ２／ｇであり、バリスタ層における結晶粒径は０．３〜２μｍであると共に、気孔率は３％以下であるようにすると、温度を上昇させる場合における静電容量の変化も、温度を下降させる場合における静電容量の変化も、より効果的に抑制できる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態である積層型チップバリスタの断面構成を示す図である。
【図２】積層型チップバリスタの製造方法の各工程を説明するための流れ図である。
【図３】積層型チップバリスタの製造方法を説明するための図である。
【図４】実施例と比較例における組成等を示す図である。
【符号の説明】
【００３９】
１…積層型チップバリスタ、３…積層体、５…外部電極、５ａめっき層、７…バリスタ部、９…外層部、９ａ…ガラス含有層、１１…バリスタ層、１３，１４…内部電極。
【図１】
2006332118.tif 000003
【図２】
2006332118.tif 000004
【図３】
2006332118.tif 000005
【図４】
2006332118.tif 000006