(57)【要約】【課題】周波数変換回路や同期検波回路などの掛算回路として構成する場合に、掛算後の出力信号に歪みを生じることがなく、変換利得や検波効率が高くなって、所期の出力信号が確実に得られるようにする。【解決手段】電圧電流変換器７０は、２個のＭＯＳ差動対を有し、入力信号電圧＋Ｖｉｎを出力電流ｉｏ１に変換する。電圧電流変換器８０は、２個のＭＯＳ差動対を有し、入力信号電圧−Ｖｉｎを出力電流ｉｏ２に変換する。負荷抵抗４５によって、電流ｉｏ１と電流ｉｏ２とを加算し、かつ加算後の電流ｉｏ（＝ｉｏ１＋ｉｏ２）を出力信号電圧＋Ｖｏｕｔに変換する。電圧電流変換器７０の互いに異なるチャネル型のＭＯＳトランジスタ５７および５９を局発信号＋Ｌｏによってオンオフ制御し、電圧電流変換器８０の互いに異なるチャネル型のＭＯＳトランジスタ６７および６９を局発信号−Ｌｏによってオンオフ制御する。【選択図】図３
2006332929.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ素子によって、第１の入力信号電圧を第１の出力電流に変換するとともに、その変換動作を、第１の制御信号によりオンオフ制御される第１のＣＭＯＳスイッチング回路によってオンオフ制御する第１の電圧電流変換器と、
アクティブ素子によって、前記第１の入力信号電圧と逆相の第２の入力信号電圧を第２の出力電流に変換するとともに、その変換動作を、前記第１の制御信号と逆相の第２の制御信号によりオンオフ制御される第２のＣＭＯＳスイッチング回路によってオンオフ制御する第２の電圧電流変換器と、
前記第１の出力電流と前記第２の出力電流とを加算した電流を出力信号電圧に変換する電流電圧変換器と、
を備えることを特徴とする増幅回路。
【請求項２】
請求項１の増幅回路において、
前記第１および第２の電圧電流変換器は、それぞれ、
同一のチャネル型の第１、第２、第３、第４および第５のＭＯＳトランジスタ、およびこれと異なるチャネル型の第６のＭＯＳトランジスタを有し、
前記第１のＭＯＳトランジスタのソースが前記第３のＭＯＳトランジスタのドレインに接続され、前記第２のＭＯＳトランジスタのソースが前記第４のＭＯＳトランジスタのドレインに接続され、
前記第３のＭＯＳトランジスタのドレインが前記第４のＭＯＳトランジスタのゲートに接続され、前記第４のＭＯＳトランジスタのドレインが前記第３のＭＯＳトランジスタのゲートに接続され、
前記第３および第４のＭＯＳトランジスタのソース間に第１および第２の抵抗が直列に接続され、
前記第１および第２の抵抗の接続点とグランド側電位点との間に前記第５のＭＯＳトランジスタのドレイン・ソースが接続され、前記第１および第２の抵抗の接続点と電源側電位点との間に前記第６のＭＯＳトランジスタのドレイン・ソースが接続され、
前記第１のＭＯＳトランジスタのゲートに前記第１の入力信号電圧が供給され、前記第２のＭＯＳトランジスタのゲートに前記第２の入力信号電圧が供給されるものであり、
前記第１の電圧電流変換器の前記第１のＭＯＳトランジスタのドレインと、前記第２の電圧電流変換器の前記第２のＭＯＳトランジスタのドレインとが接続され、その接続点に負荷が接続されて、その接続点が前記出力信号電圧を取り出す出力端子とされ、
前記第１の電圧電流変換器の前記第５および第６のＭＯＳトランジスタのゲートに前記第１の制御信号が供給され、前記第２の電圧電流変換器の前記第５および第６のＭＯＳトランジスタのゲートに前記第２の制御信号が供給される、
ことを特徴とする増幅回路。
【請求項３】
請求項２の増幅回路において、
前記第１および第２の電圧電流変換器の、前記第１、第２、第３、第４および第５のＭＯＳトランジスタがＮＭＯＳトランジスタ、前記第６のＭＯＳトランジスタがＰＭＯＳトランジスタであることを特徴とする増幅回路。
【請求項４】
請求項２の増幅回路において、
前記第１および第２の電圧電流変換器の、前記第１、第２、第３、第４および第５のＭＯＳトランジスタがＰＭＯＳトランジスタ、前記第６のＭＯＳトランジスタがＮＭＯＳトランジスタであることを特徴とする増幅回路。
【請求項５】
請求項１または２の増幅回路において、
前記第１および第２の入力信号電圧が高周波信号であり、かつ前記第１および第２の制御信号が局発信号であって、周波数変換回路とされたことを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどを用いた、周波数変換回路などの掛算回路として用いることができる増幅回路に関する。
【背景技術】
【０００２】
受信機における高周波信号の増幅用や、各種機器におけるアナログ信号の処理用の増幅回路としては、低消費電力化の観点や、デジタル・アナログ混載のワンチップ化が容易であることなどから、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）プロセスによるＭＯＳトランジスタを用いた増幅回路、例えば、ＭＯＳ差動対（ＭＯＳトランジスタの差動対）を用いた増幅回路が好適である。
【０００３】
従来、このＭＯＳ差動対を用いた増幅回路は、基本的に、図１６に示すように、ＭＯＳトランジスタ１０１および１０２のソースが接続され、その接続点とグランドとの間に、電流Ｉｏの電流源１０３が接続され、ＭＯＳトランジスタ１０１および１０２のドレインが、それぞれ抵抗値がＲｏの負荷抵抗１０５および１０６を介して、電源電圧Ｖｄｄが得られる電源１０７に接続され、ＭＯＳトランジスタ１０１，１０２のゲートに、互いに逆極性の入力信号電圧＋Ｖｉｎ，−Ｖｉｎが供給され、ＭＯＳトランジスタ１０１，１０２のドレインから、互いに逆極性の出力信号電圧＋Ｖｏｕｔ，−Ｖｏｕｔが取り出される。
【０００４】
しかし、この図１６に示す従来の増幅回路では、ＭＯＳ差動対の回路のコンダクタンス（電圧電流変換係数）ｇｍが小さいため、１段当りの利得を大きくすることができず、利得を大きくするには、図１６に示す増幅回路を多段に渡って接続する必要がある。
【０００５】
そのため、低消費電力というＣＭＯＳの利点を発揮することができず、消費電力が大きくなるだけでなく、ノイズや歪みが増大する問題がある。
【０００６】
そこで、特許文献１（特開２００１−３６３５６号公報）には、図１７に示すような、２個のＭＯＳ差動対を用いることによって高利得を実現した増幅回路が示されている。
【０００７】
具体的に、この図１７の増幅回路では、ＭＯＳトランジスタ２０１および２０２のソースに、それぞれＭＯＳトランジスタ２０３および２０４のドレインが接続され、ＭＯＳトランジスタ２０３および２０４は、それぞれ自身のドレインが相手方のゲートに接続される。すなわち、ＭＯＳトランジスタ２０３のドレインがＭＯＳトランジスタ２０４のゲートに接続され、ＭＯＳトランジスタ２０４のドレインがＭＯＳトランジスタ２０３のゲートに接続される。
【０００８】
ＭＯＳトランジスタ２０３および２０４のソースは、それぞれ電流源２０５および２０６を介して接地され、ＭＯＳトランジスタ２０３および２０４のソース間に、抵抗２０７が接続される。
【０００９】
ＭＯＳトランジスタ２０１および２０２のドレインは、それぞれ負荷抵抗２１３および２１４を介して電源２１５に接続される。
【００１０】
そして、ＭＯＳトランジスタ２０１，２０２のゲートに、それぞれバイアス電圧Ｖｅに重畳されて、互いに逆極性の入力信号電圧＋Ｖｉｎ，−Ｖｉｎが供給され、ＭＯＳトランジスタ２０１，２０２のドレインから出力端子２１１，２１２に、互いに逆極性の出力信号電圧＋Ｖｏｕｔ，−Ｖｏｕｔが取り出される。
【００１１】
この図１７に示す増幅回路では、電流源２０５および２０６の電流をＩｏ、抵抗２０７の抵抗値を２Ｒ１、抵抗２０７に流れる電流をｉ、負荷抵抗２１３および２１４の抵抗値をＲｏとすると、入力信号電圧＋Ｖｉｎ，−Ｖｉｎの差の電圧２Ｖｉｎが、抵抗２０７の両端の電圧ｉ×２Ｒ１となるので、電圧Ｖｉｎは、図１８の式（９１）で表され、電流ｉは、図１８の式（９２）で表される。
【００１２】
さらに、負荷抵抗２１３に流れる電流Ｉ１は、図１８の式（９３）で表され、負荷抵抗２１４に流れる電流Ｉ２は、図１８の式（９４）で表されるので、電流Ｉ１は、図１８の式（９５）で表され、電流Ｉ２は、図１８の式（９６）で表される。
【００１３】
上に挙げた先行技術文献は、以下の通りである。
【特許文献１】特開２００１−３６３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図１７に示した従来の増幅回路は、ＭＯＳトランジスタのバイアス電流（動作電流）を変えることによって利得を制御することができるが、利得を小さくするには、バイアス電流を小さくする必要がある。
【００１５】
そのため、入力信号が大きい状況下で、利得を小さくすると、出力信号の歪みが増大し、高周波増幅回路として使用した場合に混変調特性が劣化するなどの特性劣化を生じるおそれがある。
【００１６】
そこで、先に、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができるとともに、利得を小さくする場合にも、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる増幅回路が発明され、特願２００４−３５７９０７（２００４年１２月１０日出願、整理番号０４９０７１７５０１）として出願されている。
【００１７】
図８に、この先願（特願２００４−３５７９０７）の発明の増幅回路の基本的な例を示す。
【００１８】
この例の増幅回路では、入力端子１と加算回路２との間に、２つの電圧電流変換器１０および２０が並列に接続され、加算回路２と出力端子３との間に、電流電圧変換器３０が接続される。
【００１９】
電圧電流変換器１０は、ＭＯＳトランジスタなどのアクティブ素子によって、入力端子１に与えられる入力信号電圧Ｖｉｎを、電流Ｉ１に変換するものである。したがって、そのアクティブ素子による電圧電流変換器１０のコンダクタンスをｇｍａとすると、電流Ｉ１は、図９の式（１）で表される。
【００２０】
電圧電流変換器２０は、ＭＯＳトランジスタなどのアクティブ素子によって、同じ入力信号電圧Ｖｉｎを、電流Ｉ２に変換するものである。したがって、そのアクティブ素子による電圧電流変換器２０のコンダクタンスをｇｍｂとすると、電流Ｉ２は、図９の式（２）で表される。
【００２１】
加算回路２では、上記の電流Ｉ１と電流Ｉ２とが加算される。したがって、加算回路２の出力電流Ｉ３は、図９の式（３）で表される。
【００２２】
電流電圧変換器３０は、抵抗などのインピーダンス素子によって、この加算回路２の出力電流Ｉ３を、増幅回路の出力信号電圧Ｖｏｕｔに変換するものである。したがって、そのインピーダンス素子のインピーダンスをＺ０とすると、出力信号電圧Ｖｏｕｔは、図９の式（４）で表される。
【００２３】
したがって、増幅回路の利得Ｇは、図９の式（５）で表されるように、ｇｍａとｇｍｂの和に比例したものとなり、ｇｍａ，ｇｍｂを制御することによって、利得Ｇを変化させることができる。
【００２４】
しかも、電圧電流変換器１０および２０を、それぞれＭＯＳトランジスタなどのアクティブ素子による負性インピーダンスによって入力信号電圧を出力電流に変換するものとすることによって、ｇｍａ，ｇｍｂを著しく大きくすることができ、利得Ｇを著しく大きくすることができるので、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができる。
【００２５】
さらに、利得Ｇを小さくする場合にも、ＭＯＳトランジスタなどのアクティブ素子のバイアス電流を小さくする必要がないので、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる。
【００２６】
図８の電圧電流変換器１０および２０としては、それぞれ、図１０に電圧電流変換回路５０として示すような、２個のＭＯＳ差動対を用いた電圧電流変換回路を用いることができる。
【００２７】
具体的に、この電圧電流変換回路５０では、ＭＯＳトランジスタ５１および５２のソースに、それぞれＭＯＳトランジスタ５３および５４のドレインが接続される。ＭＯＳトランジスタ５３および５４は、それぞれ自身のドレインが相手方のゲートに接続される。すなわち、ＭＯＳトランジスタ５３のドレインがＭＯＳトランジスタ５４のゲートに接続され、ＭＯＳトランジスタ５４のドレインがＭＯＳトランジスタ５３のゲートに接続される。
【００２８】
さらに、ＭＯＳトランジスタ５３および５４のソース間に、抵抗５５および５６が直列に接続され、抵抗５５および５６の接続点とグランドとの間に、ＭＯＳトランジスタ５７のドレイン・ソースが接続される。
【００２９】
また、電圧電流変換回路５０の外部回路として、ＭＯＳトランジスタ５１および５２のドレインと、電源電圧Ｖｄｄが得られる電源４７との間に、それぞれ抵抗値がＲｏの負荷抵抗４５および４６が接続される。
【００３０】
そして、入力端子４１，４２からＭＯＳトランジスタ５１，５２のゲートに、互いに逆相の入力信号電圧＋Ｖｉｎ，−Ｖｉｎが供給され、入力端子５８からＭＯＳトランジスタ５７のゲートに、制御信号電圧ＶＣ１が供給され、ＭＯＳトランジスタ５１，５２のドレインから出力端子４３，４４に、互いに逆相の出力信号電圧＋Ｖｏｕｔ，−Ｖｏｕｔが取り出される。
【００３１】
この電圧電流変換回路５０では、ＭＯＳトランジスタ５１および５２の相互コンダクタンスをｇｍ１，ＭＯＳトランジスタ５３および５４の相互コンダクタンスをｇｍ２、ＭＯＳトランジスタ５７の相互コンダクタンスをｇｍ３、抵抗５５および５６の抵抗値をＲｓ、ＭＯＳトランジスタ５１のソース電位（ＭＯＳトランジスタ５３のドレイン電位、すなわちＭＯＳトランジスタ５４のゲート電位）を＋Ｖｓ、ＭＯＳトランジスタ５２のソース電位（ＭＯＳトランジスタ５４のドレイン電位、すなわちＭＯＳトランジスタ５３のゲート電位）を−Ｖｓ、ＭＯＳトランジスタ５７に流れる電流をＩｄ３とすると、電圧電流変換回路５０の出力電流であるＭＯＳトランジスタ５１に流れる電流ｉ１は、図１１の式（１１）で表され、抵抗５５および５６を通じてＭＯＳトランジスタ５３および５４に流れる電流ｉ２は、図１１の式（１２）で表される。
【００３２】
さらに、ｉ１＝ｉ２から、図１１の式（１３）の関係が成立し、式（１４）の関係が成立するので、Ｖｓ／Ｖｉｎは、図１１の式（１５）で表され、式（１１）および式（１５）から、電流ｉは、図１１の式（１６）で表される。
【００３３】
したがって、電圧電流変換回路５０のトータルのコンダクタンスｇｍ０は、図１１の式（１７）で表される。
【００３４】
したがって、この電圧電流変換回路５０では、コンダクタンスｇｍ１，ｇｍ２および抵抗値Ｒｓを調整し、ｇｍ１＝ｇｍ２、またはｇｍ１≒ｇｍ２とすることによって、トータルのコンダクタンスｇｍ０を、図１６に示したような１個のＭＯＳ差動対による場合のコンダクタンスに比べて著しく大きくすることができ、結果として高利得の増幅回路を実現することができる。
【００３５】
すなわち、この電圧電流変換回路５０は、コンダクタンスｇｍ１に対してコンダクタンスｇｍ２を負性コンダクタンスとして帰還して、コンダクタンスｇｍ１およびｇｍ２を互いに相殺することによって、トータルのコンダクタンスｇｍ０として非常に大きなコンダクタンスを作り出すことができ、結果として高利得かつ低消費電力の増幅回路を実現することができるものである。
【００３６】
抵抗値Ｒｓの抵抗５５および５６は、ＭＯＳトランジスタ５３および５４のソースを直接接続した場合に、ｇｍ１＝ｇｍ２になることにより式（１７）の分母がゼロになることによって電圧電流変換回路５０が発振するのを防止する機能を有し、抵抗５５および５６を接続することによって、半導体製造プロセス上のバラツキにかかわらず、電圧電流変換回路５０として安定な回路を得ることができるものである。
【００３７】
図８の電圧電流変換器１０および２０としては、それぞれ以上のような電圧電流変換回路を用いることができ、したがって、図８の増幅回路は、図１２の例に示すように、２個の電圧電流変換回路５０および６０を組み合わせることによって構成することができる。
【００３８】
すなわち、図１２の例の増幅回路では、電圧電流変換回路５０が図８の電圧電流変換器１０を構成し、電圧電流変換回路６０が図８の電圧電流変換器２０を構成する。
【００３９】
電圧電流変換回路６０では、電圧電流変換回路５０と同様に、ＭＯＳトランジスタ６１および６２のソースに、それぞれＭＯＳトランジスタ６３および６４のドレインが接続され、ＭＯＳトランジスタ６３のドレインがＭＯＳトランジスタ６４のゲートに接続され、ＭＯＳトランジスタ６４のドレインがＭＯＳトランジスタ６３のゲートに接続され、ＭＯＳトランジスタ６３および６４のソース間に、抵抗６５および６６が直列に接続され、抵抗６５および６６の接続点とグランドとの間に、ＭＯＳトランジスタ６７のドレイン・ソースが接続され、入力端子４１，４２からＭＯＳトランジスタ６１，６２のゲートに、互いに逆極性の入力信号電圧＋Ｖｉｎ，−Ｖｉｎが供給され、入力端子６８からＭＯＳトランジスタ６７のゲートに、制御信号電圧ＶＣ２が供給される。
【００４０】
さらに、電圧電流変換回路５０および６０の外部回路として、電圧電流変換回路５０の正相側のＭＯＳトランジスタ５１のドレインと電圧電流変換回路６０の逆相側のＭＯＳトランジスタ６２のドレインとが接続されて、その接続点と電源４７との間に抵抗値がＲｏの負荷抵抗４５が接続され、その接続点が増幅回路の一方の出力端子４３とされるとともに、電圧電流変換回路５０の逆相側のＭＯＳトランジスタ５２のドレインと電圧電流変換回路６０の正相側のＭＯＳトランジスタ６１のドレインとが接続されて、その接続点と電源４７との間に抵抗値がＲｏの負荷抵抗４６が接続され、その接続点が増幅回路の他方の出力端子４４とされる。
【００４１】
すなわち、図１２の例の増幅回路では、負荷抵抗４５および４６が、それぞれ図８の加算回路２および電流電圧変換器３０を構成するが、負荷抵抗４５では、互いに逆相（逆極性）の電流ｉｏ１およびｉｏ２が加算され、負荷抵抗４６でも、互いに逆相の電流が加算される。
【００４２】
この例の増幅回路では、ＭＯＳトランジスタ５１，５２，６１および６２の相互コンダクタンスをｇｍ１，ＭＯＳトランジスタ５３，５４，６３および６４の相互コンダクタンスをｇｍ２、ＭＯＳトランジスタ５７の相互コンダクタンスをｇｍ３、ＭＯＳトランジスタ６７の相互コンダクタンスをｇｍ４、ＭＯＳトランジスタ５１，５２，６１および６２のドレイン電流係数をＭ１、ＭＯＳトランジスタ５３，５４，６３および６４のドレイン電流係数をＭ２、ＭＯＳトランジスタ５７のドレイン電流係数をＭ３、ＭＯＳトランジスタ６７のドレイン電流係数をＭ４、抵抗５５，５６，６５および６６の抵抗値をＲｓ、ＭＯＳトランジスタ５７および６７の閾値電圧をＶｔｈとすると、電圧電流変換回路５０のＭＯＳトランジスタ５７に流れる電流Ｉｄ３は、図１３の式（２１）で表されるので、ＭＯＳトランジスタ５７のゲートに与えられる制御信号電圧ＶＣ１は、図１３の式（２２）で表される。
【００４３】
また、電圧電流変換回路５０のトータルのコンダクタンスは、図１１の式（１７）に、
ｇｍ１＝√（２Ｍ１・Ｉｄ３）  …（３１）
ｇｍ２＝√（２Ｍ２・Ｉｄ３）  …（３２）
を代入することによって、図１３の式（２３）で表される。
【００４４】
したがって、ＭＯＳトランジスタ５１に流れる電流ｉｏ１は、図１３の式（２４）で表され、制御信号電圧ＶＣ１を変えることによって、電流ｉｏ１を制御することができる。
【００４５】
同様に、電圧電流変換回路６０のＭＯＳトランジスタ６７に流れる電流Ｉｄ４は、図１４の式（２５）で表されるので、ＭＯＳトランジスタ６７のゲートに与えられる制御信号電圧ＶＣ２は、図１４の式（２６）で表される。
【００４６】
また、電圧電流変換回路６０のトータルのコンダクタンスは、図１１の式（１７）に、
ｇｍ１＝√（２Ｍ１・Ｉｄ４）  …（３３）
ｇｍ２＝√（２Ｍ２・Ｉｄ４）  …（３４）
を代入したものとなる。
【００４７】
したがって、ＭＯＳトランジスタ６２に流れる電流ｉｏ２は、図１４の式（２７）で表され、制御信号電圧ＶＣ２を変えることによって、電流ｉｏ２を制御することができる。
【００４８】
さらに、図１２の例の増幅回路の出力信号電圧Ｖｏｕｔは、図１４の式（２８）で表され、利得Ｇは、図１４の式（２９）で表され、制御信号電圧ＶＣ１，ＶＣ２を調整することによって、利得Ｇを制御することができる。
【００４９】
しかも、利得Ｇを小さくするには、制御信号電圧ＶＣ１を固定し、制御信号電圧ＶＣ２を大きくすればよい。そのため、利得Ｇを小さくする場合にも、図１７に示した従来の増幅回路で利得を小さくするためにＭＯＳトランジスタのバイアス電流を小さくする場合とは異なり、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる。
【００５０】
なお、図１２の例は、電圧電流変換回路５０および６０の各ＭＯＳトランジスタをＮＭＯＳトランジスタとした場合であるが、それぞれの電圧電流変換回路の各ＭＯＳトランジスタをＰＭＯＳトランジスタとすることもできる。
【００５１】
以上のように、先願（特願２００４−３５７９０７）の発明の増幅回路では、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができるとともに、利得を小さくする場合にも、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる。
【００５２】
しかし、この先願の発明の増幅回路では、図１２の例で、入力信号電圧＋Ｖｉｎ，−Ｖｉｎを高周波信号とし、制御信号電圧ＶＣ１，ＶＣ２を互いに逆相の局発信号として、高周波信号を局発信号で周波数変換する場合や、入力信号電圧＋Ｖｉｎ，−Ｖｉｎを被検波信号とし、制御信号電圧ＶＣ１，ＶＣ２を互いに逆相の検波用信号として、被検波信号を検波用信号で同期検波（スイッチング検波）する場合など、掛算回路として構成する場合、以下のような問題がある。
【００５３】
図１５の上段に示すように、電圧電流変換回路５０のＭＯＳトランジスタ５７のゲートに与えられる制御信号電圧ＶＣ１を、周期がＴ、デューティー・レシオが５０％の、矩形波の局発信号＋Ｌｏとし、図１５では省略したが、電圧電流変換回路６０のＭＯＳトランジスタ６７のゲートに与えられる制御信号電圧ＶＣ２を、局発信号＋Ｌｏと逆相の局発信号−Ｌｏとすると、電圧電流変換回路５０では、図１５の下段に示すように、局発信号＋Ｌｏが電圧値ＶＬＯとなる期間で、ＭＯＳトランジスタ５７がオンとなり、局発信号＋Ｌｏがグランド電位となる期間で、ＭＯＳトランジスタ５７がオフとなる。
【００５４】
そして、ＭＯＳトランジスタ５７がオフからオンになると、ＭＯＳトランジスタ５７のドレイン・ソースに電流Ｉｄ３が流れ、図１５の中段に示すように、ＭＯＳトランジスタ５７のドレイン電圧は、瞬時にグランド電位まで下がるが、逆にＭＯＳトランジスタ５７がオンからオフになったときには、電流Ｉｄ３が流れず、図１５の中段に曲線７で示すように、ＭＯＳトランジスタ５７のドレイン電圧は、ＭＯＳトランジスタ５７の浮遊容量と抵抗５５，５６の抵抗値Ｒｓで決まる時定数によって上昇した後、あるバイアス電圧値Ｖｄに達する。
【００５５】
そのため、ＭＯＳトランジスタ５７がオフのときには、ＭＯＳトランジスタ５１〜５４が完全にオフ状態にならなければならないにもかかわらず、ＭＯＳトランジスタ５７がオフとなる期間の前半側の期間Ｐａでは、ＭＯＳトランジスタ５１〜５４がオフ状態にならずにオン状態になってしまい、電圧電流変換回路５０の出力信号に歪みを生じる。
【００５６】
これは、電圧電流変換回路６０についても、同じである。そのため、図１２の例の増幅回路を周波数変換回路や同期検波回路などの掛算回路として用いる場合、周波数変換後や同期検波後の出力信号に歪みを生じ、変換利得や検波効率が低下して、所期の出力信号が得られなくなる。
【００５７】
そこで、この発明は、周波数変換回路や同期検波回路などの掛算回路として構成する場合に、掛算後の出力信号に歪みを生じることがなく、変換利得や検波効率が高くなって、所期の出力信号が確実に得られるようにしたものである。
【課題を解決するための手段】
【００５８】
この発明の増幅回路は、
アクティブ素子によって、第１の入力信号電圧を第１の出力電流に変換するとともに、その変換動作を、第１の制御信号によりオンオフ制御される第１のＣＭＯＳスイッチング回路によってオンオフ制御する第１の電圧電流変換器と、
アクティブ素子によって、前記第１の入力信号電圧と逆相の第２の入力信号電圧を第２の出力電流に変換するとともに、その変換動作を、前記第１の制御信号と逆相の第２の制御信号によりオンオフ制御される第２のＣＭＯＳスイッチング回路によってオンオフ制御する第２の電圧電流変換器と、
前記第１の出力電流と前記第２の出力電流とを加算した電流を出力信号電圧に変換する電流電圧変換器と、
を備えることを特徴とする。
【００５９】
上記の構成の、この発明の増幅回路では、第１および第２の電圧電流変換器における電圧電流変換動作が、それぞれ第１および第２のＣＭＯＳスイッチング回路によって、高速かつ完全にオンオフ制御されるので、増幅回路の出力信号に歪みを生じることがなく、変換利得や検波効率が高くなって、所期の出力信号が確実に得られる。
【発明の効果】
【００６０】
以上のように、この発明によれば、周波数変換回路や同期検波回路などの掛算回路として構成する場合に、掛算後の出力信号に歪みを生じることがなく、変換利得や検波効率が高くなって、所期の出力信号が確実に得られるようになる。
【発明を実施するための最良の形態】
【００６１】
［１．基本的な例：図１および図２］
図１は、この発明の増幅回路の基本的な例を示す。
【００６２】
この例の増幅回路では、入力端子１ａおよび１ｂと加算回路２との間に、２つの電圧電流変換器７０および８０が並列に接続され、加算回路２と出力端子３との間に、電流電圧変換器３０が接続される。
【００６３】
電圧電流変換器７０は、ＭＯＳトランジスタなどのアクティブ素子によって、入力端子１ａに与えられる入力信号電圧＋Ｖｉｎを、電流Ｉ１に変換するとともに、その変換動作を、入力端子４ａに与えられる制御信号電圧＋Ｌｏによりオンオフ制御されるＣＭＯＳスイッチング回路によって、オンオフ制御するものである。
【００６４】
したがって、アクティブ素子による電圧電流変換器７０のコンダクタンスをｇｍａとすると、電流Ｉ１は、図２の式（５１）で表される。
【００６５】
電圧電流変換器８０は、ＭＯＳトランジスタなどのアクティブ素子によって、入力信号電圧＋Ｖｉｎと逆相の、入力端子１ｂに与えられる入力信号電圧−Ｖｉｎを、電流Ｉ２に変換するとともに、その変換動作を、制御信号電圧＋Ｌｏと逆相の、入力端子４ｂに与えられる制御信号電圧−Ｌｏによりオンオフ制御されるＣＭＯＳスイッチング回路によって、オンオフ制御するものである。
【００６６】
したがって、アクティブ素子による電圧電流変換器８０のコンダクタンスをｇｍｂとすると、電流Ｉ２は、図２の式（５２）で表される。
【００６７】
加算回路２では、上記の電流Ｉ１と電流Ｉ２とが加算される。したがって、加算回路２の出力電流Ｉ３は、図２の式（５３）で表される。
【００６８】
電流電圧変換器３０は、抵抗などのインピーダンス素子によって、この加算回路２の出力電流Ｉ３を、増幅回路の出力信号電圧Ｖｏｕｔに変換するものである。
【００６９】
したがって、そのインピーダンス素子のインピーダンスをＺ０とすると、出力信号電圧Ｖｏｕｔは、図２の式（５４）で表され、増幅回路の利得Ｇは、図２の式（５５）で表される。
【００７０】
式（５４）で表されるように、出力信号電圧Ｖｏｕｔは、入力信号電圧Ｖｉｎと制御信号電圧Ｌｏとの積で表されるので、この増幅回路は、掛算回路として動作し、入力信号電圧Ｖｉｎを高周波信号、制御信号電圧Ｌｏを局発信号とすることによって、高周波信号を周波数変換し、または、入力信号電圧Ｖｉｎを被検波信号、制御信号電圧Ｌｏを検波用信号とすることによって、被検波信号を同期検波（スイッチング検波）することができる。
【００７１】
さらに、図１の増幅回路は、図８の増幅回路と同様に、電圧電流変換器７０および８０を、それぞれＭＯＳトランジスタなどのアクティブ素子による負性インピーダンスによって入力信号電圧を出力電流に変換するものとすることによって、ｇｍａ，ｇｍｂを著しく大きくすることができ、利得Ｇを著しく大きくすることができるので、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができるとともに、利得Ｇを小さくする場合にも、ＭＯＳトランジスタなどのアクティブ素子のバイアス電流を小さくする必要がないので、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができるものである。
【００７２】
［２．ＭＯＳ差動対を用いた例：図３〜図７］
図１の電圧電流変換器７０および８０としては、それぞれ、電圧電流変換用のアクティブ素子として２個のＭＯＳ差動対を用いることができる。
【００７３】
具体的に、図３の例に示すように、電圧電流変換器７０は、図１２に示した電圧電流変換回路５０に対してＭＯＳトランジスタ５９を追加し、電圧電流変換器８０は、図１２に示した電圧電流変換回路６０に対してＭＯＳトランジスタ６９を追加する。
【００７４】
ＭＯＳトランジスタ５９および６９は、ＭＯＳトランジスタ５７および６７と異なるチャネル型のものとする。すなわち、図３の例では、図１２に示した電圧電流変換回路５０および６０と同様に、電圧電流変換器７０のＭＯＳトランジスタ５１，５２，５３，５４，５７および電圧電流変換器８０のＭＯＳトランジスタ６１，６２，６３，６４，６７がＮＭＯＳトランジスタであるので、ＭＯＳトランジスタ５９および６９をＰＭＯＳトランジスタとする。
【００７５】
ＭＯＳトランジスタ５９のドレインは、抵抗５５および５６の接続点、すなわちＭＯＳトランジスタ５７のドレインに接続し、ソースは電源４７に接続し、入力端子５８からＭＯＳトランジスタ５７および５９のゲートに、制御信号電圧＋Ｌｏを供給する。
【００７６】
同様に、ＭＯＳトランジスタ６９のドレインは、抵抗６５および６６の接続点、すなわちＭＯＳトランジスタ６７のドレインに接続し、ソースは電源４７に接続し、入力端子６８からＭＯＳトランジスタ６７および６９のゲートに、制御信号電圧−Ｌｏを供給する。
【００７７】
上記のように、制御信号電圧＋Ｌｏ，−Ｌｏは、互いに逆相のもので、この増幅回路を周波数変換回路として用いる場合には、局発信号とする。そこで、以下では、制御信号電圧＋Ｌｏ，−Ｌｏを局発信号と称する。
【００７８】
局発信号＋Ｌｏ，−Ｌｏは、例えば、図４に示すように、周期がＴ、デューティー・レシオが５０％の、矩形波信号とする。
【００７９】
この場合、電圧電流変換器７０については、局発信号＋Ｌｏ（ＭＯＳトランジスタ５７および５９のゲート電圧）がグランド電位から電圧値ＶＬＯに立ち上がると、ＭＯＳトランジスタ５７がオン、ＭＯＳトランジスタ５９がオフとなって、ＭＯＳトランジスタ５７および５９のドレイン電圧Ｖｄ１が瞬時にグランド電位まで立ち下がり、逆に局発信号＋Ｌｏ（ＭＯＳトランジスタ５７および５９のゲート電圧）が電圧値ＶＬＯからグランド電位に立ち下がると、ＭＯＳトランジスタ５７がオフ、ＭＯＳトランジスタ５９がオンとなって、ＭＯＳトランジスタ５７および５９のドレイン電圧Ｖｄ１が瞬時に電源電圧Ｖｄｄまで立ち上がる。
【００８０】
電圧電流変換器８０についても、局発信号−Ｌｏ（ＭＯＳトランジスタ６７および６９のゲート電圧）が電圧値ＶＬＯからグランド電位に立ち下がると、ＭＯＳトランジスタ６７がオフ、ＭＯＳトランジスタ６９がオンとなって、ＭＯＳトランジスタ６７および６９のドレイン電圧Ｖｄ２が瞬時に電源電圧Ｖｄｄまで立ち上がり、逆に局発信号−Ｌｏ（ＭＯＳトランジスタ６７および６９のゲート電圧）がグランド電位から電圧値ＶＬＯに立ち上がると、ＭＯＳトランジスタ６７がオン、ＭＯＳトランジスタ６９がオフとなって、ＭＯＳトランジスタ６７および６９のドレイン電圧Ｖｄ２が瞬時にグランド電位まで立ち下がる。
【００８１】
したがって、図３の例の増幅回路を周波数変換回路や同期検波回路などの掛算回路として用いる場合、周波数変換後や同期検波後の出力信号に歪みを生じることがなく、変換利得や検波効率が高くなって、出力信号電圧＋Ｖｉｎ，−Ｖｉｎとして所期の出力信号が得られる。
【００８２】
図３の例の増幅回路は、掛算回路として、以下のように動作する。
【００８３】
ＭＯＳトランジスタ５１，５２，６１および６２の相互コンダクタンスをｇｍ１，ＭＯＳトランジスタ５３，５４，６３および６４の相互コンダクタンスをｇｍ２、ＭＯＳトランジスタ５７および５９の相互コンダクタンスをｇｍ３、ＭＯＳトランジスタ６７および６９の相互コンダクタンスをｇｍ４、抵抗５５，５６，６５および６６の抵抗値をＲｓ、負荷抵抗４５および４６の抵抗値をＲｏ、電圧電流変換器７０のトータルのコンダクタンスをｇｍ１０、電圧電流変換器８０のトータルのコンダクタンスをｇｍ２０とすると、出力電流ｉｏは、電圧電流変換器７０のＭＯＳトランジスタ５１に流れる電流ｉｏ１と、電圧電流変換器８０のＭＯＳトランジスタ６２に流れる電流ｉｏ２との和として、図５の式（６１）で表される。
【００８４】
したがって、出力端子４３に得られる出力信号電圧＋Ｖｏｕｔは、図５の式（６２）で表される。
【００８５】
さらに、この出力信号電圧＋Ｖｏｕｔが局発信号＋Ｌｏ，−Ｌｏによってスイッチングされるので、出力信号電圧＋Ｖｏｕｔは、図５の式（６３）のように表すことができる。
【００８６】
図４に示したように局発信号＋Ｌｏ，−Ｌｏを矩形波信号とすると、これをフーリエ級数に展開することによって、局発信号＋Ｌｏおよび−Ｌｏは、それぞれ、図６の式（６４）および式（６５）に示すように、基本波成分および奇数次高調波成分を含むものとして表される。式（６４）中および式（６５）中のｎは、奇数である。
【００８７】
さらに、入力信号電圧＋Ｖｉｎ，−Ｖｉｎを、周波数が局発信号＋Ｌｏ，−Ｌｏの基本波周波数ω０よりΔωだけ高い信号とすると、入力信号は、図７の式（６６）で表されるので、出力信号電圧＋Ｖｏｕｔは、図７の式（６７）で表される。
【００８８】
ここで、ｇｍ１０＝ｇｍ２０＝ｇｍとすると、図７の式（６７）は、図７の式（６８）で表される。
【００８９】
さらに、公式として、ｓｉｎαとｓｉｎβの積は、図７の式（６９）で表されるので、図７の式（６８）は、図７の式（７１）で表される。
【００９０】
そして、入力信号をダウンコンバートする（低域側に周波数変換する）場合には、ローパスフィルタで高域成分を除去し、必要な低域成分のみを取り出すので、出力信号は、最終的に、図７の式（７２）で表されるものとなり、図３の例の増幅回路は、掛算回路として動作することが分かる。
【００９１】
逆に、入力信号をアップコンバートする（高域側に周波数変換する）場合にも、ハイパスフィルタで低域成分を除去し、必要な高域成分のみを取り出すので、同様に掛算回路（周波数変換回路）として動作する。
【００９２】
上記の例は、局発信号が矩形波信号の場合であるが、局発信号として正弦波信号を用いる場合でも、上記の例と同様に、局発信号によるスイッチングを高速かつ完全に行うことができ、掛算回路として動作させることができる。
【００９３】
また、上記の例は、周波数変換回路として用いる場合であるが、入力信号電圧＋Ｖｉｎおよび−Ｖｉｎを被検波信号とし、制御信号電圧＋Ｌｏおよび−Ｌｏを検波用信号とすることによって、同期検波回路として用いることもできる。
【００９４】
さらに、図３の例は、電圧電流変換器７０のＭＯＳトランジスタ５１，５２，５３，５４，５７および電圧電流変換器８０のＭＯＳトランジスタ６１，６２，６３，６４，６７をＮＭＯＳトランジスタ、電圧電流変換器７０のＭＯＳトランジスタ５９および電圧電流変換器８０のＭＯＳトランジスタ６９をＰＭＯＳトランジスタとした場合であるが、逆に、電圧電流変換器７０のＭＯＳトランジスタ５１，５２，５３，５４，５７および電圧電流変換器８０のＭＯＳトランジスタ６１，６２，６３，６４，６７をＰＭＯＳトランジスタ、電圧電流変換器７０のＭＯＳトランジスタ５９および電圧電流変換器８０のＭＯＳトランジスタ６９をＮＭＯＳトランジスタとすることもできる。
【図面の簡単な説明】
【００９５】
【図１】この発明の増幅回路の基本的な例を示す図である。
【図２】図１の増幅回路の動作の説明に供する式を示す図である。
【図３】この発明の増幅回路の具体例を示す図である。
【図４】図３の増幅回路の動作の説明に供する電圧波形を示す図である。
【図５】図３の増幅回路の動作の説明に供する式を示す図である。
【図６】図３の増幅回路の動作の説明に供する式を示す図である。
【図７】図３の増幅回路の動作の説明に供する式を示す図である。
【図８】先願の発明の増幅回路の基本的な例を示す図である。
【図９】図８の増幅回路の動作の説明に供する式を示す図である。
【図１０】先願の発明の増幅回路に好適な電圧電流変換回路の例を示す図である。
【図１１】図１０の電圧電流変換回路の動作の説明に供する式を示す図である。
【図１２】先願の発明の増幅回路の具体例を示す図である。
【図１３】図１２の増幅回路の動作の説明に供する式を示す図である。
【図１４】図１２の増幅回路の動作の説明に供する式を示す図である。
【図１５】図１２の増幅回路の動作の説明に供する電圧波形を示す図である。
【図１６】従来の増幅回路の一例を示す図である。
【図１７】従来の増幅回路の他の例を示す図である。
【図１８】図１７の増幅回路の動作の説明に供する式を示す図である。
【符号の説明】
【００９６】
主要部については図中に全て記述したので、ここでは省略する。
【図１】
2006332929.tif 000003
【図２】
2006332929.tif 000004
【図３】
2006332929.tif 000005
【図４】
2006332929.tif 000006
【図５】
2006332929.tif 000007
【図６】
2006332929.tif 000008
【図７】
2006332929.tif 000009
【図８】
2006332929.tif 000010
【図９】
2006332929.tif 000011
【図１０】
2006332929.tif 000012
【図１１】
2006332929.tif 000013
【図１２】
2006332929.tif 000014
【図１３】
2006332929.tif 000015
【図１４】
2006332929.tif 000016
【図１５】
2006332929.tif 000017
【図１６】
2006332929.tif 000018
【図１７】
2006332929.tif 000019
【図１８】
2006332929.tif 000020