(57)【要約】【課題】  オフセット誤差等を充分に除去することができる光検出装置を提供する。【解決手段】  光検出装置１は、フォトダイオードＰＤｍ,ｎ，スイッチＳＷｍ,ｎ，積分回路１２ｍ及びＣＤＳ回路１３ｍを備える。積分回路１２ｍは、フォトダイオードＰＤｍ,ｎからスイッチＳＷｍ,ｎ及び配線Ｌｍを経て入力した電荷を容量素子Ｃｆに蓄積して、当該蓄積電荷量に応じた電圧値を出力する。ＣＤＳ回路１３ｍは、クランプ用スイッチＳＷ３が開く基準時刻に積分回路１２ｍから出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路１２ｍから出力される電圧値と基準電圧値との差に応じた電圧値を出力する。配線Ｌｍの容量値をＣｗとし、容量素子Ｃｆの容量値をＣｆと表し、積分回路１２ｍに含まれるアンプＡ２のゲインバンド積をＧＢＷとしたとき、スイッチＳＷ２が開いて積分回路１２ｍが電荷蓄積可能状態となる時刻から基準時刻までの時間Ｔは所定値以上である。【選択図】  図２
2006332796.tif 000002
【特許請求の範囲】
【請求項１】
入射光強度に応じた量の電荷を発生するフォトダイオードと、
前記フォトダイオードと配線との間に設けられ、閉じているときに、前記フォトダイオードで発生した電荷を配線へ出力するスイッチと、
前記配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、前記リセット用スイッチが開いているときに、前記フォトダイオードで発生し前記スイッチおよび前記配線を経て入力した電荷を前記容量素子に蓄積し、前記容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、
基準時刻に前記積分回路から出力される電圧値を基準電圧値とし、前記基準時刻以降、前記積分回路から出力される電圧値と前記基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、
前記スイッチ，前記積分回路および前記ＣＤＳ回路それぞれの動作を制御する制御部と、
を備え、
前記制御部は、前記配線の容量値をＣｗとし、前記容量素子の容量値をＣｆとし、前記アンプのゲインバンド積をＧＢＷとし、前記リセット用スイッチが開いて前記積分回路が電荷蓄積可能状態となる時刻から前記基準時刻までの時間をＴとしたときに、これらのパラメータの間に
【数１】
2006332796.tif 000005
なる関係式が成り立つように制御を行う、
ことを特徴とする光検出装置。
【請求項２】
複数組の前記フォトダイオードおよび前記スイッチに対して１組の前記積分回路および前記ＣＤＳ回路が設けられていることを特徴とする請求項１記載の光検出装置。
【請求項３】
入射光強度に応じた量の電荷を発生するフォトダイオードと、
前記フォトダイオードと配線との間に設けられ、閉じているときに、前記フォトダイオードで発生した電荷を配線へ出力するスイッチと、
前記配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、前記リセット用スイッチが開いているときに、前記フォトダイオードで発生し前記スイッチおよび前記配線を経て入力した電荷を前記容量素子に蓄積し、前記容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、
基準時刻に前記積分回路から出力される電圧値を基準電圧値とし、前記基準時刻以降、前記積分回路から出力される電圧値と前記基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、
を備える光検出装置を用いて光検出をする方法であって、
前記配線の容量値をＣｗとし、前記容量素子の容量値をＣｆとし、前記アンプのゲインバンド積をＧＢＷとし、前記リセット用スイッチが開いて前記積分回路が電荷蓄積可能状態となる時刻から前記基準時刻までの時間をＴとしたときに、これらのパラメータの間に
【数２】
2006332796.tif 000006
なる関係式が成り立つように制御を行って光検出をする、
ことを特徴とする光検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光強度に応じた電圧値を出力する光検出装置に関するものである。
【背景技術】
【０００２】
光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードで発生した電荷を蓄積して当該蓄積電荷量に応じた電圧値を出力する積分回路と、を備えている。また、光検出装置は、積分回路の出力電圧値に含まれるオフセット誤差およびスイッチングノイズ（以下では両者を併せて「オフセット誤差等」という。）を除去するために、ＣＤＳ（CorrelatedDouble Sampling、相関二重サンプリング）回路を更に備える場合がある（例えば特許文献１を参照）。このＣＤＳ回路は、基準時刻に積分回路から出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた電圧値を出力する。
【０００３】
また、光検出装置は、複数のフォトダイオードが１次元状または２次元状に配列されている場合には、１次元画像または２次元画像を撮像することができる。このような光検出装置では、１つのフォトダイオードに対して１組の積分回路およびＣＤＳ回路が設けられてもよいが、その場合には全体の回路規模が大きくなる。そこで、全体の回路規模を小さくするために、複数のフォトダイオードに対して１組の積分回路およびＣＤＳ回路が設けられることが望ましい。
【０００４】
例えば、Ｍ×Ｎ個のフォトダイオードがＭ行Ｎ列に２次元配列されている場合、各行のＮ個のフォトダイオードに対して１組の積分回路およびＣＤＳ回路が設けられる。すなわち、全体でＭ組の積分回路およびＣＤＳ回路が設けられる。そして、各行について、Ｎ個のフォトダイオードそれぞれが順次に積分回路に接続されて、Ｎ個のフォトダイオードそれぞれへの入射光の強度に応じた電圧値が順次にＣＤＳ回路から出力される。
【特許文献１】特開平８−３３１４５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のような光検出装置において、積分回路の出力電圧値に含まれるオフセット誤差等を除去するＣＤＳ回路を備えているにも拘らず、そのオフセット誤差等の除去が不充分である場合があった。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、オフセット誤差等を充分に除去することができる光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、(2) フォトダイオードと配線との間に設けられ、閉じているときに、フォトダイオードで発生した電荷を配線へ出力するスイッチと、(3)配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、リセット用スイッチが開いているときに、フォトダイオードで発生しスイッチおよび配線を経て入力した電荷を容量素子に蓄積し、容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、(4)基準時刻に積分回路から出力される電圧値を基準電圧値とし、基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、(5) スイッチ，積分回路およびＣＤＳ回路それぞれの動作を制御する制御部と、を備えることを特徴とする。更に、本発明に係る光検出装置に含まれる制御部は、配線の容量値をＣｗとし、容量素子の容量値をＣｆとし、アンプのゲインバンド積をＧＢＷとし、リセット用スイッチが開いて積分回路が電荷蓄積可能状態となる時刻から基準時刻までの時間をＴとしたときに、これらのパラメータの間に下記(1)式の関係式が成り立つように制御を行うことを特徴とする。
【０００８】
【数１】
2006332796.tif 000003
【０００９】
この光検出装置では、積分回路は、リセット用スイッチが閉じることにより、容量素子が放電されて出力電圧値が初期化され、その後にリセット用スイッチが開くことにより、入力する電荷を容量素子に蓄積することができる電荷蓄積可能状態となる。リセット用スイッチが開いているときに、フォトダイオードとともに設けられているスイッチが閉じると、該フォトダイオードで発生して当該接合容量部に蓄積されていた電荷は、スイッチおよび配線を経て積分回路に入力して積分回路の容量素子に蓄積され、この容量素子に蓄積されている電荷の量に応じた電圧値が積分回路からＣＤＳ回路へ出力される。そして、ＣＤＳ回路では、基準時刻に積分回路から出力される電圧値が基準電圧値とされて、この基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた信号値がＣＤＳ回路から出力される。このとき、上記(1)式の関係式が満たされるような制御が制御部により行われることにより、積分回路の出力電圧値に含まれるオフセット誤差等がＣＤＳ回路により充分に除去されて、そのオフセット誤差等が除去された信号値がＣＤＳ回路から出力され得る。
【００１０】
また、本発明に係る光検出装置は、複数組のフォトダイオードおよびスイッチに対して１組の積分回路およびＣＤＳ回路が設けられているのが好適である。この場合、複数のスイッチが順次に閉じることで、複数のフォトダイオードが順次に積分回路に接続される。各フォトダイオードは一定周期で積分回路に接続される期間を有し、前回の接続期間から今回の接続期間までの間に発生し該フォトダイオードの接合容量部に蓄積されていた電荷はスイッチおよび配線を経て積分回路へ入力される。この光検出装置は、上記(1)式の関係式が満たされるような制御が制御部により行われることにより、オフセット誤差等が除去されてＳ／Ｎ比が優れた１次元画像または２次元画像を撮像することができ、また、全体の回路規模を小さくすることができる。
【００１１】
本発明に係る光検出方法は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、(2) フォトダイオードと配線との間に設けられ、閉じているときに、フォトダイオードで発生した電荷を配線へ出力するスイッチと、(3)配線に入力端が接続されたアンプと、このアンプの入力端と出力端との間に並列的に設けられた容量素子およびリセット用スイッチとを含み、リセット用スイッチが開いているときに、フォトダイオードで発生しスイッチおよび配線を経て入力した電荷を容量素子に蓄積し、容量素子に蓄積されている電荷の量に応じた電圧値を出力する積分回路と、(4)基準時刻に積分回路から出力される電圧値を基準電圧値とし、基準時刻以降、積分回路から出力される電圧値と基準電圧値との差に応じた信号値を出力するＣＤＳ回路と、を備える光検出装置を用いて光検出をする方法である。そして、本発明に係る光検出方法は、配線の容量値をＣｗとし、容量素子の容量値をＣｆとし、アンプのゲインバンド積をＧＢＷとし、リセット用スイッチが開いて積分回路が電荷蓄積可能状態となる時刻から基準時刻までの時間をＴとしたときに、これらのパラメータの間に上記(1)式の関係式が成り立つように制御を行って光検出をすることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、オフセット誤差等を充分に除去することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
（第１実施形態）
先ず、本発明に係る光検出装置および光検出方法の第１実施形態について説明する。図１は、第１実施形態に係る光検出装置１の構成図である。この図に示される光検出装置１は、２次元画像を撮像することができるものであって、光検出部１１、Ｍ個の積分回路１２１〜１２Ｍ、Ｍ個のＣＤＳ回路１３１〜１３Ｍ、Ｍ個の保持回路１４１〜１４Ｍ、ＡＤ変換回路１５および制御部１９を備える。ここで、Ｍ，Ｎそれぞれは２以上の整数である。また、以下に現れるｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。Ｍ個の積分回路１２１〜１２Ｍは共通の構成を有している。Ｍ個のＣＤＳ回路１３１〜１３Ｍは共通の構成を有している。また、Ｍ個の保持回路１４１〜１４Ｍは共通の構成を有している。
【００１５】
光検出部１１は、Ｍ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,ＮおよびＭ×Ｎ個のスイッチＳＷ１,１〜ＳＷＭ,Ｎを含み、フォトダイオードＰＤｍ,ｎおよびスイッチＳＷｍ,ｎを組として、これらがＭ行Ｎ列に２次元配列されている。各フォトダイオードＰＤｍ,ｎは第ｍ行第ｎ列に位置している。また、各フォトダイオードＰＤｍ,ｎは、入射光強度に応じた量の電荷を発生するものであって、スイッチＳＷｍ,ｎを介して配線Ｌｍに接続されている。
【００１６】
各積分回路１２ｍは、配線Ｌｍに入力端が接続されており、この配線Ｌｍを経て入力した電荷を蓄積して、当該蓄積電荷量に応じた電圧値をＣＤＳ回路１３ｍへ出力する。各ＣＤＳ回路１３ｍは、基準時刻に積分回路１２ｍから出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路１２ｍから出力される電圧値と基準電圧値との差に応じた電圧値を保持回路１４ｍへ出力する。各保持回路１４ｍは、所定時刻にＣＤＳ回路１３ｍから出力される電圧値を保持し、その保持した電圧値をＡＤ変換回路１５へ出力する。
【００１７】
ＡＤ変換回路１５は、Ｍ個の保持回路１４１〜１４Ｍそれぞれから順次に出力される電圧値を入力し、その電圧値（アナログ値）をデジタル値に変換して、そのデジタル値を出力する。制御部１９は、光検出部１１に含まれるＭ×Ｎ個のスイッチＳＷ１,１〜ＳＷＭ,Ｎ，Ｍ個の積分回路１２１〜１２Ｍ，Ｍ個のＣＤＳ回路１３１〜１３Ｍ，Ｍ個の保持回路１４１〜１４ＭおよびＡＤ変換回路１５それぞれの動作を制御する。
【００１８】
図２は、第１実施形態に係る光検出装置１に含まれるフォトダイオードＰＤｍ,ｎ，スイッチＳＷｍ,ｎ，積分回路１２ｍおよびＣＤＳ回路１３ｍの回路図である。なお、この図には、光検出部１１に含まれるＭ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,ＮおよびＭ×Ｎ個のスイッチＳＷ１,１〜ＳＷＭ,Ｎのうち、第ｍ行第ｎ列に位置するフォトダイオードＰＤｍ,ｎおよびスイッチＳＷｍ,ｎが代表して示されている。
【００１９】
各積分回路１２ｍは、アンプＡ２，容量素子Ｃｆおよびリセット用スイッチＳＷ２を備える。アンプＡ２の非反転入力端子は所定電圧値が入力され、アンプＡ２の反転入力端子は配線Ｌｍと接続されている。また、容量素子Ｃｆおよびリセット用スイッチＳＷ２は、互いに並列的に接続されて、アンプＡ２の反転入力端子と出力端子との間に設けられている。積分回路１２ｍは、リセット用スイッチＳＷ２が開いているときには、フォトダイオードＰＤｍ,ｎで発生しスイッチＳＷｍ,ｎおよび配線Ｌｍを経て入力した電荷を容量素子Ｃｆに蓄積し、容量素子Ｃｆに蓄積されている電荷の量に応じた電圧値を出力する。一方、積分回路１２ｍは、リセット用スイッチＳＷ２が閉じることにより、容量素子Ｃｆが放電されて、出力電圧値が初期化される。
【００２０】
各ＣＤＳ回路１３ｍは、アンプＡ３，帰還容量素子Ｃ３１，結合容量素子Ｃ３２およびクランプ用スイッチＳＷ３を備える。アンプＡ３の非反転入力端子は所定電圧値が入力され、アンプＡ３の反転入力端子は結合容量素子Ｃ３２を介して積分回路１２ｍの出力端に接続されている。また、帰還容量素子Ｃ３１およびクランプ用スイッチＳＷ３は、互いに並列的に接続されて、アンプＡ３の反転入力端子と出力端子との間に設けられている。ＣＤＳ回路１３ｍは、クランプ用スイッチＳＷ３が開く時刻（基準時刻）に積分回路１２ｍから出力される電圧値を基準電圧値とし、この基準時刻以降、積分回路１２ｍから出力される電圧値の変動分に応じた量の電荷を帰還容量素子Ｃ３１に蓄積することで、積分回路１２ｍから出力される電圧値と基準電圧値との差に応じた電圧値を保持回路１４ｍへ出力する。
【００２１】
ここで、スイッチＳＷｍ,ｎと積分回路１２ｍとの間の配線Ｌｍの容量値をＣｗとし、積分回路１２ｍに含まれる容量素子Ｃｆの容量値をＣｆと表し、積分回路１２ｍに含まれるアンプＡ２のゲインバンド積をＧＢＷとする。積分回路１２ｍに含まれるアンプＡ２の入力トランジスタのトランスコンダクタンスをｇｍとし、このアンプＡ２の内部位相補償容量値をＣｃとする。また、積分回路１２ｍに含まれるリセット用スイッチＳＷ２が開いて積分回路１２ｍが電荷蓄積可能状態となる時刻から、ＣＤＳ回路１３ｍに含まれるクランプ用スイッチＳＷ３が開く基準時刻までの時間をＴとする。このとき、第１実施形態では、制御部１９は、これらのパラメータの間に下記(2)式の関係式が成り立つように制御を行う。
【００２２】
【数２】
2006332796.tif 000004
【００２３】
次に、第１実施形態に係る光検出装置１の動作について説明する。以下に説明する動作は、制御部１９による制御の下に行われる。図３は、第１実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図には、第１実施形態の動作として、(a) 積分回路１２ｍに含まれるリセット用スイッチＳＷ２の開閉、(b) ＣＤＳ回路１３ｍに含まれるクランプ用スイッチＳＷ３の開閉、(c) フォトダイオードＰＤｍ,ｎに対応して設けられているスイッチＳＷｍ,ｎの開閉、(d) 積分回路１２ｍからの出力電圧値、および、(e) ＣＤＳ回路１３ｍからの出力電圧値、が示されている。また、比較例（上記(2)式の関係式が満たされない場合）の動作として、(f) ＣＤＳ回路１３ｍに含まれるクランプ用スイッチＳＷ３の開閉、(g) 積分回路１２ｍからの出力電圧値、および、(h) ＣＤＳ回路１３ｍからの出力電圧値、が示されている。
【００２４】
第１実施形態では、図３(a)〜(e)に示されるように動作する。すなわち、時刻ｔ１１から時刻ｔ１２までの期間、積分回路１２ｍに含まれるリセット用スイッチＳＷ２が閉じていて、容量素子Ｃｆが放電され、積分回路１２ｍからの出力電圧値が初期化される。時刻ｔ１１から時刻ｔ１４までの期間、ＣＤＳ回路１３ｍに含まれるクランプ用スイッチＳＷ３が閉じていて、帰還容量素子Ｃ３１が放電され、ＣＤＳ回路１３ｍからの出力電圧値が初期化される。また、時刻ｔ１５から一定期間、スイッチＳＷｍ,ｎが閉じて、フォトダイオードＰＤｍ,ｎで発生し該フォトダイオードＰＤｍ,ｎの接合容量部に蓄積されていた電荷は、スイッチＳＷｍ,ｎおよび配線Ｌｍを経て積分回路１２ｍへ入力される。
【００２５】
ここで、各時刻の前後関係については「ｔ１１＜ｔ１２＜ｔ１４＜ｔ１５」である。積分回路１２ｍが電荷蓄積可能状態となる時刻は、リセット用スイッチＳＷ２が開く時刻ｔ１２である。ＣＤＳ回路１３ｍが基準電圧値を取り込む基準時刻は、クランプ用スイッチＳＷ３が開く時刻ｔ１４である。そして、第１実施形態では、時刻ｔ１２から時刻ｔ１４までの時間Ｔ（＝ｔ１４−ｔ１２）は、上記(2)式の関係式を満たす。
【００２６】
時刻ｔ１２から時刻ｔ１５までの期間、積分回路１２ｍは、リセット用スイッチＳＷ２が開いているので電荷蓄積可能状態となっているものの、スイッチＳＷｍ,ｎが開いているのでフォトダイオードＰＤｍ,ｎから電荷が入力することはなく、容量素子Ｃｆには電荷が蓄積されていない。しかし、積分回路１２ｍからの出力電圧値は、時刻ｔ１２後に単調に変化していき、やがて時刻ｔ１４前の或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。積分回路１２ｍからの出力電圧値がオフセット電圧値に達する時間は、上記(2a)式の右辺で表される。
【００２７】
時刻ｔ１４にクランプ用スイッチＳＷ３が開くと、その時刻ｔ１４（基準時刻）に積分回路１２ｍから出力されているオフセット電圧値が基準電圧値としてＣＤＳ回路１３ｍにより取り込まれる。そして、この基準時刻ｔ１４以降、積分回路１２ｍから出力される電圧値の変動分に応じた量の電荷がＣＤＳ回路１３ｍの帰還容量素子Ｃ３１に蓄積され、積分回路１２ｍから出力される電圧値と基準電圧値との差に応じた電圧値がＣＤＳ回路１３ｍから出力される。
【００２８】
時刻ｔ１５にスイッチＳＷｍ,ｎが閉じると、フォトダイオードＰＤｍ,ｎで発生し該フォトダイオードＰＤｍ,ｎの接合容量部に蓄積されていた電荷は、スイッチＳＷｍ,ｎおよび配線Ｌｍを経て積分回路１２ｍへ入力して、積分回路１２ｍの容量素子Ｃｆに蓄積される。そして、積分回路１２ｍから出力される電圧値は、容量素子Ｃｆに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたものとなる。また、ＣＤＳ回路１３ｍから出力される電圧値は、積分回路１２ｍから出力される信号電圧値とオフセット電圧値とが重畳されたものと、基準時刻ｔ１４に積分回路１２ｍから出力されてＣＤＳ回路１３ｍに取り込まれたオフセット電圧値（基準電圧値）と、の差に応じたものとなる。したがって、ＣＤＳ回路１３ｍから出力される電圧値は、オフセット誤差等が除去されたものとなる。
【００２９】
時刻ｔ１５より後の或る時刻にＣＤＳ回路１３ｍから出力される電圧値は保持回路１４ｍにより保持される。Ｍ個の保持回路１４１〜１４Ｍそれぞれに保持された電圧値は、順次にＡＤ変換回路１５へ出力されて、ＡＤ変換回路１５によりＡＤ変換される。
【００３０】
以上のようにして第ｎ列のＭ個のフォトダイオードＰＤ１,ｎ〜ＰＤＭ,ｎについての並列的な処理が終わると、次の列のＭ個のフォトダイオードＰＤ１,ｎ＋１〜ＰＤＭ,ｎ＋１についての並列的な処理が同様に行われる。このようにして、各列のＭ個のフォトダイオードＰＤ１,ｎ〜ＰＤＭ,ｎについての処理が繰り返し行われる。
【００３１】
第ｍ行についてみると、Ｎ個のスイッチＳＷｍ,１〜ＳＷｍ,Ｎが順次に閉じることで、Ｎ個のフォトダイオードＰＤｍ,１〜ＰＤｍ,Ｎが順次に積分回路１２ｍに接続される。各フォトダイオードＰＤｍ,ｎは一定周期で積分回路１２ｍに接続される期間を有し、前回の接続期間から今回の接続期間までの間に発生し該フォトダイオードＰＤｍ,ｎの接合容量部に蓄積されていた電荷はスイッチＳＷｍ,ｎおよび配線Ｌｍを経て積分回路１２ｍへ入力される。
【００３２】
したがって、この光検出装置１は、上記(2)式の関係式が満たされるような制御が制御部１９により行われることにより、オフセット誤差等が除去されてＳ／Ｎ比が優れた１次元画像または２次元画像を撮像することができ、また、全体の回路規模を小さくすることができる。
【００３３】
一方、比較例（上記(2)式の関係式が満たされない場合）では、図３(f)〜(h)に示されるように動作する。すなわち、第１実施形態の場合と異なり、この比較例の場合の動作では、時刻ｔ１２より後であって時刻ｔ１４より前の時刻ｔ１３に、ＣＤＳ回路１３ｍに含まれるクランプ用スイッチＳＷ３が開く。リセット用スイッチＳＷ２が開いて積分回路１２ｍが電荷蓄積可能状態となる時刻ｔ１２から、クランプ用スイッチＳＷ３が開いてＣＤＳ回路１３ｍが基準電圧値を取り込む基準時刻ｔ１３まで、その間の時間Ｔ１（＝ｔ１３−ｔ１２）は、上記(2)式の関係式を満たさない。
【００３４】
比較例では、積分回路１２ｍから出力される電圧値は、クランプ用スイッチＳＷ３が開いてＣＤＳ回路１３ｍが基準電圧値を取り込んだ基準時刻ｔ１３以降も、暫くの間は単調に変化していき、やがて或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。すなわち、基準時刻ｔ１３にＣＤＳ回路１３ｍに取り込まれた基準電圧値は、オフセット電圧値ではなく、オフセット電圧値から残存オフセット電圧値が差し引かれたものとなる。また、この基準時刻ｔ１３以降の積分回路１２ｍからの出力電圧値の変動分は、容量素子Ｃｆに蓄積された電荷の量に応じた信号電圧値と残存オフセット電圧値とが重畳されたものとなる。したがって、スイッチＳＷｍ,ｎが閉じる時刻ｔ１５以降にＣＤＳ回路１３ｍから出力される電圧値は、信号電圧値と残存オフセット電圧値とが重畳されたものに応じたものであって、オフセット除去等が不完全なものとなる。
【００３５】
比較例と対比することで判るように、第１実施形態では、積分回路１２ｍに含まれるリセット用スイッチＳＷ２が開いて積分回路１２ｍが電荷蓄積可能状態となる時刻ｔ１２から、ＣＤＳ回路１３ｍに含まれるクランプ用スイッチＳＷ３が開く基準時刻ｔ１４までの時間Ｔが、上記(2)式の関係式を満たすことにより、ＣＤＳ回路１３ｍから出力される電圧値は、オフセット誤差等が充分に除去されたものとなる。
【００３６】
（第２実施形態）
次に、本発明に係る光検出装置および光検出方法の第２実施形態について説明する。図４は、第２実施形態に係る光検出装置２の回路図である。この図に示される光検出装置２は、フォトダイオードＰＤ，スイッチＳＷ，積分回路２２，ＣＤＳ回路２３、ＡＤ変換回路２７および制御部２９を備えており、スイッチＳＷと積分回路２２の入力端とは配線Ｌにより接続されている。フォトダイオードＰＤ，スイッチＳＷおよび積分回路２２それぞれの構成は、第１実施形態の場合と同様である。ＣＤＳ回路２３は、第１保持回路２４１、第２保持回路２４２、第１電圧フォロワ回路２５１、第２電圧フォロワ回路２５２、差動変換回路２６、スイッチＳＷ８１およびスイッチＳＷ８２を含む。
【００３７】
第１保持回路２４１と第２保持回路２４２とは共通の構成を有している。第１保持回路２４１および第２保持回路２４２それぞれの入力端は積分回路２２の出力端に接続されている。第１保持回路２４１は、アンプＡ４，容量素子Ｃ４およびスイッチＳＷ４０〜ＳＷ４２を含む。アンプＡ４の非反転入力端子は所定電圧値が入力されている。アンプＡ４の反転入力端子は、容量素子Ｃ４と接続され、また、この容量素子Ｃ４およびスイッチＳＷ４０を介して積分回路２２の出力端と接続されている。スイッチＳＷ４１は、アンプＡ４の反転入力端子と出力端子との間に設けられている。また、スイッチＳＷ４２は、容量素子Ｃ４とスイッチＳＷ４０との接続点と、アンプＡ４の出力端子との間に、設けられている。第２保持回路２４２の構成についても同様である。
【００３８】
第１保持回路２４１は、スイッチＳＷ４０が閉状態から開状態に転じることで、そのときに積分回路２２から出力されている電圧値を保持し、その後、スイッチＳＷ４１が閉状態から開状態に転じ、また、スイッチＳＷ４２が開状態から閉状態に転じることで、これ以降、その保持している電圧値を出力する。第２保持回路２４２の動作についても同様である。ただし、第１保持回路２４１と第２保持回路２４２とは互いに異なるタイミングで動作する。すなわち、第１保持回路２４１は、積分回路２２から出力されるオフセット電圧値を保持するよう、スイッチＳＷ４０〜ＳＷ４２が開閉動作する。また、第２保持回路２４２は、積分回路２２から出力されるオフセット電圧値が重畳された信号電圧値を保持するよう、スイッチＳＷ４０〜ＳＷ４２が開閉動作する。
【００３９】
第１電圧フォロワ回路２５１と第２電圧フォロワ回路２５２とは共通の構成を有している。第１電圧フォロワ回路２５１の入力端はスイッチＳＷ８１を介して第１保持回路２４１の出力端に接続され、第２電圧フォロワ回路２５２の入力端はスイッチＳＷ８２を介して第２保持回路２４２の出力端に接続されている。第１電圧フォロワ回路２５１は、アンプの非反転入力端子がスイッチＳＷ８１と接続され、該アンプの反転入力端子と出力端子とが互いに直接に接続されており、高入力インピーダンスおよび低出力インピーダンスを有し、理想的には増幅率１の増幅回路である。第２電圧フォロワ回路２５２についても同様である。
【００４０】
差動変換回路２６は、アンプおよび４個の抵抗器Ｒ１〜Ｒ４を含む。該アンプは、非反転入力端子、反転入力端子、非反転出力端子および反転出力端子を有する。アンプの非反転入力端子は、抵抗器Ｒ１を介して第１電圧フォロワ回路２５１の出力端に接続され、抵抗器Ｒ２を介してアンプの反転出力端子に接続されている。また、アンプの反転入力端子は、抵抗器Ｒ３を介して第２電圧フォロワ回路２５２の出力端に接続され、抵抗器Ｒ４を介してアンプの非反転出力端子と接続されている。この差動変換回路２６は、第１電圧フォロワ回路２５１および第２電圧フォロワ回路２５２それぞれから出力される電圧値を入力し、これら２つの入力電圧値の差に応じた電圧値を差動信号として出力する。ＡＤ変換回路２７は、差動変換回路２６から出力された電圧値を入力し、その電圧値（アナログ値）をデジタル値に変換して、そのデジタル値を出力する。
【００４１】
制御部２９は、フォトダイオードＰＤとともに設けられるスイッチＳＷ、積分回路２２に含まれるリセット用スイッチＳＷ２、保持回路２４１，２４２それぞれに含まれるスイッチＳＷ４０〜ＳＷ４２、ＡＤ変換回路２７およびスイッチＳＷ８１，ＳＷ８２それぞれの動作を制御する。この第２実施形態においても、配線Ｌの容量値をＣｗとし、積分回路２２に含まれる容量素子Ｃｆの容量値をＣｆと表し、積分回路２２に含まれるアンプＡ２のゲインバンド積をＧＢＷとし、このアンプＡ２の入力トランジスタのトランスコンダクタンスをｇｍとし、このアンプＡ２の内部位相補償容量値をＣｃとし、リセット用スイッチＳＷ２が開いて積分回路２２が電荷蓄積可能状態となる時刻から基準時刻までの時間をＴとしたときに、制御部２９は、上記(2)式の関係式が成り立つように制御を行う。ただし、この第２実施形態では、ＣＤＳ回路２３が基準電圧値を取り込む基準時刻は、第１保持回路２４１においてスイッチＳＷ４０が閉状態から開状態に転じる時刻となる。
【００４２】
この第２実施形態においては、ＣＤＳ回路２３は、積分回路２２から出力されるオフセット電圧値を第１保持回路２４１により保持するとともに、積分回路２２から出力されるオフセット電圧値が重畳された信号電圧値を第２保持回路２４２により保持することにより、第１保持回路２４１および第２保持回路２４２それぞれにより保持された電圧値の差（すなわち、オフセット誤差が除去された信号電圧値）を差動信号として差動変換回路２６から出力することができる。また、ＡＤ変換回路２７は、この差動変換回路２６から出力される差動信号としての信号電圧値をデジタル値に変換して、そのデジタル値を出力することができる。
【００４３】
なお、１組のフォトダイオードＰＤおよびスイッチＳＷに対して１組の積分回路２２およびＣＤＳ回路２３が設けられていてもよいし、第１実施形態の場合と同様に複数組のフォトダイオードＰＤおよびスイッチＳＷに対して１組の積分回路２２およびＣＤＳ回路２３が設けられていてもよい。また、１つの積分回路２２に対して１つのＣＤＳ回路２３が設けられてもよいし、複数の積分回路２２に対して１つのＣＤＳ回路２３が設けられてもよい。後者の場合には、各積分回路２２の後段にスイッチが設けられて、このスイッチにより、各積分回路２２から出力される電圧値が順次にＣＤＳ回路２３に入力される。
【００４４】
また、ＣＤＳ回路２３内においても、１組の保持回路２４１，２４２に対して１組の電圧フォロワ回路２５１，２５２、差動変換回路２６およびＡＤ変換回路２７が設けられてもよいし、複数組の保持回路２４１，２４２に対して１組の電圧フォロワ回路２５１，２５２、差動変換回路２６およびＡＤ変換回路２７が設けられてもよい。前者の場合には、スイッチＳＷ８１，ＳＷ８２は不要である（または、常に閉じている）。後者の場合には、各組の保持回路２４１，２４２の後段に設けられたスイッチＳＷ８１，ＳＷ８２により、各組の保持回路２４１，２４２から出力される電圧値が順次に電圧フォロワ回路２５１，２５２に入力される。
【００４５】
次に、第２実施形態に係る光検出装置２の動作について説明する。以下に説明する動作は、制御部２９による制御の下に行われる。図５は、第２実施形態に係る光検出装置２の動作を説明するタイミングチャートである。なお、フォトダイオードＰＤ，スイッチＳＷ，積分回路２２，保持回路２４１，２４２、電圧フォロワ回路２５１，２５２、差動変換回路２６およびＡＤ変換回路２７それぞれが１つずつ設けられているものとし、スイッチＳＷ８１，ＳＷ８２は常に閉じているものとして、光検出装置２の動作について説明する。
【００４６】
この図には、(a) 積分回路２２に含まれるリセット用スイッチＳＷ２の開閉、(b1)〜(b3) 第１保持回路２４１に含まれるスイッチＳＷ４０〜ＳＷ４２それぞれの開閉、(c1)〜(c3) 第２保持回路２４２に含まれるスイッチＳＷ４０〜ＳＷ４２それぞれの開閉、(d) フォトダイオードＰＤとともに設けられているスイッチＳＷの開閉、および、(e)積分回路２２からの出力電圧値、が示されている。
【００４７】
時刻ｔ２１から時刻ｔ２２までの期間、積分回路２２に含まれるリセット用スイッチＳＷ２が閉じていて、容量素子Ｃｆが放電され、積分回路２２からの出力電圧値が初期化される。第１保持回路２４１において、時刻ｔ２１にスイッチＳＷ４０が閉じ、時刻ｔ２１後にスイッチＳＷ４１が閉じ、時刻ｔ２３にスイッチＳＷ４０が開き、時刻ｔ２３後にスイッチＳＷ４１が開き、時刻ｔ２４にスイッチＳＷ４２が閉じ、時刻ｔ２７にスイッチＳＷ４２が開く。第２保持回路２４２において、時刻ｔ２１にスイッチＳＷ４０が閉じ、時刻ｔ２１後にスイッチＳＷ４１が閉じ、時刻ｔ２５にスイッチＳＷ４０が開き、時刻ｔ２５後にスイッチＳＷ４１が開き、時刻ｔ２６にスイッチＳＷ４２が閉じ、時刻ｔ２７にスイッチＳＷ４２が開く。また、時刻ｔ２４から一定期間、スイッチＳＷが閉じて、フォトダイオードＰＤで発生し該フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、スイッチＳＷおよび配線Ｌを経て積分回路２２へ入力される。
【００４８】
ここで、各時刻の前後関係については「ｔ２１＜ｔ２２＜ｔ２３＜ｔ２４＜ｔ２５＜ｔ２６＜ｔ２７」である。積分回路２２が電荷蓄積可能状態となる時刻は、リセット用スイッチＳＷ２が開く時刻ｔ２２である。ＣＤＳ回路２３が基準電圧値を取り込む基準時刻は、第１保持回路２４１に含まれるスイッチＳＷ４０が開く時刻ｔ２３である。そして、第２実施形態では、時刻ｔ２２から時刻ｔ２３までの時間Ｔ（＝ｔ２３−ｔ２２）は、上記(2)式の関係式を満たす。
【００４９】
時刻ｔ２２から時刻ｔ２４までの期間、積分回路２２は、リセット用スイッチＳＷ２が開いているので電荷蓄積可能状態となっているものの、スイッチＳＷが開いているのでフォトダイオードＰＤから電荷が入力することはなく、容量素子Ｃｆには電荷が蓄積されていない。しかし、積分回路２２からの出力電圧値は、時刻ｔ２２後に単調に変化していき、やがて時刻ｔ２３前の或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。積分回路２２からの出力電圧値がオフセット電圧値に達する時間は、上記(2a)式の右辺で表される。
【００５０】
第１保持回路２４１において、時刻ｔ２３にスイッチＳＷ４０が開き、時刻ｔ２３後にスイッチＳＷ４１が開き、時刻ｔ２４にスイッチＳＷ４２が閉じると、時刻ｔ２３における積分回路２２の出力電圧値に応じた電圧値（基準電圧値）が第１保持回路２４１により保持され、時刻ｔ２４以降、その保持された電圧値が第１保持回路２４１から出力される。この出力される電圧値は、積分回路２２から出力されるオフセット電圧値を表す。
【００５１】
時刻ｔ２４から一定期間、スイッチＳＷが閉じて、フォトダイオードＰＤで発生し該フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、スイッチＳＷおよび配線Ｌを経て積分回路２２へ入力して、積分回路２２の容量素子Ｃｆに蓄積される。そして、積分回路２２から出力される電圧値は、容量素子Ｃｆに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたものとなる。
【００５２】
第２保持回路２４２において、時刻ｔ２５にスイッチＳＷ４０が開き、時刻ｔ２５後にスイッチＳＷ４１が開き、時刻ｔ２６にスイッチＳＷ４２が閉じると、時刻ｔ２５における積分回路２２の出力電圧値に応じた電圧値が第２保持回路２４２により保持され、時刻ｔ２６以降、その保持された電圧値が第２保持回路２４２から出力される。この出力される電圧値は、積分回路２２から出力されるオフセット電圧値が重畳された信号電圧値を表す。
【００５３】
そして、第１保持回路２４１および第２保持回路２４２それぞれのスイッチＳＷ４２が共に閉じている時刻ｔ２６から時刻ｔ２７までの期間、第１保持回路２４１から出力された電圧値は、第１電圧フォロワ回路２５１を経て差動変換回路２６に入力され、また、第２保持回路２４２から出力された電圧値は、第２電圧フォロワ回路２５２を経て差動変換回路２６に入力される。差動変換回路２６では、これら２つの入力電圧値の差に応じた電圧値が差動信号として出力される。この出力される電圧値は、オフセット誤差等が除去された信号電圧値を表す。さらに、この差動変換回路２６から出力された電圧値は、ＡＤ変換回路２７によりデジタル値に変換されて、そのデジタル値が出力される。
【００５４】
第２実施形態では、積分回路２２に含まれるリセット用スイッチＳＷ２が開いて積分回路２２が電荷蓄積可能状態となる時刻ｔ２２から、ＣＤＳ回路２３に含まれる第１保持回路２４１のスイッチＳＷ４０が開く基準時刻ｔ２３までの時間Ｔが、上記(2)式の関係式を満たすことにより、ＣＤＳ回路２３から出力される電圧値は、オフセット誤差が充分に除去されたものとなる。
【００５５】
（変形例）
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、各実施形態における積分回路は、容量値が固定である容量素子に替えて、容量値が可変である容量部を有していてもよく、このようにすることにより、光検出のダイナミックレンジを大きくすることができる。この場合には、可変容量部の最小容量値Ｃｆに対して上記(2)式が成り立つように時間Ｔを設定してもよいし、また、可変容量部の各容量値Ｃｆに対して上記(2)式が成り立つように時間Ｔを調整してもよい。
【００５６】
また、ＣＤＳ回路の具体的な構成は、上記実施形態で説明したものに限られず、様々なものが可能である。ＣＤＳ回路が何れの構成を有する場合であっても、積分回路が電荷蓄積可能状態となる時刻から、ＣＤＳ回路が基準電圧値を取り込む基準時刻までの時間Ｔが、上記(2)式を満たすようにすればよい。
【図面の簡単な説明】
【００５７】
【図１】第１実施形態に係る光検出装置１の構成図である。
【図２】第１実施形態に係る光検出装置１に含まれるフォトダイオードＰＤｍ,ｎ，スイッチＳＷｍ,ｎ，積分回路１２ｍおよびＣＤＳ回路１３ｍの回路図である。
【図３】第１実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図４】第２実施形態に係る光検出装置２の回路図である。
【図５】第２実施形態に係る光検出装置２の動作を説明するタイミングチャートである。
【符号の説明】
【００５８】
１，２…光検出装置、１１…光検出部、１２…積分回路、１３…ＣＤＳ回路、１４…保持回路、１５…ＡＤ変換回路、１９…制御部、２２…積分回路、２３…ＣＤＳ回路、２４…保持回路、２５…電圧フォロワ回路、２６…差動変換回路、２７…ＡＤ変換回路、２９…制御部、Ａ…アンプ、Ｃ…容量素子、Ｌ…配線、ＰＤ…フォトダイオード、Ｒ…抵抗器、ＳＷ…スイッチ。
【図１】
2006332796.tif 000007
【図２】
2006332796.tif 000008
【図３】
2006332796.tif 000009
【図４】
2006332796.tif 000010
【図５】
2006332796.tif 000011