(57)【要約】      （修正有）【課題】共通モードフィードバック回路を具備した相補型トランスコンダクタンス増幅器を提供する。【解決手段】トランスコンダクタンス増幅器は、第１型トランスコンダクタ５３０、第２型トランスコンダクタ５１０、及び共通モードフィードバック回路５２０を具備する。第１型トランスコンダクタは、第１制御信号ＶＣＮの制御下に、差動入力信号対に応答して第１差動出力信号対を発生させる。第２型トランスコンダクタは、第２制御信号ＶＣＰの制御下に、差動入力信号対に応答して第２差動出力信号対を発生させる。共通モードフィードバック回路は、共通モード制御信号ＶＣＭの制御下に、第１及び第２差動出力信号対に応答して第２制御信号ＶＣＰを発生させる。従って、トランスコンダクタンス増幅器は線形性に優れ、消費電流が少なく、トランスコンダクタンスの調節範囲が広い。【選択図】図１６
2006141014.tif 000002
【特許請求の範囲】
【請求項１】
第１制御信号の制御下に差動入力信号対に応答して、第１差動出力信号対を発生させる第１型トランスコンダクタと、
第２制御信号の制御下に前記差動入力信号対に応答して、第２差動出力信号対を発生させる第２型トランスコンダクタと、
共通モード制御信号の制御下に前記第１及び第２差動出力信号対に応答して、前記第２制御信号を発生させる共通モードフィードバック回路と、を具備することを特徴とするトランスコンダクタンス増幅器。
【請求項２】
前記第１制御信号は、外部から入力される信号であることを特徴とする請求項１記載のトランスコンダクタンス増幅器。
【請求項３】
前記第１型トランスコンダクタは第１電源電圧に結合されており、前記第２型トランスコンダクタは第１電源電圧と相補的な第２電源電圧に結合されていることを特徴とする請求項２記載のトランスコンダクタンス増幅器。
【請求項４】
前記第１電源電圧は低電源電圧で、前記第２電源電圧は高電源電圧であることを特徴とする請求項３記載のトランスコンダクタンス増幅器。
【請求項５】
前記第１型トランスコンダクタは少なくとも一つのＮＭＯＳトランジスタで構成されたＮ型トランスコンダクタであり、前記第２型トランスコンダクタは少なくとも一つのＰＭＯＳトランジスタで構成されたＰ型トランスコンダクタであることを特徴とする請求項４記載のトランスコンダクタンス増幅器。
【請求項６】
前記第１型トランスコンダクタは、
前記差動入力信号対の第１入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第１ＮＭＯＳトランジスタと、
前記差動入力信号対の第２入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第２ＮＭＯＳトランジスタと、
前記第１制御信号が印加されるゲートと前記第１ＮＭＯＳトランジスタのドレインに結合されたソースと第１出力端子に結合されたドレインとを有する第３ＮＭＯＳトランジスタと、
前記第１制御信号が印加されるゲートと前記第２ＮＭＯＳトランジスタのドレインに結合されたソースと第２出力端子に結合されたドレインとを有する第４ＮＭＯＳトランジスタと、を具備することを特徴とする請求項５記載のトランスコンダクタンス増幅器。
【請求項７】
前記第２型トランスコンダクタは、
前記第１入力信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第１ＰＭＯＳトランジスタと、
前記第２入力信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第２ＰＭＯＳトランジスタと、
前記第２制御信号が印加されるゲートと前記第１ＰＭＯＳトランジスタのドレインに結合されたソースと前記第１出力端子に結合されたドレインとを有する第３ＰＭＯＳトランジスタと、
前記第２制御信号が印加されるゲートと前記第２ＰＭＯＳトランジスタのドレインに結合されたソースと前記第２出力端子に結合されたドレインとを有する第４ＰＭＯＳトランジスタと、を具備することを特徴とする請求項６記載のトランスコンダクタンス増幅器。
【請求項８】
前記第１型トランスコンダクタは、少なくとも一つのＮＭＯＳトランジスタと少なくとも一つのＮＰＮトランジスタとで構成され、前記第２型トランスコンダクタは、少なくとも一つのＰＭＯＳトランジスタと少なくとも一つのＰＮＰトランジスタとで構成されることを特徴とする請求項４記載のトランスコンダクタンス増幅器。
【請求項９】
前記第１型トランスコンダクタは、
前記差動入力信号対の第１入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第１ＮＭＯＳトランジスタと、
前記差動入力信号対の第２入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第２ＮＭＯＳトランジスタと、
前記第１制御信号が印加されるベースと前記第１ＮＭＯＳトランジスタのドレインに結合されたエミッタと第１出力端子に結合されたコレクタとを有する第１ＮＰＮトランジスタと、
前記第１制御信号が印加されるゲートと前記第２ＮＭＯＳトランジスタのドレインに結合されたエミッタと第２出力端子に結合されたコレクタとを有する第２ＮＰＮトランジスタと、を具備することを特徴とする請求項８記載のトランスコンダクタンス増幅器。
【請求項１０】
前記第２型トランスコンダクタは、
前記第１入力信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第１ＰＭＯＳトランジスタと、
前記第２入力信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第２ＰＭＯＳトランジスタと、
前記第２制御信号が印加されるベースと前記第１ＰＭＯＳトランジスタのドレインに結合されたエミッタと前記第１出力端子に結合されたコレクタとを有する第１ＰＮＰトランジスタと、
前記第２制御信号が印加されるベースと前記第２ＰＭＯＳトランジスタのドレインに結合されるエミッタと前記第２出力端子に結合されたコレクタとを有する第２ＰＮＰトランジスタと、を具備することを特徴とする請求項９記載のトランスコンダクタンス増幅器。
【請求項１１】
前記第１型トランスコンダクタは、少なくとも一つのＮＭＯＳトランジスタと少なくとも一つのＮＰＮトランジスタとで構成され、前記第２型トランスコンダクタは、少なくとも一つのＰＭＯＳトランジスタで構成されることを特徴とする請求項４記載のトランスコンダクタンス増幅器。
【請求項１２】
前記第１型トランスコンダクタは、
前記差動入力信号対の第１入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第１ＮＭＯＳトランジスタと、
前記差動入力信号対の第２入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第２ＮＭＯＳトランジスタと、
前記第１制御信号が印加されるベースと前記第１ＮＭＯＳトランジスタのドレインに結合されたエミッタと第１出力端子に結合されたコレクタとを有する第１ＮＰＮトランジスタと、
前記第１制御信号が印加されるゲートと前記第２ＮＭＯＳトランジスタのドレインに結合されたエミッタと第２出力端子に結合されたコレクタとを有する第２ＮＰＮトランジスタと、を具備することを特徴とする請求項１１記載のトランスコンダクタンス増幅器。
【請求項１３】
前記第２型トランスコンダクタは、
前記第１入力信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第１ＰＭＯＳトランジスタと、
前記第２入力信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第２ＰＭＯＳトランジスタと、
前記第２制御信号が印加されるゲートと前記第１ＰＭＯＳトランジスタのドレインに結合されたソースと前記第１出力端子に結合されたドレインとを有する第３ＰＭＯＳトランジスタと、
前記第２制御信号が印加されるゲートと前記第２ＰＭＯＳトランジスタのドレインに結合されたソースと前記第２出力端子に結合されたドレインとを有する第４ＰＭＯＳトランジスタと、を具備することを特徴とする請求項１２記載のトランスコンダクタンス増幅器。
【請求項１４】
前記第１型トランスコンダクタは、少なくとも一つのＮＭＯＳトランジスタと少なくとも一つのＮＰＮバイポーラトランジスタとで構成され、前記第２型トランスコンダクタは、少なくとも一つのＰＭＯＳトランジスタと少なくとも一つの抵抗とで構成されることを特徴とする請求項４記載のトランスコンダクタンス増幅器。
【請求項１５】
前記第１型トランスコンダクタは、
前記差動入力信号対の第１入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第１ＮＭＯＳトランジスタと、
前記差動入力信号対の第２入力信号が印加されるゲートと前記第１電源電圧に結合されたソースとを有する第２ＮＭＯＳトランジスタと、
前記第１制御信号が印加されるベースと前記第１ＮＭＯＳトランジスタのドレインに結合されたエミッタと第１出力端子に結合されたコレクタとを有する第１ＮＰＮバイポーラトランジスタと、
前記第１制御信号が印加されるゲートと前記第２ＮＭＯＳトランジスタのドレインに結合されたエミッタと第２出力端子に結合されたコレクタとを有する第２ＮＰＮバイポーラトランジスタと、を具備することを特徴とする請求項１４記載のトランスコンダクタンス増幅器。
【請求項１６】
前記第２型トランスコンダクタは、
前記第２制御信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第１ＰＭＯＳトランジスタと、
前記第２制御信号が印加されるゲートと前記第２電源電圧に結合されたソースとを有する第２ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインに結合された一端を有する第１抵抗と、
前記第２ＰＭＯＳトランジスタのドレインに結合された一端を有する第２抵抗と、
前記第１入力信号が印加されるゲートと前記第１抵抗の他端に結合されたソースと前記第１出力端子に結合されたドレインとを有する第３ＰＭＯＳトランジスタと、
前記第２入力信号が印加されるゲートと前記第２抵抗の他端に結合されたソースと前記第２出力端子に結合されたドレインとを有する第４ＰＭＯＳトランジスタと、を具備することを特徴とする請求項１５記載のトランスコンダクタンス増幅器。
【請求項１７】
前記共通モードフィードバック回路は、
トランスコンダクタンス増幅器の第１出力信号と第２出力信号の共通モード成分をそれぞれ前記共通モード制御信号と比較して出力する共通モード成分比較器と、
前記共通モード成分比較器の出力信号の変動範囲を制限して、前記第２制御信号を出力する電圧レベル制限回路と、を具備することを特徴とする請求項４記載のトランスコンダクタンス増幅器。
【請求項１８】
第１制御信号の制御下に差動入力信号対に応答して第１差動出力信号対を発生させる段階と、
第２制御信号の制御下に前記差動入力信号対に応答して第２差動出力信号対を発生させる段階と、
共通モード制御信号の制御下に前記第１及び第２差動出力信号対に応答して前記第２制御信号を発生させる段階と、を具備することを特徴とするトランスコンダクタンス増幅方法。
【請求項１９】
前記第１制御信号は、
トランスコンダクタンス増幅方法を行うために、トランスコンダクタンス増幅器の外部から入力される信号であることを特徴とする請求項１８記載のトランスコンダクタンス増幅方法。
【請求項２０】
前記第２制御信号を発生させる段階は、
トランスコンダクタンス増幅器の第１出力信号と第２出力信号の共通モード成分を前記共通モード制御信号と比較して、比較信号を発生させる段階と、
前記比較信号の変動範囲を制限して、前記第２制御信号を出力する段階と、を具備することを特徴とする請求項１８記載のトランスコンダクタンス増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランスコンダクタンス増幅器に係り、特に、共通モードフィードバック回路を具備した相補型トランスコンダクタンス増幅器、及びトランスコンダクタンス増幅方法に関する。
【背景技術】
【０００２】
トランスコンダクタンス増幅器は、電圧信号を一定の利得で増幅する回路ブロックであって、Ｇｍ−Ｃフィルタ等に使用される。トランスコンダクタンス増幅器は、高い周波数特性、低い消費電流、高い線形性、及び広いチューニング範囲を有することが要求される。トランスコンダクタンス増幅器は、基本的に差動増幅器の構造を有し、可変利得調節の機能を有する。
【０００３】
図１は、従来技術によるトランスコンダクタンス増幅器の一例を示す回路図であって、特許文献１に開示されている。図１を参照すると、飽和領域で動作するＮＭＯＳトランジスタＭＮ１、ＭＮ２のゲートに入力電圧ＶＩＰ、ＶＩＭがそれぞれ印加される。ＮＭＯＳトランジスタＭＮ１、ＭＮ２のソース間に連結されたＮＭＯＳトランジスタＭＮ３は、トライオード（ｔｒｉｏｄｅ）領域で動作して、可変抵抗の機能を果たす。トランスコンダクタンス（Ｇｍ（＝ＩＯ／ＶＩ））は、ＮＭＯＳトランジスタＭＮ３のゲートに印加される制御電圧ＶＣを調節することにより制御される。また、図１のトランスコンダクタンス増幅器は、出力共通モード電圧を安定化させるための共通モードフィードバック回路１２を具備する。
【０００４】
図２は、従来技術によるトランスコンダクタンス増幅器の他の一例を示す回路図であって、特許文献２に開示されている。図２を参照すると、入力電圧ＶＩＰ、ＶＩＭが印加されるＮＭＯＳトランジスタＭＮ４、ＭＮ５はトライオード領域で動作する。バイポーラトランジスタＱ１、Ｑ２のベースに印加される制御電圧ＶＣに応答して、ＮＭＯＳトランジスタＭＮ４、ＭＮ５のドレイン電圧が調節され、トランスコンダクタンスＧｍが調節される。
【０００５】
図３は、従来技術によるトランスコンダクタンス増幅器の更に他の一例を示す回路図であって、非特許文献１に「Ａ  ６０−ｍＷ  ２００−ＭＨｚ  ｃｏｎｔｉｎｕｏｕｓ  ｔｉｍｅ  ｓｅｖｅｎｔｈ−ｏｒｄｅｒ  ｌｉｎｅａｒ  ｐｈａｓｅ  ｆｉｌｔｅｒ  ｗｉｔｈ  ｏｎ−ｃｈｉｐ  ａｕｔｏｍａｔｉｃ  ｔｕｎｉｎｇ  ｓｙｓｔｅｍ」という題目でＭａｒｔｉｎｅｚ等によって発表された。図３のトランスコンダクタンス増幅器は相補型構造を有し、共通モードフィードバック回路３２を具備しているので、トランスコンダクタンスＧｍが変化しても、出力共通モード電圧は一定に維持することができる。図３のトランスコンダクタンス増幅器のような相補型構造を有するトランスコンダクタンス増幅器は、消費電流とノイズが少ないという長所がある。図３のトランスコンダクタンス増幅器において、ＮＭＯＳトランジスタＭＮ６、ＭＮ７で構成されたＮ型トランスコンダクタのトランスコンダクタンスは制御電圧ＶＣＮによって制御され、ＰＭＯＳトランジスタＭＰ１、ＭＰ２で構成されたＰ型トランスコンダクタのトランスコンダクタンスは制御電圧ＶＣＰによって制御される。ところが、図３のトランスコンダクタンス増幅器において、制御電圧ＶＣＰ、ＶＣＮは互いに独立的で、実際には制御電圧ＶＣＰ、ＶＣＮのうちの一つは一定の値に固定しなければならない。従って、図３のトランスコンダクタンス増幅器は、トランスコンダクタンスＧｍを調節できる範囲が図１に図示されたトランスコンダクタンス増幅器の約５０％に減少して、トランスコンダクタンスＧｍが変化することによって、Ｐ型トランスコンダクタとＮ型トランスコンダクタとの間の対称性も減少され得る。また、図３のトランスコンダクタンス増幅器は、Ｐ型トランスコンダクタと電源電圧ＶＤＤとの間、及びＮ型トランスコンダクタと接地ＧＮＤとの間にある電流源ＩＰ１、ＩＰ２、ＩＮ１、ＩＮ２のために、ノイズが増加する。さらに、図３のトランスコンダクタンス増幅器は、Ｐ型トランスコンダクタを構成するトランジスタＭＰ１、ＭＰ２と、Ｎ型トランスコンダクタを構成するトランジスタＭＮ１、ＭＮ２とは飽和領域で動作するので、トライオード領域で動作するトランジスタＭＮ４、ＭＮ５を具備した図２のトランスコンダクタンス増幅器と比較して線形性が低下する。
【特許文献１】米国特許第６,２７２,６８８号
【特許文献２】米国特許第５,３３２,９３７号
【非特許文献１】ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，ｐｐ.２１６−２２４，Ｖｏｌ.３８，Ｎｏｖ.２，２００３
【０００６】
従って、高い線形性を有しながらも、消費電流が少なく、ノイズ特性に優れて、トランスコンダクタンスＧｍの調節範囲が広いトランスコンダクタンス増幅器が要求される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、前述した従来の問題点を解決するためのもので、本発明の目的は、線形性に優れ、電力消費が少なく、トランスコンダクタンスの調節範囲が広いトランスコンダクタンス増幅器を提供することにある。
【０００８】
本発明の更に他の目的は、線形性に優れ、電力消費が少なく、トランスコンダクタンスの調節範囲が広いトランスコンダクタンス増幅器の動作方法を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明の一実施形態によるトランスコンダクタンス増幅器は、第１型トランスコンダクタ、第２型トランスコンダクタ、及び共通モードフィードバック回路を具備する。第１型トランスコンダクタは、第１制御信号の制御下に差動入力信号対に応答して、第１差動出力信号対を発生させる。第２型トランスコンダクタは、第２制御信号の制御下に前記差動入力信号対に応答して、第２差動出力信号対を発生させる。共通モードフィードバック回路は、共通モード制御信号の制御下に前記第１及び第２差動出力信号対に応答して前記第２制御信号を発生させる。
【００１０】
前記第１制御信号は、トランスコンダクタンス増幅器回路の外部から入力される信号であることを特徴とする。前記第１型トランスコンダクタは第１電源電圧に結合され、前記第２型トランスコンダクタは第１電源電圧と相補的な第２電源電圧に結合することができる。
【００１１】
本発明の一実施形態によるトランスコンダクタンス増幅方法は、第１制御信号の制御下に差動入力信号対に応答して、第１差動出力信号対を発生させる段階、第２制御信号の制御下に前記差動入力信号対に応答して第２差動出力信号対を発生させる段階、及び共通モード制御信号の制御下に前記第１及び第２差動出力信号対に応答して、前記第２制御信号を発生させる段階を具備する。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照して、本発明の好ましい実施例を説明する。
【００１３】
図４は、本発明の一実施例によるトランスコンダクタンス増幅器を示す回路図である。図４を参照すると、トランスコンダクタンス増幅器は、Ｎ型トランスコンダクタ４３０、Ｐ型トランスコンダクタ４１０、及び共通モードフィードバック回路４２０を具備する。
【００１４】
Ｎ型トランスコンダクタ４３０は、制御信号ＶＣＮの制御下に差動入力信号対ＶＩＰ、ＶＩＭに応答して、第１差動出力信号対ＩＯＰ１、ＩＯＭ１を発生させる。Ｐ型トランスコンダクタ４１０は、制御信号ＶＣＰの制御下に差動入力信号対ＶＩＰ、ＶＩＭに応答して、第２差動出力信号対ＩＯＰ２、ＩＯＭ２を発生させる。共通モードフィードバック回路４２０は、共通モード制御信号ＶＣＭの制御下に第１及び第２差動出力信号対ＩＯＰ１、ＩＯＭ１、ＩＯＰ２、ＩＯＭ２に応答して、制御信号ＶＣＰを発生させる。
【００１５】
Ｎ型トランスコンダクタ４３０は、ＮＭＯＳトランジスタＭＮ１０、ＭＮ１１とＮＰＮトランジスタＱ３、Ｑ４とを含む。ＮＭＯＳトランジスタＭＮ１０は、入力信号ＶＩＰが印加されるゲートと接地電圧ＧＮＤに結合されたソースとを有する。ＮＭＯＳトランジスタＭＮ１１は、入力信号ＶＩＭが印加されるゲートと接地電圧ＧＮＤに結合されたソースとを有する。ＮＰＮトランジスタＱ３は、制御信号ＶＣＮが印加されるベースとＮＭＯＳトランジスタＭＮ１０のドレインに結合されたエミッタと第１出力端子ＴＯ１に結合されたコレクタとを有する。ＮＰＮトランジスタＱ４は、制御信号ＶＣＮが印加されるベースとＮＭＯＳトランジスタＭＮ１１のドレインに結合されたエミッタと第２出力端子ＴＯ２に結合されたコレクタとを有する。
【００１６】
Ｐ型トランスコンダクタ４１０は、ＰＭＯＳトランジスタＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６を含む。ＰＭＯＳトランジスタＭＰ３は、入力信号ＶＩＰが印加されるゲートと電源電圧ＶＤＤに結合されたソースとを有する。ＰＭＯＳトランジスタＭＰ４は、入力信号ＶＩＭが印加されるゲートと電源電圧ＶＤＤに結合されたソースとを有する。ＰＭＯＳトランジスタＭＰ５は、制御信号ＶＣＰが印加されるゲートとＰＭＯＳトランジスタＭＰ３のドレインに結合されたソースと第１出力端子ＴＯ１に結合されたドレインとを有する。ＰＭＯＳトランジスタＭＰ６は、制御信号ＶＣＰが印加されるゲートとＰＭＯＳトランジスタＭＰ４のドレインに結合されたソースと第２出力端子ＴＯ２に結合されたドレインとを有する。
【００１７】
以下、図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器の動作を説明する。
【００１８】
図４のトランスコンダクタンス増幅器は、Ｎ型トランスコンダクタ４３０とＰ型トランスコンダクタ４１０とを含む相補型トランスコンダクタンス増幅器である。Ｎ型トランスコンダクタ４３０は、ＮＭＯＳトランジスタＭＮ１０、ＭＮ１１とＮＰＮバイポーラトランジスタＱ３、Ｑ４とを含み、Ｐ型トランスコンダクタ４１０は、ＰＭＯＳトランジスタＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６を含む。差動出力信号ＩＯＰ１と差動出力信号ＩＯＰ２とは第１出力電流ＩＯＰとなる。差動出力信号ＩＯＭ１と差動出力信号ＩＯＭ２とは第２出力電流ＩＯＭとなる。共通モードフィードバック回路４２０は、第１出力電流ＩＯＰと第２出力電流ＩＯＭとに応答して、制御信号ＶＣＰを発生させる。二つの信号ＩＯＰ、ＩＯＭの共通モード成分が増加すると、制御信号ＶＣＰは増加して、Ｐ型トランスコンダクタ４１０の出力信号である差動出力信号ＩＯＰ２、ＩＯＭ２は減少する。逆に、二つの信号の共通モード成分が減少すると、制御信号ＶＣＰが減少して、差動出力信号ＩＯＰ２、ＩＯＭ２は増加する。即ち、共通モードフィードバック回路４２０は、共通モード成分を負帰還させる。このように、共通モード成分を負帰還させると、出力端子ＴＯ１、ＴＯ２の電圧が安定化される。
【００１９】
図５は、図４の共通モードフィードバック回路の一例を示す回路図である。図５を参照すると、共通モードフィードバック回路４２０は、共通モード成分比較器４２２及び電圧レベル制限回路４２４を具備する。共通モード成分比較器４２２は、第１出力電流ＩＯＰと第２出力電流ＩＯＭの共通モード成分を共通モード制御信号ＶＣＭと比較して出力する。電圧レベル制限回路４２４は、共通モード成分比較器４２２の出力信号の変動範囲を制限して、制御信号ＶＣＰを出力する。
【００２０】
共通モード成分比較器４２２は、ＰＭＯＳトランジスタＭＰ９、ＭＰ１０、ＮＭＯＳトランジスタＭＮ１２、ＭＮ１３、ＭＮ１４、及びＮＰＮバイポーラトランジスタＱ５、Ｑ６を具備する。電圧レベル制限回路４２４は、ＰＭＯＳトランジスタＭＰ７、ＭＰ８を具備する。以下、図５の共通モードフィードバック回路４２０の動作を説明する。
【００２１】
ＮＰＮバイポーラトランジスタＱ５、Ｑ６のゲートに印加される基準電圧ＶＲＥＦ１は、適切な値を有する基準電圧で設定され、Ｎ型トランスコンダクタ４３０に印加される制御電圧ＶＣＮを利用することもできる。差動出力信号ＩＯＰ、ＩＯＭの共通モード成分は、共通モード制御信号ＶＣＭと比較される。図５から分かるように、ＮＭＯＳトランジスタＭＮ１３とＮＭＯＳトランジスタＭＮ１４とは互いに並列連結されているので、差動出力信号ＩＯＰ、ＩＯＭの差動モード成分は、ノードＮ５１の電圧レベルに影響を与えない。
【００２２】
差動出力信号ＩＯＰ、ＩＯＭの共通モード成分が増加すると、ＮＰＮバイポーラトランジスタＱ６に流れる電流が増加する。従って、ＰＭＯＳトランジスタＭＰ１０に流れる電流が増加して、ＰＭＯＳトランジスタＭＰ１０に電流ミラー連結されているＰＭＯＳトランジスタＭＰ９に流れる電流が増加する。共通モード制御信号ＶＣＭは一定の値を維持するので、ＮＰＮバイポーラトランジスタＱ５に流れる電流は変化しない。従って、ノードＮ５１の電圧、即ち、Ｐ型トランスコンダクタ４１０の制御信号ＶＣＰは増加する。制御信号ＶＣＰが増加すると、Ｐ型トランスコンダクタ４１０の差動出力信号対ＩＯＰ２、ＩＯＭ２は減少することになる。
【００２３】
差動出力信号ＩＯＰ、ＩＯＭの共通モード成分が減少すると、ＮＰＮバイポーラトランジスタＱ６に流れる電流が減少する。従って、ＰＭＯＳトランジスタＭＰ１０に流れる電流が減少して、ＰＭＯＳトランジスタＭＰ１０に電流ミラー連結されているＰＭＯＳトランジスタＭＰ９に流れる電流が減少する。共通モード制御信号ＶＣＭは一定の値を維持するので、ＮＰＮバイポーラトランジスタＱ５に流れる電流は変化しない。従って、ノードＮ５１の電圧、即ち、Ｐ型トランスコンダクタ４１０の制御信号ＶＣＰは減少する。制御信号ＶＣＰが減少すると、図４に図示されたＰＭＯＳトランジスタＭＰ５、ＭＰ６のドレインに流れる電流、即ち、Ｐ型トランスコンダクタ４１０の差動出力信号対ＩＯＰ２、ＩＯＭ２は増加することになる。
【００２４】
前述したように、図５の共通モードフィードバック回路４２０によって、図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器は、その出力端子ＴＯ１、ＴＯ２での電圧が安定化される。また、図４のトランスコンダクタンス増幅器は、外部から一つの制御電圧ＶＣＮのみを受信してＮ型トランスコンダクタ４３０を制御して、Ｐ型トランスコンダクタ４３０のための制御電圧ＶＣＰは、共通モードフィードバック回路４２０の出力信号を使用する。従って、図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器は、トランスコンダクタンスＧｍが変化しても対称性が維持される。
【００２５】
図６は、本発明の他の一実施例によるトランスコンダクタンス増幅器を示す回路図である。図６のトランスコンダクタンス増幅器は、Ｎ型トランスコンダクタ４４０とＰ型トランスコンダクタ４１０とを含む相補型トランスコンダクタンス増幅器である。
【００２６】
図６を参照すると、Ｎ型トランスコンダクタ４４０は、ＮＭＯＳトランジスタＭＮ１０、ＭＮ１１、ＭＮ１５、ＭＮ１６を含む。ＮＭＯＳトランジスタＭＮ１０は、入力信号ＶＩＰが印加されるゲートと接地電圧ＧＮＤに結合されたソースとを有する。ＮＭＯＳトランジスタＭＮ１１は、入力信号ＶＩＭが印加されるゲートと接地電圧ＧＮＤに結合されたソースとを有する。ＮＭＯＳトランジスタＭＮ１５は、制御信号ＶＣＮが印加されるゲートとＮＭＯＳトランジスタＭＮ１０のドレインに結合されたソースと第１出力端子ＴＯ１に結合されたドレインとを有する。ＮＭＯＳトランジスタＭＮ１６は、制御信号ＶＣＮが印加されるゲートとＮＭＯＳトランジスタＭＮ１１のドレインに結合されたソースと第２出力端子ＴＯ２に結合されたドレインとを有する。
【００２７】
図６に図示されたトランスコンダクタンス増幅器は、Ｎ型トランスコンダクタ４４０、Ｐ型トランスコンダクタ４１０、及び共通モードフィードバック回路４２０が全部ＭＯＳトランジスタで構成されるので、ＣＭＯＳ工程を使用して半導体集積回路として実現することができる。図６のトランスコンダクタンス増幅器の動作は、図
４に図示されたトランスコンダクタンス増幅器の動作と類似するので、その詳細な説明は省略する。
【００２８】
図７は、本発明の更に他の一実施例によるトランスコンダクタンス増幅器を示す回路図である。図７のトランスコンダクタンス増幅器は、Ｎ型トランスコンダクタ４３０とＰ型トランスコンダクタ４５０とを含む相補型トランスコンダクタンス増幅器である。
【００２９】
図７を参照すると、Ｐ型トランスコンダクタ４５０は、ＰＭＯＳトランジスタＭＰ３、ＭＰ４、及びＰＮＰバイポーラトランジスタＱ７、Ｑ８を含む。ＰＭＯＳトランジスタＭＰ３は、入力信号ＶＩＰが印加されるゲートと電源電圧ＶＤＤに結合されたソースとを有する。ＰＭＯＳトランジスタＭＰ４は、入力信号ＶＩＭが印加されるゲートと電源電圧ＶＤＤに結合されたソースとを有する。ＰＮＰバイポーラトランジスタＱ７は、制御信号ＶＣＰが印加されるベースとＰＭＯＳトランジスタＭＰ３のドレインに結合されたエミッタと第１出力端子ＴＯ１に結合されたコレクタとを有する。ＰＮＰバイポーラトランジスタＱ８は、制御信号ＶＣＰが印加されるベースとＰＭＯＳトランジスタＭＰ４のドレインに結合されたエミッタと第２出力端子ＴＯ２に結合されたコレクタとを有する。
【００３０】
図７に図示されたトランスコンダクタンス増幅器において、差動入力信号ＶＩＰ、ＶＩＭが印加されるＭＯＳトランジスタＭＮ１０、ＭＮ１１のドレイン電圧は、それぞれ制御信号ＶＣＮからトランジスタＱ３、Ｑ４のベース−エミッタ電圧Ｖｂｅを引いた電圧になる。差動入力信号ＶＩＰ、ＶＩＭが印加されるＭＯＳトランジスタＭＰ３、ＭＰ４のドレイン電圧は、それぞれ制御信号ＶＣＰにトランジスタＱ７、Ｑ８のベース−エミッタ電圧Ｖｂｅを足す値を有する。従って、差動入力信号ＶＩＰ、ＶＩＭが印加されるＭＯＳトランジスタＭＮ１０、ＭＮ１１、ＭＰ３、ＭＰ４のドレイン電圧は安定化されている。
【００３１】
図８及び図９は、それぞれ図２に図示された従来技術と図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対するトランスコンダクタンスＧｍ対入力電圧Ｖｉを示すグラフである。図８及び図９は、それぞれ図２及び図４に図示されたトランスコンダクタンス増幅器を使用してＧｍ−Ｃフィルタを構成して、バイアス電流を変化させながら測定したシミュレーション結果を示すグラフである。図８及び図９を参照すると、図２に図示された従来技術によるトランスコンダクタンスＧｍと図４に図示された本発明によるトランスコンダクタンスＧｍの線形性は類似であることが分かる。ところが、同じＧｍ値を得るのに必要なバイアス電流Ｉ_ｂｉａｓは、従来のトランスコンダクタンス増幅器に対して、本発明によるトランスコンダクタンス増幅器の場合の方が少ないことが分かる。図８及び図９を参照すると、３０ｕＳ（ｍｉｃｒｏ−Ｓｉｅｍｅｎｓ）のＧｍを得るのに必要なバイアス電流は、従来のトランスコンダクタンス増幅器が６７ｕＡを必要とするのに対し、本発明によるトランスコンダクタンス増幅器は３４ｕＡを必要とする。即ち、同じＧｍを得るためには、従来のトランスコンダクタンス増幅器に対して、本発明のトランスコンダクタンス増幅器は、約１／２のバイアス電流が必要である。
【００３２】
図１０は、図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して出力電流Ｉｏｕｔ対入力電圧Ｖｉを示すグラフである。図１０を参照すると、本発明によるトランスコンダクタンス増幅器において、Ｎ型トランスコンダクタの出力電流とＰ型トランスコンダクタの出力電流が一致して、相補的特性がよく維持されていることが分かる。
【００３３】
図１１は、図２に図示された従来技術と図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して、入力ノイズ電圧対周波数を示すグラフである。図１１を参照すると、従来のトランスコンダクタンス増幅器に対して、図４のトランスコンダクタンス増幅器の場合、ノイズ電圧がずっと小さいことが分かる。シミュレーション結果、図４のトランスコンダクタンス増幅器のノイズ電圧は、従来のトランスコンダクタンス増幅器のノイズ電圧の約６５％を示した。
【００３４】
図１２は、本発明の更に他の一実施例によるトランスコンダクタンス増幅器を示す回路図である。図１２の回路において、Ｎ型トランスコンダクタ４３０とＰ型トランスコンダクタ４６０とは完全対称である構造を有しない。図１２を参照すると、トランスコンダクタンス増幅器は、Ｎ型トランスコンダクタ４３０、Ｐ型トランスコンダクタ４６０、及び共通モードフィードバック回路４２０を具備する。Ｐ型トランスコンダクタ４６０は、ＰＭＯＳトランジスタＭＰ７、ＭＰ８、ＭＰ９、ＭＰ１０、及び抵抗Ｒ１、Ｒ２を含む。ＰＭＯＳトランジスタＭＰ７は、制御信号ＶＣＰが印加されるゲートと電源電圧ＶＤＤに結合されたソースとを有する。ＰＭＯＳトランジスタＭＰ８は、制御信号ＶＣＰが印加されるゲートと電源電圧ＶＤＤに結合されたソースとを有する。抵抗Ｒ１は、ＰＭＯＳトランジスタＭＰ７のドレインに一端が連結されており、抵抗Ｒ２はＰＭＯＳトランジスタＭＰ８のドレインに一端が連結されている。ＰＭＯＳトランジスタＭＰ９は、入力信号ＶＩＰが印加されるゲートと抵抗Ｒ１の他端に連結されたソースと第１出力端子ＴＯ１に結合されたドレインとを有する。ＰＭＯＳトランジスタＭＰ１０は、入力信号ＶＩＭが印加されるゲートと抵抗Ｒ２の他端に連結されたソースと第２出力端子ＴＯ２に結合されたドレインとを有する。
【００３５】
以下、図１２に図示されたトランスコンダクタンス増幅器の動作を説明する。
【００３６】
図１２の回路において、Ｎ型トランスコンダクタ４３０で入力トランジスタ対ＭＮ１０、ＭＮ１１は、トライオード領域で動作するＮＭＯＳトランジスタであり、Ｐ型トランスコンダクタ４６０で入力トランジスタ対ＭＰ９、ＭＰ１０は飽和領域で動作するソース縮退された（ｓｏｕｒｃｅ−ｄｅｇｅｎｅｒａｔｅｄ）ＰＭＯＳトランジスタである。２つの抵抗Ｒ１、Ｒ２は、ＰＭＯＳトランジスタＭＰ７、ＭＰ８を安定的にトライオード領域で動作させてＰ型トランスコンダクタ４６０の線形性を向上させる機能を果たす。また、２つの抵抗Ｒ１、Ｒ２は、外部から印加される制御電圧ＶＣＮの変化によってＰ型トランスコンダクタ４６０のＧｍの変化量を調節する機能も果たす。図１２に図示された相補型トランスコンダクタンス回路は、互いに非対称であるＰ型トランスコンダクタ４６０とＮ型トランスコンダクタ４３０とを具備することによって、両トランスコンダクタンス（４３０又は４６０）の間で発生する虞がある非線形性を相殺させることができる。
【００３７】
図１３は、図１２に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して、トランスコンダクタンス対入力電圧を示すグラフである。図１３のグラフは、図４のトランスコンダクタンス増幅器のＧｍを示す図９のグラフと比較する時、Ｇｍ値を一定に維持する入力電圧の範囲が狭いことが分かる。これは、図１２のトランスコンダクタンス増幅器において、Ｐ型トランスコンダクタ４６０を構成する入力トランジスタ対ＭＰ９、ＭＰ１０が飽和領域で動作するためである。
【００３８】
図１２のトランスコンダクタンス増幅器において、Ｎ型トランスコンダクタ４３０の入力トランジスタＭＮ１０、ＭＮ１１は、トライオード領域で動作し、Ｐ型トランスコンダクタ４６０の入力トランジスタＭＰ９、ＭＰ１０は飽和領域で動作する。このように、相補的な関係にある２つのトランスコンダクタが、互いに異なる領域で動作する場合、それぞれのトランスコンダクタから発生する３次非線形成分を互いに相殺することができる。この原理は、ＩＥＥＥ  Ｔｒａｎｓ．Ｃｉｒｃｕｉｔ  ａｎｄ  Ｓｙｓｔｅｍ、ｐｐ．１１３８−１１４１、Ｖｏｌ．４８、Ｎｏｖ．９、２００１に「Ａ  ｒｅａｌｉｚａｔｉｏｎ  ｏｆ  ｌｏｗ−ｄｉｓｔｏｒｔｉｏｎ  ＣＭＯＳ  ｔｒａｎｓｃｏｎｄｕｃｔｏｒ  ａｍｐｌｉｆｉｅｒ」という題目でＭｏｒｏｚｏｖ等によって発表された論文に説明されている。この論文では、互いに異なる領域で動作する並列連結された２つのＮ型トランスコンダクタで非線形成分が互いに相殺される現象が説明されている。
【００３９】
図１４は、図１２に図示された本発明の一実施例によるトランスコンダクタンス増幅器のＮ型トランスコンダクタ４３０とＰ型トランスコンダクタ４６０とに対して、３次微分係数対入力電圧を示すグラフである。入力電圧Ｖｉが０Ｖである時の出力電流Ｉｏｕｔの値が、出力電流Ｉｏｕｔの３次非線形係数に該当する。図１４を参照すると、Ｎ型トランスコンダクタの３次非線形係数は２×１０−６であり、Ｐ型トランスコンダクタの３次非線形係数は−２×１０−６であって、大きさは同じで符号は反対であることがわかる。
【００４０】
従って、Ｎ型トランスコンダクタ４３０の出力電流とＰ型トランスコンダクタ４６０の出力電流とを足した相補型トランスコンダクタンス増幅器全体の出力電流特性は、３次非線形係数が「０」に近い値を有し、適正レベル範囲の２−トーン（ｔｏｎｅ）入力時、非常に低いＩＭ３（ｔｈｉｒｄ−ｏｒｄｅｒ  ｉｎｔｅｒ−ｍｏｄｕｌａｔｉｏｎ  ｐｒｏｄｕｃｔ）特性を有することができる。
【００４１】
図１５は、図２に図示された従来技術と図１２に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して、２−トーン３次微分特性を互いに比較して示すグラフである。図１５を参照すると、図１２に図示された本発明による相補型トランスコンダクタンス増幅器のＩＭ３は、図２に図示された従来の回路のＩＭ３に対して非常に低い値を有することが分かる。
【００４２】
図１６は、図４、図６、図７、及び図１２に図示された本発明の実施例によるトランスコンダクタンス増幅器を全部示すブロック図である。
【００４３】
図１６を参照すると、トランスコンダクタンス増幅器は、Ｎ型トランスコンダクタ５３０、Ｐ型トランスコンダクタ５１０、及び共通モードフィードバック回路５２０を具備する。Ｎ型トランスコンダクタ５３０は、入力端子対（Ｖｉ＋、Ｖｉ−）、出力端子対（ＩＯ＋、ＩＯ−）、及び制御端子ＣＯＮＴを有する。入力端子対（Ｖｉ＋、Ｖｉ−）を介して入力信号（ＶＩＰ、ＶＩＭ）が印加され、出力端子対（ＩＯ＋、ＩＯ−）を介して出力信号（ＩＯＰ１、ＩＯＭ１）が出力される。制御端子ＣＯＮＴを介して制御信号ＶＣＮが入力される。Ｐ型トランスコンダクタ５１０は、入力端子対（Ｖｉ＋、Ｖｉ−）、出力端子対（ＩＯ＋、ＩＯ−）、及び制御端子ＣＯＮＴを有する。入力端子対（Ｖｉ＋、Ｖｉ−）を介して入力信号（ＶＩＰ、ＶＩＭ）が印加され、出力端子対（ＩＯ＋、ＩＯ−）を介して出力信号（ＩＯＰ２、ＩＯＭ２）が出力される。制御端子ＣＯＮＴを介して制御信号ＶＣＰが入力される。共通モードフィードバック回路５２０は、共通モード制御信号ＶＣＭの制御下に、トランスコンダクタンス増幅器の出力信号対（ＩＯＰ、ＩＯＭ）に応答して、制御信号ＶＣＰを発生させる。図１６に図示された本発明によるトランスコンダクタンス増幅器は、電源電圧ＶＤＤと接地電圧ＧＮＤとの間にＮ型トランスコンダクタ５３０とＰ型トランスコンダクタ５１０とを具備する相補型トランスコンダクタンス増幅器である。
【００４４】
図１７は、外部制御信号がＰ型トランスコンダクタに入力される場合の本発明の一実施例によるトランスコンダクタンス増幅器を全部示すブロック図である。図１７のトランスコンダクタンス増幅器は、図１６の回路と異なり、外部から印加される制御信号ＶＣＰがＰ型トランスコンダクタ５１０に印加され、Ｎ型トランスコンダクタ５３０の制御端子ＣＯＮＴには共通モードフィードバック回路５２０の出力信号が制御信号ＶＣＮとして印加される。その外の図１６の回路構成は図１６の回路構成と同じであり、図１７の回路の動作は図１６の回路の動作と類似である。従って、ここで図１７のトランスコンダクタンス増幅器についての説明は省略する。
【産業上の利用可能性】
【００４５】
前述したように、本発明によるトランスコンダクタンス増幅器は相補型で構成され、線形性に優れ、消耗電流が少ない。また、本発明によるトランスコンダクタンス増幅器は、従来のトランスコンダクタンス増幅器に対してトランスコンダクタンスの調節範囲が広い。
【００４６】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００４７】
【図１】従来技術によるトランスコンダクタンス増幅器の一例を示す回路図である。
【図２】従来技術によるトランスコンダクタンス増幅器の他の一例を示す回路図である。
【図３】従来技術によるトランスコンダクタンス増幅器の更に他の一例を示す回路図である。
【図４】本発明の一実施例によるトランスコンダクタンス増幅器を示す回路図である。
【図５】図４の共通モードフィードバック回路の一例を示す回路図である。
【図６】本発明の他の一実施例によるトランスコンダクタンス増幅器を示す回路図である。
【図７】本発明の更に他の一実施例によるトランスコンダクタンス増幅器を示す回路図である。
【図８】図２に図示された従来技術と図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対するトランスコンダクタンス対入力電圧を示すグラフである。
【図９】図２に図示された従来技術と図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対するトランスコンダクタンス対入力電圧を示すグラフである。
【図１０】図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して、出力電流対入力電圧を示すグラフである。
【図１１】図２に図示された従来技術と図４に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して、入力ノイズ電圧対周波数を示すグラフである。
【図１２】本発明の更に他の一実施例によるトランスコンダクタンス増幅器を示す回路図である。
【図１３】図１２に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して、トランスコンダクタンス対入力電圧を示すグラフである。
【図１４】図１２に図示された本発明の一実施例によるトランスコンダクタンス増幅器のＮ型トランスコンダクタとＰ型トランスコンダクタに対して、３次微分係数対入力電圧を示すグラフである。
【図１５】図２に図示された従来技術と図１２に図示された本発明の一実施例によるトランスコンダクタンス増幅器に対して、２−トーン３次微分特性を互いに比較して示すグラフである。
【図１６】図４、図６、図７、及び図１２に図示された本発明の実施例によるトランスコンダクタンス増幅器を結合した回路を示すブロック図である。
【図１７】外部制御信号がＰ型トランスコンダクタに入力される場合の本発明の一実施例によるトランスコンダクタンス増幅器を示すブロック図である。
【符号の説明】
【００４８】
４１０、４５０、４６０、５１０    Ｐ型トランスコンダクタンス増幅器
４２０    共通モードフィードバック回路
４２２    共通モード成分比較機
４２４    電圧レベル制限回路
４３０、４４０、５３０    Ｎ型トランスコンダクタンス増幅器
【図１】
2006141014.tif 000003
【図２】
2006141014.tif 000004
【図３】
2006141014.tif 000005
【図４】
2006141014.tif 000006
【図５】
2006141014.tif 000007
【図６】
2006141014.tif 000008
【図７】
2006141014.tif 000009
【図８】
2006141014.tif 000010
【図９】
2006141014.tif 000011
【図１０】
2006141014.tif 000012
【図１１】
2006141014.tif 000013
【図１２】
2006141014.tif 000014
【図１３】
2006141014.tif 000015
【図１４】
2006141014.tif 000016
【図１５】
2006141014.tif 000017
【図１６】
2006141014.tif 000018
【図１７】
2006141014.tif 000019