(57)【要約】      （修正有）【課題】誘導素子を備えた半導体装置において、該誘導素子の表面粗さが導体損失に及ぼす影響を低減させ、Ｑ値が高く、特性の優れた誘導素子を有する半導体装置およびその製造方法を提供すること。【解決手段】半導体装置１０は、少なくとも一面に電極を備えた基板と、該基板の一面を覆うように設けられた絶縁樹脂層１２と、該絶縁樹脂層１２上に設けられ、前記電極と電気的に接続された導電部と、前記絶縁樹脂層１２および前記導電部を被覆する封止樹脂層１４とを備えた半導体装置１０であって、前記導電部の一部はインダクタ１３ａとして機能する部位を構成し、前記部位は、前記絶縁樹脂層１２に設けた凹部１６内に配され、該部位の表面と前記絶縁樹脂層１２の表面とは略同一面をなすとともに、該部位の表面は平滑化されていることを特徴とする。【選択図】図１
2006318943.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一面に電極を備えた基板と、
該基板の一面を覆うように設けられた絶縁樹脂層と、
該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部と、
前記絶縁樹脂層および前記導電部を被覆する封止樹脂層とを備えた半導体装置であって、
前記導電部の一部はインダクタとして機能する部位を構成し、
前記部位は、前記絶縁樹脂層に設けた凹部内に配され、該部位の表面と前記絶縁樹脂層の表面とは略同一面をなすとともに、該部位の表面は平滑化されていることを特徴とする半導体装置。
【請求項２】
前記導電部の残部は、前記絶縁樹脂層に設けた開口部を通じて、前記電極と電気的に接続するように配されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁樹脂層は、前記導電部の残部を構成する再配線層を挟んで、下層をなす第一の絶縁樹脂層と、上層をなす第二の絶縁樹脂層との少なくとも二層から構成され、
前記凹部は、該第二の絶縁樹脂層に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
少なくとも一面に電極を備えた基板と、
該基板の一面を覆うように設けられた絶縁樹脂層と、
該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部と、
前記絶縁樹脂層および前記導電部を被覆する封止樹脂層とを備え、
前記導電部の一部はインダクタとして機能する部位を構成し、
前記部位は、前記絶縁樹脂層に設けた凹部内に配され、該部位の表面と前記絶縁樹脂層の表面とは略同一面をなすとともに、該部位の表面は平滑化されている半導体装置の製造方法であって、
前記絶縁樹脂層に凹部を形成する第一の工程と、
該凹部を満たし、かつ前記絶縁樹脂層を覆うように導電膜を形成する第二の工程と、
前記導電膜に加工を施し、前記絶縁樹脂層の表面と前記凹部に充填された該導電膜の表面とを略同一面とする第三の工程とを少なくとも順に備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記第三の工程の後に、前記略同一面とした前記絶縁樹脂層の表面と前記凹部に充填された前記導電膜の表面とを覆うように、前記封止樹脂層を形成する第四の工程を備えたことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンウエハ等の半導体基材やポリイミド等の樹脂基材の上に誘導素子を備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、コスト削減やチップ部品の低減を目的に、インダクタ等の誘導素子を半導体基板に集積化する傾向がある。
シリコン基板表面にスパイラルインダクタを形成する場合、このインダクタによって作り出される電磁エネルギーの一部は、配線と下側の基板との間の寄生キャパシタンスによってシリコン基板やインダクタを形成する配線において失われる（例えば、特許文献１、特許文献２を参照）。
上記文献において、電磁エネルギーが失われる原因のひとつは、基板とスパイラルインダクタとの距離が近いことである。そこで、ウエハレベルＣＳＰ（chip scale package）の銅めっき再配線プロセスと、厚膜樹脂を絶縁層として利用することで、インダクタと基板間の距離を大きくとり、かつ配線抵抗を小さくすることにより、高いＱ値を実現したインダクタが開発されている（例えば、非特許文献１を参照）。
【０００３】
図８はインダクタを有する従来の半導体装置の一例を示す断面図である。
この半導体装置４０においては、集積回路（ＩＣ、図示略）が形成された半導体基板１の一面に、集積回路の電極２およびパッシベーション膜３（絶縁膜）が形成されている。さらに、半導体基板１のパッシベーション膜３の上には、電極２と電気的に接続された下部配線層４１が形成されている。さらに半導体基板１および下部配線層４１の上を覆うように絶縁樹脂層４２が形成されており、この絶縁樹脂層４２の上に、誘導素子としてインダクタ４３ａを有する上部配線層４３が設けられている。インダクタ４３ａは、下部配線層４１を介して集積回路の電極２と電気的に接続されている。そして上部配線層４３を覆うように封止樹脂層４４が形成されている。
【０００４】
このようなオンチップインダクタは、ウエハレベルパッケージの再配線を利用して形成され、厚膜にする必要から、電解Ｃｕめっきにより形成される。そのため、オンチップインダクタの配線は、スパッタや真空蒸着により形成される半導体集積回路での配線に比べ、導体表面が粗くなっている。
【０００５】
したがって、高周波での表皮効果により電流が導体表面に集中して流れるときに、導体表面に凹凸がある場合、電流の流れが阻害され、インダクタの抵抗Ｒが増加する。インダクタの抵抗Ｒが増加すると、ωＬ／Ｒで表されるインダクタのＱ値の低下を招くことになる。図９は、導体の表面粗さが導体損失に及ぼす影響を示すグラフである（例えば、非特許文献２を参照）。このグラフから、高周波になればなるほど、Ｃｕの表皮深さは小さく（浅く）なるため、抵抗増加による導体損失の増加は無視できなくなることが分かる。
【特許文献１】特開２００２−２４６５７号公報
【特許文献２】特開２００３−８６６９０号公報
【非特許文献１】日経マイクロデバイス２００２年３月号１２５〜１２７ページ
【非特許文献２】Samuel P.Morgan.Jr:Effect of Surface Roughness on Eddy Current Losses at Microwave Frequencies, Journal of Applied Physics,vol.20(Aplil,1949)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みてなされたものであり、誘導素子を備えた半導体装置において、該誘導素子の表面粗さが導体損失に及ぼす影響を低減させ、Ｑ値が高く、特性の優れた誘導素子を有する半導体装置を提供することを目的とする。また、本発明は、インダクタンスが高く、特性の優れた誘導素子を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の請求項１に係る半導体装置は、少なくとも一面に電極を備えた基板と、該基板の一面を覆うように設けられた絶縁樹脂層と、該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部と、前記絶縁樹脂層および前記導電部を被覆する封止樹脂層とを備えた半導体装置であって、前記導電部の一部はインダクタとして機能する部位を構成し、前記部位は、前記絶縁樹脂層に設けた凹部内に配され、該部位の表面と前記絶縁樹脂層の表面とは略同一面をなすとともに、該部位の表面は平滑化されていることを特徴とする。
【０００８】
本発明の請求項２に係る半導体装置は、請求項１において、前記導電部の残部は、前記絶縁樹脂層に設けた開口部を通じて、前記電極と電気的に接続するように配されていることを特徴とする。
【０００９】
本発明の請求項３に係る半導体装置は、請求項１において、前記絶縁樹脂層は、前記導電部の残部を構成する再配線層を挟んで、下層をなす第一の絶縁樹脂層と、上層をなす第二の絶縁樹脂層との少なくとも二層から構成され、前記凹部は、該第二の絶縁樹脂層に形成されていることを特徴とする。
【００１０】
本発明の請求項４に係る半導体装置の製造方法は、少なくとも一面に電極を備えた基板と、該基板の一面を覆うように設けられた絶縁樹脂層と、該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部と、前記絶縁樹脂層および前記導電部を被覆する封止樹脂層とを備え、前記導電部の一部はインダクタとして機能する部位を構成し、前記部位は、前記絶縁樹脂層に設けた凹部内に配され、該部位の表面と前記絶縁樹脂層の表面とは略同一面をなすとともに、該部位の表面は平滑化されている半導体装置の製造方法であって、前記絶縁樹脂層に凹部を形成する第一の工程と、該凹部を満たし、かつ前記絶縁樹脂層を覆うように導電膜を形成する第二の工程と、前記導電膜に加工を施し、前記絶縁樹脂層の表面と前記凹部に充填された該導電膜の表面とを略同一面とする第三の工程とを少なくとも順に備えたことを特徴とする。
【００１１】
本発明の請求項５に係る半導体装置の製造方法は、請求項４において、前記第三の工程の後に、前記略同一面とした前記絶縁樹脂層の表面と前記凹部に充填された前記導電膜の表面とを覆うように、前記封止樹脂層を形成する第四の工程を備えたことを特徴とする。
【発明の効果】
【００１２】
本発明では、インダクタが絶縁樹脂層に設けられた凹部に配されているとともに、その表面が平滑化されているので、高周波におけるインダクタの抵抗が小さくなる。その結果、Ｑ値が高く、特性の優れた誘導素子を有する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【００１４】
＜第一の実施形態＞
図１は、本発明の半導体装置の一例を示す断面図である。
この半導体装置１０においては、集積回路（図示略）が形成された半導体基板１の表面に集積回路の電極２およびパッシベーション膜３が形成されている。
さらにこの半導体装置１０は、半導体基板１のパッシベーション膜３上に設けられた第一の配線層１１と、第一の配線層１１の上に設けられた絶縁樹脂層１２と、絶縁樹脂層１２の上に設けられた第二の配線層１３と、第二の配線層１３上に設けられた封止樹脂層１４とを有する。第二の配線層１３は、誘導素子としてのインダクタ１３ａを有する。
【００１５】
半導体基板１は、少なくとも表層が絶縁部（図示略）をなす基材１ａの一面上に、例えば電極２としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ２等のパッシベーション膜３（不動態化による絶縁膜）を形成してなるものである。このパッシベーション膜３には、電極２と整合する位置に開口部４が設けられており、この開口部４を通して電極２が露出されている。パッシベーション膜３は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。
【００１６】
絶縁樹脂層１２には、凹部１６が形成されている。
この半導体装置１０では、第二の配線層１３のうち、少なくともインダクタ１３ａを構成する部分が、前記凹部１６内に配されている。そして、インダクタ１３ａの表面と絶縁樹脂層１２の表面は略同一面をなしており、かつインダクタ１３ａの表面は平滑化されている。
これにより、インダクタ１３ａの厚み方向のバラつきを低減することができる。また、インダクタ１３ａの表面が平滑化されていることにより、高周波における、導体表面での抵抗増加による導体損失の影響を低減することができる。その結果、この半導体装置１０の高周波特性を向上することが可能となる。
【００１７】
半導体基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
【００１８】
第一の配線層１１は、電極２とインダクタ１３ａとを電気的に接続する再配線層（アンダーパス）である。第一の配線層１１の一端部は、開口部４を介して電極２と電気的に接続されている。また、第一の配線層１１の他端部は、開口部１５と整合する位置まで延びている。
第一の配線層１１の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第一の配線層１１は、例えば、電解Ｃｕめっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００１９】
絶縁樹脂層１２は、第一の配線層１１の端部と整合する位置に形成された開口部１５を有する。絶縁樹脂層１２は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
そして絶縁樹脂層１２は、凹部１６を有しており、第二の配線層１３のうち、少なくともインダクタ１３ａを構成する部分が、該凹部１６内に配される。
絶縁樹脂層１２は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また、開口部１５および凹部１６は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００２０】
第二の配線層１３は、誘導素子としてのインダクタ１３ａを有し、少なくとも該インダクタ１３ａは前記凹部１６内に充填形成される。第二の配線層１３の端部は、開口部１５を介して絶縁樹脂層１２を貫通しており、第一の配線層１１の他端部と接続されている。
第二の配線層１３の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。
【００２１】
封止樹脂層１４は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。封止樹脂層１４１９には、外部への端子を出力するための開口部（図示略）が設けられる。
従来の半導体装置では、インダクタは絶縁樹脂層上に凸状に形成されており、インダクタと封止樹脂層とは広い面積で接触していたが、半導体装置１０では、インダクタ１３ａは絶縁樹脂層１２の凹部内に充填形成されているので、封止樹脂層１４は、インダクタ１３ａとその表面でのみ接触している。これにより、封止樹脂層１４とインダクタ１３ａとの接触面積が小さくなる。その結果、従来の半導体装置に比べ、インダクタ１３ａと封止樹脂層１４との密着性が増し、デバイスの信頼性が向上する。
さらに、インダクタ１３ａの表面と絶縁樹脂層１２の表面とが略同一面をなしているので、封止樹脂層１４を薄くすることが可能となり、半導体装置の総厚を薄くすることが可能となる。
【００２２】
図１では、半導体基板上の誘導素子１つに対応する部分のみを図示したが、本発明は、複数の誘導素子を備えた半導体装置に適用することもできる。また、図示しないが、本発明の半導体装置には、封止樹脂層１４の上に、必要に応じて、バンプ等の外部への出力端子等の構造物を付加することができる。
【００２３】
次に、図１に示す半導体装置の製造方法について、図２及び図３に基づき説明する。
まず、図２（ａ）に示すように、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する。この半導体基板１は、上述したように、基材１ａの一面上に電極２とパッシベーション膜３が形成されており、パッシベーション膜３には、電極２と整合する位置に開口部４が設けられた半導体ウエハである。パッシベーション膜３は例えばＬＰ−ＣＶＤ等により形成され、その膜厚は例えば０．１〜０，５μｍである。
【００２４】
次いで、図２（ｂ）に示すように、半導体基板１のパッシベーション膜３の上であって、半導体基板１上の電極２に整合する位置に第一の配線層１１を形成する。その厚さは、例えば１〜２０μｍであるこの第一の配線層１１を所定の領域に形成する方法は、特に限定されるものではないが、例えば国際公開第００／０７７８４４号公報に記載された方法を用いることができる。
【００２５】
ここで、第一の配線層１１を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード層（図示略）をパッシベーション膜３上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたＣｕ層およびＣｒ層からなる積層体、またはＣｕ層およびＴｉ層からなる積層体である。また、無電解Ｃｕめっき層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
【００２６】
次に、シード層の上に、電解めっき用のレジスト膜（図示略）を形成する。このレジスト膜には第一の配線層１１の形成すべき領域に開口部を設け、該開口部において、前記シード層を露出させておく。レジスト膜は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
【００２７】
そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等により、Ｃｕ等から構成された第一の配線層１１を形成する。このように、所望の領域に第一の配線層１１が形成された後、不要なレジスト膜およびシード層はエッチングにより除去し、第一の配線層１１が形成された領域以外の部分ではパッシベーション膜３が露出されるようにする（図２（ｂ）参照）。
【００２８】
次いで、図２（ｃ）に示すように、第一の配線層１１の上に、絶縁樹脂層１２を形成する。その厚さは、例えば１〜３０μｍである。このような絶縁樹脂層１２は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによってパッシベーション膜３の全面に成膜することによって形成することができる。
【００２９】
次いで、図２（ｄ）に示すように、絶縁樹脂層１２に、第一の配線層１１の端部に整合する位置に開口部１５を形成するとともに、第二の配線層１３のうち少なくともインダクタ１３ａに整合する位置に、該インダクタ１３ａと略同様のパターンを有する凹部１６を形成する。これら開口部１５および凹部１６は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００３０】
次に、図３（ａ）に示すように、第一の絶縁樹脂層１２上に、例えばＣｕめっきにより第二の配線層１３となる導電膜１７を形成する。導電膜１７は凹部１６を満たすように形成され、その厚さは、例えば１〜３０μｍである。
【００３１】
次に、図３（ｂ）に示すように、導電膜１７の表面を、例えばＣＭＰ（化学機械研磨）により平坦化し、絶縁樹脂層１２が露出し、導電膜１７の厚さが１０〜２０μｍとなるまで研磨する。これにより凹部１６内にインダクタ１３ａが充填形成されるとともに、第二の配線層１３が形成される。
【００３２】
ＣＭＰ工程では、ウエハ上に形成された絶縁樹脂層または導電膜を、砥粒を含む研磨液を用いて研磨する。ＣＭＰ工程後には研磨面に砥粒など多量のパーティクルが残存するため、この後に洗浄工程が必要となる。洗浄工程では、ブラシを用いて研磨面のパーティクルを除去する方法が適用されている。
【００３３】
このように、導電膜１７をＣｕめっきにより形成した後、その表面をＣＭＰで研磨することにより、凹部１６内にインダクタ１３ａが充填形成される。これにより、インダクタ１３ａの厚み方向のバラつきを低減させ、インダクタ１３ａの表面を平滑にすることができる。その結果、高周波におけるインダクタ１３ａの抵抗が小さくなり、インダクタ１３ａのＱ値を向上することができる。
【００３４】
また、ＣＭＰにより、インダクタ表面の平滑化と同時に、インダクタの表面の酸化膜、不純物が除去されるため、インダクタ１３ａを清浄な表面で封止することができ、デバイスの信頼性が向上する。
【００３５】
また、一般に、めっき時において、めっき速度を上げると、めっき表面の粗さが大きくなるが、本発明では、めっき形成後にＣＭＰにより導電膜１７の表面を平滑化するため、めっき形成時の表面状態がインダクタ１３ａの抵抗に影響を与えない。これにより、めっき速度を上げることができ、プロセスの時間とコストを削減することができる。
【００３６】
そして、図３（ｃ）に示すように、第二の配線層１３上に、外部への端子を出力するための開口部（図示略）を有する絶縁性の封止樹脂層１４を形成する。その厚さは、例えば１〜３０μｍである。
【００３７】
このような封止樹脂層１４は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部を有する封止樹脂層１４を形成することができる。なお、封止樹脂層１４の形成方法は、この方法に限定されるものではない。
【００３８】
封止樹脂層１４の形成後、前記誘導素子などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記誘導素子がパッケージ化された半導体チップを得ることができる。
【００３９】
この半導体装置では、インダクタ１３ａが絶縁樹脂層１２の凹部１６内に充填形成されており、その表面は絶縁樹脂層１２の表面と略同一面をなしている。これにより、インダクタ１３ａの厚み方向のバラつきが低減される。さらに、インダクタ１３ａの表面が平滑化されており、その結果、高周波におけるインダクタ１３ａの抵抗を小さくして、インダクタのＱ値を向上させることが可能となる。
【００４０】
また、封止樹脂層１４は、インダクタ１３ａと、平滑化された表面でのみ接触している。これにより、封止樹脂層１４と第二の配線層１３との接触面積が小さくなるので、従来に比べ、インダクタ１３ａと封止樹脂層１４との密着性が増し、デバイスの信頼性が向上する。また、封止樹脂層１４を薄くすることが可能となり、半導体装置の総厚を薄くすることが可能となる。
＜第二の実施形態＞
【００４１】
以下、本発明の第二の実施形態について図面を参照しながら説明する。
【００４２】
図４は、本実施形態の半導体装置の一例を示す断面図である。
なお、図４において、図１と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置２０は、半導体基板１のパッシベーション膜３上に設けられた第一の配線層２１と、第一の配線層２１上に設けられた第一の絶縁樹脂層２２と、第一の絶縁樹脂層２２上に設けられた第二の絶縁樹脂層２３と、第二の絶縁樹脂層２３の上に設けられた第二の配線層２４と、第二の絶縁樹脂層２３及び第二の配線層２４上に設けられた封止樹脂層２５とを有する。
第二の配線層２４のうち、少なくともインダクタ２４ａを構成する部分が、第二の絶縁樹脂層２３に設けられた凹部２６内に配される。
【００４３】
本実施形態では、絶縁樹脂層を二層構造とし、そのうちの上層（第二の絶縁樹脂層２３）に、インダクタ２４ａが充填形成される凹部２６を形成している。フォトリソグラフィ技術等により、樹脂層を貫通しない程度の深さを有する凹部を形成することは難しく、樹脂層が厚い場合、特に厚み方向でのばらつきが生じてしまう。このように、インダクタの形成部分を別の層にすることにより、インダクタの厚み方向のばらつきをより低減することができる。その結果、高周波におけるインダクタの抵抗をより小さくすることができ、インダクタのＱ値をさらに向上させることが可能となる。
【００４４】
次に、図４に示す半導体装置の製造方法について、図５〜図７に基づき説明する。
まず、図５（ａ）に示すように、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する。
【００４５】
次に、図５（ｂ）に示すように、半導体基板１のパッシベーション膜３上であって、半導体基板１上の電極２に整合する位置に第一の配線層２１を形成する。その厚さは、例えば１〜２０μｍである。
【００４６】
次に、図５（ｃ）に示すように、第一の配線層２１上に、第一の絶縁樹脂層２２を形成する。その厚さは、例えば１〜３０μｍである。
【００４７】
次に、図５（ｄ）に示すように、第一の絶縁樹脂層２２において第一の配線層２１の端部と整合する位置に、開口部２７ａを形成する。このような開口部２７ａは、例えば、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００４８】
次に、図６（ａ）に示すように、スパッタリング法等により、シード層２８を第一の絶縁樹脂層２２上の全面、および開口部２７ａに形成する。
【００４９】
次に、図６（ｂ）に示すように、開口部２７ａの壁面以外の部分に形成されたシード層２８をエッチングにより除去する。
【００５０】
次に、図６（ｃ）に示すように、第一の絶縁樹脂層２２上に、第二の絶縁樹脂層２３を形成する。その厚さは、例えば１〜３０μｍである。第一の絶縁樹脂層２２の硬化後に第二の絶縁樹脂層２３を形成するので、第二の絶縁樹脂層２３を形成する際の薬液等の影響を受けにくく、インダクタ２４ａの厚み方向のばらつきを低減させることができる。
【００５１】
次に、図６（ｄ）に示すように、第二の絶縁樹脂層２３に、開口部２７ｂ、および第二の配線層２４のうち少なくともインダクタ２４ａと略同様のパターンを有する凹部２６を形成する。この開口部２７ｂおよび凹部２６は、例えば、フォトリソグラフィ技術によるパターニング等により形成することができる。
【００５２】
次に、図７（ａ）に示すように、シード層２９ａを第二の絶縁樹脂層２３上の全面、および開口部２７ｂの底面に形成する。第一の絶縁樹脂層２２、第二の絶縁樹脂層２３の各層毎にシード層を形成することで、絶縁樹脂層が厚くなっても、開口部２７ａ，２７ｂの壁面一面にシード層２８，２９ａを形成することができる。
【００５３】
次に、図７（ｂ）に示すように、シード層２９ａ上に、電解めっき法等により、第二の配線層２４となる導電膜２９を、凹部２６を満たすように形成する。その厚さは、例えば１〜３０μｍである。
【００５４】
次に、図７（ｃ）に示すように、導電膜２９の表面を、例えばＣＭＰ（化学機械研磨）により平坦化し、第二の絶縁樹脂層２３が露出し、導電膜２９の厚さが１０〜２０μｍとなるまで研磨する。これにより凹部２６内にインダクタ２４ａが充填形成されるとともに、第二の配線層２４が形成される。
【００５５】
そして、図７（ｄ）に示すように、第二の絶縁樹脂層２３および第二の配線層２４上に、絶縁性の封止樹脂層２５を形成する。その厚さは、例えば１〜３０μｍである。
【００５６】
半導体装置２０では、インダクタ２４ａが絶縁樹脂層の凹部２６内に充填形成されており、その表面は平滑化されているとともに絶縁樹脂層の表面と略同一面をなしている。
特に、半導体装置２０では、絶縁樹脂層を二層構造とし、インダクタ２４ａを形成する凹部２６を、そのうちの上層（第二の絶縁樹脂層２３）に形成しているので、インダクタの厚み方向のばらつきをより低減することができる。その結果、高周波におけるインダクタの抵抗をより小さくすることができ、インダクタのＱ値をさらに向上させることが可能となる。
【００５７】
また、封止樹脂層２５は、インダクタ２４ａと、平滑化された表面でのみ接触している。これにより、封止樹脂層２５と第二の配線層２４との接触面積が小さくなるので、従来に比べ、インダクタ２４ａと封止樹脂層２５との密着性が増し、デバイスの信頼性が向上する。また、封止樹脂層２５を薄くすることが可能となり、半導体装置の総厚を薄くすることが可能となる。
【００５８】
以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【産業上の利用可能性】
【００５９】
本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。
【図面の簡単な説明】
【００６０】
【図１】本発明の半導体装置の一例を示す模式的断面図である。
【図２】図１に示す半導体装置の製造方法の一例であり、その工程を順に示す模式的断面図である。
【図３】図２に続く工程を順に表す模式的断面図である。
【図４】本発明の半導体装置の他の一例を示す模式的断面図である。
【図５】図４に示す半導体装置の製造方法の一例であり、その工程を順に示す模式的断面図である。
【図６】図５に続く工程を順に表す模式的断面図である。
【図７】図６に続く工程を順に表す模式的断面図である。
【図８】従来の半導体装置の一例を示す模式的断面図である。
【図９】導体の表面粗さが導体損失に及ぼす影響を示すグラフである。
【符号の説明】
【００６１】
１  半導体基板、２  電極、３  パッシベーション膜、１０  半導体装置、１１  第一の配線層、１２  絶縁樹脂層、１３  第二の配線層、１３ａ  インダクタ（誘導素子）、１４  封止樹脂層、１６  凹部。
【図１】
2006318943.tif 000003
【図２】
2006318943.tif 000004
【図３】
2006318943.tif 000005
【図４】
2006318943.tif 000006
【図５】
2006318943.tif 000007
【図６】
2006318943.tif 000008
【図７】
2006318943.tif 000009
【図８】
2006318943.tif 000010
【図９】
2006318943.tif 000011