(57)【要約】【課題】  画面の縦横表示の切替が可能な表示装置を提供する。【解決手段】  第１のゲート信号線駆動回路の走査方向は、ソース信号線駆動回路の走査方向と垂直をなし、第２のゲート信号線駆動回路の走査方向は、第１のゲート信号線駆動回路の走査方向と垂直をなす。通常表示の際は、画面の垂直走査は第１のゲート信号線駆動回路によって行う。一方、縦横表示を切り替える際には、画面の垂直走査は第２のゲート信号線駆動回路によって行う。画素はフィールドシーケンシャルで駆動され、画素内がＲＧＢに分割されないため、縦横切換が容易になる。【選択図】  図１
2006133754.tif 000002
【特許請求の範囲】
【請求項１】
周期的に発光色が変化する発光源と、ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有し、
前記第１のゲート信号線駆動回路の走査方向と、前記第２のゲート信号線駆動回路の走査方向とが直交することを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項２】
周期的に発光色が変化する発光源と、ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有し、
前記複数の画素は、ソース信号線と、第１のゲート信号線と、前記第１のゲート信号線に直交する第２のゲート信号線と、第１のトランジスタと、第２のトランジスタとを有し、
前記第１のトランジスタのゲート電極は、前記第１のゲート信号線と電気的に接続され、前記第１のトランジスタの入力電極は、前記ソース信号線と電気的に接続され、前記第１のトランジスタの出力電極は、前記第２のトランジスタの入力電極と電気的に接続され、
前記第２のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続されていることを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項３】
請求項１又は請求項２において、
第１の表示を行う際には、前記ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも高く、
第２の表示を行う際には、前記ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも低いことを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記ソース信号線駆動回路、前記第１のゲート信号線駆動回路、前記第２のゲート信号線駆動回路の少なくとも１つと、前記複数の画素は同一基板上に形成されていることを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項５】
周期的に発光色が変化する発光源と、第１のソース信号線駆動回路と、第２のソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有し、
前記第１のゲート信号線駆動回路の走査方向と、前記第２のゲート信号線駆動回路の走査方向とが直交することを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項６】
周期的に発光色が変化する発光源と、第１のソース信号線駆動回路と、第２のソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有し、
前記複数の画素は、第１のソース信号線と、第２のソース信号線と、第１のゲート信号線と、前記第１のゲート信号線に直交する第２のゲート信号線と、第１のトランジスタと、第２のトランジスタとを有し、
前記第１のトランジスタのゲート電極は、前記第１のゲート信号線と電気的に接続され、前記第１のトランジスタの入力電極は前記第１のソース信号線と電気的に接続され、
前記第２のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、前記第２のトランジスタの入力電極は前記第２のソース信号線と電気的に接続されていることを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項７】
請求項５又は請求項６において、
前記第１のソース信号線駆動回路、前記第２のソース信号線駆動回路、前記第１のゲート信号線駆動回路、前記第２のゲート信号線駆動回路の少なくとも１つと、前記複数の画素は同一基板上に形成されていることを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、
第１の表示を行う際には、映像の上下は前記第１のゲート信号線駆動回路の走査方向に従った向きで表示され、
第２の表示を行う際には、映像の上下は前記第２のゲート信号線駆動回路の走査方向に従った向きで表示されることを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項９】
請求項１乃至請求項８のいずれか１項において、
前記複数の画素はそれぞれ、液晶素子を有することを特徴とする第１の表示及び第２の表示が可能な表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか１項に記載の表示装置を用いることを特徴とする電子機器。
【請求項１１】
ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有し、
前記第１のゲート信号線駆動回路の走査方向と、前記第２のゲート信号線駆動回路の走査方向とが直交し、
前記複数の画素はフィールドシーケンシャル駆動されることを特徴とする第１の表示及び第２の表示が可能な表示装置の駆動方法。
【請求項１２】
請求項１１において、
第１の表示を行う際には、前記ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも高く、
第２の表示を行う際には、前記ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも低いことを特徴とする第１の表示及び第２の表示が可能な表示装置の駆動方法。
【請求項１３】
第１のソース信号線駆動回路と、第２のソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有し、
前記第１のゲート信号線駆動回路の走査方向と、前記第２のゲート信号線駆動回路の走査方向とが直交し、
前記複数の画素はフィールドシーケンシャル駆動されることを特徴とする第１の表示及び第２の表示が可能な表示装置の駆動方法。
【請求項１４】
請求項１１乃至請求項１３のいずれか１項において、
第１の表示を行う際には、映像の上下は前記第１のゲート信号線駆動回路の走査方向に従った向きで表示され、
第２の表示を行う際には、映像の上下は前記第２のゲート信号線駆動回路の走査方向に従った向きで表示されることを特徴とする第１の表示及び第２の表示が可能な表示装置の駆動方法。
【請求項１５】
請求項１１乃至請求項１４のいずれか１項に記載の表示装置の駆動方法を用いることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子を用いて画素部を構成した表示装置及びその駆動方法、そのような表示装置を表示部に用いた電子機器に関する。特に、フィールドシーケンシャル駆動を用いた表示装置および、そのような表示装置を表示部に用いた電子機器に関する。
【背景技術】
【０００２】
近年、ガラス基板等の絶縁体上に半導体薄膜を形成した表示装置、特に薄膜トランジスタ（以下、ＴＦＴと表記）を用いた電子回路が各分野で使用されている。特に、表示装置において使用されることが多く、ＬＣＤ（液晶ディスプレイ）を始めとするアクティブマトリクス型表示装置は、多くの製品に利用され、普及している。ＴＦＴを使用したアクティブマトリクス型表示装置は、マトリクス状に配置された数十万から数百万の画素を有し、各画素に配置されたＴＦＴによって各画素の電荷を制御することによって映像の表示を行っている。
【０００３】
さらに最近の技術として、画素を構成する画素ＴＦＴの他に、画素部の周辺領域にＴＦＴを用いて駆動回路を基板上に同時形成するポリシリコンＴＦＴに関する技術が発展してきており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しいモバイル情報端末の表示部等に、表示装置は不可欠なデバイスとなってきている。
【０００４】
一般的な表示装置の例を図２（Ａ）に示す。図２（Ａ）は、絶縁体上に画素部と駆動回路とが一体形成された液晶表示装置の例である。基板２００上の中央部に、画素部２０１が配置され、画素部２０１の周辺には、ソース信号線駆動回路２０２、ゲート信号線駆動回路２０３等が形成されている。なお、図２（Ａ）においては、ゲート信号線駆動回路２０３は画素部２０１の左右両側に対称配置されているが、これは片側のみの配置であっても良い。ただし、回路の動作の信頼性や効率等を考えると、図２（Ａ）のように対称配置とするのが好ましい。
【０００５】
ソース信号線駆動回路２０２およびゲート信号線駆動回路２０３に入力される信号は、外部より、フレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ：ＦＰＣ）２０４を介して供給される。
【０００６】
対向基板２１０には、対向電極等が形成され、シール材２０５を介して、ある空隙をもって基板２００と貼り合わされる。その後、あらかじめ用意してある注入口より、基板２００と対向基板２１０との空隙に液晶材料を注入し、注入口は封止材２０６によって密閉される。
【０００７】
画素部２０１は、図２（Ｂ）に示すように、ｍ本のソース信号線とｎ本のゲート信号線とが直交配置されている。ソース信号線とゲート信号線の交点にあたる場所（２２０）に、図２（Ｃ）に示すような画素が形成されている。ソース信号線２２１、ゲート信号線２２２、画素ＴＦＴ２２３、液晶素子２２４、保持容量２２５、対向電極２２６からなる。ここでは、画素数はｍ×ｎ画素である。
【０００８】
図５を参照し、表示装置の動作について簡単に説明する。一般に、画面のちらつき（フリッカと呼ばれる）が人間の眼に認識されないためには、１秒間に６０回程度、画面の描画が行われる。ここで、５０１で示される期間、すなわち画面を１回描画するのに要する期間を、１フレーム期間と呼ぶ（図５（Ａ））。
【０００９】
１フレーム期間においては、１行目から順にゲート信号線の選択が行われる。１行あたりの選択期間５０４を１水平期間と表記する。最終行（ｎ行目）の選択が終了するまでの期間５０２を、ライン走査期間と表記する。その後、垂直帰線期間５０３を挟んで、次のフレーム期間で同様の操作が行われる（図５（Ｂ））。
【００１０】
１水平期間においては、選択されている行の画素に、ソース信号線より順に映像信号の書き込みが行われる。この期間５０５を、ドットサンプリング期間と表記する。１つの画素に映像信号を書き込むのに要する期間５０７を、１ドットサンプリング期間と表記する。１行分の画素において映像信号の書き込みが完了すると、水平帰線期間５０６を挟んで、次の水平期間で同様の操作が行われる（図５（Ｃ））。
【００１１】
次に、回路の具体的な動作について説明する。図６（Ａ）は、表示装置のソース信号線駆動回路の一構成例であり、フリップフロップ回路６０１（ＦＦ）を複数段用いてなるシフトレジスタ６０２、ＮＡＮＤ６０３、バッファ６０４、サンプリングスイッチ６０５を有している。
【００１２】
動作の説明に際し、図６（Ｂ）を参照する。シフトレジスタ６０２は、クロック信号（ＣＫ）、クロック反転信号（ＣＫｂ）およびスタートパルス（ＳＰ）にしたがって、それぞれ１段目から順次パルスを出力する。
【００１３】
シフトレジスタ６０２から出力されたパルスが隣接段で重なりを持つ場合は、ＮＡＮＤ６０３に入力されて、隣接段で重なりを持たないパルスとされる。その後、ＮＡＮＤ出力はバッファ６０４を通り、サンプリングパルスとなる。
【００１４】
サンプリングパルスがサンプリングスイッチ６０５に入力されると、サンプリングスイッチ６０５がＯＮし、その間、映像信号（Ｖｉｄｅｏ）の電位が、サンプリングスイッチに接続されているソース信号線に充電される。同時に、ゲート信号線が選択されている行の、前述のソース信号線に接続されている一画素に書き込まれる。図６（Ｂ）において、６１０で示される期間が、１ドットサンプリング期間である。
【００１５】
続いて、図７（Ａ）に示すゲート信号線駆動回路について説明する。シフトレジスタ〜バッファ間は、ソース信号線駆動回路とほぼ同様であり、フリップフロップ７０１を複数段用いてなるシフトレジスタ７０２、ＮＡＮＤ７０３、バッファ７０４を有する。
【００１６】
動作の説明に際し、図７（Ｂ）を参照する。シフトレジスタ７０２は、ソース信号線駆動回路と同様に、クロック信号（ＣＫ）、クロック反転信号（ＣＫｂ）およびスタートパルス（ＳＰ）にしたがって、それぞれ１段目から順次パルスを出力する。
【００１７】
シフトレジスタ７０２から出力されたパルスが隣接段で重なりを持つ場合は、ＮＡＮＤ７０３に入力されて、隣接段で重なりを持たないパルスとされる。その後、ＮＡＮＤ出力はバッファ７０４を通り、ゲート信号線選択パルスとなる。
【００１８】
ゲート信号線選択パルスが入力されている行においては、前述のようにソース信号線に書き込まれる映像信号が、それぞれの画素に書き込まれる。図７（Ｂ）において、７１０で示される期間が、１水平期間であり、７２０で示される期間が、前述の１ドットサンプリング期間である。
【００１９】
ところで、表示装置は、装置に設置された方向に固定されて使用される場合が一般的であるが、パーソナルコンピュータ等のように、その用途が多機能化している場合、ある用途においては横長なレイアウトで、またある用途においては縦長なレイアウトで表示装置を用いたい場合がある。このような場合、図３（Ａ）に示すように、表示装置の筐体を９０°回転させた状態で表示させる方法がある。
【００２０】
この場合の表示装置を駆動するタイミングは図１０で示される。ここで、１００１で示される期間を１フレーム期間と呼ぶ。１フレーム期間においては、１行目から順にゲート信号線の選択が行われる。１行あたりの選択期間１００４を１水平期間と表記する。最終行（ｍ行目）の選択が終了するまでの期間１００２を、ライン走査期間と表記する。その後、垂直帰線期間１００３を挟んで、次のフレーム期間で同様の操作が行われる。１水平期間においては、選択されている行の画素に、ソース信号線より順に映像信号の書き込みが行われる。この期間１００５を、ドットサンプリング期間と表記する。１つの画素に映像信号を書き込むのに要する期間１００７を、１ドットサンプリング期間と表記する。１行分の画素において映像信号の書き込みが完了すると、水平帰線期間１００６を挟んで、次の水平期間で同様の操作が行われる。
【００２１】
また、最近の携帯電話ではテレビ放送受信機能を備えたものもあり、テレビ映像を表示する時には横長に設定し、文字情報を表示する時には縦長に設定できることが望ましい。
【００２２】
アクティブマトリクス型表示装置の画素部は、図２（Ｂ）に示すように、ｍ×ｎ個の画素がマトリクス状に整列しており、映像信号の書き込みは、座標（１，１）の画素から順に、（１，２）、（１，３）、（１，４）と行われ、（１，ｍ）に達したところで１水平周期が完了する。これをｎ回繰り返し、最終的に座標（ｍ，ｎ）の画素への書き込みが完了すると、１画面の書き込みが完了する。
【００２３】
再び、図３（Ａ）に戻る。横長表示（左）と縦長表示（右）の場合、最初に書き込みが行われる座標（１，１）の画素は、それぞれ３０１、３０２で示される。図３（Ａ）に示すように、横長表示と縦長表示において、同様の画面の表示を行う場合を考えると、映像信号の入力が横長表示に対応したものであるとき、その入力の順序は、左上→右上→・・・→右下の順であるが、この映像信号を用いて縦長表示を行う場合、表示装置自体の書き込みの順序は変わらないため、映像信号の入力の順序を、右上→右下→・・・左下の順としなければならない。
【００２４】
しかし、表示装置の縦横表示の切り替えは、フレキシブルに行えることが好ましいため、その都度異なるフォーマットの映像信号を用意するのは効率的ではない。そこで、フレームメモリを用いて、映像信号を一旦メモリに記憶して読み出しを行うことによって表示を行う。
【００２５】
フレームメモリは、各画素の映像信号を各メモリセルごとに記憶しているため、書き込みの順序に関係なく、任意のアドレスからの読み出しが可能である。フレームメモリに一旦書き込まれた映像信号の読み出しの順序を変えることによって、前述の縦横表示の切り替えを行うことが出来る。
【００２６】
１フレーム分の映像信号を記憶するフレームメモリは、図３（Ｂ）に示すようにそれぞれの記憶回路がアドレスで管理される。よって、映像信号が入力されると、（１，１）（２，１）・・・（ｍ，１）、（１，２）（２，２）・・・（ｍ，２）、・・・、（１，ｎ）（２，ｎ）・・・（ｍ，ｎ）の順に書き込まれ、横長表示の場合は書き込まれた順序と同じ順序で読み出される。
【００２７】
一方、縦長表示の場合、図３（Ａ）のように表示したい場合には、（ｍ，１）（ｍ，２）・・・（ｍ，ｎ）、（ｍ−１，１）（ｍ−２，２）・・・（ｍ−１，ｎ）、・・・、（１，１）（１，２）・・・（１，ｎ）の順に読み出される。
【００２８】
また、フレームメモリは、図４（Ａ）に示すように、一般的には少なくとも２フレーム分設けられ（第１のフレームメモリ４０２、第２のフレームメモリ４０３）、一方のフレームメモリに映像信号４０１の書き込みを行っている間は、他のフレームメモリから読み出しを行い、フォーマット変換４０４を通じて画面の表示を行う。
【００２９】
このようにすると、表示装置は通常駆動のままで、画面の縦横切り替えを行うことが出来る。ただし、この方法のみによって正常に画面表示が行えるのは、ｍ＝ｎ、すなわち縦横の画素数が等しいときに限られる。画面の縦横の画素数が異なる表示装置において縦横の表示変換を行う場合は、フォーマット変換を必要とする。
映像信号は、図４（Ｂ）の［ｉ］に示すように、１行目の一画素〜ｍ画素に書き込まれる映像信号、２行目の一画素〜ｍ画素に書き込まれる映像信号、・・・とｎ本分が集まった構成となっている。この場合、横ｍ×縦ｎ画素に対応している。これを縦横の表示切り替えを行うには、図４（Ｂ）の［ｉｉ］に示すように、横ｎ×縦ｍ画素に対応した形に変換する必要がある。これをフォーマット変換という。フォーマット変換自体は公知技術を用いて行えばよいので、その詳細は省略する。
【００３０】
最近、携帯電話等の小型携帯端末においても、様々なソフトウェアが供給され、１つの機器における用途が多様化する傾向にあるため、前述のような縦横表示の切り替え技術が重要となる。しかし、前述したようなフレームメモリを用いて縦横データを入れ替える場合は映像が不連続になりノイズが乗りやすいと言う課題があった。
【００３１】
よって、本発明者は以前にフレームメモリを用いずに画面の縦横切り替えをおこなう表示装置を発案した。その表示装置は、ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路とを有する。そして第２のゲート信号線駆動回路の走査方向は、第１のゲート信号線駆動回路の走査方向と直交するような構成とする。
【００３２】
ここで、走査方向とは、それぞれの駆動回路が制御する信号線の並びに直交する方向であるとする。また、通常表示を第１の表示と表記し、これに対し、画面の縦横を切り替えて表示する場合を、第２の表示と表記する。
【００３３】
通常表示の際は、画面の垂直走査は第１のゲート信号線駆動回路によって行う。映像は、第１のゲート信号線の走査方向に従った向きで表示される。一方、第２の表示の際には、画面の垂直走査は第２のゲート信号線駆動回路によって行う。映像は、第２のゲート信号線の走査方向に従った向きで表示される。
【００３４】
詳細は特許文献１に記載されている。特許文献１に記載された内容はフレームメモリ等の追加をすることなく、縦横の表示切り替えが可能な表示装置を提供するものである。
【特許文献１】特開２００３−７６３１５
【発明の開示】
【発明が解決しようとする課題】
【００３５】
しかし、上述した縦横表示切り替えを用いた表示装置には以下のような課題があった。それは信号線を従来の表示装置に比べて多くする必要があり、特にソース信号線を増やすことは、画素の開口率を低下させることになる。図１９に示すように画素には赤色（以下Ｒ）、緑色（以下Ｇ）、青色（以下Ｂ）３つの画素電極があり、ソース信号線を増やすことによって画素は更に縦長になり、開口率を低下させる。図１９において画素はＲＧＢそれぞれのソース信号線１９０１、１９０２、１９０３、第１のゲート信号線１９０７、ＲＧＢそれぞれの第２のゲート信号線１９０４、１９０５、１９０６、ＲＧＢそれぞれの画素電極１９０８、１９０９、１９１０、ＲＧＢそれぞれの画素トランジスタ１９１１、１９１２、１９１３より構成される。本構成の画素では通常の液晶画素より第２のゲート信号線が多いため、開口率が低下する。
【課題を解決するための手段】
【００３６】
本発明の表示装置は第１の表示及び第２の表示が可能であり、ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路とを有する。ここで、第２のゲート信号線駆動回路の走査方向は、第１のゲート信号線駆動回路の走査方向と直交する。
【００３７】
第１の表示の際は、画面の垂直走査は第１のゲート信号線駆動回路によって行う。映像は、第１のゲート信号線の走査方向に従った向きで表示される。一方、第２の表示の際には、画面の垂直走査は第２のゲート信号線駆動回路によって行う。映像は、第２のゲート信号線の走査方向に従った向きで表示される。それに加えて、画素の駆動をフィールドシーケンシャル駆動としている。フィールドシーケンシャル駆動は１フレーム期間を３つのサブフレーム期間に分割し、それぞれの期間にＲＧＢの光を独立に照射し、１つの画素でカラー表示をおこなうものである。
【００３８】
本発明の第１の表示及び第２の表示が可能な表示装置の一は、周期的に発光色が変化する発光源と、ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有している。第１のゲート信号線駆動回路の走査方向と、第２のゲート信号線駆動回路の走査方向とが直交している。
【００３９】
本発明の第１の表示及び第２の表示が可能な表示装置の一は、周期的に発光色が変化する発光源と、ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有している。複数の画素は、ソース信号線と、第１のゲート信号線と、第１のゲート信号線に直交する第２のゲート信号線と、第１のトランジスタと、第２のトランジスタとを有している。第１のトランジスタのゲート電極は、第１のゲート信号線と電気的に接続され、前記第１のトランジスタの入力電極は、ソース信号線と電気的に接続され、前記第２のトランジスタの出力電極は、第２のトランジスタの入力電極と電気的に接続されている。第２のトランジスタのゲート電極は、第２のゲート信号線と電気的に接続されている。
【００４０】
上記において、第１の表示を行う際には、ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも高く、第２の表示を行う際には、ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも低くなっている場合が好ましい。
【００４１】
また、上記において、前記ソース信号線駆動回路、前記第１のゲート信号線駆動回路、前記第２のゲート信号線駆動回路の少なくとも１つと、前記複数の画素は同一基板上に形成されていると好ましい。
【００４２】
本発明の第１の表示及び第２の表示が可能な表示装置の一は、周期的に発光色が変化する発光源と、第１のソース信号線駆動回路と、第２のソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有している。第１のソース信号線駆動回路と、第２のソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とはいずれも同一基板上に形成されている。第１のゲート信号線駆動回路の走査方向と、第２のゲート信号線駆動回路の走査方向とが直交する。
【００４３】
本発明の第１の表示及び第２の表示が可能な表示装置の一は、周期的に発光色が変化する発光源と、第１のソース信号線駆動回路と、第２のソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有している。複数の画素は、第１のソース信号線と、第２のソース信号線と、第１のゲート信号線と、第１のゲート信号線に直交する第２のゲート信号線と、第１のトランジスタと、第２のトランジスタとを有している。第１のトランジスタのゲート電極は、第１のゲート信号線と電気的に接続され、前記第１のトランジスタの入力電極は前記第１のソース信号線と電気的に接続されている。第２のトランジスタのゲート電極は、第２のゲート信号線と電気的に接続され、入力電極は前記第２のソース信号線と電気的に接続されている。
【００４４】
上記において、第１の表示を行う際には、映像は前記第１のゲート信号線駆動回路の走査方向に従った向きで表示され、第２の表示を行う際には、映像は前記第２のゲート信号線駆動回路の走査方向に従った向きで表示されることが好ましい。
【００４５】
また、上記において、前記第１のソース信号線駆動回路、前記第１のソース信号線駆動回路、前記第１のゲート信号線駆動回路、前記第２のゲート信号線駆動回路の少なくとも１つと、前記複数の画素は同一基板上に形成されていると好ましい。
【００４６】
上記において、複数の画素はそれぞれ、液晶素子を有していても良い。
【００４７】
本発明の第１の表示及び第２の表示が可能な表示装置の駆動方法の一は、ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有している表示装置にあって、第１のゲート信号線駆動回路の走査方向と、第２のゲート信号線駆動回路の走査方向とを交差させ、複数の画素を、フィールドシーケンシャル駆動することを特徴としている。
【００４８】
上記駆動方法において、第１の表示を行う際には、ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも高く、第２の表示を行う際には、ソース信号線駆動回路の駆動周波数は、第１のゲート信号線駆動回路の駆動周波数よりも低くなるようにすることが好ましい。
【００４９】
本発明の第１の表示及び第２の表示が可能な表示装置の駆動方法の一は、第１のソース信号線駆動回路と、第２のソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、複数の画素とを有した表示装置にあって、第１のゲート信号線駆動回路の走査方向と、第２のゲート信号線駆動回路の走査方向とを交差させ、複数の画素をフィールドシーケンシャル駆動することを特徴としている。
【００５０】
上記駆動方法において、第１の表示を行う際には、映像は前記第１のゲート信号線駆動回路の走査方向に従った向きで表示され、第２の表示を行う際には、映像は前記第２のゲート信号線駆動回路の走査方向に従った向きで表示されることが好ましい。
【発明の効果】
【００５１】
本発明によって、画面の縦横切り替えを容易に可能にすることができ、且つ、開口率を向上させ、高画質な表示装置を提供することができる。
【発明を実施するための最良の形態】
【００５２】
以下、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００５３】
図１（Ａ）は、本発明の一実施形態を示したものである。基板１００上には、画素部１０５、ソース信号線駆動回路１０２、第１のゲート信号線駆動回路１０３、および第２のゲート信号線駆動回路１０４が形成されている。
【００５４】
画素部１０５において、第１のゲート信号線駆動回路１０３、第２のゲート信号線駆動回路１０４、ソース信号線駆動回路１０２のそれぞれから延びる信号線に囲まれた領域に、一つの画素１０１が区画されている。画素１０１の回路構成を図１（Ｂ）に示す。一画素は、ソース信号線１１１、第１のゲート信号線１１２、第２のゲート信号線１１３、第１の画素ＴＦＴ１１４、第２の画素ＴＦＴ１１５、液晶素子１１６、保持容量１１７、対向電極１１８を有している。
【００５５】
第１の画素ＴＦＴ１１４のゲート電極は、第１のゲート信号線１１２と電気的に接続され、第１のゲート信号線１１２に入力されるパルスによってＯＮ、ＯＦＦが制御される。第２の画素ＴＦＴ１１５のゲート電極は、第２のゲート信号線１１３と電気的に接続され、第２のゲート信号線１１３に入力されるパルスによってＯＮ、ＯＦＦが制御される。
【００５６】
ソース信号線１１１より入力される映像信号は、第１の画素ＴＦＴ１１４、および第２の画素ＴＦＴ１１５が共にＯＮのときに画素に入力され、保持容量１１７において電荷が保持される。
【００５７】
回路の動作について説明する。なお、本実施の形態においては、画素数をｍ×ｎ画素としているが、映像信号のフォーマット変換についてはその手段を問わないので、説明を簡単にするため、フォーマット変換を必要としないようにｍ＝ｎとした場合を例に挙げて説明する。図１および図８を参照する。
【００５８】
第１の表示、すなわち通常表示を行う場合、第２のゲート信号線駆動回路１０４は、第２の画素ＴＦＴ１１５が全画面にわたってＯＮとなるようにしておく。これにより、画素は第１の画素ＴＦＴ１１４のＯＮ、ＯＦＦのみによって制御される。あとは、ソース信号線駆動回路と第１のゲート信号線駆動回路とを従来と同様に駆動することによって映像の表示を行う。図８（Ａ）に示すように、画素の書き込みの順序は、（１，１）（２，１）・・・（ｍ，１）、（１，２）（２，２）・・・（ｍ，２）、・・・、（１，ｎ）（２，ｎ）・・・（ｍ，ｎ）となる。
【００５９】
次に、第２の表示、すなわち画面の縦横を切り替えた場合について説明する。図８（Ｂ）は、図８（Ａ）を時計回りに９０°回転させた様子を示している。本発明の表示装置は、フレームメモリを用いないため、映像信号の入力順序は変えない。よって、図８（Ｂ）に示す状態での画素への書き込みの順序は、（１，ｎ）（１，ｎ−１）・・・（１，１）、（２，ｎ）（２，ｎ−１）・・・（２，１）、・・・、（ｍ，ｎ）（ｍ，ｎ−１）・・・（ｍ，１）となる。
【００６０】
よって、第２の表示を行っている間は、ソース信号線駆動回路８０１は通常よりも低速で駆動し、１水平期間づつサンプリングパルスを出力する。これにより、サンプリングスイッチは１水平期間の間開きつづけているので、ソース信号線１本ごとに、１水平期間分の映像信号が連続的に書き込まれていく。一方、第１のゲート信号線駆動回路８０２は、通常よりも高速に駆動し、１ドットサンプリング期間づつ、ゲート信号線選択パルスを出力する。これにより、各画素では、１ドットサンプリング期間だけ第１の画素ＴＦＴがＯＮし、そのときの映像信号が書き込まれる。また、第２のゲート信号線駆動回路８０３は、ソース信号線駆動回路８０１と同様の動作をする。つまり、ソース信号線駆動回路８０１からサンプリングパルスが出力されて、ある列のソース信号線に映像信号が入力されているとき、その列の第２のゲート信号線が選択され、選択された第２のゲート信号線に接続されている第２の画素ＴＦＴは全てＯＮとなることにより、その列にのみ映像信号の書き込みが許可される。
【００６１】
図２０に本発明の画素の平面図を示す。フィールドシーケンシャル駆動をおこなうため、ＲＧＢに画素を分離する必要はない。したがって必要な信号線も少なくてすみ、開口率を飛躍的に大きくすることができる。図２０において、画素はソース信号線２００１、第１のゲート信号線２００３、第２のゲート信号線２００２、画素電極２００４、画素ＴＦＴ２００５より構成される。
【００６２】
次にフィールドシーケンシャルの実施形態について説明をおこなう。フィールドシーケンシャル駆動は周期的に発光色が変化する光源と、液晶などの光シャッターを用いてカラー表示をおこなうものである。周期的に発光色が変化する光源としては、ＲＧＢの冷陰極管やＬＥＤを切り替えて点灯させるものがある。また、カラーフィルタを白色光源の前で回転させ、ＲＧＢ成分を個別に取り出すものなどがある。携帯用機器などではＲＧＢのＬＥＤを切り替えて点灯させるものを用いるのが好ましい。
【００６３】
一般にテレビなどの映像において、１フレーム期間は１６．６ｍｓ程度である。これをＲＧＢそれぞれの３つのサブフレームに分けると５．５３ｍｓ程度となるが、画素への書き込み時間や、液晶の応答速度などを考慮すると、実際のＲＧＢそれぞれの点灯期間は２ｍｓ程度が望ましい。
【００６４】
図２１にタイミングチャートを示す。以下において、その動作を説明する。ここでは説明上、映像の順番をＲ、Ｇ、Ｂの順序とする。まず画素にＲのデータを書き込んでいく。書き込まれた画素から順次液晶が応答する。書き込みが終了し、液晶の応答が終了した後に、Ｒの光源を点灯させる。Ｒの光源を一定時間点灯の後、Ｒの光源を消灯する。図２１において第１行目の書き込み開始から第ｎ行目の書き込み終了までの時間をｔ１としている。また、液晶の応答時間をｔ２としている。そして光源（ＬＥＤなど）の点灯時間をｔ３としている。
【００６５】
次に、画素にＧのデータを書き込んでいく。書き込まれた画素から順次液晶が応答する。書き込みが終了し、液晶の応答が終了した後に、Ｇの光源を点灯させる。Ｇの光源を一定時間点灯の後、Ｇの光源を消灯する。さらに画素にＢのデータを書き込んでいく。書き込まれた画素から順次液晶が応答する。書き込みが終了し、液晶の応答が終了した後に、Ｂの光源を点灯させる。Ｂの光源を一定時間点灯の後、Ｂの光源を消灯する。
【００６６】
これを繰り返すことによって、フィールドシーケンシャル駆動が可能となる。フィールドシーケンシャル駆動には高速の液晶が必要となるが、本発明においてはＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）などの液晶材料が使用可能であるが、これには限定されない。セルギャップを小さくすることや、過渡状態を使うことによって、ＴＮ（ツイストネマチック）液晶を用いても実現することが可能である。
【００６７】
図１１にＯＣＢ液晶の例を示す。ＯＣＢ液晶は視野角が広く、応答が早い液晶材料であるので、フィールドシーケンシャル駆動に適した液晶材料である。
【００６８】
基板１１０３、１１０４に位相差フィルム１１０２、１１０５、偏光板１１０１、１１０６を貼り付ける。基板１１０３、１１０４の間に液晶材料１１０７を挟み込む。ＯＣＢ液晶は上下対称なＢｅｎｄ（弓なり）配向構造をしており、セルの上層部と下層部がそれぞれ補償しあう構成になっている。位相差フィルム１１０２、１１０５に液晶層の配列に対応して傾斜角が変化するハイブリッドディスコティックフィルムを組み合わせることにより、広い視野角が得られる。
【実施例１】
【００６９】
実施形態にて示した方法で縦横表示切り替えを行う場合、第１のゲート信号線駆動回路の走査方向に注目する。通常表示の場合、図８（Ａ）に示したように、第１のゲート信号線駆動回路は、１行目からｎ行目までのゲート信号線を順に選択、走査していく。これに対して、縦横を切り替えた場合には、図８（Ｂ）に示したように、第１のゲート信号線駆動回路は、逆にｎ行目から１行目までのゲート信号線を順に選択、走査していく。よって、縦横表示切り替えの際は、第１のゲート信号線駆動回路の走査方向の切り替えが必要となる。
【００７０】
図９に、走査方向切り替え回路を追加した駆動回路の構成を示す。フリップフロップ９０１を複数段用いてなるシフトレジスタ９０２、ＮＡＮＤ９０４、バッファ９０５に関しては、図７（Ａ）に示した従来例と同様である。走査方向切り替え回路９０３には、走査方向切り替え信号（ＵＤ）、走査方向切り替え反転信号（ＵＤｂ）が入力され、走査方向切り替え信号（ＵＤ）がＨ、走査方向切り替え反転信号（ＵＤｂ）がＬのとき、ゲート信号線の選択は、Ｇ1、Ｇ2、・・・、Ｇnの順であり、走査方向切り替え信号（ＵＤ）がＬ
、走査方向切り替え反転信号（ＵＤｂ）がＨのとき、ゲート信号線の選択は、Ｇn、Ｇn-1、・・・Ｇ1の順となる。
【００７１】
なお、本発明を実施するにあたり、その駆動回路の構成は図６、図７、図９等の構成には限定しない。例えば、シフトレジスタの代わりにデコーダを用いた場合等においても、本発明は実施が可能である。
【実施例２】
【００７２】
本実施例では、実施形態とは異なる方法で、簡単に縦横表示の切り替えを行う場合の例を示す。
【００７３】
図１２（Ａ）に表示装置の構成を示す。基板１２００上に画素部１２０６が形成され、さらに第１のソース信号線駆動回路１２０２、第１のゲート信号線駆動回路１２０３、第２のソース信号線駆動回路１２０４、第２のゲート信号線駆動回路１２０５が形成されている。ここで、第１のソース信号線駆動回路の走査方向と、第２のソース信号線駆動回路の走査方向とは互いに垂直をなす。また、第１のゲート信号線駆動回路の走査方向と、第２のゲート信号線駆動回路の走査方向とは互いに垂直をなす。
【００７４】
画素部１２０６において、１２０１で示される部分が一画素であり、その構成を図１２（Ｂ）に示す。一画素は、第１のソース信号線１２１１、第１のゲート信号線１２１２、第２のソース信号線１２１３、第２のゲート信号線１２１４、第１の画素ＴＦＴ１２１５、第２の画素ＴＦＴ１２１６、液晶素子１２１７、保持容量１２１８、対向電極１２１９を有する。
【００７５】
本実施例の場合、ソース信号線、ゲート信号線、画素ＴＦＴをそれぞれ２つづつ有するため、液晶素子に映像信号を書き込む経路が独立して２系統ある。第１の表示、すなわち通常表示を行う際には例えば、第１のソース信号線駆動回路、第１のゲート信号線駆動回路を動作させることによって第１の画素ＴＦＴを制御し、第１のソース信号線１２１１に入力される映像信号を画素に書き込む。このとき、第２のソース信号線駆動回路、第２のゲート信号線駆動回路は、いずれも動作しないようにしておく。
【００７６】
一方、第２の表示、すなわち画面の縦横を切り替える際には、第２のソース信号線駆動回路、第２のゲート信号線駆動回路を動作させることによって第２の画素ＴＦＴを制御し、第２のソース信号線１２１３に入力される映像信号を画素に書き込む。このとき、第１のソース信号線駆動回路、第１のゲート信号線駆動回路は、いずれも動作しないようにしておく。
【００７７】
このように、一画素を２組の駆動回路を交互に用いて制御することにより、容易に縦横の表示切り替えが可能である。
【実施例３】
【００７８】
高解像度、大画面の表示装置においては、一定期間内により多くの画素を駆動する必要がある。従来の駆動方法では駆動周波数が高くなるため、分割駆動が採用される場合が多い。
【００７９】
図１４は、分割駆動を行う場合のソース信号線駆動回路の構成例を示しており、フリップフロップ１４０１を複数段用いてなるシフトレジスタ１４０２、ＮＡＮＤ１４０３、バッファ１４０４、サンプリングスイッチ１４０５等を有する。
【００８０】
図６に示した回路は、１つのサンプリングパルスによって１度に一画素への映像信号の書き込みが行われるのに対し、図１４に示した回路は、映像信号を並列に４本入力し、１つのサンプリングパルスによって１度に４画素への映像信号の書き込みを行う。このようにすると、画素数が同じ従来の表示装置と比較して、ソース信号線駆動回路の駆動周波数を（１／分割数）に抑えることが出来る。図１４の場合は、４点同時サンプリングを行うので、分割数は４分割であり、ソース信号線駆動回路の駆動周波数を１／４に抑えることが出来る。
【００８１】
本実施例においては、このような分割駆動を行う表示装置において、縦横表示の切り替えを行う方法について説明する。
【００８２】
図１５を参照する。図１５（Ａ）は、４分割駆動を行うソース信号線駆動回路を有する表示装置の、通常表示時の書き込み順序を示している。４本のビデオ信号線から、同時に４画素分のサンプリングを行い、最初のサンプリングパルスで（１，１）（２，１）（３，１）（４，１）の４画素に同時に書き込まれる。続いて、次のサンプリングパルスで（５，１）（６，１）（７，１）（８，１）の４画素に同時に書き込まれる。
【００８３】
よって、各ビデオ信号線（Ｖｉｄｅｏ１〜Ｖｉｄｅｏ４）に入力される映像信号の入力順序は図１５（Ｃ）に示すようになる。
【００８４】
図１５（Ｂ）は、図１５（Ａ）に示した表示装置の縦横表示を切り替えた場合の書き込み順序を示している。通常表示の場合、横方向に並んだ４点で同時サンプリングが行われるのに対し、縦横を切り替えた場合、縦方向に並んだ４点で同時サンプリングが行われる。
【００８５】
通常表示の場合、最初に同時に書き込まれる画素は、（１，１）（２，１）（３，１）（４，１）の４画素であったが、縦横を切り替えた場合、最初に同時に書き込まれる画素は、（１，ｎ）（２，ｎ）（３，ｎ）（４，ｎ）の４画素である。
【００８６】
このとき、それら４画素に書き込まれるべき映像信号は、通常表示の場合に（１，１）（１，２）（１，３）（１，４）の４画素に書き込まれるべき映像信号である。
【００８７】
よって、縦横の表示を切り替える場合、各ビデオ信号線（Ｖｉｄｅｏ１〜Ｖｉｄｅｏ４）に入力される映像信号の入力順序は図１５（Ｄ）に示すようになる。
【００８８】
この場合、４水平周期分の映像信号の並べ替えを行う手順が必要なため、４水平周期分の映像信号を記憶するメモリを必要とするが、従来のようにフレームメモリを必要とする場合と比較しても、その記憶容量は極めて小さくて済む。
【００８９】
以上のようにして、分割駆動を行う表示装置においても、本発明を実施することが可能である。
【実施例４】
【００９０】
本実施例においては、同一基板上に画素部および画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００９１】
図１６を参照する。まず、基板５００１上に下地絶縁膜５００２を形成し、結晶構造を有する第１の半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層５００３〜５００６を形成する。
【００９２】
本実施例においては、基板５００１としてガラス基板（＃１７３７基板）を用い、下地絶縁膜５００２としては、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ
Ｈ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０ｎｍ（好ましくは１０〜２００ｎｍ）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００ｎｍ）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造
を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【００９３】
本実施例では下地膜絶縁膜５００２を２層構造として示したが、前記絶縁膜の単層膜または３層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【００９４】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍのごく薄い酸化膜（図示せず）を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2
Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加
速電圧１５ｋＶ、ジボランを水素で１％に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０12ａｔｏｍｓ／ｃｍ2で非晶質シリコン膜にボロンを添加する。
【００９５】
次いで、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【００９６】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【００９７】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するための第１のレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００ｎｍ以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波、またはＣＷレーザーを用いる。いずれにしても、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００ｍＪ／ｃｍ2に集光し、９
０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度３９３ｍＪ／ｃｍ2で第１のレーザー
光の照射を大気中で行う。なお、大気中、または酸素雰囲気中で行うため、第１のレーザー光の照射により表面に酸化膜が形成される。
【００９８】
次いで、第１のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第２のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。このレーザー光（第２のレーザー光）には波長４００ｎｍ以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波、またはＣＷレーザーを用いる。第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きく（好ましくは３０〜６０ｍＪ／ｃｍ2大きく）する。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密
度４５３ｍＪ／ｃｍ2で第２のレーザー光の照射を行い、半導体膜表面における凹凸のＰ
−Ｖ値が５ｎｍ以下となる。
【００９９】
また、本実施例では第２のレーザー光の照射を全面に行ったが、オフ電流の低減は、画素部のＴＦＴに特に効果があるため、少なくとも画素部のみに選択的に照射する工程としてもよい。また、１回のレーザー照射のみによる処理であっても良い。
【０１００】
次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層（図示せず）を形成する。
【０１０１】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚１５０ｎｍで形成する。本実施例のスパッタ法による成膜条件は、成膜圧力を０．３Ｐａとし、ガス（Ａｒ）流量を５０ｓｃｃｍとし、成膜パワーを３ｋＷとし、基板温度を１５０℃とする。なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、３×１０20〜６×１０20ａｔｏｍｓ／ｃｍ3、酸素の原子濃度は
１×１０19〜３×１０19ａｔｏｍｓ／ｃｍ3である。その後、ランプアニール装置を用い
て６５０℃、３分の熱処理を行いゲッタリングする。
【０１０２】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【０１０３】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層５００３〜５００６を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１０４】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜５００７となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１０５】
次いで、ゲート絶縁膜５００７上に膜厚２０〜１００ｎｍの第１の導電膜５００８と、膜厚１００〜４００ｎｍの第２の導電膜５００９とを積層形成する。本実施例では、ゲート絶縁膜５００７上に膜厚５０ｎｍの窒化タンタル（ＴａＮ）膜、膜厚３７０ｎｍのタングステン（Ｗ）膜を順次積層する（図１６（Ａ））。
【０１０６】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
次に、図１６（Ｂ）に示すように光露光工程によりレジストからなるマスク５０１０を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【０１０７】
本実施例では、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジストからなるマスク５０１０を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０ｓｃｃｍとし、１．０Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１０８】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
【０１０９】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。ゲート絶縁膜となる絶縁膜５００７において、第１の形状の導電層５０１１〜５０１６で覆われない領域は１０〜２０ｎｍ程度エッチングされて薄くなる。
【０１１０】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量比を２４／１２
／２４ｓｃｃｍとし、１．３Ｐａの圧力でコイル型の電極に７００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試料ステージ）にも１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は７．１であり、ゲート絶縁膜５００７であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。このようにエッチングガス用ガスにＳＦ6を用いた場合、ゲート絶縁膜５００７との選択
比が高いので膜減りを抑えることができる。本実施例ではゲート絶縁膜５００７において約８ｎｍしか膜減りが起きない。
【０１１１】
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の形状の導電層５０１７〜５０２２を形成する。このとき、第１の導電層はほとんどエッチングされず、第１の導電層５０１７ａ〜５０２２ａとなる。なお、第１の導電層５０１７ａ〜５０２２ａは、第１の導電層５０１１ａ〜５０１６ａとほぼ同一サイズである。実際には第２のエッチング処理によって、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線幅全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。
【０１１２】
また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造とした場合、第１のエッチング処理の第１のエッチング条件としては、ＢＣｌ3と
Ｃｌ2とＯ2とを原料ガスに用い、それぞれのガス流量比を６５／１０／５ｓｃｃｍとし、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理の第２のエッチング条件としては、ＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／
１０ｓｃｃｍとし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．０Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２のエッチング処理としてはＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０／６０ｓｃｃｍとし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行えばよい。
【０１１３】
次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図１６（Ｄ）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14ａｔｏｍｓ／ｃｍ2とし、加速
電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層５０１７〜５０２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０２３〜５０２６が形成される。第１の不純物領域５０２３〜５０２６には１×１０16〜１×１０17ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加
する。ここでは、第１の不純物領域と同じ濃度範囲の領域をｎ‐‐領域とも呼ぶ。
【０１１４】
なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行ったが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。
【０１１５】
次いで、図１７（Ａ）に示すようにレジストからなるマスク５０２７を形成し第２のドーピング処理を行う。第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ
）をドーピングする。ここでは、第２の導電層５０１７ｂ〜５０２１ｂをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク５０２７で覆われた領域には添加されない。こうして、第２の不純物領域５０２８、５０２９と、第３の不純物領域５０３０が形成される。第２の不純物領域５０２８、５０２９には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加されている。ここ
では、第２の不純物領域と同じ濃度範囲の領域をｎ+領域とも呼ぶ。
【０１１６】
また、第３の不純物領域は第１の導電層５０１７ａにより第２の不純物領域よりも低濃度に形成され、１×１０18〜１×１０19ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する
不純物元素を添加されることになる。なお、第３の不純物領域は、テーパー形状である第１の導電層５０１７ａの部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。また、マスク５０２７で覆われた領域５０３１は、
第２のドーピング処理で不純物元素が添加されず、第１の不純物領域がそのまま残される。
【０１１７】
次いで、レジストからなるマスク５０２７を除去した後、新たにレジストからなるマスク５０３２を形成して図１７（Ｂ）に示すように第３のドーピング処理を行う。
駆動回路において、上記第３のドーピング処理により、Ｐチャネル型ＴＦＴを形成する半導体層および保持容量を形成する半導体層にＰ型の導電型を付与する不純物元素が添加された第４の不純物領域５０３３、５０３４及び第５の不純物領域５０３５、５０３６を形成する。
また、第４の不純物領域５０３３、５０３４には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でＰ型を付与する不純物元素が添加されるようにする。尚、第４の不純物
領域５０３３、５０３４は、当初は先の工程でリン（Ｐ）が添加された領域（ｎ−−領域）となっているが、Ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はＰ型となっている。ここでは、第４の不純物領域と同じ濃度範囲の領域をＰ+領
域とも呼ぶ。
【０１１８】
また、第５の不純物領域５０３５、５０３６は第２の導電層５０１８ｂ、５０２１ｂのテーパー部と重なる領域に形成されるものであり、１×１０18〜１×１０20ａｔｏｍｓ／ｃｍ3の濃度範囲でＰ型を付与する不純物元素が添加されるようにする。ここでは、第５
の不純物領域と同じ濃度範囲の領域をＰ-領域とも呼ぶ。
【０１１９】
以上までの工程でそれぞれの半導体層にＮ型またはＰ型の導電型を有する不純物領域が形成される。導電層５０１７〜５０２０はＴＦＴのゲート電極となる。また、導電層５０２１は画素部において保持容量を形成する一方の電極となる。さらに、導電層５０２２は画素部においてソース信号線を形成する。
【０１２０】
次いで、ほぼ全面を覆う絶縁膜（図示せず）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１２１】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１２２】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【０１２３】
次いで、窒化シリコン膜からなる第１の層間絶縁膜５０３７を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う（図１７（Ｃ））。この工程は第１の層間絶縁膜５０３７に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。
【０１２４】
次いで、第１の層間絶縁膜５０３７上に有機絶縁物材料から成る第２の層間絶縁膜５０３８を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、各電極もしくは不純物領域に達するコンタクトホールを開口する。本実施例では複数のエッチング処理を順次行う。本実施例では第１の層間絶縁膜５０３７をエッチングストッパーとして第２の層間絶縁膜５０３８をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第１の層間絶縁膜５０３７をエッチングしてから絶縁膜（図示しない）をエッチングする。
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等で反射性に優れた材料を用いることが望ましい。こうして、配線５０３９〜５０４２、画素電極５０４３、ゲート信号線５０４４が形成される。
【０１２５】
以上の様にして、Ｎチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴを有する駆動回路と、Ｎチャネル型ＴＦＴからなる画素ＴＦＴ、保持容量とを有する画素部とを同一基板上に形成することができる（図１７（Ｄ））。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１２６】
図１７（Ｄ）に示したアクティブマトリクス基板において、Ｎチャネル型ＴＦＴは２種類の構造を有している。１つは、駆動回路のＮチャネル型ＴＦＴに見られるような、ゲート電極に重なる第３の不純物領域を有するＧＯＬＤ構造、もう１つは、画素ＴＦＴに見られるような、ゲート電極に重ならない第１の不純物領域を有するＬＤＤ構造である。
【０１２７】
前者は、ホットキャリア劣化等の抑制に有効な構造であり、特に動作に信頼性が求められる箇所に適している。後者は、オフ電流のリーク低減に有効な構造であり、負のバイアス電圧が印加される機会の多い回路や、画素部を制御する回路等に適している。
【０１２８】
一方、対向基板５０４５を用意する。対向基板側には、透明導電膜でなる対向電極５０４６を形成する。
【０１２９】
続いて、アクティブマトリクス基板および対向基板に、それぞれ配向膜５０４７、５０４８を形成し、ラビング処理を行う。なお、本実施例においては、配向膜５０４８をアクティブマトリクス基板側に形成する前に、アクリル樹脂等の有機樹脂膜を用いて、基板間の空隙を確保するための柱状スペーサ（図示せず）を所望の位置に形成した。また、柱状スペーサに代えて、球状のスペーサを基板全面に散布しても良い。
【０１３０】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材（図示せず）で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な空隙を持って２枚の基板が貼り合わせられる。その後、両基板間の空隙に液晶材料５０４９を注入し、封止材（図示せず）によって完全に封止する。液晶材料５０４９には公知の液晶材料を用いれば良い。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼り付ける。このようにして図１８に示すアクティブマトリクス型液晶表示装置が完成する。
【実施例５】
【０１３１】
図２２（Ａ）に示す液晶表示装置は、プリント配線基板４６に、コントローラ１１、中央処理装置（ＣＰＵ）１２、メモリ２１、電源回路１３、音声処理回路３９及び送受信回路１４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、液晶パネル１０がフレキシブル配線基板（ＦＰＣ）１８を介してプリント配線基板４６に接続されている。
【０１３２】
液晶パネル１０には、ソース信号線駆動回路１７と、第１のゲート信号線駆動回路１６ａ」と、第２のゲート信号線駆動回路１６ｂとを備えている。第２のゲート信号線駆動回路の走査方向は、第１のゲート信号線駆動回路の走査方向と直交する。この構成は図１（Ａ）と同様なものである。この液晶パネル１０は、フィールドシーケンシャル駆動をおこなうため、画素部１５における画素をＲＧＢに分離する必要はない。したがって必要な信号線も少なくてすみ、開口率を飛躍的に大きくすることができる。
【０１３３】
プリント配線基板４６に備えられたインターフェース（Ｉ／Ｆ）１９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート２０が、プリント配線基板４６に設けられている。
【０１３４】
なお、本実施例では液晶パネル１０にプリント配線基板４６がＦＰＣ１８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式を用い、コントローラ１１、音声処理回路３９、メモリ２１、ＣＰＵ１２または電源回路１３を液晶パネル１０に直接実装させるようにしても良い。また、プリント配線基板４６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。
【０１３５】
図２２（Ｂ）は、図２２（Ａ）に示した液晶表示装置のブロック図を示す。この液晶表示装置は、メモリ２１としてＶＲＡＭ４２、ＤＲＡＭ３５、フラッシュメモリ３６などが含まれている。ＶＲＡＭ４２にはパネルに表示する画像のデータが、ＤＲＡＭ３５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【０１３６】
電源回路１３では、液晶パネル１０、コントローラ１１、ＣＰＵ１２、音声処理回路３９、メモリ２１、送受信回路１４に与える電源電圧が生成される。またパネルの仕様によっては、電源回路１３に電流源が備えられている場合もある。
【０１３７】
ＣＰＵ１２は、制御信号生成回路３０、デコーダ３１、レジスタ３２、演算回路３３、ＲＡＭ３４、ＣＰＵ用のインターフェース４５などを有している。インターフェース４５を介してＣＰＵ１２に入力された各種信号は、一旦レジスタ３２に保持された後、演算回路３３、デコーダ３１などに入力される。演算回路３３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ３１に入力された信号はデコードされ、制御信号生成回路３０に入力される。制御信号生成回路３０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路３３において指定された場所、具体的にはメモリ２１、送受信回路１４、音声処理回路３９、コントローラ１１などに送る。
【０１３８】
メモリ２１、送受信回路１４、音声処理回路３９、コントローラ１１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０１３９】
入力手段４１から入力された信号は、インターフェース１９を介してプリント配線基板４６に実装されたＣＰＵ１２に送られる。制御信号生成回路３０は、ポインティングデバイスやキーボードなどの入力手段４１から送られてきた信号に従い、ＶＲＡＭ４２に格納してある画像データを所定のフォーマットに変換し、コントローラ１１に送付する。
【０１４０】
コントローラ１１は、パネルの仕様に合わせてＣＰＵ１２から送られてきた画像データを含む信号にデータ処理を施し、液晶パネル１０に供給する。またコントローラ１１は、電源回路１３から入力された電源電圧やＣＰＵ１２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、液晶パネル１０に供給する。
【０１４１】
送受信回路１４では、アンテナ４３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路１４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ１２からの命令に従って、音声処理回路３９に送られる。
【０１４２】
ＣＰＵ１２の命令に従って送られてきた音声情報を含む信号は、音声処理回路３９において音声信号に復調され、スピーカー３８に送られる。またマイク３７から送られてきた音声信号は、音声処理回路３９において変調され、ＣＰＵ１２からの命令に従って、送受信回路１４に送られる。
【０１４３】
コントローラ１１、ＣＰＵ１２、電源回路１３、音声処理回路３９、メモリ２１を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０１４４】
本実施例によれば、画面の縦横切り替えを容易に可能にすることができ、且つ、外部回を複雑化することなく液晶表示装置を得ることができる。
【０１４５】
図２３は、この液晶表示装置を含む携帯電話機の一態様を示している。液晶パネル１０はハウジング５１に脱着自在に組み込んで液晶表示装置と容易に一体化できるようにしている。ハウジング５１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。
【０１４６】
フィールドシーケンシャル駆動する液晶パネル１０は、周期的に発光色が変化する発光源５０と組み合わせられる。この発光源５０は導光板と発光色の異なる発光ダイオードにより構成されている。また、有機ＥＬ素子、無機ＥＬ素子若しくは有機材料と無機材料との相乗効果を利用したコンポジットＥＬ素子を発光源５０の光源に使っても良い。液晶パネル１０と発光源５０を固定したハウジング５１はプリント配線基板４６に嵌着されモジュールとして組み立てられる。
【０１４７】
プリント配線基板４６には、コントローラ、ＣＰＵ、メモリ、電源回路、その他、抵抗、バッファ、容量素子等の素子が実装されている。さらに、用途に応じて、音声処理回路、送受信回路などが実装されていても良い。液晶パネル１０はＦＰＣ１８を介してプリント配線基板４６に接続される。
【０１４８】
このような液晶表示装置、入力手段４１、バッテリ５３は筐体５２に収納される。液晶パネル１０の画素部は筐体５２に形成された開口窓から視認できように配置されている。
【０１４９】
この液晶パネル１０は、フィールドシーケンシャル駆動をおこなうため、画素部における画素をＲＧＢに分離する必要はない。したがって必要な信号線も少なくてすみ、開口率を飛躍的に大きくすることができる。また、カラーフィルタを省略することができるので、携帯電話機の軽量化と薄型化に寄与する。また、表示の向きを縦横に切り替えることができるので、筐体５２の外形を自在に設計することができる。すなわち、図２３は携帯電話機の外観形状を一例として示しているが、液晶表示装置を備えた電子機器としてさまざまな態様とすることができる。
【実施例６】
【０１５０】
本発明は、実施例５で説明したように、様々な電子機器に用いられている表示装置の作製に適用が可能である。このような電子機器には、ディスプレイ装置、携帯情報端末（電子手帳、モバイルコンピュータ等）、携帯電話等が挙げられる。それらの一例を図１３に示す。
【０１５１】
図１３（Ａ）は液晶ディスプレイであり、筐体３００１、支持台３００２、表示部３００３等を有している。本発明は表示部３００３に適用が可能である。また、このような卓上据付型のディスプレイにおいて縦横表示切り替えを行う場合には、支持台３００２への筐体３００１の取り付け部に回転機構を設け、筐体３００１自体を回転可能にすると良い。
【０１５２】
図１３（Ｂ）は、携帯情報端末であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外部インターフェース３０３５等を有している。本発明は表示部３０３３に適用が可能である。この携帯情報端末は、画面に表示するコンテンツに応じて、画像の縦横切り替えを容易にすることができ、且つ、高画質な表示をすることができる。
【０１５３】
図１３（Ｃ）は、携帯電話機であり、音声入力部３０６３、操作ボタン３０６５等が備えられた本体（Ａ）３０６１ａと、表示部３０６４、音声出力部３０６２、アンテナ３０６６等を備えた本体（Ｂ）３０６１ｂを有している。本発明は表示部３０６４に適用が可能である。この携帯電話は、画面に表示するコンテンツに応じて、画像の縦横切り替えを容易にすることができ、且つ、高画質な表示をすることができる。例えば、図２４（Ａ）（Ｂ）に示すように、本体（Ａ）３０６１ａと本体（Ｂ）３０６１ｂとを連結するヒンジ部３０６７に回転機構を設け、本体（Ｂ）３０６１ｂ自体を回転可能にすると良い。ヒンジ部３０６７にＣＣＤなどの撮像素子とレンズを設けてカメラを組み込んだときに便利に使用することができる。図２４（Ｂ）に示すように、本体（Ｂ）３０６１ｂを回転させ、表示部３０６４の画像表示を縦横切り替えることで、撮像しながらその画像を表示部３０６４で視認することができる。
【０１５４】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【図面の簡単な説明】
【０１５５】
【図１】本発明の一実施形態を示す図。
【図２】従来用いられている表示装置の概要を示す図。
【図３】縦横表示の切り替えの様子を説明する図。
【図４】縦横表示の切り替えにフレームメモリを用いる場合の処理の流れ、およびフォーマット変換について示す図。
【図５】表示装置を駆動する際のタイミングについて説明する図。
【図６】ソース信号線駆動回路の構成およびタイミングチャートを示す図。
【図７】ゲート信号線駆動回路の構成およびタイミングチャートを示す図。
【図８】通常表示と縦横切り替え表示における、映像信号の書き込み順を説明する図。
【図９】走査方向切り替え回路を有するゲート信号線駆動回路の構成を示す図。
【図１０】縦横表示を切り替えた場合に表示装置を駆動する際のタイミングについて説明する図。
【図１１】ＯＣＢ液晶の構成を示す図。
【図１２】本発明の一実施例である、独立した２組の駆動回路を有する表示装置の構成を示す図。
【図１３】本発明の適用が可能な電子機器の一例を示す図。
【図１４】分割駆動を行う場合のソース信号線駆動回路の構成を示す図。
【図１５】分割駆動を行う表示装置において本発明を実施する場合の表示と映像信号の入力順序について説明する図。
【図１６】アクティブマトリクス型液晶表示装置の作製工程例を示す図。
【図１７】アクティブマトリクス型液晶表示装置の作製工程例を示す図。
【図１８】アクティブマトリクス型液晶表示装置の作製工程例を示す図。
【図１９】フィールドシーケンシャルを用いない場合の画素を示す図。
【図２０】フィールドシーケンシャルを用いた場合の画素を示す図。
【図２１】フィールドシーケンシャルのタイミングを示す図。
【図２２】液晶表示装置の一態様を示す図。
【図２３】液晶表示装置を含む携帯電話機の一態様を示す図。
【図２４】携帯電話機の一態様を示す図。
【符号の説明】
【０１５６】
１００    基板
１０１    画素
１０２    ソース信号線駆動回路
１０３    第１のゲート信号線駆動回路
１０４    第２のゲート信号線駆動回路
１０５    画素部
１１１    ソース信号線
１１２    ゲート信号線
１１３    ゲート信号線
１１４    画素ＴＦＴ
１１５    画素ＴＦＴ
１１６    液晶素子
１１７    保持容量
１１８    対向電極
【図１】
2006133754.tif 000003
【図２】
2006133754.tif 000004
【図３】
2006133754.tif 000005
【図４】
2006133754.tif 000006
【図５】
2006133754.tif 000007
【図６】
2006133754.tif 000008
【図７】
2006133754.tif 000009
【図８】
2006133754.tif 000010
【図９】
2006133754.tif 000011
【図１０】
2006133754.tif 000012
【図１１】
2006133754.tif 000013
【図１２】
2006133754.tif 000014
【図１３】
2006133754.tif 000015
【図１４】
2006133754.tif 000016
【図１５】
2006133754.tif 000017
【図１６】
2006133754.tif 000018
【図１７】
2006133754.tif 000019
【図１８】
2006133754.tif 000020
【図１９】
2006133754.tif 000021
【図２０】
2006133754.tif 000022
【図２１】
2006133754.tif 000023
【図２２】
2006133754.tif 000024
【図２３】
2006133754.tif 000025
【図２４】
2006133754.tif 000026