(57)【要約】  【課題】半導体素子搭載領域の端部に配置された突起電極から導体配線を素子搭載領域外に引き出すための配線の自由度を向上させる。  【解決手段】可撓性絶縁性の基材３と、基材上に設けられた複数本の導体配線４と、各導体配線上に各々形成された複数個の突起電極５とを備え、電極パッド２を有する半導体素子１を突起電極上に搭載して電極パッドと各突起電極とを接合することにより半導体素子が実装されるように構成され、突起電極は、半導体素子が搭載されるべき素子搭載領域の少なくとも２辺の端部において各導体配線上に配置される。２辺の端部に配置された少なくとも１個の突起電極に対応する導体配線が、素子搭載領域を通過し、当該突起電極が配置された辺とは異なる辺を経由して素子搭載領域外に引き出されている。【選択図】図１
2006332544.tif 000002
【特許請求の範囲】
【請求項１】
可撓性絶縁性の基材と、前記基材上に設けられた複数本の導体配線と、前記各導体配線上に各々形成された複数個の突起電極とを備え、電極パッドを有する半導体素子を前記突起電極上に搭載して前記電極パッドと前記各突起電極とを接合することにより前記半導体素子が実装されるように構成され、前記突起電極は、前記半導体素子が搭載されるべき素子搭載領域の少なくとも２辺の端部において前記各導体配線上に配置された配線基板において、
前記２辺の端部に配置された少なくとも１個の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し、当該突起電極が配置された辺とは異なる辺を経由して前記素子搭載領域外に引き出されていることを特徴とする配線基板。
【請求項２】
前記導体配線が前記素子搭載領域を通過した後に経由する辺の端部において、前記導体配線上に補助突起電極が形成されている請求項１に記載の配線基板。
【請求項３】
前記素子搭載領域の対向する第１および第２の辺の端部に各々複数の前記突起電極が配置され、前記第１および第２の辺に配置された前記突起電極のうちの少なくとも１個に対応する前記導体配線は、前記素子搭載領域を通過し、前記第１および第２の辺とは異なる第３の辺を経由して前記素子搭載領域外に引き出されている請求項１または２に記載の配線基板。
【請求項４】
前記素子搭載領域の対向する２辺の端部に各々複数の前記突起電極が配置され、前記２辺に配置された前記突起電極のうちの少なくとも１個に対応する前記導体配線は、前記素子搭載領域を通過し、当該突起電極の配置された辺に対向する他方の辺を経由して前記素子搭載領域外に引き出されている請求項１または２に記載の配線基板。
【請求項５】
前記素子搭載領域の４辺の端部以外の内部領域において、前記素子搭載領域を通過する前記導体配線上に内部突起電極が配置された請求項１〜４のいずれか１項に記載の配線基板。
【請求項６】
前記素子搭載領域の中央線に対して、前記突起電極が形成された前記導体配線と対称になるように配置されたダミーの導体配線を有する請求項１〜５のいずれか１項に記載の配線基板。
【請求項７】
２個以上の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し、前記素子搭載領域における当該突起電極が配置された辺とは異なる辺を経由して前記素子搭載領域外に引き出されている請求項１〜６のいずれか１項に記載の配線基板。
【請求項８】
前記素子搭載領域において前記導体配線が占有する面積比率が３０％以上である請求項１〜７のいずれか１項に記載の配線基板。
【請求項９】
前記素子搭載領域を通過して前記素子搭載領域外に引き出される前記導体配線以外の前記導体配線における前記素子搭載領域内の端部が、前記突起電極から突出するように、前記突起電極が配置されている請求項１〜８のいずれか１項に記載の配線基板。
【請求項１０】
可撓性絶縁性の基材、前記基材上に設けられた複数本の導体配線、および前記各導体配線上に各々形成された複数個の突起電極を有する配線基板と、
前記配線基板上に搭載され前記各突起電極に電極パッドを接合することにより実装された半導体素子とを備え、
前記突起電極は、前記半導体素子が搭載された素子搭載領域の少なくとも２辺の端部において前記各導体配線上に配置された半導体装置において、
前記２辺の端部に配置された少なくとも１個の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し、当該突起電極が配置された辺とは異なる辺を経由して前記素子搭載領域外に引き出されていることを特徴とする半導体装置。
【請求項１１】
前記導体配線が前記素子搭載領域を通過した後に経由する辺の端部において、前記導体配線上に補助突起電極が形成されている請求項１０に記載の半導体装置。
【請求項１２】
前記補助突起電極は、前記電極パッドと電気的に接続されていない請求項１１に記載の半導体装置。
【請求項１３】
前記半導体素子は、前記補助突起電極と対向する位置に電極バッドを有し、少なくとも一部の前記電極パッドの表面の全面を覆うように絶縁層が形成されている請求項１２に記載の半導体装置。
【請求項１４】
前記半導体素子は、前記補助突起電極と対向する位置に電極バッドを有さない請求項１２に記載の半導体装置。
【請求項１５】
前記素子搭載領域の対向する第１および第２の辺の端部に各々複数の前記突起電極が配置され、前記第１の辺の端部に配置された一部の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し前記第２の辺を経由して前記素子搭載領域外に引き出されており、
前記第１の辺から前記第２の辺を経由して引き出される前記導体配線、および当該導体配線に隣接し前記第２の辺の端部の前記突起電極から同辺を経由して引き出される前記導体配線にそれぞれ対応する前記電極パッドには、前記半導体素子による信号処理に関わる電気信号が順番に並ぶように割り当てられている請求項１０に記載の半導体装置。
【請求項１６】
前記素子搭載領域の４辺の端部以外の内部領域において、前記素子搭載領域を通過する前記導体配線上に内部突起電極が配置された請求項１０〜１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記素子搭載領域の中央線に対して、前記突起電極が形成された前記導体配線と対称になるように配置されたダミーの導体配線を有する請求項１０〜１６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テープキャリア基板のように、柔軟な絶縁性の基材上に導体配線を設けて構成された配線基板、およびそれを用いた半導体装置に関する。
【背景技術】
【０００２】
テープキャリア基板を使用したパッケージモジュールの一種として、ＣＯＦ（Chip On Film）が知られている。ＣＯＦは、柔軟な絶縁性のテープキャリア基板の上に半導体素子が搭載され、樹脂で封止することにより搭載部が保護された構造を有する。テープキャリア基板は、主たる要素として、絶縁性のフィルム基材とその面上に形成された多数本の導体配線を含む。フィルム基材としては一般的にポリイミドが、導体配線としては銅が使用される。必要に応じて導体配線上には、金属めっき被膜および絶縁樹脂であるソルダーレジストの層が形成される。
【０００３】
ＣＯＦの主要な用途は、液晶パネル等の表示パネル駆動用ドライバーの実装である。その場合、テープキャリア基板上の導体配線は、出力信号用外部端子を形成する第１群と、入力信号用外部端子を形成する第２群に分けて配置され、両群の導体配線間に半導体素子が実装される。テープキャリア基板上の導体配線と半導体素子上の電極パッドは、突起電極を介して接続される。出力信号用外部端子を形成する一方の群の導体配線は、表示パネルの周縁部に形成された電極に接続され、入力信号用外部端子を形成する他方の群の導体配線は、マザー基板の端子に接続される。
【０００４】
上述のようなテープキャリア基板を使用したパッケージモジュールの一例が、特許文献１に記載されている。特許文献１に記載された半導体装置について、図７を参照して説明する。図７において、１は半導体素子であり、半導体素子１の上面には、図における上下の辺の端部に、それぞれ複数の電極パッド２が形成されている。可撓性絶縁性の基材３、導体配線４、および突起電極５により配線基板が形成され、この配線基板上に半導体素子１が実装されている。この図では、半導体素子１の上に配線基板が載置された状態に示されており、従って、基材３の下側に導体配線４および突起電極５が位置している。但し、表示の煩雑さを避けるため、基材３を一点鎖線により描き、他の要素が透視された状態に示されている。
【０００５】
半導体素子１が載置された素子搭載領域の内部に、インナーリード１４による配線が設けられている。インナーリード１４により、半導体素子１の一部の電極パッド２どうしが電気的に接続されている。すなわち、半導体素子１と対向した領域にインナーリード１４が形成され、半導体素子１の電極パッド２どうしがこのインナーリード１４によって、突起電極５を介して電気的に接続される。これにより、半導体素子１の電極どうしを接続するために半導体素子１内に形成される配線数の増加を抑制することができる。
【特許文献１】特開２００２−２７０６４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
テープキャリア基板を使用したパッケージモジュールは、例えば液晶表示パネルに用いられる場合、上述のように、図７の素子搭載領域における上下の一方の辺の端部に配置された突起電極５を入力信号用とし、他方の端部に配置された突起電極５を出力信号用として、各導体配線４が、表示パネルおよびマザー基板にそれぞれ接続される。従って、半導体素子１内での電極の配置も、配線基板上でのそのような導体配線４の引き出しの向きに対応する。
【０００７】
ところが、半導体素子１内での配線密度は、入力側と出力側で大きく相違する。そのため、半導体素子１の電極パッド２からの引き出し配線のための突起電極５の配置は、半導体素子１内の電極密度に応じて、素子搭載領域の辺によって異ならせることが望ましい。しかし、上述のような導体配線４の引き出しの向きとの対応、および突起電極５の効率的な配置分布を考慮すると、半導体素子１内での電極配置に適合した自由な配線を施すことは困難であった。
【０００８】
本発明は、素子搭載領域の端部に配置された突起電極から導体配線を素子搭載領域外に引き出すための、配線の自由度を向上させることが可能な配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の配線基板は、可撓性絶縁性の基材と、前記基材上に設けられた複数本の導体配線と、前記各導体配線上に各々形成された複数個の突起電極とを備え、電極パッドを有する半導体素子を前記突起電極上に搭載して前記電極パッドと前記各突起電極とを接合することにより前記半導体素子が実装されるように構成され、前記突起電極は、前記半導体素子が搭載されるべき素子搭載領域の少なくとも２辺の端部において前記各導体配線上に配置される。上記課題を解決するために、前記２辺の端部に配置された少なくとも１個の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し、当該突起電極が配置された辺とは異なる辺を経由して前記素子搭載領域外に引き出されていることを特徴とする。
【００１０】
本発明の半導体装置は、可撓性絶縁性の基材、前記基材上に設けられた複数本の導体配線、および前記各導体配線上に各々形成された複数個の突起電極を有する配線基板と、前記配線基板上に搭載され前記各突起電極に電極パッドを接合することにより実装された半導体素子とを備える。前記突起電極は、前記半導体素子が搭載された素子搭載領域の少なくとも２辺の端部において前記各導体配線上に配置される。前記２辺の端部に配置された少なくとも１個の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し、当該突起電極が配置された辺とは異なる辺を経由して前記素子搭載領域外に引き出されている。
【発明の効果】
【００１１】
本発明の構成によれば、素子搭載領域の２辺の端部に配置された突起電極から、導体配線が素子搭載領域を通過し、当該突起電極が配置された辺とは異なる辺を経由して素子搭載領域外に引き出されることにより、半導体素子内での電極分布の粗密に起因する導体配線の配置密度のアンバランスが緩和され、効率的な配線を高い自由度をもって構成することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の配線基板は、前記導体配線が前記素子搭載領域を通過した後に経由する辺の端部において、前記導体配線上に補助突起電極が形成されていることが好ましい。
【００１３】
また、前記素子搭載領域の対向する第１および第２の辺の端部に各々複数の前記突起電極が配置され、前記第１および第２の辺に配置された前記突起電極のうちの少なくとも１個に対応する前記導体配線は、前記素子搭載領域を通過し、前記第１および第２の辺とは異なる第３の辺を経由して前記素子搭載領域外に引き出されている構成とすることができる。
【００１４】
また、前記素子搭載領域の対向する２辺の端部に各々複数の前記突起電極が配置され、前記２辺に配置された前記突起電極のうちの少なくとも１個に対応する前記導体配線は、前記素子搭載領域を通過し、当該突起電極の配置された辺に対向する他方の辺を経由して前記素子搭載領域外に引き出されている構成とすることができる。
【００１５】
また、好ましくは、前記素子搭載領域の４辺の端部以外の内部領域において、前記素子搭載領域を通過する前記導体配線上に内部突起電極が配置される。
【００１６】
また、好ましくは、前記素子搭載領域の中央線に対して、前記突起電極が形成された前記導体配線と対称になるように配置されたダミーの導体配線を有する。
【００１７】
２個以上の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し、前記素子搭載領域における当該突起電極が配置された辺とは異なる辺を経由して前記素子搭載領域外に引き出されている構成とすることができる。
【００１８】
好ましくは、前記素子搭載領域において前記導体配線が占有する面積比率が３０％以上である。
【００１９】
また、好ましくは、前記素子搭載領域を通過して前記素子搭載領域外に引き出される前記導体配線以外の前記導体配線における前記素子搭載領域内の端部が、前記突起電極から突出するように、前記突起電極が配置されている。
【００２０】
本発明の半導体装置は、前記導体配線が前記素子搭載領域を通過した後に経由する辺の端部において、前記導体配線上に補助突起電極が形成されていることが好ましい。
【００２１】
本発明の半導体装置において、前記補助突起電極は、前記電極パッドと電気的に接続されていない構成とすることができる。
【００２２】
また、前記半導体素子は、前記補助突起電極と対向する位置に電極バッドを有し、少なくとも一部の前記電極パッドの表面の全面を覆うように絶縁層が形成されている構成とすることができる。
【００２３】
あるいは、前記半導体素子は、前記補助突起電極と対向する位置に電極バッドを有さない構成とすることができる。
【００２４】
あるいは、前記素子搭載領域の対向する第１および第２の辺の端部に各々複数の前記突起電極が配置され、前記第１の辺の端部に配置された一部の前記突起電極に対応する前記導体配線が、前記素子搭載領域を通過し前記第２の辺を経由して前記素子搭載領域外に引き出されており、前記第１の辺から前記第２の辺を経由して引き出される前記導体配線、および当該導体配線に隣接し前記第２の辺の端部の前記突起電極から同辺を経由して引き出される前記導体配線にそれぞれ対応する前記電極パッドには、前記半導体素子による信号処理に関わる電気信号が順番に並ぶように割り当てられている構成とすることができる。
【００２５】
好ましくは、前記素子搭載領域の４辺の端部以外の内部領域において、前記素子搭載領域を通過する前記導体配線上に内部突起電極が配置される。
【００２６】
あるいは、前記素子搭載領域の中央線に対して、前記突起電極が形成された前記導体配線と対称になるように配置されたダミーの導体配線を有する構成とする。
【００２７】
以下に、本発明の実施の形態について、図面を参照して説明する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置を示す平面図である。この図において、１は半導体素子であり、半導体素子１の上面には、図における上下の辺の端部に、それぞれ複数の電極パッド２が形成されている。可撓性絶縁性の基材３、導体配線４、および突起電極５により配線基板が形成され、この配線基板上に半導体素子１が実装されている。この図では、半導体素子１の上に配線基板が載置された状態に示されており、従って、基材３の下側に導体配線４および突起電極５が位置している。但し、表示の煩雑さを避けるため、基材３を一点鎖線により描き、他の要素が透視された状態に示されている。他の実施の形態の図も同様である。
【００２９】
配線基板の基材３上に、複数本の導体配線４が整列して設けられている。この実施の形態では、複数の導体配線４は、図の上側の群と、下側の群に分割され、間隔を設けて配置されている。上側および下側の群の導体配線４の内側端部に、それぞれ突起電極５が設けられている。基材３としては、例えばポリイミドを用い、導体配線４および突起電極５としては、例えば銅を用いることができる。ポリイミドからなる基材３の厚さは、例えば４０μｍ程度、導体配線４の厚さは、例えば８μｍ程度である。導体配線４における素子搭載領域内の端部は、突起電極５から突出している。このように突起電極５を配置することにより、導体配線４の端部に対する位置あわせが容易で、安定した接合状態を得ることができる。
【００３０】
半導体素子１の電極パッド２と、配線基板の突起電極５とは、互いに対向するように配置されている。すなわち突起電極５は、半導体素子１が搭載されるべき素子搭載領域の２辺の端部において各導体配線３上に配置されている。配線基板上に半導体素子１を搭載し、各突起電極５と電極パッド２を接合することにより半導体素子１が実装されている。なお、図示は省略されているが、半導体素子１と基材３との間には封止樹脂が充填される。
【００３１】
さらに、素子搭載領域の２辺の端部に配置された突起電極５の群のうち、上側の端部に配置された３個の突起電極５ａに対応する導体配線４ａは、１本の導体配線６に結合されて素子搭載領域を通過し、突起電極５ａが配置された辺とは異なる右辺を経由して、素子搭載領域外に引き出されている。この様にして素子搭載領域外に導体配線４を引き出す構成は、１個の突起電極５に対して適用しても、複数の突起電極５に対して適用してもよい。導体配線６が素子搭載領域を通過した後に経由する右辺の端部においては、導体配線６上に補助突起電極７が形成されている。補助突起電極７は、後述する３種の態様のいずれかにより、半導体素子と接合されている。
【００３２】
以上のように突起電極５からの導体配線４を素子搭載領域外に導出する配線構造を用いることにより、半導体素子内での電極分布の粗密に起因する導体配線の配置密度のアンバランスを緩和して、効率的な配線を自由に構成することが可能となる。
【００３３】
また、導体配線６が素子搭載領域を通過した後に経由する辺の端部において、導体配線６上に補助突起電極７が配置されることにより、基材３に対する半導体素子１の接合強度が均一になる。さらに、半導体素子１を導体配線６から離間させた状態を確実に維持する効果が得られる。
【００３４】
（実施の形態２）
図２は、本発明の実施の形態２における半導体装置を示す平面図である。この実施の形態においても図１の場合と同様に、素子搭載領域の端部に配置された突起電極５ｂに対応する導体配線４ｂが、素子搭載領域を通過し右辺を経由して、素子搭載領域外に引き出されている。また、導体配線４ｂが素子搭載領域を通過した後に経由する右辺の端部において、導体配線４ｂ上には、補助突起電極７が形成されている。但し、本実施の形態においては、１本の導体配線４ｂが、突起電極５ｂおよび補助突起電極７と１対１に対応している。
【００３５】
また、突起電極５ｃに対応する導体配線４ｃには、素子搭載領域の４辺の端部以外の内部領域において、内部突起電極８が配置されている。内部突起電極８は、補助突起電極７と同様に、半導体素子１の接合強度を増大させ、内部領域において導体配線４ｃから半導体素子１の対向面を離間させた状態を確実に維持するために設けられる。
【００３６】
左辺に示されるように、補助突起電極が形成されていない導体配線４ｄが引き出される構成とすることもできる。
【００３７】
（実施の形態３）
図３は、本発明の実施の形態３における半導体装置の一例を示す平面図である。本実施の形態においては、素子搭載領域の対向する２辺の端部に各々、複数の突起電極５が配置されている。２辺に配置された一群の突起電極５のうち、上辺に配置された突起電極５ｄに対応する導体配線４ｅは、素子搭載領域を通過し、当該突起電極５ｄの配置された辺の他方の辺である下辺を経由して、素子搭載領域外に引き出されている。
【００３８】
このように配線することにより、例えば液晶パネルの駆動に用いる半導体素子を実装した半導体装置の場合には、半導体素子１内の電極分布密度の粗密による影響を緩和して、導体配線４の配置密度のアンバランスを緩和する効果が大きい。また、補助突起電極７の配置により半導体素子１の接合強度を向上させる効果も大きい。
【００３９】
図４は、本実施の形態の他の適用例を示す平面図である。図３の例と同様、素子搭載領域の対向する上下の辺の端部に各々複数の突起電極５が配置され、上辺の端部に配置された一部の突起電極５ｅに対応する導体配線４ｆが、素子搭載領域を通過し下辺を経由して素子搭載領域外に引き出されている。上辺から下辺を経由して引き出される導体配線４ｆと、導体配線４ｆに隣接し下辺の端部に配置された突起電極５に対応する導体配線４については、それぞれ対応する電極パッド２に対して、半導体素子１による信号処理に関わる電気信号が、図中のａ〜ｉのように順番に並べて割当てられる。
【００４０】
（実施の形態４）
図５は、本発明の実施の形態４における半導体装置を示す平面図である。図５において、導体配線４ｇおよび補助突起電極７は、上述の実施の形態と同様、下辺の群の突起電極５ｆから、右辺を経由して素子搭載領域外へ引き出され、配線の自由度を高める要素として用いられている。また、導体配線４ｈも、補助突起電極は形成されていないが同様である。
【００４１】
一方、突起電極５が全く形成されていないダミー導体配線９ａ〜９ｆが、素子搭載領域の左辺および中央部に配置されている。ダミー導体配線９ａ〜９ｆは、素子搭載領域の中央線Ｃｖ、Ｃｈに対して、突起電極５が形成された導体配線４と対称になるように配置されている。
【００４２】
ダミー導体配線９ａ〜９ｆは、次のような機能を有する。すなわち、図示は省略されているが、半導体素子１と基材３の間に封止樹脂が充填される際の熱履歴に起因する、封止樹脂による封止時の熱応力を分散させることである。ポリイミドからなる基材３の厚さが４０μｍ程度と薄いので、熱応力に対して歪みを発生し易い。従って、基材３上の導体配線４の分布が不均一であると、不均一な歪みを発生し、突起電極５との接合や、表示パネルやマザー基板との接続に問題を生じる。従って、ダミー導体配線９ａ〜９ｆにより、基材３上の配線分布を均一化してストレスのバランスをとり、不均一な歪みを緩和することにより、そのような問題を解消する作用を得ている。
【００４３】
配線基板の剛性を十分に確保して熱応力によるストレスを緩和するために、素子搭載領域において導体配線４及びダミー導体配線９が占有する面積比率が３０％以上になるように導体配線４及びダミー導体配線９を配置することが望ましい。
【００４４】
（実施の形態５）
図６は、本発明の実施の形態５における半導体装置の要部を示す断面図である。図６において、１０は、絶縁層である。この図には、半導体素子１の電極パッド２と補助突起電極７との接合関係について、３種類の状態１１〜１３が示されている。
【００４５】
状態１１においては、補助突起電極７に対向する位置に電極パッド２が設けられているが、電極パッド２は絶縁層１０で覆われている。従って、補助突起電極７は半導体素子１における電気信号の送受には寄与しない。状態１２においては、補助突起電極７と電極パッド２が接続されている。従って、補助突起電極７は半導体素子１における電気信号の送受には寄与する。状態１３においては、補助突起電極７に対向する位置に電極パッドが設けられていない。
【００４６】
以上のとおり、状態１１，１３においては、補助突起電極７が電極パッドと電気的に接続されていないので、電気信号の送受には関係がないが、補助突起電極７を配置することは、隣接した突起電極のピッチの間隔を等ピッチにするなどの調整を容易にして一つの突起電極にかかる接合時のストレスを軽減することができ、また、半導体素子１を導体配線４から離間させた状態を安定して保持するために効果的である。
【産業上の利用可能性】
【００４７】
本発明によれば、配線基板上の導体配線を、搭載される半導体素子に適合させて、効率的な配線を高い自由度をもって配置することができ、表示パネル駆動用ドライバー用のパッケージモジュール等に有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態１における配線基板の構造を示す平面図
【図２】本発明の実施の形態２における配線基板の構造を示す平面図
【図３】本発明の実施の形態３における配線基板の構造を示す平面図
【図４】同実施の形態における配線基板の別の構造を示す平面図
【図５】本発明の実施の形態４における配線基板の構造を示す平面図
【図６】本発明の実施の形態における半導体装置の構造を示す断面図
【図７】従来例の配線基板の構造を示す平面図
【符号の説明】
【００４９】
１    半導体素子
２    電極パッド
３    絶縁性基材
４、４ａ〜４ｈ、６  導体配線
５、５ａ〜５ｆ  突起電極
７    補助突起電極
８    内部突起電極
９    ダミー導体配線
１０  絶縁層
１１〜１３  状態
１４  インナーリード
【図１】
2006332544.tif 000003
【図２】
2006332544.tif 000004
【図３】
2006332544.tif 000005
【図４】
2006332544.tif 000006
【図５】
2006332544.tif 000007
【図６】
2006332544.tif 000008
【図７】
2006332544.tif 000009