(57)【要約】  【課題】高輝度信号の入力時における映像信号出力部でのＳＹＮＣ縮みが抑制され、正常な信号を出力することが可能な半導体集積回路を提供する。  【解決手段】  負電源電圧を発生するチャージポンプ回路３と、入力信号の平均値を０Ｖでバイアスする入力部１と、チャージポンプ回路を負極電源とする正負電源により動作し、０Ｖでバイアスされた信号を増幅して正負極性の出力信号を外部に出力する映像信号出力部２とを備える。更に、入力部に接続されたダイオードクランプ回路４を備え、入力信号の負側の電圧の最大レベルがダイオードクランプ回路によるクランプ電圧よりも低電圧である場合に、入力信号の負側の電圧の最大レベルをクランプ電圧にクランプすることにより、出力信号の負側の縮みを抑制する。【選択図】図１
2006109417.tif 000002
【特許請求の範囲】
【請求項１】
負電源電圧を発生するチャージポンプ回路と、入力信号の平均値を０Ｖでバイアスする入力部と、前記チャージポンプ回路を負極電源とする正負電源により動作し、前記０Ｖでバイアスされた信号を増幅して正負極性の出力信号を外部に出力する映像信号出力部とを備えた半導体集積回路において、
前記入力部に接続されたダイオードクランプ回路を備え、前記入力信号の負側の電圧の最大レベルが前記ダイオードクランプ回路によるクランプ電圧よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制することを特徴とする半導体集積回路。
【請求項２】
前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧が設定された請求項１に記載の半導体集積回路。
【請求項３】
前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも前記所定値分高い電圧となるように、前記クランプ電圧が設定された請求項1に記載の半導体集積回路。
【請求項４】
前記負電源電圧のピーク値を検波するピーク検波回路を備え、前記ピーク検波回路が検出する負電源電圧のピーク値に応じて、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧の設定値を制御する請求項１に記載の半導体集積回路。
【請求項５】
前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも所定値分高い電圧となるように、前記クランプ電圧の設定値が制御される請求項４に記載の半導体集積回路。
【請求項６】
前記ダイオードクランプ回路は、前記クランプ電圧を設定するための比較器を備え、前記比較器のバイアス電圧として、前記ピーク検波回路が検出する負電源電圧のピーク値に基づく電圧が供給される請求項５に記載の半導体集積回路。
【請求項７】
前記ピーク検波回路の検出出力を前記所定値高い側にレベルシフトするレベルシフト回路と、前記レベルシフト回路の出力を前記映像信号出力部のゲイン分の１にアッテネートするアッテネート回路を備え、前記アッテネート回路の出力が前記比較器のバイアス電圧として供給される請求項６に記載の半導体集積回路。
【請求項８】
前記負電源電圧が、ローパスフィルタを介して前記ピーク検波回路に供給される請求項５に記載の半導体集積回路。
【請求項９】
入力信号の平均値を０Ｖでバイアスした信号を、チャージポンプ回路を負極電源とする正負電源により動作する増幅器により増幅して正負極性の出力信号を出力する映像信号増幅方法において、
前記入力信号の平均値を０Ｖでバイアスする処理において同時に、前記入力信号の負側の電圧の最大レベルが所定値よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制することを特徴とする映像信号増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路で発生させた負電源を使用して、正負極性に出力可能な映像出力回路を有する半導体集積回路に関し、特に、負側の信号縮みを防止するための構成に関する。
【背景技術】
【０００２】
従来、映像信号のアナログ信号を出力する半導体集積回路において、正負電源を有し、０Ｖ平均で負荷を駆動する半導体集積回路が知られている。そのような半導体集積回路に関し、特許文献１号公報には、正の単一電源電圧から負電源を発生する回路を内蔵し、正負極性に信号を出力できる集積回路が記載されている。
【０００３】
一方で近年、テレビジョンのＳ端子、Ｄ端子等の入力対応による映像出力の多チャンネル化や、ポータブル製品搭載等に伴い、２．７Ｖ以下等の低電源電圧化が進んでいる。
【０００４】
また外部入力信号を受ける入力回路部を備えた半導体集積回路装置において、入力信号の制限に関する提案もされており、入力信号が半導体集積回路の基板電位よりも下がることを防止するために、クリップ回路やクランプ回路を入力部に備えた集積回路が、特許文献２に記載されている。
【０００５】
以下、負電源発生回路を内蔵し、正負極性に信号を出力可能な従来の半導体集積回路について説明する。図５は、従来例の半導体集積回路を示す回路図である。図５において、半導体集積回路１６は、抵抗１、出力アンプ２、および負電源発生チャージポンプ回路３から構成されている。半導体集積回路１６には、入力信号源２１が、入力容量２２を介して接続されている。半導体集積回路１６にはさらに、フライング容量２３、充電容量２４、負荷２５が接続されている。以上のように構成された半導体集積回路について、以下に動作を説明する。
【０００６】
まず、負電源発生チャージポンプ回路３、フライング容量２３、および充電容量２４による負電源電圧発生について説明する。負電源発生チャージポンプ回路３の各ＭＯＳトランジスタに、図６に示すようなゲート波形を入力する。φ１がＬレベル、φ２がＨレベル、φ３がＬレベルのとき、フライング容量２３はＶＤＤ−ＧＮＤ間電圧で充電される。φ１がＨレベル、φ２がＬレベル、φ３がＨレベルのとき、フライング容量２３に蓄えられた電荷は充電容量２４に受け渡される。この電荷の受け渡しを繰り返すことにより、負電圧ＶＳＳが発生する。充電容量２４に充電された負電圧ＶＳＳは、正の電源電圧を＋ＶＤＤとしたとき、電流消費がなければ理想的には−ＶＤＤとなる。
【０００７】
図７に、ＶＳＳに流れ込む直流電流とＶＳＳ電圧値の関係を示す。負電源発生チャージポンプ回路３で発生した負電圧ＶＳＳは、流入する直流電流に正比例する。またフライング容量２３や充電容量２４の実装パターン等の理想的な状態からのずれに起因する非理想分の抵抗により、流入電流Ｉに対するＶＳＳの変化(以下負電源インピーダンスと呼ぶ。Ｚ＝ΔＶＳＳ/ΔＩ)が変わる。非理想分の抵抗値が高くなるほど、負電源インピーダンスは増大し、消費電流一定の場合、ＶＳＳの絶対値は低下する。
【０００８】
次に負電源発生以外の回路動作について説明する。入力信号源２１からの入力信号（映像信号）は、入力容量２２でＤＣカットされた後、入力端子とＧＮＤ間に接続された抵抗１により平均値を０Ｖでバイアスされる。出力アンプ２は、充電容量２４に充電されたＶＳＳを負電源とし、抵抗１で０Ｖにバイアスされた信号を０Ｖ基準で増幅して負荷２５を駆動する。図８Ａに通常信号入力時の入出力ピンの信号波形の一例を示す。ここでは出力アンプ２は、コレクタ−コレクタ接続で負側にＶＳＳ−Ｖｓａｔまで出力可能なアンプとし、ゲインは６ｄＢとする。Ｖｓａｔは、出力アンプ２を構成するトランジスタのうち、ＶＳＳに接続されるＮＰＮトランジスタのコレクターエミッタ間の飽和電圧である。入力信号は０Ｖバイアスされ、出力信号も０Ｖを平均値として入力信号の２倍の振幅で出力される。
【０００９】
一例として、Ｖｓａｔ＝０．３Ｖ、ＶＤＤ＝２．５Ｖ、負電源インピーダンス２０Ω、ＶＳＳに流入する電流Ｉが１０ｍＡであれば、ＶＳＳ−Ｖｓａｔ＝−２．５Ｖ＋２０Ω×１０ｍＡ＋０．３Ｖ＝−２．０Ｖになる。０Ｖ平均のＷｈｉｔｅ１３０％の映像信号の出力ＳＹＮＣチップ電圧は約−２Ｖとなるため、信号電流による負電源電圧の上昇を無視したとき、Ｗｈｉｔｅ１３０％が正常出力できる限界値である。
【特許文献１】特開平７−１０６９６３号公報
【特許文献２】特開平５−２９９９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記の構成では、さらに高輝度の信号が入力されて、入力信号のＳＹＮＣチップ電圧のゲイン倍がＶＳＳ−Ｖｓａｔを下回るとき、出力信号のＳＹＮＣ縮みを起こす。図８Ｂに、図８Ａよりも高輝度な信号が入力された場合の入出力ピンの波形の一例を示す。０Ｖバイアスされた入力信号が、出力アンプにより２倍になって出力されるとき、出力アンプの出力ＮＰＮトランジスタの飽和により、出力信号のＳＹＮＣ部分（図８Ｂのハッチング部）が縮んでしまう。このＳＹＮＣ縮みの現象は、テレビジョン側で映像信号の同期が取れなくなる原因となる恐れがある。
【００１１】
一方近年の傾向から、低電源電圧化や、映像出力の多チャンネル化による複数出力アンプ動作により消費電流Ｉが増大すること、また実装パターンの差異により非理想分の抵抗値が高くなること等により、ＶＳＳを想定される映像信号に対し十分低い電圧値にできなくなることが大いに発生し得る。従って、映像信号を出力する半導体集積回路において、ＳＹＮＣ縮みの防止が重要な課題になる。
【００１２】
本発明は上記従来の課題を解決するものであり、高輝度信号の入力時における出力アンプでのＳＹＮＣ縮みが抑制され、正常な信号を出力することが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の半導体集積回路は、負電源電圧を発生するチャージポンプ回路と、入力信号の平均値を０Ｖでバイアスする入力部と、前記チャージポンプ回路を負極電源とする正負電源により動作し、前記０Ｖでバイアスされた信号を増幅して正負極性の出力信号を外部に出力する映像信号出力部とを備えた基本構成を有する。上記課題を解決するために、本発明の半導体集積回路は、前記入力部に接続されたダイオードクランプ回路を備え、前記入力信号の負側の電圧の最大レベルが前記ダイオードクランプ回路によるクランプ電圧よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制する。
【００１４】
本発明の映像信号増幅方法によれば、入力信号の平均値を０Ｖでバイアスした信号を、チャージポンプ回路を負極電源とする正負電源により動作する増幅器により増幅して正負極性の出力信号を出力する。上記課題を解決するために、前記入力信号の平均値を０Ｖでバイアスする処理において同時に、前記入力信号の負側の電圧の最大レベルが所定値よりも低電圧である場合に、前記入力信号の負側の電圧の最大レベルを前記クランプ電圧にクランプすることにより、前記出力信号の負側の縮みを抑制する。
【発明の効果】
【００１５】
本発明の半導体集積回路によれば、想定される入力信号に対し十分低い負電源電圧が発生していないときでも、出力のＳＹＮＣ縮みを防止することが出来る。
【発明を実施するための最良の形態】
【００１６】
上記構成において、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧を設定することができる。
【００１７】
好ましくは、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも前記所定値分高い電圧となるように、前記クランプ電圧が設定される。
【００１８】
また好ましくは、前記負電源電圧のピーク値を検波するピーク検波回路を備え、前記ピーク検波回路が検出する負電源電圧のピーク値に応じて、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記映像信号出力部により負側に正常出力可能な最低電圧以上であるように、前記クランプ電圧の設定値を制御する。
【００１９】
この構成において好ましくは、前記クランプ電圧を前記映像信号出力部のゲイン倍した電圧値が、前記負電源電圧よりも所定値分高い電圧となるように、前記クランプ電圧の設定値が制御される。
【００２０】
前記ダイオードクランプ回路は、前記クランプ電圧を設定するための比較器を備え、前記比較器のバイアス電圧として、前記ピーク検波回路が検出する負電源電圧のピーク値に基づく電圧が供給される構成とすることができる。
【００２１】
この構成において、前記ピーク検波回路の検出出力を前記所定値高い側にレベルシフトするレベルシフト回路と、前記レベルシフト回路の出力を前記映像信号出力部のゲイン分の１にアッテネートするアッテネート回路を備え、前記アッテネート回路の出力が前記比較器のバイアス電圧として供給される構成とすることができる。
【００２２】
前記負電源電圧が、ローパスフィルタを介して前記ピーク検波回路に供給される構成とすることが好ましい。
【００２３】
以下、本発明の実施形態における半導体集積回路について、図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態における半導体集積回路の構成を示す回路図である。図５に示した従来例を構成する要素と同一の要素については、同一の参照符号を付して、説明を簡略化する。
【００２５】
図１において、半導体集積回路１０は、抵抗１、出力アンプ２、負電源発生チャージポンプ回路３、およびダイオードクランプ回路４から構成されている。
【００２６】
負電源発生チャージポンプ回路３、フライング容量２３、および充電容量２４による負電源電圧発生の動作は、図５に示した従来例と同様である。抵抗１による入力部の動作、および出力アンプ２による出力部の動作も、図５に示した従来例と同様である。本実施の形態は、入力部にダイオードクランプ回路４を設けたことが、従来例と相違する。ダイオードクランプ回路４は、ＮＰＮトランジスタ１１、およびＮＰＮトランジスタ１１のベース電圧を供給する基準電圧源１２からなる。基準電圧源１２により決定されるベース‐エミッタ間電圧が、クランプ電圧となる。
【００２７】
この半導体集積回路１０の動作について、ダイオードクランプ回路４の動作を中心として説明する。なお、電圧値等の設定については、図５に示した従来例と同様の場合を例として説明する。
【００２８】
入力信号源２１からの入力信号は、入力容量２２でＤＣカットされた後、入力端子とＧＮＤ間に接続された抵抗１により平均値を０Ｖでバイアスされる。入力信号を０ＶバイアスしたときのＳＹＮＣチップ電圧が、ダイオードクランプ回路４のクランプ電圧以上であれば、０Ｖでバイアスされた入力信号は、そのまま出力アンプ２に入力される。出力アンプ２は、図５の従来例と同じように、０Ｖにバイアスされた信号を０Ｖ基準で増幅し、映像信号出力部として負荷２５を駆動する。
【００２９】
入力信号を０ＶにバイアスしたときのＳＹＮＣチップ電圧がクランプ電圧以下になっているときは、ダイオードクランプ回路４により入力容量２２が充電され、入力ピンのＳＹＮＣチップ電圧は、クランプ電圧値にクランプされる。このクランプにより入力信号の平均値は０Ｖよりも高くなる。出力アンプ２は、ダイオードクランプ回路４でクランプされた信号を、０Ｖ基準で増幅し負荷２５を駆動する。
【００３０】
クランプ電圧は、電源電圧変動や、実装パターンの差異による負電源インピーダンスのバラツキ、ＶＳＳに流入する回路電流のバラツキを考慮して、クランプ電圧を出力アンプ２のゲイン倍した電圧値が、ＶＳＳ−Ｖｓａｔ以上になるように設定される。
【００３１】
図２Ａに、通常レベル信号の入力時の、入出力ピンの信号波形の一例を示す。入力信号は０Ｖバイアスされ、出力信号も０Ｖを平均値として、入力信号の２倍の振幅が出力される。図２Ｂに、高輝度な信号が入力され、ダイオードクランプ回路４が動作する場合の入出力ピンの波形の一例を示す。入力信号はダイオードクランプ回路４でクランプされ、ＳＹＮＣチップ電圧はクランプ電圧にクランプされる。出力アンプ２は、クランプされた入力信号を０Ｖ基準で２倍して出力する。クランプ電圧のゲイン倍がＶＳＳ−Ｖｓａｔ以上になるように設定されているので、出力信号はＳＹＮＣの縮みなく出力される。
【００３２】
このように本実施形態によれば、標準的な輝度レベルの信号ではクランプをかけず信号平均値0Vで出力し、標準以上の輝度レベルの場合や入力レベルが標準以上になったときにクランプをかけSYNC縮みを防止する。すなわち、従来例ではＳＹＮＣが縮んでしまった高輝度な信号も、ＳＹＮＣ縮みなく出力できる。
【００３３】
本実施の形態の半導体集積回路１０においては、出力ピンで２Ｖｐｐ、すなわちWhite１００％の標準的な輝度レベルの信号まではクランプをかけず、標準以上の輝度レベルの場合や入力レベルが標準以上になったときにクランプをかけるようにクランプ電圧を設計することを基本とする。
【００３４】
（第２の実施形態）
図３は、本発明の第２の実施形態における半導体集積回路の構成を示す回路図である。この半導体集積回路１３は、第１の実施形態と比べると、ダイオードクランプ回路１４の構成が変更され、更に、クランプ電圧設定回路９が設けられている。
【００３５】
すなわち、ダイオードクランプ回路１４は、図１における基準電圧源１２に代えて、比較器１５が設けられた構成を有する。クランプ電圧設定回路９は、ローパスフィルタ５、ピーク検波回路６、レベルシフト回路７、アッテネート回路８から構成される。２６はピーク検波用外付け部品である。クランプ電圧設定回路９により、負電源発生チャージポンプ回路３から供給される負電源電圧値が検出され、検出結果に応じたバイアス電圧が、ダイオードクランプ回路１４の比較器１５に供給される。比較器１５に供給されるバイアス電圧によりダイオードクランプ回路１４のクランプ電圧が決まるので、負電源電圧の変化に応じてクランプ電圧が変更されることになる。
【００３６】
この半導体集積回路１３の動作について、以下に説明をする。
【００３７】
図４に、図３の各点の電圧波形を示す。Ａ点の負電源ＶＳＳ波形は、入力信号源２１から映像信号が入力されたとき、垂直帰線期間での上昇を示している。これは、充電容量２４の容量値が十分に大きくはないので、低周波での負電源インピーダンスが、垂直帰線期間の影響が無視できない程度に大きいためである。Ａ点波形の高周波ノイズは、チャージポンプのクロックノイズが表われたものである。
【００３８】
Ｂ点の波形は、Ａ点の波形の高周波のノイズをローパスフィルタ５でカットして得られた波形である。Ｃ点の波形は、ピーク検波回路６でＢ点の波形のピーク値を保持したものであり、ほぼＤＣ値になる。Ｄ点の波形の電圧は、Ｃ点の波形の電圧値をレベルシフト回路７でＶｓａｔ分レベルシフトしたものである。Ｅ点の電圧は、アッテネート回路８でＤ点の電圧を、出力アンプ２のゲイン分の１に減衰させたものである。
【００３９】
Ｅ点の電圧は、ダイオードクランプ回路１４の比較器１５のバイアスとして入力される。それにより、入力信号の０Ｖバイアス時のＳＹＮＣチップ電圧のゲイン倍がＶＳＳ−Ｖｓａｔ以下になるとき、Ｆ点の波形に示すように、入力信号のＳＹＮＣチップ電圧は、Ｅ点の電圧でクランプがかかる。クランプされた信号に基づき、Ｇ点の電圧に示すように、出力ピン信号としては、ＶＳＳ−Ｖｓａｔでクランプされて出力される。なお上記回路は、入力信号の０Ｖバイアス時のＳＹＮＣチップ電圧のゲイン倍がＶＳＳ−Ｖｓａｔに達するぎりぎりまでは、入力信号が０Ｖバイアスで出力アンプ２に供給されるように動作する。
【００４０】
このように本実施の形態によれば、ダイオードクランプ回路１４が動作したときの出力信号のＳＹＮＣチップ電圧をＶＳＳ−Ｖｓａｔに設定して、ＳＹＮＣ縮みなしに０バイアスで動作できる信号ダイナミックレンジが広い。またＶＳＳの電圧値に基づいてクランプ電圧を設定するため、電源電圧変動や、実装パターンの差異による負電源インピーダンスのバラツキを考慮してクランプ電圧を設定する必要がなくなり、汎用性が広がる。
【産業上の利用可能性】
【００４１】
本発明の半導体集積回路によれば、想定される入力信号に対し十分低い負電源電圧が発生していないときでも、出力のＳＹＮＣ縮みを防止することが出来る。従って、チャージポンプ回路で発生させた負電源を使用し、正負出力可能な映像出力回路を有する半導体集積回路に有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態における半導体集積回路の構成を示す回路図
【図２Ａ】同半導体集積回路における通常信号入力時の入出力ピンでの信号波形図
【図２Ｂ】同半導体集積回路における高輝度信号入力時の入出力ピンでの信号波形図
【図３】本発明の第２の実施形態における半導体集積回路の構成を示す回路図
【図４】同半導体集積回路における各点の電圧波形図
【図５】従来例の半導体集積回路の構成を示す回路図
【図６】同半導体集積回路におけるチャージポンプ駆動のクロック波形を示す図
【図７】同半導体集積回路におけるＶＳＳ端子に流入する電流Ｉに対する負電圧ＶＳＳ値の関係を示す図
【図８Ａ】同半導体集積回路における通常信号入力時の入出力ピンでの信号波形図
【図８Ｂ】同半導体集積回路における高輝度信号入力時の入出力ピンでの信号波形図
【符号の説明】
【００４３】
１  抵抗
２  出力アンプ
３  負電源発生チャージポンプ回路
４  ダイオードクランプ回路
５  ローパスフィルタ
６  ピーク検波回路
７  レベルシフト回路
８  アッテネート回路
９  クランプ電圧設定回路
１０  半導体集積回路
１１  ＮＰＮトランジスタ
１２  基準電圧源
１３  半導体集積回路
１４  ダイオードクランプ回路
１５  比較器
１６  半導体集積回路
２１  入力信号源
２２  入力容量
２３  フライング容量
２４  充電容量
２５  負荷
２６  ピーク検波用外付け部品
【図１】
2006109417.tif 000003
【図２Ａ】
2006109417.tif 000004
【図２Ｂ】
2006109417.tif 000005
【図３】
2006109417.tif 000006
【図４】
2006109417.tif 000007
【図５】
2006109417.tif 000008
【図６】
2006109417.tif 000009
【図７】
2006109417.tif 000010
【図８Ａ】
2006109417.tif 000011
【図８Ｂ】
2006109417.tif 000012