(57)【要約】【課題】データ転送速度の向上を図る上で有利なメモリカードを提供する。【解決手段】メモリカード１０の複数の接片２０は第１接片２０１〜第１０接片２１０で構成されている。第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うデータ信号入出力接片であり、これら第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は前記長さ方向（コネクタへの挿入方向）と平行する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとで構成されている。【選択図】        図９
2006011725.tif 000002
【特許請求の範囲】
【請求項１】
コネクタへの挿入方向の先端部に該挿入方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に該挿入方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有するメモリカードであって、
前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記挿入方向と平行する方向に切り離された第１の接片部と、第２の接片部とで構成されている、
ことを特徴とするメモリカード。
【請求項２】
コネクタへの挿入方向の先端部に該挿入方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に該挿入方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有するメモリカードであって、
前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記挿入方向と直交する方向に切り離された第１の接片部と、第２の接片部とで構成されている、
ことを特徴とするメモリカード。
【請求項３】
前記第１の接片部と第２の接片部とは、前記挿入方向に延在する隙間により切り離されていることを特徴とする請求項１記載のメモリカード。
【請求項４】
前記第１の接片部と第２の接片部とは、前記挿入方向と直交する方向に延在する隙間により切り離されていることを特徴とする請求項２記載のメモリカード。
【請求項５】
前記第１の接片部と第２の接片部とは、前記挿入方向と直交する方向に対して斜めに延在する隙間により切り離されている請求項２記載のメモリカード。
【請求項６】
前記メモリカードは、上ケースと、下ケースと、これら上ケースと下ケースにより挟まれたプリント基板とを備え、前記プリント基板は絶縁基板を含んで構成され、前記接片は、前記絶縁基板が前記下ケースに臨む面に設けられていることを特徴とする請求項１または２記載のメモリカード。
【請求項７】
前記第１の接片部と第２の接片部とが設けられた接片は、データ信号送受用の接片であることを特徴とする請求項１または２記載のメモリカード。
【請求項８】
前記複数の接片のうちの少なくとも２つの接片はグランド用の接片であり、これらグランド用接片の前記挿入方向の端部は他の接片よりも前記挿入方向に突出していることを特徴とする請求項１または２記載のメモリカード。
【請求項９】
メモリカードが挿入される挿入口に臨ませて前記メモリカードの複数の仕切り壁の間の接片にそれぞれ接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられたコネクタであって、
前記複数の仕切り壁の間の接片のうちの少なくとも１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記１つの接片の前記挿入方向と直交する方向に間隔をおいた２箇所に接触可能な２つの接続端子が設けられている、
ことを特徴とするコネクタ。
【請求項１０】
長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有し、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記長さ方向と平行する方向に切り離された第１の接片部と、第２の接片部とで構成されたメモリカードが挿入されるコネクタであって、
前記メモリカードが前記長さ方向に沿って挿入される挿入口に臨ませて前記メモリカードの複数の接片のうち前記１つの接片を除く残りの接片のそれぞれに接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられ、
前記１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記第１の接片部と、第２の接片部に接触可能な２つの接続端子が設けられている、
ことを特徴とするコネクタ。
【請求項１１】
メモリカードが挿入される挿入口に臨ませて前記メモリカードの複数の仕切り壁の間の接片にそれぞれ弾接可能な複数の接続端子が前記挿入方向と直交する方向に並べられたコネクタであって、
前記複数の仕切り壁の間の接片のうちの少なくとも１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記１つの接片の前記挿入方向に間隔をおいた２箇所に接触可能な２つの接続端子が設けられている、
ことを特徴とするコネクタ。
【請求項１２】
長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有し、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記長さ方向に切り離された第１の接片部と、第２の接片部とで構成されたメモリカードが挿入されるコネクタであって、
前記メモリカードが前記長さ方向に沿って挿入される挿入口に臨ませて前記メモリカードの複数の接片のうち前記１つの接片を除く残りの接片のそれぞれに接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられ、
前記１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記第１の接片部と第２の接片部に接触可能な２つの接続端子が設けられている、
ことを特徴とするコネクタ。
【請求項１３】
長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有し、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記長さ方向に切り離された第１の接片部と、第２の接片部とで構成されたメモリカードが挿入されるコネクタであって、
前記メモリカードが前記長さ方向に沿って挿入される挿入口に臨ませて前記メモリカードの複数の接片のうち前記１つの接片を除く残りの接片のそれぞれに接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられ、
前記１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記第１の接片部と第２の接片部に接触可能な２つの接続端子が設けられ、
前記挿入口の近傍箇所に、挿入されるメモリカードの凸部に係合して揺動する退避レバーが設けられ、
前記退避レバーに連結されて前記挿入方向と直交する方向に延在し前記退避レバーの揺動に追従して変位することで前記２つの端子のうちの前記挿入方向の先端に位置する端子に係合し該端子を前記接片から離れる方向に移動させる軸状部材が設けられている、
ことを特徴とするコネクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリカードおよびメモリカード用のコネクタに関する。
【背景技術】
【０００２】
データの書き換えが可能なメモリチップを有し、このメモリチップにデータを書き込みあるいはメモリチップからデータを読み出しあるいはメモリチップにデータを書き込みおよび読み出すメモリカードが提供されている（例えば特許文献１参照）。
このようなメモリカードは、外部装置、例えばパーソナルコンピュータに装着されてデータの記録あるいは再生を行うために用いられ、前記外部装置との間でデータ信号や制御信号、電源などを授受するための複数の接片を備えている。
【０００３】
図２８は従来のメモリカードにおける複数の接片に割り当てられる各信号の説明図である。従来のメモリカードＡ、Ｂは何れも第１接片〜第１０接片の１０個の接片を有している点は共通であるが、外部装置と授受するデータ信号の仕様は互いに異なっている。
（メモリカードＡの場合）
第１接片、第１０接片はグランドレベル（Ｖｓｓ）に接続されるＧｒｏｕｎｄ接片である。
第２接片はバスステート信号ＢＳが入力される接片である。
第３接片、第９接片は電源Ｖｃｃが入力される電源入力接片である。
第４接片はシリアル形式のデータ信号ＳＤＩＯの入出力を行うデータ信号入出力接片である。
第５接片、第７接片は信号の割り当てが未定であるＲｅｓｅｒｖｅｄ接片である。
第６接片は挿抜検出接片であり、前記外部装置がメモリカードの挿抜検出のために使用するＩＮＳ信号を授受するものであり、データ通信には使われない。
第８接片はクロック信号ＳＣＬＫが入力されるクロック入力接片であり、前記バスステート信号ＢＳおよびデータ信号ＳＤＩＯはこのクロック信号ＳＣＬＫに同期して通信される。
【０００４】
（メモリカードＢの場合）
第１接片、第１０接片はグランドレベル（Ｖｓｓ）に接続されるＧｒｏｕｎｄ接片である。
第３接片、第４接片、第５接片、第７接片は、データ信号ＳＩＤＯ０〜ＳＩＤＯ４の入出力を行うデータ信号入出力接片である。なお、パラレルインターフェースモードの時には４ビットのデータ信号ＳＩＤＯ０〜ＳＩＤＯ４の全てがデータ信号入出力接片として用いられる。また、シリアルインターフェースモードの時は、第４接片のみがシリアル形式のデータ信号ＳＤＩＯのデータ信号入出力接片として使われ、第３接片、第５接片、第７接片（データ信号ＳＤＩＯ１、ＳＤＩＯ２、ＳＤＩＯ３）は使用されない。。
第２接片はデータ信号ＳＩＤＯ０〜ＳＩＤＯ４で通信されるデータの区切りを示すバスステート信号ＢＳが入力される接片である。
第８接片はクロック信号ＳＣＬＫが入力されるクロック入力接片であり、前記バスステート信号ＢＳおよびデータ信号ＳＤＩＯ、ＳＩＤＯ０〜ＳＩＤＯ４はこのクロック信号ＳＣＬＫに同期して通信される。
第９接片は電源Ｖｃｃが入力される電源入力接片である。
第６接片は挿抜検出接片であり、前記外部装置がメモリカードの挿抜検出のために使用するＩＮＳ信号を授受するものであり、データ通信には使われない。
【特許文献１】特開２００３‐１７８２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２８に示すように、メモリカードＡではデータをシリアル転送しているため、データ転送速度には限界があった。そのため、データ転送速度の向上を図るためにメモリカードＢではデータ転送を４ビットパラレル転送で行えるようにした。
しかしながら、近年、メモリカードは、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置に装着されて高画質で大容量の静止画データや動画データを記録あるいは再生するために用いられたり、あるいは、音響装置に装着されて大容量のオーディオデータを記録あるいは再生するために用いられてきている。
例えば、撮像装置の場合、データ転送速度が遅いと、シャッタを操作してからメモリカードに画像データが格納されるまでに時間を要するため操作性を向上させる上で不利があり、メモリカードの前段にデータ転送速度が高速なバッファメモリを設けるといったコストがかさむ対策が必要であった。
このような背景からメモリカードのデータ速度はより一層の高速化が求められるようになってきている。
一方、メモリカードのデータ転送速度（データ転送レート）を上げるには、転送クロックの高速化という方法があるが、従来のメモリカードＢにおける転送クロックは例えばすでに４０ＭＨｚに達しており、この転送クロックをさらに高い周波数にするには、従来のメモリカードＢの伝送路を大幅に見直す必要がありメモリカードのコストアップが避けられないという問題がある。
また、データ転送速度を向上させた新規なメモリカードを提供する場合には従来のメモリカードとの互換性を保持することが必要である。
本発明はこのような事情に鑑みなされたものであり、その目的は、従来のメモリカードとの互換性を保持しつつデータ転送速度の向上を図る上で有利なメモリカードを提供することにある。また、本発明の目的は、そのようなメモリカードが装着されるコネクタを提供することにある。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明のメモリカードは、コネクタへの挿入方向の先端部に該挿入方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に該挿入方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有するメモリカードであって、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記挿入方向と平行する方向に切り離された第１の接片部と、第２の接片部とで構成されていることを特徴とする。
また、本発明は、コネクタへの挿入方向の先端部に該挿入方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に該挿入方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有するメモリカードであって、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記挿入方向と直交する方向に切り離された第１の接片部と、第２の接片部とで構成されていることを特徴とする。
また、本発明は、メモリカードが挿入される挿入口に臨ませて前記メモリカードの複数の仕切り壁の間の接片にそれぞれ接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられたコネクタであって、前記複数の仕切り壁の間の接片のうちの少なくとも１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記１つの接片の前記挿入方向と直交する方向に間隔をおいた２箇所に接触可能な２つの接続端子が設けられていることを特徴とする。
また、本発明は、長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有し、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記長さ方向と平行する方向に切り離された第１の接片部と、第２の接片部とで構成されたメモリカードが挿入されるコネクタであって、前記メモリカードが前記長さ方向に沿って挿入される挿入口に臨ませて前記メモリカードの複数の接片のうち前記１つの接片を除く残りの接片のそれぞれに接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられ、前記１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記第１の接片部と、第２の接片部に接触可能な２つの接続端子が設けられていることを特徴とする。
また、本発明は、メモリカードが挿入される挿入口に臨ませて前記メモリカードの複数の仕切り壁の間の接片にそれぞれ弾接可能な複数の接続端子が前記挿入方向と直交する方向に並べられたコネクタであって、前記複数の仕切り壁の間の接片のうちの少なくとも１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記１つの接片の前記挿入方向に間隔をおいた２箇所に接触可能な２つの接続端子が設けられていることを特徴とする。
また、本発明は、長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有し、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記長さ方向に切り離された第１の接片部と、第２の接片部とで構成されたメモリカードが挿入されるコネクタであって、前記メモリカードが前記長さ方向に沿って挿入される挿入口に臨ませて前記メモリカードの複数の接片のうち前記１つの接片を除く残りの接片のそれぞれに接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられ、前記１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記第１の接片部と第２の接片部に接触可能な２つの接続端子が設けられていることを特徴とする。
また、本発明は、長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片を仕切る仕切り壁とを有し、前記隣り合う仕切り壁の間の接片のうち少なくとも１つの接片は、前記長さ方向に切り離された第１の接片部と、第２の接片部とで構成されたメモリカードが挿入されるコネクタであって、前記メモリカードが前記長さ方向に沿って挿入される挿入口に臨ませて前記メモリカードの複数の接片のうち前記１つの接片を除く残りの接片のそれぞれに接触可能な複数の接続端子が前記挿入方向と直交する方向に並べられ、前記１つの接片に対応する前記コネクタの箇所には、前記１つの接片の両側に位置する仕切り壁の間に位置して前記第１の接片部と第２の接片部に接触可能な２つの接続端子が設けられ、前記挿入口の近傍箇所に、挿入されるメモリカードの凸部に係合して揺動する退避レバーが設けられ、前記退避レバーに連結されて前記挿入方向と直交する方向に延在し前記退避レバーの揺動に追従して変位することで前記２つの端子のうちの前記挿入方向の先端に位置する端子に係合し該端子を前記接片から離れる方向に移動させる軸状部材が設けられていることを特徴とする。
【発明の効果】
【０００７】
そのため、本発明のメモリカードによれば、隣り合う仕切り壁の間の接片のうちの少なくとも１つの接片が互いに切り離された第１の接片部と、第２の接片部の２つの接片で構成されているので、これら第１の接片部と、第２の接片部を用いることにより入出力するデータ信号のビット幅を拡張できこれによりデータ転送速度の高速化を図る上で有利となり、従来のメモリカード用の外部装置のコネクタにも使用でき互換性を確保することができる。
また、本発明のコネクタによれば、前記のメモリカードを使用でき、入出力するデータ信号のビット幅を拡張できこれによりデータ転送速度の高速化を図る上で有利となる。
また、本発明のコネクタによれば、従来のメモリカードを装着しても退避レバーと軸状部材とによりコネクタの接続端子の変形を防止する上で有利となる。
【発明を実施するための最良の形態】
【０００８】
従来のメモリカードとの互換性を保持しつつデータ転送速度の向上を図る上で有利なメモリカードを提供するという目的を、隣り合う仕切り壁の間の接片のうちの少なくとも１つの接片を互いに切り離された第１の接片部と、第２の接片部の２つの接片で構成することによって実現した。
【実施例１】
【０００９】
次に本発明の実施例１について図面を参照して説明する。
図１はメモリカード１０の分解斜視図、図２はメモリカード１０の上下を逆にした分解斜視図、図３（Ａ）は上ケース１２を下方から見た底面図、（Ｂ）は下ケース１４を下方から見た底面図、（Ｃ）はプリント基板１６を下方から見た底面図、図４はプリント基板１６の先端部の部分の拡大図、図５はメモリカード１０の斜視図、図６はメモリカード１０を下方から見た斜視図、図７はメモリカード１０の先端部を下方から見た斜視図、図８（Ａ）はメモリカード１０の底面図、（Ｂ）は（Ａ）のＢ矢視図、（Ｃ）は（Ａ）のＣ矢視図、（Ｄ）は（Ｃ）のＤ矢視図、図９はメモリカード１０の先端部の底面図、図１０（Ａ）はメモリカード１０の先端部の部分の拡大底面図、（Ｂ）は（Ａ）のＢＢ線断面図、図１１は接片と信号の説明図である。
【００１０】
図１〜図１０に示すように、メモリカード１０は、上ケース１２と、下ケース１４と、これら上ケース１２と下ケース１４により挟まれたプリント基板１６とを備えている。
メモリカード１０は、厚さと、この厚さよりも大きな寸法の幅と、この幅よりも大きな寸法の長さとを有しており、この長さ方向がコネクタへの挿入方向となる。
図２では、上下が逆に描かれており、上ケース１２の下面には収容凹部１２０２が設けられ、収容凹部１２０２は、長さ方向の先端部（コネクタへ挿入される先端部）を除いて壁部１２０４により囲まれている。
【００１１】
プリント基板１６は、図２に示すように、絶縁基板１６０２と、絶縁基板１６０２が下ケース１４に臨む面に実装されたメモリチップ１６０４、メモリチップ１６０４に対するデータの入出力動作の制御などを司る制御回路を構成する種々の電子部品１６０６、書き込み禁止用のスイッチ１６０８などを備え、さらに絶縁基板１６０２の長さ方向の先端部（コネクタへ挿入される先端部）に前記長さ方向（コネクタへの挿入方向）に延在する複数の接片２０が前記長さ方向と直交する方向に間隔をおいて配置されている。
【００１２】
実施例１では複数の接片は図１２に示す通りである。
すなわち、図４に示すように、複数の接片２０は第１接片２０１〜第１０接片２１０で構成されている。
第１接片２０１と第１０接片２１０はグランドレベル（Ｖｓｓ）に接続されるＧｒｏｕｎｄ接片である。
第２接片２０２はデータ信号ＳＩＤＯ０〜ＳＩＤＯ７で通信されるデータの区切りを示すバスステート信号ＢＳが入力される接片である。
第８接片２０８はクロック信号ＳＣＬＫが入力されるクロック入力接片であり、前記バスステート信号ＢＳおよびデータ信号ＳＤＩＯ〜ＳＩＤ７はこのクロック信号ＳＣＬＫに同期して通信される。
第９接片２０９は電源Ｖｃｃが入力される電源入力接片である。
第６接片２０６は挿抜検出接片であり、前記外部装置がメモリカードの挿抜検出のために使用するＩＮＳ信号を授受するものであり、データ通信には使われない。
【００１３】
第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うデータ信号入出力接片であり、これら第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は前記長さ方向（コネクタへの挿入方向）と平行する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとで構成され、これら第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとは前記長さ方向と平行する方向に延在する隙間２１によって切り離されている。
具体的に説明すると、第３接片２０３はデータ信号ＳＩＤＯ１の入出力を行う第１の接片部２０３Ａとデータ信号ＳＩＤＯ５の入出力を行う第２の接片部２０３Ｂとで構成されている。
第４接片２０４はデータ信号ＳＩＤＯ０の入出力を行う第１の接片部２０４Ａとデータ信号ＳＩＤＯ４の入出力を行う第２の接片部２０４Ｂとで構成されている。
第５接片２０５はデータ信号ＳＩＤＯ２の入出力を行う第１の接片部２０５Ａとデータ信号ＳＩＤＯ６の入出力を行う第２の接片部２０５Ｂとで構成されている。
第７接片２０７はデータ信号ＳＩＤＯ３の入出力を行う第１の接片部２０７Ａとデータ信号ＳＩＤＯ７の入出力を行う第２の接片部２０７Ｂとで構成されている。
【００１４】
図６、図８、図１０に示すように、下ケース１４の先端部（コネクタへ挿入される先端部）には、長さ方向に延在する複数の仕切り壁１４１０が前記長さ方向（コネクタへの挿入方向）と直交する方向に間隔をおいて配置され、隣り合う仕切り壁１４１０の間は前記長さ方向（コネクタへの挿入方向）に延在する開口１４１４となっている。
仕切り壁１４１０は、メモリカード１０のコネクタへの挿入時に、コネクタの端子が対応する接片２０に確実に接触するようにコネクタの端子を案内するもので、メモリカード１０の厚さ方向に沿った仕切り壁１４１０の高さは、下ケース１４の下面１４０６よりも上位となるように設けられ、それら複数の仕切り壁１４１０の基端は幅方向に延在する傾斜面１４０８により連結されており、この傾斜面１４０８は下面１４０６に接続されている。
また、複数の仕切り壁１４１０の前端上面は薄肉の連結壁１４１２により連結されている。
【００１５】
このような構成からなる上ケース１２、下ケース１４、プリント基板１６は、上ケース１２の収容凹部１２０２にプリント基板１６が載置され、その上に下ケース１４が上ケース１２に合わされ壁部１２０４の複数箇所が超音波で下ケース１４の周囲の箇所に溶着されることで上ケース１２と下ケース１４とが結合され、プリント基板１６が収容されたメモリカード１０が構成される。
この状態で、メモリカード１０の長さ方向の先端部（コネクタへの挿入方向の先端部）に、コネクタへの挿入方向と直交する方向に間隔をおいて並べられた複数の仕切り壁１４１０の間の開口１４１４にそれぞれ接片２０が臨んでいる。
そして、実施例１では、各開口１４１４内において、第１接片２０１、第２接片２０２、第６接片２０６、第８接片２０８乃至第１０接片２１０はそれぞれ従来と同様に単一の接片２０が臨み、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７の４つの接片２０は、それぞれ前記挿入方向に平行する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとの２つの接片が臨んでいる。
【００１６】
実施例１によれば、従来のメモリカードの第３接片、第４接片、第５接片、第７接片に対応する第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７が、前記長さ方向（挿入方向）に沿って切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとの２つの接片で構成されているので、合計８つの接片を介して８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うことができ、これによりデータ信号のビット幅を拡張してデータ転送速度の高速化を図る上で有利となる。
例えば４ビットのパラレル形式でデータ信号の入出力を行う従来のメモリカードＢに比較して、データ転送速度を２倍にすることができる。
また、転送クロックを高い周波数にする必要が無いので、メモリカードの伝送路を変更する必要がなく、メモリカード１０のコストアップを回避することができる。
また、実施例１のメモリカード１０は、従来のメモリカード用の外部装置のコネクタにも使用でき互換性を確保することができる。すなわち、４ビットパラレル形式のデータ信号でデータ通信を行う外部装置のコネクタに実施例１のメモリカード１０を装着すると、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７はそれぞれ前記外部装置のコネクタの単一の接続端子に接触するが、この際、各接続端子は、メモリカード１０の第１の接片部と第２の接片部の何れかにあるいは双方に接触することになる。この場合、メモリカード１０の制御回路が４ビットパラレル形式によるデータ通信を行うことを認識して第１の接片部と第２の接片部で同一ビットのデータ信号を通信することで互換性を確保することができる。
【００１７】
次に、実施例１のメモリカード１０が装着されるコネクタについて説明する。
図１２（Ａ）、図１３（Ａ）はメモリカード１０がコネクタに装着された状態を示す平面図、図１２（Ｂ）、図１３（Ｂ）は同断面正面図を示す。
コネクタ５０には、メモリカード１０が挿入される挿入口５２に臨ませてメモリカード１０の複数の接片２０に弾接可能（接触可能）な複数の接続端子５４が前記挿入方向と直交する方向に並べられて設けられている。
そして、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７に対応する箇所では、各接片２０３、２０４、２０５、２０７の両側の仕切り壁１４１０の間でそれらの第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａおよび第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂに接触するように２つの接続端子５４が設けられている。
すなわち、コネクタ５０は、メモリカード１０が挿入される挿入口５２に臨ませてメモリカード１０の複数の仕切り壁１４１０の間の接片２０にそれぞれ接触可能な複数の接続端子５４が前記挿入方向と直交する方向に並べられ、複数の仕切り壁１４１０の間の接片２０のうちの少なくとも１つの接片、実施例１では４つの接片２０３、２０４、２０５、２０７に対応するコネクタ５０の箇所には、各接片２０３、２０４、２０５、２０７の両側に位置する仕切り壁１４１０の間に位置して各接片２０３、２０４、２０５、２０７の前記挿入方向と直交する方向に間隔をおいた２箇所に接触可能な２つの接続端子５４が設けられている。
言い換えると、コネクタ５０は、長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片２０と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片２０を仕切る仕切り壁１４１０とを有し、隣り合う仕切り壁１４１０の間の接片２０のうち少なくとも１つの接片は、実施例１では４つの接片２０３、２０４、２０５、２０７は、前記長さ方向と平行する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとで構成されたメモリカード１０が挿入されるものであって、メモリカード１０が前記長さ方向に沿って挿入される挿入口５２に臨ませてメモリカード１０の複数の接片のうち前記４つの接片２０３、２０４、２０５、２０７を除く残りの接片のそれぞれに接触可能な複数の接続端子５４が前記挿入方向と直交する方向に並べられ、前記４つの接片２０３、２０４、２０５、２０７に対応するコネクタ５０の箇所には、各接片２０３、２０４、２０５、２０７の両側に位置する仕切り壁１４１０の間に位置して第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂに接触可能な２つの接続端子５４が設けられている。
図１２に示す例では２つの接続端子５４の前記挿入方向に沿った長さが同一の寸法で形成されており、図１３に示す例では２つの接続端子５４の前記挿入方向に沿った長さが異なった寸法で形成されている。
このようなコネクタに実施例１のメモリカード１０が装着されることで８つの接片を介して８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うことができる。
【００１８】
また、図１３に示すコネクタは、従来のメモリカードにも使用でき互換性を確保することができる。
図１４（Ａ）は図１３に示すコネクタ５０に従来のメモリカード１０が装着された状態を示す平面図、図１４（Ｂ）は同断面正面図を示す。
すなわち、４ビットパラレル形式のデータ信号でデータ通信を行う従来のメモリカード１０Ａを図１３のコネクタ５０に装着すると、コネクタ５０の２つの接続端子５４はメモリカード１０Ａの単一の接片２０に共通に接触することになる。この場合、外部装置側がメモリカード１０Ａと４ビットパラレル形式によるデータ通信を行うことを認識してデータ信号を通信することで互換性を確保することができる。
このような互換性は図１２に示すコネクタ５０においても同様に確保することができることはもちろんである。
【実施例２】
【００１９】
次に実施例２について図面を参照して説明する。
実施例２が実施例１と異なる点は、実施例１では第１の接片部と第２の接片部とが前記挿入方向に延在する隙間２１により前記挿入方向と平行する方向に切り離されているのに対して、実施例２では、第１の接片部と第２の接片部とが前記挿入方向と直交する方向に延在する隙間により前記挿入方向と直交する方向に切り離されている点である。
図１５（Ａ）はメモリカード１０の先端部の底面図、（Ｂ）、（Ｃ）はメモリカード１０がコネクタに装着された状態を示す断面正面図、図１６（Ａ）はメモリカード１０の先端部の部分の拡大底面図、（Ｂ）は（Ａ）のＢＢ線断面図である。なお、以下では実施例１と同様の部材および部分には同一の符号を付してその説明を省略する。
【００２０】
図１５（Ａ）、図１６（Ａ），（Ｂ）に示すように、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うデータ信号入出力接片であり、これら第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は前記長さ方向（コネクタへの挿入方向）と直交する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとで構成され、これら第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとは前記長さ方向と直交する方向に延在する隙間２３によって切り離されている。
第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７に対するデータ信号の割り当ては実施例１と同様であって、具体的に説明すると、第３接片２０３はデータ信号ＳＩＤＯ１の入出力を行う第１の接片部２０３Ａとデータ信号ＳＩＤＯ５の入出力を行う第２の接片部２０３Ｂとで構成されている。
第４接片２０４はデータ信号ＳＩＤＯ０の入出力を行う第１の接片部２０４Ａとデータ信号ＳＩＤＯ４の入出力を行う第２の接片部２０４Ｂとで構成されている。
第５接片２０５はデータ信号ＳＩＤＯ２の入出力を行う第１の接片部２０５Ａとデータ信号ＳＩＤＯ６の入出力を行う第２の接片部２０５Ｂとで構成されている。
第７接片２０７はデータ信号ＳＩＤＯ３の入出力を行う第１の接片部２０７Ａとデータ信号ＳＩＤＯ７の入出力を行う第２の接片部２０７Ｂとで構成されている。
【００２１】
そして、実施例２では、各開口１４１４内において、第１接片２０１、第２接片２０２、第６接片２０６、第８接片２０８乃至第１０接片２１０はそれぞれ従来と同様に単一の接片２０が臨み、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７の４つの接片２０は、それぞれ前記挿入方向と直交する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとの２つの接片が臨んでいる。
【００２２】
実施例２によれば、従来のメモリカードの第３接片、第４接片、第５接片、第７接片に対応する第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７が、前記長さ方向（挿入方向）と直交する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとの２つの接片で構成されていることから、合計８つの接片を介して８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うことができるので、実施例１の場合と同様にデータ転送速度の高速化を図る上で有利となり、また、メモリカード１０のコストアップを回避することができる。
また、実施例２のメモリカード１０は、従来のメモリカード用の外部装置のコネクタにも使用でき互換性を確保することができる。すなわち、４ビットパラレル形式のデータ信号でデータ通信を行う外部装置のコネクタに実施例２のメモリカード１０を装着すると、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７はそれぞれ前記外部装置のコネクタの単一の接続端子に接触するが、この際、各接続端子は、メモリカード１０の第１の接片部と第２の接片部の何れかにあるいは双方に接触することになる。この場合、メモリカード１０の制御回路が４ビットパラレル形式によるデータ通信を行うことを認識して第１の接片部と第２の接片部で同一ビットのデータ信号を通信することで互換性を確保することができる。
【００２３】
次に、実施例２のメモリカード１０が装着されるコネクタについて説明する。
図１７（Ａ）、図１８（Ａ）はメモリカード１０がコネクタに装着された状態を示す平面図、図１７（Ｂ）、図１８（Ｂ）は同断面正面図を示す。
コネクタ５０には、メモリカード１０が挿入される挿入口５２に臨ませてメモリカード１０の複数の接片２０に弾接可能（接触可能）な複数の接続端子５４が前記挿入方向と直交する方向に並べられて設けられている。
そして、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７に対応する箇所では、各接片２０３、２０４、２０５、２０７の両側の仕切り壁１４１０の間でそれらの第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａおよび第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂに接触するように２つの接続端子５４が設けられている。
すなわち、コネクタ５０は、メモリカード１０が挿入される挿入口５２に臨ませてメモリカード１０の複数の仕切り壁１４１０の間の接片２０にそれぞれ弾接可能な複数の接続端子５４が前記挿入方向と直交する方向に並べられ、複数の仕切り壁１４１０の間の接片２０のうちの少なくとも１つの接片、実施例２では４つの接片２０３，２０４，２０５，２０７に対応するコネクタ５０の箇所には、各接片２０３，２０４，２０５，２０７の両側に位置する仕切り壁１４１０の間に位置して各接片２０３，２０４，２０５，２０７の前記挿入方向に間隔をおいた２箇所に接触可能な２つの接続端子５４が設けられている。
言い換えると、コネクタ５０は、長さ方向の先端部に該長さ方向と直交する方向に間隔をおいて並べられた複数の接片２０と、前記先端部に前記長さ方向と直交する方向に間隔をおいて並べられ前記複数の接片２０を仕切る仕切り壁１４１０とを有し、隣り合う仕切り壁１４１０の間の接片２０のうち少なくとも１つの接片、実施例２では４つの接片２０３，２０４，２０５，２０７は、前記長さ方向に切り離された第１の接片部と、第２の接片部とで構成されたメモリカード１０が挿入されるものであって、メモリカード１０が前記長さ方向に沿って挿入される挿入口５２に臨ませてメモリカード５０の複数の接片２０のうち前記４つの接片２０３，２０４，２０５，２０７を除く残りの接片のそれぞれに接触可能な複数の接続端子５４が前記挿入方向と直交する方向に並べられ、前記４つの接片２０３，２０４，２０５，２０７に対応するコネクタ５０の箇所には、各接片の両側に位置する仕切り壁１４１０の間に位置して第１の接片部と第２の接片部に接触可能な２つの接続端子５４が設けられている。
図１７に示す例では２つの接続端子５４の前記挿入方向に沿った長さが異なった寸法で形成されており、図１８に示す例では２つの接続端子５４がその延在する方向が逆向きとなっている。
このようなコネクタに実施例２のメモリカード１０が装着されることで８つの接片を介して８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うことができる。
【００２４】
また、図１７に示すコネクタは、図１４に基づいて説明した実施例１と同様に、コネクタ５０の２つの接続端子５４は従来のメモリカード１０Ａの単一の接片２０に共通に接触することになり、この場合、外部装置側がメモリカード１０Ａと４ビットパラレル形式によるデータ通信を行うことを認識してデータ信号を通信することで互換性を確保することができる。
このような互換性は図１８に示すコネクタ５０においても同様に確保することができることはもちろんである。
【００２５】
図１７に示すコネクタ５０を用いる場合、図１５（Ｂ）、（Ｃ）に示すように、グランドレベルに接続される第１接片２０１、第１０接片２１０の前記挿入方向に沿った長さを、他の第２接片２０２〜第１０接片２１０の前記挿入方向に沿った長さよりも長く設定すれば、メモリカード１０をコネクタ５０に挿入した際に、第１接片２０１、第１０接片２１０が他の第２接片２０２〜第１０接片２１０よりも早いタイミングでコネクタ５０の接続端子５０に接続されメモリカード１０のメモリチップや制御回路のグランドレベルが確定されるので、誤動作を防止し動作の安定化を図る上で有利となる。
このような第１接片２０１〜第１０接片２１０の構成は、図１８に示すコネクタ５０を用いた場合においても有効であり上記と同様の効果を奏することができることは無論である。
【実施例３】
【００２６】
次に実施例３について図面を参照して説明する。
実施例３が実施例２と異なる点は、実施例２では第１の接片部と第２の接片部とが前記挿入方向と直交する方向に延在する隙間２３により切り離されているのに対して、実施例３では第１の接片部と第２の接片部とが前記挿入方向と直交する方向に対して斜めに延在する隙間により切り離されている点である。
図１９（Ａ）はメモリカード１０の先端部の底面図、（Ｂ）は（Ａ）のＢＢ線断面図である。
【００２７】
図１９（Ａ），（Ｂ）に示すように、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うデータ信号入出力接片であり、これら第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は前記長さ方向（コネクタへの挿入方向）と直交する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとで構成され、これら第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとは前記長さ方向と直交する方向に対して斜めに延在する隙間２４によって前記長さ方向と斜めに交差する方向に切り離されている。
このような構成においても実施例２と同様に、データ転送速度の高速化を図る上で有利となり、また、メモリカード１０のコストアップを回避することができ、従来のメモリカード用の外部装置のコネクタにも使用でき互換性を確保することができる。
【００２８】
次に、実施例３のメモリカード１０が装着されるコネクタについて説明する。
図２０（Ａ）はメモリカード１０がコネクタに装着された状態を示す平面図、（Ｂ）は同断面正面図を示す。
コネクタ５０には、メモリカード１０が挿入される挿入口５２に臨ませてメモリカード１０の複数の接片２０に弾接可能（接触可能）な複数の接続端子５４が前記挿入方向と直交する方向に並べられて設けられている。
そして、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７に対応する箇所では、各接片２０３、２０４、２０５、２０７の両側の仕切り壁１４１０の間でそれらの第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａおよび第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂに接触するように２つの接続端子５４が設けられている。
図２０に示す例では、実施例２の図１７の場合と同様に、２つの接続端子５４の前記挿入方向に沿った長さが異なった寸法で形成されている。
実施例３では、隙間２４が前記長さ方向と直交する方向に対して斜めに延在しているので、第２の接片部に接触する接続端子５４の長さを実施例２に比べて短縮でき設計の自由度を確保する上で有利となる。
このようなコネクタに実施例３のメモリカード１０が装着されることで８つの接片を介して８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うことができる。
【００２９】
また、図２０に示すコネクタは、図１４に基づいて説明した実施例１と同様に、コネクタ５０の２つの接続端子５４は従来のメモリカード１０Ａの単一の接片２０に共通に接触することになり、この場合、外部装置側がメモリカード１０Ａと４ビットパラレル形式によるデータ通信を行うことを認識してデータ信号を通信することで互換性を確保することができる。
【００３０】
図２０に示すコネクタ５０を用いる場合においても、図１５（Ｂ）、（Ｃ）に示すように、グランドレベルに接続される第１接片２０１、第１０接片２１０の前記挿入方向に沿った長さを、他の第２接片２０２〜第１０接片２１０の前記挿入方向に沿った長さよりも長く設定すれば、実施例２の場合と同様に誤動作を防止し動作の安定化を図る上で有利となる。
【実施例４】
【００３１】
次に実施例４について図面を参照して説明する。
実施例４が実施例３と異なる点は、実施例３では第１の接片部と第２の接片部とが前記挿入方向と直交する方向に対して斜めに延在する隙間２３により切り離されているのに対して、実施例３では第１の接片部と第２の接片部とが前記挿入方向と直交する方向に延在する隙間と、前記挿入方向と直交する方向に対して斜めに延在する隙間により切り離されている点である。
図２１はメモリカード１０の先端部の底面図、図２２はメモリカード１０の先端部の部分の拡大底面図である。
【００３２】
図２１、図２２に示すように、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うデータ信号入出力接片であり、これら第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は前記長さ方向（コネクタへの挿入方向）と直交する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとで構成され、これら第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとが前記長さ方向と直交する方向に延在する隙間２５Ａと、この隙間２５Ａに接続され前記挿入方向と直交する方向に対して斜めに延在する隙間２５Ｂとにより切り離されている。
このような構成においても実施例２、３と同様に、データ転送速度の高速化を図る上で有利となり、また、メモリカード１０のコストアップを回避することができ、従来のメモリカード用の外部装置のコネクタにも使用でき互換性を確保することができる。
【００３３】
次に、実施例４のメモリカード１０が装着されるコネクタについて説明する。
図２３（Ａ）はメモリカード１０がコネクタに装着された状態を示す平面図、（Ｂ）は同断面正面図を示す。
コネクタ５０には、メモリカード１０が挿入される挿入口５２に臨ませてメモリカード１０の複数の接片２０に弾接可能（接触可能）な複数の接続端子５４が前記挿入方向と直交する方向に並べられて設けられている。
そして、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７に対応する箇所では、各接片２０３、２０４、２０５、２０７の両側の仕切り壁１４１０の間でそれらの第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａおよび第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂに接触するように２つの接続端子５４が設けられている。
図２３に示す例では、実施例２の図１８の場合と同様に、２つの接続端子５４がその延在する方向が逆向きとなっている。
実施例４では、隙間２５Ａ、２５Ｂのうち一方の隙間２５Ｂが前記長さ方向と直交する方向に対して斜めに延在しているので、実施例３と同様に第２の接片部に接触する接続端子５４の長さを実施例２に比べて短縮でき設計の自由度を確保する上で有利となる。
このようなコネクタに実施例４のメモリカード１０が装着されることで８つの接片を介して８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うことができる。
【００３４】
また、図２２に示すコネクタは、図１４に基づいて説明した実施例１と同様に、コネクタ５０の２つの接続端子５４は従来のメモリカード１０Ａの単一の接片２０に共通に接触することになり、この場合、外部装置側がメモリカード１０Ａと４ビットパラレル形式によるデータ通信を行うことを認識してデータ信号を通信することで互換性を確保することができる。
【実施例５】
【００３５】
次に実施例５について図面を参照して説明する。
実施例５が実施例１と異なる点は、開口１４１０の長さ方向の寸法が実施例１の開口１４１０の長さ方向の寸法よりも大きく形成され、その大きく形成された部分に第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂが配置されている点である。
図２４はメモリカード１０の先端部の底面図、図２５（Ａ）はメモリカード１０の先端部の部分の拡大底面図、（Ｂ）は実施例５のコネクタに実施例５のメモリカード１０が装着された状態を示す断面正面図、（Ｃ）は実施例５のコネクタに傾斜面１４０８が設けられたメモリカード１０Ａが装着された状態を示す断面正面図である。
【００３６】
図２４、図２５に示すように、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うデータ信号入出力接片であり、これら第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７は前記長さ方向（コネクタへの挿入方向）と直交する方向に切り離された第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとで構成され、これら第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａと、第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂとが前記長さ方向と直交する方向に延在する隙間２６により前記長さ方向と直交する方向に切り離されている。
そして、実施例５では、第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａは実施例２の図１５（Ａ）に示す第１接片２０１〜第１０接片２１０と同じ長さ方向の寸法で形成されており、言い換えると、従来の既存の接片２０と同じ長さで形成されており、複数の仕切り壁１４１０の基端は下面１４０６と直交する起立面１４２０によって下面１４０６に接続されており、図１５（Ａ）に示す傾斜面１４０８は形成されていない。
このような構成においても実施例２、３、４と同様に、データ転送速度の高速化を図る上で有利となり、また、メモリカード１０のコストアップを回避することができ、従来のメモリカード用の外部装置のコネクタにも使用でき互換性を確保することができる。
【００３７】
次に、実施例５のメモリカード１０が装着されるコネクタについて説明する。
図２５（Ａ）、（Ｂ）に示すように、コネクタ５０には、メモリカード１０が挿入される挿入口５２に臨ませてメモリカード１０の複数の接片２０に弾接可能（接触可能）な複数の接続端子５４が前記挿入方向と直交する方向に並べられて設けられている。
そして、第３接片２０３、第４接片２０４、第５接片２０５、第７接片２０７に対応する箇所では、各接片２０３、２０４、２０５、２０７の両側の仕切り壁１４１０の間でそれらの第１の接片部２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａおよび第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂに接触するように２つの接続端子５４が設けられている。
図２３に示す例では、実施例２の図１７の場合と同様に、２つの接続端子５４の前記挿入方向に沿った長さが異なった寸法で形成されている。
このようなコネクタに実施例５のメモリカード１０が装着されることで８つの接片を介して８ビットのパラレル形式のデータ信号ＳＩＤＯ０〜ＳＩＤＯ７の入出力を行うことができる。
【００３８】
ところで、図２５（Ｃ）に示すように、実施例５のコネクタ５０に実施例５のメモリカード１０ではなく従来のメモリカード１０Ｂが装着されると、コネクタ５０の接続端子５４のうち実施例５のメモリカード１の第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂに接触する接続端子５４は、接片２０の先に位置する傾斜面１４０８と干渉しこの傾斜面１４０８に乗り上げて変形してしまうおそれがある。
このような実施例５のコネクタ５０に、傾斜面１４０８が設けられたメモリカード１０Ｂを装着した場合に生じる不都合を回避するために、以下に説明するように、コネクタ５０の接続端子５４を傾斜面１４０８から退避させる機構を設けた。
【００３９】
図２６（Ａ）は実施例５のメモリカード１０の先端部の底面図、（Ｂ）は実施例５のコネクタの説明図、（Ｃ）は（Ｂ）のＣ矢視図、図２７（Ａ）はメモリカード１０Ｂの先端部の底面図、（Ｂ）は実施例５のコネクタにメモリカード１０Ｂが装着された状態を示す断面正面図である。
図２６（Ｂ）、（Ｃ）、図２７（Ｂ）に示すように、コネクタ５０の挿入口５２の近傍箇所に、挿入されるメモリカード１０Ｂの下ケース１４の開口１４１４の長手方向の端部に位置する傾斜面１４０８（凸部）に係合し支軸６０Ａを支点として揺動する退避レバー６０が設けられている。より詳細には、退避レバー６０は、前記挿入方向と直交する方向の両端寄りにそれぞれ設けられ、したがって、２つの退避レバー６０が設けられている。
また、これら退避レバー６０に連結されて前記挿入方向と直交する方向に延在し退避レバー６０の揺動に追従して変位することで２つの接続端子５４のうちの挿入方向の先端に位置する接続端子５４（本実施例では図２６（Ｂ）に示すように６つの接続端子５４）に係合し、これら接続端子５４を接片２０、実施例５では第２の接片部２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂから離れる方向に移動させる軸状部材６２が設けられている。
このような構成によれば、従来のメモリカード１０Ｂをコネクタ５０に装着してもコネクタ５０の接続端子５４が傾斜面５４に当接して変形することを確実に回避する上で有利となる。
【００４０】
なお、実施例においては４つの接片が第１の接片部と第２の接片部に切り離されていた場合について説明したが、本発明は、１つの接片が第１の接片部と第２の接片部に切り離された場合にも無論適用される。
また、本発明において、接片が、コネクタへの挿入方向と平行する方向に切り離された第１の接片部と、第２の接片部とで構成されているとは、厳密に平行に切り離された場合のみではなく、例えば、前記挿入方向と直交する方向の一方を左とし、他方を右とした場合、第１の接片部と第２の接片部とを切り離す隙間の形状や向きの如何に拘わらず、左と右に切り離された接片を広く含む意味である。
また、本発明において、接片が、コネクタへの挿入方向と直交する方向に切り離された第１の接片部と、第２の接片部とで構成されているとは、厳密に直交する方向に切り離された場合のみではなく、例えば、前記挿入方向の一方を前とし、他方を後とした場合、第１の接片部と第２の接片部とを切り離す隙間の形状や向きの如何に拘わらず、前と後に切り離された接片を広く含む意味である。
【図面の簡単な説明】
【００４１】
【図１】実施例１のメモリカード１０の分解斜視図である。
【図２】メモリカード１０の上下を逆にした分解斜視図である。
【図３】上ケース１２、下ケース１４、プリント基板１６の説明図である。
【図４】プリント基板１６の先端部の部分の拡大図である。
【図５】メモリカード１０の斜視図である。
【図６】メモリカード１０を下方から見た斜視図である。
【図７】メモリカード１０の先端部を下方から見た斜視図である。
【図８】メモリカード１０の説明図である。
【図９】メモリカード１０の先端部の底面図である。
【図１０】メモリカード１０の説明図である。
【図１１】接片と信号の説明図である。
【図１２】メモリカード１０がコネクタに装着された状態を示す説明図である。
【図１３】メモリカード１０がコネクタに装着された状態を示す説明図である。
【図１４】コネクタ５０に従来のメモリカード１０が装着された状態を示す説明図である。
【図１５】実施例２のメモリカード１０の説明図である。
【図１６】メモリカード１０の先端部の部分の説明図である。
【図１７】メモリカード１０がコネクタに装着された状態を示す説明図である。
【図１８】メモリカード１０がコネクタに装着された状態を示す説明図である。
【図１９】実施例３のメモリカード１０の先端部の説明図である。
【図２０】メモリカード１０がコネクタに装着された状態を示す説明図である。
【図２１】実施例４のメモリカード１０の先端部の説明図である。
【図２２】メモリカード１０の先端部の部分の拡大底面図である。
【図２３】メモリカード１０がコネクタに装着された状態を示す説明図である。
【図２４】メモリカード１０の先端部の底面図である。
【図２５】メモリカード１０の先端部の部分の説明図である。
【図２６】実施例５のメモリカード１０の先端部の説明図である。
【図２７】メモリカード１０Ｂの先端部の説明図である。
【図２８】従来のメモリカードにおける複数の接片に割り当てられる各信号の説明図である。
【符号の説明】
【００４２】
１０……メモリカード、２０……接片、１４１０……仕切り壁、２０３Ａ、２０４Ａ、２０５Ａ，２０７Ａ……第１の接片部、２０３Ｂ、２０４Ｂ，２０５Ｂ，２０７Ｂ……第２の接片部、５０……コネクタ、５２……挿入口、５４……接続端子、６０……退避レバー、６２……軸状部材。
【図１】
2006011725.tif 000003
【図２】
2006011725.tif 000004
【図３】
2006011725.tif 000005
【図４】
2006011725.tif 000006
【図５】
2006011725.tif 000007
【図６】
2006011725.tif 000008
【図７】
2006011725.tif 000009
【図８】
2006011725.tif 000010
【図９】
2006011725.tif 000011
【図１０】
2006011725.tif 000012
【図１１】
2006011725.tif 000013
【図１２】
2006011725.tif 000014
【図１３】
2006011725.tif 000015
【図１４】
2006011725.tif 000016
【図１５】
2006011725.tif 000017
【図１６】
2006011725.tif 000018
【図１７】
2006011725.tif 000019
【図１８】
2006011725.tif 000020
【図１９】
2006011725.tif 000021
【図２０】
2006011725.tif 000022
【図２１】
2006011725.tif 000023
【図２２】
2006011725.tif 000024
【図２３】
2006011725.tif 000025
【図２４】
2006011725.tif 000026
【図２５】
2006011725.tif 000027
【図２６】
2006011725.tif 000028
【図２７】
2006011725.tif 000029
【図２８】
2006011725.tif 000030