(57)【要約】【課題】短い拘束長のターゲットレスポンスを用いたＰＲＭＬ検出を用いて、長い拘束長のターゲットレスポンスを用いた場合のビット検出と同等の性能を発揮する手法の実現。【解決手段】  目標とするビット検出性能のために想定されるターゲットレスポンスよりも簡単なターゲットレスポンス、特に、拘束長が短くなっているターゲットレスポンスを用いて、短い拘束長によるＰＲＭＬビット検出を行う。その一方で、目標とするビット検出性能に応じて想定されるターゲットレスポンスを用いて差動メトリックを計算する。そして、得られた差動メトリックが、そのユークリッド距離より大きく、ビット値が誤りであることを示していれば、ＰＲＭＬビット検出で検出されたビット値を修正する。【選択図】      図２
2006318547.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出手段と、
上記ビット検出手段で検出されたビット系列における所定の規則に従うビットパタンに対して、上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる差動メトリックを計算する差動メトリック計算手段と、
上記差動メトリック計算手段で得られた差動メトリックと、該差動メトリックに対応するユークリッド距離との比較結果に基づいて、上記ビット検出手段で検出されたビット系列を修正するビット修正手段と、
を備えたことを特徴とするＰＲＭＬ復号装置。
【請求項２】
上記所定の規則に従うビットパタンとは、所定のランレングス規則に従うビットパタンであって、所定の１ビットを変更しても上記ランレングス規則を満たすビットパタンであることを特徴とする請求項１に記載のＰＲＭＬ復号装置。
【請求項３】
上記ビット検出手段が、上記ランレングス規則としてｄ１規則に従う信号についてのビタビ検出処理を行う場合、
上記所定の規則に従うビットパタンとは、それぞれが５ビット以上のビットパタンであるとともに、複数の上記ビットパタンとして、１１０００を含むビットパタン、１１１００を含むビットパタン、０００１１を含むビットパタン、００１１１を含むビットパタンが設定されていることを特徴とする請求項２に記載のＰＲＭＬ復号装置。
【請求項４】
上記差動メトリック計算手段で計算する差動メトリックは、
上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記ビット検出手段で検出されたビット系列とは１ビットだけ異なるビット系列に対応するパスメトリックとの間の差分であって、
上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる演算で得られる差動メトリックであることを特徴とする請求項２に記載のＰＲＭＬ復号装置。
【請求項５】
上記ビット修正手段は、
上記差動メトリック計算手段で得られた差動メトリックの値が、１ビット異なる２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビット系列におけるビットパタンの所定のビット値を反転させることを特徴とする請求項２に記載のＰＲＭＬ復号装置。
【請求項６】
上記所定の規則に従うビットパタンとは、所定のランレングス規則に従うビットパタンであって、１つ以上の連続する最短ランレングスのランを含み、上記最短ランレングスのランを１ビットシフトしても上記ランレングス規則を満たすビットパタンであることを特徴とする請求項１に記載のＰＲＭＬ復号装置。
【請求項７】
上記ビット検出手段が、上記ランレングス規則としてｄ１規則に従う信号についてのビタビ検出処理を行う場合、
上記所定の規則に従うビットパタンとは、それぞれが７ビット以上のビットパタンであるとともに、複数の上記ビットパタンとして、００１１０００を含むビットパタン、０００１１００を含むビットパタン、１１１００１１を含むビットパタン、１１００１１１を含むビットパタンが設定されていることを特徴とする請求項６に記載のＰＲＭＬ復号装置。
【請求項８】
上記差動メトリック計算手段で計算する差動メトリックは、
上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記ビット検出手段で検出されたビット系列に含まれる最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分であって、
上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる演算で得られる差動メトリックであることを特徴とする請求項６に記載のＰＲＭＬ復号装置。
【請求項９】
上記ビット修正手段は、
上記差動メトリック計算手段で得られた差動メトリックの値が、最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビット系列におけるビットパタンの所定のビット値を反転させることを特徴とする請求項６に記載のＰＲＭＬ復号装置。
【請求項１０】
上記ビット修正手段は、
上記差動メトリック計算手段で得られた差動メトリックの値が、ターゲットレスポンスで決まる最小ユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビット系列におけるビットパタンの所定のビット値を反転させることを特徴とする請求項１に記載のＰＲＭＬ復号装置。
【請求項１１】
上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる差動メトリックとは、上記ビット検出手段でのビット検出に用いた差動メトリックを計算するために必要な拘束長よりも長い拘束長を必要とする差動メトリックであることを特徴とする請求項１に記載のＰＲＭＬ復号装置。
【請求項１２】
上記ビット検出手段でのビット検出に用いた差動メトリックは、拘束長が４のターゲットレスポンスＰＲ（１，２，２，１）から得られる基準レベルから計算される差動メトリックであって、
上記差動メトリック計算手段で算出する差動メトリックは、拘束長が５のターゲットレスポンスＰＲ（１，２，２，２，１）から得られる基準レベルを用いて計算される差動メトリックであることを特徴とする請求項１に記載のＰＲＭＬ復号装置。
【請求項１３】
上記差動メトリック計算手段で算出する差動メトリックは、拘束長が５のターゲットレスポンスＰＲ（１，２，２，２，１）から得られる基準レベルに所定の補正を施した基準レベルを用いて計算される差動メトリックであり、
上記基準レベルの所定の補正とは、各基準レベルに対して、実際に検出された信号のうちその基準レベルに該当するものを選択して、その低周波成分を用いて基準レベルを適応的に修正することである請求項１２に記載のＰＲＭＬ復号装置。
【請求項１４】
入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出ステップと、
上記ビット検出ステップで検出されたビット系列における所定の規則に従うビットパタンに対して、上記ビット検出ステップでのビット検出に用いた差動メトリックとは異なる差動メトリックを計算する差動メトリック計算ステップと、
上記差動メトリック計算ステップで得られた差動メトリックと、該差動メトリックに対応するユークリッド距離との比較結果に基づいて、上記ビット検出ステップで検出されたビット系列を修正するビット修正ステップと、
を備えたことを特徴とするＰＲＭＬ復号方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば記録媒体に記録した情報を再生した再生信号等に対するＰＲＭＬ（Partial Response Maximum Likelihood）復号装置、及びＰＲＭＬ復号方法に関する。
【背景技術】
【０００２】
【特許文献１】特開平１０−２１６５１号公報
【特許文献２】特開２００３−１４１８２３号公報
【特許文献３】特開２００３−１５１２２０号公報
【特許文献４】特開２００３−１７８５３７号公報
【０００３】
近年、光ディスクの再生方式としてパーシャルレスポンス最尤（ＰＲＭＬ：Partial Response Maximum Likelihood）検出とよばれる方式が採用されている。この方式は、再生信号のユークリッド距離が最小となるパーシャルレスポンス系列を検出する方式であり、パーシャルレスポンスという過程と最尤検出という過程が組み合わせた技術である。
なお、パーシャルレスポンス系列とは、ビット系列にターゲットレスポンスで定義される重みつき加算を施すことで得られる。光ディスクシステムでは、ＰＲ（１，２，２，１）がよく用いられ、これはビット系列に１，２，２，１の重みをつけて加算した値をパーシャルレスポンス値として返すものである。
パーシャルレスポンスは、１ビットの入力に対して、１ビットよりも長く出力を返す過程であって、再生信号が、連続する４ビットの情報ビットの入力に対してこれらを順に１、２、２、１を乗じて加算した信号として得られる過程が、上記のＰＲ（１，２，２，１）と表現される。
また、最尤検出とは、２つの信号の間にユークリッド距離とよばれる距離を定義して、実際の信号と想定されるビット系列から予想される信号との間の距離を調べて、その距離が最も近くなるようなビット系列を検出する方法である。なお、ここで、ユークリッド距離とは、同じ時刻での２つの信号の振幅差の二乗を全時刻にわたって加算した距離として定義される距離である。また、この距離を最小とするビット系列の探索には、後述するビタビ検出をもちいる。
これらを組み合わせたパーシャルレスポンス最尤検出では、記録媒体のビット情報から得られた信号をイコライザとよばれるフィルタでパーシャルレスポンスの過程となるように調整し、得られた再生信号と想定されるビット系列のパーシャルレスポンスとの間のユークリッド距離を調べて、その距離が最も近くなるようなビット系列を検出する。
【０００４】
実際にユークリッド距離が最小となるビット系列を探索するには、前述のビタビ検出によるアルゴリズムが効果を発揮する。
ビタビ検出は、所定の長さの連続ビットを単位として構成される複数のステートと、それらの間の遷移によって表されるブランチで構成されるビタビ検出器が用いられ、全ての可能なビット系列の中から、効率よく所望のビット系列を検出するように構成されている。
実際の回路では、各ステートに対してパスメトリックレジスタとよばれるそのステートにいたるまでのパーシャルレスポンス系列と信号のユークリッド距離（パスメトリック）を記憶するレジスタ、および、パスメモリレジスタとよばれるそのステートにいたるまでのビット系列の流れ（パスメモリ）を記憶するレジスタの２つのレジスタが用意され、また、各ブランチに対してはブランチメトリックユニットとよばれるそのビットにおけるパーシャルレスポンス系列と信号のユークリッド距離を計算する演算ユニットが用意されている。
このビタビ検出器では、さまざまなビット系列を、上記のステートを通過するパスのひとつによって一対一の関係で対応付けることができる。また、これらのパスを通過するようなパーシャルレスポンス系列と、実際の信号との間のユークリッド距離は、上記のパスを構成するステート間遷移、すなわち、ブランチにおける前述のブランチメトリックを順次加算していくことで得られる。
さらに、上記のユークリッド距離を最小にするようなパスを選択するには、この各ステートにおいて到達する２つ以下のブランチが有するパスメトリックの大小を比較しながら、パスメトリックの小さいパスを順次選択することで実現できる。この選択情報をパスメモリレジスタに転送することで、各ステートに到達するパスをビット系列で表現する情報が記憶される。パスメモリレジスタの値は、順次更新されながら最終的にユークリッド距離を最小にするようなビット系列に収束していくので、その結果を出力する。以上のようにすると、再生信号にユークリッド距離が最も近いパーシャルレスポンス系列を生成するビット系列を効率的に検索することができる。
【０００５】
このようなＰＲＭＬを用いたビット検出においては、そのビット検出能力の指標として、以下に説明するＳＡＭジッタを用いることが提案されている。
ＰＲＭＬによるビット検出では、正しいビット系列から得られるパーシャルレスポンス系列と再生信号とのユークリッド距離、すなわち、正しいビット系列に対するパスメトリックが、誤りのあるビット系列から得られるパーシャルレスポンス系列と再生信号とのユークリッド距離、すなわち、誤りのあるビット系列に対するパスメトリックよりも小なる場合に、正しいビット検出が実行され、逆の場合には誤りが発生する。
従って、ＰＲＭＬのビット検出の能力は、前者のパスメトリックと後者のパスメトリックの差、すなわち、差動メトリックが０からどれだけ離れているか、その大きさによって決定する。換言すれば、差動メトリックが小さいほどエラー発生の可能性が高いと推定できる。
また、誤りのあるビット系列の中でも、誤りの大半を占める最も重要な系列は、正しい系列から得られるパーシャルレスポンス系列とのユークリッド距離が最も近くなるような別のパーシャルレスポンス系列を与えるビット系列である。このような系列は、たとえば、ターゲットレスポンスがＰＲ（１，２，２，１）のＰＲＭＬでは、１ビットのみ誤りがある場合である。
このため、ＰＲＭＬによるビット検出では、正しいビット系列から得られるパーシャルレスポンス系列と再生信号のユークリッド距離と、１ビットのみ誤りがあるビット系列のパーシャルレスポンス系列と再生信号のユークリッド距離の差分の大きさがＰＲＭＬによるビット検出の能力を決定すると考えられる。
【０００６】
上記の２つのパーシャルレスポンス系列（正しいビット系列から得られるパーシャルレスポンス系列と、１ビット単独誤りがあるビット系列から得られるパーシャルレスポンス系列）に対して定義される再生信号とのユークリッド距離の差分について数式を用いて説明する。
まず、正しいビット系列に対するパスメトリック、すなわち、正しいビット系列から得られるパーシャルレスポンス系列と再生信号との間のユークリッド距離Ｍｃは、以下の式でえられる。
Ｍｃ＝Σｎi2
ただし、ｎiは再生信号のサンプルにおけるノイズであり、平均０、標準偏差ｎのガウス分布に従う白色ノイズである。また、Σは全てのチャネルクロックｉについて全て加算を意味している。
この式の導出は、ＰＲＭＬでは、再生信号が正しいビット系列から得られるパーシャルレスポンス系列にノイズを加算した信号として得られるものである、と仮定していることに拠っている。
【０００７】
次に、１ビット単独誤りのあるビット系列に対するパスメトリック、すなわち、１ビット単独誤りのあるビット系列から得られるパーシャルレスポンス系列と再生信号との間のユークリッド距離Ｍｅは、以下の式で与えられる。
Ｍｅ＝Σ（ｃi−ｎi）2
ただし、ｃiはターゲットレスポンスの係数であり、ＰＲ（１，２，２，１）ならば１，２，２，１，０・・・となる。
従って、その差分、すなわち差動メトリックｄＭは、以下の式で与えられる。
ｄＭ＝Ｍｅ−Ｍｃ＝Σ｜ｃi｜2−２Σｎi・ｃi
ここで、Σ｜ｃi｜2は、１ビット異なる２つのビット系列から得られるパーシャルレスポンス系列のユークリッド距離に相当する。前に述べたように、この差分が、負となる場合に誤りが生ずる。また、この差分が負となるような確率は、ノイズｎiの標準偏差ｎが大きくなればなるほど高くなる。
従って、このノイズの分布ｎが、ビットエラーレートに対して直接寄与する指標である。しかし、ｎは、検出可能な量ではない。
そこで、ｎの代わりに、検出可能な量として差動メトリックｄＭと、既知の量Σ｜ｃi｜2を用いて、
ｊ＝√Ｖ（ｄＭ）／（２・Σ｜ｃi｜2）
を定義すれば、ｊをビットエラーレートに直接寄与する指標として用いることができる。
ただし、Ｖ（ｄＭ）は、差動メトリックｄＭの分散を表している。また、Σはチャネルクロックｉについて全て加算である。
以上のように定義されたジッタｊをＳＡＭジッタと呼ぶ。
なお、ｊの定義式にｄＭを代入して変形すると、以下の式が得られる。
ｊ＝√（Ｖ（ｎi）・２・Σ｜ｃi｜2）  ／（２・Σ｜ｃi｜2）
＝ｎ／√（２・Σ｜ｃi｜2）
ここで、√Σ｜ｃi｜2は、ランダムなビット系列をパーシャルレスポンスチャネルで等化した場合の信号エネルギーに相当する。従って、ＳＡＭジッタｊは、ＳＮ比に反比例していることがわかる。
【０００８】
以上のように、ＰＲＭＬを用いたビット検出を行う場合、ビットエラーレートに対応する指標としては、振幅軸方向の揺らぎを取り込んだ指標を用いることが望ましいことがわかる。具体的には、正しいビット系列のパスメトリック、１ビット単独の誤りがあるビット系列のパスメトリックの差である差動メトリックの標準偏差を、信号パワーで除算した指標、つまり上記ＳＡＭジッタが有効であることがわかる。
なお、ＳＡＭジッタは、厳密に言えば、正しいビット系列がわかっていなければ定義できないものであるが、上記特許文献１，２，３，４に示されるように、ビタビ復号で最終的に検出されたビット系列を正しいビット系列と仮定してＳＡＭジッタを用いる技術が知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＰＲＭＬ検出方式は、通信情報、磁気テープ、ハードディスクなど多くの分野にわたって、広く用いられて効果を発揮している。しかし、いずれの分野においても、近年の高密度化に伴って、拘束長の長いＰＲＭＬ検出が必要とされている。たとえば、光ディスクシステムでは、ターゲットレスポンスは、拘束長３のＰＲ（１，２，１）から現在主流とされている拘束長４のＰＲ（１，２，２，１）へと変遷し、現在は拘束長５のＰＲ（１，２，２，２，１）や、拘束長６のＰＲ（０，１，２，２，１，０）を適応補正するものなどが提案されている。
このような拘束長の長いターゲットレスポンスが必要とされる理由は、高密度化にともなう符号間干渉長の増大に由来する。高密度化が進めば、再生ヘッド、ピックアップなどの分解能に対するビット長は相対的に減少する。したがって、高密度化において、拘束長の長いＰＲＭＬ検出は不可欠である。
【００１０】
一方、このような拘束長が長いターゲットレスポンスを扱う場合、ＰＲＭＬ復号装置の回路規模は増大し、その増大は拘束長が１増えるたびにおよそ２倍程度と概算される。
したがって、たとえば、現行のＰＲ（１，２，２，１）からＰＲ（１，２，２，２，１）などに変更した場合、回路規模はおよそ２倍程度である。このような回路規模の増大は、低消費電力化などの観点から望ましい方向ではなく、さらに、回路規模が複雑になればなるほど設計は困難となり、また、処理速度の低減につながるという問題がある。
【００１１】
そこで本発明では、短い拘束長のターゲットレスポンスを用いたＰＲＭＬ検出を用いて、長い拘束長のターゲットレスポンスを用いた場合のビット検出と同等の性能を発揮する手法を実現することを課題とする。
【課題を解決するための手段】
【００１２】
本発明のＰＲＭＬ復号装置は、入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出手段と、上記ビット検出手段で検出されたビット系列における所定の規則に従うビットパタンに対して、上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる差動メトリックを計算する差動メトリック計算手段と、上記差動メトリック計算手段で得られた差動メトリックと、該差動メトリックに対応するユークリッド距離との比較結果に基づいて、上記ビット検出手段で検出されたビット系列を修正するビット修正手段とを備える。
【００１３】
上記所定の規則に従うビットパタンとは、所定のランレングス規則に従うビットパタンであって、所定の１ビットを変更しても上記ランレングス規則を満たすビットパタンである。
そして上記ビット検出手段が、上記ランレングス規則としてｄ１規則に従う信号についてのビタビ検出処理を行う場合、上記所定の規則に従うビットパタンとは、それぞれが５ビット以上のビットパタンであるとともに、複数の上記ビットパタンとして、１１０００を含むビットパタン、１１１００を含むビットパタン、０００１１を含むビットパタン、００１１１を含むビットパタンが設定されている。
また上記差動メトリック計算手段で計算する差動メトリックは、上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記ビット検出手段で検出されたビット系列とは１ビットだけ異なるビット系列に対応するパスメトリックとの間の差分であって、上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる演算で得られる差動メトリックである。
また上記ビット修正手段は、上記差動メトリック計算手段で得られた差動メトリックの値が、１ビット異なる２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビット系列におけるビットパタンの所定のビット値を反転させる。
【００１４】
また、上記所定の規則に従うビットパタンとは、所定のランレングス規則に従うビットパタンであって、１つ以上の連続する最短ランレングスのランを含み、上記最短ランレングスのランを１ビットシフトしても上記ランレングス規則を満たすビットパタンである。
そして上記ビット検出手段が、上記ランレングス規則としてｄ１規則に従う信号についてのビタビ検出処理を行う場合、上記所定の規則に従うビットパタンとは、それぞれが７ビット以上のビットパタンであるとともに、複数の上記ビットパタンとして、００１１０００を含むビットパタン、０００１１００を含むビットパタン、１１１００１１を含むビットパタン、１１００１１１を含むビットパタンが設定されている。
また上記差動メトリック計算手段で計算する差動メトリックは、上記ビット検出手段で検出されたビット系列に対応するパスメトリックと、上記ビット検出手段で検出されたビット系列に含まれる最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分であって、上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる演算で得られる差動メトリックである。
また上記ビット修正手段は、上記差動メトリック計算手段で得られた差動メトリックの値が、最短ランレングスのランを１ビットシフトさせた関係にある２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビット系列におけるビットパタンの所定のビット値を反転させる。
【００１５】
また上記ビット修正手段は、上記差動メトリック計算手段で得られた差動メトリックの値が、ターゲットレスポンスで決まる最小ユークリッド距離を越える場合に、上記ビット検出手段で検出された検出ビット系列におけるビットパタンの所定のビット値を反転させる。
また上記ビット検出手段でのビット検出に用いた差動メトリックとは異なる差動メトリックとは、上記ビット検出手段でのビット検出に用いた差動メトリックを計算するために必要な拘束長よりも長い拘束長を必要とする差動メトリックである。
また上記ビット検出手段でのビット検出に用いた差動メトリックは、拘束長が４のターゲットレスポンスＰＲ（１，２，２，１）から得られる基準レベルから計算される差動メトリックであって、上記差動メトリック計算手段で算出する差動メトリックは、拘束長が５のターゲットレスポンスＰＲ（１，２，２，２，１）から得られる基準レベルを用いて計算される差動メトリックである。
この場合、上記差動メトリック計算手段で算出する差動メトリックは、拘束長が５のターゲットレスポンスＰＲ（１，２，２，２，１）から得られる基準レベルに所定の補正を施した基準レベルを用いて計算される差動メトリックであり、上記基準レベルの所定の補正とは、各基準レベルに対して、実際に検出された信号のうちその基準レベルに該当するものを選択して、その低周波成分を用いて基準レベルを適応的に修正することである。
【００１６】
本発明のＰＲＭＬ復号方法は、入力信号に対してパーシャルレスポンス等化処理及びビタビ検出処理を行ってビット検出するビット検出ステップと、上記ビット検出ステップで検出されたビット系列における所定の規則に従うビットパタンに対して、上記ビット検出ステップでのビット検出に用いた差動メトリックとは異なる差動メトリックを計算する差動メトリック計算ステップと、上記差動メトリック計算ステップで得られた差動メトリックと、該差動メトリックに対応するユークリッド距離との比較結果に基づいて、上記ビット検出ステップで検出されたビット系列を修正するビット修正ステップとを備える。
【００１７】
即ち本発明では、目標とするビット検出性能のために想定されるターゲットレスポンスよりも簡単なターゲットレスポンス、特に、拘束長が短くなっているターゲットレスポンスを用いて、短い拘束長によるＰＲＭＬビット検出を行う。その一方で、目標とするビット検出性能に応じて想定されるターゲットレスポンスを用いて差動メトリックを計算する。そして、得られた差動メトリックが、そのユークリッド距離より大きく、ビット値が誤りであることを示していれば、ＰＲＭＬビット検出で検出されたビット値を修正する。
【発明の効果】
【００１８】
本発明によれば、拘束長の長いターゲットレスポンスが要求とされるＰＲＭＬ検出において、想定されるターゲットレスポンスよりも簡単なターゲットレスポンス、特に、拘束長が短くなっているターゲットレスポンスを用いて、短い拘束長によるＰＲＭＬビット検出を行う。そしてその一方で、目標とするビット検出性能に応じて想定されるターゲットレスポンスを用いて差動メトリックを計算し、得られた差動メトリックが、そのユークリッド距離より大きく、ビット値が誤りであることを示していれば、ＰＲＭＬビット検出で検出されたビット値を修正する。これによって、ＰＲＭＬ復号装置の回路規模の著しい増大を招かずに、精度の高いビット検出を行うことができるという効果がある。
また例えば記録媒体の高密度化に対応するＰＲＭＬ復号装置として、回路規模の増大を招かないことで、高い精度のビット検出を実現しながら、低消費電力化を同時に実現でき、さらに、回路規模が複雑にならないため高密度化にともなう設計の困難さも発生せず、処理速度の低減などもおこらない。従って情報記録の高密度化と高転送レート化を実現しようとするシステムにおいて好適となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を説明する。
図１は、実施の形態のＰＲＭＬ復号装置を含む再生装置の概要を表すブロック図である。
図１に示すように、本例の再生装置は、光ディスク９０などの記録媒体からビット情報を再生する光ピックアップ１、光ピックアップ１で読み取られた信号を再生信号（ＲＦ信号）に変換するプリアンプ２、再生信号をＡ／Ｄ変換するＡ／Ｄ変換器３、ＰＬＬ処理のために再生信号の波形を整えるイコライザ４、再生信号からクロックを再生するＰＬＬ回路５、再生信号からビット情報を検出するＰＲＭＬ復号装置６、ビット情報を復調するＲＬＬ（１−７）ｐｐ復調器などの復調器８、復調された情報の誤り訂正を行うＲＳデコーダ９、誤り訂正された情報を処理してアプリケーションデータを再生するＣＰＵブロック１０などで構成されている。
【００２０】
光ディスク９０は例えばＲＯＭタイプのディスクが想定される。もちろんライトワンスタイプのディスクやリライタブルタイプのディスクの場合もある。
光ピックアップ１、プリアンプ２を通して光ディスク９０から再生された再生信号（ＲＦ）は、Ａ／Ｄ変換器３で数値化サンプリングされる（ＲＦ(Sampled)）。このサンプリングは、ＰＬＬ回路５で再生されたチャネルビットに同期したクロックと同じタイミングで行われる。
サンプリングされた再生信号のサンプリング情報は、イコライザ４で波形を整えられた後、ＰＲＭＬ復号装置６に入力されて、ビット情報が判定される。
ここでは、ＰＲＭＬ復号装置６は、記録時の変調方式の制約に従ってｄ１規則（最小ランレングスｄ＝１で最短マーク長が２Ｔ）を満たすように構成し、さらに、ＰＲＭＬのターゲットレスポンスはＰＲ（１，２，２，１）であるとする。
なお、本例のＰＲＭＬ復号装置６は、ビット検出の精度を測定する信号品質評価指標としてＳＡＭジッタを検出できるようにもされている。
【００２１】
ＰＲＭＬ復号装置６で得られたビット情報は、復調器８で記録時の変調方式に従って復調され、さらに、ＲＳデコーダ９でＥＣＣブロックのリード・ソロモン符号を復号して誤りを訂正し、ＣＰＵブロック１０はＥＤＣブロックにおける誤り検出符号に誤りが検出されていないことを確認することで、もとのアプリケーションデータを復元する。
【００２２】
図２は、図１に示したＰＲＭＬ復号装置６の構成を表している。
ＰＲＭＬ復号装置６は、チャネルレスポンスをターゲットレスポンスに等化する波形等化器（イコライザ）２０と、このイコライザ２０の出力からビタビ検出を行う最尤検出器２１と、別のターゲットレスポンスに等化するイコライザ２６と、パス比較の際の差動メトリックｄＭを算出する差動メトリック計算器（ＤＭＣ）２７と、ビット修正器２９と、ＳＡＭジッタ計算器３０を有して構成される。
【００２３】
イコライザ２０は、入力信号（ＲＦ）をターゲットレスポンスＰＲ（１，２，２，１）に等化する。イコライザ２０でＰＲ等化された入力信号ＲＦは最尤検出器２１に供給される。
最尤検出器２１は、ターゲットレスポンスＰＲ（１，２，２，１）の元で、ｄ１規則に従うビット系列を検出し、検出ビット値を順次ビットシーケンスとして出力する。
最小ランレングス規則としてのｄ１規則（最小ランレングスｄ＝１で最短マーク長が２Ｔ）がある場合、例えば最尤検出器２１は、３ビットで構成される６個のステートと、４ビットで構成される１０個のブランチが用意され、これらのブランチが、ステートの間をＤ１制約に従って接続するように構成されている。
【００２４】
イコライザ２６は、入力信号（ＲＦ）をターゲットレスポンスＰＲ（１，２，２，２，１）に等化する。イコライザ２６でＰＲ等化された入力信号ＲＦは差動メトリック計算器２７に供給される。
【００２５】
差動メトリック計算器２７には、イコライザ２６でターゲットレスポンスＰＲ（１，２，２，２，１）にＰＲ等化された入力信号が供給されるとともに、最尤検出器２１で検出される検出ビット列（ビットシーケンス）が供給される。
そして差動メトリック計算器２７は、入力された信号から以下の値としての差動メトリックｄＭを計算する。
ｄＭ＝１・（ｑn-0−ｐn-0）＋２・（ｑn-1−ｐn-1）＋２・（ｑn-2−ｐn-2）＋２・（ｑn-3−ｐn-3）＋１・（ｑn-4−ｐn-4）
但し、ｑnはイコライザ２６の出力、ｐnは最尤検出器２１による検出ビット系列から得られるターゲットレスポンスＰＲ（１、２、２、２、１）のパーシャルレスポンス出力であり、ｎは時刻を表す。この値は、その正負を除けば、１ビット異なるビット系列との差動メトリックから、ＰＲ（１、２、２、２、１）における１ビット異なる系列でのユークリッド距離を引いた値に等しい。
【００２６】
ビット修正器２９は、差動メトリック計算器２７で得られた差動メトリックｄＭを用いて再度ビット検出を行う。つまり最尤検出器２１で検出される検出ビットに対して修正を行い、修正ビットシーケンスを出力する。
このビット修正器２９は、最尤検出器２１から入力された５ビットの検出ビット系列に基づき、差動メトリックｄＭを分類して、ビット値の再検出を行う。ここで５ビットのパタンは、１１０００、１１１００、０００１１、００１１１とし、差動メトリックｄＭの大きさがユークリッド距離ｄ＝（１2＋２2＋２2＋２2＋１2）＝１４よりも大きいがどうかによって、検出ビット系列の５ビットの真ん中のビットの修正を行う。
【００２７】
ＳＡＭジッタ計算器３０は、差動メトリック計算器２７から供給される、ターゲットレスポンスＰＲ（１、２、２、２、１）での差動メトリックｄＭに対して標準偏差を計算することでＳＡＭジッタを計算する。そしてＳＡＭジッタの値を、評価値として出力する。
【００２８】
なお、この図２の構成例においては、イコライザ２０及び最尤検出器２１が、本発明請求項のビット検出手段に相当する。また差動メトリック計算器２７が、本発明請求項の差動メトリック計算手段に相当する。さらに、ビット修正器２９が、本発明請求項のビット修正手段に相当する。
【００２９】
以下、図２の各部を詳細に説明する。
図３は図２のイコライザ２０、及びイコライザ２６の一例である。このイコライザ２０、２６は、フリップフロップ３１Ａ〜３１Ｆ、掛け算器３２Ａ〜３２Ｇ、および加算器３３によって構成され、波形等化フィルタを成している。
入力された再生信号（図１のイコライザ４からＰＲＭＬ復号装置６に供給される再生信号ＲＦ(Sampled)）は、フリップフロップ３１Ａ〜３１Ｆを経て、チャネルクロックで１クロックずつ遅延した７つの信号に分岐される。
次に、分岐された７つの信号は、それぞれ掛け算器３２Ａ〜３２Ｇによって、それぞれ異なる倍率（係数ｋ０〜ｋ６）で増幅される。
最後にこれらの掛け算器３２Ａ〜３２Ｇによって増幅された各信号は、加算器３３によって加算されて、その出力が等化信号として出力される。
【００３０】
ここで、掛け算器３２Ａ〜３２Ｇの係数ｋ０〜ｋ６は、等化信号のターゲットレスポンスに対する等化誤差が最小となるような係数を用いている。この係数は、たとえばＬＭＳアルゴリズムなどで自動的にもとまるようにすることが望ましい。ＬＭＳアルゴリズムを用いる場合、各係数は以下の演算によってもとめる。
ｋ０＝ｋ０＋ε・ｒn-3・（ｐn−ｑn）、  
ｋ１＝ｋ１＋ε・ｒn-2・（ｐn−ｑn）、  
ｋ２＝ｋ２＋ε・ｒn-1・（ｐn−ｑn）、  
ｋ３＝ｋ３＋ε・ｒn-0・（ｐn−ｑn）、  
ｋ４＝ｋ４＋ε・ｒn+1・（ｐn−ｑn）、  
ｋ５＝ｋ５＋ε・ｒn+2・（ｐn−ｑn）、  
ｋ６＝ｋ６＋ε・ｒn+3・（ｐn−ｑn）、  
ただし、εはフィードバック定数で０．００１程度である。ｒn、ｐn、ｑn、はそれぞれ時刻ｎの入力信号、パーシャルレスポンス信号、等化信号である。
【００３１】
なお、この図３の例は、７クロックはなれた信号を用いた７タップのイコライザの場合である。このタップ数は、必ずしも７つである必要はなく、より精度よく符号間干渉を取り除くのであればさらに増やしたり、あるいは、規模を小さくするならこれよりも減らしたりして、目的に応じて変更されればよい。
いずれにしてもイコライザ２０は、ＰＲ（１，２，２，１）のターゲットレスポンスでパーシャルレスポンス等化を実現できればどのようなイコライザでもよい。
またイコライザ２６は、ＰＲ（１，２，２，２，１）のターゲットレスポンスでパーシャルレスポンス等化を実現できればどのようなイコライザでもよい。
【００３２】
図４は最尤検出器２１の一例であり、最尤検出器２１は、各ブランチに対してブランチメトリックを計算するブランチメトリック計算ユニット（ＢＭＣ）２２と、ブランチメトリックを取り込んでブランチを比較してパスの選択を行いパスメトリックの更新を行うパスメトリック更新ユニット（ＡＣＳ）２３と、選択されたパス情報に従いパスメモリの更新を行うパスメモリ更新ユニット(ＰＭＥＭ)２４で構成される。
ブランチメトリック計算ユニット２２では、ビット系列００００、０００１、１０００、１００１、００１１、１１００、０１１０、０１１１、１１１０、１１１１に対して、これらに対応するパーシャルレスポンスレベル−３、−２、−２、−１、０、０、１、２、２、３と入力信号の間のユークリッド距離を計算する。
パスメトリック更新ユニット２３では、ビット列００００、０００１、１０００、１００１、００１１、１１００、０１１０、０１１１、１１１０、１１１１に対して、このビット列に到達するまでのパスのうちパスメトリックの小さいものを選択し、ブランチメトリックを加算し、次のパスメトリックとして更新する。
パスメモリ更新ユニット２４では、ビット列００００、０００１、１０００、１００１、００１１、１１００、０１１０、０１１１、１１１０、１１１１に対して、このビット列に到達するまでのパスのパスメモリをシフトさせて最下位ビットを付け加えて次のパスメモリとして更新する。さらに、たとえばビット列００００に到達したパスメモリを選択して、その最上位ビットを最尤検出器２１の検出ビットとして出力する。
【００３３】
図５は、ＰＲ（１，２，２，１）をターゲットレスポンスとする最尤検出器２１におけるブランチメトリック計算ブロック２２の構成である。
このブランチメトリック計算ユニット２２は、基準値レジスタ４１Ａ〜４１Ｊ、減算器４２Ａ〜４２Ｊ、掛け算器４３Ａ〜４３Ｊ、ブランチメトリックレジスタ４４Ａ〜４４Ｊを有している。
このブランチメトリック計算ユニット２２には、まず上述のイコライザ２０を経て得られた等化信号ｑｎが入力される。
基準値レジスタ４１Ａはビット列００００に対応する基準レベルｒ0000を記憶する。
基準値レジスタ４１Ｂはビット列０００１に対応する基準レベルｒ0001を記憶する。
基準値レジスタ４１Ｃはビット列１０００に対応する基準レベルｒ1000を記憶する。
基準値レジスタ４１Ｄはビット列１００１に対応する基準レベルｒ1001を記憶する。
基準値レジスタ４１Ｅはビット列００１１に対応する基準レベルｒ0011を記憶する。
基準値レジスタ４１Ｆはビット列１１００に対応する基準レベルｒ1100を記憶する。
基準値レジスタ４１Ｇはビット列０１１０に対応する基準レベルｒ0110を記憶する。
基準値レジスタ４１Ｈはビット列０１１１に対応する基準レベルｒ0111を記憶する。
基準値レジスタ４１Ｉはビット列１１１０に対応する基準レベルｒ1110を記憶する。
基準値レジスタ４１Ｊはビット列１１１１に対応する基準レベルｒ1111を記憶する。
【００３４】
なお、ここではターゲットレスポンスをＰＲ（１，２，２，１）としており、ビット列ｉｊｋｌに対する基準レベルｒijklは、
ｒ0000＝−３、  
ｒ0001＝−２、  
ｒ1000＝−２、  
ｒ1001＝−１、  
ｒ0011＝０、  
ｒ1100＝０、  
ｒ0110＝１、  
ｒ0111＝２、  
ｒ1110＝２、  
ｒ1111＝３、  
となる。
【００３５】
ブランチメトリックレジスタ４４Ａは、信号ｑｎと基準レベルｒ0000の間のブランチメトリックｍ0000を記憶する。
ブランチメトリックレジスタ４４Ｂは、信号ｑｎと基準レベルｒ0001の間のブランチメトリックｍ0001を記憶する。
ブランチメトリックレジスタ４４Ｃは、信号ｑｎと基準レベルｒ1000の間のブランチメトリックｍ1000を記憶する。
ブランチメトリックレジスタ４４Ｄは、信号ｑｎと基準レベルｒ1001の間のブランチメトリックｍ1001を記憶する。
ブランチメトリックレジスタ４４Ｅは、信号ｑｎと基準レベルｒ0011の間のブランチメトリックｍ0011を記憶する。
ブランチメトリックレジスタ４４Ｆは、信号ｑｎと基準レベルｒ1100の間のブランチメトリックｍ1100を記憶する。
ブランチメトリックレジスタ４４Ｇは、信号ｑｎと基準レベルｒ0110の間のブランチメトリックｍ0110を記憶する。
ブランチメトリックレジスタ４４Ｈは、信号ｑｎと基準レベルｒ0111の間のブランチメトリックｍ0111を記憶する。
ブランチメトリックレジスタ４４Ｉは、信号ｑｎと基準レベルｒ1110の間のブランチメトリックｍ1110を記憶する。
ブランチメトリックレジスタ４４Ｊは、信号ｑｎと基準レベルｒ1111の間のブランチメトリックｍ1111を記憶する。
【００３６】
基準値レジスタ４１Ａからブランチメトリックレジスタ４４Ａ、
基準値レジスタ４１Ｂからブランチメトリックレジスタ４４Ｂ、
基準値レジスタ４１Ｃからブランチメトリックレジスタ４４Ｃ、
基準値レジスタ４１Ｄからブランチメトリックレジスタ４４Ｄ、
基準値レジスタ４１Ｅからブランチメトリックレジスタ４４Ｅ、
基準値レジスタ４１Ｆからブランチメトリックレジスタ４４Ｆ、
基準値レジスタ４１Ｇからブランチメトリックレジスタ４４Ｇ、
基準値レジスタ４１Ｈからブランチメトリックレジスタ４４Ｈ、
基準値レジスタ４１Ｉからブランチメトリックレジスタ４４Ｉ、
基準値レジスタ４１Ｊからブランチメトリックレジスタ４４Ｊ、
にいたる過程には、それぞれ減算器４２（４２Ａ〜４２Ｊ）と掛け算器４３（４３Ａ〜４３Ｊ）が一つずつ用意されている。
【００３７】
各減算器（４２Ａ〜４２Ｊ）では、入力信号ｑｎと、対応するレジスタ（４１Ａ〜４１Ｊ）から得られた基準レベルの信号を入力し、その差分を出力する。
また、各掛け算器（４３Ａ〜４３Ｊ）は、対応する減算器（４２Ａ〜４２Ｊ）から出力された差分を二乗した値を出力する。このそれぞれの掛け算器（４３Ａ〜４３Ｊ）から出力された値が、各ブランチメトリックレジスタ（４４Ａ〜４４Ｊ）において記憶されるブランチメトリックｍ0000〜ｍ1111となる。
この場合、ブランチメトリックｍijklは、
ｍijkl＝（ｑn−ｒijkl）2
である。ここでｑnは時刻ｎの入力信号である。
【００３８】
但しブランチメトリックは、相対値がわかれば充分であり、したがって、ｑn2の項はなくてもよい。このため図５のブランチメトリックレジスタ４４Ａ〜４４Ｊに示すように、ブランチメトリックｍijklは、
ｍijkl＝−ｒijkl（２ｑn−ｒijkl）
とすればよい。このようにすれば、掛け算器４３の容量を削減することができる。
なお、掛け算器４３のかわりに絶対値計算器を配してもよい。
【００３９】
以上のようにして得られて各ブランチメトリックレジスタ４４Ａ〜４４Ｊに記憶されたブランチメトリックｍ0000〜ｍ1111は、チャネルビットクロック毎に更新されるとともに、次段のパスメトリック更新ユニット２３に出力される。
【００４０】
図６は、ＰＲ（１，２，２，１）をターゲットレスポンスとする最尤検出器２１におけるパスメトリック更新ユニット２３を示している。
図６のパスメトリック更新ユニット２３は、パスメトリックレジスタ５１Ａ〜５１Ｊ、及び５２Ａ〜５２Ｊと、フリップフロップ５３Ａ〜５３Ｊを有して構成されている。
【００４１】
パスメトリックレジスタ５１Ａには、ブランチｂ0000における生き残りパスのパスメトリックｐｍ0000が記憶されている。
ビット列００００に到達したパスのパスメトリックの演算は、
ｐｍ0000＝ｍｉｎ（ｐｍ0000、ｐｍ1000）＋ｍ0000
で表される。ｍｉｎ（Ａ，Ｂ）はＡ，Ｂのうち小さいものを選ぶ演算である。
つまりパスメトリックレジスタ５２Ａでは、ブランチｂ0000に至るパスのパスメトリックｐｍ0000として、ｐｍ0000＋ｍ0000、ｐｍ1000＋ｍ0000のうち小さい値が選択される。
なお、上記パスメトリック値を計算するためのメトリックｍ0000、ｍ1000は図５のブランチメトリック計算ユニット２２から入力される。図６においてブランチメトリック｛ｍijkl｝として示しているのは、図５のブランチメトリックレジスタ４４Ａ〜４４Ｊから供給されるブランチメトリックｍ0000〜ｍ1111のことである。後述するパスメトリックレジスタ５２Ｂ〜５２Ｊにおけるメトリックｍijklも同様である。
フリップフロップ５３Ａによってラッチされたパスメトリックレジスタ５２Ａの値は、パスメトリックレジスタ５１Ａの値として記憶される。
【００４２】
パスメトリックレジスタ５１Ｂには、ブランチｂ0001における生き残りパスのパスメトリックｐｍ0001が記憶されている。
ビット列０００１に到達したパスのパスメトリックの演算は、
ｐｍ0001＝ｍｉｎ（ｐｍ0000、ｐｍ1000）＋ｍ0001
で表される。つまりパスメトリックレジスタ５２Ｂでは、ブランチｂ0001に至るパスのパスメトリックｐｍ0001として、ｐｍ0000＋ｍ0001、ｐｍ1000＋ｍ0001のうち小さい値が選択される。
フリップフロップ５３Ｂによってラッチされたパスメトリックレジスタ５２Ｂの値は、パスメトリックレジスタ５１Ｂの値として記憶される。
【００４３】
パスメトリックレジスタ５１Ｃには、ブランチｂ1000における生き残りパスのパスメトリックｐｍ1000が記憶されている。
ビット列１０００に到達したパスのパスメトリックの演算は、
ｐｍ1000＝ｐｍ1100＋ｍ1000
で表される。パスメトリックレジスタ５２Ｃには、ブランチｂ1000に至るパスのパスメトリックｐｍ1000＝ｐｍ1100＋ｍ1000が記憶される。
フリップフロップ５３Ｃによってラッチされたパスメトリックレジスタ５２Ｃの値は、パスメトリックレジスタ５１Ｃの値として記憶される。
【００４４】
パスメトリックレジスタ５１Ｄには、ブランチｂ1001における生き残りパスのパスメトリックｐｍ1001が記憶されている。
ビット列１００１に到達したパスのパスメトリックの演算は、
ｐｍ1001＝ｐｍ1100＋ｍ1001
で表される。パスメトリックレジスタ５２Ｄには、ブランチｂ1001に至るパスのパスメトリックｐｍ1001＝ｐｍ1100＋ｍ1001が記憶される。フリップフロップ５３Ｄによってラッチされたパスメトリックレジスタ５２Ｄの値は、パスメトリックレジスタ５１Ｄの値として記憶される。
【００４５】
パスメトリックレジスタ５１Ｅには、ブランチｂ0011における生き残りパスのパスメトリックｐｍ0011が記憶されている。
ビット列００１１に到達したパスのパスメトリックの演算は、
ｐｍ0011＝ｍｉｎ（ｐｍ0001、ｐｍ1001）＋ｍ0011
で表される。パスメトリックレジスタ５２Ｅでは、ブランチｂ0011に至るパスのパスメトリックｐｍ0011として、ｐｍ0001＋ｍ0011、ｐｍ1001＋ｍ0011のうち小さい値が選択される。フリップフロップ５３Ｅによってラッチされたパスメトリックレジスタ５２Ｅの値は、パスメトリックレジスタ５１Ｅの値として記憶される。
【００４６】
パスメトリックレジスタ５１Ｆには、ブランチｂ1100における生き残りパスのパスメトリックｐｍ1100が記憶されている。
ビット列１１００に到達したパスのパスメトリックの演算は、
ｐｍ1100＝ｍｉｎ（ｐｍ0110、ｐｍ1110）＋ｍ1100
で表される。パスメトリックレジスタ５２Ｆでは、ブランチｂ1100に至るパスのパスメトリックｐｍ1100としてｐｍ0110＋ｍ1100、ｐｍ1110＋ｍ1100のうち小さい値が選択される。フリップフロップ５３Ｆによってラッチされたパスメトリックレジスタ５２Ｆの値は、パスメトリックレジスタ５１Ｆの値として記憶される。
【００４７】
パスメトリックレジスタ５１Ｇには、ブランチｂ0110における生き残りパスのパスメトリックｐｍ0110が記憶されている。
ビット列０１１０に到達したパスのパスメトリックの演算は、
ｐｍ0110＝ｐｍ0011＋ｍ0011
で表される。パスメトリックレジスタ５２Ｇには、ブランチｂ0110に至るパスのパスメトリックｐｍ0110＝ｐｍ0011＋ｍ0110が記憶される。フリップフロップ５３Ｇによってラッチされたパスメトリックレジスタ５２Ｇの値は、パスメトリックレジスタ５１Ｇの値として記憶される。
【００４８】
パスメトリックレジスタ５１Ｈには、ブランチｂ0111における生き残りパスのパスメトリックｐｍ0111が記憶されている。
ビット列０１１１に到達したパスのパスメトリックの演算は、
ｐｍ0111＝ｐｍ0011＋ｍ0111
で表される。パスメトリックレジスタ５２Ｈには、ブランチｂ0111に至るパスのパスメトリックｐｍ0111＝ｐｍ0011＋ｍ0111が記憶される。フリップフロップ５３Ｈによってラッチされたパスメトリックレジスタ５２Ｈの値は、パスメトリックレジスタ５１Ｈの値として記憶される。
【００４９】
パスメトリックレジスタ５１Ｉには、ブランチｂ1110における生き残りパスのパスメトリックｐｍ1110が記憶されている。
ビット列１１１０に到達したパスのパスメトリックの演算は、
ｐｍ1110＝ｍｉｎ（ｐｍ0111、ｐｍ1111）＋ｍ1110
で表される。パスメトリックレジスタ５２Ｉでは、ブランチｂ1110に至るパスのパスメトリックｐｍ1110としてｐｍ0111＋ｍ1110、ｐｍ1111＋ｍ1110のうち小さい値が選択される。フリップフロップ５３Ｉによってラッチされたパスメトリックレジスタ５２Ｉの値は、パスメトリックレジスタ５１Ｉの値として記憶される。
【００５０】
パスメトリックレジスタ５１Ｊには、ブランチｂ1111における生き残りパスのパスメトリックｐｍ1111が記憶されている。
ビット列１１１１に到達したパスのパスメトリックの演算は、
ｐｍ1111＝ｍｉｎ（ｐｍ0111、ｐｍ1111）＋ｍ1111
で表される。パスメトリックレジスタ５２Ｊでは、ブランチｂ1111に至るパスのパスメトリックｐｍ1111としてｐｍ0111＋ｍ1111、ｐｍ1111＋ｍ1111のうち小さい値が選択される。フリップフロップ５３Ｊによってラッチされたパスメトリックレジスタ５２Ｊの値は、パスメトリックレジスタ５１Ｊの値として記憶される。
【００５１】
以上のようにして、各ブランチにおける、そのブランチにいたるまでのパスメトリックが更新される。
一方、各ブランチでのパスの選択情報、つまりパスメトリックの比較選択の際にいずれのパスを選らんだかの情報を、図５において｛Ｓijkl｝として示しているが、このパス選択情報｛Ｓijkl｝は、次に述べるパスメモリ更新ユニット２４に出力される。
【００５２】
図７は、ＰＲ（１，２，２，１）をターゲットレスポンスとする最尤検出器２１におけるパスメモリ更新ユニット２４を示している。
図７のパスメモリ更新ユニット２４は、パスメモリレジスタ６１Ａ〜６１Ｊ、６２Ａ〜６２Ｊと、フリップフロップ６３Ａ〜６３Ｊによって構成されている。
なお図７においては、上記パスメトリック更新ユニット２３から供給されるパス選択情報を｛Ｓijkl｝として示している。
【００５３】
パスメモリレジスタ６１Ａには、ブランチｂ0000における生き残りパスのパスメモリＭ0000が記憶されている。
ビット列００００に到達したパスのパスメモリの更新は、
Ｍ0000＝２・select（Ｍ0000、Ｍ1000）＋０
で表される。なお、select（Ａ，Ｂ）はＡ，Ｂを選択する演算である。
つまりパスメモリレジスタ６２Ａでは、ブランチｂ0000に至る２つのパスのパスメモリＭ0000、Ｍ1000うち、パスメトリックが小さくなるパスのパスメモリを選択し、選択されたメモリ値を２倍して０を加算して記憶する。このパスの選択情報は、図６のパスメトリック更新ユニット２３におけるブランチｂ0000での比較結果を元にしている。フリップフロップ６３Ａによってラッチされたパスメモリレジスタ６２Ａの値は、パスメモリレジスタ６１Ａの値として記憶される。
なお、図にはselect（Ｓ0000，Ｍ0000、Ｍ1000）と示しているが、これはパスメトリック更新時のパスの選択情報Ｓ0000に基づいてＭ0000、Ｍ1000のいずれか選択する演算という意味を示している。他のパスメモリレジスタ６２Ｂ、６２Ｅ、６２Ｆ、６２Ｉ、６２Ｊも同様の意味である。
【００５４】
パスメモリレジスタ６１Ｂには、ブランチｂ0001における生き残りパスのパスメモリＭ0001が記憶されている。
ビット列０００１に到達したパスのパスメモリの更新は、
Ｍ0001＝２・ｓｅｌ（Ｍ0000、Ｍ1000）＋１
で表される。このためパスメモリレジスタ６２Ｂでは、ブランチｂ0001に至る２つのパスのパスメモリＭ0000、Ｍ1000うち、パスメトリックが小さくなるパスのパスメモリを選択し、選択されたメモリ値を２倍して１を加算して記憶する。このパスの比較情報は、パスメトリック更新ユニット２３におけるブランチｂ0001での比較結果を元にしている。フリップフロップ６３Ｂによってラッチされたパスメモリレジスタ６２Ｂの値は、パスメモリレジスタ６１Ｂの値として記憶される。
【００５５】
パスメモリレジスタ６１Ｃには、ブランチｂ1000における生き残りパスのパスメモリＭ1000が記憶されている。
ビット列１０００に到達したパスのパスメモリの更新は、
Ｍ1000＝２・Ｍ1100＋０
で表される。このためパスメモリレジスタ６２Ｃでは、ブランチｂ1000に至るパスのパスメモリＭ1100を２倍し、０を加算して記憶する。フリップフロップ６３Ｃによってラッチされたパスメモリレジスタ６２Ｃの値は、パスメモリレジスタ６１Ｃの値として記憶される。
【００５６】
パスメモリレジスタ６１Ｄには、ブランチｂ1001における生き残りパスのパスメモリＭ1001が記憶されている。
ビット列１００１に到達したパスのパスメモリの更新は、
Ｍ1001＝２・Ｍ1100＋１
で表される。パスメモリレジスタ６２Ｄでは、ブランチｂ1001に至るパスのパスメモリＭ1100を２倍し、１を加算して記憶する。フリップフロップ６３Ｄによってラッチされたパスメモリレジスタ６２Ｄの値は、パスメモリレジスタ６１Ｄの値として記憶される。
【００５７】
パスメモリレジスタ６１Ｅには、ブランチｂ0011における生き残りパスのパスメモリＭ0011が記憶されている。
ビット列００１１に到達したパスのパスメモリの更新は、
Ｍ0011＝２・ｓｅｌ（Ｍ0001、Ｍ1001）＋１
で表される。パスメモリレジスタ６２Ｅでは、ブランチｂ0011に至る２つのパスのパスメモリＭ0001、Ｍ1001のうち、パスメトリックが小さくなるパスのパスメモリを選択し、選択されたメモリ値を２倍して１を加算して記憶する。このパスの選択情報は、図６のパスメトリック更新ユニット２３におけるブランチｂ0011での比較結果を元にしている。フリップフロップ６３Ｅによってラッチされたパスメモリレジスタ６２Ｅの値は、パスメモリレジスタ６１Ｅの値として記憶される。
【００５８】
パスメモリレジスタ６１Ｆには、ブランチｂ1100における生き残りパスのパスメモリＭ1100が記憶されている。
ビット列１１００に到達したパスのパスメモリの更新は、
Ｍ1100＝２・ｓｅｌ（Ｍ0110、Ｍ1110）＋０
で表される。パスメモリレジスタ６２Ｆでは、ブランチｂ1100に至る２つのパスのパスメモリＭ0110、Ｍ1110のうち、パスメトリックが小さくなるパスのパスメモリを選択して、選択されたメモリ値を２倍して０を加算し、記憶する。このパスの選択情報は、パスメトリック更新ユニット２３におけるブランチｂ1100での比較結果を元にしている。フリップフロップ６３Ｆによってラッチされたパスメモリレジスタ６２Ｆの値は、パスメモリレジスタ６１Ｆの値として記憶される。
【００５９】
パスメモリレジスタ６１Ｇには、ブランチｂ0110における生き残りパスのパスメモリＭ0110が記憶されている。
ビット列０１１０に到達したパスのパスメモリの更新は、
Ｍ0110＝２・Ｍ0011＋０
で表される。パスメモリレジスタ６２Ｇでは、ブランチｂ0110に至るパスのパスメモリＭ0011を２倍して０を加算し記憶する。フリップフロップ６３Ｇによってラッチされたパスメモリレジスタ６２Ｇの値は、パスメモリレジスタ６１Ｇの値として記憶される。
【００６０】
パスメモリレジスタ６１Ｈには、ブランチｂ0111における生き残りパスのパスメモリＭ0111が記憶されている。
ビット列０１１１に到達したパスのパスメモリの更新は、
Ｍ0111＝２・Ｍ0011＋１
で表される。パスメモリレジスタ６２Ｈでは、ブランチｂ0111に至るパスのパスメモリＭ0011を２倍して１を加算し、記憶する。フリップフロップ６３Ｈによってラッチされたパスメモリレジスタ６２Ｈの値は、パスメモリレジスタ６１Ｈの値として記憶される。
【００６１】
パスメモリレジスタ６１Ｉには、ブランチｂ1110における生き残りパスのパスメモリＭ1110が記憶されている。
ビット列１１１０に到達したパスのパスメモリの更新は、
Ｍ1110＝２・ｓｅｌ（Ｍ0111、Ｍ1111）＋０
で表される。パスメモリレジスタ６２Ｉでは、ブランチｂ1110に至る２つのパスのパスメモリＭ0111、Ｍ1111のうち、パスメトリックの小さくなるパスのパスメモリを選択して、選択したメモリ値を２倍して０を加算して記憶する。このパスの選択情報は、パスメトリック更新ユニット２３におけるブランチｂ1110での比較結果を元にしている。フリップフロップ６３Ｉによってラッチされたパスメモリレジスタ６２Ｉの値は、パスメモリレジスタ６１Ｉの値として記憶される。
【００６２】
パスメモリレジスタ６１Ｊには、ブランチｂ1111における生き残りパスのパスメトリックＭ1111が記憶されている。
ビット列１１１１に到達したパスのパスメモリの更新は、
Ｍ1111＝２・ｓｅｌ（Ｍ0111、Ｍ1111）＋１
で表される。パスメモリレジスタ６２Ｊでは、ブランチｂ1111に至る２つのパスのパスメモリＭ0111、Ｍ1111のうち、パスメトリックの小さくなるパスのパスメモリを選択して、選択したメモリ値を２倍して１を加算し、記憶する。このパスの選択情報は、パスメトリック更新ユニット２３におけるブランチｂ1111での比較結果を元にしている。フリップフロップ６３Ｊによってラッチされたパスメモリレジスタ６２Ｊの値は、パスメモリレジスタ６１Ｊの値として記憶される。
【００６３】
以上のパスメモリ更新ユニット２４に記憶されているビット系列は、上述のパスの選択を繰り返しながら、最終的に尤もらしいビット系列に収束していく。収束するまでにかかる時間は、拘束長の５倍程度といわれている。従って、パスメモリを３０ビットのシフトレジスタで構成すれば、パスメモリのうち上位のビットは、収束している。従って、最尤検出器２１では、ブランチｂ1111のパスメモリの最上位のビット（ＭＳＢ）を選択して、これをビット検出結果として出力する。
【００６４】
図８は、図２の差動メトリック計算器２７の一例である。この差動メトリック計算器２７は、最尤検出器２１でのビット検出処理に用いられた差動メトリックとは異なる差動メトリックを計算するものである。
図２で説明したように差動メトリック計算器２７には、イコライザ２６からの、ターゲットレスポンスＰＲ（１，２，２，２，１）の等化信号と、最尤検出器２１で検出されたビットシーケンスが供給される。
図８に示すように差動メトリック計算器２７は、ＰＲレベル生成器８０、減算器８１、フリップフロップ８２Ａ〜８２Ｄと、掛け算器８３Ａ〜８３Ｅと、加算器８４によって構成されている。
なお、フリップフロップの数、掛け算器の数は、必要に応じて変更するものとする。
【００６５】
ＰＲレベル生成器８０は、最尤検出器２１からのビットシーケンスから、ターゲットレスポンスＰＲ（１，２，２，２，１）のＰＲレベルを生成する。つまり５ビットのビット列に１，２，２，２，１を乗算して加算することで、ＰＲレベルを生成する。
減算器８１には、イコライザ２６からの等化信号ｑと、ＰＲレベル生成器８０からのＰＲ系列の信号ｐが供給される。
減算器８１でｑ−ｐの減算が行われた出力値は、フリップフロップ８２Ａ〜８２Ｄによるシフトレジスタによって１クロックタイミングずつずれて掛け算器８３Ａ〜８３Ｅに供給され、さらに掛け算器８３Ａ〜８３Ｅの出力が加算器８４で加算されて差動メトリックｄＭとされる。
【００６６】
この場合、掛け算器８３Ａ〜８３Ｅの係数を順に１，２，２，２，１とする。この差動メトリック計算器２７におけるフィルタ（フリップフロップ８２Ａ〜８２Ｄ、掛け算器８３Ａ〜８３Ｅ、及び加算器８４で構成されるフィルタ）には、イコライザ２６の出力ｑn、検出ビット系列から得られるパーシャルレスポンス出力ｐnの差分が順次入力されるため、その結果、時刻ｎにおける差動メトリックｄＭnとして、
ｄＭn＝１・（ｑn-0−ｐn-0）＋２・（ｑn-1−ｐn-1）＋２・（ｑn-2−ｐn-2）＋２・（ｑn-3−ｐn-3）＋１・（ｑn-4−ｐn-4）
を得ることになる。なお、この値は、前述のようにユークリッド距離分を除去した値であり、さらに、その正負については後のビット修正器２９での処理において修正を加える。
この差動メトリック計算器２７で計算する差動メトリックは、最尤検出器２１で検出されたビット系列に対応するパスメトリックと、最尤検出器２１で検出されたビット系列とは１ビットだけ異なるビット系列に対応するパスメトリックとの間の差分に相当する。
【００６７】
なお差動メトリック計算器２７で算出する差動メトリックは、拘束長が５のターゲットレスポンスＰＲ（１，２，２，２，１）から得られる基準レベルに所定の補正を施した基準レベルを用いて計算される差動メトリックとしてもよい。この場合、基準レベルの所定の補正とは、各基準レベルに対して、実際に検出された信号のうちその基準レベルに該当するものを選択して、その低周波成分を用いて基準レベルを適応的に修正することである。
【００６８】
差動メトリック計算器２７で算出された差動メトリックｄＭは、ビット修正器２９及びＳＡＭジッタ計算器３０に供給される。
図９は、ビット修正器２９の一例である。ビット修正器２９は分類器９１，比較演算器９２，選択器９３、レジスタ９４により構成される。このビット修正器２９は、最尤検出器２１で得られたビット値の５ビット値を用いて、差動メトリック計算器２７で得られた差動メトリックｄＭを分類してユークリッド距離との比較を行い、５ビットの真ん中のビットの値の修正を行うものである。
【００６９】
レジスタ９４は、最尤検出器２１から順次検出出力されるビットとしてのビットシーケンスの５ビットを保持する。つまり、１チャネルビット毎に、最尤検出器２１から出力されるビット値はビットｂ４として記憶されると共に、ビットｂ４の値はビットｂ３に、ビットｂ３の値はビットｂ３２、ビットｂ２の値はビットｂ１、ビットｂ１の値はビットｂ０に、それぞれ転送されるシフトレジスタ形態をとる。そして順次ビットｂ０から出力されるビット値が、修正ビットシーケンスとなる。なお、３番目のビットｂ２としては、選択器９３から供給される値により修正される。
【００７０】
分類器９１は、上記した差動メトリック計算器２７で算出された差動メトリックｄＭを４系統の演算テーブルに分類する。分類は、レジスタ９４に保持された５ビットパタンに基づいて行われる。
ここでは、１１０００、１１１００、０００１１、００１１１の４個の５ビットパタンで差動メトリックｄＭを分類する。
なお、１１０００、１１１００、０００１１、００１１１のビットパタンは、最尤検出器２１が、ランレングス規則としてｄ１規則に従う信号についてのビタビ検出処理を行う場合において、所定の１ビットを変更してもｄ１規則を満たすビットパタンである。
比較演算器９２は、上記４個のビットパタンにそれぞれ対応して、４個の演算テーブル９２−０、９２−１、９２−２、９２−３を備える。
また選択器９３はレジスタ９４に保持された５ビットパタンに基づいて４個の演算テーブル９２−０、９２−１、９２−２、９２−３の１つを選択し、選択した演算テーブルの演算結果をレジスタ９４のビットｂ２に供給する。
【００７１】
このビット修正器２９は以下のように動作する。
レジスタ９４に保持された５ビットのパタンが１１０００である場合、差動メトリック計算器２７から供給される差動メトリックｄＭは分類器９１により演算テーブル９２−０に分類される。そして演算テーブル９２−０で、
ｏｕｔ＝（＋ｄＭ＜ｃ）？０：１
の演算によって差動メトリックｄＭの値とユークリッド距離と比較した結果としての「０」又は「１」を、５ビットの真ん中のビット、つまりレジスタ９４のビットｂ２の値に加算する。
ただし、ｃは、ターゲットレスポンスがＰＲ（１、２、２、２、１）の場合の１ビット異なるパーシャルレスポンス系列のユークリッド系列であり、その値は、ｃ＝（１2＋２2＋２2＋２2＋１2）＝１４である。また、Ａ？Ｂ：Ｃは、論理Ａが正しければＢを、誤っていればＣを出力する演算を示している。
この場合、＋ｄＭ＜ｃであれば、ｏｕｔ＝０となり、１１０００の５ビットの真ん中のビット（レジスタ９４のｂ２）には０が加算される。つまり修正されない。一方、＋ｄＭ＜ｃでなければ、ｏｕｔ＝１となり、１１０００の５ビットの真ん中のビット（レジスタ９４のｂ２）に１が加算され、当該５ビットは１１１００に修正される。
【００７２】
レジスタ９４に保持された５ビットのパタンが１１１００である場合、差動メトリック計算器２７から供給される差動メトリックｄＭは分類器９１により演算テーブル９２−１に分類される。そして演算テーブル９２−１で、
ｏｕｔ＝（−ｄＭ＜ｃ）？０：１
の演算によって差動メトリックの値とユークリッド距離と比較した結果を、５ビットの真ん中のビットｂ２の値に加算する。
【００７３】
レジスタ９４に保持された５ビットのパタンが０００１１である場合、差動メトリック計算器２７から供給される差動メトリックｄＭは分類器９１により演算テーブル９２−２に分類される。そして演算テーブル９２−２で、
ｏｕｔ＝（＋ｄＭ＜ｃ）？０：１
の演算によって差動メトリックｄＭの値とユークリッド距離と比較した結果を、５ビットの真ん中のビットｂ２の値に加算する。
【００７４】
レジスタ９４に保持された５ビットのパタンが００１１１である場合、差動メトリック計算器２７から供給される差動メトリックｄＭは分類器９１により演算テーブル９２−３に分類される。そして演算テーブル９２−３で、
ｏｕｔ＝（−ｄＭ＜ｃ）？０：１
の演算によって差動メトリックｄＭの値とユークリッド距離と比較した結果を、５ビットの真ん中のビットｂ２の値に加算する。
【００７５】
このビット修正器２９では、以上の処理を１チャネルビットずつ繰り返して、ビット値の修正を行う。
即ちビット修正器２９は、差動メトリックの値が、１ビット異なる２つのビット系列がなす２つのパーシャルレスポンス系列の間のユークリッド距離を越える場合に、最尤検出器２１で検出された検出ビット系列における５ビットのビットパタンのビット値ｂ２を反転させるものとなっている。
但し、レジスタ９４の５ビットが１１０００、１１１００、０００１１、００１１１のいずれでもないときは、差動メトリックｄＭに対する演算処理は行われず、つまりビットｂ２の修正は行われない。
【００７６】
上記のように差動メトリック計算器２７で計算された差動メトリックｄＭはＳＡＭジッタ計算器３０にも供給される。
図１０は、ＳＡＭジッタ計算器３０の一例である。ＳＡＭジッタ計算器３０は二乗回路９５、パタン検出カウンタ９６、二乗値加算回路９７、平方根回路９８、割算回路９９を備える。
差動メトリック計算器２７から順次供給されてくる差動メトリックｄＭは、二乗回路９５で二乗され、二乗値加算回路９７で加算されて平均値が算出される。そして平方根回路９８で平方根演算されることで差動メトリックｄＭの標準偏差値が算出される。さらに、この標準偏差値を割算回路９９でユークリッド距離(この場合は１４)の２倍で割ることによって補正されたＳＡＭジッタを得る。
パタン検出カウンタ９６には、上記レジスタ９４の５ビット、つまり最尤検出器２１からのビットシーケンス上での５ビットパタンが供給されており、パタン検出カウンタ９６は、入力される５ビットパタンが上記の１１０００、１１１００、０００１１、００１１１のいずれかに該当するか否かを検出する。そしていずれかに該当する場合のみ、差動メトリックｄＭの二乗値を二乗値加算回路９７で加算させるようにする。
以上の処理で、差動メトリックｄＭを用いてＳＡＭジッタが算出される。
【００７７】
以上のようなＰＲＭＬ復号装置６によれば、拘束長の長いターゲットレスポンス、例えばＰＲ（１，２，２，２，１）が要求されるようなＰＲＭＬ検出において、ＰＲＭＬ復号処理自体は拘束長の短いターゲットレスポンス、例えばＰＲ（１，２，２，１）が用いるが、ＰＲ（１，２，２，２，１）で計算した差動メトリックｄＭの値に基づいてビット修正を行うことで、ＰＲＭＬ復号装置の回路規模を増やすことなく精度の高いビット検出を行うことができる。
またこの結果、ディスク９０等の記録媒体の高密度化に伴って再生ヘッド、ピックアップの分解能に対するビット長が相対的に減少した場合でも、より拘束長の長いターゲットレスポンスで差動メトリックｄＭを計算し、ＰＲＭＬ検出ビットを修正するという手法を採用して高い精度のビット検出を行うことができる。
さらに、高密度化に対応する際に、ＰＲＭＬ復号装置６の回路規模の増大がほとんどないことは、高い精度のビット検出を実現しながら、低消費電力化を同時に実現する。さらに、回路規模が複雑にならないため高密度化にともなう設計の困難さは発生せず、また、処理速度の低減などもおこらない。
これらのことから記録再生システムやデータ伝送システムにおける高密度化、高転送レート化に良好に対応できるものとなる。
【００７８】
ところで上記例では、ランレングス規則としてｄ１規則に従う信号についてのビタビ検出処理を行う場合において、所定の１ビットを変更してもｄ１規則を満たすビットパタンとして１１０００、１１１００、０００１１、００１１１の４個の５ビットパタンを用いた例としたが、ビット修正器２９において６ビット以上のビットパタンを用いて分類を行っても良い。但し、その場合のビットパタンとしては、１１０００を含むビットパタン、１１１００を含むビットパタン、０００１１を含むビットパタン、００１１１を含むビットパタンがそれぞれ少なくとも設定される。例えば６ビットのビットパタンを用いる例としては、上記各５ビットに最下位ビットとして０又は１を付加した６ビット、つまり１１００００、１１０００１、１１１０００、１１１００１、０００１１０、０００１１１、００１１１０、００１１１１の８種類の６ビットパタンで差動メトリックｄＭの値を分類することが考えられる。
さらに、上記各５ビットに２ビット以上を付加した７ビット以上のビットパタンを用いることも考えられる。
【００７９】
また、ｄ１規則に従う信号についてのビタビ検出処理を行う場合において、１つ以上の連続する最短ランレングスのランを含み、最短ランレングスのランを１ビットシフトしてもｄ１規則を満たすビットパタンとして、７ビット以上のビットパタンを用いる例もある。その場合、複数のビットパタンとしては、００１１０００を含むビットパタン、０００１１００を含むビットパタン、１１１００１１を含むビットパタン、１１００１１１を含むビットパタンが設定される。
この場合、差動メトリック計算器２７では、最尤検出器２１で検出されたビット系列に対応するパスメトリックと、最尤検出器２１で検出されたビット系列に含まれる最短ランレングスのランを１ビットだけシフトさせたビット系列に対応するパスメトリックとの間の差分を、ターゲットレスポンスＰＲ（１，２，２，２，１）において求める。
【００８０】
ビット修正器２９は図１１のように分類器９１Ａ、比較演算器９２Ａ、選択器９３Ａ、レジスタ９４Ａで構成する。この場合のビット修正器２９は、最尤検出器２１で得られたビット値の７ビット値を用いて、差動メトリック計算器２７で得られた差動メトリックｄＭを分類してユークリッド距離との比較を行い、７ビットのうちの２つのビットの値の修正を行うものとなる。
【００８１】
レジスタ９４Ａは、最尤検出器２１から順次検出出力されるビットとしてのビットシーケンスの７ビット（ｂ０〜ｂ６）を保持する。この場合は、ビットｂ２とビットｂ４が、選択器９３Ａから供給される値により修正される。
分類器９１Ａは、上記した差動メトリック計算器２７で算出された差動メトリックｄＭを４系統の演算テーブルに分類する。分類は、レジスタ９４Ａに保持された７ビットパタンに基づいて行われる。ここでは００１１０００、０００１１００、１１１００１１、１１００１１１の４個の７ビットパタンで差動メトリックｄＭを分類する。
比較演算器９２Ａは、上記４個のビットパタンにそれぞれ対応して、４個の演算テーブル９２−０、９２−１、９２−２、９２−３を備える。
また選択器９３Ａはレジスタ９４Ａに保持された７ビットパタンに基づいて４個の演算テーブル９２−０、９２−１、９２−２、９２−３の１つを選択し、選択した演算テーブルの演算結果をレジスタ９４Ａのビットｂ２、ｂ４に供給する。
【００８２】
このビット修正器２９は、７ビットパタンに応じて差動メトリックｄＭを４個の演算テーブル９２−０、９２−１、９２−２、９２−３に分類し、各演算テーブル９２−０、９２−１、９２−２、９２−３は、上記図９の場合と同様の演算を行う。そして演算結果、つまり選択器９３Ａの出力が「０」の場合は、ビットｂ２，ｂ４の値は反転されず、選択器９３Ａの出力が「１」の場合は、ビットｂ２，ｂ４が反転される。
例えばレジスタ９４Ａに保持された７ビットのパタンが００１１０００である場合、差動メトリック計算器２７から供給される差動メトリックｄＭは分類器９１により演算テーブル９２−０に分類される。そして演算テーブル９２−０で、
ｏｕｔ＝（＋ｄＭ＜ｃ）？０：１
の演算によって差動メトリックｄＭとユークリッド距離ｃと比較した結果が得られる。このとき演算結果が「０」となった場合は、レジスタ９４Ａのビットｂ２，ｂ４の値に「０」が加算されるため、ビットｂ２，ｂ４の値は変わらない。つまりレジスタ９４Ａの７ビットは００１１０００のまま修正されない。一方、演算結果が「１」となった場合は、レジスタ９４Ａのビットｂ２，ｂ４の値に「１」が加算されることになり、ビットｂ２，ｂ４の値は反転する。つまりレジスタ９４Ａの７ビットは００１１０００から０００１１００に修正される。これは即ち、差動メトリックの値が、最短ランレングスのランを１ビットだけシフトさせた２つのビット系列の間のユークリッド距離を越える場合に、修正するものであり、最短ランレングスのランが１ビットシフトしたエラーを修正するものとなる。
レジスタ９４Ａに保持された７ビットのパタンが０００１１００、１１１００１１、１１００１１１の各場合も、それぞれ比較演算器９２Ａでの演算結果に応じて同様に処理が行われる。
但し、レジスタ９４Ａの７ビットが００１１０００、０００１１００、１１１００１１、１１００１１１のいずれでもないときは、差動メトリックｄＭに対する演算処理は行われず、つまりビットｂ２、ｂ４の修正は行われない。
なお、ここでは７ビットパタンを用いたが、００１１０００、０００１１００、１１１００１１、１１００１１１のそれぞれにｎビットを付加した（７＋ｎ）ビットのビットパタンを用いても良い。
【００８３】
なお、実施の形態では、イコライザ２０及び最尤検出器２１でのターゲットレスポンスをＰＲ（１，２，２，１）、イコライザ２６及び差動メトリック計算器２７でのターゲットレスポンスをＰＲ（１，２，２，２，１）としたが、他にも各種例が考えられる。
例えばイコライザ２６及び差動メトリック計算器２７でのターゲットレスポンスを、ＰＲ（１，２，２，２，１）に代えて拘束長６のＰＲ（０，１，２，２，１，０）としてもよい。
また、イコライザ２０及び最尤検出器２１でのターゲットレスポンスをＰＲ（１，２，１）、イコライザ２６及び差動メトリック計算器２７でのターゲットレスポンスをＰＲ（１，２，２，１）或いは（１，２，２，２，１）とするなどの例も考えられる。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の形態の再生装置のブロック図である。
【図２】実施の形態のＰＲＭＬ復号装置のブロック図である。
【図３】実施の形態のＰＲＭＬ復号装置におけるイコライザのブロック図である。
【図４】実施の形態のＰＲＭＬ復号装置における最尤検出器のブロック図である。
【図５】実施の形態のＰＲＭＬ復号装置におけるブランチメトリック計算ユニットのブロック図である。
【図６】実施の形態のＰＲＭＬ復号装置におけるパスメトリック更新ユニットのブロック図である。
【図７】実施の形態のＰＲＭＬ復号装置におけるパスメモリ更新ユニットのブロック図である。
【図８】実施の形態のＰＲＭＬ復号装置における差動メトリック計算器のブロック図である。
【図９】実施の形態のＰＲＭＬ復号装置におけるビット修正器のブロック図である。
【図１０】実施の形態のＰＲＭＬ復号装置におけるＳＡＭジッタ計算器のブロック図である。
【図１１】実施の形態のＰＲＭＬ復号装置における他のビット修正器のブロック図である。
【符号の説明】
【００８５】
１  光ピックアップ、２  プリアンプ、３  Ａ／Ｄ変換器、４  イコライザ、５  ＰＬＬ回路、６  ＰＲＭＬ復号装置、８  復調器、９  ＲＳデコーダ、１０  ＣＰＵブロック、２０  イコライザ、２１  最尤検出器、２２  ブランチメトリック計算ユニット、２３  パスメトリック更新ユニット、２４  パスメモリ更新ユニット、２６  イコライザ、２７  差動メトリック計算器、２９  ビット修正器、３０  ＳＡＭジッタ計算器、９１，９１Ａ  分類器、９２，９２Ａ  比較演算器、９３，９３Ａ  選択器、９４，９４Ａ  レジスタ
【図１】
2006318547.tif 000003
【図２】
2006318547.tif 000004
【図３】
2006318547.tif 000005
【図４】
2006318547.tif 000006
【図５】
2006318547.tif 000007
【図６】
2006318547.tif 000008
【図７】
2006318547.tif 000009
【図８】
2006318547.tif 000010
【図９】
2006318547.tif 000011
【図１０】
2006318547.tif 000012
【図１１】
2006318547.tif 000013