(57)【要約】【課題】回路スイッチ素子から発生する熱を減らして、誤動作を除去して安定的に駆動し得るプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】本発明のプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記プラズマディスプレイパネルからのエネルギーを回収するためのエネルギー貯蔵部20と、前記エネルギー貯蔵部20が充電または放電されるように電流パスを形成するエネルギーの供給及び回収制御部30とを含んで、前記エネルギーの供給及び回収制御部30は、基準バイアス電圧が負極性電圧であることを特徴とする。【選択図】図９
2006133787.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルと、
前記プラズマディスプレイパネルからのエネルギーを回収するためのエネルギー貯蔵部と、
前記エネルギー貯蔵部が充電または放電されるように電流パスを形成するエネルギーの供給及び回収制御部を含み、
前記エネルギーの供給及び回収制御部は、基準バイアス電圧が負極性電圧であることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記エネルギーの供給及び回収制御部は、スイッチ素子のゲート端とソース端間の基準バイアス電圧を負極性電圧で固定するためのバイアス回路部を含むことを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記バイアス回路部は、正極性バイアス電圧を形成する第１バイアス回路と負極性バイアス電圧を形成する第２バイアス回路を含むことを特徴とする請求項２記載のプラズマディスプレイ装置。
【請求項４】
前記第１バイアス回路は、前記スイッチ素子のゲート端と第２バイアス回路の一端との間に並列に接続された第１抵抗と第１ツェナーダイオードを含み、
前記第２バイアス回路は、前記スイッチ素子のソース端と前記第１バイアス回路の一端との間に並列に接続された第２抵抗と第２ツェナーダイオードを含むことを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項５】
前記第２バイアス回路は、負極性定電圧源であることを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項６】
前記第２バイアス回路の負極性バイアス電圧は、−１０Ｖ〜−２Ｖの範囲であることを特徴とする請求項３記載のプラズマディスプレイ装置。
【請求項７】
前記負極性バイアス電圧は、第２ツェナーダイオードの降伏電圧であることを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項８】
前記第１バイアス回路の他端は、ベース電圧源に接続されることを特徴とする請求３記載のプラズマディスプレイ装置。
【請求項９】
前記第１バイアス回路の他端と前記ベース電圧源の間に、第３抵抗が接続されることを特徴とする請求項８記載のプラズマディスプレイ装置。
【請求項１０】
プラズマディスプレイパネルと、
前記プラズマディスプレイパネルからエネルギーを回収するためのキャパシタと、
ゲート端とソース端間の電圧に従って、前記キャパシタに充電される電流パスを切換えるスイッチ素子と、前記スイッチ素子のゲート端とソース端間の基準バイアス電圧を負極性電圧で固定するバイアス回路部を含む駆動部と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項１１】
前記バイアス回路部は、正極性バイアス電圧を形成する第１バイアス回路と負極性バイアス電圧を形成する第２バイアス回路を含むことを特徴とする請求項１０記載のプラズマディスプレイ装置。
【請求項１２】
前記第１バイアス回路は、前記スイッチ素子のゲート端と第２バイアス回路の一端間に並列に接続された第１抵抗と第１ツェナーダイオードを含み、
前記第２バイアス回路は、前記スイッチ素子のソース端と前記第１バイアス回路の一端間に並列に接続された第２抵抗と第２ツェナーダイオードを含むことを特徴とする請求項１１記載のプラズマディスプレイ装置。
【請求項１３】
前記第２バイアス回路は、負極性定電圧源であることを特徴とする請求項１２記載のプラズマディスプレイ装置。
【請求項１４】
前記第２バイアス回路の負極性バイアス電圧は、−５Ｖであることを特徴とする請求項１１記載のプラズマディスプレイ装置。
【請求項１５】
前記負極性バイアス電圧は、第２ツェナーダイオードの降伏電圧であることを特徴とする請求項１４記載のプラズマディスプレイ装置。
【請求項１６】
前記第１バイアス回路の他端は、ベース電圧源に接続されることを特徴とする請求項１１記載のプラズマディスプレイ装置。
【請求項１７】
前記第１バイアス回路の他端と前記ベース電圧源の間に、第３抵抗が接続されることを特徴とする請求項１６記載のプラズマディスプレイ装置。
【請求項１８】
プラズマディスプレイパネルにエネルギーを供給及び回収して駆動するプラズマディスプレイ装置の駆動方法において、
前記プラズマディスプレイパネルにエネルギーを供給する段階と、
前記プラズマディスプレイパネルからエネルギー貯蔵部エネルギーの回収時に回収用スイッチ部の基準バイアス電圧を負極性電圧で維持する段階と、を含むことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１９】
前記負極性電圧は、−１０Ｖ〜−５Ｖの範囲であることを特徴とする請求項１８記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネル（以下、「ＰＤＰ」という。）は、Ｈｅ+Ｘｅ、Ｎｅ+Ｘｅ、Ｈｅ+Ｘｅ+Ｘｅガスの放電時に発生する紫外線によって蛍光体を発光させることで画像を表示する。このようなＰＤＰは、薄膜化と大型化が容易であるだけではなく、最近の技術開発によって大きく向上した画質を提供する。
【０００３】
図１及び図２に示したように、３電極交流面放電型ＰＤＰは、上部基板１０上に形成されたスキャン電極（Ｙ１乃至Ｙｎ）及びサステイン電極（Ｚ）と、下部基板１８上に形成されたアドレス電極（Ｘ１乃至Ｘｍ）を有する。
【０００４】
このＰＤＰの各放電セル１は、各スキャン電極（Ｙ１乃至Ｙｎ）、各サステイン電極（Ｚ）及び各アドレス電極（Ｘ１乃至Ｘｍ）の交差部に形成される。スキャン電極（Ｙ１乃至Ｙｎ）とサステイン電極（Ｚ）のそれぞれは、透明電極１２と、この透明電極１２より小さい線幅を有して透明電極の一方側端に形成される金属バス電極１１を含む。透明電極１２は、通常、インジウム-錫-オキサイド（ＩＴＯ）で上部基板１０上に形成される。金属バス電極１１は、通常、金属で透明電極１２上に形成されて抵抗の高い透明電極１２による電圧降下を減らす役割を有する。各スキャン電極（Ｙ１乃至Ｙｎ）とサステイン電極（Ｚ）が形成された上部基板１０には、上部誘電体層１３と保護膜１４が積層される。上部誘電体層１３上には、プラズマ放電時に発生した壁電荷が蓄積される。保護膜１４は、プラズマ放電時に発生したスパッタリングから各電極（Ｙ１乃至Ｙｎ、Ｚ）と上部誘電体層１３を保護して２次電子の放出効率を高める。保護膜１４としては、通常、酸化マグネシウム（ＭｇＯ）が利用される。
【０００５】
アドレス電極（Ｘ１乃至Ｘｍ）は、各スキャン電極（Ｙ１乃至Ｙｎ）及びサステイン電極（Ｚ）と交差するように下部基板１８上に形成される。前記下部基板１８上には、下部誘電体層１７と隔壁１５が形成される。前記下部誘電体層１７と隔壁１５の表面には、蛍光体層１６が形成される。前記隔壁１５は、前記アドレス電極（Ｘ１乃至Ｘｍ）と平行に形成されて放電セルを物理的に区分し、放電によって生成された紫外線と可視光が隣接した放電セルに漏洩しないように遮断する。前記蛍光体層１６は、プラズマ放電時に発生した紫外線によって励起・発光されて赤、緑または青色の中の何れか一つの可視光線を発生する。
【０００６】
上/下部基板１０、１８と隔壁１５の間に備えられた放電セルの放電空間には、放電のための Ｈｅ+Ｘｅ、Ｎｅ+Ｘｅ、Ｈｅ+Ｘｅ+Ｎｅなどの不活性混合ガスが注入される。このようなＰＤＰは、画像の階調を有するために一つのフレームを発光回数が異なる複数のサブフィールドで時分割駆動する。
【０００７】
例えば、２５６階調で画像を表示しようとする場合に１/６０秒に前記当するフレーム期間（１６.６７mｓ）は、八つのサブフィールド（ＳＦ１乃至ＳＦ８）で分けられる。各サブフィールド（ＳＦ１乃至ＳＦ８）は、各放電セルを初期化するためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数によって階調を有するサステイン期間に分けられる。各サブフィールド（ＳＦ１乃至ＳＦ８）のリセット期間及びアドレス期間は、各サブフィールド毎に同一である反面、サステイン期間及びその放電回数は、各サブフィールドで２n（ただ、ｎ=０、１、２、３、４、５、６、７）の比率で増加される。
【０００８】
一方、ＰＤＰで充/放電が起こる場合、ＰＤＰ内の容量性負荷のみではエネルギー消耗がほとんどないが、駆動信号が直流電源のスイチングで発生するため、多いエネルギー損失が発生する。特に、放電セルの内部で過度な電流が流れるようになると、エネルギーの損失が更に大きくなる。このようなエネルギー損失は、各スイチング素子の温度上昇を招来するようになり、前記温度上昇によって最悪の場合には、スイチング素子が破壊されることもある。このようにパネルの内部で不必要に発生するエネルギーを回収するために、ＰＤＰの駆動回路には、図３のようなエネルギー回収回路が含まれている。
【０００９】
図３に示したように、エネルギー回収回路は、ＰＤＰの容量性負荷（Ｃｐ）と共振するインダクタ（Ｌ）と、ＰＤＰの容量性負荷（Ｃｐ）から回収された電圧を貯蔵するための外部キャパシタ（ＣｅＸ）と、電流パスを切換するための各スイッチ素子（Ｓ１乃至Ｓ４）と、逆電流を遮断するための各ダイオード（Ｄ１、Ｄ２）を有する。
【００１０】
ＰＤＰの容量性負荷（Ｃｐ）は、ＰＤＰの各放電セルの内部で放電が起こる二つの電極の間に形成される。図３において、参照符号「Ｒe」は、エネルギー回収回路とＰＤＰの電極の間に形成される配線抵抗を等価的に示したもので、参照符号「Ｒ Ｃｐ」は、ＰＤＰの放電セルに存在する寄生抵抗を等価的に示したものである。そして、参照符号「Ｖｓ」は、外部サステイン直流電圧源である。各スイッチ素子（Ｓ１乃至Ｓ４）は、半導体スイッチ素子、例えば、ＭＯＳ  ＦＥＴ素子で与えられる。
【００１１】
このようなエネルギー回収回路の動作に対し、図４を用いて説明する。図４は、このようなエネルギー回収回路の制御信号とこれに係る各ノードにおける電圧を示した図である。外部キャパシタ（ＣｅＸ）には、初期の条件でＶｓ/２だけの電圧が充電される。
【００１２】
図３及び図４に示したように、ｔ１期間の間に、第１スイッチ素子（Ｓ１）は、図示しなかったタイミングコントローラからの制御信号（Ｅｒ−ｕｐ）に応答して閉じることで、ターンオンして、その以外の各スイッチ素子（Ｓ２乃至Ｓ４）はオフ状態を維持する。この時、外部キャパシタ（ＣｅＸ）に貯蔵された各電荷は、第１スイッチ素子（Ｓ１）と第１ダイオード（Ｄ１）を経由してインダクタ（Ｌ）に供給される。前記インダクタ（Ｌ）は、ＰＤＰの容量性負荷（Ｃｐ）と共に直列ＬＣ共振回路を構成するようになる。従って、ｔ１期間の間にＰＤＰはＬＣ共振波形で充電し始める。
【００１３】
ｔ２期間の間、第１スイッチ素子（Ｓ１）はオン状態を維持し、第３スイッチ素子（Ｓ３）はタイミングコントローラからの制御信号（Ｓｕｓ−ｕｐ）に応答してターンオンされる反面、第２及び第４スイッチ素子（Ｓ３、Ｓ４）はオフ状態を維持する。次いで、ＰＤＰの容量性負荷（Ｃｐ）は、第３スイッチ素子（Ｓ３）を経由して入力されるサステイン電圧（Ｖｓ）を充電する。このｔ２期間の間に、ＰＤＰの容量性負荷（Ｃｐ）はサステイン電圧（Ｖｓ）を維持する。
【００１４】
ｔ３期間の間、第２スイッチ素子（Ｓ２）は、タイミングコントローラからの制御信号（Ｅｒ−ｄｎ）に応答してターンオンし、第４スイッチ素子（Ｓ４）はオフ状態を維持する反面、第１及び第３スイッチ素子（Ｓ１、Ｓ３）はターンオフされる。次いで、ＰＤＰの容量性負荷（Ｃｐ）からの無効電力がインダクタ（Ｌ）、第２ダイオード及び第２スイッチ素子（Ｓ２）を経由して外部キャパシタ（ＣｅＸ）に回収される。
【００１５】
ｔ４期間の間、第４スイッチ素子（Ｓ４）は、タイミングコントローラからの制御信号（Ｓｕｓ-ｄｎ）に応答してターンオンする反面、第２スイッチ素子（Ｓ２）はターンオフされて第１及び第３スイッチ素子（Ｓ１、Ｓ３）はオフ状態を維持する。次いで、ＰＤＰの容量性負荷（Ｃｐ）はベース電圧（ＧＮＤ）まで放電される。
【００１６】
以下、このような動作を起こすように電流パスを形成する各スイッチ素子の中で第２スイッチ素子の動作に対して説明する。
【００１７】
図５は、第２スイッチ素子のバイアス回路を示した図面である。
図６（ａ）乃至６（ｃ）は、タイミングコントローラで制御信号（図６（ａ））を印加することによるゲート信号（図６（ｂ））とＶｇｓ（図６（ｃ））値を示した図面である。
【００１８】
図５に示したように、第２スイッチ素子（Ｅｒ−ｄｎ）のバイアス回路は、タイミングコントローラ（Ｔ／Ｃ）とスイッチ素子のゲート端子間の第１ノード（ｎ１）と外部キャパシタンス（ＣｅＸ）とスイッチ素子間の第２ノード（ｎ２）の間に接続されたツェナーダイオード（ＺＤ）を有する。前記第１ノード（ｎ１）と第２ノード（ｎ２）の間には、ツェナーダイオードの過負荷がかかることを防止するために、ツェナーダイオードと並列に接続された抵抗（Ｒ）を更に有する。また、前記ツェナーダイオード（ＺＤ）は、第１ノードと第２ノードに逆方向の電流が流れると、１５[Ｖ]の定電圧を発生させる。
【００１９】
図５及び図６（ｃ）に示したように、タイミングコントローラ（Ｔ／Ｃ）で第２スイッチにロー信号（ＧＮＤ）を印加する場合、第３ノードは外部キャパシタ（Ｃ）によって充電されたＶｓ/２の電圧が形成され、第２スイッチはターンオフ状態であるため、ゲート端子の電圧値もＶｓ/２になる。ｔ１期間の間、制御信号としてハイ信号１５Ｖが印加されると、ゲート端子の電圧値はＶｓ/２＋１５[Ｖ]になって、Ｖｇｓはゲート端子とソース端子との電圧値の差であるため、１５[Ｖ]になる。
【００２０】
このような動作説明から分かるように、第３スイッチ素子にタイミングコントローラからロー信号（ＧＮＤ）が印加されている状態である場合に、Ｖｇｓの値は、図６（ｃ）に示したように、０[Ｖ]の値にならなければならない。しかし、制御信号としてロー信号（ＧＮＤ）が印加されている間にも第２スイッチ素子に所望しない電圧が発生することがある。これを図４に図示された同一なタイミングに係る第１ノード（ｎ１）と第２ノード（ｎ２）における電圧値を示した図７を用いて説明すると、次のようである。
【００２１】
図７に示したように、第１ノード（ｎ１）における電圧値は、ｔ１の開始時点と終了時点において急激に変化することが分かる。電流は、時間による電圧の変化量であるため、電圧の変化量が大きくなる時点では、誘導電流が発生し、前記誘導電流によって、ｔ１期間の間にＶｇｓ値が０[Ｖ]にならなければならない第２スイッチ素子の内部から瞬間的なノイズ電圧が発生するようになる。
【００２２】
然るに、このようなノイズ電圧は、熱を発生して素子の寿命を短縮させて破壊されやすくなるという問題点があった。また、ノイズ電圧がＶｔｈ（３〜５[Ｖ]）以上になると、スイッチ素子を動作させて誤動作が発生するという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明は、回路スイッチ素子から発生する熱を減らして、誤動作を除去して安定的に駆動し得るプラズマディスプレイ装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明に係るプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記プラズマディスプレイパネルからのエネルギーを回収するためのエネルギー貯蔵部と、前記エネルギー貯蔵部が充電または放電されるように電流パスを形成するエネルギー供給及び回収制御部と、を含んで、前記エネルギー供給及び回収制御部は、基準バイアス電圧が負極性電圧であることを特徴とする。
【００２５】
また、前記エネルギー供給及び回収制御部は、スイッチ素子のゲート端とソース端間の基準バイアス電圧を負極性電圧で固定するためのバイアス回路部を含むことを特徴とする。
また、前記バイアス回路部は、正極性バイアス電圧を形成する第１バイアス回路と負極性バイアス電圧を形成する第２バイアス回路を含むことを特徴とする。
【００２６】
また、前記第１バイアス回路は、前記スイッチ素子のゲート端と第２バイアス回路の一端間に並列に接続された第１抵抗と第１ツェナーダイオードを含んで、前記第２バイアス回路は、前記スイッチ素子のソース端と前記第１バイアス回路の一端間に並列に接続された第２抵抗と第２ツェナーダイオードを含むことを特徴とする。
【００２７】
また、前記第２バイアス回路は、負極性定電圧源であることを特徴とする。
また、前記第２バイアス回路の負極性バイアス電圧は、−１０Ｖ〜−２Ｖの範囲であることを特徴とする。
また、前記負極性バイアス電圧は、第２ツェナーダイオードの降伏電圧であることを特徴とする。
【００２８】
また、前記第１バイアス回路の他端は、ベース電圧源に接続されることを特徴とする。また、前記第１バイアス回路の他端と前記ベース電圧源の間に第３抵抗が接続されることを特徴とする。
【００２９】
また、本発明に係るプラズマディスプレイ装置の駆動方法は、プラズマディスプレイパネルにエネルギーを供給する段階と、前記プラズマディスプレイパネルからエネルギー貯蔵部エネルギーの回収時に回収用スイッチ部の基準バイアス電圧を負極性電圧に維持する段階と、を含む。
また、前記負極性電圧は、−１０Ｖ〜−５Ｖの範囲であることを特徴とする。
【００３０】
本発明に係るプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記プラズマディスプレイパネルからのエネルギーを回収するためのエネルギー貯蔵部と、前記エネルギー貯蔵部が充電または放電されるように電流パスを形成するスイッチ部を含んで、前記スイッチ部は、基準バイアス電圧が負極性電圧であることを特徴とする。
【００３１】
本発明に係る他のプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記プラズマディスプレイパネルからのエネルギーを回収するためのキャパシタと、ゲートとソース間の電圧で制御されて前記キャパシタに充電される電流パスを切換する第２スイッチ素子と、前記第２スイッチ素子を制御するためのゲートとソース間の基準バイアス電圧を負極性電圧で固定するためのバイアス回路と、を含むことを特徴とする。
【００３２】
本発明に係るプラズマディスプレイ装置の駆動方法は、プラズマディスプレイパネルにエネルギーを供給する段階と、前記プラズマディスプレイパネルからエネルギー貯蔵部にエネルギー回収時に回収用スイッチ部の基準バイアス電圧が負極性電圧を維持する段階と、を含むことを特徴とする。
【発明の効果】
【００３３】
本発明は、誘導電流の影響で回路の誤動作が発生することを防止することにより、プラズマディスプレイパネルを安定的に駆動し得るという効果がある。
【発明を実施するための最良の形態】
【００３４】
以下、本発明に係るプラズマディスプレイ装置及びその駆動方法に対し、添付された図面を用いて詳しく説明する。
図８は、本発明に係るプラズマディスプレイ装置の構造を概略的に示した図である。
【００３５】
本発明に係るプラズマディスプレイ装置は、図８に示したように、プラズマディスプレイパネル１００と、前記プラズマディスプレイパネル１００の下部基板（図示せず）に形成された各アドレス電極（Ｘ１乃至Ｘｍ）にデータを供給するためのデータ駆動部１２２と、各スキャン電極（Ｙ１乃至Ｙｎ）を駆動するためのスキャン駆動部１２３と、共通電極である各サステイン電極（Ｚ）を駆動するためのサステイン駆動部１２４と、プラズマディスプレイパネル駆動時にデータ駆動部１２２、スキャン駆動部１２３、サステイン駆動部１２４を制御するためのタイミングコントロール部１２１と、各駆動部（１２２、１２３、１２４）に必要な駆動電圧を供給するための駆動電圧発生部１２５と、を含む。
【００３６】
このようなプラズマディスプレイ装置は、複数のサブフィールドがそれぞれリセット期間、アドレス期間、サステイン期間に分けられて、各期間に所定の信号が各電極に印加されて画像を表現するようになる。
【００３７】
まず、前記プラズマディスプレイパネル１００は、上部基板（図示せず）と下部基板（図示せず）とが一定な間隔を置いて合着され、上部基板には、多数の電極、例えば、各スキャン電極（Ｙ１乃至Ｙｎ）及びサステイン電極（Ｚ）が対を成して形成され、下部基板には、各スキャン電極（Ｙ１乃至Ｙｎ）及びサステイン電極（Ｚ）と交差されるように各アドレス電極（Ｘ１乃至Ｘｍ）が形成される。
【００３８】
また、データ駆動部１２２には、図示しなかった逆ガンマ補正回路、誤差拡散回路などによって逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。
【００３９】
このようなデータ駆動部１２２は、前記タイミングコントロール部１２１からのタイミング制御信号（ＣＴＲＸ）に応答してデータをサンプリングしてラッチした後、そのデータを各アドレス電極（Ｘ１乃至Ｘｍ）に供給するようになる。
【００４０】
前記スキャン駆動部１２３は、前記タイミングコントロール部１２１の制御下にリセット期間の間に上昇ランプ波形（Ｒａｍｐ-ｕｐ）と下降ランプ波形（Ｒａｍｐ-ｄｏｗｎ）を各スキャン電極（Ｙ１乃至Ｙｎ）に供給する。また、前記スキャン駆動部１２３は、前記タイミングコントローラ１２１の制御下にアドレス期間の間にスキャン電圧（-Ｖｙ）のスキャンパルス（Ｓｐ）を各スキャン電極（Ｙ１乃至Ｙｎ）に順次的に供給し、サステイン期間の間には内部に設けたエネルギー回収回路によって発生したサステインパルスをスキャン電極に供給する。
【００４１】
前記サステイン駆動部１２４は、前記タイミングコントロール部１２１の制御下に下降ランプ波形（Ｒａｍｐ-ｄｏｗｎ）が発生する期間とアドレス期間の間にサステイン電圧（Ｖｓ）のバイアス電圧を各サステイン電極（Ｚ）に供給してサステイン期間の間に内部に設けたサステイン駆動回路が前記スキャン駆動部１２３に有するエネルギー回収回路と交代に動作してサステインパルス（Ｓｕｓ）を各サステイン電極（Ｚ）に供給する。
【００４２】
前記タイミングコントロール部１２１は、垂直/水平同期信号とクロック信号の入力を受けて、リセット期間、アドレス期間、サステイン期間で各駆動部（１２２、１２３、１２４）の動作タイミングと同期化を制御するための各タイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を発生し、前記タイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を前記当する各駆動部１２２、１２３、１２４に供給することで、各駆動部１２２、１２３、１２４を制御する。
【００４３】
一方、データ制御信号（ＣＴＲＸ）には、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれる。また、スキャン制御信号（ＣＴＲＹ）には、前記スキャン駆動部１２３内のスキャン駆動回路、エネルギー回収回路及び駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれ、サステイン制御信号（ＣＴＲＺ）には、前記サステイン駆動部１２４内のエネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれる。
【００４４】
また、前記駆動電圧発生部１２５は、セットアップ電圧（Ｖｓｅｔｕｐ）、スキャン共通電圧（Ｖｓｃａｎ-ｃｏｍ）、スキャン電圧（-Ｖｙ）、サステイン電圧（Ｖｓ）、データ電圧（Ｖｄ）などを発生する。このような各駆動電圧は、放電ガスの組成や放電セルの構造によって異なることができる。
【００４５】
このような構造を持つプラズマディスプレイ装置は、スキャン駆動部及びサステイン駆動部に含まれたエネルギー回収回路の動作によって発生したサステインパルスをプラズマディスプレイパネルに供給するようになるが、エネルギー回収回路の構造に対し、図９を用いて説明する。
図９は、本発明に係るプラズマディスプレイ装置のエネルギー回収回路の構造を示した図である。
【００４６】
本発明に係るエネルギー回収回路は、プラズマディスプレイパネル（Ｃｐ）にエネルギーを供給及び回収するためのエネルギー貯蔵部２０と、前記エネルギー貯蔵部が充電または放電されるように電流パスを形成するエネルギーの供給及び回収制御部３０と、前記エネルギーの供給及び回収制御部３０によってプラズマディスプレイパネル（Ｃｐ）にエネルギーを供給するか、または回収時に共振回路を構成するためのインダクタ（Ｌ）と前記プラズマディスプレイパネルにエネルギーの供給後にサステイン電圧を供給して前記プラズマディスプレイパネルからエネルギーの回収後にグラウンド電圧に維持するためのサステイン電圧制御部４０と、を含む。
【００４７】
このような本発明に係るエネルギー回収回路の動作は、従来の技術で言及したように、プラズマディスプレイ装置の駆動時にサステイン期間に各制御部３０、４０に含まれた各スイッチ素子の動作によってプラズマディスプレイパネルにサステインパルスが供給されるようになる。この時、エネルギー供給及び回収制御部３０に含まれたバイアス回路部３１は、負極性のバイアス電圧を維持させるようになる。このようなバイアス回路部３１は、前記エネルギー供給及び回収制御部３０の第１スイッチ素子（Ｓ１）と第２スイッチ素子（Ｓ２）のそれぞれに対して接続されて形成されることができるが、好ましくは、プラズマディスプレイパネルからエネルギーを回収する時に動作する第２スイッチ素子に接続されて形成される。
【００４８】
本発明に係るエネルギー回収回路の動作に対し、従来の図４を用いて説明すると、ｔ１期間の間に第１スイッチ素子（Ｓ１）はタイミングコントローラからの制御信号（Ｅｒ−ｕｐ）に応答してターンオンされて、その以外の各スイッチ素子（Ｓ２乃至Ｓ４）はオフ状態を維持する。この時、前記エネルギー貯蔵部２０に貯蔵された各電荷は、前記第１スイッチ素子（Ｓ１）と第１ダイオード（Ｄ１）を経由して前記インダクタ（Ｌ）に供給され、前記インダクタ（Ｌ）は、プラズマディスプレイパネルの容量性負荷（Ｃｐ）と共に直列ＬＣ共振回路を構成するようになる。従って、ｔ１期間の間にプラズマディスプレイパネルはＬＣ共振波形で充電し始める。
【００４９】
この時、第２スイッチ素子がオフ状態を維持するようにタイミングコントローラ（Ｔ／Ｃ）の制御信号によって基準バイアス電圧が負極性電圧を持つ。以下、これに対し、更に詳しく説明する。
【００５０】
図１０は、本発明に係るエネルギー回収回路の第２スイッチ素子の回路を示した図であり、図１１（ａ）乃至図１１（ｃ）は、タイミングコントローラ（Ｔ／Ｃ）の制御信号（図１１ａ参照）に係るスイッチ素子のゲート信号（図１１ｂ参照）とスイッチ素子のゲート端とソース端間の電圧Ｖｇｓ（図１１ｃ参照）値を示した図である。
【００５１】
図１０及び図１１（ａ）乃至図１１（ｃ）に示したように、本発明に係る第２スイッチ素子（Ｓ２）のバイアス回路３１は、第２スイッチ素子のゲート端と第２バイアス回路３１ｂの一端間に並列接続された第１抵抗（Ｒ１）及び第１ツェナーダイオード（ＺＤ１）を含む第１バイアス回路３１ａと、第２スイッチ素子のソース端と前記第１バイアス回路の一端間に並列接続された第２抵抗（Ｒ２）及び第２ツェナーダイオード（ＺＤ２）を含む第２バイアス回路３１ｂを有する。また、第１バイアス回路３１ａの他端はベース電圧源（ＧＮＤ）に接続され、前記第１バイアス回路３１ａの他端とベース電圧源（ＧＮＤ）の間には第３抵抗（Ｒ３）が接続されて形成される。
【００５２】
このような第１バイアス回路は、他端が正極性バイアス電圧を形成し、第２バイアス回路は負極性バイアス電圧を形成する。
第１ツェナーダイオード（ＺＤ１）は、第１ノード（ｎ１）と第２ノード（ｎ２）で逆方向の電流が流れる場合、１８[Ｖ]の定電圧を発生させる。第２ツェナーダイオード（ＺＤ２）は、第３ノード（ｎ３）と第２ノード（ｎ２）で逆方向の電流が流れる場合、５[Ｖ]の定電圧を発生させる。すなわち、第２ツェナーダイオードの降伏電圧は、５[Ｖ]である。
【００５３】
ここで、前記第２ツェナーダイオードが第３ノード（ｎ３）と第２ノード（ｎ２）で逆方向の電流が流れる場合、５[Ｖ]の定電圧を発生させるようにしたが、エネルギー回収回路の動作時に発生する誘導電流量によって定電圧の発生範囲を２[Ｖ]から１０[Ｖ]の範囲に可変することができる。
第１及び第２抵抗（Ｒ１、Ｒ２）は、第１及び第２ツェナーダイオード（ＺＤ１、ＺＤ２）に過負荷がかかることを防止する。
【００５４】
タイミングコントローラ（Ｔ／Ｃ）によって制御信号が第２スイッチ素子にロー信号（ＧＮＤ）に印加される場合、第２スイッチ素子はターンオフ状態で、前記エネルギー貯蔵部２０に充電された電荷によって第３ノード（ｎ３）はＶｓ/２の電圧がかかっているため、第２ノード（ｎ２）の電圧値は[Ｖｓ/２]−５[Ｖ]になる。したがって、ゲート端子は[（Ｖｓ）/２]−５[Ｖ]の電圧値を有するようになり、第２スイッチのゲート端子とソース端子間の電圧差（Ｖｇｓ）は−５[Ｖ]になる。すなわち、第２バイアス回路の基準バイアス電圧が従来の０[Ｖ]ではない負極性（−５[Ｖ]）の電圧を持つようになる。
【００５５】
タイミングコントローラ（Ｔ／Ｃ）によって制御信号が第２スイッチ素子にハイ信号（１８[Ｖ]）に印加される場合、第２スイッチ素子のゲート端子は[Ｖｓ/２]−５[Ｖ]から１８[Ｖ]だけ上昇するようになり、第２スイッチ素子のソース端子の電圧値が同じ状態でゲート端子の電圧が上昇するようになるため、第２スイッチ素子のゲート端子とソース端子間の電圧差（Ｖｇｓ）も１３[Ｖ]になる。
このように動作する第２スイッチ素子は、バイアス電圧が従来の０[Ｖ]ではない負極性（−５[Ｖ]）の電圧を有するようになるから、安定的な駆動をすることができる。
【００５６】
一方、本発明においては、第２スイッチ素子がターンオフ時に、第２バイアス回路のバイアス電圧をツェナーダイオードを利用して負極性電圧が発生するようにしたが、第２スイッチ素子がターンオフ時に負極性バイアス電圧を維持すると良いから、第２バイアス回路は負極性定電圧源から成ることができる。
【００５７】
以下、これを前述した従来の技術の問題点である図７に対する説明と結びつけて説明する。
図７に示したように、第１ノード（ｎ１）における電圧値は、ｔ１の開始時点と終了時点で急激に変化することで、誘導電流が発生するようになる。
【００５８】
このような誘導電流によって、ｔ１期間の間に第２スイッチ素子のゲート端子とソース端子間の電圧差（Ｖｇｓ）値が０[Ｖ]にならなければならないが、第２スイッチ素子の内部で瞬間的なノイズ電圧、すなわち、基準値以上の電圧（Ｖｔｈ）が発生するようになって第２スイッチの誤作動が発生する。
【００５９】
しかし、本発明に係るエネルギー回収回路のＥＲ ＤＮスイッチである第２スイッチ素子は、基準バイアス電圧を負極性（−５[Ｖ]）に設定してｔ１の開始時点と終了時点でノイズ電圧が発生してもバイアス電圧が０[Ｖ]を超過しないようにする。したがって、第２スイッチ素子のゲート端子とソース端子間の電圧差（Ｖｇｓ）が基準値以上の電圧（Ｖｔｈ）になることで、発生する誤作動を防止できる。
【００６０】
ｔ２期間の間、第１スイッチ素子（Ｓ１）はオン状態を維持し、第２スイッチ素子（Ｓ２）はタイミングコントローラからの制御信号（Ｓｕｓ−ｕｐ）に応答してターンオンされる反面、第３及び第４スイッチ素子（Ｓ３、Ｓ４）はオフ状態を維持する。次いで、プラズマディスプレイパネルの容量性負荷（Ｃｐ）は、第２スイッチ素子（Ｓ２）を経由して入力されるサステイン電圧（Ｖｓ）を充電する。このｔ２期間の間にプラズマディスプレイパネルの容量性負荷（Ｃｐ）はサステイン電圧（Ｖｓ）を維持する。
【００６１】
ｔ３期間の間、第２スイッチ素子（Ｓ２）はタイミングコントローラからの制御信号（Ｅｒ−ｄｎ）に応答してターンオンされ、第４スイッチ素子（Ｓ４）はオフ状態を維持する反面、第１及び第３スイッチ素子（Ｓ１、Ｓ３）はターンオフされる。次いで、ＰＤＰの容量性負荷（Ｃｐ）からの無効電力がインダクタ（Ｌ）、第２ダイオード及び第２スイッチ素子（Ｓ３）を経由して外部キャパシタ（ＣｅＸ）に回収される。
【００６２】
ｔ４期間の間、第４スイッチ素子（Ｓ４）はタイミングコントローラからの制御信号（Ｓｕｓ-ｄｎ）に応答してターンオンされる反面、第２スイッチ素子（Ｓ２）はターンオフされて第１及び第３スイッチ素子（Ｓ１、Ｓ３）はオフ状態を維持する。次いで、プラズマディスプレイパネルの容量性負荷（Ｃｐ）はベース電圧（ＧＮＤ）まで放電するようになる。
【図面の簡単な説明】
【００６３】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示した平面図である。
【図２】図１に図示された放電セルの構造を詳しく示した斜視図である。
【図３】従来のエネルギー回収回路を示した回路図である。
【図４】図３に図示されたエネルギー回収回路の各制御信号を示した波形図である。
【図５】図３に図示された第２スイッチ素子を示した回路図である。
【図６】第２スイッチ素子の各ノード点の電圧値を示した波形図である。
【図７】図３に図示された各ノード点における電圧値を示した波形図である。
【図８】本発明に係るプラズマディスプレイ装置の構造を概略的に示した図である。
【図９】本発明に係るプラズマディスプレイ装置のエネルギー回収回路の構造を示した図である。
【図１０】本発明に係るエネルギー回収回路の第２スイッチ素子の回路を示した図である。
【図１１】本発明に係るプラズマディスプレイ装置のタイミングコントローラ（Ｔ／Ｃ）の制御信号に係るスイッチ素子のゲート信号とスイッチ素子のゲート端とソース端間の電圧Ｖｇｓ値を示した図である。
【符号の説明】
【００６４】
２０  エネルギー貯蔵部
３０  エネルギーの供給及び回収制御部
１００  プラズマディスプレイパネル
１２２  データ駆動部
１２３  スキャン駆動部
１２４  サステイン駆動部
１２５  駆動電圧発生部
【図１】
2006133787.tif 000003
【図２】
2006133787.tif 000004
【図３】
2006133787.tif 000005
【図４】
2006133787.tif 000006
【図５】
2006133787.tif 000007
【図６】
2006133787.tif 000008
【図７】
2006133787.tif 000009
【図８】
2006133787.tif 000010
【図９】
2006133787.tif 000011
【図１０】
2006133787.tif 000012
【図１１】
2006133787.tif 000013