(57)【要約】【課題】  遊技機において、主制御基板による制御対象の増大を図る。【解決手段】  遊技機の動作を、主制御基板１００、サブ制御基板３００等によって分散制御するとともに、遊技中の図柄を表示する図柄表示ＬＥＤ３８０を直接制御する。図柄表示ＬＥＤ３８０など多様な制御対象を主制御基板１００の出力ポートに接続可能とするため、サブ制御基板３００との接続には４ビットのパラレル転送信号線を用いる。主制御基板１００は、１６ビットで構成されるコマンドを４回に分割して送信する。サブ制御基板３００は、全分割コマンドを一旦、バッファに格納した後、コマンドの再生、解析を行う。こうすることで、少ないビット数でもコマンド送信を円滑に実行可能となるため、余剰の出力ポートを用いて主制御基板１００での制御対象を増大させることが可能となる。【選択図】  図１
2006141837.tif 000002
【特許請求の範囲】
【請求項１】
遊技機であって、
遊技中における該遊技機全体の動作を制御するためのマイクロコンピュータを搭載した主制御基板と、
前記主制御基板からのコマンドに応じて、前記遊技機に設けられた一部の電子部品の動作を制御するためのマイクロコンピュータを搭載した下位制御基板とを備え、
前記主制御基板と下位制御基板とは、前記下位制御基板においてデータを格納する単位となるビット数よりも少ないビット数のデータをパラレル転送する信号線によって接続され、
前記主制御基板は、前記コマンドを複数に分割した分割コマンドを生成し、該分割コマンドを複数回に時分割して、前記下位制御基板に送信するコマンド分割出力部を有し、
前記下位制御基板は、
前記分割コマンドを、前記コマンドの再現に必要な数だけ受信して保持する分割コマンド保持部と、
前記保持された分割コマンドから、前記コマンドを再生するコマンド再生部とを有する遊技機。
【請求項２】
請求項１記載の遊技機であって、
前記コマンド再生部は、前記分割コマンド保持部に保持された複数の分割コマンドを読み込み、相互に桁が重ならないよう一部について桁移動させた上で統合する処理を実行する遊技機。
【請求項３】
請求項１または２記載の遊技機であって、
前記下位制御基板は、前記主制御基板からのデータ受信を制御する受信制御部を有し、
該受信制御部は、前記主制御基板から、データの読み書きを制御するための制御信号および前記分割コマンドを単位として、所定以上の間隔で複数回読み込み、該複数回の結果が一致した場合に、前記制御信号に従って、当該分割コマンドを前記分割コマンド保持部に格納する遊技機。
【請求項４】
請求項１〜３いずれか記載の遊技機であって、
遊技中に演出効果としての表示を行うための演出用表示部と、
前記主制御基板に接続され、遊技中に入賞に関する表示を行うための入賞用表示部とを備え、
前記下位制御基板は、前記演出用表示部に接続され、前記コマンドに応じて該演出用表示部の表示内容を制御する遊技機。
【請求項５】
請求項４記載の遊技機であって、
前記主制御基板には、データ出力用のポートが複数設けられており、
前記入賞用表示部と、前記下位制御基板とは、異なるポートに接続されている遊技機。
【請求項６】
請求項５記載の遊技機であって、
前記入賞用表示部に表示される各表示内容に対して、前記演出用表示部で表示される複数の表示内容のうち１又は２以上が対応づけられており、
前記主制御基板は、前記入賞用表示部および下位制御基板に対し、前記対応づけられた表示を実現するためのデータおよび分割コマンドを、同期させて出力する遊技機。
【請求項７】
請求項１〜６いずれか記載の遊技機であって、
前記分割コマンドのビット数は、前記コマンドのビット数を２以上の自然数で除した値である遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主制御基板と下位制御基板との分散処理によって動作を制御する遊技機において、主制御基板による制御対象を増大させるための技術に関する。
【背景技術】
【０００２】
パチンコ機その他の遊技機の動作の制御は、処理能力が低いＣＰＵでも種々の複雑な制御を実現することができるよう、複数の制御装置の分散処理によって実現されている。かかる制御装置としては、例えば、遊技機の音声、表示などの出力や、遊技中の入賞時の処理などを制御するための下位制御基板と、下位制御基板を統合制御する主制御基板が含まれる（特許文献１参照）。
【０００３】
下位制御基板の一つとして、例えば、液晶パネルなどの表示装置を制御するための表示制御装置が挙げられる。主制御基板が遊技状態に応じて表示用のコマンドを出力すると、表示制御装置は、このコマンドに応じて普通図柄、特別図柄などを表示装置に表示させる。かかる構成では、主制御基板は、表示用のコマンドを出力するという軽い処理で、所望の表示を実現することができる。
【０００４】
遊技装置において、主制御基板に利用可能なＣＰＵの能力は、不正対策などの理由に基づく制約によって、多様な制御対象を十分に制御する能力を有していないのが現状である。従って、遊技機において、演出効果の高い表示等を行うためには分散処理の利用が不可避である。
【０００５】
【特許文献１】特開２００２−１５９７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に遊技機は、静電気などのノイズ要因が多く存在する劣悪な環境で使用されることが多い。かかる環境では、分散処理のような複雑な制御装置構成では、ノイズ等の影響によって誤動作を生じやすくなるおそれがある。かかる誤動作を回避するためには、表示装置などの制御対象を可能な限り主制御基板で直接制御する方が好ましい。特に、遊技機において表示装置による表示は、遊技時における「当たり」や「はずれ」を表示するために用いられるものであるから、表示装置の誤動作は、円滑かつ適正に遊技を行うために極力回避されることが望ましい。
【０００７】
分散処理が不可避な状況下で、ノイズ等による上述の弊害を緩和する対策の一つとして、主制御基板で直接制御する制御対象と、分散処理との併用が挙げられる。例えば、遊技中の「当たり」、「はずれ」を実質的に表す簡易な表示装置を主制御基板で直接制御しつつ、分散処理を併用して多彩な演出効果を実現する態様が該当する。かかる構成では、従来に比して、主制御基板が制御すべき制御対象が増えることになる。
【０００８】
ところが、主制御基板に設けられた出力ポート数には制約があり、制御対象の増加は容易ではない。新たな制御対象を追加するためには、既存の制御対象のいずれかを削除するか、既存の制御対象が利用するデータ線数を低減する必要が生じる。
【０００９】
上述した課題は、表示制御に関わらず、遊技機において、従来分散処理で実現されていた種々の部位に同様に成立し得る。本発明は、かかる課題に鑑み、主制御基板に課せられた出力ポート数の制約下で、制御対象の増加を可能とし、ひいては直接制御と分散処理との併用を実現可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の遊技機は、主制御基板と下位制御基板とを備えている。主制御基板には、遊技中における遊技機全体の動作を制御するためのマイクロコンピュータが搭載されている。下位制御基板には、主制御基板からのコマンドに応じて、遊技機に設けられた一部の電子部品の動作を制御するためのマイクロコンピュータが搭載されている。下位制御基板は、複数設けられていても良い。主制御基板と下位制御基板とはパラレル転送する信号線によって接続されるが、この信号線がパラレル転送可能なデータのビット数は、下位制御基板においてデータを格納する単位となるビット数よりも少ないビット数に抑えられている。下位制御基板のバッファが８ビット単位でデータを格納する場合には、これよりも少ないビット数、例えば４ビットなどでパラレル転送を行う。従って、主制御基板から下位制御基板へは、コマンドを一度に送信することはできないが、逆に、信号線のデータ線数が節約されているため、主制御基板の出力ポートを他の制御対象で有効活用可能となる。従って、下位制御基板を含む多数の制御対象を主制御基板に接続することが可能となる。
【００１１】
上述の通り、信号線でパラレル転送可能なビット数が抑制されているため、本発明の遊技機では、主制御基板は、コマンドを複数に分割した分割コマンドを生成し、この分割コマンドを複数回に時分割して、下位制御基板に送信する。下位制御基板は、分割コマンドを、コマンドの再現に必要な数だけ受信して保持し、保持された分割コマンドからコマンドを再生する。即ち、下位制御基板は、コマンドの再生処理を行いながら分割コマンドを逐次受信するのではなく、一旦、必要数の分割コマンドを受信した後、コマンドの再生処理を行う。こうすることにより、分割コマンドの受信を速やかに行うことができるため、主制御基板からの分割コマンドの送信処理を短時間で済ませることができる。このように、本発明の遊技機によれば、主制御基板の出力ポートを極端に増加させるまでなく、多様な制御対象を接続することが可能となるとともに、これらの制御対象に主制御基板から円滑にコマンドを出力することが可能となる。
【００１２】
本発明においては、分割コマンドを受信・保持し、これらからソフトウェア的にコマンドを再生するようにしてもよい。例えば、順次保持された分割コマンドをマイクロコンピュータが読み込み、相互に桁が重ならないよう一部について桁移動させた上で統合する処理を行わせるようにする構成が挙げられる。もちろん、これらの処理をハードウェア的に実行するようにしてもよい。桁移動は、例えば、データのビットを所定桁ずつスライドさせるコマンドや、データの上位／下位ビットを入れ替えるコマンドなどを利用することができる。統合には、桁移動した分割コマンド同士の論理和や排他的論理和を用いることができる。ソフトウェア的にコマンドを再生する方法では、コマンド再生用のハードウェア構成を新たに設ける必要がないため、コスト増大を抑制することができる利点もある。
【００１３】
下位制御基板は、主制御基板からのデータ受信を次の手順で行うようにしてもよい。まず、主制御基板から、データの読み書きを制御するための制御信号および分割コマンドを順次または同時に読み込む。この制御信号および分割コマンドの読み込みを一単位として、所定以上の間隔で複数回実行する。そして、複数回の結果が一致した場合に、制御信号に従って、分割コマンドを格納する。制御信号および分割コマンドについて、複数回の読み込み結果を比較することによって、ノイズ等に起因する読み込みエラーを抑制することができる。処理の短縮化を図るためには、比較対象とするのは２回分の読み込み結果とすることが好ましい。制御信号のみを複数回読み込んで比較した上で、別個に分割コマンドを複数回読み込んで比較する方法を採ることも可能ではあるが、上記態様によれば、「所定以上の間隔」の待ち時間を減らすことができ、処理の短縮化を図ることができる利点がある。
【００１４】
本発明は、遊技機の種々の制御対象に利用可能である。例えば、遊技機に制御対象として、遊技中に演出効果としての表示を行うための演出用表示部、および遊技中に入賞に関する表示を行うための入賞用表示部という複数種類の表示部を設ける構成を採ってもよい。この構成では、入賞用表示部は主制御基板に接続され、演出用表示部は下位制御基板に接続される。下位制御基板は、主制御基板から出力されるコマンドに応じて、演出用表示部の表示内容を制御する。この態様では、主制御基板で入賞用表示部を直接制御することが可能となるため、ノイズ等による誤動作を抑制することができ、遊技を円滑、適正に進めることが可能となる。また、演出用表示部では下位制御基板との分散処理によって多様な表示を行うことができるため、遊技中の演出効果を確保することもできる。
【００１５】
上述の構成において、主制御基板には、データ出力用のポートが複数設けられている場には、入賞用表示部と下位制御基板とを異なるポートに接続することが好ましい。こうすることで、主制御基板は、入賞用表示部と下位制御基板に個別の信号を出力することが可能となる。入賞用表示部を制御するための制御信号と、下位制御基板に出力するコマンドとは、信号の体系が大きく異なるため、このように別のポートを用いることにより、両者を簡易に制御することが可能となる。
【００１６】
入賞用表示部と演出用表示部とは、全く独立の表示を行わせるようにしてもよいが、遊技中の演出効果をより向上させるためには、例えば次の方法により、両者を関連づけることが好ましい。まず、入賞用表示部に表示される各表示内容に対して、演出用表示部で表示される複数の表示内容のうち１又は２以上を予め対応づけておく。一例として、遊技中において入賞用表示部に表示される「当たり」表示に対し、演出用表示部用に１種類または２種類以上の表示図柄を対応づけておく。そして、主制御基板は、入賞用表示部および下位制御基板に対し、対応づけられた表示を実現するためのデータおよび分割コマンドを、同期させて出力する。こうすることにより、遊技者は、遊技状況に応じた演出を楽しむことが可能となる。
【００１７】
本発明は、上述した種々の特徴を必ずしも全て備えている必要はなく、一部を省略したり、適宜組み合わせたりしてもよい。また、本発明は、次に示す種々の特徴を備えることもできる。例えば、本発明において、分割コマンドのビット数は、コマンドのビット数を２以上の自然数で除した値とすることができる。一例として、コマンドが８ビットで構成される時には、分割コマンドを４ビットで構成することができる。分割コマンドのビット数をこのように設定することにより、信号線のデータ線を有効に活用して、コマンド再生に必要な分割コマンドを速やかに送信することが可能となる。
【００１８】
主制御基板と下位制御基板は、下位制御基板から主制御基板への情報のフィードバックが不能な単方向の信号線で接続してもよい。かかる構成を採ることにより、主制御基板への外部からの信号入力を抑制し、遊技中の不正を抑制することができる。本発明は、次に示す通り、かかる構成において分割コマンドを用いる際に特に有用性が高い。比較対象として、仮に、本発明を適用せず、下位制御基板が、分割コマンドからコマンドを再生しながら受信する方法を採用した場合を考える。下位制御基板からのフィードバックが得られない構成においては、主制御基板は、下位制御基板でコマンド再生が完了したか否かを知ることができない。従って、分割コマンドを送信した後、次の分割コマンドを送信するまでの待ち時間は、下位制御基板がコマンド再生に要する実際の処理時間に対して十分余裕を見込んで長く設定しておく必要がある。このため、コマンドを再生しながら受信する方法では、コマンド送信において、この余裕の分に相当する無駄な待ち時間が発生することになる。これに対し、本発明では、コマンドの再生を行うことなく分割コマンドを受信するため、分割コマンドの送受信に要する時間を短縮化することが可能となる。
【００１９】
本発明においては、下位制御基板のマイクロコンピュータの処理能力は、主制御基板のマイクロコンピュータの処理能力よりも高いことが望ましい。こうすることにより、下位制御基板でのコマンドの再生、解析、実行を円滑に行うことができ、遊技機を円滑に動作させることが可能となる。
【００２０】
本発明では、分割コマンドを受信・保持し、コマンドを再生するためのするための構成は、ハードウェア的に構築しても良い。ハードウェア的に構築する例としては、下位制御基板に、時分割して送信される分割コマンドを順次保持するための複数のラッチを信号線に並列に接続し、これらの複数のラッチから出力されるデータを、コマンドを構成するビット数分、統合してパラレル転送する転送回路を設ける構成が挙げられる。
【００２１】
本発明では、以下に示す通り、電源の供給停止が生じた後、電源が復活した場合に、停電前の制御状態を再現可能とする構成として、情報記憶部およびバックアップ処理部を設けても良い。情報記憶部は、制御部への電源の供給停止が予測された時に、制御処理に必要となる制御情報を記憶する。情報記憶部としては、遊技機の動作中および電源の供給停止後の所定期間、バックアップ電源によって、制御情報を保持可能なＲＡＭ等を用いることができる。バックアップ処理部は、予測の結果を周期的に点検し、その点検結果に応じて、バックアップ処理を実行する。
【００２２】
バックアップ処理とは、停電前の制御処理を再現できるよう、制御情報を情報記憶部に格納する処理である。バックアップ処理は、予測結果の点検に続けて行うようにしてもよいし、この点検とは別のタイミングで実行するようにしてもよい。予測結果の点検は、定期的な割込処理の中で行うようにしてもよいし、通常の制御処理過程で定期的に行うようにしてもよい。制御部が保持している情報を情報記憶部に格納する処理も含まれる。本発明によれば、割込処理ではなく、停電の予測結果を周期的に点検してバックアップ処理を実行する。このように停電の予測を能動的に検出することにより、不定期な割込処理を利用した場合に比較して、停電時のバックアップ処理に関し、ノイズによる誤動作が生じる可能性を抑制することができる。また、予測結果の点検を、通常の制御処理過程における一定のタイミングで実行する場合には、レジスタやスタックポインタなどの制御情報が規定値となるため、バックアップ処理で記憶すべき制御情報量を抑制することができる利点がある。
【００２３】
また、本発明は、分割コマンドを用いて下位制御基板にコマンドを送信することで遊技機の演出動作等を制御する制御方法として構成してもよい。更に、かかる制御方法をコンピュータによって実現するためのコンピュータプログラム、および該コンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体として構成することもできる。記録媒体としては、ＩＣカード、ＲＯＭカートリッジ、コンピュータの内部記憶装置（ＲＡＭやＲＯＭなどのメモリ）および外部記憶装置等、コンピュータが読取り可能な種々の媒体を利用可能である。
【発明を実施するための最良の形態】
【００２４】
本発明の実施例について以下の順序で説明する。本実施例では、パチンコ機としての構成を例示するが、本発明は、これに限らず回胴式遊技機など種々の遊技機に適用可能である。
Ａ．ハードウェア構成：
Ｂ．コマンド体系およびコマンド送信方法：
Ｃ．主制御処理：
Ｄ．コマンド受信処理：
Ｅ．コマンド解析処理：
Ｆ．変形例：
【００２５】
Ａ．ハードウェア構成：
図１は実施例としての遊技機のハードウェア構成を示すブロック図である。遊技機の動作を制御する機構を中心に示した。本実施例では、遊技機の動作は、主制御基板１００、払出制御基板２００、サブ制御基板３００、表示制御基板３６０などの各制御基板の分散処理によって制御される。各制御基板は、内部にＣＰＵ、ＲＡＭ、ＲＯＭなどを備えたワンチップマイクロコンピュータが搭載されており、ＲＯＭに記録されたプログラムに従って種々の制御処理を実現する。但し、ＣＰＵの処理能力は、サブ制御基板３００および表示制御基板３６０の方が主制御基板１００よりも高くなっている。こうすることにより、サブ制御基板３００および表示制御基板３６０の処理能力が十分に確保されるため、主制御基板１００の処理を比較的シンプルな判断処理およびコマンド出力などの負荷の軽い処理に制限することができる。
【００２６】
実施例の遊技機では、種々の不正を防止するため、主制御基板１００への外部からの入力が制限されている。主制御基板１００とサブ制御基板３００とは４ビットのデータ線を有するパラレル電気信号で接続されており、主制御基板１００と払出制御基板２００とは、制御処理の必要上、双方向シリアル電気信号で接続されている。払出制御基板２００、サブ制御基板３００は、それぞれ主制御基板１００からのコマンドに応じて動作する。
【００２７】
遊技機は、主制御基板１００の制御に基づいて、遊技盤面に設けられた入賞口に球が入ると、球を払い出し、乱数に基づく当たり／はずれの判定を行うとともに、当たりと判定された場合には、遊技盤面に設けられた大入賞口を規定期間だけ解放するよう動作する。遊技時にかかる動作を実現するため、主制御基板１００には、入賞口への球の入賞を検出する入賞検出器１０１の検出結果が入力されている。また、主制御基板１００からは、大入賞口を解放するための大入賞口ソレノイド１０２の制御信号が出力される。
【００２８】
主制御基板１００には、図柄表示ＬＥＤ３８０も接続されている。図柄表示ＬＥＤ３８０は、１６個のＬＥＤから構成されており、遊技中の入賞の状態に応じて、普通図柄、特別図柄、普通図柄保留、特別図柄保留と呼ばれる表示を行う。主制御基板１００は、図柄表示ＬＥＤ３８０の点灯状態を直接制御する。
【００２９】
その他の遊技時における各動作の制御は、払出制御基板２００、サブ制御基板３００を介して行われる。払出制御基板２００は、遊技中の球の発射および払い出しを次の手順で制御する。球の発射は、直接的には発射制御基板２０２によって制御される。即ち、遊技者が、発射ハンドル２０１を操作すると、発射制御基板２０２は、発射モータ２０３を制御し、球を発射する。払出制御基板２００は、発射制御基板２０２に対して、発射可否の制御信号を送出することで、間接的に球の発射を制御する。
【００３０】
遊技中に入賞した旨のコマンドを主制御基板１００から受信すると、払出制御基板２００は、払出しモータ２２０を制御し、球数をカウントしながら規定数の球を払い出す。払出制御基板２００は、払出し用に貯えられた球の不足の有無を球切れスイッチ２１０によって検出し、不足時には、球不足の検出信号を、主制御基板１００経由でサブ制御基板３００に出力する。サブ制御基板３００は、この信号を受けて、枠装飾ランプ３７６の所定の部位を点灯させる。
【００３１】
サブ制御基板３００は、遊技中における音声、表示、ランプ点灯などの演出を制御する。これらの演出は、通常時、入賞時、大当たり時など、遊技中のステータスに応じて変化する。主制御基板１００から、各ステータスに応じた演出用のコマンドが送信されると、サブ制御基板３００は、各コマンドに対応したプログラムを起動して、主制御基板１００から指示された演出を実現する。
【００３２】
本実施例では、図示する通り、サブ制御基板３００はスピーカ３５０を直接制御する。スピーカ３５０は、複数接続されていてもよい。液晶表示装置（以下、「ＬＣＤ」と呼ぶ）３６１は、表示制御基板３６０を介して制御する。表示制御基板３６０は、バッファ上にＬＣＤ３６１に表示する図柄を生成、記憶させ、これに基づいて、ＬＣＤ３６１の各セルを駆動制御して所望の図柄を表示させる機能を奏するワンチップマイクロコンピュータおよびＶＤＰ（Video Display Processor）を備えている。サブ制御基板３００の制御対象となるランプには、遊技盤面に設けられたパネル装飾ランプ３７１と、枠に設けられた枠装飾ランプ３７６がある。サブ制御基板３００は、ランプ駆動基板３７０、およびランプ中継基板３７５を介して、これらのランプ３７１、３７６と接続されており、各ランプを個別に点滅させることができる。
【００３３】
図２は主制御基板のＩ／Ｏに関する内部構成を示す説明図である。図示する通り、本実施例では、主制御基板には、ソレノイドその他の制御対象にデータや制御信号を送受信するために、５個のポート１２０が設けられている。なお、以下の説明では、個別のポートを示す場合には、ポート１２０［１］〜１２０［５］の符号を用い、ポート全体を総称するときは、ポート１２０の符号を用いるものとする。図の例では、各ポート１２０［１］〜１２０［５］は、ハードウェア的に分離されているように示したが、ソフトウェア的に構築してもよい。
【００３４】
図示する通り、ポート１２０［１］〜１２０［５］は、それぞれ大入賞口ソレノイド１０２、払出制御基板２００、サブ制御基板３００、１６個の図柄表示ＬＥＤ３８０に接続されている。サブ制御基板３００には、８ビットではなく、データ線４ビット、制御信号２ビットのパラレルポートを用いている（図中ではデータ線数を示した）。こうすることにより、ポート１２０に要求されるデータ線数を抑制することができる。換言すれば、主制御基板１００に設けることができるポート１２０の範囲内で、接続可能な制御対象を増加させることが可能となる。本実施例では、サブ制御基板３００との接続を４ビットに制限することにより、ポート１２０に生じた余剰のデータ線を活用可能となり、ポート１２０を若干追加するだけで、新たに１６個の図柄表示ＬＥＤ３８０が主制御基板１００に接続可能となった。
【００３５】
主制御基板１００とサブ制御基板３００とを接続するデータ線数は４ビットに限らず任意に設定可能である。但し、後述する通り、本実施例では、サブ制御基板３００に送信されるコマンドが１６ビットで構成されているため、１６ビットを整数で除して得られるデータ線数を用いることにより、効率的にコマンド送信が可能となる利点がある。
【００３６】
ＣＰＵ１１２とこれらのポート１２０とは、８ビットのデータ信号線１３０で接続されている。また、ＣＰＵ１１２の３ビット分のアドレス信号線１３２は、デコーダ１１４を介して、各ポート１２０［１］〜［５］のチップセレクタと接続されている。これにより、ＣＰＵ１１２は、アドレスに応じて、任意のポート１２０にデータを出力することができる。各ポート１２０［１］〜［５］からは、異なるタイミングでデータを出力可能である。例えば、本実施例では、サブ制御基板３００と、図柄表示ＬＥＤ３８０とは、別のポートに接続されているため、両者に個別の信号を異なるタイミングでデータを出力することができる。従って、図柄表示ＬＥＤ３８０の表示用の制御信号と、サブ制御基板３００へのコマンドという異種の信号を比較的容易に出力し分けることができる。
【００３７】
以上で説明したハードウェア構成は、遊技機の一例である。各ハードウェアモジュールの接続先は、図示した例に限らず種々の構成を採ることが可能である。また、遊技機に要求される機能に応じて、図示したハードウェアモジュールの一部を省略した構成、別個のハードウェアモジュールを追加した構成を採ってもよい。
【００３８】
Ｂ．コマンド体系およびコマンド送信方法：
図３はコマンド体系およびコマンド送信方法を示す説明図である。図の下方にサブ制御基板３００と主制御基板１００との間で授受されるコマンドの体系を示し、上方にコマンド送信時のタイムチャートを示した。
【００３９】
サブ制御基板３００で用いられる各コマンドは、２バイトで構成される。図中のＨａ１〜Ｈａ４、Ｈｂ１〜Ｈｂ４、Ｈｃ１〜Ｈｃ４は、それぞれ４ビット分のデータを意味している。コマンドの１バイト目をステータス、２バイト目をモードと呼ぶ。ステータスは、例えば、特別図柄指定などのように、サブ制御基板３００の動作を指定する情報である。モードは、特定図柄指定で指定される図柄の種類などを表す情報である。各ステータスに対して、モード値は多種類用意されている。
【００４０】
サブ制御基板３００で用いられるコマンドのうち、ＬＣＤ３６１の表示制御に関係するものについては、少なくともステータス単位で、図柄表示ＬＥＤ３８０のいずれかの表示態様と対応づけられている。例えば、図柄表示ＬＥＤ３８０で特別図柄を表示させている時には、サブ制御基板３００には、これに対応したコマンド、または特別図柄の内容を更に細分化して指定したコマンドを出力することが可能である。こうすることにより、図柄表示ＬＥＤ３８０の表示と、ＬＣＤ３６１の表示とを対応させることができる。
【００４１】
図の例では、動作ごとにステータスが完全に異なる体系を例示しているが、動作のカテゴリーに応じて一部を共通としてもよい。例えば、特別図柄指定など、図柄の表示に関係するコマンドについては、ステータスの上位４ビットを一定の値（例えば、図中のＨａ１）に統一し、下位４ビットで「特別図柄」、「普通図柄」のように具体的な動作内容を指定するようにしてもよい。
【００４２】
主制御基板１００からサブ制御基板３００には、次の手順で、２バイト（１６ビット）のコマンドが４ビットずつ４回に分けて送信される。以下、４回に分割された各々を「分割コマンド」と称する。上方のタイミングチャートに示す通り、主制御基板１００は、まずサブ制御基板３００に対して制御信号ＳＥＬをハイにする。次に、コマンドの最上位の４ビット分のデータ「ＣＯＭ０−０」を出力し、制御信号ＷＲをハイにする。サブ制御基板３００は、この立ち上がりをトリガとして、分割コマンド「ＣＯＭ０−０」を読み込む。主制御基板１００は、以下、同様にして、４ビット単位で、分割コマンド「ＣＯＭ０−１」、「ＣＯＭ１−０」、「ＣＯＭ１−１」を送信する。１６ビット分のコマンドデータ（以下、この単位を「パケット」と称する）の送信が終了すると、主制御基板１００は制御信号ＳＥＬをロウにして、次のパケット送信に備える。
【００４３】
Ｃ．主制御処理：
図４は主制御基板１００の制御処理（以下、「主制御処理」と呼ぶ）のフローチャートである。主制御基板１００のＲＯＭに記録されているプログラムに従って、ＣＰＵが実行する処理である。電源が投入されると、ＣＰＵは電源投入時処理を実行する（ステップＳ１００）。
【００４４】
電源投入時処理が終了すると、ＣＰＵは遊技用の各処理を繰り返し実行するループを開始する。このループ開始時には、ＣＰＵは、まず停電予告信号が検知されているか否かを判定する（ステップＳ１０２）。外部電源が停電し、電源制御基板から停電予告信号が出力されている場合には、電源断発生時処理を実行する（ステップＳ１０４）。これは、停電後に電源が復旧した場合に、遊技機の動作を、停電前の状態から再開するため、ＲＡＭの情報を保持しておくための処理である。本実施例においては、電源断発生時処理は、割込処理ではなく、ループの開始直後に、停電予告信号の検知有無に応じて実行される分岐処理として主制御処理内に組み込まれている。このように電源断発生時処理をループの定位置で実行することにより、バックアップすべきレジスタやスタックポインタの情報量を低減することができ、電源断発生時処理を簡素化できる利点がある。
【００４５】
停電予告信号が検知されていない場合（ステップＳ１０２）、即ち外部電源からの電力が正常に供給されている場合には、ＣＰＵは遊技用の処理として、賞球制御処理（ステップＳ１０６）、特別図柄・電動役物制御（ステップＳ１０８）、普通図柄・電動役物制御（ステップＳ１１０）を実行する。賞球制御処理では、ＣＰＵは、入賞口への遊技球の入賞有無の検知や、入賞球数に応じた賞球払出コマンドの設定を行う。その他の処理は、それぞれ普通図柄、特別図柄の表示内容の設定、および各電動役物の動作可否の判定を行う処理である。これらの処理によって、払出制御基板２００、サブ制御基板３００、および図柄表示ＬＥＤ３８０などに出力すべきコマンドや制御データが設定される。
【００４６】
ＣＰＵは、その後、ポート出力処理（ステップＳ１１２）を行って、これらのコマンドをサブ制御基板等に送信し、制御データを図柄表示ＬＥＤ３８０に出力する。サブ制御基板３００へのコマンド送信は、図３に示した手順で行われる。図柄表示ＬＥＤ３８０の表示制御は、各ＬＥＤに対応したデータ線に、「点灯／消灯」の状態に応じて「１」または「０」を出力することで行われる。
【００４７】
ＣＰＵは、以上のループ処理を、遊技終了まで繰り返し実行する。図中では、上述の各処理を、説明の便宜上、シーケンシャルに行われるものとして示したが、各処理は定期的な割込処理で実行されている。
【００４８】
Ｄ．コマンド受信処理：
図５はコマンド受信処理のフローチャートである。サブ制御基板３００のＣＰＵ（以下、図の説明においては、単に「ＣＰＵ」と称する）が、主制御基板１００からのコマンドを受信する際に、実行する処理である。本実施例では、図３で説明した通り、コマンド受信に関して２種類の制御信号ＳＥＬ、ＷＲが使用される。コマンド受信処理は、これらの制御信号に対応して２種類設けられている。ＳＥＬ割込処理は、ＳＥＬ信号の立ち上がりをトリガとして起動する処理である。ＷＲ割込処理は、ＷＲ信号の立ち上がりをトリガとして起動する処理である。制御信号ＳＥＬ、ＷＲは、ハード割込信号であるが、本実施例のＣＰＵにおけるこれらの割込端子は、制御信号ＳＥＬ、ＷＲの状態をモニタ可能に構成されている。
【００４９】
図の中央に、バッファ３０２の記憶内容を模式的に示した。バッファ３０２は、サブ制御基板３００内のＲＡＭのワーク領域に設けられている。主制御基板１００からのコマンドは４ビットずつ４回に分けて送信されるため、バッファ３０２は、これに対応して４領域設けられている。ＲＡＭは、１バイト分が単位とされているため、４バイト分が用意されていることになる。コマンド受信時には、各領域に４ビットの分割コマンドが順次、格納されるため、バッファ３０２の上位４ビットは、常に０である（図中の「Ｈ」は１６進数表示を意味している）。
【００５０】
バッファ３０２は、コマンド受信の度に、上記４領域を繰り返し使用するリングバッファとなっている。書き込む領域は、バッファライトカウンタで制御される。このカウンタ値が、バッファ３０２への書込みが行われるたびに「０→１→２→３→０…」と順次更新されることによって、リングバッファとしての機能が実現される。
【００５１】
図の左側に示したＳＥＬ割込処理について説明する。ＣＰＵは、この処理が開始されると、ＳＥＬ信号を入力し（ステップＳ２００）、一定の待ち時間を経過した後（ステップＳ２０１）、再度、ＳＥＬ信号を入力する（ステップＳ２０２）。一定の待ち時間は、任意に設定可能であるが、本実施例では１μｓとした。
【００５２】
ＣＰＵは、こうして入力された２回のＳＥＬ信号が一致しているか否かをチェックする（ステップＳ２０３）。両者が異なっている場合には、ノイズの影響があるものと判断し、一定の待ち時間経過後に、再度、ＳＥＬ信号を入力する（ステップＳ２０１、Ｓ２０２）。そして、直近に入力した２回のＳＥＬ信号を再度、比較する（ステップＳ２０３）。こうして、両者が一致した場合に、ノイズの影響を受けない真値が入力されたものと判断して、次の処理に移動する。
【００５３】
ＳＥＬ信号がオフの場合（ステップＳ２０４）、ＣＰＵは、ノイズの影響によってＳＥＬ割込処理が誤って起動されたものと判断し、そのままこの処理を終了する。ＳＥＬ信号がオンの場合（ステップＳ２０４）、ＣＰＵはコマンドの受信に備えて、バッファライトカウンタのカウンタ値をクリアする（ステップＳ２０５）。こうすることで、サブ制御基板３００は、新たな受信データをバッファ３０２に書き込むための初期化が完了したことになる。
【００５４】
次に、右側のＷＲ割込処理について説明する。図３に示したタイミングチャートから分かる通り、ＷＲ割込処理は、ＳＥＬ割込処理が実行された後に、ＷＲ信号の立ち上がりをトリガとして、４回起動される処理である。
【００５５】
ＣＰＵは、この処理が開始されると、ＳＥＬ信号、ＷＲ信号、およびＤＡＴＡ信号を入力する（ステップＳ３００）。ＳＥＬ信号、ＷＲ信号の入力が可能なのは、先に説明した通り、本実施例のＣＰＵは、割込信号であるＳＥＬ信号、ＷＲ信号の状態をモニタ可能な端子を有しているからである。ＤＡＴＡ信号とは、分割コマンドを表す４ビット分のデータを意味する。ＣＰＵは、一定の待ち時間経過後（ステップＳ３０１）、再度、これらの信号を入力し（ステップＳ３０２）、２回分の信号を比較する（ステップＳ３０３）。待ち時間は任意に設定可能であるが、本実施例では１μｓとした。ＳＥＬ信号、ＷＲ信号、ＤＡＴＡ信号の少なくとも一部について、２回分の信号が不一致の場合には、一定の待ち時間経過後、再度、これらの信号を読み込み直近に入力した２回の信号を再度、比較する（ステップＳ３０３）。こうして、両者が一致した場合に、ノイズの影響を受けない真値が入力されたものと判断して、次の処理に移動する。
【００５６】
次に、ＣＰＵはＳＥＬ信号、ＷＲ信号の値を確認し、両者の少なくとも一方がオフの時には、ノイズ等の影響によって誤ってＷＲ割込処理が開始されたものと判断して、そのままＷＲ割込処理を終了する。ＳＥＬ信号、ＷＲ信号が共にオンの場合には、分割コマンドを表すＤＡＴＡ信号をバッファ３０２に書き込み、カウンタ値を１だけインクリメントする（ステップＳ３０５）。例えば、この処理が最初に行われた時は、ＳＥＬ割込処理によってカウンタ値は０にクリアされているため、分割コマンドはバッファ３０２の「ＣＯＭ０−０」の部分に書き込まれる。この後、カウンタ値は１となるため、２回目の処理では、分割コマンドはバッファ３０２の「ＣＯＭ０−１」に書き込まれる。こうして、４回に分けて送信されたＤＡＴＡ信号は、それぞれバッファ３０２の「ＣＯＭ０−０」〜「ＣＯＭ１−１」に格納される。
【００５７】
図６はＷＲ割込処理における時間短縮効果を示す説明図である。図５で説明した通り、本実施例では、ＳＥＬ信号、ＷＲ信号、ＤＡＴＡ信号を単位として、２回読み込み、ノイズの影響の有無をチェックしている（図５のステップＳ３００〜Ｓ３０３）（以下、この処理を「ノイズチェック」と称する）。ノイズチェックは、ＳＥＬ信号、ＷＲ信号などの制御信号と、ＤＡＴＡ信号とに分けて行われるのが通常である。制御信号についてノイズの影響が確認された場合には、ＤＡＴＡ信号を読み込んでも無意味だからである。かかる観点からすると、本実施例の処理は、ＤＡＴＡ信号の読み込みという、無駄となるおそれがある処理を敢えて実行していることになる。図５には、このような処理を敢えてとる意義を示した。
【００５８】
図６は、４ビット分のデータ信号の読み込みに関する所要時間を示している。上方のＣＡＳＥ１は、ＳＥＬ信号、ＷＲ信号と、ＤＡＴＡ信号について個別にノイズチェックを行った場合を表している。図示する通り、ＣＡＳＥ１では、待ち時間およびノイズチェックが２回ずつ要求されるため、全体の所要時間ＴＲ１が比較的長くなっている。
【００５９】
下方のＣＡＳＥ２は、本実施例の方法、即ち制御信号とＤＡＴＡ信号とをまとめてノイズチェックをした場合を表している。この方法によれば、待ち時間およびノイズチェックが１度で済むため、全体の所要時間ＴＲ２が、ＣＡＳＥ１の所要時間ＴＲ１よりもΔＴＲだけ短縮される。このように、本実施例のＷＲ割込処理によれば、無駄が生じるおそれがあるにも関わらず、敢えて、ＤＡＴＡ信号と制御信号とをまとめてノイズチェックすることにより、ＤＡＴＡ信号の読み込みの全体の所要時間を短縮することができる。かかる処理は、本実施例のように、コマンドを多数回に分割して送信する際に、特に有用性が高い。もっとも、所要時間の短縮に対する要請が比較的低い場合には、本実施例においてもＣＡＳＥ１の方法を採用してもよい。
【００６０】
Ｅ．コマンド解析処理：
図７はコマンド解析処理のフローチャートである。サブ制御基板３００のＣＰＵが、１パケットを構成する４つの分割コマンドを入力した後に実行する処理であり、バッファ３０２に格納された分割コマンドから、コマンドを再生し、その解析を行う処理である。
【００６１】
処理が開始されると、ＣＰＵは、バッファライトカウンタの値を０にリセットする（ステップＳ４００）。その後、カウンタ値で指定された領域から分割コマンドを含む１バイト分のデータを読み込み、カウンタ値を１だけインクリメントする（ステップＳ４０１）。この時点では、図５に示した「ＣＯＭ０−０」のデータが上位ビットの「０Ｈ」と共に読み込まれ、カウンタ値は１とされる。
【００６２】
次に、ＣＰＵはこのデータについて桁移動処理を実行する（ステップＳ４０２）。図中に桁移動処理の内容を模式的に示した。この処理は、読み込んだデータの下位４ビットを上位４ビットに移動させる処理である。移動後、下位４ビットは「０Ｈ」にクリアされる。この処理によって、図示する通り、分割コマンド「ＣＯＭ０−０」は上位４ビットで表されることになる。移動処理は、例えば、データを１ビットずつ桁移動させるシフトコマンドを４回繰り返して実行するようにしてもよいし、上位４ビットと下位４ビットを入れ替えるコマンドを実行するようにしてもよい。
【００６３】
桁移動処理が完了すると、ＣＰＵは、次のデータを入力し、カウンタ値を更に１だけインクリメントする。この時点では、図５に示した分割コマンド「ＣＯＭ０−１」のデータが上位ビットの「０Ｈ」と共に読み込まれ、カウンタ値は２とされる。
【００６４】
ＣＰＵは、ステップＳ４０２で桁移動したデータと、ステップＳ４０３で読み込んだデータからコマンドを再生する（ステップＳ４０４）。この処理は、両者の論理和をとることで行う。図中に処理内容を示した。桁移動処理によって分割コマンド「ＣＯＭ０−０」は上位４ビットで表されている。これに対し、ステップＳ４０３で読み込んだデータは桁移動が行われていないため、分割コマンド「ＣＯＭ０−１」は下位４ビットで表されている。従って、両者のデータの論理和をとることにより、上位４ビットに「ＣＯＭ０−０」、下位４ビットに「ＣＯＭ０−１」が表されることとなり、上位１バイト分のコマンドが再生される。
【００６５】
図中では、分割コマンドが格納されていない側の桁の各ビットに、０が格納されている場合を例示したが、これらのビットには、デフォルトとして１を格納するようにしてもよい。この場合、図中の「０Ｈ」は、１６進数で「ＦＨ」となる。かかるデータ構造を用いる場合には、論理和に代えて、排他的論理和を用いることでコマンド再生を行うことが可能である。
【００６６】
カウント値が３を超えていない場合には（ステップＳ３０５）、上述の処理（ステップＳ４０１〜Ｓ４０４）を再度、実行する。この処理によって、コマンドの下位１バイトが再生される。こうして、コマンドの再生が完了すると、ＣＰＵは、その内容を解析し（ステップＳ３０６）、コマンドに応じた処理を実行する。本実施例では、コマンドの再生と解析を順次実行するものとしたが、上位１バイト分が再生された時点で、下位１バイトのコマンド再生と並行して、上位１バイト分のコマンドの解析を行うようにしてもよい。
【００６７】
図８は本実施例におけるコマンド受信処理の時間短縮効果を示す説明図である。４ビットずつ分割コマンドのデータ送信を行った場合に、１パケットのコマンドを受信するまでに要する時間を示した。図の上方に示したＣＡＳＥ１は、桁移動および論理和によるコマンド再生を行いながら分割コマンドを受信した場合の処理時間を表している。図の下方に示したＣＡＳＥ２は、本実施例の方法、即ちコマンド再生を行わずに１パケット分のデータを受信、格納する処理を表している。
【００６８】
図示する通り、ＣＡＳＥ１では、それぞれのデータ信号受信の間に、桁移動処理や論理和演算を行う必要があるため、１パケットの受信に要する時間ＴＣ１は、比較的長くなる。これに対し、本実施例の方法では、桁移動処理や論理和演算が不要であるため、１パケットの受信に要する時間ＴＣ２は、ＣＡＳＥ１での所要時間ＴＣ１に比較して、ΔＴＣだけ短くなる。
【００６９】
もっとも、ＣＡＳＥ２では、別途、サブ制御基板３００でコマンド再生処理が必要となるが、この点を考慮しても、以下に示す理由から、本実施例の方がＣＡＳＥ１よりもコマンド授受の処理効率上、有利である。第１に、本実施例の方法によれば、主制御基板１００は、短時間のうちに、コマンド送信処理から解放される。サブ制御基板３００でコマンド解析している間に、主制御基板１００は、他の制御対象の制御処理を実行することが可能となり、遊技機全体の制御処理の効率化を図ることが可能となる。
【００７０】
第２に、主制御基板１００とサブ制御基板３００とは単方向のデータ信号線で接続されていることに起因する効果がある。単方向の信号線では、サブ制御基板３００から主制御基板１００に対して、桁移動処理や論理和演算が完了したことを伝達することはできない。従って、ＣＡＳＥ１の方法では、分割コマンドの送信間隔は、桁移動処理や論理和演算の終了が保証される時間を確保する必要がある。つまり、送信間隔は、桁移動処理等を行う現実の所要時間よりも十分大きくしておく必要がある。この結果、ＣＡＳＥ１では、コマンド送受信に際して、余剰の待ち時間が生じることとなる。ＣＡＳＥ２では、このような待ち時間が生じ得ないため、コマンドの送受信を効率的に行うことが可能である。
【００７１】
以上で説明した通り、本実施例の遊技機によれば、主制御基板１００とサブ制御基板３００とのコマンド送信に要するビット数を抑制しつつ、効率的にコマンド送信を行うことができる。従って、主制御基板１００では、余剰の出力ポートを確保することが可能となり、図柄表示用ＬＥＤ３８０などを含め、多様な制御対象を接続することが可能となる。
【００７２】
Ｆ．変形例：
実施例では、主制御基板１００から送信されたデータに基づき、サブ制御基板３００でソフトウェアな処理によってコマンド再生する例を示した。コマンドの再生は、ハードウェア的に実行するものとしてもよい。かかる構成について変形例として示す。
【００７３】
図９は変形例としてのサブ制御基板３００Ａの構成を示す説明図である。コマンド受信に関連する部分のみを示した。変形例では、主制御基板１００とのインタフェース部分に、４つのラッチ３１２が並列に設けられている。これらのラッチ３１２は、それぞれ４ビットの情報を格納可能である。主制御基板とは４ビットのデータを転送可能なパラレル電気信号と、ラッチ３１２を選択するセレクタ信号３１１で接続される。
【００７４】
主制御基板１００から、４回に分けて送信される分割コマンドは、セレクタ信号３１１の切り換えに応じて、４つのラッチ３１２に順次、格納される。実施例と同様、サブ制御基板３００で桁移動その他の処理を行う必要がないため、図８のＣＡＳＥ２と同様、短時間でコマンド受信を完了することができる。
【００７５】
ラッチ３１２［１］、３１２［３］は、信号線３１３Ｈを介して、バッファ３０２Ａの上位４ビットにデータを提供可能である。ラッチ３１２［２］、３１２［４］は、信号線３１３Ｌを介して、バッファ３０２Ａの下位４ビットにデータを提供可能である。まず、ラッチ［１］、ラッチ［２］に格納されたデータを提供することにより、ＣＯＭ０−０、ＣＯＭ０−１からなるコマンドをバッファ３０２Ａに格納することができる。次に、ラッチ［３］、ラッチ［４］に格納されたデータを提供することにより、ＣＯＭ１−０、ＣＯＭ１−１からなるコマンドをバッファ３０２Ａに格納することができる。このように、変形例のサブ制御基板によれば、ハードウェア的にコマンドの再生を行うことができる。
【００７６】
以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。実施例においてソフトウェア的に実現されている種々の処理は、ＡＳＩＣなどによってハードウェア的に実現しても構わない。
【００７７】
本実施例では、主制御基板１００とサブ制御基板３００とのコマンド送信について例示したが、同様のコマンド送信方法は、主制御基板１００と払出制御基板２００その他の制御対象との間にも適用可能である。
【図面の簡単な説明】
【００７８】
【図１】実施例としての遊技機のハードウェア構成を示すブロック図である。
【図２】主制御基板のＩ／Ｏに関する内部構成を示す説明図である。
【図３】コマンド体系およびコマンド送信方法を示す説明図である。
【図４】主制御基板１００の制御処理のフローチャートである。
【図５】コマンド受信処理のフローチャートである。
【図６】ＷＲ割込処理における時間短縮効果を示す説明図である。
【図７】コマンド解析処理のフローチャートである。
【図８】本実施例におけるコマンド受信処理の時間短縮効果を示す説明図である。
【図９】変形例としてのサブ制御基板３００Ａの構成を示す説明図である。
【符号の説明】
【００７９】
１００…主制御基板
１０１…入賞検出器
１０２…大入賞口ソレノイド
１１４…デコーダ
１２０…ポート
１３０…データ信号線
１３２…アドレス信号線
２００…払出制御基板
２０１…発射ハンドル
２０２…発射制御基板
２０３…発射モータ
２１０…スイッチ
２２０…払出しモータ
３００、３００Ａ…サブ制御基板
３０２、３０２Ａ…バッファ
３１１…セレクタ信号
３１２…ラッチ
３１３Ｈ、３１３Ｌ…信号線
３５０…スピーカ
３６０…表示制御基板
３６１…ＬＣＤ
３７０…ランプ駆動基板
３７１…パネル装飾ランプ
３７５…ランプ中継基板
３７６…枠装飾ランプ
３８０…図柄表示ＬＥＤ
【図１】
2006141837.tif 000003
【図２】
2006141837.tif 000004
【図３】
2006141837.tif 000005
【図４】
2006141837.tif 000006
【図５】
2006141837.tif 000007
【図６】
2006141837.tif 000008
【図７】
2006141837.tif 000009
【図８】
2006141837.tif 000010
【図９】
2006141837.tif 000011