(57)【要約】【課題】  ４×４の整数近似離散コサイン変換回路、及び８×８の整数近似離散コサイン変換回路を簡素化して構成し変換処理を行う直交変換回路を実現する。【解決手段】  演算処理回路は、８×８の変数行列の第３列目と第７列目の変数に負の符号を付すと共に、４×４の第１定数行列或いは第２定数行列を用いてアダマール変換或いは整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部１２と、並び替え信号を４×４の第１定数行列或いは第２定数行列を用いてアダマール変換或いは整数近似離散コサイン変換を行う直交変換部１３ａ、１３ｂと、変換部からの出力値をプリ処理前の変数の並べ順番に戻すポスト処理部１４とを用いて直交変換回路を構成した。【選択図】      図１
2006332836.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル画像データをＨ．２６４符号化方式で符号化して得られた８×８の変数行列を演算処理回路に入力して、４×４の第１定数行列を用いてアダマール変換を行って、若しくは４×４の第２定数行列を用いて整数近似離散コサイン変換を行って、前記ディジタル画像データを復号する直交変換回路において、
前記演算処理回路は、
前記８×８の変数行列の第３列目と第７列目の変数に負の符号を付すと共に、前記４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部と、
前記並び替え信号を４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を行う直交変換部と、
前記変換部からの出力値を前記プリ処理前の変数の並べ順番に戻すポスト処理部と、
を備えたことを特徴とする直交変換回路。
【請求項２】
ディジタル画像データをＨ．２６４符号化方式で符号化して得られた８×８の変数行列を演算処理回路に入力して、４×４の第１定数行列を用いてアダマール変換を行って、若しくは４×４の第２定数行列を用いて整数近似離散コサイン変換を行って、前記ディジタル画像データを復号する直交変換回路において、
前記演算処理回路は、
前記８×８の変数行列の第３行目と第７行目の変数に負の符号を付すと共に、前記４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部と、
前記並び替え信号を４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を行う直交変換部と、
前記変換部からの出力値を前記プリ処理前の変数の並べ順番に戻すポスト処理部と、
を備えたことを特徴とする直交変換回路。
【請求項３】
前記直交変換部は、前記プリ処理部から出力された出力値に有理数１／Ｋ1（Ｋ1は２以上の整数）を乗算する第１乗算部と、或いは有理数１／Ｋ2（Ｋ2は４以上の整数）を乗算する第２乗算部と、を備えたことを特徴とする請求項１又は２記載の直交変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｈ.２６４などで圧縮符号化された動画像の復号に用いられる変換回路に係り、特に整数近似離散コサイン変換、整数近似逆離散コサイン変換及びアダマール変換などを小規模な回路で実現する復号化装置の直交変換回路に関する。
【背景技術】
【０００２】
最近になり、ＭＰＥＧ（moving picture experts group）−２画像圧縮符号化標準を用いるディジタル放送、ＤＶＤなどが市場導入されるようになってきた。画像の圧縮符号化方式は高圧縮率であれば限られた周波数帯域で多くのチャンネル数の放送を送信出来たり、記録時間の長いＤＶＤが実現できる。反面、高圧縮率の信号処理を行うためには高速で大容量の演算回路が必要とされる。情報信号の圧縮率は、半導体技術の高速、大容量化と共に大きくなってきた。ＭＰＥＧ−２標準よりもさらに高い圧縮率の符号化標準として「ＭＰＥＧ-４/ＡＶＣ」と称されるＨ.２６４が、ＩＴＵ-Ｔ（International Telecommunication Union-Telecommunication Standardization Sector）とＩＳＯ（International Standardization Organization）/ＩＥＣ（International Electrotechnical Commission）がＪＶＴ（Joint Video Team）を結成して共同で標準化し、携帯電話機やデジタル・カメラや録画機等での利用が期待されている。Ｈ．２６４はデータ圧縮率がＭＰＥＧ-２の３倍、ＭＰＥＧ-４の２倍を可能とする高能率動画像圧縮符号化方式である。
【０００３】
図６を参照してＨ.２６４でなされる画像データの構成について述べる。
同図の（１）に示す画素データは縦横１６画素×１６画素の輝度信号（Ｙ）に係るマクロブロックである。５１〜６６の番号を記して示す領域のそれぞれは４画素×４画素のブロックデータ５１ａである。その４画素×４画素のブロックデータ５１ａが直交変換されると１６個の係数データが得られる。その係数データのうち左上の係数データは直流成分データ５１ｂである。５１〜６６の番号を用いて示されるブロックデータのそれぞれに直流成分データが存在している。
（２）は１６個の直流成分データを一つに纏めたものである。直流成分データ５１ｂは直流成分データ５１ｃの箇所に集められ、同様にして５１〜６６のブロックの直流成分データは４×４個の直流成分データとして纏められる。
【０００４】
（３）は（１）の輝度信号のマクロブロックに対応する青の色差信号（Ｃｂ）のデータである。１６画素×１６画素の輝度信号（Ｙ）に対応する青の色差信号は８画素×８画素が存在する。そのうちの４画素×４画素の色差信号７１ａを直交変換して直流成分７１ｂが得られる。（４）は色差信号の直流成分を２個×２個に纏めて示している。
（５）は赤の色差信号（Ｃｒ）である。４×４の色差信号８１ａを直交変換して直流成分８１ｂが得られ、（６）に示すように纏められる。
【０００５】
Ｈ．２６４では、直交変換を行う基本単位として通常縦横４画素×４画素の画像データが用いられる。
（７）は（１）に示した１６×１６の画素データを４つの８画素×８画素のブロックデータに分割して直交変換を行う場合を示している。８画素×８画素のブロックデータを用いることにより、画像に含まれる高周波成分の圧縮効率を高めることができる。Ｈ．２６４では、拡張単位として8画素×8画素を単位として直交変換を行うことを可能としている。
ここで、（１）（３）（５）（７）に示した画像データは整数近似離散コサイン変換を行い、その結果得られた（２）（４）（６）に示す直流成分データについてはアダマール変換を行う。
（４）（６）に示す２×２のアダマール変換は、被変換データをＣij、変換後データをＴij（i=0..1,j=0..1）とするとき、式１で表される。
【０００６】
【数１】
2006332836.tif 000003
（２）に示す４×４のアダマール変換は、被変換データをＣij、変換後データをＴij（i=0..1,j=0..1）とするとき、式２で表される。
【数２】
2006332836.tif 000004
【０００７】
（１）（３）（５）に示した４画素×４画像のデータを符号化して得られた係数値データを復号化する整数近似逆４×４離散コサイン変換は被変換データをCij、変換後データをＴij（i=0..3,j=0..3）とするとき式３で表される。
【０００８】
【数３】
2006332836.tif 000005
H．２６４で用いられる離散コサイン変換は、従来の離散コサイン変換の問題点であった無限長係数を有限長に丸めて計算を行うことに起因するエンコーダとデコーダ間の演算誤差を発生させないようにするため、変換係数と量子化係数とを統合し、整数による演算ができるように係数値を整数近似した係数値として用いている。即ち、式３における係数行列は１と１／２が用いられており、１／２は乗算する際の被変換データを右方向に１ビットシフトすることにより演算できる。
【０００９】
（７）に示した８画素×８画素のブロック画像データに係る８×８の整数近似逆離散コサイン変換は被変換データをCij、変換後データをＴij（i=0..7,j=0..7）とするとき式４で表される。
【数４】
2006332836.tif 000006
式４における係数行列は１／８の整数倍の数値が用いられている。被変換データを右方向に２ビットシフトして２／８倍を、３ビットシフトすることにより１／８倍の演算がなされる。
ここで式３、式４は整数除算を含むため計算順序によって演算結果が異なってしまう。行列演算は被変換データを行方向（水平方向）に計算した後、列方向（垂直方向）の演算を行うように演算方法が定められている。
【００１０】
尚、Ｈ.２６４の規格については次の非特許文献１に説明されている。
【非特許文献１】「Ｈ.２６４規格書」  Draft ITU-T Recommendation and Final International Standard of Joint Video Specification（ITU-T Rec. H.264 | ISO/IEC 14496-10 AVC）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
Ｈ．２６４符号化方式で符号化されたデータには、上記の４つの直交変換手法を用いて符号化されたデータが存在し、その復号化はそれらの符号化データごとに用意される復号回路ないしは復号化用ソフトウエアが用いられて復号化が成される。即ち、輝度直流成分（ＤＣ）用４ｘ４アダマール変換回路、色差直流成分用２ｘ２アダマール変換回路、４×４の整数近似離散コサイン変換回路、及び８×８の整数近似離散コサイン変換回路のそれぞれの変換回路が用いられて復号化がなされる。そこで、本発明はそれらの独立で構成される直交変換回路部を共用化することにより、復号化回路を簡素化しようとするものである。
なお、本願発明者が発明し本願出願人により出願された特願２００５−０３７０７０「行列演算装置」（本願出願時に未公開）には、４ｘ４アダマール変換回路、及び４×４の整数近似離散コサイン変換回路を共用することにより簡素化した行列演算装置を実現している。そこには８×８の整数近似離散コサイン変換回路をも共用化する技術については記述されてない。
【００１２】
そこで、本発明は、上記のような問題点を解消するためになされたもので、４ｘ４アダマール変換回路、４×４の整数近似離散コサイン変換回路、及び８×８の整数近似離散コサイン変換回路を共用することにより簡素化した変換処理を行う直交変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本願発明における第１の発明は、ディジタル画像データをＨ．２６４符号化方式で符号化して得られた８×８の変数行列を演算処理回路に入力して、４×４の第１定数行列を用いてアダマール変換を行って、若しくは４×４の第２定数行列を用いて整数近似離散コサイン変換を行って、前記ディジタル画像データを復号する直交変換回路において、前記演算処理回路は、前記８×８の変数行列の第３列目と第７列目の変数に負の符号を付すと共に、前記４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部と、前記並び替え信号を４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を行う直交変換部と、前記変換部からの出力値を前記プリ処理前の変数の並べ順番に戻すポスト処理部と、を備えたことを特徴とする直交変換回路を提供する。
第２の発明は、ディジタル画像データをＨ．２６４符号化方式で符号化して得られた８×８の変数行列を演算処理回路に入力して、４×４の第１定数行列を用いてアダマール変換を行って、若しくは４×４の第２定数行列を用いて整数近似離散コサイン変換を行って、前記ディジタル画像データを復号する直交変換回路において、前記演算処理回路は、前記８×８の変数行列の第３行目と第７行目の変数に負の符号を付すと共に、前記４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部と、前記並び替え信号を４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を行う直交変換部と、前記変換部からの出力値を前記プリ処理前の変数の並べ順番に戻すポスト処理部と、を備えたことを特徴とする直交変換回路を提供する。
第３の発明は、前記直交変換部は、前記プリ処理部から出力された出力値に有理数１／Ｋ1（Ｋ1は２以上の整数）を乗算する第１乗算部と、或いは有理数１／Ｋ2（Ｋ2は４以上の整数）を乗算する第２乗算部と、を備えたことを特徴とする第１又は第２の発明の直交変換回路を提供する。
【発明の効果】
【００１４】
本発明によれば、演算処理回路は、８×８の変数行列の第３列目と第７列目の変数に負の符号を付すと共に、４×４の第１定数行列或いは第２定数行列を用いてアダマール変換或いは整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部と、前記並び替え信号を４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を行う直交変換部と、前記変換部からの出力値を前記プリ処理前の変数の並べ順番に戻すポスト処理部との格別な構成があるので、４ｘ４アダマール変換回路、４×４の整数近似離散コサイン変換回路、及び８×８の整数近似離散コサイン変換回路を共用することにより簡素化した変換処理を行う直交変換回路を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の各実施例に係る直交変換回路について図１〜図５を用いて説明する。
図１は、本発明の実施に係る直交変換回路の構成例に行方向演算時の信号を示したブロック図である。
図２は、本発明の実施に係る直交変換回路の構成例に列方向演算時の信号を示したブロック図である。
図３は、本発明の実施に係る直交変換回路の要部の構成例に、行方向演算時の信号の一部を示した図である。
図４は、本発明の実施に係る直交変換回路の要部の構成例に、行方向演算時の他の一部の信号を示した図である。
図５は、本発明の実施に係る直交変換回路の要部の構成例に、４×４のＤＣＴ演算時の信号を示した図である。
【００１６】
その直交変換回路は、４ｘ４アダマール変換回路、４×４の整数近似離散コサイン変換回路、及び８×８の整数近似離散コサイン変換回路を共用することにより簡素化した変換処理を行う直交変換回路を実現するという目的を、演算処理回路は、８×８の変数行列の第３列目と第７列目の変数に負の符号を付すと共に、４×４の第１定数行列或いは第２定数行列を用いてアダマール変換或いは整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部と、前記並び替え信号を４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を行う直交変換部と、前記変換部からの出力値を前記プリ処理前の変数の並べ順番に戻すポスト処理部とを備えるようにして実現した。
【００１７】
直交変換回路の構成について述べる。
図１に示す直交変換回路１は、８つのデータセレクタ１１ａ〜１１ｈ、プリ処理器１２、２つの直交変換器１３ａ、１３ｂ、ポスト処理器１４、転置メモリ１５、パスモード器１６、及びＤＣＴ（discrete cosine transform）モード器１７より構成される。
図２は図１と同一の構成である。
図３に示す直交変換器１３は、２つの１／２演算部１３１ａ、１３１ｂ、２つの１／４演算部１３２ａ、１３２ｂ、２つのデータセレクタ１３３ａ、１３３ｂ、４つの加算部１３４ａ〜１３４ｄ、４つの減算部１３５ａ〜１３５ｄより構成される。
図４、図５は図３と同一の構成である。
【００１８】
直交変換回路の動作について述べる。
図１に示す直交変換回路１を参照して、８画素×８画素で構成されるブロック画像をＤＣＴ変換（８×８の整数近似離散コサイン変換）して得られた８×８の係数データを逆ＤＣＴしてブロック画像データを得る８×８の整数近似逆離散コサイン変換について説明する。
まず、８行８列で配列される被変換データの係数値データＣij（i=0..7,j=0..7）のうちＣi0を入力端子Ｐ０、以下Ｃi1をＰ１、Ｃi2をＰ３、・・・、Ｃi7をＰ７に入力する。最初の行列演算は、パスモード器１６から０を出力し、行の演算が行われる。データセレクタ１１ａ〜１１ｈは、パスモード器１６から入力されるデータ「０」に従って、入力端子から入力される係数値データＣijの方を選択して出力する。
【００１９】
プリ処理器１２の入力端子Ｑ０〜Ｑ７にはＣi0〜Ｃi7のデータが入力される。プリ処理器１２では後述の演算式に従ってＣi0〜Ｃi7のデータはＲ０〜Ｒ７で示される出力端子にＥi0、−Ｅi6、Ｅi1、Ｅi7、Ｅi2、と−Ｅi4、Ｅi3、Ｅi5の順で出力される。ここで、−Ｅi6と−Ｅi4は極性が反転されたデータである。データのならび順はＥi0、Ｅi1、Ｅi2、・・・、Ｅi7とは異なっている。そのデータ極性の異なり、及び並び順の異なりによりその後の演算を４×４の整数近似離散コサイン変換を行う直交変換器により実行出来る。
【００２０】
直交変換器１３ａの入力端子ＩＮ０〜ＩＮ３にはプリ処理器１２の出力端子Ｒ０〜Ｒ３のデータが入力され、直交変換器１３ｂの入力端子ＩＮ０〜ＩＮ３にはプリ処理器１２の出力端子Ｒ４〜Ｒ７のデータが入力される。それぞれの直交変換器１３ａ及び１３ｂでは、入力端子ＩＮ０〜ＩＮ３に入力されるデータを４×４の整数近似離散コサイン変換を行い、演算結果をそれぞれの出力端子ＯＵＴ０〜ＯＵＴ３に出力する。出力されたデータは、ポスト処理器１４の入力端子Ｓ０〜Ｓ７に入力される。その入力データは順に、Ｇi3、Ｇi7、Ｇi0、Ｇi4、Ｇi2、Ｇi1、Ｇi6、Ｇi5である。ポスト処理器１４では入力されたデータをＧi0、Ｇi1、Ｇi2、・・・、Ｇi7の順に並び替え、出力端子Ｗ０〜Ｗ７から出力する。行の演算結果が得られる。
【００２１】
出力端子Ｗ０〜Ｗ７から出力された行の演算結果は転置メモリ１５に入力される。転置メモリ１５では行列に配置されるデータの行と列とが転置され、出力端子Ｘ０〜Ｘ７から転置されたデータＧ0j、Ｇ1j、Ｇ2j、・・・、Ｇ7jとして出力される。
【００２２】
図２を参照して列の演算について説明する。図１と図２に示す構成は同一であり、入出力される信号のみが異なって示されている。
データセレクタ１１ａ〜１１ｈには、パスモード器１６から出力される「１」が入力され、転置メモリ１５の出力端子Ｘ０〜Ｘ７から出力されるデータはそのままプリ処理器１２に入力される。プリ処理器１２では行演算時と同様な演算を行い、演算結果を出力端子Ｒ０〜Ｒ７より出力する。プリ処理器１２からの出力信号Ｒ０〜Ｒ７は順に、Ｈ0j、−Ｈ6j、Ｈ1j、Ｈ7j、Ｈ2j、−Ｈ4j、Ｈ3j、Ｈ5jとなっている。Ｈ6jとＨ4jの符号、及びデータの並び順が他と異なっているのは行の演算時と同様である。２つの直交変換器１３ａ及び１３ｂでは行の演算時と同様に演算を行う。演算して得られたデータはポスト処理器１４により並び順が戻される。出力端子Ｙ０〜Ｙ７より、Ｔ0j、Ｔ1j、Ｔ2j、・・・、Ｔ7jのデータが出力される。
【００２３】
図３を参照して直交変換器１３ａについて詳述する。
加算部１３４ａでは、ＩＮ０から入力されるＥi0とＩＮ１から入力される−Ｅi6とが加算されたデータＦi6が得られる。減算部１３５ａではＩＮ０から入力されるＥi0から、ＩＮ１から入力される−Ｅi6が減算される。即ちＥi0とＥi6とが加算されたデータＦi0が得られる。
【００２４】
データセレクタ１３３ａにはＥi1のデータ、Ｅi1のデータを１／２演算部１３１ａで１ビット下位方向にシフトされて１／２の値とされたデータ、及び１／４演算部１３２ａで２ビット下位方向にシフトされて１／４の値とされたデータが入力される。それらのデータは、図１のＤＣＴモード器１７から供給されるＤＣＴモードにより、０のときはＥi1が、１のときにはＥi1／２が、２のときにはＥi1／４が選択される。同様にデータセレクタ１３３ｂではＤＣＴモード器１７から供給されるＤＣＴモードにより、０のときはＥi7が、１のときにはＥi7／２が、２のときにはＥi7／４が選択される。
ここで、ＤＣＴモード器１７から供給されるＤＣＴモードは、直交変換器１３ａによりアダマール変換がなされる場合には０とされ、１／２を含む係数値データが用いられて４×４の整数近似逆離散コサイン変換がなされる場合には１とされる。１／４を含む係数値データが用いられて８×８の整数近似逆離散コサイン変換がなされる場合には２とされる。
【００２５】
減算部１３５ｂでは、データセレクタ１３３ａから出力される上記の所定倍されたＥi1から、Ｅi7を減じたデータ−Ｆi7が得られる。極性が反転されたデータである。加算部１３４ｂからは、Ｅi1とデータセレクタ１３３ｂから出力される所定倍されたデータＥi7とが加算されたデータＦi1が得られる。
加算部１３４ｃからはＦi6とＦi1を加算したデータＧi3が得られる。以下加算部１３４ｄからはＦi0と−Ｆi7を加算したデータＧi7、減算部１３５ｃからはＦi0から−Ｆi7を減算（Ｆi0とＦi7を加算）したデータＧi0、減算部１３５ｄからはＦi6からＦi1を減算したデータＧi4が得られる。
【００２６】
図４を参照して直交変換器１３ｂについて述べる。
図４に示す直交変換器１３ｂは図３に示した直交変換器１３と同一の構成であり、データの値のみが異なる。減算部１３５ｂからは正のデータＦi5が得られている。信号の演算は図３と異なる入力信号に対して同様の方法で行われる。
ここで、４×４の整数近似逆離散コサイン変換を行うための直交変換器１３ａ、１３ｂを用いて８×８の整数近似逆離散コサイン変換を行うに際し、極性が反転されたデータ、及び並び順の異なるデータが用いられて演算されるのも図３と同様である。
【００２７】
図５を参照して、直交変換器１３ａを用いて行う４×４の整数近似逆離散コサイン変換について説明する。
加算部１３４ａでは、ＩＮ０から入力されるＣi0とＩＮ１から入力されるＣi2とが加算されたデータＵi0が得られる。減算部１３５ａではＩＮ０から入力されるＣi0から、ＩＮ１から入力されるＣi2が減算されたデータＵi1が得られる。データセレクタ１３３ａにはＣi1のデータ、Ｃi1のデータを１／２倍にしたデータが入力される。図１のＤＣＴモード器１７から供給されるＤＣＴモードにより、０のときはＣi1が、１のときにはＣi1／２が選択される。データセレクタ１３３ｂではＤＣＴモード器１７から供給されるＤＣＴモードにより、０のときはＣi3が、１のときにはＣi3／２が選択される。
減算部１３５ｂでは、データセレクタ１３３ａから出力される所定倍されたＣi1からＣi3を減じたデータＵi2が得られる。加算部１３４ｂからは、Ｃi3とデータセレクタ１３３ｂから出力される所定倍されたデータＣi1とが加算されたデータＵi3が得られる。
【００２８】
加算部１３４ｃからはＵi0とＵi3を加算したデータＶi0が得られ、以下加算部１３４ｄからはＵi1とＵi2を加算したデータＶi1、減算部１３５ｃからはＵi1からＵi2を減算したデータＶi2、減算部１３５ｄからはＵi0からＵi3を減算したデータＶi3が得られる。
式５に、従来例で示した式３の行方向での演算方法を演算順で示す。
【００２９】
Ｕi0＝Ｃi0＋Ｃi2                          ｗｉｔｈ  ｉ＝０．．３
Ｕi1＝Ｃi0−Ｃi2                          ｗｉｔｈ  ｉ＝０．．３
Ｕi2＝（Ｃi1≫１）−Ｃi3                  ｗｉｔｈ  ｉ＝０．．３
Ｕi3＝Ｃi1＋（Ｃi3≫１）                  ｗｉｔｈ  ｉ＝０．．３
Ｖi0＝Ｕi0＋Ｕi3                          ｗｉｔｈ  ｉ＝０．．３
Ｖi1＝Ｕi1＋Ｕi2                          ｗｉｔｈ  ｉ＝０．．３
Ｖi2＝Ｕi1−Ｕi2                          ｗｉｔｈ  ｉ＝０．．３
Ｖi3＝Ｕi0−Ｕi3                          ｗｉｔｈ  ｉ＝０．．３
（式５）
【００３０】
求められたＶi0〜Ｖi3（ｉ＝０．．３）に対して列方向の演算を同様に行う。得られた結果を行列に配列してＴijが得られる。
ここで、式５の第３行、第４行に示す（Ｃi1≫１）はＣi1のデータを左に１ビットシフトしたデータＣi1／２である。ＤＣＴモードを１に設定して得られる。
式６に、従来例で示した式４の演算方法を演算順で示す。一般的になされる８×８の整数近似逆離散コサイン変換の演算方法である。ここでは行方向の演算方法を演算順で示している。
【００３１】
Ｅi0＝Ｃi0＋Ｃi4                          ｗｉｔｈ  ｉ＝０．．７
Ｅi1＝−Ｃi3＋Ｃi5−Ｃi7−（Ｃi7≫１）    ｗｉｔｈ  ｉ＝０．．７
Ｅi2＝Ｃi0−Ｃi4                          ｗｉｔｈ  ｉ＝０．．７
Ｅi3＝Ｃi1＋Ｃi7−Ｃi3−（Ｃi3≫１）      ｗｉｔｈ  ｉ＝０．．７
Ｅi4＝（Ｃi2≫１）−Ｃi6                  ｗｉｔｈ  ｉ＝０．．７
Ｅi5＝−Ｃi1＋Ｃi7＋Ｃi5＋（Ｃi5≫１）    ｗｉｔｈ  ｉ＝０．．７
Ｅi6＝Ｃi2＋（Ｃi6≫１）                  ｗｉｔｈ  ｉ＝０．．７
Ｅi7＝Ｃi3＋Ｃi5＋Ｃi1＋（Ｃi1≫１）      ｗｉｔｈ  ｉ＝０．．７
Ｆi0＝Ｅi0＋Ｅi6                          ｗｉｔｈ  ｉ＝０．．７
Ｆi1＝Ｅi1＋（Ｅi7≫２）                  ｗｉｔｈ  ｉ＝０．．７
Ｆi2＝Ｅi2＋Ｅi4                          ｗｉｔｈ  ｉ＝０．．７
Ｆi3＝Ｅi3＋（Ｅi5≫２）                  ｗｉｔｈ  ｉ＝０．．７
Ｆi4＝Ｅi2−Ｅi4                          ｗｉｔｈ  ｉ＝０．．７
Ｆi5＝（Ｅi3≫２）−Ｅi5                  ｗｉｔｈ  ｉ＝０．．７
Ｆi6＝Ｅi0−Ｅi6                          ｗｉｔｈ  ｉ＝０．．７
Ｆi7＝Ｅi7−（Ｅi1≫２）                  ｗｉｔｈ  ｉ＝０．．７
Ｇi0＝Ｆi0＋Ｆi7                          ｗｉｔｈ  ｉ＝０．．７
Ｇi1＝Ｆi2＋Ｆi5                          ｗｉｔｈ  ｉ＝０．．７
Ｇi2＝Ｆi4＋Ｆi3                          ｗｉｔｈ  ｉ＝０．．７
Ｇi3＝Ｆi6＋Ｆi1                          ｗｉｔｈ  ｉ＝０．．７
Ｇi4＝Ｆi6−Ｆi1                          ｗｉｔｈ  ｉ＝０．．７
Ｇi5＝Ｆi4−Ｆi3                          ｗｉｔｈ  ｉ＝０．．７
Ｇi6＝Ｆi2−Ｆi5                          ｗｉｔｈ  ｉ＝０．．７
Ｇi7＝Ｆi0−Ｆi7                          ｗｉｔｈ  ｉ＝０．．７
（式６）
【００３２】
ここで（Ｅi7≫２）はＣi7のデータを左に２ビットシフトしたデータのＣi7／４である。
次に、式６のＣi2とＣi6の符号を反転し、更に演算順序を入れ替えると式７が得られる。本実施例で用いる演算方法である。
【００３３】
Ｅi0＝Ｃi0＋Ｃi4                          ｗｉｔｈ  ｉ＝０．．７
−Ｅi6＝（−Ｃi2）＋（−Ｃi6≫１）          ｗｉｔｈ  ｉ＝０．．７
Ｅi1＝−Ｃi3＋Ｃi5−Ｃi7−（Ｃi7≫１）    ｗｉｔｈ  ｉ＝０．．７
Ｅi7＝Ｃi3＋Ｃi5＋Ｃi1＋（Ｃi1≫１）      ｗｉｔｈ  ｉ＝０．．７
Ｆi6＝Ｅi0＋（−Ｅi6）                    ｗｉｔｈ  ｉ＝０．．７
Ｆi0＝Ｅi0−（−Ｅi6）                    ｗｉｔｈ  ｉ＝０．．７
−Ｆi7＝（Ｅi1≫２）−Ｅi7                  ｗｉｔｈ  ｉ＝０．．７
Ｆi1＝Ｅi1＋（Ｅi7≫２）                  ｗｉｔｈ  ｉ＝０．．７
Ｇi3＝Ｆi6＋Ｆi1                          ｗｉｔｈ  ｉ＝０．．７
Ｇi7＝Ｆi0＋（−Ｆi7）                    ｗｉｔｈ  ｉ＝０．．７
Ｇi0＝Ｆi0−（−Ｆi7）                    ｗｉｔｈ  ｉ＝０．．７
Ｇi4＝Ｆi6−Ｆi1                          ｗｉｔｈ  ｉ＝０．．７
Ｅi2＝Ｃi0−Ｃi4                          ｗｉｔｈ  ｉ＝０．．７
−Ｅi4＝（−Ｃi2≫１）−（−Ｃi6）          ｗｉｔｈ  ｉ＝０．．７
Ｅi3＝Ｃi1＋Ｃi7−Ｃi3−（Ｃi3≫１）      ｗｉｔｈ  ｉ＝０．．７
Ｅi5＝−Ｃi1＋Ｃi7＋Ｃi5＋（Ｃi5≫１）    ｗｉｔｈ  ｉ＝０．．７
Ｆi4＝Ｅi2＋（−Ｅi4）                    ｗｉｔｈ  ｉ＝０．．７
Ｆi2＝Ｅi2−（−Ｅi4）                    ｗｉｔｈ  ｉ＝０．．７
Ｆi5＝（Ｅi3≫２）−Ｅi5                  ｗｉｔｈ  ｉ＝０．．７
Ｆi3＝Ｅi3＋（Ｅi5≫２）                  ｗｉｔｈ  ｉ＝０．．７
Ｇi2＝Ｆi4＋Ｆi3                          ｗｉｔｈ  ｉ＝０．．７
Ｇi1＝Ｆi2＋Ｆi5                          ｗｉｔｈ  ｉ＝０．．７
Ｇi6＝Ｆi2−Ｆi5                          ｗｉｔｈ  ｉ＝０．．７
Ｇi5＝Ｆi4−Ｆi3                          ｗｉｔｈ  ｉ＝０．．７
（式７）
【００３４】
式７の第５〜第１２行は上述の図３で説明した信号の流れと同一であり、第１７〜第２４行は図４で説明した信号の流れと同一である。式７の第１〜第４行は上述の図１で説明したプリ処理器１２で行われる演算であり、第１３〜第１６行は図２で説明したプリ処理器１２で行われる演算である。図３に示した構成を用いて演算できることが解る。
プリ処理器１２で行われる演算は図３で示した加算器、減算器、１／２演算器、及びデータセレクタを組み合わせて構成できる。その構成方法は設計事項でありここでは詳細説明を省く。
【００３５】
次に、式６と式７の関係について述べる。
式６の第１行は式７の第１行と同一である。以下同様に、第２行は第３行と、第３行は第１３行と、第４行は第１５行と、第６行は第１６行と、そして第８行は第４行と同一である。式６の第５行はＣi2及びＣi6の符号を反転して式７の第１４行が得られ、式６の第７行はＣi2及びＣi6の符号を反転して式７の第２行が得られる。
これらの演算はプリ処理器１２で行われる演算である。Ｃi2及びＣi6の符号を反転して−の符号が付される−Ｅi6及び−Ｅi4を得る点に特徴がある。
【００３６】
式６の第１０行、第１２行、及び第１４行は、順に式７の第８行、第２０行、及び第１９行と同一である。式６の第９行と式７の第６行とはＣi6の符号は異なっているものの括弧を解いた実際の演算結果は同一である。同様に、式６の第１１行、第１３行、及び第１５行は、式７の第１８行、第１７行、及び第５行と実際の演算結果で同一である。式６の第１６行は式７の第７行と同一の方法で演算が行われ、負の符号の付された−Ｆi7が演算結果として得られている。
式６の第１８行、第１９行、第２０行、第２１行、第２２行、及び第２３行は、順に式７の第２２行、第２１行、第９行、第１２行、第２４行、及び第２３行と同一である。式６の第１７行及び第２４行は、順に式７の第１１行及び第１０行と同一の演算結果が得られる。
【００３７】
以上、Ｃi2及びＣi6の符号を反転すると共に演算の順序を変更して図７に示したＥijを求める演算をプリ処理により行うことにより、その後の演算を４×４の整数近似逆離散コサイン変換で行える。得られた結果の順を正規のデータ順に並べ替えて８×８の整数近似逆離散コサイン変換の行に係る演算結果を得ることが出来る。
なお、Ｅijを求める演算は通常の８×８の整数近似逆離散コサイン変換を行うに際し必要とされる演算である。４×４の整数近似逆離散コサイン変換演算器を用いるために新たに生じる演算ではない。新たなデータ処理は第３列と第７列の被変換データであるＣi2及びＣi6の符号反転即ち、データのサインビットの変更のみである。
【００３８】
次に列の演算について述べる。
式８は、８×８の整数近似逆離散コサイン変換を列について行う演算方法を示したものである。一般的に行われる８×８の整数近似逆離散コサイン変換はこの順により行われる。
【００３９】
Ｈ0j＝Ｇ0j＋Ｇ4j                          ｗｉｔｈ  ｊ＝０．．７
Ｈ1j＝−Ｇ3j＋Ｇ5j−Ｇ7j−（Ｇ7j≫１）    ｗｉｔｈ  ｊ＝０．．７
Ｈ2j＝Ｇ0j−Ｇ4j                          ｗｉｔｈ  ｊ＝０．．７
Ｈ3j＝Ｇ1j＋Ｇ7j−Ｇ3j−（Ｇ3j≫１）      ｗｉｔｈ  ｊ＝０．．７
Ｈ4j＝（Ｇ2j≫１）−Ｇ6j                  ｗｉｔｈ  ｊ＝０．．７
Ｈ5j＝−Ｇ1j＋Ｇ7j＋Ｇ5j＋（Ｇ5j≫１）    ｗｉｔｈ  ｊ＝０．．７
Ｈ6j＝Ｇ2j＋（Ｇ6j≫１）                  ｗｉｔｈ  ｊ＝０．．７
Ｈ7j＝Ｇ3j＋Ｇ5j＋Ｇ1j＋（Ｇ1j≫１）      ｗｉｔｈ  ｊ＝０．．７
Ｋ0j＝Ｈ0j＋Ｈ6j                          ｗｉｔｈ  ｊ＝０．．７
Ｋ1j＝Ｈ1j＋（Ｈ7j≫２）                  ｗｉｔｈ  ｊ＝０．．７
Ｋ2j＝Ｈ2j＋Ｈ4j                          ｗｉｔｈ  ｊ＝０．．７
Ｋ3j＝Ｈ3j＋（Ｈ5j≫２）                  ｗｉｔｈ  ｊ＝０．．７
Ｋ4j＝Ｈ2j−Ｈ4j                          ｗｉｔｈ  ｊ＝０．．７
Ｋ5j＝（Ｈ3j≫２）−Ｈ5j                  ｗｉｔｈ  ｊ＝０．．７
Ｋ6j＝Ｈ0j−Ｈ6j                          ｗｉｔｈ  ｊ＝０．．７
Ｋ7j＝Ｈ7j−（Ｈ1j≫２）                  ｗｉｔｈ  ｊ＝０．．７
Ｔ0j＝Ｋ0j＋Ｋ7j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ1j＝Ｋ2j＋Ｋ5j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ2j＝Ｋ4j＋Ｋ3j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ3j＝Ｋ6j＋Ｋ1j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ4j＝Ｋ6j−Ｋ1j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ5j＝Ｋ4j−Ｋ3j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ6j＝Ｋ2j−Ｋ5j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ7j＝Ｋ0j−Ｋ7j                          ｗｉｔｈ  ｊ＝０．．７
（式８）
【００４０】
式８は、式６に比しＣijがＧij、ＥijがＨij、ＦijがＫij、ＧijがＴijとされ、且つ転置された関係にある。従って、式６を式７に変換したと同様の手法により式８から式９を生成できる。
式９を示す。
【００４１】
Ｈ0j＝Ｇ0j＋Ｇ4j                          ｗｉｔｈ  ｊ＝０．．７
−Ｈ6j＝（−Ｇ2j）＋（−Ｇ6j≫１）          ｗｉｔｈ  ｊ＝０．．７
Ｈ1j＝−Ｇ3j＋Ｇ5j−Ｇ7j−（Ｇ7j≫１）    ｗｉｔｈ  ｊ＝０．．７
Ｈ7j＝Ｇ3j＋Ｇ5j＋Ｇ1j＋（Ｇ1j≫１）      ｗｉｔｈ  ｊ＝０．．７
Ｋ6j＝Ｈ0j＋（−Ｈ6j）                    ｗｉｔｈ  ｊ＝０．．７
Ｋ0j＝Ｈ0j−（−Ｈ6j）                    ｗｉｔｈ  ｊ＝０．．７
−Ｋ7j＝（Ｈ1j≫２）−Ｈ7j                  ｗｉｔｈ  ｊ＝０．．７
Ｋ1j＝Ｈ1j＋（Ｈ7j≫２）                  ｗｉｔｈ  ｊ＝０．．７
Ｔ3j＝Ｋ6j＋Ｋ1j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ7j＝Ｋ0j＋（−Ｋ7j）                    ｗｉｔｈ  ｊ＝０．．７
Ｔ0j＝Ｋ0j−（−Ｋ7j）                    ｗｉｔｈ  ｊ＝０．．７
Ｔ4j＝Ｋ6j−Ｋ1j                          ｗｉｔｈ  ｊ＝０．．７
Ｈ2j＝Ｇ0j−Ｇ4j                          ｗｉｔｈ  ｊ＝０．．７
−Ｈ4j＝（−Ｇ2j≫１）−（−Ｇ6j）          ｗｉｔｈ  ｊ＝０．．７
Ｈ3j＝Ｇ1j＋Ｇ7j−Ｇ3j−（Ｇ3j≫１）      ｗｉｔｈ  ｊ＝０．．７
Ｈ5j＝−Ｇ1j＋Ｇ7j＋Ｇ5j＋（Ｇ5j≫１）    ｗｉｔｈ  ｊ＝０．．７
Ｋ4j＝Ｈ2j＋（−Ｈ4j）                    ｗｉｔｈ  ｊ＝０．．７
Ｋ2j＝Ｈ2j−（−Ｈ4j）                    ｗｉｔｈ  ｊ＝０．．７
Ｋ5j＝（Ｈ3j≫２）−Ｈ5j                  ｗｉｔｈ  ｊ＝０．．７
Ｋ3j＝Ｈ3j＋（Ｈ5j≫２）                  ｗｉｔｈ  ｊ＝０．．７
Ｔ2j＝Ｋ4j＋Ｋ3j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ1j＝Ｋ2j＋Ｋ5j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ6j＝Ｋ2j−Ｋ5j                          ｗｉｔｈ  ｊ＝０．．７
Ｔ5j＝Ｋ4j−Ｋ3j                          ｗｉｔｈ  ｊ＝０．．７
（式９）
【００４２】
上記で図１と式７との関係について述べたと同様にして図２と式９の関係が明白である。
また、式７に対する図３及び図４の関係について述べたが、同様にして式９に対して与えられる直交変換回路１の信号関係も明白である。ここでは説明を省く。
【００４３】
４×４の整数近似離散コサイン変換と４×４のアダマール変換とを比較するに、整数近似離散コサイン変換は有理数を含む係数値データを用いるに比し、アダマール変換は整数で構成される係数値データを用いる点で異なっている。係数値データに与えられる符号は同一である。従って、図３に示した直交変換器１３ａを用いてアダマール変換を行う場合はＤＣＴモードを０としてデータセレクタ１３３ａ及び１３３ｂから得られるデータを用いてアダマール変換の演算を行うことが出来る。
式１０に４×４のアダマール変換の行に係る演算の順を示す。
【００４４】
Ｕi0＝Ｃi0＋Ｃi2                          ｗｉｔｈ  ｉ＝０．．３
Ｕi1＝Ｃi0−Ｃi2                          ｗｉｔｈ  ｉ＝０．．３
Ｕi2＝Ｃi1−Ｃi3                          ｗｉｔｈ  ｉ＝０．．３
Ｕi3＝Ｃi1＋Ｃi3                          ｗｉｔｈ  ｉ＝０．．３
Ｖi0＝Ｕi0＋Ｕi3                          ｗｉｔｈ  ｉ＝０．．３
Ｖi1＝Ｕi1＋Ｕi2                          ｗｉｔｈ  ｉ＝０．．３
Ｖi2＝Ｕi1−Ｕi2                          ｗｉｔｈ  ｉ＝０．．３
Ｖi3＝Ｕi0−Ｕi3                          ｗｉｔｈ  ｉ＝０．．３
（式１０）
【００４５】
４×４のアダマール変換の列に係る演算は同様であり、ここでは説明を省く。
直交変換回路１を用い、２×２のアダマール変換の行、及び列に係る演算順についても同様であり、ここでは説明を省く。
【００４６】
以上のように、本実施例で示した直交変換回路によれば、演算処理回路は、８×８の変数行列の第３列目と第７列目の変数に負の符号を付すと共に、４×４の第１定数行列或いは第２定数行列を用いてアダマール変換或いは整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部１２と、前記並び替え信号を４×４の第１定数行列或いは第２定数行列を用いて前記アダマール変換或いは前記整数近似離散コサイン変換を行う直交変換部１３ａ、１３ｂと、前記変換部からの出力値を前記プリ処理前の変数の並べ順番に戻すポスト処理部１４との格別な構成があるので、４ｘ４アダマール変換回路、４×４の整数近似離散コサイン変換回路、及び８×８の整数近似離散コサイン変換回路を共用することにより簡素化した変換処理を行うことのできる直交変換回路を実現できる。
【産業上の利用可能性】
【００４７】
Ｈ.２６４などで圧縮符号化された動画像の復号に用いられる直交変換に係り、特に整数近似離散コサイン変換、整数近似逆離散コサイン変換及びアダマール変換などを小規模な回路で実現する復号化装置の直交変換回路に適用できる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施に係る直交変換回路の構成例に行方向演算時の信号を示したブロック図である。
【図２】本発明の実施に係る直交変換回路の構成例に列方向演算時の信号を示したブロック図である。
【図３】本発明の実施に係る直交変換回路の要部の構成例に、行方向演算時の信号の一部を示した図である。
【図４】本発明の実施に係る直交変換回路の要部の構成例に、行方向演算時の他の一部の信号を示した図である。
【図５】本発明の実施に係る直交変換回路の要部の構成例に、４×４のＤＣＴ演算時の信号を示した図である。
【図６】Ｈ.２６４で圧縮符号化される画像データの構成を示した図である。
【符号の説明】
【００４９】
１    直交変換回路
１１ａ〜１１ｈ    データセレクタ
１２    プリ処理器
１３、１３ａ、１３ｂ    直交変換器
１４    ポスト処理器
１５    転置メモリ
１６    パスモード器
１７    ＤＣＴモード器
１３１ａ、１３１ｂ    １／２演算部
１３２ａ、１３２ｂ    １／４演算部
１３３ａ、１３３ｂ    データセレクタ
１３４ａ〜１３４ｄ    加算部
１３５ａ〜１３５ｄ    減算部
【図１】
2006332836.tif 000007
【図２】
2006332836.tif 000008
【図３】
2006332836.tif 000009
【図４】
2006332836.tif 000010
【図５】
2006332836.tif 000011
【図６】
2006332836.tif 000012