(57)【要約】【課題】加熱処理によるリードフレーム上へのペレットのマウント後のプロセスによりペレット内に発生したチャージを散らして、半導体装置の品質を向上させる。【解決手段】４００℃以上の温度に加熱されたヒートブロック上に載置されたリードフレーム１５のアイランド上にペレット１ａの裏面を擦りつけて、ペレット１ａをリードフレーム１５に接着する際、加熱によりペレット１ａ内のチャージが正と負とに分かれて配列しても、その後、ペレット１ａに紫外線を照射することにより、配列したチャージを散らして空乏層の生成を解消し、半導体装置に備わるｐｎ接合の容量の変動を防止する。【選択図】図７
2006332432.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法；
（ａ）第１の厚さを有する半導体ウエハの主面上に回路パターンを形成する工程、
（ｂ）前記半導体ウエハの裏面を研削し、前記半導体ウエハを第２の厚さとする工程、
（ｃ）前記工程（ｂ）の後、前記半導体ウエハをダイシングし、前記半導体ウエハをペレットに個片化する工程、
（ｄ）４００℃以上の温度に加熱されたヒートブロック上に置かれたリードフレームのアイランド上に前記ペレットを接着する工程、
（ｅ）前記工程（ｄ）の後、前記ペレット主面上に紫外線を照射する工程。
【請求項２】
請求項１記載の半導体装置の製造方法であって、前記紫外線の波長は２００から３００ｎｍであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法であって、前記紫外線の波長は１００から１０００ｎｍであることを特徴とする半導体装置の製造方法。
【請求項４】
以下の工程を含む半導体装置の製造方法；
（ａ）第１の厚さを有する半導体ウエハの主面上に回路パターンを形成する工程、
（ｂ）前記半導体ウエハの裏面を研削し、前記半導体ウエハを第２の厚さとする工程、
（ｃ）前記工程（ｂ）の後、前記半導体ウエハをダイシングし、前記半導体ウエハをペレットに個片化する工程、
（ｄ）４００℃以上の温度に加熱されたヒートブロック上に置かれたリードフレームのアイランド上に前記ペレットを接着すると同時に、前記ペレット主面上に紫外線を照射する工程。
【請求項５】
以下の工程を含む半導体装置の製造方法；
（ａ）第１の厚さを有する半導体ウエハの主面上に回路パターンを形成する工程、
（ｂ）前記半導体ウエハの裏面を研削し、前記半導体ウエハを第２の厚さとする工程、
（ｃ）前記工程（ｂ）の後、前記半導体ウエハをダイシングし、前記半導体ウエハをペレットに個片化する工程、
（ｄ）４００℃以上の温度に加熱されたヒートブロック上に置かれたリードフレームのアイランド上に前記ペレットを接着した後、４００℃以上の温度に加熱された前記ヒートブロック上に前記リードフレームを置いた状態で前記ペレット主面上に紫外線を照射する工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、例えばＰＩＮダイオード（Positive Intrinsic Negative Diode）またはバリキャップダイオード（Variable Capacitance Diode）などの微少容量が望まれる半導体製品の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、ダイボンディング部とアンローダ部との間に、紫外線照射部を設け、ペレットが加熱されてダイボンディング部に接着される以前に紫外線をペレットに照射してフローティングゲート内に存在する負電荷をあらかじめ消滅させるようにする手段を設けた半導体製造技術が特開昭６３−１８２８２６号公報（特許文献１）に開示されている。
【０００３】
また、ＦＡＭＯＳ型ＥＰＲＯＭのウエハ製造プロセス終了後のパッケージ工程において、熱処理前にＦＡＭＯＳ型ＥＰＲＯＭのチップに紫外線を照射してＦＡＭＯＳトランジスタのフローティングゲート中の電荷を消去する技術が特開昭５９−１８４５６９号公報（特許文献２）に開示されている。
【特許文献１】特開昭６３−１８２８２６号公報
【特許文献２】特開昭５９−１８４５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体ウエハ上に回路パターンを形成した後、半導体ウエハをダイシング・ソーを用いて１個１個のペレットに切り分けるダイシング、良品と判定されたペレットをピックアップしてリードフレームのメッキされたアイランド上に接着するマウント、ペレット上の電極とリードフレーム上の電極とをワイヤで接続するボンディング、さらにモールド樹脂によりペレットを封入して保護するモールド、モールド樹脂上に品名などを捺印する仕上げ、さらに規格に沿った検査および選別などの工程を経て、半導体装置は製品として完成する。
【０００５】
ところで、ペレットをリードフレームのアイランド上に接着するマウントでは、リードフレームを４００℃以上の温度に加熱したヒートブロック上に置いた状態で、メッキされたアイランド上にペレットの裏面を軽く擦りつけることにより、両者を接着している。しかしながら、本発明者らが検討したところ、微少容量の製品、例えば１．０ｐＦ程度の微少容量を有するＰＩＮダイオードまたはバリキャップダイオードなどの製品においては、マウント後に容量の増加による品質劣化が生ずることが明らかとなった。これは、半導体ウエハ上に回路パターンを形成する前工程からダイシングまでの間にペレット内にチャージが発生し、この発生したチャージがマウントにおける上記４００℃以上の熱によって移動して集まり、ｐｎ接合の空乏層に影響を与えることに起因すると考えられた。
【０００６】
本発明の目的は、加熱処理によるリードフレーム上へのペレットのマウント後のプロセスによりペレット内に発生したチャージを散らして、半導体装置の品質を向上させることのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明による半導体装置の製造方法は、半導体ウエハの主面上に回路パターンを形成した後、半導体ウエハをダイシングしてペレットに個片化し、４００℃以上の温度に加熱されたヒートブロック上に置かれたリードフレームのアイランド上にペレットの裏面を擦りつけて、ペレットをリードフレームに接着し、その後、ペレットに紫外線を照射する。
【発明の効果】
【００１０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１１】
加熱処理によるリードフレーム上へのペレットのマウント後のプロセスによりペレット内に発生したチャージを散らして、半導体装置の品質を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１４】
本発明の一実施の形態によるバリキャップダイオードの製造方法を図１〜図８を用いて工程順に説明する。図１はバリキャップダイオードの製造方法の工程図、図２〜図４はバリキャップダイオードの要部断面図、図５〜図８はバリキャップダイオードの要部側面図である。
【００１５】
バリキャップダイオードは、ｐｎ接合に逆方向の電圧を印加すると、逆方向の電圧の大きさによって空乏層の厚み、すなわち容量が変化するダイオードであり、例えば携帯電話の電圧制御発信器の周波数調整などに使用される。
【００１６】
まず、半導体ウエハの主面（回路形成面）上に複数のバリキャップダイオードを単位素子（ペレット）毎に形成する（図１のＰ１、前工程）。
【００１７】
図２に示すように、ｎ型不純物、例えばヒ素が導入された単結晶シリコンからなる半導体ウエハ（平面略円形状の半導体の薄板）１を用意する。半導体ウエハ１の厚さ（第１の厚さ）は、例えば５５０μｍ、その大きさは、例えば５インチφ（１２５ｍｍφ）、その不純物濃度は、例えば１０１８〜１０１９ｃｍ−３である。続いて、半導体ウエハ１の主面上にエピタキシャル層を成長させることにより、ｎ型のシリコン単結晶膜（以下、Ｎ層と記す）２を形成する。Ｎ層２の厚さは、例えば２５μｍ、その不純物濃度は、例えば１０１６〜１０１８ｃｍ−３である。なお、ここに示したＮ層２の厚さおよび不純物濃度は一例であって、これに限定されるものではなく、バリキャップダイオードに要求される容量などの特性によって決められるものである。
【００１８】
次に、半導体ウエハ１の主面上に、例えば熱酸化法またはＣＶＤ（Chemical Vapor Deposition）法により第１絶縁膜３を形成した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとして第１絶縁膜３をエッチングし、バリキャップダイオードの平面中央部のＮ層２の表面を露出させる。続いて、露出したＮ層２の表面から、例えばイオン注入法または不純物拡散法によりｐ型不純物、例えばボロンを導入して半導体ウエハ１に達しないｐ型半導体領域（以下、Ｐ層と記す）４をＮ層２に形成する。Ｐ層４の深さは、例えば１０μｍ、その不純物濃度は、例えば１０１６〜１０１８ｃｍ−３である。これにより、Ｎ層２とＰ層４とからなるｐｎ接合が形成される。なお、ここに示したＰ層４の厚さおよび不純物濃度は一例であって、これに限定されるものではなく、バリキャップダイオードに要求される容量などの特性によって決められるものである。
【００１９】
次に、半導体ウエハ１の主面上に、例えばＣＶＤ法により第２絶縁膜５を形成した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとして第２絶縁膜５および第１絶縁膜３を順次エッチングし、Ｐ層４から所定の距離をおいて、所定の幅でＰ層４の平面周辺部のＮ層２の表面を露出させる。続いて、例えばイオン注入法または不純物拡散法によりｎ型不純物を導入して半導体ウエハ１に達しないｎ型半導体領域６を形成する。
【００２０】
次に、図３に示すように、半導体ウエハ１の主面上に、例えばＣＶＤ法により第３絶縁膜７を形成した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてＰ層４上の第３絶縁膜７および第２絶縁膜５を順次エッチングし、Ｐ層４の表面を露出させる。続いて、半導体ウエハ１の主面上に、例えばスパッタリング法によりアルミニウムとシリコンからなる合金膜を堆積した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとして上記合金膜をエッチングし、Ｐ層４に電気的に接続する表面電極８を形成する。
【００２１】
次に、半導体ウエハ１の主面上に、例えばＣＶＤ法または塗布法により絶縁膜を形成した後、この絶縁膜をフォトリソグラフィ法により形成されたレジストパターンをマスクとしてエッチングし、表面電極８を露出させて表面保護膜９を形成する。第１絶縁膜３、第２絶縁膜５および第３絶縁膜７を合わせた厚さは、例えば１〜２μｍ程度である。以上の工程により、半導体ウエハ１の主面上に複数のバリキャップダイオードが単位素子（ペレット）毎に形成される。
【００２２】
次に、半導体ウエハの裏面（回路形成面と反対側の面）を研削して、パッケージ形態に合わせて半導体ウエハを所定の厚さ（第２の厚さ）とする（図１のＰ２、バックグラインド）。
【００２３】
半導体ウエハ１の主面上に保護テープを貼り付けた後、半導体ウエハ１をグラインダ装置に搬送し、半導体ウエハ１の主面側をチャックテーブルに真空吸着させる。その後、半導体ウエハ１の裏面に回転する研削材（例えば粗さ＃３６０）を押し当てて粗研削することにより、半導体ウエハ１の厚さ（第１の厚さ）を所定の厚さ（第２の厚さ）まで減少させる。続いて、半導体ウエハ１の裏面に回転する研削材（例えば粗さ＃１５００または＃２０００）を押し当てて仕上げ研削することにより、粗研削時に生じた半導体ウエハ１の裏面の歪みを除去する。なお、半導体ウエハ１の裏面を仕上げ研削した後に、さらに半導体ウエハ１の裏面をライトエッチングしてもよい。
【００２４】
次に、半導体ウエハの裏面に電気的に接続する裏面電極を形成する（図１のＰ３、裏面電極形成）。
【００２５】
図４に示すように、上記した保護テープを剥がし、半導体ウエハ１を洗浄した後、例えばマスク蒸着法により半導体ウエハ１の裏面に金属膜、例えば金膜を堆積して、Ｎ層２に半導体ウエハ１を介して電気的に接続する裏面電極１０を形成する。
【００２６】
次に、半導体ウエハに作られたペレット毎にバリキャップダイオードの良・不良を判定する（図１のＰ４、ウエハテスト）。
【００２７】
半導体ウエハ１を測定用ステージに載置し、表面電極８にプローブ（探針）を接触させて入力端子から信号波形を入力すると、出力端子から信号波形が出力される。これをテスターが読み取ることによりペレットの良・不良が判定される。ここでは、例えばプローブカードを用いる。プローブカードからは各信号線が出ており、テスターに接続されている。不良と判断されたペレットには、不良のマーキングが打たれる。
【００２８】
次に、半導体ウエハをダイシングする（図１のＰ５、ダイシング）。
【００２９】
図５に示すように、半導体ウエハ１の裏面にダイシングテープ１１を貼り付けた後、半導体ウエハ１をダイシング装置へ搬送し、ダイシングテーブル１２上に載置する。続いてダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃１３を用いて、半導体ウエハ１をスクライブラインに沿って縦、横に切断する。半導体ウエハ１はペレット１ａに個片化されるが、個片化された後も各ペレット１ａはダイシングテープ１１を介してフレーム１４に固定されているため、整列した状態を維持している。
【００３０】
次に、ペレットをリードフレームに搭載する（図１のＰ６、マウント）。
【００３１】
前述したウエハテストにおいて良と判断されたペレット１ａをダイシングテープ１１から引き剥がしてピックアップする。ピックアップには、例えば略円筒形の外形を有し、その底部に位置する吸着部は、例えば軟質の合成ゴムなどで構成されたコレットを用いる。
【００３２】
次に、図６に示すように、ピックアップされたペレット１ａをコレットで吸着、保持して、ペレットボンダ装置に置かれたリードフレーム１５の所定位置に搬送し、リードフレーム１５の銀メッキされたアイランド上にペレット１ａの裏面を軽く押し、擦りつけることにより、ペレット１ａをリードフレーム１５のアイランド上に接着する。なお、銀メッキされたアイランドとペレット１ａとの間に金テープの小片を挟み、金とシリコンとの共晶を作って両者を接着してもよい。ところで、ペレット１ａをリードフレーム１５のアイランド上に接着する際、リードフレーム１５は、４００℃以上の温度に加熱されたヒートブロック１６上に載置される。このため、ペレット１ａの裏面をアイランド上に擦りつける時間は、例えば１〜２秒程度であるが、この間にペレット１ａ内のチャージが正と負とに分かれてＮ層内およびＰ層内に配列し、これら配列したチャージによる空乏層が生じることによって、Ｎ層２とＰ層４との実効的なｐｎ接合容量が増加してしまう。
【００３３】
次に、半導体ウエハに紫外線を照射する（図１のＰ７、紫外線照射）。
【００３４】
図７に示すように、ペレット１ａをリードフレーム１５のアイランド上に接着した状態で、ペレット１ａの主面側から紫外線を、例えば２秒以上照射する。紫外線の波長は、例えば１００から１０００ｎｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）が、さらに２００から３００ｎｍの間が最も好適と考えられる。このように、ペレット１ａをマウントした直後に紫外線を照射することにより、前述したペレット１ａ内に配列した正および負のチャージを散らし、マウント工程により増加したｐｎ接合容量を低減して、所定の容量、例えば１．０ｐＦ程度とする。
【００３５】
次に、表面電極８とリードフレーム１５上の電極とをボンディングワイヤを用いて接続した後（図１のＰ８、ワイヤボンディング）、モールド樹脂によりペレットを封入して保護する（図１のＰ９、封止）。封止工程では、ペレット１ａが接着され、ボンディングワイヤが接続されたリードフレーム１５を金型成形機にセットした後、温度を上げて液状化した樹脂を圧送して流し込むことにより、モールド成形される。続いて、余計な樹脂またはバリを取り除く。
【００３６】
次に、モールド樹脂上に品名などを捺印し、リードフレーム１５から１個１個のペレットを切り分ける（図１のＰ１０、切断）。その後、仕上がったペレット１ａを製品規格に沿って選別し、検査工程を経て製品が完成する。
【００３７】
なお、前述した実施の形態では、ペレット１ａをリードフレーム１５に搭載するマウントと半導体ウエハ１に紫外線を照射する紫外線照射とを異なる工程において行ったが、同一工程において行うこともできる。
【００３８】
例えば、図８に示すように、４００℃以上の温度に加熱されたヒートブロック１６上に載置されたリードフレーム１５のアイランド上にペレット１ａの裏面を擦りつけて、ペレット１ａをリードフレーム１５のアイランド上に接着すると同時に、ペレット１ａの主面側から紫外線を照射し、ペレット１ａ内のチャージが配列するのを防いでもよい。あるいは、４００℃以上の温度に加熱されたヒートブロック１６上に載置されたリードフレーム１５のアイランド上にペレット１ａの裏面を擦りつけた直後に、４００℃以上の温度に加熱されたヒートブロック１６上にリードフレーム１５を載置した状態でペレット１ａの主面側から紫外線を照射し、ペレット１ａ内の配列したチャージを散らしてもよい。
【００３９】
このように、本実施の形態によれば、リードフレーム１５のアイランド上にペレット１ａを接着するマウントにおいて、４００℃以上の加熱によりペレット１ａ内のチャージが正と負とに分かれて配列しても、その後、ペレット１ａに紫外線を照射することによって、配列したチャージを散らして空乏層の生成を解消し、バリキャップダイオードの容量の変動を防止することができる。これにより、バリキャップダイオードの品質を向上させることができる。
【００４０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４１】
例えば、前記実施の形態では、本発明をバリキャップダイオードに適用した場合について説明したが、ｐｎ接合を有する他のダイオード（例えばマイクロ波のスイッチングやインピーダンス制御などに使用されるＰＩＮダイオード等）、またはダイオード以外の半導体素子にも適用することができて、品質の向上を図ることができる。
【産業上の利用可能性】
【００４２】
本発明の半導体装置の製造方法は、ｐｎ接合を有するダイオードまたは半導体素子の製造に適用することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施の形態であるバリキャップダイオードの製造方法を示す工程図である。
【図２】本発明の一実施の形態であるバリキャップダイオードの製造工程を示すバリキャップダイオードの要部断面図である。
【図３】本発明の一実施の形態であるバリキャップダイオードの製造工程を示すバリキャップダイオードの要部断面図である。
【図４】本発明の一実施の形態であるバリキャップダイオードの製造工程を示すバリキャップダイオードの要部断面図である。
【図５】本発明の一実施の形態であるバリキャップダイオードの製造工程を示すバリキャップダイオードの要部側面図である。
【図６】本発明の一実施の形態であるバリキャップダイオードの製造工程を示すバリキャップダイオードの要部側面図である。
【図７】本発明の一実施の形態であるバリキャップダイオードの製造工程を示すバリキャップダイオードの要部側面図である。
【図８】本発明の一実施の形態であるバリキャップダイオードの製造工程の他の例を示すバリキャップダイオードの要部側面図である。
【符号の説明】
【００４４】
１  半導体ウエハ
１ａ  ペレット
２  シリコン単結晶膜（Ｎ層）
３  第１絶縁膜
４  ｐ型半導体領域（Ｐ層）
５  第２絶縁膜
６  ｎ型半導体領域
７  第３絶縁膜
８  表面電極
９  表面保護膜
１０  裏面電極
１１  ダイシングテープ
１２  ダイシングテーブル
１３  円形刃
１４  フレーム
１５  リードフレーム
１６  ヒートブロック
【図１】
2006332432.tif 000003
【図２】
2006332432.tif 000004
【図３】
2006332432.tif 000005
【図４】
2006332432.tif 000006
【図５】
2006332432.tif 000007
【図６】
2006332432.tif 000008
【図７】
2006332432.tif 000009
【図８】
2006332432.tif 000010