(57)【要約】【課題】  積層セラミック電子部品に貫通導体を設けるため、生の積層体にレーザ光を照射し、貫通孔を設け、そこに導電性ペーストを充填し、焼成工程を実施したとき、レーザ光の照射によって形成された貫通孔は、レーザ光の照射側の端部において径がより大きい円錐台形状となるため、導電性ペーストの収縮量の差に基づき、焼結後の積層体に反りが生じる。【解決手段】  生の積層体３４に貫通孔３８を形成するとき、生の積層体３４の第１の主面３６側からレーザ光３９を照射して貫通孔の一部３８ａを形成した後、第２の主面３７側からレーザ光４０を照射して貫通孔の残部３８ｂを形成する方法を採用し、それによって、貫通孔３８の両端部での径をほぼ等しくする。【選択図】  図３
2006332330.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミックグリーンシートを積層することによって、生の積層体を作製する、積層工程と、
前記生の積層体に、その第１の主面からこれに対向する第２の主面にまで貫通する貫通孔を形成する、貫通孔形成工程と、
前記貫通孔に導電性ペーストを充填する、導電性ペースト充填工程と、
前記生の積層体を焼成する、焼成工程と
を備え、
前記貫通孔形成工程は、前記生の積層体の第１の主面側からレーザ光を照射して前記貫通孔の一部を形成する、第１のレーザ光照射工程と、前記生の積層体の第２の主面側からレーザ光を照射して前記貫通孔の残部を形成する、第２のレーザ光照射工程とを備えることを特徴とする、積層セラミック電子部品の製造方法。
【請求項２】
前記第１のレーザ光照射工程と前記第２のレーザ光照射工程とは、順次実施されることを特徴とする、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記第１のレーザ光照射工程と前記第２のレーザ光照射工程とは、同時に実施されることを特徴とする、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記貫通孔形成工程および前記導電性ペースト充填工程を終えた前記生の積層体に、第２のセラミックグリーンシートまたは第２の生の積層体を積層する、第２の積層工程をさらに備え、前記焼成工程は、前記第２の積層工程の後に実施されることを特徴とする、請求項１ないし３のいずれかに記載の積層セラミック電子部品の製造方法。
【請求項５】
請求項１ないし４のいずれかに記載の製造方法によって製造された、積層セラミック電子部品。
【請求項６】
積層された複数のセラミック層をもって構成される、積層体を備え、前記積層体には、前記セラミック層を貫通して、その第１の主面およびこれに対向する第２の主面の双方に露出する全貫通の貫通導体が設けられ、前記全貫通の貫通導体は、その長さ方向の両端部において径が比較的大きく、その長さ方向の中央部に向かうほど径が徐々に小さくなっていることを特徴とする、積層セラミック電子部品。
【請求項７】
前記積層体には、静電容量を形成するように、特定の前記セラミック層を介して互いに対向する少なくとも１対の第１および第２の内部電極が設けられ、
前記全貫通の貫通導体は、複数の第１の貫通導体と複数の第２の貫通導体とを備え、
前記第１の貫通導体は、前記第２の内部電極に対して電気的に絶縁されかつ前記第１の内部電極に電気的に接続され、前記第２の貫通導体は、前記第１の内部電極に対して電気的に絶縁されかつ前記第２の内部電極に電気的に接続され、
前記第１および第２の貫通導体は、前記内部電極に流れる電流によって誘起される磁界を互いに相殺するように配置され、
さらに、複数の前記第１の貫通導体にそれぞれ電気的に接続され、かつ個々の前記第１の貫通導体にそれぞれ対応するように前記第１および第２の主面上に設けられる、複数の第１の外部端子電極と、複数の前記第２の貫通導体にそれぞれ電気的に接続され、かつ個々の前記第２の貫通導体にそれぞれ対応するように前記第１および第２の主面上に設けられる、複数の第２の外部端子電極とを備える、請求項６に記載の積層セラミック電子部品。
【請求項８】
前記積層体には、特定の前記セラミック層を貫通して、前記第１の主面に露出するが前記第２の主面には露出しない半貫通の貫通導体がさらに設けられ、前記半貫通の貫通導体は、その長さ方向の両端部において径が比較的大きく、その長さ方向の中央部に向かうほど径が徐々に小さくなっていることを特徴とする、請求項６または７に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品の製造方法および積層セラミック電子部品に関するもので、特に、貫通導体を備える積層セラミック電子部品の製造方法およびこの製造方法によって製造されることができる積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
図９には、この発明にとって興味ある従来の積層セラミック電子部品の一例としての積層セラミックコンデンサ１が断面図で示されている。このような積層セラミックコンデンサ１は、たとえば特許文献１（特開２００１−１８５４４２号公報）に記載されていて、ＭＰＵに備えるＭＰＵチップのための電源回路に接続されるデカップリングコンデンサとして使用されるのに適していて、等価直列インダクタンス（ＥＳＬ）の低減が図られている。
【０００３】
図９を参照して、積層セラミックコンデンサ１は、積層された複数のセラミック層２をもって構成される、積層体３を備えている。セラミック層２は、誘電体セラミックから構成される。
【０００４】
積層体３には、静電容量を形成するように、特定のセラミック層２を介して互いに対向する少なくとも１対の第１および第２の内部電極４および５が設けられている。積層体３には、また、セラミック層２を貫通して、その第１の主面６およびこれに対向する第２の主面７の双方に露出する全貫通の複数の第１の貫通導体８および複数の第２の貫通導体９が設けられている。
【０００５】
第１の貫通導体８は、第２の内部電極５に対して電気的に絶縁されかつ第１の内部電極４に電気的に接続される。第２の貫通導体９は、第１の内部電極４に対して電気的に絶縁されかつ第２の内部電極５に電気的に接続される。そして、第１および第２の貫通導体８および９は、内部電極４および５に流れる電流によって誘起される磁界を互いに相殺するように配置されている。すなわち、第１および第２の貫通導体８および９は、互いに隣り合うように配置され、内部電極４および５の各々に流れる電流に関して、その方向を多様化するとともに、電流長を短くし、それによって、低ＥＳＬ化を図っている。
【０００６】
積層セラミックコンデンサ１は、さらに、複数の第１の貫通導体８にそれぞれ電気的に接続され、かつ個々の第１の貫通導体８にそれぞれ対応するように第１および第２の主面６および７上に設けられる、複数の第１の外部端子電極１０と、複数の第２の貫通導体９にそれぞれ電気的に接続され、かつ個々の第２の貫通導体９にそれぞれ対応するように第１および第２の主面６および７上に設けられる、複数の第２の外部端子電極１１とを備えている。
【０００７】
これら外部端子電極１０および１１は、積層セラミックコンデンサ１を製造する過程であって、焼成工程を終えて得られた焼結後の積層体３に対して、たとえば、スクリーン印刷を適用して導電性ペーストを第１および第２の主面６および７上に付与し、これを焼き付けることによって形成される。
【０００８】
また、貫通導体８および９については、基本的には、積層体３が焼成前の生の状態にあるとき、貫通導体８および９を設けるべき貫通孔に導電性ペーストを充填し、焼結した積層体３を得るための焼成工程において、これと同時に導電性ペーストを焼成することによって、貫通導体８および９を形成することが行なわれている。
【０００９】
この場合において、貫通導体８および９は、前述したように、全貫通の状態であるので、貫通導体８および９を設けるための貫通孔は、生産性を考慮して、個々のセラミック層２となるべきセラミックグリーンシートの各々に対してではなく、生の状態にある積層体３を得た後に形成されることが好ましい。そして、貫通導体８および９は、積層セラミックコンデンサ１において、より大きい静電容量を取得するためには、各々の径をより小さくする必要があり、また、低ＥＳＬ化のためには、配列ピッチをできるだけ狭くする必要がある。
【００１０】
これらの要望を満たすため、貫通導体８および９を設けるための貫通孔は、レーザ光の照射によって形成されることが多い。しかしながら、上述した貫通孔をレーザ光の照射によって形成すると、以下のような問題を招くことがある。
【００１１】
図１０には、貫通導体８および９を設けるための貫通孔１２が縦断面図で示されている。矢印で示す方向にレーザ光１３を照射して貫通孔１２を形成すると、貫通孔１２は、レーザ光１３の照射側の径がより大きい円錐台形状となる。このような貫通孔１２に導電性ペーストを充填して焼成工程を実施すると、導電性ペーストの焼成による収縮量は、貫通孔１２の径の大きい側が小さい側に比べてより多くなる。その結果、図１１に概略的に示すように、焼成後の積層体３は、貫通孔１２の径の大きい側が凹面１４となるように反ってしまう。このような反りは、たとえば、外部端子電極１０および１１をスクリーン印刷によって適正な状態で形成することを阻害し、そのため、積層セラミックコンデンサ１の製造の歩留まりを低下させる。
【００１２】
たとえば、０．３ｍｍピッチで１００個（１０×１０の配置）の貫通導体８および９を形成した、外形寸法３．５ｍｍ×３．５ｍｍ×０．７ｍｍの焼結後の積層体３の場合、凹面１４の段差寸法で見て、３０〜３５μｍの反りが生じ、外部端子電極１０および１１の形成のためのスクリーン印刷では、凹面１４側において隣り合う外部端子電極１０および１１間での短絡をもたらすブリッジ不良が１００％発生した。
【特許文献１】特開２００１−１８５４４２号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、この発明の目的は、上述したような問題を解決し得る積層セラミック電子部品の製造方法を提供しようとすることである。
【００１４】
この発明の他の目的は、上述の製造方法によって製造され得る積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１５】
この発明は、複数のセラミックグリーンシートを積層することによって、生の積層体を作製する、積層工程と、生の積層体に、その第１の主面からこれに対向する第２の主面にまで貫通する貫通孔を形成する、貫通孔形成工程と、貫通孔に導電性ペーストを充填する、導電性ペースト充填工程と、生の積層体を焼成する、焼成工程とを備える、積層セラミック電子部品の製造方法にまず向けられ、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１６】
すなわち、上記貫通孔形成工程は、レーザ光の照射によって実施されるが、この発明では、生の積層体の第１の主面側からレーザ光を照射して貫通孔の一部を形成する、第１のレーザ光照射工程と、生の積層体の第２の主面側からレーザ光を照射して貫通孔の残部を形成する、第２のレーザ光照射工程とを備えることを特徴としている。
【００１７】
上記第１のレーザ光照射工程と第２のレーザ光照射工程とは、順次実施されても、同時に実施されてもよい。
【００１８】
上記貫通孔形成工程および導電性ペースト充填工程を終えた生の積層体に、第２のセラミックグリーンシートまたは第２の生の積層体を積層する、第２の積層工程をさらに備え、焼成工程は、第２の積層工程の後に実施されてもよい。この場合には、第２の積層工程を終えたとき、上記貫通孔は、半貫通の状態となる。
【００１９】
この発明は、また、上記の製造方法によって製造された、積層セラミック電子部品にも向けられる。
【００２０】
さらに、この発明は、次のような特徴的構造を備える、積層セラミック電子部品にも向けられる。すなわち、この発明に係る積層セラミック電子部品は、積層された複数のセラミック層をもって構成される、積層体を備え、積層体には、セラミック層を貫通して、その第１の主面およびこれに対向する第２の主面の双方に露出する全貫通の貫通導体が設けられ、全貫通の貫通導体は、その長さ方向の両端部において径が比較的大きく、その長さ方向の中央部に向かうほど径が徐々に小さくなっていることを特徴としている。
【００２１】
上述したような特徴的構造は、次のような構成を備える積層セラミック電子部品において、特に有利に適用される。
【００２２】
すなわち、積層体には、静電容量を形成するように、特定のセラミック層を介して互いに対向する少なくとも１対の第１および第２の内部電極が設けられる。前述した全貫通の貫通導体は、複数の第１の貫通導体と複数の第２の貫通導体とを備えている。第１の貫通導体は、第２の内部電極に対して電気的に絶縁されかつ第１の内部電極に電気的に接続され、第２の内部電極は、第１の内部電極に対して電気的に絶縁されかつ第２の内部電極に電気的に接続される。これら第１および第２の貫通導体は、内部電極に流れる電流によって誘起される磁界を互いに相殺するように配置される。さらに、この積層セラミック電子部品は、複数の第１の外部端子電極と複数の第２の外部端子電極とを備えている。第１の外部端子電極は、複数の第１の貫通導体にそれぞれ電気的に接続され、かつ個々の第１の貫通導体にそれぞれ対応するように第１および第２の主面上に設けられ、第２の外部端子電極は、複数の第２の貫通導体にそれぞれ電気的に接続され、かつ個々の第２の貫通導体にそれぞれ対応するように第１および第２の主面上に設けられる。このような構成を備える積層セラミック電子部品は、低ＥＳＬ化が図られた積層セラミックコンデンサを構成する。
【００２３】
この発明に係る積層セラミック電子部品において、積層体には、特定のセラミック層を貫通して、第１の主面に露出するが第２の主面には露出しない半貫通の貫通導体がさらに設けられていてもよい。この半貫通の貫通導体は、その長さ方向の両端部において径が比較的大きく、その長さ方向の中央部に向かうほど径が徐々に小さくなっている。
【発明の効果】
【００２４】
この発明に係る積層セラミック電子部品の製造方法によれば、貫通導体となるべき導電性ペーストを充填するための貫通孔を形成するにあたって、生の積層体の第１の主面側からレーザ光を照射して貫通孔の一部を形成する、第１のレーザ光照射工程と、生の積層体の第２の主面側からレーザ光を照射して貫通孔の残部を形成する、第２のレーザ光照射工程とを実施するようにしているので、形成された貫通孔の長さ方向の両端部での径をほぼ等しくすることができ、さらには、貫通孔の形状をその長さ方向の中心点に関してほぼ対称とすることができる。
【００２５】
したがって、このような貫通孔に導電性ペーストを充填して、焼成工程を実施したとき、貫通孔の長さ方向の両端部において、導電性ペーストの焼成による収縮量の差が生じにくくなる。その結果、焼成後の積層体の反りが低減され、後で実施される外部端子電極形成工程などにおいて不良が生じにくくなり、積層セラミック電子部品の製造の歩留まりを向上させることができる。
【００２６】
この発明に係る積層セラミック電子部品によれば、貫通導体が、その長さ方向の両端部において径が比較的大きく、その長さ方向の中央部に向かうほど径が徐々に小さくなっている形状を有しているので、たとえば、一方主面側からレーザ光を照射するだけで形成された貫通孔をもって与えられた貫通導体に比べて、最大径をより小さくすることができる。その結果、複数の貫通導体の配列ピッチをより狭くすることができ、積層セラミック電子部品の小型化や高周波化を進める上で有利である。また、上述のように、貫通導体の最大径をより小さくできると、積層体の限られた体積内において、内部電極を配置できる領域の寸法をより大きくとることができる。
【００２７】
これらのことから、この発明が前述した積層セラミックコンデンサに適用された場合、ＥＳＬをより低くすることができるとともに、取得できる静電容量をより大きくすることができる。
【発明を実施するための最良の形態】
【００２８】
図１は、この発明の一実施形態による積層セラミック電子部品としての積層セラミックコンデンサ２１を示す断面図である。図１に示した積層セラミックコンデンサ２１は、前述の図９に示した積層セラミックコンデンサ１に備える要素に対応する要素を備えている。
【００２９】
積層セラミックコンデンサ２１は、誘電体セラミックからなる積層された複数のセラミック層２２をもって構成される、積層体２３を備えている。
【００３０】
積層体２３には、静電容量を形成するように、特定のセラミック層２２を介して互いに対向する少なくとも１対の第１および第２の内部電極２４および２５が設けられている。また、積層体２３には、セラミック層２２を貫通して、その第１の主面２６およびこれに対向する第２の主面２７の双方に露出する全貫通の複数の第１の貫通導体２８と複数の第２の貫通導体２９とが設けられている。
【００３１】
第１の貫通導体２８は、第２の内部電極２５に対して電気的に接続されかつ第１の内部電極２４に電気的に接続される。他方、第２の貫通導体２９は、第１の内部電極２４に対して電気的に絶縁されかつ第２の内部電極２５に電気的に接続される。これら第１および第２の貫通導体２８および２９は、内部電極２４および２５に流れる電流によって誘起される磁界を互いに相殺するように配置されている。すなわち、第１および第２の貫通導体２８および２９は、互いに隣り合うように配置され、内部電極２４および２５の各々に流れる電流に関して、その方向を多様化するとともに、電流長を短くし、それによって、低ＥＳＬ化を図っている。
【００３２】
積層体２３の第１および第２の主面２６および２７上には、複数の第１の貫通導体２８にそれぞれ電気的に接続された状態で、個々の第１の貫通導体２８にそれぞれ対応する複数の第１の外部端子電極３０が設けられる。他方、積層体２３の第１および第２の主面２６および２７上には、複数の第２の貫通導体２９にそれぞれ電気的に接続された状態で、個々の第２の貫通導体２９にそれぞれ対応する複数の第２の外部端子電極３１が設けられる。
【００３３】
図１に示した貫通導体２８および２９の縦断面形状が図２に示されている。貫通導体２８および２９は、図２によく示されているように、その長さ方向の両端部での径Ａ１およびＡ２が比較的大きく、その長さ方向の中央部での径Ｂが比較的小さく、かつ長さ方向の中央部に向かうほど径が徐々に小さくなっており、さらには、貫通導体２８および２９の形状がその長さ方向の中心点に関してほぼ対称である、という特徴的形状を有している。ここで、貫通導体２８および２９の一方端での径Ａ１と他方端での径Ａ２とは、互いに等しいことが好ましいが、Ａ１／Ａ２またはＡ２／Ａ１の比は１．０以上かつ１．２以下であれば許容される。
【００３４】
積層セラミックコンデンサ２１は、次のようにして製造される。
【００３５】
まず、セラミック層２２となるべき複数のセラミックグリーンシートを積層することによって、生の積層体を作製する、積層工程が実施される。ここで積層されるセラミックグリーンシートには、内部電極２４および２５となるべき導電性ペースト膜がスクリーン印刷等によって予め形成されている。
【００３６】
上述のようにして得られた生の積層体３４の一部が図３に示されている。生の積層体３４は、複数のセラミックグリーンシート３５を積層した構造を有している。
【００３７】
次に、生の積層体３４に、その第１の主面３６からこれに対向する第２の主面３７にまで貫通する貫通孔３８（図３（２）参照）を形成する、貫通孔形成工程が実施される。
【００３８】
より詳細には、図３（１）に示すように、生の積層体３４の第１の主面３６側から矢印で示すようにレーザ光３９を照射して貫通孔３８の一部３８ａを形成する、第１のレーザ光照射工程が実施される。次いで、図３（２）に示すように、生の積層体３４の第２の主面３７側から矢印で示すようにレーザ光４０を照射して貫通孔３８の残部３８ｂを形成する、第２のレーザ光照射工程が実施される。
【００３９】
上述した第１のレーザ光照射工程で形成される貫通孔３８の一部３８ａおよび第２のレーザ光照射工程で形成される貫通孔３８の残部３８ｂは、いずれも、レーザ光３９および４０の各々の照射側が比較的大きい径となった円錐形状を有しているが、第１の主面３６側および第２の主面３７側の２つの方向からレーザ光３９および４０をそれぞれ照射することにより、長さ方向の両端部において径が比較的大きく、長さ方向の中央部に向かうほど径が徐々に小さくなる形状とされた貫通孔３８が形成される。
【００４０】
なお、図３（１）に示した第１のレーザ光照射工程と図３（２）に示した第２のレーザ光照射工程とは同時に実施されてもよい。
【００４１】
次に、貫通孔３８に導電性ペーストを充填する、導電性ペースト充填工程が実施される。この導電性ペースト充填工程において、導電性ペーストは、貫通孔３８のいずれか一方の端部から導入されても、両端部から導入されてもよい。
【００４２】
次に、生の積層体３４を焼成する、焼成工程が実施される。これによって、生の積層体３４が焼結して、図１に示した積層セラミックコンデンサ２１の積層体２３となる。より詳細には、セラミックグリーンシート３５は、焼結してセラミック層２２となり、セラミックグリーンシート３５上に形成された導電性ペースト膜（図示せず）は焼結して、内部電極２４および２５となり、貫通孔３８に充填された導電性ペーストは、焼結して貫通導体２８および２９となる。
【００４３】
ここで、導電性ペーストが充填された貫通孔３８の長さ方向の両端部の径が互いにほぼ等しいため、貫通孔３８の両端部において導電性ペーストの焼成による収縮量の差が生じにくくなるので、焼結した積層体２３の反りを低減することができる。
【００４４】
次に、積層体２３の第１および第２の主面２６および２７上に、第１および第２の外部端子電極３０および３１が、たとえば、スクリーン印刷を適用して導電性ペーストを塗布し、これを焼き付けることによって形成される。
【００４５】
一例として、０．３ｍｍピッチで１００個（１０×１０の配置）の貫通導体２８および２９を形成した、外形寸法３．５ｍｍ×３．５ｍｍ×０．７ｍｍの場合、反りは、凹面の段差寸法で見て、５〜１０μｍにまで低減し、外部端子電極３０および３１の形成のための印刷工程では、積層体２３の凹面側でのブリッジ不良は発生しなかった。
【００４６】
なお、焼成による積層体の反りを低減し得るものとして、図４に示した構造も考えることができる。図４は、この発明の比較例としての生の積層体４３を示す断面図であり、内部電極等の図示を省略している。
【００４７】
図４に示した比較例としての生の積層体４３には、複数の貫通孔４４および４５が設けられているが、隣り合う貫通孔４４および４５のうち、一方の貫通孔４４については、第１の主面４６側からレーザ光を照射することによって形成され、他方の貫通孔４５については、第１の主面４６に対向する第２の主面４７側からレーザ光を照射することによって形成される。そして、貫通孔４４および４５には導電性ペースト４８が充填される。
【００４８】
図４に示した生の積層体４３を焼成して得られた焼結体としての積層体５１が図５（ａ）に示されている。図５（ａ）において、貫通孔４４および４５に充填された導電性ペースト４８の焼結の結果得られた貫通導体５２および５３が図示されている。図５（ｂ）には、図５（ａ）との比較で、この発明に係る積層体２３が示されている。図５（ｂ）において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４９】
図４に示した生の積層体４３を焼成すると、図５（ａ）に示すように、焼成後の積層体５１の反りは全体的に低減されるものの、貫通導体５２および５３の各々の径の大きい側の端部の周囲が、径の小さい側の端部の周囲に比べて、凹状により大きく変形する。そのため、図５（ａ）において１点鎖線で示すようなスクリーン印刷版５６を用いて、外部端子電極のための導電性ペーストの印刷を行なおうとするとき、積層体５１とスクリーン印刷版５６との間に生じる隙間５７は、貫通導体５２の径の大きい側の端部と貫通導体５３の径の小さい側の端部とで大きさが大きく異なってしまう。その結果、これらの間での導電性ペーストの印刷にじみの大きさが異なる不都合が生じるため、１個の積層体５１の中において、外部端子電極の形状および寸法を安定させて得ることが困難になる。
【００５０】
これに対して、この発明に係る積層体２３にあっては、図５（ｂ）に示すように、焼成後の積層体２３の反りが全体的に低減されるばかりでなく、貫通導体２８および２９の両端部の径がほぼ等しいため、貫通導体２８および２９の周囲の凹凸のばらつきを低減することができる。よって、外部端子電極のための導電性ペーストをスクリーン印刷で付与しようとする場合、積層体２３とスクリーン印刷版５６との間の隙間５７の大きさが、貫通導体２８の端部と貫通導体２９の端部とでほぼ等しくなるので、１個の積層体２３の中において、外部端子電極の形状および寸法を安定して実現することが容易になる。
【００５１】
図６は、図４に示した比較例において採用された貫通導体５２および５３の縦断面形状を示している。図６において、貫通導体５２および５３の長さ方向の一方端の径すなわち最大径がＣで表され、他方端の径すなわち最小径がＤで表されている。
【００５２】
この図６と前述した図２とを比較すると、図６に示した最小径Ｄおよび図２に示した最小径Ｂは、貫通導体２８、２９、５２および５３での電気的導通を確保するために一定以上の寸法が必要である。そこで、径Ｄが径Ｂと等しいとすると、図６に示した最大径Ｃは、図２に示した最大径Ａ１またはＡ２のほぼ２倍となる。このことは、貫通導体５２および５３の配列ピッチを狭くすることの障害となる。これに対して、図２に示した貫通導体２８および２９によれば、その最大径Ａ１またはＡ２をより小さくすることができるので、配列ピッチをより狭くすることができる。
【００５３】
図７は、比較例による積層セラミックコンデンサとこの発明に係る積層セラミックコンデンサとの間で取得し得る静電容量を比較するための図である。
【００５４】
図７（ａ）には、比較例による積層体５１、貫通導体５２および５３ならびに互いに対向する第１および第２の内部電極６０および６１が図示されている。そして、貫通導体５２および５３の配列ピッチがＰ１で表され、貫通導体５２および５３の各々と内部電極６０および６１の各々との絶縁距離がＥ１で表され、第１および第２の内部電極６０および６１の重なり寸法がＦ１で表されている。
【００５５】
他方、図７（ｂ）には、この発明の実施形態による積層体２３、貫通導体２８および２９ならびに互いに対向する第１および第２の内部電極２４および２５が図示され、貫通導体２８および２９の配列ピッチがＰ２で示され、貫通導体２８および２９の各々と内部電極２４および２５の各々との絶縁距離がＥ２で表され、第１および第２の内部電極２４および２５の重なり寸法がＦ２で表されている。
【００５６】
図７を参照して、配列ピッチＰ１と配列ピッチＰ２とが互いに同じであり、絶縁距離Ｅ１と絶縁距離Ｅ２とを互いに等しくしなければならない場合、図７（ａ）に示した重なり寸法Ｆ１に比べて、図７（ｂ）に示した重なり寸法Ｆ２をより大きくすることができる。このことから、この発明によれば、比較例と比較して、同じＥＳＬを与えながら、より大きな静電容量を取得することが可能になる。
【００５７】
図８は、この発明の他の実施形態による積層セラミック電子部品に備える積層体６４を図解的に示す断面図である。図８では、内部電極の図示が省略されている。
【００５８】
図８に示した積層体６４は、その第１の主面６５および第２の主面６６の双方に露出する全貫通の貫通導体６７に加えて、第１の主面６５に露出するが第２の主面６６には露出しない半貫通の貫通導体６８および６９がさらに設けられていることを特徴としている。半貫通の貫通導体６８および６９は、全貫通の貫通導体６７の場合と同様、その長さ方向の両端部において径が比較的大きく、その長さ方向の中央部に向かうほど径が徐々に小さくなっている。
【００５９】
このような積層体６４を製造するため、まず、第１の積層部分７０となるべき生の積層体を得るための積層工程と、貫通孔形成工程と、貫通導体６８のための導電性ペースト充填工程とが実施される。次に、上記第１の積層部分７０となる生の積層体に、第２の積層部分７１となるべきセラミックグリーンシートまたは生の積層体を積層する積層工程を実施し、この得られた積層体に対して、貫通孔形成工程と、貫通導体６９のための導電性ペースト充填工程とが実施される。次いで、上記生の積層体に、第３の積層部分７２となるべきセラミックグリーンシートまたは生の積層体を積層する積層工程を実施し、この得られた積層体に対して、その後、貫通孔形成工程と、貫通導体６７のための導電性ペースト充填工程とが実施される。その後、焼成工程が実施され、図８に示すような積層体６４が得られる。
【００６０】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
【００６１】
たとえば、図示の実施形態では、積層セラミック電子部品として、積層セラミックコンデンサについて主として説明したが、他の積層セラミック電子部品に対しても、この発明を適用することができる。
【図面の簡単な説明】
【００６２】
【図１】この発明の一実施形態による積層セラミックコンデンサ２１を示す断面図である。
【図２】図１に示した貫通導体２８および２９を単独で示す縦断面図である。
【図３】図１に示した貫通導体２８および２９を設けるための貫通孔３８を形成するための工程を順次示す断面図である。
【図４】この発明の比較例としての生の積層体４３を示す断面図である。
【図５】図４に示した比較例としての生の積層体４３を焼成して得られた積層体５１とこの発明に係る積層体２３との変形状態を比較して示す断面図である。
【図６】図５（ａ）に示した貫通導体５２および５３を単独で示す縦断面図である。
【図７】比較例としての積層セラミックコンデンサとこの発明に係る積層セラミックコンデンサとの取得静電容量を比較するための図である。
【図８】この発明の他の実施形態による積層セラミック電子部品に備える積層体６４を図解的に示す断面図である。
【図９】この発明にとって興味ある従来の積層セラミックコンデンサ１を示す断面図である。
【図１０】図９に示す貫通導体８および９を設けるためにレーザ光１３の照射によって形成される貫通孔１２の縦断面形状を示す図である。
【図１１】図１０に示した形状の貫通孔１２に導電性ペーストを充填し、焼成工程を実施して得られた積層体３の断面形状を図解的に示す図である。
【符号の説明】
【００６３】
２１  積層セラミックコンデンサ
２２  セラミック層
２３，６４  積層体
２４，２５  内部電極
２６，２７，３６，３７，６５，６６  主面
２８，２９，６７，６８，６９  貫通導体
３０，３１  外部端子電極
３４  生の積層体
３５  セラミックグリーンシート
３８  貫通孔
３９，４０  レーザ光
【図１】
2006332330.tif 000003
【図２】
2006332330.tif 000004
【図３】
2006332330.tif 000005
【図４】
2006332330.tif 000006
【図５】
2006332330.tif 000007
【図６】
2006332330.tif 000008
【図７】
2006332330.tif 000009
【図８】
2006332330.tif 000010
【図９】
2006332330.tif 000011
【図１０】
2006332330.tif 000012
【図１１】
2006332330.tif 000013