(57)【要約】【課題】  半導体基板に形成されたＭＥＭＳの機械構造体に振動、衝撃を与えない個片化方法を提供する。【解決手段】  微小機械構造体が形成される第１領域と第１領域を囲みスクライブラインが形成される第２領域とを有する第１面と、第１面に対向し微小機械構造体が形成される第１領域に対応する第３領域と第３領域を囲み第２領域に対応する第４領域とを有する第２面と、を有する半導体基板を個片化する方法であって、第１面の第２領域に形成されるスクライブラインに対応する第２面の第４領域を薄膜化するステップと、第１面の第２領域に形成されるスクライブラインに沿って半導体基板を切断するステップと、を含むことを特徴とする半導体装置の個片化方法。【選択図】      図４
2006062002.tif 000002
【特許請求の範囲】
【請求項１】
微小機械構造体が形成される第１領域と前記第１領域を囲みスクライブラインが形成される第２領域とを有する第１面と、前記第１面に対向し前記微小機械構造体が形成される前記第１領域に対応する第３領域と前記第３領域を囲み前記第２領域に対応する第４領域とを有する第２面と、を有する半導体基板を個片化する方法であって、
前記第１面の前記第２領域に形成される前記スクライブラインに対応する前記第２面の前記第４領域を薄膜化するステップと、
前記第１面の前記第２領域に形成される前記スクライブラインに沿って前記半導体基板を切断するステップと、
を含むことを特徴とする半導体装置の個片化方法。
【請求項２】
前記第２面の前記第４領域を薄膜化するステップは、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項１に記載の半導体装置の個片化方法。
【請求項３】
前記半導体基板を切断するステップは、非接触の切断方法で行われることを特徴とする、請求項１に記載の半導体装置の個片化方法。
【請求項４】
前記非接触の切断方法は、レーザーによって行われることを特徴とする、請求項３に記載の半導体装置の個片化方法。
【請求項５】
前記非接触の切断方法は、ドライエッチングにより、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項３に記載の半導体装置の個片化方法。
【請求項６】
前記半導体基板を切断するステップは、ダイシングテープを介して前記半導体を支持基板に固定して行うことを特徴とする、請求項５に記載の半導体装置の個片化方法。
【請求項７】
前記半導体基板は、ＳＯＩ基板であることを特徴とする、請求項１に記載の半導体装置の個片化方法。
【請求項８】
微小機械構造体が形成される第１領域と前記第１領域を囲みスクライブラインが形成される第２領域とを有する第１面と、前記第１面に対向し前記微小機械構造体が形成される前記第１領域に対応する第３領域と前記第３領域を囲み前記第２領域に対応する第４領域とを有する第２面と、を有する半導体基板を準備するステップと、
前記半導体基板の前記第１面の前記第１領域及び前記第２面の前記第３領域に微小機械構造体を含む半導体装置を形成するステップと、
前記第１面の前記第２領域に形成される前記スクライブラインに対応する前記第２面の前記第４領域を薄膜化するステップと、
前記第１面の前記第２領域に形成される前記スクライブラインに沿って前記半導体基板を切断して個片化するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記第２面の前記第４領域を薄膜化するステップは、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基板を切断して個片化するステップは、非接触の切断方法で行われることを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記非接触の切断方法は、レーザーによって行われることを特徴とする、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記非接触の切断方法は、ドライエッチングにより、前記微小機械構造体を形成するステップと同時に行われることを特徴とする、請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板を切断して個片化するステップは、ダイシングテープを介して前記半導体を支持基板に固定して行うことを特徴とする、請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記半導体基板は、ＳＯＩ基板であることを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１５】
第１層と第２層と第３層とを有し、前記各層はＭＥＭＳが形成される第１領域と前記第１領域を囲みスクライブラインが形成される第２領域とを有する第１面及び前記第１面に対向し前記ＭＥＭＳが形成される前記第１領域に対応する第３領域と前記第３領域を囲み前記第２領域に対向する第４領域とを有する第２面とを有し、夫々の第１面を同一方向に向け前記第１層を最上層としてこの順に上方から積層される多層基板を準備する第１ステップと、
前記第３層の前記第１領域及び前記第３領域に錘部と前記錘部の周囲を囲む台座部とを形成するように前記第３層を部分的に除去する第２ステップと、
前記第２ステップと同時に、前記第１層の前記第２領域に形成される前記スクライブラインに対応する前記第４領域で前記第３層を薄膜化する第３ステップと、
前記第１層の前記第１領域及び前記第３領域に前記錘部を固定する質量部と前記質量部の周囲を囲み前記台座部を支持する支持部と前記質量部と前記支持部とを接続する梁部とを形成するように前記第１層を部分的に除去する第４ステップと、
前記第１層及び前記第３層から露出する前記第２層を前記第１領域及び前記第３領域で除去して貫通孔を形成する第５ステップと、
前記第１層の前記第２領域に形成される前記スクライブラインに沿って前記多層基板を個片化する第６ステップと、
を含むことを特徴とするＭＥＭＳの製造方法。
【請求項１６】
前記第６ステップは、非接触の切断方法で行われることを特徴とする、請求項１５に記載のＭＥＭＳの製造方法。
【請求項１７】
前記非接触の切断方法は、レーザーによって行われることを特徴とする、請求項１６に記載のＭＥＭＳの製造方法。
【請求項１８】
前記第４ステップは前記第１層を前記第２領域及び前記第４領域で除去するステップをさらに含み、前記第５ステップは前記第１層及び前記第３層から露出する前記第２層を前記第２領域及び前記第４領域で除去して個片化するステップをさらに含み、前記第６ステップは前記第５ステップと同時に行われることを特徴とする、請求項１５に記載のＭＥＭＳの製造方法。
【請求項１９】
前記第５ステップは、ドライエッチングにより行われることを特徴とする、請求項１８に記載のＭＥＭＳの製造方法。
【請求項２０】
前記第５ステップは、ダイシングテープを介して前記多層基板を支持基板に固定して行うことを特徴とする、請求項１９に記載のＭＥＭＳの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に形成された微小機械構造体を含む半導体装置、いわゆるＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）チップの個片化方法に関する。
【背景技術】
【０００２】
ＭＥＭＳは、半導体の微細加工技術を用いて、半導体基板上に微小な機械構造体と電子回路とを集積したシステムである。一般にＭＥＭＳチップの個片化は、通常の半導体装置と同様に、ダイヤモンドカッターなどで機械的に切断する方法が取られている。
半導体装置の個片化方法が、例えば、特許文献１に記載されている。特許文献１に記載の半導体装置の個片化方法は、ウエハ状態でパッケージ封止を行うＷＣＳＰ（ＷａｆｅｒＬｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）半導体装置において、封止樹脂のみを切断する第１のステップと、半導体基板を切断する第２のステップと、の２ステップにより個片化を行うものである。封止樹脂を切断する第１のステップでは、レーザーなどによる非接触加工を行い、半導体基板を切断する第２のステップでは、通常のダイヤモンドカッターのような機械的切断ツールによる接触加工を行っている。封止樹脂の切断を非接触加工で行うことにより、切断時の外力によって封止樹脂の剥離が生じることを抑制し、高品質に半導体装置を個片化できるようになる。
【特許文献１】特開２００１−１４４０３５号公報（第３−４頁、第１、２図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＭＥＭＳが有する機械構造体は、外部からの振動や衝撃に対して非常に脆弱であるため、ＭＥＭＳを個片化するダイシング工程において、その機械的振動や洗浄水の吹き付けによる衝撃などで容易に破損してしまう。
特許文献１に記載の半導体装置の個片化方法では、第２ステップにおいて半導体基板を機械的切断ツールで接触加工するため、切断時の振動や衝撃の発生は避けられない。従って、この製造方法をＭＥＭＳのダイシング工程に適用することは望ましくない。
【課題を解決するための手段】
【０００４】
本発明に係る半導体装置の個片化方法は、微小機械構造体が形成される第１領域と第１領域を囲みスクライブラインが形成される第２領域とを有する第１面と、第１面に対向し微小機械構造体が形成される第１領域に対応する第３領域と第３領域を囲み第２領域に対応する第４領域とを有する第２面と、を有する半導体基板を個片化する方法であって、第１面の第２領域に形成されるスクライブラインに対応する第２面の第４領域を薄膜化するステップと、第１面の第２領域に形成されるスクライブラインに沿って半導体基板を切断するステップと、を含むことを特徴とする。
【０００５】
また、本発明に係る半導体装置の個片化方法は、半導体基板を切断するステップが、非接触の切断方法で行われることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、個片化する際の切り代であるスクライブラインに対応する位置の半導体基板を、スクライブラインが形成される面（第１面）と反対の面（第２面）から薄膜化することで、非接触の切断方法、例えば、レーザーなどによる切断が可能となる。これにより、切断時の外力によってＭＥＭＳの機械構造体が破損することを抑制できる。
【発明を実施するための最良の形態】
【０００７】
（１）第１実施形態
本発明の第１実施形態に係る半導体装置（ＭＥＭＳ）の個片化方法について、ＳＯＩ基板を用いて製造するピエゾ抵抗型加速度センサ装置を例に説明する。
〔構造〕
図１は、ＳＯＩ基板を用いて製造されたピエゾ抵抗型加速度センサ装置１の構造図である。図１（ａ）は加速度センサ装置１の上面図を、図１（ｂ）は同底面図を、図１（ｃ）は図１（ａ）のＡ−Ａ’における同断面図をそれぞれ示している。
【０００８】
ＳＯＩ基板は、図２（ａ）に示すように、第１Ｓｉ膜１０１及び第２Ｓｉ膜１０２が埋め込み酸化膜１０３の両面に形成された半導体基板である。
図１（ａ）に示すように、第１Ｓｉ膜１０１には、溝２により区画されることにより、質量部３、支持部４及び梁部５が形成されている。
質量部３は、略矩形の中心質量部３ａと、中心質量部３ａの４隅にそれぞれ一体に形成される略矩形の４つの周辺質量部３ｂとで構成されている。
【０００９】
支持部４は、質量部３、すなわち中心質量部３ａ及び４つの周辺質量部３ｂを囲むように形成された略矩形の枠状の部分である。支持部４の上面には、ピエゾ抵抗素子６からの信号を外部に取り出すための電極パッド７が、所定間隔ごとに配置されている。
梁部５は、質量部３の中心質量部３ａと支持部４とを接続する板状部分であり、中心質量部３ａと支持部４の各辺の略中心同士を互いに接続している。梁部５は、質量部３の上上下横方向の移動に伴って撓むように、可撓性を有するように形成されている。梁部５の上面には、所定間隔ごとにピエゾ抵抗素子６が形成されており、梁部５が上下横方向に撓むことにより、ピエゾ抵抗素子６の抵抗値が変化する。ここでは説明の便宜上、ピエゾ抵抗素子６を電極パッド７に接続する配線を省略しているが、ピエゾ抵抗素子６の抵抗値の変化に基づく信号は、図示しない配線から電極パッド７を介して外部に取り出される。
【００１０】
また、図１（ｂ）に示すように、第２Ｓｉ膜１０２には、溝８により区画されることにより、錘部９及び台座部１０が形成されている。
錘部９は、略矩形の中心錘部９ａと、中心錘部９ａの４隅にそれぞれ一体に形成される略矩形の４つの周辺錘部９ｂとから構成されている。中心錘部９ａは、図１（ｃ）に示すように、埋め込み酸化膜１０３からなる錘中間膜１１を介して中心質量部３ａの下面に固定されている。４つの周辺錘部９ｂも同様に、錘中間膜１１を介して周辺質量部３ｂの下面にそれぞれ固定されている。ただし、図１（ｃ）においては、周辺錘部９ｂは図示されていない。
【００１１】
台座部１０は、図１（ｃ）に示すように、錘部９、すなわち、中心錘部９ａ及び４つの周辺錘部９ｂを囲むように形成された略矩形の枠状の部分である。ただし、図１（ｃ）においては、周辺錘部９ｂは図示されていない。台座部１０は、埋め込み酸化膜１０３から形成される周辺中間膜１２を介して支持部４の下面に固定されている。また、台座部１０の底面には、酸化膜１３が形成されている。台座部１０の底面と、錘部９（９ａ、９ｂ）の底面との間に所定距離Ｄ１だけ段差が設けられている。これは、加速度センサ装置１が筐体に装着された状態で、錘部９が変位した際に筐体と衝突することを防止するためである。
【００１２】
〔製造方法と個片化〕
（電気的要素の形成）
図２（ａ）乃至（ｃ）は、図１（ａ）のＡ−Ａ’で示す位置の断面を、主に加速度センサ装置１の電気的要素、例えば、ピエゾ抵抗素子、電極パッド、配線などを形成する工程順に簡略に示したものである。これらの電気的要素は、加速度センサ装置１の機械的歪を電気信号に変換する役目を果たす。なお、図２（ａ）乃至（ｃ）では、ウエハ上に複数形成される加速度センサ装置１のうち、隣接する３チップを示しており、各チップ間には仮想の境界線ＬＮ１及びＬＮ２が引いてある。後の工程で、この仮想境界線ＬＮ１及びＬＮ２の位置に個片化の基準となる切り代、いわゆるスクライブラインが形成される。
【００１３】
まず、図２（ａ）に示すように、第１Ｓｉ膜１０１及び第２Ｓｉ膜１０２が埋め込み酸化膜１０３の両面に形成されたＳＯＩ基板を準備し、１０００℃の加湿雰囲気中で熱酸化を行い、第１Ｓｉ膜１０１の表面に４０００Åの酸化膜１０４を形成する。次にホトリソエッチングにより酸化膜１０４に開口部１０５を形成し、開口部１０５を介してボロンを熱拡散してＰ型拡散層を形成する。このＰ型拡散層がピエゾ抵抗素子６となる。通常ボロンの熱拡散は８００〜１２００℃の高温で行われ、この時、開口部１０５の表面には同時に２０００Å程度の酸化膜１０４ａが熱形成される。
【００１４】
次に、ホトリソエッチングにより、この酸化膜１０４ａに図２（ｂ）に示すようにコンタクト孔１０６を形成する。その後、スパッタリングによりアルミニウム膜を堆積し、ホトリソエッチングにより配線１０７及び電極パッド７を形成する。
次に、図２（ｃ）に示すように、ＰＲＤ（Ｐｌａｓｍａ  Ｒｅａｃｔｉｖｅ  Ｄｅｐｏｓｉｔｉｏｎ）法により保護膜となるシリコン窒化膜１０８を堆積し、ホトリソエッチングにより電極パッド７を露出する。同時に、スクライブライン（ＬＮ１、ＬＮ２）に対応する領域のシリコン窒化膜１０８も除去する。
【００１５】
（機械的要素の形成）
図３（ｄ）乃至（ｆ）、及び図４（ｇ）乃至（ｉ）は、図１（ａ）のＢ−Ｂ’で示す位置の断面を、機械的要素の製造工程順に簡略に示したものである。図２（ａ）乃至（ｃ）と同様に、ウエハ上で隣接する３つの加速度センサ装置１を示しており、各チップ間のスクライブラインに相当する位置には仮想の境界線ＬＮ１及びＬＮ２が引いてある。なお、ＳＯＩ基板の第１Ｓｉ膜１０１上には、上述した手順で既に電気的要素が形成されているが、説明の便宜上、図３（ｄ）乃至（ｆ）、及び図４（ｇ）乃至（ｉ）では保護膜であるシリコン窒化膜１０８のみを描いている。
【００１６】
まず、図３（ｄ）に示すように、ＳＯＩ基板の第２Ｓｉ膜１０２の表面にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により酸化膜１３を堆積する。次に、台座部１０となる領域に酸化膜１３が残るようにホトリソエッチング加工し、レジストを除去する。なお、ＳＯＩ基板によっては、第２Ｓｉ膜１０２の表面に始めから酸化膜が形成されているものがある。この場合は特に酸化膜１３を堆積する必要はなく、ホトリソエッチング加工から実施すればよい。
【００１７】
次に、図３（ｅ）に示すように、溝８に対応する領域と、スクライブライン（ＬＮ１、ＬＮ２）に対応する領域とを露出するようなレジストパターン１０９を形成する。
次に、レジストパターン１０９をマスクとして用い、図３（ｆ）に示すように、ガスチョッピングエッチング技術（ＧＣＥＴ：Ｇａｓ  Ｃｈｏｐｐｉｎｇ  Ｅｔｃｈｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ）により第２Ｓｉ膜１０２をエッチングし、溝８を形成することにより、錘部９と台座部１０とを区画する。同時にスクライブライン（ＬＮ１、ＬＮ２）に対応する領域もエッチングし、溝１１０を形成してスクライブラインを薄膜化する。ここで、溝８及び溝１１０の底面には、第２Ｓｉ膜１０２が所定の膜厚Ｄ１だけ残るようにする。例えば、第２Ｓｉ膜１０２の初期膜厚を５００μｍとした場合、エッチング量を４８０μｍとして２０μｍ程度の膜厚Ｄ１を残すようにする。
【００１８】
次に、レジストパターン１０９を除去し、図４（ｇ）に示すように、酸化膜１３をハードマスクとしてガスチョッピングエッチングすることにより、溝８及び溝１１０の底面に残った第２Ｓｉ膜１０２を除去し、埋め込み酸化膜１０３を露出させる。この工程で、スクライブライン（ＬＮ１、ＬＮ２）領域の膜厚Ｄ２は、５〜１０μｍ程度まで薄膜化される。同時に、錘部９の底面も所定距離Ｄ１だけエッチングされ、錘部９の底面と台座部１０の底面との間に指定膜厚Ｄ１の段差が形成される。
【００１９】
次に、図４（ｈ）に示すように、ホトリソエッチングにより溝２に対応する領域のシリコン窒化膜１０８及び第１Ｓｉ膜１０１を除去する。さらに、溝２に露出する埋め込み酸化膜１０３をドライエッチングにて除去し、質量部３及び錘部９の間に錘中間膜１１を形成すると同時に、支持部４及び台座部１０の間に周辺中間膜１２を形成する。
以上の工程により、複数の加速度センサ装置１を含み、薄膜化したスクライブライン（ＬＮ１、ＬＮ２）を有するウエハが完成する。
【００２０】
（個片化）
図４（ｉ）に示すように、完成したウエハをダイシングテープ１１１に貼り付け、薄膜化したスクライブライン（ＬＮ１、ＬＮ２）を非接触切断方法、例えばレーザーなどにより切断して加速度センサ装置を個片化する。一般に、レーザーで切断可能な膜厚は１００μｍ程度であるが、薄膜化によりスクライブライン領域の膜厚Ｄ２は５〜１０μｍとなっている。従って、容易にレーザーで切断することができる。なお、切断方法はレーザーに限るものではなく、加速度センサ装置の機械構造体に振動、衝撃を与えない切断方法であれば適用可能である。
【００２１】
最後に、ＵＶ（Ｕｌｔｒａ  Ｖｉｏｌｅｔ）照射や熱処理などによりダイシングテープ１１１の粘着力を弱め、個片化した加速度センサ装置１をピックアップする。
〔作用効果〕
第１実施形態に係る半導体装置の個片化方法によれば、個片化する際の切り代であるスクライブライン（ＬＮ１、ＬＮ２）を裏面から薄膜化することで、レーザーなどの非接触切断方法による切断が可能となる。これにより、切断時の外力によってＭＥＭＳ（加速度センサ装置）の機械構造体が破損することを抑制できる。また、スクライブライン（ＬＮ１、ＬＮ２）の薄膜化は、ＭＥＭＳの製造工程の一部、例えば本実施形態では、溝８を形成して錘部９と台座部１０とを区画する工程（図３（ｆ））と同時に行うことができるため、プロセス的にも非常に簡便である。
【００２２】
本発明を利用すれば、半導体基板が厚い場合においても非接触切断方法が適用できるようになるため、半導体基板全体を利用してＭＥＭＳを形成する、いわゆるバルクマイクロマシンの製造において特に有効な手段となり得る。
（２）第２実施形態
第２実施形態では、スクライブラインの薄膜化は第１実施形態と同様であるが、さらに、ＭＥＭＳ（加速度センサ装置）の製造工程の一部において切断まで行っている。
【００２３】
〔構造〕
第１実施形態の加速度センサ装置１と同様である（図１（ａ）乃至（ｃ））。
〔製造方法と個片化〕
（電気的要素の形成）
第１実施形態と同様に、図２（ａ）乃至（ｃ）の工程により、ＳＯＩ基板の第１Ｓｉ膜１０１上に電気的要素を形成する。
【００２４】
（機械的要素の形成と個片化）
第１実施形態と同様に、図３（ｄ）乃至（ｆ）、及び図４（ｇ）の工程を経て、溝８及び溝１１０を形成して埋め込み酸化膜１０３を露出させる。
次に、図５（ｊ）に示すように、別途準備する半導体基板あるいは石英基板などの支持基板１１２の表面に両面接着タイプのダイシングテープ１１３に貼り付け、図４（ｇ）の工程まで完了したウエハをその上に貼り付ける。この段階でダイシングテープ１１３を介して支持基板１１２にウエハを固定するのは、後の工程においてスクライブライン（Ｌ１、Ｌ２）が切断された際に、加速度センサ装置１が個片化により分散することを避けるためである。
【００２５】
次に、図５（ｋ）に示すように、ホトリソエッチングにより溝２に対応する領域のシリコン窒化膜１０８を除去する。レジストを除去した後、再度ホトリソエッチングにより溝２に対応する領域及びスクライブライン（Ｌ１、Ｌ２）に対応する領域の第１Ｓｉ膜１０１を除去する。続いて、溝２及びスクライブライン（Ｌ１、Ｌ２）領域に露出する埋め込み酸化膜１０３をドライエッチングにて除去し、質量部３及び錘部９の間に錘中間膜１１を、支持部４及び台座部１０の間に周辺中間膜１２を形成する。このドライエッチング工程を通してスクライブラインが切断され、加速度センサ装置１が個片化する。
【００２６】
最後に、ＵＶ（Ｕｌｔｒａ  Ｖｉｏｌｅｔ）照射や熱処理などによりダイシングテープ１１３の粘着力を弱め、個片化した加速度センサ装置１をピックアップする。
〔作用効果〕
第２実施形態に係る半導体装置の個片化方法によれば、ＭＥＭＳ（加速度センサ装置）の個片化は、ＭＥＭＳの製造工程の一部、例えば本実施形態では、埋め込み酸化膜１０３をドライエッチングにて除去する工程（図５（ｋ））と同時に行うことができるため、プロセス的にも非常に簡便である。また、ドライエッチングによる非接触切断であるため、切断時の外力によってＭＥＭＳの機械構造体が破損することを抑制できる。
【００２７】
本発明を利用すれば、半導体基板が厚い場合においても非接触切断方法が適用できるようになるため、半導体基板全体を利用してＭＥＭＳを形成する、いわゆるバルクマイクロマシンの製造において特に有効な手段となり得る。
【図面の簡単な説明】
【００２８】
【図１】加速度センサ装置の構造図。
【図２】第１、及び第２実施形態に係る加速度センサ装置の製造工程図。
【図３】第１、及び第２実施形態に係る加速度センサ装置の製造工程図。
【図４】第１、及び第２実施形態に係る加速度センサ装置の製造工程図。
【図５】第２実施形態に係る加速度センサ装置の製造工程図。
【符号の説明】
【００２９】
１    加速度センサ装置
２、８  溝
３    質量部
３ａ    中心質量部
３ｂ    周辺質量部
４    支持部
５    梁部
６    ピエゾ抵抗素子
７    電極パッド
９    錘部
９ａ    中心錘部
９ｂ    周辺錘部
１０    台座部
１１    錘中間膜
１２    周辺中間膜
１３    酸化膜
１０１    第１Ｓｉ膜
１０２    第２Ｓｉ膜
１０３    埋め込み酸化膜
１０４、１０４ａ    酸化膜
１０５    開口部
１０６    コンタクト孔
１０７    配線
１０８    シリコン窒化膜
１０９    レジストパターン
１１０    溝
１１１、１１３    ダイシングテープ
１１２    支持基板
【図１】
2006062002.tif 000003
【図２】
2006062002.tif 000004
【図３】
2006062002.tif 000005
【図４】
2006062002.tif 000006
【図５】
2006062002.tif 000007