(57)【要約】【課題】  半導体ウェハに含まれる金属不純物を容易かつ効果的に除去する。【解決手段】  支持基板１、ＢＯＸ層２、ＳＯＩ層３からなるＳＯＩウェハのＳＯＩ層３上にＳｉ1-xＧｅx多結晶層４を形成し、このＳＯＩウェハを熱処理することによって、ＳＯＩ層３内の不純物をＳｉ1-xＧｅx多結晶層４にゲッタリングする。不純物ゲッタリング後のＳｉ1-xＧｅx多結晶層４は、エッチングにより除去する。Ｓｉ1-xＧｅx多結晶層４はＬＰＣＶＤ法で形成可能であり、従来のＳｉプロセスを利用することができる。また、Ｓｉ1-xＧｅx多結晶層４はＳｉに対して高いエッチング選択性を有するため、エッチングによって精度良くＳＯＩウェハから除去することができる。【選択図】  図２
2006332221.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハに含まれる不純物を除去する半導体ウェハの不純物除去方法において、
前記半導体ウェハ上にシリコンゲルマニウム多結晶層を形成し、
熱処理によって前記不純物を前記シリコンゲルマニウム多結晶層にゲッタリングし、
前記不純物がゲッタリングされた前記シリコンゲルマニウム多結晶層を除去する、
ことを特徴とする半導体ウェハの不純物除去方法。
【請求項２】
前記シリコンゲルマニウム多結晶層は、前記半導体ウェハの片面または両面に形成することを特徴とする請求項１記載の半導体ウェハの不純物除去方法。
【請求項３】
前記シリコンゲルマニウム多結晶層は、前記半導体ウェハに対するエッチング選択性を有するドライエッチングまたはウェットエッチングにより除去することを特徴とする請求項１記載の半導体ウェハの不純物除去方法。
【請求項４】
前記半導体ウェハは、ＳＯＩウェハであることを特徴とする請求項１記載の半導体ウェハの不純物除去方法。
【請求項５】
半導体装置の製造方法において、
半導体ウェハ上にシリコンゲルマニウム多結晶層を形成する工程と、
前記半導体ウェハに含まれる不純物を熱処理によって前記シリコンゲルマニウム多結晶層にゲッタリングする工程と、
前記不純物がゲッタリングされた前記シリコンゲルマニウム多結晶層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記半導体ウェハにトレンチを形成する工程を有し、
前記トレンチが形成された前記半導体ウェハ上に前記シリコンゲルマニウム多結晶層を形成し、
前記半導体ウェハに含まれる前記不純物を熱処理によって前記シリコンゲルマニウム多結晶層にゲッタリングし、
前記不純物がゲッタリングされた前記シリコンゲルマニウム多結晶層を除去する、
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記半導体ウェハに前記トレンチを形成する工程においては、
前記半導体ウェハ上に前記トレンチが形成される領域に開口部を有するマスクを形成し、
前記マスクを用いて前記半導体ウェハに前記トレンチを形成する、
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記半導体ウェハに前記トレンチを形成した後に、
前記半導体ウェハの前記トレンチ表面と前記マスク上に前記シリコンゲルマニウム多結晶層を形成し、
前記半導体ウェハに含まれる前記不純物を熱処理によって前記トレンチ表面の前記シリコンゲルマニウム多結晶層にゲッタリングし、
前記不純物がゲッタリングされた前記シリコンゲルマニウム多結晶層を除去する、
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記半導体ウェハに前記トレンチを形成した後に、
前記マスクを除去し、
前記マスクが除去された前記半導体ウェハ上に前記シリコンゲルマニウム多結晶層を形成し、
前記半導体ウェハに含まれる前記不純物を熱処理によって前記シリコンゲルマニウム多結晶層にゲッタリングし、
前記不純物がゲッタリングされた前記シリコンゲルマニウム多結晶層を除去する、
ことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記半導体ウェハ上に前記シリコンゲルマニウム多結晶層を形成する工程においては、
前記シリコンゲルマニウム多結晶層を前記半導体ウェハの片面または両面に形成することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項１１】
前記不純物がゲッタリングされた前記シリコンゲルマニウム多結晶層を除去する工程においては、
前記シリコンゲルマニウム多結晶層を前記半導体ウェハに対するエッチング選択性を有するドライエッチングまたはウェットエッチングにより除去することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項１２】
前記半導体ウェハは、ＳＯＩウェハであることを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体ウェハの不純物除去方法および半導体装置の製造方法に関し、特に、シリコン（Ｓｉ）ウェハやＳＯＩ（Silicon On Insulator）ウェハ等に含まれる金属の不純物を除去する半導体ウェハの不純物除去方法、およびそのような方法を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置に広く利用されているＳＯＩウェハは、通常、支持基板であるＳｉウェハ上に、酸化シリコン（ＳｉＯ2）膜等のＢＯＸ層を介して、活性層となるＳｉ層（ＳＯＩ層）が形成された構造を有している。ＳＯＩウェハのうち、ＳＯＩ層が薄い薄膜ＳＯＩウェハは、主に高速デバイスの形成等に用いられることが多く、一方、ＳＯＩ層が厚い厚膜ＳＯＩウェハは、主にパワーデバイスの形成等に用いられることが多い。厚膜ＳＯＩウェハは、薄膜ＳＯＩウェハに比べ、小面積トレンチによる素子分離が可能で素子間の干渉を少なくすることができるので、現在、車載ＩＣやＰＤＰ（Plasma Display Panel）スキャンドライバＩＣ等に多用されている（非特許文献１参照）。このような厚膜ＳＯＩウェハは、現在、活性層側のウェハと支持基板側のウェハとを間にＢＯＸ層が設けられるようにして貼り合わせて形成される場合が多い。
【０００３】
ところで、ＳＯＩウェハは、半導体装置を製造する際の熱処理工程やエッチング工程等でＳＯＩ層がそれらの処理装置から発生する金属で汚染されてしまうことがある。汚染金属としては、銅（Ｃｕ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）等の遷移金属が挙げられる。しかし、これらの不純物のうち、ＣｕはＳｉＯ2膜中でも高い拡散係数を有するため、ＳＯＩ層に含まれるＣｕは、そのＳＯＩウェハを熱処理するとＳＯＩ層からＢＯＸ層を突き抜け支持基板中の欠陥（酸素析出物等）や別途設けたゲッタリング層に拡散し、そこにトラップされることでＳＯＩ層内から除去される。これに対し、ＮｉやＦｅは、ＳｉＯ2膜にも小さな拡散係数しか有しないため、ＳＯＩ層に含まれるこれらの不純物は、そのＳＯＩウェハを熱処理してもＢＯＸ層を突き抜けずＳＯＩ層に残ることが多くなる。ＳＯＩ層に残ったそれらの不純物は、その後に形成されるゲート酸化膜の信頼性に悪影響を及ぼし、タイムゼロ絶縁破壊（Time Zero Dielectric Breakdown，ＴＺＤＢ）特性や経時絶縁破壊（Time Dependent Dielectric Breakdown，ＴＤＤＢ）特性の劣化、絶縁破壊電荷ＱBDの低下等を招く。
【０００４】
従来、このような不純物のゲッタリングを目的として、例えば、支持基板側ウェハ表面に機械的にあるいはレーザ照射により欠陥を導入することでゲッタリング層を形成し、これをＢＯＸ層を形成した活性層側ウェハと貼り合わせ、特にＣｕのゲッタリング効果を強化する試みがなされている（特許文献１参照）。
【０００５】
このほか、活性層側ウェハのＢＯＸ層と貼り合わせる面にＳｉ酸化物粒子を吹き付けて機械的ダメージを与え、その後、その活性層側ウェハを支持基板側ウェハに形成したＢＯＸ層と貼り合わせ、ＳＯＩ層側にゲッタリング層を形成するようにした提案もなされている（特許文献２参照）。さらに、活性層側ウェハ表面にヒ素（Ａｓ）等をイオン注入し、その注入面を支持基板側ウェハのＢＯＸ層と貼り合わせてゲッタリング層を形成するようにした提案もある（非特許文献２参照）。
【０００６】
また、ポリシリコン層をゲッタリング層として利用し、ＳＯＩ層とＢＯＸ層の間にポリシリコン層を挟んだものや（非特許文献３参照）、活性層側ウェハ表面にポリシリコン層を形成して裏面を支持基板側ウェハのＢＯＸ層と貼り合わせ、ゲッタリング後に活性層側ウェハの表面側を面取りして先に形成したポリシリコン層を除去するようにした提案もある（特許文献３参照）。さらに、ＳＯＩウェハのＳＯＩ層上に薄いＳｉＯ2膜を介してポリシリコン層を形成し、これを熱処理してＳＯＩ層内の不純物をＳｉＯ2膜を介してポリシリコン層にゲッタリングした後、ポリシリコン層とＳｉＯ2膜を共に除去するようにした提案もある（特許文献４参照）。
【０００７】
厚膜ＳＯＩウェハを用いて形成される高電圧集積回路（High Voltage Integrated Circuit，ＨＶＩＣ）は、通常、ＳＯＩ層を貫通するトレンチによって素子分離される（「トレンチ分離」という。）。そして、前述のように、そのトレンチ形成時のエッチング工程において、エッチングガスの供給パイプ等から混入するＮｉやＦｅ等で金属汚染が発生する。従来は、特にこのようなトレンチ形成時に混入してしまった不純物をゲッタリングするための提案もいくつかなされており、例えば、トレンチ形成後にその側壁にポリシリコン層を形成しこれに素子形成領域内の不純物をゲッタリングするようにした提案がある（特許文献５参照）。
【０００８】
また、トレンチ形成前にＳＯＩ層に含まれる不純物をゲッタリングする方法として、ＳＯＩ層表面を、後にデバイスが形成されるデバイス形成領域と素子分離が形成される絶縁領域とに分け、デバイス形成領域をマスクした上で全面にポリシリコン層を形成し、それにより絶縁領域をそのポリシリコン層に接触させてその部分からＳＯＩ層内の不純物をゲッタリングし、ポリシリコン層の除去後、絶縁領域に素子分離を形成するようにした提案もある（特許文献６、非特許文献４参照）。
【０００９】
また、Ｓｉウェハのゲッタリング方法に関し、所定の組成比のシリコンゲルマニウム（Ｓｉ1-xＧｅx）単結晶層とＳｉ単結晶層の界面に生じる格子不整合欠陥に不純物をゲッタリングする方法も提案されている（特許文献７参照）。
【特許文献１】特開平９−２９３８４５号公報
【特許文献２】特開２００２−１３４７２１号公報
【特許文献３】特開２００１−１２７２７４号公報
【特許文献４】特開平１０−２２２８９号公報
【特許文献５】特開平１０−３２１７１６号公報
【特許文献６】特開２００４−１７２３６２号公報
【特許文献７】特許第３３５１８０１号公報
【非特許文献１】2002 IEEE International SOI Conference, 10/02, p.64-65
【非特許文献２】Fifth International Symposium on Semiconductor Wafer Bonding: Science, Technology and Applications., The Fall Meeting of the Electrochemical Society, Hawaii, USA, October
【非特許文献３】IEEE TRANSACTION ON ELECTRON DEVICE, May 1995, Vol. 42, No. 5, p. 876-882
【非特許文献４】Electrochemical and Solid-State Letters, 2004, Vol. 7, No. ９, p. G192-G194
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、ＳＯＩウェハやＳｉウェハに含まれる不純物を除去するための従来の方法には次のような問題点がある。
まず、ゲッタリング層をＢＯＸ層の下側、すなわち支持基板側ウェハに形成した場合には、ＳＯＩ層内に含まれる不純物のうち、ＳｉＯ2膜中の拡散係数が比較的大きいＣｕ等の不純物については一定のゲッタリング効果が得られるが、ＳｉＯ2膜中の拡散係数が比較的小さいＮｉやＦｅ等の不純物のゲッタリング効果は小さい。
【００１１】
また、活性層側ウェハのＢＯＸ層との貼り合わせ面に機械的ダメージを与えてゲッタリング層を形成する場合には、活性層側ウェハにダメージが加えられることでＢＯＸ層との境界面が荒れ、貼り合わせに支障をきたす恐れがある。さらに、ＳＯＩ層全体を活性領域として使用する場合には、デバイスが高電圧でバイアスされたときにダメージを与えた部分でリーク電流が発生しやすく、所望の耐圧が確保できなくなるといった不具合も生じ得る。この点は、ＳＯＩ層とＢＯＸ層の間にポリシリコン層を挟んだ構造でも同様である。
【００１２】
また、Ａｓ等を活性層側ウェハにイオン注入してゲッタリング層を形成する場合には、例えばＡｓのドーズ量を１×１０15ｃｍ-2以上にすれば、トレンチ分離されていないＳＯＩウェハについてはゲート酸化膜のＴＺＤＢ特性やＴＤＤＢ特性をバルクウェハと同等レベルにすることが可能である。しかし、トレンチ分離されているＳＯＩウェハでは、そのようなドーズ量であっても、ＴＤＤＢ特性がバルクウェハのそれに比べるとまだ不十分なレベルである。さらに、Ａｓのドーズ量が５×１０15ｃｍ-2以上になると、貼り合わせの過程でその注入面にＡｓが析出して荒れが生じ、貼り合わせに支障をきたす場合がある。さらに、高ドーズ量のイオン注入を行うと、イオン注入を行わずに貼り合わせによって形成する通常のＳＯＩウェハに比べ、コストが場合によっては６割程度も高くなってしまう。
【００１３】
また、ＳＯＩウェハのＳＯＩ層上に薄い酸化膜を介してポリシリコン層を形成しそこに不純物をゲッタリングする場合には、ＮｉやＦｅのＳｉＯ2膜中での拡散係数は温度にも依存するが１０-15ｃｍ2／ｓｅｃ〜１０-16ｃｍ2／ｓｅｃ程度のオーダーと極めて小さいため、一定のゲッタリング効果を得るためにはＳｉＯ2膜を非常に薄く、例えば膜厚５ｎｍ以下に制御しなければならなくなる。
【００１４】
また、トレンチ形成時に混入した不純物をゲッタリングする方法のうち、トレンチ形成後にその側壁にポリシリコン層を形成してそこに不純物をゲッタリングする方法の場合には、ポリシリコン層がデバイス構造内に残り、一旦ゲッタリングした不純物の一部が後の高温プロセスによって再び放出されてしまうことが起こり得る。この方法は、ゲート酸化膜のＴＺＤＢ特性については一定の効果を示すが、ＴＤＤＢ特性については十分な効果は期待できない。
【００１５】
また、トレンチ形成前に、後に素子分離が形成されるＳＯＩ層上の領域にポリシリコン層を形成してそこから不純物をゲッタリングし、その後ポリシリコン層の除去と素子分離の形成を行う方法の場合、チップの素子分離にはその面積に限りがあるため、自ずと得られるゲッタリング効果にも限界が生じる。さらに、ポリシリコン層を除去する際には、ＳＯＩ層に対するエッチング選択性がないため、プロセスの制御が難しい。
【００１６】
また、Ｓｉウェハのゲッタリング方法としてＳｉ1-xＧｅx単結晶層とＳｉ単結晶層の格子不整合欠陥を利用して不純物をゲッタリングする方法が提案されているが、この方法によって得られるゲッタリング効果は、ポリシリコン層をゲッタリング層に用いる方法と比べても必ずしも高いとは言えない。さらに、この方法では、Ｓｉ1-xＧｅx単結晶層を形成するためにＳｉエピタキシャル層の形成に近い高温条件の処理が必要になり、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法で形成可能なポリシリコン層をゲッタリング層に用いる場合に比べ、遥かに生産性が低い。
【００１７】
本発明は以上のような点に鑑みてなされたものであり、半導体ウェハに含まれる不純物を効果的に除去することのできる半導体ウェハの不純物除去方法を提供することを目的とする。また、本発明は、そのような方法を用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明では上記問題を解決するために、半導体ウェハに含まれる不純物を除去する半導体ウェハの不純物除去方法において、前記半導体ウェハ上にＳｉ1-xＧｅx多結晶層を形成し、熱処理によって前記不純物を前記Ｓｉ1-xＧｅx多結晶層にゲッタリングし、前記不純物がゲッタリングされた前記Ｓｉ1-xＧｅx多結晶層を除去する、ことを特徴とする半導体ウェハの不純物除去方法が提供される。
【００１９】
このような半導体ウェハの不純物除去方法によれば、半導体ウェハ上に形成されたＳｉ1-xＧｅx多結晶層に不純物がゲッタリングされ、その後、そのＳｉ1-xＧｅx多結晶層は除去される。Ｓｉ1-xＧｅx多結晶は、例えば従来ゲッタリング層として広く利用されてきたポリシリコン層と同様、ＬＰＣＶＤ法等の方法を用いて形成可能であり、半導体ウェハ内の不純物はそのＳｉ1-xＧｅx多結晶層に熱処理によってゲッタリングされる。また、Ｓｉ1-xＧｅx多結晶は、Ｓｉに対して高いエッチング選択性を有しており、不純物ゲッタリング後のＳｉ1-xＧｅx多結晶層は、例えばエッチングにより、精度良く半導体ウェハから除去される。
【００２０】
また、本発明では上記問題を解決するために、半導体装置の製造方法において、半導体ウェハ上にＳｉ1-xＧｅx多結晶層を形成する工程と、前記半導体ウェハに含まれる不純物を熱処理によって前記Ｓｉ1-xＧｅx多結晶層にゲッタリングする工程と、前記不純物がゲッタリングされた前記Ｓｉ1-xＧｅx多結晶層を除去する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００２１】
このような半導体装置の製造方法によれば、半導体装置に用いる半導体ウェハ上にＳｉ1-xＧｅx多結晶層を形成し、そこに不純物を熱処理によってゲッタリングし、その後、そのＳｉ1-xＧｅx多結晶層を除去する。これにより、半導体装置の高品質化、高性能化が図られる。また、Ｓｉ1-xＧｅx多結晶層は、例えばポリシリコン層と同様、ＬＰＣＶＤ法等の方法を用いて形成可能であるため、半導体装置の製造に当たり従来のＳｉプロセスを大きく変更することを要しない。
【発明の効果】
【００２２】
本発明では、半導体装置に用いる半導体ウェハ上にＳｉ1-xＧｅx多結晶層を形成し、そこに不純物を熱処理によってゲッタリングし、その後、そのＳｉ1-xＧｅx多結晶層を除去するようにした。これにより、半導体ウェハから効果的に不純物を除去することができる。
【００２３】
また、このような方法を用いて半導体装置を形成すれば、その半導体ウェハから効果的に不純物が除去されることで、ゲート酸化膜のＴＺＤＢ特性やＴＤＤＢ特性を向上させることができ、半導体装置の高品質化、高性能化を図ることができる。
【００２４】
また、ゲッタリング層として用いるＳｉ1-xＧｅx多結晶層は、ＬＰＣＶＤ法等の方法を用いて形成可能であり、半導体ウェハから不純物が効果的に除去された半導体装置を従来のＳｉプロセスを大きく変更することなく製造することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を、ＳＯＩウェハを例に、図面を参照して詳細に説明する。
はじめに、ＳＯＩウェハに含まれる不純物の除去方法について説明する。
図１から図４はＳＯＩウェハからの不純物除去方法を説明する図であって、図１はＳＯＩウェハ形成工程の要部断面模式図、図２はゲッタリング層形成工程の要部断面模式図、図３はゲッタリング工程の要部断面模式図、図４はゲッタリング層除去工程の要部断面模式図である。
【００２６】
まず、図１に示すような支持基板１、ＢＯＸ層２、ＳＯＩ層３の積層構造を有するＳＯＩウェハを準備する。支持基板１およびＳＯＩ層３としてはＳｉウェハを用いることができ、ＢＯＸ層２としてはＳｉＯ2膜を用いることができる。ＳＯＩウェハは、従来公知の方法を用いて形成することができ、例えば、支持基板１となるＳｉウェハの表面に熱酸化等でＢＯＸ層２となるＳｉＯ2膜を形成し、これにＳＯＩ層３となるＳｉウェハをＢＯＸ層２に貼り合わせることにより形成することができる。
【００２７】
次いで、このようにして形成されたＳＯＩウェハのＳＯＩ層３上の全面に、図２に示すように、そこに含まれる不純物を除去するためのゲッタリング層として、ここではＳｉ1-xＧｅx多結晶層４を形成する。この場合、Ｓｉ1-xＧｅx多結晶層４の粒界が不純物のゲッタリングサイトとして機能する。また、Ｓｉ1-xＧｅx多結晶層４は、Ｓｉプロセスと完全な適合性を有するプロセスで形成可能である。
【００２８】
Ｓｉ1-xＧｅx多結晶層４は、モノシラン（ＳｉＨ4）とモノゲルマン（ＧｅＨ4）をソースガスとするＬＰＣＶＤ法で形成することができる。例えば、温度約６２５℃、圧力約１００ｍＴｏｒｒ〜約２００ｍＴｏｒｒ（１ｍＴｏｒｒ=１３３．３２ｍＰａ）の条件で、膜厚約１００ｎｍ〜約５００ｎｍのＳｉ1-xＧｅx多結晶層４をＳＯＩ層３上に形成する。Ｓｉ1-xＧｅx多結晶層４のＧｅ組成比ｘは、０＜ｘ＜１の範囲で任意に設定可能であるが、ここでは０＜ｘ＜０．５の範囲とする。Ｇｅ組成比ｘは、後述のように主にＳｉ1-xＧｅx多結晶層４を除去する際の条件に応じて決定され、形成時のＧｅＨ4ガス流量を調節することによって制御することができる。
【００２９】
このようにしてＳｉ1-xＧｅx多結晶層４を形成した後は、ＳＯＩ層３に含まれている不純物をゲッタリングするための熱処理を行う。熱処理は、例えば、不活性ガス雰囲気中、温度約９００℃、時間３０分の条件で行うことができる。このとき、例えば、ＳＯＩ層３内におけるＦｅの熱拡散の平均距離は、Ｆｅの拡散係数を２×１０-7ｃｍ2／ｓｅｃとすると、およそ５００μｍとなる。
【００３０】
ＳＯＩ層３に含まれる不純物は、所定条件の熱処理によってＳｉ1-xＧｅx多結晶層４へ拡散し、主に、ゲッタリングサイトとして機能する粒界の部分にトラップされる。これにより、図３に示すように、不純物がゲッタリングされたＳＯＩ層３ａが得られる。
【００３１】
不純物のゲッタリング後は、Ｓｉ1-xＧｅx多結晶層４を除去する。このＳｉ1-xＧｅx多結晶層４の除去は、ＳＯＩ層３ａに対する十分な選択性を有するドライエッチングまたはウェットエッチングで行う。
【００３２】
Ｓｉ1-xＧｅx多結晶層４の除去をドライエッチングで行う場合には、例えば、ＳＯＩ層３ａに対するプラズマダメージの小さいＣＤＥ（Chemical Dry Etching）法を用いることができる。例えば、テトラフルオロカーボン（ＣＦ4）と酸素（Ｏ2）のプラズマを用いることにより、Ｇｅ組成比ｘが０．３であるＳｉ0.7Ｇｅ0.3多結晶層をエッチングレート約４５０ｎｍ／ｍｉｎ、ＳＯＩ層３ａに対する選択比約１０でエッチング可能である。
【００３３】
また、Ｓｉ1-xＧｅx多結晶層４の除去をウェットエッチングで行う場合には、例えば、７０％電子グレード硝酸（ＨＮＯ3）、脱イオン化水、５％希フッ酸（ＨＦ）を体積比３５：２０：１０で混合したエッチング液を用いると、Ｓｉ0.7Ｇｅ0.3多結晶層をエッチングレート約４１ｎｍ／ｍｉｎ、ＳＯＩ層３ａに対する選択比約１００でエッチングすることができる。また、脱イオン化水に代えて９９．９％酢酸（ＣＨ3ＣＯＯＨ）を用い、脱イオン化水のときと同じ体積比（３５：２０：１０）で混合したエッチング液を用いると、Ｓｉ0.7Ｇｅ0.3多結晶層をエッチングレート約７０ｎｍ／ｍｉｎ、ＳＯＩ層３ａに対する選択比１００以上でエッチング可能である。
【００３４】
Ｓｉ−Ｓｉ結合、Ｓｉ−Ｇｅ結合、Ｇｅ−Ｇｅ結合の分解エネルギーはそれぞれ、３２７ｋＪ／ｍｏｌ、３０１ｋＪ／ｍｏｌ、２６４ｋＪ／ｍｏｌである。このように各結合の分解エネルギー間に比較的大きな差があることで上記のような高選択比を得ることができる。また、Ｇｅ組成比ｘが高いほどエッチングレートが大きくなると言うことができる。したがって、ゲッタリング層としてＳｉ1-xＧｅx多結晶層４を形成する際には、これを除去するときのエッチング方式やエッチングレートを考慮してＧｅ組成比ｘを決定すればよい。
【００３５】
以上述べたように、この不純物除去方法では、ＳＯＩウェハのＳＯＩ層３上の全面にＳｉ1-xＧｅx多結晶層４を形成し、ＳＯＩウェハを熱処理することによってＳＯＩ層３内の不純物をゲッタリングし、最終的には高選択比のエッチング法を用いてＳＯＩウェハからＳｉ1-xＧｅx多結晶層４を除去する。この方法によれば、ＳＯＩ層３の全面にＳｉ1-xＧｅx多結晶層４を形成するので、ＳＯＩ層３内から効果的に不純物をゲッタリングすることができる。
【００３６】
さらに、ゲッタリング層としてＳＯＩ層３上に形成するＳｉ1-xＧｅx多結晶層４は、従来用いられてきたポリシリコン層の形成と同じくＬＰＣＶＤ法で形成することができる。そのため、Ｓｉ1-xＧｅx多結晶層４を形成する際に、Ｓｉ1-xＧｅx単結晶層をエピタキシャル法で形成するときのような高温条件が不要であり、ＳＯＩウェハおよびＳＯＩウェハを用いた半導体装置の生産性が向上する。
【００３７】
さらにまた、Ｓｉ1-xＧｅx多結晶層４は、一旦ＳＯＩ層３上に形成した場合でも、その後それをエッチングする際に適当な方法を用いることで下地のＳｉ層（ＳＯＩ層３ａ）に対するエッチング選択性が確保されるため、これを精度良く除去することができる。
【００３８】
このように、上記不純物除去方法により、不純物の含有量が極めて少ない高品質のＳＯＩウェハを効率的に形成することが可能になる。また、このようにして形成されるＳＯＩウェハを用いることにより、高品質・高性能の半導体装置が実現可能になる。
【００３９】
なお、ここではＳＯＩウェハのＳＯＩ層３側の面にのみゲッタリング層を形成するようにしたが、ＳＯＩ層３側、支持基板１側の両方の面にゲッタリング層を形成するようにしてもよい。それにより、ＳＯＩ層３からＢＯＸ層２を突き抜けて支持基板１側に拡散した不純物も効果的にゲッタリングすることができる。
【００４０】
また、上記不純物除去方法は、厚膜ＳＯＩウェハ、薄膜ＳＯＩウェハのいずれにも適用可能である。また、ＳＯＩウェハのほか、Ｓｉウェハ等その他の半導体ウェハにも同様に適用可能である。ただし、適用される半導体ウェハは、形成するゲッタリング層と適当なエッチング選択性を有していることを要する。
【００４１】
以下、上記不純物除去方法の半導体装置製造への適用例について説明する。
図５から図９は半導体装置の製造方法の一例の説明図であって、図５は酸化膜形成工程の要部断面模式図、図６はトレンチ形成工程の要部断面模式図、図７はゲッタリング層形成工程の要部断面模式図、図８はゲッタリング層除去工程の要部断面模式図、図９はトレンチ埋め込み工程の要部断面模式図である。
【００４２】
ここでは、ｐ型のＳｉウェハからなる支持基板１０、ＳｉＯ2膜からなるＢＯＸ層１１、ｎ型のＳｉウェハからなるＳＯＩ層１２が積層された構成のＳＯＩウェハを用い、まず、図５に示すように、ＳＯＩ層１２上の全面にＳｉＯ2の酸化膜１３を形成する。酸化膜１３は、ＳＯＩ層１２表面を熱酸化して、あるいはＳＯＩ層１２表面にＣＶＤ法でＳｉＯ2膜を堆積して、形成する。
【００４３】
続いて、フォトリソグラフィ法を用いて酸化膜１３のパターニングを行い、異方性ドライエッチングによってトレンチエッチング用のマスクパターンを形成する。そして、異方性ドライエッチングでＳＯＩ層１２のマスク開口部分のエッチングを行い、図６に示すように、ＳＯＩウェハ内の所定の位置にＳＯＩ層１２を貫通するトレンチ１４を形成する。トレンチ１４の形成後は、酸化膜１３のマスクをＳＯＩウェハ上に残したまま、ＨＦ等を用いてトレンチ１４を洗浄する。
【００４４】
次いで、図７に示すように、トレンチ１４を形成したＳＯＩウェハの全面に、ＬＰＣＶＤ法を用い、ゲッタリング層としてＳｉ1-xＧｅx多結晶層１５を形成する。Ｓｉ1-xＧｅx多結晶層１５は、ここではそのＧｅ組成比ｘが０＜ｘ＜０．５で、膜厚約１００ｎｍ〜約５００ｎｍで形成する。また、このとき、Ｓｉ1-xＧｅx多結晶層１５は、トレンチ１４表面と酸化膜１３上に形成され、ＳＯＩ層１２とはトレンチ１４の側壁部分でのみ接触するように形成される。
【００４５】
そして、熱処理を行い、ＳＯＩ層１２内に含まれる不純物をゲッタリングする。熱処理は、例えば、不活性ガス雰囲気中、温度約９００℃、時間３０分の条件で行う。ＳＯＩ層１２内に含まれている不純物は、この熱処理によってトレンチ１４の側壁部分に形成されているＳｉ1-xＧｅx多結晶層１５まで拡散すると主にその粒界にトラップされ、それによりＳＯＩ層１２から不純物がゲッタリングされる。
【００４６】
その後は、図８に示すように、不純物がゲッタリングされたＳＯＩ層１２ａに対して十分な選択性を有するドライエッチングまたはウェットエッチングでＳｉ1-xＧｅx多結晶層１５および酸化膜１３を除去し、トレンチ分離の基本構造を形成する。
【００４７】
次いで、熱酸化して、あるいは熱酸化とＣＶＤ法によるＳｉＯ2膜の堆積を組み合わせて、ＳＯＩウェハの全面に酸化膜１６を形成する。さらに、このＳＯＩウェハの全面にトレンチ埋め込み用のポリシリコン層１７を堆積し、酸化膜１６およびポリシリコン層１７をエッチバックする。そして、その上にＳｉＯ2膜を堆積して、あるいはポリシリコン層の堆積後それを熱酸化して、キャップ酸化膜１８を形成する。ここまでの工程により、トレンチ分離プロセスが完了する。以降は、従来公知の方法に従い、トレンチ分離された各活性領域に素子を形成して所望の半導体装置を構成する。
【００４８】
この半導体装置の製造方法では、Ｓｉ1-xＧｅx多結晶層１５を、ＳＯＩ層１２へのトレンチ１４の形成直後で何らかの高温処理が行われる前に、形成するようにしている。そのため、トレンチエッチングの際に金属の不純物が混入した場合であっても、その金属の熱拡散の平均距離よりもトレンチ１４間の最大距離が小さい限り、その不純物を効果的にゲッタリングすることが可能である。また、同様に、トレンチエッチング前からＳＯＩ層１２に含まれていた不純物についても、効果的にゲッタリングすることが可能である。
【００４９】
上記の半導体装置の製造方法では、トレンチエッチング用マスクとして用いた酸化膜１３を残したままその後のＳｉ1-xＧｅx多結晶層１５の形成を行うようにしたが、酸化膜１３を除去した後にＳｉ1-xＧｅx多結晶層１５の形成を行うようにしてもよい。以下、その方法を、上記図５、図８、図９、および次の図１０、図１１を参照して説明する。
【００５０】
図１０は半導体装置の製造方法の別の例におけるトレンチ形成工程の要部断面模式図、図１１は半導体装置の製造方法の別の例におけるゲッタリング層形成工程の要部断面模式図である。ただし、図１０および図１１では、図６および図７に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５１】
この半導体装置の製造方法では、まず、上記図５に示したようにＳＯＩ層１２上の全面に酸化膜１３を形成する。そして、その酸化膜１３をパターニングしてトレンチエッチング用マスクを形成し、図１０に示すように、ＳＯＩ層１２を貫通するトレンチ１４を形成し、ＨＦ等を用いて洗浄した後、さらに、ＢＯＸ層１１を残すようにしてウェットエッチングにより酸化膜１３を除去する。ウェットエッチング後、ＳＯＩウェハは洗浄する。
【００５２】
次いで、図１１に示すように、トレンチ１４形成後のＳＯＩウェハの全面に、ＬＰＣＶＤ法を用いてＳｉ1-xＧｅx多結晶層１５を形成する。このとき、Ｓｉ1-xＧｅx多結晶層１５は、トレンチ１４の側壁部分のほか、トレンチ１４以外の部分でもＳＯＩ層１２と接触する。なお、Ｓｉ1-xＧｅx多結晶層１５は、上記同様、Ｇｅ組成比ｘを０＜ｘ＜０．５の範囲とし、膜厚約１００ｎｍ〜約５００ｎｍで形成する。
【００５３】
そして、例えば、不活性ガス雰囲気中、温度約９００℃、時間３０分の条件で熱処理を行い、ＳＯＩ層１２内に含まれる不純物をゲッタリングする。ＳＯＩ層１２内に含まれている不純物は、この熱処理によってトレンチ１４の側壁部分を含む全面に形成されているＳｉ1-xＧｅx多結晶層１５まで拡散すると主にその粒界にトラップされ、それによりＳＯＩ層１２から不純物がゲッタリングされる。
【００５４】
その後は、不純物がゲッタリングされたＳＯＩ層１２ａに対して十分な選択性を有するドライエッチングまたはウェットエッチングでＳｉ1-xＧｅx多結晶層１５を除去し、図８に示したようなトレンチ分離の基本構造を形成する。以降は、上記同様、図９に示したように酸化膜１６、ポリシリコン層１７、キャップ酸化膜１８を形成し、さらに、従来公知の方法に従って半導体装置を構成する。
【００５５】
このような半導体装置の製造方法によれば、トレンチ１４の側壁部分を含むＳＯＩ層１２の全面にＳｉ1-xＧｅx多結晶層１５が形成され、ＳＯＩ層１２とＳｉ1-xＧｅx多結晶層１５との接触面積が増加するため、いっそう効果的に不純物をゲッタリングすることが可能になる。
【００５６】
以上説明したように、不純物が含まれるＳｉ層と接触するようにＳｉ1-xＧｅx多結晶層を形成し、その後熱処理を行うことで、その不純物がＳｉ1-xＧｅx多結晶層にゲッタリングされる。そして、不純物ゲッタリング後のＳｉ1-xＧｅx多結晶層は、適当なエッチング方法を用いて選択的に除去する。このような方法を用いることにより、ＳｉウェハやＳＯＩウェハ等から効果的に不純物を除去することができる。
【００５７】
また、ＳｉウェハやＳＯＩウェハ等にトレンチを形成する場合には、そのトレンチの形成後、少なくともそのトレンチ１４の側壁部分が含まれる領域上に、Ｓｉ1-xＧｅx多結晶層を形成して熱処理を行うことで、ＳｉウェハやＳＯＩウェハ等から効果的に不純物を除去することができる。したがって、このようにして形成されるＳｉウェハやＳＯＩウェハ等を用いることにより、高品質・高性能の半導体装置を実現することが可能になる。
【図面の簡単な説明】
【００５８】
【図１】ＳＯＩウェハ形成工程の要部断面模式図である。
【図２】ゲッタリング層形成工程の要部断面模式図である。
【図３】ゲッタリング工程の要部断面模式図である。
【図４】ゲッタリング層除去工程の要部断面模式図である。
【図５】酸化膜形成工程の要部断面模式図である。
【図６】トレンチ形成工程の要部断面模式図である。
【図７】ゲッタリング層形成工程の要部断面模式図である。
【図８】ゲッタリング層除去工程の要部断面模式図である。
【図９】トレンチ埋め込み工程の要部断面模式図である。
【図１０】半導体装置の製造方法の別の例におけるトレンチ形成工程の要部断面模式図である。
【図１１】半導体装置の製造方法の別の例におけるゲッタリング層形成工程の要部断面模式図である。
【符号の説明】
【００５９】
１，１０  支持基板
２，１１  ＢＯＸ層
３，３ａ，１２，１２ａ  ＳＯＩ層
４，１５  Ｓｉ1-xＧｅx多結晶層
１３，１６  酸化膜
１４  トレンチ
１７  ポリシリコン層
１８  キャップ酸化膜
【図１】
2006332221.tif 000003
【図２】
2006332221.tif 000004
【図３】
2006332221.tif 000005
【図４】
2006332221.tif 000006
【図５】
2006332221.tif 000007
【図６】
2006332221.tif 000008
【図７】
2006332221.tif 000009
【図８】
2006332221.tif 000010
【図９】
2006332221.tif 000011
【図１０】
2006332221.tif 000012
【図１１】
2006332221.tif 000013