(57)【要約】【課題】  駆動トランジスタのしきい電圧を補償することができる画素回路を含む発光表示装置を提供する。【解決手段】  発光表示装置の画素回路において，キャパシタは，一方の電極が第１トランジスタのゲートに接続されている。第１スイッチング素子は，第１制御信号の第１レベルに応答して駆動トランジスタをダイオード接続状態とする。第２スイッチング素子は，第２制御信号の第２レベルに応答して駆動トランジスタの第１主電極から出力された電流を発光素子に供給する。発光素子は，第２スイッチング素子からの電流に対応して発光する。第１スイッチング素子がオンした状態で，第１期間，第２スイッチング素子がオンし，第１期間の後で第２スイッチング素子がオフする。第１スイッチング素子がオフした状態で第２スイッチング素子がオンする。第１期間は０．０５μｓより長く２．５μｓより短いことが好ましい。【選択図】  図５
2006011428.tif 000002
【特許請求の範囲】
【請求項１】
選択信号を伝達する複数の走査線，データ信号を伝達する複数のデータ線，および前記走査線と前記データ線に各々接続される複数の画素回路を含む発光表示装置であって，
前記各画素回路は，
第１トランジスタと；
一方の電極が前記第１トランジスタのゲートに接続される第１キャパシタと；
前記第１トランジスタのゲートと前記第１トランジスタの第１主電極との間に電気的に接続され，第１制御信号の第１レベルに応答してオンして前記第１トランジスタをダイオード接続状態とする第１スイッチング素子と；
入力される電流に対応する輝度で発光する発光素子と；
第２制御信号の第２レベルに応答してオンし，前記第１トランジスタの第１主電極から出力された電流を前記発光素子に伝達する第２スイッチング素子と；
を含み，
前記第１スイッチング素子がオンした状態で，第１期間，前記第２スイッチング素子がオンした状態を維持し，前記第１期間の経過後に前記第２スイッチング素子がオフし，その後前記第１スイッチング素子がオフしてから前記第２スイッチング素子がオンすることを特徴とする，発光表示装置。
【請求項２】
前記第１期間は，０．０５μｓより長時間であることを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
前記第１期間は，２．５μｓより短時間であることを特徴とする，請求項１に記載の発光表示装置。
【請求項４】
さらに，前記画素回路は，
前記選択信号の第３レベルに応答してオンし，前記データ信号を前記第１キャパシタの他方の電極に伝達する第３スイッチング素子と；
一方の電極が第１電源線に電気的に接続され，他方の電極が前記第１キャパシタの他方の電極に接続される第２キャパシタと；
第３制御信号の第４レベルに応答してオンし，前記第２キャパシタに並列的に接続される第４スイッチング素子と；
を含むことを特徴とする，請求項２または３に記載の発光表示装置。
【請求項５】
前記第１制御信号は，前記選択信号の以前に入力される直前選択信号であり，
前記第１レベルは，前記第３レベルと論理的に同一のレベルであることを特徴とする，請求項４に記載の発光表示装置。
【請求項６】
前記第３制御信号は，前記第１制御信号と同一の信号であり，
前記第４レベルは，前記第１レベルと論理的に同一のレベルであることを特徴とする，請求項４に記載の発光表示装置。
【請求項７】
前記第１スイッチング素子および第４スイッチング素子がオフ状態であり，前記第３スイッチング素子がオフ状態のときに，前記第２スイッチング素子がオンすることを特徴とする，請求項６に記載の発光表示装置。
【請求項８】
前記第３レベルの前記直前選択信号が入力された第２期間の後で，前記第３レベルの選択信号が入力されることを特徴とする，請求項６に記載の発光表示装置。
【請求項９】
さらに，前記各画素回路は，
前記選択信号の第３レベルに応答してオンし，前記データ信号を前記第１トランジスタの第２主電極に伝達する第３スイッチング素子と；
前記第４制御信号の第５レベルに応答してオンし，前記第３スイッチング素子を通じて伝達された前記データ信号を前記第１キャパシタの他方の電極に伝達する第４スイッチング素子と；
を含むことを特徴とする，請求項２または３に記載の発光表示装置。
【請求項１０】
前記第１制御信号と第４制御信号のうち少なくとも一方は前記選択信号であることを特徴とする，請求項９に記載の発光表示装置。
【請求項１１】
さらに，前記各画素回路は，
前記選択信号の第３レベルに応答してオンし，前記データ信号を前記第１キャパシタの他方の電極に伝達する第３スイッチング素子と；
一方の電極が第１電源線に電気的に接続され，他方の電極が前記第１キャパシタの一方の電極に接続される第２キャパシタと；
を含むことを特徴とする，請求項２または３に記載の発光表示装置。
【請求項１２】
第１電極が第１電源に接続されるキャパシタ，前記キャパシタの第２電極にゲートが接続される駆動トランジスタ，前記駆動トランジスタからの電流に基づいて発光する発光素子を含む発光表示装置を駆動する方法であって，
ａ）前記駆動トランジスタをダイオード形態で接続した状態で，前記駆動トランジスタからの電流を前記発光素子に伝達する段階と；
ｂ）前記発光素子と前記駆動トランジスタの電気的な接続が切れる段階と；
ｃ）前記第１電源を前記駆動トランジスタのソースに接続した状態で，駆動トランジスタからの電流を前記発光素子に伝達する段階と；
を含み，
前記ａ）段階は，少なくとも０．０５μｓより長時間行われることを特徴とする，発光表示装置の駆動方法。
【請求項１３】
前記ａ）段階は，２．５μｓより短時間で行われることを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【請求項１４】
さらに，前記ｂ）段階と前記ｃ）段階との間に，データ信号を前記キャパシタに伝達する段階を含むことを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【請求項１５】
さらに，前記ｂ）段階の中に，データ信号を前記キャパシタに伝達する段階を含むことを特徴とする，請求項１２に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，発光表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
有機物質の電界発光を利用した有機ＥＬ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置は，マトリックス形態に配列されたＮ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して映像を表現する発光表示装置の一種である。
【０００３】
有機発光セルは，ダイオード特性を有するために，有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｓｓｉｏｎ  Ｄｉｏｄｅ）とも呼ばれ，アノード（材質：インジウム錫酸化物ＩＴＯ），有機薄膜，カソード（材質：金属）の構造を有している。有機薄膜は，電子と正孔を釣り合わせて発光効率を向上させるために，発光層（ＥＭＬ：Ｅｍｉｔｔｉｎｇ  Ｌａｙｅｒ），電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ），および正孔輸送層（ＨＴＬ：Ｈｏｌｅ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）を含んだ多層構造からなり，また，別途の電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｎｇ  Ｌａｙｅｒ）と正孔注入層（ＨＩＬ：Ｈｏｌｅ  Ｉｎｊｅｃｔｉｎｇ  Ｌａｙｅｒ）を含んでいる。このような有機発光セルがＮ×Ｍ個のマトリックス形態に配列されて有機ＥＬ表示パネルが形成される。
【０００４】
このように構成された有機発光セルを駆動する方式には，単純マトリックス方式と，薄膜トランジスタ（ＴＦＴ）またはＭＯＳＦＥＴを利用したアクティブ駆動方式とがある。単純マトリックス方式では，正極駆動線と負極駆動線を直交するように形成し，ラインを選択して有機発光セルを駆動する。これに対し，アクティブ駆動方式では，薄膜トランジスタを各ＩＴＯ画素電極に接続させ，薄膜トランジスタのゲートに接続されたキャパシタ容量に維持されている電圧に応じて有機発光セルを駆動する。
【０００５】
図１は，従来のアクティブ駆動方式の画素回路図（等価回路図）である。
【０００６】
図１に示したように，画素回路は，ＯＬＥＤ素子，２個のトランジスタＳＭ，ＤＭ，およびキャパシタＣｓｔを含む。トランジスタＳＭ，ＤＭは，ｐチャネル型ＭＯＳトランジスタで形成される。
【０００７】
スイッチングトランジスタＳＭは，ゲート電極が走査線Ｓｎに接続され，ソース電極がデータ線Ｄｍに接続され，ドレイン電極がキャパシタＣｓｔの一端と駆動トランジスタＤＭのゲート電極に接続される。キャパシタＣｓｔの他端は電源電圧ＶＤＤの供給ラインに接続される。駆動トランジスタＤＭは，ソース電極が電源電圧ＶＤＤの供給ラインに接続され，ドレイン電極がＯＬＥＤ素子の画素電極に接続される。ＯＬＥＤ素子は，カソードが電源電圧ＶＳＳ（基準電圧）の供給ラインに接続されており，駆動トランジスタＤＭを通じて供給される電流に応じて発光する。ここで，ＯＬＥＤ素子のカソードに印加される電源電圧ＶＳＳは，電源電圧ＶＤＤより低いレベルであり，例えば，接地電圧が用いられる。
【０００８】
このような画素回路の動作について説明する。まず，走査線Ｓｎに選択信号が印加されてスイッチングトランジスタＳＭがオンすると，データ電圧（データ信号）がキャパシタＣｓｔの一端と駆動トランジスタＤＭのゲート電極に伝達される。したがって，キャパシタＣｓｔによって駆動トランジスタＤＭのゲート−ソース電圧ＶＧＳが一定の期間維持される。そして，駆動トランジスタＤＭは，ゲート−ソース電圧ＶＧＳに対応する電流ＩＯＬＥＤをＯＬＥＤ素子の画素電極に印加する。これによってＯＬＥＤ素子が発光する。このとき，ＯＬＥＤ素子に流れる電流ＩＯＬＥＤは数式１の通りである。
【０００９】
【数１】
2006011428.tif 000003
【００１０】
数式１のように，駆動トランジスタＤＭのゲート電極に高いデータ電圧ＶＤＡＴＡが伝達されると，駆動トランジスタＤＭのゲート−ソース電圧ＶＧＳが低くなって小さな電流ＩＯＬＥＤが画素電極に供給され，ＯＬＥＤ素子が弱く発光して低い階調を示す。駆動トランジスタＤＭのゲート電極に低いデータ電圧ＶＤＡＴＡが伝達されると，駆動トランジスタＤＭのゲート−ソース電圧ＶＧＳが高くなって大きな電流ＩＯＬＥＤが画素電極に供給され，ＯＬＥＤ素子が強く発光して高い階調を示す。このような従来の画素回路の各々に印加されるデータ電圧ＶＤＡＴＡのレベルは，表示される映像データ信号に基づいて決定される。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
数式１から分かるように，このような従来の画素回路では，駆動トランジスタＤＭのしきい電圧Ｖｔｈに応じて電流ＩＯＬＥＤの値がばらついてしまっていた。一般的にしきい電圧Ｖｔｈが厳密に等しくなるように各画素回路のトランジスタＤＭの形成することは困難である。このため，従来，画像データに正確に合致する映像を得られないおそれがあった。
【００１２】
本発明は，このような問題に鑑みてなされたもので，その目的は，駆動トランジスタのしきい電圧のばらつきを補償することができる画素回路を含む新規かつ改良された発光表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために，本発明の第１の観点によれば，選択信号を伝達する複数の走査線，データ信号を伝達する複数のデータ線，および走査線とデータ線に各々接続される複数の画素回路を含む発光表示装置が提供される。この発光表示装置は，各画素回路が，第１トランジスタと；一方の電極が第１トランジスタのゲートに接続される第１キャパシタと；第１トランジスタのゲートと第１トランジスタの第１主電極との間に電気的に接続され，第１制御信号の第１レベルに応答してオンして第１トランジスタをダイオード接続状態とする第１スイッチング素子と；入力される電流に対応する輝度で発光する発光素子と；第２制御信号の第２レベルに応答してオンし，第１トランジスタの第１主電極から出力された電流を発光素子に伝達する第２スイッチング素子と；を含むことを特徴としている。そして，第１スイッチング素子がオンした状態で，第１期間，第２スイッチング素子がオンした状態を維持し，第１期間の経過後に第２スイッチング素子がオフし，その後第１スイッチング素子がオフしてから第２スイッチング素子がオンする。
【００１４】
ここで，第１期間は，０．０５μｓより長時間であることが好ましい。また，第１期間は，２．５μｓより短時間であることが好ましい。
【００１５】
さらに，画素回路は，選択信号の第３レベルに応答してオンし，データ信号を第１キャパシタの他方の電極に伝達する第３スイッチング素子と；一方の電極が第１電源線に電気的に接続され，他方の電極が第１キャパシタの他方の電極に接続される第２キャパシタと；第３制御信号の第４レベルに応答してオンし，第２キャパシタに並列的に接続される第４スイッチング素子と；を含むことが好ましい。
【００１６】
第１制御信号は，選択信号の以前に入力される直前選択信号であり，第１レベルは，第３レベルと論理的に同一のレベルであることが好ましい。
【００１７】
第３制御信号を第１制御信号と実質的に同一の信号として，第４レベルを第１レベルと論理的に同一のレベルとしてもよい。
【００１８】
第１スイッチング素子および第４スイッチング素子がオフ状態であり，第３スイッチング素子がオフ状態のときに，第２スイッチング素子がオンすることが好ましい。
【００１９】
第３レベルの直前選択信号が入力された第２期間の後で，第３レベルの選択信号が入力されるようにしてもよい。
【００２０】
また，画素回路は，選択信号の第３レベルに応答してオンし，データ信号を第１トランジスタの第２主電極に伝達する第３スイッチング素子と；第４制御信号の第５レベルに応答してオンし，第３スイッチング素子を通じて伝達されたデータ信号を第１キャパシタの他方の電極に伝達する第４スイッチング素子と；をさらに含むことが好ましい。
【００２１】
第１制御信号と第４制御信号のうち少なくとも一方を選択信号と共通としてもよい。
【００２２】
また，画素回路は，選択信号の第３レベルに応答してオンし，データ信号を第１キャパシタの他方の電極に伝達する第３スイッチング素子と；一方の電極が第１電源線に電気的に接続され，他方の電極が第１キャパシタの一方の電極に接続される第２キャパシタと；をさらに含むことが好ましい。
【００２３】
上記課題を解決するために，本発明の第２の観点によれば，第１電極が第１電源に接続されるキャパシタ，キャパシタの第２電極にゲートが接続される駆動トランジスタ，駆動トランジスタからの電流に基づいて発光する発光素子を含む発光表示装置を駆動する方法が提供される。そして，この駆動方法は，駆動トランジスタをダイオード形態で接続した状態で，駆動トランジスタからの電流を発光素子に伝達するａ）段階と；発光素子と駆動トランジスタの電気的な接続が切れるｂ）段階と；第１電源を駆動トランジスタのソースに接続した状態で，駆動トランジスタからの電流を発光素子に伝達するｃ）段階と；を含むことを特徴としている。ここで，ａ）段階の所要時間は，少なくとも０．０５μｓより長いことが好ましく，さらに２．５μｓより短いことが好ましい。
【００２４】
さらに，ｂ）段階とｃ）段階との間に，データ信号をキャパシタに伝達する段階を含ませるようにしてもよい。また，ｂ）段階に，データ信号をキャパシタに伝達する段階を含ませるも好ましい。
【発明の効果】
【００２５】
本発明によれば，データ信号でプログラムが行われる直前に第１トランジスタのゲートノードが確実に初期化される。これによって，例えば，直前フレームの間のデータが高い電圧レベルであり，次のフレームの間のデータが低い電圧レベルであっても，フレーム期間内において，データ信号による安定的なプログラムが可能となる。この結果，データ信号に忠実な発光表示を得ることができる。
【発明を実施するための最良の形態】
【００２６】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２７】
図２は，本発明の実施の形態にかかるＯＬＥＤ表示装置を概略的に示す図である。
【００２８】
図２に示したように，ＯＬＥＤ表示装置は，有機ＥＬ表示パネル１００，走査駆動部２００，およびデータ駆動部３００を含む。
【００２９】
有機ＥＬ表示パネル１００は，データ線Ｄ１〜Ｄｍ，走査線Ｓ１〜Ｓｎ，および複数の画素回路１１０を含む。データ線Ｄ１〜Ｄｍは，画像信号を示すデータ信号を画素回路１１０に伝達し，走査線Ｓ１〜Ｓｎは，選択信号を画素回路１１０に伝達する。
【００３０】
走査駆動部２００は，行方向に延びている複数の走査線Ｓ１〜Ｓｎに各々選択信号を順に印加し，データ駆動部３００は，列方向に延びている複数のデータ線Ｄ１〜Ｄｍに画像信号に対応するデータ電圧を印加する。
【００３１】
ここで，走査駆動部２００とデータ駆動部３００のうち少なくとも一方を，表示パネル１００に電気的に接続し，または，表示パネル１００に接着されて電気的に接続されているテープキャリアパッケージ（ＴＣＰ：Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）にチップなどの形態で装着することが好ましい。また，走査駆動部２００とデータ駆動部３００のうち少なくとも一方を，表示パネル１００に接着されて電気的に接続される可撓性印刷回路（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはフィルムなどにチップなどの形態で装着するようにしてもよい。さらに，走査駆動部２００とデータ駆動部３００のうち少なくとも一方を，表示パネル１００のガラス基板上に直接装着するようにしてもよい。またさらに，走査駆動部２００とデータ駆動部３００のうち少なくとも一方を，ガラス基板上に走査線，データ線，および薄膜トランジスタと同一の層に形成されている駆動回路に置き換えるまたは直接装着するようにしてもよい。
【００３２】
（第１の実施の形態）
図３は，本発明の第１の実施の形態にかかるＯＬＥＤ表示装置の画素回路１１０（等価回路図）を示している。
【００３３】
以下の説明において，現在選択信号Ｓｎが印加されている走査線を現在走査線Ｓｎと称し，現在選択信号Ｓｎが印加される前に印加される直前選択信号Ｓｎ−１が印加される走査線を直前走査線Ｓｎ−１と称する。つまり，信号線とこの信号線に印加される信号には同一の符号を付する。
【００３４】
図３に示したように，画素回路１１０は，トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，キャパシタＣｓｔ，Ｃｖｔｈ，およびＯＬＥＤ素子を含む。本実施の形態においては，全てのトランジスタをｐチャネル型トランジスタで構成しているが，各トランジスタをｐチャネル型またはｎチャネル型のいずれで構成することも可能である。
【００３５】
第３スイッチング素子としてのトランジスタＭ５は，データ線Ｄｍを通じて印加されるデータ電圧Ｖｄａｔａを伝達するスイッチングトランジスタであって，そのゲートは現在走査線Ｓｎに接続されており，そのソースはデータ線Ｄｍに接続されている。したがって，トランジスタＭ５は，現在選択信号Ｓｎに応答してデータ線Ｄｍから伝達されるデータ信号をノードＢを介して第１キャパシタとしてのキャパシタＣｖｔｈの他方の電極に与える。
【００３６】
第２キャパシタとしてのキャパシタＣｓｔは，その一方の電極が電源電圧ＶＤＤの供給ラインに接続され，他方の電極がトランジスタＭ５のドレインに接続されており，トランジスタＭ５を通じて伝達されるデータ信号に対応する電圧を保存する。
【００３７】
第４スイッチング素子としてのトランジスタＭ４は，そのゲートが直前走査線Ｓｎ−１に接続され，そのソースが電源電圧ＶＤＤの供給ラインに接続され，そのドレインがトランジスタＭ５のドレインに接続されている。このようにして，トランジスタＭ４は，キャパシタＣｓｔと並列的に接続される。したがって，トランジスタＭ４は，直前走査線Ｓｎ−１からの選択信号に応答して，電源電圧ＶＤＤをノードＢを介してキャパシタＣｖｔｈの他方の電極に供給する。
【００３８】
第１トランジスタとして駆動トランジスタＭ１は，ＯＬＥＤ素子を駆動するものであって，そのソースが電源電圧ＶＤＤの供給ラインに接続され，そのドレインが第１スイッチング素子としてトランジスタＭ３のソースに接続される。
【００３９】
トランジスタＭ３は，そのゲートが直前走査線Ｓｎ−１に接続されて，論理的低レベル（以下，「Ｌレベル」という）の直前選択信号Ｓｎ−１に応じてトランジスタＭ１をダイオード接続させる。
【００４０】
キャパシタＣｖｔｈは，一方の電極がノードＡを介してトランジスタＭ１のゲートに接続され，他方の電極がノードＢを介してキャパシタＣｓｔの一方の電極に接続される。
【００４１】
第２スイッチング素子としてトランジスタＭ２は，トランジスタＭ１のドレインとＯＬＥＤ素子のアノードとの間に接続され，直前選択信号Ｓｎ−１に応答してトランジスタＭ１のドレインとＯＬＥＤ素子のアノードを開放／短絡する。
【００４２】
発光素子としてのＯＬＥＤ素子は，トランジスタＭ１からトランジスタＭ２を通じて入力される電流に対応して光を放出する。
【００４３】
図４は，第１の実施の形態にかかる画素回路１１０に印加される信号のタイミング図である。
【００４４】
まず，期間Ｄ１では，直前選択信号Ｓｎ−１はＬレベルであり，現在選択信号Ｓｎは論理的高レベル（以下，「Ｈレベル」という）である。したがって，トランジスタＭ３が導通（オン）し，トランジスタＭ１がダイオード接続状態となる。そして，トランジスタＭ１のゲート−ソース間電圧がトランジスタＭ１のしきい電圧Ｖｔｈとなるまで変化する。トランジスタＭ１のソースには電源電圧ＶＤＤが印加されているため，ノードＡ（トランジスタＭ１のゲート，キャパシタＣｖｔｈの一方の電極）に印加される電圧は，電源電圧ＶＤＤとしきい電圧Ｖｔｈの合計になる。また，この期間Ｄ１においてトランジスタＭ４が導通(オン)するため，ノードＢ（キャパシタＣｖｔｈの他の電極）には電源ＶＤＤが印加される。したがって，キャパシタＣｖｔｈに充電される電圧ＶＣＶｔｈは数式２の通りである。
【００４５】
【数２】
2006011428.tif 000004
【００４６】
数式２において，“ＶＣｖｔｈＡ”は，ノードＡ（キャパシタＣｖｔｈの一方の電極）に印加される電圧を表し，“ＶＣｖｔｈＢ”は，ノードＢ（キャパシタＣｖｔｈの他方の電極）に印加される電圧を表している。
【００４７】
また，期間Ｄ１において，発光信号ＥｎがＨレベルになり，トランジスタＭ２が遮断（オフ）する。これによって，トランジスタＭ１から出力された電流は，ＯＬＥＤ素子に供給されない。
【００４８】
次の期間Ｄ２は，画素回路１１０にデータが入力される区間である。本実施の形態においては，例えば，現在選択信号ＳｎがＬレベルに遷移し，トランジスタＭ５が導通（オン）してデータ電圧ＶｄａｔａがノードＢに印加される。また，キャパシタＣｖｔｈにはトランジスタＭ１のしきい電圧Ｖｔｈに対応する電圧が充電されているため，トランジスタＭ１のゲートには，データ電圧ＶｄａｔａとトランジスタＭ１のしきい電圧Ｖｔｈの合計に相当する電圧が印加される。トランジスタＭ１のゲート−ソース間電圧Ｖｇｓは，下記の数式３の通りである。このとき，発光信号ＥｎはＨレベルを維持しており，トランジスタＭ２は遮断（オフ）状態を保っている。したがって，トランジスタＭ１から出力された電流は，ＯＬＥＤ素子に供給されない。
【００４９】
【数３】
2006011428.tif 000005
【００５０】
続く期間Ｄ３は，各画素回路１１０にＬレベルの発光信号Ｅｎが入力される発光区間である。Ｌレベルの発光信号Ｅｎに応答してトランジスタＭ２が導通（オン）して，トランジスタＭ１のゲート−ソース電圧ＶＧＳに対応する電流ＩＯＬＥＤがＯＬＥＤ素子に供給され，ＯＬＥＤ素子が発光する。電流ＩＯＬＥＤは数式４の通りである。
【００５１】
【数４】
2006011428.tif 000006
【００５２】
ここで，“ＩＯＬＥＤ”はＯＬＥＤ素子に流れる電流を示し，“Ｖｇｓ”はトランジスタＭ１のゲート−ソース間電圧を示し，“Ｖｔｈ”はトランジスタＭ１のしきい電圧を示し，“Ｖｄａｔａ”はデータ電圧を示し，“β”は定数値を示す。数式４から分かるように，電流ＩＯＬＥＤは駆動トランジスタＭ１のしきい電圧と関係なく，データ電圧Ｖｄａｔａを電源電圧ＶＤＤによって決定される。したがって，表示パネルを安定的に駆動することができる。
【００５３】
以上のように本実施の形態によれば，所定の時間の間に現在選択信号Ｓｎと現在発光信号Ｅｎが同時にＬレベルとなり，ＯＬＥＤ素子のカソードに流れる電流パスが形成される。これによって，ＯＬＥＤ素子を発光させる前に，駆動トランジスタＭ１のゲートを確実に初期化することができる。
【００５４】
（第２の実施の形態）
図５は，本発明の第２の実施の形態にかかる画素回路の駆動方法の説明図であって，図３の画素回路１１０に入力される各信号のタイミングチャートを示している。図６は，図５の時間ｔｄ（第１期間，ａ段階）において画素回路１１０に形成される電流パスを示す図である。
【００５５】
図４と図５を比較すると明らかなように，第２の実施の形態は，期間Ｄ１（第２期間）に所定時間ｔｄを有する点で第１の実施の形態と異なる。この期間Ｄ１では，Ｌレベルの発光信号Ｅｎが画素回路１１０に入力される。
【００５６】
以下，具体的に第２の実施の形態にかかる駆動方法を説明する。図５のように，期間Ｄ１の所定時間ｔｄにおいて，画素回路１１０に対して，Ｌレベルの直前選択信号Ｓｎ−１とＨレベルの現在選択信号Ｓｎが入力され，Ｌレベルの発光信号Ｅｎが入力される。したがって，所定時間ｔｄでは，トランジスタＭ３が導通（オン）してトランジスタＭ１がダイオード接続され，トランジスタＭ２は導通（オン）する。
【００５７】
このように，トランジスタＭ３とトランジスタＭ２が導通（オン）することによって，図６の太線で表示したように，キャパシタＣｖｔｈの一方の電極（ノードＡ，トランジスタＭ１のゲート）からトランジスタＭ３を通じてＯＬＥＤ素子のカソード（電源電圧ＶＳＳの供給ライン）まで初期化電流パスが形成される。この初期化電流パスによって，キャパシタＣｖｔｈの一方の電極（ノードＡ）は，ＶＳＳ−Ｖｔｈに初期化される。
【００５８】
所定時間ｔｄが経過した後，発光信号ＥｎはＨレベルになり，トランジスタＭ２が遮断（オフ）する。これによって，トランジスタＭ１から出力された電流は，ＯＬＥＤ素子に供給されない（ｂ段階）。
【００５９】
このように，本実施の形態によれば，直前選択信号Ｓｎ−１がＬレベルである間，所定時間ｔｄ，発光信号ＥｎがＬレベルとされる。これによって，画素回路１１０に初期化電流パスが形成され，キャパシタＣｖｔｈが初期化される。キャパシタＣｖｔｈが初期化されると，画素回路１１０に対してＬレベルの現在選択信号Ｓｎが入力されてデータ電圧Ｖｄａｔａが伝達されたとき，データ電圧Ｖｄａｔａがより安定的にキャパシタＣｖｔｈに保存されることになる。
【００６０】
ところで，キャパシタＣｖｔｈに既に保存された電圧（電荷）は，トランジスタＭ３とトランジスタＭ２を経由してＯＬＥＤ素子まで伝達されるため，所定時間ｔｄを，キャパシタが初期化されるまでに必要な時間より長く設定することが好ましい。キャパシタＣｖｔｈを初期化するために必要な時間は例えば０．０５μｓである。このように，キャパシタＣｖｔｈを初期化するために必要な時間を０．０５μｓと仮定すると，所定時間ｔｄは０．０５μｓより長く設定されることが好ましい。所定時間ｔｄが０．０５μｓ以下の場合，トランジスタＭ１のしきい電圧Ｖｔｈを補償できなくなるおそれがある。この場合，画質の均一性（ｕｎｉｆｏｒｍｉｔｙ）が悪くなる。
【００６１】
一方，所定時間ｔｄがあまりにも長くなると，トランジスタＭ２を通じて瞬間的にＯＬＥＤ素子に漏れ電流が流れてしまい，いわゆる誤発光に繋がるおそれがある。例えば，ブラックを表示するためのデータ電圧Ｖｄａｔａを印加したにもかかわらず，誤発光が生じてしまいコントラスト比（ｃｏｎｔｒａｓｔ  ｒａｔｉｏ）が悪くなることもある。したがって，所定時間ｔｄは，ＯＬＥＤ素子に漏れ電流が流れない程度の時間に調整されることが好ましい。表１は，直前選択信号と現在選択信号のＬレベル期間が各々６０μｓである場合の所定時間ｔｄと輝度との関係を示している。
【００６２】
【表１】
2006011428.tif 000007
【００６３】
ここで輝度が約３ｃｄ／ｍ２以上であれば，黒色（ｂｌａｃｋ）を充分に表現できないと判断する。良好な黒色を表現するという観点から，所定時間ｔｄは，輝度が３ｃｄ／ｍ２程度よりも小さくなる時間，つまり２．５μｓより短くなるように調整されることが好ましい。
【００６４】
以上のように，しきい電圧Ｖｔｈを補償することができ，キャパシタの初期化を行うことができる所定時間ｔｄの範囲は，下の数式５に従って設定されることが好ましい。
【００６５】
【数５】
2006011428.tif 000008
【００６６】
表１に従えば，例えばコントラスト比が１００：１程度（例えば，黒色輝度が１．５ｃｄ／ｍ２であり，白色輝度が１５０ｃｄ／ｍ２）である場合，所定時間ｔｄは０．２８μｓに調整される。
【００６７】
以上のように本実施の形態では，直前駆動においてキャパシタＣｖｔｈに保存された電荷の状態にかかわらず，データ電圧Ｖｄａｔａが入力される前にキャパシタＣｖｔｈが初期化される。このため，キャパシタＣｖｔｈの状態によって駆動トランジスタＭ１のしきい電圧Ｖｔｈの検出が不安定になるという問題は解消される。すなわち，本実施の形態によれば，第１の実施の形態と同様の効果に加えて，駆動トランジスタＭ１のしきい電圧Ｖｔｈをより安定的に検出できるという効果が得られる。
【００６８】
（第３の実施の形態）
図７は，本発明の第３の実施の形態にかかる画素回路の駆動方法の説明図であって，図３の画素回路１１０に入力される各信号の他のタイミングチャートを示している。
【００６９】
図５と図７を比較すると明らかなように，第３の実施の形態にかかる駆動方法は，期間Ｄ１と期間Ｄ２との間にブランキング期間Ｄ４を有し，期間Ｄ２と期間Ｄ３との間にブランキング期間Ｄ５を有する点で第２の実施の形態と異なる。ブランキング期間Ｄ４，Ｄ５を備えることによって，各信号の伝達遅延による画素回路１１０の誤動作を防止することができる。
【００７０】
（第４の実施の形態）
図８および図９を参照しながら，本発明の第４の実施の形態にかかる発光表示装置の画素回路４１０およびその動作について詳細に説明する。
【００７１】
図８は，本発明の第４の実施の形態にかかるＯＬＥＤ表示装置の画素回路４１０の等価回路図である。
【００７２】
第４の実施の形態にかかる画素回路４１０は，５個のトランジスタＴ２１，Ｔ２２，Ｔ２３，Ｔ２５，Ｔ２６，一つのキャパシタＣ２１，およびＯＬＥＤ素子を含む。本実施の形態においては，トランジスタＴ２１，Ｔ２２，Ｔ２３，Ｔ２６を全てｐチャネル型トランジスタで構成し，トランジスタＴ２５をｎチャネル型トランジスタで構成しているが，各トランジスタをｐチャネル型またはｎチャネル型のいずれで構成することも可能である。
【００７３】
画素回路４１０は，入力される駆動電流に対応して発光するＯＬＥＤ素子，現在選択信号Ｓｎに応答して，該当するデータ線Ｄｍに入力されるデータ信号ＶＤＡＴＡを伝達する第３スイッチング素子としてのスイッチングトランジスタＴ２２，データ信号ＶＤＡＴＡに対応する電流ＩＯＬＥＤをＯＬＥＤ素子に供給する駆動トランジスタＴ２１，駆動トランジスタＴ２１のしきい電圧を補償するためのしきい電圧補償用トランジスタＴ２３，および駆動トランジスタＴ２１のゲートに印加されるデータ信号ＶＤＡＴＡに対応する電圧を保存するキャパシタＣ２１を含む。さらに，画素回路４１０は，現在選択信号Ｓｎに応答して，電源電圧ＶＤＤを駆動トランジスタＴ２１のソースに伝達する第４スイッチング素子としてのスイッチングトランジスタＴ２５，現在発光信号Ｅｎに応答して，駆動トランジスタＴ２１のドレインを通じて出力された電流ＩＯＬＥＤをＯＬＥＤ素子に伝達するスイッチングトランジスタＴ２６を含む。
【００７４】
次に，画素回路４１０の構成要素の接続関係を具体的に説明する。
【００７５】
スイッチングトランジスタＴ２２は，そのゲートが走査線Ｓｎに接続され，そのソースがデータ線Ｄｍに接続され，そのドレインが駆動トランジスタＴ２１のソースに接続される。駆動トランジスタＴ２１は，そのゲートがキャパシタＣ１の一方の電極に接続され，そのドレインがスイッチングトランジスタＴ２６のソースに接続される。しきい電圧補償用トランジスタＴ２３は，そのソースが駆動トランジスタＴ２１のゲートに接続され，そのドレインが駆動トランジスタＴ２１のドレインに接続され，そのゲートが現在選択信号Ｓｎの伝送ラインに接続される。
【００７６】
キャパシタＣ１の他方の電極は，電源電圧ＶＤＤの供給ラインに接続される。スイッチングトランジスタＴ２５は，そのゲートに現在選択信号Ｓｎの伝送ラインが接続され，そのソースに電源電圧ＶＤＤの供給ラインに接続され，そのドレインに駆動トランジスタＴ２２のソースに接続される。スイッチングトランジスタＴ２６は，そのゲートに現在発光信号Ｅｎの伝送ラインが接続され，そのソースに駆動トランジスタＴ２１のドレインが接続され，そのドレインがＯＬＥＤ素子のアノードに接続される。ＯＬＥＤ素子のカソードは，電源電圧ＶＤＤより低い電源電圧ＶＳＳの供給ラインに接続される。このような電源電圧ＶＳＳとしては，例えば，負の電圧または接地電圧が用いられる。
【００７７】
このような構成を有する本発明の第４の実施の形態にかかる画素回路４１０の動作について，図９，図１０ａ，図１０ｂ，および図１０ｃを参照しながら説明する。
【００７８】
図９は，第４の実施の形態にかかる画素回路４１０に入力される各信号の波形を示す図であり，図１０ａ，図１０ｂ，および図１０ｃは，図９の各区間において形成される画素回路４１０の電流パスを示す図である。
【００７９】
図９に示したように，期間Ｄ１は，現在選択信号ＳｎがＬレベルであり，現在発光信号ＥｎもＬレベルとなる初期化区間である。この期間Ｄ１では，現在選択信号Ｓｎに応答してトランジスタＴ２２，Ｔ２３が導通（オン）し，現在発光信号Ｅｎに応答してトランジスタＴ２６が導通（オン）した状態である。ｎチャネル型であるトランジスタＴ２５は，Ｌレベルの現在選択信号Ｓｎによって遮断（オフ）状態とされる。このようにして，期間Ｄ１ではトランジスタＴ２３とトランジスタＴ２６が導通（オン）して，図１０ａに実線で示したような初期化電流パスが瞬間的に形成される。キャパシタＣ２１に保存されていた電荷は，トランジスタＴ２３とトランジスタＴ２６を経由してＯＬＥＤ素子に流れる。この結果，トランジスタＴ２１のゲートの電位はＶＳＳ−Ｖｔｈに初期化される。
【００８０】
次の期間Ｄ２は，現在選択信号ＳｎがＬレベルであり，現在発光信号ＥｎがＨレベルであるデータプログラム動作区間である。この期間Ｄ２では，Ｌレベルの現在選択信号ＳｎによってトランジスタＴ２３が導通（オン）して，駆動トランジスタＴ２１がダイオード接続状態となり，スイッチングトランジスタＴ２２も導通（オン）する。そして，ｎチャネル型であるトランジスタＴ２５は，Ｌレベルの現在選択信号Ｓｎによって遮断（オフ）する。また，Ｈレベルの現在発光信号ＥｎによってトランジスタＴ２６が遮断（オフ）する。このようにして，図１０ｂに実線で示したようなデータプログラムパスが形成される。したがって，該当するデータ線Ｄｍに印加されるデータ電圧ＶＤＡＴＡが，しきい電圧補償用トランジスタＴ２３を通じて駆動トランジスタＴ２１のゲートに印加される。
【００８１】
このとき駆動トランジスタＴ２１はダイオード接続されているため，トランジスタＴ２１のゲートには，データ電圧ＶＤＡＴＡからトランジスタＴ２１のしきい電圧Ｖｔｈを減算した電圧（ＶＤＡＴＡ−Ｖｔｈ）が印加され，この電圧（ＶＤＡＴＡ−Ｖｔｈ）がキャパシタＣ２１に保存されてプログラム動作が完了する。
【００８２】
続く期間Ｄ３では，現在選択信号Ｓｎおよび現在発光信号ＥｎがともにＨレベルになる。このように，現在選択信号Ｓｎと現在発光信号ＥｎがＨレベルになる短い期間を備えることによって，期間Ｄ２においてデータ電圧ＶＤＡＴＡによってプログラムされる間に生成された寄生電流がＯＬＥＤ素子に流れていくことが防止される。したがって，ＯＬＥＤ表示装置は一層安定的に映像を表示することができる。
【００８３】
次の期間Ｄ４は，現在選択信号ＳｎがＨレベルであり，現在発光信号ＥｎがＬレベルになる発光区間である。この期間Ｄ４では，図１０ｃに実線で示したような発光パスが形成される。つまり，Ｈレベルの現在選択信号ＳｎとＬレベルの現在発光信号Ｅｎによって，スイッチングトランジスタＴ２５とトランジスタＴ２６が導通（オン）し，Ｈレベルの現在選択信号Ｓｎによって，しきい電圧補償用トランジスタＴ２３とスイッチングトランジスタＴ２２が遮断（オフ）する。したがって，駆動トランジスタＴ２１のゲートに印加されるデータ電圧ＶＤＡＴＡに対応して発生する電流ＩＯＬＥＤがトランジスタＴ２１を経由してＯＬＥＤ素子に提供され，ＯＬＥＤ素子が発光する。
【００８４】
このように第４の実施の形態によれば，現在選択信号Ｓｎと現在発光信号Ｅｎが同時にＬレベルとなる時間Ｄ１が確保され，この時間Ｄ１において，トランジスタＴ２３とトランジスタＴ２６を経由してＯＬＥＤ素子のカソードに達する電流パスが形成される。この電流パスによってキャパシタＣ２１を初期化させることができる。ここで，時間Ｄ１の設定には，第２の実施の形態における所定時間ｔｄと同様に，０．０５μｓ＜Ｄ１＜２．５μｓを適用することができる。
【００８５】
（第５の実施の形態）
図１１は，本発明の第５の実施の形態にかかる発光表示装置の画素回路５１０を示す図であり，図１２は，図１１の画素回路５１０に入力される各信号のタイミング図である。
【００８６】
図１１のように，画素回路５１０は，４個のトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４および２個のキャパシタＣ１，Ｃ２を含む。
【００８７】
第３スイッチング素子としてのトランジスタＴ１は，そのソースがデータ線Ｄｍに接続され，そのゲートが現在走査線Ｓｎに接続される。キャパシタＣ１は，その一方の電極がトランジスタＴ１のドレインに接続され，その他方の電極がトランジスタＴ２のゲートに接続される。キャパシタＣ２は，一方の電極が電源電圧ＶＤＤの供給ラインに接続され，他方の電極がトランジスタＴ２のゲートに接続される。トランジスタＴ２は，そのソースが電源電圧ＶＤＤの供給ラインに接続される。トランジスタＴ３は，そのゲートが信号ＡＺ（直前選択信号）の伝送ラインに接続され，信号ＡＺに基づいてトランジスタＴ２をダイオード接続状態とする。トランジスタＴ４は，そのゲートが信号ＡＺＢ（発光制御信号）の伝送ラインに接続され，信号ＡＺＢに基づいてトランジスタＴ１から印加される電流をＯＬＥＤ素子のアノードに伝達する。
【００８８】
以上のように構成された本実施の形態にかかる画素回路５１０の動作について図１２を参照しながら説明する。
【００８９】
まず，選択信号ＳｎがＬレベルに遷移する。これによってトランジスタＴ１が導通（オン）する。トランジスタＴ１が導通（オン）している間に，信号ＡＺがＬレベルであれば，トランジスタＴ３が導通してトランジスタＴ２がダイオード接続され，キャパシタＣ２にトランジスタＴ２のしきい電圧に対応する電圧が保存される。
【００９０】
次に，信号ＡＺがＨレベルになった後，データ信号Ｄｍが画素回路５１０に入力されると，トランジスタＴ１を通じてデータ信号がキャパシタＣ１の一方の電極に伝達され，キャパシタＣ１とキャパシタＣ２のカップリングによってキャパシタＣ２にトランジスタＭ２のゲート−ソース間電圧Ｖｇｓが保存される。
【００９１】
続いて，信号ＡＺＢがＬレベルとなると，トランジスタＴ４が導通（オン）し，キャパシタＣ２に保存された電圧によって，トランジスタＴ２から出力された電流がＯＬＥＤ素子のアノードに伝達されてＯＬＥＤ素子が発光する。
【００９２】
本実施の形態によれば，信号ＡＺと信号ＡＺＢがともにＬレベルである所定の時間ｔｄが確保される。このときトランジスタＴ３およびトランジスタＴ４が同時にオンして，トランジスタＴ２のゲート，つまりキャパシタＣ１，Ｃ２が初期化される。ここで，時間ｔｄの設定には，第２の実施の形態における所定時間ｔｄと同様に，０．０５μｓ＜ｔｄ＜２．５μｓを適用することができる。
【００９３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９４】
以上で本発明の好ましい実施例としてＯＬＥＤ表示装置について詳細に説明したが，本発明はＯＬＥＤ表示装置に限られるわけではなく，全ての電源供給装置を必要とする表示装置に適用することができる。
【産業上の利用可能性】
【００９５】
本発明は，例えば，ＯＬＥＤ表示装置に適用可能である。
【図面の簡単な説明】
【００９６】
【図１】従来のアクティブ駆動方式の画素回路を示す等価回路図である。
【図２】本発明の実施の形態にかかるＯＬＥＤ表示装置を概略的に示す図である。
【図３】本発明の第１の実施の形態にかかるＯＬＥＤ表示装置の画素回路を示す等価回路図である。
【図４】図３の画素回路に入力される信号のタイミング図である。
【図５】本発明の第２の実施の形態にかかる画素回路に入力される信号のタイミング図である。
【図６】図５の時間ｔｄに画素回路に形成される電流パスを示す図である。
【図７】本発明の第３の実施の形態にかかる画素回路に入力される信号のタイミング図である。
【図８】本発明の第４の実施の形態にかかるＯＬＥＤ表示装置の画素回路の等価回路図である。
【図９】図８の画素回路に入力される信号のタイミング図である。
【図１０ａ】図９の期間Ｄ１において画素回路に形成される電流パスを示す図である。
【図１０ｂ】図９の期間Ｄ２において画素回路に形成される電流パスを示す図である。
【図１０ｃ】図９の期間Ｄ４において画素回路に形成される電流パスを示す図である。
【図１１】本発明の第５の実施の形態にかかる発光表示装置の画素回路を示す図である。
【図１２】図１１の画素回路に入力される信号のタイミング図である。
【符号の説明】
【００９７】
１００  有機ＥＬ表示パネル
１１０，４１０，５１０  画素回路
２００  走査駆動部
３００  データ駆動部
【図１】
2006011428.tif 000009
【図２】
2006011428.tif 000010
【図３】
2006011428.tif 000011
【図４】
2006011428.tif 000012
【図５】
2006011428.tif 000013
【図６】
2006011428.tif 000014
【図７】
2006011428.tif 000015
【図８】
2006011428.tif 000016
【図９】
2006011428.tif 000017
【図１０ａ】
2006011428.tif 000018
【図１０ｂ】
2006011428.tif 000019
【図１０ｃ】
2006011428.tif 000020
【図１１】
2006011428.tif 000021
【図１２】
2006011428.tif 000022