(57)【要約】【課題】  小型化および接続信頼性の向上に寄与する回路装置の製造方法を提供すること。【解決手段】  第１の導電パターン１３および第２の導電パターン１４が凸状に突出するように導電箔３０の表面から第１の分離溝３６Ａを形成し、曲折される部分の導電箔３０の表面から第２の分離溝３６Ｂを設ける工程と、記第１の導電パターン１３に物理量を検出する第１の素子１１を電気的に接続し、第２の導電パターン１４に第２の素子１２を接続する工程と、第２の分離溝３６Ｂが設けられた箇所にて導電箔３０を曲折する工程と、両素子を被覆して第１の分離溝３６Ａおよび第２の分離溝３６Ｂに充填されるように封止樹脂１５を形成する工程と、第１の分離溝３６Ａおよび第２の分離溝３６Ｂに充填された封止樹脂１５が露出するまで、導電箔３０を裏面から除去する工程とを具備する。【選択図】図３
2006332564.tif 000002
【特許請求の範囲】
【請求項１】
導電箔の表面に分離溝を形成し、導電パターンを形成する工程と、
前記導電パターンに素子を固着して、前記素子と前記導電パターンとを電気的に接続する工程と、
前記分離溝が設けられた箇所にて前記導電箔を曲折させる工程と、
前記素子を被覆して前記分離溝に充填されるように封止樹脂を形成する工程と、
前記分離溝に充填された前記封止樹脂が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする回路装置の製造方法。
【請求項２】
第１の導電パターンおよび第２の導電パターンが形成されるように導電箔の表面から第１の分離溝を形成し、曲折される部分の前記導電箔の表面から第２の分離溝を設ける工程と、
前記第１の導電パターンに物理量を検出する第１の素子を電気的に接続し、前記第２の導電パターンに第２の素子を接続する工程と、
前記第２の分離溝が設けられた箇所にて前記導電箔を曲折する工程と、
前記両素子を被覆して前記第１の分離溝および前記第２の分離溝に充填されるように封止樹脂を形成する工程と、
前記第１の分離溝および前記第２の分離溝に充填された前記封止樹脂が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする回路装置の製造方法。
【請求項３】
前記導電箔を曲折する工程では、
前記導電箔を直角に折り曲げることを特徴とする請求項１または請求項２記載の回路装置の製造方法。
【請求項４】
前記第２の分離溝を、前記第１の分離溝よりも幅を広く形成することを特徴とする請求項２記載の回路装置の製造方法。
【請求項５】
前記第２の分離溝を、前記第１の分離溝よりも深く形成することを特徴とする請求項２記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路装置の製造方法に関し、特に、センサを含む複数の素子が内蔵された回路装置の製造方法に関する。
【背景技術】
【０００２】
従来からジャイロセンサは、ビデオカメラ等の手ぶれ防止や、位置検出に於ける角速度センサとして用いられる。ビデオカメラに発生する手振れをジャイロセンサにより検出し、検出された手振れの程度に応じて画像を補正することにより、手振れが画像に与える悪影響を低減させることができる。ビデオカメラ等のセットに、ジャイロセンサが内蔵される場合は、セットの筐体内部または内蔵された実装基板にジャイロセンサが固着される。更にジャイロセンサは、船舶・航空機・自動車等の姿勢制御等にも用いられている。
【０００３】
図６を参照して、実装基板にジャイロセンサを取り付ける構造の一例を説明する（下記特許文献１を参照）。ここでは、ジャイロセンサである感知素子１０１が内蔵された回路装置１００が、実装基板１０８の表面に固着されている。手振れを３次元的に検出する為には、水平方向と垂直方向の両方向に対して角速度を検出する必要がある。実装基板１０８が水平方向に載置された場合、水平方向に基準面を有する素子は実装基板１０８に対して直に固着することができる。しかしながら、垂直方向に基準面を有する素子を実装基板１０８に直に実装するのは困難である。そこで、特許文献１では、垂直方向に基準面を有する素子をパッケージ化して実装基板１０８に固着している。
【０００４】
回路装置１００は感知素子１０１を樹脂モールドしたものであり、感知素子１０１と電気的に接続されたリード１０５が下方に導出している。回路装置１００の外面は、感知素子１０２の基準面１０３に平行な最大面１０４が形成されている。ここで、基準面１０３は、感知素子１０１の検出軸１０２に対して直行する面である。ジャイロセンサである感知素子１０１は、検出軸１０２回りの角速度を求めることができる。
【０００５】
回路装置１００は、実装基板１０８を貫通して設けたリードホール１０６にリード１０５が挿入されることで、実装基板１０８に固定されていた。ここでは、基準面１０３が実装基板１０８の表面に対して直角に固定されている。また、リード１０５は、実装基板１０８の表面に形成された導電路１０７に接続されている。
【特許文献１】特開２００４−３６１１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１記載の発明では、感知素子１０１が別パッケージとして実装基板１０８の表面に固着されていたので、回路装置１００の実装に必要となる面積が大きくなる問題があった。このことが、感知素子１０１が内蔵されるビデオカメラ等のセットの小型化を阻害していた。
【０００７】
更に、感知素子１０１を内蔵する回路装置１００は、リード１０５がリードホール１０６に差し込まれることにより、実装基板１０８に固着されていた。従って、実装基板１０８にリードホール１０６を製造する工程やリード１０５をリードホール１０６に差し込む工程が必要になる。このことが製造コストを上昇させていた。
【０００８】
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、小型化および接続信頼性の向上に寄与する回路装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の回路装置の製造方法は、導電箔の表面に分離溝を形成し導電パターンを形成する工程と、前記導電パターンに素子を固着して、前記素子と前記導電パターンとを電気的に接続する工程と、前記分離溝が設けられた箇所にて前記導電箔を曲折させる工程と、前記素子を被覆して前記分離溝に充填されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする。
【００１０】
更に本発明の回路装置の製造方法は、第１の導電パターンおよび第２の導電パターンが形成されるように導電箔の表面から第１の分離溝を形成し、曲折される部分の前記導電箔の表面から第２の分離溝を設ける工程と、前記第１の導電パターンに物理量を検出する第１の素子を電気的に接続し、前記第２の導電パターンに第２の素子を接続する工程と、前記第２の分離溝が設けられた箇所にて前記導電箔を曲折する工程と、前記両素子を被覆して前記第１の分離溝および前記第２の分離溝に充填されるように封止樹脂を形成する工程と、前記第１の分離溝および前記第２の分離溝に充填された前記封止樹脂が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする。
【００１１】
更に、本発明の回路装置の製造方法では、前記導電箔を曲折する工程では、前記導電箔を直角に折り曲げることを特徴とする。
【００１２】
更に、本発明の回路装置の製造方法では、前記第２の分離溝を、前記第１の分離溝よりも幅を広く形成することを特徴とする。
【００１３】
更に、本発明の回路装置の製造方法では、前記第２の分離溝を、前記第１の分離溝よりも深く形成することを特徴とする。
【発明の効果】
【００１４】
本発明の回路装置の製造方法に依れば、回路装置の実装面に対して所定の角度を持って配置される素子を含む複数の素子を一体に封止樹脂にて封止された回路装置を製造することができる。
【００１５】
更に、本発明の回路装置の製造方法に依れば、導電箔を折り曲げる角度を調整することにより、内蔵される素子の実装面に対する角度を任意に設定することが可能となる。
【００１６】
更に、本発明の回路装置の製造方法に依れば、導電箔を直角に折り曲げることにより、回路装置の実装面に対して垂直方向に配置される素子を、装置に内蔵させることができる。
【００１７】
更に、本発明の回路装置の製造方法に依れば、物理量を検出する第１の素子と第２の素子とが一体して封止樹脂により被覆される。従って、物理量を検出する第１の素子を含む複数個の素子を１つの回路装置に内蔵させることが可能となり、素子の実装に必要な面積を低減させることができる。従って、回路装置が内蔵されるビデオカメラ等のセット全体を小型化することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面を参照して説明する。
【００１９】
図１を参照して、回路装置１０Ａの構成を説明する。図１（Ａ）は回路装置１０Ａの
斜視図であり、図１（Ｂ）は図１（Ａ）の代表的な断面図である。
【００２０】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０Ａは、第１の基準面１６に対して平行に配置された第１の素子１１と、第２の基準面１７に対して平行に配置された第２の素子１２とを具備する。更に、第１の素子１１は、第１の基準面１６に対して平行に延在する第１の導電パターン１３に電気的に接続されている。また、第２の素子１２は、第２の基準面１７に対して平行に延在する第２の導電パターン１４に電気的に接続されている。第１の導電パターン１３および第２の導電パターン１４は、裏面が露出された状態で、封止樹脂１５に埋め込まれている。
【００２１】
第１の素子１１としては、変位、移動、圧力、重力、地磁気、衝撃、速度、加速度又は角速度等の物理量を検出可能な素子を採用可能である。本形態では、一例として、角速度を検出するジャイロセンサを、第１の素子１１として採用して説明する。
【００２２】
ジャイロセンサである第１の素子１１は、中空構造を有し、水晶振動片等の各構成要素が内蔵される。紙面では、第１の素子１１は、垂直方向に立てて配置されている。そして、第１の素子１１は、第１の基準面１６に対して直交する第１の検出軸２３回りの角速度（回転速度）を検出することができる。即ち、紙面上では上下方向の回転の程度が第１の素子１１により検出される。
【００２３】
第１の導電パターン１３は、上述したように裏面が露出するように封止樹脂１５に埋め込まれ、ジャイロセンサである第１の素子１１に電気的に接続されている。ここでは、第１の導電パターン１３は、第１の素子１１が固着されるダイパッドおよび金属細線２５が接続されるボンディングパッドから構成されている。第１の導電パターン１３同士は、第１の分離溝３６Ａに充填された封止樹脂１５により電気的に分離されている。
【００２４】
第２の素子１２としては、第１の素子１１と同様に、各種物理量を検出可能な素子を採用することができる。また、第２の素子１２としてジャイロセンサを採用すると、第１の素子１１とは異なる方向の角速度を検出することが可能となる。ここでは、水平方向に第２の素子１２が載置される。従って、第２の素子１２は、紙面上にて垂直方向に延在する第２の検出軸２４回りの角速度を検出することができる。紙面上では、左右方向の回転の程度が第２の素子１２により検出される。
【００２５】
更に、第２の素子１２として、検出素子以外の素子を採用することも可能である。例えば、第１の素子１１により出力された電気信号を処理するＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）を、第２の素子１２として採用することもできる。この場合は、回路装置１０Ａの内部に於いて、第１の導電パターン１３と第２の導電パターン１４とを接続する配線パターンが形成される。この配線パターンにより、第１の素子１１と第２の素子１２とが電気的に接続される。
【００２６】
更に、コンデンサや抵抗等の受動素子を、第１の素子１１または第２の素子１２として採用することも可能である。
【００２７】
第１の基準面１６は、第１の素子１１の主面が平行に配置される面である。また、第１の素子１１が接続される第１の導電パターン１３も、第１の基準面１６に対して平行に延在している。ここでは、第１の基準面１６は、紙面上にて垂直方向（縦方向）に延在している。
【００２８】
第２の基準面１７は、第２の素子１２の主面及び第２の導電パターン１４が平行に配置される面である。ここでは、第２の基準面１７は、紙面上にて水平方向（横方向）に延在している。上述した第２の検出軸２４は、第２の基準面１７に対して垂直に延在している。
【００２９】
第１の基準面１６と第２の基準面１７とは、所定の角度（θ）にて交差している。これらの基準面が交差する角度θを直角（９０度）にすることで、第１の素子１１および第２の素子１２により、水平方向および垂直方向の角速度を同時に検出することができる。ここで、角度θは、９０度未満でも良いし９０度以上でも良い。内蔵される回路素子の種類および使用目的により角度θは変化させることができる。
【００３０】
図１（Ｂ）に、回路装置１０Ａが実装基板２０に実装された場合の断面図を示す。ここでは、第１の導電パターン１３および第２の導電パターン１４の露出面は、被覆樹脂１８により被覆されている。更に、外部電極１９が形成される領域の第２の導電パターン１４の裏面は、被覆樹脂１８から露出している。そして、露出する部分の第２の導電パターン１４の裏面には、半田等の導電性接着剤から成る外部電極１９が形成されている。この外部電極１９を介して、回路装置１０Ａは、実装基板２０の表面に形成された導電路２１に固着されている。
【００３１】
ここでは、第２の基準面１７が実装基板２０の主面に対して平行になるように、実装基板２０の表面に形成された導電路２１に回路装置１０Ａが固着されている。従って、第２の素子１２の主面が実装基板２０に対して平行に配置される。そして、第１の基準面１６と第２の基準面１７とが直角に交差する場合は、第１の素子１１の主面は、実装基板２０に対して垂直に配置される。
【００３２】
このように回路装置１０Ａが実装基板２０に対して固着されることで、第１の素子１１がジャイロセンサの場合は、実装基板２０の主面に対して垂直方向の角速度を検出することが可能となる。更に、第１の素子１１および第２の素子１２の両方がジャイロセンサである場合は、実装基板２０の主面に対して水平方向および垂直方向の両方の角速度を検出することが可能となる。
【００３３】
回路装置１０Ａには、実装面に対して垂直に配置される第１の素子１１を含む複数の素子が内蔵されている。従って、実装基板２０に対して主面（最大面）が垂直に配置される素子を実装するために、個別のパッケージを用意する必要が無くなる。このことから、実装される部品の数を少なくすることができるので、実装基板２０を小型化することができる。
【００３４】
更に回路装置１０Ａは、第２の導電パターン１４の露出面に付着させた外部電極１９を介して、実装基板２０の導電路２１に固着されている。このことから、回路装置１０Ａを固着させるために、実装基板２０に差し込み口を設ける必要がないので、実装基板２０の構成を簡略化させることができる。更に、外部電極１９を溶融させるリフロー工程により、回路装置１０Ａを他の部品と共に実装基板２０に対して実装可能なので、回路装置１０Ａを実装する工程を簡略化することができる。
【００３５】
次に、図２の断面図を参照して、他の構成の回路装置の構成を説明する。この図に示す回路装置の基本的構成は、図１を参照して説明した回路装置１０Ａと同様である。
【００３６】
図２（Ａ）を参照して、回路装置１０Ｂでは、第１の導電パターン１３と第２の導電パターン１４とを接続するように延在する配線パターン２２が形成されている。配線パターン２２は、第１の導電パターン１３から、第２の導電パターン１４まで、曲折して延在している。
【００３７】
配線パターン２２を採用することにより、第１の素子１１と第２の素子１２とを電気的に接続することができる。従って、ジャイロセンサである第１の素子１１により出力された角速度に基づく電気信号を、ＬＳＩである第２の素子１２により処理することができる。
【００３８】
更に、配線パターン２２を採用することにより、裏面に外部電極が形成される第２の導電パターン１４と第１の素子１１とを電気的に接続することもできる。従って、第１の素子１１により出力された電気信号を、配線パターン２２、第２の導電パターン１４および外部電極１９を介して、回路装置１０Ｂの外部に取り出すことができる。
【００３９】
図２（Ｂ）を参照して、回路装置１０Ｃでは、金属細線２５Ａにより、第１の導電パターン１４と第２の導電パターンとを接続している。ここでの金属細線２５Ａの作用は、上述した配線パターン２２と同様である。
【００４０】
次に、図３から図５を参照して、上記した回路装置の製造方法を説明する。
【００４１】
図３（Ａ）を参照して、先ず、導電パターンの材料となる導電箔３０を用意する。導電箔３０の材料としては、Ｃｕ、Ａｌ、Ｆｅ−Ｎｉの合金等を成分とした金属が採用される。また、導電箔３０の厚みは、形成予定の分離溝の深さよりも厚ければ良く、具体的には１００μｍ〜３００μｍ程度である。導電箔３０の表面には、導電パターンとなる領域が被覆されるようにレジスト３２が形成されている。
【００４２】
図３（Ｂ）を参照して、次に、レジスト３２をエッチングマスクとしてウェットエッチングを行うことにより、導電箔３０の表面に分離溝を形成して、凸状に突出する導電パターンを形成する。ここでは、導電パターンは、第１の導電パターン１３および第２の導電パターン１４とから成る。第１の導電パターン１３は、後の工程で第１の素子と電気的に接続されるパターンである。第２の導電パターン１４は、後の工程で第２の素子と電気的に接続されるパターンである。
【００４３】
本工程により、導電箔３０の表面に第１の分離溝３６Ａおよび第２の分離溝３６Ｂが形成される。第１の分離溝３６Ａは、第１の導電パターン１３同士の間または第２の導電パターン１４同士の間に形成される分離溝であり、各導電パターンを分離するために形成される。第２の導電パターン１４は、折り曲げ予定の導電箔３０の領域に形成されている。本形態では、第１の導電パターン１３と第２の導電パターン１４との境界で導電箔３０が曲折される。従って、第２の分離溝３６Ｂは、第１の導電パターン１３と第２の導電パターン２６Ｂとの境界に、直線状に延在している。
【００４４】
一例として、第１の分離溝３６Ａの幅は１００μｍ〜２００μｍ程度であり、その深さは４０μｍ〜６０μｍ程度である。それに対して、例えば、第２の分離溝３６Ｂの幅は２００μｍ〜３００μｍ程度であり、その深さは６０μｍ〜８０μｍ程度である。
【００４５】
第２の分離溝３６Ｂの幅および深さを充分に大きくすることにより、第２の分離溝３６Ｂが設けられた部分にて導電箔３０を曲折される後の工程にて、導電パターン同士が接触してショートすることを防止することができる。
【００４６】
また、第１の分離溝３６Ａと第２の分離溝３６Ｂとを比較すると、第２の分離溝３６Ｂの幅を第１の分離溝３６Ａよりも広くすることが好適である。このことにより、導電箔３０を折り曲げる際の導電パターン同士のショートを防止して、更に、回路装置全体を小型化することができる。例えば、第１の分離溝３６Ａおよび第２の分離溝３６Ｂの幅を、３００μｍ程度に広くすると、導電箔３０を折り曲げる際のショートは防止できるが、導電パターン同士が離間しすぎて、回路装置全体が大型化してしまう恐れがある。一方、第１の分離溝３６Ａおよび第２の分離溝３６Ｂの幅を例えば１００μｍ程度に狭くすると、導電パターン同士が互いに接近することにより回路装置の小型化には寄与するが、導電箔３０を折り曲げる際にパターン同士がショートしてしまう恐れがある。従って、第２の分離溝３６Ｂの幅を第１の分離溝３６Ａよりも広くすることが好適である。
【００４７】
しかしながら、導電箔３０を曲折する際の導電パターン同士のショートが問題にならなければ、第１の分離溝３６Ａの幅と第２の分離溝３６Ｂの幅を同一にしても良い。
【００４８】
本工程が終了した後に、レジスト３２は剥離される。また、素子の実装およびワイヤボンディングが行われる部分の導電パターンの表面には、Ａｕ、Ａｇ等のメッキ膜が形成される。
【００４９】
図３（Ｃ）を参照して、次に、各導電パターンに素子を電気的に接続する。具体的には、ランド状の第１の導電パターン１３に、固着材を介して第１の素子１１を固着する。ここで、固着材としては、半田、導電性ペーストまたは絶縁性の接着剤が採用される。第１の素子１１としては、上述したように物理量を感知する素子が採用される。第１の素子１１の表面に形成された電極（不図示）と、パッド状の第１の導電パターン１３は、金属細線２５により接続される。また、第２の素子１２も、ダイパッド状の第２の導電パターン１４に固着され、金属細線２５を介してパッド状の第２の導電パターン１４と接続される。
【００５０】
図３（Ｄ）を参照して、次に、第２の分離溝３６Ｂが形成された部分にて、導電箔３０を曲折させる。上述したように、第２の分離溝３６Ｂは十分に広く且つ深く形成されていており、導電基板３０を曲折させても、端部に位置する導電パターン同士は接触しないので、パターン同士のショートが防止されている。
【００５１】
このように導電箔３０を曲折させることにより、第１の素子１１と第２の素子１２とを、所定の角度で交差する基準面に対して平行に配置させることができる。ここで、第１の素子１１の主面が平行に配置される基準面を第１の基準面１６とし、第２の素子１２の主面が平行に配置される基準面を第２の基準面１７とする。導電箔３０を所定の箇所にて曲折させることで、第１の基準面１６と第２の基準面１７とを所定の角度（θ）にて交差させることができる。ここでは、一例として、第１の基準面１６と第２の基準面１７とを直交（θ＝９０度）させている。従って、第１の素子１１および第２の素子の両方がジャイロセンサである場合は、水平方向および垂直方向の両方向に対して角速度を検出することが可能となる。また、角度θは、９０度以上でも良いし、９０度未満でも良い。
【００５２】
図４（Ａ）を参照して、次に、分離溝に充填され且つ素子が被覆されるように封止樹脂１５を形成する。具体的には、封止樹脂１５は、第１の分離溝３６Ａおよび第２の分離溝３６Ｂに充填される。更に、封止樹脂１５は、第１の素子１１、第２の素子１２および金属細線２５を被覆するように形成される。封止樹脂１５の形成は、ポッティング、トランスファーモールド、インジェクションモールド等により行うことができる。封止樹脂１５の材料としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂等の熱可塑性樹脂を採用することができる。
【００５３】
図４（Ｂ）を参照して、次に、導電パターンが分離されるように導電箔３０を裏面から除去する。具体的には、第１の分離溝３６Ａおよび第２の分離溝３６Ｂに充填された封止樹脂１５が露出して、第１の導電パターン１３および第２の導電パターン１４が互いに分離されるまで、導電箔３０を裏面から除去する。導電箔３０の除去は、導電箔３０の裏面が一様に薄くなるように機械的に研削した後に、ウェットエッチングを行っても良い。更には、ウェットエッチングのみにより、導電箔３０を裏面から除去しても良い。
【００５４】
図４（Ｃ）を参照して、次に、被覆樹脂１８および外部電極１９を形成する。先ず、第１の導電パターン１３および第２の導電パターン１４の露出面が被覆されるように被覆樹脂１８を形成する。次に、第２の導電パターン１４の裏面を部分的に被覆樹脂１８から露出させた後に、露出する部分の第２の導電パターン１４に外部電極１９を形成する。外部電極１９の形成は、半田ペーストを第２の導電パターン１４の露出面に付着させた後に、この半田ペーストを溶融させることにより行うことができる。
【００５５】
上述した工程により図１に示すような回路装置１０Ａが製造される。更に、外部電極１９を介して、この回路装置は、実装基板やセットの内壁等に実装される。外部電極１９を介して回路装置１０を実装することにより、内蔵される第１の素子１１の主面を、実装面に対して垂直に配置することができる。
【００５６】
図５の各断面図を参照して、次に、他の形態の回路装置の製造方法を説明する。上述した製造方法では、導電箔３０を裏面から全面的に除去することで、各導電パターンを分離していた。ここでは、導電箔３０の裏面を部分的にレジスト２７で被覆してからエッチングを行うことで、第１の導電パターン１３と第２の導電パターン１４とを接続する配線パターン２２を形成している。
【００５７】
図５（Ａ）を参照して、先ず、導電箔３０の裏面を部分的にレジスト２７にて被覆する。ここでは、第２の分離溝３６Ｂに対応する領域の導電箔３０の裏面に、部分的にレジスト２７Ａが形成されている。このレジスト２７Ａは、所望の第１の導電パターン１３と第２の導電パターン１４とを接続する配線パターンが形成されるように、導電箔３０の裏面に形成されている。更に、ここでは、第１の導電パターン１３および第２の導電パターン１４に対応する領域の導電箔３０の裏面も、レジスト２７により被覆されている。
【００５８】
図５（Ｂ）を参照して、次に、レジスト２７をエッチングマスクとしてウェットエッチングを行い、各導電パターンを分離する。ここでは、導電パターンの裏面を被覆した状態でエッチングを行うので、第１の導電パターン１３および第２の導電パターン１４の裏面は、封止樹脂１５の裏面よりも外部に突出する。更に、レジスト２７Ａにより被覆された領域の導電箔３０は、エッチングにより除去されず、配線パターン２２として残存する。配線パターン２２は、第１の導電パターン１３と第２の導電パターン１４とを接続するように延在している。
【００５９】
図５（Ｃ）を参照して、次に、被覆樹脂１８により、露出する第１の導電パターン１３、第２の導電パターン１４および配線パターン２２を被覆する。更に、部分的に第２の導電パターン１４の裏面を被覆樹脂１８から露出させ、外部電極１９を形成する。
【図面の簡単な説明】
【００６０】
【図１】本発明の回路装置を示す図であり、（Ａ）は斜視図、（Ｂ）は断面図である。
【図２】本発明の回路装置を示す図であり、（Ａ）および（Ｂ）は断面図である。
【図３】本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。
【図４】本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。
【図５】本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。
【図６】従来の回路装置を示す斜視図である。
【符号の説明】
【００６１】
１０Ａ、１０Ｂ、１０Ｃ  回路装置
１１                    第１の素子
１２                    第２の素子
１３                    第１の導電パターン
１４                    第２の導電パターン
１５                    封止樹脂
１６                    第１の基準面
１７                    第２の基準面
１８                    被覆樹脂
１９                    外部電極
２０                    実装基板
２１                    導電路
２２                    配線パターン
２３                    第１の検出軸
２４                    第２の検出軸
２５                    金属細線
２７                    レジスト
３０                    導電箔
３２                    レジスト
３６Ａ                  第１の分離溝
３６Ｂ                  第２の分離溝
【図１】
2006332564.tif 000003
【図２】
2006332564.tif 000004
【図３】
2006332564.tif 000005
【図４】
2006332564.tif 000006
【図５】
2006332564.tif 000007
【図６】
2006332564.tif 000008