(57)【要約】  【課題】  信頼性を向上させることができる半導体装置を提供する。  【解決手段】  この半導体装置１は、半導体集積回路２、３を具備する。半導体集積回路２、３は、所定の機能を実現するための機能ブロック５と、機能ブロック５をモニタリングし、機能ブロック５が正常であること又は異常が生じたことを表す異常通知信号を他の半導体集積回路に出力するための異常検出ブロック６とをそれぞれ具備する。半導体集積回路２の異常検出ブロック６は、半導体集積回路２の機能ブロック５に異常が発生したことを検出すると、第１異常通知信号をハイレベルからローレベルに変化させる。半導体集積回路３の異常検出ブロック６は、第１異常通知信号がハイレベルからローレベルに変化すると、半導体集積回路３の機能ブロック５に動作を開始させる。【選択図】  図１
2006133072.tif 000002
【特許請求の範囲】
【請求項１】
所定の機能をそれぞれ有する１群の半導体集積回路を具備する半導体装置であって、
前記１群の半導体集積回路の各々が、
前記所定の機能を実現するための第１のブロックと、
前記第１のブロックをモニタリングし、前記第１のブロックが正常であること又は異常が生じたことを表す第１の信号を前記１群の半導体集積回路の中の他の半導体集積回路に出力するための第２のブロックと、
を具備し、
前記１群の半導体集積回路の中のいずれかの半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに動作を開始させ、その後、動作中の半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに異常が生じたことを表す前記第１の信号を出力した場合に、前記１群の半導体集積回路の中の他の半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに動作を開始させる、半導体装置。
【請求項２】
前記１群の半導体集積回路の動作順序を表す第２の信号が外部から前記１群の半導体集積回路内の前記第２のブロックに供給され、
初期において、前記１群の半導体集積回路の中の動作順序が最上位である半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに動作を開始させ、その後、動作中の半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに異常が生じたことを表す前記第１の信号を出力した場合に、動作順序が当該半導体集積回路の次位の半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに動作を開始させる、請求項１記載の半導体装置。
【請求項３】
前記１群の半導体集積回路内の前記第２のブロックが、前記１群の半導体集積回路の動作順序を表すデータを記録した記録媒体をそれぞれ具備し、
初期において、前記１群の半導体集積回路の中の動作順序が最上位である半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに動作を開始させ、その後、動作中の半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに異常が生じたことを表す前記第１の信号を出力した場合に、動作順序が当該半導体集積回路の次位の半導体集積回路内の前記第２のブロックが当該半導体集積回路内の前記第１のブロックに動作を開始させる、請求項１記載の半導体装置。
【請求項４】
前記記録媒体が、ヒューズ、ＲＯＭ、又は、ＥＥＰＲＯＭである、請求項３記載の半導体装置。
【請求項５】
前記１群の半導体集積回路内の前記第２のブロックが、当該半導体集積回路内の前記第１のブロックが動作していること又は停止していることを表す第３の信号を外部に出力する、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
所定の機能をそれぞれ有する１群の半導体集積回路と、
前記１群の半導体集積回路の中の１つの半導体集積回路に動作を開始させるとともに当該半導体集積回路をモニタリングし、その後、動作中の半導体集積回路に異常が生じた場合に、前記１群の半導体集積回路の中の他の半導体集積回路に動作を開始させる第２の半導体集積回路と、
を具備する半導体装置。
【請求項７】
前記１群の半導体集積回路の動作順序を表す第２の信号が外部から前記第２の半導体集積回路に供給され、
前記第２の半導体集積回路が、初期において、前記１群の半導体集積回路の中の動作順序が最上位である半導体集積回路に動作を開始させ、その後、動作中の半導体集積回路に異常が生じた場合に、動作順序が当該半導体集積回路の次位の半導体集積回路に動作を開始させる、請求項６記載の半導体装置。
【請求項８】
前記第２の半導体集積回路が、前記１群の半導体集積回路の動作順序を表すデータを記録した記録媒体を具備し、
前記第２の半導体集積回路が、初期において、前記１群の半導体集積回路の中の動作順序が最上位である半導体集積回路に動作を開始させ、その後、動作中の半導体集積回路に異常が生じた場合に、動作順序が当該半導体集積回路の次位の半導体集積回路に動作を開始させる、請求項６記載の半導体装置。
【請求項９】
前記記録媒体が、ヒューズ、ＲＯＭ、又は、ＥＥＰＲＯＭである、請求項８記載の半導体装置。
【請求項１０】
前記第２の半導体集積回路が、前記１群の半導体集積回路のいずれが動作しているかを表す第３の信号を外部に出力する、請求項６〜９のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の機能をそれぞれ有する１群の半導体集積回路を具備する半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、一般に、プリント基板等に配置されたソケットに挿入されたり、プリント基板等に半田付けされて使用される。ソケットに挿入された半導体装置が故障した場合、故障した半導体装置をソケットから抜き出し、新たな半導体装置をソケットに挿入する必要がある。また、プリント基板等に半田付けされた半導体装置が故障した場合、故障した半導体装置をプリント基板等から取り外して新たな半導体装置をプリント基板等に半田付けするか、プリント基板等ごと交換する必要がある。このような半導体装置の交換やプリント基板等の交換を防止するため、半導体装置の信頼性の向上が望まれる。
【０００３】
ところで、複数のチップを具備するマルチチップ半導体構造に関する技術が知られている（例えば、特許文献１参照）。
特許文献１には、少なくとも部分的に第１の所定の回路機能を与える第１の回路を有する第１の半導体装置のチップと、上記第１の半導体装置のチップに電気的、機械的に結合され、上記第１の半導体装置のチップの第１の回路に少なくとも部分的に回路機能を与える第２の回路を有する第２の半導体装置のチップを具備するマルチチップ半導体構造が掲載されている。
【０００４】
特許文献１に掲載されたマルチチップ半導体構造においては、第２の半導体装置のチップの第２の回路は、第１の半導体装置のチップの第１の回路に少なくとも部分的に回路機能を与える。すなわち、このマルチチップ半導体構造は、１つの半導体装置のチップが他の半導体装置のチップに回路機能を与えることに関するものである。しかしながら、このマルチチップ半導体構造は、信頼性の向上に関するものではない。
【０００５】
【特許文献１】特開平９−９２７８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、本発明は、複数の半導体集積回路を具備し、信頼性を向上させることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明の第１の観点に係る半導体装置は、所定の機能をそれぞれ有する１群の半導体集積回路を具備する半導体装置であって、１群の半導体集積回路の各々が、所定の機能を実現するための第１のブロックと、第１のブロックをモニタリングし、第１のブロックが正常であること又は異常が生じたことを表す第１の信号を１群の半導体集積回路の中の他の半導体集積回路に出力するための第２のブロックと、を具備し、１群の半導体集積回路の中のいずれかの半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに動作を開始させ、その後、動作中の半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに異常が生じたことを表す第１の信号を出力した場合に、１群の半導体集積回路の中の他の半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに動作を開始させる。
【０００８】
この半導体装置において、１群の半導体集積回路の動作順序を表す第２の信号が外部から１群の半導体集積回路内の第２のブロックに供給され、初期において、１群の半導体集積回路の中の動作順序が最上位である半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに動作を開始させ、その後、動作中の半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに異常が生じたことを表す第１の信号を出力した場合に、動作順序が当該半導体集積回路の次位の半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに動作を開始させることとしても良い。
【０００９】
また、１群の半導体集積回路内の第２のブロックが、１群の半導体集積回路の動作順序を表すデータを記録した記録媒体をそれぞれ具備し、初期において、１群の半導体集積回路の中の動作順序が最上位である半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに動作を開始させ、その後、動作中の半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに異常が生じたことを表す第１の信号を出力した場合に、動作順序が当該半導体集積回路の次位の半導体集積回路内の第２のブロックが当該半導体集積回路内の第１のブロックに動作を開始させることとしても良い。
ここで、記録媒体が、ヒューズ、ＲＯＭ、又は、ＥＥＰＲＯＭであることとしても良い。
【００１０】
また、１群の半導体集積回路内の第２のブロックが、当該半導体集積回路内の第１のブロックが動作していること又は停止していることを表す第３の信号を外部に出力することとしても良い。
【００１１】
また、本発明の第２の観点に係る半導体装置は、所定の機能をそれぞれ有する１群の半導体集積回路と、１群の半導体集積回路の中の１つの半導体集積回路に動作を開始させるとともに当該半導体集積回路をモニタリングし、その後、動作中の半導体集積回路に異常が生じた場合に、１群の半導体集積回路の中の他の半導体集積回路に動作を開始させる第２の半導体集積回路とを具備する。
【００１２】
この半導体装置において、１群の半導体集積回路の動作順序を表す第２の信号が外部から第２の半導体集積回路に供給され、第２の半導体集積回路が、初期において、１群の半導体集積回路の中の動作順序が最上位である半導体集積回路に動作を開始させ、その後、動作中の半導体集積回路に異常が生じた場合に、動作順序が当該半導体集積回路の次位の半導体集積回路に動作を開始させることとしても良い。
【００１３】
また、第２の半導体集積回路が、１群の半導体集積回路の動作順序を表すデータを記録した記録媒体を具備し、第２の半導体集積回路が、初期において、１群の半導体集積回路の中の動作順序が最上位である半導体集積回路に動作を開始させ、その後、動作中の半導体集積回路に異常が生じた場合に、動作順序が当該半導体集積回路の次位の半導体集積回路に動作を開始させることとしても良い。
ここで、記録媒体が、ヒューズ、ＲＯＭ、又は、ＥＥＰＲＯＭであることとしても良い。
【００１４】
また、第２の半導体集積回路が、１群の半導体集積回路のいずれが動作しているかを表す第３の信号を外部に出力することとしても良い。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素については、同一の参照番号で示している。
図１は、本発明の第１の実施形態に係る半導体装置の概要を示す図である。図１に示すように、この半導体装置１は、第１及び第２の半導体集積回路（チップ）２、３を具備する。これら第１及び第２の半導体集積回路２、３は、パッケージ４に格納されている。
【００１６】
第１及び第２の半導体集積回路２、３は、同一の回路構成を有しており、所定の機能を実現するための機能ブロック５と、機能ブロック５の異常を検出するための異常検出ブロック６とをそれぞれ具備する。異常検出ブロック６は、機能ブロック５内の信号やレジスタ等をモニタリングし、機能ブロック５が正常であること又は異常が生じたことを表す異常通知信号を他の半導体集積回路に出力する。
【００１７】
パッケージ４は、データ信号入力ピンＰD-in１、ＰD-in２、…、データ信号出力ピンＰD-out１、ＰD-out２、…、制御信号入力ピンＰC-in１、及び、制御信号出力ピンＰC-out１、ＰC-out２を有している。なお、パッケージ４がデータ信号入出力ピンを有することとしても良い。
データ信号入力ピンＰD-in１、ＰD-in２、…、データ信号出力ピンＰD-out１、ＰD-out２、…は、ワイヤボンディングにより第１及び第２の半導体集積回路２、３の機能ブロック５内のパッドにそれぞれ接続されている。このデータ信号入力ピンＰD-in１、ＰD-in２、…を介して、データ信号が半導体装置１の外部から第１及び第２の半導体集積回路２、３の機能ブロック５内の入力回路に入力され、データ信号出力ピンＰD-out１、ＰD-out２、…を介して、データ信号が第１及び第２の半導体集積回路２、３の機能ブロック５内の出力回路から半導体装置１の外部に出力される。なお、第１及び第２の半導体集積回路２、３の機能ブロック５が、入出力回路を有することとしても良い。
【００１８】
制御信号入力ピンＰC-in１は、ワイヤボンディングにより第１及び第２の半導体集積回路２、３の異常検出ブロック６内のパッドに接続されている。初期時において、この制御信号入力ピンＰC-in１を介して、選択信号が半導体装置１の外部から第１及び第２の半導体集積回路２、３の異常検出ブロック６に入力される。なお、第１及び第２の半導体集積回路２、３の異常検出ブロック６が、レジスタ又はＲＡＭを具備し、選択信号を記録しておくこととしても良い。
初期時において選択信号がハイレベルの場合、第１の半導体集積回路２の異常検出ブロック６は、第１の半導体集積回路２の機能ブロック５に動作を開始させる。一方、第２の半導体集積回路３の異常検出ブロック６は、第２の半導体集積回路３の機能ブロック５に動作を開始させない。なお、このとき、第２の半導体集積回路３の機能ブロック５が、スリープ状態、省電力待機状態等となることとしても良い。また、第２の半導体集積回路３の機能ブロック５内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第２の半導体集積回路３の機能ブロック５内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
【００１９】
第１の半導体集積回路２の機能ブロック５は、動作を開始すると、適宜、データ信号入力ピンＰD-in１、ＰD-in２、…を介して外部から入力されるデータ信号を受け取り、データ信号出力ピンＰD-out１、ＰD-out２、…を介して外部にデータ信号を出力する。
第１の半導体集積回路２の異常検出ブロック６は、第１の半導体集積回路２の機能ブロック５内の信号やレジスタ等をモニタリングしており、第１の半導体集積回路２の機能ブロック５が正常である場合にはハイレベルの第１異常通知信号を第２の半導体集積回路３の異常検出ブロック６に出力する。また、第１の半導体集積回路２の異常検出ブロック６は、ワイヤボンディングにより制御信号出力ピンＰC-out１に接続されており、この制御信号出力ピンＰC-out１を介して、ハイレベルの第１動作通知信号を外部に出力する。半導体装置１の外部において、この第１動作通知信号をモニタリングすることにより、第１の半導体集積回路２が動作していることを知ることができる。なお、第１の半導体集積回路２が動作していることを知る必要がない場合には、第１動作通知信号及び制御信号出力ピンＰC-out１は必ずしも必要ではない。
【００２０】
ところで、何らかの理由（例えば、故障等）により、第１の半導体集積回路２の機能ブロック５に異常が発生する場合がある。第１の半導体集積回路２の異常検出ブロック６は、第１の半導体集積回路２の機能ブロック５に異常が発生したことを検出すると、第１異常通知信号をローレベルに変化させる。第２の半導体集積回路３の異常検出ブロック６は、第１異常通知信号がハイレベルからローレベルに変化すると、第２の半導体集積回路３の機能ブロック５に動作を開始させる。なお、このとき、第１の半導体集積回路２の異常検出ブロック６が、第１の半導体集積回路２の機能ブロック５をスリープ状態、省電力待機状態等に移行させることとしても良い。また、第１の半導体集積回路２の機能ブロック５内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第１の半導体集積回路２の機能ブロック５内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
【００２１】
第２の半導体集積回路３の機能ブロック５は、動作を開始すると、適宜、データ信号入力ピンＰD-in１、ＰD-in２、…を介して外部から入力されるデータ信号を受け取り、データ信号出力ピンＰD-out１、ＰD-out２、…を介して外部にデータ信号を出力する。
第２の半導体集積回路３の異常検出ブロック６は、第２の半導体集積回路３の機能ブロック５内の信号やレジスタ等をモニタリングしており、第２の半導体集積回路３の機能ブロック５が正常である場合にはハイレベルの第２異常通知信号を第１の半導体集積回路２の異常検出ブロック６に出力する。また、第２の半導体集積回路３の異常検出ブロック６は、ワイヤボンディングにより制御信号出力ピンＰC-out２に接続されており、この制御信号出力ピンＰC-out２を介して、ハイレベルの第２動作通知信号を外部に出力する。半導体装置１の外部において、この第２動作通知信号をモニタリングすることにより、第２の半導体集積回路３が動作していることを知ることができる。なお、第２の半導体集積回路３が動作していることを知る必要がない場合には、第２動作通知信号及び制御信号出力ピンＰC-out２は必ずしも必要ではない。
【００２２】
一方、初期時において選択信号がローレベルの場合、第２の半導体集積回路３の異常検出ブロック６は、第２の半導体集積回路３の機能ブロック５に動作を開始させ、第１の半導体集積回路２の異常検出ブロック６は、第１の半導体集積回路２の機能ブロック５に動作を開始させない。なお、このとき、第１の半導体集積回路２の機能ブロック５が、スリープ状態、省電力待機状態等となることとしても良い。また、第１の半導体集積回路２の機能ブロック５内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第１の半導体集積回路２の機能ブロック５内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
【００２３】
第２の半導体集積回路３の機能ブロック５は、動作を開始すると、適宜、データ信号入力ピンＰD-in１、ＰD-in２、…を介して外部から入力されるデータ信号を受け取り、データ信号出力ピンＰD-out１、ＰD-out２、…を介して外部にデータ信号を出力する。
第２の半導体集積回路３の異常検出ブロック６は、第１の半導体集積回路２の機能ブロック５が正常である場合にはハイレベルの第２異常通知信号を第１の半導体集積回路２の異常検出ブロック６に出力する。また、第２の半導体集積回路３の異常検出ブロック６は、制御信号出力ピンＰC-out１を介して、ハイレベルの第２動作通知信号を外部に出力する。
【００２４】
ところで、何らかの理由により、第２の半導体集積回路３の機能ブロック５に異常が発生する場合がある。第２の半導体集積回路３の異常検出ブロック６は、第２の半導体集積回路３の機能ブロック５に異常が発生したことを検出すると、第２異常通知信号をローレベルに変化させる。第１の半導体集積回路２の異常検出ブロック６は、第２異常通知信号がハイレベルからローレベルに変化すると、第１の半導体集積回路２の機能ブロック５に動作を開始させる。なお、このとき、第２の半導体集積回路３の異常検出ブロック６が、第２の半導体集積回路３の機能ブロック５をスリープ状態、省電力待機状態等に移行させることとしても良い。また、第２の半導体集積回路３の機能ブロック５内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第２の半導体集積回路３の機能ブロック５内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
【００２５】
第１の半導体集積回路２の機能ブロック５は、動作を開始すると、適宜、データ信号入力ピンＰD-in１、ＰD-in２、…を介して外部から入力されるデータ信号を受け取り、データ信号出力ピンＰD-out１、ＰD-out２、…を介して外部にデータ信号を出力する。
第１の半導体集積回路２の異常検出ブロック６は、第１の半導体集積回路２の機能ブロック５が正常である場合にはハイレベルの第１異常通知信号を第２の半導体集積回路３の異常検出ブロック６に出力する。また、第１の半導体集積回路２の異常検出ブロック６は、制御信号出力ピンＰC-out１を介して、ハイレベルの第１動作通知信号を外部に出力する。
【００２６】
このように、半導体装置１によれば、第１の半導体集積回路２又は第２の半導体集積回路３に異常が発生した場合に、第１の半導体集積回路２又は第２の半導体集積回路３に代えて第２の半導体集積回路３又は第１の半導体集積回路２を動作させることができる。これにより、半導体装置１の信頼性を向上させることができる。また、第１の半導体集積回路２又は第２の半導体集積回路３に異常が発生した場合であっても、半導体装置１をソケットから抜き出して交換したり、半導体装置１をプリント基板等から取り外して新たな半導体装置をプリント基板等に半田付けしたり、半導体装置１が半田付けされているプリント基板等ごと交換したりする必要を低減することができる。
【００２７】
なお、本実施形態においては、２個の半導体集積回路をパッケージ４内に格納することとしているが、３個以上の半導体集積回路を格納することとしても良い。このとき、制御信号入力ピンを複数個とし、選択信号を複数ビット幅とすれば良い。
また、本実施形態においては、第１の半導体集積回路２、第２の半導体集積回路３のいずれが先に動作を開始するかを選択信号によって決定することとしているが、第１及び第２の半導体集積回路２、３の異常検出ブロック６がヒューズ、ＲＯＭ、ＥＥＰＲＯＭ等の記録媒体を具備することとし、この記録媒体に、第１の半導体集積回路２、第２の半導体集積回路３のいずれが先に動作を開始するかを表すデータを格納することとしても良い。このようにすれば、制御信号入力ピンＰC-in１及び選択信号を不要とすることができる。
【００２８】
次に、本発明の第２の実施形態について説明する。図２は、本発明の第２の実施形態に係る半導体装置の概要を示す図である。図２に示すように、この半導体装置７は、第１〜第３の半導体集積回路（チップ）８〜１０を具備する。これら第１〜第３の半導体集積回路８〜１０は、パッケージ１１に格納されている。
【００２９】
第１及び第２の半導体集積回路８、９は、同一の回路構成を有しており、所定の機能を実現するための機能ブロック１２をそれぞれ具備する。
第３の半導体集積回路１０は、異常検出ブロック１３を具備する。異常検出ブロック１３は、第１及び第２の半導体集積回路８、９の機能ブロック１２内の信号やレジスタ等をモニタリングし、第１及び第２の半導体集積回路８、９の機能ブロック１２が正常であること又は異常が生じたことを検出する。
【００３０】
パッケージ１１は、データ信号入力ピンＰD-in１、ＰD-in２、…、データ信号出力ピンＰD-out１、ＰD-out２、…、制御信号入力ピンＰC-in１、及び、制御信号出力ピンＰC-out１を有している。なお、パッケージ１１がデータ信号入出力ピンを有することとしても良い。
データ信号入力ピンＰD-in１、ＰD-in２、…、データ信号出力ピンＰD-out１、ＰD-out２、…は、ワイヤボンディングにより第１及び第２の半導体集積回路８、９の機能ブロック１２内のパッドにそれぞれ接続されている。このデータ信号入力ピンＰD-in１、ＰD-in２、…を介して、データ信号が半導体装置７の外部から第１及び第２の半導体集積回路８、９の機能ブロック１２内の入力回路に入力され、データ信号出力ピンＰD-out１、ＰD-out２、…を介して、データ信号が第１及び第２の半導体集積回路８、９の機能ブロック１２内の出力回路から半導体装置７の外部に出力される。なお、第１及び第２の半導体集積回路８、９の機能ブロック１２が、入出力回路を有することとしても良い。
【００３１】
制御信号入力ピンＰC-in１は、ワイヤボンディングにより第３の半導体集積回路１０の異常検出ブロック１３内のパッドに接続されている。初期時において、この制御信号入力ピンＰC-in１を介して、選択信号が半導体装置７の外部から第３の半導体集積回路１０の異常検出ブロック１３に入力される。なお、第３の半導体集積回路１０の異常検出ブロック１３が、レジスタ又はＲＡＭを具備し、選択信号を記録しておくこととしても良い。
初期時において選択信号がハイレベルの場合、第３の半導体集積回路１０の異常検出ブロック１３は、ハイレベルの第１動作指示信号を第１の半導体集積回路８の機能ブロック１２に出力する。ハイレベルの第１動作指示信号が供給されると、第１の半導体集積回路８の機能ブロック１２は、動作を開始する。また、第３の半導体集積回路１０の異常検出ブロック１３は、ワイヤボンディングにより制御信号出力ピンＰC-out１に接続されており、この制御信号出力ピンＰC-out１を介して、ハイレベルの動作通知信号を外部に出力する。半導体装置７の外部において、この動作通知信号をモニタリングすることにより、第１の半導体集積回路８が動作していることを知ることができる。なお、第１の半導体集積回路８が動作していることを知る必要がない場合には、動作通知信号及び制御信号出力ピンＰC-out１は必ずしも必要ではない。
【００３２】
また、第３の半導体集積回路１０の異常検出ブロック１３は、ローレベルの第２動作指示信号を第２の半導体集積回路９の機能ブロック１２に出力する。ローレベルの第２動作指示信号が供給されると、第２の半導体集積回路９の機能ブロック１２は動作を開始しない。なお、このとき、第２の半導体集積回路９の機能ブロック１２が、スリープ状態、省電力待機状態等となることとしても良い。また、第２の半導体集積回路９の機能ブロック１２内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第２の半導体集積回路９の機能ブロック１２内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
第１の半導体集積回路８の機能ブロック１２は、動作を開始すると、適宜、データ信号入力ピンＰD-in１、ＰD-in２、…を介して外部から入力されるデータ信号を受け取り、データ信号出力ピンＰD-out１、ＰD-out２、…を介して外部にデータ信号を出力する。
【００３３】
第３の半導体集積回路１０の異常検出ブロック１３は、第１の半導体集積回路８の機能ブロック１２内の信号やレジスタ等をモニタリングしており、第１の半導体集積回路８の機能ブロック１２に異常が発生したことを検出した場合、第２動作指示信号をハイレベルに変化させる。第２動作指示信号がハイレベルに変化すると、第２の半導体集積回路９の機能ブロック１２は動作を開始する。第２の半導体集積回路９の機能ブロック１２は、動作を開始すると、適宜、データ信号入力ピンＰD-in１、ＰD-in２、…を介して外部から入力されるデータ信号を受け取り、データ信号出力ピンＰD-out１、ＰD-out２、…を介して外部にデータ信号を出力する。また、第３の半導体集積回路１０の異常検出ブロック１３は、制御信号出力ピンＰC-out１を介して、ローレベルの動作通知信号を外部に出力する。半導体装置７の外部において、この動作通知信号をモニタリングすることにより、第２の半導体集積回路９が動作していることを知ることができる。なお、このとき、第１の半導体集積回路８の機能ブロック１２がスリープ状態、省電力待機状態等に移行することとしても良い。また、第１の半導体集積回路８の機能ブロック１２内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第１の半導体集積回路８の機能ブロック１２内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
【００３４】
一方、初期時において選択信号がローレベルの場合、第３の半導体集積回路１０の異常検出ブロック１３は、ハイレベルの第２動作指示信号を第２の半導体集積回路９の機能ブロック１２に出力する。ハイレベルの第２動作指示信号が供給されると、第２の半導体集積回路９の機能ブロック１２は、動作を開始する。また、第３の半導体集積回路１０の異常検出ブロック１３は、制御信号出力ピンＰC-out１を介して、ローレベルの動作通知信号を外部に出力する。半導体装置７の外部において、この動作通知信号をモニタリングすることにより、第２の半導体集積回路９が動作していることを知ることができる。
【００３５】
また、第３の半導体集積回路１０の異常検出ブロック１３は、ローレベルの第１動作指示信号を第１の半導体集積回路８の機能ブロック１２に出力する。ローレベルの第１動作指示信号が供給されると、第１の半導体集積回路８の機能ブロック１２は動作を開始しない。なお、このとき、第１の半導体集積回路８の機能ブロック１２が、スリープ状態、省電力待機状態等となることとしても良い。また、第１の半導体集積回路８の機能ブロック１２内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第１の半導体集積回路８の機能ブロック１２内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
【００３６】
第３の半導体集積回路１０の異常検出ブロック１３は、第２の半導体集積回路９の機能ブロック１２内の信号やレジスタ等をモニタリングしており、第２の半導体集積回路９の機能ブロック１２に異常が発生したことを検出した場合、第１動作指示信号をハイレベルに変化させる。第１動作指示信号がハイレベルに変化すると、第１の半導体集積回路８の機能ブロック１２は動作を開始する。また、第３の半導体集積回路１０の異常検出ブロック１３は、制御信号出力ピンＰC-out１を介して、ハイレベルの動作通知信号を外部に出力する。半導体装置７の外部において、この動作通知信号をモニタリングすることにより、第１の半導体集積回路８が動作していることを知ることができる。なお、このとき、第２の半導体集積回路９の機能ブロック１２がスリープ状態、省電力待機状態等に移行することとしても良い。また、第２の半導体集積回路９の機能ブロック１２内の入力回路及び出力回路がハイインピーダンス状態となることとしても良いし、第２の半導体集積回路９の機能ブロック１２内の入力回路及び出力回路への電力供給が遮断されることとしても良い。
【００３７】
このように、半導体装置７によれば、第１の半導体集積回路８又は第２の半導体集積回路９に異常が発生した場合に、第１の半導体集積回路８又は第２の半導体集積回路９に代えて第２の半導体集積回路９又は第１の半導体集積回路８を動作させることができる。これにより、半導体装置７の信頼性を向上させることができる。また、第１の半導体集積回路８又は第２の半導体集積回路９に異常が発生した場合であっても、半導体装置７をソケットから抜き出して交換したり、半導体装置７をプリント基板等から取り外して新たな半導体装置をプリント基板等に半田付けしたり、半導体装置７が半田付けされているプリント基板等ごと交換したりする必要を低減することができる。
【００３８】
なお、本実施形態においては、２個の半導体集積回路をパッケージ１１内に格納することとしているが、３個以上の半導体集積回路を格納することとしても良い。このとき、制御信号入力ピンを複数個とし、選択信号を複数ビット幅とし、制御信号出力ピンを複数個とし、動作通知信号を複数ビット幅とすれば良い。
また、本実施形態においては、第１の半導体集積回路８、第２の半導体集積回路９のいずれが先に動作を開始するかを選択信号によって決定することとしているが、第３の半導体集積回路１０の異常検出ブロック１３がヒューズ、ＲＯＭ、ＥＥＰＲＯＭ等の記録媒体を具備することとし、この記録媒体に、第１の半導体集積回路８、第２の半導体集積回路９のいずれが先に動作を開始するかを表すデータを格納することとしても良い。このようにすれば、制御信号入力ピンＰC-in１及び選択信号を不要とすることができる。
【産業上の利用可能性】
【００３９】
本発明は、所定の機能をそれぞれ有する１群の半導体集積回路を具備する半導体装置において利用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施形態に係る半導体装置の概要を示す図。
【図２】本発明の第２の実施形態に係る半導体装置の概要を示す図。
【符号の説明】
【００４１】
１、７  半導体装置、２、３、８〜１０  半導体集積回路、４、１１  パッケージ、５、１２  機能ブロック、６、１０  異常検出ブロック、ＰD-in１、ＰD-in２、…  データ信号入力ピン、ＰD-out１、ＰD-out２、…  データ信号出力ピン、ＰC-in１  制御信号入力ピン、ＰC-out１、ＰC-out２  制御信号出力ピン
【図１】
2006133072.tif 000003
【図２】
2006133072.tif 000004