(57)【要約】【課題】本発明は、液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法に関し、良好な表示特性の得られる液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法を提供することを目的とする。【解決手段】ゲートバスライン１２ｎに接続されたゲート電極と、ドレインバスライン１４に接続されたドレイン電極２１ａ、２２ａとを備えたＴＦＴ２１、２２と、ソース電極２１ｂに接続された画素電極１６と、ソース電極２２ｂに接続され、画素電極１６から分離された画素電極１７と、ゲートバスライン１２（ｎ＋１）に接続されたゲート電極と、画素電極１７に接続されたソース電極２３ｂとを備えたＴＦＴ２３と、ドレイン電極２３ａに接続されたバッファ容量電極２９と、蓄積容量バスライン１８ｎに接続されたバッファ容量電極２８とを備えたバッファ容量部とを有するように構成する。【選択図】図２
2006133577.tif 000002
【特許請求の範囲】
【請求項１】
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、
前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、
前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、
（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたソース電極とを備えた第３のトランジスタと、
前記第３のトランジスタのドレイン電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部と
を有することを特徴とする液晶表示装置用基板。
【請求項２】
請求項１記載の液晶表示装置用基板において、
前記第２のバッファ容量電極は、前記ｎ本目のゲートバスラインと前記（ｎ＋１）本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
【請求項３】
請求項１記載の液晶表示装置用基板において、
前記バッファ容量部は、前記（ｎ＋１）本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置され、
前記第２のバッファ容量電極は、前記（ｎ＋１）本目のゲートバスラインと（ｎ＋２）本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
【請求項４】
請求項３記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記次段の画素領域側に配置されていること
を特徴とする液晶表示装置用基板。
【請求項５】
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、
前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、
前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、
（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記蓄積容量バスラインに電気的に接続されたドレイン電極とを備えた第３のトランジスタと、
前記第３のトランジスタのソース電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第２の画素電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部と
を有することを特徴とする液晶表示装置用基板。
【請求項６】
請求項５記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記ｎ本目のゲートバスラインと前記（ｎ＋１）本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
【請求項７】
請求項５記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記（ｎ＋１）本目のゲートバスラインと（ｎ＋２）本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
【請求項８】
請求項７記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記（ｎ＋１）本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置されていること
を特徴とする液晶表示装置用基板。
【請求項９】
請求項１乃至８のいずれか１項に記載の液晶表示装置用基板において、
前記第１の画素電極は、前記第１のトランジスタにほぼ隣接して配置され、
前記第２の画素電極は、前記第２のトランジスタにほぼ隣接して配置されていること
を特徴とする液晶表示装置用基板。
【請求項１０】
請求項１乃至９のいずれか１項に記載の液晶表示装置用基板において、
前記第１及び第２のバッファ容量電極のうち一方は、他方より幅広に形成されていること
を特徴とする液晶表示装置用基板。
【請求項１１】
請求項１乃至９のいずれか１項に記載の液晶表示装置用基板において、
前記第１及び第２のバッファ容量電極の双方は帯状の形状を有し、長手方向が互いに交差するように配置されていること
を特徴とする液晶表示装置用基板。
【請求項１２】
請求項１乃至１０のいずれか１項に記載の液晶表示装置用基板において、
前記第１の副画素に対する前記第２の副画素の面積比は、１／２以上であること
を特徴とする液晶表示装置用基板。
【請求項１３】
請求項１２記載の液晶表示装置用基板において、
前記面積比は４以下であること
を特徴とする液晶表示装置用基板。
【請求項１４】
対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、
前記一対の基板の一方に、請求項１乃至１３のいずれか１項に記載の液晶表示装置用基板が用いられていること
を特徴とする液晶表示装置。
【請求項１５】
請求項１４記載の液晶表示装置において、
前記一対の基板の他方は共通電極を有し、
前記第２の画素電極と前記共通電極との間に形成される液晶容量と、前記液晶容量に並列に接続された蓄積容量との和に対する前記バッファ容量部の容量比は、０．０５以上であること
を特徴とする液晶表示装置。
【請求項１６】
請求項１５記載の液晶表示装置において、
前記容量比は０．６以下であること
を特徴とする液晶表示装置。
【請求項１７】
請求項１４乃至１６のいずれか１項に記載の液晶表示装置において、
前記液晶を配向規制する線状の配向規制用構造物をさらに有し、
前記配向規制用構造物は、前記ゲートバスラインに平行な直線上にない複数の屈曲部を１つの前記画素領域内に有し、
前記蓄積容量バスラインは、前記複数の屈曲部のうち少なくとも２つにそれぞれ重なって配置されていること
を特徴とする液晶表示装置。
【請求項１８】
請求項１４乃至１７のいずれか１項に記載の液晶表示装置において、
前記第１及び第２の画素電極を分離する線状のスリット部を有し、
前記配向規制用構造物は、前記スリット部に並列して配置されていること
を特徴とする液晶表示装置。
【請求項１９】
第ｍフレームの入力階調データＧｍと、前記画素の第（ｍ＋１）フレームの入力階調データＧ（ｍ＋１）とを画素毎に比較し、
Ｇｍ＜Ｇ（ｍ＋１）の場合に、前記第（ｍ＋１）フレームの出力階調データＧ’（ｍ＋１）を、Ｇｍ＜Ｇ’（ｍ＋１）＜Ｇ（ｍ＋１）の範囲内で補正すること
を特徴とする液晶表示装置の駆動方法。
【請求項２０】
請求項１９記載の液晶表示装置の駆動方法において、
Ｇｍ＞Ｇ（ｍ＋１）の場合に、前記第（ｍ＋１）フレームの出力階調データＧ’（ｍ＋１）を、Ｇｍ＞Ｇ’（ｍ＋１）＞Ｇ（ｍ＋１）の範囲内で補正すること
を特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の表示部等に用いられる液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置は、テレビ受像機やパーソナル・コンピュータのモニタ装置等として用いられるようになっている。これらの用途では、表示画面をあらゆる方向から見ることのできる高い視角特性が求められている。図２０は、ＶＡ（Ｖｅｒｔｉｃａｌｌｙ  Ａｌｉｇｎｅｄ）モードの液晶表示装置の印加電圧に対する透過率特性（Ｔ−Ｖ特性）を示すグラフである。横軸は液晶層に対する印加電圧（Ｖ）を表し、縦軸は光の透過率を表している。線Ａは表示画面に対し垂直な方向（以下、「正面方向」という）でのＴ−Ｖ特性を示し、線Ｂは表示画面に対して方位角９０°、極角６０°の方向（以下、「斜め方向」という）でのＴ−Ｖ特性を示している。ここで、方位角は、表示画面の右方向を基準として反時計回りに計った角度とする。また極角は、表示画面の中心に立てた垂線となす角とする。
【０００３】
図２０に示すように、円Ｃで囲んだ領域近傍において、透過率（輝度）変化に歪みが生じている。例えば、印加電圧が約２．５Ｖの比較的低階調においては斜め方向の透過率が正面方向の透過率より高くなっているが、印加電圧が約４．５Ｖの比較的高階調においては斜め方向の透過率が正面方向の透過率より低くなっている。この結果、斜め方向から見た場合には実効駆動電圧範囲での輝度差が小さくなってしまう。この現象は色の変化に最も顕著に現れる。
【０００４】
図２１は表示画面に表示した画像の見え方の変化を示している。図２１（ａ）は正面方向から見た画像を示し、図２１（ｂ）は斜め方向から見た画像を示している。図２１（ａ）、（ｂ）に示すように、表示画面を斜め方向から見ると、正面方向から見たときと比較して画像の色が白っぽく変化してしまう。
【０００５】
図２２は、赤みがかった画像における赤（Ｒ）、緑（Ｇ）、青（Ｂ）３原色の階調ヒストグラムを示している。図２２（ａ）はＲの階調ヒストグラムを示し、図２２（ｂ）はＧの階調ヒストグラムを示し、図２２（ｃ）はＢの階調ヒストグラムを示している。図２２（ａ）〜（ｃ）の横軸は階調（０〜２５５の２５６階調）を表し、縦軸は存在率（％）を表している。図２２（ａ）〜（ｃ）に示すように、この画像では比較的高階調のＲと比較的低階調のＧ及びＢとが高い存在率で存在している。このような画像をＶＡモードの液晶表示装置の表示画面に表示させて斜め方向から見ると、高階調のＲが相対的に暗めに変化し、低階調のＧ及びＢが相対的に明るめに変化する。これにより３原色の輝度差が小さくなるため、画面全体として色が白っぽくなる。
【０００６】
上記の現象は、従来型の駆動モードであるＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モードの液晶表示装置でも同様に生じる。特許文献１乃至３には、ＴＮモードの液晶表示装置における上記の現象を改善する技術が開示されている。図２３はこれらの公知技術に基づく基本的な液晶表示装置の１画素の構成を示し、図２４は図２３のＸ−Ｘ線で切断した液晶表示装置の断面構成を示し、図２５はこの液晶表示装置の１画素の等価回路を示している。図２３乃至図２５に示すように、液晶表示装置は、薄膜トランジスタ（ＴＦＴ）基板１０２と対向基板１０４と両基板１０２、１０４間に封止された液晶層１０６とを有している。
【０００７】
ＴＦＴ基板１０２は、ガラス基板１１０上に形成された複数のゲートバスライン１１２と、絶縁膜１３０を介してゲートバスライン１１２に交差して形成された複数のドレインバスライン１１４とを有している。ゲートバスライン１１２及びドレインバスライン１１４の交差位置近傍には、スイッチング素子として画素毎に形成されたＴＦＴ１２０が配置されている。ゲートバスライン１１２の一部はＴＦＴ１２０のゲート電極として機能し、ＴＦＴ１２０のドレイン電極１２１はドレインバスライン１１４に電気的に接続されている。また、ゲートバスライン１１２及びドレインバスライン１１４により画定された画素領域を横切って、ゲートバスライン１１２に並列して延びる蓄積容量バスライン１１８が形成されている。蓄積容量バスライン１１８上には、絶縁膜１３０を介して蓄積容量電極１１９が画素毎に形成されている。蓄積容量電極１１９は、制御電極１２５を介してＴＦＴ１２０のソース電極１２２に電気的に接続されている。蓄積容量バスライン１１８と蓄積容量電極１１９との間には、蓄積容量Ｃｓが形成される。
【０００８】
ゲートバスライン１１２及びドレインバスライン１１４により画定された画素領域は、副画素Ａと副画素Ｂとに分割されている。副画素Ａには画素電極１１６が形成され、副画素Ｂには画素電極１１６から分離された画素電極１１７が形成されている。画素電極１１６は、コンタクトホール１２４を介して蓄積容量電極１１９及びＴＦＴ１２０のソース電極１２２に電気的に接続されている。画素電極１１７は、電気的にフローティング状態になっている。画素電極１１７は、保護膜１３２を介して制御電極１２５に重なる領域を有し、当該領域に形成される制御容量Ｃｃを介した容量結合によりソース電極１２２に間接的に接続されている。
【０００９】
対向基板１０４は、ガラス基板１１１上に形成されたカラーフィルタ（ＣＦ）樹脂層１４０と、ＣＦ樹脂層１４０上に形成された共通電極１４２とを有している。副画素Ａの画素電極１１６と共通電極１４２との間には液晶容量Ｃｌｃ１が形成され、副画素Ｂの画素電極１１７と共通電極１４２との間には液晶容量Ｃｌｃ２が形成される。ＴＦＴ基板１０２及び対向基板１０４の液晶１０６との界面には、配向膜１３６、１３７がそれぞれ形成されている。
【００１０】
ＴＦＴ１２０がオン状態になって画素電極１１６に電圧が印加され、副画素Ａの液晶層に電圧Ｖｐｘ１が印加されるとする。このとき、液晶容量Ｃｌｃ２と制御容量Ｃｃとの容量比に従って電位が分割されるため、副画素Ｂの画素電極１１７には画素電極１１６とは異なる電圧が印加される。副画素Ｂの液晶層に印加される電圧Ｖｐｘ２は、
Ｖｐｘ２＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））×Ｖｐｘ１
となる。実際の電圧比（Ｖｐｘ２／Ｖｐｘ１（＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））））は液晶表示装置の表示特性に基づく設計事項であるが、およそ０．６〜０．８とするのが理想的である。
【００１１】
このように、１画素内に閾値電圧の互いに異なる副画素Ａ、Ｂが存在すると、図２０に示したようなＴ−Ｖ特性の歪みが副画素Ａ、Ｂで分散される。このため、斜め方向から見たときに画像が白っぽくなる現象を抑制でき、視角特性が改善される。以下、上記の手法を容量結合ＨＴ（ハーフトーン・グレースケール）法とよぶ。
【００１２】
なお、特許文献１乃至３ではＴＮモードの液晶表示装置を前提として上記の技術が記載されているが、近年ＴＮモードに代わって主流となったＶＡモードの液晶表示装置に上記の技術を適用することによって、より高い効果が得られる。
【００１３】
図２６は、容量結合ＨＴ法を用いた従来の液晶表示装置に生じる焼付きを説明する図である。図２６（ａ）は、焼付き試験の際に画面に表示する白黒のチェッカパターンを示している。焼付き試験では、図２６（ａ）に示すチェッカパターンを一定時間（例えば４８時間）連続表示させた直後に画面全体に同階調の中間調を表示させて、チェッカパターンが視認されるか否かを検査する。チェッカパターンが視認された場合には、画面の輝度をチェッカパターンに沿って測定し、焼付き率を算出する。ここで、視認されるチェッカパターンのうち低輝度領域の輝度をａとし高輝度領域の輝度をａ＋ｂとしたとき、ｂ／ａを焼付き率と定義した。
【００１４】
図２６（ｂ）は容量結合ＨＴ法を用いていない液晶表示装置に中間調を表示させた画面を示し、図２６（ｃ）は容量結合ＨＴ法を用いた液晶表示装置に中間調を表示させた画面を示している。図２６（ｂ）に示すように、容量結合ＨＴ法を用いていない液晶表示装置では、中間調表示の際にチェッカパターンはほとんど視認されなかった。図２６（ｂ）のＹ−Ｙ’線に沿って輝度を測定したところ、輝度は図２６（ｄ）の線ｃに示すような分布を有していた。焼付き率は０〜５％に過ぎなかった。これに対し、容量結合ＨＴ法を用いた液晶表示装置では、図２６（ｃ）に示すようなチェッカパターンが視認された。図２６（ｃ）のＹ−Ｙ’線に沿って輝度を測定したところ、輝度は図２６（ｄ）の線ｄに示すような分布を有していた。焼付き率は１０％以上であった。このように、容量結合ＨＴ法を用いていない液晶表示装置では焼付きがほとんど発生しないのに対し、容量結合ＨＴ法を用いた液晶表示装置では比較的濃い焼付きが発生するという問題が生じていた。
【００１５】
焼付きが発生した液晶表示装置の画素内の特性分布などを評価し、解析した結果、焼付きは、電気的にフローティング状態の画素電極１１７の形成された副画素Ｂで発生していることが判明した。画素電極１１７は、極めて電気抵抗の高いシリコン窒化膜（ＳｉＮ膜）等を介して制御電極１２５に接続され、また極めて電気抵抗の高い液晶層を介して共通電極１４２に接続されている。このため、画素電極１１７に充電された電荷は容易に放電されないようになっている。一方、ＴＦＴ１２０のソース電極１２２に電気的に接続された副画素Ａの画素電極１１６にはフレーム毎に電位が書き込まれ、かつ画素電極１１６は、ＳｉＮ膜や液晶層に比較して極めて電気抵抗の低いＴＦＴ１２０の動作半導体層を介してドレインバスライン１１４に接続されている。このため、画素電極１１７に充電された電荷が放電されなくなることはあり得ない。
【００１６】
図２７（ａ）は、容量結合ＨＴ法を用いた従来の液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。図２７（ａ）の横軸は副画素Ａの液晶層への印加電圧（Ｖ）を表し、縦軸は容量比、電圧比及び誘電率を表している。線ｅは制御容量Ｃｃと液晶容量Ｃｌｃ２との容量比Ｃｃ／Ｃｌｃ２を示し、線ｆは副画素Ａの液晶層に印加される電圧Ｖｐｘ１と副画素Ｂの液晶層に印加される電圧Ｖｐｘ２との電圧比Ｖｐｘ２／Ｖｐｘ１を示し、線ｇはＶＡモードの液晶表示装置に用いられるネガ型液晶の誘電率εを示している。また図２７（ｂ）は、電圧比Ｖｐｘ２／Ｖｐｘ１の変化を縦軸（電圧比）のスケールを拡大して示している。
【００１７】
図２７（ａ）、（ｂ）に示すように、容量結合ＨＴ法を用いた従来の液晶表示装置では、印加電圧の増加とともに電圧比Ｖｐｘ２／Ｖｐｘ１が減少している。容量結合ＨＴ法を用いた従来の液晶表示装置では、副画素Ａよりも液晶層に印加される電圧が低く輝度の低い副画素Ｂが、画素全体の５０〜８０％程度を占めている。このため、白を表示させる電圧（５．５〜７Ｖ）を画素電極１１６に印加しても副画素Ｂでは高い透過率が得られないため、容量結合ＨＴ法を用いていない液晶表示装置に比較すると、画素全体の輝度はおよそ４０〜８０％に低下してしまう。図２０に示したように、輝度変化に歪みが生じるのは低階調〜中階調の領域であるため、副画素Ａ、Ｂの閾値電圧の差は、理想的には低電圧側ほど大きく高電圧側ほど小さくなるのがよい。例えば、副画素Ａの液晶層に印加される電圧Ｖｐｘ１が２．５Ｖのときには副画素Ｂの液晶層に１．５〜２Ｖと低い電圧Ｖｐｘ２が印加され（すなわち電圧差（Ｖｐｘ１−Ｖｐｘ２）が大きい）、副画素Ａの液晶層に印加される電圧Ｖｐｘ１が５．５Ｖのときには副画素Ｂの液晶層に５〜５．５Ｖと高い電圧Ｖｐｘ２が印加される（すなわち電圧差（Ｖｐｘ１−Ｖｐｘ２）が小さい）方が、視角特性及び輝度の双方に優れた理想的な液晶表示装置が得られる。しかしながら、図２３乃至図２５に示したように制御容量Ｃｃと液晶容量Ｃｌｃ２とが直列に接続された構成を有する液晶表示装置では、電圧比Ｖｐｘ２／Ｖｐｘ１は、容量比Ｃｃ／（Ｃｌｃ２＋Ｃｃ）により決定される。容量比Ｃｃ／（Ｃｌｃ２＋Ｃｃ）が一定とすると電圧比Ｖｐｘ２／Ｖｐｘ１は一定であるので、上記の理想とは逆に電圧差（Ｖｐｘ１−Ｖｐｘ２）は高電圧側ほど大きくなってしまう。
【００１８】
さらに、上記の問題を大きくしてしまうのが液晶容量Ｃｌｃ２の変動である。図２７（ａ）の線ｇで示すように、液晶の誘電率εは、高電圧印加時ほど大きくなることが分かる。誘電率εが大きくなると液晶容量Ｃｌｃ２も大きくなるため、容量比Ｃｃ／Ｃｌｃ２が小さくなり、Ｃｃ／（Ｃｌｃ２＋Ｃｃ）で決定される電圧比Ｖｐｘ２／Ｖｐｘ１も小さくなる。図２７（ｂ）に示すように、電圧０〜２Ｖ程度の低電圧側での電圧比Ｖｐｘ２／Ｖｐｘ１は０．７２であるが、白を表示させる電圧５Ｖ程度での電圧比Ｖｐｘ２／Ｖｐｘ１は０．６２程度まで低下している。すなわち、高電圧側での電圧差（Ｖｐｘ１−Ｖｐｘ２）はさらに大きくなってしまう。したがって、容量結合ＨＴ法を用いた従来の液晶表示装置では、高い輝度を得るのが困難であるという問題が生じている。
【００１９】
また、液晶容量と電圧比の関係は、セル厚変動時の表示むらの悪化も引き起こす。液晶表示パネルの透過率は液晶層の有するリタデーション値で決定され、セル厚が厚くなると高くなり、セル厚が薄くなると低くなるのが一般的である。容量結合ＨＴ法を用いた従来の液晶表示装置の場合、セル厚が厚くなると液晶容量Ｃｌｃ２が減少し、電圧比Ｖｐｘ２／Ｖｐｘ１が１に近づくため画素全体の輝度は増加する。逆に、セル厚が薄くなると液晶容量Ｃｌｃ２が増加し、電圧比Ｖｐｘ２／Ｖｐｘ１が０に近づくため画素全体の輝度は低下する。すなわち、容量結合ＨＴ法を用いた液晶表示装置では、セル厚の変動に対してリタデーション値の変化による透過率の変化と電圧比の変化による透過率の変化とが相乗的に作用するため、表示むらが視認され易いという問題が生じている。
【００２０】
【特許文献１】特開平２−１２号公報
【特許文献２】米国特許第４８４０４６０号明細書
【特許文献３】特許第３０７６９３８号公報
【特許文献４】特開平８−１４６４６４号公報
【特許文献５】特開２００１−２３５７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明の目的は、良好な表示特性の得られる液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００２２】
上記目的は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたソース電極とを備えた第３のトランジスタと、前記第３のトランジスタのドレイン電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部とを有することを特徴とする液晶表示装置用基板によって達成される。
【発明の効果】
【００２３】
本発明によれば、良好な表示特性の得られる液晶表示装置を実現できる。
【発明を実施するための最良の形態】
【００２４】
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法について図１乃至図１３を用いて説明する。図１は、本実施の形態による液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成されたＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。また、液晶表示装置は、ＣＦや共通電極が形成された対向基板４と、両基板２、４間に封止された例えば負の誘電率異方性を有する液晶６（図１では図示せず）とを備えている。
【００２５】
ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが接続されている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２のＴＦＴ素子形成面と反対側の面には偏光板８７が配置され、対向基板４の共通電極形成面と反対側の面には、偏光板８７とクロスニコルに配置された偏光板８６が配置されている。偏光板８７のＴＦＴ基板２と反対側の面にはバックライトユニット８８が配置されている。
【００２６】
図２は、本実施の形態による液晶表示装置用基板としてＴＦＴ基板２の１画素の構成を示している。図３は、図２のＣ−Ｃ線に対応する位置で切断した液晶表示装置の断面構成を示している。図４は、本実施の形態による液晶表示装置の１画素の等価回路を示している。図２乃至図４に示すように、ＴＦＴ基板２は、ガラス基板１０上に形成された複数のゲートバスライン１２と、ＳｉＮ膜等からなる絶縁膜３０を介してゲートバスライン１２に交差して形成された複数のドレインバスライン１４とを有している。ここで、複数のゲートバスライン１２は例えば線順次走査され、図２及び図４では、ｎ番目に走査されるｎ本目のゲートバスライン１２ｎと、（ｎ＋１）番目に走査される（ｎ＋１）本目のゲートバスライン１２（ｎ＋１）とを示している。ゲートバスライン１２及びドレインバスライン１４の交差位置近傍には、画素毎に形成された第１のＴＦＴ２１及び第２のＴＦＴ２２が互いに隣り合って配置されている。ゲートバスライン１２の一部はＴＦＴ２１、２２のゲート電極として機能する。ゲートバスライン１２上には、絶縁膜３０を介してＴＦＴ２１、２２の動作半導体層（図示せず）が例えば一体的に形成されている。動作半導体層上にはチャネル保護膜２１ｄ、２２ｄが例えば一体的に形成されている。ＴＦＴ２１のチャネル保護膜２１ｄ上には、ドレイン電極２１ａ及びその下層のｎ型不純物半導体層（図示せず）と、ソース電極２１ｂ及びその下層のｎ型不純物半導体層（図示せず）とが所定の間隙を介して対向して形成されている。また、ＴＦＴ２２のチャネル保護膜２２ｄ上には、ドレイン電極２２ａ及びその下層のｎ型不純物半導体層（図示せず）と、ソース電極２２ｂ及びその下層のｎ型不純物半導体層（図示せず）とが所定の間隙を介して互いに対向して形成されている。ＴＦＴ２１のドレイン電極２１ａ及びＴＦＴ２２のドレイン電極２２ａは、ドレインバスライン１４にそれぞれ電気的に接続されている。ＴＦＴ２１、２２は並列に配置されている。
【００２７】
また、ゲートバスライン１２及びドレインバスライン１４により画定された画素領域を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８が形成されている。図２及び図４では、ゲートバスライン１２ｎとゲートバスライン１２（ｎ＋１）との間に配置された蓄積容量バスライン１８ｎを示している。蓄積容量バスライン１８ｎ上には、絶縁膜３０を介して蓄積容量電極１９が画素毎に形成されている。蓄積容量電極１９は、接続電極２５を介してＴＦＴ２１のソース電極２１ｂに電気的に接続されている。絶縁膜３０を介して対向する蓄積容量バスライン１８ｎと蓄積容量電極１９との間には、第１の蓄積容量Ｃｓ１が形成される。
【００２８】
ゲートバスライン１２及びドレインバスライン１４により画定された画素領域は、副画素Ａと副画素Ｂとに分割されている。図２において、例えば台形状の副画素Ａは画素領域の中央部左寄りに配置され、副画素Ｂは画素領域のうち副画素Ａの領域を除いた上部、下部及び中央部右側端部に配置されている。画素領域内の副画素Ａ、Ｂの配置は、例えば蓄積容量バスライン１８ｎに対しほぼ線対称になっている。副画素Ａには画素電極１６が形成され、副画素Ｂには画素電極１６から分離された画素電極１７が形成されている。画素電極１６、１７は、共にＩＴＯ等の透明導電膜により形成されている。高い視角特性を得るためには、副画素Ａに対する副画素Ｂの面積比が１／２以上４以下であることが望ましい。画素電極１６は、保護膜３２が開口されたコンタクトホール２４を介して、蓄積容量電極１９及びＴＦＴ２１のソース電極２１ｂに電気的に接続されている。画素電極１７は、保護膜３２が開口されたコンタクトホール２６を介してＴＦＴ２２のソース電極２２ｂに電気的に接続されている。また画素電極１７は、保護膜３２及び絶縁膜３０を介して蓄積容量バスライン１８ｎに重なる領域を有している。当該領域では、保護膜３２及び絶縁膜３０を介して対向する画素電極１７と蓄積容量バスライン１８ｎとの間に第２の蓄積容量Ｃｓ２が形成される。
【００２９】
また、各画素領域の図２中下方には、第３のＴＦＴ２３が配置されている。ＴＦＴ２３のゲート電極２３ｃは、当該画素の次段のゲートバスライン１２（ｎ＋１）に電気的に接続されている。ゲート電極２３ｃ上には、絶縁膜３０を介して動作半導体層２３ｅが形成されている。動作半導体層２３ｅ上には、チャネル保護膜２３ｄが形成されている。チャネル保護膜２３ｄ上には、ドレイン電極２３ａ及びその下層のｎ型不純物半導体層２３ｆと、ソース電極２３ｂ及びその下層のｎ型不純物半導体層２３ｆとが所定の間隙を介して対向して形成されている。ソース電極２３ｂは、コンタクトホール２７を介して画素電極１７に電気的に接続されている。ＴＦＴ２３の近傍には、接続電極３５を介して蓄積容量バスライン１８ｎに電気的に接続されたバッファ容量電極２８が配置されている。バッファ容量電極２８上には、絶縁膜３０を介してバッファ容量電極２９が配置されている。バッファ容量電極２９は、ドレイン電極２３ａに電気的に接続されている。絶縁膜３０を介して互いに対向するバッファ容量電極２８、２９の間には、バッファ容量Ｃｂが形成される。
【００３０】
対向基板４は、ガラス基板１１上に形成されたＣＦ樹脂層４０と、ＣＦ樹脂層４０上に形成された共通電極４２とを有している。液晶６を介して対向する副画素Ａの画素電極１６と共通電極４２との間には液晶容量Ｃｌｃ１が形成され、副画素Ｂの画素電極１７と共通電極４２との間には液晶容量Ｃｌｃ２が形成される。ＴＦＴ基板２の液晶６との界面には配向膜（垂直配向膜）３６が形成され、対向基板４の液晶６との界面には配向膜３７がそれぞれ形成されている。これにより、電圧無印加時の液晶６は、基板面にほぼ垂直に配向する。
【００３１】
容量結合ＨＴ法を用いた従来の液晶表示装置に比較的濃い焼付きが発生する要因は、副画素Ｂの画素電極が制御電極や共通電極に対してそれぞれ極めて高い電気抵抗を介して接続されるため、蓄えられた電荷が放電され難い点にある。これに対し、本実施の形態では、副画素Ｂの画素電極１７がＴＦＴ２２を介してドレインバスライン１４に接続されている。ＴＦＴ２２の動作半導体層の電気抵抗は、オフ状態であっても絶縁膜３０や保護膜３２等の電気抵抗よりも極めて低い。このため、画素電極１７に蓄えられた電荷は容易に放電されるようになっている。したがって本実施の形態によれば、ハーフトーン法を用いているのにもかかわらず、濃い焼付きが生じることがない。
【００３２】
次に、本実施の形態による液晶表示装置の動作について説明する。図５は、本実施の形態による液晶表示装置の駆動波形を示している。図５（ａ）は、ある画素のＴＦＴ２１、２２のドレイン電極２１ａ、２２ａに接続されたドレインバスライン１４に印加されるデータ電圧の波形を示している。図５（ｂ）は、当該画素のＴＦＴ２１、２２のゲート電極に接続されたｎ本目のゲートバスライン１２ｎに印加されるゲート電圧の波形を示し、図５（ｃ）は当該画素のＴＦＴ２３のゲート電極２３ｃに接続された（ｎ＋１）本目のゲートバスライン１２（ｎ＋１）に印加されるゲート電圧の波形を示している。図５（ａ）〜（ｃ）の横方向は時間を表し、縦方向は電圧レベルを表している。また図６は、当該画素のＴＦＴ２３の動作及び電圧の変化を示している。ここで、副画素Ｂの液晶容量Ｃｌｃ２と蓄積容量Ｃｓ２との和を容量Ｃ１とし、バッファ容量Ｃｂを容量Ｃ２とする。
【００３３】
図６（ａ）は、図５（ａ）〜（ｃ）の状態１を示している。図６（ａ）に示すように、ゲートバスライン１２ｎ、１２（ｎ＋１）が共に非選択である状態１では、容量Ｃ１、Ｃ２の電圧Ｖ１（例えば０Ｖ）は等しい。このとき、容量Ｃ１に蓄えられている電荷Ｑ１はＱ１＝Ｃ１×Ｖ１であり、容量Ｃ２に蓄えられている電荷Ｑｂ１はＱｂ１＝Ｃ２×Ｖ１である。ゲートバスライン１２（ｎ＋１）が非選択であるのでＴＦＴ２３はオフ状態である。
【００３４】
図６（ｂ）は、図５（ａ）〜（ｃ）の状態２を示している。図６（ｂ）に示すように、ゲートバスライン１２ｎが選択状態になる状態２では、ＴＦＴ２１、２２がオン状態となる。この結果、容量Ｃ１の電圧はＶ２になる（例えばＶ２≠Ｖ１）。このとき、容量Ｃ１に蓄えられる電荷Ｑ２はＱ２＝Ｃ１×Ｖ２である。ＴＦＴ２３はオフ状態なので容量Ｃ２の電圧はＶ１のままであり、容量Ｃ２に蓄えられている電荷はＱｂ１のままである。また、図示していないが、副画素Ａの液晶容量Ｃｌｃ１及び蓄積容量Ｃｓ１の電圧も容量Ｃ１と同様にＶ２となる。
【００３５】
図６（ｃ）は、図５（ａ）〜（ｃ）の状態３を示している。図６（ｃ）に示すように、ゲートバスライン１２ｎが非選択状態となり次段のゲートバスライン１２（ｎ＋１）が選択状態となる状態３では、ＴＦＴ２１、２２がオフ状態となり、ＴＦＴ２３がオン状態となる。ＴＦＴ２３がオン状態になると、容量Ｃ１の電圧と容量Ｃ２の電圧とが等しくなるように電荷が再配分される。状態３で容量Ｃ１、Ｃ２に蓄えられる電荷の和Ｑ３＋Ｑｂ２は、状態２で容量Ｃ１、Ｃ２に蓄えられていた電荷の和Ｑ２＋Ｑｂ１に等しい（Ｑ３＋Ｑｂ２＝Ｑ２＋Ｑｂ１）。印加電圧の極性が１フレーム毎に反転される通常の駆動では、容量Ｃ２に蓄えられていた電荷Ｑ２と新たに流入する電荷は極性が逆であるため、全体の電荷量は減少し電圧が低下することになる。容量Ｃ１、Ｃ２の電圧Ｖ３は、
Ｖ３＝Ｑ３／Ｃ１＝Ｑｂ２／Ｃ２
となる。ここでＣ２／Ｃ１＝αとすると、
Ｖ３＝１／（１＋α）×Ｖ２＋α／（１＋α）×Ｖ１
となる。
【００３６】
一方、副画素Ａではこの現象が起きないため、副画素Ａの液晶容量Ｃｌｃ１の電圧はＶ２のままである。これにより、副画素Ａの液晶容量Ｃｌｃ１の電圧Ｖ２と、副画素Ｂの液晶容量Ｃｌｃ２の電圧Ｖ３との間に差が生じることになる。状態３で容量Ｃ１、Ｃ２の電圧が共にＶ３となった後、ＴＦＴ２３はオフ状態となって状態１と同様の状態になる。これ以降、フレーム期間毎に状態１→状態２→状態３→状態１を繰り返すことになる。
【００３７】
容量結合ＨＴ法を用いた従来の液晶表示装置と比較して、本実施の形態の液晶表示装置が有する最大の特徴は、副画素Ｂの電圧を副画素Ａの電圧より低下させるための容量が、液晶容量Ｃｌｃ２に対し直列ではなく並列に接続されているという点にある。この結果、液晶容量Ｃｌｃ２が変動したときの電圧比の変動は、全く逆の傾向を示す。図７は、本実施の形態による液晶表示装置及び従来の液晶表示装置における容量比の変化に対する電圧比の変化を示すグラフである。横軸は、容量結合ＨＴ法を用いた従来の液晶表示装置における制御容量Ｃｃと液晶容量Ｃｌｃ２との容量比Ｃｃ／Ｃｌｃ２、及び本実施の形態による液晶表示装置におけるバッファ容量Ｃｂと液晶容量Ｃｌｃ２との容量比Ｃｂ／Ｃｌｃ２を表している。縦軸は、副画素Ａの液晶層に印加される電圧Ｖｐｘ１及び副画素Ｂの液晶層に印加される電圧Ｖｐｘ２の電圧比Ｖｐｘ２／Ｖｐｘ１を表している。線ｈは、従来の液晶表示装置の電圧比の変化を示し、線ｉは、本実施の形態による液晶表示装置の電圧比の変化を示している。既に述べたように液晶容量Ｃｌｃ２は印加電圧が低いほど小さく、印加電圧が高いほど大きくなるため、容量比Ｃｃ／Ｃｌｃ２又はＣｂ／Ｃｌｃ２の大きくなるグラフ右側は低電圧を印加した状態を表し、容量比Ｃｃ／Ｃｌｃ２又はＣｂ／Ｃｌｃ２の小さくなるグラフ左側は高電圧を印加した状態を表している。
【００３８】
図７に示すように、容量結合ＨＴ法を用いた従来の液晶表示装置では、液晶層への印加電圧が高くなるほど電圧比Ｖｐｘ２／Ｖｐｘ１が０に近づき、電圧差（Ｖｐｘ１−Ｖｐｘ２）は必要以上に拡大してしまう。したがって、従来は輝度の高い液晶表示装置を得るのが困難であった。これに対し、本実施の形態による液晶表示装置では、液晶層への印加電圧が高くなるほど電圧比Ｖｐｘ２／Ｖｐｘ１が１に近づくため、高電圧印加時の電圧差（Ｖｐｘ１−Ｖｐｘ２）が比較的小さくなる。
【００３９】
図８は、本実施の形態による液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。図８の横軸は副画素Ａの液晶層への印加電圧（Ｖ）を表し、縦軸は容量比、電圧比及び誘電率を表している。線ｊは容量比Ｃｂ／Ｃｌｃ２を示し、線ｋは電圧比Ｖｐｘ２／Ｖｐｘ１を示し、線ｌはネガ型液晶の誘電率εを示している。図８の線ｋに示すように、電圧比Ｖｐｘ２／Ｖｐｘ１は、印加電圧の増加とともに増加している。印加電圧が約２Ｖ以下のときの電圧比Ｖｐｘ２／Ｖｐｘ１が０．７２であるのに対し、印加電圧が５Ｖのときの電圧比Ｖｐｘ２／Ｖｐｘ１は０．７８である。このため、白を表示させる電圧を副画素Ａの液晶層に印加すると、副画素Ｂの液晶層に比較的高い電圧が印加され、副画素Ｂでも比較的高い光透過率が得られるため、画素全体の輝度は大きく向上する。したがって本実施の形態によれば、輝度の高い液晶表示装置が得られる。
【００４０】
図９は、本実施の形態をＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）方式の液晶表示装置に適用した画素構成を示している。図１０は、図９のＤ−Ｄ線で切断した液晶表示装置の断面構成を示している。図９及び図１０に示すように、対向基板４上には、画素領域端部に対して斜めに延びる線状突起４４が感光性樹脂等を用いて形成されている。線状突起４４は、液晶６の配向を規制する配向規制用構造物として機能する。また、配向規制用構造物として線状突起４４の代わりに共通電極（対向電極）４２にスリットが設けられていてもよい。画素電極１６と画素電極１７とを分離する線状のスリット４６は、線状突起４４に並列し、画素領域端部に対して斜めに延びている。スリット４６は、ＴＦＴ基板２側の配向規制用構造物としても機能する。
【００４１】
容量結合ＨＴ法を用いた液晶表示装置では、電圧比Ｖｐｘ２／Ｖｐｘ１が０．９〜０．５程度のときに良好な視角特性が得られることが分かっている。図７に示したように、この範囲の電圧比Ｖｐｘ２／Ｖｐｘ１が得られる容量比Ｃｂ／Ｃｌｃ２（蓄積容量Ｃｓ２を有する構成では容量比Ｃｂ／（Ｃｌｃ２＋Ｃｓ２））の範囲は、ほぼ０．０５以上０．６以下である。本例では、最適な条件として電圧比Ｖｐｘ２／Ｖｐｘ１がほぼ０．７２になるように、容量比Ｃｂ／Ｃｌｃ２を０．２とした。
【００４２】
図１１は、図９に示した画素において、第０フレームに電圧０Ｖを画素電極１６に印加して黒を表示させ、第１〜第１０フレームに電圧±５Ｖを画素電極１６に印加して白を表示させ、第１１〜第２０フレームに電圧０Ｖを画素電極１６に印加して黒を表示させた場合の画素電極１６、１７の電圧の変化を示すグラフである。グラフの横軸はフレーム数を表し、縦軸は印加電圧（Ｖ）を表している。線ｍは画素電極１６に印加される電圧Ｖｐｘ１を示し、線ｎは画素電極１７に印加される電圧Ｖｐｘ２を示している。グラフ中の破線は、電圧Ｖｐｘ１の０．７２倍となる点を正極性側及び負極性側でそれぞれ結んで示している。図１１に示すように、本実施の形態による液晶表示装置の副画素Ｂの画素電極１７に印加される電圧Ｖｐｘ２は、以下のような特徴を有している。
【００４３】
第２〜第１０フレーム及び第１１〜第２０フレームでは、電圧Ｖｐｘ２が電圧Ｖｐｘ１のほぼ０．７２倍で安定しているが、電圧Ｖｐｘ１が前フレームから変動した第１及び第１１フレームでは、電圧Ｖｐｘ２の大きさが電圧Ｖｐｘ１の０．７２倍よりも大きくなっている。これは、バッファ容量Ｃｂに蓄えられている電荷量が前フレームの階調により決まるためである。電圧の極性が１フレーム毎に反転される駆動では、第２〜第１０フレームではバッファ容量Ｃｂに逆極性の電荷が蓄えられているため電圧Ｖｐｘ２がより低下する。ところが、前フレームで黒を表示している第１フレームでは、バッファ容量Ｃｂに蓄えられた電荷がほぼ０であるため、電圧Ｖｐｘ２が大きめになるオーバーシュートが生じてしまう。また、前フレームで白を表示している第１１フレームでは、バッファ容量Ｃｂに蓄えられた逆極性の電荷量が大きいため、電圧Ｖｐｘ２が大きめになるオーバーシュートが生じてしまう。
【００４４】
図１２は、第１〜第５フレームで当該画素の画素電極１６に印加される電圧Ｖｐｘ１及び輝度の時間変化を示すグラフである。横方向は時間を表し、縦方向は電圧レベル及び輝度レベルを表している。線ｏは電圧Ｖｐｘ１を示し、線ｐは輝度を示している。図１２に示すように、液晶の応答が十分に速い場合、オーバーシュートが生じると、図中楕円で囲んだ第１フレーム（１ｆ）の輝度だけが所望の輝度よりも高くなってしまう。具体的には、動画像を表示した際にエッジが強調され過ぎてしまう現象が起こり得る。
【００４５】
図１３は、本実施の形態による液晶表示装置の駆動方法を用いた場合の電圧Ｖｐｘ１及び輝度の時間変化を示すグラフである。例えば液晶表示装置の有する制御部は、フレームメモリに記憶された２フレーム分の入力階調データ（第ｍフレームの入力階調データＧｍ、及び第（ｍ＋１）フレームの入力階調データＧ（ｍ＋１））を画素毎に比較する。Ｇｍ＜Ｇ（ｍ＋１）の場合には、図１３に示すように、第（ｍ＋１）フレームの出力階調データＧ’（ｍ＋１）を、Ｇｍ＜Ｇ’（ｍ＋１）＜Ｇ（ｍ＋１）の範囲内で補正し、第（ｍ＋１）フレームに小さめの電圧を液晶層に印加するアンダードライブ方式の駆動を行う。一方、図示していないがＧｍ＞Ｇ（ｍ＋１）の場合には、第（ｍ＋１）フレームの出力階調データＧ’（ｍ＋１）を、Ｇｍ＞Ｇ’（ｍ＋１）＞Ｇ（ｍ＋１）の範囲内で補正し、第（ｍ＋１）フレームに大きめの電圧を液晶層に印加するオーバードライブ方式の駆動を行う。
【００４６】
上記のようなオーバーシュートは、本実施の形態による液晶表示装置において新たに生じた現象であり、容量結合ＨＴ法を用いた従来の液晶表示装置では生じない。したがって、それを解消する本実施の形態による液晶表示装置の駆動方法は、本実施の形態により初めて明らかにされた新しい技術である。
【００４７】
一般に、容量結合ＨＴ法を用いた従来の液晶表示装置は、極めて良好な視角特性が得られるものの、焼付きが発生するために実用化が困難であった。これに対し、本実施の形態では従来の構成とは異なり、閾値電圧の低い副画素Ａの画素電極１６と閾値電圧の高い副画素Ｂの画素電極１７とがいずれもフローティング状態でなく、ＴＦＴ２１又はＴＦＴ２２をそれぞれ介してドレインバスライン１４に接続されている。このため、焼付きが生じず表示特性の良好な液晶表示装置が得られる。また本実施の形態では、副画素Ｂの液晶層への印加電圧を低下させるためのバッファ容量Ｃｂを液晶容量Ｃｌｃ２及び蓄積容量Ｃｓ２に対して並列に接続することにより、液晶層への印加電圧が高くなるほど電圧比Ｖｐｘ２／Ｖｐｘ１が１に近づくため、高電圧印加時の電圧差（Ｖｐｘ１−Ｖｐｘ２）が比較的小さくなる。したがって、視角特性に優れ、輝度が高く、セル厚変動による表示むらが生じ難い液晶表示装置が得られる。
【００４８】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態による液晶表示装置について図１４及び図１５を用いて説明する。上記第１の実施の形態による液晶表示装置では、副画素Ｂでも比較的高い光透過率が得られるものの、画素の開口率の低下によって輝度がさほど向上しない場合もあり得る。図９に示したように、開口率を低下させる最大の要因はＴＦＴ２３にある。図１４は、本実施の形態による液晶表示装置の構成を示している。図１４に示すように、本実施の形態では、ＴＦＴ２３は次段のゲートバスライン１２（ｎ＋１）を跨ぐように配置される。これにより、画素領域内でのＴＦＴ２３の面積が減少し、開口率が向上する。
【００４９】
ただし、次段のゲートバスライン１２（ｎ＋１）を跨ぐようにＴＦＴ２３を配置すると、ドレイン電極２３ａ又はソース電極２３ｂの一方が、隣接する次段の画素領域側に配置されることになる。例えばドレイン電極２３ａ及びバッファ容量Ｃｂを次段の画素領域側に配置したとき、バッファ容量電極２８と蓄積容量バスライン１８ｎとの間を接続する接続電極３５がゲートバスライン１２（ｎ＋１）を再度乗り越えるような構成にしてしまうと、これによって開口率の低下が生じてしまうので望ましくない。そこでバッファ容量電極２８を、ゲートバスライン１２（ｎ＋１）とゲートバスライン１２（ｎ＋２）との間に配置された蓄積容量バスライン１８（ｎ＋１）に、接続電極３５を介して接続する構成とした。蓄積容量バスライン１８は全て同電位であるため、バッファ容量電極２８を次段の蓄積容量バスライン１８（ｎ＋１）に接続しても何ら問題は生じない。
【００５０】
図１５は、バッファ容量Ｃｂの構成を示している。図１５（ａ）に示すように、バッファ容量Ｃｂは、蓄積容量バスライン１８と同層のバッファ容量電極２８と、ドレインバスライン２３ａと同層のバッファ容量電極２９とを、絶縁膜３０を介して重ねることにより形成される。図７に示したように、電圧比Ｖｐｘ２／Ｖｐｘ１を例えば０．７２にするためには、従来の構成では容量比Ｃｃ／Ｃｌｃ２を約２．５にすればよいのに対して、本実施の形態では容量比Ｃｂ／Ｃｌｃ２をより小さい約０．２にする必要がある。また本実施の形態では、望ましい電圧比Ｖｐｘ２／Ｖｐｘ１（例えば０．５〜０．９）が得られる容量比Ｃｂ／Ｃｌｃ２の範囲も狭く、容量比Ｃｂ／Ｃｌｃ２の変動に対する電圧比Ｖｐｘ２／Ｖｐｘ１の変化も大きい。したがって本実施の形態では、液晶表示装置の表示むらを抑制するために、バッファ容量Ｃｂの値を各画素で一定にすることが特に重要になる。しかしながら、図１５（ａ）に示すようにバッファ容量電極２８、２９をほぼ同じ形状かつ同じ大きさに設計してしまうと、バッファ容量電極２８、２９の線幅むらやパターニングの際の位置ずれ等により重なり面積に変動が生じ易い。このため、バッファ容量Ｃｂの値が各画素で均一にならず、表示むらが生じ易いという問題がある。
【００５１】
図１５（ｂ）〜（ｄ）は、表示むらを抑制できるバッファ容量電極２８、２９の構成の例を示している。図１５（ｂ）に示す構成では、バッファ容量電極２８がバッファ容量電極２９よりも幅広に設計されている。このため、バッファ容量電極２８、２９を形成する際に相対的な位置ずれが生じても重なり面積の変動は生じ難い。また、幅広に設計されたバッファ容量電極２８に線幅むらが生じても重なり面積の変動は生じ難い。図１５（ｃ）に示す構成では、バッファ容量電極２９がバッファ容量電極２８よりも幅広に設計されている。このため、バッファ容量電極２８、２９を形成する際に相対的な位置ずれが生じても重なり面積の変動は生じ難い。また、幅広に設計されたバッファ容量電極２９に線幅むらが生じても重なり面積の変動は生じ難い。図１５（ｄ）に示す構成では、バッファ容量電極２８、２９が帯状（長方形状）の形状を有し、その長手方向が互いに交差するように設計されている。このため、バッファ容量電極２８、２９を形成する際に相対的な位置ずれが生じても重なり面積の変動は生じ難い。また、バッファ容量電極２８、２９の長手方向の線幅むらが生じても重なり面積の変動は生じ難い。このように、バッファ容量電極２８、２９を図１５（ｂ）〜（ｄ）に示す構成のように形成することによって、表示むらの生じない表示特性の良好な液晶表示装置が得られる。
【００５２】
〔第３の実施の形態〕
次に、本発明の第３の実施の形態による液晶表示装置について図１６及び図１７を用いて説明する。図１４に示した第２の実施の形態による液晶表示装置において製造歩留りが低下する要因として、ドレインバスライン１４と接続電極２５との短絡欠陥がある。ドレインバスライン１４及び接続電極２５は互いに同層で形成されかつ比較的長い距離に亘って互いに近接して延びているため、フォトリソグラフィ工程において、塵などの混入による短絡欠陥が生じ易い。一方、接続電極２５と副画素Ｂの画素電極１７とを重ねて配置すると、接続電極２５と画素電極１７との間に形成される容量によって副画素Ａの画素電極１６の電圧が低下するため、画素全体としての輝度が低下してしまう。また、ドレインバスライン１４と接続電極２５との間の間隔を広げると、画素電極１６とドレインバスライン１４との間の間隔をさらに広げる必要があるため、画素の開口率が低下してしまう。したがって、図１４に示した液晶表示装置では、製造歩留りを向上させるのが困難な場合があった。
【００５３】
図１６は、本実施の形態による液晶表示装置の画素構成を示している。図１６に示すように、第２の実施の形態による液晶表示装置と比較すると、副画素Ａが画素領域上方にずれて配置されている。画素電極１６、１７の図中上方の端辺は共にゲートバスライン１２ｎに対向し、画素電極１６はＴＦＴ２１に隣接し、画素電極１７はＴＦＴ２２に隣接している。画素電極１６は、コンタクトホール３１を介してＴＦＴ２１のソース電極２１ｂに電気的に接続される。蓄積容量電極１９は、コンタクトホール２４を介して画素電極１６に電気的に接続される。また、画素電極１６が画素領域上方にずれて配置されることによりスリット４６も上方にずれるため、線状突起４４も上方にずれて配置される。本実施の形態によれば、ソース電極２１ｂと蓄積容量電極１９及び画素電極１６との間を電気的に接続する接続電極２５が不要になるため、短絡欠陥による液晶表示装置の製造歩留りの低下を抑制できる。
【００５４】
図１４に示した第２の実施の形態による液晶表示装置では、線状突起４４がほぼ直角に屈曲する屈曲部４４ａに重なるように蓄積容量バスライン１８（及び蓄積容量電極１９）が配置されている。この領域に蓄積容量バスライン１８が配置されるのは、屈曲部４４ａを通りゲートバスライン１２に平行な直線を境界として液晶６の配向方位が異なるためである。仮に蓄積容量バスライン１８が配置されていないとしても、この領域では液晶６の配向乱れにより光透過率が低下することになる。画素電位を１フレーム期間維持するのに必要な蓄積容量バスライン１８をこの領域に配置することによって、蓄積容量バスライン１８で遮光されることによる輝度の低下が最小限に抑えられている。
【００５５】
ところで図１６に示した構成では、画素ピッチの関係で、ゲートバスライン１２に平行な直線上にない２つの屈曲部４４ａ、４４ｂが１画素内に配置されている。すなわち、屈曲部４４ａを通り蓄積容量バスライン１８に重なる液晶配向の境界線に加え、屈曲部４４ｂを通りゲートバスライン１２に平行な液晶配向の境界線がさらに存在することになる。
【００５６】
図１７は、本実施の形態による液晶表示装置の構成の変形例を示している。図１７に示すように、本変形例では、ゲートバスライン１２ｎとゲートバスライン１２（ｎ＋１）との間に、屈曲部４４ａに重なりゲートバスライン１２に平行に延びる蓄積容量バスライン１８ｎと、屈曲部４４ｂに重なりゲートバスライン１２に平行に延びる蓄積容量バスライン１８ｎ’とが配置されている。蓄積容量バスライン１８ｎ’上には、絶縁膜３０を介して蓄積容量電極１９’が形成されている。絶縁膜３０を介して対向する蓄積容量バスライン１８ｎ’と蓄積容量電極１９’との間には、蓄積容量Ｃｓ２が形成される。蓄積容量バスライン１８ｎ’は、接続電極３８を介して蓄積容量バスライン１８ｎに電気的に接続されている。蓄積容量バスライン１８ｎ、１８ｎ’（蓄積容量電極１９、１９’）の幅は、図１６に示す構成の蓄積容量バスライン１８ｎ（蓄積容量電極１９）の幅よりも細くなっている。このように、ゲートバスライン１２に平行な直線上にない複数の屈曲部が１画素内に配置されている場合に、複数の屈曲部のうち少なくとも２つにそれぞれ重なるように複数の蓄積容量バスライン１８を配置し、接続電極３８を介して複数の蓄積容量バスライン１８を梯子状に接続する。本変形例によれば、蓄積容量バスライン１８に断線欠陥が生じてもパネル不良にならない液晶表示装置が得られる。また本変形例によれば、蓄積容量バスライン１８ｎ、１８ｎ’及び蓄積容量電極１９、１９’の幅を細くできるため、画素の実質的な開口率が向上する。さらに本変形例によれば、蓄積容量Ｃｓ２の値を大きくするのが容易である。
【００５７】
〔第４の実施の形態〕
次に、本発明の第４の実施の形態による液晶表示装置について図１８及び図１９を用いて説明する。図１８及び図１９に示すように、本実施の形態では、第３のＴＦＴ２３のソース電極２３ｂがバッファ容量電極２９に電気的に接続されている。バッファ容量電極２９は、副画素Ｂの画素電極１７の一部の領域に重なって配置されている。当該領域の画素電極１７はバッファ容量電極として機能し、ＳｉＮ膜等からなる保護膜３２を介して互いに対向するバッファ容量電極２９との間に、バッファ容量Ｃｂが形成される。なお画素電極１７に電気的に接続されたバッファ容量電極を別途設け、当該バッファ容量電極とバッファ容量電極２９とを絶縁膜を介して重ねて配置してもよい。この場合、別途設けられたバッファ容量電極とバッファ容量電極２９との間にバッファ容量Ｃｂが形成される。
【００５８】
また、ＴＦＴ２３のドレイン電極２３ａは、保護膜３２を開口して形成されたコンタクトホール５０を介して繋ぎ替え電極５２に電気的に接続されている。繋ぎ替え電極５２は、画素電極１６、１７と同層で形成されている。繋ぎ替え電極５２は、保護膜３２及び絶縁膜３０を開口して形成されたコンタクトホール５１を介して接続電極３５及び蓄積容量バスライン１８ｎに電気的に接続されている。すなわちＴＦＴ２３のドレイン電極２３ａは、蓄積容量バスライン１８ｎに電気的に接続されている。ここで、図１４に示した構成と同様に、次段のゲートバスライン１２（ｎ＋１）を跨ぐようにＴＦＴ２３を配置し、ドレイン電極２３ａを蓄積容量バスライン１８（ｎ＋１）に電気的に接続してもよい。
【００５９】
本実施の形態によれば、第１の実施の形態と同様の効果が得られる。ただし本実施の形態では、互いに異なる層に形成されたドレイン電極２３ａと接続電極３５とを電気的に接続するために、繋ぎ替え電極５２を用いた繋ぎ替えが必要になる。したがって、画素の開口率が若干低下する場合がある。
【００６０】
〔第５の実施の形態〕
次に、本発明の第５の実施の形態による液晶表示装置について図２８を用いて説明する。例えば、上記の実施例では画素電極をＡＢの二つの領域に分割したが、視角特性をさらに改善するにはＡＢＣ・・・と分割数を増やすことが考えられる。図２８は３分割にする場合の例であり、図４に対して追加されたＣｌｃ３、Ｃｓ３がそれぞれ画素容量（液晶容量）と補助容量（蓄積容量）を示している。また電位差を付けるための構造としてバッファ容量Ｃｂ２も設けられる。副画素Ｃは第４のＴＦＴ５４によりドレインバスラインに接続され、さらに第５のＴＦＴ５５でバッファ容量Ｃｂ２に接続される。
この場合、各副画素毎に電圧差を付ける必要があり、Ｃｂ１／（Ｃｌｃ２＋Ｃｓ２）とＣｂ２／（Ｃｌｃ３＋Ｃｓ３）は異なる値とする。
画素をさらに４分割以上とする場合も同様にすればよい。
【００６１】
以上説明した第１乃至第５の実施の形態による液晶表示装置の表示画面に、５０℃の温度条件下で白黒チェッカパターンを４８時間連続表示させ、焼付き試験を行った。その結果、実施の形態による液晶表示装置では、容量結合ＨＴ法を用いた従来の液晶表示装置に生じたような焼付きは全く生じないことが確認できた。また、従来の液晶表示装置と同じ開口率の場合、輝度が約１０％向上した。
【００６２】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態ではＭＶＡ方式等のＶＡモードの液晶表示装置を例に挙げたが、本発明はこれに限らず、ＴＮモード等の他の液晶表示装置にも適用できる。
【００６３】
また、上記実施の形態では透過型の液晶表示装置を例に挙げたが、本発明はこれに限らず、反射型や半透過型等の他の液晶表示装置にも適用できる。
【００６４】
さらに上記実施の形態では、ＴＦＴ基板に対向して配置された対向基板上にＣＦが形成された液晶表示装置を例に挙げたが、本発明はこれに限らず、ＴＦＴ基板上にＣＦが形成された、いわゆるＣＦ−ｏｎ−ＴＦＴ構造の液晶表示装置にも適用できる。
【００６５】
以上説明した実施の形態による液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法は、以下のようにまとめられる。
（付記１）
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、
前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、
前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、
（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたソース電極とを備えた第３のトランジスタと、
前記第３のトランジスタのドレイン電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部と
を有することを特徴とする液晶表示装置用基板。
（付記２）
付記１記載の液晶表示装置用基板において、
前記第２のバッファ容量電極は、前記ｎ本目のゲートバスラインと前記（ｎ＋１）本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
（付記３）
付記１記載の液晶表示装置用基板において、
前記バッファ容量部は、前記（ｎ＋１）本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置され、
前記第２のバッファ容量電極は、前記（ｎ＋１）本目のゲートバスラインと（ｎ＋２）本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
（付記４）
付記３記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記次段の画素領域側に配置されていること
を特徴とする液晶表示装置用基板。
（付記５）
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、
前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、
前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、
（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記蓄積容量バスラインに電気的に接続されたドレイン電極とを備えた第３のトランジスタと、
前記第３のトランジスタのソース電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第２の画素電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部と
を有することを特徴とする液晶表示装置用基板。
（付記６）
付記５記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記ｎ本目のゲートバスラインと前記（ｎ＋１）本目のゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
（付記７）
付記５記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記（ｎ＋１）本目のゲートバスラインと（ｎ＋２）本目の前記ゲートバスラインとの間に配置された前記蓄積容量バスラインに電気的に接続されていること
を特徴とする液晶表示装置用基板。
（付記８）
付記７記載の液晶表示装置用基板において、
前記第３のトランジスタのドレイン電極は、前記（ｎ＋１）本目のゲートバスラインを挟んで隣接する次段の画素領域側に配置されていること
を特徴とする液晶表示装置用基板。
（付記９）
付記１乃至８のいずれか１項に記載の液晶表示装置用基板において、
前記第１の画素電極は、前記第１のトランジスタにほぼ隣接して配置され、
前記第２の画素電極は、前記第２のトランジスタにほぼ隣接して配置されていること
を特徴とする液晶表示装置用基板。
（付記１０）
付記１乃至９のいずれか１項に記載の液晶表示装置用基板において、
前記第１及び第２のバッファ容量電極のうち一方は、他方より幅広に形成されていること
を特徴とする液晶表示装置用基板。
（付記１１）
付記１乃至９のいずれか１項に記載の液晶表示装置用基板において、
前記第１及び第２のバッファ容量電極の双方は帯状の形状を有し、長手方向が互いに交差するように配置されていること
を特徴とする液晶表示装置用基板。
（付記１２）
付記１乃至１０のいずれか１項に記載の液晶表示装置用基板において、
前記第１の副画素に対する前記第２の副画素の面積比は、１／２以上であること
を特徴とする液晶表示装置用基板。
（付記１３）
付記１２記載の液晶表示装置用基板において、
前記面積比は４以下であること
を特徴とする液晶表示装置用基板。
（付記１４）
対向配置された一対の基板と、前記一対の基板間に封止された液晶とを備えた液晶表示装置であって、
前記一対の基板の一方に、付記１乃至１３のいずれか１項に記載の液晶表示装置用基板が用いられていること
を特徴とする液晶表示装置。
（付記１５）
付記１４記載の液晶表示装置において、
前記一対の基板の他方は共通電極を有し、
前記第２の画素電極と前記共通電極との間に形成される液晶容量と、前記液晶容量に並列に接続された蓄積容量との和に対する前記バッファ容量部の容量比は、０．０５以上であること
を特徴とする液晶表示装置。
（付記１６）
付記１５記載の液晶表示装置において、
前記容量比は０．６以下であること
を特徴とする液晶表示装置。
（付記１７）
付記１４乃至１６のいずれか１項に記載の液晶表示装置において、
前記液晶は負の誘電率異方性を有し、電圧無印加時に基板面にほぼ垂直に配向していること
を特徴とする液晶表示装置。
（付記１８）
付記１４乃至１７のいずれか１項に記載の液晶表示装置において、
前記液晶を配向規制する線状の配向規制用構造物をさらに有し、
前記配向規制用構造物は、前記ゲートバスラインに平行な直線上にない複数の屈曲部を１つの前記画素領域内に有し、
前記蓄積容量バスラインは、前記複数の屈曲部のうち少なくとも２つにそれぞれ重なって配置されていること
を特徴とする液晶表示装置。
（付記１９）
付記１４乃至１８のいずれか１項に記載の液晶表示装置において、
前記第１及び第２の画素電極を分離する線状のスリット部を有し、
前記配向規制用構造物は、前記スリット部に並列して配置されていること
を特徴とする液晶表示装置。
（付記２０）
第ｍフレームの入力階調データＧｍと、前記画素の第（ｍ＋１）フレームの入力階調データＧ（ｍ＋１）とを画素毎に比較し、
Ｇｍ＜Ｇ（ｍ＋１）の場合に、前記第（ｍ＋１）フレームの出力階調データＧ’（ｍ＋１）を、Ｇｍ＜Ｇ’（ｍ＋１）＜Ｇ（ｍ＋１）の範囲内で補正すること
を特徴とする液晶表示装置の駆動方法。
（付記２０）
付記２０記載の液晶表示装置の駆動方法において、
Ｇｍ＞Ｇ（ｍ＋１）の場合に、前記第（ｍ＋１）フレームの出力階調データＧ’（ｍ＋１）を、Ｇｍ＞Ｇ’（ｍ＋１）＞Ｇ（ｍ＋１）の範囲内で補正すること
を特徴とする液晶表示装置の駆動方法。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施の形態による液晶表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置用基板の構成を示す図である。
【図３】本発明の第１の実施の形態による液晶表示装置の構成を示す断面図である。
【図４】本発明の第１の実施の形態による液晶表示装置の１画素の等価回路を示す図である。
【図５】本発明の第１の実施の形態による液晶表示装置の駆動波形を示す図である。
【図６】本発明の第１の実施の形態による液晶表示装置におけるＴＦＴ２３の動作及び電圧の変化を示す図である。
【図７】本発明の第１の実施の形態による液晶表示装置及び従来の液晶表示装置における容量比の変化に対する電圧比の変化を示すグラフである。
【図８】本発明の第１の実施の形態による液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。
【図９】本発明の第１の実施の形態によるＭＶＡ方式の液晶表示装置の構成を示す図である。
【図１０】本発明の第１の実施の形態によるＭＶＡ方式の液晶表示装置の構成を示す断面図である。
【図１１】本発明の第１の実施の形態によるＭＶＡ方式の液晶表示装置における副画素Ａ、Ｂの各画素電極の電圧の変化を示すグラフである。
【図１２】電圧Ｖｐｘ１及び輝度の時間変化を示すグラフである。
【図１３】電圧Ｖｐｘ１及び輝度の時間変化を示すグラフである。
【図１４】本発明の第２の実施の形態による液晶表示装置の構成を示す図である。
【図１５】バッファ容量Ｃｂの構成を示す図である。
【図１６】本発明の第３の実施の形態による液晶表示装置の構成を示す図である。
【図１７】本発明の第３の実施の形態による液晶表示装置の構成の変形例を示す図である。
【図１８】本発明の第４の実施の形態による液晶表示装置の構成を示す図である。
【図１９】本発明の第４の実施の形態による液晶表示装置の１画素の等価回路を示す図である。
【図２０】ＶＡモードの液晶表示装置のＴ−Ｖ特性を示すグラフである。
【図２１】表示画面に表示した画像の見え方の変化を示す図である。
【図２２】赤みがかった画像におけるＲ、Ｇ、Ｂの階調ヒストグラムを示す図である。
【図２３】公知技術に基づく基本的な液晶表示装置の構成を示す図である。
【図２４】公知技術に基づく基本的な液晶表示装置の構成を示す断面図である。
【図２５】公知技術に基づく基本的な液晶表示装置の等価回路を示す断面図である。
【図２６】容量結合によるＨＴ法を用いた場合に生じる焼付き現象を説明する図である。
【図２７】容量結合によるＨＴ法を用いた液晶表示装置における容量比、電圧比及び液晶の誘電率εの変化を示すグラフである。
【図２８】本発明の第５の実施の形態による液晶表示装置の１画素の等価回路を示す図である。
【符号の説明】
【００６７】
２  ＴＦＴ基板
４  対向基板
６  液晶
１０、１１  ガラス基板
１２  ゲートバスライン
１４  ドレインバスライン
１６、１７  画素電極
１８  蓄積容量バスライン
１９  蓄積容量電極
２１、２２、２３、５４、５５  ＴＦＴ
２１ａ、２２ａ、２３ａ  ドレイン電極
２１ｂ、２２ｂ、２３ｂ  ソース電極
２１ｄ、２２ｄ、２３ｄ  チャネル保護膜
２３ｃ  ゲート電極
２３ｅ  動作半導体層
２３ｆ  ｎ型不純物半導体層
２４、２６、２７、３１、３３、５０、５１  コンタクトホール
２５、３５、３８  接続電極
２８、２９  バッファ容量電極
３０  絶縁膜
３２  保護膜
３６、３７  配向膜
４０  ＣＦ樹脂層
４２  共通電極
４４  線状突起
４４ａ、４４ｂ  屈曲部
４６  スリット
５２  繋ぎ替え電極
８０  ゲートバスライン駆動回路
８２  ドレインバスライン駆動回路
８４  制御回路
８６、８７  偏光板
８８  バックライトユニット
【図１】
2006133577.tif 000003
【図２】
2006133577.tif 000004
【図３】
2006133577.tif 000005
【図４】
2006133577.tif 000006
【図５】
2006133577.tif 000007
【図６】
2006133577.tif 000008
【図７】
2006133577.tif 000009
【図８】
2006133577.tif 000010
【図９】
2006133577.tif 000011
【図１０】
2006133577.tif 000012
【図１１】
2006133577.tif 000013
【図１２】
2006133577.tif 000014
【図１３】
2006133577.tif 000015
【図１４】
2006133577.tif 000016
【図１５】
2006133577.tif 000017
【図１６】
2006133577.tif 000018
【図１７】
2006133577.tif 000019
【図１８】
2006133577.tif 000020
【図１９】
2006133577.tif 000021
【図２０】
2006133577.tif 000022
【図２２】
2006133577.tif 000023
【図２３】
2006133577.tif 000024
【図２４】
2006133577.tif 000025
【図２５】
2006133577.tif 000026
【図２６】
2006133577.tif 000027
【図２７】
2006133577.tif 000028
【図２８】
2006133577.tif 000029
【図２１】
2006133577.tif 000030