(57)【要約】【課題】  ＰＬＬを用いて、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロックの周波数を細かく制御することができるようにする。【解決手段】  画像形成領域では、オープンループ制御としてビデオクロックを補正し、電圧制御発振器５にはセラミック発振子５１を用いる。これにより、画像形成領域において、補正動作に対する周波数の追従性を上げた状態としても、電圧制御発振器５による発振周波数の範囲は狭くなるので、ビデオクロックの周波数を細かく制御することが可能になる。【選択図】      図１
2006088646.tif 000002
【特許請求の範囲】
【請求項１】
タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロック補正回路であって、
基準周波数を発生させる基準周波数発生回路と、
制御信号に応じた周波数を発振する発振回路と、
前記基準周波数発生回路によって発生された基準周波数と、比較対象とされる周波数との位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出された位相差に基づいて、前記発振回路に入力する制御信号を生成する制御信号生成回路と、
非画像形成領域ではクローズループ制御とし、画像形成領域ではオープンループ制御に切り換える切り換え手段と、
前記発振回路によって発振される周波数を変化させるために、前記切り換え手段によってオープンループ制御とされているときに、前記制御信号生成回路によって生成された制御信号に基づいて補正用制御信号を生成する補正用制御信号生成回路と、を備えるＰＬＬ回路からなり、
前記発振回路にセラミック発振子が用いられたレーザビーム走査光学系のビデオクロック補正回路。
【請求項２】
前記発振回路は、前記セラミック発振子にバリキャップダイオードが接続され、このバリキャップダイオードに印加される電圧の変化に応じて、前記セラミック発振子が発振する周波数を変化させることで、前記制御信号又は補正用制御信号に応じた周波数を発振させる構成とされている請求項１に記載のレーザビーム走査光学系のビデオクロック補正回路。
【請求項３】
前記非画像形成領域が、紙間時間領域である請求項１又は請求項２に記載のレーザビーム走査光学系のビデオクロック補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロックを補正する技術に関するものである。
【背景技術】
【０００２】
従来から、タンデムカラー画像形成装置のレーザビーム走査光学系におけるレーザビーム走査方向の長さ倍率調整は、ＰＬＬ（Phase Locked Loop：位相同期ループ）を用いて各色用のレーザビーム走査光学系のビデオクロックを調整することで倍率調整が行われているが、近年では、高画質化に伴い、ｆθレンズ等のレンズ内不均一に起因する走査方向における画像の大きさの相違を補正するためのビデオクロック補正が必要となってきた。
【０００３】
ＰＬＬでは、通常クローズループ制御されており、周波数分解能は非常に高い分解能を要求されているため、ローパスフィルタにより周波数帯域が低く設計されている。そのため、ビデオクロックの補正を行おうとしても周波数帯域の低さから、補正動作に追従できず、補正応答ができない結果となる。そこで、特許文献１に示されるように、ＰＬＬにクローズループ制御及びオープンループ制御を切り換える機能を持たせて、ビデオクロック補正時にはオープンループ制御に切り換え、周波数が補正動作に追従できる状態とした上で、ビデオクロックを補正する技術が提案されている。
【特許文献１】特開平９−１５２５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のように、ＰＬＬをオープンループ制御としてビデオクロックを補正する場合、周波数を補正動作に追従させることはできるようになるが、補正動作に対する周波数の変動幅が大きくなるという問題がある。そのため、ビデオクロック変更時にＶＣＯ（voltage-controlled oscillator：電圧制御発振回路）に電圧を印加すると、小さな電圧でも周波数が大きく変化してしまうため、周波数を細かく制御できないことになる。
【０００５】
本発明は、上記の問題を解決するためになされたもので、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロックの周波数を細かく制御することができるビデオクロック補正回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
本発明の請求項１に記載の発明は、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロック補正回路であって、
基準周波数を発生させる基準周波数発生回路と、
制御信号に応じた周波数を発振する発振回路と、
前記基準周波数発生回路によって発生された基準周波数と、比較対象とされる周波数との位相差を検出する位相差検出回路と、
前記位相差検出回路によって検出された位相差に基づいて、前記発振回路に入力する制御信号を生成する制御信号生成回路と、
非画像形成領域ではクローズループ制御とし、画像形成領域ではオープンループ制御に切り換える切り換え手段と、
前記発振回路によって発振される周波数を変化させるために、前記切り換え手段によってオープンループ制御とされているときに、前記制御信号生成回路によって生成された制御信号に基づいて補正用制御信号を生成する補正用制御信号生成回路と、を備えるＰＬＬ回路からなり、
前記発振回路にセラミック発振子が用いられたものである。
【０００７】
この構成では、発振回路にセラミック発振子を用い、オープンループ制御でクロックを補正するときには、このセラミック発振子によって、補正用制御信号に応じたクロックを発振させるので、画像形成領域でのオープンループ制御時に、補正動作に対する周波数の追従性を上げた状態としても、発振周波数の範囲を狭くすることができ、周波数を細かく制御することが可能になる。
【０００８】
また、画像形成領域でのオープンループ制御時にクロックを補正用制御信号で補正することにより応答性を上げつつ、非画像形成領域のクローズループ制御時には、周波数を基準周波数に従った周波数にロックさせるようにしているので、タンデムカラー画像形成装置におけるレーザビーム走査方向の長さ倍率調整と、ビデオクロック補正を両立させることができる。
【０００９】
また、請求項２に記載の発明は、請求項１に記載のレーザビーム走査光学系のビデオクロック補正回路であって、前記発振回路は、前記セラミック発振子にバリキャップダイオードが接続され、このバリキャップダイオードに印加される電圧の変化に応じて、前記セラミック発振子が発振する周波数を変化させることで、前記制御信号又は補正用制御信号に応じた周波数を発振させる構成とされているものである。
【００１０】
この構成では、セラミック発振子に接続されたバリキャップダイオードに印加する電圧を変化させることで発振周波数を変化させることで、電圧の変化量が小さいにも関わらず周波数が大きく変化してしまうといったことをなくし、周波数を細かく制御でき、ジッタの少ない安定したクロックを発生させることができるようにしている。
【００１１】
また、請求項３に記載の発明は、請求項１又は請求項２に記載のレーザビーム走査光学系のビデオクロック補正回路であって、前記非画像形成領域を紙間時間領域としたものである。
【００１２】
この構成によれば、非画像形成領域を紙間時間領域としたので、画像形成領域ではレーザビーム走査光学系の主走査毎にビデオクロック補正をかけることが可能になり、非画像形成領域の紙間では基準周波数クロックにロックすることができるようになるため、画質の安定化を図ることができるようになると共に、補正頻度を減らすことができ、制御の負担を少なくすることができる。
【発明の効果】
【００１３】
請求項１に記載の発明によれば、レーザビーム走査光学系のビデオクロック補正のために、画像形成領域でオープンループ制御として、補正動作に対する周波数の追従性を上げた状態としても、発振周波数の範囲を狭くすることができ、周波数を細かく制御することが可能になる。また、タンデムカラー画像形成装置におけるレーザビーム走査方向の長さ倍率調整と、ビデオクロック補正を両立させることができる。
【００１４】
請求項２に記載の発明によれば、レーザビーム走査光学系のビデオクロック変更のために電圧制御発振回路に電圧を印加した時、小さな電圧変化で周波数が大きく変化してしまうことがないので、周波数を細かく制御することができ、ジッタの少ない安定したクロックを発生させることができる。
【００１５】
請求項３に記載の発明によれば、非画像形成領域を紙間時間領域としたので、画像形成領域では、レーザビーム走査光学系の主走査毎にビデオクロック補正をかけることが可能になり、非画像形成領域の紙間では基準周波数クロックにロックすることができるようになるため、画質の安定化を図ることができるようになると共に、補正頻度を減らすことができ、制御の負担を少なくすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態に係るレーザビーム走査光学系のビデオクロック補正回路について図面を参照して説明する。図１は本発明の一実施形態に係るビデオクロック補正回路の基本構成を示すブロック図である。本発明の一実施形態に係るビデオクロック補正回路１は、タンデムカラー画像形成装置（プリンタ、コピー機、ファクス等）におけるレーザビーム走査光学系のビデオクロックを補正するものである。ビデオクロック補正回路１は、例えば、基準周波数発生回路２１と、分周器２２と、位相比較器３と、ローパスフィルタ４と、電圧制御発振器（VCO）５と、第２の分周器６と、ＤＡＣ７とを備え、本実施形態では、位相比較器３、ローパスフィルタ４、電圧制御発振器５及び第２の分周器６によって基準周波数のN倍の周波数を生成するようになっている。
【００１７】
基準周波数発生回路２１は、基準周波数を発生させるものである。分周器２２は、基準周波数発生回路２１が出力する基準周波数Frefを、例えば、1/Mに分周して基準信号を生成する。位相比較器３は、分周器２２によって生成された基準信号と、後述する第２の分周器６によって生成される比較信号とを比較して、基準信号と比較信号との位相差を検出し、位相差に応じた誤差信号を出力する。
【００１８】
ローパスフィルタ４は、位相比較器３からの誤差信号を平滑化し、電圧制御発振器５の制御信号（電圧）を決定する。電圧制御発振器（発振回路）５は、ローパスフィルタ４から出力される制御信号（電圧）に応じ周波数を発振する。第２の分周器６は、電圧制御発振器５から出力される周波数を1/Nに分周し、位相比較器３に出力するものである。
【００１９】
ビデオクロック補正回路１は、通常、クローズループ制御され、基準周波数FrefのN/Mの周波数を生成して出力するようになっている。また、クローズループ制御とオープンループ制御の切換は、例えば、図略のＣＰＵから位相比較器３に入力される制御信号によって、位相比較器３から高インピーダンス状態を示す信号を出力させることで行われるようになっている。その他の方法としては、図示しないが、ローパスフィルタ出力をサンプルホールド回路で構成しても同様の機能を達成できる。
【００２０】
ＤＡＣ（デジタル−アナログコンバータ）７は、オープンループ制御に切り換えられている状態において、ローパスフィルタ４からの出力に電圧を加算して、電圧制御発振器５に入力する補正用制御信号を生成する。この補正用制御信号が電圧制御発振器５に入力されることによって、電圧制御発振器５から発振される周波数をリアルタイムに変調させ、任意の周波数に変調させる。なお、ＤＡＣの直流成分による発振周波数の影響を避けるために、コンデンサ等によるＤＣ成分をカットして加算するのが好ましい。
【００２１】
上記クローズループ制御とオープンループ制御の切換は、ビデオクロック補正回路１によるビデオクロック出力が、レーザビーム走査光学系による画像形成領域又は非画像形成領域のいずれに対して行われているかで切り換えられる。好ましくは、非画像形成領域ではビデオクロックがクローズループ制御され、画像形成領域ではオープンループ制御でビデオクロックが補正されるように切換が制御される。
【００２２】
分周器２２及び第２の分周器６、特に、分周器２２の1/MのMの値を大きくすることで分解能が決定される。Mの値を大きくすると、フィードバック系の安定性を確保するためにローパスフィルタ４の周波数帯域を低域側にしなければならず、早い応答が困難となる。主走査方向の補正は、ローパスフィルタ４の帯域よりも高くなるため、クローズループ状態では補正は不可能である。このため、画像形成領域では、オープンループ制御として、電圧制御発振器５に対して倍率補正回路からの電圧を直接印加して周波数をクロック変調して補正する。
【００２３】
また、非画像形成領域ではクローズループ制御として、PLLを動作させることによって、予め設定した基準周波数FrefのN/Mの倍率調整周波数を生成して出力する。画像領域をオープンループ制御にすると、電圧制御発振器５の出力は固定出力になるため、本来のクロック出力からは、もれ電流や温度等により、基準周波数より少しずつずれてくるが、非画像形成領域で再度クローズループ制御として、周波数ずれを元に戻すことで、大きな差異を発生させないようにしている。
【００２４】
これにより、画像形成領域でのオープンループ制御時にビデオクロックを補正することで応答性を上げつつ、非画像形成領域のクローズループ制御時には、レーザビーム走査光学系のビデオクロックを倍率調整値に従ったクロックにロックさせているので、レーザビーム走査方向の長さ倍率調整と、ビデオクロック補正を両立させることができる。
【００２５】
さらには、非画像形成領域を紙間時間領域とすることが好ましい。この場合、主走査毎にビデオクロック補正をかけることができるようになり、画質の安定化を図ることができるようになると共に、紙間で倍率調整を行うため、補正頻度を減らすことができ、制御の負担を少なくすることができる。
【００２６】
図２は電圧制御発振器５の概略構成を示す図である。電圧制御発振器５には、セラミック発振子５１が備えられている。セラミック発振子５１の一端にはコンデンサ５２の一端が接続され、セラミック発振子５１の他端には、コンデンサ５３の一端が接続されている。コンデンサ５３の他端には、バリキャップダイオード５４の陰極が接続されている。セラミック発振子５１には抵抗５５及びインバータ５６が並列接続されている。コンデンサ５２の他端側、及び、バリキャップダイオード５４の陽極側は接地されている。
【００２７】
セラミック発振子５１は、図略の電源からインバータ５６を介して供給される電力によって発振する。セラミック発振子５１の共振周波数は、コンデンサ５３とバリキャップダイオード５４の合成容量と、コンデンサ５２の静電容量と、抵抗５５の抵抗値とに基づく時定数に応じて定まる。セラミック発振子５１が発振している状態で、バリキャップダイオード５４に電圧Ｖctlが印加されると、バリキャップダイオード５４の容量ＣＤは電圧Ｖctlに応じた値になる。これにより、インバータ５６の出力端からは、バリキャップダイオード５４に印加される電圧Ｖctlに応じた発振周波数が出力される。すなわち、バリキャップダイオード５４に印加する電圧Ｖctlを変化させることによって、セラミック発振子５１が発生させる周波数を制御することができる。
【００２８】
コンデンサ５３とバリキャップダイオード５４には、抵抗５７が接続されている。抵抗５７の他端は、ローパスフィルタ４及びＤＡＣ７と接続されている。抵抗５７と、ローパスフィルタ４及びＤＡＣ７との間には、コンデンサ５８が接続されている。
【００２９】
上記のように、電圧制御発振器５の発振子をセラミック発振子５１としたことによって、ビデオクロック補正時に、オープンループ制御として、補正動作に対する周波数の追従性を上げた状態としても、セラミック発振子５１によって発振される周波数の範囲は狭いものとなる。そのため、電圧制御発振器５に入力する電圧（バリキャップダイオード５４に印加する電圧Ｖctl）の変化量が小さいにも関わらず、電圧制御発振器５から発振される周波数が大きく変化してしまうということがないので、電圧制御発振器５に入力する電圧を変更制御することによって、電圧制御発振器５から発振される周波数を細かく制御することが可能になる。
【００３０】
本発明は上記実施の形態の構成に限られず種々の変形が可能である。上記実施形態では、図１にビデオクロック補正回路１の構成を示し、図２に電圧制御発振器５の構成を示しているが、これらの構成はあくまでも一例であり、本発明に係るビデオクロック補正回路１、電圧制御発振器５の構成を上記構成に限定するものではない。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係るビデオクロック補正回路の基本構成を示すブロック図である。
【図２】電圧制御発振器の概略構成を示す図である。
【符号の説明】
【００３２】
１    ビデオクロック補正回路
２１  基準周波数発生回路
２２  分周器
３    位相比較器
４    ローパスフィルタ
５    電圧制御発振器
５１  セラミック発振子
５２  コンデンサ
５３  コンデンサ
５４  バリキャップダイオード
５５  抵抗
５６  インバータ
５７  抵抗
５８  コンデンサ
６    第２の分周器
【図１】
2006088646.tif 000003
【図２】
2006088646.tif 000004