(57)【要約】【課題】  大口径の半導体基板に対して、シードＣｕ膜が薄くても面内の膜厚均一性良く電解めっき成長を行うことができるめっき装置、めっき方法を提供する。【解決手段】  めっき槽１１０内にはアノード電極１０４が、基板保持機構１０７には第１のカソード電極１０９と第２のカソード電極が設けられている。Ｃｕシード層（図示せず）とアノード電極１０４間に電流を流してめっき成長を行う際に、半導体基板の中心付近に接する第２のカソード電極からも電流を流す。これによって、Ｃｕシード層が６０ｎｍ以下の非常に薄膜になった場合においても、半導体基板の中心付近で得られるめっきＣｕ膜厚が薄くなることを防止できる。【選択図】  図１
2006117963.tif 000002
【特許請求の範囲】
【請求項１】
アノード電極が設置されためっき槽と、基板を支える基板保持機構と、前記基板に対して電流を供給するカソード電極とを備え、
前記カソード電極は、前記基板の外周部より電流を印加する第１カソード電極と、前記外周部と異なる位置に電流を印加する第２カソード電極から構成されることを特徴とするめっき装置。
【請求項２】
前記第２カソード電極は、前記基板の中心部に該当する位置に配置されていることを特徴とする請求項１記載のめっき装置。
【請求項３】
前記第１カソード電極又は前記第２カソード電極は、前記基板保持機構に設置されており、前記第２カソード電極は前記基板保持機構から延びた電極保持機構上に設置されていることを特徴とする請求項１記載のめっき装置。
【請求項４】
前記第１カソード電極又は前記第２カソード電極の前記基板と接触する部分が、シールで覆われていることを特徴とする請求項３記載のめっき装置。
【請求項５】
前記シール内部を加圧することにより、前記シール内部への前記めっき液の侵入を防止する機構を有することを特徴とする請求項４記載のめっき装置。
【請求項６】
前記第２カソード電極は、前記めっき槽内に設置された電極保持機構により支持されていることを特徴とする請求項１記載のめっき装置。
【請求項７】
前記第２カソード電極と前記アノード電極の間に電界遮断板が設置されていることを特徴とする請求項１記載のめっき装置。
【請求項８】
前記第２のカソード電極は、スプリング機構を内蔵していることを特徴とする請求項１記載のめっき装置。
【請求項９】
前記基板保持機構は回転する機能を有していることを特徴とする請求項１に記載のめっき装置。
【請求項１０】
前記第２カソード電極は、回転する機構を有することを特徴とする請求項６記載のめっき装置。
【請求項１１】
前記めっき槽内に第３のカソード電極がさらに設置されていることを特徴とする請求項１記載のめっき装置。
【請求項１２】
前記基板保持機構は、前記基板と前記第２のカソード電極との位置合わせを行うアラインメント機構を有していることを特徴とする請求項１記載のめっき装置。
【請求項１３】
前記基板を前記基板保持機構へ搬送するための搬送機構と、
前記基板を洗浄するための洗浄機構とをさらに備えていることを特徴とする請求項１記載のめっき装置。
【請求項１４】
区画された複数のチップ領域と、隣合う前記チップ形成領域の間に存在する非チップ形成領域と有し、
前記非チップ形成領域にライン状に導電性物質が埋め込まれていることを特徴とする半導体基板。
【請求項１５】
前記非チップ形成領域はスクライブ領域であって、少なくとも基板の接する層間絶縁膜内には前記導電性物質が埋め込まれ部分的に配線形状を有していることを特徴とする請求項１４記載の半導体基板。
【請求項１６】
基板上に電解めっきによって金属膜を形成する方法において、
アノード電極が設置されためっき槽内に、第１のカソード電極を前記基板の外縁部に、第２のカソード電極を前記基板の外縁部以外の部分に接触させた前記基板を設置する工程（ａ）と、
前記第１のカソード電極および前記第２のカソード電極から前記基板に電流を供給して前記基板上に金属膜を形成する工程（ｂ）とを備えていることを特徴とする金属膜の形成方法。
【請求項１７】
基板上に電解めっきによって金属膜を形成する方法において、
アノード電極と前記基板の外縁部以外の部分に接触する第２のカソード電極が設置されためっき槽内に、前記基板の外縁部に接触する第１のカソード電極を設置する工程（ａ）と、
前記第１のカソード電極および前記第２のカソード電極から前記基板に電流を供給して前記基板上に金属膜を形成する工程（ｂ）とを備えていることを特徴とする金属膜の形成方法。
【請求項１８】
前記工程（ａ）および（ｂ）において、前記第２のカソード電極は前記基板の中央部に接触するように配置されていることを特徴とする請求項１６又は１７記載の金属膜の形成方法。
【請求項１９】
前記第２のカソード電極は、スプリング機構を内蔵しており、前記工程（ａ）において前記カソード電極が前記基板に接触する際に前記スプリング部分が収縮することを特徴とする、請求項１６又は１７記載の金属膜の形成方法。
【請求項２０】
前記基板上に金属膜を形成した後、前記めっき槽内設置された第３のカソード電極を用いて、前記第２カソード電極上に析出した金属膜を溶解することを特徴とする請求項１６又は１７記載の金属膜の形成方法。
【請求項２１】
前記第２カソード電極を前記基板の外縁部以外の部分に接触させる際に、アライメント機構を用いて設置することを特徴とする、請求項１６又は１７記載の金属膜の形成方法。
【請求項２２】
基板上に電解めっきによって金属膜を形成する方法において、
前記基板上に形成された層間絶縁膜のスクライブ領域に導電体を埋め込む工程（ａ）と、
アノード電極が設置されためっき槽内に前記基板を設置し、カソード電極を前記基板の外周部に設置する工程（ｂ）と、
めっき液中において、前記基板に電流を供給して前記基板上に金属膜を形成する工程（ｃ）とを備えていることを特徴とする金属膜の形成方法。
【請求項２３】
前記層間絶縁膜のスクライブ領域に形成された前記導電体は、少なくとも前記基板と接する層間絶縁膜内に形成されていることを特徴とする請求項２２記載の金属膜の形成方法。
【請求項２４】
複数のカソード電極を用いて基板上に電解めっきによって金属膜を形成する方法において、
カセットから搬出した基板をアライメント機構へ移行する工程と、
前記アライメント機構において、前記カソード電極の前記基板上での設置場所を調整する工程と、
前記基板をめっき装置へ移行させ、めっきにより金属膜を形成する工程と、
前記めっき後の基板を洗浄部に移行して洗浄する工程と、を備えることを特徴とする、金属膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はめっき装置、半導体基板および金属膜の形成方法に関するものであり、特に電解めっき法により微細パターン形成する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、シリコンよりなる半導体基板上に形成されたＬＳＩの配線材料としてはアルミニウムが主に使用されてきたが、近年、半導体集積回路の高集積化及び高速化のために、アルミニウムよりも低抵抗であると共に、高エレクトロマイグレーション（ＥＭ）耐性を有する銅が配線材料として注目されている。また、銅膜の成膜方法としては、溝やホールの埋め込み性能に優れている電解めっき法が使用されている。
【０００３】
ここで、図１６および図１７を用いて、従来のＣｕ電解めっき法を用いた銅（Ｃｕ）配線の形成方法について説明する。図１６（ａ）〜（ｅ）は、従来のＣｕ電解めっき法の工程を示す断面図であり、図１７は、従来のＣｕ電解めっき法を行うめっき装置を概略的に示す図である。
【０００４】
まず、図１６（ａ）に示すように、ウエハ状の半導体基板１４０１を準備し、半導体素子等を形成後、公知の方法で半導体基板１４０１上に第１の絶縁膜１４０２を堆積する。次いで、第１の絶縁膜１４０２に溝を形成してからタンタル（Ｔａ）等からなる金属膜とＣｕからなる第１のシード層を順次形成し、電解めっき法により第１のＣｕ膜を基板上に形成する。その後、ＣＭＰなどにより溝以外の領域に形成された金属膜、第１のシード層および第１のＣｕ膜を除去し第１の銅配線１４０３を形成する。次に、基板上に第２の絶縁膜を形成した後、ホール１４０５およびホール１４０５と連続する配線溝１４０６を第２の絶縁膜１４０４に形成する。
【０００５】
次に、図１６（ｂ）に示すように、スパッタ法によりＴａからなる金属膜１４０７とＣｕからなる第２のシード層１４０８とを順次基板上に堆積する。このときの金属膜１４０７の膜厚は３０ｎｍ程度であり、第２のシード層１４０８の膜厚は８０〜１００ｎｍ程度である。
【０００６】
次いで、図１６（ｃ）に示すように、Ｃｕ電解めっき法により少なくともホール１４０５および配線溝１４０６を埋め込むように第２のＣｕ膜１４０９を形成する。
【０００７】
ここで、この従来のＣｕ電解めっき法は、Ｃｕ配線形成に特に重要な工程であるので、図１７を用いてさらに詳しく説明する。
【０００８】
図１７に示すように、従来の電解めっき装置は、めっき液１４３０を貯留するためのめっき液タンク１４２１と、対象物（ここでは半導体基板１４２６）にめっきを施すためのめっき槽１４３１と、フィルター１４２３と、フィルター１４２３を通してめっき液タンク１４２１に貯留されためっき液１４３０をめっき槽１４３１にオーバーフローさせるポンプ１４２２と、めっき槽１４３１内の底部に配置されたアノード電極１４２４と、めっき槽１４３１内に配置され、カソード電極１４２９を有し、めっき対象物（半導体基板１４２６）を保持するための基板保持機構（対象物保持機構）１４２７と、めっき槽１４３１内に設けられた整流板１４２５とを備えている。カソード電極１４２９からは半導体基板１４２６の主面に形成されたＣｕ層にめっき電流が印加され、基板保持機構１４２７に設けられたシール１４２８は、このカソード電極１４２９をカバーしている。また、基板保持機構１４２７は半導体基板１４２６を保持したまま回転する機構を有している。カソード電極１４２９はウエハの外縁部に接続するよう設けられており、めっき液１４３０に浸けた状態でこのカソード電極１４２９とアノード電極１４２４との間に電圧を印加することによって、第２のシード１４０８（図１６参照）上に第２のＣｕ膜１４０９をめっき成長させる。
【０００９】
この後、第２のＣｕ膜１４０９を安定化させるためにアニール処理を行う。アニールは、２００℃の温度で６０分間行う。
【００１０】
次に、図１６（ｄ）に示すように、化学機械研磨（ＣＭＰ）法でホール１４０５や配線溝１４０６以外の領域にある余剰のＣｕ膜および金属膜を除去する。
【００１１】
その後、図１６（ｅ）に示すように、基板上に例えばシリコン窒化膜１４１０、第３の絶縁膜１４１１を順次形成する。このようにして、半導体装置の配線を形成することができる。
【特許文献１】特開２００４−１２４２６２
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、半導体集積回路装置の微細化が進んで配線ピッチが小さくなると、配線溝やホール寸法も小さくなり、シード層の膜厚を小さくする必要が生じる。
【００１３】
図１８（ａ）、（ｂ）および図１９（ａ）、（ｂ）は、従来の電解めっき法を用いた場合のＣｕ層を示す断面図である。図１８（ａ）に示すように例えば、配線幅が６０ｎｍ〜８０ｎｍ以下になると、８０ｎｍ〜１２０ｎｍであった従来のシード層厚さでは、開口部の入り口に形成されるオーバーハングの影響が無視できなくなる。ここでオーバーハングとは、凹部の開口部入り口において堆積した膜が入り口周辺に集まり、周辺からそりだした堆積膜によって、開口部の入り口が非常に狭められてしまう現象である。そして、図１８（ｂ）に示すように、そのままめっき成長を行うと、ボイド１４１２が生じる。
【００１４】
したがって、微細化に伴い、シードＣｕ膜を薄くするとともに、オーバーハング形状の低減が必要である。しかしながら、図１９（ａ）、（ｂ）に示すように、シードＣｕ膜を薄くすると、電解めっきの面内均一性が劣化するという、不具合が発生する。
【００１５】
図２０は、電解めっきの面内均一性が劣化する原因を説明するための図であり、図２１は、従来の方法でウエハをめっきした後のめっき層の面内膜厚分布を示す図である。図２０に示すように、シード層の膜厚が小さくなるとシード層の抵抗が大きくなり、ウエハの中心部と周辺部とで電位差（図２０）が大きく異なってしまう。そのため、図２１に示すように、ウエハ中心部でのめっき膜厚が薄くなる。特に、ウエハの３００ｍｍ化など大口径化が進むと、この不具合はさらに顕著になる。さらに今後、シード層の薄膜化が進み、その膜厚が５０ｎｍ以下になると、めっき層の面内不均一はさらに問題となる。
【００１６】
上記の不具合に鑑み、本発明は、めっき層の膜厚均一性を向上させるめっき方法、めっき方法およびこれを用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明のめっき装置は、アノード電極が設置されためっき槽と、基板を支える基板保持機構と、前記基板に対して電流を供給するカソード電極とを備え、前記カソード電極は、前記基板の外周部より電流を印加する第１カソード電極と、前記外周部と異なる位置に電流を印加する第２カソード電極から構成される。
【００１８】
これにより、基板に複数箇所から電流を流すことができるので、従来よりも均一なめっき膜を形成することができる。従って、本発明のめっき装置を用いれば、例えばＣｕ埋め込み配線を形成する際に、シード層を薄くしても厚さが均一なＣｕ膜を形成することができ、ボイドの発生を抑えることができる。
【００１９】
前記第２カソード電極は、前記基板の中心部に該当する位置に配置されていることにより、基板の外縁部から最も距離が長く抵抗が大きくなる部分に十分な電流を流すことができるので、めっき膜の膜厚をより均一にすることができる。
【００２０】
前記第１カソード電極又は前記第２カソード電極は、前記基板保持機構に設置されており、前記第２カソード電極は前記基板保持機構から延びた電極保持機構上に設置されていてもよい。
【００２１】
前記第１カソード電極又は前記第２カソード電極の前記基板と接触する部分が、シールで覆われていることにより、めっき処理中に第１のカソード電極又は第２のカソード電極がめっき液に触れるのを防止することができる。
【００２２】
前記シール内部を加圧することにより、前記シール内部への前記めっき液の侵入を防止する機構を有することにより、第１カソード電極または第２カソード電極がめっき液に触れるのをより確実に防ぐことができる。
【００２３】
前記第２カソード電極は、前記めっき槽内に設置された電極保持機構により支持されていてもよい。
【００２４】
前記第２カソード電極と前記アノード電極の間に電界遮断板が設置されていることにより、電圧の微妙な偏りを分散させ、比較的均一な状態でめっきを行えるようになる。
【００２５】
前記第２のカソード電極は、スプリング機構を内蔵していることにより、基板の損傷を抑えることができる。
【００２６】
前記基板保持機構は回転する機能を有していることにより、基板保持機構と接触する第２カソード電極の間で発生する摩擦を低減することが出来るため、基板の損傷を抑えることができる。
【００２７】
前記第２カソード電極は、回転する機構を有していてもよい。
【００２８】
前記めっき槽内に第３のカソード電極がさらに設置されていることにより、第２のカソード電極にめっき膜が形成した場合に電流を流して該めっき膜を除去することができる。
【００２９】
前記基板保持機構は、前記基板と前記第２のカソード電極との位置合わせを行うアラインメント機構を有していることにより、例えば基板が非パターン形成領域を有する基板である場合に、非パターン領域に第２のカソード電極が接触するように位置合わせを行うことができる。そのため、第２のカソード電極が接触することによる半導体装置の不良の発生を抑える、つまり第２カソード電極が接触することによってデバイスが破損することを防止することができる。
【００３０】
前記基板を前記基板保持機構へ搬送するための搬送機構と、前記基板を洗浄するための洗浄機構とをさらに備えていてもよい。
【００３１】
本発明の半導体基板は、区画された複数のチップ領域と、隣合う前記チップ形成領域の間に存在する非チップ形成領域と有し、前記非チップ形成領域にライン状に導電性物質が埋め込まれている。
【００３２】
これにより、めっき法により金属膜を形成する際に、導電性物質を介して基板表面に電流を流すことができるので、基板面内で均一な厚さの金属膜を形成することができる。
【００３３】
前記非チップ形成領域はスクライブ領域であって、少なくとも基板の接する層間絶縁膜内には前記導電性物質が埋め込まれ部分的に配線形状を有していることが好ましい。
【００３４】
本発明の第１の金属膜の形成方法は、基板上に電解めっきによって金属膜を形成する方法において、アノード電極が設置されためっき槽内に、第１のカソード電極を前記基板の外縁部に、第２のカソード電極を前記基板の外縁部以外の部分に接触させた前記基板を設置する工程（ａ）と、前記第１のカソード電極および前記第２のカソード電極から前記基板に電流を供給して前記基板上に金属膜を形成する工程（ｂ）とを備えている。
【００３５】
この方法により、基板の２つの異なる部分からめっき層を形成するための電流を供給することができるので、工程（ｂ）において基板の一箇所のみから電流を供給する場合に比べて均一な厚さの金属膜を形成することができる。
【００３６】
本発明の第２の金属膜の形成方法は、基板上に電解めっきによって金属膜を形成する方法において、アノード電極と前記基板の外縁部以外の部分に接触する第２のカソード電極が設置されためっき槽内に、前記基板の外縁部に接触する第１のカソード電極を設置する工程（ａ）と、前記第１のカソード電極および前記第２のカソード電極から前記基板に電流を供給して前記基板上に金属膜を形成する工程（ｂ）とを備えている。
【００３７】
この方法によっても、基板の２つの異なる部分からめっき層を形成するための電流を供給することができるので、工程（ｂ）において基板の一箇所のみから電流を供給する場合に比べて均一な厚さの金属膜を形成することができる。
【００３８】
前記工程（ａ）および（ｂ）において、前記第２のカソード電極は前記基板の中央部に接触するように配置されていることにより、より均一な厚さの金属膜を基板上に形成することができる。
【００３９】
前記第２のカソード電極は、スプリング機構を内蔵しており、前記工程（ａ）において前記カソード電極が前記基板に接触する際に前記スプリング部分が収縮することにより、基板の損傷を防ぐことができる。
【００４０】
前記基板上に金属膜を形成した後、前記めっき槽内設置された第３のカソード電極を用いて、前記第２カソード電極上に析出した金属膜を溶解することが好ましい。
【００４１】
前記第２カソード電極を前記基板の外縁部以外の部分に接触させる際に、アライメント機構を用いて設置することが好ましい。
【００４２】
本発明の第３の金属膜の形成方法は、基板上に電解めっきによって金属膜を形成する方法において、前記基板上に形成された層間絶縁膜のスクライブ領域に導電体を埋め込む工程（ａ）と、アノード電極が設置されためっき槽内に前記基板を設置し、カソード電極を前記基板の外周部に設置する工程（ｂ）と、めっき液中において、前記基板に電流を供給して前記基板上に金属膜を形成する工程（ｃ）とを備えている。
【００４３】
この方法により、めっき法による金属膜の形成時に導電体を介して基板表面に電流を流すことができるので、基板面内で均一な厚さの金属膜を形成することができる。
【００４４】
前記層間絶縁膜のスクライブ領域に形成された前記導電体は、少なくとも前記基板と接する層間絶縁膜内に形成されていることが好ましい。
【００４５】
本発明の第４の金属膜の形成方法は、複数のカソード電極を用いて基板上に電解めっきによって金属膜を形成する方法において、カセットから搬出した基板をアライメント機構へ移行する工程と、前記アライメント機構において、前記カソード電極の前記基板上での設置場所を調整する工程と、前記基板をめっき装置へ移行させ、めっきにより金属膜を形成する工程と、前記めっき後の基板を洗浄部に移行して洗浄する工程とを備えている。
【００４６】
この方法により、速やかに基板上にめっき膜を形成することができる。
【発明の効果】
【００４７】
本発明に係るめっき装置を用いれば、複数の箇所から基板に電流を流しながらめっき膜を形成することができるので、均一な膜厚のめっき膜を形成することができる。
【発明を実施するための最良の形態】
【００４８】
（第１の実施形態）
本発明の第１の実施形態として、Ｃｕ配線を形成する際に用いられるめっき装置について説明する。
【００４９】
図１（ａ）は、本実施形態のめっき装置を概略的に示す図であり、（ｂ）〜（ｄ）は、本実施形態のめっき装置の各部を示す拡大図である。図２（ａ）、（ｂ）および図３（ａ）、（ｂ）は、それぞれ本実施形態のめっき装置の一例において、カソード電極部分を示す拡大図である。
【００５０】
図１（ａ）〜（ｄ）に示すように、本実施形態の電解めっき装置は、めっき液１１１を貯留するためのめっき液タンク１０１と、対象物（ここでは半導体基板１０６）にめっきを施すためのめっき槽１１０と、フィルター１０３と、フィルター１０３を通してめっき液タンク１０１に貯留されためっき液１１１をめっき槽１１０に送出するポンプ１０２と、めっき槽１１０内の底部に配置されたアノード電極１０４と、めっき槽１１０内に配置され、第１のカソード電極１０９と第２のカソード電極保持機構１１３により担持された第２のカソード電極１１２とを有し、めっき対象物（半導体基板１０６）を保持するための基板保持機構（対象物保持機構）１０７とを備えている。第１のカソード電極１０９および第２のカソード電極１１２は、それぞれ第１のシール１０８および第２のシール１１４で保護されている（図１（ｂ）、図２（ａ）、（ｂ）参照）。図１（ｄ）に示すように、基板保持機構１０７の上方から見た形状はウエハ形状に合わせて例えば円形となっており、第２のカソード電極保持機構１１３は、例えば基板保持機構１０７を支える梁が十字状に構成されている。また、上方から見て、例えばピン１２８本の集合体からなる第１のカソード電極１０９は円形の基板保持機構１０７の外周部（外縁部）付近に設けられており、第２のカソード電極１１２は基板保持機構１０７の中心部付近に設けられている。従って、基板保持機構１０７が半導体基板１０６を保持する場合には、第１のカソード電極１０９が半導体基板１０６主面の外周部付近に接触し、第２のカソード電極１１２が半導体基板１０６主面の中心部付近に接触することになる。
【００５１】
本実施形態の電解めっき装置を用いてめっきする際には、ポンプ１０２によってめっき液タンク１０１内のめっき液をめっき槽１１０内に送出し、めっき槽１１０内にめっき液を貯留する。ここで、銅めっきを行うためのめっき液としては例えば硫酸銅を含む液が用いられる。
【００５２】
次に、基板保持機構１０７に半導体基板１０６を保持させ、めっき槽１１０に満たしためっき液１１１に浸す。この状態で第１のカソード電極１０９および第２のカソード電極１１２とアノード電極１０４との間に電流を流すと半導体基板１０６のシード層上に銅めっきが形成される。なお、めっき槽１１０中のめっき液１１１はめっき液タンク１０１との間で循環され、繰り返し使用される。
【００５３】
本実施形態のめっき装置の特徴は、上述のように、半導体基板１０６の中心付近に接する第２のカソード電極１１２を有することである。この電極によって、半導体基板の周辺部から電流を印加するだけでなく、半導体基板１０６の中心付近からも電流を印加することができる。そのため、Ｃｕシード層が６０ｎｍ以下程度に薄い場合でも半導体基板１０６の中心付近でＣｕ膜の膜厚が薄くならず、従来のめっき装置に比べてウエハ状の半導体基板１０６の主面上に均一な厚みでＣｕ膜を形成することができる。このため、本実施形態のめっき装置は、微細化された半導体装置の銅配線を形成するために好ましく用いられる。また、本実施形態のめっき装置によれば、基板として３００ｍｍ以上の大口径のウエハを用いる場合であっても厚さの均一なＣｕ膜を形成することが可能となる。
【００５４】
なお、通常、めっき電流密度は、１〜５０ｍＡ／ｃｍ2程度である。例えばカソード電極を基板の中心部と周縁部の２つの領域に配置した場合、両者から電流が供給される距離を等しいとすると、中心部のカソード電極から電流が供給される面積Ａと、基板の周縁部に配置されたカソード電極から供給される面積Ｂの比は、約１対３の割合になる。よって両者の割合と配置可能な電極の数を考慮すると、本発明の両カソードに流す電流比、すなわち（第２のカソード電極に流す電流）／（第１のカソード電極に流す電流）は、おおむね１／１０以上１以下程度であり、好ましくは、１／５以上１／２以下である。この電流値および比率は、めっき処理を通じて一定値である必要はなく、微細パターンの埋め込み性等の向上のために、適宜変更することができる。
【００５５】
また、第２のカソード電極１１２は、少なくともＣｕシード層と接触する部分が金属などの導電体であれば、それ以外の部分はテフロン（登録商標）などの絶縁物で覆われていることが望ましい。
【００５６】
なお、図１（ｃ）に示すように、第２のカソード電極１１２は必ずしもシールで保護されていなくてもよいが、図２に示すように、半導体基板を設置したときに第２のカソード電極１１２がめっき液１１１と接触しないように、第２のシール１１４を設置しても良い。また、第２のシール１１４を設置したとき、シール内を不活性ガスなどで、１気圧以上に加圧する機構（図示せず）を設けるとめっき液の進入をより確実に防ぐことができる。
【００５７】
また、図３（ａ）、（ｂ）は、本実施形態に係るめっき装置の別例における第２のカソード電極部分を示す拡大図である。めっき膜厚は、カソード電極とアノード電極の間にかかる電圧の大きさによって同じ時間内に形成されるめっき膜の膜厚が決まってくる。よって、被めっき物に存在する導電膜が電気を伝導させ、被めっき物全体に比較的均一な電圧がかかるようにしても、被めっき物に接触するカソード電極部分で電圧が高くなり、めっき膜厚が厚くなる。そこで、同図に示すように、第２のカソード電極１１２付近のめっき膜厚が極端に厚くなることを防止するために、第２のカソード電極保持機構１１３と第２のカソード電極１１２との間に電界遮蔽板１１５を設けてもよい。電界遮断板を、特に電圧が高くなる領域間に設けることにより、電圧の微妙な偏りを分散させ、比較的均一な状態でめっきを行うことができる。なお、電界遮断板は、カソード電極とアノード電極の間に設置されていればよく、電極保持機構１１７上でも下でも、いずれに設置されていてもよい。
【００５８】
また、第２のカソード電極１１２が接触する部分の直下およびそのシール部分にはめっき膜が成長しないので、その部分に形成される半導体装置は不良となる。そこで、半導体装置が作られないスクライブ線上に第２のカソード電極１１２を接触させることにより、半導体装置の不良数を低減することができる。そのためには、図１１に示すように、半導体基板をその保持機構に設置する際に、ＣＣＤカメラなどを用いた画像認識によるアライメント機能を用いることもできる。また、図１２に示すように、めっき装置内に半導体基板保持機構と半導体基板の位置合わせを行うアライメント機構を設置し、そのアライメント後半導体基板をその保持機構とともに、装置内を搬送し、めっき処理および洗浄処理を行うこともできる。
【００５９】
なお、本実施形態のめっき装置では、銅だけでなく他の金属のめっきを形成する場合でも従来のめっき装置に比べて均一にめっき層を形成することができる。
【００６０】
なお、本実施形態のめっき装置において、第２のカソード電極１１２はウエハ状の半導体基板１０６の中心部に接触するように配置される例を示したが、半導体基板１０６の主面のうち外周部以外の部分に接触するよう配置されていれば従来に比べて膜厚が均一なめっき層を形成することができる。ただし、第２のカソード電極１１２が半導体基板１０６の中心部に接触する場合、最も厚さが均一なめっき層を形成することができる。
【００６１】
（第２の実施形態）
本発明の第２の実施形態に係るめっき装置について、図面を参照しながら説明する。
【００６２】
図４（ａ）は、本実施形態のめっき装置を概略的に示す図であり、（ｂ）、（ｃ）は、本実施形態のめっき装置の各部を示す拡大図である。図５（ａ）、（ｂ）は、本実施形態に係るめっき装置の別例の第３のカソード電極部分を示す拡大図である。また、図６（ａ）は、本実施形態のめっき装置のさらに別の例を概略的に示す図であり、（ｂ）、（ｃ）は、（ａ）に示すめっき装置の第３のカソード電極部分を示す拡大図である。
【００６３】
図４（ａ）〜（ｃ）に示すように、本実施形態の電解めっき装置は、めっき液１１１を貯留するためのめっき液タンク１０１と、対象物（ここでは半導体基板１０６）にめっきを施すためのめっき槽１１０と、フィルター１０３と、フィルター１０３を通してめっき液タンク１０１に貯留されためっき液１１１をめっき槽１１０に送出するポンプ１０２と、めっき槽１１０内の底部に配置されたアノード電極１０４と、めっき槽１１０内に配置され、第１のカソード電極１０９を有し、めっき対象物（半導体基板１０６）を保持するための基板保持機構（対象物保持機構）１０７と、めっき槽１１０内に固定された第３のカソード電極保持機構１１７と、第３のカソード電極保持機構１１７に保持された第３のカソード電極１１６とを備えている。基板保持機構１０７の上方から見た形状はウエハ形状に合わせて例えば円形となっており、第１のカソード電極１０９は円形の基板保持機構１０７の外周部付近に設けられている。また、第３のカソード電極保持機構１１７はめっき槽１１０の側壁に固定され、第３のカソード電極１１６は、上方から見てめっき槽１１０の略中心部に配置される。そのため、めっき形成時には、第１のカソード電極１０９が基板保持機構１０７に保持された半導体基板１０６主面の外周部付近に接触し、第３のカソード電極１１６が半導体基板１０６主面の中心部付近に接触することになる。
【００６４】
本実施形態の電解めっき装置を用いてめっきする際には、めっき槽１１０内にめっき液を貯留し、基板保持機構１０７に保持させた半導体基板１０６をめっき槽１１０に満たしためっき液１１１に浸す。ここで、第３のカソード電極１１６は、めっき位置の高さで半導体基板表面と接触するようにその設置位置が調整されており、半導体基板１０６主面の中心部に第３のカソード電極１１６が接触する。そして、第１のカソード電極１０９および第３のカソード電極１１６とアノード電極１０４との間に電流を流すと半導体基板１０６のシード層上に銅めっきが成長する。なお、めっき槽１１０中のめっき液１１１はめっき液タンク１０１との間で循環され、繰り返し使用される。
【００６５】
本実施形態の電解めっき装置の特徴は、半導体基板１０６の中央部から電流を流すための電極が基板保持機構１０７ではなくめっき槽１１０内にあらかじめ設置されていることである。
【００６６】
以上のように、ウエハの中心部に電流を流すための第３のカソード電極１１６をめっき槽１１０内に設けた場合でも、半導体基板の中心付近で得られるめっき層の膜厚が周辺部のめっき層膜厚より薄くなることを防止できる。そのため、Ｃｕシード層が６０ｎｍ以下の非常に薄膜になった場合においても、ウエハ内で均一な厚さのめっき層を形成することができる。
【００６７】
通常、めっき電流密度は、１〜５０ｍＡ／ｃｍ2程度である。第３のカソード電極１１６と第１のカソード電極１０９とに流す電流の比、すなわち（第３のカソード電極に流す電流）／（第１のカソード電極に流す電流）は、おおむね１／１０以上１以下程度であり、好ましくは、１／５以上１／２以下である。この電流値および比率は、めっき処理を通じて一定値である必要はなく、微細パターンの埋め込み性の向上等のために、途中で変更してもよい。
【００６８】
また、本めっき装置では、第３のカソード電極１１６にもめっき成長するので、そのカソード電極上に形成されたＣｕめっき膜を除去するために、図６（ａ）に示すようにめっき槽１１０内に第４の電極１２１を設けることもできる。この第４の電極１２１と第３のカソード電極１１６との間に、めっき時とは逆の電圧を印加することで、第３のカソード電極１１６に形成されためっき膜を除去することができる。なお、この際本来のアノード電極には電流を流さない方が望ましい。ここで電流を流すと、本来のアノード電極にめっき膜が付着し、実際のめっき膜形成時の再現性が低下するなどを予防するためである。
【００６９】
また、図５に示すように、第３のカソード電極保持機構１１７と第３のカソード電極１１６との間に電界遮蔽板を設けることにより、第３のカソード電極１１６付近のめっき膜厚が極端に厚くなることを防止できる。
【００７０】
また、第３のカソード電極１１６にスプリング機構を内蔵することにより、半導体基板と接触する時の半導体基板の損傷を抑えることができる。さらに、図６に示すように、第３のカソード電極１１６を回転できる機構（カソード電極回転機構１１９）と第３のカソード電極１１６の回転数を制御する回転数制御機構１２０とを設けて、めっき開始以前の半導体基板をめっき液１１１に接液する以前より基板保持機構１０７と同じ向きに同じ速度で回転させる。その結果、基板保持機構１０７とカソード電極との間で接触時に発生する摩擦係数を低減させることができ、半導体基板１０６への損傷を防止することができる。なお、基板保持機構１０７およびカソード電極回転機構１１９は、基板の中心部を通り、めっき液面に対して垂直に延びる線を軸として回転する。
【００７１】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００７２】
図７（ａ）〜（ｃ）は、本実施形態の半導体装置の製造方法を示す断面図である。同図は、銅配線の形成工程の一部を示している。
【００７３】
まず、図７（ａ）に示すように、ウエハ状の半導体基板１４１の上に半導体素子（図示せず）を形成後、基板上に第１の絶縁膜１４２を形成する。その後、第１の絶縁膜１４２に埋め込まれた第１の銅配線１４３等を形成する。次に、基板上に第２の絶縁膜１４４を形成後、第２の絶縁膜１４４をエッチングして第１の銅配線１４３に達するホール１４５と配線溝１４６とを形成する。
【００７４】
次に、図７（ｂ）に示すように、Ｔａからなるバリア膜１４７およびＣｕからなるシード膜１４８を例えば化学気相成長（ＣＶＤ）法でホール１４５や配線溝１４６の形成部分を含む基板上に順次堆積する。ここで、配線溝１４６やホール１４５の開口幅が４０〜２００ｎｍの範囲である場合、バリア膜１４７の膜厚は例えば数ｎｍ〜２０ｎｍ程度、シード膜１４８の膜厚は、例えば５〜５０ｎｍ程度が好ましい。このとき、バリア膜１４７およびシード膜１４８堆積後のホール１４５の開口幅は、３０〜６０ｎｍ程度確保されるため、次工程であるめっき工程においてボイドが生じにくくなる。なお、バリア膜１４７のうちホール１４５の上縁部にはオーバーハングが形成されているが、シード膜１４８が薄いため、上述のように開口部は確保される。
【００７５】
次に、図７（ｃ）に示すように、電解めっき法により少なくともホール１４５および配線溝１４６を埋め、Ｃｕからなるめっき層１４９を形成する。本工程では、第１および第２の実施形態で説明しためっき装置を用いる。
【００７６】
図８は、本発明のめっき装置を用いて形成したＣｕからなるめっき層のウエハ内での膜厚分布を示す図である。同図に示すように、本工程で本発明のめっき装置を用いることで、半導体基板１４１の面内において膜厚が均一なめっき層１４９が得られる。そのため、シード膜１４８の膜厚が６０ｎｍ以下と薄い場合でもウエハ面内で均一な厚さでめっき層１４９を形成することができるので、ボイドの発生を抑えつつホール１４５や配線溝１４６を確実に埋め込むことができる。また、次工程の化学機械研磨（ＣＭＰ）時にウエハ面内で均一な研磨を行うこともできる。
【００７７】
なお、半導体基板１４１の中心付近に電流を供給するカソード電極の直下に位置する部分およびシールされている部分はめっきされないので、次工程のＣＭＰを実施すると形状不良が発生し、その後の工程で膜はがれなどの不良が発生する可能性がある。
【００７８】
図９は、本発明のめっき装置を用いる場合の、半導体基板のパターン形成領域（チップ形成領域）の配置例を示す平面図である。同図に示すように、少なくともめっき装置の第２または第３のカソード電極と接触する半導体基板１４１の中心付近にパターン形成領域１６０を置かず、パターンを形成しない非パターン形成領域１６１を設けることにより、その部分での不良発生を防止することができる。
【００７９】
また、図１０は、本発明のめっき装置を用いる場合の半導体基板のパターン形成領域（チップ形成領域）の別の配置例を示す平面図である。図１１は、アラインメント機構を備えた本実施形態のめっき装置の断面構造を示す図である。そして、図１２は、本実施形態のめっき装置の平面図である。なお、同図中符号１２４は搬送ロボットのアームを示しており、このアーム１２４を使ってウエハをアラインメント合わせしながら基板保持機構１０７に設置する。
【００８０】
図１１に示すように、第１および第２の実施形態に係るめっき装置にさらにアラインメント機構を設けてもよい。ここでのアライメント機構とは、半導体基板１０６を基板保持機構１０７に設置する際に位置合わせを行うための機構のことであり、例えば、ＣＣＤカメラ１２２によって撮影された画像から半導体基板１０６のパターンとカソード電極との重なりを判断する物でよい。
【００８１】
このように、カソード電極を精度良く位置合わせできるめっき装置を用いる場合、図１０に示すように、半導体装置を形成しないスクライブ線を半導体基板の中心を通るように半導体装置を配置してもよい。めっき装置のアラインメント機構によりカソード電極をスクライブ上で接触させるようにすることで、チップのロスをなくすことができる。また、図１２に示すように、本実施形態のめっき装置は、第１および第２の実施形態で説明した部材の他、基板保持機構１０７と半導体基板１０６との位置合わせ専用のアラインメント機構１３３と、めっき処理を行うためのめっき処理室１３４と、めっき処理後の基板を洗浄するための洗浄機構を有する洗浄処理室１３５と、半導体基板を格納するカセット１３１と、半導体基板１０６を搬送するためのロボット（搬送機構）１３２とを備えている。
ただし、洗浄処理室１３５は、めっき装置内にあってもめっき装置外にあってもよい。        
【００８２】
このめっき装置では、位置合わせされた状態で半導体基板１０６を基板保持機構１０７に設置し、そのままの状態でめっき装置内を搬送し、めっき処理およびその後の洗浄処理を行う。処理後は再びアライメント機構に戻り、そこで半導体基板をカセットへ返送する。
【００８３】
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
【００８４】
図１３（ａ）〜（ｄ）、および図１４（ａ）〜（ｅ）は、本実施形態の半導体装置の製造方法を説明するための断面図である。また、図１５は、ウエハのチップレイアウトを示す図である。なお、図１３および図１４は、図１５中のＡ−Ａ‘線、すなわち２つのパターン形成領域３０２の境界領域における断面を表している。この部分（境界領域）は、最終的に半導体装置をウエハから切り出す際の切りしろとなるスクライブ線（スクライブライン）部分である。なお、多層配線において、配線幅や微細な素子は基板表面に近い、下層配線側に設置される場合が多いため、下層のほどめっき膜が均一に形成されるようにめっき時の電流がウェハ前面に均一にいきわたるように工夫することが効果的である。
【００８５】
まず、図１３（ａ）に示すように、ウエハ状の半導体基板のうち半導体装置部分（パターン形成領域）に、ＭＯＳトランジスタなど各種の半導体デバイス（図示せず）を形成する。ここでは、スクライブ線領域に、次に行う酸化膜エッチング工程のストッパー層として、スクライブ線領域にゲート電極２０６と同構造のダミーゲート電極２０７をゲート電極２０６と同時に形成する。このダミーゲート電極２０７は、図１５の電流供給用Ｃｕ配線と同じレイアウトで形成される。その後、基板上に第１の層間絶縁膜２０５を形成する。
【００８６】
次に、図１３（ｂ）に示すように、ダミーゲート電極２０７に達する第１の溝２０８を第１の層間絶縁膜２０５に形成する。
【００８７】
次に、図１３（ｃ）に示すように、公知の方法でＴａからなるバリア膜２０９とＣｕからなるシード膜とを順次基板上に堆積後、電解めっきにより第１の溝２０８を埋めるようにＣｕ膜２１０を基板上に堆積する。その後、例えば、２００℃で３０分程度基板のアニール処理を行う。なお、本めっき工程では第１〜第３の実施形態のめっき装置を用いる。
【００８８】
次いで、図１３（ｄ）に示すように、バリア膜２０９およびＣｕ膜２１０のうち第１の溝２０８の内部以外に形成された部分を除去してダミーＣｕ配線２１１を形成した後、シリコン窒化膜を基板上に堆積する。
【００８９】
続いて、図１４（ａ）に示すように、パターン形成領域内の第１の層間絶縁膜２０５をエッチングして半導体素子に達するように開口部を形成し、その開口部内部にタングステン（Ｗ）電極２１３を形成する。このＷ電極２１３は、例えば化学気相成長（ＣＶＤ）法によってＴｉ膜、ＴｉＮ膜、Ｗ膜を順次形成後、化学機械研磨（ＣＭＰ）することにより形成する。
【００９０】
次に、図１４（ｂ）に示すように、基板上に第２の層間絶縁膜２１４を堆積後、配線溝２１５を形成する。このとき、スクライブ領域の第２の層間絶縁膜２１４の一部を除去してダミーＣｕ配線２１１に達する第２の溝２１６を形成する。
【００９１】
次いで、図１４（ｃ）に示すように、例えばＣＶＤ法によりＴａからなる第２のバリア膜２１７とＣｕからなる第２のシード膜２１８とを基板上に順に形成する。ここで、Ｃｕ配線は、その寸法が例えば、６０ｎｍ程度であるため、第２のバリア膜２１７の膜厚は約１０ｎｍ、第２のシード膜２１８の膜厚は約１０ｎｍとそれぞれ非常に薄くする必要がある。
【００９２】
次に、図１４（ｄ）に示すように、本発明のめっき装置を用いた電解めっき法により配線溝２１５をボイド無く埋め込む第２のＣｕ膜２１９を基板上に堆積後、基板を２００℃で３０分間処理し、第２のＣｕ膜２１９の膜質を安定化させるためのアニール処理を行う。ここで、電解めっきを施すための第２のシード膜２１８は、その厚さが約１０ｎｍと非常に薄いので電気抵抗値は非常に高い。例えば、Ｃｕからなる第２のシード膜２１８の抵抗率が４μΩｃｍの場合、その膜厚が１０ｎｍの時のシート抵抗値は、４Ω／□となる。しかしながら、本実施形態の製造方法ではスクライブ線領域にダミーＣｕ配線２１１が形成されており、そのシート抵抗値は抵抗率を２．０μΩｃｍとし、溝深さ（配線厚さ）を５００ｎｍとすると、約４０ｍΩ／□となる。従って、このダミーＣｕ配線２１１は、第２のシード膜２１８のシート抵抗値の約１００分の１のシート抵抗値を有する。電解めっきの際には、第２のシード膜２１８に加えて、ダミーＣｕ配線２１１を通して電流を供給できるため、半導体基板の中心付近にも十分な電流が供給されるので、面内で均一な厚さのめっき膜が得られる。
【００９３】
次に、図１４（ｅ）に示すように、ＣＭＰで余剰の第２のＣｕ膜２１９、第２のシード膜２１８および第２のバリア膜２１７を除去し、Ｃｕ配線２２０および第２のダミーＣｕ配線２２１を形成する。
【００９４】
ここでは、バリア膜およびシード膜として、ＣＶＤ法によって形成されたＴａ膜とＣｕ膜を例に説明したが、スパッタ法や無電解めっき法などの他の方法でこれらの膜を形成してもよく、またＴａＮやＴｉＮ、ＴｉＳｉＮなどの他の材料をバリア膜やシード膜として用いてもよい。
【００９５】
なお、本実施形態の方法で形成したようなダミーＣｕ配線を、スクライブライン以外の非パターン形成領域上に設けてもめっき層の膜厚を均一にすることができる。また、一般には配線層は下層ほどピッチが小さくなるため、基板のスクライブ領域内など基板に近い位置、もしくは下層の層間絶縁膜内に電流供給用配線を設置することが望ましい。その結果、径の小さいホールや幅の狭い配線に対しても比較的均一な状態でめっき膜を形成することができる。
【産業上の利用可能性】
【００９６】
以上説明したように、本発明のめっき装置およびめっき装置を用いた金属膜の形成方法は、膜厚均一性の良いめっき膜を形成することができ、半導体装置の製造工程に有用である。
【図面の簡単な説明】
【００９７】
【図１】（ａ）は、本発明の第１の実施形態に係るめっき装置を概略的に示す図であり、（ｂ）〜（ｄ）は、第１の実施形態のめっき装置の各部を示す拡大図である。
【図２】（ａ）、（ｂ）は、それぞれ本実施形態のめっき装置の一例において、カソード電極部分を示す拡大図である。
【図３】（ａ）、（ｂ）は、それぞれ第１の実施形態に係るめっき装置の一例において、カソード電極部分を示す拡大図である。
【図４】（ａ）は、本発明の第２の実施形態に係るめっき装置を概略的に示す図であり、（ｂ）、（ｃ）は、第２の実施形態のめっき装置の各部を示す拡大図である。
【図５】（ａ）、（ｂ）は、第２の実施形態に係るめっき装置の別例の第３のカソード電極部分を示す拡大図である。
【図６】（ａ）は、第２の実施形態に係るめっき装置のさらに別の例を概略的に示す図であり、（ｂ）、（ｃ）は、（ａ）に示すめっき装置の第３のカソード電極部分を示す拡大図である。
【図７】（ａ）〜（ｃ）は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明のめっき装置を用いて形成しためっき層のウエハ内での膜厚分布を示す図である。
【図９】本発明のめっき装置を用いる場合の、半導体基板のパターン形成領域（チップ形成領域）のレイアウト例を示す平面図である。
【図１０】本発明のめっき装置を用いる場合の半導体基板のパターン形成領域（チップ形成領域）の別のレイアウト例を示す平面図である。
【図１１】アラインメント機構を備えた第３の実施形態に係るめっき装置の断面構造を示す図である。
【図１２】第３の実施形態に係るめっき装置を示す平面図である。
【図１３】（ａ）〜（ｄ）は、本発明の第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１４】（ａ）〜（ｅ）は、第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１５】第４の実施形態に係る半導体装置のレイアウトを示す図である。
【図１６】（ａ）〜（ｅ）は、従来のＣｕ電解めっき法の工程を示す断面図である。
【図１７】従来のＣｕ電解めっきを行うめっき装置を概略的に示す図である。
【図１８】（ａ）、（ｂ）は、従来の電解めっき法を用いた場合のＣｕ層を示す断面図である。
【図１９】（ａ）、（ｂ）は、従来の電解めっき法を用いた場合のＣｕ層を示す断面図である。
【図２０】電解めっきの面内均一性が劣化する原因を説明するための図である。
【図２１】従来の方法でウエハをめっきした後のめっき層の面内膜厚分布を示す図である。
【符号の説明】
【００９８】
１０１              めっき液タンク
１０２              ポンプ
１０３              フィルター
１０４              アノード電極
１０６              半導体基板
１０７              基板保持機構
１０８              第１のシール
１０９              第１のカソード電極
１１０              めっき槽
１１１              めっき液
１１２              第２のカソード電極
１１３              第２のカソード電極保持機構
１１４              第２のシール
１１５              電界遮蔽板
１１６              第３のカソード電極
１１７              第３のカソード電極保持機構
１１９              カソード電極回転機構
１２０              回転数制御機構
１２１              第４の電極
１２２              ＣＣＤカメラ
１２４              アーム
１３１              カセット
１３２              ロボット
１３３              アラインメント機構
１３４              めっき処理室
１３５              洗浄処理室
１４１              半導体基板
１４２              第１の絶縁膜
１４３              第１の銅配線
１４４              第２の絶縁膜
１４５              ホール
１４６              配線溝
１４７、２０９      バリア膜
１４８              シード膜
１４９              めっき層
１６０、３０２      パターン形成領域
１６１              非パターン形成領域
２０５              第１の層間絶縁膜
２０６              ゲート電極
２０７              ダミーゲート電極
２０８              第１の溝
２１０              Ｃｕ膜
２１１              ダミーＣｕ配線
２１３              Ｗ電極
２１４              第２の層間絶縁膜
２１５              配線溝
２１６              第２の溝
２１７              第２のバリア膜
２１８              第２のシード膜
２１９              第２のＣｕ膜
２２０              Ｃｕ配線
２２１              第２のダミーＣｕ配線
３０１              ウエハ
３０２              パターン形成領域
【図１】
2006117963.tif 000003
【図２】
2006117963.tif 000004
【図３】
2006117963.tif 000005
【図４】
2006117963.tif 000006
【図５】
2006117963.tif 000007
【図６】
2006117963.tif 000008
【図７】
2006117963.tif 000009
【図８】
2006117963.tif 000010
【図９】
2006117963.tif 000011
【図１０】
2006117963.tif 000012
【図１１】
2006117963.tif 000013
【図１２】
2006117963.tif 000014
【図１３】
2006117963.tif 000015
【図１４】
2006117963.tif 000016
【図１５】
2006117963.tif 000017
【図１６】
2006117963.tif 000018
【図１７】
2006117963.tif 000019
【図１８】
2006117963.tif 000020
【図１９】
2006117963.tif 000021
【図２０】
2006117963.tif 000022
【図２１】
2006117963.tif 000023