(57)【要約】【課題】  検出抵抗により効率を低下させることなく、高い精度で出力電流を検出する。【解決手段】  電流検出回路５は、抵抗Ｒlsと電流源Ｉlsとで構成されるレベルシフト回路５０と、節点Ｍから信号線を介して引き出され、抵抗ＲLP1とコンデンサＣLP1とで構成されるローパスフィルタ５１と、レベルシフト回路５０の後段に設けられたスイッチＳＷ１と、ローパスフィルタ５１の後段に設けられたスイッチＳＷ２と、スイッチＳＷ１およびスイッチＳＷ２の後段に設けられ、抵抗ＲLP2とコンデンサＣLP2とで構成されるローパスフィルタ５２と、演算増幅器５３と、演算増幅器５３の出力端子と反転入力端子との間に設けられたスイッチＳＷ３と、演算増幅器５３の反転入力端子とＧＮＤとの間に設けられたコンデンサＣSとを有している。【選択図】  図１
2006322711.tif 000002
【特許請求の範囲】
【請求項１】
主として微小電圧を検出する電圧検出回路であって、
第１の電圧と第２の電圧とを選択的に出力する出力部と、
前記第１の電圧に対応する電圧を充電するコンデンサと、
前記出力部の状態に対応してＯＮまたはＯＦＦするスイッチと、
前記出力部の出力が非反転入力端子に入力され、前記第１の電圧が入力されているとき、前記スイッチがＯＮして前記コンデンサを充電するボルテージフォロアとして動作し、前記第２の電圧が入力されているとき、前記スイッチがＯＦＦして前記コンデンサに充電された電圧と前記第２の電圧とを比較する比較器として動作する演算増幅器と、
を有することを特徴とする電圧検出回路。
【請求項２】
前記演算増幅器は、位相補償用のミラー補償容量と、
前記演算増幅器が比較器として動作するとき、前記ミラー補償容量の効果を無効にする無効手段とを有することを特徴とする請求項１記載の電圧検出回路。
【請求項３】
前記無効手段は、前記ミラー補償容量に直列に設けられ、前記演算増幅器が比較器として動作するときＯＦＦするスイッチを有することを特徴とする請求項２記載の電圧検出回路。
【請求項４】
前記コンデンサは、前記ボルテージフォロアの帰還ループとＧＮＤとの間に設けられていることを特徴とする請求項１記載の電圧検出回路。
【請求項５】
前記スイッチは、前記演算増幅器の出力端子と反転入力端子との間に設けられていることを特徴とする請求項１記載の電圧検出回路。
【請求項６】
前記出力部は、トランジスタ素子で構成されていることを特徴とする請求項１記載の電圧検出回路。
【請求項７】
直流入力電圧を交流電圧に変換するトランジスタ素子，およびインダクタを備え前記交流電圧を平滑する平滑部を用いて所望の直流電圧を得る直流変換回路に用いる電流検出回路において、
前記平滑部の両端部の電圧からそれぞれ得られる、前記交流電圧に対応する電圧または直流電圧に対応する電圧のいずれかを選択的に出力する出力部と、
前記出力部から出力される電圧を充電するコンデンサと、
前記出力部の状態に対応してＯＮまたはＯＦＦするスイッチと、
前記出力部の出力が非反転出力端子に入力され、前記直流電圧に対応する電圧または前記交流電圧に対応する電圧の一方が入力されているとき、前記スイッチがＯＮして前記コンデンサを充電するボルテージフォロアとして動作し、前記直流電圧に対応する電圧または前記交流電圧に対応する電圧の他方が入力されているとき、前記スイッチがＯＦＦして前記コンデンサに充電された電圧と前記交流電圧とを比較する比較器として動作する演算増幅器と、
を有することを特徴とする電流検出回路。
【請求項８】
前記交流電圧が入力された第１のローパスフィルタの出力を前記交流電圧に対応する電圧とすることを特徴とする請求項７記載の電流検出回路。
【請求項９】
前記出力部と前記非反転出力端子との間に第２のローパスフィルタを有することを特徴とする請求項７記載の電流検出回路。
【請求項１０】
前記直流電圧が出力される部位と、前記出力部との間に、レベルシフト回路を有することを特徴とする請求項７記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧検出回路および電流検出回路に関し、特に微小電圧を検出する電圧検出回路および電流検出回路に関する。
【背景技術】
【０００２】
降圧型の同期整流型スイッチングコンバータ等の、トランジスタ素子のスイッチングにより電圧が略一定の直流電源からこれと異なる直流の電圧を得る直流変換回路が知られている。
【０００３】
この直流変換回路においては、例えば、負荷に対する過電流保護を行う場合や、出力電流が小さい軽負荷状態を検出して軽負荷モードへ自動的に移行する機能を実現する場合等、実際に負荷に対して供給されている平均電流を検出する必要がある（例えば、特許文献１参照）。
【０００４】
図４は、従来のＤＣ−ＤＣコンバータの電流検出装置を示す回路図である。
電流検出装置９０の制御回路９１は、スイッチング回路９２と接続され、直流入力電源ＶＤＤの電源電圧を降圧して所定の直流電圧に制御するものであって、出力段を構成するスイッチング回路９２は、一端から直流入力電源ＶＤＤが供給されるハイサイド・スイッチＳＷ９１の他端と、他端が接地されたローサイド・スイッチＳＷ９２の一端とを接続して構成されている。スイッチング回路９２には、インダクタＬ９１と出力コンデンサＣ９１からなる平滑回路９３を介して負荷９４が接続され、制御回路９１により定められるタイミングで一対のスイッチＳＷ９１，ＳＷ９２が交互にＯＮ／ＯＦＦ動作することによって、負荷９４に所定の大きさの出力電圧ＶO90を供給する同期整流型のＤＣ−ＤＣコンバータが構成されている。また、９５はスイッチング回路９２と平滑回路９３との節点Ｍ９０および検出端子９６との間に設けられたローパスフィルタであって、このローパスフィルタ９５は、節点Ｍ９０に一端が接続され他端が検出端子９６と接続されたフィルタレジスタＲLP91と、このフィルタレジスタＲLP91の他端側に一端が接続され、他端が接地されたフィルタコンデンサＣLP91とから構成されている。
【０００５】
図４のスイッチング回路９２では、一対のスイッチＳＷ９１，ＳＷ９２がそれぞれＭＯＳＦＥＴ等の寄生抵抗成分を含むスイッチングトランジスタにより構成され、図４では各スイッチＳＷ９１，ＳＷ９２のオン抵抗成分をＲhi、Ｒlowとして明示している。また、スイッチＳＷ９１，ＳＷ９２にはそれぞれ並列にダイオードＤ９１，Ｄ９２が接続されている。なお、これらのダイオードＤ９１，Ｄ９２は、スイッチングトランジスタにＭＯＳトランジスタを使用した場合に生じる寄生ダイオードを使用できる。
【０００６】
電流検出装置９０は、電流検出装置９０の検出端子９６に出力される電圧Ｖｍａと出力電圧ＶO90との差が、インダクタＬ９１の寄生直列抵抗Ｒind91による電圧降下の平均値に等しくなることを利用して、インダクタＬ９１に流れる電流の平均値（＝出力電流）の検出を行うものである。この電流検出装置９０によれば、電流検出抵抗をインダクタと直列に入れる場合に比べて、検出抵抗の電力損に起因する効率低下を避けられるという利点がある。
【特許文献１】特開２００５−６５４４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、インダクタＬ９１の寄生直列抵抗Ｒind91の値は小さく、特に、軽負荷状態の検出に用いる場合には、電圧Ｖｍａと出力電圧ＶO90の差は、数ｍＶ以下となるため、両者を通常の増幅器で比較する構成では、入力オフセット電圧のばらつきによる誤差が大きく、実用に耐えないという問題点があった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、検出抵抗により効率を低下させることなく、高い精度で出力電流を検出することができる電圧検出回路および電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では上記問題を解決するために、直流入力電圧を交流電圧に変換するトランジスタ素子およびインダクタを備え前記交流電圧を平滑する平滑部を用いて所望の直流電圧を得る直流変換回路に用いる電流検出回路において、前記平滑部への入力電圧である前記交流電圧に対応する電圧と、前記平滑部からの出力電圧である前記直流電圧に対応する電圧とを選択的に出力する出力部と、前記直流電圧に対応する電圧を充電するコンデンサと、前記出力部の状態に対応してＯＮまたはＯＦＦするスイッチと、前記出力部の出力が非反転出力端子に入力され、前記直流（交流）電圧に対応する電圧が入力されているとき、前記スイッチがＯＮして前記コンデンサを充電するボルテージフォロアとして動作し、前記交流（直流）電圧に対応する電圧が入力されているとき、前記スイッチがＯＦＦして前記コンデンサに充電された電圧と前記交流（直流）電圧に対応する電圧とを比較する比較器として動作する演算増幅器と、を有することを特徴とする電流検出回路が提供される。
【００１０】
このような電流検出回路によれば、直流（交流）電圧に対応する電圧を一度コンデンサに充電した後に、交流（直流）電圧に対応する電圧と比較することにより、演算増幅器の入力オフセット電圧の影響を容易かつ確実に除去することができる。
【発明の効果】
【００１１】
本発明の電圧検出回路では、直流（交流）電圧に対応する電圧を一度コンデンサに充電した後に、交流（直流）電圧に対応する電圧と比較することにより、演算増幅器の入力オフセット電圧の影響を容易かつ確実に除去することができる。これにより微小な出力電圧を検出することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態のＤＣ−ＤＣコンバータを示す回路図である。
なお、以下の説明では、図１の紙面上における左側を「左」という。
【００１３】
図１に示すＤＣ−ＤＣコンバータ１は、同期整流型のＤＣ−ＤＣコンバータであって、制御回路２と、ＰＭＯＳトランジスタＭ３１とＮＭＯＳトランジスタＭ３２とで構成されるスイッチング回路３と、インダクタＬと出力コンデンサＣｏとで構成される平滑回路４と、電流検出回路５とを有している。
【００１４】
制御回路２は、スイッチング回路３に接続され、直流入力電源ＶＤＤの電源電圧を降圧して所定の直流電圧を得るためにスイッチング回路３のスイッチング動作を制御する。また、スイッチング回路３の出力部には、平滑回路４を介して負荷１０が接続され、制御回路２によりトランジスタＭ３１，Ｍ３２が所定のスイッチング期間内で交互にＯＮ／ＯＦＦ制御されることによって、負荷１０に所定の大きさの出力電圧ＶOを供給する。
【００１５】
なお、平滑回路４のインダクタＬについては、その寄生抵抗成分をＲindとして明示しているが、実際の回路ではこの抵抗成分Ｒindとして、抵抗器を意図的に設けているわけではない。
【００１６】
電流検出回路５は、スイッチング回路３と平滑回路４との節点Ｍの平均電圧ＶMAと出力電圧ＶOとの差が、インダクタＬの抵抗成分Ｒindによる電圧降下の平均値に等しくなることを利用して、インダクタＬに流れる平均値（＝出力電流）の検出を行うものである。
【００１７】
この電流検出回路５は、抵抗Ｒlsと電流源Ｉlsとで構成されるレベルシフト回路５０と、節点Ｍから信号線を介して引き出され、抵抗ＲLP1とコンデンサＣLP1とで構成されるローパスフィルタ５１と、レベルシフト回路５０の後段に設けられたスイッチＳＷ１と、ローパスフィルタ５１の後段に設けられたスイッチＳＷ２と、スイッチＳＷ１およびスイッチＳＷ２の後段に設けられ、抵抗ＲLP2とコンデンサＣLP2とで構成されるローパスフィルタ５２と、演算増幅器５３と、演算増幅器５３の出力端子と反転入力端子との間に設けられたスイッチＳＷ３と、演算増幅器５３の反転入力端子とＧＮＤとの間に設けられたコンデンサＣSとを有している。
【００１８】
レベルシフト回路５０は、電流源Ｉlsの印加により抵抗Ｒlsの両端に生じる電位差によってレベルシフト値を生成してレベルシフトを行い、スイッチＳＷ１に基準電圧ＶREF＝Ｖo＋Ｒls・Ｉlsを供給する。
【００１９】
ここで、抵抗Ｒlsと電流源Ｉlsの値は、出力電流ＩOの大小判定の境界となる電流Ｉlimとの関係：Ｒind・Ｉlim＝Ｒls・Ｉlsを満たすように、その値を定める。
なお、電流Ｉlsは、出力電流ＩOよりはるかに小さいため、負荷１０より左側の回路には影響しない。
【００２０】
ローパスフィルタ５２は、演算増幅器５３の非反転入力端子に接続されている。
ローパスフィルタ５１は節点Ｍの電圧ＶMを平滑化してその平均電圧ＶMAを得るためのものであり、ローパスフィルタ５２は検出対象の電圧が小さいためそのリップル電圧をさらに低減させるために設けられている。
【００２１】
スイッチＳＷ１，ＳＷ２は、節点Ｍからローパスフィルタ５１およびローパスフィルタ５２を介して演算増幅器５３の非反転入力端子に入力される電圧と、レベルシフト回路５０およびローパスフィルタ５２を介して演算増幅器５３の非反転入力端子に入力される出力電圧Ｖoとを選択的に出力する出力部を構成している。
【００２２】
これらのスイッチＳＷ１，ＳＷ２，ＳＷ３は、例えばＭＯＳＦＥＴ等のトランジスタ素子で構成され、制御回路２からの制御信号によりＯＮまたはＯＦＦする。
次に演算増幅器５３の内部回路について説明する。
【００２３】
図２は、演算増幅器の内部回路を示す回路図である。
演算増幅器５３は、ＰＭＯＳトランジスタＭ１，Ｍ２，Ｍ１Ａ，Ｍ２Ａで構成されるカスコード定電流回路５３１と、ＮＭＯＳトランジスタＭ７，Ｍ８，Ｍ７Ａ，Ｍ８Ａで構成されるカスコード定電流回路５３２と、ＮＭＯＳトランジスタＭ９，Ｍ１０，Ｍ９Ａ，Ｍ１０Ａで構成されるカスコードカレントミラー回路５３３と、ＰＭＯＳトランジスタＭ３，Ｍ４，Ｍ３Ａ，Ｍ４Ａと、ＮＭＯＳトランジスタＭ５，Ｍ６とで構成される差動増幅段５３４とを有している。
【００２４】
トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４は、各ゲート同士が接続され、カレントミラー回路を構成している。トランジスタＭ７，Ｍ８は、各ゲート同士が接続され、カレントミラー回路を構成している。トランジスタＭ９，Ｍ１０は、各ゲート同士が接続され、カレントミラー回路を構成している。
【００２５】
そして、トランジスタＭ１とトランジスタＭ１Ａとは、カスコード接続されている（トランジスタＭ２とトランジスタＭ２Ａ、トランジスタＭ７とトランジスタＭ７Ａ、トランジスタＭ８とトランジスタＭ８Ａ、トランジスタＭ９とトランジスタＭ９Ａ、トランジスタＭ１０とトランジスタＭ１０Ａも同様）。
【００２６】
また、トランジスタＭ１Ａ，Ｍ２Ａ，Ｍ３Ａ，Ｍ４Ａは、各ゲートが端子Ｖｂ１に接続されている。
また、トランジスタＭ７Ａ，Ｍ８Ａ，Ｍ９Ａ，Ｍ１０Ａは、各ゲートが端子Ｖｂ２に接続されている。
【００２７】
端子Ｖｂ１および端子Ｖｂ２には、所定の定電圧が供給される。
トランジスタＭ５のゲートは、非反転入力端子に接続され、トランジスタＭ６のゲートは、反転入力端子に接続されている。そして、トランジスタＭ５，Ｍ６，Ｍ３Ａ，Ｍ４Ａは、折り返しカスコード接続されている。すなわち、トランジスタＭ５，Ｍ６へ入力された電圧の差分は、増幅され、トランジスタＭ３Ａ，Ｍ４Ａにより折り返されて、出力端子ｏｕｔ１から出力される。これにより、十分な利得と出力電圧範囲を確保することができる。
【００２８】
ところで、特許文献１に記載されているように、ＤＣ−ＤＣコンバータ１の出力電流ＩOの大きさは、式（１）で表される。（特許文献中の（３）式は右辺の−が抜けている。）
ＩO＝（ＶMA−ＶO）／Ｒind・・・（１）
ここでＶMAは、ローパスフィルタ５１を介してスイッチング回路３から出力される出力電圧を表す。また、Ｖｏは式（２）で表される。
【００２９】
Ｖo＝ＶMA−Ｒind・Ｉo・・・（２）
本実施の形態では、レベルシフト回路５０を設けたことにより、ＤＣ−ＤＣコンバータ１の出力電流ＩOの大きさは、式（３）で表される。
【００３０】
ＩO＝（ＶMA−（ＶREF−Ｒls・Ｉls））／Ｒind・・・（３）
よって、出力電流ＩOの大きさは、インダクタＬの寄生抵抗成分Ｒindを利用して、スイッチＳＷ１およびスイッチＳＷ２に印加される電圧との差電圧とから簡単に演算することができる。
【００３１】
再び図１に戻って説明する。
次に、電流検出回路５の動作について説明する。
初期状態として、スイッチＳＷ１，ＳＷ２，ＳＷ３は全てＯＦＦしている。
【００３２】
まず、ＤＣ−ＤＣコンバータ１が動作を開始すると、スイッチＳＷ１にはレベルシフト回路５０により出力電圧Ｖｏがレベルシフトされた電圧ＶREFが供給され、スイッチＳＷ２にはローパスフィルタ５１を介した電圧ＶMすなわち電圧ＶMAが供給される。
【００３３】
次に、制御回路２は、スイッチＳＷ１およびスイッチＳＷ３を同時にＯＮする。なお、以下では、スイッチＳＷ１，ＳＷ３がＯＮしている期間を「期間Ｐ１」という。
これにより、演算増幅器５３は、期間Ｐ１ではボルテージフォロアとして動作する。このときの演算増幅器５３の出力電圧ＶOUTは、式（４）で表される。
【００３４】
ＶOUT＝ＶREF−△ＶIN・・・（４）
ここで、△ＶINは、演算増幅器５３の入力オフセット電圧を表す。
コンデンサＣSには、電圧（ＶREF−△ＶIN）が充電される。
【００３５】
期間Ｐ１の経過後に、制御回路２は、スイッチＳＷ１およびスイッチＳＷ３を同時にＯＦＦし、スイッチＳＷ２をＯＮする。なお、以下では、スイッチＳＷ２がＯＮしている期間を「期間Ｐ２」という。
【００３６】
これにより、演算増幅器５３は、期間Ｐ２では比較器として動作する。すなわち、演算増幅器５３は、コンデンサＣSに保持された電圧（ＶREF−△ＶIN）と、入力オフセット電圧を含めた入力電圧（ＶMA−△ＶIN）との差を比較する。電圧（ＶMA−△ＶIN）の方が大きいときは、演算増幅器５３の出力電圧ＶOUT＝ＶＤＤとなり、入力電圧（ＶREF−△ＶIN）の方が大きいときは、演算増幅器５３からＧＮＤレベルの信号が出力される。
【００３７】
制御回路２は、この結果に基づいて、スイッチング回路３のトランジスタＭ３１，Ｍ３２を所定のスイッチング期間内で交互にＯＮ／ＯＦＦ制御する。これにより、出力電流を所望の値に制御することができる。
【００３８】
以上説明したように、本実施の形態のＤＣ−ＤＣコンバータ１によれば、電流検出回路５に印加される電圧ＶREFおよび電圧ＶMAを直接比べるのではなく、電圧ＶREFを一度コンデンサＣSに充電して、電圧ＶMAと比較する。すなわち、電流検出回路５における検出方法は、式（５）で表される。
【００３９】
（ＶMA−△ＶIN）−（ＶREF−△ＶIN）＝ＶMA−ＶREF・・・（５）
演算増幅器５３の入力オフセット電圧△ＶINの大きさに応じてコンデンサＣSに保持される電圧も変わるため、入力オフセット電圧△ＶINの大きさは、比較結果に影響を与えない。すなわち、演算増幅器５３のオフセット電圧△ＶINの影響を容易かつ確実に除去することができる。これにより、電圧ＶREFと電圧ＶMAをそのまま比較器に入力して比較する場合に比べて、より精度の高い電圧の検出を行うことができる。すなわち、オフセット電圧△ＶINが存在しても、その影響をキャンセルして電圧ＶREFと電圧ＶMAを正しく比較することができる。
【００４０】
また、電圧ＶREFはＶREF＝Ｖo＋Ｒls・Ｉlsと表されるから、これに式（２）を代入することにより式（６）が得られる。
ＶREF＝ＶMA−Ｒind・Ｉo＋Ｒls・Ｉls・・・（６）
式（５）に式（６）を代入すると式（７）が得られる。
【００４１】
ＶMA−ＶREF＝Ｒind・Ｉo−Ｒls・Ｉls・・・（７）
すなわち、電圧ＶREFと電圧ＶMAとの比較を行うということは、Ｒind・ＩoとＲls・Ｉlsとの比較を行うことに等しい。さらに、上述のＲind・Ｉlim＝Ｒls・Ｉlsという制約条件を考慮すると、最終的には出力電流Ｉoとその大小判定の境界となる電流Ｉlimとを比較することに帰着する。すなわち、演算増幅器５３の出力電圧ＶOUTは、Ｉo＞Ｉlimのときに電圧ＶＤＤとなり、Ｉo＜ＩlimのときにＧＮＤレベルとなる。このようにして、精度の高い電流検出を行うことができる。そして、この結果に基づき、軽負荷モードへの移行等が可能になる。
【００４２】
また、電圧検出に、出力電圧ＶREFおよび出力電圧ＶMAの差を用いる、すなわち抵抗Ｒindの両端の電位の差をとることにより、ＤＣ−ＤＣコンバータ１の効率を低下させることなく電流を検出することができ、電流検出回路５の構成を簡易なものとすることができる。
【００４３】
また、演算増幅器５３を１段増幅（増幅段を１段）の構成とすることにより、期間Ｐ１において、コンデンサＣSが、位相補償容量としての機能を兼ねることになるため、より安定性が向上する。
【００４４】
なお、本実施の形態では、ローパスフィルタ５１，５２として１次のＲＣフィルタを設けたが、これに限らず、２次以上のフィルタを用いてもよい。
次に、第２の実施の形態のＤＣ−ＤＣコンバータについて説明する。
【００４５】
以下、第２の実施の形態のＤＣ−ＤＣコンバータ１ａについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２の実施の形態のＤＣ−ＤＣコンバータ１ａは、演算増幅器の構成が異なっている以外は、第１の実施の形態のＤＣ−ＤＣコンバータ１と同様である。
【００４６】
図３は、第２の実施の形態のＤＣ−ＤＣコンバータにおける演算増幅器の内部回路を示す回路図である。
第２の実施の形態のＤＣ−ＤＣコンバータ１ａは、演算増幅器５３ａを有している。
【００４７】
演算増幅器５３ａは、２段増幅の構成をなしており、ＮＭＯＳトランジスタＭ１５，Ｍ１６，Ｍ１８で構成される定電流回路５３１ａと、ＰＭＯＳトランジスタＭ１３，Ｍ１４と、ＮＭＯＳトランジスタＭ１１，Ｍ１２とで構成される差動増幅段５３２ａと、２段目の増幅段を構成するＰＭＯＳトランジスタＭ１７と、トランジスタＭ１７のゲート・ドレイン間に配置された位相補償回路５３３ａとを有している。
【００４８】
位相補償回路５３３ａは、ミラー効果による位相補償を得るために設けられており、トランジスタＭ１７のゲート側からドレイン側に向かって直列にこの順番に接続されるスイッチＳＷ１１と、抵抗ＲCと、コンデンサＣCと、スイッチＳＷ１１のドレイン側の端子とトランジスタＭ１７のドレインとの間に設置されたスイッチＳＷ１２とを有している。
【００４９】
スイッチＳＷ１１およびスイッチＳＷ１２は、例えばＭＯＳＦＥＴ等のトランジスタ素子で構成され、制御回路２からの制御信号によりＯＮまたはＯＦＦする。
次に、位相補償回路５３３ａの動作について説明する。
【００５０】
期間Ｐ１では、スイッチＳＷ１１がＯＮする。これにより、位相補償回路５３３ａは、発振を防止するために演算増幅器５３ａの内部の信号の位相を調整する位相補償機能を有する。一方、期間Ｐ２においては、スイッチＳＷ１１がＯＦＦすることにより、位相補償効果が無効化される。これにより、出力電圧の変化の遅延を容易かつ確実に防止することができる。
【００５１】
スイッチＳＷ１２は、スイッチＳＷ１１のスイッチＳＷ１２側が、電源電圧ＶＤＤよりも高い電位になるのを防止するために設けられている。これにより、スイッチＳＷ１１がＯＮしているとき、演算増幅器５３ａの出力端子ｏｕｔ１の電圧が低いと（出力電圧Ｖｏｕｔが低いと）、コンデンサＣCのスイッチＳＷ１１側の電極にプラスの電荷が蓄積され、その後、スイッチＳＷ１１がＯＦＦしたとき、出力端子ｏｕｔ１の電圧が電源電圧ＶＤＤに略等しくなると、スイッチＳＷ１１のドレイン電流が電源電圧ＶＤＤを超えてしまうことを防止することができる。
【００５２】
この第２の実施の形態のＤＣ−ＤＣコンバータ１ａによれば、第１の実施の形態のＤＣ−ＤＣコンバータ１と同様の効果が得られる。
なお、第２の実施の形態では、スイッチＳＷ１１をトランジスタＭ１７のゲートと、抵抗ＲCとの間に設置したが、これに限らず、例えば、スイッチＳＷ１１を出力端子ｏｕｔ１とコンデンサＣCとの間に設置する等、スイッチＳＷ１１の状態が変化することにより位相補償回路５３３ａが期間Ｐ１で位相補償機能を有し、期間Ｐ２において位相補償効果が無効化されれば、その配置は特に限定されない。
【００５３】
以上、本発明の電圧検出回路および電流検出回路を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。例えば、期間Ｐ１においてスイッチＳＷ２およびスイッチＳＷ３をＯＮし、期間Ｐ２においてスイッチＳＷ２およびスイッチＳＷ３を同時にＯＦＦし、スイッチＳＷ１をＯＮするようにしてもよい。この場合、期間Ｐ１にてコンデンサＣSに電圧（ＶMA−△ＶIN）が充電され、期間Ｐ２にて（ＶREF−△ＶIN）との比較が行われる。また、本発明に、他の任意の構成物が付加されていてもよい。
【００５４】
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、本発明の電圧検出回路および電流検出回路は、ＤＣ−ＤＣコンバータに限らず、例えば、直流チョッパ等、各種の装置、回路に用いることができる。
【図面の簡単な説明】
【００５５】
【図１】第１の実施の形態のＤＣ−ＤＣコンバータを示す回路図である。
【図２】演算増幅器の内部回路を示す回路図である。
【図３】第２の実施の形態のＤＣ−ＤＣコンバータにおける演算増幅器の内部回路を示す回路図である。
【図４】従来のＤＣ−ＤＣコンバータの電流検出装置を示す回路図である。
【符号の説明】
【００５６】
１  ＤＣ−ＤＣコンバータ
２  制御回路
３  スイッチング回路
４  平滑回路
５  電流検出回路
５０  レベルシフト回路
５１，５２  ローパスフィルタ
５３，５３ａ  演算増幅器
５３３ａ  位相補償回路
ＣC  コンデンサ
ＣS  コンデンサ
ＳＷ１〜ＳＷ３，ＳＷ１１  スイッチ
Ｌ  インダクタ
【図１】
2006322711.tif 000003
【図２】
2006322711.tif 000004
【図３】
2006322711.tif 000005
【図４】
2006322711.tif 000006