(57)【要約】【課題】電気的動作とは無関係な空き端子を設けることなく、ランダムに配列された端子配列の異なる外部部品間で容易に接続することができるマイクロコントローラを提供する。【解決手段】ソフトウエアによる配列変換レジスタ２２の設定により、高耐圧端子２、３、４から出力される表示データ１７、１８、１９を、どの高耐圧端子２、３、４から出力させるかを自由に割り付けることを可能にする。【選択図】図１
2006003759.tif 000002
【特許請求の範囲】
【請求項１】
蛍光表示管を駆動するための複数の高耐圧端子と、表示データを格納するメモリと、前記メモリに格納された表示データの読み出し出力を制御する表示出力制御回路と、前記表示出力制御回路から出力された表示データを選択するための選択回路と、前記選択回路の選択内容を設定するためのレジスタとを備え、前記レジスタの設定に基づいて、前記選択回路よって選択された前記表示出力制御回路からの表示データの出力先を、前記複数の高耐圧端子から任意に割り当てることを特徴とするマイクロコントローラ。
【請求項２】
前記高耐圧端子を、高耐圧Ｐチャンネルトランジスタと高耐圧Ｎチャンネルトランジスタとを有し、蛍光表示管を駆動する負電源の接続を制御するよう構成するとともに、前記レジスタを、その一部に、負電源の接続の有無を設定するよう構成し、前記高耐圧端子の負電源の接続を制御することを特徴とする請求項１記載のマイクロコントローラ。
【請求項３】
蛍光表示管を駆動するための複数の高耐圧端子と、表示データを格納するメモリと、前記メモリに格納された表示データを読み出すためのメモリアドレスを出力する表示出力制御回路と、前記表示出力制御回路から出力されたメモリアドレスを演算するためのアドレス指定変換回路と、前記アドレス指定変換回路の設定を行うためのレジスタとを備え、前記レジスタの設定に基づいて、前記アドレス指定変換回路により前記表示出力制御回路から出力されるメモリアドレスを演算し、前記演算されたメモリアドレスの指定に従って前記メモリからの表示データの出力先を、前記複数の高耐圧端子から任意に変更することを特徴とするマイクロコントローラ。
【請求項４】
蛍光表示管を駆動するための複数の高耐圧端子と、表示データを格納するメモリと、前記メモリに格納された表示データを読み出すためのメモリアドレスを出力する表示出力制御回路と、前記メモリ内の表示データを前記複数の高耐圧端子のうち任意の端子に選択出力するための情報を格納するレジスタと、前記レジスタに格納された表示データにより制御されるデータ変換回路とを備え、前記レジスタの設定に基づいて、前記データ変換回路によって、前記メモリから前記表示出力制御回路に入力される表示データを、前記複数の高耐圧端子のうち任意の端子に選択出力することを特徴とするマイクロコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号線端子を持つ外部部品として、例えば蛍光表示管などを駆動するために、その信号線端子と接続する複数の高耐圧端子を備えたマイクロコントローラに関するものである。
【背景技術】
【０００２】
従来、複数の信号線端子を持つ外部部品として、例えば蛍光表示管などを駆動するために、その信号線端子と接続する複数の高耐圧端子を備えたマイクロコントローラにおいて、それらの高耐圧端子と、接続端子がマイクロコントローラに対応して順番に並んでいない蛍光表示管とを、プリント基板上で容易に接続させる技術としては、マイクロコントローラの空き端子を利用するものがあった。
【０００３】
このような従来のマイクロコントローラ（例えば、特許文献１を参照）では、マイクロコントローラの電気的動作とは無関係な入出力端子あるいは固定電位出力端子を、配線パターンの中継に用いることで、端子配列の異なる部品間の結線を容易にしていた。
【特許文献１】特開平４−１３７７９１号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら上記のような従来のマイクロコントローラでは、その外部接続端子として、電気的動作とは無関係な空き端子を設けることが必要であり、その上、ランダムに配列された端子配列の異なる外部部品間では、容易に接続することができないという問題点を有していた。
【０００５】
本発明は、上記従来の問題点を解決するもので、電気的動作とは無関係な空き端子を設けることなく、ランダムに配列された端子配列の異なる外部部品間で容易に接続することができるマイクロコントローラを提供する。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明の請求項１に記載のマイクロコントローラは、蛍光表示管を駆動するための複数の高耐圧端子と、表示データを格納するメモリと、前記メモリに格納された表示データの読み出し出力を制御する表示出力制御回路と、前記表示出力制御回路から出力された表示データを選択するための選択回路と、前記選択回路の選択内容を設定するためのレジスタとを備え、前記レジスタの設定に基づいて、前記選択回路よって選択された前記表示出力制御回路からの表示データの出力先を、前記複数の高耐圧端子から任意に割り当てるよう構成したことを特徴とする。
【０００７】
また、本発明の請求項２に記載のマイクロコントローラは、請求項１記載のマイクロコントローラであって、前記高耐圧端子を、高耐圧Ｐチャンネルトランジスタと高耐圧Ｎチャンネルトランジスタとを有し、蛍光表示管を駆動する負電源の接続を制御するよう構成するとともに、前記レジスタを、その一部に、負電源の接続の有無を設定するよう構成し、前記高耐圧端子の負電源の接続を制御するよう構成したことを特徴とする。
【０００８】
また、本発明の請求項３に記載のマイクロコントローラは、蛍光表示管を駆動するための複数の高耐圧端子と、表示データを格納するメモリと、前記メモリに格納された表示データを読み出すためのメモリアドレスを出力する表示出力制御回路と、前記表示出力制御回路から出力されたメモリアドレスを演算するためのアドレス指定変換回路と、前記アドレス指定変換回路の設定を行うためのレジスタとを備え、前記レジスタの設定に基づいて、前記アドレス指定変換回路により前記表示出力制御回路から出力されるメモリアドレスを演算し、前記演算されたメモリアドレスの指定に従って前記メモリからの表示データの出力先を、前記複数の高耐圧端子から任意に変更するよう構成したことを特徴とする。
【０００９】
また、本発明の請求項４に記載のマイクロコントローラは、蛍光表示管を駆動するための複数の高耐圧端子と、表示データを格納するメモリと、前記メモリに格納された表示データを読み出すためのメモリアドレスを出力する表示出力制御回路と、前記メモリ内の表示データを前記複数の高耐圧端子のうち任意の端子に選択出力するための情報を格納するレジスタと、前記レジスタに格納された表示データにより制御されるデータ変換回路とを備え、前記レジスタの設定に基づいて、前記データ変換回路によって、前記メモリから前記表示出力制御回路に入力される表示データを、前記複数の高耐圧端子のうち任意の端子に選択出力するよう構成したことを特徴とする。
【００１０】
以上により、ソフトウエアを用いて、外部接続端子に対する対応信号の配列を自由に設定することができる。
【発明の効果】
【００１１】
以上のように本発明によれば、ソフトウエアによるレジスタの設定により、高耐圧端子から出力される表示データを、どの端子から出力させるかを自由に割り付けることを可能にすることができる。
【００１２】
そのため、マイクロコントローラと、その端子配列とが異なる端子配列の蛍光表示管をプリント基板上で容易に接続することができる。
また、表示データを出力させない場合、ポート機能が選択できることで、プリント基板上での接続が更に容易に実現することだけでなく、セットシステム設計の自由度を上げることが可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を示すマイクロコントローラについて、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のマイクロコントローラを説明する。
【００１４】
図１は本実施の形態１のマイクロコントローラの内部概略構成を示すブロック図である。図１において、１はマイクロコントローラ、２から４は表示出力端子である。この表示出力端子は何本になっても作用、効果は変わらないため最終端子は端子ｎとしてある。５はプログラムにより任意にデータ設定できるＲＡＭで、表示データも格納される。表示データはＳＥＧ０からＳＥＧｎまで規則正しく順に配列されている。６はプログラムデータを格納するＲＯＭ、７は表示データをＲＡＭ５から取り出し、端子２〜４に出力する制御を行う表示出力制御回路、８はデータバス、９はアドレスバス、１０は表示出力制御回路７から出力された表示データを伝達する表示データラインで、表示数存在する。２２は規則正しく配列されたＳＥＧ１からＳＥＧｎのデータをどの端子に出力させるかを設定する配列変換レジスタ、１１から１３は配列変換レジスタ２２からの情報を基に、表示データライン１０のどのデータを選択するかの機能を持つ変換回路、１４から１６は配列変換レジスタ２２から生成される変換回路１１から１３への制御信号であり、変換回路１１〜１３の数だけ、すなわち端子２〜４の数だけ存在する。１７から１９は変換回路１１〜１３からの出力データ、２１はＣＰＵ、２０は表示出力制御回路７からＣＰＵ２１に出力されるバス開放要求信号である。
【００１５】
次に、図１及び図２を用いて動作について説明する。
図２は図１における各部分の動作を示すタイミングチャートである。ここでＳＥＧ１からＳＥＧｎは表示データライン１０のなかの個々の信号である。
【００１６】
表示データ転送状態になると、表示出力制御回路７はＣＰＵ２１に対してバス開放要求信号２０を発行する。ＣＰＵ２１はその信号を検知すると、データバス８およびアドレスバス９を開放する。表示出力制御回路７はアドレスバス９にアドレスを出力し、ＲＡＭ５はそのアドレスのデータをデータバス８に出力する。そのデータが表示データであり、ＳＥＧ１から順にＳＥＧ２、ＳＥＧ３と順に配列されている。データバス８からの出力信号を表示出力制御回路７が受け取り、表示データライン１０に出力する。
【００１７】
変換回路１１〜１３は、表示データライン１０からのデータのうち、どのデータをどの端子に出力するかを、配列変換レジスタ２２の各データに基づき判定する。例えば変換回路１１は端子１に出力する表示データを選択する回路であり、配列変換レジスタ２２のなかで端子１に適応するデータが入力され、選択する。
【００１８】
図２では、端子１は表示データのなかでＳＥＧ３が、端子２にはＳＥＧ１が選択されている。このようにして表示データを任意の端子に出力することができる。
（実施の形態２）
本発明の実施の形態２のマイクロコントローラを説明する。
【００１９】
図３は本実施の形態２のマイクロコントローラの内部概略構成を示すブロック図である。図３において、図１と異なる箇所は、選択回路１１、１２、１３から出力される表示データと、ポートデータを切り替えるための新たな選択回路２５、２６、２７を設け、選択回路２５、２６、２７からの出力データを出力ラッチに出力させる作用をする。また、選択回路２５、２６、２７は、配列変換レジスタ２２に追加したレジスタ群８０１によって、ポートデータ２８、２９、３０か選択回路１１、１２、１３からの表示データかの選択を設定できる。さらに蛍光表示管を駆動するための負電源（以下、ＶＰＰとする）を、ＶＰＰ電源ライン２３から端子２、３、４に入力し、さらにレジスタ群８０１からのＶＰＰ接続制御信号３１、３２、３３を端子２、３、４に入力する。これ以外は図１と同じ作用をする。
【００２０】
また、図４は端子（１〜ｎ）２、３、４の内部を詳しく説明した図である。端子（１〜ｎ）２、３、４は、高耐圧Ｐｃｈトランジスタ８０、８１、高耐圧Ｎｃｈトランジスタ８２と、抵抗８３、機能素子８４、８５により構成されている。
【００２１】
以下、図３および図４を用いて本回路の動作を説明する。
まず、端子２、３、４から表示データを出力させたい場合は、レジスタ群８０１の設定により、選択回路２５、２６、２７は選択回路１１、１２、１３からの出力を選択する。さらにレジスタ群８０１の設定により、ＶＰＰ接続制御信号３１、３２、３３からは“Ｌ”信号が出力される。
【００２２】
ここで端子２、３、４に表示データ１７、１８、１９が入力される。表示データが“Ｈ”の場合は、機能素子８４の出力は“Ｈ”になり、高耐圧Ｐｃｈトランジスタ８１はＯＦＦされる。すると、ＶＰＰ電源ライン２３に接続された抵抗８３を通して、高耐圧Ｎｃｈトランジスタ８２のゲート信号はＶＰＰ電位になり、ＯＦＦされる。また、機能素子８５の出力は“Ｌ”になるため、高耐圧Ｐｃｈトランジスタ８０はＯＮされる。従って、端子のＰＡＤからは“Ｈ”電位が出力される。
【００２３】
次に表示データが“Ｌ”の場合は、機能素子８４の出力は“Ｌ”になり、高耐圧Ｐｃｈトランジスタ８１はＯＮされる。すると高耐圧Ｎｃｈトランジスタ８２のゲートは“Ｈ”電位になり、高耐圧Ｎｃｈトランジスタ８２はＯＮされる。また機能素子８５からは“Ｈ”電位が出力されるため、高耐圧Ｐｃｈトランジスタ８０はＯＦＦされる。従って、端子のＰＡＤからはＶＰＰ電位が出力できる。これら一連の動作を繰り返すことで、表示データを出力することができる。
【００２４】
次に、端子をポートとして使用する場合を説明する。
端子をポートとして使用する場合、レジスタ群８０１の設定をポート設定にし、選択回路２５、２６、２７はポートデータ２８、２９、３０を選択出力する。さらに、レジスタ群８０１の設定によりＶＰＰ接続制御信号は常時“Ｈ”を出力する。端子２、３、４はＶＰＰ接続制御信号３１、３２、３３に常時“Ｈ”電位が入力されると、機能素子８４は常時“Ｈ”出力する。そのため、高耐圧Ｐｃｈトランジスタ８１は常時ＯＦＦされ、その結果、高耐圧Ｎｃｈトランジスタ８２のゲートがＶＰＰ電位になり、高耐圧Ｎｃｈトランジスタ８２は常時ＯＦＦしておくことができる。
【００２５】
そのため、ポートデータ２８、２９、３０は、機能素子８５を介して高耐圧Ｐｃｈトランジスタ８０のみを駆動させることができるようになり、かつ、端子外部にＶＰＰ電位を出力することがなくなるため、端子はＰｃｈオープンドレインのポート出力端子として使用することができる。
（実施の形態３）
本発明の実施の形態３のマイクロコントローラを説明する。
【００２６】
図５は本実施の形態３のマイクロコントローラの内部概略構成を示すブロック図である。図５において、マイクロコントローラ１、端子２から４、ＲＡＭ５、ＲＯＭ６、表示出力制御回路７、データバス８、アドレスバス９、表示出力データ１７から１９、バス開放要求信号２０、ＣＰＵ２１、配列変換レジスタ２２は、図１と同様の作用をする。
【００２７】
また、図５において、３７は表示出力制御回路７からのアドレスデータを受け取り、配列変換レジスタ２２に基づき、アドレス変換するアドレス指定変換回路である。実施の形態１と異なる点は、表示データを配列変換レジスタにより任意の端子に選択出力する際、それぞれの端子に設けた変換回路により行うのではなく、ＲＯＭ６から読み出されるアドレスを変換することにより、行う点である。
【００２８】
図６はアドレス指定変換回路３７の詳細回路である。４１は配列変換レジスタ２２からの出力を受け取り、アドレスシフト量を計算するシフト量制御回路、４０はシフト量制御回路４１からのデータを基に、アドレスバスに演算結果を出力するシフト演算回路である。
【００２９】
以下、図６を用いて動作を説明する。
表示データ転送状態になると、表示出力制御回路７はメモリアドレス出力３８を出力する。アドレス指定変換回路３７は、メモリアドレス出力３８と共に、配列変換レジスタ２２からの変換設定出力である配列変換レジスタ出力３９を受け取る。シフト量制御回路４１は本来出力すべきアドレスに対して、どれくらいアドレスをシフトすればいいかを判定する。シフト演算回路４０は、シフト量制御回路４１からシフト量をうけとると共に、表示出力制御回路７からの出力であるメモリアドレス出力３８を受け取り、演算を行う。演算結果はアドレスバス９に出力され、表示出力制御回路７から出力されたアドレスをアドレス指定変換回路３７で変換することにより、配列変換レジスタ２２で設定した任意の端子に表示データの出力を変更できる。
（実施の形態４）
本発明の実施の形態４のマイクロコントローラを説明する。
【００３０】
図７は本実施の形態４のマイクロコントローラの内部概略構成を示すブロック図である。図７において、１から２１までは、図１と同じ作用をする。４２は２段のバッファを持ち、配列変換レジスタ２２に基づき、データ配列を変換するデータ配列変換回路である。
【００３１】
図８は、図７のデータ配列変換回路４２の詳細回路である。この例では出力端子を４本としている。５０から５３はデータバス８からの表示データを記憶する第１段フリップフロップであり、出力端子の数だけ存在する。４６はＳＥＧ０、４７はＳＥＧ１、４８はＳＥＧ２、４９はＳＥＧ３のデータであり、それらのＳＥＧデータがそれぞれ第１段フリップフロップ５０から５３に格納される。５４から５７はトライステートバッファであり、これも同様に、出力端子の数だけ存在する。４４はトライステートバッファ５４から５７を順次一つずつイネーブルにする信号を発生する読出信号発生回路、５８から６１は読出信号発生回路４４から出力されたデータ読出信号であり、トライステートバッファ５４から５７の数だけ、すなわち出力端子の数だけ独立して存在する。６７から７０は表示データを記憶する第２段フリップフロップであり、これも同様に、出力端子の数だけ存在する。４５は配列変換レジスタ２２からの情報に基づき、第２段フリップフロップ６７から７０のうち一つだけイネーブルにする信号を発生させる取込信号発生回路、６３から６６は取込信号発生回路４５から出力されたデータ取込信号であり、これも出力端子の数だけ存在する。６２はトライステートバッファ５４〜５７と第２段バッファ６７〜７０のデータを受け渡す共通バス、７１は読出信号発生回路４４と取込信号発生回路４５を同期させて動作させる同期クロックである。
【００３２】
次に図８および図９を用いて動作について説明する。
図９は図８における各部分の動作を示すタイミングチャートである。ここでは表示データは４本のセグメントとしているが、無制限にセグメントが増えたとしても、動作及び作用は同じである。
【００３３】
表示データ転送状態になると、Ｔ４のタイミングで、データバス８を介して第１段フリップフロップ５０にＳＥＧ０の更新された表示データ４６が転送される。このとき、読出信号発生回路４４が発生するデータ読出信号５８から６１はすべてディセーブル状態の信号を出力しており、トライステートバッファ５４から５７はすべてＯＦＦされ、表示出力制御回路７には表示データの更新はされていない。
【００３４】
次にＴ５のタイミングで、ＳＥＧ１のデータ４７が第１段フリップフロップ５１に取り込まれる。この動作はセグメントの数だけ繰り返し行われる。なお、データバス８を複数本にした場合は、この繰り返し回数はデータバス幅に比例して少なくなる。
【００３５】
次に全てのＳＥＧに対応する表示データが第１段フリップフロップ５０から５３に格納された後、同期クロック７１に同期して、読出信号発生回路４４は、Ｔ９のタイミングでデータ読出信号５８を出力する。データ読み出し信号５８は、トライステートバッファ５４を、すなわち一つのセグメントデータのみをイネーブルにする信号であり、一つのトライステートバッファを一定期間イネーブルにした後、Ｔ１０のタイミングでディセーブルする。イネーブル期間には、共通バス６２に読出信号発生回路４４で選択したセグメントの表示データが伝達され、この場合、ＳＥＧ０のデータ４６が伝達されることになる。
【００３６】
取込信号発生回路４５は、同期クロック７１に同期して動作し、配列変換レジスタ２２から端子１に表示すべきセグメントを選択し、選択された第２段フリップフロップにデータを取り込むデータ取込信号を発生する。図９ではＳＥＧ２のデータを端子２に出力するようにデータ取込信号を発生させている。
【００３７】
このようにして、一つのセグメントデータが変換され表示出力制御回路７に転送される。以下、同様にして次のセグメントデータを変換する。
【産業上の利用可能性】
【００３８】
本発明のマイクロコントローラは、その外部接続端子を用いて、その端子配列と異なる端子配列の蛍光表示管をプリント基板上で容易に接続することができるもので、蛍光表示管を駆動する場合の半導体装置として適用できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１のマイクロコントローラの構成を示すブロック図
【図２】同実施の形態１のマイクロコントローラにおける動作を示すタイミング図
【図３】本発明の実施の形態２のマイクロコントローラの構成を示すブロック図
【図４】同実施の形態２のマイクロコントローラにおける外部接続端子の内部構成を示すブロック図
【図５】本発明の実施の形態３のマイクロコントローラの構成を示すブロック図
【図６】同実施の形態３のマイクロコントローラにおけるアドレス指定変換回路の内部構成を示すブロック図
【図７】本発明の実施の形態４のマイクロコントローラの構成を示すブロック図
【図８】同実施の形態４のマイクロコントローラにおけるデータ配列変換回路の内部構成を示すブロック図
【図９】同実施の形態４のマイクロコントローラにおける動作を示すタイミング図
【符号の説明】
【００４０】
１    マイクロコントローラ
２〜４    外部接続端子
５    ＲＡＭ
６    ＲＯＭ
７    表示出力制御回路
８    データバス
９    アドレスバス
１０    表示データライン
１１、１２、１３    変換回路（選択回路）
２０    バス解放要求信号
２１    ＣＰＵ
２２    配列変換レジスタ
２３    ＶＰＰ電源ライン
２５、２６、２７    変換回路（選択回路）
２８、２９、３０    ポートデータ
３７    アドレス指定変換回路
４０    シフト演算回路
４１    シフト量制御部
４２    データ配列変換回路
４４    読出信号発生回路
４５    取込信号発生回路
８０、８１    高耐圧Ｐｃｈトランジスタ
８２    高耐圧Ｎｃｈトランジスタ
８０１    配列変換レジスタ
【図１】
2006003759.tif 000003
【図２】
2006003759.tif 000004
【図３】
2006003759.tif 000005
【図４】
2006003759.tif 000006
【図５】
2006003759.tif 000007
【図６】
2006003759.tif 000008
【図７】
2006003759.tif 000009
【図８】
2006003759.tif 000010
【図９】
2006003759.tif 000011