(57)【要約】【課題】  ＯＳの起動前またはＯＳが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因の追及を可能とする。【解決手段】  ＯＳの起動前またはＯＳが正しく動作していない場合にシステム異常が発生した場合には、オペレータがスイッチ８を操作することにより、ＳＭＩ割り込み発生手段１にてＳＭＩ割り込みを発生させる。そして、ＣＰＵ２はスイッチ８の操作によるＳＭＩ割り込みを認識した場合には、システム異常発生時の各種状況情報を情報格納部４に格納する。これにより、情報格納部４に格納された各種状況情報を解析することにより、ＯＳの起動前またはＯＳが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因を追及することができる。【選択図】    図１
2006133823.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ（Central Processing Unit）が、システム管理割り込み（ＳＭＩ；System Management Interrupt）信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード（ＳＭＭ；System Management mode）をサポートしているコンピュータシステムにおいて、
ＳＭＩ発生用の信号に接続されるスイッチと、
このスイッチの操作によりＳＭＩ割り込みを発生させるＳＭＩ割り込み発生手段と、
情報を格納する情報格納部と、
を備え、
前記スイッチの操作によるＳＭＩ割り込みを認識した場合には、前記ＣＰＵにシステム異常発生時の各種状況情報を前記情報格納部に格納させる、
ことを特徴とするコンピュータシステム。
【請求項２】
ＣＰＵ（Central Processing Unit）が、システム管理割り込み（ＳＭＩ；System Management Interrupt）信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード（ＳＭＭ；System Management mode）をサポートしているコンピュータシステムにおいて、
タイムアウト信号がＳＭＩ発生用の信号に接続されていて、プログラムの正常な実行状態を監視するためのＷＤＴ（Watchdog Timer）の機能を提供するＷＤＴ手段と、
このＷＤＴ手段のタイムアウト信号によりＳＭＩ割り込みを発生させるＳＭＩ割り込み発生手段と、
情報を格納する情報格納部と、
を備え、
前記ＷＤＴ手段のタイムアウト信号によるＳＭＩ割り込みを認識した場合には、前記ＣＰＵにシステム異常発生時の各種状況情報を前記情報格納部に格納させる、
ことを特徴とするコンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スーパーマーケット等で使用されるＰＯＳ（Point of Sales：販売時点情報管理）端末に備えられる制御部等のコンピュータシステムに関する。
【背景技術】
【０００２】
最近のコンピュータシステムに用いられるＣＰＵ（Central Processing Unit）は、電源管理のためのシステム管理モード（ＳＭＭ；System Management mode）と称されるシステム管理機能をサポートしている。ここで、ＳＭＭは、アプリケーションからＣＰＵに対してシステム管理割り込み（ＳＭＩ；System Management Interrupt）信号が入力され、システムＲＯＭ ＢＩＯＳに格納されている割り込み制御処理に移行する際に設定されるＣＰＵの動作モードである。このようにＣＰＵの動作モードがＳＭＭに設定された場合には、システム管理メモリであるＳＭＲＡＭ（System Management ＲＡＭ）がメモリシステムに形成される。ＳＭＲＡＭには、ＳＭＩ信号を検出した時点でのコンピュータシステムの状態が記憶される。なお、ＳＭＲＡＭは、ＳＭＭの場合にだけコンピュータシステムのメモリアドレススペースにマップが形成されるので、オペレーティングシステム（ＯＳ；Operating System）及びアプリケーションからはアクセスできないようになっている。
【０００３】
一方、特許文献１には、ＯＳ動作時のシステムの異常によってアプリケーション動作が不可能になった場合、異常発生時の状況情報をシステムの不揮発性メモリに記録し、システムの運転継続中又はシステム停止後の再起動時に不揮発性メモリの内容をＨＤＤ（Hard Disk Drive）などの外部記憶装置に複写するようにした異常情報記録方式が提案されている。このようにしてＨＤＤなどの外部記憶装置に残されたメモリ情報を解析することで、システム異常原因の追及が可能となっている。
【０００４】
【特許文献１】特開平９−２５９０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１記載の異常情報記録方式によれば、ＯＳが正しく動作していることが前提となる。このため、ＯＳの起動前であるとかＯＳが正しく動作していない場合には、特許文献１記載の異常情報記録方式ではメモリ情報の取得が不可能である。
【０００６】
本発明は、ＯＳの起動前またはＯＳが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因の追及を可能とすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明のコンピュータシステムは、ＣＰＵ（Central Processing Unit）が、システム管理割り込み（ＳＭＩ；System Management Interrupt）信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード（ＳＭＭ；System Management mode）をサポートしているコンピュータシステムにおいて、ＳＭＩ発生用の信号に接続されるスイッチと、このスイッチの操作によりＳＭＩ割り込みを発生させるＳＭＩ割り込み発生手段と、情報を格納する情報格納部と、を備え、前記スイッチの操作によるＳＭＩ割り込みを認識した場合には、前記ＣＰＵにシステム異常発生時の各種状況情報を前記情報格納部に格納させる。
【０００８】
本発明のコンピュータシステムは、ＣＰＵ（Central Processing Unit）が、システム管理割り込み（ＳＭＩ；System Management Interrupt）信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード（ＳＭＭ；System Management mode）をサポートしているコンピュータシステムにおいて、タイムアウト信号がＳＭＩ発生用の信号に接続されていて、プログラムの正常な実行状態を監視するためのＷＤＴ（Watchdog Timer）の機能を提供するＷＤＴ手段と、このＷＤＴ手段のタイムアウト信号によりＳＭＩ割り込みを発生させるＳＭＩ割り込み発生手段と、情報を格納する情報格納部と、を備え、前記ＷＤＴ手段のタイムアウト信号によるＳＭＩ割り込みを認識した場合には、前記ＣＰＵにシステム異常発生時の各種状況情報を前記情報格納部に格納させる。
【発明の効果】
【０００９】
本発明によれば、ＯＳの起動前またはＯＳが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因を追及することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の一形態を図１および図２に基づいて説明する。本実施の形態のコンピュータシステムは、例えばスーパーマーケット等で使用されるＰＯＳ（Point of Sales：販売時点情報管理）端末に備えられる制御部に適用した一例である。
【００１１】
ここで、図１は本実施の形態のコンピュータシステムを概略的に示すシステム構成図である。図１に示すように、このコンピュータシステムは、チップセット（マザーボード）１上にＣＰＵ（Central Processing Unit：中央演算処理装置）２を備え、このＣＰＵ２に各部をバス接続している。
【００１２】
チップセット１に含まれる機能は、メモリコントローラとI/Oコントローラ、そしてシステムコントローラの３つに大別できる。メモリコントローラは、メインメモリとして機能するＲＡＭ（Random Access Memory）３などを制御してＣＰＵ２やI/Oデバイスとのデータ転送をつかさどる。また、I/Oコントローラは、オペレーティングシステム（ＯＳ）やアプリケーションプログラム、各種情報を格納する情報格納部であるＨＤＤ（Hard Disk Drive）４やグラフィックス、ネットワークなどのI/Oデバイス、またはそのインターフェイス（表示Ｉ／Ｆ５やキーボードＩ／Ｆ６など）を制御する。システムコントローラは、割り込み要求（ＩＲＱ）やＤＭＡ、システムクロック、タイマ、電力管理などコンピュータシステムの基礎的な部分を制御する。
【００１３】
ＣＰＵ２は、このシステム全体の動作制御およびデータ処理を実行する。すなわち、ＣＰＵ２は、アプリケーションプログラムやオペレーティングシステム（ＯＳ）などのプログラムを実行するための動作モードとしてリアルモード、プロテクトモード、仮想８６モードを有する他、電源管理のためのシステム管理モード（ＳＭＭ；System Management mode）と称されるシステム管理機能を実現するための動作モードを有している。システム管理割り込み（ＳＭＩ；System Management Interrupt）は、パリティエラーなどのシステム割り込みよりもさらに上位に位置する特殊な割り込みであり、ＳＭＩ信号が発生すると、その時にＣＰＵ２が動作しているモード（例えば、プロテクトモード）に関係なくＳＭＭに遷移することになる。
【００１４】
また、チップセット１のシステムコントローラには、ＣＰＵ２へのＳＭＩ信号の発生を制御するためのハードウェアが組み込まれており、チップセット１には強制ＳＭＩ発生スイッチ８が接続されている。すなわち、チップセット１はＳＭＩ割り込み発生手段として機能することになる。
【００１５】
加えて、チップセット（マザーボード）１上には、プログラムの正常な実行状態を監視するためのＷＤＴ（Watchdog Timer）の機能を提供するＷＤＴ手段であるＷＤＴカード７が備えられており、ＣＰＵ２にバス接続されている。ＷＤＴは、設定された時間内にタイマをクリアしないとタイムアウトとなり、外部にその旨を伝えるものであり、タイマはクリアされた時点から再び動作を開始するものである。すなわち、タイマの設定時間よりも短い間隔でタイマをクリアするようなプログラムをアプリケーション内に組み込んでおくことにより、万が一、暴走あるいは無限ループ状態となった時にはタイマをクリアできず、タイムアウトとなりその状態を検出することができるものである。
【００１６】
さらに、チップセット１上には、ＢＩＯＳ ＲＯＭ９が搭載されている。ＢＩＯＳ ＲＯＭ９は、ＢＩＯＳ（Basic I/O System）プログラムを記憶するプログラムメモリであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。ＢＩＯＳプログラムは、このシステム内の各種ハードウェアをアクセスするファンクション実行ルーチンを体系化したものであり、リアルモードで動作するように構成されている。言い換えれば、これらのファンクション実行ルーチンは、オペレーティングシステム（ＯＳ）に各種のハードウェアアクセスのための機能を提供する。また、ＢＩＯＳ ＲＯＭ９には、複数のＩ／Ｏハンドラ、ＳＭＩハンドラおよびパワー管理などのための各種ＳＭＩサービスルーチンなどのＳＭＭの中で実行されるシステム管理プログラムも格納されている。ＳＭＩハンドラは、ＳＭＩ信号の発生要因に応じてＳＭＩサービスルーチンやＢＩＯＳドライバを起動するためのものである。
【００１７】
次に、本実施の形態のコンピュータシステムのＢＩＯＳ ＲＯＭ９に格納されているシステム管理プログラムにより実現される特徴的な機能である異常発生時における情報記録処理について説明する。
【００１８】
ここで、図２は異常発生時における情報記録処理の流れを概略的に示すフローチャートである。なお、この場合には、ＲＡＭ３上に、強制ＳＭＩ発生スイッチ８に対応した割り込み処理が展開されて待機しているものとする。
【００１９】
図２に示すように、例えばオペレーティングシステム（ＯＳ）の立ち上げ途中のロックなどでキーボード入力がきかなくなった場合に、ユーザにより強制ＳＭＩ発生スイッチ８が操作された場合には、ＣＰＵ２に対するＳＭＩの割り込みを発生させる（ステップＳ１）。
【００２０】
次いで、ＳＭＩ信号が入力されたＣＰＵ２は、ＳＭＩの割り込み要因を判別し、強制ＳＭＩ発生スイッチ８の操作による割り込みを認識した場合には（ステップＳ２のＹ）、システム異常発生時の各種状況情報（ＲＡＭ３の内容やチップセット１の内容、割り込み設定等）をＨＤＤ４にセーブし（ステップＳ３）、処理を終了する。この後、仕様によっては、ソフトウェアリセットを実行することで、リブートして立ち上がることになる。
【００２１】
一方、強制ＳＭＩ発生スイッチ８の操作以外による割り込みを認識した場合には（ステップＳ２のＮ）、別のＳＭＩ要因処理を行い、処理を終了する（ステップＳ４）。
【００２２】
このように本実施の形態によれば、ＯＳの起動前またはＯＳが正しく動作していない場合にシステム異常が発生した場合には、オペレータが強制ＳＭＩ発生スイッチ８を操作することにより、チップセット１にてＳＭＩ割り込みを発生させる。そして、ＣＰＵ２は強制ＳＭＩ発生スイッチ８の操作によるＳＭＩ割り込みを認識した場合には、システム異常発生時の各種状況情報をＨＤＤ４に格納する。これにより、ＨＤＤ４に格納された各種状況情報を解析することにより、ＯＳの起動前またはＯＳが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因を追及することができる。
【００２３】
なお、強制ＳＭＩ発生スイッチ８の代わりにＷＤＴカード７のタイムアウト信号を強制ＳＭＩ発生スイッチ８の信号に接続することにより、次のような使用方法も可能となる。
【００２４】
すなわち、ＷＤＴは、電源ＯＮでオペレーティングシステム（ＯＳ）の立ち上げまでの時間を、例えば３分に設定するとする。そして、オペレーティングシステム（ＯＳ）の立ち上げの最後に、ＷＤＴのタイマを停止するように作成しておく。
【００２５】
電源ＯＮでＷＤＴが動作し、オペレーティングシステム（ＯＳ）の立ち上げ途中でロックしてしまった場合、ＷＤＴのタイムアウトの信号がＳＭＩ信号に接続されているため、ＳＭＩの割り込みが発生し、メモリ情報等のＨＤＤセーブがユーザの手を介さないで可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の一形態のコンピュータシステムを概略的に示すシステム構成図である。
【図２】異常発生時における情報記録処理の流れを概略的に示すフローチャートである。
【符号の説明】
【００２７】
１…ＳＭＩ割り込み発生手段、２…ＣＰＵ、４…情報格納部、７…ＷＤＴ手段、８…スイッチ
【図１】
2006133823.tif 000003
【図２】
2006133823.tif 000004