(57)【要約】【課題】  低インピーダンスなバイアス電圧によって駆動する電流駆動装置を提供する。【解決手段】  トランジスタＴ１０１Ｒ，Ｔ１０１Ｌによって構成されたカレントミラー回路は、基準電流Ｉｒｅｆに応じてトランジスタＴ１０４にドレイン電流Ｉｄを供給する。差動増幅回路１０３は、端子１０２から供給された基準電圧Ｖｃを反転入力端子に入力し、トランジスタＴ１０４のドレイン電圧Ｖｒｂを非反転入力端子に入力し、入力した基準電圧Ｖｃ，ドレイン電圧Ｖｒｂに応じた出力電圧をバイアス電圧Ｖｂｉａｓとして出力する。トランジスタＴ１０５ａ，Ｔ１０５ｂの各々は、ゲートに入力されたバイアス電圧Ｖｂｉａｓに応じた出力電圧Ｉｏｕｔを外部（表示素子回路）に出力する。また、トランジスタＴ１０４は、バイアス電圧Ｖｂｉａｓの制御によりトランジスタＴ１０１Ｒが供給する電流と一致する電流を流す。【選択図】  図１
2006133570.tif 000002
【特許請求の範囲】
【請求項１】
基準電流の電流値に応じた電流値を有する出力電流を出力する装置であって、
第１の電圧を受ける第１のノードと第２の電圧を受ける第２のノードとの間に接続される電流電圧変換部と、
前記第１のノードと前記第２のノードとの間に、前記電流電圧変換部と直列に接続されるバイアス電圧生成用トランジスタと、
前記基準電流の電流値に応じた電圧値を有する第３の電圧を受ける第３のノードと、
前記電流電圧変換部と前記調整用トランジスタとの相互接続ノードにおける電圧（第４の電圧）と前記第３のノードにおける電圧（第３の電圧）との差に応じた電圧値を有する第５の電圧を出力する差動増幅回路と、
前記出力電流が出力される出力電流ノードと前記第２のノードとの間に接続され、前記差動増幅回路によって出力された前記第５の電圧をゲートに受ける駆動トランジスタとを備え、
前記電流電圧変換部は、
所定の抵抗値を有し、
前記バイアス電圧生成用トランジスタは、
前記差動増幅回路によって出力された第５の電圧をゲートに受ける、
ことを特徴とする電流駆動装置。
【請求項２】
請求項１において、
前記電流電圧変換部は、
第１のトランジスタと第２のトランジスタと含み、
前記第１のトランジスタは、
前記第１のノードと、第４のノードとの間に接続され、かつ、ゲートとドレインとが接続され、
前記第２のトランジスタは、
前記第１のノードと前記相互接続ノードとの間に接続され、ゲートが前記第１のトランジスタのゲートに接続され、
前記第１のノードと前記第４のノードとの間に前記基準電流が流れる、
ことを特徴とする電流駆動装置。
【請求項３】
請求項２において、
前記第３のノードと前記第４のノードとが接続される、
ことを特徴とする電流駆動装置。
【請求項４】
請求項２において、
前記装置は、さらに、
第１の接続状態と第２の接続状態とを切り替える接続切替部を備え、
前記接続切替部は、
前記第１の接続状態では、
前記第１のトランジスタを前記第１のノードと第４のノードとの間に接続し、かつ、前記第１のトランジスタのゲートとドレインとを接続し、
前記第２のトランジスタを前記第１のノードと前記相互接続ノードとの間に接続し、かつ、ゲートを前記第１のトランジスタのゲートに接続し、
前記第２の接続状態では、
前記第２のトランジスタを前記第１のノードと第４のノードとの間に接続し、かつ、前記第２のトランジスタのゲートとドレインとを接続し、
前記第１のトランジスタを前記第１のノードと前記相互接続ノードとの間に接続し、かつ、ゲートを前記第２のトランジスタのゲートに接続する、
ことを特徴とする電流駆動装置。
【請求項５】
請求項４において、
前記接続切替部は、
前記第１のトランジスタと前記第４のノードとの間に接続される第１のスイッチング素子と、
前記第１のトランジスタと前記相互接続ノードとの間に接続される第２のスイッチング素子と、
前記第２のトランジスタと前記第４のノードとの間に接続される第３のスイッチング素子と、
前記第２のトランジスタと前記相互接続ノードとの間に接続される第４のスイッチング素子とを含み、
前記第１の接続状態では、
前記第１および第４のスイッチング素子がオンし、前記第２および第３のスイッチング素子がオフし、
前記第２の接続状態では、
前記第２および第３のスイッチング素子がオンし、前記第１および第４のスイッチング素子がオフする、
ことを特徴とする電流駆動装置。
【請求項６】
請求項１において、
前記電流電圧変換部は、
第１のトランジスタとバイアス電圧調整部とを含み、
前記第１のトランジスタは、
前記第１のノードと、第４のノードとの間に接続され、かつ、ゲートがドレインに接続され、
前記第１のノードと前記第４のノードとの間には前記基準電流が流れ、
前記バイアス電圧調整部は、
前記第１のノードと前記相互接続ノードとの間に接続され、かつ、第１のトランジスタのゲートに発生するゲート電圧の電圧値に応じた抵抗値を示し、
前記ゲート電圧の電圧値と当該ゲート電圧の電圧値に応じて前記バイアス電圧調整部が示す抵抗値との関係は、任意に設定することができる、
ことを特徴とする電流駆動装置。
【請求項７】
請求項１において、
前記電流電圧変換部は、
第１のトランジスタと、Ｋ個（Ｋは自然数）の第２のトランジスタとを含み、
前記第１のトランジスタは、
前記第１のノードと、第４のノードとの間に接続され、かつ、ゲートとドレインとが接続され、
前記Ｋ個の第２のトランジスタは、
前記第１のノードと前記相互接続ノードとの間に並列に接続され、
前記Ｋ個の第２のトランジスタの各々は、
ゲートが前記第１のトランジスタのゲートと接続され、
前記第１のノードと前記第４のノードとの間に前記基準電流が流れる、
ことを特徴とする電流駆動装置。
【請求項８】
請求項７において、
前記装置は、さらに、
前記Ｋ個の第２のトランジスタのうちＰ個（Ｐは自然数：Ｐ≦Ｋ）の第２のトランジスタを選択する制御部と、
前記制御部によって選択されたＰ個の第２のトランジスタの各々のドレインを前記相互接続ノードに接続する接続部とを備える、
ことを特徴とする電流駆動装置。
【請求項９】
請求項８において、
前記装置は、さらに、
前記Ｋ個の第２のトランジスタのうち前記制御部が選択すべきトランジスタの個数を示す情報を記憶する記憶部を備え、
前記制御部は、
前記記憶部に記憶された情報に従って、前記Ｋ個の第２のトランジスタのうちＰ個の第２のトランジスタを選択する選択する、
ことを特徴とする電流駆動装置。
【請求項１０】
請求項９において
前記記憶部は、
複数のヒューズを含み、
前記制御部は、
条件固定モードとエミュレートモードとを有し、
前記条件固定モードになると、
前記複数のヒューズの切断状態に応じて、前記Ｋ個の第２のトランジスタのうちＰ個の第２のトランジスタを選択し、
前記エミュレートモードになると、
前記複数のヒューズの切断状態をエミュレートすることによって、前記Ｋ個の第２のトランジスタのうちＰ個の第２のトランジスタを選択する、
ことを特徴とする電流駆動装置。
【請求項１１】
請求項１において、
前記電流電圧変換部は、
ゲート電圧調整部と、第１のトランジスタとを含み、
前記第１のノードと、第４のノードとの間には、前記基準電流が流れ、
前記ゲート電圧調整部は、
前記第１のノードと前記第４のノードとの間に接続され、かつ、前記基準電流の電流値に応じた電圧値を有するゲート電圧を生成し、
前記第１のトランジスタは、
前記第１のノードと前記相互接続ノードとの間に接続され、前記ゲート電圧調整部によって生成されたゲート電圧をゲートに受け、
前記基準電流の電流値と当該基準電流の電流値に応じて前記ゲート電圧調整部が生成するゲート電圧の電圧値との関係は、任意に設定することができる、
ことを特徴とする電流駆動装置。
【請求項１２】
請求項１において、
前記電流電圧変換部は、
Ｋ個（Ｋは自然数）の第１のトランジスタと、第２のトランジスタとを含み、
前記Ｋ個の第１のトランジスタは、
前記第１のノードと、第４のノードとの間に並列に接続され、
前記Ｋ個の第１のトランジスタの各々は、
ゲートとドレインとが接続され、
前記第２のトランジスタは、
前記第１のノードと前記相互接続ノードとの間に接続され、かつ、ゲートが前記複数の第１のトランジスタの各々のゲートに接続される、
ことを特徴とする電流駆動装置。
【請求項１３】
請求項１２において、
前記装置は、さらに、
前記Ｋ個の第１のトランジスタのうちＰ個（Ｐは自然数：Ｐ≦Ｋ）の第１のトランジスタを選択する制御部と、
前記制御部によって選択されたＰ個の第１のトランジスタの各々において、当該第１のトランジスタのゲートとドレインとを接続する接続部とを備える、
ことを特徴とする電流駆動装置。
【請求項１４】
請求項１３において、
前記装置は、さらに、
前記Ｋ個の第１のトランジスタのうち前記制御部が選択すべきトランジスタの個数を示す情報を記憶する記憶部を備え、
前記制御部は、
前記記憶部に記憶された情報に従って、前記Ｋ個の第１のトランジスタのうちＰ個の第１のトランジスタを選択する、
ことを特徴とする電流駆動装置。
【請求項１５】
請求項１４において、
前記記憶部は、
複数のヒューズを含み、
前記制御部は、
条件固定モードとエミュレートモードとを有し、
前記条件固定モードになると、
前記複数のヒューズの切断状態に応じて、前記Ｋ個の第１のトランジスタのうちＰ個の第１のトランジスタを選択し、
前記エミュレートモードになると、
前記複数のヒューズの切断状態をエミュレートすることによって、前記Ｋ個の第１のトランジスタのうちＰ個の第１のトランジスタを選択する、
ことを特徴とする電流駆動装置。
【請求項１６】
請求項１において、
前記電流電圧変換部は、
第１の抵抗と、第２の抵抗を含み、
前記第１の抵抗は、
前記第１のノードと前記第３のノードとの間に接続され、
前記第２の抵抗は、
前記第１のノードと前記相互接続ノードとの間に接続され、
前記第１のノードと前記第３のノードとの間には前記基準電流が流れる、
ことを特徴とする電流駆動装置。
【請求項１７】
請求項１６において、
前記装置は、さらに、
第１の接続状態と第２の接続状態とを切り替える接続切替部を備え、
前記接続切替部は、
前記第１の接続状態では、
前記第１の抵抗を前記第１のノードと前記第３のノードとの間に接続し、
前記第２の抵抗を前記第１のノードと前記相互接続ノードとの間に接続し、
前記第２の接続状態では、
前記第１の抵抗を前記第１のノードと前記相互接続ノードとの間に接続し、
前記第２の抵抗を前記第１のノードと前記第３のノードとの間に接続し、
ことを特徴とする電流駆動装置。
【請求項１８】
請求項１７において、
前記接続切替部は、
前記第１の抵抗と前記第３のノードとの間に接続される第１のスイッチング素子と、
前記第２の抵抗と前記第３のノードとの間に接続される第２のスイッチング素子と、
前記第１の抵抗と前記バイアス電圧生成用トランジスタとの間に接続される第３のスイッチング素子と、
前記第２の抵抗と前記バイアス電圧生成用トランジスタとの間に接続される第４のスイッチング素子と、
前記第１の抵抗と前記差動増幅回路の非反転入力端子の間に接続される第５のスイッチング素子と、
前記第２の抵抗と前記差動増幅回路の非反転入力端子の間に接続される第６のスイッチング素子と、
前記第１の抵抗と前記差動増幅回路の反転入力端子の間に接続される第７のスイッチング素子と、
前記第２の抵抗と前記差動増幅回路の反転入力端子の間に接続される第８のスイッチング素子とを含み、
前記第１の接続状態では、
前記第１，４，６，７のスイッチング素子がオンし、前記第２，３，５，８のスイッチング素子がオフし、
前記第２の接続状態では、
前記第２，３，５，８のスイッチング素子がオンし、前記第１，４，６，７のスイッチング素子がオフする、
ことを特徴とする電流駆動装置。
【請求項１９】
請求項１６において、
前記第２の抵抗は、抵抗値を任意に設定することができる抵抗である、
ことを特徴とする電流駆動装置。
【請求項２０】
請求項１６において、
前記第２の抵抗は、
前記第１のノードと、第４のノードとの間に、Ｋ個（Ｋは自然数）の第３の抵抗がラダー状に接続された構成であり、
前記装置は、さらに、
前記Ｋ個の第３の抵抗のうち前記第１のノードから数えてＰ個目（Ｐは自然数：Ｐ≦Ｋ）に存在する第３の抵抗を選択する制御部と、
前記制御部によって選択されたＰ個目の第３の抵抗を前記相互接続ノードに接続する接続部とを備える、
ことを特徴とする電流駆動装置。
【請求項２１】
請求項１６において、
前記装置は、さらに、
前記Ｋ個の第３の抵抗のうち前記制御部が選択すべき第３の抵抗の位置を示す情報を記憶する記憶部を備え、
前記制御部は、
前記記憶部に記憶された情報に従って、前記Ｋ個の第３の抵抗のうち前記第１のノードから数えてＰ個目に存在する第３の抵抗を選択する、
ことを特徴とする電流駆動装置。
【請求項２２】
請求項２１において、
前記記憶部は、
複数のヒューズを含み、
前記制御部は、
条件固定モードとエミュレートモードとを有し、
前記条件固定モードになると、
前記複数のヒューズの切断状態に応じて、前記Ｋ個の第３の抵抗のうち前記第１のノードから数えてＰ個目（Ｐは自然数：Ｐ≦Ｋ）に存在する第３の抵抗を選択し、
前記エミュレートモードになると、
前記複数のヒューズの切断状態をエミュレートすることによって、前記Ｋ個の第３の抵抗のうち前記第１のノードから数えてＰ個目（Ｐは自然数：Ｐ≦Ｋ）に存在する第３の抵抗を選択する、
ことを特徴とする電流駆動装置。
【請求項２３】
請求項１６において、
前記差動増幅回路は、
前記第１のノードと前記第２のノードとの間に直列に接続される、第１のトランジスタおよび第３のトランジスタと、
前記第１のノードと前記第２のノードとの間に直列に接続される、第２のトランジスタおよび第４のトランジスタとを含み、
前記第１のトランジスタは、
前記第１のノードと前記第３のトランジスタとの間に接続され、かつ、前記相互接続ノードの電圧（第４の電圧）をゲートに受け、
前記第２のトランジスタは、
前記第１のノードと前記第４のトランジスタとの間に接続され、かつ、前記第３のノードの電圧（第３の電圧）をゲートに受け、
前記第３のトランジスタは、
前記第１のトランジスタと前記第２のノードとの間に接続され、かつ、ドレインとゲートとが接続されており、
前記第４のトランジスタは、
前記第２のトランジスタと前記第２のノードとの間に接続され、かつ、ゲートが前記第３のトランジスタのゲートに接続される、
ことを特徴とする電流駆動装置。
【請求項２４】
請求項２３において、
前記差動増幅回路は、さらに、
第１の接続状態と第２の接続状態を切り替える接続切替部を含み、
前記接続切替部は、
前記第１の接続状態では、
前記第１のトランジスタを前記第１のノードと前記第３のトランジスタとの間に接続し、
前記第２のトランジスタを前記第１のノードと前記第４のトランジスタとの間に接続し、
前記相互接続ノードの電圧（第４の電圧）を前記第１のトランジスタのゲートに与え、
前記第３のノードの電圧（第３の電圧）を前記第２のトランジスタのゲートに与え、
前記第２の接続状態では、
前記第１のトランジスタを前記第１のノードと前記第４のトランジスタとの間に接続し、
前記第２のトランジスタを前記第１のノードと前記第３のトランジスタとの間に接続し、
前記相互接続ノードの電圧（第４の電圧）を前記第２のトランジスタのゲートに与え、
前記第３のノードの電圧（第３の電圧）を前記第１のトランジスタのゲートに与える、
ことを特徴とする電流駆動装置。
【請求項２５】
請求項２４において、
前記接続切替部は、
前記相互接続ノードと前記第１のトランジスタのゲートとの間に接続される第１のスイッチング素子と、
前記相互接続ノードと前記第２のトランジスタのゲートとの間に接続される第２のスイッチング素子と、
前記第３のノードと前記第１のトランジスタのゲートとの間に接続される第３のスイッチング素子と、
前記第３のノードと前記第２のトランジスタのゲートとの間に接続される第４のスイッチング素子と、
前記第１のトランジスタと前記第３のトランジスタとの間に接続される第５のスイッチング素子と、
前記第１のトランジスタと前記第４のトランジスタとの間に接続される第６のスイッチング素子と、
前記第２のトランジスタと前記第３のトランジスタとの間に接続される第７のスイッチング素子と、
前記第２のトランジスタと前記第４のトランジスタとの間に接続される第８のスイッチング素子とを含み、
前記第１の接続状態では、
前記第１，４，５，８のスイッチング素子がオンし、第２，３，６，７のスイッチング素子がオフし、
前記第２の接続状態では、
前記第２，３，６，７のスイッチング素子がオンし、前記第１，４，５，８のスイッチング素子がオフする、
ことを特徴とする電流駆動装置。
【請求項２６】
請求項２４において、
前記第３のトランジスタのゲートは、前記第４のトランジスタのゲートに接続されており、
前記差動増幅回路は、さらに、
第１の接続状態と第２の接続状態を切り替える接続切替部を含み、
前記接続切替部は、
前記第１の接続状態では、
前記第３のトランジスタを前記第１のトランジスタと前記第２のノードとの間に接続し、
前記第４のトランジスタを前記第２のトランジスタと前記第２のノードとの間に接続し、
前記第３のトランジスタのゲートとドレインとを接続し、
前記第２の接続状態では、
前記第４のトランジスタを前記第１のトランジスタと前記第２のノードとの間に接続し、
前記第３のトランジスタを前記第２のトランジスタと前記第２のノードとの間に接続し、
前記第４のトランジスタのゲートとドレインとを接続する、
ことを特徴とする電流駆動装置。
【請求項２７】
請求項２６において、
前記接続切替部は、
前記第１のトランジスタと前記第３のトランジスタとの間に接続される第１のスイッチング素子と、
前記第１のトランジスタと前記第４のトランジスタとの間に接続される第２のスイッチング素子と、
前記第２のトランジスタと前記第３のトランジスタとの間に接続される第３のスイッチング素子と、
前記第２のトランジスタと前記第４のトランジスタとの間に接続される第４のスイッチング素子と、
前記第３のトランジスタのゲートとドレインとの間に接続される第５のスイッチング素子と、
前記第４のトランジスタのゲートとドレインとの間に接続される第６のスイッチング素子と、
前記第３のトランジスタのドレインと第５のノードとの間に接続される第７のスイッチング素子と、
前記第４のトランジスタのドレインと前記第５のノードとの間に接続される第８のスイッチング素子とを含み、
前記第１の接続状態では、
前記第１，４，５，８のスイッチング素子がオンし、前記第２，３，６，７のスイッチング素子がオフし、
前記第２の接続状態では、
第２，３，６，７のスイッチング素子がオンし、前記第１，４，５，８のスイッチング素子がオフする、
ことを特徴する電流駆動装置。
【請求項２８】
請求項２３において、
前記第３のトランジスタのゲートは、前記第４のトランジスタのゲートに接続されており、
前記差動増幅回路は、さらに、
第１の接続状態と第２の接続状態とを切り替える接続切替部を含み、
前記接続切替部は、
前記第１の接続状態では、
前記相互接続ノードの電圧（第４の電圧）を前記第１のトランジスタのゲートに与え、
前記第３のノードの電圧（第３の電圧）を前記第２のトランジスタのゲートに与え、
前記第４のトランジスタのゲートとドレインとを接続し、
前記第２の接続状態では、
前記相互接続ノードの電圧（第４の電圧）を前記第２のトランジスタのゲートに入力し、
前記第３のノードの電圧（第３の電圧）を前記第１のトランジスタのゲートに入力し、
前記第３のトランジスタのゲートとドレインとを接続する、
ことを特徴とする電流駆動装置。
【請求項２９】
請求項２８において、
前記接続切替部は、
前記第３のノードと前記第１のトランジスタのゲートとの間に接続される第１のスイッチング素子と、
前記第３のノードと前記第２のトランジスタのゲートとの間に接続される第２のスイッチング素子と、
前記相互接続ノードと前記第１のトランジスタのゲートとの間に接続される第３のスイッチング素子と、
前記相互接続ノードと前記第２のトランジスタのゲートとの間に接続される第４のスイッチング素子と、
前記第３のトランジスタのゲートとドレインとの間に接続される第５のスイッチング素子と、
前記第４のトランジスタのゲートとドレインとの間に接続される第６のスイッチング素子と、
前記第３のトランジスタのドレインと第５のノードとの間に接続される第７のスイッチング素子と、
前記第４のトランジスタのドレインと前記第５のノードとの間に接続される第８のスイッチング素子とを含み、
前記第１の接続状態では、
前記第１，４，６，７のスイッチング素子がオンし、前記第２，３，５，８のスイッチング素子がオフし、
前記第２の接続状態では、
前記第２，３，５，８のスイッチング素子がオンし、前記第１，４，６，７のスイッチング素子がオフする、
ことを特徴する電流駆動装置。
【請求項３０】
請求項１において、
前記装置は、さらに、
前記第１のノードと前記調整用トランジスタとの間に接続され、ゲートに所定の制限電圧を受ける電圧制限用トランジスタを備える、
ことを特徴とする電流駆動装置。
【請求項３１】
請求項３０において、
前記装置は、さらに、
前記出力電流ノードと前記駆動トランジスタとの間に接続され、ゲートが前記電圧制限用トランジスタのゲートに接続される出力電圧制限用トランジスタを備える、
ことを特徴とする電流駆動装置。
【請求項３２】
請求項３または請求項１６において、
直列に配置された複数の前記電流駆動装置を備え、
前記複数の電流駆動装置の各々は、
当該電流駆動装置の前段に配置された電流駆動装置の駆動トランジスタが出力する出力電流の電流値に応じた電流値を有する電流が、当該電流駆動装置の前記第１のノードと前記第３のノードとの間に流れる、
ことを特徴とする電流駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流駆動装置に関するものであり、特に、有機ＥＬ（Electro Luminescence）パネルなどの表示用ドライバ等として利用する電流駆動装置に関する。
【背景技術】
【０００２】
従来の電流駆動装置３０の全体構成を図２２に示す。従来の電流駆動装置３０は、入力として基準電流源ＲＥＦ（または前段の電流駆動装置）からの基準電流Ｉｒｅｆを持ち、設定用基準トランジスタＴ３００１Ｌと、供給用基準トランジスタＴ３００１Ｒと、バイアス電圧生成用トランジスタＴ３００３と、駆動トランジスタＴ３００４ａ，Ｔ３００４ｂとを備える。
【０００３】
設定用基準トランジスタＴ３００１Ｌは、電源ノードＶｄｄと基準電流源ＲＥＦとの間に設けられ、ゲートとドレインとが互いに接続されている。供給用基準トランジスタＴ３００１Ｒは、電源ノードＶｄｄとバイアス電圧生成用トランジスタＴ３００３との間に設けられ、ゲートが設定用基準トランジスタＴ３００１Ｌのゲートに接続されている。バイアス電圧生成用トランジスタＴ３００３は、供給用基準トランジスタＴ３００１Ｒと接地ノードとの間に設けられ、ゲートは駆動トランジスタＴ３００４ａ，Ｔ３００４ｂのゲートに接続されている。駆動トランジスタＴ３００４ａ，Ｔ３００４ｂの各々は、表示素子回路（図示せず）と接地ノードのと間に設けられる。
【０００４】
次に、図２２に示した電流駆動装置３０による動作について説明する。従来の電流駆動装置３０では、設定用基準トランジスタＴ３００１Ｌ，供給用基準トランジスタＴ３００１Ｒ，バイアス電圧生成用トランジスタＴ３００３によって構成されたカレントミラー回路により、基準電流Ｉｒｅｆからバイアス電圧Ｖｂｉａｓが生成される。駆動トランジスタＴ３００４ａ，Ｔ３００４ｂの各々は、カレントミラー回路によって生成されたバイアス電圧Ｖｂｉａｓをゲートに入力し、出力電流Ｉｏｕｔを生成する。このように、均一な出力電流Ｉｏｕｔを流すことによって、表示パネルにおける複数の表示素子回路を電流駆動している。
【特許文献１】特開２００１−２５３１０８号公報（図６B）
【特許文献２】特開２００３−１３１６１７号公報（図３）
【特許文献３】特開２００３−２８８０４５号公報（図１)
【特許文献４】特開２００４−１０９１６３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の電流駆動装置では、基準電流Ｉｒｅｆの電流値と等しいか比例関係にある電流値を有する出力電流Ｉｏｕｔを生成する能力（カレントミラー精度）を高精度にするために、例えば、カレントミラー回路に入力する基準電流Ｉｒｅｆの電流値を大きくしなければならない。この方法では、電力を有効に使用することができず、また、カレントミラー回路を構成するトランジスタＴ３００１Ｒ，Ｔ３００１Ｌに大きな負担がかかってしまう。さらに、従来の電流駆動装置では、トランジスタの容量カップリングによってバイアス電圧（Ｖｂｉａｓ）が変動し、出力電流Ｉｏｕｔの電流値が変動してしまう可能性がある。
【課題を解決するための手段】
【０００６】
この発明の１つの局面に従うと、電流駆動装置は、基準電流の電流値に応じた電流値を有する出力電流を出力する。電流駆動装置は、電流電圧変換部と、バイアス電圧生成用トランジスタと、差動増幅回路と、駆動トランジスタとを備える。電流電圧変換部は、第１の電圧を受ける第１のノードと第２の電圧を受ける第２のノードとの間に接続される。バイアス電圧生成用トランジスタは、上記第１のノードと上記第２のノードとの間に、上記電流電圧変換部と直列に接続される。第３のノードは、上記基準電流の電流値に応じた電圧値を有する第３の電圧を受ける。差動増幅回路は、上記電流電圧変換部と上記調整用トランジスタとの相互接続ノードにおける電圧（第４の電圧）と上記第３のノードにおける電圧（第３の電圧）との差に応じた電圧値を有する第５の電圧を出力する。駆動トランジスタは、上記出力電流が出力される出力電流ノードと上記第２のノードとの間に接続され、上記差動増幅回路によって出力された上記第５の電圧をゲートに受ける。上記電流電圧変換部は、上記所定の抵抗値を有する。上記バイアス電圧生成用トランジスタは、上記差動増幅回路によって出力された第５の電圧をゲートに受ける。
【０００７】
上記電流駆動装置では、電流電圧変換部およびバイアス電圧生成用トランジスタには、電流電圧変換部が有する抵抗値とバイアス電圧生成用トランジスタのチャネル抵抗の抵抗値とに応じた電流値を有するドレイン電流が流れる。また、差動増幅回路とバイアス電圧生成用トランジスタとは負帰還回路を構成しており、相互接続ノードにおける電圧（第４の電圧）の電圧値は、第３のノードにおける電圧（第３の電圧）の電圧値と一致するように制御される。このドレイン電流の電流値が基準電流の電流値に応じた値よりも小さい場合、ドレイン電流Ｉｄの電流値が基準電流の電流値に応じた値である場合と比較すると、電流電圧変換部おける電圧降下が小さくなるので、相互接続ノードにおける電圧（第４の電圧）は、第３のノードにおける電圧（第３の電圧）よりも高くなる。よって、差動増幅回路から出力される第５の電圧の電圧値は第４の電圧と第３の電圧とが等しい場合に出力される第５の電圧の電圧値よりも高くなるので、バイアス電圧生成用トランジスタのチャネル抵抗の抵抗値は小さくなる。したがって、電流電圧変換部およびバイアス電圧生成用トランジスタを流れるドレイン電流の電流値が大きくなる。また、ドレイン電流の電流値が大きくなることによって電流電圧変換部における電圧降下も大きくなるので、相互接続ノードにおける電圧（第４の電圧）の電圧値は低くなる。このように、バイアス電圧生成用トランジスタのチャネル抵抗の抵抗値が増加／減少することによって、ドレイン電流の電流値が基準電流の電流値に応じた値に近づく。以上のように、カレントミラー精度の高い電流駆動装置を実現することができる。また、差動増幅回路は出力インピーダンスが低いので、差動増幅回路における電圧降下が小さい。よって、従来の電流駆動装置よりも、電力を効率よく使用することができる。また、差動増幅回路は入力インピーダンスが高いので、変換部等にかかる電気的な負担が小さくてすむ。さらに、差動増幅回路と調整用トランジスタとによって構成された負帰還回路がバイアス電圧（第５の電圧）の電圧値を制御するので、トランジスタの容量カップリングによるバイアス電圧（第５の電圧）の変動を低減することができる。
【０００８】
好ましくは、上記電流電圧変換部は、第１のトランジスタと第２のトランジスタと含む。上記第１のトランジスタは、上記第１のノードと、第４のノードとの間に接続され、かつ、ゲートとドレインとが接続される。上記第２のトランジスタは、上記第１のノードと上記相互接続ノードとの間に接続され、ゲートが上記第１のトランジスタのゲートに接続される。上記第１のノードと上記第４のノードとの間に上記基準電流が流れる。
【０００９】
上記電流駆動装置では、第１のトランジスタのゲートには、基準電流の電流値に応じた電圧値を有するゲート電圧が発生する。第２のトランジスタのチャネル抵抗の抵抗値は、第１のトランジスタのゲートに発生したゲート電圧の電圧値に応じた値になる。第２のトランジスタおよびバイアス電圧生成用トランジスタには、第２のトランジスタのチャネル抵抗の抵抗値とバイアス電圧生成用トランジスタのチャネル抵抗の抵抗値とに応じた電流値を有するドレイン電流が流れる。また、差動増幅回路とバイアス電圧生成用トランジスタとは負帰還回路を構成しており、相互接続ノードにおける電圧（第４の電圧）の電圧値は第３のノードにおける電圧（第３の電圧）の電圧値と一致するように制御される。また、第１のトランジスタのドレイン電圧および第３の電圧は、ともに、基準電流の電流値に応じた電圧値を示す。よって、第２のトランジスタのドレイン電圧（第４の電圧）を第１のトランジスタのドレイン電圧に近づけることができる。これにより、ドレイン電圧依存性（アーリー効果）による影響を低減することができる。
【００１０】
好ましくは、上記第３のノードと上記第４のノードとが接続される。
【００１１】
上記電流駆動装置では、第１のトランジスタのドレイン電圧の電圧値は、第３の電圧の電圧値と等しい。よって、第２のトランジスタのドレイン電圧（第４の電圧）を第１のトランジスタのドレイン電圧に近づけることができる。これにより、ドレイン電圧依存性（アーリー効果）による影響を低減することができる。
【００１２】
好ましくは、上記装置は、さらに、第１の接続状態と第２の接続状態とを切り替える接続切替部を備える。上記接続切替部は、上記第１の接続状態では、上記第１のトランジスタを上記第１のノードと第４のノードとの間に接続し、かつ、上記第１のトランジスタのゲートとドレインとを接続する。また、上記接続切替部は、上記第２のトランジスタを上記第１のノードと上記相互接続ノードとの間に接続し、かつ、ゲートを上記第１のトランジスタのゲートに接続する。また、上記接続切替部は、上記第２の接続状態では、上記第２のトランジスタを上記第１のノードと第４のノードとの間に接続し、かつ、上記第２のトランジスタのゲートとドレインとを接続する。また、上記接続切替部は、上記第１のトランジスタを上記第１のノードと上記相互接続ノードとの間に接続し、かつ、ゲートを上記第２のトランジスタのゲートに接続する。
【００１３】
上記電流駆動装置では、第１および第２のトランジスタによって構成されるカレントミラー回路の入力側のトランジスタと出力側のトランジスタとを切り替える。これにより、第１および第２のトランジスタ間の特性差による誤差を平均化することができるので、出力電流の電流値のずれが一方向に偏らない。例えば、複数の電流駆動装置を用いて表示パネルを駆動する場合において、その表示パネルの発光輝度のばらつきを低減することができる。
【００１４】
好ましくは、上記接続切替部は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子とを含む。第１のスイッチング素子は、上記第１のトランジスタと上記第４のノードとの間に接続される。第２のスイッチング素子は、上記第１のトランジスタと上記相互接続ノードとの間に接続される。第３のスイッチング素子は、上記第２のトランジスタと上記第４のノードとの間に接続される。第４のスイッチング素子は、上記第２のトランジスタと上記相互接続ノードとの間に接続される。上記第１の接続状態では、上記第１および第４のスイッチング素子がオンし、上記第２および第３のスイッチング素子がオフする。上記第２の接続状態では、上記第２および第３のスイッチング素子がオンし、上記第１および第４のスイッチング素子がオフする。
【００１５】
好ましくは、上記電流電圧変換部は、第１のトランジスタとバイアス電圧調整部とを含む。上記第１のトランジスタは、上記第１のノードと、第４のノードとの間に接続され、かつ、ゲートがドレインに接続される。上記第１のノードと上記第４のノードとの間には上記基準電流が流れる。上記バイアス電圧調整部は、上記第１のノードと上記相互接続ノードとの間に接続され、かつ、第１のトランジスタのゲートに発生するゲート電圧の電圧値に応じた抵抗値を示す。上記ゲート電圧の電圧値とそのゲート電圧の電圧値に応じて上記バイアス電圧調整部が示す抵抗値との関係は、任意に設定することができる。
【００１６】
上記電流駆動装置では、ゲート電圧の電圧値とそのゲート電圧の電圧値に応じて上記バイアス電圧調整部が示す抵抗値との関係を調整することによって、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値を調整することができる。これにより、出力電流の電流値を最適な状態にすることができる。
【００１７】
好ましくは、上記電流電圧変換部は、第１のトランジスタと、Ｋ個（Ｋは自然数）の第２のトランジスタとを含む。上記第１のトランジスタは、上記第１のノードと、第４のノードとの間に接続され、かつ、ゲートとドレインとが接続される。上記Ｋ個の第２のトランジスタは、上記第１のノードと上記相互接続ノードとの間に並列に接続される。上記Ｋ個の第２のトランジスタの各々は、ゲートが上記第１のトランジスタのゲートと接続される。上記第１のノードと上記第４のノードとの間に上記基準電流が流れる。
【００１８】
上記電流駆動装置では、第２のトランジスタのばらつきによる影響を低減することができる。
【００１９】
好ましくは、上記装置は、さらに、制御部と、接続部とを備える。制御部は、上記Ｋ個の第２のトランジスタのうちＰ個（Ｐは自然数：Ｐ≦Ｋ）の第２のトランジスタを選択する。接続部は、上記制御部によって選択されたＰ個の第２のトランジスタの各々のドレインを上記相互接続ノードに接続する。
【００２０】
上記電流駆動装置では、第１のトランジスタのゲートに発生したゲート電圧を受ける第２のトランジスタの個数を選択することができる。これにより、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるように調整することができる。
【００２１】
好ましくは、上記装置は、さらに、記憶部を備える。記憶部は、上記Ｋ個の第２のトランジスタのうち上記制御部が選択すべきトランジスタの個数を示す情報を記憶する。上記制御部は、上記記憶部に記憶された情報に従って、上記Ｋ個の第２のトランジスタのうちＰ個の第２のトランジスタを選択する選択する。
【００２２】
上記電流駆動装置では、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるときの第２のトランジスタの個数を記憶部に記憶していれば、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態を維持することができる。
【００２３】
好ましくは、上記記憶部は、複数のヒューズを含む。上記制御部は、条件固定モードとエミュレートモードとを有する。上記制御部は、上記条件固定モードになると、上記複数のヒューズの切断状態に応じて、上記Ｋ個の第２のトランジスタのうちＰ個の第２のトランジスタを選択する。また、上記制御部は、上記エミュレートモードになると、上記複数のヒューズの切断状態をエミュレートすることによって、上記Ｋ個の第２のトランジスタのうちＰ個の第２のトランジスタを選択する。
【００２４】
好ましくは、上記電流電圧変換部は、ゲート電圧調整部と、第１のトランジスタとを含む。上記第１のノードと、第４のノードとの間には、上記基準電流が流れる。上記ゲート電圧調整部は、上記第１のノードと上記第４のノードとの間に接続され、かつ、上記基準電流の電流値に応じた電圧値を有するゲート電圧を生成する。上記第１のトランジスタは、上記第１のノードと上記相互接続ノードとの間に接続され、上記ゲート電圧調整部によって生成されたゲート電圧をゲートに受ける。上記基準電流の電流値とその基準電流の電流値に応じて上記ゲート電圧調整部が生成するゲート電圧の電圧値との関係は、任意に設定することができる。
【００２５】
上記電流駆動装置では、基準電流の電流値とその基準電流の電流値に応じてゲート電圧調整部が生成するゲート電圧の電圧値との関係を調整することによって、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値を調整することができる。これにより、出力電流の電流値を最適な状態にすることができる。
【００２６】
好ましくは、上記電流電圧変換部は、Ｋ個（Ｋは自然数）の第１のトランジスタと、第２のトランジスタとを含む。上記Ｋ個の第１のトランジスタは、上記第１のノードと、第４のノードとの間に並列に接続される。上記Ｋ個の第１のトランジスタの各々は、ゲートとドレインとが接続される。上記第２のトランジスタは、上記第１のノードと上記相互接続ノードとの間に接続され、かつ、ゲートが上記複数の第１のトランジスタの各々のゲートに接続される。
【００２７】
上記電流駆動装置では、第１のトランジスタのばらつきによる影響を低減することができる。
【００２８】
好ましくは、上記装置は、さらに、制御部と、接続部とを備える。制御部は、上記Ｋ個の第１のトランジスタのうちＰ個（Ｐは自然数：Ｐ≦Ｋ）の第１のトランジスタを選択する。接続部は、上記制御部によって選択されたＰ個の第１のトランジスタの各々において、その第１のトランジスタのゲートとドレインとを接続する。
【００２９】
上記電流駆動装置では、 第２のトランジスタのゲートに与えるゲート電圧を生成する第１のトランジスタの個数を選択することができる。これにより、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるように調整することができる。
【００３０】
好ましくは、上記装置は、さらに、記憶部を備える。記憶部は、上記Ｋ個の第１のトランジスタのうち上記制御部が選択すべきトランジスタの個数を示す情報を記憶する。上記制御部は、上記記憶部に記憶された情報に従って、上記Ｋ個の第１のトランジスタのうちＰ個の第１のトランジスタを選択する、
上記電流駆動装置では、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるときの第１のトランジスタの個数を記憶部に記憶していれば、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態を維持することができる。
【００３１】
好ましくは、上記記憶部は、複数のヒューズを含む。上記制御部は、条件固定モードとエミュレートモードとを有する。上記制御部は、上記条件固定モードになると、上記複数のヒューズの切断状態に応じて、上記Ｋ個の第１のトランジスタのうちＰ個の第１のトランジスタを選択する。また、上記制御部は、上記エミュレートモードになると、上記複数のヒューズの切断状態をエミュレートすることによって、上記Ｋ個の第１のトランジスタのうちＰ個の第１のトランジスタを選択する。
【００３２】
好ましくは、上記電流電圧変換部は、第１の抵抗と、第２の抵抗を含む。上記第１の抵抗は、上記第１のノードと上記第３のノードとの間に接続される。上記第２の抵抗は、上記第１のノードと上記相互接続ノードとの間に接続される。上記第１のノードと上記第３のノードとの間には上記基準電流が流れる。
【００３３】
上記電流駆動装置では、第３のノードには、第１の抵抗が有する抵抗値と基準電流の電流値とに応じた電圧値を有する第３の電圧が発生する。第２の抵抗およびバイアス電圧生成用トランジスタには、第２の抵抗が有する抵抗値とバイアス電圧生成用トランジスタのチャネル抵抗の抵抗値とに応じた電流値を有するドレイン電流が流れる。また、相互接続ノードには、第２の抵抗における電圧降下に応じた電圧値を有する第４の電圧が発生する。差動増幅回路とバイアス電圧生成用トランジスタとは負帰還回路を構成しており、相互接続ノードにおける電圧（第４の電圧）の電圧値は第３のノードにおける電圧（第３の電圧）の電圧値と一致するように制御される。バイアス電圧生成用トランジスタのチャネル抵抗の抵抗値が増加／減少することによって、ドレイン電流Ｉｄの電流値が基準電流の電流値に応じた値に近づく。以上のように、カレントミラー精度の高い電流駆動装置を実現することができる。
【００３４】
好ましくは、上記装置は、さらに、第１の接続状態と第２の接続状態とを切り替える接続切替部を備える。上記接続切替部は、上記第１の接続状態では、上記第１の抵抗を上記第１のノードと上記第３のノードとの間に接続し、上記第２の抵抗を上記第１のノードと上記相互接続ノードとの間に接続する。また、上記接続切替部は、上記第２の接続状態では、上記第１の抵抗を上記第１のノードと上記相互接続ノードとの間に接続し、上記第２の抵抗を上記第１のノードと上記第３のノードとの間に接続する。
【００３５】
上記電流駆動装置では、第１の抵抗と第２の抵抗との配置を切り替える。これにより、第１および第２の抵抗間の特性差による誤差を平均化することができるので、出力電流の電流値のずれが一方向に偏らない。例えば、複数の電流駆動装置を用いて表示パネルを駆動する場合において、その表示パネルの発光輝度のばらつきを低減することができる。
【００３６】
好ましくは、上記接続切替部は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、第５のスイッチング素子と、第６のスイッチング素子と、第７のスイッチング素子と、第８のスイッチング素子とを含む。第１のスイッチング素子は、上記第１の抵抗と上記第３のノードとの間に接続される。第２のスイッチング素子は、上記第２の抵抗と上記第３のノードとの間に接続される。第３のスイッチング素子は、上記第１の抵抗と上記バイアス電圧生成用トランジスタとの間に接続される。第４のスイッチング素子は、上記第２の抵抗と上記バイアス電圧生成用トランジスタとの間に接続される。第５のスイッチング素子は、上記第１の抵抗と上記差動増幅回路の非反転入力端子の間に接続される。第６のスイッチング素子は、上記第２の抵抗と上記差動増幅回路の非反転入力端子の間に接続される。第７のスイッチング素子は、上記第１の抵抗と上記差動増幅回路の反転入力端子の間に接続される。第８のスイッチング素子は、上記第２の抵抗と上記差動増幅回路の反転入力端子の間に接続される。上記第１の接続状態では、上記第１，４，６，７のスイッチング素子がオンし、上記第２，３，５，８のスイッチング素子がオフする。上記第２の接続状態では、上記第２，３，５，８のスイッチング素子がオンし、上記第１，４，６，７のスイッチング素子がオフする。
【００３７】
好ましくは、上記第２の抵抗は、抵抗値を任意に設定することができる抵抗である。
【００３８】
上記電流駆動装置では、第２の抵抗が有する抵抗値を調整することによって、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値を調整することができる。これにより、出力電流の電流値を最適な状態にすることができる。
【００３９】
好ましくは、上記第２の抵抗は、上記第１のノードと、第４のノードとの間に、Ｋ個（Ｋは自然数）の第３の抵抗がラダー状に接続された構成である。上記装置は、さらに、制御部と、接続部とを備える。上記制御部は、上記Ｋ個の第３の抵抗のうち上記第１のノードから数えてＰ個目（Ｐは自然数：Ｐ≦Ｋ）に存在する第３の抵抗を選択する。上記接続部は、上記制御部によって選択されたＰ個目の第３の抵抗を上記相互接続ノードに接続する接続部とを備える。
【００４０】
上記電流駆動装置では、上記第１のノードから数えてＰ個目に存在する第３の抵抗を相互接続ノードに接続することによって、第１のノードと第２のノードとの間にＰ個の第３の抵抗とバイアス電圧生成用トランジスタとが直列に接続される。よって、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値は、バイアス電圧生成用トランジスタのチャネル抵抗の抵抗値とＰ個の第３の抵抗の各々が示す抵抗値の合計値とに応じた値になる。つまり、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値を調整することができる。これにより、出力電流の電流値を最適な状態にすることができる。
【００４１】
好ましくは、上記装置は、さらに、記憶部を備える。記憶部は、上記Ｋ個の第３の抵抗のうち上記制御部が選択すべき第３の抵抗の位置を示す情報を記憶する。上記制御部は、上記記憶部に記憶された情報に従って、上記Ｋ個の第３の抵抗のうち上記第１のノードから数えてＰ個目に存在する第３の抵抗を選択する。
【００４２】
上記電流駆動装置では、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるときに選択される第３の抵抗の位置を記憶部に記憶していれば、バイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態を維持することができる。
【００４３】
好ましくは、上記記憶部は、複数のヒューズを含む。上記制御部は、条件固定モードとエミュレートモードとを有する。上記制御部は、上記条件固定モードになると、上記複数のヒューズの切断状態に応じて、上記Ｋ個の第３の抵抗のうち上記第１のノードから数えてＰ個目（Ｐは自然数：Ｐ≦Ｋ）に存在する第３の抵抗を選択する。また、上記制御部は、上記エミュレートモードになると、上記複数のヒューズの切断状態をエミュレートすることによって、上記Ｋ個の第３の抵抗のうち上記第１のノードから数えてＰ個目（Ｐは自然数：Ｐ≦Ｋ）に存在する第３の抵抗を選択する。
【００４４】
好ましくは、上記差動増幅回路は、第１のトランジスタおよび第３のトランジスタと、第２のトランジスタおよび第４のトランジスタとを含む。第１のトランジスタおよび第３のトランジスタは、上記第１のノードと上記第２のノードとの間に直列に接続される。第２のトランジスタおよび第４のトランジスタは、上記第１のノードと上記第２のノードとの間に直列に接続される。上記第１のトランジスタは、上記第１のノードと上記第３のトランジスタとの間に接続され、かつ、上記相互接続ノードの電圧（第４の電圧）をゲートに受ける。上記第２のトランジスタは、
上記第１のノードと上記第４のトランジスタとの間に接続され、かつ、上記第３のノードの電圧（第３の電圧）をゲートに受ける。上記第３のトランジスタは、上記第１のトランジスタと上記第２のノードとの間に接続され、かつ、ドレインとゲートとが接続されている。上記第４のトランジスタは、上記第２のトランジスタと上記第２のノードとの間に接続され、かつ、ゲートが上記第３のトランジスタのゲートに接続される。
【００４５】
上記電流駆動装置では、第４のトランジスタのドレイン電圧が上記差動増幅回路の出力電圧（第５の電圧）として出力される。
【００４６】
好ましくは、上記差動増幅回路は、さらに、第１の接続状態と第２の接続状態を切り替える接続切替部を含む。上記接続切替部は、上記第１の接続状態では、上記第１のトランジスタを上記第１のノードと上記第３のトランジスタとの間に接続し、上記第２のトランジスタを上記第１のノードと上記第４のトランジスタとの間に接続し、上記相互接続ノードの電圧（第４の電圧）を上記第１のトランジスタのゲートに与え、上記第３のノードの電圧（第３の電圧）を上記第２のトランジスタのゲートに与える。また、上記接続切替部は、上記第２の接続状態では、上記第１のトランジスタを上記第１のノードと上記第４のトランジスタとの間に接続し、上記第２のトランジスタを上記第１のノードと上記第３のトランジスタとの間に接続し、上記相互接続ノードの電圧（第４の電圧）を上記第２のトランジスタのゲートに与え、上記第３のノードの電圧（第３の電圧）を上記第１のトランジスタのゲートに与える。
【００４７】
上記電流駆動装置では、第１のトランジスタと第２のトランジスタとの配置を切り替える。これにより、第１および第２のトランジスタ間の特性差による誤差（差動増幅回路におけるオフセットのばらつき）を平均化することができるので、出力電流の電流値のずれが一方向に偏らない。複数の電流駆動装置を用いて表示パネルを駆動する場合において、その表示パネルの発光輝度のばらつきを低減することができる。
【００４８】
好ましくは、上記接続切替部は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、第５のスイッチング素子と、第６のスイッチング素子と、第７のスイッチング素子と、第８のスイッチング素子とを含む。第１のスイッチング素子は、上記相互接続ノードと上記第１のトランジスタのゲートとの間に接続される。第２のスイッチング素子は、上記相互接続ノードと上記第２のトランジスタのゲートとの間に接続される。第３のスイッチング素子は、上記第３のノードと上記第１のトランジスタのゲートとの間に接続される。第４のスイッチング素子は、上記第３のノードと上記第２のトランジスタのゲートとの間に接続される。第５のスイッチング素子は、上記第１のトランジスタと上記第３のトランジスタとの間に接続される。第６のスイッチング素子は、上記第１のトランジスタと上記第４のトランジスタとの間に接続される。第７のスイッチング素子は、上記第２のトランジスタと上記第３のトランジスタとの間に接続される。第８のスイッチング素子は、上記第２のトランジスタと上記第４のトランジスタとの間に接続される。上記第１の接続状態では、上記第１，４，５，８のスイッチング素子がオンし、第２，３，６，７のスイッチング素子がオフする。上記第２の接続状態では、上記第２，３，６，７のスイッチング素子がオンし、上記第１，４，５，８のスイッチング素子がオフする。
【００４９】
好ましくは、上記第３のトランジスタのゲートは、上記第４のトランジスタのゲートに接続されている。上記差動増幅回路は、さらに、第１の接続状態と第２の接続状態を切り替える接続切替部を含む。上記接続切替部は、上記第１の接続状態では、上記第３のトランジスタを上記第１のトランジスタと上記第２のノードとの間に接続し、上記第４のトランジスタを上記第２のトランジスタと上記第２のノードとの間に接続し、上記第３のトランジスタのゲートとドレインとを接続する。また、上記接続切替部は、上記第２の接続状態では、上記第４のトランジスタを上記第１のトランジスタと上記第２のノードとの間に接続し、上記第３のトランジスタを上記第２のトランジスタと上記第２のノードとの間に接続し、上記第４のトランジスタのゲートとドレインとを接続する。
【００５０】
上記電流駆動装置では、第３のトランジスタと第４のトランジスタとの配置を切り替える。第１の接続状態では、第４のトランジスタのドレイン電圧を差動増幅回路の出力電圧（第５の電圧）として出力する。第２の接続状態では、第３のトランジスタのドレイン電圧を差動増幅回路の出力電圧（第５の電圧）として出力する。これにより、第３のトランジスタと第４のトランジスタとの間の特性差による誤差（差動増幅回路におけるオフセットのばらつき）を平均化することができるので、出力電流の電流値のずれが一方向に偏らない。複数の電流駆動装置を用いて表示パネルを駆動する場合において、その表示パネルの発光輝度のばらつきを低減することができる。
【００５１】
好ましくは、上記接続切替部は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、第５のスイッチング素子と、第６のスイッチング素子と、第７のスイッチング素子と、第８のスイッチング素子とを含む。第１のスイッチング素子は、上記第１のトランジスタと上記第３のトランジスタとの間に接続される。第２のスイッチング素子は、上記第１のトランジスタと上記第４のトランジスタとの間に接続される。第３のスイッチング素子は、上記第２のトランジスタと上記第３のトランジスタとの間に接続される。第４のスイッチング素子は、上記第２のトランジスタと上記第４のトランジスタとの間に接続される。第５のスイッチング素子は、上記第３のトランジスタのゲートとドレインとの間に接続される。第６のスイッチング素子は、上記第４のトランジスタのゲートとドレインとの間に接続される。第７のスイッチング素子は、上記第３のトランジスタのドレインと第５のノードとの間に接続される。第８のスイッチング素子は、上記第４のトランジスタのドレインと上記第５のノードとの間に接続される。上記第１の接続状態では、上記第１，４，５，８のスイッチング素子がオンし、第２，３，６，７のスイッチング素子がオフする。上記第２の接続状態では、第２，３，６，７のスイッチング素子がオンし、上記第１，４，５，８のスイッチング素子がオフする。
【００５２】
好ましくは、上記第３のトランジスタのゲートは、上記第４のトランジスタのゲートに接続されている。上記差動増幅回路は、さらに、第１の接続状態と第２の接続状態とを切り替える接続切替部を含む。上記接続切替部は、上記第１の接続状態では、上記相互接続ノードの電圧（第４の電圧）を上記第１のトランジスタのゲートに与え、上記第３のノードの電圧（第３の電圧）を上記第２のトランジスタのゲートに与え、上記第３のトランジスタのゲートとドレインとを接続する。また、上記接続切替部は、上記第２の接続状態では、上記相互接続ノードの電圧（第４の電圧）を上記第２のトランジスタのゲートに入力し、上記第３のノードの電圧（第３の電圧）を上記第１のトランジスタのゲートに入力し、上記第４のトランジスタのゲートとドレインとを接続する。
【００５３】
上記電流駆動装置では、第１および第３のトランジスタと第２および第４のトランジスタとの配置を切り替える。第１の接続状態では、第４のトランジスタのドレイン電圧を差動増幅回路の出力電圧（第５の電圧）として出力する。第２の接続状態では、第３のトランジスタのドレイン電圧を差動増幅回路の出力電圧（第５の電圧）として出力する。これにより、第１および第３のトランジスタと第２および第４のトランジスタとの間の特性差による誤差（差動増幅回路におけるオフセットのばらつき）を平均化することができるので、出力電流の電流値のずれが一方向に偏らない。例えば、複数の電流駆動装置を用いて表示パネルを駆動する場合において、その表示パネルの発光輝度のばらつきを低減することができる。
【００５４】
好ましくは、上記接続切替部は、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、第４のスイッチング素子と、第５のスイッチング素子と、第６のスイッチング素子と、第７のスイッチング素子と、第８のスイッチング素子とを含む。第１のスイッチング素子は、上記第３のノードと上記第１のトランジスタのゲートとの間に接続される。第２のスイッチング素子は、上記第３のノードと上記第２のトランジスタのゲートとの間に接続される。第３のスイッチング素子は、上記相互接続ノードと上記第１のトランジスタのゲートとの間に接続される。第４のスイッチング素子は、上記相互接続ノードと上記第２のトランジスタのゲートとの間に接続される。第５のスイッチング素子は、上記第３のトランジスタのゲートとドレインとの間に接続される。第６のスイッチング素子は、上記第４のトランジスタのゲートとドレインとの間に接続される。第７のスイッチング素子は、上記第３のトランジスタのドレインと第５のノードとの間に接続される。第８のスイッチング素子は、上記第４のトランジスタのドレインと上記第５のノードとの間に接続される。上記第１の接続状態では、上記第１，４，６，７のスイッチング素子がオンし、上記第２，３，５，８のスイッチング素子がオフする。上記第２の接続状態では、上記第２，３，５，８のスイッチング素子がオンし、上記第１，４，６，７のスイッチング素子がオフする。
【００５５】
好ましくは、上記装置は、さらに、電圧制限用トランジスタを備える。電圧制限用トランジスタは、上記第１のノードと上記調整用トランジスタとの間に接続され、ゲートに所定の制限電圧を受ける。
【００５６】
上記電流駆動装置では、バイアス電圧生成用トランジスタのドレイン電圧を駆動トランジスタのドレイン電圧にあわせることができるので、駆動トランジスタにおけるドレイン電圧依存性による誤差を低減することができる。
【００５７】
好ましくは、上記装置は、さらに、出力電圧制限用トランジスタを備える。出力電圧制限用トランジスタは、上記出力電流ノードと上記駆動トランジスタとの間に接続され、ゲートが上記電圧制限用トランジスタのゲートに接続される。
【００５８】
上記電流駆動装置では、バイアス電圧生成用トランジスタのドレイン電圧と駆動トランジスタのドレイン電圧とをほぼ一致させることができるので、駆動トランジスタにおけるドレイン電圧依存性による誤差を低減することができる。
【００５９】
好ましくは、複数の上記電流駆動装置は、直列に配置されている。上記複数の電流駆動装置の各々は、その電流駆動装置の前段に配置された電流駆動装置の駆動トランジスタが出力する出力電流の電流値に応じた電流値を有する電流が、その電流駆動装置の上記第１のノードと上記第３のノードとの間に流れる。
【００６０】
上記電流駆動装置では、大型の電流駆動装置を構成することができる。
【発明の効果】
【００６１】
以上のように、カレントミラー精度の高い電流駆動装置を実現することができる。また、差動増幅回路は出力インピーダンスが低いので、差動増幅回路における電圧降下が小さい。よって、従来の電流駆動装置よりも、電力を効率よく使用することができる。また、差動増幅回路は入力インピーダンスが高いので、変換部等にかかる電気的な負担が小さくてすむ。さらに、差動増幅回路と調整用トランジスタとによって構成された負帰還回路がバイアス電圧（第５の電圧）の電圧値を制御するので、トランジスタの容量カップリングによるバイアス電圧（第５の電圧）の変動を低減することができる。
【発明を実施するための最良の形態】
【００６２】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００６３】
（第１の実施形態）
＜全体構成＞
この発明の第１の実施形態による電流駆動装置１の全体構成を図１に示す。この装置１は、有機ＥＬ等の複数の表示素子回路（図示せず）に電流を供給する装置であり、基準電流源ＲＥＦによって供給される基準電流Ｉｒｅｆを入力し、入力した基準電流Ｉｒｅｆの電流値と同一の電流値を示す出力電流Ｉｏｕｔまたは入力した基準電流Ｉｒｅｆの電流値と比例関係にある電流値を有する出力電流Ｉｏｕｔ（基準電流Ｉｒｅｆの電流値に対して所望の倍率を乗じて得られる電流値を有する出力電流Ｉｏｕｔ）を複数の表示素子回路に出力する。この装置１は、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌと、基準電圧供給端子１０２と、差動増幅回路１０３と、バイアス電圧生成用トランジスタＴ１０４と、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂとを備える。
【００６４】
電流電圧変換用トランジスタＴ１０１Ｒと電流電圧変換用トランジスタＴ１０１Ｌとはカレントミラー回路を構成しており、電流電圧変換用トランジスタＴ１０１Ｌに基準電流Ｉｒｅｆが流れると、そのカレントミラー回路のミラー比に応じた電流値を有するドレイン電流Ｉｄが電流電圧変換用トランジスタＴ１０１Ｒに流れる。
【００６５】
電流電圧変換用トランジスタＴ１０１Ｌは、内部電源ノードＶｄｄと基準電流源ＲＥＦとの間に設けられ、電流電圧変換用トランジスタＴ１０１Ｌのゲートが電流電圧変換用トランジスタＴ１０１Ｌのドレインと電流電圧変換用トランジスタＴ１０１Ｒのゲートとに接続されている。よって、電流電圧変換用トランジスタＴ１０１Ｌに基準電流Ｉｒｅｆが流れると、電流電圧変換用トランジスタＴ１０１Ｌのゲートには基準電流Ｉｒｅｆの電流値に応じた電圧値を有するゲート電圧Ｖｉｄが発生する。
【００６６】
電流電圧変換用トランジスタＴ１０１Ｒおよび調整用トランジスタＴ１０４は、内部電源ノードＶｄｄと接地ノードＧＮＤとの間に直列に接続されている。電流電圧変換用トランジスタＴ１０１Ｒは、内部電源ノードＶｄｄとノードＮ１０３との間に接続され、ゲートが電流電圧変換用トランジスタＴ１０１Ｌのゲートに接続されている。電流電圧変換用トランジスタＴ１０１Ｒのチャネル抵抗の抵抗値は、ゲートに印加されたゲート電圧Ｖｉｄの電圧値に応じた値になる。バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値は、ゲートに印加されたバイアス電圧Ｖｂｉａｓの電圧値に応じた値になる。これにより、電流電圧変換用トランジスタＴ１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４には、電流電圧変換用トランジスタＴ１０１Ｒのチャネル抵抗値とバイアス電圧生成用トランジスタＴ１０４のチャネル抵抗値とに応じた電流値を有するドレイン電流Ｉｄが流れる。また、ノードＮ１０３には、電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下に応じた電圧値を有するドレイン電圧Ｖｒｂが発生する。
【００６７】
基準電圧供給端子１０２は、差動増幅回路１０３の反転入力端子に基準電圧Ｖｃを供給する。なお、ここでは、基準電圧Ｖｃは、電圧電流変換用トランジスタＴ１０１Ｒが飽和動作することができる電圧であり、かつ、基準電圧Ｖｃの電圧値はゲート電圧Ｖｉｄの電圧値とほぼ一致していると想定する。
【００６８】
差動増幅回路１０３とバイアス電圧生成用トランジスタＴ１０４とは負帰還回路を構成しており、ドレイン電圧Ｖｒｂの電圧値は基準電圧Ｖｃの電圧値と一致するように制御される。
【００６９】
差動増幅回路１０３は、非反転入力端子がノードＮ１０３に接続され、反転入力端子が基準電圧供給端子１０２に接続され、出力端子がゲート線Ｇ１０４に接続されている。差動増幅回路１０３は、ノードＮ１０３に発生したドレイン電圧Ｖｒｂの電圧値と基準電圧供給端子１０２から供給された基準電圧Ｖｃの電圧値との差に応じた電圧値を有するバイアス電圧Ｖｂｉａｓを出力する。
【００７０】
バイアス電圧生成用トランジスタＴ１０４は、ノードＮ１０３と接地ノードとの間に設けられ、ゲートはゲート線Ｇ１０４に接続されている。バイアス電圧生成用トランジスタＴ１０４のゲートにバイアス電圧Ｖｂｉａｓを受けると、そのバイアス電圧Ｖｂｉａｓの電圧値に応じてバイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値が変化する。よって、電流電圧変換用トランジスタＴ１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４を流れるドレイン電流Ｉｄの電流値が変化する。また、ドレイン電流Ｉｄの電流値が変化することによって電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下の大きさも変化する。
【００７１】
バイアス電圧生成用トランジスタＴ１０４と駆動トランジスタＴ１０５ａ，１０５ｂの各々とはカレントミラー回路を構成しており、バイアス電圧生成用トランジスタＴ１０４にドレイン電流Ｉｄが流れると、そのカレントミラー回路のミラー比に応じた電流値を有する出力電流Ｉｏｕｔが駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々に流れる。
【００７２】
駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々は、表示素子回路（図示せず）と接地ノードとの間に設けられ、ゲートはゲート線Ｇ１０４に接続されている。駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々には、ゲート線Ｇ１０４に入力されたバイアス電圧Ｖｂｉａｓの電圧値に応じた電流値の出力電流Ｉｏｕｔが流れる。
【００７３】
なお、ここでは、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌによって構成されるカレントミラー回路のミラー比を「１：１」であると想定する。また、バイアス電圧生成用トランジスタＴ１０４と駆動トランジスタＴ１０５ａ，Ｔ１０５ｂによって構成されるカレントミラー回路のミラー比も「１：１」であると想定する。つまり、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌの各々が示すＩ−Ｖ特性（ゲート電圧の電圧値とそのゲート電圧に応じて流れるドレイン電流の電流値との関係）は等しく、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々が示すＩ−Ｖ特性は等しい。
【００７４】
＜動作＞
次に、図１に示した電流駆動装置１による動作について説明する。
【００７５】
まず、基準電流源ＲＥＦと接続された電流電圧変換用トランジスタＴ１０１Ｌに、基準電流Ｉｒｅｆが流れる。電流電圧変換用トランジスタＴ１０１Ｌはゲートとドレインとが接続されているので、トランジスタＴ１０１Ｌのゲートには基準電流Ｉｒｅｆの電流値に応じた電圧値を有するゲート電圧Ｖｉｄが発生する。
【００７６】
次に、電流電圧変換用トランジスタＴ１０１Ｒのチャネル抵抗の抵抗値は、ゲート電圧Ｖｉｄの電圧値に応じた値になる。よって、電流電圧変換用トランジスタＴ１０１Ｒ，バイアス電圧生成用トランジスタＴ１０４には、電流電圧変換用トランジスタＴ１０１Ｒのチャネル抵抗の抵抗値とバイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値とに応じた電流値を有するドレイン電流Ｉｄが流れる。また、電流電圧変換用トランジスタＴ１０１Ｒには、そのトランジスタＴ１０１Ｒのチャネル抵抗の抵抗値とそのトランジスタＴ１０１Ｒを流れるドレイン電流Ｉｄの電流値との応じた電圧降下が生じる。よって、ノードＮ１０３には、電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下に応じた電圧値を有するドレイン電圧Ｖｒｂが発生する。
【００７７】
次に、ノードＮ１０３に発生したドレイン電圧Ｖｒｂは、差動増幅回路１０３の非反転入力端子に入力される。一方、基準電圧供給端子１０２によって供給された基準電圧Ｖｃは、差動増幅回路１０３の反転入力端子に入力される。
【００７８】
次に、差動増幅回路１０３は、非反転入力端子に入力したドレイン電圧Ｖｒｂと反転入力端子に入力した基準電圧Ｖｃとの差に応じた電圧値を有するバイアス電圧Ｖｂｉａｓをゲート線Ｇ１０４に出力する。ゲート線Ｇ１０４に入力されたバイアス電圧Ｖｂｉａｓは、バイアス電圧生成用トランジスタＴ１０４のゲートおよび駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのゲートに入力される。
【００７９】
次に、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々には、ゲートに入力されたバイアス電圧Ｖｂｉａｓに応じた出力電流Ｉｏｕｔが流れる。これにより、表示素子回路（図示せず）の各々には、出力電流Ｉｏｕｔが流れる。
【００８０】
一方、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値はバイアス電圧生成用トランジスタＴ１０４のゲートに印加されるバイアス電圧Ｖｂｉａｓの電圧値に応じて変化するので、バイアス電圧生成用トランジスタＴ１０４（および電流電圧変換用トランジスタＴ１０１Ｒ）に流れるドレイン電流Ｉｄの電流値は、バイアス電圧生成用トランジスタＴ１０４のゲートに入力されたバイアス電圧Ｖｂｉａｓの電圧値に応じて変化する。また、ドレイン電流Ｉｄの電流値が変化することによって電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下の大きさも変化するので、ノードＮ１０３に発生するドレイン電圧Ｖｒｂの電圧値も変化する。
【００８１】
〔（ドレイン電流Ｉｄの電流値）＜（基準電流Ｉｒｅｆの電流値）の場合〕
ここで、電流電圧変換用トランジスタＴ１０１Ｒに流れるドレイン電流Ｉｄの電流値が電流電圧変換用トランジスタＴ１０１Ｌに流れる基準電流Ｉｒｅｆの電流値よりも小さい場合について説明する。
【００８２】
ドレイン電流Ｉｄの電流値が基準電流Ｉｒｅｆの電流値と等しい場合と比較すると、この場合、電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下が小さくなるので、ノードＮ１０３に発生するドレイン電圧Ｖｒｂは、基準電圧Ｖｃ（ゲート電圧Ｖｉｄ）よりも高くなる。よって、差動増幅回路１０３から出力されるバイアス電圧Ｖｂｉａｓの電圧値は、ドレイン電圧Ｖｒｂと基準電圧Ｖｃとが等しい場合に出力されるバイアス電圧Ｖｂｉａｓの電圧値よりも高くなる。よって、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値は小さくなる。したがって、電流電圧変換用トランジスタＴ１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４を流れるドレイン電流Ｉｄの電流値が大きくなる。また、ドレイン電流Ｉｄの電流値が大きくなることによって電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下も大きくなるので、ノードＮ１０３に発生するドレイン電圧Ｖｒｂの電圧値は低くなる。
【００８３】
〔（ドレイン電流Ｉｄの電流値）＞（基準電流Ｉｒｅｆの電流値）の場合〕
一方、電流電圧変換用トランジスタＴ１０１Ｒのドレイン電圧Ｖｒｂが基準電圧Ｖｃよりも低くなった場合について説明する。
【００８４】
ドレイン電流Ｉｄの電流値が基準電流Ｉｒｅｆの電流値と等しい場合と比較すると、この場合、電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下が大きくなるので、ノードＮ１０３に発生するドレイン電圧Ｖｒｂは、基準電圧Ｖｃ（ゲート電圧Ｖｉｄ）よりも低くなる。よって、差動増幅回路１０３から出力されるバイアス電圧Ｖｂｉａｓの電圧値は、ドレイン電圧Ｖｒｂと基準電圧Ｖｃとが等しい場合に出力されるバイアス電圧Ｖｂｉａｓの電圧値よりも低くなる。よって、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値は大きくなる。したがって、電流電圧変換用トランジスタＴ１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４を流れるドレイン電流Ｉｄの電流値が小さくなる。また、ドレイン電流Ｉｄの電流値が小さくなることによって電流電圧変換用トランジスタＴ１０１Ｒにおける電圧降下も小さくなるので、ノードＮ１０３に発生するドレイン電圧Ｖｒｂの電圧値は高くなる。
【００８５】
このように、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値が増加／減少することによって、ドレイン電流Ｉｄの電流値が基準電流Ｉｒｅｆの電流値に近づく。
【００８６】
なお、出力電流Ｉｏｕｔの電流値を基準電流Ｉｒｅｆの電流値の２倍にしたい場合、電流電圧変換用トランジスタＴ１０１ＲのＩ−Ｖ特性を電流電圧変換用トランジスタＴ１０１ＬのＩ−Ｖ特性に対して１／２になるようにすればいい。この場合、電流電圧変換用トランジスタＴ１０１Ｒのチャネル抵抗は１／２になるので、電流電圧変換用トランジスタＴ１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４に流れるドレイン電流Ｉｄの電流値が２倍になれば、ノードＮ１０３に発生するドレイン電圧Ｖｒｂの電圧値と基準電圧Ｖｃの電圧値とが等しくなる。また、バイアス電圧生成用トランジスタＴ１０４と駆動トランジスタＴ１０５ａ，１０５ｂの各々とによって構成されるカレントミラー回路のミラー比を「１：２」にしても、同様に、出力電流Ｉｏｕｔの電流値を基準電流Ｉｒｅｆの電流値の２倍にすることができる。
【００８７】
＜効果＞
以上のように、本実施形態による電流駆動装置では、電流電圧変換用トランジスタＴ１０１Ｒのドレイン電圧Ｖｒｂの電圧値が基準電圧Ｖｃ（＝電流電圧変換用トランジスタＴ１０１Ｌのドレイン電圧）の電圧値に近づく。よって、ドレイン電圧依存性（アーリー効果）による影響が低減することができる。これにより、基準電流Ｉｒｅｆの電流値と等しいか比例関係にある電流値を有する出力電流Ｉｏｕｔを出力することができ、カレントミラー精度の高い電流駆動装置を実現することができる。
【００８８】
また、差動増幅回路１０３は出力インピーダンスが低いので、差動増幅回路１０３における電圧降下が小さい。よって、従来の電流駆動装置よりも電力を有効に使用することができる。
【００８９】
また、差動増幅回路１０３は入力インピーダンスが高いので、カレントミラー回路の構成する電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌにかかる電気的な負担が小さくてすむ。
【００９０】
さらに、差動増幅回路と調整用トランジスタとによって構成された負帰還回路によって、トランジスタの容量カップリングの影響によるバイアス電圧Ｖｂｉａｓおよび出力電流Ｉｏｕｔの変動を除去することができる。
【００９１】
また、本実施形態による電流駆動装置１は、基準電流Ｉｒｅｆを入力し、入力した基準電流Ｉｒｅｆを用いて出力電流Ｉｏｕｔを生成する。よって、この電流駆動装置１を複数直列に配置すれば、各々の電流駆動装置が自己の前段に配置された電流駆動装置からの出力電流Ｉｏｕｔを基準電流Ｉｒｅｆとして入力することができるので、大規模な電流駆動装置を構成することができる。
【００９２】
なお、本実施形態では、電流駆動装置１は駆動トランジスタを２つ備える構成だが、駆動トランジスタの個数はこれに限らず、表示素子回路の個数に応じて増加／減少することも可能である。
【００９３】
（第２の実施形態）
＜全体構成＞
この発明の第２の実施形態による電流駆動装置２の全体構成を図２に示す。この装置２では、図１に示した電流駆動装置１のように差動増幅回路１０３に基準電圧Ｖｃを供給する基準電圧供給端子１０２を設ける構成ではなく、電流電圧変換用トランジスタＴ１０１Ｌのゲートに発生するゲート電圧Ｖｉｄを差動増幅回路１０３に供給する構成を有する。この装置２は、図１に示した基準電圧供給端子１０２が省略されている。基準電流源ＲＥＦは、ノードＮ１０１に接続される。電流電圧変換用トランジスタＴ１０１Ｌは、内部電源ノードＶｄｄとノードＮ１０１との間に設けられる。差動増幅回路１０３は、反転入力端子に電流電圧変換用トランジスタＴ１０１Ｌのゲートに発生するゲート電圧Ｖｉｄを受ける。その他の構成は、図１と同様の構成である。
【００９４】
＜動作＞
図２に示した電流駆動装置２による動作は、差動増幅回路１０３における動作以外は、電流駆動装置１による動作と同様である。
【００９５】
差動増幅回路１０３は、非反転入力端子に入力したドレイン電圧Ｖｒｂと反転入力端子に入力したゲート電圧Ｖｉｄとの差に応じたバイアス電圧Ｖｂｉａｓをゲート線Ｇ１０４に出力する。
【００９６】
＜効果＞
以上のように、基準電圧Ｖｃを特別に生成することなく、電流電圧変換用トランジスタＴ１０１Ｌのゲートに発生するゲート電圧Ｖｉｄを差動増幅回路１０３に供給する構成にすることによって、第１の実施形態と比較すると、さらに簡単な構成の電流駆動装置を実現することができる。
【００９７】
（第３の実施形態）
＜トランジスタのばらつきによる影響について＞
カレントミラー回路において入力側トランジスタのＩ−Ｖ特性と出力側トランジスタのＩ−Ｖ特性とが異なると、カレントミラー回路に入力される電流の電流値とカレントミラー回路から出力される電流の電流値と間に両者の特性差に応じた誤差が生じるので、入力側トランジスタに流れる基準電流の電流値と出力側トランジスタに流れるドレイン電流の電流値との比がミラー比に対応しなくなる。例えば、同一のゲート電圧を電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌに入力した場合、電流電圧変換用トランジスタＴ１０１Ｌに流れる電流よりも電流電圧変換用トランジスタＴ１０１Ｒに流れる電流の方が大きいとすると、差動増幅回路１０３によって生成されるバイアス電圧Ｖｂｉａｓの電圧値は本来あるべき電圧値よりも大きくなる。よって、電流駆動装置の出力電流Ｉｏｕｔの電流値は、常に、基準電流Ｉｒｅｆの電流値よりも大きくなってしまう。このように、トランジスタの特性差によって出力電流Ｉｏｕｔの誤差が一方向に偏っていると、複数の電流駆動装置を用いて表示パネルを駆動した場合、その表示パネルの発光輝度が顕著にばらついてしまう。
【００９８】
＜全体構成＞
この発明の第３の実施形態による電流駆動装置３の全体構成を図３に示す。この装置３は、図１に示した電流駆動装置１に加えて、接続切替部３０１を備える。その他の構成は図１と同様である。接続切替部３０１は、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌと基準電流源ＲＥＦおよびノードＮ１０３との間に設けられる。接続切替部３０１は、外部からの制御信号Ｒ，ＮＲに応じて、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌのうち一方を基準電流源ＲＥＦに接続するとともにもう一方をノードＮ１０３に接続する。つまり、この装置３は、制御信号Ｒ，ＮＲに応じて、電流電圧変換用トランジスタＴ１０１Ｒと電流電圧変換用トランジスタＴ１０１Ｌとの配置関係を交代する。
【００９９】
なお、ここでは、電流電圧生成用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌによって構成されるカレントミラー回路のミラー比は「１：１」であるものとする。
【０１００】
＜接続切替部３０１の内部構成＞
図３に示した接続切替部３０１は、スイッチ用トランジスタＴ３０１ａ，Ｔ３０１ｂ，Ｔ３０１ｃ，Ｔ３０１ｄを含む。
【０１０１】
スイッチ用トランジスタＴ３０１ａは、電流電圧変換用トランジスタＴ１０１Ｌのドレインと基準電流源ＲＥＦとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴ３０１ｂは、電流電圧変換用トランジスタＴ１０１ＬのドレインとノードＮ１０３との間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴ３０１ｃは、電流電圧変換用トランジスタＴ１０１Ｒのドレインと基準電流源ＲＥＦとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴ３０１ｄは、電流電圧変換用トランジスタＴ１０１ＲのドレインとノードＮ１０３との間に設けられ、ゲートには制御信号ＮＲが入力される。
【０１０２】
制御信号Ｒ，ＮＲは、Ｌレベルのときにはスイッチ用トランジスタＴ３０１ａ〜Ｔ３０１ｄ（ＰＭＯＳトランジスタ）を活性化させる電圧であり、Ｈレベルのときにはスイッチ用トランジスタＴ３０１ａ〜Ｔ３０１ｄ（ＰＭＯＳトランジスタ）を非活性化させる電圧である。
【０１０３】
＜動作＞
次に、図３に示した接続切替部３０１による動作について説明する。
【０１０４】
制御信号ＲがＬレベル（アクティブ）であり制御信号ＮＲがＨレベル（インアクティブ）である場合、スイッチ用トランジスタＴ３０１ａ，Ｔ３０１ｄは活性化されスイッチ用トランジスタＴ３０１ｂ，Ｔ３０１ｃは非活性化される。よって、基準電流源ＲＥＦは電流電圧変換用トランジスタＴ１０１Ｌのドレインに接続され、ノードＮ１０３は電圧電流変換用トランジスタＴ１０１Ｒのドレインに接続される。
【０１０５】
一方、制御信号ＲがＨレベルであり制御信号ＮＲがＬレベルである場合、スイッチ用トランジスタＴ３０１ａ，Ｔ３０１ｄは非活性化されスイッチ用トランジスタＴ３０１ｂ，Ｔ３０１ｃは活性化される。よって、基準電流源ＲＥＦは電流電圧変換用トランジスタＴ１０１Ｒのドレインに接続され、ノードＮ１０３は電圧電流変換用トランジスタＴ１０１Ｒのドレインに接続される。
【０１０６】
＜切り替えるタイミング＞
制御信号Ｒ，ＮＲの信号レベルを切り替えるタイミングは、任意ではあるが、定期的である方が好ましい。例えば、１フレームごとに制御信号Ｒ，ＮＲの信号レベルを切り替えれば、出力電流Ｉｏｕｔの電流値が変化するタイミングと表示パネルに表示される画像が切り替わるタイミングとが一致するので、表示パネルにおける明るさの変化を目立たなくすることができる。
【０１０７】
また、制御信号Ｒ，ＮＲの信号レベルの切り替えを垂直ブランキング期間中に行うことも可能である。
【０１０８】
さらに、スイッチ用トランジスタＴ３０１ａ，Ｔ３０１ｂ，Ｔ３０１ｃ，Ｔ３０１ｄのすべてが活性化する期間が生じないように制御信号Ｒ，ＮＲの信号レベルの切り替えを行えば、基準電流源ＲＥＦとノードＮ１０３との間に短絡を生じることなく、安定して切替動作を行うことができる。
【０１０９】
＜効果＞
以上のように、制御信号Ｒ，ＮＲによって電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌの配置関係を交代することにより、トランジスタＴ１０１Ｒ，Ｔ１０１Ｌ間の特性差による誤差を平均化することができる。これにより、電流駆動装置から表示素子回路に出力される出力電流Ｉｏｕｔのずれが一方向に偏らないので、表示パネルの発光輝度のばらつきを低減することができる。
【０１１０】
また、表示パネルにおいて、出力電流Ｉｏｕｔの電流値が切り替わる面積は、小さい方が好ましい。例えば、１ライン単位で出力電流Ｉｏｕｔの電流値が切り替わる方が好ましい。このようにすれば、表示パネルさらに目立たなくなる。
【０１１１】
（第４の実施形態）
＜全体構成＞
この発明の第４の実施形態による電流駆動装置４の全体構成を図４に示す。この装置４は、図２に示した電流駆動装置２に加えて、図３に示した接続切替部３０１を備える。その他の構成は、図２と同様である。接続切替部３０１は、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１ＬとノードＮ１０１，Ｎ１０３との間に設けられる。接続切替部３０１は、外部からの制御信号Ｒ，ＮＲに応じて、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌのうち一方をノードＮ１０１に接続するとともにもう一方をノードＮ１０３に接続する。
【０１１２】
なお、ここでは、電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌによって構成されるカレントミラー回路のミラー比は「１：１」であるものとする。
【０１１３】
＜動作＞
次に、図４に示した接続切替部による動作について説明する。
【０１１４】
制御信号ＲがＬレベル（アクティブ）であり制御信号ＮＲがＨレベル（インアクティブ）である場合、スイッチ用トランジスタＴ３０１ａ，Ｔ３０１ｄは活性化されスイッチ用トランジスタＴ３０１ｂ，Ｔ３０１ｃは非活性化される。よって、ノードＮ１０１は電流電圧変換用トランジスタＴ１０１Ｌのドレインに接続され、ノードＮ１０３は電圧電流変換用トランジスタＴ１０１Ｒのドレインに接続される。
【０１１５】
一方、制御信号ＲがＨレベルであり制御信号ＮＲがＬレベルである場合、スイッチ用トランジスタＴ３０１ａ，Ｔ３０１ｄは非活性化しスイッチ用トランジスタＴ３０１ｂ，Ｔ３０１ｃは活性化する。よって、ノードＮ１０１は電流電圧変換用トランジスタＴ１０１Ｒのドレインに接続され、ノードＮ１０３は電圧電流変換用トランジスタＴ１０１Ｒのドレインに接続される。
【０１１６】
＜効果＞
以上のように、制御信号Ｒ，ＮＲによって電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌの配置関係を交代することにより、トランジスタＴ１０１Ｒ，Ｔ１０１Ｌ間の特性差による誤差を平均化することができる。これにより、電流駆動装置３から表示素子回路に出力される出力電流Ｉｏｕｔのずれが一方向に偏らないので、表示パネルの発光輝度のばらつきを低減することができる。
【０１１７】
（第５の実施形態）
＜ドレイン電圧依存性について＞
一般的に、飽和動作時のトランジスタでは、ドレイン電圧依存性（アーリー効果）による影響を受け、ドレイン電圧の増加によってドレイン電流の電流値がわずかに増加する。よって、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧と駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧とが一致もしくはほぼ一致していることが望ましい。
【０１１８】
＜全体構成＞
この発明の第５の実施形態による電流駆動装置５の全体構成と図５に示す。この装置５は、図１に示した電流駆動装置１に加えて、制限電圧供給端子５０１と、電圧制限用トランジスタＴ５０２とを備える。その他の構成は、図１と同様である。制限電圧供給端子５０１は、制限電圧Ｖｘを供給する。電圧制限用トランジスタＴ５０２は、ノードＮ１０３とバイアス電圧生成用トランジスタＴ１０４との間に設けられ、ゲートには制限電圧供給端子５０１からの制限電圧Ｖｘが入力される。電圧制限用トランジスタＴ５０２は、ゲートに入力された制限電圧Ｖｘに応じて、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧を調整する。
【０１１９】
＜ドレイン電圧の調整＞
次に、図５に示した電圧制限用トランジスタＴ５０２によるバイアス電圧生成用トランジスタＴ１０４のドレイン電圧の調整について説明する。
【０１２０】
駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々のドレイン電圧の平均が「電圧Ｖα」である場合、制限電圧Ｖｘは、「電圧Ｖα」に「電圧制限用トランジスタＴ５０２のしきい値電圧Ｖｔ」を加えた電圧に設定される。これにより、電圧制限用トランジスタＴ５０２のソース電圧（バイアス電圧生成用トランジスタＴ１０４のドレイン電圧）を駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々のドレイン電圧とほぼ等しい電圧に調整することができる。
【０１２１】
＜効果＞
以上のように、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧を駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧にあわせることができるので、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおけるドレイン電圧依存性による誤差を低減することができる。
【０１２２】
（第６の実施形態）
＜全体構成＞
この発明の第６の実施形態による電流駆動装置６の全体構成を図６に示す。この装置６は、図２に示した電流駆動装置２に加えて、図５に示した制限電圧供給端子５０１と、電圧制限用トランジスタＴ５０２とも備える。その他の構成は、図２と同様である。電圧制限用トランジスタ５０２は、ノードＮ１０３とバイアス電圧生成用トランジスタＴ１０４との間に設けられ、ゲートには制限電圧供給端子５０１からの制限電圧Ｖｘが入力される。
【０１２３】
＜ドレイン電圧の調整＞
図６に示した電圧制限用トランジスタＴ５０２による動作は、第５の実施形態（図５）と同様である。
【０１２４】
＜効果＞
以上のように、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧を駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧にあわせることができるので、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおけるドレイン電圧依存性による誤差を低減することができる。
【０１２５】
（第７の実施形態）
＜全体構成＞
この発明の第７の実施形態による電流駆動装置７の全体構成を図７に示す。この装置７は、図５に示した電流駆動装置５に加えて、出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂを備える。その他の構成は、図５と同様である。制限電圧供給端子５０１は、ゲート線Ｇ５０２に制限電圧Ｖｘを供給する。電圧制御用トランジスタＴ５０２のゲートは、ゲート線Ｇ５０２に接続されている。出力電圧制限用トランジスタＴ７０１ａは、表示素子回路（図示せず）と駆動トランジスタＴ１０５ａとの間に設けられ、ゲートにはゲート線Ｇ５０２が接続されている。出力電圧制限用トランジスタＴ７０１ａは、ゲートに入力された制限電圧Ｖｘに応じて、駆動トランジスタＴ１０５ａのドレイン電圧を調整する。出力電圧制限用トランジスタＴ７０１ｂは、表示素子回路（図示せず）と駆動トランジスタＴ１０５ａとの間に設けられ、ゲートにはゲート線Ｇ５０２が接続されている。出力電圧制限用トランジスタＴ７０１ｂは、ゲートに入力された制限電圧Ｖｘに応じて、駆動トランジスタＴ１０５ｂのドレイン電圧を調整する。
【０１２６】
なお、出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂの各々のＩ−Ｖ特性は、電圧制限用トランジスタＴ５０２の特性と同一もしくはほぼ同一である。
【０１２７】
＜ドレイン電圧の調整＞
次に、図７に示した電圧制限用トランジスタＴ５０２，出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂによるバイアス電圧生成用トランジスタＴ１０４，駆動トランジスタＴ１０５ａ，１０５ｂのドレイン電圧の調整について説明する。
【０１２８】
例えば、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々のドレイン電圧を「電圧Ｖα」に設定したい場合、制限電圧Ｖｘは、「電圧Ｖα」に「電圧制限用トランジスタＴ５０２のしきい値電圧Ｖｔ」を加えた電圧に設定される。これにより、電圧制限用トランジスタＴ５０２のソース電圧（バイアス電圧生成用トランジスタＴ１０４のドレイン電圧）および出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂのソース電圧（駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧）を「電圧Ｖα」に調整することができる。
【０１２９】
＜効果＞
以上のように、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧と駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧とをほぼ一致させることができるので、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおけるドレイン電圧依存性による誤差を低減することができる。
【０１３０】
（第８の実施形態）
＜全体構成＞
この発明の第８の実施形態による電流駆動装置８の全体構成を図８に示す。この装置８は、図６に示した電流駆動装置６に加えて、図７に示した出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂを備える。その他の構成は、図６と同様である。
【０１３１】
＜ドレイン電圧の調整＞
図８に示した電圧制限用トランジスタＴ５０２，出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂによる動作は、第７の実施形態（図７）と同様である。
【０１３２】
＜効果＞
以上のように、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧と駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧とをほぼ一致させることができるので、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおけるドレイン電圧依存性による誤差を低減することができる。
【０１３３】
（第９の実施形態）
＜全体構成＞
この発明の第９の実施形態による電流駆動装置９の全体構成を図９に示す。この装置９は、図２に示した電流電圧変換用トランジスタＴ１０１Ｒに代えて、バイアス電圧調整部９０１を備える。その他の構成は、図２と同様である。バイアス電圧調整部９０１は、内部電源ノードＶｄｄとノードＮ１０３との間に接続されており、電流電圧変換用トランジスタＴ１０１Ｌのゲートに発生したゲート電圧Ｖｉｄを受ける。バイアス電圧調整部９０１は、電流電圧変換用トランジスタＴ１０１から与えられたゲート電圧Ｖｉｄの電圧値に応じた抵抗値を示す。ゲート電圧Ｖｉｄの電圧値とそのゲート電圧の電圧値に応じてバイアス電圧調整部９０１が示す抵抗値との関係は、任意に設定することができる。
【０１３４】
＜バイアス電圧調整部９０１の内部構成＞
バイアス電圧調整部９０１は、電流電圧変換部９１１と、供給電源９１２と、条件記憶部９１３と、条件制御回路９１４と含む。
【０１３５】
電流電圧変換部９１１は、Ｋ個の電流電圧変換用トランジスタＴ９１〜Ｔ９Ｋと、（Ｋ−１）個の選択用トランジスタＴＳ９２〜ＴＳ９Ｋとを含む。電流電圧変換用トランジスタＴ９１は、内部電源ノードＶｄｄとノードＮ１０３との間に設けられ、ゲートが電流電圧変換用トランジスタＴ１０１Ｌのゲートに接続されている。電流電圧変換用トランジスタＴ９２〜Ｔ９Ｋと選択用トランジスタＴＳ９２〜ＴＳ９Ｋとは一対一で対応しており、内部電源ノードＶｄｄとノードＮ１０３との間に直列に設けられる。電流電圧変換用トランジスタＴ９２〜Ｔ９Ｋは、内部電源ノードＶｄｄと選択用トランジスタＴＳ９２〜ＴＳ９Ｋとの間に設けられ、ゲートは電流電圧変換用トランジスタＴ１０１Ｌのゲートに接続されている。選択用トランジスタＴＳ９２〜ＴＳ９Ｋは、電流電圧変換用トランジスタＴ９２〜Ｔ９ＫとノードＮ１０３との間に設けられ、ゲートには条件制御回路９１４からの制御信号ＣＴ９２〜ＣＴ９Ｋが入力される。
【０１３６】
制御信号ＣＴ９２〜ＣＴ９Ｋは、Ｌレベルのときには選択用トランジスタＴＳ９２〜ＴＳ９Ｋ（ＰＭＯＳトランジスタ）を活性化させる電圧であり、Ｈレベルのときには選択用トランジスタＴＳ９２〜ＴＳ９Ｋを非活性化させる電圧である。
【０１３７】
電流電圧変換部９０１では、選択用トランジスタＴＳ９２〜ＴＳ９Ｋを用いて電流電圧変換用トランジスタＴ９１〜Ｔ９Ｋの各々のドレインとノードＮ１０３とを任意に接続することによって、ゲート電圧Ｖｉｄの電圧値と電流電圧変換部９１１が示す抵抗値との関係を任意に設定することができる。
【０１３８】
供給電源９１２は、条件制御回路９１４および条件記憶部９１３に読出電圧を供給する。読出電圧は、条件記憶部９１３の接続状態を確認するための電圧である。
【０１３９】
条件記憶部９１３は、Ｍ個のヒューズｈ９１〜ｈ９Ｍを含む。ヒューズｈ９１〜ｈ９Ｍの各々は、レーザーや高電流を印加して切断することによって導通状態から非導通状態にすることができる材料である。条件記憶部９１３は、ヒューズｈ９２〜ｈ９Ｍの切断／非切断を２進数として扱うことによって、Ｍビットのバイナリデータを記憶する。なお、ここでは、条件記憶部９１３は、電流電圧変換用トランジスタＴ９２〜Ｔ９Ｋのうち使用すべきトランジスタの個数が示されたバイナリデータを記憶するものとする。例えば、ヒューズｈ９１が切断されており他のヒューズｈ９２〜ｈ９Ｍが切断されていない場合、条件記憶部９１３は、使用すべきトランジスタの個数が「１つ」であることを記憶している。また、ヒューズｈ９１，ｈ９２が切断されており他のヒューズｈ９３〜ｈ９Ｍが切断されていない場合、条件記憶部９１３は、使用すべきトランジスタの個数が「３つ」であることを記憶している。
【０１４０】
条件制御回路９１４は、外部からのコントロール信号ＣＯＮＴに応じて、条件固定モードまたはエミュレートモードになる。
【０１４１】
条件固定モードになると、条件制御回路９１４は、条件記憶部９１３に含まれるヒューズｈ９２〜ｈ９Ｍの一方の端子を自己に接続してヒューズｈ９１〜ｈ９Ｍの各々が示す電圧レベルを読みとる。これにより、ヒューズの断線状態によって示されたバイナリデータが読み出される。また、条件制御回路９１４は、読み出したバイナリデータをデコードすることによって、制御信号ＣＴ９２〜ＣＴ９Ｋを出力する。例えば、条件記憶部９１３においてヒューズｈ９１，ｈ９２が切断されている場合（使用すべきトランジスタの個数が「３つ」であることを示すバイナリデータが条件記憶部９１３に記憶されている場合）、ヒューズｈ９１〜ｈ９Ｍの各々が示す電圧レベルは「Ｌ，Ｌ，Ｈ，・・・，Ｈ」になる。この場合、条件制御回路９１４は、制御信号ＣＴ９２〜ＣＴ９４をＬレベルにし他の制御信号ＣＴ９５〜ＣＴ９ＫをＨレベルにする。
【０１４２】
エミュレートモードになると、条件制御回路９１４は、外部からのデータ信号ＤＡＴＡに従って条件記憶部９１３におけるヒューズｈ９１〜ｈ９Ｍの断線状態をエミュレートして、制御信号ＣＴ９２〜ＣＴ９Ｋを出力する。データ信号ＤＡＴＡは、条件記憶部９１３におけるヒューズの断線状態をエミュレートするための信号であり、ヒューズの断線状態に応じたＭ個の電圧レベルが示されている。例えば、ヒューズｈ９１が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡの場合、そのデータ信号ＤＡＴＡに示されたＭ個の電圧レベルは「Ｌ，Ｈ，Ｈ，・・・，Ｈ」となる。この場合、条件制御回路９１４は、制御信号ＣＴ９２をＬレベルにし他の制御信号ＣＴ９３〜ＣＴ９ＫをＨレベルにする。また、ヒューズｈ９１，ｈ９２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡの場合、そのデータ信号ＤＡＴＡに示されたＭ個の電圧レベルは「Ｈ，Ｌ，Ｈ，・・・，Ｈ」となる。この場合、条件制御回路９１４は、制御信号ＣＴ９２，ＣＴ９３をＬレベルにし他の制御信号ＣＴ９４〜ＣＴ９ＫをＨレベルにする。
【０１４３】
＜動作＞
次に、図９に示したバイアス電圧調整部９０１による動作について説明する。
【０１４４】
〔条件固定モード〕
条件制御回路９１４は、条件固定モードへの切替を要請するコントロール信号ＣＯＮＴを入力すると条件固定モードになる。
【０１４５】
次に、条件制御回路９１４は、条件記憶部９１２に含まれるヒューズｈ９１〜ｈ９Ｍの一方の端子を自己に接続してヒューズの断線状態によって示されたバイナリデータを読み出す。
【０１４６】
次に、条件制御回路９１４は、読み出したバイナリデータをデコードして、制御信号ＣＴ９２〜ＣＴ９Ｋを対応する選択用トランジスタＴＳ９２〜ＴＳ９Ｋのゲートに出力する。
【０１４７】
ここで、ヒューズｈ９１が切断されている場合、条件制御回路９１４は、制御信号ＣＴ９２をＬレベルにし他の制御信号ＣＴ９３〜ＣＴ９ＫをＨレベルにする。よって、選択用トランジスタＴＳ９２が活性化し電流電圧変換用トランジスタＴ９２がノードＮ１０３に接続されるので、ノードＮ１０３には電流電圧変換用トランジスタＴ９１，Ｔ９２が接続されることになる。したがって、電流電圧変換用トランジスタＴ１０１Ｌと電流電圧変換用トランジスタＴ９１とのカレントミラー比によって決定されたドレイン電流Ｉ９１と電流電圧変換用トランジスタＴ１０１Ｌと電流電圧変換用トランジスタＴ９２とのカレントミラー比によって決定されたドレイン電流Ｉ９２とを足しあわせたドレイン電流（Ｉ９１＋Ｉ９２）がバイアス電圧生成用トランジスタＴ１０４に流れる。これにより、バイアス電圧生成用トランジスタＴ１０４のゲートに与えられるバイアス電圧Ｖｂｉａｓは、ドレイン電流（Ｉ９１＋Ｉ９２）の電流値に対応した電圧値に設定される。
【０１４８】
このように、条件記憶部９１２に記憶されたバイナリデータをデコードすることによって制御信号ＣＴ９２〜ＣＴ９Ｋの出力状態が再現される。また、その出力状態が維持される。
【０１４９】
〔エミュレートモード〕
一方、条件制御回路９１４は、エミュレートモードへの切替を要請するコントロール信号ＣＯＮＴを入力するとエミュレートモードになる。
【０１５０】
次に、条件制御回路９１４は、データ信号ＤＡＴＡに従って、制御信号ＣＴ９２〜ＣＴ９Ｋを出力する。
【０１５１】
ここで、データ信号ＤＡＴＡが「ヒューズｈ９２〜ｈ９Ｍすべて非切断」を示しているとする。この場合、条件制御回路９１４から出力される制御信号ＣＴ９２〜ＣＴ９Ｋは、すべてＨレベル（インアクティブ）になる。よって、選択用トランジスタＴＳ９２〜ＴＳ９Ｋのいずれも活性化されず、電流電圧変換用トランジスタＴ９２〜Ｔ９ＫのいずれもノードＮ１０３に接続されないので、ノードＮ１０３には電流電圧変換用トランジスタＴ９１のみが接続されることになる。したがって、電流電圧変換用トランジスタＴ１０１Ｌと電流電圧変換用トランジスタＴ９１とのカレントミラー比によって決定されたドレイン電流Ｉ９１がバイアス電圧生成用トランジスタＴ１０４に流れる。これにより、そのドレイン電流Ｉ９１の電流値に対応したバイアス電圧Ｖｂｉａｓが差動増幅回路１０３の出力端子から出力される。
【０１５２】
このように、データ信号ＤＡＴＡに従って条件記憶部９１３におけるヒューズｈ９１〜ｈ９Ｍの切断状態をエミュレートすることによって、電流電圧変換部９０１が示す抵抗値を任意に設定することができる。これにより、バイアス電圧生成用トランジスタＴ１０４に流れるドレイン電流Ｉｄの電流値を調整することができる。
【０１５３】
＜効果＞
以上のように、条件制御回路９１４によって電流電圧変換部９１１の性能を調整することによって、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおける出力電流Ｉｏｕｔ出力電流の状態が最適になる条件（最適条件）の下で電流駆動装置を動作させることができる。
【０１５４】
また、エミュレーションの結果に基づいて条件記憶部９１３に含まれるヒューズｈ９１〜ｈ９Ｍを切断することによって制御信号ＣＴ９２〜ＣＴ９Ｋの出力状態を記憶すれば、出力電流Ｉｏｕｔの状態が最適な時の条件を維持することができる。
【０１５５】
さらに、カレントミラー回路の出力側トランジスタとして複数の電流電圧変換用トランジスタＴ９２〜Ｔ９Ｋを用いているので、トランジスタのばらつきによる影響を低減することができる。
【０１５６】
なお、本実施形態では、電流電圧変換用トランジスタＴ９１〜Ｔ９Ｋのうち条件制御回路９１４によって選択されるべきトランジスタの個数（制御信号ＣＴ９２〜ＣＴ９Ｋの出力状態）を記憶するために複数のヒューズを含む条件記憶部９１３を用いたが、ＤＲＡＭやＳＲＡＭのような記憶媒体に制御信号ＣＴ９２〜ＣＴ９Ｋの出力状態を示すデータを記憶しその記憶媒体に記憶されたデータをデコードして制御信号ＣＴ９２〜ＣＴ９Ｋを出力する構成も可能である。
【０１５７】
また、条件制御回路９１４が条件固定モードをデフォルトとして動作しても構わない。つまり、条件制御回路９１４がエミュレートモード以外の時には常に条件固定モードであっても構わない。
【０１５８】
また、ヒューズの切断数を減らすため、出力電流Ｉｏｕｔの状態が最適な時の条件を中心に切断数が増えるように設定してもよい。例えば、電流電圧変換用トランジスタＴ９１〜Ｔ９Ｋのうちいずれか２つを使用する場合に出力電流Ｉｏｕｔの状態が最適になるとすると、条件制御回路９１４は、ヒューズｈ９１〜ｈ９Ｍの各々が示す電圧レベルが「Ｈ，Ｈ，Ｈ，・・・Ｈ」であるときに制御信号ＣＴ９２，ＣＴ９３がＬレベルになり他の制御信号ＣＴ９４〜ＣＴ９ＫがＨレベルになるように、条件記憶部９１３に記憶されたバイナリデータをデコードする。
【０１５９】
（第１０の実施形態）
＜全体構成＞
この発明の第１０の実施形態による電流駆動装置１０の全体構成を図１０に示す。この装置１０は、図２に示した電流電圧変換用トランジスタＴ１０１Ｌに代えて、ゲート電圧調整部１００１を備える。その他の構成は、図２と同様である。ゲート電圧調整部１００１は、基準電流Ｉｒｅｆの電流値に応じた電圧値を有するゲート電圧を生成する。基準電流Ｉｒｅｆの電流値とその基準電流Ｉｒｅｆの電流値に応じてゲート電圧調整部１００１が生成するゲート電圧Ｖｉｄの電圧値との関係は、任意に設定することができる。
【０１６０】
＜ゲート電圧調整部１００１の内部構成＞
ゲート電圧調整部１００１は、電流電圧変換部１０１１と、供給電源９１２と、条件記憶部９１３と、条件制御回路１０１４とを含む。
【０１６１】
電流電圧変換部１０１１は、Ｋ個の選択用トランジスタＴａ１０１〜Ｔａ１０Ｋと、Ｋ個の選択用トランジスタＴｂ１０１〜Ｔｂ１０Ｋと、Ｋ個の電流電圧変換用トランジスタＴｃ１０１〜Ｔｃ１０Ｋとを含む。選択用トランジスタＴａ１０１〜Ｔ１０Ｋおよび選択用トランジスタＴｂ１０１〜Ｔｂ１０Ｋは、内部電源ノードＶｄｄとノードＮ１００１との間に直列に設けられる。選択用トランジスタＴａ１０１〜Ｔａ１０Ｋは、内部電源ノードＶｄｄとノードＮｄ１０１〜Ｎｄ１０Ｋとの間に設けられ、ゲートには条件制御回路１０１４からの制御信号ＣＴａ１０１〜ＣＴａ１０Ｋが入力される。選択用トランジスタＴｂ１０１〜Ｔｂ１０Ｋは、ノードＮｄ１０１〜Ｎｄ１０Ｋとの間に設けられ、ゲートには条件制御回路１０１４からの制御信号ＣＴｂ１０１〜ＣＴｂ１０Ｋが入力される。電流電圧変換用トランジスタＴｃ１０１〜Ｔｃ１０Ｋは、内部電源ノードＶｄｄとノードＮ１００１との間に設けられ、ゲートはノードＮｄ１０１〜Ｎｄ１０Ｋに接続されている。ノードＮ１００１は、電流電圧変換用トランジスタＴ１０１ＲのゲートとノードＮ１０１とに接続されている。
【０１６２】
制御信号ＣＴａ１０１〜ＣＴａ１０Ｋ，ＣＴｂ１０１〜ＣＴｂ１０Ｋは、Ｌレベルのときには選択用トランジスタＴａ１０１〜Ｔａ１０Ｋ，Ｔｂ１０１〜Ｔｂ１０Ｋ（ＰＭＯＳトランジスタ）を活性化させる電圧であり、Ｈレベルのときには選択用トランジスタＴＳ９２〜ＴＳ９Ｋを非活性化させる電圧である。
【０１６３】
電流電圧変換部１０１１では、選択用トランジスタＴａ１０１〜Ｔａ１０Ｋ，Ｔｂ１０１〜Ｔｂ１０Ｋを用いて電流電圧変換用トランジスタＴｃ１０１〜Ｔｃ１０Ｋの各々のドレインおよびゲートとノードＮ１００１とを任意に接続することによって、基準電流Ｉｒｅｆの電流値と電流電圧変換部１０１１が生成するゲート電圧Ｖｉｄの電圧値との関係を任意に設定することができる。
【０１６４】
供給電源９１２は、図９に示したものと同様である。
【０１６５】
条件記憶部９１３は、図９に示したものと同様である。なお、ここでは、条件記憶部９１３は、電流電圧変換用トランジスタＴｃ１０１〜Ｔｃ１０Ｋのうち使用すべきトランジスタの個数が示されたバイナリデータを記憶するものとする。例えば、ヒューズｈ９１が切断されており他のヒューズｈ９２〜ｈ９Ｍが切断されていない場合、条件記憶部９１３は、使用すべきトランジスタの個数が「１つ」であることを記憶している。また、ヒューズｈ９１，ｈ９２が切断されており他のヒューズｈ９３〜ｈ９Ｍが切断されていない場合、条件記憶部９１３は、使用すべきトランジスタの個数が「３つ」であることを記憶している。
【０１６６】
条件制御回路１０１４は、条件制御回路９１４と同様に、外部からのコントロール信号ＣＯＮＴに応じて、条件固定モードまたはエミュレートモードになる。
【０１６７】
条件固定モードになると、条件制御回路１０１４は、条件制御回路９１４と同様に、条件記憶部９１３に記憶されたバイナリデータをデコードすることによって、制御信号ＣＴａ１０１〜ＣＴａ１０Ｋ，ＣＴｂ１０１〜ＣＴｂ１０Ｋを出力する。例えば、条件記憶部９１３においてヒューズｈ９１が切断されている場合、条件制御回路１０１４は、制御信号ＣＴａ１０１をＨレベルに制御信号ＣＴａ１０２〜ＣＴａ１０ＫをＬレベルにし、制御信号ＣＴｂ１０１をＬレベルに制御信号ＣＴｂ１０２〜ＣＴｂ１０ＫをＨレベルにする。
【０１６８】
エミュレートモードになると、条件制御回路１０１４は、条件制御回路９１４と同様に、外部からのデータ信号ＤＡＴＡに従って条件記憶部９１３におけるヒューズｈ９１〜ｈ９Ｍの断線状態をエミュレートして、制御信号ＣＴａ１０１〜ＣＴａ１０Ｋ，ＣＴｂ１０１〜ＣＴｂ１０Ｋを出力する。例えば、ヒューズｈ９１，ｈ９２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡの場合、そのデータ信号ＤＡＴＡに示されたＭ個の電圧レベルは「Ｈ，Ｌ，Ｈ，・・・，Ｈ」となる。この場合、条件制御回路１０１４は、制御信号ＣＴａ１０１，ＣＴａ１０２をＨレベルに制御信号ＣＴａ１０３〜ＣＴａ１０ＫをＬレベルにし、制御信号ＣＴｂ１０１，ＣＴｂ１０２をＬレベルに制御信号ＣＴｂ１０３〜ＣＴｂ１０ＫをＨレベルにする。
【０１６９】
＜動作＞
次に、図１０に示したゲート電圧調整部１００１による動作について説明する。
【０１７０】
〔条件固定モード〕
条件制御回路１０１４は、条件固定モードへの切替を要請するコントロール信号ＣＯＮＴを入力すると条件固定モードになる。次に、条件制御回路９１４は、条件記憶部９１２に含まれるヒューズｈ９１〜ｈ９Ｍの一方の端子を自己に接続してヒューズの断線状態によって示されたバイナリデータを読み出す。次に、条件制御回路１０１４は、読み出したバイナリデータをデコードして、制御信号ＣＴａ１０１〜ＣＴａ１０Ｋ，ＣＴｂ１０１〜ＣＴｂ１０Ｋを対応する選択用トランジスタＴａ１０１〜Ｔａ１０Ｋ，Ｔｂ１０１〜Ｔｂ１０Ｋのゲートに出力する。
【０１７１】
ここで、ヒューズｈ９１が切断されている場合、条件制御回路１０１４は、制御信号ＣＴｂ１０１，ＣＴａ１０２〜ＣＴｂ１０ＫをＬレベル（アクティブ）にし制御信号ＣＴａ１０１，ＣＴｂ１０２〜ＣＴｂ１０ＫをＨレベル（インアクティブ）にする。よって、選択用トランジスタＴａ１０１が活性化されず選択用トランジスタＴｂ１０１が活性化されるので、電流電圧変換用トランジスタＴｃ１０１のゲートとドレインと同電位になり電流が流れる。一方、選択用トランジスタＴａ１０２〜Ｔａ１０Ｋが活性化され選択用トランジスタＴｂ１０２〜Ｔｂ１０Ｋが活性化されないので、電流電圧変換用トランジスタＴｃ１０２〜Ｔｃ１０Ｋのゲートが内部電源ノードＶｄｄと同電位になり電流が流れない。したがって、電流電圧変換用トランジスタＴｃ１０１にのみ基準電流Ｉｒｅｆが流れる。これにより、電流電圧変換用トランジスタＴｃ１０１のゲートに発生したゲート電圧Ｖｉｄが電流電圧変換用トランジスタＴ１０１Ｒのゲートに入力される。
【０１７２】
このように、条件記憶部１０１３に記憶された制御信号ＣＴａ１０１〜ＣＴａ１０Ｋ，ＣＴｂ１０１〜ＣＴｂ１０Ｋの出力状態が再現される。また、その出力状態が維持される。
【０１７３】
〔エミュレートモード〕
一方、条件制御回路１０１４は、エミュレーションモードへの切替を要請するコントロール信号ＣＯＮＴを入力するとエミュレートモードになる。次に、条件制御回路１０１４は、データ信号ＤＡＴＡに従って、制御信号ＣＴａ１０１〜ＣＴａ１０Ｋ，ＣＴｂ１０１〜ＣＴｂ１０Ｋを出力する。
【０１７４】
ここで、ヒューズｈ９１，ｈ９２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡが条件制御回路１０１４に入力された場合、条件制御回路１０１４は、制御信号ＣＴｂ１０１，ＣＴｂ１０２，ＣＴａ１０３〜ＣＴｂ１０ＫをＬレベル（アクティブ）にし制御信号ＣＴａ１０１，ＣＴａ１０２，ＣＴｂ１０３〜ＣＴｂ１０ＫをＨレベル（インアクティブ）にする。よって、選択用トランジスタＴａ１０１，Ｔａ１０２が活性化されず選択用トランジスタＴｂ１０１が活性化されるので、電流電圧変換用トランジスタＴｃ１０１のゲートとドレインと同電位になり電流が流れる。また、選択用トランジスタＴａ１０２が活性化されず選択用トランジスタＴｂ１０２が活性化されるので、電流電圧変換用トランジスタＴｃ１０２のゲートとドレインと同電位になり電流が流れる。一方、選択用トランジスタＴａ１０３〜Ｔａ１０Ｋが活性化され選択用トランジスタＴｂ１０３〜Ｔｂ１０Ｋが活性化されないので、電流電圧変換用トランジスタＴｃ１０３〜Ｔｃ１０Ｋのゲートが内部電源ノードＶｄｄと同電位になり電流が流れない。したがって、電流電圧変換用トランジスタＴｃ１０１，Ｔｃ１０２にのみ基準電流Ｉｒｅｆが流れる。これにより、電流電圧変換用トランジスタＴｃ１０１のゲートに発生したゲート電圧Ｖｉｄと電流電圧変換用トランジスタＴｃ１０２のゲートに発生したゲート電圧Ｖｉｄとが電流電圧変換用トランジスタＴ１０１Ｒのゲートに入力される。
【０１７５】
このように、データ信号ＤＡＴＡに従って条件記憶部９１３におけるヒューズｈ９１〜ｈ９Ｍの切断状態をエミュレートすることによって、電流電圧変換用トランジスタＴ１０１Ｒに入力されるゲート電圧Ｖｉｄの電圧値を調整することができる。
【０１７６】
＜効果＞
以上のように、条件制御回路１０１４によって電流電圧変換部１０１３の性能を調整することによって、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおける出力電流Ｉｏｕｔ出力電流の状態が最適になる条件（最適条件）の下で動作することができる。
【０１７７】
また、エミュレーションの結果に基づいて条件記憶部９１３に含まれるヒューズｈ９１〜ｈ９Ｍを切断することによって制御信号ＣＴａ１０１〜ＣＴａ１０Ｋ，ＣＴｂ１０１〜ＣＴｂ１０Ｋの出力状態を記憶すれば、出力電流Ｉｏｕｔの状態が最適な時の条件を維持することができる。
【０１７８】
（第１１の実施形態）
＜全体構成＞
この発明の第１１の実施形態による電流駆動装置１１の全体構成を図１１に示す。この装置１１は、図２に示した電流電圧変換用トランジスタＴ１０１Ｒ，Ｔ１０１Ｌに代えて、電流電圧変換用抵抗１１０１Ｒ，１１０１Ｌを備える。その他の構成は、図２と同様である。
【０１７９】
電流電圧変換用抵抗１１０１Ｌは、内部電源ノードＶｄｄとノードＮ１０１との間に接続されている。よって、ノードＮ１０１には、基準電流Ｉｒｅｆの電圧値と電流電圧変換用抵抗１１０１Ｌの抵抗値とに応じた電圧値を有する基準用電圧Ｖｒｅｆが発生する。
【０１８０】
電流電圧変換用抵抗１１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４は、内部電源ノードＶｄｄとノードＮ１０３との間に直列に接続されている。電流電圧変換用抵抗１１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４には、電流電圧変換用抵抗１１０１Ｒの抵抗値とバイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値とに応じたドレイン電流Ｉｄが流れる。また、ノードＮ１０３には、電流電圧変換用抵抗１１０１Ｒにおける電圧降下に応じた電圧値を有する比較用電圧Ｖｒｂが発生する。
【０１８１】
差動増幅回路１０３は、ノードＮ１０３に発生した比較用電圧Ｖｒｂを非反転入力端子に入力するとともに電流電圧変換用抵抗１１０１Ｌによって生成された基準用電圧Ｖｒｅｆを反転入力端子に入力する。また、差動増幅回路１０３は、入力した比較用電圧Ｖｒｂの電圧値と基準用電圧Ｖｒｅｆの電圧値との差に応じた電圧値を有するバイアス電圧Ｖｂｉａｓを出力する。
【０１８２】
＜動作＞
次に、図１１に示した電流駆動装置１１による動作について説明する。
【０１８３】
まず、基準電流源ＲＥＦと接続された電流電圧変換用抵抗１１０１Ｌに基準電流Ｉｒｅｆが流れる。基準電流Ｉｒｅｆの電流値と電流電圧変換用抵抗１１０１Ｌの抵抗値とに応じた電圧降下が電流電圧変換用抵抗１１０１Ｌに発生するので、ノードＮ１０１には、その電圧降下に応じて基準用電圧Ｖｒｅｆが発生する。
【０１８４】
一方、バイアス電圧生成用トランジスタＴ１０４に流れるドレイン電流Ｉｄが電流電圧変換用抵抗１１０１Ｒに流れる。ドレイン電流Ｉｄの電流値と電流電圧変換用抵抗１１０１Ｒの抵抗値とに応じた電圧降下が発生するので、ノードＮ１０３には、その電圧降下に応じて比較用電圧Ｖｒｂが発生する。
【０１８５】
次に、差動増幅回路１０３は、非反転入力端子に入力した比較用電圧Ｖｒｂと反転入力端子に入力した基準用電圧Ｖｒｅｆとに応じた電圧値を有するバイアス電圧Ｖｂｉａｓをゲート線Ｇ１０４に出力する。ゲート線Ｇ１０４に入力されたバイアス電圧Ｖｂｉａｓは、バイアス電圧生成用トランジスタＴ１０４のゲートおよび駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのゲートに入力される。
【０１８６】
次に、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々には、ゲートに入力されたバイアス電圧Ｖｂｉａｓの電圧値に応じた出力電流Ｉｏｕｔが流れる。これにより、表示素子回路（図示せず）の各々には、出力電流Ｉｏｕｔが流れる。
【０１８７】
一方、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値はバイアス電圧生成用トランジスタＴ１０４のゲートに印加されるバイアス電圧Ｖｂｉａｓの電圧値に応じて変化するので、バイアス電圧生成用トランジスタＴ１０４（および電流電圧変換用抵抗１１０１Ｒ）に流れるドレイン電流Ｉｄの電流値は、バイアス電圧生成用トランジスタＴ１０４のゲートに入力されたバイアス電圧Ｖｂｉａｓの電圧値に応じて変化する。また、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗値が変化することによって、ノードＮ１０３に発生する比較用電圧Ｖｒｂの電圧値も変化する。また、ドレイン電流Ｉｄの電流値が変化することによって電流電圧変換用抵抗１１０１Ｒにおける電圧降下の大きさも変化するので、ノードＮ１０３に発生する比較用電圧Ｖｒｂの電圧値も変化する。
【０１８８】
〔（ドレイン電流Ｉｄの電流値）＜（基準電流Ｉｒｅｆの電流値）の場合〕
ここで、電流電圧変換用抵抗１１０１Ｒに流れるドレイン電流Ｉｄの電流値が電流電圧変換用抵抗１１０１Ｌに流れる基準電流Ｉｒｅｆの電流値よりも小さい場合について説明する。
【０１８９】
ドレイン電流Ｉｄの電流値が基準電流Ｉｒｅｆの電流値と等しい場合と比較すると、この場合、電流電圧変換用抵抗１１０１Ｒにおける電圧降下が小さくなるので、ノードＮ１０３に発生する比較用電圧Ｖｒｂの電圧値は、ノードＮ１０１に発生する基準用電圧Ｖｒｅｆの電圧値よりも高くなる。よって、差動増幅回路１０３から出力されるバイアス電圧Ｖｂｉａｓの電圧値は、比較用電圧Ｖｒｂと基準用電圧Ｖｒｅｆとが等しい場合に出力されるバイアス電圧Ｖｂｉａｓの電圧値よりも高くなる。よって、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値は小さくなる。したがって、電流電圧変換用抵抗１１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４を流れるドレイン電流Ｉｄの電流値は大きくなる。また、ドレイン電流Ｉｄの電流値が大きくなることによって電流電圧変換用抵抗１１０１Ｒにおける電圧降下も大きくなるので、ノードＮ１０３に発生する比較用電圧Ｖｒｂの電圧値は低くなる。
【０１９０】
〔（ドレイン電流Ｉｄの電流値）＞（基準電流Ｉｒｅｆの電流値）の場合〕
一方、電流電圧変換用抵抗１１０１Ｒに流れるドレイン電流Ｉｄの電流値が電流電圧変換用抵抗１１０１Ｌに流れる基準電流Ｉｒｅｆの電流値よりも大きい場合について説明する。
【０１９１】
ドレイン電流Ｉｄの電流値が基準電流Ｉｒｅｆの電流値と等しい場合と比較すると、この場合、電流電圧変換用抵抗１１０１Ｒにおける電圧降下が大きくなるので、ノードＮ１０３に発生する比較用電圧Ｖｒｂの電圧値は、ノードＮ１０１に発生する基準用電圧Ｖｒｅｆの電圧値よりも低くなる。よって、差動増幅回路１０３から出力されるバイアス電圧Ｖｂｉａｓの電圧値は、比較用電圧Ｖｒｂと基準用電圧Ｖｒｅｆとが等しい場合に出力されるバイアス電圧Ｖｂｉａｓの電圧値よりも低くなる。よって、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値は大きくなる。したがって、電流電圧変換用抵抗１１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４を流れるドレイン電流Ｉｄの電流値は小さくなる。また、ドレイン電流Ｉｄの電流値が下降することによって電流電圧変換用抵抗１１０１Ｒにおける電圧降下も小さくなるので、ノードＮ１０３に発生する比較用電圧Ｖｒｂの電圧値は大きくなる。
【０１９２】
このように、バイアス電圧生成用トランジスタＴ１０４のチャネル抵抗の抵抗値が増加／減少することによって、ドレイン電流Ｉｄの電流値が基準電流Ｉｒｅｆの電流値に近づく。
【０１９３】
なお、出力電流Ｉｏｕｔの電流値を基準電流Ｉｒｅｆの電流値の２倍にしたい場合、電流電圧変換用抵抗１１０１Ｒの抵抗値が電流電圧変換用抵抗１１０１Ｌの抵抗値に対して１／２になるようにすればいい。この場合、電流電圧変換用抵抗１１０１Ｒおよびバイアス電圧生成用トランジスタＴ１０４に流れるドレイン電流Ｉｄの電流値が２倍になれば、ノードＮ１０３に発生する比較用電圧Ｖｒｂの電圧値と基準用電圧Ｖｒｅｆの電圧値とが等しくなる。また、バイアス電圧生成用トランジスタＴ１０４と駆動トランジスタＴ１０５ａ，１０５ｂの各々とによって構成されるカレントミラー回路のミラー比を「１：２」にしても、同様に、出力電流Ｉｏｕｔの電流値を基準電流Ｉｒｅｆの電流値の２倍にすることができる。
【０１９４】
＜効果＞
以上のように、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂの各々は、差動増幅回路１０３から出力されるバイアス電圧Ｖｂｉａｓによって出力電流Ｉｏｕｔを生成する。差動増幅回路１０３は出力インピーダンスが低いので、差動増幅回路１０３における電圧降下が小さい。よって、従来の電流駆動装置よりも電力を有効に使用することができる。
【０１９５】
また、差動増幅回路１０３は入力インピーダンスが高いので、電流電圧変換用抵抗１１０１Ｒ，１１０１Ｌにかかる電気的な負担が小さくてすむ。
【０１９６】
また、本実施形態による電流駆動装置１は、基準電流Ｉｒｅｆを入力し、入力した基準電流Ｉｒｅｆを用いて出力電流Ｉｏｕｔを生成する。よって、この電流駆動装置１１を複数直列に配置すれば、各々の電流駆動装置が自己の前段に配置された電流駆動装置からの出力電流Ｉｏｕｔを基準電流Ｉｒｅｆとして入力することができるので、大規模な電流駆動装置を構成することができる。
【０１９７】
（第１２の実施形態）
＜抵抗のばらつきによる影響について＞
電流電圧変換用抵抗１１０１Ｒの抵抗値と電流電圧変換用抵抗１１０１Ｌの抵抗値との間にずれがあると、基準電圧Ｖｒｅｆと比較用電圧Ｖｒｂとが常にずれてしまう。例えば、基準用電圧Ｖｒｅｆよりも比較用電圧Ｖｒｂが大きいとすると、差動増幅回路１０３によって生成されるバイアス電圧Ｖｂｉａｓは本来あるべき電圧よりも大きくなる。よって、電流駆動装置の出力電流Ｉｏｕｔは、常に、基準電流Ｉｒｅｆよりも大きくなってしまう。このように、トランジスタの特性差によって出力電流Ｉｏｕｔの誤差が一方向に偏っていると、複数の電流駆動装置を用いて表示パネルを駆動した場合、その表示パネルの発光輝度が顕著にばらついてしまう。
【０１９８】
＜全体構成＞
この発明の第１２の実施形態による電流駆動装置１２の全体構成を図１２に示す。この装置１２は、図１１に示した電流駆動装置１１に加えて、トランジスタ用切替部１２０１と、差動増幅回路用切替部１２０２とを備える。トランジスタ用切替部１２０１において、入出力端子Ｘａは基準電流源ＲＥＦに接続され、入出力端子Ｘｂはバイアス電圧生成用トランジスタＴ１０４のドレインに接続され、入出力端子ＹａはノードＮ１０１に接続され、入出力端子ＹｂはノードＮ１０３に接続されている。差動増幅回路用切替部１２０２において、入出力端子Ｘａは差動増幅回路１０３の反転入力端子に接続され、入出力端子Ｘｂは差動増幅回路１０３の非反転入力端子に接続され、入出力端子ＹａはノードＮ１０１に接続され、入出力端子ＹｂはノードＮ１０３に接続されている。トランジスタ用切替部１２０１および差動増幅回路用切替部１２０２の各々は、外部からの制御信号Ｓに応じて、入出力端子Ｘａ，Ｘｂのうち一方を入出力端子Ｙａに接続するとともにもう一方を入出力端子Ｙｂに接続する。つまり、この装置１２では、電流電圧変換用抵抗１１０１Ｒと電流電圧変換用抵抗１１０１Ｌとの配置関係を定期的に交代する。
【０１９９】
＜切替部１２０１，１２０２の内部構成＞
次に、図１２に示したトランジスタ用切替部１２０１および差動増幅回路用切替部１２０２の内部構成について説明する。なお、トランジスタ用切替部１２０１および差動増幅回路用切替部１２０２は内部構成が同様であるので、代表して、トランジスタ用切替部１２０１の内部構成を図１３に示す。
【０２００】
トランジスタ用切替部１２０１は、スイッチ用トランジスタＴ１２０１ａｎ，Ｔ１２０１ａｐ，Ｔ１２０１ｂｎ，Ｔ１２０１ｂｐ，Ｔ１２０１ｃｎ，Ｔ１２０１ｃｐ，Ｔ１２０１ｄｎ，Ｔ１２０１ｄｐを含む。制御信号Ｓには、制御信号ＳＮ，ＳＰ，ＮＳＮ，ＮＳＰが含まれる。
【０２０１】
スイッチ用トランジスタＴ１２０１ａｎ，Ｔ１２０１ａｐは、入出力端子Ｘａと入出力端子Ｙｂとの間に並列に設けられ、スイッチ用トランジスタＴ１２０１ａｎのゲートには制御信号ＮＳＮが入力され、スイッチ用トランジスタＴ１２０１ａｐのゲートには制御信号ＮＳＰが入力される。
【０２０２】
スイッチ用トランジスタＴ１２０１ｂｎ，Ｔ１２０１ｂｐは、入出力端子Ｘａと入出力端子Ｙａとの間に並列に設けられ、スイッチ用トランジスタＴ１２０１ｂｎのゲートには制御信号ＳＮが入力され、スイッチ用トランジスタＴ１２０１ｂｐのゲートには制御信号ＳＰが入力される。
【０２０３】
スイッチ用トランジスタＴ１２０１ｃｎ，Ｔ１２０１ｃｐは、入出力端子Ｘｂと入出力端子Ｙａとの間に並列に設けられ、スイッチ用トランジスタＴ１２０１ｃｎゲートには制御信号ＮＳＮが入力され、スイッチ用トランジスタＴ１２０１ｃｐのゲートには制御信号ＮＳＰが入力される。
【０２０４】
スイッチ用トランジスタＴ１２０１ｄｎ，Ｔ１２０１ｄｐは、入出力端子Ｘｂと入出力端子Ｙｂとの間に並列に設けられ、スイッチ用トランジスタＴ１２０１ｄｎのゲートには制御信号ＳＮが入力され、スイッチ用トランジスタＴ１２０１ｄｐのゲートには制御信号ＳＰが入力される。
【０２０５】
＜動作＞
次に、図１２，１３に示したトランジスタ用切替部１２０１の動作について図１４を参照しつつ説明する。
【０２０６】
時刻Ｔ１において、制御信号ＳＮがＨレベルになり制御信号ＳＰがＬレベルになる。これにより、スイッチ用トランジスタＴ１２０１ｂｎ，Ｔ１２０１ｂｐ，Ｔ１２０１ｄｎ，Ｔ１２０１ｄｐが活性化される。また、制御信号ＮＳＮがＬレベルであり制御信号ＮＳＰがＨレベルであるので、スイッチ用トランジスタＴ１２０１ａｎ，Ｔ１２０１ａｐ，Ｔ１２０１ｃｎ，Ｔ１２０１ｃｐは非活性化されている。よって、入出力端子Ｘａは入出力端子Ｙａに接続され、入出力端子Ｘｂは入出力端子Ｙｂに接続される。これにより、ノードＮ１０１は基準電流源ＲＥＦと差動増幅回路１０３の反転入力端子とに接続され、ノードＮ１０３はバイアス電圧生成用トランジスタＴ１０４のドレインと差動増幅回路１０３の非反転入力端子とに接続される（図１２参照）ので、電流電圧変換用抵抗１１０１Ｌによって基準用電圧Ｖｒｅｆが生成され電流電圧変換用抵抗１１０１Ｒによって比較用電圧Ｖｒｂが生成される。
【０２０７】
時刻Ｔ２において、制御信号ＳＮがＬレベルになり制御信号ＳＰがＨレベルになる。これにより、スイッチ用トランジスタＴ１２０１ｂｎ，Ｔ１２０１ｂｐ，Ｔ１２０１ｄｎ，Ｔ１２０１ｄｐが非活性化される。よって、入出力端子Ｘａ，Ｘｂは、入出力端子Ｙａ，Ｙｂのいずれとも接続されない。
【０２０８】
時刻Ｔ３において、制御信号ＮＳＮがＨレベルになり制御信号ＮＳＰがＬレベルになる。これにより、スイッチ用トランジスタＴ１２０１ａｎ，Ｔ１２０１ａｐ，Ｔ１２０１ｃｎ，Ｔ１２０１ｃｐが活性化される。よって、入出力端子Ｘａは入出力端子Ｙｂに接続され、入出力端子Ｘｂは入出力端子Ｙａに接続される。これにより、ノードＮ１０３は基準電流源ＲＥＦと差動増幅回路１０３の反転入力端子とに接続され、ノードＮ１０１はバイアス電圧生成用トランジスタＴ１０４のドレインと差動増幅回路１０３の非反転入力端子とに接続される（図１２参照）ので、電流電圧変換用抵抗１１０１Ｒによって基準用電圧Ｖｒｅｆが生成され電流電圧変換用抵抗１１０１Ｌによって比較用電圧Ｖｒｂが生成される。
【０２０９】
時刻Ｔ４において、制御信号ＮＳＮがＬレベルになり制御信号ＮＳＰがＨレベルになる。これにより、スイッチ用トランジスタＴ１２０１ａｎ，Ｔ１２０１ａｐ，Ｔ１２０１ｃｎ，Ｔ１２０１ｃｐが非活性化される。よって、入出力端子Ｘａ，Ｘｂは、入出力端子Ｙａ，Ｙｂのいずれとも接続されない。
【０２１０】
＜切り替えるタイミング＞
制御信号Ｓ（制御信号ＮＳ，ＮＰ，ＮＳＮ，ＮＳＰ）の信号レベルを切り替えるタイミングは、任意ではあるが、定期的である方が好ましい。例えば、１フレームごとに制御信号ＮＳ，ＮＰ，ＮＳＮ，ＮＳＰの信号レベルを切り替えれば、出力電流Ｉｏｕｔの電流値が変化するタイミングと表示パネルに表示される画像が切り替わるタイミングとが一致するので、表示パネルにおける明るさの変化を目立たなくすることができる。
【０２１１】
また、制御信号ＮＳ，ＮＰ，ＮＳＮ，ＮＳＰの信号レベルの切り替えを垂直ブランキング期間中に行うことも可能である。
【０２１２】
＜効果＞
以上のように、制御信号ＮＳ，ＮＰ，ＮＳＮ，ＮＳＰによって電流電圧変換用抵抗１１０１Ｒ，１１０１Ｌの配置関係を交代することにより、電流電圧変換用抵抗１１０１Ｒ，１１０１Ｌ間の特性差による誤差を平均化することができる。これにより、電流駆動装置３から表示素子回路に出力される出力電流Ｉｏｕｔのずれが一方向に偏らないので、表示パネルの発光輝度のばらつきを低減することができる。
【０２１３】
また、すべてのスイッチ用トランジスタが活性化しない期間が生じるように制御信号Ｒ，ＮＲの信号レベルの切り替えを行うことによって、基準電流源ＲＥＦとノードＮ１０３や基準電流源ＲＥＦとバイアス電圧生成用トランジスタＴ１０４との間に短絡を生じることなく、安定して切替動作を行うことができる。
【０２１４】
また、表示パネルにおいて、出力電流Ｉｏｕｔの電流値が切り替わる面積は、小さい方が好ましい。例えば、１ライン単位で出力電流Ｉｏｕｔの電流値が切り替わる方が好ましい。このようにすれば、表示パネルの発光輝度のばらつきがさらに目立たなくなる。
【０２１５】
（第１３の実施形態）
＜全体構成＞
この発明の第１３の実施形態による電流駆動装置１３の全体構成を図１５に示す。この装置１３は、図１１に示した電流駆動装置１１に加えて、図５に示した制限電圧供給端子５０１と電圧制限用トランジスタＴ５０２とを備える。その他の構成は、図１１と同様である。電圧制限用トランジスタ５０２は、ノードＮ１０３とバイアス電圧生成用トランジスタＴ１０４との間に設けられ、ゲートには制限電圧供給端子５０１からの制限電圧Ｖｘが入力される。
【０２１６】
＜動作＞
図１５に示した電圧制限用トランジスタＴ５０２による動作は、第５の実施形態（図５）と同様である。
【０２１７】
＜効果＞
以上のように、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧を駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧にあわせることができるので、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおけるドレイン電圧依存性による誤差を低減することができる。
【０２１８】
（第１４の実施形態）
＜全体構成＞
この発明の第１４の実施形態による電流駆動装置１４の全体構成を図１６に示す。この装置１４は、図１５に示した電流駆動装置１３に加えて、図７に示した出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂを備える。その他の構成は、図１５と同様である。
【０２１９】
＜ドレイン電圧の調整＞
図１６に示した電圧制限用トランジスタＴ５０２，出力電圧制限用トランジスタＴ７０１ａ，Ｔ７０１ｂによる動作は、第７の実施形態（図７）と同様である。
【０２２０】
＜効果＞
以上のように、バイアス電圧生成用トランジスタＴ１０４のドレイン電圧と駆動トランジスタＴ１０５ａ，Ｔ１０５ｂのドレイン電圧とをほぼ一致させることができるので、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおけるドレイン電圧依存性による誤差を低減することができる。
【０２２１】
（第１５の実施形態）
＜全体構成＞
この発明の第１５の実施形態による電流駆動装置１５の全体構成を図１７に示す。この装置１５は、図１１に示した電流電圧変換用抵抗１１０１Ｒに代えて、バイアス電圧調整部１５０１を備える。その他の構成は、図１１と同様である。バイアス電圧調整部１５０１は、自己が有する抵抗値とバイアス電圧生成用トランジスタＴ１０４を流れるドレイン電流Ｉｄの電流値とに応じた電圧値を有する比較用電圧Ｖｒｂを生成する。バイアス電圧調整部１５０１が有する抵抗値は、任意に設定することができる。
【０２２２】
＜バイアス電圧調整部１５０１の内部構成＞
図１５に示したバイアス電圧調整部１５０１は、電流電圧変換部１５１１と、抵抗調整部１５１２と、供給電源９１３と、条件記憶部９１４と、条件制御部１５１４とを含む。
【０２２３】
電流電圧変換部１５１１は、Ｋ個の電流電圧変換用抵抗Ｒ１５１〜Ｒ１５Ｋを含む。電流電圧変換用抵抗Ｒ１５１〜Ｒ１５Ｋは、内部電源ノードＶｄｄとノードＮｄ１５Ｋとの間に直列に設けられる。ノードＮｄ１５１〜ノードＮｄ１５Ｋの各々の間には、電流電圧変換用抵抗Ｒ１５１〜Ｒ１５Ｋがそれぞれ設けられている。
【０２２４】
抵抗調整部１５１２は、Ｋ個の選択用トランジスタＴａ１５１〜Ｔａ１５Ｋと、Ｋ個の選択用トランジスタＴｂ１５１〜Ｔｂ１５Ｋとを含む。選択用トランジスタＴａ１５１〜Ｔａ１５Ｋと選択用トランジスタＴｂ１５１〜Ｔｂ１５Ｋとは一対一で対応しており、差動増幅回路１０３の非反転入力端子とバイアス電圧生成用トランジスタＴ１０４との間に設けられる。選択用トランジスタＴａ１５１〜Ｔａ１５Ｋは、バイアス電圧生成用トランジスタＴ１０４とノードＮｃ１５１〜Ｎｃ１５Ｋとの間に設けられ、ゲートには条件制御回路１５１５からの制御信号ＣＴ１５１〜ＣＴ１５Ｋが入力される。選択用トランジスタＴｂ１５１〜Ｔｂ１５Ｋは、ノードＮｃ１５１〜Ｎｃ１５Ｋと差動増幅回路１０３の非反転入力端子との間に設けられ、ゲートには条件制御回路１５１５からの制御信号ＣＴ１５１〜ＣＴ１５Ｋが入力される。ノードＮｃ１５１〜Ｎｃ１５Ｋは、ノードＮｄ１５１〜Ｎｄ１５Ｋに接続されている。
【０２２５】
制御信号ＣＴ１５１〜ＣＴ１５Ｋは、Ｌレベルのときには選択用トランジスタＴａ１５１〜Ｔａ１５Ｋ，Ｔｂ１５１〜Ｔｂ１５Ｋ（ＰＭＯＳトランジスタ）を活性化させる電圧であり、Ｈレベルのときには選択用トランジスタＴａ１５１〜Ｔａ１５Ｋ，Ｔｂ１５１〜Ｔｂ１５Ｋを非活性化させる電圧である。
【０２２６】
抵抗調整部１５０１が有する抵抗値は、選択用トランジスタＴａ１５１〜Ｔａ１５Ｋ，Ｔｂ１５１〜Ｔｂ１５Ｋを用いて電流電圧変換用抵抗Ｒ１５１〜Ｒ１５Ｋをバイアス電圧生成用トランジスタＴ１０４のドレインおよび差動増幅回路１０３の非反転入力端子に任意に接続することによって、任意に設定することができる。
【０２２７】
供給電源９１２は、図９に示したものと同様である。
【０２２８】
条件記憶部９１３は、図９に示したものと同様である。なお、ここでは、条件記憶部９１３は、ノードＮｄ１５１〜Ｎｄ１５Ｋのうち選択すべきノードが示されたバイナリデータを記憶するものとする。例えば、ヒューズｈ９１が切断されており他のヒューズｈ９２〜ｈ９Ｍが切断されていない場合、条件記憶部９１３は、選択すべきノードが「ノードＮｄ１５１」であることを記憶している。また、ヒューズｈ９１，ｈ９２が切断されており他のヒューズｈ９３〜ｈ９Ｍが切断されていない場合、条件記憶部９１３は、選択すべきノードが「ノードＮｄ１５３」であることを記憶している。
【０２２９】
条件制御回路１５１４は、条件制御回路９１４と同様に、外部からのコントロール信号ＣＯＮＴに応じて、条件固定モードまたはエミュレートモードになる。
【０２３０】
条件固定モードになると、条件制御回路１５１４は、条件制御回路９１４と同様に、条件記憶部９１３に記憶されたバイナリデータをデコードすることによって、制御信号ＣＴ１５１〜ＣＴ１５Ｋを出力する。例えば、条件記憶部９１３においてヒューズｈ９１が切断されている場合、条件制御回路１５１４は、制御信号ＣＴ１５１をＬレベルにし他の制御信号ＣＴ１５２〜ＣＴ１５ＫをＨレベルにする。
【０２３１】
エミュレートモードになると、条件制御回路１５１４は、条件制御回路９１４と同様に、外部からのデータ信号ＤＡＴＡに従って条件記憶部９１３におけるヒューズｈ９１〜ｈ９Ｍの断線状態をエミュレートして、制御信号ＣＴ９２〜ＣＴ９Ｋを出力する。例えば、ヒューズｈ９１が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡが条件制御回路１５１４に入力されると、条件制御回路１５１４は、制御信号ＣＴ１５１をＬレベルにし他の制御信号ＣＴ１５２〜ＣＴ１５ＫをＨレベルにする。また、ヒューズｈ９１，ｈ９２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡが条件制御回路１５１４に入力されると、条件制御回路１５１４は、制御信号ＣＴ１５３をＬレベルにし他の制御信号ＣＴ１５１，ＣＴ１５２，ＣＴ１５４〜ＣＴ１５ＫをＨレベルにする。
【０２３２】
＜動作＞
次に、図１７に示したバイアス電圧調整部１５０１による動作について説明する。
【０２３３】
〔条件固定モード〕
条件制御回路１５１４は、条件固定モードへの切替を要請するコントロール信号ＣＯＮＴを入力すると条件固定モードになる。次に、条件制御回路１５１４は、条件記憶部９１２に含まれるヒューズｈ９１〜ｈ９Ｍの一方の端子を自己に接続してヒューズの断線状態によって示されたバイナリデータを読み出す。次に、条件制御回路５１４は、読み出したバイナリデータをデコードして、制御信号ＣＴ１５１〜ＣＴ１５Ｋを対応する選択用トランジスタＴａ１５１〜Ｔａ１５Ｋ，Ｔｂ１５１〜Ｔｂ１５Ｋのゲートに出力する。
【０２３４】
ここで、ヒューズｈ９１が切断されている場合、条件制御回路１５１４は、制御信号ＣＴ１５１をＬレベル（アクティブ）にし制御信号ＣＴ１５２〜ＣＴ１５ＫをＨレベル（インアクティブ）にする。よって、選択用トランジスタＴａ１５１，Ｔｂ１５１が活性化されるので、電流電圧変換用抵抗Ｒ１５１の一方の端子が、差動増幅回路１０３の非反転入力端子とバイアス電圧生成用トランジスタＴ１０４のドレインとに接続される。したがって、バイアス電圧生成用トランジスタＴ１０４のドレインには、電流電圧変換用抵抗Ｒ１５１の抵抗値に応じた比較用電圧Ｖｒｂが発生する。
【０２３５】
このように、条件記憶部１５１４に記憶された制御信号ＣＴ１５１〜ＣＴ１５Ｋの出力状態が再現される。また、その出力状態が維持される。
【０２３６】
〔エミュレートモード〕
一方、条件制御回路１５１４は、エミュレーションモードへの切替を要請するコントロール信号ＣＯＮＴを入力するとエミュレートモードになる。次に、条件制御回路１０１４は、データ信号ＤＡＴＡに従って、制御信号ＣＴ１５１〜ＣＴ１５Ｋを出力する。
【０２３７】
ここで、ヒューズｈ９１，ｈ９２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡが条件制御回路１５１４に入力された場合された場合、条件制御回路１５１４は、制御信号ＣＴ１５２をＬレベル（アクティブ）にし制御信号ＣＴ１５１，ＣＴ１５３〜ＣＴ１５ＫをＨレベル（インアクティブ）にする。よって、選択用トランジスタＴａ１５２，Ｔｂ１５２が活性化されるので、電流電圧変換用抵抗Ｒ１５２の一方の端子が、差動増幅回路１０３の非反転入力端子とバイアス電圧生成用トランジスタＴ１０４のドレインとに接続される。したがって、バイアス電圧生成用トランジスタＴ１０４のドレインには、電流電圧変換用抵抗Ｒ１５１，Ｒ１５２の抵抗値に応じた比較用電圧Ｖｒｂが発生する。
【０２３８】
このように、バイアス電圧生成用トランジスタＴ１０４に発生するドレイン電圧の電圧値を調整することができる。
【０２３９】
＜効果＞
以上のように、条件制御回路１５１５によって電流電圧変換部１５１１の性能を調整することによって、駆動トランジスタＴ１０５ａ，Ｔ１０５ｂにおける出力電流Ｉｏｕｔ出力電流の状態が最適になる条件（最適条件）の下で動作することができる。
【０２４０】
また、エミュレーションの結果に基づいて条件記憶部１５１４に含まれるヒューズｈ９１〜ｈ９Ｍを切断することによって制御信号ＣＴ１５１〜ＣＴ１５Ｋの出力状態を記憶すれば、出力電流Ｉｏｕｔの状態が最適な時の条件を維持することができる。
【０２４１】
（第１６の実施形態）
まず、本実施形態による電流駆動装置の説明する前に、図１〜図１２，図１５〜図１７に示された差動増幅回路の内部構成について説明する。図１〜図１２，図１５〜図１７に示された差動増幅回路の各々は内部構成が同様であるので、代表として図１に示した差動増幅回路１０３の内部構成について説明する。
【０２４２】
＜差動増幅回路１０３の内部構成＞
図１に示された差動増幅回路１０３の内部構成を図１８に示す。差動増幅回路１０３は、差動増幅部１０３ａと、カレントミラー部１０３ｂとを含む。
【０２４３】
〔差動増幅部〕
差動増幅部１０３ａは、電流調整用トランジスタＴｙと、信号線ＬＳｉｎｐ，ＬＳｉｎｎと、差動増幅用トランジスタＴｄＬ，ＴｄＲとを含む。電流調整用トランジスタＴｙは、内部電源ノードＶｄｄとノードＮａ１０３との間に設けられ、ゲートには調整電圧Ｖｙが入力される。信号線ＬＳｉｎｎには、反転入力端子に入力された信号（基準電圧Ｖｃ，ゲート電圧Ｖｉｄ，基準用電圧Ｖｒｅｆ等）が入力される。信号線ＬＳｉｎｐには、非反転入力端子に入力された信号（ドレイン電圧Ｖｒｂ，比較用電圧Ｖｒｂ等）が入力される。差動増幅用トランジスタＴｄＬは、ノードＮａ１０３とノードＮｏｐとの間に設けられ、ゲートは信号線ＬＳｉｎｐに接続されている。よって、ノードＮｏｐには、信号線ＬＳｉｎｐを介して差動増幅用トランジスタＴｄＬのゲートに入力された信号に応じた電流が流れる。差動増幅用トランジスタＴｄＲは、ノードＮａ１０３とノードＮｏｎとの間に設けられ、ゲートは信号線ＬＳｉｎｎに接続されている。よって、ノードＮｏｎには、信号線ＬＳｉｎｎを介して差動増幅用トランジスタＴｄＲのゲートに入力された信号に応じた電流が流れる。
【０２４４】
〔カレントミラー部〕
カレントミラー部１０３ｂは、カレントミラー用トランジスタＴｃＬ，ＴｃＲと、接地ノードとを含む。カレントミラー用トランジスタＴｃＬは、ノードＮｏｐと接地ノードとの間に設けられる。カレントミラー用トランジスタＴｃＲは、ノードＮｏｎと接地ノードとの間に設けられる。カレントミラー用トランジスタＴｃＬのゲートは、カレントミラー用トランジスタＴｃＬのドレインとカレントミラー用トランジスタＴｃＲのゲートとに接続されている。また、ノードＮｏｎとカレントミラー用トランジスタＴｃＲとの間に存在するノードＮｂ１０３には、差動増幅用トランジスタＴｄＲが示す抵抗値とカレントミラー用トランジスタＴｃＲが示す抵抗値との比に応じた電圧が発生する。また、ノードＮｂ１０３に発生した電圧はバイアス電圧Ｖｂｉａｓとして出力される。
【０２４５】
＜差動増幅回路１０３のオフセットについて＞
図１１に示した電流駆動装置１１では、図１８に示した差動増幅回路１０３において差動増幅用トランジスタＴｄＲ，ＴｄＬの間に特性差が存在すると、バイアス電圧Ｖｂｉａｓはその特性差の分だけ増加／減少したものになる。例えば、差動増幅用トランジスタＴｄＲがＴｄＬより電流能力が大きいとバイアス電圧Ｖｂｉａｓが本来あるべき電圧よりも大きくなってしまう。この場合、電流駆動装置の出力電流Ｉｏｕｔは、常に、基準電流Ｉｒｅｆよりも大きくなってしまう。このように、出力電流Ｉｏｕｔの電流値が有する誤差が一方向に偏っていると、複数の電流駆動装置を用いて表示パネルを駆動した場合、その表示パネルの発光輝度が顕著にばらついてしまう。
【０２４６】
＜本実施形態の構成＞
この発明の第１６の実施形態による電流駆動装置の全体構成は、差動増幅回路１０３の内部構成を除き、図１１に示した構成と同様である。この実施形態において用いられる差動増幅回路は、図１８に示した差動増幅部１０３ａに代えて図１９に示す差動増幅部１６０３ａを含む。その他の構成は、図１８と同様である。図１９に示した差動増幅部１６０３ａは、図１８に示した差動増幅部１０３ａに加えて、スイッチ用トランジスタＴＬｒ１，ＴＬｎｒ１，ＴＲｒ１，ＴＲｎｒ１，ＴＬｒ２，ＴＬｎｒ２，ＴＲｒ２，ＴＲｎｒ２を含む。
【０２４７】
スイッチ用トランジスタＴＬｒ１，ＴＬｎｒ１は、信号線ＬＳｉｎｐと信号線ＬＳｉｎｎとの間に直列に設けられる。スイッチ用トランジスタＴＬｒ１は、信号線ＬＳｉｎｐとノードＮ１Ｌとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴＬｎｒ１は、ノードＮ１Ｌと信号線ＬＳｉｎｎとの間に設けられ、ゲートには制御信号ＮＲが入力される。ノードＮ１Ｌは、差動増幅用トランジスタＴｄＬのゲートに接続される。スイッチ用トランジスタＴＲｎｒ１，ＴＲｒ１は、信号線ＬＳｉｎｐと信号線ＬＳｉｎｎとの間に直列に設けられる。スイッチ用トランジスタＴＲｎｒ１は、信号線ＬＳｉｎｐとノードＮ１Ｒとの間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴＲｒ１は、ノードＮ１Ｒと信号線ＬＳｉｎｎとの間に設けられ、ゲートには制御信号Ｒが入力される。ノードＮ１Ｒは、差動増幅用トランジスタＴｄＲのゲートに接続される。
【０２４８】
スイッチ用トランジスタＴＬｒ２は、差動増幅用トランジスタＴｄＬとノードＮｏｐとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴＬｎｒ２は、差動増幅用トランジスタＴｄＬとノードＮｏｎとの間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴＲｎｒ２は、差動増幅用トランジスタＴｄＲとノードＮｏｐとの間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴＲｒ２は、差動増幅用トランジスタＴｄＲとノードＮｏｎとの間に設けられ、ゲートには制御信号Ｒが入力される。
【０２４９】
制御信号Ｒ，ＮＲは、Ｌレベルのときにはスイッチ用トランジスタＴＬｒ１，ＴＬｎｒ１，ＴＲｒ１，ＴＲｎｒ１，ＴＬｒ２，ＴＬｎｒ２，ＴＲｒ２，ＴＲｎｒ２（ＰＭＯＳトランジスタ）を活性化させる電圧を示し、Ｈレベルのときにはスイッチ用トランジスタＴＬｒ１，ＴＬｎｒ１，ＴＲｒ１，ＴＲｎｒ１，ＴＬｒ２，ＴＬｎｒ２，ＴＲｒ２，ＴＲｎｒ２を非活性化させる電圧を示す。例えば、制御信号Ｒ，ＮＲは、Ｌレベルのときには内部電源における電圧の最高値ＶｄｄｍａｘからＰＭＯＳトランジスタのしきい値電圧Ｖｔｐを引いた電圧（Ｖｄｄｍａｘ−Ｖｔｐ）よりも低い電圧であり、Ｈレベルのときには内部電源における電圧の最大値Ｖｄｄｍａｘと同一の電圧である。
【０２５０】
＜動作＞
次に、図１９に示した差動増幅部１６０３ａによる動作について説明する。
【０２５１】
〔接続１〕
まず、制御信号ＮＲをＨレベル（インアクティブ）にし制御信号ＲをＬレベル（アクティブ）にする。この場合、スイッチ用トランジスタＴＬｒ１，ＴＲｒ１が活性化することによって、差動増幅用トランジスタＴｄＬのゲートと信号線ＬＳｉｎｐとが接続され、差動増幅用トランジスタＴｄＲのゲートと信号線ＬＳｉｎｎとが接続される。これにより、差動増幅用トランジスタＴｄＬにおいて非反転入力端子に入力された信号に応じた電流が生成され、差動増幅用トランジスタＴｄＲにおいて反転入力端子に入力された信号に応じた電流が生成される。
【０２５２】
一方，スイッチ用トランジスタＴＬｒ２，ＴＲｒ２が活性化することによって、差動増幅用トランジスタＴｄＬのドレインとノードＮｏｐとが接続され、差動増幅用トランジスタＴｄＲのドレインとノードＮｏｎとが接続される。これにより、差動増幅用トランジスタＴｄＬにおいて生成された電流がノードＮｏｐに流れ、差動増幅用トランジスタＴｄＲにおいて生成された電流がノードＮｏｎに流れる。
【０２５３】
このようにして、非反転入力端子に入力された信号に応じた電流はノードＮｏｐに流れ、反転入力端子に入力された信号に応じた電流はノードＮｏｎに流れる。
【０２５４】
〔接続２〕
一方、制御信号ＮＲをＬレベル（アクティブ）にし制御信号ＲをＨレベル（インアクティブ）にする。この場合、スイッチ用トランジスタＴＬｎｒ１，ＴＲｎｒ１が活性化することによって、差動増幅用トランジスタＴｄＬのゲートと信号線ＬＳｉｎｎとが接続され、差動増幅用トランジスタＴｄＲのゲートと信号線ＬＳｉｎｐとが接続される。これにより、差動増幅用トランジスタＴｄＬにおいて反転入力端子に入力された信号に応じた電流が生成され、差動増幅用トランジスタＴｄＲにおいて非反転入力端子に入力された信号に応じた電流が生成される。
【０２５５】
一方，スイッチ用トランジスタＴＬｎｒ２，ＴＲｎｒ２が活性化することによって、差動増幅用トランジスタＴｄＬのドレインとノードＮｏｎとが接続され、差動増幅用トランジスタＴｄＲのドレインとノードＮｏｐとが接続される。これにより、差動増幅用トランジスタＴｄＬにおいて生成された電流がノードＮｏｎに流れ、差動増幅用トランジスタＴｄＲにおいて生成された電流がノードＮｏｐに流れる。
【０２５６】
このようにして、非反転入力端子に入力された信号に応じた電流はノードＮｏｐに流れ、反転入力端子に入力された信号に応じた電流はノードＮｏｎに流れる。
【０２５７】
＜切り替えるタイミング＞
制御信号Ｒ，ＮＲの信号レベルを切り替えるタイミングは、任意ではあるが、定期的である方が好ましい。例えば、１フレームごとに制御信号Ｒ，ＮＲの信号レベルを切り替えれば、出力電流Ｉｏｕｔの電流値が変化するタイミングと表示パネルに表示される画像が切り替わるタイミングとが一致するので、表示パネルにおける明るさの変化を目立たなくすることができる。
【０２５８】
また、制御信号Ｒ，ＮＲの信号レベルの切り替えを垂直ブランキング期間中に行うことも可能である。
【０２５９】
＜効果＞
以上のように、制御信号Ｒ，ＮＲによって差動増幅用トランジスタＴｄＲ，ＴｄＬの配置関係を交代することにより、差動増幅用トランジスタＴｄＲ，ＴｄＬ間の特性差による誤差を平均化することができる。これにより、電流駆動装置から表示素子回路に出力される出力電流Ｉｏｕｔのずれが一方向に偏らないので、表示パネルの発光輝度のばらつきを低減することができる。
【０２６０】
また、図１８等では、差動増幅用トランジスタＴｄＬ，ＴｄＲにＰｃｈトランジスタを用いており、カレントミラー用トランジスタＴｃＬ，ＴｃＲにＮｃｈトランジスタを用いているが、差動増幅用トランジスタＴｄＬ，ＴｄＲにＮｃｈトランジスタを用いて、カレントミラー用トランジスタＴｃＬ，ＴｃＲにＰｃｈトランジスタを用いることも可能である。この場合、制御信号や配線等を適宜変更すればいい。
【０２６１】
なお、バイアス電圧Ｖｂｉａｓの電圧値を安定させるための出力部を設ける構成も可能である。
【０２６２】
（第１７の実施形態）
＜差動増幅回路１０３のオフセットについて＞
図１８に示した差動増幅回路では、カレントミラー用トランジスタＴｃＲ，ＴｃＬの間に特性差が存在すると、図１１の構成ではバイアス電圧Ｖｂｉａｓはその特性差の分だけ増加／減少したものになる。例えば、カレントミラー用トランジスタＴｃＬがＴｃＲより電流能力が大きいとバイアス電圧Ｖｂｉａｓが本来あるべき電圧よりも大きくなってしまう。この場合、電流駆動装置の出力電流Ｉｏｕｔは、常に、基準電流Ｉｒｅｆよりも大きくなってしまう。このように、トランジスタの特性差によって出力電流Ｉｏｕｔの誤差が一方向に偏っていると、複数の電流駆動装置を用いて表示パネルを駆動した場合、その表示パネルの発光輝度が顕著にばらついてしまう。
【０２６３】
＜全体構成＞
この発明の第１７の実施形態による電流駆動装置の全体構成は、差動増幅回路１０３の内部構成を除き、図１１に示した構成と同様である。この実施形態において用いられる差動増幅回路は、図１８に示したカレントミラー部１０３ｂに代えて、図２０に示すカレントミラー部１７０３ｂを含む。その他の構成は、図１８と同様である。図２０に示したカレントミラー部１７０３ｂは、図１８に示したカレントミラー部１０３ｂに加えて、スイッチ用トランジスタＴＬｒ３，ＴＬｎｒ３，ＴＲｒ３，ＴＲｎｒ３，ＴＬｒ４，ＴＬｎｒ４，ＴＲｒ４，ＴＲｎｒ４を含む。
【０２６４】
スイッチ用トランジスタＴＬｎｒ３は、ノードＮｏｐとノードＮ３Ｌとの間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴＬｒ３は、ノードＮｏｎとノードＮ３Ｌとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴＲｒ３は、ノードＮｏｐとノードＮ３Ｒとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴＲｎｒ３は、ノードＮｏｎとノードＮ３Ｒとの間に設けられ、ゲートには制御信号ＮＲが入力される。
【０２６５】
ノードＮ４Ｌ１，Ｎ４Ｌ２，カレントミラー用トランジスタＴｃＬは、ノードＮ３Ｌと接地ノードとの間に直列に設けられる。ノードＮ４Ｌ１は、ノードＮ３ＬとノードＮ４Ｌ２との間に設けられる。ノードＮ４Ｌ２は、ノードＮ４Ｌ１とカレントミラー用トランジスタＴｃＬとの間に設けられる。カレントミラー用トランジスタＴｃＬは、ノードＮ４Ｌ２と接地ノードとの間に設けられ、ゲートはノードＮ４ｃに接続される。
【０２６６】
ノードＮ４Ｒ１，Ｎ４Ｒ２，カレントミラー用トランジスタＴｃＲは、ノードＮ３Ｒと接地ノードとの間に直列に設けられる。ノードＮ４Ｒ１は、ノードＮ３ＲとノードＮ４Ｒ２との間に設けられる。ノードＮ４Ｒ２は、ノードＮ４Ｒ１とカレントミラー用トランジスタＴｃＲとの間に設けられる。カレントミラー用トランジスタＴｃＲは、ノードＮ４Ｒ２と接地ノードとの間に設けられ、ゲートはノードＮ４ｃに接続される。
【０２６７】
スイッチ用トランジスタＴＬｒ４，ＴＲｎｒ４は、ノードＮ４Ｌ１とノードＮ４Ｒ１との間に直列に設けられる。スイッチ用トランジスタＴＬｒ４は、ノードＮ４Ｌ１とノードＮ４ａとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴＲｎｒ４は、ノードＮ４ａとノードＮ４Ｒ１のと間に設けられ、ゲートには制御信号ＮＲが入力される。
【０２６８】
スイッチ用トランジスタＴＬｎｒ４，ＴＲｒ４は、ノードＮ４Ｌ２とノードＮ４Ｒ２との間に直列に接続される。スイッチ用トランジスタＴＬｎｒ４は、ノードＮ４Ｌ２とノードＮ４ｂとの間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴＲｒ４は、ノードＮ４ｂとノードＮ４Ｒ２との間に設けられ、ゲートには制御信号Ｒが入力される。ノードＮ４ｂは、ノードＮ４ｃに接続されている。
【０２６９】
制御信号Ｒ，ＮＲは、Ｌレベルのときにはスイッチ用トランジスタＴＬｒ３，ＴＬｎｒ３，ＴＲｒ３，ＴＲｎｒ３，ＴＬｒ４，ＴＬｎｒ４，ＴＲｒ４，ＴＲｎｒ４（ＮＭＯＳトランジスタ）を非活性化させる電圧を示し、Ｈレベルのときにはスイッチ用トランジスタＴＬｒ３，ＴＬｎｒ３，ＴＲｒ３，ＴＲｎｒ３，ＴＬｒ４，ＴＬｎｒ４，ＴＲｒ４，ＴＲｎｒ４を活性化させる電圧を示す。例えば、制御信号Ｒ，ＮＲは、Ｌレベルのときには内部電源における電圧の最低値Ｖｄｄｍｉｎと同一の電圧であり、Ｈレベルのときには内部電源における電圧の最低値Ｖｄｄｍｉｎにスイッチ用トランジスタを活性化させるために少なくともしきい値電圧Ｖｔｎの２倍以上の電圧値有する電圧（＞Ｖｄｄｍｉｎ＋Ｖｔｎ×２）である。
【０２７０】
また、スイッチ用トランジスタＴＬｒ３，ＴＬｎｒ３，ＴＲｒ３，ＴＲｎｒ３はＰＭＯＳトランジスタを使ってもよい。この場合、制御信号の印加電圧の活性化極性は逆になるため（Ｌレベルでアクティブ、Ｈレベルでインアクティブ）、スイッチ用トランジスタＴＬｒ３，ＴＲｎｒ３には制御信号Ｒ、スイッチ用トランジスタＴＬｎｒ３，ＴＲｒ３には制御信号ＮＲを接続する。制御信号の印加電圧はＬレベルのときには内部電源における電圧の最低値Ｖｄｄｍｉｎと同一の電圧であり、Ｈレベルの時には最高値Ｖｄｄｍａｘと同一の電圧である。
【０２７１】
＜動作＞
次に、図２０に示したカレントミラー部１７０３ｂによる動作について説明する。
【０２７２】
〔接続１〕
まず、制御信号ＮＲがＨレベル（アクティブ）にし制御信号ＲがＬレベル（インアクティブ）にする。この場合，スイッチ用トランジスタＴＬｎｒ３，ＴＲｎｒ３が活性化することによって、ノードＮｏｐとノードＮ３Ｌとが接続されノードＮｏｎとノードＮ３Ｒとが接続される。これにより、ノードＮｏｐに流れる電流（非反転入力端子に入力された信号に応じた電流）がノードＮ３Ｌに流れ、ノードＮｏｎに流れる電流（反転入力端子に入力された信号に応じた電流）がノードＮ３Ｒに流れる。
【０２７３】
一方、スイッチ用トランジスタＴＬｎｒ４が活性化することによって、カレントミラー用トランジスタＴｃＬのゲートとドレインが接続される。また、スイッチ用トランジスタＴＲｎｒ４が活性化することによって、カレントミラー用トランジスタＴｃＲのドレインに発生した電圧がバイアス電圧Ｖｂｉａｓとして出力される。これにより、カレントミラー用トランジスタＴｃＬを入力側としカレントミラー用トランジスタＴｃＲを出力側とするカレントミラー回路が構成される。
【０２７４】
〔接続２〕
一方、制御信号ＮＲがＬレベル（インアクティブ）にし制御信号ＲがＨレベル（アクティブ）にする。この場合，スイッチ用トランジスタＴＬｒ３，ＴＲｒ３が活性化することによって、ノードＮｏｎとノードＮ３Ｌとが接続され、ノードＮｏｐとノードＮ３Ｒとが接続される。これにより、ノードＮｏｎに流れる電流（反転入力端子に入力された信号に応じた電流）がノードＮ３Ｌに流れ、ノードＮｏｐに流れる電流（非反転入力端子に入力された信号に応じた電流）がノードＮ３Ｒに流れる。
【０２７５】
一方、スイッチ用トランジスタＴＬｒ４が活性化することによって、カレントミラー用トランジスタＴｃＲのゲートとドレインが接続される。また、スイッチ用トランジスタＴＲｒ４が活性化することによって、カレントミラー用トランジスタＴｃＬのドレインに発生した電圧がバイアス電圧Ｖｂｉａｓとして出力される。これにより、カレントミラー用トランジスタＴｃＲを入力側としカレントミラー用トランジスタＴｃＬを出力側とするカレントミラー回路が構成される。
【０２７６】
＜効果＞
以上のように、制御信号Ｒ，ＮＲによってカレントミラー用トランジスタＴｃＲ，ＴｃＬの配置関係を交代することにより、カレントミラー用トランジスタＴｃＲ，ＴｃＬ間の特性差による誤差を平均化することができる。これにより、電流駆動装置から表示素子回路に出力される出力電流Ｉｏｕｔのずれが一方向に偏らないので、表示パネルの発光輝度のばらつきを低減することができる。
【０２７７】
なお、図１９に示した差動増幅部１６０３ａと組み合わせた構成も可能である。この場合、制御信号Ｒ，ＮＲを切り替えるタイミングは、一致しなくても構わない。
【０２７８】
（第１８の実施形態）
＜構成＞
この発明の第１８の実施形態による電流駆動装置は、差動増幅回路１０３に代えて、差動増幅回路１８０３を備える。その他の構成は図１１に示した構成と同様である。この実施形態において用いられる差動増幅回路１８０３の内部構成を図２１に示す。図２１に示した差動増幅回路１８０３は、図１８に示した差動増幅回路１０３に加えて、スイッチ用トランジスタＴＬｒ５，ＴＬｎｒ５，ＴＲｒ５，ＴＲｎｒ５，ＴＬｒ６，ＴＬｎｒ６，ＴＲｒ６，ＴＲｎｒ６を含む。
【０２７９】
スイッチ用トランジスタＴＬｎｒ５，ＴＬｒ５は、信号線ＬＳｉｎｐと信号線ＬＳｉｎｎとの間に直列に設けられる。スイッチ用トランジスタＴＬｎｒ５は、信号線ＬＳｉｎｐとノードＮ５Ｌとの間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴＬｒ５は、ノードＮ５Ｌと信号線ＬＳｉｎｎとの間に設けられ、ゲートには制御信号Ｒが入力される。ノードＮ５Ｌは、差動増幅用トランジスタＴｄＬのゲートに接続される。
【０２８０】
スイッチ用トランジスタＴＲｒ５，ＴＲｎｒ５は、信号線ＬＳｉｎｐと信号線ＬＳｉｎｎとの間に直列に設けられる。スイッチ用トランジスタＴＲｒ５は、信号線ＬＳｉｎｐとノードＮ５Ｒとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴＲｎｒ５は、ノードＮ５Ｒと信号線ＬＳｉｎｎとの間に設けられ、ゲートには制御信ＮＲが入力される。ノードＮ５Ｒは、差動増幅用トランジスタＴｄＲのゲートに接続される。
【０２８１】
ノードＮ６Ｌ１，Ｎ６Ｌ２は、差動増幅用トランジスタＴｄＬとカレントミラー用トランジスタＴｃＬとの間に直列に設けられる。ノードＮ６Ｌ１は、差動増幅用トランジスタＴｄＬとノードＮ６Ｌ２との間に設けられる。ノードＮ６Ｌ２は、ノードＮ６Ｌ１とカレントミラー用トランジスタＴｃＬとの間に設けられる。
【０２８２】
ノードＮ６Ｒ１，Ｎ６Ｒ２は、差動増幅用トランジスタＴｄＲとカレントミラー用トランジスタＴｃＲとの間に直列に設けられる。ノードＮ６Ｒ１は、差動増幅用トランジスタＴｄＲとノードＮ６Ｒ２との間に設けられる。ノードＮ６Ｒ２は、ノードＮ６Ｒ１とカレントミラー用トランジスタＴｃＲとの間に設けられる。
【０２８３】
スイッチ用トランジスタＴＬｒ６，ＴＲｎｒ６は、ノードＮ６Ｌ１とノードＮ６Ｒ１との間に直列に設けられる。スイッチ用トランジスタＴＬｒ６は、ノードＮ６Ｌ１とノードＮ６ａとの間に設けられ、ゲートには制御信号ＮＲが入力される。スイッチ用トランジスタＴＲｎｒ６は、ノードＮ６ａとノードＮ６Ｒ１との間に設けられ、ゲートには制御信号Ｒが入力される。
【０２８４】
スイッチ用トランジスタＴＬｎｒ６，ＴＲｒ６は、ノードＮ６Ｌ２とノードＮ６Ｒ２との間に直列に設けられる。スイッチ用トランジスタＴＬｎｒ６は、ノードＮ６Ｌ２とノードＮ６ｂとの間に設けられ、ゲートには制御信号Ｒが入力される。スイッチ用トランジスタＴＲｒ６は、ノードＮ６ｂとノードＮ６Ｒ２との間に設けられ、ゲートには制御信号ＮＲが入力される。ノードＮ６ｂは、ノードＮ６ｃに接続される。
【０２８５】
制御信号Ｒ，ＮＲは、Ｌレベルのときにはスイッチ用トランジスタＴＬｒ５，ＴＬｎｒ５，ＴＲｒ５，ＴＲｎｒ５（ＰＭＯＳトランジスタ）を活性化させスイッチ用トランジスタＴＬｒ６，ＴＬｎｒ６，ＴＲｒ６，ＴＲｎｒ６（ＮＭＯＳトランジスタ）を非活性化させる電圧を示し、Ｈレベルのときにはスイッチ用トランジスタＴＬｒ５，ＴＬｎｒ５，ＴＲｒ５，ＴＲｎｒ５（ＰＭＯＳトランジスタ）を非活性化させスイッチ用トランジスタＴＬｒ６，ＴＬｎｒ６，ＴＲｒ６，ＴＲｎｒ６（ＮＭＯＳトランジスタ）を活性化させる電圧を示す。例えば、制御信号Ｒ，ＮＲは、Ｌレベルのときには内部電源における電圧の最低値Ｖｄｄｍｉｎと同一の電圧であり、Ｈレベルのときには内部電源における電圧の最高値Ｖｄｄｍａｘと同一の電圧である。
【０２８６】
＜動作＞
次に、図２１に示した差動増幅回路１８０３による動作について説明する。
【０２８７】
〔接続１〕
まず、制御信号ＮＲをＬレベルにし制御信号ＲをＨレベルにする。この場合、スイッチ用トランジスタＴＬｎｒ５，ＴＲｎｒ５が活性化することによって、差動増幅用トランジスタＴｄＬのゲートと信号線ＬＳｉｎｐとが接続され、差動増幅用トランジスタＴｄＲのゲートと信号線ＬＳｉｎｎとが接続される。これにより、差動増幅用トランジスタＴｄＬにおいて非反転入力端子に入力された信号に応じた電流が生成され、差動増幅用トランジスタＴｄＲにおいて反転入力端子に入力された信号に応じた電流が生成される。
【０２８８】
一方、スイッチ用トランジスタＴＬｎｒ６が活性化することによって、カレントミラー用トランジスタＴｃＬのゲートとドレインが接続される。また、スイッチ用トランジスタＴＲｎｒ６が活性化することによって、カレントミラー用トランジスタＴｃＲのドレインに発生した電圧がバイアス電圧Ｖｂｉａｓとして出力される。これにより、カレントミラー用トランジスタＴｃＬを入力側としカレントミラー用トランジスタＴｃＲを出力側とするカレントミラー回路が構成される。
【０２８９】
〔接続２〕
一方、制御信号ＮＲをＨレベルにし制御信号ＲをＬレベルにする。この場合、スイッチ用トランジスタＴＬｒ５，ＴＲｒ５が活性化することによって、差動増幅用トランジスタＴｄＬのゲートと信号線ＬＳｉｎｎとが接続され、差動増幅用トランジスタＴｄＲのゲートと信号線ＬＳｉｎｐとが接続される。これにより、差動増幅用トランジスタＴｄＬにおいて反転入力端子に入力された信号に応じた電流が生成され、差動増幅用トランジスタＴｄＲにおいて非反転入力端子に入力された信号に応じた電流が生成される。
【０２９０】
一方、スイッチ用トランジスタＴＲｒ６が活性化することによって、カレントミラー用トランジスタＴｃＲのゲートとドレインが接続される。また、スイッチ用トランジスタＴＬｒ６が活性化することによって、カレントミラー用トランジスタＴｃＬのドレインに発生した電圧がバイアス電圧Ｖｂｉａｓとして出力される。これにより、カレントミラー用トランジスタＴｃＲを入力側としカレントミラー用トランジスタＴｃＬを出力側とするカレントミラー回路が構成される。
【０２９１】
＜効果＞
以上のように、制御信号Ｒ，ＮＲによって差動増幅用トランジスタＴｄＲ，ＴｄＬおよびカレントミラー用トランジスタＴｃＲ，ＴｃＬの配置関係を交代することにより、差動増幅用トランジスタＴｄＲ，ＴｄＬおよびカレントミラー用トランジスタＴｃＲ，ＴｃＬ間の特性差による誤差を平均化することができる。これにより、電流駆動装置から表示素子回路に出力される出力電流Ｉｏｕｔのずれが一方向に偏らないので、表示パネルの発光輝度のばらつきを低減することができる。
【産業上の利用可能性】
【０２９２】
本発明にかかる電流駆動装置は、有機ＥＬパネルなど電流駆動型の表示用ドライバ等に有用である。また、複数の回路ブロックに分かれて、互いに電流値を合わせながら高精度に出力するプリンタドライバ等の用途にも応用できる。
【図面の簡単な説明】
【０２９３】
【図１】この発明の第１の実施形態による電流駆動装置の全体構成を示す図である。
【図２】この発明の第２の実施形態による電流駆動装置の全体構成を示す図である。
【図３】この発明の第３の実施形態による電流駆動装置の全体構成を示す図である。
【図４】この発明の第４の実施形態による電流駆動装置の全体構成を示す図である。
【図５】この発明の第５の実施形態による電流駆動装置の全体構成を示す図である。
【図６】この発明の第６の実施形態による電流駆動装置の全体構成を示す図である。
【図７】この発明の第７の実施形態による電流駆動装置の全体構成を示す図である。
【図８】この発明の第８の実施形態による電流駆動装置の全体構成を示す図である。
【図９】この発明の第９の実施形態による電流駆動装置の全体構成を示す図である。
【図１０】この発明の第１０の実施形態による電流駆動装置の全体構成を示す図である。
【図１１】この発明の第１１の実施形態による電流駆動装置の全体構成を示す図である。
【図１２】この発明の第１２の実施形態による電流駆動装置の全体構成を示す図である。
【図１３】図１２に示したトランジスタ用切替部の内部構成を示す図である。
【図１４】図１３に示したトランジスタ用切替部の動作を示すタイミングチャートである。
【図１５】この発明の第１３の実施形態による電流駆動装置の全体構成を示す図である。
【図１６】この発明の第１４の実施形態による電流駆動装置の全体構成を示す図である。
【図１７】この発明の第１５の実施形態による電流駆動装置の全体構成を示す図である。
【図１８】図１に示した差動増幅回路の内部構成を示す図である。
【図１９】この発明の第１６の実施形態における差動増幅回路に含まれる差動増幅部の内部構成を示す図である。
【図２０】この発明の第１７の実施形態における差動増幅回路に含まれるカレントミラー部の内部構成を示す図である。
【図２１】この発明の第１８の実施形態における差動増幅回路の内部構成を示す図である。
【図２２】従来の電流駆動装置の全体構成を示す図である。
【符号の説明】
【０２９４】
１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５    電流駆動装置
Ｔ１０１Ｒ，Ｔ１０１Ｌ    電流電圧変換用トランジスタ
１０２    基準電圧供給端子
１０３，１８０３    差動増幅回路
Ｔ１０４    バイアス電圧生成用トランジスタ
Ｔ１０５ａ，Ｔ１０５ｂ    駆動トランジスタ
ＲＥＦ    基準電流源
Ｔｃｔｒｌ    基準電圧制御用トランジスタ
Ｖｃｔｒｌ    調整用電圧
Ｖｃ    基準電圧
Ｖｂｉａｓ    バイアス電圧
Ｉｒｅｆ    基準電流
Ｉｄ    ドレイン電流
Ｉｏｕｔ    出力電流
３０１    接続切替部
Ｔ３０１ａ，Ｔ３０１ｂ，Ｔ３０１ｃ，Ｔ３０１ｄ    スイッチ用トランジスタ
５０１    制限電圧供給端子
Ｔ５０２    電圧制御用トランジスタ
Ｔ７０１ａ，Ｔ７０１ｂ    出力電圧制限用トランジスタ
【図１】
2006133570.tif 000003
【図２】
2006133570.tif 000004
【図３】
2006133570.tif 000005
【図４】
2006133570.tif 000006
【図５】
2006133570.tif 000007
【図６】
2006133570.tif 000008
【図７】
2006133570.tif 000009
【図８】
2006133570.tif 000010
【図９】
2006133570.tif 000011
【図１０】
2006133570.tif 000012
【図１１】
2006133570.tif 000013
【図１２】
2006133570.tif 000014
【図１３】
2006133570.tif 000015
【図１４】
2006133570.tif 000016
【図１５】
2006133570.tif 000017
【図１６】
2006133570.tif 000018
【図１７】
2006133570.tif 000019
【図１８】
2006133570.tif 000020
【図１９】
2006133570.tif 000021
【図２０】
2006133570.tif 000022
【図２１】
2006133570.tif 000023
【図２２】
2006133570.tif 000024