(57)【要約】【課題】負荷の状態に拘わらず安定度の高い直流電力をＤＣ−ＤＣコンバータの制御回路に効率よく供給する。【解決手段】本発明によるＤＣ−ＤＣコンバータは、補助整流平滑回路(7)を構成する補助整流ダイオード(8)と補助平滑コンデンサ(9)との間に定電流回路(31)を接続し、定電流回路(31)の出力電流を制御回路(12)に供給する。重負荷時でＭＯＳ-ＦＥＴ(3)がオフしたとき、補助整流平滑回路(7)の補助平滑コンデンサ(9)に流れる充電電流が定電流回路(31)により一定のレベルに抑制されるため、補助平滑コンデンサ(9)の充電電圧がサージ電圧のピーク値まで上昇せず、補助平滑コンデンサ(9)の電圧ＶO2が常に一定の値に保持される。これにより、負荷の状態に拘わらずトランス(2)の補助巻線(2c)から補助整流平滑回路(7)を介して安定度の高い第２の直流出力電圧ＶO2を効率よく制御回路(12)に供給することができる。【選択図】図１
2006109543.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に対して直列に接続されたトランスの１次巻線及び少なくとも一つのスイッチング素子と、前記トランスの１次巻線又は２次巻線に接続された整流平滑回路と、前記トランスの１次巻線及び２次巻線と電磁的に結合する第３の巻線と、該第３の巻線に接続された他の整流平滑回路と、該他の整流平滑回路から駆動用電力が供給されて前記スイッチング素子を駆動する制御回路とを備え、
前記スイッチング素子のオン・オフにより、前記トランスを介して前記整流平滑回路から第１の直流出力を取り出すと共に、前記他の整流平滑回路から第２の直流出力を取り出すＤＣ−ＤＣコンバータにおいて、
前記他の整流平滑回路を構成する整流素子と平滑コンデンサとの間に定電流回路を接続し、該定電流回路の出力電流を前記制御回路に供給することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記定電流回路は、前記他の整流平滑回路の前記整流素子と前記平滑コンデンサとの間に接続された電流制御素子と、該電流制御素子の出力側の主端子に対して直列に接続されて前記他の整流平滑回路の前記平滑コンデンサに流れる電流を該電流に対応する電圧として検出する電流検出手段と、前記電流制御素子の入力側の主端子と制御端子との間に接続されたバイアス手段と、前記電流制御素子の制御端子と前記電流検出手段の出力端との間に接続されて一定の基準電圧を発生する定電圧素子とを備え、
前記電流制御素子は、前記電流検出手段の検出電圧と前記電流制御素子の出力側の主端子及び前記制御端子間の電圧との和の電圧が前記定電圧素子の基準電圧に等しくなるように、前記他の整流平滑回路の平滑コンデンサに流れる電流を制御する請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記定電流回路は、一定の基準電流を出力する基準電流源と、前記他の整流平滑回路の前記整流素子と前記平滑コンデンサとの間に接続され且つ前記整流素子から前記平滑コンデンサに流れる電流を前記基準電流源の基準電流又は前記基準電流源の基準電流の定数倍に等しくなるように制御する電流制御回路とを有する請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記トランスの１次巻線と前記２次巻線及び前記第３の巻線とは互いに逆極性で結合する請求項１〜３の何れか１項に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記他の整流平滑回路の前記整流素子及び前記定電流回路は、一体構造の定電流整流回路を構成する請求項１〜４の何れか１項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＣ−ＤＣコンバータ、特に負荷の状態に拘わらず安定度の高い直流電力を制御回路に効率よく供給できるＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
スイッチング素子のオン・オフにより直流電源からの直流電圧を断続して高周波電力に変換し、トランスから整流平滑回路を介して負荷に安定化された直流電力を供給するＤＣ−ＤＣコンバータは、公知である。例えば、図９に示す従来のＤＣ−ＤＣコンバータは、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及びスイッチング素子としてのＭＯＳ-ＦＥＴ(3)と、トランス(2)の２次巻線(2b)に接続された主整流ダイオード(5)及び主平滑コンデンサ(6)から成る主整流平滑回路(4)と、トランス(2)の１次巻線(2a)及び２次巻線(2b)と電磁的に結合する第３の巻線としての補助巻線(2c)と、補助巻線(2c)に接続された補助整流ダイオード(8)及び補助平滑コンデンサ(9)から成る他の整流平滑回路としての補助整流平滑回路(7)と、主整流平滑回路(4)から出力される第１の直流出力電圧ＶO1を検出する出力電圧検出回路(10)と、トランス(2)の１次側の閉回路に流れる電流ＩDをそれに対応する電圧ＶOCPとして検出する電流検出用抵抗(16)と、出力電圧検出回路(10)からフォトカプラ(11)を介して入力される検出信号及び電流検出用抵抗(16)の検出電圧ＶOCPに基づいてＭＯＳ-ＦＥＴ(3)をオン・オフ制御する駆動信号ＶGを発生する制御回路(12)とを備える。トランス(2)の１次巻線(2a)と２次巻線(2b)及び補助巻線(2c)とは互いに逆極性で結合する。図９に示すＤＣ−ＤＣコンバータは、ＭＯＳ-ＦＥＴ(3)のオン・オフにより、トランス(2)の２次巻線(2b)及び主整流平滑回路(4)を介して直流出力端子(13,14)から出力される第１の直流出力電圧ＶO1を図示しない負荷に供給すると共に、トランス(2)の補助巻線(2c)を介して補助整流平滑回路(7)から出力される第２の直流出力電圧ＶO2を制御回路(12)に供給する。制御回路(12)は、基準電圧ＶRを発生する基準電源(17)と、非反転入力端子(+)に入力される電流検出用抵抗(16)の検出電圧ＶOCPと反転入力端子(-)に入力される抵抗(18)及びフォトカプラ(11)の受光部(11b)の分圧点の電圧ＶMとを比較する比較器(19)と、一定周波数のパルス信号を出力する発振器(20)と、セット端子(S)に入力される発振器(20)のパルス信号によりセットされ、リセット端子(R)に入力される比較器(19)の出力信号によりリセットされて出力端子(Q)からＭＯＳ-ＦＥＴ(3)のゲートに付与する駆動信号ＶGを出力するＲＳフリップフロップ(21)とを備え、起動時に直流電源(1)から起動抵抗(15)を介して補助平滑コンデンサ(9)が充電され、その充電電圧が動作電圧に達すると動作を開始し、それ以降は補助整流平滑回路(7)から出力される第２の直流出力電圧ＶO2により駆動される。
【０００３】
図９に示すＤＣ−ＤＣコンバータの動作は以下の通りである。図示しない電源スイッチをオンして装置を起動すると、直流電源(1)からの直流電圧Ｅが起動抵抗(15)を介して補助整流平滑回路(7)の補助平滑コンデンサ(9)に印加され、補助平滑コンデンサ(9)が充電される。補助平滑コンデンサ(9)の電圧ＶO2が制御回路(12)の動作電圧に達すると、制御回路(12)を構成する各素子(19〜21)に駆動電圧ＶCCが供給され、制御回路(12)が動作を開始する。制御回路(12)が動作を開始すると、発振器(20)からＲＳフリップフロップ(21)のセット端子(S)に付与される一定周波数のパルス信号により、ＲＳフリップフロップ(21)がセットされ、ＲＳフリップフロップ(21)の出力端子(Q)からＭＯＳ-ＦＥＴ(3)のゲートに高い電圧(Ｈ)レベルの駆動信号ＶGが付与され、ＭＯＳ-ＦＥＴ(3)がオンする。
【０００４】
ＭＯＳ-ＦＥＴ(3)がオンすると、直流電源(1)、トランス(2)の１次巻線(2a)、ＭＯＳ-ＦＥＴ(3)、電流検出用抵抗(16)及び直流電源(1)で構成される閉回路に電流ＩDが流れ、トランス(2)にエネルギが蓄積される。前記の閉回路に流れる電流ＩDは、電流検出用抵抗(16)によりその電流ＩDに対応する電圧ＶOCPに変換される。電流検出用抵抗(16)の検出電圧ＶOCPは、比較器(19)の非反転入力端子(+)に入力され、反転入力端子(-)に入力される基準電源(17)の基準電圧ＶRを抵抗(18)及びフォトカプラ(11)の受光部(11b)で分圧した電圧ＶMと比較される。電流検出用抵抗(16)の検出電圧ＶOCPが抵抗(18)及びフォトカプラ(11)の受光部(11b)の分圧点の電圧ＶMに達すると、比較器(19)からＲＳフリップフロップ(21)のリセット端子(R)に高い電圧(Ｈ)レベルの出力信号が付与され、ＲＳフリップフロップ(21)がリセットされる。これにより、ＲＳフリップフロップ(21)の出力端子(Q)からＭＯＳ-ＦＥＴ(3)のゲートに低い電圧(Ｌ)レベルの駆動信号ＶGが付与され、ＭＯＳ-ＦＥＴ(3)がオフする。
【０００５】
ＭＯＳ-ＦＥＴ(3)がオフすると、トランス(2)に蓄積されたエネルギがトランス(2)の２次巻線(2b)から主整流平滑回路(4)の主整流ダイオード(5)及び主平滑コンデンサ(6)を介して直流出力側に放出され、直流出力端子(13,14)から図示しない負荷に第１の直流出力電圧ＶO1が供給される。これと同時に、トランス(2)の補助巻線(2c)から補助整流平滑回路(7)の補助整流ダイオード(8)及び補助平滑コンデンサ(9)を介してトランス(2)に蓄積されたエネルギが放出され、補助整流平滑回路(7)から制御回路(12)に第２の直流出力電圧ＶO2が供給される。直流出力端子(13,14)間の第１の直流出力電圧ＶO1は、出力電圧検出回路(10)にて図示しない基準電圧と比較され、それらの誤差信号がフォトカプラ(11)の発光部(11a)により光出力信号に変換され、１次側の受光部(11b)に伝達される。出力電圧検出回路(10)からフォトカプラ(11)の発光部(11a)を介して受光部(11b)に伝達された誤差信号により、フォトカプラ(11)の受光部(11b)に電流が流れる。これにより、抵抗(18)とフォトカプラ(11)の受光部(11b)との分圧点に電圧ＶMが発生する。即ち、図示しない負荷が重負荷状態のときは抵抗(18)とフォトカプラ(11)の受光部(11b)との分圧点の電圧ＶMが高くなり、図示しない負荷が軽負荷状態のときは前記の電圧ＶMが低くなるため、ＲＳフリップフロップ(21)からＭＯＳ-ＦＥＴ(3)のゲートに付与される駆動信号ＶGのパルス幅が制御される。これにより、ＭＯＳ-ＦＥＴ(3)のオン幅が制御され、トランス(2)の１次側の閉回路に流れる電流ＩDが制御される。以上の動作により、直流出力端子(13,14)から図示しない負荷に供給される第１の直流出力電圧ＶO1が略一定の値に制御される。
【０００６】
補助整流平滑回路(7)から制御回路(12)に供給される第２の直流出力電圧ＶO2は、トランス(2)の２次巻線(2b)と補助巻線(2c)との電磁的な結合が理想的、即ち密である場合は、直流出力端子(13,14)間の第１の直流出力電圧ＶO1に対して、トランス(2)の２次巻線(2b)の巻数Ｎ2と補助巻線(2c)の巻数Ｎ3との巻数比Ｎ3/Ｎ2に比例する。ところが、実際にはトランス(2)の各巻線(2a〜2c)間の電磁的な結合が必ずしも密ではないため、漏れインダクタンスが発生し、補助整流平滑回路(7)から制御回路(12)に供給される第２の直流出力電圧ＶO2が必ずしも前記の巻数比Ｎ3/Ｎ2に比例しない。図１０は、図９のＤＣ−ＤＣコンバータの重負荷時及び軽負荷時における各部の電圧及び電流の波形を示し、(Ａ)はＭＯＳ-ＦＥＴ(3)のドレイン−ソース間の電圧ＶDS、(Ｂ)はＭＯＳ-ＦＥＴ(3)に流れる電流ＩD、(Ｃ)はトランス(2)の補助巻線(2c)の電圧ＶTCに対する補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2を示す。前記の通り、実際のトランス(2)では漏れインダクタンスが発生するため、図１０(Ｃ)に示すように、重負荷時でのトランス(2)の補助巻線(2c)の電圧ＶTCの立ち上がり時に、図１０(Ａ)に示すＭＯＳ-ＦＥＴ(3)のドレイン−ソース間の電圧ＶDSと略同様の急峻なサージ電圧が発生する。即ち、重負荷時に補助整流平滑回路(7)内の補助平滑コンデンサ(9)がトランス(2)の補助巻線(2c)に発生するサージ電圧によりピーク充電されるため、図１０(Ｃ)に示すように重負荷時に補助平滑コンデンサ(9)の電圧ＶO2がサージ電圧のピーク値まで上昇する。このように、図９に示す従来のＤＣ−ＤＣコンバータでは、負荷の変動により、補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2が大きく変動するため、制御回路(12)の許容電圧の範囲を超え、制御回路(12)を安定に駆動できない欠点があった。特に、負荷にピーク電流が流れる場合には、制御回路(12)の部品の破損又は動作が不良となる可能性がある。
【０００７】
上記の問題を解決するため、下記の特許文献１に開示されるスイッチング電源回路では、トランスの三次コイルに発生する電圧を利用した補助電源部から制御回路への電源電圧の供給経路上に補助側の定電圧回路とフィルター回路を設けている。フィルター回路は、補助電源部の出力電圧の信号から、補助側の定電圧回路の不要発振の原因となる周波数成分を除去する。補助側の定電圧回路は、補助電源部側からフィルター回路を介して供給された電圧に基づいて設定された定電圧を作り出して制御回路に出力する。このスイッチング電源回路では、制御回路の電源電圧をフィルター回路及び補助側の定電圧回路により安定化できるので、電源電圧を定格の最大値に設定できる。したがって、制御回路からメインスイッチ素子に大きな駆動電圧を供給できるので、メインスイッチ素子の損失を抑制することができる。
【０００８】
【特許文献１】特開２００４−６４８６２公報（第８頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記の特許文献１に開示されるスイッチング電源回路では、補助側の定電圧回路により制御回路に供給される電源電圧を安定化するため、負荷の状態に関係なく制御回路を安定に動作させることができる。しかしながら、補助側の定電圧回路には制御回路で消費される電流が常時流れ、また、補助電源部内の補助整流平滑回路から出力される直流電圧の変動分を見込んだ電圧を補助側の定電圧回路に供給する必要があるため、補助側の定電圧回路にて大きな電力損失が発生し、効率が低下する欠点があった。したがって、上記のスイッチング電源回路の類の従来のＤＣ−ＤＣコンバータでは、負荷の状態に拘わらず安定度の高い直流電力を制御回路に効率よく供給することはできなかった。
【００１０】
そこで、本発明では、負荷の状態に拘わらず安定度の高い直流電力を制御回路に効率よく供給できるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明によるＤＣ−ＤＣコンバータは、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及び少なくとも一つのスイッチング素子(3)と、トランス(2)の１次巻線(2a)又は２次巻線(2b)に接続された整流平滑回路(4)と、トランス(2)の１次巻線(2a)及び２次巻線(2b)と電磁的に結合する第３の巻線(2c)と、第３の巻線(2c)に接続された他の整流平滑回路(7)と、他の整流平滑回路(7)から駆動用電力が供給されてスイッチング素子(3)を駆動する制御回路(12)とを備え、スイッチング素子(3)のオン・オフにより、トランス(2)を介して整流平滑回路(4)から第１の直流出力ＶO1を取り出すと共に、他の整流平滑回路(7)から第２の直流出力ＶO2を取り出す。このＤＣ−ＤＣコンバータでは、他の整流平滑回路(7)を構成する整流素子(8)と平滑コンデンサ(9)との間に定電流回路(31)を接続し、定電流回路(31)の出力電流を制御回路(12)に供給する。
【００１２】
重負荷時においてスイッチング素子(3)をオン・オフするときに、トランス(2)の漏れインダクタンスにより第３の巻線(2c)に発生するサージ電圧は、他の整流平滑回路(7)の整流素子(8)を介して定電流回路(31)に印加され、定電流回路(31)により平滑コンデンサ(9)に流れる充電電流が一定のレベルに抑制されるため、他の整流平滑回路(7)の平滑コンデンサ(9)の充電電圧ＶO2がサージ電圧のピーク値まで上昇しない。これにより、負荷の変動に拘わらずに他の整流平滑回路(7)の平滑コンデンサ(9)の電圧ＶO2が常に一定の値に保持され、制御回路(12)の入力電圧が一定となるため、重負荷時での入力電圧の超過による制御回路(12)の破損や軽負荷時での入力電圧の不足による制御回路(12)の不動作を防止することができる。定電流回路(31)により他の整流平滑回路(7)の平滑コンデンサ(9)に流れる充電電流を抑制する期間は、トランス(2)の第３の巻線(2c)にサージ電圧が発生する僅かな時間であるため、定電流回路(31)での電力損失は少ない。したがって、トランス(2)の第３の巻線(2c)から他の整流平滑回路(7)を介して安定度の高い第２の直流出力ＶO2を効率よく制御回路(12)に供給できるため、負荷の変動に拘わらず制御回路(12)を常に安定に駆動することが可能となる。
【発明の効果】
【００１３】
本発明によれば、負荷の変動に拘わらずにトランスの補助巻線から補助整流平滑回路を介して安定度の高い直流出力が制御回路に効率よく供給されるので、制御回路を全ての負荷の範囲に亘って効率よく且つ安定に駆動することができる。したがって、負荷の変動による影響を受けずにＤＣ−ＤＣコンバータを効率よく且つ安定に動作させることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明によるＤＣ−ＤＣコンバータの５つの実施形態を図１〜図７に基づいて説明する。但し、これらの図面では図９及び図１０に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
【実施例１】
【００１５】
本発明の第１の実施形態を示す実施例１のＤＣ−ＤＣコンバータは、図１に示すように、図９に示す従来のＤＣ−ＤＣコンバータの補助整流平滑回路(7)を構成する補助整流ダイオード(8)と補助平滑コンデンサ(9)との間に定電流回路(31)を接続し、定電流回路(31)の出力電流を制御回路(12)に供給する。その他の構成は、図９に示す従来のＤＣ−ＤＣコンバータと略同様である。
【００１６】
図１に示す構成において、直流出力端子(13,14)に接続される図示しない負荷が重負荷状態でＭＯＳ-ＦＥＴ(3)をオフしたときは、トランス(2)の漏れインダクタンスにより、トランス(2)の１次巻線(2c)にスパイク状のサージ電圧が発生する。これと同時に、図２(Ｃ)に示すように、トランス(2)の補助巻線(2c)の電圧ＶTCの立ち上がり時にスパイク状のサージ電圧が発生する。また、図２(Ａ)に示すように、ＭＯＳ-ＦＥＴ(3)のドレイン−ソース間の電圧ＶDSの立ち上がり時にもスパイク状のサージ電圧が発生する。トランス(2)の補助巻線(2c)に発生したサージ電圧は、補助整流平滑回路(7)の補助整流ダイオード(8)を介して定電流回路(31)に印加され、定電流回路(31)により補助平滑コンデンサ(9)に流れる充電電流が一定のレベルに抑制されるため、図２(Ｃ)に示すように、補助整流平滑回路(7)の補助平滑コンデンサ(9)の充電電圧ＶO2がトランス(2)の補助巻線(2c)の電圧ＶTCに含まれるサージ電圧のピーク値まで上昇しない。このため、図２(Ｃ)に示すように、図示しない負荷の状態に拘わらず補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2が常時一定の値に保持される。したがって、制御回路(12)に常時一定の電源電圧が供給される。上記以外の通常時又は軽負荷時の基本的な動作については、図９に示す従来のＤＣ−ＤＣコンバータと略同様であるから、説明は省略する。
【００１７】
実施例１では、図示しない負荷の変動に拘わらず、補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2が常に一定に保持され、制御回路(12)の電源入力電圧が常に一定となるので、重負荷時での電源入力電圧の超過による制御回路(12)の破損や、軽負荷時での電源入力電圧の不足による制御回路(12)の不動作を防止できる。また、定電流回路(31)により補助整流平滑回路(7)の補助平滑コンデンサ(9)に流れる充電電流を抑制する期間は、トランス(2)の補助巻線(2c)にサージ電圧が発生する僅かな時間であるため、定電流回路(31)での電力損失は少ない。したがって、トランス(2)の補助巻線(2c)から補助整流平滑回路(7)を介して安定度の高い第２の直流出力電圧ＶO2を効率よく制御回路(12)に供給できるため、負荷の変動に拘わらず制御回路(12)を常に安定に駆動することが可能となる。
【実施例２】
【００１８】
本発明の第２の実施形態を示す実施例２のＤＣ−ＤＣコンバータは、図３に示すように、定電流回路(31)として補助整流平滑回路(7)の補助整流ダイオード(8)と補助平滑コンデンサ(9)との間に接合形電界効果トランジスタ（以降Ｊ-ＦＥＴと略称する）(32)を接続し、Ｊ-ＦＥＴ(32)のゲート及びソースを直接接続してＪ-ＦＥＴ(32)を飽和領域にて動作させるものである。その他の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと同一である。
【００１９】
図３に示す実施例２のＤＣ−ＤＣコンバータは、Ｊ-ＦＥＴ(32)の飽和領域でのドレイン電流をＩDSSとすると、ドレイン−ソース間の電圧の変動に拘わらず、Ｊ-ＦＥＴ(32)のドレインに流れる電流が常に飽和領域でのドレイン電流ＩDSSに等しくなる。これにより、図示しない負荷が重負荷状態でＭＯＳ-ＦＥＴ(3)をオフしたとき、補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れるサージ成分を含む電流は、Ｊ-ＦＥＴ(32)により飽和領域でのドレイン電流ＩDSSのレベルに制限されるため、補助整流平滑回路(7)の補助平滑コンデンサ(9)の充電電圧ＶO2がトランス(2)の補助巻線(2c)の電圧ＶTCに含まれるサージ電圧のピーク値まで上昇しない。このため、図示しない負荷の状態に拘わらず補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2が常時一定の値に保持され、制御回路(12)に常時一定の電源電圧が供給される。上記以外の通常時又は軽負荷時の基本的な動作については、図９に示す従来のＤＣ−ＤＣコンバータと略同様であるから、説明は省略する。
【００２０】
したがって、実施例２でも実施例１と同様に、図示しない負荷の変動に拘わらず、補助整流平滑回路(7)の平滑コンデンサ(9)の電圧ＶO2が常に一定に保持され、制御回路(12)に供給される電源電圧が常に一定となるので、重負荷時での電源入力電圧の超過による制御回路(12)の破損や、軽負荷時での電源入力電圧の不足による制御回路(12)の不動作を防止できる。また、Ｊ-ＦＥＴ(32)により補助整流平滑回路(7)の補助平滑コンデンサ(9)に流れる充電電流を抑制する期間は、トランス(2)の補助巻線(2c)にサージ電圧が発生する僅かな時間であるため、Ｊ-ＦＥＴ(32)での電力損失は少ない。したがって、トランス(2)の補助巻線(2c)から補助整流平滑回路(7)を介して安定度の高い第２の直流出力電圧ＶO2が効率よく制御回路(12)に供給されるため、負荷の変動に拘わらず制御回路(12)を常に安定に駆動することができる。更に、実施例２では、ゲート及びソースが直接接続された単体のＪ-ＦＥＴ(32)を定電流回路(31)として使用するので、回路構成を最も簡素化できると共に、最小の消費電力で安定度の高い第２の直流出力電圧ＶO2を制御回路(12)に常時供給することができる。
【実施例３】
【００２１】
本発明の第３の実施形態を示す実施例３のＤＣ−ＤＣコンバータは、図４に示すように、補助整流平滑回路(7)の補助整流ダイオード(8)と補助平滑コンデンサ(9)との間に接続された電流制御素子としてのＮＰＮトランジスタ(33)と、ＮＰＮトランジスタ(33)のエミッタ（出力側の主端子）に対して直列に接続されて補助整流平滑回路(7)の補助平滑コンデンサ(9)に流れる電流をその電流に対応する電圧ＶDTとして検出する電流検出手段としての電流検出用抵抗(34)と、ＮＰＮトランジスタ(33)のコレクタ（入力側の主端子）とベース（制御端子）との間に接続されたバイアス手段としてのバイアス用抵抗(35)と、ＮＰＮトランジスタ(33)のベースと電流検出用抵抗(34)の出力端との間に接続されて一定の基準電圧ＶRを発生する定電圧素子としてのツェナーダイオード(36)により、図１に示す定電流回路(31)を構成したものである。ＮＰＮトランジスタ(33)は、電流検出用抵抗(34)の検出電圧ＶDTとＮＰＮトランジスタ(33)のベース−エミッタ間電圧ＶBEとの和の電圧ＶDT＋ＶBEがツェナーダイオード(36)の基準電圧ＶRに等しくなるように、補助整流平滑回路(7)の補助平滑コンデンサ(9)に流れる電流を制御する。その他の構成及び主回路の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと同一である。
【００２２】
図４に示す構成の定電流回路(31)を使用した実施例３のＤＣ−ＤＣコンバータは、ＮＰＮトランジスタ(33)により、電流検出用抵抗(34)の検出電圧ＶDTとＮＰＮトランジスタ(33)のベース−エミッタ間電圧ＶBEとの和の電圧ＶDT＋ＶBEがツェナーダイオード(36)の基準電圧ＶRに等しくなるように補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流が常時一定のレベルに制御される。このため、重負荷時にトランス(2)の補助巻線(2c)に発生するサージ電圧が補助整流平滑回路(7)の補助整流ダイオード(8)に印加されたときに、補助平滑コンデンサ(9)に流れる充電電流がＮＰＮトランジスタ(33)により一定のレベルに抑制される。これにより、重負荷時にて補助整流平滑回路(7)の補助平滑コンデンサ(9)の充電電圧ＶO2がサージ電圧のピーク値まで上昇しないため、負荷の変動に拘わらずに補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2が常時一定の値に保持される。上記以外の通常時又は軽負荷時の基本的な動作については、図９に示す従来のＤＣ−ＤＣコンバータと略同様であるから、説明は省略する。
【００２３】
実施例３では、ＮＰＮトランジスタ(33)により、電流検出用抵抗(34)の検出電圧ＶDTとＮＰＮトランジスタ(33)のベース−エミッタ間電圧ＶBEとの和の電圧ＶDT＋ＶBEがツェナーダイオード(36)の基準電圧ＶRに等しくなるように補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流が常時一定のレベルに制御されるので、図示しない負荷の状態に拘わらず補助整流平滑回路(7)の平滑コンデンサ(9)の電圧ＶO2が常に一定に保持され、制御回路(12)に供給される電源電圧が常に一定となる。このため、重負荷時での電源入力電圧の超過による制御回路(12)の破損や、軽負荷時での電源入力電圧の不足による制御回路(12)の不動作を防止できる。したがって、トランス(2)の補助巻線(2c)から補助整流平滑回路(7)を介して安定度の高い第２の直流出力電圧ＶO2が効率よく制御回路(12)に供給されるため、負荷の変動に拘わらず制御回路(12)を常に安定に駆動することができる。また、図４に示すＮＰＮトランジスタ(33)は、図５に示すようにＮチャネルＭＯＳ-ＦＥＴ(37)に置き換えることもできる。図５に示す定電流回路(31)の動作は、図４に示す定電流回路(31)の動作と略同様であるから、図５に示す定電流回路(31)でも図４に示す定電流回路(31)と略同様の作用及び効果が得られる。
【実施例４】
【００２４】
本発明の第４の実施形態を示す実施例４のＤＣ−ＤＣコンバータは、図６に示すように、一定の基準電流ＩRを出力する基準電流源(38)と、エミッタが補助整流平滑回路(7)の補助整流ダイオード(8)のカソードに接続されると共にコレクタが補助整流平滑回路(7)の補助平滑コンデンサ(9)の一端に接続され且つ補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流ＩO2をベースに流れる基準電流源(38)の基準電流ＩRと電流増幅率ｈFEとの積ｈFE・ＩRに等しくなるように制御する電流制御回路としてのＰＮＰトランジスタ(39)と、ＰＮＰトランジスタ(39)のエミッタとベースとの間に接続されたバイアス用抵抗(40)により、図１に示す定電流回路(31)を構成したものである。その他の構成及び主回路の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと同一である。
【００２５】
図６に示す構成の定電流回路(31)を使用した実施例４のＤＣ−ＤＣコンバータは、ＰＮＰトランジスタ(39)により、補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流ＩO2が基準電流源(38)の基準電流ＩRとＰＮＰトランジスタ(39)の電流増幅率ｈFEとの積ｈFE・ＩRに常時等しくなるように制御される。このため、重負荷時にトランス(2)の補助巻線(2c)に発生するサージ電圧が補助整流平滑回路(7)の補助整流ダイオード(8)に印加されたときに、補助平滑コンデンサ(9)に流れる充電電流がＰＮＰトランジスタ(39)により一定のレベルに抑制される。これにより、重負荷時にて補助整流平滑回路(7)の補助平滑コンデンサ(9)の充電電圧ＶO2がサージ電圧のピーク値まで上昇しないため、負荷の変動に拘わらず補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2が常時一定の値に保持される。上記以外の通常時又は軽負荷時の基本的な動作については、図９に示す従来のＤＣ−ＤＣコンバータと略同様であるから、説明は省略する。
【００２６】
実施例４では、ＰＮＰトランジスタ(39)により、補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流ＩO2が基準電流源(38)の基準電流ＩRとＰＮＰトランジスタ(39)の電流増幅率ｈFEとの積ｈFE・ＩRに常時等しくなるように制御されるので、図示しない負荷の状態に拘わらず補助整流平滑回路(7)の平滑コンデンサ(9)の電圧ＶO2が常に一定に保持され、制御回路(12)に供給される電源入力電圧が常に一定となる。このため、重負荷時での電源入力電圧の超過による制御回路(12)の破損や、軽負荷時での電源入力電圧の不足による制御回路(12)の不動作を防止できる。したがって、トランス(2)の補助巻線(2c)から補助整流平滑回路(7)を介して安定度の高い第２の直流出力電圧ＶO2が効率よく制御回路(12)に供給されるため、負荷の変動に拘わらず制御回路(12)を常に安定に駆動することができる。また、図４又は図５に示す実施例３の定電流回路(31)に比較して回路構成が簡素で且つ抵抗の数が少ないので、実施例３の場合に比較して電力損失が少ない利点がある。
【実施例５】
【００２７】
本発明の第５の実施形態を示す実施例５のＤＣ−ＤＣコンバータは、図７に示すように、一定の基準電流ＩRを出力する基準電流源(38)と、補助整流平滑回路(7)の補助整流ダイオード(8)と補助平滑コンデンサ(9)との間に接続され且つ補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流ＩO2を基準電流源(38)の基準電流ＩRに等しくなるように制御する電流制御回路としてのカレントミラー回路(41)により、図１に示す定電流回路(31)を構成したものである。カレントミラー回路(41)は、エミッタが補助整流ダイオード(8)のカソードに接続され且つコレクタが補助平滑コンデンサ(9)の一端に接続されると共にベースが基準電流源(38)の一端に接続された一方のＰＮＰトランジスタ(42)と、エミッタが補助整流ダイオード(8)のカソードに接続され且つコレクタが基準電流源(38)の一端に接続されると共にベースが一方のＰＮＰトランジスタ(42)のベースに接続された他方のＰＮＰトランジスタ(43)とから構成される。これら２つのＰＮＰトランジスタ(42,43)は、電気的特性が互いに同一のものが使用される。その他の構成及び主回路の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと同一である。
【００２８】
図７に示す構成の定電流回路(31)を使用した実施例５のＤＣ−ＤＣコンバータは、カレントミラー回路(41)により、補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流ＩO2が基準電流源(38)の基準電流ＩRに常時等しくなるように制御される。このため、重負荷時にトランス(2)の補助巻線(2c)に発生するサージ電圧が補助整流平滑回路(7)の補助整流ダイオード(8)に印加されたときに、補助平滑コンデンサ(9)に流れる充電電流がカレントミラー回路(41)により基準電流源(38)の基準電流ＩRに等しいレベルに抑制される。これにより、重負荷時にて補助整流平滑回路(7)の補助平滑コンデンサ(9)の充電電圧ＶO2がサージ電圧のピーク値まで上昇しないため、負荷の変動に拘わらず補助整流平滑回路(7)の補助平滑コンデンサ(9)の電圧ＶO2が常時一定の値に保持される。上記以外の通常時又は軽負荷時の基本的な動作については、図９に示す従来のＤＣ−ＤＣコンバータと略同様であるから、説明は省略する。
【００２９】
実施例５では、カレントミラー回路(41)により、補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる電流ＩO2が基準電流源(38)の基準電流ＩRに常時等しくなるように制御されるので、図示しない負荷の状態に拘わらず補助整流平滑回路(7)の平滑コンデンサ(9)の電圧ＶO2が常に一定に保持され、制御回路(12)に供給される電源電圧が常に一定となる。このため、重負荷時での電源入力電圧の超過による制御回路(12)の破損や、軽負荷時での電源入力電圧の不足による制御回路(12)の不動作を防止できる。したがって、トランス(2)の補助巻線(2c)から補助整流平滑回路(7)を介して安定度の高い第２の直流出力電圧ＶO2が効率よく制御回路(12)に供給されるため、負荷の変動に拘わらず制御回路(12)を常に安定に駆動することができる。また、実施例５では電流制御回路としてカレントミラー回路(41)を用いたので、補助整流平滑回路(7)の補助整流ダイオード(8)から補助平滑コンデンサ(9)に流れる充電電流ＩO2の精度が極めて高い利点がある。更に、実施例５の定電流回路(31)では、抵抗を全く使用しないので、電力損失が極めて少ない利点がある。なお、カレントミラー回路(41)を構成する２つのＰＮＰトランジスタ(42,43)の面積の比率を変更する等して、それぞれのＰＮＰトランジスタ(42,43)に流れる電流のミラー比を変更し、一方のＰＮＰトランジスタ(42)に流れる電流を多くすると、基準電流源(38)からの基準電流ＩRを減らすことができるので、更なる消費電力の低減が可能となる。例えば、一方のＰＮＰトランジスタ(42)の面積を他方のＰＮＰトランジスタ(43)の１０倍とした場合は、基準電流源(38)からの基準電流ＩRは一方のＰＮＰトランジスタ(42)に流れる電流ＩO2の０.１倍でよい。
【００３０】
本発明の実施態様は前記の５つの実施例１〜５に限定されず、更に種々の変更が可能である。例えば、図３に示す実施例２の補助整流平滑回路(7)の補助整流ダイオード(8)及びＪ-ＦＥＴ(32)を図８に示すように一体構造の定電流整流回路(51)として構成してもよい。この場合は、部品点数を増加させずに、低コストでトランス(2)の補助巻線(2c)から補助整流平滑回路(7)を介して得られる第２の直流出力電圧ＶO2の安定化を図ることができる利点がある。また、実施例２ではゲート及びソースを直接接続したＪ-ＦＥＴ(32)を使用したが、その代わりにゲート及びソースを直接接続したＮチャネルＭＯＳ-ＦＥＴを使用してもよい。また、図６に示す実施例４及び図７に示す実施例５ではＰＮＰトランジスタ(39,42,43)で電流制御回路を構成したが、ＰチャネルＭＯＳ-ＦＥＴで電流制御回路を構成してもよい。また、実施例１〜５の２次側回路の極性を反転させて直流出力端子(13,14)から負極性の第１の直流出力電圧ＶO1を得るＤＣ−ＤＣコンバータにも本発明を適用できる。また、前記と同様に、実施例１〜５のトランス(2)の補助巻線(2c)及び補助整流回路(7)の極性を反転させて補助整流回路(7)の補助平滑コンデンサ(9)から負極性の第２の直流出力電圧ＶO2を得るＤＣ−ＤＣコンバータにも本発明を適用できる。また、実施例１〜５では他励式のＤＣ−ＤＣコンバータに本発明を適用したが、自励式のＤＣ−ＤＣコンバータにも適用が可能である。また、実施例１〜５ではフライバック方式のＤＣ−ＤＣコンバータに本発明を適用したが、フォワード方式でもよく、更にハーフブリッジ形、フルブリッジ形、プッシュプル形又は同期整流型等の他方式のＤＣ−ＤＣコンバータにも適用が可能である。
【産業上の利用可能性】
【００３１】
本発明は、補助巻線等の１次及び２次以外の巻線を有するトランスを備えたＤＣ−ＤＣコンバータに良好に適用することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明によるＤＣ−ＤＣコンバータの第１の実施形態を示す電気回路図（実施例１）
【図２】図１のＤＣ−ＤＣコンバータの各部の電圧及び電流を示す波形図
【図３】本発明の第２の実施形態を示す電気回路図（実施例２）
【図４】本発明の第３の実施形態の定電流回路を示す電気回路図（実施例３）
【図５】図４の定電流回路の変更例を示す電気回路図
【図６】本発明の第４の実施形態の定電流回路を示す電気回路図（実施例４）
【図７】本発明の第５の実施形態の定電流回路を示す電気回路図（実施例５）
【図８】図１の他の実施形態を示す電気回路図
【図９】従来のＤＣ−ＤＣコンバータを示す電気回路図
【図１０】図９のＤＣ−ＤＣコンバータの各部の電圧及び電流を示す波形図
【符号の説明】
【００３３】
(1)・・直流電源、  (2)・・トランス、  (2a)・・１次巻線、  (2b)・・２次巻線、  (2c)・・補助巻線（第３の巻線）、  (3)・・ＭＯＳ-ＦＥＴ（スイッチング素子）、  (4)・・主整流平滑回路（整流平滑回路）、  (5)・・主整流ダイオード、  (6)・・主平滑コンデンサ、  (7)・・補助整流平滑回路（他の整流平滑回路）、  (8)・・補助整流ダイオード（整流素子）、  (9)・・補助平滑コンデンサ（平滑コンデンサ）、  (10)・・出力電圧検出回路、  (11)・・フォトカプラ、  (11a)・・発光部、  (11b)・・受光部、  (12)・・制御回路、  (13,14)・・直流出力端子、  (15)・・起動抵抗、  (16)・・電流検出用抵抗、  (17)・・基準電源、  (18)・・抵抗、  (19)・・比較器、  (20)・・発振器、  (21)・・ＲＳフリップフロップ、  (31)・・定電流回路、  (32)・・Ｊ-ＦＥＴ（接合形電界効果トランジスタ）、  (33)・・ＮＰＮトランジスタ（電流制御素子）、  (34)・・電流検出用抵抗（電流検出手段）、  (35)・・バイアス用抵抗（バイアス手段）、  (36)・・ツェナーダイオード（定電圧素子）、  (37)・・ＮチャネルＭＯＳ-ＦＥＴ（電流制御素子）、  (38)・・基準定電流源（基準電流源）、  (39)・・ＰＮＰトランジスタ（電流制御回路）、  (40)・・バイアス用抵抗、  (41)・・カレントミラー回路（電流制御回路）、  (42,43)・・ＰＮＰトランジスタ
【図１】
2006109543.tif 000003
【図２】
2006109543.tif 000004
【図３】
2006109543.tif 000005
【図４】
2006109543.tif 000006
【図５】
2006109543.tif 000007
【図６】
2006109543.tif 000008
【図７】
2006109543.tif 000009
【図８】
2006109543.tif 000010
【図９】
2006109543.tif 000011
【図１０】
2006109543.tif 000012