(57)【要約】【課題】  入出力電力特性が向上された高周波スイッチ回路を提供する。【解決手段】  入出力端子と接地との間、および、入出力端子間に、直列接続された複数のＦＥＴによって構成された基本スイッチ部を設け、一方の端子が各ＦＥＴのドレイン電極に接続され、他方の端子が各ＦＥＴのソース電極に接続された複数の抵抗素子を設ける。オフ状態にある基本スイッチ部に含まれるＦＥＴのうち、信号電圧が印加される側のＦＥＴのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値を小さくする。【選択図】  図１
2006332778.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の流れを制御する高周波スイッチ回路であって、
直列接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、
一方の端子がいずれかの前記電界効果トランジスタのドレイン電極に接続され、他方の端子が当該電界効果トランジスタのソース電極に接続された複数の抵抗素子とを備え、
前記電界効果トランジスタのうち、前記入出力端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値よりも小さいことを特徴とする、高周波スイッチ回路。
【請求項２】
前記基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、
前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＲｄｓ（ｉ）としたとき、次式（１）が成立することを特徴とする、請求項１に記載の高周波スイッチ回路。
Ｒｄｓ（１）＜Ｒｄｓ（２）≦…≦Ｒｄｓ（ｎ−１）≦Ｒｄｓ（ｎ）…（１）
【請求項３】
高周波信号の流れを制御する高周波スイッチ回路であって、
直列に接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、
一方の端子がいずれかの前記電界効果トランジスタのドレイン電極に接続され、他方の端子が当該電界効果トランジスタのソース電極に接続された複数の容量素子とを備え、
前記電界効果トランジスタのうち、前記入出力端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値よりも大きいことを特徴とする、高周波スイッチ回路。
【請求項４】
前記基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、
前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値をＣｄｓ（ｉ）としたとき、次式（２）が成立することを特徴とする、請求項３に記載の高周波スイッチ回路。
Ｃｄｓ（１）＞Ｃｄｓ（２）≧…≧Ｃｄｓ（ｎ−１）≧Ｃｄｓ（ｎ）…（２）
【請求項５】
高周波信号の流れを制御する高周波スイッチ回路であって、
直列に接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子間に設けられた基本スイッチ部と、
一方の端子がいずれかの前記電界効果トランジスタのドレイン電極に接続され、他方の端子が前記電界効果トランジスタのソース電極に接続された複数の抵抗素子とを備え、
前記入出力端子のうち、前記基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、
前記電界効果トランジスタのうち、前記オフ時活性端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値よりも小さいことを特徴とする、高周波スイッチ回路。
【請求項６】
前記基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタよって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＲｄｓ（ｉ）としたとき、次式（３）が成立することを特徴とする、請求項５に記載の高周波スイッチ回路。
Ｒｄｓ（１）＜Ｒｄｓ（２）≦…≦Ｒｄｓ（ｎ−１）≦Ｒｄｓ（ｎ）…（３）
【請求項７】
高周波信号の流れを制御する高周波スイッチ回路であって、
直列に接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子間に設けられた基本スイッチ部と、
一方の端子がいずれかの前記電界効果トランジスタのドレイン電極に接続され、他方の端子が前記電界効果トランジスタのソース電極に接続された複数の容量素子とを備え、
前記入出力端子のうち、前記基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、
前記電界効果トランジスタのうち、前記オフ時活性端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値よりも大きいことを特徴とする、高周波スイッチ回路。
【請求項８】
前記基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタよって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＣｄｓ（ｉ）としたとき、次式（４）が成立することを特徴とする、請求項７に記載の高周波スイッチ回路。
Ｃｄｓ（１）＞Ｃｄｓ（２）≧…≧Ｃｄｓ（ｎ−１）≧Ｃｄｓ（ｎ）…（４）
【請求項９】
高周波信号の流れを制御する高周波スイッチ回路であって、
マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、
一方の端子が前記マルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の抵抗素子とを備え、
前記マルチゲート電界効果トランジスタのゲート電極間メサに接続された抵抗素子のうち、最も前記入出力端子側に位置するゲート電極間メサに接続された抵抗素子の抵抗値が、残余のいずれかのゲート電極間メサに接続された抵抗素子の抵抗値よりも小さいことを特徴とする、高周波スイッチ回路。
【請求項１０】
前記基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された抵抗素子の抵抗値をＲｍｓ（ｉ）としたとき、次式（５）が成立することを特徴とする、請求項９に記載の高周波スイッチ回路。
Ｒｍｓ（１）＜Ｒｍｓ（２）≦…≦Ｒｍｓ（ｎ−１）≦Ｒｍｓ（ｎ）…（５）
【請求項１１】
高周波信号の流れを制御する高周波スイッチ回路であって、
マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、
一方の端子が前記マルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の容量素子とを備え、
前記マルチゲート電界効果トランジスタのゲート電極間メサに接続された容量素子のうち、最も前記入出力端子側に位置するゲート電極間メサに接続された容量素子の容量値が、残余のいずれかのゲート電極間メサに接続された容量素子の容量値よりも大きいことを特徴とする、高周波スイッチ回路。
【請求項１２】
前記基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された容量素子の容量値をＣｍｓ（ｉ）としたとき、次式（６）が成立することを特徴とする、請求項１１に記載の高周波スイッチ回路。
Ｃｍｓ（１）＞Ｃｍｓ（２）≧…≧Ｃｍｓ（ｎ−１）≧Ｃｍｓ（ｎ）…（６）
【請求項１３】
高周波信号の流れを制御する高周波スイッチ回路であって、
マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、
一方の端子が前記マルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の抵抗素子とを備え、
前記入出力端子のうち、前記基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、
前記マルチゲート電界効果トランジスタのゲート電極間メサに接続された抵抗素子のうち、最も前記オフ時活性端子側に位置するゲート電極間メサに接続された抵抗素子の抵抗値が、残余のいずれかのゲート電極間メサに接続された抵抗素子の抵抗値よりも小さいことを特徴とする、高周波スイッチ回路。
【請求項１４】
前記基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された抵抗素子の抵抗値をＲｍｓ（ｉ）としたとき、次式（７）が成立することを特徴とする、請求項１３に記載の高周波スイッチ回路。
Ｒｍｓ（１）＜Ｒｍｓ（２）≦…≦Ｒｍｓ（ｎ−１）≦Ｒｍｓ（ｎ）…（７）
【請求項１５】
高周波信号の流れを制御する高周波スイッチ回路であって、
マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、
一方の端子が前記マルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の容量素子とを備え、
前記入出力端子のうち、前記基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、
前記マルチゲート電界効果トランジスタのゲート電極間メサに接続された容量素子のうち、最も前記オフ時活性端子側に位置するゲート電極間メサに接続された容量素子の容量値が、残余のいずれかのゲート電極間メサに接続された容量素子の容量値よりも大きいことを特徴とする、高周波スイッチ回路。
【請求項１６】
前記基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された容量素子の容量値をＣｍｓ（ｉ）としたとき、次式（８）が成立することを特徴とする、請求項１５に記載の高周波スイッチ回路。
Ｃｍｓ（１）＞Ｃｍｓ（２）≧…≧Ｃｍｓ（ｎ−１）≧Ｃｍｓ（ｎ）…（８）
【請求項１７】
請求項１〜１６に記載の高周波スイッチ回路を組み合わせて、複数の入出力端子間で任意に高周波信号の流れを切り替えるように構成された、高周波スイッチ回路。
【請求項１８】
半導体基板上に、請求項１〜１７のいずれかに記載の高周波スイッチ回路が集積化されている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチ回路に関し、より特定的には、電界効果トランジスタを用いた高周波スイッチ回路に関する。
【背景技術】
【０００２】
近年、無線端末等の急速な普及および高性能化に伴い、これら無線端末等に用いられる高周波スイッチ回路には、低損失特性や低歪み特性を有するものが必要とされている。そこで、電界効果トランジスタ（Field Effect Transistor ：以下、ＦＥＴという）を多段に接続した高周波スイッチ回路が従来から提案されている。その一例として、特許文献１に記載されている高周波スイッチ回路がある。
【０００３】
図１６は、特許文献１に記載されている高周波スイッチ回路を示す図である。図１６に示す高周波スイッチ回路は、第１の入出力端子Ａ、第２の入出力端子Ｂ、第３の入出力端子Ｃ、シャントＦＥＴ１６１、トランスファーＦＥＴ１６２、制御端子ＤおよびＥ、並びに、段間電位固定用抵抗Ｒａを備えている。この回路は、多段に接続されたＦＥＴ１６１を含むシャント基本スイッチ部と、多段に接続されたＦＥＴ１６２を含むトランスファー基本スイッチ部とに分けられる。
【０００４】
図１６に示す高周波スイッチ回路において、シャント基本スイッチ部を通る第１の入出力端子Ａから第２の入出力端子Ｂへの経路をシャント経路と呼ぶ。また、トランスファー基本スイッチ部を通る第１の入出力端子Ａから第３の入出力端子Ｃへの経路をトランスファー経路と呼ぶ。トランスファー経路を介して信号を送信する場合には、制御端子ＥにはＨｉｇｈの電圧Ｖ２が、制御端子ＤにはＬｏｗの電圧Ｖ１が印加される。これにより、トランスファーＦＥＴ１６２はオン状態、シャントＦＥＴ１６１はオフ状態になり、第１の入力端子Ａから入力された送信信号は、第３の入出力端子Ｃから出力される。
【０００５】
図１６に示す高周波スイッチ回路では、シャント経路およびトランスファー経路は、いずれも直列に接続されたＦＥＴを複数段含むので、オフ状態にある経路に含まれるＦＥＴには、段数分に分圧された入力信号が印加される。このため、ＦＥＴの段数が多いほどオフ状態が維持されやすくなり、その結果、ＦＥＴが１段の場合に比べて優れた歪み特性や高い入出力電力特性が得られる。
【０００６】
また、各経路のＦＥＴのドレイン電極およびソース電極間に接続された段間電位固定用抵抗Ｒａは、多段に接続されたＦＥＴの段間電位を一定に固定するものであり、通常は５０ｋΩ程度の高抵抗のものを用いる。多段に接続されたＦＥＴの段間電位を一定に固定することにより、オフ状態にあるＦＥＴに印加される信号電圧を均等に分圧することができることから、ＦＥＴはオフ状態に維持されやすくなる。一般的には、この段間電位固定用抵抗Ｒａには、全て同じ抵抗値を有するものが使用される。
【特許文献１】特開２０００−２７７７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、実際には高抵抗の抵抗素子をＦＥＴに並列に接続するだけでは、オフ状態にある多段に接続されたＦＥＴの段間電位は一定にならず、信号が入力される入出力端子に近いＦＥＴに分配される信号電圧は、信号が入力される入出力端子から遠いＦＥＴに分配される信号電圧に比べて大きくなる。
【０００８】
図１７は、図１６に示す高周波スイッチ回路のＦＥＴの段数を４段とし、この高周波スイッチ回路に周波数１ＧＨｚの信号を入力した場合におけるオフ状態にある経路の各ＦＥＴのゲート電極およびソース電極間の電圧の時間変化を示す図である。図１７に示されるように、オフ状態にある経路のＦＥＴのゲート電極およびソース電極間の電圧振幅およびＤＣ電位は一定ではなく、その差は段数と共に大きくなる。これは、オフ状態にある経路のＦＥＴのうち、信号が入力される入出力端子側のＦＥＴがオン状態になりやすいことを示している。このことは、大電力の信号が一方の経路に伝送される場合において、オフ状態にある他方の経路に信号が漏れやすくなるという問題を生じさせる。オフ状態にある経路への信号の漏れは、挿入損失特性や歪み特性といった高周波特性を劣化させる。
【０００９】
それ故に、本発明は、オフ状態にある経路のＦＥＴに印加される信号電圧を一定にすることにより、高周波特性が向上された高周波スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、直列接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、一方の端子がいずれかの電界効果トランジスタのドレイン電極に接続され、他方の端子が当該電界効果トランジスタのソース電極に接続された複数の抵抗素子とを備え、電界効果トランジスタのうち、入出力端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値よりも小さいことを特徴とする。
【００１１】
この場合、基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＲｄｓ（ｉ）としたとき、Ｒｄｓ（１）＜Ｒｄｓ（２）≦…≦Ｒｄｓ（ｎ−１）≦Ｒｄｓ（ｎ）が成立することとしてもよい。
【００１２】
第２の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、直列に接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、一方の端子がいずれかの電界効果トランジスタのドレイン電極に接続され、他方の端子が当該電界効果トランジスタのソース電極に接続された複数の容量素子とを備え、電界効果トランジスタのうち、入出力端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値よりも大きいことを特徴とする。
【００１３】
この場合、基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値をＣｄｓ（ｉ）としたとき、Ｃｄｓ（１）＞Ｃｄｓ（２）≧…≧Ｃｄｓ（ｎ−１）≧Ｃｄｓ（ｎ）が成立することとしてもよい。
【００１４】
第３の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、直列に接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子間に設けられた基本スイッチ部と、一方の端子がいずれかの電界効果トランジスタのドレイン電極に接続され、他方の端子が電界効果トランジスタのソース電極に接続された複数の抵抗素子とを備え、入出力端子のうち、基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、電界効果トランジスタのうち、オフ時活性端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値よりも小さいことを特徴とする。
【００１５】
この場合、基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタよって構成され、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＲｄｓ（ｉ）としたとき、Ｒｄｓ（１）＜Ｒｄｓ（２）≦…≦Ｒｄｓ（ｎ−１）≦Ｒｄｓ（ｎ）が成立することとしてもよい。
【００１６】
第４の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、直列に接続された複数の電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子間に設けられた基本スイッチ部と、一方の端子がいずれかの電界効果トランジスタのドレイン電極に接続され、他方の端子が電界効果トランジスタのソース電極に接続された複数の容量素子とを備え、入出力端子のうち、基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、電界効果トランジスタのうち、オフ時活性端子に接続された電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値が、残余のいずれかの電界効果トランジスタのドレイン電極およびソース電極間に接続された容量素子の容量値よりも大きいことを特徴とする。
【００１７】
この場合、基本スイッチ部が、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタよって構成され、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＣｄｓ（ｉ）としたとき、Ｃｄｓ（１）＞Ｃｄｓ（２）≧…≧Ｃｄｓ（ｎ−１）≧Ｃｄｓ（ｎ）が成立することとしてもよい。
【００１８】
第５の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、一方の端子がマルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子がマルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の抵抗素子とを備え、マルチゲート電界効果トランジスタのゲート電極間メサに接続された抵抗素子のうち、最も入出力端子側に位置するゲート電極間メサに接続された抵抗素子の抵抗値が、残余のいずれかのゲート電極間メサに接続された抵抗素子の抵抗値よりも小さいことを特徴とする。
【００１９】
この場合、基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された抵抗素子の抵抗値をＲｍｓ（ｉ）としたとき、Ｒｍｓ（１）＜Ｒｍｓ（２）≦…≦Ｒｍｓ（ｎ−１）≦Ｒｍｓ（ｎ）
が成立することとしてもよい。
【００２０】
第６の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、一方の端子がマルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子がマルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の容量素子とを備え、マルチゲート電界効果トランジスタのゲート電極間メサに接続された容量素子のうち、最も入出力端子側に位置するゲート電極間メサに接続された容量素子の容量値が、残余のいずれかのゲート電極間メサに接続された容量素子の容量値よりも大きいことを特徴とする。
【００２１】
この場合、基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された容量素子の容量値をＣｍｓ（ｉ）としたとき、Ｃｍｓ（１）＞Ｃｍｓ（２）≧…≧Ｃｍｓ（ｎ−１）≧Ｃｍｓ（ｎ）が成立することとしてもよい。
【００２２】
第７の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、一方の端子がマルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子がマルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の抵抗素子とを備え、入出力端子のうち、基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、マルチゲート電界効果トランジスタのゲート電極間メサに接続された抵抗素子のうち、最もオフ時活性端子側に位置するゲート電極間メサに接続された抵抗素子の抵抗値が、残余のいずれかのゲート電極間メサに接続された抵抗素子の抵抗値よりも小さいことを特徴とする。
【００２３】
この場合、基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された抵抗素子の抵抗値をＲｍｓ（ｉ）としたとき、Ｒｍｓ（１）＜Ｒｍｓ（２）≦…≦Ｒｍｓ（ｎ−１）≦Ｒｍｓ（ｎ）が成立することとしてもよい。
【００２４】
第８の発明は、高周波信号の流れを制御する高周波スイッチ回路であって、マルチゲート電界効果トランジスタによって構成され、高周波信号を入出力する入出力端子と接地との間に設けられた基本スイッチ部と、一方の端子がマルチゲート電界効果トランジスタのドレイン電極またはソース電極に接続され、他方の端子がマルチゲート電界効果トランジスタのいずれかのゲート電極間メサに接続された複数の容量素子とを備え、入出力端子のうち、基本スイッチ部がオフ状態のときに信号電圧が印加される側の入出力端子をオフ時活性端子としたとき、マルチゲート電界効果トランジスタのゲート電極間メサに接続された容量素子のうち、最もオフ時活性端子側に位置するゲート電極間メサに接続された容量素子の容量値が、残余のいずれかのゲート電極間メサに接続された容量素子の容量値よりも大きいことを特徴とする
【００２５】
この場合、基本スイッチ部が、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のゲート電極間メサに接続された容量素子の容量値をＣｍｓ（ｉ）としたとき、Ｃｍｓ（１）＞Ｃｍｓ（２）≧…≧Ｃｍｓ（ｎ−１）≧Ｃｍｓ（ｎ）が成立することとしてもよい。
【００２６】
第９の発明は、上記の高周波スイッチ回路を組み合わせて、複数の入出力端子間で任意に高周波信号の流れを切り替えるように構成された高周波スイッチ回路である。
【００２７】
第１０の発明は、半導体基板上に、上記いずれかに記載の高周波スイッチ回路が集積化されている半導体装置である。
【発明の効果】
【００２８】
本発明の高周波スイッチ回路およびこれを用いた半導体装置によれば、多段に接続された電界効果トランジスタ（あるいは、マルチゲート電界効果トランジスタ）のドレイン電極およびソース電極間（マルチゲート電界トランジスタの場合には、ゲート電極間メサおよびソース電極間）に異なる抵抗値または容量値を有する抵抗素子または容量素子を接続することにより、従来の高周波スイッチ回路に比べて入出力電力特性を向上することができる。
【発明を実施するための最良の形態】
【００２９】
（第１の実施形態）
図１〜図５を参照して、本発明の第１の実施形態に係る高周波スイッチ回路について説明する。なお、本実施形態に係る半導体装置は、図１に示す高周波スイッチ回路を半導体基板上に集積化したものである。
【００３０】
図１は、本発明の第１の実施形態に係る高周波スイッチ回路の回路図である。図１に示す高周波スイッチ回路１００は、ＦＥＴ１１ａ〜１１ｄ、１２ａ〜１２ｄ、１３ａ〜１３ｄおよび１４ａ〜１４ｄ、ゲートバイアス抵抗２１ａ〜２１ｄ、２２ａ〜２２ｄ、２３ａ〜２３ｄおよび２４ａ〜２４ｄ、段間電位固定用抵抗４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄおよび４４ａ〜４４ｄ、コンデンサ５１〜５５、第１〜第３の入出力端子１〜３、並びに、第１〜第４の制御端子３１〜３４を備える。第１〜第３の入出力端子１〜３は、高周波信号を入出力するための端子である。
【００３１】
図１において、４段に接続されたＦＥＴ１１ａ〜１１ｄは、第１の基本スイッチ部を構成する。同様に、ＦＥＴ１２ａ〜１２ｄは、第２の基本スイッチ部を構成し、ＦＥＴ１３ａ〜１３ｄは、第３の基本スイッチ部を構成し、ＦＥＴ１４ａ〜１４ｄは、第４の基本スイッチ部を構成する。第１の基本スイッチ部は、第１の入出力端子１と第２の入出力端子２との間に設けられ、第２の基本スイッチ部は、第２の入出力端子２と第３の入出力端子３との間に設けられ、第３の基本スイッチ部は、第１の入出力端子１と接地との間に設けられ、第４の基本スイッチ部は、第３の入出力端子３と接地との間に設けられる。
【００３２】
入出力端子間に設けられた第１の基本スイッチ部および第２の基本スイッチ部は、高周波信号を伝送するためのトランスファー回路として用いられる。一方、入出力端子と接地との間に設けられた第３の基本スイッチ部および第４の基本スイッチ部は、漏れた高周波信号を接地へ逃がすシャント回路として用いられる。このように、高周波スイッチ回路１００は、２つのトランスファー回路と２つのシャント回路とを組み合わせることにより構成されている。
【００３３】
以下、以上のように構成された高周波スイッチ回路１００の動作を説明する。第１の入出力端子１から第２の入出力端子２へ信号を伝送する場合には、第１の制御端子３１および第４の制御端子３４にＨｉｇｈの電圧が印加され、第２の制御端子３２および第３の制御端子３３にＬｏｗの電圧が印加される。これにより、ＦＥＴ１１ａ〜１１ｄおよびＦＥＴ１４ａ〜１４ｄはオン状態になり、ＦＥＴ１２ａ〜１２ｄおよびＦＥＴ１３ａ〜１３ｄはオフ状態になるため、第１の入出力端子１と第２の入出力端子２とは短絡状態となる。したがって、第１の入出力端子１から第２の入出力端子２へ信号を伝送することができる。
【００３４】
これに対して、第２の入出力端子２から第３の入出力端子３へ信号を伝送する場合には、第２の制御端子３２および第３の制御端子３３にＨｉｇｈの電圧が印加され、第１の制御端子３１および第４の制御端子３４にＬｏｗの電圧が印加される。これにより、ＦＥＴ１２ａ〜１２ｄおよびＦＥＴ１３ａ〜１３ｄはオン状態になり、ＦＥＴ１１ａ〜１１ｄおよびＦＥＴ１４ａ〜１４ｄはオフ状態になるため、第２の入出力端子２と第３の入出力端子３とは短絡状態となる。したがって、第２の入出力端子２から第３の入出力端子３へ信号を伝送することができる。
【００３５】
また、オフ状態にあるシャント回路に含まれるＦＥＴは、容量成分として働く。例えば、ＦＥＴ１３ａ〜１３ｄで構成される第３の基本スイッチ部がオフ状態にあると、第１の入出力端子１から入力される信号の電圧振幅は、理論的には第３の基本スイッチ部の各ＦＥＴに４分の１ずつ均等に分圧される。また、ＦＥＴ１３ａ〜１３ｄの段間電位は、段間電位固定用抵抗４３ａ〜４３ｄ（ここでは、従来のように４つの抵抗は全て等しい抵抗値を有するとする）によって一定電位に固定されるため、理論的には第３の基本スイッチ部の各ＦＥＴのゲート電極およびソース電極間電圧のＤＣ電位は一定になる。
【００３６】
しかしながら、高周波スイッチ回路１００においても、段間電位固定用抵抗の抵抗値が全て等しい場合には、従来の高周波スイッチ回路と同様に、オフ状態にある基本スイッチ部の各ＦＥＴに印加される電圧振幅、および、各ＦＥＴのＤＣ電位に差が生じる。具体的には、信号が入力される入出力端子に最も近いＦＥＴに印加される電圧振幅が最も大きくなり、この入出力端子から最も遠いＦＥＴに印加される電圧振幅が最も小さくなる（図１７参照）。このように、オフ状態にある基本スイッチ部の各ＦＥＴに印加される電圧振幅が異なる場合、入力される電力が大きくなると、印加される電圧振幅が最も大きいＦＥＴがオン状態になりやすくなる。加えて、オフ状態であったＦＥＴが１つオン状態になると、その基本スイッチ部に印加されている電圧振幅を残りのＦＥＴで分圧することになるため、なだれ的に残りのＦＥＴもオン状態になる。オフ状態であるべき基本スイッチ部がオン状態になると、信号の漏れが生じることから、上記のような高周波スイッチ回路は、大きな電力の信号を扱う場合には使用できない。
【００３７】
そこで、高周波スイッチ回路１００では、シャント回路に含まれる段間電位固定用抵抗には、信号が入力される入出力端子に近いほど、小さな抵抗値を有するものが使用される。具体的には、例えば、第３の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１３ａ〜１３ｄがオフ状態）のときには、第１の入出力端子１側に信号電圧が印加されることを考慮して、段間電位固定用抵抗４３ａ〜４３ｄには、順に２．２ｋΩ、３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。また、第４の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１４ａ〜１４ｄがオフ状態）のときには、第３の入出力端子側に信号電圧が印加されることを考慮して、段間電位固定用抵抗４４ａ〜４４ｄには、順に２．２ｋΩ、３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。
【００３８】
図２は、以上のような段間電位固定用抵抗を有するシャント回路に、１ＧＨｚの信号電圧を印加した場合における各ＦＥＴのゲート電極およびソース電極間の電圧の時間変化を示す図である。図２に示されるように、各ＦＥＴのゲート電極およびソース電極間の電圧振幅およびＤＣ電位は一定になる。これは、オフ状態にある基本スイッチ部に印加される信号電圧がＦＥＴの段数分に均等に分圧されていることを表している。したがって、従来の高周波スイッチ回路のように、電力の大きい信号が入力された場合に先にオン状態になってしまうＦＥＴが存在しないことから（オン状態になる際には全てのＦＥＴが同時にオン状態になる）、高周波スイッチ回路１００は、従来の高周波スイッチ回路に比べて、より大きな電力の信号を扱うことができる。
【００３９】
また、トランスファー回路に含まれる段間電位固定用抵抗には、トランスファー回路がオフ状態であるときに信号電圧が印加される側の入出力端子（以下、オフ時活性端子という）に近いほど、小さな抵抗値を有するものが使用される。具体的には、例えば、第２の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１２ａ〜１２ｄがオフ状態）のときには、第２の入出力端子２側に信号電圧が印加されることを考慮して、段間電位固定用抵抗４２ａ〜４２ｄには、順に２．２ｋΩ、３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。また、第１の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１１ａ〜１１ｄがオフ状態）のときには、第２の入出力端子２側に信号電圧が印加されることを考慮して、段間電位固定用抵抗４１ｄ〜４１ａには、順に２．２ｋΩ、３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。
【００４０】
図３は、高周波スイッチ回路１００の挿入損失の入力電力依存性を示す図である。また、図４および図５は、高周波スイッチ回路１００の高調波歪の入力電力依存性を示す図である。なお、第１の入出力端子１から第２の入出力端子２への経路が有効である場合の特性と、第２の入出力端子２から第３の入出力端子３への経路が有効である場合の特性とは同じである。したがって、図３〜図５が示す結果は、これらいずれの場合の特性とみなしてもよい。
【００４１】
図３において、縦軸は挿入損失を、横軸は入力電力を表す。図３に示されるように、高周波スイッチ回路１００における低入力レベル時の挿入損失は、従来の高周波スイッチ回路と同等（約０．１ｄＢ）であるが、高周波スイッチ回路１００において挿入損失が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約３ｄＢｍ高い。したがって、高周波スイッチ回路１００は、従来の高周波スイッチ回路に比べて、より高い入力レベルの信号を扱うことができることが分かる。
【００４２】
図４において、縦軸は２次高調波歪を、横軸は入力電力を表す。図４に示されるように、高周波スイッチ回路１００における低入力レベル時の２次高調波歪は、従来の高周波スイッチ回路と同等（約−８８ｄＢｃ）であるが、高周波スイッチ回路１００において２次高調波歪が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約３ｄＢｍ高い。
【００４３】
図５において、縦軸は３次高調波歪を、横軸は入力電力を表す。図５に示されるように、高周波スイッチ回路１００における低入力レベル時の３次高調波歪は、従来の高周波スイッチ回路と同等（約−８３ｄＢｃ）であるが、高周波スイッチ回路１００において３次高調波歪が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約３ｄＢｍ高い。
【００４４】
以上の説明では、高周波スイッチ回路１００の段間電位固定用抵抗４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄおよび４４ａ〜４４ｄの抵抗値の一例を示したが、段間電位固定用抵抗の抵抗値は、上記の値に限定されるものではない。
【００４５】
一般に、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたシャント回路である場合には、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＲｄｓ（ｉ）としたとき、Ｒｄｓ（１）がＲｄｓ（２）〜Ｒｄｓ（ｎ）のいずれかよりも小さければよい。より好ましくは、次式（１１）が成立することとしてもよく、さらに好ましくは、次式（１２）が成立することとしてもよい。
Ｒｄｓ（１）＜Ｒｄｓ（２）≦…≦Ｒｄｓ（ｎ−１）≦Ｒｄｓ（ｎ）…（１１）
Ｒｄｓ（１）＜Ｒｄｓ（２）＜…＜Ｒｄｓ（ｎ−１）＜Ｒｄｓ（ｎ）…（１２）
【００４６】
また、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値をＲｄｓ（ｉ）としたとき、Ｒｄｓ（１）がＲｄｓ（２）〜Ｒｄｓ（ｎ）のいずれかよりも小さければよい。より好ましくは、次式（２１）が成立することとしてもよく、さらに好ましくは、次式（２２）が成立することとしてもよい。
Ｒｄｓ（１）＜Ｒｄｓ（２）≦…≦Ｒｄｓ（ｎ−１）≦Ｒｄｓ（ｎ）…（２１）
Ｒｄｓ（１）＜Ｒｄｓ（２）＜…＜Ｒｄｓ（ｎ−１）＜Ｒｄｓ（ｎ）…（２２）
【００４７】
以上に示すように、多段に接続されたＦＥＴのドレイン電極およびソース電極間に接続される段間電位固定用抵抗として、異なる抵抗値を有する抵抗素子を使用することにより、従来の高周波スイッチ回路よりも大きな電力の信号を扱うことのできる高周波スイッチ回路を得ることができる。
【００４８】
（第２の実施形態）
図６〜図９を参照して、本発明の第２の実施形態に係る高周波スイッチ回路について説明する。なお、本実施形態に係る半導体装置は、図６に示す高周波スイッチ回路を半導体基板上に集積化したものである。
【００４９】
図６は、本発明の第２の実施形態に係る高周波スイッチ回路の回路図である。図６に示す高周波スイッチ回路２００は、ＦＥＴ１１ａ〜１１ｄ、１２ａ〜１２ｄ、１３ａ〜１３ｄおよび１４ａ〜１４ｄ、ゲートバイアス抵抗２１ａ〜２１ｄ、２２ａ〜２２ｄ、２３ａ〜２３ｄおよび２４ａ〜２４ｄ、段間電位固定用抵抗４１ｅ〜４１ｈ、４２ｅ〜４２ｈ、４３ｅ〜４３ｈおよび４４ｅ〜４４ｈ、コンデンサ５１〜５５、６１ａ〜６１ｄ、６２ａ〜６２ｄ、６３ａ〜６３ｄおよび６４ａ〜６４ｄ、第１〜第３の入出力端子１〜３、並びに、第１〜第４の制御端子３１〜３４を備える。第１〜第３の入出力端子１〜３は、高周波信号を入出力するための端子である。本実施形態の構成要素のうち、第１の実施形態と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００５０】
第１の実施形態に係る高周波スイッチ回路１００と同様に、図６において、４段に接続されたＦＥＴ１１ａ〜１１ｄは、第１の基本スイッチ部を構成する。同様に、ＦＥＴ１２ａ〜１２ｄは、第２の基本スイッチ部を構成し、ＦＥＴ１３ａ〜１３ｄは、第３の基本スイッチ部を構成し、ＦＥＴ１４ａ〜１４ｄは、第４の基本スイッチ部を構成する。第１の基本スイッチ部は、第１の入出力端子１と第２の入出力端子２との間に設けられ、第２の基本スイッチ部は、第２の入出力端子２と第３の入出力端子３との間に設けられ、第３の基本スイッチ部は、第１の入出力端子１と接地との間に設けられ、第４の基本スイッチ部は、第３の入出力端子３と接地との間に設けられる。
【００５１】
また、高周波スイッチ回路１００と同様に、高周波スイッチ回路２００においても、第１および第２の基本スイッチ部がトランスファー回路として機能し、第３および第４の基本スイッチ回路がシャント回路として機能する。高周波スイッチ回路２００は、２つのトランスファー回路と２つのシャント回路とを組み合わせることにより構成される。また、高周波スイッチ回路２００の信号伝送時の動作は、高周波スイッチ回路１００と同様であるので、ここでは説明は省略する。
【００５２】
高周波スイッチ回路２００においても、段間電位固定用抵抗の抵抗値が全て等しい場合には、従来の高周波スイッチ回路と同様に、オフ状態にある基本スイッチ部の各ＦＥＴに印加される電圧振幅、および、各ＦＥＴのＤＣ電位に差が生じる。オフ状態にある基本スイッチ部の各ＦＥＴに印加される電圧振幅が異なる場合、入力される電力が大きくなると、印加される電圧振幅が最も大きいＦＥＴがオン状態になりやすくなる。オフ状態であるべき基本スイッチ部がオン状態になると、信号の漏れが生じることから、上記のような高周波スイッチ回路は、大きな電力の信号を扱う場合には使用できない。
【００５３】
そこで、高周波スイッチ回路２００では、シャント回路に含まれる各ＦＥＴのドレイン電極およびソース電極間には、コンデンサが接続される。これらコンデンサには、信号が入力される入出力端子に近いほど、大きな容量値を有するものが使用される。具体的には、例えば、第３の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１３ａ〜１３ｄがオフ状態）のときには、第１の入出力端子１側に信号電圧が印加されることを考慮して、コンデンサ６３ａ〜６３ｄには、順に０．９８ｐＦ、０．９５ｐＦ、０．９２ｐＦ、０．９０ｐＦの容量値を有するコンデンサが使用される。また、第４の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１４ａ〜１４ｄがオフ状態）のときには、第３の入出力端子側に信号電圧が印加されることを考慮して、コンデンサ６４ａ〜６４ｄには、順に０．９８ｐＦ、０．９５ｐＦ、０．９２ｐＦ、０．９０ｐＦの容量値を有するコンデンサが使用される。
【００５４】
以上のようなコンデンサを有するシャント回路に、信号電圧を印加すると、各ＦＥＴのゲート電極およびソース電極間の電圧振幅およびＤＣ電位は一定になる（図示せず）。したがって、第１の実施形態に係る高周波スイッチ回路１００と同様に、高周波スイッチ回路２００は、従来の高周波スイッチ回路に比べて、より大きな電力の信号を扱うことができる。
【００５５】
また、トランスファー回路に含まれるコンデンサには、オフ時活性端子に近いほど、大きな容量値を有するものが使用される。具体的には、例えば、第２の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１２ａ〜１２ｄがオフ状態）のときには、第２の入出力端子２側に信号電圧が印加されることを考慮して、コンデンサ６２ａ〜６２ｄには、順に０．９８ｐＦ、０．９５ｐＦ、０．９２ｐＦ、０．９０ｐＦの容量値を有するコンデンサが使用される。また、第１の基本スイッチ部がオフ状態（すなわち、ＦＥＴ１１ａ〜１１ｄがオフ状態）のときには、第２の入出力端子２側に信号電圧が印加されることを考慮して、コンデンサ６１ｄ〜６１ａには、順に０．９８ｐＦ、０．９５ｐＦ、０．９２ｐＦ、０．９０ｐＦの容量値を有するコンデンサが使用される。
【００５６】
なお、高周波スイッチ回路２００では、段間電位固定用抵抗４１ｅ〜４１ｈ、４２ｅ〜４２ｈ、４３ｅ〜４３ｈおよび４４ｅ〜４４ｈには、抵抗値の等しい抵抗素子が使用される。
【００５７】
図７は、本実施形態に係る高周波スイッチ回路２００の挿入損失の入力電力依存性を示す図である。また、図８および図９は、高周波スイッチ回路２００の高調波歪の入力電力依存性を示す図である。なお、第１の入出力端子１から第２の入出力端子２への経路が有効である場合の特性と、第２の入出力端子２から第３の入出力端子３への経路が有効である場合の特性とは同じである。したがって、図７〜図９が示す結果は、これらいずれの場合の特性とみなしてもよい。
【００５８】
図７において、縦軸は挿入損失を、横軸は入力電力を表す。図７に示されるように、高周波スイッチ回路２００における低入力レベル時の挿入損失は、従来の高周波スイッチ回路と同等（約０．１ｄＢ）であるが、高周波スイッチ回路２００において挿入損失が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約２．５ｄＢｍ高い。したがって、高周波スイッチ回路２００は、従来の高周波スイッチ回路に比べて、より高い入力レベルの信号を扱うことができることが分かる。
【００５９】
図８において、縦軸は２次高調波歪を、横軸は入力電力を表す。図８に示されるように、高周波スイッチ回路２００における低入力レベル時の２次高調波歪は、従来の高周波スイッチ回路と同等（約−８８ｄＢｃ）であるが、高周波スイッチ回路２００において２次高調波歪が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約２．５ｄＢｍ高い。
【００６０】
図９において、縦軸は３次高調波歪を、横軸は入力電力を表す。図９に示されるように、高周波スイッチ回路２００における低入力レベル時の３次高調波歪は、従来の高周波スイッチ回路と同等（約−８３ｄＢｃ）であるが、高周波スイッチ回路２００において３次高調波歪が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約３ｄＢｍ高い。
【００６１】
以上の説明では、高周波スイッチ回路２００のコンデンサ６１ａ〜６１ｄ、６２ａ〜６２ｄ、６３ａ〜６３ｄおよび６４ａ〜６４ｄの容量値の一例を示したが、コンデンサの容量値は、上記の値に限定されるものではない。
【００６２】
一般に、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたシャント回路である場合には、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのドレイン電極およびソース電極間に接続されたコンデンサの容量値をＣｄｓ（ｉ）としたとき、Ｃｄｓ（１）がＣｄｓ（２）〜Ｃｄｓ（ｎ）のいずれかよりも大きければよい。より好ましくは、次式（３１）が成立することとしてもよく、さらに好ましくは、次式（３２）が成立することとしてもよい。
Ｃｄｓ（１）＞Ｃｄｓ（２）≧…≧Ｃｄｓ（ｎ−１）≧Ｃｄｓ（ｎ）…（３１）
Ｃｄｓ（１）＞Ｃｄｓ（２）＞…＞Ｃｄｓ（ｎ−１）＞Ｃｄｓ（ｎ）…（３２）
【００６３】
また、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのドレイン電極およびソース電極間に接続されたコンデンサの容量値をＣｄｓ（ｉ）としたとき、Ｃｄｓ（１）がＣｄｓ（２）〜Ｃｄｓ（ｎ）のいずれかよりも大きければよい。より好ましくは、次式（４１）が成立することとしてもよく、さらに好ましくは、次式（４２）が成立することとしてもよい。
Ｃｄｓ（１）＞Ｃｄｓ（２）≧…≧Ｃｄｓ（ｎ−１）≧Ｃｄｓ（ｎ）…（４１）
Ｃｄｓ（１）＞Ｃｄｓ（２）＞…＞Ｃｄｓ（ｎ−１）＞Ｃｄｓ（ｎ）…（４２）
【００６４】
以上に示すように、多段に接続されたＦＥＴのドレイン電極およびソース電極間に異なる容量値を有するコンデンサを接続することにより、従来の高周波スイッチ回路よりも大きな電力の信号を扱うことのできる高周波スイッチ回路を得ることができる。
【００６５】
なお、本実施形態に係る高周波スイッチ回路では、段間電位固定用抵抗４１ｅ〜４１ｈ、４２ｅ〜４２ｈ、４３ｅ〜４３ｈおよび４４ｅ〜４４ｈには、抵抗値の等しい抵抗素子が使用されるとしたが、第１の実施形態に係る高周波スイッチ回路のように、異なる抵抗値を有する抵抗素子が使用されてもよい。
【００６６】
（第３の実施形態）
図１０〜図１３を参照して、本発明の第３の実施形態に係る高周波スイッチ回路について説明する。本実施形態に係る高周波スイッチ回路は、第１の実施形態に係る高周波スイッチ回路において、多段に接続されたＦＥＴをマルチゲート（ここでは一例として、デュアルゲートとした）ＦＥＴに置換したものである。なお、本実施形態に係る半導体装置は、図１０に示す高周波スイッチ回路を半導体基板上に集積化したものである。
【００６７】
図１０は、本発明の第３の実施形態に係る高周波スイッチ回路の回路図である。図１０に示す高周波スイッチ回路３００は、マルチゲートＦＥＴ１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、１０３ａ、１０３ｂ、１０４ａおよび１０４ｂ、ゲートバイアス抵抗１２１ａ〜１２１ｄ、１２２ａ〜１２２ｄ、１２３ａ〜１２３ｄおよび１２４ａ〜１２４ｄ、段間電位固定用抵抗１１１ａ〜１１１ｃ、１１２ａ〜１１２ｃ、１１３ａ〜１１３ｃおよび１１４ａ〜１１４ｃ、コンデンサ５１〜５５、第１〜第３の入出力端子１〜３、並びに、第１〜第４の制御端子３１〜３４を備える。本実施形態の構成要素のうち、第１の実施形態と同一の構成要素については、同一の参照符号を付して説明を省略する。
【００６８】
図１０において、２段に接続されたマルチゲートＦＥＴ１０１ａおよび１０１ｂは、第１の基本スイッチ部を構成する。同様に、マルチゲートＦＥＴ１０２ａおよび１０２ｂは第２の基本スイッチ部を構成し、マルチゲートＦＥＴ１０３ａおよび１０３ｂは第３の基本スイッチ部を構成し、マルチゲートＦＥＴ１０４ａおよび１０４ｂは第４の基本スイッチ部を構成する。第１の基本スイッチ部は、第１の入出力端子１と第２の入出力端子２との間に設けられ、第２の基本スイッチ部は、第２の入出力端子２と第３の入出力端子３との間に設けられ、第３の基本スイッチ部は、第１の入出力端子１と接地との間に設けられ、第４の基本スイッチ部は、第３の入出力端子３と接地との間に設けられる。
【００６９】
第１および第２の基本スイッチ部がトランスファー回路として機能する点、第３および第４の基本スイッチ部がシャント回路として機能する点、および、高周波スイッチ回路３００が２個のトランスファー回路と２個のシャント回路とを組み合わせることにより構成されている点は、第１の実施形態に係る高周波スイッチ回路１００と同じである。
【００７０】
マルチゲートＦＥＴ１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、１０３ａ、１０３ｂ、１０４ａおよび１０４ｂは、いずれも、２つのゲート電極を有している。第１の基本スイッチ部は、第１の入出力端子１側から順に、第１のゲートバイアス抵抗１２１ａ、第２のゲートバイアス抵抗１２１ｂ、第３のゲートバイアス抵抗１２１ｃ、および、第４のゲートバイアス抵抗１２１ｄを有する。第２の基本スイッチ部は、第２の入出力端子２側から順に、第１のゲートバイアス抵抗１２２ａ、第２のゲートバイアス抵抗１２２ｂ、第３のゲートバイアス抵抗１２２ｃ、および、第４のゲートバイアス抵抗１２２ｄを有する。第３の基本スイッチ部は、第１の入出力端子１側から順に、第１のゲートバイアス抵抗１２３ａ、第２のゲートバイアス抵抗１２３ｂ、第３のゲートバイアス抵抗１２３ｃ、および、第４のゲートバイアス抵抗１２３ｄを有する。第４の基本スイッチ部は、第３の入出力端子３側から順に、第１のゲートバイアス抵抗１２４ａ、第２のゲートバイアス抵抗１２４ｂ、第３のゲートバイアス抵抗１２４ｃ、および、第４のゲートバイアス抵抗１２４ｄを有する。
【００７１】
また、第１の基本スイッチ部は、マルチゲートＦＥＴ１０１ａのソース電極およびメサ間に段間電位固定用抵抗１１１ａを、マルチゲートＦＥＴ１０１ａおよびマルチゲートＦＥＴ１０１ｂ間に段間電位固定用抵抗１１１ｂを、マルチゲートＦＥＴ１０１ｂのソース電極およびメサ間に段間電位固定用抵抗１１１ｃを有する。第２の基本スイッチ部は、マルチゲートＦＥＴ１０２ａのソース電極およびメサ間に段間電位固定用抵抗１１２ａを、マルチゲートＦＥＴ１０２ａおよびマルチゲートＦＥＴ１０２ｂ間に段間電位固定用抵抗１１２ｂ、マルチゲートＦＥＴ１０２ｂのソース電極およびメサ間に段間電位固定用抵抗１１２ｃを有する。第３の基本スイッチ部は、マルチゲートＦＥＴ１０３ａのソース電極およびメサ間に段間電位固定用抵抗１１３ａを、マルチゲートＦＥＴ１０３ａおよびマルチゲートＦＥＴ１０３ｂ間に段間電位固定用抵抗１１３ｂを、マルチゲートＦＥＴ１０３ｂのソース電極およびメサ間に段間電位固定用抵抗１１３ｃを有する。第４の基本スイッチ部は、マルチゲートＦＥＴ１０４ａのソース電極およびメサ間に段間電位固定用抵抗１１４ａを、マルチゲートＦＥＴ１０４ａおよびマルチゲートＦＥＴ１０４ｂ間に段間電位固定用抵抗１１４ｂを、マルチゲートＦＥＴ１０４ｂのソース電極およびメサ間に段間電位固定用抵抗１１４ｃを有する。
【００７２】
以下、以上のように構成された高周波スイッチ回路３００の動作を説明する。第１の入出力端子１から第２の入出力端子２へ信号を伝送する場合には、第１の制御端子３１および第４の制御端子３４にＨｉｇｈの電圧が印加され、第２の制御端子３２および第３の制御端子３３にＬｏｗの電圧が印加される。これにより、マルチゲートＦＥＴ１０１ａ、１０１ｂ、１０４ａおよび１０４ｂはオン状態、マルチゲートＦＥＴ１０２ａ、１０２ｂ、１０３ａおよび１０３ｂはオフ状態になるため、第１の入出力端子１と第２の入出力端子とは短絡状態となる。したがって、第１の入出力端子１から第２の入出力端子へ信号を伝送することができる。
【００７３】
これに対して、第２の入出力端子２から第３の入出力端子３へ信号を伝送する場合には、第２の制御端子３２および第３の制御端子３３にＨｉｇｈの電圧が印加され、第１の制御端子３１および第４の制御端子３４にＬｏｗの電圧が印加される。これにより、マルチゲートＦＥＴ１０２ａ、１０２ｂ、１０３ａおよび１０３ｂはオン状態、マルチゲートＦＥＴ１０１ａ、１０１ｂ、１０４ａおよび１０４ｂはオフ状態になるため、第２の入出力端子２と第３の入出力端子３とは短絡状態となる。したがって、第２の入出力端子２から第３の入出力端子３へ信号を伝送することができる。
【００７４】
第１の実施形態に係る高周波スイッチ回路１００と同様に、高周波スイッチ回路３００においても、オフ状態にあるシャント回路に含まれるマルチゲートＦＥＴは、容量成分として働く。例えば、マルチゲートＦＥＴ１０３ａおよび１０３ｂで構成される第３の基本スイッチ部がオフ状態にあると、第１の入出力端子１から入力される信号の電圧振幅は、理論的には第３の基本スイッチ部の各マルチゲートＦＥＴに２分の１ずつ均等に分圧される。また、マルチゲートＦＥＴ１０３ａおよび１０３ｂの段間電位およびゲート電極間メサ電位は、段間電位固定用抵抗１１３ａ〜１１３ｃ（ここでは、３つの抵抗は全て等しい抵抗値を有するとする）によって一定電位に固定されるため、理論的には第３の基本スイッチ部の各マルチゲートＦＥＴのゲート電極およびソース電極間電圧のＤＣ電位は一定になる。
【００７５】
しかしながら、高周波スイッチ回路３００においても、段間電位固定用抵抗の抵抗値が全て等しい場合には、従来の高周波スイッチ回路と同様に、オフ状態にある基本スイッチ部の各マルチゲートＦＥＴに印加される電圧振幅、および、各マルチゲートＦＥＴのＤＣ電位に差が生じる。具体的には、信号が入力される入出力端子に最も近いマルチゲートＦＥＴのソース電極およびゲート電極間メサ間に印加される電圧振幅が最も大きくなり、この入出力端子から最も遠いマルチゲートＦＥＴのゲート電極間メサおよびドレイン電極間に印加される電圧振幅が最も小さくなる。このように、オフ状態にある基本スイッチ部の各マルチゲートＦＥＴに印加される電圧振幅が異なる場合、入力される電力が大きくなると、印加される電圧振幅が最も大きいマルチゲートＦＥＴのソース電極およびゲート電極間メサ間で構成されるＦＥＴがオン状態になりやすくなる。加えて、オフ状態であったマルチゲートＦＥＴのソース電極およびゲート電極間メサ間で構成されるＦＥＴが１つオン状態になると、その基本スイッチ部に印加されている電圧振幅を残りのＦＥＴで分圧することになるため、なだれ的に残りのＦＥＴもオン状態になる。オフ状態であるべき基本スイッチ部がオン状態になると、信号の漏れが生じることから、上記のような高周波スイッチ回路は、大きな電力の信号を扱う場合には使用できない。
【００７６】
そこで、高周波スイッチ回路３００では、シャント回路に含まれる段間電位固定用抵抗には、信号が入力される入出力端子に近いほど、小さな抵抗値を有するものが使用される。具体的には、例えば、第３の基本スイッチ部がオフ状態（すなわち、マルチゲートＦＥＴ１０３ａおよび１０３ｂがオフ状態）のときには、第１の入出力端子１側に信号電圧が印加されることを考慮して、段間電位固定用抵抗１１３ａ〜１１３ｃには、順に３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。また、第４の基本スイッチ部がオフ状態（すなわち、マルチゲートＦＥＴ１０４ａおよび１０４ｂがオフ状態）のときには、第３の入出力端子側に信号電圧が印加されることを考慮して、段間電位固定用抵抗１１４ａ〜１１４ｃには、順に３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。
【００７７】
以上のような段間電位固定用抵抗を有するシャント回路に、信号電圧を印加すると、各マルチゲートＦＥＴのゲート電極およびソース電極間の電圧振幅およびＤＣ電位は一定になる（図示せず）。したがって、第１の実施形態に係る高周波スイッチ回路１００と同様に、高周波スイッチ回路３００は、従来の高周波スイッチ回路に比べて、より大きな電力の信号を扱うことができる。
【００７８】
また、トランスファー回路に含まれる段間電位固定用抵抗には、トランスファー回路がオフ状態であるときに信号電圧が印加される側の入出力端子（以下、オフ時活性端子という）に近いほど、小さな抵抗値を有するものが使用される。具体的には、例えば、第２の基本スイッチ部がオフ状態（すなわち、マルチゲートＦＥＴ１０２ａおよび１０２ｂがオフ状態）のときには、第２の入出力端子２側に信号電圧が印加されることを考慮して、段間電位固定用抵抗１１２ａ〜１１２ｃには、順に３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。また、第１の基本スイッチ部がオフ状態（すなわち、マルチゲートＦＥＴ１０１ａおよび１０１ｂがオフ状態）のときには、第２の入出力端子２側に信号電圧が印加されることを考慮して、段間電位固定用抵抗１１１ｃ〜１１１ａには、順に３ｋΩ、５ｋΩ、８ｋΩの抵抗値を有する抵抗素子が使用される。
【００７９】
図１１は、本実施形態に係る高周波スイッチ回路３００の挿入損失の入力電力依存性を示す図である。また、図１２および図１３は、高周波スイッチ回路３００の高調波歪の入力電力依存性を示す図である。なお、第１の入出力端子１から第２の入出力端子２への経路が有効である場合の特性と、第２の入出力端子２から第３の入出力端子３への経路が有効である場合の特性とは同じである。したがって、図１１〜図１３が示す結果は、これらいずれの場合の特性とみなしてもよい。
【００８０】
図１１において、縦軸は挿入損失を、横軸は入力電力を表す。図１１に示されるように、高周波スイッチ回路３００における低入力レベル時の挿入損失は、従来の高周波スイッチ回路と同等（約０．１ｄＢ）であるが、高周波スイッチ回路３００において挿入損失が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約３ｄＢｍ高い。したがって、高周波スイッチ回路３００は、従来の高周波スイッチ回路に比べて、より高い入力レベルの信号を扱うことができることが分かる。
【００８１】
図１２において、縦軸は２次高調波歪を、横軸は入力電力を表す。図１２に示されるように、高周波スイッチ回路３００における低入力レベル時の２次高調波歪は、従来の高周波スイッチ回路と同等（約−７８ｄＢｃ）であるが、高周波スイッチ回路３００において２次高調波歪が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約３ｄＢｍ高い。
【００８２】
図１３において、縦軸は３次高調波歪を、横軸は入力電力を表す。図１３に示されるように、高周波スイッチ回路３００における低入力レベル時の３次高調波歪は、従来の高周波スイッチ回路と同等（約−７４ｄＢｃ）であるが、高周波スイッチ回路３００において３次高調波歪が劣化する入力レベルは、従来の高周波スイッチ回路と比べて約３ｄＢｍ高い。
【００８３】
以上の説明では、高周波スイッチ回路３００の段間電位固定用抵抗１１１ａ〜１１１ｃ、１１２ａ〜１１２ｃ、１１３ａ〜１１３ｃおよび１１４ａ〜１１４ｃの抵抗値の一例を示したが、段間電位固定用抵抗の抵抗値は、上記の値に限定されるものではない。
【００８４】
一般に、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のマルチゲートＦＥＴによって構成されたシャント回路である場合には、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のマルチゲートＦＥＴのソース電極およびゲート電極間メサ間に接続された抵抗素子の抵抗値をＲｍｓ（ｉ）としたとき、Ｒｍｓ（１）がＲｍｓ（２）〜Ｒｍｓ（ｎ）のいずれかよりも小さければよい。より好ましくは、次式（５１）が成立することとしてもよく、さらに好ましくは、次式（５２）が成立することとしてもよい。
Ｒｍｓ（１）＜Ｒｍｓ（２）≦…≦Ｒｍｓ（ｎ−１）≦Ｒｍｓ（ｎ）…（５１）
Ｒｍｓ（１）＜Ｒｍｓ（２）＜…＜Ｒｍｓ（ｎ−１）＜Ｒｍｓ（ｎ）…（５２）
【００８５】
また、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のマルチゲートＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のマルチゲートＦＥＴのソース電極およびゲート電極間メサ間に接続された抵抗素子の抵抗値をＲｍｓ（ｉ）としたとき、Ｒｍｓ（１）がＲｍｓ（２）〜Ｒｍｓ（ｎ）のいずれかよりも小さければよい。より好ましくは、次式（６１）が成立することとしてもよく、さらに好ましくは、次式（６２）が成立することとしてもよい。
Ｒｍｓ（１）＜Ｒｍｓ（２）≦…≦Ｒｍｓ（ｎ−１）≦Ｒｍｓ（ｎ）…（６１）
Ｒｍｓ（１）＜Ｒｍｓ（２）＜…＜Ｒｍｓ（ｎ−１）＜Ｒｍｓ（ｎ）…（６２）
【００８６】
なお、本実施形態に係る高周波スイッチ回路においても、上記のような段間電位固定用抵抗の抵抗値を接続する代わりに、マルチゲートＦＥＴのソース電極およびゲート電極間メサ間に、第２の実施形態に係る高周波スイッチ回路のように、容量値の異なるコンデンサを接続してもよい。
【００８７】
より詳細には、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のマルチゲートＦＥＴによって構成されたシャント回路である場合には、入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のマルチゲートＦＥＴのソース電極およびゲート電極間メサ間に接続されたコンデンサの容量値をＣｍｓ（ｉ）としたとき、Ｃｍｓ（１）がＣｍｓ（２）〜Ｃｍｓ（ｎ）のいずれかよりも大きければよい。より好ましくは、次式（７１）が成立することとしてもよく、さらに好ましくは、次式（７２）が成立することとしてもよい。
Ｃｍｓ（１）＞Ｃｍｓ（２）≧…≧Ｃｍｓ（ｎ−１）≧Ｃｍｓ（ｎ）…（７１）
Ｃｍｓ（１）＞Ｃｍｓ（２）＞…＞Ｃｍｓ（ｎ−１）＞Ｃｍｓ（ｎ）…（７２）
【００８８】
また、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のマルチゲートＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のマルチゲートＦＥＴのソース電極およびゲート電極間メサ間に接続されたコンデンサの容量値をＣｍｓ（ｉ）としたとき、Ｃｍｓ（１）がＣｍｓ（２）〜Ｃｍｓ（ｎ）のいずれかよりも大きければよい。より好ましくは、次式（８１）が成立することとしてもよく、さらに好ましくは、次式（８２）が成立することとしてもよい。
Ｃｍｓ（１）＞Ｃｍｓ（２）≧…≧Ｃｍｓ（ｎ−１）≧Ｃｍｓ（ｎ）…（８１）
Ｃｍｓ（１）＞Ｃｍｓ（２）＞…＞Ｃｍｓ（ｎ−１）＞Ｃｍｓ（ｎ）…（８２）
【００８９】
図１４は、２段に接続されたシングルゲートＦＥＴの構成を示す図である。図１４に示す２段に接続されたＦＥＴでは、信号が流れるソース電極およびドレイン電極間に、ＦＥＴのオン／オフを制御する制御電圧が印加されるゲート電極が挿入されている。図１５は、マルチゲート（ここでは一例としてデュアルゲートを例に挙げている）ＦＥＴの構成を示す図である。図１５に示すマルチゲートＦＥＴでは、信号が流れるソース電極およびドレイン電極間に、ゲート電極が２つ挿入されている。この場合、第１のゲート電極２０１と第２のゲート電極２０２との間のメサによって、第１のゲート電極の構成するＦＥＴ部分と第２のゲート電極２０２の構成するＦＥＴ部分とが接続されており、特性的にはこのマルチゲートＦＥＴでシングルゲートＦＥＴ２段分に相当する。
【００９０】
図１４と図１５とを比較すると、図１５に示すマルチゲートＦＥＴは、２段に接続されたシングルゲートＦＥＴと同じ特性を有しつつ、そのサイズは、２段に接続されたシングルゲートＦＥＴに比べ小さいことが分かる。実際、マルチゲートＦＥＴを使用したＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ）高周波スイッチ回路は、シングルゲートＦＥＴを使用した場合に比べ、チップサイズを３０％縮小することができる。
【００９１】
以上に示すように、多段に接続されたマルチゲートＦＥＴのソース電極およびゲート電極間メサ間に、異なる抵抗値を有する抵抗素子を接続することにより、あるいは、異なる容量値を有するコンデンサを接続することにより、従来の高周波スイッチ回路よりも大きな電力の信号を扱うことのできる高周波スイッチ回路を得ることができる。また、マルチゲートＦＥＴを使用することにより、シングルゲートＦＥＴ使用した場合に比べ、チップサイズを縮小することができる。
【産業上の利用可能性】
【００９２】
本発明の高周波スイッチ回路は、従来の高周波スイッチ回路に比べ入出力電力特性が向上されることから、大電力を扱う各種高周波スイッチ回路等として有用である。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施形態に係る高周波スイッチ回路の回路図
【図２】図１に示す高周波スイッチ回路に高周波を入力した場合におけるオフ状態にあるＦＥＴのゲート電極およびソース電極間電圧特性図
【図３】図１に示す高周波スイッチ回路の挿入損失の入力電力依存性を示す図
【図４】図１に示す高周波スイッチ回路の２次高調波歪の入力電力依存性を示す図
【図５】図１に示す高周波スイッチ回路の３次高調波歪の入力電力依存性を示す図
【図６】本発明の第２の実施形態に係る高周波スイッチ回路の回路図
【図７】図６に示す高周波スイッチ回路の挿入損失の入力電力依存性を示す図
【図８】図６に示す高周波スイッチ回路の２次高調波歪の入力電力依存性を示す図
【図９】図６に示す高周波スイッチ回路の３次高調波歪の入力電力依存性を示す図
【図１０】本発明の第３の実施形態に係る高周波スイッチ回路の回路図
【図１１】図１０に示す高周波スイッチ回路の挿入損失の入力電力依存性を示す図
【図１２】図１０に示す高周波スイッチ回路の２次高調波歪の入力電力依存性を示す図
【図１３】図１０に示す高周波スイッチ回路の３次高調波歪の入力電力依存性を示す図
【図１４】２段に接続されたシングルゲートＦＥＴの構成図
【図１５】マルチゲートＦＥＴの構成図
【図１６】従来の高周波スイッチ回路の回路図
【図１７】従来の高周波スイッチ回路に高周波を入力した場合におけるオフ状態にあるＦＥＴのゲート電極およびソース電極間電圧特性図
【符号の説明】
【００９４】
１  第１の入出力端子
２  第２の入出力端子
３  第３の入出力端子
１１ａ〜ｄ、１２ａ〜ｄ、１３ａ〜ｄ、１４ａ〜ｄ  ＦＥＴ
２１ａ〜ｄ、２２ａ〜ｄ、２３ａ〜ｄ、２４ａ〜ｄ、１２１ａ〜ｄ、１２２ａ〜ｄ、１２３ａ〜ｄ、１２４ａ〜ｄ  ゲートバイアス抵抗
３１  第１の制御端子
３２  第２の制御端子
３３  第３の制御端子
３４  第４の制御端子
４１ａ〜ｄ、４２ａ〜ｄ、４３ａ〜ｄ、４４ａ〜ｄ、１１１ａ〜ｃ、１１２ａ〜ｃ、１１３ａ〜ｃ、１１４ａ〜ｃ  段間電位固定用抵抗
５１〜５５、６１ａ〜ｄ、６２ａ〜ｄ、６３ａ〜ｄ、６４ａ〜ｄ  コンデンサ
１００、２００、３００  高周波スイッチ回路
１０１ａ、１０１ｂ、１０２ａ、１０２ｂ、１０３ａ、１０３ｂ、１０４ａ、１０４ｂ  マルチゲートＦＥＴ
２０１、２０２  ゲート電極
【図１】
2006332778.tif 000003
【図２】
2006332778.tif 000004
【図３】
2006332778.tif 000005
【図４】
2006332778.tif 000006
【図５】
2006332778.tif 000007
【図６】
2006332778.tif 000008
【図７】
2006332778.tif 000009
【図８】
2006332778.tif 000010
【図９】
2006332778.tif 000011
【図１０】
2006332778.tif 000012
【図１１】
2006332778.tif 000013
【図１２】
2006332778.tif 000014
【図１３】
2006332778.tif 000015
【図１４】
2006332778.tif 000016
【図１５】
2006332778.tif 000017
【図１６】
2006332778.tif 000018
【図１７】
2006332778.tif 000019