(57)【要約】【課題】インバータ回路の外部にＭＯＳ型ＦＥＴの破壊防止のための専用回路を付加することなく、低コストで信頼性の高いモータ駆動装置を提供する。【解決手段】直流電源１１の正負端子間に２個のＭＯＳ型ＦＥＴを直列に接続して成る直列回路１５，１６，１７の接続点ＰＵ、ＰＶ，ＰＷをモータの駆動コイルに接続する。そのＭＯＳ型ＦＥＴは、ＦＥＴ本体と寄生素子群より構成され、その電流耐量を、そのＭＯＳ型ＦＥＴがオンの時にＦＥＴ本体に流れる第１の電流の最大値と、ＭＯＳ型ＦＥＴがオンからオフに切替わる過渡時に寄生素子群に流れる第２の電流の最大値との和とする。【選択図】図１
2006149090.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正負端子間に２個のＭＯＳ型ＦＥＴを直列に接続して成る直列回路を複数組備え、２個の前記ＭＯＳ型ＦＥＴの接続点をモータの駆動コイルに接続したモータ駆動装置であって、
前記ＭＯＳ型ＦＥＴは、ＦＥＴ本体と寄生素子群より構成され、
前記ＭＯＳ型ＦＥＴがオンの時に前記ＦＥＴ本体に流れる電流を第１の電流とし、前記ＭＯＳ型ＦＥＴがオンからオフに切替わる過渡時に前記寄生素子群に流れる電流を第２の電流とした場合、前記ＭＯＳ型ＦＥＴは、前記第１の電流の最大値と前記第２の電流の最大値との和である電流耐量を有することを特徴とするモータ駆動装置。
【請求項２】
前記寄生素子群は、前記ＦＥＴ本体と並列に接続されたトランジスタと、前記トランジスタのコレクタ、ベース間に接続されたツエナーダイオードと、前記ツエナーダイオードに並列に接続されたコンデンサと、前記トランジスタのベース、エミッタ間に接続された抵抗器とより成る請求項１記載のモータ駆動装置。
【請求項３】
前記第２の電流は、前記コンデンサに流れる第３の電流と前記ツエナーダイオードに流れる第４の電流との和である請求項２記載のモータ駆動装置。
【請求項４】
前記第３の電流は、前記ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧変化率に前記コンデンサの容量を乗じた値である請求項３記載のモータ駆動装置。
【請求項５】
前記コンデンサの容量は、前記ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧が０Ｖである時の容量である請求項４記載のモータ駆動装置。
【請求項６】
前記第２の電流が前記抵抗器に流れた時、前記抵抗器の両端電圧は、前記トランジスタのベース、エミッタ間のスレッシホールド電圧以下である請求項２記載のモータ駆動装置。
【請求項７】
前記コンデンサに流れる第３の電流は、実質的に０であり、前記第２の電流は、前記ツエナーダイオードに流れる第４の電流に等しい請求項２記載のモータ駆動装置。
【請求項８】
前記第２の電流は、前記第１の電流と等しい請求項１記載のモータ駆動装置
【請求項９】
前記抵抗器の抵抗値は、前記トランジスタのベース、エミッタ間のスレッシホールド電圧を前記第１の電流の最大値で除算した値以下である請求項２記載のモータ駆動装置。
【請求項１０】
前記ＭＯＳ型ＦＥＴは、更に、前記直流電源にて所定時間短絡させた時の短絡耐量を有する請求項１記載のモータ駆動装置。
【請求項１１】
前記短絡耐量は、前記直流電源の電圧を前記ＭＯＳ型ＦＥＴのドレイン、ソース間のオン抵抗で除算した値である請求項１０記載のモータ駆動装置。
【請求項１２】
前記所定時間は、前記直列回路を構成する２個の前記ＭＯＳ型ＦＥＴが同時にオンとなる最大時間である請求項１０記載のモータ駆動装置。
【請求項１３】
直流電源の正負端子間に２個のＭＯＳ型ＦＥＴを直列に接続して成る直列回路を複数組備えて２個の前記ＭＯＳ型ＦＥＴの接続点をモータの駆動コイルに接続することにより前記駆動コイルを制御する前記ＭＯＳ型ＦＥＴであって、
前記ＭＯＳ型ＦＥＴは、ＦＥＴ本体と寄生素子群より構成され、
前記ＭＯＳ型ＦＥＴがオンの時に前記ＦＥＴ本体に流れる電流を第１の電流とし、前記Ｍ
ＯＳ型ＦＥＴがオンからオフに切替わる過渡時に前記寄生素子群に流れる電流を第２の電流とした場合、前記ＭＯＳ型ＦＥＴは、前記第１の電流の最大値と前記第２の電流の最大値との和である電流耐量を有することを特徴とするＭＯＳ型ＦＥＴ。
【請求項１４】
前記寄生素子群は、前記ＦＥＴ本体と並列に接続されたトランジスタと、前記トランジスタのコレクタ、ベース間に接続されたツエナーダイオードと、前記ツエナーダイオードに並列に接続されたコンデンサと、前記トランジスタのベース、エミッタ間に接続された抵抗器とより成る請求項１３記載のＭＯＳ型ＦＥＴ。
【請求項１５】
前記第２の電流は、前記コンデンサに流れる第３の電流と前記ツエナーダイオードに流れる第４の電流との和である請求項１４記載のＭＯＳ型ＦＥＴ。
【請求項１６】
前記第３の電流は、前記ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧変化率に前記コンデンサの容量を乗じた値である請求項１５記載のＭＯＳ型ＦＥＴ。
【請求項１７】
前記コンデンサの容量は、前記ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧が０Ｖである時の容量である請求項１６記載のＭＯＳ型ＦＥＴ。
【請求項１８】
前記第２の電流が前記抵抗器に流れた時、前記抵抗器の両端電圧は、前記トランジスタのベース、エミッタ間のスレッシホールド電圧以下である請求項１４記載のＭＯＳ型ＦＥＴ。
【請求項１９】
前記コンデンサに流れる第３の電流は、実質的に０であり、前記第２の電流は、前記ツエナーダイオードに流れる第４の電流に等しい請求項１４記載のＭＯＳ型ＦＥＴ。
【請求項２０】
前記第２の電流は、前記第１の電流と等しい請求項１３記載のＭＯＳ型ＦＥＴ。
【請求項２１】
前記抵抗器の抵抗値は、前記トランジスタのベース、エミッタ間のスレッシホールド電圧を前記第１の電流の最大値で除算した値以下である請求項１４記載のＭＯＳ型ＦＥＴ。
【請求項２２】
前記ＭＯＳ型ＦＥＴは、更に、前記直流電源にて所定時間短絡させた時の短絡耐量を有する請求項１３記載のＭＯＳ型ＦＥＴ。
【請求項２３】
前記短絡耐量は、前記直流電源の電圧を前記ＭＯＳ型ＦＥＴのドレイン、ソース間のオン抵抗で除算した値である請求項２２記載のＭＯＳ型ＦＥＴ。
【請求項２４】
前記所定時間は、前記直列回路を構成する２個の前記ＭＯＳ型ＦＥＴが同時にオンとなる最大時間である請求項２２記載のＭＯＳ型ＦＥＴ。
【請求項２５】
ロータと、前記ロータを駆動する駆動コイルと、直流電源の正負端子間に２個のＭＯＳ型ＦＥＴを直列に接続して成る直列回路を複数組備えて２個の前記ＭＯＳ型ＦＥＴの接続点を前記駆動コイルに接続することにより前記駆動コイルを制御する前記ＭＯＳ型ＦＥＴとを含むモータであって、
前記ＭＯＳ型ＦＥＴは、ＦＥＴ本体と寄生素子群より構成され、
前記ＭＯＳ型ＦＥＴがオンの時に前記ＦＥＴ本体に流れる電流を第１の電流とし、前記ＭＯＳ型ＦＥＴがオンからオフに切替わる過渡時に前記寄生素子群に流れる電流を第２の電流とした場合、前記ＭＯＳ型ＦＥＴは、前記第１の電流の最大値と前記第２の電流の最大値との和である電流耐量を有することを特徴とするモータ。
【請求項２６】
前記寄生素子群は、前記ＦＥＴ本体と並列に接続されたトランジスタと、前記トランジス
タのコレクタ、ベース間に接続されたツエナーダイオードと、前記ツエナーダイオードに並列に接続されたコンデンサと、前記トランジスタのベース、エミッタ間に接続された抵抗器とより成る請求項２５記載のモータ。
【請求項２７】
前記第２の電流は、前記コンデンサに流れる第３の電流と前記ツエナーダイオードに流れる第４の電流との和である請求項２６記載のモータ。
【請求項２８】
前記第３の電流は、前記ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧変化率に前記コンデンサの容量を乗じた値である請求項２７記載のモータ。
【請求項２９】
前記コンデンサの容量は、前記ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧が０Ｖである時の容量である請求項２８記載のモータ。
【請求項３０】
前記第２の電流が前記抵抗器に流れた時、前記抵抗器の両端電圧は、前記トランジスタのベース、エミッタ間のスレッシホールド電圧以下である請求項２６記載のモータ。
【請求項３１】
前記コンデンサに流れる第３の電流は、実質的に０であり、前記第２の電流は、前記ツエナーダイオードに流れる第４の電流に等しい請求項２６記載のモータ。
【請求項３２】
前記第２の電流は、前記第１の電流と等しい請求項２５記載のモータ。
【請求項３３】
前記抵抗器の抵抗値は、前記トランジスタのベース、エミッタ間のスレッシホールド電圧を前記第１の電流の最大値で除算した値以下である請求項２６記載のモータ。
【請求項３４】
前記ＭＯＳ型ＦＥＴは、更に、前記直流電源にて所定時間短絡させた時の短絡耐量を有する前記請求項２５記載のモータ。
【請求項３５】
前記短絡耐量は、前記直流電源の電圧を前記ＭＯＳ型ＦＥＴのドレイン、ソース間のオン抵抗で除算した値である請求項３４記載のモータ。
【請求項３６】
前記所定時間は、前記直列回路を構成する２個の前記ＭＯＳ型ＦＥＴが同時にオンとなる最大時間である請求項３４記載のモータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型ＦＥＴにてインバータ回路を構成したモータ駆動装置、ＭＯＳ型ＦＥＴ、及びＭＯＳ型ＦＥＴを備えたモータに関する。特に、ＭＯＳ型ＦＥＴが、アバランシェ破壊、ラッチアップ破壊及び短絡破壊等を起こすことがないような電流耐量を有したものである。
【背景技術】
【０００２】
近年、モータ駆動装置におけるインバータ回路の出力用スイッチング素子として、ＭＯＳ型ＦＥＴがよく用いられている。モータ負荷の場合、大きいインダクタンス成分が存在するために相切替え時にモータの逆起電力によるノイズが発生すること、あるいはモータの減速時や停止時に回生エネルギーが還流すること等により出力用スイッチング素子が破壊に至るおそれがある。特に、ＭＯＳ型ＦＥＴを使用した場合は、その構造上スイッチングスピードが速いことや寄生トランジスタが存在すること等によりアバランシェ耐量破壊、ラッチアップ耐量破壊を起こすことが考えられる。また、ノイズ等による誤動作のため、インバータ回路の上アームのＭＯＳ型ＦＥＴと下アームのＭＯＳ型ＦＥＴとが同時オンとなることを防いで、これによる貫通電流が流れないようにしている。
【０００３】
したがって、これらインバータ回路の出力用スイッチング素子として使用されるＭＯＳ型ＦＥＴの破壊を防止する対策が種々講じられている。例えば特許文献１には、インバータ回路の相切替え時に休止期間を設ける方法が開示されている。すなわち、通電相のスイッチング素子をオフさせて所定時間確保して後に、次のスイッチング素子をオンさせることにより、上アーム、下アームのスイッチング素子が同時オンすることにより貫通電流が流れてしまうことがないように構成されている。
【０００４】
また、例えば特許文献２には、インバータ回路の相切替え時におけるモータの逆起電力に起因するノイズの発生を抑制する技術が開示されている。電源電圧より大きい電圧値を持つ逆起電力を検出するコンパレータと、接地電圧より小さい電圧値を持つ逆起電力を検出するコンパレータとを備え、それらの逆起電力を検出すると、対応する上アーム又は下アームのスイッチング素子をオンにし、ノイズを抑制する。
【０００５】
一方、半導体技術の進歩により、特にＭＯＳ型ＦＥＴは微細化が可能となり、コスト的見地からチップ面積を減らせると共に、オン抵抗を下げオン時の損失を減らせる方向にあるが、同時に素子の単位面積あたりの電流密度を上げることになる。また、構造的にも古くから使われているプレーナ構造からトレンチ構造へと移行している。これらにより素子の選定を誤ると、容易に破壊に至るという危険性を増加させている。
【０００６】
特許文献１、特許文献２に示した従来技術は、モータ駆動装置の主体をなすインバータ回路の外部に専用回路を付加してＭＯＳＦＥＴの破壊を防止するものである。従って、回路の複雑化によるコスト増加要因となっている。
【特許文献１】特開２００３−３３３８８３号公報
【特許文献２】特開２００３−１７４７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、従来のような専用回路を付加することなく、インバータ回路を構成するＭＯＳ型ＦＥＴの破壊を防止する技術を提供するものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のモータ駆動装置は、直流電源の正負端子間に２個のＭＯＳ型ＦＥＴを直列に接続して成る直列回路を複数組備え、２個のＭＯＳ型ＦＥＴの接続点をモータの駆動コイルに接続したモータ駆動装置を以下のように構成したものである。ＭＯＳ型ＦＥＴは、ＦＥＴ本体と寄生素子群より構成され、ＭＯＳ型ＦＥＴがオンの時にＦＥＴ本体に流れる電流を第１の電流とし、ＭＯＳ型ＦＥＴがオンからオフに切替わる過渡時に寄生素子群に流れる電流を第２の電流とした場合、ＭＯＳ型ＦＥＴは、第１の電流の最大値と第２の電流の最大値との和である電流耐量を有することを特徴としている。そしてその寄生素子群は、ＦＥＴ本体と並列に接続されたトランジスタと、トランジスタのコレクタ、ベース間に接続されたツエナーダイオードと、ツエナーダイオードに並列に接続されたコンデンサと、トランジスタのベース、エミッタ間に接続された抵抗器とより成っている。
【０００９】
そしてより詳しくは、第２の電流は、コンデンサに流れる第３の電流と、ツエナーダイオードに流れる第４の電流との和である。第３の電流は、ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧変化率にコンデンサの容量を乗じた値である。コンデンサの容量は、ＭＯＳ型ＦＥＴのドレイン、ソース間の電圧が０Ｖの時の値である。
【００１０】
そして更に詳しくは、第２の電流が抵抗器に流れた時、抵抗器の両端電圧は、トランジスタのベース、エミッタ間のスレッシホールド電圧以下である。この抵抗値は、トランジスタのベース、エミッタ間のスレッシホールド電圧を第１の電流の最大値で除算した値以下である。
【００１１】
そして、本発明の他の実施の形態では、ＭＯＳ型ＦＥＴは、更に、直流電源にて所定時間短絡させた時の短絡耐量を有し、この短絡耐量は、直流電源の電圧をＭＯＳ型ＦＥＴのドレイン、ソース間のオン抵抗で除算した値であり、この所定時間は、直列回路を構成する２個のＭＯＳ型ＦＥＴが同時にオンとなる最大時間である。
【００１２】
また、本発明のＭＯＳ型ＦＥＴは上記構成を有するものである。また、本発明のモータは、ロータと、そのロータを駆動する駆動コイルと、その駆動コイルを制御するＭＯＳ型ＦＥＴを含むものであり、そのＭＯＳ型ＦＥＴは上記構成を有するものである。
【発明の効果】
【００１３】
本発明は、上述の構成によって、モータ駆動装置の主体をなすインバータ回路の外部に専用回路を付加することなく、ＭＯＳ型ＦＥＴの破壊を防止することができる。従って、回路の複雑化によるコスト増加を招くことのないモータ駆動装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
（実施の形態１）
以下、本発明のモータ駆動装置の実施の形態１について、図面を参照しながら説明する。図１は本発明の実施の形態１におけるモータ駆動装置の全体回路図を示す。
【００１５】
図１において、２個のＭＯＳ型ＦＥＴＱ１，Ｑ２の直列回路１５は直流電源１１の正負端子間に接続されている。同様に、２個のＭＯＳ型ＦＥＴＱ３，Ｑ４の直列回路１６、及び２個のＭＯＳ型ＦＥＴＱ５，Ｑ６の直列回路１７も、それぞれ直流電源１１の正負端子間に接続されている。これら６個のＭＯＳ型ＦＥＴのソース、ドレイン間には、それぞれフライホイルダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６が接続されている。これら６個のＭＯＳ型ＦＥＴと、６個のフライホイルダイオードとで３相インバータ回路を構成
している。なお、６個のフライホイールダイオードについてはＭＯＳ型ＦＥＴの寄生素子を利用する場合がある。
【００１６】
ＭＯＳ型ＦＥＴＱ１とＱ２の接続点ＰＵよりモータのＵ相駆動コイルＬＵに、ＭＯＳ型ＦＥＴＱ３とＱ４の接続点ＰＶよりモータのＶ相駆動コイルＬＶに、ＭＯＳ型ＦＥＴＱ５とＱ６の接続点ＰＷよりモータのＷ相駆動コイルＬＷに、それぞれ接続されている。
【００１７】
モータは、いわゆるブラシレスＤＣモータであり、駆動コイルＬＵ．ＬＶ，ＬＷがスター接続されたステータコイル１２と、永久磁石を備えたロータ１３とより成る。ロータ１３の磁極位置を検出するための３個の位置センサ１８が備えられている。その位置センサ１８のそれぞれの出力は、制御回路１４に接続されている。制御回路１４は、位置センサ１８からの位置信号に基づき転流信号を生成する機能を有し、６個のＭＯＳ型ＦＥＴのゲートに接続されている。
【００１８】
次に、上記構成による本実施の形態について、その動作を説明する。制御回路１４は、位置センサ１８からの位置信号に基づき転流信号を生成し、その転流信号に基づき６個のＭＯＳ型ＦＥＴを順次オン、オフしてモータを駆動する。各駆動コイルＬＵ，ＬＶ，ＬＷには、順次電気角で６０度ずつ、ＬＵからＬＶへ、ＬＵからＬＷへ、ＬＶからＬＷへ、ＬＶからＬＵへ、ＬＷからＬＵへ、ＬＷからＬＶへとモータ電流を転流することでロータ１３を所定の方向に回転させる。この駆動方式は周知のものであり、３相１２０度通電方式と言われている。
【００１９】
今、ＭＯＳ型ＦＥＴＱ１とＱ４がオンであり、その他のＭＯＳ型ＦＥＴは全てオフである時点では、図示のモータ電流Ｉｍが流れ、駆動コイルＬＵを通じてＬＶに通電されている。次の時点で、ＭＯＳ型ＦＥＴＱ４がオフとなると、モータ電流ＩｍはフライホイルダイオードＤ３を通って循環電流となる。次の時点で、ＭＯＳ型ＦＥＴＱ６がオンとなると、モータ電流Ｉｍは、駆動コイルＬＵを通じてＬＷへ転流する。このように６個のＭＯＳ型ＦＥＴは、順次オン、オフを繰り返してモータを一定の方向に回転することになる。
【００２０】
なお、以上の説明は一般に３相１２０度通電で説明したが、ＰＷＭ駆動を行う場合、正弦波駆動を行う場合等についても同様である。
【００２１】
次に、各ＭＯＳ型ＦＥＴＱ１からＱ６の等価回路を図２に示す。各ＭＯＳ型ＦＥＴは、本来機能であるＦＥＴ本体２１と、構造上寄生的にできてしまう寄生素子群２２とに区分することができる。寄生素子群２２は、ＦＥＴ本体２１と並列に接続されたトランジスタ２５と、このトランジスタ２５のコレクタ、ベース間に接続されたツエナーダイオード２４と、このツエナーダイオード２４に並列に接続されたコンデンサ２３と、トランジスタ２５のベース、エミッタ間に接続された抵抗器２６とにより成る。
【００２２】
次に、図３にＭＯＳ型ＦＥＴ３０の電流耐量の測定回路を示す。測定用ＭＯＳ型ＦＥＴ３０は、図１に示すＱ１からＱ６に相当し、図２で説明したＦＥＴ本体２１と寄生素子群２２に分離して等価回路で示している。また、直流電源２７に容量の大きいコンデンサ２８を並列に接続して電源インビーダンスを低くしている。直流電源２７からインダクタンス負荷２９を介して測定用ＭＯＳ型ＦＥＴ３０に通電する。
【００２３】
図１に示す実用的なモータ駆動装置においては、各ＭＯＳ型ＦＥＴにはフライホイルダイオードＤ１からＤ６が、各ＭＯＳ型ＦＥＴの内部に寄生素子として形成されているか若しくは外部に接続されている。これによりオフとなったＭＯＳ型ＦＥＴの対となるＭＯＳ型ＦＥＴに接続されたフライホイルダイオードを通してモータ電流の継続性が確保される。オフになったＭＯＳ型ＦＥＴのドレイン、ソース間電圧Ｖｄは、理想的には電源電圧Ｅ
とフライホイルダイオードの順方向電圧との和以上に上昇しないが、実際はフライホイールダイオードの応答及び配線のインピーダンスなどの影響で瞬時的に上昇する。一方、ここで説明する電流耐量の測定回路では、このフライホイルダイオードは接続していない。従ってＭＯＳ型ＦＥＴは、オフした後も、インダクタンス負荷の電流継続性確保のため、ドレイン電流が流れ続けることになり、破壊限界が容易に測定できることになる。
【００２４】
図４には、上記測定用ＭＯＳ型ＦＥＴのゲート、ソース間電圧Ｖｇ、ドレイン、ソース間電圧Ｖｄ、ドレイン電流Ｉｍｏｓを、それぞれ概念的に示す。この測定用ＭＯＳ型ＦＥＴの破壊モードと破壊限界について説明する。なお、ここでは説明を容易化するために、下記二点の仮定のもとに説明を加える。即ち、ドレイン、ソース間電圧Ｖｄは、ある傾斜を持って上昇するが、瞬時に上昇する波形としている。また、ゲートをオフした後もＦＥＴ本体電流Ｉｆはしばらく流れつづけるが、直ちに０になると仮定している。
【００２５】
図４（ａ）は、ＭＯＳ型ＦＥＴが破壊に至らない場合を示している。時刻Ｔ1にてゲートにオン信号を与えると、ドレイン、ソース間電圧Ｖｄは、ほぼ０Ｖに低下し、ドレイン電流Ｉｍｏｓが流れ、インダクタンス負荷２９の時定数に従いこの電流は増加する。時刻Ｔ２に至り、ゲート信号をオフすると、ＦＥＴ本体電流Ｉｆは０となり、ＭＯＳ型ＦＥＴのドレイン電流Ｉｍｏｓは、寄生素子群を流れることになる。
【００２６】
一方、ドレイン、ソース間電圧Ｖｄは、電源電圧Ｅを超えて、ツエナーダイオード２４のブレークダウン電圧Ｖ０まで上昇する。時刻Ｔ６に至り、ドレイン電流Ｉｍｏｓが０になると、ドレイン、ソース間電圧Ｖｄはツエナーダイオード２４のブレークダウン電圧以下になる。この場合は、トランジスタ２５は、そのベース、エミッタ間電圧はスレッシホールド電圧まで達せず、オフのままの状態を示している。
【００２７】
この時、ゲート信号がオフする直前のドレイン電流ＩｍｏｓをＩ０とし、時刻Ｔ２よりＴ６までの時間をｔ０とすると、ＭＯＳ型ＦＥＴの消費エネルギーは、１／２（Ｖ０＊Ｉ０＊ｔ０）となり、この値では破壊には至らない。
【００２８】
次に、図４（ｂ）は、測定用ＭＯＳ型ＦＥＴがエネルギー破壊を起こす場合を示している。ゲートにオン信号を与えた時刻Ｔ1よりゲートをオフしたＴ２の直後までは、前述の図４（ａ）の場合と同じである。ゲート信号がオフする直前のドレイン電流ＩｍｏｓをＩ０とし、その後このドレイン電流Ｉｍｏｓは低下するが、時刻Ｔ５に至り、ドレイン電流ＩｍｏｓがＩ１になった時点で破壊し、ＭＯＳ型ＦＥＴは短絡状態となるのでドレイン電流Ｉｍｏｓは再度上昇する。時刻Ｔ２よりＴ５までの時間をｔ１とすると、ＭＯＳ型ＦＥＴの消費エネルギーは、１／２（Ｖ０＊（Ｉ０＋Ｉ１）＊ｔ１）となり、この消費エネルギーが、ＭＯＳ型ＦＥＴの破壊限界となる。この破壊モードは、一般にエネルギー破壊と言われる。
【００２９】
次に、図４（ｃ）は、測定用ＭＯＳ型ＦＥＴがラッチアップ破壊を起こす場合を示している。ゲートにオン信号を与えた時刻Ｔ1よりゲートをオフしたＴ２の直後までは、前述の図４（ａ）の場合と同じである。ゲート信号をオフすると、ドレイン電流Ｉｍｏｓは、コンデンサ２３を流れる電流Ｉｃと、ツエナーダイオード２４を流れる電流Ｉｄとなり、この電流は抵抗２６を流れる。この抵抗２６間の電圧がスレッシホールド電圧を超えるとトランジスタ２５がオンとなり、この測定用ＭＯＳ型ＦＥＴは破壊する。この破壊モードは、一般にラッチアップ破壊と言われる。
【００３０】
次に、図５に測定用ＭＯＳ型ＦＥＴのゲートをオフした時刻Ｔ２以降の各部波形を概念的に示す。Ｖｄは、前述の通りのドレイン、ソース間電圧であり、Ｉｍｏｓは、ドレイン電流である。Ｃｏｓｓは、コンデンサ２３の容量であり、図６の通り、ドレイン、ソース
間電圧Ｖｄに依存し、Ｖｄが小さいほど大きい容量をもつ。Ｉｆは、ＦＥＴ本体に流れる電流、Ｉｃは、コンデンサ２３に流れる電流（第３の電流）、Ｉｄは、ツエナーダイオード２４に流れる電流（第４の電流）をそれぞれ示す。
【００３１】
ここで、時刻Ｔ２にて測定用ＭＯＳ型ＦＥＴのゲートをオフとすると、時刻Ｔ３よりＦＥＴ本体に流れていた電流Ｉｆは急速に消滅し、時刻Ｔ４にて０になる。ＭＯＳ型ＦＥＴのドレイン、ソース間電圧Ｖｄは、ある傾斜を持って上昇する。この電圧変化率が、ｄＶｄ／ｄｔである。従って、コンデンサ２３に流れる電流Ｉｃは、次式で表すことができる。Ｉｃ＝Ｃｏｓｓ×ｄＶｄ／ｄｔ
ここで、ＦＥＴ本体を流れる電流Ｉｆはコンデンサを流れる電流Ｉｃを含んでいる。
【００３２】
即ち、電流Ｉｃは、時刻Ｔ２にて立ちあがり、以後コンデンサ２３の容量Ｃｏｓｓに依存して減少する波形となる。時刻Ｔ３に至り、ＭＯＳ型ＦＥＴのドレイン、ソース間電圧Ｖｄが、ツエナーダイオード２４のブレークダウン電圧に達することにより、電流Ｉｄが流れ始め、同時に電流Ｉｃは０になる。
【００３３】
また、一般に時刻Ｔ２からＴ４までの時間に対して時刻Ｔ４からＴ６の時間は十分に長く、図５では説明上判りやすくするために電流Ｉｍｏｓの変化を大きく記しているが、時刻Ｔ２の電流Ｉｍｏｓに対して時刻Ｔ４の電流Ｉｍｏｓの変化は十分小さいこともある。すなわち、電流Ｉｃの流れる時間はわずかであり、 時刻Ｔ２の電流Ｉｍｏｓの値は時刻Ｔ４のＩｄの値とほぼ等しくなる。
【００３４】
ここで、この電流Ｉｃと電流Ｉｄとの和が抵抗２６に流れることになり、この電流Ｉｒによる抵抗２６間の電圧が、トランジスタ２５のベース、エミッタ間のスレッシホールド電圧（約０．６Ｖ）を超えるとトランジスタ２５がオンとなり、この測定用ＭＯＳ型ＦＥＴが破壊に至る。従ってこのラッチアップ破壊を回避するためには、この抵抗２６の抵抗値を小さくすることが好ましい。
【００３５】
以上、ＭＯＳ型ＦＥＴの各部に流れる電流について詳述してきたが、ここで本実施の形態の具体的な内容について説明する。本実施の形態は、図１に示したモータ駆動装置において、ＭＯＳ型ＦＥＴの電流耐量について規定するものである。電流耐量を決定する時に、先ず意図すべきは、当然のことながら、このＭＯＳ型ＦＥＴがオン状態の時に流れる電流（第１の電流）の最大値、即ちモータの駆動コイルに流れる電流の最大値である。電流耐量は、この第１の電流の最大値以上でなければならないが、例えば３０％増し等の適当な余裕率で決定しているのが一般である。
【００３６】
本実施の形態においては、ＭＯＳ型ＦＥＴの電流耐量は、この第１の電流の最大値と、ＭＯＳ型ＦＥＴがオンからオフに切り替わる過渡時に寄生素子群に流れる電流（第２の電流）の最大値との和としている。この第２の電流は、図３より明らかなように、コンデンサに流れる電流（第３の電流）と、ツエナーダイオードに流れる電流（第４の電流）との和であり、抵抗２６に流れる電流Ｉｒと等しい。この第３の電流は、前述の通り、ＭＯＳ型ＦＥＴのドレイン、ソース間電圧Ｖｄの電圧変化率ｄＶｄ／ｄｔと、コンデンサの容量Ｃｏｓｓを乗じたものであり、図５における時刻Ｔ２時点で最大値となる。従ってこのＴ２時点でラッチアップ破壊を起こさないことが必要である。
【００３７】
なお、ＭＯＳ型ＦＥＴは、構造的にコンデンサの容量Ｃｏｓｓが極めて小さい場合もある。この場合はコンデンサに流れる電流（第３の電流）は、無視し得るほど小さいので、第２の電流は第３の電流に等しくなる。即ち、ＭＯＳ型ＦＥＴがオンからオフに切り替わる過渡時に寄生素子群に流れる電流は、全てツエナーダイオードに流れることになる。この場合においてもエネルギー破壊を起こさないことが必要である。
【００３８】
また、ＭＯＳ型ＦＥＴがオンからオフに切り替わる過渡時に寄生素子群に流れる電流（第２の電流）は、ＭＯＳ型ＦＥＴがオン状態の時にこのＭＯＳ型ＦＥＴに流れる電流の最大値を超えることはない。従って、ＭＯＳ型ＦＥＴの電流耐量は、第１の電流の２倍となる。
【００３９】
（実施の形態２）
本実施の形態は、ＭＯＳ型ＦＥＴの短絡耐量に関する。図１に示すようにモータ駆動装置においては、ＭＯＳ型ＦＥＴは直列に接続されて電源に接続されているので、ノイズ等の誤動作により短絡電流が流れる危険性を常に有している。ＭＯＳ型ＦＥＴが短絡した時に耐え得る短絡電流が短絡耐量であり、当然短絡電流が流れる時間に依存する。
【００４０】
図７に測定用ＭＯＳ型ＦＥＴの短絡耐量の測定回路を示す。測定用直流電源２７に並列に大きい容量のコンデンサ２８を接続し、電源インピーダンスを下げる。その直流電源に対して、測定用ＭＯＳ型ＦＥＴ３０に直接接続する。測定用ＭＯＳ型ＦＥＴのゲートは、所定時間所定電圧を印加できるゲート駆動回路（図示せず）に接続されている。
【００４１】
図７の回路にて所定電圧でゲート電圧を印加すると、測定用ＭＯＳ型ＦＥＴ３０は、短絡電流Ｉｓが流れる。電源電圧をＥとし、測定用ＭＯＳ型ＦＥＴのドレイン、ソース間オン抵抗をＲｄｓとすると、短絡電流Ｉｓは、次式で表すことができる。Ｉｓ＝Ｅ／Ｒｄｓ
このドレイン、ソース間オン抵抗をＲｄｓは、ゲート印加電圧に依存し、ゲート印加電圧が高いほど小さい値となる。従って短絡電流Ｉｓは、ゲート印加電圧が高いほど大きくなる。
【００４２】
ここで、短絡電流Ｉｓが流れる時間（短絡時間）をｔｓとすると、ＭＯＳ型ＦＥＴの消費エネルギーは、（Ｅ＊Ｉｓ＊ｔｓ）となり、この値が温度に依存する所定値を超えると、ＭＯＳ型ＦＥＴは破壊する。
【００４３】
この消費エネルギーに基づく短絡耐量（短絡時の電流耐量）は、例えば、ｔｓ＝１０ｍｓ、デューティサイクル１％以下等の条件下にて規定されており、測定可能である。従って、モータ駆動装置のインバータ回路を構成するＭＯＳ型ＦＥＴは、所定時間短絡させた時の短絡耐量を有するものとすることができる。この所定時間は、第１図に示す直列回路１５，１６，１７を構成する２個のＭＯＳ型ＦＥＴが同時にオンとなる可能性を見極めて、その最大時間とする。これにより不慮のノイズ・サージ等での上下同時導通による貫通電流に対する耐量を確保することで、信頼性の高いモータ駆動装置を提供することができる。
【産業上の利用可能性】
【００４４】
以上説明したように本発明のモータ駆動装置によれば、インバータ回路に使用するＭＯＳ型ＦＥＴの電流耐量を規定している。その電流耐量は、ＭＯＳ型ＦＥＴがオンの時にＦＥＴ本体に流れる第１の電流の最大値と、ＭＯＳ型ＦＥＴがオンからオフに切替わる過渡時に寄生素子群に流れる第２の電流の最大値との和としている。これにより、インバータ回路の外部にＭＯＳ型ＦＥＴの破壊防止のための専用回路を付加することなく、低コストで信頼性の高いモータ駆動装置が提供できる等、産業上の利用可能性の高いものである。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態１におけるモータ駆動装置の全体回路図
【図２】同上におけるＭＯＳ型ＦＥＴの等価回路図
【図３】同上におけるＭＯＳ型ＦＥＴの電流耐量の測定回路図
【図４】同上におけるＭＯＳ型ＦＥＴの破壊モードを示す波形図
【図５】同上におけるＭＯＳ型ＦＥＴのゲートをオフした後の詳細波形図
【図６】ＭＯＳ型ＦＥＴの寄生容量を示す説明図
【図７】本発明の実施の形態２におけるＭＯＳ型ＦＥＴの短絡耐量の測定回路図
【符号の説明】
【００４６】
１１    直流電源
１２    駆動コイル
１３    ロータ
１４    制御回路
１５、１６、１７    直列回路
２１    ＦＥＴ本体
２２    寄生素子群
２３    コンデンサ
２４    ツエナーダイオード
２５    トランジスタ
２６    抵抗器
２７    測定用直流電源
２８    測定回路用コンデンサ
２９    測定用インダクタンス
３０    測定用ＭＯＳ型ＦＥＴ
Ｑ１-Ｑ６    ＭＯＳ型ＦＥＴ
Ｄ１-Ｄ６    フライホイルダイオード
Ｖｇ    ＭＯＳ型ＦＥＴのゲート電圧
Ｖｄ    ＭＯＳ型ＦＥＴのソース、ドレイン間電圧
Ｉｍｏｓ           ＭＯＳ型ＦＥＴのドレイン電流
Ｃｏｓｓ           コンデンサ２３の容量
Ｉｆ    ＦＥＴ本体に流れる電流
Ｉｃ    コンデンサ２３に流れる電流（第３の電流）
Ｉｄ    ツエナーダイオード２４に流れる電流（第４の電流）
【図１】
2006149090.tif 000003
【図２】
2006149090.tif 000004
【図３】
2006149090.tif 000005
【図４】
2006149090.tif 000006
【図５】
2006149090.tif 000007
【図６】
2006149090.tif 000008
【図７】
2006149090.tif 000009