(57)【要約】【課題】  ＳＯＩ基板上に、高精度なアナログＩＣが形成された半導体装置を安価に提供する  こと。【解決手段】  ＳＯＩ基板上に形成した半導体集積回路において、ブリーダー抵抗は単結晶シ  リコンデバイス形成層で形成し、ブリーダー抵抗の上部には、薄い酸化膜を介して上部抵抗値  固定用電極を設けてそれぞれの下部に位置するブリーダー抵抗と同一の電位に固定し、基板部  分には不純物拡散領域を設けて、それぞれの上部に位置するブリーダー抵抗と同一の電位に固  定するようにした。さらに１つの電位固定用のコンタクトホールに埋め込まれた導電体により  、上部抵抗値固定用電極とブリーダー抵抗と不純物拡散領域の３つを一括して電気的に接続し  た半導体装置とした。  これにより高精度で安価なアナログＩＣを提供することができる。【選択図】  図１
2006054325.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板上に形成された薄膜トランジスタを含む半導体集積回路において  、前記半導体集積回路には、複数の抵抗体によって形成されたブリーダー抵抗とＭＯＳ型他ト  ランジスタが形成されており、前記ブリーダー抵抗は、単結晶シリコンデバイス形成層で形成  されていることを特徴とする半導体装置。
【請求項２】
前記ブリーダー抵抗の前記抵抗体の上部には、前記ＭＯＳ型トランジスタの  薄いゲート酸化膜と同一の材料からなる薄い絶縁膜を介して、前記ＭＯＳ型トランジスタのゲ  ート電極と同一材料からなる上部抵抗値固定用電極が形成されており、前記上部抵抗値固定用  電極は、それぞれの下部に位置する前記抵抗体と同一の電位に固定されており、かつ、前記ブ  リーダー抵抗の前記ＳＯＩ基板の埋め込み絶縁膜を介した下部に相当する基板表面部分には、  不純物拡散領域からなる下部抵抗値固定用拡散領域が形成されており、それぞれの上部に位置  する前記ブリーダー抵抗の前記抵抗体と同一の電位に固定されている請求項１記載の半導体装  置。
【請求項３】
１つの電位固定用のコンタクトホールに埋め込まれた導電体により、前記上  部抵抗値固定用電極と前記ブリーダー抵抗の前記抵抗体、および前記基板表面部分の前記下部  抵抗値固定用拡散領域の３つが一括して電気的に接続されている請求項２記載の半導体装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＳＯＩ基板上に形成された半導体集積回路を有する半導体装置に関する。
【背景技術】
【０００２】
現在、ＳＯＩ基板上に形成された半導体集積回路は広く知られている。特に高速ＭＯＳトラ  ンジスタは、完全空乏化モードを利用することにより、従来のシリコン基板上に形成したＭＯ  Ｓトランジスタに比べて優れた特性を有している。
【０００３】
また、電圧検出器などのアナログＩＣでは、複数の多結晶シリコン抵抗体からなるブリーダー  抵抗を使用することが多いが、多結晶シリコン抵抗体はグレインの影響により同一の抵抗値を  得ることが困難で、高精度のアナログＩＣを作製するのが難しい。よって多結晶シリコン抵抗  体の上面あるいは下面に設置した導電体の電位を固定することで、所望の抵抗値を得るように  工夫している例もある（例えば、特許文献１参照。）
【特許文献１】特開平９−３２１２２９号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来のＳＯＩ基板上に形成した、電圧検出器などのアナログＩＣでは、複数の多結  晶シリコン抵抗体からなるブリーダー抵抗を使用することが多いが、例えば特開平９−３２１  ２２９にあるように、いかに上下方向に絶縁膜を介して電極を設けてその電位を固定したとし  ても、多結晶シリコン抵抗体ではグレインの影響が大きく、高い精度で同一の抵抗値を有する  抵抗体を形成することは難しかった。また、特に電位固定用のコンタクトを設けることでブリ  ーダー抵抗領域の占有面積が大きくなり、ＩＣのコストアップをもたらすという課題があった  。
【０００５】
そこで、この発明の目的は、 ＳＯＩ基板上に形成したＩＣにおいて、ブリーダー抵抗は単  結晶シリコンデバイス形成層で形成し、ブリーダー抵抗の上部に相当する部分には、薄いゲー  ト酸化膜を介して、ゲート電極と同一材料による抵抗値固定用電極を設けてそれぞれの下部に  位置するブリーダー抵抗と同一の電位に固定し、またブリーダー抵抗のＳＯＩ基板の埋め込み  絶縁膜を介して下部に相当する基板部分には不純物拡散領域を設けて、それぞれの上部に位置  するブリーダー抵抗と同一の電位に固定するようにした。さらに１つの電位固定用のコンタク  トホールに埋め込まれた導電体によりゲート電極と同一材料による抵抗値固定用電極とブリー  ダー抵抗、さらに基板部分の不純物拡散領域の３つを一括して電気的に接続することで高精度  で安価なアナログＩＣを提供することにある。
【課題を解決するための手段】
【０００６】
上記問題点を解決するために、本発明は以下の手段をとった。
【０００７】
（１）ブリーダー抵抗は、ＳＯＩ基板上の単結晶シリコンデバイス形成層で形成された半導体  装置とした。
【０００８】
（２）ブリーダー抵抗の上部に相当する部分には、同一チップ内に形成されるＭＯＳ型トラン  ジスタのゲート絶縁膜と同一材料からなる薄い絶縁膜を介して、ゲート電極と同一材料による  抵抗値固定用電極を設けてそれぞれの下部に位置するブリーダー抵抗の抵抗体と同一の電位に  固定し、またブリーダー抵抗のＳＯＩ基板の埋め込み絶縁膜を介して下部に相当する基板部分  には不純物拡散領域からなる下部抵抗値固定用拡散領域を設けて、それぞれの上部に位置する  ブリーダー抵抗の抵抗体と同一の電位に固定することを特徴とする（１）記載の半導体装置と  した。
【０００９】
（３）１つの電位固定用のコンタクトホールに埋め込まれた導電体によりゲート電極と同一材  料による上部抵抗値固定用電極とブリーダー抵抗、および基板部分の下部抵抗値固定用拡散領  域の３つを電気的に一括して接続した（２）記載の半導体装置とした。
【発明の効果】
【００１０】
本発明におけるＳＯＩ基板上に形成された半導体集積回路は、複数の抵抗体によって形成さ  れたブリーダー抵抗を有し、ブリーダー抵抗はＳＯＩ基板上の単結晶シリコンデバイス形成層  で形成され、各抵抗体の上部に、薄い酸化膜を介して抵抗値固定用の電極を配して、それぞれ  下部に設置された抵抗体と同一の電位とした。またＳＯＩ基板の埋め込み絶縁膜を介して下部  に相当する基板部分には不純物拡散領域を設けて、それぞれの上部に位置するブリーダー抵抗  と同一の電位に固定するようにしたことで、さらなる高精度の電圧分圧を可能としている。
【００１１】
更に、１つの電位固定用のコンタクトホールに埋め込まれた導電体よって、上部抵抗値固定  用電極とブリーダー抵抗、さらにシリコン基板表面に形成した下部抵抗値固定用不純物拡散領  域の３つを一括して電気的に接続したので、電位固定のために大きな面積を必要とせず、ブリ  ーダー抵抗領域の面積を小さくすることができるため、従来より安価に高精度なブリーダー抵  抗回路を形成することが可能になる。これにより、高精度で安価なアナログＩＣを提供するこ  とができる。
【発明を実施するための最良の形態】
【００１２】
ＳＯＩ基板上に形成した半導体集積回路において、ブリーダー抵抗は単結晶シリコンデバイ  ス形成層で形成し、ブリーダー抵抗の上部に相当する部分には、薄いゲート酸化膜を介して、  ゲート電極と同一材料による抵抗値固定用電極を設けてそれぞれの下部に位置するブリーダー  抵抗と同一の電位に固定し、またブリーダー抵抗のＳＯＩ基板の埋め込み絶縁膜を介して下部  に相当する基板部分には不純物拡散領域を設けて、それぞれの上部に位置するブリーダー抵抗  と同一の電位に固定するようにした。さらに１つの電位固定用のコンタクトホールに埋め込ま  れた導電体によりゲート電極と同一材料による抵抗値固定用電極とブリーダー抵抗、さらに基  板部分の不純物拡散領域の3層とを電気的に接続した半導体装置とした。これにより高精度で  安価なアナログＩＣを提供することができる。
【実施例】
【００１３】
以下に、この発明の実施例を図面に基づいて説明する。図１は本発明による半導体装置のブ  リーダー抵抗の１実施例を示す図である。
【００１４】
シリコン基板１０１上に埋め込み酸化膜１０２を介して形成された単結晶シリコンデバイス  形成層内に一対の高濃度不純物領域４０１に挟まれた低濃度不純物領域４０２が形成されてお  り、抵抗体を形成している。つまり、単結晶シリコンデバイス形成層は、図１では、高濃度不  純物領域４０１と低濃度不純物領域４０２となっている。図１においては簡単のため２本しか  図示しないが、実際は多数の抵抗体（４１１、４１２）によってブリーダー抵抗が形成されて  いる。
【００１５】
更に、高濃度不純物領域４０１にはＢＰＳＧ膜などからなる中間絶縁膜１０４に開口した第  １の電位固定用コンタクトホール４３１、４３２を介してアルミニウム膜１０５が接続してい  る。ここで、一つの高濃度不純物領域４０１に接続したアルミニウム膜１０５は、抵抗体の抵  抗値を決定する低濃度不純物領域４０２を覆う様に配置され、抵抗値の安定を図っている。
【００１６】
第１の抵抗体４１１および第２の抵抗体４１２の上部に相当する部分にはそれぞれ、同一の  半導体集積回路内に形成されたＭＯＳ型トランジスタのゲート酸化膜と同一材料による薄い酸  化膜３０６を介して第１の抵抗値固定用電極３３１と第２の抵抗値固定用電極３３２が設けら  れる。薄い酸化膜３０６は、図示しないが同一の半導体集積回路のＭＯＳトランジスタのゲー  ト酸化膜と同一の工程で形成し、また第１の抵抗値固定用電極３３１と第２の抵抗値固定用電  極３３２は、図示しないが同一の半導体集積回路のＭＯＳトランジスタのゲート電極と同一の  同一の材料、工程で形成すると、製造工程が簡単で良い。
【００１７】
また、第１の抵抗体４１１および第２の抵抗体４１２の下部であり、埋め込み酸化膜１０２  を介したシリコン基板１０１の表面には、それぞれ第１の下部抵抗値固定用拡散領域９２１と  第２の下部抵抗値固定用拡散領域９２２が設けられる。
【００１８】
例えばシリコン基板１０１がＰ型の導電型である場合、その表面にＮ型の不純物を導入するこ  とにより、それぞれ電気的に分離した形で、第１の下部抵抗値固定用拡散領域９２１や第２の  下部抵抗値固定用拡散領域９２２を形成すると良い。
【００１９】
シリコン基板１０１がＮ型導電型の場合はＰ型の下部抵抗値固定用拡散領域を形成する。
【００２０】
ここでは、２つの下部電位固定用拡散領域を示したが、ブリーダー抵抗領域の抵抗体の数に応  じて設定すれば良く、２つに限られるものではない。
【００２１】
また、特にブリーダー抵抗による電圧の分圧精度に、製品の要求仕様から余裕のある場合な  どには、下部電位固定用拡散領域はブリーダー抵抗領域全域に渡り１つとしたり、省略（削除  ）してしまっても良い。その場合には、各抵抗体との同一コンタクトホールによる接続は行わ  ず、別途、適当な電位に固定すると良い。
【００２２】
そして第１の抵抗体４１１の一端と第１の上部抵抗値固定用電極３３１、および、第１の下  部抵抗値固定用拡散領域９２１とは、1つの第１の電位固定用コンタクトホール４３１内に埋  め込まれたアルミニウムなどによる導電体４２１によって電気的に一括接続され、全て同電位  とされる。
【００２３】
また、第２の抵抗体４１２の一端と第２の上部抵抗値固定用電極３３２、および、第２の下  部抵抗値固定用拡散領域９２２とは、1つの第２の電位固定用コンタクトホール４３２内に埋  め込まれたアルミニウムなどによる導電体４２２によって電気的に接続され、全て同電位とさ  れる。
【００２４】
このようにして、ブリーダー抵抗を形成する複数の抵抗体全てを同様に作製すると、各抵抗  体の上部に位置する抵抗値固定用電極と抵抗体自身と下部抵抗値固定用拡散領域との電位差は  、それぞれ殆ど無い状態となって、同一の寸法形状に加工した各抵抗体は、同一の抵抗値を示  すようになる。
【００２５】
従来の多結晶シリコン薄膜によるブリーダー抵抗に比べて、本発明では単結晶シリコンデバ  イス形成層１０３自身で抵抗体を形成しているため、多結晶シリコン薄膜のグレインの影響を  なくすことができ、より均一な抵抗体を得ることができる。
【００２６】
ここで、単結晶シリコン薄膜による抵抗体は、多結晶シリコン薄膜に比べて少ない不純物の  添加によって抵抗値を下げているため、抵抗体の上下に位置する電極（もしくはそれに相当す  るもの）の電位の影響を受けやすいという課題もある。
【００２７】
本発明では、前述した各抵抗体の上部に、薄い酸化膜を介して抵抗値固定用の電極を配して  、電位をそれぞれ下部に設置された抵抗体と同一にしていること、とＳＯＩ基板の埋め込み絶  縁膜を介して下部に相当する基板部分には不純物拡散領域を設けて、それぞれの上部に位置す  るブリーダー抵抗と同一の電位に固定するようにしたことで、さらなる高精度の電圧分圧を可  能としている。
【００２８】
さらに１つの電位固定用のコンタクトホール内に埋め込まれた導電体によって、上部抵抗値  固定用電極とブリーダー抵抗、さらにシリコン基板表面に形成した下部抵抗値固定用不純物拡  散領域の3層とを電気的に接続したので、電位固定用に大きな面積を必要とせずブリーダー抵  抗領域の面積を小さくすることができるため、従来より安価に高精度なブリーダー抵抗回路を  形成することが可能になる。
【００２９】
また、図１では、一対の高濃度不純物領域４０１に挟まれた低濃度不純物領域４０２を設け  た、高い抵抗値を有する抵抗体を形成した場合について説明したが、高い抵抗値が必要無い用  途においては、抵抗体全体を高濃度不純物領域４０１で形成して良い。
【図面の簡単な説明】
【００３０】
【図１】本発明の半導体装置のブリーダー抵抗の実施例を示す断面図である。
【符号の説明】
【００３１】
１０１    シリコン基板
１０２    埋め込み酸化膜
１０４    中間絶縁膜
１０５    アルミニウム膜
３０６    薄い絶縁膜
３３１    第1の上部抵抗値固定用電極
３３２    第2の上部抵抗値固定用電極
４０１    高濃度不純物領域
４０２    低濃度不純物領域
４１１    第１の抵抗体
４２２    第２の抵抗体
４２１    導電膜
４２２    導電膜
４３１    第１の電位固定用コンタクトホール
４３２    第１の電位固定用コンタクトホール
９２１    第１の下部抵抗値固定用拡散領域
９２２    第２の下部抵抗値固定用拡散領域
【図１】
2006054325.tif 000003