(57)【要約】【課題】ＣＰＵのアクセス内容をトレースすることを可能とし、障害解析を容易に行うことができるようにしたＣＰＵアクセス分析機能を有するデバイスを得る。【解決手段】ＣＰＵ１１０によってアクセスされたアドレスに基づいて、アクセス先がどこであるかを判定するデコード回路１１１と、ＣＰＵがアクセスした内容を分析するアクセス分析回路１１７と、アクセス分析結果を出力するログ受送信ＤＭＡ１２０とを備える。アクセス分析回路は、アクセス分析結果の保存先として、デバイスに内蔵される内部ＲＡＭ１１９、外付けＲＡＭ１１、ＩＯデバイス１４の何れかを選択可能である。【選択図】      図１
2006011969.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵを内蔵、あるいは、ＣＰＵが外付けされ、外付けＲＡＭ、ＲＯＭ、ＩＯデバイス、シリアル通信用のインターフェースを有するデバイスにおいて、前記ＣＰＵによってアクセスされたアドレスに基づいて、アクセス先がどこであるかを判定するデコード回路と、ＣＰＵがアクセスした内容を分析するアクセス分析回路と、アクセス分析結果を出力するログ受送信ＤＭＡとを備えることを特徴とするデバイス。
【請求項２】
前記アクセス分析回路は、アクセス分析結果の保存先として、デバイスに内蔵される内部ＲＡＭ、外付けＲＡＭ、ＩＯデバイスの何れかを選択可能であることを特徴とする請求項１記載のデバイス。
【請求項３】
前記アクセス分析回路は、ＣＰＵがアクセスしたデバイスのそれぞれに対し、アクセス結果を保存するか保存しないかを選択可能であることを特徴とする請求項１記載のデバイス。
【請求項４】
前記ログ受送信ＤＭＡは、ログデータの受信元として外付けＲＡＭ、内部ＲＡＭを選択可能であることを特徴とする請求項１記載のデバイス。
【請求項５】
前記ログ受送信ＤＭＡは、ログデータの送信先として、シリアルコントローラ、ＩＯデバイスを選択可能であることを特徴とする請求項１記載のデバイス。
【請求項６】
前記アクセス分析回路によって保存されるアクセスログは、アドレス、アクセスタイプ、リード／ライト属性、データから構成されることを特徴とする請求項１記載のデバイス。
【請求項７】
前記ログ受送信ＤＭＡは、ソフトウェアから、あるいは、外部端子の何れからも起動をかけることが可能であることを特徴とする請求項１記載のデバイス。
【請求項８】
前記アクセス分析回路、ログ受送信ＤＭＡは、停止することが可能であることを特徴とする請求項１記載のデバイス。
【請求項９】
請求項１ないし８のうちいずれか１つのデバイスを制御手段として備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵを内蔵、あるいは、ＣＰＵが外付けされるデバイス及び該デバイスを使用する画像形成装置に係り、特に、画像形成装置、印刷機器等に使用して好適なＣＰＵインターフェースを有するデバイスあるいはＣＰＵを内蔵するデバイスにおけるＣＰＵからのアクセスを分析することを可能にしたＣＰＵアクセス分析機能を有するデバイス及び該デバイスを使用する画像形成装置に関する。
【背景技術】
【０００２】
一般に、ＣＰＵインターフェースを有するデバイスは、障害発生時にＣＰＵがアクセスした内容をトレースして問題となる箇所を見つけなければならないものである。障害発生時に、ＣＰＵのアクセス内容をトレースする従来技術として、例えば、障害発生時に、ＣＰＵインターフェースに計測器を接続し、ＣＰＵインターフェースを計測器で観測して、その観測結果から問題となる箇所を見つけるという方法が知られている。前述のような方法により得られた観測結果には、全てのＣＰＵからのアクセスが存在するため、問題となる箇所を見つける作業は困難なものである。また、ＣＰＵを内蔵するデバイスの場合、ＣＰＵインターフェースに計測器を接続することが不可能なため、障害を解析するための何らかの手段が要求されている。
【０００３】
なお、何等かのデバイスからのアクセス情報をトレースすることに関する従来技術技術として、例えば、特許文献１、特許文献２等に記載された技術が知られている。
【特許文献１】特開平１０−２６２１１２号公報
【特許文献２】特開２００３−９９３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述したように、ＣＰＵインターフェースに計測器を接続して、ＣＰＵのアクセス内容をトレースする従来技術は、得られた観測結果から問題となる箇所を見つける作業が非常に困難であるという問題点を有している。また、ＣＰＵを内蔵するデバイスは、ＣＰＵインターフェースに計測器を接続することが不可能であり、ＣＰＵのアクセス内容をトレースすることができないという問題点を有している。
【０００５】
本発明の目的は、前述した従来技術の問題点を解決し、計測器を使用することなく、また、ＣＰＵを内蔵するデバイスであっても、ＣＰＵのアクセス内容をトレースすることを可能とし、障害解析を容易に行うことができるようにしたＣＰＵアクセス分析機能を有するデバイス及び該デバイスを使用する画像形成装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば前記目的は、ＣＰＵインターフェース部の近傍にアクセス分析回路を設け、また、そのアクセス分析回路にアドレスをフィルタリングする機能を持たせ、アクセス結果をＲＡＭに保存し、保存した結果を外部へ可視化する手段を設けることによって、計測器なしで障害解析を行うことを可能にすることにより達成される。
【０００７】
具体的にいえば、前述の目的を達成するための本発明の第１の手段は、ＣＰＵを内蔵、あるいは、ＣＰＵが外付けされ、外付けＲＡＭ、ＲＯＭ、ＩＯデバイス、シリアル通信用のインターフェースを有するデバイスにおいて、前記ＣＰＵによってアクセスされたアドレスに基づいて、アクセス先がどこであるかを判定するデコード回路と、ＣＰＵがアクセスした内容を分析するアクセス分析回路と、アクセス分析結果を出力するログ受送信ＤＭＡとを備えることを特徴とする。
【０００８】
また、本発明の第２の手段は、第１の手段における前記アクセス分析回路が、アクセス分析結果の保存先として、デバイスに内蔵される内部ＲＡＭ、外付けＲＡＭ、ＩＯデバイスの何れかを選択可能であることを特徴とする。
【０００９】
また、本発明の第３の手段は、第１の手段における前記アクセス分析回路が、ＣＰＵがアクセスしたデバイスのそれぞれに対し、アクセス結果を保存するか保存しないかを選択可能であることを特徴とする。
【００１０】
また、本発明の第４の手段は、第１の手段における前記ログ受送信ＤＭＡが、ログデータの受信元として外付けＲＡＭ、内部ＲＡＭを選択可能であることを特徴とする。
【００１１】
また、本発明の第５の手段は、第１の手段における前記ログ受送信ＤＭＡは、ログデータの送信先として、シリアルコントローラ、ＩＯデバイスを選択可能であることを特徴とする。
【００１２】
また、本発明の第６の手段は、第１の手段における前記アクセス分析回路によって保存されるアクセスログが、アドレス、アクセスタイプ、リード／ライト属性、データから構成されることを特徴とする。
【００１３】
また、本発明の第７の手段は、第１の手段における前記ログ受送信ＤＭＡが、ソフトウェアから、あるいは、外部端子の何れからも起動をかけることが可能であることを特徴とする。
【００１４】
また、本発明の第８の手段は、第１の手段における前記アクセス分析回路、ログ受送信ＤＭＡが、停止することが可能であることを特徴とする。
【００１５】
更に、本発明の第９の手段は、制御手段を備える画像形成装置において、第１ないし第８の手段のインバータ擦れかつのデバイスを制御手段として備えることを特徴とする。
【００１６】
前述した本発明の第１の手段によれば、ＣＰＵが内蔵されてＣＰＵバスを観測することができないようなデバイスの場合でも、障害が発生した場合のトレースを容易に行うことができる。
【００１７】
また、本発明の第２の手段によれば、障害解析に多くのログをとる必要がある場合、デバイス内部に設けられる内蔵ＲＡＭ１１９だけにログを格納することとすると容量が不足する可能性があるが、このような場合にも、より多くのログを取ることができ、障害の原因を特定し易くすることができる。
【００１８】
また、本発明の第３の手段によれば、ＣＰＵがアクセスした内容の全てをトレースすると内部ＲＡＭ、外付けＲＡＭ、ＩＯデバイスの容量が不足する可能性があるが、原因をある程度特定することができた場合に、これらのレースをしなくて済むので、トレースに要するメモリ容量を少なくすることができる。
【００１９】
また、本発明の第４の手段によれば、いかなる場所に保存されたアクセスログであっても可視化することを可能とすることができる。
【００２０】
また、本発明の第５の手段によれば、例えば、アクセスログが少ない場合に、シリアルコントローラを経由してログを直接端末に出力して目視で確認を行わせたり、アクセスログが多い場合に、ログをＩＯデバイスに保存して専用のツール等を用いて可視化を行うといったことが選択可能となる。
【００２１】
また、本発明の第６の手段によれば、アクセスログの内容を詳細化することができ、障害原因究明の一助とすることができる。
【００２２】
また、本発明の第７の手段によれば、ソフトウェアが暴走した場合等にもアクセスログを外部へ出力することができる。
【００２３】
また、本発明の第８の手段によれば、製品化される等により障害が出ない状況となった場合にアクセス分析回路１１７を停止させることによって、消費電力の低減を図ることができる。
【発明の効果】
【００２４】
本発明によれば、ＣＰＵが内蔵されてＣＰＵバスを観測できないようなデバイスの場合でも、障害が発生した場合のトレースを容易に行うことができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明によるＣＰＵアクセス分析機能を有するデバイスの実施形態を図面により詳細に説明する。
【００２６】
図１は本発明の一実施形態によるデバイスの構成を示すブロック図、図２はデコード回路がＣＰＵからのアクセスがどこに行われるかを決定するマップの構成を示す図、図３はアクセス分析回路が有する複数のアドレステーブルと、それらに対してアドレスを比較するか否かの情報を格納したテーブルの構成を示す図、図４はログの内容を格納したテーブルの構成例を示す図である。図１において、１０はデバイス、１１は外付けＲＡＭ、１２は端末、１３は外付けＲＯＭ、１４はＩＯデバイス、１１０はＣＰＵ、１１１はデコード回路、１１２はアービタ、１１３、１１４はＤＭＡ、１１５はレジスタ回路、１１６はシリアルコントローラ、１１７はアクセス分析回路、１１８はＩＯアービタ、１１９は内蔵ＲＡＭ、１２０はログ受送信ＤＭＡ、１２１はスイッチである。
【００２７】
図１に示す本発明の実施形態によるＣＰＵアクセス分析機能を有するデバイス１０は、情報処理装置、画像形成装置、印刷機器等に使用することが可能であり、特に、画像形成装置、印刷機器等における制御手段として使用することができるものであり、図示のデバイス全体を１つの半導体集積回路として、あるいは、１つの基板上に複数の半導体集積回路を載置して構成することができる。そして、図示本発明の実施形態によるデバイス１０は、ＣＰＵ１１０、ＣＰＵ１１０から出力されるアクセスのためのアドレスをデコードして、どこへアクセスするかを決定するデコード回路１１１、外付けＲＡＭ１１へアクセスするリソースの調停を行うアービタ１１２、外付けＲＡＭ１１を使用してデータ加工等を行うＤＭＡ１１３、１１４、レジスタの読み書き保持を行うレジスタ回路１１５、シリアルインターフェースを通じて端末１２等との通信を制御するシリアルコントローラ１１６、デコード回路１１１に接続されてアクセスの内容を監視するアクセス分析回路１１７、分析した結果（以下、ログという）を保存するための内蔵ＲＡＭ１１９、蓄積されたログを受信し可視化可能な場所へ送信するためのログ受送信ＤＭＡ１２０、入出力の調停を行うＩＯアービタ１１８等を備えて構成される。
【００２８】
前述において、デコード回路１１１は、ＣＰＵ１１０から出力されるアドレスを図２に例示するようなマップに基づいてデコードすることにより、ＣＰＵ１１０がどこにアクセスしたかを判定する。図２に示すマップの例では、アドレスに基づいて、外部ＲＡＭ１１、レジスタ１１５、ＩＯデバイス１４、外付けＲＯＭ１３の何れにアクセスするかを判定することができる。また、アービタ１１２は、外付けＲＡＭ１１へアクセスするリソース、図１に示す例の場合、２つのＤＭＡ１１３、１１４、ＣＰＵ１１０、ログ受送信ＤＭＡ１２０の調停を行っている。
【００２９】
前述したように構成される本発明の実施形態によれば、ＣＰＵが内蔵されてＣＰＵバスを観測することができないようなデバイスの場合でも、障害が発生した場合のトレースを容易に行うことができる。
【００３０】
アクセス分析回路１１７には、図１に示しているように、レジスタ回路１１５から「受信元／保存先」という設定情報が入力される。「受信元／保存先」としては、外付けＲＡＭ１１、内部ＲＡＭ１１９、ＩＯデバイス１４の３種類の値がある。そして、アクセス分析回路１１７からの分析結果であるログは、外付けＲＡＭに設定された場合、アービタ１１２を経由して外付けＲＡＭ１１に格納され、内部ＲＡＭ１１９に設定された場合、内部ＲＡＭ１１９に格納され、外部ＩＯデバイス１４に設定された場合、ＩＯアービタ回路１１９を経由してＩＯデバイス１４に格納される。
【００３１】
障害解析に多くのログをとる必要がある場合、デバイス内部に設けられる内蔵ＲＡＭ１１９だけにログを格納することとすると容量が不足する可能性があるが、前述したような構成とすることにより、より多くのログを取ることができ、障害の原因を特定し易くすることができる。
【００３２】
アクセス分析回路１１７は、図３に示すような複数のアドレステーブルと、それらのアドレステーブルのそれぞれに対してアドレスを比較するか否かを示すビットを持つテーブルを有しており、アクセスのあったアドレスと自アクセス分析回路１１７が持つ前記アドレステーブルで比較するモードになっているものの全てを比較し、どれか１つにでも該当すればログを保存する処理を行う。
【００３３】
ＣＰＵがアクセスした内容の全てをトレースすると内部ＲＡＭ１１９、外付けＲＡＭ、ＩＯデバイスの容量が不足する可能性があるが、原因をある程度特定することができた場合、前述のテーブルに比較をしないと設定しておくことにより、これらのレースをしなくて済むので、トレースに要するメモリ容量を少なくすることができる。
【００３４】
ログ受送信ＤＭＡ１２０は、ログをどこから参照するかを設定することができる。このため、図１に示すように、レジスタ回路１１５からの「受信元／保存先」という設定情報をログ受送信ＤＭＡ１２０へも接続しておく。この場合、ＩＯデバイス１４が選択されている場合は、ログ受送信ＤＭＡ１２０を無効としておいてもよい。
【００３５】
これにより、いかなる場所に保存されたアクセスログであっても可視化することを可能とすることができる。
【００３６】
また、ログ受送信ＤＭＡ１２０は、ログをどこへ送信するかを設定することができる。この場合、図１に示しているように、レジスタ回路１１５から「送信先」という設定情報ががログ受送信ＤＭＡ１２０に入力される。「送信先」の設定は、シリアルコントローラ１１６、ＩＯデバイス１４の２種類の値があり、シリアルコントローラ１１６に設定された場合、ログは、シリアルコントローラへ送信され、ＩＯデバイス１４に設定された場合、ログは、ＩＯデバイスへ送信される。前述て説明したように、ログの参照先がＩＯデバイス１４となっていた場合、ログ受送信ＤＭＡ１２０は、起動されないように制御してもよく、シリアルコントローラ１１６へログを送信することができるようにしてもよい。
【００３７】
これにより、例えば、アクセスログが少ない場合、シリアルコントローラ１１６を経由してログを直接端末１２に出力して目視で確認を行わせたり、アクセスログが多い場合、ログをＩＯデバイスに保存して専用のツール等を用いて可視化を行うといったことが選択可能となる。
【００３８】
ログの内容は、図４に示すように、ＣＰＵ１１０がアクセスしたアドレスを格納するアドレス部、何バイトのアクセスを実行したか、キャッシュアクセスか否か等の情報を格納するＴＹＰＥ部、リードアクセスかライトアクセスかの情報を格納するＲ／Ｗ部、データを格納するデータ部から構成される。
【００３９】
ログの内容を前述したような構成とすることにより、アクセスログの内容を詳細化することができ、障害原因究明の一助とすることができる。
【００４０】
ログ受送信ＤＭＡ１２０の起動は、ソフトウェアから実施することも可能であるが、本発明の実施形態ではソフトウェアがハングアップしてしまった場合等も想定し、デバイスの外部端子から制御することも可能としている。ソフトウェアからの起動は、レジスタ回路１１５から起動信号をログ受送信ＤＭＡ１２０へ接続することによって実現可能である。また、デバイスの外部からの起動は、デバイスに設けられる外部端子に、図１に示すようなスイッチ１２１を設けておくことにより実現することができる。
【００４１】
前述により、ソフトウェアが暴走した場合等にもアクセスログを外部へ出力することができる。
【００４２】
また、本発明の実施形態は、レジスタ回路１１５から「有効」あるいは「無効」という情報をアクセス分析回路１１７、ログ受送信ＤＭＡ１２０の双方に接続することによって、アクセス分析回路１１７、ログ受送信ＤＭＡ１２０を必要により停止させることが可能である。例えば、初期状態においては有効としておき、アクセス分析を行うモードとし、製品化されるなどしてアクセス分析が不要となった場合に、ソフトウェアによって無効とすることによって、アクセス分析回路１１７、ログ受送信ＤＭＡ１２０の双方を停止させるようにすることができる。停止した状態でログ受送信ＤＭＡ１２０に起動をかけてもログ送信動作を行わないように完全に回路を停止させてしまえば、消費電力を低減することが可能となる。
【００４３】
前述により、製品化される等により障害が出ない状況となった場合にアクセス分析回路１１７を停止させることによって、消費電力の低減を図ることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態によるデバイスの構成を示すブロック図である。
【図２】デコード回路がＣＰＵからのアクセスがどこに行われるかを決定するマップの構成を示す図である。
【図３】アクセス分析回路が有する複数のアドレステーブルと、それらに対してアドレスを比較するか否かの情報を格納したテーブルの構成を示す図である。
【図４】ログの内容を格納したテーブルの構成例を示す図である。
【符号の説明】
【００４５】
１０  デバイス
１１  外付けＲＡＭ
１２  端末
１３  外付けＲＯＭ
１４  ＩＯデバイス
１１０  ＣＰＵ
１１１  デコード回路
１１２  アービタ
１１３、１１４  ＤＭＡ
１１５  レジスタ回路
１１６  シリアルコントローラ
１１７  アクセス分析回路
１１８  ＩＯアービタ
１１９  内蔵ＲＡＭ
１２０  ログ受送信ＤＭＡ
１２１  スイッチ
【図１】
2006011969.tif 000003
【図２】
2006011969.tif 000004
【図３】
2006011969.tif 000005
【図４】
2006011969.tif 000006