(57)【要約】【課題】  発振周波数の調整範囲を広く取ることによって製造歩留まりを向上させることができる発振器を得る。【解決手段】  リング状に接続された複数の遅延回路とを有する発振器において、各遅延回路は、直列に接続されたインバータ、遅延部及び遅延微調整部を有し、遅延部は、外部から入力された制御電圧に応じた遅延を入力信号に付加し、遅延微調整部は、外部から入力された微調整信号に応じた遅延を入力信号に付加する。また、定電流回路と電圧制御回路とを有する。そして、電圧制御回路が電圧制御信号に応じた電圧を定電流回路に供給する。また、定電流回路が電圧に応じた電流を各遅延回路に供給する。そして、複数の遅延回路が電流に応じた遅延を入力信号に付加する。【選択図】      図２
2006054593.tif 000002
【特許請求の範囲】
【請求項１】
リング状に接続された複数の遅延回路を有する発振器において、
各遅延回路は、直列に接続されたインバータ、遅延部及び遅延微調整部を有し、
前記遅延部は、外部から入力された制御電圧に応じた遅延を入力信号に付加し、
前記遅延微調整部は、外部から入力された微調整信号に応じた遅延を前記入力信号に付加することを特徴とする発振器。
【請求項２】
定電流回路と、電圧制御回路とを更に有し、
前記電圧制御回路は、外部から入力された電圧制御信号に応じた電圧を前記定電流回路に供給し、
前記定電流回路は、前記電圧に応じた電流を前記各遅延回路に供給し、
前記各遅延回路が前記入力信号に付加する遅延は前記電流に応じて調整されることを特徴とする請求項１に記載の発振器。
【請求項３】
リング状に接続された複数の遅延回路と、
定電流回路と、
電圧制御回路とを有し、
前記電圧制御回路は、外部から入力された電圧制御信号に応じた電圧を前記定電流回路に供給し、
前記定電流回路は、前記電圧に応じた電流を前記各遅延回路に供給し、
前記各遅延回路が前記入力信号に付加する遅延は前記電流に応じて調整されることを特徴とする発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は位相同期ループ回路等に用いられる発振器に関し、特に、発振周波数の調整範囲を広く取ることによって製造歩留まりを向上させることができる発振器に関する。
【背景技術】
【０００２】
位相同期ループ回路（PLL: Phase Locked Loop）等において、電圧制御型発振器（VCO: voltage controlled oscillator）が用いられる（例えば、非特許文献１参照）。
【０００３】
図６は、従来の電圧制御型発振器の回路構成を示す図である。この発振器は、制御電圧ＶＣＴＲＬに応じた周波数を発振する発振器で、奇数個の遅延回路６１０〜６１ｎ−１をリング状に接続したリング型発振器である。
【０００４】
各遅延回路は、電源（電源電圧Ｖｄｄ）と接続され、定電流回路６２を介して接地点（接地電圧Ｖｓｓ）と接続されている。また、各遅延回路は、直列に接続されたインバータと１つの遅延部からなる。遅延部としてはＭＯＳバラクタ等の容量性素子が用いられる。
【０００５】
この発振器の発振周波数は遅延回路の遅延量によって決まる。具体的には、発振器の周波数ｆと、遅延回路１段あたりの遅延量ｔｐｄと、遅延回路の段数Ｎには次のような関係がある。
ｆ＝１／（２×Ｎ×ｔｐｄ）    （数式１）
従って、各遅延回路の遅延量を精度良く制御しなければ仕様通りの周波数は得られない。
【０００６】
この発振器を用いた位相同期ループ回路では、電源電圧や温度の変動、各素子の製造ばらつきにより発振器の発振周波数が外れた場合、発振周波数を検出し、制御電圧ＶＣＴＲＬを変化させる。これにより、容量性素子の容量を変化させて遅延回路の遅延量を調整することで、発振器の発振周波数を調整していた。
【０００７】
【非特許文献１】IEICE TRANS. ELECTRON, VOL. E82-C, NO. 7 JULY 1999 鄭 2V, 500MHz and 3V, 920MHz Low-Power Current-Mode 0.6um CMOS VCO Circuit
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の発振器において、各素子の製造ばらつきにより発振器の発振周波数が仕様から大きく外れた等により、制御電圧ＶＣＴＲＬによる調整範囲を超えてしまった場合、制御電圧ＶＣＴＲＬを変化させるだけでは発振周波数を調整できないという問題があった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的は、発振周波数の調整範囲を広く取ることによって製造歩留まりを向上させることができる発振器を得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る発振器は、リング状に接続された複数の遅延回路とを有する発振器において、各遅延回路は、直列に接続されたインバータ、遅延部及び遅延微調整部を有し、遅延部は、外部から入力された制御電圧に応じた遅延を入力信号に付加し、遅延微調整部は、外部から入力された微調整信号に応じた遅延を入力信号に付加する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
本発明により、発振周波数の調整範囲を広く取ることによって製造歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の実施の形態に係る電圧制御型発振器の回路構成を示す図である。この発振器は、奇数個（ｎ個）の遅延回路１１０〜１１ｎ−１をリング状に接続したリング型発振器であり、制御電圧ＶＣＴＲＬに応じた周波数を発振する。
【００１３】
各遅延回路１１０〜１１ｎ−１は、電源（電源電圧Ｖｄｄ）と接続され、かつ、定電流回路１２を介して接地点（接地電圧Ｖｓｓ）と接続されている。そして、外部のカウンタ等（不図示）から入力された制御電圧ＶＣＴＲＬと、外部の制御回路（不図示）から入力された微調整信号ＶＴＵＮＥに応じて、各遅延回路１１０〜１１ｎ−１が入力信号に付加する遅延量が調整される。
【００１４】
また、電圧制御回路１３は、外部の制御回路から入力された電圧制御信号ＶＣＳ＿ＳＥＬに応じた電圧を定電流回路１２に供給する。そして、定電流回路１２は、電圧制御回路１３から出力された電圧に応じた電流を各遅延回路１１０〜１１ｎ−１に供給する。各遅延回路１１０〜１１ｎ−１が入力信号に付加する遅延は電流に応じて調整される。
【００１５】
ここで、遅延回路の段数をＮ＝７、遅延回路１段あたりの遅延量をｔｐｄ＝１１５ｐｓとすると、数式１より、発振器の周波数はｆ＝６２２ＭＨｚとなる。この周波数を初期設定値として、遅延量が１２５ｐｓに増加すると周波数はｆ＝５７１ＭＨｚとなり、遅延量が１０５ｐｓに減少するとｆ＝６８０ＭＨｚとなる。このように遅延量を変化させることで周波数を調整することができる。
【００１６】
図２は、各遅延回路１１０〜１１ｎ−１の回路構成を示す図である。各遅延回路１１０〜１１ｎ−１は、直列に接続されたインバータ１５、遅延部１６及び遅延微調整部１７を有する。
【００１７】
遅延部１６として、ＭＯＳバラクタ等の容量性素子が用いられる。ここでは、遅延部１６はｎ型のＭＯＳＦＥＴ１８を有する。このＭＯＳＦＥＴ１８は、ゲートがインバータ１５の出力端に接続され、ソースとドレインが共通接続されて制御電圧ＶＣＴＲＬが入力される。従って、ゲート絶縁膜を容量絶縁膜とするコンデンサが構成されている。そして、制御電圧ＶＣＴＲＬによってＭＯＳＦＥＴ１８のドレインとソースの接続部の電圧を制御することにより、入力信号の負荷容量を制御する。即ち、遅延部１６は、外部から入力された制御電圧ＶＣＴＲＬに応じた遅延を入力信号に付加する。
【００１８】
一方、遅延微調整部１７では、初期設定がＨｉｇｈのｎ型のＭＯＳＦＥＴと初期設定がＬｏｗのｎ型のＭＯＳＦＥＴを１ペアとして、ｍペアが直列に接続されている。各ペアの初期設定がＨｉｇｈのＭＯＳＦＥＴ１９０Ｈ〜１９（ｍ−１）Ｈは、ゲートがインバータ１５の出力端に接続され、ソースとドレインが共通接続されてそれぞれ微調整信号ＶＴＵＮＥ０Ｈ〜ＶＴＵＮＥ（ｍ−１）Ｈが入力される。また、各ペアの初期設定がＬｏｗのＭＯＳＦＥＴ１９０Ｌ〜１９（ｍ−１）Ｌは、ゲートがインバータ１５の出力端に接続され、ソースとドレインが共通接続されてそれぞれ微調整信号ＶＴＵＮＥ０Ｌ〜ＶＴＵＮＥ（ｍ−１）Ｌが入力される。そして、遅延微調整部１７は、外部から入力された微調整信号ＶＴＵＮＥ（ＶＴＵＮＥ０Ｈ〜ＶＴＵＮＥ（ｍ−１）Ｈ、ＶＴＵＮＥ０Ｌ〜ＶＴＵＮＥ（ｍ−１）Ｌ）に応じた遅延を入力信号に付加する。
【００１９】
なお、各ペアのＭＯＳＦＥＴのサイズは、微調整信号ＶＴＵＮＥのレベルをＨｉｇｈ（電源電圧Ｖｄｄ）とＬｏｗ（接地電圧Ｖｓｓ）で切り替えることで遅延量を調整し、周波数のずれを補正できるように決定されている。また、遅延微調整部１７に含まれるペアの数は製造バラツキのマージン分を考慮して決定される。
【００２０】
具体的には、第１のペアであるＭＯＳＦＥＴ１９０Ｈ／０ＬはＶＴＵＮＥ０Ｈ／０ＬのレベルをＨｉｇｈとＬｏｗで切り替えることで発振器の周波数を±１０ＭＨｚ変化させるサイズ（面積）とする。この場合、ＶＴＵＮＥ０ＨをＨｉｇｈからＬｏｗにすることで−１０ＭＨｚが得られ、ＶＴＵＮＥ０ＬをＬｏｗからＨｉｇｈにすることで＋１０ＭＨｚが得られる。同様に第２のペアであるＭＯＳＦＥＴ１９１Ｈ／１ＬはＶＴＵＮＥ１Ｈ／１Ｌのレベルを切り替えることで発振器の周波数を±３０ＭＨｚ変化させるサイズ、第３のペアであるＭＯＳＦＥＴ１９２Ｈ／２ＬはＶＴＵＮＥ２Ｈ／２Ｌのレベルを切り替えることで発振器の周波数を±６０ＭＨｚ変化させるサイズとする。これら３つのペアを組み合わせることで、１０ＭＨｚ刻みで±１００ＭＨｚの周波数制御が可能となる。なお、トランジスタのサイズは容量に比例するため、上記の場合、ＭＯＳＦＥＴ１９０Ｈ／０Ｌのサイズ：ＭＯＳＦＥＴ１９１Ｈ／１Ｌのサイズ：ＭＯＳＦＥＴ１９２Ｈ／２Ｌのサイズ＝１：３：６となる。このように各ペアのトランジスタのサイズを変えることで、全てのペアのトランジスタを同じサイズにするのに比べて、トランジスタの数を減少させることができる。  
【００２１】
図３は、電圧制御回路の回路構成を示す図である。オペアンプ２１の逆相入力端子には、ｎ型のＭＯＳＦＥＴ２２のソースと、抵抗２３の一端が接続されている。また、ｎ型のＭＯＳＦＥＴ２２のドレイン及びゲートは電源に接続され、抵抗２３の他端は接地点に接続されている。
【００２２】
オペアンプ２１の正相入力端子には、抵抗２４０〜２４２の一端と、ｎ型のＭＯＳＦＥＴ２５のドレインが接続されている。そして、ＭＯＳＦＥＴ２５のソースは接地点に接続されている。また、抵抗２４０〜２４２の他端には、それぞれｐ型のＭＯＳＦＥＴ２６０〜２６２のドレインと、ｎ型のＭＯＳＦＥＴ２７０〜２７２のソースが接続されている。そして、ＭＯＳＦＥＴ２６０〜２６２のソースと、ＭＯＳＦＥＴ２７０〜２７２のドレインは電源に接続されている。さらに、ＭＯＳＦＥＴ２６０〜２６２のゲートにはそれぞれインバータ２８０〜２８２を介して、ＭＯＳＦＥＴ２７０〜２７２のゲートには直接に、それぞれ電圧制御信号ＶＣＳ＿ＳＥＬ０〜ＶＣＳ＿ＳＥＬ２が入力される。即ち、トランスファーゲートを用いたアナログスイッチの構成となっている。これにより、電圧制御回路において、電圧制御信号ＶＣＳ＿ＳＥＬ０〜ＶＣＳ＿ＳＥＬ２の設定によりＭＯＳＦＥＴ２５に流れる電流量が変化し、オペアンプ２１の出力電圧の変化をもたらす。
【００２３】
また、オペアンプ２１の出力端子には、ＭＯＳＦＥＴ２５のゲートと、コンデンサ２９の一端が接続される。コンデンサ２９の他端は接地点に接続されている。
【００２４】
以上の構成を有する電圧制御回路１３は、電源電圧や温度の変動に対して、オペアンプによるフィードバックを利用して出力する電圧を一定に保つことができる。これにより、定電流回路１２から遅延回路に供給する電流を一定に保ち、発振器の発振周波数を一定に保つことができる。
【００２５】
また、電圧制御信号ＶＣＳ＿ＳＥＬ０〜ＶＣＳ＿ＳＥＬ２を切り替えることで、電圧制御回路１３から定電流回路１２に供給する電圧を調整することができる。これにより、大きな製造ばらつきにより発振器の発振周波数が理想値から大きくずれている場合でも、電圧制御回路１３から定電流回路１２に供給する電圧を調整し、定電流回路１２から遅延回路に供給する電流を変化させて、発振器の発振周波数を理想値に近づけることができる。
【００２６】
例えば、設定値として、ＶＣＳ＿ＳＥＬ０をＨｉｇｈ、ＶＣＳ＿ＳＥＬ１をＬｏｗ、ＶＣＳ＿ＳＥＬ２をＬｏｗ、抵抗２４０の抵抗値を３１００Ω、抵抗２４１の抵抗値を２２００Ω、抵抗２４２の抵抗値を４８００Ωとした場合、電圧設定回路１３から定電流回路１２に供給される電圧が０．８６Ｖ、遅延回路に供給される電流が１．０６ｍＡとなる。
【００２７】
この状態からＶＣＳ＿ＳＥＬ０をＨｉｇｈからＬｏｗ、ＶＣＳ＿ＳＥＬ１をＬｏｗからＨｉｇｈにすると、定電流回路に供給される電圧が１．０１Ｖ、遅延回路に供給される電流が１．３８ｍＡとなる。この結果、発振器の発振周波数を１１０ＭＨｚ高くすることができる。
【００２８】
また、ＶＣＳ＿ＳＥＬ０をＨｉｇｈからＬｏｗ、ＶＣＳ＿ＳＥＬ２をＬｏｗからＨｉｇｈにすると、定電流回路に供給される電圧が０．７２Ｖ、遅延回路に供給される電流が０．７７ｍＡとなる。この結果、発振器の発振周波数を１１０ＭＨｚ低くすることができる。
【００２９】
このように定電流回路から遅延回路に供給される電流が多いと遅延量が減少して発振周波数は上がり、逆に、定電流回路から遅延回路に供給される電流が少ないと遅延量が増大して発振周波数は下がる。
【００３０】
図４は、理想状態及び最大変動状態について制御電圧と発振周波数の関係を示す図である。理想状態では、制御電圧を１．３Ｖ程度に調整すれば、発振器の発振周波数を仕様の発振周波数６２２ＭＨｚを発振することができる。また、理想状態を基準として電源電圧や温度が最も変動した最大変動状態であっても、制御電圧を変化させるだけで仕様の周波数６２２ＭＨｚを発振することができる。
【００３１】
図５は、理想状態、高周波状態及び調整後の状態について制御電圧に対する発振器の発振周波数の関係を示す図である。製造ばらつきによって発振器の特性が高周波側にずれた高周波状態では、制御電圧を調整しても発振器の発振周波数を仕様の発振周波数６２２ＭＨｚにすることはできない。これに対し、ＶＴＵＮＥとＶＣＳ＿ＳＥＬの信号レベルを設定することで、高周波状態を理想状態に近づけるよう調整することができる。また、理想状態よりも低周波側にずれた場合でも同様に調整することができる。
【００３２】
このＶＴＵＮＥとＶＣＳ＿ＳＥＬの信号レベルの設定は、ＩＣ組み立て時に予め行っておくと良い。これにより、製造ばらつきにより発振器が理想状態から大きくずれていても、ユーザの使用時には理想状態に調整していることになる。従って、ユーザの使用時にはＶＴＵＮＥとＶＣＳ＿ＳＥＬの信号レベルの設定を意識することなく、制御電圧を変化させるだけで仕様の周波数を発振することが出来る。
【００３３】
以上説明したように、本発明の実施の形態に係る電圧制御型発振器ならば、発振周波数の調整範囲を広く取ることによって製造歩留まりを向上させることができる。
【００３４】
なお、プロセスルールが０．１３μｍのＣＭＯＳを用いることで、この発振器は、３ｍＡ、７ｍＷの低消費電力で、レイアウト面積が２６０×２９０μｍ＝７５４００μｍ２の超小型の発振器とすることができる。
【００３５】
また、上記の実施の形態では、電圧を切り替えて容量を変化させる方法で遅延量を調整しているが、これに限らず、電流を切り替えて容量を変化させる方法や、抵抗を用いる方法で遅延量を調整してもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態に係る電圧制御型発振器の回路構成を示す図である。
【図２】遅延回路の回路構成を示す図である。
【図３】電圧制御回路の回路構成を示す図である。
【図４】理想状態及び最大変動について制御電圧と発振周波数の関係を示す図である。
【図５】理想状態、高周波状態及び調整後の状態について制御電圧に対する発振器の発振周波数の変動特性を示す図である。
【図６】従来の電圧制御型発振器の回路構成を示す図である。
【符号の説明】
【００３７】
１１０〜１１ｎ-1  遅延回路
１２  定電流回路
１３  電圧制御回路
１５  インバータ
１６  遅延部
１７  遅延微調整部
１８，１９０Ｌ〜１９（ｍ−１）Ｌ，１９０Ｈ〜１９（ｍ−１）Ｈ  ＭＯＳＦＥＴ
【図１】
2006054593.tif 000003
【図２】
2006054593.tif 000004
【図３】
2006054593.tif 000005
【図４】
2006054593.tif 000006
【図５】
2006054593.tif 000007
【図６】
2006054593.tif 000008