(57)【要約】【課題】所望するＴＦＴ特性を有する薄膜トランジスタを製造できる複合型エキシマレーザアニール装置を提供する。【解決手段】スピン洗浄ユニット21でガラス基板上のアモルファスシリコン膜の表面をフッ酸にて洗浄する。ガラス基板を待機ユニット26に搬送して１５分程度待機させる。アモルファスシリコン膜上に付着している活性フッ素を昇華させる。活性フッ素を昇華させたガラス基板をレーザアニール装置31に搬送してアモルファスシリコン膜をエキシマレーザアニールしてポリシリコン膜にする。アモルファスシリコン膜の表面に活性フッ素が付着した状態でエキシマレーザアニールすることで生じるポリシリコン膜中の電荷の残留を防止できる。【選択図】図１
2006332589.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられたシリコン膜の表面をフッ素化合物にて洗浄する洗浄工程と、
前記洗浄工程にて洗浄した前記基板の前記シリコン膜の表面に付着した前記フッ素化合物中に含有されるフッ素を昇華させる昇華工程と、
前記昇華工程にて前記フッ素を昇華させた前記基板の前記シリコン膜を膜制御する膜制御工程と、を有する
ことを特徴とする膜制御方法。
【請求項２】
前記シリコン膜は、アモルファスシリコン膜で、
前記膜制御工程は、前記基板の前記アモルファスシリコン膜をレーザアニールしてポリシリコン膜にするレーザアニール工程である
ことを特徴とする請求項１記載の膜制御方法。
【請求項３】
前記レーザアニール工程は、エキシマレーザを前記基板の前記アモルファスシリコン膜に照射して前記ポリシリコン膜にするエキシマレーザアニール工程である
ことを特徴とする請求項２記載の膜制御方法。
【請求項４】
前記昇華工程は、前記基板の前記シリコン膜の表面上のプラスの電荷を持った分子を昇華させる工程である
ことを特徴とする請求項１ないし３のいずれか一項に記載の膜制御方法。
【請求項５】
前記昇華工程は、前記基板を少なくとも５分以上保持して、前記基板の前記シリコン膜の表面上のプラスの電荷を持った分子を昇華させる工程である
ことを特徴とする請求項４記載の膜制御方法。
【請求項６】
基板上に設けられたシリコン膜をフッ素化合物にて洗浄する洗浄手段と、
前記洗浄手段にて洗浄した前記基板の前記シリコン膜に付着した前記フッ素化合物中に含有されるフッ素を昇華させる昇華手段と、
前記昇華手段にてフッ素を昇華させた前記基板の前記シリコン膜を膜制御する膜制御手段と、を有する
ことを特徴とする膜制御装置。
【請求項７】
前記シリコン膜は、アモルファスシリコン膜で、
前記膜制御手段は、前記基板の前記アモルファスシリコン膜をレーザアニールしてポリシリコン膜にするレーザアニール手段である
ことを特徴とする請求項６記載の膜制御装置。
【請求項８】
前記レーザアニール手段は、エキシマレーザを前記基板の前記アモルファスシリコン膜に照射して前記ポリシリコン膜にする手段である
ことを特徴とする請求項７記載の膜制御装置。
【請求項９】
前記昇華手段は、前記基板の前記シリコン膜の表面上のプラスの電荷を持った分子を昇華させる手段である
ことを特徴とする請求項６ないし８のいずれか一項に記載の膜制御装置。
【請求項１０】
前記昇華手段は、前記基板を少なくとも５分以上保持して、前記基板の前記シリコン膜の表面上のプラスの電荷を持った分子を昇華させる手段である
ことを特徴とする請求項９記載の膜制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上のシリコン膜を膜制御する膜制御方法およびその装置に関する。
【背景技術】
【０００２】
従来、この種の膜制御装置としての複合型のレーザアニール装置は、プラズマＣＶＤ装置などでガラス基板上に成膜したアモルファスシリコン膜にエキシマレーザビームを照射してポリシリコン膜にする装置であって、このアモルファスシリコン膜が成膜されたガラス基板が複数収容されているカセットステーションを備えている。そして、このカセットステーションの周囲に、このカセットステーションから搬送ロボットにて取り出された基板上のアモルファスシリコン膜をフッ酸（ＨＦ）にてスピン洗浄して、このアモルファスシリコン膜上に形成された表面酸化膜やごみなどを洗浄して取り除くスピン洗浄ユニットが取り付けられている。
【０００３】
さらに、このカセットステーションの周囲には、スピン洗浄ユニットにてアモルファスシリコン膜の表面がスピン洗浄されたガラス基板が搬送ロボットにて搬送されるアニール室が設けられている。そして、このアニール室は、ガラス基板上のアモルファスシリコン膜にエキシマレーザビームを照射して、このアモルファスシリコン膜をレーザアニールしてポリシリコン膜にする構成が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２０００−１５０４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のレーザアニール装置では、スピン洗浄ユニットにてガラス基板上のアモルファスシリコン膜を洗浄する際に洗浄剤としてフッ酸を使用している。このため、このフッ酸の成分である活性フッ素が、アモルファスシリコン膜上に残り、このアモルファスシリコン膜をレーザアニールした後でもポリシリコン膜中に電荷が残ってしまう。したがって、このポリシリコン膜から形成される薄膜トランジスタの閾値電圧（Ｖｔｈ）が変化してしまい、所望のトランジスタ特性（ＴＦＴ特性）が得られなくなるという問題を有している。
【０００５】
本発明は、このような点に鑑みなされたもので、所望の特性のシリコン膜が得られる膜制御方法およびその装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、基板上に設けられたシリコン膜の表面をフッ素化合物にて洗浄する洗浄工程と、前記洗浄工程にて洗浄した前記基板の前記シリコン膜の表面に付着した前記フッ素化合物中に含有されるフッ素を昇華させる昇華工程と、前記昇華工程にてフッ素を昇華させた前記基板の前記シリコン膜を膜制御する膜制御工程と、を有するものである。
【０００７】
そして、基板上に設けたシリコン膜の表面をフッ素化合物にて洗浄した後に、この基板のシリコン膜の表面に付着したフッ素化合物中に含有されるフッ素を昇華させてから、この基板のシリコン膜を膜制御する。
【発明の効果】
【０００８】
本発明によれば、基板のシリコン膜の表面にフッ素化合物中に含有されるフッ素が付着した状態で、このシリコン膜を膜制御することがなくなる。このため、このシリコン膜中に電荷が残るなどの不具合を防止できるので、所望の特性を有するシリコン膜を得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の膜制御装置の第１の実施の形態の構成を図１を参照して説明する。
【００１０】
図１において、１は膜制御装置としての複合型エキシマレーザアニール装置で、この複合型エキシマレーザアニール装置１は、カセットステーション11を備えている。このカセットステーション11には、図示しないプラズマＣＶＤ装置にて表面にアモルファスシリコン（ａ−Ｓｉ）膜２が成膜されて積層された矩形平板状のガラス基板３が複数枚セットされる。そして、このカセットステーション11は、複数枚、例えば２５枚のガラス基板３が収納されたカセット12が複数設置される細長矩形状のカセット設置部13を有している。
【００１１】
このカセット設置部13には、このカセット設置部13の一側に隣接して、このカセット設置部13に設置されたカセット12内からガラス基板３を取り出して搬送する細長矩形状の基板搬送部14が設けられている。この基板搬送部14には、カセット12内からガラス基板３を逐一取り出して搬送したり、このカセット12内へとガラス基板３を搬送して収容させたりする搬送ロボット15が取り付けられている。
【００１２】
この基板搬送部14の長手方向の一端部には、この基板搬送部14の搬送ロボット15にて搬送されたガラス基板３をスピン洗浄する洗浄手段としてのスピン洗浄ユニット21が取り付けられている。このスピン洗浄ユニット21は、カセットステーション11の周りに設置されている。そして、このスピン洗浄ユニット21は、図３に示すように、ガラス基板３上のアモルファスシリコン膜２の表面が酸化して形成された表面酸化層４や、このアモルファスシリコン膜２の表面に付着したごみなどを洗浄して除去する。さらに、このスピン洗浄ユニット21は、フッ素化合物であるフッ酸（ＨＦ）を純水（Ｈ２Ｏ）に混合させた水溶液を洗浄剤として用いて、ガラス基板３上のアモルファスシリコン膜２の表面に形成された表面酸化層４を除去した後、純水にてすすいでリンスしてから、このガラス基板３を水平にスピンさせて回転させることによって、このガラス基板３を乾燥させる。
【００１３】
また、カセットステーション11のカセット設置部13には、スピン洗浄ユニット21にてスピン洗浄されたガラス基板３を所定時間保持して待機させる待機手段としての昇華手段である待機ユニット26が取り付けられている。すなわち、この待機ユニット26は、ガラス基板３上のアモルファスシリコン膜２の表面に付着している電荷を取り除く手段である。そして、この待機ユニット26は、カセット設置部13内に設けられており、カセットステーション11の一部として設けられている。また、この待機ユニット26は、複数のガラス基板３が搭載可能に構成されている。さらに、この待機ユニット26は、カセット設置部13内に設置されるカセット12と並設されており、このカセット設置部13のスピン洗浄ユニット21寄りの一端側に設けられている。
【００１４】
具体的に、この待機ユニット26は、スピン洗浄ユニット21にて洗浄されたガラス基板３を待機させて所定時間、例えば５分以上、より好ましくは１０分以上２０分以下放置して、図４に示すように、このガラス基板３上のアモルファスシリコン膜２の表面に付着した活性フッ素（Ｆ＋）５を昇華させる。ここで、この活性フッ素５は、洗浄剤中のフッ酸の成分であって、図５に示すポリシリコン膜６中に入り込んだときに、このポリシリコン膜６にプラスの電荷を生じさせ、正の電荷に帯電した物質である。さらに、待機ユニット26は、ガラス基板３のアモルファスシリコン膜２の表面上に付着して残っているプラス（＋）の電荷をもった分子、すなわち活性フッ素５を蒸発させて昇華させる。また、この待機ユニット26は、レーザアニール装置31によるレーザアニール処理能力低下を防止する観点から、ガラス基板３の保管可能枚数が、（ガラス基板３の保管時間／レーザアニール装置31による処理時間）より大きく設定されている。言い換えると、この待機ユニット26は、ガラス基板３の収容段数が、例えば５枚に設定されている。
【００１５】
さらに、カセットステーション11の基板搬送部14の一側部には、ガラス基板３上のアモルファスシリコン膜２をエキシマレーザアニールしてポリシリコン（ｐ−Ｓｉ）膜にする膜制御手段としてのレーザアニール手段であるレーザアニール装置31が取り付けられている。このレーザアニール装置31は、エキシマレーザアニール手段であって、カセットステーション11の周りに設置されている。具体的に、このレーザアニール装置31は、図５に示すように、エキシマレーザビームの照射にてアモルファスシリコン膜２を６ｍｍ／ｓの速度で溶かして再結晶させてポリシリコン膜６にさせる。また、このレーザアニール装置31は、スピン洗浄ユニット21による洗浄にて付着した活性フッ素５を待機ユニット26にて昇華させたガラス基板３が搬送され、このガラス基板３上のアモルファスシリコン膜２に向けてエキシマレーザビームを照射してエキシマレーザアニールして結晶化させて、このアモルファスシリコン膜２をポリシリコン膜６に膜制御する。
【００１６】
そして、このレーザアニール装置31は、スピン洗浄ユニット21にて洗浄されたガラス基板３が搬送ロボット15にて搬送されて収容されるアニール室32を備えている。このアニール室32には、搬送ロボット15にて搬送されたガラス基板３が収容され、このガラス基板３上のアモルファスシリコン膜２をポリシリコン膜６にするアニールチャンバである。さらに、レーザアニール装置31は、エキシマレーザビームを発振させるレーザ発振手段としてのレーザ発振装置33を備えている。
【００１７】
さらに、このレーザ発振装置33とアニール室32との間には、このレーザ発振装置33から発振されたエキシマレーザビームを光学的に処理して、アニール室32内に収容されて設置されているガラス基板３上のアモルファスシリコン膜２の表面に照射させる第１の光学系34および第２の光学系35が取り付けられている。ここで、第１の光学系34は、レーザ発振装置33と第２の光学系35との間に取り付けられており、このレーザ発振装置33から発振されるエキシマレーザビームが入射する位置に設けられている。
【００１８】
また、第２の光学系35は、アニール室32と第１の光学系34との間に取り付けられており、この第１の光学系34にて光学的に処理されたエキシマレーザビームが入射する位置に設けられている。さらに、この第２の光学系35は、この第２の光学系35へと入射されたエキシマレーザビームを光学的に処理してアニール室32内のガラス基板３上のアモルファスシリコン膜２に照射させる。
【００１９】
次に、上記複合型エキシマレーザアニール装置１にてエキシマレーザアニールされたポリシリコン膜６を備えた液晶表示装置について説明する。
【００２０】
図２において、41は液晶表示装置としての液晶表示素子で、この液晶表示素子41は低温ポリシリコン薄膜トランジスタ（ＴＦＴ）液晶ディスプレイである。そして、この液晶表示素子41は、略矩形平板状のアレイ基板42を備えている。このアレイ基板42は、略透明な絶縁性を有するガラス基板３を備えている。このガラス基板３の表面には、このガラス基板３からの不純物の拡散を防止する絶縁性のアンダーコート層43が成膜されている。このアンダーコート層43は、シリコン窒化膜（ＳｉＮｘ）とシリコン酸化膜（ＳｉＯｘ）とを有し、プラズマＣＶＤ法にて成膜されて形成されている。
【００２１】
そして、このアンダーコート層43上には、島状の活性層としての半導体層44と、島状の容量部45とが設けられている。これら半導体層44および容量部45のそれぞれは、ポリシリコン膜６にて構成されている。ここで、この半導体層44の中央部にチャネル領域46が設けられており、このチャネル領域46の両側にソース領域47およびドレイン領域48が設けられている。
【００２２】
さらに、半導体層44および容量部45を含むアンダーコート層43上には、絶縁性を有するシリコン酸化膜などでゲート絶縁膜としてのゲート酸化膜51が成膜されている。そして、半導体層44のチャネル領域46に対向するゲート酸化膜51上には、ゲート電極52が積層されて形成されている。このゲート電極52は、モリブデン−タングステン合金（ＭｏＷ）などにて構成されている。そして、このゲート電極52、ゲート酸化膜51および半導体層44によって、スイッチング素子としてのｐ型の薄膜トランジスタ53が形成されている。
【００２３】
また、容量部45に対向するゲート酸化膜51上には、容量配線部54が積層されて形成されている。この容量配線部54は、モリブデン−タングステン合金（ＭｏＷ）などにて構成されており、ゲート電極52と同じ工程で同一材料にて形成されている。そして、この容量配線部54、ゲート酸化膜51および容量部45によって、補助容量55が形成されている。
【００２４】
そして、ゲート電極52および容量配線部54を含むゲート酸化膜51上には、シリコン酸化膜などで形成された層間絶縁膜56が成膜されている。この層間絶縁膜56およびゲート酸化膜51には、これら層間絶縁膜56およびゲート酸化膜51を貫通し、半導体層44のソース領域47、ドレイン領域48および容量部45に連通した第１のコンタクトホール57,58,59が設けられている。そして、半導体層44のソース領域47に貫通した第１のコンタクトホール57を含む層間絶縁膜56上には、ソース電極61が積層されている。したがって、このソース電極61は、半導体層44のソース領域47に電気的に接続されている。
【００２５】
また、この半導体層44のドレイン領域48に貫通した第１のコンタクトホール58と、容量部45に貫通した第１のコンタクトホール59とを含む層間絶縁膜56上には、ドレイン電極62が積層されている。したがって、このドレイン電極62は、半導体層44のドレイン領域48に電気的に接続されているとともに、容量部45に電気的に接続されている。よって、このドレイン電極62は、半導体層44のドレイン領域48と容量部45とを電気的に接続させている。ここで、これらソース電極61およびドレイン電極62は、アルミニウム（Ａｌ）などの低抵抗金属などで成膜形成されている。
【００２６】
そして、これらソース電極61およびドレイン電極62を含む層間絶縁膜56上には、保護膜であるパッシベーション膜63が積層されている。このパッシベーション膜63上には、少なくとも光の三原色以上の色、例えば赤青緑の３色に順次着色されたカラーフィルタ層64が積層されて成膜されている。そして、このカラーフィルタ層64およびパッシベーション膜63には、これらカラーフィルタ層64およびパッシベーション膜63を貫通し、ドレイン領域48に貫通した第２のコンタクトホール65が設けられている。
【００２７】
さらに、この第２のコンタクトホール65を含むカラーフィルタ層64上には、画素電極66が積層されて成膜されている。この画素電極66は、第２のコンタクトホール65を介してドレイン電極62に電気的に接続されている。さらに、この画素電極66上には、配向膜67が積層されて成膜されている。
【００２８】
そして、この配向膜67に対向して対向基板71が配設されている。この対向基板71は、略透明な絶縁性を有するガラス基板72を備えており、このガラス基板72の配向膜67に対向した側に位置する表面に、対向電極73が積層されて設けられている。そして、この対向電極73とアレイ基板42の配向膜67との間には、液晶組成物が注入されて封止されて光変調層としての液晶層74が形成されている。
【００２９】
次に、上記複合型エキシマレーザアニール装置の動作について説明する。
【００３０】
まず、ガラス基板３の一主面に、プラズマＣＶＤ法などでアンダーコート層43を形成してから、このアンダーコート層43上にアモルファスシリコン膜２を成膜する。
【００３１】
この後、このアモルファスシリコン膜２が成膜されたガラス基板３をカセット12に収容させ、このガラス基板３が収容されたカセット12を、カセットステーション11のカセット設置部13に設置させる。
【００３２】
この状態で、このカセットステーション11の基板搬送部14内の搬送ロボット15にて、カセット設置部13に設置されているカセット12からガラス基板３が取り出されてスピン洗浄ユニット21内へと搬送される。
【００３３】
そして、このスピン洗浄ユニット21内へと搬送したガラス基板３を、このスピン洗浄ユニット21内で水平に回転させつつ、フッ酸（ＨＦ）を純水（Ｈ２Ｏ）に混合させた洗浄剤にて洗浄する。このとき、このスピン洗浄ユニット21によるガラス基板３の洗浄によって、図３に示すように、ガラス基板３上のアモルファスシリコン膜２の表面に形成された表面酸化層４や、このアモルファスシリコン膜２の表面に付着しているごみなどが除去される。
【００３４】
さらに、このスピン洗浄ユニット21内へと搬送されたガラス基板３を、このスピン洗浄ユニット21内で洗浄し後に純水ですすいでから乾燥させる。
【００３５】
この後、このスピン洗浄ユニット21にて洗浄されて乾燥されたガラス基板３を、搬送ロボット15にてスピン洗浄ユニット21内から取り出して基板搬送部14を介して待機ユニット26内へと搬送し、この待機ユニット26内で所定時間、例えば１５分間放置させて待機させ、図４に示すように、このガラス基板３上のアモルファスシリコン膜２の表面に付着した活性フッ素５を昇華させる。
【００３６】
次いで、この待機ユニット26に待機させたガラス基板３を、搬送ロボット15にて待機ユニットから取り出して基板搬送部14を介してレーザアニール装置31のアニール室32内へと搬送して設置させる。
【００３７】
この状態で、このレーザアニール装置31のレーザ発振装置33からエキシマレーザビームを発振させて、このエキシマレーザビームを第１の光学系34および第２の光学系35にて光学的に処理してアニール室32内のガラス基板３上のアモルファスシリコン膜２に照射させて、図５に示すように、このアモルファスシリコン膜２をレーザアニールして結晶化させてポリシリコン膜６にする。
【００３８】
この後、このアニール室32内にてポリシリコン膜６とされたガラス基板３を、搬送ロボット15にてアニール室内から取り出して基板搬送部14を介してカセットステーション11のカセット設置部13に設置されている所定のカセット12内へと搬送させる。
【００３９】
次いで、このガラス基板３が収容されたカセット12を、カセットステーション11のカセット設置部13から取り出して、このカセット12内のガラス基板３上のポリシリコン膜６をフォトリソグラフィおよびエッチングにてパターニングしてから、このポリシリコン膜６を含むアンダーコート層43上に、プラズマＣＶＤ法などでゲート酸化膜51を形成する。
【００４０】
さらに、このゲート酸化膜51上に、スパッタリングおよびエッチングにてゲート電極52および容量配線部54を形成してから、半導体層44となるポリシリコン膜６の両側にフォトリソグラフィおよびエッチングにてソース領域47およびドレイン領域48を形成して薄膜トランジスタ53とする。このとき、これらソース領域47およびドレイン領域48は、ゲート電極52をエッチング加工する際の図示しないレジストをマスクとして、ボロン（Ｂ）やリン（Ｐ）などの不純物がイオンドーピングされて形成されている。そして、このゲート電極52の下方に位置するポリシリコン膜６の中央部がチャネル領域46となる。
【００４１】
次いで、ゲート電極52および容量配線部54を含むゲート酸化膜51上に層間絶縁膜56を形成してから第１のコンタクトホール57,58,59を形成する。そして、これら第１のコンタクトホール57,58,59を含む層間絶縁膜56上に低抵抗金属をスパッタリングしてからパターニングしてソース電極61およびドレイン電極62を形成する。
【００４２】
そして、これらソース電極61およびドレイン電極62を含む層間絶縁膜56上にパッシベーション膜63を形成してからカラーフィルタ層64を形成した後に、第２のコンタクトホール65を形成する。
【００４３】
さらに、この第２のコンタクトホール65を含むカラーフィルタ層64上にＩＴＯ（Indium Tin Oxide）などの透明導電体層を成膜してからエッチングして画素電極66を形成した後に、この画素電極66を含むカラーフィルタ層64上に配向膜67を形成する。
【００４４】
この後、この配向膜67に対向基板71の対向電極73を対向させて貼り合わせてから、これら対向基板71の対向電極73とアレイ基板42の配向膜67との間に液晶組成物を注入して封止して液晶層74を形成させて液晶表示素子41とする。
【００４５】
上述したように、上記第１の実施の形態によれば、スピン洗浄ユニット21にて洗浄したガラス基板３をそのまますぐにレーザアニール装置31のアニール室32へと搬送して、このガラス基板３上のアモルファスシリコン膜２をレーザアニールしてポリシリコン膜６とした場合には、このアモルファスシリコン膜２の表面に活性フッ素５が付着して残っている状態でレーザアニールされる。このため、このレーザアニール後もポリシリコン膜６中に電荷が残ってしまう。
【００４６】
この結果、図６に示すように、このポリシリコン膜６から形成された薄膜トランジスタ53のドレインソース電圧（Ｖｄｓ）を０．０５Ｖ、５．０５Ｖおよび１０．０５Ｖと順次変化させた場合のドレイン電流（Ｉｄ）に対するゲートソース電圧（Ｖｇｓ）がプラス（＋）側に移動してしまう。このため、この薄膜トランジスタ53の閾値電圧（Ｖｔｈ）が変化してしまうから、所望のＴＦＴ特性が得られず、正常なＴＦＴ特性を有さない薄膜トランジスタ53となってしまう。
【００４７】
そこで、スピン洗浄ユニット21にてガラス基板３上のアモルファスシリコン膜２の表面をフッ酸水溶液にて洗浄した後に、このガラス基板３を搬送ロボット15にて待機ユニット26へと搬送させて１５分程度待機させて、このガラス基板３上のアモルファスシリコン膜２の表面に付着している活性フッ素５を昇華させ、このアモルファスシリコン膜２上の電荷を取り除く構成とした。
【００４８】
この結果、この待機ユニット26での待機にてアモルファスシリコン膜２の表面に付着した活性フッ素５を昇華させたガラス基板３を、搬送ロボット15にてレーザアニール装置31のアニール室32へと搬送して、このアニール室32にてガラス基板３上のアモルファスシリコン膜２をエキシマレーザアニールしてポリシリコン膜６とする。したがって、このガラス基板３上のアモルファスシリコン膜２の表面に活性フッ素５が付着している状態でレーザアニールすることによって生じる、ポリシリコン膜６中の電荷の残留を防止できる。
【００４９】
すなわち、ガラス基板３上のアモルファスシリコン膜２の表面に活性フッ素５が付着していない状態で、このアモルファスシリコン膜２をレーザアニールしてポリシリコン膜６にできる。したがって、図９に示すように、このポリシリコン膜６中や粒界に電荷あるいは活性フッ素５が残留しなくなるから、図６に示すように、このポリシリコン膜６にて形成される薄膜トランジスタ53が所望の閾値特性（Ｖｔｈ）を有するようにできる。よって、所望のＴＦＴ特性を有する薄膜トランジスタ53を得ることができるので、この薄膜トランジスタ53を備えた液晶表示素子41の出画不良や消費電力の増大などといった不具合の発生を防止できる。
【００５０】
また、図７に示すように、待機ユニット26でのガラス基板３の待機時間を５分以上とすることにより、この待機ユニット26にて待機させたガラス基板３上のアモルファスシリコン膜２にて形成された薄膜トランジスタ53の閾値特性が安定する。さらに、この待機ユニット26でのガラス基板３の待機時間を１０分以上とすることにより、このガラス基板３上に形成させた薄膜トランジスタ53の閾値特性をより安定できる。
【００５１】
ここで、このガラス基板３を待機ユニット26にてより長い時間待機させることによって、このガラス基板３上のアモルファスシリコン膜２から形成される薄膜トランジスタ53の閾値特性をより安定できる。ところが、このガラス基板３の待機ユニット26での待機時間を２０分より長くすると、液晶表示素子41の製造に時間が掛かり過ぎ、ガラス基板３の待機時間に対する薄膜トランジスタ53の閾値特性の安定度の変化が少ないので、このガラス基板３の待機ユニット26での待機時間を好ましくは１０分以上２０分以下とすると良い。
【００５２】
なお、上記第１の実施の形態では、カセットステーション11のカセット設置部13内に待機ユニット26を収容させて取り付けたが、図８に示す第２の実施の形態のように、カセットステーション11の基板搬送部14の他端側に待機ユニット26を取り付けることもできる。この待機ユニット26は、スピン洗浄ユニット21が取り付けられている側とは反対側の基板搬送部14の他端側に取り付けられている。そして、この待機ユニット26には、スピン洗浄ユニット21にてスピン洗浄されたガラス基板３がスピン洗浄ユニット21内から搬送ロボット15にて搬送される。さらに、この待機ユニット26は、レーザアニール装置31のアニール室32に近接した位置に取り付けられている。この待機ユニット26にて待機させたガラス基板３が搬送ロボット15を介してアニール室32内へと搬送される。
【００５３】
この結果、スピン洗浄ユニット21にてアモルファスシリコン膜２が洗浄されたガラス基板３を待機ユニット26にて待機してからレーザアニール装置31のアニール室32へと搬送させてレーザアニールするから、上記第１の実施の形態と同様の作用効果を奏することができる。さらに、この待機ユニット26をカセットステーション11の基板搬送部14の他端部に取り付けたことにより、既存の複合型エキシマレーザアニール装置１に対して待機ユニット26を容易に取り付けることができるので、この待機ユニット26の汎用性を向上できる。
【００５４】
また、搬送されてくるガラス基板３を放置して待機させる放置形の待機ユニット26以外であっても、このガラス基板３上のアモルファスシリコン膜２に高温の窒素ガスや空気を送風させて吹き付けて乾燥させる乾燥形の待機ユニット26や、このガラス基板３上のアモルファスシリコン膜２を赤外線ランプやホットプレートなどで加熱する加熱形の待機ユニット26であっても対応させて用いることができる。
【００５５】
さらに、この待機ユニット26にて昇華させたフッ素を回収するフッ素回収手段を、この待機ユニット26に取り付けることもできる。そして、この待機ユニット26でガラス基板３を待機させる際に、このガラス基板３上のアモルファスシリコン膜２の表面に付着している活性フッ素５とともに、このアモルファスシリコン膜２の表面に付着しているプラスの電荷を有する種々の物質を昇華させることもできる。
【００５６】
また、カセットステーション11のカセット設置部13内あるいはカセットステーション11の基板搬送部14の他端側に待機ユニット26を取り付けたが、スピン洗浄ユニット21にて洗浄したガラス基板３を待機させてからレーザアニール装置31のアニール室32内へと搬送できる位置であれば、この待機ユニット26をいずれの位置に取り付けても良い。また、このレーザアニール装置31にてエキシマレーザビームをガラス基板３上のアモルファスシリコン膜２に照射させる構成としたが、このレーザアニール装置31のレーザ発振装置33からＹＡＧ（Yittrium・Aluminium・Garnet：イットリウム・アルミニウム・ガーネット）レーザを発振させて、このＹＡＧレーザにてガラス基板３上のアモルファスシリコン膜２をレーザアニールしてもよい。
【００５７】
そして、待機ユニット26にて待機させたガラス基板３をレーザアニール装置31に搬送してレーザアニールする構成について説明したが、この待機ユニット26にて待機させたガラス基板３を、このガラス基板３のアモルファスシリコン膜２上に種々の薄膜を成膜するプラズマＣＶＤ（Chemical Vapor Deposition:化学気相生長）装置や、ＰＶＤ（Physical Vapor Deposition:物理気相成長）装置、スパッタ装置などの膜制御装置へと搬送させて膜制御させても対応させて用いることができる。
【００５８】
また、ポリシリコン膜６を用いた薄膜トランジスタ53について説明したが、このポリシリコン膜６を用いたその他の薄膜ダイオード（Thin Film Diode:ＴＦＤ）などのスイッチング素子であっても対応させて用いることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の膜制御装置の第１の実施の形態を示す説明構成図である。
【図２】同上膜制御装置にて製造される液晶表示装置を示す説明断面図である。
【図３】同上膜制御装置の洗浄手段にて洗浄する前のガラス基板を示す説明断面図である
【図４】同上膜制御装置の洗浄手段にて洗浄した後のガラス基板を示す説明断面図である
【図５】同上膜制御装置の待機手段にて待機させた後のガラス基板を示す説明断面図である
【図６】同上膜制御装置にて膜制御されたポリシリコン膜にて製造された薄膜トランジスタのＴＦＴ特性を示すグラフである。
【図７】同上膜制御装置の昇華手段による基板の保持時間を変化させた場合の薄膜トランジスタの閾値特性を示すグラフである。
【図８】本発明の膜制御装置の第２の実施の形態を示す説明構成図である。
【図９】洗浄手段にて洗浄してすぐにレーザアニール手段にてレーザアニールした後のガラス基板を示す説明断面図である。
【符号の説明】
【００６０】
１    膜制御装置としての複合型エキシマレーザアニール装置
２    シリコン膜としてのアモルファスシリコン膜
３    基板としてのガラス基板
５    フッ素としての活性フッ素
６    ポリシリコン膜
21    洗浄手段としてのスピン洗浄ユニット
26    昇華手段としての待機ユニット
31    膜制御手段としてのレーザアニール手段であるレーザアニール装置
【図１】
2006332589.tif 000003
【図２】
2006332589.tif 000004
【図３】
2006332589.tif 000005
【図４】
2006332589.tif 000006
【図５】
2006332589.tif 000007
【図６】
2006332589.tif 000008
【図７】
2006332589.tif 000009
【図８】
2006332589.tif 000010
【図９】
2006332589.tif 000011