(57)【要約】【課題】外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査を実現できる電気光学装置用基板及びその検査方法を提供する。【解決手段】本発明の基板１は、第１と第２の領域を有し、それぞれの領域に、複数のスイッチング素子のそれぞれを介して、複数の画素に第１の電位信号を信号線を介して書き込むためのビデオ線７とトランスミッションゲート部６を有する。第１と第２の領域のそれぞれの信号線は電気的に非接続状態である。さらに、基板１は、低い方の電位をより低くして、かつ、高い方の電位をより高くして信号線に出力する差動増幅器４ａからなる表示データ読み出し回路部４と、画素に書き込まれた第１の電位信号と、基準となる第２の電位信号を読み出すトランスミッションゲート部６とビデオ線７とを有する。【選択図】図１
2006133258.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
該複数の走査線のうちの第１の走査線と交差する複数の第１の信号線と、
前記複数の走査線のうちの第２の走査線と交差し、前記第１の信号線とは電気的に非接続状態であるとともに、前記走査線の方向に延伸する分割線に対して前記第１の信号線とは線対称の方向に延伸する複数の第２の信号線と、
前記複数の走査線と、前記複数の第１の信号線及び前記複数の第２の信号線との交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、
前記複数の第１の信号線のそれぞれに対応して設けられ、前記複数の第１の信号線の第１の電位信号と、基準電位としての第２の電位信号とを入力する複数の第１の増幅手段と、
前記複数の第２の信号線のそれぞれに対応して設けられ、前記複数の第２の信号線の第３の電位信号と、基準電位としての第４の電位信号とを入力する複数の第２の増幅手段と、
前記複数の第１の増幅手段から前記複数の第１の信号線のそれぞれに出力された第１の出力電位信号を読み出す第１のデータ読出手段と、
前記複数の第２の増幅手段から前記複数の第２の信号線のそれぞれに出力された第２の出力電位信号を読み出す第２のデータ読出手段と、
を有し、
前記複数の第１の増幅手段のそれぞれは、前記第１の電位信号と前記第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記第１の信号線の電位をより低くして、そのより低くした前記第１の出力電位信号を前記第１の信号線に出力し、前記第１の電位信号が高い場合には、前記第１の信号線の電位をより高くして、そのより高くした前記第１の出力電位信号を前記第１の信号線に出力し、
前記複数の第２の増幅手段のそれぞれは、前記第３の電位信号と前記第４の電位信号とを比較し、前記第３の電位信号が低い場合には、前記第２の信号線の電位をより低くして、そのより低くした前記第２の出力電位信号を前記第２の信号線に出力し、前記第３の電位信号が高い場合には、前記第２の信号線の電位をより高くして、そのより高くした前記第２の出力電位信号を前記第２の信号線に出力することを特徴とする電気光学装置用基板。
【請求項２】
前記第１の電位信号及び前記第３の電位信号のそれぞれは、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に書き込まれた信号の電位であり、
前記第２の電位信号及び前記第４の電位信号の電位のそれぞれは、外部から供給される電位であることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第１、前記第２、前記第３及び前記第４の電位信号のそれぞれは、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に書き込まれた信号の電位であり、
前記第１、前記第２、前記第３及び前記第４の電位信号のそれぞれは、対応する前記複数の第１及び前記複数の第２の信号線を介して、対応する前記複数の第１及び前記複数の第２の増幅手段に供給されることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項４】
前記複数の第１及び前記複数の第２の増幅手段のそれぞれは、差動増幅器であることを特徴とする請求項１から請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記第１及び前記第２のデータ読出手段のそれぞれは、読み出した前記電位信号を出力するための差動増幅器を有することを特徴とする請求項１から請求項４のいずれか一項に記載の電気光学装置用基板。
【請求項６】
前記複数の画素のそれぞれには、付加容量が設けられていることを特徴とする請求項１から請求項５のいずれか一項に電気光学装置用基板。
【請求項７】
さらに、前記複数の第１及び前記複数の第２の信号線にそれぞれ接続され、前記複数の画素をプリチャージする複数の第１及び第２のプリチャージ回路を有することを特徴とする請求項１から請求項６のいずれか一項に記載の電気光学装置用基板。
【請求項８】
前記第１及び前記第２の信号線を介して前記複数の画素に書き込まれる画像信号を供給する第１及び第２のビデオ信号線と、前記第1及び第２のビデオ信号線から供給された画像信号を前記第１及び前記第２の信号線に供給する第１及び第２のトランスミッションゲートとを有し、
前記第１及び前記第２のデータ読み出し手段は、それぞれ前記第１及び前記第２のビデオ信号線を含むことを特徴とする請求項１から請求項７のいずれか一項に電気光学装置用基板。
【請求項９】
一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記一対の基板の一方に請求項１から請求項８のいずれか一項に記載の電気光学装置用基板を用いたことを特徴とする電気光学装置。
【請求項１０】
請求項９に記載の電気光学装置を用いたことを特徴とする電子機器。
【請求項１１】
複数の走査線と、該複数の走査線のうちの第１の走査線と交差する複数の第１の信号線と、前記複数の走査線のうちの第２の走査線と交差し、前記第１の信号線とは電気的に非接続状態であるとともに、前記走査線の方向に延伸する分割線に対して前記第１の信号線とは線対称の方向に延伸する複数の第２の信号線と、前記複数の走査線と、前記複数の第１の信号線及び前記複数の第２の信号線との交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、を有する電気光学装置用基板の検査方法であって、
前記第１の信号線に対応する画素に第１の電位信号を、前記第２の信号線に対応する画素に第３の電位信号をそれぞれ書き込む工程と、
前記画素に書き込まれた第１の電位信号を読み出す工程と、
読み出された前記第１の電位信号と、前記第１の電位信号とは電位が異なる基準信号としての第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記第１の信号線の電位をより低くして、そのより低くした第１の出力電位信号を前記第１の信号線に出力し、前記第１の電位信号が高い場合には、前記第１の信号線の電位をより高くして、そのより高くした第１の出力電位信号を前記第１の信号線に出力する第１の出力工程と、
前記書き込み工程で書き込まれた第１の電位信号と前記第１の出力工程で出力された前記第１の出力電位信号とを比較する第１の比較工程と、
前記画素に書き込まれた第３の電位信号を読み出す工程と、
読み出された前記第３の電位信号と、前記第３の電位信号とは電位が異なる基準信号としての第４の電位信号とを比較し、前記第３の電位信号が低い場合には、前記第３の信号線の電位をより低くして、そのより低くした第３の出力電位信号を前記第２の信号線に出力し、前記第３の電位信号が高い場合には、前記第２の信号線の電位をより高くして、そのより高くした第２の出力電位信号を前記第２の信号線に出力する第２の出力工程と、
前記書き込み工程で書き込まれた第３の電位信号と前記第２の出力工程で出力された前記第２の出力電位信号とを比較する第２の比較工程と、
を有することを特徴とする電気光学装置用基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の検査方法に関し、特に、複数の画素にそれぞれ設けられた複数のスイッチング素子を有し、信号線を２つに分割した電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の検査方法に関する。
【背景技術】
【０００２】
従来より、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。TFT（Thin Film Transistor）等を用いた液晶表示装置は、TFT基板と対向基板を貼り合わせて、その基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するかの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって、正しくデータが表示されるか、欠陥画素の有無のチェックが行われていた。  
しかし、完成品について検査を行う方法は、製造工程の管理面からみると、好ましくない。理由は、基板の製造工程後に不良品が発見されるので、不良品の発見が遅れてしまうからである。
【０００３】
このため、工程管理へ不良発見がフィードバックされるまでの時間が長くなる。その結果、歩留まり低下期間が長期化し、製造コストが上昇するからである。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでの期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。さらに、製品完成後は、いわゆるリペア、すなわち不良箇所の修理が困難である。  
そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。
【０００４】
そのような検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている（例えば特許文献１参照）。同様に、画素のコンデンサ容量特性から、TFT基板の各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてTFTの機能を検査する技術が提案されている（例えば特許文献２参照）。
【０００５】
また、TFT基板の画素電極に対応する検査用の対向電極を用いて、画素電極の電位の変化量を検出することによって、各画素電極の動作検査を行う技術も提案されている（例えば特許文献３参照）。
【特許文献１】特開平5-341302号公報
【特許文献２】特開平7-333278号公報
【特許文献３】特開平10-104563号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述した特許文献１及び特許文献３に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触あるいは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという問題がある。さらに、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
【０００７】
また、上述した特許文献２に記載の方法では、液晶表示装置と測定装置間の各種容量成分、例えばソース線、ビデオ線、電極パッド端子等における容量が影響するため、画素自体の容量が比較的小さい場合は、十分な測定精度が得られないという問題がある。
【０００８】
本発明は、以上の点に鑑みて成されたもので、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査を実現できる電気光学装置用基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の電気光学装置用基板は、複数の走査線と、該複数の走査線と交差する複数の第１の信号線と、前記複数の走査線と交差し、前記第１の信号線とは電気的に非接続状態である複数の第２の信号線と、前記複数の走査線と、前記複数の第１の信号線及び前記複数の第２の信号線との交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、前記複数の第１の信号線のそれぞれに対応して設けられ、前記複数の第１の信号線の第１の電位信号と、基準電位としての第２の電位信号とを入力する複数の第１の増幅手段と、前記複数の第２の信号線のそれぞれに対応して設けられ、前記複数の第２の信号線の第３の電位信号と、基準電位としての第４の電位信号とを入力する複数の第２の増幅手段と、前記複数の第１の増幅手段から前記複数の第１の信号線のそれぞれに出力された第１の出力電位信号を読み出す第１のデータ読出手段と、前記複数の第２の増幅手段から前記複数の第２の信号線のそれぞれに出力された第２の出力電位信号を読み出す第２のデータ読出手段と、有し、前記複数の第１の増幅手段のそれぞれは、前記第１の電位信号と前記第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記第１の信号線の電位をより低くして、そのより低くした前記第１の出力電位信号を前記第１の信号線に出力し、前記第１の電位信号が高い場合には、前記第１の信号線の電位をより高くして、そのより高くした前記第１の出力電位信号を前記第１の信号線に出力し、前記複数の第２の増幅手段のそれぞれは、前記第３の電位信号と前記第４の電位信号とを比較し、前記第３の電位信号が低い場合には、前記第２の信号線の電位をより低くして、そのより低くした前記第２の出力電位信号を前記第２の信号線に出力し、前記第３の電位信号が高い場合には、前記第２の信号線の電位をより高くして、そのより高くした前記第２の出力電位信号を前記第２の信号線に出力する。  
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を実現することができる。さらに、各信号線が電気的に非接続状態となっているため、信号線の容量が半分となるので、読み出し電位を大きくすることができる。
【００１０】
また、本発明の電気光学装置用基板において、前記第１の電位信号及び前記第３の電位信号のそれぞれは、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に書き込まれた信号の電位であり、前記第２の電位信号及び前記第４の電位信号の電位のそれぞれは、外部から供給される電位であることが望ましい。  
このような構成によれば、画素の不良を、画素毎に不良として検出することができる。
【００１１】
また、本発明の電気光学装置用基板において、前記第１、前記第２、前記第３及び前記第４の電位信号のそれぞれは、前記複数のスイッチング素子を介して前記複数の画素の全部又は一部に書き込まれた信号の電位であり、前記第１、前記第２、前記第３及び前記第４の電位信号のそれぞれは、対応する前記複数の第１及び前記複数の第２の信号線を介して、対応する前記複数の第１及び前記複数の第２の増幅手段に供給されることが望ましい。  
このような構成によれば、２つの画素の電位を比較するため、２つの画素のいずれかが不良であれば、その不良を検出することができる。
【００１２】
また、本発明の電気光学装置用基板において、前記複数の第１及び前記複数の第２の増幅手段のそれぞれは、差動増幅器であることが望ましい。  
また、本発明の電気光学装置用基板において、前記第１及び前記第２のデータ読出手段のそれぞれは、読み出した前記電位信号を出力するための差動増幅器を有することが望ましい。  
このような構成によれば、２つの信号線の電位の差を明確にして出力することができる。
【００１３】
また、本発明の電気光学装置用基板において、前記複数の画素のそれぞれには、付加容量が設けられていることが望ましい。  
このような構成によれば、付加容量の不良を検出することができる。
【００１４】
また、本発明の電気光学装置用基板において、ささらに、前記複数の第１及び前記複数の第２の信号線にそれぞれ接続され、前記複数の画素をプリチャージする複数の第１及び第２のプリチャージ回路を有することが望ましい。  
このような構成によれば、各種特性の検査において利用することができる。
【００１５】
また、本発明の電気光学装置用基板において、前記複数の第１及び前記複数の第２の信号線にそれぞれ接続され、前記複数の画素に書き込まれる画像信号を供給する第１及び第２のビデオ信号線と、前記第１及び前記第２のビデオ信号線から供給された画像信号を前記第１及び前記第２の信号線に供給する複数の第１及び第２のトランスミッションゲートとを有し、前記第１及び前記第２のデータ読み出し手段は、それぞれ前記第１及び前記第２のビデオ信号線を含むことが望ましい。  
このような構成によれば、複数のトランスミッションゲートを制御することによって、ビデオ信号線への画像信号の供給あるいは画像信号の読み出しができる。
【００１６】
また、本発明の電気光学装置は、一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記一対の基板の一方に本発明の電気光学装置用基板を用いた。  
また、本発明の電子機器は、本発明の電気光学装置を用いた。  
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を用いた電気光学装置又は電子機器が実現できる。
【００１７】
本発明の電気光学装置用基板の検査方法は、複数の走査線と、該複数の走査線のうちの第１の走査線と交差する複数の第１の信号線と、前記複数の走査線のうちの第２の走査線と交差し、前記第１の信号線とは電気的に非接続状態であるとともに、前記走査線の方向に延伸する分割線に対して前記第１の信号線とは線対称の方向に延伸する複数の第２の信号線と、前記複数の走査線と、前記複数の第１の信号線及び前記複数の第２の信号線との交差に対応してマトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられた複数のスイッチング素子と、を有する電気光学装置用基板の検査方法であって、前記第１の信号線に対応する画素に第１の電位信号を、前記第２の信号線に対応する画素に第３の電位信号をそれぞれ書き込む工程と、前記画素に書き込まれた第１の電位信号を読み出す工程と、読み出された前記第１の電位信号と、前記第１の電位信号とは電位が異なる基準信号としての第２の電位信号とを比較し、前記第１の電位信号が低い場合には、前記第１の信号線の電位をより低くして、そのより低くした第１の出力電位信号を前記第１の信号線に出力し、前記第１の電位信号が高い場合には、前記第１の信号線の電位をより高くして、そのより高くした第１の出力電位信号を前記第１の信号線に出力する第１の出力工程と、前記書き込み工程で書き込まれた第１の電位信号と前記第１の出力工程で出力された前記第１の出力電位信号とを比較する第１の比較工程と、前記画素に書き込まれた第３の電位信号を読み出す工程と、読み出された前記第３の電位信号と、前記第３の電位信号とは電位が異なる基準信号としての第４の電位信号とを比較し、前記第３の電位信号が低い場合には、前記第３の信号線の電位をより低くして、そのより低くした第３の出力電位信号を前記第２の信号線に出力し、前記第３の電位信号が高い場合には、前記第２の信号線の電位をより高くして、そのより高くした第２の出力電位信号を前記第２の信号線に出力する第２の出力工程と、前記書き込み工程で書き込まれた第３の電位信号と前記第２の出力工程で出力された前記第２の出力電位信号とを比較する第２の比較工程とを有する。
【００１８】
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板の検査方法を実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態を説明する。  
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアクティブマトリックス型表示装置用基板を例にとって説明する。
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る液晶表示装置の素子基板上の回路要素の配置を示す図である。液晶表示装置の素子基板１は、アクティブマトリックス型表示装置用基板であるTFT基板である。素子基板１の各回路要素は、基板上において、後述する表示素子アレイ部２を二分割する分割線ACに対してミラー反転した配置となっている。  
具体的には、図１に示すように、素子基板１は、液晶表示部となる表示素子アレイ部２を有する。表示素子アレイ部２は、マトリックス状の複数の画素を有し、各画素に対して、表示用画素データが供給されることによって、画像を表示することができる。素子基板１の略中央部に形成された表示素子アレイ部２は、表示領域を面積において半分に分割するように、マトリックスの一方向、ここでは、Y方向に並んだ複数の画素の中央部において各信号線Ｓが電気的に非接続状態であり、後述する画像表示及び検査においては、独立して駆動されるように分割されている。従って、表示素子アレイ部２は、互いに独立した、２つの表示素子アレイ部２Aと２Bからなる。そのため、素子基板１は、２つの表示素子アレイ部２A、２Bを、それぞれ独立に駆動するための別々の複数の回路要素を有する。
【００２１】
図１に示すように、素子基板１上の各種回路等が形成される領域１Tは、分割線ACを境に、第１の表示素子アレイ部２Aを含む第１の領域１Aと、第２の表示素子アレイ部２Bを含む第２の領域１Bとに分けられている。第１の領域１Aには、第１の表示素子アレイ部２Aと、第１の表示素子アレイ部２Aを駆動するための複数の回路要素とが形成されている。第２の領域１Bには、第２の表示素子アレイ部２Bと、第２の表示素子アレイ部２Bを駆動するための複数の回路要素とが形成されている。以下の説明では、第１の領域１Aに形成される回路要素を上段側回路部と、第２の領域１Bに形成される回路要素を下段側回路部として説明する。  
なお、本実施の形態では、表示素子アレイ部２は、２次元マトリックスの一方向、ここではY方向における真ん中で分割、すなわち信号線が電気的に非導通状態となっているが、真ん中で分割しなくてもよい。例えば、表示領域がちょうど半分にならなくてもよく、例えば、Y方向において、上下に５１：４９の比で分割したり、４０：６０の比で分割する等してもよい。ここでは、表示素子アレイ部２は、Y方向において５０：５０になるように分割され、かつ、分割線ACに関して、第１の表示素子アレイ部２Aと第２の表示素子アレイ部２Bは、線対称となっている。  
後述するように、第１の表示素子アレイ部２Aと第２の表示素子アレイ部２Bにおいては、それぞれ、複数の走査線と複数の信号線とが交差し、第１の表示素子アレイ部２Aの複数の信号線と、第２の表示素子アレイ部２Bの複数の信号線とは、電気的に非接続状態である。かつ、第１の表示素子アレイ部２Aの複数の信号線と、第２の表示素子アレイ部２Bの複数の信号線とは、走査線の方向に延伸する分割線ACに対して、互いに線対称の方向に延伸する。
【００２２】
そして、後述するように、表示素子アレイ部２は、境界線である分割線ACにおいて分割され、第１の表示素子アレイ部２Aと第２の表示素子アレイ部２Bに分かれているが、表示素子アレイ部２内の複数の画素は、X方向及びY方向のそれぞれにおける相互間の距離は一定である。その結果、それぞれの駆動回路によって駆動されて表示素子アレイ部２の第１及び第２の表示素子アレイ部２A及び２Bに表示される２つの画像が分割線ACに対して離れてあるいは接近しているようには、見えないので、その画像を見る者に違和感を与えることはない。
【００２３】
なお、逆に、第１の表示素子アレイ部２Aと第２の表示素子アレイ部２B内の複数の画素は、X方向及びY方向のそれぞれにおける相互間の距離は一定であるが、分割線ACを挟む画素間の距離を、前記相互間の距離とは異なるようにしてもよい。
【００２４】
第１の領域１Aにおける、第１の表示素子アレイ部２Aを駆動するための複数の回路要素は、プリチャージ回路部３Aと、表示データ読み出し回路部４Aと、Xドライバ部５Aと、Yドライバ部５A1と、トランスミッションゲート部６Aと、ビデオ信号線７Aと、接続ゲート部９Aとを含む。本実施の形態では、図１に示すように、素子基板１上において、複数の回路要素は、分割線ACから離れる方向D1に向かって、第１の表示素子アレイ部２A、プリチャージ回路部３A、トランスミッションゲート部６A、ビデオ信号線７A、Xドライバ部５A、接続ゲート部９A、表示データ読み出し回路部４Aの順に形成されている。Yドライバ部５Bは、第１の表示素子アレイ部２AのY方向に沿って、第１の表示素子アレイ部２Aの一方側に形成されている。第１の表示素子アレイ部２Aは、これらの複数の回路要素によって駆動される。
【００２５】
なお、図２ではビデオ信号線７Aは２本で示してあるが、画像信号を相展開する場合には、ビデオ信号線７Aの本数は画像信号の相展開数に応じた本数だけ設ければよい。例えば画像信号を６相（６つの系列）に展開する場合はビデオ信号線７Aの本数は６本、画像信号を１２相に展開する場合にはビデオ信号線７Aの本数は１２本となる。
【００２６】
第２の領域１Bにおける、第２の表示素子アレイ部２Bを駆動するための複数の回路要素は、プリチャージ回路部３Bと、表示データ読み出し回路部４Bと、Xドライバ部５Bと、Yドライバ部５B１と、トランスミッションゲート部６Bと、ビデオ信号線７Bと、接続ゲート部９Bとを含む。本実施の形態では、図１に示すように、素子基板１上において、複数の回路要素は、方向D1とは反対方向であって、分割線ACから離れる方向D2に向かって、第１の表示素子アレイ部２B、プリチャージ回路部３B、トランスミッションゲート部６B、ビデオ信号線７B、Xドライバ部５B、接続ゲート部９B、表示データ読み出し回路部４Bの順に形成されている。Yドライバ部５B１は、第２の表示素子アレイ部２BのY方向に沿って、第２の表示素子アレイ部２Bの一方側に形成されている。第２の表示素子アレイ部２Bは、これらの複数の回路要素によって駆動される。従って、第１の領域１A内の回路要素の配置と、第２の領域１B内の回路要素の配置は、分割線ACに対して線対称の関係となっている。
【００２７】
次に、図２を用いて、表示素子アレイ部２と、その表示素子アレイ部２を駆動するための複数の回路要素について詳細に説明する。  
図２は、素子基板１の回路構成、主として、上段側回路部の回路構成を示す回路図である。表示部となる表示素子アレイ部２Aは、マトリックス状に２次元に配置されたｍ行×ｎ列の複数の画素のセルからなる。ここで、ｍ，ｎはそれぞれ整数である。従って、表示素子アレイ部２は、２ｍ行×ｎ列の複数の画素のセルから構成される。上段側回路部は、表示素子アレイ部２AのX方向（横方向）及びY方向（縦方向）に並んだ複数の画素２ａを駆動するために、Xドライバ部５Aと、Yドライバ部５A1と、トランスミッションゲート部６Aと、ビデオ信号線７Aも含む。Xドライバ部５A、Yドライバ部５A1、トランスミッションゲート部６A及びビデオ信号線７Aが、データ書込手段及びデータ読出手段のそれぞれを構成する。トランスミッションゲート部６Aは、ビデオ信号線７Aから入力される画素データ信号をXドライバ部５Aからの出力タイミング信号に応じて供給する。ビデオ信号線７Aは、マトリックス状の表示素子アレイ部２Aの奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、それぞれの端子inoとineとに接続されている。
【００２８】
表示データ読み出し回路部４Aは、接続ゲート部９Aを介してプリチャージ回路部３Aから出力されるソース線Sと接続されている。トランスミッションゲート部９Aの各トランジスタ９ａのゲート端子は、それぞれ接続ゲート端子９ｂに信号線を９ｃ介して接続されている。通常は、接続ゲート端子９ｂの電位は、トランジスタ９ｄのゲート端子がHIGHとなっているため、信号線９ｃはLOWとなっており、表示データ読み出し回路部４Aはソース線から切り離されている。よって、図２の構成によれば、表示データ読み出し回路部４Aを使用しないときは、完全に切り離して、差動増幅器４ａの不安定動作状態の影響を受けないようにすることができるというメリットがある。
【００２９】
後述するように、信号線９ｃの電位をHIGHとするように接続ゲート端子９ｂの電位を制御することによって、表示データ読み出し回路部４Aへ信号線Sの信号を供給することができる。
【００３０】
また、ビデオ信号線７Aに、カレントミラーアンプを含む差動増幅器１０が設けられている。これは、ビデオ信号線７A自体の持つ容量成分等によってHIGHとLOWの信号の差が小さくなることを防止するのが目的で、HIGH,LOW信号をさらに明確にして出力信号outo,outeを高速に精度良く出力することができる。
【００３１】
表示素子アレイ部２Aは、右から第１列、第２列、・・第ｎ列で、上から第１行、第２行、・・第ｍ行のマトリックスであるが、図２では、説明を簡単にするために、４（行）×６（列）のマトリックスの画素からなる回路の例を示している。  
プリチャージ回路部３Aは、後述するように、各種特性の検査のために、各画素をプリチャージするときの電圧を変えて利用することができる。
【００３２】
表示データ読み出し回路部４Aには、２次元マトリックスの奇数列のソース線S(odd)と偶数列のソース線S(even)の１組のソース線に対して接続された１つの差動増幅器４ａが、複数設けられている。検査時に用いられるテスト回路としての表示データ読み出し回路部４Aが、アクティブマトリックス駆動型の液晶表示パネルの素子基板上に形成されている。
【００３３】
第１の領域１A内の複数の信号線Sと第２の領域１B内の複数の信号線Sとは、電気的に非接続状態となっている。図２に示すように、第１の領域１A内の複数の信号線Sの端部STAは、第２の領域１B内の複数の信号線Sの端部STBとは、分割線ACを挟んで、非接続状態に形成されている。
【００３４】
次に、表示素子アレイ部２Aの単位表示素子である画素２ａについて説明する。図３は、本実施の形態に係わる１つのメモリセルである一つの画素の等価回路図である。  
各画素２ａは、スイッチング素子である薄膜トランジスタ（以下、TFTという）１１と、液晶容量Clcと、液晶容量Clcに並列に接続された付加容量Csとを含む。TFT１１のドレイン端子に液晶容量Clcと付加容量Csのそれぞれの一端が接続されている。付加容量Csの他端は、共通固定電位CsCOMに接続されている。TFT１１のゲート端子gはYドライバ５ｂからの走査線Ｇに接続されている。TFT１１のゲート端子ｇに所定の電圧信号が入力されてTFT１１がオンすると、ソース線Ｓに接続されたTFT１１のソース端子ｓに印加されている電圧が液晶容量Clcと付加容量Csに印加され、供給された所定の電位が維持される。
【００３５】
図４は、表示データ読み出し回路部４の差動増幅器４ａの回路図である。図４に示す差動増幅器４ａは、２次元マトリックスの一方向、ここでは、X方向におけるｎ個の画素（ｎは整数で、偶数）に対して、（ｎ／２）個設けられている。従って、ｎ列の画素に対して、（ｎ／２）個の差動増幅器４ａが対応する複数のソース線に接続されている。
【００３６】
各差動増幅器４ａは、２つのＰチャネル型のトランジスタ２１，２２と、２つのＮチャネル型のトランジスタ２３，２４とを含む。トランジスタ２１と２３とからなる第１の直列回路と、トランジスタ２２と２４とからなる第２の直列回路とが並列接続されている。トランジスタ２１のゲート端子と、トランジスタ２２と２４の接続点soとが接続されている。トランジスタ２２のゲート端子と、トランジスタ２１と２３の接続点seとが接続されている。トランジスタ２３のゲート端子と、トランジスタ２２と２４の接続点soとが接続されている。トランジスタ２４のゲート端子と、トランジスタ２１と２３の接続点seとが接続されている。接続点soは、奇数列の画素のソース線S1,S3,S5,・・に接続されている。接続点seは、偶数列の画素のソース線S2,S4,S6,・・に接続されている。各差動増幅器4aのトランジスタ２１と２２の接続点spは、表示データ読み出し回路部４の第１の駆動電源SAp-chを供給する端子4bに接続されている。各差動増幅器４ａのトランジスタ２３と２４の接続点snは、表示データ読み出し回路部４の第２の駆動電源SAn-chを供給する端子4cに接続されている。
【００３７】
増幅手段としての交差結合形増幅器である差動増幅器４ａは、後述するように、接続点so,seに接続された２つのソース線S、すなわち奇数列のソース線S(odd)と偶数列のソース線S(even)において、一方には高い電圧が、他方には低い電圧が供給された場合に、差動増幅器４ａは、奇数列と偶数列の２つのソース線S(odd)とS(even)に現れる、それぞれの電圧差に応じて、低い電圧の方のソース線の電圧をより低くし、高い電圧の方のソース線電圧をより高くするように動作する。
【００３８】
図４の差動増幅器４ａにおいて、端子４ｂに接続される接続点spは、出力レベルをHIGHの信号（以下、単にHIGHという）にするタイミング信号が入力される端子である。端子４ｃに接続される接続点snは、出力レベルをLOWの信号（以下、単にLOWという）にするタイミング信号が入力される端子である。
【００３９】
動作としては、例えば、接続点seが接続点soに比べてわずかに高い電位とすると、トランジスタ２４が最初にオンする。その結果、トランジスタ２４がオンとなるので、接続点soは端子４ｃの低い接地電位まで落ちる。そして、接続点soが端子４ｃの低い接地電位まで落ちるので、ゲート端が接続点soに接続されたトランジスタ２１がオンなる。その結果、接続点seは端子４ｂの高い電源電圧Vddまで上昇する。
【００４０】
このように、差動増幅器４ａは、隣り合う２つのソース線の高い電位の方のソース線の電位をより高くし、低い電位の方のソース線の電位をより低くするように機能する。  
なお、本実施の形態では、隣り合う２つのソース線に１つの差動増幅器４ａを設けている。これは、素子基板１上に差動増幅器４ａを形成し易いからであるとともに、外来ノイズがあった場合に両方のソース線に同じように影響を及ぼすからであり、隣り合わない画素のソース線に対して１つの差動増幅器を設けてもよい。
【００４１】
本実施の形態によれば、以上のような構成のアクティブマトリックス型表示装置である液晶表示装置の素子基板が製造工程において製造されると、対向基板と貼り合わせて液晶を封入する前の素子基板自体の電気特性を評価あるいは検査を行うことができる。電気的特性の検査対象とする不良としては、素子基板の各画素のデータ保持用キャパシタ（付加容量Cs）のリークによるLOW固定不良、スイッチング素子であるTFTのソース・ドレイン間リークによるHIGH固定不良等がある。
【００４２】
第２の領域１Bには、図１に示したように、分割線ACに関して線対称、すなわちいわゆるミラー反転した配置で第１の領域１Aと構成が同一の回路要素が形成されている。そして、各信号線Sは、上述したように、分割線ACにおいて分断されており、表示素子アレイ部２A内の信号線Sと表示素子アレイ部２B内の信号線Sとは電気的に接続されていない。  
従って、表示素子アレイ部２Aと２Bを合わせた１つの表示部に全体として１つの画像の表示を行うために、表示素子アレイ部２Aと２Bにおける、駆動回路となる各種回路要素のそれぞれには、別々に、その１つの画像を表示素子アレイ部２Aと２Bに対応して分割した２つの画像データが供給される。すなわち、第１の表示素子アレイ部２Aと第２の表示素子アレイ部２Bの画像表示は、それぞれ別々に制御されるが、同一の表示タイミングで制御されることによって、表示素子アレイ部２に１つの画像が表示される。
【００４３】
以上のように、アクティブマトリックス型表示装置用基板の上段側回路と下段側回路は、構成において同一である。このように構成されたアクティブマトリックス型表示装置用基板の検査は、上段側回路と下段側回路は、別々に独立して行われる。よって、以下の説明では、上段側回路の検査について説明し、下段側回路の検査の説明については省略する。
【００４４】
初めに、製造工程における素子基板１の検査を説明する前に、図２に示すTFT基板が対向基板と貼り合わされて液晶が封入されて完成された液晶表示装置が、通常の画像表示を行うときの動作について説明する。このとき、接続ゲート端子９ｂの電位は、LOWとなっており、表示データ読み出し回路部４Aはソース線から切り離されている。まず、２本のビデオ信号線７Aには、それぞれ奇数列と偶数列の画素信号である画素データ信号が、ビデオ信号線７Aの入力端子ineとinoに入力される。それぞれの画素データ信号は、Xドライバ５Aからの列選択信号に応じて、トランスミッションゲート部６Aのそれぞれのトランジスタを介して、各ソース線Ｓへ供給される。
【００４５】
各ソース線Sに供給された画素信号は、Yドライバ５A1からの走査線GがHIGHになって選択された行の各画素２ａに書き込まれる。従って、選択された走査線Ｇにおいてソース線Ｓに供給される画素データ信号が対応する画素２ａに表示用の画素データ信号として供給されて保持される。この動作を、行順次で行うことにより、液晶表示装置の表示素子アレイ部２Aには、所望の画像が表示される。同様に、下段側回路においても同様の表示制御を行うことによって、表示素子アレイ部２Bに所望の画像が表示される。
【００４６】
プリチャージ回路部３Aは、走査線GがHIGHになる前に、プリチャージ電圧Vpcを各ソース線Sに印加するための回路である。プリチャージ電圧Vpcは、プリチャージ回路部３Aの端子３ａに供給される。プリチャージ電圧Vpcを供給するタイミングは、プリチャージゲート端子３ｂに与える電圧によって決定される。  
従って、製品あるいは試作品としての液晶表示装置として画像表示が行われるときは、素子基板１の表示データ読み出し回路部４Aは、動作せず使用されない。
【００４７】
次に、素子基板１において、図２に示す回路部分が半導体プロセスの工程によって製造された後に、素子基板１の状態において行われる検査の手順について説明する。この素子基板１の検査において、表示データ読み出し回路部４Aが動作して使用される。このとき、接続ゲート端子９ｂの電位は、HIGHとなっており、表示データ読み出し回路部４Aはソース線Sと接続された状態である。  
まず検査方法を実現するための検査システムについて説明する。図５は、本実施の形態に係わる検査システムの構成図である。素子基板１と、画素データの書き込みと読み込みができるテスト装置３１とを、接続ケーブル３２を介して接続する。接続ケーブル３２は、素子基板１のデータ線７Aの端子ino,ine、表示データ読み出し回路部４Aの信号線の端子４ｂ、４ｃ、プリチャージ回路部３Aの端子３ａ、３ｂ、接続ゲート部９Aの端子９ｂ等を、テスト装置３１に電気的に接続する。
【００４８】
テスト装置３１から、後述する所定の順番で、所定の電圧を各端子に供給することによって、素子基板１の電気的特性の検査を行うことができる。以下に、その検査内容として、上述したLOW固定不良とHIGH固定不良の有無についての検査を行う手順を説明する。
【００４９】
次に、検査の全体の流れを説明する。図６は、その検査の流れの例を示すフローチャートである。  
表示データ読み出し回路部４Aの各差動増幅器4aを非動作状態にする。具体的には、第１の駆動電源SAp-chと第２の駆動電源SAn-chを、それぞれ電源電圧Vddと接地電位の中間電位（Vdd/2）にする。その状態で、ビデオ信号線７Aの入力端子ino,ineから、セルである各画素に所定の画素データ信号を入力、すなわち書き込む（ステップ（以下、Sと略す）1）。具体的には、奇数側のソース線S(odd)にHIGHを、偶数側のソース線S(even)にLOWを供給することによって、選択された行の奇数番目の画素にはHIGHが書き込まれ、偶数番目の画素にはLOWが書き込まれる。この書込工程が、行毎に行われ、全行について行われる。図７は、４（行）×６（列）の各画素に書き込まれる画素データのLOW（L）と、HIGH（H）の状態を示す図である。図７に示すように、表示素子アレイ部２Aの各画素データは、LOW（L）の列とHIGH（H）の列が交互に表れるマトリックスとなる。
【００５０】
次に、表示データ読み出し回路部４Aを動作させながら、書き込まれた画素データを行毎に読み出す（S2）。表示データ読み出し回路部４Aの動作については後述する。後述するように、表示データ読み出し回路部４Aが動作するときに、最初のプリチャージ期間は、やや長くしており、それによりデータ保持用キャパシタ（Cs）において電流リーク現象による電圧の変化が確実に表れるようにしている。すなわち、表示データ読み出し回路部４Aは、画素データを読み出すときに、信号線上の信号出力を増幅して出力する出力工程を実行する。
【００５１】
そして、テスト装置３１は、読出工程において読み出した画素データと、書込工程において書き込んだ画素データとを比較する（S3）。この比較工程においては、各画素について書き込んだ画素データと読み出した画素データが一致しているか否かが判断される。  
テスト装置３１は、書き込んだ画素データと読み出した画素データが一致していないセル、すなわち画素を特定し、異常セルとして、例えばセル番号等のデータを、図示しないモニタの画面上に表示するように出力する（S4）。
【００５２】
次に、図８のタイミングチャートを用いて、図６のS2の画素データの読み出し動作を説明する。図８は、図２の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、基準となる列に対して、検査対象の列が正常であるか否かを判定することによって行われる。まず、基準とする列を偶数列とし、検査対象とする列を奇数列とする。図８に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【００５３】
初めに、図７に示すように、偶数列の画素を基準データ書き込み用とし，偶数側の画素にLOWが、被検査用の奇数側の画素にHIGHが書き込まれ、被検査対象の奇数列の各画素の検査が行われる。
【００５４】
図７に示すように、全画素へ上述した所定の画素データの書き込み後、プリチャージ回路部３Aの端子３ｂに供給されるプリチャージゲート電圧PCGが、HIGHとなり、プリチャージが行われる。プリチャージ状態で所定時間経た後に、読み出し動作が開始される。なお、各ソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）VpcはHIGHとLOWの中間電位にし、図３に示すCsCOM電位を（LOW電位−ΔV）とする。CsCOM電位を（LOW電位−ΔV）とするのは、データ保持用キャパシタCsがリーク不良である場合、リーク先のCsCOM電位が（Low電位−ΔV）となるため、読み出し電位は基準側の電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
【００５５】
第１行目の読み出し動作では、まずプリチャージゲート電圧PCGをLOWにしてプリチャージを停止し、次に走査線G1の電位をHIGHにして第１行目の画素トランジスタである各TFT１１をONする。走査線G1に接続された画素すべてのTFT１１が一斉にONする。その結果、コンデンサCsに書き込まれた電荷がソース線Sに移動する。HIGHが書き込まれた奇数側ソース線（S(odd)）が中間電位付近の高い側の電位から僅かに上昇し、基準側の偶数側ソース線（S(even)）の電位は中間電位付近の低い側の電位から僅かに低下する。SAn-ch駆動電源をLOWにし、続いてSAp-ch駆動電源をHIGHにすることによって、表示データ読み出し回路部４Aを起動する。
【００５６】
しかし、奇数側の画素のデータ保持用キャパシタCsのリークが生じていた場合は、図８において点線L1で示すように、偶数側ソース線（S(even)）の電位より奇数側ソース線（S(odd)）の電位の方がより低下する。その結果、点線L２で示すように、偶数側の電位が上昇する。
【００５７】
SAn-ch駆動電源がLOWになることで中間電位より僅かに低い側の電位がLOWに、続いてSAp-ch駆動電源がHIGHになることで中間電位より僅かに高い側の電位がHIGHに変化する。これは、上述したように、表示データ読み出し回路部４Aの各差動増幅器4aの動作により、２つのソース線Sに現れる高低２つの電位レベルが明確になるからである。この動作は走査線G1に接続された画素すべてにおいて一斉に行われる。  
そして、トランスミッションゲート部６Aの各トランジスタのゲートTG1からTGｎを順に開き（HIGHにし）、ビデオ信号線７Aから順番に第１行目の各画素の画素データを読み出す。
【００５８】
最後のトランスミッションゲートTGnまで開いた後，再びプリチャージ動作に移る。そのプリチャージ動作、すなわち２回目以降のプリチャージ時間は初回ほど長い必要はない。
【００５９】
従って、上述したように、書き込んだ画素データと読み出した画素データを比較し（S3）、書き込んだ検査対象の奇数側の画素のHIGHが、読み出したときにLOWとなっているときは、奇数側のその画素は、LOW固定不良であると判断することができる。そのようなLOW固定不良の画素、すなわち異常セルは、検査装置３１において、図示しない表示装置等に出力される（S4）。
【００６０】
そのプリチャージ動作を停止した後は、第２の走査線G2の電位をHIGHにすることによって、第２行目の各画素のTFT１１をONする。以降同様の動作を、最後の走査線Gmに接続された画素、すなわち、第ｍ行目の各画素の画素データまで読み出す。
【００６１】
読み出した各画素データと書き込んだ各画素データとを比較して、被検査対象の奇数列の各画素にLOW固定不良があるか否かのチェックを行うことができる。  
次に、偶数列と奇数列の関係を逆にし、すなわち、奇数側の画素を基準データ書き込み用とし、奇数側の画素にLOWを、被検査用の偶数側の画素にHIGHを書き込み、図６に示す処理と同様の処理を行うことによって、基準となる奇数側の画素に対して、偶数側の画素に、LOW固定不良がないかどうかを検査する。
【００６２】
以上のように、奇数と偶数の列のいずれか一方を基準として他方の画素にLOW固定不良がないかどうかの検査を、奇数と偶数の両列について行うことによって、全画素についてLOW固定不良がないかどうかを検査することができる。
【００６３】
次に図９を参照して、HIGH固定不良の有無の検査について説明する。図９は、HIGH固定不良の有無の検査における読み出し動作を説明するためのタイミングチャートである。  
上述したLOW固定不良の場合と同様に、最初に偶数側の画素を基準データ書き込み用とするが、画素データの書き込みにおいては、偶数側の画素にHIGHを、被検査用の奇数側画素にLOWを書き込む。
【００６４】
全画素への図７に示すような画素データ（図7のHIGHとLOWの関係を逆にした状態）の書き込み後、プリチャージ状態で所定時間経た後に読み出し動作が開始される。このとき各ソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）Vpcを（HIGH電位+ΔV）電位とする。プリチャージ電位Vpcを（HIGH電位+ΔV）電位とするのは、TFT１１のソース・ドレイン間がリークした場合、リーク先のソース線Sの電位は（HIGH電位+ΔV）のため、読み出し電位は基準側の電位より高くなるようにするためである。
【００６５】
読み出し動作では、まずプリチャージを停止し、次に走査線G1の電位をHIGHにして各TFT１１をONする。各TFT１１は走査線G1に接続された第１行目の画素すべてにおいて一斉にONする。HIGHが書き込まれた基準側の偶数側ソース線S(even)の電位はプリチャージ電位Vpcから僅かに低下し（HIGH電位に変化）、LOWが書かれた奇数側ソース線S(odd)の電位は、プリチャージ電位Vpcよりさらに低下する。従って、差動増幅器４ａは、LOWが書き込まれていた奇数側ソース線S(odd)の電位をより低くし、HIGHが書き込まれていた偶数側ソース線S(even)の電位はHIGH電位を維持する。
【００６６】
しかし、検査対象の奇数側の画素のTFT１１のソース・ドレイン間のリークが生じていた場合、リーク先の画素のキャパシタCsの電位はプリチャージ電位（HIGH電位+ΔV）となり、基準側の偶数側の画素の電位よりも高くなる。よって、画素データの読み出し時、図９の点線L３で示すように、奇数側のソース線S(odd)の電位はプリチャージ電位（HIGH電位+ΔV）のままでほとんど変化しない。すなわち、奇数側ソース線S(odd)の電位は、偶数側のソース線S(even)の電位より高くなる。SAn-ch駆動電源がLOWになることで低い側の電位がLOWに、続いてSAp-ch駆動電源がHIGHになることで高い側の電位がHIGHに変化する。その結果、点線L４で示すように、偶数側のソース線S(even)の電位はLOWに、奇数側のソース線S(odd)の電位はHIGHになる。
【００６７】
よって、検査対象の画素のセルにおいて、書き込んだ画素データと読み出した画素データが異なるので、異常セルを検出することができる。  
以降の差動増幅器の動作は、上述したLOW固定不良の検出時と同様である。以上の動作を、今度は基準側を奇数側として、検査対象を偶数側として行うことによって、全ての画素についてHIGH固定不良の検査をすることができる。
【００６８】
以上のように、基準側を偶数列と奇数列を入れ替えてLOW固定不良の検査を行い、同様に、基準側を偶数列と奇数列を入れ替えてHIGH固定不良の検査を行うことによって、全ての画素についてLOW固定不良とHIGH固定不良の有無の検査を行うことができる。
【００６９】
なお、上述した例では、基準側の画素にHIGHあるいはLOWとして検査を行っているが、基準側の画素に中間電位の信号を書き込むようにしてもよい。  
図１０を用いて、基準側の画素にHIGHとLOWの中間電位を書き込んで検査を行う方法について説明する。  
上述したLOW固定不良の検出の場合と同様に、最初に偶数側の画素を基準データ書き込み用とし、偶数側の画素にHIGHとLOWの中間電位を、被検査用の奇数側画素にはHIGH又はLOWを書き込む。例えば、図１１に示すように、奇数側の画素には、初めにHIGHを書き込み、偶数側の画素には、HIGHとLOWの中間電位（M）を書き込む。
【００７０】
全画素への書き込み後、プリチャージ状態で所定時間経た後、読み出し動作が開始される。このときソース線Sのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）をHIGHとLOWの中間電位にする。
【００７１】
読み出し動作では、まずプリチャージを停止し、つぎに走査線G1の電位をHIGHにして各TFT１１をONする。TFT１１は走査線G1に接続された画素すべてにおいて一斉にONする。基準側の偶数側ソース線の電位は、プリチャージ電位の中間電位のまま変化しない。奇数側のソース線Sの電位は、HIGHが書き込まれていたので、中間電位より僅かに上昇する。従って、差動増幅器４ａによって、偶数側はLOWに、奇数側はHIGHになるので、奇数側に書き込んだ画素データはHIGHで変わらない。
【００７２】
しかし、検査対象の画素のキャパシタンスCsにリークが生じていた場合、奇数側のソース線S(odd)の電位は、中間電位より僅かに低下する。従って、差動増幅器４ａによって、奇数側は図１０の点線L5に示すようにLOWに、偶数側は点線L6に示すようにHIGHになるので、奇数側に書き込んだ画素データはHIGHではなくLOWになる。
【００７３】
以降の動作は、上述したLOW固定不良の検出時と同様である。以下同様にして、全ての行について、画素データを読み出す。
【００７４】
次に、奇数側にLOWを書き込み（図１１におけるＨをＬに変更した状態）、基準となる偶数側は中間電位を書き込む。そして、上述した奇数側にHIGHを書き込んで画素データを読み出した時の動作と同じ動作を、全ての画素について行順次で行う。
【００７５】
その結果、基準側に中間電位を書き込み、検査対象側にHIGHとLOWを書き込み、それぞれの場合の画素データを読み出したデータを、テスト装置３１は得ることができる。HIGHとLOWを書き込んだ画素データと、それぞれの場合に読み出した画素データを比較する。このとき、ある画素にLOWを書き込んだ場合とHIGHを書き込んだ場合のいずれの場合でも、LOWが読み出されるときは、その画素はキャパシタンスCsにリーク不良があることが第一に考えられる。
【００７６】
さらにはキャパシタンスまたはTFTの高抵抗、あるいはTFTのソース・ドレイン間リークによって常に検査対象側のソース線電位がプリチャージ電位となり、すなわち読み出し増幅動作がプリチャージ電位同士の電位比較となって、回路の固有の特性によって検査対象側が常にLOWに傾く可能性があると判断することができる。
【００７７】
また、いずれの場合でもHIGHが読み出されるときは、キャパシタンスCsにリーク不良の可能性が除かれるのみで，上記LOWの場合と同じ不具合の可能性が考えられる。
【００７８】
すなわち、基準側に中間電位を書き込み、検査対象側にLOWとHIGHを書き込んで（LOWとHIGHをいずれを先に行ってもよい）、それぞれの場合の画素データを読み出して、比較することによって、セルのキャパシタンスCsとTFTの不良を検出することができる。
【００７９】
そして、次に、奇数列を基準側として、偶数側を検査対象側として同様な検査を行うと、全ての画素について、キャパシタンスCsとTFTの不良の有無を検査することができる。
【００８０】
以上のように、図１０に示す動作によれば、HIGHとLOWを書き込んだデータが、読み出したときにLOWあるいはHIGHに固定していた場合、キャパシタンスCsあるいはTFTに何らかの不良があると判断することができる。
【００８１】
以上のように、上段側回路について検査がされ、同時にあるいはその後に下段側回路につても同様の検査を行うことによって、素子基板１の全ての画素の検査を行うことができる。  
なお、以上の実施の形態では、表示データ読み出し回路部は、表示素子アレイ部の全ての画素について設けているが、全てに設けなくても、表示部として使用する一部の画素にだけ設けるようにしてもよい。
【００８２】
以上のように、上述した本発明の実施の形態と変形例によれば、製品あるいは試作品における素子基板工程の完了後に、素子基板の不良を検出できるので、歩留まり低下期間が短縮され、不良品を組み立てることが少なくなくなり、コスト低減になる。特に、試作品の場合は、開発期間の短縮と開発コストの低減になる。
【００８３】
また、素子基板の段階で不良が検出できるので、いわゆるリペアも容易となる。  
さらに、表示データ読み出し回路部によって、アナログ情報であるキャパシタの充電電荷がデジタル情報（電圧論理）に変換できるため、検査における検出感度が高い。
【００８４】
さらにまた、上述した例では、隣り合うソース線に差動増幅器が接続され、外部ノイズなどの影響を受けにくいようにしているが、互いに隣接しないソース線同士に接続する差動増幅器を設けるようにしてもよい。そのようにすれば、隣接するソース線同士のリークの可能性の影響を排除することができる。
【００８５】
さらに、本実施の形態によれば、各信号線Sは、分割線ACにおいて電気的に分離されており、表示素子アレイ部２A内の信号線Sと表示素子アレイ部２B内の信号線Sとは接続されていない。従って、信号線Sの配線長は、半分になる、すなわちソース線Sのグラウンドとの容量が半分となるため、信号線Sに現れる電位は上昇する。例えば、検査対象の画素にLOWあるいはHIGH信号を書き込み、基準画素にHIGHとLOWの中間電位を書き込んだとき、差動増幅器４ａによって読み出される電位ΔVは、次の式で表される。プリチャージ電位をLOWとHIGHの中間電位とし、LOW書き込み時の読み出し電位を−ΔV、HIGH書き込み時の読み出し電位をΔV、書き込み時のLOWレベルをグラウンド、書き込み時のHIGHレベルをVdd、各画素の容量をCS、各信号線Sの容量をCLとしたとき、  
ΔV＝（Vdd／２）・CS／（CS+CL）    ・・式（１）  
となる。従って、本実施の形態によれば、各信号線Sが分割線ACにおいて分断されて電気的に非接続状態となって、容量CLが半分となっているので、読み出し電位ΔVを大きくすることができる。より具体的には、Vddを１０V、CL：CS＝１０：１とすると、式（１）では、ΔV＝０．４５Vであるが、本実施の形態によれば、CL：CS＝５：１にすれば、ΔV＝０．８３Vとなる。
【００８６】
ΔVが小さいと、差動増幅器４ａの感度が充分でないと、誤動作が生じ得る。また、差動増幅器４ａが充分であっても、ΔVが小さいと、信号線Ｓへのノイズの影響により、ΔVそのものの値が変動し、誤動作する虞がある。これに対して、本実施の形態では、信号線Ｓを分断し、それぞれに差動増幅器４ａを接続するようにしているため、ΔVの値を大きくすることができる。よって、基板の検査時、安定した回路の動作を得ることができる。また、感度が高くない差動増幅器４ａを用いることができるので、差動増幅器４ａの回路面積の縮小（トランジスタゲート長の縮小）、あるいはプロセス上のトランジスタのVthのバラツキ管理の条件を緩めることもできる。
【００８７】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。図１２は、本発明の第２の実施の形態に係わる液晶表示装置の素子基板の回路図である。図１２において、第１の実施の形態と同一の構成要素については、同一の符号を付し説明は省略する。第２の実施の形態においても、第１の実施の形態と同様に、素子基板１は、上段側回路と下段側回路を有する。素子基板１の略中央部に形成された表示素子アレイ部２は、表示領域を面積において半分に分割するように、マトリックスの一方向、ここでは、Y方向に並んだ複数の画素の中央部において分割されている。従って、表示素子アレイ部２は、互いに独立した、２つの表示素子アレイ部２Aと２Bからなる。そのため、素子基板１は、２つの表示素子アレイ部２A、２Bを、それぞれ独立に駆動するための別々の複数の回路要素を有する。
【００８８】
本実施の形態に係わる液晶表示装置の第１の領域１Aも、表示素子アレイ部２Aと、表示データ読み出し回路部４Aと、Xドライバ部５Aと、Yドライバ部５A１と、トランスミッションゲート部６Aと、ビデオ信号線７Aと、差動増幅器１０を含む。さらに、本実施の形態では、プリチャージ回路部１６Aと、接続ゲート部１７Aと、参照電圧供給部１８Aとを有する。
【００８９】
第２の領域１Bには、図１に示したように、分割線ACに関して線対称、すなわちいわゆるミラー反転した配置で第１の領域１Aと構成が同一の回路要素が形成されている。具体的には、第１の領域１Bも、表示素子アレイ部２Bと、表示データ読み出し回路部４Bと、Xドライバ部５Bと、Yドライバ部５B１と、トランスミッションゲート部６Bと、ビデオ信号線７Bと、差動増幅器１０、さらに、プリチャージ回路部１６Bと、接続ゲート部１７Bと、参照電圧供給部１８Bとを有する。そして、各信号線Sは、分割線ACにおいて分断されており、表示素子アレイ部２A内の信号線Sと表示素子アレイ部２B内の信号線Sとは接続されていない。  
本第２の実施の形態のプリチャージ回路部１６Aは、奇数列のソース線S(odd)と偶数列のソース線S(even)の１組のソース線に対して、一対のトランジスタ１６ｂ、１６ｃを有している。ソースとドレインが接続されてなる直列接続されたトランジスタ１６ｂと１６ｃのソースとドレインは、それぞれ奇数列のソース線S(odd)と偶数列のソース線S(even)を介して、各差動増幅器４ａの接続点soと接続点seに接続されている。そして、各トランジスタ１６ｂ、１６ｃのゲートは、プリチャージ用のゲート端子１６ａに接続されている。トランジスタ１６ｂと１６ｃの接続点は、参照電圧供給部１８Aの端子１８ａに接続されている。端子１８ａには、参照電圧Vrefが供給されている。従って、トランジスタ１６ｂ、１６ｃのゲート電圧を制御することによって、トランジスタ１６ｂ、１６ｃを同時にオンさせ、各ソース線Sにトランジスタ１６ｂ、１６ｃを介して、外部から供給される参照電圧Vrefを印加できるようになっている。参照電圧Vref は、HIGHとLOWの中間電位の電圧である。
【００９０】
接続ゲート部１７Aでは、図１２に示すように、各差動増幅器４ａの一方の接続点soは、接続ゲート部１７Aの一方のトランジスタ１７ｂを介して、奇数列ソース線S (odd)に接続されている。各差動増幅器４ａの他方の接続点seは、接続ゲート部１７Aの他方のトランジスタ１７ｃを介して、偶数列ソース線S(even)に接続されている。トランジスタ１７ｂと１７ｃのゲートは、それぞれ奇数列テスト回路接続用のゲート端子１７ａ１と、偶数列テスト回路接続用のゲート端子１７ａ２とに接続されている。各ゲート端子１７ａ１，１７ａ２には、後述するテスト回路接続信号TEo、TEeがそれぞれ供給される。
【００９１】
従って、テスト回路接続信号TEoとTEeのいずれか一方をHIGHにすることによって、1つの差動増幅器４ａで奇数列ソース線S(odd)の画素、及び偶数列ソース線S(even)の画素のいずれか一方のみのデータを読み出すことができる。そして、ソース線Sに現れ読み出される電位（微少電位変化）は、トランジスタ１７ｂと１７ｃのいずれか一方のトランジスタを介して差動増幅器４ａに伝えられる。その電位は、オンして開いたトランジスタを一旦閉じた後、差動増幅器４ａ内部で増幅され、その後一端閉じたトランジスタを再び開けソース線に書き戻され、ビデオ線７を介して出力される。
【００９２】
次に、図１２に示す回路の動作の詳細を図１３のタイミングチャートを参照しながら説明する。図６のS2の画素データの読み出し動作を説明する。図１３は、図１２の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、列毎に、ここでは奇数列と偶数列に分けて、正常であるか否かを判定することによって行われる。図１３に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【００９３】
まず、素子アレイ部２Aの全ての走査線Gをオンして、奇数列の全ての画素にHIGHを書き込む。なお、全画素にHIGHを書き込んでもよい。本実施の形態では、奇数列ソース線S(odd)の画素の検査と偶数列ソース線S(even)画素の検査は、分けて行われる。さらになお、ここでは、各画素にHIGHが書き込まれた場合で説明するが、LOWを書き込んでもよい。なお、以下、奇数列の全画素にHIGHを書き込み基板１Ａの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。偶数列ソースS(even)は、テスト回路接続信号TEeをLOWにすることによって、偶数列ソース線S(even)には表示素子アレイ部２Aからの電位の影響は、差動増幅器４ａに伝達されない。
【００９４】
図１３に示すように、奇数列の画素へ上述した所定の画素データ（ここではHIGH）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１６Aの端子１６ａに供給されるプリチャージゲート電圧PCGがHIGHとなり、トランジスタ１６ｂ、１６ｃは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号TEoもHIGHとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。  
なお、トランジスタ１６ｂ、１６ｃが所定時間だけオンすることにより、各差動増幅器４ａの接続点soと接続点seの両方に、参照電圧Vrefが現れるようにしているので、ゲート線Gをオフにしておけば、必ずしもプリチャージ状態にする必要はない。さらになお、トランジスタ１６ｂ、１６ｃをオンしたときに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号TEoは、まだHIGHでなくてもよい。従って、データ保持時間t1
経過後に、プリチャージゲート電圧PCGがLOWの場合は、HIGHとしてプリチャージが行われる。
【００９５】
参照電圧供給部１８Aからは、端子１８ａには、プリチャージ電位として、HIGHとLOWの中間電位の参照電圧Vrefが印加されている。よって、所定の画素データの書き込み後、ソース線S(odd)、接続点se及び接続点soは、中間電位の状態となっている。
【００９６】
そして、データ保持時間ｔ１経過後、プリチャージ状態を解除するために、プリチャージゲート電圧PCGをLOWにするが、このとき、テスト回路接続信号TEoは、HIGHであり、かつ、第１の駆動電源SAp-chと第２の駆動電源SAn-chの電位を中間電位としておくことにより、各差動増幅器４ａを動作していない状態とする。
【００９７】
プリチャージゲート電圧PCGをLOWにした直後、ゲート線G1をオンすると、ゲート線G1に接続された各画素から一斉にデータが出てくる。具体的にはコンデンサCsに書き込まれて保持された電荷が、対応するソース線S(odd)に一斉に移動する。図１３に示すように、各ソース線S(odd)の電位がわずかに上昇する。もしも、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各ソース線S(odd)の電位は、点線で示したようにわずかに下降する。このとき、テスト回路接続信号TEeはLOWであるため、偶数列ソース線S(even)の電位は無視できる。
【００９８】
ゲート線G1を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動電源SAn-chの電位を中間電位からLOWに変化させる。第２の駆動電源SAn-chの電位のLOWへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号TEoをLOWにし、接続ゲート部１７Aのトランジスタ１７ｂをオフにすることによって、わずかに上昇した奇数列ソース線S(odd)の電位の情報を差動増幅器４ａ内に閉じ込める。
【００９９】
SAn-ch駆動電源がLOWになることで、接続点soと接続点seのうち僅かに低い側の電位がLOWに変化する。よって、各差動増幅器４ａは、外部から印加された中間電位である参照電圧Vrefと、各奇数列ソース線S(odd)の電圧を比較する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点seの方が、接続点soよりも電位が低い側となる。そのため、図１３に示すように、接続点seの電位が低下する。このとき、接続点soの電位はそのまま保持となる。
【０１００】
次に、SAp-ch駆動電源がHIGH になることによって、差動増幅器４ａのPチャネル型トランジスタ２１，２２を動作させる。すなわち、SAp-ch駆動電源がHIGHになることで、接続点soと接続点seのうち僅かに高い側の電位がHIGHに変化する。画素が正常であれば、奇数列ソース線S(odd)の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの接続点soの方が、接続点seよりも電位が高い側となる。そのため、図１３に示すように、接続点soの電位が上昇する。  
画素に不良があれば、例えば、コンデンサCsのリークがあって、各画素のデータがLOWに変化していると、各奇数列ソース線S(odd)の電位は、図１３に点線で示したようにわずかに下降する。その場合は、SAn-ch駆動電源がLOWになると、図１３に点線で示すように、接続点seの電位が下降する。さらに、SAp-ch駆動電源がHIGH になると、図１３に点線で示すように、接続点soの電位が上昇する。  
この場合、テスト回路接続信号TEoとTEeをオフしているため、負荷となるソース線Sの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Vrefが書き込み電位でないため、ある画素の不良はその画素の不良として検出され、詳細不良特性分類が可能となる。
【０１０１】
差動増幅器４ａの接続点seと接続点soにおける論理が、HIGHとLOWのいずれかに確定したら、テスト回路接続信号TEoをHIGHにし、確定した論理データを奇数列ソース線S(odd)に書き戻す。ゲート線G1に接続された各画素の電位が、対応する奇数列ソース線S(odd)に読み出されるので、トランスミッションゲート部６の各トランジスタのodd側ゲートをTG１からＴＧ３，ＴＧ５と順番にTGｎ（あるいはTGｎ−１）まで開き（HIGHにし）、ビデオ信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子outoとouteに出力させる。
【０１０２】
ゲート線G1に接続されたすべての画素のデータが読み出されたら、ゲート線G1をLOWにし、SAn-ch駆動電源とSAp-ch駆動電源を中間電位にして差動増幅器４ａを動作停止させる。続いて、プリチャージゲート電圧PCGをHIGHにして、全ソース線Ｓをプリチャージする。
【０１０３】
以降、上述した動作を繰り返すことによって、ゲート線G2からGmの各ラインについて順番に検査が行われる。
【０１０４】
以上、奇数列の全画素にHIGHのデータを書き込んで行う検査の動作が終了すると、次に、奇数列の全画素にLOWのデータを書き込み、同一の検査を実施することで奇数列の全画素についての検査はすべて終了となる。  
さらに続いて、検査対象画素を偶数列に変更する。すなわち、テスト回路接続信号TEoをLOWに固定し、奇数列の画素について行った検査と同一の検査を、テスト回路接続信号TEeを変化させながら、偶数列の画素にHIGHのデータを書き込んだ場合と、LOWのデータを書き込んだ場合とで行う。
【０１０５】
また、第１の実施の形態と同様に、本第２の実施の形態では、２本のソース線に対して１つの差動増幅器４ａでよいため、基板上における回路規模が小さくなるため、差動増幅器４ａ内のトランジスタのサイズを大きくできる。その結果、差動増幅器４ａ内のトランジスタの非対称性の低減、駆動能力の向上等を図ることができるので、安定した感度の高い差動増幅器４ａを実現することができる。
【０１０６】
以上のように、第１の実施の形態では、１画素が不良であっても２画素が不良として検出されていたのに対し、第２の実施の形態によれば、１画素が不良の場合、１画素が不良として検出される。よって、第２の実施の形態に係る回路構成によれば、第１の実施の形態に係る回路構成に比べ、より詳細に不良特性分類が可能となる。
【０１０７】
また、第２の実施の形態によれば、テスト回路接続信号TEoとTEeを利用することによって、負荷となるソース線Sの容量の影響を受けないようにして差動増幅器動作時の負荷が軽くなるため、回路の高速動作が可能である。
【０１０８】
さらにまた、第２の実施の形態によれば、参照電圧を外部から与えるようにしているため、参照電圧を外部制御できるため、保持電位の調査等、詳細な評価のための検査が可能である。
【０１０９】
さらに、本実施の形態においても、各信号線Sは、分割線ACにおいて分断されており、表示素子アレイ部２A内の信号線Sと表示素子アレイ部２B内の信号線Sとは接続されていない。従って、第１の実施の形態と同様に、本実施の形態によれば、各信号線Sが分割線ACにおいて分断されて、容量CLが半分となっているので、読み出し電位ΔVを大きくすることができる。よって、基板の検査時、安定した回路の動作を得ることができる。また、感度が高くない差動増幅器４ａを用いることができるので、差動増幅器４ａの回路面積の縮小（トランジスタゲート長の縮小）、あるいはプロセス上のトランジスタのVthのバラツキ管理の条件を緩めることもできる。
【０１１０】
以上のように、上記２つの実施の形態では、本発明の電気光学装置用基板について、アクティブマトリックス型表示装置用基板を例にとって説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【０１１１】
例えば、表示部に光学センサーを設けることで、入力機能を備えた表示装置用基板にも適用することが可能である。
【０１１２】
また、上述の実施形態においては、表示データ読出し回路部４A・４Bや接続ゲート部９A・９Bなどの検査に必要な構成を含むアクティブマトリックス型の基板について説明したが、このような検査に係る構成を含まないアクティブマトリックス型の基板において、本発明のように表示素子アレイ部２を２分割してミラー反転する構成にしても効果が得られる。
【０１１３】
すなわち、表示素子アレイ部２を２分割にすることで、通常のアクティブマトリックス型基板に比べてソース線の長さを短くすることができる（例えば、上下に５０：５０で分割すればソース線の長さは半分で済む）。
【０１１４】
このため、ソース線の低抵抗化が図れることに加え、ソース線の容量も低下させることができる。そして、ソース線の容量を低下させると、画像信号電圧を書き込む時間を減少させることができる。
【０１１５】
これによって、トランスミッションゲートTG１,２,・・・のそれぞれを開いている時間を従来より短縮することができるので、本来次に選択されるソース線に書き込まれる画像信号が誤って書き込まれてしまう可能性が減少し、ゴーストの発生を低減できるという効果が得られる。
【０１１６】
なお、この構成においては上下に分割したもの同士で、駆動の位相を合わせる必要があるので、駆動の基準となるクロック信号の位相を調整する手段を設けることが望ましい。  
また、本発明の電気光学装置用基板を用いた電気光学装置も本発明に含まれる。  
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
【０１１７】
また、上述の電気光学装置を用いた電子機器も本発明に含まれる。図１４及び図１５は、電子機器の例を示す図である。図１４は、１つの例に係るパーソナルコンピュータの外観図である。図１５は、１つの例に係る携帯電話の外観図である。図１４に示すように、電子機器としてのパーソナルコンピュータ１００の表示部１０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。図１５に示すように、電子機器として携帯電話２００の表示部２０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。  
他にも、電子機器としては、例えば、光源と該光源から出射された光を変調するライトバルブと、該ライトバルブにより変調された光を投射するための光学系を備えた、投射型表示装置である。さらに、電子機器としては、他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
【産業上の利用可能性】
【０１１８】
本発明は、以上説明したTFTを含む液晶表示装置に限られことはなく、アクティブマトリックス駆動の表示装置に適用できるものである。
【図面の簡単な説明】
【０１１９】
【図１】本発明の第１の実施の形態の液晶表示装置の素子基板上の回路要素の配置図。
【図２】本発明の第１の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図３】第１の実施の形態に係わる画素の等価回路図。
【図４】第１の実施の形態に係わる差動増幅器の回路図。
【図５】第１の実施の形態に係わる検査システムの構成図。
【図６】第１の実施の形態に係わる検査の流れの例を示すフローチャート。
【図７】第１の実施の形態に係わる各画素に書き込まれる画素データの状態を示す図。
【図８】第１の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図９】第１の実施の形態に係わる他の読出動作のタイミングチャート。
【図１０】第１の実施の形態に係わるさらに他の読出動作のタイミングチャート。
【図１１】各画素に書き込まれる画素データの状態の例を示す図。
【図１２】本発明の第２の実施の形態に係わる液晶表示装置の素子基板の回路図。
【図１３】第２の実施の形態に係わる読出動作を説明するためのタイミングチャート。
【図１４】本発明が適用される電子機器の例としてのパーソナルコンピュータの外観図。
【図１５】本発明が適用される電子機器の例としての携帯電話の外観図。
【符号の説明】
【０１２０】
１  素子基板、１A  第１の領域、１B  第２の領域、２  表示素子アレイ部、２A  第１の表示素子アレイ部、２B  第２の表示素子アレイ部、３A、３B  プリチャージ回路部、４A、４B  表示データ読み出し回路部、４ａ  差動増幅器、６A、６B  トランスミッションゲート部、７A、７B  ビデオ信号線
【図１】
2006133258.tif 000003
【図２】
2006133258.tif 000004
【図３】
2006133258.tif 000005
【図４】
2006133258.tif 000006
【図５】
2006133258.tif 000007
【図６】
2006133258.tif 000008
【図７】
2006133258.tif 000009
【図８】
2006133258.tif 000010
【図９】
2006133258.tif 000011
【図１０】
2006133258.tif 000012
【図１１】
2006133258.tif 000013
【図１２】
2006133258.tif 000014
【図１３】
2006133258.tif 000015
【図１４】
2006133258.tif 000016
【図１５】
2006133258.tif 000017