(57)【要約】【課題】  従来ソフトウェア的な処理により実現されていたリストレーションメッセージの転送処理及びスイッチ制御処理をハードウェア的に実現する。【解決手段】  本発明は、隣接クロスコネクト装置のスイッチ制御機能部に接続された隣接装置制御インタフェースと、パス切替を実現するスイッチハードウェア機能部に接続された自装置制御インタフェースを有し、隣接装置制御インタフェース及び自装置制御インタフェースは、パケットを受信するパケット受信回路と、受信パケット信号のうち、特定のパターンを有するパケット信号のみを抽出するマッチング回路と、マッチング回路より抽出されたパケット信号を解読し、当該パケットの搭載情報の全てもしくは、一部を取り出す信号処理回路と、複数の信号処理回路からの出力信号を入力とするスイッチング回路と、スイッチング回路からの出力信号を入力とする送信回路と、から構成する。【選択図】  図１
2006109100.tif 000002
【特許請求の範囲】
【請求項１】
パス切替を実現するクロスコネクト装置の高速スイッチ制御装置であって、
隣接するクロスコネクト装置のスイッチ制御機能部に接続された隣接装置制御インタフェースと、自装置内のパス切替を実現するスイッチハードウェア機能部に接続された自装置制御インタフェースを有し、
前記隣接装置制御インタフェース及び前記自装置制御インタフェースは、
パケットを受信するパケット受信回路と、
受信パケット信号のうち、特定のパターンを有するパケット信号のみを抽出するマッチング回路と、
前記マッチング回路より抽出されたパケット信号を解読し、当該パケットの搭載情報の全てもしくは、一部を取り出す信号処理回路と、
複数の前記信号処理回路からの出力信号を入力とするスイッチング回路と、
前記スイッチング回路からの出力信号を入力とする送信回路と、から構成され、
前記マッチング回路は、
パターンマッチしなかったパケットをソフトウェア機能部にそのまま転送する手段と
前記ソフトウェア機能部からの出力信号も入力とする手段と、を含む
ことを特徴とする高速スイッチ制御機能装置。
【請求項２】
前記信号処理回路は、
クロスコネクトスイッチのリソースの空塞情報を保持する手段を含む請求項1記載の高速スイッチ制御機能装置。
【請求項３】
前記マッチング回路は、
リストレーションメッセージを識別する手段を含む請求項1記載の高速スイッチ制御機能装置。
【請求項４】
前記マッチング回路は、
前記クロスコネクト装置の警報情報、もしくは、リストレーション起動メッセージを識別する手段を含む請求項１または、３記載の高速スイッチ制御機能装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロスコネクト装置における高速スイッチ制御装置に係り、特に、予備光パスの起動開始命令を高速化させる手段として、当該起動命令を、事前に予約した予備パスの経路に沿って高速に転送する機能と、パス切替を実現するスイッチングハードウェアを高速に制御する高速スイッチ制御装置に関する。
【背景技術】
【０００２】
インターネット等のデータ通信トラフィックの増大により、現状でTbit/s、近い将来には１０〜１００Tbit/s以上のスループットを有するノード装置の導入が進められようとしている。この程度の大規模な転送能力を有するノード装置を実現する手段として、フォトニックルータが有力である。この装置において、光通信ネットワークの制御は、各ノード毎で分散的に行われており、光パス接続設定も各ノード間のシグナリング処理により実施される（例えば、非特許文献1参照）。
【０００３】
このようなネットワークにおいて、リソースの有効利用を図りつつ信頼性の高いネットワークサービスを提供する手段として、リストレーション方式が有望である。図９に当該リストレーション方式を示す。この方式は、現用パス＃Ａとは完全に異なった経路に収容される予備パス帯域を確保し、且つ、この予備パス帯域を他の現用パス＃Ｂに対する予備パスと共用するものである。現用パス＃Ａと＃Ｂの故障が同時に発生する確率が極めて小さいことを利用することで、予備パスを収容するのに必要とされるリソースを大幅に削減することを狙うものである。
【非特許文献１】K. Shimano, A. Imaoka, Y. Takigawa, and I.-t. Sato, in Technical Digest of NFOEC’2001, vol.1 p.5, July. 2001
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のリストレーション方式を、自律分散型の光通信ネットワークにおいて実現するには、故障が発生する前に事前に予備光パスの帯域を確保するシグナリングプロトコルを拡張する必要がある。加えて、故障発生時には事前に予約した経路に沿って高速に予備光パスの起動開始命令を転送する必要がある。
【０００５】
本発明は、上記の点に鑑みなされたもので、従来ソフトウェア的な処理によりリストレーションが実現していた処理の一部をハードウェア的に実現し、リストレーションメッセージの高速処理とスイッチの高速処理が可能な高速スイッチ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
図１は、本発明の原理構成図である。
【０００７】
本発明（請求項１）は、パス切替を実現するクロスコネクト装置の高速スイッチ制御装置であって、
隣接するクロスコネクト装置のスイッチ制御機能部に接続された隣接装置制御インタフェース１００と、自装置内のパス切替を実現するスイッチハードウェア機能部３０に接続された自装置制御インタフェース２００を有し、
隣接装置制御インタフェース１００及び自装置制御インタフェース２００は、
パケットを受信するパケット受信回路１１０と、
受信パケット信号のうち、特定のパターンを有するパケット信号のみを抽出するマッチング回路１３０と、
マッチング回路１３０より抽出されたパケット信号を解読し、当該パケットの搭載情報の全てもしくは、一部を取り出す信号処理回路１４０と、
複数の信号処理回路からの出力信号を入力とするスイッチング回路１８０と、
スイッチング回路１８０からの出力信号を入力とする送信回路１７０と、から構成され、
マッチング回路１３０は、
パターンマッチしなかったパケットをソフトウェア機能部にそのまま転送する手段と
ソフトウェア機能部１３からの出力信号も入力とする手段と、を含む。
【０００８】
上記の機能により、従来のスイッチ制御装置においてソフトウェア的な処理により実現されていたリストレーションメッセージの転送処理及びスイッチ制御処理がハードウェア的に実現されることで高速化が可能となる。
【０００９】
また、本発明（請求項２）は、信号処理回路１４０において、クロスコネクトスイッチのリソースの空塞情報を保持する手段を含む。
【００１０】
上記の機能を実装することにより、請求項１に係る発明のハードウェアがリストレーションメッセージを受信した際に必要となる、予備パスを収容するチャネルの選択処理を高速化することが可能となり、予備パス起動時のスイッチ制御処理の高速化が見込める。
【００１１】
また、本発明（請求項３）は、マッチング回路１３０において、リストレーションメッセージを識別する手段を含む。
【００１２】
上記の機能を実装することにより、特定パターンのみにマッチングするパケットのみ抽出し、ハードウェア上で処理させることが可能となる。これにより、請求項１及び２の高速スイッチ制御装置のハードウェア上に実装される回路規模も最小限に抑えることが可能となる。
【００１３】
また、本発明（請求項４）は、マッチング回路１３０において、クロスコネクト装置の警報情報、もしくは、リストレーション起動メッセージを識別する手段を含む。
【００１４】
これにより、クロスコネクト装置の異常動作や故障を高速に検出することが可能となり、予備パス起動処理の更なる高速化が達成される。
【発明の効果】
【００１５】
上記のように、本発明によれば、従来ではソフトウェア的な処理によりリストレーションが実現していた処理の一部をハードウェア的に実現し、リストレーションメッセージの高速処理とスイッチの高速処理が可能となる。
【００１６】
また、リストレーションメッセージのみを抽出するマッチング回路の実装により、ハードウェア的な処理に移行する機能をリストレーションに関わる最小限の処理に限定することにより、既存ソフトウェアの改造規模を最小限に抑えつつ、本発明の目的を達成させることが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、図面と共に本発明の実施の形態を説明する。
【００１８】
最初に、本発明の基本的な動作を説明する。
【００１９】
図２は、リストレーションの動作を説明するための図である。
【００２０】
本発明の高速スイッチ制御装置により実現する基本的な動作は、例えば、図２に示すように、現用光パスについて帯域を確保すると、この経路に沿って光信号を開通させる。その一方で、予備光パスについては、予備光パスが該当する帯域の利用を登録するだけで、実際の光パスの接続は現用光パスが何等かの影響により接続不能となるまで行われないようにする。
【００２１】
この状態を定常状態として維持し、現用光パスの故障が発生するまで、予備光パスのリソースを他の現用パスに奪われないようにする。現用光パスに故障が発生した場合は、故障発生ノードから光パスのIngress Node(Ingress Nodeは、パス設定メッセージが発呼される装置)に向けて、故障通知メッセージを転送するか、もしくは、Ingress Nodeにおいて現用パスからの光信号異常通知を検出し、Ingress Node内のスイッチハードウェアからIngress Node内の制御装置に対して切替要求の起動命令が送出される。
【００２２】
Ingress Nodeから予備光パス経路に従って、予備パス起動命令（以下、リストレーションメッセージ）が本発明のスイッチ制御装置を経由しながら順次転送される。これを契機に、本発明のスイッチ制御装置は、スイッチングハードウェアを制御し、予備光パスを開通させる。
【００２３】
また、本発明のスイッチ制御装置は、Ｍ：Ｎリストレーション方式を実現する機能を有する。即ち、Ｍ本の予備パスをＮ本のチャネルで一括して共用する方式である。この方式では、各予備パスが、対応する各々の現用パスの故障に伴って起動される場合、Ｎ本の予備チャネルのうち、どのチャネルに割り当てられるかは、実際に予備パスを起動させるまで確定させない。従って、リストレーションメッセージを受信して、高速にスイッチを制御するには、予備パスを収容するチャネルを選択する処理の高速化も要求される。
【００２４】
本発明は、これらの動作を高速に実現するための手段を提供する。
【００２５】
［第１の実施の形態］
図３は、本発明の第１の実施の形態におけるクロスコネクト装置の構成を示す。
【００２６】
本実施の形態で用いられているクロスコネクト装置は、同図に示すように、スイッチングハードウェア機能部３０には、コア部分となる光クロスコネクトスイッチ３１と、光信号を終端処理する受信インタフェース部３２、これとは逆に光信号を送信処理する送信インタフェース部３３が存在する。光クロスコネクトスイッチ３１は、１２８×１２８スイッチが用いられており、光パスが３２波多重されたファイバリンクを４本入出力する能力を有する。各光パスの伝送速度２．５Gbit/ｓであり、SONET(Synchronous Optical NETwork) OC(Optical Carrier)-48インタフェースで終端される。
【００２７】
本発明の高速スイッチ制御装置１０は、これら各機能部と自装置制御インタフェース２００を通じて装置内制御回線に接続されている。通常、これら装置内制御回線は、Fast Ethernet（登録商標）技術を適用して構成される。さらに、本発明の高速スイッチ制御装置１０は、隣接装置接続インタフェース１００を通じて通信ネットワーク事業者により提供されるデータコミュニケーションネットワーク（ＤＣＮ）に接続される。
【００２８】
ＤＣＮ通信回線は、１５５Mbit/sの伝送速度を有するSONET OC-3回線で構成されており、これを伝搬する制御信号は、例えば、フォトニックルータネットワークのネットワークトポロジを取得するためのOSPF(Open Shortest Path First)/IS-IS(Inter mediate System to Intermediate System)プロトコルパケットであったり、パケットスイッチ間で設定される光パスを設定・解除するRSVP-TE(Resource Reservation protocol-Traffic Engineering)/CR-LDPプロトコル、各ファイバリンクの障害監視を行うLink Management Protocol(LMP)パケットであったりする。また、本発明の技術により転送される予備パス起動プロトコル（リストレーションプロトコル）も、この回線を通じて転送される。
【００２９】
図４は、本発明の第１の実施の形態における高速スイッチ制御装置のハードウェア構成を示す。本発明の高速スイッチ制御装置の一部は、ノイマン型コンピュータとして構成されており、中央処理装置（ＣＰＵ）１４と、ＣＰＵ１４に接続されたバス配線１１を含む。また、ＣＰＵ１４と当該バス１１を制御するオペレーティングシステムソフトウェアとそのアプリケーションを実装したハードディスクドライブ１２とソフトウェア機能部としてのランダムアクセスメモリ１３も接続されている。
【００３０】
当該ソフトウェア機能部であるメインメモリ１３には、前述のGMPLSプロトコル通信を実現するアプリケーションソフトウェアが実装されている。具体的には、ルーティング処理機能部（OSPF/IS-IS プロトコル処理機能）（図示せず）、光パス設定管理機能部（RSVP-TE/CR-LDPプロトコル処理機能部）（図示せず）、光ファイバ及び隣接ノードの障害管理機能部（LMPプロトコル処理部）（図示せず）で構成されている。
【００３１】
本発明の請求対象となる高速スイッチ制御装置１０は、バス配線部１１に接続されている隣接装置制御インタフェース１００及び自装置制御インタフェース２００のアーキテクチャである。
【００３２】
図５は、本発明の第１の実施の形態における高速スイッチ制御装置の構成を示す。
【００３３】
高速スイッチ制御部１０は、隣接するノードのスイッチ制御機能部（図示せず）接続する隣接装置制御インタフェース１００と、自装置内のスイッチドライバ３０に接続する自装置制御インタフェース２００、PCIバス１１に接続されるPCIバスインタフェース１９０、スイッチドライバ３０に接続されるクロスコネクトスイッチ２０から構成される。
【００３４】
なお、図５において、隣接装置制御インタフェース１００と自装置制御インタフェース２００の構成要素については同様の構成であるため、双方のインタフェースに共通の番号を付す。
【００３５】
隣接装置制御インタフェース１００及び自装置制御インタフェース２００は、パケット受信回路１１０、受信パケットをデコードするデコーダ１２０、受信パケット信号のうち、特定のパターンを有するパケット信号のみを抽出するマッチング回路１３０と、マッチング回路１３０より抽出されたパケット信号を解読し、当該パケットの搭載情報の全て、もしくは一部を取り出す複数の信号処理回路１４０、複数の信号処理回路１４０からの出力信号を入力とするスイッチング回路１８０と、スイッチング回路１８０からの出力信号を入力とする隣接装置制御インタフェースと自装置制御インタフェースの送信回路１７０から構成される。マッチング回路１３０と、信号処理回路１４０は、PCIバスインタフェース１９０に接続されている。
【００３６】
デコーダ１２０は、パケット受信回路１１０で受信したフレーム情報のうち、フレームのペイロード情報のみを取り出す。例えば、Ether受信機のデコーダの場合、Etherフレームのヘッダ部分（送受信ＭＡＣアドレス情報を格納）を除去し、ヘッダ以下のペイロード部分を取り出してマッチング回路１３０に入力する。
【００３７】
バッファ回路１５０は、ＰＣＩバスインタフェース１９０を介して送られてきたソフトウェア機能部からの送信情報と、スイッチング回路１８０より送られてきたリストレーションメッセージの優先制御を行うための回路であう。両者が同時に入力された場合、リストレーションメッセージの転送を優先し、エンコーダ１６０に送信する機能を有する。
【００３８】
エンコーダ１６０は、デコーダ１２０とは逆に、受信した情報をフレームに分割した上で、各分割フレームに、当該フレームの送受信アドレス情報を付与する処理を行う。例えば、Ether送信機のエンコーダの場合、Etherフレームのヘッダ部分（送受信ＭＡＣアドレス情報を格納）を付与し、送信回路１７０に入力する。
【００３９】
また、マッチング回路１３０は、パターンマッチしなかったパケットをソフトウェア機能部１３にＰＣＩバスインタフェース１９０を介してそのまま転送する機能を有している。即ち、マッチング回路１３０からはソフトウェア機能部１３に転送されるリンクも接続されている。
【００４０】
また、マッチング回路１３０には、これとは逆方向のリンクも接続されている。即ち、ソフトウェア機能部１３からの出力信号も入力とするリンクが、隣接装置制御インタフェース１００及び自装置制御インタフェース２００に接続されている。
【００４１】
さらに、上記の高速スイッチ制御装置１０のうち、図６に示すように、信号処理回路１４０のメモリ１４２には、クロスコネクトスイッチのリソースの空塞情報が保持されている。信号処理回路１４０のメモリ１４２に記録されるクロスコネクトスイッチ２０のリソース空塞情報は、本発明の高速スイッチ制御装置１０とクロスコネクトスイッチ２０との間で交換されるGeneral Switch Management Protocol (GSMP)を通じて取得される。クロスコネクトスイッチ２０から送出されたGSMPメッセージは、本発明の高速スイッチ制御装置１０の自装置制御インタフェース２００及びマッチング回路１３０を素通りし、ソフトウェア機能部１３に転送される。そこで、GSMPパケットがデコードされ、GSMPパケットに記載された光クロスコネクトスイッチ２０のリソース空塞情報を信号処理回路１４０内部のメモリ１４２に書き込む。
【００４２】
なお、GSMPパケットのデコード機能は、信号処理回路１４０に実装し、そこから直接的に信号処理回路１４０内部のメモリ１４２に、光クロスコネクトスイッチ２０のリソース空塞情報を書き込んでもよい。
【００４３】
また、隣接装置制御インタフェース１００に具備されているマッチング回路１３０には、図７に示すように、リストレーションメッセージを識別するメッセージ識別部１３２を有する。これにより、リストレーションメッセージを識別して信号処理回路１４０に出力され、高速スイッチング回路１８０に転送される。信号処理回路１４０では、リストレーションメッセージの転送先アドレス情報に対応する方路にスイッチング回路１８０で確実に転送されるよう、リストレーションメッセージの先頭部分に切替先情報を付与する。スイッチング回路１８０は、付与された情報を読み出して、リストレーションメッセージを適切な出力先に切り替える。ここで、リストレーションメッセージの切替先は、事前にＲＳＶＰ−ＴＥプロトコルで予約された予備パス経路情報に従い決定される。従って、当該機能部には、リストレーションプロトコルを転送すべきNext Hop情報が全て登録されており、当該情報はソフトウェア機能部１３から設定される。例えば、リストレーションメッセージにはPath ID情報が格納されており、信号処理回路１４０にはPath ID情報に対応するNest Hopアドレス、スイッチ回路１８０の出力先情報が格納されており、上記の情報よりすりとレーションメッセージの転送先を決定する。
【００４４】
スイッチング回路１８０においては、マッチング回路１３０で識別されたリストレーションメッセージが、起動させようとする予備パスの経路上に沿って転送されるよう、適切な隣接装置制御インタフェースを選択し、そちらに出力される。
【００４５】
ここで、リストレーションメッセージの転送情報の一例を示す。
【００４６】
・リストレーションメッセージヘッダ；
・切替パスＩＤ；
・切替パスの選択波長チャネル番号；
リストレーションメッセージは、上記のように３つの情報を転送する。
【００４７】
リストレーションメッセージのヘッダには、ＩＰヘッダ部分を含み、当該パケットの転送先、転送先ノードの情報が入っている。同時に、本発明のマッチング回路１３０が当該パケットの識別するビットパターンも埋め込まれている。
【００４８】
また、切替パスＩＤは、当該メッセージで起動させようとする予備パスのＩＤ情報である。当該ＩＤ情報は、予備パスのリソース予約を行う際に、スイッチング回路１８０の切替エントリに登録されており、予備パスの入力ＩＦ（インタフェース）番号と出力ＩＦ番号が登録されている。つまり、スイッチング回路１８０に転送されたリストレーションメッセージは、当該エントリを検索することにより、適切な方路に向かって転送処理される。
【００４９】
さらに、隣接装置制御インタフェース１００に具備されている当該マッチング回路１３０は、OSPF,LMPプロトコルパケットについては抽出せず、これらのパケットはそのままソフトウェア機能部１３に転送される。
【００５０】
また、リストレーションメッセージを送出する契機となる、クロスコネクト装置異常の高速検出が可能となるよう、マッチング回路１３０のメッセージ識別部１３２には、クロスコネクト装置の警報情報を識別する機能も実装されている。本発明においては、GSMPメッセージは基本的にソフトウェア機能部１３にそのまま転送されるが、装置もしくは現用パス異常を伝えるGMSP Eventメッセージについては、マッチング回路１３０で抽出し、当該パケットの内容を分析して、リストレーションメッセージの送出の判断を行う。
【００５１】
これにより、クロスコネクト装置の通信異常の高速検出が可能となり、リストレーションメッセージの送出速度の向上が期待できる。
【００５２】
［第２の実施の形態］
図８は、本発明の第２の実施の形態におけるクロスコネクト装置の構成を示す。
【００５３】
本実施の形態で用いられているクロスコネクト装置は、図８に示すように、スイッチングハードウェア機能部３０には、コア部分となるＳＤＨ(Synchronous Digital Hierarchy)クロスコネクトスイッチ部３１と、光信号を終端処理するＳＴＭ−６４光信号の受信インタフェース部３２、これとは逆にＳＴＭ−６４光信号を送信処理する送信インタフェース部３３が存在する。ＳＴＭ−６４信号には、１５５Mbit/s信号のＶＣ４パスが６４本多重化されている。スイッチングハードウェア３０には、これら送受信インタフェースで入出力される５１２本のＶＣ４パス（１５５Mbit/s）を切替できる。
【００５４】
本実施の形態の高速スイッチ制御装置１０は、これらの各機能部と装置内制御回線を通じて接続されている。
【００５５】
通常、これらの装置内制御回線は、Fast Ethernet（登録商標）技術を適用して構成される。さらに、本実施の形態の高速スイッチ制御装置は、通信ネットワーク事業者により提供されるデータコミュニケーションネットワーク（ＤＣＮ）に接続される。
【００５６】
ＤＣＮの通信回線は、ＳＴＭ−６４信号を伝送する１０Gbit/sのＳＤＨ伝送リンクのオーバヘッドバイトに定義されたD-Byteを使って構築される。この回線を通過する制御信号は、例えば、フォトニックルータネットワークのネットワークトポロジを取得するためのOSPF/IS-ISプロトコルパケットであったり、パケットスイッチ間で設定される光パスを設定・解除するRSVP-TE/CR-LDPプロトコル、各ファイバリンクの障害監視を行うLink Management Protocol (LMP)パケットであったりする。また、本実施の形態の技術により転送される予備パス起動プロトコル（リストレーションプロトコル）も、この回線を通じて転送される。
【００５７】
本実施の形態の高速スイッチ制御装置で実現する動作は、前述の第１の実施の形態と同様であり、STM−６４リンクの通信異常を契機として、リストレーションメッセージがIngress Node（VC−４パス設定命令が発呼される装置）から予備パス経路に沿って順次転送される。
【００５８】
なお、本発明は、上記の実施の形態に限定されることなく、特許請求の範囲内において種々変更・応用が可能である。
【産業上の利用可能性】
【００５９】
本発明は、クロスコネクト装置の切替処理技術に適用可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の原理構成図である。
【図２】リストレーションの動作を説明するための図である。
【図３】本発明の第１の実施の形態におけるクロスコネクト装置の構成図である。
【図４】本発明の第１の実施の形態における高速スイッチ制御装置のハードウェア構成を示す図である。
【図５】本発明の第１の実施の形態における高速スイッチ制御装置の構成図である。
【図６】本発明の第１の実施の形態における信号処理回路の構成図である。
【図７】本発明の第１の実施の形態におけるマッチング回路の構成図である。
【図８】本発明の第２の実施の形態におけるクロスコネクト装置の構成図である。
【図９】リストレーション方式を説明するための図である。
【符号の説明】
【００６１】
１０  高速スイッチ制御装置
１１  PCIバス
１２  ディスクドライブ
１３  メインメモリ（ソフトウェア機能部）
１４  CPU
２０、４０  クロスコネクトスイッチ
３０  スイッチングハードウェア機能部
３１  クロスコネクトスイッチ
３２  受信インタフェース
３３  送信インタフェース
１００  隣接装置制御インタフェース
１１０  パケット受信回路
１２０  デコーダ
１３０  マッチング回路
１３１  マッチング処理部
１３２  メッセージ識別部
１４０  信号処理回路
１４１  パケット信号解析部
１４２  メモリ
１５０  バッファ回路
１６０  エンコーダ
１７０  送信回路
１８０  スイッチング回路
１９０  PCIバスインタフェース
２００  自装置制御インタフェース
【図１】
2006109100.tif 000003
【図２】
2006109100.tif 000004
【図３】
2006109100.tif 000005
【図４】
2006109100.tif 000006
【図５】
2006109100.tif 000007
【図６】
2006109100.tif 000008
【図７】
2006109100.tif 000009
【図８】
2006109100.tif 000010
【図９】
2006109100.tif 000011