(57)【要約】      （修正有）【課題】デバイスの動作抵抗の低減という性能向上要求に応える。シリコンウェーハ基板における不純物濃度のばらつきの影響が、表面側エピタキシャル成長層での不純物拡散のばらつきとなって顕在化しないようにして、デバイスの耐圧を均一化する。各界面での格子定数差を緩和して、ミスフィット転位の発生を抑制し、ミスフィット転位発生に伴うデバイスのリーク電流の増大という問題点を解決する。【解決手段】シリコンウェーハ基板２０の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層３１と、この中間エピタキシャル成長層３１の不純物濃度よりも低い不純物濃度を有する表面側エピタキシャル成長層３２とからなるエピタキシャル成長層３０を有するシリコンエピタキシャルウェーハ１０が製造される。【選択図】図１
2006054370.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハ基板上にエピタキシャル成長層が形成された半導体エピタキシャルウェーハにおいて、
前記エピタキシャル成長層は、半導体ウェーハ基板の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層と、当該中間エピタキシャル成長層の不純物濃度よりも低い不純物濃度を有する表面側のエピタキシャル成長層とからなること
を特徴とする半導体エピタキシャルウェーハ。
【請求項２】
半導体ウェーハ基板には、抵抗率０．００３Ωｃｍ以下となる濃度の不純物が添加されていること
を特徴とする請求項１記載の半導体エピタキシャルウェーハ。
【請求項３】
表面側エピタキシャル成長層には、抵抗率０．１Ωｃｍ以上となる濃度の不純物が添加されていること
を特徴とする請求項１または２記載の半導体エピタキシャルウェーハ。
【請求項４】
中間エピタキシャル成長層には、抵抗率が、表面側エピタキシャル層の抵抗率の１/５以下となる濃度の不純物が添加されていること
を特徴とする請求項１または２または３記載の半導体エピタキシャルウェーハ。
【請求項５】
半導体ウェーハ基板上にエピタキシャル成長層を形成して、半導体エピタキシャルウェーハを製造する半導体エピタキシャルウェーハの製造方法において、
半導体ウェーハ基板上に、当該半導体ウェーハ基板の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層を形成する工程と、
前記中間エピタキシャル成長層上に、当該中間エピタキシャル成長層の不純物濃度よりも低い不純物濃度を有する表面側のエピタキシャル成長層を形成する工程とを含むこと
を特徴とする半導体エピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェーハに関し、特にシリコンエピタキシャルウェーハおよびその製造方法に関する。
【背景技術】
【０００２】
PowerMOSFET等の半導体デバイスは、図２に示すように、シリコンウェーハ基板２０上にエピタキシャル成長層３０の薄膜を形成する工程を経て製造されたシリコンエピタキシャルウェーハ１０を用意し、このウェーハ１０のエピタキシャル成長層３０をデバイス層として、トランジスタを作り込むことで作製される。
【０００３】
エピタキシャル成長層３０の薄膜を形成する際には、Ｎ型又はＰ型の導電型を有するシリコンウェーハ基板２０を準備する。シリコンウェーハ基板２０には不純物が添加される。たとえば導電型がＰ型の場合にはボロン（Ｂ）が添加され、導電型がＮ型の場合にはリン（Ｐh）又は砒素（Ａs）又はアンチモン（Ｓb）等の不純物が添加される。
【０００４】
このシリコンウェーハ基板２０をエピタキシャル成長炉に入れ、炉内温度を高温に保った状態で、キャリアガスとして水素（Ｈ２）雰囲気にする。エピタキシャル成長薄膜形成用の原料ガスとして、例えばＳiＨ４  （モノシラン）、ＳiＨ２Ｃｌ２  （ジクロールシラン）、ＳiＨＣｌ３  （トリクロロシラン）、ＳiＣｌ４（四塩化シリコン）などが使用される。エピタキシャル成長層３０の導電型がＰ型の場合には、ドーピングガスとしてＢ２Ｈ６  （ジボラン）、ＢＣｌ３  （トリクロロボラン）などのボロン（Ｂ）化合物が使用され、エピタキシャル成長層３０の導電型がＮ型の場合には、ドーピングガスとしてＰＨ３  （フォスフィン）、ＡsＨ３  （アルシン）などが使用される。
【０００５】
つぎに所望の膜厚に達するまで高温に保った炉内で、キャリアガス、原料ガス、ドーパントガスとともに放置することによりエピタキシャル成長層３０の薄膜をシリコンウェーハ基板２０上に形成することができる。エピタキシャル成長層３０の抵抗率は、ドーパントガスの濃度を制御して調整する。
【０００６】
PowerMOSFETに用いられるシリコンエピタキシャルウェーハ１０は、縦方向に電流を流すウェーハである。
【０００７】
なお、下記特許文献１は、本願発明に関連する一般的技術水準を開示するものであり、同特許文献１には、結晶欠陥層をなくし高濃度層との界面でドーパント濃度が急峻に変化するシリコンエピタキシャルウェーハを得ることを目的として、シリコンウェーハ基板の上にシリコンウェーハ基板中の不純物濃度とほぼ同じ濃度の第１層をエピタキシャル成長させ、更に第１層の上にシリコンウェーハ基板中の不純物濃度よりも３桁以上低い不純物濃度の第２層をエピタキシャル成長させるという発明が記載されている。
【特許文献１】特開平９−２４６１９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上述したPowerMOSFET用シリコンエピタキシャルウェーハ１０には、下記のような問題があった。
【０００９】
（ａ）熱プロセスを経てデバイスが作製されるが、熱処理中、低抵抗のシリコンウェーハ基板２０から不純物がエピタキシャル成長層３０に拡散する。各シリコンエピタキシャルウェーハ１０間で、基板２０中の不純物濃度がばらついていると、不純物の拡散が変動する。この各ウェーハ１０間での不純物拡散のばらつきは、デバイスの耐圧のばらつきとなって顕在化する。
【００１０】
（ｂ）シリコンウェーハ基板２０とエピタキシャル成長層３０との間の界面では、格子定数の差によって、ミスフィット転位が生じる。すなわち、シリコン同士の間の格子定数と、シリコンとボロンの間の格子定数とを比較すると、後者の格子定数の方が短いため、ボロンの濃度が高いシリコンウェーハ基板２０とボロンの濃度が低いエピタキシャル成長層３０との間で格子定数の差が生じ、これがミスフィット転位を招く。そして、デバイスの作製にあたり、熱処理が施されると、そのミスフィット転位がエピタキシャル成長層３０に拡大し、デバイスのリーク電流の増大を招く。
【００１１】
以上の問題点について更に図３を参照して説明する。
【００１２】
図３は、シリコンエピタキシャルウェーハ１０の深さ（μｍ）と、不純物（ボロンＢ）の濃度（atoms/cc）との関係を示している。同図３において横軸の深さは、ウェーハ１０の表面を０とした数値で表している。同図３は、デバイス作製時と同じ温度条件で熱処理を施したときの不純物拡散の結果を示している。図３は、シリコンウェーハ基板２０の抵抗率ρ（不純物ボロンの濃度）を変化させたときの各深さでの不純物濃度を示している。図３において、Ｌ１は、シリコンウェーハ基板２０に不純物を添加しない場合の不純物拡散を示し、Ｌ２は、同抵抗率ρが０．００１８〜０．００２２Ωｃｍの場合の不純物拡散を示し、Ｌ３は、同抵抗率ρが０．００２３〜０．００２７Ωｃｍの場合の不純物拡散を示し、Ｌ４は、同抵抗率ρが０．００２８〜０．００３２Ωｃｍの場合の不純物拡散を示し、Ｌ５は、同抵抗率ρが０．００３４〜０．００３８Ωｃｍの場合の不純物拡散を示している。
【００１３】
同図３に示すように、シリコンウェーハ基板２０の抵抗率ρが低くなるに伴い、シリコンウェーハ基板２０からエピタキシャル成長層３０への不純物拡散が
大きくなり、抵抗率ρが０．００３Ωｃｍ以下で顕著になる。
【００１４】
一方、シリコンウェーハ基板２０は、シリコンインゴットから切り出されるが、シリコンインゴットでは偏析によってトップ側の不純物濃度が低くなり（抵抗率が高くなり）、ボトム側の不純物濃度が高くなり（抵抗率が低くなり）、シリコンインゴットから切り出される各シリコンウェーハ基板２０の不純物濃度がばらつく。
【００１５】
したがって、シリコンウェーハ基板２０の抵抗率ρが０．００３Ωｃｍ以下の場合には、各シリコンエピタキシャルウェーハ１０間での基板２０中の不純物濃度のばらつきは、各ウェーハ１０間での不純物拡散のばらつきを招き、結果として、デバイスの耐圧のばらつきを招く。
【００１６】
そこで、上述した問題点（ａ）、（ｂ）を解決するために、つぎの各技術（１）〜（５）を適用することが考えられる。
【００１７】
従来技術（１）  シリコンウェーハ基板２０の抵抗率ρを、たとえば０．００３Ωｃｍ以上として不純物拡散のばらつきを抑制する。
【００１８】
従来技術（２）  シリコンウェーハ基板２０の抵抗率を狭い範囲（たとえば０．００１Ωｃｍの範囲）に限定して、デバイス作製の際の熱処理中の基板２０からの不純物拡散のばらつきを抑制する。
【００１９】
従来技術（３）  デバイスの耐圧のばらつきを調整するために、シリコンウェーハ基板２０の抵抗率に合わせて、エピタキシャル成長層３０の厚みを調整する。
【００２０】
従来技術（４）  上記（ｂ）のミスフィット転位発生という問題に対しては、格子定数を調整する目的で、シリコンウェーハ基板２０に、ゲルマニウムＧe等の元素をドーピングしたり、エピタキシャル成長前にシリコンウェーハ基板２０の表面にゲルマニウムＧe等を拡散するという方法が考えられる。
【００２１】
しかし、上記従来技術（１）を適用した場合には、デバイスの動作抵抗（オン電圧、オン抵抗）を低減したいとの性能向上要求に対して、不利になる。これは、シリコンウェーハ基板２０の抵抗率が直接、デバイスのオン抵抗に影響するため、できる限り低い基板抵抗率が求められるからである。
【００２２】
また、実際の生産にあたり、上記従来技術（２）を適用することは事実上不可能である。つまり、ＣＺ成長で得られるシリコンインゴットの抵抗率を狭い範囲（たとえば０．００１Ωｃｍの範囲）に制御することは困難であり、現実的ではない。
【００２３】
また、上記従来技術（３）を適用した場合には、シリコンウェーハ基板２０の抵抗率に合わせて、エピタキシャル成長条件を変更しなければならず、生産上、効率的ではない。また、上記従来技術（２）、（３）の方法では、上記（ｂ）のミスフィット転位の発生という問題点に対する解決策を何ら提供するものではない。                        
また、上記従来技術（４）に示す方法では、ミスフィット転位発生はある程度抑制できるものの、シリコンウェーハ基板２０からエピタキシャル成長層３０への不純物拡散は抑制できず、結果として基板抵抗率のばらつきによる耐圧ばらつきという問題点（ａ）を何ら改善するものではない。
【００２４】
以上の従来技術（１）〜（４）を適用した場合の問題点の改善効果を図４にまとめて示す。同図４に示すように、デバイスの動作抵抗の低減という性能向上要求に応えつつ、上記問題点（ａ）、（ｂ）を一挙に解決するという技術は、従来存在しなかった。
【００２５】
本発明は、こうした実状に鑑みてなされたものであり、デバイスの動作抵抗の低減という性能向上要求に応えつつ、上記問題点（ａ）、（ｂ）を一挙に解決するという技術を提供することを解決課題とするものである。
【課題を解決するための手段】
【００２６】
第１発明は、
半導体ウェーハ基板上にエピタキシャル成長層が形成された半導体エピタキシャルウェーハにおいて、
前記エピタキシャル成長層は、半導体ウェーハ基板の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層と、当該中間エピタキシャル成長層の不純物濃度よりも低い不純物濃度を有する表面側のエピタキシャル成長層とからなること
を特徴とする。
【００２７】
第２発明は、第１発明において、
半導体ウェーハ基板には、抵抗率０．００３Ωｃｍ以下となる濃度の不純物が添加されていること
を特徴とする。
【００２８】
第３発明は、第１発明または第２発明において、
表面側エピタキシャル成長層には、抵抗率０．１Ωｃｍ以上となる濃度の不純物が添加されていること
を特徴とする。
【００２９】
第４発明は、第１発明または第２発明または第３発明において、
中間エピタキシャル成長層には、抵抗率が、表面側エピタキシャル層の抵抗率の１/５以下となる濃度の不純物が添加されていること
を特徴とする。
【００３０】
第５発明は、
半導体ウェーハ基板上にエピタキシャル成長層を形成して、半導体エピタキシャルウェーハを製造する半導体エピタキシャルウェーハの製造方法において、
半導体ウェーハ基板上に、当該半導体ウェーハ基板の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層を形成する工程と、
前記中間エピタキシャル成長層上に、当該中間エピタキシャル成長層の不純物濃度よりも低い不純物濃度を有する表面側のエピタキシャル成長層を形成する工程とを含むこと
を特徴とする。
【００３１】
本発明によれば、図５に示すように、シリコンウェーハ基板２０の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層３１と、この中間エピタキシャル成長層の３１不純物濃度よりも低い不純物濃度を有する表面側エピタキシャル成長層３２とからなるエピタキシャル成長層３０を有するシリコンエピタキシャルウェーハ１０が製造される（第１発明〜第５発明）。
【００３２】
同図５に示すように、このシリコンエピタキシャルウェーハ１０を構成するシリコンウェーハ基板２０には、抵抗率０．００３Ωｃｍ以下（たとえば抵抗率０．００１Ωｃｍ）となる濃度の不純物が添加されている（第２発明）。
【００３３】
また、このシリコンエピタキシャルウェーハ１０を構成する表面側エピタキシャル成長層３２には、抵抗率０．１Ωｃｍ以上（たとえば抵抗率０．５Ωｃｍ）となる濃度の不純物が添加されている（第３発明）。
【００３４】
また、このシリコンエピタキシャルウェーハ１０を構成する中間エピタキシャル成長層３１には、抵抗率が、表面側エピタキシャル層３２の抵抗率（たとえば抵抗率０．５Ωｃｍ）の１/５以下となる濃度の不純物（たとえば抵抗率０．０５Ωｃｍ）が添加されている（第４発明）。
【００３５】
こうして製造されたシリコンエピタキシャルウェーハ１０は、シリコンウェーハ基板２０と第１層の中間エピタキシャル成長層３１との界面での格子定数差が緩和されるとともに、第１層の中間エピタキシャル成長層３１と第２層の表面側エピタキシャル成長層３２の界面での格子定数差が緩和されており、ミスフィット転位の発生が抑制される。
【００３６】
また、こうして製造されたシリコンエピタキシャルウェーハ１０を用いてデバイスを作製すると、そのデバイスプロセスでの熱処理に伴う基板２０からエピタキシャル成長層３０へのボロンの拡散は、第１層の中間エピタキシャル成長層３１内に留まり、第２層目の表面側エピタキシャル成長層３２へ到達することがない。このため不純物ボロンの拡散に伴うデバイスの耐圧特性への影響を最小限に抑えることができる（図５の破線ＬＮ２参照）。
【００３７】
また、こうして製造されたシリコンエピタキシャルウェーハ１０を構成する第１層の中間エピタキシャル成長層３１の抵抗率のばらつきは、エピタキシャル層成長条件により制御することができるため、非常に均一に制御することができる。その結果、第１層の中間エピタキシャル成長層３１から第２層の表面側エピタキシャル成長層３２へのボロン拡散の各ウェーハ間でのばらつきは、殆ど無くなり、各ウェーハ間での耐圧特性を均一なものにすることができる。
【００３８】
また、こうして製造されたシリコンエピタキシャルウェーハ１０を構成する第２層の表面側エピタキシャル成長層３２の抵抗率に対して、第１層の中間エピタキシャル成長層の抵抗率は、充分に低いため、第２層の表面側エピタキシャル成長層３２で広がる空乏層は、第１層の中間エピタキシャル成長層３１に達すると、その広がりが止められ、第１層の中間エピタキシャル成長層３１での基板２０からのボロン拡散の影響を受けることがなくなる。
【００３９】
また、シリコンウェーハ基板２０と表面側エピタキシャル成長層３２との間に、中間エピタキシャル成長層３１を介在させるようにしたため、動作抵抗の増大が考えられるが、これについては、シリコンウェーハ基板２０の抵抗率を低下させることで吸収され、トータルとしての動作抵抗を低下させることができ、結果として、デバイス性能を向上させることができる。
【００４０】
以上のように本発明によれば、デバイスの動作抵抗の低減という性能向上要求に応えることができる。またシリコンウェーハ基板２０における不純物濃度のばらつきの影響が、第２層の表面側エピタキシャル成長層３２での不純物拡散のばらつきとなって顕在化することがなくなる。このためデバイスの耐圧が均一化され、上述した問題点（ａ）が解決される。
【００４１】
また、各界面での格子定数差が緩和されるため、ミスフィット転位の発生が抑制される。このためミスフィット転位発生に伴うデバイスのリーク電流の増大という上述した問題点（ｂ）が解決される。
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照して本発明の実施の形態について説明する。なお、実施形態では、半導体エピタキシャルウェーハとして、シリコンエピタキシャルウェーハを想定する。
【００４３】
図１は、図２に対応させて実施形態のシリコンエピタキシャルウェーハ１０の断面を模式的に示している。
【００４４】
図５は、実施形態のシリコンエピタキシャルウェーハ１０を構成するシリコンウェーハ基板２０、中間エピタキシャル成長層３１（エピタキシャル成長層第１層３１）、表面側エピタキシャル成長層３２（エピタキシャル成長層第２層３２）と、不純物であるボロンＢの濃度との関係を示したものである。
【００４５】
これら図１、図５に示すように、実施形態のシリコンエピタキシャルウェーハ１０のエピタキシャル成長層３０は、シリコンウェーハ基板２０の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層３１（第１層）と、この中間エピタキシャル成長層３１の不純物濃度よりも低い不純物濃度を有する表面側エピタキシャル成長層３２とからなる。
【００４６】
実施形態では、PowerMOSFET用シリコンエピタキシャルウェーハ１０を製造するにあたり、抵抗率０．００３Ωｃｍ以下のボロンドープされたシリコンウェーハ基板２０の上に、中間エピタキシャル成長層３１を介して、抵抗率０．５Ωｃｍ程度で膜厚６μｍ程度の表面側エピタキシャル成長層３２を気相成長させる場合を例にとり説明する。
【００４７】
実施形態では、枚葉型エピタキシャル気相成長装置によってシリコンエピタキシャルウェーハ１０を製造する場合を想定する。
【００４８】
気相成長装置のチャンバの外部には加熱用ランプが設けられており、加熱用ランプが発光することにより輻射熱がチャンバを介してシリコンウェーハ基板２０に加えられる。これによりシリコンウェーハ基板２０を気相成長に適した成長温度まで到達させることができる。そして、チャンバのガス導入口からはキャリアガス（メインガス）、反応ガス（原料ガス）、ドーピングガスからなる成長ガス（場合によってはエッチングガス）がチャンバ内に供給され、サセプタの上面に沿って流される。サセプタを通過した成長ガスはチャンバのガス排気口から排気される。
【００４９】
エピタキシャル成長層３０の薄膜を形成するにあたり、Ｐ型の導電型を有する、ボロンＢが添加されたシリコンウェーハ基板２０が用意される。枚葉型エピタキシャル気相成長装置では、チャンバ内のサセプタに、エピタキシャル成長を終える毎にシリコンウェーハ基板２０が１枚ずつ載置される。シリコンウェーハ基板２０は、抵抗率０．００１Ωｃｍ程度の低抵抗率が得られる高不純物濃度のものが使用される。
【００５０】
図７は、中間エピタキシャル成長層３１、表面側エピタキシャル成長層３２を連続して成長させるレシピを示している。図７（ａ）は気相成長装置のチャンバ
内の温度変化を示し、図７（ｂ）は、同チャンバ内に導入されるガスの種類を「→」で示している。
【００５１】
一方、図８は、中間エピタキシャル成長層３１、表面側エピタキシャル成長層３２を分割して成長させるレシピを示している。図８（ａ）は気相成長装置のチャンバ内の温度変化を示し、図８（ｂ）は、同チャンバ内に導入されるガスの種類を「→」で示している。
【００５２】
シリコンウェーハ基板２０がチャンバ内に投入されサセプタ上に載置されると、水素ベーク（ガスエッチング）に適した温度までヒートアップするとともに、キャリアガスによって水素（Ｈ２）雰囲気にする。そして必要に応じて、エッチングガスを流しながら例えば１１００゜Ｃ〜１２００゜Ｃの温度で水素ベークによってシリコンウェーハ基板２０を熱処理する。
【００５３】
つぎに、４μｍの膜厚に達するまで、高温（たとえば１０００〜１１５０゜Ｃ）に保ったチャンバ内で、キャリアガス（水素ガス）、反応ガス（原料ガス）、ドーパントガス（高濃度）とともに放置することにより中間エピタキシャル成長層３１の薄膜をシリコンウェーハ基板２０上に形成する。
【００５４】
エピタキシャル成長薄膜形成用の反応ガス（原料ガス）としては、例えばＳiＨＣｌ３  （トリクロルシラン）ガスが使用される。中間エピタキシャル成長層３１の抵抗率は、ドーパントガスの濃度を制御して調整する。ドーピングガスとしては、所定の高濃度にコントロールされたＢ２Ｈ６  （ジボラン）などのボロン（Ｂ）化合物のガスが使用される。第１層の中間エピタキシャル成長層３１の抵抗率は、０．０５Ωｃｍ程度（高濃度）に調整される。
【００５５】
こうして第１層３１が形成されると、連続成長のレシピ（図７）の場合は、その後、水素ガスによってチャンバ内をパージして、第１層３１の成長時と同じ高温に保持した状態で第２層３２を成長させる。
【００５６】
一方、分割成長のレシピ（図８）の場合は、第１層３１が形成されると、クールダウンしながら水素ガスによってチャンバ内をパージし、その後、シリコンウェーハを取り出す。  そして、再度、シリコンウェーハをチャンバ内に投入し、ヒートアップし、水素ベークを経て、第１層３１の成長時と同じ高温に保持した状態で第２層３２を成長させる。
【００５７】
第２層３２の成長はつぎのように行う。すなわち、所定の耐圧を得るために、６μｍの膜厚に達するまで、高温に保ったチャンバ内で、キャリアガス（水素ガス）、反応ガス（原料ガス）、ドーパントガス（低濃度）とともに放置することにより表面側エピタキシャル成長層３２の薄膜を、第１層の中間エピタキシャル成長層３１の上に形成する。
【００５８】
第２層３２の形成時も第１層３１の形成時と同様に、原料ガスとして、例えばＳiＨＣｌ３  （トリクロルシラン）ガスが使用され、所定の低濃度にコントロールされたＢ２Ｈ６  （ジボラン）などのボロン（Ｂ）化合物のドーパントガスを使用して、表面側エピタキシャル成長層３２の抵抗率を、０．５Ωｃｍ程度（低濃度）に制御する。
【００５９】
こうして第２層３２が形成されると、クールダウンしながら水素ガスによってチャンバ内をパージし、その後、シリコンウェーハを取り出す。 
以上のようにして、図５に示すように、シリコンウェーハ基板２０の不純物濃度よりも低い不純物濃度を有する中間エピタキシャル成長層３１と、この中間エピタキシャル成長層の３１不純物濃度よりも低い不純物濃度を有する表面側エピタキシャル成長層３２とからなるエピタキシャル成長層３０を有するシリコンエピタキシャルウェーハ１０が製造される。
【００６０】
図５において、実線ＬＮ１は、エピタキシャル成長直後の不純物濃度を示し、破線ＬＮ２はデバイスプロセス後の不純物濃度を示している。
【００６１】
同図５に示すように、このシリコンエピタキシャルウェーハ１０を構成するシリコンウェーハ基板２０には、抵抗率０．００３Ωｃｍ以下（抵抗率０．００１Ωｃｍ）となる濃度の不純物が添加されている。
【００６２】
また、このシリコンエピタキシャルウェーハ１０を構成する表面側エピタキシャル成長層３２には、抵抗率０．１Ωｃｍ以上（抵抗率０．５Ωｃｍ）となる濃度の不純物が添加されている。
【００６３】
また、このシリコンエピタキシャルウェーハ１０を構成する中間エピタキシャル成長層３１には、抵抗率が、表面側エピタキシャル層３２の抵抗率（抵抗率０．５Ωｃｍ）の１/５以下となる濃度の不純物（抵抗率０．０５Ωｃｍ）が添加されている。
【００６４】
こうして製造されたシリコンエピタキシャルウェーハ１０は、シリコンウェーハ基板２０と第１層の中間エピタキシャル成長層３１との界面での格子定数差が緩和されるとともに、第１層の中間エピタキシャル成長層３１と第２層の表面側エピタキシャル成長層３２の界面での格子定数差が緩和されており、ミスフィット転位の発生が抑制される。
【００６５】
また、こうして製造されたシリコンエピタキシャルウェーハ１０を用いてデバイスを作製すると、そのデバイスプロセスでの熱処理に伴う基板２０からエピタキシャル成長層３０へのボロンの拡散は、第１層の中間エピタキシャル成長層３１内に留まり、第２層目の表面側エピタキシャル成長層３２へ到達することがない。このため不純物ボロンの拡散に伴うデバイスの耐圧特性への影響を最小限に抑えることができる（図５の破線ＬＮ２参照）。第１層の中間エピタキシャル成長層３１の厚さは、デバイスプロセスを考慮して、シリコンウェーハ基板２０から拡散される不純物（ボロン）を吸収できる程度の大きさであればよい。
【００６６】
また、こうして製造されたシリコンエピタキシャルウェーハ１０を構成する第１層の中間エピタキシャル成長層３１の抵抗率のばらつきは、エピタキシャル層成長条件により制御することができるため、非常に均一に制御することができる。その結果、第１層の中間エピタキシャル成長層３１から第２層の表面側エピタキシャル成長層３２へのボロン拡散の各ウェーハ間でのばらつきは、殆ど無くなり、各ウェーハ間での耐圧特性を均一なものにすることができる。
【００６７】
また、こうして製造されたシリコンエピタキシャルウェーハ１０を構成する第２層の表面側エピタキシャル成長層３２の抵抗率に対して、第１層の中間エピタキシャル成長層の抵抗率は、充分に低いため、第２層の表面側エピタキシャル成長層３２で広がる空乏層は、第１層の中間エピタキシャル成長層３１に達すると、その広がりが止められ、第１層の中間エピタキシャル成長層３１での基板２０からのボロン拡散の影響を受けることがなくなる。
【００６８】
また、シリコンウェーハ基板２０と表面側エピタキシャル成長層３２との間に、中間エピタキシャル成長層３１を介在させるようにしたため、動作抵抗の増大が考えられるが、これについては、シリコンウェーハ基板２０の抵抗率を低下させることで吸収され、トータルとしての動作抵抗を低下させることができ、結果として、デバイス性能を向上させることができる。
【００６９】
上述した実施例では、Ｐ型の導電型を有するシリコンウェーハ基板２０を用いた場合について説明したが、Ｎ型の導電型を有するシリコンウェーハ基板２０を用いても、同様の効果を有するシリコンエピタキシャルウェーハ１０を製造することができる。
【００７０】
たとえば、シリコンウェーハ基板２０として、低抵抗率０．００１Ωｃｍ程度が得られる高濃度のリン（Ｐh）がドーピングされたものを用意し、このシリコンウェーハ基板２０の上に、第１層目として、抵抗率０．０２Ωｃｍ程度が得られる不純物濃度であって、膜厚が５μｍの中間エピタキシャル成長層３１をエピタキシャル成長させ、更に、この第１層の中間エピタキシャル成長層３１の上に、抵抗率０．２Ωｃｍ程度が得られる不純物濃度であって、膜厚が４μｍの表面側エピタキシャル成長層３２をエピタキシャル成長させることで、シリコンエピタキシャルウェーハ１０を製造してもよい。このようにして製造されたＮ型のシリコンエピタキシャルウェーハ１０は、上述したＰ型のシリコンエピタキシャルウェーハ１０と同等の効果が得られる。
【００７１】
以上のように本実施形態によれば、デバイスの動作抵抗の低減という性能向上要求に応えることができる。またシリコンウェーハ基板２０における不純物濃度のばらつきの影響が、第２層の表面側エピタキシャル成長層３２での不純物拡散のばらつきとなって顕在化することがなくなる。このためデバイスの耐圧が均一化され、上述した問題点（ａ）が解決される。
【００７２】
また、各界面での格子定数差が緩和されるため、ミスフィット転位の発生が抑制される。このためミスフィット転位発生に伴うデバイスのリーク電流の増大という上述した問題点（ｂ）が解決される。本発明の効果と前述した従来技術（１）〜（４）による改善効果を対比して図４に示す。本発明によれば、基板２０からの拡散のばらつきに伴う問題点（ａ）、ミスフィット転位の影響に伴う問題点（ｂ）が解決され（○印で示す）、デバイスの動作抵抗の低減という性能向上（○印で示す）が図られているのがわかる。
【００７３】
なお、実施形態では、シリコンウェーハ基板２０と、所定の耐圧特性を得るための表面側エピタキシャル成長層３２との間に、同じ不純物濃度（抵抗率０．０５Ωｃｍ）の中間エピタキシャル成長層３１を介在させているが、中間エピタキシャル成長層３１としては、図６（ａ）に実線ＬＮ３で示すように、層３１内で不純物濃度が変化するものであってもよく、また図６（ｂ）に実線ＬＮ４で示すように、層３１内で不純物濃度がステップ状に段階的に変化するものであってもよい。
【産業上の利用可能性】
【００７４】
本発明はシリコンウェーハ以外のＧａＡs（ガリウム砒素）などの半導体ウェーハを製造する場合にも適用することができる。
【図面の簡単な説明】
【００７５】
【図１】図１は実施形態のシリコンエピタキシャルウェーハの断面を模式的に示す図である。
【図２】図２は従来のシリコンエピタキシャルウェーハの断面を模式的に示す図である。
【図３】図３はシリコンエピタキシャルウェーハの深さと不純物濃度との関係を示す図で、シリコンウェーハ基板から不純物が拡散する様子を説明するために用いた図である。
【図４】図４は従来技術（１）〜（４）による改善効果と本発明の効果を表にして示した図である。
【図５】図５は実施形態のシリコンエピタキシャルウェーハを構成する基板、エピタキシャル成長層の第１層、第２層と、不純物濃度との関係を示す図である。
【図６】図６（ａ）、（ｂ）は別実施例を説明するために用いた図で、シリコンエピタキシャルウェーハを構成する基板、エピタキシャル成長層の第１層、第２層と、不純物濃度との関係を示す図である。
【図７】図７は、中間エピタキシャル成長層、表面側エピタキシャル成長層を連続して成長させるレシピを示す図である。
【図８】図８は、中間エピタキシャル成長層、表面側エピタキシャル成長層を分割して成長させるレシピを示す図である。
【符号の説明】
【００７６】
１０  シリコンエピタキシャルウェーハ  ２０  シリコンウェーハ基板  ３
１  中間エピタキシャル成長層  ３２  表面側エピタキシャル成長層
【図１】
2006054370.tif 000003
【図２】
2006054370.tif 000004
【図３】
2006054370.tif 000005
【図４】
2006054370.tif 000006
【図５】
2006054370.tif 000007
【図６】
2006054370.tif 000008
【図７】
2006054370.tif 000009
【図８】
2006054370.tif 000010