(57)【要約】【課題】  混色性が優秀であると共に信号遅延などの問題がない平板表示装置を提供する。【解決手段】  本発明による平板表示装置は、基板と、前記基板上に配列された信号線と、前記信号線の交差により定義された画素駆動回路領域に各々位置する画素駆動回路と、前記各画素駆動回路に接続し、前記信号線の中で少なくとも一つと重畳される画素電極と、を含む。前記画素駆動回路領域の中で同一色に該当する画素駆動回路領域は、列方向にお互いに隣接して位置する。そして、前記画素電極は、前記画素駆動回路領域と異なる配列を有し、行方向及び列方向に異なる色に該当する画素電極と隣接する。【選択図】  図３
2006133725.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配列された信号線と、
前記信号線の交差により定義された画素駆動回路領域に各々位置する画素駆動回路と、
前記各画素駆動回路に接続し、前記信号線の中で少なくとも一つと重畳される画素電極と、を含むことを特徴とする平板表示装置。
【請求項２】
前記画素駆動回路領域の中で同一色に該当する画素駆動回路領域は、列方向にお互いに隣接して位置することを特徴とする請求項１に記載の平板表示装置。
【請求項３】
前記画素電極は、前記画素駆動回路領域と異なる配列を有することを特徴とする請求項１又は２に記載の平板表示装置。
【請求項４】
前記各画素電極は、行方向及び列方向に異なる色に該当する画素電極と隣接することを特徴とする請求項３に記載の平板表示装置。
【請求項５】
前記画素電極は、デルタ型に配列されたことを特徴とする請求項４に記載の平板表示装置。
【請求項６】
前記信号線の中で一部は、スキャンラインと前記スキャンラインを交差しながら直線形態に配列されたデータラインであることを特徴とする請求項１に記載の平板表示装置。
【請求項７】
前記信号線の中で他の一部は、前記スキャンラインを交差しながら直線形態に配列された電源ラインであることを特徴とする請求項６に記載の平板表示装置。
【請求項８】
前記画素電極と重畳される前記信号線と前記画素電極との間に介在された絶縁膜の厚さは、５０００Å以上であることを特徴とする請求項１に記載の平板表示装置。
【請求項９】
前記画素電極と重畳される前記信号線と前記画素電極との間に介在された絶縁膜の厚さは、３μｍ以下であることを特徴とする請求項８に記載の平板表示装置。
【請求項１０】
前記平板表示装置は、有機電界発光表示装置であることを特徴とする請求項１に記載の平板表示装置。
【請求項１１】
前記画素電極は、光反射導電膜であることを特徴とする請求項１又は１０に記載の平板表示装置。
【請求項１２】
前記画素電極は光透過導電膜であり、前記画素電極の下部に位置する反射膜パターンをさらに備えることを特徴とする請求項１又は１０に記載の平板表示装置。
【請求項１３】
基板と、
前記基板上に配列された信号線と、
前記信号線の交差により定義される画素駆動回路領域と、
前記画素駆動回路領域の各々に位置する画素駆動回路と、
前記画素駆動回路に各々接続する画素電極と、を含み、
前記画素電極は、前記画素駆動回路領域と異なる配列を有することを特徴とする平板表示装置。
【請求項１４】
前記画素駆動回路領域の中で同一色に該当する画素駆動回路領域は、列方向にお互いに隣接して位置することを特徴とする請求項１３に記載の平板表示装置。
【請求項１５】
前記各画素電極は、行方向及び列方向に異なる色に該当する画素電極と隣接することを特徴とする請求項１３に記載の平板表示装置。
【請求項１６】
前記画素電極は、デルタ型に配列されたことを特徴とする請求項１５に記載の平板表示装置。
【請求項１７】
前記信号線の中で一部は、スキャンラインと前記スキャンラインを交差しながら直線形態に配列されたデータラインであることを特徴とする請求項１３に記載の平板表示装置。
【請求項１８】
前記信号線の中で他の一部は、前記スキャンラインを交差しながら直線形態に配列された電源ラインであることを特徴とする請求項１７に記載の平板表示装置。
【請求項１９】
前記平板表示装置は、有機電界発光表示装置であることを特徴とする請求項１３に記載の平板表示装置。
【請求項２０】
前記画素電極は、光反射導電膜であることを特徴とする請求項１３又は１９に記載の表示装置の製造方法。
【請求項２１】
前記画素電極は光透過導電膜であり、前記画素電極の下部に位置する反射膜パターンをさらに備えることを特徴とする請求項１３又は１９に記載の平板表示装置。
【請求項２２】
基板と、
前記基板上に信号線が配列された、前記信号線の中で少なくとも一部は、スキャンラインと前記スキャンラインを交差しながら直線形態に配列されたデータラインであり、
前記スキャンラインと前記データラインの交差により定義される画素駆動回路領域と、
前記画素駆動回路領域の各々に位置する画素駆動回路と、
前記画素駆動回路に各々接続する画素電極と、を含み、
前記各画素電極は、行方向及び列方向に異なる色に該当する画素電極と隣接することを特徴とする平板表示装置。
【請求項２３】
前記信号線の中で他の一部は、前記スキャンラインを交差しながら直線形態に配列された電源ラインであることを特徴とする請求項２２に記載の平板表示装置。
【請求項２４】
前記画素駆動回路領域の中で同一色に該当する画素駆動回路領域は、列方向にお互いに隣接して位置することを特徴とする請求項２２に記載の平板表示装置。
【請求項２５】
前記画素電極は、デルタ型に配列されたことを特徴とする請求項２２に記載の平板表示装置。
【請求項２６】
前記平板表示装置は、有機電界発光表示装置であることを特徴とする請求項２２に記載の平板表示装置。
【請求項２７】
前記画素電極は、光反射導電膜であることを特徴とする請求項２２又は２６に記載の平板表示装置。
【請求項２８】
前記画素電極は光透過導電膜であり、前記画素電極の下部に位置する反射膜パターンをさらに備えることを特徴とする請求項２２又は２６に記載の平板表示装置。
【請求項２９】
基板と、
前記基板上に信号線が配列された、前記信号線の中で少なくとも一部は、スキャンラインと前記スキャンラインを交差しながら直線形態に配列されたデータラインであり、
前記スキャンラインと前記データラインの交差によって定義される赤色、緑色及び青色の画素駆動回路領域と、
前記画素駆動回路領域の各々に位置する赤色、緑色及び青色の画素駆動回路と、
前記赤色、緑色及び青色の画素駆動回路に各々接続する赤色、緑色及び青色の画素電極と、を含み、
前記画素駆動回路領域の中で同一色に該当する画素駆動回路領域は、列方向にお互いに隣接して位置し、
前記各画素電極は、行方向及び列方向に異なる色画素電極と隣接することを特徴とする平板表示装置。
【請求項３０】
前記画素電極は、デルタ型に配列されたことを特徴とする請求項２９に記載の平板表示装置。
【請求項３１】
前記平板表示装置は、有機電界発光表示装置であることを特徴とする請求項２９に記載の平板表示装置。
【請求項３２】
前記画素電極は、光反射導電膜であることを特徴とする請求項２９又は３１に記載の平板表示装置。
【請求項３３】
前記画素電極は光透過導電膜であり、前記画素電極の下部に位置する反射膜パターンをさらに備えることを特徴とする請求項２９又は３１に記載の平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置に関し、より詳しくは、フルカラー平板表示装置に関する。
【背景技術】
【０００２】
平板表示装置は、軽量で薄型であるなどの特性によって、最近、陰極線管表示装置（ｃａｔｈｏｄｅ−ｒａｙ ｔｕｂｅ ｄｉｓｐｌａｙ）に代わる表示装置として注目されている。この平板表示装置の代表的な例としては、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）と有機電界発光表示装置（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）がある。この中で、有機電界発光表示装置は、液晶表示装置に比べて輝度特性及び視野角特性が優秀であり、バックライトを要しないので、超薄型を実現できるという長所がある。
【０００３】
この平板表示装置は、赤色、緑色及び青色の画素を備えてフルカラー化を実現することができる。この時、赤色、緑色及び青色の画素は、ストライプ型、モザイク型又はデルタ型に配列できる。デルタ型配列及びモザイク型配列は、ストライプ型配列に比べて混色性が優秀で動画具現に適した特性がある。
【０００４】
このデルタ型画素配列を有する有機電界発光表示装置は、米国特許第６，４２９，５９９号明細書（特許文献１）に開示されている。
【０００５】
図１は、従来技術に係るデルタ型画素配列を有する有機電界発光表示装置を示す平面図である。
【０００６】
図１に示したように、 従来技術に係るデルタ型画素配列を有する有機電界発光表示装置は、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の画素がデルタ型に配列される。即ち、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の画素の中で一つの画素は、列方向に異なる色画素に隣接して配列される。各画素は、第１のＴＦＴ４と、キャパシター５と、第２のＴＦＴ６と、ＥＬ素子の画素電極７と、を備える。第１のＴＦＴ４にデータライン１及びゲートライン３が接続し、第２のＴＦＴ６にパワー供給ライン２が接続している。
【０００７】
上述のように、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の画素の中で一つの画素は、列方向に異なる色画素に隣接して配列され、データライン１は、同一色画素の第１のＴＦＴ４に接続するので、データライン１は、直線に配置されずに左右に曲がった状態（蛇行状態）で配設される。このため、データライン１の抵抗が増加し、その結果、データ信号の遅延が引き起こされる。また、パワー供給ライン２も直線ではなく蛇行状態に配設される。このため、パワー供給ライン２の抵抗は増加し、その結果、電圧降下が引き起こされる。データ信号の遅延及びパワー供給ライン２の電圧降下は、画面品質を低下させる。これは、表示装置が大面積化されるほど深刻な問題になる。さらに、このような複雑な配線配置は、配線が占める面積を増加させて開口率の減少をもたらす。
【特許文献１】米国特許第６，４２９，５９９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明は上述したような従来技術の問題点を解決するためになされたもので、その目的は、混色性が優秀であると共に信号遅延などの問題がない平板表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、本発明の第１の観点によれば、基板と、前記基板上に配列された信号線と、前記信号線の交差により定義された画素駆動回路領域に各々位置する画素駆動回路と、前記各画素駆動回路に接続し、基板に垂直な方向から見て前記信号線のうちの少なくとも一つに重畳する画素電極と、を含むことを特徴とする、平板表示装置が提供される。
【００１０】
前記課題を解決するために、本発明の第２の観点によれば、基板と、前記基板上に配列された信号線と、前記信号線の交差により定義される画素駆動回路領域と、前記画素駆動回路領域の各々に位置する画素駆動回路と、前記画素駆動回路に各々接続する画素電極と、を含み、前記画素電極は、前記画素駆動回路領域と異なる配列を有することを特徴とする、平板表示装置が提供される。
【００１１】
前記課題を解決するために、本発明の第３の観点によれば、基板と、前記基板上に配列された信号線と、を含む平板表示装置が提供される。前記信号線の中で少なくとも一部は、スキャンラインと前記スキャンラインを交差しながら直線形態に配列されたデータラインである。前記スキャンラインと前記データラインの交差により画素駆動回路領域が定義される。前記画素駆動回路領域の各々に画素駆動回路が位置する。前記画素駆動回路に画素電極が各々接続する。前記各画素電極は、行方向及び列方向に異なる色に該当する画素電極と隣接する。
【００１２】
前記課題を解決するために、本発明の第４の観点によれば、基板と、前記基板上に配列された信号線と、を含む平板表示装置が提供される。前記信号線の中で少なくとも一部は、スキャンラインと前記スキャンラインを交差しながら直線形態に配列されたデータラインである。前記スキャンラインと前記データラインの交差によって赤色、緑色及び青色の画素駆動回路領域が定義される。前記画素駆動回路領域の各々に赤色、緑色及び青色の画素駆動回路が位置する。前記赤色、緑色及び青色の画素駆動回路に赤色、緑色及び青色の画素電極が各々接続する。 前記画素駆動回路領域の中で同一色に該当する画素駆動回路領域は、列方向にお互いに隣接して位置し、前記各画素電極は、行方向及び列方向に異なる色画素電極と隣接する。
【発明の効果】
【００１３】
本発明によれば、画素駆動回路領域の中で同一色に該当する画素駆動回路領域を列方向にお互いに隣接するように配置し、各画素電極を行方向及び列方向に異なる色に該当する画素電極に隣接するように配置することにより、信号遅延がなく混色性が優秀である良質の画面を具現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。図面において、層が他の層又は基板“上”にあると言及される場合に、それは他の層又は基板上に直接形成できるか又はその間に第３の層が介在できる。
【００１５】
図２は、本発明の一実施の形態に係る有機電界発光表示装置の画素回路を示す回路図である。
【００１６】
図２に示したように、本発明の一実施の形態に係る有機電界発光表示装置の画素回路には、スキャンライン（Ｓ）、データラインＤＲ、ＤＧ、ＤＢ及び電源ライン（ＥＬＶＤＤ）が配置される。このデータラインは、赤色データライン（ＤＲ）、緑色データライン（ＤＧ）及び青色データライン（ＤＢ）である。赤色、緑色及び青色データラインＤＲ、ＤＧ、ＤＢとスキャンライン（Ｓ）の交差により赤色画素（ＰＲ）、緑色画素（ＰＧ）及び青色画素（ＰＢ）が定義され画成される。この時、各データラインＤＲ、ＤＧ又はＤＢは、それと同一色に該当する画素に順に接続する。それによって、各データラインＤＲ、ＤＧ又はＤＢには一つの色に該当するデータ信号を印加することができる。したがって、データラインに異なる色に該当するデータ信号を印加する場合に比べて表示装置の駆動が容易になる。
【００１７】
各画素は、発光素子ＥＲ、ＥＧ又はＥＢ及び発光素子を駆動するための画素駆動回路を備える。画素駆動回路は、スイッチングトランジスター（Ｍ１）、キャパシター（Ｃｓｔ）及び駆動トランジスター（Ｍ２）により形成できる。スイッチングトランジスター（Ｍ１）は、ゲートがスキャンライン（Ｓ）に連結され、ソースがデータラインＤＲ、ＤＧ又はＤＢに連結され、スキャンライン（Ｓ）に印加されたスキャン信号によりデータラインに印加されたデータ信号をスイッチングする。キャパシター（Ｃｓｔ）は、スイッチング薄膜トランジスター（Ｍ１）のドレーン及び電源ライン（ＥＬＶＤＤ）との間に連結され、データ信号を一定期間維持する。駆動薄膜トランジスター（Ｍ２）は、ゲートがキャパシター（Ｃｓｔ）に連結され、ソースが電源ライン（ＥＬＶＤＤ）に連結され、ドレーンが発光素子ＥＲ、ＥＧ又はＥＢに連結され、データ信号のサイズに比例する電流を発光素子に供給する。発光素子は供給された電流に対応して発光する。
【００１８】
図３は、本発明の一実施の形態に係る有機電界発光表示装置の画素アレイの中で一部分を限定して示す平面図として、図３に示した各構成要素は、それと同一参照符号を有する図２の構成要素に対応する。
【００１９】
図３に示したように、基板上に信号線が配列される。この信号線は、複数個のスキャンライン（Ｓ）、複数個のデータラインＤＲ、ＤＧ、ＤＢ及び複数個の電源ライン（ＥＬＶＤＤ）により形成できる。各スキャンライン（Ｓ）は一方向に配列される。各データラインＤＲ、ＤＧ、ＤＢは、各スキャンライン（Ｓ）とお互いに絶縁されながら交差し、他の一方向に配列される。また、電源ライン（ＥＬＶＤＤ）は、各スキャンライン（Ｓ）とお互いに絶縁されながら交差し、データラインＤＲ、ＤＧ、ＤＢと同一な方向に配列される。複数個のデータラインＤＲ、ＤＧ、ＤＢは、赤色データライン（ＤＲ）、緑色データライン（ＤＧ）及び青色データライン（ＤＢ）である。
【００２０】
この信号線、その中でもスキャンライン（Ｓ）とデータラインＤＲ、ＤＧ、ＤＢの交差により画素駆動回路領域ＣＲ、ＣＧ、ＣＢが定義され画成される。本明細書において画素駆動回路領域とは、発光素子に印加される信号を制御するための画素駆動回路が位置する領域である。即ち、図１に示された回路図の画素回路において発光素子を除外した残りの素子が基板上に実際に位置する領域である。
【００２１】
画素駆動回路領域ＣＲ、ＣＧ、ＣＢの中で同一色に該当する画素駆動回路領域、例えば、赤色画素駆動回路領域ＣＲは、列方向にお互いに隣接して位置する。即ち、画素駆動回路領域ＣＲ、ＣＧ、ＣＢはストライプ形態に配列される。それによって、同一色に該当する画素に順に接続するデータラインＤＲ、ＤＧ、ＤＢを直線形態に配置することができる。したがって、データラインＤＲ、ＤＧ、ＤＢの長さは短くなり、それによって、線抵抗が低減され、データラインＤＲ、ＤＧ、ＤＢに印加されるデータ信号は遅延されない。また、電源ライン（ＥＬＶＤＤ）も直線形態に配置することができる。したがって、電源ライン（ＥＬＶＤＤ）も線抵抗が低減され、それによって、電源ライン（ＥＬＶＤＤ）に印加される電源電圧の降下を防止することができる。結果的に、画面表示品質を向上させることができる。さらに、データラインＤＲ、ＤＧ、ＤＢ及び電源ライン（ＥＬＶＤＤ）が占める面積を減らすことで開口率の向上が図られる。
【００２２】
赤色、緑色及び青色の画素駆動回路領域ＣＲ、ＣＧ、ＣＢ上に、赤色、緑色及び青色の画素駆動回路が各々位置する。各画素駆動回路は、スイッチングトランジスター（Ｍ１）、キャパシター（Ｃｓｔ）及び駆動トランジスター（Ｍ２）により形成できる。赤色、緑色及び青色の画素駆動回路は、赤色、緑色及び青色の画素電極１４０Ｒ、１４０Ｇ、１４０Ｂと各々接続する。より詳細には、駆動トランジスター（Ｍ２）のドレーン電極１３０ａと画素電極１４０Ｒ、１４０Ｇ又は１４０Ｂが接続する。画素電極１４０Ｒ、１４０Ｇ又は１４０Ｂ内に発光領域である開口部が定義され、画素電極１４０Ｒ、１４０Ｇ又は１４０Ｂの開口部上に有機発光層及び対向電極が順に位置する。画素電極１４０Ｒ、１４０Ｇ又は１４０Ｂ、有機発光層及び対向電極は、発光素子ＥＲ、ＥＧ又はＥＢを形成する。
【００２３】
画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、画素駆動回路領域ＣＲ、ＣＧ、ＣＢと互い違いに配列される。詳しくは、各画素電極は、行方向及び列方向に異なる色に該当する画素電極に隣接するように配置される。例えば、赤色画素電極１４０Ｒは、行方向及び列方向に緑色画素電極１４０Ｇ及び青色画素電極１４０Ｂに隣接するように配置される。その結果、混色性が向上されて表示品質が良好になる。そして、画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、混色性が一番優秀なデルタ形態に配列できる。詳しくは、画素電極１４０Ｒ、１４０Ｇ、１４０Ｂの中で奇数行に位置する画素電極はその各々が接続する画素駆動回路領域ＣＲ、ＣＧ、ＣＢに対して左側にずらして配置され、偶数行に位置する画素電極はその各々が接続する画素駆動回路領域ＣＲ、ＣＧ、ＣＢに対して右側にずらして配置される。奇数行と偶数行における上記のずらす方向は入れ替えることができる。画素電極１４０Ｒ、１４０Ｇ、１４０Ｂが画素駆動回路領域ＣＲ、ＣＧ、ＣＢに対してずれる程度は、混色性を考慮する際に、０.５乃至０.１５ピッチ、好ましくは、０.７５ピッチである。この時、１ピッチは画素駆動回路領域の行方向の長さである。
【００２４】
この時、画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、信号線の中で少なくとも一部と重畳させることができる。
【００２５】
上述のように、画素駆動回路領域ＣＲ、ＣＧ、ＣＢの中で同一色に該当する画素駆動回路領域を列方向にお互いに隣接させて配置し、各画素電極１４０Ｒ、１４０Ｇ、１４０Ｂを行方向及び列方向に異なる色に該当する画素電極に隣接させるように配置することにより、信号遅延がなく混色性が優秀である良質の画面を具現することができる。
【００２６】
図４Ａ及び図４Ｂは、図３の切断線Ｉ−Ｉ′に沿って切断した本発明の一実施の形態に係る有機電界発光表示装置及びその製造方法を示す断面図である。
【００２７】
図４Ａに示したように、赤色画素駆動回路領域ＣＲ、緑色画素駆動回路領域ＣＧ及び青色画素駆動回路領域ＣＢを備える基板１００を準備する。基板１００は、透明な基板又は不透明な基板により形成できる。また、基板１００は、ガラス、プラスチック、石英、シリコン又は金属基板により形成できる。基板１００上にバッファー層１０５を形成する。このバッファー層１０５は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜又はこれらの多重層により形成できる。
【００２８】
このバッファー層１０５上に半導体層１１０を形成する。半導体層１１０は、非晶質シリコン膜又は非晶質シリコン膜を結晶化した多結晶シリコン膜により形成できる。好ましくは、半導体層１１０は、高い電荷移動度を有する多結晶シリコン膜である。半導体層１１０上にゲート絶縁膜１１５を形成する。このゲート絶縁膜１１５は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜又はこれらの多重層により形成できる。
【００２９】
ゲート絶縁膜１１５上に半導体層１１０と重畳されるゲート電極１２０を形成する。このゲート電極１２０を形成すると同時にスキャンライン（図３のＳ）を形成することができる。次に、ゲート電極１２０をマスクとして半導体層１１０に導電性不純物を注入してソース領域１１０ｃ及びドレーン領域１１０ａを形成する。この時、ソース領域１１０ｃとドレーン領域１１０ａの間にチャンネル領域１１０ｂが定義される。ゲート電極１２０及び半導体層１１０上に第１の層間絶縁膜１２５を形成する。この第１の層間絶縁膜１２５内にソース/ドレーン領域１１０ｃ、１１０ａを各々露出させるコンタクトホールを形成する。このコンタクトホールが形成された基板上に導電膜を積層した後、これをパターニングしてソース電極１３０ｃ、ドレーン電極１３０ａ、データラインＤＲ、ＤＧ、ＤＢ及び電源ライン（ＥＬＶＤＤ）を形成する。ソース電極１３０ｃとドレーン電極１３０ａは、露出されたソース/ドレーン領域１１０ｃ、１１０ａに各々接する。半導体層１１０、ゲート電極１２０、ソース電極１３０ｃ及びドレーン電極１３０ａは、駆動薄膜トランジスター（図３のＭ２）を形成する。
【００３０】
このソース/ドレーン電極１３０ｃ、１３０ａを含んだ基板全面上に第２の層間絶縁膜を形成する。第２の層間絶縁膜は、パシベーション膜１３３、平坦化膜１３５又はパシベーション膜１３３上に平坦化膜１３５が積層された二重層により形成できる。パシベーション膜１３３は、シリコン酸化膜、シリコン窒化膜又はこれらの多重層により形成できる。好ましくは、パシベーション膜１３３は、気体及び水気を効果的に遮断して下部の薄膜トランジスターを保護することができ、水素を豊かに含んで多結晶シリコン膜の結晶粒境界（grain boundary）に存在する不完全結合をパシベーションできるシリコン窒化膜である。平坦化膜１３５は、下部段差を緩和させることができる有機膜として、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）膜、ポリイミド膜またはポリアクリル膜により形成できる。
【００３１】
第２の層間絶縁膜内にドレーン電極１３０ａを露出させるビアホール１３５ａを形成する。
【００３２】
図４Ｂに示したように、ビアホール１３５ａが形成された基板上に画素電極１４０Ｒ、１４０Ｇ、１４０Ｂを形成する。画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、ビアホール１３５ａ内に露出されたドレーン電極１３０ａに接続し、第２の層間絶縁膜上に延長される。
【００３３】
上述のように、画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、画素駆動回路領域ＣＲ、ＣＧ、ＣＢと互い違いに配設される。より具体的には、画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、その各々が接続するドレーン電極１３０ａが位置する画素駆動回路領域ＣＲ、ＣＧ、ＣＢに対して例えば左側にずらされて（移動して）配置される。この時、各画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、信号線の中で少なくとも一部、詳しくは、データラインＤＲ、ＤＧ、ＤＢ及び電源ライン（ＥＬＶＤＤ）と重ねることができる。この場合、画素電極１４０Ｒ、１４０Ｇ、１４０ＢとデータラインＤＲ、ＤＧ、ＤＢとの間に介在された第２の層間絶縁膜の厚さ（Ｔ１）又は画素電極１４０Ｒ、１４０Ｇ、１４０Ｂと電源ライン（ＥＬＶＤＤ）との間に介在された第２の層間絶縁膜の厚さ（Ｔ２）は、５０００Å以上であることが好ましい。その結果、画素電極１４０Ｒ、１４０Ｇ、１４０ＢとデータラインＤＲ、ＤＧ、ＤＢ及び画素電極１４０Ｒ、１４０Ｇ、１４０Ｂと電源ライン（ＥＬＶＤＤ）との間の寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）を最小化することができる。さらに、ビアホール１３５ａの縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）を考慮する場合、第２の層間絶縁膜の厚さは、３μｍ以下であることが好ましい。
【００３４】
画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは、光反射導電膜を使用して形成できる。光反射導電膜は、仕事関数が高いＡｇ、Ａｌ、Ｎｉ、Ｐｔ、Ｐｄ又はこれらの合金膜であるか、仕事関数が低いＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａ又はこれらの合金膜である。
【００３５】
一方で、画素電極１４０Ｒ、１４０Ｇ、１４０Ｂを形成する前に画素電極１４０Ｒ、１４０Ｇ、１４０Ｂの下部に反射膜パターン１３９をさらに形成できる。画素電極１４０Ｒ、１４０Ｇ、１４０Ｂは光透過導電膜を使用して形成する。光透過導電膜は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）膜により形成できる。好ましくは、反射膜パターン１３９は、６０％以上の反射率を有し、さらに、反射膜パターン１３９は、アルミニウム（Ａｌ）、アルミニウム合金、銀（Ａｇ）、銀合金又はこれらの合金膜により形成できる。この反射膜パターン１３９は、ビアホール１３５ａから所定間隔だけ離して形成する。
【００３６】
画素電極１４０Ｒ、１４０Ｇ、１４０Ｂ上に各画素電極の少なくとも一部領域を露出させる開口部を有する画素定義膜（ｐｉｘｅｌ ｄｅｆｉｎｉｎｇ ｌａｙｅｒ）１４５を形成する。画素定義膜１４５は、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、アクリル係フォトレジスト、フェノール係フォトレジスト又はイミド係フォトレジストを使用して形成できる。
【００３７】
開口部１４５ａ内に露出された赤色、緑色及び青色の画素電極１４０Ｒ、１４０Ｇ、１４０Ｂ上に赤色発光層１５０Ｒ、緑色発光層１５０Ｇ及び青色発光層１５０Ｂを各々形成する。各発光層は、真空蒸着法、インクジェットプリント法又はレーザー熱転写法を使用して形成できる。さらに、発光層１５０Ｒ、１５０Ｇ、１５０Ｂの上部又は下部に正孔注入層、正孔輸送層、正孔抑制層、電子輸送層又は電子注入層を形成する。次に、発光層１５０Ｒ、１５０Ｇ、１５０Ｂ上に対向電極１６０を形成する。対向電極１６０は、基板全面に形成できる。好ましくは、対向電極１６０は、光透過導電膜により形成する。光透過導電膜は、ＩＴＯ膜またはＩＺＯ膜であるか、光を透過させることができる程度の薄い厚さを有するＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａ又はこれらの合金膜である。
【００３８】
画素電極１４０Ｒ、１４０Ｇ、１４０Ｂ、発光層１５０Ｒ、１５０Ｇ、１５０Ｂ及び対向電極１６０は、発光素子ＥＲ、ＥＧ、ＥＢを形成する。発光素子ＥＲ、ＥＧ、ＥＢの発光領域ＥＲＲ、ＥＲＧ、ＥＲＢは、開口部１４５ａにより各々定義される。
【００３９】
発光素子ＥＲ、ＥＧ、ＥＢを駆動する際、正孔と電子は、画素電極及び対向電極から発光層１５０Ｒ、１５０Ｇ、１５０Ｂに各々注入され、発光層１５０Ｒ、１５０Ｇ、１５０Ｂ内に注入された正孔と電子は、発光層１５０Ｒ、１５０Ｇ、１５０Ｂで結合してエキシトン（exciton）を生成する。このエキシトンが励起状態から基底状態に転移しながら光を放出するようになる。発光層１５０Ｒ、１５０Ｇ、１５０Ｂから放出された光は、画素電極（光反射導電膜に形成された場合：１４０Ｒ、１４０Ｇ、１４０Ｂ）又は画素電極（光透過導電膜に形成された場合：１４０Ｒ、１４０Ｇ、１４０Ｂ）の下部の反射膜パターン１３９から反射されて光透過導電膜である対向電極１６０を透過して外部に放出される。
【００４０】
図５は、本発明の他の実施の形態に係る有機電界発光装置の画素回路を示す回路図である。
【００４１】
図５に示したように、本発明の他の実施の形態に係る有機電界発光装置の画素回路には、信号線であるｎ−１番目のスキャンライン（Ｓ（ｎ−１））、ｎ番目のスキャンライン（Ｓ（ｎ））、データライン（Ｄ）、電源ライン（ＥＬＶＤＤ）及びフリーチャージライン（Ｖｉｎｔ）が配列される。データライン（Ｄ）とスキャンライン（Ｓ（ｎ））の交差により画素が定義される。画素は、発光素子（Ｅ）及び発光素子（Ｅ）を駆動するための画素駆動回路を備える。画素駆動回路は、第１〜第４のトランジスターＭ１、Ｍ２、Ｍ３、Ｍ４及びキャパシター（Ｃｓｔ）よりなる。
【００４２】
第１のトランジスター（Ｍ１）は、ゲートがスキャンライン（Ｓ）に連結され、ソースがデータライン（Ｄ）に連結される。第３のトランジスター（Ｍ３）は、ソースが第１のトランジスター（Ｍ１）のドレーンに連結され、ゲート及びドレーンは相互連結される。第４のトランジスター（Ｍ４）は、ゲートがｎ−１番目のスキャンライン（Ｓ（ｎ−１））に、ソースが第３のトランジスター（Ｍ３）のドレーンに、ドレーンがフリーチャージ（Ｖｉｎｔ）に連結される。第２のトランジスター（Ｍ２）は、ゲートが第３のトランジスター（Ｍ３）のゲートに、ソースが電源ライン（ＥＬＶＤＤ）に、ドレーンが発光素子（Ｅ）に連結される。キャパシターは、第３の薄膜トランジスター（Ｍ３）のゲートと電源ライン（ＥＬＶＤＤ）との間に連結される。発光素子（Ｅ）は、画素電極、対向電極及び画素電極と対向電極との間に介在された発光層を備える。
【００４３】
このような画素回路を有する有機電界発光表示装置の画素レイアウトは、フリーチャージライン（Ｖｉｎｔ）が行方向又は列方向に追加的に配列され、画素駆動回路領域（図３のＣＲ、ＣＧ、ＣＢ）に画素駆動回路である第１〜第４のトランジスターＭ１、Ｍ２、Ｍ３、Ｍ４及びキャパシター（Ｃｓｔ）が位置することの以外は、図３に示した画素レイアウトと同一である。この時、画素電極は、フリーチャージライン（Ｖｉｎｔ）とも重ねることができる。
【００４４】
図６は、本発明の他の実施の形態に係る有機電界発光表示装置の画素回路を示す回路図である。
【００４５】
図６に示したように、 本発明の他の実施の形態に係る有機電界発光表示装置の画素回路には、信号線であるスキャンライン（Ｓ（ｎ））、データライン（Ｄ）、電源ライン（ＥＬＶＤＤ）及び発光制御ライン（ＥＭ（ｎ））が配列される。データライン（Ｄ）とスキャンライン（Ｓ（ｎ））の交差により画素が定義される。画素は、発光素子（Ｅ）及び発光素子（Ｅ）を駆動するための画素駆動回路を備える。画素駆動回路は、第１〜第３のトランジスターＭ１、Ｍ２、Ｍ３及びキャパシター（Ｃｓｔ）である。
【００４６】
第１のトランジスター（Ｍ１）は、ゲートがスキャンライン（Ｓ）に連結され、ソースがデータライン（Ｄ）に連結される。第２のトランジスター（Ｍ２）は、ゲートが第１のトランジスター（Ｍ１）のドレーンに、ソースが電源ライン（ＥＬＶＤＤ）に連結される。キャパシターは、第２のトランジスター（Ｍ２）のゲートと電源ライン（ＥＬＶＤＤ）との間に連結される。第３のトランジスター（Ｍ３）は、ゲートが発光制御ライン（ＥＭ（ｎ））に、ソースが第２のトランジスター（Ｍ２）のドレーンに、ドレーンが発光素子（Ｅ）に連結される。発光素子（Ｅ）は、画素電極、対向電極及び画素電極と対向電極との間に介在された発光層を備える。
【００４７】
このような画素回路を有する有機電界発光表示装置の画素レイアウトは、発光制御ライン（ＥＭ（ｎ））が行方向又は列方向に追加的に配列され、画素駆動回路領域に画素駆動回路である第１〜第３のトランジスター Ｍ１、Ｍ２、Ｍ３及びキャパシター（Ｃｓｔ）が位置することの以外は、図３に示した画素レイアウトと同一である。この時、画素電極は、発光制御ライン（ＥＭ（ｎ））とも重畳されることができる。
【００４８】
以上、添付の図面を参照しながら本発明の好適な実施の形態について説明したが、本発明は係る例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００４９】
【図１】従来技術に係るデルタ型画素配列を有する有機電界発光表示装置を示す平面図である。
【図２】本発明の一実施の形態に係る有機電界発光表示装置の画素回路を示す回路図である。
【図３】本発明の一実施の形態に係る有機電界発光表示装置の画素アレイの中で一部分を限定して示す平面図である。
【図４Ａ】図３の切断線Ｉ−Ｉ′に沿って切断した本発明の一実施の形態に係る有機電界発光表示装置及びその製造方法を示す断面図である。
【図４Ｂ】図３の切断線Ｉ−Ｉ′に沿って切断した本発明の一実施の形態に係る有機電界発光表示装置及びその製造方法を示す断面図である。
【図５】本発明の他の実施の形態に係る有機電界発光装置の画素回路を示す回路図である。
【図６】本発明の他の実施の形態に係る有機電界発光表示装置の画素回路を示す回路図である。
【符号の説明】
【００５０】
Ｓ    スキャンライン
ＤＲ、ＤＧ、ＤＢ    データライン
ＥＬＶＤＤ    電源ライン
ＣＲ、ＣＧ、ＣＢ    画素駆動回路領域 
１４０Ｒ、１４０Ｇ、１４０Ｂ    画素電極
１５０Ｒ、１５０Ｇ、１５０Ｂ    発光層
ＥＲ、ＥＧ、ＥＢ    発光素子
ＥＲＲ、ＥＲＧ、ＥＲＢ    発光領域
１００    基板
１０５    バッファー層
１１０    半導体層
１１０ａ    ドレーン領域
１１０ｂ    チャンネル領域
１１０ｃ    ソース領域
１１５    ゲート絶縁膜
１２０    ゲート電極
１２５    層間絶縁膜
１３０ａ    ドレーン電極
１３０ｃ    ソース電極
１３３    パシベーション膜
１３５    平坦化膜
１３５ａ    ビアホール
１３９    反射膜パターン
１４５    画素定義膜
１４５ａ    開口部
１６０    対向電極
【図１】
2006133725.tif 000003
【図２】
2006133725.tif 000004
【図３】
2006133725.tif 000005
【図４Ａ】
2006133725.tif 000006
【図４Ｂ】
2006133725.tif 000007
【図５】
2006133725.tif 000008
【図６】
2006133725.tif 000009