(57)【要約】【課題】ＳＩＭＭ／ＤＩＭＭ構造を有するメモリモジュール及びメモリシステムを提供する。【解決手段】メモリモジュールは、複数個のメモリチップを装着する胴体及び胴体から突出されたコネクタを備える。コネクタは、コネクタのエッジに沿って位置する第１部分に複数個のＳＩＭＭタイプのコンタクトを備え、コネクタのエッジに沿って位置する第２部分に複数個のＤＩＭＭタイプのコンタクトを備える。複数個のＳＩＭＭタイプのコンタクトは、コネクタの両側縁部に装着される。複数個のＤＩＭＭタイプのコンタクトは、コネクタの両側縁部の間に装着される。これにより、メモリモジュール及びメモリシステムは、書込み動作時に信号が入力及び出力されるピンと、読出し動作時に信号が入力及び出力されるピンとが互いに区分される構造を有するメモリチップを装着しても、同じ構造を有するメモリモジュールを利用してメモリシステムを構成できるので、システム構成において費用を低減しうる。【選択図】図５Ｂ
2006318476.tif 000002
【特許請求の範囲】
【請求項１】
複数個のメモリチップを装着する胴体と、
前記胴体から突出されたコネクタと、を備え、
前記コネクタは、
前記コネクタのエッジに沿って位置する第１部分に複数個のＳＩＭＭ（Ｓｉｎｇｌｅ  Ｉｎ−ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）タイプのコンタクトを備え、
前記コネクタのエッジに沿って位置する第２部分に複数個のＤＩＭＭ（Ｄｕａｌ  Ｉｎ−ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）タイプのコンタクトを備えることを特徴とするメモリモジュール。
【請求項２】
前記複数個のＳＩＭＭタイプのコンタクトは、前記コネクタの両側縁部に装着され、
前記複数個のＤＩＭＭタイプのコンタクトは、前記コネクタの前記両側縁部の間に装着されることを特徴とする請求項１に記載のメモリモジュール。
【請求項３】
前記コネクタは、第１面及び前記第１面の反対側に位置する第２面を備え、
前記ＳＩＭＭタイプのコンタクトは、前記コネクタの第１面側に位置する第１部分及び前記コネクタの第２面側に位置し、前記第１部分と電気的に連結される第２部分を備え、
前記ＤＩＭＭタイプのコンタクトは、前記コネクタの第１面側に位置する第１部分及び前記コネクタの第２面側に位置して前記第１部分と電気的に絶縁される第２部分を備えることを特徴とする請求項２に記載のメモリモジュール。
【請求項４】
前記ＳＩＭＭタイプのコンタクトは、
前記コネクタの両側縁部のうち、外側部分に位置する第１コンタクトと、
前記コネクタの両側縁部のうち、内側部分に位置する第２コンタクトと、を備え、
前記第１コンタクトは、第１信号を相互送受信し、前記第２コンタクトは、第２信号を相互送受信することを特徴とする請求項２に記載のメモリシステム。
【請求項５】
前記それぞれの第１及び第２コンタクトは、
前記コネクタの両側縁部のうち一側に位置する入力信号コンタクトと、
前記コネクタの両側縁部のうち他側に位置する出力信号コンタクトと、を備えることを特徴とする請求項４に記載のメモリモジュール。
【請求項６】
前記第１コンタクトは、互いに書込み信号を送受信し、
前記第２コンタクトは、互いに読出し信号を送受信することを特徴とする請求項４に記載のメモリモジュール。
【請求項７】
前記第１コンタクト及び／または前記第２コンタクトは、
各々直列伝送信号を送受信することを特徴とする請求項２に記載のメモリモジュール。
【請求項８】
前記第１コンタクトまたは前記第２コンタクトは、
前記複数個のメモリチップのうちから最初と最後のメモリチップに電気的に連結され、
前記第１コンタクト及び前記第２コンタクトは、
前記複数個のメモリチップの間に前記第１及び第２信号を直列に各々伝送することを特徴とする請求項４に記載のメモリシステム。
【請求項９】
複数個のメモリチップを固定する胴体と前記胴体から突出されたコネクタとを備えるメモリモジュールにおいて、
前記コネクタの第１面に位置する第１部分及び前記コネクタの第２面に位置し、前記第１部分と電気的に連結される第２部分を備える複数個の第１コンタクトと、
前記コネクタの第１面に位置する第１部分及び前記コネクタの第２面に位置し、前記第１部分と電気的に絶縁される第２部分を備える複数個の第２コンタクトと、を備えることを特徴とするメモリモジュール。
【請求項１０】
複数個の第１メモリチップを備える胴体と、
前記胴体から突出されたコネクタと、を備え、
前記コネクタは、前記コネクタのエッジの第１部分に沿って位置する複数個のＳＩＭＭタイプのコンタクトと前記コネクタのエッジの第２部分に沿って位置する複数個のＤＩＭＭタイプのコンタクトとを備える第１メモリモジュールと、
前記第１メモリモジュールからの信号を受信するソケットと、を備え、
前記ソケットは、第１部分にＳＩＭＭタイプソケット構造を有し、第２部分にＤＩＭＭタイプソケット構造を有するシステムボードを備え、
前記ソケットの第１及び第２部分は、前記コネクタのエッジの第１及び第２部分に各々対応することを特徴とするメモリシステム。
【請求項１１】
前記ＳＩＭＭタイプのコンタクトは、前記第１メモリモジュールのコネクタの両側縁部に位置し、
前記ＤＩＭＭタイプのコンタクトは、前記第１メモリモジュールのコネクタの前記両側縁部の間に位置することを特徴とする請求項１０に記載のメモリシステム。
【請求項１２】
前記ＳＩＭＭタイプのコンタクトは、
前記コネクタの両側縁部のうち外側部分に位置する第１コンタクトと、
前記コネクタの両側縁部のうち内側部分に位置する第２コンタクトと、を備え、
前記第１コンタクトは、第１信号を互いに送受信し、前記第２コンタクトは、第２信号を互いに送受信することを特徴とする請求項１１に記載のメモリシステム。
【請求項１３】
前記第１及び第２コンタクトは、
前記コネクタの両側縁部のうち一側に位置する入力信号コンタクトと、
前記コネクタの両側縁部のうち他側に位置する出力信号コンタクトと、を備えることを特徴とする請求項１２に記載のメモリシステム。
【請求項１４】
複数個の第２メモリチップを備える胴体と、
前記コネクタのエッジの両側縁部に沿って位置する複数個のＳＩＭＭタイプのコンタクトと前記ＳＩＭＭタイプのコンタクトとの間の前記コネクタのエッジに沿って位置する複数個のＤＩＭＭタイプのコンタクトを備え、前記胴体から突出されたコネクタを備える第２メモリモジュールをさらに備え、
前記システムボードは、前記第１ソケットに隣接して前記第２メモリモジュールからの信号を受信する第２ソケットをさらに備え、
前記第２ソケットは、第２ソケットの両側縁部にＳＩＭＭタイプソケット構造を備え、前記ＳＩＭＭタイプソケット構造の間にＤＩＭＭタイプソケット構造を備えることを特徴とする請求項１３に記載のメモリシステム。
【請求項１５】
前記第２メモリモジュールのＳＩＭＭタイプのコンタクト及びＤＩＭＭタイプのコンタクトは、
前記第１メモリモジュールのＳＩＭＭタイプのコンタクト及びＤＩＭＭタイプのコンタクトと同じ構造を有することを特徴とする請求項１４に記載のメモリシステム。
【請求項１６】
前記第１及び第２メモリモジュールは、
前記第１メモリモジュールの第１縁部が前記第２メモリモジュールの第２縁部に隣接し、前記第１メモリモジュールの第２縁部が前記第２メモリモジュールの第１縁部に隣接するように、前記システムボードの前記第１及び第２ソケットに各々装着されることを特徴とする請求項１５に記載のメモリシステム。
【請求項１７】
複数個の第３メモリチップを備える胴体と、
複数個のＳＩＭＭタイプのコンタクト及び複数個のＤＩＭＭタイプのコンタクトを有するコネクタを備える第３メモリモジュールをさらに備え、
前記コネクタは、前記第３メモリモジュールから突出され、
前記第３メモリモジュールのＳＩＭＭタイプのコンタクト及びＤＩＭＭタイプのコンタクトは、前記第２メモリモジュールのＳＩＭＭタイプのコンタクト及びＤＩＭＭタイプのコンタクトと同じ構造を有し、
前記システムボードは、前記第２ソケットに隣接して前記第３メモリモジュールから信号を受信する第３ソケットをさらに備え、
前記第３ソケットは、第３ソケットの両側縁部にＳＩＭＭタイプソケット構造を備えて前記ＳＩＭＭタイプソケット構造間にＤＩＭＭタイプソケット構造を備えることを特徴とする請求項１６に記載のメモリシステム。
【請求項１８】
前記第３メモリモジュールは、
前記第３ソケットに装着され、
前記第３メモリモジュールの第１縁部は、前記第２メモリモジュールの第２縁部に隣接し、前記第３メモリモジュールの第２縁部は、前記第２メモリモジュールの第１縁部に隣接することを特徴とする請求項１７に記載のメモリシステム。
【請求項１９】
前記第１メモリモジュールのＳＩＭＭタイプのコンタクトのうちから第１コンタクトは、
前記第１メモリモジュールの第１縁部に位置して書込み信号を受信する書込み信号入力コンタクトと、
前記第１縁部の反対側の第２縁部に位置して読出し信号を送信する読出し信号出力コンタクトと、を備えることを特徴とする請求項１８に記載のメモリシステム。
【請求項２０】
前記第１メモリモジュールのＳＩＭＭタイプのコンタクトのうちから第２コンタクトは、
前記第１メモリモジュールの第２縁部に位置して読出し信号を受信する読出し信号入力コンタクトと、
前記第１縁部に位置して書込み信号を送信する書込み信号出力コンタクトを備えることを特徴とする請求項１９に記載のメモリシステム。
【請求項２１】
前記第１メモリモジュールの第１コンタクトまたは第２コンタクトは、
前記第１メモリチップのうちから最初と最後のメモリチップに電気的に連結され、
前記第１コンタクト及び前記第２コンタクトは、
前記第１メモリチップの間に書込み信号及び読出し信号を直列に各々伝送することを特徴とする請求項２０に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリシステムに係り、特にＳＩＭＭ（Ｓｉｎｇｌｅ  Ｉｎ−ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）構造とＤＩＭＭ（Ｄｕａｌ  Ｉｎ−ｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）構造とを同時に有するメモリモジュールに関する。
【背景技術】
【０００２】
一般に、コンピュータは、データを保存するために多様な種類のメモリを使用する。初期のコンピュータは、それぞれのメモリをメインボード上に直接取り付けたが、コンピュータのサイズと複雑性とが増加するに従って、速い速度と大容量のメモリが要求されるようになった。そして、メインボードは、十分な数のメモリを装着するのには適していない。
【０００３】
このような問題を解決するために複数個のメモリを装着するメモリモジュールが提案されている。
【０００４】
図１Ａは、一般的なメモリモジュールの構造を示す図である。
【０００５】
図１Ａを参照すれば、メモリモジュール１００は、複数個のメモリチップＣＰを装着する胴体１１０と信号を伝送する複数個のコンタクト１２０とを備える。このような一般的なメモリモジュール１００は、コンタクト１２０の構造によってＳＩＭＭと  ＤＩＭＭとに区分される。
【０００６】
ＳＩＭＭは、７２ピンを含み、３２ビットデータ伝送を支援する。ＤＩＭＭは、二重のＳＩＭＭと称しうる。ＤＩＭＭは、１６８ピンを含み、６４ビットデータ伝送を支援する。
【０００７】
図１Ｂは、一般的なＤＩＭＭの構造を示す図である。
【０００８】
ＤＩＭＭは、コンタクト１２０の前面１２０Ａと後面１２０Ｂとに電気的に分離される。したがって、前面１２０Ａに印加された信号が胴体１１０に装着されたメモリチップＣＰに印加され、メモリチップＣＰを経た信号がコンタクト１２０の後面１２０Ｂを通じて出力される。
【０００９】
図２Ａ及び図２Ｂは、メモリモジュールに装着されるメモリチップの信号流れの例を説明する図である。
【００１０】
図２Ａで、メモリモジュール１００のコンタクト１２０を通じて印加された信号Ｓが２回分岐され、それぞれのメモリチップＣＰ１〜ＣＰ４に印加されることが分かる。図２Ｂで、メモリモジュール１００のコンタクト１２０を通じて印加された信号Ｓは一回分岐されてそれぞれのメモリチップＣＰ１〜ＣＰ４に印加される。
【００１１】
コンタクト１２０を通じて印加された信号Ｓは一回以上分岐されてそれぞれのメモリチップＣＰ１〜ＣＰ４に印加されるので、メモリチップＣＰ１〜ＣＰ４の位置によって信号Ｓを受信する時間に差が発生しうる。
【００１２】
図３Ａは、メモリモジュールに装着されるメモリチップの信号流れの他の例を説明する図である。
【００１３】
図３Ａを参照すれば、メモリモジュール１００のコンタクト１２０を通じて印加された信号Ｓは、最初のメモリチップＣＰ１に入力され、最初のメモリチップＣＰ１を通過した後、二番目のメモリチップＣＰ２に印加される。同じ方法で、二番目のメモリチップＣＰ２を通過した信号Ｓは、三番目及び４番目のメモリチップＣＰ３、ＣＰ４に印加される。
図３Ａのような信号Ｓの連結方式をデイジーチェーン（ｄａｉｓｙ  ｃｈａｉｎ）方式という。この際、信号Ｓは、直列パケット（ｓｅｒｉａｌ  ｐａｃｋｅｔ）の形よりなる。
【００１４】
図３Ｂは、図３Ａのメモリチップの構造を示す図である。
【００１５】
図３Ａのような信号伝送方式の場合、メモリチップＣＰは、書込み動作時にコンタクト１２０を通じて入力される信号ＷＳがメモリチップＣＰに入力及び出力されるピンと読出し動作時にメモリチップＣＰに信号ＲＳが入力及び出力されるピンとが互いに区分される構造を有している。
【００１６】
すなわち、書込み動作時にメモリチップＣＰに入力される信号ＷＳは、メモリチップＣＰの書込み受信部ＷＲＸに受信された後、書込み送信部ＷＴＸを通じて出力され、読出し動作時にメモリチップＣＰに入力される信号ＲＳは、メモリチップＣＰの読出し受信部ＲＲＸに受信された後、読出し送信部ＲＴＸを通じて出力される。
【００１７】
図４は、図３Ｂの構造を有するメモリチップを装着するメモリモジュールを備えるメモリシステムを示す図である。
【００１８】
メモリシステム４００は、メモリモジュールＭＭ１〜ＭＭ４とホスト４１０とを備える。ホスト４１０は、メモリコントローラでありうる。書込み動作時、ホスト４１０から信号ＷＳがメモリモジュールＭＭ１のメモリチップＣＰ１１に印加される。これにより、図３Ａの信号伝送方式と同様にメモリチップＣＰ１１は、入力される信号ＷＳを隣接したチップＣＰ１２に伝送し、最後のメモリチップＣＰ１５は信号ＷＳを出力する。
【００１９】
メモリチップＣＰ１５から出力された書込み信号ＷＳは、２番目のメモリモジュールＭＭ２の最後のメモリチップＣＰ２５に印加され、メモリチップのＣＰ２４、ＣＰ２３、ＣＰ２２、ＣＰ２１を通じて直列に伝送され、３番目のメモリモジュールＭＭ３に印加される。同じ方法で書込み信号ＷＳが伝送され、４番目のメモリモジュールＭＭ４の最初のメモリチップＣＰ４１は、次のメモリモジュール（図示せず）に書込み信号ＷＳを印加する。
【００２０】
逆に、読出し動作時、読出し信号ＲＳがメモリモジュールＭＭ４のメモリチップＣＰ４１に印加される。そして、読出し信号ＲＳは、メモリチップＣＰ４１から出力されて隣接したメモリチップＣＰ４２、ＣＰ４３、ＣＰ４４、ＣＰ４５を通じて直列に伝送される。その後、読出し信号ＲＳは、４番目のメモリモジュールＭＭ４の最後のメモリチップＣＰ４５から出力される。
【００２１】
出力された読出し信号ＲＳは、３番目のメモリモジュールＭＭ３の最後のメモリチップＣＰ３５に印加され、メモリチップＣＰ３４、ＣＰ３３、ＣＰ３２、ＣＰ３１を通じて直列に伝送され、最初のメモリチップＣＰ３１を通じて２番目のメモリモジュールＭＭ２に印加される。同じ方法で、読出し信号ＲＳは、メモリモジュールＭＭ２、ＭＭ１を通じて直列に伝送されて最初のメモリモジュールＭＭ１の最初のメモリチップＣＰ１１は、ホスト４１０に信号ＲＳを印加する。
【００２２】
このようにメモリチップが書込み動作時に入力される書込み信号ＷＳが入力及び出力されるピンと読出し動作時に入力される読出し信号ＲＳが入力及び出力されるピンとが互いに区分される構造を有する場合、このようなメモリチップを装着するメモリモジュールは、図４に示された構造を有するようになる。
【００２３】
ところで、図４を説明すれば、最初と３番目のメモリモジュールＭＭ１、ＭＭ３は、互いに同じ構造を有し、２番目と４番目のメモリモジュールＭＭ２、ＭＭ４は互いに同じ構造を有する。
【００２４】
しかし、信号が最初と３番目のメモリモジュールＭＭ１、ＭＭ３に入力される位置と２番目と４番目のメモリモジュールＭＭ２、ＭＭ４に入力される位置とが互いに異なるので、最初及び３番目のメモリモジュールＭＭ１、ＭＭ３と２番目及び４番目のメモリモジュールＭＭ２、ＭＭ４は互いに異なる構造を有する。
【００２５】
すなわち、図３Ｂと同じ構造を有するメモリチップを装着するメモリモジュールを利用してメモリシステムを構成する場合、構造の相異なる２種のメモリモジュールが必要であるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明が解決しようとする技術的課題は、ＳＩＭＭ及びＤＩＭＭ構造が混合されたメモリモジュールを提供することにある。
【００２７】
本発明が解決しようとする他の技術的課題は、ＳＩＭＭ及びＤＩＭＭ構造が混合されたメモリモジュールを装着するメモリシステムを提供することにある。
【課題を解決するための手段】
【００２８】
前記技術的課題を達成するための本発明の実施形態によるメモリモジュールは、複数個のメモリチップを装着する胴体及び前記胴体から突出されたコネクタを備える。前記コネクタは、前記コネクタのエッジに沿って位置する第１部分に複数個のＳＩＭＭタイプのコンタクトを備え、前記コネクタのエッジに沿って位置する第２部分に複数個のＤＩＭＭタイプのコンタクトを備える。
【００２９】
前記複数個のＳＩＭＭタイプのコンタクトは、前記コネクタの両側縁部に装着することができる。前記複数個のＤＩＭＭタイプのコンタクトは、前記コネクタの前記両側縁部の間に装着することができる。前記コネクタは、第１面及び前記第１面の反対側に位置する第２面を備える。前記ＳＩＭＭタイプのコンタクトは、前記コネクタの第１面側に位置する第１部分及び前記コネクタの第２面側に位置し、前記第１部分と電気的に連結される第２部分を備える。前記ＤＩＭＭタイプのコンタクトは、前記コネクタの第１面側に位置する第１部分及び前記コネクタの第２面側に位置し、前記第１部分と電気的に絶縁される第２部分を備える。
【００３０】
前記ＳＩＭＭタイプのコンタクトは、前記コネクタの両側縁部のうち外側部分に位置する第１コンタクト及び前記コネクタの両側縁部のうち内側部分に位置する第２コンタクトを備える。前記第１コンタクトは、第１信号を互いに送受信し、前記第２コンタクトは第２信号を互いに送受信しうる。
【００３１】
前記それぞれの第１及び第２コンタクトは、前記コネクタの両側縁部のうち一側に位置する入力信号コンタクト及び前記コネクタの両側縁部のうち他側に位置する出力信号コンタクトを備える。
【００３２】
前記技術的課題を達成するための本発明の他の実施形態によるメモリモジュールは、複数個のメモリチップを固定する胴体と前記胴体から突出されたコネクタを備えるメモリモジュールであって、複数個の第１コンタクト及び複数個の第２コンタクトを備える。前記複数個の第１コンタクトは、前記コネクタの第１面に位置する第１部分及び前記コネクタの第２面に位置し、前記第１部分と電気的に連結される第２部分を備える。前記複数個の第２コンタクトは、前記コネクタの第１面に位置する第１部分及び前記コネクタの第２面に位置し、前記第１部分と電気的に絶縁される第２部分を備える複数個の第２コンタクトを具備する。
【００３３】
前記技術的課題を達成するための本発明の実施形態によるメモリシステムは複数個の第１メモリチップを備える胴体及び前記胴体から突出されたコネクタを備える。前記コネクタは、第１メモリモジュール及びソケットを備える。前記第１メモリモジュールは、前記コネクタのエッジの第１部分に沿って位置する複数個のＳＩＭＭタイプのコンタクトと前記コネクタのエッジの第２部分に沿って位置する複数個のＤＩＭＭタイプのコンタクトとを備える。前記ソケットは、前記第１メモリモジュールからの信号を受信する。前記ソケットは、第１部分にＳＩＭＭタイプソケット構造を有し、第２部分にＤＩＭＭタイプソケット構造を有するシステムボードを備え、前記ソケットの第１及び第２部分は、前記コネクタのエッジの第１及び第２部分に各々対応する。
【００３４】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。
【発明の効果】
【００３５】
本発明によるメモリモジュール及びメモリシステムは、書込み動作時信号が入力及び出力されるピンと読出し動作時信号が入力及び出力されるピンとが互いに区分される構造を有するメモリチップを装着しても、同じ構造を有するメモリモジュールを利用してメモリシステムを構成できるので、システム構成において費用を低減しうる。
【発明を実施するための最良の形態】
【００３６】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
【００３７】
図５Ａは、本発明の実施形態によるメモリモジュールを示す図である。
【００３８】
図５Ｂは、図５Ａのメモリモジュールのコンタクトの構造を示す図である。
【００３９】
図５Ａを参照すれば、ＳＩＭＭタイプのコンタクトは、メモリモジュール５００のコネクタ５１５の両側縁部に装着され、ＤＩＭＭタイプのコンタクトはメモリモジュール５００の中央に配置される。すなわち、ＤＩＭＭタイプのコンタクトは、ＳＩＭＭタイプのコンタクトの間に配置される。
【００４０】
さらに説明すれば、メモリモジュール５００は、胴体５１０及びコネクタ５１５を備える。胴体５１０は絶縁物質からなる。コネクタ５１５は、胴体５１０から突出される。
【００４１】
複数個のコンタクト５２０は、コネクタ５１５に沿って装着される。コネクタ５１５の第１部分５２５Ａ、５２５Ｂと第２部分５３０に装着されたコンタクトは相異なるタイプである。
【００４２】
図５Ａに示すように、第１部分５２５Ａ、５２５Ｂに装着されたコンタクトは、ＳＩＭＭタイプであり、第２部分５３０に装着されたコンタクトはＤＩＭタイプである。そして、第１部分５２５Ａ、５２５Ｂは、コネクタ５１５の両側縁部であり、第２部分５３０はコネクタ５１５の両側縁部間の中間部分である。
【００４３】
第１部分５２５Ａ、５２５Ｂに装着されたコンタクトは、ＳＩＭＭタイプであるために、胴体５１０の前面に向かったコンタクトの部分と胴体５１０の後面に向うコンタクトの部分とは電気的に連結される。第２部分５３０に装着されたコンタクトはＤＩＭＭタイプであるために、胴体５１０の前面に装着されたコンタクトＴ２Ｆと胴体５１０の後面に装着されたコンタクトＴ２Ｂは、電気的に分離される。図５Ｂは、このようなコンタクトの構造を詳細に説明している。
【００４４】
第１部分５２５Ａ、５２５Ｂに装着されたＳＩＭＭタイプのコンタクトと第２部分５３０に装着されたＤＩＭＭタイプのコンタクトの数は制限されない。図５Ｂには、説明の便宜上、各々２個ずつのみ図示される。
【００４５】
図５Ｂを参照すれば、第１部分５２５Ａ、５２５Ｂに装着されたＳＩＭＭタイプのコンタクトは外部でメモリモジュール５００に入力される信号を伝送するコンタクトＴ１１Ｗ、Ｔ１２Ｒとメモリモジュール５００から外部に出力される信号を伝送するコンタクトＴ１１Ｒ、Ｔ１２Ｗに区分される。
【００４６】
このようなコンタクト構造を有するメモリモジュール５００を利用すれば、書込み動作時に信号が入力及び出力されるピンと読出し動作時信号が入力及び出力されるピンとが互いに区分されるメモリチップをメモリモジュールに装着される場合にも、図４に図示されたように相異なる構造のメモリモジュールを製作する問題点を解決しうる。
【００４７】
ここで、第１部分５２５Ａ、５２５Ｂに装着されたコンタクトに入力または出力される信号は、アドレス、コマンド及びデータが直列パケットの形からなる信号である。すなわち、アドレスコマンド及びデータは直列パケットからなって第１部分５２５Ａ、５２５Ｂのコンタクトを通じて入力または出力される。第２部分５３０のコンタクトＴ２Ｆ、Ｔ２Ｂはパワー信号やその他の制御信号を受信しうる。
【００４８】
図６は、図５Ｂのコンタクト構造を有するメモリモジュールを備えるメモリシステムを示す図面である。
【００４９】
書込み動作時にホスト６１０から信号ＷＳが出力される。これにより、第１メモリモジュールＭＭ１の第１部分のコンタクトＴ１１Ｗは、信号ＷＳを受信してメモリチップ（図示せず）に伝送する。メモリチップは、図３Ａに図示された信号伝送方法によって信号ＷＳを伝送する。
【００５０】
最後のメモリチップで出力された信号ＷＳは、第１メモリモジュールＭＭ１の第１部分のコンタクトＴ１２Ｗを通じて第２メモリモジュールＭＭ２のコンタクトＴ１１Ｗに印加される。第２メモリモジュールＭＭ２は、第１メモリモジュールＭＭ１と同様にメモリチップ（図示せず）に信号ＷＳを伝送した後、コンタクトＴ１２Ｗを通じて第３メモリモジュールＭＭ３に出力する。
【００５１】
第３メモリモジュールＭＭ３と第４メモリモジュールＭＭ４とでもコンタクトＴ１１Ｗを通じて信号ＲＳを受信した後、コンタクトＴ１２Ｗを通じて信号ＷＳを出力する同じ動作が行われる。読出し動作時にもメモリモジュールＭＭ１〜ＭＭ４は、それぞれのコンタクトＴ１２Ｒを通じて信号ＲＳを受信した後、コンタクトＴ１１Ｒを通じて信号ＲＳを出力する。
【００５２】
このような動作が行われる第１ないし第４メモリモジュールＭＭ１〜ＭＭ４は、いずれも同じ構造を有する。すなわち、第２メモリモジュールＭＭ２は、第１メモリモジュールＭＭ１の上部と下部とを逆ににしてシステムボード（図示せず）上に装着したものである。
【００５３】
理解の便宜上、第１メモリモジュールＭＭ１で信号ＷＳがホスト６１０から入力される位置にノードＰを表示した。第２メモリモジュールＭＭ２のノードＰの位置を参照すれば、第２メモリモジュールＭＭ２は、第１メモリモジュールＭＭ１の上部と下部とを逆にしてシステムボード（図示せず）上に装着したものであるということが分かる。
【００５４】
図６のメモリシステム６００は、図４のメモリシステム４００で奇数番目のメモリモジュールＭＭ１、ＭＭ３と偶数番目のメモリモジュールＭＭ２、ＭＭ４の構造が相異なるために２種のメモリモジュールが必要であるという問題を解決する。
【００５５】
図７は、図５Ａのメモリモジュールと対応するソケットを備えるメモリシステムを示す図である。
【００５６】
図７を参照すれば、メモリシステム７００は、システムボード７１０とこれに装着されるソケット７２０及びソケット７２０に連結されるメモリモジュールＭＭを備える。図７には、メモリモジュールＭＭとソケット７２０とが１つのみ開示されているが、これは説明の便宜のためのものに過ぎず、メモリモジュールＭＭとソケット７２０の数は制限されない。
【００５７】
図７のメモリモジュールＭＭは、図５のメモリモジュール５００と同じ構造を有する。すなわち、コネクタ７０５に沿って装着されるコンタクトのうち両側縁部のコンタクトＴ１はＳＩＭＭタイプであり、中央のコンタクトＴ２はＤＩＭＭタイプである。
【００５８】
このような構造を有するメモリモジュールＭＭと連結するソケット７２０はメモリモジュールＭＭの両側縁部のコンタクトＴ１が連結される両側縁部７２５Ａ、７２５Ｂは、ＳＩＭＭソケット構造を有し、中央のコンタクトＴ２が連結される中央部分７３０はＤＩＭＭソケット構造を有する。
【００５９】
図７に開示された本発明の実施形態によるメモリモジュールＭＭと対応するソケット７２０とを利用すれば、メモリチップＣＰが図３Ｂの構造を有していても、システムボード７１０上に装着されるメモリモジュールＭＭの構造を一致させうるという長所を有する。
【００６０】
以上、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われただけであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。
【００６１】
したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。
【産業上の利用可能性】
【００６２】
本発明は、メモリシステム関連の技術分野に好適に適用され得る。
【図面の簡単な説明】
【００６３】
【図１Ａ】一般的なメモリモジュールの構造を示す図である。
【図１Ｂ】一般的なＤＩＭＭの構造を示す図である。
【図２Ａ】メモリモジュールに装着されるメモリチップの信号の流れの例を説明する図である。
【図２Ｂ】メモリモジュールに装着されるメモリチップの信号の流れの例を説明する図である。
【図３Ａ】メモリモジュールに装着されるメモリチップの信号の流れの他の例を説明する図である。
【図３Ｂ】図３Ａのメモリチップの構造を示す図である。
【図４】図３Ｂの構造を有するメモリチップを装着するメモリモジュールを備えるメモリシステムを示す図である。
【図５Ａ】本発明の実施形態によるメモリモジュールを示す図である。
【図５Ｂ】図５Ａのメモリモジュールのコンタクトの構造を示す図である。
【図６】図Ｂのコンタクト構造を有するメモリモジュールを備えるメモリシステムを示す図である。
【図７】図５Ａのメモリモジュールと対応するソケットを備えるメモリシステムを示す図である。
【符号の説明】
【００６４】
５００    メモリモジュール
５１０    胴体
５１５    コネクタ
５２０    コンタクト
５２５Ａ、５２５Ｂ    第１部分
５３０    第２部分
【図１Ａ】
2006318476.tif 000003
【図１Ｂ】
2006318476.tif 000004
【図２Ａ】
2006318476.tif 000005
【図２Ｂ】
2006318476.tif 000006
【図３Ａ】
2006318476.tif 000007
【図３Ｂ】
2006318476.tif 000008
【図４】
2006318476.tif 000009
【図５Ａ】
2006318476.tif 000010
【図５Ｂ】
2006318476.tif 000011
【図６】
2006318476.tif 000012
【図７】
2006318476.tif 000013