(57)【要約】【課題】  設計レイアウト内部の位相形状衝突を解決できるレベンソン型位相シフトマスクを設計する改善された方法を提供すること。【解決手段】  集積回路設計の像を投影するためのレベンソン型位相シフトマスクを設計する方法である。位相単位は、階層回路設計の各々の単位、例えば、セル、アレイ、ネット、又は、ネット及び／又はセルのアレイごとに、バイナリ・カラー付け可能である。階層単位内の位相又はカラーの割り当ては、まとめてカラーリング・ルールと呼ばれる、リソグラフィ・ルール、製造性能ルール、及び他の設計ルールを満たすように正確にバイナリ・カラー付けされる。他の単位との組み立ての際、階層単位における位相のカラーリングは変化する（例えば、反転されるか又はフリップされる）ことがあるが、集積回路レイアウトの組み立てを簡素化する階層単位の正確なバイナリ・カラー付け機能は、維持される。【選択図】      図１
2006011447.tif 000002
【特許請求の範囲】
【請求項１】
集積回路設計の像を投影するためのレベンソン型位相シフトマスクを設計する方法であって、
レベンソン型位相シフトマスクの位相シフト形状に対して位相を割り当てるためのカラーリング・ルールを与えるステップと、
第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、前記第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、前記位相シフト形状の少なくとも１つが縁部に隣接しており、内部のすべての位相シフト形状が前記カラーリング・ルールに従ってバイナリ・カラー付け可能である、第１のセルを与えるステップと、
第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、前記第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、前記位相シフト形状の少なくとも１つが前記第１のセルの縁部に隣接しており、内部のすべての位相シフト形状が前記カラーリング・ルールに従ってバイナリ・カラー付け可能である、第２のセルを与えるステップと、
前記第１及び第２のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第１のセルの縁部を該第２のセルの縁部に沿って並置するステップと、
前記第１及び第２のセルを含み、該第１及び第２のセルのバイナリ・カラー付け機能を維持しながら前記カラーリング・ルールに従ってカラー付け可能であるように構成されたセル・アレイを生成するステップと、
を含むことを特徴とする方法。
【請求項２】
前記第１及び第２のセルの前記縁部を並置した後に、該第１及び第２のセルの前記位相シフト形状に対して位相が割り当てられる、請求項１に記載の方法。
【請求項３】
前記第１及び第２のセルの前記位相シフト形状に対して位相を割り当てるステップと、
前記第１のセルの前記縁部を前記第２のセルの前記縁部に沿って並置した後に、該第１及び第２のセルにおける隣接位相シフト形状間の間隔を決定するステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状間の位相の差を決定するステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させるステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合には、該位相シフト形状間にダミー空間を挿入するステップと、
前記第１及び第２のセルの前記セル・アレイを生成するステップと、
をさらに含む、請求項１に記載の方法。
【請求項４】
前記第１及び第２のセルにおける前記隣接位相シフト形状同士が互いに接触し、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させるか、又は、該第１及び第２のセルにおける該隣接位相シフト形状同士が互いに接触はしないが、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させる、請求項３に記載の方法。
【請求項５】
前記第１のセルは、第１及び第２の位相の複数の位相シフト形状を有する第１のセル・アレイにおける端部セルであり、前記第１及び第２のセルにおける前記隣接位相シフト形状同士は、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断され、前記第１のセル・アレイにおける前記位相シフト形状のすべては、該第１及び第２のセルの前記セル・アレイを生成する前に反転される、請求項３に記載の方法。
【請求項６】
前記第１のセルは、１つの縁部に隣接する第１の位相の位相シフト形状と、該セルの反対側の縁部に隣接する第２の位相の位相シフト形状とを含む、請求項３に記載の方法。
【請求項７】
第１の位相の少なくとも１つの位相シフト形状と、前記第１の位相とは逆の第２の位相の少なくとも１つの位相シフト形状とを含み、前記位相シフト形状の少なくとも１つが前記第１のセルの縁部に隣接する、第３のセルを与えるステップと、
前記第３のセル及び前記第１又は第２のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第３のセルの縁部を該第１又は第２のセルの縁部に沿って並置するステップと、
前記第３のセル及び前記第１又は第２のセルにおける隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、前記隣接位相シフト形状同士が同位相となるように、該第３のセル及び該第１又は第２のセルの１つにおける該位相シフト形状の位相を反転させるステップと、
前記第１、第２、及び第３のセルのセル・アレイを生成するステップと、
をさらに含む、請求項３に記載の方法。
【請求項８】
前記第１、第２、及び第３のセルは線形アレイを形成する、請求項７に記載の方法。
【請求項９】
前記第１、第２、及び第３のセルは非線形アレイを形成する、請求項７に記載の方法。
【請求項１０】
前記第１のセルにおける前記位相シフト形状は反転されることが防止され、前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第２のセルにおける該位相シフト形状が反転される、請求項３に記載の方法。
【請求項１１】
前記第１及び第２のセルにおける前記隣接位相シフト形状同士を結合するステップをさらに含む、請求項３に記載の方法。
【請求項１２】
前記第１及び第２のセルのどちらがより多くの位相シフト形状を有するかを判断するステップと、該第１及び第２のセルのうち、より多くの位相シフト形状を有するセルにおける位相シフト形状の位相を反転させるステップとをさらに含む、請求項３に記載の方法。
【請求項１３】
前記第１又は第２のセルの１つは、ＳＲＡＭアレイの像又は論理アレイの像を投影する位相シフト形状を含む、請求項３に記載の方法。
【請求項１４】
集積回路設計の像を投影するためのレベンソン型位相シフトマスクを設計する方法であって、
第１及び第２の位相の複数の位相シフト形状を有し、セル・アレイの一端にある第１のセルが、第１の位相の少なくとも１つの位相シフト形状と、前記第１の位相とは逆の第２の位相の少なくとも１つの位相シフト形状とを含み、前記位相シフト形状の少なくとも１つが前記第１のセルの縁部に隣接する、第１のセル・アレイを与えるステップと、
第１の位相の少なくとも１つの位相シフト形状と、前記第１の位相とは逆の第２の位相の少なくとも１つの位相シフト形状とを含み、前記位相シフト形状の少なくとも１つが前記第１のセルの縁部に隣接する、第２のセルを与えるステップと、
前記第１及び第２のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第１のセルの縁部を該第２のセルの縁部に沿って並置するステップと、
前記第１及び第２のセルにおける隣接位相シフト形状間の間隔を決定するステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状間の位相の差を決定するステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させるステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合には、該位相シフト形状間にダミー空間を挿入するステップと、
レベンソン型位相シフトマスクのための、前記第１及び第２のセルのセル・アレイを生成するステップと、
を含むことを特徴とする方法。
【請求項１５】
前記第１及び第２のセルにおける前記隣接位相シフト形状同士は、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断され、前記第１のセル・アレイにおける前記位相シフト形状のすべては、該第１及び第２のセルの前記セル・アレイを生成する前に反転される、請求項１４に記載の方法。
【請求項１６】
前記第１のセルは、１つの縁部に隣接する第１の位相の位相シフト形状と、該セルの反対側の縁部に隣接する第２の位相の位相シフト形状とを含む、請求項１４に記載の方法。
【請求項１７】
前記第１のセルにおける前記位相シフト形状は反転されることが防止され、前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第２のセルにおける該位相シフト形状が反転される、請求項１４に記載の方法。
【請求項１８】
前記第１及び第２のセルのどちらがより多くの位相シフト形状を有するかを判断するステップと、該第１及び第２のセルのうち、より多くの位相シフト形状を有するセルにおける位相シフト形状の位相を反転させるステップとをさらに含む、請求項１４に記載の方法。
【請求項１９】
集積回路設計の像を投影するのに用いられるレベンソン型位相シフトマスクのレイアウトを設計するための方法ステップを実施するように機械によって実行可能な命令のプログラムを明示的に組み込んでいる、該機械によって読み取り可能なプログラム記憶装置であって、
前記レイアウトは、第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、前記第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、かつ、前記位相シフト形状の少なくとも１つが縁部に隣接する、第１のセルを有し、該レイアウトはさらに、第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、かつ、前記位相シフト形状の少なくとも１つが前記第１のセルの縁部に隣接する、第２のセルを有し、
前記方法ステップは、
レベンソン型位相シフトマスクにおいて、カラーリング・ルールに従ってバイナリ・カラー付け可能な前記第１及び第２のセル内の前記位相シフト形状に対して位相を割り当てるためのカラーリング・ルールを与えるステップと、
前記第１及び第２のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第１のセルの縁部を該第２のセルの縁部に沿って並置するステップと、
前記第１及び第２のセルを含み、該第１及び第２のセルのバイナリ・カラー付け機能を維持しながら前記カラーリング・ルールに従ってカラー付け可能であるように構成されたセル・アレイを生成するステップと、
を含むことを特徴とするプログラム記憶装置。
【請求項２０】
前記方法ステップは、前記第１及び第２のセルの前記縁部を並置した後に、該第１及び第２のセルの前記位相シフト形状に対して位相を割り当てるステップを含む、請求項１９に記載のプログラム記憶装置。
【請求項２１】
前記方法ステップは、
前記第１及び第２のセルの前記位相シフト形状に対して位相を割り当てるステップと、
前記第１のセルの前記縁部を前記第２のセルの前記縁部に沿って並置した後に、該第１及び第２のセルにおける隣接位相シフト形状間の間隔を決定するステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状間の位相の差を決定するステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させるステップと、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合には、該位相シフト形状間にダミー空間を挿入するステップと、
前記第１及び第２のセルの前記セル・アレイを生成するステップと、
をさらに含む、請求項１９に記載のプログラム記憶装置。
【請求項２２】
前記第１のセルは、第１及び第２の位相の複数の位相シフト形状を有する第１のセル・アレイにおける端部セルであり、前記第１及び第２のセルにおける前記隣接位相シフト形状同士は、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断され、前記第１のセル・アレイにおける前記位相シフト形状のすべては、該第１及び第２のセルの前記セル・アレイを生成する前に反転される、請求項２１に記載のプログラム記憶装置。
【請求項２３】
前記第１のセルは、１つの縁部に隣接する第１の位相の位相シフト形状と、該セルの反対側の縁部に隣接する第２の位相の位相シフト形状とを含む、請求項２１に記載のプログラム記憶装置。
【請求項２４】
前記第１のセルにおける前記位相シフト形状は反転されることが防止され、前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第２のセルにおける該位相シフト形状が反転される、請求項２１に記載のプログラム記憶装置。
【請求項２５】
前記方法ステップは、前記第１及び第２のセルにおける前記隣接位相シフト形状同士を結合するステップをさらに含む、請求項２１に記載のプログラム記憶装置。
【請求項２６】
前記第１及び第２のセルのどちらがより多くの位相シフト形状を有するかを判断するステップと、該第１及び第２のセルのうち、より多くの位相シフト形状を有するセルにおける位相シフト形状の位相を反転させるステップとをさらに含む、請求項２１に記載のプログラム記憶装置。
【請求項２７】
集積回路設計の像を投影するのに用いられるレベンソン型位相シフトマスクのレイアウトを設計するために組み込まれたコンピュータ可読プログラム・コード手段を有するコンピュータ使用可能媒体を含む製品であって、
前記レイアウトは、第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、前記第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、かつ、前記位相シフト形状の少なくとも１つが縁部に隣接する、第１のセルを有し、該レイアウトはさらに、第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、かつ、前記位相シフト形状の少なくとも１つが前記第１のセルの縁部に隣接する、第２のセルを有し、
前記製品における前記コンピュータ可読プログラム・コード手段は、
レベンソン型位相シフトマスクにおいて、カラーリング・ルールに従ってバイナリ・カラー付け可能な前記第１及び第２のセル内の前記位相シフト形状に対して位相を割り当てるためのカラーリング・ルールについてのコンピュータ可読プログラム・コード手段と、
前記第１及び第２のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第１のセルの縁部を該第２のセルの縁部に沿って並置するためのコンピュータ可読プログラム・コード手段と、
前記第１及び第２のセルを含み、該第１及び第２のセルのバイナリ・カラー付け機能を維持しながら前記カラーリング・ルールに従ってカラー付け可能であるように構成されたセル・アレイを生成するためのコンピュータ可読プログラム・コード手段と、
を含むことを特徴とする製品。
【請求項２８】
前記第１及び第２のセルの前記縁部を並置した後に、該第１及び第２のセルの前記位相シフト形状に対して位相を割り当てるためのコンピュータ可読プログラム・コード手段をさらに含む、請求項２７に記載の製品。
【請求項２９】
前記製品における前記コンピュータ可読プログラム・コード手段は、
前記第１及び第２のセルの前記位相シフト形状に対して位相を割り当てるためのコンピュータ可読プログラム・コード手段と、
前記第１及び第２のセルにおける隣接位相シフト形状間の間隔を決定するためのコンピュータ可読プログラム・コード手段と、
前記第１及び第２のセルにおける前記隣接位相シフト形状間の位相の差を決定するためのコンピュータ可読プログラム・コード手段と、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合に、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させるためのコンピュータ可読プログラム・コード手段と、
前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合に、該位相シフト形状間にダミー空間を挿入するためのコンピュータ可読プログラム・コード手段と、
前記第１及び第２のセルの前記セル・アレイを生成するためのコンピュータ可読プログラム・コード手段と、
をさらに含む、請求項２７に記載の製品。
【請求項３０】
前記第１のセルは、１つの縁部に隣接する第１の位相の位相シフト形状と、該セルの反対側の縁部に隣接する第２の位相の位相シフト形状とを含む、請求項２９に記載の製品。
【請求項３１】
前記第１のセルにおける前記位相シフト形状は反転されることが防止され、前記第１及び第２のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第２のセルにおける該位相シフト形状が反転される、請求項２９に記載の製品。
【請求項３２】
前記第１及び第２のセルにおける前記隣接位相シフト形状同士を結合するためのコンピュータ可読プログラム・コード手段をさらに含む、請求項２９に記載の製品。
【請求項３３】
前記第１及び第２のセルのどちらがより多くの位相シフト形状を有するかを判断するためのコンピュータ可読プログラム・コード手段と、該第１及び第２のセルのうち、より多くの位相シフト形状を有するセルにおける位相シフト形状の位相を反転させるためのコンピュータ可読プログラム・コード手段とをさらに含む、請求項２９に記載の製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路のリソグラフィ生産に用いられるマスクの製造に向けられ、特に、レベンソン型位相シフトマスク（ａｌｔｅｒｎａｔｉｎｇ  ｐｈａｓｅ  ｓｈｉｆｔｉｎｇ  ｍａｓｋ：ａｌｔＰＳＭ）の製造に向けられる。
【背景技術】
【０００２】
集積回路及び他の構成要素のリソグラフィ生産に用いられるクロムオンガラス（ＣＯＧ）マスクの代替物として、投影されたクリティカル（アクティブ領域）パターンの解像度を向上させるために、レベンソン型位相シフトマスク（ａｌｔＰＳＭ）が使用されてきた。このような向上した解像度によって、より狭い線幅を、レジスト上に露光し、その結果ウェハ基板にエッチングするか又はウェハ基板上に置くことが可能になる。これは、リソグラフィ工程で用いられる、例えば可視光又は紫外光といったエネルギー・ビームの電界ベクトル又は位相を操作することによって行われる。この位相変更は、ＰＳＭにおいて光ビームがマスク材料の中を通過する長さを変えることにより達成される。マスクに適切な深さまでくぼみを作ることによって、該マスクのより薄い部分を横切る光と該マスクのより厚い部分を横切る光は、１８０°位相がずれることになる、すなわち、それらの電界ベクトルは、大きさは等しいが全く反対の方向を示し、そのため、これらの光ビーム間のいかなる相互作用も完全に相殺される結果になる。
【０００３】
マスクの０°位相領域の部分と１８０°位相領域の他の部分とを定める方法は、一般に位相カラーリングと呼ばれる。形状に関する位相領域の他のいかなる組であっても、それらが逆位相であれば、すなわち、それらの位相が１８０°ずれていれば、位相カラーリングに用いることができる。したがって、カラーを割り当てることは、いずれかのバイナリ特性を決定することに相当し、２つの逆の位相又はカラーは、１（１）若しくはゼロ（０）、又は正（＋）若しくは負（−）と呼ぶこともできる。自動位相カラーリングのための技術が、Ｋｉｍらの特許文献１、及びＬｉｅｂｍａｎｎらの特許文献２に説明されており、それらの開示内容は、引用によりここに組み入れられる。
【０００４】
ａｌｔＰＳＭ形状は、論理回路設計のためのマスクに広く用いられる。現在、ほとんどの論理設計は、ランダム論理マクロ（ＲＬＭ）として知られる合成された機能ブロックの大きな断片で構成される。ＡＳＩＣなどのいくつかのチップは、回路設計の標準セル・ライブラリから完全に合成することができる。標準セル・ライブラリの設計又はブックは、チップ設計において各々が数百又は数千回用いられることがある。各々の配置において、個々のセル又はブックは、左、右、上、及び下に異なる隣接セル又はブックを持つ可能性がある。いくつかの設計方法論によって、配置されたときにブックをフリップさせるか又は反映させることも可能になり、その結果、逆位相形状は反転される。このようなブックの組み合わせは、事実上無限である。
【０００５】
ブックを互いに隣接して配置するときに設計ルール違反が生じる可能性があるため、ほとんどの標準セル・ライブラリは、セル境界内に位相形状を配置し、隣接セル間で位相形状を共有することに関して、極めて保守的なルールを有する。隣り合うセル間の位相形状の相互作用が、位相カラーリング衝突の原因となることがある。さらに、ＲＬＭにおいてセル間に位相形状の相互作用が存在するときは、位相形状が広がり、個々のセルから構築されるアレイの階層の平坦化が生じるため、マスク設計におけるａｌｔＰＳＭ生成のためのデータ量及び実行時間に関して懸念がある。実際には、事実上すべての場合において、位相形状の割り当ては、階層のトップレベルにまで到達する。
【０００６】
この問題に対する１つの解決策は、すべての位相形状が、システムにおける最小の位相間間隔ルールの少なくとも半分の距離で、すなわち用いられているリソグラフィ工程において逆位相光の有害な相互作用が発生しない逆位相形状間の距離で、セル境界内に配置されることを確実にする設計ルールを強制することによって、隣り合うセルにおける位相形状間の相互作用を禁止することである。このアプローチは、いくつかの標準セル・ライブラリについては有効であるが、他の標準セル・ライブラリについては、位相形状間の何らかの相互作用を避けることができない。
【０００７】
フルチップの階層構造においては、ａｌｔＰＳＭマスク設計がさらに複雑になる。スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）回路部分は、位相形状の挿入又は変更を含めて、手動で最適化されることが多い。このような構成要素の境界において位相カラーリングを自動的に処理する現行方法は存在しない。
【０００８】
この技術においては、チップ回路設計を組み立ててａｌｔＰＳＭマスクを作るときに、必要に応じて、位相カラーを自動的に割り当て、かつ、変更する方法についての高い必要性が存在する。
【０００９】
【特許文献１】米国特許第５，８８３，８１３号明細書
【特許文献２】米国特許第６，６０９，２４５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、従来技術の問題点及び欠陥を考慮して、本発明の目的は、設計レイアウト内部の位相形状衝突を解決できるレベンソン型位相シフトマスクを設計する改善された方法を提供することである。
【００１１】
本発明の別の目的は、セル設計が位相対応であることを保証するようにａｌｔＰＳＭマスクのためのセルを組み立てる方法を提供することである。
【００１２】
本発明のさらなる目的は、チップ組立体のためのａｌｔＰＳＭレイアウトを設計する際に使用するあらかじめ位相カラー付けされた構成要素を用い、あらかじめカラー付けされたセル間のいかなる衝突も自動的に補正する方法を提供することである。
【００１３】
本発明のさらに別の目的は、チップ回路設計を組み立ててａｌｔＰＳＭマスクを作るときに、必要に応じて、位相カラーを自動的に割り当て、かつ、変更するための方法を提供することである。
【００１４】
本発明のさらなる目的は、ａｌｔＰＳＭ設計レイアウトの、前もってカラー付けされた部分に位相衝突をもたらすことなく、上述のように位相カラーを自動的に割り当てるための方法を提供することである。
【００１５】
本発明のさらに他の目的及び利点は、一部は自明であり、一部は発明の詳細な説明から明らかになるであろう。
【課題を解決するための手段】
【００１６】
当業者に明らかとなる上述の及び他の目的は、集積回路設計の像を投影するためのレベンソン型位相シフトマスクを設計する方法に向けられる本発明において達成される。レベンソン型位相シフトマスクの位相シフト形状に対して位相を割り当てるために、カラーリング・ルールが与えられる。第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、該第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、該位相シフト形状の少なくとも１つが縁部に隣接している第１のセルも与えられる。第１の位相を割り当てることができる少なくとも１つの位相シフト形状と、該第１の位相とは逆の第２の位相を割り当てることができる少なくとも１つの位相シフト形状とを含み、該位相シフト形状の少なくとも１つが第１のセルの縁部に隣接している第２のセルがさらに与えられる。第１及び第２のセル内部のすべての位相シフト形状は、カラーリング・ルールに従ってバイナリ・カラー付け可能である。次いで、本方法は、第１及び第２のセルの縁部のそれぞれに隣接する位相シフト形状同士が互いに隣接するように、該第１のセルの縁部を該第２のセルの縁部に沿って並置するステップと、該第１及び第２のセルを含み、該第１及び第２のセルのバイナリ・カラー付け機能を維持しながらカラーリング・ルールに従ってカラー付け可能であるように構成されたセル・アレイを生成するステップとを含む。位相は、第１及び第２のセルの縁部を並置した後に、位相シフト形状に対して割り当てられることが好ましい。
【００１７】
本方法はさらに、第１及び第２のセルの位相シフト形状に対して位相を割り当てるステップと、該第１のセルの縁部を該第２のセルの縁部に沿って並置した後に、該第１及び第２のセルにおける隣接位相シフト形状間の間隔を決定するステップと、該第１及び第２のセルにおける該隣接位相シフト形状間の位相の差を決定するステップとを含む。第１及び第２のセルにおける隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、本方法は、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させる。第１及び第２のセルにおける隣接位相シフト形状同士が、所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合には、ダミー空間が該位相シフト形状間に挿入される。次に、本方法は、第１及び第２のセルのセル・アレイを生成するステップを含む。
【００１８】
第１及び第２のセルにおける隣接位相シフト形状同士が互いに接触し、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、本方法は、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させるステップを含み、又は、該第１及び第２のセルにおける該隣接位相シフト形状同士が互いに接触はしないが、所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、本方法は、該隣接位相シフト形状同士が同位相となるように、該第１及び第２のセルの１つにおける該位相シフト形状の位相を反転させるステップを含む。
【００１９】
第１のセルが、第１及び第２の位相の複数の位相シフト形状を有する第１のセル・アレイにおける端部セルであり、該第１及び第２のセルにおける隣接位相シフト形状同士が、所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第１のセル・アレイにおける該位相シフト形状のすべては、該第１及び第２のセルのセル・アレイを生成する前に反転される。
【００２０】
セルは、ＳＲＡＭアレイの像又は論理アレイの像を投影する位相シフト形状を含むことができ、該セルは、線形又は非線形アレイを形成することができる。
【００２１】
第１のセルは、１つの縁部に隣接する第１の位相の位相シフト形状と、該セルの反対側の縁部に隣接する第２の位相の位相シフト形状とを含むことができる。
【００２２】
本方法はさらに、第３のセルを与えるステップを含むことができ、該第３のセルは、第１の位相の少なくとも１つの位相シフト形状と、該第１の位相とは逆の第２の位相の少なくとも１つの位相シフト形状とを含み、該位相シフト形状の少なくとも１つが第１のセルの縁部に隣接している。このような場合には、本方法は、次に、第３のセル及び第１又は第２のセルの縁部のそれぞれに隣接する位相シフト形状同士が互いに隣接するように、該第３のセルの縁部を該第１又は第２のセルの縁部に沿って並置するステップと、該第３のセル及び該第１又は第２のセルにおける隣接位相シフト形状同士が、所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該隣接位相シフト形状同士が同位相となるように、該第３のセル及び該第１又は第２のセルの１つにおける該位相シフト形状の位相を反転させるステップとを含む。本方法は、次に、第１、第２、及び第３のセルのセル・アレイを生成する。
【００２３】
第１のセルにおける位相シフト形状は、反転を防止することができ、そのことにより、第１及び第２のセルにおける隣接位相シフト形状同士が、所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第２のセルにおける該位相シフト形状が反転される。
【００２４】
本方法はさらに、第１及び第２のセルにおける隣接位相シフト形状同士を結合するステップを含むことができる。
【００２５】
本方法はまた、第１及び第２のセルのどちらがより多くの位相シフト形状を有するかを判断し、該第１及び第２のセルのうち、より多くの位相シフト形状を有するセルにおける位相シフト形状の位相を反転させるステップをさらに含むことができる。
【００２６】
別の態様においては、本発明は、集積回路設計の像を投影するのに用いられるレベンソン型位相シフトマスクのレイアウトを設計するための前記方法ステップを実施するように機械によって実行可能な命令のプログラムを明示的に組み込んでいる、該機械によって読み取り可能なプログラム記憶装置を提供する。
【００２７】
さらに別の態様においては、本発明は、前述の方法ステップを実行するためのコンピュータ可読プログラム・コード手段を有するコンピュータ使用可能媒体を含む製品を提供する。
【発明を実施するための最良の形態】
【００２８】
新規であると考えられる本発明の特徴及び本発明の要素の特性は、添付の特許請求の範囲において特定的に記述される。図面は単なる例示目的のものであって、縮尺に合わせて描かれてはいない。しかしながら、発明自体は、操作の構成及び方法の両方に関して、添付図面を用いて説明される詳細な説明を参照することによって、最もよく理解できる。
本発明の好ましい実施形態を説明するにあたって、本明細書では、同じ数字が本発明の同じ特徴を示す図１〜図１７を参照する。
【００２９】
本発明は、位相設計及び位相伝達の割り当てを、階層設計の正確にカラー付け可能な単位内で、例えばブック又は（セルとも呼ばれる）小さいマクロレベルで任意に行い（すなわち、あらかじめカラー付けし）、次いでネットに組み立てられる個々のセルのアレイにし、該ネットがさらに、ネット及びセルのアレイに組み合わされることを可能にする。階層設計の各々の単位、例えば、セル、アレイ、ネット、あるいは、ネット及び／又はセルのアレイごとに、位相形状をバイナリ・カラー付けすることができる。別の言い方をすれば、位相又はカラーの割り当ては、階層単位内で行われるときには、まとめてカラーリング・ルールと呼ばれる、リソグラフィ・ルール、製造ルール、及び他の設計ルールを満たすように正確にバイナリ・カラー付けされることになる。本発明の方法は、セル・ベース又は階層単位ベースのカラーリングを実施し、標準的な配線ツール及び配置ツールを用いて、全階層設計内でセル又は他の階層単位を組み合わせる。本発明は、階層カラー付け機能について隣接単位間の境界条件を定める機能とともに、セル又は単位レベルで位相対応設計を用いる。本発明によれば、他の単位とともに組み立てる際に、階層単位における位相のカラーリングは変化する（例えば、反転又はフリップされる）ことがあるが、階層単位の正確なバイナリ・カラー付け機能は維持され、このことにより、集積回路レイアウトの組み立てが簡素化される。
【００３０】
１つの好ましい実施形態は、セル間に形成されたいわゆる「ダミー」空間によって形成される空間において、接続している位相形状同士を結合する（以下でさらに説明される）ことによって、テープアウト後の標準的な最適化ツール内でＳＲＡＭセルについての同一のカラースキームを実施する。ダミー空間が、組み立て後に、同一カラー、例えば０°位相形状で終わる２つの異なるネットに属する場合には、該ネットの１つにおいてすべての位相形状の位相又はカラーを反転させることによって、該ダミー空間にまたがる位相転移を確実にする。
【００３１】
レベンソン型位相シフトマスクにおいて部分的にカラー付けされた設計をカラーリングする好ましい方法を実施するためのステップが、図１に示されるフロー・チャートに例示される。本発明は、初めからカラー付けされていないａｌｔＰＳＭカラー位相形状に対して、又は、あらかじめカラー付けされたａｌｔＰＳＭマスク・レイアウトのセル・カラーを補正又は確定するために、利用することができる。手動で最適化された設計単位２１０又は標準セル２１２を用いて開始するときは、いずれも当初は、０°及び１８０°の位相シフト領域を示すカラー付けされた位相領域を用いてレイアウトされる２１４。その後、あらかじめカラー付けされた単位セルは、並置され、接続されて、セルのネットを形成し２１６、隣接セルにおけるあらゆる位相カラー衝突は、セルのいずれか一方のカラーをフリップ、すなわち反転させることによって補正される。位相カラーリングが補正された後、セルのネットは、位相カラー付けされたセルの別のネットと接触するように並置され２１８、ネットの接触セル間にいずれかのカラーリング衝突が存在する場合には、該ネットの一方の位相カラーを完全に反転させる。セルのネットが、別のネットに近接するが接触はせず、その間隔が、リソグラフィ及び製造システムの解像度に必要とされる所定の最小値ｄ１より小さく、かつ、位相形状間の透過光の相互作用が存在しない間隔ｄ２より小さい場合には、「ダミー」形状が挿入され、該ダミー形状に隣接するネットの一方の位相を完全に反転させる２２０ことによって、あらゆる衝突が解決される。次に、ネット又は隣接セルにおいてカラー付けされていないいかなるセグメントも、０°及び１８０°のいずれの位相シフト領域についても位相カラーを照会する２２４ことによって、カラー境界条件を維持するようにカラー付けされる２２２。
【００３２】
位相シフトのないレイアウト部品２０２で開始する場合には、位相領域が定められる２０４。カラー付けされていない、ａｌｔＰＳＭについての所定の位相形状で開始することもできる。いずれの場合においても、セル又はネット・レイアウトは、カラー付けされていない位相領域を用いて作成される２０８。次に、これらのカラー付けされていないレイアウトは、前述のように、カラー境界条件を維持するようにカラー付けされる２２２。図１の方法ステップは、回路設計に用いられる個々のセルからのチップ回路設計についてのａｌｔＰＳＭレイアウトの組み立て例と関連して、以下にさらに説明される。
【００３３】
図２は、製造されるａｌｔＰＳＭマスクに用いられることになる位相シフト形状を有する個々のセルの組を示す。個々のセル２０、２０ａは、典型的には、回路設計の標準セル・ライブラリからのものである。各々のセルは、対向する右縁部２４ｂ及び左縁部２４ａと、対向する上縁部２４ｃ及び下縁部２４ｄとを有する。セル２０は位相シフト形状２２ａ、２２ｂ、２２ｃ、２２ｄを含み、そのうち２２ａ及び２２ｄは、透過する光に対して位相シフトを与えない０°位相領域であり、２２ｂ及び２２ｃは、光に対して１８０°位相シフトを与える１８０°位相領域である。図を簡単にするために、０°位相領域は「０」で表され、１８０°位相領域は「１」で表される。２つの位相間の差が１８０°であれば、位相シフトの度数について他のいかなる組み合わせも用いることができる。このような位相シフト領域は、異なる位相シフト領域において、例えば石英マスクの厚さを異なるレベルに変えるなどといった当該技術分野で知られるいずれかの手段によって、実際のマスクに生成することができる。ａｌｔＰＳＭマスク上のこれらの形状のレイアウトは、投影される回路線及び他の構成要素を決定する。光がセル２０の位相シフト形状を透過すると、光ビーム間の相互作用及び相殺の結果として、逆の位相シフト形状０と１との間に線が生成される。
【００３４】
セル２０及び２０ａのいずれにおいても、位相シフト領域２２ａ及び２２ｂは、セル境界に隣接し、セル境界に沿って位置する。ここで説明される個々のセルは、典型的には、セル２０における２２ｃ、２２ｄのように、セル内部において位相を逆にする複数の位相シフト領域を有するが、図を簡単にするために、内部部分を省略し、セル２０ａのように境界位相シフト領域のみを用いてセルを示すことになる。従来のＣＯＧセグメントもまた、ａｌｔＰＳＭマスク設計の内部部分に用いることができる。
【００３５】
図３のように、同一のライブラリ・ブックからのセル２０及び２０ａが、互いに横に並置されて第１のネットを形成する場合には、（隣接する縁部間の間隔がｄ１より小さい）セル２０の位相１とセル２０ａの位相０との間の接触によって、衝突が生じる。修正しない限り、この異なる位相の接触は、セル２０における２２ｂ及びセル２０ａにおける２２ａの２つの位相シフト形状間における、線がないことが望ましい位置に、線を作成することになる。境界における２つの単位間のこの衝突を補正するために、該単位の一方のカラー付けされた形状又は位相（セル２０ａ）は、それらの環境における境界条件に従って、反転されるか又はフリップされる。
【００３６】
このカラーリング・ルール又は機能を達成することができるようにするために、マスクによって生成されることになる回路部分に影響を与えることなくセルにおいて位相又はカラーを反転できること、すなわち、セルがフリップ可能であることを示す１つの引数又は表示を用いて、又は、位相又はカラーが反転されることを防止する何らかの制約がセル又はネットに存在すること、すなわち、セルがフリップ不可能であることを示す別の引数又は表示を用いて、セルを特定することができる。このフリップ可能／フリップ不可能の引数は、本発明によるカラーリング・ルールの１つを提供する。
【００３７】
図３の位相形状の反転又はフリッピングの結果は図４に示され、ここでは、セル２０ａの位相形状のみの位相又はカラーが反転される。接触している位相形状であるセル２０の２２ｂ及びセル２０ａの２２ａは、ここで全く同一の位相にされるか又はカラー付けされる。セル２０ａの引数が、該セルがフリップ不可能であることを示すようにセットされた場合には、該セル２０ａのカラーは変化せず、（セル２０の引数が、フリップ可能であることを示すようにセットされたと仮定すると）代わりにセル２０の位相又はカラーが反転されていたであろう。両方についての引数が、フリップ不可能であることを示すようにセットされた場合には、いずれのセルも位相を反転させることができず、他の何らかの解決策を見出さなければならないであろう。
【００３８】
同様に、組み立てられた境界位相形状であるセル２０の２２ｂ及びセル２０ａの２２ａが、互いに接触はしないが、所定の最小間隔ｄ１より小さい距離を置いて配置された場合にも、いずれか１つが、同一のカラーとなるようにフリップされるであろう。このことは図５に示されており、ここで、間隔ｄは位相形状２２ａ及び２２ｂを分離し、ｄ＜ｄ１である。所定の最小間隔ｄ１は、解像不可能な間隔であり、リソグラフィ・システム、マスク製造能力、並びに、位相形状の大きさ及び間隔を規定する設計ルールによって決まる。状況に応じて、セル２０の２２ｂ及びセル２０ａの２２ａの位相形状を、一つに結合することができる。
【００３９】
フリップ可能／フリップ不可能なカラーリング・ルール又は機能は階層カラーリング方法を可能にし、この階層カラーリング方法においては、より低いレベルの設計要素、例えば標準ライブラリ・セルは、一旦カラー付けされ、次いで、後でより大きい設計単位に（フリッピングを伴って又は伴わずに）組み込むために、それらのカラーと共にライブラリに格納することができる。
【００４０】
セル２０及び２０ａの組み立てによって形成されるネットに対する別のセルの追加が、図６に示される。標準セル・ライブラリからの別のブックであるＢｏｏｋ２のセル３０が、セル２０ａの右に追加される。セル２０ａ及び３０のそれぞれの隣接する境界である２４ｂと３４ａとの間の間隔ｄが、最小の解像可能間隔ｄ１より大きく、かつ、相互作用を起こさない最小間隔ｄ２より小さいので、「ダミー」形状又は線４０が、セル２０ａの境界位相形状２２ｂとセル３０の境界位相形状３２ａとの間の位相転移を強制するように挿入され、その結果、これらの境界位相形状は、図６に示されるように逆位相となる。
【００４１】
セル３０の境界位相形状３２ａがあらかじめ位相０にカラー付けされた場合には、Ｂｏｏｋ２のセル３０、及び、ネット内でそれに接続されるＢｏｏｋ２の他のあらゆるセルにおいてカラーを反転させるように、カラー反転ルール又は機能が適用されるであろう。このようにして、位相形状３２ａは、セル２０ａにおける位相形状２２ｂのカラー０とは逆の位相又はカラー１を有することになる。
【００４２】
図６に示されるように、セル３０及び３０ａのそれぞれの位相形状である３２ｂ及び３２ａは互いに接触するので、ネットに直接接続されたあらゆるセルにおいて矛盾しない他の位相形状カラーをセル３０に対して割り当てるために、カラー接続ルール又は機能が、隣接するセル３０ａの境界位相形状３２ａに対してカラー０を割り当てるであろう。これは、隣接するセル３０ａが、セル３０から所定の解像可能な最小間隔ｄ１より小さい距離を空けて配置される場合にも発生するであろう。
【００４３】
セル３０に隣接する次のセルが、同様にダミー線を生成するために距離ｄ１＜ｄ＜ｄ２を空けて配置されることになった場合には、さらに別のカラーリング・ルール又は機能が、該次のセルにおける隣接する位相形状に、セル３０における隣接する位相形状とは逆のカラーを割り当てることになる。このことは図７に示されており、ここでは、セル３０の位相形状３２ｂ（カラー０）とセル３０ａの位相形状３２ａ（カラー１）との間に、ダミー形状４０ａが挿入される。
【００４４】
セル２０ａの境界位相形状２２ｂとセル３０の境界位相形状３２ａ、及び、セル３０の境界位相形状３２ｂとセル３０ａの境界位相形状３２ａは、相互作用を生じる距離ｄ２以内であり、かつ、解像可能である（すなわち間隔ｄ１より大きい）ため、完成したマスク上に形成された隣接する逆位相形状を通過する光の相互作用及び相殺によって、機能しない線、すなわちダミー線がレジスト上に形成されるであろう。
【００４５】
ダミー線が位相転移を強制し、隣接する位相形状が常に逆位相となるようにすることが好ましいが、これは、常に必要というわけではない。ダミー形状に隣接するセル又はネットの１つが、逆位相の隣接する境界位相形状を持つことができない場合には、該ダミー形状に隣接する境界位相形状は、同位相となることがある。
【００４６】
前述のカラーリング・ルールは、ここで説明されるようなレベンソン型位相シフトマスクを設計する方法を実施するプログラム・コードに用いることができる。
【００４７】
図８は、色の濃い多角形の構成要素がａｌｔＰＳＭマスクによってリソグラフィで生成されることになるチップ回路設計７０を示す。構成要素５０はＳＲＡＭアレイの一部であり、一方、構成要素６０は、該ＳＲＡＭに接続される論理回路の一部である。図９に示されるように、ＳＲＡＭアレイ５０は、初めから全体として作成されているのではなく、代わりに、より低いレベルのセル５２として引き出されたセグメントを一連の幾何学的リンクで複製して２次元ネット又はサブアレイ５４を生成し、次いで該サブアレイ自体を他の同様のネットと共に複製してＳＲＡＭアレイ５０を形成することによって、組み立てられる。同様に、個々の論理セル６２ａ、６２ｂ、６２ｃ及び６２ｄは、論理列６４ａ、６４ｂに組み立てられ、次いで該論理列は、高いレベルの回路部分６６ａ、６６ｂ、６６ｃを用いてより高い設計単位、すなわち論理回路６０に組み立てられる。個々のセルのネット又はセル列への組み立て、及びさらにアレイへの組み立ては、回路設計の階層を表す。従来技術のように、図８及び図９の設計に単に位相形状を追加して必要なａｌｔＰＳＭマスクを生成することは、困難であろう。
【００４８】
代わりに、本発明によれば、図８の回路設計のためのａｌｔＰＳＭは、個々のセルを組み合わせてネット又はサブアレイにし、次いで該ネットをさらに組み合わせて回路を投影するための最終的なアレイにすることによって、作成される。図１０には、ネット１５４ａを形成するための、個々のセル１５２ａと他のセル１５２ｂ、１５２ｃ及び１５２ｄとの組み立てが示される。次に、同様に構成されたネット１５４ｂ、１５４ｃ及び１５４ｄが、ネット１５４ａと組み合わされ、ａｌｔＰＳＭ  ＳＲＡＭアレイ１５０を形成する。セルにおける位相形状の異なる位相又はカラーが網掛けした斜線の向きによって示され、左上から右下に延びる線が一方の位相、例えば０°、又はカラー０若しくは（−）であり、右上から左下に延びる線が逆の位相、例えば１８０°、又はカラー１若しくは（＋）である。組み立ての各々の階層レベルにおいて、境界位相が比較され、隣接するセル又はネットの位相のいずれかがフリップ又は反転されるべきかどうかが判断される。最も低いレベルのセルのみが位相シフトされ、位相形状は、既存の階層セル複製によってアレイ全体にわたって複製される。いくつかの場合、すなわち、極めて高密度の回路といった特定の設計又は好ましい条件においては、位相形状は、固定されることが好ましく、いかなるチップ組み立て命令によっても操作されるべきではない、すなわち、位相形状は、フリップ不可能なものとして表示されるべきである。
【００４９】
回路の論理アレイ部分を形成するためのａｌｔＰＳＭマスク・セルの組み立てが、図１１に示される。上列において、個々のセル１６２ａ、１６２ｂ、１６２ｃ、１６２ｄには、それぞれ個々の論理部分６２ａ、６２ｂ、６２ｃ、６２ｄにおける構成要素を生成するのに必要な、斜線で網掛けされている位相形状が割り当てられた。個々のセルが組み立てられるときに適切な位相カラー割り当てを判断するためには、下の次の列おける個々のセルの境界について（＋）及び（−）表示によって示されるように、境界セルの当初の位相のみを示すことが必要である。個々のセルが互いに隣接して配置され、セル列１６４ａに組み立てられる際に、個々のセルの位相形状は、レイアウト衝突、例えば、セル１６２ａとセル１６２ｂとの間の境界衝突、及びセル１６２ｃとセル１６２ｄとの間の境界衝突を避けるためにフリップされる。列１６４ｂにおいては、隣接するセル１６２ａと１６２ｃとの間、及び、隣接するセル１６２ｄと１６２ｃとの間に、境界衝突が存在する。
【００５０】
上述のように、これを達成するためには、境界条件を満たすように絶対的な位相が調整される一方で、セル内部の相対的な位相割り当てが維持されるように、いくつかのセルの位相割り当てをフリップしなければならないこと、すなわち個々のセルにおける全ての位相を反転しなければならないことがある。図１２に示されるように、列１６４ａにおける衝突を解決するためには、セル１６２ｂの位相形状がフリップされる必要があり、その結果、セル１６２ｂの左の境界は、セル１６２ａの右の境界のカラー（−）に対してカラー（−）を呈する。そのとき、セル１６２ｂは、その右の境界においてもカラー（−）を呈するであろう。同様に、セル１６２ｃの位相形状は、セル１６２ｂに隣接する左の境界においてカラー（−）を呈し、セル１６２ｄに隣接する右の境界においてカラー（＋）を呈するように、フリップされる必要がある。列１６４ｂにおける衝突を解決するために、図１２は、隣接するセル１６２ｃと同じカラーを呈するようにフリップされ、次にセル１６２ｂにおける位相形状をフリップするトリガーとなる、セル１６２ｄにおける位相形状を示す。同様に、列１６４ｂの他端において、セル１６２ａにおける位相形状は、セル１６２ｃに合うようにフリップする。
【００５１】
図１３は、ＳＲＡＭセル・アレイ１５０に隣接する組み立て済みの列１６２ａ、１６４ｂの位相境界を示す。図１３に示されるように、列１６４ｂの左境界の位相とＳＲＡＭセル・アレイ１５０の隣接する境界の位相との間には衝突が存在する。
【００５２】
この衝突は図１４に示されるように解決され、ここでは、列１６４ｂの全ての位相形状が、左の境界を位相又はカラー（＋）に変更するように反転された。図１４は、図１２に関連して説明された論理列１６４ａにおける、フリップされ補正された個々のセルの位相形状カラーも示す。
【００５３】
図１５は、ＳＲＡＭセル・アレイ及び論理列といったより低いレベルの設計単位が組み立てられた後で、位相衝突が存在しないようにより高いレベルの回路部分６６ａ、６６ｂ、６６ｃ（図９）をそれぞれ作成するために、セル１６６ａ、１６６ｂ、１６６ｃの位相形状カラーを割り当てることを示す。最後に、図１６は、オーバーレイ・セル１６６ａ、１６６ｂ、及び１６６ｃを持ち、全ての衝突が解決された状態の、ＳＲＡＭ及び論理回路構成要素のための完成した位相シフト形状を示す。
【００５４】
ここに説明される方法は、構成要素の形状がマスク上の透明領域によって定められる暗視野マスク設計に、又は、構成要素に対する背景がマスク上の透明領域によって定められる明視野マスク設計に、用いることができる。
【００５５】
レベンソン型位相シフトマスクを設計するための本発明の方法は、他の従来のプログラム・コードで上述の処理ステップ及び命令を組み込んでいるコンピュータ・プログラム又はソフトウェアよって実施することができ、電子設計自動化（ＥＤＡ）ツール又は他の従来のプログラム記憶装置に格納することができる。図１７に示されるように、プログラム・コード及び必要なあらゆる入力情報は、半導体チップ、読み取り専用メモリ、ディスケット若しくはコンピュータ・ハード・ドライブなどの磁気媒体、又は、ＣＤ若しくはＤＶＤ  ＲＯＭなどの光学メディアといった、ＥＤＡツール又はコンピュータ８０のプログラム記憶装置８２に格納することができる。コンピュータシステム８０は、上述のように装置８２に格納されたプログラム・コードを読み取り、実行するためのマイクロプロセッサ８４を有する。
【００５６】
前述の例による位相シフト・セグメントのレイアウト設計に続いて、ａｌｔＰＳＭは、従来の周知方法によって製造される。
【００５７】
このように、本発明は、セル設計が位相対応であることを保証するために、及び、後のチップ組み立ての際に使用するためにライブラリ構成要素をあらかじめカラー付けすることができるように、ａｌｔＰＳＭマスクのためのセルの設計者が用いることができる。このようにして、設計及びチップ組み立てを制御し続けることができる。
【００５８】
本発明は、特定の好ましい実施形態と関連して特定的に説明されたが、前述の説明を考慮すると、多くの代替、修正、及び変形が当業者に明らかとなることが明白である。したがって、添付の特許請求の範囲は、本発明の真の範囲及び精神に含まれるこうしたいかなる代替、修正、及び変形も包含することが意図される。
【図面の簡単な説明】
【００５９】
【図１】レベンソン型位相シフトマスクにおいて、部分的にカラー付けされた設計をカラーリングする好ましい方法を示すフロー・チャートである。
【図２】ａｌｔＰＳＭマスクに用いられる位相シフト形状を示す、回路設計の標準セル・ライブラリからの個々のセルの組の平面図である。
【図３】第１のネットを形成するように図２のセルを組み合わせた平面図であり、隣接する境界における位相衝突を示す。
【図４】セルの一方の位相をフリップすることによって図３の衝突を解決した平面図である。
【図５】セルの境界間に間隔を明けて、第１のネットを形成するように図２のセルを組み合わせた平面図である。
【図６】図４に別のネットを追加し、２つのネット間に「ダミー」線が作成されたセル・ネットの平面図である。
【図７】第１及び第２のネット間並びに第２のネットにおいて「ダミー」線が作成された状態の、図４のセル・ネットに別のネットが加えられた平面図である。
【図８】本発明によるａｌｔＰＳＭの設計を説明するのに用いられるチップ回路設計の平面図である。
【図９】図８の回路設計を作るのに必要な、ＳＲＡＭアレイ及び論理回路の個々のセグメントの平面図である。
【図１０】図８の回路設計のＳＲＡＭアレイを作るために組み立てられたａｌｔＰＳＭセルの平面図である。
【図１１】セルが衝突した位相境界条件を有している状態の、図８の回路設計の論理列を作るために最初に組み立てられたａｌｔＰＳＭセルの平面図である。
【図１２】図１１のａｌｔＰＳＭ論理列セルの衝突した境界条件を補正するようにフリップされた、あるセルの位相の平面図である。
【図１３】図１０のＳＲＡＭセル・アレイと組み合わされた図１２の論理列についてのａｌｔＰＳＭレイアウトの境界条件の平面図である。
【図１４】図１０のＳＲＡＭセル・アレイと組み立てられた論理列についての補正されたａｌｔＰＳＭレイアウトの平面図である。
【図１５】図８のチップ回路設計についての、より高いレベルの論理回路部分のａｌｔＰＳＭレイアウトの平面図である。
【図１６】本発明によって作られた図８のチップ回路設計についての完成したａｌｔＰＳＭレイアウトの平面図である。
【図１７】本発明によるレベンソン型位相シフトマスクにおいて、部分的にカラー付けされた設計をカラーリングする方法を実行するためのプログラム・コードをプログラム記憶装置に含む電子設計自動化（ＥＤＡ）ツール又はコンピュータの概略図である。
【図１】
2006011447.tif 000003
【図２】
2006011447.tif 000004
【図３】
2006011447.tif 000005
【図４】
2006011447.tif 000006
【図５】
2006011447.tif 000007
【図６】
2006011447.tif 000008
【図７】
2006011447.tif 000009
【図８】
2006011447.tif 000010
【図９】
2006011447.tif 000011
【図１０】
2006011447.tif 000012
【図１１】
2006011447.tif 000013
【図１２】
2006011447.tif 000014
【図１３】
2006011447.tif 000015
【図１４】
2006011447.tif 000016
【図１５】
2006011447.tif 000017
【図１６】
2006011447.tif 000018
【図１７】
2006011447.tif 000019