(57)【要約】【課題】  追い越し現象を防止する。【解決手段】  入力フィルタ部１１０は、入力されるフィールドデータから、入力フィルタ用係数出力部１２０からの係数に従って水平方向及び垂直方向に縮小補間処理して奇数及び偶数のフィールドの分割画面表示用の縮小画像データを生成する。選択部１４０は生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データをフレーム記憶部１４０，１５０に巡回的に順次格納させる。制御部１７０は書き込みアクセスが実施されていないフレーム記憶部を判別して該フレーム記憶部から分割画面表示用の縮小画像データを読み出すよう選択部１６０を制御する。【選択図】        図１
2006332975.tif 000002
【特許請求の範囲】
【請求項１】
入力されるインターレース方式の奇数及び偶数の１画面分のフィールドデータから、予め定められた係数に従って水平方向及び垂直方向に縮小補間処理して奇数及び偶数のフィールドの分割画面表示用の縮小画像データを生成する入力フィルタ部と、
入力されるフィールドデータが奇数又は偶数のフィールドデータであることを示す入力フィールド識別信号に基づいて、上記入力フィルタ部で使用される係数を出力する入力フィルタ用係数出力部と、
上記入力フィルタ部により生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データを格納する第１及び第２のフレーム記憶部と、
上記入力フィルタ部により生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データを、上記入力フィールド識別信号に基づき、上記第１及び第２のフレーム記憶部に巡回的に順次格納させる第１の選択部と、
上記第１又は第２のフレーム記憶部に格納されている分割画面表示用の縮小画像データを読み出す第２の選択部と、
上記入力フィールド識別信号と出力側のクロック信号に基づいて、書き込みアクセスが実施されていない第１又は第２のフレーム記憶部を判別して該フレーム記憶部から分割画面表示用の縮小画像データを読み出すよう上記第２の選択部を制御する制御部とを備えた多画面表示用の映像信号処理回路。
【請求項２】
上記制御部は出力するフィールドデータが奇数又は偶数のフィールドデータであることを示す出力フィールド識別信号により指定される奇数又は偶数のフィールドデータを読み出すよう上記第２の選択部を制御することを特徴とする請求項１記載の多画面表示用の映像信号処理回路。
【請求項３】
上記制御部は、出力側の垂直及び水平同期信号、並びに出力側のクロック信号に基づいて、順次走査により奇数及び偶数のフィールドデータを読み出すよう上記第２の選択部を制御することを特徴とする請求項１記載の多画面表示用の映像信号処理回路。
【請求項４】
上記入力フィルタ部は、
入力されるフィールドデータを予め定められた係数に従って水平方向に縮小補間処理する水平方向フィルタ部と、
該水平方向フィルタ部により水平方向に縮小補間処理されたフィールドデータを、予め定められた係数に従って垂直方向に縮小補間処理して奇数及び偶数のフィールドの分割画面表示用の縮小画像データを生成する垂直方向フィルタ部とを備えたことを特徴とする請求項１記載の多画面表示用の映像信号処理回路。
【請求項５】
上記垂直方向フィルタ部は、各々１ライン分のラインメモリを有し、入力される現在のラインデータと、上記ラインメモリから読み出された１ライン前のラインデータとに、各々予め定められた係数を乗算して加算した結果を上記ラインメモリに帰還的に書き込んで演算結果を蓄積する奇数及び偶数フィールド用ラインデータ蓄積方式垂直方向フィルタを備えたことを特徴とする請求項４記載の多画面表示用の映像信号処理回路。
【請求項６】
入力されるインターレース方式の奇数及び偶数の１画面分のフィールドデータから、予め定められた係数に従って水平方向及び垂直方向に縮小補間処理して奇数及び偶数のフィールドの分割画面表示用の縮小画像データを生成する入力フィルタ部と、
入力されるフィールドデータが奇数又は偶数のフィールドデータであることを示す入力フィールド識別信号に基づいて、上記入力フィルタ部で使用される係数を出力する入力フィルタ用係数出力部と、
上記入力フィルタ部により生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データを格納する第１及び第２のフレーム記憶部と、
上記入力フィルタ部により生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データを、上記入力フィールド識別信号に基づき、上記第１及び第２のフレーム記憶部に巡回的に順次格納させる第１の選択部と、
上記第１又は第２のフレーム記憶部に格納されている分割画面表示用の縮小画像データを読み出す第２及び第３の選択部と、
上記入力フィールド識別信号と出力側のクロック信号に基づいて、書き込みアクセスが実施されていない第１又は第２のフレーム記憶部を判別して該フレーム記憶部から分割画面表示用の縮小画像データを読み出すよう上記第２の選択部を制御すると共に、出力するフィールドデータが奇数又は偶数のフィールドデータであることを示す出力フィールド識別信号により指定される奇数又は偶数のフィールドデータを読み出すよう上記第２の選択部を制御する第１の制御部と、
上記入力フィールド識別信号と出力側のクロック信号に基づいて、書き込みアクセスが実施されていない第１又は第２のフレーム記憶部を判別して該フレーム記憶部から分割画面表示用の縮小画像データを読み出すよう上記第３の選択部を制御すると共に、出力側の垂直及び水平同期信号、並びに出力側のクロック信号に基づいて、順次走査により奇数及び偶数のフィールドデータを読み出すよう上記第３の選択部を制御する第２の制御部とを備えた多画面表示用の映像信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の映像信号を、これら映像信号とは別個の映像同期タイミングを持つ映像信号として、同一の表示画面内に分割画面として重畳する多画面表示用の映像信号処理回路に関するものである。
【背景技術】
【０００２】
異なる映像信号ソースを同一の表示画面内に多画面表示する画像表示装置においては、それら複数の映像信号ソースを分割画面サイズに縮小してから同じ同期動作のもとで表示させる必要がある。
図１３は従来の多画面表示装置の一例として４画面表示装置の構成を示す図である。多画面表示装置１の各映像信号処理回路５００は、４画面表示におけるＣＨ１〜ＣＨ４の分割画面のインターレース方式映像信号ソースのデータを、各入力映像信号のタイミング（入力側クロック周波数のタイミング）で、分割画面のサイズに合わせて縮小してからメモリ（図示せず）に書き込み、その書き込んだデータを４画面表示の映像信号のタイミング（出力側クロック周波数に基づいて生成したタイミング）でメモリから読み出して、選択部６００で切り替えることにより表示用モニタ２へ４画面画像データとして出力する。
【０００３】
この書き込み及び読み出し時に、分割画面の入力データをメモリに書き込む周波数と、そのデータをメモリから読み出す周波数（多画面表示側のデータの周波数）との間には相関関係がなく、入力側周波数と出力側周波数が非同期である場合に、分割画面データの書き込み中に多画面表示読み出しが行われる現象が発生する。このような場合、メモリから書き込み更新後の最新のデータと更新前のデータが混在して読み出されることから、表示画面には更新前と更新後の両データが途中で切り替わる不連続な画像として表示される現象が発生する。この現象を追い越し現象と呼ぶ。
【０００４】
図１４は特許文献１に記載された従来の多画面表示用の映像信号処理回路の構成を示すブロック図であり、この追い越し現象を防止するものである。この映像信号処理回路５００は、選択部５０１、フィルタ５０２，５０３，５０４，５０５、選択部５０６，５０７、制御部５０８、記憶部５０９，５１０及び選択部５１１を備えている。
【０００５】
図１４において、選択部５０１は入力される多画面表示用の元の映像信号であるフィールドデータをフィルタ５０２〜５０５の何れかに振り分ける。フィルタ５０２は奇数フィールドのデータから縮小された奇数フィールドのデータを演算し、フィルタ５０３は偶数フィールドのデータから縮小された奇数フィールドのデータを演算し、フィルタ５０４は偶数フィールドのデータから縮小された偶数フィールドのデータを演算し、フィルタ５０５は奇数フィールドのデータから縮小された偶数フィールドのデータを演算する。選択部５０６はフィルタ５０２から奇数フィールドデータを読み出すか、又はフィルタ５０３から奇数フィールドデータを読み出すかを選択し、選択部５０７はフィルタ５０４から偶数フィールドデータを読み出すか、又はフィルタ５０５から偶数フィールドデータを読み出すかを選択する。
【０００６】
制御部５０８は、入力されるフィールドデータが奇数フィールドデータであるか又は偶数フィールドデータであるかを示す入力側フィールド識別信号と、入力データ有効期間信号（図示せず）と、出力側のフィールドデータが奇数フィールドデータであるか又は偶数フィールドデータであるかの出力側フィールド識別信号と、出力データ有効期間信号（図示せず）とを入力し、選択部５０１、５０６，５０７に対して制御信号を送出する。記憶部５０９は縮小された奇数フィールドのデータを１フィールド分格納するフィールドメモリであり、記憶部５１０は縮小された偶数フィールドのデータを１フィールド分格納するフィールドメモリである。選択部５１１は記憶部５０９から奇数フィールドデータを読み出すか又は記憶部５１０から偶数フィールドデータを読み出すかを、出力側フィールド識別信号により選択する。
【０００７】
また、入力側フィールド識別信号と入力データ有効期間信号は入力側クロック信号（図示せず）に基づくタイミングの信号であり、出力側フィールド識別信号と出力データ有効期間信号は、出力側クロック信号（図示せず）に基づくタイミングの信号であり、各フィールドデータは、記憶部５０９又は２記憶部５１０に格納されるまでは、入力側クロック信号に基づくタイミングで処理され、記憶部５０９又は記憶部５１０から読み出される以降は、出力側クロック信号に基づくタイミングで処理される。
【０００８】
図１５は制御部５０８が各選択部５０１、５０６、５０７に選択用の制御信号を出力する際の判断に用いられる入力信号と制御信号との対応を示す表である。例えば、入力側フィールド識別信号が奇数フィールドであり、出力側フィールド識別信号が奇数フィールドである場合に、制御部５０８は、出力側フィールド識別信号が示すフィールドとは逆のフィールドの記憶部に書き込むために、選択部５０１には入力する奇数フィールドのデータを縮小して偶数フィールドのデータとして出力するフィルタ５０５を選択させ、選択部５０７にもフィルタ５０５を選択させるように制御信号を出力する。その際に、選択部５１１は出力側フィールド識別信号が奇数フィールドであるので記憶部５０９を選択する。
【０００９】
同様にして、入力側フィールド識別信号が偶数フィールドであり、出力側フィールド識別信号が偶数フィールドである場合に、制御部５０８は、出力側フィールド識別信号が示すフィールドとは逆のフィールドの記憶部に書き込むために、選択部５０１には入力する偶数フィールドのデータを縮小して奇数フィールドのデータとして出力するフィルタ５０３を選択させ、選択部５０６にもフィルタ５０３を選択させるように制御信号を出力する。その際に、選択部５１１は出力側フィールド識別信号が偶数フィールドであるので記憶部５１０を選択する。
【００１０】
また、入力側フィールド識別信号が奇数フィールドであり、出力側フィールド識別信号が偶数フィールドである場合に、制御部５０８は、選択部５０１と選択部５０６にフィルタ５０２を選択させ、選択部５１１は記憶部５１０を選択する。また、入力側フィールド識別信号が偶数フィールドであり、出力側フィールド識別信号が奇数フィールドである場合に、制御部５０８は選択部５０１と選択部５０７にフィルタ５０４を選択させ、選択部５１１は記憶部５０９を選択する。
【００１１】
図１６は書き込み及び読み出しのアドレス遷移とフィールドメモリ（記憶部５０９，５１０）の読み出しタイミング及び書き込みタイミングを示す図である。ここでは、現在読み出しをしていない側のフィールドメモリへの書き込みアクセスのタイミング、すなわち、現在書き込みをしていない側のフィールドメモリからの読み出しアクセスのタイミングを示し、制御部５０８が各選択部５０１，５０６，５０７に選択用の制御信号を生成する入出力動作タイミングを示している。例えば、出力側垂直同期タイミングと入力側垂直同期タイミングが図１６に示す位相状態において、分割画面表示期間に表示する縮小分割画面表示用データを入力フィルタ５０２、５０３、５０４、５０５で生成して記憶部５０９又は記憶部５１０に書き込む場合の動作タイミングを表している。ここで、記憶部５０９には奇数フィールドに対応する縮小分割画面表示用データが書き込まれ、記憶部５１０には偶数フィールドに対応する縮小分割画面表示用データが書き込まれるものとする。
【００１２】
読み出しアクセス先記憶部は、読み出し（出力側）フィールド識別信号を分割画面表示期間の開始（立上り）で参照することにより更新される。書き込みアクセス先記憶部を更新するタイミングは、１つは分割画面表示期間の開始（立上り）であり、もう１つは分割画面表示期間の開始（立上り）から分割画面表示仕様（この場合は垂直方向に１／２縮小する）に応じて決定される時限を計測することにより得られるタイミングである。上記前者のタイミングより遅れて上記後者のタイミングに至るまでの間の位相で縮小分割画面表示用データの書き込み動作を開始するならば、書き込みアクセス中の記憶部を読み出して追い越す動作は起こることがないことを表している。また、書き込みアクセス先記憶部において、書き込みアクセス先記憶部における時限計測中に、縮小分割画面表示用データの書き込み動作を開始するならば、記憶部５０９又は記憶部５１０のいずれに書き込んでも追い越す動作が起きることはないが、記憶部５０９及び記憶部５１０の内容をできるだけ早く最新のものとするために、この時限計測中に縮小分割画面表示用データの書き込み動作を開始する度に、記憶部５０９及び記憶部５１０を巡回的に（トグルして）選択するように動作させている。
【００１３】
次に動作について説明する。
フィルタ５０２，５０３，５０４，５０５は、入力されるフィールドデータに対して縮小処理を行ってから所定のフィールドデータを生成する。これら４種類の縮小処理内容としては、フィルタ５０２が入力側の奇数フィールドのデータから縮小された出力側の奇数フィールドのデータを生成し、フィルタ５０３が入力側の偶数フィールドのデータから縮小された出力側の奇数フィールドのデータを生成し、フィルタ５０４が入力側の偶数フィールドのデータから縮小された出力側の偶数フィールドのデータを生成し、フィルタ５０５が入力側の奇数フィールドのデータから縮小された出力側の偶数フィールドのデータを生成する。
【００１４】
制御部５０８は出力側（読み出し）フィールド識別信号、出力側垂直同期信号と、入力側（書き込み）フィールド識別信号、入力側垂直同期信号を読み込み、各フィルタ５０２，５０３，５０４，５０５の計算にかかる時間や、記憶部５０９又は記憶部５１０への書き込みにかかる時間等の要因を加味した上で、記憶部５０９又は記憶部５１０のメモリ領域に対して、最新データを書き込むためのライトアクセスと既存のデータを読み出すためのリードアクセスが同時に起こらないように、選択部５０１、選択部５０６及び選択部５０７を制御する。また、制御部５０８は、必要に応じて、例えば書き込みを停止させて静止画表示をさせる際に、記憶部５０９又は記憶部５１０のどちらかを選択させるように選択部５１１も同様に制御する。
【００１５】
ここで、制御部５０８の制御内容についてさらに詳しく説明する。例えば、入力側フィールド識別信号が奇数フィールドであり、出力側フィールド識別信号が奇数フィールドである場合であって、さらに、インターレース方式における入力側フィールドデータが奇数フィールドから偶数フィールドに変化する時点と、出力側フィールドデータが偶数フィールドから奇数フィールドに変化する時点とが充分に近いと判断された場合、制御部５０８は、奇数フィールドのデータから縮小された偶数フィールドのデータを作り出すフィルタ５０５を選択するように選択部５０１と選択部５０７とを制御するように制御信号を発生し、選択部５１１は記憶部５０９から奇数フィールドのデータを読み出す。
【００１６】
このように、書き込みアクセス先記憶部を更新するタイミングの１つとして、分割画面表示期間の開始（立上り）から分割画面表示仕様（この場合は垂直方向に１／２縮小する）に応じて決定される時限を計測することにより得られるタイミングを求めることで、出力側フィールドデータの読み出しタイミングに対する入力側フィールドデータの書き込み開始タイミングを予測判定し、その判定結果によりフィルタあるいは記憶部を選択するので、追い越し現象が発生しないように予測して対応する動作となっている。
【００１７】
【特許文献１】特開２００２−３０５６９８号公報（段落０００６〜段落００１７、図１０、図１１）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
従来の多画面表示用の映像信号処理回路は、以上のように構成されているので、追い越し現象を防止するために、制御部５０８は、２フィールド分の各記憶部５０９，５１０の何れかへの書き込み処理を行う前に、上記のように入力側フィールド識別信号と出力側フィールド識別信号に基づいて、記憶部５０９と記憶部５１０のどちらのフィールドデータに対して選択部５１１がアクセスするかをあらかじめ予測判定し、その予測判定結果に対応させてフィルタ５０２，５０３，５０４，５０５を選択し、入力側フィールドデータに対して選択された各フィルタ５０２，５０３，５０４，５０５を用いて縮小処理及びフィールド変換処理を行わなければならない。すなわち、制御部５０８は、多画面表示用の縮小画像データを生成する際の追い越し現象を防止するために、入力側フィールド識別信号と出力側フィールド識別信号の状態や位相を検出して複雑な予測判定処理を行う必要があるという課題があった。
【００１９】
この発明は上記のような課題を解決するためになされたもので、多画面表示用の縮小画像データを生成する際に、入力側フィールド識別信号と出力側フィールド識別信号の状態や位相を検出して複雑な予測判定処理を行うことなく追い越し現象を防止できる多画面表示用の映像信号処理回路を得ることを目的とする。
【課題を解決するための手段】
【００２０】
この発明に係る多画面表示用の映像信号処理回路は、入力されるインターレース方式の奇数及び偶数の１画面分のフィールドデータから、予め定められた係数に従って水平方向及び垂直方向に縮小補間処理して奇数及び偶数のフィールドの分割画面表示用の縮小画像データを生成する入力フィルタ部と、入力されるフィールドデータが奇数又は偶数のフィールドデータであることを示す入力フィールド識別信号に基づいて、上記入力フィルタ部で使用される係数を出力する入力フィルタ用係数出力部と、上記入力フィルタ部により生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データを格納する第１及び第２のフレーム記憶部と、上記入力フィルタ部により生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データを、上記入力フィールド識別信号に基づき、上記第１及び第２のフレーム記憶部に巡回的に順次格納させる第１の選択部と、上記第１又は第２のフレーム記憶部に格納されている分割画面表示用の縮小画像データを読み出す第２の選択部と、上記入力フィールド識別信号と出力側のクロック信号に基づいて、書き込みアクセスが実施されていない第１又は第２のフレーム記憶部を判別して該フレーム記憶部から分割画面表示用の縮小画像データを読み出すよう上記第２の選択部を制御する制御部とを備えたものである。
【発明の効果】
【００２１】
この発明により、分割画面表示用の縮小画像データを生成する際に、入力側フィールド識別信号と出力側フィールド識別信号の状態や位相を検出して複雑な予測判定処理を行うことなく追い越し現象を防止できるという効果が得られる。
【発明を実施するための最良の形態】
【００２２】
実施の形態１．
図１はこの発明の実施の形態１による多画面表示用の映像信号処理回路の構成を示すブロック図である。ここでは、多画面表示として４画面表示の場合を例として説明する。図１に示す映像信号処理回路１００は、入力フィルタ部１１０、入力フィルタ用係数出力部１２０、選択部（第１の選択部）１３０、フレーム記憶部（第１のフレーム記憶部）１４０、フレーム記憶部（第２のフレーム記憶部）１５０、選択部（第２の選択部）１６０及び制御部１７０を備えており、インターレース方式入力画像データからインターレース方式表示出力を生成するものである。
【００２３】
図１において、入力フィルタ部１１０は、入力されるインターレース方式の奇数及び偶数の１画面分のフィールドデータから、予め定められた係数に従って水平方向及び垂直方向に縮小補間処理して奇数及び偶数のフィールドの分割画面表示用の縮小画像データを生成する。入力フィルタ用係数出力部１２０は、入力されるフィールドデータが奇数又は偶数のフィールドデータであることを示す入力フィールド識別信号に基づいて、入力フィルタ部１１０で使用される係数を出力する。選択部１３０は入力フィルタ部１１０により生成された奇数及び偶数のフィールドの分割画面表示用の縮小画像データを、入力フィールド識別信号に基づきフレーム記憶部１４０，１５０に巡回的に順次格納させる。
【００２４】
フレーム記憶部１４０は入力フィルタ部１１０により生成された奇数及び偶数の２フィールド分の分割画面表示用の縮小画像データを格納することのできるフレームメモリであり、同様に、フレーム記憶部１５０は入力フィルタ部１１０により生成された奇数及び偶数の２フィールド分の分割画面表示用の縮小画像データを格納することのできるフレームメモリである。選択部１６０は、制御部１７０からの制御信号に応じて、フレーム記憶部１４０又はフレーム記憶部１５０に格納されている分割画面表示用の縮小画像データを読み出す。
【００２５】
制御部１７０は、入力フィールド識別信号と出力側クロック周波数に基づいて、書き込みアクセスが実施されていないフレーム記憶部１４０又はフレーム記憶部１５０を判別して該フレーム記憶部から分割画面表示用の縮小画像データを読み出すよう選択部１６０を制御すると共に、出力するフィールドデータが奇数又は偶数のフィールドデータであることを示す出力フィールド識別信号により指定される奇数又は偶数のフィールドデータを読み出すよう選択部１６０を制御する。
【００２６】
また、図１において、入力フィルタ部１１０は水平方向フィルタ部１１１及び垂直方向フィルタ部１１２を備えている。水平方向フィルタ部１１１は、入力されるフィールドデータを、入力フィルタ用係数出力部１２０から読み込んだ予め定められた係数に従って水平方向に縮小補間処理する。垂直方向フィルタ部１１２は、水平方向フィルタ部１１１により水平方向に縮小補間処理されたフィールドデータを、入力フィルタ用係数出力部１２０から読み込んだ予め定められた係数に従って垂直方向に縮小補間処理して、フレームデータとなる奇数及び偶数のフィールドの分割画面表示用の縮小画像データを生成する。
【００２７】
なお、フィールドデータは、フレーム記憶部１４０，１５０に格納されるまでは入力側のクロック信号に基づくタイミングで処理され、フレーム記憶部１４０，１５０から読み出される以降は出力側のクロック信号に基づくタイミングで処理される。
【００２８】
図２は水平方向フィルタ部１１１の内部構成例を示すブロック図であり、この水平方向フィルタ部１１１は、画素遅延素子１１０１、演算器としての乗算器１１０２，１１０３、演算器としての加算器１１０４及び演算器としての除算器１１０５を備えている。
【００２９】
図２において、画素遅延素子１１０１は入力されるフィールドデータを１画素遅延させる。乗算器１１０２は、例えば、入力フィルタ用係数出力部１２０から係数Ｃｈ０＝１という係数値を読み込み、画素遅延素子１１０１により遅延したフィールドデータに係数Ｃｈ０を乗算して出力する。乗算器１１０３は入力フィルタ用係数出力部１２０から係数Ｃｈ１＝１という係数値を読み込み、入力されるフィールドデータに対して係数Ｃｈ１を乗算して出力する。加算器１１０４は乗算器１１０２及び乗算器１１０３の出力の和を演算し、除算器１１０５は入力フィルタ用係数出力部１２０から係数Ｄｈ０＝２という係数値を読み込み、加算器１１０４の演算出力に対して係数Ｄｈ０を除算して垂直方向フィルタ１１２に出力する。
【００３０】
図２に示す水平方向フィルタ部１１１の回路構成により補間演算回路を構成し、併せてこの補間演算回路に２画素入力する毎に、２画素分のデータを使って補間生成した１画素出力を間引いてサンプリングすることにより水平方向に縮小補間処理を実施する。
【００３１】
図３は垂直方向フィルタ部１１２の内部構成例を示すブロック図であり、この垂直方向フィルタ部１１２は、奇数フィールド用垂直方向フィルタ部１１２１、偶数フィールド用垂直方向フィルタ部１１２２及び選択部１１２３を備えている。奇数フィールド用垂直方向フィルタ部１１２１は、入力側フィールド識別信号が奇数フィールドを示す場合に、２ラインデータから垂直方向に縮小補間処理されたラインデータを生成し、偶数フィールド用垂直方向フィルタ部１１２２は入力側フィールド識別信号が偶数フィールドを示す場合に、３ラインデータから垂直方向に縮小補間処理されたラインデータを生成する。選択部１１２３は入力側フィールド識別信号に対応して奇数フィールド用垂直方向フィルタ部１１２１又は偶数フィールド用垂直方向フィルタ部１１２２を選択する。
【００３２】
図３に示す垂直方向フィルタ部１１２において、入力されるフィールドデータが奇数フィールド、偶数フィールドのどちらでも、垂直方向の画像情報の重心が同じとなるようにラインデータを生成する必要がある。しかし、奇数フィールドと偶数フィールドでは、インターレース関係により０．５ラインのずれがあるため、奇数フィールドで２ラインデータからラインデータを生成した場合には、偶数フィールドでは３ラインデータからラインデータを生成することにより、奇数フィールド及び偶数フィールドの垂直方向の画像情報の重心を同じにしている。
【００３３】
図３において、奇数フィールド用垂直方向フィルタ部１１２１は、ライン遅延回路１１２１１、演算器としての乗算器１１２１２，１１２１３、演算器としての加算器１１２１４及び演算器としての乗算器１１２１５を備えている。
【００３４】
図３の奇数フィールド用垂直方向フィルタ部１１２１において、ライン遅延回路１１２１１はラインメモリで構成され、水平方向フィルタ部１１１からの水平方向に縮小補間処理されたフィールドデータを１ライン遅延させる。乗算器１１２１２は入力側フィールド識別信号が奇数フィールドを示す場合に、入力フィルタ用係数出力部１２０から係数Ｃｖａ０＝１という係数値を読み込み、ライン遅延回路１１２１１により遅延されたフィールドデータに係数Ｃｖａ０を乗算して出力する。乗算器１１２１３は入力側フィールド識別信号が奇数フィールドを示す場合に、入力フィルタ用係数出力部１２０から係数Ｃｖａ１＝１という係数値を読み込み、水平方向フィルタ部１１１からの水平方向に縮小補間処理されたフィールドデータに係数Ｃｖａ１を乗算して出力する。加算器１１２１４は、乗算器１１２１２の出力と乗算器１１２１３の出力との和を演算して演算結果を除算器１１２１５に出力する。除算器１１２１５は、入力フィルタ用係数出力部１２０から係数Ｄｖ０＝２という係数値を読み込み、加算器１１２１４の演算出力に対して係数Ｄｖ０を除算して選択部１１２３に出力する。
【００３５】
また、図３において、偶数フィールド用垂直方向フィルタ部１１２２は、ライン遅延回路１１２２１，１１２２２、演算器としての乗算器１１２２３，１１２２４，１１２２５、演算器としての加算器１１２２６及び演算器としての乗算器１１２２７を備えている。
【００３６】
図３の偶数フィールド用垂直方向フィルタ部１１２２において、ライン遅延回路１１２２１はラインメモリで構成され、水平方向フィルタ部１１１からの水平方向に縮小補間処理されたフィールドデータを１ライン遅延させる。同様に、ライン遅延回路１１２２２はラインメモリで構成され、ライン遅延回路１１２２１により遅延されたフィールドデータを１ライン遅延させる。
【００３７】
乗算器１１２２３は入力側フィールド識別信号が偶数フィールドを示す場合に、入力フィルタ用係数出力部１２０から係数Ｃｖｂ０＝１という係数値を読み込み、ライン遅延回路１１２２１，１１２２２で２ライン遅延されたフィールドデータに係数Ｃｖｂ０を乗算して出力する。乗算器１１２２４は入力側フィールド識別信号が偶数フィールドを示す場合に、入力フィルタ用係数出力部１２０から係数Ｃｖｂ１＝２という係数値を読み込み、ライン遅延回路１１２２１で１ライン遅延されたフィールドデータに係数Ｃｖｂ１を乗算して出力する。乗算器１１２２５は入力側フィールド識別信号が偶数フィールドを示す場合に、入力フィルタ用係数出力部１２０から係数Ｃｖｂ２＝１という係数値を読み込み、水平方向フィルタ部１１１からの水平方向に縮小補間処理されたフィールドデータに係数Ｃｖｂ２を乗算して出力する。
【００３８】
加算器１１２２６は、乗算器１１２２３の出力と乗算器１１２２４の出力と乗算器１１２２５の出力との和を演算して演算結果を除算器１１２２７に出力する。除算器１１２２７は、入力フィルタ用係数出力部１２０から係数Ｄｖ０＝４という係数値を読み込み、加算器１１２２６の演算出力に対して係数Ｄｖ０を除算して選択部１１２３に出力する。選択部１１２３は、入力フィルタ用係数出力部１２０から読み込んだ制御信号により、入力側フィールド識別信号が奇数フィールドを示す場合には奇数フィールド用垂直方向フィルタ１１２１の出力を選択し、入力側フィールド識別信号が偶数フィールドを示す場合には偶数フィールド用垂直方向フィルタ１１２２の出力を選択して選択部１３０に出力する。
【００３９】
図３に示す垂直方向フィルタ１１２の回路構成により補間演算回路を構成し、併せてこの補間演算回路に２ラインデータを入力する毎に、２ライン分又は３ライン分のデータを使って補間生成した１ライン出力を間引いてサンプリングすることにより垂直方向に縮小補間処理を実施する。
【００４０】
次に動作について説明する。
図１に示す４画面表示用の映像信号処理回路１００では、入力される画像のフィールドデータと共に、そのフィールドデータに対応する入力側のフィールド識別信号も入力される。入力フィルタ部１１０は、まず、入力される画像のフィールドデータに対して、水平方向フィルタ部１１１により水平方向に縮小補間処理を行い、その水平方向に縮小補間処理されたフィールドデータに対して、垂直方向フィルタ部１１２により垂直方向に縮小補間処理を施す。
【００４１】
その際に、入力フィルタ部１１０では、水平方向フィルタ部１１１により、入力されるフィールドデータを分割画面表示用に水平方向に縮小補間処理を実施する。その後に、垂直方向フィルタ部１１２により、入力側フィールド識別信号に対応する予め定められた係数を用いて、奇数フィールドでも偶数フィールドでも垂直方向に同じ重心の分割画面表示用の縮小画像データとなるように垂直方向に縮小補間処理を実施する。
【００４２】
以下、例えば、入力されるフィールドデータを水平方向に１／２に縮小補間処理し、垂直方向に１／２に縮小補間処理して画像面積で１／４にすることにより、４画面表示用の縮小画像データを生成する場合について説明する。
入力フィルタ部１１０は、まず、図２に示す水平方向フィルタ部１１１により、入力フィルタ用係数出力部１２０から読み込んだ係数Ｃｈ０＝１、係数Ｃｈ１＝１、係数Ｄｈ０＝２という係数値を用いて、水平方向に連続する画素に対してフィルタリングを行う。この水平方向フィルタ部１１１は、２画素につき１分割画面表示用縮小画像データを出力するように動作させることにより、画素数を１／２に縮小補間処理を実施する。これにより、入力されるフィールドデータを４画面表示用にフィルタリングを実施しながら水平方向に１／２に縮小補間処理を実施する。そして、この水平方向に縮小補間処理されたフィールドデータは図３に示す垂直方向フィルタ部１１２に入力される。
【００４３】
垂直方向フィルタ部１１２は、入力側フィールド識別情報により入力フィルタ用係数出力部１２０で選択された係数に従って、入力される水平方向に縮小補間処理されたフィールドデータに対してフィルタリングを行い垂直方向に縮小補間処理を実施する。
【００４４】
図４はインターレース方式入力画像データから４画面表示用縮小画像データを生成する垂直フィルタ部１１２のアルゴリズムを示す図であり、入力されるフィールドデータが垂直方向フィルタ部１１２により垂直方向に縮小補間処理される様子を示している。垂直方向フィルタ部１１２には、水平方向フィルタ部１１１から奇数フィールドのデータ（ＩＯ１〜ＩＯ１１）と、偶数フィールドのデータ（ＩＥ１〜ＩＥ１１）が交互に入力される。図４に示すように、奇数フィールドのデータが入力された場合には、第１奇数入力ラインＩＯ１、第２奇数入力ラインＩＯ２、第３奇数入力ラインＩＯ３、第４奇数入力ラインＩＯ４、・・・、と続いて垂直方向フィルタ部１１２に入力され、偶数フィールドのデータが入力された場合には、第１偶数入力ラインＩＥ１、第２偶数入力ラインＩＥ２、第３偶数入力ラインＩＥ３、第４偶数入力ラインＩＥ４、・・・、と続いて垂直方向フィルタ部１１２に入力される。
【００４５】
すると、奇数フィールドのデータが入力された場合には、垂直方向フィルタ部１１２の奇数フィールド用垂直方向フィルタ部１１２１により、第１奇数入力ラインＩＯ１と第２奇数入力ラインＩＯ２の２ラインデータに対して、係数Ｃｖａ０＝１、Ｃｖａ１＝１、Ｄｖａ０＝２という係数値が用いられ、第１偶数出力ラインＯＥ１のフィールドデータが生成され、引き続いて第２奇数入力ラインＩＯ２と第３奇数入力ラインＩＯ３の２ラインデータに対して、係数Ｃｖａ０＝１、Ｃｖａ１＝１、Ｄｖａ０＝２という同じ係数値が用いられ、第１奇数出力ラインＯＯ１のフィールドデータが生成され、以降同様に第ｎ偶数出力ラインＯＥｎのフィールドデータと第ｎ奇数出力ラインＯＯｎのフィールドデータが交互に生成されて分割画面表示用の縮小画像データが生成される。
【００４６】
次に偶数フィールドのデータが入力された場合には、垂直方向フィルタ部１１２の偶数フィールド用垂直方向フィルタ部１１２２により、第１偶数入力ラインＩＥ１、第２偶数入力ラインＩＥ２及び第３偶数入力ラインＩＥ３の３ラインデータに対して、係数Ｃｖｂ０＝１、Ｃｖｂ１＝２、Ｃｖｂ２＝１、Ｄｖｂ０＝４という係数値が用いられ、第１偶数出力ラインＯＥ１のフィールドデータが生成され、引き続いて第２偶数入力ラインＩＥ２、第３偶数入力ラインＩＥ３及び第４偶数入力ラインＩＥ４の３ラインデータに対して、係数Ｃｖｂ０＝１、Ｃｖｂ１＝１、Ｃｖｂ０＝２、Ｄｖｂ０＝４という同じ係数値が用いられ、第１奇数出力ラインＯＯ１のフィールドデータが生成され、以降同様に第ｎ偶数出力ラインＯＥｎのフィールドデータと第ｎ奇数出力ラインＯＯｎのフィールドデータが交互に生成されて分割画面表示用の縮小画像データがフレームデータとして生成される。
【００４７】
このようにして、入力するフィールドデータが奇数フィールドである場合も、偶数フィールドである場合も、共に垂直方向に同じ重心で、垂直方向に１／２に縮小補間処理された１フレーム分のフレームデータが生成し終わると、分割画面表示用フレームメモリであるフレーム記憶部１４０又はフレーム記憶部１５０に格納される。このとき、１フレーム分のフレームデータは、入力側フィールド識別信号の変化のみに従って、出力側フィールド識別信号状態を参照することなく、選択部１３０により交互に選択されたフレーム記憶部１４０又はフレーム記憶部１５０に巡回的に書き込まれる。
【００４８】
図５は書き込み及び読み出しのアドレス遷移とフレームメモリ（フレーム記憶部１４０，１５０）の読み出しタイミング及び書き込みタイミングを示す図である。ここでは、現在読み出しをしていない側のフレームメモリへの書き込みアクセスのタイミング、すなわち、現在書き込みをしていない側のフレームメモリからの読み出しアクセスのタイミングを示している。この書き込み及び読み出しのアドレス遷移は、制御部１７０への入力側及び出力側の垂直同期信号及び水平同期信号と、入力側及び出力側のクロック信号（図示せず）により生成される。
【００４９】
垂直方向フィルタ部１１２が入力されるフィールドデータから分割画面表示用の１フレーム分のフレームデータを生成し終わると、書き込みアドレス遷移が最大値に達したタイミングを起点として、書き込みアクセス先記憶部（フレーム記憶部１４０とフレーム記憶部１５０）が更新され、図５の（Ａ），（Ｂ）に示すように、その更新された書き込みアクセス先情報を分割画面表示期間の開始タイミングでサンプルして、そのサンプル結果の反対のフレーム記憶部（フレーム記憶部１４０又はフレーム記憶部１５０）に格納されたフレームデータを読み出すように制御部１７０が制御信号を選択部１６０に送出する。このようにして、入力側が書き込みアクセスしていない側又は書き込みアクセスを開始する前に読み出しアクセスを開始する側のフレーム記憶部（フレーム記憶部１４０又はフレーム記憶部１５０）から、選択部１６０によりフレームデータとしての分割画面表示用縮小画像データを読み出すことができる。
【００５０】
なお、図５では、例えばフレーム記憶部１５０の読み出しアクセスのタイミングと書き込みアクセスのタイミングが重複しているが、先に読み出しアクセスが遷移し、４画面表示の場合には２倍の速度で読み出すことにより、遅れて遷移を始める書き込みアクセスが読み出しアクセスの遷移を追い越すことはない。
【００５１】
また、書き込む縮小画像データを、偶数ライン→奇数ライン→偶数ライン→・・・順番で生成してフレーム画像となるように、フレーム記憶部１４０又はフレーム記憶部１５０に書き込み、読み出し側では、インターレース方式の場合、片方のフィールドデータだけを読み出すために、制御部１７０は、フレーム記憶部１４０又はフレーム記憶部１５０に格納されたフレームデータから、出力側フィールド識別信号が示すフィールドに対応するラインだけを、１ライン飛ばしで読み出すように選択部１６０を制御する。
【００５２】
以上のように、この実施の形態１によれば、入力されるフィールドデータと出力される分割画面表示用の縮小画像データであるフレームデータが非同期である場合でも、２フィールド分のフレーム記憶部１４０，１５０と簡単な水平方向フィルタ部１１１、垂直方向フィルタ部１１２を用いることにより、分割画面表示用の縮小画像データを生成する際に、従来技術のように、入力側フィールド識別信号と出力側フィールド識別信号の状態や位相を検出して複雑な予測判定処理を行うことなく、追い越し現象を防止できるという効果が得られる。
【００５３】
実施の形態２．
図６はこの発明の実施の形態２による多画面表示用の映像信号処理回路の構成を示すブロック図である。なお、この実施の形態２において、上記実施の形態１の図１と同じ機能の部分については、同じ符号を付与して重複する記載を省略する。図６に示す映像信号処理装置２００は、入力フィルタ部１１０、入力フィルタ用係数出力部１２０、選択部１３０、フレーム記憶部１４０，１５０、選択部２６０及び制御部２７０を備えている。
【００５４】
図６において、制御部２７０は、入力フィールド識別信号と出力側クロック信号に基づいて、書き込みアクセスが実施されていないフレーム記憶部１４０又はフレーム記憶部１５０を判別して該フレーム記憶部から分割画面表示用の縮小画像データを読み出すよう選択部２６０を制御すると共に、出力側の垂直及び水平同期信号、並びに出力側のクロック信号に基づいて、順次走査により奇数及び偶数のフィールドデータを読み出すよう選択部２６０を制御する。
【００５５】
図６に示す実施の形態２の映像信号処理回路２００が、図１に示す上記実施の形態１の映像信号処理回路１００と異なる点は、制御部２７０が、フレーム記憶部１４０又はフレーム記憶部１５０に格納されたフレームデータから、出力側フィールド識別信号状態に関わらずに、１ラインずつ引き続くラインのラインデータをプログレッシブ方式表示に対応する画素周波数で読み出すように選択部２６０を制御するようにした点であり、この実施の形態２における他の構成及び動作は上記実施の形態１と同様である。
【００５６】
すなわち、制御部２７０は、出力側の垂直同期信号で初期化し、出力側の水平同期信号が始まる毎に計数して決定する垂直方向の有効画像の開始ラインから、出力側の水平同期信号で初期化し、出力側のクロック信号を計数して決定する水平方向の有効画像の開始タイミングからフレーム記憶部１４０又はフレーム記憶部１５０に格納された先頭のフレームデータから１ライン分のラインデータを出力し、次のラインの水平方向の有効画像の開始タイミングからは引き続くラインの１ライン分のラインデータを出力する処理を繰り返すことによりプログレッシブ方式表示出力を生成する。
【００５７】
このように、この実施の形態２では、インターレース方式で多画面表示させる上記実施の形態１とほとんど同じ構成で、フレーム記憶部１４０又はフレーム記憶部１５０からのフレームデータの読み出し順序を順次走査に対応させることにより、プログレッシブ方式での多画面表示を実現することができる。
【００５８】
以上のように、この実施の形態２によれば、上記実施の形態１と同様の効果が得られると共に、インターレース方式表示出力を生成する場合と同じ入力フィルタ部１１０及びフレーム記憶部１４０，１５０の構成で、フレーム記憶部１４０，１５０から読み出す速度、読み出すデータ順を順次走査に変えることにより、プログレッシブ方式の分割画面表示用の縮小画像データを生成することができるという効果が得られる。
【００５９】
実施の形態３．
図７はこの発明の実施の形態３による多画面表示用の映像信号処理回路の構成を示すブロック図である。なお、この実施の形態３において、上記実施の形態１及び上記実施の形態２と同じ機能の部分については、同じ符号を付与して重複する記載を省略する。図７に示す映像信号処理装置３００は、入力フィルタ部１１０、入力フィルタ用係数出力部１２０、選択部（第１の選択部）１３０、フレーム記憶部（第１のフレーム記憶部）１４０、フレーム記憶部（第２のフレーム記憶部）１５０、選択部（第２の選択部）１６０、選択部（第３の選択部）２６０、制御部（第１の制御部）１７０及び制御部（第２の制御部）２７０を備えている。
【００６０】
図７に示すこの実施の形態３の映像信号処理回路３００が、図１に示す上記実施の形態１の映像信号処理回路１００と異なる点は、フレーム記憶部１４０又はフレーム記憶部１５０に格納されたフレームデータから、出力側フィールド識別信号が示すフィールドに対応するラインだけを、１ライン飛ばしで読み出してインターレース方式の多画面表示を実現する選択部１６０と制御部１７０を備えると共に、フレーム記憶部１４０又はフレーム記憶部１５０に格納されたフレームデータから１ラインずつ引き続くラインをプログレッシブ方式表示に対応する画素周波数で読み出してプログレッシブ方式の多画面表示を実現する選択部２６０と制御部２７０の両方を備えるようにした点であり、この実施の形態３における他の構成及び動作は、上記実施の形態１及び上記実施の形態２と同様である。
【００６１】
このように、この実施の形態３では、インターレース方式で多画面表示させる上記実施の形態１に、上記実施の形態２と同じく、フレーム記憶部１４０又はフレーム記憶部１５０に格納されたフレームデータから読み出し順序を順次走査に対応させる構成を併設することにより、インターレース方式とプログレッシブ方式の両方式での多画面表示を同時に実現することができる。
【００６２】
以上のように、この実施の形態３によれば、上記実施の形態１と同様の効果が得られると共に、インターレース方式とプログレッシブ方式の両方式での多画面表示を同時に実現することができるという効果が得られる。
【００６３】
実施の形態４．
この実施の形態４は、上記実施の形態１の図１、上記実施の形態２の図６、上記実施の形態３の図７で使用されている入力フィルタ部１１０における垂直方向フィルタ部１１２の代わりにラインデータ蓄積方式垂直方向フィルタ部１１３を使用するものであり、上記実施の形態１から上記実施の形態３に適用可能である。
【００６４】
この実施の形態４で使用するラインデータ蓄積方式垂直方向フィルタ部１１３が、上記実施の形態１、上記実施の形態２及び上記実施の形態３で使用している垂直方向フィルタ部１１２と異なる点は、入力されるフィールドデータの現在のラインデータと１ライン分のラインメモリに書き込まれた１ライン前のラインデータに、入力フィルタ用係数出力部１２０から読み込んだ各々の係数を乗算して加算した結果を、その１ライン分のラインメモリに帰還的に書き込んで演算結果を蓄積する構成とした演算手段を２系統並列に備えることにより、垂直方向の縮小仕様の相違によらずに、例えば、垂直方向に１／２縮小する４画面分割表示、１／３縮小する９画面分割表示、１／４縮小する１６画面分割表示の相違によらずに、偶数フィールド用と奇数フィールド用の２ライン分のラインメモリ容量だけを用いて、予め定められた係数に従って垂直方向に縮小補間処理を実施して奇数及び偶数フィールドの分割画面表示用縮小画像データを生成する機能を実現することにある。
【００６５】
図８はこの発明の実施の形態４による多画面表示用の映像信号処理回路のラインデータ蓄積方式垂直方向フィルタ部１１３の内部構成例を示すブロック図である。図８に示すラインデータ蓄積方式垂直方向フィルタ部１１３は、偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１、奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３２及び選択部１１３３を備えている。偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１及び奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３２は与えられる係数、制御設定が異なるだけであって、全く同じ構成となっている。
【００６６】
すなわち、ラインデータ蓄積方式垂直方向フィルタ部１１３は、各々１ライン分のラインメモリを有し、入力される現在のラインデータと、上記ラインメモリから読み出された１ライン前のラインデータとに、各々予め定められた係数を乗算して加算した結果を上記ラインメモリに帰還的に書き込んで演算結果を蓄積する奇数及び偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ１１３１，１１３２を備えている。
【００６７】
図８において、偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１は、偶数フィールド及び奇数フィールドのフィールドデータを入力し、垂直方向に縮小した偶数フィールドのラインデータを生成して出力する。奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３２は、偶数フィールド及び奇数フィールドのフィールドデータを入力し、垂直方向に縮小した奇数フィールドのラインデータを生成して出力する。
【００６８】
選択部１１３３は、入力フィルタ用係数出力部１２０からの１ライン毎に反転するフィルタ選択の制御信号により、偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１、又は奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３２を選択する。このとき、入力フィルタ用係数出力部１２０は、入力側の垂直同期信号で初期化し、入力側の水平同期信号が始まる毎に計数して決定する垂直方向の有効画像の開始ラインから、入力側の水平同期信号が始まる毎に更新カウンタと縮小仕様に対応して規定される論理生成手段により、１ライン毎に反転するフィルタ選択の制御信号を生成する。
【００６９】
図８に示す偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１は、乗算器１１３１１、選択部（セレクタＳＥＬ）１１３１２、ラインアキュムレータ１１３１３、乗算器１１３１４、加算器１１３１５及び乗算器１１３１６を備えている。
【００７０】
偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１において、乗算器１１３１１は、入力されるフィールドデータの現在のラインデータに、入力フィルタ用係数出力部１２０から読み込んだ現在データ用係数ＣＣを乗算する。選択部１１３１２は、入力フィルタ用係数出力部１２０からの制御信号により、加算器１１３１５による加算結果／入力スルーを切り替える。ラインアキュムレータ１１３１３は１ライン分のラインデータを蓄積し、乗算器１１３１４は、ラインアキュムレータ１１３１３からの１ライン前のラインデータに、入力フィルタ用係数出力部１２０から読み込んだ１ライン前データ用係数ＣＰを乗算する。加算器１１３１５はそれぞれの演算係数が乗算された１ライン前のラインデータと現在のラインデータとの和を演算し、乗算器１１３１６は、加算器１１３１５の加算結果に、入力フィルタ用係数出力部１２０から読み込んだ出力用係数ＣＯを乗算する。
【００７１】
図８において、奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３２は、乗算器１１３２１、選択部（セレクタＳＥＬ）１１３２２、ラインアキュムレータ１１３２３、乗算器１１３２４、加算器１１３２５及び乗算器１１３２６を備えており、それぞれ偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１の乗算器１１３１１、選択部１１３１２、ラインアキュムレータ１１３１３、乗算器１１３１４、加算器１１３１５及び乗算器１１３１６と同じ機能を有している。
【００７２】
次に動作について説明する。
図９はインターレース方式入力画像データから４画面表示用縮小画像データを生成するラインデータ蓄積方式垂直方向フィルタ部１１３のアルゴリズムを示す図であり、図１０はインターレース方式入力画像データから９画面表示用縮小画像データを生成するラインデータ蓄積方式垂直方向フィルタ部１１３のアルゴリズムを示す図であり、図１１はインターレース方式入力画像データから１６画面表示用縮小画像データを生成するラインデータ蓄積方式垂直方向フィルタ部１１３のアルゴリズムを示す図である。
【００７３】
図１２は４／９／１６画面表示用縮小画像データ生成動作時のラインデータ蓄積方式垂直方向フィルタ部１１３の動作説明図であり、動作開始ライン、係数、セレクタ（選択部１１３１２，１１３２３）設定例を示している。図１２（ａ）は４画面表示用縮小画像データ生成時で、図１２（ｂ）は９画面表示用縮小画像データ生成時で、図１２（ｃ）は１６画面表示用縮小画像データ生成時である。図１２に示す動作開始ライン、係数、セレクタ（選択部１１３１２，１１３２３）設定例は、入力フィルタ用係数出力部１２０に設定されている。
【００７４】
４画面表示用縮小画像データ生成時の動作を以下に説明する。
図９に示すように、入力フィールドが偶数フィールドのデータである場合は、偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１は最初（１ｓｔ）のラインから動作を開始し、図９の（イ）に示すように（１）→（２）→（３）→（１）→（２）→（３）→・・・と巡回的に動作する。
【００７５】
そして、図１２（ａ）の［４画面］の場合の「入力フィールド＝偶数」に示す各係数（ＣＰ，ＣＣ，ＣＯ）、選択（ＳＥＬ）動作表に従って動作する。（１）において、選択部（ＳＥＬ）１１３１２をスルーにし、入力されるラインデータをラインアキュムレータ１１３１３に直接書き込む。
【００７６】
（２）において、選択部（ＳＥＬ）１１３１２を加算結果Σにし、ラインアキュムレータ１１３１３から読み出した１ライン前のラインデータに、乗算器１１３１４により１ライン前データ用係数（ＣＰ）を乗算（×１）した値と、現在、入力されるフィールドデータに乗算器１１３１１により現在データ用演算係数（ＣＣ）を乗算（×２）した値を加算器１１３１５により加算した結果をラインアキュムレータ１１３１３に逐次書き込むことで、リードモディファイライトする。
【００７７】
（３）において、ラインアキュムレータ１１３１３から読み出した１ライン前のラインデータに、乗算器１１３１４により１ライン前データ用係数（ＣＰ）を乗算（×１）した値と、入力されるフィールドデータの現在のラインデータに乗算器１１３１１により現在データ用係数（ＣＣ）を乗算（×１）した値を加算器１１３１５により加算した結果に、乗算器１１３１６により出力用係数（ＣＯ）を乗算（×１／４）して偶数フィールドのラインデータとして出力する。ここで、図９に示すように、（３）と次の（１）の動作は同時に実行されるものである。
【００７８】
一方、奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３２は１ライン後（２ｎｄ）から動作を開始し、図９の（ロ）に示すように（１）→（２）→（３）→（１）→（２）→（３）→・・・と巡回的に動作する。動作内容は上記の偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１と全く同じである。
【００７９】
入力フィールドが奇数フィールドのデータである場合は、偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１は最初（１ｓｔ）のラインから動作を開始し、図９の（ハ）に示すように（１）→（２）→（１）→（２）→・・・と巡回的に動作する。そして、図１２（ａ）の［４画面］の場合の「入力フィールド＝奇数」に示す各係数（ＣＰ，ＣＣ，ＣＯ）、選択（ＳＥＬ）動作表に従って動作する。（１）において、選択部（ＳＥＬ）１１３１２をスルーにし、入力されるフィールドデータをラインアキュムレータ１１３１３に直接書き込む。
【００８０】
（２）において、ラインアキュムレータ１１３１３から読み出した１ライン前のラインデータに、乗算器１１３１４により１ライン前データ用係数（ＣＰ）を乗算（×１）した値と、入力されるフィールドデータの現在のラインデータに乗算器１１３１１により現在データ用係数（ＣＣ）を乗算（×１）した値を加算器１１３１５により加算した結果に、乗算器１１３１６により出力用係数（ＣＯ）を乗算（×１／２）して偶数フィールドのラインデータとして出力する。ここで、図９に示すように、（２）の動作と次の（１）の動作は別のラインにおいて実行されるものである。
【００８１】
一方、奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３２は１ライン後（２ｎｄ）から動作を開始し、図９の（ニ）に示すように図９の（ニ）に示すように（１）→（２）→（１）→（２）→・・・と巡回的に動作する。動作内容は上記の偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部１１３１と全く同じである。
【００８２】
なお、図９において、入力フィールドが偶数のときに３ラインから縮小画像データを生成し、入力フィールドが奇数のときに２ラインから縮小画像データを生成しているのは、入力フィールドが偶数フィールド、奇数フィールドどちらでも、垂直方向の画像情報の重心を同じにするためである。
【００８３】
９画面表示用縮小画像データ生成における動作の場合は、図１０と図１２（ｂ）の［９画面］の場合の「入力フィールド＝偶数／奇数」に示す各係数（ＣＰ，ＣＣ，ＣＯ）、選択（ＳＥＬ）動作表に従って動作するものであり、１６画面表示用縮小画像データ生成における動作の場合は、図１１と図１２（ｃ）の［１６画面］の場合の「入力フィールド＝偶数／奇数」に示す各係数（ＣＰ，ＣＣ，ＣＯ）、選択（ＳＥＬ）動作表に従って動作するものであり、説明は省略する。
【００８４】
なお、図１０において、入力フィールドが偶数のときに、４ライン及び３ラインから縮小画像データを生成し、入力フィールドが奇数のときに、３ライン及び４ラインから縮小画像データを生成しているのは、入力フィールドが偶数フィールド、奇数フィールドどちらでも、垂直方向の画像情報の重心を同じにするためである。同様に、図１１において、入力フィールドが偶数のときに５ラインから縮小画像データを生成し、入力フィールドが奇数のときに４ラインから縮小画像データを生成しているのは、入力フィールドが偶数フィールド、奇数フィールドどちらでも、垂直方向の画像情報の重心を同じにするためである。
【００８５】
このように、この実施の形態４では、垂直方向の縮小仕様の相違によらずに２ライン分のラインメモリ容量だけを用いて、奇数及び偶数フィールドの分割画面表示用縮小画像データを生成する機能を実現することができる。すなわち、ラインアキュームレータに１１３１３，１１３２３にラインデータを巡回的に蓄積しないでフィルタ機能を実現するには、縮小仕様毎に異なるライン数のライン遅延データを演算用に生成する必要があるが、この実施の形態４のように、ラインアキュームレータ１１３１３，１１３２３にラインデータを巡回的に蓄積する形式のフィルタを使用し、動作ラインが重なる場合のある縮小偶数ラインデータ用と縮小奇数ラインデータ用の２系統で構成し、動作ライン毎に与える係数と出力データ生成ラインの指定を縮小仕様に対応して変えることにより、分割画面表示用の縮小画像データを生成することができる。
【００８６】
以上のように、この実施の形態４によれば、上記実施の形態１と同様の効果が得られると共に、２ライン分のラインメモリ容量を用いることにより、垂直方向の縮小仕様の相違によらずに、奇数及び偶数フィールドの分割画面表示用縮小画像データを生成することができるという効果が得られる。
【図面の簡単な説明】
【００８７】
【図１】この発明の実施の形態１による多画面表示用の映像信号処理回路の構成を示すブロック図である。
【図２】この発明の実施の形態１による多画面表示用の映像信号処理回路の水平方向フィルタ部の内部構成例を示すブロック図である。
【図３】この発明の実施の形態１による多画面表示用の映像信号処理回路の垂直方向フィルタ部の内部構成例を示すブロック図である。
【図４】この発明の実施の形態１による多画面表示用の映像信号処理回路におけるインターレース方式入力画像データから４画面表示用縮小画像データを生成する垂直フィルタ部のアルゴリズムを示す図である。
【図５】この発明の実施の形態１による多画面表示用の映像信号処理回路における書き込み及び読み出しのアドレス遷移とフレームメモリの読み出しタイミング及び書き込みタイミングを示す図である。
【図６】この発明の実施の形態２による多画面表示用の映像信号処理回路の構成を示すブロック図である。
【図７】この発明の実施の形態３による多画面表示用の映像信号処理回路の構成を示すブロック図である。
【図８】この発明の実施の形態４による多画面表示用の映像信号処理回路のラインデータ蓄積方式垂直方向フィルタ部の内部構成例を示すブロック図である。
【図９】この発明の実施の形態４による多画面表示用の映像信号処理回路におけるインターレース方式入力画像データから４画面表示用縮小画像データを生成するラインデータ蓄積方式垂直方向フィルタ部のアルゴリズムを示す図である。
【図１０】この発明の実施の形態４による多画面表示用の映像信号処理回路におけるインターレース方式入力画像データから９画面表示用縮小画像データを生成するラインデータ蓄積方式垂直方向フィルタ部のアルゴリズムを示す図である。
【図１１】この発明の実施の形態４による多画面表示用の映像信号処理回路におけるインターレース方式入力画像データから１６画面表示用縮小画像データを生成するラインデータ蓄積方式垂直方向フィルタ部のアルゴリズムを示す図である。
【図１２】この発明の実施の形態４による多画面表示用の映像信号処理回路における４／９／１６画面表示用縮小画像データ生成動作時のラインデータ蓄積方式垂直方向フィルタ部の動作説明図である。
【図１３】従来の多画面表示装置の一例として４画面表示装置の構成を示す図である。
【図１４】従来の多画面表示用の映像信号処理回路の構成を示すブロック図である。
【図１５】従来の多画面表示用の映像信号処理回路の制御部が各選択部に選択用の制御信号を出力する際の判断に用いられる入力信号と制御信号との対応を示す表である。
【図１６】従来の多画面表示用の映像信号処理回路における書き込み及び読み出しのアドレス遷移とフィールドメモリの読み出しタイミング及び書き込みタイミングを示す図である。
【符号の説明】
【００８８】
１  多画面画像表示装置、２  表示用モニタ、１００  映像信号処理回路、１１０  入力フィルタ部、１１１  水平方向フィルタ部、１１２  垂直方向フィルタ部、１１３  ラインデータ蓄積方式垂直方向フィルタ部、１２０  入力フィルタ用係数出力部、１３０  選択部、１４０  フレーム記憶部、１５０  フレーム記憶部、１６０  選択部、１７０  制御部、２６０  選択部、２７０  制御部、５００  映像信号処理回路、５０１  選択部、５０２  フィルタ、５０３  フィルタ、５０４  フィルタ、５０５  フィルタ、５０６  選択部、５０７  選択部、５０８  制御部、５０９  記憶部、５１０  記憶部、５１１  選択部、６００  選択部、１１０１  画素遅延素子、１１０２  乗算器、１１０３  乗算器、１１０４  加算器、１１０５  除算器、１１２１  奇数フィールド用垂直方向フィルタ部、１１２２  偶数フィールド用垂直方向フィルタ部、１１２３  選択部、１１３１  偶数フィールド用ラインデータ蓄積方式垂直方向フィルタ部、１１３２  奇数フィールド用ラインデータ蓄積方式垂直方向フィルタ部、１１３３  選択部、１１２１１  ライン遅延回路、１１２１２  乗算器、１１２１３  乗算器、１１２１４  加算器、１１２１５  除算器、１１２２１  ライン遅延回路、１１２２２  ライン遅延回路、１１２２３  乗算器、１１２２４  乗算器、１１２２５  乗算器、１１２２６  加算器、１１２２７  除算器、１１３１１  乗算器、１１３１２  選択部、１１３１３  ラインアキュームレータ、１１３１４  乗算器、１１３１５  加算器、１１３１６  乗算器、１１３２１  乗算器、１１３２２  選択部、１１３２３  ラインアキュームレータ、１１３２４  乗算器、１１３２５  加算器、１１３２６  乗算器。
【図１】
2006332975.tif 000003
【図２】
2006332975.tif 000004
【図３】
2006332975.tif 000005
【図４】
2006332975.tif 000006
【図５】
2006332975.tif 000007
【図６】
2006332975.tif 000008
【図７】
2006332975.tif 000009
【図８】
2006332975.tif 000010
【図９】
2006332975.tif 000011
【図１０】
2006332975.tif 000012
【図１１】
2006332975.tif 000013
【図１２】
2006332975.tif 000014
【図１３】
2006332975.tif 000015
【図１４】
2006332975.tif 000016
【図１５】
2006332975.tif 000017
【図１６】
2006332975.tif 000018