(57)【要約】【課題】処理及び記憶能力に制限のある装置における乱数分布発生システム及び方法を提供する。【解決手段】装置に装置外の発生源１１からの任意分布の数列を受け取らせることによって、処理及び記憶能力に制限のある装置２０、３０、Ｎにおいて使用する任意数値分布が提示される。実施態様の１つでは、マスタ・コントローラ１１が、要求される特定の所望の統計的分布における所望の最小、最大、平均、及び、標準偏差等に従う値の表を作成する。作成された表は、次に、能力に制限のある装置に伝えられ、ランダム値の分布が必要とされる場合にはいつでも利用できるようになる。マスタ・コントローラは、システム内において、いくつかのスレーブ装置の１つと連係することが可能である。【選択図】図１
2006318475.tif 000002
【特許請求の範囲】
【請求項１】
能力に制限のある装置に用いられる、所与の分布関数を有する乱数を発生するためのシステムであって、
前記装置に対してある分布タイプを有する数列を伝えるための、前記装置外にある発生源と、
前記装置において用いられる乱数分布として利用されるように、前記数列の少なくとも一部を供給するための、前記装置内にある制御装置と、
を備えている、システム。
【請求項２】
前記制御装置が、前記数列を受信して、一時記憶するためのメモリを備えている、請求項１に記載のシステム。
【請求項３】
前記メモリがＦＩＦＯメモリを備えている、請求項２に記載のシステム。
【請求項４】
時々、以前に利用された数列を再利用するために前記ＦＩＦＯ内のポインタを調整し、異なるポイントから開始させるための制御装置をさらに備えている、請求項３に記載のシステム。
【請求項５】
前記制御装置が、伝えられた数列を索引付きで記憶するためのメモリを備えている、請求項１に記載のシステム。
【請求項６】
少なくとも擬似ランダムに索引を選択して、生成されたアドレスに前記索引に関連付けられて記憶された数列を検索するためのアドレス発生器をさらに備えている、請求項５に記載のシステム。
【請求項７】
前記擬似ランダム・アドレス発生器がＬＦＳＲを備えている、請求項６に記載のシステム。
【請求項８】
複数の他の装置と、
前記各装置において用いられる乱数分布として利用されるように、前記数列の少なくとも一部を供給するための、前記各装置内にある制御装置と、
をさらに備えている、請求項１に記載のシステム。
【請求項９】
ランダムな分布の数値を配信するための方法であって、
それぞれ、ある分布タイプを有する数列を装置に伝えるステップと、
前記装置内に前記数列の少なくとも１つを一時記憶するステップと、
数列毎に、前記装置内の回路の制御下において、前記数列をなす一時記憶された数値を配信するステップと、
を含む、方法。
【請求項１０】
ランダムな分布の数値を配信するためのＡＳＩＣであって、
前記ＡＳＩＣが利用される装置の外部にある発生源から、それぞれ、ある分布タイプを有する数列を受信するための手段と、
前記ＡＳＩＣの内部にあって、前記数列の少なくとも１つを一時記憶するための手段と、
数列毎に、前記数列をなす一時記憶された数値を配信するための手段と、
を備えている、ＡＳＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、乱数分布発生に関するものであり、とりわけ、処理及び記憶能力に制限のある装置における乱数分布発生システム及び方法に関するものである。
【背景技術】
【０００２】
乱数分布の発生に対する通常のアプローチは、１つ以上の標準的な均等に分布した独立乱数をある特定の分布をなす１つ以上の確率変数に変換することである。これらの多くは、ＰＣにおいて得られるような、大量の計算能力に依存しており、従って、携帯電話または他の比較的小型の携帯装置のような装置に用いるには実用的ではない。
【０００３】
乱数発生器は、純粋なハードウェア環境において作り出すことも可能であり、従って、大容量記憶装置またはＣＰＵ機能の必要が回避される。線形フィードバック・シフト・レジスタ（ＬＦＳＲ）として知られる特定タイプのディジタル電子回路を利用して、擬似ランダム・バイナリ・シーケンス（ＰＲＢＳ）と呼ばれるある範囲の「ランダム」値を生成することが可能である。これらの回路の特性は、周知のところであり、それらの直接出力は、２項分布、すなわち、ポアソン分布の離散時間的同等物である。しかし、特定の、変化する可能性のある、分布整形が必要な用途では、ＰＲＢＳは不十分である。例えば、処理能力が制限される状況、すなわち、マイクロプロセッサに対するアクセスがほとんどまたは全くない、純粋なハードウェア・ディジタル回路の場合、利用するために得られる乱数範囲は、分布タイプ、および同じ分布タイプ内の統計的特性（すなわち、最小、最大、平均、及び、標準分布）の範囲の両方において大幅に制限されることがある。いかなる数列の利用可能な「長さ」も、その数列が始端からの反復を開始する前に、大幅に制限される可能性がある。この結果、問題となる用途におけるしかるべき結果に関し、ランダム性が損なわれる状況をもたらす可能性がある。
【発明の開示】
【０００４】
装置に装置外の発生源からの任意分布の数列を受け取らせることによって、処理及び記憶能力に制限のある装置において使用する任意数値分布が提示される。実施態様の１つでは、マスタ・コントローラが、要求される特定の所望の統計的分布における所望の最小、最大、平均、及び、標準偏差等に従う値の表を作成する。作成された表は、次に、能力に制限のある装置に伝えられ、ランダム値の分布が必要とされる場合にはいつでも利用できるようになる。マスタ・コントローラは、システム内において、いくつかのスレーブ装置の１つと連係することが可能である。
【０００５】
もう１つの実施態様では、装置の記憶容量が、特定の用途に関して満足のいくある分布の「ランダム性」の生成に十分な異なる項目を有する値の表を記憶するのに十分な大きさである場合、装置内における乱数発生器を用いて、値の表の提示順が選択される。
【発明を実施するための最良の形態】
【０００６】
図１には、乱数分布が生成されるシステムの１つの実施態様１０が示されている。図示の実施態様には、任意数値分布を生成することが求められる装置２０、３０〜Ｎのような複数の制限された資源装置が存在する。これらの装置は、資源の能力が制限されているので、記憶または処理能力は大きくなく、従って、所望の統計系列（statistical sequence）において必要とされる乱数を発生することもできないし、こうした資源の能力に制限のある装置では、ある特定の分布を示す質の高い乱数を発生することもできない。質の高い乱数という用語は、所定の確率密度関数の場合に、それらの乱数が統計的一致基準を満たすことを表わしている。こうした装置は、例えば、資源（処理及び／または記憶）に制限のある特定用途向け集積回路（ＡＳＩＣ）またはフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）であり得る。
【０００７】
装置２０及び３０は、所与の時間期間にわたって所望の統計的分布をなす数列が遠隔発生される本発明の概念を利用した実施態様のほんの２例でしかない。遠隔発生器は、統計的分布、実事象のコピー、ある分布に基づく実事象のシミュレーション、指数分布といった質の高い乱数を発生するか、または、ただ単に質の高い乱数発生器として機能するための資源を備えている。これらの数列は、発生源（ＰＣまたは他の任意の発生源とすることが可能な）から、通信網１０１のような通信網を介して、資源に制限のある装置に伝送される。通信網１０１は、有線（ファイバのような媒体を含む）、無線、または、その組み合わせとすることが可能である。
【０００８】
図２には、ＲＡＭメモリ２２のような容量に制限のあるメモリを備えた、制限のある資源装置２０の回路構成を例示した実施態様２００が示されている。メモリ２２は、例えば、レジスタ、または、所望の他の任意のタイプのメモリとすることが可能である。遠隔数列発生源１１（図１）からのメッセージ及びデータ値が、経路２０１を介してロード制御装置２１に入力される。次に、ロード制御装置２１によって、ＭＵＸ２３（選択入力）に対し、アドレス２０３を受け取って、ＲＡＭ２２に送るように指示が与えられる。書き込み許可の制御下において、遠隔発生器１１から送られてきた情報が、経路２０３上で識別される、ＲＡＭのアドレス位置にロードされる。データがロードされると、ＭＵＸ２３は、選択入力の制御下においてスイッチされて、ランダムまたは擬似ランダムなアドレス選択機構に接続される。擬似ランダム発生器として利用することが可能なこうした装置の１つに、（ＬＦＳＲ）２４のような線形フィードバック・シフト・レジスタがある。
【０００９】
ＬＦＳＲは、制限された処理環境において有効に機能するので、よい選択であるが、他の回路及び方法を利用して、必要なランダム性を生じさせることも可能である。ロード制御装置２１によってＬＦＳＲ２４に発生命令が与えられ、その結果、ＬＦＳＲによって乱数が発生する。ＬＦＳＲフリップ・フロップの各入力に、シード値（ＬＦＳＲに全０パターンを生じさせる、全０を除く任意の値）がロードされると、起こる必要があるのは、ＬＦＳＲが刻時されることだけであり、それによって、１と０からなる擬似ランダム・パターンが生じることになる。この数値パターンを発生するために必要な唯一の信号は、クロックであることに留意されたい。ＬＦＳＲ２４による擬似乱数を用いて、あらかじめ記憶されているデータの１行がアドレス指定される。装置１１（図１）によって最初に発生したこのアドレス指定されたデータは、ランダム値を用いる回路２５へのデータ出力２０４上に出現する。
【００１０】
実施態様の１つでは、回路２５は、ある数にセットされて、０までカウントするカウンタとすることが可能である。回路２５は、０になると、出力信号を発生する。ＲＡＭ２２からの乱数を用いて、カウンタの「セット」・ポイントを決め、出力パルス（発生する場合）が、所定の事象間の時間を表わすようにすることが可能である。装置２０には、外部の助けがなければ、適正な乱数パターンを発生する能力がないので、この回路がまねようとする真の事象のパターンは、遠隔発生器１１によって作成される。また、回路２５からの信号を用いて、ロード制御装置２１をトリガし、ＲＡＭ２２に既に記憶されているデータにアクセスするか、または、遠隔発生器１１からの新データの記憶を制御するため、ＬＦＳＲ２４によって別の擬似ランダム・アドレスが生成されるようにすることも可能である。
【００１１】
システムが複数の資源に制限のある装置２０を備えている場合、こうした各装置は、それぞれ、遠隔発生器１１からの同じ数列を用いたとしても、各装置２０の出力が異なるようにするため、ＬＦＳＲの初期値が異なるように構成することが可能であるという点に留意されたい。また、ＬＦＳＲは、アドレス・バスをＲＡＭアドレス・バスの幅にするのに十分なサイズでありさえすればよいという点にも留意されたい。十分な資源が得られる場合、ＬＦＳＲの出力は、必要以上に長いアドレスとし、所望の場合には、アドレスを分割して、異なるサイクルに利用されるスライスにすることが可能である。この結果、１０ビットＬＦＳＲから８つのアドレス・ビットを用いて、例えば、２５６項目を備える表にアクセス（数列のダウンロード）することが可能になる。それは、すなわち、ＬＦＳＲの完全な１サイクルの間に、表への完全なアクセスが４回行われるということになるが、任意の１つのアドレスへのアクセスは、１回のアクセスとは対照的に、４回のアクセスに分散されることになる。従って、４回にわたって、完全なアクセスを行い、その結果として、項目Ｎを取り出すことができるが、スライシングの方法によっては、項目Ｎ＋１を２回だけしか取り出すことができない場合もある。このシステムによれば、ＬＦＳＲからの８ビットを利用して、１０２４の「クロック」で同じ数列を４回生じることになる８ビット・アドレスを選択するよりも、いっそうランダムになる。
【００１２】
いくつかの実施態様では、ＲＡＭは、起動（または他の入力データ損失）時に、ＬＦＳＲ２４が、遠隔発生器１１からのメッセージを待っている間、ＲＡＭ２２に既に記憶されている数列の１つにランダムにアクセスできるように、デフォルト表を備えることが可能である。このロードされたデータは、例えば、帯域幅または他の理由により、データが通信網１０１からＲＡＭ２２に十分迅速に送り込まれない、または断続的に送り込まれる状況において利用することが可能である。
【００１３】
ＲＡＭ２２に記憶されるデータは、前回のダウンロードによるデータ、または、装置２０に永久取り付けされたメモリ素子から得られるデータとすることが可能である。数列の変更、または、異なるランダム分布パターンの利用が求められる場合にはいつでも、遠隔発生器１１によって、そのデータ・パターンが変更され、さらに、ＲＡＭ２２に記憶されて、このサイクルが反復される。
【００１４】
図３には、実施態様３０に用いられる回路３００が示されているが、外部発生源、この場合、遠隔発生器１１から到着する数値は、装置２０に関する場合のようには、装置３０内においてさらなる処理を施す必要のない、ある所定の分布をなしている。こうした状況において、ＦＩＦＯ３１のようなＦＩＦＯ特性を備えるメモリを利用して、遠隔発生源１１から３０１を介してデータを受信する。ビットは、ＦＩＦＯ３１を通過すると、直接、回路３３のような、ランダム値を利用している回路へと進む。図３の実施態様の場合、図２に関連して上述したようなＬＦＳＲ２４によって擬似ランダム性を付加されることなく、遠隔発生器１１からのランダム値が直接利用される。
【００１５】
ユーザ（装置３３）の平均消費率が、遠隔発生源１１からのメッセージにおける新値の平均到着率によってバランスをとられる限りにおいて、ＦＩＦＯのサイズは、通信網における変動遅延に備えて、１つのメッセージ内の項目を保持して少数の項目を与えるか取り出すのに十分な大きさでありさえすればよい。遠隔発生源１１の処理及び記憶能力は、装置３０よりもはるかに高いので、装置３０でデータを生成する場合に可能になるよりも、はるかに多くのランダム値の列の発生が可能になる。
【００１６】
ＦＩＦＯ３１は、ＦＩＦＯ３１が遠隔発生源１１から追加数列を受信するまで利用することが可能な、起動に利用可能なデフォルト値を備えるように変更することが可能である。さらに、通信時に遅延または中断が生じて、ＦＩＦＯ３１が、ある時間期間にわたって追加値を受信しなくなる場合には、ＦＩＦＯ制御装置３２が、ＦＩＦＯ３１のポインタを有効に移動させて、最後のデータ・セット（メッセージ）を再利用させる働きをすることが可能になり、この結果、遠隔発生源１１との通信が再び確立されるまで、ある時間期間にわたって分布に反復が生じるが、回路３３に値を送り続けることが可能になる。
【００１７】
装置２０及び３０は、ランダム・メモリ・バッファの利用が求められるか、または、ただ単に遠隔生成数列がＦＩＦＯを通過できるようにすることだけが求められるかに応じて、組み合わせることが可能であるという点に留意されたい。上述のように、装置２０及び／または装置３０の回路は、ＡＳＩＣまたはＦＰＧＡ技術または任意の他の技術を用いて要求どおりに構成することが可能であり、遠隔発生源１１における数列は、コンピュータで生成するか、回路で生成するか、あるいは、実際のテスト結果のモニタに基づいて生成することが可能である。
【００１８】
また、装置２０、３０は、それぞれ、ある時間期間において帯域幅が重要な問題になる場合に、ある特定の時間にわたって機能を継続できなくなるのに対処するための、独自の方法及びシステムを備えているという点にも留意されたい。これは、図２に関して、追加生成されるＬＦＳＲアドレスの制御下において、より多くの索引付き数列を提供するように命じられるＲＡＭによって実現される。一方、図３の場合には、ＦＩＦＯ制御装置３２が、そのポインタを変更して、既に使用可能なデータを再利用することができる。
【００１９】
本発明及びその利点について詳述したが、もちろん、付属の請求項によって定義された本発明の精神及び範囲を逸脱することなく、さまざまな変更、置換、及び、改変を施すことが可能である。さらに、本出願の範囲は、明細書に記載のプロセス、機械、製造、組成物、手段、方法、及び、ステップの特定の実施態様に制限されることを意図したものではない。当該技術者には、本発明の開示から容易に明らかになるように、本明細書に記載の対応する実施態様とほぼ同じ機能を実施するか、または、ほぼ同じ結果を達成する、現存するか、または、今後開発されることになる、プロセス、機械、製造、組成物、手段、方法、または、ステップを本発明に従って利用することが可能である。従って、付属の請求項は、その範囲内に、こうしたプロセス、機械、製造、組成物、手段、方法、または、ステップを含むことを意図したものである。
【図面の簡単な説明】
【００２０】
【図１】乱数分布が生成されるシステムの実施態様の１つを示す図である。
【図２】乱数分布を発生するための資源に制限のある装置の実施態様を示す図である。
【図３】乱数分布を発生するための資源に制限のある装置の実施態様を示す図である。
【符号の説明】
【００２１】
１１：発生源
２０：装置
２１：制御装置
２２：メモリ
２３：配信手段
２４：アドレス発生器
２５：制御装置
３１：メモリ
３２：配信手段
２００：数列受信手段
３００：制御装置
【図１】
2006318475.tif 000003
【図２】
2006318475.tif 000004
【図３】
2006318475.tif 000005