(57)【要約】【課題】  ＭＯＳトランジスタを線形領域で動作するようにして、抵抗素子を持たない、かつ温度特性の小さな非線形カレントミラー回路や温度特性の小さな基準電流を出力するＣＭＯＳ基準電流回路、および温度特性の小さな基準電圧を出力するＣＭＯＳ基準電圧回路の実現を図る。            【解決手段】  カレントミラー回路を構成する第１、第２のＭＯＳトランジスタＭ１、Ｍ２について、第１のＭＯＳトランジスタのドレインと第２のＭＯＳトランジスタのゲートが共通接続され、第１のＭＯＳトランジスタのソースは直接接地され、ゲートとドレインは第３のＭＯＳトランジスタＭ３を介して接続され、第３のＭＯＳトランジスタのソースは第１のＭＯＳトランジスタのドレインと接続され、ドレインは第１のＭＯＳトランジスタのゲートと接続され、ゲートはバイアスされており、第２のＭＯＳトランジスタのソースは直接接地され、第３のＭＯＳトランジスタのドレインに電流が入力され、第２のＭＯＳトランジスタＭ２のドレイン電流は、カスコードカレントミラー回路（Ｍ７、Ｍ８、Ｍ１０〜Ｍ１３）で折り返えされ、ＭＯＳトランジスタＭ１３のソースから電流ＩＯＵＴが出力され、該電流を受ける回路（Ｍ１３、Ｍ１４）にて電圧に変換し、ＭＯＳトランジスタＭ１３、Ｍ１４のソースとドレインの接続点より基準電圧ＶＲＥＦが出力される。【選択図】  図１４
2006133869.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のトランジスタを含むカレントミラー回路において、
前記カレントミラー回路の入出力に関する所定の非線形特性に対応させて、前記カレントミラー回路の入力又は出力側に、能動素子を配設してなる、ことを特徴とするカレントミラー回路。
【請求項２】
前記第１及び第２のトランジスタをそれぞれ入力側及び出力側のトランジスタとし、
前記第２のトランジスタの一端が電源端子に接続され、前記電源端子と前記第１のトランジスタの一端との間、
前記第１のトランジスタの一端が電源端子に接続され、前記電源端子と出力側の第２のトランジスタの一端との間、
前記第１のトランジスタと入力電流供給端との間、
のうちのいずれかに、
制御端子が所定の電位にバイアスされる第３のトランジスタが、前記能動素子として、接続されている、ことを特徴とする請求項１記載のカレントミラー回路。
【請求項３】
請求項１記載のカレントミラー回路を含み、
前記第１及び第２のトランジスタをそれぞれ出力側及び入力側のトランジスタとし、
前記第１及び第２のトランジスタの一端はそれぞれ電源端子に直接接続され、
前記第１及び第２のトランジスタはいずれも弱反転領域で動作し、
前記第１のトランジスタの一端と前記電源端子との間に接続され、線形領域で動作する第３のトランジスタを前記能動素子として備え、
さらに、一端が前記第１及び第３のトランジスタの接続点に接続されダイオード接続された第４のトランジスタを備え、
前記第３トランジスタの制御端子は前記第４のトランジスタの制御端子に接続され、
前記第１、前記第２、前記第４のトランジスタは、互いに比例する電流で駆動される、ことを特徴とする基準電流回路。
【請求項４】
前記第３及び第４のトランジスタは、前記第２のトランジスタに対する駆動能力の比が、それぞれ独立に設定自在とされている、ことを特徴とする請求項３記載の基準電流回路。
【請求項５】
ゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、
前記第１のＭＯＳトランジスタのソースは、第３のＭＯＳトランジスタを介して接地され、
前記第２のＭＯＳトランジスタのソースは直接接地され、
前記第３のＭＯＳトランジスタのソースは直接接地され、ドレインは前記第１のＭＯＳトランジスタのソースと接続され、ゲートはバイアス電源に接続されており、
前記第１のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が入力され、前記第２のＭＯＳトランジスタのドレインから電流が出力される、ことを特徴とするＣＭＯＳカレントミラー回路。
【請求項６】
ゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、
前記第１のＭＯＳトランジスタのソースは直接接地され、
前記第２のＭＯＳトランジスタのソースは、第３のＭＯＳトランジスタを介して接地され、
前記第３のＭＯＳトランジスタのソースは直接接地され、ドレインは前記第２のＭＯＳトランジスタのソースと接続され、ゲートはバイアス電源に接続されており、
前記第１のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が入力され、
前記第２のＭＯＳトランジスタのドレインから電流が出力される、ことを特徴とするＣＭＯＳカレントミラー回路。
【請求項７】
カレントミラー回路を構成する第１、第２のＭＯＳトランジスタについて、前記第１のＭＯＳトランジスタのドレインと前記第２のＭＯＳトランジスタのゲートが共通接続され、
前記第１のＭＯＳトランジスタのソースは直接接地され、ゲートとドレインは第３のＭＯＳトランジスタを介して接続され、
前記第３のＭＯＳトランジスタのソースは、前記第１のＭＯＳトランジスタのドレインと接続され、ドレインは前記第１のＭＯＳトランジスタのゲートと接続され、ゲートはバイアス電源に接続されており、
前記第２のＭＯＳトランジスタのソースは直接接地され、
前記第３のＭＯＳトランジスタのドレインに電流が入力され、
前記第２のＭＯＳトランジスタのドレインから電流が出力される、ことを特徴とするＣＭＯＳカレントミラー回路。
【請求項８】
ゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、
前記第１のＭＯＳトランジスタのソースは、第３のＭＯＳトランジスタを介して電源に接続され、
前記第２のＭＯＳトランジスタのソースは直接電源に接続され、
前記第３のＭＯＳトランジスタのソースは直接電源に接続され、ドレインは前記第１のＭＯＳトランジスタのソースと接続され、ゲートはバイアス電源に接続されており、
前記第１のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が入力され、前記第２のＭＯＳトランジスタのドレインから電流が出力される、ことを特徴とするＣＭＯＳカレントミラー回路。
【請求項９】
ゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、
前記第１のＭＯＳトランジスタのソースは直接電源に接続され、
前記第２のＭＯＳトランジスタのソースは、第３のＭＯＳトランジスタを介して電源に接続され、
前記第３のＭＯＳトランジスタのソースは直接電源に接続され、ドレインは前記第２のＭＯＳトランジスタのソースと接続され、ゲートはバイアス電源に接続されており、
前記第１のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が入力され、
前記第２のＭＯＳトランジスタのドレインから電流が出力される、ことを特徴とするＣＭＯＳカレントミラー回路。
【請求項１０】
カレントミラー回路を構成する第１、第２のＭＯＳトランジスタについて、前記第１のＭＯＳトランジスタのドレインと前記第２のＭＯＳトランジスタのゲートが共通接続され、
前記第１のＭＯＳトランジスタのソースは直接電源に接続され、ゲートとドレインは第３のＭＯＳトランジスタを介して接続され、
前記第３のＭＯＳトランジスタのソースは、前記第１のＭＯＳトランジスタのドレインと接続され、ドレインは前記第１のＭＯＳトランジスタのゲートと接続され、ゲートはバイアス電源に接続されており、
前記第２のＭＯＳトランジスタのソースは直接電源に接続され、
前記第３のＭＯＳトランジスタのドレインに電流が入力され、
前記第２のＭＯＳトランジスタのドレインから電流が出力される、ことを特徴とするＣＭＯＳカレントミラー回路。
【請求項１１】
前記第３のＭＯＳトランジスタとカスコード接続される第４のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が流し込まれ、
前記第３のＭＯＳトランジスタのゲートへのバイアス電圧が供給される、ことを特徴とする請求項５又は請求項８に記載のＣＭＯＳカレントミラー回路。
【請求項１２】
前記第３のＭＯＳトランジスタとカスコード接続される第４のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が流し込まれ、
前記第３のＭＯＳトランジスタのゲートへのバイアス電圧が供給されることを特徴とする請求項６又は請求項９に記載のＣＭＯＳカレントミラー回路。
【請求項１３】
前記第３のＭＯＳトランジスタとカスコード接続される第４のＭＯＳトランジスタのゲートとドレインが共通接続されて入力電流が流し込まれ、前記第３のＭＯＳトランジスタのゲートへのバイアス電圧が供給される、ことを特徴とする請求項７又は請求項１０に記載のＣＭＯＳカレントミラー回路。
【請求項１４】
前記第１のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）が、前記第２のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）よりも大きい、ことを特徴とする請求項５、請求項８、請求項１１のいずれか１項に記載のＣＭＯＳカレントミラー回路。
【請求項１５】
前記第１のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）が、前記第２のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）よりも小さい、ことを特徴とする請求項６、請求項９、請求項１２のいずれか１項に記載のＣＭＯＳカレントミラー回路。
【請求項１６】
請求項５乃至１５のいずれか１項に記載のＣＭＯＳカレントミラー回路を有し、少なくとも、カレントミラー回路を構成する前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタが自己バイアスされ、電流を出力することを特徴とする、ＣＭＯＳ基準電流回路。
【請求項１７】
請求項１６記載のＣＭＯＳ基準電流回路を含み、前記ＣＭＯＳ基準電流回路からの出力電流を受け電圧変換した電圧を出力する回路を含む、ことを特徴とするＣＭＯＳ基準電圧回路。
【請求項１８】
請求項１６記載のＣＭＯＳ基準電流回路を含み、接地された第５のＭＯＳトランジスタとカスコード接続される第６のＭＯＳトランジスタのゲートとドレインが共通接続されて、前記ＣＭＯＳ基準電流回路の出力電流が流し込まれ、
前記第５のＭＯＳトランジスタのゲートへのバイアス電圧が供給され、前記第５のＭＯＳトランジスタを介して電圧変換された電圧が出力される、ことを特徴とするＣＭＯＳ基準電圧回路。
【請求項１９】
カレントミラー回路を構成する第１、第２のＭＯＳトランジスタがいずれも弱反転領域で動作しており、
前記第１のＭＯＳトランジスタは線形領域で動作している第３のＭＯＳトランジスタを介して電源に電流が流れ、
前記第２のＭＯＳトランジスタは直接電源に電流が流れる非線形なカレントミラー回路を構成し、
前記第３のＭＯＳトランジスタのソースは電源に接続され、ドレインは前記第１のＭＯＳトランジスタのソースとダイオード接続された第４のＭＯＳトランジスタのソースに共通接続され、ゲートは前記第４のＭＯＳトランジスタのゲートに接続され、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタは互いに比例する電流で駆動される、ことを特徴とするＣＭＯＳ基準電流回路。
【請求項２０】
前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタは、第５のＭＯＳトランジスタを介して電源に電流が流れる、ことを特徴とする請求項１９記載のＣＭＯＳ基準電流回路。
【請求項２１】
前記電源を、グランド又は高位側電源としたことを特徴とする請求項１９記載のＣＭＯＳ基準電流回路。
【請求項２２】
請求項２０記載のＣＭＯＳ基準電流回路を備え、前記第１及び第２のＭＯＳトランジスタの共通ゲートを、基準電圧出力とし、
前記第５のＭＯＳトランジスタが線形領域で動作する、ことを特徴とするＣＭＯＳ基準電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳカレントミラー回路およびＣＭＯＳ基準電流／電圧回路に関し、特に、半導体集積回路上に形成され、抵抗素子を持たないＣＭＯＳカレントミラー回路、および温度特性の小さなＣＭＯＳ基準電流／電圧回路に関する。
【背景技術】
【０００２】
抵抗を用いた非線形ＣＭＯＳカレントミラー回路については、例えば特許文献１(特公昭４６−１６４６８号公報)、特許文献２（特許第２８００５２３号）、特許文献３（特許第３０３９６１１号公報）等に詳しく記載されている。良く知られた非線形ＣＭＯＳカレントミラー回路として、図２０に示した逆ワイドラーカレントミラー回路は、特許文献３（特許第３０３９６１１号公報）等に記載されている。
【０００３】
また、図２１に示したワイドラーカレントミラー回路は、バイポーラトランジスタを用いた回路が、非特許文献１（R. J. Widlar, “Some Circuit design techniques for Linear Integrated Circuits,” IEEE Transaction on Circuit Theory, VOL. CT-12, NO. 4, pp. 586-590, Dec. 1965.）に記載されており、その論文の著者名を冠している。
【０００４】
図２１に示した回路は、40年近く昔に提案されたこの回路について、単にバイポーラトランジスタをＭＯＳトランジスタに置き換えたものであり、最初の特許文献は特定できていない。
【０００５】
図２２に示した永田カレントミラー回路も、同様に、40年近く昔（1966年特許出願）に提案された回路であり、現在では、本発明者により、その回路の発明者の名を冠して呼ばれるようになっている。
【０００６】
図２０に示した逆ワイドラーカレントミラー回路は、本発明者による特許文献（特許第３０３９６１１号公報）等に詳しく記載されており、ＭＯＳトランジスタの２乗特性により出力電流は、（殆ど知られていないのであるが、）負の温度特性を持ち、低温になると出力電流が増え、高温では出力電流が減る。
【０００７】
一方、図２１に示したワイドラーカレントミラー回路は、単調特性を持ち、入力電流が増えると、次第に出力電流の増え方が小さくなっていく。すなわち、もともとは小電流を得るために提案されたことが理解できよう。また、正の温度特性を持つことが良く知られている。
【０００８】
さらに、図２２に示した永田カレントミラー回路は、これまでの単調特性ではなく、ピーク特性を持つ。すなわち、入力電流とともに単調に出力電流が増え、さらに、入力電流が増えると、次第に出力電流の増え方が小さくなって最大の出力電流となるピーク値に到達する。さらに、入力電流が増えると、逆に、次第に出力電流が減っていくことになる。永田カレントミラー回路は、このピーク特性を持つが故に、多くのアプリケーションが考えられるのであるが、現実には、ワイドラーカレントミラー回路で実現できる特性の代替に用いられることがほとんどである。ピーク特性を利用するアプリケーションには、それほど用いられてはいない。
【０００９】
しかし、永田カレントミラー回路の持つ潜在能力は高く、より多くのアプリケーションに用いることが可能である。
【００１０】
すなわち、
（１）単調増加特性の領域で用いるワイドラーカレントミラー回路の代替、
（２）ピーク特性付近で用いる電流のレギュレーション、
（３）単調減少特性の領域で用いる負帰還ループ回路の実現、
（４）スタートアップ回路等、
の各種アプリケーションがこれまでに明らかにされている。
【００１１】
こうした、逆ワイドラーカレントミラー回路、ワイドラーカレントミラー回路、永田カレントミラー回路の入出力特性は、後述する図７に示した本発明の特性と類似した特性となっている。
【００１２】
しかし、逆ワイドラーカレントミラー回路、ワイドラーカレントミラー回路、永田カレントミラー回路のいずれの場合にも、負か正の顕著な温度特性を持っている。一方、多くのアプリケーションにおいては、温度特性が無いか小さい方が良い場合が見受けられる。
【００１３】
また、用いる抵抗Ｒ１の温度特性や、もっと深刻な影響を及ぼす抵抗の製造バラツキ（一般的には±２０％程度）の大きさ、さらに、抵抗の製造バラツキとは無相関にＣＭＯＳトランジスタの製造バラツキが存在し、抵抗の製造バラツキが±２０％であっても、カレントミラー回路の出力電流のバラツキは、±３０％近くを見込まなければならない。これでは、精度が取れなく、抵抗の外付けや抵抗素子のトリミングが必要となってくる。
【００１４】
従来において、この種の抵抗を用いない単独のＣＭＯＳカレントミラー回路は知られていず、回路的にも、図２０〜図２２に示したように、簡単な回路で、しかも、回路規模も少なく実現できるために、ＭＯＳトランジスタを線形領域で動作させて、等価的に抵抗として利用するＣＭＯＳカレントミラー回路は、メリットが無いと考えられてきた。しかし、以下に本発明の実施例として説明するように、製造バラツキが同一となるＭＯＳトランジスタしか用いないために回路特性の製造バラツキの影響を小さくできること、および、ＭＯＳトランジスタの温度特性が同一であることにより温度特性を小さくできることが明らかになり、利点が大きい。
【００１５】
また、ＣＭＯＳ基準電流／電圧回路においては、カレントミラー回路を構成する２つのＭＯＳトランジスタＭ１とＭ２をサブスッレショルド領域の弱反転で動作させる特殊な例ではあるが、ＭＯＳトランジスタを線形領域で動作させて等価的に抵抗として利用することで、抵抗を用いない回路が知られている。例えば、正の温度特性を持つＣＭＯＳ基準電流回路として、図２３に示す回路が、特許文献４（ＵＳＰ  ５９４９２７８）、非特許文献２（IEEE Journal of Solid-State Circuits, Vol. 32, No.7, pp. 1132-12135, JULY 1997.）等に掲載されている。
【００１６】
ＭＯＳトランジスタは、一般的には、飽和領域(saturation region)で動作させる場合がほとんど全ての場合である。図２３に示した例のように、カレントミラー回路を構成する２つのＭＯＳトランジスタＭ１とＭ２を、サブスッレショルド領域の弱反転で動作させて、あたかもバイポーラトランジスタと同等の特性を期待して回路を構成しているが、ＭＯＳトランジスタをサブスッレショルド領域の弱反転で動作させると、流す電流がnA（ナオアンペア）オーダーと、通常の飽和領域で動作させたＭＯＳトランジスタに流せる電流に対して、数桁も小さくなるために、アプリケーションが極端に限定される。したがって、図２３に示した例は、汎用的ではなく、特殊な例である。
【００１７】
また、こうした非線形カレントミラー回路を構成する２つのＭＯＳトランジスタを自己バイアスした場合には、自己バイアスに用いる線形カレントミラー回路の影響の方が自己バイアスされる非線形カレントミラー回路の特性よりも顕著に現れる。
【００１８】
例えば非線形カレントミラー回路の元々の温度特性が正であれ負であれ、自己バイアス化すると、正の温度特性を持つことになる。
【００１９】
したがって、元々の非線形カレントミラー回路と、自己バイアスされた同一回路の非線形カレントミラー回路でも、両者の特性には違いが出てくる場合があり、同一に論じることが出来ないことがしばしば生じる。
【００２０】
図２３において、ＭＯＳトランジスタＭ４とＭ３、Ｍ４とＭ５は、それぞれカレントミラー回路を構成している。また、ＭＯＳトランジスタＭ１のソース−グランド間には、電流の流れを制約する回路素子（一般的には抵抗素子）、この例では、ＭＯＳトランジスタＭ７を線形領域で動作させ、等価的に抵抗素子と見なせるように回路を構成している。このようにして、ＭＯＳトランジスタＭ２とＭ１とが非線形なカレントミラー回路を構成するようにしている。すなわち、この種の基準電流回路は、最も簡単な回路形式としては、非線形カレントミラー回路を自己バイアスすることで実現される。なお、自己バイアス型基準電流回路には、必ず起動回路(start-up circuitry)が必要であるが、この図では、省略してある。
【００２１】
ＭＯＳトランジスタＭ１とＭ２は、サブスッレショルド領域の弱反転で動作しているとすると、ＭＯＳトランジスタＭ１のソース電圧ＶＳ１は、
2006133869.tif 000003
(1)
と表される。
【００２２】
ここで、Ｋ１、Ｋ２は、それぞれＭＯＳトランジスタＭ２に対するＭＯＳトランジスタＭ１のトランスコンダクタンス・パラメータ比、ＭＯＳトランジスタＭ４に対するＭＯＳトランジスタＭ３のトランスコンダクタンス・パラメータ比である。だだし、トランスコンダクタンス・パラメータβは、β＝μ (CＯＸ/2)(W/L)と表され、μはキャリア（ｎチャネル）または正孔（ホール）（ｐチャネル）の実効モビリティ、ＣＯＸ は単位面積当たりのゲート酸化膜容量、W、Lはそれぞれゲート幅、ゲート長である。また、ＶＴは熱電圧であり、ＶＴ＝ｋＴ／ｑ（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：単位電子電荷）と表される。
【００２３】
ＭＯＳトランジスタの特性は、IDをソース・ドレイン電流、VGSをゲート・ソース間電圧、VTHをスレショルド電圧とすると、飽和領域(saturation region)では、
ID＝β(VGS−VTH)2                         (2)
【００２４】
線形領域(linear region)では、
ID＝2nβ{(VGS−VTH)VDS−nVDS2/2 }          (3)
【００２５】
サブスッレショルド領域の弱反転では、
ID＝ISexp{(VGB−VTHo)/(nVT)}exp(−VSB /VT )   (4)
IS＝2nβVT2                              (5)
とする。
【００２６】
ただし、Ｂはバックゲートを表しており、VGBはゲートバックゲート間電圧、VSBはソースバックゲート間電圧である。ｎは低ドレイン−ソース電圧印加時の補正係数である。
【００２７】
ＭＯＳトランジスタＭ６には(2)式が、ＭＯＳトランジスタＭ７には(3)式が適用され、
ID6＝K3β(VGS6−VTH)2                       (6)
ID3＝2nK4β{(VGS6−VTH)VS1−nVS12/2 }         (7)
と表される。
【００２８】
ただし、ＭＯＳトランジスタＭ２に対するＭＯＳトランジスタＭ６のトランスコンダクタンス・パラメータ比をＫ３、ＭＯＳトランジスタＭ２に対するＭＯＳトランジスタＭ７のトランスコンダクタンス・パラメータ比をＫ4とする。
【００２９】
ここで、ＭＯＳトランジスタＭ４とＭ５は、電流比１：Ｋ5のカレントミラー回路を構成しているから、次式が成り立つ。
ID6＝K5xID7                                   (8)
【００３０】
(6)式から得られる(ＶGS6−ＶTH)を(7)式に代入し、これを解くと、
2006133869.tif 000004
(9)
と求められる。
【００３１】
(9)式に(1)式を代入すると、
2006133869.tif 000005
(10)
と求められる。
【００３２】
ここで、トランスコンダクタンス・パラメータβの温度特性は、
2006133869.tif 000006
より、
2006133869.tif 000007
(11)
と表わされる。ただし、（T0/T）mにおけるmは、１．５から２の間の値(1.5<m<2)を取る。
【００３３】
したがって、
2006133869.tif 000008
(12)
と求められる。
【００３４】
上記(9)式、(10)式、(12)式には記号±を用いて式の解法が辿れるようにしたが、図２０においては、Ｋ４が大きくなると電流ＩＤ１が増えることが読めるから、記号±は、＋に置き換えるのが妥当である。
【００３５】
したがって、電流ＩＤ１は正の温度特性を持つ。すなわち、ＰＴＡＴ(proportional to absolute temperature)電流源となっている。
【００３６】
【特許文献１】特公昭４６−１６４６８公報
【特許文献２】特許第２８００５２３号公報
【特許文献３】特許第３０３９６１１号公報
【特許文献４】米国特許明細書第５９４９２７８号
【非特許文献１】R. J. Widlar, “Some Circuit design techniques for Linear Integrated Circuits,” IEEE Transaction on Circuit Theory, VOL. CT-12, NO. 4, pp. 586-590, Dec. 1965.
【非特許文献２】H. J. Oguey and D. Aebischer, “CMOS Current Reference Without Resistance,” IEEE Journal of Solid-State Circuits, Vol. 32, No.7, pp. 1132-12135, JULY 1997.
【発明の開示】
【発明が解決しようとする課題】
【００３７】
しかしながら、図２０の２つのＭＯＳトランジスタＭ６とＭ７はカレントミラー回路を構成しており、ＭＯＳトランジスタＭ６は、常に飽和領域で動作するのに対し、ＭＯＳトランジスタＭ７は、常に線形領域で動作する必要がある。
【００３８】
カレントミラー回路を構成する２つのＭＯＳトランジスタＭ６とＭ７をそれぞれ異なる飽和領域と線形領域で動作させることは難しそうに見える。
【００３９】
従来の手法においては、基準電流回路としては、正の温度特性を持ち、温度特性の小さなカレントミラー回路や基準電流回路および基準電圧回路を実現することが難しかった。
【００４０】
本発明は、これを鑑みてなされたものであって、その目的は、ＭＯＳトランジスタを線形領域で動作するようにして、抵抗素子を持たない、かつ、温度特性の小さな非線形カレントミラー回路と、温度特性の小さな基準電流を出力するＣＭＯＳ基準電流回路、および温度特性の小さな基準電圧を出力するＣＭＯＳ基準電圧回路の実現を図ることにある。
【課題を解決するための手段】
【００４１】
本願で開示される発明は、前記目的を達成するため、概略以下の通り構成される。本発明は、第１及び第２のトランジスタを含むカレントミラー回路において、前記カレントミラー回路の入出力に関する所定の非線形特性に対応させて、前記カレントミラー回路の入力又は出力側に、能動素子が配設されている。本発明のＣＭＯＳカレントミラー回路、およびＣＭＯＳ基準電流／電圧回路は、概略以下の構成とされる。すなわち、ゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、前記第１のＭＯＳトランジスタのソースは第３のＭＯＳトランジスタを介して接地され、前記第２のＭＯＳトランジスタのソースは直接接地され、前記第３のＭＯＳトランジスタのソースは直接接地され、ドレインは前記第１のＭＯＳトランジスタのソースと接続され、ゲートは電源に接続されており、前記第１のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が入力され、前記第２のＭＯＳトランジスタのドレインから電流が出力される。
【００４２】
あるいは、本発明において、ゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、前記第１のＭＯＳトランジスタのソースは直接接地され、前記第２のＭＯＳトランジスタのソースは第３のＭＯＳトランジスタを介して接地され、前記第３のＭＯＳトランジスタのソースは直接接地され、ドレインは前記第２のＭＯＳトランジスタのソースと接続され、ゲートは電源に接続されており、前記第１のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が入力され、前記第２のＭＯＳトランジスタのドレインから電流が出力される。
【００４３】
あるいは、本発明において、ゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、前記第１のＭＯＳトランジスタのソースは直接接地され、ゲートとドレインは第３のＭＯＳトランジスタを介して接続され、前記第３のＭＯＳトランジスタのソースは前記第１のＭＯＳトランジスタのドレインと接続され、ドレインは前記第１のＭＯＳトランジスタのゲートと接続され、ゲートはバイアス電源に接続されており、前記第２のＭＯＳトランジスタのソースは直接接地され、前記第１のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が入力され、前記第２のＭＯＳトランジスタのドレインから電流が出力される。
【００４４】
あるいは、前記第３のＭＯＳトランジスタとカスコード接続される第４のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が流し込まれ、前記第３のＭＯＳトランジスタのゲートへのバイアス電圧が供給される。
【００４５】
あるいは、前記第３のＭＯＳトランジスタとカスコード接続される第４のＭＯＳトランジスタのゲートとドレインが共通接続されて電流が流し込まれ、前記第３のＭＯＳトランジスタのゲートへのバイアス電圧が供給される。
【００４６】
あるいは、前記第３のＭＯＳトランジスタとカスコード接続される第４のＭＯＳトランジスタのゲートとドレインが共通接続されて入力電流が流し込まれ、前記第３のＭＯＳトランジスタのゲートへのバイアス電圧が供給される。
【００４７】
あるいは、前記第１のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）が前記第２のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）よりも大きい。
【００４８】
あるいは、前記第１のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）が前記第２のＭＯＳトランジスタのゲート幅とゲート長の比（Ｗ／Ｌ）よりも小さい。
あるいは、少なくとも、カレントミラー回路を構成する前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタが自己バイアスされ、電流を出力する。
【００４９】
あるいは、前記出力電流を電圧変換し、基準電圧回路を構成してもよい。
【００５０】
あるいは、カレントミラー回路を構成する第１、第２のＭＯＳトランジスタがいずれも弱反転領域で動作しており、前記第１のＭＯＳトランジスタは線形領域で動作している第３のＭＯＳトランジスタを介して電源（グランド）に電流が流れ、前記第２のＭＯＳトランジスタは直接電源（グランド）に電流が流れる非線形なカレントミラー回路を構成し、前記第３のＭＯＳトランジスタのソースは電源（グランド）に接続され、ドレインは前記第１のＭＯＳトランジスタのソースとダイオード接続された第４のＭＯＳトランジスタのソースに共通接続され、ゲートは前記第４のＭＯＳトランジスタのゲートに接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタは互いに比例する電流で駆動される。
【００５１】
あるいは、前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタは第５のＭＯＳトランジスタを介して電源（グランド）に電流が流れる。
【００５２】
あるいは、前記第１、第２のＭＯＳトランジスタの共通ゲートを基準電圧出力とし、前記第５のＭＯＳトランジスタが線形領域で動作する。
【００５３】
本発明によれば、ＭＯＳトランジスタをカスコード接続することで、確実に線形領域で動作させることができ、また、比較的安定なドレイン電圧が得られることから、ＭＯＳトランジスタ同士での温度特性がそれなりに一致させることができ、互いの温度特性が相殺された形で、温度特性の小さな回路を実現することができる。
【発明の効果】
【００５４】
本発明によれば、温度特性が同一となるＭＯＳトランジスタのみで回路を実現し、互いに温度特性が相殺されるため、温度特性を小さくできる。
【００５５】
本発明によれば、ゲート電圧を共通にした２つのＭＯＳトランジスタをカスコード接続して線形領域で動作させているため、確実に線形領域でＭＯＳトランジスタを動作させることができ、これを抵抗素子の代わりに用いて非線形カレントミラー回路を構成できる。
【００５６】
本発明によれば、ＭＯＳトランジスタを抵抗素子の代わりに用いており、抵抗素子を使用していないため、バラツキを小さくさせる。
【発明を実施するための最良の形態】
【００５７】
本発明を実施するための最良の形態について説明する。本発明に係るカレントミラー回路は、第１及び第２のトランジスタを含み、カレントミラー回路の入出力に関する所定の非線形特性に対応させて、前記カレントミラー回路の入力又は出力側に、能動素子を備えている。第１及び第２のトランジスタをそれぞれ入力側及び出力側のトランジスタとし、グランド（電源）と前記第１のトランジスタの一端との間（図１）、グランド（電源）と出力側の第２のトランジスタの一端との間（図２）、前記第１のトランジスタと入力電流供給端との間（図３）、のうちのいずれかに、制御端子が所定の電位にバイアスされる第３のトランジスタが、前記能動素子として、接続されている。
【００５８】
また、本発明に係る基準電流回路は、前記カレントミラー回路の出力側と入力側の第１及び第２のトランジスタ（Ｍ１、Ｍ２）の一端はそれぞれグランド（電源）に直接接続され、前記第１及び第２のトランジスタはいずれも弱反転領域で動作し、前記第１のトランジスタ（Ｍ１）の一端と前記グランド（電源）との間に接続され、線形領域で動作する第３のトランジスタ（Ｍ７）を備え、さらに、一端が前記第１のトランジスタ（Ｍ１）及び第３のトランジスタ（Ｍ７）の接続点に接続されダイオード接続された第４のトランジスタ（Ｍ６）を備え、前記第３トランジスタの制御端子は前記第４のトランジスタの制御端子に接続され、前記第１、前記第２、前記第４のトランジスタは、互いに比例する電流で駆動される。前記第３及び第４のトランジスタ（Ｍ７、Ｍ６）は、前記第２のトランジスタ（Ｍ２）に対する駆動能力の比が、それぞれ独立に設定自在とされている。以下実施例に即して説明する。
【実施例】
【００５９】
図１は、本発明のＣＭＯＳカレントミラー回路の一実施例の回路構成を示す図である。図１を参照すると、本実施例は、ゲートが共通接続された第１、第２のＭＯＳトランジスタＭ１、Ｍ２（ｎチャネルＭＯＳトランジスタ）は、カレントミラー回路を構成し、第１のＭＯＳトランジスタＭ１のソースは、第３のＭＯＳトランジスタＭ３を介して接地され、第２のＭＯＳトランジスタＭ２のソースは直接接地され、第３のＭＯＳトランジスタＭ３のソースは直接接地され、ドレインは第１のＭＯＳトランジスタＭ１のソースと接続され、ゲートは電源Ｖbiasに接続されており、第１のＭＯＳトランジスタＭ１のゲートとドレインが共通接続されて電流が入力され、第２のＭＯＳトランジスタＭ２のドレインから電流が出力される。ＭＯＳトランジスタＭ１とＭ２は飽和領域で動作し、ＭＯＳトランジスタＭ３は、線形領域で動作しているものとする。
【００６０】
図２３の従来回路との違いは、自己バイアスしていない非線形カレントミラー回路であり、また、サブスッレショルド領域の弱反転で動作している特殊な例ではなく、ＭＯＳトランジスタの殆どのアプリケーションがそうであるように、飽和領域で動作する場合を例に取ると、ＭＯＳトランジスタＭ１とＭ３は、電流IREFを共有しており、各トランジスタのドレイン電流は、それぞれ、
IREF＝ID1＝K1β(VGS2―VS1―VTH)2                      (13)
IOUT＝ID2＝β(VGS2―VTH)2                            (14)
IREF＝ID3＝2n(1/K2)β{(Vbias−VTH)VS1−nVS12/2 }       (15)
と表わされる。
【００６１】
(13)式から、
2006133869.tif 000009
(16)
【００６２】
(15)式からVS1について解くと、
2006133869.tif 000010
(17)
となる。
【００６３】
しかし、IREFとIOUTの関係を解析的に示すことはできない。けれども、VS1の値が小さければ(15)式におけるVS1の２乗の項は無視でき、良くいわれるように線形領域で動作するＭＯＳトランジスタＭ３はほぼ抵抗とみなして良い。あるいは、実用的には２次の電圧依存性のある抵抗と考えても良い。
【００６４】
この場合には、図２０に示した従来の逆ワイドラーカレントミラー回路と同等の特性が期待される。実際には、ＭＯＳトランジスタには温度特性があり、非線形逆ワイドラーカレントミラー回路を構成するＭＯＳトランジスタＭ１、Ｍ２と同一ではあるが、線形領域で動作しているか飽和領域で動作しているかの違いである。
【００６５】
図２は、本発明の別の実施例の構成を示す図である。図２を参照すると、ゲートが共通接続された第１、第２のＭＯＳトランジスタＭ１、Ｍ２がカレントミラー回路を構成し前記第１のＭＯＳトランジスタＭ１のソースは直接接地され、前記第２のＭＯＳトランジスタＭ２のソースは、第３のＭＯＳトランジスタＭ３を介して接地され、前記第３のＭＯＳトランジスタＭ３のソースは直接接地され、ドレインは前記第２のＭＯＳトランジスタＭ２のソースと接続され、ゲートはバイアス電源Ｖｂｉａｓに接続されており、前記第１のＭＯＳトランジスタＭ１のゲートとドレインが共通接続されて電流が入力され、前記第２のＭＯＳトランジスタＭ２のドレインから電流が出力される。図２に示したＭＯＳトランジスタだけで構成されたカレントミラー回路についても、図２１のワイドラーカレントミラー回路と同様に、入力電流が増加するのに従って、次第に出力電流が飽和気味に単調増加する入出力特性を持つと考えて良い。実際に、SPICEシミュレーションすると、その入出力特性が確認できる。
【００６６】
図３は、本発明の別の実施例の構成を示す図である。図３を参照すると、第１のＭＯＳトランジスタＭ１のドレインと第２のＭＯＳトランジスタＭ２のゲートが共通接続された第１、第２のＭＯＳトランジスタがカレントミラー回路を構成し、第１のＭＯＳトランジスタＭ１のソースは直接接地され、ゲートとドレインは第３のＭＯＳトランジスタＭ３を介して接続され、第３のＭＯＳトランジスタＭ３のソースは第１のＭＯＳトランジスタＭ１のドレインと接続され、ドレインは第１のＭＯＳトランジスタＭ１のゲートと接続され、ゲートはバイアス電源Ｖｂｉａｓに接続されており、第２のＭＯＳトランジスタＭ２のソースは直接接地され、前記第３のＭＯＳトランジスタＭ３のドレインに電流が入力され、第２のＭＯＳトランジスタＭ２のドレインから電流が出力される。図３に示したＭＯＳトランジスタだけで構成されたカレントミラー回路についても、図２２の永田カレントミラー回路と同様に入力電流が増加するのに従って、次第に出力電流が、飽和気味に単調増加する入出力特性を持つと考えて良い。実際にSPICEシミュレーションするとその入出力特性が確認できる。
【００６７】
なお、図１では、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３がｎチャネルＭＯＳトランジスタで構成された例について説明したが、ｐチャネルＭＯＳトランジスタで構成する場合についても同様に適用される。ただし、この場合、トランジスタＭ２、Ｍ３のソースは、電源に接続される。図２に示した実施例についても同様である。図３の場合も、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ３をｐチャネルＭＯＳトランジスタで構成する場合、トランジスタＭ１、Ｍ２のソースは、電源に接続される。
【００６８】
次に、図１〜図３に示したＭＯＳカレントミラー回路において、ＭＯＳトランジスタＭ３のゲートをバイアスする方法を具体的に示し、電圧源Ｖbiasを置き換える回路を提供する。
【００６９】
図４に示す例では、図１に示したＭＯＳトランジスタだけで構成された逆ワイドラーカレントミラー回路のＭＯＳトランジスタＭ３のゲートをバイアスするために、ＭＯＳトランジスタＭ４と電流源Ｉbiasを追加している。
【００７０】
図４において、ＭＯＳトランジスタＭ１とＭ３、Ｍ４は飽和領域で動作しており、ＭＯＳトランジスタＭ３は線形領域で動作している。各トランジスタのドレイン電流は、それぞれ、
IREF＝ID1＝K1β(VGS2 - VS1- VTH)2                            (18)
IOUT＝ID2＝β(VGS2―VTH)2                                  (19)
IREF＋Ibias＝ID3＝2n(1/K2)β{(VGS3−VTH)VS1−nVS12/2 }         (20)
Ibias＝ID4＝β(VGS3―VS1―VTH)2                             (21)
と表わされる。
【００７１】
(21)式から、
2006133869.tif 000011
(22)
【００７２】
(20)式に代入してVS1について解くと、
2006133869.tif 000012
(23)
となる。
【００７３】
したがって、出力電流IOUTは、(23)式を(22)式に代入して更に(19)式に代入すると、
2006133869.tif 000013
(24)
となる。±は＋を取るべきである。
【００７４】
(24)式で、右辺は２乗されている。したがって、２乗される[]内が、a√IREFで表わされると、IOUTとIREFが比例し、線形なカレントミラー回路となる。しかし、(24)式では、第１項の√内にもIREFが含まれているために、[]内の値は、a√IREFよりも大きくなり、しかも、IREFを含む第１項の√内はIREFが大きくなると、単調に増加する。よって、(24)式の[]内はIREFが大きくなると、単調に、a√IREFよりも増加することになる。(24)式の[]は２乗されるから、IOUTはIREFの増加とともに、２乗的に、増加することになる。すなわち、良く知られた逆ワイドラーカレントミラーの特性が得られることがわかる。
【００７５】
図５は、図２に示したＭＯＳトランジスタだけで構成されたワイドラーカレントミラー回路のＭＯＳトランジスタＭ３のゲートをバイアスするためにＭＯＳトランジスタＭ４と電流源Ｉbiasを追加した回路構成を示す図である。図５を参照して、その動作を説明する。図５において、ＭＯＳトランジスタＭ１とＭ２、Ｍ３は飽和領域で動作しており、ＭＯＳトランジスタＭ３は線形領域で動作している。各トランジスタのドレイン電流は、それぞれ、
IREF＝ID1＝β(VGS1―VTH)2                                   (25)
IOUT＝ID2＝K1β(VGS1―VS1―VTH)2                            (26)
IOUT＋Ibias＝ID3＝2n(1/K2)β{(VGS3−VTH)VS1−nVS12/2 }          (27)
Ibias＝ID4＝β(VGS3―VS1―VTH)2                               (28)
と表わされる。
【００７６】
(28)式から、
2006133869.tif 000014
(29)
【００７７】
(27)式に代入してVS1について解くと、
2006133869.tif 000015
(30)
となる。
【００７８】
したがって、出力電流IOUTは、(30)式を(29)式に代入して更に(26)式に代入すると、
2006133869.tif 000016
(31)
となる。
【００７９】
このままでは解析できないから、IREFについて表わすと、
2006133869.tif 000017
(32)
なお、±は＋を取るべきである。
【００８０】
(32)式で、右辺は２乗されている。したがって、２乗される[]内がa√IOUTで表わされると、IOUTとIREFが比例し、線形なカレントミラー回路となる。
【００８１】
しかし、(32)式では、第１項の√内にもIOUTが含まれているために、[]内の値はa√IOUTよりも大きくなり、しかも、IOUTを含む第１項の√内はIOUTが大きくなると、単調に増加するから、[]内はIOUTが大きくなると、単調にa√IREFよりも増加することになる。[]は２乗されるから、IREFはIOUTの増加とともに、２乗的に増加することになる。
【００８２】
このようにして出入力特性が得られる。したがって、出入力関係をひっくり返すと、入出力特性としては、入力電流IREFが増加していくと、次第に出力電流の増加の度合いが小さくなり、良く知られたワイドラーカレントミラーの特性が得られることがわかる。
【００８３】
図６は、図３に示したＭＯＳトランジスタだけで構成された永田カレントミラー回路のＭＯＳトランジスタＭ３のゲートをバイアスするためにＭＯＳトランジスタＭ４と電流源Ｉbiasを追加した回路構成を示す図である。図６の回路の動作を説明する。
【００８４】
図６において、ＭＯＳトランジスタＭ１とＭ２、Ｍ４は飽和領域で動作しており、ＭＯＳトランジスタＭ３は線形領域で動作している。バイアス用の電流源IbiasはＭＯＳトランジスタＭ４から入力され、ＭＯＳトランジスタＭ３から抜けるようにもう一つの電流源Ibiasを追加してそれを介して電流がバイパスされる。
【００８５】
各トランジスタのドレイン電流は、それぞれ、
IREF＝ID1＝β(VGS1―VTH)2                                              (33)
IOUT＝ID2＝K1β(VGS2―VTH)2                                            (34)
IREF＋Ibias＝ID3＝2n(1/K2)β{(VG3―VGS2―VTH)(VGS1―VGS2)−n(VGS1―VGS2)2/2 }  (35)
Ibias＝ID4＝β(VG3―VGS1―VTH)2                                         (36)
と表わされる。
【００８６】
同様に、(33)式から(36)式を√IOUTについて解くと、
2006133869.tif 000018
(37)
と求められる。
【００８７】
また、ｎ＝１とおくと、
2006133869.tif 000019
(38)
となる。ただし、(37)式、(38)式において、±は＋を取るべきである。
【００８８】
(37)式、(38)式の両辺を２乗することでIOUTが求められる。
2006133869.tif 000020
(39)
【００８９】
ｎ＝１の場合には、
2006133869.tif 000021
(40)
となる。
【００９０】
したがって、簡単のためｎ＝１の場合について、(40)式を見てみると、右辺には、aIREF項の他に、b√IREF項等が含まれ、IOUTとIREFが比例しないことは明らかであり、非線形なカレントミラー回路となる。IOUTは、IREFの増加とともに増加するが、√項の影響により、入力電流IREFが増加していくと、次第に出力電流の増加の度合いが小さくなり、良く知られたワイドラーカレントミラーの特性に似た特性が得られることがわかる。
【００９１】
しかし、1/K2の値を小さくし（すなわち、K2を大きくし）、流す電流を大きくして行くと、始めにＭＯＳトランジスタＭ３に２次的な影響、例えばドレイン抵抗やソース抵抗による電圧降下の影響が現れ始める。そうすると、回路的には、ＭＯＳトランジスタＭ２のゲートソース間電圧VGS2が上記に示した回路解析で得られた値よりも下がり、出力のＭＯＳトランジスタＭ２に流れる電流が次第に小さくなる。すなわち、入出力特性には、良く知られたピーキング特性が現れることになる。
【００９２】
すなわち、ＭＯＳトランジスタＭ３を小さく設定することで、永田カレントミラー回路を実現できる。このことは、良くいわれるように、線形領域で動作するＭＯＳトランジスタＭ３はほぼ抵抗とみなして良いことからも直感的に理解できる。
【００９３】
あるいは、実用的には、２次の電圧依存性のある抵抗と考えても良い。しかし、上記に示したような回路解析では、この「ＭＯＳトランジスタを線形領域で動作させると直感的には抵抗と見なせる」という良く知られた命題をサポートはしていないように見受けられる。
【００９４】
以上、カレントミラー回路の入出力特性を纏めると、図７のように、３種類の特性を実現することができる。横軸はIREF、縦軸はIOUTである。図７の１、２、３は、それぞれ、図１（図４）、図２（図５）、図３（図６）の回路の入出力特性を表している。
【００９５】
さらに、図６の回路では、電流源Ibiasを取り去ることができる。
【００９６】
図８に示す回路においては、ＭＯＳトランジスタＭ１とＭ３，Ｍ４は、ドレイン電流を共有しており、図４、図５や図６に示した回路で必要とした電流源Ibiasは不要となるように構成してある。
【００９７】
各トランジスタのドレイン電流は、それぞれ、
IREF＝ID1＝β(VGS1―VTH)2                                           (41)
IOUT＝ID2＝K1β(VGS2―VTH)2                                         (42)
IREF＝ID3＝2n(1/K2)β{(VG3―VGS2−VTH)(VGS1―VGS2)−n(VGS1―VGS2)2/2 }    (43)
IREF＝ID4＝β(VG3―VGS1―VTH)2                                      (44)
と表わされる。
【００９８】
(41)式と(42)式から、
2006133869.tif 000022
(45)
【００９９】
同様にして、
2006133869.tif 000023
(46)
【０１００】
(45)式と(46)式を(43)式に代入して√IOUTについて解くと、
2006133869.tif 000024
(47)
となる。ただし、ｎ＝１の場合にもＫ2＞３を取るから±は＋を取るべきである。
【０１０１】
したがって、出力電流IOUTは、
2006133869.tif 000025
(48)
となる。
【０１０２】
ここで、ｎ＝１の場合、
2006133869.tif 000026
(49)
となる。
【０１０３】
したがって、簡単のためｎ＝１の場合について(49)式を見てみると、ａを定数として、右辺は、aIREF項のみであり、IOUTとIREFが比例することになる。すなわち、線形なカレントミラー回路となり、IOUTはIREFの増加とともに増加する。
【０１０４】
しかし、1/K2の値を小さくし（すなわち、K2を大きくし）、流す電流を大きくして行くと、始めにＭＯＳトランジスタＭ３に２次的な影響、例えばドレイン抵抗やソース抵抗による電圧降下の影響が現れ始める。そうすると、回路的には、VGS2が上記に示した回路解析で得られた値よりも下がり、出力のＭＯＳトランジスタＭ２に流れる電流が次第に小さくなる。すなわち、入出力特性には良く知られたピーキング特性が現れることになる。すなわち、ＭＯＳトランジスタＭ３を小さく設定することで永田カレントミラー回路を実現できる。
【０１０５】
この様子を、3.5μmルールＣＭＯＳプロセスで、ＮチャネルＭＯＳトランジスタの基準トランジスタサイズをＬ＝1.08μm、Ｗ＝18μmとし、（K1＝４、）K2＝３とした場合のSPICEシミュレーション値を、図９に示す。
【０１０６】
永田カレントミラー回路に似たピーキング特性を持つ入出力特性が得られている。ただし、ピーク値近傍では、もはや100μAを越えた大電流となっており、この程度のトランジスタサイズ（ＭＯＳトランジスタＭ３はＬ＝1.08μm、Ｗ＝6μm）では、こうした大電流を流し切れない。
【０１０７】
したがって、２次的影響、例えばドレイン抵抗やソース抵抗の影響により永田カレントミラー回路に似たピーキング特性を持つようになっているものと考えられる。
【０１０８】
さらに、出力電流の温度特性は、IREF＝10μAの時に、図１０に示すような温度特性の小さな出力電流が、SPICEシミュレーションにより得られている。
【０１０９】
また、図１から図６に示したＭＯＳカレントミラー回路の出力電流の温度特性も同様に小さな値であることが、SPICEシミュレーションにより確認できる。
【０１１０】
こうして得られたシミュレーション結果からは、良くいわれるように、線形領域で動作するＭＯＳトランジスタＭ３はほぼ抵抗とみなして良いことからも直感的に理解できる。あるいは、実用的には２次の電圧依存性のある抵抗と考えても良い。しかし、上記に示したＭＯＳ永田カレントミラー回路の回路解析では、この「ＭＯＳトランジスタを線形領域で動作させると直感的には抵抗と見なせる」という良く知られた命題をサポートはしていないように見受けられる。けれども、SPICEシミュレーションでは、ＮチャネルＭＯＳトランジスタのバックゲートはサブストレートに直接接続されており、厳密には、上記に示した回路解析からは多少ずれている。ただし、回路解析において、ＮチャネルＭＯＳトランジスタのバックゲートがサブストレートに直接接続されている場合については解析不能である。
【０１１１】
次に、自己バイアス化した回路例として、図１１に示した回路について代表して説明する。図８に示したカレントミラー回路の入力側基準電流ＩＲＥＦと出力電流ＩＯＵＴが比例するように駆動側カレントミラー回路を電源ＶＤＤ側に設け、自己バイアス化する。ここでは、ＭＯＳトランジスタのチャネル長変調の影響を低減する目的があり、カスコードカレントミラー回路を採用している。そのために、カスコードトランジスタをバイアスするために、ＭＯＳトランジスタＭ６を追加して、ＭＯＳトランジスタＭ１とほぼ等しい電流をダイオード接続されたＭＯＳトランジスタＭ９を駆動している。ＭＯＳトランジスタＭ９のトランジスタサイズ１／Ｋ４は１：１のカレントミラー回路を構成するカスコードトランジスタが等しいトランジスタサイズ（ここでは単位トランジスタ相当）である場合には、一般的には１／Ｋ４＝１／４に設定される。また、ＭＯＳトランジスタＭ２のドレイン電圧がＭＯＳトランジスタＭ１と比べて大きくは異なることがないように、ＭＯＳトランジスタＭ５をカスコードに挿入してＭＯＳトランジスタＭ２のドレイン電圧がほぼ一定になるようにしている。また、図１１では、ＭＯＳトランジスタＭ１４、Ｍ１５と抵抗Ｒ１、Ｒ２から構成される永田カレントミラー回路を付加してスタートアップ回路としている。しかし、抵抗Ｒ１、Ｒ２はいずれも基準電流回路の特性、具体的には出力電流値の決定にはかかわらずに、単に自己バイアス化された基準電流回路を起動し、所定の動作点で動作するようにするだけの回路である。
【０１１２】
図１１において、ＭＯＳトランジスタＭ１４（W/L＝2μm /0.36μm）、Ｍ１５（W/L＝2μm /0.36μm）と抵抗Ｒ１（30kΩ）、Ｒ２（40kΩ）は、起動 (start-up) 回路である。この起動回路は、電源投入時に、被起動回路をなすカレントミラー回路（Ｍ１、Ｍ２、Ｍ３、Ｍ４）を所定の動作点に到達させる。なお、図１１のＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４は、図８のＭ１、Ｍ２、Ｍ３、Ｍ４に対応する。ＭＯＳトランジスタＭ２のドレイン電流ＩＤ２は、例えば上式(48)で与えられ、カスコードカレントミラーのトランジスタＭ８に入力され、ＭＯＳトランジスタＭ１３から、出力電流IOUTが取り出される。
【０１１３】
ＭＯＳトランジスタＭ１、Ｍ２には、ピーキング特性のピーク値近傍や単調減少となる動作領域で用いているのではなく、図９に示した入出力の特性図では、単調増加となる動作領域で用いている。
【０１１４】
図１１の基準電流回路においては、3.5μmルールＣＭＯＳプロセスで、ＰチャネルＭＯＳトランジスタの基準トランジスタサイズを、Ｌ＝1.08μm、Ｗ＝40.5μm、ＮチャネルＭＯＳトランジスタの基準トランジスタサイズを、Ｌ＝1.08μm、Ｗ＝18μmとし、 Ｋ2＝3、Ｋ3＝4として、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電圧がほぼ等しくなるように考慮しており、ＭＯＳトランジスタのチャネル長変調の影響が現れないようにしている。
【０１１５】
また、電源電圧が２Vを多少越えた程度で動作するように、カスコードカレントミラー回路（Ｍ７、Ｍ８、Ｍ１０、Ｍ１１）のカスコード段トランジスタ（Ｍ８、Ｍ１０）の各ゲートをバイアスするために、ダイオード接続されたＭＯＳトランジスタＭ９（1/K4＝1/4）を追加している（Ｗ／Ｌ比は１／Ｋ４、例えばＫ４＝３）。このＭＯＳトランジスタＭ９のドレインは、ソースは接地され定電流源をなすＭＯＳトランジスタＭ６のドレインに接続されている。図１１に示す例では、ＭＯＳトランジスタＭ６のゲートは、ＭＯＳトランジスタＭ１のゲート電圧と等しい。なお、２段のカスコードカレントミラー（Ｍ７、Ｍ８、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３）を用いず、１段のカレントミラー回路の場合、Ｍ９、Ｍ６は不要とされることは勿論である。
【０１１６】
SPICEシミュレーションにより得られた電源電圧を変化させた場合の出力電流特性を図１２に、出力電流の温度特性を図１３に示す。電源電圧変動に対する特性変化が小さく、温度特性が小さな基準電流が得られている。
【０１１７】
こうして得られたシミュレーション結果からは、良くいわれるように線形領域で動作するＭＯＳトランジスタＭ３はほぼ抵抗とみなして良いことからも直感的に理解できる。あるいは、実用的には、２次の電圧依存性のある抵抗と考えても良い。しかし、上記に示した自己バイアス化したＭＯＳ永田カレントミラー回路の回路解析では、この「ＭＯＳトランジスタを線形領域で動作させると直感的には抵抗と見なせる」という良く知られた命題をサポートはしていないように見受けられる。あるいは、上記に示した自己バイアス化したＭＯＳ永田カレントミラー回路の回路解析式からは、どのようにして回路電流の値が決定されるのかも伺い知れない。けれども、SPICEシミュレーション結果が支持するように、この線形領域で動作するＭＯＳトランジスタＭ３をほぼ抵抗とみなすことで、これまでの抵抗を用いた図２２に示した従来の永田カレントミラー回路を自己バイアス化して得られる自己バイアス永田カレントミラー回路型基準電流回路からのアナロジで理解できよう。
【０１１８】
付け加えるなら、SPICEシミュレーションではＮチャネルＭＯＳトランジスタのバックゲートはサブストレートに直接接続されており、厳密には上記に示した回路解析からは多少ずれている。具体的には、ＮチャネルＭＯＳトランジスタのバックゲートがサブストレートに直接接続されている場合には図１２、図１３に示すように出力電流が20μAを多少下回る程度であるが、ＮチャネルＭＯＳトランジスタのバックゲートがソースに直接接続されている場合には出力電流が10μAを多少上回る程度となる。すなわち、得られる基準電流値としては２倍近く異なることになる。ただし、回路解析においてはＮチャネルＭＯＳトランジスタのバックゲートがサブストレートに直接接続されている場合については解析不能である。
【０１１９】
図１から図６に示したＭＯＳカレントミラー回路を自己バイアス化した場合にも同様に温度特性が小さな基準電流が得られることは言うまでもない。
【０１２０】
ここで、簡単に抵抗R1(たとえば10kΩ)を挿入することで基準電流IOUTが基準電圧に変換され基準電圧回路が得られることは論を待たない。しかし、ここで、抵抗を挿入したのでは、これまで議論してきた素子のバラツキ、(ＭＯＳ）トランジスタ素子と抵抗素子との製造バラツキは互いに独立事項であると考えらており、バラツキの少ない基準電圧が得られなくなる。
【０１２１】
したがって、ここではカスコードトランジスタＭ３とＭ４と同一回路をグランド間に挿入して出力電流(IOUT)で駆動することで基準電圧回路が得られる。図１４に、こうして得られる基準電圧回路の構成を示す。
【０１２２】
図１４に示す自己バイアス基準電圧回路の動作については、図８に示したカレントミラー回路において、IREF＝IOUTとおくことで説明される。
【０１２３】
すなわち、(49)式から、
2006133869.tif 000027
(50)
に設定される必要がある。
【０１２４】
また、ＭＯＳトランジスタＭ１５とＭＯＳトランジスタＭ１４については、
2006133869.tif 000028
(51)
2006133869.tif 000029
(52)
となる。
【０１２５】
(52)式の両辺の√を取って(51)式に代入してＶGS14を消去すると、ＶREFに関する2次方程式(53)が得られる。
2006133869.tif 000030
(53)
【０１２６】
(53)式をＶREFについて解くと、
2006133869.tif 000031
(54)
と求められる。
【０１２７】
ただし、1≦n<2であるから、VREFが正(>0)となるためには±は＋を取るべきである。
【０１２８】
したがって、n＝1の場合、
2006133869.tif 000032
(55)
となる。
【０１２９】
しかし、上記に示した(55)式からは、図１４に示した抵抗に依存しない基準電圧回路から得られる基準電圧VREFの温度特性は、出力電流IOUTの温度特性がモビリティの温度特性と等しくないと相殺はされないことを示している。
【０１３０】
図１３に示した基準電流回路の出力電流IOUTは、SPICEシミュレーション結果ではほとんど温度特性を持たない。この場合に、図１４に示す基準電圧回路にした場合には、(55)式により、基準電圧VREFの温度特性は、モビリティの温度特性の逆特性で半分程度になる。すなわち、モビリティの温度特性がおよそ−5000ppm/℃程度であるとすると、基準電圧VREFの温度特性は2500ppm/℃程度となり、正の温度特性を持つことがわかる。
【０１３１】
ここで、図８の回路を変形して図１５のように模式化する。ＭＯＳトランジスタＭ２は単位トランジスタとしてＭＯＳトランジスタＭ１と同一サイズとする。図８においては、ＭＯＳトランジスタＭ２は単位トランジスタのＫ１倍のトランジスタサイズとして電流がＫ１倍流れるようにしていた。図１５では、ＭＯＳトランジスタＭ２を単位トランジスタとして電流が１／Ｋ１にしている。この場合のドレイン電流IDとゲート−ソース間電圧VGSの関係を図１６に示す。
【０１３２】
ＭＯＳトランジスタ（単位トランジスタ）のドレイン電流はモビリティの温度特性（負の温度特性）とスッレショルド電圧ＶＴＨの温度特性（負の温度特性）の関係から、図１６に示したように、およそ温度によらずにドレイン電流はほぼ一定となるゲート−ソース間電圧VGSが存在することになる。ただし、図１６の温度特性はSPICEシミュレーション結果を反映したものである。SPICEシミュレーション結果によれば、IREF(＝IOUT)がほぼ温度特性を持たない場合には、ΔVGSは正の温度特性を持つことがわかる。しかし、図１６からは、ＭＯＳトランジスタＭ２のトランジスタサイズを変更することで、このΔVGSの温度特性が変化し得ることが理解できる。すなわち、K2の値を小さくすると（MOSトランジスタの2乗特性に従ってΔVGSの値が小さくなり、それとともに）ΔVGSの温度特性は小さくなり、K2の値を大きくすると（ＭＯＳトランジスタの２乗特性に従ってΔVGSの値が大きくなり、それとともに）ΔVGSの温度特性は大きくなると期待できる。
【０１３３】
その結果、ΔVGSの温度特性が小さくなると出力電流IOUT(＝IREF)の温度特性は負の温度特性を持つように変化していく。逆に、ΔVGSの温度特性が大きくなると出力電流IOUT(＝IREF)の温度特性は正の温度特性を持つように変化していく。したがって、K2の値をSPICEシミュレーションで設定した3より小さくしていくと、ΔVGSの温度特性が小さくなり、出力電流IOUT(＝IREF)の温度特性は負の温度特性を持つようなる。丁度モビリティの温度特性のおよそ−5000ppm/℃程度になると、(55)式から、基準電圧VREFの温度特性が相殺されることがわかる。
【０１３４】
すなわち、図１５に示した抵抗に依存しない基準電圧回路においても、ＭＯＳトランジスタＭ２のトランジスタサイズ比Ｋ２を設定することで、基準電圧VREFの温度特性を正にも負にも、勿論、ほとんど温度特性を持たないようにも設定できる。
【０１３５】
さらに、ＭＯＳトランジスタＭ１、Ｍ２をサブスッレショルド領域の弱反転で動作させる特殊な例ではあるが、他のＭＯＳトランジスタのみで実現できる基準電流回路についてその動作を詳しく説明する。ＭＯＳトランジスタＭ１、Ｍ２をサブスッレショルド領域の弱反転で動作させている理由は、ＭＯＳトランジスタＭ１、Ｍ２がバイポーラトランジスタと同様な電圧−電流特性に指数特性を実現するためである。
【０１３６】
指数特性を実現することで、２つのトランジスタで構成された非線形カレントミラー回路に、これまでのバイポーラトランジスタを用いて実現される非線形カレントミラー回路と同等の大きな正（ワイドラーカレントミラー回路及び永田カレントミラー回路）、または負（逆ワイドラーカレントミラー回路）の温度特性を実現できるからである。
【０１３７】
なぜなら、電圧−電流特性をとると、指数特性の方が２乗特性よりも変化率が大きいから、逆に、電流の変化に対して電圧の変化が対数関数的に抑えられ、電圧の温度特性（バイポーラトランジスタではベース−エミッタ間電圧（ＶBE）の持つ−1.9mV/℃の負の温度特性は良く知られている。）が、カレントミラー回路の入出力特性の温度特性を支配的に決定しているからである。
【０１３８】
電圧−電流特性が２乗特性となる飽和領域で動作するＭＯＳトランジスタでは、逆に、電流の変化に対して電圧の変化が高々平方根（√）特性でしか抑えられないために、電圧の温度特性（ＭＯＳトランジスタのゲート−ソース間電圧（ＶGS）の持つ負の温度特性）でカレントミラー回路の入出力特性の温度特性が支配的にはなり得ないからである。
【０１３９】
図１７は、本発明に係るＣＭＯＳ基準電流回路の一実施例の構成を示す図である。カレントミラー回路を構成するＭＯＳトランジスタＭ１、Ｍ２がいずれも弱反転領域で動作しており、ＭＯＳトランジスタＭ１は、線形領域で動作しているＭＯＳトランジスタＭ７を介して電源に電流が流れ、ＭＯＳトランジスタＭ２は直接電源に電流が流れる非線形なカレントミラー回路を構成し、ＭＯＳトランジスタＭ７のソースは電源に接続され、ドレインはＭＯＳトランジスタＭ１のソースとダイオード接続されたＭＯＳトランジスタＭ６のソースに共通接続され、ゲートはＭＯＳトランジスタＭ６のゲートに接続され、ＭＯＳトランジスタＭ１とＭ２とＭ６は互いに比例する電流で駆動される。ＭＯＳトランジスタＭ４とＭ３は、電流比１：Ｋ２のカレントミラー回路を構成し、ＭＯＳトランジスタＭ４とＭ５は電流比１：Ｋ5のカレントミラー回路を構成している。また、ＭＯＳトランジスタＭ２とＭ１は、非線形カレントミラー回路を構成している。
【０１４０】
本発明の基準電流回路も、最も簡単な回路形式、非線形カレントミラー回路を、自己バイアスする回路形式で実現されている。上述したように、自己バイアス型基準電流回路には、必ず起動回路(start-up circuitry)が必要であるが、この図では省略している。ここで、ＭＯＳトランジスタＭ１とＭ２はトランスコンダクタンス・パラメータ比がＫ１：１であり、サブスッレショルド領域の弱反転で動作しているとすると、ＭＯＳトランジスタＭ１のソース電圧ＶＳ１は、同様に、
2006133869.tif 000033
(56)
と表される。
【０１４１】
カスコード接続されたＭＯＳトランジスタＭ６とＭ７は、単位トランジスタＭ２を基準として、トランスコンダクタンス・パラメータ比がＫ3：Ｋ4であり、ＭＯＳトランジスタＭ６とＭ７は、それぞれ飽和領域と線形領域で動作している。
【０１４２】
ＭＯＳトランジスタＭ４とＭ５は、電流比１：Ｋ5のカレントミラー回路を構成しているから、ＭＯＳトランジスタＭ６にはＫ５倍のドレイン電流ＩＤ１が流れ、ＭＯＳトランジスタＭ７には、（Ｋ５＋１）倍のドレイン電流ＩＤ１が流れる。したがって、
ID6＝K5ID1＝K3β(VGS7―VS1―VTH)2                      (57)
ID7＝(K5＋1)ID1＝2nK4β{(VGS7−VTH)VS1−nVS12/2 }      (58)
と表わされる。
【０１４３】
(58)式に(57)式を代入し、これを解くと、
2006133869.tif 000034
(59)
と求められる。
【０１４４】
(59)式に(56)式を代入すると、
2006133869.tif 000035
(60)
と求められる。
【０１４５】
ここで、トランスコンダクタンス・パラメータβの温度特性は、
2006133869.tif 000036
より、
2006133869.tif 000037
(61)
と表わされる。ただし、ｍは１．５から２の間の値(1.5<m<2)を取る。
【０１４６】
したがって、
2006133869.tif 000038
(62)
と求められる。
【０１４７】
上記(59)式、(60)式、(62)式には、記号±を用いて式の解法が辿れるようにしたが、図１７においては、Ｋ４が大きくなると、電流ＩＤ１が増えることが読めるから、記号±は＋に置き換えるのが妥当である。したがって、電流ＩＤ１は正の温度特性を持つ。すなわち、ＰＴＡＴ(proportional to absolute temperature)特性を有するＣＭＯＳ基準電流回路が得られる。
【０１４８】
このように、抵抗素子を用いないで、ＭＯＳトランジスタのみで、基準電流回路を構成しているので、素子バラツキは、ＭＯＳトランジスタのみで、抵抗素子の素子バラツキを考慮する必要がなく、その分だけバラツキ偏差を小さくできる。
【０１４９】
以上、ＭＯＳトランジスタＭ１とＭ２は、サブスッレショルド領域の弱反転で動作しているものとして回路解析した。このことから、ＭＯＳトランジスタをサブスッレショルド領域の弱反転で動作させた場合には、バイポーラトランジスタとほぼ同等の指数特性が得られていることから、Ｂｉ−ＣＭＯＳプロセスの場合には、この２個のＭＯＳトランジスタＭ１とＭ２を、それぞれバイポーラトランジスタに置き換えても、同様の特性が得られることは言うまでもない。なお、図１７に示した構成は、上記特許文献４のＦｉｇ．９と、回路トポロジは一致しているが、以下の点で互いに相違している。上記特許文献４のＦｉｇ．９では、ＮＭ３、ＮＭ４’のトランジスタのサイズ比をＫ２：Ｋ２＋２（トランジスタＭＮ１、ＭＮ３のサイズ比を１：Ｋ２とする）と設定しているのに対して、図１７では、トランジスタＭ６、Ｍ７のサイズ比はＫ３：Ｋ４とされ、トランジスタＭ６、Ｍ７のサイズ比は任意に設定できる。また、上記特許文献４では、温度特性をほとんど持たない基準電流回路を提供するものであるのに対して、図１７では、ＩＤ１は正の温度特性を持つ。
【０１５０】
次に、図１８は、本発明に係るＣＭＯＳ基準電流回路の一実施例の構成を示す図である。単位トランジスタＭ２を基準として、トランスコンダクタンス・パラメータ比がＫ6であるＭＯＳトランジスタＭ８を追加して、全回路電流が、この１個のＭＯＳトランジスタに流れるようにしている。ただし、ＭＯＳトランジスタＭ８は、飽和領域で動作しているものとする。同様に、
2006133869.tif 000039
(63)
が成り立ち、
ID6＝K5ID1＝K3β(VGS7―VS1―VTH)2                     (64)
ID7＝(K5＋1)ID1＝2nK4β{(VGS7―VTH)VS1−nVS12/2 }     (65)
ID8＝(K5＋1/K2＋1)ID1＝K6β(VS1＋VS2−VTH) 2          (66)
と表わされる。
【０１５１】
(65)式に(66)式を代入し、これを解くと、同様に、
2006133869.tif 000040
(67)
と求められる。
【０１５２】
(67)式に(63)式を代入すると、同様に、
2006133869.tif 000041
(68)
と求められる。
【０１５３】
一方、(66)式が成立するように、すなわち、ＭＯＳトランジスタＭ８が飽和領域で動作するように、トランスコンダクタンス・パラメータ比Ｋ6を設定すれば良い。
【０１５４】
ここで、トランスコンダクタンス・パラメータβの温度特性は、
2006133869.tif 000042
より、
2006133869.tif 000043
(69)
と表わされる。ｍは１．５から２の間の値(1.5<m<2)を取る。
【０１５５】
したがって、
2006133869.tif 000044
(70)
と求められる。
【０１５６】
上記(67)式、(68)式、(70)式では、記号±を用いて式の解法が辿れるようにしたが、図１８においては、Ｋ４が大きくなると電流ＩＤ１が増えることが読めるから記号±は＋に置き換えるのが妥当である。
【０１５７】
したがって、電流ＩＤ１は正の温度特性を持つ。すなわち、ＰＴＡＴ(proportional to absolute temperature)特性を有するＣＭＯＳ基準電流回路が得られる。基準電流はＭＯＳトランジスタＭ４とカレントミラー回路を構成して出力すれば良い。このように、抵抗素子を用いないでＭＯＳトランジスタのみで基準電流回路を構成しているので素子バラツキはＭＯＳトランジスタのみで抵抗素子の素子バラツキを考慮する必要がなく、その分だけバラツキ偏差を小さくできる。
【０１５８】
更に、図１９は、本発明に係るＣＭＯＳ基準電流回路／基準電圧回路の一実施例の構成を示す図である。単位トランジスタＭ２を基準として、トランスコンダクタンス・パラメータ比がＫ6であるＭＯＳトランジスタＭ８を追加して、全回路電流がこの１個のＭＯＳトランジスタに流れるようにしている。ただし、ＭＯＳトランジスタＭ８は線形領域で動作しているものとする。前記実施例と同様に、
2006133869.tif 000045
(71)
が成り立ち、
ID6＝K5ID1＝K3β(VGS8―VS1―VS2―VTH)2                     (72)
ID7＝(K5＋1)ID1＝2nK4β{(VGS8―VS2―VTH)VS1−nVS12/2 }     (73)
ID8＝(K5＋1/K2＋1)ID1＝2nK6β{(VGS8−VTH)VS2−nVS22/2 }    (74)
と表わされる。
【０１５９】
(73)式に(72)式を代入し、これを解くと、
2006133869.tif 000046
(75)
と求められる。
【０１６０】
(75)式に(71)式を代入すると、
2006133869.tif 000047
(76)
と求められる。
【０１６１】
一方、(74)式が成立するようにＭＯＳトランジスタＭ８のトランスコンダクタンス・パラメータ比Ｋ6を設定すれば、トランスコンダクタンス・パラメータβの温度特性は、
2006133869.tif 000048
より、
2006133869.tif 000049
(77)
と表わされる。ｍは１．５から２の間の値(1.5<m<2)を取る。
【０１６２】
したがって、
2006133869.tif 000050
(78)
と求められる。
【０１６３】
ただし、上記(75)式、(76)式、(78)式には、記号±を用いて式の解法が辿れるようにしたが、図１９においては、Ｋ４が大きくなると、電流ＩＤ１が増えることが読めるから記号±は＋に置き換えるのが妥当である。したがって、電流ＩＤ１は正の温度特性を持つ。すなわち、ＰＴＡＴ(proportional to absolute temperature)特性を有するＣＭＯＳ基準電流回路が得られる。基準電流はＭＯＳトランジスタＭ４とカレントミラー回路を構成して出力すれば良い。
【０１６４】
このように、抵抗素子を用いないでＭＯＳトランジスタのみで基準電流回路を構成しているので素子バラツキはＭＯＳトランジスタのみで抵抗素子の素子バラツキを考慮する必要がなく、その分だけバラツキ偏差を小さくできる。
【０１６５】
次に、ＶＳ２を求めてみる。(72)式に(71)式と(76)式を代入し、
2006133869.tif 000051
(79)
と求められる。
【０１６６】
(79)式を(74)式に代入してＶＳ２について解くと、
2006133869.tif 000052
(80)
と求められ、ＶＳ２は正の温度特性を持つ。すなわち、ＶＳ１とＶＳ２はいずれも正の温度特性を持つことが分かる。
【０１６７】
さらに、基準電圧ＶＲＥＦを求めてみる。(5)式を(4)式に代入し
2006133869.tif 000053
(81)
と近似すると、
2006133869.tif 000054
(82)
と表わされる。
【０１６８】
すなわち、基準電圧ＶＲＥＦは、ＶＴが比例定数（＞０）倍された電圧と、スレッショルド電圧ＶＴＨの和で表わされる。すなわち、γを(82)式の[]内の値として、
VREF＝γVT＋VTH                                        (83)
と表わせる。
【０１６９】
熱電圧ＶＴは常温でおよそ２６ｍＶであり、３，３３３ｐｐｍ／℃の温度特性を持つ。
ここで、スレッショルド電圧ＶＴＨの温度特性は、
VTH＝VTH0−α(T−T0)                                    (84)
と表わされる。
【０１７０】
αは、低スレッショルド電圧のＣＭＯＳプロセスでは、およそ２．３ｍＶ／℃である。また、常温でのスレッショルド電圧ＶＴＨを０．６Ｖとすれば、γ＝２６．５３８５の値に設定することで、基準電圧ＶＲＥＦの温度特性を相殺できる。
【０１７１】
このγの値は、図１９に示したＭＯＳトランジスタＭ１−Ｍ８の単位トランジスタＭ２、Ｍ４に対するトランスコンダクタンス・パラメータ比Ｋｊを設定することで、容易に実現できる値である。また、この時の基準電圧ＶＲＥＦの値は、１．２９Ｖとなる。
【０１７２】
以上説明したように、本発明の一実施例をなす図１９の回路は、正の温度特性（ＰＴＡＴ）を有する基準電流回路と、温度特性が相殺された基準電圧を出力できる基準電圧回路とを同時に実現できる。しかも、抵抗素子を用いずに、ＭＯＳトランジスタのみで基準電流／電圧回路を構成しているので、素子バラツキは、ＭＯＳトランジスタのみとなり、抵抗素子の素子バラツキを考慮する必要がなく、その分だけ、バラツキ偏差を小さくでき得る。
【０１７３】
本実施例の作用効果について説明する。
【０１７４】
第１の効果は、温度特性を小さくできることである。その理由は、本実施例によれば、温度特性が同一となるＭＯＳトランジスタのみで回路を実現し、互いに温度特性が相殺されているからである。
【０１７５】
第２の効果は、確実に線形領域でＭＯＳトランジスタを動作させることができ、これを抵抗素子の代わりに用いて非線形カレントミラー回路を構成できるということである。その理由は、本実施例によれば、ゲート電圧を共通にした２つのＭＯＳトランジスタをカスコード接続して線形領域で動作させているからである。
【０１７６】
第３の効果はバラツキを小さくさせることができるということである。その理由は、本実施例によれば、ＭＯＳトランジスタを抵抗素子の代わりに用いており、抵抗素子を使用していないからである。
【０１７７】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１７８】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の他の実施例の構成を示す図である。
【図３】本発明のさらに他の実施例の構成を示す図である。
【図４】本発明の他の実施例の構成を示す図である。
【図５】本発明の他の実施例の構成を示す図である。
【図６】本発明の一実施例を示す回路である。
【図７】図１から図６に示した回路の特性の模式的に示す図である。
【図８】本発明のさらに他の実施例の構成を示す図である。
【図９】図８に示す回路の入出力特性を示す図である。
【図１０】図８に示す回路の出力電流の温度特性を示す図である。
【図１１】本発明に係る基準電流回路の一実施例を示す図である。
【図１２】図１１に示す回路の電源電圧を変化させた時の出力特性を示す図である。
【図１３】図１１に示す回路の出力電流の温度特性を示す図である。
【図１４】本発明に係る基準電圧回路の一実施例を示す図である。
【図１５】図１４の回路動作を説明するための回路を示す図である。
【図１６】図１５の回路特性を説明するための模式図である。
【図１７】本発明に係る基準電流回路の他の実施例を示す図である。
【図１８】本発明の基準電流回路の他の実施例を示す図である。
【図１９】本発明の基準電圧回路の他の実施例を示す図である。
【図２０】従来の逆ワイドラーカレントミラー回路の構成を示す図である。
【図２１】従来のワイドラーカレントミラー回路の構成を示す図である。
【図２２】従来の永田カレントミラー回路の構成を示す図である。
【図２３】従来の基準電流回路の構成を示す図である。
【符号の説明】
【０１７９】
Ｉbias  バイアス電流
IOUT  出力電流
IREF  入力電流
Ｍ１〜Ｍ８  ＭＯＳトランジスタ
Ｖbias  バイアス電圧
ＶREF  基準電圧
【図１】
2006133869.tif 000055
【図２】
2006133869.tif 000056
【図３】
2006133869.tif 000057
【図４】
2006133869.tif 000058
【図５】
2006133869.tif 000059
【図６】
2006133869.tif 000060
【図７】
2006133869.tif 000061
【図８】
2006133869.tif 000062
【図９】
2006133869.tif 000063
【図１０】
2006133869.tif 000064
【図１１】
2006133869.tif 000065
【図１２】
2006133869.tif 000066
【図１３】
2006133869.tif 000067
【図１４】
2006133869.tif 000068
【図１５】
2006133869.tif 000069
【図１６】
2006133869.tif 000070
【図１７】
2006133869.tif 000071
【図１８】
2006133869.tif 000072
【図１９】
2006133869.tif 000073
【図２０】
2006133869.tif 000074
【図２１】
2006133869.tif 000075
【図２２】
2006133869.tif 000076
【図２３】
2006133869.tif 000077