(57)【要約】      （修正有）【課題】駆動電圧を低めて駆動効率を高めることができるプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】アドレス期間では、スキャン電極にグラウンド電圧(ＧＮＤ)レベル以下であるスキャン基準波形（−Ｖｓｃ）が印加され、スキャン基準波形より電圧レベルが低くて負極性サステイン波形（−Ｖｓ）より高い電圧レベルの負極性スキャン波形（−Ｖｙ）が印加される。サステイン期間では、スキャン電極とサステイン電極に負極性サステイン波形（−Ｖｓ）が交互に印加され、消去期間には、負極性消去波形が印加される。【選択図】図６
2006011459.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極とサステイン電極を含む維持電極が複数個形成されたプラズマディスプレイパネルと、
前記複数の維持電極を駆動させるための駆動部と、
前記スキャン電極にはアドレス期間の間、グラウンド電圧(ＧＮＤ)レベル以下であるスキャン基準波形が印加されて、前記スキャン基準波形より電圧レベルが低くて負極性サステイン波形より高い電圧レベルの負極性スキャン波形が印加されて、
前記スキャン電極と前記サステイン電極とにはサステイン期間の間、 負極性サステイン波形 が交互に印加されるように前記駆動部を制御する駆動パルス制御部と、
を含むことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記サステイン電極には前記アドレス期間の間グラウンド電圧(ＧＮＤ)レベルの基準波形が印加されることを特徴とする、請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記アドレス期間のアドレス放電が終わった後、
前記サステイン電極にはグラウンド(ＧＮＤ)電圧レベルを維持して、前記スキャン電極には負極性波形が所定時間の間印加されることを特徴とする、 請求項２記載のプラズマディスプレイ装置。
【請求項４】
前記所定時間は少なくとも１ｕｓ以上であることを特徴とする、請求項３記載のプラズマディスプレイ装置。
【請求項５】
前記負極性波形の電圧レベルは負極性サステイン波形の電圧レベルと等しいことを特徴とする、請求項３記載のプラズマディスプレイ装置。
【請求項６】
スキャン電極とサステイン電極を含む維持電極が複数個形成されたプラズマディスプレイパネルと、
前記複数の維持電極を駆動させるための駆動部と、
前記スキャン電極にはセットアップ期間の間、正極性セットアップ波形が印加されて、前記サステイン電極には負極性波形が印加されて、
前記スキャン電極と前記サステイン電極にはサステイン期間の間、負極性サステイン波形が交互に印加されるように前記駆動部を制御する駆動パルス制御部と、
を含むことを特徴とするプラズマディスプレイ装置。
【請求項７】
前記正極性セットアップ波形はグラウンド(ＧＮＤ)電圧レベルで漸進的に上昇する上昇ランプ波形であることを特徴とする、請求項６記載のプラズマディスプレイ装置。
【請求項８】
前記正極性セットアップ波形と前記負極性波形の電圧の大きさは、負極性サステイン波形の電圧の大きさと等しいことを特徴とする、請求項６記載のプラズマディスプレイ装置。
【請求項９】
前記負極性サステイン波形の電圧レベルは- ２００Ｖ以上-１６０Ｖ以下であることを特徴とする、請求項１乃至６の何れかひとつ記載のプラズマディスプレイ装置。
【請求項１０】
前記スキャン電極にはセッダウン期間の間、スキャン波形と等しい電圧レベルを持つ負極性セッダウン波形が印加されることを特徴とする、 請求項１乃至６の何れかひとつ記載のプラズマディスプレイ装置。
【請求項１１】
前記サステイン期間の最後の負極性サステイン波形がスキャン電極またはサステイン電極の中で何れの一つの電極に印加された後、
前記電極の反対電極には負極性消去波形が印加されることを特徴とする、請求項１乃至６の何れかひとつ記載のプラズマディスプレイ装置。
【請求項１２】
前記負極性消去波形は、前記負極性サステイン波形の電圧(-Ｖs)レベルでグラウンド電圧(ＧＮＤ)レベルで漸進的に上昇する上昇ランプ波形であることを特徴とする、請求項１１記載のプラズマディスプレイ装置。
【請求項１３】
前記負極性消去波形が印加される時間は少なくとも２ｕｓ以上であることを特徴とする、 請求項１１記載のプラズマディスプレイ装置。
【請求項１４】
前記反対電極に負極性消去波形が印加される間、 
前記最後のサステイン波形が印加される電極には負極性波形が印加されることを特徴とする、請求項１１記載のプラズマディスプレイ装置。
【請求項１５】
サステイン期間の間、スキャン電極とサステイン電極には負極性サステイン波形が交互に印加されるプラズマディスプレイ装置の駆動方法において、
前記スキャン電極にはアドレス期間の間、グラウンド電圧(ＧＮＤ)レベル以下であるスキャン基準波形が印加されて、前記スキャン基準波形より電圧レベルが低く且つ前記負極性サステイン波形より高い電圧レベルの負極性スキャン波形が印加されることを特徴とする、プラズマディスプレイ装置の駆動方法。
【請求項１６】
前記サステイン電極には、前記アドレス期間の間グラウンド電圧(ＧＮＤ)レベルの基準波形が印加されることを特徴とする、請求項１５記載のプラズマディスプレイ装置の駆動方法。
【請求項１７】
前記アドレス期間のアドレス放電が終わった後、 
前記サステイン電極にはグラウンド(ＧＮＤ)電圧レベルを維持して、前記スキャン電極には負極性波形が所定時間の間印加されることを特徴とする、
請求項１６記載のプラズマディスプレイ装置の駆動方法。
【請求項１８】
前記所定時間は少なくとも１ｕｓ以上であることを特徴とする、 請求項１７記載のプラズマディスプレイ装置の駆動方法。
【請求項１９】
前記負極性波形の電圧レベルは、負極性サステイン波形の電圧レベルと等しいことを特徴とする、 請求項１７記載のプラズマディスプレイ装置の駆動方法。
【請求項２０】
サステイン期間の間、スキャン電極とサステイン電極には負極性サステイン波形が交互に印加されるプラズマディスプレイ装置の駆動方法において、
前記スキャン電極にはセットアップ期間の間、正極性セットアップ波形が印加されて、前記サステイン電極には負極性波形が印加されること
を特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２１】
前記正極性セットアップ波形はグラウンド(ＧＮＤ)電圧レベルから漸進的に上昇する上昇ランプ波形であることを特徴とする、 請求項２０記載のプラズマディスプレイ装置の駆動方法。
【請求項２２】
前記正極性セットアップ波形と前記負極性波形の電圧の大きさは負極性サステイン波形の電圧大きさと等しいことを特徴とする、 請求項２０記載のプラズマディスプレイ装置の駆動方法。
【請求項２３】
前記負極性サステイン波形の電圧レベルは- ２００Ｖ以上-１６０Ｖ以下であることを特徴とする、請求項１５または２０の中何れひとつに記載のプラズマディスプレイ装置の駆動方法。
【請求項２４】
前記スキャン電極にはセッダウン期間の間、スキャン波形と等しい電圧レベルを持つ負極性セッダウン波形が印加されることを特徴とする、請求項１５または２０の中何れひとつに記載のプラズマディスプレイ装置の駆動方法。
【請求項２５】
前記サステイン期間の最後の負極性サステイン波形がスキャン電極またはサステイン電極の中いずれの一つの電極に印加された後、
前記電極の反対電極には負極性消去波形が印加されることを特徴とする、 請求項１５または２０の中何れひとつに記載のプラズマディスプレイ装置の駆動方法。 
【請求項２６】
前記負極性消去波形は前記負極性サステイン波形の電圧(-Ｖs)レベルでグラウンド電圧(ＧＮＤ)レベルで漸進的に上昇する上昇ランプ波形であることを特徴とする、 請求項２５記載のプラズマディスプレイ装置の駆動方法。
【請求項２７】
前記負極性消去波形が印加される時間は少なくとも２ｕｓ以上であることを特徴とする、請求項２５記載のプラズマディスプレイ装置の駆動方法。
【請求項２８】
前記反対電極に負極性消去波形が印加される間、 
前記最後のサステイン波形が印加される電極には負極性波形が印加されることを特徴とする、請求項２５記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイ装置に関し、より詳しくは、駆動の時負極性サステイン波形を印加するプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的にプラズマディスプレイ装置(Ｐｌａｓｍａ  ＤｉｓｐｌａＹ  Ａｐｐａｒａｔｕｓ)は、前面基板と後面基板の間に形成された隔壁が一つの単位セルを成すプラズマディスプレイパネルを含む。各セル内にはネオン(Ｎｅ)、ヘリウム(Ｈｅ)またはネオン及びヘリウムの混合気体(Ｎｅ＋Ｈｅ)のような主放電気体と少量のキセノンを含む不活性ガスが充填されてある。高周波電圧によって放電になる時、不活性ガスは真空紫外線(Ｖａcuum Ultrａｖiolet rａＹs)を発生して隔壁の間に形成された蛍光体を発光させて画像が具現される。このようなプラズマディスプレイ装置は薄く軽い構成が可能なので次世代表示装置として脚光を浴びている。
【０００３】
図１は一般的なプラズマディスプレイパネルの構造を示す図である。
【０００４】
図１に示したのように、プラズマディスプレイパネルは、画像がディスプレイする表示面である前面ガラス１０１にスキャン電極１０２とサステイン電極１０３が対を成して形成された復数の維持電極対が配列された前面基板１００、及び、背面を成す後面ガラス１１１上に上述した復数の維持電極対と交差されるように復数のアドレス電極１１３が配列された後面基板１１０が一定距離を間に置いて平行に結合される。
【０００５】
前面基板１００は、一つの放電セルで相互放電させてセルの発光を維持するためのスキャン電極１０２及びサステイン電極１０３、すなわち透明なＩＴＯ(Ｉｎｄｉｕｍ  Ｔｈｉｎ  ＯＸｉｄｅ)物質に形成された透明電極(ａ)と、金属材質に製作されたバス電極(ｂ)で具備されたスキャン電極及びサステイン電極１０３の放電電流を制限して電極対の間を分離する一つ以上の誘電体層１０４によって覆われる。誘電体層１０４前面には放電条件を容易くするために酸化マグネシウム(Ｍｇｏ)を蒸着した保護層１０５が形成される。
【０００６】
後面基板１１０は、複数個の放電空間、すなわち、放電セルを形成させるためのストライプタイプ(またはウェルタイプ)の隔壁１１２が平行を維持して配列される。また、アドレス放電を遂行する複数のアドレス電極１１３が隔壁１１２に対して平行に配置される。後面基板１１０の上側面には、アドレス放電の時画像表示のための可視光線を放出するR、G、Ｂ蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４との間には、アドレス電極１１３を保護するための下部誘電体層１１５が形成される。
【０００７】
図２は従来のプラズマディスプレイ装置の画像を具現する方法を示す図である。
【０００８】
図２に図示するように、プラズマディスプレイ装置は一つのフレーム期間を放電回数が互いに違う複数個のサブフィールドで分けて、入力される映像信号の階調値にあたるサブフィールド期間にプラズマディスプレイパネルを発光させてくれることで画像が具現される。
【０００９】
各サブフィールドは、放電を均一に起こすためのリセット期間、放電セルを選択するためのアドレス期間、及び、放電回数によって階調を具現するサステイン期間で分けられる。例えば、 ２５６階調で画像を表示しようとする場合に１/６０秒にあたるフレーム期間(１６．６７ｍｓ)は８個のサブフィールドで分けられるようになる。
【００１０】
同時に、 ８個のサブフィールドそれぞれはリセット期間、アドレス期間及びサステイン期間でさらに分けられる。ここで、サステイン期間は、各サブフィールドで２n(n=０、１、２、３、４、５、６、７)の割合で増加される。このように各サブフィールドでサステイン期間が変わるようになるので画像の階調(GrａＹ leｖel)を具現することができるようになる。このようなプラズマディスプレイ装置の駆動原理に対してよく見れば次図３ａ及び図３ｂのようである。
【００１１】
図３ａは従来プラズマディスプレイ装置の駆動波形を示す図である。
【００１２】
図３ａに図示するように、プラズマディスプレイ装置は、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間、及び、放電したセル内の壁電荷を消去するための消去期間で分けられて駆動される。
【００１３】
リセット期間において、セットアップ期間にはすべてのスキャン電極に上昇ランプ(Ｒａｍｐ−ｕｐ)波形が同時に印加される。この上昇ランプ波形によって全画面の放電セル内には弱い暗放電(Ｄａｒｋ  Ｄｉｓｃｈａｒｇｅ)が起きる。このセットアップ放電によってアドレス電極とサステイン電極上には正極性壁電荷が積もるようになって、スキャン電極上には負極性の壁電荷が積もるようになる。
【００１４】
セットダウン期間には上昇ランプ波形が供給された後、上昇ランプ波形のピーク電圧より低い正極性電圧で落ち始めてグラウンド(ＧＮＤ)レベル電圧以下の特定電圧レベルまで落ちる下降ランプ(Ｒａｍｐ−ｄｏｗｎ)波形がセル内に微弱な消去放電を起こすことでスキャン電極に過度に形成された壁電荷を充分に消去させるようになる。
【００１５】
アドレス期間には負極性スキャンパルスがスキャン電極に順に印加されることと同時にスキャンパルスに同期されてアドレス電極に正極性のアドレスパルスが印加される。このスキャンパルスとアドレスパルスの電圧差とリセット期間に生成された壁電圧が加わりながらアドレスパルスが印加される放電セル内にはアドレス放電が発生される。アドレス放電によって選択されたセル内にはサステイン電圧(Ｖs)が印加される時放電が起きることができるようにする程度の壁電荷が形成される。サステイン電極には正極性バイアス電圧(Ｖｚｂ)が供給される。
【００１６】
サステイン期間にはスキャン電極とサステイン電極に交対的にサステインパルス(Ｓｕｓ)が印加される。アドレス放電によって選択されたセルはセル内の壁電圧とサステインパルスが加わりながら毎サステインパルスが印加される時毎にスキャン電極とサステイン電極の間にサステイン放電すなわち、表示放電が起きるようになる。
【００１７】
サステイン放電が完了した後、消去期間ではパルス幅と電圧レベルが小さな消去ランプ(Ｒａｍｐ−ｅｒｓ)波形の電圧がサステイン電極に供給されて全画面のセル内に残る壁電荷を消去させるようになる。
【００１８】
このような駆動パルスによって放電セル内に分布するようになる壁電荷を図３ｂを参照してよく見れば次のようである。
【００１９】
図３ｂは従来の駆動波形による放電セル内に分布する壁電荷を説明するための図である。
【００２０】
図３ｂをよく見れば、リセット期間のセットアップ期間には、正極性の上昇ランプのパルスがスキャン電極(Ｙ)に供給されて、サステイン電極(Ｚ)及びアドレス電極(Ｘ)には上述したスキャン電極(Ｙ)に供給されるパルスより相対的に低い電位のパルスが供給されて図３ｂの(ａ)のようにスキャン電極(Ｙ)上には負極性電荷が蓄積し、サステイン電極(Ｚ)及びアドレス電極(Ｘ)上には正極性の電荷が位置する。
【００２１】
以後にセッダウン期間では、下降ランプのパルスがスキャン電極(Ｙ)に供給されて、サステイン電極(Ｚ)及びアドレス電極(Ｘ)には所定のバイアス電圧、望ましくはグラウンドレベル(ＧＮＤ)の電圧が供給及び維持されて図３ｂの(ｂ)のようにセットアップ期間で放電セル内に過度に積もった壁電荷を一定部分消去させる。このような消去過程を通じてそれぞれの放電セル内での壁電荷の分布が均等するようになるのである。 
【００２２】
以後にアドレス期間では、スキャン電極(Ｙ)に供給されるスキャンパルスとアドレス電極(Ｘ)に供給されるアドレスパルスによってアドレス放電が(c)のように発生する。
【００２３】
以後にサステイン期間では、スキャン電極(Ｙ)とサステイン電極(Ｚ)の間に交番するサステインパルスが印加されてサステイン放電が(ｄ)のように発生する。
【００２４】
このように、従来にはプラズマディスプレイ装置を駆動するにあたって、放電開始して、維持するために高電圧(Ｖs)のサステインパルスを使っている。高電圧の下では、駆動の時、駆動間違い（駆動エラー）と誤放電の発生する可能性が高い。よって、従来には、高電圧用スイチング素子を要して、このような高電圧用スイチング素子はプラズマディスプレイ装置の価格上昇の主要要因で作用している。
【００２５】
これによって、プラズマディスプレイ装置の駆動電圧を低めて、低電力下での正常な駆動のための多様な方法が次図４のように図示されている。
【００２６】
図４は従来のプラズマディスプレイ装置の負極性サステイン波形を示す図である。
【００２７】
図４に図示するように、従来のプラズマディスプレイ装置は低電力を利用した駆動方法で負極性サステイン駆動方法を使っている。
負極性サステイン駆動方法は前面基板のスキャン電極またはサステイン電極には負極性サステイン電圧(Ｖs)が印加されて、後面基板のアドレス電極にはグラウンド電圧(ＧＮＤ)が印加される波形を持つ。この時、スキャン電極とサステイン電極の面放電に先立って、スキャン電極またはサステイン電極とアドレス電極の間に対向放電を起こす。対向放電によって発生した電荷は面放電につながるシード(ｓｅｅｄ)になる。
【００２８】
すなわち、対向放電を通じて、正(＋)の電荷が前面基板方向に移動して酸化マグネシウム(Ｍｇｏ)保護層と衝突して、これに従って２次電子が放出される。 ２次電子は面放電のシード(ｓｅｅｄ)役目を遂行してより円滑な面放電を起こす。よって、従来の負極性サステイン駆動方法は対向放電によるプライミング(ｐｒｉｍｉｎｇ)效果で、従来の正極性サステイン駆動方法より低い電圧でサステイン駆動をするようになる。
【００２９】
しかし、従来の負極性サステイン駆動方法ではこのような負極性の低電圧をサステイン期間に限定して使っている。すなわち、リセット期間、アドレス期間及び消去期間のような残り期間は正極性サステイン駆動方法と等しい正極性の高電圧を使う。これによって、従来の負極性サステイン駆動方法は相変らず高電圧用スイチング素子が使われているし、高電圧を使うによって無效電力が増加する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
本発明の目的は、駆動電圧を低めて、駆動效率を高めることができるプラズマディスプレイ装置及びその駆動方法を提供することである。
【００３１】
本発明の他の目的は、より安定した駆動ができるプラズマディスプレイ装置及びその駆動方法を提供することである。
【００３２】
本発明のまた他の目的は、使われる高電圧スイチング素子の個数を減らすことで、生産単価を節減することができるプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【００３３】
本発明の第１実施例によるプラズマディスプレイ装置は、スキャン電極とサステイン電極を含む維持電極が複数個形成されたプラズマディスプレイパネル；前記複数の維持電極を駆動させるための駆動部；及び前記スキャン電極にはアドレス期間の間、グラウンド電圧(ＧＮＤ)レベル以下であるスキャン基準波形が印加されて、前記スキャン基準波形より電圧レベルが低くて負極性サステイン波形より高い電圧レベルの負極性スキャン波形が印加されて、前記スキャン電極と前記サステイン電極にはサステイン期間の間、負極性サステイン波形が交互に印加されるように前記駆動部を制御する駆動パルス制御部を含むことを特徴とする。 
【００３４】
本発明の第１実施例によるサステイン期間の間、スキャン電極とサステイン電極には負極性サステイン波形が交互に印加されるプラズマディスプレイ装置の駆動方法において、前記スキャン電極にはアドレス期間の間、グラウンド電圧(ＧＮＤ)レベル以下であるスキャン基準波形が印加されて、前記スキャン基準波形より電圧レベルが低くて前記負極性サステイン波形より高い電圧レベルの負極性スキャン波形が印加されることを特徴とする。
【００３５】
本発明の第２実施例によるプラズマディスプレイ装置はスキャン電極とサステイン電極を含む維持電極が複数個形成されたプラズマディスプレイパネル；前記複数の維持電極を駆動させるための駆動部；及び前記スキャン電極にはセットアップ期間の間、正極性セットアップ波形が印加されて、前記サステイン電極には負極性波形が印加されて、前記スキャン電極と前記サステイン電極にはサステイン期間の間、負極性サステイン波形が交互に印加されるように前記駆動部を制御する駆動パルス制御部を含むことを特徴とする。
【００３６】
本発明の第２実施例によるサステイン期間の間、スキャン電極とサステイン電極には負極性サステイン波形が交互に印加されるプラズマディスプレイ装置の駆動方法において、前記スキャン電極にはセットアップ期間の間、正極性セットアップ波形が印加されて、前記サステイン電極には負極性波形が印加されることを特徴とする。
【００３７】
本発明のサステイン電極には前記アドレス期間の間グラウンド電圧(ＧＮＤ)レベルの基準波形が印加されることを特徴とする。
【００３８】
本発明はアドレス期間のアドレス放電が終わった後、前記サステイン電極にはグラウンド(ＧＮＤ)電圧レベルを維持して、前記スキャン電極には負極性波形が所定時間の間印加されることを特徴とする。
【００３９】
本発明の所定時間は少なくとも１ｕｓ以上であることを特徴とする。
【００４０】
本発明の負極性波形の電圧レベルは負極性サステイン波形の電圧レベルと等しいことを特徴とする。
【００４１】
本発明の正極性セットアップ波形はグラウンド(ＧＮＤ)電圧レベルで漸進的に上昇するランプ業波形であることを特徴とする。
【００４２】
本発明の正極性セットアップ波形と前記負極性波形の電圧の大きさは負極性サステイン波形の電圧大きさと等しいことを特徴とする。
【００４３】
本発明の負極性サステイン波形の電圧レベルは-１６０Ｖ ~ - ２００Ｖ人のを特徴とする。
【００４４】
本発明のスキャン電極にはセッダウン期間の間、スキャン波形と等しい電圧レベルを持つ負極性セッダウン波形が印加されることを特徴とする。
【００４５】
本発明はサステイン期間の最後の負極性サステイン波形がスキャン電極またはサステイン電極の中何れ一つの電極に印加された後、前記電極の反対電極には負極性消去波形が印加されることを特徴とする。
【００４６】
本発明の負極性消去波形は前記負極性サステイン波形の電圧(-Ｖs)レベルでグラウンド電圧(ＧＮＤ)レベルで漸進的に上昇する上昇ランプ波形であることを特徴とする。
【００４７】
本発明の負極性消去波形が印加される時間は少なくとも２ｕｓ以上であることを特徴とする。
【００４８】
本発明は反対電極に負極性消去波形が印加されるうちに、前記最後のサステイン波形が印加される電極には負極性波形が印加されることを特徴とする。
【００４９】
本発明の負極性波形の電圧レベルは負極性サステイン波形の電圧レベルと等しいことを特徴とする。
【発明の効果】
【００５０】
本発明はプラズマディスプレイ装置及びその駆動方法を改善することで、駆動電圧を低めて、駆動效率を高めることができる效果がある。
【００５１】
また、本発明はプラズマディスプレイ装置及びその駆動方法を改善することで、より安定するようにプラズマディスプレイ装置を駆動することができる。
【００５２】
また、本発明は使われる部品のスペックを低めて、生産単価を節減することができる效果がある。
【発明を実施するための最良の形態】
【００５３】
以下では本発明による具体的な実施例を添付された図面に基づいて説明する。
【００５４】
<第１実施例>
【００５５】
図５は、本発明の第１実施例によるプラズマディスプレイ装置の構造を説明するための図である。
【００５６】
図５に示すように、本発明の第１実施例によるプラズマディスプレイ装置は、プラズマディスプレイパネル５００、データ駆動部５１０、スキャン駆動部５２０、サステイン駆動部５３０、駆動パルス制御部５４０及び駆動電圧発生部５５０を具備する。
【００５７】
プラズマディスプレイパネル５００には、スキャン電極(Ｙ１乃至Ｙｎ)及びサステイン電極(Ｚ)と、前記スキャン電極(Ｙ１乃至Ｙｎ)及びサステイン電極(Ｚ)と交差する複数のアドレス電極(Ｘ１地Ｘｍ)とが形成される。
【００５８】
データ駆動部５１０は、プラズマディスプレイパネル５００に形成されたアドレス電極(Ｘ１乃至Ｘｍ)にデータを印加する。ここで、データは外部で入力される映像信号を処理する映像信号処理部(図示せず)で処理された映像信号データである。データ駆動部５１０は、駆動パルス制御部５４０からのデータタイミング制御信号(ＣＴＲＸ)に応答してデータをサンプリングしてラッチした後、アドレス電圧(Ｖａ)を持つアドレスパルスをそれぞれのアドレス電極(Ｘ１乃至Ｘｍ)に供給する。
【００５９】
スキャン駆動部５２０は、プラズマディスプレイパネル５００に形成されたスキャン電極(Ｙ１乃至Ｙｎ)を駆動する。先ず、スキャン駆動部５２０は、リセット期間の間、駆動パルス制御部５４０の制御下にランプ波形を成してセットアップ電圧(Ｖｓｅｔｕｐ：セットアップパルスのピーク電圧)レベルまで上昇するセットアップパルスと、セッダウン電圧(−Ｖｙ：セットダウンパルスのピーク電圧)まで下降するセッダウンパルスをスキャン電極(Ｙ１乃至Ｙｎ)に供給する。
以後、アドレス期間の間、スキャン基準電圧(−Ｖｓｃ)を基準としてスキャン電圧(−Ｖｙ)で印加されるスキャンパルスをスキャン電極(Ｙ１乃至Ｙｎ)それぞれに順に供給する。即ち、スキャンパルスは、スキャン基準電圧(−Ｖｓｃ)を基準としてスキャン電圧(−Ｖｙ：スキャンパルスのピーク電圧)まで下降するパルスである。
ここで、セッダウン波形とスキャン波形は、駆動電圧発生部５５０で供給される同一電圧、−Ｖｙが使われる。−Ｖｙは、グランドＧＮＤを基準として負の電圧であり、且つ、負のサステイン電圧（−Ｖｓ）よりも高い電圧である。
【００６０】
ここで、本発明の第１実施例によるスキャン基準波形は、グラウンド電圧(ＧＮＤ)レベル以下で、スキャン波形はスキャン基準波形より電圧レベルが低く且つ負極性サステイン波形の電圧(-Ｖs)レベルより高い電圧レベルを成す。ここに関するより詳細な説明は以後図６の駆動波形を通じて記述する事にする。
以後、スキャン駆動部５２０は、サステイン期間の間、サステイン放電をするためにグラウンド(ＧＮＤ)レベルを基準として負極性サステイン電圧(-Ｖs：サステインパルスのピーク電圧)で印加される少なくとも一つ以上の負極性サステインパルスをスキャン電極(Ｙ１乃至Ｙｎ)に供給する。
【００６１】
サステイン駆動部５３０は、プラズマディスプレイパネル５００に共通電極を成して形成されたサステイン電極(Ｚ)を駆動する。サステイン駆動部５３０は、駆動パルス制御部５４０の制御下に、スキャン電極(Ｙ１乃至Ｙｎ)にセットアップ期間の間、負極性サステイン電圧(Ｖs)レベルと等しい負極性パルスをサステイン電極(Ｚ)に供給する。アドレス期間の間、グラウンド(ＧＮＤ)電圧レベルの基準パルスをサステイン電極(Ｚ)に供給して、サステイン期間の間、グラウンド(ＧＮＤ)電圧レベルで負極性サステイン電圧(-Ｖs)に印加されるサステイン放電をするための少なくとも一つ以上の負極性サステインパルスをサステイン電極(Ｚ)に供給するようになる。
【００６２】
駆動パルス制御部５４０は、プラズマディスプレイパネル５００駆動の時、データ駆動部５１０、スキャン駆動部５２０及びサステイン駆動部５３０を制御する。すなわち、駆動パルス制御部５４０は、上述したようなリセット期間、アドレス期間、サステイン期間にデータ駆動部５１０、スキャン駆動部５２０及びサステイン駆動部５３０の動作タイミングと同期化を制御するためのタイミング制御信号(ＣＴＲＸ、 ＣＴＲＹ、 ＣＴＲＺ)を生成して、それぞれの駆動部(５１０、 ５２０、 ５３０)でそれぞれのタイミング制御信号(ＣＴＲＸ、 ＣＴＲＹ、ＣＴＲＺ)を送る。
【００６３】
この時、データ制御信号(ＣＴＲＸ)にはデータをサンプリングするためのサンプリングクロック、ラッチ制御信号、データ駆動部５１０内のエネルギー回収回路及び駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。スキャン制御信号(ＣＴＲＹ)にはスキャン駆動部５２０内のエネルギー回収回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれて、サステイン制御信号(ＣＴＲＺ)にはサステイン駆動部５３０内のエネルギー回収回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。
【００６４】
駆動電圧発生部５５０は、駆動パルス制御部５４０とそれぞれの駆動部(５１０、 ５２０、 ５３０)に必要な駆動電圧を発生させて、供給する。すなわち、駆動電圧発生部５５０は、セットアップ電圧(Ｖｓｅｔｕｐ)、スキャン基準電圧(−Ｖｓｃ)、スキャン電圧(−Ｖｙ)及びサステイン電圧(-Ｖs)、アドレス電圧(Ｖａ)を発生する。このような駆動電圧は放電ガスの組成や放電セル構造によって調節することができる。 
【００６５】
このように、本発明の第１実施例によるプラズマディスプレイ装置は、駆動パルス制御部５４０の制御の下に、駆動電圧発生部５５０で発生される低電圧の駆動電圧を駆動部(５１０、５２０、５３０)を通じてプラズマディスプレイパネル５００に印加する。特に、本発明の第１実施例ではアドレス期間の間、低電圧でプラズマディスプレイ装置を駆動する。ここで、本発明の第１実施例によるプラズマディスプレイ装置によって具現される駆動パルスに対してよく見れば次図６のようである。
【００６６】
図６は本発明の第１実施例によるプラズマディスプレイ装置の駆動波形を示す図である。
【００６７】
図６に示すように、本発明の第１実施例によるプラズマディスプレイ装置は、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間及び放電したセル内の壁電荷を消去するための消去期間で分けられて駆動される。
【００６８】
リセット期間において、セットアップ期間にはすべてのスキャン電極に上昇ランプ(Ｒａｍｐ−ｕｐ)波形が同時に印加される。この上昇ランプ波形によって全画面の放電セル内には弱い暗放電(Ｄａｒｋ  Ｄｉｓｃｈａｒｇｅ)が起きる。このセットアップ放電によってアドレス電極とサステイン電極上には正極性壁電荷が積もるようになって、スキャン電極上には負極性の壁電荷が積もるようになる。
【００６９】
セッダウン期間には、グラウンド(ＧＮＤ)電圧レベルで漸進的に降りる下降ランプ(Ｒａｍｐ−ｄｏｗｎ)波形のセッダウンパルスが印加される事によって消去放電を起こすことで、セル内に形成された壁電荷を充分に消去させるようになる。セッダウン放電によってアドレス放電が安定するように起きることができるほどの壁電荷がセル内に均一に残留される。
【００７０】
この時、本発明の第１実施例によるセッダウンパルスの電圧レベルが負極性サステインパルスと等しい電圧(-Ｖs)レベル以下で降りる場合過度な壁電荷消去が発生することを考慮して、負極性サステイン電圧(-Ｖs)より高い電圧レベルを持つようにする。よって、本発明の第１実施例ではスキャン波形と等しい電圧(−Ｖｙ)レベルを持つ負極性セッダウン波形がスキャン電極に印加される。スキャン波形と等しい電圧を使うことで、ハードウェア構成においてその製造費用を節減することができる。ここで、０＞−Ｖｙ＞−Ｖｓである。
【００７１】
アドレス期間には負極性スキャンパルスがスキャン電極に順に印加されることと同時に、スキャンパルスに同期されてアドレス電極に正極性のアドレスパルスが印加される。スキャンパルスとアドレスパルスの電圧差と、リセット期間に生成された壁電圧が加わりながらアドレスパルスが印加される放電セル内にはアドレス放電が発生される。本実施形態に於いて、アドレス期間にはスキャン基準電圧(−Ｖｓｃ)を基準としてスキャン電圧(−Ｖｙ)で印加されるスキャンパルスをスキャン電極(Ｙ１乃至Ｙｎ)それぞれに順に供給する。スキャン基準電圧（−Ｖｓｃ）はグランドＧＮＤよりも低い電圧であり、スキャン電圧（−Ｖｙ）はスキャン基準電圧（−Ｖｓｃ）よりもさらに低い電圧であり且つ負のサステイン電圧（−Ｖｓ）よりも高い電圧である。
アドレス放電によって選択されたセル内には負極性サステイン電圧(-Ｖs)が印加される時放電が起きることができるようにする位の壁電荷が形成される。 
【００７２】
ここで、本発明の第１実施例ではサステイン期間だけでなくアドレス期間のスキャン電極に印加されるスキャン波形をネガティブ領域の電圧を使うのでより效率的に消費全力を減少させる。この時、スキャン波形をネガティブ領域で使うに当たり、スキャン電圧が負極性サステイン電圧(-Ｖs)まで降りれば、アドレス電極にアドレス電圧(Ｖａ)を印加しなくても、スキャン電極とサステイン電極の間の面放電による誤放電が発生する問題点を考慮しなければならない。 
【００７３】
したがって、本発明の第１実施例によるスキャン電極には、グラウンド電圧(ＧＮＤ)レベル以下であるスキャン基準波形が印加されて、スキャン基準波形より電圧レベルが低くて負極性サステイン波形より高い電圧レベルの負極性スキャン波形が印加される。アドレス期間に低電圧駆動を通じてより安定的で、円滑したアドレス放電を遂行することができる。
【００７４】
また、本発明の第１実施例によるサステイン電極にはアドレス期間の間グラウンド電圧(ＧＮＤ)レベルの基準波形が印加される。これで、スキャン電極との電圧差を減らしてスキャン電極との誤放電が起きることを防止することができる。また、図３ａのように、従来に別途の正極性バイアス電圧(Ｖｚｂ)が供給されることと違い、グラウンド電圧(ＧＮＤ)レベルの基準波形が印加されることで、生産費用を削減できる。
【００７５】
サステイン期間には、スキャン電極とサステイン電極には負極性サステイン波形が交互に印加される。アドレス放電によって選択されたセルは、セル内の壁電圧と負極性サステインパルスが加わりながら、毎サステインパルスが印加される時毎にスキャン電極とサステイン電極の間にサステイン放電すなわち、表示放電が起きるようになる。この時、先立って言及したのように、負極性サステイン波形によるプライミング效果で低電圧駆動をするようになる。望ましくは負極性サステイン波形の電圧レベルは−２００Ｖ以上−１６０Ｖ以下の範囲で使うようにする。
【００７６】
消去期間には、従来の正極性消去波形と違い負極性消去波形が印加される。この時、放電セル内のサステイン期間の最後の壁電荷状態、すなわち最後の負極性サステイン波形がスキャン電極またはサステイン電極の中でどの電極に印加されたかによって、前記電極の反対電極に負極性消去波形が印加されるようにする。 
【００７７】
この時、本発明の第１実施例では負極性サステイン波形の電圧(-Ｖs)レベルからグラウンド電圧(ＧＮＤ)レベルに漸進的に上昇する上昇ランプ波形を成すようにする。消去波形が印加されるうちに、最後のサステイン波形が印加される電極には負極性波形が印加される。これで、上昇ランプ波形と負極性波形の電圧差によって全画面のセル内には暗放電を起こして、残る壁電荷を消去させるようになる。
【００７８】
また、全画面の壁電荷を充分に消去させるため、負極性消去波形が印加される時間は少なくとも２ｕｓ以上にすることが望ましい。
【００７９】
図７は本発明の第１実施例の変形例に係る駆動波形を説明するための波形図である。
【００８０】
図７に示すように、本発明の第１実施例による変形された駆動波形はすべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間、及び、放電したセル内の壁電荷を消去するための消去期間で分けられて駆動される。
【００８１】
本発明の第１実施例による変形された駆動波形のリセット期間、アドレス期間、サステイン期間及び消去期間は先に進んで図６を通じて説明した本発明の第１実施例による駆動波形と等しい特徴を持つので略する事にする。
【００８２】
ここで、本発明の第１実施例による変形された駆動波形は、負極性電圧レベルを利用するアドレス期間のアドレス放電が終わった後、サステイン電極にはグラウンド(ＧＮＤ)電圧レベルを維持して、スキャン電極には負極性波形が所定時間の間印加される。アドレス放電が終わった後、スキャン電極には正(＋)の壁電荷が形成されるので、サステインパルスを印加する前に前記負極性波形を印加することで、スキャン電極の正(＋)の壁電荷を補強することができる效果がある。これによって、より安定したサステイン放電を遂行することができる。 
【００８３】
この時、負極性波形の電圧レベルは負極性サステイン波形の電圧(-Ｖs)レベルと等しくて、十分な壁電荷補強のために所定時間は少なくとも１ｕｓ以上であることが望ましい。
【００８４】
<第２実施例>
【００８５】
図８は本発明の第２実施例によるプラズマディスプレイ装置の構造を説明するための図である。
【００８６】
図８に示すように、本発明の第２実施例によるプラズマディスプレイ装置は、プラズマディスプレイパネル８００、データ駆動部８１０、スキャン駆動部８２０、サステイン駆動部８３０、駆動パルス制御部８４０及び駆動電圧発生部８５０を具備する。
【００８７】
プラズマディスプレイパネル８００、データ駆動部８１０、駆動パルス制御部８４０及び駆動電圧発生部８５０は、図５に示す本発明の第１実施例によるプラズマディスプレイ装置の各機能部と等しい動作特性を持つので略する事にする。
【００８８】
本発明の第２実施例によるスキャン駆動部８２０は、プラズマディスプレイパネル８００に形成されたスキャン電極(Ｙ１乃至Ｙｎ)を駆動する。先ず、スキャン駆動部８２０は、リセット期間の間、駆動パルス制御部５４０の制御の下に、ランプ波形を成してセットアップ電圧(Ｖｓｅｔｕｐ)レベルまで上昇するセットアップパルスと、セッダウン電圧(−Ｖｙ)まで降りるセッダウンパルスとをスキャン電極(Ｙ１乃至Ｙｎ)に供給する。 
【００８９】
ここで、本発明の第２実施例によるセットアップパルスは正極性波形を成す。正極性セットアップ波形は、負極性サステイン電圧(-Ｖs)と等しい電圧の大きさで従来のセットアップパルスよりかなり低い電圧レベルを成す。低い電圧レベルを成すためにサステイン電極(Ｚ)には負極性波形が印加される。ここに関するより詳細な説明は以後図９の駆動波形を通じて記述する事にする。 
【００９０】
以後、アドレス期間の間、スキャン基準電圧(−Ｖｓｃ)を基準としてスキャン電圧(−Ｖｙ)で印加されるスキャンパルスをスキャン電極(Ｙ１乃至Ｙｎ)それぞれに順に供給する。ここで、セッダウン波形とスキャン波形とは、駆動電圧発生部８５０で供給される同一電圧、 −Ｖｙが使われる。 
【００９１】
以後、スキャン駆動部８２０は、サステイン期間の間、サステイン放電をするためにグラウンド(ＧＮＤ)レベルで負極性サステイン電圧(-Ｖs)に印加される少なくとも一つ以上の負極性サステインパルスをスキャン電極(Ｙ１乃至Ｙｎ)に供給する。
【００９２】
サステイン駆動部８３０は、プラズマディスプレイパネル８００に共通電極を成して形成されたサステイン電極(Ｚ)を駆動する。サステイン駆動部８３０は、駆動パルス制御部８４０の制御の下に、スキャン電極(Ｙ１乃至Ｙｎ)にセットアップ期間の間、負極性サステイン電圧(Ｖs)レベルと等しい負極性パルスをサステイン電極(Ｚ)に供給する。アドレス期間の間、グラウンド(ＧＮＤ)電圧レベルの基準パルスをサステイン電極(Ｚ)に供給して、サステイン期間の間、グラウンド(ＧＮＤ)電圧レベルで負極性サステイン電圧(-Ｖs)に印加されるサステイン放電をするための少なくとも一つ以上の負極性サステインパルスをサステイン電極(Ｚ)に供給するようになる。
【００９３】
このように、本発明の第２実施例によるプラズマディスプレイ装置は、駆動パルス制御部８４０の制御の下に、駆動電圧発生部８５０で発生される低電圧の駆動電圧を駆動部(８１０、 ８２０、 ８３０)を通じてプラズマディスプレイパネル８００に印加する。
【００９４】
特に、本発明の第２実施例ではセットアップ期間の間、従来と違い低電圧の波形を成すセットアップパルスが印加される。ここで、本発明の第２実施例によるプラズマディスプレイ装置によって具現される駆動パルスに対してよく見れば次図９のようである。
【００９５】
図９は本発明の第２実施例によるプラズマディスプレイ装置の駆動波形を示す図である。
【００９６】
図９に示すように、本発明の第２実施例によるプラズマディスプレイ装置は、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間、及び、放電したセル内の壁電荷を消去するための消去期間で分けられて駆動される。
【００９７】
リセット期間において、セットアップ期間にはすべてのスキャン電極に上昇ランプ(Ｒａｍｐ−ｕｐ)波形が同時に印加される。上昇ランプ波形によって全画面の放電セル内には弱い暗放電(Ｄａｒｋ  Ｄｉｓｃｈａｒｇｅ)が起きる。セットアップ放電によってアドレス電極とサステイン電極上には正極性壁電荷が積もるようになって、スキャン電極上には負極性の壁電荷が積もるようになる。
【００９８】
この時、本発明の第２実施例ではセットアップ期間の間、正極性セットアップ波形が印加されて、サステイン電極には負極性波形が印加される。すなわち、従来のセットアップ電圧より低い電圧レベルのセットアップ波形が印加されて、従来と等しい電圧差を持つためにサステイン電極には逆極性を成す負極性波形が印加される。 
【００９９】
望ましくは正極性セットアップ波形は、グラウンド(ＧＮＤ)電圧レベルで漸進的に上昇する上昇ランプ波形を成すようにして、正極性セットアップ波形と負極性波形の電圧大きさは負極性サステイン波形の電圧大きさ(Ｖs)と等しいようにする。これで、本発明の第２実施例ではセットアップ期間に低電圧の波形を印加することで、駆動效率を進めることができるし、より安定的に駆動することができる。
【０１００】
本発明の第２実施例によるセッダウン期間にはスキャン波形と等しい電圧(−Ｖｙ)レベルを持つ負極性セッダウン波形がスキャン電極に印加される。等しい電圧を使うことで、ハードウェア構成においてその製造費用を節減することができる。
【０１０１】
また、本発明の第２実施例によるアドレス期間にはネガティブ領域の電圧を使う。效率的に消費電力を減少させる。 
【０１０２】
また、本発明の第２実施例によるサステイン期間にはスキャン電極とサステイン電極には負極性サステイン波形が交互に印加される。望ましくは負極性サステイン波形の電圧レベルは−２００Ｖ以上−１６０Ｖ以下の範囲で使うようにする。
【０１０３】
また、本発明の第２実施例による消去期間には従来の正極性消去波形と違い負極性消去波形が印加される。この時、全画面の壁電荷を充分に消去させるため、負極性消去波形が印加される時間は少なくとも２ｕｓ以上にすることが望ましい。
【０１０４】
このように、本発明の実施例ではサステイン期間だけでなく全期間にかけてプラズマディスプレイ装置の駆動電圧を低めることで、駆動效率を進めて、生産単価を節減して、安定的な駆動をはかることができる
【図面の簡単な説明】
【０１０５】
【図１】一般的なプラズマディスプレイパネルの構造を示す図。
【図２】従来のプラズマディスプレイ装置の画像を具現する方法を示す図。
【図３】図３ａは従来プラズマディスプレイ装置の駆動波形を示す図。        図３ｂは従来の駆動波形による放電セル内に分布する壁電荷を説明するための図。
【図４】従来のプラズマディスプレイ装置の負極性サステイン波形を示す図。
【図５】本発明の第１実施例によるプラズマディスプレイ装置の構造を説明するための図。
【図６】本発明の第１実施例によるプラズマディスプレイ装置の駆動波形を示す図。
【図７】本発明の第１実施例による変形された駆動波形を説明するための波形図。
【図８】本発明の第２実施例によるプラズマディスプレイ装置の構造を説明するための図である
【図９】本発明の第２実施例によるプラズマディスプレイ装置の駆動波形を示す図である。
【図１】
2006011459.tif 000003
【図２】
2006011459.tif 000004
【図３】
2006011459.tif 000005
【図４】
2006011459.tif 000006
【図５】
2006011459.tif 000007
【図６】
2006011459.tif 000008
【図７】
2006011459.tif 000009
【図８】
2006011459.tif 000010
【図９】
2006011459.tif 000011