(57)【要約】【課題】  入力端子と出力端子間を接続するスルースイッチを備えた降圧型のＤＣ−ＤＣコンバータにおいて、スルースイッチオフ時に発生するアンダーシュートを低減する。【解決手段】  本発明のＤＣ−ＤＣコンバータは、第１のスイッチング素子、整流器、インダクタ、及び平滑手段を有する電圧降圧部を備え、第１のスイッチング素子と整流器とを交互にスイッチング制御することによって、入力端子から入力された入力電圧を、入力電圧より低い出力電圧に降圧して出力するＤＣ−ＤＣコンバータにおいて、入力端子及び出力端子の間に電圧降圧部と並行に接続された電流制御部、及び制御端子から入力された制御信号に応じて電流制御部の導通状態及び遮断状態を制御し、電流制御部を遮断状態にする場合、電流制御部を流れる電流が所定の減少時間をかけて減少するよう制御する駆動部を有する。【選択図】図１
2006149125.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と接地電位との間に接続された第１のスイッチング素子及び整流器の直列回路と、前記第１のスイッチング素子及び前記整流器の接続点と出力端子との間に接続されたインダクタと、前記インダクタと前記出力端子との接続点と接地電位との間に接続された平滑手段と、を有する電圧降圧部を備え、
前記第１のスイッチング素子と前記整流器とを交互にスイッチング制御することによって、前記入力端子から入力された入力電圧を、前記入力電圧より低い出力電圧に降圧して、前記出力端子から出力するＤＣ−ＤＣコンバータにおいて、
前記入力端子及び前記出力端子の間に前記電圧降圧部と並行に接続された電流制御部、及び
制御端子から入力された制御信号に応じて前記電流制御部の導通状態及び遮断状態を制御し、前記電流制御部を遮断状態にする場合、前記電流制御部を流れる電流が所定の減少時間をかけて減少するよう制御する駆動部、を有する
ことを特徴としたＤＣ−ＤＣコンバータ。
【請求項２】
前記所定の減少時間は、前記駆動部が前記電流制御部を遮断状態にする場合、前記電圧降圧部を流れる電流が、前記電流制御部が導通状態である場合の前記電圧降圧部を流れる電流の電流レベルから所定の出力電流レベルに増加するまでの時間より長く設定される
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記電流制御部は、前記駆動部からの駆動信号に応じて変化するインピーダンスを有する１つの電流制御素子であり、
前記駆動部は、前記電流制御部を遮断状態にする場合、前記駆動信号のレベルを所定時間かけて変化させることにより、前記電流制御部を流れる電流を所定の減少時間をかけて減少させる
よう構成されたことを特徴とした請求項１又は請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記駆動部は、前記制御信号によって制御され、前記電流制御素子のゲートと接地電位との間に接続された第２のスイッチング素子、
前記入力端子及び前記電流制御素子のゲートとの間に接続された抵抗、及び
前記抵抗と前記電流制御素子のゲートとの接続点と接地電位との間に接続されたキャパシタ、を有する
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記電流制御部は、複数の電流制御素子を有し、
前記駆動部は、前記電流制御部を遮断状態にする場合、前記複数の電流制御素子を順次オフする
よう構成されたことを特徴とする請求項１又は請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記駆動部は、入力した信号を所定の遅延時間後に出力する１以上の遅延回路を有し、
前記電流制御部を遮断状態にする場合、前記複数の電流制御素子を前記遅延回路の所定の遅延時間毎に順次オフする
よう構成されたことを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記複数の電流制御素子は、前記駆動部からの駆動信号に応じて変化するインピーダンスをそれぞれ有し、
前記駆動部は、前記複数の電流制御素子のうちいずれか１つの電流制御素子のゲートと接地電位との間に接続された第２のスイッチング素子、
前記入力端子及び前記いずれか１つの電流制御素子のゲートとの間に接続された抵抗、及び
前記抵抗と前記いずれか１つの電流制御素子のゲートとの接続点と接地電位との間に接続されたキャパシタ、を有する駆動ブロックを複数個有する
ことを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関する。特に、入力端子と出力端子とを接続する電流制御素子を備えたスイッチング方式の降圧型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
携帯機器等において、入力電圧をより低い所望の出力電圧に降圧して負荷回路に供給するために降圧型ＤＣ−ＤＣコンバータが用いられている。携帯機器等には、バッテリの１回の充電で少しでも長時間の使用を可能とするために、低消費電力のものが求められており、それに伴い、高効率のＤＣ−ＤＣコンバータが必要とされている。ＤＣ−ＤＣコンバータの入力電源電圧としてバッテリを用いる場合、ＤＣ−ＤＣコンバータの駆動時間をできるだけ長くするためには、ＤＣ−ＤＣコンバータ自体の動作入力電圧が低いほど良い。降圧型ＤＣ−ＤＣコンバータにおいては、出力電圧になるべく近い入力電圧で動作するものが望ましい。
【０００３】
降圧型ＤＣ−ＤＣコンバータは、電源電圧と接地電圧の間に直列に接続されたスイッチング素子と整流器とを有し、また、スイッチング素子と整流器との接続点に接続されたインダクタを有する。このスイッチング素子と整流器を交互にオン／オフに制御することにより、インダクタを介して、電源電圧より低い出力電圧を出力する。出力電圧は、スイッチング素子の１スイッチング周期に占めるオン時間の割合（デューティ比）δを調整することによって制御できる。スイッチング素子のオン時間をＴｏｎ、スイッチング素子のオフ時間をＴｏｆｆ、電源電圧（入力電圧）をＶｉｎ、出力電圧をＶｏｕｔとすると、降圧型ＤＣ−ＤＣコンバータの出力電圧は、理想的には以下の式（１）及び（２）によって表される。
【０００４】
δ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）    ・・・・・・（１）
Ｖｏｕｔ＝δ×Ｖｉｎ    ・・・・・・（２）
【０００５】
上記の式（１）及び（２）から解るように、降圧型ＤＣ−ＤＣコンバータにおいては、入力電圧Ｖｉｎが低下して所望の出力電圧Ｖｏｕｔに近づくにつれて、デューティ比δが大きくなるよう制御され、入力電圧Ｖｉｎ＝出力電圧Ｖｏｕｔとなる時にデューティ比δは１００％に達する。しかし、実際には、スイッチング素子のオン抵抗やインダクタの寄生抵抗による電圧降下が生じるため、デューティ比δが１００％に制御される時、入力電圧Ｖｉｎ＞出力電圧Ｖｏｕｔとなり、ＤＣ−ＤＣコンバータの効率が低い。
【０００６】
そこで、回路素子による電圧降下を低減し、より低い入力電圧Ｖｉｎを用いて所望の出力電圧Ｖｏｕｔを得るための方法として、降圧型ＤＣ−ＤＣコンバータと並列になるように入力端子と出力端子とを接続するスルースイッチ（電流制御素子）を備える構成が知られている。この構成により、入力電圧Ｖｉｎが低くなった場合にスルースイッチをオンすることで、より低い入力電圧Ｖｉｎで所望の出力電圧Ｖｏｕｔを確保することができる。特許文献１に、スイッチング素子のオン時間のデューティ比δが１００％になったことを検出してスルースイッチをオンさせる回路を備えた、従来例の降圧型ＤＣ−ＤＣコンバータが開示されている。
【０００７】
図７を参照して、従来例の降圧型ＤＣ−ＤＣコンバータについて説明する。図７に示すように、従来のＤＣ−ＤＣコンバータは、入力端子ＩＮと接地電位との間に直列に接続されたスイッチング素子１及び整流器２、一端がスイッチング素子１と整流器２の接続点に接続され他端が出力端子ＯＵＴに接続されたインダクタ３、インダクタ３の他端と接地電位との間に接続されたキャパシタ４、及び、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔを入力してスイッチング素子１及び整流器２を制御する制御回路５を有する電圧降圧部６と、電圧降圧部６と並列になるよう入力端子ＩＮと出力端子ＯＵＴ間に接続されたスルースイッチ７と、制御端子ＣＴＬからの制御信号Ｖｓを反転してスルースイッチ７のゲートに出力するインバータ５０と、を有する。
【０００８】
スイッチング素子１は、ＰチャネルＦＥＴであり、制御回路５からの信号によってオン／オフを切り替える。また、整流器２は、ＮチャネルＦＥＴからなる同期整流器である。スイッチング素子１及び整流器２は、交互にスイッチング動作することによりインダクタ３へスイッチング電流を供給する。インダクタ３とキャパシタ４は、スイッチング電流に対応するスイッチング電圧を平滑化し、安定した出力電圧Ｖｏｕｔを供給するために用いられる。
【０００９】
制御回路５は入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔをそれぞれ検出し、上記式（１）及び（２）によって出力電圧Ｖｏｕｔを安定化するようにスイッチング素子１のオン時間のデューティ比δを決定し、スイッチング素子１と整流器２とを交互にスイッチング制御する。
【００１０】
インバータ５０は、制御端子ＣＴＬから入力される制御信号Ｖｓを反転して、駆動信号Ｖｇｔとして出力する。スルースイッチ７は、ＰチャネルＦＥＴであり、インバータ５０からゲートにＨｉｇｈレベルの駆動信号Ｖｇｔを入力された場合にオフとなり、入力端子ＩＮと出力端子ＯＵＴ間を開放する。また、Ｌｏｗレベルの駆動信号Ｖｇｔを入力された時にオンとなり、入力端子ＩＮと出力端子ＯＵＴ間を短絡する。
【００１１】
図７において、図示しない外部制御装置は、入力電圧Ｖｉｎが低下してスイッチング素子１のオン時間のデューティ比δが１００％になったことを検出し、デューティ比δが１００％の場合にＨｉｇｈレベルの制御信号を制御端子ＣＴＬから入力する。この時、インバータ５０から出力される駆動信号ＶｇｔはＬｏｗレベルとなり、スルースイッチ７はオンとなる。入力端子ＩＮと出力端子ＯＵＴ間は短絡される。
【００１２】
スイッチング素子１のオン抵抗をＲ１、インダクタ３の寄生抵抗をＲ３、スルースイッチ７のオン抵抗をＲ７とすると、スルースイッチ７がオンとなった場合の入力端子ＩＮ及び出力端子ＯＵＴ間の合成抵抗Ｒは、以下の式（３）で表すことができる。合成抵抗Ｒは、スルースイッチ７を設けない場合の合成抵抗（Ｒ１＋Ｒ３）よりも小さい。
【００１３】
Ｒ＝｛（Ｒ１＋Ｒ３）・Ｒ７｝／（Ｒ１＋Ｒ３＋Ｒ７）    ・・・・・・（３）
【００１４】
以上のように、従来例の降圧型ＤＣ−ＤＣコンバータは、降圧型ＤＣ−ＤＣコンバータと並列に接続されたスルースイッチ７を設けることにより、インダクタ３の寄生抵抗やスイッチング素子１のオン抵抗による入力電圧Ｖｉｎの電圧降下を低減し、より低い入力電圧Ｖｉｎでも所望の出力電圧Ｖｏｕｔを得ようとするものであった。
【００１５】
【特許文献１】特開２００１−２９８９４５
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、図７に示した上記従来例の降圧型ＤＣ−ＤＣコンバータにおいては、スルースイッチ７をオフに変化させる時に、出力電圧Ｖｏｕｔにアンダーシュートが発生するという問題があった。図８に、従来例の降圧型ＤＣ−ＤＣコンバータの動作波形を示す。
【００１７】
例えば、ＤＣ−ＤＣコンバータの入力電源電圧であるバッテリが充電される等によって、入力電圧Ｖｉｎが上昇し、スッチング素子１のオン時間のデューディ比δが１００％の状態から１００％未満の状態に変化した場合、制御信号ＶｓはＨｉｇｈからＬｏｗに、駆動信号ＶｇｔはＬｏｗからＨｉｇｈに、スルースイッチ７はオンからオフになる。入力端子ＩＮと出力端子ＯＵＴ間は開放されるので、スルースイッチ７を流れる電流（Ｉｑとする）はほぼゼロとなる。
【００１８】
従来例の降圧型ＤＣ−ＤＣコンバータにおいては、たとえデューティ比δが１００％であっても、インダクタ３を経由して流れる電流（Ｉｄとする）よりもスルースイッチ７を流れる電流Ｉｑの方が大きい。スルースイッチ７がオフになる直前において、入力電圧Ｖｉｎが既に充分高くなっているため、制御回路５は、スイッチング素子１のオン時間のデューティ比δを小さくしているかもしれない。スルースイッチ７がオフになったことによる電流Ｉｑの減少に対して、制御回路５のスイッチング制御、すなわち、インダクタ３を流れる電流Ｉｄの増加が追いつかず、出力端子ＯＵＴから出力される電流が一時的に減少する。
【００１９】
この電流の減少が、図８に示される出力電圧Ｖｏｕｔのアンダーシュートとして表れる。出力電圧Ｖｏｕｔのアンダーシュートは、出力端子ＯＵＴに接続される各種負荷回路の誤動作等の要因となる。
【００２０】
本発明は、上記課題を解決するためになされたものであり、入力端子ＩＮと出力端子ＯＵＴ間を接続する電流制御素子を備えた降圧型のＤＣ−ＤＣコンバータにおいて、電流制御素子オフ時に発生するアンダーシュートを低減することを目的とする。
【課題を解決するための手段】
【００２１】
前記の課題を解決するため、本発明は、以下の構成を有する。
請求項１に記載のＤＣ−ＤＣコンバータは、入力端子と接地電位との間に接続された第１のスイッチング素子及び整流器の直列回路と、前記第１のスイッチング素子及び前記整流器の接続点と出力端子との間に接続されたインダクタと、前記インダクタと前記出力端子との接続点と接地電位との間に接続された平滑手段と、を有する電圧降圧部を備え、前記第１のスイッチング素子と前記整流器とを交互にスイッチング制御することによって、前記入力端子から入力された入力電圧を、前記入力電圧より低い出力電圧に降圧して、前記出力端子から出力するＤＣ−ＤＣコンバータにおいて、前記入力端子及び前記出力端子の間に前記電圧降圧部と並行に接続された電流制御部、及び制御端子から入力された制御信号に応じて前記電流制御部の導通状態及び遮断状態を制御し、前記電流制御部を遮断状態にする場合、前記電流制御部を流れる電流が所定の減少時間をかけて減少するよう制御する駆動部、を有する。
電流制御部を流れる電流の減少は、連続的または段階的であって良い。
【００２２】
この発明によれば、入力端子と出力端子間を接続する電流制御素子を備えた降圧型のＤＣ−ＤＣコンバータにおいて、電流制御部を遮断状態にする際に発生する、出力電圧のアンダーシュートを低減することができる。
【００２３】
請求項２に記載のＤＣ−ＤＣコンバータでは、請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記所定の減少時間は、前記駆動部が前記電流制御部を遮断状態にする場合、前記電圧降圧部を流れる電流が、前記電流制御部が導通状態である場合の前記電圧降圧部を流れる電流の電流レベルから所定の出力電流レベルに増加するまでの時間より長く設定される。
一般に、電流制御部が導通状態である場合、電圧降圧部を流れる電流は、電流制御部を流れる電流に比べて小さい。そのため、電流制御部が導通状態から遮断状態に切り替えられた場合には、第１のスイッチング素子及び整流器のスイッチング制御が行われ、インダクタを流れる電流が増加し、電圧降圧部を流れる電流が所定の出力電流レベルに増加するまでに時間がかかる。
【００２４】
この発明によれば、電流制御部を流れる電流が減少する所定の減少時間を、電圧降圧部を流れる電流が所定の出力電流レベルに増加するまでの時間よりも長く設定することで、出力電圧のアンダーシュートをより確実に低減することができる。
【００２５】
請求項３に記載のＤＣ−ＤＣコンバータでは、請求項１又は請求項２に記載のＤＣ−ＤＣコンバータにおいて、前記電流制御部は、前記駆動部からの駆動信号に応じて変化するインピーダンスを有する１つの電流制御素子であり、前記駆動部は、前記電流制御部を遮断状態にする場合、前記駆動信号のレベルを所定時間かけて変化させることにより、前記電流制御部を流れる電流を所定の減少時間をかけて減少させるよう構成される。
駆動信号のレベルは、連続的または段階的に変化するものであって良い。
【００２６】
この発明によれば、単一の電流制御素子によって、低コストに出力電圧のアンダーシュートを低減するＤＣ−ＤＣコンバータを実現することができる。
【００２７】
請求項４に記載のＤＣ−ＤＣコンバータでは、請求項３に記載のＤＣ−ＤＣコンバータにおいて、前記駆動部は、前記制御信号によって制御され、前記電流制御素子のゲートと接地電位との間に接続された第２のスイッチング素子、前記入力端子及び前記電流制御素子のゲートとの間に接続された抵抗、及び前記抵抗と前記電流制御素子のゲートとの接続点と接地電位との間に接続されたキャパシタ、を有する。
電流制御部を流れる電流が減少する所定の減少時間は、抵抗の抵抗値及びキャパシタの容量で決定される時定数、及び電流制御素子の閾値電圧によって決定される。
【００２８】
この発明によれば、単一の電流制御素子、第２のスイッチング素子、抵抗、及びキャパシタによる簡易な構成で、低コストに出力電圧のアンダーシュートを低減するＤＣ−ＤＣコンバータを実現することができる。
【００２９】
請求項５に記載のＤＣ−ＤＣコンバータでは、請求項１又は請求項２に記載のＤＣ−ＤＣコンバータにおいて、前記電流制御部は、複数の電流制御素子を有し、前記駆動部は、前記電流制御部を遮断状態にする場合、前記複数の電流制御素子を順次オフするよう構成される。
「順次オフ」とは、１つの電流制御素子をオフ（遮断状態）に切り替えた後、その電流制御素子がオフの状態のままで次の別の電流制御素子をオフに切り替える動作を、複数の電流制御素子全てがオフになるまで繰り返すことを示す。
【００３０】
この発明によれば、複数の電流制御素子を順次オフすることによって、単一の電流制御素子をオフする場合に比べて電流制御部を流れる電流を緩やかに減少させることができ、より確実に出力電圧のアンダーシュートを低減できる。電流制御素子の個数を増やすことによって、より緩やかに電流制御部を流れる電流を減少させることが可能である。
【００３１】
請求項６に記載のＤＣ−ＤＣコンバータでは、請求項５に記載のＤＣ−ＤＣコンバータにおいて、前記駆動部は、入力した信号を所定の遅延時間後に出力する１以上の遅延回路を有し、前記電流制御部を遮断状態にする場合、前記複数の電流制御素子を前記遅延回路の所定の遅延時間毎に順次オフするよう構成される。
【００３２】
この発明によれば、１以上の遅延回路を用いて複数の電流制御素子を順次オフすることによって、より確実に出力電圧のアンダーシュートを低減できるＤＣ−ＤＣコンバータを実現することができる。
【００３３】
請求項７に記載のＤＣ−ＤＣコンバータでは、請求項５に記載のＤＣ−ＤＣコンバータにおいて、前記複数の電流制御素子は、前記駆動部からの駆動信号に応じて変化するインピーダンスをそれぞれ有し、前記駆動部は、前記複数の電流制御素子のうちいずれか１つの電流制御素子のゲートと接地電位との間に接続された第２のスイッチング素子、前記入力端子及び前記いずれか１つの電流制御素子のゲートとの間に接続された抵抗、及び前記抵抗と前記いずれか１つの電流制御素子のゲートとの接続点と接地電位との間に接続されたキャパシタ、を有する駆動ブロックを複数個有する。
前記所定の減少時間は各駆動ブロックの抵抗及びキャパシタによる時定数、及び各電流制御素子の閾値電圧によって決定される。
【００３４】
この発明によれば、複数の電流制御素子、及び、複数の電流制御素子のうちいずれか１つの電流制御素子を制御する、第２のスイッチング素子と抵抗とキャパシタとを備える駆動ブロックを複数個有する構成により、より確実に出力電圧のアンダーシュートを低減するＤＣ−ＤＣコンバータを実現することができる。
【発明の効果】
【００３５】
本発明によれば、入力端子と出力端子間を接続する電流制御素子を備えるスイッチング方式の降圧型ＤＣ−ＤＣコンバータにおいて、スルースイッチオフ時に発生するアンダーシュートを低減することができる、という有利な効果を奏する。
【発明を実施するための最良の形態】
【００３６】
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００３７】
《実施の形態１》
以下、本発明の実施の形態１に係るＤＣ−ＤＣコンバータについて、図１及び図２を参照しながら説明する。図１は、本実施の形態におけるＤＣ−ＤＣコンバータの回路構成を示す図である。
【００３８】
図１において、本実施の形態のＤＣ−ＤＣコンバータは、スイッチング素子１、整流器２、インダクタ３、キャパシタ４（平滑手段）、及び、制御回路５を有する電圧降圧部６と、スルースイッチ（電流制御素子）７と、駆動部８とを有する。
【００３９】
スイッチング素子１は、例えば、ＰチャネルＦＥＴであり、整流器２は、例えば、ＮチャネルＦＥＴからなる同期整流器である。スイッチング素子１及び整流器２は、入力端子ＩＮと接地電位との間に直列に接続される。スイッチング素子１及び整流器２は、ゲートは制御回路５にそれぞれ接続され、制御回路５からの信号によってオン（導通状態）／オフ（遮断状態）を切り替える。
スイッチング素子１及び整流器２は、制御回路５からの制御によって交互にスイッチング動作することによりインダクタ３へスイッチング電流を供給する。
【００４０】
インダクタ３は、一端がスイッチング素子１及び整流器２の接続点に、他端が出力端子ＯＵＴにそれぞれ接続される。キャパシタ４は、一端がインダクタ３と出力端子ＯＵＴとの接続点に、他端が接地電位にそれぞれ接続される。
インダクタ３とキャパシタ４は、スイッチング電流に対応するスイッチング電圧を平滑化する。出力端子ＯＵＴに接続された図示しない負荷回路へは、安定した出力電圧Ｖｏｕｔが供給される。
【００４１】
制御回路５は、入力端子ＩＮ、出力端子ＯＵＴ、スイッチング素子１のゲート、整流器２のゲートに接続される。制御回路５は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔをそれぞれ検出し、上記式（１）及び（２）によって出力電圧Ｖｏｕｔを安定化するようにスイッチング素子１のデューティ比δを決定し、スイッチング素子１と整流器２とを交互にスイッチング制御する。
【００４２】
スルースイッチ７は、例えば、ＰチャネルＦＥＴであり、電圧降圧部６と並列になるよう、ソースが入力端子ＩＮに、ドレインが出力端子ＯＵＴに接続される。スルースイッチ７は、ゲートにＨｉｇｈレベルの駆動信号Ｖｇｔを入力された場合にオフ（遮断状態）となり、入力端子ＩＮと出力端子ＯＵＴ間を開放する。また、Ｌｏｗレベルの駆動信号Ｖｇｔを入力された時にオン（導通状態）となり、入力端子ＩＮと出力端子ＯＵＴ間を短絡する。スルースイッチ７は、駆動信号Ｖｇｔに対して所定のインピーダンスを有する。
【００４３】
駆動部８は、例えば、ＮチャネルＦＥＴからなるスイッチング素子１１、抵抗１２、及び、キャパシタ１３から構成される。
スイッチング素子１１は、ソースが接地電位に、ドレインがスルースイッチ７のゲートに、ゲートが制御端子ＣＴＬに接続される。スイッチング素子１１は、制御端子ＣＴＬからの制御信号ＶｓがＨｉｇｈの時にオン（導通状態）、Ｌｏｗの時にオフ（遮断状態）となる。
抵抗１２及びキャパシタ１３は、入力端子ＩＮと接地電位との間に直列に接続される。また、抵抗１２及びキャパシタ１３の接続点は、スイッチング素子１１のドレインに接続されている。
【００４４】
また、図示しない外部制御装置が制御端子ＣＴＬに接続される。図示しない外部制御装置は、入力電圧Ｖｉｎが低下してスイッチング素子１のオン時間のデューティ比δが１００％になった場合に、Ｈｉｇｈレベルの制御信号Ｖｓを、デューティ比δが１００％未満になった場合にＬｏｗレベルの制御信号Ｖｓを、制御端子ＣＴＬに出力する。
【００４５】
駆動部８は、制御端子ＣＴＬを介して図示しない外部制御装置から制御信号Ｖｓを入力する。制御信号ＶｓがＬｏｗからＨｉｇｈに変化した場合、駆動部８は、ＨｉｇｈからＬｏｗへと離散的に変化する信号Ｖｇｔを出力する。制御信号ＶｓがＨｉｇｈからＬｏｗに変化した場合、駆動部８は、抵抗１２及びキャパシタ１３による時定数の作用により、ＬｏｗからＨｉｇｈへと徐々に変化する信号Ｖｇｔを出力する。スルースイッチ７のオン／オフは、駆動部８から入力される制御信号Ｖｓによって制御される。
【００４６】
次に、図２を参照して本発明のＤＣ−ＤＣコンバータにおける動作を説明する。図２は、本実施の形態におけるＤＣ−ＤＣコンバータの動作波形を示す図である。
【００４７】
まず、スルースイッチ７がオンとなる場合について説明する。
図２の時刻Ｔ１において、図示しない外部装置は、入力電圧Ｖｉｎが低下してスイッチング素子１のオン時間のデューティ比δが１００％になると、制御端子ＣＴＬにＨｉｇｈレベルの制御信号Ｖｓを出力する。スイッチング素子１１はオンとなる。スルースイッチ７のゲートは接地電位に短絡されるため、駆動信号ＶｇｔはＬｏｗとなる。キャパシタ１３は放電される。
【００４８】
スルースイッチ７のゲート電圧が接地電位となり、ソース−ゲート間の電圧がスルースイッチ７の閾値電圧以上となるので、スルースイッチ７はオンとなり、入力端子ＩＮと出力端子ＯＵＴとの間を短絡する。この時、スルースイッチ７のソース−ドレイン間に流れる電流をＩｑとする。スイッチング素子１のオン抵抗をＲ１、インダクタ３の寄生抵抗をＲ３、スルースイッチ７のオン抵抗をＲ７とすると、入力端子ＩＮ及び出力端子ＯＵＴ間の合成抵抗Ｒは、上記式（３）で表すことができ、この時の合成抵抗Ｒは、スルースイッチ７を設けない場合の合成抵抗（Ｒ１＋Ｒ３）よりも小さい。このため、本実施の形態のＤＣ−ＤＣコンバータは、従来例のＤＣ−ＤＣコンバータと同様に、スイッチング素子１のオン抵抗及びインダクタ３の寄生抵抗による電圧降下を低減し、より低い入力電圧Ｖｉｎでも所望の出力電圧Ｖｏｕｔを得ることができる。
【００４９】
次に、スルースイッチ７がオフとなる場合について説明する。
図２の時刻Ｔ２において、バッテリが充電される等により入力電圧Ｖｉｎが上昇してスイッチング素子１のオン時間のデューティ比δが１００％未満になると、図示しない外部装置は、制御端子ＣＴＬにＬｏｗレベルの制御信号Ｖｓを入力する。スイッチング素子１１がオフとなり、抵抗１２を介してキャパシタ１３が入力電圧Ｖｉｎによって充電されていく。この時点で、スルースイッチ７のソース−ゲート間の電圧は、スルースイッチ７の閾値電圧以上であるため、スルースイッチ７はすぐにはオフにならない。
【００５０】
キャパシタ１３の充電が進むにつれて、駆動信号Ｖｇｔは上昇し、充電された電荷がキャパシタ１３の容量に近づくと、その上昇速度は緩やかになる。キャパシタ１３の容量をＣｒ、充電が始まってからの経過時間をｔとすると、スルースイッチ７のソース−ゲート間に印加される電圧Ｖｇは、以下の式（４）で表されるように、徐々に低下する。
【００５１】
Ｖｇ＝Ｖｉｎ×ｅ−ｔ／Ｃｒ    ・・・・・・（４）
【００５２】
図２の時刻Ｔ３において、電圧Ｖｇが、スルースイッチ７の閾値電圧を下回ると、電圧Ｖｇの低下に伴って電流Ｉｑも減少し始め、やがてゼロになる（スルースイッチ７はオフになる）。この電流Ｉｑの減少時間を、スルースイッチ７がオフになったことによる電流Ｉｑの減少に対してインダクタ３からの電流Ｉｄの増加が間に合う時間に設定することで、スルースイッチオフ時に発生する出力Ｖｏｕｔのアンダーシュートを低減できる。電流Ｉｑの減少時間は、抵抗１２の抵抗値とキャパシタ１３の容量によって決定される時定数を変更することによって任意に調整可能である。
【００５３】
以上のように、本実施の形態のＤＣ−ＤＣコンバータによれば、入力端子ＩＮと出力端子ＯＵＴ間を接続するスルースイッチを備えた降圧型のＤＣ−ＤＣコンバータにおいて、上記の構成の駆動部を設けることによって、スルースイッチオフ時に発生するアンダーシュートを低減することが可能となる。
【００５４】
《実施の形態２》
図３は、本発明の実施の形態２におけるＤＣ−ＤＣコンバータの回路構成を示す図である。図３において、スルースイッチ７に代えてスルースイッチ群（電流制御部）３７を有する点、及び、駆動部８に代えて駆動部３８を有する点において、実施の形態１とは異なる。それ以外の点においては実施の形態１と同様であり、同一符号を付した要素についての詳細な説明は省略する。
【００５５】
スルースイッチ群３７は、例えば、いずれもＰチャネルＦＥＴからなるスルースイッチ（電流制御素子）２０、２３、２６、及び２９を有する。各スルースイッチは、それぞれ電圧降圧部６に並列になるよう、ソースが入力端子ＩＮに、ドレインが出力端子ＯＵＴに接続される。各スルースイッチのゲートは、駆動部３８に接続される。各スルースイッチは、ゲートにＨｉｇｈレベルの信号を入力した場合にオフ（遮断状態）、Ｌｏｗレベルの信号を入力した場合にオン（導通状態）となる。
【００５６】
駆動部３８は、遅延回路２１、２４、２７と、ＡＮＤゲート２２、２５、２８と、インバータ３０と、を有する。駆動部３８は、制御端子ＣＴＬから制御信号Ｖｓを入力して各スルースイッチのオン／オフを制御する駆動信号Ｖｇｔ１、Ｖｇｔ２、Ｖｇｔ３、及びＶｇｔ４を出力する。
【００５７】
インバータ３０は、入力端が制御端子ＣＴＬに接続され、出力端がスルースイッチ２０のゲートに接続される。インバータ３０は、制御端子ＣＴＬから制御信号Ｖｓを入力して、その反転信号を出力する。インバータ３０の出力はスルースイッチ２０の駆動信号Ｖｇｔ１になるとともに、遅延回路２１及びＡＮＤゲート２２、２５、２８へ入力される。
【００５８】
遅延回路２１は、入力端がインバータ３０の出力端に接続され、出力端がＡＮＤゲート２２の一方の入力端に接続される。遅延回路２１は、インバータ３０の出力信号を入力し、所定の遅延時間ＤＴ後にＡＮＤゲート２２に出力する。ＡＮＤゲート２２は、一方の入力端が遅延回路２１の出力端に接続され、他方の入力端がインバータ３０の出力端に接続され、出力端がスルースイッチ２３のゲートに接続される。ＡＮＤゲート２２は、インバータ３０の出力信号と、遅延回路２１の出力信号とを入力し、両者の論理和をスルースイッチ２３の駆動信号Ｖｇｔ２として出力する。
【００５９】
遅延回路２４は、入力端がＡＮＤゲート２２の出力端に接続され、出力端がＡＮＤゲート２５の一方の入力端に接続される。遅延回路２４は、ＡＮＤゲート２２の出力信号を入力し、所定の遅延時間ＤＴ後にＡＮＤゲート２５に出力する。ＡＮＤゲート２５は、一方の入力端が遅延回路２４の出力端に接続され、他方の入力端がインバータ３０の出力端に接続され、出力端がスルースイッチ２６のゲートに接続される。ＡＮＤゲート２５は、インバータ３０の出力信号と、遅延回路２４の出力信号とを入力し、両者の論理和をスルースイッチ２６の駆動信号Ｖｇｔ３として出力する。
【００６０】
遅延回路２７は、入力端がＡＮＤゲート２５の出力端に接続され、出力端がＡＮＤゲート２８の一方の入力端に接続される。遅延回路２７は、ＡＮＤゲート２５の出力信号を入力し、所定の遅延時間ＤＴ後にＡＮＤゲート２８に出力する。ＡＮＤゲート２８は、一方の入力端が遅延回路２７の出力端に接続され、他方の入力端がインバータ３０の出力端に接続され、出力端がスルースイッチ２９のゲートに接続される。ＡＮＤゲート２８は、インバータ３０の出力信号と、遅延回路２７の出力信号とを入力し、両者の論理和をスルースイッチ２９の駆動信号Ｖｇｔ４として出力する。
【００６１】
次に、図４を参照して本実施の形態のＤＣ−ＤＣコンバータにおける動作を説明する。図４は、本実施の形態におけるＤＣ−ＤＣコンバータの動作波形を示す図である。
【００６２】
まず、スルースイッチ群３７が導通状態となり、スルースイッチ２０、２３、２６、２９がオンとなる場合について説明する。
図４の時刻Ｔ１において、図示しない外部装置は、入力電圧Ｖｉｎが低下してスイッチング素子１のオン時間のデューティ比δが１００％になると、制御端子ＣＴＬにＨｉｇｈレベルの制御信号Ｖｓを出力する。インバータ３０は制御信号Ｖｓを反転し、Ｌｏｗレベルの駆動信号を出力する。スルースイッチ２０はオンとなる。また、ＡＮＤゲート２２、２５、２８の他方の入力端にＬｏｗレベルの信号が入力されるため、ＡＮＤゲート２２、２５、２８の各出力はＬｏｗとなる。従って、スルースイッチ２０、２３、２６、２９の各ゲートには、Ｌｏｗレベルの駆動信号Ｖｇｔ１、Ｖｇｔ２、Ｖｇｔ３、Ｖｇｔ４がそれぞれ印加されるため、各スルースイッチはほぼ同時にオンとなる。この時、入力端子ＩＮ及び出力端子ＯＵＴ間は短絡される。出力端子ＯＵＴからは、入力電圧Ｖｉｎとほぼ等しい出力電圧Ｖｏｕｔが出力される。スルースイッチ群３７を流れる電流Ｉｑは所定値に上昇する。
【００６３】
次に、スルースイッチ群３７が遮断状態となり、スルースイッチ２０、２３、２６、２９がオフとなる場合について説明する。
図４の時刻Ｔ２において、バッテリが充電される等により入力電圧Ｖｉｎが上昇してスイッチング素子１のオン時間のデューティ比δが１００％未満になると、図示しない外部装置は、制御端子ＣＴＬにＬｏｗレベルの制御信号Ｖｓを入力する。インバータ３０は制御信号Ｖｓを反転し、Ｈｉｇｈレベルの駆動信号Ｖｇｔ１を出力する。スルースイッチ２０はオフとなり、スルースイッチ２０を流れる電流Ｉｑ１はほぼゼロとなる。しかし、ＡＮＤゲート２２、２５、２８の出力Ｖｇｔ２、Ｖｇｔ３、Ｖｇｔ４は、遅延回路２１、２４、２７による所定の遅延時間ＤＴが設定されているため、すぐにはＨｉｇｈとならない。
【００６４】
ＡＮＤゲート２２の出力（駆動信号Ｖｇｔ２）は、インバータ３０の出力がＨｉｇｈになってから遅延回路２１による所定の遅延時間ＤＴ後、時刻Ｔ３においてＨｉｇｈとなる。スルースイッチ２３はオフとなり、スルースイッチ２３を流れる電流Ｉｑ２はほぼゼロとなる。
ＡＮＤゲート２５の出力（駆動信号Ｖｇｔ３）は、ＡＮＤゲート２２の出力がＨｉｇｈになってから遅延回路２４による所定の遅延時間ＤＴ後、時刻Ｔ４においてＨｉｇｈとなる。スルースイッチ２６はオフとなり、スルースイッチ２６を流れる電流Ｉｑ３はほぼゼロとなる。
ＡＮＤゲート２８の出力（駆動信号Ｖｇｔ４）は、ＡＮＤゲート２５の出力がＨｉｇｈになってから遅延回路２７による所定の遅延時間ＤＴ後、時刻Ｔ５においてＨｉｇｈとなる。スルースイッチ２９はオフとなり、スルースイッチ２９を流れる電流Ｉｑ４はほぼゼロとなる。
【００６５】
スルースイッチ群３７を流れる電流Ｉｑは、スルースイッチ２０を流れる電流Ｉｑ１、スルースイッチ２３を流れる電流Ｉｑ２、スルースイッチ２６を流れる電流Ｉｑ３、及びスルースイッチ２９を流れる電流Ｉｑ４の和であるため、各スルースイッチ２０、２３、２６、２９が順次オフされるのに伴って、電流Ｉｑは段階的に減少する。電流Ｉｑの減少時間を、インダクタ３からの電流供給が間に合う時間に設定することで、出力Ｖｏｕｔのアンダーシュートを低減できる。電流Ｉｑの減少時間は、各遅延回路での遅延時間ＤＴを変更することによって任意かつ容易に調整可能である。
【００６６】
以上のように、本実施の形態におけるＤＣ−ＤＣコンバータによれば、入力端子ＩＮと出力端子ＯＵＴ間を接続するスルースイッチを備えた降圧型のＤＣ−ＤＣコンバータにおいて、スルースイッチ群を導通状態にする場合、各スルースイッチは同時にオンするが、スルースイッチ群を遮断状態にする場合、各スルースイッチは順次オフとなる。これにより、スルースイッチ群３７を流れる電流Ｉｑを徐々に減少させることが出来る。
【００６７】
なお、本実施の形態において、スルースイッチ群３７は４個のスルースイッチで構成されたが、この構成に限らず、２個以上の任意の数のスルースイッチであれば本実施の形態の形態における効果を発揮し、本実施の形態はこの数字に限定するものではない。また、スルースイッチの個数及び各遅延回路の遅延時間を変更することで、スルースイッチを流れる電流Ｉｑの減少時間や電流変化の線形性を調整し、電流Ｉｑの減少を緩やかに且つ略線形的に変化させることができる。
【００６８】
《実施の形態３》
図５は、本発明の実施の形態３におけるＤＣ−ＤＣコンバータの回路構成を示す図である。図５において、スルースイッチ群３７に代えてスルースイッチ群（電流制御部）５７を有する点、及び、駆動部３８に代えて駆動部５８を有する点において、実施の形態２とは異なる。それ以外の点においては実施の形態２と同様であり、同一符号を付した要素についての詳細な説明は省略する。
【００６９】
スルースイッチ群５７は、例えば、いずれもＰチャネルＦＥＴからなるスルースイッチ（電流制御素子）４０、４３及び４６を有する。各スルースイッチは、それぞれ電圧降圧部６に並列になるよう、ソースが入力端子ＩＮに、ドレインが出力端子ＯＵＴに接続される。各スルースイッチのゲートは、駆動部５８に接続される。各スルースイッチは、ゲートにＨｉｇｈレベルの信号を入力した場合にオフ（遮断状態）、Ｌｏｗレベルの信号を入力した場合にオン（導通状態）となる。各スルースイッチは、駆動部５８からの駆動信号に対して所定のインピーダンスを有する。
【００７０】
駆動部５８は、例えば、いずれもＮチャネルＦＥＴからなるスイッチング素子６１、６４、６７、抵抗６２、６５、６８、及び、キャパシタ６３、６６、６９、インバータ７０、７１を有する。駆動部５８は、制御端子ＣＴＬから制御信号Ｖｓを入力して各スルースイッチのオン／オフを制御する駆動信号Ｖｇｔ１、Ｖｇｔ２、及びＶｇｔ３を出力する。
【００７１】
スイッチング素子６１は、ソースが接地電位に、ドレインがスルースイッチ４０のゲートに、ゲートが制御端子ＣＴＬにそれぞれ接続される。スイッチング素子６４は、ソースが接地電位に、ドレインがスルースイッチ４３のゲートに、ゲートがスルースイッチ４０のゲートにそれぞれ接続される。スイッチング素子６７は、ソースが接地電位に、ドレインがスルースイッチ４６のゲートに、ゲートがスルースイッチ４３のゲートにそれぞれ接続される。スイッチング素子６１、６４、６７は、ゲートに入力された信号がＨｉｇｈの時にオン（導通状態）、Ｌｏｗの時にオフ（遮断状態）となる。
【００７２】
抵抗６２及びキャパシタ６３、抵抗６５及びキャパシタ６６、抵抗６８及びキャパシタ６９は、入力端子ＩＮと接地電位との間にそれぞれ直列に接続される。また、抵抗６２とキャパシタ６３との接続点、抵抗６５とキャパシタ６６との接続点、抵抗６８とキャパシタ６９との接続点は、それぞれスイッチング素子６１のドレイン、スイッチング素子６４のドレイン、スイッチング素子６７のドレインに接続されている。
【００７３】
インバータ７０は、入力端がスッチング素子６１のドレインに、出力端がスイッチング素子６４のゲートに接続される。インバータ７１は、入力端がスイッチング素子６４のドレインに、出力端がスイッチング素子６７のゲートに接続される。インバータ７０及び７１は、入力した信号を反転して出力する。
【００７４】
スイッチング素子６１、抵抗６２、及びキャパシタ６３から構成される第１の駆動ブロック、スイッチング素子６４、抵抗６５、及びキャパシタ６６から構成される第２の駆動ブロック、及び、スイッチング素子６７、抵抗６８、及びキャパシタ６９から構成される第３の駆動ブロックは、それぞれ実施の形態１における駆動部８と同様に構成され、同様に動作する。各駆動ブロックについての詳細な説明は省略する。
【００７５】
次に、図６を参照して本発明のＤＣ−ＤＣコンバータにおける動作を説明する。図６は、本実施の形態におけるＤＣ−ＤＣコンバータの動作波形を示す図である。
【００７６】
まず、スルースイッチ群５７が導通状態となり、スルースイッチ４０、４３、４６がオンとなる場合について説明する。
図６の時刻Ｔ１において、図示しない外部装置は、入力電圧Ｖｉｎが低下してスイッチング素子１のオン時間のデューティ比δが１００％になると、制御端子ＣＴＬにＨｉｇｈレベルの制御信号Ｖｓを出力する。スイッチング素子６１はオンとなる。スルースイッチ４０のゲートは接地電位に短絡されるため、駆動信号Ｖｇｔ１はＬｏｗとなる。キャパシタ６３は放電される。
【００７７】
また、インバータ７０を介して駆動信号Ｖｇｔ１の反転信号をゲートに入力するスイッチング素子６４は、オンとなる。スルースイッチ４３のゲートは接地電位に短絡されるため、駆動信号Ｖｇｔ２はＬｏｗとなる。キャパシタ６６は放電される。
また、インバータ７１を介して駆動信号Ｖｇｔ２の反転信号をゲートに入力するスイッチング素子６７は、オンとなる。スルースイッチ４６のゲートは接地電位に短絡されるため、駆動信号Ｖｇｔ３はＬｏｗとなる。キャパシタ６９は放電される。
【００７８】
従って、スルースイッチ４０、４３、４６の各ゲートには、Ｌｏｗレベルの駆動信号Ｖｇｔ１、Ｖｇｔ２、Ｖｇｔ３がそれぞれ印加されるため、各スルースイッチ４０、４３、４６のゲート電圧が接地電位となり、ソース−ゲート間の電圧が各スルースイッチ４０、４３、４６の閾値電圧以上となる。各スルースイッチ４０、４３、４６はほぼ同時にオンとなる。この時、入力端子ＩＮ及び出力端子ＯＵＴ間は短絡される。出力端子ＯＵＴからは、入力電圧Ｖｉｎが出力される。スルースイッチ群５７を流れる電流Ｉｑは所定値に上昇する。
【００７９】
次に、スルースイッチ群５７が遮断状態となり、スルースイッチ４０、４３、４６がオフとなる場合について説明する。
図６の時刻Ｔ２において、バッテリが充電される等により入力電圧Ｖｉｎが上昇してスイッチング素子１のオン時間のデューティ比δが１００％未満になると、図示しない外部装置は、制御端子ＣＴＬにＬｏｗレベルの制御信号Ｖｓを入力する。スイッチング素子６１がオフとなり、抵抗６２を介してキャパシタ６３が入力電圧Ｖｉｎによって充電されていく。この時点で、スルースイッチ４０のソース−ゲート間の電圧は、スルースイッチ４０の閾値電圧以上であるため、スルースイッチ４０はすぐにはオフにならない。
【００８０】
キャパシタ６３の充電が進むにつれて、駆動信号Ｖｇｔ１は上昇し、キャパシタ６３の容量に近づくと、その上昇速度は緩やかになる。スルースイッチ４０のソース−ゲート間に印加される電圧Ｖｇ１は、徐々に低下する。時刻Ｔ３において、電圧Ｖｇ１がスルースイッチ４０の閾値電圧を下回ると、スルースイッチ４０を流れる電流Ｉｑ１も減少し始め、やがてゼロになる（スルースイッチ４０はオフになる）。
【００８１】
スルースイッチ４０がオフになるのとほぼ同時に、駆動信号Ｖｇｔ１がインバータ７０の閾値電圧を上回る（Ｈｉｇｈレベルの駆動信号Ｖｇｔ１がインバータ７０に入力される）。インバータ７０を介してスイッチング素子６４のゲートには駆動信号Ｖｇｔ１の反転信号（Ｌｏｗレベル）が入力される。スイッチング素子６４がオフとなり、抵抗６５を介してキャパシタ６６が入力電圧Ｖｉｎによって充電されていく。この時点で、スルースイッチ４３のソース−ゲート間の電圧は、スルースイッチ４３の閾値電圧以上であるため、スルースイッチ４３はすぐにはオフにならない。
【００８２】
キャパシタ６６の充電が進むにつれて、駆動信号Ｖｇｔ２は上昇し、キャパシタ６６の容量に近づくと、その上昇速度は緩やかになる。スルースイッチ４３のソース−ゲート間に印加される電圧Ｖｇ２は、徐々に低下する。時刻Ｔ４において、電圧Ｖｇ２がスルースイッチ４３の閾値電圧を下回ると、スルースイッチ４３を流れる電流Ｉｑ２も減少し始め、やがてゼロになる（スルースイッチ４３はオフになる）。
【００８３】
スルースイッチ４３がオフになるのとほぼ同時に、駆動信号Ｖｇｔ２がインバータ７１の閾値電圧を上回る（Ｈｉｇｈレベルの駆動信号Ｖｇｔ２がインバータ７１に入力される）。インバータ７１を介してスイッチング素子６７のゲートには駆動信号Ｖｇｔ２の反転信号（Ｌｏｗレベル）が入力される。スイッチング素子６７がオフとなり、抵抗６８を介してキャパシタ６９が入力電圧Ｖｉｎによって充電されていく。この時点で、スルースイッチ４６のソース−ゲート間の電圧は、スルースイッチ４６の閾値電圧以上であるため、スルースイッチ４６はすぐにはオフにならない。
【００８４】
キャパシタ６９の充電が進むにつれて、駆動信号Ｖｇｔ３は上昇し、キャパシタ６９の容量に近づくと、その上昇速度は緩やかになる。スルースイッチ４６のソース−ゲート間に印加される電圧Ｖｇ３は、徐々に低下する。時刻Ｔ５において、電圧Ｖｇ３がスルースイッチ４６の閾値電圧を下回ると、スルースイッチ４６を流れる電流Ｉｑ３も減少し始め、やがてゼロになる（スルースイッチ４６はオフになる）。
【００８５】
スルースイッチ群５７を流れる電流Ｉｑは、スルースイッチ４０を流れる電流Ｉｑ１、スルースイッチ４３を流れる電流Ｉｑ２、スルースイッチ４６を流れる電流Ｉｑ３の和であるため、各スルースイッチが順次オフされるのに伴って、電流Ｉｑは緩やかに減少する。電流Ｉｑの減少時間を、スルースイッチ７がオフになったことによる電流Ｉｑの減少に対してインダクタ３からの電流Ｉｄの増加が間に合うように設定することで、スルースイッチオフ時に発生する出力Ｖｏｕｔのアンダーシュートを低減できる。電流Ｉｑの減少時間は、抵抗６２及びキャパシタ６３、抵抗６５及びキャパシタ６６、抵抗６８及びキャパシタ６９によって決定される時定数を変更することによって任意に調整可能である。
【００８６】
以上のように、本実施の形態におけるＤＣ−ＤＣコンバータによれば、入力端子ＩＮと出力端子ＯＵＴ間を接続するスルースイッチを備えた降圧型のＤＣ−ＤＣコンバータにおいて、スルースイッチ群を導通状態にする場合、各スルースイッチは同時にオンするが、スルースイッチ群を遮断状態にする場合、各スルースイッチは順次オフとなる。これにより、入力端子ＩＮ及び出力端子ＯＵＴ間を流れる電流Ｉｑをより緩やかに減少させることが出来る。
【００８７】
なお、本実施の形態において、スルースイッチ群５７は３個のスルースイッチで構成されたが、この構成に限らず、２個以上の任意の数のスルースイッチであれば本実施の形態の形態における効果を発揮し、本実施の形態はこの数字に限定するものではない。また、スルースイッチの個数、及び、各抵抗及びキャパシタによる時定数を変更することで、スルースイッチを流れる電流Ｉｑの減少時間や電流変化の線形性を調整し、電流Ｉｑの減少を緩やかに且つ略線形的に変化させることができる。本実施の形態において、同じ電流Ｉｑの減少時間を実現するための各抵抗及びキャパシタによる時定数は実施の形態１に比べて小さく、スルースイッチの個数は実施の形態２に比べて少なくすることができるため、低コストかつ正確に出力電圧Ｖｏｕｔのアンダーシュートを低減することが可能となる。
【産業上の利用可能性】
【００８８】
本発明は、入力端子及び出力端子間を接続するスルースイッチを備えた降圧型の電源回路に利用することができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の形態１における、ＤＣ−ＤＣコンバータの回路構成を示す図
【図２】本発明の実施の形態１における、ＤＣ−ＤＣコンバータの動作波形を示す図
【図３】本発明の実施の形態２における、ＤＣ−ＤＣコンバータの回路構成を示す図
【図４】本発明の実施の形態２における、ＤＣ−ＤＣコンバータの動作波形を示す図
【図５】本発明の実施の形態３における、ＤＣ−ＤＣコンバータの回路構成を示す図
【図６】本発明の実施の形態３における、ＤＣ−ＤＣコンバータの回路構成を示す図
【図７】従来例における、ＤＣ−ＤＣコンバータの回路構成を示す図
【図８】従来例における、ＤＣ−ＤＣコンバータの動作波形を示す図
【符号の説明】
【００９０】
１、６１、６４、６７  スイッチング素子
２  整流器
３  インダクタ
４、１３、６３、６６、６９  キャパシタ
５  制御回路
６  電圧降圧部
７、２０、２３、２６、２９、４０、４３、４６  スルースイッチ（電流制御素子）
８、３８、５８  駆動部
１２、６２、６５、６８  抵抗
２１、２４、２７  遅延回路
２２、２５、２８  ＡＮＤゲート
３０、５０  インバータ
３７、５７  スルースイッチ群（電流制御部）
【図１】
2006149125.tif 000003
【図２】
2006149125.tif 000004
【図３】
2006149125.tif 000005
【図４】
2006149125.tif 000006
【図５】
2006149125.tif 000007
【図６】
2006149125.tif 000008
【図７】
2006149125.tif 000009
【図８】
2006149125.tif 000010