(57)【要約】【課題】ゲーテッドクロック化により、論理回路の消費電力を低減するともに、スキャンテスト時において、クロックイネーブル信号を出力する制御回路の観測性を向上させる。【解決手段】この論理回路は、ゲーテッドクロック化された論理回路に加えて、制御回路５３の出力信号であるクロックイネーブル信号ＥＮを観測するための観測用の遅延フリップフロップ６０を備えている。遅延フリップフロップ回路６０の入力段のマルチプレクサ６１には、クロックイネーブル信号ＥＮ及び不図示の前段の遅延フリップフロップ回路の出力信号であるデータ（ｄａｔａ３）が与えられている。マルチプレクサ６１は、スキャンイネーブル信号ＳＣＡＮＥＮにより制御されている。【選択図】図１
2006003249.tif 000002
【特許請求の範囲】
【請求項１】
クロックに同期してデータ信号が入力される第１のフリップフロップ回路と、
制御回路から出力されるクロックイネーブル信号に応じて前記クロックの前記第１のフリップフロップ回路への供給をゲートするゲーテッドクロック手段と、
スキャンテストモード信号に応じて前記ゲーテッドクロック手段によるクロックのゲートを解除するゲーテッドクロック解除手段と、
前記クロックに同期して前記制御回路からのクロックイネーブル信号が入力される観測用の第２のフリップフロップ回路と、を備え、前記第２のフリップフロップ回路を用いて前記制御回路の出力信号を観測するようにしたことを特徴とする論理回路。
【請求項２】
前記第１及び第２のフリップフロップ回路を含むスキャンチェーンが形成されるように制御するスキャン制御手段を備え、前記スキャンチェーンを通して、前記第２のフリップフロップ回路に入力された前記制御回路の出力信号を集積回路の出力端子から観測可能にしたことを特徴とする請求項１に記載の論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大規模集積回路で用いられる論理回路に関し、特にゲーテッドクロック化された論理回路に関する。
【背景技術】
【０００２】
一般に大規模集積回路（以下、ＬＳＩという）を自動設計ツールを用いて設計する場合、フィードバックループを有する論理回路が論理合成される。図２はそのようなフィードバックループを有する論理回路の回路図である。この論理回路では、遅延フリップフロップ回路（ＤＦＦ）５１の出力はマルチプレクサ５２を通してその入力端子Ｄにフィードバックされる。
【０００３】
更に詳しく説明すると、マルチプレクサ５２には、データ（ｄａｔａ１）と遅延フリップフロップ５１からフィードバックされたデータ（ｄａｔａ２）が与えられ、制御回路５３から出力されるクロックイネーブル信号ＥＮが論理「１」の場合、ｄａｔａ２が選択され、一方、クロックイネーブル信号ＥＮが論理「０」の場合、ｄａｔａ１が選択されて、遅延フリップフロップ回路５１のデータ入力端子Ｄに供給される。遅延フリップフロップ回路５２のクロック入力端子ＣにはクロックＣＬＫが供給されており、マルチプレクサ５２の選択出力信号はこのクロックＣＬＫに同期して遅延フリップフロップ回路５１に取り込まれ、保持される。
【０００４】
したがって、クロックイネーブル信号ＥＮの論理「１」の状態が複数のクロックサイクルの間続くと、遅延フリップフロップ５１は同じ値を保持しているにもかかわらず、遅延フリップフロップ５１はクロックＣＬＫに同期してデータの取り込み動作を繰り返すこととなり、必要のない消費電力が消費されてしまうという問題がある。
【０００５】
そこで、このような論理回路の消費電力を低減する方法として、クロックＣＬＫをゲートするゲーテッドクロック化技術が知られている。図３は、ゲーテッドクロック化された論理回路の回路図である。この論理回路は図２の論理回路からマルチプレクサ５１が除かれ、データ（ｄａｔａ１）が直接遅延フリップフロップ回路５１に与えられるとともに、クロックＣＬＫはアンド回路５５の一方の入力端子に与えられ、制御回路５３からのクロックイネーブル信号ＥＮは、クロックＣＬＫで制御されたラッチ回路５４を通してアンド回路５５の他方の入力端子に与えられ、アンド回路５５の出力が遅延フリップフロップ回路５１にクロック入力端子Ｃに与えられる。
【０００６】
この論理回路では、クロックイネーブル信号ＥＮが論理「１」の時だけ、クロックＣＬＫが遅延フリップフロップ回路５１に供給され、クロックイネーブル信号ＥＮが論理「０」の時にはアンド回路５５によりゲートされるため（即ち、アンド回路５５の出力は論理「０」に固定される）、この時は遅延フリップフロップ５１の動作が停止し、消費電力を低減することができる。このようなゲートクロック化された論理回路は以下の特許文献１に記載されている。
【０００７】
一方、テスト容易化設計の一手法としてスキャンテスト回路が知られている（特許文献２参照）。このスキャンテスト回路は、スキャンテスト時においてＬＳＩの内部のフリップフロップ回路を直列に繋いで、スキャンチェーンと呼ばれるシフトレジスタを形成し、シフトレジスタのシフト動作により各フリップフロップに保持されたテスト信号をＬＳＩ内部の、アンド回路やノア回路で構成された組み合わせ論理回路に与え、次いでキャプチャ動作により前記テスト信号に応じた組み合わせ論理回路の出力信号を各フリップフロップ回路に取り込んだ後、再びシフトレジスタのシフト動作により各フリップフロップ回路に保持された信号をＬＳＩの出力端子から出力させることで、組み合わせ論理回路の機能テストを行うものである。
【特許文献１】特開平１０−２９４３７５号公報
【特許文献２】特開平５−２５９７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図３に示したゲーテッドクロック化された論理回路の遅延フリップフロップ回路５１を上述のスキャンテスト回路に組み込む場合には、スキャンテストモード時には制御回路５３からのクロックイネーブル信号ＥＮにかかわらず、クロックＣＬＫを遅延フリップフロップ回路５１に供給する必要がある。そこで、クロックイネーブル信号ＥＮによるクロックＣＬＫのゲートを強制的に解除するために、スキャンテストモード信号ＳＣＡＮ及び制御回路５３からのクロックイネーブル信号ＥＮが入力されたノア回路５６を挿入している（図４参照）。これにより、スキャンテストモード信号ＳＣＡＮが論理「１」の時は、ノア回路５６の出力信号は論理「１」に固定され、クロックＣＬＫがアンド回路５５を通して遅延フリップフロップ回路５１に供給されることで、スキャンテストが可能になる。
【０００９】
しかしながら、スキャンテストモード時においては、スキャンイネーブル信号ＳＣＡＮは論理「１」に固定され、オア回路５６の出力も論理「１」に固定されるため、制御回路５３の出力であるクロックイネーブル信号ＥＮの状態を外部から観測することができず、ＬＳＩの故障検出率が低下してしまうという問題があった。
【課題を解決するための手段】
【００１０】
そこで、本発明の論理回路は、クロックに同期してデータ信号が入力される第１のフリップフロップ回路と、制御回路から出力されるクロックイネーブル信号に応じて前記クロックの前記第１のフリップフロップ回路への供給をゲートするゲーテッドクロック手段と、スキャンテストモード信号に応じて前記ゲーテッドクロック手段によるクロックのゲートを解除するゲーテッドクロック解除手段と、前記クロックに同期して前記制御回路からのクロックイネーブル信号が入力される観測用の第２のフリップフロップ回路と、を備え、前記第２のフリップフロップ回路を用いて前記制御回路の出力信号を観測するようにしたことを特徴とするものである。
【００１１】
また、上記構成に加えて、前記第１及び第２のフリップフロップ回路を含むスキャンチェーンが形成されるように制御するスキャン制御手段を備え、前記スキャンチェーンを通して、前記第２のフリップフロップ回路に入力された前記制御回路の出力信号を集積回路の出力端子から観測可能にしたことを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、ゲーテッドクロック化により、論理回路の消費電力を低減することができるとともに、制御回路から出力されるクロックイネーブル信号を観測するためのフリップフロップ回路を設けたので、スキャンテスト時において前記制御回路の観測性が向上し、ＬＳＩの故障検出率が向上する。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施形態に係る論理回路について図１を参照しながら説明する。この論理回路は、ゲーテッドクロック化された図４の論理回路に加えて、制御回路５３の出力信号であるクロックイネーブル信号ＥＮを観測するための観測用の遅延フリップフロップ６０を備えている。遅延フリップフロップ回路６０の入力段のマルチプレクサ６１には、クロックイネーブル信号ＥＮ及び不図示の前段の遅延フリップフロップ回路の出力信号であるデータ（ｄａｔａ３）が与えられている。マルチプレクサ６１は、スキャンイネーブル信号ＳＣＡＮＥＮにより制御されている。
【００１４】
そして、スキャンイネーブル信号ＳＣＡＮＥＮが論理「０」の場合、即ちキャプチャモード時には、クロックイネーブル信号ＥＮが選択され、一方、スキャンイネーブル信号ＥＮが論理「１」の場合、ｄａｔａ１が選択されて、遅延フリップフロップ回路６０のデータ入力端子Ｄに供給され、クロックＣＬＫに同期して遅延フリップフロップ回路６０に取り込まれ、保持される。
【００１５】
また、観測用の遅延フリップフロップ回路６０の出力信号（ｄａｔａ１）は、同様にスキャンイネーブル信号ＳＣＡＮＥＮによって制御されたマルチプレサ６２を通して、遅延フリップフロップ回路５１のデータ入力端子Ｄに供給される。
【００１６】
この論理回路によれば、スキャンテストモード時にはスキャンテストモード信号ＳＣＡＮが常に論理「１」に固定され、ノア回路５６の出力も論理「１」に固定されることから遅延フリップフロップ回路５１、６０にクロックＣＬＫを供給して動作可能としている。そして、スキャンテストモード時にキャンイネーブル信号ＳＣＡＮＥＮが論理「０」になると、キャプチャ動作により、制御回路５３からのクロックイネーブル信号ＥＮはマルチプレクサ６１を通して観測用の遅延フリップフロップ６０に取り込まれ、保持される。
【００１７】
そして、次にキャンイネーブル信号ＳＣＡＮＥＮが論理「１」になると、遅延フリップフロップ５１，６０を含めたスキャンチェーンが形成され、クロックＣＬＫに同期したシフト動作により、遅延フリップフロップに保持された信号が順次次段の遅延フリップフロップに送られることで、最終的にはＬＳＩの出力端子７０から出力される。
したがって、本実施形態のゲーテッドクロック化された論理回路によれば、制御回路５３の観測性が向上することでＬＳＩの故障検出率を向上させることが可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係る論理回路の回路図である。
【図２】従来例に係る論理回路の回路図である。
【図３】従来例に係る論理回路の回路図である。
【図４】従来例に係る論理回路の回路図である。
【符号の説明】
【００１９】
５１  遅延フリップフロップ      ５２  マルチプレクサ      ５３  制御回路
５４  ラッチ回路                ５５  アンド回路          ５６  ノア回路
６０  観測用の遅延フリップフロップ回路              ６１，６２  マルチプレクサ
【図１】
2006003249.tif 000003
【図２】
2006003249.tif 000004
【図３】
2006003249.tif 000005
【図４】
2006003249.tif 000006