(57)【要約】【課題】クリール装置１において、ディップスイッチ等のハード的なアドレス設定器を設けずに、各制御器１１によるアドレス設定動作を順次自動的に行われるようにする。【解決手段】給糸体２の支持部材３ａ毎の複数の糸切れセンサ９に対応して設けられ直列接続された複数の制御器１１とク−ル装置１全体の糸切れを監視するための中央処理装置１２とを接続してなる糸切れ検出装置１０において、中央処理装置１２は、最上流側の制御器１１に、アドレス情報を含む信号を出力する。最上流側の制御器１１は、入力信号に基づいて自らのアドレスを認識・記憶すると共に、入力した信号の情報を基に所定の演算規則に従って下流側の後続の制御器のアドレス情報を求め、このアドレス情報を含む信号を下流側の後続の制御器１１に出力する。これにより、各制御器１１は、下流側の後続のすべての制御器に対し順次アドレスを設定する。【選択図】図５
2006152463.tif 000002
【特許請求の範囲】
【請求項１】
多数の給糸体（２）を支持するために上下方向に並設された複数の支持部材（３ａ）を多数列備えてなるクリール装置（１）に備えられる糸切れ検出装置（１０）であって、各支持部材（３ａ）に対応して設けられた複数の糸切れセンサ（９）と、対応する列の糸切れセンサ（９）からの信号を受ける複数の制御器（１１）と、この複数の制御器が接続されてクリール装置（１）全体における糸切れを監視する中央処理装置（１２）とを備えてなる糸切れ検出装置（１０）において、
中央処理装置（１２）と複数の制御器（１１）とが第１の伝送ライン（１３）を介して直列接続されると共に、中央処理装置（１２）と複数の制御器（１１）とが第２の伝送ライン（１４）によりバス接続されており、
中央処理装置（１２）は、所定のタイミングで、第２の伝送ライン（１４）による各制御器（１１）に対する信号の出力状態をアドレス設定モードを示す状態に設定すると共に、第１の伝送ライン（１３）を介して  最上流側の制御器（１１）に対しそのアドレスに対応する情報を含む信号を出力し、
各制御器（１１）は、第２の伝送ライン（１４）における中央処理装置（１２）からの信号の出力状態に基づいてアドレス設定モードに設定されると共に、第１の伝送ライン（１３）を介して中央処理装置（１２）または上流側の制御器（１１）から出力された信号に基づいてアドレスを認識して記憶し、さらにその入力した信号の情報を基に設定された演算規則に従って下流側に接続された制御器（１１）のアドレスに対応する情報を求め、その情報を含む信号を出力することを特徴とするクリール装置における糸切れ検出装置のアドレス設定方法。
【請求項２】
多数の給糸体（２）を支持するために上下方向に並設された複数の支持部材（３ａ）を多数列備えてなるクリール装置（１）に備えられる糸切れ検出装置（１０）であって、各支持部材（３ａ）に対応して設けられた複数の糸切れセンサ（９）と、対応する列の糸切れセンサ（９）からの信号を受ける複数の制御器（１１）と、この複数の制御器が接続されてクリール装置（１）全体における糸切れを監視する中央処理装置（１２）とを備えてなる糸切れ検出装置（１０）において、
中央処理装置（１２）と複数の制御器（１１）とを直列接続する第１の伝送ライン（１３）と、中央処理装置（１２）と各制御器（１１）とをバス接続する第２の伝送ライン（１４）とを備え、
各制御器（１１）は、複数の信号を並列的に入力可能な入力ポート（１５）と、該入力ポート（１５）に接続された第２の伝送ライン（１４）における中央処理装置（１２）からの信号の出力状態に応じてアドレス設定モードを判別すると共に、上記入力ポート（１５）に対し第１の伝送ライン（１３）を介して中央処理装置（１２）または上流側の制御器（１１）から出力された自身のアドレスに対応する情報を含む信号に基づいてアドレスを認識し、さらにその入力した信号の情報を基に設定された演算規則に従って下流側に接続された制御器（１１）のアドレスに対応する信号情報を求める制御部（１６）と、該制御部（１６）で求められた情報を含む信号を出力する出力ポート（１８）と、上記制御部（１６）で認識したアドレスを記憶する記憶部（１７）とを備えることを特徴とするクリール装置における糸切れ検出装置（１０）。
【請求項３】
上記アドレスに対応する情報を含む信号は、出力先の制御器（１１）のアドレスに対応する数のパルスを有するパルス列信号であることを特徴とする請求項２記載のクリール装置における糸切れ検出装置（１０）。
【請求項４】
上記中央処理装置（１２）は、最下流側の制御器（１１）から出力された信号が、最下流側の制御器（１１）に入力されたその制御器（１１）に設定されるべきアドレスに対応する情報を含む信号を基に上記演算規則に従って求められた情報を含む信号と一致するか否かを判別し、一致しない場合に異常と判断することを特徴とする請求項２記載のクリール装置における糸切れ検出装置（１０）。
【請求項５】
上記中央処理装置（１２）は、第１の伝送ライン（１３）に信号を出力した時点から所定時間内に最下流側の制御器（１１）から信号が出力されなかった場合に異常と判断することを特徴とする請求項２記載のクリール装置における糸切れ検出装置（１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クリール装置に備えられる糸切れ検出装置において、糸切れ検出装置の複数の制御器にアドレスを設定する方法およびアドレス設定機能を有する糸切れ検出装置に関する。
【背景技術】
【０００２】
織機等に使用される経糸ビームの準備段階では、クリール装置に仕掛けられた多数の給糸体から糸を一斉に引き出し、巻取装置等でビームに巻き取ることが行われる。クリール装置から引き出される多数本の糸のうち、その１本が切れても、ビームに巻かれる糸の本数が不足する状態となるため、巻き取り工程では、すべての糸について糸切れを検出する必要がある。また、糸切れが発生したとき、作業者がその糸切れを修復するために、どの給糸体で糸切れが発生したかを特定できるようにすることが望ましい。
【０００３】
そこで、複数の給糸体を支持するための多数の支持部材毎に糸切れセンサを設けると共に各支持部材の列単位で１以上の列に対応して設けられた複数の制御器に糸切れセンサからの信号が入力されるようにし、さらに、各制御器からの糸切れ情報を中央処理装置により監視・処理することが行われる。
【０００４】
ちなみに、クリール装置は、多数個の給糸体を挿着可能とすべく、それに応じた数の支持部材が備えており、この支持部材は、複数個毎に上下方向に列をなして並設され、かつその列が多数列となるように配設されている。具体的には、例えば、クリール装置が１０００個の給糸体を搭載可能なように１０００個の支持部材を備えており、この支持部材が、１列を１０個として１００列に亘って設けられている、等が挙げられる。そして、その例の場合、上記した制御器は列の数つまり１００個設けられていることになる。
【０００５】
上記のような多数の制御器（スレーブ制御装置）と１つの中央処理装置（ホスト制御装置）との間でデータのやり取りを行う場合、下記の特許文献１に開示されているように、シリアル通信が使用されるのが一般的である。このようなシリアル通信を使用する場合も含め、多数のスレーブ制御装置と１つのホスト制御装置との間でデータのやり取りを行う場合、一般的には各スレーブ制御装置に対しアドレスが設定される。従来は、各スレーブ制御装置に対し８ビット等のディップスイッチを設け、作業者が各制御器のディップスイッチを手動操作することによりアドレスを設定する作業を行っていた。
【０００６】
上記の技術によると、次のような問題がある。まず（１）上述の例でも１００個と述べたように、クリール装置に設けられるスレーブ制御装置の数は非常に多く、その１つひとつに対しアドレスを設定する作業は手間と労力を要する。（２）設定作業は、作業者がディップスイチを１つずつ操作して行うものであるため、設定ミスが発生し易い。（３）全てのスレーブ制御装置に対しアドレス設定用のスイッチを設けなければならないため、装置の構成が複雑化すると共に価格が割高となる。
【特許文献１】特開２０００−７３２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の課題は、給糸体支持用の多数の支持部材列毎の複数の糸切れセンサに対応して設けられた複数の制御器とクリ−ル装置全体の糸切れを監視するための中央処理装置とを接続してなるクリールの糸切れ検出装置において、各制御器の装置構成を簡略化すると共に、各制御器に対するアドレスの設定を容易化することである。
【課題を解決するための手段】
【０００８】
上記の課題のもとに、本発明は、給糸体支持用の多数の支持部材列毎の複数の糸切れセンサに対応して設けられた複数の制御器とクリ−ル装置全体の糸切れを監視するための中央処理装置とを接続してなるクリール装置の糸切れ検出装置において、各制御器に対しディップスイッチ等のハード的なアドレス設定器を設けずに、各制御器によるアドレス設定動作を順次に実行することによって、複数の制御器に対するアドレスの設定を自動的に行われるようにしている。
【０００９】
具体的には、本発明のアドレス設定動作は以下のようにして行われる。中央処理装置は、直列接続された複数の制御器のうちの最上流側の制御器に対し、そのアドレスに対応する情報を含む信号を出力する。最上流側の制御器は、入力した信号に基づいて自らのアドレスを認識して記憶すると共に、下流側の後続の制御器に対し、入力した信号の情報を基に設定された演算規則に従って後続の制御器のアドレスに対応する信号情報を求め、この情報を含む信号を出力する。このように、各制御器は、入力した自身のアドレスに対応する情報を含む信号に基づいて自らのアドレスを認識・記憶すると共に、下流側の後続の制御器に対しその制御器のアドレスに対応する情報を含む信号を出力し、これにより、すべての制御器に対し順次アドレスが設定される。
【００１０】
ここで「演算規則」とは、入力した信号の情報を基に後続の制御器に固有のアドレス対応する信号情報を求める計算の規則のことであり、仮に、複数の制御器に、最も一般的な例えばある等差数列をアドレスとして割り当てたとき、ある制御器のアドレスに等差数列の公差を加えて、下流側の後続の制御器のアドレスを計算することをいう。もっとも単純な自然数（数列１、２、３、・・）がアドレスとして採用するとき、演算規則は前のアドレスの数字に公差＋１を加算して、下流側の後続のアドレスを求めることになる。この公差は途中から変わってもよく、常に一定の数値でなくてもよい。もちろん、アドレスは、ある制御器に固有のもので、他の制御器のアドレスと区別できれば、等差数列に限らず、その他の数列や記号列を利用することもできる。
【００１１】
なお、上記の特許文献１のようにシリアル通信を採用した場合、シリアル通信では各制御器に対しアドレスが設定された状態でないと、中央処理装置が特定の制御器に対し情報信号を出力することができないため、各制御器にアドレスが設定されていない状態から自動的にアドレスを設定するということはできない。
【発明の効果】
【００１２】
本発明によれば、各制御器にアドレス設定用のスイッチを設ける必要がないため、その分のコストが抑えられる。また、作業者が各制御器に対しアドレス設定の作業を行わなくてもよく、複数の制御器に対してアドレスが自動的に設定されるため、作業者の手間を省略することができると共に、アドレスの設定ミスの発生を有効に防止することができる。また、最下流の制御器から中央処理装置へ戻ってくる信号の内容および経過時間から最終的にアドレス設定の状況が判断できるため、アドレス設定の正否の確認も容易となる。
【発明を実施するための最良の形態】
【００１３】
図１ないし図４はＶ字形のクリール装置１の機械的な構成を示している。図１ないし図４において、クリール装置１は、多数の給糸体２を支持するために、平面的に見て、Ｖ字形の形態の機枠３を有しており、これらの機枠３に取り付けられた給糸体枠３ｂは、縦方向および横方向に並設された支持部材３ａを多数備えている。図示の例によると、支持部材３ａは、縦方向の１列毎に１０段、横方向にＮ列となっており、合計１０×Ｎ個の給糸体２を支持できるようになっている。整経に必要な数の給糸体２は、合計１０×Ｎ個の支持部材３ａに対して適当な位置に配置される。ここでは、給糸体２が１０×Ｎ個の支持部材３ａのすべてに支持されているものとする。
【００１４】
すべての給糸体２から引き出された多数の経糸４は、各支持部材３ａに対応して設けられた各糸切れセンサ９を経由してから、筬５によって合流し、所定幅の１つのシート状となる。このシート状の経糸４は、複数のガイドロール６を経て巻取装置７の巻取ビーム８に巻き取られる。
【００１５】
そして、クリール装置１の糸切れ検出装置１０は、多数の糸切れセンサ９のほか、複数の制御器１１および中央処理装置１２を備える。糸切れセンサ９は、各支持部材３ａに対応して設けられ、各支持部材３ａに支持された給糸体２からの経糸４の糸切れ時に、糸切れの信号を発生する。制御器１１は、支持部材３ａの各列に対応してＮ個設けられ、各列における１０個の糸切れセンサ９からの信号を受けるものとする。また、中央処理装置１２は、Ｎ個の制御器１１に接続されてクリ−ル装置１全体の糸切れを監視する。
【００１６】
次に図５は、糸切れセンサ９、Ｎ個の制御器１１および中央処理装置１２の相互の接続関係を示している。図５において、＃１、＃２、・・、＃Ｎの各制御器１１は、入力ポート１５、出力ポート１８、制御部１６および記憶部１７を含んでいる。
【００１７】
中央処理装置１２とＮ個の制御器１１とは第１の伝送ライン１３により直列接続され、中央処理装置１２からの信号は第１の伝送ライン１３を経て＃１、＃２、・・、＃Ｎの制御器１１の入力ポート１５に順次に入る。具体的には、＃１の制御器１１の入力ポート１５は中央処理装置１２に接続され、＃１、＃２、・・、＃Ｎ−１の制御器１１の出力ポート１８はそれぞれ１つ下流側で後続の＃２、・・、＃Ｎの制御器１１の入力ポート１５に接続され、＃Ｎの制御器１１の出力ポート１８は中央処理装置１２に接続されている。ここで最上流側の制御器１１は、中央処理装置１２に最も近い＃１の制御器１１となる。
【００１８】
また、中央処理装置１２と各制御器１１とは第２の伝送ライン１４によりバス接続されており、中央処理装置１２の信号は第２の伝送ライン１４を共通の信号伝送路として＃１、＃２、・・、＃Ｎの制御器１１の入力ポート１５に並列的に入力される。
【００１９】
このように、入力ポート１５は、第１の伝送ライン１３による中央処理装置１２または上流側の制御器１１からの信号及び第２の伝送ライン１４からの信号のほか、各列における１０個の糸切れセンサ９からの信号を並列的に入力可能となっている。なお、各制御器１１の出力ポート１８は、第１の伝送ライン１３、第２の伝送ライン１４とは別の伝送ライン１９でも中央処理装置１２とバス接続されている。この別の伝送ライン１９は、例えば糸切れに伴う停止信号や糸切れ位置の情報を示す信号を中央処理装置１２へ送るために設けられる。
【００２０】
各制御器１１の制御部１６は、第２の伝送ライン１４における中央処理装置１２からの信号の出力状態がアドレス設定モードを示すものか否かを判別する機能を有している。さらに制御部１６は、第１の伝送ライン１３を介して中央処理装置１２または上流側の制御器１１から入力ポート１５に対し出力された自身のアドレスに対応する情報を含む信号に基づいてアドレスを認識すると共に、その入力した信号の情報を基に、設定された演算規則に従って下流側に接続された制御器１１のアドレスに対応する信号情報を求めることができる。そのために制御部１６には、演算規則が設定されている。なお、この例では、上流側の制御器１１から順に１、２、３、・・、Ｎとアドレスが設定されるものとする。従って、制御部１６に設定される演算規則は、演算値として１が設定されると共に、それを加算する規則（演算規則＝＋１）が設定されている。アドレス設定モードつまりアドレスの設定の動作は、装置の電源投入時など所定のタイミングに行われるものとする。
【００２１】
なお、上記の「上流」および「下流」とは、中央処理装置１２に対する位置ではなく、第１の伝送ライン１３に出力される信号の伝送方向における上流、下流の意味で用いられている。ちなみに、各制御部１６に関して、上記の「中央処理装置１２または上流側の制御器１１」は、＃１の制御器１１については、上流側となる中央処理装置１２からの自身のアドレスに対応する情報を含む信号に基づいてアドレスを認識することを意味しており、＃２、・・、＃Ｎの各制御器１１については、１つ上流側の＃１、＃２、・・、＃Ｎ−１の制御器１１からの自身のアドレスに対応する情報を含む信号に基づいてアドレスを認識することを意味する。したがって、これは１つ上流側の信号出力手段（中央処理装置１２および制御器１１）とも言える。
【００２２】
また上記の「アドレスに対応する情報を含む信号」は、出力先の制御器１１のアドレスに対応するパルス数を有するパルス列信号とすることができる。すなわち、中央処理装置１２から第１の伝送ライン１３へ向けて出力される信号をパルス列信号とし、そのパルス列信号に含まれるパルス数が設定されるべきアドレスに対応するものとすることができる。そしてこの場合、各制御器１１は、制御部１６がこのパルス列信号に含まれるパルスの数をカウントすることにより、自身のアドレスを認識するものとする。このため、各制御器１１（制御部１６）は、図示しないカウンタを有しているものとする。
【００２３】
中央処理装置１２は、最下流（＃Ｎ）側の制御器１１から出力された信号が、最下流側の制御器１１に入力されたその制御器１１に設定されるべきアドレスに対応する情報を含む信号を基に上記の所定の演算規則に従って求められた情報を含む信号と一致するか否かを判別し、一致しない場合に異常と判断する機能を有している。さらに、中央処理装置１２は、第１の伝送ライン１３に信号を出力した時点から所定の時間内に最下流側の制御器１１から信号が出力されなかった場合に異常と判断する機能を有している。
【００２４】
出力ポート１８は、制御部１６で求められた情報を含む信号を下流の制御器１１の入力ポート１５に出力する。記憶部１７は対応の制御部１６で認識したアドレスを記憶する。このアドレスの記憶により、その後、各制御器１１は内部の記憶部１７のアドレスを利用できる状態となる。
【００２５】
図６はアドレス自動設定の動作順序を示している。図６において、装置の電源が投入されると、中央処理装置１２は、アドレス自動設定の動作を開始（ＳＴＡＲＴ）し、先ずステップ１で、第２の伝送ライン１４における信号の出力状態（アドレス設定モード）を判別する。具体的には、この判別の結果、例えば第２の伝送ライン１４における信号の出力状態がＯＮのときに、つぎのステップ２へ進んで各制御器１１はアドレス設定モードをＯＮに設定され、ＯＦＦのときは制御器１１が他のモードに設定されるものとする。
【００２６】
アドレス設定に関しては、第２の伝送ライン１４における信号の出力状態がＯＦＦのときは、ステップ１０に進み、各制御器１１はアドレス設定モードをＯＦＦに設定され、アドレス設定モードを終了（ＥＮＤ）となる。もちろん第２の伝送ライン１４における信号の出力状態ＯＮ・ＯＦＦは上記の逆でもよい。さらに、図示の例では、各制御器１１の入力ポ−ト１５にバス接続される第２の伝送ライン１４を１本としたが、これを２本とし、これらの２本の第２の伝送ライン１４の信号出力状態（ＯＮまたはＯＦＦ）の組み合わせにより複数のモードに設定できるようにしてもよい。
【００２７】
ステップ２で、アドレス設定モードがＯＮに設定されると、つぎのステップ３で、各制御器１１は、その時点まで記憶していたアドレス（カウンタ）をリセットしてカウント値０とし、第１の伝送ライン１３を介して伝送される中央処理装置１２または上流側の制御器１１からの信号の出力に備え待機する。
【００２８】
この後、中央処理装置１２は、第１の伝送ライン１３を介し、最上流側の＃１の制御器１１に対してそのアドレスに対応する情報を含む信号、すなわち＃１の制御器１１のアドレスに対応するパルス列信号を出力する。なお、この例では、この第１の伝送ライン１３を介して出力されるパルス列信号は、その出力先の制御器１１のアドレスに一致する数のパルスを含むものとする。また、この例では、前述のように＃１、＃２、・・、＃Ｎの各制御器１１のアドレスを最上流側のものから順に１、２、・・、Ｎとするものである。従って、中央処理装置１２から＃１の制御器１１に対して出力される信号は、パルス数１のパルス列信号である。
【００２９】
次のステップ４で、＃１の制御器１１は、中央処理装置１２からパルス列信号の入力を判断する。すなわち、パルスの立上がりの検出が行われたか否かについて、検出が確認されない場合（ＮＯの場合）は、待機状態を継続して中央処理装置１２からパルス列信号に備える。また、パルスの立上がりの検出が確認された場合（ＹＥＳの場合）は、次のステップ５に移行し、ステップ５において、制御部１６に内蔵されたカウンタのカウント値０に＋１を加算する。
【００３０】
次いで、ステップ６では、出力されたパルス列信号に含まれるパルスの数を確認する動作が行われる。具体的には、パルスの立上がりが検出された時点から所定時間が経過したか否かを判断し、所定時間が経過していない場合（ＮＯの場合）は、再びパルスの立上がりが検出されるか否かの確認を行うため、ステップ７に進む。
【００３１】
なお、上記の所定時間は、パルス列信号のパルス周期に基づいて適当な時間値に設定されるものであり、パルス列信号のパルス周期よりも長い時間に設定される。具体的には、例えばパルス列信号のパルス周期が１０ｍｓｅｃのときに上記所定時間を２０ｍｓｅｃとする等が考えられる。従って、パルス列信号に含まれるパルスの数が２以上の場合、所定時間が経過する前にステップ７で再びパルスの立上がりの検出が確認され、再びステップ５に戻る。
【００３２】
しかし、＃１の制御器１１の場合に、中央処理装置１２からパルス列信号に含まれるパルスの数は１であるため、所定時間が経過しても次のパルスの立上がりが検出されない。従って、ステップ６では、所定時間が経過した（ＹＥＳ）と判断される。これにより＃１の制御器１１における制御部１６は、中央処理装置１２からのパルス列信号の出力が完了したと判断すると共に、ステップ８に進み、そのときまでのカント値１を記憶部１７に出力し、記憶部１７に＃１の制御器１１のアドレスとして１を保持する。
【００３３】
次いで、ステップ９では、＃１の制御器１１は、制御部１６が、入力した信号のアドレスに関する情報、すなわちパルスの数である１と上記した演算規則に基づいて下流側の＃２の制御器１１のアドレスに対応する情報（２）を求め、この情報を含むパルス列信号、すなわちパルス数が２のパルス列信号を、出力ポート１８を介し、＃２の制御器１１の入力ポ−ト１５に出力する。この出力が完了した時点で、＃１の制御器１１は、自身のアドレス設定が完了したと判断し、ステップ１０でアドレス設定モードをＯＦＦとし、アドレス設定動作を終了する。
【００３４】
これ以降、下流側の各制御器１１は、上記の＃１の制御器１１と同様に、入力したパルス列信号によって自らのアドレスを認識すると共にそのアドレスを記憶し、さらに、下流側の後続の制御器１１のアドレスに対応する情報を設定された演算規則に基づいて求め、その情報を含むパルス列信号を下流側の制御器１１に対し出力する。このようにして、各制御器１１に対するアドレスは、上流側から下流側へと順次に自動的に設定される。
【００３５】
なお、上記の処理動作によれば、最下流側の＃Ｎの制御器１１は、第１の伝送ライン１３を介し、中央処理装置１２へパルス数Ｎ＋１のパルス列信号を出力することになる。そこで、中央処理装置１２は、＃Ｎの制御器１１から返信されてくるパルス列信号の判別機能を有するものとし、最初に＃１の制御器１１へパルス列信号を出力した時点から所定時間内に、＃Ｎの制御器１１から上記パルス数Ｎ＋１のパルス列信号が入力されるかどうかを判別するものとすることができる。
【００３６】
仮に、いずれかの制御器１１に異常があったり、もしくは上記のアドレス設定に関する処理にカウントミスや演算ミスなどのミスが生じた場合、上記した所定時間内で中央処理装置１２に信号が入力されなかったり、あるいは所定時間内に信号が入力されても、そのパルス数が少なかったりするときもある。このようなとき、中央処理装置１２は、再度、アドレス設定の動作を実行するか、あるいは警報や警告表示などで作業者にその旨を知らせるようにする。単純な処理ミスである場合、再度の実行で正常アドレス設定が行える可能性があるため、アドレス設定動作を再度実行し、それでも同じ状態となった場合に警報等を出力するようにしてもよい。
【００３７】
本発明は上記実施例に限らず、上記実施例の内容を変形して実施することもできる。上記実施例では、信号に含まれるアドレスに対応する情報を、パルス列信号におけるパルス数としたが、本発明はこれに限らず、例えば、パルス幅（パルスの立上りから立下りまでの時間）あるいはパルス周期（連続する２つパルスの最初のパルスの立上りから２つ目のパルスの立上りまでの時間）としてもよい。例えば、パルス幅（パルス間隔）が、１／１０００〜９／１０００ｍｓｅｃならアドレス：１、１０／１０００〜１９／１０００ｍｓｅｃならアドレス：２、・・等として設定することもできる。この場合、前述の演算規則は時間に関して設定され、例えば、＋１０ｍｓｅｃ等とする。また、上記いずれの場合にも限定されず、単純なかたちでアドレスを示すことができるものであれば、どのような形態の信号であってもよい。
【００３８】
上記実施例では、第１の伝送ライン１３による制御器１１の直列接続に関し、中央処理装置１２に近い方の＃１の制御器１１を、第１の伝送ライン１３における信号の伝送方向の上流側としたが、これに限らず、中央処理装置１２から遠い方の＃Ｎの制御器１１を上流側としてもよい。＃Ｎの制御器１１を上流側とした場合、中央処理装置１２から最も遠い側の＃Ｎの制御器１１が最上流例の制御器１１となり、中央処理装置１２から第１の伝送ライン１３を介して送られる信号が、まず、この最も遠い＃Ｎの制御器１１の入力ポ−ト１５に入力される。そして、上流側の＃Ｎの制御器１１から第１の伝送ライン１３を介して出力される信号が、順次に下流側の制御器１１、すなわち中央処理装置１２に近い方の制御器１１へ送られることになる。
【００３９】
また、上記実施例のように、最上流側の制御器１１のアドレスを最も小さい値１とし、下流側に向けて順次値が大きくなるようにアドレスを設定しているが、これに限らず、その逆であってもよい。例えば、上記のように中央処理装置１２から最も遠い側の＃Ｎの制御器１１を最上流側とする場合において、そのアドレスを１と設定するのではなく、Ｎ＋１と設定し、その下流側の制御器１１のアドレスを、順にＮ−１、Ｎ−２、・・とするようにしてもよい。すなわち前述の演算規則は、所定の演算値１を加算するものであったが、それに限らず、所定の演算値を減算するものであってもよい。また、乗算あるいは除算を行って下流側の制御器１１のアドレスを求めるように演算規則を設定してもよい。なお、全ての制御器１１に対し同じ演算規則が一様に設定されていれば、各制御器１１に設定されるアドレスは、必然的に、上流側から下流側に向けて所定の規則に従って順次異なる値となる。このように、各制御器１１に設定されるアドレスは、その整列順に順次所定の規則を持って異なる値になればよく、演算規則はどのようなものであってもよい。
【００４０】
また、上記実施例では、制御器１１が支持部材３ａの各列に対応して設けられるものとしたが、これに限らず、制御器１１は、支持部材３ａの列を単位として複数列、例えば、２列または３列毎に設けられるものとしてもよい。さらには、各制御器１１が対応する支持部材３ａの列の数を同じとするものに限らず、例えば、隣り合う２つの制御器１１のそれぞれに対応する支持部材３ａの数が異なるものであってもよい。
【産業上の利用可能性】
【００４１】
本発明は、図１の形態いわゆるＶ字形のクリール装置１に限定されず、どのような形態のクリール装置にも適用できる。また、図１の例では、経糸列が２つの給糸体枠３ｂに分けて並置されているが、この場合、第１の伝送ライン１３による制御器１１の並列接続を給糸体枠３ｂ毎に独立したものとし、給糸体枠３ｂ毎に中央処理装置１２を設けることもできる。すなわち、２本の第１の伝送ライン１３が中央処理装置１２に接続され、各第１の伝送ライン１３が、それぞれ１つの給糸体枠３ｂに対応する制御器１１を直列接続する。また、これとは別に、各給糸体列に対応する制御器１１の全てを第１の伝送ライン１３で直列接続してもよい。この場合、給糸体枠３ｂ単位で接続するようにして、一方の給糸体枠３ｂの端部の給糸体列に対応する制御器１１と他方の給糸体枠３ｂの端部の給糸体列に対応する制御器１１とを接続するようにしてもよいし、給糸体枠３ｂとは無関係に給糸体列の位置に応じた順で接続するようにしてもよい。
【図面の簡単な説明】
【００４２】
【図１】クリール装置１の平面図である。
【図２】クリール装置１の側面図である。
【図３】クリール装置１の給糸体２の支持部分の拡大断面図である。
【図４】クリール装置１の給糸体２の支持部分の拡大側面図である。
【図５】クリール装置１の糸切れ検出装置１０のブロック線図である。
【図６】アドレス設定動作のフローチャート図である。
【符号の説明】
【００４３】
１  クリール装置
２  給糸体
３  機枠、３ａ  支持部材  ３ｂ  給糸体枠
４  経糸
５  筬
６  ガイドロール
７  巻取装置
８  巻取ビーム
９  糸切れセンサ
１０  糸切れ検出装置
１１  制御器
１２  中央処理装置
１３  第１の伝送ライン
１４  第２の伝送ライン
１５  入力ポート
１６  制御部
１７  記憶部
１８  出力ポート
１９  伝送ライン
【図１】
2006152463.tif 000003
【図２】
2006152463.tif 000004
【図３】
2006152463.tif 000005
【図４】
2006152463.tif 000006
【図５】
2006152463.tif 000007
【図６】
2006152463.tif 000008