(57)【要約】【課題】アナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時における同期性能の向上を図ることができる映像信号処理回路を提供する。【解決手段】アナログ複合映像信号をＡＤ変換するＡＤＣ１１と、デジタルの複合映像信号から同期信号Ｓｄを分離するデジタル同期分離回路１２と、同期信号を用いてデジタルの複合映像信号に映像信号処理を施すデジタル映像信号処理回路１３と、を備える映像信号処理回路１において、入力端子１４とセレクタ１５とを設ける。入力端子１４は、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号Ｓａを分離する外部のアナログ同期分離回路２０から、同期信号Ｓａの供給を受ける。セレクタ１５は、同期信号ＳｄおよびＳａのうちの一方を選択する。デジタル映像信号処理回路１３は選択された同期信号を用いる。【選択図】図４
2006109066.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、
前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、
前記ＡＤ変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、
外部から同期信号の供給を受ける入力端子と、
前記デジタル同期分離回路により得られる同期信号および前記入力端子に供給される同期信号のうちいずれか一方を選択するセレクタと、
前記セレクタにより選択された同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。
【請求項２】
請求項１に記載の映像信号処理回路において、
前記入力端子は、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離して出力するアナログ同期分離回路に接続されることを特徴とする映像信号処理回路。
【請求項３】
少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、
前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、
前記ＡＤ変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、
前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離するアナログ同期分離回路と、
前記デジタル同期分離回路により得られる同期信号および前記アナログ同期分離回路により得られる同期信号のうちいずれか一方を選択するセレクタと、
前記セレクタにより選択された同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。
【請求項４】
請求項１〜３のいずれか１項に記載の映像信号処理回路であって、
前記アナログ複合映像信号に含まれるノイズ量を検出するノイズ検出器を備え、
前記セレクタは、前記ノイズ検出器の検出結果に基づいて同期信号を選択することを特徴とする映像信号処理回路。
【請求項５】
請求項４に記載の映像信号処理回路において、
前記セレクタは、前記アナログ複合映像信号に含まれるノイズ量が所定の閾値以上の場合に前記アナログ同期分離回路により得られる同期信号を選択することを特徴とする映像信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン放送信号などのアナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路に関する。
【背景技術】
【０００２】
従来、アナログテレビジョン放送信号などのアナログ複合映像信号からＲＧＢ信号を生成するビデオデコーダとして、ＢＩＰ−ＩＣを用いたアナログ方式のデコーダ（アナログビデオデコーダ）が広く利用されてきた。ところが、近年、デジタル技術の進歩により、また、液晶ディスプレイ（ＬＣＤ）やプラズマディスプレイ（ＰＤＰ）等のデジタルディスプレイの普及に伴い、ＭＯＳ−ＩＣによるデジタル方式のデコーダ（デジタルビデオデコーダ）が増えてきている。
【０００３】
図９は、アナログビデオデコーダ７０の構成を示すブロック図である。図９において、アナログビデオデコーダ７０には外部からアナログ複合映像信号が入力され、この信号は、アナログ同期分離回路７１とアナログ映像信号処理回路７２とに供給される。アナログ同期分離回路７１は、アナログ複合映像信号から同期信号を分離し、これをアナログ映像信号処理回路７２に供給する。アナログ映像信号処理回路７２は、アナログ同期分離回路７１から供給される同期信号を用いて、アナログ複合映像信号に対して各種の映像信号処理（Ｙ／Ｃ分離、色復調など）を施し、アナログＲＧＢ信号を生成して出力する。
【０００４】
図１０は、デジタルビデオデコーダ８０の構成を示すブロック図である。図１０において、デジタルビデオデコーダ８０には外部からアナログ複合映像信号が入力される。このアナログ複合映像信号は、ＡＤ変換器（ＡＤＣ）８１によりデジタル信号に変換された後、デジタル同期分離回路８２とデジタル映像信号処理回路８３とに供給される。デジタル同期分離回路８２は、デジタル変換された複合映像信号から同期信号を分離し、これをデジタル映像信号処理回路８３に供給する。デジタル映像信号処理回路８３は、デジタル同期分離回路８２から供給される同期信号を用いて、デジタル化された複合映像信号に対して各種の映像信号処理（Ｙ／Ｃ分離、色復調など）を施し、デジタルＲＧＢ信号を生成して出力する。
【０００５】
なお、特許文献１、２には、アナログ複合映像信号に関する記載がある。
【０００６】
【特許文献１】特開２００３−１５３２９８号公報
【特許文献２】特開平１０−２５４４２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記デジタルビデオデコーダは、アナログビデオデコーダと比較して、デジタル化に伴う利点を有する。しかし、弱電界時における同期性能については、アナログビデオデコーダに劣っているのが現状である。以下、両者の同期性能の差について説明する。
【０００８】
図１１（ａ）は、ノイズが無い状態における、アナログ複合映像信号の波形図である。図１１（ａ）には、輝度信号と同期信号とが合成されてなる白黒テレビジョン信号が示されている。なお、カラーテレビジョン信号は、白黒テレビジョン信号において、バックポーチにカラーバースト信号が重畳され、輝度信号に搬送色信号が重畳されたものである。
【０００９】
同期信号の分離（同期分離）は、図１１（ａ）の一点鎖線で示すとおり、同期信号の先端レベル（シンクチップレベル）とペデスタルレベルとの間のスライスレベルで複合映像信号をコンパレータで切り出す（スライスする）ことにより行われる。この同期分離により、図１１（ｂ）のように同期信号が分離される。ところが、図１１（ｃ）を見れば分かるように、弱電界時においては複合映像信号に高周波のノイズが乗っており、このノイズは同期分離に影響を及ぼす。
【００１０】
図１２は、同期分離の手順を示す図である。図１２において、（ａ）にはアナログビデオデコーダによる手順の一例が示されており、（ｂ）にはデジタルビデオデコーダによる手順の一例が示されている。以下、図１２に従って、弱電界時における同期分離について、アナログビデオデコーダとデジタルビデオデコーダとを比較する。
【００１１】
アナログビデオデコーダは、図１２（ａ）に示されるとおり、アナログローパスフィルタによりアナログ複合映像信号から高周波成分を除去し、コンパレータを用いて得られた信号をスライスレベルで切り出すことにより、同期信号を分離する。このため、アナログビデオデコーダによれば、弱電界時においても良好に同期信号を分離することができる。
【００１２】
一方、デジタルビデオデコーダは、図１２（ｂ）に示されるとおり、まず、アナログ複合映像信号をサンプリングクロックでサンプリングし、デジタルの複合映像信号に変換する。このとき、弱電界信号により重畳されたノイズが原因となり、デジタル変換後の複合映像信号にはデジタル化されたノイズ成分が含まれることとなる。このノイズ成分は、デジタルローパスフィルタによってある程度軽減されるが、最終的に、同期分離後の信号すなわち再生された同期信号に残ってしまう。
【００１３】
このように、デジタルビデオデコーダは、現時点では、弱電界時の同期分離についてアナログビデオデコーダに及ばないのが現状である。
【００１４】
ここで、同期信号は複合映像信号のタイミング情報であるので、同期信号が正確に再現されない場合には、画面が揺れるといった問題や、輝度信号または色信号が正確に再生されないといった問題が発生する。
【００１５】
そこで、本発明は、アナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時における同期性能の向上を図ることができる映像信号処理回路を提供する。
【課題を解決するための手段】
【００１６】
本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、前記ＡＤ変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、外部から同期信号の供給を受ける入力端子と、前記デジタル同期分離回路により得られる同期信号および前記入力端子に供給される同期信号のうちいずれか一方を選択するセレクタと、前記セレクタにより選択された同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。
【００１７】
本発明の好適な態様では、前記入力端子は、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離して出力するアナログ同期分離回路に接続される。
【００１８】
また、本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、前記ＡＤ変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離するアナログ同期分離回路と、前記デジタル同期分離回路により得られる同期信号および前記アナログ同期分離回路により得られる同期信号のうちいずれか一方を選択するセレクタと、前記セレクタにより選択された同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。
【００１９】
本発明の好適な態様では、前記アナログ複合映像信号に含まれるノイズ量を検出するノイズ検出器を備え、前記セレクタは、前記ノイズ検出器の検出結果に基づいて同期信号を選択する。この構成における好適な態様では、前記セレクタは、前記アナログ複合映像信号に含まれるノイズ量が所定の閾値以上の場合に前記アナログ同期分離回路により得られる同期信号を選択する。
【発明の効果】
【００２０】
本発明によれば、アナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時における同期性能の向上を図ることができる映像信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に従って説明する。
【００２２】
図１は、本実施の形態に係る映像信号処理回路１の構成を示すブロック図である。この映像信号処理回路１は、外部から入力されたアナログ複合映像信号から、デジタルの３原色（ＲＧＢ）信号を作成して出力する回路である。ここで、アナログ複合映像信号とは、輝度信号や色信号などの映像信号と同期信号とが合成されてなるアナログの信号であり、例えばＮＴＳＣ方式やＰＡＬ方式などのビデオ信号である。
【００２３】
図１において、映像信号処理回路１は、ＡＤ変換器（ＡＤＣ）１１、デジタル同期分離回路１２、デジタル映像信号処理回路１３、入力端子１４、およびセレクタ１５を有する。好適な態様では、映像信号処理回路１は、デジタルＩＣにより構成されるデジタルビデオデコーダである。この構成において、外部からのアナログ複合映像信号は、ＡＤＣ１１に入力される。
【００２４】
ＡＤＣ１１は、入力されたアナログ複合映像信号をＡＤ変換し、得られたデジタルの複合映像信号をデジタル同期分離回路１２およびデジタル映像信号処理回路１３に供給する。
【００２５】
デジタル同期分離回路１２は、ＡＤＣ１１から供給されるデジタルの複合映像信号から同期信号を分離し、得られた同期信号を後述するセレクタ１５を介してデジタル映像信号処理回路１３に供給する。ここで、同期信号は、水平同期信号（Ｈ−ＳＹＮＣ）および垂直同期信号（Ｖ−ＳＹＮＣ）である。図２に、デジタル同期分離回路１２の構成の一例を示す。ただし、デジタル同期分離回路１２としては様々なタイプのものが知られており、本実施の形態に係るデジタル同期分離回路１２のタイプは特に限定されない。以下、図２に示されるデジタル同期分離回路１２について説明する。なお、以下の説明において、アナログ複合映像信号は、ＮＴＳＣ方式のビデオ信号であるものとする。
【００２６】
図２において、デジタル同期分離回路１２は、デジタルローパスフィルタ（デジタルＬＰＦ）３０、コンパレータ３１、ＰＬＬ回路３２、分周器３３、垂直同期分離回路３４、およびスイッチ回路３５を含んで構成されている。
【００２７】
デジタルＬＰＦ３０は、ＡＤＣ１１からデジタルの複合映像信号の供給を受け、この信号から高周波成分を除去する。そして、デジタルＬＰＦ３０は、得られた信号Ｓ０をコンパレータ３１に供給する。
【００２８】
コンパレータ３１は、デジタルＬＰＦ３０から供給される複合映像信号Ｓ０を所定のスライスレベルＬ１で切り出す（スライスする）ことにより、複合映像信号Ｓ０から信号Ｓ１（Ｃ−ＳＹＮＣ）を分離する。そして、得られた信号Ｓ１をＰＬＬ回路３２に供給する。このＰＬＬ回路３２は、位相検出器３２ａ、ループフィルタ３２ｂ、電圧制御発振器（ＶＣＯ）３２ｃ、および分周器３２ｄを含んで構成されている。
【００２９】
位相検出器３２ａは、コンパレータ３１の出力信号Ｓ１と、分周器３２ｄの出力信号Ｓ５（再生されたＨ−ＳＹＮＣ）との入力を受け、両者の位相を比較し、両者の位相差に対応する電圧値を有する位相差信号Ｓ２をループフィルタ３２ｂに出力する。
【００３０】
ループフィルタ３２ｂは、位相検出器３２ａから供給される位相差信号Ｓ２から高周波成分を除去し、得られた信号Ｓ３をＶＣＯ３２ｃに供給する。
【００３１】
ＶＣＯ３２ｃは、ループフィルタ３２ｂから供給される信号Ｓ３の電圧値に応じて、出力信号Ｓ４の発振周波数を変化させて分周器３２ｄに出力する。ここで、ＶＣＯ３２ｃは、コンパレータ３１の出力信号Ｓ１と分周器３２ｄの出力信号Ｓ５との位相差をなくす方向に発振周波数を変化させる。
【００３２】
分周器３２ｄは、ダウンカウンタを含んで構成され、ＶＣＯ３２ｃの出力信号Ｓ４を分周比Ｎ（Ｎは偶数）で分周し、周期１Ｈ（１水平走査期間）の信号Ｓ５を生成する。分周器３２ｄは、この信号Ｓ５を、再生されたＨ−ＳＹＮＣとして、セレクタ１５に出力するとともに、位相検出器３２ａにフィードバックする。また、分周器３２ｄは、信号Ｓ５を生成する過程で、ＶＣＯ３２ｃの出力信号Ｓ４を分周比Ｎ／２で分周して周期Ｈ／２の信号Ｓ６を生成し、この信号Ｓ６を分周器３３に出力する。
【００３３】
分周器３３は、ダウンカウンタを含んで構成され、分周器３２ｄから供給される周期Ｈ／２の信号Ｓ６を分周比５２５で分周し、周期２６２．５Ｈの信号Ｓ７を生成する。分周器３３は、得られた信号Ｓ７をスイッチ回路３５に出力する。
【００３４】
上記のコンパレータ３１の出力信号Ｓ１は、上記のＰＬＬ回路３２に供給されるとともに、垂直同期分離回路３４にも供給される。
【００３５】
垂直同期分離回路３４は、積分回路３４ａとコンパレータ３４ｂとを含んで構成される。図３に、垂直同期分離回路３４に入力される入力信号Ｓ１、積分回路３４ａの出力信号Ｓ８、およびコンパレータ３４ｂの出力信号Ｓ９の波形図を示す。
【００３６】
積分回路３４ａは、アナログ方式またはデジタル方式により入力信号Ｓ１を積分し、積分信号Ｓ８をコンパレータ３４ｂに出力する。コンパレータ３４ｂは、積分回路３４ａからの積分信号Ｓ８を所定のスライスレベルＬ２で切り出し、得られた信号Ｓ９をスイッチ回路３５に出力する。また、コンパレータ３４ｂは、信号Ｓ９を分周器３３に供給する。分周器３３は、この信号Ｓ９により適宜のタイミングでリセットされる。例えば、分周器３３は、ある一連のアナログ複合映像信号について、信号Ｓ９に含まれる最初のパルスでリセットされる。
【００３７】
スイッチ回路３５は、分周器３３の出力信号Ｓ７および垂直同期分離回路３４の出力信号Ｓ９のうちいずれか一方の信号を、選択的に、再生されたＶ−ＳＹＮＣとしてセレクタ１５に出力する。例えば、スイッチ回路３５は、ある一連のアナログ複合映像信号について、信号Ｓ９の最初のパルスが出力されるまで信号Ｓ９を選択し、当該パルスの出力後においては信号Ｓ７を選択する。
【００３８】
図１に戻り、デジタル映像信号処理回路１３は、セレクタ１５から供給される同期信号（Ｈ−ＳＹＮＣおよびＶ−ＳＹＮＣ）を用いて、ＡＤＣ１１によりデジタル化された複合映像信号に所定の映像信号処理を施し、デジタルのＲＧＢ信号を生成して外部に出力する。ここで、所定の映像信号処理としては、例えば、アナログ複合映像信号をクランプするクランプ回路（図１では不図示）のためのクランプパルスを生成する処理、デジタル化された複合映像信号から輝度信号（Ｙ）と色信号（Ｃ）とを生成するＹ／Ｃ分離処理、生成された色信号から色差信号（Ｒ−Ｙ，Ｇ−Ｙ，Ｂ−Ｙ）を復調する色復調処理、輝度信号と色差信号とからＲＧＢ信号を生成するＲＧＢ信号生成処理、などがある。
【００３９】
以上のとおり、本実施の形態の映像信号処理回路１は、内部のデジタル同期分離回路１２により同期信号を抽出し、この同期信号を用いてアナログ複合映像信号からデジタルＲＧＢ信号を生成することができる。すなわち、上記の映像信号処理回路１は、それ単体でデジタルビデオデコーダとして機能する。
【００４０】
しかし、先述したとおり、デジタル同期分離回路１２により同期分離を行う構成では、弱電界時において正確な同期信号を得ることができない。このため、弱電界時に、画面が揺れるといった問題や、輝度信号または色信号が正確に再生されないといった問題が生じてしまう。また、先述したとおり、弱電界時における同期分離については、アナログ同期分離回路の方がデジタル同期分離回路よりも性能が良い。
【００４１】
そこで、本実施の形態では、弱電界時における同期性能の向上を図ることを可能とするため、映像信号処理回路１は、外部のアナログ同期分離回路により得られた同期信号を利用可能な構成となっている。具体的には、映像信号処理回路１には、外部のアナログ同期分離回路から同期信号の供給を受ける入力端子１４と、デジタル同期分離回路１２により得られる同期信号および入力端子１４に入力される同期信号のうちいずれか一方を選択するセレクタ１５とが設けられている。以下、この構成について、より具体的に説明する。
【００４２】
図４は、映像信号処理回路１にアナログ同期分離回路２０が外付けされてなる映像信号処理回路２の構成を示すブロック図である。図４において、外部からのアナログ複合映像信号は、ＡＤＣ１１に入力されるとともに、アナログ同期分離回路２０にも入力される。
【００４３】
アナログ同期分離回路２０は、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離し、この同期信号を映像信号処理回路１の入力端子１４に供給する。ここで、同期信号は、水平同期信号（Ｈ−ＳＹＮＣ）および垂直同期信号（Ｖ−ＳＹＮＣ）、または、これらが複合された複合同期信号（Ｃ−ＳＹＮＣ）である。
【００４４】
図５に、アナログ同期分離回路２０の構成の一例を示す。ただし、アナログ同期分離回路としては様々なタイプのものが知られており、本実施の形態に係るアナログ同期分離回路２０のタイプは特に限定されない。以下、図５に示されるアナログ同期分離回路２０について説明する。なお、以下の説明において、アナログ複合映像信号は、ＮＴＳＣ方式のビデオ信号であるものとする。
【００４５】
図５において、アナログ同期分離回路２０は、アナログローパスフィルタ（アナログＬＰＦ）４０、コンパレータ４１、ＰＬＬ回路４２、分周器４３、垂直同期分離回路４４、およびスイッチ回路４５を含んで構成されている。
【００４６】
アナログＬＰＦ４０は、入力されたアナログ複合映像信号から高周波成分を除去する。このアナログＬＰＦ４０により、アナログ複合映像信号（特に弱電界信号）に含まれる高周波のノイズ成分が除去される。アナログＬＰＦ４０は、得られた信号をコンパレータ４１に供給する。
【００４７】
コンパレータ４１、ＰＬＬ回路４２、分周器４３、垂直同期分離回路４４、およびスイッチ回路４５は、図２に示されるデジタル同期分離回路１２のもの（符号３１〜３５）と殆ど同じであるので、これらについては説明を省略する。
【００４８】
図４に戻り、アナログ同期分離回路２０により分離された同期信号は、映像信号処理回路１の入力端子１４を介してセレクタ１５に供給される。したがって、セレクタ１５には、デジタル同期分離回路１２により分離された同期信号（以下、「同期信号Ｓｄ」と称す）と、アナログ同期分離回路２０により分離された同期信号（以下、「同期信号Ｓａ」と称す）とが供給される。
【００４９】
セレクタ１５は、同期信号Ｓｄおよび同期信号Ｓａのうちいずれか一方を選択する。例えば、外部から設定可能なレジスタ１６の値が「０」である場合には同期信号Ｓｄを選択し、「１」である場合には同期信号Ｓａを選択する。そして、セレクタ１５は、選択された同期信号ＳｄまたはＳａを外部に出力するとともに、デジタル映像信号処理回路１３に供給する。
【００５０】
デジタル映像信号処理回路１３は、セレクタ１５から供給される同期信号ＳｄまたはＳａを用いて、デジタルの複合映像信号に所定の映像信号処理を施し、デジタルのＲＧＢ信号を生成して出力する。
【００５１】
つぎに、上記構成を有する映像信号処理回路１の好適な使用態様について説明する。
【００５２】
使用者（例えばテレビジョン受像機の製造メーカ）は、同期性能よりもコストを重視する場合には、アナログ同期分離回路２０を外付けすることなく、図１に示される映像信号処理回路１をビデオデコーダとしてテレビジョン受像機に搭載する。この場合、レジスタ１６の値を「０」に設定すれば、デジタル同期分離回路１２により抽出される同期信号Ｓｄがデジタル映像信号処理回路１３に供給される。このため、この使用態様では、比較的ノイズの少ない映像信号については正確な同期信号を得ることができるが、比較的ノイズの多い映像信号（弱電界信号等）については正確な同期信号を得ることができない。
【００５３】
一方、使用者は、コストよりも同期性能を重視する場合には、映像信号処理回路１にアナログ同期分離回路２０を外付けし、図４に示される映像信号処理回路２をビデオデコーダとしてテレビジョン受像機に搭載する。この場合、レジスタ１６の値を「１」に設定すれば、アナログ同期分離回路２０により抽出される同期信号Ｓａがデジタル映像信号処理回路１３に供給される。このため、この使用態様では、比較的ノイズの多い映像信号（弱電界信号等）についても正確な同期信号を得ることができる。すなわち、使用者は、アナログ同期分離回路２０を外付けすることにより、デジタルビデオデコーダの同期性能の向上を図ることができる。
【００５４】
ここで、デジタル映像信号処理回路１３は、同期信号Ｓｄが供給される場合を想定して、すなわち同期信号Ｓｄのタイミングを基準として設計されている。そこで、使用者は、アナログ同期分離回路２０を外付けする場合、同期信号Ｓｄに対する同期信号Ｓａの時間的なずれを確認する。具体的には、使用者は、セレクタ１５の出力を切り替えて、同期信号Ｓｄが選択された場合と同期信号Ｓａが選択された場合とで、適宜の箇所の信号（例えばセレクタ１５の出力信号）の波形を比較することにより、同期信号Ｓｄに対する同期信号Ｓａの時間的なずれを確認する。そして、使用者は、この時間的なずれが無くなるようにアナログ同期分離回路２０を調整する。または、使用者は、時間的なずれによる影響が無くなるように、デジタル映像信号処理回路１３により生成される各種のタイミング信号を調整する。したがって、デジタル映像信号処理回路１３により生成されるタイミング信号は、時間的に調整可能であることが好ましい。
【００５５】
以下、上記のタイミング信号の調整について、クランプパルスのタイミングの調整を例にとって説明する。図６は、クランプパルスのタイミングの調整を説明するためのブロック図である。
【００５６】
図６において、デジタル映像信号処理回路１３に含まれるクランプパルス生成回路１３ａは、セレクタ１５から供給される同期信号ＳｄまたはＳａに基づいて、クランプパルスを生成してクランプ回路５０に出力する。クランプ回路５０は、クランプパルスが供給される期間、アナログ複合映像信号を所定レベルにクランプする。
【００５７】
図７は、同期信号およびクランプパルスの波形図である。図７において、（ａ）には同期信号Ｓｄが示されており、（ｂ）には同期信号Ｓｄに基づいて生成されるクランプパルスＣＰｄが示されている。これらに示されるとおり、クランプパルス生成回路１３ａは、同期信号Ｓｄの立ち下がりから所定時間ｔ１経過後に、クランプパルスＣＰｄを発生させる。ここで、所定時間ｔ１は、このクランプパルスＣＰｄにより良好なクランプが行われるように予め決められており、レジスタ１３ｂに設定されている。
【００５８】
図７において、（ｃ）には同期信号Ｓａが示されており、（ｄ）には同期信号Ｓａに基づいて生成されるクランプパルスＣＰａが示されている。これらに示されるとおり、同期信号Ｓａは同期信号Ｓｄに対して時間ｔ２だけ遅延しており、このためクランプパルスＣＰａもクランプパルスＣＰｄに対して時間ｔ２だけ遅延している。このクランプパルスの遅延により良好なクランプが阻害される可能性がある。そこで、使用者は、同期信号Ｓｄに対する同期信号Ｓａの遅延時間ｔ２を測定し、レジスタ１３ｂの設定値をｔ１から（ｔ１−ｔ２）に変更する。これにより、クランプパルス生成回路１３ａは、図７（ｅ）に示されるとおり、同期信号Ｓａの立ち下がりから時間（ｔ１−Ｔ２）経過後にクランプパルスＣＰａ’を発生させることとなる。この結果、同期信号Ｓａに基づいて生成されるクランプパルスＣＰａ’のタイミングを、図７（ｂ）に示される理想的なクランプパルスＣＰｄのタイミングに一致させることができる。なお、遅延時間ｔ２の測定は、例えば、レジスタ１６に「０」を設定した場合と「１」を設定した場合とで、同期信号、クランプパルス、またはクランプ回路５０の出力信号の波形を観測し、得られた波形を比較することにより行われる。
【００５９】
以上のとおり、本実施の形態に係る映像信号処理回路１によれば、以下の効果が得られる。すなわち、入力されたアナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路において、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離する外部のアナログ同期分離回路から、同期信号の供給を受ける入力端子１４が設けられているので、弱電界時における同期性能の向上を図ることができる。
【００６０】
また、アナログ同期分離回路から同期信号の供給を受ける入力端子１４を備えるとともに、デジタル同期分離回路１２と、入力端子１４に供給される同期信号とデジタル同期分離回路１２により得られる同期信号とのうち一方を選択するセレクタ１５とを備えているので、使用者は、（Ａ）アナログ同期分離回路を設けずに、デジタル同期分離回路１２に同期分離を行わせる、コスト重視の使用態様と、（Ｂ）アナログ同期分離回路を設け、アナログ同期分離回路に同期分離を行わせる、同期性能重視の使用態様とを選択することができる。
【００６１】
また、入力端子１４を備えるとともに、デジタル同期分離回路１２とセレクタ１５とを備えているので、アナログ同期分離回路による同期信号が選択された場合と、デジタル同期分離回路１２による同期信号が選択された場合とで、同期信号やクランプパルス等の波形を観測して比較することにより、デジタル同期分離回路１２により得られる同期信号に対する、アナログ同期分離回路により得られる同期信号の時間的なずれを確認することができる。そして、確認結果に基づいて、アナログ同期分離回路やデジタル映像信号処理回路１３を調整することにより、アナログ同期分離回路により得られる同期信号の時間的なずれを補償することができる。
【００６２】
また、本実施の形態に係る映像信号処理回路２によれば、すなわち映像信号処理回路１にアナログ同期分離回路２０を付加した構成によれば、以下の効果が得られる。すなわち、入力されたアナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路において、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離するアナログ同期分離回路２０が設けられているので、アナログ同期分離回路２０により正確な同期信号を得ることができ、弱電界時における同期性能の向上を図ることができる。
【００６３】
また、アナログ同期分離回路２０と、デジタル同期分離回路１２と、セレクタ１５とを備えているので、状況に応じて、アナログ同期分離回路２０により得られる同期信号と、デジタル同期分離回路１２により得られる同期信号とを切り替えて使用することができる。例えば、比較的ノイズの少ない信号についてはデジタル同期分離回路１２により得られる同期信号を使用し、比較的ノイズの多い信号（弱電界信号等）についてはアナログ同期分離回路２０により得られる同期信号を使用することが好適である。図８に、ノイズ量に応じて同期信号を切り替える映像信号処理回路３の構成を示す。図８において、映像信号処理回路３は、アナログ複合映像信号に含まれるノイズ量を検出するノイズ検出器６０を備えている。そして、セレクタ１５は、ノイズ検出器６０の検出結果に基づいて同期信号の選択を行う。具体的には、セレクタ１５は、ノイズ検出器６０により検出されたノイズ量が所定レベル未満である場合には、デジタル同期分離回路１２により得られる同期信号を選択し、所定レベル以上である場合には、アナログ同期分離回路２０により得られる同期信号を選択する。
【００６４】
以上、本発明の実施の形態について説明したが、本発明が上記の実施の形態に限定されないことは言うまでもない。例えば、アナログ同期分離回路２０は、同期信号として、Ｃ−ＳＹＮＣを映像信号処理回路１に供給してもよい。この場合、アナログ同期分離回路２０では、Ｃ−ＳＹＮＣからＨ−ＳＹＮＣおよびＶ−ＳＹＮＣを分離する必要がないので、図５において、アナログＬＰＦ４０およびコンパレータ４１以外は省略可能である。その代わり、映像信号処理回路１側に、Ｃ−ＳＹＮＣからＨ−ＳＹＮＣおよびＶ−ＳＹＮＣを分離する回路（例えば、図５の４２〜４５）が必要となる。
【００６５】
また、デジタル映像信号処理回路１３は、好適にはデジタルＲＧＢ信号を生成する回路であるが、これに限られず、デジタルの複合映像信号に対して同期信号を用いた処理を施す回路であればよい。例えば、デジタル映像信号処理回路１３は、輝度信号と色信号とを生成して出力する回路、輝度信号と色差信号とを生成して出力する回路、あるいはクランプパルスを生成して出力する回路などであっても構わない。
【００６６】
また、アナログ同期分離回路２０により得られる同期信号が選択される場合、デジタル同期分離回路１２の動作は停止してもよい。逆に、デジタル同期分離回路１２により得られる同期信号が選択される場合、アナログ同期分離回路２０の動作は停止してもよい。
【図面の簡単な説明】
【００６７】
【図１】実施の形態に係る映像信号処理回路の構成を示すブロック図である。
【図２】デジタル同期分離回路の構成の一例を示す図である。
【図３】垂直同期分離回路における信号の波形図を示す。
【図４】アナログ同期分離回路が外付けされてなる映像信号処理回路の構成を示すブロック図である。
【図５】アナログ同期分離回路の構成の一例を示す図である。
【図６】クランプパルスのタイミングの調整を説明するためのブロック図である。
【図７】同期信号およびクランプパルスの波形図である。
【図８】ノイズ量に応じて同期信号を切り替える映像信号処理回路の構成を示すブロック図である。
【図９】アナログビデオデコーダの構成を示すブロック図である。
【図１０】デジタルビデオデコーダの構成を示すブロック図である。
【図１１】アナログ複合映像信号の波形図である。
【図１２】同期分離の手順を示す図である。
【符号の説明】
【００６８】
１，２，３  映像信号処理回路、１１  ＡＤ変換器（ＡＤＣ）、１２  デジタル同期分離回路、１３  デジタル映像信号処理回路、１４  入力端子、１５  セレクタ、１６  レジスタ、２０  アナログ同期分離回路、６０  ノイズ検出器。
【図１】
2006109066.tif 000003
【図２】
2006109066.tif 000004
【図３】
2006109066.tif 000005
【図４】
2006109066.tif 000006
【図５】
2006109066.tif 000007
【図６】
2006109066.tif 000008
【図７】
2006109066.tif 000009
【図８】
2006109066.tif 000010
【図９】
2006109066.tif 000011
【図１０】
2006109066.tif 000012
【図１１】
2006109066.tif 000013
【図１２】
2006109066.tif 000014