(57)【要約】    【課題】  薄膜半導体装置を用いて優良に動作する静電容量検出装置等を提供する。    【解決手段】  信号増幅素子Ｔ２を構成する信号増幅用薄膜半導体装置と行選択素子Ｔ４を構成する行選択用薄膜半導体装置と列選択素子Ｔ３を構成する列選択用薄膜半導体装置とを出力線Ｏと電源線Ｐの間に直列に接続する。この場合、信号増幅用薄膜半導体装置と行選択用薄膜半導体装置と列選択用薄膜半導体装置の抵抗値を適切に定めなければ検出感度が低下してしまうため、行選択用薄膜半導体装置のオン抵抗Rsrと列選択用薄膜半導体装置のオン抵抗Rscが信号増幅用薄膜半導体装置のオン抵抗Rsaよりも小さくなるように設定する。【選択図】    図２
2006133217.tif 000002
【特許請求の範囲】
【請求項１】
対象物との距離に応じて変化する静電容量を検出することにより、前記対象物の表面形状を読み取る静電容量検出装置において、
Ｍ行Ｎ列に配置された静電容量検出素子と、該静電容量検出素子の各々に電源を供給する電源線と、該静電容量検出素子の各々からの信号を出力する出力線と、特定の行に配置された静電容量検出素子を選択するＭ本の行線と、特定の列に配置された静電容量検出素子を選択するＮ本の列線とを備え、
該静電容量検出素子の各々は、
ａ）該静電容量に応じた電荷を蓄積する信号検出素子と、
ｂ）該行線からの信号により該静電容量検出素子を選択状態とするための行選択素子と、
ｃ）該列線からの信号により該静電容量検出素子を選択状態とするための列選択素子と、
ｄ）該信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子とを含み、
該信号検出素子は、容量検出電極と基準コンデンサとを含み、
該信号増幅素子は、ソース電極とドレイン電極とゲート電極とを有する信号増幅用薄膜半導体装置からなり、
該行選択素子は、ソース電極とドレイン電極とゲート電極とを有する行選択用薄膜半導体装置からなり、
該列選択素子は、ソース電極とドレイン電極とゲート電極とを有する列選択用薄膜半導体装置からなり、
該基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、
該信号増幅用薄膜半導体装置のゲート電極と該容量検出電極と該基準コンデンサ第二電極とが接続され、
該行選択用薄膜半導体装置のゲート電極は行線に接続され、
該列選択用薄膜半導体装置のゲート電極は列線に接続され、
該信号増幅用薄膜半導体装置のソース電極およびドレイン電極と、該行選択用薄膜半導体装置のソース電極およびドレイン電極と、該列選択用薄膜半導体装置のソース電極およびドレイン電極とが、該電源線と該出力線の間で直列に接続され、
該行選択用薄膜半導体装置のオン抵抗と該列選択用薄膜半導体装置のオン抵抗は該信号増幅用薄膜半導体装置のオン抵抗よりも小さいことを特徴とする静電容量検出装置。
【請求項２】
前記信号増幅用薄膜半導体装置のソース電極は該電源線に接続され、
前記信号増幅用薄膜半導体装置のドレイン電極と前記列選択用薄膜半導体装置のソース電極とが接続され、
前記列選択用薄膜半導体装置のドレイン電極と前記行選択用薄膜半導体装置のソース電極とが接続され、
前記行選択用薄膜半導体装置のドレイン電極は前記出力線に接続されることを特徴とする請求項１に記載の静電容量検出装置。
【請求項３】
前記基準コンデンサ第一電極は列線に接続され、前記信号増幅用薄膜半導体装置と前記列選択用薄膜半導体装置はいずれもＮ型半導体装置又はＰ型半導体装置のいずれか一方の半導体装置で構成されていることを特徴とする請求項１乃至２記載の静電容量検出装置。
【請求項４】
前記基準コンデンサ第一電極は行線に接続され、前記信号増幅用薄膜半導体装置と前記行選択用薄膜半導体装置はいずれもＮ型半導体装置又はＰ型半導体装置のいずれか一方の半導体装置で構成されていることを特徴とする請求項１乃至２記載の静電容量検出装置。
【請求項５】
前記出力線は各列毎に個別に設けられていることを特徴とする請求項１乃至４記載の静電容量検出装置。
【請求項６】
前記基準コンデンサの電極面積をＳR（μｍ2）、前記基準コンデンサ誘電体膜の厚みをｔR（μｍ）、前記基準コンデンサ誘電体膜の比誘電率をεRゲート絶縁膜の厚みをｔox（μｍ）、前記ゲート絶縁膜の比誘電率をεoxとして、前記基準コンデンサ容量ＣRと前記信号増幅用薄膜半導体装置のトランジスタ容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義した時に（ε0は真空の誘電率）、
基準コンデンサ容量ＣRは、トランジスタ容量ＣTよりも１０倍以上大きいことを特徴とする請求項１乃至５記載の静電容量検出装置。
【請求項７】
対象物の形状を検知する対象物検知センサと集積回路とを備えたスマートカードであって、前記対象物検知センサは、請求項１乃至６記載の静電容量検出装置によって構成されていることを特徴とするスマートカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、指紋等の微細な凹凸を有する対象物の表面形状を、対象物表面との距離に応じて変化する静電容量を検出することにより読み取る静電容量検出装置及び該静電容量検出装置を搭載したスマートカードに関する。
【背景技術】
【０００２】
従来、指紋センサ等に用いられる静電容量検出装置はセンサ電極と当該センサ電極上に設けられた誘電体膜とを単結晶硅素基板に形成していた（例えば、下記特許文献１〜４参照）。図１０は従来の静電容量検出装置の動作原理を説明している。センサ電極と誘電体膜とがコンデンサの一方の電極と誘電体膜とをなし、人体が接地された他方の電極となる。このコンデンサの静電容量ＣFは誘電体膜表面に接した指紋の凹凸に応じて変化する。一方、半導体基板には静電容量ＣSをなすコンデンサを備え、これら二つのコンデンサを直列接続して、所定の電圧を印加する。こうすることで二つのコンデンサの間には指紋の凹凸に応じた電荷Ｑが発生する。この電荷Ｑを通常の半導体技術を用いて検出し、対象物の表面形状を読み取っていた。
【０００３】
【特許文献１】特開平１１−１１８４１５
【特許文献２】特開２０００−３４６６０８
【特許文献３】特開２００１−５６２０４
【特許文献４】特開２００１−１３３２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年においてはクレジットカードやキャッシュカード等のカード上に個人認証機能を設けてカードの安全性を高めるべきであるとの指摘が強い。それに対して、静電容量方式の指紋センサは薄膜化が可能であり、他の生体認証装置に比べて小型・軽量であるという特徴を有することからスマートカードなどへの応用が期待されている。しかしながら従来の単結晶硅素基板上に作られた静電容量検出装置は柔軟性に欠けるために、当該装置をプラスティック基板上に形成することが困難であるという問題があった。
【０００５】
この点についてはＳＵＦＴＬＡ（例えば、特開平１１−３１２８１１やS. Utsunomiya et. al. Society for Information Display p. 916 (2000)等参照）と呼ばれる転写技術を適応することで、半導体集積回路をプラスティック基板上に作成することができる。かかる技術を適応した場合には単結晶硅素基板と云った多大なエネルギーを消費して作られた高価な基板を使用する必要がなく、貴重な地球資源を浪費することなく安価に当該装置を作成する事が出来る。
【０００６】
このような背景から、プラスティック基板上等に設ける静電容量検出装置を薄膜半導体装置にて作成することが好ましいと考えられるが、図１０に示した従来の動作原理を適応した静電容量検出装置を薄膜半導体装置にて作成するのは、現在の薄膜半導体装置の技術を以ってしては非常に困難である。その理由は二つの直列接続されたコンデンサ間に誘起される電荷Ｑが非常に小さいために、高精度感知を可能とする単結晶硅素ＬＳＩ技術を用いれば電荷Ｑを正確に読み取れるが、薄膜半導体装置ではトランジスタ特性が単結晶硅素ＬＳＩ技術程には優れず、また薄膜半導体装置間の特性偏差も大きいために電荷Ｑを正確に読み取ることが出来ないからである。
【０００７】
そこで本発明は上述の諸事情を鑑み、その目的とするところは、薄膜半導体装置を用いても高精度に静電容量を感知することができる静電容量検出装置を提供することにある。すなわち、安定に動作し、更に製造時に不要なエネルギーや労力を削減し得、また単結晶硅素基板以外にも作成し得る優良な静電容量検出装置を提供することにある。より具体的には薄膜半導体装置を用いて優良に動作する静電容量検出装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る静電容量検出装置は、対象物との距離に応じて変化する静電容量を検出することにより、前記対象物の表面形状を読み取る静電容量検出装置において、Ｍ行Ｎ列に配置された静電容量検出素子と、該静電容量検出素子の各々に電源を供給する電源線と、該静電容量検出素子の各々からの信号を出力する出力線と、特定の行に配置された静電容量検出素子を選択するＭ本の行線と、特定の列に配置された静電容量検出素子を選択するＮ本の列線とを備え、該静電容量検出素子の各々は、ａ）該静電容量に応じた電荷を蓄積する信号検出素子と、ｂ）該行線からの信号により該静電容量検出素子を選択状態とするための行選択素子と、ｃ）該列線からの信号により該静電容量検出素子を選択状態とするための列選択素子と、ｄ）該信号検出素子が蓄積した電荷に対応した信号を増幅する信号増幅素子とを含み、該信号検出素子は、容量検出電極と基準コンデンサとを含み、該信号増幅素子は、ソース電極とドレイン電極とゲート電極とを有する信号増幅用薄膜半導体装置からなり、該行選択素子は、ソース電極とドレイン電極とゲート電極とを有する行選択用薄膜半導体装置からなり、該列選択素子は、ソース電極とドレイン電極とゲート電極とを有する列選択用薄膜半導体装置からなり、該基準コンデンサは基準コンデンサ第一電極と基準コンデンサ誘電体膜と基準コンデンサ第二電極とから成り、該信号増幅用薄膜半導体装置のゲート電極と該容量検出電極と該基準コンデンサ第二電極とが接続され、該行選択用薄膜半導体装置のゲート電極は行線に接続され、該列選択用薄膜半導体装置のゲート電極は列線に接続され、該信号増幅用薄膜半導体装置のソース電極およびドレイン電極と、該行選択用薄膜半導体装置のソース電極およびドレイン電極と、該列選択用薄膜半導体装置のソース電極およびドレイン電極とが、該電源線と該出力線の間で直列に接続され、該行選択用薄膜半導体装置のオン抵抗と該列選択用薄膜半導体装置のオン抵抗は該信号増幅用薄膜半導体装置のオン抵抗よりも小さいことを特徴とする。
【０００９】
かかる構成によれば、電源線と出力線の間に直列に接続された信号増幅用薄膜半導体装置と行選択用薄膜半導体装置と列選択用薄膜半導体装置のそれぞれのオン抵抗に関し、行選択用薄膜半導体装置のオン抵抗と列選択用薄膜半導体装置のオン抵抗は、信号増幅用薄膜半導体装置のオン抵抗よりも小さく設定されている。このように、信号増幅用薄膜半導体装置と行選択用薄膜半導体装置と列選択用薄膜半導体装置の抵抗値を適切な値に定めることで、検出感度の低下を防ぐとともに対象物の表面形状を良好に測定することができる。
【００１０】
ここで、上記構成にあっては、前記信号増幅用薄膜半導体装置のソース電極は該電源線に接続され、前記信号増幅用薄膜半導体装置のドレイン電極と前記列選択用薄膜半導体装置のソース電極とが接続され、前記列選択用薄膜半導体装置のドレイン電極と前記行選択用薄膜半導体装置のソース電極とが接続され、前記行選択用薄膜半導体装置のドレイン電極は前記出力線に接続される態様が好ましい。
【００１１】
また、前記基準コンデンサ第一電極は列線に接続され、前記信号増幅用薄膜半導体装置と前記列選択用薄膜半導体装置はいずれもＮ型半導体装置又はＰ型半導体装置のいずれか一方の半導体装置で構成される態様、若しくは前記基準コンデンサ第一電極は行線に接続され、前記信号増幅用薄膜半導体装置と前記行選択用薄膜半導体装置はいずれもＮ型半導体装置又はＰ型半導体装置のいずれか一方の半導体装置で構成される態様も好ましい。さらに、前記出力線は各列毎に個別に設けられている態様も好ましい。
【００１２】
また、前記基準コンデンサの電極面積をＳR（μｍ2）、前記基準コンデンサ誘電体膜の厚みをｔR（μｍ）、前記基準コンデンサ誘電体膜の比誘電率をεR
εR、前記信号増幅用薄膜半導体装置のゲート電極面積をＳT（μｍ2）、前記ゲート絶縁膜の厚みをｔox（μｍ）、前記ゲート絶縁膜の比誘電率をεoxとして、前記基準コンデンサ容量ＣRと前記信号増幅用薄膜半導体装置のトランジスタ容量ＣTとを
ＣR＝ε0・εR・ＳR／ｔR
ＣT＝ε0・εox・ＳT／ｔox
にて定義した時に（ε0は真空の誘電率）、
基準コンデンサ容量ＣRは、トランジスタ容量ＣTよりも十分に大きいことが好ましい。また、以上説明した静電容量検出装置を対象物検知センサとしてスマートカードに搭載しても良い。
【発明を実施するための最良の形態】
【００１３】
＜基本原理＞
まず、図１を参照しながら本願発明の基本原理について説明する。
対象物の表面形状に応じて変化する静電容量ＣFを有するコンデンサと、静電容量ＣRを持つ基準コンデンサ及びトランジスタ容量ＣTを有する信号増幅用薄膜半導体装置との間に誘起された電位ＶGは信号増幅用薄膜半導体装置のゲート電極（図中Ｇ）に接続され、半導体装置のゲート電位を変化させる。こうして此の薄膜半導体装置のドレイン領域（図中Ｄ）に所定の電圧を印可すると、誘起されたゲート電位ＶGに応じて薄膜半導体装置のソースドレイン間に流れる電流Ｉdsは著しく変調される。ゲート電極等には電位ＶGに応じて電荷Ｑが発生しているが、これらの電荷はどこにも流れずに保存されるので、電流値Ｉdsは一定となる。それ故にドレイン電圧を高くしたり或いは測定時間を長くしたりする等で電流Ｉdsの測定も容易になる。こうして薄膜半導体装置を用いても対象物の表面形状を十分正確に計測することが可能となる。対象物の静電容量情報を増幅した信号（電流や電圧）は出力線を介して読み取られる。対象物の静電容量を測定するには信号増幅素子を介する電流Ｉdsを計測しても良いし、こうした電流Ｉdsに対応する信号増幅素子を介した電圧Ｖを測定しても良い。以後電流Ｉds測定する場合の例について説明をするが、本願発明は電圧Ｖを測定する場合にも有効である。
【００１４】
Ａ．第１実施形態
次に本発明を具現化する回路構成を図２を用いて説明する。
本願発明の静電容量検出装置はＭ行Ｎ列（Ｍ、Ｎはそれぞれ１以上の整数）に配置された静電容量検出素子１と、該静電容量検出素子の各々に電源を供給する電源線Ｐと、該静電容量検出素子１の各々からの信号を出力する出力線Ｏと、特定の行に配置された静電容量検出素子１だけを選択するＭ本の行線Ｒと、特定の列に配置された静電容量検出素子だけを選択するＮ本の列線Ｃとを備える。各静電容量検出素子１は電源線Ｐと出力線Ｏの間に配置されている。そうして電源線Ｐと出力線Ｏの間に特定の電圧を印加することで、静電容量検出素子１が検出した静電容量に応じた信号が出力線Ｏに出力される。
【００１５】
前述のように各静電容量検出素子１は信号増幅素子Ｔ２と信号検出素子（４、５）とを必要不可欠な構成要素となす。信号検出素子（４、５）は、容量検出電極４と基準コンデンサ５とを含み、信号増幅素子Ｔ２は、ソース電極とドレイン電極とゲート電極とを有する信号増幅用薄膜半導体装置からなる。基準コンデンサ５は基準コンデンサ第一電極５１と基準コンデンサ誘電体膜５２と基準コンデンサ第二電極５３とからなる。そして、信号増幅用薄膜半導体装置のゲート電極と容量検出電極４と基準コンデンサ第二電極５３とが接続される。さらに本願発明の静電容量検出装置は、少なくとも容量検出電極４の表面を覆うように配置された容量検出誘電体膜６を備えている。容量検出誘電体膜６は、保護膜を兼ねていて、最表面に配置されている。容量検出電極４は、容量検出誘電体膜６を挿んで対象物と対向し、静電容量ＣFを持つコンデンサを形成する。こうした構成において、基準コンデンサ第一電極５１に適当な電圧を印加することで、信号増幅用薄膜半導体装置のゲート電極には電位ＶGが誘起される。
【００１６】
さらに本願発明の静電容量検出素子１は、行線Ｒ及び列線Ｃにより選択された静電容量検出素子１だけを選択して出力線Ｏに信号を出力させるための行選択素子Ｔ４と列選択素子Ｔ３を備える。そのような構成をなすことで、出力線Ｏに複数の静電容量検出素子１が接続されている場合でも、特定の行、特定の列に配置された静電容量検出素子１だけを一意的に選択することができ、各静電容量検出素子１からの信号が干渉し合うこと無く出力線Ｏから信号を取り出すことが可能となる。具体的には、行選択素子Ｔ４はソース電極とドレイン電極とゲート電極とを有する行選択用薄膜半導体装置からなり、列選択素子Ｔ３はソース電極とドレイン電極とゲート電極とを有する列選択用薄膜半導体装置からなる。
【００１７】
行選択用薄膜半導体装置のゲート電極は行線Ｒに接続される。このような構成とすることで、行線Ｒへ印加する電圧を制御することで、行選択用薄膜半導体装置のソース−ドレイン間を電気的に導通状態とするか、非導通状態とするかを制御することが出来る。
同様に列選択用薄膜半導体装置のゲート電極は列線Ｃに接続される。このような構成とすることで、列線Ｃへ印加する電圧を制御することで、列選択用薄膜半導体装置のソース−ドレイン間を電気的に導通状態とするか、非導通状態するかを制御することが出来る。
【００１８】
尚、本願では薄膜半導体装置のソース電極とドレイン電極とを便宜上区別しない。一方の電極をソース電極と名付け、他方の電極をドレイン電極と名付ける。物理的に厳密を帰すならば、トランジスタのソース電極とドレイン電極とは、Ｎ型トランジスタでは電位の低い方がソース電極と定義され、Ｐ型トランジスタでは電位の高い方がソース電極と定義される。しかるにどちらの電極の電位が高くなるかは動作状態に応じて変化する。そのために厳密にはソース電極とドレイン電極とは一つのトランジスタ内で常に入れ替わり得る。本願は説明を明瞭とする目的でこうした厳密性を排し、便宜上一方の電極をソース電極と呼び、他方の電極をドレイン電極と呼ぶ。
【００１９】
行選択素子Ｔ４と列選択素子Ｔ３を用いて、行線Ｒおよび列線Ｃにより指定された特定の静電容量検出素子１だけからの信号を出力線Ｏに取り出すには、信号増幅用薄膜半導体装置のソース電極およびドレイン電極と、行選択用薄膜半導体装置のソース電極およびドレイン電極と、列選択用薄膜半導体装置のソース電極およびドレイン電極とを、電源線Ｐと出力線Ｏの間で直列に接続すれば良い。このように、各静電容量検出素子１内に列選択素子Ｔ３、行選択素子Ｔ４を設けることで列選択、行選択が一意的になされ、列間の情報干渉及び行間の情報干渉を防止することができる。
【００２０】
ここで、本願発明の信号増幅用薄膜半導体装置のソース電極は電源線Ｐに接続されていることが好ましい。もし、行選択用薄膜半導体装置のソース電極を電源線Ｐに接続し、行選択用薄膜半導体装置のドレイン電極と信号増幅用薄膜半導体装置のソース電極とを接続し、信号増幅用薄膜半導体装置のドレイン電極と列選択用薄膜半導体装置のソース電極とを接続し、列選択用薄膜半導体装置のドレイン電極を出力線Ｐに接続すると、信号検出素子（４、５）が読み取った静電容量の値に応じて信号増幅用薄膜半導体装置のソース−ドレイン抵抗（Rsa）が変化する。さらに信号増幅用薄膜半導体装置のソース電圧も同時に変化し、信号増幅用薄膜半導体装置のゲート−ソース電圧ＶGSも変化してしまうことから、検出精度が低下してしまう。そこで本願発明の静電容量検出装置は、信号増幅用薄膜半導体装置のソース電極を電源線Ｐに接続し、信号増幅用薄膜半導体装置のドレイン電極と列選択用薄膜半導体装置のソース電極とを接続し、列選択用薄膜半導体装置のドレイン電極と行選択用薄膜半導体装置のソース電極とを接続し、行選択用薄膜半導体装置のドレイン電極を出力線Ｏに接続し、これにより検出精度の向上を図っている。
【００２１】
また、信号増幅用薄膜半導体装置と行選択用薄膜半導体装置と列選択用薄膜半導体装置とが出力線Ｏと電源線Ｐの間に直列に接続されている場合（図２参照）、信号増幅用薄膜半導体装置と行選択用薄膜半導体装置と列選択用薄膜半導体装置の抵抗値を適切に定めなければ検出感度が低下してしまう。詳述すると、例えば信号増幅用薄膜半導体装置のソース−ドレイン抵抗をRsaとし、行選択用薄膜半導体装置が選択状態である場合のソース−ドレイン抵抗（オン抵抗）をRsrとし、列選択用薄膜半導体装置が選択状態である場合のソース−ドレイン抵抗（オン抵抗）をRscとし、電源線Ｐと出力線Ｏの電位差をΔVとすると、信号増幅用薄膜半導体装置のソース−ドレイン間の電位差Vds-saは下記式（１）のように表される。
【数１】
2006133217.tif 000003
【００２２】
このように、信号増幅用薄膜半導体装置のソース−ドレイン電圧Vds-saは、信号増幅素子Ｔ２と行選択素子Ｔ４と列選択素子Ｔ３との抵抗の比に応じて変化する。本願発明の静電容量検出装置は、検出した静電容量に応じて信号増幅用薄膜半導体装置のゲート電圧を変化させ、信号増幅用薄膜半導体装置のソース−ドレイン電流Ｉdsを読み取る。従って、Rsaが高くなれば検出されるＩdsは小さくなり、逆にRsaが低くなれば検出されるＩdsは大きくならなければならない。ところが式（１）から、Rsaが高くなればVds-saは大きくなり、Rsaが低くなればVds-saは小さくなるため、各抵抗値を適切に定めなければ検出感度が低下してしまう。そこで本発明の静電容量検出素子１は、行選択用薄膜半導体装置のオン抵抗Rsrと列選択用薄膜半導体装置のオン抵抗Rscが信号増幅用薄膜半導体装置のオン抵抗Rsaよりも小さくなるように設定する。これにより、検出感度の低下を防止するとともに、良好な表面形状の測定が可能となる。
【００２３】
さらに、本願発明の静電容量検出素子１は、基準コンデンサ５の第一電極５１の電位ＶRを変化させ、その時に信号増幅用薄膜半導体装置のゲート電極に生じる電位ＶGに応じた信号読み取る。この電位ＶGの変化量ΔＶGは、静電容量検出素子１の非選択期間と選択期間の電位ＶRの変化量ΔＶRに依存し、理想的にはΔＶGは対象物と容量検出電極４との間の静電容量と基準コンデンサ５の静電容量の比によって０＜ΔＶG＜ΔＶRの範囲で変化する。また、静電容量検出素子１が非選択状態である期間には、電位ＶGは接地電位（ＧＮＤ）であり、対象物表面と容量検出電極４とが同電位であることが好ましい。そうすることで、静電容量検出素子１が非選択状態の期間に、対象物表面が動くなどして静電容量が変化した場合でも、信号増幅用薄膜半導体装置のゲート電極の電位ＶGは変化せず、安定した静電容量の検出が可能となる。その場合、非選択時の電位ＶGは０Ｖであるので、選択時の電位ＶGは０ＶからΔＶRの間で変化することになる。信号増幅用薄膜半導体装置のゲート電位ＶGの変化による、信号増幅用薄膜用薄膜半導体装置のソースドレイン電流Ｉdsの変化を読み出すためには、電位ＶGが変化する範囲は少なくとも信号増幅用薄膜半導体装置の閾値電圧を超えた範囲を含む必要がある。よって静電容量検出素子１の非選択期間と選択期間における基準コンデンサ５の第一電極５１に印加される電位ＶRの変化量ΔＶRは、信号増幅用薄膜半導体装置の閾値電圧よりも充分大きい（例えば２倍程度である）ことが望ましい（ただし、信号増幅素子Ｔ２がＮ型トランジスタである場合）。なお、信号増幅素子Ｔ２がＰ型トランジスタである場合は、変化量ΔＶRは負であって、閾値電圧よりも十分小さい必要がある。
【００２４】
ここで、本実施形態においては、基準コンデンサ５の第一電極５１を列線Ｃに接続し、信号増幅用薄膜半導体装置と列選択用薄膜半導体装置とを同一型（すなわち、Ｎ型半導体装置又はＰ型半導体装置のいずれか一方の半導体装置）で構成することを特徴とする（図２参照）。ただし、本願発明はこれに限る趣旨ではなく、例えば図３に示すように基準コンデンサ５の第一電極５１を行線Ｒに接続し、信号増幅用薄膜半導体装置と行選択用薄膜半導体装置とを同一型で構成しても良い。
ここで、後述の如く信号増幅用薄膜半導体装置にＮ型トランジスタを用いた場合には正電源（Ｖdd）と接地電位、Ｐ型トランジスタを用いた場合には接地電位と負電源（Ｖss）を用いることが好ましい。なお、以下の説明では信号増幅素子Ｔ２がＮ型トランジスタである場合についてのみ説明する。まず、列選択用薄膜半導体装置が非選択状態である期間には列線Ｃに接地電位が供給され、選択状態である期間にはＶddが供給される。また、行選択用薄膜半導体装置が非選択状態である期間には行線Ｒに接地電位が供給され、選択状態である期間にはＶddが供給される。通常、電源電位（Ｖdd）には、少なくとも薄膜半導体装置の閾値電圧の倍以上が用いられる。以上から列線Ｃ、もしくは行線Ｒをそのまま基準コンデンサ５の第一電極５１に接続することで、良好に静電容量を検出することが可能である。
【００２５】
以上のような構成とすることで、基準コンデンサ５の第一電極５１に印加する電圧を制御するための回路や配線を除去することができる。
【００２６】
また、本願発明の静電容量検出装置は、出力線Ｏが各列毎に個別に設けられていることをも特徴とする。具体的には、図４に示すように列毎に出力線Ｏを設けた場合、各出力線Ｏに直接接続されているのは行選択用薄膜半導体装置だけである。よって、選択されている行（図４では行線Ｒ（ｉ））に配置された行選択用薄膜半導体装置だけがオン状態となり、その他の行（図４では行線Ｒ（ｉ−１））に配置された行選択用薄膜半導体装置はオフ状態を維持し、出力線Ｏへの寄生容量はＮ個の行選択用薄膜半導体装置のドレイン容量及び出力線と各配線間の容量だけになる。
【００２７】
これに対し、図５に示すように各行毎に出力線Ｏを設けた場合には、選択された行（図５では行線Ｒ（ｉ））に配置された全ての行選択用薄膜半導体装置がオン状態になり、Ｎ個の行選択用薄膜半導体装置のゲート容量の全てが出力線Ｏへの寄生容量となる。このように各行毎に出力線Ｏを設けた場合の寄生容量は、各列毎に出力線Ｏを設けた場合の寄生容量に比べて非常に大きいため、静電容量検出素子１から信号を読み出すことが非常に困難になってしまう。かかる問題を回避するべく、本実施形態では図４に示すように列毎に出力線Ｏを設けている。
【００２８】
ところで、上述の構成にて本願発明の信号増幅用素子Ｔ２が効果的に信号増幅の機能を果たす為には、図２等に示す信号増幅用薄膜半導体装置のトランジスタ容量ＣTや基準コンデンサ容量ＣR、及び信号検出素子（４、５）の素子容量ＣDを適切に定めねばならない。これらの関係を図６及び図７を用いて説明する。
【００２９】
まず、測定対処物の凸部が容量検出誘電体膜６に接しており、対象物が電気的に接地されている状況を考える。具体的には静電容量検出装置を指紋センサとして用い、この静電容量検出装置表面に指紋の山が接している状態の検出を想定する。基準コンデンサ５の電極面積をＳR（μｍ2）、基準コンデンサ誘電体膜５２の厚みをｔR（μｍ）、基準コンデンサ誘電体膜５２の比誘電率をεR、信号増幅用薄膜半導体装置のゲート電極面積をＳT（μｍ2）、ゲート絶縁膜の厚みをｔox（μｍ）、ゲート絶縁膜の比誘電率をεoxとして基準コンデンサ容量ＣRと信号増幅用薄膜半導体装置のトランジスタ容量ＣTとをそれぞれ下記式（２）、（３）のように定義する（ε0は真空の誘電率）。
ＣR＝ε0・εR・ＳR／ｔR              ・・・（２）
ＣT＝ε0・εox・ＳT／ｔox            ・・・（３）
【００３０】
また、容量検出電極４の面積をＳD（μｍ2）、容量検出誘電体膜６の厚みをｔD（μｍ）、容量検出誘電体膜６の比誘電率をεDとして信号検出素子５の素子容量ＣDを下記式（４）のように定義する（ε0は真空の誘電率）。
ＣD＝ε0・εD・ＳD／ｔD              ・・・（４）
【００３１】
対象物表面が素子容量ＣDの接地電極となり、容量検出電極４が容量検出誘電体膜６を挟んで他方の電極に相当する。容量検出電極４は信号増幅用薄膜半導体装置のゲート電極と基準コンデンサ５の一方の電極とに接続されているので、素子容量ＣDを持つコンデンサとトランジスタ容量ＣTを持つコンデンサとが直列に接続され、同時に素子容量ＣDを持つコンデンサは基準コンデンサ容量ＣRを持つコンデンサとも直列に接続されることになる。基準コンデンサ５の他方の電極は列線Ｃに接続され、列線Ｃが選択された際には高電位（Ｖdd）が印可される。一方、電源電圧として正電源を用いている場合、すなわち電源線Ｐには接地電位が供給され、出力線Ｏが高電位（Ｖdd）ある場合、信号増幅素子Ｔ２は列選択素子Ｔ３と行選択素子Ｔ４と直列接続されて電源線Ｐと出力線Ｏとの間に配置されているので、列線Ｃが選択された際における信号増幅用薄膜半導体装置のドレイン電位はＶddのｋ倍（０(ｋ(１）となる（図６参照）。ｋの値は列選択用薄膜半導体装置の抵抗値と行信号用薄膜半導体装置の抵抗値と信号増幅用薄膜半導体装置の抵抗値にて定まり、具体的にはゼロよりも大きく、１以下である。列選択素子Ｔ３も行選択素子Ｔ４も設けぬ場合にｋの値は１になる。また、信号増幅用薄膜半導体装置のゲート−ドレイン容量はＣTのａ倍（０(ａ(１）となり、ゲート−ソース容量はＣTの（１−ａ）倍となる（図６参照）。印可電圧此等４つのコンデンサの静電容量に応じて分割されるから、この状態にて信号増幅用薄膜半導体装置のゲート電極に掛かる電圧（凸部が接した時のゲート電圧）ＶGTは下記式（５）のように表される。
【数２】
2006133217.tif 000004
【００３２】
従って、素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きい時、すなわち下記（６）のように表される場合には、ゲート電圧ＶGTは下記（７）のように近似され、ゲート電極には殆ど電圧が掛からない。
【数３】
2006133217.tif 000005
【数４】
2006133217.tif 000006
【００３３】
その結果、信号増幅用薄膜半導体装置はオフ状態となり、電流Ｉは極めて小さくなる。結局、指紋の山に相当する対象物の凸部が静電容量検出装置に接した時に信号増幅用薄膜半導体装置が殆ど電流を流さないためには、静電容量検出素子１を構成するゲート電極面積（ゲート長やゲート幅）やゲート絶縁膜材質、ゲート絶縁膜厚、基準コンデンサ電極面積（コンデンサ電極長やコンデンサ電極幅）、基準コンデンサ誘電体膜材質、基準コンデンサ誘電体膜厚、容量検出電極面積、容量検出誘電体膜材質、容量検出誘電体膜厚などを、素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなる様に設定しなければならない。なお、一般に「十分に大きい」とは１０倍程度の相違を意味する。換言すれば素子容量ＣDは基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTと下記（８）の関係を満たせば良い。
ＣD＞１０×(ＣR+ＣT)            ・・・（８）
【００３４】
この場合、ＶGT/Ｖddは０．１程度以下となり薄膜半導体装置はオン状態には成り得ない。対象物の凸部を確実に検出するには、対象物の凸部が静電容量検出装置に接した時に、信号増幅用薄膜半導体装置がオフ状態に成ることが重要である。従って電源電圧を高電位（Ｖdd）とする場合には信号増幅用薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましい。より理想的には、伝達特性におけるドレイン電流が最小値となるゲート電圧（最小ゲート電圧）をＶminとして、この最小ゲート電圧が下記（９）又は下記（１０）の関係を満たす信号増幅用Ｎ型薄膜半導体装置を使用する。
０＜０．１×Ｖdd＜Ｖmin            ・・・（９）
０＜ＶGT＜Ｖmin                    ・・・（１０）
【００３５】
反対に電源電圧が低電位（Ｖss）であり、高電位（Ｖdd）として接地電圧が供給されている場合、信号増幅用薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いる。理想的には信号増幅用Ｐ型薄膜半導体装置の最小ゲート電圧Ｖminが下記（１１）又は下記（１２）の関係を満たす信号増幅用Ｐ型薄膜半導体装置を使用することである。こうすることにより、対象物の凸部を電流値Ｉが非常に小さい形態にて確実に検出し得る。
Ｖmin＜０．１×Ｖdd＜０            ・・・（１１）
Ｖmin＜ＶGT＜０                    ・・・（１２）
【００３６】
次に対象物が容量検出誘電体膜６に接することなく対象物距離ｔAをもって容量検出誘電体膜６から離れている状況を考える。すなわち、測定対処物の凹部が容量検出誘電体膜６上にあり、更に対象物が電気的に接地されている状況である。具体的には静電容量検出装置を指紋センサとして用いた時に、静電容量検出装置表面に指紋の谷がきている状態の検出を想定する。先にも述べた様に、本発明の静電容量検出装置では容量検出誘電体膜６が静電容量検出装置の最表面に位置するのが望ましい。
【００３７】
この時の等価回路図を図７に示す。容量検出誘電体膜６に対象物表面が接していないので、容量検出誘電体膜６と対象物表面との間には空気を誘電体とした新たなコンデンサが形成される。これを対象物容量ＣAと名付け、真空の誘電率ε0と空気の比誘電率εAと容量検出電極４の面積ＳDとを用いて下記式（１３）と定義する。
ＣA＝ε0・εA・ＳD／ｔA                  ・・・（１３）
【００３８】
こうして対象物が容量検出誘電体膜６から離れた状態では、素子容量ＣDと対象物容量ＣAとが直列に接続され、更に此等のコンデンサに互いに並列接続されたトランジスタのゲート−ドレイン容量ａＣTとトランジスタのゲートソース容量（１−ａ）ＣTと基準コンデンサ容量ＣRとが直列に接続されることになる。基準コンデンサ第一電極５１には電圧Ｖddが印可され、信号増幅素子のドレイン電極にはｋＶddの電圧が印可される（図７参照）。印可電圧は静電容量に応じてこれら５つのコンデンサ間で分割されるので、この条件下にて信号増幅用薄膜半導体装置のゲート電極にかかる電圧（谷が来たときのゲート電圧）ＶGVは、下記式（１４）のように表される。
【数５】
2006133217.tif 000007
【００３９】
一方、本発明では対象物が静電容量検出装置に接した時にドレイン電流が非常に小さくなるように、下記（１５）との条件を満たすべく静電容量検出素子１を作成しているため、下記（１６）と近似される。
【数６】
2006133217.tif 000008
【数７】
2006133217.tif 000009
【００４０】
ここで、下記（１７）に示すように基準コンデンサ容量ＣRを対象物容量ＣAよりも十分に大きくなる様に設定すると、ゲート電圧ＶGVは下記（１８）に示すように更に簡略化される。
【数８】
2006133217.tif 000010
【数９】
2006133217.tif 000011
【００４１】
こうしてａ・ｋの値が１に近ければ、ゲート電圧ＶGVは電源電圧Ｖddに略等しくなる。さらに、下記（１９）に示すように基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分に大きくなるよう設定しておくと、ａ・ｋの値の大小に関わらず、ゲート電圧ＶGVは下記（２０）に示すように電源電圧Ｖddとほぼ等しくなる。
【数１０】
2006133217.tif 000012
【数１１】
2006133217.tif 000013
【００４２】
この結果、信号増幅用薄膜半導体装置をオン状態とすることができ、電流Ｉは極めて大きくなる。このように、指紋の谷に相当する対象物の凹部が静電容量検出装置上にきたときに信号増幅用薄膜半導体装置が大きな電流を通すためには、基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きくなる様に構成する必要がある。先に述べたように、１０倍程度の相違が認められると一般に十分に大きいと言えるので、基準コンデンサ容量ＣRと対象物容量ＣAとが下記（２１）に示す関係を満たせば良い。
ＣR＞１０×ＣA                    ・・・（２１）
【００４３】
また、ａ・ｋの値如何に関わらず指紋の谷等が接近した時にトランジスタがオン状態になるには、下記（２２）に示すように基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十倍以上大きくしておけば良い。
ＣR＞１０×ＣT                    ・・・（２２）
【００４４】
これらの条件を満たすと、ＶGV/Ｖddは０．９程度以上となり薄膜半導体装置は容易にオン状態となる。対象物の凹部を確実に検出するには、対象物の凹部が静電容量検出装置に近づいた時に、信号増幅用薄膜半導体装置がオン状態になることが重要である。電源電圧Ｖddに正電源を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いており、このトランジスタの閾値電圧ＶthがＶGVよりも小さいのが好ましい。より理想的には、下記（２３）との関係を満たすような信号増幅用Ｎ型薄膜半導体装置を使用する。
０＜Ｖth＜０．９１×Ｖdd                  ・・・（２３）
【００４５】
反対に電源電圧Ｖddに負電源を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用ており、理想的には信号増幅用Ｐ型薄膜半導体装置の閾値電圧ＶthがＶGVよりも大きいことが好ましい。より理想的には、下記（２４）との関係を満たす信号増幅用Ｐ型薄膜半導体装置を使用することである。こうすることにより、対象物の凹部が、電流値Ｉが非常に大きいとの形態にて確実に検出される。
０．９１×Ｖdd＜Ｖth＜０                  ・・・（２４）
【００４６】
結局、指紋の山等に相当する対象物の凸部が静電容量検出装置に接した時に信号増幅用薄膜半導体装置が殆ど電流を通さず、同時に指紋の谷等に相当する対象物の凹部が静電容量検出装置に近づいた時に信号増幅用薄膜半導体装置が大きな電流を通して対象物の凹凸を正しく認識するには、信号増幅用薄膜半導体装置のゲート電極面積ＳT（μｍ2）やゲート絶縁膜の厚みｔox（μｍ）、ゲート絶縁膜の比誘電率εox、基準コンデンサ５の電極面積ＳR（μｍ2）、基準コンデンサ誘電体膜５２の厚みｔR（μｍ）、基準コンデンサ誘電体膜５２の比誘電率εR、容量検出電極面積ＳD（μｍ2）、容量検出誘電体膜６の厚みｔD（μｍ）、容量検出誘電体膜６の比誘電率εD等を素子容量ＣDが基準コンデンサ容量ＣRとトランジスタ容量ＣTとの和であるＣR+ＣTよりも十分に大きくなる様に設定する必要があり、且つ対象物が容量検出誘電体膜６に接することなく対象物距離ｔAを以て離れている際に基準コンデンサ容量ＣRが対象物容量ＣAよりも十分に大きくなる様に静電容量検出装置を構成する必要がある。更に基準コンデンサ容量ＣRがトランジスタ容量ＣTよりも十分大きいことが理想的と言える。より具体的には基準コンデンサ容量ＣRとトランジスタ容量ＣTとが下記（２５）との関係を満たした上で、素子容量ＣDと基準コンデンサ容量ＣRと対象物容量ＣAとが下記（２６）、（２７）との関係を満たすように静電容量検出装置を特徴づける。
ＣR＞１０×ＣT                ・・・（２５）
ＣD＞１０×ＣR                ・・・（２６）
ＣR＞１０×ＣA                ・・・（２７）
【００４７】
また、電源電圧として高電位（Ｖdd）を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましく、このＮ型トランジスタの最小ゲート電圧Ｖminは、下記（２８）との関係を満たし、更に閾値電圧ＶthがＶGVよりも小さく、具体的には下記（２９）との関係を満たしているエンハンスメント型Ｎ型トランジスタを用いるのが理想的である。
０＜０．１×Ｖdd＜Ｖmin  又は０＜ＶGT＜Ｖmin                ・・・（２８）
０＜Ｖth＜０．９１×Ｖdd  又は０＜Ｖth＜ＶGV                 ・・・（２９）
【００４８】
反対に電源電圧に負電源（Ｖss）を用いる場合には信号増幅用薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いるのが好ましく、このＰ型トランジスタの最小ゲート電圧Ｖminは、下記（３０）との関係を満たし、更に閾値電圧ＶthがＶGVよりも大きく、具体的には下記（３１）との関係を満たしているエンハンスメント型Ｐ型トランジスタを用いるのが理想的である。
Ｖmin＜０．１×Ｖdd＜０  又はＶmin＜ＶGT＜０                ・・・（３０）
０．９１×Ｖdd＜Ｖth＜０  又はＶGV＜Ｖth＜０                ・・・（３１）
【００４９】
Ｂ．第２実施形態
以下、本願発明に係る静電容量検出装置を指紋センサ（対象物検知センサ）として用いたスマートカード（以下、ＩＣカード）の実施形態について説明する。
【００５０】
図８は、ＩＣカードＫを示す分解斜視図である。ＩＣカードＫは、２枚のプラスチック等の基材１０１、１０２が貼り合わされて形成された基板１００と、２枚の基材１０１、１０２の間に狭持されたＩＣチップ（集積回路）１４０及び指紋センサ１１０とを備えている。また、カード端末等の外部装置（不図示）との情報交換を行うインターフェイスとして、外部装置と直接接触する接触用ＩＣ端末１５１と、外部装置と一定周波数の電波を受信・送信する非接触型ＩＣ用アンテナ１５２とを備えている。さらに、基材１０１の上面１００ａには、指紋センサ１１０の検出面を基板上面に露出させるために開口部１６３が形成されている。さらに、基材１０１の上面１００ａには、人体に帯電した静電気を放電させる除電電極１２０が設けられている。このような除電電極１２０を形成することで、人体に帯電した静電気を放電した後に、指との間の静電容量を測定することが可能となり、人体に帯電した静電気による放電破壊を回避することが可能となる。
【００５１】
接触用ＩＣ端子１５１は、ＩＣチップ１４０の上面に接触しつつ、基板１００の上面１００ａに露出するように形成されている。一方、非接触型ＩＣ用アンテナ１５２は、２枚の基材１０１、１０２の間にコイル状に形成されている。なお、本実施形態では、接触用ＩＣ端子と非接触型ＩＣ用アンテナとを備えるコンビカード（デュアルインタフェース）について説明するが、接触用ＩＣ端子のみを備える場合（ＩＳＯ７８１６参照）や、非接触型ＩＣ用アンテナのみを備える場合（ＩＳＯ１４４４３等参照）、或いは、接触用ＩＣチップと非接触用ＩＣチップを備えるハイブリッドカードであっても良い。
【００５２】
図９は、ＩＣチップ１４０の構成を示す模式図である。
ＩＣチップ１４０は、指紋センサ１１０に取り込まれた指紋パターンの特徴抽出を行うデータ処理部１４１、特定の指紋パターンの特徴量等の各種情報を記憶するメモリ１４２、データ処理部１４１により抽出された特徴量とメモリ１４２に記憶された特徴量とを比較する比較部１４３、ＩＣカードＫの動作を制御する制御部１４４とを備えている。そして、比較部１４３には、接触用ＩＣ端子１５１及び非接触型ＩＣ用アンテナ１５２が接続されている。
【００５３】
一方、図８に示す指紋センサ１１０は、本願発明に係る静電容量検出装置を用いた静電容量型の指紋センサであり、凹凸を有する指の表面と検出面との距離に応じて変化する静電容量を測定し、指紋パターンを検出するセンサである。この指紋センサ１１０は、光源が不要であるために薄型化が容易で、かつ、表面保護層（パッシベーション膜）を適切に選択することで耐傷性を向上させることができるという特徴がある。なお、指紋センサ１１０の具体的な回路構成については第１実施形態（図２等参照）において詳説したため割愛する。このように、本願発明に係る静電容量検出装置をＩＣカード（スマートカード）に搭載される指紋センサに適用しても良い。ここで、上記例では静電容量を測定することで指の形状（より具体的には指紋パターン）を検出したが、他の対象物の形状を検出しても良いのは勿論である。
【図面の簡単な説明】
【００５４】
【図１】本願発明における動作原理を説明するための図である。
【図２】第１実施形態に係る静電容量検出装置の回路構成を示す図である。
【図３】同実施形態に係る静電容量検出装置の回路構成を示す図である。
【図４】同実施形態に係る静電容量検出装置の回路構成示す図である。
【図５】同実施形態に係る静電容量検出装置の回路構成示す図である。
【図６】同実施形態の原理を説明するための図である。
【図７】同実施形態の原理を説明するための図である。
【図８】第２実施形態に係るＩＣカードを示す分解斜視図である。
【図９】同実施形態に係るＩＣチップの構成を示す模式図である。
【図１０】従来技術における動作原理を説明するための図である。
【符号の説明】
【００５５】
１…静電容量検出素子、４…容量検出電極、６…容量検出誘電体膜、５…基準コンデンサ、５１…基準コンデンサ第一電極、５２…基準コンデンサ誘電体膜、５３…基準コンデンサ第二電極、１００…プラスティック基板、Ｃ…列線、Ｇ…ノード、Ｏ…出力線、Ｐ…電源線、Ｒ…行線、Ｔ２…信号増幅素子、Ｔ３…列選択素子、Ｔ４…行選択素子、Ｖdd…電源電圧、ＶG…ゲート（ノード）電圧、１０…指紋センサ、Ｋ…ＩＣカード。
【図１】
2006133217.tif 000014
【図２】
2006133217.tif 000015
【図３】
2006133217.tif 000016
【図４】
2006133217.tif 000017
【図５】
2006133217.tif 000018
【図６】
2006133217.tif 000019
【図７】
2006133217.tif 000020
【図８】
2006133217.tif 000021
【図９】
2006133217.tif 000022
【図１０】
2006133217.tif 000023