(57)【要約】【課題】  高画質化と低消費電力化とを両立させ、アクティブマトリクス型液晶パネルに好適な表示制御回路、電気光学装置、表示装置及び表示制御方法を提供する。【解決手段】  電気光学装置の表示制御を行う表示制御回路は、エリアブロックを単位として、エリアブロック表示制御データを記憶するエリアブロック表示制御データ記憶手段と、走査駆動回路に対しエリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを設定する走査駆動回路設定手段と、信号駆動回路に対しエリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを設定する信号駆動回路設定手段と、走査駆動回路を制御する手段とを含む。走査駆動回路を制御する手段が、表示走査ラインについては毎フレーム周期で走査駆動し、非表示走査ラインについては第１〜第Ｍの信号ラインの電圧にかかわらず奇数フレーム周期で走査駆動するように制御する。【選択図】      図１９
2006003923.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、
所与の複数の信号ライン及び所与の複数の走査ラインごとに分割されたエリアブロックを単位として、表示エリア若しくは非表示エリアを指定するためのエリアブロック表示制御データを記憶するエリアブロック表示制御データ記憶手段と、
第１〜第Ｎの走査ラインのうち少なくとも表示エリアに対応する走査ラインを順次走査駆動する走査駆動回路に対して、前記エリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを前記エリアブロック単位で設定する走査駆動回路設定手段と、
第１〜第Ｍの信号ラインのうち表示エリアに対応する信号ラインを信号駆動する信号駆動回路に対して、前記エリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを前記エリアブロック単位で設定する信号駆動回路設定手段と、
所与の基準フレームを基準に所与の３以上の奇数フレーム周期で前記第１〜第Ｎの走査ラインを走査駆動するように前記走査駆動回路を制御する手段とを含み、
前記走査駆動回路を制御する手段が、
前記第１〜第Ｎの走査ラインのうち前記表示エリアに対応する走査ラインである表示走査ラインについては毎フレーム周期で走査駆動すると共に、
前記第１〜第Ｎの走査ラインのうち前記表示走査ラインを除く走査ラインである非表示走査ラインについては前記第１〜第Ｍの信号ラインの電圧にかかわらず前記奇数フレーム周期で走査駆動するように前記走査駆動回路を制御することを特徴とする表示制御回路。
【請求項２】
請求項１において、
所与の複数の走査ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定するための帯パーシャル表示制御データを保持する帯パーシャル表示制御データ保持手段と、
第１のモードと第２のモードとを切り替えるためのモード切替手段と、
を含み、
前記第１のモードでは、
前記エリアブロック表示制御データに基づいて、前記走査駆動回路及び前記信号駆動回路に対し表示エリア若しくは非表示エリアを前記エリアブロック単位で設定し、
前記第２のモードでは、
前記帯パーシャル表示制御データに基づいて、前記走査駆動回路に対し表示エリア若しくは非表示エリアを前記ラインブロック単位で設定することを特徴とする表示制御回路。
【請求項３】
互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、
前記第１〜第Ｎの走査ラインを走査駆動する走査駆動回路に対して表示エリア若しくは非表示エリアを設定する手段と、
前記第１〜第Ｎの走査ラインのうち少なくともその一部が前記表示エリアに含まれる走査ラインである表示走査ラインは、毎フレーム周期で走査駆動し、前記第１〜第Ｎの走査ラインのうち前記表示走査ラインを除く走査ラインである非表示走査ラインは、所与の基準フレームを基準に３以上の奇数フレーム周期で走査駆動するように、前記走査駆動回路を制御する手段と、
を含み、
前記走査駆動回路を制御する手段が、
前記第１〜第Ｎの走査ラインのうち前記表示走査ラインについては毎フレーム周期で走査駆動すると共に、前記第１〜第Ｎの走査ラインのうち前記非表示走査ラインについては前記第１〜第Ｍの信号ラインの電圧にかかわらず前記奇数フレーム周期で走査駆動するように制御することで、前記走査駆動回路に前記奇数フレーム周期で前記第１〜第Ｎの走査ラインを走査駆動させることを特徴とする表示制御回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
フレーム数をカウントするフレームカウンタと、
前記奇数フレーム周期を指定するためのフレームインターバルレジスタとを含み、
前記フレームインターバルレジスタの設定値と前記フレームカウンタのカウント値が一致したフレーム、又は所与の表示制御イベントが発生したフレームの次のフレームにおいて、前記表示走査ライン又は前記非表示走査ラインにかかわらず前記第１〜第Ｎの走査ラインを走査駆動するように制御することを特徴とする表示制御回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記所与の基準フレームは、所与の表示制御イベントが発生したフレームの次のフレームであることを特徴とする表示制御回路。
【請求項６】
請求項５において、
前記所与の表示制御イベントが発生したフレームにおける前記表示制御イベントの発生以降の少なくとも１走査期間において、前記非表示走査ラインを走査駆動することを特徴とする表示制御回路。
【請求項７】
請求項４乃至６のいずれかにおいて、
前記所与の表示制御イベントは、表示エリア若しくは非表示エリアの生成、消滅、移動及びサイズ変更のうち少なくとも１つに基づいて発生するイベントであることを特徴とする表示制御回路。
【請求項８】
互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素と、
第１〜第Ｎの走査ラインを走査駆動する走査駆動回路と、
画像データに基づいて第１〜第Ｍの信号ラインを駆動する信号駆動回路と、
請求項１乃至７のいずれか記載の表示制御回路と、
を含むことを特徴とする電気光学装置。
【請求項９】
請求項８において、
前記信号駆動回路は、
前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、信号駆動するか否かを指定するためのブロック出力選択データを保持するブロック出力選択データ保持手段と、
前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定するためのパーシャル表示データを保持するパーシャル表示データ保持手段と、
前記ブロック出力選択データにより信号駆動しないように指定されたラインブロックの信号ラインへの出力をハイインピーダンス状態にし、前記ブロック出力選択データにより信号駆動するように指定されたラインブロックの信号ラインに対し、前記パーシャル表示データに基づき、画像データに応じた信号駆動若しくは所与の非表示レベル電圧の供給のいずれかを行う信号ライン駆動手段と、
を有し、
前記表示制御回路は、
前記ブロック出力選択データを、前記信号駆動回路のブロック出力選択データ保持手段に設定するブロック出力選択データ設定手段と、
前記ラインブロックを単位として表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにより、表示エリアに指定された第Ｐ（Ｐは、自然数）のブロックが、前記ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、前記第１のパーシャル表示データを、第Ｐのブロックのデータを第（Ｐ＋１）のブロックのデータとしてシフトした第２のパーシャル表示データに変換するパーシャル表示データ変換手段と、
第２のパーシャル表示データを、前記信号駆動回路のパーシャル表示データ保持手段に設定するパーシャル表示データ設定手段と、
を含むことを特徴とする電気光学装置。
【請求項１０】
請求項９において、
前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにより、表示エリアに指定された第Ｐのブロックが、前記ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、前記信号駆動回路に供給される第１の画像データを、第１の画像データのうち第Ｐのブロックに対応する画像データを第（Ｐ＋１）のブロックの画像データとしてシフトした第２の画像データを生成する画像データ生成手段と、
前記第２の画像データを、前記信号駆動回路に対して供給する画像データ供給手段と、
を含むことを特徴とする電気光学装置。
【請求項１１】
互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置と、
第１〜第Ｎの走査ラインを走査駆動する走査駆動回路と、
画像データに基づいて第１〜第Ｍの信号ラインを駆動する信号駆動回路と、
請求項１乃至７のいずれか記載の表示制御回路と、
を含むことを特徴とする表示装置。
【請求項１２】
互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置を表示制御するための表示制御方法であって、
所与の複数の信号ラインごとに分割されたラインブロックを単位として指定された第１〜第Ｍの信号ラインを信号駆動する信号駆動回路と、所与の複数の走査ラインごとに分割されたラインブロックを単位として指定された第１〜第Ｎの走査ラインを順次走査駆動する走査駆動回路とに対し、それぞれのラインブロック単位で表示エリア若しくは非表示エリアを設定し、
表示エリアに対応する画像データを、前記信号駆動回路に対して供給し、
前記画像データに基づいて表示駆動する場合に、
非表示エリアに設定されたラインブロックの信号ラインに対し、所与の非表示レベル電圧を供給し、表示エリアに設定されたラインブロックの信号ラインを、前記画像データに応じた駆動電圧で信号駆動し、
表示エリアに設定されたラインブロックの走査ラインを毎フレーム周期で走査駆動すると共に、非表示エリアに設定されたラインブロックの走査ラインを信号ラインの電圧にかかわらず前記奇数フレーム周期で走査駆動することで、前記第１〜第Ｎの走査ラインを前記奇数フレーム周期で走査駆動することを特徴とする表示制御方法。
【請求項１３】
請求項１２において、
前記所与の基準フレームは、所与の表示制御イベントが発生したフレームの次のフレームであることを特徴とする表示制御方法。
【請求項１４】
請求項１３において、
前記所与の表示制御イベントが発生したフレームにおける前記表示制御イベントの発生以降の少なくとも１走査期間において、前記非表示走査ラインを走査駆動することを特徴とする表示制御方法。
【請求項１５】
請求項１３又は１４において、
前記所与の表示制御イベントは、表示エリア若しくは非表示エリアの生成、消滅、移動及びサイズ変更のうち少なくとも１つに基づいて発生するイベントであることを特徴とする表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示制御回路、これを用いた電気光学装置、表示装置及び表示制御方法に関する。
【背景技術】
【０００２】
例えば携帯電話機のような電子機器の表示部には、液晶パネルが用いられており、電子機器の低消費電力化や小型軽量化等が図られている。この液晶パネルについては、近年の携帯電話機の普及によって情報性の高い静止画や動画が配信されるようになると、その高画質化が要求されるようになっている。
【０００３】
このような電子機器の表示部の高画質化を実現する液晶パネルとして、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）液晶を用いたアクティブマトリクス型液晶パネルが知られている。ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、ダイナミック駆動によるＳＴＮ（SuperTwisted Nematic）液晶を用いた単純マトリクス型液晶パネルに比べて、高速応答、高コントラストを実現し、動画等の表示に適している。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルは、消費電力が大きく、携帯電話機のようなバッテリ駆動が行われる携帯型の電子機器の表示部として採用することが困難とされている。したがって、アクティブマトリクス型液晶パネルの低消費電力化が実現できれば、非常に有用なものとなる。その際、アクティブマトリクス型液晶パネルの画質の品位をできるだけ低下させないことが望ましい。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、高画質化と低消費電力化とを両立させ、アクティブマトリクス型液晶パネルに好適な表示制御回路、これを用いた電気光学装置、表示装置及び表示制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明は、互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、
互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、
所与の複数の信号ライン及び所与の複数の走査ラインごとに分割されたエリアブロックを単位として、表示エリア若しくは非表示エリアを指定するためのエリアブロック表示制御データを記憶するエリアブロック表示制御データ記憶手段と、
第１〜第Ｎの走査ラインのうち少なくとも表示エリアに対応する走査ラインを順次走査駆動する走査駆動回路に対して、前記エリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを前記エリアブロック単位で設定する走査駆動回路設定手段と、
第１〜第Ｍの信号ラインのうち表示エリアに対応する信号ラインを信号駆動する信号駆動回路に対して、前記エリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを前記エリアブロック単位で設定する信号駆動回路設定手段と、
所与の基準フレームを基準に所与の３以上の奇数フレーム周期で前記第１〜第Ｎの走査ラインを走査駆動するように前記走査駆動回路を制御する手段とを含み、
前記走査駆動回路を制御する手段が、
前記第１〜第Ｎの走査ラインのうち前記表示エリアに対応する走査ラインである表示走査ラインについては毎フレーム周期で走査駆動すると共に、
前記第１〜第Ｎの走査ラインのうち前記表示走査ラインを除く走査ラインである非表示走査ラインについては前記第１〜第Ｍの信号ラインの電圧にかかわらず前記奇数フレーム周期で走査駆動するように前記走査駆動回路を制御する表示制御回路に関係する。
【０００７】
また本発明に係る表示制御回路では、
所与の複数の走査ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定するための帯パーシャル表示制御データを保持する帯パーシャル表示制御データ保持手段と、
第１のモードと第２のモードとを切り替えるためのモード切替手段と、
を含み、
前記第１のモードでは、
前記エリアブロック表示制御データに基づいて、前記走査駆動回路及び前記信号駆動回路に対し表示エリア若しくは非表示エリアを前記エリアブロック単位で設定し、
前記第２のモードでは、
前記帯パーシャル表示制御データに基づいて、前記走査駆動回路に対し表示エリア若しくは非表示エリアを前記ラインブロック単位で設定することができる。
【０００８】
また本発明は、
互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、
前記第１〜第Ｎの走査ラインを走査駆動する走査駆動回路に対して表示エリア若しくは非表示エリアを設定する手段と、
前記第１〜第Ｎの走査ラインのうち少なくともその一部が前記表示エリアに含まれる走査ラインである表示走査ラインは、毎フレーム周期で走査駆動し、前記第１〜第Ｎの走査ラインのうち前記表示走査ラインを除く走査ラインである非表示走査ラインは、所与の基準フレームを基準に３以上の奇数フレーム周期で走査駆動するように、前記走査駆動回路を制御する手段と、
を含み、
前記走査駆動回路を制御する手段が、
前記第１〜第Ｎの走査ラインのうち前記表示走査ラインについては毎フレーム周期で走査駆動すると共に、前記第１〜第Ｎの走査ラインのうち前記非表示走査ラインについては前記第１〜第Ｍの信号ラインの電圧にかかわらず前記奇数フレーム周期で走査駆動するように制御することで、前記走査駆動回路に前記奇数フレーム周期で前記第１〜第Ｎの走査ラインを走査駆動させる表示制御回路に関係する。
【０００９】
また本発明に係る表示制御回路では、
フレーム数をカウントするフレームカウンタと、
前記奇数フレーム周期を指定するためのフレームインターバルレジスタとを含み、
前記フレームインターバルレジスタの設定値と前記フレームカウンタのカウント値が一致したフレーム、又は所与の表示制御イベントが発生したフレームの次のフレームにおいて、前記表示走査ライン又は前記非表示走査ラインにかかわらず前記第１〜第Ｎの走査ラインを走査駆動するように制御することができる。
【００１０】
また本発明に係る表示制御回路では、
前記所与の基準フレームは、所与の表示制御イベントが発生したフレームの次のフレームであってもよい。
【００１１】
また本発明に係る表示制御回路では、
前記所与の表示制御イベントが発生したフレームにおける前記表示制御イベントの発生以降の少なくとも１走査期間において、前記非表示走査ラインを走査駆動することができる。
【００１２】
また本発明に係る表示制御回路では、
前記所与の表示制御イベントは、表示エリア若しくは非表示エリアの生成、消滅、移動及びサイズ変更のうち少なくとも１つに基づいて発生するイベントであってもよい。
【００１３】
また本発明は、
互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素と、
第１〜第Ｎの走査ラインを走査駆動する走査駆動回路と、
画像データに基づいて第１〜第Ｍの信号ラインを駆動する信号駆動回路と、
上記のいずれか記載の表示制御回路とを含む電気光学装置に関係する。
【００１４】
また本発明に係る電気光学装置では、
前記信号駆動回路は、
前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、信号駆動するか否かを指定するためのブロック出力選択データを保持するブロック出力選択データ保持手段と、
前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定するためのパーシャル表示データを保持するパーシャル表示データ保持手段と、
前記ブロック出力選択データにより信号駆動しないように指定されたラインブロックの信号ラインへの出力をハイインピーダンス状態にし、前記ブロック出力選択データにより信号駆動するように指定されたラインブロックの信号ラインに対し、前記パーシャル表示データに基づき、画像データに応じた信号駆動若しくは所与の非表示レベル電圧の供給のいずれかを行う信号ライン駆動手段と、
を有し、
前記表示制御回路は、
前記ブロック出力選択データを、前記信号駆動回路のブロック出力選択データ保持手段に設定するブロック出力選択データ設定手段と、
前記ラインブロックを単位として表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにより、表示エリアに指定された第Ｐ（Ｐは、自然数）のブロックが、前記ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、前記第１のパーシャル表示データを、第Ｐのブロックのデータを第（Ｐ＋１）のブロックのデータとしてシフトした第２のパーシャル表示データに変換するパーシャル表示データ変換手段と、
第２のパーシャル表示データを、前記信号駆動回路のパーシャル表示データ保持手段に設定するパーシャル表示データ設定手段と、
を含むことができる。
【００１５】
また本発明に係る電気光学装置では、
前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにより、表示エリアに指定された第Ｐのブロックが、前記ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、前記信号駆動回路に供給される第１の画像データを、第１の画像データのうち第Ｐのブロックに対応する画像データを第（Ｐ＋１）のブロックの画像データとしてシフトした第２の画像データを生成する画像データ生成手段と、
前記第２の画像データを、前記信号駆動回路に対して供給する画像データ供給手段と、
を含むことができる。
【００１６】
また本発明は、
互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置と、
第１〜第Ｎの走査ラインを走査駆動する走査駆動回路と、
画像データに基づいて第１〜第Ｍの信号ラインを駆動する信号駆動回路と、
上記のいずれか記載の表示制御回路とを含む表示装置に関係する。
【００１７】
また本発明は、
互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置を表示制御するための表示制御方法であって、
所与の複数の信号ラインごとに分割されたラインブロックを単位として指定された第１〜第Ｍの信号ラインを信号駆動する信号駆動回路と、所与の複数の走査ラインごとに分割されたラインブロックを単位として指定された第１〜第Ｎの走査ラインを順次走査駆動する走査駆動回路とに対し、それぞれのラインブロック単位で表示エリア若しくは非表示エリアを設定し、
表示エリアに対応する画像データを、前記信号駆動回路に対して供給し、
前記画像データに基づいて表示駆動する場合に、
非表示エリアに設定されたラインブロックの信号ラインに対し、所与の非表示レベル電圧を供給し、表示エリアに設定されたラインブロックの信号ラインを、前記画像データに応じた駆動電圧で信号駆動し、
表示エリアに設定されたラインブロックの走査ラインを毎フレーム周期で走査駆動すると共に、非表示エリアに設定されたラインブロックの走査ラインを信号ラインの電圧にかかわらず前記奇数フレーム周期で走査駆動することで、前記第１〜第Ｎの走査ラインを前記奇数フレーム周期で走査駆動する表示制御方法に関係する。
【００１８】
また本発明に係る表示制御方法では、
前記所与の基準フレームは、所与の表示制御イベントが発生したフレームの次のフレームであってもよい。
【００１９】
また本発明に係る表示制御方法では、
前記所与の表示制御イベントが発生したフレームにおける前記表示制御イベントの発生以降の少なくとも１走査期間において、前記非表示走査ラインを走査駆動することができる。
【００２０】
また本発明に係る表示制御方法では、
前記所与の表示制御イベントは、表示エリア若しくは非表示エリアの生成、消滅、移動及びサイズ変更のうち少なくとも１つに基づいて発生するイベントであってもよい。
【００２１】
また本発明は、互いに交差する第１〜第Ｎ（Ｎは、自然数）の走査ライン及び第１〜第Ｍ（Ｍは、自然数）の信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、所与の複数の信号ライン及び所与の複数の走査ラインごとに分割されたエリアブロックを単位として、表示エリア若しくは非表示エリアを指定するためのエリアブロック表示制御データを記憶するエリアブロック表示制御データ記憶手段と、第１〜第Ｎの走査ラインのうち少なくとも表示エリアに対応する走査ラインを順次走査駆動する走査駆動回路に対して、前記エリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを前記エリアブロック単位で設定する走査駆動回路設定手段と、第１〜第Ｍの信号ラインのうち表示エリアに対応する信号ラインを信号駆動する信号駆動回路に対して、前記エリアブロック表示制御データに基づいて、表示エリア若しくは非表示エリアを前記エリアブロック単位で設定する信号駆動回路設定手段とを含むことを特徴とする。
【００２２】
ここで、電気光学装置としては、例えば互いに交差する複数の走査ライン及び複数の信号ラインと、前記走査ラインと前記信号ラインに接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを有するように構成しても良い。
【００２３】
また、エリアブロックとは、所与の複数の走査ラインごとに分割されたラインブロックと、所与の複数の信号ラインごとに分割されたラインブロックとにより特定されるブロックをいう。ラインブロック単位に分割される走査ラインは、互いに隣接した複数の走査ラインであっても良いし、任意に選択された複数の走査ラインであっても良い。また、ラインブロック単位に分割される信号ラインは、互いに隣接した複数の信号ラインであっても良いし、任意に選択された複数の信号ラインであっても良い。
【００２４】
本発明においては、エリアブロック表示制御データ記憶手段を備え、エリアブロック単位で表示エリア若しくは非表示エリアを指定し、信号駆動回路設定手段又は走査駆動回路設定手段により、信号駆動回路又は走査駆動回路に対し、それぞれラインブロック単位で表示エリア若しくは非表示エリアを設定できるようにした。したがって、表示エリアのみを駆動することで、非表示エリアの駆動に伴なう消費電力分の削減が可能となるパーシャル表示制御を行う場合に、ピクセル単位で表示エリアを設定する場合に比べて、メモリ容量を大幅に削減し、簡素な構成で、低消費化を図ることができる。
【００２５】
また本発明に係る表示制御回路は、所与の複数の走査ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定するための帯パーシャル表示制御データを保持する帯パーシャル表示制御データ保持手段と、第１のモードと第２のモードとを切り替えるためのモード切替手段とを含み、前記第１のモードでは、前記エリアブロック表示制御データに基づいて、前記走査駆動回路及び前記信号駆動回路に対し表示エリア若しくは非表示エリアを前記エリアブロック単位で設定し、前記第２のモードでは、前記帯パーシャル表示制御データに基づいて、前記走査駆動回路に対し表示エリア若しくは非表示エリアを前記ラインブロック単位で設定することを特徴とする。
【００２６】
本発明によれば、さらに帯パーシャル表示制御データ保持手段を備え、帯パーシャル表示制御データに基づいて、走査ラインをラインブロック単位で表示エリア若しくは非表示エリアを設定するようにしたので、走査ライン方向のパーシャル表示制御に必要なメモリ容量を削減したパーシャル表示制御を行うことができるようになる。
【００２７】
また本発明に係る表示制御回路は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、所与の複数の走査ラインごとに分割されたエリアブロックを単位として、表示エリア若しくは非表示エリアを指定するための帯パーシャル表示制御データを保持する帯パーシャル表示データ保持手段と、第１〜第Ｎの走査ラインを走査駆動する走査駆動回路に対して、前記帯パーシャル表示制御データに基づいて、表示エリア若しくは非表示エリアを前記エリアブロック単位で設定する走査駆動回路設定手段とを含むことを特徴とする。
【００２８】
本発明によれば、帯パーシャル表示制御データ保持手段を備え、帯パーシャル表示制御データに基づいて、走査ラインをエリアブロック単位で表示エリア若しくは非表示エリアを設定するようにしたので、走査ライン方向のパーシャル表示制御に必要なメモリ容量を削減し、低消費化が可能な表示エリア及び非表示エリアの設定の簡素化を図ることができる。
【００２９】
また本発明に係る表示制御回路は、前記第１〜第Ｎの走査ラインのうち、前記表示エリアに対応する走査ラインである表示走査ラインは、毎フレーム周期で走査駆動し、前記第１〜第Ｎの走査ラインのうち、前記表示走査ラインを除く走査ラインである非表示走査ラインは、所与の基準フレームを基準に所与の３以上の奇数フレーム周期で走査駆動するように、前記走査駆動回路を制御する手段を含むことを特徴とする。
【００３０】
ここで、所与の基準フレームを基準に所与の３以上の奇数フレーム周期とは、所与の基準フレームを０フレームとしたときに、３フレーム目、５フレーム目、・・・、（２ｋ＋１）（ｋは、自然数）フレーム目を最終フレームとする周期をいう。
【００３１】
なお、低消費電力化の観点では、非表示走査ラインが走査駆動されるフレーム周期は長ければ長いほど望ましい。
【００３２】
本発明によれば、表示エリアについては毎フレーム周期で走査駆動するが、非表示エリアについては３以上の奇数フレーム周期で走査駆動するため、極性反転駆動方式に対応するとともに、例えばＴＦＴのリークによる弊害を防止し、不要な走査駆動の削減による消費電力の低減が可能となる。
【００３３】
また本発明は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置の表示制御を行う表示制御回路であって、前記第１〜第Ｎの走査ラインを走査駆動する走査駆動回路に対して表示エリア若しくは非表示エリアを設定する手段と、前記第１〜第Ｎの走査ラインのうち少なくともその一部が前記表示エリアに含まれる走査ラインである表示走査ラインは、毎フレーム周期で走査駆動し、前記第１〜第Ｎの走査ラインのうち前記表示走査ラインを除く走査ラインである非表示走査ラインは、所与の基準フレームを基準に３以上の奇数フレーム周期で走査駆動するように、前記走査駆動回路を制御する手段とを含むことを特徴とする。
【００３４】
本発明によれば、パーシャル表示制御が行われる場合に、表示エリアについては毎フレーム周期で走査駆動するが、非表示エリアについては、３以上の奇数フレーム周期で走査駆動するため、極性反転駆動方式に対応しながら、例えばＴＦＴのリークによる弊害を防止し、不要な走査駆動の削減による消費電力の低減が可能となる。
【００３５】
また本発明に係る表示制御回路は、前記所与の基準フレームは、所与の表示制御イベントが発生したフレームの次のフレームであることを特徴とする。
【００３６】
本発明によれば、所与の表示制御イベントの発生により、それまでの表示エリア若しくは非表示エリアが変更になって、例えば非表示エリアが一瞬暗くなったりする表示品位の低下を回避することができる。
【００３７】
また本発明に係る表示制御回路は、前記所与の表示制御イベントが発生したフレームにおける前記表示制御イベントの発生以降の少なくとも１走査期間において、前記非表示走査ラインを走査駆動することを特徴とする。
【００３８】
本発明によれば、表示制御イベントが発生した当該フレームにおいて、その発生タイミング以降、少なくとも１走査期間は、非表示走査ラインを走査駆動するようにしたので、該イベントの発生に伴う表示品位の低下が目立たなくすることができる。
【００３９】
また本発明に係る表示制御回路は、前記所与の表示制御イベントは、表示エリア若しくは非表示エリアの生成、消滅、移動及びサイズ変更のうち少なくとも１つに基づいて発生するイベントであることを特徴とする。
【００４０】
本発明によれば、ウィンドウの生成、消滅、移動及びサイズ変更のいずれかによる表示品位の低下を防止することができる。
【００４１】
また本発明に係る電気光学装置は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素と、第１〜第Ｎの走査ラインを走査駆動する走査駆動回路と、画像データに基づいて第１〜第Ｍの信号ラインを駆動する信号駆動回路と、上記いずれか記載の表示制御回路とを含むことを特徴とする。
【００４２】
本発明によれば、低消費化を実現できるパーシャル表示制御に伴なうメモリ容量を削減し、表示エリア若しくは非表示エリアの指定の簡素化を図ることができる電気光学装置を提供することができる。したがって、低消費化を図る電気光学装置の低コスト化を実現することができる。
【００４３】
また本発明に係る電気光学装置は、前記信号駆動回路は、前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、信号駆動するか否かを指定するためのブロック出力選択データを保持するブロック出力選択データ保持手段と、前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定するためのパーシャル表示データを保持するパーシャル表示データ保持手段と、前記ブロック出力選択データにより信号駆動しないように指定されたラインブロックの信号ラインへの出力をハイインピーダンス状態にし、前記ブロック出力選択データにより信号駆動するように指定されたラインブロックの信号ラインに対し、前記パーシャル表示データに基づき、画像データに応じた信号駆動若しくは所与の非表示レベル電圧の供給のいずれかを行う信号ライン駆動手段とを有し、前記表示制御回路は、前記ブロック出力選択データを、前記信号駆動回路のブロック出力選択データ保持手段に設定するブロック出力選択データ設定手段と、前記ラインブロックを単位として表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにより、表示エリアに指定された第Ｐ（Ｐは、自然数）のブロックが、前記ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、前記第１のパーシャル表示データを、第Ｐのブロックのデータを第（Ｐ＋１）のブロックのデータとしてシフトした第２のパーシャル表示データに変換するパーシャル表示データ変換手段と、第２のパーシャル表示データを、前記信号駆動回路のパーシャル表示データ保持手段に設定するパーシャル表示データ設定手段とを含むことを特徴とする。
【００４４】
本発明においては、信号駆動回路において、ブロック出力選択データにより、ラインブロックを単位に信号駆動しないように指定されたラインブロックの信号ラインへの出力をハイインピーダンス状態にし、信号駆動するように指定されたラインブロックの信号ラインに対し、パーシャル表示データに基づき、画像データに応じた信号駆動若しくは所与の非表示レベル電圧の供給のいずれかを行う場合に、表示制御回路にパーシャル表示データ変換手段を設けるようにした。このパーシャル表示変換手段は、ラインブロック単位に表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにおいて、表示エリアに指定された第Ｐのブロックが、ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、第１のパーシャル表示データを、第Ｐのブロックのデータを第（Ｐ＋１）のブロックのデータとしてシフトした第２のパーシャル表示データに変換する。
【００４５】
こうすることで、ブロック出力選択データにより、表示パネルのパネルサイズの変化に容易に対応できる信号駆動回路を提供することができるという効果に加え、第１のパーシャル表示データを画像データに合わせて指定する場合に、ブロック出力選択データの設定値を考慮する必要がなくなり、例えばユーザの使い勝手を向上させることができる。
【００４６】
また本発明に係る電気光学装置は、前記所与の複数の信号ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにより、表示エリアに指定された第Ｐのブロックが、前記ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、前記信号駆動回路に供給される第１の画像データを、第１の画像データのうち第Ｐのブロックに対応する画像データを第（Ｐ＋１）のブロックの画像データとしてシフトした第２の画像データを生成する画像データ生成手段と、前記第２の画像データを、前記信号駆動回路に対して供給する画像データ供給手段とを含むことを特徴とする。
【００４７】
本発明においては、画像データ生成手段を備え、ラインブロックを単位として、表示エリア若しくは非表示エリアを指定する第１のパーシャル表示データにより、表示エリアに指定された第Ｐのブロックが、ブロック出力選択データにより信号駆動しないブロックとして指定されたときに、第１の画像データを、第１の画像データのうち第Ｐのブロックに対応する画像データを第（Ｐ＋１）のブロックの画像データとしてシフトした第２の画像データを生成し、この第２の画像データを信号駆動回路に対して供給するようにした。これにより、ブロック出力選択データにより、表示パネルのパネルサイズの変化に容易に対応できる信号駆動回路に対しても、信号駆動するラインブロックとして指定されたラインブロックの信号ラインに対してのみ第２の画像データを供給することができるので、画像を作成する側、例えばユーザにとって、ブロック出力選択データの設定値を考慮する必要がなくなる。
【００４８】
また本発明に係る表示装置は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置と、第１〜第Ｎの走査ラインを走査駆動する走査駆動回路と、画像データに基づいて第１〜第Ｍの信号ラインを駆動する信号駆動回路と、上記記載の表示制御回路とを含むことを特徴とする。
【００４９】
本発明によれば、低消費化を実現できるパーシャル表示制御に伴なうメモリ容量を削減し、表示エリア若しくは非表示エリアの指定の簡素化を図ることができる表示装置を提供することができる。したがって、低消費化を図る表示装置の低コスト化を実現することができる。
【００５０】
また本発明は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置を表示制御するための表示制御方法であって、所与の複数の信号ライン及び所与の複数の走査ラインごとに分割されたエリアブロックを単位として、表示エリア若しくは非表示エリアを指定するためのエリアブロック表示制御データを記憶し、第１〜第Ｎの走査ラインを走査駆動する走査駆動回路と、第１〜第Ｍの信号ラインを信号駆動する信号駆動回路とに対し、前記エリアブロック表示制御データに基づいて表示エリア若しくは非表示エリアを前記エリアブロック単位で設定することを特徴とする。
【００５１】
本発明によれば、エリアブロック単位で表示エリア若しくは非表示エリアを指定するエリアブロック表示制御データに基づいて、信号駆動回路又は走査駆動回路に対し、それぞれラインブロック単位で表示エリア若しくは非表示エリアを設定できるようにした。したがって、表示エリアのみを駆動することで、非表示エリアの駆動に伴なう消費電力分の削減が可能となるパーシャル表示制御を行う場合に、ピクセル単位で表示エリアを設定する場合に比べて、メモリ容量を大幅に削減し、簡素な構成で、低消費化を図ることができる。
【００５２】
また本発明に係る表示制御方法は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置を表示制御するための表示制御方法であって、所与の複数の走査ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを指定するための帯パーシャル表示制御データを保持し、第１〜第Ｎの走査ラインを走査駆動する走査駆動回路に対して、前記帯パーシャル表示制御データに基づいて、表示エリア若しくは非表示エリアを前記ラインブロック単位で設定することを特徴とする。
【００５３】
本発明によれば、帯パーシャル表示制御データに基づいて、走査ラインをエリアブロック単位で表示エリア若しくは非表示エリアを設定するようにしたので、走査ライン方向のパーシャル表示制御に必要なメモリ容量を削減し、低消費化が可能な表示エリア及び非表示エリアの設定の簡素化を図ることができる。
【００５４】
また本発明は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置を表示制御するための表示制御方法であって、所与の複数の信号ラインごとに分割されたラインブロックを単位として指定された第１〜第Ｍの信号ラインを信号駆動する信号駆動回路と、所与の複数の走査ラインごとに分割されたラインブロックを単位として指定された第１〜第Ｎの走査ラインを順次走査駆動する走査駆動回路とに対し、それぞれのラインブロック単位で表示エリア若しくは非表示エリアを設定し、表示エリアに対応する画像データを、前記信号駆動回路に対して供給することを特徴とする。
【００５５】
本発明によれば、信号駆動回路及び走査駆動回路に対して、それぞれ複数のラインごとに分割されたラインブロック単位で、表示エリア若しくは非表示エリアを設定した後、表示エリアに表示させるための画像データを供給して表示駆動制御を行うようにしたので、非表示エリアの信号駆動に伴なう電力消費を低減するパーシャル表示制御を行うことができる。
【００５６】
また本発明に係る表示制御方法は、前記画像データに基づいて表示駆動する場合に、非表示エリアに設定されたラインブロックの信号ラインに対し、所与の非表示レベル電圧を供給し、表示エリアに設定されたラインブロックの信号ラインを、前記画像データに応じた駆動電圧で信号駆動し、表示エリアに設定されたラインブロックの走査ラインを、順次走査駆動し、非表示エリアに設定されたラインブロックの走査ラインを、所与の３以上の奇数フレーム周期で駆動することを特徴とする。
【００５７】
本発明によれば、非表示エリアに設定されたラインブロックの走査ラインを、３以上の奇数フレーム周期で走査駆動するようにしたので、例えば電気光学装置として、例えばＴＦＴを用いた液晶パネルを用いた場合に、これまで消費電力が大きく、ＴＦＴのリークによってダイナミックなパーシャル表示ができなかった問題点を解消し、画質の高品位と、低消費化とを両立させる表示制御方法を提供することができる。
【００５８】
また本発明は、互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインにより特定される画素を有する電気光学装置を表示制御するための表示制御方法であって、前記画素の領域に、表示エリア若しくは非表示エリアを設定し、前記第１〜第Ｎの走査ラインのうち少なくともその一部が前記表示エリアに含まれる走査ラインである表示走査ラインは、毎フレーム周期で走査駆動し、前記第１〜第Ｎの走査ラインのうち前記表示走査ラインを除く走査ラインである非表示走査ラインは、所与の基準フレームを基準に所与の３以上の奇数フレーム周期で走査駆動することを特徴とする。
【００５９】
本発明によれば、パーシャル表示制御が行われる場合に、表示エリアについては毎フレーム周期で走査駆動するが、非表示エリアについては、３以上の奇数フレーム周期で走査駆動するため、極性反転駆動方式に対応しながら、例えばＴＦＴのリークによる弊害を防止し、不要な走査駆動の削減による消費電力の低減が可能となる。
【００６０】
また本発明に係る表示制御方法は、前記所与の基準フレームは、所与の表示制御イベントが発生したフレームの次のフレームであることを特徴とする。
【００６１】
本発明によれば、所与の表示制御イベントの発生により、それまでの表示エリア若しくは非表示エリアが変更になって、例えば非表示エリアが一瞬暗くなったりする表示品位の低下を回避することができる。
【００６２】
また本発明に係る表示制御方法は、前記所与の表示制御イベントが発生したフレームにおける前記表示制御イベントの発生以降の少なくとも１走査期間において、前記非表示走査ラインを走査駆動することを特徴とする。
【００６３】
本発明によれば、表示制御イベントが発生した当該フレームにおいて、その発生タイミング以降、少なくとも１走査期間は、非表示走査ラインを走査駆動するようにしたので、該イベントの発生に伴う表示品位の低下が目立たなくすることができる。
【００６４】
また本発明に係る表示制御方法は、前記所与の表示制御イベントは、表示エリア若しくは非表示エリアの生成、消滅、移動及びサイズ変更のうち少なくとも１つに基づいて発生するイベントであることを特徴とする。
【００６５】
本発明によれば、ウィンドウの生成、消滅、移動及びサイズ変更のいずれかによる表示品位の低下を防止することができる。
【発明を実施するための最良の形態】
【００６６】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００６７】
１．  表示装置
１．１  表示装置の構成
図１に、本実施形態における表示制御回路（ＬＣＤコントローラ、表示コントローラ）を適用した表示装置の構成の概要を示す。
【００６８】
表示装置としての液晶装置１０は、液晶ディスプレイ（Liquid Crystal Display：以下、ＬＣＤと略す。）パネル２０、信号ドライバ（信号駆動回路）（狭義には、ソースドライバ）３０、走査ドライバ（走査駆動回路）（狭義には、ゲートドライバ）５０、ＬＣＤコントローラ６０、電源回路８０を含む。
【００６９】
ＬＣＤパネル（広義には、電気光学装置）２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査ライン（狭義には、ゲートライン）Ｇ1〜ＧN（Ｎは、２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号ライン（狭義には、ソースライン）Ｓ1〜ＳM（Ｍは、２以上の自然数）とが配置されている。また、走査ラインＧn（１≦ｎ≦Ｎ、ｎは自然数）と信号ラインＳm（１≦ｍ≦Ｍ、ｍは自然数）との交差点に対応して、ＴＦＴ２２nm（広義には、スイッチング手段）が設けられている。
【００７０】
ＴＦＴ２２nmのゲート電極は、走査ラインＧnに接続されている。ＴＦＴ２２nmのソース電極は、信号ラインＳmに接続されている。ＴＦＴ２２nmのドレイン電極は、液晶容量（広義には液晶素子）２４nmの画素電極２６nmに接続されている。
【００７１】
液晶容量２４nmにおいては、画素電極２６nmに対向する対向電極２８nmとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素の透過率が変化するようになっている。
【００７２】
対向電極２８nmには、電源回路８０により生成された対向電極電圧Ｖｃｏｍが供給されている。
【００７３】
信号ドライバ３０は、一水平走査単位の画像データに基づいて、ＬＣＤパネル２０の信号ラインＳ1〜ＳMを駆動する。
【００７４】
走査ドライバ５０は、一垂直走査期間内に、水平同期信号に同期して、ＬＣＤパネル２０の走査ラインＧ1〜ＧNを順次走査駆動する。
【００７５】
ＬＣＤコントローラ６０は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す。）等のホストにより設定された内容にしたがって、信号ドライバ３０、走査ドライバ５０及び電源回路８０を制御する。より具体的には、ＬＣＤコントローラ６０は、信号ドライバ３０及び走査ドライバ５０に対して、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路８０に対しては対向電極電圧Ｖｃｏｍの極性反転タイミングの供給を行う。
【００７６】
電源回路８０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の液晶駆動に必要な電圧レベルや、対向電極電圧Ｖｃｏｍを生成する。ＬＣＤパネル２０の液晶駆動に必要な電圧レベルは、例えば信号ドライバ３０、走査ドライバ５０及びＬＣＤパネル２０に供給される。また、対向電極電圧Ｖｃｏｍは、ＬＣＤパネル２０のＴＦＴの画素電極に対向して設けられた対向電極に供給される。
【００７７】
このような構成の液晶装置１０は、ＬＣＤコントローラ６０の制御の下、外部から供給される画像データに基づいて、信号ドライバ３０、走査ドライバ５０及び電源回路８０が協調してＬＣＤパネル２０を表示駆動する。
【００７８】
なお、図１では、液晶装置１０にＬＣＤコントローラ６０を含めて構成するようにしているが、ＬＣＤコントローラ６０を液晶装置１０の外部に設けて構成するようにしても良い。或いは、ＬＣＤコントローラ６０と共にホストを、液晶装置１０に含めるように構成することも可能である。
【００７９】
また、図１では、ＬＣＤパネル２０の外部に信号ドライバ３０及び走査ドライバ５０を設けるようにしているが、信号ドライバ３０及び走査ドライバ５０のうち少なくとも１つをＬＣＤパネル２０と同一ガラス基板上に、形成することができる。
【００８０】
１．２  信号ドライバ
図２に、図１に示した信号ドライバの構成の概要を示す。
【００８１】
信号ドライバ３０は、シフトレジスタ３２、ラインラッチ３４、３６、ディジタル・アナログ変換回路（広義には、駆動電圧生成回路）３８、信号ライン駆動回路４０を含む。
【００８２】
シフトレジスタ３２は、複数のフリップフロップを有しており、これらフリップフロップが順次接続される。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００８３】
また、このシフトレジスタ３２には、シフト方向切り替え信号ＳＨＬが供給される。シフトレジスタ３２は、このシフト方向切り替え信号ＳＨＬにより、画像データ（ＤＩＯ）のシフト方向と、イネーブル入出力信号ＥＩＯの入出力方向が切り替えられる。したがって、信号ドライバ３０の実装状態により信号ドライバ３０に対して、画像データを供給するＬＣＤコントローラ６０の位置が異なった場合であっても、このシフト方向切り替え信号ＳＨＬによりシフト方向を切り替えることによって、その配線の引き回しによって実装面積が拡大することなく、柔軟な実装を可能にすることができる。
【００８４】
ラインラッチ３４には、ＬＣＤコントローラ６０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で画像データ（ＤＩＯ）が入力される。ラインラッチ３４は、この画像データ（ＤＩＯ）を、シフトレジスタ３２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００８５】
ラインラッチ３６は、ＬＣＤコントローラ６０から供給される水平同期信号ＬＰに同期して、ラインラッチ３４でラッチされた一水平走査単位の画像データをラッチする。
【００８６】
ＤＡＣ３８は、信号ラインごとに、画像データに基づいてアナログ化された駆動電圧を生成する。
【００８７】
信号ライン駆動回路４０は、ＤＡＣ３８によって生成された駆動電圧に基づいて、信号ラインを駆動する。
【００８８】
このような信号ドライバ３０は、ＬＣＤコントローラ６０から順次入力される所与の単位（例えば１８ビット単位）の画像データを順次取り込み、水平同期信号ＬＰに同期して一水平走査単位の画像データをラインラッチ３６で一旦保持する。そして、この画像データに基づいて、各信号ラインを駆動する。この結果、ＬＣＤパネル２０のＴＦＴのソース電極には、画像データに基づく駆動電圧が供給される。
【００８９】
この信号ドライバ３０は、所与の複数の信号ラインごとに分割されたラインブロックを単位として、その出力をハイインピーダンス制御することができるようになっている。そのため、信号ドライバ３０は、図３に示すように、ブロック出力選択レジスタ（ブロック出力選択データ保持手段）を有し、ラインブロック単位で各ブロックの信号ラインを駆動する信号ライン駆動回路の出力をハイインピーダンス制御するか否かを設定するためのブロック出力選択データ（広義には、制御指示データ）ＢＬＫ０〜ＢＬＫＱを保持する。
【００９０】
このブロック出力選択データにおいて、オン（「１」）に設定されたラインブロックの信号ラインは信号ライン駆動回路により信号駆動され、オフ（「０」）に設定されたブロックの信号ラインはハイインピーダンス状態となる。これにより、ＬＣＤパネル２０の信号ラインに接続される信号ライン駆動回路をラインブロック単位で任意に選択できるようになり、ＬＣＤパネル２０のサイズ変更に容易に対応することができる。また、駆動不要な信号ライン駆動回路で行われるインピーダンス変換に伴う消費電流を削減する。
【００９１】
また信号ドライバ３０は、当該ラインブロック単位で表示エリア若しくは非表示エリアを設定することができるようになっている。そのため、信号ドライバ３０は、図４に示すように、パーシャル表示選択レジスタ（パーシャル表示データ保持手段）を有し、ラインブロック単位で各ブロックの信号ラインを画像データに基づいて信号駆動するか否かを設定するためのパーシャル表示データ（広義には、制御指示データ）ＰＡＲＴS０〜ＰＡＲＴSＱを保持する。
【００９２】
このパーシャル表示データにおいて、オン（「１」）が設定されたラインブロックの信号ラインに対しては、表示エリアとして画像データに基づいて信号駆動を行い、オフ（「０」）に設定されたブロックの信号ラインに対しては、非表示エリアとして所与の非表示レベル電圧が供給される。これにより、非表示エリアの信号ラインを駆動するインピーダンス変換手段としてのオペアンプ回路の電流消費を削減することができ、画質が高品位のＴＦＴを用いたＬＣＤパネルの低消費化を図ることができるようになる。同時に、非表示レベル電圧が供給される信号ラインにＴＦＴを介して接続される液晶容量には、非表示として適切な電圧が印加されることになる。
【００９３】
また、信号ドライバ３０では、上述した制御単位であるブロックを８ピクセル単位としている。ここで、１ピクセルは、ＲＧＢ信号の３ビットからなる。したがって、信号ドライバ３０は、計２４出力（例えば、Ｓ1〜Ｓ24）を１ラインブロックとしている。これにより、ＬＣＤパネル２０の表示エリアをキャラクタ文字（１バイト）単位で設定することができるので、携帯電話機のようなキャラクタ文字の表示を行う電子機器において、効率的な表示エリアの設定及びその画像表示が可能となる。
【００９４】
図５に、信号ドライバ３０の制御単位となるラインブロック単位の構成の概要を示す。
【００９５】
この信号ドライバ３０は、２８８本の信号ライン出力（Ｓ1〜Ｓ288）を有しているものとする。
【００９６】
すなわち、信号ドライバ３０は、２４出力端子単位（Ｓ1〜Ｓ24、Ｓ25〜Ｓ48、・・・、Ｓ265〜Ｓ288）に、図５に示す構成を備えており、計１２ラインブロック（Ｂ０〜Ｂ１１）を有している。以下では、図５は、ブロックＢ０を示すものとして説明するが、他のブロックＢ１〜Ｂ１１についても同様である。
【００９７】
信号ドライバ３０のブロックＢ０は、信号ラインＳ1〜Ｓ24の各信号ラインに対応して、シフトレジスタ１４０0を含むデータバイパス回路１４２0、ラインラッチ３６0、駆動電圧生成回路３８0、信号ライン駆動回路４０0を含む。ここで、シフトレジスタ１４０0は、図２に示すシフトレジスタ３２及びラインラッチ３４の機能を有する。
【００９８】
データバイパス回路１４２0が有するシフトレジスタ１４０0は、各信号ラインに対応してＳＲ0-1〜ＳＲ0-24を含む。ラインラッチ３６0は、各信号ラインに対応してＬＡＴ0-1〜ＬＡＴ0-24を含む。駆動電圧生成回路３８0は、各信号ラインに対応してＤＡＣ0-1〜ＤＡＣ0-24を含む。信号ライン駆動回路４０0は、各信号ラインに対応してＳＤＲＶ0-1〜ＳＤＲＶ0-24を含む。
【００９９】
上述したように信号ドライバ３０は、ブロック出力選択レジスタ及びパーシャル表示選択レジスタを有しており、各ラインブロック単位でブロック出力選択データ及びパーシャル表示データが設定される。例えば、図５に示すブロックＢ０に対しては、図３に示すブロック出力選択データＢＬＫ０がＢＬＫとして、図４に示すパーシャル表示データＰＡＲＴS０がＰＡＲＴとして、それぞれ供給される。
【０１００】
データバイパス回路１４２0は、ＬＩＮからＲＯＵＴ方向若しくはＲＩＮからＬＯＵＴ方向にシフトされるイネーブル入出力信号ＥＩＯに同期して、画像データＤＩＯを取り込む。その際、データバイパス回路１４２0は、ブロック出力選択データＢＬＫが「０」に設定されている場合、当該ラインブロックにシフトされたイネーブル入出力信号ＥＩＯをバイパスするための切り替え回路ＳＷＢ1-0、ＳＷＢ0-0を含む。
【０１０１】
切り替え回路ＳＷＢ1-0は、ブロック出力選択データＢＬＫが「１」（論理レベル「Ｈ」）のときＳＲ0-24の出力データを右方向データ出力信号ＲＯＵＴとして出力する。一方、切り替え回路ＳＷＢ1-0は、ブロック出力選択データＢＬＫが「０」（論理レベル「Ｌ」）のとき左方向データ入力信号ＬＩＮとして入力されたラインブロックからシフトされた画像データ（ブロックＢ０の場合は、ＤＩＯ）を右方向データ出力信号ＲＯＵＴとして出力する。
【０１０２】
切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫが「１」（論理レベル「Ｈ」）のときＳＲ0-1の出力データを左方向データ出力信号ＬＯＵＴとして出力する。一方、切り替え回路ＳＷＢ0-0は、ブロック出力選択データＢＬＫが「０」（論理レベル「Ｌ」）のとき右方向データ入力信号ＲＩＮとして入力されたラインブロックからシフトされた画像データを左方向データ出力信号ＬＯＵＴとして出力する。
【０１０３】
信号ラインＳ1〜Ｓ24に対応したＳＲ0-1〜ＳＲ0-24は、ＬＩＮ若しくはＲＩＮとして供給されるイネーブル入出力信号ＥＩＯをシフトし、それぞれシフトされたイネーブル入出力信号ＥＩＯに同期して画像データＤＩＯを取り込む。
【０１０４】
図６に、シフトレジスタ１４０0を構成するＳＲ0-1の構成を模式的に示す。
【０１０５】
ここでは、ＳＲ0-1の構成について示すが、他のＳＲ0-2〜ＳＲ0-24についても同様に構成することができる。
【０１０６】
ＳＲ0-1は、ＦＦL-R、ＦＦR-L、ＦＦDIO、ＳＷ１を含む。
【０１０７】
ＦＦL-Rは、例えばイネーブル入出力信号ＥＩＯを、Ｄ端子に入力される左方向データ入力信号ＬＩＮとして、ＣＫ端子に入力されるクロック信号の立ち上がりエッジに同期してラッチする。そして、Ｑ端子から右方向データ出力信号ＲＯＵＴとして、ＳＲ0-2のＤ端子に対して左方向データ入力信号ＬＩＮを供給する。
【０１０８】
ＦＦR-Lは、例えばイネーブル入出力信号ＥＩＯを、Ｄ端子に入力される右方向データ入力信号ＲＩＮとして、ＣＫ端子に入力されるクロック信号の立ち上がりエッジに同期してラッチする。そして、Ｑ端子から左方向データ出力信号ＬＯＵＴを出力する。
【０１０９】
ＦＦL-RのＱ端子から出力される右方向データ出力信号ＲＯＵＴは、ＳＷ１にも供給される。ＦＦR-LのＱ端子から出力される左方向出力信号ＬＯＵＴは、ＳＷ１にも供給される。
【０１１０】
ＳＷ１は、シフト方向切り替え信号ＳＨＬに応じて、右方向データ出力信号ＲＯＵＴ若しくは左方向データ出力信号ＬＯＵＴのうち、いずれか一方を選択して、ＦＦDIOのＣＫ端子に供給する。
【０１１１】
ＦＦDIOは、このＣＫ端子に供給されるＳＷ１の選択出力信号に同期して、画像データＤＩＯをラッチする。このラッチされた画像データは、Ｑ端子からラインラッチ３６0のＬＡＴ0-1に出力される。
【０１１２】
このようにして、シフトレジスタ１４０0の各ＳＲ0-1〜ＳＲ0-24に保持された画像データは、水平同期信号ＬＰに同期してそれぞれラインラッチ３６0の各ＬＡＴ0-1〜ＬＡＴ0-24にラッチされる。
【０１１３】
（ラインラッチ）
ラインラッチＬＡＴ0-1〜ＬＡＴ0-24にラッチされた信号ラインＳ1〜Ｓ24に対応する画像データは、それぞれ駆動電圧生成回路のＤＡＣ0-1〜ＤＡＣ0-24に供給される。
【０１１４】
（駆動電圧生成回路）
ＤＡＣ0-1〜ＤＡＣ0-24は、それぞれＤＡＣイネーブル信号ＤＡＣｅｎが論理レベル「Ｈ」のときに、対応するＬＡＴ0-1〜ＬＡＴ0-24から供給された例えば６ビットの階調データに基づいて、６４レベルの階調電圧を発生する。
【０１１５】
ＤＡＣイネーブル信号ＤＡＣｅｎは、イネーブル信号ｄａｃｅｎ０と、ブロック出力選択データＢＬＫとの論理積により生成される。このイネーブル信号ｄａｃｅｎ０は、信号ドライバ３０の図示しない制御回路で生成されたＤＡＣ制御信号ｄａｃｅｎと、パーシャル表示データＰＡＲＴとの論理積により生成される。
【０１１６】
すなわち、ＤＡＣイネーブル信号ＤＡＣｅｎは、ブロック出力選択データＢＬＫが「０」の場合には、パーシャル表示データＰＡＲＴの設定値にかかわらず、ＢＬＫ０の駆動電圧生成回路３８0は動作を停止する。また、ブロック出力選択データＢＬＫが「１」の場合には、パーシャル表示エリアとして設定された場合にのみＤＡＣ動作を行う一方、パーシャル非表示エリアとして設定された場合、ＤＡＣ動作を停止してラダー抵抗に流れる電流消費を削減する。
【０１１７】
なお、このＤＡＣイネーブル信号ＤＡＣｅｎは、他の信号ラインＳ2〜Ｓ24に対応するＤＡＣ0-2〜ＤＡＣ0-24にも同様に供給され、ラインブロック単位でＤＡＣの動作制御が行われる。
【０１１８】
（信号ライン駆動回路）
信号ライン駆動回路４０0のＳＤＲＶ0-1〜ＳＤＲＶ0-24は、それぞれインピーダンス変換手段としてのボルテージフォロワ接続されたオペアンプＯＰ0-1〜ＯＰ0-24と、パーシャル非表示レベル電圧供給回路ＶＧ0-1〜ＶＧ0-24を含む。
【０１１９】
ボルテージフォロワ接続されたオペアンプＯＰ0-1〜ＯＰ0-24は、その出力端子が負帰還され、オペアンプの入力インピーダンスも極めて大きくなり、入力電流はほとんど流れなくなる。そして、オペアンプイネーブル信号ＯＰｅｎが論理レベル「Ｈ」のときに、対応するＤＡＣ0-1〜ＤＡＣ0-24によって生成された駆動電圧をインピーダンス変換して、信号ラインＳ1〜Ｓ24を駆動する。これにより、信号ラインＳ1〜Ｓ24それぞれの出力負荷に依存することなく、信号駆動を行うことができる。
【０１２０】
オペアンプイネーブル信号ＯＰｅｎは、イネーブル信号ｏｐｅｎ０と、ブロック出力選択データＢＬＫとの論理積により生成される。このイネーブル信号ｏｐｅｎ０は、信号ドライバ３０の図示しない制御回路で生成されたオペアンプ制御信号ｏｐｅｎと、パーシャル表示データＰＡＲＴとの論理積により生成される。
【０１２１】
すなわち、オペアンプイネーブル信号ＯＰｅｎは、ブロック出力選択データＢＬＫが「０」の場合には、パーシャル表示データＰＡＲＴの設定値にかかわらず、ＢＬＫ０のオペアンプは動作を停止する（オペアンプの電流源を停止して、消費電流を削減する）。また、ブロック出力選択データＢＬＫが「１」の場合には、パーシャル表示エリアとして設定された場合にのみ駆動電圧生成回路で生成された駆動電圧を、インピーダンス変換して対応する信号ラインを駆動する一方、パーシャル非表示エリアとして設定された場合、オペアンプの動作を停止して、電流消費を削減する。
【０１２２】
（パーシャル非表示レベル電圧供給回路）
パーシャル非表示レベル電圧供給回路ＶＧ0-1〜ＶＧ0-24は、非表示レベル電圧供給イネーブル信号ＬＥＶｅｎが論理レベル「Ｈ」の場合に、上述したパーシャル表示選択レジスタにおいて非表示エリア（出力がオフ）に設定されたとき、各信号ラインに供給する所与の非表示レベル電圧ＶPART-LEVELを生成する。
【０１２３】
ここで、非表示レベル電圧ＶPART-LEVELは、画素の透過率が変化する所与の閾値ＶCLと、この画素電極に対向する対向電極の対向電極電圧Ｖｃｏｍに対して、次の（１）式の関係を有する。
【０１２４】
｜ＶPART-LEVEL−Ｖｃｏｍ｜＜ＶCL  ・・・（１）
すなわち、非表示レベル電圧ＶPART-LEVELは、駆動対象の信号ラインに接続されたＴＦＴのドレイン電極に接続される画素電極に印加された場合、液晶容量の印加電圧が、所与の閾値ＶCLを越えないような電圧レベルとなっている。
【０１２５】
なお、この非表示レベル電圧ＶPART-LEVELは、電圧レベルの生成及び制御の容易さから、対向電極電圧Ｖｃｏｍと同等の電圧レベルであることが望ましい。例えば、対向電極電圧Ｖｃｏｍと同等の電圧レベルが供給された場合、ＬＣＤパネル２０の非表示エリアには、液晶がオフのときの色が表示される。
【０１２６】
また、非表示レベル電圧供給回路ＶＧ0-1〜ＶＧ0-24は、階調レベル電圧の両端の電圧レベルＶ０若しくはＶ８のいずれかを非表示レベル電圧ＶPART-LEVELとして選択出力するができるようになっている。ここで、階調電圧レベルの両端の電圧レベルＶ０若しくはＶ８は、反転駆動方式によりフレームごとに交互に出力するための電圧レベルである。ここでは、ユーザによって指定された選択信号ＳＥＬにより、非表示レベル電圧ＶPART-LEVELとして、上述した対向電極電圧Ｖｃｏｍか、階調レベル電圧の両端の電圧レベルＶ０若しくはＶ８かを選択できるようにする。これにより、ユーザは、非表示エリアの色の選択の自由度を高めることができる。
【０１２７】
非表示レベル電圧供給イネーブル信号ＬＥＶｅｎは、信号ドライバ３０の図示しない制御回路で生成された非表示レベル電圧供給回路制御信号ｌｅｖｅｎと、パーシャル表示データＰＡＲＴの反転との論理積により生成される。すなわち、非表示エリア（出力がオフ）として設定された場合にのみ所与の非表示レベル電圧を信号ラインに駆動し、表示エリア（出力がオン）として設定された場合、非表示レベル電圧供給回路ＶＧ0-1〜ＶＧ0-24の出力はハイインピーダンス状態となって信号ラインの駆動を行わない。
【０１２８】
なお、このオペアンプイネーブル信号ＯＰｅｎ及び非表示レベル電圧供給イネーブル信号ＬＥＶｅｎは、他の信号ラインＳ2〜Ｓ24に対応するＳＤＲＶ0-2〜ＳＤＲＶ0-24にも同様に供給され、ラインブロック単位で信号ラインの駆動制御が行われる。
【０１２９】
１．３  走査ドライバ
図７に、図１に示した走査ドライバの構成の概要を示す。
【０１３０】
走査ドライバ５０は、シフトレジスタ５２、レベルシフタ（Level Shifter：以下、Ｌ／Ｓと略す。）５４、５６、走査ライン駆動回路５８を含む。
【０１３１】
シフトレジスタ５２は、各走査ラインに対応して設けられたフリップフロップが順次接続される。このシフトレジスタ５２は、クロック信号ＣＬＫに同期して走査イネーブル入出力信号ＧＥＩＯをフリップフロップに保持すると、クロック信号ＣＬＫに同期して、順次隣接するフリップフロップに走査イネーブル入出力信号ＧＥＩＯをシフトする。ここで入力される走査イネーブル入出力信号ＧＥＩＯは、ＬＣＤコントローラ６０から供給される垂直同期信号である。
【０１３２】
Ｌ／Ｓ５４は、ＬＣＤパネル２０の液晶材に応じた電圧レベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【０１３３】
走査ライン駆動回路５８は、Ｌ／Ｓ５４によってシフトされた駆動電圧に基づいて、ＣＭＯＳ駆動を行う。また、この走査ドライバ５０は、Ｌ／Ｓ５６を有しており、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの電圧シフトが行われる。走査ライン駆動回路５８は、Ｌ／Ｓ５６によってシフトされた出力イネーブル信号ＸＯＥＶにより、オンオフ制御が行われる。
【０１３４】
このような走査ドライバ５０は、垂直同期信号として入力されたイネーブル入出力信号ＧＥＩＯが、クロック信号ＣＬＫに同期してシフトレジスタ５２の各フリップフロップに順次シフトされる。シフトレジスタ５２の各フリップフロップは、各走査ラインに対応して設けられているため、各フリップフロップに保持された垂直同期信号のパルスにより、走査ラインが択一的に順次選択される。選択された走査ラインは、Ｌ／Ｓ５４によってシフトされた電圧レベルで、走査ライン駆動回路５８により駆動される。これにより、ＬＣＤパネル２０のＴＦＴのゲート電極には、一垂直走査周期で所与の走査駆動電圧が供給されることになる。このとき、ＬＣＤパネル２０のＴＦＴのドレイン電極は、ソース電極に接続される信号ラインの電位に対応して、ほぼ同等の電位となる。
【０１３５】
この走査ドライバ５０は、所与の複数の走査ラインごとに分割されたラインブロックを単位として、表示エリア若しくは非表示エリアを設定することができるようになっている。そのため、走査ドライバ５０は、図８に示すように、パーシャル走査表示選択レジスタを有し、当該ラインブロック単位で各ラインブロックの走査ラインを順次走査駆動するか否かを設定するためのパーシャル走査表示データ（広義には、制御指示データ）ＰＡＲＴG０〜ＰＡＲＴGＲを保持する。
【０１３６】
このパーシャル走査表示データにおいて、オン（「１」）が設定されたラインブロックの走査ラインは、順次走査駆動され、オフ（「０」）に設定されたラインブロックの走査ラインに対しては、走査駆動されない。これにより、非表示エリアの走査ラインについて回路動作を停止させることができ、画質が高品位のＴＦＴを用いたＬＣＤパネルの低消費化を図ることができるようになる。
【０１３７】
また、走査ドライバ５０は、上述した制御単位であるラインブロックを８走査ライン単位としている。これにより、ＬＣＤパネル２０の表示エリアをキャラクタ文字（１バイト）単位で設定することができるので、携帯電話機のようなキャラクタ文字の表示を行う電子機器において、効率的な表示エリアの設定及びその画像表示が可能となる。
【０１３８】
図９に、このような走査ドライバ５０の具体的な構成の一例を示す。
【０１３９】
シフトレジスタ５２は、走査ラインＧ1〜ＧN（第１〜第Ｎの走査ライン）のそれぞれに対応して設けられたＦＦG1〜ＦＦGN（第１〜第ＮのＦＦ）が直列に接続される。ＦＦG1（第１のＦＦ）には、ＬＣＤコントローラ６０から供給される走査イネーブル入出力信号ＧＥＩＯが供給される。また、ＦＦG1〜ＦＦGNは、同様にＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫが供給される。ＦＦG1〜ＦＦGNは、クロック信号ＣＬＫに同期して走査イネーブル入出力信号ＧＥＩＯ（所与のパルス信号）を順次シフトする。
【０１４０】
ＬＣＤコントローラ６０から供給されるイネーブル入出力信号ＧＥＩＯは、垂直同期信号である。また、ＬＣＤコントローラ６０から供給されるクロック信号ＣＬＫは、水平同期信号である。
【０１４１】
Ｌ／Ｓ５４は、走査ラインＧ1〜ＧNのそれぞれに対応して設けられたレベルシフタ回路ＬＳ1〜ＬＳN（第１〜第ＮのＬＳ回路）を有しており、対応するＦＦG1〜ＦＦGNの保持データの高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１４２】
Ｌ／Ｓ５６は、ＬＣＤコントローラ６０から供給される出力イネーブル信号ＸＯＥＶの反転信号（出力イネーブル信号）の高電位側の電圧レベルを例えば２０Ｖ〜５０Ｖの電圧レベルにシフトする。
【０１４３】
走査ライン駆動回路５８は、走査ラインＧ1〜ＧNのそれぞれに対応して、マスク回路としてのＡＮＤ回路２３０1〜２３０N、ＣＭＯＳバッファ回路２３２1〜２３２Nを含む。ＡＮＤ回路２３０1〜２３０N及びＣＭＯＳバッファ回路２３２1〜２３２Nは、上述した例えば２０Ｖ〜５０Ｖの電圧レベルで動作可能な高耐圧プロセスにより形成される。なお、この電圧レベルは、例えば駆動対象のＬＣＤパネル２０の液晶材等に応じて決められる。
【０１４４】
ＡＮＤ回路２３０1〜２３０Nは、ＬＳ1〜ＬＳNによってレベルシフトされたＦＦG1〜ＦＦGNの出力ノードの論理レベルを、Ｌ／Ｓ５６によってレベルシフトされた出力イネーブル信号ＸＯＥＶと、ラインブロック単位で指定されるブロック選択データとによりマスクする。より具体的には、パーシャル走査表示データが「０」に設定されている場合、出力イネーブル信号ＸＯＥＶの論理レベルにかかわらず、ＬＳ1〜ＬＳNの出力ノードの論理レベルを「Ｌ」にマスクする。また、パーシャル走査表示データが「１」に設定されている場合、出力イネーブル信号ＸＯＥＶにより、ＬＳ1〜ＬＳNの出力ノードの論理レベルを「Ｌ」にマスクする。
【０１４５】
パーシャル走査表示データは、ラインブロック単位に設けられるＦＦB0〜ＦＦBRに保持される。ＦＦB0には、ＬＣＤコントローラ６０からシリアル入力されるパーシャル走査表示データＰＡＲＴGが供給される。ＦＦB0〜ＦＦBRは、ＬＣＤコントローラ６０から、シリアル入力されるパーシャル走査表示データＰＡＲＴGを順次取り込むためのクロック信号ＢＣＬＫが共通に供給される。ＦＦB0〜ＦＦBRは、ＦＦB0に供給されたパーシャル走査表示データＰＡＲＴGを、クロック信号ＢＣＬＫに同期して順次シフトする。
【０１４６】
さらに、走査ドライバ５０は、走査イネーブル入出力信号ＧＥＩＯをラインブロック単位にバイパスするためのデータ切り替え回路（バイパス手段）２３４0〜２３４R-1が設けられている。
【０１４７】
例えば、ブロック選択データによりブロックＢ１の走査ライン駆動を行わないように指定した場合、ブロックＢ０のＦＦG1に供給される走査イネーブル入出力信号ＧＥＩＯは、ＦＦG2〜ＦＦG8によりクロック信号ＣＬＫに同期してシフトされるが、ブロックＢ１のＦＦG9に対応して設けられたデータ切り替え回路２３４1により、ブロックＢ２のＦＦG17にＦＦG8のシフト出力が供給されることになる。
【０１４８】
すなわち、ブロックＢ０に対応して設けられたデータ切り替え回路２３４0は、前段のラインブロックから供給されるシフト出力（ブロックＢ０ではＦＦG1に供給される走査イネーブル入出力信号ＧＥＩＯ）と、当該ラインブロックの最終段のＦＦのシフト出力（ブロックＢ０ではＦＦG8から出力されるシフト出力）とを、当該ラインブロックのブロック選択データにより切り替える。データ切り替え回路２３４0により切り替えらた出力信号は、ブロックＢ１に供給される。
【０１４９】
なお、このようなデータ切り替え回路は、所与のシフト方向切り替え信号ＳＨＬにより、走査イネーブル入出力信号ＧＥＩＯのシフト方向を切替可能とするために、各ラインブロックについて逆側に設けるようにすることも可能である。この場合、ブロックＢＱ〜Ｂ１に対応したデータ切り替え回路が設けられることになる。
【０１５０】
このような構成の走査ドライバ５０は、各ラインブロックに設けられたＦＦB0〜ＦＦBRに対し、表示エリアに設定されたラインブロックのブロック選択データが「１」、非表示エリアに設定されたラインブロックのブロック選択データが「０」となるように設定される。
【０１５１】
そして、ＬＣＤコントローラ６０により垂直同期信号及び水平同期信号が供給される。出力イネーブル信号ＸＯＥＶの論理レベル「Ｌ」の状態において、ラインブロック単位で設定されたブロック選択データが「０」の場合、ＣＭＯＳバッファ回路２３２1〜２３２Nは、ＡＮＤ回路によりＬＳの出力ノードの論理レベルがマスクされて論理レベル「Ｌ」となるため、当該走査ラインの駆動は行われない。
【０１５２】
１．４  ＬＣＤコントローラ
図１０に、図１に示したＬＣＤコントローラの構成の概要を示す。
【０１５３】
ＬＣＤコントローラ６０は、制御回路６２、ランダムアクセスメモリ（Random
Access Memory：以下、ＲＡＭと略す。）（広義には、記憶手段）６４、ホスト入出力回路（Ｉ／Ｏ）６６、ＬＣＤ入出力回路６８を含む。さらに、制御回路６２は、コマンドシーケンサ７０、コマンド設定レジスタ７２、コントロール信号生成回路７４を含む。
【０１５４】
制御回路６２は、ホストによって設定された内容にしたがい、信号ドライバ３０、走査ドライバ５０及び電源回路８０の各種動作モード設定や同期制御等を行う。より具体的には、コマンドシーケンサ７０が、ホストからの指示にしたがって、コマンド設定レジスタ７２で設定された内容に基づいて、コントロール信号生成回路７４で同期タイミングを生成したり、信号ドライバ等に対して所与の動作モードを設定したりする。
【０１５５】
ＲＡＭ６４は、画像表示を行うためのフレームバッファとしての機能を有するとともに、制御回路６２の作業領域にもなる。
【０１５６】
このＬＣＤコントローラ６０には、ホストＩ／Ｏ６６を介して、画像データや、信号ドライバ３０及び走査ドライバ５０を制御するためのコマンドデータが供給される。
【０１５７】
より具体的には、ホストＩ／Ｏ６６には、図示しないＣＰＵや、ディジタル信号処理装置（Digital Signal Processor：ＤＳＰ）或いはマイクロプロセッサユニット（Micro Processor Unit：ＭＰＵ）が接続される。ＬＣＤコントローラ６０は、ホストＩ／Ｏ６６を介し、画像データとして図示しないＣＰＵより静止画データが供給されたり、ＤＳＰ或いはＭＰＵより動画データが供給される。また、ＬＣＤコントローラ６０は、ホストＩ／Ｏ６６を介し、コマンドデータとして図示しないＣＰＵより、信号ドライバ３０又は走査ドライバ５０を制御するためのレジスタの内容や、各種動作モードを設定するためのデータが供給される。
【０１５８】
画像データとコマンドデータは、それぞれ別個のデータバスを介してデータを供給するようにしても良いし、データバスを共用化しても良い。この場合、例えばコマンド（CoMmanD：ＣＭＤ）端子に入力された信号レベルによって、データバス上のデータが、画像データか、或いはコマンドデータかを識別できるようにすることで、画像データとコマンドデータとの共用化を容易に図ることができ、実装面積の縮小化が可能になる。
【０１５９】
ＬＣＤコントローラ６０は、画像データが供給された場合、この画像データをフレームバッファとしてのＲＡＭ６４に保持する。一方、コマンドデータが供給された場合、ＬＣＤコントローラ６０は、コマンド設定レジスタ７２若しくはＲＡＭ６４に保持する。
【０１６０】
コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、コントロール信号生成回路７４により各種タイミング信号を生成させる。また、コマンドシーケンサ７０は、コマンド設定レジスタ７２に設定された内容にしたがって、ＬＣＤ入出力回路６８を介して、信号ドライバ３０、走査ドライバ５０若しくは電源回路８０のモード設定を行う。
【０１６１】
また、コマンドシーケンサ７０は、コントロール信号生成回路７４で生成された表示タイミングにより、ＲＡＭ６４に記憶された画像データから所与の形式の画像データを生成し、ＬＣＤ入出力回路（ＬＣＤ  Ｉ／Ｏ）６８を介して、信号ドライバ３０に供給するようになっている。
【０１６２】
１．５  反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性や、コントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、上述した液晶装置１０では、交流化駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。この交流化駆動方式としては、例えばフレーム反転駆動方式や、ライン反転駆動方式がある。
【０１６３】
フレーム反転駆動方式は、フレームごとに液晶容量に印加される電圧の極性を反転する方式である。一方、ライン反転駆動方式は、ラインごとに液晶容量に印加される電圧の極性を反転する方式である。なお、ライン反転駆動方式の場合も、各ラインに着目すれば、フレーム周期で液晶容量に印加される電圧の極性も反転される。
【０１６４】
図１１（Ａ）、（Ｂ）に、フレーム反転駆動方式の動作を説明するための図を示す。図１１（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図１１（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【０１６５】
フレーム反転駆動方式では、図１１（Ａ）に示すように信号ラインに印加される駆動電圧の極性が１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１では正極性「＋Ｖ」、後続のフレームｆ２では負極性の「−Ｖ」となる。一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【０１６６】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、図１１（Ｂ）に示すようにフレームｆ１では正極性、フレーム２では負極性の電圧がそれぞれ印加されることになる。
【０１６７】
図１２（Ａ）、（Ｂ）に、ライン反転駆動方式の動作を説明するための図を示す。
【０１６８】
図１２（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示したものである。図１２（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示したものである。
【０１６９】
ライン反転駆動方式では、図１２（Ａ）に示すように信号ラインに印加される駆動電圧の極性が、各水平走査周期（１Ｈ）ごとに、かつ１フレーム周期ごとに反転されている。すなわち、信号ラインに接続されるＴＦＴのソース電極に供給される電圧ＶSは、フレームｆ１の１Ｈでは正極性「＋Ｖ」、２Ｈでは負極性の「−Ｖ」となる。なお、当該電圧Ｖｓは、フレームｆ２の１Ｈでは負極性「−Ｖ」、２Ｈでは正極性の「＋Ｖ」となる。
【０１７０】
一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧Ｖｃｏｍも、信号ラインの駆動電圧の極性反転周期に同期して反転される。
【０１７１】
液晶容量には、画素電極と対向電極との電圧の差が印加されるため、走査ラインごとに極性を反転することで、図１２（Ｂ）に示すようにフレーム周期で、各ラインごとに極性が反転する電圧がそれぞれ印加されることになる。
【０１７２】
一般的に、フレーム反転駆動方式に比べてライン反転駆動方式のほうが、変化の周期が１ライン周期となるため、画質の向上に貢献できるものの、消費電力が大きくなる。
【０１７３】
１．６  液晶駆動波形
図１３に、上述した構成の液晶装置１０のＬＣＤパネル２０の駆動波形の一例を示す。ここでは、ライン反転駆動方式により駆動する場合を示している。
【０１７４】
上述したように、液晶装置１０では、ＬＣＤコントローラ６０によって生成された表示タイミングにしたがって、信号ドライバ３０、走査ドライバ５０及び電源回路８０が制御される。ＬＣＤコントローラ６０は、信号ドライバ３０に対しては一水平走査単位の画像データを順次転送するとともに、内部で生成した水平同期信号や反転駆動タイミングを示す極性反転信号ＰＯＬを供給する。また、ＬＣＤコントローラ６０は、走査ドライバ５０に対しては、内部で生成した垂直同期信号を供給する。さらに、ＬＣＤコントローラ６０は、電源回路８０に対して対向電極電圧極性反転信号ＶＣＯＭを供給する。
【０１７５】
これにより、信号ドライバ３０は、水平同期信号に同期して、一水平走査単位の画像データに基づいて信号ラインの駆動を行う。走査ドライバ５０は、垂直同期信号をトリガとして、ＬＣＤパネル２０にマトリックス状に配置されたＴＦＴのゲート電極に接続される走査ラインを、順次駆動電圧Ｖｇで走査駆動する。電源回路８０は、内部で生成した対向電極電圧Ｖｃｏｍを、対向電極電圧極性反転信号ＶＣＯＭに同期して極性反転を行いながら、ＬＣＤパネル２０の各対向電極に供給する。
【０１７６】
液晶容量には、ＴＦＴのドレイン電極に接続される画素電極と対向電極の電圧Ｖｃｏｍとの電圧に応じた電荷が充電される。したがって、液晶容量に蓄積された電荷によって保持された画素電極電圧Ｖｐが、所与の閾値ＶCLを越えると画像表示が可能となる。画素電極電圧Ｖｐが所与の閾値ＶCLを越えると、その電圧レベルに応じて画素の透過率が変化し、階調表現が可能となる。
【０１７７】
１．７  パーシャル表示制御
上述した構成の液晶装置１０を表示制御する本実施形態におけるＬＣＤコントローラ６０は、信号ドライバ３０に対して、ブロック出力選択データ及びパーシャル表示データを設定することで、信号ラインの並び方向においてラインブロック単位で表示エリア及び非表示エリアが設定されるパーシャル表示制御が可能となる。また、同様に、ＬＣＤコントローラ６０は、走査ドライバ５０に対して、パーシャル走査表示データを設定することで、走査ラインの並び方向においてラインブロック単位で表示エリア及び非表示エリアが設定されるパーシャル表示制御が可能となる。
【０１７８】
図１４（Ａ）、（Ｂ）、（Ｃ）に、本実施形態におけるＬＣＤコントローラ６０によるパーシャル表示制御の一例を模式的に示す。
【０１７９】
Ａ方向に走査ラインが配列され、Ｂ方向に信号ラインが配列されるＬＣＤパネル２０に対し、図１４（Ａ）に示すように信号ドライバ３０及び走査ドライバ５０を配置するものとする。例えば、このようなＬＣＤパネル２０により携帯電話機の表示部が構成される場合、図１４（Ｂ）に示すように、表示領域ＡＡに電波受信状態や時刻を表示させ、表示領域ＢＡは待ち受け状態において非表示領域とすることができる。また、表示領域ＣＡ、ＤＡには、動画情報やメールその他の情報を適宜表示させるようにしてもよい。
【０１８０】
また、図１４（Ｃ）に示すように、各表示領域ＡＡ〜ＤＡの境界を設定し、任意の領域に配置するようにパーシャル表示制御を行うことで、ユーザにとって見やすい画面を提供することが可能となる。
【０１８１】
このようにパーシャル表示制御によって、ウィンドウ表示を行うことができ、高品位の画質を提供できるＴＦＴを用いたＬＣＤパネルの低消費化を大幅に促進することができる。また、画面サイズの拡大に伴って操作性が低下するため、このようなパーシャル表示制御を採用することにより、ユーザにとって操作性を向上させることができるようになる。
【０１８２】
図１５（Ａ）、（Ｂ）、（Ｃ）に、本実施形態におけるＬＣＤコントローラ６０によるパーシャル表示制御の他の例を模式的に示す。
【０１８３】
Ａ方向に信号ラインが配列され、Ｂ方向に走査ラインが配列されるＬＣＤパネル２０に対し、図１５（Ａ）に示すように信号ドライバ３０及び走査ドライバ５０を配置するものとする。この場合も、図１４（Ｂ）、（Ｃ）と同様に、図１５（Ｂ）、（Ｃ）に示すように、パーシャル表示制御によって、ウィンドウ表示を行うことができ、高品位の画質を提供できるＴＦＴを用いたＬＣＤパネルの低消費化を大幅に促進することができる。また、画面サイズの拡大に伴って操作性が低下するため、このようなパーシャル表示制御を採用することにより、ユーザにとって操作性を向上させることができるようになる。
【０１８４】
特に、ＬＣＤコントローラ６０により、信号ドライバ３０及び走査ドライバ５０に対してパーシャル表示制御を行うことで、ＬＣＤパネル２０の表示領域内の任意の位置にウィンドウを表示させ、ウィンドウ内に適切な情報を表示させることができる。
【０１８５】
２．  本実施形態におけるＬＣＤコントローラ
次に、このようなパーシャル表示制御を可能とするＬＣＤコントローラ６０について、より詳細に説明する。
【０１８６】
２．１  構成の具体例
図１６に、本実施形態におけるＬＣＤコントローラ６０の機能ブロック構成の要部の一例を示す。
【０１８７】
ただし、図１０に示したＬＣＤコントローラ６０と同一部分には同一符号を付している。
【０１８８】
制御回路６２は、さらに画像データ生成回路（広義には、画像データ生成手段）３００を含む。
【０１８９】
画像データ生成回路３００は、例えばＲＡＭ６４に一時的に蓄積される画像イメージのデータを、所与の形式の画像データに変換する。変換された画像データは、例えばコマンドシーケンサ（広義には、画像データ供給手段）７０により、信号ドライバ３０に対して供給される。
【０１９０】
また、制御回路６２のコマンド設定レジスタ７２は、より具体的には信号ドライバ設定レジスタ３１０、走査ドライバ設定レジスタ３２０、制御レジスタ３３０を含む。
【０１９１】
信号ドライバ設定レジスタ３１０は、パーシャル表示制御を行うために信号ドライバ３０に設定すべきブロック出力選択データ３１２及びパーシャル表示データ３１４を保持する。ブロック出力選択データ３１２及びパーシャル表示データ３１４は、ホストＩ／Ｏ６６を介して、図示しないホストによって設定される。
【０１９２】
走査ドライバ設定レジスタ３２０は、パーシャル表示制御を行うために走査ドライバ５０に設定すべきパーシャル走査表示データ３２２を保持する。パーシャル走査表示データ３２２は、ホストＩ／Ｏ６６を介して、図示しないホストによって設定される。
【０１９３】
制御レジスタ３３０は、ＬＣＤコントローラ６０の動作制御を行うためのコントローラ制御データを保持する。コントローラ制御データは、ホストＩ／Ｏ６６を介して、図示しないホストによって設定される。ＬＣＤコントローラ６０のコマンドシーケンサ７０は、この制御レジスタ３３０に設定されたコントローラ制御データに基づいて動作制御を行い、信号ドライバ３０及び走査ドライバ５０に対するパーシャル表示制御を行うことができるようになっている。
【０１９４】
図１７に、このような制御レジスタ３３０に保持されるコントローラ制御データの一例を示す。
【０１９５】
制御レジスタ３３０は、表示データサイズ設定レジスタ３３２、モード設定レジスタ３３６、帯パーシャルデータレジスタ（帯パーシャル表示制御データ保持手段）３３８を含む。
【０１９６】
表示データサイズ設定レジスタ３３２には、ＬＣＤパネル２０に表示される画像サイズを特定するための表示データサイズが設定される。表示データサイズは、ホストＩ／Ｏ６６を介し、図示しないホストによって設定される。
【０１９７】
モード設定レジスタ３３６は、パーシャル表示制御を行うための各種モードを設定するためのモード設定データが設定される。モード設定データは、例えば図示しないホストにより、モード設定レジスタ３３６に各モードに対応したデータが設定されると、コマンドシーケンサ（広義には、モード切替手段）７０が当該モードで動作する。本実施形態におけるＬＣＤコントローラ６０は、モードによって異なるウィンドウ管理を行い、信号ドライバ３０及び走査ドライバ５０に対し、それぞれ最適なパーシャル表示制御を行う。
【０１９８】
帯パーシャルデータレジスタ３３８は、走査ラインの並び方向のみでパーシャル表示制御を行うための表示制御データである帯パーシャルデータを保持する。帯パーシャルデータは、ホストＩ／Ｏ６６を介し、図示しないホストによって設定される。本実施形態では、上述したモード設定レジスタ３３６によって、所与の動作モードが指定されたときに帯パーシャルデータに基づくパーシャル表示制御が行われる。
【０１９９】
このようなＬＣＤコントローラ６０は、例えば図示しないホストによって、予めモード設定レジスタ３３６によって動作モードが指定される。帯パーシャルデータを用いる場合は、モード設定レジスタ３３６で所与の動作モードに設定した上で、帯パーシャルデータレジスタ３３８が設定される。その他の動作モードでは、ＲＡＭ６４にパーシャル表示制御される１又は複数のウィンドウを管理するためのメモリ領域が確保される。
【０２００】
その後、ＬＣＤコントローラ６０は、図示しないホストによって、信号ドライバ設定レジスタ３１０及び走査ドライバ設定レジスタ３２０の各種データが設定されると、コマンドシーケンサ７０により、ＬＣＤＩ／Ｏ６８を介し、信号ドライバ３０及び走査ドライバ５０に対して、表示エリア及び非表示エリアを設定する。より具体的には、コマンドシーケンサ７０は、信号ドライバ３０に対しブロック出力選択データ及びパーシャル表示データを設定し、走査ドライバ５０に対しパーシャル走査表示データを設定する。
【０２０１】
その際、ＬＣＤコントローラ６０は、モード設定レジスタ３３６で設定された動作モードに応じて、ＲＡＭ６４に確保されたメモリ上で管理される表示制御データ若しくは帯パーシャルデータを参照して、信号ドライバ３０及び走査ドライバ５０に対して、表示エリア（非表示エリア）を設定する。
【０２０２】
その後、図示しないホストによって生成された画像データが一旦ＲＡＭ６４に記憶され、画像データ生成回路３００は、例えば表示データサイズ設定レジスタ３３２を参照しながら、所与の定型の画像データを生成する。ＬＣＤコントローラ６０は、所与の表示タイミングを走査ドライバ５０に対して供給するとともに、当該表示タイミングに同期して、生成した画像データを信号ドライバ３０に供給する。
【０２０３】
２．２  パーシャル表示制御
２．２．１  リフレッシュ
これまで、ＴＦＴを用いたアクティブマトリクス型液晶パネルでは、ダイナミックに切り替え可能なパーシャル表示制御が行われていなかった。上述したように、液晶の寿命の関係で、例えば６０分の１秒ごとに交流化駆動を行っている。しかしながら、液晶容量に電荷が蓄積された状態でゲート電極をオンにしてしまうと液晶が劣化してしまうため、液晶容量に蓄積される電荷を放電する必要がある。そこで、ＴＦＴを用いたアクティブマトリクス型液晶パネルでは、非表示エリアについては、液晶容量の画素電極と対向電極との電位差を０にする、或いは多少のオフセットをもたせた電位差とすることが行われる。
【０２０４】
ところが、ＴＦＴのリークによって液晶容量には次第に電荷が蓄積されてしまうので、ＴＦＴのゲート電極をオフの状態を維持したとしても、最終的には閾値ＶCLを越える電荷が蓄積されることになり、その結果画素の透過率が変化し、例えばグレイ表示となり、いわゆるパーシャル表示ができなくなる。
【０２０５】
すなわち、ＳＴＮ液晶を用いたパッシブマトリクス型液晶パネルの場合には走査駆動しない限り容易に実現できたパーシャル表示制御方法を、ＴＦＴを用いたアクティブマトリクス型液晶パネルにそのまま適用することはできない。したがって、これまでＴＦＴを用いたアクティブマトリクス型液晶パネルにおいて非表示エリアを設定した場合、電源投入時から固定的に設定するしかなく、ダイナミックに切り替え可能なパーシャル表示制御を行うことができなかった。
【０２０６】
これに対して、本実施形態では、ＴＦＴのゲート電極の電圧を制御することにより、ダイナミックに切り替え可能なパーシャル表示制御を実現する。そして、このパーシャル表示制御により、非表示エリアの走査駆動に消費される電力を低減若しくは削減することが可能となる。
【０２０７】
より具体的には、走査ドライバ５０は、ラインブロック単位で表示エリアに設定された走査ラインについて１フレーム周期で走査駆動を行い、ラインブロック単位で非表示エリアに設定された走査ラインを含む全走査ラインについて３フレーム以上の任意の奇数フレーム周期で走査駆動する。ここで、３以上の奇数フレーム周期とは、所与の基準フレームを０フレームとしたときに、３フレーム目、５フレーム目、・・・、（２ｋ＋１）（ｋは、自然数）フレーム目を最終フレームとする周期をいう。
【０２０８】
図１８（Ａ）、（Ｂ）に、本実施形態におけるＬＣＤコントローラ６０によって制御される走査ドライバ５０の動作の一例を示す。
【０２０９】
例えば、ＬＣＤパネル２０のＡ方向に、Ｂ方向に延びる複数の走査ラインが配列された場合に、図１８（Ａ）に示すようにラインブロック単位に表示エリア及び非表示エリアＪ、Ｋが設定されているものとする。
【０２１０】
走査ドライバ５０は、表示エリア及び非表示エリアＪ、Ｋのラインブロックを含む全走査ラインを順次走査駆動するフレームを１フレーム目とした場合に、例えば図１８（Ｂ）に示すように２フレームを空けた４フレーム目で、ＬＣＤパネル２０の全走査ラインを順次走査駆動する。すなわち、図１８（Ｂ）では、３フレーム周期でＬＣＤパネル２０の全走査ラインを走査駆動している。
【０２１１】
例えば１フレーム目の液晶容量の印加電圧の極性が正の場合、４フレーム目の当該液晶容量の印加電圧の極性が負となり、７フレーム目の当該液晶容量の印加電圧の極性が正となって、交流化駆動を実現させることができる。しかも、全走査ラインを走査駆動するフレーム（１フレーム目と４フレーム目）の間の２フレーム目及び３フレーム目において、非表示エリアＪ、Ｋに対応する走査ラインを走査駆動しないため、その分電力消費を低減させることが可能となる。
【０２１２】
このように、ＴＦＴを用いたアクティブマトリクス型液晶パネルにおいて、３以上の奇数（以下、特に言及しない場合も同様とする。）フレーム周期で非表示エリアの走査ラインをリフレッシュすることで、液晶容量の印加電圧の極性反転を行うとともに、ＴＦＴのリークによる弊害を防止し、不要な走査駆動の削減による消費電力の低減が可能となる。
【０２１３】
２．２．２  リフレッシュ制御
上述したリフレッシュにより、ＴＦＴを用いたアクティブマトリクス型液晶パネルにおいて、これまでに実現できなかった低消費化が可能となる。そして、さらに低消費化を追及しようとすると、フレーム周波数を低くしたり、上述のリフレッシュ周期を長くしたりすることになる。
【０２１４】
しかしながら、このようにすると、特にパーシャル表示制御によるウィンドウ表示を行った場合において、フレーム期間中にウィンドウの生成、消滅、移動又はサイズ変更等のウィンドウアクセス（表示エリアを設定するための上述の各種レジスタへのアクセス。表示制御イベント）などにより表示するウィンドウの状態が変化したとき、ちらつきなどにより表示品位の低下が見られる場合がある。これは、例えばＴＦＴのリーク等の製品ばらつきに起因すると考えられ、この表示品位の低下を防止する適切なリフレッシュ制御を行うことが望ましい。
【０２１５】
そこで、本実施形態では、上述したウィンドウアクセスがあったフレームの次のフレームで、フルスキャン（全画面スキャン）を行うようにして、ＴＦＴのリークによる弊害を回避している。そして、このフルスキャンしたフレームを基準フレームとして、それ以降奇数フレーム周期でパーシャルスキャンを行う。
【０２１６】
ここで、フルスキャンとは、表示エリア及び非表示エリアに関わらず全走査ラインを走査することをいう。また、パーシャルスキャンとは、表示エリアに対応する走査ラインについて毎フレーム周期で走査し、非表示エリアに対応する走査ラインについて奇数フレーム周期で走査することをいう。
【０２１７】
こうすることで、製品ばらつき等の要因に伴う表示品位の低下を防止して、低消費化を実現できるパーシャル表示制御を行うことができる。
【０２１８】
このようなリフレッシュ制御を実現する具体的な方法としては、例えば次の３つの方法がある。以下、これらの方法について、詳細に説明する。
【０２１９】
２．２．３  第１の方法
上述したように非表示エリアに対応する走査ラインを所与の３以上の奇数フレーム周期で走査駆動するために、フレーム数をカウントするフレームカウンタを有している。例えば、このフレームカウンタは、フルスキャンを行うフレームを「０」とし、フレームごとにインクリメントを行う。そして、例えばフレームインターバルレジスタに保持された所与のフレーム数と、フレームカウンタのカウンタ値が一致したとき、フレームカウンタのカウンタ値が「０」にリセットされるように構成することができる。
【０２２０】
このように構成すると、フレームカウンタのカウンタ値が「０」となるフレームを検出するとフルスキャンを行い、その後は、フレームインターバルレジスタに保持されたフレーム数の周期でフルスキャンを行うことになる。
【０２２１】
そこで、第１の方法では、ウィンドウアクセスがあったフレームの次のフレームにおいて、フレームカウンタのカウンタ値を強制的に「０」にリセットする。
【０２２２】
図１９に、比較例として、ウィンドウアクセスがない場合のリフレッシュ動作を説明するための図を示す。
【０２２３】
ここで、ＬＣＤパネル２０の表示領域に、信号ドライバ３０及び走査ドライバ５０により、ウィンドウＷＩＤが設定されている場合を考える。このウィンドウＷＩＤ内は、表示エリアとしてテキストや文字等の静止画像や動画像が表示される。
【０２２４】
なお、以下では、０フレーム目を基準フレームとして、奇数フレーム周期として例えば５フレーム周期でフルスキャンが行われるものとする。すなわち、表示エリアに対応する走査ラインは毎フレーム周期で走査されるが、非表示エリアに対応する走査ラインは５フレーム周期で走査されることになる。ここで、表示エリアに対応する走査ラインは、少なくともその一部が表示エリアに含まれる走査ライン（表示走査ライン）をいい、非表示エリアに対応する走査ラインは、それ以外の走査ライン（表示走査ラインを除く非表示走査ライン）をいう。
【０２２５】
また、フルスキャン及びパーシャルスキャンは、フレーム反転駆動方式若しくはライン反転駆動方式によりフレームごとにＴＦＴの液晶容量の印加される極性の反転が行われるものとする。
【０２２６】
図１９に示すように、０フレーム目では、正極性（＋）で、表示エリア及び非表示エリアに関わらず、ＬＣＤパネル２０の表示領域の全走査ラインに対して走査駆動が行われる（フルスキャン）。
【０２２７】
次の１〜４フレーム目では、フレームごとに極性を反転させながら、表示エリアとしてウィンドウＷＩＤ内に対応する走査ラインのみ走査駆動が行われる（パーシャルスキャン）。
【０２２８】
この０フレーム目から４フレーム目までは、フレームカウンタによりフレーム数のカウントが行われており、４フレーム目の次のフレーム目でカウンタ値が「０」にリセットされる。ただし、極性は、４フレーム目の正極性（＋）が反転し、負極性（−）となる。
【０２２９】
そして、５フレーム目（０フレーム）では、負極性（−）でフルスキャンが行われ、これ以降の６〜９フレーム目（１〜４フレーム）では、フレームごとに極性を反転させながら、パーシャルスキャンが行われる。
【０２３０】
さらに、次の１０フレーム目では、再びカウンタ値が「０」にリセットされ、９フレーム目の負極性（−）が反転した正極性（＋）で、フルスキャンが行われ、以下これを繰り返す。
【０２３１】
図２０に、第１の方法において、ウィンドウアクセスがあった場合のリフレッシュ動作を説明するための図を示す。
【０２３２】
ここでは、２フレーム目のフレーム期間中において、ウィンドウＷＩＤからウィンドウＷＩＤ１にサイズが変更された場合を示している。
【０２３３】
第１の方法では、上述したように、パーシャルスキャンを行っている２フレーム目（正極性（＋））でウィンドウアクセスがあったとき、次の３フレーム目（負極性（−））でフルスキャンを行う。
【０２３４】
そして、次の４フレーム目（正極性（＋））で、サイズ変更後のウィンドウＷＩＤ１について、パーシャルスキャンを行った後、５フレーム目（０フレーム）（負極性（−））で再びフルスキャンを行う。
【０２３５】
これ以降の６〜９フレーム目（１〜４フレーム）では、フレームごとに極性を反転させながら、パーシャルスキャンが行われる。
【０２３６】
さらに、次の１０フレーム目では、再びカウンタ値が「０」にリセットされ、９フレーム目の負極性（−）が反転した正極性（＋）で、フルスキャンが行われ、以下これを繰り返す。
【０２３７】
こうすることで、サイズ変更等のウィンドウアクセスにより、ちらつきが見えてしまう場合であっても表示品位を低下させることなく、低消費化を図ることができる。
【０２３８】
図２１に、第１の方法を実現するための回路構成の一例を示す。
【０２３９】
ここで、ＡＣＣは、上述したウィンドウアクセスがあったときに論理レベル「Ｈ」になる信号である。ＦＲは、極性反転化信号であり、フレームごとに供給されるパルス信号である。ＦＲＣ＜０：７＞は、フレームインターバルレジスタに設定されたフレーム周期で、８ビットの信号である。ＶＣＯＭは、対向電極の極性を反転するためのタイミング信号であり、図２１に示すように、ＦＲ信号に同期して反転する信号である。ＦＵＬＬＳＣＡＮは、上述したフルスキャンを行うための信号である。当該走査ラインの走査タイミングで、ＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」のとき、表示エリア及び非表示エリアに関わらず、走査駆動を行う。
【０２４０】
ＦＲは、ＳＤＦＦ１、ＳＤＦＦ２、ＤＦＦ１、ＤＦＦ２、ＦＣのクロック（Ｃ）端子に供給されている。ＳＤＦＦ１、ＳＤＦＦ２は、セット付きＤフリップフロップで、ＤＦＦ１、ＤＦＦ２はＤフリップフロップである。ＦＣは、８ビットのフレームカウンタで、Ｃ端子に入力される信号のエッジに同期して１ずつインクリメントし、リセット（Ｒ）端子に入力される信号により内部のカウンタ値がリセットされる。
【０２４１】
ＤＦＦ２の反転出力データ（ＸＱ）端子は、データ（Ｄ）端子とは互いに接続され、出力データ（Ｑ）端子がＶＣＯＭとなる。
【０２４２】
ＡＣＣは、ＳＤＦＦ１のセット（Ｓ）端子に供給されている。
【０２４３】
ＳＤＦＦ１及びＳＤＦＦ２のＤ端子は、接地レベルに接続され、ＤＦＦ１のＤ端子は、ＳＤＦＦ１のＱ端子に接続される。
【０２４４】
ＦＲＣ＜０：７＞は、ＣＯＭＰに供給される。ＣＯＭＰは、８ビットのコンパレータであり、ＦＣの８ビット出力Ｃ＜０：７＞と、ＦＲＣ＜０：７＞とをビットごとに一致するか否か判定することができる。
【０２４５】
ＣＯＭＰの出力は、ＤＬＹを介して、ＳＤＦＦ２のＳ端子とＦＣのＲ端子に供給される。ＤＬＹは、遅延素子である。ＦＣの出力がＦＲＣ＜０：７＞と一致したときに、所与の遅延時間経過後、ＦＣのカウンタ値がリセットされる。
【０２４６】
ＤＦＦ１のＱ端子の出力とＳＤＦＦ２のＱ端子の出力との論理和が、ＦＵＬＬＳＣＡＮとなる。
【０２４７】
図２２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に、図２１に示す回路におけるタイミングチャートを示す。
【０２４８】
ここで、図２２（Ａ）は、２フレーム目でＶＣＯＭが正論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２２（Ｂ）は、２フレーム目でＶＣＯＭが負論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２２（Ｃ）は、３フレーム目でＶＣＯＭが正論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２２（Ｄ）は、３フレーム目でＶＣＯＭが負論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。
【０２４９】
このように、ウィンドウアクセスのあったフレームの次のフレームで、ＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」となっている。ＬＣＤコントローラ６０は、例えば、ＦＵＬＬＳＣＡＮが論理レベル「Ｈ」となると、ゲートドライバ５０に対してコマンドを送出して、表示エリア及び非表示エリアに関わらず、当該走査ラインを走査駆動するように設定する。こうすることで、ゲートドライバ５０により、フルスキャンが行われる。
【０２５０】
２．２．４  第２の方法
第１の方法では、ウィンドウアクセスがあった場合、フルスキャンを行うフレーム周期を固定しながら、次のフレームでフルスキャンを行っていた。したがって、例えば図２０に示すように、３フレーム目と５フレーム目でフルスキャンが行われるが、いずれも負極性（−）で行われるため、画面を注視する観者にとって違和感が協調される場合がある。
【０２５１】
そこで、第２の方法では、ウィンドウアクセスのあったフレームの次のフレームでフルスキャンを行うとともに、フレームカウンタのカウンタ値をリセットして、それ以降所与の３以上の奇数フレーム周期でフルスキャンを行うようにしている。
【０２５２】
図２３に、第２の方法において、ウィンドウアクセスがあった場合のリフレッシュ動作を説明するための図を示す。
【０２５３】
ここでは、２フレーム目のフレーム期間中において、ウィンドウＷＩＤからウィンドウＷＩＤ１にサイズが変更された場合を示している。
【０２５４】
第２の方法では、上述したように、パーシャルスキャンを行っている２フレーム目（正極性（＋））でウィンドウアクセスがあったとき、次のフレーム（３フレーム目）でフルスキャンを行う。このとき、フレームカウンタをリセットして、再び２フレーム目の極性を反転した負極性（−）で、フルスキャンを行う。
【０２５５】
そして、続く４〜７フレーム目（１〜４フレーム）では、フレームごとに極性を反転させながら、パーシャルスキャンが行われる。
【０２５６】
さらに、次の８フレーム目では、再びカウンタ値が「０」にリセットされ、７フレーム目の負極性（−）が反転した正極性（＋）で、フルスキャンが行われ、以下これを繰り返す。
【０２５７】
こうすることで、サイズ変更等のウィンドウアクセスにより、同極性のフルスキャンにより違和感が強調される場合がなくなり、表示品位をより一層向上させることができるようになる。
【０２５８】
図２４に、第２の方法を実現するための回路構成の一例を示す。
【０２５９】
ただし、図２１に示す回路と同一部分には同一符号を付し、適宜説明を省略する。
【０２６０】
図２４に示す回路が、図２１に示す回路と異なる点は、ＳＤＦＦ１からの反転出力とＤＬＹの出力とのＡＮＤ出力が、ＦＣのＲ端子に供給されている点である。
【０２６１】
図２５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に、図２４に示す回路におけるタイミングチャートを示す。
【０２６２】
ここで、図２５（Ａ）は、２フレーム目でＶＣＯＭが正論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２５（Ｂ）は、２フレーム目でＶＣＯＭが負論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２５（Ｃ）は、３フレーム目でＶＣＯＭが正論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２５（Ｄ）は、３フレーム目でＶＣＯＭが負論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。
【０２６３】
このように、ウィンドウアクセスのあったフレームの次のフレームで、ＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」となるとともに、ＦＣのカウンタ値も「０」にリセットされる。したがって、それ以降、ウィンドウアクセスのあったフレームの次のフレームを基準として、フレームインターバルレジスタに保持される所与の３以上の奇数フレーム周期でフルスキャンが行われることになる。
【０２６４】
２．２．５  第３の方法
第２の方法では、ウィンドウアクセスがあった場合、次のフレームでフルスキャンを行い、この次のフレームを基準に、それ以降奇数フレーム周期でフルスキャンを行っていた。
【０２６５】
しかしながら、特にフレーム周波数が低い場合には、ウィンドウアクセスのあったフレームについて、表示品位が低下する場合がある。
【０２６６】
そこで、第３の方法では、第２の方法に加え、ウィンドウアクセスのあったフレームについても、ウィンドウアクセスの発生したタイミング以降、フルスキャンするようにしている。
【０２６７】
図２６に、第３の方法において、ウィンドウアクセスがあった場合のリフレッシュ動作を説明するための図を示す。
【０２６８】
ここでは、２フレーム目のフレーム期間中において、ウィンドウＷＩＤからウィンドウＷＩＤ１にサイズが変更された場合を示している。
【０２６９】
第３の方法では、上述したように、パーシャルスキャンを行っている２フレーム目（正極性（＋））でウィンドウアクセスがあったとき、次のフレーム（３フレーム目）でフルスキャンを行う。このとき、ウィンドウアクセスのあった２フレーム目において、例えばウィンドウアクセスが発生したタイミングが、（Ｎ０−１）ライン目の走査ラインの走査タイミングとＮ０ライン目の走査ラインの走査タイミングとの間である場合、Ｎ０ライン目以降については、表示エリア及び非表示エリアに関わらず、走査ラインを走査駆動する。
【０２７０】
そして、フルスキャンを行った３フレーム目（０フレーム）に続く４〜７フレーム目（１〜４フレーム）では、フレームごとに極性を反転させながら、パーシャルスキャンが行われる。
【０２７１】
さらに、次の８フレーム目では、再びカウンタ値が「０」にリセットされ、７フレーム目の負極性（−）が反転した正極性（＋）で、フルスキャンが行われ、以下これを繰り返す。
【０２７２】
こうすることで、フレーム周波数が低い場合でも、サイズ変更等のウィンドウアクセスのあったフレームで表示品位が低下することがなくなる。したがって、フレーム周波数の低下による低消費電力化と、表示品位の低下の防止とを両立させることができるようになる。
【０２７３】
図２７に、第３の方法を実現するための回路構成の一例を示す。
【０２７４】
ただし、図２４に示す回路と同一部分には同一符号を付し、適宜説明を省略する。
【０２７５】
図２７に示す回路が、図２４に示す回路と異なる点は、ＤＦＦ１の替わりにＳＤＦＦ３が設けられている点である。ＳＤＦＦ３のＳ端子には、ＡＣＣが供給される。
【０２７６】
このように構成することで、ウィンドウアクセスの発生したタイミングにあわせて、ＦＲとは非同期でＳＤＦＦ３の保持データがセットされる。そして、セットされた保持データにより、ウィンドウアクセスの発生したフレーム途中にＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」となる。
【０２７７】
図２８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に、図２７に示す回路におけるタイミングチャートを示す。
【０２７８】
ここで、図２８（Ａ）は、２フレーム目でＶＣＯＭが正論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２８（Ｂ）は、２フレーム目でＶＣＯＭが負論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２８（Ｃ）は、３フレーム目でＶＣＯＭが正論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。図２８（Ｄ）は、３フレーム目でＶＣＯＭが負論理のときにウィンドウアクセスがあった場合の、当該回路によるリフレッシュ制御を示すタイミング図である。
【０２７９】
このように、ウィンドウアクセスのあったフレーム途中に、ＡＣＣに同期してＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」となる。さらに、その次のフレームでもＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」となるとともに、ＦＣのカウンタ値も「０」にリセットされる。
【０２８０】
したがって、ウィンドウアクセスがあったフレームにおいて、ウィンドウアクセス発生タイミング以降の走査ラインは表示エリア及び非表示エリアに関わらず走査駆動される。そして、それ以降、ウィンドウアクセスのあったフレームの次のフレームを基準として、フレームインターバルレジスタに保持される所与の奇数フレーム周期でフルスキャンが行われることになる。
【０２８１】
なお、第３の方法を具体化する回路については、以下のようにすることも可能である。すなわち、例えばフルスキャンをＮ１（奇数）フレーム周期で行っている場合において、ウィンドウアクセスがあったときに、フレームカウンタのカウンタ値をリセットするのではなく、フレームカウンタに（Ｎ１−１）を強制的にロードする。したがって、次のフレームでは、フレームカウンタのカウンタ値はリセットされるので、上述の回路と同様の動作を行うことができる。
【０２８２】
図２９に、第３の方法を実現するための回路構成の変形例を示す。
【０２８３】
ただし、図２７に示す回路と同一部分には同一符号を付し、適宜説明を省略する。
【０２８４】
図２９に示す回路が、図２７に示す回路と異なる点は、ＦＣにロード（Ｌ）端子と、ＤＡＴＡ＜０：７＞端子とを設け、ＤＬＹの出力をＳＤＦＦ２のＳ端子とＦＣのＲ端子とに供給している点である。
【０２８５】
ＦＣのＬ端子には、ＡＣＣが供給される。ＦＣのＤＡＴＡ＜０：７＞端子には、ＦＲＣ−１＜０：７＞が供給される。ＦＲＣ−１＜０：７＞は、ＦＲＣ＜０：７＞で表される８ビットデータより１だけ減算した８ビットデータである。
【０２８６】
ＦＣは、Ｌ端子に入力される信号の論理レベルが「Ｈ」となると、ＤＡＴＡ＜０：７＞端子に入力される８ビットデータを内部のカウンタ値にロードする。
【０２８７】
このように構成することでも、ウィンドウアクセスの発生したタイミングにあわせて、ＦＲとは非同期でＳＤＦＦ３の保持データがセットされる。そして、セットされた保持データにより、ウィンドウアクセスの発生したフレーム途中にＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」となる。
【０２８８】
そして、ウィンドウアクセスのあった次のフレームではＦＣのカウンタ値が「０」となり、ＦＵＬＬＳＣＡＮの論理レベルが「Ｈ」となる。
【０２８９】
２．３  ウィンドウ管理
上述したように、本実施形態におけるＬＣＤコントローラ６０は、信号ドライバ３０及び走査ドライバ５０に対し、それぞれ表示エリア及び非表示エリアを設定することで、ウィンドウ表示を行うことができる。
【０２９０】
本実施形態では、ＬＣＤパネル２０の画面上で１又は複数のウィンドウを管理するため、ＲＡＭ６４上にウィンドウ管理データ（広義には、パーシャル表示制御データ）を記憶し、当該ウィンドウ管理データに基づいて各ウィンドウの表示制御を行う。より具体的には、ウィンドウ管理データを、ＬＣＤパネル２０の表示領域に対応させ、表示エリアに対応したウィンドウ管理データに基づいて、ＬＣＤパネル２０に表示される１又は複数のウィンドウを管理する。
【０２９１】
例えば、ウィンドウ管理データが「１」に設定されているアドレスに対応するＬＣＤパネル２０の表示位置を表示エリアとし、ウィンドウ管理データが「０」に設定されているアドレスに対応するＬＣＤパネル２０の表示位置を非表示エリアとすることができる。
【０２９２】
本実施形態では、このウィンドウ管理データを、各動作モードに応じて、エリアブロック単位、或いは帯パーシャルデータで指定される８走査ラインごとに分割されたラインブロック単位のいずれかを単位として、表示制御を行う。
【０２９３】
図３０（Ａ）、（Ｂ）、（Ｃ）に、各動作モードにおけるウィンドウ管理データを説明するための模式図を示す。
【０２９４】
ここで、ＬＣＤパネル２０の画面サイズ（表示領域）を１７６×１４４画素とする。
【０２９５】
例えば、ＬＣＤパネル２０の画面に対して設定される表示エリア若しくは非表示エリアが画素単位で設定される場合、ＬＣＤコントローラ６０は、図３０（Ａ）に示すように、１７６×１４４画素分の画像データの１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））分のメモリ領域を確保する必要がある。
【０２９６】
これに対して、本実施形態におけるモード設定レジスタ３３６によって設定される第１のモードでは、ＬＣＤパネル２０の画面に対して設定される表示エリア若しくは非表示エリアは、エリアブロック単位で設定される。
【０２９７】
ここで、エリアブロックは、信号ラインを８ピクセル単位で分割し、走査ラインを８ライン単位で分割したエリアを単位とする。
【０２９８】
そのため、ＬＣＤコントローラ６０は、図３０（Ｂ）に示すように、２２×１８エリアブロック分の画像データのメモリ領域を確保する。これにより、ＲＡＭ６４に確保すべきメモリ領域を大幅に削減することができるようになる。
【０２９９】
また、モード設定レジスタ３３６によって設定される第２のモードでは、ＬＣＤパネル２０の画面に対して設定される表示エリア若しくは非表示エリアは、帯パーシャルデータにより、走査ラインの並び方向にのみ８走査ライン単位で設定される。
【０３００】
そのため、ＬＣＤコントローラ６０は、図３０（Ｃ）に示すように、１８ラインブロック分の帯パーシャルデータを、制御レジスタ３３０の帯パーシャルデータレジスタ３３８に保持する。これにより、ＲＡＭ６４にメモリ領域を確保する必要がなくなる。
【０３０１】
２．３．１  第１のモード
第１のモードでは、エリアブロック単位で管理されるウィンドウ管理データに基づいて、ＬＣＤパネル２０の表示領域の該当位置にウィンドウが表示される。
【０３０２】
図３１に、比較例として、画素単位で管理されるウィンドウ管理データに基づいて、ウィンドウ表示を行う場合の座標指定を模式的に示す。
【０３０３】
この場合、ＬＣＤコントローラ６０は、ＬＣＤパネル２０の表示領域５００の表示エリア５０２に矩形のウィンドウ表示させるためには、表示エリア５０２の左上座標ＬＵ（ＸS，ＹS）及び右下座標ＲＤ（ＸE，ＹE）を指定する。
【０３０４】
したがって、ウィンドウ管理データが画素単位で管理された場合には、１７６×１４４画素を特定するために、各座標を指定するために必要なビット数は「８」となる。すなわち、表示エリア５０２を指定するためには、少なくとも３２ビット（（８ビット＋８ビット）×２）が必要となる。ウィンドウ管理データにより、３つのウィンドウを同時に管理できるようにした場合には、表示エリアを指定するために９６ビットが必要となる。
【０３０５】
図３２に、第１のモードにおいて、エリアブロック単位で管理されるウィンドウ管理データに基づいて、ウィンドウ表示を行う場合の座標指定を模式的に示す。
【０３０６】
第１のモードでは、ＬＣＤコントローラ６０は、ＬＣＤパネル２０の表示領域５１０の表示エリア５１２に矩形のウィンドウ表示させるためには、表示エリア５１２の左上座標ＬＵ（ＸＢS，ＹＢS）及び右下座標ＲＤ（ＸＢE，ＹＢE）を指定する。
【０３０７】
エリアブロック単位で管理されるウィンドウ管理データ（エリアブロック表示制御データ）は、２２×１８エリアブロックのうちいずれかのエリアブロックを特定するために、各座標位置に必要なビット数は「５」となる。すなわち、表示エリア５１２を指定するために、少なくとも２０ビット（（５ビット＋５ビット）×２）が必要となる。ウィンドウ管理データにより、３つのウィンドウを同時に管理できるようにした場合には、表示エリアを指定するために６０ビットだけでよく、画素単位でウィンドウを管理する場合に比べて、ウィンドウ指定を効率化できる。
【０３０８】
ここで、ＬＣＤパネル２０のＢ方向に走査ラインが延びる場合、当該走査ラインを走査駆動する走査ドライバ５０が、ＬＣＤパネル２０に対して図３３に示す位置に配置されているものとする。
【０３０９】
まずＬＣＤコントローラ６０は、ホストによって、表示エリア若しくは非表示エリアに対応するウィンドウ管理データが設定される。
【０３１０】
上述したパーシャル表示制御を行うＬＣＤコントローラ６０は、第１のモードにおいて、各エリアブロック単位に設定されたウィンドウ管理データ５２０を、スキャン方向５２２に沿ってスキャンする。
【０３１１】
スキャン方向５２２に沿ってウィンドウ管理データ５２０を１ラインごとにスキャンしたときに、「１」が設定されたエリアブロックが少なくとも１つ存在する場合には、対応する走査ラインが走査駆動オンであると判断して、ＬＣＤコントローラ６０のコマンドシーケンサ（広義には、走査駆動回路設定手段、信号駆動回路設定手段）７０は、走査ドライバ５０及び信号ドライバ３０に対し、表示エリアを設定する。より具体的には、コマンドシーケンサ７０は、走査ドライバ５０のパーシャル走査表示選択レジスタを、パーシャル走査表示データ３２２に基づいて設定し、信号ドライバ３０のブロック出力選択レジスタ及びパーシャル表示選択レジスタを、ブロック出力選択データ３１２及びパーシャル走査データ３１４に基づいて設定する。そして、コマンドシーケンサ７０は、走査ドライバ５０に対し、当該走査ラインの走査タイミングに合わせて、走査イネーブル入出力信号ＧＥＩＯを供給し、信号ドライバ３０に対し、所与の水平走査周期で、１走査ライン分ごとに画像データを、信号ドライバ３０に対し逐次供給する。
【０３１２】
これに対して、スキャン方向５２２に沿ってデータをスキャンしたときに、１ライン分のエリアブロック全てが「０」に設定されている場合には、当該走査ラインが走査駆動オフであると判断する。上述したように、ＬＣＤパネル２０に対しては、周期的に走査駆動を行ってＴＦＴのリークによって液晶容量に蓄積される電荷を放電する必要がある。そのため、走査駆動オフであると判断された走査ラインに対しては、所与の基準フレームを基準とした任意の奇数フレーム周期で走査駆動され、それ以外の周期では走査駆動されない。したがって、ＬＣＤコントローラ６０（コマンドシーケンサ７０）は、走査駆動するフレームにおいてのみ、当該走査ラインの走査タイミングに合わせて、出力イネーブル信号ＸＯＥＶを供給することになる。
【０３１３】
ここで、所与の基準フレームとしては、例えばウィンドウの生成、消滅、変更などのイベントが発生して、上述した信号ドライバ設定レジスタ３１０、走査ドライバ設定レジスタ３２０若しくは制御レジスタ３３０のいずれかへのアクセスタイミングに対応したフレームをいう。すなわち、これら各種レジスタへのアクセスによって、表示されるウィンドウが変更になったフレームを基準として、任意の奇数フレーム周期で非表示エリアの走査ラインが走査駆動されることになる。
【０３１４】
なお、上述したように、信号ドライバ３０及び走査ドライバ５０は、２４出力単位及び８走査ライン単位で出力制御されるため、各ウィンドウを２４出力単位及び８走査ライン単位で指定するようにしたが、これに限定されるものではなく、ＬＣＤコントローラ６０は、ウィンドウ管理データを画素単位で管理することも可能である。
【０３１５】
なお、ここでは、信号ドライバ３０及び走査ドライバ５０の出力制御単位となる各ラインブロックを、２４出力若しくは８走査ラインを単位として説明したが、これに限定されるものではなく、例えば各ラインブロックについて２４出力以下若しくは８走査ライン以下を単位とすることも可能である。
【０３１６】
２．３．２  第２のモード
図３４に、第２のモードにおいて、帯パーシャルデータに基づいて、ウィンドウ表示を行う場合の座標指定を模式的に示す。
【０３１７】
第２のモードでは、ＬＣＤコントローラ６０は、ＬＣＤパネル２０の表示領域５５０に表示エリア５５２を設定するために、帯パーシャルデータ（帯パーシャル表示制御データ）により、８走査ライン単位で表示エリア若しくは非表示エリアを指定する。
【０３１８】
したがって、表示エリア５５２を特定するために、必要なビット数は８走査ライン単位で１ビットのみである。これにより、表示エリアを指定するためのビット数を大幅に削減することができるようになる。
【０３１９】
ここで、図３３に示したように、ＬＣＤパネル２０のＢ方向に走査ラインが延びるものとすると、まずＬＣＤコントローラ６０は、表示エリア若しくは非表示エリアに対応した帯パーシャルデータが、図示しないホストによって設定される。
【０３２０】
上述したパーシャル表示制御を行うＬＣＤコントローラ６０は、第２のモードにおいて、帯パーシャルデータを参照し、「１」が設定されたラインブロックの走査ラインは走査駆動オンであると判断する。この場合、ＬＣＤコントローラ６０のコマンドシーケンサ（広義には、走査駆動回路設定手段）７０は、走査ドライバ５０に対し、表示エリアを設定する。より具体的には、コマンドシーケンサ７０は、走査ドライバ５０のパーシャル走査表示選択レジスタを、パーシャル走査表示データ３２２に基づいて設定する。そして、コマンドシーケンサ７０は、走査ドライバ５０に対し、当該走査ラインの走査タイミングに合わせて、走査イネーブル入出力信号ＧＥＩＯを供給する。コマンドシーケンサ７０は、信号ドライバ３０に対し、所与の水平走査周期で、１走査ライン分ごとに画像データを逐次供給する。
【０３２１】
これに対して、帯パーシャルデータが「０」に設定されたラインブロックの走査ラインは、走査駆動オフであると判断する。上述したように、ＬＣＤパネル２０に対しては、周期的に走査駆動を行ってＴＦＴのリークによって液晶容量に蓄積される電荷を放電する必要がある。そのため、走査駆動オフであると判断された走査ラインに対しては、所与の基準フレームを基準とした任意の奇数フレーム周期で走査駆動され、それ以外の周期では走査駆動されない。したがって、ＬＣＤコントローラ６０（コマンドシーケンサ７０）は、走査駆動するフレームにおいてのみ、当該走査ラインの走査タイミングに合わせて、出力イネーブル信号ＸＯＥＶを供給することになる。
【０３２２】
本実施形態におけるＬＣＤコントローラ６０は、このようなモード設定レジスタ３３６によるモード切り替えを実現させることにより、メモリ容量の効率化と、表示ウィンドウ指定の簡略化とを図る。
【０３２３】
２．４  定型データの生成
ＬＣＤコントローラ６０は、上述したように信号ドライバ３０及び走査ドライバ５０に対して、表示エリアを設定するとともに、当該表示エリアに対応する画像データを、信号ドライバ３０に対して供給する。この画像データは、例えばユーザによって作成され、ＬＣＤコントローラ６０に対して供給されるものである。
【０３２４】
ところで、上述した信号ドライバ３０は、ブロック出力選択データにより、ＬＣＤパネル２０のパネルサイズの変化に対応することができる。そのため、不要なラインブロックの信号ラインについて信号駆動を行わない。したがって、このままでは、ユーザは、作成した画像データをＬＣＤコントローラ６０に対して供給する場合、どのラインブロックの信号ラインについて信号駆動を行わないかを把握しておく必要がある。すなわち、ユーザは、当該ラインブロックを除外して信号駆動を行った場合に正常な画像が表示できるように、生成した画像データを加工してＬＣＤコントローラ６０に供給する必要がある。
【０３２５】
そこで、本実施形態におけるＬＣＤコントローラ６０は、ユーザの使い勝手を向上させるべく、ブロック出力選択データに応じて信号ドライバ３０に対する画像データを生成することができるようになっている。これにより、ユーザは、信号ドライバ３０において設定されたブロック出力選択データを認識することなく（どのラインブロックの信号ラインが信号駆動を行わないかを把握する必要がなく）、生成した画像データをそのままＬＣＤコントローラ６０に供給するだけで良い。
【０３２６】
以下では、この点について具体的に説明する。
【０３２７】
ここで、ＬＣＤパネル２０の表示領域がＢ方向に６ラインブロックに分割され、Ａ方向については考慮しないものとする。また、信号ドライバ３０は、例えば２４出力単位に分割された８ラインブロックの信号ラインに対し、信号駆動できるものとする。
【０３２８】
ＬＣＤパネル２０に対して、信号ドライバ３０により信号駆動を行う場合、６ラインブロック分の信号ラインを駆動するために、ブロック出力選択データにより、中心付近の２ラインブロックを除く。すなわち、図３５に示すように、例えばシステム投入時に、ブロック出力選択データにより「１１１００１１１」を設定する。
【０３２９】
したがって、信号ドライバ３０は、ＢＬＫ０〜ＢＬＫ２及びＢＬＫ５〜ＢＬＫ７の信号ラインのみを信号駆動し、ＢＬＫ３、ＢＬＫ４の信号ライン駆動回路の出力をハイインピーダンス状態とする。信号ドライバ３０のＢＬＫ０〜ＢＬＫ２及びＢＬＫ５〜ＢＬＫ７は、それぞれＬＣＤパネル２０のブロック番号０〜５の信号ラインを信号駆動する。
【０３３０】
このようなＬＣＤパネル２０に対して、ユーザがＢ方向に４ラインブロック分の画像データを生成した場合を考える。
【０３３１】
図３６に、例えばユーザによって作成される画像イメージを模式的に示す。
【０３３２】
ユーザが、Ｂ方向に４ラインブロック分の１フレームの画像イメージを作成し、これをＬＣＤパネル２０の表示領域の表示エリア６０２に表示させる場合、ユーザは表示領域である６ラインブロック分のパーシャル表示データに対して、表示エリアに対応するラインブロックを「１」に設定する。
【０３３３】
一般的に、ユーザ（画像開発者）はＬＣＤパネル２０を信号駆動する信号ドライバ３０について、どのラインブロックを用いるかについて把握していない。これは、ＬＣＤパネル２０を信号駆動する信号ドライバ３０のどの信号ラインを用いるかは、メーカ側の設計方針によって任意に決められることになるからである。そこで、ユーザは、ラインブロックのブロック番号０〜５のうち、ブロック番号１〜４の計４ラインブロックを表示エリアとして設定する。すなわち、ユーザは、パーシャル表示データＰＡＲＴｕとして「０１１１１０」を設定する。
【０３３４】
この場合、図３７に示したように、信号ドライバ３０のＢＬＫ３及びＢＬＫ４に対して、パーシャル表示データＰＡＲＴｕによりユーザが設定した表示エリアが重複して設定されることになる。したがって、パーシャル表示データＰＡＲＴｕに対応して画像ストリーム（画像データ）が供給されたとしても、ブロック出力選択データとパーシャル表示データとがともに「１」に設定されたラインブロックのみが信号駆動されることになり、その結果として画像６１０が表示されることになる。
【０３３５】
そこで、本実施形態では、ブロック出力選択データにおいて「０」が設定されているラインブロックに対応するパーシャル表示データＰＡＲＴｕをシフトすることによって、ユーザがブロック出力選択データの設定値を考慮することなく正しく表示エリアに対応した画像を表示させることができるようにしている。また、これに対応して画像ストリームをシフトして、定型フォーマットの画像ストリームを生成するようにしている。
【０３３６】
より具体的には、図３８に示すように、ブロック出力選択データで「０」に設定されるラインブロックに対応するパーシャル表示データＰＡＲＴｕを、ブロック出力選択データで「１」に設定されるラインブロックまでシフトしたパーシャル表示データＰＡＲＴに変換する。そして、このパーシャル表示データＰＡＲＴを、信号ドライバ３０に供給する。そして、この変換の際にシフトした位置に対応する画像ストリームに、ダミーの画像データを挿入する。こうすることで、ＬＣＤパネル２０のブロック番号３、４の信号ラインに対し、信号ドライバ３０のＢＬＫ５及びＢＬＫ６に対応した画像ストリームに基づく信号駆動を行うことができ、正しい画像６２０を表示エリアに表示させることができるようになる。
【０３３７】
そのため、本実施形態におけるＬＣＤコントローラ６０は、このようなパーシャル表示データＰＡＲＴｕからパーシャル表示データＰＡＲＴを変換するパーシャル表示データ変換回路を含む。
【０３３８】
図３９に、このパーシャル表示データ変換回路の一例を示す。
【０３３９】
ＦＦBLK0〜ＦＦBLK7は、リセット信号ＲＥＳＥＴでリセットされ、それぞれクロック信号ＢＣＬＫに同期してブロック出力選択データＢＬＫ＜０：７＞の計８ビットをラッチする。
【０３４０】
ＦＦPART0〜ＦＦPART7は、リセット信号ＲＥＳＥＴでリセットされ、それぞれクロック信号ＰＣＬＫに同期して、ユーザによって設定されるパーシャル表示データＰＡＲＴｕ＜０：７＞の計８ビットをラッチする。
【０３４１】
ＦＦBLK0〜ＦＦBLK7、ＦＦPART0〜ＦＦPART7の各Ｑ端子は、セレクタ回路ＳＥＬに接続される。
【０３４２】
ＦＦBLKa及びＦＦPARTbの各Ｑ端子が接続されるセレクタ回路ＳＥＬabは、ＦＦBLKaのＱ端子から出力されるブロック出力選択データが「０」のとき、ＦＦPARTa-1のＱ端子から出力されるパーシャル表示データを選択出力する。また、ＦＦBLKa及びＦＦPARTbの各Ｑ端子が接続されるセレクタ回路ＳＥＬabは、ＦＦBLKaのＱ端子から出力されるブロック出力選択データが「１」のとき、ＦＦPARTaのＱ端子から出力されるパーシャル表示データを選択出力する。
【０３４３】
したがって、ブロック出力選択データが「０」に設定されたラインブロックについては、パーシャル表示データＰＡＲＴｕ（第１のパーシャル表示データ）が順次シフトされたパーシャル表示データＰＡＲＴ（第２のパーシャル表示データ）が生成されることになる。
【０３４４】
ＬＣＤコントローラ６０（コマンドシーケンサ（広義には、ブロック出力選択データ設定手段、パーシャル表示データ設定手段）７０）は、ブロック出力選択データとともにこのパーシャル表示データＰＡＲＴを、信号ドライバ３０の対応するレジスタに対して設定することになる。
【０３４５】
同様にして、画像データ生成回路３００において、当該シフトされたラインブロックにダミーの画像データを挿入した画像データを生成し、定型の８ラインブロック分の画像ストリームを、信号ドライバ３０に供給する。
【０３４６】
より具体的には、画像データ生成回路３００は、表示エリア若しくは非表示エリアが指定されたユーザによるパーシャル表示データＰＡＲＴｕ（第１のパーシャル表示データ）により表示エリアに指定された第Ｐのブロックが、前記ブロック出力選択データにより信号駆動しないラインブロックとして指定されたときに、信号ドライバ３０に対して供給される画像データについて、第Ｐのブロックに対応する画像データを第（Ｐ＋１）のブロックの画像データとしてシフトした画像ストリームに変換する。そして、コマンドシーケンサ７０によって、この変換した画像ストリームが、コマンドシーケンサ７０によって供給される。
【０３４７】
こうすることで、上述したように、ユーザはブロック出力選択データの設定値を認識することなく、ＬＣＤパネル２０のパネルサイズに柔軟に適応可能な信号ドライバ３０を用いて設定された表示エリアに、正しい画像を表示させることができる。
【０３４８】
２．５  コマンド指定
ＬＣＤコントローラ６０は、信号ドライバ３０に対して、次のように画像ストリームを供給することができる。
【０３４９】
すなわち、図４０（Ａ）に示すように、表示エリアを指定するコマンド（ＣＭＤＤ）を送信してから一連の画像ストリームを供給する場合と、図４０（Ｂ）に示すように、一連の画像ストリームを送信してから表示エリアを指定するコマンド（ＣＭＤＤ）を送信する場合とがある。ここで、コマンド（ＣＭＤＤ）とは、例えば信号ドライバ３０のブロック出力選択レジスタや、パーシャル表示選択レジスタの設定を含む。
【０３５０】
図４０（Ａ）に示すように、表示エリアを指定するコマンド（ＣＭＤＤ）を送信してから一連の画像ストリームを供給する場合では、表示エリアに対応する画像データのみを供給すればよく、供給すべき画像データ量を減らすことができる。また、コマンドを受けてから、画像ストリームを取り込むため、コマンドで指定される非表示エリアの部分の画像データの取り込みを停止させることができ、その分低消費化を図ることができる。
【０３５１】
一方、図４０（Ｂ）に示すように、一連の画像ストリームを送信してから表示エリアを指定するコマンド（ＣＭＤＤ）を送信する場合では、表示領域全エリア分の画像データを供給する必要があるが、その分供給すべき画像データの生成処理を簡素化し、フレーム周波数の増加や画像サイズの増大に伴って処理すべき時間が短くなった場合でも、安定した画像データの供給が可能となる。
【０３５２】
２．６  表示制御タイミングの一例
このような本実施形態におけるＬＣＤコントローラ６０によるパーシャル表示制御の一例を具体的に説明する。
【０３５３】
図４１に、本実施形態におけるＬＣＤコントローラ６０によってパーシャル表示制御された信号ドライバ３０の動作タイミングの一例を示す。
【０３５４】
上述したようにＬＣＤコントローラ６０によって、ラインブロック単位で表示エリア若しくは非表示エリアが設定された信号ドライバ３０において、シフトレジスタは、クロック信号ＣＬＫに同期して、イネーブル入出力信号ＥＩＯがシフトされて、ＥＩＯ１〜ＥＩＯＬ（Ｌは、２以上の自然数）を生成する。そして、各ＥＩＯ１〜ＥＩＯＬに同期してラインラッチに、画像データ（ＤＩＯ）が順次ラッチされる。
【０３５５】
ラインラッチ３６は、水平同期信号ＬＰの立ち上がりに同期して、一水平走査単位の画像データをラッチし、その立ち下がりからＤＡＣ３８及び信号ライン駆動回路４０により信号ラインの駆動を行う。
【０３５６】
ＬＣＤコントローラ６０によって、表示エリアに設定されたラインブロックの信号ラインについては、階調データに基づいて生成された駆動電圧に基づいて信号ラインが駆動される。一方、ＬＣＤコントローラ６０によって、非表示エリアに設定されたラインブロックの信号ラインについては、対向電極電圧Ｖｃｏｍ若しくは、階調電圧レベルの両端の電圧のうちの一方が選択出力される。
【０３５７】
また、ブロック出力非選択が選択されたラインブロックの信号ラインは、ハイインピーダンス状態に設定される（図示せず）。
【０３５８】
図４２に、本実施形態におけるＬＣＤコントローラ６０によってパーシャル表示制御された走査ドライバ５０の動作タイミングの一例を示す。
【０３５９】
ここでは、ＬＣＤコントローラ６０によって、ブロックＢ１のみが表示エリアに設定され、ブロックＢ０、Ｂ２、・・・が非表示エリアに設定されているものとする。
【０３６０】
走査ドライバ５０は、上述したように例えば１フレーム目及び４フレーム目において、ブロックＢ０〜ＢＱに対応する全走査ラインを順次走査駆動し、例えば２フレーム目及び３フレーム目において、表示エリアに設定されたブロックＢ１の走査ラインのみを走査駆動する。
【０３６１】
より具体的には、走査ドライバ５０は、２フレーム目及び３フレーム目において、表示エリアに設定されたラインブロックの走査ラインにのみイネーブル入出力信号ＥＩＯが供給される。したがって、走査ドライバ５０は、表示エリアに対応する期間Ｔ１１のみを走査駆動する。このとき、ＬＣＤコントローラ６０により制御される信号ドライバ３０は、表示エリアに対応した画像データに基づいて信号ラインを駆動する。こうすることで、表示エリアに対応する走査タイミングだけ駆動を行えばよく、２フレーム目及び３フレーム目においては、走査駆動停止期間Ｔ１２を設けることができる。
【０３６２】
このため、２フレーム目及び３フレームにおいて、走査駆動停止期間の分だけ走査駆動する必要がなくなるので、その分低消費化が可能となる。
【０３６３】
ここで、各フレームにおいては、非表示エリアの信号ラインに対し、信号ドライバ３０により、液晶容量に印加される電圧が所与の閾値を越えないように所与の非表示レベル電圧が供給されるため、設定された表示エリアのみに所望の画像を表示するウィンドウを設定することができる。
【０３６４】
２．７  起動シーケンス
以上説明したようなＬＣＤコントローラ６０は、ＣＰＵ等のホストにより設定された内容にしたがって、信号ドライバ３０及び走査ドライバ５０を制御することで、ＬＣＤパネルの表示制御を行う。
【０３６５】
したがって、本実施形態における表示装置の起動後のシーケンス（特にＬＣＤコントローラの起動後のシーケンス）について、何ら考慮することなく個別に起動した場合、起動していない回路に対してパラメータが送信される等の不具合によって、正常に動作しない場合がある。
【０３６６】
本実施形態では、以下のような手順で信号ドライバ３０及び走査ドライバ５０を起動させた後に、所望の画像を表示させる。
【０３６７】
図４３に、本実施形態における表示装置の起動シーケンスを模式的に示す。
【０３６８】
まず、システム電源投入時に、一斉にリセットを活性化した後、ホストからＬＣＤコントローラ６０を起動させる（ＣＰＵ１）。これは、例えばＬＣＤコントローラ６０のリセットを解除することで実現することができる。
【０３６９】
ＬＣＤコントローラ６０は、これを受けて起動する（ＣＮＴ１）。
【０３７０】
また、ホストは、電源回路の昇圧効率や降圧効率を決定づける昇圧・降圧クロックの周波数などのパラメータをＬＣＤコントローラ６０に対して送信する（ＣＮＴ２）。本実施形態は、ＬＣＤコントローラ６０により電源回路が制御される。そこで、ＬＣＤコントローラ６０は、電源回路を起動（リセットを解除）し（ＣＮＴ２）、所与のウェイトサイクルが経過するのを待つ（ＣＮＴ３）。ＬＣＤコントローラ６０は、所与のウェイトサイクル経過後（ＣＮＴ３）、信号ドライバ３０を起動（リセットを解除）させ（ＣＮＴ４）、走査ドライバ５０を起動させる（ＣＮＴ５）。
【０３７１】
これにより、ＬＣＤコントローラ６０からの指示を受けた信号ドライバ３０、走査ドライバ５０が、起動する（ＳＤＲ１、ＧＤＲ１）。
【０３７２】
次に、ＬＣＤコントローラ６０は、表示装置の起動の準備が整ったことをホストに通知するため、システムイネーブル信号を送信する（ＣＮＴ６）。これを受けたホストは、システム初期化を行う（ＣＰＵ３）。
【０３７３】
さらに、ホストは、信号ドライバ用パラメータ、走査ドライバ用パラメータを、ＬＣＤコントローラ６０に送信する（ＣＰＵ４、ＣＰＵ５）。ここで、信号ドライバ用パラメータとは、例えばブロック出力選択レジスタの設定データや、パーシャル表示選択レジスタの設定データなどをいう。また、走査ドライバ用パラメータとは、例えばパーシャル走査表示選択レジスタの設定データなどをいう。
【０３７４】
ＬＣＤコントローラ６０は、ホストから信号ドライバ用パラメータを受け取ると、その内容にしたがって信号ドライバ３０に対して設定する処理を行う（ＣＮＴ７、ＳＤＲ２）。また、ＬＣＤコントローラ６０は、ホストから走査ドライバ用パラメータを受け取ると、その内容にしたがって走査ドライバ５０に対して設定する処理を行う（ＣＮＴ８、ＧＤＲ２）。
【０３７５】
そして、ホストは、画像ストリームをＬＣＤコントローラ６０に対して送信し（ＣＰＵ６）、ＬＣＤコントローラ６０は、上述したように信号ドライバ３０及び走査ドライバ５０に対する表示制御を行う（ＣＮＴ９）。信号ドライバ３０及び走査ドライバ５０は、信号駆動（ＳＤＲ３）及び走査駆動（ＧＤＲ３）を行って、表示装置の液晶パネルに画像表示を行わせる。
【０３７６】
３．  その他
本実施形態では、ＴＦＴ液晶を用いたＬＣＤパネルを供える液晶装置を例に説明したが、これに限定されるものではない。例えば、信号ライン及び走査ラインにより特定される画素に対応して設けられた有機ＥＬ素子を含む有機ＥＬパネルを表示駆動する信号ドライバ及び走査ドライバにも適用することができる。
【０３７７】
図４４に、このような信号ドライバ及び走査ドライバにより表示制御される有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す。
【０３７８】
有機ＥＬパネルは、信号ラインＳmと走査ラインＧnとの交差点に、駆動ＴＦＴ８００nmと、スイッチＴＦＴ８１０nmと、保持キャパシタ８２０nmと、有機ＬＥＤ８３０nmとを有する。駆動ＴＦＴ８００nmは、ｐ型トランジスタにより構成される。
【０３７９】
駆動ＴＦＴ８００nmと有機ＬＥＤ８３０nmとは、電源ラインに直列に接続される。
【０３８０】
スイッチＴＦＴ８１０nmは、駆動ＴＦＴ８００nmのゲート電極と、信号ラインＳmとの間に挿入される。スイッチＴＦＴ８１０nmのゲート電極は、走査ラインＧmに接続される。
【０３８１】
保持キャパシタ８２０nmは、駆動ＴＦＴ８００nmのゲート電極と、キャパシタラインとの間に挿入される。
【０３８２】
このような有機ＥＬ素子において、走査ラインＧnが駆動されスイッチＴＦＴ８１０nmがオンになると、信号ラインＳmの電圧が保持キャパシタ８２０nmに書き込まれるとともに、駆動ＴＦＴ８００nmのゲート電極に印加される。駆動ＴＦＴ８００nmのゲート電圧Ｖｇｓは、信号ラインＳmの電圧によって決まり、駆動ＴＦＴ８００nmに流れる電流が定まる。駆動ＴＦＴ８００nmと有機ＬＥＤ８３０nmとは直列接続されているため、駆動ＴＦＴ８００nmに流れる電流がそのまま、有機ＬＥＤ８３０nmに流れる電流となる。
【０３８３】
したがって、保持キャパシタ８２０nmにより信号ラインＳmの電圧に応じたゲート電圧Ｖｇｓを保持することによって、例えば１フレーム期間中において、ゲート電圧Ｖｇｓに対応した電流を有機ＬＥＤ８３０nmに流すことで、当該フレームにおいて光り続ける画素を実現することができる。
【０３８４】
図４５（Ａ）に、上述した信号ドライバ及び走査ドライバにより表示制御される有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す。図４５（Ｂ）に、この画素回路の表示制御タイミングの一例を示す。
【０３８５】
この場合も、有機ＥＬパネルは、駆動ＴＦＴ９００nmと、スイッチＴＦＴ９１０nmと、保持キャパシタ９２０nmと、有機ＬＥＤ９３０nmとを有する。
【０３８６】
図４４に示した２トランジスタ方式の画素回路と異なる点は、定電圧の代わりにスイッチ素子としてのｐ型ＴＦＴ９４０nmを介して定電流源９５０nmからの定電流Ｉｄａｔａを画素に供給するようにした点と、電源ラインにスイッチ素子としてのｐ型ＴＦＴ９６０nmを介して保持キャパシタ９２０nm及び駆動ＴＦＴ９００nmと接続するようにした点である。
【０３８７】
このような有機ＥＬ素子において、まずゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０をオフにして電源ラインを遮断し、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０nmとスイッチＴＦＴ９１０nmをオンにして、定電流源９５０nmからの定電流Ｉｄａｔａを駆動ＴＦＴ９００nmに流す。
【０３８８】
駆動ＴＦＴ９００nmに流れる電流が安定するまでの間に、保持キャパシタ９２０nmには定電流Ｉｄａｔａに応じた電圧が保持される。
【０３８９】
続いて、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０nmとスイッチＴＦＴ９１０nmをオフにし、さらにゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０nmをオンにし、電源ラインと駆動ＴＦＴ９００nm及び有機ＬＥＤ９３０nmを電気的に接続する。このとき、保持キャパシタ９２０nmに保持された電圧により、定電流Ｉｄａｔａとほぼ同等か、又はこれに応じた大きさの電流が有機ＬＥＤ９３０nmに供給される。
【０３９０】
このような有機ＥＬ素子では、例えば、走査ラインをゲート電圧Ｖｓｅｌ、信号ラインをデータ線として構成することができる。
【０３９１】
有機ＬＥＤは、透明アノード（ＩＴＯ）の上部に発光層を設け、さらにその上部にメタルカソードを設けるようにしても良いし、メタルアノードの上部に、発光層、光透過性カソード、透明シールを設けるようにしても良く、その素子構造に限定されるものではない。
【０３９２】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、プラズマディスプレイ装置にも適用可能である。
【図面の簡単な説明】
【０３９３】
【図１】本実施形態における表示制御回路（ＬＣＤコントローラ）を適用した表示装置の構成の概要を示すブロック図である。
【図２】図１に示した信号ドライバの構成の概要を示すブロック図である。
【図３】ブロック出力選択レジスタの構成の概要を示す説明図である。
【図４】パーシャル表示選択レジスタの構成の概要を示す説明図である。
【図５】信号ドライバのラインブロック単位の構成の概要を示す構成図である。
【図６】信号ドライバのシフトレジスタを構成するＳＲの構成の一例を示す構成図である。
【図７】図１に示した走査ドライバの構成の概要を示すブロック図である。
【図８】パーシャル走査表示選択レジスタの構成の概要を示す説明図である。
【図９】走査ドライバの構成要部を示すブロック図である。
【図１０】図１に示したＬＣＤコントローラの構成の概要を示すブロック図である。
【図１１】図１１（Ａ）は、フレーム反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図１１（Ｂ）は、フレーム反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図１２】図１２（Ａ）は、ライン反転駆動方式による信号ラインの駆動電圧及び対向電極電圧Ｖｃｏｍの波形を模式的に示す模式図である。図１２（Ｂ）は、ライン反転駆動方式を行った場合に、フレームごとに、各画素に対応した液晶容量に印加される電圧の極性を模式的に示す模式図である。
【図１３】液晶装置のＬＣＤパネルの駆動波形の一例を示す説明図である。
【図１４】図１４（Ａ）、（Ｂ）、（Ｃ）は、本実施形態におけるＬＣＤコントローラにより実現されるパーシャル表示制御の一例を模式的に示す説明図である。
【図１５】図１５（Ａ）、（Ｂ）、（Ｃ）は、本実施形態におけるＬＣＤコントローラにより実現されるパーシャル表示制御の他の例を模式的に示す説明図である。
【図１６】本実施形態におけるＬＣＤコントローラの構成要部を示すブロック図である。
【図１７】本実施形態における制御レジスタの構成の概要を示す説明図である。
【図１８】図１８（Ａ）、（Ｂ）は、走査ドライバの動作の一例を示す説明図である。
【図１９】ウィンドウアクセスがない場合のリフレッシュ動作を説明するための説明図である。
【図２０】本実施形態におけるリフレッシュ制御を実現する第１の方法において、ウィンドウアクセスがあった場合のリフレッシュ動作を説明するための説明図である。
【図２１】本実施形態における第１の方法を実現するための回路構成図の一例である。
【図２２】図２２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本実施形態における第１の方法を実現するための回路構成図のタイミングの一例を示すタイミングチャートである。
【図２３】本実施形態におけるリフレッシュ制御を実現する第２の方法において、ウィンドウアクセスがあった場合のリフレッシュ動作を説明するための説明図である。
【図２４】本実施形態における第２の方法を実現するための回路構成図の一例である。
【図２５】図２５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本実施形態における第２の方法を実現するための回路構成図のタイミングの一例を示すタイミングチャートである。
【図２６】本実施形態におけるリフレッシュ制御を実現する第３の方法において、ウィンドウアクセスがあった場合のリフレッシュ動作を説明するための説明図である。
【図２７】本実施形態における第３の方法を実現するための回路構成図の一例である。
【図２８】図２８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本実施形態における第３の方法を実現するための回路構成図のタイミングの一例を示すタイミングチャートである。
【図２９】本実施形態における第３の方法を実現するための回路構成図の変形例である。
【図３０】図３０（Ａ）、（Ｂ）、（Ｃ）は、各動作モードにおけるウィンドウ管理データを説明するための説明図である。
【図３１】画素単位でウィンドウを管理する場合について説明するための説明図である。
【図３２】エリアブロック単位でウィンドウを管理する場合について説明するための説明図である。
【図３３】エリアブロック単位でウィンドウを管理した場合の、走査駆動制御について説明するための説明図である。
【図３４】帯パーシャルデータでウィンドウを管理する場合について説明するための説明図である。
【図３５】信号ドライバの実装状態の一例を示す説明図である。
【図３６】ユーザによって作成された画像に対応するパーシャル表示データを説明するための説明図である。
【図３７】ユーザによって作成された画像に対応するパーシャル表示データと、ブロック出力選択データとの関係を説明するための説明図である。
【図３８】ブロック出力選択データに基づいて、ユーザによって作成された画像に対応するパーシャル表示データの変換の必要性を説明するための説明図である。
【図３９】パーシャル表示データ変換回路の構成の一例を示す構成図である。
【図４０】図４０（Ａ）は、表示エリアを指定するコマンドを送信してから一連の画像ストリームを供給する場合を模式的に示す説明図である。図４０（Ｂ）は、一連の画像ストリームを送信してから表示エリアを指定するコマンドを送信する場合を模式的に示す説明図である。
【図４１】本実施形態におけるＬＣＤコントローラによってパーシャル表示制御された信号ドライバの動作タイミングの一例を示すタイミング図である。
【図４２】本実施形態におけるＬＣＤコントローラによってパーシャル表示制御された走査ドライバの動作タイミングの一例を示すタイミング図である。
【図４３】本実施形態における表示装置の初期化シーケンスを模式的に示す説明図である。
【図４４】有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す回路図である。
【図４５】図４５（Ａ）は、有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す回路図である。図４５（Ｂ）は、４トランジスタ方式の画素回路の表示制御タイミングの一例を示すタイミング図である
【符号の説明】
【０３９４】
１０  液晶装置（表示装置）、２０  ＬＣＤパネル（表示パネル、電気光学装置）、
２２nm  ＴＦＴ、２４nm  液晶容量、２６nm  画素電極、２８nm  対向電極、
３０  信号ドライバ（信号駆動回路）、３２、５２、１４０0  シフトレジスタ、
３４、３６、３６0  ラインラッチ、３８、３８0  ＤＡＣ（駆動電圧生成回路）、
４０、４０0  信号ライン駆動回路、５０  走査ドライバ（走査駆動回路）、
５４、５６  Ｌ／Ｓ、５８  走査ライン駆動回路、
６０  ＬＣＤコントローラ（表示制御回路）、６２  制御回路６４  ＲＡＭ
６６  ホストＩ／Ｏ、６８  ＬＣＤ入出力（Ｉ／Ｏ）回路、
７０  コマンドシーケンサ、７２  コマンド設定レジスタ、
７４  コントロール信号生成回路、８０  電源回路、１４２0  データバイパス回路、
２１０1〜２１０N、２３０1〜２３０N  ＡＮＤ回路、
２１２1〜２１２N、２３２1〜２３２N  ＣＭＯＳバッファ回路、
２３４1〜２３４Q-1  データ切り替え回路、３００  画像データ生成回路、
３１０  信号ドライバ設定レジスタ、３１２  ブロック出力選択データ、
３１４  パーシャル表示データ、３２０  走査ドライバ設定レジスタ、
３２２  パーシャル走査表示データ、３３０  制御レジスタ、
３３２  表示データサイズ設定レジスタ、３３６  モード設定レジスタ、
３３８  帯パーシャルデータレジスタ
【図１】
2006003923.tif 000003
【図２】
2006003923.tif 000004
【図３】
2006003923.tif 000005
【図４】
2006003923.tif 000006
【図５】
2006003923.tif 000007
【図６】
2006003923.tif 000008
【図７】
2006003923.tif 000009
【図８】
2006003923.tif 000010
【図９】
2006003923.tif 000011
【図１０】
2006003923.tif 000012
【図１１】
2006003923.tif 000013
【図１２】
2006003923.tif 000014
【図１３】
2006003923.tif 000015
【図１４】
2006003923.tif 000016
【図１５】
2006003923.tif 000017
【図１６】
2006003923.tif 000018
【図１７】
2006003923.tif 000019
【図１８】
2006003923.tif 000020
【図１９】
2006003923.tif 000021
【図２０】
2006003923.tif 000022
【図２１】
2006003923.tif 000023
【図２２】
2006003923.tif 000024
【図２３】
2006003923.tif 000025
【図２４】
2006003923.tif 000026
【図２５】
2006003923.tif 000027
【図２６】
2006003923.tif 000028
【図２７】
2006003923.tif 000029
【図２８】
2006003923.tif 000030
【図２９】
2006003923.tif 000031
【図３０】
2006003923.tif 000032
【図３１】
2006003923.tif 000033
【図３２】
2006003923.tif 000034
【図３３】
2006003923.tif 000035
【図３４】
2006003923.tif 000036
【図３５】
2006003923.tif 000037
【図３６】
2006003923.tif 000038
【図３７】
2006003923.tif 000039
【図３８】
2006003923.tif 000040
【図３９】
2006003923.tif 000041
【図４０】
2006003923.tif 000042
【図４１】
2006003923.tif 000043
【図４２】
2006003923.tif 000044
【図４３】
2006003923.tif 000045
【図４４】
2006003923.tif 000046
【図４５】
2006003923.tif 000047