(57)【要約】  【課題】  スイッチング素子が、オフとなっている信号経路における信号の漏洩を、出力端子において抑止することができる高周波二極双投スイッチ回路を提供する。  【解決手段】  ２つの入力端子１、３と、２つの出力端子２、４と、各入力端子と各出力端子を各々接続する４つの信号経路と、信号経路中に配置されたスイッチング素子群５、６とを備え、スイッチング素子群は、一方の入力端子から一方の出力端子への信号経路および他方の入力端子から他方の出力端子への信号経路を導通状態にするとともに、残りの２つの信号経路を遮断状態にする。信号経路は伝送線路２３〜２６を備え、１つの入力端子から１つの出力端子に至る２つの経路について、経路ごとに合計した伝送線路における２つの経路の電気長の差が、使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数において１／２波長の奇数倍となるように伝送線路の電気長が設定されている。【選択図】  図１
2006109356.tif 000002
【特許請求の範囲】
【請求項１】
２つの入力端子と、
２つの出力端子と、
前記各入力端子と前記各出力端子を各々接続する４つの信号経路と、
前記信号経路中に配置されたスイッチング素子群とを備え、
前記スイッチング素子群は、一方の前記入力端子から一方の前記出力端子への前記信号経路および、他方の前記入力端子から他方の前記出力端子への前記信号経路を導通状態にするとともに、前記一方の入力端子から前記他方の出力端子への前記信号経路および、前記他方の入力端子から前記一方の出力端子への前記信号経路を遮断状態にする高周波スイッチ回路において、
前記信号経路は伝送線路を備え、
１つの前記入力端子から１つの前記出力端子に至る２つの経路について、前記経路ごとに合計した前記伝送線路における２つの前記経路の電気長の差が、使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数において１／２波長の奇数倍となるように前記伝送線路の電気長が設定されていることを特徴とする高周波スイッチ回路。
【請求項２】
前記信号経路を形成する前記スイッチング素子と前記伝送線路の構成が前記４つの信号経路において、全て同一である請求項１記載の高周波スイッチ回路。
【請求項３】
前記伝送線路の電気長が、使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数における１／４波長となるように前記伝送線路の電気長が設定されている請求項１または２に記載の高周波スイッチ回路。
【請求項４】
前記信号経路に挿入された前記スイッチング素子が複数あり、前記伝送線路が前記スイッチング素子に挟まれるように配置される請求項１〜３のいずれか１項に記載の高周波スイッチ回路。
【請求項５】
前記伝送線路の特性インピーダンスが、前記入出力端子の特性インピーダンスと整合が取れた請求項１〜４のいずれか１項に記載の高周波スイッチ回路。
【請求項６】
前記スイッチング素子が電界効果トランジスタ、バイポーラトランジスタ、ダイオードまたは金属接点スイッチのいずれか、またはそれらの組み合わせで構成される請求項１〜５のいずれか１項に記載の高周波スイッチ回路。
【請求項７】
前記スイッチング素子および前記伝送線路が集積回路として半導体基板上に一体的に形成される請求項１〜６のいずれか１項に記載の高周波スイッチ回路。
【請求項８】
前記スイッチング素子を集積回路として半導体基板上に一体的に形成し、前記伝送線路を前記半導体基板上に実装したセラミック基板、または樹脂基板に形成し、またはセラミックパッケージ、または樹脂パッケージ内に形成する請求項１〜６のいずれか１項に記載の高周波スイッチ回路。
【請求項９】
前記スイッチング素子を集積回路として半導体基板上に一体的に形成し、前記伝送線路を別の半導体基板に集積回路として一体的に形成し、前記スイッチング素子と前記伝送線路とを電気的に接続して、同一セラミックパッケージまたは樹脂パッケージ内に構成する請求項１〜６のいずれか１項に記載の高周波スイッチ回路。
【請求項１０】
前記伝送線路を、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはそれらの組み合わせで構成する請求項１〜９のいずれか１項に記載の高周波スイッチ回路。
【請求項１１】
前記伝送線路の片端もしくは両端と接地導体との間に、容量性素子を設ける請求項１〜１０のいずれか１項に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電気信号を取り扱う回路装置において、電気信号の経路を切り替える高周波スイッチ回路に関する。
【背景技術】
【０００２】
携帯型パーソナルコンピュータや携帯型情報端末の普及に伴い、高周波を用いた無線ネットワーク用のインターフェイスカードの民生需要が急激に増加し、また高通信品質をめざした高周波コードレスホンの民生需要も急激に増加している。同時に、これらの機器は、小型化、高機能化が市場から要求されている。これらの機器において、アンテナダイバーシティまたは、送受信の切り替えを実現する高周波二極双投スイッチ回路に対する需要が高まっている。高周波二極双投スイッチ回路に要求される特性としては、オン時の低挿入損失、オフ時の高漏洩抑止、高信頼性（静電破壊への耐性）、低価格化、小型化がある。
【０００３】
図７は、実用化されている高周波二極双投スイッチ回路の回路図である（特許文献１参照）。この高周波二極双投スイッチ回路は、入出力端子１〜４を有し、端子１−２間、端子２−３間、端子３−４間、端子４−１間の信号経路に、各々、スイッチング素子として動作する２個のＮ型電界効果トランジスタ７と８、９と１０、１１と１２、および１３と１４が挿入されている。
【０００４】
Ｎ型電界効果トランジスタ７と８、９と１０、１１と１２および１３と１４のオン・オフの状態は、制御端子５と制御端子６への印加電圧により制御される。
抵抗１５〜２２は、信号リークを防ぎ、各電界効果トランジスタのゲートに制御端子からのバイアス電圧を与えるための高抵抗素子である。
【０００５】
この高周波二極双投スイッチ回路の動作としては、例えば、制御端子５に正電位例えば３Vが、制御端子６にゼロ電位が印加されると、Ｎ型電界効果トランジスタ７と８、および１１と１２はオン状態に、Ｎ型電界効果トランジスタ９と１０、１３と１４はオフ状態になる。この電位状態では、端子１−２間、端子３−４間の信号経路は、導通状態になる。また、端子２−３間、端子４−１間の信号経路は、遮断状態となる。
【０００６】
また、制御端子５にゼロ電位が、制御端子６に正電位例えば３Vが印加されると、Ｎ型電界効果トランジスタ７と８、および１１と１２はオフ状態に、Ｎ型電界効果トランジスタ９と１０、１３と１４はオン状態になる。この電位状態では、端子１−２間、端子３−４間の信号経路は、遮断状態になる。また、端子２−３間、端子４−１間の信号経路は、導通状態となる。
【０００７】
即ち、制御端子５、６に与えるゲートバイアス電圧によって信号経路を逆転させることができる。
【０００８】
入出力端子１−２間、端子２−３間、端子３−４間、端子４−１間の信号経路に、スイッチング素子として動作する電界効果トランジスタを２個挿入しているのは、静電破壊への耐性を増すためである。さらに静電破壊への耐性を持たせるために、電界効果トランジスタの挿入個数を、３個、４個と増加させた構造にしたものもある。このように信号経路に複数の電界効果トランジスタを挿入した構造は、静電破壊への耐性を維持しつつ、小型・低価格化を実現できるという、民生市場向けの長所を有する。
【０００９】
一方、この電界効果トランジスタは、オフ状態にするゲートバイアス電圧が印加された際に、寄生容量が残留し、信号経路に寄生容量が挿入された形となり、オフ漏洩抑止特性が十分に良好である、とは言えない。
【００１０】
図８は、図７のＮ型電界効果トランジスタ７と８、および１１と１２をオン状態にし、電界効果トランジスタ９と１０、１３と１４をオフ状態とした際、Ｎ型電界効果トランジスタ７〜１４を、残留オン抵抗または、寄生容量に置き換えた図７の等価回路図である。寄生容量２９、３０、３３、３４は、それぞれオフ状態になるバイアス電圧を印加されたＮ型電界効果トランジスタ９、１０、１３、１４の寄生容量である。また、抵抗２７、２８、３１、３２は、オン状態になるバイアス電圧を印加された電界効果トランジスタ７、８、１１、１２の残留オン抵抗である。
【００１１】
ここで、寄生容量に並列接続される高抵抗化された抵抗分については値が大きいため、無限大とし図示しない。寄生容量２９、３０、３３および３４の容量は、通常、数百ｆＦから数ｐＦの間となる。例えば、寄生容量２９、３０の容量を、ともに０．５ｐＦとすると、合成容量は０．２５ｐＦとなり、５ＧＨｚにおけるインピーダンスは約１３０Ωとなる。したがって、漏洩量としては１２ｄＢとなり、十分とは言えない。
【特許文献１】特開平８−２０４５３０号公報（５−６頁、図５、６）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来の高周波二極双投スイッチ回路では、信号経路に挿入したスイッチング素子が、オフ状態となっている際に、信号の漏洩を、十分に抑止することができないという問題があった。
【００１３】
本発明の目的は、スイッチング素子がオフ状態となっている信号経路における漏洩を十分に抑止することができる高周波二極双投スイッチ回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明の高周波スイッチ回路は、２つの入力端子と、２つの出力端子と、前記各入力端子と前記各出力端子を各々接続する４つの信号経路と、前記信号経路中に配置されたスイッチング素子群とを備え、前記スイッチング素子群は、一方の前記入力端子から一方の前記出力端子への前記信号経路および、他方の前記入力端子から他方の前記出力端子への前記信号経路を導通状態にするとともに、前記一方の入力端子から前記他方の出力端子への前記信号経路および、前記他方の入力端子から前記一方の出力端子への前記信号経路を遮断状態にする。上記の問題を解決するために、前記信号経路は伝送線路を備え、１つの前記入力端子から１つの前記出力端子に至る２つの経路について、前記経路ごとに合計した前記伝送線路における２つの前記経路の電気長の差が、使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数において１／２波長の奇数倍となるように前記伝送線路の電気長が設定されていることを特徴とする。
【発明の効果】
【００１５】
本発明の高周波二極双投スイッチ回路は、スイッチング素子が、オフとなっている信号経路における信号の漏洩を、出力端子において抑止することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の高周波スイッチング回路は、前記信号経路を形成する前記スイッチング素子と前記伝送線路の構成が前記４つの信号経路において、全て同一である請求項１記載の高周波スイッチ回路。この構成により、スイッチングするどちらの出力端子へも同一の信号漏洩特性で信号を出力することができる。
【００１７】
また、前記伝送線路の電気長が、使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数における１／４波長となるように前記伝送線路の電気長が設定されている構成にすることもできる。この構成により、出力端子において、漏洩信号を減少させることできる。
【００１８】
また、前記信号経路に挿入された前記スイッチング素子が複数あり、前記伝送線路が前記スイッチング素子に挟まれるように配置される構成とすることができる。この構成により、伝送線路とスイッチング素子とのインピーダンスの整合を取ることができる。
【００１９】
また、前記伝送線路の特性インピーダンスが、前記入出力端子の特性インピーダンスと整合が取れた構成とすることができる。この構成により、付加される伝送線路の挿入損失を最小限にすることができる。
【００２０】
また、前記スイッチング素子が電界効果トランジスタ、バイポーラトランジスタ、ダイオードまたは金属接点スイッチのいずれか、またはそれらの組み合わせで構成されても良い。
【００２１】
また、前記スイッチング素子および前記伝送線路が集積回路として半導体基板上に一体的に形成される構成とすることもできる。この構成により、スイッチング素子を容易に作成することができる。
【００２２】
また、前記スイッチング素子を集積回路として半導体基板上に一体的に形成し、前記伝送線路を前記半導体基板上に実装したセラミック基板、または樹脂基板に形成し、またはセラミックパッケージ、または樹脂パッケージ内に形成する構成にすることもできる。この構成により、集積回路技術を用いて、信号の波長に比べて十分に小さい素子を形成することができる。
【００２３】
また、前記スイッチング素子を集積回路として半導体基板上に一体的に形成し、前記伝送線路を別の半導体基板に集積回路として一体的に形成し、前記スイッチング素子と前記伝送線路とを電気的に接続して、同一セラミックパッケージまたは樹脂パッケージ内に構成することもできる。この構成により、伝送線路と、スイッチング素子を別の工程で作成することができる。
【００２４】
また、前記伝送線路を、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはそれらの組み合わせで構成することができる。
【００２５】
また、前記伝送線路の片端もしくは両端と接地導体との間に、容量性素子を設ける構成にすることもできる。この構成により、伝送線路長を短くし、伝送線路をより小さな面積で実現することができる。
【００２６】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００２７】
（実施の形態１）
図１は、本発明の実施の形態１における高周波二極双投スイッチ回路の構成を示す回路図である。
【００２８】
この高周波二極双投スイッチ回路は、端子１〜４を備えており、例えば、信号の入力端子は、端子１、端子３で形成され、出力端子は、端子２、端子４で形成されている。端子１−２間、端子２−３間、端子３−４間、端子４−１間の信号経路には、それぞれ、スイッチング素子として動作する２個のＮ型電界効果トランジスタ７と８、９と１０、１１と１２、１３と１４が挿入されている。Ｎ型電界効果トランジスタ７と８、９と１０、１１と１２、１３と１４の間には、伝送線路２３、２４、２５、２６が接続されている。伝送線路２３〜２６は、特性インピーダンスが入出力端子の特性インピーダンスに一致するように断面形状が決定され、その長さは、使用する信号周波数の上限付近において、電気長で１／４波長に相当するように決定されている。
【００２９】
Ｎ型電界効果トランジスタ７と８、９と１０、１１と１２および１３と１４のオン・オフの状態は、制御端子５と制御端子６への印加電圧により制御される。
抵抗１５〜２２は、信号リークを防ぎ、各電界効果トランジスタのゲートに制御端子からのバイアス電圧を与えるための高抵抗素子である。
【００３０】
この高周波二極双投スイッチ回路の動作としては、例えば、制御端子５に正電位例えば３Vが、制御端子６にゼロ電位が印加されると、Ｎ型電界効果トランジスタ７と８、および１１と１２はオン状態に、Ｎ型電界効果トランジスタ９と１０、１３と１４はオフ状態になる。この電位状態では、端子１−２間、端子３−４間の信号経路は、導通状態になる。また、端子２−３間、端子４−１間の信号経路は、遮断状態となる。
【００３１】
逆に、制御端子５にゼロ電位が、制御端子６に正電位例えば３Vが印加されると、Ｎ型電界効果トランジスタ７と８、および１１と１２はオフ状態に、Ｎ型電界効果トランジスタ９と１０、１３と１４はオン状態になる。この電位状態では、端子１−２間、端子３−４間の信号経路は、遮断状態になる。また、端子２−３間、端子４−１間の信号経路は、導通状態となる。
【００３２】
即ち、制御端子５、６に印加する電位差によって、端子１および３を入力端子として用いると、信号経路により接続される出力端子を、端子２又は４のどちらかに切り替えることができる。
【００３３】
Ｎ型電界効果トランジスタをオフ状態にする電圧を印加した場合においても、信号が漏洩する。端子１−２間、端子３−４間が導通状態で、端子２−３間、端子４−１間が遮断状態である際に、入力端子１から出力端子４への漏洩信号は、端子１−２間、端子２−３間、端子３−４間を経由する第１経路と、端子１−４間を経由する第２経路の２系統が存在する。
【００３４】
第１経路は、オン状態のＮ型電界効果トランジスタ７、８、１１、１２とオフ状態のＮ型電界効果トランジスタ９、１０と、伝送路２３、２４、２５を経由し、第２経路は、オフ状態のＮ型電界効果トランジスタ１３、１４と、伝送路２６を経由する。オン状態のＮ型電界効果トランジスタ７、８、１１、１２は、オフ状態の電界効果トランジスタより十分に小さい抵抗であるため、第１経路と第２経路では、同程度の電流が流れる。また、第１経路と第２経路の電気長は、伝送路２３〜２６の電気長が、使用する信号の周波数の上限付近で１／４波長であるため、それぞれ３／４波長と１／４波長となり、その差は、１／２波長つまり位相差１８０°となる。そのため、出力端子４において、２系統の信号が同振幅逆位相となり、信号を合成すると漏洩信号成分が除去される。
【００３５】
制御端子５、６に与える電位差によって、信号経路を逆転させた場合においても、同様に、入力端子から隣接する出力端子への信号経路は２経路存在し、同振幅逆相での信号合成となり、スイッチング素子の寄生容量による漏洩特性を大きく改善することができる。
【００３６】
図２に伝送線路２３〜２６がある場合、図３に伝送線路２３〜２６がない場合のシミュレーション結果を示す。図２、図３は、ともに、横軸が信号の周波数、縦軸が信号の漏洩量または、導通端子間の伝送量を示す。実線は、入力端子間、例えば端子１−３間の漏洩特性であり、破線は、隣接する遮断された端子間例えば、遮断状態の端子１−４間の漏洩特性である。また、一点鎖線は、導通状態の端子間の伝送特性である。シミュレーションの条件としては、オフ状態のＮ型電界効果トランジスタにおける寄生容量の容量を０．１ｐＦ、オン状態のＮ型電界効果トランジスタにおける残留オン抵抗３Ωとし、使用周波数の上限を１０ＧＨｚとしている。伝送線路は、比誘電率１３の基板を想定すると、およそ長さは２．２ｍｍとなる。
【００３７】
図３において、実線と破線がほぼ同一の特性を示している。これは、端子１〜４において、２つの経路からの信号の位相が同位相であるためである。図１の場合、各端子間の構成が同一であり、例えば、端子１−３間における２つの経路を経た信号の振幅は、同一である。また、端子１−４間における２つの信号の振幅は、端子１−３間における信号の振幅に対して、一方の振幅が、端子３−４間で信号の振幅が減少する大きさを加えた大きさであり、もう一方の振幅が、減算した大きさである。従って、端子１−４間における２つの信号を合成すると端子１−３間における合成信号と同じ大きさとなる。
【００３８】
一方、図２においては、実線と破線に差異が生じている。入力端子１に入力された信号に対して、２つの経路を経て伝達された信号の位相が端子３において同位相であり、その合成信号は、２つの信号の振幅を加えた、実線で示した周波数特性となる。端子４においては、２つの経路からの信号の位相が１８０°ずれているため、その合成信号は、２つの信号の振幅が差し引かれた、破線で示した周波数特性となる。
【００３９】
伝送線路２３〜２６がある場合と、ない場合の遮断状態の信号経路における出力端子への信号漏洩量は、使用する信号周波数の上限値付近で、約４０ｄＢ、信号周波数の上限値の０．５倍の周波数で約１２ｄＢ、使用する信号周波数の上限値の１．２倍の周波数で約１０ｄＢ減少している。
【００４０】
導通状態の信号経路における出力端子での挿入損失は、伝送線路の導体損失と誘電体損失によって若干劣化するが、その大きさは、約０．３ｄＢと小さい。
【００４１】
以上のとおり、一つの入力端子から絶縁状態の信号経路により接続された出力端子への漏洩信号は、使用する信号周波数の上限付近で同振幅逆相での信号合成の効果により、スイッチング素子の寄生容量による漏洩特性を大きく改善することができる。
【００４２】
周波数が低い帯域では、もともと寄生容量による信号漏洩の影響は小さいため、漏洩は少ない。したがって、伝送線路の電気長を使用する信号周波数の上限付近の１／４波長にすることにより、漏洩特性を改善することができ、低い周波数帯域から、使用する信号周波数の上限付近帯域まで、優れた遮断経路側の信号漏洩特性を実現できる。伝送線路の電気長に対応した周波数より低い周波数帯域においても信号漏洩特性を得ることから、例えば、使用する信号周波数の上限値の２．０倍の周波数における１／４波長を伝送線路の電気長としても、漏洩抑止効果を得ることができる。
【００４３】
また、経路遮断時の漏洩特性を改善するという目的を、伝送線路を追加するというだけの最小の部品点数増加で、導通時の挿入損失に対する影響を最小限にしながら実現することができる。
【００４４】
なお、上記実施の形態では、スイッチング素子としてＮ型電界効果トランジスタを使用したが、これに限らず、Ｐ型電界効果トランジスタ、バイポーラトランジスタまたは、金属接点スイッチを使用することもできる。
【００４５】
また、上記の実施の形態における高周波スイッチ回路を、伝送線路にスイッチング素子が形成された半導体基板上に集積化して一体的に形成してもよい。
【００４６】
また、伝送線路２３〜２６は、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはそれらの組み合わせで構成される。
【００４７】
また、伝送線路の長さを短くするために、伝送線路の片端または、両端と接地導体との間に容量性素子を設ける構成にしても良い。
【００４８】
（実施の形態２）
図４は、本発明の実施の形態２における高周波二極双投スイッチの回路図である。
【００４９】
この高周波二極双投スイッチの回路は、入力端子１、３と出力端子２、４の端子間に、それぞれ３つのＰＩＮダイオード４５〜５６と、２つの伝送線路５７〜６４が挿入されている。ＰＩＮダイオード４５〜５６は、制御端子４１〜４４に制御バイアス電圧を印加することにより、スイッチング素子として動作する。
【００５０】
入力端子１、３は、それぞれ制御端子４１、４３に印加される制御バイアス電圧をカットするバイアスカット用キャパシタ６９、７１を介して、ＰＩＮダイオード４５、５１のアノードおよびＰＩＮダイオード５６、５０のカソードに接続される。出力端子２、４は、それぞれ、制御端子４２、４４に印加される制御バイアス電圧をカットするバイアスカット用キャパシタ７０、７２を介して、ＰＩＮダイオード４８、５４のアノードおよびＰＩＮダイオード４７、５３のカソードに接続される。
【００５１】
インダクタ６５〜６８は、制御端子４１〜４４への高周波信号の漏洩を抑止しながら、ＰＩＮダイオード４５〜５６に制御バイアス電圧を印加するためのものである。伝送線路５７と伝送線路５８の長さは、使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数において、ＰＩＮダイオード４５〜４７がオン状態になる制御バイアス電圧が印加された時、入力端子１と出力端子２の間で、位相変化がおよそ９０度、伝送線路の合計が電気長でおよそ１／４波長になるように設定されている。
【００５２】
幅は、伝送線路５７、５８の特性インピーダンスが入出力端子の特性インピーダンスに一致するように設定されている。同様に、他の入力端子と出力端子の間においても伝送線路の合計が電気長でおよそ１／４波長であり、伝送線路５９、５７、６１と伝送線路６０、５８、６２も、それぞれ伝送線路５７、５８と同じ長さ、幅に設定されている。
【００５３】
制御端子４１、４３に正バイアス電圧、例えば３Ｖが印加され、制御端子４２、４４にゼロバイアス電圧が印加された時、ＰＩＮダイオード４５〜４７、５１〜５３はオン状態となり、ＰＩＮダイオード４８〜５０、５４〜５６はオフ状態となる。そして、入力端子１と出力端子２の間、および入力端子３と出力端子４の間が導通状態となり、入力端子１と出力端子４の間、および入力端子３と出力端子２の間が遮断状態となる。
【００５４】
各入力端子から遮断状態となった出力端子への信号漏洩は、オフ状態となったＰＩＮダイオードの寄生容量によって引き起こされる。この時、入力端子１から出力端子４への漏洩信号の経路は、オフ状態となったＰＩＮダイオード５４〜５６と伝送線路６３と６４を介した経路と、オン状態となったＰＩＮダイオード４５〜４７、５１〜５３、オフ状態になったＰＩＮダイオード４８〜５０および伝送線路５７〜６２を介した経路の２経路ある。使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数において、２経路の信号の位相差は、伝送線路５７と５８、６１と６２の和になるため、およそ１８０度になる。
【００５５】
また、漏洩信号の振幅は、損失の大きいオフ状態のＰＩＮダイオードを共に３段介しているため、ほぼ同値である。したがって、入力端子１から出力端子４への遮断時の漏洩信号は、使用する信号周波数の上限値の０．８倍から２．０倍の範囲にあるいずれかの周波数において、逆相同振幅の信号合成となり抑止される。同様に、入力端子３から出力端子２への遮断時の漏洩信号も抑止される。
【００５６】
なお、制御端子４２、４４に正バイアス電圧、制御端子４１、４３にゼロバイアス電圧を印加した場合も、同様に、入力端子１から出力端子２への漏洩信号、ならびに入力端子３から出力端子４への漏洩信号が抑止される。
【００５７】
図５は、図４の回路図における実装例の斜視図である。図５においては、誘電体基板１００上に、全ての素子および伝送線路が実装され、下面は一様に接地金属面となっており、伝送線路５７〜６４はマイクロストリップ線路により形成されている。パッケージ１０１、１０２、１０３、１０４は、それぞれＰＩＮダイオード４５と５６、４７と４８、５０と５１、５３と５４を収納している。
【００５８】
なお、本実施の形態では、スイッチング素子としてＰＩＮダイオードを使用したが、これに限らず、電界効果トランジスタ、バイポーラトランジスタを使用することもできる。
【００５９】
伝送線路５７〜６４は、接地金属の配置を変更しコプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路にしても良い。また、ストリップ形状をスパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはそれら組み合わせで構成してもよい。
【００６０】
（実施の形態３）
図６は、実施の形態３における高周波スイッチ回路の回路図である。この高周波スイッチ回路は、入力端子１、３と、出力端子２、４と、制御バイアス電圧を印加するための制御端子８７、８８を有している。
【００６１】
入力端子１、３は、それぞれ制御端子８７、８８からの制御バイアス電圧を除去するためのバイアスカット用キャパシタ６９、７１を介してバイアスカット用キャパシタ７３、７４と、ＰＩＮダイオード８０、７７のアノードに接続されている。出力端子２、４は、それぞれ制御バイアス電圧を除去するためのバイアスカット用キャパシタ７０、７２を介して、伝送線路８２、８５とＰＩＮダイオード７６、７９のカソードに接続されている。制御端子８７、８８は、高周波信号の漏洩を防ぐインダクタ６５、６７を介して、バイアスカット用キャパシタ７３、７４と、ＰＩＮダイオード８０、７７に接続されている。
【００６２】
入力端子１から出力端子２および入力端子３から出力端子４へ至る経路は、それぞれバイアスカット用キャパシタ６９、７１と、制御端子８７、８８から印加された制御バイアス電圧を除去するバイアスカット用キャパシタ７３、７４と、伝送線路８１〜８２、８４〜８５と、バイアスカット用キャパシタ７０、７２で構成されている。また、入力端子１から出力端子４および入力端子３から出力端子２へ至る経路は、バイアスカット用キャパシタ６９、７１と、ＰＩＮダイオード８０、７７と、ＰＩＮダイオード８０、７７のカソードと接続された伝送線路８６、８３と、伝送線路８６、８３とアノードに接続されたＰＩＮダイオード７９、７６と、バイアスカット用キャパシタ７２、７０で構成されている。
【００６３】
インダクタ６５、６７は、制御端子８７、８８への高周波信号の漏洩を防ぎ、かつ制御バイアス電圧をＰＩＮダイオードに７５〜８０に印加するためのものである。バイアスカット用キャパシタ６９〜７４は、制御端子８７、８８から印加される制御バイアス電圧を遮断するためにあり、使用する周波数においてインピーダンスを無視できる程度に十分大きな容量を有する。
【００６４】
ＰＩＮダイオード７５〜８０は、それぞれスイッチング素子として用いられ、樹脂封止されて誘電体基板上に配置される。ＰＩＮダイオード７５、７８のアノードは、それぞれ伝送路８１および８２、８４および８５と接続され、カソードは、接地されている。伝送線路８１〜８６の長さは、使用する周波数の上限周波数の０．８倍から１倍の範囲にあるいずれかの周波数において、電気長が１／４波長付近となるように設定されている。伝送線路８１〜８６の幅は、伝送線路８１〜８６の特性インピーダンスが入出力端子の特性インピーダンスに一致するように設定されている。
【００６５】
この高周波二極双投スイッチ回路の動作について説明する。まず、端子１−２間、端子３−４間を遮断状態にして、端子２−３間、端子４−１間を導通状態にするために、制御端子８７、８８にＰＩＮダイオード７５〜８０をオン状態にする正のバイアス電圧を印加する。この時、伝送線路８１〜８２および８４〜８５は、使用する信号周波数の上限値の０．８倍から１倍の範囲にあるいずれかの周波数において、電気長が１／４波長であり、入出力端子１〜４に対して１／４波長のショートスタブとなる。そのため、入力端子１、３から端子１−２間、端子３−４間を見るとインピーダンスが無限大となり、入力端子１と出力端子２および、入力端子３と出力端子４の間が遮断状態となる。入力端子１と出力端子４および、入力端子３と出力端子２の間は、導通状態となる。
【００６６】
入力端子１と出力端子２の間は遮断状態であるが、漏洩電流が生じる。この漏洩電流の経路には、入力端子１と出力端子２の間にそれぞれ、伝送線路８１、８２を経る第１経路と、伝送線路８６、８４、８５、８３を経る第２経路の２つの経路がある。
【００６７】
第１経路では、伝送線路８１、８２は、使用する周波数の上限周波数に対して、電気長が１／２波長である。第２経路では、４つの導通状態のＰＩＮダイオードがあり、伝送線路８３〜８６は、使用する周波数の上限周波数に対して、電気長が１波長であり、第１経路と第２経路の電気長の差が１／２波長となる。導通状態の端子１−４間、端子３−２間における信号強度の損失は、遮断状態の端子間に比べて、無視できるほどの程度しかない。従って、第１経路と第２経路を経た漏洩電流は、振幅が同程度で位相が１８０°異なり、出力端子２において、この２つの電流が合成され、漏洩電流が抑止される。
【００６８】
同様にして、入力端子３と出力端子４の間に生じる漏洩電流についても、伝送線路８４、８５を経た第１経路と、伝送線路８１〜８３、８６を経た第２経路の２つの漏洩電流を合成することにより抑止される。
【００６９】
なお、本実施の形態は、スイッチング素子として、伝送線路の電気長により動作が変化するショートスタブを用いる。そのため、実施の形態１、２において示した、伝送線路の長さを、信号周波数の上限値の０．８〜２．０の範囲にあるいずれかの周波数における１／４波長のように、広範囲にとることができない。本実施の形態においては、信号周波数の上限値の０．８〜１．０の範囲の周波数に対して、１／４波長の電気長を持つ伝送線路を用いる。
【００７０】
次に、端子１−２間、端子３−４間を導通状態にして、端子２−３間、端子４−１間を遮断状態にするために、制御端子８７、８８にゼロバイアスの電圧を印加する。制御端子８７、８８にゼロバイアスが印加されると、ＰＩＮダイオード７５〜８０がオフ状態となり、端子１−２間、端子３−４間が、導通状態となる。その一方で、入力端子１と出力端子４および入力端子２と出力端子３の間は、ＰＩＮダイオード７９〜８０および７６〜７７がオフ状態であるため、遮断状態となる。
【００７１】
入力端子１と出力端子４の間の信号漏洩は、伝送線路８６を介する経路と、伝送線路８１〜８５を介する経路の２経路より発生する。この場合は、この２経路の位相差は、伝送線路８１〜８２および８４〜８５によって生じ、使用する信号周波数の上限値の０．８倍から１倍の範囲にあるいずれかの周波数において、およそ３６０°となる。そのため、制御端子に正バイアス電圧が印加された際の入力端子１から出力端子２への漏洩電流のように、逆相同振幅による漏洩抑止効果は期待できない。同様に入力端子３と出力端子２の間の信号漏洩についても、同様に、漏洩抑止効果は期待できない。
【００７２】
従って、本実施例においては、入力端子１と出力端子４および入力端子３と出力端子２の間が導通状態にあり、入力端子１と出力端子２および入力端子３と出力端子４の間が遮断状態にある時のみ、出力端子における信号漏洩特性が改善される。
【００７３】
なお、本実施の形態では、スイッチング素子としてＰＩＮダイオード７５〜８０を使用したが、これに限らず、電界効果トランジスタ、バイポーラトランジスタを使用することもできる。
【００７４】
また、本実施の形態において、ＰＩＮダイオード７５〜８０を形成した半導体基板上に、伝送線路８１〜８６を形成してもよい。
【００７５】
また、伝送線路８１〜８６は、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはそれらの組み合わせで構成される。
【産業上の利用可能性】
【００７６】
本発明の高周波スイッチ回路は、ワイヤレスＬＡＮネットワーク装置、コードレスホン、ＥＴＣ、携帯電話などのマイクロ波無線通信装置・端末および、マイクロ波フロントエンド回路に組み込まれる。それらの機器において、送受信の切り替え、アンテナダイバーシティによるアンテナ選択、マルチバンド構成におけるフィルタの切り替えや発振器の切り替えなどを、半導体基板上で一体的に集積化するスイッチ回路、ないしは、セラミックやＬＴＣＣ（低温焼成セラミックス；Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）基板に半導体チップを実装するスイッチ回路として、とくに５ＧＨｚ以上のマイクロ波を扱う必要がある場合に利用可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１における高周波二極双投スイッチ回路の回路図
【図２】本発明の実施の形態１における高周波二極双投スイッチ回路の出力端子における信号漏洩抑制特性のシミュレーション結果
【図３】従来例における高周波二極双投スイッチ回路の出力端子における信号漏洩抑制特性のシミュレーション結果
【図４】本発明の実施の形態２における高周波二極双投スイッチ回路の回路図
【図５】本発明の実施の形態２における高周波二極双投スイッチ回路の斜視図
【図６】本発明の実施の形態３における高周波二極双投スイッチ回路の回路図
【図７】従来例における高周波二極双投スイッチ回路の回路図
【図８】図７の従来例における等価回路
【符号の説明】
【００７８】
１〜４  入出力端子
５、６、８７、８８  制御バイアス端子
７〜１４、７５〜８０  スイッチング素子
１５〜２１  高抵抗素子
２２〜２５、８１〜８６  伝送線路
２７、２８、３１、３２  スイッチング素子がオン状態の残留オン抵抗
２９、３０、３３、３４  スイッチング素子がオフ状態の寄生容量
６５〜６８  チョークコイル
６９〜７４  バイアスカット用キャパシタ
１００  誘電体基板
１０１〜１０４  スイッチング素子をペアで内蔵したパッケージ
【図１】
2006109356.tif 000003
【図２】
2006109356.tif 000004
【図３】
2006109356.tif 000005
【図４】
2006109356.tif 000006
【図５】
2006109356.tif 000007
【図６】
2006109356.tif 000008
【図７】
2006109356.tif 000009
【図８】
2006109356.tif 000010