(57)【要約】【課題】  大きなロックインレンジを確保しつつ、容易に広帯域で平坦な周波数特性を獲得できる位相同期ループ等を提供する。【解決手段】  制御型発振器７と、入力信号の位相と制御型発振器７の出力信号の位相とを比較する位相比較回路５と、を備え、位相比較回路５から出力される位相誤差信号５ａを、ループフィルタ６を介して制御型発振器７に与えることで、入力信号に基づく同期および周波数変換を実行して高周波信号を出力する位相同期ループである。位相比較回路５から出力される位相誤差信号の高域成分を、補正信号１１ａとして位相誤差信号５ａに加える補正信号生成回路１１を備えることを特徴とする。この位相同期ループによれば、位相比較回路５から出力される位相誤差信号の高域成分を、補正信号１１ａとして出力信号６ａに加えるので、広帯域で平坦な周波数特性を獲得できる。【選択図】図１
2006332915.tif 000002
【特許請求の範囲】
【請求項１】
制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、を備え、前記位相比較回路から出力される位相誤差信号を前記制御型発振器に与えることで、前記入力信号に基づく同期および周波数変換を実行して高周波信号を出力する位相同期ループにおいて、
前記位相比較回路から出力される位相誤差信号の高域成分を、補正信号として前記位相誤差信号に加える補正手段を備えることを特徴とする位相同期ループ。
【請求項２】
前記補正手段による補正をオン／オフする切替手段を備えることを特徴とする請求項１に記載の位相同期ループ。
【請求項３】
前記補正手段による補正量を可変可能とする補正量調整手段を備えることを特徴とする請求項１または２に記載の位相同期ループ。
【請求項４】
前記制御型発振器の出力信号の周波数を低周波数へ周波数変換して前記位相比較回路に帰還させる周波数変換器、を備え、
前記周波数変換器は、入力された基準周波数信号に応じた周波数変換を実行することを特徴とする請求項１〜３のいずれか１項に記載の位相同期ループ。
【請求項５】
前記位相同期ループにおける位相雑音を検出する位相雑音検出手段と、
前記位相雑音検出手段により検出された位相雑音を表示する表示手段と、
を備えることを特徴とする請求項１〜４のいずれか１項に記載の位相同期ループ。
【請求項６】
変調信号に基づく周波数変調を実行する周波数変調回路と、
請求項１〜５のいずれか１項に記載の位相同期ループと、を備え、
前記周波数変調回路の出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与えることを特徴とする信号発生装置。
【請求項７】
変調信号に基づく位相変調を実行する位相変調回路と、
請求項１〜５のいずれか１項に記載の位相同期ループと、を備え、
前記位相変調回路の出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与えることを特徴とする信号発生装置。
【請求項８】
制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、前記位相比較回路から出力される位相誤差信号の高域成分を補正信号として前記位相誤差信号に加えて前記制御型発振器に与える補正手段と、を具備する位相同期ループと、
変調信号に基づく周波数変調を実行し、出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与える周波数変調回路と、
前記周波数変調回路における変調時には前記補正手段による補正をオンし、前記周波数変調回路における無変調時には前記補正手段による補正をオフする切替手段と、を備えることを特徴とする信号発生装置。
【請求項９】
制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、前記位相比較回路から出力される位相誤差信号の高域成分を補正信号として前記位相誤差信号に加えて前記制御型発振器に与える補正手段と、を具備する位相同期ループと、
変調信号に基づく位相変調を実行し、出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与える位相変調回路と、
前記位相変調回路における変調時には前記補正手段による補正をオンし、前記位相変調回路における無変調時には前記補正手段による補正をオフする切替手段と、を備えることを特徴とする信号発生装置。
【請求項１０】
制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、を備え、前記位相比較回路から出力される位相誤差信号を前記制御型発振器に与えることで、前記入力信号に基づく同期および周波数変換を実行して高周波信号を出力する位相同期ループにおける同期方法において、
前記位相比較回路から出力される位相誤差信号の高域成分を、補正信号として前記位相誤差信号に加えることで、ロックインレンジを拡大した状態で同期を確保するステップと、
同期が確保された後、前記補正信号を前記位相誤差信号に加えない状態とするステップと、
を備えることを特徴とする位相同期ループにおける同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相比較回路から出力される位相誤差信号を制御型発振器に与えることで、入力信号に基づく同期および周波数変換を実行して高周波信号を出力する位相同期ループ等に関する。
【背景技術】
【０００２】
図６は従来の位相同期ループ（ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）の構成を示すブロック図である。このような位相同期ループはデジタル変調信号発生装置等の信号発生装置の他、各種装置に幅広く用いられる。
【０００３】
図６の位相同期ループは、基準信号発生器１０１と、位相比較回路１０５と、ループフィルタ１０６と、制御型発振器１０７と、分周器等の周波数変換器１０８と、変調信号発生器１０９と、を備える。
【０００４】
無変調時には、基準信号発生器１０１からの基準信号１０１ａに同期した制御型発振器１０７の出力信号１０７ａを出力する。
【０００５】
変調時には、変調信号発生器１０９により生成された変調信号１０９ａがループフィルタ１０６の出力信号１０６ａと加算されて、制御型発振器１０７の制御信号となる。
【０００６】
【特許文献１】特開２００２−２９０１５５号公報
【特許文献２】特開平１−１２９６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図６の位相同期ループでは、制御型発振器の周波数調整端子に変調信号を加算しており、制御型発振器が変調信号で直接変調される。
【０００８】
しかし、この場合、図７に示すように、位相同期ループが変調入力に対して高域通過特性となるため、低い周波数の変調を行うためには、ループ帯域を変調周波数に対して充分に狭くする必要がある。しかし、ループ帯域を狭くすることは低い変調周波数における変調が容易になる反面、ループのロックインレンジを狭めるため、ループの同期の獲得が困難になるという問題がある。また、そもそも高域通過特性のため、直流からの変調が不可能であるという問題もある。
【０００９】
変調ゲインを平坦にするため、図８に示す構成を採ることも考えられる。
【００１０】
図８の例では、変調信号発生器１０９により生成された変調信号１０９ａを、変調器入力回路１１１を介して変調器１１０に入力し、変調波１１０ａを発生させる。したがって、ループは変調波１１０ａに同期した制御型発振器１０７の出力信号１０７ａを出力する。一方、補正信号生成回路１１２で生成された補正信号１１２ａはループフィルタ１０６の出力信号１０６ａと加算されて、制御型発振器１０７の制御信号となる。
【００１１】
このように、変調信号１０９ａにより変調波を発生する変調器１１０と、変調信号１０９ａの一部を分岐して補正信号１１２ａを生成し、補正信号１１２ａを制御型発振器１０７の周波数調整端子に加算している。この例では、ループ帯域内では変調器１１０からの変調波１１０ａに同期して制御型発振器１０７が変調波を出力し、ループ帯域外では補正信号１１２ａで制御型発振器１０７が直接変調される。したがって、図９（ａ）に示すように、広帯域な周波数特性が得られる。
【００１２】
しかし、この場合には、変調器１１０の変調感度と、位相同期ループの周波数特性を合わせ込む必要があり、外部に補正信号のゲインや周波数特性を調整する回路が必要となる。このような調整回路の特性を決定するためには、ループフィルタ１０６の周波数特性、位相比較回路１０５の位相検出感度、制御型発振器１０７の周波数特性を正確に把握しなければならず、広帯域に平坦な特性を得ることが困難であるという問題がある。例えば、図９（ｂ）に示すように、周波数特性に乱れが生じやすい。
【００１３】
また、図１０に示すように、ループフィルタの素子定数を可変とすることで、ロックインレンジを大きくした状態で同期を確保することが考えられる。図１０の例では、ループフィルタ１０６Ａの定数を定数切替器１１２によって切り替えることで、ループ帯域を変更可能としている。したがって、ループの同期プロセス、無変調時、変調時等の状況に応じて、適宜、ループ帯域を選択できる。
【００１４】
この場合には、素子定数を変更するためにはアナログスイッチを使用する。しかし、ループの位相雑音特性を向上させるためには、熱雑音の発生を抑制する観点から素子定数の抵抗値として低い値を使用する必要がある。一方、アナログスイッチのオン抵抗のため、素子定数の抵抗値を小さくすることには限界があるという事情がある。このため、位相雑音特性に優れた位相同期ループが得られないという問題がある。
【００１５】
以上の問題を考慮すれば、ループのロックインレンジを小さくすることなく、直流からの変調を可能とし、容易に広帯域で平坦な特性を有する変調を可能とする位相同期ループを得ることが望まれる。また、位相同期ループの外部から補正信号を与えることなく変調を行え、しかもアナログスイッチのオン抵抗に依存せず、ループフィルタの素子定数を決定できることが望まれる。
【００１６】
本発明の目的は、大きなロックインレンジを確保しつつ、容易に広帯域で平坦な周波数特性を獲得できる位相同期ループ等を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の位相同期ループは、制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、を備え、前記位相比較回路から出力される位相誤差信号を前記制御型発振器に与えることで、前記入力信号に基づく同期および周波数変換を実行して高周波信号を出力する位相同期ループにおいて、前記位相比較回路から出力される位相誤差信号の高域成分を、補正信号として前記位相誤差信号に加える補正手段を備えることを特徴とする。
【００１８】
この位相同期ループによれば、位相比較回路から出力される位相誤差信号の高域成分を、補正信号として位相誤差信号に加えるので、広帯域で平坦な周波数特性を獲得できる。
【００１９】
前記補正手段による補正をオン／オフする切替手段を備えてもよい。
この場合には、状況に応じて周波数特性を選択できる。
【００２０】
前記補正手段による補正量を可変可能とする補正量調整手段を備えてもよい。
この場合には、状況に応じて周波数特性を変更できる。
【００２１】
前記制御型発振器の出力信号の周波数を低周波数へ周波数変換して前記位相比較回路に帰還させる周波数変換器、を備え、前記周波数変換器は、入力された基準周波数信号に応じた周波数変換を実行してもよい。
【００２２】
前記位相同期ループにおける位相雑音を検出する位相雑音検出手段と、前記位相雑音検出手段により検出された位相雑音を表示する表示手段と、を備えてもよい。
【００２３】
本発明の信号発生装置は、変調信号に基づく周波数変調を実行する周波数変調回路と、請求項１〜５のいずれか１項に記載の位相同期ループと、を備え、前記周波数変調回路の出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与えることを特徴とする。
【００２４】
本発明の信号発生装置は、変調信号に基づく位相変調を実行する位相変調回路と、請求項１〜５のいずれか１項に記載の位相同期ループと、を備え、前記位相変調回路の出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与えることを特徴とする。
【００２５】
本発明の信号発生装置は、制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、前記位相比較回路から出力される位相誤差信号の高域成分を補正信号として前記位相誤差信号に加えて前記制御型発振器に与える補正手段と、を具備する位相同期ループと、変調信号に基づく周波数変調を実行し、出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与える周波数変調回路と、前記周波数変調回路における変調時には前記補正手段による補正をオンし、前記周波数変調回路における無変調時には前記補正手段による補正をオフする切替手段と、を備えることを特徴とする。
この信号発生装置によれば、周波数変調回路における変調時には補正手段による補正をオンし、周波数変調回路における無変調時には補正手段による補正をオフするので、無変調時における動作の安定性と、変調時における広帯域特性とを両立できる。
【００２６】
本発明の信号発生装置は、制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、前記位相比較回路から出力される位相誤差信号の高域成分を補正信号として前記位相誤差信号に加えて前記制御型発振器に与える補正手段と、を具備する位相同期ループと、変調信号に基づく位相変調を実行し、出力信号を前記入力信号として前記位相同期ループの前記位相比較回路に与える位相変調回路と、前記位相変調回路における変調時には前記補正手段による補正をオンし、前記位相変調回路における無変調時には前記補正手段による補正をオフする切替手段と、を備えることを特徴とする。
この信号発生装置によれば、位相変調回路における変調時には補正手段による補正をオンし、位相変調回路における無変調時には補正手段による補正をオフするので、無変調時における動作の安定性と、変調時における広帯域特性とを両立できる。
【００２７】
本発明の位相同期ループにおける同期方法は、制御型発振器と、入力信号の位相と前記制御型発振器の出力信号の位相とを比較する位相比較回路と、を備え、前記位相比較回路から出力される位相誤差信号を前記制御型発振器に与えることで、前記入力信号に基づく同期および周波数変換を実行して高周波信号を出力する位相同期ループにおける同期方法において、前記位相比較回路から出力される位相誤差信号の高域成分を、補正信号として前記位相誤差信号に加えることで、ロックインレンジを拡大した状態で同期を確保するステップと、同期が確保された後、前記補正信号を前記位相誤差信号に加えない状態とするステップと、を備えることを特徴とする。
この同期方法によれば、補正信号として位相誤差信号に加えることで、ロックインレンジを拡大した状態で同期を確保し、同期が確保された後、補正信号を前記位相誤差信号に加えない状態とするので、大きなロックインレンジと、同期確保後の動作の安定性とを両立できる。
【発明の効果】
【００２８】
本発明の位相同期ループによれば、位相比較回路から出力される位相誤差信号の高域成分を、補正信号として位相誤差信号に加えるので、広帯域で平坦な周波数特性を獲得できる。
【００２９】
本発明の信号発生装置によれば、周波数変調回路における変調時には補正手段による補正をオンし、周波数変調回路における無変調時には補正手段による補正をオフするので、無変調時における動作の安定性と、変調時における広帯域特性とを両立できる。
【００３０】
本発明の信号発生装置によれば、位相変調回路における変調時には補正手段による補正をオンし、位相変調回路における無変調時には補正手段による補正をオフするので、無変調時における動作の安定性と、変調時における広帯域特性とを両立できる。
【００３１】
本発明の同期方法によれば、補正信号として位相誤差信号に加えることで、ロックインレンジを拡大した状態で同期を確保し、同期が確保された後、補正信号を前記位相誤差信号に加えない状態とするので、大きなロックインレンジと、同期確保後の動作の安定性とを両立できる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明による位相同期ループの実施例について説明する。
【実施例１】
【００３３】
以下、図１および図２を参照して、本発明による位相同期ループの実施例１について説明する。
【００３４】
図１は本発明による位相同期ループを用いた信号発生器の構成を示すブロック図である。
【００３５】
図１に示す信号発生器は、基準信号を発生する基準信号発生器１と、変調信号を発生する変調信号発生器２と、変調波を生成する変調器３と、位相比較回路５と、ループフィルタ６と、制御型発振器７と、例えば分周期等の周波数変換部８とを含んで構成される。変調器３は周波数変調を行ってもよいし、位相変調を行ってもよい。
【００３６】
ループフィルタ６、制御型発振器７、周波数変換部８および位相比較回路５は位相同期ループ（ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を構成し、無変調時には、制御型発振器７は基準信号発生器１から出力される基準信号１ａに同期した出力信号７ａを出力する。周波数変換部８は出力信号７の周波数を低周波数に移行させた変換信号８ａを生成し、位相比較回路５に与える。
【００３７】
無変調時には、基準信号発生器１からの基準信号１ａが位相比較回路５に与えられ、位相比較回路５では基準信号１ａの位相と、変換信号８ａの位相とを比較する。変調時には、変調信号発生器２からの変調信号２ａが変調器３に与えられ、変調波３ａが生成される。変調波３ａは位相比較回路５に与えられ、位相比較回路５では変調波３ａの位相と、変換信号８ａの位相とを比較する。位相比較回路５から出力された位相誤差信号５ａは、ループフィルタ６に与えられる。
【００３８】
図１に示すように、位相同期ループ内には、位相比較回路５から出力された位相誤差信号５ａが与えられる補正信号生成回路１１、および補正信号生成回路１１の出力側に接続された切替部１２が設けられている。切替部１２のオン／オフは補正信号制御部１３からの信号により制御される。切替部１２がオンしている場合、加算器１５において、ループフィルタ６の出力信号６ａに補正信号生成回路１１から出力される補正信号１１ａが加算される。加算器１５から出力される制御信号１５ａは、制御型発振器７の周波数調整端子に入力される。切替部１２がオフしている場合、ループフィルタ６の出力信号６ａが制御信号１５ａとして、そのまま制御型発振器７の周波数調整端子に入力される。
【００３９】
図２（ａ）は、ループフィルタ６および補正信号生成回路１１を含む回路の周波数特性を示す図、図２（ｂ）は、位相同期ループの開ループゲインの周波数特性を示す図、図２（ｃ）は、位相同期ループの閉ループゲインの周波数特性を示す図である。
【００４０】
図２（ａ）に示すように、本実施形態では、補正信号生成回路１１からの補正信号１１ａが加算されてループフィルタ６の出力信号６ａが補正される場合、制御信号１５ａの周波数帯域が高域側に拡大される。図２（ａ）において、長破線が、補正を加えない場合のループフィルタ６の特性を、実線が補正時の特性を、それぞれ示している。また、短破線は補正信号生成回路１１から出力される補正信号１１ａの周波数特性を示している。このように、補正信号生成回路１１は高域のゲインが大きくなる特性を示しているが、例えば、補正信号生成回路１１として、増幅器とハイパスフィルタを組み合わせた回路を用いることで、このような特性を得ることができる。
【００４１】
図２（ｂ）において、長破線が、補正を加えない場合の位相同期ループの開ループゲインの周波数特性を、短破線が、補正を加えた場合の位相同期ループの開ループゲインの周波数特性を、それぞれ示している。
【００４２】
また、図２（ｃ）において、長破線が、補正を加えない場合の位相同期ループの閉ループゲインの周波数特性を、短破線が、補正を加えた場合の位相同期ループの閉ループゲインの周波数特性を、それぞれ示している。
【００４３】
図２（ｂ）および図２（ｃ）に示すように、補正信号１１ａを加算する補正によって、位相同期ループの周波数帯域の上限が帯域上限ｆ１から帯域上限ｆ２に拡大される。
【００４４】
次に、信号発生器の動作について説明する。
【００４５】
まず、信号発生器の起動時には、補正信号制御部１３からの信号により切替部１２をオンさせ、補正信号１１ａをループフィルタ６の出力信号６ａにより補正した状態に設定する。これにより、位相同期ループの同期プロセスにおけるロックインレンジを拡大することができ、制御型発振器７の発振周波数を所定の周波数に安定して設定できる。位相同期ループの同期プロセスでは、変調器３に変調信号発生器２からの変調信号３ａは与えられることなく、変調動作は実行されない。
【００４６】
次に、補正信号制御部１３からの信号により切替部１２をオフさせ、出力信号６ａを補正せず制御型発振器７に入力する状態に設定する。これにより、位相同期ループの周波数帯域を狭め、制御型発振器７の発振周波数を維持しつつ、発振波形の歪みを抑制することができる。この状態では、変調動作は実行されておらず、制御型発振器７から歪みの少ない無変調の信号波形が得られる。
【００４７】
次に、変調器３に変調信号発生器２からの変調信号３ａを与え、変調動作を開始する。また、変調動作の開始に際して、補正信号制御部１３からの信号により再び切替部１２をオンさせ、補正信号１１ａをループフィルタ６の出力信号６ａにより補正した状態に設定する。このため、補正によって位相同期ループの周波数帯域が拡大され、広帯域にわたり平坦な特性をもった変調を行うことができる。
【００４８】
以上のように、本実施例によれば、位相同期ループのループ帯域を拡大可能としたので、変調時に広帯域のループ帯域を確保できる。また、位相同期ループの同期プロセスにおけるロックインレンジを拡大することができる。また、変調波に対して、ループ帯域による制限を与えることなく、変調を行える、したがって、直流からの変調を行うことができる。さらに、無変調時には補正を行わないことで、歪みの少ない出力波形を得られる。
【００４９】
また、開ループゲインを拡大することでループ帯域を拡大しており、ループ帯域外における補正を行っていない。このため、ループ内のループフィルタ６、位相比較回路５、および制御型発振器７の特性をある程度把握すれば、比較的容易に広帯域で平坦な特性を持った変調を実行可能となる。
【００５０】
さらに、位相同期ループの内部で生成される信号のみに基づいて補正信号を生成しているため、外部から補正信号を与える必要がない。
【００５１】
さらにまた、本実施例では、ループフィルタの素子自体を切り替える場合のように、アナログスイッチのオン抵抗に起因する影響が発生しない。このため、アナログスイッチのオン抵抗に依存せずに、ループフィルタの素子定数を決定することができる。
【００５２】
本実施例において、補正信号制御部１３の制御により、同期プロセス時、無変調時、変調時等の状況に応じて、切替部１２の切替状態を自動的に選択するように構成してもよい。
【実施例２】
【００５３】
以下、図３および図４を参照して、本発明による位相同期ループの実施例２について説明する。
【００５４】
図３は本発明による位相同期ループを用いた測定系の構成を示すブロック図である。図３では、図１に示す実施例１と同一構成要素には同一符号を付している。以下、実施例１との相違点を中心に説明する。
【００５５】
図３に示す測定系は、位相比較回路５からの位相誤差信号５ａが与えられる位相雑音演算部１８と、位相雑音演算部１８における演算結果を表示する表示部１９とを備える。
【００５６】
また、実施例１における補正信号生成回路１１に対応する補正信号生成回路１１Ａは、そのゲインが変更可能に構成されている。補正信号生成回路１１Ａのゲインは、ゲイン制御部１６により制御される。
【００５７】
図４は表示部１９における表示例を示す図である。
【００５８】
本実施例では、ある位相雑音特性をもった被測定信号２０が入力されると、位相比較回路５において被測定信号２０の位相と、変換信号８ａの位相とを比較する。また、位相雑音演算部１８では、位相誤差信号５ａに基づいてループ帯域外の位相雑音の検出結果を、制御信号１５ａに基づいてループ帯域内の位相雑音の検出結果を、それぞれ算出する。両者の検出結果は、図４に示すように表示部１９に表示される。
【００５９】
本実施例では、補正信号生成回路１１Ａのゲインを介して補正信号１１ａによる補正量を調整し、ループ帯域を可変とすることができる。例えば、ループの位相雑音が実線で示す特性を示す場合、Ｂとして示すスプリアス（不要波）成分はループの位相雑音に埋もれて観測できない。また、ループの位相雑音が破線で示す特性を示す場合、Ａとして示すスプリアス成分はループの位相雑音に埋もれて観測できない。しかし、本実施例では、ループ帯域の調整により、これらのスプリアス成分を観測可能とすることができる。
【００６０】
このように、測定系の測定限界に近い条件でのスプリアス成分の測定は、測定系の位相雑音特性によって支配される。したがって、ユーザがループ帯域を可変できれば、被測定信号２０の性質に合わせて測定系の位相雑音特性を変化させることができ、測定限界に近い条件での測定可能範囲を拡大することができる。
【００６１】
実施例２では、補正信号生成回路１１Ａのゲインを可変とする例を示したが、ループ帯域を可変できれば、どのような構成を採ってもよい。
【実施例３】
【００６２】
以下、図５を参照して、本発明による位相同期ループの実施例３について説明する。
図５は本発明による位相同期ループを用いた信号発生器の構成を示すブロック図である。図５では、実施例１および実施例２と同一構成要素には同一符号を付している。以下、実施例１および実施例２との相違点を中心に説明する。
【００６３】
図５に示す信号発生器では、周波数変換部８Ａに基準信号を与えるための基準信号発生器３０が設けられている。周波数変換部８Ａとして、例えば高周波ミキサー等を用いることができる。この場合、位相同期ループの発振周波数を基準信号発生器３０から出力される基準信号を介して制御することができる。
【００６４】
本発明の適用範囲は上記実施例に限定されることはない。本発明は、信号発生装置への適用にとどまらず、入力信号に基づく同期および周波数変換を実行して高周波信号を出力する位相同期ループ等に対し、広く適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明による位相同期ループを用いた信号発生器の構成を示すブロック図。
【図２】周波数特性を示す図であり、（ａ）は、ループフィルタおよび補正信号生成回路を含む回路の周波数特性を示す図、（ｂ）は、位相同期ループの開ループゲインの周波数特性を示す図、（ｃ）は、位相同期ループの閉ループゲインの周波数特性を示す図。
【図３】本発明による位相同期ループを用いた測定系の構成を示すブロック図。
【図４】表示部における表示例を示す図。
【図５】本発明による位相同期ループを用いた信号発生器の構成を示すブロック図。
【図６】従来の位相同期ループの構成を示すブロック図。
【図７】従来の位相同期ループの周波数特性を示す図。
【図８】ループ帯域内外の特性を合成する位相同期ループの構成を示すブロック図。
【図９】図８に示す構成の周波数特性を示す図。
【図１０】ループフィルタの素子定数を可変とした位相同期ループの構成を示すブロック図。
【符号の説明】
【００６６】
３      変調器（周波数変調回路、位相変調回路）
５      位相比較回路
７      制御型発振器
８      周波数変換部（周波数変換器）
１１    補正信号生成回路（補正手段）
１１Ａ  補正信号生成回路（補正手段、補正量調整手段）
１２    切替部（切替手段）
１３    補正信号制御部（切替手段）
１６    ゲイン制御部（補正量調整手段）
１８    位相雑音演算部（位相雑音検出手段）
１９    表示部（表示手段）
【図１】
2006332915.tif 000003
【図２】
2006332915.tif 000004
【図３】
2006332915.tif 000005
【図４】
2006332915.tif 000006
【図５】
2006332915.tif 000007
【図６】
2006332915.tif 000008
【図７】
2006332915.tif 000009
【図８】
2006332915.tif 000010
【図９】
2006332915.tif 000011
【図１０】
2006332915.tif 000012