(57)【要約】【課題】シフトレジスタの空送りによる表示期間の減少を回避するための技術を提供する。【解決手段】表示パネルの駆動装置が、シフトレジスタによって選択信号を順次転送することにより、走査配線を順に選択する走査駆動回路と、シフトレジスタに選択信号を与える制御回路と、を備える。制御回路は、シフトレジスタがｎフィールドを走査するためのシフトデータ（１３）を転送している最中に、ｎ＋１フィールドを走査するためのシフトデータ（１４）をシフトレジスタに与える。【選択図】図３
2006011286.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査配線及び変調配線と、マトリクス配置された複数の表示素子と、を備える表示パネルを駆動するための駆動装置であって、
シフトレジスタによって選択信号を順次転送することにより、走査配線を順に選択する走査駆動回路と、
前記シフトレジスタに選択信号を与える制御回路と、を備え、
前記制御回路は、前記シフトレジスタが第１フィールドを走査するための第１の選択信号を転送している最中に、第１フィールドに続く第２フィールドを走査するための第２の選択信号を前記シフトレジスタに与える
ことを特徴とする駆動装置。
【請求項２】
前記制御回路は、第１フィールドの走査が終了したときに、第２フィールドにおける先頭の走査配線を選択する位置に前記第２の選択信号が転送されるように、前記第２の選択信号を前記シフトレジスタに与える
ことを特徴とする請求項１記載の駆動装置。
【請求項３】
前記走査駆動回路が前記走査配線と接続されない未使用な出力ラインを持つ
ことを特徴とする請求項１または２記載の駆動装置。
【請求項４】
請求項１〜３のうちいずれか１項記載の駆動装置と、
前記駆動装置により駆動される表示パネルと、
を備えたことを特徴とする画像表示装置。
【請求項５】
テレビジョン信号を受信する受信回路と、
受信したテレビジョン信号を表示する請求項４記載の画像表示装置と、
を備えたことを特徴とするテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は駆動装置、画像表示装置及びテレビジョン装置に関する。
【背景技術】
【０００２】
特許文献１には、マトリクス表示装置に、その表示行数よりも少ない行数の画面を表示しようとする場合に、シフトレジスタの空送り期間の長さ、あるいは空送り用シフトクロックの周波数を変えられるようにした構成が開示されている。
【特許文献１】特公平０７−２１７００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来は、非表示行を飛ばすためにシフトレジスタを空送りしていた。よって、その空送り期間分だけ有効表示期間（有効発光期間）が減少してしまう。
【０００４】
空送り期間の短縮を図るため、特許文献１のように空送り用シフトクロックの周波数を高めてもよいが、その場合はシフトレジスタを高速動作に対応させる必要が生じ、回路設計が困難になるという弊害を招く。
【０００５】
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、シフトレジスタの空送りによる表示期間の減少を回避するための技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１態様では、
複数の走査配線及び変調配線と、マトリクス配置された複数の表示素子と、を備える表示パネルを駆動するための駆動装置であって、
シフトレジスタによって選択信号を順次転送することにより、走査配線を順に選択する走査駆動回路と、
前記シフトレジスタに選択信号を与える制御回路と、を備え、
前記制御回路は、前記シフトレジスタが第１フィールドを走査するための第１の選択信号を転送している最中に、第１フィールドに続く第２フィールドを走査するための第２の選択信号を前記シフトレジスタに与える。
【０００７】
本発明の第２態様では、画像表示装置が、
上記駆動装置と、
前記駆動装置により駆動される表示パネルと、
を備える。
【０００８】
本発明の第３態様では、テレビジョン装置が、
テレビジョン信号を受信する受信回路と、
受信したテレビジョン信号を表示する上記画像表示装置と、
を備える。
【発明の効果】
【０００９】
本発明によれば、シフトレジスタの空送りによる表示期間の減少を回避でき、表示パネルの輝度が向上する。また、シフトレジスタを高速動作させる必要がなくなり、設計の難易度が下がる。
【発明を実施するための最良の形態】
【００１０】
本発明は、液晶表示装置、プラズマ表示装置、電界放出表示装置、エレクトロルミネッセンス表示装置などの各種画像表示装置に適用可能である。中でも、本発明は、プラズマ表示装置や電界放出表示装置のように、電圧印可時間に比例して出力輝度が増加する画像表示装置に、好ましく適用される。具体的には、複数の走査配線及び変調配線と、マトリクス配置された複数の表示素子（ここで、表示素子とは、液晶画素部、プラズマを発生させる部分と発光体とを含む画素部、電子放出素子と発光体とを含む画素部、ＥＬ画素部、マイクロミラーを含む画素部）と、を備える表示パネルに好ましく適用される。
【００１１】
以下、表面伝導型電子放出素子（以下、ＳＣＥ素子と呼ぶ）とそこから放出された電子を受けて発光する発光体（例えば、蛍光体）とを用いた画素部（表示素子）がマトリクス配置された表示パネルを有する画像表示装置を例に挙げて、本発明の好適な実施形態を詳しく説明する。
【００１２】
図１は、本発明の実施形態に係る画像表示装置の平面図と側面図である。画像表示装置は、表示パネル（マトリクスパネル）１と、走査駆動回路５と、変調駆動回路６と、制御回路４とを備える。表示パネル１は、リアパネル１Ａ上に格子状に配置された複数の走査配線２及び変調配線３と、走査配線２と変調配線３の交点に結線された複数のＳＣＥ素子３Ａと、蛍光体３Ｃを有するフェースプレート３Ｂとを備える。
【００１３】
上記構成において、走査配線２と変調配線３の間に所定の電圧（例えば数十ボルト）を印加すると、ＳＣＥ素子３Ａから電子が放出される。その電子は、数ｋＶ〜数１０ｋＶの高圧が印加されているフェースプレート３Ｂに向かって加速される。その電子の衝突により、蛍光体３Ｃが発光する。蛍光体３Ｃの発光輝度は、蛍光体３Ｃに電子を衝突させる時間に概ね比例する。
【００１４】
画像表示の際は、制御回路４が、入力される映像信号に基づいて、走査駆動回路５と変調駆動回路６を制御する。詳しくは、走査駆動回路５が、駆動対象となる１本の走査配線２に選択電位を与え、変調駆動回路６が、１行分の画像に対応する変調信号を複数の変調配線３に与えることにより、１行分のＳＣＥ素子３Ａを駆動する。そして、走査駆動回路５にて選択する走査配線２を順次切り替え、上記処理を繰り返すことにより、１フィールド分の画像表示が行われる。
【００１５】
このような選択動作を実現するため、走査駆動回路５では、図２に示すようなシフトレジスタ９が用いられる。制御回路４が、データライン７を通じてシフトレジスタ９にシフトデータ（選択信号）を与えると、最上位のレジスタの出力がＯＮになり、出力ドライバ８を介して走査配線２に選択電位が供給される。そして、クロックライン１０を通じてシフトクロックが入力される度に、シフトデータが下位のレジスタにシフトされていき、選択電位の供給される走査配線２が順番に切り替わっていくのである。
【００１６】
ところで、走査配線２の本数の総和と走査駆動回路５の出力の総和は必ずしも等しくできない場合がある。例えば、有効画素数：水平１２８０×垂直７２０の順次走査のディジタル放送フォーマット（以降７２０Ｐと記す）の解像度向けに設計されたＩＣを、有効画素数：水平１９２０×垂直１０８０の順次走査のディジタル放送フォーマット（以降１０８０Ｐと記す）の解像度の表示に使用する場合がこれに当たる。
【００１７】
７２０Ｐの解像度の場合、走査配線２の総数は７２０本である。例えば出力数１４４本のＩＣを用いれば、５個のＩＣを組み合わせることで、ちょうど７２０本の走査配線２を駆動する走査駆動回路５を構成可能である。しかし、このＩＣを１０８０Ｐの解像度の装置に流用する場合には、８個のＩＣでは走査駆動回路５の出力数が１１５２（＝８×１４
４）となり、走査配線２の総数１０８０本に対して７２出力の余りが出ることになる。
【００１８】
ＩＣの開発には一般に半年から１年の開発期間と多くの開発費を要するため、容易に作り直すことが出来ない。それゆえ、走査配線２の総数と走査駆動回路５の出力数の不一致は許容しなければならないことがある。このような場合には、例えば図２に示すように、表示パネル１の上部と下部に走査駆動回路５の未使用部分（以下、余りレジスタ９Ａという）を配置することにより、不一致を調整する。この余りレジスタ９Ａは、走査配線２と接続されない未使用な出力ラインである。
【００１９】
ただし、余りレジスタ９Ａを設けると次のような問題が生ずる。
【００２０】
シフトレジスタ９は最上位のレジスタから順にシフトデータ（選択信号）を転送する構造である。したがって、走査配線２に接続されていない余りレジスタ９Ａについても、走査配線２に接続されたレジスタと同様、データをシフトする処理を行わなければならない。これがいわゆる「空送り」である。空送りのあいだはＳＣＥ素子が駆動されないため、その分、画像表示期間が減少することとなる。
【００２１】
例えば、１０８０本の走査配線２に対して出力数１１５２の走査駆動回路５を用いた場合、７２個の余りレジスタ９Ａがでる。これらを画面の上下に割り振ると、７２の半分の３６個の余りレジスタ９Ａが画面上部に配される。１水平期間である６７ｋＨｚ（１４．９μｓｅｃ）のシフトクロックを用いて、３６個分の空送りを行うと、３６×１４．９μｓｅｃ＝約０．５４ｍｓｅｃの時間が必要となる。この時間は１フィールドの期間（１６．７ｍｓｅｃ）の３％にあたる。ＳＣＥ素子を用いた画像表示装置では出力輝度が画像表示期間に概ね比例するため、３％もの無効時間が存在すると輝度向上の点から好ましくない。
【００２２】
このような輝度低下の問題を改善すべく、余りレジスタ９Ａの部分でシフトクロックの周波数を上げることにより、空送り期間を短縮する方法が提案されている。しかしながら、この方法には以下の問題がある。
【００２３】
通常、１０８０Ｐの解像度では、シフトクロックの周波数は約６７ｋＨｚである。これに対して、３６個の余りレジスタ９Ａの空送りを例えば１００μｓｅｃの時間で処理しようとした場合、４００ｋＨｚ近い周波数のシフトクロックによる動作が要求される。動作周波数が上がるほどＩＣの設計は難しくなる。特に、走査駆動回路５のように多数のＩＣに並列にクロックが入力される構成では、設計の難易度がさらに増すことになる。
【００２４】
上述した２つの問題に鑑み、本実施形態では、シフトクロックの周波数を変更することなく、シフトデータをシフトレジスタ９へ与えるタイミングを調整することにより、空送りによる表示期間の減少を回避する。その詳しい内容を図３を用いて説明する。
【００２５】
映像入力信号１１には、通常、ＣＲＴを水平駆動および垂直駆動するための帰線期間が含まれている。しかし、マトリクス配置された複数の表示素子で画像を表示する画像表示装置（例えば、ＳＣＥ素子を用いた画像表示装置、液晶表示装置、プラズマ表示装置など）では、帰線期間は必要ない。そこでまず、映像入力信号１１はディジタル処理によって帰線期間の無い表示映像信号１２に変換される。
【００２６】
制御回路４は、表示映像信号１２に基づき、走査駆動回路５および変調駆動回路６を制御する。このとき、制御回路４は、図３に示すように、シフトレジスタ９がｎフィールドを走査するためのシフトデータ１３を転送（シフト）している最中に、ｎ＋１フィールドを走査するためのシフトデータ１４をシフトレジスタ９に与える。詳しくは、ｎフィール
ドの走査が終了したときに、ｎ＋１フィールドにおける先頭の走査配線２を選択するレジスタにシフトデータ１４が転送されるようなタイミングで、制御回路４はシフトデータ１４をシフトレジスタ９に与える。例えば３６の余りレジスタ９Ａが存在する場合、シフトデータ１４の入力タイミングは、ｎ＋１フィールドの表示映像信号１２の開始位置よりも３６クロック前となる。
【００２７】
このように次のフィールドを走査するためのシフトデータを事前に空送りしておくことで、空送り期間を見かけ上ゼロにできる。これにより表示期間（素子発光のための時間）を最大限確保でき、表示パネル１の輝度を高めることができる。
【００２８】
また、従来のようにシフトレジスタを高速で動作させる必要がなく、低速のシフトレジスタを使用できるため、設計の難易度が下がる。
【００２９】
また、上記入力タイミングでシフトデータを入力すれば、２つのシフトデータのうち一方は必ず余りレジスタ９Ａにあるため、２つの走査配線２を同時に駆動することはない。よって、画像が二重に表示されるという問題は起こらず、またＩＣの消費電力の上昇による発熱量の増加といった問題も生じない。
【００３０】
なお、本実施形態では、ｎフィールドの走査終了後すぐにｎ＋１フィールドの走査が開始されるようなタイミングで後続のシフトデータを入力したが、入力タイミングはこれに限らない。すなわち、ｎフィールドの走査が終了するよりも前に後続のシフトデータを入力し、少なくとも１クロック以上空送りを行えば、その分空送り期間が短縮されるため、上記実施形態に準じた作用効果を奏することができる。
【００３１】
図４は、上記画像表示装置を備えるテレビジョン装置のブロック図である。受信回路２０は、チューナーやデコーダ等から構成される。この受信回路２０は、衛星放送や地上波等のテレビ信号，ネットワークを介したデータ放送等を受信し、復号化した映像データをＩ／Ｆ部３０に出力する。Ｉ／Ｆ部３０は、映像データを画像表示装置の表示フォーマットに変換して、画像表示装置に画像データを出力する。画像表示装置は、表示パネル１と、駆動回路５，６と、制御回路４とを備える。制御回路４は、入力された画像データに対して、表示パネル１に適した補正処理等の画像処理を施すともに、駆動回路５，６に画像データ及び各種制御信号を出力する。駆動回路５，６は、入力された画像データに基づいて、表示パネル１に駆動信号を出力する。これにより、表示パネル１には、テレビ映像が表示される。
【００３２】
受信回路２０とＩ／Ｆ部３０は、セットトップボックス（ＳＴＢ）として画像表示装置の筐体とは別の筐体に収められていてもよいし、画像表示装置の筐体に収められていてもよい。
【図面の簡単な説明】
【００３３】
【図１】画像表示装置の構成を示す平面図と側面図。
【図２】走査駆動回路の構成を示す図。
【図３】シフトレジスタへのシフトデータの入力タイミングを示すタイミングチャート。
【図４】テレビジョン装置の構成を示すブロック図。
【符号の説明】
【００３４】
１  表示パネル
１Ａ  リアパネル
２  走査配線
３  変調配線
３Ａ  ＳＣＥ素子（表示素子）
３Ｂ  フェースプレート
３Ｃ  蛍光体
４  制御回路
５  走査駆動回路
６  変調駆動回路
７  データライン
８  出力ドライバ
９  シフトレジスタ
９Ａ  余りレジスタ
１０  クロックライン
１１  映像入力信号
１２  表示映像信号
１３  ｎフィールドを走査するためのシフトデータ（選択信号）
１４  ｎ＋１フィールドを走査するためのシフトデータ（選択信号）
２０  受信回路
３０  Ｉ／Ｆ部
【図１】
2006011286.tif 000003
【図２】
2006011286.tif 000004
【図３】
2006011286.tif 000005
【図４】
2006011286.tif 000006