(57)【要約】【課題】ポリシリコン膜中にソース領域及びドレイン領域を有するトランジスタの性能を向上させることが可能な技術を提供する。【解決手段】薄膜トランジスタのソース領域４ａ及びドレイン領域４ｂを内部に有するポリシリコン膜４上には、薄膜トランジスタのゲート絶縁膜５が形成されている。ゲート絶縁膜５上には、薄膜トランジスタのゲート電極が形成されている。ポリシリコン膜４とゲート絶縁膜５との界面には、シリコン原子を含み、当該シリコン原子のダングリングボンドが窒素原子あるいはＯＮ基で終端された絶縁層９が存在している。【選択図】図２
2006332172.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを備える半導体装置であって、
前記トランジスタのソース領域及びドレイン領域を内部に有するポリシリコン膜と、
前記ポリシリコン膜上に形成された、前記トランジスタのゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、前記トランジスタのゲート電極と
を備え、
前記ポリシリコン膜と前記ゲート絶縁膜との界面には、シリコン原子を含み、当該シリコン原子のダングリングボンドが窒素原子あるいはＯＮ基で終端された絶縁層が存在している、半導体装置。
【請求項２】
トランジスタを備える半導体装置であって、
前記トランジスタのソース領域及びドレイン領域を内部に有するポリシリコン膜と、
前記ポリシリコン膜上に形成された、前記トランジスタのゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、前記トランジスタのゲート電極と
を備え、
前記ポリシリコン膜の断面形状は、前記ゲート絶縁膜に向かって細くなるテーパ状であって、
前記ポリシリコン膜の勾配角度は６０度以下である、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記勾配角度は５度以上６０度以下である、半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一つに記載の半導体装置であって、
前記ポリシリコン膜は、ガラス基板を含む第２の絶縁層上に形成されており、
前記ゲート絶縁膜はシリコン酸化膜である、半導体装置。
【請求項５】
トランジスタを備える半導体装置の製造方法であって、
（ａ）ポリシリコン膜を形成する工程と、
（ｂ）前記ポリシリコン膜の表面に存在するシリコン原子のダングリングボンドを窒素あるいはＯＮ基で終端する工程と、
（ｃ）前記工程（ｂ）の後に、前記ポリシリコン膜上に、前記トランジスタのゲート絶縁膜を形成する工程と、
（ｄ）前記ポリシリコン膜中に、前記トランジスタのソース領域及びドレイン領域を形成する工程と、
（ｅ）前記ゲート絶縁膜上に、前記トランジスタのゲート電極を形成する工程と
を備える、半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記工程（ｃ）では、前記工程（ｂ）の実行によって得られた構造を大気中に曝すことなく、前記ポリシリコン膜上に前記ゲート絶縁膜が形成される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポリシリコン膜中にソース領域及びドレイン領域が形成されたトランジスタを備える半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
駆動回路内蔵型表示装置においては、スイッチング素子として、ソース領域及びドレイン領域がポリシリコン膜中に形成された薄膜トランジスタが用いられる。このポリシリコン膜の形成方法としては、ガラス基板上にアモルファスシリコン膜を堆積し、これをエキシマレーザーを用いてアニール処理して結晶化させる方法が一般的に知られている。薄膜トランジスタを形成する際には、このようなポリシリコン膜をパターンニングして島状とし、この島状のポリシリコン膜上に、ＴＥＯＳガスを用いて形成されたシリコン酸化膜をゲート絶縁膜として形成する。
【０００３】
このような従来の製造方法では、ポリシリコン膜中や、ポリシリコン膜とゲート絶縁膜との界面に多くの欠陥が存在する。この欠陥を減少させるために、特許文献１では、ポリシリコン膜に対して水素プラズマ処理を実行し、欠陥を水素原子で埋める方法が採用されている。これにより、ポリシリコン膜中や、ポリシリコン膜とゲート絶縁膜との界面に存在する欠陥が減少し、薄膜トランジスタのＩｄ−Ｖｇ特性における立ち上がり特性や、オン電流特性を向上することができる。
【０００４】
なお、レジスト膜をマスクに用いてエッチング対象膜をエッチングする際に、当該レジスト膜を徐々にエッチングすることによって、当該エッチング対象膜の側面を傾斜させる「レジスト後退法」が例えば特許文献２に開示されている。
【０００５】
【特許文献１】特開平１１−３０７７７５号公報
【特許文献２】特開２００１−１６８３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の製造方法では、薄膜トランジスタの初期特性は向上できるもののシリコン原子と水素原子との結合が弱いために、薄膜トランジスタを連続動作させる際にはシリコン原子と水素原子との結合が切れ、薄膜トランジスタのトランジスタ特性に変動が生じることがある。例えば、オン電流の低下や、しきい値電圧の変動などが生じる。そのため、薄膜トランジスタに関して十分な性能を実現することができないことがある。
【０００７】
また、従来の薄膜トランジスタでは、ゲート耐圧を容易に向上させることができず、この点からも薄膜トランジスタに関して十分な性能を実現することができないことがある。
【０００８】
そこで、本発明は上述の問題に鑑みて成されたものであり、ポリシリコン膜中にソース領域及びドレイン領域を有するトランジスタの性能を向上させることが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明の第１の半導体装置は、トランジスタを備える半導体装置であって、前記トランジスタのソース領域及びドレイン領域を内部に有するポリシリコン膜と、前記ポリシリコン膜上に形成された、前記トランジスタのゲート絶縁膜と、前記ゲート絶縁膜上に形成された、前記トランジスタのゲート電極とを備え、前記ポリシリコン膜と前記ゲート絶縁膜との界面には、シリコン原子を含み、当該シリコン原子のダングリングボンドが窒素原子あるいはＯＮ基で終端された絶縁層が存在している。
【００１０】
また、この発明の第２の半導体装置は、トランジスタを備える半導体装置であって、前記トランジスタのソース領域及びドレイン領域を内部に有するポリシリコン膜と、前記ポリシリコン膜上に形成された、前記トランジスタのゲート絶縁膜と、前記ゲート絶縁膜上に形成された、前記トランジスタのゲート電極とを備え、前記ポリシリコン膜の断面形状は、前記ゲート絶縁膜に向かって細くなるテーパ状であって、前記ポリシリコン膜の勾配角度は６０度以下である。
【００１１】
また、この発明の半導体装置の製造方法は、トランジスタを備える半導体装置の製造方法であって、（ａ）ポリシリコン膜を形成する工程と、（ｂ）前記ポリシリコン膜の表面に存在するシリコン原子のダングリングボンドを窒素あるいはＯＮ基で終端する工程と、（ｃ）前記工程（ｂ）の後に、前記ポリシリコン膜上に、前記トランジスタのゲート絶縁膜を形成する工程と、（ｄ）前記ポリシリコン膜中に、前記トランジスタのソース領域及びドレイン領域を形成する工程と、（ｅ）前記ゲート絶縁膜上に、前記トランジスタのゲート電極を形成する工程とを備える。
【発明の効果】
【００１２】
この発明の第１の半導体装置によれば、シリコン原子を含み、当該シリコン原子のダングリングボンドが窒素原子あるいはＯＮ基で終端された絶縁層が設けられている。シリコン原子と窒素原子との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子と窒素原子との結合は切れにくい。同様に、シリコン原子とＯＮ基との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子とＯＮ基との結合は切れにくい。従って、トランジスタを連続動作させた場合であっても、トランジスタ特性の変動を抑制することができ、当該トランジスタの性能を向上することができる。
【００１３】
また、この発明の第２の半導体装置によれば、ポリシリコン膜の勾配角度が６０度以下に設定されているため、トランジスタのゲート耐圧を向上することができる。
【００１４】
また、この発明の半導体装置の製造方法によれば、ポリシリコン膜の表面に存在するシリコン原子のダングリングボンドを窒素原子あるいはＯＮ基で終端している。シリコン原子と窒素原子との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子と窒素原子との結合は切れにくい。同様に、シリコン原子とＯＮ基との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子とＯＮ基との結合は切れにくい。従って、トランジスタを連続動作させた場合であっても、トランジスタ特性の変動を抑制することができ、当該トランジスタの性能を向上することができる。
【発明を実施するための最良の形態】
【００１５】
図１は本発明の実施の形態に係る半導体装置の構造を示す断面図であって、図２は本実施の形態に係る半導体装置の構造を部分的に拡大して示す断面図である。本実施の形態に係る半導体装置は、例えば液晶パネル内の駆動回路として使用され、スイッチング素子として機能するｎ型の薄膜トランジスタＴＲを備えている。
【００１６】
図１に示されるように、本実施の形態に係る半導体装置は絶縁層１０を備えている。絶縁層１０は、例えばガラス基板である絶縁性基板１と、絶縁性基板１上に形成された絶縁膜２と、絶縁膜２上に形成された絶縁膜３とを有している。絶縁膜２，３はともに光透過性の膜であって、例えば、それぞれシリコン窒化膜及びシリコン酸化膜である。
【００１７】
絶縁層１０の絶縁膜３上には選択的にポリシリコン膜４が形成されている。ポリシリコン膜４中には、薄膜トランジスタＴＲのソース領域４ａ及びドレイン領域４ｂが所定距離を成して形成されている。絶縁層１０上には、ポリシリコン膜４を覆って、薄膜トランジスタＴＲのゲート絶縁膜５が形成されている。図２に示されるように、ポリシリコン膜４とゲート絶縁膜５との界面には非常に薄い絶縁層９が存在している。この絶縁層９は、シリコン原子を含み、当該シリコン原子のダングリングボンドが窒素原子あるいはＯＮ基で終端されたものである。
【００１８】
ポリシリコン膜４におけるソース領域４ａとドレイン領域４ｂとの間の領域の上方では、薄膜トランジスタＴＲのゲート電極１６が選択的にゲート絶縁膜５上に形成されている。従って、ポリシリコン膜４におけるソース領域４ａとドレイン領域４ｂとの間の領域は、薄膜トランジスタＴＲのチャネル領域４ｃとなる。
【００１９】
ゲート絶縁膜５上にはゲート電極１６を覆って層間絶縁膜６が形成されている。層間絶縁膜６、ゲート絶縁膜５及び絶縁層９内には、それらを貫通してソース領域４ａ及びドレイン領域４ｂにそれぞれ達するソース電極７ａ及びドレイン電極７ｂが形成されており、当該ソース電極７ａ及びドレイン電極７ｂは層間絶縁膜６上にも形成されている。層間絶縁膜６上には、当該層間絶縁膜６から露出するソース電極７ａ及びドレイン電極７ｂを覆って絶縁膜８が形成されている。そして、絶縁膜８にはそれを貫通してドレイン電極７ｂに達するコンタクトホール１１が形成されている。このコンタクトホール１１は、液晶パネルにおける図示しない画素電極と、薄膜トランジスタＴＲのドレイン電極７ｂとを電気的に接続し、ドレイン電極７ｂの電圧を画素電極に印加するためのコンタクトホールである。
【００２０】
ゲート絶縁膜５、層間絶縁膜６及び絶縁膜８のそれぞれは、例えばシリコン酸化膜から成る。ゲート電極１６は、例えば、クロム膜、モリブデン膜等の高融点金属膜、あるいはポリシリコン膜から成る。ソース電極７ａ及びドレイン電極７ｂのそれぞれは、例えば、アルミニウム合金膜、クロム膜、モリブデン膜等の金属膜や、これらの積層膜から成る。
【００２１】
このように、本実施の形態に係る半導体装置では、シリコン原子を含み、当該シリコン原子のダングリングボンドが窒素原子あるいはＯＮ基で終端された絶縁層９が設けられている。シリコン原子と窒素原子との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子と窒素原子との結合は切れにくい。同様に、シリコン原子とＯＮ基との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子とＯＮ基との結合は切れにくい。従って、薄膜トランジスタＴＲを連続動作させた場合であっても、オン電流の低下や、しきい値電圧の変動などのトランジスタ特性の変動を抑制することができ、薄膜トランジスタＴＲの性能を向上することができる。
【００２２】
次に、図１，２に示される本実施の形態に係る半導体装置の製造方法について説明する。図３〜１０は、本実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。なお、図６は本半導体装置の製造途中の構造を部分的に拡大して示す断面図でもある。
【００２３】
まず図３に示されるように、例えばプラズマＣＶＤ（chemical vapor deposition）法を用いて、絶縁性基板１上に、光透過性の絶縁膜２，３及びアモルファスシリコン膜１４をこの順で堆積する。
【００２４】
次に図４に示されるように、エキシマレーザー（波長３０８ｎｍ）等のレーザー光１００をアモルファスシリコン膜１４に照射する。このとき、レーザー光１００は、図示しない所定の光学系を通過して線状のビームプロファイルとなるように変換された後に、アモルファスシリコン膜１４に照射される。このようなレーザーアニール工程の実行によって、アモルファスシリコン膜１４は多結晶化し、ポリシリコン膜４に変化する。
【００２５】
なお、アモルファスシリコン膜１４を形成した直後に、アモルファスシリコン膜１４に含まれる水素（Ｈ）の濃度を低減するために熱処理を行っても良い。この場合には、後のレーザーアニール工程において、アモルファスシリコン膜１４中での水素沸騰によるクラック発生を抑制することができる。
【００２６】
また本実施の形態では、アモルファスシリコン膜１４の多結晶化に使用されるレーザー光１００としてエキシマレーザーを用いたが、これの代わり、例えば、ＹＡＧレーザーやＣＷレーザー（continuous-wave laser）を用いても良い。また、レーザーアニール工程の代わりに熱アニール工程を実行して、アモルファスシリコン膜１４を多結晶化してもよい。この場合には、ニッケル（Ｎｉ）などの触媒を使用すれば、大きい粒径のポリシリコン膜を形成することができる。
【００２７】
次に、所定の開口パターンを有するレジスト膜（図示せず）をポリシリコン膜４上に形成する。そして、当該レジスト膜をマスクに用いてポリシリコン膜４をエッチングして部分的に除去し、ポリシリコン膜４を所定形状にする。その後、レジスト膜を除去する。これにより、図５に示されるように、絶縁層１０上にポリシリコン膜４が選択的に形成される。
【００２８】
次に、プラズマＣＶＤ装置等の図示しないプラズマ発生装置の真空チャンバ内に、図５に示される構造を配置して、当該真空チャンバ内に、アンモニア（ＮＨ3）ガスを１ＳＬＭの流量で、窒素（Ｎ2）ガスを３ＳＬＭの流量で導入する。そして、当該真空チャンバ内の圧力を２００Ｐａに設定して、プラズマを発生する両電極間に１００Ｗの電力を供給する。そうすると、当該真空チャンバ内ではプラズマが発生し、当該プラズマによってポリシリコン膜４の露出面はプラズマ処理される。これにより、ポリシリコン膜４の表面に存在するシリコン原子のダングリングボンドは窒素原子で終端されるとともに、当該ダングリングボンドを終端している結合力の弱い水素原子は窒素原子で置換される。その結果、図６に示されるように、ポリシリコン膜４の表面には、シリコン原子を含み、当該シリコン原子のダングリングボンドが窒素原子で終端されたシリコン窒化層（ＳｉＮ層）から成る絶縁層９が形成される。
【００２９】
ポリシリコン膜４の表面に存在するシリコン原子のダングリングボンドをＯＮ基で終端する際には、図５の構造が配置された上記真空チャンバ内に、亜酸化窒素（Ｎ2Ｏ）ガスを１ＳＬＭの流量で、窒素（Ｎ2）ガスを３ＳＬＭの流量で導入し、当該真空チャンバ内の圧力を２００Ｐａに設定して、プラズマを発生する両電極間に１００Ｗの電力を供給する。これにより、当該真空チャンバ内ではプラズマが発生し、当該プラズマによってポリシリコン膜４の露出面はプラズマ処理されて、ポリシリコン膜４の表面に存在するシリコン原子のダングリングボンドはＯＮ基で終端されるとともに、当該ダングリングボンドを終端している結合力の弱い水素原子はＯＮ基で置換される。その結果、ポリシリコン膜４の表面には、シリコン原子を含み、当該シリコン原子のダングリングボンドがＯＮ基で終端されたシリコン酸窒化層（ＳｉＯＮ層）から成る絶縁層９が形成される。
【００３０】
また、５００℃の水蒸気で満たされ、圧力０．２ＭＰａに設定された炉内に図５の構造を１時間程度配置して、ポリシリコン膜４の表面に薄膜のシリコン酸化膜を形成し、これによって得られた構造を、その後、窒素雰囲気中で５００℃程度の熱処理を実行することによっても、ポリシリコン膜４の表面に存在するシリコン原子のダングリングボンドをＯＮ基で終端できる。
【００３１】
次に図７に示されるように、ポリシリコン膜４及び絶縁層９を覆って、例えば厚さ１００ｎｍ程度のゲート絶縁膜５を絶縁層１０上に形成する。このとき、図６に示される構造、つまりポリシリコン膜４の表面に絶縁層９が形成されている構造を大気に曝すことなくＣＶＤ法等を用いてゲート絶縁膜５を形成する。例えば、絶縁層９を形成した後も上記のプラズマ発生装置の真空チャンバ内に図６の構造を配置したままで、まず、絶縁性基板１の温度が３５０℃になるように当該絶縁性基板１を加熱し、その状態で、ＴＥＯＳガスを流量０．１ＳＬＭで、酸素（Ｏ2）ガスを流量５ＳＬＭで真空チャンバ内に導入する。そして、真空チャンバ内の圧力を１５０Ｐａに設定して、プラズマを発生する両電極間に２０００Ｗの電力を供給する。これにより、プラズマ放電が発生して、ポリシリコン膜４及び絶縁層９が大気に曝されることなく、それらの上にはシリコン酸化膜から成るゲート絶縁膜５が形成される。
【００３２】
次に、例えばスパッタリング法を用いて、ゲート絶縁膜５上にゲート電極１６となる導電膜を形成する。そして、当該導電膜上に、所定の開口パターンを有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクに用いて導電膜をエッチングして部分的に除去する。その後、レジスト膜を除去する。これにより、図８に示されるように、ゲート電極１６がゲート絶縁膜５上に選択的に形成される。
【００３３】
次に、イオンドーピング法を用いて、リンを所定のドーズ量で上方からポリシリコン膜４に注入する。このとき、ゲート電極１６がマスクとして機能し、リンがポリシリコン膜４の両端部に注入される。これにより、図８に示されるように、ポリシリコン膜４内にはｎ型のソース領域４ａ及びドレイン領域４ｂが所定距離を成して形成されるとともに、ポリシリコン膜４のうちソース領域４ａとドレイン領域４ｂとで挟まれた部分はチャネル領域４ｃとなる。
【００３４】
次に図９に示されるように、ゲート電極１６を覆ってゲート絶縁膜５上に層間絶縁膜６を形成し、それによって得られた構造に対して４５０℃程度の熱処理を行う。この熱処理によって、ポリシリコン膜４にドーピングされたイオン、つまりソース領域４ａ及びドレイン領域４ｂ中のイオンが活性化する。その後、層間絶縁膜６上に所定の開口パターンを有する図示しないレジスト膜を形成して、当該レジスト膜をマスクに用いて層間絶縁膜６、ゲート絶縁膜５及び絶縁層９をこの順にエッチングする。そして、レジスト膜を除去する。これにより、図９に示されるように、層間絶縁膜６、ゲート絶縁膜５及び絶縁層９内にそれらを貫通してソース領域４ａ及びドレイン領域４ｂにそれぞれ達するコンタクトホール１７ａ，１７ｂが形成される。
【００３５】
次に図１０に示されるように、層間絶縁膜６上にソース電極７ａ及びドレイン電極７ｂを形成するとともに、当該ソース電極７ａ及びドレイン電極７ｂでコンタクトホール１７ａ，１７ｂをそれぞれ充填する。これにより、薄膜トランジスタＴＲが完成する。
【００３６】
次に、例えばプラズマＣＶＤ法を用いて、露出しているソース電極７ａ及びドレイン電極７ｂを覆って層間絶縁膜６上に絶縁膜８を形成する。そして、絶縁膜８上に所定の開口パターンを有する図示しないレジスト膜を形成して、当該レジスト膜をマスクに用いて絶縁膜８をエッチングして部分的に除去する。その後、レジスト膜を除去する。これにより、絶縁膜８にそれを貫通してドレイン電極７ｂに達するコンタクトホール１１が形成され、図１に示される半導体装置が完成する。
【００３７】
以上のように、本実施の形態に係る半導体装置の製造方法では、ポリシリコン膜４の表面に存在するシリコン原子のダングリングボンドを窒素原子あるいはＯＮ基で終端している。上述のように、シリコン原子と窒素原子との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子と窒素原子との結合は切れにくい。同様に、シリコン原子とＯＮ基との間の結合エネルギーは、シリコン原子と水素原子との間の結合エネルギーよりも大きいため、シリコン原子とＯＮ基との結合は切れにくい。従って、薄膜トランジスタＴＲを連続動作させた場合であっても、オン電流の低下や、しきい値電圧の変動などのトランジスタ特性の変動を抑制することができ、薄膜トランジスタＴＲの性能を向上することができる。
【００３８】
また、本実施の形態に係る半導体装置の製造方法では、ポリシリコン膜４の表面に存在するシリコン原子のダングリングボンドを窒素あるいはＯＮ基で終端して得られる構造を大気に曝すことなく、ポリシリコン膜４上にゲート絶縁膜５を形成している。従って、大気中の酸素や窒素の巻き込みによる、ポリシリコン膜４と酸素あるいは窒素との不安定な結合を防止することができ、その結果、信頼性の高い薄膜トランジスタＴＲを得ることができる。
【００３９】
なお、本実施の形態に係るポリシリコン膜４において、ソース領域４ａとチャネル領域４ｃとの間、及びドレイン領域４ｂとチャネル領域４ｃとの間に、ソース領域４ａ及びドレイン領域４ｂと同じ導電型であってそれらよりも不純物濃度が低い不純物領域を形成することによって、本実施の形態に係る薄膜トランジスタＴＲにＬＤＤ（lightly doped drain）構造を形成しても良い。
【００４０】
また、本実施の形態に係るポリシリコン膜４の側面を傾斜させて、当該ポリシリコン膜４の断面形状をゲート絶縁膜５に向かって細くなるテーパ状にしても良い。図１１は、この場合の本実施の形態に係る半導体装置の構造を部分的に拡大して示す断面図である。図１１に示されるように、ポリシリコン膜４では、側面２４ａと底面２４ｂとが成す角度、つまり勾配角度αが６０度以下に設定されている。これにより、薄膜トランジスタＴＲのゲート耐圧を向上することができる。以下にこの効果について詳細に説明する。
【００４１】
例えば、絶縁性基板１にガラス基板を使用する場合には、当該ガラス基板の変形や収縮を防止するために、一般的に半導体装置を形成する際のプロセス温度を５５０℃以上に設定することはできない。そのため、通常ゲート絶縁膜５には、プラズマＣＶＤ法を用いて３００℃から４００℃の範囲の低温雰囲気中で作製されたシリコン酸化膜が使用される。このように、プラズマＣＶＤ法で作製されたシリコン酸化膜は一般的に段差被覆性が悪いという欠点がある。このため、ポリシリコン膜４を、その側面２４ａと底面２４ｂとが垂直を成すように加工すると、ゲート絶縁膜５においては、ポリシリコン膜４の上面２４ｃと側面２４ａとで形成される角部の上の部分は、上面２４ｃ上の部分よりも薄く形成される。そしてポリシリコン膜４を厚く形成すると、ゲート絶縁膜５のうちポリシリコン膜４の上記角部の上の部分は非常に薄くなってしまう。例えば、厚さ５０ｎｍのポリシリコン膜４を、その側面２４ａと底面２４ｂとが垂直を成すように加工し、当該ポリシリコン膜４上にプラズマＣＶＤ法を用いて厚さ１００ｎｍのシリコン酸化膜から成るゲート絶縁膜５を形成すると、当該ゲート絶縁膜５におけるポリシリコン膜４の上記角部の上の部分の厚さは７０ｎｍ程度になる。
【００４２】
一方で、ゲート電極１６とソース電極７ａとの間の耐圧が支配的な、薄膜トランジスタＴＲのゲート耐圧は、ゲート絶縁膜５の膜厚で決定される。従って、上述のようにゲート絶縁膜５が部分的に薄くなるとゲート耐圧が低下する。図１２は、ポリシリコン膜４の勾配角度αと薄膜トランジスタＴＲのゲート耐圧との関係を示す図である。図１２は、ポリシリコン膜４を厚さ５０ｎｍで形成し、プラズマＣＶＤ法を用いて厚さ１００ｎｍのシリコン酸化膜をゲート絶縁膜５として形成した際の実験結果を示している。
【００４３】
図１２に示されるように、勾配角度αが６０度よりも大きくなると、ゲート耐圧は急激に低下する。従って、勾配角度αを６０度以下に設定することによって、薄膜トランジスタＴＲのゲート耐圧を向上することができる。
【００４４】
なお、勾配角度αが６０度よりも大きい場合であっても、ゲート絶縁膜５を厚く形成することによって、ゲート耐圧を向上することができる。例えば、本半導体装置を液晶表示装置に使用すると、薄膜トランジスタＴＲのゲート電圧は通常１０Ｖに設定され、当該ゲート電圧に対するマージンとして１０Ｖ程度必要であるため、薄膜トランジスタＴＲのゲート耐圧は２０Ｖ以上必要であるが、ゲート絶縁膜５を厚さ１２０ｎｍで形成すると、ゲート耐圧を２０Ｖ以上に容易にすることができる。しかしながら、ゲート絶縁膜５を厚くすると、薄膜トランジスタＴＲのオン電流が減少するため好ましくない。薄膜トランジスタＴＲのオン電流、つまり飽和領域でのドレイン電流Ｉｄは、以下の式（１）で表される。
【００４５】
Ｉｄ＝Ｗ×μ×Ｃｏｘ×（Ｖｇ−Ｖｔｈ）2 ／（２Ｌ）    ・・・（１）
ここで、Ｗはゲート幅、μは移動度、Ｖｇはゲート電圧、Ｖｔｈはしきい値電圧、Ｌはゲート長、Ｃｏｘは単位面積当たりのゲート容量をそれぞれ示している。ゲート絶縁膜５の膜厚をｄ、ゲート絶縁膜５の比誘電率をεｓ、真空の誘電率をε０とすると、Ｃｏｘは以下の式（２）で表される。
【００４６】
Ｃｏｘ＝ε０×εｓ／ｄ    ・・・（２）
式（２）に示されるように、ゲート絶縁膜５の膜厚ｄを厚くするとＣｏｘが小さくなる。そうすると、式（１）に示されるようにドレイン電流Ｉｄが小さくなる。従って、ゲート絶縁膜５を厚くすると薄膜トランジスタＴＲのオン電流は低下する。よって、ゲート絶縁膜５の膜厚を厚くすることによってゲート耐圧を向上することは実用的でない。
【００４７】
また、ポリシリコン膜４の勾配角度αは、６０度以下であって、かつ５度以上に設定する方が好ましい。これにより、ゲート耐圧を向上しつつ、薄膜トランジスタＴＲの大きさを実用的な寸法に収めることができる。
【００４８】
例えば、ポリシリコン膜４の膜厚が５０ｎｍであって勾配角度αが５度の場合、上面視上におけるポリシリコン膜４の側面２４ａの絶縁性基板１に平行な方向の長さは約０．６μｍとなる。ポリシリコン膜４における上面２４ｃの縦及び横の長さを５μｍとすると、上面視状におけるポリシリコン膜４の側面２４ａの面積は６μｍ2（＝０．６×（５＋５））となり、上面２４ｃの面積は２５μｍ2となる。従って、勾配角度αを５度に設定すると、９０度の場合と比較して、上面視状におけるポリシリコン膜４の表面積が２４％（＝６／２５×１００）増加する。そして、勾配角度αを５度から４度に変更すると、上面視状におけるポリシリコン膜４の側面２４ａの絶縁性基板１に平行な方向の長さは約０．７μｍまで増加し、上面視状におけるポリシリコン膜４の側面２４ａの面積は７μｍ2（＝０．７×（５＋５））となる。従って、勾配角度αを４度に設定すると、９０度の場合と比較して、上面視状におけるポリシリコン膜４の表面積が２８％（＝７／２５×１００）増加する。
【００４９】
以上のように、勾配角度αを５度に設定すると、上面視状におけるポリシリコン膜４の表面積が２４％増加し、勾配角度を４度に設定すると２８％増加する。実用的な薄膜トランジスタＴＲの大きさを考慮すると、上面視状におけるポリシリコン膜４の表面積の増加は２５％以下であることが望ましい。従って、勾配角度αを５度以上６０度以下に設定することによって、薄膜トランジスタＴＲの大きさを実用的な寸法に収めつつ、ゲート耐圧を向上することができる。
【００５０】
図１１に示されるように、ポリシリコン膜４の断面形状をゲート絶縁膜５に向かって細くなるテーパ状にするためには、アモルファスシリコン膜１４をポリシリコン膜４に変化させた後（図４参照）、上述の「レジスト後退法」による反応性イオンエッチング（ＲＩＥ）をポリシリコン膜４に対して実行して、当該ポリシリコン膜４を加工する。ポリシリコン膜４の勾配角度αは、反応性イオンエッチングにおいて使用するエッチングガスの混合比率、とくに酸素ガスの流量比を調整することによって制御できる。例えば、勾配角度αを２０度に設定する場合には、ＣＦ4とＯ2から成る混合ガスを用いて、それぞれの流量を２００ｃｍ3／ｍｉｎ（ｓｃｃｍ）及び１００ｃｍ3／ｍｉｎ（ｓｃｃｍ）とし、エッチングガスのガス圧力を１５Ｐａとして、反応性イオンエッチング装置のＲＦパワーを１５００Ｗに設定する。
【００５１】
このように、レジスト後退法を使用することによって、ポリシリコン膜４の側面２４ａを簡単に傾斜させることができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に係る半導体装置の構造を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の構造を部分的に拡大して示す断面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】本発明の実施の形態に係る半導体装置の変形例の構造を部分的に拡大して示す断面図である。
【図１２】ポリシリコン膜の勾配角度と薄膜トランジスタのゲート耐圧との関係を示す図である。
【符号の説明】
【００５３】
４  ポリシリコン膜、４ａ  ソース領域、４ｂ  ドレイン領域、５  ゲート絶縁膜、９  絶縁層、１６  ゲート電極、ＴＲ  薄膜トランジスタ。
【図１】
2006332172.tif 000003
【図２】
2006332172.tif 000004
【図３】
2006332172.tif 000005
【図４】
2006332172.tif 000006
【図５】
2006332172.tif 000007
【図６】
2006332172.tif 000008
【図７】
2006332172.tif 000009
【図８】
2006332172.tif 000010
【図９】
2006332172.tif 000011
【図１０】
2006332172.tif 000012
【図１１】
2006332172.tif 000013
【図１２】
2006332172.tif 000014