(57)【要約】【課題】  光サブアセンブリと回路基板とをフレキシブル基板で接続する際の、リードピンの根元部に誘起される機械的応力を回避し、生産性に優れた接続構造を提供する。【解決手段】  光サブアセンブリは少なくとも二列に配置された複数のリードピンを備え、フレキシブル基板を当該リードピン列の間に、その断面がＵ字状を呈する様に折り曲げつつ配置される。Ｕ字の一片を回路基板にまで延長して当該延長箇所で回路基板に半田接続される。【選択図】  図１
2006332648.tif 000002
【特許請求の範囲】
【請求項１】
発光素子または受光素子を搭載し複数のリードピンを備える光サブアセンブリと、
電子回路を搭載する回路基板と、
前記光サブアセンブリと前記回路基板とを接続するフレキシブル基板と、
を含む接続構造において、
前記複数のリードピンは、前記回路基板の主面に実質的に並行な少なくとも二列状に配置されており、
前記フレキシブル基板は前記二列に配置された複数のリードピンの間に折り畳まれており、当該フレキシブル基板の一方の面上に形成された配線が前記二列状に配置されたリードピンと接続されている、
ことを特徴とする接続構造。
【請求項２】
前記接続構造は前記折り畳まれたフレキシブル基板の間に挿入された支持体をさらに含む、
請求項１に記載の接続構造。
【請求項３】
前記支持体の両側部が前記光サブアセンブリを挟む様に延長されている、請求項２に記載の接続構造。
【請求項４】
さらに、前記フレキシブル基板の折り畳まれた下側に位置する片の側部が前記サブアセンブリを挟み、前記サブアセンブリの側面に接続している、請求項２に記載の接続構造。
【請求項５】
前記支持体の側部が前記回路基板に延長され、前記回路基板に固定されている、請求項２に記載の接続構造。
【請求項６】
前記少なくとも二列状に配置された複数のリードピンはアレイリードピンである、請求項１乃至５に記載の接続構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光トランシーバに関し、なかでも多ピン光サブアセンブリ（サブアセンブリ：Optical Sub-Assembly）と回路基板とがフレキシブル回路基板で接続されるトランシーバに関する。
【背景技術】
【０００２】
特許文献１には半導体光素子を搭載する光サブアセンブリ、この光サブアセンブリと電気的に接続する回路基板、及び光サブアセンブリと回路基板との間の接続にフレキシブル（Flexible Printed Circuit：ＦＰＣ） 基板を用いた光リンクが記載されている。この光リンクでは、光サブアセンブリのリードピンがＦＰＣ基板４０上に形成されたビアホールを貫通しつつそこで半田接続されることで、サブアセンブリとＦＰＣ基板４０との電気的な接続が実現されている。
【特許文献１】特開平１１−３４５９８７
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のＦＰＣ基板による光サブアセンブリと回路基板との接続は、前記特許文献に開示された形態が示す様に、ＦＰＣ基板の一端に光サブアセンブリのリードピンが挿入され、このＦＰＣが回路基板に向かって大きく撓み、回路基板の主面に接続される形態であった。この方法では、
（１）ＦＰＣ基板をその接続のために長くする必要があり、光モジュールの性能、特に高周波性能に影響を及ぼす。
（２）光モジュールと回路基板との間隔はＦＰＣ基板を曲げることにより調整できる。が、このことによりＦＰＣ基板と回路基板あるいは光サブアセンブリのリードピンとの接続箇所に機械的応力が誘起され、ＦＰＣ基板上の配線パターンに悪影響を及ぼす。
【０００４】
（３）ＦＰＣと光サブアセンブリとの接続はＦＰＣのビアホールにリードピンを挿入した後半田接続している。が、光サブアセンブリに高機能が求められるに従い、リードピンの本数が増加する。その一方、光サブアセンブリの形状自体にはコンパクトさが追求されるため、リードピンの間隔が狭くならざるを得ない。例えば、径３．８ｍｍのリードピンを４本有する光サブアセンブリでは、そのピン間隔は僅か０．９５ｍｍしか確保されない。リードピンが挿入されるＦＰＣ基板側のビアホールの径を０．４５ｍｍとすると、ビアホールの間隔として０．５ｍｍしか残されないことになる。その結果リードピンの取り扱いが難しく、かつ微細パターンを有するＦＰＣの製造性を困難にする。
等の課題が知られている。
【０００５】
（４）高機能光サブアセンブリでは多くのリードピンを必要とする。その様な数多いリードピンの一配置形態としてアレイリードピンが知られている。アレイリードピンでは、上記個々のリードピンが個別に設けられている形態に比較して、そのピン間隔を狭く設定できる利点がある。しかしながら、このアレイリードピンにＦＰＣ基板を接続、半田付けを行うには、個々のピンをその間隔を広げた上で行わなければならず、この種のアレイリードピンを備える光サブアセンブリを搭載する光トランシーバの製造を複雑にし、コスト高の要因となってしまう。
【課題を解決するための手段】
【０００６】
上記課題を解決する本発明に係る光サブアセンブリと回路基板との間のフレキシブル基板を用いた接続構造では、この光サブアセンブリは少なくとも二列状に配置された複数のリードピンを有し、この二列状に配置されたリードピンの間にフレキシブル基板が折り畳まれた状態で、かつ、フレキシブル基板の一方の面上に形成されている配線と、リードピンとが接していることを特徴としている。
【０００７】
接続箇所における配線の間隔はリードピンの間隔に実質的に一致しているため、回路基板と接続するためにリードピンの間隔を広げる必要が無くなり、その根元部に誘起される機械的応力歪を解消することができる。また、複数のリードピンを一括して、一度にフレキシブル基板に対して半田接続することが可能であり、この接続構造を備える光トランシーバの製造工程を簡略化することができる。さらに、フレキシブル基板の回路基板側の端部を撓ませることなく回路基板に対して半田接続可能であり、フレキシブル基板上に配線長を短くでき、高周波特性に与える悪影響が緩和される。
【０００８】
この接続構造は、リードピンがいわゆるアレイリードピンに対しても何等の制限なく適用可能である。アレイリードピンでは、上記列状に配置された複数のリードピンが一括してサブアセンブリのステムとの間で電気的な絶縁が確保されるので、個々のリードピンに対して個々に絶縁を図る形態に比較して、リードピンの間隔をさらに狭く設定できる形態である。本発明に係る接続構造は、かかる形態に対しても、フレキシブル基板に対してリードピンを挿入するビアホールを形成すること無しに接続でき、リードピン数の増加に対して十分に対応可能である。
【０００９】
本発明に係る接続構造においては、折り畳まれたフレキシブル基板の間に支持体を挿入して、フレキシブル基板を機械的に支持することができる。このため、接続に際してフレキシブル基板、あるいは、リードピンに及ぼされる可能性のある機械的応力歪を、この支持体により緩和することができるため、接続構造の長期的信頼性が確保されるだけでなく、接続時のフレキシブル基板の取り扱いを容易にする。
【００１０】
さらに、この支持体の両側を、サブアセンブリを挟む様に延長することで、サブアセンブリとフレキシブル基板との間の位置関係を規定することができる。また、フレキシブル基板の側部も、この支持体の延長部に合わせて延長し、その先端をサブアセンブリの外面に電気的、かつ、熱的に接触させることで、サブアセンブリの接地電位を安定化すると同時に、サブアセンブリ内部で生ずる発熱に対する放熱効果も向上させることができる。
【００１１】
また、支持体の両側を、フレキシブル基板のうち回路基板と接触する片とは独立して、回路基板にまで延長して回路基板に接続することで、フレキシブル基板上の接地電位を安定化することが可能となる。
【発明の効果】
【００１２】
本発明に係る回路基板と光サブアセンブリとの間のフレキシブル基板を用いた接続構造を採用することにより、ピン数を多く備える光サブアセンブリであっても、フレキシブル基板と簡単に接続でき、製造コストを低減できるだけでなく、それら接続強度も高めることができる。また、接続の信頼性も向上させることができる。
【発明を実施するための最良の形態】
【００１３】
（第１の実施の形態）
図１に本発明の基本構成を示す。図１において受信サブアセンブリ（Receiving Optical Sub-Assembly：ＲＯＳＡ）２０側のフレキシブル（Flexible Printed Circuit：ＦＰＣ）基板は省略されている。
【００１４】
送信サブアセンブリ（Transmitting Optical Sub-Assembly：ＴＯＳＡ）１０のリードピン１１は互いに平行な上下二列に配置されている（図１では下側列は描かれていない）。また、両列の間にフレキシブル（Flexible Printed Circuit：ＦＰＣ）基板４０が、その断面の形状をＵ字状にし、一方の辺（下側の辺）が回路基板３０にまで延長されて回路基板３０と接続している。
【００１５】
ＦＰＣ基板４０上には配線パターンおよび電極パッド４１が形成されている。ＦＰＣ基板４０が単層、すなわちその一方の面にのみ配線パターンが形成されている形態の場合、図１に示す様に、その配線パターンは回路基板３０上の対応する電極パッドにＦＰＣ基板４０を延長して接続される。他方、ＦＰＣ基板４０が両面基板の場合、すなわちその両面に配線パターンや電極パッドを有する場合には、配線設計の尤度が増す。例えば、ＦＰＣ基板４０をＵ字形状にした場合には、配線パターンが形成されているＵ字の突端４４とサブアセンブリ１０のステム１２とが接触する可能性が生ずる。ＦＰＣ基板４０が両面基板の場合には、リードピン１１の上側列に接続する配線パターンの一部を、リードピン１１と接続した直後にそのパターンが形成されているのとは反対の面４３（これはＵ字の内側面に相当する）にビアホールを介して導くことができる。この様にしてＦＰＣ基板４０の内側面４３に導かれた配線を、回路基板３０にまで延長した箇所で再度ＦＰＣ基板４０の主面４２に戻すことが可能となり、上記配線パターンの接触を回避することができる。
【００１６】
図１の形態においては、ＦＰＣ基板４０がＵ字形状に曲げられているが、その内部には何らの部材も挿入されていない。その場合、ＦＰＣ基板４０とリードピン１１との間の半田接続時、あるいは、ＦＰＣ基板４０の回路基板３０への半田接続時にＦＰＣ基板４０を自立させることができないため、ハンドリング特性に劣る面がある。図２はこのためにＵ字形状の内側面４３に支持体５０を挿入する変更例を示している。支持体５０としては樹脂、ガラスセラミック等を用いることができる。ＦＰＣ基板４０の補強材として支持体５０を予めＦＰＣ基板４０の付着させておくことができる。あるいは、単に支持体５０をＦＰＣ基板４０で包みその状態でリードピン１１と接合させることもできる。
【００１７】
図３は第１の実施の形態の一変形例を示している。支持体５０の厚さによっては、サブアセンブリ１０のリードピン列の間隔に不足し、リードピン１１を補強できない場合がある。支持体５０の厚さを適切に選択できる場合は問題ないが、規格によっては適当な厚さの支持体５０が得られない場合もある。その様な時には、厚さの薄い支持体を、間隔を置いてＦＰＣ基板４０上に複数並べ、ＦＰＣ基板４０を屈曲させた時に、これら複数の支持体（５０ａ、５０ｂ）を重ねることで、間隔の空いたリードピン列を補強できる構造を提供する。
【００１８】
（第２の実施の形態）
図４は第１の実施の形態の更なる変更例を示している。図４においては、一枚の支持体５０を挟んでＦＰＣ基板４０ａを折り返している。折り返されたＦＰＣ基板４０ａのうち、リードピンの上列に接続される側の横幅は支持体よりも幅広くされており、支持体からはみ出した部分を、リードピンの下列に接続される側にまで再度折り返している（４７、４８）。図４では、折り返し部分の先端４８が、ＦＰＣ基板４０ａの回路基板３０への延長部よりも下に位置する様に描かれている。これは、この先端部４８が回路基板３０に対して浮き上がることを防止するためである。また、この先端４８の形態により、ＦＰＣ基板４０ａの上部側（リードピンの上列に接続される側）も、回路基板３０に接続されるので、支持体５０を挿入することと合わせてＦＰＣ基板４０ａに対する補強効果を高めることができる。
【００１９】
（第３の実施の形態）
第１の実施の形態では、サブアセンブリ（１０，２０）のリードピンが単列、もしくは二列の場合について、ＦＰＣ基板と接続する形態を示した。この第２の実施の形態では、サブアセンブリ（１０、２０）のリードピンが三列の場合について、ＦＰＣ基板４０ｂでこのリードピンと回路基板３０とを接続する形態を示す。特にＲＯＳＡ２０については、その内部にプリアンプを搭載するのが常であり、プリアンプから出力を相補的な信号とすることにより、高周波信号に対する安定性を確保することができる。そのため、ＲＯＳＡ２０は二つの信号出力ピン、プリアンプへの電源ピン、フォトダイオードへのバイアス電源ピン、及び接地ピンの５本のリードピンを備えるのが一般的であり、これら５本のリードピンを、接地ピンを中心とし他の４本を同一円周上に配置する、三列のリードピン配置形態を有する。
【００２０】
本実施の形態においては、ＦＰＣ基板４０ｂを屈曲させた時に、屈曲面に相当する位置のほぼ中央部に開口４９を設け、この開口４９に中央のリードピン（接地用リードピン）を挿入し、ＦＰＣ基板４０ｂの上面もしくは下面の裏面側に設けたパッドに接続する。図５（Ａ）、図５（Ｂ）では、支持体５０ｃを包む様にＦＰＣ基板４０ｂが折り曲げられているが、中央のリードピンがＦＰＣ基板４０ｂの上面／下面に接触できる様に、開口部４９から延長された個所の支持体５０ｃには、リードピンを挿通させるための刳り貫き構造５１が設けられている。中央のリードピンに接続するパッドをＦＰＣ基板４０ｂの下側面４３に形成する。リードピンをこの刳り貫き部５１にセットしてＦＰＣ基板４０ｂ上の上記パッドに接続し、一方、当該パッドをビアホールにてＦＰＣ基板４０ｂの上側面４２に導くことで、中央列のリードピンを回路基板３０と接続することが可能となる。
【００２１】
（第４の実施の形態）
図６は第4の実施の形態を説明する図である。本例では屈曲されたＦＰＣ基板４０ｃに挟まれる支持体５０ｄおよびＦＰＣ基盤４０ｃの両側部を延長し、ガイド構造１５１、１４１としてサブアセンブリ１０の外面を囲んでいる。ガイド部１５１、１４１とサブアセンブリ１０とは固定されていないが、ＦＰＣ基板４０ｃに対してサブアセンブリ１０の左右位置、及び前後位置がこのガイド部１５１および支持体５０ｄの本体により決定されるので、各リードピンとＦＰＣ基板４０ｃ上のパッド位置とを整列するのに好適である。なお、サブアセンブリ１０の上下位置はリードピンがＦＰＣ基板４０ｃを挟み込むことで決定されるので、このガイド構造１５１を有することで、サブアセンブリ１０は前後、左右、上下の6方向全てについてその相対位置が決定されることとなる。図６では、ＦＰＣ基板４０ｃもガイド構造１４１を有するものとされているが、ＦＰＣ基板４０ｃについては単にサブアセンブリ１０の両脇を挟みこむだけであるならば、ガイド構造１４１の延長部を形成しなくともよい。後述する一変形例において、延長部１４１をサブアセンブリ１０の外皮に電気的、熱的に接触させる場合に、ＦＰＣ基板４０ｃを延長する必要がある。
【００２２】
図７は、第４の実施の形態の変形例である。支持体５０ｅの両側部を延長する点は図６の形態と同様であるが、図７においては延長部２５１およびＦＰＣ基板４０ｄの延長部が共にサブアセンブリ１０側ではなく回路基板３０側に向けられ、回路基板３０と接続されている。この様な形態を採用することで、ＦＰＣ基板４０ｄにかかる応力を回路基板３０に転嫁する事ができる。延長部２４１、２５１は図７に示す様に、機械的に回路基板３０と接続することも可能であるし、あるいは、電気的な接続を兼ねることも可能である。すなわち、例えば延長部２４１、２５１にビス孔を設けておき、当該ビス孔に挿入したビスにより回路基板３０に固定することができる。あるいは、延長部２４１の下面で回路基板３０と接触する箇所に金属パッドを設けておき、当該金属パッドと回路基板３０上のパッドとを半田接続して固定することもできる。
【００２３】
この第４の実施の形態は種々の変形例が考えられる。例えば、図８（Ａ）、図８（Ｂ）は、図６に示された形態と同様に、支持体５０ｄをサブアセンブリ１０側に延長して補強効果を高める一方、ＦＰＣ基板４０ｅの下側片１４１（支持体５０ｄの下面に接着される側）も同方向に延長し、かつ、支持体５０ｄよりも突き出し、当該突き出し部１４２をサブアセンブリ１０側の面に接触させている。延長部１４２の表面（一対の延長部１４２について互いに対向する面）には電極が形成されており、この電極をサブアセンブリ１０の側面の金属体に半田接続する。一方この電極に接続するＦＰＣ基板４０ｅ上の配線を回路基板３０上の接地パターンに接続することで、サブアセンブリ１０に対するシールド効果を向上させることができる。
【００２４】
また、この形態では、シールド機能に加えてサブアセンブリ１０の放熱効果も持たせることができる。従来のサブアセンブリ、例えば、同軸型のパッケージを有するＴＯＳＡにおいては、その内部に半導体レーザ、及び当該レーザの出射光強度を検知するフォトダイオードを搭載するのが一般的であった。近年の波長分割多重通信（Wavelength Division Multiplexed：ＷＤＭ）に供される光トランシーバでは、発光波長の精密な制御が求められている。その種の用途については、同軸型のパッケージを有するＴＯＳＡであっても内部に小型の電子冷却器までも搭載するに及んでいる。電子冷却器は一方のプレート（半導体レーザが搭載されているプレート）は冷却され、他方のプレートはこの冷却効果を補償するために昇温される。他方のプレートはＴＯＳＡの底部上、図８において陽に示されているＴＯＳＡ１０のステム面１２に搭載されるので、ＴＯＳＡ１０の外壁温度も上昇する。図８（Ａ）、図８（Ｂ）に示す形態の支持体５０ｄ及びＦＰＣ基板４０ｅでは、ＦＰＣ基板４０ｅの延長部１４２に形成された電極がＴＯＳＡ１０の外壁に直接接触し、一方、当該電極から伸びだした配線パターン(不図示)の他方端は回路基板３０上の幅の広いパターンに接続されているので、この配線を経由してＴＯＳＡ１０からの発熱を回路基板３０に解放することができる。支持体５０ｄは熱伝導特性の良好な樹脂、あるいは銅等の金属であることが、放熱特性の面からは好ましい。
【００２５】
（第５の実施の形態）
図８についての説明でも触れたが、内部に電子冷却器を搭載するＴＯＳＡ１０では、この電子冷却器に制御電流を供給するためのリードピン備える必要がある。一方、トランシーバの小型化の要請は継続的に為され、そのためＴＯＳＡ１０の外径も小さくせざるを得ない。その様な小型パッケージに多くのリードピンを設ける一方法として、アレイ状のリードピンを用いる形態がある。
【００２６】
従来の同軸型パッケージにおいては、各ピンに独立してパッケージのステムにビアホールを設け、各リードピンをこのビアホールに挿入してその周囲に、例えばシールガラスを充填することで、リードピンとステムとの間の絶縁をとる一方、パッケージを機密封止する方法が採られていた。図９（Ａ）においてＲＯＳＡ２０のリードピン２１の形状がこの形態に該当する。が、上記の様にピン数が増加する一方、ＴＯＳＡ１０の細径化も継続的に要請され、各ピンに個々にビアホールを割り当てることが次第に困難となってきた。その解決手段としてアレイ状リードピンが提案されている。図９（Ａ）においては、上列のリードピン４本と下列のリードピン４本とをそれぞれまとめて一つの細長のビアホール１３に挿入し、４本を離間させた状態で、例えばシールガラス等の充填材をビアホール１３の隙間に充填してステム１２との間の絶縁を確保する。この方法では、従来の個々のスルーホールを用いる形態では、ピン間隔が少なくとも０．１２５ｍｍ程度（１／２ｍｉｌ）は必要であったものが、それ以下の間隔、例えば１／４ｍｉｌ程度にまで狭めることができる。
【００２７】
しかしながらその様に狭い間隔のリードピンをそのまま直接回路基板３０に接続する場合には、ＴＯＳＡ１０側でのリードピン１１の間隔を回路基板３０上で実現するのは困難な場合が多く、回路基板３０上のパッド間隔は広く設定しなければならない。従って、回路基板３０側ではリードピン１１の間隔を広げた上で接続することが一般的であった。リードピン１１の半田接続時にその間隔をピンセット等で広げなければならないが、作業性が悪くまたリードピン１１に機械的応力を付与するために信頼性にも悪影響を与えていた。
【００２８】
図９（Ａ）〜図９（Ｃ）に示す本発明に係るＦＰＣ基板４０ｆの構造を用いる形態においては、この相互に間隔の狭くなったアレイリードピン１１を一括してＦＰＣ基板４０ｆに半田接続し、かつ、このＦＰＣ基板４０ｆと回路基板３０との接続も一括して半田接続することができる。半田接続の作業性が改善されるばかりでなく、回路基板３０側でリードピン１１の間隔を広げる必要もないため、機械的歪みを及ぼすこともない。さらに、断面がＵ字形状のＦＰＣ基板４０ｆの上側辺と下側辺の隙間に挿入される保持体５０の厚さを、アレイリードピン１１の上列と下列との間隔に一致させることで、二列のアレイリードピンを一括して半田接続することができる。
【００２９】
従来、この種の二列のリードピンを半田接続する際には、まずトランシーバ中の所定位置にサブアセンブリ１０を搭載し、トランシーバの表面側から上側列のリードピン１１を半田接続し、次いで、トランシーバの裏面側から、下側列のリードピンを半田接続していた。そのため、サブアセンブリ１０及び回路基板３０を搭載するフレーム２には、下側列のリードピンを半田接続するための開口を設ける必要があった。本発明のアレイリードピン１１をＦＰＣ基板４０ｆで接続する形態においては、まずサブアセンブリ１０にＦＰＣ基板４０ｆを半田接続した上で、そのＦＰＣ基板４０ｆ付のサブアセンブリ１０をトランシーバに組み込み、ＦＰＣ基板４０ｆと回路基板３０とを半田接続する、という二段階の方法を採用することができる。従って、トランシーバのフレーム２には半田接続のための開口部等を設ける必要もなく、また、半田接続工程も簡略化することが可能となる。
【００３０】
図９（Ａ）に示すＦＰＣ基板４０ｆでは、上側列のリードピン１１はＦＰＣ基板４０ｆの上面４２の電極パッド４１に接続され、この上面の電極パッド４１から伸びだす配線は、ＦＰＣ基板４０の屈曲部４４を経て下列のリードピンと接続するＦＰＣ基板４０ｆの下面４３の電極パッド４６の間を通って接続パッド４５に達し、そこで回路基板３０と接続される。下側列のアレイリードピンに対応する電極パッド４６については、リードピンの間隔を広げなくても接続できるように、そのパッド間隔が狭く設計されているので、この電極パッド４６の間に上側列のリードピン１１の為の配線を通過させるのが設計上困難な場合も生ずる。
【００３１】
そこでＦＰＣ基板４０ｆの上面４２と下面４３とのパターンを分離し、それぞれ独立して回路基板と接続できる図１０に示す構造を用いることもできる。図４に示すＦＰＣ基板４０ａを応用することで、上側列のリードピンはＦＰＣ基板４０ａの上面の電極パッドに接続される。この上面の電極パッドからの配線は、ＦＰＣ基板４０ａの上面の左右から伸びだす折り返し部（４７、４８）を通過して、折り返し部４８の先端に形成された電極パッドに伝えられる。そして、この電極パッドが回路基板３０の裏面側の電極に半田接続される。以上の構成により、ＦＰＣ基板４０ａの上面側電極パッド４１からの配線を、下面側の電極パッド４６の間（隙間）に通過させる必要がなくなる。
【００３２】
図１０では、折り返し部４８先端の電極パッドがＦＰＣ基板４０ａの上面に形成され、それが、回路基板３０の下面に接続される構成となっている。が、折り返し部４８上でビアホールを設け上面側の電極パッド４１からの配線をこのビアホールを介してＦＰＣ基板４０ａの裏面に伝え、折り返し部４８先端の電極パッドをＦＰＣ基板４０ａの裏面に形成し、この電極パッドを回路基板３０の上面に形成されたパッドに接続する、という構成も採り得る。
【００３３】
図１１はさらに別の変更例を示している。この例では、二列のアレイリードピン１１の間に断面をＵ字状とするＦＰＣ基板４０ｇを挿入しているが、このＦＰＣ基板４０ｇについて表面側にアレイリードピン１１と接続する電極を、裏面側に回路基板３０上の電極パッドと接続する電極を設け、ＦＰＣ基板４０ｇの上側と下型との間に支持体５０を挟むと同時に、回路基板３０をも挟む形態である。上側列のリードピン１１は上側電極４１と接続し、この上側電極４１が直接回路基板３０の上側電極パッドに伝えられる。一方下列のリードピンは同様に回路基板３０の下面の電極パッドに伝えられる。上列のリードピン１１に係る配線と、下列のリードピンに係る配線がＦＰＣ基板４０ｇ上で交わることはない。この形態のＦＰＣ基板４０ｇと回路基板との接続では、直接アレイリードピン１１が回路基板３０を挟む形態に比較し、製造上の自由度が増すだけでなく、回路基板３０に直接接続する方法ではリードピン１１の間隔を広げる必要があるために、アレイリードピン１１の根元部に機械的歪みが集中するが、ＦＰＣ基板４０ｇを介在させることで、その歪みをＦＰＣ基板４０ｇと回路基板と３０の接続部に転化することができ、信頼性を高めることも可能となる。
【００３４】
ＦＰＣ基板４０ｇと回路基板３０との接続に関する本発明に係る形態は、二列のリードピンの間に回路基板３０を直接挟みこむ従来の接続形態に比較して、生産性を高めるばかりでなくその信頼性をも高めることが可能となる。従来の構造では、機械的応力がアレイリードピン１１の根元部に集中するが、図１１に示すＦＰＣ基板４０ｇを二列のリードピンの間に挟みこむ本発明に係る構造では、機械的応力はＦＰＣ基板４０ｇと回路基板３０との接続箇所に専ら集中し、リードピン１１への集中を避けることができる。
【００３５】
以上説明した本発明に係るＦＰＣ基板を用いてサブアセンブリと回路基板とを接続する構成では、多ピンサブアセンブリを用いたトランシーバの製造工程を簡便化できるだけでなく、リードピンに及ぼされる機械的歪みを緩和できるので信頼性をも高めることができる。さらに、ＦＰＣ基板内での電極、及び配線を、特性インピーダンスに整合させることで、高周波信号の劣化も補償することが可能である。また、ＦＰＣ基板上であってサブアセンブリの直近にパスコンやICを配置する事も可能である。従来のＦＰＣでは受動部品やICをＦＰＣ上に配置する上で剛性および配置面積確保が問題であったが、本発明に係る形態では支持体を備えるために、電子部品を搭載するための剛性については解消できる。またＦＰＣ基板と回路基板との接続をＰＡＤ接続としているが、これをコネクタによる接続とする事も可能である。
【図面の簡単な説明】
【００３６】
【図１】サブアセンブリと回路基板とをＦＰＣ基板で接続する本発明に係る基本構造を示している。
【図２】折り畳んだＦＰＣ基板の間に支持体を挿入した例である。
【図３】ＦＰＣ基板の間に支持体を２枚挿入して折り畳み、基板片の間隔を広げた例を示す側面図である。
【図４】図４（Ａ）はＦＰＣ基板の一片の両側を延長し、当該延長部を回路基板に接続できる形態を示す上方斜視図であり、図４（Ｂ）は下方斜視図である。
【図５】図５（Ａ）はサブアセンブリのリードピンが三列の場合における、本発明に係るＦＰＣ基板の構造を示す側面図であり、図５（Ｂ）は上方斜視図である。
【図６】折り畳んだＦＰＣ基板の間に挿入された支持体の両側部を延長して、当該延長部の間にサブアセンブリを挟んだ形態を示す斜視図である。
【図７】折り畳んだＦＰＣ基板の間に挿入された支持体の両側部を延長して、当該延長部を回路基板に接続した例を示す斜視図である。
【図８】図８（Ａ）は折り畳んだＦＰＣ基板の間に挿入された支持体の両側部及び、折り畳んだＦＰＣ基板の一片を延長して当該ＦＰＣ基板の延長部をサブアセンブリの側面に接触させた形態を示す斜視図であり、図８（Ｂ）はＦＰＣ基板と支持体の組み立ての様子を示す斜視図である。
【図９】図９（Ａ）はアレイリードピンの間に、折り畳んだＦＰＣ基板を挟み込んで接続する本発明に係る接続構造を示す斜視図であり、図９（Ｂ）および図９（Ｃ）はそれぞれＦＰＣ基板と支持体の組み立ての様子を示す上方、および下方斜視図である。
【図１０】アレイリードピンの間に折り畳んだＦＰＣ基板を挟みこみ、かつ、ＦＰＣ基板の上片側の両側部を回路基板まで延長して回路基板と接続する形態を示す斜視図である。
【図１１】アレイリードピンの間に折り畳んだＦＰＣ基板を挟みこみ、またＦＰＣ基板の上片を回路基板にまで延長し、ＦＰＣ基板の下片側との間に回路基板を挟みこんだ例を示す斜視図である。
【符号の説明】
【００３７】
１…光トランシーバ、２…フレーム、１０…送信光サブアセンブリ（ＴＯＳＡ）、２０…受信光サブアセンブリ、１１、２１…リードピン、１２、２２…ステム、３０…回路基板、４０、４０ａ、４０ｂ、４０ｃ、４０ｄ、４０ｅ、４０ｆ、４０ｇ…ＦＰＣ基板、４１…上片側パッド、４２…外側面、４３…内側面、４４…折り畳み部、４５…回路基板側パッド、４６…下側パッド、４７、３８、３４７、３４８…折り返し部、４９…開口、５０、５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ…支持体、５１、１５１、２５１…側方延長部、１４１…延長部、１４２…先端部
【図１】
2006332648.tif 000003
【図２】
2006332648.tif 000004
【図３】
2006332648.tif 000005
【図４】
2006332648.tif 000006
【図５】
2006332648.tif 000007
【図６】
2006332648.tif 000008
【図７】
2006332648.tif 000009
【図８】
2006332648.tif 000010
【図９】
2006332648.tif 000011
【図１０】
2006332648.tif 000012
【図１１】
2006332648.tif 000013