(57)【要約】【課題】スイッチング効率の顕著な悪化や回路構成の顕著な複雑化を招くことなく、電池を新品に交換した直後における出力電圧の上昇を解消する。【解決手段】スイッチング制御手段５による第２のＦＥＴ２の制御を、電池３の電圧が閾値電圧より低いときには、第１のＦＥＴ１がオンとなるときには第２のＦＥＴ２をオフにし、第１のＦＥＴ１がオフとなるときには第２のＦＥＴ２をオンにする同期整流制御とし、電池３の電圧が閾値電圧より高いときには、第１のＦＥＴ１がオンになるときとオフになるときとの双方において第２のＦＥＴ２をオフにする非同期整流制御とする。【選択図】  図１
2006149128.tif 000002
【特許請求の範囲】
【請求項１】
一方の端子が電池に接続されたインダクタと、
インダクタの他方の端子と接地レベルとの間に接続された第１のＦＥＴと、
インダクタの他方の端子から送出される出力を整流する整流素子部と、
整流素子部に並列に接続された第２のＦＥＴと、
整流素子部から送出される電圧に基づいて第１のＦＥＴのスイッチングを制御することにより、整流素子部から送出される直流出力の電圧を目標電圧に安定化するスイッチング制御手段とを備え、
スイッチング制御手段による第２のＦＥＴの制御が、第１のＦＥＴがオンとなるときには第２のＦＥＴをオフにし、第１のＦＥＴがオフとなるときには第２のＦＥＴをオンにする同期整流制御と、第１のＦＥＴがオンになるときとオフになるときとの双方において第２のＦＥＴをオフにする非同期整流制御とに切り換わることを可能としたスイッチング電源において、
スイッチング制御手段は、前記直流電源の電圧が予め設定された閾値電圧より高いときには非同期整流制御を行い、前記直流電源の電圧が前記閾値電圧より低いときには同期整流制御を行い、
前記閾値電圧を、第１のＦＥＴをオフとするとともに第２のＦＥＴをオンとした状態においてインダクタの前記一方の端子に印加される直流電圧を変化させたとき、整流素子部から送出される直流出力の電圧が目標電圧に等しくなるときの前記直流電圧の近傍値としたことを特徴とするスイッチング電源。
【請求項２】
一方の端子が直流電源に接続されたインダクタと、
インダクタの他方の端子と接地レベルとの間に接続された第１のスイッチング素子と、  インダクタの他方の端子から送出される出力を整流する整流素子部と、
整流素子部に並列に接続された第２のスイッチング素子と、
整流素子部から送出される電圧に基づいて第１のスイッチング素子のスイッチングを制御することにより、整流素子部から送出される直流出力の電圧を目標電圧に安定化するスイッチング制御手段とを備え、
スイッチング制御手段による第２のスイッチング素子の制御が、第１のスイッチング素子がオンとなるときには第２のスイッチング素子をオフにし、第１のスイッチング素子がオフとなるときには第２のスイッチング素子をオンにする同期整流制御と、第１のスイッチング素子がオンになるときとオフになるときとの双方において第２のスイッチング素子をオフにする非同期整流制御とに切り換わることを可能としたスイッチング電源において、
スイッチング制御手段は、前記直流電源の電圧が予め設定された閾値電圧より高いときには非同期整流制御を行い、前記直流電源の電圧が前記閾値電圧より低いときには同期整流制御を行うことを特徴とするスイッチング電源。
【請求項３】
前記閾値電圧を、第１のスイッチング素子をオフとするとともに第２のスイッチング素子をオンとした状態においてインダクタの前記一方の端子に印加される直流電圧を変化させたとき、整流素子部から送出される直流出力の電圧が目標電圧に等しくなるときの前記直流電圧の近傍値としたことを特徴とする請求項２に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一方の端子が直流電源に接続されたインダクタの他方の端子と接地レベルとの間に第１のスイッチング素子を接続することによって昇圧を行うスイッチング電源に係り、より詳細には、インダクタの出力を整流する整流素子部と並列に第２のスイッチング素子を接続して同期整流を行うスイッチング電源に関するものである。
【背景技術】
【０００２】
入力側と出力側との接地レベルが共用で、且つ、出力電圧を入力電圧より高い電圧に安定化するスイッチング電源の１種に、図４に示す構成がある。すなわち、一方の端子に電池３の出力が接続されたインダクタＬ１の他方の端子と接地レベルとの間にＦＥＴ１を接続している。また、インダクタＬ１の他方の端子からの出力を整流するダイオードＤ２を設けている。また、ダイオードＤ２に並列にＦＥＴ２を接続している。また、スイッチングコントロール部７は、誤差検出部８によって検出された電圧誤差に基づいてＦＥＴ１のスイッチングを制御することにより、直流出力２２の電圧を、目標電圧である３．３Ｖに安定化する。
【０００３】
なお、スイッチングコントロール部７は、ＦＥＴ１がオンとなるときにはＦＥＴ２をオフにし、ＦＥＴ１がオフとなるときにはＦＥＴ２をオンにする同期整流制御を行う。また、同期整流制御においては、ＦＥＴ２がオンするときのドレイン・ソース間の電圧は約０．２Ｖとなる。従って、同期整流を行う場合では、整流により発生する損失が微少となるので、極めて高いスイッチング効率が得られることになる（第１の従来技術とする）。
【０００４】
また、以下に示す技術が提案されている（第２の従来技術とする）。すなわち、この技術を、図４に示した回路図を参照して説明すると、スイッチングコントロール部７によるＦＥＴ２の制御が、ＦＥＴ１がオンとなるときにはＦＥＴ２をオフにし、ＦＥＴ１がオフとなるときにはＦＥＴ２をオンにする同期整流制御と、ＦＥＴ１がオンとなるときとオフとなるときとの双方においてＦＥＴ２をオフにする非同期整流制御とに切り換え可能になっている。また、直流出力２２は、パワーステアリング用のモータに供給されるようになっている。そして、スイッチングコントロール部７は、モータの負荷が大きくなるとき、および、モータから送出される電力を回生するときには同期整流制御を行い、モータの負荷が小さくなるときには非同期整流制御を行うことが開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００３−３１２５１７号公報（第００５３−００５８段落）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１の従来技術を用いる場合には、以下に示す問題を生じている。すなわち、直流出力２２の電圧の最低値は、ＦＥＴ１をオフ状態に維持したとき（このとき、ＦＥＴ２はオン状態に維持される）に得られる電圧である。このときの直流出力２２の電圧をＶ２２、電池３の出力電圧をＶｂ、インダクタＬ１の直流抵抗分による電圧降下をＶＬ１、ＦＥＴ２による電圧降下をＶｆｅｔ２とすると、
Ｖ２２＝Ｖｂ−（ＶＬ１＋Ｖｆｅｔ２）
となる。このため、いま、Ｖ２２として３．３Ｖが必要であるとし、ＶＬ１が０．１Ｖ、Ｖｆｅｔ２が０．２Ｖであるとすると、電池３の出力電圧Ｖｂは、３．６Ｖ以下に制限される必要がある。
【０００６】
しかし、電池３として、直列に接続された２個のアルカリ電池を用いる場合、電池３の使用期間に対応する出力電圧Ｖｂの変化は図２に示した変化となる。つまり、電池３の初期状態の電圧Ｖｓｔは３．８Ｖとなる（電池３に、二次電池であるニッケル水素電池を用いる場合でも、充電直後では、同様に、３．８Ｖとなる）。その結果、電池交換の直後では、直流出力２２の電圧は、目標とする電圧の３．３Ｖより０．２Ｖだけ高い３．５Ｖになるという不具合が発生する。つまり、電池３の出力電圧Ｖｂが３．６Ｖ（Ｖｐにより示す）より高い期間ｔ１５では、直流出力２２の電圧は目標電圧より高くなるという不具合が生じる。
【０００７】
このような不具合は、例えば、同図の破線の電流経路でもって示したように、直流出力２２を、シリーズ型レギュレータ（３端子型レギュレータ等）８１を介して、負荷となるデジタルカメラ部４に与える構成とするとともに、直流出力２２の電圧を、シリーズ型レギュレータ８１が安定した動作を行うことが可能となる最低の電圧に安定化すると解決される。しかし、このような構成とするときでは、シリーズ型レギュレータ８１における損失が常に発生するので、総合的な変換効率の悪化を招き、デジタルカメラ部４の撮影可能枚数が少なくなるという問題を生じる。
【０００８】
また、電池３の出力電圧Ｖｂが所定電圧より高いときには、出力電圧Ｖｂを降圧して安定化し、出力電圧Ｖｂが所定電圧より低くなるときには、出力電圧Ｖｂを昇圧して安定化する昇降圧型スイッチング電源を用いると、電池３の出力電圧Ｖｂが３．８Ｖとなるときや３Ｖとなるとき、あるいは、２．５Ｖとなるときにも、デジタルカメラ部４に供給される電圧を３．３Ｖに安定化できる。しかし、昇降圧型スイッチング電源は、昇圧による電圧の安定化と降圧による電圧の安定化とを行うために、回路構成が複雑になる。また、スイッチング効率が、図４に示したスイッチング電源ほどは良くないので、電池３の消耗が速く、撮影可能な枚数が少なくなるという問題を生じる。
【０００９】
一方、第２の従来技術は、負荷の重さに応じて、同期整流制御と非同期整流制御とを切り換えるに過ぎない。このため、第１の従来技術において生じた問題、すなわち、スイッチング効率の顕著な悪化や回路構成の顕著な複雑化を招くことなく、電池３を新品に交換した直後における出力電圧の上昇を解消しようとする観点からは、適用することが困難な技術となっている。
【００１０】
本発明は、上記の問題点を解決するため創案されたものであり、その目的は、動作電源を供給する電池の電圧が所定電圧より高いときには、整流素子に並列に接続されたＦＥＴをオフに維持する非同期整流を行い、入力される電圧が所定電圧より低いときには同期整流を行うことによって、スイッチング効率の顕著な悪化や回路構成の顕著な複雑化を招くことなく、電池を新品に交換した直後における出力電圧の上昇を解消することのでき、且つ、スイッチング効率の低下の割合を少なくすることのできるスイッチング電源を提供することにある。
【００１１】
また本発明の目的は、入力される電圧が所定電圧より高いときには、整流素子に並列に接続されたスイッチング素子をオフに維持する非同期整流を行い、入力される電圧が所定電圧より低いときには同期整流を行うことによって、スイッチング効率の顕著な悪化や回路構成の顕著な複雑化を招くことなく、電池を新品に交換した直後における出力電圧の上昇を解消することのできるスイッチング電源を提供することにある。
【００１２】
また、上記目的に加え、入力される電圧に対応して非同期整流と同期整流とを切り換える場合において、スイッチング効率の低下の割合を少なくすることのできるスイッチング電源を提供することにある。
【課題を解決するための手段】
【００１３】
上記の課題を解決するため、本発明に係るスイッチング電源は、一方の端子が電池に接続されたインダクタと、インダクタの他方の端子と接地レベルとの間に接続された第１のＦＥＴと、インダクタの他方の端子から送出される出力を整流する整流素子部と、整流素子部に並列に接続された第２のＦＥＴと、整流素子部から送出される電圧に基づいて第１のＦＥＴのスイッチングを制御することにより、整流素子部から送出される直流出力の電圧を目標電圧に安定化するスイッチング制御手段とを備え、スイッチング制御手段による第２のＦＥＴの制御が、第１のＦＥＴがオンとなるときには第２のＦＥＴをオフにし、第１のＦＥＴがオフとなるときには第２のＦＥＴをオンにする同期整流制御と、第１のＦＥＴがオンになるときとオフになるときとの双方において第２のＦＥＴをオフにする非同期整流制御とに切り換わることを可能としたスイッチング電源に適用している。そして、スイッチング制御手段は、前記直流電源の電圧が予め設定された閾値電圧より高いときには非同期整流制御を行い、前記直流電源の電圧が前記閾値電圧より低いときには同期整流制御を行い、前記閾値電圧を、第１のＦＥＴをオフとするとともに第２のＦＥＴをオンとした状態においてインダクタの前記一方の端子に印加される直流電圧を変化させたとき、整流素子部から送出される直流出力の電圧が目標電圧に等しくなるときの前記直流電圧の近傍値としている。
【００１４】
すなわち、非同期整流制御となるときでは、直流出力の電圧は、電池の電圧から、インダクタによる電圧降下分と整流素子部による電圧降下分とを減じた電圧より高い電圧範囲において、直流出力の電圧を安定化することができる。従って、整流素子部の構成を、安定化したい直流出力の目標電圧に対応した降下分を生じる構成にすると、電池の電圧が、安定化したい直流出力の電圧より高くなるときにも、直流出力の電圧は目標電圧に安定化される。また、電池の電圧が低くなったときには、スイッチング効率が良好となる同期整流制御によって、直流出力の電圧が目標電圧に安定化される。また、スイッチング効率が悪くなる非同期整流制御の期間が短くなる。
【００１５】
また本発明に係るスイッチング電源は、一方の端子が直流電源に接続されたインダクタと、インダクタの他方の端子と接地レベルとの間に接続された第１のスイッチング素子と、インダクタの他方の端子から送出される出力を整流する整流素子部と、整流素子部に並列に接続された第２のスイッチング素子と、整流素子部から送出される電圧に基づいて第１のスイッチング素子のスイッチングを制御することにより、整流素子部から送出される直流出力の電圧を目標電圧に安定化するスイッチング制御手段とを備え、スイッチング制御手段による第２のスイッチング素子の制御が、第１のスイッチング素子がオンとなるときには第２のスイッチング素子をオフにし、第１のスイッチング素子がオフとなるときには第２のスイッチング素子をオンにする同期整流制御と、第１のスイッチング素子がオンになるときとオフになるときとの双方において第２のスイッチング素子をオフにする非同期整流制御とに切り換わることを可能としたスイッチング電源に適用しており、スイッチング制御手段は、前記直流電源の電圧が予め設定された閾値電圧より高いときには非同期整流制御を行い、前記直流電源の電圧が前記閾値電圧より低いときには同期整流制御を行うようになっている。
【００１６】
すなわち、非同期整流制御となるときでは、直流出力の電圧は、直流電源の電圧から、インダクタによる電圧降下分と整流素子部による電圧降下分とを減じた電圧より高い電圧範囲において、直流出力の電圧を安定化することができる。従って、整流素子部の構成を、安定化したい直流出力の目標電圧に対応した降下分を生じる構成にすると、直流電源の電圧が、安定化したい直流出力の電圧より高くなるときにも、直流出力の電圧は目標電圧に安定化される。また、直流電源の電圧が低くなるときには、スイッチング効率が良好となる同期整流制御によって、直流出力の電圧が目標電圧に安定化される。
【００１７】
また、上記構成に加え、前記閾値電圧を、第１のスイッチング素子をオフとするとともに第２のスイッチング素子をオンとした状態においてインダクタの前記一方の端子に印加される直流電圧を変化させたとき、整流素子部から送出される直流出力の電圧が目標電圧に等しくなるときの前記直流電圧の近傍値としている。すなわち、スイッチング効率が悪くなる非同期整流制御の期間が短くなる。
【発明の効果】
【００１８】
本発明によれば、非同期整流制御が行われるときでは、電池の電圧が、安定化したい直流出力の電圧より高くなるときにも、直流出力の電圧は目標電圧に安定化される。また、電池の電圧が低くなったときには、スイッチング効率が良好となる同期整流制御によって、直流出力の電圧が目標電圧に安定化される。且つ、スイッチング効率が悪くなる非同期整流制御の期間が短くなる。このため、スイッチング効率の顕著な悪化や回路構成の顕著な複雑化を招くことなく、電池を新品に交換した直後における出力電圧の上昇を解消することができ、且つ、スイッチング効率の低下の割合を少なくすることができる。
【００１９】
また、本発明によれば、非同期整流制御となるときでは、直流出力の電圧が、安定化したい直流出力の電圧より高くなるときにも、直流出力の電圧を目標電圧に安定化される。また、直流電源の電圧が低くなるときには、スイッチング効率が良好となる同期整流制御によって、直流出力の電圧が目標電圧に安定化される。このため、スイッチング効率の顕著な悪化や回路構成の顕著な複雑化を招くことなく、電池を新品に交換した直後における出力電圧の上昇を解消することができる。
【００２０】
また、さらに、スイッチング効率が悪くなる非同期整流制御の期間が短くなるので、入力される電圧に対応して非同期整流と同期整流とを切り換える場合において、スイッチング効率の低下の割合を少なくすることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図を参照して説明する。
【００２２】
図１は、本発明に係るスイッチング電源の一実施形態の電気的接続を示す回路図であり、デジタルカメラに適用された場合を示している。なお、同図においては、デジタルカメラ部４を除いた部分が実施形態を示しており、図４に示す従来技術と同一となる部分には、図４における符号と同一符号を付与している。
【００２３】
デジタルカメラ部４は、撮像素子であるＣＣＤ、ＣＣＤに結像させるためのズームレンズ、ＣＣＤの出力を処理する信号回路、信号回路によって処理された画像信号を記録するためのメモリ等を備えており、デジタルカメラとしての機能を実行する。なお、デジタルカメラ部４は、３．３Ｖの直流出力２２を動作電源とするとともに、その他の電圧の直流出力（電池３を電源として生成される）をも動作電源（図示を省略）として使用するようになっている。
【００２４】
電池（請求項記載の直流電源）３は、例えば、一次電池であるアルカリ電池、あるいは、二次電池であるニッケル水素電池であり、２個の電池を直列接続して用いるようになっている。従って、電池３の出力電圧Ｖｂは、使用期間に対応して、図２に示したように変化する。また、初期電圧（電池交換された直後の電圧、あるいは、充電が完了した直後の電圧）は、３．８Ｖに達することになる。
【００２５】
電池３に並列に接続されたコンデンサＣ１は、インダクタＬ１の側から電池３を見たときの電池３の出力インピーダンスを低減する。インダクタＬ１は、一方の端子が電池３のプラス端子に接続されており、インダクタＬ１の他方の端子と接地レベルとの間には、Ｎチャンネル・エンハンスメントモード型ＦＥＴ１（請求項記載の第１のスイッチング素子であり、以下では、第１のＦＥＴ１と称する）が接続されている。また、第１のＦＥＴ１のソースにはダイオードＤ１のアノードが接続され、第１のＦＥＴ１のドレインにはダイオードＤ１のカソードが接続されている。なお、ダイオードＤ１は、第１のＦＥＴ１に内蔵されたダイオードとなっている。
【００２６】
ダイオードＤ２は、インダクタＬ１の他方の端子から送出される出力を整流する整流素子部となっている。このため、そのアノードはインダクタＬ１の他方の端子に接続され、カソードは、直流出力２２の出力端子として、デジタルカメラ部４に導かれている。なお、ダイオードＤ２のカソードと接地レベルとの間に接続されたコンデンサＣ２は、直流出力２２の平滑を行う。
【００２７】
Ｐチャンネル・エンハンスメントモード型ＦＥＴ２（以下では第２のＦＥＴ２と称する）は、請求項記載の第２のスイッチング素子となっている。このため、第２のＦＥＴ２のドレインはダイオードＤ２のアノードに接続され、第２のＦＥＴ２のソースはダイオードＤ２のカソードに接続されている。
【００２８】
破線５により示すブロックは、請求項記載のスイッチング制御手段となっており、整流素子部から送出される電圧（直流出力２２の電圧）に基づいて第１のＦＥＴ１のスイッチングを制御することにより、直流出力２２の電圧を、目標電圧である３．３Ｖに安定化する。
【００２９】
詳細には、スイッチング制御手段５は、電池３の出力電圧（直流電源の電圧）が予め設定された閾値電圧（この電圧については、後に詳述する）より高いときには、第１のＦＥＴ１がオンになるときとオフになるときとの双方において第２のＦＥＴ２をオフにする非同期整流制御を行う。また、電池３の出力電圧が閾値電圧より低いときには、第１のＦＥＴ１がオンとなるときには第２のＦＥＴ２をオフにし、第１のＦＥＴ１がオフとなるときには第２のＦＥＴ２をオンにする同期整流制御を行う。このため、制御切換部６、スイッチングコントロール部７、および、誤差検出部８を備えている。
【００３０】
誤差検出部８は、直流出力２２の電圧誤差を検出してスイッチングコントロール部７に出力する。すなわち、直流出力２２の電圧を、抵抗Ｒ３と抵抗Ｒ４とによって分圧する。そして、分圧した電圧と基準電圧ｒｅｆ２との差異を、増幅器１３を用いて増幅した後、スイッチングコントロール部７に出力する。
【００３１】
スイッチングコントロール部７は、誤差検出部８の出力レベルに対応して、第１のＦＥＴ１をオンにするデューティ比を変化させることにより、直流出力２２の電圧を３．３Ｖに安定化する。また、第１のＦＥＴ１をオンにするときには、第２のＦＥＴ２をオフにし、第１のＦＥＴ１をオフにするときには、第２のＦＥＴ２をオンにする信号２５を制御切換部６に出力する。
【００３２】
制御切換部６は、電池３の出力電圧に基づいて、上記した同期整流制御と非同期整流制御との切り換えを行う。すなわち、電池３の出力電圧が閾値電圧より高いときには、第２のＦＥＴ２のゲートに印加する電圧をＨレベル（第２のＦＥＴ２のソースに略等しい電圧）とすることによって、第２のＦＥＴ２をオフ状態に維持する（非同期整流制御）。一方、電池３の出力電圧が閾値電圧より低くなるときには、スイッチングコントロール部７が第２のＦＥＴ２を制御するために送出する信号２５を第２のＦＥＴ２のゲートに導く（同期整流制御）。
【００３３】
詳細に説明すると、電池３の出力電圧が閾値電圧より高くなるときには、抵抗Ｒ１と抵抗Ｒ２とにより分圧された電圧は、基準電圧ｒｅｆ１より高くなる。このため、比較器１１の出力はＨレベルとなるので、ＯＲゲート１２の出力は、信号２５のレベルにかかわりなく、Ｈレベルとなる。従って、第２のＦＥＴ２はオフ状態に維持され、非同期整流制御となる。
【００３４】
一方、電池３の出力電圧が閾値電圧より低くなるときには、比較器１１の出力はＬレベルとなる。このため、ＯＲゲート１２の出力は、信号２５のレベル変化に一致した変化を示す。その結果、スイッチングコントロール部７が、第２のＦＥＴ２をオンする信号２５を送出するときには、第２のＦＥＴ２はオンとなり、第２のＦＥＴ２をオフする信号２５を送出するときには、第２のＦＥＴ２はオフとなる。すなわち、同期整流制御となる。
【００３５】
以下に、直流出力２２の電圧をＶ２２、電池３の出力電圧をＶｂ、インダクタＬ１の直流抵抗分による電圧降下をＶＬ１、ダイオードＤ２の順方向電圧をＶｄｉｏ、第２のＦＥＴ２による電圧降下をＶｆｅｔ２として、直流出力２２を安定化することが可能な電圧の範囲と電池３の出力電圧Ｖｂとの関係について説明する。
【００３６】
非同期整流制御となるとき、すなわち、第２のＦＥＴ２がオフ状態に維持されるときのＶ２２の最低値は、第１のＦＥＴ１がオフを継続するときであり、このときのＶ２２の最低値Ｖｌｏｗ１は、
Ｖｌｏｗ１＝Ｖｂ−（ＶＬ１＋Ｖｄｉｏ）
として示される。従って、非同期整流制御における電圧Ｖ２２の最低値Ｖｌｏｗ１は、具体的には、ＶｄｉｏがダイオードＤ２の順方向電圧であり、約１Ｖとなること、および、ＶＬ１がインダクタＬ１の直流抵抗成分による電圧降下であり、約０．１Ｖとなることから、
Ｖｌｏｗ１＝Ｖｂ−１．１
として示される。このことは、出力電圧Ｖｂが３．８Ｖとなるときであっても、電圧Ｖ２２を、２．７Ｖより高い電圧範囲において、任意の電圧に安定化可能であることを意味する。つまり、出力電圧Ｖｂが３．８Ｖであるときにも、電圧Ｖ２２を３．３Ｖに安定化できることを意味する。
【００３７】
一方、同期整流制御となるとき、すなわち、第１のＦＥＴ１がオンのときに第２のＦＥＴ２をオフにし、第１のＦＥＴ１がオフのとき第２のＦＥＴ２をオンにする場合の電圧Ｖ２２の最低値Ｖｌｏｗ２は、
Ｖｌｏｗ２＝Ｖｂ−（ＶＬ１＋Ｖｆｅｔ２）
として示される（このとき、第１のＦＥＴ１はオフ、第２のＦＥＴ２はオンとなっている）。従って、同期整流制御における電圧Ｖ２２の最低値Ｖｌｏｗ２は、具体的には、Ｖｆｅｔ２が第２のＦＥＴ２による電圧降下分であり、その値が約０．２Ｖとなるので、
Ｖｌｏｗ２＝Ｖｂ−０．３
として示される。このことは、出力電圧Ｖｂが３．８Ｖであるときには、電圧Ｖ２２を、３．５Ｖより高い電圧範囲においては安定化することはできるが、３．５Ｖより低い電圧には安定化できないことを意味する。すなわち、電圧Ｖ２２を、デジタルカメラ部４が要求する３．３Ｖに安定化できないことを意味する。また、同時に、電池３の出力電圧Ｖｂが３．６Ｖより低くなるときでは、電圧Ｖ２２の電圧を３．３Ｖに安定化できることも同時に意味する。
【００３８】
以上のことを要約すると、電池３の出力電圧Ｖｂが３．６Ｖより高いときには、非同期整流制御を行う必要があり、出力電圧Ｖｂが３．６Ｖより低くなるときには、非同期整流制御と同期整流制御とのどちらの制御を行ってもよいことを意味する。
【００３９】
一方、非同期整流制御において、電池３から直流出力２２に至る経路に生じる損失Ｗｌｏｓ１については、前記経路に流れる電流をＡとすると、
Ｗｌｏｓ１＝Ａ×（ＶＬ１＋Ｖｄｉｏ）
として示される。すなわち、
Ｗｌｏｓ１＝Ａ×１．１
となる。その一方で、同期整流制御において、電池３から直流出力２２に至る経路に生じる損失Ｗｌｏｓ２については、前記経路に流れる電流をＡとすると、
Ｗｌｏｓ２＝Ａ×（ＶＬ１＋Ｖｆｅｔ２）
として示される。すなわち、
Ｗｌｏｓ２＝Ａ×０．３
となる。このことは、非同期整流制御ではスイッチング効率が悪く、同期整流制御ではスイッチング効率が良くなることを意味している。従って、非同期整流制御を行う期間を短くし、同期整流制御を行う期間を長くするほど、総合的なスイッチング効率が高くなることを意味する。
【００４０】
以上を要約すると、直流出力２２の電圧Ｖ２２を３．３Ｖに安定化できる限りでは、電池３の出力電圧Ｖｂが可能な限り高い状態において、非同期整流制御から同期整流制御に切り換えると、総合的なスイッチング効率が高くなることを意味する。すなわち、電池３の出力電圧Ｖｂが３．６Ｖより高いときには非同期整流制御を行い、出力電圧Ｖｂが３．６Ｖより低くなるときには同期整流制御を行えば、スイッチング効率が最も高くなることを意味する。
【００４１】
なお、上記した３．６Ｖの電圧は、第１のＦＥＴ１をオフとするとともに第２のＦＥＴ２をオンとした状態において、インダクタＬ１の一方の端子に印加される直流電圧を変化させたとき、整流素子部（ダイオードＤ２のカソード）から送出される直流出力２２の電圧Ｖ２２が目標電圧（３．３Ｖ）に等しくなるときの直流電圧（以下では、制御切換可能電圧と称する）を示している。
【００４２】
以上のことから、本実施形態では、素子の値がばらつくときにも、直流出力２２の電圧Ｖ２２を３．３Ｖに安定化することを可能にするため、出力電圧Ｖｂが３．５Ｖより高いときには非同期整流制御、出力電圧Ｖｂが３．５Ｖより低くなるときには、同期整流制御を行うようにしている。すなわち、比較器１１の出力が、電池３の出力電圧Ｖｂが３．５Ｖより高くなるときにはＨレベルとなり、出力電圧Ｖｂが３．５Ｖより低くなるときにはＬレベルとなるように、抵抗Ｒ１，Ｒ２の値と基準電圧ｒｅｆ１とを設定している。
【００４３】
このため、スイッチング制御手段５は、電池３の出力電圧Ｖｂが、予め設定された閾値電圧である３．５Ｖより高いときには、第１のＦＥＴ１がオンになるときとオフになるときとの双方において第２のＦＥＴ２をオフにする非同期整流制御を行う。また、出力電圧Ｖｂが閾値電圧である３．５Ｖより低いときには、第１のＦＥＴ１がオンとなるときには第２の第２のＦＥＴ２をオフにし、第１のＦＥＴ１がオフとなるときには第２のＦＥＴ２をオンにする同期整流制御を行う。
【００４４】
図３（Ａ）は、非同期整流制御時の実施形態の主要経路の信号波形および主要素子の状態を示す説明図であり、（Ｂ）は、同期整流制御時の実施形態の主要経路の信号波形および主要素子の状態を示す説明図である。必要に応じて同図を参照しつつ、実施形態の動作を説明する。
【００４５】
いま、電池３が新しい製品に交換されたことから、出力電圧Ｖｂが、閾値電圧である３．５Ｖより高い３．８Ｖであるとする。このときでは、比較器１１の出力はＨレベルとなるので、ＯＲゲート１２の出力２４は、スイッチングコントロール部７からの出力２５のレベルにかかわりなく、図３（Ａ）に示したように、Ｈレベルとなる。また、スイッチングコントロール部７は、誤差検出部８の出力に基づき、出力２３に、第１のＦＥＴ１をスイッチングするパルスを出力する。また、出力２５に、第１のＦＥＴ１がオンとなるときには第２のＦＥＴ２をオフにし、第１のＦＥＴ１がオフとなるときには第２のＦＥＴ２をオンにするためのパルスを出力する（第２のＦＥＴ２は、Ｐチャンネル・エンハンスメントモード型ＦＥＴであるので、ゲートレベルがソースレベルに対してマイナス電圧となるとき（出力２４がＬレベルとなるとき）、オンとなる）。
【００４６】
このため、第１のＦＥＴ１は、出力２３に送出されるパルスに従って、オンとオフとに切り換わる（スイッチングを行う）。また、第２のＦＥＴ２はオフ状態に維持される。すなわち、非同期整流制御が行われる。その結果、直流出力２２の電圧Ｖ２２は３．３Ｖにおいて安定化される。
【００４７】
非同期整流制御が行われる状態において使用が進むと、電池３の出力電圧Ｖｂが徐々に低下する。そして、出力電圧Ｖｂが、閾値電圧である３．５Ｖまで低下すると、比較器１１の出力がＨレベルからＬレベルに変化する。このため、ＯＲゲート１２の出力２４には、図３（Ｂ）に示したように、スイッチングコントロール部７が出力２５に送出したパルスに一致するパルスが送出される。その結果、第２のＦＥＴ２は、第１のＦＥＴ１がオンとなるときにはオフになり、第１のＦＥＴ１がオフとなるときにはオンになる。すなわち、同期整流制御が行われる。その結果、直流出力２２の電圧Ｖ２２は３．３Ｖに安定化される。
【００４８】
以下に、総合的なスイッチング効率について説明する。
【００４９】
既に説明したように、電池３の出力電圧Ｖｂが３．５Ｖより高いときには非同期整流制御となり、出力電圧Ｖｂが３．５Ｖより低いときには同期整流制御となる。このため、電池３を交換して後、電池３の出力電圧Ｖｂが、使用可能な最低電圧Ｖｍｉｎとなるまでの期間をｔ１３により示すとすると、期間ｔ１３に対する同期整流制御の期間ｔ１２の割合は９０％を超える。このため、期間ｔ１３に対する期間ｔ１２の比率が９０％であるとして、説明を進める。
【００５０】
非同期整流制御となる期間ｔ１１においては、出力電圧Ｖｂが３．５Ｖ〜３．８Ｖの範囲にあるのに対し、インダクタＬ１とダイオードＤ２とによる電圧降下が１．１Ｖであるので、その他の素子における損失を見込んで、スイッチング効率を６０％と見なすことにする。一方、同期整流制御となる期間ｔ１２においては、出力電圧Ｖｂが２．５Ｖ〜３．５Ｖの範囲にあるのに対し、インダクタＬ１と第２のＦＥＴ２とによる電圧降下が０．３Ｖであるので、スイッチング効率を９０％と見なすことにする。このようにスイッチング効率を見なす場合、総合的なスイッチング効率Ｗは、
Ｗ＝（６０＋９０×９）／１０
となって、８７％となる。この数値は、昇降圧型スイッチング電源の効率として、一般によく知られている値の８０％と比するときには良好な値となっていて、昇降圧型スイッチング電源を使用した場合に比べると、デジタルカメラ部４の撮影可能枚数を１０％程度、多くすることを可能にしている。
【００５１】
なお、本発明は上記実施形態に限定されず、例えば、ダイオードＤ２に並列に、順方向電圧が０．５Ｖであるショットキーダイオードを接続した構成とすることができる。そして、この構成とするときでは、非同期整流制御における電圧降下は０．６Ｖ（インダクタＬ１による０．１Ｖと、ショットキーダイオードによる０．５Ｖとの合計値）となる。このため、電池３の交換直後であっても、直流出力２２の電圧Ｖ２２を、３．２Ｖ（出力電圧Ｖｂの３．８Ｖから、電圧降下分の０．６Ｖを減じた電圧）より高い電圧範囲である３．３Ｖに安定化できる。また、非同期整流制御におけるスイッチングの効率を７５％程度には高めることができるので、総合的なスイッチング効率を８８％まで高めることができる。
【００５２】
また、第２のＦＥＴ２を、ダイオードＤ２を内蔵しない素子とする場合には、ダイオードＤ２に直列に、順方向電圧が１Ｖ程度のダイオードを追加して接続することができる。そして、この構成とする場合、非同期整流制御においては、電池３の出力電圧Ｖｂに対して２．１Ｖだけ低い電圧を最低電圧として、この最低電圧より高い任意の電圧に、直流出力２２の電圧を安定化できる。つまり、非同期整流制御を行うときに安定化することが可能な電圧範囲が、低い側に拡張されることになる。
【００５３】
さらに、ダイオードを直列に追加して接続する場合では、非同期整流制御において、安定化することが可能な電圧範囲を、電圧の低い側に、より拡張することができる。また、ダイオードＤ２に直列に接続する素子を、ツェナーダイオードとすることもできる（このときでは、ダイオードＤ２に電流が流れるときには、ツェナーダイオードのカソードの側からアノードの側に電流が流れるように、ツェナーダイオードを接続する）。
【００５４】
また、入力される直流電源については、電池３とした場合について説明したが、安定化して出力する直流出力２２の電圧の近傍の範囲において電圧が変化する、その他の任意の電源の場合にも、同様に適用することができる。
【００５５】
また、閾値電圧については、制御切換可能電圧（３．６Ｖ）より０．１Ｖだけ低い電圧（３．５Ｖ）とした場合について説明したが、制御切換可能電圧の近傍の任意の電圧とすることができる。なお、直流出力２２の電圧Ｖ２２が負荷となる回路（デジタルカメラ部４）の上限を超える事態の発生を防止する意味からは、閾値電圧については、制御切換可能電圧の近傍であって、制御切換可能電圧より低い電圧範囲とすることが望ましい。
【図面の簡単な説明】
【００５６】
【図１】本発明に係るスイッチング電源の一実施形態の電気的接続を示す回路図である。
【図２】電池の出力電圧の変化を示す説明図である。
【図３】実施形態の主要経路の信号波形および主要素子の状態を示す説明図である。
【図４】従来技術の電気的接続を示す回路図である。
【符号の説明】
【００５７】
１  第１のＦＥＴ（第１のスイッチング素子）
２  第２のＦＥＴ（第２のスイッチング素子）
３  電池
５  スイッチング制御手段
Ｄ２  整流素子部                                                                Ｌ１  インダクタ
Ｖｓｔ  電池３の初期電圧
Ｖｔｈ  閾値電圧
【図１】
2006149128.tif 000003
【図２】
2006149128.tif 000004
【図３】
2006149128.tif 000005
【図４】
2006149128.tif 000006