(57)【要約】【課題】  製造が簡単な識別情報源を備えた固体撮像素子とその識別情報付与方法を提供する。【解決手段】  複数のフォトダイオードによる光電変換信号に対応した信号をタイミング信号に従って順次に伝達する信号伝達回路を備えた固体撮像素子に、互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴのゲート，ソース間電圧をそれぞれ第１電圧として取り出す第１回路と上記第１電圧を順次に出力させる第２回路を設ける。上記第２回路により出力される信号同士の大小レベル比較結果を上記固体撮像素子の識別情報とする。【選択図】  図１
2006332219.tif 000002
【特許請求の範囲】
【請求項１】
複数のフォトダイオードと、
上記複数のフォトダイオードによる光電変換信号に対応した信号をタイミング信号に従って順次に伝達する信号伝達回路と、
互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴのゲート，ソース間電圧をそれぞれ第１電圧として取り出す第１回路と、
上記複数の第１電圧を順次に出力させる第２回路とを備えてなることを特徴とする固体撮像素子。
【請求項２】
請求項１において、
上記第２回路は、上記複数の第１電圧に対応した信号を上記信号伝達回路に伝える回路からなり、
上記信号伝達回路を通して順次に伝達された信号は、出力回路を通して出力されることを備えてなることを特徴とする固体撮像素子。
【請求項３】
請求項２において、
上記第１電圧に対応した上記出力回路の出力信号は、時間的に隣接する信号同士の大小レベル比較結果からなる２値信号にされることを特徴とする固体撮像素子。
【請求項４】
請求項３において、
上記フォトダイオードは、垂直及び水平方向に配置され、
上記信号伝達経路は、上記フォトダイオードに対応して設けられた複数からなる垂直ＣＤＤと、上記複数の垂直ＣＣＤの出力側に対応して設けられた水平ＣＣＤからなり、
上記ＭＯＳＦＥＴはＮチャネルＭＯＳＦＥＴであることを特徴とする固体撮像素子。
【請求項５】
請求項４において、
上記第１回路及び第２回路は、上記垂直ＣＣＤ転送路の初段側に設けられることを特徴とする固体撮像素子。
【請求項６】
請求項４において、
上記第１回路及び第２回路は、上記水平ＣＣＤの垂直ＣＣＤと対向する位置に設けられることを特徴とする固体撮像素子。
【請求項７】
請求項４において、
上記第１回路及び第２回路は、上記複数の垂直ＣＣＤのうち水平方向端部に配置される１つの垂直ＣＣＤに対応して設けられることを特徴とする固体撮像素子。
【請求項８】
請求項１において、
上記フォダイオードには、水平選択スイッチＭＯＳＦＥＴ及び上記フォトダイオードの光電変換信号を増幅する増幅ＭＯＳＦＥＴが設けられて画素セルを構成するものであり、  上記画素セルは、水平及び垂直方向に配置され、
上記水平方向に配置された画素セルは水平選択線に接続され、
上記垂直方向に配置された画素セルは列選択線に接続され、
上記信号伝達経路は、上記列選択線及び列選択線の信号をセンスする列選択回路の組合せからなり、
上記第１回路は、上記水平選択線に接続され、上記画素セルに対応したダミー画素セルからなり、
上記第２回路は、上記ダミー画素セルに設けられたダミー列選択線を含むことを特徴とする固体撮像素子。
【請求項９】
請求項８において、
上記第１回路は、１つの水平選択線に設けられた２つのダミー画素セルからなり、
上記第２回路は、２つのダミー列選択線に対応して設けられた電圧比較回路を含むことを特徴とする固体撮像素子。
【請求項１０】
請求項１において、
上記フォトダイオードには、水平選択スイッチＭＯＳＦＥＴ及び上記フォダイオードの光電変換信号を増幅する増幅ＭＯＳＦＥＴが設けられて画素セルを構成するものであり、  上記画素セルは、水平及び垂直方向にそれぞれ複数が配置され、
上記水平方向に配置された画素セルは水平選択線に接続され、
上記垂直方向に配置された画素セルは列選択線に接続され、
上記信号伝達経路は、上記列選択線及び列選択線の信号をセンスする列選択回路の組合せからなり、
上記第１回路は、特定の列選択線に接続され上記画素セルと併用され、
上記第２回路は、上記画素セルに設けられた列選択線を含むことを特徴とする固体撮像素子。
【請求項１１】
複数のフォトダイオードと、
上記複数のフォトダイオードによる光電変換信号に対応した信号をタイミング信号に従って順次に伝達する信号伝達回路を備えた固体撮像素子の識別情報付与方法であって、
互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴのゲート，ソース間電圧をそれぞれ第１電圧として取り出す第１回路と、
上記複数の第１電圧に対応した信号を順次に出力させる第２回路とを設け、
上記第２回路により出力される信号同士の大小レベル比較結果を上記固体撮像素子の識別情報としてなることを特徴とする固体撮像素子の識別情報付与方法。
【請求項１２】
請求項１１において、
上記信号伝達経路は、ＣＣＤからなり、
上記第２回路は、上記第１電圧を上記ＣＣＤに伝える回路であり、
上記大小レベル比較される信号は、上記ＣＣＤを通して出力される信号であることを特徴とする固体撮像素子の識別情報付与方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像素子とその識別情報付与方法に関し、例えばＣＣＤ型やＭＯＳ型のエリアセンサに対する識別情報付与技術に利用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、大容量で安価なストレージ装置や高速な通信インフラの発達で、静止画や動画などの画像データが手軽に扱えるようになり、様々な産業や民生の分野で画像データを扱うようになってきている。例えば、カメラ付き携帯電話、防犯のための監視装置、自動車などの移動体の安全確認、危険察知などの装置などである。それらには、一般にＣＣＤ型やＭＯＳ型のようなイメージセンサなどと称される固体撮像素子が使われている。特開２００４−２９７６１３には、固体撮像装置に無線タグを設けて、機器に実装した後でも撮像素子に関する情報を取得するようにした技術が特開２００４−２９７６１３公報に開示されている。また、半導体集積回路装置に識別情報回路を設けた例として、特表２００２−５３７６４６公報、特開２００３−３３２４５２公報、特開２００５−００５４３２公報がある。
【特許文献１】特開２００４−２９７６１３公報
【特許文献２】特表２００２−５３７６４６公報
【特許文献３】特開２００３−３３２４５２公報
【特許文献３】特開２００５−００５４３２公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記イメージセンサの用途が広がる一方で、最近のデジタルカメラにおいては、１０００万画素を超えるような固体撮像素子を使用して、いわゆる銀遠カメラと遜色のないほどの解像度を実現する撮像装置も現れてきた。そのような大画素数化の固体撮像素子においては製造プロセスの微細化が必要であり、携帯電話に搭載される固体撮像素子では小型化のために同様に素子微細化の要求が益々高くなる。しかし、画素そのものを縮小すると、性能面でのマージンが小さくなる反面、その出力である画像は人間の感覚によって最終的に判定されるものであるため、わずかなノイズや欠陥、ムラ、ゆらぎ、さらに劣化などによって厳しいものとなる。従って、このような固体撮像素子においては、高画素化・大型化化にともなう歩留りの維持・向上ならびに、画質や性能の均質化や均一化などの品質、さらに車載用途などでは機器としての信頼性の保障など、他の半導体装置と比べてより高いレベルでの品質管理が求められる。
【０００４】
しかしながら、イメージセンサには、メモリのように欠陥のある画素を予備のものと交換するいわゆる冗長救済という概念はない。欠陥は画像処理技術による補完によって救済する程度であり、あくまでも白点や黒点と称される画素単位の欠陥にしか対応できないので、歩留りの課題は深刻である。上記のような背景により、固体撮像素子においては、歩留り、品質及び信頼性を管理するため、いわゆる固体撮像素子個々の単品管理の必要性が増している。単品管理を行うためには、個々の固体撮像素子に固有の識別番号を付与すること必要である。
【０００５】
前記特許文献１では、無線タグを搭載する技術が開示されているが、固体撮像素子チップに個別に識別番号、製造番号、オーバフードレイン電圧、リセット電圧、受光素子感度、欠陥画素個数及び欠陥画素アドレス等を記憶した無線タグを別途必要とし、固体撮像素子逐一に対応して上記情報を無線タグの書き込むこと及びいったん誤って別の固体撮像素子に無線タグ取り付けてしまうとその発見が困難であるので、固体撮像素子のそれぞれに該当する無線タグを正しく取り付けなければならない等の組立工数の増大及びコスト高となり実際的ではない。
【０００６】
前記特許文献２〜４は、主としてＣＭＯＳ構成の大規模ＬＳＩに好適なものであり、それをそのままＣＣＤ型やＭＯＳ型の固体撮像素子に搭載することも理論的には可能である。しかし、上記識別情報回路を形成するために、新たな素子及び特別な半導体構造を形成する等のプロセスを追加したり、識別情報を取り出すためだけの端子を追加したりしなければならないなどの問題が発生する。
【０００７】
通常の半導体装置では、レーザ光を使った金属やポリシリコンでできたフューズを切断することで任意の識別情報を半導体装置に付与することも考えられる。しかし、フューズ切断プロセスは、切断によるゴミの飛散が発生するため、特に固体撮像素子においては撮像面のゴミを忌みするため適用は困難である。また、ＥＰＲＯＭなどの不揮発性メモリ素子を備えた半導体装置では、該素子へ任意の識別情報や、該装置に関する情報を書き込むことが行われているが、固体撮像素子にそのような素子を新たに搭載することは、前記同様にコストをさらに上昇させるものであるので実際的ではない。
【０００８】
この発明の目的は、製造が簡単な識別情報源を備えた固体撮像素子とその識別情報付与方法を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。複数のフォトダイオードによる光電変換信号に対応した信号をタイミング信号に従って順次に伝達する信号伝達回路を備えた固体撮像素子に、互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴ（以下ＭＯＳトランジスタともいう）のゲート，ソース間電圧をそれぞれ第１電圧として取り出す第１回路を設ける。上記第１回路で形成された上記複数の第１電圧を順次に出力させる第２回路を設ける。上記第１回路と第２回路により識別情報源を構成する。
【００１０】
複数のフォトダイオードによる光電変換信号に対応した信号をタイミング信号に従って順次に伝達する信号伝達回路を備えた固体撮像素子の識別情報付与方法として、互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴのゲート，ソース間電圧をそれぞれ第１電圧として取り出す第１回路と、上記複数の第１電圧に対応した信号を順次に出力させる第２回路とを設ける。上記第２回路により出力される信号同士の大小レベル比較結果を上記固体撮像素子の識別情報とする。
【発明の効果】
【００１１】
固体撮像素子における製造プロセスでの素子バラツキを利用した識別情報源と識別情報付与方法を実現できる。
【発明を実施するための最良の形態】
【００１２】
図１には、この発明に係る固体撮像素子の一実施例の概略ブロック図が示されている。この実施例は、ＣＣＤ型固体撮像素子に向けられている。ＣＣＤ型固体撮像素子そのものの詳細な回路及び動作説明は専門書に譲るが、概略的には次の通りである。すなわち、フォトダイオード１００で光電子変換され蓄積された電荷は、それぞれに隣接して配置される垂直ＣＣＤ１０１に転送される。垂直ＣＣＤ１０１では、垂直転送信号Ｖφ１、Ｖφ２、Ｖφ３、Ｖφ４によって一斉に一行ずつ順次に、水平ＣＣＤ１０２に向かって転送される。
【００１３】
水平ＣＣＤ１０２においては、上記垂直ＣＣＤ１０１での一行分の転送期間において、水平転送信号Ｈφ１、Ｈφ２により上記垂直ＣＣＤ１０１から転送された一行分の信号電荷を増幅器１０３へ向かい順次に転送する。このようにして、水平及び垂直方向に配置されたフェトダイオード１００で光電変換された全ての信号電荷が１つずつ、ＯＧ電極とφＲＧ電極に挟まれた領域、つまりフローティング・ディフュージョン領域ＦＤにおいて電圧信号に変換される。この変換された電圧信号は、増幅器１０３で増幅された後、出力端子ＶＯＵＴから出力される。上記φＲＧ電極は、上記読み出された信号電荷に対応した電圧信号を電圧ＲＧにリセットさせる。
【００１４】
この実施例では、上記のようなＣＣＤ型固体撮像素子に固有の識別番号を付与するために好適な識別情報発生源が設けられる。上記垂直ＣＣＤ１０１の転送方向の初段側、つまりは上記水平ＣＣＤ１０２との接合部に対応した出力側とは反対側に単位識別情報源３０１が設けられる。この単位識別情報源３０１で形成された識別電圧Ｖａは、電荷の形態にされてＶＧ電極により各垂直ＣＣＤ１０１の入力段に伝えられる。このようにして複数の識別電圧Ｖａは、電荷の形態で各垂直ＣＣＤ１０１を通してパラレルに水平ＣＣＤ１０２に転送される。水平ＣＣＤ１０２においては、上記複数の垂直ＣＣＤ１０１からパラレルに転送された複数の識別電圧Ｖａに対応した電荷を順次に転送する。
【００１５】
水平ＣＣＤ１０２の出力部においては、前記通常の画素信号の出力動作と同様に前記フローティング・ディフュージョン領域ＦＤにおいて転送された各電荷が電圧信号に変換される。この変換された電圧信号は、増幅器１０３で増幅された後に出力端子ＶＯＵＴから出力される。上記識別情報源３０１で形成された識別電圧Ｖａは、アナログ信号であるので、上記出力端子ＶＯＵＴから出力される電圧信号もアナログ信号の形態となっている。このようなアナログ信号は、後述する信号処理によって固有の識別情報信号としてのデジタル信号化される。この実施例では、前記単位識別情報源３０１を、あたかも垂直ＣＣＤ１０１の初段側に追加された固体撮像素子とみなすものである。これによって、ＣＣＤ型固体撮像素子に特別な制御機構を追加せずに識別情報発生とそれを出力させる回路を設けることができるものである。
【００１６】
図２には、前記図１の単位識別情報源３０１の一実施例の回路図が示されている。この実施例では、単位識別情報源としてＮチャネルＭＯＳトランジスタＱ１が用いられる。このＭＯＳＦＥＴＱ１は、ドレインとゲートが短絡したいわゆるダイオード接続されており、抵抗Ｒ１が直列に接続される。上記ＮＭＯＳトランジスタのゲート，ソース間電圧Ｖａは、近似的にＮＭＯＳトランジスタＱ１の閾値電圧Ｖth＋αの電圧とされる。上記αは、該ＮＭＯＳトランジスタＱ１のドレイン電流に依存するが、同トランジスタが飽和動作領域にあるとき、電圧Ｖａは主として、該ＮＭＯＳトランジスタＱ１の閾値電圧Ｖthのランダムなバラツキを反映した値となる。上記同様な単位識別情報源３０１は、複数の垂直ＣＣＤ１０１に対応して複数個設けられるものである。これにより、上記複数の単位識別情報源３０１は、互いに同じ製造過程をもって同一の形態として形成されものとされる。
【００１７】
図３及び図４には、前記図１の垂直ＣＣＤにかかる電荷転送メカニズムの説明図が示されている。図３及び図４において、（ａ）に垂直ＣＣＤ１０１の垂直方向の断面構造が示され、（ｂ）に上記断面構造に対応した電位分布の例が示されている。図３には、前記識別情報を扱わないフォトダイオード１００からの電荷を通常に転送する例が示され、図４には識別情報を転送する例が示されている。
【００１８】
図３において、ＶＦ＝Ｌ（ロウレベル）にされて上記抵抗Ｒ、ＮＭＯＳトランジスタＱ１からなる単位識別情報源には電流が流れず、従って前記のような閾値電圧Ｖthに反映した電圧Ｖａは発生しない。そして、識別情報転送ゲートＶＧは、低い電圧にされておりゲートがオフしており、Ｎ＋拡散層の電荷はそのままに維持されて垂直ＣＣＤ１０１には転送されない。このように、通常の撮像動作時には、前記単位識別情報源３０１には電流が流れないようにされているので、無駄な電流消費が抑えられる。
【００１９】
図３において、時刻ｔ１〜ｔ６に示した垂直転送信号Ｖφ４＝Ｈ／Ｌ、Ｖφ３＝Ｈ／Ｌ、Ｖφ２＝Ｈ／Ｌ、Ｖφ１＝Ｈ／Ｌの組合せにより垂直転送動作が行われる。つまり、同図では時間ｔ１から時間ｔ７にかけて、Ｖφ３、Ｖφ２電極下のフォトダイオードで形成された光電変換による信号電荷が、右方向に移動してＶφ４、Ｖφ３電極下まで移動させられる様子が示されている。
【００２０】
図４において、ＶＦ＝Ｈ（ハイレベル）にされて上記抵抗Ｒ、ＮＭＯＳトランジスタＱ１からなる単位識別情報源には電流が流れ、従って前記のような閾値電圧Ｖthに反映した電圧Ｖａが発生する。そして、識別情報転送ゲートＶＧは、高い電圧にされておりゲートがオンしており、そのため、前記単位識別情報源３０１の出力Ｖａの電位は、前記識別情報転送ゲートＶＧを介して垂直ＣＣＤ１０１領域へ到達する。同状態で、通常の垂直転送信号Ｖφ１、Ｖφ２、Ｖφ３、Ｖφ４による垂直転送動作が行われると、時間ｔ１から時間ｔ６にかけて、垂直ＣＣＤ１０１の初段部分のいわゆる電位の井戸は前記単位識別情報源３０１の出力Ｖａの電位と等しくなる。時間ｔ７の状態では、Ｖφ４の低い電圧によって、前記単位識別情報源３０１の出力Ｖａと垂直ＣＣＤ１０１は分離し、垂直ＣＣＤ１０１には電圧Ｖａの電位に応じた電荷が残存する。その後は、通常の垂直転送信号Ｖφ１、Ｖφ２、Ｖφ３、Ｖφ４によって該単位識別情報源３０１の電圧Ｖａの電位に応じた電荷垂直転送動作が行われる。
【００２１】
上記単位識別情報源３０１及び、該単位識別情報源３０１の電圧Ｖａの電位を電荷量に変換する転送ゲート領域は、識別情報源の発生を担う重要な領域であるため、例えば光の影響を避ける目的で、アルミ層で該領域を覆うなどしてもよい。なお、通常のＣＣＤ動作をそのまま流用するために、垂直ＣＣＤの各段にはフォトダイオードからの信号電荷も転送される。ただし、これらの信号は、上記識別情報源の電圧Ｖａの読み出しの際に無視される（捨てられる）。つまり、通常の１画面分の信号電荷を掃き出した後に、上記単位識別情報源３０１の電圧Ｖａが１水平分だけ出力されることになる。
【００２２】
図５には、この発明に係る識別情報付与方法の一実施例の説明図が示されている。前記図１の固体撮像素子の出力端子ＶＵＯＴからは、図５（ａ）のようなアナログ値の出力信号９、６、４、１３、８…が出力される。該アナログ電圧量９、６、４、１３、８…は、図示しないテスタ等の測定装置によってアナログ−デジタル変換されたデジタル量の例を示している。該デジタル量の値９、６、４、１３、８…は、前記単位識別情報源３０１の出力Ｖａの電圧を前記測定装置によってアナログ−デジタル変換したものである。該デジタル量は、前記ＮＭＯＳトランジスタＱ１の閾値電圧Ｖthのバラツキの影響を受け、固体撮像素子個々に異なる値や変化を示す。すなわち、該デジタル量を以下のような信号処理を行うことによって個々の固体撮像素子に固有の識別情報として扱うことができる。
【００２３】
図５（ｂ）には、前記図５（ａ）に示したデジタル値を加工して扱うデータ量を縮小しつつ、信頼性の高い識別情報付与方法の一実施例の説明図が示されている。前記図５（ａ）のように、アナログ−デジタル変換後のデジタル量をそのまま扱ったのでは、例えば該デジタル量が８ビットで表されるとすると、前記単位識別情報源３０１の１つにつき、単純に８ビットずつ識別情報にかかるデータ量が増えし、電荷伝達経路での影響もそのまま反映されてしまう。そこで、連続する該デジタル量の変化量を求めて、該変化量の符号に応じて２値化することで該データ量の増加を抑える。すなわち、該デジタル量が増加した場合は“１”とし、減少した場合は“０”と定義する。
【００２４】
この構成は、前記ＮＭＯＳトランジスタＱ１同士の閾値電圧の差分に反映されたものであり、前記電荷転送路での影響を大幅に軽減させることができる。つまり、この実施例では、互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴの閾値電圧同士の差分を識別情報に反映させるものである。つまり、複数のＭＯＳＦＥＴのそれぞれは、相互が互いに同じ構造、同じサイズを持って構成される。言うまでもなくそれら素子は、同じ素子は同じプロセスの元で一括製造されると言う半導体集積回路装置の特徴に従って製造される。これによって複数ＭＯＳＦＥＴＱ１は、半導体集積回路装置の製造上の加工寸法のバラツキ、各種層の厚さバラツキ、不純物濃度バラツキ等々の製造バラツキによる影響を均等に受けるようにされる。
【００２５】
ゲートとドレインが短絡させられたＭＯＳＦＥＴのゲート，ソース間電圧は、前記のように閾値電圧Ｖthに等しくなる。全てのＭＯＳＦＥＴが、完全に同じ電気的特性を持っていれば、複数のＭＯＳＦＥＴの閾値電圧Ｖthは等しくなる。しかし、これは理想的な状態であり実際の半導体素子においては、僅かな特性の違いが存在するため、ＭＯＳＦＥＴの閾値電圧Ｖthに差が生じる。このようなＭＯＳＦＥＴの閾値電圧Ｖthのバラツキの原因としては、ＭＯＳトランジスタのゲート幅や、ゲート絶縁膜膜厚、導電決定不純物濃度とその分布などを挙げることができる。これらのバラツキはマクロ的な部分とミクロ的とに分けることができる。マクロ的な部分としては、同一ロット内の複数のウエハ間のゲート幅バラツキなどである。
【００２６】
本願発明においては、主としてミクロ的な部分のバラツキを利用するものであり、比較的に近接した位置に配置された素子問におけるバラツキを用いる。このようなミクロ的なバラツキは、比較的に近接した素子間にランダムに発生するものとして観測されるからである。すなわち、図２のＭＯＳＦＥＴＱ１の閾値電圧Ｖthのバラツキもランダムであると考えられる。この閾値電圧Ｖthのバラツキは、本願の１つの特徴である半導体素子の持つ特徴的な特性のバラツキを固有の識別情報として抽出する基となっている。このような半導体素子の持つ特徴的な特性のバラツキを固有の識別情報として抽出するために、前記のようなデジタル量が増加した場合は“１”とし、減少した場合は“０”と定義することに対応している。
【００２７】
図５（ｃ）には、特定の変化の挙動の習性を持った前記デジタル量を考慮した識別情報付与方法の一実施例の説明図が示されている。特定の変化の挙動の習性とは、例えば連続する該デジタル量が全体的に一方向の増加或いは減少の傾向を持つことや、偶数番目が奇数番目より大きいなどの周期性を持つなどを意味する。これらの習性は、前記単位識別情報源３０１の配置やその周辺レイアウト環境の影響を受けて発生する可能性がある。このような習性があると、得られた識別情報に偏りが含まれるためランダム性が低下することになる。そこで、前記連続するデジタル量の変化量のさらにその変化量（これを、二重のデジタル量の変化量、という。）を求めて、その変化量の符号に応じて２値化する。すなわち、該二重のデジタル量の変化が連続して増加した場合は“１”とし、減少した場合は“０”と定義する。これにより、上記の習性を上記デジタル量の変化から除去し、高品位のランダム性を持つ識別情報を得ることができる。
【００２８】
図５（ｄ）には、上記デジタル量を識別情報に加工する識別情報付与方法の他の実施例の説明図が示されている。この実施例では、該デジタル量を二つずつ組み合わせて両デジタル量を比較し、差分の値が正の場合“１”とし、負の場合“０”と定義する。これによっても、上記の習性を上記デジタル量の変化から除去し、高品位のランダム性を持つ識別情報を得ることができる。
【００２９】
図５（ｅ）には、特定の変化の挙動の習性を持った上記デジタル量を考慮して加工する識別情報付与方法の更に他の実施例の説明図が示されている。上記複数のデジタル量を二つずつ組み合わせて両デジタル量を比較した差分の、さらにその変化量を求めて、その変化量の符号に応じて２値化する。すなわち、該二重の差分の変化量が増加した場合は“１”とし、減少した場合は“０”と定義する。これにより、上記の習性を上記デジタル量の変化から除去し、高品位のランダム性を持つ識別情報を得ることができる。なお、以上の実施例では、前記アナログ量を一旦デジタル量に変換して扱っているが、もちろんアナログ量そのものを、コンパレータ回路などを使って大小比較して同様な信号処理を行うようにしてもよい。
【００３０】
図６には、この発明に係る固体撮像素子の他の一実施例の概略ブロック図が示されている。前記図１の実施例では、前記単位識別情報源３０１を垂直ＣＣＤ１０１の初段側（最端部）に配置されていた。そのため、前記単位識別情報源３０１の電圧Ｖａに応じた電荷量を増幅器１０３に導くまでに、垂直ＣＣＤ１０１及び水平ＣＣＤ１０２を通過しなくてはならず、種々の雑音の影響を受け易い。そこで、この実施例では、垂直ＣＣＤ１０１を介在しないで水平ＣＣＤに対して直接的に単位識別情報源３０１の電圧Ｖａに対応した電荷を転送させる。このため、水平ＣＣＤ１０２を挟んで前記垂直ＣＣＤ１０１と単位識別情報源３０１を振り分けて設けるようにするものである。つまり、垂直ＣＣＤ１０１が設けられる側とは反対側に前記単位識別情報源３０１を配置し、それに対応して転送ゲート電極ＶＧを配置するものである。このような構成により、本実施例においては、垂直ＣＣＤ１０１の経路を省略できるため該雑音の影響を低減できる。
【００３１】
図７には、この発明に係る固体撮像素子の更に他の一実施例の概略ブロック図が示されている。この実施例では、ダミー垂直ＣＣＤ１０１１が設けられる。このダミー垂直ＣＣＤ１０１１は、それに対応して垂直方向に前記単位識別情報源３０１が配置されて、それぞれの電圧Ｖａに応じた電荷を水平ＣＣＤ１０２へ導くために新たに追加されたものである。このため、水平ＣＣＤ１０２も、上記ダミー垂直ＣＣＤ１０１１に対応した１段分が追加される。上記複数の該単位識別情報源３０１の出力Ｖａの電位は、ＶＧ及びＶφ１又はＶφ３の高い電圧によりオンしたＶＧ電極下の識別情報転送ゲートを介して、前記ダミー垂直ＣＣＤ１０１１に前記Ｖａに応じた電荷量として蓄積される。その後は、通常の垂直ＣＣＤ転送の方法にならい順次垂直方向に転送される。そして、水平ＣＣＤ１０２を介して増幅器１０３へ転送される。なお、同図では、垂直ＣＣＤ１０１１は、出力端子ＶＯＵＴから見て水平ＣＣＤの遠端部に配置しているが、反対側の近端部であってもよい。
【００３２】
図８及び図９には、この発明に係る単位識別情報源の他の一実施例の回路図が示されている。ＣＣＤは、撮像素子の画素情報の転送という本質的な機能に好適な構造であり、それ故、ＣＣＤ型固体撮像素子の製造プロセスは、フォトダイオードとＣＣＤの性能の最適化を限りなく追求したものである。このように撮像という目的に必要な素子以外は搭載されていないといってよい。そのため、通常ＣＣＤ型固体撮像素子において使用される能動素子は、一般的にソースフォロワ型増幅器１０３に用いられるＣＣＤ構造を基礎としたＮＭＯＳトランジスタのみである。したがって、ＣＣＤ型固体撮像素子に搭載される単位識別情報源３０１としては、ＮＭＯＳトランジスタとＣＣＤを構成するためのＮ型拡散層を利用した抵抗器などで構成する必要がある。
【００３３】
図８（ａ）には、前記図２の回路の抵抗負荷Ｒ１をＮＭＯＳトランジスタＱ２による負荷に変更したものが示されている。つまり、エンハンスメント型ＮＭＯＳトランジスタＱ２のゲートとドレインとを接続して抵抗素子として動作させるものである。負荷抵抗として、前記のような拡散層抵抗Ｒ１かこの実施例のようなＮＭＯＳトランジスタＱ２かの選択には、それぞれのプロセスばらつきやレイアウト面積等が考慮される。なお、特に断わらないが、以降の実施例において抵抗素子をＮＭＯＳトランジスタへ置き換えることが可能である。ＮＯＳトランジスタは、ディプレッション型としてもよい。ディプレッション型ＭＯＳトランジスタは、例えばゲートとソースとが接続される。
【００３４】
図８（ｂ）には、二つのＮＭＯＳトランジスタＱ１及びＱ３間の閾値電圧Ｖthの差を利用した相補型単位識別情報源の例が示されている。本回路は、いわゆる定電流源回路と称されるもので、左右のＮＭＯＳトランジスタＱ１、Ｑ２及び抵抗Ｒ１、Ｒ２の特性が同じとき、すなわち左右が理想的に対象のとき、左右のＮＭＯＳトランジスタＱ１、Ｑ２及び抵抗Ｒ１、Ｒ２に同じ電流が流れ、且つ電圧Ｖａ及びＶｂが同電位となる。ここで、ＮＭＯＳトランジスタＱ１の閾値電圧Ｖthが、ＮＭＯＳトランジスタＱ３のそれよりΔＶthほど僅かに高いとすると、ＮＭＯＳトランジスタＱ１のドレイン及びゲート電位、すなわち電圧Ｖｂは、ほぼΔＶth上昇する。そのため、ＮＭＯＳトランジスタＱ３の電流は増加し、電圧Ｖａは降下する。その変化量ΔＶａは、およそ、ΔＶａ＝（−ｇｍ・Ｒ）ΔＶthである。すなわち、電圧ＶａとＶｂ間には、左右トランジスタＱ１とＱ３のＶth差のｇｍ・Ｒ倍の電位差が生じる。ここで、Ｒは負荷抵抗Ｒ１，Ｒ２の値、ｇｍはＮＭＯＳトランジスタＱ１，Ｑ３の相互コンダクタンスであり、ＮＭＯＳトランジスタＱ１，Ｑ３の定数（チャネル幅／チャネル長）と定常電流に依存する。
【００３５】
図８（ｃ）には、二つのＮＭＯＳトランジスタ間の閾値電圧Ｖthの差を利用した他の一例が示されている。本回路は、前記ＮＭＯＳトランジスタＱ３のドレイン電圧（Ｖｂ）がゲートに供給されるＮＭＯＳトランジスタＱ４及び負荷抵抗Ｒ３が設けられる。そして、上記ＮＭＯＳトランジスタＱ３とＱ４のドレインから電圧ＶｂとＶａを得るものである。このように二重連結した電流ミラー回路とされる。ＮＭＯＳトランジスタＱ１及びＱ３にΔＶth差があるとき、電圧ＶｂとＶｃにはΔＶthのｇｍ・Ｒ倍の電位差が生じる。さらにＶａとＶｂには、ΔＶthの（ｇｍ・Ｒ）2倍の電位差が生じる。例えば、ｇｍ・Ｒを１０倍と仮定し、上記Ｖth差を１０ｍＶとすると、出力電位差は１Ｖである。ＣＣＤ型固体撮像素子の映像信号出力の振幅は、一般的に１〜２Ｖであるので、１Ｖは十分に大きな値である。
【００３６】
図８（ｄ）は、ＮＭＯＳトランジスタＱ１１とＱ１２のダイオード接続を２段としたものが示されている。これにより、電圧Ｖａの定常値は１段よりも単純計算の場合２倍となる。さらに、電圧Ｖａの変動幅である分散が２倍、標準偏差は√２倍（１．４倍）となるため、よりバラツキの明確な識別情報を生成できる。なお、ＮＭＯＳトランジスタを３段とした場合には、出力Ｖａの値は１段よりも単純計算の場合３倍となり、Ｖthの分散は３倍、標準偏差は√３倍（１．７倍）となる。
【００３７】
図８（ｅ）には、ＮＭＯＳトランジスタＱ１１とＱ１２のダイオード接続を２段として、それに対応して２段のＮＭＯＳトランジスタＱ３１、Ｑ３２を設けて二つのＮＭＯＳトランジスタ間の閾値電圧Ｖthの差を利用している。つまり、前記図８（ｂ）と（ｃ）を組み合わせたカスケード型定電流源回路とされものである。
【００３８】
図８（ｆ）には、ＮＭＯＳトランジスタのダイオード接続を２段として、前記図８（ｃ）の構成と組み合わせて二重連結した電流ミラー回路とされる。これにより、さらに電圧ＶａとＶｂの電位差が大きくなる。
【００３９】
図９（ａ）には、ＮＭＯＳトランジスタＱ１１とＱ１２のダイオード接続を２段として、ドレイン基準としたものが示されている。電圧Ｖａの電位は、ＶＦ−（２×Ｖth）となる。動作電圧ＶＦの電圧を制御することで、電圧Ｖａの定常電位を任意に設定することが比較的容易となる。
【００４０】
図９（ｂ）は、図８（ｅ）の変形例であり、２段接続のＮＭＯＳトランジスタＱ１１、Ｑ１２とＱ３１、Ｑ３２のうち、ＮＭＯＳトランジスタＱ１１とＱ３２がダイオード接続とされる。ＮＭＯＳトランジスタＱ１１とＱ３１がダイオード形態に接続され、ＮＭＯＳトランジスタＱ３２とＱ１２がダイオード形態に接続される。つまり、ウイルソン型の定電流源回路とされる。
【００４１】
図９（ｃ）は、ＮＭＯＳトランジスタＱ１とＱ３のそれぞれに並列形態にスイッチＳＷ１、ＳＷ２が設けられる。これにより、識別情報の一部に任意の固定情報を挿入することができる。同図は、相補型単位識別情報源の一つの実施例であり、スイッチＳＷ１及びＳＷ２の状態、すなわち短絡か切断かは、ＣＣＤ型固体撮像素子の製造に用いる例えばアルミ配線層用フォトマスク上の対応する図形によって決定される。例えば、スイッチＳＷ１が短絡の場合、出力Ｖａの電位は常にＶｂのそれより高い電位となるため、対応する識別情報は常に定義された‘１’か‘０’の何れかに固定される。例えば、製造ロット等の固定情報を挿入することができる。
【００４２】
図９（ｄ）には、前記図９（ａ）における負荷抵抗を、定電流源に変更したものが示されている。ＮＭＯＳトランジスタＱ１と抵抗器Ｒ１からなる基準電流源は、複数の単位識別情報源１０１０と共通することにより、面積を縮小できる。
【００４３】
図９（ｅ）には、二つの単位識別情報源の出力を一つの端子Ｖａから出力する実施例が示されている。これは、前記図９（ａ）を二つ並列に接続し、抵抗Ｒ１と電圧Ｖａを一つにまとめたものである。電圧ＶＦ１の電位を高く、電圧ＶＦ２の電位を低くすると、電圧Ｖａは、電圧ＶＦ１に対してＮＭＯＳトランジスタＱ１１とＱ１２の閾値電圧の合計の電圧だけ低い電圧が生じる。電圧ＶＦ１の電位を低く、電圧ＶＦ２の電位を高くすると、電圧Ｖａは、電圧ＶＦ２に対してＮＭＯＳトランジスタＱ５１とＱ５２の閾値電圧の合計の電圧だけ低い電圧が生じる。これにより、ＮＭＯＳトランジスタＱ５１、Ｑ５２と、電圧ＶＦ２を追加することで、容易に識別情報量を増やすことができる。
【００４４】
図１０には、２つの電圧ＶａとＶｂを形成する単位識別情報源を用いるＣＣＤ固体撮像素子の一実施例の概略構成図が示されている。この実施例の単位識別情報源は、相補型単位識別情報源３０１１とされる。該相補型単位識別情報源３０１１により形成された電圧出力Ｖａ及びＶｂは、一方が上昇又は下降すると他方は降下又は上昇するように、互いに相反する変化を示す。さらに、電圧Ｖａの変化量の絶対値は、左右トランジスタＱ１とＱ３の閾値電圧Ｖthの差のｇｍ・Ｒ倍であるため、該左右トランジスタＱ１、Ｑ３の閾値電圧Ｖthの差がより明確に表れる。従って、電圧ＶａとＶｂの両方の電位に応じた電荷量を、垂直ＣＣＤ１０１と水平ＣＣＤ１０２を伝達させ、該電荷量を電荷電圧変換して比較することで識別情報をより確実に生成することが可能である。この実施例の固体撮像素子に設けられる単位識別情報源としては、前記図８（ｃ）、（ｅ）、（ｆ）及び図９（ｂ）、（ｃ）についても同様である。
【００４５】
図１１には、２つの電圧ＶａとＶｂを形成する単位識別情報源を用いるＣＣＤ固体撮像素子の他の一実施例の概略構成図が示されている。前記相補型単位識別情報源３０１１の電圧Ｖａ及びＶｂに応じた蓄積電荷は、垂直ＣＣＤ１０１を伝達する間に種々の雑音の影響を受ける。そこで、該電荷を複数の垂直ＣＣＤ１０１を用いて並列に転送することで、雑音の影響による電荷量の変動を抑えることができる。例えば、同図において、電圧Ｖａ及びＶｂに対応する出力端子ＶＯＵＴの電圧値はそれぞれ２つ得られるので、その平均をＶａ又はＶｂの電位とみなすことができる。
【００４６】
図１２には、垂直方向に配置した前記単位識別情報源の情報を並列化する他の実施例の構成図が示されている。この実施例の固体撮像素子は、前記図７のようにダミー垂直ＣＣＤが設けられ、単位識別情報源３０１で形成された電圧Ｖａに対応した電荷を隣接する２つのダミー垂直ＣＣＤ段に転送し、出力部でそれを平均化して隣接する単位識別情報源３０１同士の差分から識別情報を得るようにするものである。
【００４７】
図１３には、垂直方向に配置した前記単位識別情報源の情報を並列化する更に他の実施例の構成図が示されている。この実施例では、前記相補型単位識別情報源３０１１の電圧Ｖａ及びＶｂは、前記図１２と同様な上記ダミー垂直ＣＣＤにより出力されるというものである。この例では、前記説明したように相補型単位識別情報源３０１１がＮＭＯＳトランジスタの閾値電圧Ｖthのプロセスバラツキの差分がいわば増幅された形態として電圧Ｖａ及びＶｂを形成して、同じダミー垂直ＣＣＤを用いて出力させるものであるので、出力信号ＶＯＵＴを簡単な電圧比較を行う等の信号処理により固体撮像素子固有の識別情報を得ることができる。
【００４８】
発明者は、これまで示したように、識別情報を半導体装置に付与する技術に関して、ＣＣＤ型固体撮像素子に好適な方法を考案した。さらに、発明者は素子の特性バラツキを利用した識別情報を、半導体装置に付与する技術に関する検討において、ＣＭＯＳ型固体撮像素子においても好適な方法について考案した。
【００４９】
ＣＣＤ型固体撮像素子は、画像を撮影するという目的に特化しており、フォトダイオードとＣＣＤ、それと若干のＮＭＯＳトラジスタで構成されており、一般のＬＳＩなどとは趣を異とする半導体装置の中では特殊な存在である。一方ＣＭＯＳ型固体撮像素子は、一般的なＣＭＯＳ半導体製造・設計技術をベースとしており、唯一フォトダイオードを用いる光電変換部以外は、一般のＬＳＩと大きな違いはない。
【００５０】
発明者は固体撮像素子の調査・研究において、ＣＭＯＳ型固体撮像素子固定パターン・ノイズの存在と、該固定パターン・ノイズがＣＭＯＳ型固体撮像素子の光電変換部の増幅ＭＯＳトランジスタの閾値バラツキに起因したものであることを知り、該閾値バラツキが識別情報源として利用できることに気付いた。
【００５１】
図１４及び図１５には、この発明に係るＣＭＯＳ型固体撮像素子の一実施例の構成図が示されている。ＣＭＯＳ型固体撮像素子の動作原理の詳細な説明は専門書に譲るが、概略的には次のとおりである。先ず、垂直走査回路１２０１からのリセット信号ＲＲの高い電圧とＮＭＯＳトランジスタＭＲによりフォトダイオードＰＤのカソード電極端Ｎｋの蓄積電荷が初期化され、続いて照射された光とフォトダイオードＰＤの光電変換によって該カソード電極端Ｎｋに電荷が蓄積され、光が電気的な物理量に変換される。その後、水平選択線の高い電圧でオンしたスイッチＮＭＯＳトランジスタＭＳを介して増幅ＭＯＳトランジスタＭＡの出力が列信号線ＣＤに伝えられ、水平走査回路１２０３にある後述の回路１２０２及び列選択スイッチ１３０４を経て、共通信号線ＣＢへ出力される。
【００５２】
該増幅ＭＯＳトランジスタＭＡはソースフォロワ型であり、定電流源１３０３端には、列信号線ＣＤの抵抗を無視すれば、増幅ＭＯＳトランジスタＭＡのゲート電圧より該トランジスタＭＡの閾値電圧Ｖｔｍ分低い電圧が表れる。結局、光の量が電荷さらに電圧値として取り出されるときに、増幅ＭＯＳトランジスタＭＡの閾値Ｖｔｍが影響する。該閾値電圧Ｖｔｍは、製造の過程でバラツキ、そのバラツキの大きさは、上記光電変換で得られる本来の映像信号の大きさと比べても無視できないものである。そのためＣＭＯＳ型固体撮像素子では、種々の方式による該閾値電圧をキャンセルするための固定パターン・ノイズ抑圧回路１３０２（一般的に、ＣＤＳと称される。）が必ず備わっている。裏を返せば、ＣＭＯＳ型固体撮像素子は、増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖｔｍのバラツキの影響を避けられないものであると同時に、該バラツキを識別情報源として利用することができる。
【００５３】
識別情報源１２０４は、ＣＭＯＳ型固体撮像素子の撮像素子１０２５を基礎とした、識別情報の素となる閾値バラツキを発生する専用の識別情報発生源であって、正規の撮像素子１２０５に隣接して配置される。また、識別情報生成回路１２０２は、該識別情報発生源１２０４によって発生した信号から識別情報を生成する回路である。
【００５４】
図１６には、識別情報源１２０４と識別情報検出回路１２０２の一つの実施例の回路図が示されている。識別情報源１２０４は、基本的には撮像素子本来の撮像回路１２０５と同じ構成であるが、リセットＭＯＳトランジスタＭＲやフォトダイオードＰＤの影響を排除するために、増幅ＭＯＳトランジスタＭＡのドレインとソースを短絡させている点が異なっている。
【００５５】
特定の行選択線ＲＳが高い電圧になると、対応する二つの識別情報源１２０４のスイッチＭＯＳトランジスタＭＳがオンし、該識別情報生成回路１２０２内のコンパレータ１４０２の二つの入力には、上記二つの識別情報源１２０４内の、それぞれの増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖthだけ電源電圧より低い電圧が発生する。該二つの増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖthは、前記のようにランダムなバラツキを持つ。コンパレータ１４０２の“＋”入力側の識別情報源１２０４内の増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖthが、“−”側のそれより大きい場合、列信号線ＣＤａの電圧はＣＤｂの電圧より低くなり、コンパレータ１４０２の出力ＣＰＰは低い電圧となる。該ＣＰＰの電圧が低い電圧の状態を識別情報’０‘と定義する。また、上記入力電圧の大小関係が逆の場合、コンパレータ１４０２の出力ＣＰＰは高い電圧となる。その高い電圧の状態を識別情報“１”と定義する。
【００５６】
図１７には、識別情報の一部に任意の固定情報を挿入するための識別情報源の一実施例の回路図が示されている。図１７（ａ）は、常に識別情報“１”を得るもので、前記コンパレータ１４０２の“−”入力側のスイッチＭＯＳトランジスタＭＳが、列信号線ＣＤｂから開放されている（接続されない）。逆に、図１７（ｂ）は、常に識別情報“０”を得るもので、前記コンパレータ１４０２の“＋”入力側のスイッチＭＯＳトランジスタＭＳが、列信号線ＣＤａから開放されている（接続されない）。
【００５７】
図１８には、フォトダイオード＋ＦＤ方式の画素における識別情報の一部に任意の固定情報を挿入するための識別情報源の一実施例の回路図が示されている。図１８（ａ）は、常に識別情報“１”を得るもので、図１８（ｂ）は、常に識別情報“０”を得るものである。この例でも、前記図１７と同様にスイッチＭＯＳトランジスタＭＳが、列信号線ＣＤｂ又は列信号線ＣＤａから開放されるようにするものである。同図のフォトダイオード＋ＦＤ方式の画素は、正規の撮像素子１０２５にも当然に適用される。
【００５８】
図１９には、ＣＭＯＳ型固体撮像素子に識別情報を付与する他の実施例のブロック図が示されている。この実施例は、直列式識別情報生成方式とされる。識別情報源１２０４は、正規の撮像素子１２０５に隣接し１列のみ配列される。識別情報は、隣り合う二つの識別情報源１２０４内の増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖthの差を基に生成される。つまり、識別情報検出回路１６０１により１番目と２番目の識別情報源１２０４、３番目と４番目の識別情報源１２０４、５番目と６番目の識別情報源１２０４、以降Ｎ番目とＮ＋１番目の識別情報源１２０４からそれぞれ１ビットという具合に生成する。上記識別情報源１２０４は、正規の撮像素子外周に配置されたダミー素子を使ってもよい。
【００５９】
図２０には、前記直列式識別情報生成方式に適した識別情報検出回路１６０１の一実施例の回路図が示されている。この実施例回路は、列選択線ＣＤｘを入力とし、信号Ｔ、Ｗ、Ｌによって識別情報をラッチ１７０１の出力ＣＰＳに得る。
【００６０】
図２１には、図２０の識別情報検出回路１６０１の動作を説明するための波形図が示されている。同図にはＲＳ０及びＲＳ１で選択される二つの識別情報源１２０４から識別情報を生成する例が示されている。信号ＷとＴのハイレベルによりインバータ回路からなる増幅回路ＡＭＰ１とＡＭＰ２の入力と出力とを短絡して形成された論理しきい値電圧を基準にし、ＲＳ０で選択された識別情報源１２０４の増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖthに対応した電圧（Ｖdd−Ｖth０）がキャパシタＣ１に保持される。信号Ｗがロウレベルにされ、ＴのハイレベルによりＲＳ１で選択された識別情報源１２０４の増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖthに対応した電圧（Ｖdd−Ｖth１）がキャパシタＣ１に入力される。
【００６１】
もしも、（Ｖdd−Ｖth０）＞（Ｖdd−Ｖth１）なら、キャパシタＣ１を通して伝えられる電圧が論理しきい値電圧よりもて低いくなり、上記２段の増幅回路ＡＭＰ１とＡＭＰ２により増幅されてロウレベルの出力信号が形成される。逆に（Ｖdd−Ｖth０）＜（Ｖdd−Ｖth１）なら、キャパシタＣ１を通して伝えられる電圧が論理しきい値電圧よりも高くなり、上記２段の増幅回路ＡＭＰ１とＡＭＰ２により増幅されてハイレベルの出力信号が形成される。これらのハイレベル／ロウレベルの増幅信号は、信号Ｌによりラッチ１７０１に保持される。キャパシタＣ２は、増幅回路ＡＭＰ１とＡＭＰ２の論理しきい値の差分を保持してオフセットキャンセルを行う。
【００６２】
図２２には、フレームバッファ方式ＣＭＯＳ型撮像素子から、同撮像素子固有の識別情報を抽出する実施例のブロック図が示されている。フレームバッファ方式とは、前記の固定パターン・ノイズを外部の信号処理によって除去するものである。詳しい動作説明は専門書に譲るが、概略的には次の通りである。すなわち、固定パターン・ノイズの原因である撮像素子内の増幅ＭＯＳトランジスタＭＡの閾値電圧Ｖthのバラツキを、光を遮断した状態でフレームバッファ１９０３に一旦取り込み、通常の撮像で得られた信号から差し引くというものである。つまり、上記フレームバッファ１９０３とは、撮像素子内の増幅ＭＯＳトランジスタＭＡの閾値電圧のバラツキの情報であるので、それを識別情報抽出回路１９０５又は信号処理ソフトウェアで抽出するものである。
【００６３】
図２３には、本発明に係る固有の識別情報を付与する機能を具備したＣＣＤ型固体撮像装置の一実施例の概略ブロック図が示されている。ＣＣＤ型固体撮像素子を使用する場合、ＣＣＤ型固体撮像装置としては、本体であるＣＣＤ型撮像素子以外に、タイミング／制御ＩＣと映像信号処理ＩＣが設けられる。同図におけるタイミング／制御ＩＣのＶＦ、ＲＤ、ＶＧ、ＩＮ、ＩＤは、上記ＣＣＤ型固体撮像素子から識別情報を取り出すために追加された信号端子である。識別情報要求信号ＲＤが活性化すると、ＶＦが高い電圧に変化する。ＶＦは、例えば図２、図８及び図９に示される単位識別情報源の電源電圧である。
【００６４】
上記電源電圧ＶＦは、識別情報の要求がないときは、遮断又は低い電圧とされて、単位識別情報源内のＮＭＯＳトランジスタへの電気的なストレスを回避するとともに定常的に電流が流れるのを防止する。続いて、ＶＧ，Ｖφ１、Ｖφ２、Ｖφ３、Ｖφ４、ＲＧ等が前記図４に示されるように動作し、映像信号出力Ｖｏｕｔから識別情報の素となるアナログ量を出力する。タイミング／制御ＩＣは、該アナログ量を映像信号出力Ｖｏｕｔから受け取り、同ＩＣ内で図５に示されるような信号処理手法に従って該映像信号を識別情報に変換する。得られた、識別情報は端子ＩＤからデジタル信号として出力される。なお、上記識別情報変換を映像信号処理ＩＣによって行ってもよい。
【００６５】
個々の固体撮像素子に識別情報が付与されることによって、様々な応用や効果が期待できる。例えば、製造工場においては、製品の歩留や品質の改善に利用できる。さらに、個々の出荷品について履歴追跡が可能となり、製品事故などが発生した場合の迅速な対応が可能になる。また、固体撮像素子は、製造時のロットやウェハによって、色の調整が微妙に変るため、補正を必要とする場合や、許容範囲内の欠陥画素を含む場合がある。このような場合、識別情報から得られた履歴情報をもとに適切な色の補正方法や欠陥の補間処理を施すことができる。
【００６６】
図２４には、本発明に係るＣＣＤ型固体撮像素子及びＣＭＯＳ型固体撮像素子にかかる識別情報の、デジタル署名技術への応用の一実施例の説明図が示されている。通常に撮像された画像情報２１０１に識別情報２１０２を素にした署名情報を、例えば透かし技術を用いて合成２１０３するというものである。これにより、画像自体がどの撮像素子で撮影されたものか分かるようになり、また改竄などの不正も検出できるようになる。近年、映像情報の不法な複製や模倣、改竄などのいわゆる著作権にかかる犯罪の急増が大きな社会問題となっている。それらの不法な行為を防止するために、様々な暗号やセキュリティ技術が実用化されている。その中でいわゆるデジタル署名という技術があり、これに上記識別情報２１０２を基にした署名情報に利用する。
【００６７】
図２５には、ＣＭＯＳ型固体撮像素子に固有の識別情報を付与する更に他の一実施例のブロック図が示されている。前記図１４及び図１９においては、固有の識別情報の基として専用の識別情報源１２０４を付加したが、本実施形態では、通常の撮像回路１２０５をそのまま流用するものである。つまり、図２５において、識別情報源として流用された撮像回路１２０５は、列信号線ＣＤ０上のものであり、同回路内のＮＭＯＳ増幅トランジスタＭＡの閾値電圧Ｖthのバラツキが識別情報の基となる。
【００６８】
図２６には、図２５の構成において識別情報源から識別情報を抽出する時の動作波形図が示されている。制御信号ＡＳが活性化すると、識別情報を撮像回路から抽出する動作状態に遷移する。つまり、行走査線回路２２０１の全てのリセット信号ＲＲ０〜ＲＲｉ−１は、高い電位となり撮像回路１２０５のフォトダイオードのカソード端、すなわち増幅用ＮＭＯＳトランジスタＭＡのゲートＮｋの電位を電源Ｖddと同じ電位に固定する。続いて、行選択信号ＳＲを順次高い電位に変化させ、選択スイッチＮＭＯＳトランジスタＭＳをオンさせる。それによって、直列式識別情報生成回路２２０２の入力端のＣＤ０には、電源Ｖddの電位から上記識別情報源である撮像回路１２０５の増幅用ＮＭＯＳトランジスタＭＡの閾値電圧Ｖthだけ低い電圧（Ｖdd−Ｖth）が発生する。
【００６９】
図２７には、直列式識別情報生成回路２２０２の一実施例の回路図が示されている。該回路は、前記図２０に示される列式識別情報生成回路１６０１とほぼ同等だが、定電流源Ｉｏが備わっていない。該直列式識別情報生成回路２２０２は、上記ＣＤ０から識別情報を抽出してＣＰＴから出力する。なお、特に図示していないが、直列式識別情報生成回路２２０２は、制御信号ＡＳが活性化したときにのみ動作する。
【００７０】
図２８には、ＣＭＯＳ型固体撮像素子に固有の識別情報を付与する更に他の一実施例のブロック図が示されている。これまで説明したように、ＣＭＯＳ型固体撮像素子はその原理上、固定パターンノイズが存在し、該ノイズは撮像回路中の増幅用ＮＭＯＳトランジスタの閥値電圧のバラツキの影響によるものである。該バラツキの影響を除去するため。ＣＭＯＳ型固体撮像素子には、ＣＤＳ回路を代表とするさまざまな手法除去の仕組みが搭載されている。裏を反せば、それら除去の仕組みを無効にすれば、上記増幅用ＮＭＯＳトランジスタの閥値電圧のバラツキを出力ＤＢから取り出して利用することが可能である。
【００７１】
図２９には、図２８の列選択回路２５０２の一実施例の回路図が示されている。同図においては、上記ＣＤＳ回路を通過する通常の列信号経路ＣＢに加え、該ＣＤＳ回路２７０３を迂回して直接列信号線の電圧を引き出す経路ＤＢを追加した。迂回信号ＡＳを高い電圧にすることで、列選択信号ＣＳ０〜ＣＳｎ−１で選ばれた列信号ＣＤ０〜ＣＤｎ−１が共通信号線ＤＢから出力される。上記迂回経路は、上記列信号ＣＤ０〜ＣＤｎ−１の全てに設ける必要はなく、識別の能力に必要な数だけでよい。
【００７２】
図３０には、図２８の構成において識別情報源から識別情報を抽出する時の動作波形図が示されている。制御信号ＡＳが活性化すると、識別情報を撮像回路から抽出する動作状態に遷移する。つまり、行走査線回路２５０１の全てのリセット信号ＲＲ０〜ＲＲｉ−１は、高い電位となり撮像回路１２０５のフォトダイオードのカソード端、すなわち増幅用ＮＭＯＳトランジスタＭＡゲートＮｋの電位を電源Ｖddと同じ電位に固定する。さらに、列選択回路２５０２では、ＮＭＯＳトランジスタ２７０１がオンする。続いて、行選択信号ＳＲ０〜ＳＲｉ−１を順次高い電位に変化させ、選択スイッチＮＭＯＳトランジスタＭＳをオンさせる。それによって、直列式識別情報生成回路２５０２の入力端のＣＤ０〜ＣＤｎ−１には、電源Ｖddの電位から上記識別情報源である撮像回路１２０５の増幅用ＮＭＯＳトランジスタＭＡの閾値電圧Ｖthだけ低い電圧が発生する。最終的に、列選択信号ＣＳ０〜ＣＳｎ−１で選ばれた列信号線ＣＤ０〜ＣＤｎ−１の信号が、ＣＤＳ回路２７０３を迂回して共通信号線ＤＢに表れる。
【００７３】
図３１には、図２８に示された実施例に対応する識別情報の抽出方法の一実施例のブロック図が示されている。図２８に示されたＣＭＯＳ型固体撮像素子２８０１のアナログ信号出力は、アナログ−デジタル変換回路２８０２によってデジタル化され、画像アナログ信号ＣＢ及び識別情報アナログ信号ＤＢはそれぞれＦＣＢ，ＦＤＢから出力される。上記ＣＢとＤＢは同じ信号線に共通化してもよい。また同様に、画像デジタル信号ＦＣＢと識別情報デジタル信号ＦＤＢは同じ信号線に共通化してもよい。画像デジタル信号ＦＣＢは、映像処理回路２８０３によって映像情報に加工される。識別情報デジタル信号ＦＤＢは、制御回路２８０４によって、識別情報が抽出される。前記増幅用ＮＭＯＳトランジスタの閾値電圧のバラツキを反映した識別情報デジ信号ＦＤＢから、識別情報を抽出する方法は、例ば前記図５に示されている。上記２８０２、２８０３及び２８０４はそれぞれ独立は半導体装置であってもよいが、機能が複合されたものであってもよい。
【００７４】
図３２には、いわゆるシステム・オン・チップにおける本発明の一実施例のブロック図が示されている。映像処理回路２９０３の後の高度情報処理のための、例えば画像圧縮機能、識別・認証機能などを備えた回路である。このような大規模なシステム・オン・チップに容易に識別情報を付与することができるため、該装置の歩留りや信頼性の向上に寄与するものとなる。
【００７５】
図３３には、この発明に係る識別情報発生回路を用いた固体撮像素子の一実施例の概略構成図が示されている。固体撮像素子に識別情報を付与するそもそもの目的は、個々の固体撮像素子毎に固有の番号を付けることである。番号を付ける最も一般的な方法としては、レーザフューズやフラッシュ（ＦＬＡＳＨ）メモリなどを使う方法もあるが、前記のように特別なプロセスやプログラム工程などが必要となる。
【００７６】
この実施例では、ウエハ状態で本願の識別情報源で発生した識別情報源をテスタにより読み出し、ワークステーションで種々のデータなどと関連させて登録する。各固体撮像素子が製品となり、携帯電話機やデジタルカメラなどの電子機器に搭載された後に、固体撮像素子から識別情報を読み出す。その時、読み出された識別情報は、同一の固体撮像素子であっても、動作環境や条件が登録時と異なっていることがあり、完全に一致する保証はない。しかし、識別情報の食い違いの程度より、同一あるいは同一でないということが推定できる。食い違いの程度とは具体的に、登録時とそれより後の時点で読み出された識別情報の間の「ハミング距離」により定量化できる。
【００７７】
図３４及び図３５には各々、この発明に係る固体撮像素子の識別システムにおける照合アルゴリズムの一実施例の構成図が示されている。図３４図には、登録方法が示されている。
【００７８】
(1) 識別情報源からのアナログ値を基に順次出力されるもの同士の差分の大小比較結果情報を読み出て例えば２５６ビットからなる識別情報を生成する。
(2) それを識別情報管理台帳に登録し、測定データなどの情報を格納したデータベースと関連付けるために管理番号を設ける。
(3) 登録数を１つ増やす。ここでは、新規に登録される識別情報は、常に登録済みのものと重複しないことが前提だが、新規登録時に登録済みのものとの重複を確認し、何ならかの警告を発するというような手順を追加することも有効である。
【００７９】
図３５は、照合方法が示されている。このシステムでは、登録時と照合時の環境や条件の違いによる識別情報の変動を許容することが特徴である。
(1) 識別情報発生回路から前記同様にして２５６ビットの識別情報を読み出す。これを被識別情報という。
(2) 管理台帳から登録識別情報を順次取り出す。
(3) 登録識別情報と被識別情報の間のハミング距離を求める。
(4) 登録識別情報と被識別情報の間のハミング距離が小さいものを一致候補にする。上記(2) 〜(4) 繰り返すことで、最終的に全ての登録識別情報の中で最も違いが小さいものが同一最有力候補となる。
【００８０】
図３６には、本発明に係る識別情報発生回路を用いた固体撮像素子のトレース管理システムの一実施例の簡略図が示されている。当該システムが、実現しようとしているのは、最小限の資源の追加によって、ウエハ上に配列されている状態の個々の固体撮像素子と、パッケージングさればらばらになった状態の同一チップを関連付けることであり、それにより固体撮像素子の製造から最終使用段階に至るまでの履歴を一貫した管理を可能とすることである。例えば、カメラなどの最終製品を組み立てる時に、識別情報を基に、図３１の２８０３に欠陥画素アドレスや色補正情報をプログラムする等が考えられる。
【００８１】
この実施例においては、一般的な半導体の製造工程である、前工程、ウエハ状態でいくつかの電気的試験（プローブ試験）及び、後工程における選別試験の様を示している。（１）前工程では、製造工程における種々の装置データ、プロセス条件、工程管理情報などを前工程データ収集・解析システムで管理している。（２）プローブ試験では、ウエハ状態で試験した結果をプローブ試験データ収集システムに蓄積し、前工程データ収集・解析システムと情報を交換し、例えば前工程に履歴と対比させ歩留の向上を図っている。半導体製造工場の形態によっては、前工程データ収集・解析システムとプローブ試験データ収集システムが一体になっている。（３）後工程における選別試験も、プローブ試験と同様である。
【００８２】
このような一般的な生産管理システムを既に導入する半導体製造工場あるいは複数の企業にまたがる生産手法において、新たに本発明に係る識別情報発生回路を用いた、半導体製品のトレース管理システムを導入するにあたり、如何に最小限の資源の追加によって速やかに実現するかが重要な課題である。同図に例示された生産履歴システムが解決しようとする課題やその解決手段については、以降の説明で明らかになるであろう。
【００８３】
言うまでもなく、半導体の製造は開始から終了までの工程は一方向に進行する。それゆえ、生産管理もそれを前提として、工程順に沿ってデータを管理システムに逐次収集する。トレース履歴管理システムは、プローブ試験識別情報を、プローブ試験データ収集システムから収集する。プローブ試験識別情報には、本発明に係る識別情報および、製品を区別するための品種名、製造ロット番号、ウエハ番号、ウエハ上の位置情報などを最低限含む。このプローブ試験識別情報の収集の際、例えばチップの重複や、本発明に係る識別情報発生回路から発生した識別情報の異常等の情報の妥当性のチェックを行う。
【００８４】
次に、生産履歴システムは、選別試験識別情報を、選別試験データ収集システムから収集する。選別試験識別情報には、本発明に係る識別情報発生回路から得られる識別情報を最低限含む。この選別試験識別情報の収集の際、例えばチップの重複や、本発明に係る識別情報発生回路から発生した識別情報の異常等の情報の妥当性のチェックを行う。
【００８５】
生産履歴システムは、上記のプローブ試験識別情報と選別試験識別情報が収集できた時、ウエハ上に配列されている状態の個々のチップと、パッケージングさればらばらになった状態の同一チップを関連付けることが可能となる。関連付けは、プローブ試験識別情報と選別試験識別情報それぞれに含まれる、本発明に係る識別情報発生回路から得られる識別情報によって行うことが可能である。
【００８６】
前記互いに同じ製造過程をもって同一の形態として形成された複数からなるＭＯＳＦＥＴのゲート，ソース間電圧のバラツキを利用した識別情報発生回路の基本概念は、本願発明者により既に提案されたものであり、主としてＣＭＯＳ回路に向けたより詳細な構成は、特開２００２−１４２３５８２公報、特表２００２−５３７６４６公報、特開２００３−３３２４５２公報、特開２００５−００５４３２公報に記載されており、識別システムにおける照合アルゴリズム等についてはこれらの公報に詳しく述べられている。
【００８７】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、固体撮像素子としては、前記実施例のようなエリアセンサの他にラインセンサにも同様に適用できる。この発明は、固体撮像素子に固有の識別情報を付与するための識別情報源及びそれを利用した識別情報付与方法に広く利用することができる。
【図面の簡単な説明】
【００８８】
【図１】この発明に係る固体撮像素子の一実施例を示す概略ブロック図である。
【図２】図１の単位識別情報源３０１の一実施例を示す回路図である。
【図３】図１の垂直ＣＣＤにかかる電荷転送メカニズムの一例の説明図である。
【図４】図１の垂直ＣＣＤにかかる電荷転送メカニズムの他の一例の説明図である。
【図５】この発明に係る識別情報付与方法の一実施例を示す説明図である。
【図６】この発明に係る固体撮像素子の他の一実施例を示す概略ブロック図である。
【図７】この発明に係る固体撮像素子の更に他の一実施例を示す概略ブロック図である。
【図８】この発明に係る単位識別情報源の他の一実施例を示す回路図である。
【図９】この発明に係る単位識別情報源の他の一実施例を示す回路図である。
【図１０】２つの電圧ＶａとＶｂを形成する単位識別情報源を用いるＣＣＤ固体撮像素子の一実施例を示す概略構成図である。
【図１１】２つの電圧ＶａとＶｂを形成する単位識別情報源を用いるＣＣＤ固体撮像素子の他の一実施例を示す概略構成図である。
【図１２】垂直方向に配置した前記単位識別情報源の情報を並列化する他の実施例を示す概略構成図である。
【図１３】垂直方向に配置した前記単位識別情報源の情報を並列化する更に他の実施例を示す概略構成図である。
【図１４】この発明に係るＣＭＯＳ型固体撮像素子の一実施例を示す構成図である。
【図１５】この発明に係るＣＭＯＳ型固体撮像素子の一実施例を示す構成図である。
【図１６】識別情報源１２０４と識別情報検出回路１２０２の一実施例を示す回路図である。
【図１７】識別情報の一部に任意の固定情報を挿入するための識別情報源の一実施例を示す回路図である。
【図１８】フォトダイオード＋ＦＤ方式の画素における識別情報の一部に任意の固定情報を挿入するための識別情報源の一実施例を示す回路図である。
【図１９】ＣＭＯＳ型固体撮像素子に識別情報を付与する他の実施例を示すブロック図である。
【図２０】直列式識別情報生成方式に適した識別情報検出回路１６０１の一実施例を示す回路図である。
【図２１】図２０の識別情報検出回路１６０１の動作を説明するための波形図である。
【図２２】フレームバッファ方式ＣＭＯＳ型撮像素子から同撮像素子固有の識別情報を抽出する一実施例を示すブロック図である。
【図２３】この発明に係る固有の識別情報を付与する機能を具備したＣＣＤ型固体撮像装置の一実施例を示す概略ブロック図である。
【図２４】この発明に係るＣＣＤ型固体撮像素子及びＣＭＯＳ型固体撮像素子にかかる識別情報のデジタル署名技術への応用に向けた一実施例を示す説明図である。
【図２５】ＣＭＯＳ型固体撮像素子に固有の識別情報を付与する更に他の一実施例を示すブロック図である。
【図２６】図２５の識別情報源から識別情報を抽出する時の動作波形図である。
【図２７】直列式識別情報生成回路２２０２の一実施例を示す回路図である。
【図２８】ＣＭＯＳ型固体撮像素子に固有の識別情報を付与する更に他の一実施例を示すブロック図である。
【図２９】図２８の列選択回路２５０２の一実施例を示す回路図である。
【図３０】図２８の構成において識別情報源から識別情報を抽出する時の動作波形図である。
【図３１】図２８に示された実施例に対応する識別情報の抽出方法の一実施例を示すブロック図である。
【図３２】システム・オン・チップに向けた本発明の一実施例を示すブロック図である。
【図３３】この発明に係る識別情報発生回路を用いた固体撮像素子の一実施例を示す概略構成図である。
【図３４】この発明に係る固体撮像素子の識別システムにおける照合アルゴリズムの一実施例を示す構成図である。
【図３５】この発明に係る固体撮像素子の識別システムにおける照合アルゴリズムの一実施例を示す構成図である。
【図３６】この発明に係る識別情報発生回路を用いた固体撮像素子のトレース管理システムの一実施例を示す簡略図である。
【符号の説明】
【００８９】
１００…フォトダイオード、１０１…垂直ＣＣＤ、１０２…水平ＣＣＤ、１０３…増幅器、３０１…識別情報源、１０１１…ダミー垂直ＣＣＤ、３０１１…相補型単位識別情報源、１２０１…垂直走査回路、１２０２…識別情報生成回路、１２０４…識別情報発生源、１２０５…正規の撮像素子、１３０４…列選択スイッチ、１３０３…定電流源、１３０２…ノイズ抑制回路、１４０２…コンパレータ、１６０１…識別情報検出回路、１７０１…ラッチ、１９０３…フレームバッファ、２２０１…行走査線回路、２２０２…直列式識別情報生成回路。
【図１】
2006332219.tif 000003
【図２】
2006332219.tif 000004
【図３】
2006332219.tif 000005
【図４】
2006332219.tif 000006
【図５】
2006332219.tif 000007
【図６】
2006332219.tif 000008
【図７】
2006332219.tif 000009
【図８】
2006332219.tif 000010
【図９】
2006332219.tif 000011
【図１０】
2006332219.tif 000012
【図１１】
2006332219.tif 000013
【図１２】
2006332219.tif 000014
【図１３】
2006332219.tif 000015
【図１４】
2006332219.tif 000016
【図１５】
2006332219.tif 000017
【図１６】
2006332219.tif 000018
【図１７】
2006332219.tif 000019
【図１８】
2006332219.tif 000020
【図１９】
2006332219.tif 000021
【図２０】
2006332219.tif 000022
【図２１】
2006332219.tif 000023
【図２２】
2006332219.tif 000024
【図２３】
2006332219.tif 000025
【図２４】
2006332219.tif 000026
【図２５】
2006332219.tif 000027
【図２６】
2006332219.tif 000028
【図２７】
2006332219.tif 000029
【図２８】
2006332219.tif 000030
【図２９】
2006332219.tif 000031
【図３０】
2006332219.tif 000032
【図３１】
2006332219.tif 000033
【図３２】
2006332219.tif 000034
【図３３】
2006332219.tif 000035
【図３４】
2006332219.tif 000036
【図３５】
2006332219.tif 000037
【図３６】
2006332219.tif 000038