(57)【要約】【課題】大粒径の略単結晶粒に半導体装置のチャネル形成領域がアライメント精度良く形成されている半導体装置、それを用いた電気光学装置と電子デバイス、及び半導体装置の製造方法を提供することを目的とする。【解決手段】基板２０上に第一アライメント・マーク２１を形成する。結晶成長の起点となるグレイン・フィルタ２６の位置は、第一アライメント・マーク２１を基準に決定する。グレイン・フィルタ２６上に半導体膜を形成し、その後半導体膜を結晶化して略単結晶半導体膜を形成する。略単結晶半導体膜をパターニングする際には、第一アライメント・マーク２１の位置を基準とする。【選択図】図５
2006332314.tif 000002
【特許請求の範囲】
【請求項１】
アライメント・マークが形成された基板と、
前記基板と前記アライメント・マーク上に形成された絶縁膜と、
前記絶縁膜上に形成された大粒径の略単結晶半導体膜と、を備え、
前記略単結晶半導体膜にチャネル形成領域が形成されていることを特徴とする半導体装置。
【請求項２】
前記アライメント・マークと同じ層に形成された遮光膜を備え、前記基板を介して前記半導体膜へ入射する光が前記遮光膜によって遮蔽されるように構成されている、請求項２に記載の半導体装置。
【請求項３】
請求項１乃至２のいずれか１項に記載の半導体装置を備える液晶装置。
【請求項４】
請求項１乃至２のいずれか１項に記載の半導体装置を備える電子デバイス。
【請求項５】
基板上にアライメント・マークを形成する工程と、
前記基板と前記アライメント・マーク上に絶縁膜を形成する工程と、
前記絶縁膜上に大粒径の略単結晶半導体膜を形成する工程と、
前記略単結晶半導体膜にチャネル形成領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記アライメント・マークと同じ層に、前記基板を介して前記半導体膜へ入射する光を遮蔽する為の遮光膜を形成する工程を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の半導体装置は、非晶質珪素膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶珪素膜を用いて活性領域を形成した半導体装置も実用化されている。多結晶珪素膜を用いることにより、非晶質珪素膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、半導体装置の性能を向上させることができる。
【０００３】
また、半導体装置の性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、半導体装置のチャネル形成領域を略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径の略単結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径の珪素膜を用いて半導体装置を形成することにより、１つの半導体装置の形成領域（特に、チャネル形成領域）を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた半導体装置を実現することが可能になる。（例えば非特許文献１または非特許文献２参照。）
【０００４】
非特許文献１および２における基板上の微細な穴を、以下「グレイン・フィルタ」と称する。グレイン・フィルタの形成方法の一例を以下に示す。基板上に酸化珪素膜を形成し、その上にフォトレジスト膜を塗布する。グレイン・フィルタのパターンが配置されたマスクを用いて、フォトレジスト膜を露光、現像して、グレイン・フィルタの形成位置を露出させる開口部をフォトレジスト膜に形成する。フォトレジスト膜をエッチングマスクとして酸化珪素膜をエッチングし、その後、フォトレジスト膜を除去することによって、グレイン・フィルタが形成される。ここで、グレイン・フィルタの大きさは直径１００ｎｍ程度が好ましい。このような微細な穴をフォト・リソグラフィ技術によって形成するのが困難な場合は、上記工程において、フォトレジスト膜を除去した後に、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法によって酸化珪素膜を堆積し、グレイン・フィルタの穴径を小さくすることが可能である。
【０００５】
グレイン・フィルタを形成した後、非晶質珪素膜や多結晶珪素膜等の半導体膜を堆積する。その半導体膜にレーザ光を照射して半導体膜を結晶化することにより、大粒径の略単結晶粒を形成することができる。その後、半導体膜をフォト・リソグラフィ法によって所望のパターンに加工する。そして、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース・ドレイン電極等を形成することによって、半導体装置が完成する。
【０００６】
【非特許文献１】「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」（ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８）
【非特許文献２】「Ａｄｖａｎｃｅｄ  Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｆｏｒ  Ｌｏｃａｔｉｏｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｌａｒｇｅ  Ｇｒａｉｎ  ｏｎ  Ｇｌａｓｓ」（Ｒ．Ｉｓｈｉｈａｒａ等、ｐｒｏｃ．ＳＰＩＥ  ２００１、ｖｏｌ．４２９５  ｐ．１４〜２３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の半導体装置製造工程において、大粒径の略単結晶粒に半導体装置のチャネル形成領域を形成する為には、半導体膜をパターニングする際に、グレイン・フィルタのマスクによって形成したアライメント・マークに半導体膜のマスクのアライメント・マークを合わせる必要がある。しかし、上記のように酸化珪素膜を堆積することによってグレイン・フィルタの穴径を小さくすると、グレイン・フィルタのマスクによって形成したアライメント・マークの形状がマスクの形状と異なってしまう。本来の形状ではないアライメント・マークに半導体膜のアライメント・マークを合わせると、マスクの合わせずれが生じ、大粒径の略単結晶粒に半導体装置のチャネル形成領域を形成できなくなってしまう。
【０００８】
本発明は、大粒径の略単結晶粒に半導体装置のチャネル形成領域がアライメント精度良く形成されている半導体装置、それを用いた電気光学装置と電子デバイス、及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の半導体装置は、アライメント・マークが形成された基板と、前記基板と前記アライメント・マーク上に形成された絶縁膜と、前記絶縁膜上に形成された大粒径の略単結晶半導体膜と、を備え、前記略単結晶半導体膜にチャネル形成領域が形成されていることを特徴とする。
【００１０】
上記の半導体装置によれば、基板上にアライメント・マークが形成されているので、そのアライメント・マークを基準として、略単結晶半導体膜が所望の位置に精度よく形成されており、略単結晶半導体膜にチャネル形成領域が形成されている。よって、半導体装置の電気特性を向上させることができる。
【００１１】
また、本発明の半導体装置は、上記構成に加えて、前記アライメント・マークと同じ層に形成された遮光膜を備え、前記基板を介して前記半導体膜へ入射する光が前記遮光膜によって遮蔽されるように構成されていることが好ましい。
【００１２】
上記の半導体装置によれば、基板を介して半導体膜へ入射する光が遮光膜によって遮蔽されるように構成されているので、光によるキャリアの発生を抑制することができ、光リーク電流を低減することができる。また、遮光膜と同一層にアライメント・マークがあるので、遮光膜と半導体膜の位置を精度良く合わせることができ、半導体膜へ入射する光を効率良く遮蔽することができる。
【００１３】
本発明は、上記のような本発明による半導体装置を備える液晶装置、電子デバイスをも提供する。これらは、略単結晶半導体膜にチャネル形成領域が形成されていることによって、優れた電気特性を有する半導体装置を備える高性能な液晶装置及び電子デバイスである。また基板を介して半導体膜へ入射する光が遮光膜によって遮蔽されるように構成されていることによって、光リーク電流が低減された半導体装置を備える高性能な液晶装置及び電子デバイスである。
【００１４】
本発明の半導体装置の製造方法は、基板上にアライメント・マークを形成する工程と、前記基板と前記アライメント・マーク上に絶縁膜を形成する工程と、前記絶縁膜上に大粒径の略単結晶半導体膜を形成する工程と、前記略単結晶半導体膜にチャネル形成領域を形成する工程と、を含むことを特徴とする。
【００１５】
上記の半導体装置の製造方法によれば、基板上にアライメント・マークを形成し、そのマークを基準位置として略単結晶半導体膜を所望の位置に精度良く形成することができるので、略単結晶半導体膜にチャネル形成領域を形成することができる。よって、優れた電気特性を示す半導体装置を製造することができる。
【００１６】
また、本発明の半導体装置の製造方法は、上記製造方法に加えて、前記アライメント・マークと同じ層に、前記基板を介して前記半導体膜へ入射する光を遮蔽する為の遮光膜を形成する工程を含んでいることが好ましい。
【００１７】
上記の半導体装置の製造方法によれば、基板を介して半導体膜へ入射する光が遮光膜によって遮蔽されるので、光によるキャリアの発生を抑制することができ、光リーク電流を低減することができる。また、遮光膜と同一層にアライメント・マークがあるので、遮光膜と半導体膜の位置を精度良く合わせることができ、半導体膜へ入射する光を効率良く遮蔽することができる。また、アライメント・マークと遮光膜を同時に形成することができるので、工程を簡略化することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
（実施例１）
図１は、本発明の実施例１としての半導体装置についての説明図である。
【００２０】
基板として石英基板１０上に島状にパターニングされた第一アライメント・マーク１１が形成されている。基板は石英基板に限られるものではなく、単結晶珪素基板でも良いし、ガラス基板やプラスチック基板でも良い。第一アライメント・マーク１１の膜厚は５０ｎｍから５００ｎｍ程度が好ましく、材質は珪素膜等の半導体膜や、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の少なくとも一つを含む金属或いは金属シリサイド膜が好ましい。
【００２１】
石英基板１０と第一アライメント・マーク１１上に、絶縁膜としての酸化珪素膜１２が膜厚３００ｎｍ程度から１．５μｍ程度に形成されている。酸化珪素膜１２には直径５０ｎｍから１５０ｎｍ程度、好ましくは１００ｎｍ程度の微細な穴（凹部）であるグレイン・フィルタ１３が形成されている。また、酸化珪素膜１２には第二アライメント・マークとしての穴１４が形成されている。第二アライメント・マーク１４の位置は、第一アライメント・マーク１１の位置を基準に決められている。
【００２２】
グレイン・フィルタ１３内とグレイン・フィルタ１３周辺の酸化珪素膜１２上に半導体膜としての珪素膜が形成されており、その珪素膜に半導体装置のソース領域１５、ドレイン領域１６、チャネル形成領域１７が形成されている。珪素膜に存在する結晶粒界（図示しない）の位置はグレイン・フィルタ１３の位置によって制御されており、結晶粒界の位置はチャネル形成領域１７の外側であることが望ましい。すなわち、チャネル形成領域１７は略単結晶半導体膜で形成されていることが望ましい。これにより、半導体装置の電気特性が優れたものになる。また、酸化珪素膜１２上に、第三アライメント・マークとしての珪素膜１８が形成されている。珪素膜の膜厚は３０ｎｍ程度から３００ｎｍ程度が好ましい。薄すぎると膜厚制御が困難となり、厚すぎると優れた電気特性が得られないからである。より好ましい膜厚は３０ｎｍから６０ｎｍ程度である。
【００２３】
本発明の半導体装置においては、第三アライメント・マーク１８の位置は、第二アライメント・マーク１４ではなく、第一アライメント・マーク１１の位置を基準に決められている。よって、第二アライメント・マーク１４の形状が第三アライメント・マーク１８形成前に変化してしまった場合でも、第三アライメント・マーク１８と半導体膜、すなわち大粒径の略単結晶半導体膜を、第一アライメント・マーク１１の位置を基準として所望の位置に形成することができる。第一アライメント・マーク１１が存在するので、グレイン・フィルタ１３を形成した後は、第二アライメント・マーク１４を使用しなくても良いのである。
【００２４】
略単結晶珪素膜であるソース領域１５、ドレイン領域１６、チャネル形成領域１７上にゲート絶縁膜としての酸化珪素膜１９が形成されており、ゲート絶縁膜としての酸化珪素膜１９上にゲート電極２０と第四アライメント・マーク２１が形成されている。ゲート電極２０の材質は、例えば金属膜や不純物が注入された半導体膜である。第四アライメント・マーク２１の位置は、第一アライメント・マーク１１の位置を基準に決められている。  
【００２５】
これにより、ゲート電極２０及びチャネル形成領域１７とグレイン・フィルタ１３との位置関係精度が良くなる。すなわち、チャネル形成領域１７と半導体膜の結晶粒界の位置関係精度が良くなるので、チャネル形成領域１７には結晶粒界が含まれず、チャネル形成領域は略単結晶半導体膜で形成される。よって、優れた電気特性を持つ半導体装置となる。
【００２６】
層間絶縁膜としての酸化珪素膜２２が形成されており、ソース電極２３とドレイン電極２４が形成されている。ソース電極２３とドレイン電極２４の材質は、例えば金属膜や不純物が注入された半導体膜である。また、ソース電極２３とドレイン電極２４は、略単結晶珪素膜に形成されたソース領域１５とドレイン領域１６にそれぞれ接続されている。
【００２７】
このように、実施例１の半導体装置では、基板上に第一アライメント・マークが存在し、略単結晶半導体膜にチャネル形成領域が形成されているので、優れた電気特性を示す半導体装置となる。
【００２８】
（実施例２）
図２は、本発明の実施例２としての半導体装置についての説明図である。
【００２９】
実施例１と異なるのは、石英基板１０上の第一アライメント・マーク１１と同一層に遮光膜１１ｂが存在する点のみである。遮光膜１１ｂには石英基板１０を介して半導体膜へ入射する光を遮蔽する役割がある。この遮光膜１１ｂによって、半導体膜中における光によるキャリアの発生を抑制することができ、光リーク電流を低減することができる。
【００３０】
遮光膜１１ｂは第一アライメント・マーク１１と同一材質から成る。材質は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の少なくとも一つを含む金属或いは金属シリサイド膜が好ましい。膜厚は１００ｎｍから５００ｎｍ程度が好ましい。膜厚１００ｎｍ以下になると、遮光性が悪くなり、半導体装置に光リーク電流が流れやすくなってしまう。
【００３１】
また、遮光膜１１ｂと同一層に第一アライメント・マーク１１があり、第一アライメント・マーク１１の位置を基準として第三アライメント・マーク１８の位置が決められている。すなわち、遮光膜１１ｂと半導体膜の位置関係精度が良く、遮光膜１１ｂによって半導体膜へ入射する光を効率よく遮蔽することができる。
【００３２】
（実施例３）
図３は、本発明の実施例３としての半導体装置の製造方法についての説明図である。
【００３３】
図３（ａ）に示すように、基板としての石英基板３０上に、スパッタリング等により、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の少なくとも一つを含む金属或いは金属シリサイド膜を、膜厚１００ｎｍから５００ｎｍ程度に形成する。そして、フォト・リソグラフィ法によって前記金属或いは金属シリサイド膜を島状に加工し、第一アライメント・マーク３１と遮光膜３１ｂを形成する。遮光膜３１ｂは半導体装置の用途によっては無くすこともできる。
【００３４】
前記石英基板３０と第一アライメント・マーク３１と遮光膜３１ｂの上に、第一絶縁膜としての酸化珪素膜３２を形成する。低圧化学気相堆積法（ＬＰＣＶＤ法）により、ＴＥＯＳを原料として、膜厚８００ｎｍの酸化珪素膜を形成する。堆積方法はＬＰＣＶＤ法以外でも良く、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等を用いても良い。また、膜厚は５００ｎｍから１．５μｍ程度であれば好ましい。
【００３５】
次に、図３（ｂ）に示すように、前記第一絶縁膜３２に対して、凹部３３と第二アライメント・マーク３４を形成する。第二アライメント・マーク３４の位置は、第一アライメント・マーク３１の位置を基準に決められている。凹部３３は、直径が１μｍ、深さが第一絶縁膜の膜厚と同じ８００ｎｍ程度の円筒状にする。凹部３３は上記以外にも、直径または一辺が０．７５μｍ以上１．５μｍ以下程度の円筒状または角柱状でも良い。凹部３３の深さは第一絶縁膜３２の膜厚程度、または１μｍ以上が好ましい。第二アライメント・マーク３４の形状は、一辺が１μｍ以上で深さは凹部と同程度の角柱状が好ましい。
【００３６】
次に、図３（ｃ）に示すように、前記第一絶縁膜３２と凹部３３と第二アライメント・マーク３４上に、低圧化学気相堆積法（ＬＰＣＶＤ法）やプラズマ化学気相堆積法（ＰＥＣＶＤ法）等により、第二絶縁膜としての酸化珪素膜３５を形成する。第二絶縁膜３５の形成により、凹部３３の穴径を小さくし、これをグレイン・フィルタ３６とする。グレイン・フィルタ３６は、直径５０ｎｍ以上１５０ｎｍ以下程度、深さ７５０ｎｍ程度以上の円筒状に形成することが好適である。ここでは、ＴＥＯＳを原料としたＬＰＣＶＤ法により、酸化珪素膜を膜厚６００ｎｍ形成し、直径１００ｎｍ程度で深さ９００ｎｍ程度の円筒状のグレイン・フィルタを形成した。なお、グレイン・フィルタ３６は、円筒状以外の形状（例えば、角柱状など）としてもよい。このグレイン・フィルタ３６は、後に行う半導体膜の結晶化を行う際の起点となるべき起点部であり、かつ１つの結晶核のみを成長させるための穴である。ここで、第二絶縁膜３５を形成したことにより、第二アライメント・マーク３４の穴径は小さくなっている。直径１μｍの凹部が直径１００ｎｍのグレイン・フィルタになった場合、直径が０．９μｍ小さくなっている。すなわち、第二アライメント・マークの大きさも同程度小さくなっている。よって、第二アライメント・マークの一辺が１μｍであった場合、第二アライメント・マークの一辺は１００ｎｍ程度になってしまい、一辺が数μｍ程度あったとしても数％から数十％程度形状が小さくなってしまう。
【００３７】
次に、図３（ｄ）に示すように、ＬＰＣＶＤ法などの製膜法によって、第二絶縁膜３５とグレイン・フィルタ３６と第二アライメント・マーク３４上に半導体膜としての非晶質珪素膜３７を形成する。この半導体膜３７の膜厚は、５０ｎｍ以上３００ｎｍ以下にする。なお、半導体膜３７としては、非晶質珪素膜に代えて、多結晶珪素膜を形成してもよい。
【００３８】
ここで半導体膜３７は、前記グレイン・フィルタ３６を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が５０ｎｍであれば、半導体膜の膜厚は３０ｎｍ程度以上必要となる。仮にこれより薄い半導体膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を５０ｎｍより更に小さくした場合には、原理的に半導体膜の膜厚を薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に半導体膜の堆積時にはグレイン・フィルタ内部まで十分に半導体を供給することができない。これらのことから、後に述べる半導体膜の略単結晶粒成長を安定的に行うためには、半導体膜３７の最小膜厚は３０ｎｍとなる。最小膜厚は３０ｎｍであるが、半導体膜の結晶成長は半導体膜の膜厚が厚い方が良好に行うことができる。本願発明者らの実験では、半導体膜３７の膜厚が５０ｎｍ以上であれば、良好な結晶化を行うことができる。
【００３９】
半導体膜の膜厚が厚い方が大きい略単結晶粒を形成することができる。本願発明者らの実験では、半導体膜厚が５０ｎｍの場合には最大結晶粒径は約３．０μｍであったが、半導体膜厚を１００ｎｍとすると最大結晶粒径は約４．０μｍとなり、半導体膜厚を２５０ｎｍとすると最大結晶粒径は約６．５μｍとなった。この様に、半導体膜の膜厚が厚い方が大きい結晶粒を形成することができるが、厚くし過ぎると問題が出てくる。まず、装置の制約上、堆積できる膜厚には上限がある。膜厚を厚くし過ぎると、膜が剥がれてしまう可能性がある。また、膜厚を厚く形成すると膜形成に時間がかかり、生産性が低下する。更に、結晶化の為の熱処理装置に負担がかかり、あまりにも厚すぎると装置の制約上結晶化が十分にできなくなってしまう。本願発明者らの実験では、半導体膜３７の最大膜厚は３００ｎｍ程度である。３００ｎｍ以下の膜厚であれば、上記の様な問題は発生せず、半導体装置の製造するのに必要十分な大きさの結晶粒を得ることができる。
【００４０】
次に、図４（ａ）に示すように、半導体膜としての珪素膜３７に対して熱処理としてのレーザ光３８の照射を行う。このレーザ照射は、例えば、波長３０８ｎｍ、パルス幅約２００ｎｓ程度のＸｅＣｌパルスエキシマレーザを用いて、レーザ光２８のエネルギー密度が０．４〜１．５Ｊ／ｃｍ2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザ光３８は、そのほとんどが珪素膜３７の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザ光の波長（３０８ｎｍ）における非晶質珪素の吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００４１】
ここで、照射するエキシマレーザ光は、従来多く用いられているパルス幅２０ｎｓ乃至３０ｎｓ程度のエキシマレーザ光よりも、パルス幅１５０ｎｓ乃至２５０ｎｓ程度のエキシマレーザ光を用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザ光を照射することにより、珪素膜の溶融時間が顕著に長くなるためである。このことは「Ｅｘｐｅｒｉｍｅｎｔａｌ  ａｎｄ  ｎｕｍｅｒｉｃａｌ  ｎａｎａｌｙｓｉｓ  ｏｆ  ｓｕｒｆａｃｅ  ｍｅｌｔ  ｄｙｎａｍｉｃｓ  ｉｎ  ２００  ｎｓ−ｅｘｃｉｍｅｒ  ｌａｓｅｒ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  ｏｆ  ａ−Ｓｉ  ｆｉｌｍｓ  ｏｎ  ｇｌａｓｓ」（Ｅ．Ｆｏｇａｒａｓｓｙら、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ３８３、２００１、ｐ．４８−５２）に報告されている。溶融した珪素膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって珪素膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温の珪素膜試料に対して前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって、例えば珪素膜厚１００ｎｍの場合には、直径約４μｍの略単結晶粒の形成を確認している。これに対して先に挙げたＲ．Ｉｓｈｉｈａｒａらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、珪素膜厚が９０ｎｍの時の略単結晶粒の最大粒径は約２．５μｍである。これら両者の珪素膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十％程度大きな結晶粒の成長が実現できる。
【００４２】
更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ照射時に珪素膜試料を２００℃程度に加熱しておくことにより、珪素膜厚１００ｎｍの試料では略単結晶粒の最大粒径約７μｍ、同膜厚１５０ｎｍの試料では約８μｍの大結晶粒の形成を確認している。これは、試料を加熱することによって、珪素膜の溶融時間が長くなった為である。エキシマレーザ照射時の珪素膜試料の加熱温度は２００℃程度から５００℃程度が好ましい。
【００４３】
一方、パルス幅の長いレーザを用いて珪素膜を結晶化する技術は、例えば特開２０００-３６４６４や特開平７-２８３１５１にも開示されている。しかしながらこれらの技術では、珪素膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザ光を照射することにより珪素膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、グレイン・フィルタを形成することで珪素膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十％大きな結晶粒の形成が実現する。
【００４４】
上述したレーザ照射の条件は、適宜に選択することにより、珪素膜３７を、グレイン・フィルタ３６内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後の珪素の結晶成長は、グレイン・フィルタ３６内の前記非溶融状態の珪素近傍で先に始まり、珪素膜３７の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００４５】
レーザ照射後のグレイン・フィルタ３６の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ３６の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ３６の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、珪素膜３７の略完全溶融状態の部分では、グレイン・フィルタ３６の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図４（ｂ）に示すように、グレイン・フィルタ３６を中心とした珪素の略単結晶粒３７ａが形成される。
【００４６】
図６は、基板３０上に形成される珪素の略単結晶粒３７ａを示す平面図である。同図に示すように、珪素の略単結晶粒３７ａは、グレイン・フィルタ３６を略中心とした範囲に形成される。このような略単結晶粒３７ａを用いて、以下に述べるように半導体装置を形成する。
【００４７】
次に、図４（ｃ）に示すように、フォト・リソグラフィ法によって、前記半導体膜３７及び略単結晶粒３７ａを島状に加工し、第三アライメント・マーク３７ｂと島状の略単結晶膜３７ｃを形成する。ここで、第三アライメント・マーク３７ｂの位置は、第一アライメント・マーク３１の位置を基準に決められている。第二アライメント・マーク３４は、第二絶縁膜３５の形成によって形状が変わっている為、第二アライメント・マーク３４の位置を基準に第三アライメント・マーク３７ｂの位置を決めると、第三アライメント・マーク３７ｂの位置が所望の位置に精度よく形成できない。第二絶縁膜の形成によって、第二アライメント・マークの形状が１μｍ程度変わってしまうと、それだけアライメント精度が悪くなり、半導体膜を所望の位置に形成できない。本発明では、基板上に第一アライメント・マーク３１を形成しているので、第三アライメント・マーク３７ｂが位置精度良く形成できる。すなわち、略単結晶膜３７ｃを所望の位置に制度良く形成できるのである。
【００４８】
次に、図５に示すように、ゲート絶縁膜としての酸化珪素膜３９を形成する。酸化珪素膜は珪素膜を熱酸化あるいはプラズマ酸化して形成しても良いし、ＬＰＣＶＤ法やＰＥＣＶＤ法によって堆積しても良い。
【００４９】
次にゲート電極４０と第四アライメント・マーク４１を、不純物元素が注入された多結晶珪素膜や、タンタル、アルミニウム等の金属膜等を用いて形成する。第四アライメント・マーク４１の位置は第一アライメント・マーク３１または第三アライメント・マーク３７ｂの位置を基準に決められる。第二アライメント・マーク３４を使用しないので、ゲート電極４０は位置制度良く形成される。
【００５０】
そして、このゲート電極４０をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、半導体膜にソース領域４２、ドレイン領域４３及びチャネル形成領域４４を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、熱処理を行って不純物元素を活性化し、Ｎ型の半導体装置を形成する。言うまでも無く、Ｐ型の半導体装置を形成することもできる。なお、不純物元素の活性化は、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍから４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射しても良い。ゲート電極４０が位置精度良く形成されているので、チャネル形成領域４４も略単結晶半導体膜中の所望の位置に形成される。図７に平面図を示す。ＡＡ’間の一点鎖線の断面図が図５にあたる。但し、図７にはアライメント・マークとソース電極、ドレイン電極、遮光膜は省略してある。チャネル形成領域４４が略単結晶半導体膜３７ａに形成されていることが分かる。
【００５１】
その後、層間絶縁膜としての酸化珪素膜４５をＬＰＣＶＤ法やＰＥＣＶＤ法等によって形成する。次に、前記層間絶縁膜４５、ゲート絶縁膜３９を貫通してソース領域４２及びドレイン領域４３のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極４６及びドレイン電極４７を形成する。以上に説明した製造方法によって、図５に示すような本実施例２の半導体装置が形成される。
【００５２】
このように、実施例３の半導体装置では、基板上に第一アライメント・マークを形成し、この第一アライメント・マークの位置を基準にグレイン・フィルタ、半導体膜、ゲート電極、チャネル形成領域の位置を決めているので、各層を所望の位置に形成することができる。よって、略単結晶半導体膜にチャネル形成領域を形成することができ、優れた電気特性を示す半導体装置を形成することができる。
【００５３】
（実施例４）
図８に、本発明に係る液晶装置の例として液晶表示装置１００を示す。
【００５４】
図８に示すように、液晶装置１００は、ＴＦＴ１が形成された側の素子基板５２と対向基板５３とが対向配置され、これらの素子基板（アクティブマトリクス基板）５２と対向基板５３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。
【００５５】
液晶表示装置１００は、互いに交差してなる多数のソース線（走査線）５４及び多数のゲート線（データ線）５５を有する画素回路が形成された表示画素領域と、これらソース線５４及びゲート線５５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
【００５６】
素子基板５２の内面側に配された各ソース線５４と各ゲート線５５の交差部には、対応する各画素電極５７（負荷）のスイッチング動作を行うＴＦＴ１が形成されている。別言すると、マトリクス状に配置された各画素に１つのＴＦＴ１と１つの画素電極５７とが設けられている。また、対向基板５３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極５８が形成されている。
【００５７】
一方、ＴＦＴ１に接続された画素の駆動を制御する駆動回路（ソースドライバ）６０、６１は、ＴＦＴ１と同様に素子基板５２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路６０、６１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ１を駆動するための駆動信号（走査信号）を生成する。また、ＴＦＴ１に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）６２、６３も駆動回路６０、６１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ１を駆動するための駆動信号（データ信号）を生成する。
【００５８】
（実施例５）
図９は、本発明に係る電子機器の例を示す図である。本発明に係る電子機器は、上述のようにＴＦＴを形成して得られた、本発明に係る半導体装置であるアクティブマトリクス基板を備えることを特徴とする。
【００５９】
図９（ａ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話２３０は、液晶表示装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６０】
図９（ｂ）は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６１】
図９（ｃ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６２】
図９（ｄ）は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６３】
図９（ｅ）は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明の半導体装置の製造方法は、例えば光変調器１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００６４】
図９（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６５】
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００６６】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体装置の一例として、ＴＦＴ（半導体素子）を備えるアクティブマトリクス基板を採り上げて説明していたが、半導体装置はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を備えるものであってもよい。また、ＴＦＴとして、トップゲート型の構造を例示したが、ボトムゲート型のＴＦＴも同様に用いることができる。
【産業上の利用可能性】
【００６７】
以上説明したように、本発明によれば、大粒径の略単結晶粒に半導体装置のチャネル形成領域がアライメント精度良く形成されている半導体装置を提供することができるので、電気特性の優れた半導体装置を得ることができる。
【００６８】
本発明に係る半導体装置は、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００６９】
また、これらの表示装置は、種々の電子機器に適用可能である。例としては、携帯電話の表示部、ビデオカメラのファインダや表示部、携帯型パーソナルコンピュータ（所謂ＰＤＡ）の表示部、ヘッドマウントディスプレイの画像表示源、リア型及びフロント型プロジェクターの画像表示源等が挙げられる。
【００７０】
本発明の半導体装置を使用した表示装置は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例１に示す半導体装置の断面図である。
【図２】本発明の実施例２に示す半導体装置の断面図である。
【図３】本発明の実施例３に示す半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施例３に示す半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施例３に示す半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施例３に示す半導体装置の製造方法を説明する平面図である。
【図７】本発明の実施例３に示す半導体装置の製造方法を説明する平面図である。
【図８】本発明の実施例４に示す液晶装置の接続図である。
【図９】本発明の実施例５に示す電子機器を示す図である。
【符号の説明】
【００７２】
１・・・ＴＦＴ
１０、３０・・・基板
１１、３１・・・第一アライメント・マーク
１１ｂ、３１ｂ・・・遮光膜
１２・・・絶縁膜
１３、３６・・・グレイン・フィルタ
１４、３４・・・第二アライメント・マーク
１５、４２・・・ソース領域
１６、４３・・・ドレイン領域
１７、４４・・・チャネル形成領域
１８・・・第三アライメント・マーク
１９、３９・・・ゲート絶縁膜
２０、４０・・・ゲート電極
２１、４１・・・第四アライメント・マーク
２２、４５・・・層間絶縁膜
２３、４６・・・ソース電極
２４、４７・・・ドレイン電極
３２・・・第一絶縁膜
３３・・・凹部
３５・・・第二絶縁膜
３７・・・半導体膜
３７ａ・・・略単結晶粒
３７ｂ・・・第三アライメント・マーク
３７ｃ・・・島状の略単結晶膜
３８・・・レーザ光
５２・・・素子基板
５３・・・対向基板
５４・・・走査線
５５・・・ゲート線
５７・・・画素電極
５８・・・共通電極
６０、６１、６２、６３・・・駆動回路
１００・・・液晶表示装置
２３０・・・携帯電話
２３１・・・アンテナ部
２３２・・・音声出力部
２３３、２４３・・・音声入力部
２３４、２４２、２５２・・・操作部
２４０・・・ビデオカメラ
２４１・・・受像部
２５０・・・コンピュータ
２５１・・・カメラ部
２６０・・・ヘッドマウントディスプレイ
２６１・・・バンド部
２６２・・・光学系収納部
２７０、２８０・・・プロジェクター
２７１、２８２・・・筐体
２７２・・・光源
２７３・・・合成光学系
２７４、２７５・・・ミラー
２８１・・・光学系
２８３・・・スクリーン
【図１】
2006332314.tif 000003
【図２】
2006332314.tif 000004
【図３】
2006332314.tif 000005
【図４】
2006332314.tif 000006
【図５】
2006332314.tif 000007
【図６】
2006332314.tif 000008
【図７】
2006332314.tif 000009
【図８】
2006332314.tif 000010
【図９】
2006332314.tif 000011