(57)【要約】【課題】ガラス基板内を効率よく利用してビーム幅以上の大きさのパネルを製造するため、薄膜トランジスタの閾値がパネル内で異なることを許容して製造コストを下げることができる表示装置およびその製造方法を得る。【解決手段】特定の画素ライン上の薄膜トランジスタの閾値と他の画素ラインの薄膜トランジスタの閾値の差を補償するため、特定の画素と他の画素ラインで異なる駆動回路を持つ。あるいは駆動電圧を個別に調整可能とする。【選択図】図５
2006133285.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を持つ画素ラインと、
複数の前記画素ラインからなる画素アレイと、
前記複数の画素を駆動する複数の画素トランジスタと、
前記複数の画素トランジスタを駆動する駆動回路とを持つ表示装置であって、
前記複数の画素トランジスタが複数の所定の画素トランジスタを含み、
前記駆動回路が前記所定の画素トランジスタを駆動する第１の駆動回路と、
前記所定の画素トランジスタ以外の画素トランジスタを駆動する第２の駆動回路とを有し、
前記所定の画素トランジスタの各々の閾値電圧の差が０．１Ｖ以上、０．５Ｖ以下で、
前記所定の画素トランジスタと前記所定の画素トランジスタ以外の画素トランジスタの閾値電圧の差が０．５Ｖ以上、１．５Ｖ以下であることを特徴とする表示装置。
【請求項２】
前記複数の画素ラインが前記所定の画素トランジスタに駆動される画素からなる複数の所定の画素ラインを含むことを特徴とする請求項１記載の表示装置。
【請求項３】
前記所定の画素ラインがソースラインと平行である請求項２記載の表示装置。
【請求項４】
前記所定の画素ラインがゲートラインと平行である請求項２記載の表示装置。
【請求項５】
前記所定の画素ラインが３本以上存在し、前記画素アレイ上における前記所定の画素ラインの位置が周期的である請求項２ないし請求項４のいずれかに記載の表示装置。
【請求項６】
前記第１の駆動回路の出力インピーダンスが、前記第２の駆動回路の出力インピーダンスと異なることを特徴とする請求項１ないし請求項５のいずれかに記載の表示装置。
【請求項７】
前記第１の駆動回路の内部配線あるいは前記第１の駆動回路から前記所定の画素トランジスタへの配線の引き回しの距離が、前記第２の駆動回路の内部配線あるいは前記第２の駆動回路から前記所定の画素トランジスタ以外の前記画素トランジスタへの配線の引き回しの距離と異なることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記第１の駆動回路の内部配線あるいは前記第１の駆動回路から前記所定の画素トランジスタへの配線に、前記第２の駆動回路の内部配線あるいは前記第２の駆動回路から前記所定の画素トランジスタ以外の前記画素トランジスタへの配線と異なる材料が用いられていることを特徴とする請求項６記載の表示装置。
【請求項９】
前記所定の画素トランジスタの駆動電圧が調整可能であることを特徴とする請求項１ないし請求項８のいずれかに記載の表示装置。
【請求項１０】
前記所定の画素トランジスタの形状あるいは材料が、前記所定の画素トランジスタ以外の画素トランジスタと異なることを特徴とする請求項１ないし請求項９のいずれかに記載の表示装置。
【請求項１１】
請求項１ないし請求項１０のいずれかに記載の表示装置の製造方法であって、レーザのビームを基板に照射し、前記ビームの照射をずらしていくことによってビーム照射領域をアニールし、前記ビームの照射を複数回繰り返し、前記ビーム照射領域間に重なりを持たせて基板面内をアニールして前記画素トランジスタおよびその他の薄膜トランジスタを形成し、前記所定の画素トランジスタは前記重なり内に含まれることを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、ポリシリコンを用いた薄膜トランジスタにおいては、エキシマレーザを用いてアモルファスシリコン膜を熱で溶融し、その後、冷却時に結晶化させることによってポリシリコンを得る方法が、低温ポリシリコン薄膜トランジスタとして、開発および製造が行われるようになって来た。これによると、基板自体はほとんど熱を受けないために、耐熱温度の低いガラス基板上に薄膜トランジスタが作成できる。更に、この薄膜トランジスタを駆動素子として利用して、液晶表示装置や有機ＥＬ表示装置が開発、製造されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００２−３４１３７８号公報（第４頁、図１０）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように、レーザによって結晶化したシリコンについて、ステージの送りによってレーザを照射したレーザビーム幅の領域は、概ねシリコン膜の結晶性が均一である。しかしながら実際に使用するガラス基板の幅は、このビーム幅より大きいため、基板全面をこのレーザビーム幅の領域内に入れることは出来ない。このため、実際には、レーザのビーム幅の領域を走査して、ある領域の結晶化を完了した後に、残りの領域に対して基板端からレーザの走査を新たに開始して、新たなレーザビーム幅の領域の結晶化を行う。この際に新旧の領域で全く重なりがなく、更に隙間もないようにレーザを照射することは不可能であることから、通常は、ある距離の重なりを許して基板表面を結晶化する。しかしながら、この重なり部分の付近ではシリコン膜の結晶状態が異なることから、この領域については製品のパネルが掛からないように設計されており、実際の表示装置については、このレーザ幅の領域内のシリコン膜の結晶性の均一な部分が使われてきた。
このため、この領域内に入るように製造された表示パネルについては、ほとんどの場合に均一な画像が得られ、問題のない表示装置が製造される。但し、レーザの発振については不安定になることも発生する。その間に照射された部分は所謂ミスショットとしてその領域のみシリコン膜の結晶性がまわりと異なってしまう。その領域は表示上はっきりと視認されてしまい製品とはならず歩留まりの劣化に繋がっていた。
また、レーザビームの幅の領域よりも大きな表示領域の表示装置を製造しようとした場合や、小さな表示領域の表示装置でもガラス基板内の面内から最大限のパネル数を取り出せるように設計すると、レーザビームの幅の領域からはみ出てしまう。この場合にも上記結晶性のまわりと異なる重なり部分を使用することになり、やはり表示上はっきりと視認されてしまうため実用上の製品とはならなかった。このようなことから、実際の低温ポリシリコン薄膜トランジスタを用いた表示装置では、現状できるビーム幅以上の大きさのパネルを製造できず、また、ガラス基板の面内を充分に効率よく利用した低コストでの生産に対する障害になっていた。
【０００５】
本発明は、上記のような問題を解消するためになされたもので、低温ポリシリコン薄膜トランジスタの閾値がパネル内で異なることを許容し、低コストでの生産に優れた表示装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る表示装置は、複数の画素を持つ画素ラインと、複数の前記画素ラインからなる画素アレイと、前記複数の画素を駆動する複数の画素トランジスタと、前記複数の画素トランジスタを駆動する駆動回路とを持つ表示装置であって、前記複数の画素トランジスタが複数の所定の画素トランジスタを含み、前記駆動回路が前記所定の画素トランジスタを駆動する第１の駆動回路と、前記所定の画素トランジスタ以外の画素トランジスタを駆動する第２の駆動回路とを有し、前記所定の画素トランジスタの各々の閾値電圧の差が０．１Ｖ以上、０．５Ｖ以下で、前記所定の画素トランジスタと前記所定の画素トランジスタ以外の画素トランジスタの閾値電圧の差が０．５Ｖ以上、１．５Ｖ以下であることを特徴とするものである。
【発明の効果】
【０００７】
この発明は、これまで不可能であったレーザビーム幅よりも大きな表示パネルを製造することが可能となり、また、ガラス基板上に無駄なく自由に配置することができるため、基板当たりの取れ数を増やすことができる。また、低温ポリシリコン薄膜トランジスタの閾値がパネル内で異なることを許容することにより、非常に高歩留まりで、表示品質の良い表示装置を製造することができ、製造コスト自体も非常に低減することが可能となる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、本願発明の実施の形態１に係る低温ポリシリコンを用いた薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法を説明するための断面模式図である。なお、以下に説明する各実施の形態で用いられる説明図において、同一又は相当部分には同一の符号を付してその説明を省略する。
【０００９】
図１（ａ）を参照して、本実施形態における液晶表示装置は、まずガラス基板１０１上に、例えばＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって膜厚２５００Å程度のシリコン酸化膜からなる下地膜１０３を形成する。下地膜１０３はシリコン窒化膜およびシリコン酸化膜等の積層膜等を用いることもできる。この下地膜１０３上に膜厚５００Å程度のアモルファスシリコン膜１０５を形成する。ＹＡＧレーザ等の固体レーザを用いてアモルファスシリコン膜１０５をアニールすることによりｐ型薄膜電界効果トランジスタおよびｎ型薄膜電界効果トランジスタのチャネル領域となるポリシリコン膜を形成する。
【００１０】
レーザはλ＝３７０〜７１０ｎｍのものが用いられ、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ４レーザが好ましく、Ｎｄイオンをドープされた結晶やＹｂイオンをドープされた結晶が用いられる。Ｎｄ：ＹＡＧレーザ光の第二高調波（波長５３２ｎｍ）（以下ＹＡＧ２ωとする）やＮｄ：ＹＶＯ４レーザ光の第二高調波（波長５３２ｎｍ）、Ｙｂ：ＹＡＧレーザ光の第二高調波（波長５１５ｎｍ）等をパルスレーザ光として使用するのが最も優れている。図６を参照して、ガラス基板への照射方法としては、基板の乗ったステージを動かすことによって、基板全面に順に長方形のビームを走査する。
【００１１】
図１（ｂ）を参照して、上記のようにして形成されたポリシリコン膜をドライエッチングにより加工して島状のポリシリコン膜１０９ａ、１０９ｂ、１０９ｃを形成し、ゲート絶縁膜および容量電極の誘電体膜となる絶縁膜１１１を形成する。この絶縁膜１１１としては、例えばＴＥＯＳ（ＴＥＴＲＡＥＴＨＯＸＹ  ＳＩＬＡＮＥ）  ＰＥＣＶＤを用いて形成したシリコン酸化膜を用いることが出来、ここでは膜厚を７００Åとした。次に、ポリシリコン膜１０９ｂ、１０９ｃをレジスト膜で覆った状態でポリシリコン膜１０９ａにｎ型の導電性不純物であるリン（Ｐ）イオンを注入して下部電極を形成する。
【００１２】
図１（ｃ）を参照して、絶縁膜１１１上にスパッタリング法を用いてモリブデン合金膜を形成、パターニングによりモリブデン合金膜の一部を除去することにより、共通電極１１５ａおよびゲート電極１１５ｂ、１１５ｃを形成する。このようにして共通電極１１５ａと下部電極１１３と絶縁膜１１１とによって蓄積容量１１７が構成される。その後ｎ型の導電性不純物としてのリンイオンをソース／ドレイン領域１１９ａ、１１９ｂに注入する。また、ソース／ドレイン領域１２１ａ、１２１ｂはｐ型の導電性不純物としての例えばボロン（Ｂ）イオンを注入する。このようにしてｎ型薄膜電界効果トランジスタ１２３とｐ型電界効果トランジスタ１２５とが形成される。次に、共通電極１１５ａおよびゲート電極１１５ｂ、１１５ｃの上に、ＴＥＯＳ  ＣＶＤを用いて形成された膜厚６０００Å程度のシリコン酸化膜からなる保護膜１２７を形成する。この後、加熱温度を４００℃とした活性化アニールを行う。その後、ドライエッチングで保護膜１２７と絶縁膜１１１に第１コンタクトホール１２９ａ〜１２９ｅを形成する。続いてモリブデン膜とアルミニウム膜とモリブデン膜の三層膜を形成し、この三層膜をエッチング加工することにより、電極１３１ａ〜１３１ｄを形成する。そして、電極１３１ａ〜１３１ｄ上に、例えばシリコン窒化膜からなる絶縁膜１３５を形成し、さらに平坦化膜１３７を形成する。この平坦化膜１３７に、感光性樹脂を用いて露光現像を行うことによって第２コンタクトホール１３９を形成する。第２コンタクトホール１３９の内部から平坦化膜１３７の上部表面上にまで透明性導電体膜を形成する。この透明性導電体膜をエッチングにより部分的に除去することにより、画素電極１４１を形成する。
【００１３】
周辺回路領域においては、ｐ型薄膜電界効果トランジスタとｎ型薄膜電界効果トランジスタを上述の手法を用いて形成し、これらを組合せて周辺回路を構成する。また、表示画素領域においては、ｎ型薄膜電界効果トランジスタと、別途形成する透明電極とを電気的に接続することによって表示画素を形成する。さらに、半導体装置としてのこれらの素子が形成されたガラス基板を、カラーフィルタや対向電極が形成されたもう一方のガラス基板と貼り合わせる。そして、これらのガラス基板の間に形成された間隙に液晶を注入、封止するなど、以下、所定の工程を実施することにより液晶表示装置を得ることができる。
【００１４】
図２を参照して、上記プロセスを用いた液晶パネルの平面構造について説明する。製造する目的のパネルを、最も取れ数が多くなるようにガラス基板上で効率的に配置する。その際に完成するパネルと上記説明のレーザアニール時の重ね領域との位置関係を正しく把握する。例として、一つのあるパネルについて説明する。
図２（ａ）を参照して、まずパネル端のアニール領域Ａ２０５のシリコンからレーザの照射が行われる。レーザの照射は画素アレイにおけるソースライン方向に走査される。ソースライン方向は、ビームの長辺と垂直な方向であり、アニール領域Ａ２０５はビーム長辺の幅となる。
図２（ｂ）を参照して、アニール領域Ａ２０５に対して若干量の重なりを許して、パネル端から走査を開始してビーム幅のアニール領域Ｂ２０７のアニールを完了する。同様の動作を基板サイズに応じて必要回数繰り返すことによって基板全面の結晶化を完了する。アニール領域Ａ２０５とアニール領域Ｂ２０７には重ね部２０９が存在する。
【００１５】
図３を参照して、画素をアレイ状に配置した画素領域３０１を含むパネル領域３０３上にビームを走査させて、最終的にはアニール領域Ａ〜Ｄの４つの領域と３つの重ね部３０５が存在することになった。実際に液晶パネルのガラス内配置を設計する前に、予めトランジスタのみが形成されてトランジスタの特性を測定可能なテストガラスで評価を行った。それによると、レーザ照射の走査方向と平行な方向の画素ラインには、任意の２つのトランジスタの閾値Ｖｔｈに｜Ｖｔｈ１−Ｖｔｈ２｜＜０．５Ｖの関係が保たれていた。また、アニール領域Ａとアニール領域Ｂが重なる重ね部に存在するトランジスタについては、重ね部内でアニール領域Ｂに近い側の、ソースライン方向の画素ラインの２ライン分、およびその延長上のトランジスタの閾値Ｖｔｈ３が、その他のラインのトランジスタのＶｔｈ１との間に、｜Ｖｔｈ１−Ｖｔｈ３｜≧０．５Ｖの関係を持っていた。概念的には、図３のグラフに示されたように、１つの重ね部内の図面上右側の２ライン分、およびその２ラインの延長上のトランジスタのみＶｔｈが低めであった。このような基礎データをふまえて、同様の重ね部についても再現するものと考えられることから、３つの重ね部内の６ラインに合わせて、専用の液晶パネル設計を行った。レーザビーム幅が、使用する装置について変動することもなく再現することや、ガラスサイズも変更することも無いことから、上記にような基礎データを１度取っておきさえすれば、再現性の良いデータとなる。このため、それを液晶パネルの設計に反映させることは、困難なことではない。
続いて、このＶｔｈ値が異なるトランジスタの含まれた液晶パネルで表示上の問題をなくすための方法の一例について説明する。
【００１６】
図４を参照して、重ね部がソースラインに対して平行になるようにパネルを配置し、重ね部の、ｍ番、ｍ＋１番、ｍ＋ａ番、ｍ＋ａ＋１番、ｍ＋２ａ番、ｍ＋２ａ＋１番のソースラインの所定の画素トランジスタのＶｔｈが低めになっている。このようにＶｔｈの異なる所定の画素トランジスタをもつ所定の画素ラインは、隣接した複数ラインになるという特徴と、レーザ幅が、決まった長さであることから、上記のように数列で規定出来るようなある周期を持ったラインになる。所定の画素ラインが周期的となるので、前もってそれに対応するための設計が容易となる。
これら６つのソースラインに対して、画素トランジスタ４０３に、その他のソースラインのトランジスタ４０５と異なる物を採用した。Ｖｔｈは充電の早さ等に影響して表示上違いが視認されることから、トランジスタのチャネルの幅や長さ等を調整することによって補正のための回路を追加することなくＶｔｈの違いをキャンセルすることが可能である。その他、トランジスタの形状、材質を変えることによっても同様の効果を得ることができる。
【００１７】
さらにここでは、この所定の画素ラインに接続された駆動回路を、他のラインに接続されているものとは異なるものにした。図４では各ラインを駆動する１つの駆動回路４０９が図示されているが、内部的には所定の画素ラインに接続されたものと他のラインに接続されたものは出力インピーダンスが異なるそれぞれ別の駆動回路となっている。具体的には、これらの所定の画素ラインである６本のソースライン以外については、内部配線の引き回し距離を長くして、抵抗値を変えた。抵抗値を変えるためには、途中の材質を異なる材料にする方法も有効である。この方法では、補正のための簡単な設計変更を行うことでＶｔｈの違いをキャンセルすることが可能となる。
【００１８】
上記の補正のみでも、Ｖｔｈの変動による表示上のムラを視認し難くする効果は得られるのであるが、Ｖｔｈの変動具合にも多少のバラツキも発生することから、さらに点灯状態を見ながらさらに残存するムラを見えなく調整可能な構造とした。具体的には、特定のライン全てに対してトランジスタを繋いでアナログ的に抵抗を調整できるように調整回路４０７を入れた。これらのトランジスタのゲートに印加できる電圧を、液晶ガラス上の回路ではなく、実装する電源基板等の上に設けた可変抵抗や可変容量等を用いた簡単な調整回路４０７を使って制御することによって、表示画像を見ながら、使用上問題ないレベルにムラを調整することが可能である。
ここでは、レーザの照射の際の重なり部という、Ｖｔｈの変動が予測できる所定の画素ラインに対してのみ調整回路を付けるように設計した。同じ調整機構を全てのラインに独立に付けておくことによって、レーザのミスショットの発生のような不確定ラインでのＶｔｈの変動の発生に対しても実用上視認されないレベルに調整することも可能である。
また、あるライン上でなくとも、特定の領域に再現良く、Ｖｔｈが異なる状態が再現されるような場合に対しても、その領域の画素トランジスタを他の領域と異なる形状、或いは異なる材料に変えておくことによって、上記説明と同様の効果によって、実際の使用上、視認出来ないか、視認し難いレベルまでの改善は可能である。
【００１９】
また、本実施の形態では、重なり部に配置する所定の画素トランジスタの配置のみについて、説明したが、駆動回路等の周辺回路のトランジスタについても、重なり部のＶｔｈの異なるトランジスタの発生する領域に配置しても良い。デジタル回路部であればデジタル信号が反転するレベルのＶｔｈの違いでなければ回路上の対策を取る必要は無いが、アナログ回路部については、画素内と同様に予めＶｔｈの違いを補償する回路をつけるなり、トランジスタの構成を変える等の対策は可能である。但し、周辺回路のトランジスタ配置については、画素トランジスタに比べて、完全に規則的に配置する必要も無いため、このＶｔｈの変動の発生すると予測される領域に配置しないという選択肢もある。この場合には、余分な補正回路等を設置する必要がなくなり、回路領域の面積を小さく収めることができる。
【００２０】
また、本実施の形態以外の方法を用いて、特定のＶｔｈの異なる領域がそれ以外の領域に対して違いが表示上視認しにくく、｜Ｖｔｈ１−Ｖｔｈ２｜≧０．５Ｖを充たすトランジスタの組を持つ表示装置を得ることが出来た場合にも、本実施の形態と同様の効果を得ることが出来る。
【００２１】
本実施の形態では、大粒径のポリシリコンを得易いＹＡＧレーザによってポリシリコンを形成した場合について説明したが、エキシマレーザでポリシリコンを形成した場合にも同様の効果が見られる。また、一例として、透過型の液晶表示装置として、画素電極がＩＴＯ膜を使用した液晶表示装置で説明を行ったが、Ａｌ等の反射電極を用いた反射型液晶表示装置や、両方を持った半透過型の液晶表示装置、さらに同様のレーザによって結晶化したシリコン膜からなる薄膜トランジスタを用いた有機ＥＬディスプレイ装置等に広く適応でき、有機ＥＬの場合には、原理上、画素内のトランジスタの特性のバラツキが非常に視認されやすいことから、さらに大きな効果を発生させることができる。
【００２２】
以上のように、本実施の形態１に係る発明によれば、レーザアニールにおけるレーザ照射の重なり部がソースラインと平行になるようにパネルを配置し、重なり部内のソースライン上の薄膜トランジスタの閾値の変動による表示ムラを視認し難くすることができる。
【００２３】
実施の形態２．
実施の形態１では、レーザアニールにおけるレーザ照射の重なり部がソースラインと平行になるようにパネルを配置し、重なり部内のソースライン上の薄膜トランジスタの閾値の変動による表示ムラを視認し難くした。これに対し、本実施の形態では、レーザ照射の重なり部がゲートラインと平行になるようにパネルを配置し、重なり部内のゲートライン上の薄膜トランジスタの閾値の変動による表示ムラを視認し難くするものである。
本願発明の実施の形態２に係る低温ポリシリコンを用いた薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法の断面構造については実施の形態１と同様であるので説明を省略する。
【００２４】
本実施の形態では、アモルファスシリコン膜のアニールにおいて、エキシマレーザ等のガスレーザを用いてアモルファスシリコン膜をアニールすることにより、ｐ型薄膜電界効果トランジスタおよびｎ型薄膜電界効果トランジスタのチャネル領域となるポリシリコン膜を形成する。レーザガスとしては、Ｘｅ−Ｃｌガスを使い、波長としては３０８ｎｍで、パワーとしては２００〜５００ｍＪ／ｃｍ２の範囲で結晶化状況をモニターしながら適性パワーを決定した。ガラス基板への照射方法としては、基板の乗ったステージを動かすことによって、基板全面に順にビームを走査する。
【００２５】
図５を参照して、基板端から順に、まず、長方形のビームの長辺と垂直な方向に照射していき、基板端まで走査して、ビーム長辺の幅のアニール領域Ａ５０１のアニールを完了する。さらにアニール領域Ａ５０１に対して若干量の重なりを許して、基板端から走査を開始してビーム幅のアニール領域Ｂ５０３のアニールを完了する。同様の動作を基板サイズに応じて必要回数繰り返すことによって基板全面の結晶化を完了する。
以下、実施の形態１と同様に液晶表示装置の製造が行われる。
【００２６】
続いて、実施の形態２の液晶パネルの平面構造について説明する。製造する目的のパネルを、最も取れ数が多くなるようにガラス基板上で効率的に配置する。その際に、完成するパネルと上記説明のレーザアニール時のレーザ照射の重ね部との位置関係を正しく把握する。例示として、一つのあるパネルについて説明する。あるパネルに着目すると、図６のように、アニール領域Ａ５０１とアニール領域Ｂ５０３の二つの領域に分けて照射されており、本実施の形態も実施の形態１と同様に重ね部５０５が存在する。また、重ね部５０５の長辺方向がゲートラインに対して平行となるようにパネルを配置した。
【００２７】
本実施の形態においても実施の形態１と同様に、実際に液晶パネルのガラス内配置を設計する前に、予めトランジスタのみ形成されてトランジスタの特性を測定可能なテストガラスで評価を行った。それによると、重ね部５０５と平行な方向には、任意の２つのトランジスタのＶｔｈに｜Ｖｔｈ１−Ｖｔｈ２｜＜０．５Ｖの関係が保たれていた。また、アニール領域Ａとアニール領域Ｂが重なる重ね部５０５に存在するトランジスタについては、重ね部５０５内でアニール領域Ｂ５０３に近い側の、ゲートライン方向の画素ラインの１ライン分、およびその延長上のトランジスタの閾値Ｖｔｈ３が、その他のライン上のトランジスタのＶｔｈ１との間に、｜Ｖｔｈ１−Ｖｔｈ３｜≧０．５Ｖの関係を持っていた。本実施の形態では、レーザアニールの走査方向がゲートラインに平行であり、重ね部５０５の、図面上上側の１ライン分、およびその延長上のトランジスタのみＶｔｈが高めであった。この様な基礎データをふまえて、本実施の形態はＶｔｈが大きく異なる所定の画素トランジスタの存在するゲートラインに合わせて専用の液晶パネル設計を行った。
【００２８】
次に、このＶｔｈ値が異なるトランジスタの含まれた液晶パネルで表示上の問題を生じなくするための方法の一例について説明する。図５に示すように、上記Ｖｔｈの大きく異なる所定の画素トランジスタが乗る１本のラインをｎ番とする。ここで、この所定の画素ラインに接続された駆動回路を他のラインに接続されているものと異なるものを使用する。具体的には、このラインの駆動回路部の一部の材料を、通常の金属配線から画素電極で使用しているＩＴＯ膜に変え、配線の一部をＩＴＯ膜でブリッジする構造に変えた。これによってＩＴＯ膜は通常の金属配線より比較的高抵抗であることから抵抗値を変えたことになる。抵抗値を変えるためには、実施の形態１で用いた方法のように配線の引き回し距離を長くして高抵抗にする方法も有効である。この方法では、実施の形態１と同様、補正のための簡単な設計変更を行うことでＶｔｈの違いをキャンセルすることが可能となる。
【００２９】
上記の補正のみでも、Ｖｔｈの変動による表示上のムラを視認し難くする効果は得られるのであるが、Ｖｔｈの変動具合にも多少のバラツキも発生することから、さらに点灯状態を見ながら残存するムラを見えなく調整可能な構造とした。具体的には、特定のラインに対してトランジスタを繋いでアナログ的に抵抗を調整できる調整回路５０９を入れた。これらのトランジスタのゲートに印加できる電圧を、液晶ガラス上の回路ではなく、実装する電源基板等の上に設けた可変抵抗や可変容量等を用いた簡単な調整回路を使って制御することによって、表示画像を見ながら、使用上問題ないレベルにムラを調整することが可能である。
【００３０】
ここでは、レーザの照射の重ね部という、Ｖｔｈの変動が予想できる所定の画素ラインに対してのみ調整回路を付けるように設計した。同じ調整機構を全てのラインに独立に付けておくことによって、レーザのミスショットの発生のような不確定ラインでのＶｔｈの変動の発生に対しても実用上視認されないレベルに調整することも可能である。
【００３１】
本実施の形態では、大粒径のポリシリコンを得易いエキシマレーザによってポリシリコンを形成した場合について説明したが、ＹＡＧレーザでポリシリコンを形成した場合にも同様の効果が見られる。また、一例として、透過型の液晶表示装置として、画素電極がＩＴＯ膜を使用した液晶表示装置で説明を行ったが。Ａｌ等の反射電極を用いた反射型液晶表示装置や、両方を持った半透過型の液晶表示装置。さらに同様のレーザによって結晶化したシリコン膜からなる薄膜トランジスタを用いた有機ＥＬディスプレイ装置等に広く適応でき、有機ＥＬの場合には、特に原理上、画素内のトランジスタの特性のバラツキが非常に視認されやすいことから、さらに大きな効果を発生させることができる。
【００３２】
以上のように、本実施の形態２に係る発明によれば、レーザアニールにおけるレーザ照射の重なり部がゲートラインと平行になるようにパネルを配置し、重なり部内にあるゲートラインを繋がる薄膜トランジスタの閾値の変動による表示ムラを視認し難くすることができる。
【００３３】
また、本実施の形態１，２を応用すれば、レーザ照射の重なりを利用して、ＣＤマスクを使用せずにＶｔｈや駆動能力の異なるトランジスタを配置することが可能となる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１に係る液晶表示装置の薄膜トランジスタ構造形成プロセスを示す断面図である。
【図２】本発明の実施の形態１に係る液晶表示装置の薄膜トランジスタのレーザアニール方法を示す図である。
【図３】本発明の実施の形態１に係る液晶表示装置の薄膜トランジスタのレーザアニールとＶｔｈの関係を示す図である。
【図４】本発明の実施の形態１に係る液晶表示装置の画素トランジスタと駆動回路の構成を示す図である。
【図５】本発明の実施の形態２に係る液晶表示装置の薄膜トランジスタのレーザアニールとＶｔｈの関係と駆動回路の構成を示す図である。
【図６】本発明の実施の形態１および２に係る液晶表示装置の薄膜トランジスタのレーザアニール装置を説明するための模式図である。
【符号の説明】
【００３５】
１０７  レーザ照射
２０５  アニール領域Ａ
２０７  アニール領域Ｂ
２０９  重ね部
３０１  画素領域
３０５  重ね部
３０７  ソースライン
４０１  ソースライン
４０３  画素トランジスタ
４０５  画素トランジスタ
４０７  調整回路
５０１  アニール領域Ａ
５０３  アニール領域Ｂ
５０６  重ね部
５０７  ゲートライン
５０９  調整回路
【図１】
2006133285.tif 000003
【図２】
2006133285.tif 000004
【図３】
2006133285.tif 000005
【図４】
2006133285.tif 000006
【図５】
2006133285.tif 000007
【図６】
2006133285.tif 000008