(57)【要約】【課題】シリサイド層のシート抵抗値が抑制され、さらに接合リーク電流の発生が抑制された半導体装置の製造方法を提供する。【解決手段】シリコン基板の素子形成面に、スパッタ装置内において、所定の温度プロファイルでＣｏ層またはＣｏ2Ｓｉ層を形成する第一工程と、第一工程の後、シリコン基板を昇温させて、６００℃以上の所定の温度Ｔ２に到達させる第二工程と、第二工程の後、Ｔ２以上の温度領域において、シリコン基板の素子形成面にＣｏＳｉ層を形成する第三工程と、を含み、第二工程において、第一工程におけるシリコン基板の最高到達温度Ｔ１とＴ２との間の温度領域において、シリコン基板を５０℃／秒以上の速度で昇温させる。【選択図】図５
2006332608.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の素子形成面に、スパッタ装置内において、所定の温度プロファイルでＣｏ層またはＣｏ2Ｓｉ層を形成する第一工程と、
前記第一工程の後、前記シリコン基板を昇温させて、６００℃以上の所定の温度Ｔ２に到達させる第二工程と、
前記第二工程の後、Ｔ２以上の温度領域において、前記シリコン基板の前記素子形成面にＣｏＳｉ層を形成する第三工程と、
を含み、
前記第二工程において、
前記第一工程における前記シリコン基板の最高到達温度Ｔ１と前記Ｔ２との間の温度領域において、前記シリコン基板を５０℃／秒以上の速度で昇温させる半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第二工程と前記第三工程とをランプアニール装置内で行う半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第一工程が、（Ｔ１−５０℃）以上Ｔ１以下の温度領域において、前記シリコン基板の前記素子形成面にＣｏを堆積させる工程を含む半導体装置の製造方法。
【請求項４】
請求項１または２に記載の半導体装置の製造方法において、
前記第一工程が、
Ｔ１未満の所定の温度で前記シリコン基板の前記素子形成面にＣｏを堆積させて、前記Ｃｏ層を形成する工程と、
前記Ｃｏが堆積した前記シリコン基板をＴ１まで昇温させて、前記Ｃｏ2Ｓｉ層を形成する工程と、
を含む半導体装置の製造方法。
【請求項５】
請求項１乃至４いずれか記載の半導体装置の製造方法において、
前記第二工程が、
前記シリコン基板をＴ１未満の所定の温度Ｔ３まで昇温させる工程と、
前記シリコン基板の温度をＴ３で停滞させる工程と、
シリコン基板の温度をＴ３で停滞させる前記工程の後、Ｔ３とＴ２との間の温度領域において、前記シリコン基板を５０℃／秒以上の速度で昇温させる工程と、
を含む半導体装置の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、
前記第二工程において、４００℃以上６００℃以下の温度領域にわたって、前記シリコン基板を５０℃／秒以上の速度で昇温させる半導体装置の製造方法。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置の製造方法において、
前記第三工程の後、未反応のＣｏを除去する第四工程と、
前記第四工程の後、前記シリコン基板を加熱し、Ｔ２よりも高い温度Ｔ４まで到達させて、前記素子形成面にＣｏＳｉ2層を形成する第五工程と、
をさらに含む半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記第三工程の後、前記シリコン基板を３５０℃以下の温度で大気中に開放し、その後、前記第四工程を行う半導体装置の製造方法。
【請求項９】
シリコン基板表面にコバルトを堆積させた後、該シリコン基板の温度を光学的に測定する温度測定部を備えるランプアニール装置で加熱することにより、コバルトシリサイド層を形成する半導体装置の製造方法であって、
前記コバルトシリサイド層を形成する工程が、
前記温度測定部により、コバルトを堆積した前記シリコン基板の温度測定が可能となるまで昇温する第１の工程と、
前記シリコン基板の温度を前記温度付近に保持して、該シリコン基板の温度を安定させる第２の工程と、
前記シリコン基板を、安定した前記温度以上に昇温する第３の工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コバルトシリサイド層を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法において、シリコン基板上にチタンシリサイド層が形成された半導体装置の製造方法としては特許文献１に記載されたものがある。このようにチタンシリサイド層を設けることにより、ゲートやソース／ドレインの電極の低抵抗化を図ることができる。近年、素子の高速動作化への要請から、チタンシリサイド層に代わりコバルトシリサイド層が用いられるようになってきている。このコバルトシリサイド層の形成は、ファーネスアニール装置やランプアニール装置により行われる。
【０００３】
コバルトシリサイド層を形成する技術として、従来、特許文献２に記載のものがある。特許文献２に記載のプロセスにおいては、まず、２００℃程度の温度でコバルト膜をスパッタ成膜する。その後、大気にさらすことなく、別のスパッタチャンバにてコバルト膜を３００℃以上４００℃以下の温度で２分以上加熱する。これにより、ダイコバルトモノシリサイド膜の核成長が進み、結晶化が促進されるとされている。また、このプロセスを用いてトランジスタを作成すると、４５０℃程度の温度の下、一段階で高温スパッタリングを行った場合に比べ、トランジスタのＰ型電極上の層抵抗値が低くなるとされている。
【特許文献１】特開平１０−２５６１９１号公報
【特許文献２】特開２０００−２４３７２６号公報
【非特許文献１】２００４  半導体テクノロジー大全、ｐ．３８４、株式会社 電子ジャーナル
【非特許文献２】「PROPERTIES OF Metal Silicides」、Edited by KAREN MAEX and MARC VAN ROSSUM、ＩＮＳＰＥＣ（ＵＫ）、１９９５年、ｐ．６５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ファーネスアニール装置を用いる場合、コバルトシリサイド層のシート抵抗値が増加したり、接合リーク電流が増大する問題があった。本発明者らは、このような問題は、ファーネスアニール装置の昇温速度が遅いことに起因するものであるとの知見を得ている。
【０００５】
さらに、近年では、シリコン基板に形成される拡散層の拡散深さが、浅くなってきている。それに伴い、昇温速度が速いランプアニール装置を用いた場合においても、上記のような問題が生じることが明らかとなってきた。背景技術の項で前述した特許文献２に記載の技術についても、この点で改善の余地があった。
【０００６】
以下に、ランプアニ−ル装置においてコバルトシリサイド層を形成する際の上記課題を詳細に説明する。ランプアニ−ル装置は、シリコン基板の温度を光学的に測定する温度測定部を備える。
【０００７】
まず、通常のスパッタ法に従い、ゲート電極等が形成されたシリコン基板表面にコバルトを堆積させる。次いで、加熱ランプによりシリコン基板を加熱し、アニール処理（第１シンター）を開始する。第１シンターは、シリコン基板の温度を所定の温度に上昇させた後、パイロメータ等の温度測定部でシリコン基板の温度を確認しながら行う。第１シンター後、さらにアニール処理（第２シンター）を行うことにより、シリコン基板表面にコバルトシリサイド層が形成される。
【０００８】
このランプアニール装置におけるアニール処理（第１シンター）は、通常、図６に示すような温度プロファイルにより行われている。図６に示す温度プロファイルは、パイロメータにより測定したシリコン基板の温度プロファイルである。
【０００９】
このコバルトシリサイド層の形成は、具体的には、
（ａ）シリコン基板を４５０℃乃至５００℃程度にまで、温度制御を行うことなく昇温する工程と、
（ｂ）前記工程（ａ）の後、４５０℃乃至５００℃程度の温度範囲で、数秒間程度シリコン基板の温度を保持する工程と、
（ｃ）前記工程（ｂ）の後、７００℃程度まで昇温する工程と、
（ｄ）前記工程（ｃ）の後、７００℃程度の温度で、３０秒間程度シリコン基板の温度を保持する工程と、
（ｅ）前記工程（ｄ）の後、シリコン基板を所定の温度に冷却する工程と、
を含むものである。
【００１０】
前記工程（ａ）は、何らフィードバックを行わずに、予め定められた温度にシリコン基板を昇温する工程（オープンループ制御）である。一方、前記工程（ｂ）乃至（ｄ）は、パイロメータでシリコン基板の温度を測定し、その温度のフィードバックを行って温度制御しながら行われる工程（クローズループ制御）である。
【００１１】
このように、工程（ａ）から工程（ｃ）への切り替えの際に、４００℃乃至５５０℃の温度範囲でシリコン基板の温度を安定化させる温度保持工程（ｂ）が必要となる。ランプアニール装置において、通常、シリコン基板の温度を保持する工程が必要とされている（２００４  半導体テクノロジー大全  Ｐ３８４  （株式会社 電子ジャーナル））。このような工程が必要となるのは以下の理由による。
【００１２】
すなわち、ランプアニール装置においては、様々な構造を有するウェハに対して、共通の温度プロファイルによりアニール処理を施している。この温度プロファイルは、基板表面が未処理のシリコン基板にも適用できるものである。パイロメータでシリコン基板の温度を測定する際に光は、通常赤外線が用いられる。基板表面が未処理のシリコン基板の場合、パイロメータによりシリコン基板の温度が測定できるようになる温度が最も高い。具体的には、シリコン基板を光が透過しなくなる４５０℃乃至５００℃程度で、それより低い温度ではシリコン基板を光が透過するので基板の温度を正確に測定することはできない。そのため、ランプアニール装置においては、基板表面が未処理のシリコン基板にも適用可能なように、４５０℃乃至５００℃程度で一旦温度を停滞させる温度プロファイルが用いられている。この温度であれば、シリコン基板の種類に関わらず温度測定が可能であり、アニール処理を行うことができる。また、このように、シリコン基板の温度を所定の時間保持するのは、温度制御を行わないで昇温する工程（ａ）から、パイロメータ等によりシリコン基板の温度制御を行って昇温する工程（ｃ）に移る際に、シリコン基板の温度を安定化させるためである。これにより、工程（ｃ）において、シリコン基板の温度制御が可能となる。
【００１３】
しかしながら、近年、このような温度範囲でシリコン基板を保持することにより、得られるシリサイド層のシート抵抗値が増加したり、接合リーク電流が増大することが明らかになってきた。これらの問題は、従来の半導体装置において顕在化していなかったが、シリコン基板に形成される拡散層の拡散深さが浅くなるにつれ、顕在化するようになってきている。
【００１４】
本発明者らは、鋭意研究した結果、この温度範囲でシリコン基板を保持することにより、電気的な抵抗の高いモノシリサイド（ＣｏＳｉ）が形成され、シート抵抗値が増加するという知見を得た。以下に、このアニール温度とシリサイド層の電気抵抗との関係について説明する。
【００１５】
図７に、スパッタ法によりコバルトを堆積したシリコン基板を、４００℃乃至５５０℃の温度範囲でアニール処理し、形成されたシリサイド層のシート抵抗値を測定した結果を示す。なお、シリコン基板は、コバルトを４００℃でスパッタしたものを用いた。図７に示すように、シリコン基板を、４５０℃乃至５００℃の温度範囲でアニール処理すると、シリサイド層のシート抵抗値が特に増加することが確認される。このようなシート抵抗値の増加は、Ｎ型トランジスタのＮ型拡散層上にシリサイド層を形成する場合に顕著になる。
【００１６】
一方、接合リーク電流の増大は、シリコン基板をこのような温度帯で保持すると、コバルトと、シリコン基板のシリコンとの反応異常が生じ、拡散層においてシリサイドスパイク（局部的に速く反応が進む現象）や凝集が発生することに起因する。つまり、拡散位置の浅い近年のデバイス構造においては、シリサイド層と接合との距離が近く、反応異常によって接合リーク電流の増大につながりやすい。この接合リーク電流は、Ｐ型トランジスタのＰ型拡散層上にシリサイド層を形成する場合に顕著になる。
【００１７】
このように、コバルトシリサイド層のシート抵抗値の増加や、接合リーク電流の増大は、拡散領域の拡散深さが浅い近年の半導体装置において特に顕著になっている。
【課題を解決するための手段】
【００１８】
本発明によれば、
シリコン基板の素子形成面に、スパッタ装置内において、所定の温度プロファイルでＣｏ層またはＣｏ2Ｓｉ層を形成する第一工程と、
前記第一工程の後、前記シリコン基板を昇温させて、６００℃以上の所定の温度Ｔ２に到達させる第二工程と、
前記第二工程の後、Ｔ２以上の温度領域において、前記シリコン基板の前記素子形成面にＣｏＳｉ層を形成する第三工程と、
を含み、
前記第二工程において、
前記第一工程における前記シリコン基板の最高到達温度Ｔ１とＴ２との間の温度領域において、前記シリコン基板を５０℃／秒以上の速度で昇温させる半導体装置の製造方法が提供される。
【００１９】
この方法においては、第二工程で、第一工程におけるシリコン基板の最高到達温度Ｔ１と温度Ｔ２との間の温度領域において、シリコン基板を５０℃／秒以上の速度で昇温させる。これにより、シリサイドスパイクや凝集といったＣｏＳｉの異常反応を確実に抑制することができる。
以下、Ｔ１、Ｔ２および５０℃／秒の意義を説明する。
【００２０】
まず、Ｔ１について説明する。
Ｔ１は、第一工程におけるシリコン基板の最高到達温度である。第一工程において既に一度加熱されたＴ１以下の温度領域においては、第二工程において再度加熱された場合にも、異常反応は生じない。一方、Ｔ１より高い温度領域については、第一工程での加熱温度を超える領域であるため、異常反応を抑制するためには、Ｔ１より高温側の温度制御が重要である。第二工程では、Ｔ１より高温側の異常反応が生じる温度領域について、シリコン基板を速やかに加熱して通過させる必要がある。
【００２１】
次に、Ｔ２について述べる。
ＣｏＳｉの形成反応において、異常反応が問題となるのは、Ｔ２未満の温度領域である。Ｔ２以上の温度領域においては、むしろＣｏＳｉ層が安定的に形成される。
【００２２】
本発明者の検討によれば、ＣｏＳｉの形成条件は、シリコン基板に形成された拡散層の接合深さ等の下地の条件に依存して変動するが、Ｔ２を６００℃以上とすれば、下地の条件によらず異常反応が抑制されることが経験的に見出された。第二工程においてシリコン基板の加熱条件を制御する際に、安全領域として、少なくともＴ２までの温度領域について昇温速度を制御すれば、下地の条件によらずＣｏＳｉの異常反応を抑制することができる。
【００２３】
次に、５０℃／秒について説明する。
本発明者の検討によれば、実施例にて後述するように、５０℃／秒以上の速度でシリコン基板を昇温させることにより、ＣｏＳｉの形成における異常反応を効果的に抑制することができることが、実験的に確かめられている。
【００２４】
このように、本発明においては、ＣｏＳｉの形成における異常反応が生じやすいＴ１とＴ２との間の温度領域について、シリコン基板を５０℃／秒以上の速度で昇温させるため、下地の条件によらず、異常反応を効果的に抑制することができる。そして、その後、ＣｏＳｉ層が安定的に形成されるＴ２以上の温度で第三工程を実施することにより、シリコン基板の素子形成面へのコバルトシリサイドの形成を安定的に行うことができる。したがって、本発明によれば、ＣｏＳｉの異常反応によるコバルトシリサイド層のシート抵抗値の増加や、接合リーク電流の増大を抑制することができるため、半導体装置の製造歩留まりの低下が抑制される。
【００２５】
なお、本発明において、ＣｏＳｉ層は、主として第三工程において形成されるが、上述した異常反応を実用上問題ない程度に抑制することができれば、第二工程において、シリコン基板の素子形成面にＣｏＳｉが形成されてもよい。また、第三工程において、シリコン基板の表面の一部の領域において、ＣｏＳｉ2が形成されてもよい。
【００２６】
また、本発明によれば、スパッタ装置などによってシリコン基板表面にコバルトを堆積させた後、該シリコン基板の温度を光学的に測定する温度測定部を備えるランプアニール装置で加熱することにより、コバルトシリサイド層を形成する半導体装置の製造方法であって、
前記コバルトシリサイド層を形成する工程が、
前記温度測定部により、コバルトを堆積した前記シリコン基板の温度測定が可能となるまで昇温する第１の工程と、
前記シリコン基板の温度を前記温度付近に保持して、該シリコン基板の温度を安定させる第２の工程と、
前記シリコン基板を安定した前記温度以上に昇温する第３の工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
【００２７】
この発明によれば、シリコン基板の温度を光学的に測定する温度測定部を備えるランプアニール装置において、コバルトが堆積されたシリコン基板の温度測定が可能となるまで昇温し、その温度付近に保持してシリコン基板の温度を安定化している。基板表面にコバルトを堆積したシリコン基板は、基板表面が未処理のシリコン基板に比べて、温度測定部により測定可能となる温度を低下させることができる。これにより、シリコン基板の温度保持工程は、コバルトとシリコンとの反応異常が生じる温度以下とすることができる。そのため、得られるシリサイド層のシート抵抗値が抑制され、さらに拡散層において シリサイド スパイクや凝集が発生しないため接合リーク電流の発生が抑制される。
【発明の効果】
【００２８】
本発明によれば、シリサイド層のシート抵抗値が抑制され、さらに接合リーク電流の発生が抑制された半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００３０】
（第一の実施形態）
本実施形態においては、シリコン基板がシリコンウエハである場合を例に説明する。図８は、本実施形態における半導体装置の製造手順を示すフローチャートである。図８の手順により、シリコンウエハ等のシリコン基板にシリサイド層が形成されるため、この手順を用いてトランジスタ等の所定の素子を有する半導体装置を製造することができる。
【００３１】
図８の製造手順は、以下のステップを含む；
ステップ１０１：スパッタ、
ステップ１０２：第一シンター、
ステップ１０３：ウエハ取り出し、
ステップ１０４：未反応Ｃｏ除去、および
ステップ１０５：第二シンター。
【００３２】
また、図９は、図８に示した製造手順のうち、ステップ１０１およびステップ１０２をさらに具体的に説明する図である。また、図１２は、本実施形態のシリサイド層の形成工程におけるシリコンウエハの温度プロファイルを示す図である。以下、図８、図９および図１２を参照して、各ステップについて詳細に説明する。
【００３３】
ステップ１０１のスパッタ工程は、シリコン基板の素子形成面に、スパッタ装置内において、所定の温度プロファイルでＣｏ層またはＣｏ2Ｓｉ層を形成する第一工程である。この工程は、たとえばＴ１以下の所定の温度における高温スパッタ工程（図９のＳ１１１）である。
【００３４】
ステップ１１１の高温スパッタ工程においては、たとえば、（Ｔ１−５０℃）以上Ｔ１以下の温度領域において、シリコン基板の素子形成面にＣｏを堆積させる。こうすることにより、Ｃｏ層中のＣｏの少なくとも一部が基板中のシリコンと反応して素子形成面にＣｏ2Ｓｉが安定的に形成される。さらに具体的には、３００℃以上４００℃以下の所定の温度でシリコン基板の素子形成面にＣｏを堆積させて、Ｃｏ層を形成する。
【００３５】
ステップ１０２の第一シンター工程は、
第一工程の後、シリコン基板を昇温させて、６００℃以上の所定の温度Ｔ２に到達させる第二工程（図９のＳ１２１）と、
第二工程の後、温度Ｔ２以上の温度領域において、シリコン基板の素子形成面にＣｏＳｉ層を形成する第三工程（図９のＳ１２２）と、
を含む。ステップ１２１およびステップ１２２は、たとえばランプアニール装置内で行われる。また、ステップ１２１およびステップ１２２を同じランプアニール装置内で連続して行ってもよい。こうすれば、ＣｏＳｉ層をさらに効率よく形成することができる。
【００３６】
ステップ１２１においては、第一工程におけるシリコン基板の最高到達温度Ｔ１と温度Ｔ２との間の温度領域において、シリコン基板を５０℃／秒以上の速度で昇温させる。
ここで、５０℃／秒とは、たとえば、３００℃から６００℃まで昇温させるのに６秒間かかる速度である。
このとき、さらに具体的には、温度設定は、読み出し開始の３００℃、および６００℃の設定値を装置に入力することによって行なう。また、６００℃で終了させるためには、オーバーヒート防止のため、たとえば装置に入力する温度を５９０℃程度に設定するもしくはコントローラを切り替えることもできる。
また、昇温速度が５０℃／秒を上回っていることは、たとえば０．１秒ごとに速度と温度をサンプリングすることによって確認できる。
また、Ｔ１とＴ２の間の温度領域を所定の時間内に昇温させてもよい。Ｔ１とＴ２の間の温度領域を急速に昇温させることにより、ＣｏＳｉの異常反応が効果的に抑制される。また、異常反応をさらに確実に抑制する観点では、シリコン基板の昇温速度を７５℃／秒以上とすることが好ましい。
【００３７】
また、異常反応をさらに確実に抑制する観点では、ステップ１２１において、４００℃以上６００℃以下、好ましくは３８０℃以上６００℃以下の温度領域にわたって、シリコン基板を５０℃／秒以上の速度で昇温させることが好ましい。
このとき、加熱装置内に、スパッタ後のシリコンウエハを設置する。そして、たとえば、加熱装置の昇温速度を所定の値に設定して温度制御する場合、ウエハの温度測定が可能になった後、所定の温度から、たとえば３２５℃から６００℃までの間を、昇温速度５０℃／秒以上、好ましくは７５℃／秒以上の速度で昇温させる。また、３２５℃から６００℃まで、５０℃／秒以上を満たす所定の秒数で昇温させる温度制御方法としてもよい。なお、温度制御のさらに具体的な方法については、第二の実施形態において後述する。
なお、図１２においては、Ｔ１および後述するＴ３が３５０℃より高い温度である例を示したが、Ｔ１およびＴ３は、３５０℃以下であってもよい。
【００３８】
また、図１２においては、Ｔ２が６００℃より高温である例を示したが、Ｔ２は６００℃以上であればよい。また、ステップ１２１において、Ｔ１と、Ｔ２より２０〜３０℃程度高い温度との間の温度領域において、シリコン基板を５０℃／秒以上の速度で昇温させてもよい。これにより、上述した異常反応がより一層確実に抑制される。
【００３９】
ステップ１２２においては、シリコン基板の温度をＴ２以上の所定の温度に所定の時間保つ。所定の温度は、たとえば、６５０℃以上７００℃以下とする。これにより、素子形成面にＣｏＳｉ層が安定的に形成される。
【００４０】
図８および図１２に戻り、ステップ１０２の後、ステップ１０３においては、シリコン基板をランプアニール装置から取り出す。
【００４１】
ステップ１０４は、第三工程つまりステップ１２２（図９）の後、未反応のＣｏを除去する第四工程である。この工程は、たとえば塩酸と過酸化水素の混合溶液を用いたウエットエッチング工程とする。
【００４２】
ここで、ステップ１２２の後、ステップ１０３において、シリコン基板を３５０℃以下の温度で大気中に開放し、その後、ステップ１０４の処理を行ってもよい。第一シンター後のシリコン基板の取り出し温度を３５０℃以下とすることにより、ステップ１０４の処理を行った際のシリコン基板へのＣｏの残存をより一層効果的に低減させることができる。
【００４３】
また、ステップ１０５の第二シンター工程は、ステップ１０４の後、シリコン基板を加熱し、温度Ｔ２よりも高い温度Ｔ４まで到達させて、シリコン基板の素子形成面にＣｏＳｉ2層を形成する第五工程である。第一シンター温度におけるシリコン基板の最高到達温度よりもさらに高温側で第二シンターを行うことにより、シリコン基板の素子形成面に、さらに安定なコバルトシリサイド層であるＣｏＳｉ2層が形成される。なお、Ｔ４は、ＣｏＳｉ2層が安定的に形成される温度であればよいが、たとえば、７５０〜８５０℃程度とする。
【００４４】
本実施形態においては、ステップ１２１において、ＣｏＳｉの異常な形成反応が生じうる温度領域、つまりＴ１とＴ２との間の温度領域において、シリコン基板を急速加熱することにより、異常反応が効果的に抑制される。なお、ステップ１２１において、素子形成面にＣｏＳｉが形成されてもよいが、実用上問題ない程度に異常反応を抑制するために、Ｔ１〜Ｔ２間をできるだけ速やかに昇温させる。
【００４５】
なお、非特許文献２には、ＣｏからＣｏ2Ｓｉが形成される温度が２５０℃程度であって、Ｃｏ2ＳｉからＣｏＳｉが形成される温度が３５０℃程度であることが記載されているが、実際には、ＣｏＳｉの形成反応には下地依存性があるため、Ｔ２を６００℃以上とする。これは、下地の条件によらず異常反応が抑制される安全領域という観点でＴ２を設定する必要があるためである。本発明者の検討によれば、Ｔ２を６００℃以上の温度とすれば、下地の条件によらずＣｏＳｉの異常反応が効果的に抑制されることが実験的に確かめられている。
【００４６】
そして、Ｔ２以上の所定の温度、つまり６００℃以上の所定の温度でＣｏＳｉ層を形成することにより、シリコン基板の素子形成面にＣｏＳｉ層が安定的に形成される。Ｔ２以上の温度領域においては、ＣｏＳｉの異常な形成反応は起こらず、むしろＣｏＳｉが安定的に形成されるためである。また、６００℃以上の温度領域とすれば、素子形成面全面においてＣｏＳｉの形成反応が確実に完了する。素子形成面全面においてＣｏＳｉの形成反応が完了していれば、シリコンウエハの一部の領域で、ＣｏＳｉ2が形成されてもよい。
【００４７】
なお、以上の手順において、ステップ１０１においてスパッタ装置内でＣｏ層またはＣｏ2Ｓｉ層を形成した後、ステップ１０２の第一シンター工程の前に、シリコン基板をランプアニール装置に移すために、シリコン基板を大気中に開放してもよい。また、このとき、シリコン基板の温度がＴ１以下に低下してもよい。この場合、ランプアニール装置内で、Ｔ１より低い温度から再度シリコン基板を加熱する（Ｓ１２１）。
【００４８】
このとき、ステップ１２１の昇温工程を、図１０に示す手順で行ってもよい。図１０は、図９のステップ１２１をさらに詳細に示すフローチャートである。図１０において、ステップ１２１は、
ステップ１３１：シリコン基板を温度Ｔ１未満の所定の温度Ｔ３まで昇温させる工程、
ステップ１３２：シリコン基板の温度を温度Ｔ３で停滞させる工程、および
ステップ１３３：温度Ｔ３で停滞させるステップ１３２の後、温度Ｔ３と温度Ｔ２との間の温度領域において、シリコン基板を５０℃／秒以上の速度で昇温させる工程、
を含む。
【００４９】
ステップ１３２においてＴ１未満の温度Ｔ３でシリコン基板の温度を停滞させた後、ステップ１３３の昇温工程を行うことにより、シリコン基板の加熱条件をより一層確実に制御することができる。この場合にも、Ｔ１より高温側では温度停滞させないため、ＣｏＳｉの異常反応を抑制することができる。このため、シリサイド層のシート抵抗の上昇や、シリサイド層の直下の拡散層における接合リーク電流の発生を抑制することができる。
【００５０】
なお、シリコン基板の停滞温度Ｔ３は、ステップ１０１のスパッタ工程での最高到達温度Ｔ１に応じて適宜選択されるが、たとえばスパッタを４００℃程度で行った場合、停滞温度Ｔ３を３５０〜３８０℃程度とすることができる。また、第二の実施形態において後述する手順を用いて、停滞温度を３００〜３５０℃程度としてもよい。
【００５１】
また、このような場合、温度停滞領域が、発明が解決しようとする課題で前述した従来の温度保持工程における保持温度よりも低い温度となる。このような温度でシリコン基板の温度を停滞させる方法としては、Ｃｏ層が形成されたシリコン基板の温度をモニタして温度制御する方法がある。この方法については、後述する第二の実施形態において、さらに詳細に説明する。
【００５２】
なお、以上においては、ステップ１０１が高温スパッタ工程である場合を例に説明したが、スパッタ温度に特に制限はなく、低温スパッタとしてもよい。
ここで、高温スパッタとは、シリコン基板の素子形成面にＣｏ2Ｓｉ層が形成される温度でのスパッタのことをいい、たとえば、３４０〜４００℃程度でのスパッタである。また、低温スパッタとは、Ｃｏ2Ｓｉ層が形成されない温度でのスパッタのことをいう。低温スパッタは、たとえば１００〜２００℃程度の温度で行われる。
【００５３】
図１１は、低温スパッタを行う場合について、図８のステップ１０１の詳細な手順を示すフローチャートである。
図１１においては、ステップ１０１のスパッタ工程が、
ステップ１１２：温度Ｔ１未満の所定の温度でシリコン基板の前記素子形成面にＣｏを堆積させて、Ｃｏ層を形成する工程、および
ステップ１１３：Ｃｏが堆積したシリコン基板を温度Ｔ１まで昇温させて、Ｃｏ2Ｓｉ層を形成する工程、
を含む。
【００５４】
ステップ１１３において、シリコン基板を（Ｔ１−５０℃）以上Ｔ１以下の温度に保持して、ＣｏＳｉ2層を形成してもよい。
【００５５】
図１１に示した手順を用いる場合にも、ステップ１１３の後、上述した第一シンター工程において、Ｔ１とＴ２の間の温度領域を急速昇温させるため、ＣｏＳｉ形成反応において生じうる異常反応が抑制される。このため、シリコン基板の表面にシリサイド層を安定的に形成することができる。
【００５６】
（第二の実施形態）
本実施形態においては、第一の実施形態に記載の半導体装置の製造方法を用いたトランジスタの製造について、さらに具体的に説明する。なお、本実施形態では、シリコン基板にＣＭＯＳＦＥＴ（相補型電界効果トランジスタ）を形成する場合を例に説明するが、トランジスタの導電型および数に特に制限はなく、シリコン基板上には所定の導電型のトランジスタを所定の数だけ設けることができる。
【００５７】
まず、本実施形態のランプアニ−ル装置の構成について、図１の概略断面図および図２の機能ブロック図に基づいて説明する。
【００５８】
図１、２に示すように、ランプアニール装置１０は、コバルトが堆積されたシリコン基板２４を収容するためのチャンバー１２と、チャンバー１２内に備えられ、シリコン基板２４の異なる領域を、コバルトが堆積された主面２５側から加熱するように構成された複数の加熱ランプ２０と、チャンバー１２内に備えられ、加熱ランプ２０により加熱されたシリコン基板２４の異なる領域の温度を、シリコン基板２４の裏面２６側から光学的に測定するように構成された複数の温度測定部２２と、温度測定部２２により測定されたシリコン基板２４の温度を取得するとともに、その温度に基づいて加熱ランプ２０の出力を制御する制御部２７とを備える。
【００５９】
ランプアニール装置１０はさらに、制御テーブル２８を備えていてもよい。制御テーブル２８は、複数の加熱ランプ２０の出力等を制御する際に参照される。制御部２７は、制御テーブル２８を参照することにより、図５に示すような温度プロファイルを実行することができる。
【００６０】
チャンバー１２は、ウェハ処理中に外気からシールされる構造を有しており、プロセスガスをチャンバー内１２に導入するガス導入部１４と、プロセスガスを廃棄するガス排気部１６と、をさらに備える。チャンバー１２内には、シリコン基板２４を下面（裏面）側から支持することができる基板支持部１８を備える。なお、基板支持部１８を回転させるための駆動部等の図示を省略する。
【００６１】
加熱ランプ２０は、チャンバー１２内の上方において、シリコン基板２４の主面２５と略平行となるように複数設けられている。これにより、シリコン基板２４の異なる領域を、主面２５側から加熱することができる。なお、図２のブロック図において、加熱部１９は、第１加熱ランプ２０ａ，第２加熱ランプ２０ｂ，第３加熱ランプ２０ｃ等の複数の加熱ランプ２０からなる。
【００６２】
温度測定部２２としては、パイロメータを用いることができる。温度測定部２２は、チャンバー１２内の下方において、シリコン基板２４の裏面２６と略平行となるように複数設けられている。これにより、加熱ランプ２０により加熱されたシリコン基板２４の異なる領域の温度を、シリコン基板２４の裏面２６側から光学的に測定することができる。
【００６３】
制御部２７は、温度測定部２２の測定温度を取得するとともに、この制御テーブル２８にアクセスする。制御部２７は、後述する制御テーブル２８を参照しながら複数存在する加熱ランプ２０のＯＮ／ＯＦＦの時間比の管理を行うことにより、加熱部１９の制御を行う。これにより、温度測定部２２の測定温度に基づいて加熱ランプ２０の出力を制御し、図５の温度プロファイルを実行することができる。
【００６４】
制御テーブル２８は、複数のシーケンスを有しており、ＩＤ番号を選択されることにより実行されるように構成されている。シーケンスは、所定のＩＤ番号に関連づけられており、温度測定部２２に測定されたシリコン基板２４の温度条件や、シリコン基板２４の温度保持時間や、工程に要する時間等を含んでいる。制御部２７は、制御テーブル２８にアクセスし、ＩＤ番号に対応する情報を制御テーブル２８から取得してシーケンスを実行することにより、複数の加熱ランプ２０の制御を行うことができる。これにより、図５の温度プロファイルを実行することができる。
【００６５】
このような構成を有するランプアニール装置１０は、下記工程（ａ）、工程（ｂ）、および工程（ｃ）を順次実行するように構成されている。
【００６６】
工程（ａ）は、チャンバー１２内に収容されたシリコン基板２４の温度を、温度測定部２２により温度測定が可能となるまで、加熱ランプ２０により昇温する工程である。
【００６７】
具体的には、制御部２７や制御テーブル２８に対し、測定温度等のフィードバックを行わないで昇温を行う。本実施形態においては、シリコン基板２４の主面２５にコバルトが堆積されているため、温度測定部２２で測定可能な温度を、３００℃乃至３５０℃程度の範囲にまで低下させることができる。工程（ａ）においては、この温度範囲内に到達するまでの時間は特に限定されない。制御部２７は、１つ以上の温度測定部２２が温度を検知（３００℃乃至３５０℃程度）した場合には、工程（ｂ）に移る。温度を検知した温度測定部２２の数は、１以上であれば特に限定されず、すべての温度測定部２２であってもよい。
【００６８】
工程（ｂ）は、温度測定部２２により測定されたシリコン基板２４の温度に基づいて、加熱ランプ２０の出力を前記制御部２７により制御して、シリコン基板２４を前記温度付近に保持することによりシリコン基板２４の温度を安定させる工程である。
【００６９】
工程（ｂ）においては、制御部２７が、温度測定部２２により測定されたシリコン基板２４の温度を取得し、制御テーブル２８が有するテーブルを参照しながら複数存在する加熱ランプ２０のＯＮ／ＯＦＦの時間比の管理を行う。これにより、複数の加熱ランプ２０の出力制御を行い、シリコン基板２４を、３００℃乃至３５０℃程度の範囲で所定の時間保持することができる。このような温度範囲でシリコン基板２４の温度を安定化させることにより、コバルトシリサイド層のシート抵抗値が抑制され、さらに接合リーク電流が抑制される。
【００７０】
工程（ｂ）の後に行われる工程（ｃ）は、前記制御部２７がシリコン基板２４の温度が安定したと判断した場合には、加熱ランプ２０に作用するとともにシリコン基板２４の温度を確認しながらシリコン基板２４を安定した前記温度以上に昇温する工程である。
【００７１】
工程（ｃ）においては、３００℃乃至６００℃の範囲で、シリコン基板２４の温度を停滞させることなく上昇させる。なお、工程（ｂ）の停滞温度（３００℃乃至３５０℃程度）に応じて下限値は適宜変化する。ここで、「温度を停滞させない」とは、シリコン基板２４の温度を５０℃／秒以上で上昇することを意味する。このような範囲で昇温させることにより、得られるシリサイド層のシート抵抗値が低減され、さらに拡散層においてシリサイドスパイクや凝集が発生しないため接合リーク電流の発生が抑制される。なお、昇温速度の上限は特に限定されないが、上記効果の観点から１５０℃／秒以下とすることができる。
【００７２】
このようなランプアニール装置１０を用いて、シリコン基板２４にコバルトシリサイド層を形成するには、以下のようにして行う。
まず、シリコン基板２４について図面を参照しながら説明する。図３に、Ｎ型ＦＥＴおよびＰ型ＦＥＴが形成された、シリコン基板２４の概略断面図を示す。
【００７３】
図３に示すように、シリコン基板２４には、Ｎ型ＦＥＴとＰ型ＦＥＴとが形成され、これらはＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）により形成された素子分離層４０により分離されている。シリコン基板２４は、特に限定されず、ＳＯＩ基板であってもよく、エピタキシャル層を含んでいてもよい。
【００７４】
Ｎ型ＦＥＴにおいては、シリコン基板２４にＰウエル２４ａが形成されている。Ｐウエル２４ａの表面には、第１ゲート酸化膜３１と第１ゲート電極３２とが順に積層されている。第１ゲート電極３２の両脇に位置するＰウエル２４ａの表面領域には、Ｎ型エクステンション領域４２とＮ型ソース／ドレイン領域４４とが形成されている。さらに、第１ゲート酸化膜３１および第１ゲート電極３２の側壁には、第１サイドウォール３４が形成されている。
【００７５】
一方、Ｐ型ＦＥＴにおいては、シリコン基板２４にＮウエル２４ｂが形成されている。Ｎウエル２４ｂの表面には、第２ゲート酸化膜３５と第２ゲート電極３６とが順に積層されている。第２ゲート電極３６の両脇に位置するＮウエル２４ｂの表面領域には、Ｐ型エクステンション領域４６とＰ型ソース／ドレイン領域４８とが形成されている。さらに、第２ゲート酸化膜３５および第２ゲート電極３６の側壁には、第２サイドウォール３８が形成されている。
【００７６】
Ｎ型ソース／ドレイン領域４４を形成するには、まず、第１サイドウォール３４をマスクとして、シリコン基板２４の表面領域にＮ型不純物を注入する。本実施形態においては、たとえば、イオン種：Ａｓ、加速電圧：５〜３０ｋｅＶ、ドーズ量：１〜５Ｅ１５／ｃｍ2の範囲で行うことができる。その後、活性化処理を行い、Ｎ型ソース／ドレイン領域４４を形成する。一方、Ｐ型ソース／ドレイン領域４８を形成するには、まず、第２サイドウォール３８をマスクとして、シリコン基板２４の表面領域にＰ型不純物を注入する。本実施形態においては、たとえば、イオン種：Ｂ、加速電圧：１〜５ｋｅＶ、ドーズ量：１〜５Ｅ１５／ｃｍ2の範囲で行うことができる。その後、活性化処理を行い、Ｐ型ソース／ドレイン領域４８を形成する。
【００７７】
まず、このような構造のシリコン基板２４を用い、通常のスパッタ装置によりシリコン基板２４表面にコバルトを堆積させる。コバルトを堆積させる際には、スパッタ装置に備えられたバックヒートを用いて加熱してもよい。
【００７８】
そして、コバルトを堆積したシリコン基板２４を、ランプアニール装置１０に設けられた開閉部（不図示）からチャンバー１２内に搬入し、シリコン基板２４を一対の基板支持部１８に載置する。次いで、窒素ガス等のプロセスガスをガス導入部１４からチャンバー１２内に導入する。チャンバー１２内の酸素濃度を所定の測定装置（不図示）により測定し、酸素濃度が所定値以下となったら、加熱ランプ２０によりシリコン基板２４を加熱し、アニール処理（第１シンター）を開始する。アニール処理は、シリコン基板２４を所定の温度まで加熱した後、複数の温度測定部２２でシリコン基板２４の温度を確認しながら行う。このようなアニール処理により、シリコン基板２４表面に、コバルトシリサイド層が形成される。アニール処理後、さらにシリコン基板２４を冷却し、ガス排気部１６によりチャンバー１２内からプロセスガスを排出し、さらにランプアニール装置１０に設けられた開閉部（不図示）から搬出する。
【００７９】
本実施形態の半導体装置の製造方法において、ランプアニール装置１０における
アニール処理（第１シンター）は、図５に示すような温度プロファイルにより行う。図５に示す温度プロファイルは、コバルトシリサイド層の形成工程において、温度測定部２２により測定したシリコン基板２４の温度プロファイルである。
【００８０】
このコバルトシリサイド層の形成工程は、具体的には、
（ａ）温度測定部２２により、コバルトを堆積したシリコン基板２４の温度測定が可能となるまで昇温する第１の工程（以下、工程（ａ））と、
（ｂ）シリコン基板２４の温度を前記温度付近に保持して、シリコン基板２４の温度を安定させる第２の工程（以下、工程（ｂ））と、
（ｃ）シリコン基板２４を、工程（ｂ）における安定温度以上に昇温する第３の工程（以下、工程（ｃ））
を含む。
【００８１】
このような工程を含むコバルトシリサイド層の形成方法によれば、シリコン基板の温度保持工程（工程（ｂ））は、コバルトとシリコンとの反応異常が生じる温度以下とすることができる。そのため、得られるシリサイド層のシート抵抗値が抑制され、さらに拡散層においてシリサイドスパイクや凝集が発生しないため接合リーク電流の発生が抑制される。
【００８２】
本実施形態においては、上記工程（ａ）乃至（ｃ）を行った後、さらに、
（ｄ）前記工程（ｃ）の後、６５０℃乃至７００℃程度で、５秒乃至３０秒間程度シリコン基板の温度を保持する第４の工程（以下、工程（ｄ））と、
（ｅ）前記工程（ｄ）の後、シリコン基板を所定の温度に冷却する第５の工程（以下、工程（ｅ））と、
を行ってもよい。
【００８３】
前記工程（ａ）は、制御部２７や制御テーブル２８等に何らフィードバックを行わずに、予め定められた温度にシリコン基板２４を昇温する工程（オープンループ制御）である。一方、前記工程（ｂ）乃至（ｅ）においては、パイロメータでシリコン基板２４の温度を測定し、その測定温度に基づいて制御部２７が制御テーブル２８を参照しながら複数存在する加熱ランプ２０の動作制御を行う（クローズループ制御）。これにより、加熱ランプ２０のＯＮ／ＯＦＦの時間比を調整し、シリコン基板２４の温度制御を行うことができる。
【００８４】
以下、本実施形態におけるコバルトシリサイド層の形成工程（ａ）乃至（ｅ）について、図１および２に示すランプアニール装置１０、図５に示す温度プロファイルを参照しながら順に説明する。
【００８５】
まず、コバルトが堆積されたシリコン基板２４の温度が、温度測定部２２により測定可能となるまで昇温する（工程（ａ））。工程（ａ）は、制御部２７等に何らフィードバックを行わずに、予め定められた温度にシリコン基板２４を昇温する工程（オープンループ制御）である。
【００８６】
具体的には、まず、ランプアニール装置１０のチャンバー１２内において、主面２５にコバルトが堆積されたシリコン基板２４を一対の基板支持部１８に載置する。次いで、窒素ガス等のプロセスガスをガス導入部１４からチャンバー１２内に導入する。チャンバー１２内の酸素濃度を所定の測定装置（不図示）により測定し、酸素濃度が所定値以下となったら、加熱ランプ２０でシリコン基板２４を加熱する。加熱ランプ２０による加熱は、シリコン基板２４の温度が温度測定部２２により測定可能となるまで行われる。本実施形態において、シリコン基板２４の主面２５にコバルトがスパッタ法により堆積されているため、温度測定部２２で測定可能な温度を低下させることができる。このシリコン基板２４の温度は、３００℃乃至３５０℃程度の範囲とすることができる。温度測定部２２は、工程（ａ）において、シリコン基板２４の温度測定を試みている。制御部２７は、１つ以上の温度測定部２２が温度を検知（３００℃乃至３５０℃程度）した場合には、工程（ｂ）に移る。温度を検知した温度測定部２２の数は、１以上であれば特に限定されず、すべての温度測定部２２であってもよい。
【００８７】
工程（ａ）の後、温度測定部２２により測定可能な温度付近で、シリコン基板２４の温度を保持する（工程（ｂ））。具体的には、制御部２７が、複数の加熱ランプ２０の出力制御を行って、シリコン基板２４を３００℃乃至３５０℃程度の範囲で所定の時間保持する。このような温度範囲でシリコン基板２４の温度を安定化させることにより、コバルトシリサイド層のシート抵抗値が抑制され、さらに接合リーク電流が抑制される。
【００８８】
一方、基板表面が未処理のシリコン基板の場合、パイロメータによりシリコン基板の温度が測定できるようになるのが、シリコン基板に光が透過しなくなる４５０℃乃至５００℃程度である。この温度範囲でシリコン基板を保持することにより、電気的な抵抗の高いモノシリサイド（ＣｏＳｉ）が形成され、得られるシリサイド層のシート抵抗値が増大する。さらに、コバルトと、シリコン基板のシリコンとの反応異常が生じ、拡散層においてシリサイドスパイクや凝集が発生し、接合リーク電流が増大する。このようなシート抵抗値の増加や、接合リーク電流は、エクステンション領域の拡散深さが浅い近年の半導体装置において特に顕著になっている。
【００８９】
これに対し、本実施形態のシリコン基板２４においては、表面にコバルトが堆積されているため、シリコン基板２４に光が透過しなくなる温度を低下させることができる。具体的には、上記したように３００℃乃至３５０℃程度の範囲とすることができる。このような温度範囲でシリコン基板２４の温度を安定化させるため、電気的な抵抗の高いモノシリサイド（ＣｏＳｉ）の形成が抑制されるとともに、拡散層においてシリサイドスパイクや凝集の発生が抑制される。そのため、コバルトシリサイド層のシート抵抗値を低減させることができ、さらに接合リーク電流を抑制することもできる。
【００９０】
また、工程（ｂ）における、シリコン基板２４の温度を安定化させる温度保持時間は、たとえば、シリコン基板２４の温度による制御や、経過時間による制御等により行う。
【００９１】
シリコン基板２４の温度により、温度保持時間を制御するには、たとえば、以下のようにして行われる。
【００９２】
まず、複数の温度測定部２２により、シリコン基板２４の温度を裏面２６側から測定する。制御部２７は、複数設けられた温度測定部２２から測定温度を取得する。そして、制御部２７は、制御テーブル２８を参照しながら、複数の温度測定部２２により測定された温度が、温度測定部２２の測定可能な温度に到達したか否かを判断する。複数の温度測定部２２のうち、１つ以上の温度測定部２２の測定値が、温度測定部２２の測定可能な温度に到達していればよい。その温度測定部２２の測定値の数は、任意に設定することができる。その結果、温度測定部２２の測定値がかかる温度に到達していると判断したときには、制御部２７は、加熱ランプ２０の出力を制御して、シリコン基板２４を前記温度付近に保持する。この保持時間は、複数の温度測定部２２により測定されたシリコン基板２４の温度の最大差が所定の範囲内となるまで行うように制御される。この所定の範囲とは、シリコン基板２４全体の温度制御が可能となる範囲である。シリコン基板２４に形成されたコバルトシリサイド層等の条件により、この温度範囲は適宜変化するが、たとえば、１０℃とすることができる。
【００９３】
一方、工程（ｂ）の経過時間により、温度保持時間を制御するには、たとえば、以下のようにして行われる。
【００９４】
上記と同様にして、制御部２７が、温度測定部２２の測定値がかかる温度に到達していると判断したときには、加熱ランプ２０の出力を制御して、シリコン基板２４を前記温度付近に保持する。具体的には、制御部２７は、制御テーブル２８を参照しながら、前記温度付近に所定の時間保持するように制御する。この所定の時間は、シリコン基板２４全体の温度制御が可能となる範囲である。温度条件等により保持時間は適宜変化するが、たとえば、５秒間とすることができる。
【００９５】
このような温度保持工程（工程（ｂ））において、シリコン基板の温度を安定化することにより、シリコン基板２４の温度制御が可能となる。
【００９６】
工程（ｂ）の後、シリコン基板２４を工程（ｂ）における安定した温度以上に昇温する（工程（ｃ））。
【００９７】
具体的には、制御部２７が、温度保持工程（工程（ｂ））においてシリコン基板２４の温度が安定したと判断した場合には、加熱ランプ２０のＯＮ／ＯＦＦの時間比の管理を行うことにより出力を制御するとともに、シリコン基板２４の温度を確認しながらシリコン基板２４の昇温を開始する。さらに、制御部２７は、シリコン基板２４の温度を温度測定部２２から取得するとともに、制御テーブル２８を参照しながら、その結果に基づき加熱ランプ２０に作用して温度プロファイルを実行させる。
【００９８】
工程（ｃ）においては、３００℃乃至６００℃の範囲で、シリコン基板２４の温度を停滞させることなく上昇させる。なお、工程（ｂ）の停滞温度（３００℃乃至３５０℃程度）に応じて下限値は適宜変化する。ここで、「温度を停滞させない」とは、シリコン基板２４の温度を５０℃／秒以上で上昇することを意味する。このような範囲で昇温させることにより、得られるシリサイド層のシート抵抗値が低減され、さらに拡散層においてシリサイドスパイクや凝集が発生しないため接合リーク電流の発生が抑制される。なお、昇温速度の上限は特に限定されないが、上記効果の観点から１５０℃／秒以下とすることができる。
【００９９】
このような温度範囲において、シリコン基板２４の温度を停滞させないで昇温することにより、電気的な抵抗の高いモノシリサイド（ＣｏＳｉ）の形成が抑制されるとともに、拡散層においてシリサイドスパイクや凝集の発生が抑制される。そのため、コバルトシリサイド層のシート抵抗値を低減させることができ、さらに接合リーク電流を抑制することもできる。
【０１００】
なお、３００℃乃至６００℃の範囲で、シリコン基板２４の温度を停滞させることなく昇温することができれば、工程（ｃ）におけるシリコン基板２４の到達温度は特に限定されない。本実施形態においては、シリコン基板２４の温度を６５０℃乃至７００℃程度にまで到達させる。
【０１０１】
工程（ｃ）の後、６５０℃乃至７００℃程度で、５乃至３０秒間程度シリコン基板の温度を保持し（工程（ｄ））、その後、シリコン基板２４を所定の温度に冷却する（工程（ｅ））。
【０１０２】
工程（ｅ）が終了した後、ガス排気部１６によりチャンバー１２内のプロセスガスを排出し、ランプアニール装置１０に設けられた開閉部（不図示）からシリコン基板２４を搬出し、アニール処理（第１シンター）が終了する。その後、シリコン基板２４表面のエッチングを行った後、さらに所定のアニール処理（第２シンター）を行う。これにより、図４に示すように、Ｎ型ＦＥＴにおいて、シリコン基板２４に形成されたＮ型ソース／ドレイン領域４４に、コバルトシリサイド層５０が形成される。また、Ｐ型ＦＥＴにおいて、シリコン基板２４に形成されたＰ型ソース／ドレイン領域４８に、コバルトシリサイド層５４が形成される。なお、ゲート電極３２，３６の表面領域にも各々コバルトシリサイド層５２，５６が形成される。
【０１０３】
本実施形態のＮ型ＦＥＴにおいて、コバルトシリサイド層５０のシート抵抗値が顕著に増加する条件、すなわちＡｓを用いてＮ型ソース／ドレイン領域４４を形成するとともに、Ｎ型ソース／ドレイン領域４４の拡散深さを浅くして、その表面領域にコバルトシリサイド層５０を形成している。それにもかかわらず、本実施形態の温度プロファイルを用いることにより、コバルトシリサイド層５０のシート抵抗値を大幅に低減することができる。
【０１０４】
また、本実施形態のＰ型ＦＥＴにおいて、接合リーク電流が顕著に発生する条件、すなわちＢを用いてＰ型ソース／ドレイン領域４８を形成するとともに、Ｐ型ソース／ドレイン領域４８の拡散深さを浅くして、その表面領域にコバルトシリサイド層５４を形成している。それにもかかわらず、本実施形態の温度プロファイルを用いることにより、接合リーク電流の発生を抑制することができる。
【０１０５】
アニール処理（第２シンター）を行ったのち、所定のコンタクト形成工程、配線工程等を行うことにより、半導体装置が製造される。
【０１０６】
また、以上に説明した、アニール工程（第１シンター）をコンピュータに実行させるためのプログラムを、ハードディスク、半導体メモリ、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ等のコンピュータ読込み可能な記録媒体に記録して、ランプアニール装置１０に組み込まれたコンピュータに読み込ませ、実行させるようにしてもよい。そのプログラムは、ランプアニール装置１０のコンピュータを制御し、工程（ａ）、工程（ｂ）、および工程（ｃ）を順次実行させ、図５の温度プロファイルを実行させる。
【０１０７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【０１０８】
たとえば、本実施形態においては、シリコン基板２４上に、Ｎ型ＦＥＴおよびＰ型ＦＥＴが隣接して形成された例によって示すが、特に限定されるものではなく、所定距離離間していてもよく、またいずれか一方が形成されていればよい。
【０１０９】
また、加熱ランプ２０の数は特に限定されず、シリコン基板２４全体を略均等に加熱することができればよい。さらに、温度測定部２２の数は特に限定されず、シリコン基板２４全体の温度測定が可能であればよい。
【０１１０】
本発明には、以下の態様も含む。
（１）シリコン基板表面にコバルトを堆積させた後、該シリコン基板の温度を光学的に測定する温度測定部を備えるランプアニール装置で加熱することにより、コバルトシリサイド層を形成する半導体装置の製造方法であって、
前記コバルトシリサイド層を形成する工程が、
前記温度測定部により、コバルトを堆積した前記シリコン基板の温度測定が可能となるまで昇温する第１の工程と、
前記シリコン基板の温度を前記温度付近に保持して、該シリコン基板の温度を安定させる第２の工程と、
前記シリコン基板を、安定した前記温度以上に昇温する第３の工程と、
を含むことを特徴とする半導体装置の製造方法。
（２）（１）に記載の半導体装置の製造方法において、
前記ランプアニール装置が、前記シリコン基板の異なる領域の温度を測定可能に構成された複数の前記温度測定部を備え、
前記シリコン基板の温度を安定させる前記第２の工程が、
前記温度測定部により測定された前記シリコン基板の１つ以上の温度が、前記シリコン基板の温度測定が可能な前記温度に到達した後、複数の前記温度測定部により測定されたシリコン基板の温度の最大差が所定の範囲内となるまで行われる工程であることを特徴とする半導体装置の製造方法。
（３）（１）に記載の半導体装置の製造方法において、
前記ランプアニール装置が、前記シリコン基板の異なる領域の温度を測定可能に構成された複数の前記温度測定部を備え、
前記シリコン基板の温度を安定させる前記第２の工程が、
前記温度測定部により測定された前記シリコン基板の１つ以上の温度が、前記シリコン基板の温度測定が可能な前記温度に到達した後、前記シリコン基板の温度を前記温度付近に所定の時間保持する工程であることを特徴とする半導体装置の製造方法。
（４）（１）乃至（３）のいずれかに記載の半導体装置の製造方法において、
前記シリコン基板を昇温する前記第３の工程が、
前記シリコン基板を、３００℃乃至６００℃の範囲で昇温する工程であることを特徴とする半導体装置の製造方法。
（５）（１）乃至（４）のいずれかに記載の半導体装置の製造方法において、
前記シリコン基板を昇温する前記第３の工程が、
前記シリコン基板を、５０℃／秒以上で昇温する工程であることを特徴とする半導体装置の製造方法。
（６）シリコン基板の温度を光学的に測定する温度測定部を備え、コバルトが堆積
されたシリコン基板を加熱することによりコバルトシリサイド層を形成するように構成されたランプアニール装置に、下記工程（ａ）、工程（ｂ）および工程（ｃ）を実現させることを特徴とするプログラム；
（ａ）前記温度測定部により、コバルトが堆積されたシリコン基板の温度測定が可能となる温度まで昇温する工程、
（ｂ）前記シリコン基板を前記温度付近に保持して、該シリコン基板の温度を安定させる工程、
（ｃ）前記シリコン基板を安定した前記温度以上に昇温する工程。
（７）（６）に記載のプログラムが格納されたことを特徴とする記録媒体。
（８）コバルトが堆積されたシリコン基板を収容するためのチャンバーと、
前記チャンバー内に備えられ、前記シリコン基板の異なる領域を、コバルトが堆積された主面側から加熱するように構成された複数の加熱ランプと、
前記チャンバー内に備えられ、前記加熱ランプにより加熱された前記シリコン基板の異なる領域の温度を、前記シリコン基板の裏面側から光学的に測定するように構成された複数の温度測定部と、
前記温度測定部により測定された前記シリコン基板の温度を取得するとともに、その温度に基づいて前記加熱ランプの出力を制御する制御部と、を備え、
下記工程（ａ）、工程（ｂ）、および工程（ｃ）を順次実行するように構成されていることを特徴とするランプアニール装置；
（ａ）前記チャンバー内に収容された前記シリコン基板の温度を、前記温度測定部により温度測定が可能となるまで、前記加熱ランプにより昇温する工程、
（ｂ）前記温度測定部により測定された前記シリコン基板の温度に基づいて、前記加熱ランプの出力を前記制御部により制御して、前記シリコン基板を前記温度付近に保持することにより該シリコン基板の温度を安定させる工程、
（ｃ）前記制御部が前記シリコン基板の温度が安定したと判断した場合には、前記加熱ランプに作用するとともに前記シリコン基板の温度を確認しながら前記シリコン基板を安定した前記温度以上に昇温する工程。
【実施例】
【０１１１】
本実施例では、第一の実施形態に記載の方法を用いて、シリコン基板にＰ型ＦＥＴ（図４）を形成した。
シリコン基板２４に図３のＰ型ＦＥＴ側の構成を形成した後、スパッタ装置中で、素子形成面全面に３５０℃でＣｏをスパッタした。その後、シリコン基板をランプアニール装置内に移し、第一シンターを行った。第一シンターにおいて、まず、シリコン基板を３００℃まで昇温させた後、３００℃で１０秒保持し、温度停滞させた。その後、３００℃から７００℃まで、種々の昇温レートで昇温させた。そして、７００℃にて６０秒保持し、素子形成面にＣｏＳｉ層を形成した。第一シンター後、未反応のＣｏを除去し、さらに、７５０℃にて３０秒の第二シンターを行った。
【０１１２】
以上の手順により得られたトランジスタについて、３００℃から６００℃までの昇温レートとトランジスタの異常リーク発生率を評価した。なお、本実施例では、シリコン基板に設けられたソース／ドレイン領域の接合深さが、１２０ｎｍおよび１００ｎｍのトランジスタの場合について、それぞれの異常リーク発生率を評価した。
【０１１３】
図１３は、第一シンターにおける昇温レート（℃／ｓｅｃ）と得られたトランジスタにおける異常リーク発生率（％）との関係を示す図である。図１３より、接合深さが１２０ｎｍおよび１００ｎｍのいずれの場合においても、３００℃以上６００℃以下の温度領域の昇温レートを５０℃／ｓｅｃ以上とすることにより、異常リークの発生率が低下することがわかる。
【０１１４】
さらに、以上の方法を用いたトランジスタの形成において、Ｃｏのスパッタ温度を３９５℃とし、第一シンターにおける停滞温度と得られたトランジスタの異常リーク発生率について検討した。停滞温度以降、６８０℃まで７５℃／秒の速度で昇温させた後、シリコン基板を６８０℃に維持し、ＣｏＳｉ層を形成した。
【０１１５】
その結果、３５０℃および３８０℃で温度停滞させた場合、トランジスタの異常リーク発生率を１０％以下とすることができた。また、以上の実施例で得られたトランジスタのシート抵抗値は、実用上問題ない程度に低かった。一方、停滞温度を４５０℃とした場合、トランジスタの異常リーク発生率が４０％程度となった。
【０１１６】
なお、以上の実施例においては、Ｐ型ＦＥＴについて説明したが、Ｎ型ＦＥＴについても、同様の結果が得られた。
【図面の簡単な説明】
【０１１７】
【図１】本実施形態に係るランプアニール装置を模式的に示した概略断面図である。
【図２】本実施形態に係るランプアニール装置の機能ブロック図である。
【図３】本実施形態に用いる、Ｎ型ＦＥＴおよびＰ型ＦＥＴを備えるシリコン基板を模式的に示した概略断面図である。
【図４】本実施形態に係るコバルトシリサイド層が形成されたシリコン基板を模式的に示した概略断面図である。
【図５】本実施形態のアニール処理（第１シンター）における、温度プロファイルを模式的に示したグラフである。
【図６】アニール処理（第１シンター）における、温度プロファイルの一例を模式的に示したグラフである。
【図７】本実施形態に係るアニール処理（第１シンター）における、アニール温度とコバルトシリサイド層のシート抵抗値との関係を示したグラフである。
【図８】本実施形態に係る半導体装置の製造手順を示すフローチャートである。
【図９】本実施形態に係る半導体装置の製造手順を示すフローチャートである。
【図１０】本実施形態に係る半導体装置の製造手順を示すフローチャートである。
【図１１】本実施形態に係る半導体装置の製造手順を示すフローチャートである。
【図１２】本実施形態に係る半導体装置の製造工程における温度プロファイルを示す図である。
【図１３】実施例のトランジスタを製造における昇温レートと異常リーク発生率との関係を示す図である。
【符号の説明】
【０１１８】
１０  ランプアニール装置
１２  チャンバー
１４  ガス導入部
１６  ガス排気部
１８  基板支持部
１９  加熱部
２０，２０ａ，２０ｂ，２０ｃ  加熱ランプ
２２  温度測定部
２４  シリコン基板
２４ａ  Ｐウエル
２４ｂ  Ｎウエル
２５  主面
２６  裏面
２７  制御部
２８  制御テーブル
３１  第１ゲート酸化膜
３２  第１ゲート電極
３４  第１サイドウォール
３５  第２ゲート酸化膜
３６  第２ゲート電極
３８  第２サイドウォール
４０  素子分離層
４２  Ｎ型エクステンション領域
４４  Ｎ型ソース／ドレイン領域
４６  Ｐ型エクステンション領域
４８  Ｐ型ソース／ドレイン領域
５０，５２，５４，５６  コバルトシリサイド層
【図１】
2006332608.tif 000003
【図２】
2006332608.tif 000004
【図３】
2006332608.tif 000005
【図４】
2006332608.tif 000006
【図５】
2006332608.tif 000007
【図６】
2006332608.tif 000008
【図７】
2006332608.tif 000009
【図８】
2006332608.tif 000010
【図９】
2006332608.tif 000011
【図１０】
2006332608.tif 000012
【図１１】
2006332608.tif 000013
【図１２】
2006332608.tif 000014
【図１３】
2006332608.tif 000015