(57)【要約】【課題】本発明は、小ピッチで端子が配設された基板に対しても適用でき、はんだ接合部の機械的強度の確保を実現した積層回路基板を提供する。【解決手段】制御回路基板102の端子と半導体メモリ回路基板103の端子とが、複数の導電体105を介し接合され、半導体メモリ107を表面に実装しかつ配線と前記端子が半導体メモリ107の両側に印刷されている半導体メモリ回路基板101において、半導体メモリ107と端子104との間に端子配列方向に向かって少なくとも一つスリット106が設けられており、かつスリット106が基板端部から切り込んで形成されている。これにより、捻れや曲げなどの外力が制御回路基板に加わった時に、その上に積層されている半導体メモリ回路基板103の端子部分のみが変形に追従し、制御回路基板102と半導体メモリ回路基板103を接続する導電体105の剥離を抑制することができる。【選択図】図１
2006332119.tif 000002
【特許請求の範囲】
【請求項１】
制御回路基板の端子と半導体メモリ回路基板の端子とが、複数の導電体を介し接合され、前記半導体メモリを表面に実装しかつ配線と前記端子が前記半導体メモリの両側に印刷されている半導体メモリ回路基板において、
前記半導体メモリと端子との間に端子配列方向に向かって少なくとも一つスリットが設けられており、かつ前記スリットが基板端部から切り込んで形成されていることを特徴とする積層回路基板。
【請求項２】
半導体メモリ回路基板が複数枚、制御回路基板の上に積層されており、前記積層されている半導体メモリ回路基板の少なくともいずれか１枚のメモリ回路基板に、前記請求項１記載のスリットが設けられている積層回路基板。
【請求項３】
前記積層回路基板における半導体メモリ回路基板上のスリットが、片側の端子と中間部に設けられている半導体メモリを隔てて逆側の端子との間に設けられており、かつ前記スリットが基板端部から切り欠いて入れられている請求項１又は２に記載の積層回路基板。
【請求項４】
前記スリットの切り欠き先端部分の角が円弧状に丸くなっている請求項１又は２に記載の積層回路基板。
【請求項５】
前記スリット構造に加え、さらに端子の配設方向中央部の端子と端子の間に、基板端部から半導体メモリに向かう方向で切り込んでスリットが設けられている請求項１〜４のいずれかに記載の積層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層回路基板に関し、具体的には半導体メモリ回路基板と制御回路基板とを導電体を介して接合した構造の積層回路基板に関する。
【背景技術】
【０００２】
積層回路基板で代表的なものとしては、制御回路基板と、半導体メモリチップを実装してある半導体メモリ回路基板とが、導電体を介し接合されているものが挙げられる。こういった構造は半導体メモリーカード内に良く使われ、そのメモリーカードの種類としては、ＳＤ（Secure Digital）メモリーカード、メモリースティック、マルチメディアカード、スマートメディア、コンパクトフラッシュ（登録商標）などの商品名で市販されているものがよく知られている。これらのメモリーカードは、軽量、薄型、小型の特徴が市場に認知され、メモリ容量の増大と相俟って用途が拡大している。現在では、電子スチールカメラ、ノートパソコン、携帯電話、ビデオカメラ、電子読書端末などの携帯情報端末機器に用いるメモリ媒体として広く利用されているが、その一方で情報量の多い動画コンテンツなどにも対応できるデータ伝送速度の速い大容量のメモリーカードに対する市場ニーズが年々高まってきている。そこで、半導体メモリの数を増やして大容量化を図る試みがなされている。
【０００３】
しかし、市販されているメモリーカードはいずれも筐体の外形寸法および体積が規格で規定されており、半導体メモリの数を増やすと積層回路基板の規模が大きくなって体積が増大するため、筐体の肉厚および基板の板厚を薄くする必要がある。メモリ容量が小さい場合は、外力によって積層回路基板が変形しないように筐体および基板を厚くして機械的強度を確保していたが、筐体および基板を薄くすると機械的強度が弱くなり、積層回路基板の捻れなどにより生じる剪断歪によって半導体回路基板の接続端子（以下、端子と言う）と制御回路基板の端子とを短絡させている半田が剥がれると言う問題が発生する。そこで、剛性の低い構造において、こういったはんだ剥離を解決するための手法として色々な提案がなされている。
【０００４】
例えば、制御回路基板の上に実装されている半導体メモリーパッケージにおいて集積回路を備えた半導体本体から羅列状態に複数の平板状の外部接続端子を設け、その端子にスリットを入れることで、端子部の自由度をより大きくし接続される制御回路基板の変形に追従する構造にする処置などがある。
【特許文献１】特開平９−３３１０１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に開示されている手法を半導体メモリ回路基板やそれを具備するメモリーカードの積層回路基板のような小型かつ高密度実装された構造に適用する場合は困難である。理由は、前記手法は端子と端子の間にスリットを設けるため端子間のピッチが小さいものに対しては適用できるスペースを確保できないと言う点が挙げられる。これは特にメモリーカードのような小さい構造になった時はより顕著で、具体的に配線の安全性等も考えた時、現状技術では外縁から端子もしくは配線までの距離を０．３ｍｍから０．５ｍｍ程度持たなくてはならず、端子間のピッチで考えるとその倍の０．６ｍｍと加えスリットを入れるスペースを持たなくてはならない。
【０００６】
またスリットを入れる場合の対象を、強化繊維が含有されている基板とした場合は特に困難である。強化繊維の切断時に繊維の引き抜きが発生したり、繊維に工具があたった時に、連動してその繊維の周辺の樹脂が破損するという現象も起き、前記に示すように１ｍｍ以下というオーダーで精度を出すのは非常に困難である。以上の理由より前記特許文献１は端子間が１ｍｍ以下のような小ピッチに形成されている構造に対しては不適である。
【０００７】
そこで本発明は、これらの問題を解決し小ピッチで端子が配設された基板に対しても適用でき、はんだ接合部の機械的強度の確保を実現した積層回路基板を提供する。
【課題を解決するための手段】
【０００８】
本発明は、制御回路基板の端子と半導体メモリ回路基板の端子とが、複数の導電体を介し接合され、前記半導体メモリを表面に実装しかつ配線と前記端子が前記半導体メモリの両側に印刷されている半導体メモリ回路基板において、前記半導体メモリと端子との間に端子配列方向に向かって少なくとも一つスリットが設けられており、かつ前記スリットが基板端部から切り込んで形成されていることを特徴とする。
【発明の効果】
【０００９】
本発明による積層回路基板の構造を用いることにより、捻れや曲げなどの外力が制御回路基板に加わった時に、その上に積層されている半導体メモリ回路基板の端子部分のみが変形に追従し、制御回路基板と半導体メモリ回路基板を短絡する導電体の剥離を抑制することができ、その結果として積層回路基板の構造信頼性を確保できる。
【発明を実施するための最良の形態】
【００１０】
本発明は、制御回路基板の端子と半導体メモリ回路基板の端子とが、所定のピッチで設けられた複数の導電体を介し接合された積層回路基板に関し、このうち半導体メモリチップを表面に実装し配線と端子が印刷されている半導体メモリ回路基板において、前記半導体メモリチップと端子との間に端子配列方向と略平行にスリットが設けられており、かつ前記スリットが基板端部から切り込んで入れられている。これにより、外力による制御回路基板の変形に対しメモリ回路基板も端子周辺部のみが追従し、その結果として導電体接合部にかかる応力を低減させる効果を実現できる。
【００１１】
半導体メモリ回路基板は複数枚、制御回路基板の上に積層されており、前記積層されている半導体メモリ回路基板の少なくともいずれか１枚のメモリ回路基板に、前記のスリットを設けても良い。
【００１２】
前記積層回路基板における半導体メモリ回路基板上のスリットが、片側の端子と中間部に設けられている半導体メモリを隔てて逆側の端子との間に設けられており、かつ前記スリットが基板端部から切り欠いて入れられていても良い。
【００１３】
前記スリットの切り欠き先端部分の角が円弧状に丸くなっていても良い。
【００１４】
また、前記スリット構造に加え、さらに所定のピッチで配設されている端子の配設方向中央部の端子と端子の間に、基板端部から半導体メモリに向かう方向で切り込んでスリットが設けられていても良い。
【００１５】
本発明による実施の形態について図１〜図５を用いて説明する。尚、図の説明で機能が同じ構成要素には同一符号を付与する。
【００１６】
（実施の形態１）
図１Ａは本実施の形態の積層回路基板101の模式的平面図、図１Ｂは同正面図である。積層回路基板101は制御回路基板102と半導体メモリ回路基板103とが導電体105により接合された積層構造を有している。この導電体105としては、通常良く知られている半田合金、Ａｇ又はカーボン物質などの導電性金属粉体を樹脂接着材に分散した導電性ペーストなどいずれでも適用し得る。中でも半田合金は、密着性に優れしかも機械的強度が強い点で好ましい。また半導体メモリ回路基板103の上にはフラッシュメモリ等の半導体メモリ107（電子部品）が実装されており、この半導体メモリチップ105から基板同士を接合する端子104まで半導体メモリ回路基板103の上に回路が形成されている。またこの端子104は１列ピッチに形成されており、半導体メモリ回路基板上に形成されている端子を第1の端子とした時、これと対向して制御回路基板102の上に形成されている第2の端子の間を導電体105で接続する構成とする。また制御回路基板101と半導体メモリ回路基板103としては、一般にガラス繊維を樹脂に充填させたガラス繊維強化プラスチック(GFRP)やその他の繊維強化複合材やセラミック基板等の電気回路パターンを印刷可能な材料が適用できる。以上の構成からなる積層回路基板101において、本実施形態は半導体メモリ回路基板103上の半導体メモリ107と端子104との間に図１Ａ−Ｂに示すようにスリット106が入っている。
【００１７】
前記スリット106は半導体メモリ回路基板の端部から端子が配設されている方向と略並行に切り込む形で入れられている。またこのスリット幅とスリット長さともに大きい方が好適であるが、半導体メモリのサイズ端子の数、基盤の大きさ、回路の形成パターンに依存してその大きさは変化させなければならないもので、この大きさを限定するものではない。スリットとして前記形状を成形する場合、長方形基板を成形したあと切込みを入れる工程を必要とするが、これをスリットとせずに基板形状とし、基板成形の段階から前記の形状にして成形した場合も同様の形状となるので本実施の形態に相当する。
【００１８】
以上のようにスリットを入れる事で端子が配設されている基板部分のみが、梁に近い状態で自由度をもって変形することができる。また一般に半導体メモリ105をシリコンチップとした場合そのヤング率は160GPa前後となり、半導体メモリ回路基板103をFR-4などよく基板材料に使われるGFRP製の基材とした場合、そのヤング率は30GPa前後となり、この大きくヤング率の異なる2つの材料をベアチップ実装などにより実装することで、シリコンチップが実装されている部分は高い剛性となり、変形しにくく、シリコンチップがない部分は低い剛性となり変形しやすい状態となる。チップが実装されていない部分であっても、チップのごく近傍においては、チップの剛性の影響が支配的で、応力が負荷されても変形しにくい状態となっている。ここで前記切り込む形でスリットが入れられていることが発明のポイントとなり、スリットの形態として孔のように穴状に基板を貫通させる形で設けられている構造（例えばスリットはあるがメモリ回路基板端部のエリア111で端子側とチップ側が繋がった構造）であれば、最端部の端子は結局チップ側から拘束を受けてしまい、前記の梁に近い状態で自由度をもって変形することは困難となる。以上の理由より前記基板端部から切り込む形状でスリットをいれ、特に導電体105の剥離を生じやすい端部の方の端子を、チップから最も離すことにより、端部の方をよりチップの影響を受けにくい剛性の低い状態にするという効果を実現したところに本発明のポイントがある。この剛性の低い状態にすることにより前記記載のように端部の端子付近の基板は、スリットを入れない場合よりもより自由度を持って変形する事が可能となり結果として導電体105に負荷される応力を低減させることができ、導電体の剥離を抑制し、積層回路基板全体としての構造信頼性を確保する効果を得る。また特にこの実施の形態が効果を成す環境としては、制御回路基板側よりも半導体メモリ回路基板側のほうがチップなどのように剛性の高いものを実装し変形しにくい積層回路基板に対して有効である。しかし、前記で説明したスリットを入れた場合問題となるのがエリア108の部分である。このエリアは配線が集中してしまうため重要な部分となるが、同時に前記スリットにより応力集中が発生する危険なエリアとなる。これに起因し前記スリットを入れただけであると応力集中により配線などが破断する可能性がある。よって前記スリットの切り欠き方向の最端部を角のない丸い構造にすることが望ましい。ここで述べる角のない丸い構造とは図１Ｃに示すスリット先端部109や図１Ｄに示すスリット先端部110が適用できる。これにより角部の応力集中を回避することができ、破壊の起点をなくすことができ、好適である。
【００１９】
次に本実施の形態を実現するための成形方法は、従来技術のように端子と端子の間に切り欠きを入れる必要がなく、端子間が小ピッチであっても、これに異存なくスリットを入れることが可能である。
【００２０】
加え本発明はSDメモリーカードのような半導体部品に適用する場合は特に有効である。SDメモリーカードのような可搬型の記録媒体は、ポケットの中やかばんの中など捻りや曲げ等のような様々な負荷応力が加えられる環境での構造信頼性を確保しなくてはならない。特にSDメモリーカードの場合は曲げやねじりに対して、その薄型構造ゆえに変形量が大きくなってしまい、基板同士を接合するはんだが剥がれるという課題が挙げられる。メモリーカードにねじりを加えた場合は特に構造の中央付近の曲率が大きくなり、中央部分のはんだが剥離しやすいという課題がある。これの解決にも本発明は適用でき、以下に本実施の形態をSDメモリーカードの積層回路基板に適用した場合についての実施例について説明する。
【００２１】
（実施の形態２）
図３Ａ−Ｂ、図４Ａ−Ｂ、図５Ａ−Ｂは、本発明による実施の形態２の積層回路基板の外形図であり、これらをもちいて本実施の形態２の説明を行う。これらの図において基本的な構成部品は図１Ａ−Ｂに示すものと同じであるので、同じ部品番号を用いる。
【００２２】
本実施の形態の積層回路基板の構成は基本的には実施の形態1と同じであるがスリットの設け方が異なっている。本実施の形態は図３Ａ−Ｂに示すように端子104と半導体メモリ107の間に配線などの都合により十分な長さのスリットがもうけることができない場合に有効であり、図に示すように一方の端子と半導体メモリ107をはさんでもう一方の端子の間にスリット306が設けられていることを特徴としている。本実施の形態は実施の形態１程の効果は得られないが、原理は同じであり、端部付近の基板の変形自由度が上がる点で望ましい。また本実施の形態のスリットは長方形に限定するものではなく、図４Ａ−Ｂに示すように斜めに切り欠いてある構造であっても同様の効果を得る。また図５Ａ−Ｂに示すように端子104を片側に集めてしまい、その間を基板端部から端子配設列と端子配設列の間を通り「コ」の字型にスリット501を入れることで、端子部の変形時の自由度をより上げた構造も望ましい。こうした場合半導体メモリ107を支える部分はなくなるが、この半導体メモリを基板の裏側に実装し、かつこの半導体メモリの厚みと同程度の厚みの導電体105を用いることで、制御回路基板102の上に積層されているメモリ回路基板としては安定な状態になる。図５における半導体メモリ107と制御回路基板は、必ずしも樹脂などで接着されている必要はなく、前記に示すような導電体105の厚み調整を行うことで、接着されていない構造であっても良い。この場合も効果としては同じで端子部分は制御回路基板の変形に伴いより自由度を得た変形が可能となり、加えて半導体メモリ105に応力が加わりにくい構造となるので、半導体メモリ107の半導体メモリ回路基板103への実装信頼性という面でも堅牢効果を成す。
【００２３】
以上に示すような積層回路基板の構造は低ピッチで配設される端子を有する構造に対しても適用することができ、結果として積層同士の接合部分にあたる導電体の剥離を抑制する効果を得、係る課題を解決するという効果を実現した。
【００２４】
（実施の形態３）
本実施の形態の積層回路基板の外形図を図６Ａ−Ｂに示す。この図においても基本的な構成部品は図１Ａ−Ｂに示すものと同じであるので、同じ部品番号を用いる。
【００２５】
本実施の形態の積層回路基板の構成は基本的には実施の形態１と同じであるが、この前記実施の形態1の構造に加え、新たにスリット601が設けられている。前記のように実施の形態１に示す構造にした場合、エリア108付近で応力集中が起き配線の破断などの危険性が発生する。よってこれを解決するためにスリット601を設ける。スリット601は、所定のピッチで配設されている端子の配設方向中央部の端子と端子の間に、基板端部から半導体メモリに向かう方向で切り込んで設けられており、こうすることによってエリア108の変形に対する自由度を広くし、制御回路基板102の変形に対してエリア108の変形も追従できるようになる点で好ましい。以上よりエリア108にあった応力集中は剛性の高い半導体メモリ107の近傍に移動し、エリア108付近の配線の破断や、導電体105の剥離を抑制する効果を実現できる。
【００２６】
（実施例１）
本実施例は実施の形態１をメモリーカードの積層回路基板に用いた場合のもので図２Ａ−Ｃを用いて説明する。
【００２７】
図２ＡはＳＤメモリーカードの規格で規定されている筐体の外形であり、図２Ｂはその中に具備されている積層回路基板の平面図、図２Ｃは同正面図である。図２Ａの筐体の外形において、図中に示す数値は各部位の寸法（単位：ｍｍ）を示す。筐体201の厚さは２．１ｍｍ、体積は１．６ｃｃである。筐体201には、誤消去防止用ロックを装着するための切り欠き部202が形成されている。
【００２８】
前記筐体の中に具備されている図２Ｂ−Ｃに示す積層回路基板は、制御回路基板203（板厚0.35mm：ガラス繊維織物エポキシ樹脂含浸シート）とその上にＳｎ3Ａｇ3Ｉｎ0.5Ｂｉ（組成：３Ｗｔ％Ａｇ、３Ｗｔ％Ｉｎ、３Ｗｔ％Ｂｉ、残りＳｎ）のはんだ合金206により積層された半導体メモリ回路基板204（板厚0.15mm：ガラスエポキシ）とさらにその上に前記はんだ合金207により同じメモリ回路基板を積層させた構成からなり、このそれぞれの基板が対抗する面にそれぞれ端子を設けてあり、この端子を接合するものが前記はんだ合金207である。このうち半導体メモリ回路基板203の上には半導体メモリチップ205両面にベアチップ実装されており、図面に向かって制御回路基板の上側に2枚（２段）、下側に2枚（2段）で計4枚の半導体メモリ回路基板が積層されており、それぞれに2枚ずつ計８枚のメモリ容量２５６ＭＢの半導体メモリチップ（フラッシュメモリ：９．８ｍｍ×１１．２８ｍｍ）が搭載されており、合計８枚で1GBのメモリ容量とした。また制御回路基板の裏面にはマイクロプロセッサやCSPなどの制御用電子部品211が具備されている。また図に示すように、それぞれのメモリ回路基板には4つのスリット210（幅1ｍｍ×長さ4ｍｍ）が、長手方向が端子配設方向と平行になるように入っている。以上説明したように積層回路基板をポリカーボネート製の筐体201に具備し、メモリ容量1GBのSDメモリーカードを作成した。
【００２９】
このSDメモリーカードの堅牢効果を実証するために、従来から一般に使用されている半導体メモリ回路基板にスリットのないSDメモリーカードと比較解析を行った。比較に用いたメモリーカードの外形はスリットがないだけで形状および寸法は図２Ａ−Ｃに示すSDメモリーカードと全く同じであるので、図は省略する。解析には有限要素法を使用し前記２種のメモリーカードに対してねじり応力６ｋｇ・ｃｍを負荷し評価を行った。解析時の拘束条件および加重条件については2種とも同じとし、図２Ａにおいてエリア208を固定しエリア9にねじり応力を負荷した。ねじり応力は図中に示すように、X,Y,Z軸を与えた時Y軸周りにトルクを負荷している。その結果、従来のスリットがない積層基板を有するSDメモリーカードに比べ、本実施形態によるスリットを入れたメモリーカードははんだ合金206にかかる最大応力を360MPaから256MPaに約29％低減する効果を得た。
【００３０】
この結果から、本実施例のメモリチップと端子との間にスリットを設けた構造により、簡単な構成でしかも従来よりも高いはんだ接合信頼性を確保できることが確認できた。
【産業上の利用可能性】
【００３１】
本発明による積層回路基板はメモリーカードを代表とするモバイル電子機器の積層回路基板に用いることができ、デジタルカメラ、パソコン、携帯電話、ビデオカメラ、電子読書端末、情報携帯端末、カーナビゲーションシステムなど可搬型の蓄積媒体に適用できる。
【図面の簡単な説明】
【００３２】
【図１】図１Ａは本発明の実施形態１における積層回路基板の模式的平面図、図１Ｂは同正面図、図１Ｃ及び図１Ｄは同スリット先端形状を示す外形図。
【図２】図２Ａは本発明の実施例１における積層回路基板をSDメモリーカードに用いた模式的外形平面図、図２Ｂは同展開した平面図、図２Ｃは同正面図。
【図３】図３Ａは本発明の実施形態２における積層回路基板の模式的平面図、図３Ｂは同正面図。
【図４】図４Ａは本発明の実施形態２における積層回路基板の模式的平面図、図４Ｂは同正面図。
【図５】図５Ａは本発明の実施形態２における積層回路基板の模式的平面図、図５Ｂは同正面図。
【図６】図６Ａは本発明の実施形態３における積層回路基板の模式的平面図、図６Ｂは同正面図。
【符号の説明】
【００３３】
101  積層回路基板
102,203  制御回路基板
103,204  半導体メモリ回路基板
104,206  端子
105,207  導電体
106,210,306,406,501,601  スリット
107,205  半導体メモリ
108  配線集中エリア
109,110  スリットの先端部
201  筐体
202  誤消去防止ロック
208  エリア1（解析時固定部）
209  エリア２（解析時ねじり応力負荷部）
211  制御部品
【図１】
2006332119.tif 000003
【図２】
2006332119.tif 000004
【図３】
2006332119.tif 000005
【図４】
2006332119.tif 000006
【図５】
2006332119.tif 000007
【図６】
2006332119.tif 000008