(57)【要約】【課題】ＬＣＣＯＭ電圧の変動を抑制して、画質を向上させる。【解決手段】マトリクス状に配置された画素電極に信号線を介して供給される画像信号と共通電極に供給される基準電圧とに基づいて画素を駆動する表示部１０ａと、前記共通電極に基準電圧を供給する基準電圧配線ＬＦ１，ＬＦ２と、所定の固定電位を与える電源配線ＬＶ１，ＬＶ２と、前記基準電圧配線と前記電源配線との間にコンデンサを構成する容量形成領域１１３，１１４とを具備したことを特徴とする。【選択図】      図１
2006011057.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素電極に信号線を介して供給される画像信号と共通電極に供給される基準電圧とに基づいて画素を駆動する表示部と、
前記共通電極に基準電圧を供給する基準電圧配線と、
所定の固定電位を与える電源配線と、
前記基準電圧配線と前記電源配線との間にコンデンサを構成する容量形成領域とを具備したことを特徴とする電気光学装置。
【請求項２】
前記基準電圧配線と前記電源配線との間に、前記コンデンサを構成する容量形成領域を複数設けることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
マトリクス状に配置された画素電極に信号線を介して供給される画像信号と共通電極に供給される基準電圧とに基づいて画素を駆動する表示部と、
前記共通電極に基準電圧を供給する第１，第２の基準電圧配線と、
前記所定の固定電位が供給される第１，第２の電源端子と、
前記第１の電源端子に接続されて所定の固定電位を与える第１の電源配線と、
前記第２の電源端子に接続されて所定の固定電位を与える第２の電源配線と、
前記第１の基準電圧配線と前記第１の電源配線との間に第１のコンデンサを構成する第１の容量形成領域と、
前記第２の基準電圧配線と前記第２の電源配線との間に第２のコンデンサを構成する第２の容量形成領域とを具備したことを特徴とする電気光学装置。
【請求項４】
前記第１の容量形成領域と前記第２の容量形成領域とは、前記第１のコンデンサの容量と前記第１の容量形成領域から前記第１の電源端子までの前記第１の電源配線の配線抵抗とに基づく第１の時定数と、前記第２のコンデンサの容量と前記第２の容量形成領域から前記第２の電源端子までの前記第２の電源配線の配線抵抗とに基づく第２の時定数とを略一致させる位置に配置されることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記第１の容量形成領域と前記第２の容量形成領域とは、平面的には、前記表示部の両側であって相互に水平又は垂直方向に対称な位置に配置されることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記第１の容量形成領域と前記第２の容量形成領域とは、前記表示部の外周領域であって角部近傍に配置されることを特徴とする請求項４に記載の電気光学装置。
【請求項７】
前記表示部は、前記画素電極が配置される素子基板と前記共通電極が設けられる共通基板とを有し、対向配置された前記素子基板と前記共通基板との間に液晶が封入されて構成され、
前記第１の容量形成領域と前記第２の容量形成領域とは、前記素子基板と前記共通基板とを接続するシール材の形成領域の少なくとも一部に配置されることを特徴とする請求項３に記載の電気光学装置。
【請求項８】
前記表示部の形成領域に形成される蓄積容量を更に具備し、
前記第１及び第２のコンデンサは、前記蓄積容量と同一膜にて形成されていることを特徴とする請求項３に記載の電気光学装置。
【請求項９】
前記蓄積容量は、前記画素電極を駆動するスイッチング素子を構成する半導体層を利用して電極が構成されており、
前記第１及び第２のコンデンサの上部電極又は下部電極の一方は前記半導体層と同一膜にて形成されていることを特徴とする請求項８に記載の電気光学装置。
【請求項１０】
前記蓄積容量は、前記画素電極を駆動するスイッチング素子を構成する半導体層とは異なる層に形成され、
前記蓄積容量の上部電極又は下部電極の一方は前記画素電極に接続され他方は所定の固定電位点に接続されることを特徴とする請求項８に記載の電気光学装置。
【請求項１１】
前記表示部は、前記画素電極が配置される素子基板と前記共通電極が設けられる共通基板とを有し、対向配置された前記素子基板と前記共通基板との間に液晶が封入されて構成され、
前記第１の容量形成領域と前記第２の容量形成領域とは、前記素子基板に対するラビング処理において前記第１，第２の容量形成領域を通過するラビング軌跡が前記表示部にかからない位置に配置されることを特徴とする請求項４に記載の電気光学装置。
【請求項１２】
請求項１乃至請求項１１に記載の電気光学装置を表示手段として用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高精細の画像表示を行うものに好適な電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極などがＴＦＴアレイ基板等上に設けられている。
【０００３】
各走査線には、走査線駆動回路から走査信号が順次供給されるようになっている。一方、データ線には、データ線駆動回路により駆動されたサンプリング回路によって画像信号が供給される。即ち、データ線駆動回路は、画像信号線上の画像信号をデータ線毎にサンプリングするサンプリング回路に対して、走査信号の順次供給動作と平行して、サンプリング回路駆動信号を供給するように構成されている。
【０００４】
データ線駆動回路は、一般には、複数のラッチ回路（シフトレジスタ回路）を備え、水平走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトして、これをサンプリング信号として出力するものである。同様に、走査線駆動回路は、複数のラッチ回路を備え、垂直走査期間の最初に供給される転送信号をクロック信号に応じて順次シフトして、これを走査信号として出力するものである。また、サンプリング回路は、各データ線毎に設けられるサンプリング用のスイッチを備え、外部から供給される画像信号を、データ線駆動回路によるサンプリング信号にしたがいサンプリングして、各データ線に供給するものである。
【０００５】
ところで、近年、表示画像の品位の向上という一般的要請に沿うべく画素ピッチの微細化が進められ、駆動周波数も高められてきている。
【０００６】
ところが、上述したように、シフトレジスタ回路から順次出力される転送信号を単純にサンプリング信号として用いる方式のままで駆動周波数を高めると、各サンプリング回路に対して割り当てられるサンプリング時間が短くなる。このため、各サンプリング回路におけるサンプリング能力が不足する結果を招く。これに対し、サンプリング回路を構成するＴＦＴ（Thin FilmTransistor）等のトランジスタ特性自体を高めたり、その各種配線の抵抗や時定数などの配線特性自体を高めるのでは、生産コストの上昇や歩留まりの低下を招いてしまう。
【０００７】
そこで、最近では、ドットクロックの高周波数化に対処すべく、１系統の画像信号を複数のｍ系統にシリアル−パラレル変換（相展開）すると共に、これらｍ系統の画像信号をサンプリング信号にしたがって同時にサンプリングして、ｍ本のデータ線に供給する技術が開発されている。
【０００８】
なお、特許文献１には、電源配線とグランドパターン間にコンデンサを形成し、このコンデンサによりシフトレジスタ回路の電源電圧を安定させ、ソース信号線に高電圧を印加できるようにして、画素電極にも高い電圧を印加可能にした技術が開示されている。これにより、高コントラストの表示が可能である。
【特許文献１】特開平１１−１４２８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、近年、画像の高精細化、画素ピッチの微細化も促進されてきており、表示パネル上に多数の走査線及びデータ線を狭ピッチで配線し、これらを高周波数で駆動することが必要となってきている。
【００１０】
しかも、上述した相展開では、表示パネル内の画像信号線の数を相展開の数だけ増やす必要がある。相展開を行うために基板上に引き回す画像信号線が著しく増大し、また画像信号の上又は下を交差させる必要のあるサンプリング回路駆動信号線の配線等も複雑化する。これらの理由から、隣接信号線の影響によるノイズを無視することができなくなってきた。
【００１１】
即ち、表示パネルにおいては、比較的狭い領域に上述した複数の配線を引き回す必要があり、画像信号を伝送するビデオ配線と共通電極の電位ＬＣＣＯＭを伝送するＬＣＣＯＭ配線とが隣接配置されてしまう。そうすると、ビデオ配線に流れる画像信号の変動が、ビデオ配線とＬＣＣＯＭ配線間の結合容量によってＬＣＣＯＭ配線に伝達され、ＬＣＣＯＭ電圧にも変動が生じる。即ち、画像信号のレベルが上昇下降するに伴って、ＬＣＣＯＭ電圧も上昇下降することになり、輝度低下による表示むら等の画質劣化が生じてしまうという問題点があった。
【００１２】
本発明はかかる問題点に鑑みてなされたものであって、基準電位を伝送する配線と電源配線との間に容量を形成することによって基準電位の変動を抑制し画質を向上させることができる電気光学装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る電気光学装置は、マトリクス状に配置された画素電極に信号線を介して供給される画像信号と共通電極に供給される基準電圧とに基づいて画素を駆動する表示部と、前記共通電極に基準電圧を供給する基準電圧配線と、所定の固定電位を与える電源配線と、前記基準電圧配線と前記電源配線との間にコンデンサを構成する容量形成領域とを具備したことを特徴とする。
【００１４】
このような構成によれば、表示部は、マトリクス状に配置された画素電極に供給される画像信号と共通電極に供給される基準電圧とに基づいて画素を駆動する。共通電極に基準電圧を供給する基準電圧配線は、コンデンサを介して電源配線に容量結合される。固定電位を与える電源配線によって、基準電圧配線の変動が抑制される。これにより、輝度むら等の発生を抑制することができ、画質が向上する。
【００１５】
また、前記基準電圧配線と前記電源配線との間に、前記コンデンサを構成する容量形成領域を複数設けることを特徴とする。
【００１６】
このような構成によれば、複数のコンデンサによって、表示部の各位置における基準電圧の変化を抑制することができ、輝度むらを一層低減することが可能である。
【００１７】
本発明に係る電気光学装置は、マトリクス状に配置された画素電極に信号線を介して供給される画像信号と共通電極に供給される基準電圧とに基づいて画素を駆動する表示部と、前記共通電極に基準電圧を供給する第１，第２の基準電圧配線と、前記所定の固定電位が供給される第１，第２の電源端子と、前記第１の電源端子に接続されて所定の固定電位を与える第１の電源配線と、前記第２の電源端子に接続されて所定の固定電位を与える第２の電源配線と、前記第１の基準電圧配線と前記第１の電源配線との間に第１のコンデンサを構成する第１の容量形成領域と、前記第２の基準電圧配線と前記第２の電源配線との間に第２のコンデンサを構成する第２の容量形成領域とを具備したことを特徴とする。
【００１８】
このような構成によれば、表示部は、マトリクス状に配置された画素電極に供給される画像信号と共通電極に供給される基準電圧とに基づいて画素を駆動する。共通電極に基準電圧を供給する第１の基準電圧配線は、第１のコンデンサを介して第１の電源配線に容量結合される。同様に、第２の基準電圧配線は、第２のコンデンサを介して第２の電源配線に容量結合される。固定電位を与える第１，第２の電源配線によって、第１，第２の基準電圧配線の変動が夫々抑制される。これにより、輝度むら等の発生を抑制することができ、画質が向上する。
【００１９】
また、前記第１の容量形成領域と前記第２の容量形成領域とは、前記第１のコンデンサの容量と前記第１の容量形成領域から前記第１の電源端子までの前記第１の電源配線の配線抵抗とに基づく第１の時定数と、前記第２のコンデンサの容量と前記第２の容量形成領域から前記第２の電源端子までの前記第２の電源配線の配線抵抗とに基づく第２の時定数とを略一致させる位置に配置されることを特徴とする。
【００２０】
このような構成によれば、第１の基準電圧配線の変動は、第１のコンデンサの容量と第１の容量形成領域から第１の電源端子までの第１の電源配線の配線抵抗とに基づく第１の時定数に応じたものとなる。また、第２の基準電圧配線の変動は、第２のコンデンサの容量と第２の容量形成領域から第２の電源端子までの第２の電源配線の配線抵抗とに基づく第２の時定数とに応じたものとなる。第１，第２の時定数は略一致しているので、第１，第２の基準電圧配線の変動を同一特性で制御して、輝度むらの発生を効果的に抑制することができる。
【００２１】
また、前記第１の容量形成領域と前記第２の容量形成領域とは、平面的には、前記表示部の両側であって相互に水平又は垂直方向に対称な位置に配置されることを特徴とする。
【００２２】
また、前記第１の容量形成領域と前記第２の容量形成領域とは、前記表示部の外周領域であって角部近傍に配置されることを特徴とする。
【００２３】
これらの構成によれば、第１の時定数と第２の時定数とを、略一致させることができる。これにより、第１，第２の基準電圧配線の変動は同一特性で制御され、輝度むらの発生が効果的に抑制される。
【００２４】
また、前記表示部は、前記画素電極が配置される素子基板と前記共通電極が設けられる共通基板とを有し、対向配置された前記素子基板と前記共通基板との間に液晶が封入されて構成され、前記第１の容量形成領域と前記第２の容量形成領域とは、前記素子基板と前記共通基板とを接続するシール材の形成領域の少なくとも一部に配置されることを特徴とする。
【００２５】
このような構成によれば、比較的広い面積を占めるシール材の形成領域に第１の容量形成領域と第２の容量形成領域とを形成するので、十分な容量を確保することができ、第１，第２の基準電圧配線の変動を十分に抑制することができる。
【００２６】
また、前記表示部の形成領域に形成される蓄積容量を更に具備し、前記第１及び第２のコンデンサは、前記蓄積容量と同一膜にて形成されていることを特徴とする。
【００２７】
このような構成によれば、表示部の形成領域に形成される蓄積容量の製造工程と同一工程において、第１，第２のコンデンサを形成することができ、製造プロセスが増大することなく、第１，第２の基準電圧配線の変動を抑制することができる。
【００２８】
また、前記蓄積容量は、前記画素電極を駆動するスイッチング素子を構成する半導体層を利用して電極が構成されており、前記第１及び第２のコンデンサの上部電極又は下部電極の一方は前記半導体層と同一膜にて形成されていることを特徴とする。
【００２９】
このような構成によれば、蓄積容量は、半導体層を利用して構成されており、蓄積容量及び第１，第２のコンデンサの形成に要する工程が増大することを防止することができる。
【００３０】
また、前記蓄積容量は、前記画素電極を駆動するスイッチング素子を構成する半導体層とは異なる層に形成され、前記蓄積容量の上部電極又は下部電極の一方は前記画素電極に接続され他方は所定の固定電位点に接続されることを特徴とする。
【００３１】
このような構成によれば、蓄積容量は、半導体層とは異なる層に形成するので、蓄積容量の設計の自由度が増大し、十分な容量を得ることができる。
【００３２】
また、前記表示部は、前記画素電極が配置される素子基板と前記共通電極が設けられる共通基板とを有し、対向配置された前記素子基板と前記共通基板との間に液晶が封入されて構成され、前記第１の容量形成領域と前記第２の容量形成領域とは、前記素子基板に対するラビング処理において前記第１，第２の容量形成領域を通過するラビング軌跡が前記表示部にかからない位置に配置されることを特徴とする。
【００３３】
このような構成によれば、ラビング処理に際して、第１，第２の容量形成領域を通過したラビング軌跡は、表示部を通過しない。これにより、第１，第２の容量形成領域の凹凸等によって生じるラビング不良は、表示部以外の部分にのみ生じ表示部には発生しないので、画質が劣化することを防止することができる。
【００３４】
また、本発明に係る電子機器は、上記電気光学装置を表示手段として用いたことを特徴とする。
【００３５】
このような構成によれば、基準電圧の変動が抑制されていることから、表示手段の高画質化を図ることができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る回路配置及び配線パターンの概略を示す説明図である。本実施の形態は電気光学装置として液晶装置に適用したものである。図２は本実施の形態の電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図３は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図である。図４は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図５は図１中の容量形成領域の素子の構成を説明するための平面図であり、図６は図５の断面を示す説明図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３７】
先ず、図２乃至図４を参照して本実施の形態に係る電気光学装置である液晶装置の全体構成について説明する。なお、図２においては、素子間を接続する配線については、簡略化して示してある。
【００３８】
液晶装置は、図２及び図３に示すように、例えば、石英基板、ガラス基板、シリコン基板を用いたＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板を用いた対向基板２０との間に液晶５０を封入して構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。
【００３９】
ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置されて表示領域１０ａが構成される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。ＴＦＴ基板１０の画素電極９ａ上には、ラビング処理が施された配向膜１６が設けられている。一方、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された配向膜２２が設けられている。各配向膜１６，２２は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００４０】
図４は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。図４に示すように、画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００４１】
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００４２】
画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、アルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうちチャネル領域１ａ’（図９参照）に対向するゲート電極３ａに電気的に接続されている。すなわち、走査線１１ａとデータ線６ａとの交差する箇所にはそれぞれ、走査線１１ａに接続されたゲート電極３ａとチャネル領域１ａ’とが対向配置されて画素スイッチング用のＴＦＴ３０が構成されている。
【００４３】
また、図２及び図３に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜５３が設けられている。対向基板２０の全面には、上述したように、ＩＴＯ等の透明導電性膜が対向電極２１として形成され、更に、対向電極２１の全面にはポリイミド系の配向膜２２が形成される。配向膜２２は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
【００４４】
遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材５２は、ＴＦＴ基板１０の１辺の一部において欠落しており、液晶５０を注入するための液晶注入口１０８が形成される。貼り合わされた素子基板１０及び対向基板２０相互の間隙には、液晶注入口１０８より液晶が注入される。液晶注入後に、液晶注入口１０８を封止材１０９で封止するようになっている。
【００４５】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線１１ａ及びゲート電極３ａに走査信号を所定のタイミングで供給することによりゲート電極３ａを駆動する走査線駆動回路１０３，１０４が設けられている。走査線駆動回路１０３，１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０３，１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。
【００４６】
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成される。そして、ＴＦＴ基板１０と対向基板２０相互間には、下端が上下導通端子１０７に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。
【００４７】
図１は図２乃至図４に示す液晶装置の回路配置及び配線パターンを示すものである。図１に示すように、液晶装置の中央には、マトリクス状に形成された画素によって構成される表示領域１０ａが配置される。上述したように、各画素は、ＴＦＴ基板１側においては、ＴＦＴ３０、画素電極９ａ及び蓄積容量７０（図１では図示省略）等によって構成され、対向基板２０側においては、対向電極２１等によって構成される。
【００４８】
表示領域１０ａの周辺には、駆動回路１２０が配置される。駆動回路１２０は、走査線駆動回路１０３，１０４及びデータ線駆動回路１０１によって構成される。駆動回路１２０の構成素子としては、画素を駆動するＴＦＴ３０と共通の製造プロセスで形成されるＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴを組み合わせて構成することができ、製造効率の向上や、製造コストの低下、素子特性の均一化等を図ることができる。
【００４９】
図１は、表示領域１０ａの駆動に６相展開を採用した例を示している。この場合には、入力画像信号は６画素分毎にパラレルにビデオ信号線ＶＩＤ１〜ＶＩＤ６に供給される。各ビデオ信号線ＶＩＤ１〜ＶＩＤ６は、夫々１・ｎ列〜６・ｎ列（ｎ＝１，２，…）のデータ線Ｄ１〜Ｄ６，Ｄ７〜Ｄ１２，…（以下、Ｄｎ１〜Ｄｎ６という）（図４のデータ線６ａに相当）に接続される。
【００５０】
データ線駆動回路１０１は、６画素（ピクセル）分の６本ずつのデータ線Ｄｎ１〜Ｄｎ６を１群（ブロック）とし、これらの群に属するデータ線Ｄｎ１〜Ｄｎ６に対し、ビデオ端子ＶＩＤ１〜ＶＩＤ６に供給された画像信号を６画素分ずつサンプリングして同時に供給する。なお、図１では図面の簡略化のために、サンプリング回路として、サンプリングタイミングを決定するスイッチＳ１，Ｓｎ２，…のみを示している。データ線駆動回路１０１は、表示領域１０ａの一辺に隣接して、その一辺に対応した領域に形成される。
【００５１】
一方、図１の例では、表示領域１０ａの水平方向の両側に、走査線駆動回路１０３，１０４が配置されている。走査線駆動回路１０３，１０４は、表示領域１０ａに配線された各走査線１１ａに接続されており、１水平走査期間毎に、表示領域１０ａの各走査線１１ａに順次オンパルスを供給する。
【００５２】
表示領域１０ａのデータ線駆動回路１０１の形成領域近傍の辺には、電源端子ＴＶ１，ＴＶ２及び基準電源端子ＴＦ１，ＴＦ２が形成される。電源端子ＴＶ１，ＴＶ２には、電源電圧ＶＳＳＹが供給され、基準電源端子ＴＦ１，ＴＦ２には、対向電極２１に供給する基準電圧ＬＣＣＯＭが供給される。走査線駆動回路１０３，１０４は、表示領域１０ａの水平方向の一辺に沿って形成された共通配線１１１によって相互に接続されている。電源端子ＴＶ１は、表示領域１０ａの垂直方向の一方辺に沿った電源配線ＬＶ１を介して共通配線１１１に接続される。また、電源端子ＴＶ２は、表示領域１０ａの垂直方向の他方辺に沿った電源配線ＬＶ２を介して共通配線１１１に接続される。
【００５３】
電源端子ＴＶ１に供給された電源電圧ＶＳＳＹは、電源配線ＬＶ１を介して走査線駆動回路１０３に負の電源電圧として供給される。走査線駆動回路１０３は、走査期間においてオンパルスが供給される走査線以外の走査線に、負の電源電圧ＶＳＳＹ（例えば０Ｖ）を供給する。同様に、電源端子ＴＶ２に供給された電源電圧ＶＳＳＹは、電源配線ＬＶ２を介して走査線駆動回路１０４に負の電源電圧として供給される。走査線駆動回路１０４は、走査期間においてオンパルスが供給される走査線以外の走査線に、負の電源電圧ＶＳＳＹ（例えば０Ｖ）を供給する。
【００５４】
表示領域１０ａの４隅には、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に上下導通端子１０７（斜線部）が形成される。
【００５５】
基準電源端子ＴＦ１は基準電圧配線としてのＬＣＣＯＭ配線ＬＦ１の一端に接続され、ＬＣＣＯＭ配線ＬＦ１は、表示領域１０ａの水平方向の一方の辺に配置された２つの上下導通端子１０７にも接続される。このＬＣＣＯＭ配線ＬＦ１は、電源電圧ＶＳＳＹを伝送する電源配線ＬＶ１に隣接して配線されている。また、基準電源端子ＴＦ２はＬＣＣＯＭ配線ＬＦ２の一端に接続され、ＬＣＣＯＭ配線ＬＦ２は、表示領域１０ａの水平方向の一方の辺に配置された２つの上下導通端子１０７にも接続される。ＬＣＣＯＭ配線ＬＦ２は、電源電圧ＶＳＳＹを伝送する電源配線ＬＶ２に隣接して配線されている。
【００５６】
本実施の形態においては、電源電圧ＶＳＳＹの伝送線と基準電圧ＬＣＣＯＭの伝送線相互間に容量形成領域を形成するようになっている。図１の例では、電源電圧ＶＳＳＹを伝送する電源配線ＬＶ１と基準電圧ＬＣＣＯＭを伝送するＬＣＣＯＭ配線ＬＦ１との間に容量形成領域１１３を設けると共に、電源電圧ＶＳＳＹを伝送する電源配線ＬＶ２と基準電圧ＬＣＣＯＭを伝送するＬＣＣＯＭ配線ＬＦ２との間に容量形成領域１１４を設ける例を示してある。容量形成領域１１３，１１４には夫々コンデンサＣ１，Ｃ２が形成される。
【００５７】
本実施の形態においては、これらの２つの容量形成領域１１３，１１４は、コンデンサＣ１の容量と容量形成領域１１３から電源端子ＴＶ１に至る電源配線ＬＶ１の配線抵抗とに基づく時定数と、コンデンサＣ２の容量と容量形成領域１１４から電源端子ＴＶ２に至る電源配線ＬＶ２の配線抵抗とに基づく時定数とを略一致させる位置に、形成するようになっている。
【００５８】
図１の例では、表示領域１０ａの水平方向の両側の相互に対称な位置に、容量形成領域１１３，１１４を形成するようになっている。例えば、表示領域１０ａの垂直方向の一辺近傍の２つの上下導通端子１０７近傍に、電源電圧ＶＳＳＹの伝送線と基準電圧ＬＣＣＯＭの伝送線相互間を容量結合するコンデンサＣ１，Ｃ２を形成する。
【００５９】
図５及び図６は図１中の容量形成領域の構成を示している。なお、２カ所の容量形成領域１１３，１１４の構成は同一であり、一方の容量形成領域１１３のみについて説明する。図５は容量形成領域１１３の平面形状を示しており、図６は図５の断面形状を示している。
【００６０】
容量形成領域１１３には、電源電圧ＶＳＳＹを伝送する電源配線ＬＶ１と基準電圧ＬＣＣＯＭを伝送するＬＣＣＯＭ配線ＬＦ１とが同一配線層に平行に形成されているものとする。この配線層の下方には、絶縁層１２５上に下部電極１２２が形成されている。下部電極１２２上には、絶縁層１２６が形成され、絶縁層１２６上には上部電極１２１が形成される。上部電極１２１上には、絶縁層１２７を介して電源配線ＬＶ１及びＬＣＣＯＭ配線ＬＦ１が形成されている。
【００６１】
絶縁層１２６，１２７を連通する開孔によってコンタクトホール１２４が形成されている。また、絶縁層１２７には開孔部が形成されて、コンタクトホール１２３が形成されている。
【００６２】
下部電極１２２はコンタクトホール１２４を介して電源電圧ＶＳＳＹを伝送する電源配線ＬＶ１に接続され、上部電極１２１はコンタクトホール１２３を介して基準電圧ＬＣＣＯＭを伝送するＬＣＣＯＭ配線ＬＦ１に接続される。こうして、容量形成領域１１３において、電源電圧ＶＳＳＹを伝送する電源配線ＬＶ１と、基準電圧ＬＣＣＯＭを伝送するＬＣＣＯＭ配線ＬＦ１との間に、下部電極１２２、絶縁層１２６及び上部電極１２１によるコンデンサＣ１が形成される。
【００６３】
このように構成された実施の形態においては、基準電圧ＬＣＣＯＭを接続するＬＣＣＯＭ配線ＬＦ１は、コンデンサＣ１を介して電源電圧ＶＳＳＹを伝送する電源配線ＬＶ１に容量結合されている。ＬＣＣＯＭ配線ＬＦ１は安定した電源電圧ＶＳＳＹが印加される電源端子ＴＶ１に接続されることになり、基準電圧ＬＣＣＯＭの変動が著しく抑制される。ＬＣＣＯＭ配線ＬＦ２についても同様であり、電源配線ＬＶ２とＬＣＣＯＭ配線ＬＦ２とはコンデンサＣ２によって容量結合され、ＬＣＣＯＭ配線ＬＦ２は、安定した電源電圧ＶＳＳＹが印加される電源端子ＴＶ２に接続されて、基準電圧ＬＣＣＯＭの変動が著しく抑制される。
【００６４】
図７はコンデンサを形成することによる効果を説明するための説明図である。図７は斜線によって輝度むらの状態を模式的に示している。斜線が粗であるほど入力画像信号に比べて表示画像の輝度変化が小さいことを示している。なお、図７中のＣＬ，ＣＲは夫々コンデンサＣ１，Ｃ２に相当する。
【００６５】
図７（ａ）は、コンデンサＣＬによって、基準電圧ＬＣＣＯＭの変動を略完全に抑制した場合の例を示している。図７（ａ）に示すように、コンデンサＣＬによって基準電圧ＬＣＣＯＭの変動を略完全に抑制しているので、画面全域で同様の輝度変化を生じさせることができる。即ち、この場合には、輝度むらは生じていない。
【００６６】
また、ＬＣＣＯＭ配線がビデオ信号線等で伝送される信号の影響によって若干変動する場合もある。図７（ｂ），（ｃ）はこの場合の基準電圧ＬＣＣＯＭの変動による影響を説明するためのものである。
【００６７】
図７（ｂ）は例えばコンデンサＣＬが表示領域１０ａの一方辺のみに１個だけ設けられた場合、又は２つのコンデンサＣＬ，ＣＲ（図７（ｂ）では図示省略）の位置が非対称である場合等の例である。
【００６８】
一方辺のみにコンデンサＣＬを設けると、左右の走査線駆動回路１０３，１０４相互間でビデオ信号線に流れる信号の影響が異なる。コンデンサＣＬによって基準電圧ＬＣＣＯＭの変動が抑制された画面左側では、画像信号に応じた十分な輝度変化を得ることができ、基準電圧ＬＣＣＯＭの変動が抑制されていない画面右側では、十分な輝度変化が得られない。図７（ｂ）の領域１３１において、最も輝度変化が小さくなる。従って、この場合には、画面の左右で輝度変化が異なり、輝度むらが生じてしまう。
【００６９】
基準電圧ＬＣＣＯＭの変動は、ＬＣＣＯＭ配線ＬＦ１，ＬＦ２がコンデンサＣ１，Ｃ２によって電源配線ＬＶ１，ＬＶ２に容量結合されていることから、コンデンサＣ１の容量及び容量形成領域１１３から電源端子ＴＶ１までの配線抵抗に基づく時定数、又はコンデンサＣ２の容量及び容量形成領域１１４から電源端子ＴＶ２までの配線抵抗に基づく時定数に応じたものとなる。従って、２つのコンデンサＣ１，Ｃ２の位置が非対称である場合等には、左右のＬＣＣＯＭ配線で伝送される基準電圧ＬＣＣＯＭの変動量が相互に異なることとなり、図７（ｂ）と同様の輝度むらが生じる。
【００７０】
これに対し、本実施の形態においては、図７（ｃ）と同様に、容量形成領域１１３，１１４から各電源端子ＴＶ１，ＴＶ２までの配線抵抗は相互に同一で、コンデンサＣ１，Ｃ２の容量も相互に同一に形成して時定数を相互に一致させている。これにより、ＬＣＣＯＭ配線ＬＦ１によって伝送する基準電圧ＬＣＣＯＭとＬＣＣＯＭ配線ＬＦ２によって伝送する基準電圧ＬＣＣＯＭとの変動量は相互に略同一である。従ってこの場合には、図７（ｃ）に示すように、輝度の変化は画面の左右で対称となり、画面左右方向の中央部１３２において輝度むらが小さくなるが、輝度むらによる画質劣化を比較的抑制することができる。
【００７１】
図８は容量形成領域の位置とラビングとの関係を説明するための説明図である。  
容量形成領域１１３，１１４においては、下部電極１２２及び上部電極１２１等を形成することから、配向膜１６，２２の表面に凹凸が形成される。ラビング処理において図示しないラビングロールが容量形成領域１１３，１１４を通過すると、ラビング布の毛先に乱れが生じて、ラビング不良が発生する虞がある。
【００７２】
そこで、本実施の形態においては、容量形成領域１１３，１１４は、容量形成領域１１３，１１４を通過するラビング軌跡が表示領域１０ａ又は表示有効領域にかからない位置に形成するようになっている。図８において、矢印はラビング軌跡の方向を示している。容量形成領域１１３，１１４は表示領域４隅の外側に形成されており、容量形成領域１１３，１１４を通過したラビング軌跡は、表示領域１０ａを通過しない。これにより、容量形成領域１１３，１１４において例えラビング布の毛先が乱れた場合でも、毛先の乱れが表示領域１０ａのラビングに影響を与えることはなく、ラビング不良による画質劣化を防止することができる。
【００７３】
このように本実施の形態においては、ＬＣＣＯＭ配線と電源配線との間にコンデンサを形成しており、ＬＣＣＯＭ配線の変動を抑制して輝度むらの発生を防止することができる。しかも、コンデンサを表示領域の水平方向の両側の対称な２カ所の位置に設けており、各ＬＣＣＯＭ配線と電源端子との間の時定数を相互に一致させることで、輝度むらの発生を確実に防止している。更に、コンデンサは、容量形成領域を通過するラビング軌跡が表示領域１０ａにかからない位置に形成されるので、ラビング不良による画質劣化を生じさせることもない。こうして、輝度むらを抑制して、高画質化を図ることができる。
【００７４】
なお、本実施の形態においては、２つの容量形成領域を表示領域の両側の水平方向に相互に対称な位置に配置する例について説明したが、ＬＣＣＯＭ配線及び電源配線の引き回し方によっては、例えば、表示領域の両側の垂直方向に相互に対称な位置に配置することも考えられる。
【００７５】
また、各容量形成領域に構成するコンデンサの容量を適宜設定することによって、ＬＣＣＯＭ配線の変動量を制御可能であることは明らかである。
【００７６】
図９は本発明の第２の実施の形態を示す模式的断面図である。  
第１の実施の形態におけるコンデンサＣ１，Ｃ２は、表示領域１０ａ中の蓄積容量７０の形成工程と同時に形成することが可能である。図９はこの場合の容量形成領域１４０の構成を示している。なお、容量形成領域を設ける数及び配置位置等は第１の実施の形態と同様であり、各コンデンサが相互に同一構成であることも第１の実施の形態と同様である。
【００７７】
先ず、図９を参照して表示領域１０ａにおける１画素の構造について説明する。図９に示すように、液晶装置は表示領域１０ａにおいて、最下層の第１層から最上層の第６層までの積層構造を有して構成されており、各層相互間には、各層同士を絶縁するための下地絶縁膜１２及び第１乃至４層間絶縁膜４１〜４４が形成される。
【００７８】
最下層の第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。走査線１１ａは、平面的には、走査線方向にストライプ状にパターニングされていると共に、データ線６ａに沿って延びる突出部を有している。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、従って、各走査線１１ａは１本１本分断されている。これにより、走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御する機能を有することになる。
【００７９】
第１層上には例えばシリコン酸化膜等によって構成される下地絶縁膜１２が形成され、下地絶縁膜１２上に第２層を構成するＴＦＴ３０が形成される。
【００８０】
第２層を構成するＴＦＴ３０は、図９に示すように、ポリシリコン膜である半導体層１ａ、ゲート絶縁膜２及びゲート電極３によって構成されている。半導体層１ａは、ＬＤＤ（Lightly Doped Drain）構造を有しており、ゲート電極３ａからの電界によりチャネルが形成されるチャネル領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅによって構成される。
【００８１】
第２層には、ゲート電極３ａと同一膜によって中継電極７１９も形成されている。下地絶縁膜１２には、コンタクトホール１２ｃｖが形成されており、コンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。そして、このコンタクトホール１２ｃｖ全体を埋めるようにしてゲート電極３ａが形成されて、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。なお、図９には現れていないが、ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。
【００８２】
ＴＦＴ３０、ゲート電極３ａ及び中継電極７１９の上には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。第１層間絶縁膜４１上には、第３層として、蓄積容量７０が形成されている。
【００８３】
第３層を構成する蓄積容量７０は、下部電極７１、誘電体膜７５及び上部電極としての容量電極３００によって構成される。下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。下部電極７１としては、金属又は合金を含む単一層膜又は多層膜を採用することができる。また、図９の例では、下部電極７１は、画素電位側容量電極としての機能の他、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を有する。
【００８４】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされた後述する第５層のシールド層４００と電気的接続が図られることによりなされている。
【００８５】
誘電体膜７５は、図９に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂからなる２層構造を有する。なお、誘電体膜７５としては、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Telperature oxide）膜、ＬＴＯ（Low Telperature oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等によって構成すればよい。なお、蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００８６】
図９の例では、比較的誘電率の大きい窒化シリコン膜７５ｂを形成していることから、蓄積容量７０の容量値を増大させることが可能となり、酸化シリコン膜７５ａを形成していくことから、蓄積容量７０の耐圧性が低下することを防止することができる。このように、誘電体膜７５を２層構造とすることにより、相反する２つの作用効果を享受することが可能となる。
【００８７】
第１層間絶縁膜４１には、コンタクトホール８３が開孔されており、コンタクトホール８３によって、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０の下部電極７１とが電気的に接続されるようになっている。また、第１層間絶縁膜４１には、コンタクトホール８８１も開孔されており、コンタクトホール８８１によって、蓄積容量７０の下部電極７１と中継電極７１９とが電気的に接続されるようになっている。
【００８８】
第３層を構成する蓄積容量７０上には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２上には、第４層を構成するデータ線６ａが設けられている。
【００８９】
第４層を構成するデータ線６ａは、ＴＦＴ３０の半導体層１ａの延在する方向に一致するように、ストライプ状に形成されている。
【００９０】
図９の例では、データ線６ａは、下層より順に、アルミニウムからなる層４１Ａ、窒化チタンからなる層４１ＴＮ、窒化シリコン膜からなる層４０１の三層構造を有する膜として形成されている。窒化シリコン層４０１は、その下層のアルミニウム層４１Ａと窒化チタン層４１ＴＮを覆うように少し大きなサイズにパターンニングされている。データ線６ａは、比較的低抵抗な材料であるアルミニウムを含むことにより、ＴＦＴ３０、画素電極９ａに対する画像信号の供給を容易にする。また、データ線６ａには水分の浸入をせき止める作用に比較的優れた窒化シリコン層４０１が形成されており、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。なお、窒化シリコン層４０１としては、プラズマ窒化シリコン膜を用いることが望ましい。
【００９１】
また、第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で形成されて、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜である。
【００９２】
第２層間絶縁膜４２には、コンタクトホール８０１が開孔されており、コンタクトホール８０１は、シールド層用中継層６ａ１と蓄積容量７０の上部電極である容量電極３００とを電気的に接続するようになっている。また、第１及び第２層間絶縁膜４１，４２にはコンタクトホール８１が開孔されており、コンタクトホール８１は、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するようになっている。また、第１及び第２層間絶縁膜４１，４２には、コンタクトホール８８２が形成されており、コンタクトホール８８２は、中継電極７１９と第２中継電極６ａ２とを電気的に接続するようになっている。
【００９３】
なお、図９においては、コンタクトホール８８２は、蓄積容量７０以外の領域に形成されており、下部電極７１を一旦下層の中継電極７１９に迂回させてコンタクトホール８８２を介して上層に引き出していることから、下部電極７１を上層の画素電極９ａに接続する場合でも、下部電極７１を誘電体膜７５及び容量電極３００よりも広く形成する必要がない。従って、下部電極７１、誘電体膜７５及び容量電極３００を１エッチング工程で同時にパターニングすることができる。これにより、下部電極７１、誘電体膜７５及び容量電極３００の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。
【００９４】
第４層上には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。第３層間絶縁膜４３上には、第５層を構成するシールド層４００が形成されている。
【００９５】
第５層を構成するシールド層４００は、平面的にみると、格子状に形成されている。シールド層４００の一部は、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。シールド層４００は定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位（ＬＣＣＯＭ）でも構わない。
【００９６】
このように、データ線６ａの全体を覆うように形成されているとともに、固定電位とされたシールド層４００が形成されていることから、データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線６ａへの通電に応じて、画素電極９ａの電位が変動するということを回避することが可能となり、画像上にデータ線６ａに沿った表示ムラ等を発生させる可能性を低減することができる。シールド層４００は格子状に形成されていることから、走査線１１ａが延在する部分についても無用な容量カップリングが生じないようにすることが可能となっている。
【００９７】
また、第５層には、シールド層４００と同一膜として、中継層としての第３中継電極４０２も形成されている。これらのシールド層４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の２層構造を有している。
【００９８】
第３層間絶縁膜４３には、コンタクトホール８０３が開孔されており、コンタクトホール８０３によって、シールド層４００とシールド層用中継層６ａ１とが電気的に接続されるようになっている。また、第３層間絶縁膜４３にはコンタクトホール８０４も開孔されている。コンタクトホール８０４によって、第３中継電極４０２と第２中継電極６ａ２とが電気的に接続されるようになっている。
【００９９】
なお、シールド層用中継層６ａ１、第２中継電極６ａ２の窒化チタン層は、コンタクトホール８０３，８０４の開孔に際して、エッチングの突き抜け防止のためのバリアメタルとしての機能を有する。
【０１００】
第５層上には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法にて成膜されるプラズマＴＥＯＳからなる第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４上には第６層を構成する画素電極９ａがマトリクス状に形成されている。第４層間絶縁膜４４にはコンタクトホール８９が形成されている。
【０１０１】
第６層を構成する画素電極９ａは、コンタクトホール８９を介して、第３中継電極４０２に電気的に接続される。第３中継電極４０２は、下層のアルミニウムからなる層が第２中継電極６ａ２に接続され、上層の窒化チタンからなる層がＩＴＯ等からなる画素電極９ａに接続される。アルミニウムとＩＴＯとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、図９の例では、窒化チタンとＩＴＯとが接続されていることから、コンタクト抵抗が低く良好な接続性が得られる。
【０１０２】
画素電極９ａ上には、配向膜１６が形成されている。なお、第３及び第４層間絶縁膜４３，４４の表面は、ＣＭＰ（Chemical Mechanical Polishing）処理等により平坦化されている。
【０１０３】
一方、容量形成領域１４０は、蓄積容量７０と同様の構造によってコンデンサが形成されている。即ち、基板１０上の下地絶縁膜１２上には電源配線１４１が形成され、電源配線１４１上には第１層間絶縁膜４１が形成される。電源配線１４１は、ゲート電極３ａと同一膜によって形成されている。第１層間絶縁膜４１上にはコンデンサ１４２が形成される。コンデンサ１４２は、容量７０と同一工程によって形成されており、下部電極７１、誘電体膜３００及び容量電極３００と夫々同一膜の下部電極、絶縁膜及び上部電極を有する。
【０１０４】
コンデンサ１４２上には、第２層間絶縁膜４２が形成されており、第２層間絶縁膜４２上にはＬＣＣＯＭ配線１４４が形成される。ＬＣＣＯＭ配線１４４は、データ線６ａのアルミニウム層４１Ａと同一工程によって形成されている。なお、ＬＣＣＯＭ配線１４４についても、表示領域１０ａのデータ線６ａと同様の多層構造に形成してもよい。
【０１０５】
第１層間絶縁膜４１にはコンタクトホール１４５が形成されており、第２層間絶縁膜４２には、コンタクトホール１４６が形成されている。コンタクトホール１４５は、表示領域１０ａに形成されるコンタクトホール８３と同一工程において開孔され、コンタクトホール１４６は、表示領域１０ａに形成されるコンタクトホール８０１と同一工程において開孔される。
【０１０６】
コンデンサ１４２の下部電極は、コンタクトホール１４３を介して電源配線１４１に接続され、上部電極はコンタクトホール１４６を介してＬＣＣＯＭ配線１４４に接続される。こうして、第１の実施の形態と同様のコンデンサを形成することができる。
【０１０７】
このように図９の構成を採用することによって、表示領域１０ａ内の各層の形成工程と同一の工程によって、ＬＣＣＯＭ配線と電源配線との間にコンデンサを形成することが可能である。
【０１０８】
図１０はＴＦＴを構成する半導体層とゲート電極の成膜工程と同一工程においてコンデンサを形成する場合の例を示す模式的断面図である。
【０１０９】
図１０の例では、素子領域１５０においては、半導体層１５２上に、ゲート絶縁膜１５３を介してゲート電極１５４が形成されている。半導体層１５２のソース領域はコンタクトホール１５５を介してデータ線１５６に接続されている。また、半導体層１５２のドレイン領域はコンタクトホール１６０を介して画素電極１６１に接続されている。
【０１１０】
また、半導体層１５２上には、絶縁膜１５３を介して上部電極１５７も形成されている。図１０の例では、半導体層１５２、絶縁膜１５３及び上部電極１５７によって蓄積容量が形成されている。上部電極１５７はコンタクトホール１５８を介して容量線１５９に接続されている。
【０１１１】
一方、容量形成領域１５１においては、半導体層１５２と同一膜で形成された下部電極１６２が形成されている。下部電極１６２上には、ゲート絶縁膜１５３と同一膜で形成された絶縁膜１６３が形成されており、絶縁膜１６３上にはゲート電極１５４と同一膜によって形成された上部電極１６４が形成されている。上部電極１６４上には、層間絶縁膜１６５を介してＬＣＣＯＭ配線１６６が形成されている。
【０１１２】
これらの下部電極１６２、絶縁膜１６３及び上部電極１６４によってコンデンサが形成される。下部電極１６２と同一膜によって、図示しない電源配線が形成されており、下部電極１６２はこの電源配線に接続されるようになっている。また、上部電極１６４は、コンタクトホール１６５を介してＬＣＣＯＭ配線１６６に接続されている。
【０１１３】
こうして、この場合においても、表示領域１５０の製造工程を利用して、容量形成領域において、電源配線とＬＣＣＯＭ配線１６６との間にコンデンサを形成することが可能である。
【０１１４】
図１１は本発明の第３の実施の形態を示す説明図である。図１１（ａ）は第３の実施の形態に係る電気光学装置である液晶装置のレイアウトを示し、図１１（ｂ）は図１１（ａ）の部分１９０を拡大して平面形状を示しており、図１１（ｃ）は図１１（ｂ）のＢ−Ｂ’線の断面形状を示している。本実施の形態は基板同士の貼り合わせに用いるシール材の形成領域の少なくとも一部を容量形成領域とする例である。図１１では、パネルの水平方向の両側に配置するシール材の形成領域（シール領域）の全域を容量形成領域とする例を示している。
【０１１５】
一般的には、シール材としては光硬化型の接着剤が使用される。この場合において、硬化速度を一定に保つために、シール領域に遮光機能を有する部材をスリット構造に形成して、光量を調整する手法が採用されることがある。本実施の形態はこの場合に適用したものである。
【０１１６】
液晶パネル１８１は、垂直方向の一方辺の縁辺部に、入力端子配置領域１８２が設けられる。この入力端子配置領域１８２に隣接して、データ線駆動回路形成領域１８３が設けられる。液晶パネル１８１の垂直方向の他方辺側には、パネル中央の表示領域１８０に沿って、検査回路形成領域１８６が設けられ、縁辺側にはシール領域１８９が設けられる。
【０１１７】
液晶パネル１８１の水平方向の一方辺の縁辺部には、パネル中央の表示領域１８０に沿って、走査線駆動回路形成領域１８４が設けられ、縁辺側にはシール領域１８７が設けられる。また、液晶パネル１８１の水平方向の他方辺の縁辺部には、パネル中央の表示領域１８０に沿って、走査線駆動回路形成領域１８５が設けられ、縁辺側にはシール領域１８８が設けられる。
【０１１８】
本実施の形態においては、シール領域１８７，１８８の全域を、ＬＣＣＯＭ配線と電源配線とを容量結合するためのコンデンサを形成する容量形成領域とする。図１１（ｂ）は図１１（ａ）の一部分１９０を拡大して示すものであり、図１１（ｂ）に示すように、シール領域１８８においては、複数の走査線駆動回路の入力配線１９１がパネルの垂直方向に延設されている。走査線駆動回路の入力配線１９１の外側の領域には、走査線駆動回路の入力配線１９１に隣接してＬＣＣＯＭ配線１９６が設けられる。ＬＣＣＯＭ配線１９６はシール領域１８８の全長に沿って形成されており、ＬＣＣＯＭ配線１９６は、液晶パネル１８１の水平方向にも分岐して櫛状に延設されている。この櫛状部分によって上部電極１９２が構成される。上部電極１９２は櫛状部分の先端が共通接続されて端部１９３を構成する。
【０１１９】
図１１（ｃ）に示すように、ＬＣＣＯＭ配線１９６の下方には絶縁膜１９５を介して電源配線１９７が配線されている。電源配線１９７もシール領域１８８の全長に沿って形成されている。電源配線１９７は、液晶パネル１８１の水平方向にも分岐して櫛状に延設されている。この櫛状部分によって下部電極１９４が構成される。下部電極１９４は櫛状部分の先端が共通接続されている。
【０１２０】
上部電極１９６の櫛状部分と下部電極１９４の櫛状部分とは、絶縁膜１９５を介して相互に対向しており、シール領域１８８の全域に設けられる。これらの下部電極１９４、絶縁膜１９５及び上部電極１９６によってコンデンサが形成される。こうして、本実施の形態においては、シール領域１８８の全域が容量形成領域となり、比較的大容量のコンデンサが形成される。
【０１２１】
なお、シール領域１８７の下方においても、図１１（ｂ），（ｃ）と左右対称で同様の構成のコンデンサが形成されている。
【０１２２】
このように、本実施の形態においては、液晶パネルの左右の縁辺部に隣接するシール領域の全域という極めて広い領域を容量形成領域としており、電源配線とＬＣＣＯＭ配線とを容量結合するコンデンサの容量を十分に大きくすることができる。これにより、時定数を大きくして、ＬＣＣＯＭ配線の変動を一層抑制することが可能である。なお、必ずしもシール領域の全域を容量形成領域とする必要はなく、シール領域の一部のみを容量形成領域としてもよいことは明らかである。
【０１２３】
また、図１１では下層側に電源配線を配線し、上層側にＬＣＣＯＭ配線を配線する例について説明したが、これらの配線はいずれが上層、下層であってもよいことは明らかである。また、電源配線、ＬＣＣＯＭ配線を構成する材質についても、特に限定されるものではない。
【０１２４】
なお、本実施の形態は、シール領域に櫛状のＬＣＣＯＭ配線が形成されているものに適用した例を示したが、図５及び図６に示す下部電極１２２及び上部電極１２１と同様の電極を、シール領域の全域に形成することによって、コンデンサを形成することも可能である。
【０１２５】
なお、上記各実施の形態においては、容量形成領域におけるコンデンサとして、下部電極と上部電極との間の絶縁膜を十分に厚く形成するようにしてもよい。この場合には、下部電極と上部電極との電荷密度を低く抑えることができ、コンデンサの耐圧を向上させると共に、寿命を長くすることが可能である。
【０１２６】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１２は、投射型カラー表示装置の説明図である。
【０１２７】
図１２において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【産業上の利用可能性】
【０１２８】
本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけでなく、アクティブマトリクス型の液晶パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）、ＤＬＰ（Digital Light Processing）（別名ＤＭＤ：Digital Micromirror Device）等の各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【０１２９】
【図１】本発明の第１の実施の形態に係る回路配置及び配線パターンの概略を示す説明図。
【図２】本実施の形態の電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図３】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図。
【図４】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図５】図１中の容量形成領域の素子の構成を説明するための平面図。
【図６】図５の断面を示す説明図。
【図７】コンデンサを形成することによる効果を説明するための説明図。
【図８】容量形成領域の位置とラビングとの関係を説明するための説明図。
【図９】本発明の第２の実施の形態を示す模式的断面図。
【図１０】ＴＦＴを構成する半導体層とゲート電極の成膜工程と同一工程においてコンデンサを形成する場合の例を示す模式的断面図。
【図１１】本発明の第３の実施の形態を示す説明図。
【図１２】本実施形態における電子機器の一例たる液晶プロジェクタを示す説明図。
【符号の説明】
【０１３０】
１０ａ…表示領域、１０１…データ線駆動回路、１０３，１０４…走査線駆動回路、１０７…上下導通端子、ＴＶ１，ＴＶ２…電源端子、ＴＦ１，ＴＦ２…基準電源端子、ＬＶ１，ＬＶ２…電源配線、ＬＦ１，ＬＦ２…ＬＣＣＯＭ配線。  
【図１】
2006011057.tif 000003
【図２】
2006011057.tif 000004
【図３】
2006011057.tif 000005
【図４】
2006011057.tif 000006
【図５】
2006011057.tif 000007
【図６】
2006011057.tif 000008
【図７】
2006011057.tif 000009
【図８】
2006011057.tif 000010
【図９】
2006011057.tif 000011
【図１０】
2006011057.tif 000012
【図１１】
2006011057.tif 000013
【図１２】
2006011057.tif 000014