(57)【要約】【課題】ハイ側スイッチを有するスイッチングレギュレータにおいて使用される電流センシング回路を提供する。【解決手段】電流センシング回路は、ハイ側スイッチに接続された、ハイ側スイッチを正方向に流れる電流を測定する第１のセンシング回路を含む。第１のセンシング回路は、ハイ側スイッチを流れる正電流を変倍した電流を生成する第１のレプリカ素子を含む。電流センシング回路は、ハイ側スイッチに接続された、ハイ側スイッチを負方向に流れる電流を測定する第２のセンシング回路をさらに含む。第２のセンシング回路は、ハイ側スイッチを流れる負電流を変倍した電流を生成する第２のレプリカ素子を含む。【選択図】図４
2006109689.tif 000002
【特許請求の範囲】
【請求項１】
ハイ側スイッチを有するスイッチングレギュレータにおいて使用される電流センシング回路であって、
前記ハイ側スイッチに接続され、前記ハイ側スイッチを正方向に流れる電流を測定する第１のセンシング回路と、
前記ハイ側スイッチに接続され、前記ハイ側スイッチを負方向に流れる電流を測定する第２のセンシング回路とを備え、
前記第１のセンシング回路は、前記ハイ側スイッチを流れる前記正電流を変倍した電流を生成する第１のレプリカ素子を含み、
前記第２のセンシング回路は、前記ハイ側スイッチを流れる前記負電流を変倍した電流を生成する第２のレプリカ素子を含む
電流センシング回路。
【請求項２】
請求項１において、
前記第１のセンシング回路は、さらに、
第１のセンスアンプと、第１の相補素子とを含み、
前記第１のセンスアンプは、前記第１の相補素子の動作状態を制御して、前記ハイ側スイッチから正電流が流れる場合に前記第１の相補素子を作動させて、前記第１のレプリカ素子によって生成された前記正電流を変倍した電流を前記電流センシング回路から出力させ、
前記第２のセンシング回路は、さらに、
第２のセンスアンプと、第２の相補素子とを含み、
前記第２のセンスアンプは、前記第２の相補素子の動作状態を制御して、前記ハイ側スイッチから負電流が流れる場合に前記第２の相補素子を作動させて、前記第２のレプリカ素子によって生成された前記負電流を変倍した電流を前記電流センシング回路から出力させる
電流センシング回路。
【請求項３】
請求項２において、
前記第２の相補素子に接続されたカレントミラー回路をさらに備え、
前記カレントミラー回路は、
前記第２のレプリカ素子によって生成された前記変倍された電流信号が前記電流センシング回路から出力されるよりも前に、前記変倍された電流信号の極性を反転させるように動作する
電流センシング回路。
【請求項４】
請求項２において、
前記第１のレプリカ素子，前記第１の相補素子，前記第２のレプリカ素子，および前記第２の相補素子の各々は、ＭＯＳトランジスタを含む
電流センシング回路。
【請求項５】
請求項４において、
前記ハイ側スイッチのゲート端子，前記第１のレプリカ素子のゲート端子，および前記第２のレプリカ素子のゲート端子は、同じ駆動信号を受け取るように互いに接続されている
電流センシング回路。
【請求項６】
請求項２において、
前記ハイ側スイッチに正電流が流れる期間中、前記第２のセンスアンプはディスエーブルされる
電流センシング回路。
【請求項７】
出力電圧を調整するスイッチングレギュレータであって、
ハイ側スイッチと、
ロー側スイッチと、
前記ハイ側スイッチおよび前記ロー側スイッチに接続され、前記スイッチングレギュレータの動作中に前記ハイ側スイッチおよび前記ロー側スイッチの動作状態を支配するコントローラと、
前記ハイ側スイッチに接続され前記ハイ側スイッチを正方向に流れる電流を測定する第１のセンシング回路と、前記ハイ側スイッチに接続され前記ハイ側スイッチを負方向に流れる電流を測定する第２のセンシング回路とを含む電流測定回路とを備え、
前記第１のセンシング回路は、前記ハイ側スイッチを流れる前記正電流を変倍した電流を生成する第１のレプリカ素子を含み、
前記第２のセンシング回路は、前記ハイ側スイッチを流れる前記負電流を変倍した電流を生成する第２のレプリカ素子を含む
スイッチングレギュレータ。
【請求項８】
請求項７において、
前記第１のセンシング回路は、さらに、
第１のセンスアンプと、第１の相補素子とを含み、
前記第１のセンスアンプは、前記第１の相補素子の動作状態を制御して、前記ハイ側スイッチから正電流が流れる場合に前記第１の相補素子を作動させて、前記第１のレプリカ素子によって生成された前記正電流を変倍した電流を前記電流センシング回路から出力させ、
前記第２のセンシング回路は、さらに、
第２のセンスアンプと、第２の相補素子とを含み、
前記第２のセンスアンプは、前記第２の相補素子の動作状態を制御して、前記ハイ側スイッチから負電流が流れる場合に前記第２の相補素子を作動させて、前記第２のレプリカ素子によって生成された前記負電流を変倍した電流を前記電流センシング回路から出力させる
スイッチングレギュレータ。
【請求項９】
請求項８において、
前記電流センシング回路は、
前記第２の相補素子に接続されたカレントミラー回路をさらに含み、
前記カレントミラー回路は、
前記第２のレプリカ素子によって生成された前記変倍された電流信号が前記電流センシング回路から出力されるよりも前に、前記変倍された電流信号の極性を反転させるように動作する
スイッチングレギュレータ。
【請求項１０】
請求項８において、
前記第１のレプリカ素子，前記第１の相補素子，前記第２のレプリカ素子，および前記第２の相補素子の各々は、ＭＯＳトランジスタを含む
スイッチングレギュレータ。
【請求項１１】
請求項１０において、
前記ハイ側スイッチのゲート端子，前記第１のレプリカ素子のゲート端子，および前記第２のレプリカ素子のゲート端子は、同じ駆動信号を受け取るように互いに接続されている
スイッチングレギュレータ。
【請求項１２】
請求項８において、
前記ハイ側スイッチに正電流が流れる期間中、前記第２のセンスアンプはディスエーブルされる
スイッチングレギュレータ。
【請求項１３】
請求項８において、
前記ハイ側スイッチを流れる電流が正方向および負方向のうちいずれの方向に流れているのかを示す論理信号を生成するように動作する誤差比較器をさらに含む
スイッチングレギュレータ。
【請求項１４】
請求項１３において、
前記ハイ側スイッチを負電流が流れるときに、前記誤差比較器によって生成された前記論理信号を用いて前記第２のセンスアンプをイネーブルにする
スイッチングレギュレータ。
【請求項１５】
請求項７において、
前記第２のセンシング回路に接続された出力を有し、且つ、前記第２のセンス回路をイネーブルおよびディスエーブルする制御信号を生成するように動作する誤差比較器と、
前記コントローラに接続された出力を有し、且つ、前記出力電圧と基準電圧との差を示す出力信号を生成するように動作する
スイッチングレギュレータ。
【請求項１６】
請求項１５において、
前記誤差比較器および前記誤差増幅器は、差動増幅器と、電流源と、カレントミラーとを含む回路を用いて形成され、
前記差動増幅器，電流源，およびカレントミラーは、前記回路の入力段として動作し、
前記回路は、
並列構成で接続された複数のＰＭＯＳトランジスタと、
並列構成で接続された複数のＮＭＯＳトランジスタとをさらに含み、
前記複数のＰＭＯＳトランジスタの各々は、前記差動増幅器の出力に接続されたゲート端子を有し、
前記複数のＮＭＯＳトランジスタの各々は、前記カレントミラーの出力に接続されたゲート端子を有し、
前記複数のＰＭＯＳトランジスタのうち第１のＰＭＯＳトランジスタのドレイン端子は、前記複数のＮＭＯＳトランジスタのうち第１のＮＭＯＳトランジスタのドレイン端子に接続されて第１の出力を形成し、
前記複数のＰＭＯＳトランジスタのうち第２のＰＭＯＳトランジスタのドレイン端子は、前記複数のＮＭＯＳトランジスタのうち第２のＮＭＯＳトランジスタのドレイン端子に接続されて第２の出力を形成する
スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電流モードスイッチングレギュレータ（current mode switching regulator）において使用し得るハイ側のスイッチにおいて、正および負のピークインダクタ電流を実質的に損失無くセンスする方法及び装置に関する。
【背景技術】
【０００２】
変動する電圧源から可変負荷に所定の実質的に一定の出力電圧を供給する手段として電流モードスイッチングレギュレータを使用することは周知である。図１は、終端変調型電流モードスイッチングレギュレータ（trailing edge modulation current mode switching regulator）においてハイ側スイッチ１２を使用した一例を示す。図１に示すように、回路１はコントローラ１０を含む。コントローラ１０は、ハイ側スイッチ１２に接続された第１の出力とロー側スイッチ１４に接続された第２の出力とを有する。回路１はインダクタＬをさらに含む。インダクタＬの一方の端部はハイ側スイッチ１２およびロー側スイッチ１４のドレインに接続され、他方の端部は負荷容量Ｃに接続されている。ここで、上記容量に印加される電圧（つまり上記負荷に供給される電圧）をＶＯＵＴとする。出力電圧ＶＯＵＴはまた、フィードバックされて参照電圧ＶREFと比較される。出力電圧ＶＯＵＴと参照電圧ＶREFとの差分が、コントローラ１０の第２の入力に与えられる。
【０００３】
図１に示した回路は、例えば、基本的に、インダクタ電流に基づいてハイ側スイッチ「オン」期間を終了し、固定周波数動作用のクロックまたは所定の「オフ」期間動作のためのタイマによってハイ側スイッチ「オン」期間を開始する任意の「終端変調型」スイッチングレギュレータにおいて使用し得る。
【０００４】
図２は、インダクタＬを流れる電流ＩＬをセンスするように構成された回路における、図１のハイ側スイッチ１２の従来技術を詳細に示す。図２に示すように、ハイ側スイッチ１２は、ＰＭＯＳトランジスタ１２ａおよび固有ボディダイオード１２ｂを含む。ハイ側スイッチ１２のソース端子およびドレイン端子は、センスアンプ２４の入力に接続される。センスアンプ２４は、ハイ側スイッチ１２を流れる電流を示す出力を生成するように動作する。ハイ側スイッチ１２を流れる電流をＩSWITCH、スイッチ１２の「オン」抵抗をＲON、アンプ２４のトランスコンダクタンスをＧｍとすると、センスアンプ２４の出力はＩSENSE＝ＩSWITCH×ＲON×Ｇｍと表される。回路の残りの部分は図１と同じである。
【０００５】
動作中、図２に示した回路は、ハイ側スイッチ１２が「オン」である場合にハイ側スイッチ１２における電圧降下をセンスし、電流信号ＩSENSEを生成するように機能する。図２の回路は、スイッチ電流ＩSWITCHの大きさ及び方向に関係なく、ほぼ線形の「オン」抵抗を有するＭＯＳスイッチと共に用いると極めて良く動作する。しかし、このスイッチの「オン」抵抗は、温度変動等と同様に、ユニットによって著しくバラツキがあり、動作上許容できない程度の変動となり得る。これらのバラツキを克服するために、図３に示すような、ＲONの値が変倍されている（scaled）が追随して変動するようなマッチング素子またはレプリカ素子を用いることが公知である。
【０００６】
図３の回路は、図２に示したのと同様に接続されたハイ側スイッチ１２、インダクタＬ、および負荷容量Ｃを含む。図３の回路は、レプリカスイッチ３２、センスアンプ３４、および相補素子３６を含み、これらは、該回路内で以下のように接続されている。レプリカスイッチ３２は、図３の例においてはＰＭＯＳトランジスタであり、ハイ側スイッチ１２と同じ駆動信号を有するように構成されている。図示のように、レプリカ素子３２およびハイ側スイッチ１２の両方のソース端子が電源電圧３１に接続され、レプリカ素子３２およびハイ側スイッチ１２の両方のゲート端子が同じ入力信号を受け取る。ハイ側スイッチ１２のドレイン端子はセンスアンプ３４の非反転端子に接続され、レプリカ素子３２のドレイン端子はセンスアンプ３４の反転端子に接続される。レプリカ素子３２のドレイン端子はまた、相補素子３６のソース端子に接続される。図３の例において、相補素子３６はＰＭＯＳトランジスタである。相補素子３６のゲートはセンスアンプ３４の出力を入力信号として受け取り、スイッチ３６のソース端子は出力信号ＩSENSEを生成する。出力信号ＩSENSEはＫ＊ＩSWITCHに等しい。ここで、Ｋはレプリカ素子３２の換算係数（scaling factor）である。
【０００７】
ハイ側スイッチ１２と比べて面積が小さなレプリカ素子３２を用いる（つまり、レプリカ素子３２を縮小する）ことにより、ＲONの変動を実質的にうち消すことができる。図３に示すように、ＲONの値はＫ倍（Ｋは換算係数）に増加する。一例として、１／１０００のオーダーの換算係数を用いても良い。動作中、上記フィードバック構成を用いると、センスアンプ３４は、レプリカ素子３２からの電圧を、ハイ側スイッチ１２からの電圧と等しくなるように維持する。ＩSWITCHが正である場合、センスアンプ３４は相補素子３６をオンし、相補素子３６はＩSENSE信号を出力する。したがって、ＩSWITCHが正である（つまり、電流がＶSUPPLYから負荷に流れる）場合、ＩSWITCHを変倍したもの（scaled version）であるＩSENSEが、レプリカ素子３２および相補素子３６を流れる。ＩSENSE信号は、通常、スイッチングレギュレータの動作全体を支配するコントローラ１０に接続されることに留意されたい。
【０００８】
しかし、ハイ側スイッチ１２を流れる電流が負になる（電流が負荷からＶSUPPLYに戻る）場合、ハイ側スイッチ１２のドレインは、ハイ側スイッチ１２のソースに対して正になる。そのことにより、センスアンプ３４の非反転端子が、センスアンプ３４の反転端子に対して正になる。その結果、センスアンプ３４は、相補素子３６をオフするような出力信号を生成し、それにより、ＩSENSE信号をオフにする。
【０００９】
したがって、ハイ側スイッチを流れる電流が正である場合に図３の回路が使用可能であるが、ハイ側スイッチを流れる正の電流および負の電流の両方を扱うことは不可能である。よって、例えば、ＩSWITCHが負である場合、同期整流電流モード（synchronously rectified current mode）で動作するスイッチングレギュレータにおいて、図３の回路は使用できない。なぜなら、ロー側スイッチがオフされた場合に負のＩSWITCHとして再循環する電流「ｎｅｇａｔｉｖｅ  Ｉ」が出力電圧を下げるために、ロー側スイッチが「オン」に維持されているからである。
【００１０】
したがって、ハイ側スイッチにおけるＲONのバラツキおよび変動の影響を打ち消すことを可能にし、ハイ側スイッチを正方向および負方向の両方向に流れる電流を実質的に損失無くセンスすることを可能にする方法および装置の両方が必要である。
【発明の開示】
【課題を解決するための手段】
【００１１】
上記を鑑みて、本発明の第１の目的は、上記問題を解決し、ハイ側スイッチにおけるＲONのバラツキおよび変動の影響を打ち消すことを可能にし、ハイ側スイッチを正方向および負方向の両方向に流れる電流を実質的に損失無くセンスすることを可能にする方法および装置を提供することである。
【００１２】
ある実施形態によると、本発明は、ハイ側スイッチを有するスイッチングレギュレータにおいて使用される電流センシング回路に関する。電流センシング回路は、ハイ側スイッチに接続され、ハイ側スイッチを正方向に流れる電流を測定する第１のセンシング回路を含む。第１のセンシング回路は、ハイ側スイッチを流れる正電流を変倍した電流を生成する第１のレプリカ素子を含む。電流センシング回路は、ハイ側スイッチに接続され、ハイ側スイッチを負方向に流れる電流を測定する第２のセンシング回路をさらに含む。第２のセンシング回路は、ハイ側スイッチを流れる負電流を変倍した電流を生成する第２のレプリカ素子を含む。
【００１３】
別の実施形態によると、本発明は、出力電圧を調整するスイッチングレギュレータに関する。スイッチングレギュレータは、ハイ側スイッチと、ロー側スイッチと、ハイ側スイッチおよびロー側スイッチに接続され、スイッチングレギュレータの動作中、ハイ側スイッチおよびロー側スイッチの動作状態を支配するコントローラとを含む。スイッチングレギュレータは、電流測定回路をさらに含む。電流測定回路は、ハイ側スイッチに接続され、ハイ側スイッチを正方向に流れる電流を測定する第１のセンシング回路と、ハイ側スイッチに接続され、ハイ側スイッチを負方向に流れる電流を測定する第２のセンシング回路とを有する。第１のセンシング回路は、ハイ側スイッチを流れる正電流を変倍した電流を生成する第１のレプリカ素子を含む。第２のセンシング回路は、ハイ側スイッチを流れる電流を変倍した電流を生成する第２のレプリカ素子を含む。
【００１４】
本発明のスイッチングレギュレータは、従来技術を凌ぐ多数の利点を提供する。本発明の１つの利点は、ハイ側スイッチを流れる電流を、その電流が正方向および負方向のいずれの方向に流れているかに関係なく、実質的に損失無くセンシングすることである。スイッチ電流よりもかなり小さな電流を有するスケールダウンされたＭＯＳトランジスタをセンシング素子として用いるので、この電流センシングは実質的に「損失のない」様態で行われるということに留意されたい。
【００１５】
本発明の別の利点は、正電流が流れる間、電流モードスイッチングレギュレータが、負電流の測定に関連するセンスアンプをディスエーブルすることにより、効率を向上することである。
【００１６】
本発明のさらに別の利点は、本発明の電流モードスイッチングレギュレータが、センス抵抗（外部に設ける必要がある）およびその損失や、通常の動作においてほとんど必要とされない常時オンである負電流センサの電力損失を招くことなく、集積回路内のある１点（つまり、ハイ側ドライバ）でピークインダクタ電流を正確に測定する手段を提供することである。
【００１７】
本発明のさらなる目的、利点、および新規な特徴は、以下の説明を精査すれば当業者には明らかであり、または、本発明を実施することにより理解され得る。本発明の新規な特徴を以下に説明するが、本発明は、構成および内容の両方について、本発明の他の目的および特徴と共に、図面と関連づけて提供される以下の詳細な説明からより良く理解される。
【発明を実施するための最良の形態】
【００１８】
添付の図面は、本明細書に含まれ且つ本明細書の一部を構成するが、本発明の複数の局面および実施形態を説明するものであり、上記概説および下記の詳細な説明と共に本発明の原理を説明する役割を果たす。これら本明細書の説明は添付の図面を参照する。これら図面は、本発明の好適な実施形態を説明することのみを目的として提供され、本発明を限定するものとして扱われるものではない。
【００１９】
図中、同一または同様の構成要素は同一の参照符号を用いて図示する。
【００２０】
以下、添付の図面を参照しつつ、本発明をより十分に説明する。以下の説明において、本発明の好適な実施形態を示す。しかし、本発明は、多くの異なる形態で実施され得、本明細書に記載の実施形態に限定するように解釈してはならない。むしろ、これらの実施形態は、本明細書の開示が十分且つ完全となり、本発明の範囲を当業者に十分に伝えるように提供されるものである。なお、以下の説明において、同じ参照符号は同じ構成要素を示す。
【００２１】
上記の通り、本発明は、ハイ側スイッチを正方向および負方向の両方向に流れる電流を実質的に損失無くセンスすることを実現する。図４は、本発明の例示的な実施形態を示す。図３に示し且つ以下により詳細に説明する素子と比較して、本発明はさらなるレプリカ素子を含み、このことにより、負の方向に流れる電流をセンスすることが可能になる。図４は、本発明の理解を容易にするのに必要な構成要素のみを示すことに留意されたい。図４に示さない構成要素は、通常の電流モードスイッチングレギュレータを形成する構成要素（例えば、ロー側スイッチ、コントローラ等）である。
【００２２】
図４に示す回路は、図２に示したのと同様に接続されたハイ側スイッチ１２、インダクタＬ、および負荷容量Ｃを含む。図４の回路は、第１のレプリカスイッチ３２、第１のセンスアンプ３４、および第１の相補素子３６を含み、これらは、図３に示したのと基本的に同様に該回路内で接続されている。図４の回路はまた、第２のレプリカスイッチ４２、第２のセンスアンプ４４、第２の相補素子４６、およびカレントミラー回路４８を含み、これらは、以下に説明するように接続されている。第２のレプリカスイッチ４２は、本実施形態においてはＰＭＯＳトランジスタであり、ハイ側スイッチ１２のゲート端子に印加される駆動信号と同じ信号をゲート端子で受け取るように構成されている。図示のように、第２のレプリカ素子４２およびハイ側スイッチ１２の両方のドレイン端子が、インダクタＬおよびロー側スイッチ（図示せず）に接続されている。第２のレプリカ素子４２のソースは、第２のセンスアンプ４４の反転端子と第２の相補素子４６のソース端子とに接続されている。本実施形態において、第２の相補素子４６はＰＭＯＳスイッチである。第２のセンスアンプ４４の非反転端子は、電源電圧３１に接続される。第２のセンスアンプ４４の出力は、第２の相補素子４６のゲート端子に接続される。第２の相補素子４６のドレイン端子は、カレントミラー回路４８に接続される。本実施形態において、カレントミラー回路４８は、図４に示すように互いに接続された２つのＮＭＯＳトランジスタを含む。図４に示した残りの構成要素は、図３に関連して上で説明したのと同様に接続される。図４に示した回路は、本発明の１つの例示的な実施例であり、当業者によって理解されるように、具体的な実施においてさまざまな変形例が明らかに可能であることに留意されたい。
【００２３】
図４に示す素子の動作は以下の通りである。ＩSWITCHが正である（つまり、電流がＶSUPPLYから負荷に流れる）場合、ハイ側スイッチ１２および第１のレプリカスイッチの両方が「オン」である。さらに、ハイ側スイッチ１２（メインスイッチとも呼ぶ）および第１のレプリカ素子３２のドレイン−ソース電圧は実質的に等しく、その結果、第１のセンスアンプ３４への入力は実質的に等しい（或いは、反転端子は非反転端子よりもわずかに正側（more positive than）になる）。このことにより、センスアンプ３４はローレベルの信号を出力し、このローレベル信号が相補素子３６をオンし、相補素子３６はＩSENSE信号を出力する。したがって、ＩSWITCHが正である場合、ＩSWITCHを変倍したものであるＩSENSEが、第１のレプリカ素子３２および相補素子３６を流れる。図５に示すように、ＩSENSE信号は、通常、スイッチングレギュレータの動作全体を支配するコントローラに接続されることに留意されたい。
【００２４】
正電流が流れるこの期間において、以下にさらに詳細に説明するように、コントローラ（図４に示さず）は、第２のセンスアンプ４４のディスエーブル／イネーブル端子にローレベルの信号を供給することによって第２のセンスアンプ４４をディスエーブルするように動作する。その結果、第２の相補素子４６がオフされ（つまり、スイッチが開放され）、正電流が流れる期間は第２の相補素子４６にも第２のレプリカ素子４２にも電流が流れない。さらに、この期間に第２のセンスアンプ４４がディスエーブルされると、さらに電力が節約される。電流が正方向に流れる場合、カレントミラー回路４８に含まれるトランジスタもオフである。
【００２５】
コントローラによって転送された信号によって正電流が流れる期間に第２のセンスアンプ４４がディスエーブルされなかったとしても、該回路内の第２のセンスアンプ４４の構成により、この期間の間、第２のレプリカスイッチ４２は開状態であることに留意されたい。より具体的には、ＩSWITCHが正である場合、第２のセンスアンプ４４の非反転端子は第２のセンスアンプ４４の反転端子よりも正側になり、その結果、第２のセンスアンプ４４は、第２の相補素子４６をオフする（つまり、開く）ような信号を出力する。該回路から明らかなように、第２の相補素子４６が開状態である場合、第２のレプリカ素子４２にもカレントミラー回路４８にも電流が流れない。
【００２６】
したがって、ＩSWITCHが正である場合、ＩSWITCHを変倍した電流が、第１のレプリカ素子３２および第１の相補素子３６を介してＩSENSEへと流れる。
【００２７】
それに対して、ＩSWITCHが負である（つまり、電流が負荷から電源へと戻る）場合、メインスイッチ１２のドレインとインダクタＬとに共通のノードは、電源電圧３１よりも正側になる。その結果、第１のセンスアンプ３４の非反転端子は反転端子よりも正側であり、それにより、第１のセンスアンプ３４はハイレベルの信号を出力する。このことにより、第１の相補素子３６はオフになり、第１のレプリカ素子３２を電流が流れるのを防止する。
【００２８】
しかし、この時点において、第２のセンスアンプ４４の反転端子は非反転端子よりも正側になり、この結果、第２のセンスアンプ４４はローレベルの信号を出力する。このローレベル信号が第２の相補素子４６をオンにし、それにより、電流が第２のレプリカ素子４２を流れる。その結果、ＩSWITCHが負である場合、ＩSWITCHを変倍して得られる電流がカレントミラー回路４８に流れ込む。
【００２９】
カレントミラー回路４８は、本実施形態では２つのＮＭＯＳトランジスタを含み、カレントミラー回路４８に入力された電流信号の極性を反転させる。カレントミラー回路４８の出力はＩSENSEであり、ＩSWITCHを変倍して得られる電流である。この好適な実施形態において、第１のレプリカ素子３２および第２のレプリカ素子４２の両方が、同じ換算係数を有するように形成されることに留意されたい。
【００３０】
上記説明から明らかなように、図４に示し且つ上で説明した素子は、ハイ側スイッチ電流のいずれかの極性の正確なモニタリングを可能にし、その電流を変倍した電流をＩSENSE信号線に供給する。さらに、上記回路は、ハイ側スイッチを流れる電流の、実質的に損失のない様態でのセンシングを提供する。このセンシングは、かなり小さなＭＯＳデバイスを用いて行われる。センシング素子はメインスイッチよりも小さな電流を導通し、直列センス抵抗を用いた場合のようにスイッチにおける電圧降下を増大させない。
【００３１】
図５は、本発明の第２の例示的実施形態を示す。第２の実施形態では、図４の電流センシング回路４７を電流モードスイッチングレギュレータにおいて用いる。図５は、該電流モードスイッチングレギュレータのブロック図である。図５において、レギュレータは、コントローラ５１、ハイ側スイッチ１２、ロー側スイッチ１４、インダクタＬおよび負荷容量Ｃ、誤差比較器５３、ならびに誤差増幅器５５を含む。
【００３２】
より詳細には、ハイ側スイッチ１２、ロー側スイッチ１４、インダクタＬ、および負荷容量Ｃは、図５に示すような電流モードスイッチングレギュレータにおいて使用される標準的な構成で接続される。電流センシング回路４７は、図４に示したのと同様に、ハイ側スイッチ１２のドレイン端子とソース端子とをわたすように接続される。電流センシング回路４７の出力つまりＩSENSEは、入力信号としてコントローラ５１に接続される。出力電圧信号ＶOUT、つまり負荷容量Ｃに印加される電圧は、入力信号として、誤差比較器５３および誤差増幅器５５の両方にフィードバックされる。図示の通り、該フィードバック信号は誤差増幅器５５の反転端子と誤差比較器５３の非反転端子とに接続される。参照電圧ＶREFが、誤差増幅器５５の非反転端子と誤差比較器５３の反転端子とに接続される。誤差比較器５３の出力は、電流センシング回路４７に含まれる第２のセンスアンプ４４をイネーブルおよびディスエーブルする制御信号を提供する。誤差増幅器５５の出力は、入力信号としてコントローラ５１に接続される。コントローラ５１は、スイッチングレギュレータの動作を支配するように機能する。例えば、ハイ側スイッチ１２およびロー側スイッチ１４をオンおよびオフすることを行う。当業者に公知であるように、実際の電流モードスイッチングレギュレータでは、コントローラに更に他の信号が入力されたり出力されたりするし、また同様に、更に別の回路が設けられる。しかし、本明細書の説明では、本発明の理解を容易にするため、これらの更なる構成要素や信号線は省略した。
【００３３】
図５に示した素子の動作に関して、誤差比較器５３は、ＶOUTとＶREFとの差を監視し、ＶOUTがＶREFよりも大きい場合にのみ第２のセンスアンプ４４をイネーブルするように機能する。より詳細には、本実施形態において、誤差比較器５３は、ＶOUTがＶREFよりも大きい場合、第２のセンスアンプ４４をイネーブルする論理制御信号を生成し、ＶOUTがＶREFよりも小さい場合、該論理制御信号と逆の論理信号を生成して第２のセンスアンプ４４をディスエーブルする。したがって、誤差比較器５３は、ハイ側スイッチ１２を流れる電流の方向（すなわち極性）を示す信号を効果的に生成する。本実施形態において、誤差比較器５３は、負の電流がハイ側スイッチ１２を流れる場合、論理ハイの信号を生成し、正の電流がハイ側スイッチ１２を流れる場合、論理ローの信号を生成する。
【００３４】
ＶREFは設定された点または所望の出力電圧レベルを示すことに留意されたい。したがって、この電圧は可変であり得、通常、コントローラ５１によって設定される。誤差増幅器５５は、ＶOUTとＶREFとの差分を示すアナログ信号を生成するように機能する。また、ＶOUTがＶREFよりも大きい場合にのみインダクタ電流が負であることにも留意されたい。最後に、負の電流が流れる場合にのみ第２のセンスアンプ４４をイネーブルすることにより、素子の電力節約および効率向上の両方が達成されることに再度留意されたい。
【００３５】
図６は、図５に示した電流モードスイッチングレギュレータにおいて用いられるフィードバックループの例示的な回路図を示す。より詳細には、図６は、図５に示した誤差増幅器５５および誤差比較器５３の例示的な実施形態を示す。図６を参照すると、誤差増幅器５５は第１の増幅器５５を含む。第１の増幅器５５の出力は、ＶOUTとＶREFとの差分を示すアナログ信号である。誤差比較器５３は第２の増幅器６１を含む。第２の増幅器６１の非反転入力端子にはＶREFが接続され、反転入力端子にはＶOUTが接続される。ＶOUTは、抵抗Ｒ1およびＲ2によって形成された分圧回路を介して反転端子に接続されることに留意されたい。一例として、ＶREFの値は、バンドギャップまたは１．２Ｖに固定され得る。この場合、ＶOUTは同じレベルに分圧される。誤差比較器５３は比較器６３をさらに含む。比較器６３は、第２の増幅器６１からの出力信号を入力信号として反転端子に受け取り、ＶREF’を入力信号として非反転端子に受け取る。抵抗Ｒ3は、比較器６３の反転端子と非反転端子とをわたすように接続される。比較器６３の出力は、ハイ側スイッチ１２を流れる電流の極性を示す論理信号である。上で説明したように、この信号を用いて第２のセンスアンプ４４をイネーブル／ディスエーブルする。図６のブロック図では、上で説明したデバイスの部分を容易に理解できるように、スイッチングレギュレータの他の構成要素７９を省略していることに留意されたい。
【００３６】
したがって、第２の増幅器６１からの信号を用いて、第１の増幅器５５によって生成された誤差信号ＩEに影響を及ぼすことなく、ハイ側スイッチ１２を流れる電流の極性を判定し得る。また、比較器６３より前に第２の増幅器６１を配置することにより、第２の増幅器６１のトランスコンダクタンス係数Ｇｍ’×Ｒ3によって比較器６３の電圧オフセットが縮小され、それにより、電圧オフセットは実質的に無視できることに留意されたい。
【００３７】
図７は、図６に示した第１のトランスコンダクタンス増幅器５５および第２のトランスコンダクタンス増幅器６１のマッチングを可能にする回路の一実施例を示す。第１の増幅器５５および第２の増幅器６１が、図７に示すように、１つの入力および２つの同一の出力を有する単一の増幅器として実施される場合、唯一要求される不可欠なマッチングは、ＰＭＯＳ最終出力段とＮＭＯＳ最終出力段とのマッチングである。しかし、必要な同一のデバイスの数が少なく、且つ、回路内の処理のこの時点において信号レベルが比較的高いために、このことは比較的容易に達成できる。
【００３８】
図７の回路は、２つのＮＰＮトランジスタによって形成された差分増幅器入力７１を含む入力段と、カレントミラー回路７３と、電流源７５とを有する。このカレントミラー回路はＰＮＰまたはＰＭＯＳトランジスタで実施され得るか、或いは、より複雑なカレントミラー回路を用い得ることに留意されたい。図７の回路は、２つの出力段を有する。一方の出力段は、３つのＰＭＯＳトランジスタ７７、７９、および８１によって形成され、他方の出力段は、３つのＮＭＯＳトランジスタ８３、８５、および８７によって形成される。これらのトランジスタは、図７に示すように互いに接続されている。図７に示すように、第１の出力は、ＰＭＯＳおよびＮＭＯＳのドレインが接続されたノードのうちの一方のノードであり、第２の出力は、ＰＭＯＳおよびＮＭＯＳのドレインが接続されたノードのうちの他方のノードである。図６および図７を参照すると、ＯＵＴ1は第１の増幅器５５の出力に対応し、ＯＵＴ2は第２の増幅器６１の出力に対応している。
【００３９】
したがって、図７の回路では、入力段が１つだけしかないので、２つの出力の間のオフセットおよびＧｍの差分は実質的に存在せず、Ｇｍの全体的なマッチングは、図６に示した分離型増幅器の実施形態の全体に亘って著しく向上する。さらに、入力段が１つなので、入力負荷が減少される。さらに、ＶREF’を介して基準電位としてのグラウンドに接続された抵抗における出力２（ＯＵＴ2）を監視することによりループフィルタにおける電流の正確なセンシングを行うことは、より簡単であり、出力１（ＯＵＴ1）を妨害せず、ノイズを出力１に与えることもない。
【００４０】
この２出力構成は、ＶOUTまたはループフィルタ電流ＩEのいずれかの直接測定を必要とせずに、負電流センスアンプ４４を制御するためのイネーブル信号とＶOUTの設定点ＶREFからの正確なズレとの両方を得るのに理想的であることに留意されたい。その結果、該回路は、電流センス回路と同様に、コントローラの精度を向上させる。
【００４１】
上で説明したように、本発明のスイッチングレギュレータは、従来技術を凌ぐ多数の利点を提供する。本発明の１つの利点は、ハイ側スイッチを流れる電流を、その電流が正方向および負方向のいずれの方向に流れているかに関係なく、実質的に損失無くセンシングすることである。電圧降下および電力損失の望ましくない増大を招くメインスイッチと直列に設けられたディスクリート抵抗ではなく、小さなスケールのＭＯＳトランジスタをセンシング素子としてメインスイッチと並列に用いるので、この電流センシングは実質的に「損失のない」様態で行われるということに留意されたい。
【００４２】
本発明の別の利点は、正電流が流れる間、電流モードスイッチングレギュレータが、負電流の測定に関連するセンスアンプをディスエーブルすることにより、効率を向上することである。
【００４３】
本発明のさらに別の利点は、本発明の電流モードスイッチングレギュレータが、センス抵抗（外部に設ける必要がある）およびその損失や、負荷またはプログラムされた負荷電圧に大きな過渡変化が起こらない通常の動作においてほとんど必要とされない常時オンである負電流センサの電力損失を招くことなく、集積回路内のある１点（つまり、ハイ側ドライバ）でピークインダクタ電流を正確に測定する手段を提供することである。
【００４４】
本明細書中、本発明の具体的な実施形態および本発明を説明するための実施例を説明を目的として提供したが、関連技術の当業者が理解するように、本発明の範囲内でさまざまな均等な改変が可能である。
【００４５】
さらに、特許請求の範囲において使用した用語は、本願明細書および特許請求の範囲に開示された特定の実施形態に本発明を限定するものと解釈してはならない。本発明の範囲は特許請求の範囲によってのみ決定されるものであり、特許請求の範囲は、確立されたクレーム解釈の原則に則って解釈されるものである。
【図面の簡単な説明】
【００４６】
【図１】従来の終端変調型電流モードスイッチングレギュレータにおけるハイ側スイッチの使用の一例を示す図。
【図２】電流モードスイッチングレギュレータにおける図１のハイ側スイッチ１２のより詳細な従来技術を示す図。
【図３】ハイ側スイッチと共にマッチング素子またはレプリカ素子を用いてハイ側スイッチの「オン」抵抗の変動による測定差を最小化する公知技術を説明する図。
【図４】ハイ側スイッチにおいて正の電流および負の電流の両方をモニタリングすることを可能にする、本発明の例示的な実施形態を示す図。
【図５】電流モードスイッチングレギュレータにおいて図４の電流センシング回路を用いた、本発明の第２の例示的な実施形態を示す図。
【図６】図５に示した電流モードスイッチングレギュレータにおいて使用されるフィードバックループの例示的な回路図。
【図７】図６に示したトランスコンダクタンス増幅器のマッチングを可能にする回路の例示的な実施を示す図。
【図１】
2006109689.tif 000003
【図２】
2006109689.tif 000004
【図３】
2006109689.tif 000005
【図４】
2006109689.tif 000006
【図５】
2006109689.tif 000007
【図６】
2006109689.tif 000008
【図７】
2006109689.tif 000009
【外国語明細書】
2006109689000001.pdf