(57)【要約】【課題】一対のＣＰＵを備えた二重化システムにおいて、保守交換されるＣＰＵの有する二重化システム全体に関係する機能が、もう一方の稼動中のＣＰＵの有する二重化システム全体に関係する機能と異なる場合でも、保守交換後に二重化システム全体を正常に稼動させることができる中央演算処理装置を得ること。【解決手段】他の中央演算処理装置１００Ａのサポートする機能を示す他系機能情報を取得する機能情報処理部１０２と、自装置１００Ｂのサポートする機能を示す自系機能情報と取得した他系機能情報とを用いて、両中央演算処理装置のサポートする機能を選別し、選別した機能のみを動作可能とする機能動作判別部１０３と、を備える。【選択図】        図１
2006318363.tif 000002
【特許請求の範囲】
【請求項１】
一対の中央演算処理装置を備える二重化システムに用いられる中央演算処理装置において、
一対の他の中央演算処理装置のサポートする機能を示す他系機能情報を取得する機能情報処理手段と、
自装置のサポートする機能を示す自系機能情報と、取得した前記他系機能情報とを用いて、両中央演算処理装置のサポートする機能を選別し、選別した機能のみを動作可能とする機能動作判別手段と、
を備えることを特徴とする中央演算処理装置。
【請求項２】
一対の中央演算処理装置を備える二重化システムにおいて、
各中央演算処理装置は、
自装置のサポートする機能を示す自系機能情報を一対の他の中央演算処理装置に送信するとともに、前記他の中央演算処理装置のサポートする機能を示す他系機能情報を前記他の中央演算処理装置から取得する機能情報処理手段と、
前記自系機能情報と取得した前記他系機能情報とを用いて、両中央演算処理装置のサポートする機能のみを選別し、該選別した機能のみを動作可能とする機能動作判別手段と、
をそれぞれ備えることを特徴とする二重化システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一対の中央演算処理装置（Central Processing Unit，以下、ＣＰＵという）を備える二重化システム、特に、いずれか一方の系のＣＰＵ（片系ＣＰＵ）が稼動状態で、他方のＣＰＵ（他系ＣＰＵ）の保守交換を可能とした二重化システムと、この二重化システムで使用されるＣＰＵに関するものである。
【背景技術】
【０００２】
一対のＣＰＵを備える二重化システムにおいて、初期不良を持つＣＰＵが誤ってシステムに組み込まれると、その後のシステムの二重化系同期動作途中から、上記ＣＰＵの不良によって引き起こされる障害がシステム全体に波及してシステムダウンに至ってしまう。そのため、二重化されたＣＰＵの保守交換時において、初期不良を持つＣＰＵを組み込むことによるシステムダウンを未然に防ぐために、二重化システムにおける両ＣＰＵの動作一致検証方式が提案されている（たとえば、特許文献１参照）。この二重化ＣＰＵ保守交換時の動作一致検証方式は、保守交換ＣＰＵ組み込み後に動作比較手段による両系動作比較を開始させ、動作比較手段の比較結果が一致であれば両系同一動作状態とし、不一致であれば、保守交換対象側の系に不良が潜在するとみなし、両系非同一動作状態として、この保守交換の対象であるＣＰＵがシステムに悪影響を与える前に二重化システムから切り離すものである。
【０００３】
【特許文献１】特開平８−３２０８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、二重化システムにおける二重化ＣＰＵの保守交換では、それぞれのＣＰＵが動作する系で独立して動作する機能のバージョンアップを行うＣＰＵの場合には、特許文献１に記載の二重化システムにおける二重化ＣＰＵ保守交換時の動作一致検証方式を適用して、ＣＰＵ保守交換時の初期不良を持つＣＰＵを検出することができた。しかし、二重化システム全体に関係した機能のバージョンアップを行うＣＰＵの場合については、特許文献１では考慮されていなかった。つまり、機能向上によって新規機能が追加された保守交換ＣＰＵと、機能向上が行われていない稼動中のＣＰＵとを組み合わせた場合、２つのＣＰＵの実行可能な機能の範囲が異なるために、二重化システムとして動作させることができないという問題点があった。
【０００５】
この発明は、上記に鑑みてなされたもので、一対のＣＰＵを備えた二重化システムにおいて、保守交換されるＣＰＵの有する二重化システム全体に関係する機能が、もう一方の稼動中のＣＰＵの有する二重化システム全体に関係する機能と異なる場合でも、保守交換後に二重化システム全体を正常に稼動させることができる中央演算処理装置（ＣＰＵ）を得ることを目的とする。また、この中央演算処理装置を備える二重化システムを得ることも目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、この発明にかかる中央演算処理装置は、一対の中央演算処理装置を備える二重化システムに用いられる中央演算処理装置において、一対の他の中央演算処理装置のサポートする機能を示す他系機能情報を取得する機能情報処理手段と、自装置のサポートする機能を示す自系機能情報と、取得した前記他系機能情報とを用いて、両中央演算処理装置のサポートする機能を選別し、選別した機能のみを動作可能とする機能動作判別手段と、を備えることを特徴とする。
【発明の効果】
【０００７】
この発明によれば、二重化ＣＰＵについて両系のＣＰＵを組み合わせて動作する機能の機能アップを自由に行うことを可能とし、二重化システムにおけるＣＰＵの保守交換時に機能アップを実施していないＣＰＵと機能アップを実施しているＣＰＵとを組み合わせて使用しても、両ＣＰＵ間でサポートしている機能の情報を互いに認識できるので、両ＣＰＵ間でサポートしている機能のみを問題なく動作させることができるという効果を有する。
【発明を実施するための最良の形態】
【０００８】
以下に添付図面を参照して、この発明にかかる中央演算処理装置およびこれを用いた二重化システムの好適な実施の形態を詳細に説明する。
【０００９】
図１は、この発明にかかる中央演算処理装置を備える二重化システムの構成を模式的に示す図である。この二重化システムは、一対のＣＰＵ（片系ＣＰＵ、他系ＣＰＵ）１００Ａ，１００Ｂと、上記両系のＣＰＵ１００Ａ，１００Ｂの動作状態を記憶する二重化系状態記憶部１１０と、両系のＣＰＵ１００Ａ，１００Ｂの出力を比較する動作比較部１２０と、を備える。
【００１０】
両系ＣＰＵ１００Ａ，１００Ｂは、ＣＰＵ間（系間）のインタフェース信号を伝送する伝送線１６０Ａ，１６０Ｂで接続され、互いに相手系ＣＰＵ１００Ｂ，１００Ａが組み込まれていることを認識することができ、また両系ＣＰＵ１００Ａ，１００Ｂがクロック同期して同一動作を開始するためのリセット信号を互いに出力可能である。このＣＰＵ１００Ａ，１００Ｂは、この実施の形態に関係する機能処理ブロックとして、自系および他系のＣＰＵの有する機能情報を格納する機能情報格納部１０１と、他系のＣＰＵとの間で機能情報のやり取りを行う機能情報処理部１０２と、両系のＣＰＵに共通な機能情報を判別する機能動作判別部１０３と、を有している。
【００１１】
機能情報格納部１０１は、自系のＣＰＵの有する機能の有無を示す自系機能情報と、他系のＣＰＵからのその他系のＣＰＵの有する機能の有無を示す他系機能情報と、機能動作判別部１０３によって得られる両系のＣＰＵの有する共通の機能を示す共通機能情報と、を格納する。
【００１２】
機能情報処理部１０２は、機能情報格納部１０１中の自系機能情報を機能情報データとして伝送線１６０Ａ，１６０Ｂを介して他系のＣＰＵに送信するとともに、他系のＣＰＵからの機能情報データを伝送線１６０Ａ，１６０Ｂから受信して機能情報格納部１０１に他系機能情報として格納する。二重化されたＣＰＵ１００Ａ，１００Ｂでは、保守交換されたＣＰＵがバージョンアップにより機能の追加が行われたときに、機能に関して新旧のＣＰＵの組み合わせが発生する。特に、二重化システムの両方のＣＰＵが新機能をサポートしていなければ正常に動作しない機能について、一方のＣＰＵがその機能をサポートしていない場合にその機能を実行してしまうと、二重化システム全体に支障をきたしてしまう。そこで、他系のＣＰＵに対して、自系のＣＰＵの有する機能を通知するために、自系のＣＰＵがサポートしている機能の有無を定義した機能情報データを、両ＣＰＵ間でやり取りするようにしている。
【００１３】
図２−１は、ＣＰＵ間でやり取りされる機能情報データの構成の一例を模式的に示す図であり、図２−２は、ＣＰＵがサポートしている機能を表すビット情報の定義の一例を示す図である。図２−１〜図２−２に示される機能情報データのデータ構成は、１６ビットのデータ列からなり、一つのデータ列中には、１６個の機能を定義することができる。つまり、各ビットはＣＰＵの有する機能と対応付けされており、その機能に対応している場合にはたとえば「１」が入力され、その機能に対応していない場合には「０」が入力される。たとえば、図２−２では、一列目の機能情報を示しているものであり、０ビットは予め定められた機能０の対応の有無を示すものであり、１ビットは同じく機能１の対応の有無を示すものであり、Ｆビットは同じく機能１５の対応の有無を示すものである。また、機能構成データの先頭には機能情報有効ワード数が定義されている。この機能情報有効ワード数は、１６ビットのデータ列を１つと数え、このデータ列が何個あるかを示すものである。この機能情報有効ワード数を変更することで、定義する機能の数を追加することができる。
【００１４】
機能動作判別部１０３は、機能情報格納部１０１中の自系機能情報と他系機能情報とのＡＮＤ条件によって両系ＣＰＵがともにサポートしている機能を求め、共通機能情報として機能情報格納部１０１に格納する。これにより、各ＣＰＵは、ＣＰＵの保守交換によって新旧のＣＰＵが二重化システムで組み合わされて使用されることになっても、両系ともにサポートしている機能のみを動作させることが可能になる。
【００１５】
上記二重化系状態記憶部１１０は、両系ＣＰＵ１００Ａ，１００Ｂおよび動作比較部１２０に二重化系状態信号を伝送する伝送線１３０で接続され、二重化系の動作状態である両系同一動作状態、両系非同一動作状態および両系動作一致検証状態を記憶する。
【００１６】
図３は、二重化系状態記憶部のパターン定義の一例を示す図である。二重化系状態記憶部１１０は２ビットのレジスタを備えてなり、二重化系の動作状態をそのビットパターンで定義する。ここでは、二重化系の動作状態として、両系非同一動作状態が「００」、両系動作一致検証状態が「０１」、両系同一動作状態が「１１」と定義している。なお、「１０」は未定義となっている。
【００１７】
動作比較部１２０は、ＣＰＵ出力信号を伝送する伝送線１４０Ａ，１４０Ｂおよび動作比較結果信号を伝送する伝送線１５０を介してＣＰＵ１００Ａ，１００Ｂに接続され、二重化系状態記憶部１１０の状態が両系動作一致検証状態のときに両系の伝送線１４０Ａ，１４０ＢからのＣＰＵ出力信号を比較する。
【００１８】
つぎに、図１に示される二重化システムにおける保守交換時の処理手順の一例を、図４のフローチャートを参照しながら説明する。なお、ここでは、ＣＰＵ１００Ｂが稼働中（稼働系）で、ＣＰＵ１００Ａを保守交換するもの（保守交換系）として説明する。
【００１９】
初めに、二重化システムにＣＰＵ１００Ａは組み込まれておらず、またＣＰＵ１００Ｂは伝送線１６０Ａのインタフェース信号からＣＰＵ１００Ａが組み込まれていないことを認識している。そのため、両系非同一動作状態にあるので、ＣＰＵ１００Ｂは二重化系状態記憶部１１０のレジスタを「００」とする（ステップＳ１１）。
【００２０】
この状態から保守交換系のＣＰＵ１００Ａが二重化システムに再び組込まれると（ステップＳ１２）、ＣＰＵ１００Ｂは伝送線１６０Ａのインタフェース信号からＣＰＵ１００Ａが組み込まれたことを認識し、両系を同一動作とするために自系と他系に（他系には伝送線１６０Ｂのインタフェース信号を介して）リセット信号を与える。リセット信号のオフ後は、ＣＰＵ１００Ａ，１００Ｂはクロックに同期して同一プログラムを処理する両系同一動作の開始となる。その後、両系動作一致検証状態となるので、ＣＰＵ１００Ｂは、伝送線１３０の二重化系状態信号を介して二重化系状態記憶部１１０のレジスタを「０１」に書き換える（ステップＳ１３）。
【００２１】
伝送線１３０からの二重化系状態信号を介して両系動作一致検証状態となったことを認識した動作比較部１２０は、保守交換系ＣＰＵ１００Ａからの伝送線１４０Ａを介した出力信号と稼働系ＣＰＵ１００Ｂからの伝送線１４０Ｂを介した出力信号との比較を行い（ステップＳ１４）、ＣＰＵ１００Ａの出力信号のデータまたは制御信号のいずれかに、ＣＰＵ１００Ｂの出力信号のそれと同期ずれまたは不一致があるか否かを判定する。
【００２２】
クロックサイクル毎の動作比較の結果、ＣＰＵ１００Ａの出力信号のデータまたは制御信号のいずれかでも、ＣＰＵ１００Ｂの出力信号のそれとの同期ずれまたは不一致が検出された場合（ステップＳ１４でＮＧの場合）には、動作比較部１２０によって伝送線１５０の動作比較結果信号がオン状態となり、ＣＰＵ１００Ｂは動作の不一致があったことを認識する。これにより、ＣＰＵ１００Ｂは伝送線１３０の二重化系状態信号を介して二重化系状態記憶部１１０のレジスタを、両系非同一動作状態を示す「００」に書き換える（ステップＳ１５）。その結果、保守交換系ＣＰＵ１００Ａは、初期不良を有するものとして二重化システムから切り離され、処理が終了する。
【００２３】
一方、ステップＳ１４で、保守交換系ＣＰＵ１００Ａの出力信号のデータおよび制御信号が稼働系ＣＰＵ１００Ｂのそれらと一致している場合（ステップＳ１４でＯＫの場合）には、動作比較部１２０によって伝送線１５０の動作比較結果信号がオンしない状態となる。これにより、ＣＰＵ１００Ａの動作の健全性を認識したＣＰＵ１００Ｂは、伝送線１３０の二重化系状態信号を介して二重化系状態記憶部１１０のレジスタを、両系同一動作状態を示す「１１」に書き換える（ステップＳ１６）。
【００２４】
その後、両系同一動作状態となった２台のＣＰＵ間で、両系のＣＰＵがともにサポートしている機能を求める両系機能一致検証処理を行う（ステップＳ１７）。図５は、この両系機能一致検証処理の具体的な一例を示すフローチャートである。この図５の左側半分が、保守交換系ＣＰＵ１００Ａの両系機能一致検証処理の流れを模式的に示す図であり、右側半分が、稼動系ＣＰＵ１００Ｂの両系機能一致検証処理の流れを模式的に示す図である。
【００２５】
図４のステップＳ１６で、両系同一動作状態が確立されると、図４のステップＳ１７の両系機能一致検証処理が実行される。まず、両系ＣＰＵ１００Ａ，１００Ｂは、自ＣＰＵ１００Ａ，１００Ｂがサポートしている自系機能情報を機能情報格納部１０１から抽出し、図２−１に示される形式の機能情報データを作成し、ＣＰＵ１００Ａ，１００Ｂ間の伝送線１６０Ａ，１６０Ｂを介したインタフェース信号で通知し、他ＣＰＵ１００Ｂ，１００Ａに送付する（ステップＳ１７１Ａ，Ｓ１７１Ｂ）。
【００２６】
図５の例では、Ｎｏ．０〜Ｆに示される１６個の機能が定義されている。稼動系ＣＰＵ１００Ｂは、Ｎｏ．０〜２に示される機能に対応し、Ｎｏ．３〜Ｆに示される機能には対応しておらず、また、保守交換系ＣＰＵ１００ＡではＮｏ．１〜４に示される機能に対応している場合が示されている。ここで、保守交換系ＣＰＵ１００Ａは新しいＣＰＵであり、Ｎｏ．４に示される機能までをサポートしているが、Ｎｏ．０の機能は新しいＮｏ．４の機能をサポートしたことにより必要なくなった機能であるため、ＣＰＵ１００Ａでは未サポートとなったものとする。そのため、保守交換系ＣＰＵ１００Ａでは、Ｎｏ．１〜４に対応する１ビット〜４ビットに「１」が入力され、その他のビットでは「０」が入力された機能情報データが作成され、稼動系ＣＰＵ１００Ｂに送信される。また、稼動系ＣＰＵ１００Ｂでは、Ｎｏ．０〜２に対応する０ビット〜２ビットに「１」が入力され、その他のビットでは「０」が入力された機能情報データが作成され、保守交換系ＣＰＵ１００Ａに送信される。
【００２７】
ついで、それぞれのＣＰＵ１００Ａ，１００Ｂは、他系ＣＰＵ１００Ｂ，１００Ａからの機能情報データを受信し、その機能情報データに含まれる他系機能情報を機能情報格納部１０１に格納する（ステップＳ１７２Ａ，Ｓ１７２Ｂ）。図５の例では、保守交換系ＣＰＵ１００Ａは、稼動系ＣＰＵ１００ＢのＮｏ．０〜２に対応している他系機能情報を取得し、稼動系ＣＰＵ１００Ｂは、保守交換系ＣＰＵ１００ＡのＮｏ．１〜４に対応している他系機能情報を取得する。
【００２８】
そして、それぞれのＣＰＵ１００Ａ，１００Ｂは、自系機能情報とステップＳ１７２Ａ，Ｓ１７２Ｂで取得した他系機能情報のＡＮＤ条件により、両ＣＰＵともにサポートしている機能を選出する（ステップＳ１７３Ａ，Ｓ１７３Ｂ）。図５の例では、保守交換系ＣＰＵ１００Ａは、Ｎｏ．１〜４の機能に対応し、稼動系ＣＰＵ１００Ｂは、Ｎｏ．０〜２の機能に対応しているので、両者のＡＮＤ条件を取ると、Ｎｏ．１〜２の機能が得られる。すなわち、両ＣＰＵ１００Ａ，１００Ｂでともにサポートしている機能はＮｏ．１〜２の機能となる。
【００２９】
このようにして、サポートしている機能に関して新旧のＣＰＵ１００Ａ，１００Ｂの組み合わせが生じてしまう場合でも、両系のＣＰＵ１００Ａ，１００Ｂでともにサポートしている機能のみを容易に判別して動作させることができる。以上により、二重化システムにおけるＣＰＵの保守交換処理が完了する。
【００３０】
この実施の形態によれば、一対のＣＰＵを有する二重化システムにおいて、一方のＣＰＵの保守交換を行う際に、交換後のＣＰＵの機能が交換前の機能よりも向上され、その機能が保守交換されない稼動系のＣＰＵと異なる場合でも、保守交換時に他系のＣＰＵの機能情報を取得し、その他系のＣＰＵの機能情報と自系のＣＰＵの機能情報とのＡＮＤ条件を取った機能のみを二重化システムで使用するようにしたので、二重化システムの両系のＣＰＵが新機能をサポートしていなければ正常に動作しない場合に、誤って片系のＣＰＵがその機能を実行してしまうことを防ぐことができるという効果を有する。
【産業上の利用可能性】
【００３１】
以上のように、この発明にかかる中央演算処理装置は、一対のＣＰＵを備えてなる二重化システムのいずれか一方の系のＣＰＵ（片系ＣＰＵ）が稼動状態で、他方のＣＰＵ（他系ＣＰＵ）の保守交換を行う場合に適している。
【図面の簡単な説明】
【００３２】
【図１】この発明による中央演算処理装置を備える二重化システムの構成を模式的に示す図である。
【図２−１】ＣＰＵ間でやり取りされる機能情報データの構成の一例を模式的に示す図である。
【図２−２】ＣＰＵがサポートしている機能を表すビット情報の定義の一例を示す図である。
【図３】二重化系状態記憶部のパターン定義の一例を示す図である。
【図４】二重化しシステムにおける保守交換時の処理手順の一例を示すフローチャートである。
【図５】両系機能一致検証処理の具体的な一例を示すフローチャートである。
【符号の説明】
【００３３】
１００Ａ，１００Ｂ  ＣＰＵ
１０１  機能情報格納部
１０２  機能情報処理部
１０３  機能動作判別部
１１０  二重化系状態記憶部
１２０  動作比較部
１３０，１４０Ａ，１４０Ｂ，１５０，１６０Ａ，１６０Ｂ  伝送線
【図１】
2006318363.tif 000003
【図２−１】
2006318363.tif 000004
【図２−２】
2006318363.tif 000005
【図３】
2006318363.tif 000006
【図４】
2006318363.tif 000007
【図５】
2006318363.tif 000008