(57)【要約】【課題】  ＣＰＵへの割込み信号の発生状態に応じてクロック周波数を変化させ、回路の消費電力を低減する動作周波数自律設定回路を提供する。【解決手段】  基準クロックＣＬを計数し、割込み信号ＩＮＴによりクリアされるカウンタ＃１と、いずれか１つのビットが“１”で他のビットが“０”であるシフトレジスタ１３と、カウンタ＃１がオーバフローした場合はシフトレジスタ１３を左シフトし、割込み信号ＩＮＴの入力時に最上位ビットが“１”の場合はシフトさせず、最上位ビットが“０”の場合は右シフトさせる制御回路１５と、基準クロック信号ＣＬを複数の周波数信号に分周するカウンタ＃２と、カウンタ＃２で分周された複数の周波数信号を被選択対象信号として入力し、シフトレジスタ１３のデータを信号選択入力とし、複数の周波数信号の内の１つを選択出力するセレクタ１４とを備える。【選択図】  図１
2006011697.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック信号を計数するとともに、ＣＰＵへの割込み信号の発生によりカウント値がクリアされる計数手段と、
基準クロック信号を複数の周波数信号に分周する分周手段と、
前記基準クロック信号及び前記分周された複数の周波数信号の内から１つの周波数信号を回路動作用のクロック信号として選択出力する周波数選択手段と、
前記計数手段におけるカウント値がオーバフローした場合には、前記周波数選択手段に現在の周波数より１段階低い周波数の信号を選択させ、前記ＣＰＵへの割込み信号の発生の時点で、前記計数手段におけるカウント値の最上位ビットが“１”の場合には、前記周波数選択手段に前の周波数の信号を継続して選択させ、前記計数手段におけるカウント値の最上位ビットが“０”の場合には、前記周波数選択手段に現在の周波数より１段階高い周波数の信号を選択させる制御手段と
を備えることを特徴とする動作周波数自律設定回路。
【請求項２】
基準クロック信号を計数するとともに、ＣＰＵへの割込み信号の発生によりカウント値がクリアされる第１のカウンタと、
最下位のビットが“１”に、他のビットが“０”に初期設定される非循環型のシフトレジスタと、
前記第１のカウンタがオーバフローした場合には、前記シフトレジスタを桁上げさせるようにシフトし、前記ＣＰＵへの割込み信号の発生の時点で、前記第１のカウンタの最上位ビットが“１”の場合には、前記シフトレジスタをシフトさせず、前記第１のカウンタの最上位ビットが“０”の場合には、前記シフトレジスタを桁下げさせるようにシフトさせる制御回路と、
基準クロック信号を複数の周波数信号に分周し、各分周された周波数信号を出力する第２のカウンタと、
前記基準クロック信号及び前記第２のカウンタで分周された複数の周波数信号を被選択対象信号として入力し、前記シフトレジスタの保持するデータを信号選択入力とし、前記複数の周波数信号の内の１つの信号を回路動作用のクロック信号として選択出力するセレクタと
を備えることを特徴とする動作周波数自律設定回路。
【請求項３】
基準クロック信号を計数するとともに、ＣＰＵへの割込み信号の発生によりカウント値がクリアされる計数手順と、
基準クロック信号を複数の周波数信号に分周する分周手順と、
前記基準クロック信号及び前記分周された複数の周波数信号の内から１つの周波数信号を回路動作用のクロック信号として選択出力する周波数選択手順と、
前記計数手順におけるカウント値がオーバフローした場合には、前記周波数選択手順に現在の周波数より１段階低い周波数の信号を選択させ、前記ＣＰＵへの割込み信号の発生の時点で、前記計数手順におけるカウント値の最上位ビットが“１”の場合には、前記周波数選択手順に前の周波数の信号を継続して選択させ、前記計数手順におけるカウント値の最上位ビットが“０”の場合には、前記周波数選択手順に現在の周波数より１段階高い周波数の信号を選択させる制御手順と
を含むことを特徴とする動作周波数自律設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル回路内の動作周波数を自律的に最適に設定し、回路の消費電力の低減を図ることができる、動作周波数自律設定回路、及び動作周波数自律設定方法に関するものである。
【背景技術】
【０００２】
近時、ノート型のＰＣ（パソーナルコンピュータ）や、携帯情報端末の普及が著しいが、これらの機器にはいずれも充電式のバッテリが内蔵されており、外部電源のない場所でも使用できることが大きな特徴になっている。
【０００３】
このため、各メーカでは、バッテリによる動作可能時間を少しでも長くするために努力しており、バッテリの高性能化を図るとともに、回路の消費電力を節約する工夫を行っているが、一般にデジタル回路の消費電力は、動作周波数（クロック周波数）が高くなるほど増大し、近年のＣＰＵの高速化に伴い、回路の消費電力がますます増大する傾向がある。
【０００４】
ところで、従来のＰＣなどのデジタル機器には、動作周波数固定のものや、パワーダウンモードをもつものがある。
【０００５】
動作周波数固定のものは、最大の処理負荷に合わせた動作周波数で固定のため、処理負荷が低いときでも、その周波数で動作し、無駄な電力を消費するという問題がある。
【０００６】
また、パワーダウンモードを持つものについては、パワーダウンモードでは、通常の処理は行えない。また、通常動作では、動作周波数固定のものと同様、処理負荷が低いとき無駄な電力を消費する。また、パワーダウンモードから通常動作への復帰に時間がかかるなどの問題がある。
【０００７】
また、処理負荷の増減に合わせて最適な動作周波数でＣＰＵが動くようにし、処理負荷に対して最適な消費電力になるようにし、無駄な電力を消費しないようにする発明が開示されている。
【０００８】
例えば、割込みコントローラにより保留処理されている割込み要因数と、中央処理装置の割込み処理のネスティング数を基に、中央処理装置に供給するクロック信号の周波数を変化させる発明が開示されている（例えば、特許文献１参照）。
【０００９】
また、割込みが発生した場合に、割込要因に対応して予め設定しておいた情報に基き割込処理時のＣＰＵの動作クロックを自動的に切替えることにより、マイクロコンピュータ全体の平均消費電力を低減する発明が開示されている（例えば、特許文献２参照）。
【００１０】
また、計算処理量に応じて自動的にＣＰＵの供給クロックの多段階変更を行うことにより、動作周波数を指定するための静的な情報、手段を必要とせず、ＣＰＵの計算処理量に応じて動的に、供給クロックを切り替え、電力消費量を低減する発明が開示されている（例えば、特許文献３参照）。
【００１１】
しかしながら、上記発明においては、割込み頻度に応じてクロック周波数を選択する回路については、具体的な構成が開示されておらず、クロック周波数を選択するためには、どのような回路が効果的であるかについては開示されていない。
【００１２】
なお、クロック周波数を選択するための最も普通に案出される回路は図３に示すような構成である。
図３に示す回路おいては、回路内の各処理部で発生するＣＰＵへの割込み信号ＩＮＴをＯＲゲート回路１００で集約し、発生した割込み信号の回数（頻度）をカウンタ１０１で、所定の周期Ｔごとに計数する。カウンタ１０１で計測された、期間Ｔにおける割込み信号の発生回数のカウント値は、ラッチ回路１０２に周期Ｔごとにラッチされ、ラッチ回路１０２に保持されたカウント値は、セレクタ１０３のセレクト信号ａとなる。
【００１３】
また、セレクタ１０３の選択対象信号の入力端子には、クロックジェネレータ１０４から出力される複数の周波数のクロック信号ｂが入力され、セレクト信号ａに応じて、クロックジェネレータ１０４から出力される複数の周波数のクロック信号ｂのうちのいずれか１つの信号が、選択クロック信号ＣＬｏｕｔとして出力される。
【００１４】
しかしながら、図３に示す回路では、所定周期Ｔが経過しないと、クロック周波数の切換えが行われず、応答性が悪いという問題があり、また、場合によってはクロック周波数が急変するという問題がある。
【特許文献１】特許第２５０７８３３号明細書
【特許文献２】特開平１−２６０５１７号公報
【特許文献３】特許第２８５６７１５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明はこのような問題を解決するためになされたもので、その目的は、ＣＰＵへの割込み信号の発生状態に応じてクロック周波数を自動的（自律的）に変化させ、回路の消費電力を低減することができる、動作周波数自律設定回路、及び動作周波数自律設定方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、上記課題を解決するためになされたものであり、基準クロック信号を計数するとともに、ＣＰＵへの割込み信号の発生によりカウント値がクリアされる計数手段と、基準クロック信号を複数の周波数信号に分周する分周手段と、前記基準クロック信号及び前記分周された複数の周波数信号の内から１つの周波数信号を回路動作用のクロック信号として選択出力する周波数選択手段と、前記計数手段におけるカウント値がオーバフローした場合には、前記周波数選択手段に現在の周波数より１段階低い周波数の信号を選択させ、前記ＣＰＵへの割込み信号の発生の時点で、前記計数手段におけるカウント値の最上位ビットが“１”の場合には、前記周波数選択手段に前の周波数の信号を継続して選択させ、前記計数手段におけるカウント値の最上位ビットが“０”の場合には、前記周波数選択手段に現在の周波数より１段階高い周波数の信号を選択させる制御手段とを備えることを特徴とする。
これにより、自動的（自律的）にクロック周波数を最適な周波数とし、回路の消費電力を低減できる。また、割込み信号の発生の都度、クロック周波数の選択を行う点で、処理量の増減に対するクロック周波数変化の追従性を向上させ得る。また、割込み信号の発生頻度が低下しても、直前に割込み信号が頻発していたときは、急激にクロック周波数を低下させることなく、１段階ごとに周波数を低下させることができる。
【００１７】
また、本発明の動作周波数自律設定回路は、基準クロック信号を計数するとともに、ＣＰＵへの割込み信号の発生によりカウント値がクリアされる第１のカウンタと、最下位のビットが“１”に、他のビットが“０”に初期設定される非循環型のシフトレジスタと、前記第１のカウンタがオーバフローした場合には、前記シフトレジスタを桁上げさせるようにシフトし、前記ＣＰＵへの割込み信号の発生の時点で、前記第１のカウンタの最上位ビットが“１”の場合には、前記シフトレジスタをシフトさせず、前記第１のカウンタの最上位ビットが“０”の場合には、前記シフトレジスタを桁下げさせるようにシフトさせる制御回路と、基準クロック信号を複数の周波数信号に分周し、各分周された周波数信号を出力する第２のカウンタと、前記基準クロック信号及び前記第２のカウンタで分周された複数の周波数信号を被選択対象信号として入力し、前記シフトレジスタの保持するデータを信号選択入力とし、前記複数の周波数信号の内の１つの信号を回路動作用のクロック信号として選択出力するセレクタとを備えることを特徴とする。
これにより、簡単な回路構成により、自動的（自律的）にクロック周波数を最適な周波数にでき、回路の消費電力を低減できる。また、割込み信号の発生の都度、クロック周波数の選択を行う点で、処理量の増減に対するクロック周波数変化の追従性を向上させ得る。また、割込み信号の発生頻度が低下しても、直前に割込み信号が頻発していたときは、急激にクロック周波数を低下させることなく、シフトレジスタのビットシフトに応じて次第に周波数が低下していく。このことは、直前に割込み信号が頻発していたときは、ＣＰＵで割り込み待ち状態が発生している場合が多く、すぐにクロック周波数を下げるべきでなく、割込み待ち状態が解消するまでは、クロック周波数を高く維持する必要があり、この点においても、本発明の動作周波数自律設定回路は優れた効果を発揮する。
【００１８】
また、本発明の動作周波数自律設定方法は、基準クロック信号を計数するとともに、ＣＰＵへの割込み信号の発生によりカウント値がクリアされる計数手順と、基準クロック信号を複数の周波数信号に分周する分周手順と、前記基準クロック信号及び前記分周された複数の周波数信号の内から１つの周波数信号を回路動作用のクロック信号として選択出力する周波数選択手順と、前記計数手順におけるカウント値がオーバフローした場合には、前記周波数選択手順に現在の周波数より１段階低い周波数の信号を選択させ、前記ＣＰＵへの割込み信号の発生の時点で、前記計数手順におけるカウント値の最上位ビットが“１”の場合には、前記周波数選択手順に前の周波数の信号を継続して選択させ、前記計数手順におけるカウント値の最上位ビットが“０”の場合には、前記周波数選択手順に現在の周波数より１段階高い周波数の信号を選択させる制御手順とを含むことを特徴とする。
これにより、自動的（自律的）にクロック周波数を最適な周波数とし、回路の消費電力を低減できる。また、割込み信号の発生の都度、クロック周波数の選択を行う点で、処理量の増減に対するクロック周波数変化の追従性を向上させ得る。また、割込み信号の発生頻度が低下しても、直前に割込み信号が頻発していたときは、急激にクロック周波数を低下させることなく、１段階ごとに周波数を低下させることができる。
【発明の効果】
【００１９】
本発明の動作周波数自律設定回路および動作周波数自律設定方法においては、割込み信号が発生するごとに、その間（割込み信号と割込み信号の間）の基準クロック信号のクロック数を計数手段によりカウントする。また、基準クロック信号を複数の周波数信号に分周し、基準クロック信号か、または分周された周波数信号を１つ選択して回路動作用のクロック信号として出力する。そして、計数手段におけるカウント値がオーバフローした場合には、現在の周波数より１段階低い周波数の信号を選択し、ＣＰＵへの割込み信号が発生した時点で、カウント値の最上位ビットが“１”の場合には、前の周波数の信号を継続して選択し、カウント値の最上位ビットが“０”の場合には、現在の周波数より１段階高い周波数の信号を選択する。
これにより、自動的（自律的）にクロック周波数を最適な周波数とし、回路の消費電力を低減できる。また、割込み信号の発生の都度、クロック周波数の選択を行う点で、処理量の増減に対するクロック周波数変化の追従性を向上させ得る。また、割込み信号の発生頻度が低下しても、直前に割込み信号が頻発していたときは、急激にクロック周波数を低下させることなく、１段階ごとに周波数を低下させることができる。このことは、直前に割込み信号が頻発していたときは、ＣＰＵで割り込み待ち状態が発生している場合が多く、すぐにクロック周波数を下げるべきでなく、割込み待ち状態が解消するまでは、クロック周波数を高く維持する必要があり、この点においても、本発明の動作周波数自律設定回路は優れた効果を発揮する。
【００２０】
また、本発明の動作周波数自律設定回路においては、割込み信号が発生するごとに、その間（割込み信号と割込み信号の間）の基準クロック信号のクロック数を第１のカウンタによりカウントする。また、いずれか１つのビットが“１”で他のビットが“０”である非循環型のシフトレジスタを用意する。そして、第１のカウンタでオーバフローが生じた場合にはシフトレジスタを桁上げし（左シフト）、ＣＰＵへの割込み信号が発生した時点で、最上位ビットが“１”である場合には、シフトレジスタをそのままとし、最上位ビットが“０”の場合には、シフトレジスタを桁下げする（右シフト）。また、基準クロック信号を第２のカウンタにより複数の周波数信号に分周し、基準クロック信号と分周された複数の周波数信号を被選択対象信号としてセレクタに入力し、またシフトレジスタのデータを信号選択入力とし、シフトレジスタの“１”が立っているビットに相当する周波数の信号を回路動作用のクロック信号として選択する。
これにより、自動的（自律的）にクロック周波数を最適な周波数とし、回路の消費電力を低減できる。また、割込み信号の発生の都度、クロック周波数の選択を行う点で、処理量の増減に対するクロック周波数変化の追従性を向上させ得る。また、割込み信号の発生頻度が低下しても、直前に割込み信号が頻発していたときは、急激にクロック周波数を低下させることなく、シフトレジスタのビットシフトに応じて１段階ごとに次第に周波数が低下していく。このことは、直前に割込み信号が頻発していたときは、ＣＰＵで割り込み待ち状態が発生している場合が多く、すぐにクロック周波数を下げるべきでなく、割込み待ち状態が解消するまでは、クロック周波数を高く維持する必要があり、この点においても、本発明の動作周波数自律設定回路は優れた効果を発揮する。
【発明を実施するための最良の形態】
【００２１】
次に本発明を実施するための最良の形態について図面を参照して説明する。
【００２２】
図１に、本発明による動作周波数自律設定回路の回路構成例を示す。
本発明の動作周波数自律設定回路１０は、カウンタ＃１（ｂｉｔ長：ｍ）１１、カウンタ＃２（ｂｉｔ長：ｎ）１２、シフトレジスタ（ｂｉｔ長：ｎ＋１）１３、セレクタ１４、制御回路１５から構成される。なお、各部のビット（ｂｉｔ）長は、クロック周波数と分周数、割込み信号の発生頻度などに応じて実際の回路に応じて適宜決められる。
【００２３】
また、クロック発振回路１は、基準クロック信号ＣＬを発生する回路である。また、ＣＰＵ２は、処理回路３からの処理要求を割込み信号ＩＮＴとして受け、ＣＰＵ２がメモリ４中の割込み処理プログラムを実行することで処理内容判断、処理実行を行う。
【００２４】
次に、動作周波数自律設定回路１０の動作について説明する。
カウンタ＃１（計数手段）１１は、クロック発振回路１から出力される基準クロック信号ＣＬのクロック数をカウント（計数）する。また、カウンタ＃１（１１）のカウント値は、処理回路３からの処理要求信号（割込み信号ＩＮＴ）によりクリア（ｃｌｅａｒ）される。すなわち割込み信号ＩＮＴをカウンタ＃１（１１）のクリア信号として用いる。
【００２５】
また、制御回路（制御手段）１５では、カウンタ＃１（１１）がオーバフロー（ｏｖｅｒｆｌｏｗ）した状態を”周波数ｄｏｗｎ状態（下げる状態）”と判定する。割込み信号ＩＮＴが発生し、カウンタ＃１（１１）のカウント値がクリアされる時点で、カウンタ＃１（１１）の最上位ｂｉｔに“１”が立っていた場合の状態を“周波数保持状態”と判定する。カウント値がクリアされる時点で、カウンタ＃１（１１）の最上位ｂｉｔが“０”であった場合の状態を”周波数ｕｐ状態（上げる状態）”として判定する。
【００２６】
これは、処理負荷を以下のように判断したことに対応する。
カウンタ＃１（１１）がオーバフローした場合、処理要求が長時間なかった、すなわち処理負荷が低い。よって、この場合には、セレクタ１４から出力される選択クロック信号ＣＬoutの動作周波数を下げる。
また、カウンタ＃１（１１）のカウント値を、最上位ｂｉｔが“０”でクリアした場合、処理要求発生間隔が短い、すなわち処理負荷が高い。よって、セレクタ１４から出力される選択クロック信号ＣＬoutの動作周波数を上げる。
また、カウンタ＃１（１１）のカウント値を、最上位ｂｉｔが“１”でクリアした場合、処理要求発生間隔が適切、すなわち処理負荷と動作周波数設定とのバランスが適切である。よって、セレクタ１４から出力される選択クロック信号ＣＬoutの動作周波数はそのままとする。
【００２７】
そして、制御回路１５では、カウンタ＃１（１１）のクリアに係わる状態に応じて、シフトレジスタ１３の制御信号を発生する。すなわち、左シフト信号Ｌと、右シフト信号Ｒを発生し、シフトレジスタ１３を制御する。
“周波数ｄｏｗｎ状態（下げる状態）”の場合は、シフトレジスタの内容を1ｂｉｔ左シフト（桁上げ）する。
“周波数保持状態”の場合は、シフトレジスタ１３の内容は変化させない。
“周波数ｕｐ状態（上げる状態）”の場合は、シフトレジスタ１３の内容を1ｂｉｔ右シフト（桁下げ）する。
【００２８】
なお、シフトレジスタ１３は、初期値“１”（最下位ｂｉｔのみ“１”、それ以外のｂｉｔを“０”）とし、制御信号Ｒ、Ｌによって、右シフト、状態保持（シフトなし）、左シフトを行う。必ず、どこか１ｂｉｔのみ“１”が立っているものとする。すなわち、右シフトが連続しても、“１”が最下位ｂｉｔを超えてシフトしない。左シフトが連続しても、“１”が最上位ｂｉｔを超えてシフトしないようにする。なお、本明細書ではこのようなシフトレジスタを非循環型シフトレジスタと呼ぶ。
【００２９】
上述したように、”周波数ｄｏｗｎ状態（下げる状態）”、“周波数保持状態”、”周波数ｕｐ状態（上げる状態）”に応じてシフトレジスタ１３が制御される。シフトレジスタ１３の出力信号は、セレクタ１４にセレクト信号aとして入力される。
【００３０】
また、カウンタ＃２（分周手段）１２により、クロック発振回路１で生成された基本周波数の基準クロック信号ＣＬを元に、ｎ種類の分周された周波数信号を生成する。このｎ種類の分周された周波数信号は、セレクタ１４に被選択対象信号（クロック分周信号）ｂとして入力される。
【００３１】
セレクタ（周波数選択手段）１４では、基本周波数と、ｎ種類の分周した周波数との合計ｎ＋１種類の周波数の中から１つを、シフトレジスタ１３における“１”が立っているｂｉｔ位置を利用して選択する。
【００３２】
また、図２は、動作周波数自律設定回路の回路動作の流れを示す図であり、図１に示した動作周波数自律設定回路１０の回路動作の流れを整理して示したものである。
【００３３】
最初に、カウンタ＃１（１１）は、処理回路３からの割込み信号ＩＮＴが発生するごとに、クリアされ、次の割込み信号ＩＮＴが発生するまで基準クロック信号ＣＬのクロック数をカウントする（ステップＳ１０１）。
【００３４】
そして、割込み信号ＩＮＴが発生した時点で、カウンタ＃１（１１）のカウント値の状態が、制御回路１５により判定される（ステップＳ１０２）。
【００３５】
割込み信号ＩＮＴが発生せず、カウンタ＃１（１１）がオーバフロー（ｏｖｅｒｆｌｏｗ）した場合には、”周波数ｄｏｗｎ状態（下げる状態）”と判定する（ステップＳ２０１）。”周波数ｄｏｗｎ状態（下げる状態）”と判定した場合には、シフトレジスタ１３を左シフトし（ステップＳ２０２）、セレクタ１４が１段階低い周波数のクロック信号を選択し（ステップＳ２０３）、選択クロック信号ＣＬｏｕｔの周波数が低下する（ステップＳ２０４）。そして、再度、ステップＳ１０１に戻る。
【００３６】
また、割込み信号ＩＮＴが発生した時点で、カウンタ＃１（１１）のカウント値の最上位ｂｉｔが“１”の場合は、“周波数保持状態”と判定する（ステップＳ３０１）。“周波数保持状態”と判定した場合には、シフトレジスタ１３をシフトせず（ステップＳ３０２）、セレクタ１４は同じクロック周波数の信号を選択し（ステップＳ３０３）、選択クロック信号ＣＬｏｕｔは元のまま維持される（ステップＳ３０４）。そして、再度、ステップＳ１０１に戻る。
【００３７】
また、割込み信号ＩＮＴが発生した時点で、カウンタ＃１（１１）のカウント値の最上位ｂｉｔが“０”の場合は、“周波数ｕｐ状態（上げる状態）”と判定する（ステップＳ４０１）。“周波数ｕｐ状態（上げる状態）”と判定した場合には、シフトレジスタ１３を右シフトし（ステップＳ４０２）、セレクタ１４は１段階高い周波数のクロック信号を選択し（ステップＳ４０３）、選択クロック信号ＣＬｏｕｔの周波数が上昇する（ステップＳ４０４）。そして、再度、ステップＳ１０１に戻る。
【００３８】
以上説明したように、”周波数ｄｏｗｎ状態（下げる状態）”では、選択クロック信号ＣＬｏｕｔの周波数が低くなり、“周波数保持状態”では選択クロック信号ＣＬｏｕｔの周波数はそのままとなり、”周波数ｕｐ状態（上げる状態）”では、選択クロック信号ＣＬｏｕｔの周波数が高くなり、回路の処理量に応じて最適なクロック周波数が選択され、無駄な電力消費を抑制できるようになる。
【００３９】
また、本発明の動作周波数自律設定回路では、割込み信号の発生の都度、クロック周波数の選択を行う点で、回路の処理量の増減に対するクロック周波数変化の追従性を向上させることができる。
【００４０】
また、割込み信号の発生頻度が低下しても、直前に割込み信号が頻発していたときは、急激にクロック周波数を低下させることなく、シフトレジスタ１３のｂｉｔシフトに応じて１段階ごとに次第に周波数が低下していく。このことは、直前に割込み信号が頻発していたときは、ＣＰＵで割り込み待ち状態が発生している場合が多く、すぐにクロック周波数を下げるべきでなく、割込み待ち状態が解消するまでは、クロック周波数を高く維持する必要があり、この点においても、本発明の動作周波数自律設定回路は優れた効果を発揮する。
【００４１】
以上、本発明の実施の形態について説明したが、本発明の動作周波数自律設定回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００４２】
本発明は、自動的（自律的）にクロック周波数を最適な周波数とし、回路の消費電力を低減できる。また、割込み信号の発生の都度、クロック周波数の選択を行う点で、処理量の増減に対するクロック周波数変化の追従性を向上させ得る。また、割込み信号の発生頻度が低下しても、直前に割込み信号が頻発していたときは、急激にクロック周波数を低下させることなく、１段階ごとに周波数を低下させることができる効果を奏するので、本発明は、動作周波数自律設定回路、及び動作周波数自律設定方法などに適用できる。
【図面の簡単な説明】
【００４３】
【図１】本発明による動作周波数自律設定回路の回路構成例を示す図である。
【図２】動作周波数自律設定回路の回路動作の流れを示す図である。
【図３】クロック周波数を選択するための最も普通に案出される回路の例を示す図である。
【符号の説明】
【００４４】
１…クロック発振回路、２…ＣＰＵ、３…処理回路、４…メモリ、１０…動作周波数自律設定回路、１１…カウンタ＃１、１２…カウンタ＃２、１３…シフトレジスタ、１４…セレクタ、１５…制御回路
【図１】
2006011697.tif 000003
【図２】
2006011697.tif 000004
【図３】
2006011697.tif 000005