(57)【要約】【課題】内部電極と外部電極の接続性が良好で、絶縁劣化に起因する内部電極層間のショートがない高信頼性の積層電子部品を提供することを目的とする。【解決手段】誘電体層４と内部電極層３ａ、３ｂとが交互に積層され、両端部に交互に露出されている略直方体の積層体と、積層体の両端部に形成され且つ内部電極層３ａ、３ｂと接続される外部電極５ｂとを含み、積層体は、隣接する内部電極層３ａ、３ｂが重畳している容量発生部６と、隣接する内部電極層３ａ、３ｂが重畳していない電極取出し部７とを有し、内部電極層３ａ、３ｂの厚みは、外部電極５ｂに接続されない一方端部から外部電極５ｂに接続される他方端部に向かって、少なくとも容量発生部６と電極取出し部７との境界を跨ぐように、内部電極層３ａ、３ｂの積層方向及びその反対方向の両方向に漸次的に広がる積層電子部品を構成する。【選択図】図１ｂ
2006332601.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と内部電極層とが交互に積層されてなる積層体と、
前記積層体の対向する両端面に形成され、前記内部電極層と接続される外部電極とを備える積層電子部品において、
前記積層体は、隣接する前記内部電極層同士が前記誘電体層を介して対向する容量発生部、及び隣接する前記内部電極層同士が前記誘電体層を介して対向しない電極取出し部から構成され、
前記内部電極層の厚みが、前記内部電極層の前記外部電極に接続されない一方端部から前記外部電極に接続される他方端部に向かって、前記内部電極層の厚み中心線を基準として前記積層体の厚み両方向に漸次広がることを特徴とする積層電子部品。
【請求項２】
誘電体層と内部電極層とが交互に積層されてなる積層体と、
前記積層体の対向する両端面に形成され、前記内部電極層と接続される外部電極とを備える積層電子部品において、
前記積層体は、隣接する前記内部電極層同士が前記誘電体層を介して対向する容量発生部、及び隣接する前記内部電極層同士が前記誘電体層を介して対向しない電極取出し部から構成され、
前記容量発生部における前記内部電極層の上面高さ位置に対し、前記電極取出し電極における前記内部電極層の上面高さ位置が高く、且つ前記容量発生部における前記内部電極層の下面高さ位置に対し、前記電極取出し部における前記内部電極層の下面高さ位置が低くされていることを特徴とする積層電子部品。
【請求項３】
前記内部電極層の厚みが、前記容量発生部から前記電極取出し部にかけて漸次厚くなることを特徴とする請求項２記載の積層電子部品。
【請求項４】
前記容量発生部の誘電体層厚みＤｍと前記電極取出し部の誘電体層厚みＤｓとは、１．１≦Ｄｓ／（２×Ｄｍ）≦１．３の関係式を満たすことを特徴とする請求項１または請求項２記載の積層電子部品。
【請求項５】
前記内部電極層の一方端部は、凸曲面形状をなしていることを特徴とする請求項１または請求項２記載の積層電子部品。
【請求項６】
前記内部電極層の一方端部は、その厚みが隣接する外部電極に向かって漸次薄くなるように形成されていることを特徴とする請求項１または請求項２記載の積層電子部品。
【請求項７】
前記外部電極は、前記内部電極層の他方端部を起点として析出されるめっき膜を含んで構成されることを特徴とする請求項１または請求項２記載の積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層電子部品に関するものである。
【背景技術】
【０００２】
従来の積層電子部品について、積層電子部品の代表といえる積層セラミックコンデンサにて説明する。図５（ａ）は従来の積層セラミックコンデンサの断面の概略図であり、図５（ｂ）は図５（ａ）のＤ部分を拡大して表す部分拡大図である。積層セラミックコンデンサ１０１は、積層体１０５ａと積層体１０５ａの両端部に形成された外部電極１０５ｂとを有している。積層体１０５ａは、容量発生部１０６と電極取出し部１０７とからなる構造を有している。ここで、容量発生部１０６は、誘電体層１０４と内部電極層１０３とが交互に積層され、さらに絶縁層１０２に覆われてなる部分である。電極取出し部１０７は、内部電極層１０３を交互に両端部それぞれの外部電極１０５ｂに接続するための部分である。
【０００３】
近年、このような積層セラミックコンデンサ１０１は、小型大容量化の進展に伴い、マージン（電極取出し部１０７）を小さく設計して容量発生部１０６の面積を大きくしたり、誘電体層１０４や内部電極層１０３を薄膜化・高積層化する傾向にある。
【０００４】
このように内部電極層１０３の薄層化が進めば進むほど、外部電極１０５ｂと内部電極層１０３との接合面積が少なくなる。そのため、外部電極１０５ｂと内部電極層１０３との間の導通不良が部分的に生じて所望の静電容量が得られないといった問題が生じている。
【０００５】
このような課題を解決するために、図５（ｂ）に示すように、外部電極１０５ｂとの接続部分における内部電極層１０３を局所的に厚く形成してなる積層セラミックコンデンサが提案されている（例えば、特許文献１参照）。
【特許文献１】特開平９−２３２１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１の積層セラミックコンデンサは、内部電極層と外部電極との接合性は改善する。しかしながら、隣り合う内部電極層の隙間が小さくなることに起因して、長期間使用した場合に絶縁劣化が生じ、内部電極層間がショートするといった問題が発生している。特に、内部電極の他方端部の厚みが局所的に厚くなり角部が形成されることで、隣接する内部電極とのショートが顕著になっている。
【０００７】
そこで、本発明は、内部電極層と外部電極との接続性が良好で、絶縁劣化に起因する内部電極層間のショートが抑制された高信頼性の積層電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前述の課題を解決するために、本願第１発明は、誘電体層と内部電極層とが交互に積層されてなる積層体と、前記積層体の対向する両端面に形成され、前記内部電極層と接続される外部電極とを備える積層電子部品において、前記積層体は、隣接する前記内部電極層同士が前記誘電体層を介して対向する容量発生部、及び隣接する前記内部電極層同士が前記誘電体層を介して対向しない電極取出し部から構成され、前記内部電極層の厚みが、前記内部電極層の前記外部電極に接続されない一方端部から前記外部電極に接続される他方端部に向かって、前記内部電極層の厚み中心線を基準として前記積層体の厚み両方向に漸次広がることを特徴とする積層電子部品を提供する。
【０００９】
このように、電極取出し部である他方端部近傍の内部電極層を厚く形成することで、積層体の外部電極との接合面積を充分確保して導通不良を抑制することができる。また、内部電極層の他方端部の厚みは、容量発生部と電極取出し部との境界から外部電極側へと急激に厚みが増加するのではなく、境界を跨ぐように漸次的に増加する。よって、内部電極層の外部電極に接続される他方端部と、上下に隣接する内部電極層の外部電極に接続されない一方端部とが近接する領域において、他方端部には電圧が集中し易い角部が形成されない。よって、内部電極層間のショートを効果的に抑制することができる。
【００１０】
さらに、内部電極層全体の厚みを厚くするのではなく、外部電極との接続部分である他方端部に向かって漸次的に厚みを厚く形成するため、容量発生部において積層方向に隣接する内部電極層どうしの隙間を比較的広く設計することができる。そのため、容量発生部での内部電極層どうしの接触によるショートも効果的に抑制することができる。
【００１１】
本願第２発明は、第１発明において、前記容量発生部の誘電体層厚みＤｍと前記電極取出し部の誘電体層厚みＤｓとは、１．１≦Ｄｓ／（２×Ｄｍ）≦１．３の関係式を満たすことを特徴とするものである。
【００１２】
前記容量発生部の誘電体層厚みＤｍと前記電極取出し部の誘電体層厚みＤｓとを、１．１≦Ｄｓ／（２×Ｄｍ）の関係式を満たすように設定すれば、隣り合う内部電極層間の隙間が広くできるので内部電極層間のショートがより未然に防止することが可能となる。また、Ｄｓ／（２×Ｄｍ）≦１．３の関係式を満たすように設定すれば、内部電極層と外部電極との接合面積が広くできるのでより導通不良を防止でき信頼性の高い積層電子部品を提供することができる。
【００１３】
本願第３発明は、第１発明において、前記内部電極層の一方端部は、凸曲面形状をなしていることを特徴とする積層電子部品を提供する。
【００１４】
内部電極層において、外部電極に接続される他方端部は厚みが漸次的に厚くなるように形成され、一方端部は凸曲面形状に形成されて角部が除去される。内部電極層の他方端部と、上下に隣接する内部電極層の一方端部とが上述のように形成されることで、特に電極取出し部において、つまり外部電極と内部電極層との接合領域において、内部電極層どうしの間隔がより大きくなり、絶縁破壊を防止することができる。内部電極層どうしの間隔がより大きくなり、絶縁破壊を防止することができる。また、内部電極層どうしの間隔が大きいため、内部電極層の一方端部をより外部電極側に延長して形成することも可能である。これにより、容量発生部の面積を大きく設定できるのでより高い静電容量を得ることができる。
【００１５】
本願第４発明は、第１発明において、前記内部電極層の一方端部は、その厚みが隣接する外部電極に向かって漸次的に薄くなるように形成されていることを特徴とする積層電子部品を提供する。
【００１６】
内部電極層において、外部電極へ取り出される他方端部は外部電極に向かって厚みが漸次的に厚くなるように形成され、一方端部は外部電極に向かってその厚みが漸次的に薄くなるように形成されている。よって、第３発明と同様に、特に電極取出し部において、内部電極層どうしの間隔がより大きくなり、絶縁破壊を防止することができる。また、内部電極層の一方端部をより外部電極側に延長して、高い静電容量を得ることができる。
【００１７】
本願第５発明は、第１発明において、前記外部電極は、前記内部電極層の他方端部を起点として析出されるめっき膜であることを特徴とする積層電子部品を提供する。
【００１８】
めっき膜により外部電極を形成した場合、外部電極と積層体との接合強度は、主として、外部電極と内部電極の露出部分との接合部分における両者の金属粒子同士の結合により維持される。従来の積層電子部品（コンデンサ）で、外部電極をめっきにより形成した場合、内部電極の露出面積が小さいため剥離が生じやすい。これに対し本発明によれば、内部電極層の厚みは積層方向の両端に漸次的に広がるように形成されており、めっき膜との接合面積が増大するので、外部電極のコンデンサ本体への接合強度を高め、剥離を防止することができる。
【発明の効果】
【００１９】
本発明によれば、内部電極と外部電極との接続性が良好で、絶縁劣化に起因する内部電極層間のショートが抑制された高信頼性の積層電子部品を提供することができる。
【発明を実施するための最良の形態】
【００２０】
（１）全体構成
以下、本発明の一実施形態について、積層電子部品の例として積層セラミックコンデンサを表した図面を用いて説明する。図１ａは本発明の一実施形態に係る積層セラミックコンデンサを表す断面図の概略図である。
【００２１】
図１（ａ）に示すように、積層セラミックコンデンサ１は、積層体５ａと積層体５ａの両端部に被着・形成された外部電極５ｂとを有している。積層体５ａは、容量発生部６と電極取出し部７とからなる構造を有している。ここで、容量発生部６は、所定の誘電率を有する誘電体層４と内部電極層３ａ、３ｂとが交互に積層され、その結果物の上下両主面がさらに絶縁層２に覆われてなる部分である。誘電体層４と絶縁層２とは同一材料からなる。電極取出し部７は、内部電極層３ａ、３ｂを交互に両端部それぞれの外部電極５ｂに電気的に接続するための部分である。
【００２２】
かかる積層セラミックコンデンサ１は、外部電極５ｂを介して隣接する内部電極層間３ａ−３ｂに所定の電圧を印加し、内部電極層間３ａ−３ｂに配されている誘電体層４に所定の静電容量を形成することによってコンデンサとして機能する。
【００２３】
なお、誘電体層４や内部電極層３ａ、３ｂの積層数は適宜設定すればよく、例えば３０層〜６００層に設定される。また、誘電体層４の材質や厚み、並びに内部電極層３ａ、３ｂの対向面積などは、所望の静電容量に応じて適宜決定すればよい。
【００２４】
図１ｂは、図１ａのＡ部分を拡大して表す部分拡大図である。図１ｂに示すように、容量発生部６における内部電極層３ａの上面高さ位置に対し、電極取出し部７における内部電極層３ａの上面高さ位置が高く、且つ容量発生部６における内部電極層３ａの下面高さ位置に対し、電極取出し部７における内部電極層３ａの下面高さ位置が低くされている。換言すれば、電極取出し部７における内部電極層３ａの上面高さ位置が、一つおいて上側に隣接する内部電極層３ａに近づく方向に位置し、電極取出し部７における内部電極層３ａの下面高さ位置が、一つおいて下側に隣接する内部電極層３ａに近づく方向に位置するようにしている。
【００２５】
また、内部電極層３ａの厚みは、内部電極層３ａの外部電極５ｂに接続されない一方端部から外部電極５ｂに接続される他方端部に向かって、少なくとも容量発生部６と電極取出し部７との境界を跨ぐように、積層体の厚み方向の両方向に漸次的に広がる。例えば、内部電極層３ａは、外部電極５ｂと接続される他方端部の近傍において、その厚みの中心線Ｃ１（以下、厚み中心線Ｃ１という）を基準として、積層体の厚み方向つまり中心線Ｃ１と交差する上下方向の両方向に漸次的に広がる形状を成している。さらに、他方端部近傍の内部電極層３ａは、容量発生部６と電極取出し部７との境界線Ｃ２を跨ぐように、つまり、容量発生部６の終端位置を跨ぐように外部電極５ｂに向かってその厚みが漸次的に厚く形成される。なお、内部電極層３ａは、外部電極との接合部分の他方端部においてその厚みが厚く、境界線Ｃ２を跨ぐように接合部分に至るまでに漸次的に厚みが厚くなれば良く、厚みが厚くなり始める位置（開始位置）は特に限定されない。また、内部電極層は、中心線Ｃ１を中心として対称的に厚みが厚くなるように形成される必要は無く、積層方向及びその反対方向の両方向に厚みが広がるように形成されれば非対称であっても良い。
【００２６】
このように、電極取出し部７である他方端部近傍の内部電極層３ａを厚く形成することで、積層体の外部電極５ｂとの接合面積を充分確保して導通不良を抑制することができる。また、内部電極層３ａの他方端部の厚みは、容量発生部６と電極取出し部７との境界から外部電極５ｂ側へと急激に厚みが増加するのではなく、境界を跨ぐように漸次的に増加する。よって、内部電極層３ａの外部電極５ｂに接続される他方端部と、上下に隣接する内部電極層３ｂの外部電極５ｂに接続されない一方端部とが近接する領域において、内部電極層３ａの他方端部には電圧が集中し易い角部が形成されない。よって、内部電極層間のショートを効果的に抑制することができる。
【００２７】
また、内部電極層３ａ、３ｂ全体の厚みを厚くするのではなく、上述のように外部電極５ｂとの接続部分である他方端部近傍において内部電極層３ａの厚みを厚く形成するため、容量発生部６において積層方向に隣接する内部電極層３ａ、３ｂどうしの隙間を比較的広く設計することができる。そのため、容量発生部６での内部電極層３ａ、３ｂどうしの接触によるショートを効果的に抑制することができる。
【００２８】
（２）誘電体層の厚み
誘電体層４は、容量発生部６の誘電体層厚みＤｍと電極取出し部７の誘電体層厚みＤｓとの関係が、１．１≦Ｄｓ／（２×Ｄｍ）≦１．３で示される関係式を満たす形状を成している。これにより、隣り合う内部電極層間の隙間が広くなり、内部電極層間のショートをより未然に防止するとともに、内部電極層３aと外部電極５ｂとの接合面積が広くできるのでより導通不良を防止できる。なお、内部電極層３ａ、３ｂの厚みが一般的なコンデンサの内部電極層の厚みと同程度の場合、例えば内部電極層の厚みが０．５μｍ〜５．０μｍなどの場合には、前記関係式は有効である。
【００２９】
（３）内部電極層の種々の形状
図１ｃ及び図１ｄは、接合領域での内部電極層３ａ、３ｂの種々の形状を示す断面図である。
【００３０】
図１ｃに示すように、外部電極５ｂと接合される内部電極層３ａの他方端部近傍において、内部電極層３ａの厚みを漸次的に大きくする。一方、その内部電極層３ａと隣接する内部電極層３ｂにおいて、外部電極５ｂと接続されない一方端部（図中、Ｂ部分）を凸面形状とする。このようにＢで示される一方端部を凸曲面の形状とすると、隣接する内部電極層間の隙間をさらに広げ、絶縁破壊を未然に防止することができる。この凸曲面の曲率半径Ｒは、容量発生部６の内部電極層３ｂの厚みＴとした場合に、（Ｔ×１／２）≧Ｒ≧（Ｔ×１／２０）を満たすように設定することが好ましい。これによって、例えば積層セラミックコンデンサ１を配線基板上に搭載するにあたり、積層セラミックコンデンサ１に加わる応力が有効に緩和され、クラックの発生を抑制することができる。
【００３１】
また、図１ｄに示すように、外部電極５ｂと接合されない一方端部（図中、Ｂ部分）を漸次的に外部電極５ｂに向かって薄くしても良い。より好ましくは、内部電極層の厚み方向の中心線Ｃ３を基準として両端から漸次的に薄くする。このように、Ｂで示される一方端部を漸次的に薄くすることにより隣接する内部電極層３ａ、３ｂ間の隙間を広くすることができる。特に、上述の通り内部電極層３ａの他方端部近傍の厚みが漸次的に厚く形成されるのに対して、一方の内部電極層３ｂの一方端部近傍の厚みを漸次的に薄く形成することで、内部電極層間の近接領域での互いの間隔が十分に確保されショートを抑制することができる。また、このように近接領域において隣接する内部電極層の間隔を広げることができるため、内部電極層３ｂの一方端部を、より外部電極５ｂ側に延長して形成することも可能である。これにより、容量発生部６の面積を大きく設定できるのでより高い静電容量を得ることができる。
【００３２】
また、内部電極層３ａ、３ｂは、外部電極５ｂと接続されていない一方端部から外部電極５ｂに接合されるまでを漸次的に厚く、つまり内部電極層３ａ、３ｂ全体に亘って外部電極５ｂに至るまで漸次的に厚く形成することもできる。好ましくは、誘電体層４の厚み（内部電極層間距離）が異なると静電容量が変化するため、内部電極層３ａ、３ｂは、内部電極層３ａ、３ｂの中心部から外部電極５ｂと接続される他方端部に至るまでを漸次的に厚く形成する。より好ましくは、上述の観点から内部電極層３は、図１ｄに示すように、電極取出し部７の長さＬの５倍（５×Ｌ）以下の長さの地点から外部電極５ｂに至るまでを、積層方向の両端に漸次的に広がる形状にする。
【００３３】
内部電極層３ａ、３ｂを漸次的に厚くし始める開始位置は、内部電極層の硬さと誘電体層の硬さとをどの程度近づけるかで制御することができる。例えば、前述のように開始位置を、他方端部から５×Ｌ以下の地点とするには、内部電極層の表面硬さａと誘電体層の表面硬さｂとが、｜ａ−ｂ｜≦９８ＭＰａとなるように調整する（ａ、ｂは極低荷重の押込み試験により得られる表面硬さ）。具体的には、誘電体層を形成する誘電体スラリーの有機バインダ、可塑剤、溶剤等の含有量を、セラミックの誘電体粉末１００重量部に対し、有機バインダとしてポリビニルブチラールを９〜１３重量部、可塑剤としてフタル酸ジイソノニルを１〜３重量部、溶剤としてエタノールを１２０重量部に調製する。また、内部電極層を形成する導電ペーストの有機バインダ、可塑剤、溶剤等の含有量を、金属ニッケル粉末１００重量部に対し、有機バインダとしてリビニルブチラールを４．５〜７．５重量部、可塑剤としてフタル酸ジイソノニルを０．５〜３重量部、溶剤としてオクチル酸を９０重量部に調製する。
【００３４】
以上の内部電極層３ａ、３ｂの構成は、適宜組み合わせることもできる。
【００３５】
（４）材料
誘電体層４は、誘電体セラミックスラリーをドクターブレード法等で塗布し乾燥させることによって形成され、この誘電体セラミックスラリーは、誘電体セラミック材料、有機バインダ、有機溶剤、分散剤及び可塑剤などを混合してなる。
【００３６】
誘電体セラミック材料は、一般的な積層セラミックコンデンサに用いられるものであれば特に限定されず、温度補償用材料や高誘電率系材料も用いられる。例えばチタン酸バリウム系材料等が挙げられる。
【００３７】
誘電体セラミックスラリーに用いられる有機バインダは、特に限定されず、ポリビニルブチラール、エチルセルロース、アクリル系ポリマー、塩化ビニル系ポリマー、エステル系ポリマー、イミド系ポリマー、ウレタン系ポリマー等の通常の各種有機バインダから適宜選択すればよい。
【００３８】
誘電体セラミックスラリーに用いられる有機溶剤も特に限定されず、アセトン、メチルエチルケトン（ＭＥＫ）、メチルイソブチルケトン（ＭＩＢＫ）、シクロヘキサノン等のケトン系溶剤、酢酸メチル、酢酸エチル、酢酸ブチル等のエステル系溶剤、メタノール、エタノール、イソプロパノール、α−テルピネオール等のアルコール系溶剤、ヘキサン、ベンゼン、トルエン、キシレン等の炭化水素系溶剤、グリコールジメチルエーテル、グリコールモノエチルエーテル、ジオキサン、テトラヒドロフラン等のエーテル系溶剤、酢酸、プロピオン酸、ヘキサン酸、イソノナン酸、オクチル酸等のカルボン酸系溶剤の各種溶剤から適宜選択すればよく、これらの溶剤は、２種類以上を混合して使用することもできる。
【００３９】
内部電極層３ａ、３ｂは、導電ペーストをスクリーン印刷や塗布法等で塗布し乾燥させることによって形成され、導電ペーストは、導電材料、有機バインダ、有機溶剤、分散剤及び可塑剤などを混合してなる。
【００４０】
導電材料は、上述の誘電体セラミック材料に適した電極材料を選択すればよく、ニッケル、銀、白金、パラジウム、金、銅等の各種導電性金属や合金からなる導電材、あるいは焼成後に上記の導電材となる各種酸化物、有機金属化合物等を用いればよい。例えば、Ｐｂ、Ｐｔ、Ａｇ、Ａｕ等から選択された１種以上の貴金属またはその合金、またはＮｉ、Ｃｕ等の卑金属から適宜選択すればよい。
【００４１】
導電ペーストに用いられる有機バインダは特に限定されず、ポリビニルブチラール、エチルセルロース、アクリル系ポリマー、塩化ビニル系ポリマー、エステル系ポリマー、イミド系ポリマー、ウレタン系ポリマー等の通常の各種有機バインダから適宜選択すればよい。
【００４２】
導電ペーストに用いられる有機溶剤もとくに限定されず、アセトン、メチルエチルケトン（ＭＥＫ）、メチルイソブチルケトン（ＭＩＢＫ）、シクロヘキサノン等のケトン系溶剤、酢酸メチル、酢酸エチル、酢酸ブチル等のエステル系溶剤、メタノール、エタノール、イソプロパノール、α−テルピネオール等のアルコール系溶剤、ヘキサン、ベンゼン、トルエン、キシレン等の炭化水素系溶剤、グリコールジメチルエーテル、グリコールモノエチルエーテル、ジオキサン、テトラヒドロフラン等のエーテル系溶剤、酢酸、プロピオン酸、ヘキサン酸、イソノナン酸、オクチル酸等のカルボン酸系溶剤の各種溶剤から適宜選択すればよく、これらの溶剤は、２種類以上を混合して使用することもできる。
【００４３】
（５）製造方法
以下、上述した積層セラミックコンデンサの製造方法について、図２及び図３を用いて説明する。
【００４４】
ここで、図２は、本発明の一実施形態に係る積層電子部品の製造工程を説明するための断面図であり、（ａ）は複合シートを形成する工程を表す図、（ｂ）は複合シートを積層する工程を表す図、（ｃ）は積層体を表す図である。図３は、本発明の一実施形態に係る積層体を加圧する工程を表す断面図である。
【００４５】
＜工程１＞
始めに、図２（ａ）に示すように、支持体１０上に、上述の誘電体スラリーをドクターブレード法等で塗布し乾燥させることによって誘電体層４を形成する。さらに、誘電体層４上に上述の導電ペーストをスクリーン印刷や塗布法等で塗布し乾燥させて内部電極層３ａ、３ｂを形成し、複合シート１２とする。なお、内部電極層３ａ、３ｂは、無電解めっき、化学めっき及び溶融めっきなどを含むめっき法、スパッタリング等のその他の方法により形成することもできる。
【００４６】
ここで、内部電極層３ａ、３ｂの硬さと誘電体層４の硬さとが略等しくなるように、有機バインダ、分散剤及び可塑剤等の含有量が調整されている。
【００４７】
なお、支持体１０の材料としては、例えばポリエチレンテレフタレート、ポリエチレン−２，６−ナフタレート等のポリエステル類、ポリプロピレン等のポリオレフィン類、セルロース誘導体、ポリアミド、ポリカーボネート等のプラスチック等を挙げることができる。抗張力及び耐熱性に優れる点でポリエチレンテレフタレートが好ましい。
【００４８】
＜工程２＞
次に、図２（ｂ）に示すように、誘電体層４と同じ組成でできた絶縁層２上に、吸着板１１を用いて複合シート１２を支持体１０とともに積層し、その後で支持体１０のみを剥離する工程を複数回繰り返すことによって複合シート１２を複数積層する。これにより、図２（ｃ）に示すように、内部電極層３ａ、３ｂ同士が積層方向に重なり合わない領域に対応する疎部１３と、それ以外の領域、すなわち、内部電極３ａ、３ｂ同士が積層方向に重なり合う領域に対応する密部１４と、を有する積層ブロック１５が形成される。
【００４９】
＜工程３＞
図３は、積層ブロック１５への加圧の様子を示す拡大説明図である。図３では、加圧の様子を一部分についてのみ示している。図３に示すように、積層体１５を積層方向に加圧し、導体パターン層３及び誘電体層４の一部を密部１４から疎部１３へ移動させることによって圧着積層ブロック１５’を形成する。
【００５０】
加圧後の内部電極層３ａ、３ｂの変形について図４を用いて具体的に説明する。図４（ａ）は圧着積層ブロック１５’の平面図であり、図４（ｂ）は内部電極層の厚みの変形を示す、図４（ａ）におけるａ−ａ’断面図である。図３に示すように、積層ブロック１５（又は複合シート１２）を加圧することで、内部電極層３ａ、３ｂ及び誘電体層４は、加圧力の大きい密部１４から加圧力の小さい疎部１３へ押し出されるように移動・変形する。よって、図４（ｂ）に示すように、密部１４と密部１４との間の疎部１３に対応する内部電極層３ａ、３ｂの中央部の厚みが漸次的に増加するように変形する。厚く形成される中央部が内部電極層３ａ、３ｂの他方端部となる。また密部１４と密部１４との間の疎部１３に対応する内部電極層の端部の厚みが漸次的に薄くなるように変形する。薄く形成される端部が内部電極層３ａ、３ｂの一方端部となる。このとき、内部電極層３ａ、３ｂの厚みによる段差が緩和されることによって、積層体１５全体の均一な加圧圧着も可能となる。また、このようにして形成された圧着積層ブロック１５’は、焼成後を含めて層間剥離の発生を効果的に抑制することができる。
【００５１】
以上のようにして形成された圧着積層ブロック１５’は、個々のチップ型の積層セラミック素体に分離されて１３４０℃で焼成される。なお、圧着積層ブロック１５’は、図４（ｂ）に示す矢印の切断位置で切断される。これにより、漸次的に厚みが増加した内部電極層の他方端部が露出される。一方、漸次的に厚みが減少した内部電極層の一方端部は露出されない。
【００５２】
その後、厚みが漸次的に増加した内部電極層の両端部に、電気的に接続して電気を取り出すための外部電極５ｂを形成し、図１に示すような積層セラミックコンデンサ１を得る。このとき、厚みが漸次的に増加した内部電極層がセラミック素体の両端部に露出されているが、この露出された他方端部を起点として、めっき膜により外部電極を形成することが好ましい。例えば、無電解めっき膜により外部電極を形成する場合、得られたセラミック素体をＣｕ無電解メッキ液に所定時間、浸漬させることにより、内部電極の露出部を起点としてセラミック素体の両端部にＣｕの無電解メッキ膜を析出させ、続いて、無電解メッキ膜の外表面にＮｉメッキ膜を、更にＮｉメッキ膜の外表面にＳｎメッキ膜を形成する。なお、めっきは、無電解めっきの他に電界めっき、溶融めっきなどを用いても良い。このようにめっき膜により外部電極を形成した場合、外部電極と積層体との接合強度は、主として、外部電極と内部電極の露出部分との接合部分における両者の金属粒子同士の結合により維持される。従来の積層電子部品（コンデンサ）において、外部電極をめっきにより形成した場合、内部電極の露出面積が小さいため剥離が生じやすい。これに対し、本発明によれば、内部電極層の厚みは積層方向の両端に漸次的に広がるように形成されていることから、めっき膜との接合面積が増大するので外部電極のコンデンサ本体への接合強度を高め、剥離を防止することができる。
【００５３】
なお外部電極は、上述のように内部電極の露出部を起点としてめっき膜を形成する方法に限らず、内部電極が露出するセラミック素体の両端部に、導電性ペーストを塗布しこれを焼き付けることにより下地電極を形成し、かかる下地電極にNi、Ｃｕなどの無電解メッキ膜を析出させることにより形成するようにしてもよい。
【００５４】
＜実施例＞
まず、誘電体層４は、セラミックの誘電体粉末１００重量部に対し、有機バインダとしてポリビニルブチラール（ＰＶＢ）を９〜１３重量部と、可塑剤としてフタル酸ジイソノニル（ＤＩＮＰ）を１〜３重量部と、溶剤としてエタノールを１２０重量部と、を混合してなる誘電体スラリーを用意し、この誘電体スラリーを焼成後の厚み１．６μｍになるように成形乾燥して形成した。
【００５５】
次に、金属ニッケル粉末１００重量部に対し、有機バインダとしてＰＶＢを４．５〜７．５重量部と、可塑剤としてＤＩＮＰを０．５〜３重量部と、溶剤としてオクチル酸を９０重量部と、を混合してなる導電ペーストを用意し、この導電ペーストを誘電体層４上に焼成後の厚み０．９μｍになるようにスクリーン印刷法等により印刷乾燥して内部電極層３ａ、３ｂとした。また、内部電極層３ａ、３ｂと誘電体層４との硬さが略同等になるように作製した。
【００５６】
これらの誘電体層４と内部電極層３ａ、３ｂとを積層してなる複合シート１２を、最外層となる絶縁層２上に順次３．９２ＭＰａの圧力で２４３層加圧積層した後、再び最外層の絶縁層２を積層して積層体１５を形成した。そして、この積層体１全体を９８ＭＰａの圧力でプレスして圧着積層体１５’を形成した。
【００５７】
そして、上述のようにして形成された圧着積層体１５’は、個々のチップ型の積層セラミック素体に分離されて１３４０℃で焼成される。その後、内部電極両端部に電気的に接続して電気を取り出すための外部電極を形成することで寸法１．６ｍｍ×０．８ｍｍ、有効電極面積１．４ｍｍ×０．６ｍｍの積層セラミックコンデンサ１を得た。この積層セラミックコンデンサを図１に示す断面方向に切断して走査電子顕微鏡（ＳＥＭ）により断面観察すると、内部電極層の厚みは、容量発生部から電極取出し部へ該両部位の境界を跨ぐように厚み中心線Ｃ１を基準として積層方向の両端に漸次的にひろがっていた。
【００５８】
実験の結果形成された積層セラミックコンデンサでは、容量発生部６における内部電極層の厚みは１．２５μｍであり、誘電体層の厚みは２．０９μｍであった。一方、電極取出し部７における内部電極層の厚みは１．５４μｍであり、誘電体層の厚みは３．００μｍであった。なお、加圧・圧着前の内部電極層の厚みは１．３０μｍであり、誘電体層の厚みは２．２０μｍであった。
【００５９】
＜比較例＞
一方、従来のコンデンサは、次の製造方法で作製した。導体ペーストは上述の導電ペーストを誘電体層の硬さより硬く調整し、スクリーン印刷で内部電極層を印刷乾燥後に電極取出し部が厚くなるようにスクリーン印刷を再度行い、内部電極層を作製した以外は上述と同様にして従来形状のコンデンサを作製した。同様に、このコンデンサを切断して断面観察すると、容量発生部の内部電極層の厚みより電極取出し部の内部電極層の厚みが積層方向の一方向に厚い形状となっていた。つまり、本発明のように内部電極層の中心線Ｃ１を中心として厚みが広がる形状ではなかった。
【００６０】
次に、それぞれ作製したコンデンサについて温湿度試験等の信頼性試験を行った後、ＬＣＲメーターを用いて、周波数１．０ｋＨｚ、室温にて静電容量を測定し、静電容量が４．７μＦ以上のものを良品とした。
【００６１】
上記信頼性試験を行った後、コンデンサの断面を観察すると、従来コンデンサによるサンプルは、絶縁劣化による内部電極層間のショートが多く発生していた。さらに、内部電極層と外部電極との接続部における接続不良も発生し、所望の静電容量値が得られなかった。これに対して、本発明のコンデンサによれば、内部電極層間の隙間が広いので従来コンデンサと比較して絶縁劣化によるショート不良が減少し、且つ内部電極層と外部電極との接続性が良好なことから所望の静電容量値が得られた。
【００６２】
さらに、本発明のコンデンサの断面を詳細に観察し、容量発生部の誘電体層厚みＤｍと、電極取出し部の誘電体層厚みＤｓの厚みとを測定した。Ｄｓ／（２×Ｄｍ）が１．１より小さいコンデンサは、絶縁劣化によるショート不良が発生した。Ｄｓ／（２×Ｄｍ）が１．１より小さい場合、隣接する内部電極層どうしの隙間が小さいため、微小な内部電極層間の隙間に位置する誘電体層が劣化し、内部電極層同士の接触が生じてショートが発生した。一方、Ｄｓ／（２×Ｄｍ）が１．３より大きい場合、所望の静電容量が得られなかった。これは、誘電体層の厚みが厚いために、内部電極層と外部電極との接続部分の厚みが薄くなり導通不良が生じたことに起因している。
【００６３】
１．１≦Ｄｓ／（２×Ｄｍ）≦１．３の関係式を満たしているコンデンサは、絶縁劣化によるショート不良の発生がなく、且つ所望の静電容量値が得られた。
【産業上の利用可能性】
【００６４】
本発明は、積層セラミックコンデンサだけでなく、コイル、インダクタ、回路基板などの他の積層セラミック部品にも適用できる。
【図面の簡単な説明】
【００６５】
【図１ａ】本発明の一実施形態に係る積層セラミックコンデンサを表す断面図の概略図。
【図１ｂ】図１ａのＡ部分を拡大して表す部分拡大図。
【図１ｃ】接合領域での内部電極層３ａ、３ｂの種々の形状を示す断面図（１）。
【図１ｄ】接合領域での内部電極層３ａ、３ｂの種々の形状を示す断面図（２）。
【図２】（ａ）  誘電体層に内部電極層を印刷してなる複合シートを形成する工程図。
【００６６】
（ｂ）  誘電体層に内部電極層を印刷してなる複合シートを積層する工程図。
【００６７】
（ｃ）  積層体を表す図。
【図３】本発明の一実施形態に係る積層体を加圧する工程を表す断面図。
【図４】（ａ）  圧着積層体１５’の平面図。
【００６８】
（ｂ）  内部電極層の厚みの変形を示す、図４（ａ）におけるａ−ａ’断面図。
【図５】（ａ）  従来の積層セラミックコンデンサを表す断面の概略図。であり、（ａ）は概略図（ｂ）は  （ａ）のＤ部位部分を拡大して表す部分拡大図である。
【符号の説明】
【００６９】
１・・・積層セラミックコンデンサ（積層電子部品）
２・・・絶縁層
３ａ、３ｂ・・・内部電極層
４・・・誘電体層
５ａ・・・積層体
５ｂ・・・外部電極
６・・・容量発生部
７・・・電極取出し部
１０・・支持体
１１・・吸着板
１２・・複合シート
１３・・疎部（電極取出し部）
１４・・密部（容量発生部）
１５・・積層体
【図１ａ】
2006332601.tif 000003
【図１ｂ】
2006332601.tif 000004
【図１ｃ】
2006332601.tif 000005
【図１ｄ】
2006332601.tif 000006
【図２】
2006332601.tif 000007
【図３】
2006332601.tif 000008
【図４】
2006332601.tif 000009
【図５】
2006332601.tif 000010