(57)【要約】      （修正有）【課題】コア回路と、入力回路と、出力回路とを備えた半導体パッケージにおいて、コア回路のノイズが入力回路及び出力回路に伝播するのを防ぐとともに、クロック信号等の繰り返し周期の信号が入力回路からコア回路へ、もしくはコア回路から出力回路へ伝送される時に発生するノイズを同時に低減すること。【解決手段】本発明は、コア回路のノイズを他の回路ブロック特に出力回路に伝わらないようにコア回路ブロックとコア回路以外の電源は分離して、かつグラウンドは完全には半導体内部で分離しないで、もう１つの放射ノイズの発生原因となる繰り返し周期信号を伝送する信号配線の近傍にグラウンドパターンを配置する。このグラウンドパターンの位置と幅を規定することで、前記二つの要因で発生するノイズの和が最小となるようにする。【選択図】図１
2006011841.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、コア回路と、入力回路と、出力回路とを備えた半導体パッケージにおいて、該入力回路及び出力回路は、共通の電源パターン及びグラウンドパターンと接続されており、該コア回路は、前記電源パターンとは独立した電源パターン、及び前記グラウンドパターンとは独立したグラウンドパターンと接続されており、該入力回路から該コア回路に繰り返し周期の信号を伝送する信号配線の近傍と、該コア回路から該出力回路に繰り返し周期の信号を伝送する信号配線の近傍の少なくとも一方に、該コア回路と該入力回路及び出力回路のグラウンドを接続するためのグラウンドパターンが配設されていることを特徴とする半導体パッケージ。
【請求項２】
前記コア回路と、入力回路及び出力回路のグラウンドとを接続するグラウンドパターンのパターン幅は、前記繰り返し信号が伝送される信号配線のパターン幅よりも太く、その１０倍よりも細くすることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記コア回路と、入力回路及び出力回路のグラウンドを接続するグラウンドパターンのパターン間隔は、前記繰り返し信号が伝送される信号配線のパターン幅よりも広く、その１０倍よりも狭くすることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記半導体パッケージは更に、前記入力回路から信号が伝送され、前記コア回路に信号を伝送する内部クロック周波数発生回路を有しており、該する内部クロック周波数発生回路のバッファから、該コア回路の入力バッファに信号を伝送する信号配線の近傍に、各回路のグラウンドと接続された配線パターンが配設されていることを特徴とする請求項１に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップおよびその半導体パッケージを実装しパッケージングした半導体パッケージに関するものであり、特にその半導体パッケージ内部におけるグラウンドパターンの構造に関するものである。
【背景技術】
【０００２】
従来から、デジタル回路からなる半導体パッケージはＣＰＵやメモリーなどからなるコア回路と、外部に設けられた他の半導体パッケージと信号をやり取りする入力回路及び出力回路により形成されている。その際、入力回路、出力回路及びコア回路部の、電源及びグラウンドは同じ電源パターン及びグラウンドパターンを共有して使用していた。
【０００３】
近年、半導体パッケージの内部のコア回路の集積度は増加の一途たどっており、消費電力を小さくする目的で電源電圧を下げる動きが活発である。しかしながら、コア回路と共に入力回路及び出力回路の電源電圧を下げると、他の半導体パッケージと信号の入出力の電圧振幅レベルが合わない等の問題が生じてしまう。たとえば、信号を出力する側の半導体パッケージの電圧振幅が小さく、信号を受け取る側は高い電圧振幅に対応した半導体パッケージである場合は、その信号をうまく伝送することができない。そのため、コア回路の電源電圧だけを下げるように、入力回路及び出力回路とコア回路の電源パターンを分離するなどが一般的に行なわれていた。
【０００４】
図６はこの従来例の構造を示すブロック図であるが、説明を容易にするために一部実装部品の構造のまま表現している。２５０で示されるプリント配線板に配置される半導体パッケージ２１０の内部は、入力回路２０３、出力回路２０２、２５６、ＣＰＵやメモリーなどからなるコア回路２０１等から構成されている。入力回路２０３及び出力回路２０２、２５６には、コネクター２３１からの３．３Ｖの電源が、プリント配線板２５０の電源パターン２３３、接続端子２１１ｂ、半導体パッケージ内の電源パターン２０６を通じて供給されている。同様にコア回路２０１には、コネクター２３０からの２．５Ｖの電源が、プリント配線板２５０の電源パターン２３２、接続端子２１１ｃ、半導体パッケージ内の電源パターン２１５を通じて供給されている。ただしグラウンドは共通であり、入力回路２０３及び出力回路２０２、２５６とコア回路２０１は共にグラウンドパターン２４０に接続している。
【０００５】
しかしながら図６に示した構成では、コア回路２０１の回路動作により発生するノイズは共通のグラウンド２４０を介して出力回路に伝わり、出力回路２０２、２５６の出力バッファから信号パターン２１２を介して他の半導体パッケージに伝播する。さらには、信号パターン２５４及びコネクター２５２を介して、プリント配線板２５０と他プリント配線板を接続する放射効率の非常に高いケーブル２５５に伝播され、そこからレベルの高い放射ノイズが発生してしまう。
【０００６】
このようなノイズ問題に対し、半導体パッケージの中で入力回路、出力回路とコア回路の電源パターンだけを分離するのでは無く、グラウンドパターンも分離することも行われている。図７はその従来例を示すブロック図である。尚、図６に示したブロック図と同じ部材には同じ符号を付している。
【０００７】
図７において、２５０で示されるプリント配線板に配置される半導体パッケージ２１０の内部は、入力回路２０３、出力回路２０２、ＣＰＵやメモリーなどからなるコア回路２０１とから構成されている。入力回路２０３及び出力回路２０２には、コネクター２１８からの電源が、プリント配線板２５０の電源パターン２１９、端子２１１ｂ、半導体パッケージ内の電源パターン２０６を通じて供給されている。同様にコア回路２０１には、コネクター２１８からの電源が、プリント配線板２５０の電源パターン２１９、端子２１１ｃ、半導体パッケージ内の電源パターン２１５を通じて供給されている。また入力回路２０３及び出力回路２０２からのグラウンドは、半導体パッケージ内のグラウンドパターン２０７、端子２１１ｄ、プリント配線板２５０のグラウンドパターン２２１を通じてコネクター２１８に接続されている。同様にコア回路２０１からのグラウンドは、半導体パッケージ内のグラウンドパターン２１６、端子２１１ｅ、プリント配線板２５０のグラウンドパターン２２１を通じてコネクター２１８に接続されている。
【０００８】
さらには、特開２００１−２８２４０３（特許文献１）には、半導体パッケージの中で電源とグラウンドを分離するだけでは無く、入出力回路とコア回路のそれぞれの専用端子間にノイズ伝達阻止手段を入れることも提案されている。
【特許文献１】特開２００１−２８２４０３
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図７に示すように、入力回路及び出力回路とコア回路の電源とグラウンドパターンを半導体パッケージの中で完全に分離すれば、コア回路の電源とグラウンドを入力回路及び出力回路の電源およびグラウンドと分離した場合、コア回路のノイズが他の回路ブロックに伝わるのを防ぐことは可能である。しかしながら、何らかの原因で入力回路、出力回路、コア回路のどこかのブロックにノイズが進入してきた場合、各回路ブロック間でグラウンド電位差が発生し、誤動作を起こしてしまうおそれがあった。
【００１０】
また、入力回路及び出力回路とコア回路が完全に分離されているため、入力回路からコア回路へ、もしくはコア回路から出力回路へ信号を伝送する信号配線に高速な信号を伝送する場合、その信号配線を流れる電流に対する帰路電流の経路が確保できないため、帰路電流が半導体パッケージ内で広がりを持って流れてしまうことになる。従って発生する放射ノイズが増加してしまうという問題があった。
【００１１】
本発明の目的は、コア回路のノイズが入力回路及び出力回路に伝播するのを防ぐとともに、クロック信号等の繰り返し周期の信号が入力回路からコア回路へ、もしくはコア回路から出力回路へ伝送される時に発生するノイズを同時に低減することにある。
【課題を解決するための手段】
【００１２】
本発明は、少なくとも、コア回路と、入力回路と、出力回路とを備えた半導体パッケージにおいて、該入力回路及び出力回路は、共通の電源パターン及びグラウンドパターンと接続されており、該コア回路は、前記電源パターンとは独立した電源パターン、及び前記グラウンドパターンとは独立したグラウンドパターンと接続されており、該入力回路から該コア回路に繰り返し周期の信号を伝送する信号配線の近傍と、該コア回路から該出力回路に繰り返し周期の信号を伝送する信号配線の近傍の少なくとも一方に、該コア回路と該入力回路及び出力回路のグラウンドを接続するたグラウンドパターンが配設されている半導体パッケージを提供している。
【００１３】
すなわち、コア回路と入力回路及び出力回路の電源パターンとを完全に分離し、グラウンドパターンは、コア回路用のグラウンドパターンと入力回路及び出力回路用のグラウンドパターンを独立して配置し、放射ノイズの発生原因となり易い繰り返し周期信号を伝送する信号配線の近傍に、それぞれのグラウンドを接続するグラウンド配線を配置している。
【００１４】
更に、繰り返し周期信号を伝送する配線の近傍に配置されたグラウンドパターンは、そのパターン幅を、繰り返し信号が伝送される信号配線のパターン幅より太く、その１０倍よりも細くしている。また、信号パターンとグラウンドパターンのパターン間隔は、繰り返し信号が伝送される信号配線のパターン幅より太く、その１０倍よりも細くしている。これによりコア回路のノイズがそれ以外の回路ブロック、たとえば入出力回路に伝わり易くなるのを防いでいる。
【発明の効果】
【００１５】
本発明は、コア回路のノイズを入力回路及び出力回路に伝わらないようにすることができる。また、半導体パッケージを実装したプリント配線板と接続されたケーブル等からの放射ノイズを大幅に低減することが出来る。
【発明を実施するための最良の形態】
【００１６】
次に、本発明の特徴である、コア回路と入力回路及び出力回路の電源パターンは完全に分離し、グラウンドパターンは、コア回路用のグラウンドパターンと入力回路及び出力回路用のグラウンドパターンを独立して配置し、放射ノイズの発生原因となり易い繰り返し周期信号を伝送する信号配線の近傍に、それぞれのグラウンドを接続するグラウンド配線を配置している半導体パッケージの最良の形態を、図面を参照して説明する。
【実施例１】
【００１７】
図１は本発明の実施例１を示すブロック図であるが、説明を容易にするために一部実装構造のまま表現している。プリント配線板１５０に半導体パッケージ１１０が実装されている。半導体パッケージ１１０の内部には、出力回路１０２、入力回路１０３、ＣＰＵやメモリーなどからなるコア回路１０１が構成されている。出力回路１０２、入力回路１０３は、半導体パッケージ１１０内の共通の電源パターン１０６に接続されている。電源パターン１０６は外部端子１１１ｂにより、プリント配線板１５０上に形成された電源パターン１２０に接続されている。電源パターン１２０はコネクター１１９により不図示の３．３Ｖの外部電源に接続されている。すなわち出力回路１０２、入力回路１０３には、コネクター１１９、プリント配線板１５０の電源パターン１２０及び外部端子１１１ｂ、電源パターン１０６を介して３．３Ｖの電源が供給されている。同様にコア回路１０１には電源パターンが形成されており、コネクター１１９からプリント配線板１５０の電源パターン１２０及び外部端子１１１ｃを介して３．３Ｖの電源が供給されている。尚、外部端子１１１ｂの近傍にはバイパスコンデンサ１１７が外部端子１１１ｃの近傍にはバイパスコンデンサ１１８が配置されている。すなわちコア回路１０１と出力回路１０２及び入力回路１０３の電源パターンは、半導体パッケージ１１０の内部においては、完全に分離されている。
【００１８】
この時、コア回路１０１の電源と、出力回路１０２、入力回路１０３の電源は、プリント配線板１５０上の電源パターン１２０で接続されている。半導体パッケージ１１０のリードやプリント配線板１５０に形成された配線パターンは、半導体パッケージ１１０内部の配線に比べて、高周波的には高インピーダンスとなる。そのため電源パターン１２０は、半導体パッケージ１１０の中で接続された場合よりも、インダクタンスの値が大幅に大きくなっている。従って、コア回路１０１のノイズが入出力回路１０２、１０３に伝播することはほとんどない。
【００１９】
同様に、出力回路１０２、入力回路１０３は、半導体パッケージ１１０内の共通のグラウンドパターン１０７に接続されている。グラウンドパターン１０７は外部端子１１１ｄにより、プリント配線板１５０上に形成されたグラウンドパターン１２１に接続されている。グラウンドパターン１２１はコネクター１１９により不図示の外部グラウンドに接続されている。すなわち出力回路１０２、入力回路１０３には、グラウンドパターン１０６、外部端子１１１ｄ、プリント配線板１５０のグラウンドパターン１２１、コネクター１１９を介して外部グラウンドに接続されている。同様にコア回路１０１のグラウンドパターンが形成されており、外部端子１１１ｅ、プリント配線板１５０のグラウンドパターン１２１、コネクター１１９を介して外部グラウンドに接続されている。
【００２０】
また、外部からの繰返し周期信号であるクロック信号が、入力回路１０３に送られており、信号配線１０５を介してコア回路１０１に送られている。さらにコア回路から信号配線１０４を介して、クロック信号が出力回路１０２に送られ、出力回路１０２からプリント配線板１５０の信号配線１１２を介して半導体パッケージ１１３に送られている。繰り返し周期信号が伝送される信号配線１０５の近傍には、グラウンドパターン１０９が配設されており、信号配線１０４の近傍にはグラウンドパターン１０８が配設されている。グラウンドパターン１０９及びグラウンドパターン１０８により、信号配線１０４、１０５を流れる放射ノイズの発生原因となり易い繰り返し周期信号を伝送する電流に対する帰路電流の経路が確保することができる。そのため帰路電流が半導体パッケージ内で広がりを持って流れることにより発生する放射ノイズが低減することができる。
【００２１】
尚、グラウンドパターン１０８及びグラウンドパターン１０９は、必ずしも両方を形成する必要はなく、図２に示したように、信号配線１０５の近傍のグラウンドパターン１０９のみを配設しても良い。また同様に、信号配線１０４の近傍のグラウンドパターン１０８のみを配設しても良い。グラウンドパターン１０８及びグラウンドパターン１０９を配設するか、一方のみを配設するか、また、グラウンドパターン１０８とグラウンドパターン１０９のどちらを配設するかは、半導体パッケージが使用する周波数や、配線パターンにより、適宜選択することができる。
【００２２】
またこの時、コア回路１０１のグラウンドパターン１０６と出力回路１０２、入力回路１０３のグラウンドパターンは、前述の信号配線１０４、１０５及びプリント配線板１５０上のグラウンドパターン１２１で接続されている。半導体パッケージ１１０のリードやプリント配線板１５０に形成された配線パターンは、半導体パッケージ１１０内部の配線に比べて、高周波的には高インピーダンスとなる。そのためグラウンドパターン１２１は、図６に示したような、半導体パッケージ１１０の中のグラウンドパターン２４０のみで接続された場合よりも、インダクタンスの値が大幅に大きくなっている。従って、コア回路１０１のノイズが入出力回路１０２、１０３に伝播することはほとんどない。
【００２３】
また、このような構成とする事により、ノイズが出力回路１０２の出力バッファから信号パターン２１２を介して他の半導体パッケージ１１３に伝播する事も無い。さらには、プリント配線板１５０と他プリント配線板を接続する放射効率の非常に高いケーブルに伝播され、そこからレベルの高い放射ノイズが発生してしまうこともない。
【実施例２】
【００２４】
図３は本発明の実施例２を示すブロック図であるが、説明を容易にするために一部実装構造のまま表現している。図３において図１と同じ部材には同じ符号を付しその説明は省略する。
【００２５】
本実施例では、出力回路１０２、入力回路１０３には３．３Ｖの電源を、コア回路１０１には２．５Ｖの電源が供給されている。出力回路１０２、入力回路１０３は、半導体パッケージ１１０内の共通の電源パターン１０６に接続されている。電源パターン１０６は外部端子１１１ｂにより、プリント配線板１５０上に形成された電源パターン１３３に接続されている。すなわち出力回路１０２、入力回路１０３には、コネクター１３１、プリント配線板１５０の電源パターン１３３及び外部端子１１１ｂ、電源パターン１０６を介して３．３Ｖの電源が供給されている。また、コア回路１０１は電源パターンが形成されており、外部端子１１１ｃにより、プリント配線板１５０上に形成された電源パターン１３２に接続されている。電源パターン１３２はコネクター１３０により不図示の２．５Ｖの外部電源に接続されている。すなわちコア回路１０１の電源パターンには、コネクター１３０、プリント配線板１５０の電源パターン１３２及び外部端子１１１ｃを介して２．５Ｖの電源が供給されている。
【００２６】
また、実施例１と同様に、繰り返し周期信号が伝送される信号配線１０５の近傍には、グラウンドパターン１０９が配設されており、信号配線１０４の近傍にはグラウンドパターン１０８が配設されている。
【００２７】
図３に示す実施例２においては、コア回路１０１の電源パターンと出力回路１０２、入力回路１０３の電源パターンとを、プリント配線板１５０上でも分離した構造となるため、実施例１よりも更に高いノイズの低減を実現することができる。
【実施例３】
【００２８】
図４は本発明の実施例３を示すブロック図であるが、説明を容易にするために一部実装構造のまま表現している。図４において図１と同じ部材には同じ符号を付しその説明は省略する。
【００２９】
本実施例では、半導体パッケージの内部に更に内部クロック周波数発生回路１４３が配置されている。外部から５０ＭＨｚのクロック信号は、まず入力回路１０３に入り、さらに信号配線１０５を介して内部クロック周波数発生回路１４３に送られ１００ＭＨｚとされる。次に、１００ＭＨｚのクロック信号が、内部クロック周波数発生回路１４３に設けられているバッファ１４４から、信号配線１４６を介してコア回路の入力バッファ１４５に送られる。さらにコア回路１０１から信号配線１０４でクロック信号が出力回路１０２に送られ、出力回路１０２からプリント配線板１５０の信号パターン１１２を介して半導体パッケージ１１３にクロック信号が送られている。本実施例では、１００ＭＨｚの繰り返し周期信号であるクロック信号が伝送される信号配線１４６の近傍にグラウンドパターン１４７が、また信号配線１０４の近傍にはグラウンドパターン１０８が配設されている。
【００３０】
図４に示す構成とすることにより、コア回路に加えて内部クロック周波数発生回路のような他の回路が、同じ半導体パッケージに搭載されている場合でも、実施例１と同様のノイズ低減効果を確保することできる。
【実施例４】
【００３１】
図５は本発明の実施例４を示すブロック図であるが、説明を容易にするために一部実装構造のまま表現している。図５において図１と同じ部材には同じ符号を付しその説明は省略する。
【００３２】
本実施例では、繰り返し周期信号では無く比較的回路動作の遅い制御信号を出力する出力回路１５６が設けられている。この出力回路１５６の電源は、半導体パッケージ内部ではコア回路１０１の電源から分離している。さらにグラウンドも概ねコア回路１０１のグラウンドから分離されており、繰り返し周期信号が伝送される近傍で接続され、信号配線１０４と同じパターン幅でグラウンドパターン１０８が、信号配線１０５と同じパターン幅でグラウンドパターン１０９が接続されている。
【００３３】
この出力回路１５６から出力される信号はプリント配線板１５０の信号配線１５４、コネクター１５２ケーブル１５５、コネクター１５３を通ってプリント配線板１５１に伝送される。この時、コア回路のノイズや、繰り返し周期性の信号がコア回路から入出力されることで生じるノイズが低いレベルに抑えられているため、ケーブルから発生する放射ノイズを低減することができる。
【図面の簡単な説明】
【００３４】
【図１】実施例１を示すブロック図である。
【図２】実施例１の変形例を示すブロック図である。
【図３】実施例２を示すブロック図である。
【図４】実施例３を示すブロック図である。
【図５】実施例４を示すブロック図である。
【図６】従来例を示すブロック図である。
【図７】従来例を示すブロック図である。
【符号の説明】
【００３５】
１０１  コア回路
１０２  出力回路
１０３  入力回路
１０４、１０５  半導体内部の信号配線
１０６、１１５  半導体パッケージ内部の電源パターン
１０７、１１６  半導体パッケージ内部のグラウンドパターン
１０８、１０９、１４７  グラウンドパターン
１１０  半導体パッケージ
１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ、１１１ｅ、１１４  半導体パッケージの端子
１１２、１５４  プリント配線板の信号パターン
１１３  半導体パッケージ
１１７、１１８  バイパスコンデンサ
１１９、１３０、１３１  電源用コネクター
１２０、１３２、１３３  プリント配線板の電源パターン
１２１  プリント配線板のグラウンドパターン
１４１  クロック発生回路用電源パターン
１４２  クロック発生回路用グラウンドパターン
１４３  クロック発生回路
１４４  クロック発生回路の出力バッファ
１４５  コア回路のクロック入力バッファ
１４６  信号配線
１５０、１５１  プリント配線板
１５２、１５３  コネクター
１５５  ケーブル
【図１】
2006011841.tif 000003
【図２】
2006011841.tif 000004
【図３】
2006011841.tif 000005
【図４】
2006011841.tif 000006
【図５】
2006011841.tif 000007
【図６】
2006011841.tif 000008
【図７】
2006011841.tif 000009