(57)【要約】【課題】  被研磨膜の研磨方法に関し、平坦性の高い研磨を短時間で行う。【解決手段】  基板１上に成膜した被研磨膜３を研磨する研磨工程を三分割し、第１の研磨ステップで、主に純水、第１の研磨砥粒５、分散剤６からなる第１の研磨剤４を用いて研磨し、第２の研磨ステップで、主に純水、被研磨膜３及び第１の研磨砥粒５よりも硬度の低い第２の研磨砥粒８、界面活性剤９からなる第２の研磨剤７を用いて研磨し、第３の研磨ステップで、第２の研磨剤７を純水で希釈した第３の研磨剤１０を用いて研磨する。【選択図】          図１
2006332437.tif 000002
【特許請求の範囲】
【請求項１】
基板上に成膜した被研磨膜を研磨する工程において、前記研磨工程を三分割し、第１の研磨ステップで、主に純水、第１の研磨砥粒、分散剤からなる第１の研磨剤を用いて研磨し、第２の研磨ステップで、主に純水、前記被研磨膜及び第１の研磨砥粒よりも硬度の低い第２の研磨砥粒、界面活性剤からなる第２の研磨剤を用いて研磨し、第３の研磨ステップで、前記第２の研磨剤を純水で希釈した第３の研磨剤を用いて研磨することを特徴とする被研磨膜の研磨方法。
【請求項２】
上記第１の研磨ステップ乃至第３の研磨ステップをそれぞれ別々の研磨テーブルにおいて行うことを特徴とする請求項１記載の被研磨膜の研磨方法。
【請求項３】
上記第３の研磨ステップにおいて、前記第３の研磨ステップを行う研磨テーブル上で上記第２の研磨剤を純水と希釈することによって上記第３の研磨剤とすることを特徴とする請求項１または２に記載の被研磨膜の研磨方法。
【請求項４】
上記被研磨膜が絶縁膜であり、且つ、上記第１の研磨砥粒が二酸化珪素粒子であり、また、上記第２の研磨砥粒が二酸化セリウム粒子であることを特徴とする請求項１乃至３のいずれか１項に記載の被研磨膜の研磨方法。
【請求項５】
上記第１の研磨ステップ終了後における下地ストッパ膜上の上記絶縁膜の残存膜厚を１５０〜２５０ｎｍとし、上記第２の研磨ステップ終了後における前記下地ストッパ膜上の絶縁膜の残存膜厚を５０ｎｍ以上とすることを特徴とする請求項４記載の被研磨膜の研磨方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は被研磨膜の研磨方法に関するものであり、特に、埋込酸化膜等の被研磨膜を過剰研磨することなく、迅速に且つ高い平坦性を有して研磨するための手法に特徴のある被研磨膜の研磨方法に関するものである。
【背景技術】
【０００２】
従来より、半導体集積回路技術分野において素子領域を画定する素子分離領域を形成するための技術として、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法が広く知られている。
【０００３】
しかし、ＬＯＣＯＳ法により素子分離領域を形成した場合には、バーズビークによって素子領域が小さくなるという問題があり、素子分離領域を形成する際の酸化量を小さくすれば、バーズビークを小さくすることが可能であるが、酸化量を小さくした場合には、十分な素子分離機能を得ることができなくなってしまう。
【０００４】
また、ＬＯＣＯＳ法により素子分離領域を形成した場合には、基板表面に大きな段差が形成されてしまうため、ＬＯＣＯＳ法を用いて素子分離領域を形成する技術では、更なる微細化・高集積化が困難であった。
【０００５】
この様な多くの問題のある  ＬＯＣＯＳ法に代わる方法として、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法が注目されているので、ここで、図１３を参照してＳＴＩ法による素子分離領域の形成方法を説明する。
【０００６】
図１３参照  
まず、半導体基板７１上に、シリコン酸化膜７２、シリコン窒化膜７３を順次形成したのち、フォトリソグラフィ技術を用い、シリコン窒化膜７３及びシリコン酸化膜７２をパターニングして半導体基板７１に達する開口部７４を形成する。
【０００７】
次いで、開口部７４が形成されたシリコン窒化膜７３をマスクとして半導体基板７１に異方性エッチングを施して半導体基板７１にトレンチ７５を形成する。
【０００８】
次いで、全面にシリコン酸化膜７６を堆積させてトレンチ７５及び開口部７４を完全に埋め込んだのち、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法により、シリコン窒化膜７３の表面が露出するまで、被研磨膜となるシリコン酸化膜７６を研磨することによって、トレンチ７５内にシリコン酸化膜７６が埋め込まれて埋込酸化膜からなる素子分離領域７７を形成され、この素子分離領域７７により素子領域７８が画定される。
【０００９】
なお、この研磨工程において、シリコン窒化膜７３は、研磨ストッパとして機能する。  また、この研磨工程における研磨剤としては、例えば、シリカ（ＳｉＯ2 ）より成る研磨砥粒とＫＯＨより成る添加剤とを含む研磨剤を用いる。
【００１０】
以降は図示を省略するが、シリコン窒化膜７３及びシリコン酸化膜７２をエッチング除去したのち、素子領域７８内にトランジスタ等を形成することによって半導体装置が製造される。
【００１１】
このように、ＳＴＩ法を用いて素子分離領域７７を形成すれば、ＬＯＣＯＳ法で素子分離領域を形成する場合のようなバーズビークが発生することはなく、素子領域７８が狭くなってしまうのを防止することができる。
また、トレンチ７５の深さを深く設定することにより、実効的な素子間距離を長くすることができるため、高い素子分離機能を得ることができる。
【００１２】
しかしながら、上記のような研磨剤、即ち、シリカより成る研磨砥粒とＫＯＨより成る添加剤とを含む研磨剤を用いた従来の研磨方法では、研磨速度があまり速くなく、また、必ずしも良好な平坦性が得られないとうい問題がある。
【００１３】
そこで、近時、研磨速度が速く、良好な平坦性が得られる研磨剤として、研磨砥粒と界面活性剤よりなる添加剤とを含む研磨剤が提案されている（例えば、特許文献１〜３参照）ので、ここで、図１４を参照して、提案されている研磨剤を用いた研磨方法を説明する。
なお、提案されている研磨剤では、研磨砥粒として、例えば酸化セリウム（セリア：ＣｅＯ2 ）が用いられており、また、添加剤としては、例えばポリアクリル酸アンモニウム塩が用いられている。
【００１４】
図１４参照  
図１４は、提案されている研磨剤を用いた研磨工程における研磨のメカニズムを示す概念図であり、被研磨膜８４の表面に凹凸が存在している状態では、界面活性剤よりなる添加剤８６が凹部に付着するため、凹部では被研磨膜８４に対する研磨が阻害される。
なお、図における符号８１，８２は半導体基板及びトレンチである。
【００１５】
一方、凸部では、高い圧力が加わるため、界面活性剤よりなる添加剤８６が剥がされ、被研磨膜８４に対する研磨が阻害されず、このため、被研磨膜８４の表面に存在する凸部が、研磨砥粒８７により選択的に研磨されることになり、被研磨膜８４の表面が平坦化される。
なお、被研磨膜８４の表面を平坦化するための研磨はメイン研磨と称される。
【００１６】
中図に示すように、被研磨膜８４の表面が平坦化された状態では、被研磨膜８４の表面全体に界面活性剤よりなる添加剤８６が付着しているため、被研磨膜８４に対する研磨が阻害され、研磨速度が極めて遅くなり、ストッパ膜８３上に被研磨膜８４が残ってしまう。
【００１７】
そこで、このような膜残りの問題を解決するためには、被研磨膜８４の凹部における表面の高さとストッパ膜８３の表面の高さとがほぼ等しくなるように、被研磨膜８４の堆積膜厚を設定することも考えられる。
【００１８】
しかし、被研磨膜８４の膜厚は、設計値に対して±３０ｎｍ程度変動するのが一般的であるため、被研磨膜８４が設計値より厚く形成されてしまった場合には、ストッパ膜８３上に被研磨膜８４が残ってしまうことになる。
【００１９】
ストッパ膜８３上に被研磨膜８４が残っていると、ストッパ膜８３やその下のパッド酸化膜（図示を省略）をエッチング除去することができないため、ストッパ膜８３上の被研磨膜８４を、何らかの方法により除去しなければならない。
【００２０】
この様なストッパ膜８３上に残った被研磨膜８４を除去する方法として、研磨剤の供給を止め、純水を供給しながら、被研磨膜８４を更に研磨することが提案されている（例えば、特許文献４参照）。
【００２１】
下図は、研磨パッド８５上に研磨剤を供給するのを止め、研磨パッド８５上に純水を供給しながら、被研磨膜８４を更に研磨する、所謂仕上げ研磨を行う際の状態を示しており、仕上げ研磨を開始する際、被研磨膜８４と研磨パッド８５との間には、メイン研磨の際に用いられた研磨剤が残っている。
【００２２】
研磨剤に含まれていた添加剤８６は、水溶性であるため純水を供給すると短時間で除去されるのに対して、研磨剤に含まれていた研磨砥粒８７は水溶性ではないため除去されにくく、被研磨膜８４と研磨パッド８５との間に残ることになる。
【００２３】
添加剤８６は、上述のように、被研磨膜８４の表面が平坦化された際に、被研磨膜８４に対する研磨速度を遅くするのに寄与していたものであるので、この添加剤８６が短時間に除去される一方、研磨に寄与する研磨砥粒８７は被研磨膜８４と研磨パッド８５との間に残るため、残された研磨砥粒８７により被研磨膜８４を更に研磨することができる。
【００２４】
このような仕上げ研磨を所定時間行うと、ストッパ膜８３上に残存していた被研磨膜８４をストッパ膜８３から除去することができ、こうして、被研磨膜８４に対する研磨が終了する。
【特許文献１】特開２００１−００９７０２号公報
【特許文献２】特開２００１−０８５３７３号公報
【特許文献３】特開２０００−２４８２６３号公報
【特許文献４】特開２００４−２９６５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、従来の研磨方法ではウエハ１枚あたりに要する研磨時間が３００秒を超え、スループットが大幅に増加するという問題を抱えている。
【００２６】
また、近年になってきて、ウエハの大口径化が進み、ウエハ径が３００ｍｍになってくると、研磨パッドとの接触面積が増加することで、研磨時に発生する熱が増え、二酸化セリウムを含んだスラリー、すなわち化学反応を利用するようなスラリーでは、研磨の進行とともに熱が発生し、研磨が不安定になるという問題がある。
【００２７】
因に、研磨を行った際のウエハ表面温度の測定は難しいため、二酸化セリウムを含んだスラリーで絶縁膜を研磨した際の研磨パッド表面温度を赤外線方式の温度計で測定すると、２００ｍｍウエハの場合、３００秒程度の研磨でも４０℃から５０℃程度であったのが、３００ｍｍでは２００秒を超えたあたりから６０℃から７０℃程度となり、かなり温度が上昇することがわかり、特に３００ｍｍのような大口径ウエハ上に成膜した絶縁膜を研磨する際には、研磨の安定のため研磨時間を短くする必要が出てきた。
【００２８】
したがって、本発明は、平坦性の高い研磨を短時間で行うことを目的とする。
【課題を解決するための手段】
【００２９】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、基板１上に成膜した被研磨膜３を研磨する工程において、研磨工程を三分割し、第１の研磨ステップで、主に純水、第１の研磨砥粒５、分散剤６からなる第１の研磨剤４を用いて研磨し、第２の研磨ステップで、主に純水、被研磨膜３及び第１の研磨砥粒５よりも硬度の低い第２の研磨砥粒８、界面活性剤９からなる第２の研磨剤７を用いて研磨し、第３の研磨ステップで、第２の研磨剤７を純水で希釈した第３の研磨剤１０を用いて研磨することを特徴とする。
【００３０】
このように、硬い第１の研磨砥粒５を含んだ第１の研磨剤４で大まかな研磨を行う第１のステップ、柔らかい第２の研磨砥粒８を含んだ第２の研磨剤７で平坦な研磨を行う第２のステップ、第２の研磨砥粒８を少なくした第３の研磨剤で仕上げ研磨を行う第３のステップの３工程に分けることによって、平坦性の高い研磨を短時間で行うことができ、それによって、発熱を低減して安定な研磨が可能になる。
【００３１】
この場合、第１の研磨ステップ乃至第３の研磨ステップをそれぞれ別々の研磨テーブルにおいて行うことが望ましく、それによって、それぞれの研磨テーブルで別の研磨ステップにある異なるウェハを同時に処理することが可能になるので、スループットが向上する。
【００３２】
なお、第３の研磨ステップにおいて、第３の研磨剤１０を別個に用意しても良いが、第３の研磨ステップを行う研磨テーブル上で第２の研磨剤７を純水と希釈しても良く、それによって、第３の研磨剤１０を別個に用意する必要がなくなる。
【００３３】
このような研磨工程としては、被研磨膜３が絶縁膜であり、且つ、第１の研磨砥粒５として二酸化珪素粒子を、また、第２の研磨砥粒８として二酸化セリウム粒子を用いる工程が典型的な工程である。
【００３４】
この場合、第１の研磨ステップ終了後における下地ストッパ膜２上の上記絶縁膜の残存膜厚を１５０〜２５０ｎｍとし、第２の研磨ステップ終了後における下地ストッパ膜２上の絶縁膜の残存膜厚を５０ｎｍ以上とすることが望ましく、それによって、過剰研磨を発生することなく、短時間で安定した研磨を行うことが可能になる。
【００３５】
上述の研磨工程としては、半導体基板への素子分離埋込膜の形成工程、半導体基板上に設けた電極或いは配線の上に成膜した絶縁膜の平坦化工程、或いは、半導体基板上に形成されたキャパシタ上に成膜された絶縁膜の平坦化工程が典型的な工程である。
【００３６】
或いは、研磨剤として上述の硬度の関係を有する研磨砥粒を含んだ導電体用スラリーを用いることにより、半導体基板上に成膜された絶縁膜に凹部へ導電体を埋め込むダマシン工程にも適用されるものである。
【発明の効果】
【００３７】
本発明では、研磨ステップを三ステップに分けるため、スループットを大幅に向上することができる。
【発明を実施するための最良の形態】
【００３８】
本発明は、半導体基板等の基板上に成膜したＳｉＯ2 膜等の被研磨膜を研磨する工程において、研磨工程を三分割し、まず、主に純水、シリカ等の第１の研磨砥粒、分散剤からなる第１の研磨剤で被研磨膜の残存膜厚を１５０〜２５０ｎｍになるように研磨し、次いで、主に純水、被研磨膜及び第１の研磨砥粒よりも硬度の低いセリア等の第２の研磨砥粒、界面活性剤からなる第２の研磨剤で被研磨膜の残存膜厚が５０ｎｍ以上且つ５０ｎｍ近傍になるように研磨して平坦化し、最後に、第２の研磨剤を純水で希釈した第３の研磨剤を用いて研磨してストッパ膜上の残存膜を除去するものである。
【実施例１】
【００３９】
ここで、図２乃至図９を参照して、本発明の実施例１の絶縁膜の研磨方法を説明するが、まず、図２乃至図５を参照して本発明の実施例に用いる研磨装置を説明する。
図２参照  
図２は、本発明の実施例に用いる研磨装置の概略的平面図であり、基台１１、基台１１上に設けられた回転可能な３つの研磨テーブル１２a 〜１２c 、研磨テーブル１２a 〜１２c 上にそれぞれ設けられた研磨パッド１３a 〜１３c 、研磨ヘッド１６a 〜１６d が回転可能に取付けられた４本のアーム１５a 〜１５d を有するカルーセル１４、各研磨テーブル１２a 〜１２c の側部に設けられたダイヤモンドディスク１８a 〜１８c を備えた目立て装置１７a 〜１７c から基本構成が構成される。
【００４０】
この研磨装置においては、カルーセル１４を適宜回転させることにより、研磨ヘッド１６a 〜１６d を順次次の研磨テーブル１２a 〜１２c に移動させて研磨ヘッド１６a 〜１６d に取り付けられた被研磨膜の表面の研磨を行う。
なお、研磨パッド１３a 〜１３c としては、例えば、ニッタハース社製の研磨パッド（型番：ＩＣ１５１０）を用いる。
【００４１】
図３及び図４参照  
図３は、図２に示した研磨装置の一部側面図であり、また、図４は、図３に対応する平面図であり、ここでは、研磨テーブル１２a と研磨ヘッド１６a の組合せとして示している。
図３に示すように、研磨ヘッド１６a 〜１６d は、半導体基板等の被処理基板３０を支持するとともに、被処理基板３０の飛び出しを抑えるストッパ１９が設けられている。
【００４２】
この場合、搬送工程或いは待機・退避工程においては、回転軸２０を介した真空吸引により被処理基板３０を真空チャックして保持し、研磨工程においては回転軸２０を介して気体を吹きつけることによって被処理基板３０を研磨パッド１３a 〜１３c に押し付ける。
【００４３】
また、研磨テーブル１２a 〜１２c 上には、それぞれ複数のノズル２１a 〜２１c が設けられている。
例えば、ノズル２１a からは、セリア研磨剤を研磨パッド１２a 〜１２c 上に供給し、また、ノズル２１b からは、純水を研磨パッド１２a 〜１２c 上に供給し、さらに、ノズル２１c からはシリカ研磨剤を研磨パッド１２a 〜１２c に供給する。
【００４４】
ノズル２１a 〜２１c は、図４に示すように、研磨テーブル１２a 〜１２c の半径方向にそれぞれ個別に移動可能に構成されており、そのため、研磨剤を供給する位置と純水を供給する位置とを、適宜個別に設定することが可能である。
【００４５】
図５参照  
図５は、目立て装置を説明するための要部拡大断面図であり、ここでは目立て装置１７a を代表して説明する。
図に示すように、目立て装置１７a は回転自在のダイヤモンドディスク１８a を備えており、このダイヤモンドディスク１８a は、例えば、ステンレスよりなる台金２２にニッケルめっき２３により、例えば、１５０μｍ程度の粒状のダイヤモンド２４を１ｃｍ2 当たり数個程度固定することにより構成されている。
【００４６】
次に、図６乃至図８を参照して、本発明の実施例１の半導体装置の製造工程を説明する。
図６参照  
まず、シリコン基板３１上の全面に、例えば熱酸化法により、厚さが、例えば、１０ｎｍのシリコン酸化膜３２を形成したのち、全面に、例えばＣＶＤ法により厚さが、例えば、１００ｎｍのシリコン窒化膜３３を形成する。
【００４７】
次いで、通常のフォトリソグラフィ技術を用い、シリコン窒化膜３３及びシリコン酸化膜３２にシリコン基板３１に達する開口部３４を形成したのち、開口部３４が形成されたシリコン窒化膜３３をマスクとしてシリコン基板３１に異方性エッチングを施すことによってトレンチ３５を形成する。
なお、トレンチ３５の深さは、シリコン窒化膜３３の表面から例えば３００ｎｍ程度とする。
【００４８】
次いで、全面に、例えば高密度プラズマＣＶＤ法により、厚さが、例えば、４５０ｎｍのシリコン酸化膜３６を形成してトレンチ３５を完全にシリコン酸化膜３６で埋め込むことによって、被処理基板３０となる。
【００４９】
図７参照  
次いで、被処理基板３０を、上述の研磨ヘッド１６a により被研磨膜であるシリコン酸化膜３６が下面側に位置するように支持したのち、カルーセル１４を反時計回りに９０度程度回転させることにより、被処理基板３０を支持する研磨ヘッド１６a を、上面に研磨パッド１３a が設けられた研磨テーブル１２a 上に位置するように移動する。
【００５０】
次いで、ＣＭＰ法により、被処理基板３０に形成されたシリコン酸化膜３６に対して第１の研磨ステップを研磨テーブル１２a で行う。
この第１の研磨ステップにおいては、研磨ヘッド１６a により被処理基板３０を回転させながら、研磨ヘッド１６a を降下させ、シリコン酸化膜３６の表面を研磨パッド１３a の表面に押し付けるとともに、研磨テーブル１２a を回転させながら、ノズル２１c を介して研磨パッド１３a 上に研磨剤を供給して研磨を行う。
【００５１】
この第１の研磨ステップにおける研磨条件としては、研磨ヘッド１６a を１００〜５００ｇ重／ｃｍ2 、例えば、２１０ｇ重／ｃｍ2 の研磨圧力で研磨パッド１３a に押し付けた状態で、研磨ヘッド１６a を７０〜１５０回転／分、例えば、９８回転／分の回転数で回転させるとともに、研磨テーブル１２a を７０〜１５０回転／分、例えば、１００回転／分の回転数で回転させる。
【００５２】
また、研磨剤としては、純水に１２重量％程度のシリカと、分散剤としてＫＯＨのようなアルカリ溶液を加えてｐＨを１０〜１１程度に調整した研磨剤を用い、０．１〜０．３リットル／分、例えば、０．２リットル／分の供給量で、研磨パッド１３a の中心の位置Ｐ1 に供給する。
なお、このような研磨剤としては、例えば、キャボット社製の研磨剤（型番：Ｓｅｍｉ−Ｓｐｅｒｓｅ  １２、或いは、Ｓｅｍｉ−Ｓｐｅｒｓｅ  ２５を２倍希釈したもの）を挙げることができる。
【００５３】
この第１の研磨ステップ後におけるシリコン窒化膜３３上のシリコン酸化膜３６の膜厚は１５０〜３００ｎｍとするものであり、例えば、第１の研磨ステップの研磨時間を４０秒程度とすることにより２５０ｎｍとする。
なお、第１の研磨ステップの研磨時間を長くしすぎると、後述するように第２の研磨ステップでシリコン窒化膜３３が露出する。
【００５４】
なお、この第１の研磨工程において、目立て装置１７a を用いて研磨パッド１３a の目立てを同時に行う。
この目立てを行う際の条件としては、ダイヤモンドディスク１８a が研磨パッド１３a に加える荷重を例えば、１３００〜４６００ｇ重とし、ダイヤモンドディスク１８a の回転数を、例えば７０〜１２０回転／分として行う。
【００５５】
次いで、カルーセル１４を用いて研磨パッド１６a を９０°回転させて、研磨パッド１６a を次の研磨テーブル１２b へ移動させて第２の研磨ステップを行う。
この第２の研磨ステップにおいては、研磨ヘッド１６a により被処理基板３０を回転させながら、研磨ヘッド１６a を降下させ、シリコン酸化膜３６の表面を研磨パッド１３b の表面に押し付けるとともに、研磨テーブルさせながら、ノズル２１a を介して研磨パッド１３b 上に研磨剤を供給してメイン研磨を行う。
なお、この場合も第１の研磨ステップと同様の目立てを同時に行う。
【００５６】
この第２の研磨ステップにおける研磨条件としては、研磨ヘッド１６a を１００〜５００ｇ重／ｃｍ2 、例えば、２８０ｇ重／ｃｍ2 の研磨圧力で研磨パッド１３b に押し付けた状態で、研磨ヘッド１６a を７０〜１５０回転／分、例えば、１１８回転／分の回転数で回転させるとともに、研磨テーブル１２b を７０〜１５０回転／分、例えば、１２０回転／分の回転数で回転させる。
【００５７】
また、研磨剤としては、主に純水、二酸化セリウム、界面活性剤からなる研磨剤を用い、０．０５〜０．３リットル／分、例えば、０．２リットル／分の供給量で、研磨パッド１３b の中心の位置Ｐ1 に供給する。
なお、このような研磨剤としては、例えば、デュポンエアープロダクツナノマテリアルズ製の研磨剤（型番：ＭＩＣＲＯＰＬＡＮＡＲ  ＳＴＩ２１００）を挙げることができる。
【００５８】
この第２の研磨ステップ後におけるシリコン窒化膜３３上の酸化膜シリコン酸化膜３６の膜厚は５０〜１５０ｎｍとするものであり、例えば、第２の研磨ステップの研磨時間を１２０秒程度とすることにより１００ｎｍとする。
なお、第２の研磨ステップの研磨時間を長くしすぎるとシリコン窒化膜３３が露出することになる。
【００５９】
図８参照  
次いで、カルーセル１４を用いて研磨パッド１６a を９０°回転させて、研磨パッド１６a を次の研磨テーブル１２c へ移動させて第３の研磨ステップを行う。
この第３の研磨ステップにおいては、研磨ヘッド１６a により被処理基板３０を回転させながら、研磨ヘッド１６a を降下させ、シリコン酸化膜３６の表面を研磨パッド１３c の表面に押し付けるとともに、研磨テーブルさせながら、ノズル２１a 及びノズル２１b を介して研磨パッド１３c 上に研磨剤及び純水を供給して仕上げ研磨を行う。
なお、この場合も第１の研磨ステップと同様の目立てを同時に行う。
【００６０】
この第３の研磨ステップにおける研磨条件としては、研磨ヘッド１６a を１００〜５００ｇ重／ｃｍ2 、例えば、２１０ｇ重／ｃｍ2 の研磨圧力で研磨パッド１３c に押し付けた状態で、研磨ヘッド１６a を７０〜１５０回転／分、例えば、９８回転／分の回転数で回転させるとともに、研磨テーブル１２c を７０〜１５０回転／分、例えば、１００回転／分の回転数で回転させる。
【００６１】
また、研磨剤としては、主に純水、二酸化セリウム、界面活性剤からなる研磨剤を用い、０．０５〜０．３リットル／分、例えば、０．０８リットル／分の供給量で、研磨パッド１３c の中心の位置Ｐ1 に供給するとともに、純水を０．０５〜０．５リットル／分、例えば、０．３５リットル／分の供給量でノズル２１a の位置よりも研磨パッド１３c の中心に対して外側に供給する。
【００６２】
この第３の研磨ステップによって、シリコン窒化膜３３上の酸化膜シリコン酸化膜３６を完全に除去するように、例えば、第３の研磨ステップの研磨時間を９０秒程度とすることによって、１枚の被処理基板に対する全ての研磨工程が終了する。
【００６３】
以降は、シリコン窒化膜３３及びシリコン酸化膜３２をエッチング除去することによりトレンチ３５内に埋め込まれたシリコン酸化膜３６より素子分離領域３７が形成され、この素子分離領域３７により、素子領域３８が画定される。  
この後、素子領域３８内に、トランジスタ等が形成される。
【００６４】
この本発明の実施例においては１枚の被処理基板の処理に要する時間は約２５０秒（＝４０＋１２０＋９０）であるので、１時間当たりの処理枚数は１４となり、従来の１ステップで研磨した場合の９枚／時間に比べて研磨時間が大幅に短縮された。
但し、生産ラインによる実際の工程では、３つの研磨テーブルにおいて３つの研磨ステップの研磨を同時に行うので、実際の研磨時間は一番研磨時間の長い第２の研磨ステップの研磨時間１２０秒で決まることになり、各研磨テーブル間の搬送時間を加えた実測値では１７枚／時間となり、研磨時間はさらに短縮されることになる。
【００６５】
このように、シリカスラリーと二酸化セリウムのスラリーを併用し、且つ研磨を３ステップに分けることで、二酸化セリウムを含むスラリーでの研磨時間を短くすることができ、且つ研磨のスループットを上げることが可能になる。
【００６６】
次に、図９乃至図１１を参照して、上記の実施例１における研磨時間条件及び研磨膜厚条件の根拠を説明する。
この条件出しにおいては、まず、第１の研磨ステップ完了後のシリコン窒化膜３３上のシリコン酸化膜３６の膜厚を条件振りし、第２ステップを段差緩和が進まなくなる領域まで研磨を行い第２の研磨ステップ後のシリコン窒化膜３３上のシリコン酸化膜３６の膜厚を測定した。
なお、膜厚測定は光学式膜厚測定装置ＡＳＥＴ−Ｆ５ｘ（ＫＬＡ−Ｔｅｎｃｏｒ社製商品名）を用いて行った。
【００６７】
図９参照  
図９は、第２の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚の第１の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚依存性の説明図であり、シリコン窒化膜３３上のシリコン酸化膜３６の膜厚は、第１の研磨ステップ後の膜厚が１５０ｎｍ程度までは差が無く、１５０ｎｍ程度を下回ると薄くなることがわかった。
【００６８】
図１０参照  
図１０は、第３の研磨ステップ後のシリコン窒化膜の膜厚の第２の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚依存性の説明図であり、第２の研磨ステップ完了後のシリコン窒化膜３３上のシリコン酸化膜３６が５０ｎｍを下回ると、第３の研磨ステップでシリコン窒化膜３３が膜減する所謂過研磨状態になることがわかった。
【００６９】
図１１参照  
図１１は、第２の研磨ステップに要する時間の第１の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚依存性の説明図であり、第１の研磨ステップ完了後のシリコン窒化膜３３上のシリコン酸化膜３６が３００ｎｍ程度を上回ると、第２の研磨ステップに要する時間が増大することがわかる。
【００７０】
なお、第１の研磨ステップに要する時間は、第１の研磨ステップでの研磨レートが３００ｎｍ／分程度であることから、第１の研磨ステップ完了後のシリコン窒化膜３３上のシリコン酸化膜３６の膜厚が４０ｎｍになる場合でも６０秒はかからないため、本発明の研磨にけるスループットは第２の研磨ステップに左右されることになる。
【００７１】
以上の結果より、第２の研磨ステップ完了後のシリコン窒化膜３３上のシリコン酸化膜３６の膜厚を再現性良く制御するとともに第２の研磨ステップに要する時間を短くするためには、第１の研磨ステップ完了後のシリコン窒化膜３３上のシリコン酸化膜３６の膜厚を１５０〜２５０ｎｍとすることが望ましいことがわかる。
【００７２】
また、第３の研磨ステップにおいて所謂過研磨状態を発生させないためには、第２の研磨ステップ完了後のシリコン窒化膜３３上のシリコン酸化膜３６の膜厚は５０ｎｍ以上が必要となることがわかる。
【実施例２】
【００７３】
次に、図１２を参照して、本発明の研磨方法を適用した本発明の実施例２のＤＲＡＭの製造工程を簡単に説明する。
図１２参照  
まず、ｎ型シリコン基板４１に上述の３段階に分割したＣＭＰ法を用いてＳＴＩ構造の素子分離絶縁膜４２を形成したのち、素子分離絶縁膜４２で囲まれた矩形状の素子領域にＢをイオン注入してｐ型ウエル領域４３を形成する。
【００７４】
次いで、ウエットＯ2 を用いて熱酸化によってゲート絶縁膜４４を形成したのち、アモルファスＳｉ層を、例えば、厚さ１００ｎｍ堆積させ、次いで、ＡｓまたはＰをイオン注入することによって導電性を有するＳｉゲート電極層４６とする。
【００７５】
次いで、例えば、厚さが１００ｎｍのＷＳｉ2 層４７及び、プラズマＣＶＤ法を用いて、例えば、厚さが１００ｎｍのＳｉＮ膜４８を順次堆積させたのち、フォトリソグラフィ技術を用いて、メモリセル部においてパターニング及びエッチングを行うことによって、ゲート電極及びそれに連続するワード線４５を形成する。
【００７６】
次いで、Ｐをイオン注入することによってｎ型ドレイン領域４９及びｎ型ソース領域５０を形成したのち、ＣＶＤ法を用いて全面に、厚さが、例えば、６０ｎｍのＳｉＮ膜５１を堆積させ、メモリセル部をレジストでマスクした状態で異方性エッチングを施すことによって、他のトランジスタ部のゲート電極の側壁にスペーサを形成し、次いで、このスペーサをマスクとしてＡｓをイオン注入することによって他のトランジスタ部にｎ+ 型ソース・ドレイン領域（いずれも図示を省略）を形成したのち、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法を用いて熱処理を行うことによってイオン注入に伴う欠陥を回復する。
【００７７】
次いで、全面にＣｏを堆積させたのち熱処理を行うことによって、他のトランジスタ部におけるｎ+ 型ソース・ドレイン領域の表面にのみＣｏＳｉ2 からなるシリサイド電極を形成し、次いで、過酸化水素水とアンモニア水の混合液または硫酸と過酸化水素水の混合液を用いてエッチングすることによって未反応のＣｏを除去する（図示は省略）。
【００７８】
次いで、再び、ＣＶＤ法を用いて全面に、厚さが、例えば、２０ｎｍのＳｉＮ膜５２を堆積させたのち、全面にＳｉＯ2 膜５３を堆積させ、次いで、再び、上述の３段階に分割したＣＭＰ法を用いてＳｉＯ2 膜５３を平坦化する。
なお、この場合の平坦化はＳｉＮ膜５２をストッパ膜とするものではなく、ＳｉＯ2 膜５３の表面の凹凸をなくして表面を平坦化するものである。
【００７９】
次いで、ＳｉＯ2 膜５３、ＳｉＮ膜５２、及び、ＳｉＮ膜５１を順次をエッチングして、ｎ型ドレイン領域４９及びｎ型ソース領域５０を露出させる。
このエッチング工程において、ワード線４５の側壁にＳｉＮ膜５１，５２の残部によるサイドウォール５４が形成される。
【００８０】
次いで、全面に、例えば、Ｐをドープしたドープト多結晶シリコン層を厚く堆積させたのち、上述の３段階に分割したＣＭＰ法を用いてＳｉＯ2 膜５３の表面が露出するまで研磨することによって、ＳｉＯ2 膜５３上に堆積したドープト多結晶シリコン層を除去してコンタクトホール内に埋め込まれた多結晶シリコンプラグ５５，５６を形成する。
【００８１】
次いで、プラズマＣＶＤ法を用いて全面に、厚さが、例えば、１００ｎｍのＰ−ＳｉＯ2 膜５７を形成したのち、ビット線に対するコンタクト部において多結晶シリコンプラグ５６に対するコンタクトホールを形成し、次いで、再び、上述の３段階に分割したＣＭＰ法を用いてこのコンタクトホールをドープト多結晶シリコンで埋め込んでプラグ５８を形成する。
【００８２】
次いで、全面に、厚さが、例えば、２０ｎｍのＴｉ膜、厚さが、例えば、５０ｎｍのＴｉＮ膜、及び、厚さが、例えば、１００ｎｍのＷ膜を順次堆積させてＴｉ／ＴｉＮ／Ｗ構造を形成したのち、その上にＳｉＮ膜６０を形成し、次いで、所定パターンにエッチングすることによって、ｎ型ドレイン領域４９に接続するＴｉ／ＴｉＮ／Ｗ構造のビット線５９を形成する。
【００８３】
次いで、全面にＳｉＮ膜を形成したのち、異方性エッチングを施すことによって、サイドウォール６１を形成し、次いで、ＨＤＰ（Ｈｉ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）−ＣＶＤ法を用いて、ＳｉＯ2 膜６２を堆積させたのち、再び、上述の３段階に分割したＣＭＰ法を用いてＳｉＯ2 膜６２を平坦化する。
【００８４】
次いで、多結晶プラグ５５に達するコンタクトホールを形成したのち、全面に、例えば、Ｐをドープしたドープト多結晶シリコン層を堆積させ、次いで、再び、上述の３段階に分割したＣＭＰ法を用いてＳｉＯ2 膜６２の表面が露出するまで研磨することによって、多結晶シリコンプラグ６３を形成する。
【００８５】
次いで、減圧化学気相成長法（ＬＰＣＶＤ法）を用いて、エッチングストッパとなるＬＰ−ＳｉＮ膜６４を、例えば、厚さ１０ｎｍに成膜したのち、全面に、厚さが、例えば、１μｍのＢＰＳＧ膜（図示せず）を堆積させる。
【００８６】
次いで、ＢＰＳＧ膜及びＬＰ−ＳｉＮ膜６４を順次エッチングすることによって、多結晶シリコンプラグ６３に達する広い開口部を形成したのち、全面に、厚さが、例えば、５０ｎｍのＰをドープしたドープト多結晶シリコン層を堆積させ、次いで、ＣＭＰを用いてＢＰＳＧ膜上に堆積したドープト多結晶シリコン層を除去することによって両面シリンダー構造のストレージノード６５を形成する。
【００８７】
次いで、ＬＰ−ＳｉＮ膜６４をエッチングストッパとして用いて、ＨＦ水溶液によってＢＰＳＧ膜を選択的に除去したのち、ＬＰＣＶＤ法を用いてストレージノード６５の表面に、例えば、７００℃において、厚さが、例えば、５ｎｍのＳｉＮ膜を堆積させてキャパシタの誘電体膜（図示を省略）とし、次いで、全面に、厚さが、例えば、１００ｎｍのＰをドープしたドープト多結晶シリコン層を堆積して複数のストレージノード６５に共通のセルプレート６６を形成することによって蓄積容量６７を形成する。
【００８８】
次いで、ＣＶＤ法を用いて全面に厚さが、例えば、１．５μｍのＳｉＯ2 膜６８を堆積させたのち、再び、３段階に分割したＣＭＰ法を用いてＳｉＯ2 膜６８を平坦化することによって、ＣＭＰ工程の伴うメモリセル部の基本的製造工程は終了する。
【００８９】
このように、本発明の実施例２においては、素子分離絶縁膜の形成工程、層間絶縁膜の平坦化工程、プラグの形成工程において、実施例１に示した３段階に分割したＣＭＰ法を用いているので、研磨表面を平坦にするととに、研磨時間を短縮することが可能になる。
【００９０】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記の研磨装置においては研磨テーブルを３つ設けて３枚のウェハを順次異なった３段階の研磨ステップで同時に研磨しているが、同じ研磨テーブルで順次３段階の研磨ステップを行っても良いものである。
【００９１】
また、上記の実施例においては、研磨と目立てを同時に行っているが、同時に行う必要はないものであり、研磨を行う前に目立てを行っても良いものである。
なお、この場合には、目立ては、純水乃至は第１の研磨ステップに用いるシリカ系のスラリーを用いて目立てを行えば良い。
【００９２】
また、上記の各研磨ステップにおいては、研磨時間を制御することによって研磨量を制御しているが、各研磨ステップにおいて光学式の終点検出装置を用いてシリコン窒化膜３３上のシリコン酸化膜３６の膜厚をリアルタイムに測定しながら研磨しても良いものである。
【００９３】
或いは、研磨テーブルの制御電圧、ないしは制御電流の変化を捉える所謂トルク式終点検出を用いてシリコン窒化膜３３上のシリコン酸化膜３６の膜厚を制御しても良いものである。
【００９４】
また、上記の実施の形態においては、商品名の一例を挙げるだけで、セリア系研磨剤に用いる界面活性剤については特に言及していないが、水溶性であることが必要であり、アルフォオレフィンスルホン酸塩、アルキルベンゼンスルホン酸、アルキルベンゼンスルホン酸塩、アルキル硫酸エステル塩、アルキルエーテル硫酸エステル塩、メチルタウリン酸塩、アラニネート塩、スルホコハク酸塩、エーテルスルホン酸塩、エーテルカルボン酸、エーテルカルボン酸塩、アミノ酸塩、ポリカルボン酸型ポリマーの塩等のアニオン系界面活性剤が挙げられる。
【００９５】
具体的にはラウリル硫酸トリエタノールアミン、ラウリル硫酸アンモニウム、ポリオキシエチレンアルキルエーテル硫酸トリエタノールアミン、ポリアクリル酸アンモニウム塩、ポリアクリル酸アミン塩等が挙げられ、研磨特性の観点からは、ポリアクリル酸アンモニウム塩、ポリアクリル酸アミン塩が望ましい。
【００９６】
また、上記の実施例においては、第１の研磨剤としてシリカ系スラリーを用い、第２の研磨剤としてセリア系スラリーを用いているが、これらに限られるものではなく、第１の研磨剤としては相対的に硬度の大きな研磨砥粒と分散剤とを含む研磨剤であれば良く、また、第２の研磨剤としては被研磨膜及び第１の研磨砥粒より硬度の小さな研磨砥粒と界面活性剤とを含む研磨剤であれば良い。
【００９７】
また、研磨砥粒もシリカ及びセリアの組合せに限られるものではなく、これらの他にアルミナ、ＳｉＮ、チタニア、或いは、ハフニア等を被研磨膜の硬度に応じて適宜組み合わせれば良い。
【００９８】
また、上記の実施例２においては、導電体膜の研磨工程としては、多結晶シリコン膜の研磨工程しか説明していないが、ダマシン法によりＣｕ等の金属埋込配線を形成する場合にも適用されるものであり、その場合には、各研磨ステップにおいて研磨砥粒としてシリカ粒子を用いたＣｕ用スラリー及び研磨砥粒としてセリア粒子を用いたＣｕ用スラリーを用いれば良い。
【００９９】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  基板１上に成膜した被研磨膜３を研磨する工程において、前記研磨工程を三分割し、第１の研磨ステップで、主に純水、第１の研磨砥粒５、分散剤６からなる第１の研磨剤４を用いて研磨し、第２の研磨ステップで、主に純水、前記被研磨膜３及び第１の研磨砥粒５よりも硬度の低い第２の研磨砥粒８、界面活性剤９からなる第２の研磨剤７を用いて研磨し、第３の研磨ステップで、前記第２の研磨剤７を純水で希釈した第３の研磨剤１０を用いて研磨することを特徴とする被研磨膜の研磨方法。
（付記２）  上記第１の研磨ステップ乃至第３の研磨ステップをそれぞれ別々の研磨テーブルにおいて行うことを特徴とする付記１記載の被研磨膜の研磨方法。
（付記３）  上記第３の研磨ステップにおいて、前記第３の研磨ステップを行う研磨テーブル上で上記第２の研磨剤７を純水と希釈することによって上記第３の研磨剤１０とすることを特徴とする付記１または２に記載の被研磨膜の研磨方法。
（付記４）  上記被研磨膜３が絶縁膜であり、且つ、上記第１の研磨砥粒５が二酸化珪素粒子であり、また、上記第２の研磨砥粒８が二酸化セリウム粒子であることを特徴とする付記１乃至３のいずれか１に記載の被研磨膜の研磨方法。
（付記５）  上記第１の研磨ステップ終了後における下地ストッパ膜２上の上記絶縁膜の残存膜厚を１５０〜２５０ｎｍとし、上記第２の研磨ステップ終了後における前記下地ストッパ膜２上の絶縁膜の残存膜厚を５０ｎｍ以上とすることを特徴とする付記４記載の被研磨膜の研磨方法。
（付記６）  上記基板１が半導体基板であり、上記研磨工程が素子分離埋込膜の研磨工程であることを特徴とする付記１乃至５のいずれか１に記載の被研磨膜の研磨方法。
（付記７）  上記基板１が半導体基板であり、上記研磨工程が前記半導体基板上に設けた電極或いは配線の上に成膜した絶縁膜の平坦化工程であることを特徴とする付記１乃至５のいずれか１に記載の被研磨膜の研磨方法。
（付記８）  上記基板１が半導体基板であり、上記研磨工程が前記半導体基板上に形成されたキャパシタ上に成膜された絶縁膜の平坦化工程であることを特徴とする付記１乃至５のいずれか１に記載の被研磨膜の研磨方法。
（付記９）  上記基板１が半導体基板であり、且つ、上記被研磨膜３は導電体膜であり、上記研磨工程が前記半導体基板上に成膜された絶縁膜に凹部への導電体の埋込工程であることを特徴とする付記１乃至３のいずれか１に記載の被研磨膜の研磨方法。
【産業上の利用可能性】
【０１００】
本発明の活用例としては、半導体集積回路装置のＳＴＩ構造の形成工程が典型的なものであるが、半導体装置の製造工程に限られるものではなく、アクティブマトリクス型液晶表示装置やアクティブマトリクス型有機ＥＬ表示装置のＴＦＴ基板の平坦化膜の研磨工程や、酸化物超電導デバイスの研磨工程、さらには、強誘電体を用いた光偏向素子等の強誘電体デバイスの平坦化工程にも適用されるものである。
【図面の簡単な説明】
【０１０１】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例に用いる研磨装置の概略的平面図である。
【図３】図２に示した研磨装置の一部側面図である。
【図４】図３に対応する平面図である。
【図５】目立て装置を説明するための要部拡大断面図である。
【図６】本発明の実施例１の半導体装置の途中までの製造工程の説明図である。
【図７】本発明の実施例１の半導体装置の図６以降の途中までの製造工程の説明図である。
【図８】本発明の実施例１の半導体装置の図７以降の製造工程の説明図である。
【図９】第２の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚の第１の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚依存性の説明図である。
【図１０】第３の研磨ステップ後のシリコン窒化膜の膜厚の第２の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚依存性の説明図である。
【図１１】第２の研磨ステップに要する時間の第１の研磨ステップ後のシリコン窒化膜上のシリコン酸化膜の膜厚依存性の説明図である。
【図１２】本発明の研磨方法を適用した本発明の実施例２のＤＲＡＭの製造工程の説明図である。
【図１３】ＳＴＩ法による素子分離領域の形成工程の説明図である。
【図１４】提案されている研磨剤を用いた研磨工程における研磨のメカニズムを示す概念図である。
【符号の説明】
【０１０２】
１  基板
２  ストッパ膜
３  被研磨膜
４  第１の研磨剤
５  第１の研磨砥粒
６  分散剤
７  第２の研磨剤
８  第２の研磨砥粒
９  界面活性剤
１０  第３の研磨剤
１１  基台
１２a 〜１２c   研磨テーブル
１３a 〜１３c   研磨パッド
１４  カルーセル
１５a 〜１５d   アーム
１６a 〜１６d   研磨ヘッド
１７a 〜１７c   目立て装置
１８a 〜１８c   ダイヤモンドディスク
１９  ストッパ
２０  回転軸
２１a 〜２１c   ノズル
２２  台金
２３  ニッケルめっき
２４  ダイヤモンド
３０  被処理基板
３１  シリコン基板
３２  シリコン酸化膜
３３  シリコン窒化膜
３４  開口部
３５  トレンチ
３６  シリコン酸化膜
３７  素子分離領域
３８  素子領域
４１  ｎ型シリコン基板
４２  素子分離絶縁膜
４３  ｐ型ウエル領域
４４  ゲート絶縁膜
４５  ワード線
４６  Ｓｉゲート電極層
４７  ＷＳｉ2 層
４８  ＳｉＮ膜
４９  ｎ型ドレイン領域
５０  ｎ型ソース領域
５１  ＳｉＮ膜
５２  ＳｉＮ膜
５３  ＳｉＯ2 膜
５４  サイドウォール
５５  多結晶シリコンプラグ
５６  多結晶シリコンプラグ
５７  Ｐ−ＳｉＯ2 膜
５８  プラグ
５９  ビット線
６０  ＳｉＮ膜
６１  サイドウォール
６２  ＳｉＯ2 膜
６３  多結晶シリコンプラグ
６４  ＬＰ−ＳｉＮ膜
６５  ストレージノード
６６  セルプレート
６７  蓄積容量
６８  ＳｉＯ2 膜
７１  半導体基板
７２  シリコン酸化膜
７３  シリコン窒化膜
７４  開口部
７５  トレンチ
７６  シリコン酸化膜
７７  素子分離領域
７８  素子領域
８１  半導体基板
８２  トレンチ
８３  ストッパ膜
８４  被研磨膜
８５  研磨パッド
８６  添加剤
８７  研磨砥粒
【図１】
2006332437.tif 000003
【図２】
2006332437.tif 000004
【図３】
2006332437.tif 000005
【図４】
2006332437.tif 000006
【図５】
2006332437.tif 000007
【図６】
2006332437.tif 000008
【図７】
2006332437.tif 000009
【図８】
2006332437.tif 000010
【図９】
2006332437.tif 000011
【図１０】
2006332437.tif 000012
【図１１】
2006332437.tif 000013
【図１２】
2006332437.tif 000014
【図１３】
2006332437.tif 000015
【図１４】
2006332437.tif 000016