(57)【要約】【課題】  所定面積当たりの半導体集積回路の配置数を多くする。【解決手段】  複数のドライバーダイウエハと複数のデータ処理ダイウエハの半導体集積回路の良否を判定し（202）、ドライバーダイウエハとデータ処理ダイウエハの互いに群応する半導体集積回路が良の組合せを多くとれるドライバーダイウエハとデータ処理ダイウエハとの組合せを決定し（202,204）、決定された組合せ毎に接着し（206）、決定された組合せ毎に、互いに良の判定の半導体集積回路の駆動回路側に光通信素子を取り付ける（208）。互い良の判定の半導体集積回路毎に切断して、半導体集積回路群を製造し（210）、半導体集積回路群を中継基板に取り付けて、半導体集積回路体を製造し（212）、半導体集積回路体を封止する（214）。【選択図】        図１３
2006269838.tif 000002
【特許請求の範囲】
【請求項１】
光通信素子を駆動させる機能を有する第１の半導体集積回路が複数形成された複数の第１の半導体基板各々における各第１の半導体集積回路と、光通信素子の駆動を制御する機能を有する第２の半導体集積回路が複数形成された複数の第２の半導体基板各々における各第２の半導体集積回路との良否を判定するステップと、
前記判定結果に基づいて、第１の半導体基板と第２の半導体基板とを重ね合わせるとした場合、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数を計数するステップと、
前記計数結果に基づいて、第１の半導体基板と第２の半導体基板との組合せを決定するステップと、
前記決定された組合せにおける第１の半導体基板と第２の半導体基板とを積層するステップと、
互いに良となる第１の半導体集積回路と第２の半導体集積回路との組における第１の半導体集積回路側に光通信素子を搭載するステップと、
互いに良となる第１の半導体集積回路と第２の半導体集積回路との組を、前記積層された第１の半導体基板と第２の半導体基板とから切断するステップと、
を備えた半導体集積回路群の製造方法。
【請求項２】
前記搭載のステップは、前記接合のステップの後で、前記切断のステップの前に行うことを特徴とする請求項１記載の半導体集積回路群の製造方法。
【請求項３】
光通信する光通信素子を駆動させる機能を有する第１の半導体集積回路と、
前記光通信素子の駆動を制御する機能を有する第２の半導体集積回路と、
を積層して構成された半導体集積回路群。
【請求項４】
前記光通信素子が前記第１の半導体集積回路に積層されたことを特徴とする請求項３記載の半導体集積回路群。
【請求項５】
請求項４に記載の半導体集積回路群と、
前記半導体集積回路群と前記光通信を補助する基板との間を中継する中継基板と、
を備えた半導体集積回路体。
【請求項６】
前記中継基板であって、
表面からくぼむくぼみ部が形成されると共に、
前記くぼみ部により露出され、前記光通信のための光が透過する透過性部材を備えた
ことを特徴とする請求項５記載の半導体集積回路体。
【請求項７】
前記透過性部材はガラスにより構成されたことを特徴とする請求項６記載の半導体集積回路体。
【請求項８】
前記透過性部材には、光を集光する光学系部分を備えていることを特徴とする請求項６又は請求項７記載の半導体集積回路体。
【請求項９】
前記中継基板に、前記透過性部材を支持する支持層が設けられていることを特徴とする請求項６乃至請求項８の何れか1項に記載の半導体集積回路体。
【請求項１０】
前記透過性部材は平面状に形成され、
前記支持層は、
前記透過性部材を挟んで保持する一群の挟持層と、
前記透過性部材の端部に当接する当接層と、
を備えていることを特徴とする請求項９記載の半導体集積回路体。
【請求項１１】
コンピュータに、以下の半導体基板組合せ決定処理を実行させる半導体基板組合せ決定プログラムであって、
前記半導体基板組合せ決定処理は、
記憶手段に、光通信素子を駆動させる機能を有する第１の半導体集積回路が複数形成された複数の第１の半導体基板各々における各第１の半導体集積回路と、光通信素子の駆動を制御する機能を有する第２の半導体集積回路が複数形成された複数の第２の半導体基板各々における各第２の半導体集積回路との良否判定結果を記憶するステップと、
計数手段により、前記判定結果に基づいて、第１の半導体基板と第２の半導体基板とを重ね合わせるとした場合、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数を計数するステップと、
決定手段により、前記計数結果に基づいて、第１の半導体基板と第２の半導体基板との組合せを決定するステップと、
を備えた半導体基板組合せ決定プログラム。
【請求項１２】
前記複数の第１の半導体基板と前記複数の第２の半導体基板の一方の半導体基板各々の各半導体集積回路の良否判定結果に基づいて、半導体集積回路が良でない数の大きい順に、前記計数のステップ及び前記決定のステップを実行することを特徴とする請求項１１記載の半導体基板組合せ決定プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路群の製造方法、半導体集積回路群、半導体集積回路体、及び半導体基板組合せ決定プログラムにかかり、より詳細には、複数の半導体集積回路を備えて構成された半導体集積回路群の製造方法、半導体集積回路群、半導体集積回路体、及び半導体基板組合せ決定プログラムに関する。
【背景技術】
【０００２】
従来、光通信素子を備えた半導体集積回路を複数、導光路を備えた基板に接合し、複数の半導体集積回路各々の光通信素子間を、基板内部に設けられた導光路を介して光通信することが行われている（特許文献１参照）。
【０００３】
ところで、最近、光通信では、大量のデータを高速に送受信することが要請されている。このため、従来では、光通信素子を単に駆動（発光、受光）させるだけではなく、光通信素子の駆動を制御する必要があった。このため、光通信素子を駆動させる機能を有する第１の半導体集積回路と、光通信素子の駆動を制御する機能を有する第２の半導体集積回路とを基板に平面状に配置して接合している。
【特許文献１】米国特許第6.724.794号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、第１の半導体集積回路と第２の半導体集積回路とを基板に平面状に配置するので、所定の面積当たりに接合できる半導体集積回路の個数が制限され、半導体集積回路の高密度設計をすることができなかった。
【０００５】
本発明は、上記事実に鑑み成されたもので、所定面積当たりの半導体集積回路の配置数を多くすることの可能な半導体集積回路群の製造方法、半導体集積回路群、半導体集積回路体、及び半導体基板組合せ決定プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために請求項１に記載の発明の半導体集積回路群（半導体集積回路構造体）の製造方法は、光通信素子を駆動させる機能を有する第１の半導体集積回路が複数形成された複数の第１の半導体基板各々における各第１の半導体集積回路と、光通信素子の駆動を制御する機能を有する第２の半導体集積回路が複数形成された複数の第２の半導体基板各々における各第２の半導体集積回路との良否を判定するステップと、前記判定結果に基づいて、第１の半導体基板と第２の半導体基板とを重ね合わせるとした場合、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数を計数するステップと、前記計数結果に基づいて、第１の半導体基板と第２の半導体基板との組合せを決定するステップと、前記決定された組合せにおける第１の半導体基板と第２の半導体基板とを積層するステップと、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組における第１の半導体集積回路側に光通信素子を搭載するステップと、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組を、前記積層された第１の半導体基板と第２の半導体基板とから切断するステップと、を備えている。
【０００７】
即ち、判定のステップでは、光通信素子を駆動させる機能を有する第１の半導体集積回路が複数形成された複数の第１の半導体基板各々における各第１の半導体集積回路と、光通信素子の駆動を制御する機能を有する第２の半導体集積回路が複数形成された複数の第２の半導体基板各々における各第２の半導体集積回路との良否を判定する。
【０００８】
計数のステップでは、前記判定のステップにおける判定結果に基づいて、第１の半導体基板と第２の半導体基板とを重ね合わせるとした場合、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数を計数する。
【０００９】
決定のステップでは、前記計数のステップにおける計数結果に基づいて、第１の半導体基板と第２の半導体基板との組合せを決定する。なお、本決定のステップでは、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数が最大となる第１の半導体基板と第２の半導体基板との組合せを決定するのが原則であるのが、必ずしもこれ限定されるものではない。例えば、ある第２の半導体基板と、上記組の数が最大となる第１の半導体基板が複数存在する場合には、複数の第１の半導体基板の何れか１つを、この第２の半導体基板との組とする。他の第１の半導体基板については、上記組の数が最大とはならないが、この数よりも少ない他の第２の半導体基板と組み合わせる。
【００１０】
積層のステップでは、前記決定された組合せにおける第１の半導体基板と第２の半導体基板とを積層する。
【００１１】
搭載のステップでは、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組における第１の半導体集積回路側に光通信素子を搭載する。
【００１２】
切断のステップでは、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組を、前記積層された第１の半導体基板と第２の半導体基板とから切断する。
【００１３】
このように、第１の半導体集積回路と第２の半導体集積回路とを、平面状に配置するのではなく、積層するので、所定面積当たりの半導体集積回路の配置数を多くすることができる。
【００１４】
ここで、本発明では、上記搭載のステップは、積層のステップ及び切断のステップの前でも、これらのステップより後で可能であるが、請求項２のように、前記接合のステップの後で、前記切断のステップの前に行うようにしてもよい。
【００１５】
請求項３記載の発明の半導体集積回路群は、光通信する光通信素子を駆動させる機能を有する第１の半導体集積回路と、前記光通信素子の駆動を制御する機能を有する第２の半導体集積回路と、を積層して構成されている。なお、請求項４では、第１の半導体集積回路に光通信素子が積層されている。
【００１６】
請求項５記載の発明の半導体集積回路体は、請求項４に記載の半導体集積回路群と、前記半導体集積回路群と前記光通信を補助する基板との間を中継する中継基板と、を備えている。
【００１７】
ここで、中継基板は、請求項６のように、表面からくぼむくぼみ部が形成されると共に、前記くぼみ部により露出され、前記光通信のための光が透過する透過性部材を備えている。
【００１８】
なお、透過性部材は、請求項７のようにガラスにより構成してもよく、請求項８のように、光を集光する光学系部分を備えるようにしてもよい。
【００１９】
なお、請求項９のように、前記中継基板に、前記透過性部材を支持する支持層が設けるようにしてもよい。この場合、請求項１０のように、前記透過性部材は平面状に形成され、前記支持層は、前記透過性部材を挟んで保持する一群の挟持層と、前記透過性部材の端部に当接する当接層と、を備えている。
【００２０】
ここで、上記半導体集積回路群は、単一の第１の半導体集積回路と、単一の第２の半導体集積回路と、を積層して構成されるものに限定されず、複数の第１の半導体集積回路と、複数の第２の半導体集積回路と、を積層して構成するようにしてもよい。
【００２１】
また、上記第１の半導体基板と第２の半導体基板との組合せを、請求項１１記載の半導体基板組合せ決定プログラムを用いて、決定するようにしてもよい。即ち、請求項１１記載の発明は、コンピュータに、以下の半導体基板組合せ決定処理を実行させる半導体基板組合せ決定プログラムであって、前記半導体基板組合せ決定処理は、記憶手段に、光通信素子を駆動させる機能を有する第１の半導体集積回路が複数形成された複数の第１の半導体基板各々における各第１の半導体集積回路と、光通信素子の駆動を制御する機能を有する第２の半導体集積回路が複数形成された複数の第２の半導体基板各々における各第２の半導体集積回路との良否判定結果を記憶するステップと、計数手段により、前記判定結果に基づいて、第１の半導体基板と第２の半導体基板とを重ね合わせるとした場合、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数を計数するステップと、決定手段により、前記計数結果に基づいて、第１の半導体基板と第２の半導体基板との組合せを決定するステップと、を備えている。
この場合、請求項１２のように、前記複数の第１の半導体基板と前記複数の第２の半導体基板の一方の半導体基板各々の各半導体集積回路の良否判定結果に基づいて、半導体集積回路が良でない数の大きい順に、前記計数のステップ及び前記決定のステップを実行するようにしてもよい。
【発明の効果】
【００２２】
以上説明したように本発明は、第１の半導体集積回路と第２の半導体集積回路とを、平面状に配置するのではなく、積層するので、所定面積当たりの半導体集積回路の配置数を多くすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【００２４】
図１に示すように、第１の半導体基板としてのドライバーダイウエハ100は、後述する光通信素子１２を駆動（発光、または受光）させる機能を有する機能部１２Ｋを備えた第１の半導体集積回路１５０ｎ１が複数平面状に形成されている。また、第２の半導体基板としてのデータ処理ダイウエハ200には、第１の半導体集積回路１５０ｎ１による光通信素子１２の駆動を制御する第２の半導体集積回路２５ｎ１を複数平面状に形成されている。
【００２５】
ここで、本実施の形態では、ドライバーダイウエハ100とデータ処理ダイウエハ200とを重ね合せ、これにより、第１の半導体集積回路１５０ｎ１と第２の半導体集積回路２５０ｎ１とが重ね合されるようにしているので、ドライバーダイウエハ100の第１の半導体集積回路１５０ｎ１とデータ処理ダイウエハ200の第２の半導体集積回路２５０ｎ１とは互いに群応する位置に配置される。従って、ドライバーダイウエハ100とデータ処理ダイウエハ200は所定位置を基準に重ね合わされる。
【００２６】
図１４に示すように、ドライバーダイウエハ100、データ処理ダイウエハ200の第１の半導体集積回路１５０Ｎ１、第２の半導体集積回路２５０Ｎ１を検査する検査器１５４が、コンピュータ本体１５０に接続され、このコンピュータ１５０には、表示装置１５２が接続されている。なお、コンピュータ本体１５０、表示装置１５２は、パーソナルコンピュータによって構成することができる。
【００２７】
本実施の形態では、このようなドライバーダイウエハ100、データ処理ダイウエハ200を用いて、後述する半導体集積回路群、半導体集積回路体を製造するが、以下、この製造方法を図１３に示した処理手順に沿って説明する。
【００２８】
まず、図２に示すように、複数のドライバーダイウエハ100，複数のデータ処理ダイウエハ200を用意し、ステップ２０２で、上記検査器１５４を用いて、複数のドライバーダイウエハ100各々の複数の第１の半導体集積回路１５０ｎ１各々の良否を判定すると共に、複数のデータ処理ダイウエハ200各々の複数の第２の半導体集積回路２５０ｎ１各々の良否判定を行う。各半導体集積回路の良否判定結果は、検査器１５４からコンピュータ本体１５０に送信され、コンピュータ本体１５０内に設けられた図示しない記憶装置に記憶される。
【００２９】
ステップ２０４で、互いに対応する半導体集積回路が良の組合わせを多くとれるドライバーダイウエハ100とデータ処理ダイウエハ200との組合わせを決定する。
【００３０】
以下、本ステップ２０４の組合わせ決定処理プログラムを、図３を参照して説明する。
【００３１】
図３のステップ１０２で、複数のドライバーダイウエハ100各々を識別する変数ｊと、データ処理ダイウエハ200各々を識別する変数ｋを０に初期化する。
【００３２】
ステップ１０３で、各ドライバーダイウエハの各半導体集積回路１５０ｎ１の良否判定結果を、前述した記憶装置から取得し、ステップ１０４で、各ドライバーダイウエハの各半導体集積回路１５０ｎ１の良否判定結果に基づいて、良の判定結果の半導体集積回路の数が少ない順にドライバーダイウエハが変数ｊで識別されるように、ドライバーダイウエハの処理順を規定する。即ち、変数ｊが１、２、３、…となる毎に、良の判定結果の半導体集積回路の数が、例えば１５０のドライバーダイウエハ、１５５のドライバーダイウエハ、１５９のドライバーダイウエハ…が識別されるように、ドライバーダイウエハの処理順を規定する。ステップ１０５で変数ｊを１インクリメントし、ステップ１０６で、変数ｊで識別されるドライバーダイウエハｊの各半導体集積回路１５０ｎ１の良否判定結果を取得する。ステップ１０８で、変数ｋを１インクリメントし、ステップ１１０で、データ処理ダイウエハｋの各半導体集積回路２５０ｎ１の良否判定結果を、前述した記憶装置から取得する。なお、変数ｋは、データ処理ダイウエハを任意に識別する。
【００３３】
ステップ１１２で、ドライバーダイウエハｊ及びデータ処理ダイウエハｋの各半導体集積回路の良否判定結果に基づいて、当該ドライバーダイウエハｊとデータ処理ダイウエハｋとを重ね合わせるとした場合、互いに群応する各半導体集積回路が双方とも良である半導体集積回路の組の数を検出し、記憶装置に記憶する。
【００３４】
ステップ１１４で、ｋがデータ処理ダイウエハ200の総数ｋ０に等しいか否かを判断することにより、ドライバーダイウエハｊとの間で、互いに群応する各半導体集積回路が双方とも良の個数を全てのデータ処理第２００との間で検出したか否かを判断し、ｋが総数ｋ０に等しくないと判断された場合には、ドライバーダイウエハｊとの間で互いに群応する各半導体集積回路が双方とも良の個数を検出していないデータ処理ダイウエハ200があるので、ステップ１０８に戻って、以上の処理（ステップ１０８〜ステップ１１４）を実行する。
【００３５】
一方、変数ｋが総数ｋ０に等しいと判断した場合には、ドライバーダイウエハｊとの間で、互いに群応する各半導体集積回路が双方とも良の組の個数を全てのデータ処理ダイウエハ200について判定したので、ステップ１１６で、このドライバーダイウエハｊに群して、互いに群応する各半導体集積回路が双方とも良の個数が最大のデータ処理ダイウエハｋをドライバーダイウエハｊの組合わせの相手として決定する。
【００３６】
ステップ１１８で、変数ｊがドライバーダイウエハ100の総数ｊ０に等しいか否かを判断することによって、全てのドライバーダイウエハｊについて、データ処理ダイウエハとの組合わせが決定されたか否かを判断し、変数ｊが総数ｊ０に等しくないと判断された場合には、全てのドライバーダイウエハ100についてデータ処理ダイウエハ200との組合わせが決定されていないので、ステップ１０４に戻って、以上の処理（ステップ１０４〜ステップ１１８）を実行する。一方、変数ｊが総数ｊ０に等しいと判断された場合には、全てのドライバーダイウエハについてデータ処理ダイウエハとの組合わせが決定されたので、本プログラムを終了する。
【００３７】
これにより、図２に示すように、例えば、ｊ＝１で識別されるドライバーダイウエハ100と、ｋ＝２で識別されるデータ処理ダイウエハ200との組合わせが決定され、ｊ＝３で識別されるドライバーダイウエハ100とｋ＝１で識別されるデータ処理ダイウエハ200との組合せが決定される。
【００３８】
ステップ２０６で、上記のように決定されたドライバーダイウエハ100とデータ処理ダイウエハ200とを、各組合わせ毎に、図４及び図５に示すように接着し、ステップ２０８で、図５に示すように決定された組合わせ毎に、互いに良の判定結果の半導体集積回路の駆動回路（第１の半導体集積回路１５０ｎ１）側に光通信素子１２を搭載する（取り付ける）。
【００３９】
なお、光通信素子３０としては、発光素子（VCSEL）や受光素子（フォトダイウエハオード（PD））を用いることができる。
【００４０】
また、ドライバーダイウエハ100のにおける光通信素子１２の搭載面側にハンダ７２が接着され、このハンダ７２は、スルーホール７４を介してデータ処理ダイウエハ200における第２の半導体集積回路２５０ｎ１と接続されている。
【００４１】
ステップ２１０で、図６に示すように、互いに良の判定結果の半導体集積回路毎に切断して、図７に示すように、半導体集積回路群３００を製造する。なお、切断されたドラーバーダイウエハ部分１００Ａにおける光通信素子１２の搭載面側には、上記のようにハンダ７２が接着され、このハンダ７２は、スルーホール７４を介して第２の半導体集積回路２００Ｂと接続されている。
【００４２】
ステップ２１２で、半導体集積回路群３００を中継基板１４に取り付けて、半導体集積回路体を製造する。
【００４３】
ここで  中継基板１４を説明する。図８及び図９に示すように、中継基板１４には、表面からくぼむくぼみ部Ｋが形成されている。
【００４４】
また、中継基板１４は、上記くぼみ部Ｋにより露出され、上記光通信のための光が透過する透過性部材２６を備えている。この透過性部材２６は、ガラスにより構成されている。また、透過性部材２６には、光を集光するレンズ等の光学系部分２４が形成されている。なお、ガラスにより構成された透過性部材２６に、レンズ等の光学系部分２４を形成するためには、例えば、レーザーアブレーション、エッチング、スタンピングなどを用いることができる。
【００４５】
ここで、光通信素子１２における光通信の光の強さが大きければ、上記光学系部分２４は特に必要ない。しかし、上記光学系部分２４を形成することにより、光の強さを小さくすることができ、省エネルギーを図ることができる。
【００４６】
透過性部材２６は、支持層１８〜２２により支持されている。透過性部材２６は、平面状に形成されており、上記支持層１８〜２２は、具体的には、透過性部材２６を挟んで保持する一群の挟持層１８、２２と、透過性部材２６の端部に当接する当接層２０と、を備えている。
【００４７】
中継基板１４は、表面に表面層１６が設けられている。この表面層１６は、電気的に導通可能な配線層であって、前述した第１の半導体集積回路１５０ｎ１、特に、上記機能部１２Ｋとハンダを介して接続するハンダバンプ３０がもうけられている。なお、上挟持層１８、２２、当接層２０も、上記透過性部材２６を支持するばかりではなく、半導体集積回路１２や図しない基板等と接続される電気的に導通可能な配線層でもある。これらの層１６〜２２により、半導体集積回路群３００と基板との間の電気信号を中継することができる。
【００４８】
本実施の形態では更に、半導体集積回路対３００及び基板間の光通信を、中継基板１４を透過させることにより可能する。このため、上記各層１６〜２２各々は、中央に孔が形成されている。上記一群の挟持層１８、２２の内の、表面側の挟持層（一方の挟持層）１８の孔側の端部の位置は、表面層１６の穴側の端部の位置よりも中央側に延長している。従って、挟持層１８の表面の一部１８Ａが露出されている。この挟持層１８の表面の一部１８Ａと、他方の挟持層２２とにより、透過性部剤２６を挟持する。
【００４９】
上記ステップ２１２では、図１０に示すように、接着剤供給装置３５により接着剤３２をくぼみ部Ｋを囲むように塗布し、図１１に示すように、半導体集積回路群３００を、光通信素子１２が上記くぼみ部Ｋに挿入されるように、中継基板１４に接合する。
【００５０】
これにより、ドラーバーダイウエハ部分１００Ａにおける光通信素子１２の搭載面側に接着されたハンダ７２が中継基板１４と接続され、中継基板１４の図示しない配線により、中継基板１４の図示しない基板と接続される側に接着されたハンダ７６と接続される。
【００５１】
ステップ２１４で、図１２に示すように、半導体集積回路体３００を封止剤５０により封止して、半導体集積回路体４００の製造方法を終了する。
【００５２】
そして、半導体集積回路体を図示しない基板に接合する。よって、第２の半導体集積回路２００Ｂと基板とが、ハンダ７２、スルーホール７４、中継基板１４の図示しない配線、及びハンダ７６を介して接続される。
【００５３】
このように、第１の半導体集積回路と第２の半導体集積回路とを、平面状に配置するのではなく、積層するので、所定面積当たりの半導体集積回路の配置数を多くすることができる。
【００５４】
また、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数が最大となるドライバーダイウエハとデータ処理ダイウエハとの組合せを決定して重ね合わせているので、ドライバーダイウエハとデータ処理ダイウエハの半導体集積回路の利用効率を向上させることができる。
【００５５】
また、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の当該第１の半導体集積回路に光通信素子を取り付けているので、不必要な第１の半導体集積回路に光通信素子を取り付けることによる光通信素子の無駄な消費を排除することができいる。
【００５６】
なお、前述して実施の形態では、互いに良となる第１の半導体集積回路と第２の半導体集積回路との組の数が最大となるドライバーダイウエハとデータ処理ダイウエハとの組合せを決定しているが、本発明はこれに限定されるものではなく、例えば、あるデータ処理ダイウエハと、上記組の数が最大となるドライバーダイウエハが複数存在する場合には、複数のドライバーダイウエハの何れか１つを、このデータ処理ダイウエハとの組とする。他のドライバーダイウエハについては、上記組の数が最大とはならないが、この数よりも少ない他のデータ処理ダイウエハと組み合わせるようにしてもよい。
【００５７】
更に、前述した実施の形態では、良の判定結果の半導体集積回路の数が少ない順にドライバーダイウエハについて、データ処理ダイウエハを組み合わせているが、本発明はこれに限定されるものではなく、良の判定結果の半導体集積回路の数が少ない順にデータ処理ダイウエハについて、ドライバーダイウエハを組み合わせるようにしてもよい。
【００５８】
また、前述した実施の形態では、ドライバーダイウエハとデータ処理ダイウエハとを接合し、光通信素子を搭載した後に切断するようにしているが、本発明はこれに限定されるものではなく、ドライバーダイウエハとデータ処理ダイウエハとを接合し、互いに良の判定結果の半導体集積回路を切断した後に、第１の半導体集積回路側に光通信素子を搭載するようにしてもよい。
【００５９】
更に、上記半導体集積回路群は、単一の第１の半導体集積回路と、単一の第２の半導体集積回路と、を積層して構成されるものに限定されず、複数の第１の半導体集積回路と、複数の第２の半導体集積回路と、を積層して構成するようにしてもよい。
【図面の簡単な説明】
【００６０】
【図１】ドライバーダイウエハ及びデータ処理ダイウエハを示す図である。
【図２】ドライバーダイウエハとデータ処理ダイウエハの組合わせを示す図である。
【図３】ドライバーダイウエハとデータ処理ダイウエハの組見合わせの決定処理プログラムを示すフローチャートである。
【図４】決定された組合わせのドライバーダイウエハとデータ処理ダイウエハの接着する様子を示下図である。
【図５】接着されたドライバーダイウエハの第１の半導体集積回路に光通信素子を搭載する様子を示した図である。
【図６】半導体集積回路群毎に切断する様子を示した図である。
【図７】半導体集積回路群の断面図である。
【図８】中継基板の断面図である。
【図９】中継基板の斜視図である。
【図１０】中継基板に接着剤を塗布する様子を示した図である。
【図１１】半導体集積回路群を中継基板に配置した図である。
【図１２】半導体集積回路体を示す断面図である。
【図１３】半導体集積回路体の製造方法を示す処理手順を示す図である。
【図１４】ドライバーダイウエハ及びデータ処理ダイウエハの検査装置及び、ドライバーダイウエハ、データ処理ダイウエハの組合わせの決定処理装置を示す図である。
【符号の説明】
【００６１】
１００      ドライバーダイウエハ（第１の半導体基板）
２００      データ処理ダイウエハ（第２の半導体基板）
１５０Ｎ１  第１の半導体集積回路
２５０Ｎ１  第２の半導体集積回路
１２        光通信素子
３００      半導体集積回路群
４００      半導体集積回路体
【図１】
2006269838.tif 000003
【図２】
2006269838.tif 000004
【図３】
2006269838.tif 000005
【図４】
2006269838.tif 000006
【図５】
2006269838.tif 000007
【図６】
2006269838.tif 000008
【図７】
2006269838.tif 000009
【図８】
2006269838.tif 000010
【図９】
2006269838.tif 000011
【図１０】
2006269838.tif 000012
【図１１】
2006269838.tif 000013
【図１２】
2006269838.tif 000014
【図１３】
2006269838.tif 000015
【図１４】
2006269838.tif 000016