(57)【要約】【課題】半導体装置の評価設計を、現実的かつ高精度におこなうこと。【解決手段】ゲート電極のパターンデータ３２３ｂのゲート長情報ｌｇを抽出する。また、ゲート電極のパターンデータ３２３ｂと、パターンデータ３２３ｂに隣接するゲート電極のパターンデータ３２３ａ，３２３ｃとの距離情報ｓｇ１、ｓｇ２を算出する。ゲート電極のパターンデータ３２３ｂのばらつきパラメータを、ばらつきパラメータテーブル２５４から端辺ごとに抽出する。そして、端辺ごとにばらつき情報を算出する。ネットリスト６００の記述内のゲート長情報ｌｇ（ｌｇ＝１２０ｎｍ）に、算出されたばらつき情報Ｄｇを加算する。【選択図】        図７
2006012092.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置に関する任意のレイアウトデータの入力を受け付ける入力手段と、
前記入力手段によって入力されたレイアウトデータの中から、任意のパターンデータを抽出するパターンデータ抽出手段と、
前記パターンデータ抽出手段によって抽出されたパターンデータの寸法のばらつきに関する情報を生成するばらつき情報生成手段と、
前記入力手段によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出するネットリスト抽出手段と、
前記ばらつき情報生成手段によって生成されたばらつき情報と、前記ネットリスト抽出手段によって抽出されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行する回路シミュレーション実行手段と、
を備えることを特徴とする半導体装置の評価設計装置。
【請求項２】
半導体装置に関する任意のレイアウトデータの入力を受け付ける入力手段と、
前記入力手段によって入力されたレイアウトデータの中から、任意のパターンデータを抽出するパターンデータ抽出手段と、
前記パターンデータ抽出手段によって抽出されたパターンデータの寸法のばらつきに関する情報を生成するばらつき情報生成手段と、
前記入力手段によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出するネットリスト抽出手段と、
前記ばらつき情報生成手段によって生成されたばらつき情報に基づいて、前記ネットリスト抽出手段によって抽出されたネットリストを修正するネットリスト修正手段と、
を備えることを特徴とする半導体装置の評価設計装置。
【請求項３】
半導体装置に関する任意のレイアウトデータを入力する入力工程と、
前記入力工程によって入力されたレイアウトデータの中から、任意のパターンデータを抽出するパターンデータ抽出工程と、
前記パターンデータ抽出工程によって抽出されたパターンデータの寸法のばらつきに関する情報を生成するばらつき情報生成工程と、
前記入力工程によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出するネットリスト抽出工程と、
前記ばらつき情報生成工程によって生成されたばらつき情報と、前記ネットリスト抽出工程によって抽出されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行する回路シミュレーション実行工程と、
を含んだことを特徴とする半導体装置の評価設計方法。
【請求項４】
半導体装置に関する任意のレイアウトデータを入力させる入力工程と、
前記入力工程によって入力されたレイアウトデータの中から、任意のパターンデータを抽出させるパターンデータ抽出工程と、
前記パターンデータ抽出工程によって抽出されたパターンデータの寸法のばらつきに関する情報を生成させるばらつき情報生成工程と、
前記入力工程によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出させるネットリスト抽出工程と、
前記ばらつき情報生成工程によって生成されたばらつき情報と、前記ネットリスト抽出工程によって抽出されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行させる回路シミュレーション実行工程と、
をコンピュータに実行させることを特徴とする半導体装置の評価設計プログラム。
【請求項５】
請求項４に記載の半導体装置の評価設計プログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路などの半導体装置を評価設計する半導体装置の評価設計装置、半導体装置の評価設計方法、半導体装置の評価設計プログラムおよび記録媒体に関する。
【背景技術】
【０００２】
従来から、半導体装置の製造プロセスにおいて微細化・高集積化が進むにつれ、素子特性、配線抵抗、配線容量等の設計値からのずれが問題視されるようになっている。具体的には、設計値と出来上がり寸法とが異なることにより、回路シミュレーション精度が劣化する、ということである。これを解決する手法として、下記特許文献１〜３が提案されている。
【０００３】
これら特許文献１〜３の従来技術では、露光やエッチングにおける近接効果を取り入れた何らかの手法（多くはルールベースＯＰＣに類似した手法）を用いて、設計データから出来上がりを予測し、それに基づき回路シミュレーションをおこなうというものである。
【０００４】
また、半導体装置の製造プロセスにおいてさらに微細化が進んだ段階では、パターン間、チップ間、ウェハ間、ロット間で生じる、制御不能、もしくは完全には再現性のない製造ばらつきが無視できない、すなわち、製造ばらつきを小さくしようと努力しても無視できるほど小さくできない、という問題がある。
【０００５】
このため、半導体装置の設計段階においては、ある程度のばらつきがあったとしても動作するように設計することが求められている。たとえば、各特性値がばらつきの範囲内で最悪（たとえば遅延で言うなら最遅）だという仮定で回路動作シミュレーションをしても、問題なく動作するかどうかの確認をおこなっている。また、モンテカルロシミュレーションでランダムにばらつきを与え、それでも動作するかどうかを回路動作シミュレーションで確認をおこなっている。
【０００６】
【特許文献１】特開平１０−１７１８５５号公報
【特許文献２】特開２００１−２２８０２号公報
【特許文献３】特開２００２−２５９４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、実際の製造プロセスを考えれば、すべての素子が最遅である、といった仮定や、逆に全くランダムである、という仮定には現実性がない。この点について図を用いて説明する。図１０は、光露光工程においてフォーカスずれによるゲートの寸法の変動をプロットしたグラフである。図１０のグラフでは、縦軸ＣＤによって示される設計値が８０［ｎｍ］であるゲートの寸法がどうなるかを、パターンピッチに対してプロットしている。
【０００８】
図１０において、フォーカスずれに伴ってゲートの寸法が大きく変化するピッチがある一方、ほとんど寸法が変化しないピッチも存在する。すなわち、フォーカスずれに起因して生じる寸法のばらつきは、ピッチを始めとしたパターンレイアウトに依存する。また、フォーカスはチップ内で徐々に変化するのであり、サブミクロンの距離にある隣接パターンでは、通常、同程度にばらつく。
【０００９】
このように、製造プロセスで生じるばらつきには、ウェハの湾曲による影響などが含まれているため、周辺のパターンレイアウトやパターンの位置座標と密接な関係がある。したがって、この一様なばらつきや完全にランダムなばらつきを与えることは現実にそぐわないという問題があった。
【００１０】
この発明は、上述した従来技術による問題点を解消するため、半導体装置の評価設計を、現実的かつ高精度におこなうことができる半導体装置の評価設計装置、半導体装置の評価設計方法、半導体装置の評価設計プログラムおよび記録媒体を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の評価設計装置、半導体装置の評価設計方法、半導体装置の評価設計プログラムおよび記録媒体は、半導体装置に関する任意のレイアウトデータを入力し、入力されたレイアウトデータの中から、任意のパターンデータを抽出し、抽出されたパターンデータの寸法のばらつきに関する情報を生成し、入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出し、生成されたばらつき情報と、抽出されたネットリストとに基づいて、半導体装置の回路シミュレーションを実行することを特徴とする。
【００１２】
この発明によれば、レイアウト設計されたパターンデータの寸法のばらつきを考慮した回路シミュレーションを実行することができる。
【００１３】
また、上記発明において、抽出されたパターンデータの寸法に関する情報を算出し、抽出されたパターンデータと、当該パターンデータに対し並列に隣接する同種のパターンデータとの距離に関する情報を算出し、算出された寸法に関する情報と、算出された距離に関する情報とに基づいて、抽出されたパターンデータの寸法のばらつきに関する情報を生成することとしてもよい。
【００１４】
この発明によれば、製造プロセスにおいて生じ得る、パターンの寸法のばらつきを考慮したネットリストを用いて回路シミュレーションを実行することができる。
【００１５】
また、上記発明において、さらに、抽出されたパターンデータを含む領域内における、当該パターンデータの密度に関する情報を算出し、算出された密度に関する情報に基づいて、抽出されたパターンデータの寸法のばらつきに関する情報を生成することとしてもよい。
【００１６】
この発明によれば、製造プロセスにおいて生じ得る、パターンの集積度によるばらつきを考慮したネットリストを用いて回路シミュレーションを実行することができる。
【００１７】
また、上記発明において、さらに、算出された寸法に関する情報と、算出された距離に関する情報とに基づいて、前記半導体装置のレイアウト設計処理において発生する一定の偏りに関する補正量と、前記半導体装置の製造時において偶然発生する偏りに関する、前記補正量の変動をあらわす変動量と、を抽出し、抽出された補正量および変動量に基づいて、抽出されたパターンデータの寸法のばらつきに関する情報を算出することとしてもよい。
【００１８】
この発明によれば、一様なばらつきや完全にランダムなばらつきよりも現実的な、実際の製造プロセスにおいて生じ得るばらつきを表現したネットリストを生成することができる。
【００１９】
また、上記発明において、前記補正量と、前記変動量に基づいて所定の範囲内でランダムに変動するランダム関数から得られる値と、に基づいて、前記ばらつき情報を算出することとしてもよい。
【００２０】
この発明によれば、偶然誤差のばらつきを、実際の製造プロセスにおいて生じ得る現実的なばらつきとして表現したネットリストを生成することができる。
【００２１】
また、上記発明において、前記ランダム関数は、さらに、前記パターンデータのウェハ上の座標位置に基づいてランダムに変動する関数であることとしてもよい。
【００２２】
この発明によれば、前記パターンデータのウェハ上の座標位置を考慮した現実的なばらつきを表現したネットリストを生成することができる。
【００２３】
また、上記発明において、生成されたばらつき情報に基づいて、抽出されたネットリストを修正し、修正されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行することを特徴とする。
【００２４】
この発明によれば、レイアウト設計されたパターンデータの寸法のばらつきによって修正された、高精度のネットリストを生成することができる。
【００２５】
また、上記発明において、入力されたレイアウトデータに含まれているパターンデータの中から、ゲートパターンをあらわすパターンデータを抽出し、ゲートパターンをあらわすパターンデータのゲート長のばらつきに関する情報を生成し、ゲート長のばらつきに関する情報に基づいて、抽出されたネットリストに含まれているゲート長に関する情報を修正することとしてもよい。
【００２６】
この発明によれば、レイアウト設計されたゲート電極のパターンデータのゲート長寸法のばらつきを修正したネットリストを用いて、回路シミュレーションを実行することができる。
【００２７】
また、上記発明において、入力されたレイアウトデータに含まれているパターンデータの中から、配線パターンをあらわすパターンデータを抽出し、配線パターンをあらわすパターンデータの配線寸法に関する情報に基づいて、前記配線パターンの配線寸法のばらつきに関する情報を生成し、配線寸法のばらつきに関する情報と、抽出されたネットリストに含まれている、前記配線パターンの配線抵抗に関する情報と、に基づいて、前記配線パターンのあらたな配線抵抗に関する情報を生成することとしてもよい。
【００２８】
この発明によれば、レイアウト設計された配線パターンのパターンデータの配線寸法のばらつきを修正することにより、ネットリストに記述されている配線抵抗の値を修正することができる。
【００２９】
また、上記発明において、入力されたレイアウトデータに含まれているパターンデータの中から、配線パターンをあらわすパターンデータを抽出し、配線パターンをあらわすパターンデータの配線寸法に関する情報に基づいて、前記配線パターンの配線寸法のばらつきに関する情報を生成し、配線寸法のばらつきに関する情報と、抽出されたネットリストに含まれている、前記配線パターンの配線容量に関する情報と、に基づいて、前記配線パターンのあらたな配線容量に関する情報を生成することとしてもよい。
【００３０】
この発明によれば、レイアウト設計された配線パターンのパターンデータの配線寸法のばらつきを修正することにより、ネットリストに記述されている配線容量の値を修正することができる。
【発明の効果】
【００３１】
本発明にかかる半導体装置の評価設計装置、半導体装置の評価設計方法、半導体装置の評価設計プログラムおよび記録媒体によれば、半導体装置の評価設計を、現実的かつ高精度におこなうことができるという効果を奏する。
【発明を実施するための最良の形態】
【００３２】
以下に添付図面を参照して、この発明にかかる半導体装置の評価設計装置、半導体装置の評価設計方法、半導体装置の評価設計プログラムおよび記録媒体の好適な実施の形態を詳細に説明する。なお、下記の実施の形態にかかる半導体装置の評価設計装置および半導体装置の評価設計方法は、たとえば、この実施の形態にかかる半導体装置の評価設計プログラムが記録された記録媒体を備えるＣＡＤによって実現することができる。
【００３３】
（実施の形態）
（半導体装置の評価設計装置のハードウェア構成）
まず、この発明の実施の形態にかかる半導体装置の評価設計装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかる半導体装置の評価設計装置のハードウェア構成を示すブロック図である。
【００３４】
図１において、半導体装置の評価設計装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部はバス１００によってそれぞれ接続されている。
【００３５】
ここで、ＣＰＵ１０１は、半導体装置の評価設計装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。
【００３６】
ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータを半導体装置の評価設計装置に読み取らせたりする。
【００３７】
また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００３８】
Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
【００３９】
キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００４０】
スキャナ１１２は、画像を光学的に読み取り、半導体装置の評価設計装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
【００４１】
（半導体装置の評価設計装置の機能的構成）
つぎに、この発明の実施の形態にかかる半導体装置の評価設計装置の機能的構成について説明する。図２は、この発明の実施の形態にかかる、半導体装置の評価設計装置の機能的構成を示すブロック図である。
【００４２】
図２において、半導体装置の評価設計装置２００は、レイアウトデータベース２０１を備えている。ここで、レイアウトデータベース２０１に記憶されているレイアウトデータについて説明する。図３は、レイアウトデータベース２０１に記憶されているレイアウトデータの一例を示す説明図である。このレイアウトデータは、図１に示したディスプレイ１０８に表示された状態を示している。
【００４３】
図３において、レイアウトデータ３００は、複数のインバータ回路のレイアウトデータ３０１ａ〜３０１ｃをあらわしている。各インバータ回路のレイアウトデータ３０１ａ〜３０１ｃは、それぞれ、２つのＭＯＳトランジスタのレイアウトデータ（３１０ａ，３２０ａ），（３１０ｂ，３２０ｂ），（３１０ｃ，３２０ｃ）によって構成されている。
【００４４】
一方のＭＯＳトランジスタのレイアウトデータ３１０ａ〜３１０ｃは、ＶＤＤ端子のパターンデータ３１１ａ〜３１１ｃと、ソース電極のパターンデータ３１２ａ〜３１２ｃと、ゲート電極のパターンデータ３１３ａ〜３１３ｃと、ドレイン電極のパターンデータ３１４ａ〜３１４ｃと、を備えている。
【００４５】
また、他方のＭＯＳトランジスタのパターンデータ３２０ａ〜３２０ｃは、ＶＳＳ端子のパターンデータ３２１ａ〜３２１ｃと、ソース電極のパターンデータ３２２ａ〜３２２ｃと、ゲート電極のパターンデータ３２３ａ〜３２３ｃと、ドレイン電極のパターンデータ３２４ａ〜３２４ｃと、を備えている。
【００４６】
ゲート電極のパターンデータどうし（３１３ａ，３２３ａ），（３１３ｂ，３２３ｂ），（３１３ｃ，３２３ｃ）は、入力端子データ３３０ａ〜３３０ｃを含む配線パターンデータ３３１ａ〜３３１ｃによって接続されている。また、ドレイン電極のパターンデータどうし（３１４ａ，３２４ａ），（３１４ｂ，３２４ｂ），（３１４ｃ，３２４ｃ）は、出力端子データ３３２ａ〜３３２ｃを含む配線パターンデータ３３３ａ〜３３３ｃによって接続されている。
【００４７】
また、隣接するインバータ回路のパターンデータどうし（３０１ａ，３０１ｂ），（３０１ｂ，３０１ｃ）の出力端子データ３３２ａ，３３２ｂにおいて、配線パターンデータどうし（３３３ａ，３３１ｂ），（３３３ｂ，３３１ｃ）が接続されている。また、レイアウトデータベース２０１は、具体的には、たとえば、図１に示したＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７などの読み書き可能な記録媒体によってその機能を実現する。
【００４８】
また、図２において、半導体装置の評価設計装置２００は、レイアウトデータ入力部２０３と、パターンデータ抽出部２０４と、ばらつき情報生成部２０５と、ネットリスト生成部２０６と、を備えている。
【００４９】
レイアウトデータ入力部２０３は、レイアウトデータ抽出部２３１と、レイアウトデータ受信部２３２と、から構成されている。レイアウトデータ抽出部２３１は、レイアウトデータベース２０１からレイアウトデータ３００を抽出する。またレイアウトデータ受信部２３２は、外部サーバから送信されているレイアウトデータを、ネットワーク１１４を介してレイアウトデータを受信する。このレイアウトデータ抽出部２３１およびレイアウトデータ受信部２３２により、レイアウトデータ３００を入力する。
【００５０】
パターンデータ抽出部２０４は、レイアウトデータ入力部２０３によって入力されたレイアウトデータ３００に含まれている任意のパターンデータを抽出する。このパターンデータ抽出部２０４は、すべてのパターンデータを順次抽出する構成としてもよく、また、後述するばらつき情報の生成に関わるパターンデータのみを順次抽出する構成としてもよい。
【００５１】
ばらつき情報生成部２０５は、パターンデータ抽出部２０４によって抽出されたパターンデータの寸法のばらつきに関するばらつき情報を生成する。ばらつき情報生成部２０５は、寸法情報算出部２５１と、距離情報算出部２５２と、密度情報算出部２５３と、ばらつきパラメータテーブル２５４と、ばらつきパラメータ抽出部２５５と、ばらつき情報算出部２５６と、を備えている。
【００５２】
寸法情報算出部２５１は、パターンデータ抽出部２０４によって抽出されたパターンデータの寸法に関する情報（寸法情報ｌ）を抽出する。たとえば、パターンデータ抽出部２０４によって抽出されたパターンデータが、図３に示したゲート電極のパターンデータである場合、寸法情報ｌとしてゲート長情報ｌｇを抽出することができる。また、パターンデータ抽出部２０４によって抽出されたパターンデータが、図３に示した配線パターンデータの場合、寸法情報ｌとして、配線のパターンデータの配線長情報ｌｗを抽出することができる。
【００５３】
距離情報算出部２５２は、パターンデータ抽出部２０４によって抽出されたパターンデータと、当該パターンデータに隣接する同種のパターンデータとの距離に関する情報（距離情報ｓ）を算出する。たとえば、パターンデータ抽出部２０４によって図３に示したゲート電極のパターンデータである場合、距離情報ｓとして、このゲート電極のパターンデータと、当該パターンデータに隣接配置されている他のインバータ回路のゲート電極のパターンデータとの間の距離情報ｓｇを算出する。
【００５４】
また、パターンデータ抽出部２０４によって図３に示した配線パターンデータである場合、距離情報ｓとして、この配線パターンデータと、当該配線パターンデータに隣接配置されている他のインバータ回路の配線パターンデータとの間の距離情報ｓｗを算出する。この距離情報算出部２５２による算出処理は、具体的には、ウェハ上のパターンデータの座標位置を用いて計算することができる。
【００５５】
密度情報算出部２５３は、パターンデータ抽出部２０４によって抽出されたパターンデータを含む領域内における、当該パターンデータの密度に関する情報（密度情報ａ）を算出する。このパターンデータを含む領域はあらかじめ設定しておく。たとえば、パターンデータ抽出部２０４によって抽出されたパターンデータを含むＭＯＳトランジスタ全体を包含する領域としてもよく、また、パターンデータ抽出部２０４によって抽出されたパターンデータを含むインバータ回路全体を包含する領域としてもよい。
【００５６】
たとえば、パターンデータ抽出部２０４によって抽出されたパターンデータを含む領域を、パターンデータ抽出部２０４によって抽出されたパターンデータを含むインバータ回路全体を包含する領域とする。パターンデータ抽出部２０４によって抽出されたパターンデータが、図３に示したゲート電極のパターンデータである場合、領域の面積とゲート電極のパターンデータの面積とを算出する。この算出された領域の面積とゲート電極のパターンデータの面積を用いて、領域内におけるゲート電極のパターンデータの密度情報ａを算出することができる。
【００５７】
つぎに、ばらつきパラメータテーブル２５４について説明する。図４は、ばらつきパラメータテーブル２５４の一例を示す説明図である。図４において、ばらつきパラメータテーブル２５４は、寸法情報ｌと距離情報ｓとの組み合わせによって、ばらつきパラメータを特定する。特定されるばらつきパラメータには、２種類の値が含まれている。
【００５８】
１つは、半導体装置のレイアウト設計処理において発生する一定の偏りに関する補正量ｃであり、もう１つは、半導体装置の製造時において偶然発生する偏りに関する値σである。この値σは、補正量ｃの変動幅をあらわす量（以下、変動量σという。）である。具体的には、図４に示したテーブル内の左側の値が補正量ｃであり、右側の値が変動量σである。たとえば、寸法情報ｌがｌ＝１００［ｎｍ］であり、距離情報ｓがｓ＝１３００［ｎｍ］の場合、補正量ｃはｃ＝−１［ｎｍ］で、変動量σはσ＝２［ｎｍ］となる。
【００５９】
ここで、補正量ｃは、たとえば、半導体装置のレイアウト設計処理の１つであるＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）の処理によって発生する系統誤差を補正する補正量である。ＯＰＣは、エッチング後寸法が設計寸法と等しくなるように、光近接効果によって生じる寸法変動を補正して、レイアウトデータ３００の自動修正をおこなう処理であるが、このＯＰＣにおいては、補正最小グリッドが決まっているため、補正残渣が生じる。補正量ｃは、この補正残渣を考慮した補正量となり、ＯＰＣの自動修正処理による平均的なずれをあらわしている。
【００６０】
一方、変動量σは、ＯＰＣなど、半導体装置の製造時において発生する偶然誤差を補正する値である。この変動量σは、たとえば、ガウス分布などの確率密度関数によって表現することができる。図５は、ガウス分布を示すグラフである。図５において、横軸は誤差量ｘを示しており、縦軸は存在確率Ｐを示している。このガウス分布の標準偏差σは、変動量σと一致する。
【００６１】
このばらつきパラメータ（補正量ｃおよび変動量σ）は、パターンデータ抽出部２０４によって抽出されたパターンデータがゲート電極のパターンデータである場合、ゲート長のばらつきパラメータとして用いられ、パターンデータ抽出部２０４によって抽出されたパターンデータが配線パターンデータである場合、配線長のばらつきパラメータとして用いられる。
【００６２】
また、ばらつきパラメータテーブル２５４は、密度情報算出部２５３によって算出された密度情報ａごとに、備えることができる。たとえば、密度情報ａが０［％］≦ａ＜１０［％］、１０［％］≦ａ＜２０［％］、２０［％］≦ａ＜３０［％］、・・・などのように、密度情報ａごとにばらつきパラメータが異なるばらつきパラメータテーブル２５４を用意することができる。また、レイアウトデータベース２０１は、具体的には、たとえば、図１に示したＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７などの読み書き可能な記録媒体によってその機能を実現する。
【００６３】
また、図２において、ばらつきパラメータ抽出部２５５は、ばらつきパラメータテーブル２５４からばらつきパラメータ（補正量ｃおよび変動量σ）を抽出する。たとえば、寸法情報算出部２５１によって抽出された寸法情報ｌがｌ＝１００［ｎｍ］で、距離情報算出部２５２によって算出された距離情報ｓがｓ＝１３００［ｎｍ］で、密度情報算出部２５３によって算出された密度情報ａがａ＝７［％］の場合、ばらつきパラメータテーブル２５４から、補正量ｃとしてｃ＝−１［ｎｍ］、変動量σとしてσ＝２［ｎｍ］を抽出する。
【００６４】
ばらつき情報算出部２５６は、ばらつきパラメータ抽出部２５５によって抽出されたばらつきパラメータに基づいて、ばらつき情報を算出する。具体的には、ばらつき情報Ｄは、下記式（１）によって算出することができる。
Ｄ＝ｃ（ｓ，ｌ，ａ）＋ｒａｎｄａｍ［σ（ｓ，ｌ）］・・・（１）
【００６５】
上記式（１）において、ｃ（ｓ，ｌ，ａ）は、距離情報ｓ（ｓｇ、ｓｗ）と、寸法情報ｌ（ｌｇ、ｌｗ）と、密度情報ａとによって決定される補正量ｃである。また、σ（ｓ，ｌ）は、距離情報ｓ（ｓｇ、ｓｗ）と寸法情報ｌ（ｌｇ、ｌｗ）とによって決定される変動量σである。さらに、ｒａｎｄａｍ［σ（ｓ，ｌ）］は、ランダムなばらつきを与える関数である。
【００６６】
このｒａｎｄａｍ［σ（ｓ，ｌ）］の値は、具体的には、標準偏差が変動量σとなるガウス分布からランダムに抽出される値である。すなわち、ｒａｎｄａｍ［σ（ｓ，ｌ）］の値は、図５に示したガウス分布の横軸の値となり、ガウス分布の確率密度に応じてランダムに決定される。図５に示したガウス分布では、ｒａｎｄａｍ［σ（ｓ，ｌ）］＝０が、最も存在確率が高いので、抽出される可能性が高い。
【００６７】
このように、変動量σをガウス分布にしたがってランダムに変更することにより、実際の製造プロセスによって生じる誤差を考慮した補正量を得ることができる。また、ばらつき情報Ｄは、下記式（２）によっても算出することができる。
Ｄ＝ｃ（ｓ，ｌ，ａ）±３×σ（ｓ，ｌ）・・・（２）
【００６８】
上記式（２）は、上記式（１）にくらべて計算量が少ないため、半導体装置の回路規模が大きく、いくつものばらつきの組み合わせをシミュレーションする時間がない場合に用いることにより、演算処理速度の高速化を図ることができる。
【００６９】
また、ばらつき情報Ｄは、下記式（３）によっても算出することができる。
Ｄ＝ｃ（ｓ，ｌ，ａ）＋σ（ｓ，ｌ）×ｆ（ｘ，ｙ）・・・（３）
【００７０】
ここで、ｆ（ｘ，ｙ）は、ウェハ上の位置座標（ｘ，ｙ）によって徐々に変化する関数であり、たとえば、下記式（４）によってあらわすことができる。
ｆ（ｘ，ｙ）＝ｓｉｎ（ｊｘ＋ｋ）×ｓｉｎ（ｍｙ＋ｎ）・・・（４）
【００７１】
上記式（４）において、ｊ、ｋ、ｍ、ｎは、ランダムに与えられる値であり、ｆ（ｘ，ｙ）の上限値および下限値は、あらかじめ設定されているものとする。製造プロセスで生じるばらつきにはさまざまなタイプがあるため、回路シミュレーションをおこなう場合、ｊ、ｋ、ｍ、ｎの値をランダムに与えることにより、ウェハ上におけるパターンデータの位置によって生じる誤差、たとえば、ウェハのたわみや凹凸などの誤差を考慮した補正量を得ることができる。
【００７２】
また、図２において、ネットリスト生成部２０６は、ネットリスト抽出部２６１と、ネットリスト修正部２６２とを備える。ネットリスト抽出部２６１は、レイアウトデータ入力部２０３によって入力されたレイアウトデータ３００からネットリストを抽出する。具体的には、レイアウトツールによってレイアウトデータ３００を解析することにより、当該レイアウトデータ３００からネットリストを抽出する。
【００７３】
ここで、抽出された具体的なネットリストの例を示す。図６は、レイアウトデータ３００から抽出されたネットリストの一例を示す説明図である。このネットリスト６００は、図３に示したレイアウトデータ３０１ｂによってあらわされているインバータ回路に関するネットリストである。
【００７４】
図６に示したネットリスト６００において、１行目は、回路名および端子情報を示している。すなわち、回路名「回路１」であるインバータ回路は、電源電圧端子「ＶＤＤ」と、出力電圧端子「ＶＳＳ」と、信号入力端子「Ａ」と、信号出力端子「ＹＢ」と、を備えている。また、２行目の「Ｍ＋０」は、ＭＯＳトランジスタをあらわしている。
【００７５】
また、「６」、「Ａ」、「ＶＤＤ」は、ＭＯＳトランジスタである「Ｍ＋０」の端子情報をあらわしている。さらに、「ｐｃｈ」は、ＭＯＳトランジスタである「Ｍ＋０」がｐチャネルであることをあらわしている。また、ｗ＝１０００ｎｍは、ＭＯＳトランジスタである「Ｍ＋０」のゲート幅、ｌｇ＝１２０ｎｍは、ＭＯＳトランジスタである「Ｍ＋０」のゲート長をあらわしている。３行目の記述内容は、２行目の記述内容に順ずる。
【００７６】
また、４行目は、端子「ＹＢ」と端子「６」との間の配線抵抗「Ｒ＋２」が、「３５」［Ω］であることをあらわしている。５行目の記述内容は、４行目の記述内容に順ずる。さらに、６行目は、端子「ＶＤＤ」と端子「Ａ」との間の配線容量「Ｃ＋４」が、「６．５ｅ−１７」すなわち、６．５×１０-17［Ｆ］であることをあらわしている。７〜１５行目の記述内容は、６行目の記述内容に順ずる。
【００７７】
また、図２において、ネットリスト修正部２６２は、ばらつき情報生成部２０５によって生成されたばらつき情報と、ネットリスト抽出部２６１によって抽出されたネットリスト６００とに基づいて、半導体装置のネットリスト６００内の記述内容を修正する。たとえば、ネットリスト６００内のゲート電極のゲート長情報を修正する場合、ばらつき情報生成部２０５によって生成されたばらつき情報を、当該ゲート長情報に加算する。
【００７８】
また、ネットリスト６００内の配線パターンの配線抵抗値を修正する場合、ばらつき情報生成部２０５によって生成されたばらつき情報と、当該配線パターンの寸法情報と、に基づいて、当該配線パターンの配線抵抗値を算出する。そして、ネットリスト６００内の配線パターンの配線抵抗値を、あらたに算出された配線抵抗値に更新する。
【００７９】
さらに、ネットリスト６００内の配線パターン間の配線容量値を修正する場合、ばらつき情報生成部２０５によって生成されたばらつき情報と、当該配線パターンの寸法情報と、に基づいて、当該配線パターン間の配線容量値を算出する。そして、ネットリスト６００内の配線パターン間の配線容量値を、あらたに算出された配線容量値に更新する。
【００８０】
また、回路シミュレーション実行部２０７は、ネットリスト生成部２０６によって生成されたネットリスト６００によってあらわされる半導体装置の回路シミュレーションを実行する。この回路シミュレーションでは、たとえば、ばらつき情報を与えたネットリストを用い、インバータ、フリップフロップなど、ある程度規模の大きい回路の構成要素である小規模回路単位で、遅延、セットアップ、ホールド時間などタイミングに関する情報、消費電力などを求める。
【００８１】
レイアウトデータ検証部２０８は、ネットリスト生成部２０６によって生成されたネットリスト６００によってあらわされる半導体装置のレイアウトデータ３００の妥当性を検証する。この妥当性の検証は、上述したシミュレーション結果に基づいておこなう。具体的には、回路シミュレーション実行部２０７によるシミュレーション結果（上述した遅延、セットアップ、ホールド時間などタイミングに関する情報、消費電力など）を用いて、ある程度規模の大きな回路において、タイミング不良がおこらないか、所望のスピードで動作するか、消費電力が基準以内となっているかなどをシミュレーションにより検証する。
【００８２】
レイアウトデータ修正部２０９は、レイアウトデータ検証部２０８によって妥当でないと判定されたレイアウトデータ３００の修正をおこなう。具体的には、レイアウトデータ検証部２０８による検証結果により、所望のスペックを満たさない場合、問題が生じた小規模回路のデザイン変更をおこなう。
【００８３】
デザイン変更の具体的手法は、現状のピッチ、パターン幅におけるばらつき幅（ｃ＋σ）と比較して、ばらつきが小さいピッチ、パターン幅を選択して再配置をおこなったり、配線パターンを太くして抵抗を下げたり、スペースを広げて容量を低減したり、ＭＯＳトランジスタのゲート長やゲート幅を微調整したりする手法が挙げられる。
【００８４】
そして、修正されたレイアウトデータ３００をレイアウトデータベース２０１に記憶する。また、レイアウトデータ出力部２１０は、レイアウトデータ検証部２０８によって妥当でないと判定されたレイアウトデータ３００を出力する。出力されたレイアウトデータ３００は、製造プロセスに用いることができる。
【００８５】
なお、上述したレイアウトデータ入力部２０３、パターンデータ抽出部２０４、寸法情報算出部２５１、距離情報算出部２５２、密度情報算出部２５３、ばらつきパラメータ抽出部２５５、ばらつき情報算出部２５６、ネットリスト生成部２０６、回路シミュレーション実行部２０７、レイアウトデータ検証部２０８、レイアウトデータ修正部２０９、およびレイアウトデータ出力部２１０は、具体的には、たとえば、図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７等に記録されたプログラムを、ＣＰＵ１０１が実行することによってその機能を実現する。
【００８６】
（ゲート長情報の修正例）
ここで、図３に示したレイアウトデータ３００を用いて、ゲート長情報の修正例について説明する。図７は、図３に示したレイアウトデータ３００に含まれているゲート電極のパターンデータの修正例を示す説明図である。ここで、パターンデータ抽出部２０４によって抽出されたパターンデータ、すなわち、修正対象となるパターンデータを、ゲート電極のパターンデータ３２３ｂとする。また、密度情報ａは、ａ＝７［％］とする。
【００８７】
まず、寸法情報算出部２５１では、ゲート電極のパターンデータ３２３ｂの寸法情報ｌであるゲート長情報ｌｇを抽出する。また、距離情報算出部２５２では、ゲート電極のパターンデータ３２３ｂと、パターンデータ３２３ｂに隣接するゲート電極のパターンデータ３２３ａ，３２３ｃとの距離情報ｓを算出する。具体的には、ゲート電極のパターンデータ３２３ａの右端辺７０２ａと、ゲート電極のパターンデータ３２３ｂの左端辺７０１ｂとの間の距離情報ｓｇ１を算出する。同様に、ゲート電極のパターンデータ３２３ｃの左端辺７０１ｃと、ゲート電極のパターンデータ３２３ｂの右端辺７０２ｂとの間の距離情報ｓｇ２を算出する。
【００８８】
つぎに、ばらつきパラメータ抽出部２５５では、ゲート電極のパターンデータ３２３ｂのばらつきパラメータを、端辺ごとに抽出する。具体的には、左端辺７０１ｂについては、ゲート長情報ｌｇと距離情報ｓｇ１とを用いて、図４に示したばらつきパラメータテーブル２５４から、ばらつきパラメータを抽出する。たとえば、ゲート長情報ｌｇがｌｇ＝１２０で、距離情報ｓｇ１がｓｇ１＝１８００の場合、補正量ｃはｃ＝０で、変動量σはσ＝３となる。
【００８９】
また、右端辺７０２ｂについては、ゲート長情報ｌｇと距離情報ｓｇ２とを用いて、図４に示したばらつきパラメータテーブル２５４から、ばらつきパラメータを抽出する。たとえば、ゲート長情報ｌｇがｌｇ＝１２０で、距離情報ｓｇ２がｓｇ２＝１３００の場合、補正量ｃはｃ＝−２で、変動量σはσ＝４となる。
【００９０】
そして、ばらつき情報算出部２５６では、端辺ごとにばらつき情報を算出する。たとえば、上記式（１）を用いて左端辺７０１ｂのばらつき情報を算出することとすると、左端辺７０１ｂのばらつき情報Ｄ１は、
Ｄ１＝ｃ（ｓｇ１，ｌｇ，ａ）＋ｒａｎｄａｍ［σ（ｓｇ１，ｌｇ）］
＝０＋（−１）
＝−１
となり、右端辺７０２ｂのばらつき情報Ｄ２は、
Ｄ２＝ｃ（ｓｇ２，ｌｇ，ａ）＋ｒａｎｄａｍ［σ（ｓｇ２，ｌｇ）］
＝−２＋（−２）
＝−４
となったとする。したがって、この場合のばらつき情報Ｄｇは、各端辺のばらつき情報Ｄ１、Ｄ２を加算した値、すなわち、
Ｄｇ＝Ｄ１＋Ｄ２＝（−１）＋（−４）＝−５
となる。
【００９１】
そして、ネットリスト生成部２０６では、図６に示したネットリスト６００を抽出する。ネットリスト６００において、修正対象となるゲート電極のパターンデータ３２３ｂを含むＭＯＳトランジスタのレイアウトデータ３２０ｂの記述内容は、図６に示したネットリスト中、
「Ｍ＋１  ５  Ａ  ＶＳＳ  ＶＳＳ  ｎｃｈ  ｗ＝７００．０ｎｍ  ｌｇ＝１２０ｎｍ」であるため、ネットリスト修正部２６２では、この記述内のゲート長情報ｌｇ（ｌｇ＝１２０ｎｍ）に、算出されたばらつき情報Ｄｇ（Ｄｇ＝−１）を加算して、「ｌｇ＝１１９ｎｍ」とする。
【００９２】
（配線抵抗値の修正例）
また、図３に示したレイアウトデータ３００を用いて、配線抵抗値の修正例について説明する。図８は、図３に示したレイアウトデータ３００によってあらわされている配線パターンの配線抵抗値の修正例を示す説明図である。ここで、パターンデータ抽出部２０４によって抽出されたパターンデータ、すなわち、修正対象となるパターンデータを、配線パターンのパターンデータ３３３ｂとする。また、密度情報ａは、ａ＝７［％］とする。
【００９３】
まず、寸法情報算出部２５１では、配線パターンのパターンデータ３３３ｂの寸法情報ｌである配線幅情報ｌｗを抽出する。また、距離情報算出部２５２では、配線パターンのパターンデータ３３３ｂと、パターンデータ３３３ｂに隣接する配線パターンのパターンデータ３３３ａ，３３３ｃとの距離情報を算出する。具体的には、配線パターンのパターンデータ３３３ａの右端辺８０２ａと、配線パターンのパターンデータ３３３ｂの左端辺８０１ｂとの間の距離ｓｗ１を算出する。同様に、配線パターンのパターンデータ３３３ｃの左端辺８０１ｃと、配線パターンのパターンデータ３３３ｂの右端辺８０２ｂとの間の距離ｓｗ２を算出する。
【００９４】
つぎに、ばらつきパラメータ抽出部２５５では、配線パターンのパターンデータ３３３ｂのばらつきパラメータを、端辺ごとに抽出する。具体的には、左端辺８０１ｂについては、配線幅情報ｌｗと距離情報ｓｗ１とを用いて、図４に示したばらつきパラメータテーブル２５４から、ばらつきパラメータを抽出する。たとえば、配線幅情報ｌｗがｌｗ＝３００で、距離情報ｓｗ１がｓｗ１＝１８００の場合、補正量ｃはｃ＝０で、変動量σはσ＝９となる。
【００９５】
また、右端辺８０２ｂについては、配線幅情報ｌｗと距離情報ｓｗ２とを用いて、図４に示したばらつきパラメータテーブル２５４から、ばらつきパラメータを抽出する。たとえば、配線幅情報ｌｗがｌｗ＝３００で、距離情報ｓｗ２がｓｗ２＝１３００の場合、補正量ｃはｃ＝−３で、変動量σはσ＝６となる。
【００９６】
そして、ばらつき情報算出部２５６では、端辺ごとにばらつき情報を算出する。たとえば、上記式（１）を用いて左端辺８０１ｂのばらつき情報を算出することとすると、左端辺８０１ｂのばらつき情報Ｄ３は、
Ｄ３＝ｃ（ｓｗ１，ｌｗ，ａ）＋ｒａｎｄａｍ［σ（ｓｗ１，ｌｗ）］
＝０＋２
＝２
となり、右端辺８０２ｂのばらつき情報Ｄ４は、
Ｄ４＝ｃ（ｓｗ２，ｌｗ，ａ）＋ｒａｎｄａｍ［σ（ｓｗ２，ｌｗ）］
＝−３＋（−１）
＝−４
となったとする。したがって、この場合のばらつき情報Ｄｗは、各端辺のばらつき情報Ｄ３、Ｄ４を加算した値、すなわち、
Ｄｗ＝Ｄ３＋Ｄ４＝２＋（−４）＝−２
となる。
【００９７】
また、配線抵抗値は、信号が流れる方向に沿って伸びる配線パターンの配線長に比例して、配線長方向に直交する断面積に反比例する。したがって、この配線パターンのパターンデータ３３３ｂによってあらわされる配線パターンの修正後の配線抵抗値をＲとすると、配線抵抗値Ｒは、ネットリストに記述されている元の配線抵抗値ｒと、配線パターンのパターンデータ３３３ｂの配線幅情報ｌｗと、ばらつき情報Ｄｗとを用いた下記式（５）によって算出することができる。
Ｒ＝ｒ・ｌｗ／（ｌｗ＋Ｄｗ）・・・（５）
【００９８】
そして、ネットリスト生成部２０６では、図６に示したネットリスト６００を抽出する。抽出されたネットリストの中から、配線パターンのパターンデータ３３３ｂによってあらわされる配線パターンの配線抵抗値ｒを検出して、算出された配線抵抗値Ｒに更新する。
【００９９】
なお、上述の例では、配線幅情報ｌｗのみを用いて配線抵抗値Ｒを修正したが、配線パターンが配線長方向に隣接している場合には、配線長方向のばらつきパラメータを用いて、同様の手法によって算出されたばらつき情報を考慮することができる。配線抵抗の値は配線長に比例するため、ここで、配線長情報をｌｅ、上記式（１）〜（３）のいずれかの式を用いて配線長情報ｌｅから得られるばらつき情報をＤｅとすると、上述した式（５）は、下記式（６）となる。
Ｒ＝ｒ・｛ｌｗ／（ｌｗ＋Ｄｗ）｝・｛（ｌｅ＋Ｄｅ）／ｌｅ｝・・・（６）
【０１００】
（配線容量値の修正例）
また、図８に示したレイアウトデータ３００を用いて、配線容量値の修正例について説明する。配線容量値は、間隔をおいて対峙する２つのパターン間に発生する。たとえば、入力端子データ３３０ｂを含むパターンデータ３３１ｂと出力端子データ３３２ｂを含むパターンデータ３３１ｃとの間に発生する。距離情報算出部２５２では、配線幅情報ｌｗのほか、さらに、パターンデータ３３１ｂとパターンデータ３３１ｃとの間の距離情報ｓｄを算出する。
【０１０１】
配線容量値は、間隔をおいて対峙する２つのパターン間の間隔方向に直交する方向のパターン面積に比例し、当該間隔の長さに反比例する。したがって、この場合、パターンデータ３３１ｂとパターンデータ３３３ｂとの間に発生する修正後の配線容量値をＱとし、上記式（１）〜（３）のいずれかの式を用いて距離情報ｓｄおよび配線幅情報ｌｗから得られる一方のパターンのばらつき情報をＤｄ１、他方のパターンのばらつき情報をＤｄ２とすると、配線容量値Ｑは、ネットリスト６００に記述されている入力端子データ３３０ｂと出力端子データ３３２ｂとの間の配線容量値ｑと、距離情報ｓｄと、ばらつき情報Ｄｄ１およびＤｄ２とを用いた下記式（７）によって算出することができる。
Ｑ＝ｑ・ｓｄ／（ｓｄ−Ｄｄ１−Ｄｄ２）・・・（７）
【０１０２】
なお、上述の例では、距離情報ｓｄのみを用いて配線容量値Ｑを修正したが、間隔をおいて対峙する２つのパターンの間隔の方向に直交する方向のパターン寸法も用いることができる。このパターン寸法は、配線容量の値に比例するパラメータとなるため、その寸法情報をｌｓとし、上記式（１）〜（３）のいずれかの式を用いて寸法情報ｌｓから得られるばらつき情報をＤｓとすると、上述した式（７）は、下記式（８）となる。
Ｑ＝ｑ・｛ｓｄ／（ｓｄ−Ｄｄ１−Ｄｄ２）｝・｛（ｌｓ＋Ｄｓ）／ｌｓ｝・・・（８）
【０１０３】
また、配線の高さが変更された場合も配線容量値を修正することができる。高さｈのばらつきＤｈは、下記式（９）のパターン面積とパターン幅による関数であらわすことができる。
Ｄｈ＝ｃ（ａ，Ｗ）＋ｒａｎｄａｍ［σ（ａ，Ｗ）］・・・（９）
したがって、この場合の配線容量値Ｑは、下記式（１０）のように変化する。
Ｑ＝ｑ・（ｈ＋Ｄｈ）／ｈ・・・（１０）
【０１０４】
（レイアウト設計処理手順）
つぎに、この発明の実施の形態にかかるレイアウト設計処理手順について説明する。図９は、この発明の実施の形態にかかるレイアウト設計処理手順を示すフローチャートである。なお、図９のフローチャートにおいて、ステップＳ９０１〜ステップＳ９０９までの処理手順が、上述したネットリスト生成処理手順である。
【０１０５】
図９において、まず、レイアウトデータ３００から任意のパターンデータを抽出する（ステップＳ９０１）。抽出されたパターンデータが、ゲート電極のパターンデータである場合（ステップＳ９０２：ゲート）、そのパターンデータからゲート長情報を算出する（ステップＳ９０３）。たとえば、抽出されたパターンデータが、図７に示したゲート電極のパターンデータ３２３ｂである場合、そのゲート長情報ｌｇを算出する。
【０１０６】
また、ゲート電極のパターンデータに、並列して隣接する他のゲート電極のパターンデータまでの距離情報を算出する（ステップＳ９０４）。抽出されたパターンデータが、図７に示したゲート電極のパターンデータ３２３ｂである場合、距離情報ｓｇ１，ｓｇ２を算出する。
【０１０７】
また、抽出されたパターンデータの密度情報ａを算出する（ステップＳ９０５）。そして、ゲート長情報ｌｇ、距離情報ｓｇ１，ｓｇ２、および密度情報ａを用いて、ばらつきパラメータテーブル２５４からばらつきパラメータ（補正量ｃおよび変動量σ）を抽出する（ステップＳ９０６）。
【０１０８】
つぎに、上記式（１）〜（４）のいずれかの式と、抽出されたばらつきパラメータ（補正量ｃおよび変動量σ）とを用いて、ばらつき情報を算出する（ステップＳ９０７）。たとえば、上述の例では、左端辺７０１ｂのばらつき情報Ｄ１と、右端辺７０２ｂのばらつき情報Ｄ２とを算出し、このばらつき情報Ｄ１、Ｄ２から、ばらつき情報Ｄｇを算出する。
【０１０９】
そして、ネットリスト６００を修正する（ステップＳ９０８）。具体的には、ネットリスト６００の記述内容から、抽出されたパターンデータの記述を特定し、算出されたばらつき情報を用いて、特定された記述を修正する。上述の例では、ゲート電極のパターンデータ３２３ｂのゲート長情報ｌｇ（ｌｇ＝１２０ｎｍ）を特定し、この特定されたゲート長情報ｌｇに、算出されたばらつき情報Ｄｇを加算する。これにより、ゲート長情報を修正することができる。
【０１１０】
一方、ステップＳ９０２において、抽出されたパターンデータが、配線パターンのパターンデータである場合（ステップＳ９０２：配線）、その配線パターンの配線長情報、配線幅情報などの寸法情報を算出する（ステップＳ９０９）。たとえば、抽出されたパターンデータが、図８に示した配線パターンのパターンデータ３３３ｂである場合、その配線幅情報ｌｗ、寸法情報ｌｓを算出する。
【０１１１】
また、配線パターンのパターンデータから、このパターンデータに並列して隣接する他の配線パターンのパターンデータまでの距離情報を算出する（ステップＳ９１０）。たとえば、抽出されたパターンデータが、図７に示した配線パターンのパターンデータ３３３ｂである場合、距離情報ｓｗ１，ｓｗ２，ｓｄを算出する。
【０１１２】
また、抽出されたパターンデータの密度情報ａを算出する（ステップＳ９１１）。そして、寸法情報、距離情報、および密度情報ａを用いて、ばらつきパラメータテーブル２５４からばらつきパラメータ（補正量ｃおよび変動量σ）を抽出する（ステップＳ９１２）。上述の例では、配線抵抗値の修正の場合、配線幅情報ｌｗ、距離情報ｓｗ１，ｓｗ２および密度情報ａを用いて、ばらつきパラメータテーブル２５４からばらつきパラメータ（補正量ｃおよび変動量σ）を抽出する。また、配線容量値の修正の場合、配線幅情報ｌｗ、距離情報ｓｄおよび密度情報ａを用いて、ばらつきパラメータテーブル２５４からばらつきパラメータ（補正量ｃおよび変動量σ）を抽出する。
【０１１３】
つぎに、上記式（１）〜（４）のいずれかの式と、抽出されたばらつきパラメータ（補正量ｃおよび変動量σ）とを用いて、ばらつき情報を算出する（ステップＳ９１３）。たとえば、上述の例では、配線抵抗値の修正の場合、左端辺８０１ｂのばらつき情報Ｄ３と、右端辺８０２ｂのばらつき情報Ｄ４とを算出し、このばらつき情報Ｄ３、Ｄ４から、ばらつき情報Ｄｗを算出する。また、配線容量値の修正の場合も同様に、ばらつき情報Ｄｄ、Ｄｓを算出する。
【０１１４】
そして、抽出されたパターンデータによってあらわされる配線パターンの配線抵抗値および配線容量値を算出する（ステップＳ９１４）。上述の例では、上記（５）式（または（６）式）を用いて、配線抵抗値Ｒを算出する。また、上記（７）式（または上記（８）式）を用いて、配線容量値Ｑを算出する。
【０１１５】
このあと、ネットリストを修正する（ステップＳ９１５）。具体的には、ネットリストの記述内容から、抽出されたパターンデータの配線抵抗値や配線容量値を特定し、算出された配線容量値や、算出された配線容量値に更新する。上述の例では、配線パターンのパターンデータ３３３ｂの配線抵抗値ｒおよび配線容量値ｑを特定し、配線抵抗値ｒおよび配線容量値ｑから、算出された配線抵抗値Ｒおよび配線容量値Ｑに更新する。これにより、ネットリスト６００に記述されている配線抵抗値および配線容量値を修正することができる。
【０１１６】
そして、抽出パターンデータがあるかどうかを判定する（ステップＳ９１６）。未抽出パターンデータがある場合（ステップＳ９１６：Ｙｅｓ）、ステップＳ９０１に移行する。一方、未抽出パターンデータがない場合（ステップＳ９１６：Ｎｏ）、回路シミュレーションを実行する（ステップＳ９１７）。回路シミュレーション結果を用いてレイアウトデータの検証をおこなう。
【０１１７】
この検証において、レイアウトデータが妥当であると判断された場合、すなわち、動作ＯＫの場合（ステップＳ９１８：Ｙｅｓ）、当該レイアウトデータを出力する（ステップＳ９１９）。一方、レイアウトデータが妥当でないと判断された場合、すなわち、動作ＯＫでない場合（ステップＳ９１８：Ｎｏ）、レイアウトデータを修正する（ステップＳ９２０）。そして、ステップＳ９０１に移行する。
【０１１８】
このように、この発明の実施の形態にかかるネットリスト生成装置２０２によれば、レイアウトデータ３００に含まれているパターンデータの、ゲート長や配線幅、配線長などの寸法情報と、隣接パターンデータとの距離情報とを用いて、パターンデータの寸法情報の定誤差を示す補正量ｃと、不定誤差を示す変動量σとを求め、変動量σのランダムな値を算出している。
【０１１９】
したがって、一様なばらつきや完全にランダムなばらつきよりも現実的な、実際の製造プロセスにおいて生じ得るばらつきを表現することができる。これにより、回路シミュレーションに用いるネットリストの精度の向上を図ることができる。また、製造プロセスで生じるばらつきには、ウェハの湾曲による影響などが含まれているが、上述した（３）式を用いることにより、パターンデータがウェハの湾曲部分に配置された場合を想定した、現実的なばらつきを表現することができる。したがって、ウェハの表面状態を考慮して、回路シミュレーションに用いるネットリスト６００の精度の向上を図ることができる。
【０１２０】
また、上述した密度情報算出部２５３によって算出された密度情報ａは、任意の基準面積の示すパターン面積の割合として算出された情報であるが、ＣＭＰの効果を取り込む場合、注目しているパターン（注目パターン）から、当該注目パターンの周辺に存在する周辺パターンまでの距離により、周辺パターン密度がばらつきに与える影響が異なってくる。
【０１２１】
たとえば、注目パターンの近傍に存在する周辺パターンについては、そのパターンによる影響が大きく、注目パターンから離れるにしたがって影響が小さくなると考えられる。このため、密度情報ａを下記式（１１）で定義すると、密度情報ａを実効的なパターン密度としてあらわすことができる。
【０１２２】
∬Ｔ（ｘ，ｙ）・ｇ（ｘ−ｘ0，ｙ−ｙ0）ｄｘｄｙ・・・（１１）
ただし、（ｘ，ｙ）はウェハ上の位置座標、（ｘ0，ｙ0）は注目パターンが存在する位置座標、Ｔ（ｘ，ｙ）は、位置座標（ｘ，ｙ）にパターンがあれば「１」、なければ「０」となる関数、ｇ（ｘ，ｙ）はパターン密度の影響度合いを示す距離関数であり、全領域で積分すると「１」となる関数である。
【０１２３】
また、上述したｃおよびσは、光学、エッチングシミュレーションによって求めることができる。たとえば、テーブルに記載されているピッチ、幅のパターンについてＯＰＣを施す。その後、通常の条件下における光学、エッチングシミュレーションをおこない、出来上がり寸法を求める。この出来上がり寸法と理想値との差分を補正量ｃとする。つぎに、フォーカス、露光量、時間や圧力などのエッチング条件がずれた場合のパターン寸法を、光学、エッチングシミュレーションにより求める。このパターン寸法と通常のパターン寸法との差分を変動量σとする。
【０１２４】
以上説明したように、この発明の実施の形態にかかるネットリスト生成装置およびネットリスト生成方法によれば、半導体装置の評価設計を、現実的かつ高精度におこなうことができるという効果を奏する。
【０１２５】
なお、上述した実施の形態では、ばらつき情報生成部２０５によって生成されたばらつき情報を用いてネットリスト修正部でネットリストを修正し、修正されたネットリストを回路シミュレーション実行部２０７に入力することにより、回路シミュレーションを実行する構成としたが、ばらつき情報生成部２０５によって生成されたばらつき情報と、ネットリスト抽出部２６１によって抽出されたネットリストとを、回路シミュレーション実行部２０７に入力することにより、回路シミュレーションを実行することとしてもよい。この構成によっても、上述した実施の形態と同様の作用効果を奏することができる。
【０１２６】
なお、本実施の形態で説明したネットリスト生成方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション、ＣＡＤ等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【０１２７】
（付記１）半導体装置に関する任意のレイアウトデータの入力を受け付ける入力手段と、
前記入力手段によって入力されたレイアウトデータの中から、任意のパターンデータを抽出するパターンデータ抽出手段と、
前記パターンデータ抽出手段によって抽出されたパターンデータの寸法のばらつきに関する情報を生成するばらつき情報生成手段と、
前記入力手段によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出するネットリスト抽出手段と、
前記ばらつき情報生成手段によって生成されたばらつき情報と、前記ネットリスト抽出手段によって抽出されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行する回路シミュレーション実行手段と、
を備えることを特徴とする半導体装置の評価設計装置。
【０１２８】
（付記２）前記ばらつき情報生成手段は、
前記パターンデータ抽出手段によって抽出されたパターンデータの寸法に関する情報を算出する寸法情報算出手段と、
前記パターンデータ抽出手段によって抽出されたパターンデータと、当該パターンデータに対し並列に隣接する同種のパターンデータとの距離に関する情報を算出する距離情報算出手段と、を備え、
前記寸法情報算出手段によって算出された寸法に関する情報と、前記距離情報算出手段によって算出された距離に関する情報とに基づいて、前記パターンデータ抽出手段によって抽出されたパターンデータの寸法のばらつきに関する情報を生成することを特徴とする付記１に記載の半導体装置の評価設計装置。
【０１２９】
（付記３）前記ばらつき情報生成手段は、
前記パターンデータ抽出手段によって抽出されたパターンデータを含む領域内における、当該パターンデータの密度に関する情報を算出する密度情報算出手段を備え、
さらに、前記密度情報算出手段によって算出された密度に関する情報に基づいて、前記パターンデータ抽出手段によって抽出されたパターンデータの寸法のばらつきに関する情報を生成することを特徴とする付記２に記載の半導体装置の評価設計装置。
【０１３０】
（付記４）前記ばらつき情報生成手段は、
前記寸法情報算出手段によって算出された寸法に関する情報と、前記距離情報算出手段によって算出された距離に関する情報とに基づいて、前記半導体装置のレイアウト設計処理において発生する一定の偏りに関する補正量と、前記半導体装置の製造時において偶然発生する偏りに関する、前記補正量の変動をあらわす変動量と、を抽出する補正量／変動量抽出手段と、
前記補正量／変動量抽出手段によって抽出された補正量および変動量に基づいて、前記パターンデータ抽出手段によって抽出されたパターンデータの寸法のばらつきに関する情報を算出するばらつき情報算出手段と、
を備えることを特徴とする付記２または３に記載の半導体装置の評価設計装置。
【０１３１】
（付記５）前記ばらつき情報算出手段は、
前記補正量と、前記変動量に基づいて所定の範囲内でランダムに変動するランダム関数から得られる値と、に基づいて、前記ばらつき情報を算出することを特徴する付記４に記載の半導体装置の評価設計生成装置。
【０１３２】
（付記６）前記ランダム関数は、前記パターンデータのウェハ上の座標位置に基づいてランダムに変動する関数であることを特徴とする付記５に記載の半導体装置の評価設計装置。
【０１３３】
（付記７）前記ばらつき情報生成手段によって生成されたばらつき情報に基づいて、前記ネットリスト抽出手段によって抽出されたネットリストを修正するネットリスト修正手段を備え、
前記回路シミュレーション実行手段は、
前記ネットリスト修正手段によって修正されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行することを特徴とする付記１〜６のいずれか一つに記載の半導体装置の評価設計装置。
【０１３４】
（付記８）前記パターンデータ抽出手段は、
前記入力手段によって入力されたレイアウトデータに含まれているパターンデータの中から、ゲートパターンをあらわすパターンデータを抽出し、
前記ばらつき情報生成手段は、
前記パターンデータ抽出手段によって抽出された、ゲートパターンをあらわすパターンデータのゲート長のばらつきに関する情報を生成し、
前記ネットリスト修正手段は、
前記ばらつき情報生成手段によって生成された、ゲート長のばらつきに関する情報に基づいて、前記ネットリスト抽出手段によって抽出されたネットリストに含まれているゲート長に関する情報を修正することを特徴とする付記７に記載の半導体装置の評価設計装置。
【０１３５】
（付記９）前記パターンデータ抽出手段は、
前記入力手段によって入力されたレイアウトデータに含まれているパターンデータの中から、配線パターンをあらわすパターンデータを抽出し、
前記ばらつき情報生成手段は、
前記パターンデータ抽出手段によって抽出された、配線パターンをあらわすパターンデータの配線寸法に関する情報に基づいて、前記配線パターンの配線寸法のばらつきに関する情報を生成し、
前記ネットリスト修正手段は、
前記ばらつき情報生成手段によって生成された配線寸法のばらつきに関する情報と、前記ネットリスト抽出手段によって抽出されたネットリストに含まれている、前記配線パターンの配線抵抗に関する情報と、に基づいて、前記配線パターンのあらたな配線抵抗に関する情報を生成することを特徴とする付記７に記載の半導体装置の評価設計装置。
【０１３６】
（付記１０）前記パターンデータ抽出手段は、
前記入力手段によって入力されたレイアウトデータに含まれているパターンデータの中から、配線パターンをあらわすパターンデータを抽出し、
前記ばらつき情報生成手段は、
前記パターンデータ抽出手段によって抽出された、配線パターンをあらわすパターンデータの配線寸法に関する情報に基づいて、前記配線パターンの配線寸法のばらつきに関する情報を生成し、
前記ネットリスト修正手段は、
前記ばらつき情報生成手段によって生成された配線寸法のばらつきに関する情報と、前記ネットリスト抽出手段によって抽出されたネットリストに含まれている、前記配線パターンの配線容量に関する情報と、に基づいて、前記配線パターンのあらたな配線容量に関する情報を生成することを特徴とする付記７に記載の半導体装置の評価設計装置。
【０１３７】
（付記１１）半導体装置に関する任意のレイアウトデータの入力を受け付ける入力手段と、
前記入力手段によって入力されたレイアウトデータの中から、任意のパターンデータを抽出するパターンデータ抽出手段と、
前記パターンデータ抽出手段によって抽出されたパターンデータの寸法のばらつきに関する情報を生成するばらつき情報生成手段と、
前記入力手段によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出するネットリスト抽出手段と、
前記ばらつき情報生成手段によって生成されたばらつき情報に基づいて、前記ネットリスト抽出手段によって抽出されたネットリストを修正するネットリスト修正手段と、
を備えることを特徴とする半導体装置の評価設計装置。
【０１３８】
（付記１２）半導体装置に関する任意のレイアウトデータを入力する入力工程と、
前記入力工程によって入力されたレイアウトデータの中から、任意のパターンデータを抽出するパターンデータ抽出工程と、
前記パターンデータ抽出工程によって抽出されたパターンデータの寸法のばらつきに関する情報を生成するばらつき情報生成工程と、
前記入力工程によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出するネットリスト抽出工程と、
前記ばらつき情報生成工程によって生成されたばらつき情報と、前記ネットリスト抽出工程によって抽出されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行する回路シミュレーション実行工程と、
を含んだことを特徴とする半導体装置の評価設計方法。
【０１３９】
（付記１３）半導体装置に関する任意のレイアウトデータを入力する入力工程と、
前記入力工程によって入力されたレイアウトデータの中から、任意のパターンデータを抽出するパターンデータ抽出工程と、
前記パターンデータ抽出工程によって抽出されたパターンデータの寸法のばらつきに関する情報を生成するばらつき情報生成工程と、
前記入力工程によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出するネットリスト抽出工程と、
前記ばらつき情報生成工程によって生成されたばらつき情報に基づいて、前記ネットリスト抽出工程によって抽出されたネットリストを修正するネットリスト修正工程と、
を含んだことを特徴とする半導体装置の評価設計方法。
【０１４０】
（付記１４）半導体装置に関する任意のレイアウトデータを入力させる入力工程と、
前記入力工程によって入力されたレイアウトデータの中から、任意のパターンデータを抽出させるパターンデータ抽出工程と、
前記パターンデータ抽出工程によって抽出されたパターンデータの寸法のばらつきに関する情報を生成させるばらつき情報生成工程と、
前記入力工程によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出させるネットリスト抽出工程と、
前記ばらつき情報生成工程によって生成されたばらつき情報と、前記ネットリスト抽出工程によって抽出されたネットリストとに基づいて、前記半導体装置の回路シミュレーションを実行させる回路シミュレーション実行工程と、
をコンピュータに実行させることを特徴とする半導体装置の評価設計プログラム。
【０１４１】
（付記１５）半導体装置に関する任意のレイアウトデータを入力させる入力工程と、
前記入力工程によって入力されたレイアウトデータの中から、任意のパターンデータを抽出させるパターンデータ抽出工程と、
前記パターンデータ抽出工程によって抽出されたパターンデータの寸法のばらつきに関する情報を生成させるばらつき情報生成工程と、
前記入力工程によって入力されたレイアウトデータの中から、前記半導体装置のネットリストを抽出させるネットリスト抽出工程と、
前記ばらつき情報生成工程によって生成されたばらつき情報に基づいて、前記ネットリスト抽出工程によって抽出されたネットリストを修正させるネットリスト修正工程と、
をコンピュータに実行させることを特徴とする半導体装置の評価設計プログラム。
【０１４２】
（付記１６）付記１４または１５に記載のレイアウト設計プログラムを記録したコンピュータ読み取り可能な記録媒体。
【産業上の利用可能性】
【０１４３】
以上のように、本発明にかかる半導体装置の評価設計装置、半導体装置の評価設計方法、半導体装置の評価設計プログラムおよび記録媒体は、半導体装置のレイアウト設計に用いるネットリストの生成に有用であり、特に、回路シミュレーション用のネットリストの生成に適している。
【図面の簡単な説明】
【０１４４】
【図１】この発明の実施の形態にかかる半導体装置の評価設計装置のハードウェア構成を示すブロック図である。
【図２】この発明の実施の形態にかかる半導体装置の評価設計装置の機能的構成を示すブロック図である。
【図３】レイアウトデータベースに記憶されているレイアウトデータの一例を示す説明図である。
【図４】ばらつきパラメータテーブルの一例を示す説明図である。
【図５】ガウス分布を示す説明図である。
【図６】レイアウトデータから抽出されたネットリストの一例を示す説明図である。
【図７】図３に示したレイアウトデータによってあらわされているゲート電極のパターンデータの修正例を示す説明図である。
【図８】図３に示したレイアウトデータによってあらわされている配線パターンの配線抵抗値の修正例を示す説明図である。
【図９】この発明の実施の形態にかかるレイアウト設計処理手順を示すフローチャートである。
【図１０】光露光工程においてフォーカスずれによるゲートの寸法の変動をプロットしたグラフである。
【符号の説明】
【０１４５】
２００  半導体装置の評価設計装置
２０１  レイアウトデータベース
２０３  レイアウトデータ入力部
２０４  パターンデータ抽出部
２０５  ばらつき情報生成部
２０６  ネットリスト生成部
２０７  回路シミュレーション実行部
２０８  レイアウトデータ検証部
２０９  レイアウトデータ修正部
２１０  レイアウトデータ出力部
２５１  寸法情報算出部
２５２  距離情報算出部
２５３  密度情報算出部
２５４  ばらつきパラメータテーブル
２５５  ばらつきパラメータ抽出部
２５６  ばらつき情報算出部
３００  レイアウトデータ
６００  ネットリスト
【図１】
2006012092.tif 000003
【図２】
2006012092.tif 000004
【図３】
2006012092.tif 000005
【図４】
2006012092.tif 000006
【図５】
2006012092.tif 000007
【図６】
2006012092.tif 000008
【図７】
2006012092.tif 000009
【図８】
2006012092.tif 000010
【図９】
2006012092.tif 000011
【図１０】
2006012092.tif 000012