(57)【要約】【課題】  製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。【解決手段】  マトリクス型の有機強誘電体メモリの製造方法であって、（ａ）半導体層１１４、ゲート絶縁層１１６及びゲート電極１１８を有する薄膜トランジスタ１１０を形成すること、（ｂ）薄膜トランジスタ１１０の上方に第１の絶縁層１２０を形成すること、（ｃ）第１の絶縁層１２０に、半導体層１１４と電気的に接続するコンタクト層１２４を形成すること、（ｄ）コンタクト層１２４と電気的に接続し、下部電極１３２、有機強誘電体層１３４及び上部電極１３６を有する強誘電体キャパシタ１３０を形成すること、（ｅ）強誘電体キャパシタ１３０の上方に第２の絶縁層１４０を形成すること、を含む。【選択図】      図１４
2006245185.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス型の有機強誘電体メモリの製造方法であって、
（ａ）半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成すること、
（ｂ）前記薄膜トランジスタの上方に第１の絶縁層を形成すること、
（ｃ）前記第１の絶縁層に前記半導体層と電気的に接続するコンタクト層を形成すること、
（ｄ）前記コンタクト層と電気的に接続し、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタを形成すること、
（ｅ）前記強誘電体キャパシタの上方に第２の絶縁層を形成すること、
を含む、有機強誘電体メモリの製造方法。
【請求項２】
請求項１記載の有機強誘電体メモリの製造方法において、
前記（ｅ）工程後に、前記第２の絶縁層の上方に他の強誘電体キャパシタを形成することをさらに含む、有機強誘電体メモリの製造方法。
【請求項３】
請求項１又は請求項２記載の有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、前記有機強誘電体層を液滴吐出法により形成する、有機強誘電体メモリの製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、少なくとも前記下部電極を導電性高分子により形成する、有機強誘電体メモリ。
【請求項５】
請求項１から請求項４のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を液滴吐出法により形成する、有機強誘電体メモリの製造方法。
【請求項６】
請求項１から請求項４のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、前記下部電極及び上部電極の少なくともいずれか一方を蒸着法又はメッキ法により形成する、有機強誘電体メモリの製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｅ）工程における前記第２の絶縁層の成膜温度は、前記（ｂ）工程における前記第１の絶縁層の成膜温度よりも低い、有機強誘電体メモリの製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の有機強誘電体メモリの製造方法において、
少なくとも前記（ａ）工程を第１の基板に対して行い、前記第１の基板の上方に前記薄膜トランジスタを含む被転写層を形成し、
少なくとも１回の転写工程により、前記被転写層を第２の基板に転写させることをさらに含む、有機強誘電体メモリの製造方法。
【請求項９】
請求項１から請求項８のいずれかに記載の有機強誘電体メモリの製造方法において、
前記第２の基板は、フレキシブル基板である、有機強誘電体メモリの製造方法。
【請求項１０】
請求項１から請求項９のいずれかに記載の有機強誘電体メモリの製造方法において、
複数の前記強誘電体キャパシタを含むメモリセルアレイ領域を、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップするように配置する、有機強誘電体メモリの製造方法。
【請求項１１】
請求項１から請求項１０のいずれかに記載の有機強誘電体メモリの製造方法において、
前記有機強誘電体層は、ポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体、ポリフッ化ビニリデン、及び奇数ナイロンのいずれかの有機強誘電体材料からなる、有機強誘電体メモリの製造方法。
【請求項１２】
マトリクス型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に形成された第１の絶縁層と、
前記第１の絶縁層を貫通するコンタクト層と、
前記第１の絶縁層の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタと、
前記強誘電体キャパシタの上方に形成された第２の絶縁層と、
を含む、有機強誘電体メモリ。
【請求項１３】
請求項１２記載の有機強誘電体メモリにおいて、
少なくとも前記下部電極は、導電性高分子からなる、有機強誘電体メモリ。
【請求項１４】
請求項１２又は請求項１３記載の有機強誘電体メモリにおいて、
前記基板は、フレキシブル基板である、有機強誘電体メモリ。
【請求項１５】
請求項１２から請求項１４のいずれかに記載の有機強誘電体メモリにおいて、
複数の前記強誘電体キャパシタを含むメモリセルアレイ領域は、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップして配置されている、有機強誘電体メモリ。
【請求項１６】
請求項１２から請求項１５のいずれかに記載の有機強誘電体メモリにおいて、
前記第２の絶縁層の上方に形成された他の強誘電体キャパシタをさらに含む、有機強誘電体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機強誘電体メモリ及びその製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリとして、ＰＺＴ系又はＳＢＴ系などの無機強誘電体層を含む強誘電体キャパシタの構造が周知である。無機強誘電体層は成膜するときに６００℃以上の高温のアニール処理を必要とする。そのため、強誘電体キャパシタを形成するための基板は耐熱性を有するものに限られ、ガラス基板やフレキシブル基板を基板として使用することは不可能である。さらに、無機強誘電体層はＰｂ、Ｂｉなどの重金属を含むので環境に有害であり、その取り扱いが煩雑である。
【特許文献１】特開平５−８９６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的の１つは、製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る有機強誘電体メモリの製造方法は、
マトリクス型の有機強誘電体メモリの製造方法であって、
（ａ）半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成すること、
（ｂ）前記薄膜トランジスタの上方に第１の絶縁層を形成すること、
（ｃ）前記第１の絶縁層に前記半導体層と電気的に接続するコンタクト層を形成すること、
（ｄ）前記コンタクト層と電気的に接続し、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタを形成すること、
（ｅ）前記強誘電体キャパシタの上方に第２の絶縁層を形成すること、
を含む。本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば１５０℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる成膜処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
【０００５】
なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
（２）この有機強誘電体メモリの製造方法において、
前記（ｅ）工程後に、前記第２の絶縁層の上方に他の強誘電体キャパシタを形成することをさらに含んでもよい。
（３）この有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、前記有機強誘電体層を液滴吐出法により形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
（４）この有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、少なくとも前記下部電極を導電性高分子により形成してもよい。これによれば、導電性高分子は通常の金属よりも柔軟性を有するので、有機強誘電体層の下地として使用すると、強誘電体キャパシタのヒステリシス特性が良好になる。
（５）この有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を液滴吐出法により形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
（６）この有機強誘電体メモリの製造方法において、
前記（ｄ）工程で、前記下部電極及び上部電極の少なくともいずれか一方を蒸着法又はメッキ法により形成してもよい。これによれば、スパッタ法などに比べて比較的低パワーにより形成することができ、下地となる層のダメージを低減することができる。
（７）この有機強誘電体メモリの製造方法において、
前記（ｅ）工程における前記第２の絶縁層の成膜温度は、前記（ｂ）工程における前記第１の絶縁層の成膜温度よりも低くてもよい。これによれば、強誘電体キャパシタの熱によるダメージを低減することができる。
（８）この有機強誘電体メモリの製造方法において、
少なくとも前記（ａ）工程を第１の基板に対して行い、前記第１の基板の上方に前記薄膜トランジスタを含む被転写層を形成し、
少なくとも１回の転写工程により、前記被転写層を第２の基板に転写させることをさらに含んでもよい。これによれば、製造プロセスに要求される条件（プロセス耐性など）及び完成品に要求される条件（フレキシブル性など）の両方を満たすととともに、基板の選択自由度の向上を図ることができる。
（９）この有機強誘電体メモリの製造方法において、
前記第２の基板は、フレキシブル基板であってもよい。
（１０）この有機強誘電体メモリの製造方法において、
複数の前記強誘電体キャパシタを含むメモリセルアレイ領域を、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップするように配置してもよい。これによれば、有機強誘電体メモリの小型化及び大容量化を図ることができる。
（１１）この有機強誘電体メモリの製造方法において、
前記有機強誘電体層は、ポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体、ポリフッ化ビニリデン、及び奇数ナイロンのいずれかの有機強誘電体材料からなるものであってもよい。
（１２）本発明に係る有機強誘電体メモリは、
マトリクス型の有機強誘電体メモリであって、
基板と、
前記基板の上方に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に形成された第１の絶縁層と、
前記第１の絶縁層を貫通するコンタクト層と、
前記第１の絶縁層の上方に形成され、下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタと、
前記強誘電体キャパシタの上方に形成された第２の絶縁層と、
を含む。本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば１５０℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる成膜処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
（１３）この有機強誘電体メモリにおいて、
少なくとも前記下部電極は、導電性高分子からなるものであってもよい。これによれば、導電性高分子は通常の金属よりも柔軟性を有するので、有機強誘電体層の下地として使用すると、強誘電体キャパシタのヒステリシス特性が良好になる。
（１４）この有機強誘電体メモリにおいて、
前記基板は、フレキシブル基板であってもよい。
（１５）この有機強誘電体メモリにおいて、
複数の前記強誘電体キャパシタを含むメモリセルアレイ領域は、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップして配置されていてもよい。これによれば、有機強誘電体メモリの小型化及び大容量化を図ることができる。
（１６）この有機強誘電体メモリにおいて、
前記第２の絶縁層の上方に形成された他の強誘電体キャパシタをさらに含んでもよい。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
図１〜図１３は本実施の形態に係る有機強誘電体メモリの製造方法を示す図であり、図１４及び図１５はそれぞれ本実施の形態に係る有機強誘電体メモリ及びその回路を示す図である。
【０００８】
（有機強誘電体メモリの製造方法）
本実施の形態では、マトリクス型（クロスポイント型）の有機強誘電体メモリを製造する。
【０００９】
（１）図１に示すように、第１の基板１００を用意する。本実施の形態に示す例では、第１の基板１００は転写用基板であり、製造プロセスにおいてのみ使用する基板である。第１の基板１００には、後述の工程により、少なくとも薄膜トランジスタ１１０を含む被転写層１７０が形成される。第１の基板１００上の被転写層１７０は、最終的に第２の基板２００に転写される（図１３参照）。転写技術を適用することにより、製造プロセスに要求される条件（プロセス耐性など）及び完成品に要求される条件（フレキシブル性など）の両方を満たすことが可能になる。
【００１０】
第１の基板１００は、有機強誘電体メモリ及び薄膜トランジスタの製造プロセスに耐性（耐熱性）を有するものであればその材質は限定されない。例えば、第１の基板１００は、製造プロセスの最高温度（例えば４００℃〜６００℃程度）以上の歪点を有するものであってもよい。また、第１の基板１００は光透過性を有していてもよい。第１の基板１００は、ガラス基板（例えば石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２）、半導体基板（例えばシリコン基板）、金属基板、又は耐熱性を有していれば樹脂基板であってもよい。
【００１１】
必要があれば基板１００上に分離層１０２を形成する。分離層１０２は、後述の転写工程において、第１の基板１００の剥離を容易にするためのものである。分離層１０２は、光吸収により結合力を消失するものであってもよいし、その他の物理的・化学的作用により結合力を消失するものであってもよい。分離層１０２は熱又は光により接着力を消失する接着層であってもよい。分離層１０２の材質としては、例えばアモルファスシリコンなどの半導体、強誘電体、各種酸化物セラミックス、有機材料、低融点金属、ＵＶ硬化型接着材料などが挙げられる。
【００１２】
第１の基板１００（図１では分離層１０２）上に、絶縁層（例えばＳｉＯ２層）１０４を形成してもよい。絶縁層１０４は、例えば有機シリコン材料であるＴＥＯＳ（Tetra Ethyl Ortho Silicate（Ｓｉ（ＯＣ２Ｈ５）４））を原材料としたプラズマＣＶＤ法により形成することができる。絶縁層１０４は、薄膜トランジスタ１１０の保護、遮光、絶縁、マイグレーションの防止などの機能を有する。あるいは、絶縁層１０４を形成することなく、第１の基板１００（又は分離層１０２）上に直接的に薄膜トランジスタ１１０を形成してもよい。
【００１３】
（２）図２〜図６に示すように、薄膜トランジスタ１１０を形成する。薄膜トランジスタ１１０は、低温ポリシリコン（ＬＴＰＳ：Low Temperature Poly-Silicon）プロセスにより形成することができる。プロセス温度を例えば約６００℃以下（例えば約４００℃以下）にすることにより、例えば第１の基板１００としてガラス基板が使用可能になる。
【００１４】
まず、図２に示すように半導体層１１２を絶縁層１０４上に形成する。例えば、アモルファスシリコン層をＣＶＤ法により成膜し、必要に応じて脱水素アニールを行った後、アモルファスシリコン層をエキシマレーザ等でレーザアニールすることにより、多結晶化させる。こうして、半導体層１１２としてポリシリコン層を形成する。その後、図３に示すように、例えばドライエッチングによりパターニングして、所定のパターンを有する半導体層（ポリシリコン層）１１４を形成する。
【００１５】
次に、図４に示すように、少なくとも半導体層１１４上にゲート絶縁層（例えばＳｉＯ２層）１１６を形成する。ゲート絶縁層１１６は、例えばＴＥＯＳ−ＣＶＤ法により形成することができる。その後、図５に示すようにゲート電極１１８（例えばＴａ，Ａｌ，ＭｏＷ合金，Ｃｒ，Ａｕ，Ｐｔなどの金属や多結晶Ｓｉ，ＳＲＯなどの導電性酸化物）をパターニングして形成し、ゲート電極１１８をマスクとして半導体層１１４に所定の不純物をドーピングし、不純物活性化のためのアニールを行う。こうして、図６に示すように、半導体層１１４に不純物領域（ソース領域及びドレイン領域）１１４ａ，１１４ｂを形成する。
【００１６】
図６に示すように、薄膜トランジスタ１１０は、半導体層１１４と、ゲート絶縁層１１６、ゲート電極１１８と、を含む。薄膜トランジスタ１１０の構造は、上述したトップゲート型（コプラナー型）に限らず、例えばゲート電極１１８が第１の基板１００側に配置されるボトムゲート型であってもよい。また、薄膜トランジスタ１１０は、上述した低温ポリシリコン薄膜トランジスタに限らず、その他の形態を適用してもよい。
【００１７】
（３）図７に示すように、薄膜トランジスタ１１０上に第１の絶縁層１２０を形成する。
【００１８】
第１の絶縁層１２０は、例えばＴＥＯＳ−ＣＶＤ法により３００℃程度で形成することができる。第１の絶縁層１２０は、低温ポリシリコン薄膜トランジスタの形成工程において通常用いられる手法により形成することができる。第１の絶縁層１２０は、薄膜トランジスタ１１０を被覆して形成する。その後、第１の絶縁層１２０にコンタクトホール１２２を形成する。コンタクトホール１２２は、薄膜トランジスタ１１０と後述の強誘電体キャパシタ１３０（図９参照）を相互に接続するための貫通穴である。コンタクトホール１２２からは、例えば半導体層１１４における一方の不純物領域１１４ａを露出させる。コンタクトホール１２２は、例えばドライエッチング法により形成することができる。
【００１９】
（４）図８及び図９に示すように、コンタクト層１２４及び強誘電体キャパシタ１３０を形成する。
【００２０】
（４−１）コンタクト層１２４は、コンタクトホール１２２を埋めるように形成する。コンタクト層１２４は、例えば図８に示すようにコンタクトホール１２２の内部のみに形成してもよいし、コンタクトホール１２２の内部のみならず、さらに第１の絶縁層１２０の上面に至るように形成してもよい。コンタクト層１２４は、絶縁材料との境界面に形成される薄いバリア層（例えばＴｉ層、ＴｉＮ層など）と、バリア層よりも内側に形成される導電層（例えばＷ層、Ａｌ層など）と、を含む。ただし、バリア層は必須のものではない。コンタクト層１２４は、コンタクトホール１２２の内部を含む第１の絶縁層１２０上の全面に成膜した後、ＣＭＰ法、エッチング法などを適宜利用することにより形成することができる。
【００２１】
なお、コンタクト層１２４は、導電性を有していればその材質は限定されず、例えば後述の強誘電体キャパシタ１３０の下部電極１３２（又は上部電極１３６）と同一材質により形成してもよい。また、コンタクト層１２４を後述の下部電極１３２と同一手法により（例えば一体的に）形成してもよい。
【００２２】
（４−２）図８に示すように、強誘電体キャパシタ１３０のうち、まず下部電極１３２を形成する。例えば下部電極１３２を、コンタクト層１２４を含む領域上に形成する。複数のメモリセル有するメモリセルアレイを形成する場合、複数の下部電極１３２をストライプ状に形成する。
【００２３】
下部電極１３２は、液滴吐出部（例えばプリンタヘッド）１２６からインク１２８を吐出する液滴吐出法により形成することができる。インク１２８は、導電性微粒子を含む分散液（例えば導電性高分子インク、金属インク）であってもよい。導電性微粒子としては、例えば金、銀、銅、パラジウム、ニッケルなどの金属微粒子、導電層高分子の微粒子又は超電導体などのその他の微粒子が挙げられる。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、有機物などのコート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していてもよい。必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合（例えば焼結）させる処理（加熱）を行う。また、吐出液として導電性高分子を溶解させた溶液でもよい。導電性高分子としては、例えばポリエチレンジオキサンチオフェン（ＰＥＤＯＴ）、ポリアニリンなどが挙げられる。
【００２４】
下部電極１３２が導電性高分子であれば、導電性高分子は通常の金属よりも柔軟性を有するので、有機強誘電体層１３４の下地として使用すると、強誘電体キャパシタ１３０のヒステリシス特性が良好になる。
【００２５】
液滴吐出法としては、インクジェット法、ジェルジェット（登録商標）法、ディスペンサ法、又は溶液霧化堆積法を適用することができる。例えばインクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインクを無駄なく経済的に設けることができる。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する下部電極１３２を直接形成することが可能になる。
【００２６】
あるいは、下部電極１３２をスパッタ法、蒸着法により形成してもよい。その場合、必要に応じてフォトリソグラフィ技術及びエッチング技術を組み合わせてパターニングすることができる。また、下部電極１３２をメッキ法（例えば電気メッキ法又は無電解メッキ法）により形成してもよい。メッキ法の場合、あらかじめレジストの開口領域を所定のパターンに形成することにより、所定のパターンを有する下部電極１３２を直接形成することができ、エッチング工程を省略することができる。
【００２７】
（４−３）次に、図９に示すように、下部電極１３２上を含む領域に有機強誘電体層１３４を形成する。有機強誘電体層１３４の有機強誘電体材料としては、例えばポリ（フッ化ビニリデン−トリフルオロエチレン）（Ｐ（ＶＤＦ−ＴｒＦＥ））共重合体、ポリフッ化ビニリデン（ＰＶＤＦ）、及び奇数ナイロンなどが挙げられる。例えば、ＶＤＦ：ＴｒＦＥ比が７５：２５のポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体を溶媒（例えばケトン系の溶媒）に溶かして所定の溶液にした後、下部電極１３２を含む領域上に成膜し、１４０℃〜１５０℃程度でアニールし、結晶化させる。有機強誘電体材料の場合、無機強誘電体材料と比較すると極めて低温でアニールすることができる。そのため、製造プロセスに使用する基板の選択自由度が高く、また、低エネルギー処理により製造プロセスの容易化を図ることができる。さらに、有機強誘電体材料の配向性は、下地（下部電極１３２）にはあまり依存しないため、下部電極１３２の材料選択自由度の向上を図ることもできる。なお、有機強誘電体材料は重金属を含まないので、環境負荷の問題がなく、容易に廃棄可能である取り扱いが簡単である。
【００２８】
有機強誘電体層１３４の成膜方法は、真空蒸着法、スピンコート法、ＬＢ（Langmuir-Blodgett）法、上述した液滴吐出法、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法などが挙げられる。液滴吐出法によれば、所定のパターンを有する有機強誘電体層１３４を直接形成することができる。また、ＬＳＭＣＤ法の場合も選択成長技術を組み合わせることにより、同様に所定のパターンに直接形成することができる。また、その他の方法の場合、必要に応じて有機強誘電体層１３４をエッチングによりパターニングしてもよい。
【００２９】
なお、マトリクス型の場合、下部電極１３２及び上部電極１３６のマトリクスの交差部分により強誘電体キャパシタ１３０が構成される。そのため、有機強誘電体層１３４は必ずしもパターニングする必要はない。すなわち、有機強誘電体層１３４は、図９に示すようにメモリセルごとに分割して形成してもよいし、あるいは複数のメモリセルを含む領域に一体的に形成してもよい。前者の場合、メモリセル間のクロストークを防止することができ、書き込み又は読み込み時の動作不良の発生を抑えることができる。また、後者の場合、パターニング工程を省略することができるので、製造プロセスが容易になるのみならず、例えばエッチング工程による有機強誘電体層１３４のダメージを回避することができる。
【００３０】
（４−４）次に、図９に示すように、上部電極１３６を形成する。例えば複数の上部電極１３６を複数の下部電極１３２とは交差する方向にストライプ状に形成する。上部電極１３６の形成方法としては、上述した下部電極１３２の形成方法の内容を適用することができる。上部電極１３６の場合、下地となる有機強誘電体層１３４にダメージが与えられないように低パワーにより成膜することが好ましい。すなわち、上部電極１３６を蒸着法、メッキ法又は液滴吐出法により形成すると、成膜時の高エネルギーの粒子が有機強誘電体層１３４にあたることによるダメージを低減することができるので効果的である。
【００３１】
こうして、下部電極１３２、有機強誘電体層１３４及び上部電極１３６を含む強誘電体キャパシタ１３０を形成することができる。この強誘電体キャパシタ１３０は、コンタクト層１２４を介して薄膜トランジスタ１１０に電気的に接続されている。強誘電体キャパシタ１３０には、駆動回路として機能する薄膜トランジスタ１１０から書き込み信号や読み出し信号が供給され、メモリとしての機能が発揮される。
【００３２】
また、複数の強誘電体キャパシタ１３０を含むメモリセルアレイ領域を、複数の薄膜トランジスタ１１０を含む駆動回路領域とオーバーラップするように配置してもよい。こうすることにより、駆動回路領域をメモリセルアレイ領域の周辺に配置するのに比べて、有機強誘電体メモリの小型化及び大容量化を図ることができる。また、強誘電体キャパシタ１３０は、低温プロセス（例えば最高温度１５０℃程度）により形成することができるので、すでに形成済みの薄膜トランジスタ１１０の熱によるダメージを低減することができる。逆に、薄膜トランジスタ１１０の熱によるダメージを低減できるので、強誘電体キャパシタ１３０を薄膜トランジスタ１１０とオーバーラップして配置することが可能になる。メモリセルアレイ領域と駆動回路領域とは、いずれか一方の全部が他方の一部にオーバーラップしていてもよいし、一部同士がオーバーラップしていてもよい。
【００３３】
また、マトリクス型の場合、薄膜トランジスタ１１０の形成工程（駆動回路形成工程）と、強誘電体キャパシタ１３０の形成工程（メモリセル形成工程）とを分離して行うことができる。そのため、例えば、有機強誘電体層１３４が薄膜トランジスタ１１０の熱によりダメージを受けるのを回避することができる。逆に、薄膜トランジスタ１１０の形成工程が強誘電体キャパシタ１３０の存在に伴い制約を受けることがない。
【００３４】
（５）図１０に示すように、強誘電体キャパシタ１３０上に第２の絶縁層１４０を形成する。第２の絶縁層１４０は、その上にさらにデバイスを形成するための層間絶縁層であってもよいし、最上層のパッシベーション層であってもよい。第２の絶縁層１４０は、強誘電体キャパシタ１３０を被覆して形成する。第２の絶縁層１４０の成膜温度は、上述した第１の絶縁層１２０の成膜温度よりも低くてもよい。特に、第２の絶縁層１４０の成膜温度が、例えば有機強誘電体層１３４の成膜温度よりも低くければ、強誘電体キャパシタ１３０の熱によるダメージを低減することができる。第２の絶縁層１４０は、例えばテトラメチルシラン（ＴＭＳ）をＣＶＤ法により室温で成膜してもよい。あるいは、第２の絶縁層１４０として、ポリメタクリル酸メチル（ＰＭＭＡ）又は光硬化型樹脂（例えばＵＶ硬化型樹脂）を成膜してもよい。いずれも少なくとも有機強誘電体層１３４の成膜温度よりも低温（例えば約１５０℃以下）により形成することができる。第２の絶縁層１４０は、上述したＣＶＤ法以外に、例えばシリカ微粒子を含む分散液や樹脂材料をスピンコート法、液滴吐出法、ＬＳＭＣＤ法などにより成膜することができる。
【００３５】
なお、第２の絶縁層１４０の形成工程のみならず、強誘電体キャパシタ１３０の形成工程以降は、有機強誘電体層１３４の成膜温度（詳しくは結晶化時の温度）以上の高温のアニール処理を行わないほうが好ましい。こうすることにより、強誘電体キャパシタ１３０の熱によるダメージを低減することができる。
【００３６】
（６）転写技術を適用する場合には、図１１〜図１３に示すように、少なくとも１回（図では２回）の転写工程により被転写層１７０を完成品としての第２の基板２００に転写する。
【００３７】
例えば図１１に示すように、第１の基板１００（分離層１０２）上の被転写層１７０を他の基板（例えばガラス基板）１５０に転写する。その場合、基板１５０と被転写層１７０を図示しない接着層（例えば光硬化型接着層）により接着してもよい。その後、図１２及び図１３に示すように、分離層１０２の結合力を消失又は低減させ、第１の基板１００と分離層１０２を順次又は同時に剥離する。分離層１０２の結合力を消失又は低減させる方法は上述した通りである。そして、最終的には被転写層１７０の一部（例えば絶縁層１０４）を露出させ、被転写層１７０を第２の基板２００に転写する。被転写層１７０と第２の基板２００の結合手段は限定されるものではなく、すでに説明した方法を適用することができる。
【００３８】
こうして、第２の基板２００上に被転写層１７０（薄膜トランジスタ１１０及び強誘電体キャパシタ１３０を含む）を形成することができる。第２の基板２００は、第１の基板１００よりも耐熱性の低い（例えば歪点の低い）材料から構成されていてもよい。第２の基板２００は、ポリイミド樹脂などのフレキシブル基板であってもよいし、第１の基板１００よりも耐熱性の低いガラス基板であってもよい。あるいは、第２の基板２００は、液晶素子やＥＬ素子などの電気光学素子、その他の電子部品が搭載又は内蔵されているものであってもよい。その場合も、第２の基板２００の電気光学素子又は電子部品の耐熱性が低ければ、上述した転写工程を行うと効果的である。
【００３９】
なお、上述とは異なり、１回の転写により、第１の基板１００から第２の基板２００に直接的に被転写層１７０を転写してもよい。その場合には、第２の基板２００側から順に強誘電体キャパシタ１３０及び薄膜トランジスタ１１０が配置される。
【００４０】
（有機強誘電体メモリの構造）
こうして、図１４に示すように、有機強誘電体メモリ１０００を形成することができる。この有機強誘電体メモリ１０００は、薄膜トランジスタ１１０と、第１の絶縁層１２０と、コンタクト層１２４と、強誘電体キャパシタ１３０と、第２の絶縁層１４０と、を含む。この有機強誘電体メモリ１０００は、図１５の回路図に示すように、ワード線（ＷＬ）及びビット線（ＢＬ）の交差する部分に強誘電体キャパシタ（Ｃferro）が設けられている。有機強誘電体メモリ１０００は、第２の基板（例えばフレキシブル基板）２００上に形成されていてもよい。
【００４１】
なお、本実施の形態に係る有機強誘電体メモリは、上述の製造方法から導くことができる内容を含む。
【００４２】
（変形例）
次に、本実施の形態の変形例に係る有機強誘電体メモリ及びその製造方法について説明する。
【００４３】
変形例として、上述の製造方法では転写技術を適用した例を説明したが、完成品としての基板（第２の基板２００）上に対して薄膜トランジスタ１１０及び強誘電体キャパシタ１３０などを形成してもよい。その場合に、使用する基板は、薄膜トランジスタ１１０及び強誘電体キャパシタ１３０の形成工程に対して耐熱性を有することが好ましい。
【００４４】
他の変形例として、図１６に示すように、複数のメモリセルアレイ領域（それぞれが複数の強誘電体キャパシタ１３０を含む）１６０，１６２，１６４を積層してもよい。この有機強誘電体メモリ１１００によれば、同一の平面面積を維持しつつ大容量化を実現することができる。また、上述したように強誘電体キャパシタ１３０の形成工程では、例えば全ての層を液相プロセスにより成膜することができるので、極めて容易な製造プロセスで複数のメモリセルアレイ領域１６０，１６２，１６４を積層することができる。
【００４５】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図２】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図３】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図４】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図５】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図６】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図７】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図８】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図９】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１０】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１１】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１２】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１３】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１４】本発明の実施の形態に係る有機強誘電体メモリを示す図である。
【図１５】本発明の実施の形態に係る有機強誘電体メモリの回路図である。
【図１６】本発明の実施の形態の変形例を示す図である。
【符号の説明】
【００４７】
１００…第１の基板  １１０…薄膜トランジスタ  １１４…半導体層
１１６…ゲート絶縁層  １１８…ゲート電極  １２０…第１の絶縁層
１２２…コンタクトホール  １２４…コンタクト層  １３０…強誘電体キャパシタ
１３２…下部電極  １３４…有機強誘電体層  １３６…上部電極
１４０…第２の絶縁層  １７０…被転写層  ２００…第２の基板
【図１】
2006245185.tif 000003
【図２】
2006245185.tif 000004
【図３】
2006245185.tif 000005
【図４】
2006245185.tif 000006
【図５】
2006245185.tif 000007
【図６】
2006245185.tif 000008
【図７】
2006245185.tif 000009
【図８】
2006245185.tif 000010
【図９】
2006245185.tif 000011
【図１０】
2006245185.tif 000012
【図１１】
2006245185.tif 000013
【図１２】
2006245185.tif 000014
【図１３】
2006245185.tif 000015
【図１４】
2006245185.tif 000016
【図１５】
2006245185.tif 000017
【図１６】
2006245185.tif 000018