(57)【要約】【課題】  III族窒化物半導体層とオーミック電極との間のコンタクト抵抗を低減することができる半導体装置及びその製造方法を提供する。【解決手段】  III族窒化物半導体層(12)と、III族窒化物半導体層(12)とオーミック接触するオーミック電極(15)とを有し、III族窒化物半導体層(12)はＡｌｘＧａ１−ｘＮで表される半導体からなり、オーミック電極(15)は、Ｇｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む第１電極層(13)を有する半導体装置(1)とする。【選択図】      図１
2006237162.tif 000002
【特許請求の範囲】
【請求項１】
III族窒化物半導体層と、前記III族窒化物半導体層とオーミック接触するオーミック電極とを有し、前記III族窒化物半導体層はＡｌｘＧａ１−ｘＮで表される半導体からなり、前記ｘは０以上１以下の実数である半導体装置であって、
前記オーミック電極は、Ｇｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む第１電極層を有することを特徴とする半導体装置。
【請求項２】
前記オーミック電極は、前記第１電極層上に形成された第２電極層を更に有し、
前記第２電極層は、Ａｕ、Ｓｉ、Ｃｕ、Ｔｉ、Ｐｄ及びＳｎから選ばれる少なくとも１種を含む請求項１に記載の半導体装置。
【請求項３】
前記半導体装置は、前記オーミック電極と前記III族窒化物半導体層との間に介在する絶縁膜を更に有し、
前記絶縁膜は、窒化シリコン、酸化シリコン、窒化酸化シリコン又は金属酸化物からなり、かつ厚みが７ｎｍ以下である請求項１に記載の半導体装置。
【請求項４】
前記絶縁膜は、厚みが３ｎｍ以上である請求項３に記載の半導体装置。
【請求項５】
前記オーミック電極は、前記第１電極層と前記III族窒化物半導体層との間に介在する第３電極層を更に有し、
前記第３電極層は、Ｔｉ、Ｚｒ及びＨｆから選ばれる少なくとも１種を含み、かつ厚みが５０ｎｍ以下である請求項１に記載の半導体装置。
【請求項６】
前記第１電極層は、厚みが１ｎｍ以上である請求項１，２，５のいずれか１項に記載の半導体装置。
【請求項７】
III族窒化物半導体層と、前記III族窒化物半導体層とオーミック接触するオーミック電極とを有し、前記III族窒化物半導体層はＡｌｘＧａ１−ｘＮで表される半導体からなり、前記ｘは０以上１以下の実数である半導体装置の製造方法であって、
前記III族窒化物半導体層上に、Ｇｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む第１電極層を堆積して、前記第１電極層を含む前記オーミック電極を形成することを特徴とする半導体装置の製造方法。
【請求項８】
前記第１電極層を、１ｎｍ以上の厚みで堆積する請求項７に記載の半導体装置の製造方法。
【請求項９】
前記III族窒化物半導体層上に前記第１電極層を堆積した後、前記第１電極層上に、Ａｕ、Ｓｉ、Ｃｕ、Ｔｉ、Ｐｄ及びＳｎから選ばれる少なくとも１種を含む第２電極層を堆積して、前記第１電極層と前記第２電極層とを含む前記オーミック電極を形成する請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記III族窒化物半導体層と前記オーミック電極とを、１０００℃以下の温度でアニールする請求項７又は請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
III族窒化物半導体であるＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）は、その物理的特徴である広いバンドギャップと直接遷移型のバンド構造とを利用した光学素子への応用だけでなく、破壊電界及び飽和電子速度が大きいことを利用した電子デバイスへの応用についても検討されている。
【０００３】
上記電子デバイスの一例として、サファイア基板上に、ＧａＮ層とＡｌｘＧａ１−ｘＮ層とを順次エピタキシャル成長させて形成したヘテロ接合半導体を含むトランジスタが知られている。このようなトランジスタとして、ヘテロ接合電界効果トランジスタ(Hetero-junction Field Effect Transistor、以下、「ＨＦＥＴ」という)や、ヘテロバイポーラトランジスタ(Hetero-junction Bipolar Transistor、以下、「ＨＢＴ」という)が挙げられ、いずれも高出力型の高周波デバイスや、高周波かつ低雑音の増幅デバイスとして開発が進められている。
【０００４】
このようなIII族窒化物半導体を用いた光デバイスや電子デバイスにおいて、その特性を高めるためには、III族窒化物半導体層と、このIII族窒化物半導体層とオーミック接触するオーミック電極との間のコンタクト抵抗（以下、単に「コンタクト抵抗」ともいう）をできる限り低減させる必要がある。
【０００５】
従来、III族窒化物半導体層上にオーミック電極を形成する際は、まずIII族窒化物半導体層上にＴｉ膜を形成し、このＴｉ膜上にＡｌ等を含む多層金属薄膜を形成した後にアニールして、上記Ｔｉ膜及び上記多層金属薄膜からなるオーミック電極（以下、「Ｔｉ／Ａｌ電極」という）を形成していた（例えば特許文献１、２参照）。
【０００６】
図７Ａに、従来のオーミック電極を有するＨＦＥＴの模式断面図を示す。図７Ａに示すように、ＨＦＥＴ１００は、サファイア基板１０１上に、ＧａＮ層１０２（厚み：２μｍ）とＡｌ０．２５Ｇａ０．７５Ｎ層１０３（厚み：２５ｎｍ）とが順次積層されており、Ａｌ０．２５Ｇａ０．７５Ｎ層１０３上には、ソース電極１０４、ゲート電極１０５及びドレイン電極１０６が形成されている。ここで、オーミック電極であるソース電極１０４（又はドレイン電極１０６）として、上記方法によって得られたＴｉ／Ａｌ電極を使用すると、Ａｌ０．２５Ｇａ０．７５Ｎ層１０３とオーミック電極（ソース電極１０４又はドレイン電極１０６）との間のコンタクト抵抗値は、１×１０−５Ωｃｍ２程度となる。
【特許文献１】特開平７−３４７５４７号公報
【特許文献２】特開２０００−２１２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記方法によって得られたＴｉ／Ａｌ電極とＡｌ０．２５Ｇａ０．７５Ｎ層との間のコンタクト抵抗値は、例えば実用レベルの高周波デバイスに要求される値（１×１０−６Ωｃｍ２以下）に達していない。これは、ＴｉやＡｌの仕事関数が約４．３ｅＶであるため、Ａｌ０．２５Ｇａ０．７５Ｎの電子親和力（３．６ｅＶ）よりも大きくなり、Ｔｉ／Ａｌ電極とＡｌ０．２５Ｇａ０．７５Ｎ層との間にポテンシャル障壁が生じた結果、上記コンタクト抵抗値が実用レベルに達しなかったものと考えられる。
【０００８】
また、上記ＨＦＥＴ１００の構成におけるエネルギー・ダイヤグラムである図７Ｂに示すように、Ａｌ０．２５Ｇａ０．７５Ｎの表面準位Ｅｓが高密度であることから、フェルミ準位Ｅｆが表面準位Ｅｓにピニングされるため、Ｔｉ／Ａｌ電極とＡｌ０．２５Ｇａ０．７５Ｎ層との間のポテンシャル障壁を低くすることは困難であった。よって、たとえＡｌ０．２５Ｇａ０．７５Ｎ層の表面に欠陥等を生じさせて、Ｔｉ／Ａｌ電極とＡｌ０．２５Ｇａ０．７５Ｎ層との間でトンネル接合を形成したとしても、上記コンタクト抵抗値を充分に下げることは困難であった。
【０００９】
本発明は、このような事情に鑑みなされたもので、III族窒化物半導体層とオーミック電極との間のコンタクト抵抗を低減することができる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、III族窒化物半導体層と、前記III族窒化物半導体層とオーミック接触するオーミック電極とを有し、前記III族窒化物半導体層がＡｌｘＧａ１−ｘＮで表される半導体からなり、前記ｘが０以上１以下の実数である半導体装置であって、
前記オーミック電極は、Ｇｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む第１電極層を有することを特徴とする。
【００１１】
本発明の半導体装置の製造方法は、III族窒化物半導体層と、前記III族窒化物半導体層とオーミック接触するオーミック電極とを有し、前記III族窒化物半導体層がＡｌｘＧａ１−ｘＮで表される半導体からなり、前記ｘが０以上１以下の実数である半導体装置の製造方法であって、
前記III族窒化物半導体層上に、Ｇｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む第１電極層を堆積して、前記第１電極層を含む前記オーミック電極を形成することを特徴とする。
【発明の効果】
【００１２】
本発明の半導体装置によれば、III族窒化物半導体層とオーミック電極との間のポテンシャル障壁を低くすることができるため、III族窒化物半導体層とオーミック電極との間のコンタクト抵抗を低減することができる。また、本発明の半導体装置の製造方法によれば、III族窒化物半導体層とオーミック電極との間のポテンシャル障壁を低くすることができるため、III族窒化物半導体層とオーミック電極との間のコンタクト抵抗が低い半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の半導体装置は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で表されるIII族窒化物半導体からなるIII族窒化物半導体層と、このIII族窒化物半導体層とオーミック接触するオーミック電極とを有し、上記オーミック電極が、Ｇｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む第１電極層を有する。この構成により、第１電極層の構成金属の仕事関数がIII族窒化物半導体の電子親和力より小さくなるため、III族窒化物半導体層とオーミック電極との間のポテンシャル障壁を低くすることができる。よって、例えば、１×１０−７Ωｃｍ２台のコンタクト抵抗値を得ることが可能となる。なお、本発明における「オーミック接触」は、必ずしもIII族窒化物半導体層とオーミック電極とが直接接触しているとは限らない。例えばIII族窒化物半導体層とオーミック電極との間に絶縁膜等の障壁が存在していても、その障壁の厚みが、電子やホールがトンネリング出来る程薄い場合は、事実上III族窒化物半導体層とオーミック電極とがオーミック接触するため、本発明では、上記のような接触についても「オーミック接触」という。
【００１４】
III族窒化物半導体層は、例えばサファイア基板等の基板上に形成される。III族窒化物半導体層の形成方法としては、例えば、基板温度を１０５０〜１１００℃の範囲に維持した状態で、有機金属気相成長法（ＭＯＣＶＤ法）によりIII族窒化物半導体をエピタキシャル成長させる方法を用いることができる。なお、上記基板及び上記III族窒化物半導体層の厚みは、例えばそれぞれ４００〜６００μｍ程度及び２０ｎｍ〜３μｍ程度である。また、III族窒化物半導体層を構成するＡｌｘＧａ１−ｘＮは、キャリア密度と結晶性の観点から、ｘが０以上０．４以下であることが好ましい。
【００１５】
第１電極層は、III族窒化物半導体層上の所定箇所に、例えば電子ビーム蒸着法等によりＧｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む金属を堆積することによって形成される。第１電極層の厚みは、コンタクト抵抗をより低減させるためには１ｎｍ以上であることが好ましく、５０〜３００ｎｍの範囲であることがより好ましい。
【００１６】
また、本発明の半導体装置は、上記オーミック電極が上記第１電極層上に形成された第２電極層を更に有し、この第２電極層が、Ａｕ、Ｓｉ、Ｃｕ、Ｔｉ、Ｐｄ及びＳｎから選ばれる少なくとも１種を含む半導体装置であってもよい。第１電極層の構成金属として使用できるＧｄ、Ｅｕ、Ｓｍ及びＳｒは、いずれも仕事関数が小さいため、第１電極層は大気中で非常に酸化されやすいが、第２電極層が第１電極層上に形成されている場合は、第２電極層が保護層となるため、第１電極層の酸化を防ぐことができる。第２電極層の形成方法としては、例えば第１電極層と同様の方法を用いることができる。第２電極層の厚みは、例えば５〜５００ｎｍであり、上記第１電極層の酸化をより確実に防ぐためには、２０〜５００ｎｍであることが好ましい。
【００１７】
また、本発明の半導体装置は、上記オーミック電極と上記III族窒化物半導体層との間に介在する絶縁膜を更に有し、この絶縁膜が窒化シリコン、酸化シリコン、窒化酸化シリコン又は金属酸化物からなり、かつ厚みが７ｎｍ以下である半導体装置であってもよい。この構成によれば、絶縁膜がオーミック電極とIII族窒化物半導体層とを密着させる接着層としての役割を果たすため、例えば実装工程におけるオーミック電極の剥離を防止できる。また、絶縁膜が、オーミック電極とIII族窒化物半導体層との間に介在するため、フェルミ準位がIII族窒化物半導体の表面準位にピニングされなくなる。これにより、オーミック電極とIII族窒化物半導体層との間のポテンシャル障壁をより低減することができるため、より低いコンタクト抵抗を得ることができる。上記効果をより効果的に発揮させるには、絶縁膜の厚みが３〜７ｎｍであることが好ましい。なお、絶縁膜の厚みが７ｎｍ以下であることから、オーミック電極とIII族窒化物半導体層との間でトンネル接合が形成されるため、絶縁膜に起因してコンタクト抵抗が増大することはない。また、上記窒化シリコン、上記酸化シリコン又は上記窒化酸化シリコンは、ＳｉＯｘＮｙ（０≦ｘ≦１、０≦ｙ≦１）で表される化合物であり、これらの化合物からなる絶縁膜は、例えばプラズマ化学気相成長法（プラズマＣＶＤ法）により形成することができる。また、上記金属酸化物としては、例えばＡｌ２Ｏ３やＨｆＯ２等を使用することができる。上記金属酸化物からなる絶縁膜は、例えばレーザーアブレーション法により形成することができる。
【００１８】
また、本発明の半導体装置は、上記オーミック電極が上記第１電極層と上記III族窒化物半導体層との間に介在する第３電極層を更に有し、この第３電極層が、Ｔｉ、Ｚｒ及びＨｆから選ばれる少なくとも１種を含み、かつ厚みが５０ｎｍ以下である半導体装置であってもよい。Ｔｉ、Ｚｒ及びＨｆは、いずれもIII族窒化物半導体中の窒素と反応することにより、III族窒化物半導体層中にｎ型ドナーとなる窒素空乏領域を形成するため、より低いコンタクト抵抗を得ることができる。また、第３電極層が第１電極層とIII族窒化物半導体層とを密着させる接着層としての役割を果たすため、例えば実装工程における第１電極層の剥離を防止できる。上記効果をより効果的に発揮させるには、第３電極層の厚みが３〜５０ｎｍであることが好ましい。なお、第３電極層の厚みが５０ｎｍ以下であるため、第３電極層に起因してコンタクト抵抗が増大することはない。第３電極層の形成方法としては、例えば第１電極層と同様の方法を用いることができる。また、Ｔｉ、Ｚｒ及びＨｆが、いずれも酸素と非常に反応しやすいため、例えば電子ビーム蒸着法により第３電極層及び第１電極層を順次形成する場合、先に形成された第３電極層中の上記金属が蒸着装置内の残存酸素と反応し、蒸着装置内の酸素濃度が減少する。これにより、第１電極層を形成する際、第１電極層の酸化を防ぐことができる。
【００１９】
次に、本発明の半導体装置の製造方法について説明する。なお、本発明の半導体装置の製造方法は、上述した本発明の半導体装置を製造するための好適な製造方法であるため、使用する材料等は、上述した本発明の半導体装置と同様である。よって、重複する説明は省略する。
【００２０】
本発明の半導体装置の製造方法は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で表されるIII族窒化物半導体からなるIII族窒化物半導体層と、このIII族窒化物半導体層とオーミック接触するオーミック電極とを有する半導体装置の製造方法であって、上記III族窒化物半導体層上に、Ｇｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含む第１電極層を堆積して、上記第１電極層を含む上記オーミック電極を形成する。これにより、上述と同様にIII族窒化物半導体層とオーミック電極との間のポテンシャル障壁を低減することができるため、III族窒化物半導体層とオーミック電極との間のコンタクト抵抗が低い半導体装置を製造することができる。コンタクト抵抗をより低減させるためには、第１電極層を、１ｎｍ以上の厚みで堆積することが好ましい。
【００２１】
また、本発明の半導体装置の製造方法では、上記III族窒化物半導体層と上記オーミック電極とを、１０００℃以下の温度でアニールしてもよい。III族窒化物半導体とオーミック電極の構成金属とが合金化するため、より低いコンタクト抵抗を得ることが可能となるからである。この際のアニール時間は、例えば０．５〜２０分であり、上記効果をより確実に発揮させるためには、１〜１０分が好ましい。また、上記効果をより確実に発揮させるためには、アニールの温度を３００℃以上に設定することが好ましい。なお、１０００℃を超える温度でアニールすると、III族窒化物半導体をエピタキシャル成長させる際の基板温度と同程度の温度となるため、III族窒化物半導体層が劣化するおそれがある。
【００２２】
また、本発明の半導体装置の製造方法では、III族窒化物半導体層上に第１電極層を堆積した後、この第１電極層上に、Ａｕ、Ｓｉ、Ｃｕ、Ｔｉ、Ｐｄ及びＳｎから選ばれる少なくとも１種を含む第２電極層を堆積して、上記第１電極層と上記第２電極層とを含む上記オーミック電極を形成してもよい。これにより、上述と同様に、第２電極層が第１電極層の保護層となるため、第１電極層の酸化を防ぐことができる。この場合も、III族窒化物半導体層とオーミック電極とを、１０００℃以下の温度でアニールしてもよい。このアニールにより、第１電極層と第２電極層との界面に合金層が形成されるため、第１電極層の酸化をより効果的に防ぐことができる。以下、本発明の実施形態について、図面を参照して説明する。
【００２３】
［第１実施形態］
まず、本発明の第１実施形態に係る半導体装置について図面を参照して説明する。参照する図１Ａは、第１実施形態に係る半導体装置の模式断面図である。また、参照する図１Ｂは、第１実施形態に係る半導体装置の構成におけるエネルギー・ダイヤグラムである。
【００２４】
図１Ａに示すように、第１実施形態に係る半導体装置１は、厚みが４５０μｍのサファイア基板１０と、サファイア基板１０上に順次積層されたＧａＮ層１１（厚み：２μｍ）及びＡｌ０．２５Ｇａ０．７５Ｎ層１２（厚み：２５ｎｍ）と、Ａｌ０．２５Ｇａ０．７５Ｎ層１２上に積層されたオーミック電極１５とを含む。オーミック電極１５は、Ａｌ０．２５Ｇａ０．７５Ｎ層１２に接触して形成された第１電極層１３と、第１電極層１３上に形成された第２電極層１４とからなる。本実施形態では、第１電極層１３として、厚みが１００ｎｍのＧｄ薄膜を用い、第２電極層１４として、厚みが２０ｎｍのＴｉ薄膜を用いた。これにより、Ａｌ０．２５Ｇａ０．７５Ｎ層１２とオーミック電極１５との間のポテンシャル障壁を低くすることができる。また、Ｔｉからなる第２電極層１４が、Ｇｄからなる第１電極層１３の保護層となるため、第１電極層１３の酸化を防ぐことができる。
【００２５】
また、図１Ｂに示すように、Ａｌ０．２５Ｇａ０．７５Ｎ層１２上に積層されたＧｄの仕事関数は、Ａｌ０．２５Ｇａ０．７５Ｎの電子親和力と同程度であり、フェルミ準位ＥｆはＡｌ０．２５Ｇａ０．７５Ｎの伝導帯ＣＢの下端とほぼ一致する。よって、第１電極層１３とＡｌ０．２５Ｇａ０．７５Ｎ層１２との界面においては、ポテンシャル障壁の高さを、理論的にほぼ０とすることが可能となる。
【００２６】
次に、上述した第１実施形態に係る半導体装置１の製造方法の一例について図１Ａを参照しながら説明する。まず、サファイア基板１０の温度を１０５０〜１１００℃の温度に維持した状態で、ＭＯＣＶＤ法によってサファイア基板１０上にＧａＮ層１１及びＡｌ０．２５Ｇａ０．７５Ｎ層１２を順次堆積する。続いて、電子ビーム蒸着法により、Ａｌ０．２５Ｇａ０．７５Ｎ層１２上にＧｄ薄膜及びＴｉ薄膜を順次堆積して、第１電極層１３（Ｇｄ薄膜）と第２電極層１４（Ｔｉ薄膜）とからなるオーミック電極１５を形成する。この後、これらを１０００℃以下の温度でアニールしてもよい。Ａｌ０．２５Ｇａ０．７５ＮとＧｄとが合金化するため、より低いコンタクト抵抗を得ることが可能となるからである。
【００２７】
図２に、５００℃の温度で１分間アニールした第１実施形態に係る半導体装置１、及び従来の半導体装置（比較例）の電流―電圧特性を示す。なお、比較例は、第１実施形態に係る半導体装置１に対しオーミック電極の構成金属のみが異なる。比較例のオーミック電極は、Ａｌ０．２５Ｇａ０．７５Ｎ層１２上に、１００ｎｍのＴｉ薄膜及び２００ｎｍのＡｌ薄膜を順次堆積して形成した。図２に示すように、比較例（破線）に比べ、半導体装置１（実線）の傾きが大きくなっていることがわかる。図２よりコンタクト抵抗値を算出すると、半導体装置１のコンタクト抵抗値は４×１０−７Ωｃｍ２程度となり、比較例のコンタクト抵抗値（１×１０−５Ωｃｍ２程度）の１／２５程度であった。なお、第１実施形態に係る半導体装置１については、４００〜６００℃の温度範囲で１〜５分間アニールした場合に、上述と同程度のコンタクト抵抗値を得ることができた。
【００２８】
以上、本発明の第１実施形態について説明したが、本発明は上記実施形態には限定されない。例えば、上記実施形態では、第１電極層としてＧｄ薄膜を用いたが、第１電極層がＧｄ、Ｅｕ、Ｓｍ及びＳｒから選ばれる少なくとも１種を含んでいれば、上記実施形態と同様の効果を有する。また、上記実施形態では、第２電極層としてＴｉ薄膜を用いたが、第２電極層がＡｕ、Ｓｉ、Ｃｕ、Ｔｉ、Ｐｄ及びＳｎから選ばれる少なくとも１種を含んでいれば、上記実施形態と同様の効果を有する。
【００２９】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置について図面を参照して説明する。参照する図３Ａは、第２実施形態に係る半導体装置の模式断面図である。また、参照する図３Ｂは、第２実施形態に係る半導体装置の構成におけるエネルギー・ダイヤグラムである。なお、図３Ａにおいて、図１Ａと同一の構成要素には同一の符号を付し、その説明は省略する。
【００３０】
図３Ａに示すように、第２実施形態に係る半導体装置２は、Ａｌ０．２５Ｇａ０．７５Ｎ層１２と第１電極層１３との間に介在する絶縁膜２０を更に含むこと以外は、上述した第１実施形態に係る半導体装置１（図１Ａ参照）と同様である。本実施形態では、絶縁膜２０として、厚みが５ｎｍのＳｉＮ薄膜を用いた。この構成により、第１実施形態に係る半導体装置１と同様の効果を得ることができる上、絶縁膜２０がオーミック電極１５とＡｌ０．２５Ｇａ０．７５Ｎ層１２とを密着させる接着層としての役割を果たすため、例えば実装工程におけるオーミック電極１５の剥離を防止できる。なお、第２実施形態に係る半導体装置２の製造方法は、上述した第１実施形態に係る半導体装置１の製造方法においてオーミック電極１５を形成する前に、Ａｌ０．２５Ｇａ０．７５Ｎ層１２上に、プラズマＣＶＤ法により絶縁膜２０を形成する工程が加わること以外は、上述した方法と同様の方法であるため、説明は省略する。
【００３１】
また、ＳｉＮ薄膜からなる絶縁膜２０が、オーミック電極１５とＡｌ０．２５Ｇａ０．７５Ｎ層１２との間に介在するため、図３Ｂに示すように、フェルミ準位ＥｆがＡｌ０．２５Ｇａ０．７５Ｎの表面準位にピニングされなくなる。これにより、オーミック電極１５とＡｌ０．２５Ｇａ０．７５Ｎ層１２との間のポテンシャル障壁をより低減することができるため、より低いコンタクト抵抗を得ることができる。
【００３２】
図４に、５００℃の温度で１分間アニールした第２実施形態に係る半導体装置２、及び比較例の電流―電圧特性を示す。なお、図４に示す比較例には、図２に示す比較例と同じものを用いた。図４に示すように、比較例（破線）に比べ、半導体装置２（実線）の傾きが大きくなっていることがわかる。図４よりコンタクト抵抗値を算出すると、半導体装置２のコンタクト抵抗値は２×１０−７Ωｃｍ２程度となり、比較例のコンタクト抵抗値（１×１０−５Ωｃｍ２程度）の１／５０程度であった。なお、第２実施形態に係る半導体装置２については、４００〜６００℃の温度範囲で１〜５分間アニールした場合に、上述と同程度のコンタクト抵抗値を得ることができた。
【００３３】
以上、本発明の第２実施形態について説明したが、本発明は上記実施形態には限定されない。例えば、上記実施形態では、絶縁膜としてＳｉＮ薄膜を用いたが、ＳｉＯｘＮｙ（０≦ｘ≦１、０≦ｙ≦１）又は金属酸化物からなる絶縁膜（厚み：７ｎｍ以下）を用いても、上記実施形態と同様の効果を有する。
【００３４】
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置について図面を参照して説明する。参照する図５は、第３実施形態に係る半導体装置の模式断面図である。なお、図５において、図１Ａと同一の構成要素には同一の符号を付し、その説明は省略する。
【００３５】
図５に示すように、第３実施形態に係る半導体装置３は、Ａｌ０．２５Ｇａ０．７５Ｎ層１２と第１電極層１３との間に介在する第３電極層３０を更に含むこと以外は、上述した第１実施形態に係る半導体装置１（図１Ａ参照）と同様である。本実施形態では、第３電極層３０として、厚みが５ｎｍのＴｉ薄膜を用いた。この構成により、第１実施形態に係る半導体装置１と同様の効果を得ることができる上、Ａｌ０．２５Ｇａ０．７５Ｎ層１２中にｎ型ドナーとなる窒素空乏領域が形成されるため、より低いコンタクト抵抗を得ることができる。また、第３電極層３０が第１電極層１３とＡｌ０．２５Ｇａ０．７５Ｎ層１２とを密着させる接着層としての役割を果たすため、例えば実装工程における第１電極層１３の剥離を防止できる。なお、第３実施形態に係る半導体装置３の製造方法は、上述した第１実施形態に係る半導体装置１の製造方法においてオーミック電極１５を形成する際、第１電極層１３を堆積する前に第３電極層３０を堆積する工程が加わること以外は、上述した方法と同様の方法であるため、説明は省略する。
【００３６】
図６に、５００℃の温度で１分間アニールした第３実施形態に係る半導体装置３、及び比較例の電流―電圧特性を示す。なお、図６に示す比較例には、図２に示す比較例と同じものを用いた。図６に示すように、比較例（破線）に比べ、半導体装置３（実線）の傾きが大きくなっていることがわかる。図６よりコンタクト抵抗値を算出すると、半導体装置３のコンタクト抵抗値は２×１０−７Ωｃｍ２程度となり、比較例のコンタクト抵抗値（１×１０−５Ωｃｍ２程度）の１／５０程度であった。なお、第３実施形態に係る半導体装置３については、４００〜６００℃の温度範囲で１〜５分間アニールした場合に、上述と同程度のコンタクト抵抗値を得ることができた。
【００３７】
以上、本発明の第３実施形態について説明したが、本発明は上記実施形態には限定されない。例えば、上記実施形態では、第３電極層としてＴｉ薄膜を用いたが、第３電極層がＴｉ、Ｚｒ及びＨｆから選ばれる少なくとも１種を含み、かつその厚みが５０ｎｍ以下であれば、上記実施形態と同様の効果を有する。
【産業上の利用可能性】
【００３８】
本発明の半導体装置及びその製造方法は、窒化ガリウム系化合物半導体デバイス、例えば、ヘテロ接合電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ、ＭＩＳ（Metal-Insulator-Semiconductor）、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ、パワートランジスタ、ショットキーバリアダイオード、光デバイス等に有用である。
【図面の簡単な説明】
【００３９】
【図１】Ａは本発明の第１実施形態に係る半導体装置の模式断面図であり、Ｂは本発明の第１実施形態に係る半導体装置の構成におけるエネルギー・ダイヤグラムである。
【図２】本発明の第１実施形態に係る半導体装置及び従来の半導体装置の電流―電圧特性を示すグラフである。
【図３】Ａは本発明の第２実施形態に係る半導体装置の模式断面図であり、Ｂは本発明の第２実施形態に係る半導体装置の構成におけるエネルギー・ダイヤグラムである。
【図４】本発明の第２実施形態に係る半導体装置及び従来の半導体装置の電流―電圧特性を示すグラフである。
【図５】本発明の第３実施形態に係る半導体装置の模式断面図である。
【図６】本発明の第３実施形態に係る半導体装置及び従来の半導体装置の電流―電圧特性を示すグラフである。
【図７】Ａは従来のヘテロ接合電界効果トランジスタの模式断面図であり、Ｂは従来のヘテロ接合電界効果トランジスタの構成におけるエネルギー・ダイヤグラムである。
【符号の説明】
【００４０】
１，２，３  半導体装置
１０    サファイア基板
１１    ＧａＮ層
１２    Ａｌ０．２５Ｇａ０．７５Ｎ層
１３    第１電極層
１４    第２電極層
１５    オーミック電極
２０    絶縁膜
３０    第３電極層
【図１】
2006237162.tif 000003
【図２】
2006237162.tif 000004
【図３】
2006237162.tif 000005
【図４】
2006237162.tif 000006
【図５】
2006237162.tif 000007
【図６】
2006237162.tif 000008
【図７】
2006237162.tif 000009