(57)【要約】【課題】  振動子の見かけ上の特性を改善して共振点と反共振点とを近接させず、反共振点を周波数的に帯域外に外すようにした。【解決手段】  ＰＬＬの前段に駆動信号と振動子１から得られるモニタ信号との減算器２を配置し、この減算器２の出力を駆動信号を一入力とした位相比較回路３の他の入力とする。減算器２は、振動子１の共振点及び反共振点では、モニタ信号の共振ゲイン及び反共振ゲインを利用してモニタ信号と駆動信号波形を減算する。【選択図】  図１
2006047184.tif 000002
【特許請求の範囲】
【請求項１】
振動子を振動させる駆動信号を基準信号として一入力とした位相比較回路の出力に基づき上記振動子に対する駆動周波数を制御するＰＬＬを備えた駆動回路において、
上記駆動信号と上記振動子から得られるモニタ信号との減算器を配置し、この減算器の出力を上記位相比較回路の他の入力とすることを特徴とする駆動回路。
【請求項２】
減算器は、振動子の共振点及び反共振点では、モニタ信号の共振ゲイン及び反共振ゲインを利用してモニタ信号と駆動信号波形を減算することを特徴とする請求項１に記載の駆動回路。
【請求項３】
駆動信号を一入力とし駆動信号とモニタ信号とを減算する減算器の出力を他の入力とした位相比較器を有する駆動回路の上記駆動信号を加える電極と、上記モニタ信号を取り出す電極と、回転によってコリオリ力による振動を検出する電極と、を上記振動子に備えたことを特徴とする振動ジャイロ。
【請求項４】
上記減算器は、位相比較回路の後段に存在する電圧制御発振器にて生成された駆動信号の振幅制御部に接続されることを特徴とする請求項３に記載の振動ジャイロ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）を用いた駆動回路により振動子を振動させるに当たり、振動子の共振周波数に対して反共振周波数を見かけ上ずらすようにした駆動回路及び振動ジャイロに関する。
【背景技術】
【０００２】
振動子に所望の振動周波数にて振動させるに当たり、駆動周波数を制御するＰＬＬを駆動回路に用いたものが一般的である。このような具体例としては、例えば、圧電素子からなる振動子を駆動するＰＬＬを駆動回路として、振動ジャイロを駆動する場合が挙げられる。図８は、このような場合のＰＬＬのブロック図である。同図における回路構成では、まず、電圧制御発振器５から出力される駆動信号（基準信号）に基づく所定駆動周波数で駆動される振動子１のドライブモニタ信号（モニタ信号と略称する）と電圧制御発振器５にて出力される駆動信号とを位相比較器３に入力する。この位相比較器３では、このモニタ信号と駆動信号との位相差を比較し、ループフィルタ４ではこの位相差に応じ平滑された電圧信号を生成し出力する。電圧制御発振器５では、ループフィルタ４の出力電圧に応じて駆動信号の発振周波数を制御する。つまり、駆動信号に対して振動子１のモニタ信号の位相が遅れている場合には、ループフィルタ４の通過後の電圧が増加し、電圧制御発振器の駆動周波数を上昇させる。また逆に、基準信号に対して振動子１のモニタ信号の位相が進んでいる場合には、ループフィルタ４の通過後の電圧が減少し、電圧制御発振器の駆動周波数を降下させる。このように制御することによって振動子を一定周波数にて制御しロックする。
【特許文献１】特開２００１−１０８４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このようなＰＬＬの駆動回路により駆動される振動子１にあっては、振動子１の共振を利用して最大振幅にて振動させ共振点にてロックさせるのが一般的であるが、圧電素子等の振動子には最小振幅となる反共振なる現象があり、振動子１の反共振点にてロックしてしまうことがある。そして、図９での振動子１の出力側でのゲインー周波数特性にて示されるように振動子１の特性上共振点と反共振点とが近接している場合、共振点にてロックすれば良いのであるか、最低ゲインの反共振点にてロックする場合がある。これは位相比較器３の二つの入力である駆動信号とモニタ信号とが、共振時及び反共振時ではπ／２の位相差を有し、ＰＬＬではこのπ／２の位相差にて安定状態となることによる。
【０００４】
この共振点と反共振点の近接程度は、振動子製造上回路特性の個々のばらつきに起因するものであるが、従来では、ＰＬＬを有する駆動回路において反共振点でのロックを防止するために、回路を調整することが行われ例えば電圧制御発振器の出力周波数の上限値を個々に設けることが行われていた。
また、この反共振点のロックに関して例えば特許文献１では、ヒステリシス特性を有するコンパレータにてＰＬＬのＶＣＯ（電圧制御発振器）の制御電圧を監視して、反共振点よりも高い周波数帯に遷移して反共振点にてロックした時は、制御電圧を一時的に低下させることにより、駆動周波数を共振周波数よりも低い周波数に強制的に低下させることが開示されている。
【０００５】
しかし、この特許文献１においては、反共振点に一度はロックするという欠点があり、共振点にて制御するまで動作不定状態になるという問題がある。
本発明は、上述の問題に鑑み発明されたもので、回路の個々の調整を行うことなく、また特許文献１に見られるような反共振点のロックや動作不定状態をもたらすことなく、振動子の見かけ上の特性を改善して共振点と反共振点とを近接させず、反共振点を周波数的に帯域外に外すようにした駆動回路及び振動ジャイロの提供を目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成する本発明は、振動子を振動させる駆動信号を基準信号として一入力とした位相比較回路の出力に基づき上記振動子に対する駆動周波数を制御するＰＬＬを備えた駆動回路において、上記駆動信号と上記振動子から得られるモニタ信号との減算器を配置し、この減算器の出力を上記位相比較回路の他の入力とすることを特徴とする。
【発明の効果】
【０００７】
上述の発明によれば、駆動信号とモニタ信号との減算に基づき、共振時では共振ゲインの大きさに依存して駆動信号に対してモニタ信号を変化させずに位相比較を行うことができ、振動子の反共振点では駆動信号に対して振幅の小さなモニタ信号を駆動信号側に変化させて位相比較を行うことができて、結果として反共振点を見かけ上上方にずらすことができ、反共振点を周波数的に帯域外に外すようにできた。  
【発明を実施するための最良の形態】
【０００８】
ここで、図を参照して本発明の実施形態を説明する。  
〔第1実施形態〕
図１は，本発明の１実施形態を示すものであり、ＰＬＬのブロック図を示す。図１において、図８と同一部分は、同符号を付す。図１において、位相比較器３では、二つの入力信号の位相差を比較し、ループフィルタ４ではこの位相差に応じ生成した電圧信号を平滑して電圧制御発振器５に出力する。電圧制御発振器５では、ループフィルタ４から出力される電圧信号に基づき駆動信号の発振周波数（駆動周波数）の制御を行い、この駆動信号の駆動周波数によって圧電素子等の振動子１を駆動する。位相比較器３の前段に存在する減算器２では、電圧制御発振器５により出力される駆動信号と電圧制御発振器５により出力される駆動信号にて駆動される振動子１のモニタ信号とを入力してこれらの減算を行う。位相比較器３の二つの入力信号のうち一方はこの減算器２の減算出力信号であり、他方は電圧制御発振器５により出力される駆動信号である。
【０００９】
ここにおいて、減算器２では、モニタ信号と駆動信号との減算（負号を含めれば加算でもある）が行われる。この場合、減算器２に入力される振動子１からのモニタ信号及び電圧制御発振器５からの駆動信号は、正弦波信号であり、この両正弦波信号が減算されることになる。振動子１のモニタ信号としては、図２（ａ）に示す振動子１のゲイン−周波数特性、図２（ｂ）に示す振動子１の位相−周波数特性に基づき生成される。なお、この両図にて実線は振動子１の出力側での出力特性に基づく特性、破線は減算器２を含めた出力側での出力特性に基づく特性を示す。この図２から判明するように、共振時及び反共振時以外では、振動子１のゲインは１付近（図２（ａ）参照）であり、駆動信号及びモニタ信号が同相（図２（ｂ）にて位相０）である。ところが、共振時のゲインは、極大となり、反共振時のゲインは、極少となり、共振時及び反共振時間のゲイン差は例えば数百倍にも達する。また、共振時での駆動信号に対するモニタ信号の位相は、ずれが存在し９０度遅れるという特性を有し、更に、反共振時での駆動信号に対するモニタ信号の位相は、２７０度遅れるという特性を有する。すなわち，共振時及び反共振時ともモニタ信号は駆動信号に対して９０度のずれを生ずることになる。
【００１０】
以上の図２を勘案して減算器２に入力されるモニタ信号及び駆動信号をみると、仮に共振時及び反共振時以外のモニタ信号をＡsinωｔとし、駆動信号を
Ｂsinωｔとした場合、減算器２の出力Ｖは、次式となる。
Ｖ＝Ａsinωｔ−Ｂsinωｔ＝（Ａ−Ｂ）sinωｔ
すなわち、減算器２の出力としては、Ａ−Ｂの振幅にて、sin波が出力される。
また、共振時でのモニタ信号が９０度遅れ、しかもモニタ信号の振幅が駆動信号に比べて極端に大きくなるので、減算器２の出力Ｖは、次式となる。
Ｖ＝Ａcosωｔ−Ｂsinωｔ≒Ａcosωｔ
すなわち、減算器２の出力としては、モニタ信号とほぼ同様な振幅Ａ、位相９０度遅れの信号が出力され、減算器２の一入力である駆動信号は無視され得る。
【００１１】
更に、反共振時でのモニタ信号が２７０度遅れ、この場合モニタ信号の振幅は駆動信号に比べ極端に小さくなるので、減算器２の出力Ｖは、次式となる。
Ｖ＝−Ａcosωｔ−Ｂsinωｔ≒−Ｂsinωｔ
すなわち、減算器２の出力としては、駆動信号とほぼ同様な振幅Ｂ、駆動信号に反転する位相の信号が出力され、減算器２の一入力であるモニタ信号は無視され得る。
【００１２】
この結果、図３に示すように位相比較器３の他方の入力である駆動信号
Ｂsinωｔに対して一方の入力である減算器２の出力は、共振時以外ではsin
波、共振時ではcos波、反共振時は−sin波となって、位相比較器３の入力は共振時を除いてπ／２とならず、ＰＬＬとしては共振時を除き安定状態とはならず、このため振動子１の反共振点は特性上発生せず、周波数に応じて反共振点が図２の破線のようにずれることになる。
【００１３】
ここで、図４に示す振動子１の等価回路につき数式上振動子１のアドミタンスを求めることができるが、このアドミタンスＹに基づき振動子１の出力側の
出力特性から導き出される値は、次式〔式１〕のように表示される。
【数１】
2006047184.tif 000003
【００１４】
この値にて位相θは次式〔式２〕となり、ある位相θにて反共振周波数となる。
【数２】
2006047184.tif 000004
【００１５】
一方、振動子１の出力側に減算器２を備えた場合の減算器２を含めた出力特性から導き出せる値は、〔式１〕に更に−Ｄなる値を加えることとなり、次式〔式３〕に示す値を採り、JωＥが加算された値となる。ここで、減算器２による減算は、信号としては図２及び上述のようにモニタ信号−駆動信号＝減算出力となるのであるが、これをアドミタンスの式にて表すとき、ＹＶ−ＤＶ＝Ｙ’Ｖ（ここでＹは振動子のアドミタンス、Ｄは減算器２での駆動信号ゲインと等価な定数、Ｙ’は減算器２の出力側から見たアドミタンス、Ｖは電圧）となる。式３はこのＤを減算して表示したものである。そして、Ｄを含む式にて通分して分母を同じくするためにＪωＥに書き換えたものである。
【００１６】
【数３】
2006047184.tif 000005
そして、この値Ｙ’により得られる位相θは次式〔式４〕が得られる。
【００１７】
【数４】
2006047184.tif 000006
この結果、〔式２〕及び〔式４〕にて判明するように，振動子１の反共振周波数での位相角は変化することになり、ＤあるいはＪωＥの加算にて反共振周波数が見かけ上変化する可能性が生ずる。図２は、図４にて示す等価回路につきＣ１，Ｃ２，Ｌをある値に決め，ωすなわち周波数を変化させた場合の特性を示しており、回路定数の変化にて反共振周波数が変化する。このように減算器２を挿入することにより、結果的に見かけ上アドミタンスを挿入することにつながり，〔式３〕〔式４〕にて反共振周波数の見かけ上の変化となる。
【００１８】
以上の説明から判明するように，駆動信号とモニタ信号とを入力とする減算器２を位相比較器３の一入力の前段に備えることにより、反共振時での位相比較を反転位相としてＰＬＬを安定させず、振動子の反共振周波数を振動子の反共振点よりも上方に遷移させることができる。
【００１９】
〔第２実施形態〕
図５〜図７は、この減算器を加えたＰＬＬを駆動回路とした振動ジャイロを示す。振動ジャイロのジャイロ本体は、一例として図５に示すような振動子からなり、例えば壁に取り付けられた基台１ａから植立された振動部１ｂに対し図５（ｂ）に示すように駆動信号が加えられる駆動用電極１ｃ、モニタ信号を取り出す駆動モニタ用電極１ｄ、回転によるコリオリ力を検出する検出用電極１ｅを有する。そして、駆動用電極１ｃに駆動信号が加えられると図５（ａ）のようにＶ方向に振動が発生し，回転ωにてコリオリ力Ｆ（＝２・ｍ・Ｖ・ω（ｍは質量））が振動部１ｂに発生する。この振動ジャイロによって振動部１ｂの振動発生時回転力をコリオリ力として検出することができる。そしてこの際の振動部１ｂの駆動信号及び振動部１ｂのモニタ信号をＰＬＬの減算器にて減算し，第１実施形態にて説明のように反共振周波数を遷移させている。
【００２０】
図６は、振動ジャイロの全体のブロック図である。図６において，図５に示す振動部１ｂを含む振動子１を第１実施形態で示す駆動回路１０にて駆動すると共に振動子１のモニタ信号を駆動回路１０に取り込む。この駆動回路１０での駆動信号とモニタ信号との減算器による減算については、前述の通りである。
したがって、共振周波数による共振に基づき振動子１が振動し、回転が発生するとコリオリ力が検出用電極１ｅを含む検出部１１から検出信号として検出され，次いで波形整形部１２にて波形整形が行われる。波形整形後の検出信号は，同期検波部１３にて駆動信号による同期検波を行って同一周波数成分を取り出し、この周波数成分を増幅器１４にて増幅してジャイロ出力を得る。このように駆動回路１０での減算にて反共振点でのロックが回避され反共振周波数が遷移される一方、共振点での共振周波数の駆動が可能になる。
【００２１】
図７は、図６を更に具体的にして減算器を有する駆動回路を示した振動ジャイロ全体のブロック図である。図７において、駆動回路１０には振動子１を駆動する駆動信号を加える二つのドライブ端子を有しまた振動子１のモニタ信号を取り出す二つのドライブモニタ端子を有する。振動子１を駆動するためのドライブ端子には電圧制御発振器５（ＶＣＯ５と称する）からの駆動信号の振幅制御を行う掛算器１１０、バンドパスフィルタ１１１、バッファアンプ１１２あるいは反転バッファ１１３及びバッファアンプ１１４を介して接続され、この駆動信号にて振動子１が振動される。一方、二つのドライブモニタ端子は、バッファアンプ１１５、１１６を介して減算器１１７にて差分が採られ、次いで第１実施形態にて説明した減算器２により振動子１の反共振点を見かけ上なくし、更に位相比較器３、アクティブフィルタ４にてＶＣＯ５を駆動する。この場合、図３の説明でも述べた減算器２の出力は全波整流器１１８．基準電圧回路１１９からの基準電圧との減算器１２０、比例積分器１２１からなる振幅制御部により基準電圧に対する信号を得て、掛算器１１０にてＶＣＯ５からの駆動信号の振幅制御を行う。
【００２２】
一方、振動子１に接続される検出部１１としては、四つの検出電極とこの四つの検出電極に対応してそれぞれバッファアンプ１２２〜１２５を有し、バッファアンプ１２２と１２３との＋出力は加算器１２６に、バッファアンプ１２４と１２５との−出力は加算器１２７にてそれぞれ加算され、次いで減算器１２８にて減算してコリオリ力を得る。次いで、波形整形部１２であるＤＣカットハイパスフィルタにて波形整形を行う。同期検波部１３では、駆動信号を位相調整器１２９にて位相調整し、この出力を反転バッファ１３０と比較器１３１とに入力して比較器１３１の同期出力にて掛算器１３２では駆動信号波形を取り出し、ローパスフィルタ１３３を通して増幅器１４に入力する。このようにして、増幅器１４からジャイロ出力が得られる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態のＰＬＬのブロック図である。
【図２】振動子のゲイン及び位相特性線図である。
【図３】減算器の入出力信号の説明図である。
【図４】振動子の等価回路図である。
【図５】第２実施形態の振動ジャイロ本体の構成図である。
【図６】振動ジャイロ全体の簡略ブロック図である。
【図７】振動ジャイロ全体の具体的ブロック図である。
【図８】従来のＰＬＬのブロック図である。
【図９】振動子のゲイン特性線図である。
【図１】
2006047184.tif 000007
【図２】
2006047184.tif 000008
【図３】
2006047184.tif 000009
【図４】
2006047184.tif 000010
【図５】
2006047184.tif 000011
【図６】
2006047184.tif 000012
【図７】
2006047184.tif 000013
【図８】
2006047184.tif 000014
【図９】
2006047184.tif 000015