(57)【要約】【課題】マスク工程を必要としない電気的ヒステリシスの方法及びデバイスを提供する。【解決手段】メモリ・アレイは、第１のメモリ層表面と第２のメモリ層表面との間に延びるドメイン軸を有するヒステリシス・ドメインを有するメモリ層を含む。第１のメモリ層表面上の導電層は、厚さ方向に異方的に増大する電気伝導度を有する。移動可能な導電プローブは、導電層上にコンタクト・エリアを有し、選ばれたヒステリシス・ドメインにアクセスするために移動する。【選択図】図２
2006012385.tif 000002
【特許請求の範囲】
【請求項１】
メモリ・アレイであって、
第１のメモリ層表面と第２のメモリ層表面との間に延びるドメイン軸を有するヒステリシス・ドメインを含むメモリ層、
前記第１のメモリ層表面上の導電層であって、厚さ方向に異方的に増大する電気伝導度を有する前記導電層及び
前記導電層上にコンタクト・エリアを有する導電プローブであって、選ばれたヒステリシス・ドメインにアクセスするために移動可能な前記導電プローブ、
を含む前記メモリ・アレイ。
【請求項２】
請求項１に記載のメモリ・アレイであって、前記メモリ層は、強誘電体材料を含んでいる前記メモリ・アレイ。
【請求項３】
請求項１に記載のメモリ・アレイであって、前記メモリ層は、相変化材料を含んでいる前記メモリ・アレイ。
【請求項４】
請求項１に記載のメモリ・アレイであって、前記導電層は、金属クラスタ、コラム状粒、粒状膜、フラーレン、ナノ・パーティクル、及びコア／シェル状粒子構造を含むグループの中から選ばれた異方性構造を有する前記メモリ・アレイ。
【請求項５】
請求項１に記載のメモリ・アレイであって、前記導電層は、白金クラスタを含んでいる前記メモリ・アレイ。
【請求項６】
請求項５に記載のメモリ・アレイであって、前記白金クラスタは、８ナノメートルのオーダの寸法を有している前記メモリ・アレイ。
【請求項７】
請求項１に記載のメモリ・アレイであって、前記導電層は、酸化ストロンチウムのクラスタを含んでいる前記メモリ・アレイ。
【請求項８】
請求項１に記載のメモリ・アレイであって、前記導電層は、マスクされた構造を含まない前記メモリ・アレイ。
【請求項９】
請求項１に記載のメモリ・アレイであって、前記導電層は、低い電気伝導度のマトリックスによって互いに分離された高い電気伝導度を有する複数の小島を含んでいる前記メモリ・アレイ。
【請求項１０】
請求項９に記載のメモリ・アレイであって、前記メモリ層は、等方性材料を含み、また前記マトリックスは、前記ドメインの境界を定義している前記メモリ・アレイ。
【請求項１１】
請求項９に記載のメモリ・アレイであって、前記複数の小島は、８ナノメートルを超えない平均の小島直径を有している前記メモリ・アレイ。
【請求項１２】
請求項９に記載のメモリ・アレイであって、前記コンタクト・エリアは、少なくとも小島平均直径の３倍のコンタクト直径を有している前記メモリ・アレイ。
【請求項１３】
請求項１に記載のメモリ・アレイであって、更に、互いに間隔をおいたコンタクト・エリアを有し、選ばれた複数のヒステリシス・ドメインにアクセスするために一緒に移動できる複数の導電プローブを含む前記メモリ・アレイ。
【請求項１４】
請求項１３に記載のメモリ・アレイであって、１つのアレイの中に前記複数の導電プローブが配置され、また前記アレイは、振動パターンにあわせて移動できる前記メモリ・アレイ。
【請求項１５】
請求項１３に記載のメモリ・アレイであって、前記複数の導電プローブは、ディスク・ドライブ・ヘッド上の１つのアレイ中に配置され、前記メモリ層及び導電層は、ディスクの上に配置されている前記メモリ・アレイ。
【請求項１６】
メモリ・アレイの製造方法であって、
基板上に第１の導電層を付着する工程、
前記導電層の上に、ヒステリシス材料を含むメモリ層を付着する工程、
前記メモリ層の上に、厚さ方向に異方的に増大する電気伝導度を有する第２の導電層を付着する工程、及び
前記導電層の上にコンタクト・エリアを有する移動可能な導電プローブを提供する工程、
を含む前記方法。
【請求項１７】
請求項１６に記載の方法であって、更に、強誘電体材料を含む前記メモリ層を形成する工程を含む前記方法。
【請求項１８】
請求項１６に記載の方法であって、更に、相変化材料を含む前記メモリ層を形成する工程を含む前記方法。
【請求項１９】
請求項１６に記載の方法であって、更に、金属クラスタ、コラム状粒、粒状膜、フラーレン、ナノ・パーティクル及びコア／シェル状粒子構造を含むグループの中から選ばれた異方性構造を有する前記導電層を提供する工程を含む前記方法。
【請求項２０】
請求項１６に記載の方法であって、更に、白金クラスタを含む前記導電層を形成する工程を含む前記方法。
【請求項２１】
請求項２０に記載の方法であって、更に、８ナノメートルのオーダの直径を有する前記白金クラスタを形成する工程を含む前記方法。
【請求項２２】
請求項１６に記載の方法であって、更に、マスクを使用せずに、前記導電層を形成する工程を含む前記方法。
【請求項２３】
請求項１６に記載の方法であって、更に、より低い電気伝導度の小島のへりによって互いに分離されたより高い電気伝導度の複数の小島を含む前記導電層を形成する工程を含む前記方法。
【請求項２４】
請求項２３に記載の方法であって、更に、異方性材料を含む前記メモリ層を形成する工程、及び前記小島のへりによって前記ドメインの境界を定義する工程を含む前記方法。
【請求項２５】
請求項２４に記載の方法であって、更に、８ナノメートルを超えない平均直径を有する前記複数の小島を形成する工程を含む前記方法。
【請求項２６】
請求項２４に記載の方法であって、更に、前記複数の小島の平均直径の少なくとも３倍のコンタクト直径を有する前記コンタクト・エリアを提供する工程を含む前記方法。
【請求項２７】
メモリ・アレイであって、
第１のメモリ層表面と第２のメモリ層表面との間に延びるドメイン軸を有するヒステリシス・ドメインを含むメモリ層、
前記第１のメモリ層表面上の導電性手段であって、厚さ方向に異方的に増大する電気伝導度を有する前記導電性手段、及び
前記導電性手段上にコンタクト・エリアを有する導電プローブであって、選ばれたヒステリシス・ドメインにアクセスするために移動できる前記導電プローブ、
を含む前記メモリ・アレイ。
【請求項２８】
請求項２７に記載のメモリ・アレイであって、前記導電性手段は、より低い電気伝導度の小島のへりによって互いに分離されたより高い電気伝導度を有する複数の小島を含んでいる前記メモリ・アレイ。
【請求項２９】
請求項２７に記載のメモリ・アレイであって、前記メモリ層は、異方性材料を含み、また前記小島のへりは、前記ドメインの境界を定義している前記メモリ・アレイ。
【請求項３０】
請求項２７に記載のメモリ・アレイであって、前記複数の小島は、８ナノメートルを超えない平均の小島直径を有している前記メモリ・アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電気的ヒステリシスを利用するメモリに関するものであって、更に詳細には、限定する意図はないが、強誘電体ランダム・アクセス・メモリ（ＦｅＲＡＭ）や相変化メモリのような電気的ヒステリシス・メモリに関する。
【背景技術】
【０００２】
強電誘電体ランダム・アクセス・メモリ（ＦｅＲＡＭ）は、典型的には、強誘電体セルの直交アレイ状に配列され、セルを定義する多重層マスク構造を備えている。また、個々のセルをアドレス指定するための行及び列の金属配線は、絶縁層で分離されている。マスク構造は、典型的には、更に、個々のセルに流れる電流を制御するためのトランジスタを定義するマスク構造を含んでいる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
マスク構造は、複雑で高価につく。そして、マスク技術の分解能限度は、ＦｅＲＡＭデータ記憶に対して好ましくないエリア・ビット上限密度を設定する。個々の電気的ヒステリシス・セルを定義するために用いられるマスク技術によって制限されない電気的ヒステリシスの方法及びデバイスが必要とされる。
【０００４】
本発明の実施の形態は、これら及びその他の問題点に対して解決策を提供し、更に、従来技術に比べてその他の特徴を提供する。
【課題を解決するための手段】
【０００５】
メモリ・アレイ及びメモリ・アレイを作製するための方法が開示される。１つの実施の形態では、メモリ・アレイは、メモリ層を含む。メモリ層は、第１のメモリ層表面と第２のメモリ層表面との間にドメイン軸が延びるヒステリシス・ドメインを含む。メモリ・アレイは、また、第１のメモリ層表面上に導電層を含む。導電層は、厚さ方向に異方的に増大する電気伝導度を有する。メモリ・アレイは、更に、導電層上にコンタクト・エリアを有する導電プローブを含む。導電プローブは、選ばれたヒステリシス・ドメインにアクセスするために移動可能である。
【０００６】
１つの構成では、メモリ層は、分極性の強誘電体材料を含み、また異方性導電層は、強誘電体材料と互換性（コンパチブル）のある材料を含む。好適な構成において、異方性導電層は、酸化ストロンチウム（ＳｒＯ）あるいは白金クラスタを含み、それらは、粒界（グレイン  バウンダリ）によって分離されることにより、より高い導電率の金属クラスタの周りをより低い伝導度のマトリックスが取り囲む構造を形成する。粒界は、小島（ｉｓｌｅｔ）を定義し、分離したドメインは、ドメインを定義するためのマスクを使用しなくてもメモリ・アレイ中でアクセスできる。
【０００７】
別の構成では、メモリ層は、相変化するカルコゲン材料を含み、異方性導電層は、カルコゲン材料と互換性のある材料を含む。好適な構成では、カルコゲン材料は、銀、インジウム、アンチモン及びテルルの合金を含む。
【０００８】
本発明の実施の形態を特徴付けるその他の特徴及び利点は、以下の詳細な説明を読み、添付された図面を眺めることによって明らかである。
【実施例】
【０００９】
以下で説明する実施の形態では、メモリ・アレイは、ヒステリシス材料のメモリ層を含み、それを覆って電気的異方性を有する導電層が設けられている。導電層は、より低い伝導度のマトリックスによって互いに分離されたより高い伝導度の小島を含む。小島は、導電層のために用いられる付着若しくは堆積（デポジション）プロセスの分子的特性によって生得的に定義され、形成される。小島あるいは個々のメモリ・ドメインを定義する目的でマスク工程を用いる必要はない。個々のメモリ・ドメインは、書込みパルスの間に移動するコンタクト・プローブの後縁が掃く領域によって定義される。ヒステリシス材料の個々の小島は、電気的に書込み及び読出しできる。ヒステリシス材料は、ＰＺＴ膜などの電気的に分極可能な材料を含むことができる。あるいは、ヒステリシス材料は、カルコゲン材料などの電流による加熱によって結晶質から非晶質へ相変化する相変化材料を含むことができる。
【００１０】
図１は、本発明の実施の形態が有用となる電気的ヒステリシスを利用するディスク・ドライブ１００の斜視図である。ディスク・ドライブ１００は、ベース１０２及び上蓋（図示されていない）を備えた容器を含む。ディスク・ドライブ１００は、更に、ディスク・パック１０６を含むが、これは、スピンドル・モータ（図示されていない）の上にディスク・クランプ１０８で固定されている。ディスク・パック１０６は、１つまたは複数の個別ディスクを含み、それらは、中心軸１０９の周りに同時回転するように固定されている。各ディスクの表面には関連するプローブ・ベース１１０があって、それは、ディスク・ドライブ１００に固定されており、プローブ・ベース１１０によって位置決めされディスク表面に接触する導電プローブ１１１を介してディスク表面と通信するようになっている。図１に示す例では、プローブ・ベース１１０は、サスペンション１１２によって支えられ、後者は、アクチュエータ１１６のトラック・アクセス・アーム１１４に取り付けられている。図１に示されたアクチュエータは、回転式移動コイル・アクチュエータとして知られるタイプのものであり、一般に１１８で示されるボイス・コイル・モータ（ＶＣＭ）を含む。ボイス・コイル・モータ１１８は、アクチュエータ１１６をそれに取り付けられたプローブ・ベース１１０と一緒にピボット・シャフト１２０周りに回転させて、ディスクの内径１２４とディスクの外径１２６との間のアーチ状の経路１２２に沿った望みのデータ・トラック上で導電プローブ１１１を位置決めする。ボイス・コイル・モータ１１８は、導電プローブ１１１及びホスト・コンピュータ（図示されていない）において生成される信号に基づいてサーボ電子回路１３０により駆動される。ディスク表面（その一部分は、拡大して１３２として示されている）は、厚さ方向に異方的に電気伝導度が増大する導電層を含んでいる。ディスク表面は、図２に示した例に関連して以下でより詳細に説明する。
【００１１】
図２は、例えば、図１に示すディスク・ドライブ１００や、図４に関連して後述するプローブ記憶構成のような電気的ヒステリシスを利用するメモリに採用される電気的ヒステリシスを利用するディスクの切り取った一部分２００を示す。電気的ヒステリシス・ディスクは、アルミニウムのようなしっかりとした支持材料を含む基板２０２を含む。基板２０２の上表面２０４は、滑らかでよく、磁気的記憶媒体で用いるような組織構造は必要でない。
【００１２】
基板２０２の上表面２０４上に導電ベース層２０６が配置される。ベース層２０６は、（１００）に配向した白金（Ｐｔ）を含むことが好ましい。ベース層２０６の材料は、後続層の成長の種となるか、成長のきっかけを与えるように選ぶことができる。例えば、白金は、後続のメモリ層２０８においてＰＺＴの成長の種となるようにベース層２０６に使用される。
【００１３】
メモリ層２０８は、ベース層２０６の上に配置される。メモリ層２０８は、第１（トップ）のメモリ層表面２２６と第２（底）のメモリ層表面２２８との間に延びるドメイン軸を有するヒステリシス・ドメイン２１０，２１２，２１４，２１６，２１８，２２０，２２４を形成するために電流を流すか電圧を印加することができる材料を含む。
【００１４】
導電層２３０は、第１のメモリ層表面２２６上に取り付けられる。導電層２３０は、導電層２３０に平行な方向２３４，２３６において電気伝導度が減少するのと対照的に、厚さ方向２３２に異方的に増大する電気伝導度を有する。導電層２３０中の電気伝導度異方性は、より低い伝導度のマトリックス２６０によって互いに電気的に分離されたより高い伝導度の小島（例えば、小島２４０，２４２，２４４，２４６，２４８，２５０，２５２）を形成することによって実現する。
【００１５】
導電層２３０は、例えば、強誘電体ＰＺＴ膜を含むメモリ層２０８の上に室温において２ナノメートルの厚さの白金層をスパッタすることによって形成できる。導電層２３０は、酸化ストロンチウム（ＳｒＯ）を含むこともできる。図２に示すように、高分解能の走査電子顕微鏡（ＨＲＳＥＭ）像には、小さい金属クラスタ２４０，２４２，２４４，２４６，２４８，２５０，２５２（平均直径は約８ナノメートル）が認められる。これらのクラスタは、ナノスケールの四端子プローブ抵抗率測定によって測定されるように、より低い伝導度のマトリックスによって互いに電気的に分離された小島を含む。
【００１６】
メモリ層２０８は、カルコゲン合金Ａｇ−Ｉｎ−Ｓｂ−Ｔｅのような相変化材料を含むこともできる。カルコゲン材料の相は、導電層２３０中の金属クラスタに電流を流して加熱することによって非晶質から結晶質へ局所的に変化する。相変化は、カルコゲン合金の電気伝導度を変化させ、伝導度の変化を読み取ればリードバック（ｒｅａｄ  ｂａｃｋ）が可能である。
【００１７】
導電層２３０は、より低い伝導度のマトリックスによって互いに分離されたより高い伝導度の小島を含む分子構造を提供する任意のプロセスによって形成できる。これらの分子構造は、金属クラスタ、コラム状粒、粒状膜、フラーレン、ナノ・パーティクル及びコア／シェル状粒子構造を含むことができる。複数のこれら小島は、図３Ａ、３Ｂ、４、及び５に関連して詳しく後述するようにアクセスすることによってドメインを形成することができる。
【００１８】
図３Ａは、読出し／書込み回路３０２に接続されたメモリ・アレイ３００を模式的に示す。メモリ・アレイ３００は、図２に示した構成２００に類似したメモリ層のスタック３０４を含む。簡単のために、図３Ａで用いられた参照符号は、図２で用いられた参照符号と同じものであって同じかあるいは同様な特徴を同定するので、それらについては図３Ａに関してこれ以上説明しない。
【００１９】
図３Ａでは、メモリ層２０８は、セル３０５，３０６のような複数のメモリ・セルを含むヒステリシス・ドメインを含む。図３Ａの導電層２３０は、より高い伝導度を有する小島３０８，３１０のような非常に多数の小島を含むように模式的に示されている。各小島は、より低い伝導度のマトリックスによって隣接する小島から部分的に電気的に分離されているため、層２３０の面内において小島相互間の電気伝導度は低い。このような小島の構成は、小島よりも長距離にわたって伝導度を測定するときに、層２３０の面内での減少する電気伝導度とは対照的に、厚さ方向で異方的に増大する電気伝導度を提供する。
【００２０】
図３Ａのメモリ・アレイは、コンタクト・エリアで導電層２３０に接触する導電プローブ３２０を含む。コンタクト・エリアは、導電プローブ３２０の底表面を含む。導電プローブ３２０は、導電層２３０を横切って移動可能であり、導電層２３０を介して選ばれたヒステリシス・ドメイン（セル集団）にアクセスする。ヒステリシス・ドメインは、一般に、導電プローブ３２０のコンタクト・エリアと接触する複数の小島によって定義されるメモリ層２０８の一部分を含んでいる。プローブは、書込みパルスの間に一群の小島を掃引し、書込みパルスの間に導電プローブ３２０の後縁によって掃引される領域が個々のドメインを定義する。
【００２１】
読出し／書込み回路３０２は、第１のリード線３２２を介して導電プローブ３２０に接続される。読出し／書込み回路３０２は、第２のリード３２３を介して底部導電層２０６に接続される。読出し／書込み回路３０２は、読出し増幅器３２４を含み、それは、導電プローブ３２０と底部導電層２０６との間の電圧を検出する。読出し／書込み回路３０２は、また、制御電流源３２６を含み、それは、制御ライン３２８上の書込み信号によって制御されて、メモリ層２０８中の選ばれたドメインに対してリード線３２２，３２３を介して流れる正あるいは負いずれかの電流を発生する。当業者には理解されるように、読出し／書込み回路３０２は、ここに説明する回路のデュアル若しくは２重構成（図示されていない）として実現することもできる。そのようなデュアルとしての実現は、書込み電圧を供給する制御電圧源と、読出し電流を検出する電流増幅器である読出し増幅器とを含む。
【００２２】
図３Ｂは、図３Ａに示されたプローブ３２０及び層のスタック３０４の第１の簡略化された等価回路モデルを示す。図３Ｂに示された例には分極材料の例が示されている。図３Ｂに示すように、メモリ層２０８は、底部導電層２０６及びリード線３２３を介して直流共通電位につながれた複数のヒステリシス・キャパシタ３３０によって表現できる。異方性導電層（上部）２３０中の個々の小島は、高伝導度ＧＨ（低抵抗）によって表現される。小島間の低伝導度マトリックスは、低伝導度ＧＬ（高抵抗）によって表現される。プローブ３２０は、複数の小島に接続される。多くの低伝導度ＧＬを通る非常に多数の接続を介して、小島は、直流共通電位３３２への等価的リーク経路を有し、それによって書込み動作後に小島をほぼゼロ電圧あるいは中性状態に回復させるための補償を容易にしている。強誘電体薄膜が高密度のデータ記憶用のメモリ媒体として使用されるときは、強誘電体媒体上のコンタクト層の電気的異方性は、書込み電界の分布と勾配のほかに分極の安定性を与える。電気的異方性を有する最上層を備えた移動可能な金属プローブ３２０を用いることによって、書込み電界の不確定な拡散を回避し、また、アイドル記憶時間中の復極若しくはデポラライゼーション（ｄｅｐｏｌａｒｉｚａｔｉｏｎ）によるヒステリシス損失を回避することができる。
【００２３】
分極可能な強誘電体層の永久的なヒステリシス特性は、露出した強誘電体表面にヒステリシス電荷が固定された電気双極子を生ずる。これらのいわゆる分極電荷は、外部電界を生じ、それは、逆極性の自由電荷を引き付ける。それら自由電荷は、分極電荷に引き付けられ、それによって外部電界を補償する。強誘電体層を金属で被覆することによって、これらの自由電荷は、金属の伝導帯を通って供給される。小島間の低伝導度によって生ずるこの電気的補償は、磁石の極による磁界の消磁（デマグネタイズ）と少し似ている。
【００２４】
図４は、メモリ・アレイ４００を示している。これは、複数の導電プローブ４０２，４０４を含む。メモリ・アレイ４００は、導電層４０６を含み、それは、低伝導度マトリックス（図４には示されていない）によって互いに分離された小島４０８，４１０，４１２のような非常に多数の小島を含む。導電層４０６は、図３Ａのスタック３０４のそれと同様に、メモリ層、底部導電層及び基板の上に積み重ねられる。各プローブ４０２，４０４は、導電層４０６に相対的に移動できる。
【００２５】
プローブ４０２に対して第１の書込みパルスが供給される間に、プローブ４０２の後縁４２２は第１のドメイン４２４（点描表面によって示す）の上を移動する。プローブ４０４に対して第２の書込みパルスが供給される間に、書込みプローブ４０４の後縁４２６は、第２のドメイン（点描表面によって示す）の上を移動する。プローブ４０２，４０４は互いに分離距離４３０だけ離れているため、プローブ４０２，４０４の電気的な動作は、互いに干渉しない。プローブ４０２，４０４は、単純な金属コンタクトであり、データの読出し及び書込みの速度を増大させるために、あるいは、プローブ４０２，４０４を位置決めする１つまたは複数のポジショナの必要なストローク距離を減らすために、１つのアレイの中に非常に多数のプローブを設けることができる。プローブ４０２，４０４は、同一のポジショナによって、あるいは異なるポジショナによって制御することができる。
【００２６】
プローブの大きさ及び形状は、プローブの後縁の経路に残される強誘電体ドメインの寸法及び形状に影響する。ドメインの全長は、スライダの速度と電気パルスの幅とによって定義される。１つのドメインの細かい構造は、金属クラスタの寸法及び形状によって定義される。
【００２７】
１つのアレイの中に、互いに分離したコンタクト・エリアを有し、複数の選ばれたヒステリシス・ドメインにアクセスするように一緒に移動できる非常に多数の導電プローブを配置することができる。例えば、アレイの単一の位置において、４，０９６ビットのデータに対して並列的にアクセスできるように６４×６４アレイが使用される。１つの好適な構成では、１つのアレイ中に複数の導電プローブが配置され、そのアレイは、プローブ記憶構成を提供するために振動パターンにあわせて移動する。別の好適な構成では、位置決め可能なディスク・ドライブ・ヘッドの１つのアレイ中に複数の導電プローブが配置され、メモリ層及び導電層は回転ディスク上に配置される。
【００２８】
図５は、メモリ・アレイ５００の拡大図を示す。メモリ・アレイ５００は、導電ベース層（底部）５０６を含む。メモリ層５０８は、ベース層５０６の上に設けられる。メモリ層５０８は、分極材料や相変化材料のような電気的ヒステリシス特性を有する材料を含む。
【００２９】
メモリ層５０８の上に導電層（上部）５３０が設けられる。導電層５３０は、導電層５３０の面内で減少する電気的伝導度とは対照的に厚さ方向に異方的に増大する電気伝導度を有する。導電層５３０は、５３２，５３４，５３６のような複数の小島を含む。小島５３２，５３４，５３６は、すべての方向において等方的に高い電気伝導度ＧＨを有する金属を含む。小島５３２，５３４，５３６は、低い電気伝導度ＧＬを有するマトリックス材料によって互いに分離されている。マトリックスは、空気、金属酸化物、粒界あるいは小島に比べて低い電気伝導度を提供する任意の構造を含むことができる。
【００３０】
図６Ａは、図１−５に示すメモリ層のような強誘電体メモリ層中の例示的ドメインに関して、アイドル時間、書込み動作及び第２のアイドル時間にわたる時刻Ｔ０から時刻Ｔ６までの例示的タイミング図を示す。図６Ｂは、図６Ａに示す例示的ドメインに関して、印加電圧Ｅの関数としての電荷変位Ｄである例示的Ｄ−Ｅ曲線を示す。図６Ａからの時刻Ｔ０ないしＴ６を図６Ｂ中のＤ−Ｅヒステリシス曲線上にマッピングしてある。図６Ａと図６Ｂの両方で、参照記号Ｅは、ドメインに関する電圧を表し、参照記号Ｄは、分極（「変位」）を表し、また参照記号Ｉは、電流を表す。
【００３１】
当業者には明らかなように、書込みインターバルに続く読出しインターバルを用いてドメインに記憶されたデータをリフレッシュすることができる。
【００３２】
図１−６に示した実施の形態すべてにおいて、異方性を有する層は、次に挙げる層堆積の１つまたは複数によって形成することができる。
Ａ）直径が１０ｎｍよりも小さく、異方性を示すのに十分なだけ互いに分離されている炭化物質（例えば、タングステン・カーバイド）のクラスタを含む金属クラスタ。
Ｂ）分離された金属コラム状粒。例えば、Ｐｔ−Ａｌ２Ｏ３のような、スパッタされた粒状膜。
Ｃ）フラーレン、Ｃｎ（例えば、ｎ＝６０）。
Ｄ）自己組織化されたナノ・パーティクル。
Ｅ）コア／シェル状粒子構造。
【００３３】
スライダが表面を移動するときに、同時にスイッチングするドメインの数は、スライダの全コンタクト面積に依存する。書込みの間、スライダは一方向のみに移動するので、スライダのコンタクト・エリアの最後尾端部のみが残るドメイン境界の位置を決定する。
【００３４】
クラスタ、粒、コラムあるいは粒子は、導電層に垂直な方向には連続しており、個々のクラスタ、粒、コラムあるいは粒子は、隣接するクラスタ、粒、コラムあるいは粒子から低伝導度のマトリックスによって分離される。低伝導度のマトリックスは、空気、粒界、酸化物あるいは選ばれた小島のタイプに依存するその他の低伝導度構造を含むことができる。巨視的な横方向の伝導度は、１つの小島から隣接する小島への電子ホッピング／浸透の確率に依存し、更に、小島の平均寸法にも依存する。最上部導電層中のマトリックスは、メモリ層中のドメイン間の境界を定義する。白金クラスタの寸法及び形状は、膜厚、デポジション速度及び成長温度のような成長条件を調節することによって制御できる。
【００３５】
本発明の各種の実施の形態の特徴及び利点について、本発明の各種の実施の形態の構造及び機能の詳細とともにここまで述べてきたが、本開示は、例示的なものであり、詳細な点については、特に部品の構造及び配置の点に関して、本発明の原理の中で、特許請求の範囲を表現する用語の広範な一般的意味で示される範囲いっぱいまで変更が可能であることを理解すべきである。例えば、特定の要素は、本発明のスコープから離れることなく、同じ機能性を本質的に維持したままでメモリ・アレイの特別な用途に依存して変更可能である。更に、ここに述べた好適な実施の形態は、２進数データの記憶において利用されるヒステリシス記憶材料を指向しているが、当業者には明らかなように、本発明の教えるところは、本発明のスコープから離れることなく３またはより高次のレベルを有するデジタル・データを記憶するために適用することができるし、電気的ヒステリシス・メモリ中の連続的なアナログ・データの記憶や各種電気記憶材料にも適用できる。
【図面の簡単な説明】
【００３６】
【図１】電気的ヒステリシスを利用するディスク・ドライブの斜視図。
【図２】電気的ヒステリシスを利用するディスクの切り取られた一部分の図。
【図３】Ａは、読出し／書込み回路に結合されたメモリ・アレイの模式図であり、Ｂは、Ａに示されたメモリの第１の簡略化された等価回路図。
【図４】複数の導電プローブを含むメモリ・アレイの図。
【図５】第２の電気的等価回路を重畳したメモリ・アレイの拡大図。
【図６】Ａは、例示的ドメインに関する書込み動作、アイドル時間及び読出し動作のタイミング図であり、Ｂは、例示的ドメインにおける電圧の関数として示した電荷変位の図。
【符号の説明】
【００３７】
１００  ディスク・ドライブ
１０２  容器
１０６  ディスク・パック
１０８  ディスク・クランプ
１０９  中心軸
１１０  プローブ・ベース
１１１  導電プローブ
１１２  サスペンション
１１４  トラック・アクセス・アーム
１１６  アクチュエータ
１１８  ボイス・コイル・モータ（ＶＣＭ）
１２０  ピボット・シャフト
１２２  アーチ状経路
１２４  ディスク内径
１２６  ディスク外径
１３０  サーボ電子回路
１３２  ディスク表面
２００  ディスクの一部分
２０２  基板
２０４  上表面
２０６  ベース層
２０８  メモリ層
２１０，２１２，２１４，２１６，２１８，２２０，２２４  ヒステリシス・ドメイン
２２６  第１のメモリ層表面（上部）
２２８  第２のメモリ層表面（底部）
２３０  導電層
２３２  厚さ方向
２３４，２３６  面内方向
２４０，２４２，２４４，２４６，２４８，２５０，２５２  小島
２６０  マトリックス
３００  メモリ・アレイ
３０２  読出し／書込み回路
３０４  メモリ層のスタック
３０５，３０６  メモリ・セル
３０８，３１０  小島
３２０  導電プローブ
３２２  第１のリード線
３２３  第２のリード線
３２４  読出し増幅器（リード・アンプ）
３２６  制御電流源
３２８  制御ライン
３３０  ヒステリシス・キャパシタ
３３２  直流共通電位
４００  メモリ・アレイ
４０２，４０４  導電プローブ
４０６  導電層
４０８，４１０，４１２  小島
４２２  後縁
４２４  第１のドメイン
４２６  後縁
４２８  第２のドメイン
４３０  分離距離
５００  メモリ・アレイ
５０６  ベース層
５０８  メモリ層
５３０  導電層
５３２，５３４，５３６  小島
【図１】
2006012385.tif 000003
【図２】
2006012385.tif 000004
【図３】
2006012385.tif 000005
【図４】
2006012385.tif 000006
【図５】
2006012385.tif 000007
【図６】
2006012385.tif 000008
【外国語明細書】
2006012385000001.pdf