(57)【要約】  【課題】  本発明は、各行毎に画素の撮像動作を遅延させることで、対数変換領域の電気信号を保持することができるメカシャッターを備えた固体撮像装置を提供することを目的とする。  【解決手段】  固体撮像装置２にマトリクス状に備えられた各画素が、各行毎に、埋込型フォトダイオードに光電荷を蓄積する動作を、メカシャッター１ａの第１幕及び第２幕の移動状態に同期して行う。【選択図】      図１
2006166122.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた光電荷を発生して内部に蓄積する光電変換素子を有する画素がマトリクス状に配置された固体撮像装置と、当該固体撮像装置の前記画素への露光及び遮光を制御する機械的なシャッターとを備える撮像装置において、
前記画素がそれぞれ、
前記光電変換素子に隣接した領域に形成されるゲートを備えるとともに、
制御電極及び第１電極及び第２電極を備え、前記ゲートを前記制御電極とするとともに前記光電変換素子を前記第１電極とするトランジスタを構成し、
前記ゲートの電圧値を第１電圧値として、前記光電変換素子への入射光の少なくとも一部の輝度範囲に対して、前記トランジスタがサブスレッショルド領域で動作した後、前記ゲートの電圧値を前記第１電圧値から第２電圧値として、前記ゲートを非導通状態とすることで前記光電変換素子への入射光に応じた光電荷を保持し、
前記画素における前記ゲートの電圧を前記第１電圧から前記第２電圧に切り換えるタイミングを、現在露光されている前記画素を通過する前記シャッターにより遮光されるタイミングに同期させることを特徴とする撮像装置。
【請求項２】
前記画素が、前記ゲートが転送ゲートであるとともに、該転送ゲートを介して前記光電変換素子より転送される電荷を蓄積する浮遊拡散層を備え、
前記転送ゲートの電圧値を前記第２電圧値から第３電圧値として、前記転送ゲートを導通状態とすることで前記光電変換素子に保持された光電荷を前記浮遊拡散層に転送し、該浮遊拡散層に転送した光電荷に応じた電気信号を画像信号として出力することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記画素が、前記浮遊拡散層をリセットするリセットゲートを備えるとともに、
前記転送ゲートの電圧値を前記第２電圧値として前記光電変換素子の入射光に応じた光電荷を保持したとき、
前記リセットゲートを導通させることによって前記浮遊拡散層をリセットして、当該浮遊拡散層をリセットしたときの電気信号をノイズ信号として出力した後、
前記転送ゲートの電圧値を前記第２電圧値から第３電圧値として、前記転送ゲートを導通状態とすることで前記光電変換素子に保持された光電荷を前記浮遊拡散層に転送し、該浮遊拡散層に転送した光電荷に応じた電気信号を画像信号として出力することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記画素が、前記ゲートが前記光電変換素子をリセットするリセットゲートであるとともに、
前記リセットゲートの電圧値を前記第２電圧値としたとき、
前記光電変換素子に保持した光電荷に応じた電気信号を画像信号として出力した後、
前記リセットゲートの電圧値を前記第２電圧値から第３電圧値として、前記リセットゲートを導通状態とすることで前記光電変換素子をリセットし、当該光電変換素子をリセットしたときの電気信号をノイズ信号として出力することを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記画素における前記ゲートの電圧を前記第１電圧から前記第２電圧に切り換えるタイミングが、１行毎又は複数行毎に設定されることを特徴とする請求項１〜請求項４のいずれかに記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光に対する電気信号を出力する画素を備える固体撮像装置に関するもので、特に構成される各画素がトランジスタによって構成される固体撮像装置に関する。
【背景技術】
【０００２】
種々の用途に供されている固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＣＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＣＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
又、従来のＣＭＯＳ型の固体撮像素子として、入射光量に対して対数変換する対数変換動作を行うものがある（特許文献１参照）。この固体撮像素子においては、そのダイナミックレンジが５〜６桁と広いため、少々広い輝度範囲の輝度分布を構成する被写体を撮像しても、輝度分布内の全輝度情報を電気信号に変換して出力することができる。しかしながら、被写体の輝度分布に対してその撮像可能領域が広くなるので、撮像可能領域内の低輝度領域又は高輝度領域において、輝度データの無い領域ができてしまう。
【０００４】
これらに対して、本出願人は、上述の線形変換動作と対数変換動作とを切り換えることが可能なＣＭＯＳ型の固体撮像装置を提案している（特許文献２参照）。又、本出願人は、このような線形変換動作と対数変換動作とが自動的に切り換えるために、光電変換動作を行うフォトダイオードに接続されたトランジスタのポテンシャル状態を適当な状態に設定するＣＭＯＳ型の固体撮像装置を提案している（特許文献３参照）。この特許文献３による固体撮像装置は、トランジスタのポテンシャル状態を変更することにより、その光電変換動作が線形変換動作から対数変換動作に切りかわる変極点を切り換えることができる。
【０００５】
又、従来の固体撮像装置として、図１６のような埋込型フォトダイオードＰＤが用いられた画素を備える固体撮像装置が提供されている。この図１６の画素は、Ｐ型基板３０上に形成されたＰ型ウェル層３１に対してＰ型層２０をその表面に形成してＮ型埋込層２１を埋め込むことによって構成される埋込型フォトダイオードＰＤと、埋込型フォトダイオードＰＤが構成される領域に隣接する領域表面に絶縁膜２２を介して構成されたゲート電極２３を備える転送ゲートＴＧと、転送ゲートＴＧが構成される領域と隣接する領域に形成されるＮ型浮遊拡散層ＦＤと、を備える。
【０００６】
この図１６のような構成部分を備える画素において、転送ゲートＴＧにおけるポテンシャル状態を決定するゲート電極２３でのゲート電圧を中間電位とすることで、入射光量に対して線形的に電気信号を変化させる線形変換動作と、入射光量に対して対数的に電気信号を変化させる対数変換動作とを、切り換えて動作させることができる。このとき、画素における埋込型フォトダイオードＰＤ及び転送ゲートＴＧ及びＮ型浮遊拡散層ＦＤのポテンシャル状態の関係を、図１７（ａ）に示す。
【０００７】
埋込型フォトダイオードＰＤに光が入射されると、光電荷が発生するために、発生した光電荷に応じて埋込型フォトダイオードＰＤのポテンシャルが上がる。ここで、被写体の輝度が低いとき、埋込型フォトダイオードＰＤに現れるポテンシャルが、入射光量の積分値に対して線形的に比例した値となる。又、被写体の輝度が高いとき、埋込型フォトダイオードＰＤのポテンシャルが高くなって転送ゲートＴＧのポテンシャルとの差が閾値に近づくと、制御ゲートＴＧがサブスレッショルド領域で動作し、埋込型フォトダイオードＰＤより電流が流れる。そして、図１７（ａ）のように、埋込型フォトダイオードＰＤに現れるポテンシャルが光電変換で発生する電流の対数値に比例するように変化する。
【０００８】
そして、このように埋込型フォトダイオードＰＤのポテンシャルが入射光量に応じて変化すると、ゲート電極２３のゲート電圧を低くすることによって、図１７（ｂ）のように、転送ゲートＴＧのポテンシャルを高くする。このようにすることで、埋込型フォトダイオードＰＤのポテンシャルが、図１７（ｂ）のように保持されることとなる。その後、この保持された埋込型フォトダイオードＰＤのポテンシャルによる電圧が、転送ゲートＴＧを通じて、Ｎ型浮遊拡散層ＦＤに転送されるとともに、この転送された電圧による電気信号が画像信号として出力される。
【０００９】
上述のような構成の固体撮像装置を備える撮像装置において、機械式のフォーカルプレーンシャッター（以下、「メカシャッター」とする）を備えるものがある。このメカシャッターは、第１幕と第２幕とによって構成され、第１幕が降りてシャッターが開いた後、第２幕が下りてシャッターが閉じる。即ち、第１幕によりシャッターが開いてから第２幕によりシャッターが閉じられるまでの間、メカシャッターが開いた状態となり、固体撮像装置に露光される。このように、メカシャッターが用いられたとき、第１幕及び第２幕それぞれが固体撮像装置の前を１行目、２行目、…の順に移動する。
【００１０】
このとき、固体撮像装置に備えられる各画素が同時に撮像動作を行うため、各画素がｎ行ｍ列のマトリクス状に配列されるとき、１行目を第１幕が通過する直前からｎ行目まで第２幕が通過する直後の間において、ｍ×ｎ個の全ての画素における転送ゲートＴＧのポテンシャルが中間電位とされる。即ち、全ての画素の転送ゲートＴＧのポテンシャルが中間電位とされた後、第１幕が固体撮像装置の１行目を通過して、メカシャッターが開き始める。そして、第１幕に遅れて第２幕が固体撮像装置を覆うように移動し、ｎ行目の画素を第２幕が通過して、メカシャッターが閉じられると、転送ゲートＴＧのポテンシャルを高くして、各画素における埋込型フォトダイオードＰＤのポテンシャルを保持させる。
【特許文献１】特開平１１−３１３２５７号公報
【特許文献２】特開２００２−７７７３３号公報
【特許文献３】特開２００２−３００４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このようなメカシャッターを用いた固体撮像装置に備えられる全画素を同時に撮像動作させたとき、メカシャッターを開いて露光開始してから転送ゲートＴＧのポテンシャルを高くして転送ゲートＴＧを閉じるまでの間、固体撮像装置の各行に配置される画素とメカシャッターの第１幕及び第２幕の移動する時間との関係が、図１８のように表される。尚、図１８において、直線Ｌａ，Ｌｂそれぞれが第１幕及び第２幕の移動状態を示すとともに、又、斜線領域が第１幕又は第２幕によって遮光された状態を示す時間を示す。
【００１２】
この図１８のようにメカシャッターの第１幕及び第２幕が移動するため、固体撮像装置の各行の画素毎に、その露光時間がずれる。よって、固体撮像装置の上側の行に位置する画素については、第２幕が閉じて遮光されてからしばらくして、転送ゲートＴＧが閉じられることとなる。そのため、転送ゲートＴＧのポテンシャルが中間電位のままで遮光された状態となり、図１７（ｃ）のように、蓄積性のない対数変換領域で埋込型フォトダイオードＰＤより発生した光電荷が転送ゲートＴＧを超えてＮ型浮遊拡散層ＦＤに流れてしまう。よって、固体撮像装置の上側の行に位置する画素は、転送ゲートＴＧを閉じたときには、線形変換領域で埋込型フォトダイオードＰＤで発生した光電荷のみしか残留しないこととなる。
【００１３】
このような問題を鑑みて、本発明は、各行毎に画素の撮像動作を遅延させることで、対数変換領域の電気信号を保持することができるメカシャッターを備えた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の撮像装置は、入射光量に応じた光電荷を発生して内部に蓄積する光電変換素子を有する画素がマトリクス状に配置された固体撮像装置と、当該固体撮像装置の前記画素への露光及び遮光を制御する機械的なシャッターとを備える撮像装置において、前記画素がそれぞれ、前記光電変換素子に隣接した領域に形成されるゲートを備えるとともに、制御電極及び第１電極及び第２電極を備え、前記ゲートを前記制御電極とするとともに前記光電変換素子を前記第１電極とするトランジスタを構成し、前記ゲートの電圧値を第１電圧値として、前記光電変換素子への入射光の少なくとも一部の輝度範囲に対して、前記トランジスタがサブスレッショルド領域で動作した後、前記ゲートの電圧値を前記第１電圧値から第２電圧値として、前記ゲートを非導通状態とすることで前記光電変換素子への入射光に応じた光電荷を保持し、前記画素における前記ゲートの電圧を前記第１電圧から前記第２電圧に切り換えるタイミングを、現在露光されている前記画素を通過する前記シャッターにより遮光されるタイミングに同期させることを特徴とする。
【００１５】
このように構成されるとき、前記画素それぞれが前記シャッターにより遮光された直後に前記ゲートの電圧を前記第１電圧から前記第２電圧に切り換えることで、対数変換領域の光電変換素子のポテンシャル状態を保持することができる。又、前記ゲートの電圧を前記第１電圧から前記第２電圧に切り換えるタイミングは、前記シャッターが等速度運動により遮光を行う場合は、各行毎に同一周期とする。又、前記シャッターが等加速度運動により遮光を行う場合は、各行毎に当該等加速度運動に応じた周期としても構わないし、各行毎に当該等加速度運動に近似させた周期としても構わない。
【００１６】
このような撮像装置において、前記画素が、前記ゲートが転送ゲートであるとともに、該転送ゲートを介して前記光電変換素子より転送される電荷を蓄積する浮遊拡散層を備え、前記転送ゲートの電圧値を前記第２電圧値から第３電圧値として、前記転送ゲートを導通状態とすることで前記光電変換素子に保持された光電荷を前記浮遊拡散層に転送し、該浮遊拡散層に転送した光電荷に応じた電気信号を画像信号として出力するものとしても構わない。
【００１７】
このとき、前記画素が、前記浮遊拡散層をリセットするリセットゲートを備えるとともに、前記転送ゲートの電圧値を前記第２電圧値として前記光電変換素子の入射光に応じた光電荷を保持したとき、前記リセットゲートを導通させることによって前記浮遊拡散層をリセットして、当該浮遊拡散層をリセットしたときの電気信号をノイズ信号として出力した後、前記転送ゲートの電圧値を前記第２電圧値から第３電圧値として、前記転送ゲートを導通状態とすることで前記光電変換素子に保持された光電荷を前記浮遊拡散層に転送し、該浮遊拡散層に転送した光電荷に応じた電気信号を画像信号として出力するものとしても構わない。
【００１８】
又、前記画素が、前記ゲートが前記光電変換素子をリセットするリセットゲートであるとともに、前記リセットゲートの電圧値を前記第２電圧値としたとき、前記光電変換素子に保持した光電荷に応じた電気信号を画像信号として出力した後、前記リセットゲートの電圧値を前記第２電圧値から第３電圧値として、前記リセットゲートを導通状態とすることで前記光電変換素子をリセットし、当該光電変換素子をリセットしたときの電気信号をノイズ信号として出力するものとしても構わない。
【００１９】
上述の撮像装置において、前記画素における前記ゲートの電圧を前記第１電圧から前記第２電圧に切り換えるタイミングが、１行毎又は複数行毎に設定されるものとしても構わない。又、上述の撮像装置それぞれにおいて、前記画素での撮像動作を垂直ブランク期間で行うものとしても構わないし、更に、前記画素からの信号の読み出し動作を水平ブランク期間で行うものとしても構わない。
【発明の効果】
【００２０】
本発明によると、埋込型フォトダイオードにおける光電荷の保持動作をシャッターの動作に同期させて行うことによって、トランジスタがサブスレッショルド領域で動作する輝度範囲における光電荷が流出してしまうことを防ぐことができる。よって、全輝度範囲における光電荷の保持を確実に行うことができる。又、リセットゲートを備えるとともに、ノイズ信号と画像信号とを読み出すようにすることで、ノイズ信号に基づいて画像信号の補正処理を行うことによる各画素における感度バラツキを抑制することができる。更に、リセットゲートと転送ゲートとを備えるとともに、ノイズ信号を読み出した後に画像信号を読み出すものとすることで、リセット動作などが原因となるＫＴＣノイズを確実に除去することができ、各画素の感度バラツキを更に抑制することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施形態について、以下に、図面を参照して説明する。
【００２２】
＜撮像装置の構成＞
本実施形態の撮像装置は、図１に示すように、複数のレンズから構成される光学系１と、光学系１への露光時間を決定するメカシャッター１ａと、光学系１を通じて入射される光の入射光量を電気信号に変換して画像信号として出力する固体撮像装置２と、固体撮像装置２から出力される画像信号をデジタル信号に変換するＡ／Ｄ変換部３と、Ａ／Ｄ変換部３でデジタル信号に変換された画像信号に対して各種画像処理を施す画像処理部４と、固体撮像装置２における各信号の電圧値の制御を行う信号制御部５と、を備える。
【００２３】
このように構成される撮像装置において、メカシャッター１ａが開くことによって、光学系１を通じて固体撮像装置２に被写体からの光が入射される。そして、固体撮像装置２が撮像動作を行うことで得られた画像信号がＡ／Ｄ変換部３に出力されて、デジタル信号に変換される。このように動作するとき、固体撮像装置２には、信号制御部５より各信号が与えられることで、固体撮像装置２内の水平走査回路及び垂直走査回路が動作することで、各画素の画像信号が順にＡ／Ｄ変換部３に出力される。このＡ／Ｄ変換部３でデジタル信号に変換された画像信号が画像処理部４に与えられて、エッジ強調処理やホワイトバランス処理などの画像処理が施される。
【００２４】
＜固体撮像装置の構成＞
まず、本実施形態の固体撮像装置について、図２を参照して説明する。図２は、本発明の実施形態である二次元のＭＯＳ型固体撮像装置（以下、「エリアセンサ」とする）の一部の構成を概略的に示している。
【００２５】
図２において、Ｇ11〜Ｇmnは行列配置（マトリクス配置）された画素を示している。１１は垂直走査回路であり、各画素に信号φＶを与える行（ライン）１３−１、１３−２、・・・、１３−ｎを順次走査していく。１２は水平走査回路であり、画素から出力信号線１４−１、１４−２、・・・、１４−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。１５は電源ラインである。各画素に対し、上記ライン１３−１〜１３−ｎや出力信号線１４−１〜１４−ｍ、電源ライン１５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図２ではこれらについて省略する。
【００２６】
又、出力信号線１４−１〜１４−ｍのそれぞれには、定電流源１６−１〜１６−ｍが接続されるとともに、出力信号線１４−１〜１４−ｍのそれぞれを介して与えられる画素Ｇ11〜Ｇmnから与えられる画像信号とノイズ信号をサンプルホールドする選択回路１７−１〜１７−ｍが設けられる。そして、補正回路１８に選択回路１７−１〜１７−ｍから画像信号及びノイズ信号が順に送出されると、この補正回路１８で補正処理が行われて、ノイズ除去された画像信号が外部に出力される。尚、定電流源１６−１〜１６−ｍの一端に直流電圧ＶPSが印加される。
【００２７】
このような固体撮像装置２において、画素Ｇab（ａ：１≦ａ≦ｍの自然数、ｂ：１≦ｂ≦ｎの自然数）からの出力となる画像信号及びノイズ信号が、それぞれ、出力信号線１４−ａを介して出力されるとともに、この出力信号線１４−ａに接続された定電流源１７−ａによって増幅される。そして、画素Ｇabから出力された画像信号及びノイズ信号が順番に選択回路１７−ａに送出されるとともに、この選択回路１７−ａにおいて、送出された画像信号及びノイズ信号がサンプルホールドされる。
【００２８】
その後、選択回路１７−ａより、サンプルホールドされた画像信号が補正回路１８に送出された後、同じくサンプルホールドされたノイズ信号が補正回路１８に送出される。補正回路１８では、選択回路１７−ａより与えられた画像信号を、同じく選択回路１７−ａより与えられたノイズ信号に基づいて補正処理して、ノイズ除去した画像信号を外部に出力する。尚、選択回路１７−１〜１７−ｍ及び補正回路１８それぞれの構成の一例として、本出願人が特開平２００１−２２３９４８号公報において提示した構成などが挙げられる。又、選択回路１７−１〜１７−ｍの構成位置に、補正回路を設けるようにしても構わない。
【００２９】
又、このような固体撮像装置２に対して、信号制御部５より垂直走査回路１１に信号φＶＳ，φＶ１，φＶ２が与えられる。この信号φＶＳ，φＶ１，φＶ２が動作することにより、各行の画素の転送ゲートを閉じるタイミングが設定される信号が垂直走査回路１１から出力される。又、信号制御部５から他の信号が垂直走査回路１１に与えられることにより、画素Ｇ11〜Ｇmnが撮像動作を開始するタイミングと画像信号及びノイズ信号の出力タイミングとを設定するための信号が垂直走査回路１１より出力される。更に、信号制御部５から水平走査回路１２に信号が与えられることにより、選択回路１７−１〜１７−ｍから画像信号及びノイズ信号が補正回路１８に出力されるタイミングを設定するための信号が水平走査回路１２より出力される。
【００３０】
尚、上述した構成及び動作は、以下に示す各実施形態で共通の構成及び動作である。よって、以下の各実施形態では、固体撮像装置２に備えられる画素Ｇ11〜Ｇmnの構成と、固体撮像装置２における動作とを説明する。
【００３１】
＜第１の実施形態＞
図２に示した構成の固体撮像装置２内に設けられる画素に適用される第１の実施形態について、図面を参照して説明する。図３は、本実施形態における固体撮像装置の画素の構成を示す回路図であり、又、図４は、図３に示す画素の光電変換部分における各素子の構成を示す断面図である。尚、図４の構成において、図１６の画素構成と同一の部分及び素子については同一の符号を付してその詳細な説明は省略する。
【００３２】
図３に示す画素は、感光素子として働く埋込型フォトダイオードＰＤと、埋込型フォトダイオードＰＤのアノードにソースが接続されるＭＯＳトランジスタＴ１と、ＭＯＳトランジスタＴ１のドレインにソースが接続されたＭＯＳトランジスタＴ２と、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ２のソースの接続ノードにゲートが接続されるＭＯＳトランジスタＴ３と、ＭＯＳトランジスタＴ３のソースにドレインが接続されたＭＯＳトランジスタＴ４と、を備える。このＭＯＳトランジスタＴ１〜Ｔ４は、ＮチャネルのＭＯＳトランジスタである。
【００３３】
そして、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ１〜Ｔ４のバックゲートに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ１，Ｔ３のドレインに直流電圧ＶPDが印加される。又、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ４のゲートに信号φＴＸ，φＲＳ，φＶが入力される。更に、ＭＯＳトランジスタＴ４のソースに出力信号線１４（図１の出力信号線１４−１〜１４−ｍに相当する）が接続される。
【００３４】
このように構成される画素は、図４に示すように、図１６と同様の構成の埋込型フォトダイオードＰＤ及び転送ゲートＴＧ及びＮ型浮遊拡散層ＦＤを備えるとともに、リセットゲートＲＧ及びＮ型拡散層Ｄをも備えた構成となる。即ち、Ｐ型ウェル層３１とＰ型層２０とＮ型埋込層２１とから構成される埋込型フォトダイオードＰＤと、埋込型フォトダイオードＰＤが構成される領域に隣接する領域表面に絶縁膜２２を介して構成されたゲート電極２３を備える転送ゲートＴＧと、転送ゲートＴＧが構成される領域と隣接する領域に形成されるＮ型浮遊拡散層ＦＤと、Ｎ型浮遊拡散層ＦＤに隣接する領域表面に絶縁膜２４を介して構成されたゲート電極２５を備えるリセットゲートＲＧと、リセットゲートＲＧが構成される領域と隣接する領域に形成されるＮ型拡散層Ｄと、を備える。
【００３５】
このとき、埋込型フォトダイオードＰＤにおいて、Ｎ型埋込層２１の表面に高濃度のＰ型層２０が形成される。又、Ｎ型埋込層２１とＮ型浮遊拡散層ＦＤと転送ゲートＴＧとによってＭＯＳトランジスタＴ１が構成されるとともに、Ｎ型浮遊拡散層ＦＤ及びＮ型拡散層Ｄと転送ゲートＲＧとによってＭＯＳトランジスタＴ２が構成される。そして、このように埋込型フォトダイオードＰＤを画素内に構成することで、Ｐ型層２０の表面における電位が、この埋込型フォトダイオードＰＤ周囲のＰ型層より成るチャンネルストッパ層と同一の電位に固定される。そして、Ｎ型浮遊拡散層ＦＤにＭＯＳトランジスタＴ３のゲートが接続される。
【００３６】
本実施形態における固体撮像装置２を構成する各画素において、転送ゲートＴＧに与える信号φＴＸが、３値の電圧値ＶＨ，ＶＭ，ＶＬ（ＶＨ＞ＶＭ＞ＶＬ）の間で変化させる信号である。このとき、信号φＴＸの電圧値ＶＭを適切な値に設定することで、ＭＯＳトランジスタＴ１に、埋込型フォトダイオードＰＤにより発生する光電荷量がある値より大きくなるときに、サブスレッショルド領域で動作させることができ、入射光量に応じて光電変換動作を線形変換動作と対数変換動作とに切りかわるようにすることができる。又、信号φＴＸの電圧値ＶＭを変化させることで、埋込型フォトダイオードＰＤとＭＯＳトランジスタＴ１とによる光電変換動作が線形変換動作から対数変換動作に切りかわる変極点を切り換えることができる。以下に、本実施形態の固体撮像装置における画素の動作を説明する。
【００３７】
図３及び図４のような構成の画素の動作について、図５〜図８を参照して説明する。図５は、本実施形態の固体撮像装置２の動作を説明するための各信号の状態とメカシャッター１ａの状態とを示すタイミングチャートである。又、図６〜図８は、本実施形態の画素における各チャンネルのポテンシャル状態を示す図である。尚、固体撮像装置２に備えられた画素Ｇ11〜Ｇmnに対して垂直走査回路１１から各行毎に与えられる信号φＴＸを、信号φＴＸ１〜φＴＸｎとする。即ち、信号φＴＸ１が画素Ｇ11〜Ｇm1に、信号φＴＸ２が画素Ｇ12〜Ｇm2に、…、信号φＴＸｎが画素Ｇ1n〜Ｇmnに、それぞれ与えられる。又、信号φＴＸ１〜φＴＸｎは、垂直走査回路１１に入力される信号φＶＳがハイとされた後、同様に垂直走査回路１１に入力されるパルス信号φＶ１，φＶ２の入力回数に応じて、その電圧がＶＭからＶＬに切り替わる。
【００３８】
即ち、パルス信号φＶ１，φＶ２それぞれが１回ずつ入力されると、信号φＴＸ１の電圧がＶＭからＶＬに切り替わり、そして、更にパルス信号φＶ１，φＶ２が１回ずつ入力されて、パルス信号φＶ１，φＶ２それぞれが２回ずつ入力されると、信号φＴＸ２の電圧がＶＭからＶＬに切り替わる。このようにして、パルス信号φＶ１，φＶ２が１回ずつ入力される毎に、信号φＴＸ１，φＴＸ２，…，φＴＸｎの電圧が順番に、ＶＭからＶＬに切り替わる。
【００３９】
この垂直走査回路１１から信号が与えられて動作する画素Ｇ11〜Ｇmnにおいて、まず、図５（ａ）によって全画素を垂直ブランク期間で同時に撮像動作させる際の各信号の変遷について説明する。図５（ａ）には、垂直走査回路１１に入力される信号φＶＳ，φＶ１，φＶ２の変遷及びメカシャッター１ａの開閉動作についても示す。このとき、まず、垂直走査回路１１から各行の画素に与えられる信号φＲＳがローとされるとともに、信号φＴＸ１〜φＴＸｎ全てをローとする。よって、画素Ｇ11〜ＧmnそれぞれのＭＯＳトランジスタＴ１，Ｔ２をＯＦＦとする。このとき、メカシャッター１ａを閉じた状態とする。
【００４０】
その後、信号φＲＳを同時にハイとして、全ての画素Ｇ11〜ＧmnにおけるリセットゲートＲＧのポテンシャルを図６（ａ）のように低くした後、送信号φＴＸ１〜φＴＸｎの電圧値を同時にＶＨとして、全ての画素Ｇ11〜Ｇmnにおける転送ゲートＴＧのポテンシャルを図６（ｂ）のように低くする。このようにすることで、画素Ｇ11〜ＧmnそれぞれのＮ型浮遊拡散層ＦＤ及び埋込型フォトダイオードＰＤそれぞれの初期化を行う。そして、信号φＴＸ１〜φＴＸｎの電圧値を同時にＶＭとして、画素Ｇ11〜Ｇmnそれぞれにおいて、埋込型フォトダイオードＰＤ、Ｎ型浮遊拡散層ＦＤ、転送ゲートＴＧ及びリセットゲートＲＧそれぞれのポテンシャル状態を図６（ｃ）のような関係にするとともにメカシャッター１ａを開く。
【００４１】
このとき、まず、メカシャッター１ａの第１幕が固体撮像装置２の１行目から順番に移動していくことで、メカシャッター１ａが固体撮像装置２の１行目から順番に開いて、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmnの順に露光が開始する。そして、メカシャッター１ａの第２幕が固体撮像装置２の１行目から順番に移動していくことで、メカシャッター１ａが固体撮像装置２の１行目から順番に閉じて、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmnの順に露光が終了する。尚、図５のタイミングチャートにおいては、メカシャッター１ａの第１幕が１行目の画素Ｇ11〜Ｇm1を通過する直前から、メカシャッター１ａの第２幕がｎ行目の画素Ｇ11〜Ｇm1を通過した直後までを、メカシャッター１ａが開いた状態であるものとして示す。
【００４２】
このようにして、メカシャッター１ａを開いて固体撮像装置２の１行目から順に露光動作が開始されると、垂直走査回路１１にハイとなる信号φＶＳが入力された後、ハイとなるパルス信号φＶ１，φＶ２が交互に垂直走査回路１１に入力される。このとき、垂直走査回路１１内には、信号φＶＳが入力されるとともに各行の画素に与える信号φＴＸ１〜φＴＸｎの電圧をＶＭからＶＬに切り換えるための信号を出力するシフトレジスタが構成されている。
【００４３】
このシフトレジスタは、図９のように、１行目の信号φＴＸ１の電圧値を切り換えるために、信号φＶＳが入力されるととともに信号φＶ１によってスイッチング動作を行うスイッチＳ１−１と、スイッチＳ１−１を介して与えられる信号をバッファするインバータＩ１−１と、インバータＩ１−１の出力側と接続されるととともに信号φＶ２によってスイッチング動作を行うスイッチＳ２−１と、スイッチＳ２−１を介して与えられる信号をバッファするインバータＩ２−１と、を備える。
【００４４】
このように構成されるとき、信号φＶＳがハイとなった後にハイとなる信号φＶ１が与えられると、スイッチＳ１−１がＯＮとなってインバータＩ１−１にハイとなるパルス信号φＶＳが入力されるため、インバータＩ１−１の出力側がローとなる。その後、ハイとなるパルス信号φＶ２がスイッチＳ２−１に与えられると、インバータＩ１−１からのローとなる出力がインバータＩ２−１に入力されるため、インバータＩ２−１からの出力がハイとなり、１行目の画素Ｇ11〜Ｇm1に与える信号φＴＸ１の電圧値をＶＬとする。
【００４５】
又、このインバータＩ２−１の出力側とスイッチＳ１−２が接続されるとともに、スイッチＳ１−１，Ｓ２−１及びインバータＩ１−１，Ｉ２−１と同様にスイッチＳ１−２，Ｓ２−２とインバータＩ１−２，Ｉ２−２とが交互に接続されることで、インバータＩ２−２から出力される信号に基づいて、２行目の信号φＴＸ２の電圧値が切り換えられる。即ち、インバータＩ２−１の出力がハイとなった後に、ハイとなるパルス信号φＶ１，φＶ２が与えられて、インバータＩ２−２からの出力がハイとなるとき、２行目の画素Ｇ12〜Ｇm2に与える信号φＴＸ２の電圧値をＶＬとする。
【００４６】
このように、垂直走査回路１１では、信号φＴＸｘ（ｘ：１≦ｘ≦ｎの自然数）の電圧値をＶＭからＶＬに切り換えるための信号を出力するために、スイッチＳ１−ｘとインバータＩ１−ｘとスイッチＳ２−ｘとインバータＩ２−ｘのように、スイッチとインバータが交互に接続されたシフトレジスタが構成される。そして、各行毎に構成されたシフトレジスタの入力側に前の行のシフトレジスタの出力側が接続されることで、各行毎の信号φＴＸ１〜φＴＸｎの電圧値が順番にＶＭからＶＬに切り換えられる。
【００４７】
よって、メカシャッター１ａが開いた後、垂直走査回路１１に入力される信号φＶＳがハイとされるとともに、ハイとなるパルス信号φＶ１，φＶ２が交互にｎ回ずつ垂直走査回路１１に入力される。このとき、１回目のハイとなるパルス信号φＶ２が入力されたとき、図９の構成のシフトレジスタにおけるインバータＩ２−１の出力がハイとなるため、画素Ｇ11〜Ｇm1に与えられる信号φＴＸ１の電圧値がＶＭからＶＬとされる。このように動作することで、図１０のタイミングチャートに示すように、信号φＴＸ１の電圧値がＶＭとされた状態で、メカシャッター１ａの第１幕が画素Ｇ11〜Ｇm1を通過して露光が開始された後、メカシャッター１ａの第２幕が画素Ｇ11〜Ｇm1を通過して遮光されるとともに、信号φＴＸ１の電圧値がＶＭからＶＬとされる。尚、図１０は、各行における、メカシャッター１ａの第１幕が通過したときからメカシャッター１ａの第２幕が通過するまでの露光時間と、信号φＴＸとの関係を示す。
【００４８】
そして、同様に、２回目のハイとなるパルス信号φＶ２が入力されたとき、図９の構成のシフトレジスタにおけるインバータＩ２−２の出力がハイとなるため、画素Ｇ12〜Ｇm2に与えられる信号φＴＸ２の電圧値がＶＭからＶＬとされる。このように動作することで、図１０のタイミングチャートに示すように、信号φＴＸ２の電圧値がＶＭとされた状態で、メカシャッター１ａの第１幕が画素Ｇ12〜Ｇm2を通過して露光が開始された後、メカシャッター１ａの第２幕が画素Ｇ12〜Ｇm2を通過して遮光されるとともに、信号φＴＸ２の電圧値がＶＭからＶＬとされる。このとき、信号φＶＳがハイのままであり、図９の構成のシフトレジスタにおけるインバータＩ２−１の出力がハイのままとなるため、インバータＩ２−１，Ｉ２−２の出力がハイとなり、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2に与えられる信号φＴＸ１，φＴＸ２の電圧値がＶＬとなる。
【００４９】
その後、ハイとなるパルス信号φＶ１，φＶ２が繰り返し与えられることで、ｘ回目のハイとなるパルス信号φＶ２が入力されたとき、図９の構成のシフトレジスタにおけるインバータＩ２−１，Ｉ２−２，…，Ｉ２−ｘの出力がハイとなるため、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1x〜Ｇmxに与えられる信号φＴＸ１，φＴＸ２，…，φＴＸｘの電圧値がＶＬとされる。よって、信号φＴＸｘの電圧値がＶＭとされた状態で、メカシャッター１ａの第１幕が画素Ｇ1x〜Ｇmxを通過して露光が開始された後、メカシャッター１ａの第２幕が画素Ｇ1x〜Ｇmxを通過して遮光されるとともに、信号φＴＸｘの電圧値がＶＭからＶＬとされる。
【００５０】
このように、メカシャッター１ａの第２幕が通過して遮光されるタイミングに応じて、各行の画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmnに与える信号φＴＸ１，φＴＸ２，…，φＴＸｎの電圧値を順番にＶＭからＶＬに切り換える。このとき、ｘ行目の画素Ｇ1x〜Ｇmxそれぞれでは、メカシャッター１ａの第１幕が通過して外部から光が入射されると、埋込型フォトダイオードＰＤでの露光動作が開始する。ここで、被写体の輝度が低いとき、埋込型フォトダイオードＰＤに光電荷が蓄積されて、図７（ａ）のように、埋込型フォトダイオードＰＤのポテンシャルが入射光量の積分値に対して線形的に変化する。又、被写体の輝度が高いとき、埋込型フォトダイオードＰＤのポテンシャルが高くなって転送ゲートＴＧのポテンシャルとの差が閾値に近づくと、図７（ｂ）のように、転送ゲートＴＧを含むＭＯＳトランジスタＴ１がサブスレッショルド領域で動作し、電流が流れる。よって、埋込型フォトダイオードＰＤに現れるポテンシャルが光電変換で発生する電流の対数値に比例するように変化する。
【００５１】
このようにして露光動作が行われた後に所定期間が経過すると、メカシャッター１ａの第２幕が通過して遮光されるととともに信号φＴＸｘがＶＬとなるため、図７（ｃ）のように、転送ゲートＴＧのポテンシャルが高くなり、埋込型フォトダイオードＰＤにおいて光電変換で発生した光電荷によるポテンシャルが埋込型フォトダイオードＰＤで保持される。このとき、各行毎に転送ゲートＴＧが閉じられるため、メカシャッター１ａによって遮光されると同時に転送ゲートＴＧが閉じられる。よって、転送ゲートＴＧが閉じられたときに、埋込型フォトダイオードＰＤが対数変換動作を行うことで得られたポテンシャルについても保持することができる。
【００５２】
このようにして、メカシャッター１ａが開いているときに、画素Ｇ11〜Ｇmnにおいて、１行目から順番に転送ゲートＴＧを閉じていくことにより、露光終了直前のポテンシャル状態を埋込型フォトダイオードＰＤに保持することができる。そして、垂直ブランク期間で全画素の撮像動作が行われると、固体撮像装置２の各行毎に与える信号φＴＸ１〜φＴＸｎ、φＲＳ、φＶを水平ブランク期間毎に図５（ｂ）のように変遷することで、画像信号とノイズ信号が各行毎に順次出力される。尚、図５（ｂ）には、ｘ行目の画素Ｇ1x〜Ｇmxに対する信号φＴＸｘ、φＲＳ、φＶの関係を示す。
【００５３】
このとき、まず、信号φＲＳをローとして、図８（ａ）のように、リセットゲートＲＧのポテンシャルを高くする。その後、信号φＴＸｘの電圧値をＶＬとしたままの状態で、ハイとなるパルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えてノイズ信号を出力する。よって、画素Ｇ1x〜Ｇmxそれぞれのノイズ信号が、出力信号線１４−１〜１４−ｍを介して選択回路１７−１〜１７−ｍに出力される。そして、
【００５４】
次に、信号φＴＸｘの電圧値をＶＨとして、図８（ｂ）のように、転送ゲートＴＧのポテンシャルを低くすることで、Ｎ型浮遊拡散層ＦＤのポテンシャルを入射光量に応じたポテンシャルに変化させる。その後、信号φＴＸｘの電圧値をＶＬとして、図８（ｃ）のように、転送ゲートＴＧのポテンシャルを高くすることで、Ｎ型浮遊拡散層ＦＤに入射光量に応じたポテンシャルを保持させる。このようにＮ型浮遊拡散層ＦＤに入射光量に応じたポテンシャルを保持させると、ハイとなるパルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えて画像信号を出力する。よって、画素Ｇ1x〜Ｇmxそれぞれの画像信号が、出力信号線１４−１〜１４−ｍを介して選択回路１７−１〜１７−ｍに出力される。
【００５５】
＜第２の実施形態＞
図２に示した構成の固体撮像装置２内に設けられる画素に適用される第２の実施形態について、図面を参照して説明する。図１１は、本実施形態における固体撮像装置の画素の構成を示す回路図であり、又、図１２は、図１１に示す画素の光電変換部分における各素子の構成を示す断面図である。尚、図１１及び図１２それぞれの構成において、図３及び図４の画素構成と同一の部分及び素子については同一の符号を付してその詳細な説明は省略する。
【００５６】
図１１に示す画素は、図３に示す画素の構成からＭＯＳトランジスタＴ１を省いた構成とされるとともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳが入力される。尚、このようにＭＯＳトランジスタＴ２のゲートに入力される信号φＲＳは、第１の実施形態における信号φＴＸと同様、ＶＨ、ＶＭ、ＶＬの３値で変化するものであり、各行ごとに信号φＲＳ１〜φＲＳｎが与えられる。そして、この各行に与えられる信号φＲＳ１〜φＲＳｎの電圧値がＶＭからＶＬに切り換えられるとき、図９のような構成のシフトレジスタからの出力に従って動作する。
【００５７】
又、埋め込み型フォトダイオードＰＤの代わりにフォトダイオードＰＤ１とされ、ＭＯＳトランジスタＴ２のソースとフォトダイオードＰＤ１のアノードとの接続ノードにＭＯＳトランジスタＴ３が接続された構成となる。よって、図１２に示すように、図４の構成からＭＯＳトランジスタＴ１を構成するＮ型浮遊拡散層ＦＤと転送ゲートＴＧとが省略されることで、フォトダイオードＰＤ１を構成するためのＮ型埋込層２１に隣接する領域に絶縁膜２４を介して構成されたゲート電極２５を備えるリセットゲートＲＧが形成される。又、Ｎ型埋込層２１の表面に形成されるＰ型層２１も除去され、Ｎ型埋込層２１とＰ型ウェル層３１とによってフォトダイオードＰＤ１が構成される。更に、Ｎ型埋込層２１とＮ型拡散層ＤとリセットゲートＲＧとによってＭＯＳトランジスタＴ２が構成されるとともに、Ｎ型埋込層２１にＭＯＳトランジスタＴ３のゲートが接続される。
【００５８】
このように画素Ｇ11〜Ｇmnが構成されるとき、ＭＯＳトランジスタＴ２を構成するリセットゲートＲＧが、第１の実施形態におけるＭＯＳトランジスタＴ１を構成する転送ゲートＴＧと類似した役割を果たす。即ち、リセットゲートＲＧに与えられる信号φＲＳの電圧値がＶＭとなるとき、フォトダイオードＰＤ１において、入射光量に応じて線形変換動作と対数変換動作とに切りかわる光電変換動作を行う。そして、リセットゲートＲＧに与えられる信号φＲＳの電圧値をＶＬとすることで、光電変換動作によって得られたポテンシャル電圧を埋込型フォトダイオードＰＤに保持する。
【００５９】
以下に、この図１１及び図１２のような構成の画素の動作について、図１３〜図１５を参照して説明する。図１３は、本実施形態の固体撮像装置２の動作を説明するための各信号の状態とメカシャッター１ａの状態とを示すタイミングチャートである。又、図１４及び図１５は、本実施形態の画素における各チャンネルのポテンシャル状態を示す図である。尚、第１の実施形態と同様、固体撮像装置２に備えられた画素Ｇ11〜Ｇmnに対して垂直走査回路１１から各行毎に与えられる信号φＲＳを、上述したように、信号φＲＳ１〜φＲＳｎとする。
【００６０】
この垂直走査回路１１から信号が与えられて動作する画素Ｇ11〜Ｇmnにおいて、まず、図１３（ａ）によって全画素を垂直ブランク期間で同時に撮像動作させる際の各信号の変遷について説明する。図１３（ａ）には、垂直走査回路１１に入力される信号φＶＳ，φＶ１，φＶ２の変遷及びメカシャッター１ａの開閉動作についても示す。このとき、まず、垂直走査回路１１から各行の画素に与えられる信号φＲＳ１〜φＲＳｎ全ての電圧値をＶＨとして、画素Ｇ11〜ＧmnそれぞれのＭＯＳトランジスタＴ２をＯＮとする。このとき、メカシャッター１ａを閉じた状態とする。
【００６１】
その後、信号φＲＳ１〜φＲＳｎ全ての電圧値を同時にＶＭとして、全ての画素Ｇ11〜ＧmnにおけるフォトダイオードＰＤ１及びリセットゲートＲＧそれぞれのポテンシャル状態を図１４（ａ）のような関係にするとともにメカシャッター１ａを開く。このとき、まず、メカシャッター１ａの第１幕が固体撮像装置２の１行目から順番に移動していくことで、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmnの順に露光が開始するとともに、メカシャッター２ａの第２幕が固体撮像装置２の１行目から順番に移動していくことで、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmnの順に露光が終了する。
【００６２】
このようにして、メカシャッター１ａが開いた後、垂直走査回路１１に入力される信号φＶＳがハイとされるとともに、ハイとなるパルス信号φＶ１，φＶ２が交互にｎ回ずつ垂直走査回路１１に入力される。よって、パルス信号φＶ２が与えられるたびに、信号φＲＳ１，φＲＳ２，…，φＲＳｎが順に、その電圧値がＶＭからＶＬに切り替わる。即ち、メカシャッター１ａの第２幕が通過して遮光されるタイミングに応じて、各行の画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmnに与える信号φＲＳ１，φＲＳ２，…，φＲＳｎの電圧値を順番にＶＭからＶＬに切り換える。
【００６３】
このとき、ｘ行目の画素Ｇ1x〜Ｇmxそれぞれでは、メカシャッター１ａの第１幕が通過して外部から光が入射されると、フォトダイオードＰＤ１での露光動作が開始する。ここで、被写体の輝度が低いとき、フォトダイオードＰＤ１に光電荷が蓄積されて、図１４（ｂ）のように、フォトダイオードＰＤ１のポテンシャルが入射光量の積分値に対して線形的に変化する。又、被写体の輝度が高いとき、図１４（ｃ）のように、リセットゲートＲＧを含むＭＯＳトランジスタＴ２がサブスレッショルド領域で動作して、フォトダイオードＰＤ１に現れるポテンシャルが光電変換で発生する電流の対数値に比例するように変化する。
【００６４】
このようにして露光動作が行われた後に所定期間が経過すると、メカシャッター１ａの第２幕が通過して遮光されるとともに、信号φＲＳｘがＶＬとなるため、図１５（ａ）のように、リセットゲートＲＧのポテンシャルが低くなり、フォトダイオードＰＤ１で発生した光電荷によるポテンシャルが保持される。このとき、メカシャッター１ａによって遮光されると同時にリセットゲートＲＧが閉じられることで、露光終了直前のポテンシャル状態をフォトダイオードＰＤ１に保持する。
【００６５】
そして、垂直ブランク期間で全画素の撮像動作が行われると、固体撮像装置２の各行毎に与える信号φＲＳ１〜φＲＳｎ、φＶを水平ブランク期間毎に図１３（ｂ）のように変遷することで、画像信号とノイズ信号が各行毎に順次出力される。尚、図１３（ｂ）には、ｘ行目の画素Ｇ1x〜Ｇmxに対する信号φＲＳｘ、φＶの関係を示す。このとき、まず、図１５（ａ）のように、信号φＲＳｘの電圧値をＶＬのままとして、ハイとなるパルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えて、画素Ｇ1x〜Ｇmxそれぞれの画像信号を、出力信号線１４−１〜１４−ｍを介して選択回路１７−１〜１７−ｍに出力する。
【００６６】
その後、信号φＲＳｘの電圧値をＶＨとして、ＭＯＳトランジスタＴ２をＯＮとすることで、図１５（ｂ）のように、リセットゲートＲＧのポテンシャルを低くすることで、フォトダイオードＰＤ１のポテンシャル状態を初期化する。そして、ハイとなるパルス信号φＶをＭＯＳトランジスタＴ４のゲートに与えて、初期化後のフォトダイオードＰＤ１のポテンシャル状態に応じた電圧信号を、画素Ｇ1x〜Ｇmxそれぞれのノイズ信号として、出力信号線１４−１〜１４−ｍを介して選択回路１７−１〜１７−ｍに出力する。
【００６７】
尚、上述の各実施形態において、ＭＯＳトランジスタＴ１〜Ｔ４それぞれをＮチャネルのＭＯＳトランジスタによって構成されるものとした。このように、ＭＯＳトランジスタＴ１〜Ｔ４それぞれがＮチャネルのＭＯＳトランジスタで構成されるとき、Ｐ型ウェル層又はＰ型サブストレートに構成される。又、各実施形態において、ＭＯＳトランジスタＴ１、Ｔ２をＮチャネルのＭＯＳトランジスタに構成するとともに、ＭＯＳトランジスタＴ３、Ｔ４をＰチャネルのＭＯＳトランジスタに構成するものとしても構わない。
【００６８】
上述の各実施形態において、メカシャッター１ａが加速度運動によって開閉動作が行われるとき、垂直走査回路１１に与えられるパルス信号φＶ１，φＶ２の周期を一定にするものとしても構わない。又、メカシャッター１ａが等加速度運動によって開閉動作が行われるとき、垂直走査回路１１に与えられるパルス信号φＶ１，φＶ２の周期が、メカシャッター１ａの等加速度運動に合うように変化させるものとしても構わない。このとき、メカシャッター１ａが等加速度運動によって開閉動作が行われるとき、垂直走査回路１１に与えられるパルス信号φＶ１，φＶ２の各周期を、メカシャッター１ａの等加速度運動に近似させた期間で設定するものとしても構わない。
【００６９】
更に、上述の各実施形態において、メカシャッター１ａの開閉動作に応じて１行毎に転送ゲートＴＧ又はリセットゲートＲＧが閉じられるものとしたが、複数行毎に転送ゲートＴＧ又はリセットゲートＲＧが閉じられるものとしても構わない。
【図面の簡単な説明】
【００７０】
【図１】は、本発明の各実施形態における撮像装置の構成を示すブロック図である。
【図２】は、図１の撮像装置に備えられる固体撮像装置の構成を示すブロック図である。
【図３】は、第１の実施形態の固体撮像装置に備えられる画素の構成を示す回路図である。
【図４】は、図３の画素の構成を示すブロック図である。
【図５】は、第１の実施形態の固体撮像装置における動作例を説明するための各信号の状態を示すタイミングチャートである。
【図６】は、図４に示す構成の画素における各チャンネルのポテンシャル状態を示す図である。
【図７】は、図４に示す構成の画素における各チャンネルのポテンシャル状態を示す図である。
【図８】は、図４に示す構成の画素における各チャンネルのポテンシャル状態を示す図である。
【図９】は、図１の撮像装置に設けられる垂直走査回路の一部の構成示すブロック図である。
【図１０】は、第１の実施形態の固体撮像装置における各行の露光動作を説明するためのタイミングチャートである。
【図１１】は、第２の実施形態の固体撮像装置に備えられる画素の構成を示す回路図である。
【図１２】は、図１１の画素の構成を示すブロック図である。
【図１３】は、第２の実施形態の固体撮像装置における動作例を説明するための各信号の状態を示すタイミングチャートである。
【図１４】は、図１２に示す構成の画素における各チャンネルのポテンシャル状態を示す図である。
【図１５】は、図１２に示す構成の画素における各チャンネルのポテンシャル状態を示す図である。
【図１６】は、従来の固体撮像装置における画素の構成を示すブロック図である。
【図１７】は、図１６の画素における各チャンネルのポテンシャル状態を示す図である。
【図１８】は、メカシャッターの開閉動作と固体撮像装置との相対関係を示す図である。
【符号の説明】
【００７１】
１    光学系
１ａ    シャッター
２    固体撮像装置
３    Ａ／Ｄ変換部
４    画像処理部
５    信号制御部
１３−１〜１３−ｎ    ライン
１４−１〜１４−ｍ    出力信号線
１５    電源ライン
１６−１〜１６−ｍ    定電流源
１７−１〜１７−ｍ    選択回路
１８    補正回路
２０    Ｐ型層
２１    Ｎ型埋込層
２２，２４    絶縁膜
２３，２５    ゲート電極
３０    Ｐ型基板
３１    Ｐ型ウェル層
ＦＤ    Ｎ型浮遊拡散層
Ｄ    Ｎ型拡散層
ＰＤ    埋込型フォトダイオード
Ｔ１〜Ｔ４    ＭＯＳトランジスタ
ＴＧ    転送ゲート
ＲＧ    リセットゲート
【図１】
2006166122.tif 000003
【図２】
2006166122.tif 000004
【図３】
2006166122.tif 000005
【図４】
2006166122.tif 000006
【図５】
2006166122.tif 000007
【図６】
2006166122.tif 000008
【図７】
2006166122.tif 000009
【図８】
2006166122.tif 000010
【図９】
2006166122.tif 000011
【図１０】
2006166122.tif 000012
【図１１】
2006166122.tif 000013
【図１２】
2006166122.tif 000014
【図１３】
2006166122.tif 000015
【図１４】
2006166122.tif 000016
【図１５】
2006166122.tif 000017
【図１６】
2006166122.tif 000018
【図１７】
2006166122.tif 000019
【図１８】
2006166122.tif 000020