(57)【要約】【課題】本発明はポリシリコン液晶表示装置及びその製造方法に関し、特に、工程を単純化できる液晶表示装置及びその製造方法に関する。【解決手段】本発明に係る液晶表示装置は、画像表示領域とドライバ領域を持つ第１基板及び第２基板と、ドライバ領域と重畳される第１シーラントと、第１基板及び第２基板間の液晶層を含む。また、本発明の液晶表示装置の製造方法は、画像表示領域とドライバ領域を持つ第１基板及び第２基板を形成する工程と、第１基板及び第２基板の少なくとも一つの上に、ドライバ領域と重畳される第１シーラントを形成する工程と、第１基板及び第２基板間に液晶層を形成する工程とを含む。【選択図】図４
2006189777.tif 000002
【特許請求の範囲】
【請求項１】
画像表示領域とドライバ領域を持つ第１基板及び第２基板と、
前記ドライバ領域と重畳される第１シーラントと、
前記第１基板及び前記第２基板間の液晶層と
を含むことを特徴とする液晶表示装置。
【請求項２】
前記ドライバ領域の周囲を囲む第２シーラントをさらに含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１シーラントは、前記ドライバ領域に含まれた薄膜トランジスタを保護することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１シーラントは、前記ドライバ領域で前記薄膜トランジスタの電極の一部と重畳されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記画像表示領域に形成され、前記ドライバ領域まで伸張された配向膜をさらに含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記配向膜は、前記第１基板の最上部層であることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記配向膜は、前記第１シーラントから離隔されていることを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記配向膜は、前記ドライバ領域で露出された電極の一部と重畳されることを特徴とする請求項５に記載の液晶表示装置。
【請求項９】
前記第１基板は、前記画像表示領域及び前記ドライバ領域に形成された薄膜トランジスタを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
前記薄膜トランジスタは、
前記第１基板上のアクティブ層と、
金属層が透明導電層上に形成される二重層構造を持つゲート電極と、
前記アクティブ層及び前記ゲート電極間の第１絶縁膜と、
前記アクティブ層のソース領域とドレーン領域に接続されたソース電極及びドレーン電極と
を含むことを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記ゲート電極は、前記アクティブ層と交差することを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記第１シーラントは、前記ドライバ領域に形成された薄膜トランジスタのソース電極及びドレーン電極の少なくとも一つを保護することを特徴とする請求項１０に記載の液晶表示装置。
【請求項１３】
前記第１基板は、
前記薄膜トランジスタのドレーン電極と接続された二重層構造を持つ画素電極と、
前記画素電極上の第２絶縁膜と
をさらに含むことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１４】
前記画素電極の透明導電層は、前記第２絶縁膜と前記金属層を貫通する透過孔を介して露出されることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記金属層は、前記透過孔を囲むことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
画像表示領域とドライバ領域を持つ第１基板及び第２基板を形成する工程と、
前記第１基板及び第２基板の少なくとも一つの上に、前記ドライバ領域と重畳される第１シーラントを形成する工程と、
前記第１基板及び前記第２基板間に液晶層を形成する工程と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項１７】
前記ドライバ領域の周囲を囲む第２シーラントを形成する工程をさらに含むことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項１８】
前記第１シーラントは、前記ドライバ領域で露出された電極を保護することを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項１９】
前記第１シーラントは、前記ドライバ領域で露出された前記電極の一部と重畳されることを特徴とする請求項１８に記載の液晶表示装置の製造方法。
【請求項２０】
前記画像表示領域に形成され、前記ドライバ領域まで伸張された配向膜を形成する工程をさらに含むことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項２１】
前記配向膜は、前記第１基板の最上部層であることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２２】
前記配向膜は、前記第１シーラントから離隔されていることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２３】
前記配向膜は、前記ドライバ領域で露出された前記電極の一部と重畳されることを特徴とする請求項１９に記載の液晶表示装置の製造方法。
【請求項２４】
前記第１基板を提供する工程は、前記画像表示領域及び前記ドライバ領域に薄膜トランジスタを形成する工程を含むことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項２５】
前記薄膜トランジスタを形成する工程は、
前記第１基板上にアクティブ層を形成する工程と、
前記アクティブ層上に第１絶縁膜を形成する工程と、
金属層が透明導電層上に形成される二重層構造を持つゲート電極を前記第１絶縁膜上に形成する工程と、
前記アクティブ層のソース領域とドレーン領域に接続されたソース電極及びドレーン電極を形成する工程と
を含むことを特徴とする請求項２４に記載の液晶表示装置の製造方法。
【請求項２６】
前記ゲート電極は、前記アクティブ層と交差することを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２７】
前記第１シーラントは、前記ドライバ領域に形成された薄膜トランジスタのソース電極及びドレーン電極の少なくとも一つを保護することを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２８】
前記薄膜トランジスタの前記ドレーン電極と接続された画素電極を形成する工程をさらに含むことを特徴とする請求項２５に記載の液晶表示装置の製造方法。
【請求項２９】
前記画素電極は、前記画像表示領域に形成された二重層構造を持つことを特徴とする請求項２８に記載の液晶表示装置の製造方法。
【請求項３０】
前記画素電極を形成する工程は、
前記第１絶縁膜上に二重導電層を形成する工程と、
前記二重導電層上に第２絶縁膜を形成し、前記第２絶縁膜を貫通する透過孔を形成する工程と、
前記透過孔を介して前記二重導電層の金属層をエッチングすることにより前記透明導電層を露光する工程と
を含むことを特徴とする請求項２８に記載の液晶表示装置の製造方法。
【請求項３１】
前記金属層は、前記透過孔を囲むことを特徴とする請求項３０に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポリシリコン液晶表示装置に関し、特に、工程を単純化できるポリシリコン液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
通常、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）は、液晶表示パネル（以下、液晶パネル）にマトリクス状に配列された液晶セルのそれぞれがビデオ信号によって光透過率を調節することで、画像を表示する。
【０００３】
液晶セルのそれぞれには、ビデオ信号を独立的に供給するためのスイッチ素子として、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴ）が用いられる。このようなＴＦＴのアクティブ層としては、アモルファスシリコン（Ａｍｏｒｐｈｏｕｓ  Ｓｉ）又はポリシリコン（Ｐｏｌｙ  Ｓｉ）が用いられる。ここで、アモルファスシリコンより電荷移動度が約１００倍程度速いポリシリコンを用いる場合、高い応答速度を必要とする駆動回路を液晶パネルに内蔵することができる。
【０００４】
図１は、従来技術による駆動回路が内蔵されたポリシリコン液晶パネルのＴＦＴ基板を概略的に示す図である。
【０００５】
図１に示すポリシリコンＴＦＴ基板は、ゲートライン２及びデータライン４の交差により定義される画素領域ごとに、ＴＦＴ３０及び画素電極２２が形成される画像表示領域７と、画像表示領域７のデータライン４を駆動するためのデータドライバ５と、画像表示領域７のゲートライン２を駆動するためのゲートドライバ３とを備える。
【０００６】
画像表示領域７は、多数のゲートライン２及びデータライン４の交差により定義される画素領域の各々に形成されたＴＦＴ３０及び画素電極２２を備える。ＴＦＴ３０は、ゲートライン２のスキャン信号に応答してデータライン４からのビデオ信号を画素電極２２に充電する。ビデオ信号が充電された画素電極２２は、ＴＦＴ基板と液晶を挟んで向き合うカラーフィルター基板の共通電極と電位差を発生させ、その電位差のため、液晶分子が誘電異方性によって回転する。このような液晶分子の回転量に応じて、光透過率が変化することにより階調が具現される。
【０００７】
ゲートドライバ３は、ゲートライン２を順次駆動する。
【０００８】
データドライバ５は、ゲートライン２の駆動時ごとにデータライン４にビデオ信号を供給する。
【０００９】
図２は、図１に示すポリシリコンＴＦＴ基板の画像表示領域７に含まれた一画素領域を拡大して示す平面図であり、図３は、図１に示すＴＦＴ基板の画素領域のＩ−Ｉ’線に沿う断面図である。
【００１０】
図２及び図３に示すＴＦＴ基板は、ゲートライン２及びデータライン４と接続されるＴＦＴ３０及びＴＦＴ３０と接続される画素電極２２を備える。ＴＦＴ３０は、ＮＭＯＳ−ＴＦＴ又はＰＭＯＳ−ＴＦＴで形成されるが、以下では、ＮＭＯＳ−ＴＦＴで形成される場合について説明する。
【００１１】
ＴＦＴ３０は、ゲートライン２と接続されたゲート電極６、データライン４に含まれるソース電極、及び保護膜１８を貫通する画素コンタクトホール２０を介して画素電極２２と接続されるドレーン電極１０を備える。ゲート電極６は、ゲート絶縁膜１６を挟んでバッファ膜１２上に形成されるアクティブ層１４のチャンネル領域１４Ｃと重畳されるように形成される。ソース電極及びドレーン電極１０はゲート電極６と層間絶縁膜２６を挟んで形成される。そして、ソース電極及びドレーン電極１０は、層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ及びドレーンコンタクトホール２４Ｄのそれぞれを介して、ｎ＋不純物が注入されたアクティブ層１４のソース領域１４Ｓ及びドレーン領域１４Ｄのそれぞれと接続される。
【００１２】
従来技術におけるポリシリコン型ＴＦＴ基板は、製造工程が複雑であるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、本発明は、従来技術の限界及び短所による一つ以上の問題点を実質的に取り除く液晶表示装置及びその製造方法に関する。
【００１４】
本発明の目的は、工程を単純化できる液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明に係る液晶表示装置は、画像表示領域とドライバ領域を持つ第１基板及び第２基板、前記ドライバ領域と重畳される第１シーラント、及び、前記第１基板及び前記第２基板間の液晶層を含む。
【００１６】
また、本発明に係る液晶表示装置の製造方法は、画像表示領域とドライバ領域を持つ第１基板及び第２基板を形成する工程、前記第１基板及び第２基板の少なくとも一つの上に、前記ドライバ領域と重畳される第１シーラントを形成する工程、及び、前記第１基板及び前記第２基板間に液晶層を形成する工程を含む。
【発明の効果】
【００１７】
本発明に係る駆動装置と一体化したポリシリコン表示装置は、７マスク工程に工程数を減少できる。これにより、材料及び設備投資のコストの低減、且つ歩留まりの向上を図ることができる。また、本発明に係る駆動装置と一体化したポリシリコン表示装置は、シーラントを２列塗布してドライバの全体または一部と重畳させることで、ドライバで露出された電極を保護できる。特に、ドライバと重畳されたシーラントは、グラスファイバーを含まないことで、グラスファイバーによる電極の断線不良を防止できる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面に基づき、本発明の好適な実施例を詳細に説明する。
【００１９】
実施例
図４は、本発明の実施例によるポリシリコンＴＦＴ基板の一部分を示す平面図であり、図５は、図４に示すＴＦＴ基板のＩＩＩ−ＩＩＩ’、ＩＶ−ＩＶ’線に沿う断面図である。
【００２０】
図４及び図５に示すポリシリコンＴＦＴ基板は、画像表示領域１９６と、画像表示領域１９６のゲートライン１０２を駆動するゲートドライバ１９４と、データライン１０４を駆動するデータドライバ１９２とを備える。
【００２１】
画像表示領域１９６は、ゲートライン１０２及びデータライン１０４に接続されたＴＦＴ１３０と、ＴＦＴ１３０に接続された画素電極１２２及びストレージキャパシタ１６０とを備える。ＴＦＴ１３０は、ＮＭＯＳ−ＴＦＴ又はＰＭＯＳ−ＴＦＴで形成されるが、以下ではＮＭＯＳ−ＴＦＴで形成された場合について説明する。よって、画像表示領域１９６のＴＦＴ１３０は、第１ＮＭＯＳ−ＴＦＴ１３０で定義する。
【００２２】
データライン１０４は、層間絶縁膜１１８を挟んでゲートライン１０２及びストレージライン１５２と交差して画素電極１２２が形成される画素領域を定義する。
【００２３】
第１ＮＭＯＳ−ＴＦＴ１３０は、ゲートライン１０２のゲート信号に応答して、データライン１０４のビデオ信号を画素電極１２２に供給する。このために、第１ＮＭＯＳ−ＴＦＴ１３０は、ゲートライン１０２と接続された第１ゲート電極１０６と、データライン１０４に含まれた第１ソース電極と、画素電極１２２と接続された第１ドレーン電極１１０と、第１ソース電極及び第１ドレーン電極１１０間にチャンネルを形成する第１のアクティブ層１１４とを備える。
【００２４】
ここで、ゲートライン１０２及び第１ゲート電極１０６は、ストレージライン１５２と共に、透明導電層１０１とその上に金属層１０３が積層された二重層構造を持つ。
【００２５】
第１アクティブ層１１４は、バッファ膜１１２を挟んで下部基板１００上に形成される。第１アクティブ層１１４は、ゲート絶縁膜１１６を挟んで第１ゲート電極１０６と重畳されたチャンネル領域１１４Ｃ、チャンネル領域１１４Ｃを挟んでｎ＋不純物の注入されたソース領域１１４Ｓ及びドレーン領域１１４Ｄを備える。第１アクティブ層１１４のソース領域１１４Ｓ及びドレーン領域１１４Ｄは、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通する第１ソースコンタクトホール１２４Ｓ及び第１ドレーンコンタクトホール１２４Ｄを介して、データライン１０４に含まれた第１ソース電極及び第１ドレーン電極１１０に各々接続される。そして、第１アクティブ層１１４は、オフ電流を減少させるために、チャンネル領域１１４Ｃ、ソース領域１１４Ｓ及びドレーン領域１１４Ｄ間にｎ−不純物の注入されたＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域をさらに備える。
【００２６】
画素電極１２２は、画素領域のゲート絶縁膜１１６上に形成された透明導電層１０１と、透明導電層１０１上の枠に沿って残存する金属層１０３とを備える。換言すれば、画素電極１２２の透明導電層１０１は、層間絶縁膜１１８及び金属層１０３を貫通する透過孔１２０を介して露出される。これとは異なり、画素電極１２２は、残存する金属層１０３なしに透明導電層１０１のみで形成することもできる。このような画素電極１２２は、ＴＦＴ１３０からストレージライン１５２を横切って透過孔１２０の側面に沿って延長された第１ドレーン電極１１０と接続される。具体的に、第１ドレーン電極１１０は、透過孔１２０を介して露出された画素電極１２２の金属層１０３及び透明導電層１０１と接続される。このような画素電極１２２は、薄膜トランジスタ１３０から供給されたビデオ信号を充電して、図示していないカラーフィルター基板に形成された共通電極と電位差を発生させる。この電位差のため、薄膜トランジスタ基板とカラーフィルター基板に位置する液晶が誘電異方性によって回転し、図示していない光源から画素電極１２２を経由してカラーフィルター基板に向かって入射される光の透過量を調節する。
【００２７】
ストレージキャパシタ１６０は、ストレージライン１５２とＴＦＴ１３０との間に並列接続された第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン１５２が第１アクティブ層１１４から延長されたストレージ下部電極１５０とゲート絶縁膜１１６を挟んで重畳して形成される。第２ストレージキャパシタＣｓｔ２は、第１ドレーン電極１１０が層間絶縁膜１１８を挟んでストレージライン１５２と交差して形成される。このような第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２の並列連結により容量が増加されたストレージキャパシタ１６０は、画素電極１２２に充電されたビデオ信号を安定して維持する。
【００２８】
ゲートドライバ１９４及びデータドライバ１９２は、ＣＭＯＳ構造で連結した第２ＮＭＯＳ−ＴＦＴ１８０とＰＭＯＳ−ＴＦＴ１９０を含む。
【００２９】
第２ＮＭＯＳ−ＴＦＴ１８０は、バッファ膜１１２上に形成された第２アクティブ層１４４、ゲート絶縁膜１１６を挟んで第２アクティブ層１４４のチャンネル領域と重畳された第２ゲート電極１３６、第２ソースコンタクトホール１５４Ｓ及び第２ドレーンコンタクトホール１５４Ｄを介して第２アクティブ層１４４のソース領域及びドレーン領域の各々と接続された第２ソース電極１３８及び第２ドレーン電極１４０を備える。そして、第２アクティブ層１４４は、オフ電流を減少させるために、チャンネル領域、ソース領域及びドレーン領域間にｎ−不純物の注入されたＬＤＤ領域をさらに備える。このような第２ＮＭＯＳ−ＴＦＴ１８０は、画像表示領域１９６に形成された第１ＮＭＯＳ−ＴＦＴ１３０と同様な構造で形成される。
【００３０】
第２ＰＭＯＳ−ＴＦＴ１９０は、バッファ膜１１２上に形成された第３アクティブ層１７４、ゲート絶縁膜１１６を挟んで第３アクティブ層１７４のチャンネル領域１７４Ｃと重畳された第３ゲート電極１６６、第３ソースコンタクトホール１８４Ｓ及び第３のドレーンコンタクトホール１８４Ｄを介して第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄの各々と接続された第３ソース電極１６８並びに第３ドレーン電極１７０を備える。ここで、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄはｐ不純物が注入されて形成される。
【００３１】
このように、本発明に係るポリシリコン型ＴＦＴ基板は、画素電極１２２が、二重層構造のゲートライン１０２、第１〜第３ゲート電極１０６、１３６、１６６及びストレージライン１５２と共に、ゲート絶縁膜１１６上に形成されることで、工程の単純化が可能である。結果として、第１ソース電極を含んだデータライン１０４、第２ソース電極１３８及び第３ソース電極１６８、第１〜第３ドレーン電極１１０、１４０、１７０を含むソース／ドレーン金属パターンが露出された構造を持つが、このようなソース／ドレーン金属パターンは、シーラントにより封止される領域に位置させて保護できる。例えば、シーラントにより封止される領域に形成されたソース／ドレーン金属パターンは、その上に塗布される配向膜だけでなく、封止領域に充填された液晶によって十分に保護できる。
【００３２】
図６Ａ〜図６Ｇは、本発明の実施例によるポリシリコンＴＦＴ基板の製造方法を段階的に説明する断面図である。ここで、ゲートドライバ１９４及びデータドライバ１９２に含まれる第２ＮＭＯＳ−ＴＦＴ１８０は、画像表示領域１９６の第１ＮＭＯＳ−ＴＦＴ１３０と同様な構造であり、図４を参照して説明する。
【００３３】
図６Ａを参照すれば、下部基板１００上にバッファ膜１１２が形成され、その上に第１マスク工程により一体化した第１アクティブ層１１４及びストレージ下部電極１５０が画像表示領域に形成され、第２アクティブ層１４４及び第３アクティブ層１７４がドライバ領域に形成される。
【００３４】
バッファ膜１１２は、下部基板１００上にＳｉＯ２などのような無機絶縁物質が全面に蒸着されて形成される。
【００３５】
次に、バッファ膜１１２上にＬＰＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）やＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの方法によりアモルファスシリコン薄膜を形成後、結晶化してポリシリコン薄膜を形成する。このとき、アモルファスシリコン薄膜の結晶化の前に、アモルファスシリコン薄膜内に存在する水素原子を除去するための脱水素化（Ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ）工程を行うこともできる。アモルファスシリコン薄膜の結晶化方法としては、エキシマレーザーアニーリング方法の一つとして、ラインビーム（Ｌｉｎｅ  ｂｅａｍ）を横方向にスキャンしてグレーンを横方向に成長させることで、グレーンの大きさを向上させた逐次的横方向結晶化（ＳＬＳ）方法が主に用いられる。 
【００３６】
そして、ポリシリコン薄膜を、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程によりパターニングして一体化した第１アクティブ層１１４及びストレージ下部電極１５０を画像表示領域に形成し、第２アクティブ層１４４及び第３アクティブ層１７４をドライバ領域に形成する。
【００３７】
図６Ｂを参照すれば、第２マスク工程を用いて、ストレージ下部電極１５０にｎ＋不純物を注入して導電性を持つようにする。
【００３８】
具体的に、第２マスクを用いたフォトリソグラフィ工程により、ストレージ下部電極１５０を露出させるフォトレジストパターンを形成し、露出されたストレージ下部電極５０にｎ＋不純物を注入することで、ストレージ下部電極１５０が導電性を持つようにする。そして、フォトレジストパターンをストリップ工程により除去する。
【００３９】
図６Ｃを参照すれば、第１〜第３アクティブ層１１４、１４４、１７４とストレージ下部電極１５０が形成されたバッファ膜１１２上に、ゲート絶縁膜１１６が形成され、その上に、第３マスク工程により、二重層構造を持つゲートライン１０２、第１〜第３ゲート電極１０６、１３６、１６６及びストレージライン１５２と共に画素電極１２２が形成される。
【００４０】
ゲート絶縁膜１１６は、第１〜第３アクティブ層１１４、１４４、１７４とストレージ下部電極１５０が形成されたバッファ膜１１２上に、ＳｉＯ２などのような無機絶縁物質が全面に蒸着されて形成される。
【００４１】
続いて、ゲート絶縁膜１１６上に透明導電層１０１及び金属層１０３がスパッタ法などにより積層される。透明導電層１０１としては、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）及びＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などが用いられ、金属層１０３としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのような金属物質が単一層又は少なくとも二重層構造で用いられる。次に、第２マスクを用いたフォトリソグラフィ工程及びエッチング工程により、金属層１０３及び透明導電層１０１がパターニングされることで、二重層構造を持つゲートライン１０２、第１〜第３ゲート電極１０６、１３６、１６６及びストレージライン１５２と共に画素電極１２２が形成される。
【００４２】
図６Ｄを参照すれば、第４マスク工程により、第１アクティブ層１１４及び第２アクティブ層１４４のソース領域１１４Ｓ及びドレーン領域１１４ＤとＬＤＤ領域が形成される。
【００４３】
具体的に、第１ゲート電極１０６及び第２ゲート電極１３６をマスクとして、第１アクティブ層１１４及び第２アクティブ層１４４の露出部にＬＤＤ領域を形成するためのｎ−不純物を注入する。
【００４４】
続いて、第４マスクを用いたフォトリソグラフィ工程により、第１アクティブ層１１４及び第２アクティブ層１４４のソース領域１１４Ｓ及びドレーン領域１１４Ｄを露出させるフォトレジストパターンを形成し、露出されたソース領域１１４Ｓ及びドレーン領域１１４Ｄにｎ＋不純物を注入する。このような第１アクティブ層１１４及び第２アクティブ層１４４のソース領域１１４Ｓ及びドレーン領域１１４Ｄは、ゲート電極１０６、１３６と重畳されたチャンネル領域１１４Ｃと、前記ｎ−不純物のみを注入したＬＤＤ領域とを挟んで位置する。そして、フォトレジストパターンをストリップ工程により除去する。
【００４５】
図６Ｅを参照すれば、第５マスク工程により、第３アクティブ層１７４にｐ＋不純物を注入して、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄが形成される。
【００４６】
具体的に、第５マスクを用いたフォトリソグラフィ工程により、第３アクティブ層１７４の両側領域及びドレーン領域１７４Ｄを露出させるフォトレジストパターンを形成する。そして、露出された第３アクティブ層１７４の両側領域にｐ＋不純物を注入することで、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄを形成する。このような第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄは、第３ゲート電極１６６と重畳されるチャンネル領域１７４Ｃを挟んで位置する。次に、フォトレジストパターンは、ストリップ工程により除去される。
【００４７】
図６Ｆを参照すれば、ゲートライン１０２、ゲート電極１０６、１３６、１６６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、第６マスク工程により、ソースコンタクトホール１２４Ｓ、１５４Ｓ、１８４Ｓ及びドレーンコンタクトホール１２４Ｄ、１５４Ｄ、１８４Ｄと透過孔１２０を持つ層間絶縁膜１１８が形成される。
【００４８】
層間絶縁膜１１８は、ゲートライン１０２、ゲート電極１０６、１３６、１６６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、ＳｉＯ２やＳｉＮｘなどのような無機絶縁物質が全面に蒸着されて形成される。
【００４９】
続いて、第６マスクを用いたフォトリソグラフィ工程及びエッチング工程により、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通する第１〜第３ソースコンタクトホール１２４Ｓ、１５４Ｓ、１８４Ｓ、第１〜第３ドレーンコンタクトホール１２４Ｄ、１５４Ｄ、１８４Ｄ、並びに層間絶縁膜１１８を貫通する透過孔１２０が形成される。第１〜第３ソースコンタクトホール１２４Ｓ、１５４Ｓ、１８４Ｓは第１〜第３アクティブ層１１４、１４４、１７４のソース領域１１４Ｓ、１７４Ｓの各々を露出させ、第１〜第３ドレーンコンタクトホール１２４Ｄ、１５４Ｄ、１８４Ｄは第１〜第３アクティブ層１１４、１４４、１７４のドレーン領域１１４Ｄ、１７４Ｄの各々を露出させる。透過孔１２０は、画素電極１２２の上部層である金属層１０３を露出させる。
【００５０】
次に、透過孔１２０を介して露出された画素電極１２２の金属層１０３をエッチングして透明導電層１０１を露出させる。このとき、透明導電層１０１の周辺部には、層間絶縁膜１１８と重畳された金属層１０３が残存することもある。
【００５１】
図６Ｇを参照すれば、第７マスク工程により、層間絶縁膜１１８上に第１ソース電極を含んだデータライン１０４、第２ソース電極１３８及び第３ソース電極１６８、第１〜第３ドレーン電極１１０、１４０、１７０を含むソース／ドレーン金属パターンが形成される。
【００５２】
ソース／ドレーン金属パターンは、層間絶縁膜１１８上にソース／ドレーン金属層を形成後、第７マスクを用いたフォトリソグラフィ工程及びエッチング工程により、ソース／ドレーン金属層をパターニングして形成される。データライン１０４及び第１ドレーン電極１１０は、第１ソースコンタクトホール１２４Ｓ及び第１ドレーンコンタクトホール１２４Ｄを介して、第１アクティブ層１１４のソース領域１１４Ｓ及びドレーン領域１１４Ｄの各々と接続される。また、第１ドレーン電極１１０は、ストレージライン１５２と重畳されながら透過孔１２０を介して画素電極１２２と接続される。第２のソース電極１３８及び第２ドレーン電極１４０は、第２ソースコンタクトホール１５４Ｓ及び第２ドレーンコンタクトホール１５４Ｄを介して、第２アクティブ層１４４のソース領域及びドレーン領域の各々と接続される。第３ソース電極１６８及び第３のドレーン電極１７０は、第３ソースコンタクトホール１８４Ｓ及び第３のドレーンコンタクトホール１８４Ｄを介して、第３アクティブ層１７４のソース領域１７４Ｓ及びドレーン領域１７４Ｄの各々と接続される。
【００５３】
このように、本発明の実施例によるポリシリコンＴＦＴ基板の製造方法は、７マスク工程に工程の単純化が可能である。結果として、本発明の実施例によるポリシリコンＴＦＴ基板は、保護膜の不在によりソース／ドレーン金属パターンが露出された構造を持つが、全てシーラントにより封止される領域に位置するので、その上に塗布される配向膜だけでなく、封止領域に充填される液晶によって十分に保護できる。
【００５４】
具体的に、図７は、本発明の実施例によるポリシリコン薄膜トランジスタ基板を用いたポリシリコン液晶パネルを概略的に示すブロック図である。
【００５５】
図７に示す液晶パネルは、画像を表示する画像表示領域２１０と、画像表示領域２１０のデータラインを駆動するためのデータドライバ２３０と、画像表示領域２１０のゲートラインを駆動するためのゲートドライバ２２０とを備える。
【００５６】
画像表示領域２１０は、多数のゲートライン及びデータラインの交差により定義された画素領域の各々に形成されたＴＦＴ及び画素電極を備える。ＴＦＴは、ゲートラインのスキャン信号に応答して、データラインからのビデオ信号を画素電極に充電する。ビデオ信号が充電された画素電極は、ＴＦＴ基板と液晶を挟んで向き合うカラーフィルター基板の共通電極と電位差を発生させ、その電位差のため、液晶分子が誘電異方性によって回転する。このような液晶分子の回転量によって光透過率が変化することにより、階調が具現される。
【００５７】
ゲートドライバ２２０は、ゲートラインを順次駆動する。
【００５８】
データドライバ２３０は、ゲートラインの駆動時毎にデータラインにビデオ信号を供給する。
【００５９】
このようなポリシリコン型液晶パネルは、ＴＦＴ基板とカラーフィルター基板をシーラント２４０で貼り合わせ、貼り合わせた両基板間のセルギャップに液晶を注入し封止することにより完成される。このとき、液晶は、両基板の貼り合わせの後に液晶を注入する真空注入方式の他にも、少なくとも一つの基板に液晶を滴下後に貼り合わせることにより液晶層を形成する液晶滴下方式により形成することができる。ＴＦＴ基板には、画像表示領域２１０に含まれたゲートライン、データライン、ＴＦＴ、画素電極などと共に、ゲートドライバ２２０及びデータドライバ２３０が形成される。カラーフィルター基板には、カラーフィルター、ブラックマトリクス及び共通電極が形成される。シーラント２４０は、ゲートドライバ２２０及びデータドライバ２３０の枠に沿って形成され、ＴＦＴ基板とカラーフィルター基板とを貼り合わせる。これにより、ゲートドライバ２２０及びデータドライバ２３０は、シーラント２４０で封止される領域内に位置する。
【００６０】
具体的に、図８に示すように、ゲートドライバ又はデータドライバに含まれたＴＦＴ（例えば図５に示すＰＭＯＳ−ＴＦＴ１９０）が、シーラント２４０により封止された領域内にシーラント２４０と離隔位置することになる。シーラント２４０は、接着力の強化のために、図８に示すＴＦＴ基板及びカラーフィルター基板３００の各々に有機絶縁物質で形成された上下部配向膜３１０、３２０と接触されないように離隔形成される。これにより、ＴＦＴ基板に形成されたＰＭＯＳ−ＴＦＴ１９０は、一部は、下部配向膜３１０と重畳され、もう一部は、下部配向膜３１０と重畳されない構造を持つ。よって、ＰＭＯＳ−ＴＦＴ１９０の一部電極、例えば、ソース電極１６８が露出された構造を持つことになり、腐食または上下板のショット不良などを招く恐れがある。
【００６１】
これを防止するために、図９及び図１０に示す本発明の他の実施例によるポリシリコン液晶パネルは、図７及び図８に示すポリシリコン液晶パネルに比べてドライバ領域を経由する第２シーラント２５０をさらに備える。
【００６２】
図９及び図１０に示すように、第１シーラント２４０は、ゲートドライバ２２０及びデータドライバ２３０の枠に沿って形成され、第２シーラント２５０は、第１シーラント２４０の内側にゲートドライバ２２０及びデータドライバ２３０の内部を経由するように形成される。これにより、第１シーラント２４０及び第２シーラント２５０は、２列に形成されてＴＦＴ基板とカラーフィルター基板とを貼り合わせる。ここで、第１シーラント２４０は、ＴＦＴ基板とカラーフィルター基板とを貼り合わせ、第２シーラント２５０は、ゲートドライバ２２０及びデータドライバ２３０に含まれたＴＦＴの電極が露出されないように保護する。よって、前記第１シーラント２４０は、グラスファイバーを含むこともできる。
【００６３】
例えば、図１０に示すように、第２シーラント２５０は、ドライバ領域に形成されたＰＭＯＳ−ＴＦＴ１９０のソース電極１６８と重畳されてソース電極１６８を保護する。ＰＭＯＳ−ＴＦＴ１９０のドレーン電極１７０は、下部配向膜３１０により保護する、あるいは第２シーラント２５０により保護することができる。
【００６４】
この場合、第２シーラント２５０は、ゲートドライバ２２０及びデータドライバ２３０に含まれたＴＦＴのソース電極１６８及び／またはドレーン電極１７０と重畳されるべきであるので、電極断線を誘発するグラスファイバーがない材料を用いる。
【００６５】
これにより、ゲートドライバ２２０及びデータドライバ２３０に含まれたＴＦＴのソース電極１６８及びドレーン電極１７０は、保護膜がなくても配向膜３１０及びグラスファイバーの含まれない第２シーラント２５０により十分に保護できる。
【００６６】
前述したように、本発明に係る駆動装置と一体化したポリシリコン表示装置は、７マスク工程に工程数を低減できる。これにより、材料及び設備投資のコストの低減、且つ、歩留まりの向上を図ることができる。また、本発明に係る駆動装置と一体化したポリシリコン表示装置は、シーラントを２列塗布してドライバの全体又は一部と重畳させることで、ドライバで露出された電極を保護できる。特に、ドライバと重畳されたシーラントは、グラスファイバーを含まないことで、グラスファイバーによる電極の断線不良を防止できる。
【図面の簡単な説明】
【００６７】
【図１】関連のポリシリコン薄膜トランジスタ基板を概略的に示すブロック図である。
【図２】図１に示す一画素領域を拡大して示す平面図である。
【図３】図２に示す一画素領域のＩ−Ｉ’線に沿う断面図である。
【図４】本発明の実施例によるポリシリコン薄膜トランジスタ基板を部分的に示す平面図である。
【図５】図４に示すポリシリコン薄膜トランジスタ基板のＩＩＩ−ＩＩＩ’、ＩＶ−ＩＶ’線に沿う断面図である。
【図６Ａ】本発明の実施例によるポリシリコン薄膜トランジスタ基板の製造方法を段階的に説明する断面図である。
【図６Ｂ】本発明の実施例によるポリシリコン薄膜トランジスタ基板の製造方法を段階的に説明する断面図である。
【図６Ｃ】本発明の実施例によるポリシリコン薄膜トランジスタ基板の製造方法を段階的に説明する断面図である。
【図６Ｄ】本発明の実施例によるポリシリコン薄膜トランジスタ基板の製造方法を段階的に説明する断面図である。
【図６Ｅ】本発明の実施例によるポリシリコン薄膜トランジスタ基板の製造方法を段階的に説明する断面図である。
【図６Ｆ】本発明の実施例によるポリシリコン薄膜トランジスタ基板の製造方法を段階的に説明する断面図である。
【図６Ｇ】本発明の実施例によるポリシリコン薄膜トランジスタ基板の製造方法を段階的に説明する断面図である。
【図７】本発明の実施例によるポリシリコン液晶パネルを示すブロック図である。
【図８】図７に示すポリシリコン液晶パネルにおけるドライバ領域の一部分を示す断面図である。
【図９】本発明の他の実施例によるポリシリコン液晶パネルを示すブロック図である。
【図１０】図９に示すポリシリコン液晶パネルにおけるドライバ領域の一部分を示す断面図である。
【符号の説明】
【００６８】
１、１００  基板、２、１０２  ゲートライン、３、１９４、２２０  ゲートドライバ、４、１０４  データライン、５、１９２、２３０  データドライバ、６、１０６、１３６、１６６  ゲート電極、７、１９６、２１０  画像表示領域、１０、１１０、１４０、１７０  ドレーン電極、１２、１１２  バッファ膜、１４、１１４、１４４、１７４  アクティブ層、１４Ｓ、１１４Ｓ、１７４Ｓ  ソース領域、１４Ｄ、１１４Ｄ、１７４Ｄ  ドレーン領域、１４Ｃ、１１４Ｃ、１７４Ｃ  チャンネル領域、１６、１１６  ゲート絶縁膜、１８  保護膜、２０  画素コンタクトホール、２２、１２２  画素電極、２４Ｓ、１２４Ｓ、１５４Ｓ、１８４Ｓ  ソースコンタクトホール、２４Ｄ、１２４Ｄ、１５４Ｄ、１８４Ｄ  ドレーンコンタクトホール、２６、１１８  層間絶縁膜、３０、１３０、１８０、１９０  薄膜トランジスタ、１０１  透明導電層、１０３  金属層、１５０  ストレージ下部電極、１６０  ストレージキャパシタ、２００  液晶パネル、２４０、２５０  シーラント、３００  カラーフィルター基板、３１０、３２０  配向膜。
【図１】
2006189777.tif 000003
【図２】
2006189777.tif 000004
【図３】
2006189777.tif 000005
【図４】
2006189777.tif 000006
【図５】
2006189777.tif 000007
【図６Ａ】
2006189777.tif 000008
【図６Ｂ】
2006189777.tif 000009
【図６Ｃ】
2006189777.tif 000010
【図６Ｄ】
2006189777.tif 000011
【図６Ｅ】
2006189777.tif 000012
【図６Ｆ】
2006189777.tif 000013
【図６Ｇ】
2006189777.tif 000014
【図７】
2006189777.tif 000015
【図８】
2006189777.tif 000016
【図９】
2006189777.tif 000017
【図１０】
2006189777.tif 000018