(57)【要約】【課題】  汎用のＣＰＵを用いて従来よりも省電力効果を向上させた状態でプログラム動作を行うことができる制御装置を実現する。【解決手段】  システムコントローラ１２は、ＣＰＵ１１と、ＣＰＵ１１が処理を行うために用いるプログラムおよびデータを記憶するメインメモリ１３と、該メインメモリ１３よりも小容量のサブメモリ１４とに接続されている。そして、メインメモリ１３が省電力状態に移行する前、メインメモリ１３に格納されているプログラムおよびデータのうち予め定められた一部をサブメモリ１４に複写する。その後、メインメモリ１３が省電力状態である間、複写されたプログラムおよびデータに対するアクセス要求を受けた場合、ＣＰＵ１１をサブメモリ１４にアクセスさせる。【選択図】  図１
2006004284.tif 000002
【特許請求の範囲】
【請求項１】
演算処理装置と、プログラムおよびデータを記憶する第１記憶部とに接続され、
前記演算処理装置が処理を行う場合に、演算処理装置を第１記憶部にアクセスさせる制御装置であって、
前記第１記憶部よりも小容量の第２記憶部に接続されており、
前記第１記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第１電力切り替え手段と、
前記第１電力切り替え手段が第１記憶部を通常状態から省電力状態に切り替える前に、前記第１記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第２記憶部に複写する複写手段と、
前記第１記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが前記複写手段により複写されたものであれば、前記演算処理装置を第２記憶部にアクセスさせるアクセス制御手段とを備えることを特徴とする制御装置。
【請求項２】
前記第１電力切り替え手段が第１記憶部を省電力状態から通常状態へ復帰させた後、前記複写手段は、前記第２記憶部が記憶するプログラムおよびデータを、第１記憶部が通常状態から省電力状態に切り替えられる前に複写処理したときの複写元である第１記憶部の記憶領域に複写しなおすことを特徴とする請求項１に記載の制御装置。
【請求項３】
前記第１記憶部および第２記憶部の記憶領域には、該記憶領域を指定するためのアドレスが付与されており、
前記演算処理装置からアクセス先の記憶領域を指定するアクセス先指定アドレスを受けるアドレス受信手段と、
前記複写手段が複写したプログラムおよびデータの複写元の記憶領域を指定するアドレスを、複写先の記憶領域を指定するアドレスに変換するアドレス変換手段とを備え、
前記アクセス制御手段は、前記第１記憶部が省電力状態であるとき、前記指定アドレス受信手段が受信した指定アドレスを前記アドレス変換手段により変換させ、前記演算処理装置を変換後のアドレスが指定する記憶領域にアクセスさせることを特徴とする請求項１に記載の制御装置。
【請求項４】
前記複写手段は、ダイレクトメモリアクセス方式に従ってプログラムおよびデータの複写を行うことを特徴とする請求項１に記載の制御装置。
【請求項５】
前記第１記憶部および第２記憶部の記憶領域には、該記憶領域を特定するためのアドレスが付与されており、
前記複写手段は、複写元アドレスと複写先アドレスとを指定して、ダイレクトメモリアクセス方式に従ってプログラムおよびデータを複写するものであって、
前記複写手段がプログラムおよびデータを第２記憶部から第１記憶部に複写する場合、前記複写手段が指定した複写元アドレスと複写先アドレスとを入れ替えるアドレス変換手段を備えることを特徴とする請求項２に記載の制御装置。
【請求項６】
前記第２記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第２電力切り替え手段を備え、
前記第２電力切り替え手段は、前記複写手段がプログラムおよびデータを前記第１記憶部から前記第２記憶部に複写した後に第２記憶部を省電力状態とし、その後、演算処理装置が処理を行うときに第２記憶部を通常状態にすることを特徴とする請求項１に記載の制御装置。
【請求項７】
前記演算処理装置から前記第２記憶部へのアクセスの可否を切り替えるアクセス切り替え手段を備えており、
該アクセス切り替え手段は、少なくとも第１記憶部が省電力状態であるときに、前記演算処理装置から前記第２記憶部へのアクセスを可能とすることを特徴とする請求項１に記載の制御装置。
【請求項８】
演算処理装置と、プログラムおよびデータを記憶する第１記憶部と、該第１記憶部よりも小容量の第２記憶部と、請求項１から７の何れか１項に記載の制御装置とを備えることを特徴とする情報処理装置。
【請求項９】
演算処理装置と、プログラムおよびデータを記憶する第１記憶部と、該第１記憶部よりも小容量の第２記憶部とに接続され、前記第１記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える制御装置における制御方法であって、
第１記憶部が通常状態から省電力状態に切り替わる前に、前記第１記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第２記憶部に複写し、
前記第１記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写したものであれば、前記演算処理装置を第２記憶部にアクセスさせることを特徴とする制御方法。
【請求項１０】
請求項１から７の何れか１項に記載の制御装置を動作させるための省電力制御プログラムであって、コンピュータを上記各手段として機能させるための省電力制御プログラム。
【請求項１１】
請求項１０に記載の省電力制御プログラムが記録されたコンピュータ読取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算処理装置と記憶部とに接続され、該記憶部における省電力化を制御する制御装置、該制御装置を備える情報処理装置、該制御装置における制御方法、制御装置が実行する省電力制御プログラムおよび記録媒体に関するものである。
【背景技術】
【０００２】
従来、例えば、パーソナルコンピュータ（Personal Computer：ＰＣ）のような情報処理装置において、ＣＰＵ（Central Processing Unit）の外部に備えられるＤＲＡＭ（Dynamic Random Access Memory）のような外部メモリなどを省電力化することが提案されている。
【０００３】
ここで、ＣＰＵには、その内部にキャッシュと呼ばれる高速小容量のメモリが備えられているものがある。この場合、ＣＰＵは、キャッシュと外部メモリとを適宜使い分けて各処理を行っており、例えば、通常はキャッシュだけを書き換え、必要に応じてキャッシュの書き換えられた内容を外部メモリに反映させる、いわゆるライトバック制御を行う。
【０００４】
このようなライトバック制御を行うＣＰＵを備えた情報処理装置の一例として、レジューム時に必要なプログラムを予めＣＰＵのキャッシュにロードしておき、復帰時に外部メモリが使用可能になったことのチェックを、外部のハードウェアではなくキャッシュに書き込まれたプログラムを用いて処理を行うことで、消費電力を抑えることが可能な情報処理装置が提案されている（特許文献１参照）。
【０００５】
また、特許文献２に記載の電子機器では、低消費電力モードに移行するスリープ機能を有する電子機器において、データを記憶するデータ記憶部と、該データ記憶部のキャッシュメモリであるＤＲＡＭとを備え、スリープ機能が有効である際、前記データ記憶部からのデータの読み出しが要求されたときに、その読み出すべきデータがＤＲＡＭに存在する場合には、該データの読み出しをＤＲＡＭに対して実行する。また、データ記憶部およびＤＲＡＭにはデータのみが格納されているだけであり、各種プログラムを格納するフラッシュメモリをさらに備えている。
【特許文献１】特開平１１−２７２３４７号公報（公開日１９９９年１０月８日）
【特許文献２】特開２００３−１８６５７９公報（公開日２００３年７月４日）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の情報処理装置は、レジューム時に外部メモリ等に対する電力供給を停止しているものの、ＣＰＵが処理を行う場合には、外部メモリへのアクセスが必要となる。このため、レジューム時から通常の処理動作時に移行する際には、再度外部メモリに電力を供給する必要がある。このように、外部メモリへの電力供給の停止期間がレジューム時にのみであるため、十分に消費電力の低減を図ることができないという問題がある。
【０００７】
また、特許文献１に記載の技術は、キャッシュメモリを内蔵しており、かつ、該キャッシュメモリで処理を行うための特別な制御回路が設けられたＣＰＵが必要である。したがって、市販されている汎用のＣＰＵを利用することができない。
【０００８】
一方、特許文献２に記載の電子機器では、各種プログラムを格納するフラッシュメモリが低消費電力モードからの復帰時に必要なものであるため、該フラッシュメモリに要する消費電力を低減することができない。加えて、第２の記憶手段に一時的に記憶されるデータは、低消費電力モードに移る前の通常時に第１の記憶手段から読み出されたデータであるため、次に復帰したときに使用されるデータとは限らない。また、第２の記憶手段に空き領域がない場合、第２の記憶手段内のデータはクリアされる。したがって、低消費電力モードから通常時に移行する際、第１の記憶手段を復帰させる頻度が高く、十分に消費電力の低減を図ることができないという問題がある。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、汎用のＣＰＵを用いることができるとともに、従来よりも省電力効果を向上させることのできる制御装置、情報処理装置、情報処理装置の制御方法、省電力制御プログラムおよび記録媒体を実現することにある。
【課題を解決するための手段】
【００１０】
本発明に係る制御装置は、上記課題を解決するために、演算処理装置と、プログラムおよびデータを記憶する第１記憶部とに接続され、前記演算処理装置が処理を行う場合に、演算処理装置を第１記憶部にアクセスさせる制御装置であって、前記第１記憶部よりも小容量の第２記憶部に接続されており、前記第１記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第１電力切り替え手段と、前記第１電力切り替え手段が第１記憶部を通常状態から省電力状態に切り替える前に、前記第１記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第２記憶部に複写する複写手段と、前記第１記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが前記複写手段により複写されたものであれば、前記演算処理装置を第２記憶部にアクセスさせるアクセス制御手段とを備えることを特徴としている。
【００１１】
本発明に係る制御方法は、上記課題を解決するために、演算処理装置と、プログラムおよびデータを記憶する第１記憶部と、該第１記憶部よりも小容量の第２記憶部とに接続され、前記第１記憶部を、少なくとも記憶内容の読み出しが可能な通常状態と、該通常状態よりも消費電力の小さい省電力状態とを切り替える制御装置における制御方法であって、第１記憶部が通常状態から省電力状態に切り替わる前に、前記第１記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第２記憶部に複写し、前記第１記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写したものであれば、前記演算処理装置を第２記憶部にアクセスさせることを特徴としている。
【００１２】
上記の構成または方法によれば、第１記憶部が通常状態から省電力状態に切り替わる前に、第１記憶部に格納されているプログラムおよびデータの一部が前記第２記憶部に複写される。そして、第１記憶部が省電力状態であるとき演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写されたものであれば、演算処理装置を第２記憶部にアクセスさせる。これにより、複写したプログラムおよびデータに対して演算処理装置がアクセスしたい場合、第１記憶部を省電力状態から復帰させる必要がなく、第１記憶部よりも小容量であり消費電力の少ない第２記憶部だけで処理が実行できる。
【００１３】
また、予め定められたプログラムおよびデータが複写される。よって、第１記憶部が省電力状態であるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、演算処理装置は、第２記憶部だけで処理を実行でき、第１記憶部が省電力状態から通常状態に復帰する頻度を一層低くすることができる。それゆえ、消費電力の低減を図ることができる。また、演算処理装置内に特許文献１に記載されているような特殊なキャッシュメモリを設ける必要がないため、汎用の演算処理装置（例えば、ＣＰＵ）を使用することができるという効果を奏する。
【００１４】
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第１電力切り替え手段が第１記憶部を省電力状態から通常状態へ復帰させた後、前記複写手段は、前記第２記憶部が記憶するプログラムおよびデータを、第１記憶部が通常状態から省電力状態に切り替えられる前に複写したときの複写元である第１記憶部の記憶領域に複写しなおすことを特徴としている。
【００１５】
上記の構成によれば、複写手段は、第１記憶部が省電力状態から復帰する際に、第２記憶部に複写していたプログラムおよびデータを第１記憶部の元の記憶領域に複写しなおす。そのため、第１記憶部が省電力状態であるときに、演算処理装置が第２記憶部にアクセスしたときの最新情報を含むプログラムおよびデータが第１記憶部に複写されることとなる。その結果、第１記憶部が通常状態に復帰した後、演算処理装置は、第１記憶部にアクセスすることにより最新の情報を含むプログラムおよびデータで処理を実行することができる。また、第１記憶部が通常状態に復帰している状態において、演算処理装置は、第１記憶部にアクセスすることで処理を実行するため、第２記憶部を他の用途に利用することができるという効果を奏する。
【００１６】
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第１記憶部および第２記憶部の記憶領域には、該記憶領域を指定するためのアドレスが付与されており、前記演算処理装置からアクセス先の記憶領域を指定するアクセス先アドレスを受けるアドレス受信手段と、前記複写手段が複写したプログラムおよびデータの複写元の記憶領域を指定するアドレスを、複写先の記憶領域を指定するアドレスに変換するアドレス変換手段とを備え、前記アクセス制御手段は、前記第１記憶部が省電力状態であるとき、前記アドレス受信手段が受信したアクセス先アドレスを前記アドレス変換手段により変換させ、前記演算処理装置を変換後のアドレスが指定する記憶領域にアクセスさせることを特徴としている。
【００１７】
上記の構成によれば、第１記憶部が省電力状態であるとき、アドレス受信手段が受信したアクセス先アドレスを前記アドレス変換手段により変換させる。
【００１８】
例えば、複写手段が、第１記憶部のアドレスＡから第２記憶部のアドレスＢへプログラムＰを転送させる場合を考える。この場合、アドレス変換手段は、第１記憶部が省電力状態であるとき、アクセス先アドレスとしてのアドレスＡをアドレスＢに変換する。したがって、アクセス制御手段は、第１記憶部が省電力状態であるときに演算処理装置からアドレスＡをアクセス先として指定された場合、該演算処理装置をアドレスＢにアクセスさせる。このように、演算処理装置からみれば、第１記憶部のアドレスを指定することで、第２記憶部に複写したプログラムおよびデータにアクセスすることができる。それゆえ、演算処理装置は、第１記憶部が省電力状態であるか否かに応じて、アクセス先のアドレスを変更する必要がないという効果を奏する。
【００１９】
さらに、本発明に係る制御装置は、上記の構成に加えて、前記複写手段は、ダイレクトメモリアクセス方式に従ってプログラムおよびデータの複写を行うことを特徴としている。
【００２０】
上記の構成によれば、第１記憶部と第２記憶部との間でのプログラムおよびデータの複写をダイレクトメモリアクセス方式により行うため、該複写を実行するための処理を演算処理装置で行う必要がなくなる。そのため、演算処理装置に対する負担を削減することができるという効果を奏する。
【００２１】
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第１記憶部および第２記憶部の記憶領域には、該記憶領域を特定するためのアドレスが付与されており、前記複写手段は、複写元アドレスと複写先アドレスとを指定して、ダイレクトメモリアクセス方式に従ってプログラムおよびデータの複写するものであって、前記複写手段がプログラムおよびデータを第２記憶部から第１記憶部に複写する場合、前記複写手段が指定した複写元アドレスと複写先アドレスとを入れ替えるアドレス変換手段を備えることを特徴としている。
【００２２】
上記の構成によれば、複写手段が、複写元アドレスと複写先アドレスとを指定して、ダイレクトメモリアクセス方式に従ってプログラムおよびデータを複写する。さらに、アドレス変換手段は、複写手段がプログラムおよびデータを第２記憶部から第１記憶部に複写する場合、複写手段が指定した複写元アドレスと複写先アドレスとを入れ替える。
【００２３】
ここで、例えば、第１記憶部のアドレスＡにプログラムＰが格納されているとする。そして、第１記憶部を通常状態から省電力状態にする前に、ダイレクトメモリアクセス方式の複写手段は、第１記憶部のアドレスＡを複写元アドレス、第２記憶部のアドレスＢを複写先アドレスとして指定して、アドレスＡに格納されているプログラムＰをアドレスＢに複写する。
【００２４】
一方、第１記憶部を省電力状態から通常状態に復帰させるとき、ダイレクトメモリアクセス方式の複写手段は、プログラムＰを第２記憶部のアドレスＢから第１記憶部のアドレスＡに複写しなおす。このとき、アドレス変換手段は、前記複写手段が指定した複写元アドレスと複写先アドレスとを入れ替える。したがって、複写手段が複写元アドレスとしてアドレスＡを指定し、複写先アドレスとしてアドレスＢを指定すると、実際には、複写元がアドレスＢに、複写先がアドレスＡとなり、アドレスＢに格納されているプログラムＰがアドレスＡに複写されることとなる。
【００２５】
以上のように、ダイレクトメモリアクセス方式の複写手段は、予め定められたプログラムおよびデータを第１記憶部から第２記憶部に複写するときと、該プログラムおよびデータを第２記憶部から第１記憶部へ複写しなおすときとにおいて、同じ設定（上記の場合、アドレスＡを複写元アドレス、アドレスＢを複写先アドレスとして指定する）により、所望の複写を行うことができる。これにより、複写手段における複写プログラムを簡略化することができるという効果を奏する。
【００２６】
さらに、本発明に係る制御装置は、上記の構成に加えて、前記第２記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第２電力切り替え手段を備え、前記第２電力切り替え手段は、前記複写手段がプログラムおよびデータを前記第１記憶部から前記第２記憶部に複写した後に第２記憶部を省電力状態とし、その後、演算処理装置が処理を行うときに第２記憶部を通常状態にすることを特徴としている。
【００２７】
上記の構成によれば、第１記憶部を省電力状態にしてから次に演算処理装置が処理を行うまでの間、第２記憶部を省電力状態にすることができ、一層の省電力化を図ることができるという効果を奏する。
【００２８】
さらに、本発明に係る制御装置は、上記の構成に加えて、前記演算処理装置から前記第２記憶部へのアクセスの可否を切り替えるアクセス切り替え手段を備えており、該アクセス切り替え手段は、少なくとも第１記憶部が省電力状態であるときに、前記演算処理装置から前記第２記憶部へのアクセスを可能とすることを特徴としている。
【００２９】
上記の構成によれば、第１記憶部が省電力状態である間、演算処理装置が第２記憶部にアクセスできる。そして、第１記憶部が省電力状態ではない場合、演算処理装置から第２記憶部へのアクセスを不可とすることができ、第２記憶部を演算処理装置以外のデバイス専用の記憶手段として使用することができるという効果を奏する。
【００３０】
また、本発明に係る情報処理装置は、上記の課題を解決するために、演算処理装置と、プログラムおよびデータを記憶する第１記憶部と、該第１記憶部よりも小容量の第２記憶部と、請求項１から７の何れか１項に記載の制御装置とを備えることを特徴としている。
【００３１】
上記の構成によれば、第１記憶部が省電力状態であるとき演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが複写手段により複写されたものであれば、演算処理装置を第２記憶部にアクセスさせる。これにより、複写したプログラムおよびデータに対して演算処理装置がアクセスする場合、第１記憶部を省電力状態から復帰させる必要がなく、第１記憶部よりも小容量であり消費電力の少ない第２記憶部だけで処理が実行できる。
【００３２】
また、複写するプログラムおよびデータは、第１記憶部に格納されているプログラムおよびデータのうちの予め定められた一部である。そのため、複写手段は、同じプログラムおよびデータを複写する。よって、第１記憶部が省電力状態であるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、ＣＰＵが第１記憶部を省電力状態から復帰させることなく第２記憶部だけで処理を実行する頻度が高くなる。それゆえ、消費電力の低減を図ることができる。また、演算処理装置内に特殊なキャッシュメモリを設ける必要がないため、汎用の演算処理装置（例えば、ＣＰＵ）を使用することができるという効果を奏する。
【００３３】
なお、上記制御装置における各手段を、制御プログラムによりコンピュータ上で実行させることができる。さらに、上記制御プログラムをコンピュータ読取り可能な記録媒体に記憶させることにより、任意のコンピュータ上で上記制御プログラムを実行させることができる。
【発明の効果】
【００３４】
本発明に係る制御装置は、以上のように、前記第１記憶部よりも小容量の第２記憶部に接続されており、前記第１記憶部を、少なくとも記憶内容を読み出し可能な通常状態と、該通常状態よりも消費電力の小さい省電力状態とを切り替える第１電力切り替え手段と、前記第１電力切り替え手段が第１記憶部を通常状態から省電力状態に切り替える前に、前記第１記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第２記憶部に複写する複写手段と、前記第１記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが前記複写手段により複写されたものであれば、前記演算処理装置を第２記憶部にアクセスさせるアクセス制御手段とを備える。
【００３５】
それゆえ、複写したプログラムおよびデータに対して演算処理装置がアクセスしたい場合、第１記憶部を省電力状態から復帰させる必要がなく、第１記憶部よりも小容量であり消費電力の少ない第２記憶部だけで処理が実行できる。
【００３６】
また、予め定められたプログラムおよびデータが複写される。よって、第１記憶部が省電力状態であるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、演算処理装置は、第２記憶部だけで処理を実行でき、第１記憶部が省電力状態から通常状態に復帰する頻度を一層低くすることができる。それゆえ、消費電力の低減を図ることができる。また、演算処理装置内に特許文献１に記載されているような特殊なキャッシュメモリを設ける必要がないため、汎用の演算処理装置（例えば、ＣＰＵ）を使用することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３７】
以下の実施形態では、電子機器としての一例であるプリンタに備えられる情報処理装置（ここでは、プリンタコントローラ）を例にとり説明する。しかしながら、本発明に係る情報処理装置はプリンタコントローラに限定されるものではない。本発明は、ＰＣ、ＡＶ機器、制御機器等の電子機器一般に備えられる情報処理装置、すなわち、ＣＰＵと、ＣＰＵにおける動作手順を表す各種プログラムおよび該プログラムで用いるデータを格納するメインメモリと、メインメモリとは独立したサブメモリを持つ情報処理装置であれば適用することができる。
【００３８】
〔実施形態１〕
本発明の情報処理装置および制御装置の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。図１は、本実施形態に係るプリンタコントローラ（情報処理装置）１の構成、および、プリンタコントローラ１を含むプリンタ２およびパーソナルコンピュータ３との関係を示すブロック図である。
【００３９】
図１に示されるように、パーソナルコンピュータ３およびプリンタ２は、例えばＬＡＮ（local area network）等の通信ネットワーク４により接続されている。パーソナルコンピュータ３は、プリンタ２に対して、各種の指示およびデータを送信する。例えば、パーソナルコンピュータ３は、プリンタ２において印刷出力を行う場合、印刷出力する文書等を表すプリンタ言語データおよび印刷出力要求をプリンタ２に対して出力する。また、パーソナルコンピュータ３は、プリンタ２が使用可能であるか否かを問い合わせる状態通知要求（プリンタ２が正常に動作できる状態か否かの通知を指示する要求）をプリンタ２に対して出力する。
【００４０】
プリンタ２は、プリンタコントローラ１と、プリンタエンジン５とを備えている。
【００４１】
プリンタコントローラ１は、パーソナルコンピュータ３から通信ネットワーク４を介して送られてくるプリンタ言語データを受信し、印字出力データ（ビットマップデータ等）に変換してプリンタエンジン５へ送る印字動作処理や、パーソナルコンピュータ３からの状態通知要求に対してプリンタ２の状態をパーソナルコンピュータ３に通知する状態通知処理などの各種処理を行う。また、プリンタコントローラ１は、通常の処理動作を行うために各ブロックに所定の電力が供給されている定常状態モードと、該定常状態モードと比較して消費電力を削減した状態である低消費電力モードとを有している。なお、該低消費電力モードにおける各ブロックの状態については後述する。
【００４２】
プリンタエンジン５は、プリンタコントローラ１から送られてきた印字出力データを紙等の記録媒体に印字出力するものである。
【００４３】
次に、プリンタコントローラ１の詳細な構成について説明する。プリンタコントローラ１は、図１に示されるように、ＣＰＵ１１と、システムコントローラ１２と、メインメモリ１３と、サブメモリ１４と、その他のデバイスであるＲＯＭ・Ｉ／Ｏ１５とを備えている。
【００４４】
ＣＰＵ１１は、データ変換処理や各種の演算処理等の情報処理を行うものである。ＣＰＵ１１は、メインメモリ１３にアクセスし、該メインメモリ１３からプログラムおよびデータを読み出し、各種の処理を行う。このとき、ＣＰＵ１１は、データをメインメモリ１３およびサブメモリ１４に書き込むこともできる。
【００４５】
また、ＣＰＵ１１は、一定時間パーソナルコンピュータ３からの指示がない場合、プリンタコントローラ１を消費電力の低い低消費電力モードに移行させることを決定する。このとき、ＣＰＵ１１は、メインメモリ１３に格納されているプログラム・データの一部をサブメモリ１４にコピー（複写）させるコピー指示とともに、後述するアドレス変換オン指示をシステムコントローラ１２に送る。さらに、ＣＰＵ１１は、メインメモリ１３およびサブメモリ１４を省電力モード（後述する）にする省電力モード指示をシステムコントローラ１２に送るとともに、自身もクロック数を低下させた状態であるＣＰＵ省電力モードとする。
【００４６】
また、低消費電力モード時においてパーソナルコンピュータ３からの指示をシステムコントローラ１２が受信した場合、ＣＰＵ１１は、システムコントローラ１２から復帰要求信号を受け、システムコントローラ１２に対して復帰指示を送るとともに、自身もクロック数を通常の状態に戻しＣＰＵ省電力モードから復帰する。このとき、ＣＰＵ１１は、システムコントローラ１２から後述するメインメモリ復帰通知を受けて、サブメモリ１４にコピーしていたプログラム・データをメインメモリ１３に戻すコピー指示とともに、後述するアドレス変換オフ指示をシステムコントローラ１２に送る。
【００４７】
メインメモリ１３は、プリンタコントローラ１における各種の制御プログラムおよび該制御プログラムに必要な所定のデータを記憶するとともに、パーソナルコンピュータ３から送られたプリンタ言語データおよび印字出力データを記憶するメモリである。メインメモリ１３は、例えば、５１２ＭＢのＤＲＡＭであり、その領域がアドレス0000_0000h以上1000_0000h未満で定められている。また、メインメモリ１３は、書き込み／読み出しを可能とする通常動作モードと、書き込み／読み出しはできないが記憶している内容を保持することができ、通常動作モードよりも消費電力の少ないメモリ省電力モード（selfRefreshモード）とを有している。
【００４８】
メインメモリ１３が記憶する各種の制御プログラムとしては、例えば、印字動作処理を制御する印字動作プログラムや、状態通知処理を行うための状態通知プログラムなどがある。これらのプログラムは、それぞれ必要なプログラム容量と、その実行に必要なデータ容量とが決められている。印字動作プログラムは比較的大きなプログラム容量を有しており、状態通知プログラムは印字動作プログラムに比べて小さなプログラム容量およびデータ容量を有している。各プログラムとそれに必要なデータは、メインメモリ１３の所定の領域に格納されている。例えば、状態通知プログラムなどの比較的小容量で実行可能なプログラムは、メインメモリ１３のアドレス0000_0000h以上0400_0000h未満の領域に格納されており、印字動作プログラムは、メインメモリ１３のアドレス0400_0000h以上1000_0000h未満の領域に格納されている。
【００４９】
サブメモリ１４は、メインメモリ１３よりも小容量のメモリであり、例えば、６４ＭＢのＤＲＡＭである。サブメモリ１４は、ＣＰＵ１１からの書き込みが可能である。また、サブメモリ１４も、書き込み／読み出しを可能とする通常動作モードと、書き込み／読み出しはできないが記憶している内容を保持することができ、通常動作モードよりも消費電力の少ないメモリ省電力モードとを有している。
【００５０】
ＲＯＭ・Ｉ／Ｏ１５は、ＨＤＤ、ＲＯＭ等の記憶装置や、キーボード等の入出力装置である。
【００５１】
システムコントローラ１２は、接続されている各デバイスの制御、および、各デバイス間のデータおよびプログラムの転送を行うものであり、例えば、ＬＳＩにより構成される。後述するように、システムコントローラ１２は、ＣＰＵ１１が処理を行う場合に、ＣＰＵ１１をメインメモリ１３またはサブメモリ１４にアクセスさせる。
【００５２】
システムコントローラ１２は、図１で示されるように、ＣＰＵインターフェース２１、ＤＭＡ（ダイレクトメモリアクセス：Direct Memory Access）コントローラ２２、エンジンインターフェース２３、ネットワークインターフェース２４、ＲＯＭ・Ｉ／Ｏインターフェース２５、メインメモリコントローラ２６、サブメモリコントローラ２７、および内部バス２９を備えている。
【００５３】
ＣＰＵインターフェース２１、エンジンインターフェース２３、ネットワークインターフェース２４およびＲＯＭ・Ｉ／Ｏインターフェース２５は、それぞれＣＰＵ１１、プリンタエンジン５、通信ネットワーク４およびＲＯＭ・Ｉ／Ｏ１５との接続を行うものであり、接続されている装置との間で指示やデータの送受信を行う。
【００５４】
ＤＭＡコントローラ２２は、ＣＰＵ１１からのコピー指示に応じて、予め定められたアドレスに対応するメインメモリ１３（または、サブメモリ１４）の領域に格納されているプログラムおよびデータを、予め定められたアドレスに対応するサブメモリ１４（または、メインメモリ１３）の領域にコピー（複写）するコピー処理を行うものである。つまり、上記コピー指示は、ＤＭＡコントローラ２２に対して、予め定められたアドレスに格納されているプログラムおよびデータを、予め定められたアドレスにコピーさせる指示である。
【００５５】
ここで、上記ＣＰＵインターフェース２１、ＤＭＡコントローラ２２、エンジンインターフェース２３は、プログラムおよびデータの転送を起動する機能を有している。すなわち、ＣＰＵインターフェース２１は、ＣＰＵ１１からの指示を受けて、メインメモリ１３、サブメモリ１４、ＲＯＭ・Ｉ／Ｏ１５に格納されたプログラムやデータおよびネットワークインターフェース２４が受信したプリンタ言語データを所定のデバイスへ転送させる。また、エンジンインターフェース２３は、サブメモリ１４からプリンタエンジン５への印字出力データの転送を起動する。また、ＤＭＡコントローラ２２は、メインメモリ１３とサブメモリ１４との間におけるプログラムおよびデータの転送を起動させる。このように、転送を起動する機能をもつＣＰＵインターフェース２１、ＤＭＡコントローラ２２、エンジンインターフェース２３をバスマスタと称する。
【００５６】
メインメモリコントローラ２６およびサブメモリコントローラ２７は、それぞれメインメモリ１３およびサブメモリ１４と接続されており、接続されているメモリに対するプログラムおよびデータの読み出し／書き込みを行うものである。また、メインメモリコントローラ２６およびサブメモリコントローラ２７は、それぞれメインメモリ１３およびサブメモリ１４におけるメモリ省電力モードと通常動作モードとを切り替える。
【００５７】
ここで、上記ネットワークインターフェース２４、ＲＯＭ・Ｉ／Ｏインターフェース２５、メインメモリコントローラ２６およびサブメモリコントローラ２７は、上記バスマスタからの指示によりプログラムおよびデータの転送を受け付けるものであり、バスターゲットと称する。
【００５８】
内部バス２９は、バスマスタと、バスターゲットとを接続するものである。内部バス２９は、各デバイスを一意的にマッピングしたアドレス空間（アドレスマップ）を有しており、バスマスタから指定されたアドレスに相当するバスターゲットを選択して、プログラムおよびデータの転送要求を伝達する。
【００５９】
また、内部バス２９は、アドレスの変換を行うアドレス変換回路２９ａを有している。アドレス変換回路２９ａは、所定のアドレスを別のアドレスに変換するものである。ここでは、アドレス変換回路２９ａは、ＤＭＡコントローラ２２がコピー処理を実行する際のコピー元アドレスをコピー先アドレスに変換するとともに、コピー先アドレスをコピー元アドレスに変換するアドレス変換機能を有する。内部バス２９は、アドレス変換回路２９ａにおけるアドレス変換機能が有効であり、かつ、バスマスタから指定されたアドレスが上記コピー先アドレスまたはコピー元アドレスである場合、該指定されたアドレスをアドレス変換回路２９ａによりアドレス変換させ、変換後のアドレス（変換後アドレス）に相当するバスターゲットにアクセスする。
【００６０】
なお、アドレス変換回路２９ａは、ＣＰＵ１１からアドレス変換オン指示を受けると、上記アドレス変換機能を有効にする。一方、アドレス変換回路２９ａは、ＣＰＵ１１からアドレス変換オフ指示を受けると、上記アドレス変換機能を無効にする。すなわち、上記アドレス変換オン／オフ指示は、アドレス変換回路２９ａの機能を有効／無効に切り替えるための指示である。
【００６１】
次に、ＤＭＡコントローラ２２におけるコピー処理およびアドレス変換回路２９ａにおける機能について、図２および図３を参照しながら具体的に説明する。
【００６２】
図２は、アドレス変換回路２９ａのアドレス変換機能が無効であるときのアドレスマッピングを示す図であり、図３は、該アドレス変換機能が有効であるときアドレスマッピングを示す図である。
【００６３】
図に示されるように、バスターゲット側であるメインメモリ１３、サブメモリ１４およびＲＯＭ・Ｉ／Ｏ１５の各領域は、それぞれ異なるアドレスを有しており、例えば、メインメモリ１３の領域は、アドレス0000_0000h以上1000_0000h未満で指定され、サブメモリ１４の領域は、アドレス1000_0000h以上1400_0000h未満で指定される。
【００６４】
図２に示されるように、アドレス変換機能が無効である場合、内部バス２９は、バスマスタ側で指定したアドレスに対応するバスターゲットの領域にアクセスする。すなわち、バスマスタ側でアドレス0000_0000hが指定される場合、内部バス２９は、該アドレス0000_0000hに対応する領域（ここでは、メインメモリ１３の先頭）にアクセスする。これにより、バスマスタ側は、指定した領域のプログラムまたはデータに対する読み出しまたは転送等の処理を行うことができる。
【００６５】
次に、アドレス変換機能が有効である場合について、図３を参照しながら説明する。後述するように、アドレス変換回路２９ａは、ＤＭＡコントローラ２２がコピー処理を実行した際に、上記アドレス変換機能の有効／無効を切り替える。すなわち、アドレス変換回路２９ａの機能が有効に切り替えられる場合、図３に示されるように、ＤＭＡコントローラ２２は、コピー元のアドレス（ここでは、アドレス0000_0000ｈ以上0400_0000h未満）およびコピー先のアドレス（ここでは、アドレス1000_0000ｈ以上1400_0000h未満）を指定し、メインメモリ１３からサブメモリ１４に所定のプログラムおよびデータをコピーする。ここで、コピーされるプログラムおよびデータは、予めメインメモリ１３のアドレス0000_0000h以上0400_0000h未満に格納されており、該アドレスで指定された領域の容量だけで実行可能なプログラムおよび該プログラムに必要なデータである。たとえば、比較的小容量で実行可能な上記状態通知プログラムおよびそれに必要なステータスデータである。なお、以下では、ＤＭＡコントローラ２２によりコピー処理されるプログラムおよびデータをコピー対象プログラム・データと称する。
【００６６】
そして、アドレス変換回路２９ａは、上記コピー処理におけるコピー元のアドレスが指定された場合、これをコピー先のアドレスに変換し、該コピー先のアドレスが指定された場合、これをコピー元のアドレスに変換する。具体的には、アドレス変換回路２９ａは、アドレス0000_0000h以上0400_0000h未満が指定された場合、先頭の０を１に変換し、アドレス1000_0000h以上1400_0000h未満が指定された場合、先頭の１を０に変換する。例えば、0000_0000hが指定された場合、アドレス変換回路２９ａは、該アドレスの先頭０を１に変換し、アドレス1000_0000hとする。
【００６７】
この場合、内部バス２９は、バスマスタ側で指定した所定のアドレスに対してアドレス変換回路２９ａで変換させ、変換後のアドレス（変換済アドレス）に対応するバスターゲットの領域にアクセスする。例えば、図３で示されるように、バスマスタ側で所定のアドレス（ここでは、例えばアドレス0000_0000h）が指定される場合、アドレス変換回路２９ａは、該アドレスを所定のアドレス（ここでは、例えばアドレス1000_0000h）に変換する。そして、内部バス２９は、変換済アドレスに対応する領域（ここでは、サブメモリ１４の先頭領域）にアクセスする。
【００６８】
次に、プリンタ２における処理の流れについて、図４のフローチャートを参照しながら説明する。
【００６９】
まず、プリンタ２に対する主電源が入ると、プリンタコントローラ１のＣＰＵ１１、メインメモリ１３およびサブメモリ１４を含む各デバイスに電力が供給され、定常状態モードにおいて各処理が行われる（Ｓ１）。なお、主電源が入れられたとき、図２に示されるように、アドレス変換回路２９ａの機能が無効であり、コピー対象プログラム・データがメインメモリ１３の所定領域に格納されている。また、メインメモリ１３およびサブメモリ１４は、ともに通常動作モードである。
【００７０】
ここで各処理としては、印字動作処理や、状態通知処理があるが、ここでは、印字動作処理について説明する。
【００７１】
まず、ネットワークインターフェース２４は、通信ネットワーク４を介して、パーソナルコンピュータ３から印字出力すべき文書等に対応するプリンタ言語データを受信する。ネットワークインターフェース２４がプリンタ言語データを受信すると、ＣＰＵ１１は、該プリンタ言語データをネットワークインターフェース２４からメインメモリ１３に転送させる。これにより、ネットワークインターフェース２４が受信したプリンタ言語データは、メインメモリ１３に記憶される。
【００７２】
次に、ＣＰＵ１１は、メインメモリ１３からプリンタ言語データを読み出し、演算処理によって印字出力データに変換してから、サブメモリ１４へと格納する。
【００７３】
そして、エンジンインターフェース２３は、サブメモリ１４に格納された印字出力データを読み出してプリントエンジン２３に出力することにより、印字動作を実現する。以上により、印字処理が完了する（Ｓ２）。
【００７４】
ここで、プリンタ２がレーザプリンタである場合、プリントエンジン２３は、あるページの印字出力データの読み出しを開始すると、そのページの印字を終了するまで一定速度で印字出力データを出力し続ける必要がある。このため、印字出力データの読み出し速度を保障する必要がある。
【００７５】
印字出力データをメインメモリ１３に格納した場合、メインメモリ１３からの印字出力データの読み出し速度を保障するとともに、システム制御用プログラムを動作させるためにＣＰＵ１１からメインメモリ１３へのアクセスする必要がある。さらに、プリンタを高速動作させるためには、印字出力データの読み出しの間に、次ページのプリンタ言語データを受信して印字出力データへ変換する処理を同時動作させる必要があり、この場合にはメインメモリ１３への負荷がさらに高まることになる。つまり、プリンタ２を高速動作させようとするとメインメモリ１３への負荷が高まり、プリンタの高速化が制限されることになる。
【００７６】
しかしながら、本実施形態では、上記のように印字出力データをメインメモリ１３ではなく、サブメモリ１４に格納する。これにより、印字出力データの読み出し時において、メインメモリ１３に対する負荷が減少し、ＣＰＵ１１が次ページの印字出力データを生成するためにメインメモリ１３にアクセスする速度を向上させることができ、動作速度を向上させることができる。
【００７７】
なお、通常動作モードにおいては、プリンタコントローラを制御するプログラムおよびデータは大容量のメインメモリ１３上に格納されており、サブメモリ１４は、印字出力データ等の一時的なデータのみを格納するために使用される。
【００７８】
印字処理を含む各処理が完了すると、ＣＰＵ１１は、該完了時刻からの経過時間の計測を開始する（Ｓ３）。
【００７９】
次に、ＣＰＵ１１は、通信ネットワーク４を介してネットワークインターフェース２４が何らかの指示を受信したか否かを判断する（Ｓ４）。何らかの指示を受信した場合（Ｓ４でＹｅｓ）、ＣＰＵ１１は、ネットワークインターフェース２４が受信した指示に応じて、定常状態モードでの処理ステップ（Ｓ１）に戻る。このとき、ＣＰＵ１１は、Ｓ３で計測していた経過時間をリセットする。
【００８０】
指示を受信しない場合（Ｓ４でＮｏ）、ＣＰＵ１１は、Ｓ３で計測開始している経過時間が予め設定されている指定時間（例えば、３０分）に達したか否かを判断する（Ｓ４）。指定時間に達していない場合（Ｓ５でＮｏ）、Ｓ４の処理に戻る。
【００８１】
指定時間に達した場合（Ｓ５でＹｅｓ）、ＣＰＵ１１は、低消費電力モードへの移行を決定する。
【００８２】
ＣＰＵ１１は、低消費電力モードへの移行を決定すると、まずコピー指示をシステムコントローラ１２に出力する。
【００８３】
コピー指示を受けたＤＭＡコントローラ２２は、メインメモリ１３からサブメモリ１４へ、コピー対象プログラム・データ（状態通知プログラムおよびステータスデータなど）のコピー処理を実行させる。なお、本実施形態では、コピー対象プログラム・データは、例えばメインメモリ１３のアドレス0000_0000h〜0400_0000hの領域に格納されている。すなわち、ＤＭＡコントローラ２２は、アドレス0000_0000h以上0400_0000h未満をコピー元アドレスとして指定し、サブメモリ１４のアドレス1000_0000h以上1400_0000h未満をコピー先アドレスとして指定し、コピー対象プログラム・データをコピーする（Ｓ６）。
【００８４】
次に、ＣＰＵ１１は、アドレス変換回路２９ａの機能を有効とするアドレス変換オン指示をシステムコントロール１２に出力する（Ｓ７）。アドレス変換オン指示を受けたアドレス変換回路２９ａは、バスマスタ側で指定されたアドレス0000_0000h以上0400_0000h未満について、その先頭０を１に変換するとともに、バスマスタ側で指定されたアドレス1000_0000h以上1400_0000h未満について、その先頭１を０に変換する。つまり、アドレス変換回路２９ａは、ＤＭＡコントローラ２２がコピー処理を行ったコピー元アドレスとコピー先アドレスとを入れ替える。なお、バスマスタ側でアドレス0000_0000h以上0400_0000h未満およびアドレス1000_0000h以上1400_0000h未満以外のアドレスが指定された場合、アドレス変換回路２９ａは、指定アドレスの変換を行わない。
【００８５】
次に、ＣＰＵ１１は、メインメモリ１３をメモリ省電力モードとするメインメモリ省電力モード移行指示を、システムコントローラ１２に出力する。該メインメモリ省電力モード移行指示を受けたメインメモリコントローラ２６は、メインメモリ１３をメモリ省電力モードに切り替える（Ｓ８）。
【００８６】
続いて、ＣＰＵ１１は、サブメモリ１４をメモリ省電力モードとするサブメモリ省電力モード移行指示を、システムコントローラ１２に出力する。該サブメモリ省電力モード移行指示を受けたサブメモリコントローラ２７は、サブメモリ１４をメモリ省電力モードに切り替える（Ｓ９）。
【００８７】
さらに、ＣＰＵ１１は、メインメモリ１３およびサブメモリ１４がメモリ省電力モードに切り替えられたことを確認して、自身もクロック数を下げ、ＣＰＵ省電力モードに移行する（Ｓ１０）。これにより、プリンタコントローラ１は、低消費電力モードとなる。
【００８８】
次に、ＣＰＵ１１は、ネットワークインターフェース２４からの復帰要求信号の有無を判断する（Ｓ１１）。復帰要求信号とは、ネットワークインターフェース２４がパーソナルコンピュータ３から通信ネットワーク４経由で指示やデータが送信されてきたことを検知した場合に生成する信号であり、ネットワークインターフェース２４からＣＰＵ１１に送られる。
【００８９】
復帰要求信号がない場合（Ｓ１１でＮｏ）、Ｓ１１の処理を繰り返す。
【００９０】
一方、復帰要求信号を受けた場合（Ｓ１１でＹｅｓ）、ＣＰＵ１１は、自身のクロック数を上げて、ＣＰＵ省電力モードから復帰する（Ｓ１２）。そして、ＣＰＵ１１は、システムコントローラ１２に対して復帰指示を送る。
【００９１】
ＣＰＵ１１からの復帰指示を受けたシステムコントローラ１２では、サブメモリコントローラ２７が、サブメモリ１４を通常動作モードに復帰させる（Ｓ１３）。
【００９２】
次に、ＣＰＵ１１は、ネットワークインターフェース２４が受信した指示に応じた処理を開始する（Ｓ１４）。すなわち、ＣＰＵ１１は、該処理を実行するためのプログラムおよびデータをメインメモリ１３またはサブメモリ１４から取り出すためにアドレスを指定してシステムコントローラ１２に送る。
【００９３】
次に、システムコントローラ１２は、ＣＰＵ１１が実行する処理がサブメモリ１４内だけで完了するか否かを判断する（Ｓ１５）。
【００９４】
具体的には、システムコントローラ１２は、ＣＰＵ１１から指定されたアドレスに対応してアクセスする領域がサブメモリ１４である場合、処理がサブメモリ１４内だけで完了すると判断し（Ｓ１５でＹｅｓ）、ＣＰＵ１１から指定されたアドレスに対応してアクセスする領域がメインメモリ１３である場合、処理がサブメモリ１４内だけで完了しないと判断する（Ｓ１５でＮｏ）。
【００９５】
システムコントローラ１２がサブメモリ１４内だけで処理が完了すると判断する場合（Ｓ１５でＹｅｓ）について説明する。ＣＰＵ１１が行う処理が状態通知処理のように、コピー対象プログラム・データだけで実行できるものである場合、ＣＰＵ１１は、コピー対象プログラム・データに含まれる状態通知プログラムおよびステータスデータを読み出す。ただし、上記Ｓ６の処理により、メインメモリ１３のアドレス0000_0000h〜0400_0000hに格納されていたコピー対象プログラム・データは、サブメモリ１４にコピーされている。しかしながら、上記Ｓ７の処理によりアドレス変換機能が有効になっているため、図４で示されるように、上記コピー処理が行われる前と同じように、ＣＰＵ１１がアドレス0000_0000h以上0400_0000h未満の領域を指定アドレスとすることで、アドレス変換回路２９ａの変換機能により、内部バス２９は、サブメモリ１４にアクセスすることとなる。
【００９６】
このように、ＣＰＵ１１を含むバスマスタ側からみれば、メインメモリ１３のアドレスを指示することでサブメモリ１４にアクセスすることができる。すなわち、ＣＰＵ１１は、コピー対象プログラム・データがサブメモリ１４にコピーされていても、メインメモリ１３のアドレスを指定することで、所望のプログラム・データにアクセスすることができる。サブメモリ１４は、上記Ｓ１３において復帰しているため、ＣＰＵ１１は、正常に処理を行うことができる。処理が終了すると、ＣＰＵ１１は、再度低消費電力モードに移行することを決定し、上記Ｓ９に戻る。
【００９７】
一方、システムコントローラ１２がサブメモリ１４内だけで処理が完了しないと判断する場合（Ｓ１５でＮｏ）について説明する。ＣＰＵ１１が行う処理が印字動作処理のように、コピー対象プログラム・データだけで実行できないものである場合、ＣＰＵ１１は、コピー対象プログラム・データに含まれない印字プログラムを読み出すために、アドレス0400_0000h〜1000_0000h内の所定領域を指定アドレスとする。該指定アドレスは、アドレス変換回路２９ａにより変換されないため、そのままアクセス先アドレスとなる。該アクセス先アドレス0400_0000h〜1000_0000hは、メインメモリ１３内の領域である。しかしながら、メインメモリ１３がまだメモリ省電力モードであるため、メインメモリコントローラ２６は、メインメモリ１３にアクセスすることができない。これにより、システムコントローラ１２は、サブメモリ１４内だけで処理が完了しないことを判断することができる。
【００９８】
システムコントローラ１２がサブメモリ１４内だけで処理が完了しないと判断すると（Ｓ１５でＮｏ）、メインメモリコントローラ２６は、メインメモリ１３を通常動作モードに復帰させる（Ｓ１６）。このとき、メインメモリコントローラ２６は、ＣＰＵ１１に対して、メインメモリ１３が通常動作モードに復帰したことを通知するメインメモリ復帰通知を送る。
【００９９】
メインメモリコントローラ２６からのメインメモリ復帰通知を受けたＣＰＵ１１は、サブメモリ１４にコピーしていたコピー対象プログラム・データをメインメモリ１３に戻すために、システムコントローラ１２に対してコピー指示を出力する。コピー指示を受けたＤＭＡコントローラ２２は、コピー対象プログラム・データを、元のメインメモリ１３のアドレス0000_0000h〜0400_0000h領域に戻す処理を行う（Ｓ１７）。
【０１００】
このとき、アドレス変換回路２９ａの機能が有効であるため、ＤＭＡコントローラ２２は、上記Ｓ６と同様に、アドレス0000_0000h〜0400_0000hの領域に格納されているプログラムおよびデータを、アドレス1000_0000h〜1400_0000hの領域にコピーすることを内部バスに指示すればよい。これにより、内部バス２９は、指定されたアドレスを変換し、アドレス1000_0000h〜1400_0000hの領域に格納されているプログラム・データをアドレス0000_0000h〜0400_0000hの領域にコピーする指示を、メインメモリコントローラ２６およびサブメモリコントローラ２７に伝達する。この結果、サブメモリ１４にコピーされていたコピー対象プログラム・データは、再び、メインメモリ１３の所定の領域に復旧される（Ｓ１７）。
【０１０１】
これにより、メインメモリ１３がメモリ省電力モードに移行している間にサブメモリ１４内で編集されたステータスデータ等の最新情報を、メインメモリ１３に反映させることができ、メインメモリ１３が最新情報に更新される。よって、ＣＰＵ１１は、メインメモリ１３にコピーされた最新情報を基に、処理を実行することができる。
【０１０２】
その後、ＣＰＵ１１は、アドレス変換回路２９ａの機能を有効から無効に切り替えるために、システムコントローラ１２に対してアドレス変換オフ指示を出力する。これにより、アドレス変換回路２９ａは、アドレス変換機能を無効にする（Ｓ１８）。その後、Ｓ１の通常動作モードにおける処理ステップ（Ｓ１）に戻る。
【０１０３】
以上のように、本実施形態のシステムコントローラ１２は、ＣＰＵ１１と、プログラムおよびデータを記憶するメインメモリ１３とに接続され、定常状態モード時、ＣＰＵ１１が処理を行う場合に、該ＣＰＵ１１をメインメモリ１３にアクセスさせる。そして、システムコントローラ１２は、メインメモリ１３よりも小容量のサブメモリ１４に接続されている。さらに、メインメモリ１３を、少なくとも記憶内容の読み出しが可能な通常動作モード（通常状態）と、該通常状態よりも消費電力が小さいメモリ省電力モード（省電力状態）とを切り替えるメインメモリコントローラ２６と、メインメモリコントローラ２６がメインメモリ１３を通常動作モードからメモリ省電力モードに切り替える前に、メインメモリ１３に記憶されているプログラムおよびデータのうち予め定められた一部をサブメモリ１４に複写するＤＭＡコントローラ２２と、メインメモリ１３がメモリ省電力モードであるときにＣＰＵ１１が処理を行う場合、該処理に用いるプログラムおよびデータがＤＭＡコントローラ２２により複写されたものであれば、ＣＰＵ１１をサブメモリ１４にアクセスさせる内部バス２９とを備える。
【０１０４】
これにより、メインメモリ１３がメモリ省電力モードであり、かつ、複写したプログラムおよびデータに対してＣＰＵ１１がアクセスしたい場合、メインメモリ１３をメモリ省電力モードから復帰させる必要がなく、メインメモリ１３よりも小容量であり消費電力の少ないサブメモリ１４だけで処理が実行できる。
【０１０５】
また、予め定められたプログラムおよびデータが複写される。よって、メインメモリ１３がメモリ省電力モードであるときに頻繁に起動するようなプログラムおよび該プログラムに必要なデータを複写するものとして予め設定することにより、ＣＰＵ１１は、サブメモリ１４だけで処理を実行でき、メインメモリ１３がメモリ省電力モードから通常動作モードに復帰する頻度を一層低くすることができる。それゆえ、消費電力の低減を図ることができる。また、ＣＰＵ１１内に特許文献１に記載されているような特殊なキャッシュメモリを設ける必要がないため、汎用のＣＰＵを使用することができる。
【０１０６】
さらに、メインメモリコントローラ２６がメインメモリ１３をメモリ省電力モードから通常動作モードへ復帰させた後、ＤＭＡコントローラ２２は、サブメモリ１４が記憶するプログラムおよびデータを、メインメモリ１３の元の記憶領域に複写しなおす。
【０１０７】
そのため、メインメモリ１３がメモリ省電力モードであるときにＣＰＵ１１がサブメモリ１４にアクセスしたときの最新情報を含むプログラムおよびデータが、メインメモリ１３に複写されることとなる。その結果、メインメモリ１３が通常動作モードに復帰した後、ＣＰＵ１１は、メインメモリ１３にアクセスすることにより最新の情報を含むプログラムおよびデータで処理を実行することができる。また、メインメモリ１３が通常動作モードに復帰している状態において、サブメモリ１４を他の用途に利用することができる。
【０１０８】
さらに、メインメモリ１３およびサブメモリ１４の記憶領域には、該記憶領域を指定するためのアドレスが付与されている。そして、システムコントローラ１２は、ＣＰＵ１１からアクセス先の記憶領域を指定するアクセス先アドレスを受けるＣＰＵインターフェース２１と、ＤＭＡコントローラ２２が複写したプログラムおよびデータの複写元アドレスを、複写先アドレスに変換するアドレス変換回路２９ａとを備える。そして、内部バス２９は、メインメモリ１３がメモリ省電力モードであるとき、ＣＰＵインターフェース２１が受信したアクセス先アドレスをアドレス変換回路２９ａにより変換させ、ＣＰＵ１１を変換後のアドレスが指定する記憶領域にアクセスさせる。それゆえ、ＣＰＵ１１は、メインメモリ１３がメモリ省電力モードであるか否かに応じて、アクセス先のアドレスを変更する必要がない。
【０１０９】
また、上記コピー処理は、ＤＭＡコントローラ２２が行う。そのため、該コピー処理をＣＰＵ１１で行う必要がなく、ＣＰＵ１１に対する負担を削減することができる。
【０１１０】
また、サブメモリコントローラ２７は、ＤＭＡコントローラ２２がプログラムおよびデータをメインメモリ１３からサブメモリ１４にコピー後に、サブメモリ１４を省電力モード（省電力状態）とする。その後、ＣＰＵ１１が処理を行うときにサブメモリ１４を通常動作モードに復帰させる。よって、メインメモリ１３がメモリ省電力モードに移行してから次にＣＰＵ１１が処理を行うまでの間、サブメモリ１４における消費電力を削減し、一層の省電力化を図ることができる。
【０１１１】
〔実施形態２〕
上記実施形態では、定常状態モード時に印字出力データを一時的に格納するためのサブメモリ１４に、該サブメモリ１４の容量だけで実行可能なプログラムおよびその必要データを低消費電力モード移行時にメインメモリ１３からコピーする構成とした。定常状態モード時においてサブメモリ１４にはＣＰＵ１１にてデータ変換処理された印字出力データが記憶されるため、ＣＰＵ１１は、サブメモリ１４に対してアクセスする必要がある。そのため、図１に示したように、サブメモリ１４は内部バス２９に接続されている構成であった。
【０１１２】
しかしながら、内部バス２９と直接接続されているサブメモリを有さず、内部バス２９と接続されていないサブメモリを有する情報処理装置もある。例えば、プリンタに含まれる情報処理装置の場合、エンジンインターフェースに直結され、プリンタエンジン専用メモリとして使用されているサブメモリのみを有する構成である。この場合、サブメモリは、エンジンインターフェース専用で内部バスには接続されていないため、ＣＰＵ１１やＤＭＡコントローラ２２は、該サブメモリに直接アクセスすることができない。
【０１１３】
本実施形態は、このように定常状態モード時にＣＰＵやＤＭＡコントローラが直接アクセスできないサブメモリであっても、該サブメモリを低消費電力モード時に利用することにより、省電力化を図る構成である。
【０１１４】
本実施形態について、図５，図６に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１１５】
図５は、本実施形態におけるプリンタコントローラ（情報処理装置）１０１の構成、および、プリンタコントローラ１０１を含むプリンタ１０２およびパーソナルコンピュータ３との関係を示すブロック図である。
【０１１６】
図５に示されるように、プリンタ１０２は、プリンタコントローラ１０１と、プリンタエンジン５とを備えている。
【０１１７】
プリンタコントローラ１０１は、上記プリンタコントローラ１と同様に、印字動作処理や状態通知処理などの各種処理を行う。プリンタコントローラ１０１は、図５に示されるように、ＣＰＵ１１と、システムコントローラ１１２と、メインメモリ１３と、サブメモリ１１４と、その他のデバイスであるＲＯＭ・Ｉ／Ｏ１５とを備えている。
【０１１８】
サブメモリ１１４は、メインメモリよりも小容量のメモリであり、例えば、６４ＭＢのＲＡＭである。サブメモリ１１４は、定常モード時において、プリンタエンジン５専用のメモリとして使用される。また、サブメモリ１１４は、書き込み／読み出しを可能とする通常動作モードと、書き込み／読み出しはできないが記憶している内容を保持することができ、通常動作モードよりも消費電力の少ないメモリ省電力モードとを有している。
【０１１９】
システムコントローラ１１２は、接続されている各デバイスの制御、および、各デバイス間のデータおよびプログラムの転送を行うものである。
【０１２０】
システムコントローラ１１２は、図５で示されるように、ＣＰＵインターフェース２１、ＤＭＡコントローラ２２、エンジンインターフェース１２３、ネットワークインターフェース２４、Ｉ／Ｏインターフェース２５、メインメモリコントローラ２６、サブメモリコントローラ１２７、内部バス２９およびバイパス回路３０を備えている。
【０１２１】
エンジンインターフェース１２３は、内部バス２９を介して、メインメモリ２３やＲＯＭ・Ｉ／Ｏ１５から所望のデータ等の転送を起動するものである。また、エンジンインターフェース１２３は、サブメモリコントローラ１２７と直接接続されており、サブメモリ１１４を専用のメモリとして使用することができる。
【０１２２】
サブメモリコントローラ１２７は、サブメモリ１１４へのプログラムおよびデータの書き込み／読み出し処理を行うものであり、エンジンインターフェース１２３専用のメモリとして設置されている。また、サブメモリコントローラ１２７は、サブメモリ１１４におけるメモリ省電力モードと通常動作モードとを切り替える。
【０１２３】
バイパス回路３０は、サブメモリコントローラ１２７と内部バス２９とに接続されており、サブメモリコントローラ１２７と内部バス２９とを中継するための回路である。バイパス回路３０は、ＣＰＵ１１からのバイパス回路オン／オフ指示に応じて、サブメモリコントローラ１２７と内部バス２９との接続／遮断を切り替える。
【０１２４】
ＤＭＡコントローラ２２は、上記実施形態と同様に、ＣＰＵ１１からのコピー指示に応じて、予め定められたアドレスに対応するメインメモリ１３（または、サブメモリ１１４）の領域に格納されているプログラムおよびデータ（すなわち、コピー対象プログラム・データ）を、予め定められたアドレスに対応するサブメモリ１１４（または、メインメモリ１３）の領域にコピーする処理を行う。なお、該コピー処理が実行されるときは、後述するようにバイパス回路３０により内部バス２９とサブメモリコントローラ１２７とが接続されているため、サブメモリ１１４のアドレスが内部バス２９のアドレスマップ上にマッピングされる。この結果、ＤＭＡコントローラ２２は、サブメモリ１１４にアクセスすることができる。
【０１２５】
また、上記実施形態と同様に、内部バス２９が備えるアドレス変換回路２９ａは、ＤＭＡコントローラ２２がコピー処理を実行する際のコピー元アドレスをコピー先アドレスに変換するとともに、コピー先アドレスをコピー元アドレスに変換する。
【０１２６】
次に、プリンタ１０２における処理の流れについて、図６のフローチャートを参照しながら説明する。
【０１２７】
まず、プリンタ１０２に対する主電源が入ると、プリンタコントローラ１０１のＣＰＵ１１、メインメモリ１３およびサブメモリ１１４を含む各デバイスに電力が供給され、定常状態モードにおいて各処理が行われる（Ｓ１）。なお、主電源が入れられたとき、アドレス変換回路２９ａの機能が無効であり、コピー対象プログラム・データがメインメモリ１３の所定領域に格納されている。
【０１２８】
なお、本実施形態では、サブメモリ１１４がエンジンインターフェース１２３専用メモリであるため、ＣＰＵ１１は、プリンタ言語データから演算処理された印字出力データをメインメモリ１３に格納する。そして、エンジンインターフェース１２３は、メインメモリ１３に格納された印字出力データを読み出してプリントエンジン２３に出力することにより、印字動作を実現する。以上により、印字処理が完了する。また、エンジンインターフェース１２３は、メインメモリ１３に格納された印字出力データを読み出してプリントエンジン２３に出力する際、サブメモリ１１４を利用してもよい。
【０１２９】
印字処理を含む各処理が完了する（Ｓ２）と、ＣＰＵ１１は、該完了時刻からの経過時間の計測を開始する（Ｓ３）。
【０１３０】
次に、ＣＰＵ１１は、通信ネットワーク４を介してネットワークインターフェース２４が何らかの指示を受信したか否かを判断する（Ｓ４）。指示を受信した場合（Ｓ４でＹｅｓ）、ＣＰＵ１１は、ネットワークインターフェース２４が受信した指示に応じて、定常状態モードでの処理ステップ（Ｓ１）に戻る。このとき、ＣＰＵ１１は、Ｓ３で計測していた経過時間をリセットする。
【０１３１】
指示を受信しない場合（Ｓ４でＮｏ）、ＣＰＵ１１は、Ｓ３で計測開始している経過時間が予め設定されている指定時間（例えば、３０分）に達したか否かを判断する（Ｓ４）。指定時間に達していない場合（Ｓ５でＮｏ）、Ｓ４の処理に戻る。
【０１３２】
指定時間に達した場合（Ｓ５でＹｅｓ）、ＣＰＵ１１は、低消費電力モードへの移行を決定する。
【０１３３】
ＣＰＵ１１は、低消費電力モードへの移行を決定すると、まずバイパス回路３０の機能を有効とするために、バイパス回路オン指示をシステムコントローラ１１２に出力する。これにより、バイパス回路３０は、内部バス２９とサブメモリコントローラ１２７とを接続する（Ｓ２１）。このとき、内部バス２９のアドレスマップにサブメモリ１１４の領域がマッピングされる。
【０１３４】
次に、ＣＰＵ１１は、コピー指示をシステムコントローラ１１２に出力する。コピー指示を受けたＤＭＡコントローラ２２は、メインメモリ１３からサブメモリ１１４へ、コピー対象プログラム・データ（状態通知プログラムおよびステータスデータなど）のコピー処理を実行させる。例えば、コピー対象プログラムおよびデータがメインメモリ１３のアドレス0000_0000h〜0400_0000hの領域に格納されている場合、ＤＭＡコントローラ２２は、アドレス0000_0000h以上0400_0000h未満に対応する領域に格納されているコピー対象プログラム・データを、サブメモリ１１４（アドレス1000_0000h以上1400_0000h未満に対応する領域）にコピーする（Ｓ２２）。
【０１３５】
次に、ＣＰＵ１１は、アドレス変換回路２９ａの機能を有効とするアドレス変換オン指示をシステムコントロール１１２に出力する（Ｓ２３）。アドレス変換オン指示を受けたアドレス変換回路２９ａは、バスマスタ側で指定されたアドレス0000_0000h以上0400_0000h未満について、その先頭０を１に変換するとともに、バスマスタ側で指定されたアドレス1000_0000h以上1400_0000h未満について、その先頭１を０に変換する。なお、バスマスタ側でアドレス0000_0000h以上0400_0000h未満およびアドレス1000_0000h以上1400_0000h未満以外のアドレスが指定された場合、アドレス変換回路２９ａは、指定アドレスの変換を行わない。
【０１３６】
次に、ＣＰＵ１１は、メインメモリ１３をメモリ省電力モードとするメインメモリ省電力モード移行指示を、システムコントローラ１１２に出力する。該メインメモリ省電力モード移行指示を受けたメインメモリコントローラ２６は、メインメモリ１３をメモリ省電力モードに切り替える（Ｓ２４）。
【０１３７】
続いて、ＣＰＵ１１は、サブメモリ１１４をメモリ省電力モードとするサブメモリ省電力モード移行指示を、システムコントローラ１１２に出力する。該サブメモリ省電力モード移行指示を受けたサブメモリコントローラ１２７は、サブメモリ１１４をメモリ省電力モードに切り替える（Ｓ２５）。
【０１３８】
さらに、ＣＰＵ１１は、自身もＣＰＵ省電力モードに移行する（Ｓ２６）。これにより、プリンタコントローラ１０１は、低消費電力モードとなる。
【０１３９】
次に、ＣＰＵ１１は、ネットワークインターフェース２４からの復帰要求信号の有無を判断する（Ｓ２７）。復帰要求信号がない場合（Ｓ２７でＮｏ）、Ｓ２７の処理を繰り返す。一方、復帰要求信号を受けた場合（Ｓ２７でＹｅｓ）、ＣＰＵ１１は、自身のクロック数を上げて、ＣＰＵ省電力モードから復帰する（Ｓ２８）。また、ＣＰＵ１１は、復帰するとともに、システムコントローラ１１２に対して復帰指示を送る。
【０１４０】
ＣＰＵ１１からの復帰指示を受けたシステムコントローラ１１２では、サブメモリコントローラ１２７が、サブメモリ１１４を通常動作モードに復帰させる（Ｓ２９）。
【０１４１】
次に、ＣＰＵ１１は、ネットワークインターフェース２４が受信した指示に応じた処理を開始する（Ｓ３０）。すなわち、ＣＰＵ１１は、該処理を実行するためのプログラムおよびデータをメモリから取り出すためにアドレスを指定してシステムコントローラ１１２に送る。
【０１４２】
次に、システムコントローラ１１２は、ＣＰＵ１１が実行する処理がサブメモリ１１４内だけで完了するか否かを判断する（Ｓ３１）。具体的には、内部バス２９がアクセスする領域がサブメモリ１１４だけである場合、システムコントローラ１１２は、処理がサブメモリ１１４内だけで完了すると判断し（Ｓ３１でＹｅｓ）、内部バス２９がアクセスする領域がメインメモリ１３である場合、システムコントローラ１１２は、処理がサブメモリ１１４内だけで完了しないと判断する（Ｓ３１でＮｏ）。
【０１４３】
Ｓ３１における処理は、上記実施形態において説明したＳ１５と同様であるため、ここでは詳細な説明を省略する。Ｓ３１でＹｅｓの場合、上記Ｓ２５に戻る。
【０１４４】
一方、Ｓ３１でＮｏの場合、メインメモリコントローラ２６は、メインメモリ１３を通常動作モードに復帰させる（Ｓ３２）。このとき、メインメモリコントローラ２６は、ＣＰＵ１１に対して、メインメモリ１３が通常動作モードに復帰したことを通知するメインメモリ復帰通知を送る。
【０１４５】
メインメモリコントローラ２６からのメインメモリ復帰通知を受けたＣＰＵ１１は、サブメモリ１１４にコピーしていたコピー対象プログラム・データをメインメモリ１３に戻すために、システムコントローラ１１２に対してコピー指示を出力する。コピー指示を受けたＤＭＡコントローラ２２は、コピー対象プログラム・データを、元のメインメモリ１３のアドレス0000_0000h〜0400_0000h領域に戻す（Ｓ３３）。
【０１４６】
このとき、アドレス変換回路２９ａの機能が有効であるため、ＤＭＡコントローラ２２は、上記Ｓ２２と同様に、アドレス0000_0000h〜0400_0000hの領域に格納されているプログラムおよびデータを、アドレス1000_0000h〜1400_0000hの領域にコピーすることを内部バスに指示すればよい。これにより、内部バス２９は、アドレスを変換し、アドレス1000_0000h〜1400_0000hの領域に格納されているコピー対象プログラム・データをアドレス0000_0000h〜0400_0000hの領域にコピーする指示を、メインメモリコントローラ２６およびサブメモリコントローラ１２７に伝達する。この結果、サブメモリ１１４に移動されていたコピー対象プログラム・データは、再び、メインメモリ１３の所定の領域に戻される。
【０１４７】
その後、ＣＰＵ１１は、アドレス変換回路２９ａの機能を有効から無効に切り替えるために、システムコントローラ１１２に対してアドレス変換オフ指示を出力する。これにより、アドレス変換回路２９ａは、アドレス変換機能を無効にする（Ｓ３４）。
【０１４８】
さらに、ＣＰＵ１１は、バイパス回路３０の機能を無効にするバイパス回路オフ指示をシステムコントローラ１１２に出力する。これにより、バイパス回路３０は、サブメモリコントローラ１２７と内部バス２９とを遮断させる（Ｓ３５）。そして、定常状態モードにおける処理ステップ（Ｓ１）に戻る。
【０１４９】
以上のように、本実施形態では、定常状態モード時にエンジンインターフェース専用メモリであるサブメモリ１１４に、該サブメモリ１１４の容量だけで実行可能なプログラムおよびその必要データを、低消費電力モード移行時にメインメモリ１３からコピーする。同時に、サブメモリコントローラ１２７と内部バス２９との接続を行う。これにより、低消費電力モード時においてコピーしたプログラムに基づいた処理の実行が指示された場合、サブメモリ１１４だけを復帰させるだけで、処理を行うことができる。つまり、大容量のメインメモリ１３を復帰させる必要がないため、省電力化を図ることができる。
【０１５０】
また、本実施形態のシステムコントローラ１１２は、ＣＰＵ１１からサブメモリ１４へのアクセスの可否を切り替えるバイパス回路３０を備えている。そして、該バイパス回路３０は、少なくともメインメモリ１３がメモリ省電力モードであるときに、ＣＰＵ１１からサブメモリ１４へのアクセスを可能とする。そして、メインメモリ１３が通常動作モードに復帰したとき、ＣＰＵ１１からサブメモリ１４へのアクセスを不可とすることで、サブメモリ１４をＣＰＵ１１以外のデバイス（例えば、本実施形態ではプリンタエンジン５）のデバイス専用の記憶手段として使用することができる。
【０１５１】
なお、本実施形態では、サブメモリ１１４をシステムコントローラ１１２の外部としたが、システムコントローラ１１２がサブメモリ１１４を備えていてもよい。この場合、サブメモリ１１４を除くシステムコントローラ１１２がメインメモリ１３、サブメモリ１１４等のデバイスを制御する制御装置といえる。
【０１５２】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１５３】
最後に、システムコントローラ１２・１１２の各ブロックは、ハードウェアロジックによって構成してもよいし、次のように演算手段（ＣＰＵ１１または別のＣＰＵ）を用いてソフトウェアによって実現してもよい。
【０１５４】
すなわち、システムコントローラ１２・１１２は、各機能を実現する省電力制御プログラムの命令を実行するＣＰＵ、上記省電力制御プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアであるシステムコントローラ１２・１１２の省電力制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を、システムコントローラ１２・１１２に供給し、そのコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
【０１５５】
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などを用いることができる。
【０１５６】
また、システムコントローラ１２・１１２を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（virtual private network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された搬送波あるいはデータ信号列の形態でも実現され得る。
【産業上の利用可能性】
【０１５７】
本発明の制御装置または情報処理装置によれば、汎用の演算処理装置を用いることができるとともに、従来よりも省電力化を図ることができる。そのため、プリンタや、ＡＶ機器、パーソナルコンピュータなどの電子機器に適用することができる。ここで、電子機器とは、ＣＰＵなどの演算処理装置と２つの記憶部と該２つの記憶部の読み出し／書き込み処理を行う制御装置とを備えていればよい。
【図面の簡単な説明】
【０１５８】
【図１】本発明の一実施形態を示すものであり、プリンタコントローラの構成を示すブロック図である。
【図２】アドレス変換機能が無効であるときのアドレスマッピングを示す図である。
【図３】アドレス変換機能が有効であるときのアドレスマッピングを示す図である。
【図４】上記プリンタコントローラにおける処理の流れを示すフローチャートである。
【図５】本発明の他の実施形態を示すものであり、プリンタコントローラの構成を示すブロック図である。
【図６】図５に示すプリンタコントローラにおける処理の流れを示すフローチャートである。
【符号の説明】
【０１５９】
１・１０１    プリンタコントローラ（情報処理装置）
１１    ＣＰＵ（演算処理装置）
１２・１１２    システムコントローラ（制御装置）
１３    メインメモリ（第１記憶部）
１４・１１４    サブメモリ（第２記憶部）
２２    ＤＭＡコントローラ（複写手段）
２６    メインメモリコントローラ（第１電力切り替え手段）
２７・１２７    サブメモリコントローラ（第２電力切り替え手段）
２９    内部バス（アクセス制御手段）
２９ａ    アドレス変換回路（アドレス変換手段）
３０    バイパス回路（アクセス切り替え手段）
【図１】
2006004284.tif 000003
【図２】
2006004284.tif 000004
【図３】
2006004284.tif 000005
【図４】
2006004284.tif 000006
【図５】
2006004284.tif 000007
【図６】
2006004284.tif 000008