(57)【要約】【課題】  連続読出し・書込み動作時の素子温度が上昇した状態では容量素子に蓄積された電荷は減衰しやすいため、連続読出し・書込み動作直後にセルフリフレッシュモードに切換った場合、温度が安定するまでの間は通常時よりも短い周期でのリフレッシュが必要とされる。【解決手段】  クロックパルスを分周した分周比の異なる出力パルスを発生させ、セルフリフレッシュの最初は短周期のリフレッシュ周期とし、その後半導体メモリ装置の表面温度が低下した後は長周期のリフレッシュ周期とするリフレッシュ方法及びそれを備えた半導体メモリ装置を提供する。【選択図】      図１
2006146992.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリ装置のリフレッシュ方法において、リフレッシュサイクルモードになったとき、第１の分周回路により第１及び第２の分周パルスを発生させ、前記第１の分周パルスによりリフレッシュ動作を行い、さらに第２の分周回路によりリフレッシュ期間を計測させ、所定期間経過後には前記第２の分周パルスによりリフレッシュすることを特徴とする半導体メモリ装置のリフレッシュ方法。
【請求項２】
半導体メモリ装置のリフレッシュ方法において、リフレッシュサイクルの前記所定期間経過後は、周期選択回路は制御信号を入力され、前記第２の分周回路出力レベルにかかわらず一定レベルを保持し、前記第２の分周パルスによりリフレッシュすることを特徴とする請求項１に記載の半導体メモリ装置のリフレッシュ方法。
【請求項３】
前記所定期間は、５秒以上、１００秒以下の期間であることを特徴とする請求項２記載の半導体メモリ装置のリフレッシュ方法。
【請求項４】
半導体メモリ装置において、クロックパルスを分周する第１の分周回路と、制御パルスの入力に応答して前記クロックパルスを分周する第２の分周回路と、前記第１の分周回路の出力と周期選択信号の出力に応じてリフレッシュパルスを発生させるリフレッシュパルス発生回路と、前記第２の分周回路の出力に応じて前記リフレッシュパルスの発生周期を変化させる周期選択信号を発生させる周期選択回路と、前記リフレッシュパルスに応じてリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、前記リフレッシュアドレスに応答して所定のワード線を活性化するデコード手段と、アレイ状に設けられた複数のメモリセルとそれらにそれぞれ接続された複数のビット線およびワード線を含むメモリセルアレイを有する事を特徴とする半導体メモリ装置。
【請求項５】
前記第１の分周回路は短周期の第１の分周パルスと、長周期の第２の分周パルスとを発生させることを特徴とする請求項４記載の半導体メモリ装置。
【請求項６】
前記第２の分周回路が複数のフリップフロップにより、数秒から、数十秒のの時間を計測する手段を持つことを特徴とする請求項４記載の半導体メモリ装置。
【請求項７】
前記リフレッシュパルス発生回路が前記周期選択信号に応答してリフレッシュパルス発生周期を制御する手段を有する事を特徴とする請求項４記載の半導体メモリ装置。
【請求項８】
前記周期選択回路が前記第２の分周回路の出力に応答して前記周期選択信号を変化させる手段を有する事を特徴とする請求項４記載の半導体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に係り、特にリフレッシュ動作を必要とする半導体メモリ装置のリフレッシュ方法及びそれを備えた半導体メモリ装置に関する。
【背景技術】
【０００２】
半導体メモリ装置の１つにダイナミック・ランダム・アクセス・メモリ（以下、ＤＲＡＭという）がある。このＤＲＡＭを構成するメモリセルは、一般に電荷蓄積用の容量素子と、この容量素子への入出力を制御するＭＯＳＦＥＴとからなる。メモリセルに記憶される情報は容量素子に蓄積された電荷で表されるが、この電荷は時間経過と共に減衰するため、記憶された情報を一定時間（リフレッシュ周期）毎に更新するリフレッシュ動作が必要である。
【０００３】
このリフレッシュ動作を効率よく行うため、半導体メモリ装置は複数の種類のリフレッシュ動作モードを備えている。例えば、外部から供給される入力信号ＣＡＳおよびＲＡＳを定められたタイミングで入力する事によりリフレッシュを開始するＣＢＲモード、メモリが一定時間以上待機状態を続けた時に一定間隔毎に自動的に全メモリセルに対してリフレッシュ動作を行うセルフリフレッシュモードなどである。
【０００４】
これらリフレッシュモードの他、通常の読出し／書込みの際には選択されたワード線に接続された全てのメモリセルの記憶内容がそれらメモリセルにそれぞれ接続されたビット線に供給され、これらビット線の電位がセンスアンプによってそれぞれ増幅された後、各々のメモリセルにその記憶内容が再度格納されるので、一種のリフレッシュ動作が行われる。
【０００５】
これらのリフレッシュ動作時の消費電流はリフレッシュする時間間隔（リフレッシュ周期）に依存し、低消費電流化のためにはリフレッシュ周期を長くする必要がある。しかしリフレッシュ周期を長くした場合にはメモリセルに蓄積された電荷が減衰し、書き込まれた情報が失われてしまう虞がある。またメモリセルに蓄積された電荷の減衰量は温度に依存し、高い温度においては電荷の減衰する速度が速くなる傾向をもっている。
【０００６】
このためリフレッシュ動作を低消費電流で、効率よく行うためにいろいろの工夫がなされている。特許文献１には、セルフリフレッシュモードにおいて最初の1回目は短いリフレッシュ周期でリフレッシュを行い、その後は長いリフレッシュ周期でリフレッシュする技術が開示されている。特許文献２にはさらに記憶装置に入力されるコマンドに従って、オートリフレッシュ時とセルフリフレッシュ時とのリフレッシュ周期を異なるように設定する技術が開示されている。また特許文献３には半導体チップの温度を測定し、チップ温度に応じリフレッシュ周期を変更している。
【０００７】
【特許文献１】特開平０５−０３６２７４号公報
【特許文献２】特開２００２−３７３４８９号公報
【特許文献３】特開２００２−３４３０７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
半導体メモリ装置のメモリセルに蓄積された電荷の減衰量は温度に依存している。このために効率よく、低消費電流でリフレッシュ動作を行わせるには高温においては短いリフレッシュ周期でリフレッシュを行い、低温においては長いリフレッシュ周期で行うことが好ましい。
【０００９】
しかし、特許文献１と特許文献２においては、半導体メモリ装置の温度変化の対する効果的なリフレッシュ方法は開示されていない。従って半導体メモリ装置の温度変化の対する効果的なリフレッシュ方法は解決されずに問題は残されたままである。特許文献３においては、半導体メモリ装置の温度変化に対応しているが、半導体チップの温度測定部を設ける必要があり、構成が複雑になる問題点が新たに発生する。従って、半導体メモリ装置の温度変化に対応するリフレッシュ動作を低消費電流で、効率よく行うためにはさらなる改善が望まれている。
【００１０】
本願の課題は、上記した問題に鑑み、連続読出し／書込み動作により高温状態から読出し／書込み動作が停止されリフレッシュモードに切換ったときの温度変化対応するリフレッシュ方法として、簡便で効率よく、かつ低消費電流で行うリフレッシュ方法及びそれを備えた半導体メモリ装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願の半導体メモリ装置のリフレッシュ方法は、リフレッシュサイクルモードになったとき、第１の分周回路により第１及び第２の分周パルスを発生させ、前記第１の分周パルスによりリフレッシュ動作を行い、さらに第２の分周回路によりリフレッシュ期間を計測させ、所定期間経過後には前記第２の分周パルスによりリフレッシュすることを特徴とする。
【００１２】
本願の半導体メモリ装置のリフレッシュ方法においては、リフレッシュサイクルの前記所定期間経過後は、周期選択回路は制御信号を入力され、前記第２の分周回路出力レベルにかかわらず一定レベルを保持し、前記第２の分周パルスによりリフレッシュすることを特徴とする。
【００１３】
本願の半導体メモリ装置のリフレッシュ方法においては、前記所定期間は、５秒以上、１００秒以下の期間であることを特徴とする。
【００１４】
本願の半導体メモリ装置は、クロックパルスを分周する第１の分周回路と、制御パルスの入力に応答して前記クロックパルスを分周する第２の分周回路と、前記第１の分周回路の出力と周期選択信号の出力に応じてリフレッシュパルスを発生させるリフレッシュパルス発生回路と、前記第２の分周回路の出力に応じて前記リフレッシュパルスの発生周期を変化させる周期選択信号を発生させる周期選択回路と、前記リフレッシュパルスに応じてリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、前記リフレッシュアドレスに応答して所定のワード線を活性化するデコード手段と、アレイ状に設けられた複数のメモリセルとそれらにそれぞれ接続された複数のビット線およびワード線を含むメモリセルアレイを有する事を特徴とする。
【００１５】
本願の半導体メモリ装置においては、前記第１の分周回路は短周期の第１の分周パルスと、長周期の第２の分周パルスとを発生させることを特徴とする。
【００１６】
本願の半導体メモリ装置においては、前記第２の分周回路が複数のフリップフロップにより、数秒から、数十秒の時間を計測する手段を持つことを特徴とする。
【００１７】
本願の半導体メモリ装置においては、前記リフレッシュパルス発生回路が前記周期選択信号に応答してリフレッシュパルス発生周期を制御する手段を有する事を特徴とする。
【００１８】
本願の半導体メモリ装置においては、前記周期選択回路が前記第２の分周回路の出力に応答して前記周期選択信号を変化させる手段を有する事を特徴とする。
【発明の効果】
【００１９】
本願の半導体メモリ装置のリフレッシュ方法は、リフレッシュサイクルモードになったとき、第１の分周回路により短周期のパルスを発生させ、第２の分周回路により長周期のパルスを発生させるとともに、前記短周期のパルスによりリフレッシュ動作を行い、さらに第２の分周回路によりリフレッシュ期間を計測させ、所定期間経過後には前記長周期パルスによりリフレッシュする。
【００２０】
リフレッシュサイクルモードの当初における半導体メモリ装置の表面温度が高いときは短周期のリフレッシュ動作とし、表面温度が低くなると長周期のリフレッシュ動作とすることで、読み出し・書込み動作直後の素子温度上昇時にリフレッシュ動作に切換った場合でも、リフレッシュ特性悪化によるデータの消失を防ぐ効果が得られる。
【００２１】
本願の構成とすることで、低消費電流で効率の良いリフレッシュ方法及びそのリフレッシュ方法を備えた半導体メモリ装置が得られる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の半導体メモリ装置及びそのリフレッシュ方法について、図を参照して説明する。
【実施例１】
【００２３】
本発明の第１の実施例について図１〜３及び図５を用いて説明する。図１には半導体メモリ装置のうち本願のリフレッシュ動作に関連する構成図、図２にはリフレッシュ周期制御部の回路図、図３には動作を示す波形図を示す。図５には半導体メモリ装置の連続読出し／書込み動作状態から、読出し／書込み動作が停止されたときの半導体メモリ装置のパッケージ表面温度変化を示す。
【００２４】
図１を参照すると、第１および第２の分周回路１０６、１０８、周期選択回路１０７、リフレッシュパルス発生回路１０５を備えたリフレッシュ周期制御部１１０と、リフレッシュカウンタ１０４と、ロウデコーダ１０３と、センスアンプ１０２と、複数のビット線及びワード線を含むメモリセルアレイ１０１とから半導体メモリ装置は構成される。
【００２５】
メモリセルアレイ１０１は各々１つのＮチャネルトランジスタと１つの容量素子から成り、アレイ状に配置された複数のメモリセルＭＣで構成される。ビット線ＢＬはセンスアンプ１０２に接続されており、センスアンプ１０２はビット線ＢＬの電位を増幅する。ロウデコーダ１０３は入力されるロウアドレスに応じて１本のワード線ＷＬを選択する。
【００２６】
メモリセルデータ読み出し時には選択されたワード線に接続されたメモリセルの情報はセンスアンプで増幅され図示していないカラムデーコダ、入出力回路からデータ出力される。またデータ書込み時には、入出力回路からのデータが逆方向にメモリセルに書き込まれる。
【００２７】
リフレッシュ動作時には、リフレッシュ周期制御部１１０からのリフレッシュパルス１１８にしたがってリフレッシュカウンタ１０４がリフレッシュアドレスを順次生成させ、リフレッシュアドレスに応答してロウデコーダ１０３が所定のワード線ＷＬを活性化させることで行われる。
【００２８】
第１の分周回路１０６はリフレッシュ周期を生成するための分周回路である。外部から入力される又は内部で生成される基準クロックパルス１１１を分周し、リフレッシュパルス発生回路１０５に対してリフレッシュ周期となる分周出力パルス１１２、１１３を発生する。分周比は特に制限されないが本実施例においては、分周出力パルス１１２、１１３はそれぞれ基準クロックパルス１１１を１／２、１／４に分周した信号である。
【００２９】
第２の分周回路１０８はセルフリフレッシュモードにおける経過時間を検出するための分周回路である。分周回路１０８は制御パルス１１５がロウレベルの間はリセット状態となり、セルフリフレッシュ動作時に制御パルス１１５がハイレベルになると基準クロックパルス１１１を１／２Ｎに分周した信号である分周出力信号１１６を分周期選択回路１０７に出力する。
【００３０】
この１／２Ｎに分周したサイクル時間Ｓ秒は、半導体メモリ装置のパッケージ表面温度が初期設定温度（周囲温度）に低下する時間に設定される。半導体メモリ装置のパッケージ表面温度の変化状況の１例を図５に示す。図５には、温度７５℃の環境において半導体メモリ装置の読出し・書込み動作を連続して行い、パッケージ表面温度の上昇した状態で動作を停止させた時（図５のｔ５１）のパッケージ表面温度の経時変化の一例である。読出し・書込み動作停止直後からパッケージ表面温度が１０℃下降するまでにおよそ２０秒を要しており、初期設定温度近くまで回復するにはさらに２０秒要している。すなわち前記Ｓ［秒］は数十秒程度の時間が必要となる。
【００３１】
周期選択回路１０７は、セルフリフレッシュ動作開始時に制御パルス１１５がハイレベルになるとハイレベルの周期選択信号１１４を出力する。セルフリフレッシュ動作開始後Ｓ秒経過し、分周回路１０８からの分周出力信号１１６がハイレベルとなると周期選択信号１１４をロウレベルに変化させる。周期選択信号１１４はセルフリフレッシュ動作開始時にはハイレベル、セルフリフレッシュ動作開始後Ｓ秒経過してロウレベル信号をリフレッシュパルス発生回路１０５に送る。
【００３２】
リフレッシュパルス発生回路１０５は、前記分周出力パルス１１２、１１３と前記周期選択信号１１４と制御パルス１１５に応答してリフレッシュパルス１１８を発生させる。リフレッシュパルス１１８はリフレッシュカウンタ１０４に供給されるとともに分周回路１０６をリセットする。
【００３３】
リフレッシュパルス発生回路１０５は周期選択信号１１４に応じて分周出力パルス１１２または分周出力パルス１１３を選択し、選択したパルスをリフレッシュパルス１１８としてリフレッシュカウンタ１０４に供給する。同時にリフレッシュパルス１１８は分周回路１０６内部のＤ−フリップフロップをリセットする。本実施例の場合、セルフリフレッシュ動作開始時の周期選択信号１１４がハイレベルの時は分周出力パルス１１２が選択され、基準クロックパルス１１１を１／２に分周した周期でリフレッシュパルス１１８が出力される。
【００３４】
一方セルフリフレッシュ動作開始からＳ秒経過し周期選択信号１１４がロウレベルに変化すると分周出力パルス１１３が選択され、基準クロックパルス１１１を１／４に分周した周期でリフレッシュパルス１１８が出力される。
【００３５】
リフレッシュカウンタ１０４は、リフレッシュパルス１１８に応じてリフレッシュアドレス１１７を発生させる。ロウデコーダ１０３は、リフレッシュアドレス１１７に応答して所定のワード線を選択し、活性化させることでリフレッシュ動作が行われる。
【００３６】
従って、セルフリフレッシュ開始時は周期選択信号１１４がハイレベルであり、基準クロック１１１の１／２に分周した周期でリフレッシュ動作が行われる。セルフリフレッシュ開始時からＳ秒経過後は周期選択信号１１４がハイレベルからロウレベルに変化することで基準クロックの１／４に分周した周期でリフレッシュ動作が行われる。
【００３７】
次に図２を用いてリフレッシュ周期制御部１１０を構成する分周回路１０６、１０８、周期選択回路１０７およびリフレッシュパルス発生回路１０５の具体的回路構成を説明する。
【００３８】
図２において、リフレッシュパルス発生回路１０５は、周期セレクタ２０３およびセレクタ２０４から構成される。また、分周回路１０６は、リフレッシュパルス１１８によってリセットされるＤ−フリップフロップ回路２０７、２０８から構成される。一方、分周回路１０８は、制御パルス１１５によってリセットされる複数台のＤ−フリップフロップ回路から構成される。周期選択回路１０７はＮＡＮＤ  ＳＲ−フリップフロップから構成される。
【００３９】
分周回路１０６はＤ−フリップフロップ回路２０７および２０８から構成される。Ｄ−フリップフロップ回路２０７は基準クロックパルス１１１を１／２に分周した分周出力パルス１１２を出力し、さらにＤ−フリップフロップ回路２０８は基準クロックパルス１１１を１／４に分周した分周出力パルス１１３を出力する。分周出力パルス１１２、１１３は周期セレクタ２０３に供給される。Ｄ−フリップフロップ回路２０７および２０８はリフレッシュパルス１１８によりリセットされ、そのから再び基準クロックパルスの分周が始まる。
【００４０】
分周回路１０８は制御パルス１１５によってリセットされるＮ台のＤ−フリップフロップ回路から構成される。制御パルス１１５がハイレベルになると、分周回路１０８は基準クロックパルス１１１を分周し、分周出力パルス１１６を出力する。Ｎ台のＤ−フリップフロップ回路を縦続接続し、基準クロックパルス１１１を１／２Ｎに分周する。分周回路１０８を構成するＤ−フリップフロップ回路は制御パルス１１５がロウレベルの時にそれぞれリセットされる。Ｄ−フリップフロップ回路から出力される分周出力信号１１６は周期選択回路１０７に供給される。
【００４１】
分周値２Ｎはセルフリフレッシュ動作開始からセルフリフレッシュ動作を短い周期で行う期間Ｓ秒によって定められる。この時の分周値２Ｎに基準クロックパルス１１１の周期Ｔ［秒］を乗じた値がセルフリフレッシュ動作を短い周期で行う期間Ｓ［秒］になるように回路を構成する。すなわち、２Ｎ［台］×Ｔ［秒］＝Ｓ［秒］となる。
【００４２】
Ｓ［秒］の目安として、温度７５℃の環境においてＤＲＡＭの読出し・書込み動作を連続して行い、パッケージ表面温度の上昇した状態で動作を停止させた時（図５のｔ５１）のパッケージ表面温度の経時変化の一例を図５に示す。読出し・書込み動作停止直後からパッケージ表面温度が１０℃下降するまでにおよそ２０秒を要しており、初期設定温度近くまで回復するにはさらに２０秒要している。すなわち前記Ｓ［秒］は数十秒程度の時間が必要となる。各種パッケージの放熱を考えると５秒から１００秒程度が良い。
【００４３】
周期選択回路１０７はＮＡＮＤ  ＳＲフリップフロップ回路により構成され、分周出力パルス１１６と制御パルス１１５に応答して周期選択信号１１４を出力する。セルフリフレッシュ動作が開始し、制御パルス１１５がハイレベルの時は周期選択信号１１４をハイレベルとして出力し、セルフリフレッシュ動作開始からＳ秒経過し分周出力パルス１１６がハイレベルになると周期選択信号１１４をロウレベルに変化させる。その後は、セルフリフレッシュ動作が終了するまで分周出力パルス１１６に因らず周期選択信号１１４はロウレベルとなる。
【００４４】
リフレッシュパルス発生回路１０５は、周期セレクタ２０３とセレクタ２０４で構成される。周期セレクタ２０３は周期選択信号１１４がハイレベルのとき分周出力パルス１１２がハイレベル、分周出力パルス１１３がロウレベルの組み合わせを選択する。周期選択信号１１４がロウレベルのとき分周出力パルス１１２、１１３共にハイレベルの組み合わせを選択し、選択したパルスを出力２１３としてセレクタ２０４に供給する。したがって周期選択信号１１４がハイレベルのとき短周期サイクルである分周出力パルス１１２を選択し、周期選択信号１１４がロウレベルのとき長周期サイクルである分周出力パルス１１３を選択することになる。
【００４５】
セレクタ２０４は制御パルス１１５がハイレベルのときに出力２１３がロウレベルからハイレベルに変化するとリフレッシュパルス１１８を出力する。リフレッシュパルス１１８は分周回路１０６のＤ−フリップフロップ２０７、２０８の状態をリセットし、その時点から再び基準クロックパルスの分周が始まる。
【００４６】
図１及び図２の回路の動作について、図３を参照して説明する。まずセルフリフレッシュ動作を行うため、制御パルス１１５がハイレベルとなり、分周回路１０６が基準クロックパルス１１１を分周した分周出力パルス１１２、１１３が発生する。本例ではその分周値はそれぞれ２、４に設定した場合の波形図を示している。
【００４７】
セルフリフレッシュ動作開始時においては、分周選択信号１１４はハイレベルとなっているため周期セレクタ２０３は分周出力パルス１１２を選択し、分周出力パルス１１２が出力２１３として出力される。出力２１３のワンショットパルスがセレクタ２０４に入力され、リフレッシュパルス１１８を発生する（図３の期間ｔ３１参照）。
【００４８】
リフレッシュカウンタ１０４にリフレッシュパルス１１８が供給されると、アドレス信号１１７をロウデコーダ１０３に供給し、ロウデコーダ１０３はこのアドレス信号１１７に応じたワード線を活性化させ、リフレッシュ動作を行う。この時リフレッシュパルス１１８は分周回路１０６をリセットするため、分周出力パルス１１２、１１３がリセットされ、これに伴って出力２１３がリセットされる。
【００４９】
セルフリフレッシュ動作が開始してからＳ秒後、分周出力信号１１６がハイレベルになると、周期選択回路１０７により周期選択信号１１４がハイレベルからロウレベルに変化する（図３の期間ｔ３２参照）。周期選択信号１１４が変化する事で周期セレクタ２０３は分周出力パルス１１３を選択されるため、これ以降の出力２１３のワンショットパルス発生およびセレクタ２０４のリフレッシュパルス１１８発生は、分周出力パルス１１３の出力が起点となる（図３の期間ｔ３３参照）。
【００５０】
分周出力パルス１１３は、分周出力パルス１１２に対して分周値が２倍に設定されており、従ってリフレッシュパルス１１８の発生周期はセルフリフレッシュ動作開始直後に対して約２倍長くなる。つまり、周期選択信号１１４がロウレベルの際のリフレッシュパルス１１８発生周期を従来の半導体メモリ装置と同等になるように基準クロックパルスの周波数を設定しておけば、周期選択信号１１４がハイレベルの際のリフレッシュパルス１１８発生周期は従来の約１／２となる。
【００５１】
以上説明したように、本実施例によれば、読出し・書込み動作の終了直後の素子温度が上昇時にセルフリフレッシュ動作を開始した場合に、素子温度が低下するまでの数十秒の間はセルフリフレッシュ動作が通常の１／２周期で行われる。素子温度が低下した後のセルフリフレッシュ動作は通常周期で行われる。このため、素子温度上昇時のリフレッシュ特性が悪化した状態におけるデータ消失の問題が解決できる。
【実施例２】
【００５２】
図４を参照して本発明の実施例２について説明する。第１の実施例が図１に示すように分周回路１０８が基準クロックパルス１１１を分周するのに対し、第２の実施例では分周回路１０８は別途生成される基準クロックパルス１１９を分周している。他の構成は実施例１と同様であり、同じ符号とし、動作も実施例１と同じためその説明は省略する。
【００５３】
基準クロックパルス１１９は基準クロックパルス１１１に対して周期の長い信号を用いる事で、分周回路１０８に含まれるＤ−フリップフロップの台数を減らすことが可能となり、回路規模を縮小できる利点がある。
【００５４】
本実施例においても、連続読み出し／書込み動作が行われ半導体メモリ装置の温度が上昇した時点で、読み出し／書込み動作が停止されセルフリフレッシ動作になったとき、最初は短い周期でリフレッシュ動作を行い、温度が低下した後、長い周期でリフレッシュ動作を行うことで、効率のよい、低消費電流のリフレッシユ方法が得られる。
【００５５】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００５６】
【図１】実施例１における半導体メモリ装置の構成図である。
【図２】実施例１におけるリフレッシュ周期制御部の回路図である。
【図３】本発明の半導体メモリ装置の動作を示す波形図である。
【図４】実施例２における半導体メモリ装置の構成図である。
【図５】読出し・書込み動作停止直後からの半導体メモリ装置におけるパッケージ表面温度の経時変化の一例を示す図である。
【符号の説明】
【００５７】
１０１    メモリセルアレイ
１０２    センスアンプ
１０３    ロウデコーダ
１０４    リフレッシュカウンタ
１０５    リフレッシュパルス発生回路
１０６，１０８    分周回路
１０７    周期選択回路
１１０    リフレッシュ周期制御部
【図１】
2006146992.tif 000003
【図２】
2006146992.tif 000004
【図３】
2006146992.tif 000005
【図４】
2006146992.tif 000006
【図５】
2006146992.tif 000007