(57)【要約】【課題】  表面インピーダンスの増加によるマイクロ波の減衰を防止するようにしたジョセフソン接合アレー構造体、それを用いたデジタル−アナログ変換器、プログラマブルジョセフソン電圧標準用接合アレー、ジョセフソン電圧標準用チップ、ジョセフソン電圧発生装置を提供することにある。【解決手段】  準平面導波路型ジョセフソン接合アレー構造体は、基板上に複数個の下部電極を相互に離間した状態で直列に配置し、前記下部電極の上に２個の中間層を相互に離間した状態で前記下部電極の配置方向に沿って直列に配置し、前記直列方向に隣り合わせの２個の前記中間層上にそれらを連結する上部電極を配置したジョセフソン接合を備えたジョセフソン接合アレー構造体において、前記下部電極上に、前記中間層の両側に離間してマイクロ波用配線を設け、前記マイクロ波用配線の外側に接地導体を設ける。【選択図】  図２
2006344761.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数個の下部電極を相互に離間した状態で直列に配置し、
前記下部電極の上に２個の中間層を相互に離間した状態で前記下部電極の配置方向に沿って直列に配置し、前記直列方向に隣り合わせの２個の前記中間層上にそれらを連結する上部電極を配置したジョセフソン接合を複数個備え、
前記下部電極上に、前記中間層の両側に離間してマイクロ波用配線を設け、前記マイクロ波用配線の外側に接地導体を設けたことを特徴とする準平面導波路型ジョセフソン接合アレー構造体。
【請求項２】
上記基板は、誘電体又は半導体で形成されていることを特徴とする請求項１記載のジョセフソン接合アレー構造体。
【請求項３】
上記外部導体は、超伝導体で形成されていることを特徴とする請求項１記載のジョセフソン接合アレー構造体。
【請求項４】
上記絶縁膜は、誘電体で形成されていることを特徴とする請求項１記載のジョセフソン接合アレー構造体。
【請求項５】
マイクロ波入力端子とマイクロ波終端抵抗との間に請求項１乃至４のいずれか１項記載の準平面導波路型ジョセフソン接合を任意数の接合ずつ直列に配置することを特徴とするデジタル−アナログ変換器。
【請求項６】
請求項５記載のデジタル−アナログ変換器を用いて構成したことを特徴とするプログラマブルジョセフソン電圧標準用接合アレー。
【請求項７】
請求項６記載のプログラマブル電圧標準用接合アレーを基板上に設けたことを特徴とするジョセフソン電圧標準用チップ。
【請求項８】
請求項７記載のプログラマブル電圧標準用チップ、チップ冷却用の冷凍機、マイクロ波源、バイアス電流源を備えたことを特徴とするジョセフソン電圧発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、バイアス電流とマイクロ波の印加により一定電圧を発生する準平面導波路型ジョセフソン接合の多数個を直列接続したジョセフソン接合アレーと、それにより構成される電圧標準装置等に関する。
【背景技術】
【０００２】
ジョセフソン電圧標準装置は、周波数を正確に電圧に変換できる交流ジョセフソン効果という物理法則に基づいている。
ジョセフソン接合装置は一般に電圧−周波数変換器とみなすことができる。直流電圧Ｖを接合に印加すると、ジョセフソン電流は周波数ｆ＝ＫＪ  Ｖ（ＫＪ  ＝４８３５９７．９ＧＨｚ／Ｖ；ジョセフソン定数）で振動する。しかしながら、一つの接合からの電磁波放射出力は比較的小さい。高周波結合回路（シャント抵抗等）により、各接合の位相を同相にすることができるので、Ｎ２  に比例するような出力を取り出すことができる。ここでＮは積層構造中の接合の数である。これとは逆に、周波数を変えることにより電圧を出力することができる。
また、ジョセフソン接合を任意数直列接続してジョセフソンＤ／Ａ変換器を構成することもできる。例えば、デジタル入力バイアス電流（二進数０００．．．００１０１０）が印加されると、アナログ出力電圧Ｖａ−ｏｕｔ  （０＋２×Ｖ０  ＋０＋８×Ｖ０  ＋０＝１０Ｖ０  ）を得ることができる。なお、各ビットに対応する素子は特定の接合数からなる接合部のスタックである。
ところで、シリコンなどを材料とするチップ上のジョセフソン接合にマイクロ波を供給するためにはマイクロ波伝送線路が用いられる。マイクロ波伝送線路としては、準平面型導波路（Ｃｏｐｌａｎａｒ  Ｗａｖｅｇｕｉｄｅ：  ＣＰＷ）  が利用されてきた（下記非特許文献１参照）。
【０００３】
図（５）は従来の準平面型導波路の断面図である。
図（５）には、誘電体基板１の一面に信号導体配線２と接地導体（外部導体）３が設けられた配線構造である準平面型導波路が示されている。信号配線が接地導体にはさまれた構造になっており、誘電体の一面のみを使って信号伝送ができるため、回路の特性評価や他の回路との接続が容易である。
【０００４】
図（６）は従来のジョセフソン接合アレーの平面図である。
図（６）の電圧標準で用いられるジョセフソン接合アレーは、超伝導体の下部電極４と常伝導体の中間層５と超伝導体の上部電極６から構成されるジョセフソン接合を、下部電極と兼用した下部配線４と上部配線７で多数個直列に接続したものである。
【０００５】
図（６）の平面図および図（７）の断面図に示すように、すべての接合に均一にマイクロ波を印加するために、ジョセフソン接合アレーも接合の両側に接地導体３を配置し、準平面型の伝送線路を形成したものも知られている（非特許文献２参照）。
【０００６】
ジョセフソン接合で発生した熱によって下部電極４または上部電極６の超伝導性が失われるのを防ぐ目的で、図（８）に示すように幅を大きくした下部電極９によってジョセフソン接合で発生した熱を基板１に逃がす改良がされている。（非特許文献３参照）
【非特許文献１】Ｃ．Ｐ．Ｗｅｎ：  ＩＥＥＥ  Ｔｒａｎｓ  ｏｎ  Ｍｉｃｒｏｗａｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ  ＭＩＴ−１７  （２）  Ｄｅｃｅｍｂｅｒ  １９６９，  ｐｐ．１０８７−１０９０  「Ｃｏｐｌａｎａｒ  Ｗａｖｅｇｕｉｄｅ：  Ａ  Ｓｕｒｆａｃｅ  Ｓｔｒｉｐ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｌｉｎｅ  Ｓｕｉｔａｂｌｅ  ｆｏｒ  Ｎｏｎｒｅｃｉｐｒｏｃａｌ  Ｇｙｒｏｍａｇｎｅｔｉｃ  Ｄｅｖｉｃｅ  Ａｐｐｌｉｃａｔｉｏｎｓ」
【非特許文献２】Ｓ．Ｐ．Ｂｅｎｚ：  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ６７  （１８），  ３０  Ｏｃｔｏｂｅｒ  １９９５，  ｐｐ．２７１４−２７１６「Ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ  −ｎｏｒｍａｌ  −ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ  ｊｕｎｃｔｉｏｎｓ  ｆｏｒ  ｐｒｏｇｒａｍｍａｂｌｅ  ｖｏｌｔａｇｅ  ｓｔａｎｄａｒｄｓ」
【非特許文献３】Ｙ．Ｃｈｏｎｇ，  Ｐ．Ｄ．Ｄｒｅｓｓｅｌｈａｕｓ，  ａｎｄ  Ｓ．Ｐ．Ｂｅｎｚ：  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ８３  （９），  １  Ｓｅｐｔｅｍｂｅｒ  ２００３，  ｐｐ．１７９４−１７９６  「Ｔｈｅｒｍａｌ  ｔｒａｎｓｐｏｒｔ  ｉｎ  ｓｔａｃｋｅｄ  ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ−ｎｏｒｍａｌ  ｍｅｔａｌ−ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ  Ｊｏｓｅｐｈｓｏｎ  ｊｕｎｃｔｉｏｎｓ」
【非特許文献４】小暮裕明：  電磁界シミュレータで学ぶ高周波の世界，  ＣＱ出版社，  １９９９年，  第１章，  ２０頁
【非特許文献５】Ｋ．Ｃ．Ｇｕｐｔａ：  “Ｍｉｃｒｏｓｔｒｉｐ  Ｌｉｎｅｓ  ａｎｄ  Ｓｌｏｔｌｉｎｅｓ”，  （Ａｒｔｅｃｈ  Ｈｏｕｓｅ，  Ｂｏｓｔｏｎ／Ｌｏｎｄｏｎ，  １９９６）  第７章，  ３７６頁
【非特許文献６】Ｃ．Ａ．Ｈａｍｉｌｔｏｎ，  Ｃ．Ｊ．Ｂｕｒｒｏｕｇｈｓ，  Ｒ．Ｌ．Ｋａｕｔｚ：  ＩＥＥＥ  Ｔｒａｎｓ  ｏｎ  Ａｐｐｌ．  Ｓｕｐｅｒｃｏｎｄ．，  ４４  （２）  Ａｐｒｉｌ  １９９５，  ｐｐ．２２３−２２５  「Ｊｏｓｅｐｈｓｏｎ  Ｄ／Ａ  Ｃｏｎｖｅｒｔｅｒ  ｗｉｔｈ  Ｆｕｎｄａｍｅｎｔａｌ  Ａｃｃｕｒａｃｙ」
【発明の開示】
【発明が解決しようとする課題】
【０００７】
超伝導薄膜の表面インピーダンスＺｓは下記数１の式で与えられる。（非特許文献４参照）
【数１】
2006344761.tif 000003
ここで、ωは角周波数、μ０は真空中の透磁率、λはロンドン侵入長、σは複素導電率、ｄは膜厚である。従って、超伝導材料を電極および配線として用いる場合、膜厚ｄがロンドン侵入長λより小さいと表面インピーダンスが増加し減衰が急激に大きくなる。ジョセフソン接合アレーの配線で減衰があると、大きなマイクロ波を入力しなければならないという問題だけでなく、電圧標準用ジョセフソン接合アレーにおいて接合に印加されるマイクロ波電力がすべての接合において均一である必要があるにもかかわらず、減衰によりマイクロ波の電力にばらつきが生じ動作マージンを低下させるという深刻な問題も発生する。したがって、下部電極兼下部配線９及び上部配線７はロンドン侵入長より十分厚くなければならない。しかしここで問題となるのは、超伝導材料としてチッ化ニオブのようなロンドン侵入長が長い材料を用いた場合、膜厚を非常に厚くしなければならいことである。チッ化ニオブは段差が大きいと結晶の粒界が発生し流せる電流が急激に減少してしまうという問題点がある。図（７）に示すように下部電極４の端（エッジ）の上を上部配線７が横切ると、上部配線７には下部電極４の膜厚に相当する段差が発生し、上部配線７に流せる電流が著しく減少してしまう。したがって、上部配線７の臨界電流値が著しく減少してしまうという問題があり、下部電極４を厚くするには限界がある。
本発明の目的は、上記問題点に鑑み、表面インピーダンスの増加によるマイクロ波の減衰を防止するようにした準平面導波路型ジョセフソン接合アレー構造体、それを用いたデジタル−アナログ変換器、プログラマブルジョセフソン電圧標準用接合アレー、ジョセフソン電圧標準用チップ、ジョセフソン電圧発生装置を提供することにある。
【課題を解決するための手段】
【０００８】
線路に流れる電流の分布は一様ではなく、線路の両縁に沿ったわずかな部分に強い電流が流れている。これはエッジの特異性あるいはエッジの偏りとも呼ばれている（非特許文献５参照）。
図（１）は本発明の実施例の平面図である。  図（１）に示すような準平面導波路型ジョセフソン接合の場合も、電界は接地導体３と下部電極９の隙間に集中する（非特許文献６参照）ので、マイクロ波電流は接地導体３と下部電極９のギャップの近傍を集中的に流れる。従って、ギャップ近傍の厚さ（図（１）の１０の部分）を厚くすれば、下部電極９全体の膜厚を大きくしなくても同様の効果が得られ、表面インピーダンスの増加によるマイクロ波の減衰を防止することが可能になる。
具体的には、
（１）ジョセフソン接合アレー構造体は、
準平面導波路型ジョセフソン接合アレー構造体は、基板上に複数個の下部電極を相互に離間した状態で直列に配置し、
前記下部電極の上に２個の中間層を相互に離間した状態で前記下部電極の配置方向に沿って直列に配置し、前記直列方向に隣り合わせの２個の前記中間層上にそれらを連結する上部電極を配置したジョセフソン接合を複数個備え、
前記下部電極上に、前記中間層の両側に離間してマイクロ波用配線を設け、前記マイクロ波用配線の外側に接地導体を設けたことを特徴とする。
（２）上記（１）記載のジョセフソン接合アレー構造体において、
上記基板は、誘電体又は半導体で形成されていることを特徴とする。
（３）上記（１）記載のジョセフソン接合アレー構造体において、
上記外部導体は、超伝導体で形成されていることを特徴とする。
（４）上記（１）記載のジョセフソン接合アレー構造体において、
上記絶縁膜は、誘電体で形成されていることを特徴とする。
（５）デジタル−アナログ変換器は、
マイクロ波入力端子とマイクロ波終端抵抗との間に上記（１）乃至（４）のいずれか１項記載の準平面導波路型ジョセフソン接合を任意数の接合ずつ直列に配置することを特徴とする。
（６）プログラマブルジョセフソン電圧標準用接合アレーは、
上記（５）記載のデジタル−アナログ変換器を用いて構成したことを特徴とする。
（７）ジョセフソン電圧標準用チップは、
上記（６）記載のプログラマブル電圧標準用接合アレーを基板上に設けたことを特徴とする。
（８）ジョセフソン電圧発生装置は、
上記（７）記載のプログラマブル電圧標準用チップ、チップ冷却用の冷凍機、マイクロ波源、バイアス電流源を備えたことを特徴とする。
【発明の効果】
【０００９】
図（１）に示すように準平面導波路型ジョセフソン接合アレーの下部電極兼下部配線９の上部でかつ接地導体３とのギャップの近傍にマイクロ波専用の配線１０を配置することによって、下部電極兼下部配線の全体の膜厚を大きくしたのと同様の効果が得られる。下部電極兼下部配線９そのものは薄くできるので、回路の段差の増加を抑制し上部配線７の臨界電流の減少といった問題も発生することなく、同時にマイクロ波の電極における減衰を防ぐことが出来る。マイクロ波の減衰を防ぐことは、大きなマイクロ波を供給する必要がなくなるとコストダウンになるだけでなく、ジョセフソン接合アレー内におけるマイクロ波の減衰が減少すれば、アレー内の接合のマイクロ波の均一性が向上し電圧標準回路の動作マージンを向上させることも可能になる。
【発明を実施するための最良の形態】
【００１０】
以下に、発明を実施するための最良の形態を示す。
【実施例】
【００１１】
本発明の準平面導波路型ジョセフソン接合アレー構造体は、すべての接合に均一にマイクロ波を印加するために、ジョセフソン接合アレーの接合部の両側に接地導体３を配置し、準平面型の伝送線路を形成する。
図（２）は本発明の実施例の平面図である。図（２）に示すように、基板１上に超伝導材料の下部電極兼下部配線９を形成し、下部電極兼下部配線９上に中間層（常伝導体）５と超伝導材料の上部電極６を順に成膜する。次に上部電極６と中間層５をパターンエッチングしてジョセフソン接合を形成する。それらの上に層間絶縁膜８を成膜し全体を覆う。ジョセフソン接合を直列に接続するために上部電極６の上部の層間絶縁膜８に穴をあけコンタクトホールを形成する。このとき同時に、マイクロ波用の配線を下部電極兼下部配線９に接続するために、下部電極兼下部配線９の上の層間絶縁膜８にも穴をあけてコンタクトホール１１を形成する。全体に上部配線となる超伝導膜を成膜しパタ―ニングおよびエッチングして上部配線７とマイクロ波用配線１０を同時に形成する。このように作製を容易にするために、上部配線７とマイクロ波用配線１０は同一レイヤーの導体膜を用いることができる。
【００１２】
図（３）は、図（１）のＢＢ断面図に相等し、図（２）とは別の実施例である。
図（３）に示すように基板１の上に下部電極兼下部配線９と中間層（常伝導体）５と上部電極６を成膜する。上部電極６と中間層５をエッチングしてジョセフソン接合を形成する。このとき同時にダミーのジョセフソン接合１２を残しておく。このダミーのジョセフソン接合１２がマイクロ波の通り道となり下部配線９を厚くしたのと同様の効果が得られる。つぎに層間絶縁膜８を成膜し全体を覆う。ジョセフソン接合を直列に接続するために上部電極６の上部の層間絶縁膜８に穴をあけコンタクトホールを形成する。全体に上部配線となる超伝導膜を成膜しパタ―ニングおよびエッチングして上部配線７を形成する。マイクロ波用配線を形成するのにジョセフソン接合を流用しているため新たにプロセスの負担が増えることはなく容易に実現可能である。
【００１３】
図（４）は本発明のプログラマブル電圧標準用デジタル−アナログ変換器の概念図である。
マイクロ波入力端子１３とマイクロ波終端抵抗１４との間に図（２）または図（３）のような準平面導波路を構成するジョセフソン接合をｍｋ個の接合ずつ直列に配置することで、最小桁の接合数がｍ個でビット数がｋビットのデジタル−アナログ変換器を構成する。このジョセフソン接合をｍｋ個の接合ずつ直列に配置したものをバイナリアレーという。（例えば、非特許文献６参照）  例えば、分解能が８ビットで、最小桁の接合数が１２８接合の場合、１２８個、２５６個、５１２個、１０２４個、２０４８個、４０９６個、８１９２個、１６３８４個のジョセフソン接合を含むアレーを直列に配置すればよい。
図（４）に示すように、マイクロ波をジョセフソン接合アレーの片方から供給し反対側の端に接続したマイクロ波終端抵抗１４まで伝送し終端させる。バイナリアレー１５に直流バイアス電流をオンオフすることで、バイナリアレー１５を介したデジタル入力をアナログ出力電圧１６に変換する。
【００１４】
バイナリ配置のジョセフソン接合アレーでデジタル−アナログ変換器を構成し、Ｓｉウェハなどの基板上に作製しチップ状に切り出したものをジョセフソン電圧標準チップといい、チップを冷却するための冷凍機、マイクロ波源、バイアス電流源など電圧標準として動作させるのに必要な一式をジョセフソン電圧標準装置という。本願発明の準平面型ジョセフソン接合アレーを用い電圧標準装置を構成することによって、臨界温度の高いチッ化ニオブ薄膜を用いることが可能になるため動作温度を従来の４．２Ｋよりずっと大きな１０Ｋ程度にすることが可能になり、冷凍機が小型になる、消費電力が小さくなる、冷凍機のノイズが小さくなるなど、コストダウンと可搬性に関係する多くの利点がある。また、本願発明によりマイクロ波の減衰が小さくなるためマイクロ波源も小型にすることが可能になり、同様にコストダウンにもつながる。また、マイクロ波の減衰を防止するということはジョセフソン接合に供給されるマイクロ波を均一にすることにもなり、これは動作マージンを増加させ性能向上にもなる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例の平面図である。
【図２】図１のＢＢ断面図である。
【図３】図１のＢＢ断面図で図２とは別の実施例である。
【図４】プログラマブル電圧標準用デジタル−アナログ変換器の概念図である。
【図５】従来の準平面型導波路の断面図である。
【図６】従来のジョセフソン接合アレーの平面図である。
【図７】図６のＡＡ断面図である。
【図８】従来の改良型ジョセフソン接合アレーの断面図である。
【符号の説明】
【００１６】
１：基板
２：信号配線導体
３：接地導体
４：下部電極兼下部配線
５：中間層（常伝導体）
６：上部電極
７：上部配線
８：層間絶縁膜
９：幅を大きくした下部電極兼下部配線
１０：マイクロ波専用配線
１１：コンタクトホール
１２：マイクロ波用ダミー接合
１３：マイクロ波入力端子
１４：マイクロ波終端抵抗
１５：バイアス電流入力（デジタル入力）
１６：出力電圧
１７：ジョセフソン接合アレー
【図１】
2006344761.tif 000004
【図２】
2006344761.tif 000005
【図３】
2006344761.tif 000006
【図４】
2006344761.tif 000007
【図５】
2006344761.tif 000008
【図６】
2006344761.tif 000009
【図７】
2006344761.tif 000010
【図８】
2006344761.tif 000011