(57)【要約】【課題】製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の半導体装置を提供することを目的とする。また、信頼性が高く、安価な不揮発の半導体装置の提供を課題とする。【解決手段】第１の導電層及び第２の導電層を有し、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、クーロン力が一定以上となったとき第１の導電層と第２の導電層とを接触可能とする有機化合物層を有する半導体装置である。【選択図】図２
2006352093.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層及び第２の導電層と、
前記第１の導電層及び前記第２の導電層の間に、前記第１の導電層及び前記第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、前記クーロン力が一定以上となったとき前記第１の導電層と前記第２の導電層とを接触可能とする有機化合物層とを有する記憶素子を有することを特徴とする半導体装置。
【請求項２】
記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、前記記憶素子は第１の導電層及び第２の導電層を有し、前記第１の導電層及び前記第２の導電層の間に、前記第１の導電層及び前記第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、前記クーロン力が一定以上となったとき前記第１の導電層と前記第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置。
【請求項３】
メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、前記メモリセルはトランジスタと記憶素子とを有し、
前記記憶素子は、第１の導電層及び第２の導電層を有し、
前記第１の導電層及び前記第２の導電層の間に、前記第１の導電層及び前記第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、前記クーロン力が一定以上となったとき前記第１の導電層と前記第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置。
【請求項４】
第１の導電層及び第２の導電層と、
前記第１の導電層及び前記第２の導電層の間に、前記第１の導電層及び前記第２の導電層の一方若しくは双方に電位を印加して反応熱を生じさせ、前記反応熱が一定以上となったとき変形すると共に、前記第１の導電層と前記第２の導電層とを接触可能とする有機化合物層とを有する記憶素子を有することを特徴とする半導体装置。
【請求項５】
記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、前記記憶素子は第１の導電層及び第２の導電層を有し、
前記第１の導電層及び前記第２の導電層の間に、前記第１の導電層及び前記第２の導電層の一方若しくは双方に電位を印加して反応熱を生じさせ、前記反応熱が一定以上となったとき変形すると共に、前記第１の導電層と前記第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置。
【請求項６】
メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、
前記メモリセルはトランジスタと記憶素子とを有し、
前記記憶素子は第１の導電層及び第２の導電層を有し、
前記第１の導電層及び前記第２の導電層の間に、前記第１の導電層及び前記第２の導電層の一方若しくは双方に電位を印加して反応熱を生じさせ、前記反応熱が一定以上となったとき変形すると共に、前記第１の導電層と前記第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、アンテナとして機能する導電層と、前記導電層に接続するトランジスタとを有することを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記第１の導電層又は前記第２の導電層に接続するダイオードを有することを特徴とする半導体装置。
【請求項９】
請求項２、３、５乃至８のいずれか一項において、前記メモリセルアレイと前記書き込み回路とは、ガラス基板もしくは可撓性基板上に設けられていることを特徴とする半導体装置。
【請求項１０】
請求項９において、前記書き込み回路は薄膜トランジスタで形成されていることを特徴とする半導体装置。
【請求項１１】
請求項２、３、５乃至８のいずれか一項において、前記メモリセルアレイと前記書き込み回路とは、単結晶半導体基板上に設けられていることを特徴とする半導体装置。
【請求項１２】
請求項１１において、前記書き込み回路は電界効果トランジスタで形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子を備えた半導体装置に関する。
【背景技術】
【０００２】
近年、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置は、無線チップ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグともよばれる）とよばれ、既に一部の市場で導入されている。
【０００３】
現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。また、これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機ＴＦＴや有機メモリ等の開発が盛んに行われている（例えば特許文献１）。
【特許文献１】特開２００４−４７７９１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
記憶回路としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。
【０００５】
上記問題を鑑み、本発明は、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を提供する。また、信頼性が高く、安価な半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明は、第１の導電層と、第２の導電層と、第１の導電層及び第２の導電層の間に設けられる有機化合物層とを有する記憶素子を有し、第１の導電層及び第２の導電層は、一定以上の電圧差が生じることにより電荷が帯電し、当該電荷のクーロン力により第１の導電層及び第２の導電層の少なくとも一部が接触することを特徴とする。また、有機化合物層は一定以上の電圧差が第１の導電層及び第２の導電層に生じることにより、第１の導電層及び第２の導電層の少なくとも一部を接触可能とすることを特徴とする。
【０００７】
また、本発明は、第１の導電層と、第２の導電層と、第１の導電層及び第２の導電層の間に設けられる有機化合物層とを有する記憶素子を有し、有機化合物層は一定電圧以上の電圧が第１の導電層及び第２の導電層に印加されることにより、有機化合物の反応又は分解による反応熱が生じ、当該反応熱により有機化合物層が変形して、第１の導電層及び第２の導電層の少なくとも一部を接触させることを特徴とする。
【０００８】
また、本発明は以下を包含する。
【０００９】
本発明の一は、第１の導電層及び第２の導電層と、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、クーロン力が一定以上となったとき第１の導電層と第２の導電層とを接触可能とする有機化合物層とを有する記憶素子を有することを特徴とする半導体装置である。
【００１０】
また、本発明の一は、記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、記憶素子は第１の導電層及び第２の導電層を有し、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、クーロン力が一定以上となったとき第１の導電層と第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置である。
【００１１】
また、本発明の一は、メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、メモリセルはトランジスタと記憶素子とを有し、記憶素子は、第１の導電層及び第２の導電層を有し、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加してクーロン力を生じさせ、クーロン力が一定以上となったとき第１の導電層と第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置である。
【００１２】
また、本発明の一は、第１の導電層及び第２の導電層と、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加して反応熱を生じさせ、反応熱が一定以上となったとき変形すると共に、第１の導電層と第２の導電層とを接触可能とする有機化合物層とを有する記憶素子を有することを特徴とする半導体装置である。
【００１３】
また、本発明の一は、記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、記憶素子は第１の導電層及び第２の導電層を有し、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加して反応熱を生じさせ、反応熱が一定以上となったとき変形すると共に、第１の導電層と第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置である。
【００１４】
また、本発明の一は、メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、メモリセルはトランジスタと記憶素子とを有し、記憶素子は第１の導電層及び第２の導電層を有し、第１の導電層及び第２の導電層の間に、第１の導電層及び第２の導電層の一方若しくは双方に電位を印加して反応熱を生じさせ、反応熱が一定以上となったとき変形すると共に、第１の導電層と第２の導電層とを接触可能とする有機化合物層を有することを特徴とする半導体装置である。
【００１５】
また、上記半導体装置において、アンテナとして機能する導電層と、導電層に接続するトランジスタとを有してもよい。また、第１の導電層又は第２の導電層に接続するダイオードを有してもよい。
【００１６】
上記半導体装置において、メモリセルアレイと書き込み回路とは、ガラス基板もしくは可撓性基板上に設けられており、書き込み回路は薄膜トランジスタで形成されてもよい。
【００１７】
上記半導体装置において、メモリセルアレイと書き込み回路とは、単結晶半導体基板上に設けられており、書き込み回路は電界効果トランジスタで形成されてもよい。
【００１８】
更には上記半導体装置において、上記書き込み回路のほかに、電源回路、クロック発生回路、データ復調・変調回路、制御回路、及びインターフェース回路のいずれか一つ以上を有してもよい。
【発明の効果】
【００１９】
本発明を用いることによって、チップ製造時以外にデータの書き込み（追記）が可能であり、また書き換えができないため、書き換えによる偽造を防止することが可能な半導体装置を得ることができる。また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を提供することができる。また、本発明の半導体装置は、記憶素子内に生じる電界を用いて書き込みを行っているため、書き込み時における電流値を低減することが可能である。また、記憶素子の面積を小さくすることで、書き込み時において記憶素子に流れる電流値を低減することが可能である。また、記憶素子の導電層間隔を小さくすることで、書き込み電圧を低減することが可能である。このため、記憶素子の特性を高めることが可能である。この結果、半導体装置の消費電力を低減することが可能である。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２１】
（実施の形態１）
本実施の形態では、本発明の半導体装置が有する記憶素子の構成例に関して図面を用いて説明する。より具体的には、半導体装置の構成がパッシブマトリクス型の場合に関して示す。
【００２２】
図５（Ａ）に示したのは本実施の形態の記憶素子の一構成例であり、メモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、カラムデコーダ２６ａと読み出し・書き込み回路２６ｂとセレクタ２６ｃを有するビット線駆動回路２６、ローデコーダ２４ａとレベルシフタ２４ｂを有するワード線駆動回路２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２３を有している。なお、ここで示す記憶回路１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００２３】
メモリセル２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第２の導電層と、第１の導電層に接する有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層で設けられている。
【００２４】
メモリセルアレイ２２の上面構造と断面構造の一例に関して図１に示す。なお、図１（Ａ）はメモリセルアレイ２２の上面構造を示しており、図１（Ａ）におけるＡ−Ｂ間の断面構造が図１（Ｂ）に対応している。なお、図１（Ａ）において絶縁層２７は省略している。
【００２５】
メモリセルアレイ２２には、メモリセル２１がマトリクス状に設けられている（図１（Ａ）参照）。メモリセル２１は、記憶素子８０を有する（図１（Ｂ）参照。）。記憶素子８０は、基板３０上に、第１の方向に延びた第１の導電層３１と、第１の導電層３１を覆う有機化合物層２９と、第１の方向と垂直な第２の方向に延びた第２の導電層２８とを有する。データの書き込み前において、有機化合物層２９は、第１の導電層３１及び第２の導電層２８の間の距離を一定に保っている。また、ここでは、第２の導電層２８を覆うように、保護膜として機能する絶縁層２７を設ける。
【００２６】
本発明の記憶素子８０は、第１の導電層３１及び第２の導電層２８に電圧を印加し記憶素子に電界を生じさせて、第１の導電層３１及び第２の導電層２８を短絡し、データを書き込むことを特徴とする。
【００２７】
図２に示すように、記憶素子８０の第１の導電層３１及び第２の導電層２８に電圧を印加し電界を生じさせると、各導電層において電荷が帯電する。図２（Ａ）においては、第１の導電層３１に正孔が帯電し、第２の導電層２８ａに電子が帯電する。このような状態の第１の導電層３１及び第２の導電層２８ａにおいては、クーロン力が発生する。一定電圧以上の電圧が第１の導電層及び第２の導電層に印加されると、図２（Ａ）の矢印で示すように、第１の導電層３１が第２の導電層２８ａに近づくような挙動、又は第２の導電層２８ａが第１の導電層３１に近づくような挙動によって、第１の導電層３１及び第２の導電層２８ｂの少なくとも一部が接触（短絡）し、記憶素子８０の電気抵抗が変化する。即ち、第１の導電層３１及び第２の導電層２８ａに帯電した電荷のクーロン力が、第１の導電層３１及び第２の導電層２８ａを短絡させる要因の一つである。このように、電圧印加により生じた電界によって、２つの導電層間の電気抵抗を変化させてデータの書き込みを行う。なお、図２（Ｂ）において２９ｂは変形した有機化合物層であり、４５は第１の導電層３１及び第２の導電層２８ｂが短絡した領域である。なお、メモリセルにデータを書き込む場合は、順方向電圧を印加する。また、逆方向電圧を印加してもよい。
【００２８】
また、図３（Ａ）に示すように第１の導電層３１及び第２の導電層２８ａに一定電圧以上の電圧を印加し電界を生じさせると、有機化合物層２９ａの一部において有機化合物が反応又は分解する。この結果、図３（Ｂ）に示すように、他の記憶素子８１の有機化合物層２９ａと比較して異なる有機化合物２９ｅを含む領域２９ｃが形成されると共に、その反応熱によって、異なる有機化合物を含む領域２９ｃは、ガラス転移点付近又はそれ以上に加熱され、流動性を獲得し、形状が変形し、薄くなる。この結果、図３（Ｃ）に示すように第１の導電層３１及び第２の導電層２８ｂが短絡し、記憶素子の電気抵抗が変化する。即ち、有機化合物の反応熱による有機化合物層の変形が、第１の導電層及び第２の導電層が短絡させる要因の一つである。なお、図３（Ｃ）において２９ｄは変形した有機化合物層であり、４５は第１の導電層及び第２の導電層が短絡した領域である。なお、メモリセルにデータを書き込む場合は、順方向電圧を印加する。また、逆方向電圧を印加してもよい。
【００２９】
第１の導電層３１及び第２の導電層２８ａの距離が短いほど、有機化合物層２９ａの電界強度が高くなる。この結果、有機化合物層２９ａにおける反応が促進され、反応熱が発生しやすくなり、また各導電層に帯電する電荷のクーロン力も高まる。よって、低電圧で書き込みが可能である。
【００３０】
更には、クーロン力による第１の導電層及び第２の導電層の短絡、及び他の記憶素子の有機化合物とは異なる有機化合物を含む層の流動性による導電層の短絡の両方の機構により、容易に書き込みが行われる。即ち、電圧印加により、異なる有機化合物を含む層が流動性を帯びると共に、導電層に帯電する電荷のクーロン力が生じることにより、第１の導電層及び第２の導電層が容易に短絡する。
【００３１】
なお、記憶素子の第１の導電層及び第２の導電層に電圧を印加する場合、記憶素子と直列に抵抗を接続することが好ましい。抵抗は、記憶素子の５％以下の抵抗値を有することが好ましい。この結果、短絡した記憶素子において、過剰な電流が流れることを防止することが可能であり、過剰な電流に伴う記憶素子の破壊を防止することが可能である。
【００３２】
本発明の記憶素子は、記憶素子内に生じる電界を用いて書き込みを行っているため、書き込み時における電流値を低減することが可能である。また、記憶素子の面積及び記憶素子の導電層間隔を小さくすることで、書き込み電圧を低減することが可能である。このため、記憶素子の特性を高めることが可能である。
【００３３】
次に、記憶素子の構成について説明する。上記記憶素子８０の構成において、基板３０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板、繊維質な材料からなる紙等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、熱可塑性樹脂層を有するフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）を用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイ２２を設けることができる。
【００３４】
また、第１の導電層３１と第２の導電層２８には、導電性の高い金属、合金、化合物等からなる単層または積層構造を用いることができる。代表的には、仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物、およびこれらの混合物や、仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金、導電性化合物、およびこれらの混合物などを用いることが可能である。
【００３５】
仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物の代表例としては、インジウム錫酸化物（以下、ＩＴＯと示す）、または珪素を含有したインジウム錫酸化物、２〜２０％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等が挙げられる。また、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン：ＴｉＮ、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ））等を用いることも可能である。
【００３６】
仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金、導電性化合物の代表例としては、元素周期律の１族または２族に属する金属、即ちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらのいずれかを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金等が挙げられる。
【００３７】
なお、第１の導電層３１又は第２の導電層２８に、有機化合物層に対して正孔を注入する電極、すなわち陽極を用いる場合には、仕事関数の大きな材料を用いるのが好ましい。逆に有機化合物層に対して電子を注入する電極を用いる場合には、仕事関数の小さい材料を用いることが好ましい。
【００３８】
第１の導電層３１は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、電解メッキ法、無電解メッキ法等を用いて導電層を形成する。
【００３９】
第２の導電層２８は、蒸着法、スパッタ法、ＣＶＤ法、印刷法等を用いて形成することができる。なお、ここでは、液滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
【００４０】
ここでは、５０〜２００ｎｍのチタン膜をスパッタリング法により成膜した後、フォトリソグラフィ法により所望の形状にエッチングして第１の導電層３１を形成する。また、第２の導電層２８として厚さ５０〜２００ｎｍのアルミニウム膜を蒸着法により形成する。
【００４１】
有機化合物層２９は、第１の導電層及び第２の導電層に印加された電圧により、結晶状態や導電性、形状が変化する有機化合物で形成する。有機化合物層２９は、単層で設けてもよいし、異なる有機化合物で形成された層複数を積層させて設けてもよい。
【００４２】
なお、有機化合物層２９は、外部からの電圧印加により記憶素子の電気抵抗が変化する膜厚で形成する。有機化合物層２９の代表的な膜厚は、５ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍ、更に好ましくは５ｎｍから３０ｎｍである。
【００４３】
また、有機化合物層２９は、正孔輸送性を有する有機化合物又は電子輸送性を有する有機化合物を用いて形成することができる。
【００４４】
正孔輸送性を有する有機化合物としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。
【００４５】
電子輸送性を有する有機化合物としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。
【００４６】
有機化合物層２９は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、他の有機化合物層２９の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。
【００４７】
また、有機化合物層２９の正孔輸送性又は電子輸送性を変化させるために、電荷輸送性の異なる複数の有機化合物で有機化合物層２９を形成してもよい。このような有機化合物層は、電荷輸送性の異なる有機化合物を共蒸着することで形成することが可能である。
【００４８】
さらには、有機化合物層２９の正孔輸送性又は電子輸送性を変化させるために、有機化合物及び絶縁物で有機化合物層２９を形成してもよい。このような有機化合物層は、有機化合物と絶縁物の共蒸着や、有機化合物層に絶縁物を添加することで形成することが可能である。絶縁物としては、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｓｃ２Ｏ３、ＺｒＯ２、Ｆｅ２Ｏ３、ＣｏＯ、ＰｄＯ、Ａｇ２Ｏ、Ａｌ２Ｏ３等に代表される絶縁性を有する酸化物、ＬｉＦ、ＫＦ、ＣａＦ２等に代表される絶縁性を有するフッ化物、ＬｉＣｌ、ＮａＣｌ、ＫＣｌ、ＢｅＣｌ２、ＣａＣｌ２、ＢａＣｌ２等に代表される絶縁性を有する塩化物、ＫＢｒ、ＣｓＢｒ、ＡｇＢｒ等に代表される絶縁性を有する臭化物、ＮａＩ、ＫＩ、ＢａＩ２等に代表される絶縁性を有するヨウ化物、ＭｇＣＯ３、ＣａＣＯ３、ＳｒＣＯ３、ＢａＣＯ３、ＭｎＣＯ３、ＦｅＣＯ３、ＣｏＣＯ３  等に代表される絶縁性を有する炭酸塩、Ｌｉ２ＳＯ４、Ｋ２ＳＯ４、Ｎａ２ＳＯ４、ＭｇＳＯ４、ＣａＳＯ４、ＳｒＳＯ４、ＢａＳＯ４等に代表される絶縁性を有する硫酸塩、ＡｌＮ、ＳｉＮ等に代表される絶縁性を有する窒化物が挙げられる。
【００４９】
また、上記記憶素子において、第１の導電層３１を介して有機化合物層２９と反対側に、整流性を有する素子を設けてもよい（図４（Ａ））。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオードである。ここでは、第３の導電層４１及び半導体層４２で構成されるダイオード４４を第１の導電層３１に接して設ける。なお、第２の導電層を介して有機化合物層と反対側に整流性を有する素子を設けてもよい。さらには、整流性を有する素子は、有機化合物層２９と第１の導電層３１との間に設けてもよい。また、有機化合物層２９と第２の導電層２８との間に整流性を有する素子を設けてもよい。ダイオードの代表例としては、ＰＮ接合ダイオード、ＰＩＮ接合を有するダイオードやアバランシェダイオード等が挙げられる。また、他の構成のダイオードを用いてもよい。このように、整流性がある素子を設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。ダイオード間には絶縁層４３が設けられている。
【００５０】
また、絶縁性を有する基板上に薄膜トランジスタ（ＴＦＴ）を設けてその上に記憶素子８０を設けてもよいし、絶縁性を有する基板の代わりにＳｉ等の半導体基板やＳＯＩ基板を用いて基板上に電界効果トランジスタ（ＦＥＴ）を形成しその上に記憶素子８０を設けてもよい。なお、ここでは、記憶素子を薄膜トランジスタ上または電界効果トランジスタ上に形成する例を示したが、記憶素子と薄膜トランジスタまたは電界効果トランジスタを貼り合わせることによって設けてもよい。この場合、記憶素子部と、薄膜トランジスタまたは電界効果トランジスタは、別工程で作製し、その後、導電性フィルム、異方性導電接着剤等を用いて貼り合わせることによって設けることができる。また、薄膜トランジスタまたは電界効果トランジスタの構成は、公知のものであればどのような構成を用いてもよい。
【００５１】
また、隣接する各々の記憶素子間において横方向への電界の影響が懸念される場合は、各記憶素子に設けられた有機化合物層を分離するため、各記憶素子に設けられた有機化合物層の間に隔壁（絶縁層）を設けてもよい。つまり、各メモリセルごとに有機化合物層を選択的に設けた構成としてもよい。
【００５２】
また、第１の導電層３１を覆って有機化合物層２９を設ける際に、第１の導電層３１の段差により生じる有機化合物層２９の段切れや各メモリセル間における横方向への電界の影響を防止するために第１の導電層３１間に隔壁（絶縁層）３９を設けてもよい（図４（Ｂ））。なお、隔壁（絶縁層）３９の断面において、隔壁（絶縁層）３９の側面は、第１の導電層３１の表面に対して１０度以上６０度未満、好ましくは２５度以上４５度以下の傾斜角度を有することが好ましい。さらには、隔壁（絶縁層）３９の上端部が湾曲していることが好ましい。その後、第１の導電層３１および隔壁（絶縁層）３９を覆うように、有機化合物層２９及び第２の導電層２８、絶縁層２７を形成する。
【００５３】
また、隔壁（絶縁層）３９の代わりに、基板３０上に、第１の方向に延びた第１の導電層３１上に、第１の導電層３１の一部を覆う層間絶縁層４０ａと、層間絶縁層上に設けられた隔壁（絶縁層）４０ｂを設けてもよい（図４（Ｃ））。なお、図４（Ｃ）は、図１（Ａ）のＣ−Ｄの断面図を示す。
【００５４】
第１の導電層３１の一部を覆う層間絶縁層４０ａは、各記憶素子８０ごとに開口部を有する。また、隔壁（絶縁層）４０ｂは層間絶縁層において開口部が形成されない領域に設けられる。また、隔壁（絶縁層）４０ｂは、第２の導電層２８と同様に第２の方向に伸びる。また、隔壁（絶縁層）４０ｂは、層間絶縁層４０ａ表面に対して隔壁（絶縁層）４０ｂの側壁の断面が、９５度以上１３５度以下の傾斜角度を有する。
【００５５】
隔壁（絶縁層）４０ｂはフォトリソグラフィ法に従い、未露光部分が残存するポジ型感光性樹脂を用い、パターンの下部がより多くエッチングされるように露光量または現像時間を調節することによって形成する。また、隔壁（絶縁層）４０ｂの高さは、有機化合物層２９及び第２の導電層２８の厚さより大きく設定する。この結果、基板３０全面に有機化合物層２９及び第２の導電層２８を基板３０上に蒸着する工程のみで、電気的に独立した複数の領域に分離され、且つ第１の方向と交差する方向に伸長するストライプ状の有機化合物層２９及び第２の導電層２８を形成することができる。このため、工程数を削減することが可能である。なお、隔壁（絶縁層）４０ｂ上にも有機化合物層２９ｆ及び導電層２８ｃが形成されるが、有機化合物層２９及び導電層２８とは分断される。
【００５６】
次に、有機メモリにデータの書き込みを行う際の動作について説明する。電圧印加によりデータの書き込みを行う場合について説明する（図５参照）。
【００５７】
電圧印加を加えることによりデータの書き込みを行う場合、ローデコーダ２４ａ、カラムデコーダ２６ａ、セレクタ２６ｃにより、１つのメモリセル２１を選択し、その後、書き込み回路を用いて、当該メモリセル２１にデータを書き込む（図５（Ａ）参照）。
【００５８】
なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【００５９】
メモリセル２１にデータ「１」を書き込む場合、まず、ローデコーダ２４ａ、カラムデコーダ２６ａおよびセレクタ２６ｃによってメモリセル２１を選択する。具体的には、ローデコーダ２４ａによって、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、カラムデコーダ２６ａとセレクタ２６ｃによって、メモリセル２１に接続されるビット線Ｂ３を読み出し・書き込み回路２６ｂに接続する。そして、読み出し・書き込み回路２６ｂからビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル２１を構成する第１の導電層３１と第２の導電層２８の間に電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電圧Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層２９を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように有機化合物層２９を変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【００６０】
なお、電圧は、非選択のワード線および非選択のビット線に接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層３１と第２の導電層２８は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【００６１】
一方、メモリセル２１にデータ「０」を書き込む場合は、メモリセルの第１の導電層３１と第２の導電層２８との間に電圧を印加しなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、ローデコーダ２４ａ、カラムデコーダ２６ａおよびセレクタ２６ｃによってメモリセル２１を選択するが、読み出し・書き込み回路２６ｂからビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル２１を構成する第１の導電層３１と第２の導電層２８の間に、メモリセル２１の電気特性を変化させない程度の電圧（例えば−５〜５Ｖ）を印加すればよい。
【００６２】
例えば、電圧印加していない有機化合物層を「０」のデータとし、所望の記憶素子の導電層間に選択的に大きい電圧を印加して、ショートさせて電気抵抗を小さくさせて「１」データを書き込むことができる。
【００６３】
続いて、有機メモリからデータの読み出しを行う際の動作について説明する（図５（Ｂ））。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。ここでは、読み出し回路２６ｂは、抵抗素子４６とセンスアンプ４７を含む構成とし、抵抗素子４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。但し、読み出し回路２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。例えば、抵抗素子４６の代わりにトランジスタ４８を用いても良いし、センスアンプ４７の代わりにクロックドインバータ４９を用いることも可能である（図５（Ｃ））。クロックドインバータ４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号φ又は反転信号φが入力される。
【００６４】
データの読み出しは、ローデコーダ２４ａ、カラムデコーダ２６ａおよびセレクタ２６ｃによってメモリセル２１を選択する。具体的には、ローデコーダ２４ａによって、メモリセル２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、カラムデコーダ２６ａとセレクタ２６ｃによって、メモリセル２１に接続されるビット線Ｂｘを読み出し・書き込み回路２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子４６（抵抗値Ｒｒ）とメモリセル２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図９（Ａ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図９（Ｂ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【００６５】
例えば、センスアンプ４７をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔとしてＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔとしてＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【００６６】
また、上述したように、電圧印加によりデータの書き込みを行う場合、電圧印加していないときの抵抗値Ｒ０と、電圧印加して２つの導電層間をショートしたときの抵抗値Ｒ１とは、Ｒ１＞Ｒ０を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
【００６７】
上記の方法によると、有機化合物層２９の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。さらには、ビット線をプリチャージする方法を採用することも可能である。
【００６８】
なお、データの読み出しを行う場合、順方向電圧を印加する。また、逆方向電圧を印加してもよい。
【００６９】
本発明を用いることによって、チップ製造時以外にデータの書き込み（追記）が可能であり、また書き換えができないため、書き換えによる偽造を防止することが可能な半導体装置を得ることができる。また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を提供することができる。また、本発明の半導体装置は、記憶素子内に生じる電界を用いて書き込みを行っているため、書き込み時における電流値を低減することが可能である。また、記憶素子の面積を小さくすることで、書き込み時において記憶素子に流れる電流値を低減することが可能である。また、記憶素子の導電層間隔を小さくすることで、書き込み電圧を低減することが可能である。このため、記憶素子の特性を高めることが可能である。この結果、半導体装置の消費電力を低減することが可能である。
【００７０】
（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる構成を有する半導体装置について説明する。具体的には、半導体装置の構成がアクティブマトリクス型の場合に関して示す。
【００７１】
図６（Ａ）に示したのは本実施の形態で示す半導体装置の一構成例であり、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、カラムデコーダ２２６ａと読み出し・書き込み回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ローデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２２３を有している。なお、ここで示す記憶回路２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００７２】
メモリセル２２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第１の配線と、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第２の配線と、トランジスタ２４０と、記憶素子２４１とを有する。記憶素子２４１は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。
【００７３】
次に、上記構成を有するメモリセルアレイ２２２の上面図と断面図の一例に関して図７を用いて説明する。なお、図７（Ａ）はメモリセルアレイ２２２の上面図の一例を示しており、図７（Ｂ）は図７（Ａ）におけるＡ−Ｂ間の断面図を示している。なお、図７（Ａ）においては、第１の導電層２４３上に形成される、隔壁（絶縁層）２４９、有機化合物層２４４、及び第２の導電層２４５、絶縁層２５６を省略している。
【００７４】
メモリセルアレイ２２２は、複数のメモリセル２２１がマトリクス状に設けられている。又、メモリセル２２１は、絶縁表面を有する基板２３０上にスイッチング素子として機能するトランジスタ２４０および当該トランジスタ２４０に接続された記憶素子２４１とを有している（図７（Ａ）、図７（Ｂ）参照。）。記憶素子２４１は、絶縁層２４８上に形成される第１の導電層２４３と、第１の導電層の一部を覆う隔壁（絶縁層）２４９と、第１の導電層２４３、及び隔壁（絶縁層）２４９を覆う有機化合物層２４４と、第２の導電層２４５とを有する。また、トランジスタ２４０として、薄膜トランジスタを用いている。また、第２の導電層２４５を覆って保護膜として機能する絶縁層２５６を有する。
【００７５】
トランジスタ２４０に用いることが可能な薄膜トランジスタの一態様について、図１５を参照して説明する。図１５（Ａ）はトランジスタ２４０としてトップゲート型の薄膜トランジスタを適用する一例を示している。絶縁表面を有する基板２３０上に絶縁層１０５が設けられ、絶縁層１０５上に薄膜トランジスタが設けられている。薄膜トランジスタは、絶縁層１０５上に半導体層１３０２、ゲート絶縁層として機能することができる絶縁層１３０３が設けられている。絶縁層１３０３の上には、半導体層１３０２に対応してゲート電極１３０４が形成され、その上層に保護層として機能する絶縁層１３０５、層間絶縁層として機能する絶縁層２４８が設けられている。また、半導体層のソース領域及びドレイン領域それぞれに接続する第１の導電層２４３が形成される。さらにその上層に、保護層として機能する絶縁層を形成しても良い。
【００７６】
半導体層１３０２は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
【００７７】
レーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、４００ｃｍ２／Ｖ・ｓｅｃ以上を実現することができる。
【００７８】
上記結晶化工程にガラス基板の耐熱温度（約６００℃）以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。
【００７９】
また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層１３０２を形成してもよい。代表的には、絶縁表面を有する基板２３０に石英基板を用い、非晶質若しくは微結晶質の半導体を７００度以上で加熱して半導体層１３０２を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
【００８０】
ゲート電極１３０４は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１層と当該金属から成る第２層とを積層させた構造としても良い。積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した形状としても良い。このとき第１層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２層の金属が、絶縁層１３０３やその下層の半導体層１３０２に拡散することを防ぐことができる。
【００８１】
ゲート電極１３０４の側面には、サイドウォール（側壁スペーサ）１３０８が形成されてもよい。サイドウォールは、基板上にＣＶＤ法により酸化珪素で形成される絶縁層を形成し、該絶縁層をＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチング）法により異方性エッチングすることで形成できる。
【００８２】
半導体層１３０２、絶縁層１３０３、ゲート電極１３０４などを組み合わせて構成される薄膜トランジスタは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、サイドウォールが重畳する半導体層において、低濃度不純物領域１３１０が形成されるＬＤＤ構造の薄膜トランジスタを示す。さらには、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層の上下をゲート電極で挟むデュアルゲート構造を適用することができる。
【００８３】
絶縁層２４８は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理により絶縁層を形成することもできる。例えば、シロキサン結合を含む膜を塗布により形成しておいて、２００乃至４００度での熱処理により絶縁層を形成することができる。絶縁層２４８を、塗布法で形成する絶縁層やリフローにより平坦化した絶縁層を形成することで、その層上に形成する配線の断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。
【００８４】
絶縁層２４８の上に形成される第１の導電層２４３は、ゲート電極１３０４と同じ層で形成される配線と交差して設けることが可能であり、多層配線構造を形成している。絶縁層２４８と同様に機能を有する絶縁層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができる。第１の導電層２４３はチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
【００８５】
図１５（Ｂ）は、トランジスタ２４０としてボトムゲート型の薄膜トランジスタを適用する一例を示している。基板２３０上に絶縁層１０５が形成され、その上に薄膜トランジスタが設けられている。薄膜トランジスタには、ゲート電極１３０４、ゲート絶縁層として機能する絶縁層１３０３、半導体層１３０２、チャネル保護層１３０９、保護層として機能する絶縁層１３０５、層間絶縁層として機能する絶縁層２４８が設けられている。さらにその上層には、保護層として機能する絶縁層を形成しても良い。第１の導電層２４３は、絶縁層１３０５の層上若しくは絶縁層２４８の層上に形成することができる。なお、ボトムゲート型の薄膜トランジスタの場合は、絶縁層１３０５が形成されなくともよい。
【００８６】
また、基板２３０が可撓性を有する基板である場合、耐熱温度がガラス基板等の非可撓性基板と比較して低い。このため、薄膜トランジスタは、有機半導体を用いて形成することが好ましい。
【００８７】
ここで、トランジスタ２４０として有機半導体を用いる薄膜トランジスタの構造について、図１５（Ｃ）、（Ｄ）を参照して説明する。図１５（Ｃ）は、スタガ型の有機半導体トランジスタを適用する一例を示している。基板２３０上にトランジスタ２４０として有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極１４０２、ゲート絶縁膜として機能する絶縁層１４０３、ゲート電極及びゲート絶縁膜として機能する絶縁層１４０３と重畳する半導体層１４０４、半導体層１４０４に接続する第１の導電層２４３が形成されている。なお、半導体層１４０４は、ゲート絶縁膜として機能する絶縁層１４０３及び第１の導電層２４３に一部挟持される。
【００８８】
ゲート電極１４０２は、ゲート電極１３０４と同様の材料及び手法により、形成することができる。また、液滴吐出法を用い、乾燥・焼成してゲート電極１４０２を形成することができる。また、可撓性を有する基板上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成してゲート電極１４０２を形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物（ＩＴＯ）などの導電性酸化物を主成分とする微粒子でもよい。
【００８９】
ゲート絶縁膜として機能する絶縁層１４０３は、絶縁層１３０３と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶解する絶縁膜材料を塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。
【００９０】
有機半導体トランジスタの半導体層１４０４の材料としては、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、６Ｔ（ヘキサチオフェン）、ＴＣＮＱ（テトラシアノキノジメタン）、ＰＴＣＤＡ（ペリレンカルボン酸無水化物）、ＮＴＣＤＡ（ナフタレンカルボン酸無水化物）などを用いることができる。また、有機半導体トランジスタの半導体層１４０４の材料としては、有機高分子化合物等のπ共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ（３アルキルチオフェン）、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
【００９１】
また、有機半導体トランジスタの半導体層１４０４の形成方法としては、基板に膜厚の均一な膜が形成できる方法を用いればよい。厚さは１ｎｍ以上１０００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下が望ましい。具体的な方法としては、蒸着法、塗布法、スピンコーティング法、バーコート法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。
【００９２】
図１５（Ｄ）は、コプレナー型の有機半導体トランジスタを適用する一例を示している。基板２３０上にトランジスタ２４０として有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極１４０２、ゲート絶縁膜として機能する絶縁層１４０３、第１の導電層２４３、ゲート電極及びゲート絶縁層として機能する絶縁層に重畳する半導体層１４０４が形成されている。また、第１の導電層２４３は、ゲート絶縁層として機能する絶縁層及び半導体層に一部挟持される。
【００９３】
さらには、薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。
【００９４】
また、単結晶基板やＳＯＩ基板を用いて、トランジスタを形成し、その上に記憶素子を設けてもよい。ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。ここでは、図７（Ｃ）に示すように、単結晶半導体基板２６０上に設けられた電界効果トランジスタ２６２に記憶素子２４１が接続されていている。また、電界効果トランジスタ２６２の配線２６３を覆うように絶縁層２５０を設け、当該絶縁層２５０上に記憶素子２４１を設けている。また、電界効果トランジスタ２６２を分離するための絶縁層２６１が形成されている。
【００９５】
このような単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができる。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。また、単結晶半導体で形成されるトランジスタは微細加工が可能であるため、高集積化が可能であると共に、半導体装置の小型化が可能である。
【００９６】
記憶素子２４１は、絶縁層２５０上に形成される第１の導電層２６４と、第１の導電層２４３、有機化合物層２４４と、第２の導電層２４５とを有する。また、第１の導電層の一部は隔壁（絶縁層）２４９と覆われる。さらに、第１の導電層２６４及び有機化合物層２４４の間に厚さ１ｎｍ以上４ｎｍ以下の絶縁層を形成してもよい。
【００９７】
このように、絶縁層２５０を設けて記憶素子２４１を形成することによって第１の導電層２６４を自由に配置することができる。つまり、図７（Ａ）、（Ｂ）の構成では、トランジスタ２４０の配線を避けた領域に記憶素子２４１を設ける必要があったが、上記構成とすることによって、例えば、トランジスタを有する層２５１に設けられたトランジスタ２４０の上方に記憶素子２４１を形成することが可能となる。その結果、記憶回路２１６をより高集積化することが可能となる。
【００９８】
なお、図７（Ｂ）、（Ｃ）に示す構成において、有機化合物層２４４は基板全面に設けた例を示しているが、各メモリセルのみに有機化合物層２４４を選択的に設けてもよい。この場合、液滴吐出法等を用いて有機化合物を吐出し焼成して選択的に有機化合物層を設けることにより材料の利用効率を向上させることが可能となる。
【００９９】
第１の導電層２４３、２６４と第２の導電層２４５の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。
【０１００】
また、有機化合物層２４４は、上記実施の形態１で示した有機化合物層２９と同様の材料および形成方法を用いて設けることができる。
【０１０１】
また、第１の導電層２４３、２６４と有機化合物層２４４との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。なお、整流性を有する素子は、有機化合物層２４４と第２の導電層２４５との間に設けてもよい。
【０１０２】
また、基板２３０上に剥離層を設け、剥離層上にトランジスタを有する層２５３及び記憶素子２４１を形成した後、トランジスタを有する層２５３及び記憶素子２４１を剥離層から剥離し、基板４６１上に接着層４６２を介してトランジスタを有する層２５３及び記憶素子２４１を貼り合わせても良い（図１０参照）。なお剥離方法としては、（１）耐熱性の高い基板２３０とトランジスタを有する層２５３の間に剥離層として金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、物理的手段により当該トランジスタを有する層２５３を剥離する方法、（２）耐熱性の高い基板２３０とトランジスタを有する層２５３の間に剥離層として水素を含む非晶質珪素膜を設け、レーザ光の照射により非晶質珪素膜の水素ガスを放出させて耐熱性の高い基板を剥離する方法、または剥離層に非晶質珪素膜を設け、当該非晶質珪素膜を除去することで、当該トランジスタを有する層２５３を剥離する方法、（３）トランジスタを有する層２５３が形成された耐熱性の高い基板２３０を機械的に削除する、又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによるエッチングで除去する方法、（４）耐熱性の高い基板２３０とトランジスタを有する層２５３の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層において物理的に剥離する方法等を用いればよい。
【０１０３】
また、基板４６１としては、実施の形態１で示した基板３０で示した可撓性基板、熱可塑性樹脂を有するフィルム、繊維質な材料からなる紙等を用いることで、半導体装置の小型、薄型、軽量化を図ることが可能である。
【０１０４】
次に、記憶回路２１６にデータの書き込みを行うときの動作について説明する（図６）。
【０１０５】
まず、電圧印加によりデータの書き込みを行うときの動作について説明する。ここでは、ｍ列目ｎ行目のメモリセル２２１にデータの書き込みを行う場合について説明する。この場合、ローデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、カラムデコーダ２２６ａ、セレクタ２２６ｃにより、メモリセル２２１に接続されるビット線Ｂｍを読み出し・書き込み回路２２６ｂに接続し、ビット線Ｂｍに書き込み電圧Ｖ２１を出力する。ｍ列目のビット線Ｂｍと、ｎ行目のワード線Ｗｎが選択され、ｍ列目ｎ行目のメモリセル２２１が含むトランジスタ２４０がオン状態とし、記憶素子２４１に、ビット線を電気的に接続し、おおむねＶｗ＝ＶｃｏｍーＶ２１の電圧を印加する。なお、記憶素子２４１の一方の電極は電位Ｖｃｏｍの共通電極に接続されている。電圧Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層２９を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように有機化合物層２９を変化させるとよく、単に第１の導電層と第２の導電層を短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１０６】
なお、非選択のワード線および非選択のビット線に接続されるメモリセルにデータ「１」が書き込まれないよう電圧を制御する。具体的には、非選択のワード線に接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０１０７】
例えば、ｍ列目のビット線Ｂｍは選択された記憶素子２４１の第１の導電層２４３に接続されており、第１の導電層２４３と第２の導電層２４５の間には電位差が生じる（図７（Ｂ）参照。）。そうすると、第１の導電層２４３と第２の導電層２４５とが短絡し、記憶素子の電気抵抗が変化する。
【０１０８】
一方、メモリセル２２１にデータ「０」を書き込む場合は、メモリセル２２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、ローデコーダ２２４ａ、カラムデコーダ２２６ａ、セレクタ２２６ｃによってメモリセル２２１を選択するが、読み出し・書き込み回路２２６ｂからビット線Ｂｍへの出力電位をＶｃｏｍと同程度とするか、ビット線Ｂｍを浮遊状態とする。その結果、記憶素子２４１には、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
【０１０９】
次に、電圧印加により、データの読み出しを行う際の動作について説明する（図６、図７参照。）。データの読み出しは、記憶素子２４１の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。ここでは、読み出し・書き込み回路２２６ｂは、読み出し部分の構成として、抵抗素子２４６とセンスアンプ２４７を含む構成とする。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２５４を用いても良いし、センスアンプの代わりにクロックドインバータ２５５を用いることも可能である（図６（Ｃ））。勿論、回路構成は図６（Ｃ）に限定されない。
【０１１０】
データの読み出しは、第１の導電層２４３と第２の導電層２４５の間に電圧を印加して、有機化合物層２４４の電気抵抗を読み取ることにより行う。例えば、メモリセルアレイ２２２が含む複数のメモリセル２２１から、ｍ列目ｎ行目のメモリセル２２１のデータの読み出しを行う場合、まず、ローデコーダ２２４ａ、カラムデコーダ２２６ａ、セレクタ２２６ｃにより、ｍ列目のビット線Ｂｍと、ｎ行目のワード線Ｗｎを選択する。具体的には、ローデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ２４０をオン状態にする。また、カラムデコーダ２２６ａ、セレクタ２２６ｃによって、メモリセル２２１に接続されるビット線Ｂｘを読み出し・書き込み回路２２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０によって求められ、ＶｃｏｍとＶ０は抵抗素子２４６（抵抗値Ｒｒ）と記憶素子２４１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図６（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図６（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１１１】
例えば、センスアンプをＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ２４０のオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１１２】
次に、抵抗素子としてトランジスタを用いた場合において、電圧印加により記憶素子のデータの読み出しを行う際の動作について、図１１に具体例を挙げて説明する。
【０１１３】
図１１は、「０」のデータの記憶素子の電流電圧特性９５１と、「１」のデータの書き込みを行った記憶素子の電流電圧特性９５２と、抵抗素子２４６の電流電圧特性９５３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。
【０１１４】
図１１において、書き込みを行っていない記憶素子、即ち「０」のデータの記憶素子を有するメモリセルでは、記憶素子の電流電圧特性９５１とトランジスタの電流電圧特性９５３との交点９５４が動作点となり、このときのノードＰの電位はＶ２（Ｖ）となる。ノードＰの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「０」と判別される。
【０１１５】
一方、「１」のデータの記憶素子を有するメモリセルでは、記憶素子の電流電圧特性９５２とトランジスタの電流電圧特性９５３との交点９５５が動作点となり、このときのノードＰの電位はＶ１（Ｖ）（Ｖ１＜Ｖ２）となる。ノードＰの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「１」と判別される。
【０１１６】
このように、記憶素子２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
【０１１７】
上記の方法によると、記憶素子２４１の抵抗値の相違と抵抗分割を利用して、データを電圧値で読み取っている。しかしながら、記憶素子２４１が有する情報を、電流値により読み取ってもよい。
【０１１８】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０１１９】
本発明を用いることによって、チップ製造時以外にデータの書き込み（追記）が可能であり、また書き換えができないため、書き換えによる偽造を防止することが可能な半導体装置を得ることができる。また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を提供することができる。また、本発明の半導体装置は、記憶素子内に生じる電界を用いて書き込みを行っているため、書き込み時における電流値を低減することが可能である。また、記憶素子の面積を小さくすることで、書き込み時において記憶素子に流れる電流値を低減することが可能である。また、記憶素子の導電層間隔を小さくすることで、書き込み電圧を低減することが可能である。このため、記憶素子の特性を高めることが可能である。この結果、半導体装置の消費電力を低減することが可能である。
【０１２０】
（実施の形態３）
本実施の形態では、非接触でデータの読み出しと書き込みが可能である半導体装置の一例に関して図面を用いて説明する。
【０１２１】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つはトランジスタおよび記憶素子が設けられた基板上にアンテナを設ける場合、もう１つはトランジスタおよび記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【０１２２】
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図８を用いて説明する。
【０１２３】
図８（Ａ）はパッシブマトリクス型で構成される記憶回路を有する半導体装置を示している。半導体装置は、基板３５０上にトランジスタ４５１、４５２を有する層３５１と、トランジスタを有する層３５１の上方に形成される記憶素子部３５２及びアンテナとして機能する導電層３５３とを有する。
【０１２４】
なお、ここではトランジスタを有する層３５１の上方に記憶素子部３５２及びアンテナとして機能する導電層３５３を有する場合を示しているが、この構成に限られず記憶素子部３５２またはアンテナとして機能する導電層３５３を、トランジスタを有する層３５１の下方や同一の層に有してもよい。
【０１２５】
記憶素子部３５２は複数の記憶素子３５２ａ、３５２ｂを有する。記憶素子３５２ａは、絶縁層２５２上に形成される第１の導電層３６１と、第１の導電層３６１、隔壁（絶縁層）３７４を覆う有機化合物層３６２ａと、第２の導電層３６３ａとを有する。第１の導電層の一部は隔壁（絶縁層）３７４に覆われる。また、第１の導電層３６１及び有機化合物層３６２ａの間に厚さ１ｎｍ以上４ｎｍ以下の絶縁層を形成してもよい。
【０１２６】
記憶素子３５２ｂは、絶縁層２５２上に形成される第１の導電層３６１と、第１の導電層３６１及び隔壁（絶縁層）３７４を覆う有機化合物層３６２ｂと、第２の導電層３６３ｂとを有する。また、第１の導電層の一部は隔壁（絶縁層）３７４に覆われる。
【０１２７】
また、第２の導電層３６３ａ、３６３ｂ及びアンテナとして機能する導電層３５３を覆って保護膜として機能する絶縁層３６６が形成されている。また、記憶素子部３５２が形成される第１の導電層３６１は、トランジスタ４５２の配線に接続する。また、記憶素子部３５２は上記実施の形態で示した記憶素子と同様の材料または作製方法を用いて形成することができる。
【０１２８】
また、記憶素子部３５２において、上記実施の形態で示したように、第１の導電層３６１と有機化合物層３６２ａ、３６２ｂとの間、または有機化合物層３６２ａ、３６２ｂと第２の導電層３６３ａ、３６３ｂとの間に整流性を有する素子を設けてもよい。整流性を有する素子は、実施の形態１で上述したものを用いることが可能である。
【０１２９】
ここでは、アンテナとして機能する導電層３５３は第２の導電層３６３ａ、３６３ｂと同一の層で形成された導電層３６０上に設けられている。なお、導電層３６０もアンテナとして機能してもよい。また、第２の導電層３６３ａ、３６３ｂと同一の層でアンテナとして機能する導電層を形成してもよい。アンテナとして機能する導電層３５３はトランジスタ４５１のソース配線又はドレイン配線に接続する。
【０１３０】
アンテナとして機能する導電層３５３の形状としては、方形コイル状、円形コイル状、方形ループ状、円形ループ状、直線型ダイポール状、曲線型ダイポール状等とすることができる。
【０１３１】
アンテナとして機能する導電層３５３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３５３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
【０１３２】
トランジスタを有する層３５１に含まれるトランジスタ４５１、４５２は、実施の形態２で示すトランジスタ２４０、２６２を適宜用いることができる。
【０１３３】
また、基板上に剥離層、トランジスタを有する層３５１、記憶素子部３５２、及びアンテナとして機能する導電層３５３を形成し、実施の形態２に示す剥離方法を適宜用いてトランジスタを有する層３５１、記憶素子部３５２、及びアンテナとして機能する導電層３５３を剥離し、基板上に接着層を用いて貼り付けてもよい。後者の基板としては、実施の形態１の基板３０で示した可撓性基板、熱可塑性樹脂層を有するフィルム、繊維質な材料からなる紙、基材フィルム等を用いることで、半導体装置の小型、薄型、軽量化を図ることが可能である。
【０１３４】
図８（Ｂ）にアクティブマトリクス型の記憶回路を有する半導体装置の一例を示す。なお、図８（Ｂ）については、図８（Ａ）と異なる部分に関して説明する。
【０１３５】
図８（Ｂ）に示す半導体装置は、基板３５０上にトランジスタ４５１、４５２を有する層３５１と、トランジスタを有する層３５１の上方に記憶素子部３５６及びアンテナとして機能する導電層３５３とを有する。なお、ここではトランジスタ４５１と同一の層に記憶素子部３５６のスイッチング素子として機能するトランジスタ４５２を有し、トランジスタを有する層３５１の上方に記憶素子部３５６及びアンテナ機能する導電層３５３を有する場合を示しているが、この構成に限られずトランジスタ４５２を、トランジスタを有する層３５１の上方や下方に有してもよいし、記憶素子部３５６やアンテナ機能する導電層３５３を、トランジスタを有する層３５１の下方や同一の層に有しても可能である。
【０１３６】
記憶素子部３５６は、記憶素子３５６ａ、３５６ｂで構成される。記憶素子３５６ａは、絶縁層２５２上に形成される第１の導電層３７１ａと、隔壁（絶縁層）３７４を覆う有機化合物層３７２と、第２の導電層３７３とを有する。また、第１の導電層３７１ａの一部は隔壁（絶縁層）３７４に覆われる。
【０１３７】
記憶素子３５６ｂは、絶縁層２５２上に形成される第１の導電層３７１ｂと、隔壁（絶縁層）３７４を覆う有機化合物層３７２と、第２の導電層３７３とを有する。また、第１の導電層３７１ｂの一部は隔壁（絶縁層）３７４に覆われる。
【０１３８】
ここでは、トランジスタそれぞれの配線に、第１の導電層３７１ａ、第１の導電層３７１ｂが接続されている。すなわち、記憶素子はそれぞれにスイッチング用のトランジスタに接続されている。
【０１３９】
なお、記憶素子３５６ａ、３５６ｂは上記実施の形態１及び２で示した材料または作製方法を用いて形成することができる。また、記憶素子３５６ａ、３５６ｂにおいても、上述したように、第１の導電層３７１ａ、３７１ｂと有機化合物層３７２との間、または有機化合物層３７２と第２の導電層３７３との間に整流性を有する素子を設けてもよい。
【０１４０】
また、トランジスタを有する層３５１、記憶素子部３５６、アンテナとして機能する導電層３５３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。
【０１４１】
基板上に剥離層、トランジスタを有する層３５１、記憶素子部３５６、及びアンテナとして機能する導電層３５３を形成し、実施の形態２に示す剥離方法を適宜用いてトランジスタを有する層３５１、記憶素子部３５６、及びアンテナとして機能する導電層３５３を剥離し、基板上に接着層を用いて貼り付けてもよい。
【０１４２】
なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード、静電容量型素子、圧電素子などの素子で形成される。
【０１４３】
次に、トランジスタを有する層、トランジスタに接続する端子部、および記憶素子を有する第１の基板と、当該端子部に接続されるアンテナが形成された第２の基板とを有する半導体装置の一構成例に関して図９を用いて説明する。なお、図９に関しては図８と異なる部分に関して説明を行う。
【０１４４】
図９（Ａ）はパッシブマトリクス型の半導体装置を示している。半導体装置は、基板３５０上に形成されたトランジスタを有する層３５１と、トランジスタを有する層３５１の上方に形成される記憶素子部３５２と、トランジスタに接続する接続端子３６７と、アンテナとして機能する導電層３５７が形成された基板３６５とを有し、導電層３５７及び接続端子３６７は導電性粒子により接続している。また、接続端子３６７の一部を露出する保護膜３７６が形成されている。なお、ここではトランジスタを有する層３５１の上方に記憶素子部３５２を設けた場合を示しているが、この構成に限られず記憶素子部３５６を、トランジスタを有する層３５１の下方や同一の層に有してもよい。
【０１４５】
記憶素子部３５２は、図８（Ａ）に示す構成の記憶素子部３５２と同じとすることができる。
【０１４６】
また、トランジスタを有する層３５１及び記憶素子部３５２を含む基板と、アンテナとして機能する導電層３５７が設けられた基板３６５は、接着性を有する樹脂３７５により貼り合わされている。そして、トランジスタに接続される接続端子３６７と、導電層３５７とは樹脂３７５中に含まれる導電性粒子３５９を介して電気的に接続されている。また、金ペースト、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いてトランジスタを有する層３５１及び記憶素子部３５２を含む基板と、アンテナとして機能する導電層３５７が設けられた基板３６５とを貼り合わせてもよい。
【０１４７】
図９（Ｂ）は実施の形態２に示した半導体装置の一構成を示しており、基板３５０上に形成されたトランジスタ４５１、４５２を含むトランジスタを有する層３５１と、トランジスタを有する層３５１の上方に形成される記憶素子部３５６と、トランジスタに接続する接続端子３６７と、アンテナとして機能する導電層３５７が形成された基板３６５とを有し、導電層３５７及び接続端子は導電性粒子により接続している。なお、ここではトランジスタを有する層３５１においてトランジスタ４５１と同一の層にトランジスタ４５２を有し、トランジスタを有する層３５１の上方にアンテナとして機能する導電層３５７を有する場合を示しているが、この構成に限られず記憶素子部３５６をトランジスタを有する層３５１の下方や同一の層に有してもよい。
【０１４８】
記憶素子部３５６は、図８（Ｂ）に示す構成の記憶素子３５６ａ、３５６ｂで構成することができる。
【０１４９】
また、図９（Ｂ）においてもトランジスタを有する層３５１と記憶素子部３５６を含む基板と、アンテナとして機能する導電層３５７が設けられた基板３６５は、導電性粒子３５９を含む樹脂３７５により貼り合わせられる。また、導電層３５７及び接続端子３６７は導電性粒子３５９により接続している。
【０１５０】
また、基板上に剥離層、トランジスタを有する層３５１、記憶素子部３５６を形成し、実施の形態２に示す剥離方法を適宜用いてトランジスタを有する層３５１、記憶素子部３５６を剥離し、基板上に接着層を用いて貼り付けてもよい。
【０１５１】
さらには、記憶素子部３５２、３５６を、アンテナとして機能する導電層３５７が設けられた基板３６５に設けてもよい。すなわち、トランジスタを有する層３５１が形成される第１の基板と、記憶素子部３５２、３５６及びアンテナとして機能する導電層３５７が形成される第２の基板３６５とを、導電性粒子を含む樹脂により貼り合わせてもよい。また、図８（Ａ）及び（Ｂ）に示す半導体装置と同様に、トランジスタに接続するセンサを設けてもよい。
【０１５２】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【０１５３】
本発明を用いることによって、チップ製造時以外にデータの書き込み（追記）が可能であり、また書き換えができないため、書き換えによる偽造を防止すること可能な半導体装置を得ることができる。また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を提供することができる。また、本発明の半導体装置は、記憶素子内に生じる電界を用いて書き込みを行っているため、書き込み時における電流値を低減することが可能である。また、記憶素子の面積を小さくすることで、書き込み時において記憶素子に流れる電流値を低減することが可能である。また、記憶素子の導電層間隔を小さくすることで、書き込み電圧を低減することが可能である。このため、記憶素子の特性を高めることが可能である。この結果、半導体装置の消費電力を低減することが可能である。
【実施例１】
【０１５４】
ここで、本発明の半導体装置の構成について、図１２を参照して説明する。図１２（Ａ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バス１７、アンテナ１８を有する。
【０１５５】
また、図１２（Ｂ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バス１７、アンテナ１８の他、中央処理ユニット５１を有しても良い。
【０１５６】
また、図１２（Ｃ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バス１７、アンテナ１８、中央処理ユニット５１の他、検出素子５３、検出制御回路５４からなる検出部５２を有しても良い。
【０１５７】
本実施例の半導体装置は、トランジスタを有する層のトランジスタにより、電源回路１１、クロック発生回路１２、データ復調・変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、バス１７、アンテナ１８、中央処理ユニット５１の他、検出素子５３、検出制御回路５４からなる検出部５２等を構成することで、小型でセンシング機能を有すると共に、電波を送受信することが可能な半導体装置を形成することが可能である。
【０１５８】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調・変調回路１３は、リーダライタ１９と交信するデータを復調・変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０１５９】
記憶回路１６は、実施の形態１または実施の形態２に示す記憶素子から選択される１つ又は複数を有する。有機化合物層を有する記憶素子は、小型化、薄膜化および大容量化を同時に実現することができるため、記憶回路１６を有機化合物層を有する記憶素子で設けることにより、半導体装置の小型化、軽量化を達成することができる。
【０１６０】
検出部５２は、温度、圧力、流量、光、磁気、音（振動）、加速度、湿度、照度気体成分、液体成分、その他の特性を物理的又は化学的手段により検出することができる。また、検出部５２は、物理量または化学量を検出する検出素子５３と当該検出素子５３で検出された物理量または化学量を電気信号等の適切な信号に変換する検出制御回路５４とを有している。検出素子５３としては、抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード、静電容量型素子、圧電素子などの素子等で形成することができる。なお、検出部５２は複数設けてもよく、この場合、複数の物理量または化学量を同時に検出することが可能である。
【０１６１】
また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音（振動）、加速度、湿度等を指し、化学量とは、ガス等の気体成分やイオン等の液体に含まれる成分等の化学物質等を指す。化学量としては、他にも、血液、汗、尿等に含まれる特定の生体物質（例えば、血液中に含まれる血糖値等）等の有機化合物も含まれる。特に、化学量を検出しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あらかじめ検出素子５３に検出したい物質と選択的に反応する物質を設けておく。例えば、生体物質の検出を行う場合には、検出素子５３に検出させたい生体物質と選択的に反応する酵素、抗体分子または微生物細胞等を高分子等に固定化して設けておくことが好ましい。
【実施例２】
【０１６２】
本発明により無線チップとして機能する半導体装置を形成することができる。無線チッフ゜の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１４（Ａ）参照）、包装用容器類（包装紙やボトル等、図１４（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１４（Ｂ）参照）、乗物類（自転車等、図１４（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１４（Ｅ）、図１４（Ｆ）参照）等の物品に無線チップとして機能する半導体装置２０を設けて使用することができる。また、動物類や人体に設けることができる。電子機器とは、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１６３】
本発明の半導体装置２０は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置２０は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置２０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１６４】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１３参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０１６５】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０１６６】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
【０１６７】
また、本発明の半導体装置は、外部からの電圧印加により変化する有機化合物層が一対の導電層間に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【０１６８】
また、本発明の半導体装置は、外部からの電圧印加によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【０１６９】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【図面の簡単な説明】
【０１７０】
【図１】本発明の半導体装置を説明する上面図及び断面図。
【図２】本発明の半導体装置を説明する断面図。
【図３】本発明の半導体装置を説明する断面図。
【図４】本発明の半導体装置を説明する断面図。
【図５】本発明の半導体装置を説明する図。
【図６】本発明の半導体装置を説明する図。
【図７】本発明の半導体装置を説明する上面図及び断面図。
【図８】本発明の半導体装置を説明する断面図。
【図９】本発明の半導体装置を説明する断面図。
【図１０】本発明の半導体装置を説明する断面図。
【図１１】記憶素子、抵抗素子の電流電圧特性を説明する図。
【図１２】本発明の半導体装置の構成例を説明する図。
【図１３】本発明の半導体装置を有する電子機器を説明する図。
【図１４】本発明の半導体装置の使用形態について説明する図。
【図１５】本発明の半導体装置を説明する断面図。
【図１】
2006352093.tif 000003
【図２】
2006352093.tif 000004
【図３】
2006352093.tif 000005
【図４】
2006352093.tif 000006
【図５】
2006352093.tif 000007
【図６】
2006352093.tif 000008
【図７】
2006352093.tif 000009
【図８】
2006352093.tif 000010
【図９】
2006352093.tif 000011
【図１０】
2006352093.tif 000012
【図１１】
2006352093.tif 000013
【図１２】
2006352093.tif 000014
【図１３】
2006352093.tif 000015
【図１４】
2006352093.tif 000016
【図１５】
2006352093.tif 000017