(57)【要約】【課題】インタレース方式のＣＲＴモニタ装置に対し、文字や線などのグラフィックデータを映像信号に重畳して出力する表示回路において、垂直方向の解像度を低下させることなく、グラフィック表示のちらつきを緩和するとともに、映像とグラフィックの輝度が近い場合もグラフィックが埋没することがない画面ちらつき緩和回路、画像処理装置および画面ちらつき緩和制御方法を提供する。【解決手段】任意の表示位置の画素データと、前記画素の左上に隣接する画素データを比較し、表示位置の画素データが真のときは元の画素データを表示し、表示位置の画素データが偽、尚且つ左上画素のデータが偽でないときは、左上画素のデータの輝度を落としてこれを画面ちらつき緩和用データとして表示位置に表示するパレットメモリ２７を備える。【選択図】図１
2006146034.tif 000002
【特許請求の範囲】
【請求項１】
文字や線などのグラフィックデータのアドレスを発生するアドレス発生回路（２１）と、
前記グラフィックデータを格納するグラフィックメモリ（２４）と、
インタレース方式のビデオ信号出力用Ｄ／Ａ変換器（２８）に対して前記グラフィックデータを出力するパレットメモリ（２７）と、を備えた表示回路における画面ちらつき緩和回路において、
インタレース走査の各フィールドにて、あるフィールドで表示する走査ラインのアドレスを−１することにより前記走査ラインより１ライン上の前回のフィールドで表示された走査ラインのアドレスを生成するアドレスマイナス演算回路（２２）と、
前記走査ラインのアドレスと前記１ライン上のアドレスを切り替えて前記グラフィックメモリに入力し交互に読み出すアドレス切替回路（２３）と、
前記１ライン上のグラフィックデータを１画素分遅延して前記パレットメモリに入力する画素遅延回路（２６）と、を備え、
前記パレットメモリ（２７）は、前記走査ラインの画素データと前記１ライン上の画素データとの比較を行なう画素比較機能を有し、表示する走査ラインの画素データが真のときは表示する走査ラインの画素データを色変換して前記Ｄ／Ａ変換器（２８）に出力し、表示する走査ラインの画素データが偽で、尚且つ前記１画素遅延された１ライン上の画素データが偽でないときは前記１画素遅延された１ライン上の画素データの輝度レベルをあらかじめ設定された輝度パラメータに従って輝度を落として色変換し、前記Ｄ／Ａ変換器（２８）に出力するものであることを特徴とする画面ちらつき緩和回路。
【請求項２】
インタレース方式のＣＲＴモニタ出力回路（２）を備えた画像処理装置において、
前記ＣＲＴモニタ出力回路用に、請求項１記載の画面ちらつき緩和回路（３）を備えたことを特徴とする画像処理装置。
【請求項３】
モニタ出力回路として、インタレース方式のＣＲＴモニタ出力回路（２）と、
ノンインタレース方式のパーソナルコンピュータ用モニタ出力回路（４）と、を備えた画像処理装置において、
前記インタレース方式のＣＲＴモニタ出力回路（２）に対しては、請求項１に記載の画面ちらつき緩和回路（３）を有する表示回路を使用し、前記ノンインタレース方式のパーソナルコンピュータ用モニタ出力回路（４）に対しては、前記画面ちらつき緩和回路（３）を有しない表示回路を使用するように切り替えるモニタ出力切替回路（５）を備えたことを特徴とする画像処理装置。
【請求項４】
インタレース方式のＣＲＴモニタ装置に対し、文字や線などのグラフィックデータを映像信号に重畳して出力する表示回路の画面ちらつき緩和制御方法において、
任意の表示位置の画素とその１ライン上の画素を読み出すアドレスを生成するステップ（ＳＴ１）と、
前記表示位置の画素と前記１ライン上の画素の表示データを交互に読み出すステップ（ＳＴ２）と、
前記１ライン上の画素の表示データを１画素遅延するステップ（ＳＴ３）と、
前記表示位置の画素データと前記１画素遅延した画素データの比較を行なうステップ（ＳＴ４ａ、４ｂ）と、
前記表示位置の画素データが真のときは前記表示位置の画素データを表示するステップ（ＳＴ５）と、
前記表示位置の画素データが偽で、尚且つ、前記１画素遅延した画素データが偽でないときは、前記１画素遅延した画素データの輝度を落として、画面ちらつき緩和用データとして表示するステップ（ＳＴ６）と、を備えたことを特徴とする画面ちらつき緩和制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタレース方式のＣＲＴモニタ装置に対して表示のちらつきを緩和する画面ちらつき緩和回路、画像処理装置および画面ちらつき緩和制御方法に関する。
【背景技術】
【０００２】
インタレース方式のＣＲＴモニタ装置に対して文字や線などのグラフィックデータを映像信号に重畳して出力する従来の表示回路では、単純に、奇数フィールドのときは奇数ラインのグラフィックデータを読み出して出力し、偶数フィールドのときは偶数ラインのグラフィックデータを読み出して出力している（例えば、特許文献１参照）。
図９は、インタレース方式のＣＲＴモニタ装置を示す各フィールドの走査ラインの模式図である。
図１０は、従来技術のインタレース方式のＣＲＴモニタ装置における水平線と垂直線とからなる文字Ｔのグラフィック模式図である。
図１１は、従来技術の図１０のグラフィックを走査ラインと画素に拡大し、本来交互に表示される奇数フィールドと偶数フィールドを重ねて表示した模式図である。
図１２は、従来技術の図１０のグラフィックの奇数フィールドにおける文字Ｔのグラフィック出力データの模式図である。
図１３は、従来技術の図１０のグラフィックの偶数フィールドにおける文字Ｔのグラフィック出力データの模式図である。
以下、図９〜１３を用いて、従来技術のインタレース方式のＣＲＴモニタ装置に対して文字や線などのグラフィックデータを映像信号に重畳して出力する表示方法について、文字Ｔのグラフィックを例に説明する。
図９に示すように、インタレース方式のＣＲＴモニタ装置における各フィールドの走査ラインは、奇数フィールドにおいては走査ライン１、３、５〜５２５までが表示され、次の偶数フィールドにおいては走査ライン２、４、６〜５２４までが表示される。
このように、インタレース方式では、奇数ラインのグラフィックデータと偶数ラインのグラフィックデータを単純に交互に表示しているのである。このため、図１０に示すように、水平線と垂直線とからなる文字Ｔのグラフィックの表示は、出力データのとおりに、奇数フィールドでは図１２のように表示され、偶数フィールドでは図１３に示すように表示される。その結果、Ｔの縦線については、表示されるデータは半分ずつとなるものの奇数・偶数両フィールドにおいて表示されるため、ちらつきは目立たないが、一方、Ｔの横線については、奇数フィールドにおいてのみ表示されるため、ちらつきが顕著に発生するという問題があった。また、奇数フィールド、偶数フィールドいずれのフィールドのグラフィックデータも３０Ｈｚで点滅する画像となっているため、隣接する奇数ラインと偶数ラインの明暗差が著しい場合は、グラフィックが３０Ｈｚで点滅する画像となる。特に水平線だけで構成されたグラフィックが見づらいという問題があった。
【０００３】
図１４は、従来技術の画面ちらつき緩和方法を示すグラフィックデータの模式図である。
奇数ラインと偶数ラインのグラフィックデータを交互に表示することから発生する表示のちらつきを緩和する方法として、図１４に示すように、奇数と偶数のグラフィックデータを同一にして２ラインずつ表示する技術が公知である。
【特許文献１】特開平６−１４９１９５号公報（第２−３頁）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このように、奇数と偶数のグラフィックデータを同一にして２ラインずつ表示することにより表示のちらつきは無くなるものの、垂直方向の解像度を半分にすることになるので、表示する情報量が１／２に減ってしまうという問題があった。
また、背景の映像とグラフィックの輝度が近い場合は、映像中にグラフィックが埋没して見えなくなってしまうという問題もあった。
本発明はこのような問題点に鑑みてなされたものであり、垂直方向の解像度を低下させることなく、グラフィック表示のちらつきを緩和するとともに、映像とグラフィックの輝度が近い場合もグラフィックが埋没することがない画面を得ることができる画面ちらつき緩和回路、画像処理装置および画面ちらつき緩和制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記問題を解決するため、本発明は、次のように構成したのである。
【０００６】
請求項１に記載の発明は、文字や線などのグラフィックデータのアドレスを発生するアドレス発生回路と、前記グラフィックデータを格納するグラフィックメモリと、インタレース方式のビデオ信号出力用Ｄ／Ａ変換器に対して前記グラフィックデータを出力するパレットメモリと、を備えた表示回路における画面ちらつき緩和回路において、インタレース走査の各フィールドにて、あるフィールドで表示する走査ラインのアドレスを−１することにより前記走査ラインより１ライン上の前回のフィールドで表示された走査ラインのアドレスを生成するアドレスマイナス演算回路と、前記走査ラインのアドレスと前記１ライン上のアドレスを切り替えて前記グラフィックメモリに入力し交互に読み出すアドレス切替回路と、前記１ライン上のグラフィックデータを１画素分遅延して前記パレットメモリに入力する画素遅延回路と、を備え、前記パレットメモリは、前記走査ラインの画素データと前記１ライン上の画素データとの比較を行なう画素比較機能を有し、表示する走査ラインの画素データが真のときは表示する走査ラインの画素データを色変換して前記Ｄ／Ａ変換器に出力し、表示する走査ラインの画素データが偽で、尚且つ前記１画素遅延された１ライン上の画素データが偽でないときは前記１画素遅延された１ライン上の画素データの輝度レベルをあらかじめ設定された輝度パラメータに従って輝度を落として色変換し、前記Ｄ／Ａ変換器に出力するものであることを特徴としている。
【０００７】
また、請求項２に記載の発明は、インタレース方式のＣＲＴモニタ出力回路を備えた画像処理装置において、前記ＣＲＴモニタ出力回路用に、請求項１記載の画面ちらつき緩和回路を備えたことを特徴としている。
【０００８】
また、請求項３に記載の発明は、モニタ出力回路として、インタレース方式のＣＲＴモニタ出力回路と、ノンインタレース方式のパーソナルコンピュータ用モニタ出力回路と、を備えた画像処理装置において、前記インタレース方式のＣＲＴモニタ出力回路に対しては、請求項１に記載の画面ちらつき緩和回路を有する表示回路を使用し、前記ノンインタレース方式のパーソナルコンピュータ用モニタ出力回路に対しては、前記画面ちらつき緩和回路有しない表示回路を使用するように切り替えるモニタ出力切替回路を備えたことを特徴としている。
【０００９】
また、請求項４に記載の発明は、インタレース方式のＣＲＴモニタ装置に対し、文字や線などのグラフィックデータを映像信号に重畳して出力する表示回路の画面ちらつき緩和制御方法において、任意の表示位置の画素とその１ライン上の画素を読み出すアドレスを生成するステップと、前記表示位置の画素と前記１ライン上の画素の表示データを交互に読み出すステップと、前記１ライン上の画素の表示データを１画素遅延するステップと、前記表示位置の画素データと前記１画素遅延した画素データの比較を行なうステップと、前記表示位置の画素データが真のときは前記表示位置の画素データを表示するステップと、  前記表示位置の画素データが偽で、尚且つ、前記１画素遅延した画素データが偽でないときは、前記１画素遅延した画素データの輝度を落として、画面ちらつき緩和用データとして表示するステップと、を備えたことを特徴としている。
【発明の効果】
【００１０】
請求項１に記載の発明によると、垂直方向の解像度を低下させることなくグラフィック表示のちらつきを緩和することができ、映像とグラフィックの輝度が近い場合も右下の画素が影のように表示されることでグラフィックが埋没することなくインタレース方式のＣＲＴモニタに表示することが可能な、画面ちらつき緩和回路を実現できる。
【００１１】
また、請求項２に記載の発明によると、垂直方向の解像度を低下させることなくグラフィック表示のちらつきを緩和することができ、映像とグラフィックの輝度が近い場合も右下の画素が影のように表示されることでグラフィックが埋没することなくインタレース方式のＣＲＴモニタに表示することができる画像処理装置を実現できる。
【００１２】
また、請求項３に記載の発明によると、垂直方向の解像度を低下させることなくグラフィック表示のちらつきを緩和することができ、映像とグラフィックの輝度が近い場合も右下の画素が影のように表示されることでグラフィックが埋没することなくインタレース方式のＣＲＴモニタに表示することができると共に、ノンインタレース方式のパーソナルコンピュータ用モニタに対しては前記画面ちらつき緩和回路を有しない表示回路を使用するように切り替えることでグラフィックを正常に表示できる画像処理装置を実現できる。
【００１３】
また、請求項４に記載の発明によると、垂直方向の解像度を低下させることなくグラフィック表示のちらつきを緩和することができ、映像とグラフィックの輝度が近い場合も右下の画素が影のように表示されることでグラフィックが埋没することなくインタレース方式のＣＲＴモニタに表示することが出来る画面ちらつき緩和制御方法が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図に基づいて説明する。
【実施例１】
【００１５】
図１は、本発明の第１実施例を示す画面ちらつき緩和回路を備えた表示回路の構成図である。
図１において、２１はグラフィックデータ表示アドレス発生回路、２２はアドレスマイナス演算回路、２３はアドレス切替回路、２４はグラフィックメモリ、２５はラッチ、２６は画素遅延回路、２７はパレットメモリ、２８はＤ／Ａ変換器である。
本発明が従来技術の表示回路と異なる点は以下のとおりである。
すなわち、本発明は、アドレスマイナス演算回路２２と、表示位置のアドレスと１ライン上のアドレスを切り替えてグラフィックメモリ２４に入力し交互に読み出すアドレス切替回路２３と、１ライン上のグラフィックデータを１画素遅延させる画素遅延回路２６と、走査ラインのデータと１ライン上のデータとの比較を行なう画素比較回路内蔵のパレットメモリ２７と、から成る画面ちらつき緩和回路を備えるようにしている点である。
【００１６】
以下、図１を用いて、本実施例の画面ちらつき緩和回路を備えた表示回路の構成および画面ちらつき緩和回路の動作について説明する。
グラフィックデータ表示アドレス発生回路２１は、任意位置Ｘの表示用グラフィックデータのアドレスを発生する回路であり、アドレスマイナス演算回路２２は、任意位置Ｘの表示用グラフィックデータのアドレスを−１することにより走査ラインより１ライン上の前回のフィールドで表示された走査ラインのアドレスを生成する演算回路であり、アドレス切替回路２３は表示位置Ｘのアドレスと１ライン上のアドレスを切り替えてグラフィックメモリ２４に入力し交互に読み出す切替回路である。
それぞれのグラフィックデータはラッチ２５により保持された後、表示位置Ｘのグラフィックデータは直接パレットメモリ２７に入力され、１ライン上のグラフィックデータは画素遅延回路２６を経由して１画素遅延された後、パレットメモリ２７に入力される。
パレットメモリ２７は、走査ラインのグラフィックデータと１ライン上のグラフィックデータとの比較を行なう画素比較回路を内蔵し、表示する走査ラインのグラフィックデータが真のときは元のグラフィックデータを色変換してＤ／Ａ変換器２８に出力し、表示する走査ラインのグラフィックデータが偽でなおかつ１画素遅延された１ライン上のグラフィックデータが偽でないときは１ライン上のグラフィックデータの輝度レベルをあらかじめ設定された輝度パラメータに従って輝度を落として色変換し、Ｄ／Ａ変換器２８に出力する。
【００１７】
図２は、本発明の第１実施例を示す画面ちらつき緩和方法のフローチャートである。
以下、図２を用いて本実施例の画面ちらつき緩和制御方法の手順について説明する。
任意の表示位置Ｘとその１ライン上（Ｘ−１）の画素読み出しアドレスを生成し（ステップＳＴ１）、表示位置Ｘとその１ライン上（Ｘ−１）の画素の表示データを交互に読み出し（ステップＳＴ２）、表示位置Ｘの１ライン上（Ｘ−１）の画素の表示データを１画素遅延し（ステップＳＴ３）、表示位置の画素データと１画素遅延した画素データを比較し（ステップＳＴ４ａ、ｂ）、比較結果により輝度を落として表示する（ステップＳＴ６）。
【００１８】
図３は、本発明の第１実施例を示す走査ラインの画素データと１ライン上の画素データとの比較方法の説明図である。
図３において、３３は任意の表示位置Ｘの表示ラインのデータ（Ａ）、３４は１ライン上の表示データであり、（Ｂ）はデータ（Ａ）の１画素左上の表示データ、３５は表示データ（Ａ）（Ｂ）を比較して得られた出力データ、３６は輝度を落とした画素データ、３７は表示ラインの元の画素データ、３８は１画素遅延した画素データである。
また、図４は、本発明の第１実施例を示す奇数フィールドにおける文字Ｔのグラフィック表示の模式図である。
また、図５は、本発明の第１実施例を示す偶数フィールドにおける文字Ｔのグラフィック表示の模式図である。
また、図６は、本発明の第１実施例を示す本来交互に表示される奇数フィールドと偶数フィールドを重ねて表示した１フレームのグラフィック出力データの模式図である。なお、図３〜６において、斜線で示した画素の表示データは、輝度レベルをあらかじめ設定された輝度パラメータに従って輝度を落としたデータであることを示している。
以下、図３〜６を用いて本実施例の比較および表示動作の詳細について説明する。
図３に示すように、任意の表示位置Ｘの表示ラインのデータ３３（Ａ）と、表示位置Ｘの１画素左上の表示データ（Ｂ）すなわち、表示位置Ｘ１ライン上の表示データ３４を１画素遅延したデータ３８とを比較し（ステップＳＴ４a、４ｂ）、（Ａ）が真の時は表示位置Ｘに（Ａ）のデータ３７を表示し（ステップＳＴ５）、（Ａ）が偽かつ（Ｂ）が真の時は表示位置Ｘに（Ｂ）の輝度を落としたデータ３６を表示し（ステップＳＴ６）、（Ａ）（Ｂ）共に偽の時は表示位置Ｘに表示を行なわない（ステップＳＴ７）。このようにして、文字Ｔに対して、図４に示す奇数フィールドにおけるグラフィック出力データと、図５に示す偶数フィールドにおけるグラフィック出力データを得る。本来交互に表示される奇数フィールドと偶数フィールドを重ねて１フレームのグラフィック出力データとして表示すると図６のようになる。
【００１９】
以上述べたように、本実施例に係る画面ちらつき緩和回路および画面ちらつき緩和制御方法は、任意の表示位置の画素データと、前記画素の左上に隣接する画素データを比較し、表示位置の画素データが真のときは元の画素データを表示し、表示位置の画素データが偽、尚且つ、左上画素のデータが偽でないときは、左上画素のデータの輝度を落としてこれを画面ちらつき緩和用データとして表示位置に表示するようにしているので、従来技術では画面のちらつきが顕著に発生する文字Ｔの横線においても、図６に示すように低輝度の横線が影のように表示されることになり、ちらつきが緩和されると共に、背景の映像とグラフィックの輝度が近い場合もグラフィックが背景の映像に埋没することがなくなるのである。
【実施例２】
【００２０】
図７は、本発明の第２実施例を示す画像処理装置の構成図である。
図７において、１は画像処理装置、２はインタレース方式のＣＲＴモニタ出力回路、３は画面ちらつき緩和回路である。
図７に示す第２実施例の画像処理装置が従来技術と異なる点は、本実施例の画像処理装置１は、第１実施例で述べた画面ちらつき緩和回路３をインタレース方式のＣＲＴモニタ出力回路２用として備えるようにしている点である。
【００２１】
本実施例に係る画像処理装置１は、このように画面ちらつき緩和回路３を備えるようにしたので、垂直方向の解像度を低下させることなくグラフィック表示のちらつきを緩和することができ、映像とグラフィックの輝度が近い場合も右下の画素が影のように表示されることでグラフィックが埋没することなくインタレース方式のＣＲＴモニタ２に表示することができるのである。
【実施例３】
【００２２】
図８は、本発明の第３実施例を示す画像処理装置の構成図である。なお、構成要素が第２実施例である図７とおなじものについてはその説明を省略し、異なる点のみ説明する。
図８において、４はノンインタレース方式のパーソナルコンピュータ用モニタ出力回路、５はモニタ出力切替回路、１０は画像処理装置である。
以下、図８を用いて、本実施例の画像処理装置が従来技術と異なる点を説明する。
すなわち、本実施例の画像処理装置１０は、インタレース方式のＣＲＴモニタ出力回路２と、ノンインタレース方式のパーソナルコンピュータ用モニタ出力回路４とを備え、インタレース方式のＣＲＴモニタ２に対しては第１実施例で述べた画面ちらつき緩和回路３）を有する表示回路を使用し、ノンインタレース方式のモニタ４に対しては第１実施例で述べた画面ちらつき緩和回路３を有しない表示回路を使用するように切り替え動作するモニタ出力切替回路５を備えるようにしている点である。
【００２３】
本実施例に係る画像処理装置１０は、上記構成としているので、垂直方向の解像度を低下させることなくグラフィック表示のちらつきを緩和することができ、映像とグラフィックの輝度が近い場合も右下の画素が影のように表示されることでグラフィックが埋没することなくインタレース方式のＣＲＴモニタ２に表示することができると共に、ノンインタレース方式のパーソナルコンピュータ用モニタ４に対しては画面ちらつき緩和回路３を有しない表示回路を使用するように切り替えることによりグラフィックを正常に表示することができるのである。
【産業上の利用可能性】
【００２４】
本発明の画面ちらつき緩和回路、画像処理装置および画面ちらつき緩和制御方法は、インタレース方式のＣＲＴモニタ出力回路を備えたあらゆる製品に広く適用が可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施例を示す画面ちらつき緩和回路を備えた表示回路の構成図
【図２】本発明の第１実施例を示す画面ちらつき緩和方法のフローチャート
【図３】本発明の第１実施例を示す走査ラインの画素データと１ライン上の画素データとの比較方法の説明図
【図４】本発明の第１実施例を示す奇数フィールドにおける文字Ｔのグラフィック表示の模式図
【図５】本発明の第１実施例を示す偶数フィールドにおける文字Ｔのグラフィック表示の模式図
【図６】本発明の第１実施例を示す本来交互に表示される奇数フィールドと偶数フィールドを重ねて表示した１フレームのグラフィック出力データの模式図
【図７】本発明の第２実施例を示す画像処理装置の構成図
【図８】本発明の第３実施例を示す画像処理装置の構成図
【図９】インタレース方式のＣＲＴモニタ装置を示す各フィールドの走査ラインの模式図
【図１０】従来技術のインタレース方式のＣＲＴモニタ装置における水平線と垂直線とからなる文字Ｔのグラフィック模式図
【図１１】従来技術の図１０のグラフィックを走査ラインと画素に拡大し、本来交互に表示される奇数フィールドと偶数フィールドを重ねて表示した模式図
【図１２】従来技術の図１０のグラフィックの奇数フィールドにおける文字Ｔの表示データの模式図
【図１３】従来技術の図１０のグラフィックの偶数フィールドにおける文字Ｔの表示データの模式図
【図１４】従来技術の画面ちらつき緩和方法を示すグラフィックデータの模式図
【符号の説明】
【００２６】
１、１０  画像処理装置
２  インタレース方式のＣＲＴモニタ出力回路
３  画面ちらつき緩和回路
４  ノンインタレース方式のパーソナルコンピュータ用モニタ出力回路
５  モニタ出力切替回路
２１  グラフィックデータ表示アドレス発生回路
２２  アドレスマイナス演算回路
２３  アドレス切替回路
２４  グラフィックメモリ
２５  ラッチ
２６  画素遅延回路
２７  パレットメモリ
２８  Ｄ／Ａ変換器
３３  任意の表示位置Ｘの表示データ（Ａ）
３４  １画素左上の表示データ（Ｂ）
３５  表示データ（Ａ）（Ｂ）を比較して得られた出力データ
３６  輝度を落とした画素データ
３７  表示ラインの元の画素データ
３８  １画素遅延した画素データ
【図１】
2006146034.tif 000003
【図２】
2006146034.tif 000004
【図３】
2006146034.tif 000005
【図４】
2006146034.tif 000006
【図５】
2006146034.tif 000007
【図６】
2006146034.tif 000008
【図７】
2006146034.tif 000009
【図８】
2006146034.tif 000010
【図９】
2006146034.tif 000011
【図１０】
2006146034.tif 000012
【図１１】
2006146034.tif 000013
【図１２】
2006146034.tif 000014
【図１３】
2006146034.tif 000015
【図１４】
2006146034.tif 000016