(57)【要約】【課題】パッケージ化のためにＬＥＤを取付け、かつＬＥＤの成長基板を除去するための技術を提供する。【解決手段】成長基板上に形成され、かつｎ型領域とｐ型領域の間に配置された発光層を含む半導体構造が、成長基板の除去を可能にするように、半導体構造を十分に支持する結合部によってキャリアに取付けられる。一部の実施形態では、半導体構造は、フリップチップ素子である。半導体構造は、例えば、半導体構造のほぼ横方向範囲全体を支持する金属接合により又は半田又は金スタッドバンプのようなインターコネクトによってキャリアに取付けることができる。半導体構造を支持するアンダーフィル材料は、インターコネクト間のあらゆる空間に導入される。アンダーフィル材料は、剛性構造を形成するために硬化される液体とすることができる。成長基板は、次に、半導体構造を損傷することなく除去することができる。【選択図】図１
2006344971.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型領域とｐ型領域の間に配置した発光層を含み、成長基板上に成長させた半導体構造を設ける段階と、
少なくとも一つのインターコネクトによって前記半導体構造をキャリアに取付ける段階と、
前記半導体構造と前記キャリアの間の空洞に、該半導体構造に対する剛性支持体を形成するアンダーフィルを導入する段階と、
前記成長基板を除去する段階と、
を含むことを特徴とする方法。
【請求項２】
アンダーフィルを導入する段階は、
前記キャリアと前記半導体構造の間に液体アンダーフィル材料を配置する段階と、
前記液体アンダーフィル材料を硬化させて、前記半導体構造に対する剛性支持体を形成する段階と、
を含むことを特徴とする請求項１に記載の方法。
【請求項３】
アンダーフィルを導入する段階は、
取付ける段階の前に前記半導体構造及び前記キャリアの一方に剛性アンダーフィル層を形成する段階と、
前記少なくとも一つのインターコネクトに対する少なくとも一つの開口部を前記剛性アンダーフィル層に形成する段階と、
を含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記半導体構造をキャリアに取付ける段階の前に、
前記ｐ型領域と前記活性領域との一部をエッチングで除去して該ｎ型領域の一部分を露出する段階と、
前記ｎ型領域の前記露出した部分に電気的に接続したｎ接点と、前記ｐ型領域に電気的に接続したｐ接点とを形成する段階と、
を更に含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記少なくとも一つのインターコネクトは、前記キャリア上に形成された金属層を前記ｎ接点及び前記ｐ接点の一方に結合することを特徴とする請求項４に記載の方法。
【請求項６】
前記少なくとも一つのインターコネクトは、前記半導体構造の底面に結合され、
前記半導体構造の上面は、前記キャリアの上面から５０ミクロン未満である、
ことを特徴とする請求項１に記載の方法。
【請求項７】
前記アンダーフィルは、有機材料を含むことを特徴とする請求項１に記載の方法。
【請求項８】
前記アンダーフィルは、無機材料を含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記アンダーフィルは、エポキシを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記アンダーフィルは、シリコーンを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記シリコーンの配置された無機材料の粒子を更に含むことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記少なくとも一つのインターコネクトは、金を含み、
取付ける段階は、超音波溶接によって取付ける段階を含む、
ことを特徴とする請求項１に記載の方法。
【請求項１３】
前記少なくとも一つのインターコネクトは、半田を含むことを特徴とする請求項１に記載の方法。
【請求項１４】
前記少なくとも一つのインターコネクト及び前記アンダーフィルの一方の熱膨張率は、該少なくとも一つのインターコネクト及び該アンダーフィルの他方の熱膨張率の２倍を超えないことを特徴とする請求項１に記載の方法。
【請求項１５】
前記半導体構造は、ＩＩＩ族窒化物構造体であり、前記成長基板は、サファイアであり、
除去する段階は、レーザ分離によって除去する段階を含む、
ことを特徴とする請求項１に記載の方法。
【請求項１６】
レーザ分離によって除去する段階は、レーザで前記成長基板の表面を走査する段階を含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
除去する段階は、エッチングによって除去する段階を含むことを特徴とする請求項１に記載の方法。
【請求項１８】
前記成長基板を除去した後に前記半導体構造を薄くする段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項１９】
薄くする段階は、前記半導体構造内に配置されたエッチ停止層までエッチングする段階を含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記成長基板を除去することによって露出した前記半導体構造の表面を粗面化する段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項２１】
前記半導体構造及び成長基板の側面に沿って、該成長基板が除去された時に該半導体構造の上面に封入体を形成するアンダーフィル材料を導入する段階と、
波長変換材料を前記封入体に配置する段階と、
を更に含むことを特徴とする請求項１に記載の方法。
【請求項２２】
波長変換材料を前記封入体に配置する段階は、蛍光体と透明材料の混合物を堆積させる段階を含み、
前記半導体構造は、該半導体構造と前記成長基板との前記側面に沿って前記空洞に導入された前記アンダーフィルと前記透明材料によって密封されている、
ことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記成長基板を除去することによって露出した前記半導体構造の上面に、該半導体構造に形成された正孔のアレイを含む光結晶を形成する段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項２４】
前記成長基板を除去することによって露出した前記半導体構造の上面の上に、正孔のアレイを含むマスクを形成する段階と、
前記半導体構造の前記上面の中に前記正孔のアレイをエッチングする段階と、
前記マスクを除去する段階と、
を更に含むことを特徴とする請求項１に記載の方法。
【請求項２５】
前記キャリアは、各々が少なくとも一つの半導体構造に取付けられた複数の他のキャリアに結合されており、
アンダーフィル材料を導入する段階の前に、前記半導体構造の上方に配置された板と前記複数のキャリアの下に配置された板との間で、該半導体構造の各々が実質的に均一な高さを強いられるように該複数のキャリアを押し付ける段階と、
前記成長基板を除去した後に前記半導体構造を薄くする段階と、
前記半導体構造の上面の上にフォトレジストの層を付加する段階と、
正孔のアレイを含むマスクを前記フォトレジストに形成する段階と、
前記半導体構造の少なくとも一つの前記上面の中に前記正孔のアレイをエッチングする段階と、
前記フォトレジストマスクを除去する段階と、
を更に含むことを特徴とする請求項１に記載の方法。
【請求項２６】
フォトレジストの層を付加する段階の前に、前記複数の半導体構造の上面が実質的に平面になるように、隣接する半導体構造間の空間に材料を付加する段階、
を更に含むことを特徴とする請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）のような発光素子に関するものであり、特に、パッケージ化のためにＬＥＤを取付けるための技術、及び、ＬＥＤの成長基板を除去するための技術に関する。
【背景技術】
【０００２】
発光ダイオードを含む半導体発光素子は、現在利用可能な光源の中でも最も効率的なものである。可視スペクトルでの動作が可能な高輝度発光素子の製造で現在関心が寄せられている材料系として、ＩＩＩ−Ｖ族半導体、特に、ＩＩＩ族窒化物材料とも呼ばれるガリウム、アルミニウム、インジウム、及び窒素の２元、３元、及び４元合金がある。一般に、ＩＩＩ族窒化物発光素子は、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシ（ＭＢＥ）、又は他のエピタキシャル技術により、組成及びドーパント濃度が異なる半導体層のスタックをサファイア、炭化珪素、ＩＩＩ族窒化物、又は他の適切な基板上にエピタキシャル成長させることによって製造される。広く市販されて入手が容易なこと及び比較的使い易いことにより、サファイアが成長基板として使用されることが多い。成長基板上に成長したスタックは、一般に、基板の上に形成された例えばＳｉでドープした一又は二以上のｎ型層、一又は二以上のｎ型層の上に形成された発光又は活性領域、活性領域の上に形成された例えばＭｇでドープされた一又は二以上のｐ型層を含む。
【０００３】
導電性基板上に形成された素子は、素子の各反対側に形成されたｐ接点及びｎ接点を有することができる。ＩＩＩ族窒化物素子は、両方の接点を素子の同じ側にして絶縁又は導電不良性基板上に製造することが多い。このような素子は、多くの場合に、光が成長基板を通じて抽出されるように取付けられる（フリップチップ素子として公知）。
【０００４】
ＩＩＩ族窒化物ＬＥＤ構造体は、サファイアが温度安定性が高くて比較的製造し易いために、サファイア基板上に成長させることが多い。フリップチップ素子においては、サファイア基板を使用すると、半導体層と基板の間のインタフェースでの屈折率の差が大きいために抽出効率が悪くなる場合がある。光が二つの材料間のインタフェースに入射すると、そのインタフェースで全内部反射する光の量及びそれを通過する光の量は、屈折率の差で判断される。屈折率の差が大きいほど反射する光の量が多くなる。サファイアの屈折率（１．８）は、サファイア上に成長させたＩＩＩ族窒化物素子層の屈折率（２．４）と比較すると低い。従って、ＩＩＩ族窒化物素子層に発生した光の大部分は、半導体層とサファイア基板の間のインタフェースに到達すると反射される。出力に寄与するためには、反射光は、エスケープコーン内に散乱するか、又はそれが小さな確率で側面光として出現する場合がある素子の縁部に到達するまで構造体内で反射する必要がある。接点で及びＩＩＩ族窒化物素子内での光損失、例えば自由キャリア吸収は、この捕捉した光をそれが逃げる前に大きく減衰させる。構造体内、好ましくは構造体の高屈折率層内に有効な光散乱体を組み込むと、光が構造体内で吸収される前にエスケープコーン内に散乱する確率が高くなる。
【０００５】
例えば、ＬＥＤの光学特性を向上させるために又はＬＥＤ層への電気的アクセスを得るために、成長基板を除去することが望ましいことがある。サファイア基板の場合、除去は、ＧａＮ／サファイアの界面でのＧａＮのレーザ分離によって行うことができる。Ｓｉ又はＧａＡｓ基板の場合、より従来的な選択ウェットエッチングを利用して基板を除去することができる。特にレーザによる分離は、半導体又は金属化層を損傷して潜在的に素子の性能を劣化する可能性がある衝撃波を半導体層に発生させる。
【０００６】
【特許文献１】米国特許第６，８２８，５８６号
【特許文献２】米国特許第６，５７６，４８８号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この技術分野では、利用可能な製造技術に適合して高度な素子デザインを可能にする、半導体を損傷することなく基板除去を容易にする素子のデザイン及び方法が必要とされている。
【課題を解決するための手段】
【０００８】
本発明の実施形態によれば、成長基板上に形成され、かつｎ型領域とｐ型領域の間に配置された発光層を含む半導体構造は、成長基板の除去を可能にするように、半導体構造を十分に支持する結合部によってキャリアに取付けられる。一部の実施形態では、半導体構造は、ＩＩＩ族窒化物フリップチップ素子である。半導体構造は、例えば、半導体構造のほぼ横方向範囲全体を支持する金属接合により又は半田又は金スタッドバンプのようなインターコネクトによってキャリアに取付けることができる。半導体構造を支持するアンダーフィル材料は、インターコネクト間の空間に導入される。一部の実施形態では、アンダーフィルは、液体のような軟質材料であり、これは、キャリアと半導体構造の間に導入され、次に、剛性構造を形成するために硬化される。成長基板は、次に、半導体構造を損傷することなく除去することができる。
【０００９】
一部の実施形態では、成長基板を除去した後に、基板除去によって露出した半導体構造の表面上に蛍光体のような波長変換材料が配置される。成長基板を除去した時に残るアンダーフィルによって封入体が形成されるように、半導体構造及び成長基板の側面に沿ってアンダーフィルを配置することができる。封入体は、波長変換材料を収容することができる。半導体構造とキャリアの間に導入したアンダーフィル、半導体構造の側面に沿って配置したアンダーフィル、及び半導体構造の上面に配置した波長変換材料は、半導体構造を保護するシールを形成する。
【００１０】
一部の実施形態では、成長基板を除去した後に、基板除去によって露出した半導体構造の表面に光結晶が形成される。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態によれば、成長基板の除去を可能にする結合部によって半導体発光素子がキャリアに取付けられる。以下の例は、フリップチップ半導体発光素子を説明するものであるが、本発明の実施形態は、第１の電気接点を半導体構造の底面側に配置し、第２の接点を半導体構造の上部側に配置する垂直半導体発光素子に適用することもできる。
【００１２】
標準的なエピタキシャル構造体をまず成長基板上に成長させる。ＩＩＩ族窒化物素子においては、一般的に、最初にｎ型領域を成長基板の上に成長させる。ｎ型領域は、例えば、ｎ型か又は意図的なドープをしないバッファ層又は核生成層のような準備層と、成長基板の剥離又は基板除去後のエピタキシャル層の薄肉化を容易にするように設計された剥離層と、発光領域が光を効率的に発するのに望ましい特定の光学的又は電気的特性のために設計されたｎ型素子層とを含む組成及びドーパント濃度が異なる複数の層を含むことができる。次に、発光領域又は活性領域をｎ型領域の上に成長させる。発光領域は、一又は二以上の発光層を含むことができ、複数の量子井戸発光領域は、一般に、障壁層によって分離された複数の薄い量子井戸発光層を含む。次に、ｐ型領域を発光領域の上に成長させる。ｎ型領域と同様に、ｐ型領域は、組成及びドーパント濃度が異なる複数の層を含むことができる。
【００１３】
成長後に、ｎ型領域の一部を露出させるためにｐ型領域と発光領域の一又は二以上の部分をエッチングで除去することにより、エピタキシャル構造体を処理してフリップチップにすることができる。例えば、オーミック・コンタクト層、反射層、障壁層、及び接合層を含む一又は二以上の金属層をｐ型領域の残りの部分とｎ型領域の露出部分の上に形成してｎ接点及びｐ接点を形成する。フリップチップ処理の後に、構造体のウェーハを個々の素子にダイスカットする。
【００１４】
図１は、フリップチップダイの接点配置の一例の一部分の平面図、図２は断面図である。図１及び図２の素子は、本出願の出願人に譲渡されてこの引用により本明細書に組み込まれたものとされる米国特許第６，８２８，５８６号により詳細に説明されている。上述のエピタキシャル構造体は、図２では成長基板１０上に成長したエピタキシャル構造体１１０として表している。ｎ接点１１４がエピタキシャル構造体のｎ型領域と電気的接触を行う複数のバイアが形成される。ｐ接点１１２は、エピタキシャル構造体１１０のｐ型領域の残りの部分上に形成される。バイアに形成された個々のｎ接点１１４は、導電領域１１８によって電気的に接続される。素子を図１及び図２に示す向きに対して反転し、以下で説明するようにキャリア（図示せず）上に取付けることができる。ｎ接点１１４及び導電領域１１８は、ｎ結合領域１２４によってキャリアと電気的に接触する。ｎ結合領域１２４の下で、ｐ接点１１２は、ｎ接点１１４、導電領域１１８、及びｎ結合領域１２４から誘電体１１６によって隔離される。ｐ接点１１２は、ｐ結合領域１２２によってキャリアと電気的に接触する。ｐ結合領域１２２の下で、ｎ接点１１４及び導電領域１１８は、誘電体１２０によってｐ結合領域１２２から隔離される。図１及び図２に示す素子は、適切なフリップチップ素子の一例であり、本発明は、単一の成長基板上に形成された複数の素子又は単一のキャリアに取付けられた複数のダイを含むあらゆるフリップチップ素子デザインを組み込むことができることは理解されるものとする。
【００１５】
次に、一又は二以上の個々のダイをキャリアに取付ける。キャリアは、機械的に安定し、熱伝導性であり、接触区域を接続する有効な導電チャンネルを用いて絶縁され、化学的に不活性であり、廉価であることが好ましい。例としては、ＡＩＮ、アルミナ、及びシリコンが含まれる。代替的に、キャリアは、短絡防止のために不活性化されている場合には陽極酸化ＡｌＳｉＣのような導電材料で形成することもできる。キャリア３０は、図３及び図４に示すように、後で分離されるキャリアのアレイとして形成することができる。一部の実施形態、特に、アンダーフィルが金のような高温に耐えるインターコネクトと共に使用される図４を参照して説明する実施形態では、キャリア３０は、ＡＩＮ又はアルミナのような絶縁材料で形成することができ、例えば金のような接触パッド３４は、バイア及び／又は金属トレース３８を用いてキャリアの裏側の半田付け可能な電極３６に接続される。一部の実施形態、特に、アンダーフィルがインジウム錫半田のような低温インターコネクトと共に使用される図４を参照して説明する実施形態では、キャリア３０は、シリコンサブマウントとすることができる。一実施形態では、キャリア３０は、放熱板の役目をするか又は熱をより大きい放熱板まで伝導する。
【００１６】
図３は、キャリア３０とフリップチップダイ３２の間の接続の第１の例を示している。ダイ３２を接合層３７によってキャリア３０上の接触パッド３４に取付ける。接合層３７は、一般的に、金又は金／錫のような金属である。接合層３７は、図４を参照して以下に説明する厚いインターコネクトよりも薄い。例えば、接合層３７は、厚さが５ミクロン未満であることが多い。温度及び圧力を上げるとキャリア３０及びダイ３２を互いに接合することができる。接合層３７は、ダイ３２の表面をできるだけ多く覆ってエピタキシャル構造体１１０に対する支持を提供し、エピタキシャル構造体１１０が基板１０の除去時に破砕するのを防止する。レーザ分離によって除去されるサファイア基板の場合、接合層３７は、エピタキシャル構造体のほぼ全体を支持するので、レーザ分離中のエピタキシャル構造体内の応力が低減され、潜在的にレーザ分離中に引き起こされる割れ発生を含む損傷が少なくなる。一部の実施形態では、レーザ分離中にサファイア板のような透明板を基板１０の上面に対して押し付けてエピタキシャル構造体１１０を支持する。一部の実施形態では、図３に示すような薄い接合層を図４に示すアンダーフィルと共に使用して図３に示すダイを更に支持する。
【００１７】
図４は、キャリア３０とフリップチップダイ３２の間の接続の第２の例を示している。図４においては、標準的なダイ装着技術でダイ３２をキャリア３０に取付ける。例えば、インターコネクト４２は、低電力用途向けにインジウム錫半田のような低温材料とするか、又は高電力用途向けに超音波溶接によって接合された金スタッドバンプのような高温材料とすることができる。基板除去中にエピタキシャル構造体１１０を支持するために、アンダーフィル材料４４をキャリア３０とダイ３２の間に注入する。図４に示す素子においては、半導体構造１１０の一部分をインターコネクト４２で支持し、一部分をアンダーフィル４４で支持する。例えば基板除去中に半導体構造が応力に露出された時の割れの発生を防止するために、インターコネクト４２及びアンダーフィル４４の機械的コンプライアンス及び熱膨張率を合わせることが好ましい。例えば、一部の実施形態では、インターコネクト及びアンダーフィルの一方の熱膨張率は、他方の熱膨張率の２倍を超えない。適切なアンダーフィル材料の例としては、「Ｈｅｎｋｅｌ  Ｃｏｒｐｏｒａｔｉｏｎ」から販売されている「ＦＢ４５１１」エポキシ、及び望ましい熱膨張率及び機械的コンプライアンスに到達するようにシリカ又はアルミナのような無機材料で充填したシリコーン及び他のエポキシがある。
【００１８】
アンダーフィル４４は、エピタキシャル構造体１１０を支持するので、アンダーフィル４４は、インターコネクト４２間の全ての間隙を埋めて基板除去中にエピタキシャル構造体１１０の割れ発生を促進する場合がある気泡が形成されないようにすることが望ましい。従って、アンダーフィル材料の表面張力は、アンダーフィルがインターコネクト４２間の全ての間隙を埋めるように選択することができる。代替的に、アンダーフィルを注入する側と反対側のキャリア３０及びダイ３２間の間隙の側に部分的な真空を作ると、アンダーフィルをインターコネクト４２の間の全ての間隙に引き込むことができる。あるいは、アンダーフィルは、インターコネクト４２によってダイをキャリアに結合する前に、キャリア３０又はダイ３２上に注入してもよい。注入後、アンダーフィルがキャリア３０、ダイ３２、及びインターコネクト４２の間に剛性構造体をもたらすように、アンダーフィル材料に対して適切である場合には下部充填材部が硬化される。金スタッドバンプのようなインターコネクト材料は、レーザ分離に必要な温度に耐えることができるが、低温半田のようなインターコネクト材料は、レーザ分離に必要な温度で液化すると考えられ、これは、通常は半田接合を破壊するであろう。本発明の実施形態では、剛性アンダーフィル材料は、半田接合が高温基板除去工程によって損なわれないように液化半田を閉じ込めるものである。一部の実施形態では、アンダーフィルを柔らかい形態で注入して硬化させるのではなく、それは、インターコネクト４２によってダイをキャリアに結合する前に固い形態でキャリア３０又はダイ３２のいずれかに形成される。例えば、アンダーフィル４４は、キャリア３０上に形成されてインターコネクト４２を収容する開口部を形成するようにパターン化した誘電体層とすることができる。次に、ダイ３２をインターコネクト４２に整列させて、インターコネクト４２を通じてキャリア３０に結合する。
【００１９】
図３及び図４に示すようにダイ３２をキャリア３０に取付けた後にダイ３２の基板１０を除去すると、図５に示すようにエピタキシャル構造体１１０を残すことができる。
エキシマレーザによるレーザ分離によってＩＩＩ族窒化物エピタキシャル構造体からサファイア基板を除去することができる。レーザの光子エネルギは、サファイアに隣接する結晶層（多くの場合にＧａＮ又はＡｌＧａＮ）のバンドギャップを超えるように選択され、従って、パルスエネルギは、サファイアに隣接するエピタキシャル材料の最初の１００ｎｍ以内で有効に熱エネルギに変換される。隣接する結晶層のバンドギャップよりも上でサファイアの吸収端よりも下（すなわち、約３．４４と約６ｅＶの間）での十分に高いエネルギフルエンス及び光子エネルギでは、最初の１００ｎｍ以内の温度は、ナノ秒のスケールで１０００℃を超える温度まで上がり、この温度は、ＩＩＩ族窒化物材料がガリウム及び窒素ガスに分離してエピタキシャル層１１０を基板１０から剥離するのに十分に高いものである。レーザ分離は、ダイ表面全体の一回のレーザ露光又は表面にわたる線走査によって達成することができる。線走査は、一度にダイの一部分のみを露光し、より低いエネルギの露光の利用を可能にするので、毎回の露光中に発生する応力が小さい。ダイの接合区域のパターンが図３に示すような無支持区域を含む場合、線走査の好ましい向きは、無支持区域の向きに垂直方向である。複数回のレーザ露光により、ダイ全体が最終的に露光される。
【００２０】
シリコンベース（例えば、ＳｉＣ、ＳｉＣ・オン・インシュレータ、ＳｉＣ・オン・クオーツ、Ｓｉなど）の基板の除去は、反応性イオンエッチングのような従来のエッチング技術で行うことができる。ＳｉＣ・オン・インシュレータ基板の除去は、成長基板とエピタキシャル層の間の絶縁層をエッチングで除去するリフトオフ技術で行うことができる。同様に、アンダーカットエッチ層をエピタキシャル構造体に成長させた素子においては、サファイア基板の除去は、アンダーカットエッチ層をエッチングで除去することによって行うことができる。最後に、一部の成長基板は、ラッピングで除去することができる。
【００２１】
基板除去後、レーザ分離で残ったガリウム金属は、塩酸水溶液で洗浄することができる。エピタキシャル層は、ドライエッチングで薄くされ、例えば低品質核生成層又はバッファ層を除去するか、又は望ましい厚みに達することができる。薄くなった層は、例えば光電気化学エッチングで粗面化し、発光領域からの光抽出を高めることができる。
【００２２】
一部の実施形態では、図６に示すようにエピタキシャル構造体の上に蛍光体のような波長変換材料の層を配置する。波長変換材料は、エピタキシャル構造体１１０の発光領域によって発せられた光を吸収し、より長い波長の光を再放出する。例えば、黄色光を発する単一の蛍光体、又は赤色光及び黄色から緑色の光を発する複数の蛍光体は、蛍光体から洩れる未変換青色光と蛍光体によって発せられた光との複合光が白く見えるように、青色光を発する発光領域と組み合わせることができる。
【００２３】
一例においては、一又は二以上の蛍光体６０をある一定量のシリコーン又はエポキシのような透明材料６２に配置し、蛍光体／透明材料混合物をエピタキシャル構造体１１０の上面の上に堆積させる。次に、エポキシ又はシリコーンを硬化させる。図６に示すように、図４及び関連の説明で上述したアンダーフィルを用いた実施形態では、アンダーフィル材料４４を付加してエピタキシャル構造体１１０と基板１０の側面の上方に延びるダムを形成することができる。基板１０を除去すると、残りのアンダーフィル材料は、蛍光体／透明材料混合物を収容する封入体を形成する。
【００２４】
このような構成にはいくつかの利点がある。第１に、エピタキシャル構造体１１０は、アンダーフィル材料４４と透明材料６２によって完全に封入され、エピタキシャル構造体１１０の損傷又は汚染の可能性が小さくなる。第２に、エピタキシャル構造体１１０の側面に隣接したアンダーフィル材料は、光がこれらの区域で素子から逃げるのを阻止し、これは、全ての光が蛍光体層６０を通じて素子を通して逃げ、蛍光体層６０に覆われていない素子から逃げる側面光の結果である複合光の色の変化が小さくなるか又は排除される可能性があることを意味する。第３に、封入体を形成するアンダーフィル材料の高さを制御することによって蛍光体層の厚みを制御することができ、蛍光体層の厚みの変化から生じる複合光の色変化又は素子間の色変化を小さくするか又は排除する可能性がある。第４に、使用する蛍光体及び透明材料の体積を制御することができ、材料廃棄物が少なくなる可能性がある。
【００２５】
他の例においては、本出願の出願人に譲渡されてこの引用により本明細書に組み込まれる米国特許第６，５７６，４８８号に説明されているように、一又は二以上の蛍光体をスクリーン印刷又は電気泳動堆積によって堆積させる。複数の蛍光体を用いた実施形態では、蛍光体を混ぜ合わせて単一の層、すなわち、単一のシリコーン層又は単一の電気泳動堆積層として付加することができ、又は蛍光体は、個別の層、すなわち、複数のシリコーン層又は複数の電気泳動堆積ステップとして堆積させることができる。
【００２６】
一部の実施形態では、図７に示すように、光結晶７０をエピタキシャル構造体１１０の露出面に形成する。光結晶７０は、メサ７２によって分離された正孔７４の格子をエピタキシャル構造体１１０内に形成することによって作成される。正孔の格子により、周期的に変調された誘電率を有する媒体ができ、この媒体を通じて光が伝播する方法に影響を与える。発光ダイオードの光子は、光子のエネルギと波長の間の関係を表すそれらのスペクトル又は分散関係で特徴付けることができる。この関係をプロットすると、バンドギャップで分離されたエネルギバンド又は光バンドから成る光バンド図を得ることができる。光バンド図は、電子バンド図で表されるような結晶格子内の電子のスペクトルに似たものであるが、光バンド図は、電子バンド図とは無関係である。光結晶がＩＩＩ族窒化物ＬＥＤ内に形成されると、エピタキシャル構造体１１０内での光の伝播の方法に影響を与える。従って、適切な格子間隔が選択された場合、そうでなければ全内部反射によって構造体に捕捉されたであろう光は、今度は逃げることができ、ＬＥＤの抽出量が大きくなる。また、代替的な格子は、ＬＥＤ構造体内の格子モードの体積を低減することができ、ＬＥＤ発光領域の放射率又は内部効率が大きくなる。
【００２７】
光結晶構造は、交互する最大及び最小を伴うエピタキシャル領域１０の厚みの周期的変動を含むことができる。その一例は、回折格子（一次元格子）又は上述の正孔７４の平面格子（２次元格子）である。格子は、正孔の直径ｄ、最も近い隣接正孔の中心間距離の尺度である格子定数ａ、正孔の深さｗ、及び正孔内に配置された誘電体の誘電率εhで特徴付けられる。パラメータａ、ｄ、ｗ、及びεhは、バンドの状態密度、及び特に光結晶のスペクトルのバンド端での状態密度に影響を与える。従って、パラメータａ、ｄ、ｗ、及びεhは、素子によって発せられる放射パターンに影響を与え、素子からの抽出効率を高めるように選択することができる。
【００２８】
正孔は、例えば、三角形、正方形、六角形、八角形、又は他の２次元格子型を形成するように配置することができる。一部の実施形態では、異なる格子型が、素子の異なる領域に形成される。正孔７４は、円形、正方形、六角形、又は他の断面積を有することができる。一部の実施形態では、格子間隔ａは、約０．１λと約１０λの間、好ましくは、約０．１λと約４λの間にあり、ただし、λは、発光領域によって発せられた光の素子内の波長である。一部の実施形態では、正孔４２は、約０．１ａと約０．５ａの間の直径ｄを有することができ、ただし、ａは、格子定数である。正孔７４は、空気又は約１と約１６の間であることが多い誘電率εhの光学誘電体（図示せず）で充填することができる。可能な誘電体としては、酸化珪素がある。正孔７４は、発光領域を貫通することなく発光領域のできるだけ近くまで延びることができ、又は発光領域内に又は発光領域を通って延びてｐ型領域に入ることができる。
【００２９】
光結晶は、ナノ・インプリント・リソグラフィ、干渉リソグラフィ、及び深ＵＶリソグラフィのようなナノメートルスケールのリソグラフィ技術によって形成されることが多い。本発明の実施形態におけるこれらウェーハスケール処理の適用においては、「ウェーハ」とは、個々のＬＥＤダイがキャリアに取付けられたキャリアのウェーハである。これらの処理はウェーハスケールであるから、確実に各ＬＥＤダイが同じ高さであるようにするように注意すべきである。図３及び図４に示すように、個々のダイが個々のキャリアに取付けられた後に、成長基板の上面の高さは、個々のダイ間のインターコネクトとダイ装着工程の変動のために数十ミクロンも変わる場合がある。
【００３０】
各ダイを下部充填する前かつ成長基板を除去する前に各ダイ内に適切な深さの光結晶を形成するために、ダイの高さを均一にすることができる。これは、二つのオプティカルフラットを互いに押し付けることによって達成することができ、一方をキャリアのウェーハの裏側に押し付け、他方をキャリアに取付けた成長基板の上面に押し付ける。例えば、３００℃未満の温度、５００ｐｓｉ未満の圧力でオプティカルフラットを互いに押し付けてダイの高さを均一にする。次に、ダイを下部充填して、上述のように基板を除去することができる。
【００３１】
代替的に、ダイは、下部充填後及び基板除去後に押し付けて平坦にすることができる。これは、個々のダイ間の基板及びエピタキシャル構造体の厚みの変動に関係なく、確実に各ダイの上部結晶面が同じ高さになるので基板除去前の平坦化よりも有利である。アンダーフィルは、一般的に基板を除去する時に剛性であるから、基板除去後の押し付けによってダイ高さに対して行うことができる調節量が限定される。一部の実施形態では、基板除去前後の両方でダイ高さを調節する。基板除去前に対して押し付けると、ダイ高さの変動の大きさが小さくなり、この高さは、次に、基板除去後に再度押し付けによってより細かく調節することができる。
【００３２】
上述のように、基板除去後に、エピタキシャル構造体は、ウェット又はドライエッチング処理で任意的に薄くされる。厚み制御が望ましい場合には、光電気化学エッチング中にエッチ停止層の役目をする非ドープＡｌＧａＮ層又はｐ型層をエピタキシャル構造体内に望ましい厚さで成長させる。
【００３３】
次に、図８及び図９に示すように、一又は二以上のフォトレジスト層を堆積させる。図８においては、キャリアのウェーハに取付けた個々のダイ間の空間８０は、例えば、ポリイミド、シリコーン、エポキシ、又はフォトレジストで充填され、いずれかの他の適切な技術でフォトレジスト８２をスピン・オン又は付加することができる平面が形成される。図９においては、フォトレジストの共形層が形成されるように、キャリアのウェーハに取付けた個々のダイの上にフォトレジスト層９０をスプレー又は噴霧する。使用するリソグラフィ技術に必要な時には、複数のフォトレジスト層を形成することができる。
【００３４】
次に、フォトレジスト層をパターン化する。ナノ・インプリント・リソグラフィを図１０に示している。打ち抜きブロック９５で打ち抜くことにより、光結晶の特徴のパターンが、上部フォトレジスト層内に型打ちされる。ナノ・インプリント・リソグラフィに対するスピン・オン、スプレー、又は噴霧のような上述のフォトレジスト付加技術の代案として、滴下及び打ち抜きによってレジスト層を堆積させることができる。平坦なレジスト層が必要な場合、ブランクスタンプを使用することができる。パターン化されたレジスト層が必要な場合、図１０に示すように、パターン化されたスタンプを使用する。打ち抜きフォトレジストは、一般的にあまりエッチング耐性がないために、ナノ・インプリント・リソグラフィでは複数のフォトレジスト層を用いることが多い。打ち抜きが失敗しないようにするために、打ち抜き面は、極めて平坦でなければならない。これとは対照的に、干渉リソグラフィは、ダイ高さにあまり敏感ではない。干渉リソグラフィにおいては、レジストは、干渉するレーザビームに露出される。上述のリソグラフィ技術の各々において、形成したマスクを使用してエピタキシャル構造体１１０表面内に直接にエッチングして光結晶を形成するか、又は硬質マスク層内、次にエピタキシャル構造体１１０内にエッチングして光結晶を形成する。次に、平面を作り出すために使用したフォトレジスト層、硬質マスク層、及び材料を除去することができる。
【００３５】
あらゆる成長後の基板除去処理が完了した状態で、例えばスクライブ・アンド・ブレーク又はソーイングのような従来の技術を用いて、キャリアのウェーハ３０をダイスカットする。上述のように、各キャリアは、色が同じか又は異なる一又は二以上のＬＥＤを収容することができる。各キャリアは、検出器、マルチプレクサ、レギュレータなどのような他の回路を収容することができる。得られるキャリア及び取付けたＬＥＤダイは、例えば、プリント回路基板上に取付けられたＬＥＤレンズキャップなどを受け入れることによって更に加工することができる。
【００３６】
得られる構造体は、一般的にＬＥＤの境界を超えて延びるキャリア上に直接に取付けられた非常に薄いＬＥＤを有する。ＬＥＤに対する他の支持基板が不要であり、その結果、このような支持基板によって導入される熱及び電気抵抗が排除される。ＬＥＤは非常に薄いので、層による光吸収はほとんどない。上述のように、光抽出形態を上部層表面に設けることができる。表面の粗面化の場合、高度の表面不規則化が行われ、エピタキシャル層内に発生する光子は、高い頻度の不規則化イベントを経験する。イベント間の経路長が短くてエピタキシャル材料の光吸収領域がないので（例えば、低温ＧａＮ核生成層及び隣接する高欠陥密度領域がない）、光抽出効率を上げることができる。
【００３７】
一部の実施形態では、半導体構造の主発光面（上面）とキャリア表面との間の距離は、５０ミクロン未満であるが、その距離は、多くの場合にそれを遥かに下回ることになる（例えば、２０ミクロン又はそれ未満）。半導体構造の厚みは、１０ミクロン又はそれ未満とすることができ、４ミクロン未満であることが多い。
【００３８】
本発明を詳細に説明したが、当業者は、本発明の開示が与えられると本明細書で説明した本発明の概念の精神から逸脱することなく本発明に対して修正を行うことができることを認めるであろう。例えば、上述の例ではＩＩＩ族窒化物素子に対して説明したが、本発明の実施形態は、ＧａＰベースの素子又はＧａＡｓベースの素子のような他のＩＩＩ−Ｖ族系を含む他の材料系を用いることもできる。従って、本発明の範囲は、示して説明した特定的な実施形態に限定されないものとする。
【図面の簡単な説明】
【００３９】
【図１】フリップチップ半導体発光素子の平面図である。
【図２】図１の素子の断面図である。
【図３】ウェーハ接合によってキャリアに取付けられたフリップチップ半導体発光素子の断面図である。
【図４】アンダーフィルと金−金又は半田インターコネクトのようなインターコネクトとによってキャリアに取付けられたフリップチップ半導体発光素子の断面図である。
【図５】成長基板が除去された後の図４の素子の断面図である。
【図６】波長変換層を有する図５の素子の断面図である。
【図７】光結晶を組み込んだ素子の断面図である。
【図８】フォトレジスト層をキャリアのウェーハ上に形成する段階を示す図である。
【図９】フォトレジスト層をキャリアのウェーハ上に形成する段階を示す図である。
【図１０】マスクを形成して光結晶を形成するためにキャリアのウェーハ上でフォトレジストを打ち抜く段階を示す図である。
【符号の説明】
【００４０】
１１４  ｎ接点
１１８  導電領域
１２２  ｐ結合領域
１２４  ｎ結合領域
【図１】
2006344971.tif 000003
【図２】
2006344971.tif 000004
【図３】
2006344971.tif 000005
【図４】
2006344971.tif 000006
【図５】
2006344971.tif 000007
【図６】
2006344971.tif 000008
【図７】
2006344971.tif 000009
【図８】
2006344971.tif 000010
【図９】
2006344971.tif 000011
【図１０】
2006344971.tif 000012