(57)【要約】【課題】半導体基板上方に光電変換膜を積層した構造の固体撮像素子において、その固体撮像素子を搭載する撮像装置の低コスト化及び小型化を妨げずにエリアジングを抑制できるようにすること。【解決手段】半導体基板上に積層された３つの光電変換膜を含む画素部が半導体基板上に複数配列された固体撮像素子であって、１画素部に含まれる３つの光電変換膜はそれぞれ画素電極膜１４，１８，２２と対向電極膜とによって挟まれており、この挟まれる領域を、１画素データを生成するための信号電荷を発生する画素領域とし、この画素領域は、平面視において凸部ａと凹部ｂを有する形状であり、凸部ａの一部が、隣接する画素部の画素領域の凹部ｂに食い込むように配置されている。【選択図】図２
2006245527.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に積層された光電変換膜を含む画素部が前記半導体基板上に複数配列された固体撮像素子であって、
前記画素部に含まれる光電変換膜のうち、画素データを生成するために用いる信号電荷を発生する領域を画素領域とし、
平面視において、特定方向に直交する方向に延びる直線であって前記特定方向に隣接して並ぶ２つの画素領域のそれぞれに交わる直線が存在するように、前記画素領域の形状及び配置が決められている固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記画素領域は、平面視において平行四辺形となっている固体撮像素子。
【請求項３】
請求項１記載の固体撮像素子であって、
前記画素領域は、平面視において前記特定方向に突出する第１凸部と前記特定方向に窪む第１凹部とを有する形状であり、前記第１凸部の一部が、前記特定方向に隣接する前記画素領域の前記第１凹部に食い込むように配置されている固体撮像素子。
【請求項４】
請求項１〜３のいずれか記載の固体撮像素子であって、
前記特定方向に直交する方向でのエリアジングの発生を抑制するための光学ローパスフィルタを備える固体撮像素子。
【請求項５】
請求項１記載の固体撮像素子であって、
前記直線に加え、前記特定方向に延びる直線であって前記特定方向に直交する方向に隣接して並ぶ２つの画素領域のそれぞれに交わる直線も存在するように、前記画素領域の形状及び配置が決められている固体撮像素子。
【請求項６】
請求項５記載の固体撮像素子であって、
前記画素領域は、平面視において前記特定方向に突出する第１凸部と、前記特定方向に窪む第１凹部と、前記特定方向に直交する方向に突出する第２凸部と、前記特定方向に直交する方向に窪む第２凹部とを有する形状であり、
前記第１凸部の一部が、前記特定方向に隣接する前記画素領域の前記第１凹部に食い込むように配置され、
前記第２凸部の一部が、前記特定方向に直交する方向に隣接する前記画素領域の前記第２凹部に食い込むように配置されている固体撮像素子。
【請求項７】
半導体基板上に積層された複数の光電変換膜を含む画素部が前記半導体基板上に複数配列された固体撮像素子であって、
前記画素部に含まれる光電変換膜のうち、画素データを生成するために用いる信号電荷を発生する領域を画素領域とし、
前記複数の光電変換膜のいずれかの前記画素領域が複数に分割されている固体撮像素子。
【請求項８】
請求項７記載の固体撮像素子であって、
前記複数に分割されている画素領域はそれぞれ平面視において同一形状である固体撮像素子。
【請求項９】
請求項７又は８記載の固体撮像素子であって、
前記複数に分割されている画素領域を含む光電変換膜は、緑色を検出する光電変換膜である固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に積層された光電変換膜を含む画素部が半導体基板上に複数配列された固体撮像素子に関する。
【背景技術】
【０００２】
従来、カラーフィルタを用いない構成の固体撮像素子として、例えば特許文献１〜３記載の積層型固体撮像素子が提案されている。この積層型固体撮像素子は、半導体基板上方に、例えば、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の光を検出する３つの有機材料からなる光電変換膜を積層し、各膜で発生した信号電荷を半導体基板上に形成された蓄積ダイオードに蓄積し、蓄積ダイオードに蓄積した信号電荷を、半導体基板上に形成されている垂直ＣＣＤ及び水平ＣＣＤ等の信号読み出し回路で読み出して転送するというものである。このような積層型固体撮像素子によれば、光利用効率を向上させ、偽色を抑えて、高画質のカラー画像を生成することが可能となる。
【０００３】
【特許文献１】特開昭５８−１０３１６５号公報
【特許文献２】特開昭６３−３００５７５号公報
【特許文献３】特開２００３−３３２５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記積層型固体撮像素子においても、単板式の固体撮像素子と同様にエリアジングが発生するという問題がある。エリアジングを抑制するために、単板式の固体撮像素子を搭載するカメラ等では光学ローパスフィルタが用いられているが、この光学ローパスフィルタは高価であるため、カメラの製造コストが高くなってしまううえに、カメラの小型化を阻害する要因ともなる。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、半導体基板上方に光電変換膜を積層した構造の固体撮像素子において、その固体撮像素子を搭載する撮像装置の低コスト化及び小型化を妨げずにエリアジングを抑制できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の固体撮像素子は、半導体基板上に積層された光電変換膜を含む画素部が前記半導体基板上に複数配列された固体撮像素子であって、前記画素部に含まれる光電変換膜のうち、画素データを生成するために用いる信号電荷を発生する領域を画素領域とし、平面視において、特定方向に直交する方向に延びる直線であって前記特定方向に隣接して並ぶ２つの画素領域のそれぞれに交わる直線が存在するように、前記画素領域の形状及び配置が決められている。
【０００７】
この構成により、任意の画素領域で検出可能な光の特定方向の範囲が、その隣の画素領域で検出可能な光の範囲と一部重なるため、ローパスフィルタと同等の機能を実現することができ、特定方向でのエリアジングの発生を抑制することができる。したがって、固体撮像素子を搭載する撮像装置の低コスト化及び小型化を妨げずにエリアジングを抑制することができる。
【０００８】
本発明の固体撮像素子は、前記画素領域が平面視において平行四辺形となっている。
【０００９】
本発明の固体撮像素子は、前記画素領域は、平面視において前記特定方向に突出する第１凸部と前記特定方向に窪む第１凹部とを有する形状であり、前記第１凸部の一部が、前記特定方向に隣接する前記画素領域の前記第１凹部に食い込むように配置されている。
【００１０】
本発明の固体撮像素子は、前記特定方向に直交する方向でのエリアジングの発生を抑制するための光学ローパスフィルタを備える。
【００１１】
この構成により、特定方向とこれに直交する方向の双方でのエリアジングを防止することができる。
【００１２】
本発明の固体撮像素子は、前記直線に加え、前記特定方向に延びる直線であって前記特定方向に直交する方向に隣接して並ぶ２つの画素領域のそれぞれに交わる直線も存在するように、前記画素領域の形状及び配置が決められている。
【００１３】
この構成により、任意の画素領域で検出可能な光の特定方向及びそれに直交する方向の範囲が、その隣の画素領域で検出可能な光の範囲と一部重なるため、ローパスフィルタと同等の機能を実現することができ、特定方向及びそれに直交する方向でのエリアジングの発生を抑制することができる。したがって、固体撮像素子を搭載する撮像装置の低コスト化及び小型化を妨げずにエリアジングを抑制することができる。
【００１４】
本発明の固体撮像素子は、前記画素領域が、平面視において前記特定方向に突出する第１凸部と、前記特定方向に窪む第１凹部と、前記特定方向に直交する方向に突出する第２凸部と、前記特定方向に直交する方向に窪む第２凹部とを有する形状であり、前記第１凸部の一部が、前記特定方向に隣接する前記画素領域の前記第１凹部に食い込むように配置され、前記第２凸部の一部が、前記特定方向に直交する方向に隣接する前記画素領域の前記第２凹部に食い込むように配置されている。
【００１５】
本発明の固体撮像素子は、半導体基板上に積層された複数の光電変換膜を含む画素部が前記半導体基板上に複数配列された固体撮像素子であって、前記画素部に含まれる光電変換膜のうち、画素データを生成するために用いる信号電荷を発生する領域を画素領域とし、前記複数の光電変換膜のいずれかの前記画素領域が複数に分割されている。
【００１６】
この構成により、光学ローパスフィルタを用いることなく、エリアジングの発生を抑制することができ、固体撮像素子を搭載する撮像装置の低コスト化及び小型化を妨げずにエリアジングを抑制することができる。
【００１７】
本発明の固体撮像素子は、前記複数に分割されている画素領域はそれぞれ平面視において同一形状である。
【００１８】
この構成により、より効果的にエリアジングの発生を抑制することができる。
【００１９】
本発明の固体撮像素子は、前記複数に分割されている画素領域を含む光電変換膜が緑色を検出する光電変換膜である。
【発明の効果】
【００２０】
本発明によれば、半導体基板上方に光電変換膜を積層した構造の固体撮像素子において、その固体撮像素子を搭載する撮像装置の低コスト化及び小型化を妨げずにエリアジングを抑制できるようにすることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態について図面を参照して説明する。
【００２２】
（第一実施形態）
図１は、本発明の第一実施形態を説明するための固体撮像素子の１画素部の基本構造を示す断面模式図である。本実施形態の固体撮像素子は、図１に示す画素部が半導体基板上に複数配列（例えば正方格子状）されたものである。
【００２３】
図１に示すように、ｎ型半導体基板１上方には、赤色（Ｒ）の光を検出すると共に、それに応じた赤色の信号電荷を発生するＲ光電変換膜１５と、緑色（Ｇ）の光を検出すると共に、それに応じた緑色の信号電荷を発生するＧ光電変換膜１９と、青色（Ｂ）の光を検出すると共に、それに応じた青色の信号電荷を発生するＢ光電変換膜２３とがこの順に積層されている。尚、各光電変換膜の積層順序及び層数はこれに限らない。又、各光電変換膜の材料としては有機材料を用いるのが好ましい。
【００２４】
Ｒ光電変換膜１５は、画素電極膜１４と対向電極膜１６とに挟まれている。Ｇ光電変換膜１９は、画素電極膜１８と対向電極膜２０とに挟まれている。Ｂ光電変換膜２３は、画素電極膜２２と対向電極膜２４とに挟まれている。
【００２５】
対向電極膜１６と画素電極膜１８の間には透明絶縁膜１７が設けられ、対向電極膜２０と画素電極膜２２の間には透明絶縁膜２１が設けられ、対向電極膜２４の上には透明絶縁膜２５が設けられている。
【００２６】
画素電極膜１４，１８，２２は、画素部毎に区分けされている。対向電極膜１６，２０，２４は、全画素部で共通して用いることができるため、画素部毎に区分けされていないが、区分けしてあっても良い。又、各光電変換膜も同様、画素部毎に区分けしてあっても良い。
【００２７】
Ｒ光電変換膜１５のうち、画素電極膜１４と対向電極膜１６とで挟まれる領域（以下、Ｒ画素領域という）で発生した信号電荷が、この画素部から得られる１画素データ（１画素を生成するためのデータ）を生成するために用いる信号電荷となる。Ｇ光電変換膜１９のうち、画素電極膜１８と対向電極膜２０とで挟まれる領域（以下、Ｇ画素領域という）で発生した信号電荷が、この画素部から得られる１画素データを生成するために用いる信号電荷となる。Ｂ光電変換膜２３のうち、画素電極膜２２と対向電極膜２４とで挟まれる領域（以下、Ｂ画素領域という）で発生した信号電荷が、この画素部から得られる１画素データを生成するために用いる信号電荷となる。
【００２８】
ｎ型半導体基板１の表面部にはｐウェル層２が形成され、ｐウェル層２の表面部には、Ｂ画素領域で発生した信号電荷を蓄積するｎ領域３と、Ｇ画素領域で発生した信号電荷を蓄積するｎ領域４と、Ｒ画素領域で発生した信号電荷を蓄積するｎ領域５が形成されている。
【００２９】
各ｎ領域３〜５の右側には、夫々少し離間して、紙面に対して垂直方向に延びるｎ領域８が設けられ、夫々のｎ領域８が垂直転送路（ＶＣＣＤ）を構成する。ｎ領域８の表面部にはｎ領域３〜５まで達する読み出し電極を兼用するポリシリコンからなる転送電極１０が形成され、各転送電極１０の上には、遮光膜１１が設けられる。
【００３０】
各ｎ領域３〜５の左側面部及び表面部にはｐ＋領域６，７が設けられ、隣接垂直転送路８との分離が図られると共に、表面部の欠陥準位低減が図られる。ｎ型半導体基板１の最表面には、酸化シリコン膜９が形成され、その上に、上記の転送電極１０が形成される。
【００３１】
画素電極膜２２とｎ領域３とは、縦配線２６によって接続される。この縦配線２６は、接続される画素電極膜２２及びｎ領域３以外とは電気的に絶縁される。画素電極膜１８とｎ領域４とは、縦配線２５によって接続される。この縦配線２５は、接続される画素電極膜１８及びｎ領域４以外とは電気的に絶縁される。画素電極膜１４とｎ領域５とは、縦配線２４によって接続される。この縦配線２４は、接続される画素電極膜１４及びｎ領域５以外とは電気的に絶縁される。
【００３２】
遮光膜１１，転送電極１０は透明の絶縁層１２内に埋設される。
【００３３】
本実施形態の固体撮像素子は、Ｂ画素領域で発生した信号電荷がｎ領域３に蓄積され、Ｇ画素領域で発生した信号電荷がｎ領域４に蓄積され、Ｒ画素領域で発生した信号電荷がｎ領域５に蓄積され、ここに蓄積された信号電荷が、従来のＣＣＤ型イメージセンサと同様に、ｎ領域８によって垂直方向に転送され、転送された信号電荷が図示しない水平転送路（ＨＣＣＤ）によって水平方向に転送され、転送された信号電荷に応じた色信号が図示しないアンプから出力される構成である。
【００３４】
このように、本実施形態の固体撮像素子の１つの画素部には、Ｒ光電変換膜１５，Ｇ光電変換膜１９，Ｂ光電変換膜２３と、各光電変換膜に対応して設けられたｎ領域３〜５及びｎ領域８とが含まれている。この画素部からは、Ｒ信号と、Ｇ信号と、Ｂ信号とが得られるため、これらによって１画素データを生成することができる。
【００３５】
以上が、固体撮像素子の基本構造であるが、本実施形態では、各画素部から得られる信号間でのエリアジングを抑制するための対策を行っている。以下、この対策について説明する。
【００３６】
図２〜図６は、本発明の第一実施形態を説明するための固体撮像素子の４画素部分を光の入射側から見た平面図である。図２〜図６では、各画素部に含まれる画素電極膜１４，１８，２２だけを図示してある。図２〜図６に示す画素電極膜１４，１８，２２の上方には、実際には光電変換膜１５，１９，２３及び対向電極膜１６，２０，２４が全面に積層されているため、この画素電極膜１４，１８，２２の平面視における面積が、Ｒ画素領域，Ｇ画素領域，Ｂ画素領域の平面視における面積と同じになる。
【００３７】
画素電極膜１４，１８，２２の形状が凹凸のない四角形状（例えば正方形状（図２〜４中の点線で示した形状））のときを基準として、その正方形よりも突出した部分を凸部、その正方形よりも窪んだ部分を凹部とすると、図２に示す例では、各画素部に含まれる画素電極膜１４，１８，２２が、水平方向（図中のＸ方向）に突出する凸部ａ（第１凸部）と、水平方向に窪む凹部ｂ（第１凹部）を有した形状となっており、凸部ａの一部が水平方向に隣り合う画素部の画素電極膜１４，１８，２２の凹部ｂに食い込むように配置されている。このような形状及び配置により、図２に示す平面図において、水平方向に直交する垂直方向（図中のＹ方向）に延びる直線であって、水平方向に隣接して並ぶ２つの画素電極膜１４，１８，２２のそれぞれに交わる直線が存在するようになる。
【００３８】
このような構成にすることにより、任意の画素領域で検出可能な光の水平方向の範囲が、その隣の画素領域で検出可能な光の範囲と一部重なるため、ローパスフィルタと同等の機能を実現することができ、水平方向でのエリアジングの発生を抑制することができる。尚、凸部ａの突出方向及び凹部ｂの窪み方向は、垂直方向であっても同様の効果（この場合は垂直方向のエリアジングの発生を抑制することができるという効果）を得ることができる。尚、凸部ａの突出方向及び凹部ｂの窪み方向は上記水平及び垂直方向に限定されるものではなく、例えば、斜め方向となるような構成であっても良い。
【００３９】
図３、４に示す例では、各画素部に含まれる画素電極膜１４，１８，２２が、水平方向（図中のＸ方向）に突出する凸部ａと、水平方向に窪む凹部ｂと、水平方向に直交する垂直方向（図中のＹ方向）に突出する凸部ｃ（第２凸部）と、垂直方向に窪む凹部ｄ（第２凹部）とを有した形状となっており、凸部ａの一部が水平方向に隣り合う画素部の画素電極膜１４，１８，２２の凹部ｂに食い込み、凸部ｃの一部が垂直方向に隣り合う画素部の画素電極膜１４，１８，２２の凹部ｄに食い込むように配置されている。このような形状及び配置により、図３，４に示す平面図において、水平方向に直交する垂直方向に延びる直線であって、水平方向に隣接して並ぶ２つの画素電極膜１４，１８，２２のそれぞれに交わる直線と、垂直方向に直交する水平方向に延びる直線であって、垂直方向に隣接して並ぶ２つの画素電極膜１４，１８，２２のそれぞれに交わる直線が存在するようになる。
【００４０】
このような構成にすることにより、水平及び垂直方向の双方においてエリアジングの発生を抑制することができる。
【００４１】
図５に示す例では、画素電極膜１４，１８，２２の形状が平行四辺形となっており、水平方向（図中のＸ方向）に直交する垂直方向（図中のＹ方向）に延びる直線であって、水平方向に隣接して並ぶ２つの画素電極膜１４，１８，２２のそれぞれに交わる直線が存在するように、画素電極膜１４，１８，２２が配置されている。
【００４２】
図６に示す例では、画素電極膜１４，１８，２２の形状が平行四辺形となっており、垂直方向（図中のＹ方向）に直交する水平方向（図中のＸ方向）に延びる直線であって、垂直方向に隣接して並ぶ２つの画素電極膜１４，１８，２２のそれぞれに交わる直線が存在するように、画素電極膜１４，１８，２２が配置されている。
【００４３】
このような構成にすることにより、任意の画素領域で検出可能な光の水平方向又は垂直方向の範囲が、その隣の画素領域で検出可能な光の範囲と一部重なるため、ローパスフィルタと同等の機能を実現することができ、水平方向又は垂直方向でのエリアジングの発生を抑制することができる。
【００４４】
尚、図２〜図６では、画素電極膜１４，１８，２２の形状及び配置を工夫することでエリアジングを抑制しているが、各光電変換膜１５，１９，２３を画素部毎に区分けして、各光電変換膜１５，１９，２３の形状及び配置を図２〜６に示すようにすることでも、上記と同様の効果を得ることは可能である。いずれにせよ、Ｒ画素領域，Ｇ画素領域，Ｂ画素領域のそれぞれの平面視上での形状及び配置が例えば図２〜図６に示すようになっていれば良い。
【００４５】
又、図２，図５，図６に示す構成では、エリアジングの発生を水平又は垂直方向の一方向でしか抑制することができないため、該一方向に直交する方向でのエリアジングの発生を抑制するための光学ローパスフィルタを別途設けることが好ましい。図３，図４に示す構成では、光学ローパスフィルタが１つも必要なくなるため、より小型化及び低コスト化が実現できる。
【００４６】
（第二実施形態）
本実施形態を説明するための固体撮像素子の基本構造は、第一実施形態で説明した固体撮像素子の構造とほぼ同様である。即ち、半導体基板上方に積層された３つの光電変換膜で発生した信号電荷を、半導体基板に設けられた電荷蓄積領域に一旦蓄積し、ここに蓄積した信号電荷に応じた信号を、ＶＣＣＤ及びＨＣＣＤを用いて外部に読み出す構造である。但し、本実施形態の固体撮像素子では、１画素部に含まれる３つの画素電極膜のいずれかを複数に分割した構造としており、この点が第一実施形態とは異なる。
【００４７】
図７は、本発明の第二実施形態を説明するための固体撮像素子に含まれる複数に分割された画素電極膜を光の入射側から見た平面図である。
複数に分割する画素電極膜は、図１の画素電極膜１４，１８，２２のいずれかであれば良いが、画素電極膜１８を分割することが特に好ましい。図７に示す例では、図１に示す画素電極膜１８が画素電極膜１８ａ及び画素電極膜１８ｂの２つに分割されている。この２つの画素電極膜１８ａ，１８ｂはそれぞれ同一形状となっていることが好ましい。
【００４８】
図７に示すように、画素電極膜１８を画素電極膜１８ａ及び画素電極膜１８ｂの２つに分割する（これはＧ画素領域を２つに分割することと同義）ことにより、画素電極膜１８ａ及び画素電極膜１８ｂの分割した方向に直交する方向（例えば図５（ｃ）の左右方向）の配列ピッチは、画素電極膜１８を分割しないときの画素電極膜１８の該方向の配列ピッチに比べて小さくなる。このため、緑色光については、該方向についてサンプリング周波数が小さくなり、この結果、エリアジングが抑制される。緑色光は、輝度成分の主体となるため、緑色光についてエリアジングを抑制することで、高画質の画像データを生成することが可能となる。
【００４９】
尚、図７の例では、画素電極膜１８を２分割しているため、１方向についてのエリアジングしか抑制できないが、図８に示すように、画素電極膜１８を画素電極膜１８ａ〜１８ｄの４つに分割することで、例えば水平方向と垂直方向の双方についてエリアジングを抑制することができる。水平方向についてしかエリアジングを抑制できない構成では、垂直方向についてのエリアジングを抑制するための光学ローパスフィルタを用いる必要があるが、図８に示す例によれば、光学ローパスフィルタを全く用いる必要がなくなるため、デジタルカメラの製造コストを大幅に削減することができる。図７に示す例では、光学ローパスフィルタを用いる必要はあるが、２方向についてのエリアジングを抑制する光学ローパスフィルタを用いる場合よりは、デジタルカメラの小型化且つ低コスト化を実現することができるという利点がある。上記では画素電極膜１８を２分割、４分割にする例を説明したが、画素電極膜を２つ以上に分割すれば、エリアジング抑制効果を得ることが可能である。
【００５０】
図７に示すような構成にした場合には、１画素部に対して、４つの電荷蓄積領域と４つの縦配線が必要となるため、固体撮像素子の構成は図１に示した構成とは異なり、例えば、図９に示すような構成となる。
【００５１】
図９は、本発明の第二実施形態を説明するための固体撮像素子の１画素部の概略構成を模式的に示した斜視図である。図９において図１，図７と同様の構成には同一符号を付してある。
図９に示すように、半導体基板１上方には画素電極膜１４，画素電極膜１８ａ及び１８ｂ，画素電極膜２２がこの順に積層されている。画素電極膜１４は、半導体基板１に設けられたｎ領域５に縦配線２４を介して接続される。画素電極膜１８ａは、半導体基板１に設けられたｎ領域４ａに縦配線２５ａを介して接続される。画素電極膜１８ｂは、半導体基板１に設けられたｎ領域４ｂに縦配線２５ｂを介して接続される。画素電極膜２２は、半導体基板１に設けられたｎ領域３に縦配線２６を介して接続される。ｎ領域４ａには、画素電極膜１８ａ上に積層されているＧ光電変換膜１９のうち、画素電極膜１８ａと、Ｇ光電変換膜１９上に積層される対向電極膜２０とで挟まれるＧａ画素領域で発生した信号電荷が蓄積される。ｎ領域４ｂには、画素電極膜１８ｂ上に積層されているＧ光電変換膜１９のうち、画素電極膜１８ｂと、Ｇ光電変換膜１９上に積層される対向電極膜２０とで挟まれるＧｂ画素領域で発生した信号電荷が蓄積される。各ｎ領域に蓄積された信号電荷は、ｎ領域８に読み出されて垂直方向（図中の矢印で示す方向）に転送され、図示しないＨＣＣＤによって水平方向に転送される。そして、転送された信号電荷に応じた信号が出力アンプから外部に出力される。
【００５２】
本実施形態の固体撮像素子の１画素部からは、Ｒ画素領域で発生した信号電荷に応じたＲ信号と、Ｇａ画素領域で発生した信号電荷に応じたＧａ信号と、Ｇｂ画素領域で発生した信号電荷に応じたＧｂ信号と、Ｂ画素領域で発生した信号電荷に応じたＢ信号との４つの色信号が得られる。そして、この４つの色信号を次のように信号処理することで、１画素データを生成する。
【００５３】
図１０は、図９に示した固体撮像素子から得られた信号をメモリ上にマッピングした状態を示す図である。
図１０に示すように、固体撮像素子からは、１画素部毎に、Ｒ信号（図中ではＲで記載）、Ｂ信号（図中ではＢで記載）、Ｇａ信号（図中ではＧａで記載）、Ｇｂ信号（図中ではＧｂで記載）が出力される。図１０の太枠で囲った部分が１画素部から出力された信号である。
【００５４】
まず、１画素部から得られたＧａ信号に、例えば図１１に示すようなフィルタ係数を持つマトリクスを用いて以下の式（１）のようなフィルタ処理を行い、信号Ｇａ’を求める。
Ｇａ’＝１／４Ｇｂ＋１／２Ｇａ＋１／４Ｇｂ          （１）
【００５５】
次に、同１画素部から得られたＧｂ信号に、例えば図１１に示すようなフィルタ係数を持つマトリクスを用いて以下の式（２）のようなフィルタ処理を行い、信号Ｇｂ’を求める。
Ｇｂ’＝１／４Ｇａ＋１／２Ｇｂ＋１／４Ｇａ          （２）
【００５６】
そして、最後に、以下の式（３）によってＧ信号を求める。
Ｇ＝（Ｇａ’＋Ｇｂ’）／２                          （３）
【００５７】
このような処理を全画素部から得られる信号について行うことで、全画素部毎にＲＧＢの３つの信号を得ることができ、カラー画像データを生成することが可能となる。尚、上述したフィルタ処理の方法はこれに限定されない。すなわち、フィルタ処理を行うハードウェアあるいは目的や設計に応じてフィルタ処理の方法を任意好適に設定することができる。又、例えば、タップ数の多いフィルタを使用することにより、画質向上を図ることができる。
【００５８】
第一実施形態及び第二実施形態では、光電変換膜を複数積層した構造の固体撮像素子を例にしたが、本発明の画素領域の形状や配置は、基板上に光電変換膜を１つ積層した構成の固体撮像素子でも同様に適用可能である。
【００５９】
図１２は、光電変換膜を１層積層した構造の固体撮像素子の１画素部の概略断面図である。
図１２に示す固体撮像素子は、ＭＯＳ回路等からなる信号読み出し回路が形成されたシリコン基板１２１と、画素電極膜１２２と、光電変換膜１２６と、対向電極膜１２５とをこの順に積層した構造をとる。対向電極膜１２５の上方から光が入射される。
【００６０】
画素電極膜１２２は、例えば厚さ１００ｎｍのＡｌで構成され、ここには正の電圧が印加される。
【００６１】
光電変換膜１２６は、正孔ブロッキング層１２３と光電変換層１２４をこの順に積層した構造をとる。
【００６２】
正孔ブロッキング層１２３は、例えば厚さ１００ｎｍのＡｌｑで構成される。正孔ブロッキング層１２３は、画素電極膜１２２からの正孔注入を防ぎつつ、光電変換層１２４で発生した電子を受け取り、それを画素電極膜１２２まで輸送する働きを行う。又、正孔ブロッキング層１２３は、微小な感度も持つ。画素電極膜１２２に電圧を印加した際に正孔の注入による暗電流が大きくなってしまうため、正孔ブロッキング層１２３はこの暗電流を防ぐ上で重要である。
【００６３】
光電変換層１２４は、例えば、厚さ１００ｎｍ〜２００ｎｍの銅フタロシアニン、ポルフィリン、Ｍｅ−ＰＴＣ、及びキナクリドン等の光電変換材料で構成される。ここに光が入射すると、正孔と電子が発生し、正孔は対向電極膜１２５に、電子は画素電極膜１２２に蓄積される。光電変換層１２４が１００ｎｍ程度あれば、画素電極膜１２２での反射もあって、入射光の９０〜９９％を吸収することができる。
【００６４】
対向電極膜１２５は、例えば、ＩＴＯ又はＡｕによって構成され、ここには負の電圧が印加される。対向電極膜１２５は、スパッタや電子ビーム蒸着又はイオンプレーティング等で成膜する。有機材料の上にＩＴＯを成膜すると、一般に、ショートにより非常に歩留まりが悪いが、ＩＴＯを１０ｎｍ程度未満の厚みにすると、歩留まりが改善する。有機材料へのダメージが大きいときには、透過率は落ちるが、対向電極膜として金の薄膜を用いることも可能である。金の薄膜の厚みは１５ｎｍ程度未満が望ましい。
【００６５】
Ａｌ、光電変換材料、及びＡｌｑは、真空蒸着で成膜する。このときの真空度は１０−４Ｐａが望ましい。
【００６６】
画素電極膜１２２及び対向電極膜１２５に印加する電圧の絶対値は通常１Ｖ〜３０Ｖ程度であるが、１５Ｖ程度で最大吸収波長での外部量子効率が２０〜４０％程度低下し、それ以上電圧を上げると、外部量子効率は上がるが、各電極からのキャリア注入による暗電流が増加してＳＮ比が低下する。
【００６７】
有機材料からなる光電変換膜は、酸素と水分により劣化するので、対向電極膜１２５上に窒化シリコン等の封止膜が必要である。その際、光電変換膜１２６にダメージを与えないように、低ダメージスパッタや低ダメージプラズマＣＶＤ等で封止膜を成膜すると良い。
【００６８】
図１３は、光電変換膜を１層積層した別の構造の固体撮像素子の１画素部の概略断面図である。
図１３に示す固体撮像素子は、ガラスやフレキシブル基板等の透明基板１３１と、画素電極膜１３２と、光電変換膜１３６と、対向電極膜１３５とをこの順に積層した構造をとる。透明基板１３１の下方から光が入射される。
【００６９】
画素電極膜１３２は、例えば厚さ５０ｎｍのＩＴＯで構成され、ここには負の電圧が印加される。画素電極膜１３２は、スパッタや電子ビーム蒸着、イオンプレーティング等で成膜する。その膜厚は薄い方が、透過率が上がり、感度が向上するので望ましい。
【００７０】
光電変換膜１３６は、光電変換層１３３と正孔ブロッキング層１３４をこの順に積層した構造をとる。
【００７１】
正孔ブロッキング層１３４は、例えば厚さ１００ｎｍのＡｌｑで構成される。正孔ブロッキング層１３４は、対向電極膜１３５からの正孔注入を防ぎつつ、光電変換層１３３で発生した電子を受け取り、それを対向電極膜１３５まで輸送する働きを行う。又、正孔ブロッキング層１３４は、微小な感度も持つ。対向電極膜１３５に電圧を印加した際に正孔の注入による暗電流が大きくなってしまうため、正孔ブロッキング層１３４はこの暗電流を防ぐ上で重要である。
【００７２】
光電変換層１３３は、例えば、厚さ１００ｎｍ〜２００ｎｍの銅フタロシアニン、ポルフィリン、Ｍｅ−ＰＴＣ、及びキナクリドン等の光電変換材料で構成される。ここに光が入射すると、正孔と電子が発生し、正孔は画素電極膜１３２に、電子は対向電極膜１３５に蓄積される。光電変換層１３３が１００ｎｍ程度あれば、対向電極膜１３５での反射もあって、入射光の９０〜９９％を吸収することができる。
【００７３】
光電変換材料及びＡｌｑは、真空蒸着で成膜し、このときの真空度は１０−４Ｐａが望ましい。
【００７４】
対向電極膜１３５は、例えば、Ａｌ、ＩＴＯ、又はＡｕによって構成され、ここには正の電圧が印加される。対向電極膜１３５は、スパッタや電子ビーム蒸着又はイオンプレーティング等で成膜する。有機材料の上にＩＴＯを成膜すると、一般に、ショートにより非常に歩留まりが悪いが、ＩＴＯを１０ｎｍ程度未満の厚みにすると、歩留まりを改善することができる。有機材料へのダメージが大きいときには、透過率は落ちるが対向電極膜として金の薄膜を用いることも可能である。金の薄膜の厚みは１５ｎｍ程度未満が望ましい。
【００７５】
画素電極膜１３２及び対向電極膜１３５に印加する電圧の絶対値は通常１Ｖ〜３０Ｖ程度であるが、１５Ｖ程度で最大吸収波長での外部量子効率が２０〜４０％程度低下し、それ以上電圧を上げると、外部量子効率は上がるが、各電極からのキャリア注入による暗電流が増加してＳＮ比が低下する。
【００７６】
有機材料からなる光電変換膜は、酸素と水分により劣化するので、対向電極膜１３５上に窒化シリコン等の封止膜が必要である。その際、光電変換膜にダメージを与えないように、低ダメージスパッタや低ダメージプラズマＣＶＤ等で封止膜を成膜すると良い。
【００７７】
又、図示していないが、対向電極膜１３５には、ここに蓄積された電子に応じた信号を読み出すための信号読み出し回路が形成された基板等が電気的に接続される。
【図面の簡単な説明】
【００７８】
【図１】本発明の第一実施形態を説明するための固体撮像素子の１画素部の基本構造を示す断面模式図
【図２】本発明の第一実施形態を説明するための固体撮像素子の４画素部分を光の入射側から見た平面図
【図３】本発明の第一実施形態を説明するための固体撮像素子の４画素部分を光の入射側から見た平面図
【図４】本発明の第一実施形態を説明するための固体撮像素子の４画素部分を光の入射側から見た平面図
【図５】本発明の第一実施形態を説明するための固体撮像素子の４画素部分を光の入射側から見た平面図
【図６】本発明の第一実施形態を説明するための固体撮像素子の４画素部分を光の入射側から見た平面図
【図７】本発明の第二実施形態を説明するための固体撮像素子に含まれる複数に分割された画素電極膜を光の入射側から見た平面図
【図８】本発明の第二実施形態を説明するための固体撮像素子に含まれる複数に分割された画素電極膜を光の入射側から見た平面図
【図９】本発明の第二実施形態を説明するための固体撮像素子の１画素部の概略構成を模式的に示した斜視図
【図１０】図９に示した固体撮像素子から得られた信号をメモリ上にマッピングした状態を示す図
【図１１】Ｇ信号生成のために用いるフィルタ係数を示す図
【図１２】光電変換膜を１層積層した構造の固体撮像素子の１画素部の概略断面図
【図１３】光電変換膜を１層積層した別の構造の固体撮像素子の１画素部の概略断面図
【符号の説明】
【００７９】
１４，１８，２２  画素電極膜
ａ  凸部
ｂ  凹部
【図１】
2006245527.tif 000003
【図２】
2006245527.tif 000004
【図３】
2006245527.tif 000005
【図４】
2006245527.tif 000006
【図５】
2006245527.tif 000007
【図６】
2006245527.tif 000008
【図７】
2006245527.tif 000009
【図８】
2006245527.tif 000010
【図９】
2006245527.tif 000011
【図１０】
2006245527.tif 000012
【図１１】
2006245527.tif 000013
【図１２】
2006245527.tif 000014
【図１３】
2006245527.tif 000015