(57)【要約】【課題】  堆積膜形成装置での長時間成膜による経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることができ、光電変換効率の高い光起電力素子を安定して生産性良く作製することができる光起電力素子形成方法を提供する。【解決手段】  基板２０１上に裏面電極２０２、半導体層２０３、２０４、２０５、透明電極２０６の順で積層された構造からなる光起電力素子の形成方法において、半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、透明電極の形成条件を設定することを特徴とする。【選択図】  図２
2006237180.tif 000002
【特許請求の範囲】
【請求項１】
基板上に裏面電極、半導体層、透明電極の順で積層された構造からなる光起電力素子の形成方法において、前記半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、前記透明電極の形成条件を設定することを特徴とする光起電力素子の形成方法。
【請求項２】
基板上に透明電極、半導体層、裏面電極の順で積層された構造からなる光起電力素子を少なくとも２個以上形成する方法において、第ｎ（ｎは１以上の整数）番目の基板上に半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、第ｎ＋１番目の基板上に形成する透明電極の形成条件を設定することを特徴とする光起電力素子の形成方法。
【請求項３】
前記透明電極の形成条件が、印加パワー、印加電圧、印加電流、形成時間、ガス流量、形成温度、堆積速度、またはベーキング時間の中から選ばれる少なくとも１つ以上であることを特徴とする請求項１又は２に記載の光起電力素子の形成方法。
【請求項４】
基板上に裏面電極、半導体層、透明電極の順で積層された構造からなる光起電力素子の形成方法において、前記半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、前記透明電極の膜厚、または透過率を設定することを特徴とする光起電力素子の形成方法。
【請求項５】
基板上に透明電極、半導体層、裏面電極の順で積層された構造からなる光起電力素子を少なくとも２個以上形成する方法において、第ｎ（ｎは１以上の整数）番目の基板上に半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、第ｎ＋１番目の基板上に形成する透明電極の膜厚、または透過率を設定することを特徴とする光起電力素子の形成方法。
【請求項６】
前記半導体層を形成する際に生じるセルフバイアス電圧値と前記光起電力素子の短絡電流との関係に基づいて、前記透明電極の形成条件もしくは膜厚または透過率を設定することを特徴とする請求項１乃至５のいずれかに記載の光起電力素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアモルファスシリコンまたは微結晶シリコン等の非単結晶半導体を用いた光起電力素子の形成方法に関するものである。
【背景技術】
【０００２】
従来、太陽電池などとして用いられる光起電力素子としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）に代表されるアモルファス材料または微結晶シリコン等の非単結晶半導体材料が、安価で、大面積化及び薄膜化が可能であり、組成の自由度が大きく、電気的及び光学的特性を広い範囲で制御できる等の理由から注目されている。このような素子の作製には、減圧条件下でプラズマＣＶＤ法により薄膜を形成する堆積膜形成装置が一般的に広く用いられており、産業に供されている。
【０００３】
太陽電池は、光電変換効率が十分に高く、特性の安定性に優れ、かつ大量生産し得るものであることが基本的に重要である。そこで、非単結晶半導体層などを用いた太陽電池の作製においては、作製する太陽電池の電気的、光学的、光導電的、機械的特性、および繰り返し使用に対する疲労特性、使用環境に対する耐性の向上を図るとともに、より大きな面積を有し、太陽電池を構成する半導体層の膜厚および膜質がより均一な光起電力素子を、再現性のある方法で、高速で成膜して量産できるようにすることが求められている。
【０００４】
太陽電池において、その重要構成要素である半導体層は、いわゆるｐｎ接合、ｐｉｎ接合などの半導体接合がなされている。ａ−Ｓｉなどの薄膜状の半導体を用いる場合、ホスフィン（ＰＨ3）、ジボラン（Ｂ2Ｈ6）などのドーパントとなる元素を含むガスとシラン（ＳｉＨ4）などを混合してグロー放電することにより原料ガスを分解し、熱せられた固体表面上に付着成長させる（プラズマＣＶＤ法）ことにより所望の導電型を有する半導体層が得られる。
【０００５】
このようにして、所望の基板上に所望の導電型の半導体層を順次積層させることによって、これらの半導体膜を容易に半導体接合させられることが知られている。このことから、非単結晶半導体層を積層して得られる太陽電池の作製方法として、各々の半導体層を作製するための独立した半導体層作製用容器を設け、この半導体層作製用容器にて各々の半導体層の作製を順次行うことにより所望の半導体接合がなされた半導体層の積層体を作製する方法が提案されている。
【０００６】
例えば、一般には前記の独立した半導体層作製用容器がゲートバルブを介したロードロック方式にて連結され、基板を各容器へ順次移動させて各種半導体層を形成する方法が知られている。
【０００７】
さらに量産性を著しく向上させる方法として、特許文献１には、ロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ装置が開示されている。この装置は、グロー放電を行い半導体層を形成するためのグロー放電領域が複数設けられた搬送経路において、所望の幅を有し、かつ十分な長さを有する可撓性の基板を連続的に搬送し、各グロー放電領域において、必要とされる導電型の半導体層を基板に順次堆積させることにより、半導体接合された複数の半導体層を有するデバイスを連続作製する装置である。
【０００８】
しかしながら、このような光起電力素子の量産装置においては、大面積で長時間にわたってプラズマを発生させることにより電極表面への膜の堆積が徐々に起こり、電力投入の条件が変化するという問題があった。これは堆積膜厚の増加により、電極のインピーダンスが変化し、膜形成速度が低下していくものである。
【０００９】
この問題に関して特許文献２には、高周波電極に生じるセルフバイアス電圧（Ｖｄｃ）が一定値となるように投入電力を調整することを特徴とする膜形成方法について述べられている。この方法は成膜初期、あるいはセルフバイアス電圧絶対値が小さい場合の成膜には有効である。
【００１０】
しかし、基板の処理速度を上げる際の更なる高いパワー印加あるいは長時間にわたる処理が必要とされる膜形成時や量産装置では、セルフバイアス電圧の絶対値ならびに変化量が大きくなるため制御が困難であり、セルフバイアス電圧の変化および膜形成速度の低下に伴う特性の低下が発生していた。特にｉ型半導体層成膜時の膜形成速度の低下に伴う膜厚減少は太陽電池特性である短絡電流（Ｉｓｃ）の減少を引き起こし、変換効率の低下に大きく影響している。
【００１１】
このような問題は光活性層であるｉ型半導体層が光吸収を担うことから多くの膜厚を必要とし、それを形成する電極への膜付着が著しく早く、かつ多量である事に起因する。すなわちｉ型半導体層を形成する装置においては電極インピーダンスや排気コンダクタンス等の成膜条件の変化が激しいことを意味する。このような状況において、最終的に安定した特性の光起電力素子の量産を行うにはｉ型半導体層形成時の制御だけに頼る方法では限界がある。
【００１２】
【特許文献１】米国特許第４，４００，４０９号特許明細書
【特許文献２】特開平１１−２３３４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、上述したような堆積膜形成装置における長時間成膜による経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることにより、光電変換効率の高い光起電力素子を安定して作製できる、生産性の高い光起電力素子の形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成すべく本発明では、基板上に裏面電極、半導体層、透明電極の順で積層された構造からなる光起電力素子の形成方法において、前記半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、前記透明電極の形成条件を設定することを特徴とする。
また、本発明では、基板上に透明電極、半導体層、裏面電極の順で積層された構造からなる光起電力素子を少なくとも２個以上形成する方法において、第ｎ（ｎは１以上の整数）番目の基板上に半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、第ｎ＋１番目の基板上に形成する透明電極の形成条件を設定することを特徴とする。
また、本発明の光起電力素子の形成方法において、前記透明電極の形成条件が、印加パワー、印加電圧、印加電流、形成時間、ガス流量、形成温度、堆積速度、またはベーキング時間の中から選ばれる少なくとも１つ以上であることを特徴とする。
【００１５】
また、本発明では、基板上に裏面電極、半導体層、透明電極の順で積層された構造からなる光起電力素子の形成方法において、前記半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、前記透明電極の膜厚、または透過率を設定することを特徴とする。
【００１６】
また、本発明では、基板上に透明電極、半導体層、裏面電極の順で積層された構造からなる光起電力素子を少なくとも２個以上形成する方法において、第ｎ（ｎは１以上の整数）番目の基板上に半導体層を形成する際に生じるセルフバイアス電圧値に基づいて、第ｎ＋１番目の基板上に形成する透明電極の膜厚、または透過率を設定することを特徴とする。
【００１７】
また、本発明の光起電力素子の形成方法において、前記半導体層を形成する際に生じるセルフバイアス電圧値と前記光起電力素子の短絡電流との関係に基づいて、前記透明電極の形成条件もしくは膜厚または透過率を設定することを特徴とする。
【発明の効果】
【００１８】
本発明の光起電力素子の形成方法によれば、例えば堆積膜形成装置での長時間成膜による経時的な特性低下を防止し、量産時における特性のばらつきを最小限に抑えることができ、光電変換効率の高い光起電力素子を安定して生産性良く作製することができる。
【発明を実施するための最良の形態】
【００１９】
以下に図を用いて、本発明について詳細に説明するが、本発明の光起電力素子形成方法はこれにより何ら限定されるものではない。
【００２０】
図１は、本発明の光起電力素子の半導体層を形成するための堆積膜形成装置の一例を模式的に示す概略図である。
【００２１】
図１において、放電空間である内反応容器１００は外反応容器１１０の内部に設置されている。外反応容器１１０に設置されているヒーター１０２に密着するように基板１０１を設置し、不図示の排気装置を用いて排気管１０９から真空排気した後、基板１０１を所望の温度まで加熱する。基板温度が安定したところでガス導入バルブ１０７を開け、マスフローコントローラー１０８で流量を調整し、ガス導入管１０６を介してシリコン原子を含有する原料ガスを内反応容器１００（放電空間）内に導入する。
【００２２】
次に、高周波電源１０４より高周波電力をカソード電極１０３に印加し、プラズマを生起させる。その際、容器壁と基板はともに接地されているためプラズマは反応容器内に一様に広がる。またカソード電極に生じるセルフバイアス電圧はセルフバイアス電圧読取器１０５で常時モニターされている。
【００２３】
このセルフバイアス電圧はカソード電極への膜堆積量が増加するにつれて、徐々に変化していく。特に量産装置の場合には、処理基板が連続して反応容器に投入されて長時間にわたり成膜されるため、後半に処理される基板の場合は成膜開始時の基板に比べてカソード電極への膜堆積量が多くなっており、セルフバイアス電圧値が大きく変化した状態で処理されている。
【００２４】
具体的には膜堆積量の増加により電極のインピーダンスが変化し、セルフバイアス電圧値の変化と共に膜形成速度が低下すると考えられる。そのため、反応容器クリーニング直後に処理された基板と成膜を繰り返した後に処理された基板とでは半導体層の膜厚に差ができており、特に非単結晶太陽電池においてはｉ型半導体層の膜厚低下がもたらす成膜後半での短絡電流（Ｉｓｃ）低下が顕著であった。
【００２５】
そこで本発明の光起電力素子形成方法においてはこのセルフバイアス電圧値に基いて、膜厚減少に起因する短絡電流を見積もり、形成された半導体層に最適な膜厚または透過率を有する透明電極を形成することにより特性の低下を防止し光起電力素子として最終的に良好な状態を維持するというものである。
【００２６】
以下、本発明の光起電力素子形成方法で非単結晶太陽電池を作製した場合について述べる。
【００２７】
まず、ｉ型半導体層形成工程においてチャンバークリーニングを行わない状態で連続してｉ型半導体層の成膜を行いその際のセルフバイアス電圧値の変化を記録しておく。次にＤＣスッパタリング装置によりそれぞれの素子に同じ条件でＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）の透明電極を形成する。この作製された非単結晶太陽電池の短絡電流（Ｉｓｃ）を測定しｉ型半導体層の成膜時のセルフバイアス電圧と短絡電流（Ｉｓｃ）との関係を求める。さらにこの工程を透明電極の光透過量が上がる様に透明電極の形成条件を変更して複数回行い、透明電極の形成条件をパラメーターとしてｉ型半導体層の成膜時セルフバイアス電圧と短絡電流（Ｉｓｃ）との関係の組み合わせのデータセットを完成させる。そして実際の光起電力素子形成工程においてｉ型半導体層成膜中のセルフバイアス電圧を検出し記録し、このセルフバイアス電圧値データと先のデータセットから所望の短絡電流（Ｉｓｃ）になる透明電極の形成条件を選び、その条件に従って透明電極を形成することによりセルフバイアスの変化によるｉ型半導体層膜厚低下分が補償された短絡電流（Ｉｓｃ）を持つ太陽電池が得られる。
【００２８】
また透明電極をｉ型半導体層よりも先に形成する構成の光起電力素子においては、あるロットのｉ型半導体層成膜時のセルフバイアス値から求められる透明電極形成条件をその次のロットの透明電極形成時に適用することにより同様の効果が得られる。
【００２９】
本発明に利用できるその他の透明電極の材料としてはＳｎＯ2，Ｉｎ2Ｏ3，ＺｎＯ，ＣｄＯ，ＣｄＳｎＯ4などの酸化金属や、Ａｕ，Ａｌ，Ｃｕ等の金属を極めて薄く半透明状に成膜した金属薄膜等が挙げられる。またこれらの形成方法としては、抵抗加熱蒸着法、電子ビーム加熱蒸着法、スプレー法等も用いることができ、所望に応じて適宜選択される。
【００３０】
ここで、調整をする透明電極形成条件について説明する。前述のとおり、ｉ型半導体層成膜時のセルフバイアス電圧値の変化は膜形成速度の低下を示している。すなわち光活性層の膜厚が薄くなり光吸収効率がさがる事により短絡電流（Ｉｓｃ）の低下を招くことから透明電極の光透過量を増やせばよい。このためには透明電極の膜厚を薄く、透過率（本発明でいう透過率は吸収率と同じ様に単位膜厚あたりの透過率である。）を上げればよい。
【００３１】
膜厚を薄くするには膜形成速度を低くする方法が適している。これにはスパッタ法では投入電力の電圧、電流を下げればよい。また蒸着法においては加熱用電力の電圧、電流を下げることにより膜形成速度を下げることができる。さらに膜形成速度を変えずに膜形成時間を短くしてもよい。もちろん速度と時間の両方を組み合わせて膜厚を薄くしても構わない。
【００３２】
また酸化金属では成膜時において種々の成膜条件を変更することで透過率をコントロールする事が可能である。まず成膜温度を上げることによりアモルファス相から結晶相への変化が起こることから成膜温度を上げると透過率は上がる。また酸素原子の供給を多くすることにより酸素空孔が減りそのためフリーキャリヤが減少し透過率が高くなる。酸素原子の供給方法としてはＯ2ガス、Ｈ2Ｏの導入が適している。すなわちＯ2ガス、Ｈ2Ｏの導入量を増やすことにより透過率を上げることができる。また通常、成膜装置メンテナンス後は装置内の壁面には水分が吸着しているためメンテナンス後のベーキング時間を変えることにより膜中へのＨ2Ｏ導入量を変えることができる。すなわちベーキング時間を短くすることにより透過率を上げることができる。
【００３３】
このように透明電極形成条件をｉ型半導体層の成膜時セルフバイアス電圧に従って変化させることにより、直接光活性層の膜厚低下量を測定することなしに、長時間成膜による堆積膜形成装置状態の変化に起因する経時的な素子の特性低下を防止し、量産時における素子特性のばらつきを最小限に抑えることができるものである。
【００３４】
図２は、上記の本発明の形成法により作製可能なｐｉｎ型非単結晶太陽電池を模式的に表わしたものである。図２は光が図の上部から入射する構造の太陽電池であり、図に於いて２０１は基板、２０２は裏面電極、２０３はｎ型半導体層、２０４はｉ型半導体層、２０５はｐ型半導体層、２０６は透明電極、２０７は集電電極を表わす。
【実施例】
【００３５】
（実施例１）
図３に示した装置を用いて、図２の非単結晶太陽電池を連続的に作製する方法について、以下に説明する。
【００３６】
図３は、本発明において使用される非単結晶太陽電池を連続的に作製する堆積膜形成装置の一例を表す模式図であり、基板送り出し室３０１、ｎ型半導体層作製用容器３０２、ｉ型半導体層作製用容器３０３、ｐ型半導体層作製用容器３０４及び基板巻き取り室３０５が、ガスゲートを介して接続された装置から構成されている。３０７、３１２、３１７、３２２、３２３は排気ポンプ、３１１、３１６、３２１はカソード電極であり、それぞれ電源３１０、３１５、３２０に接続されている。また、電極で生じるセルフバイアス電圧はセルフバイアス電圧読取器３０９、３１４、３１９で読み取ることができる。
【００３７】
各反応容器３０２、３０３、３０４の中にはそれぞれ３０８、３１３、３１８の内側反応容器があり、帯状基板３０６を挟んで成膜空間と反対側の空間に赤外線ランプヒーター３２４、３２５、３２６が設けられ、不図示の温度制御系で所望の温度に制御される。
【００３８】
まず、この製造装置の基板送り出し機構を有する真空容器３０１に、脱脂洗浄を行い、裏面電極としてスパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状基板３０６（幅３００ｍｍ×厚さ０．２ｍｍ）が巻きつけられたボビンをセットし、該帯状基板３０６を、ｎ型半導体層成膜容器３０２、ｉ型半導体層成膜容器３０３、ｐ型半導体層成膜容器３０４、帯状基板巻き取り機構を有する真空容器３０５まで通し、たるみのない程度に張力調整を行った。なお、この時基板とカソード電極間の距離は２０ｍｍとなるように設置されている。
【００３９】
次に、各真空容器３０１、３０２、３０３、３０４、３０５を排気ポンプ３０７、３１２、３１７、３２２、３２３で１×１０-4Ｐａ以下まで真空引きした。成膜前の加熱処理として真空容器３０２、３０３、３０４へ不図示のガス導入管よりＨｅを各々５００ｓｃｃｍ導入し、真空容器３０１、３０２、３０３、３０４、３０５の内圧が１３０Ｐａになるようスロットルバルブの開度を調節して、各真空容器を排気ポンプで排気した。なお、ここでｓｃｃｍとは流量の単位で、１ｓｃｃｍ＝１ｃｍ3／ｍｉｎ（標準状態）であり、以後流量の単位はｓｃｃｍで表わす。その後、加熱用ランプヒーター３２４、３２５、３２６により、帯状基板ならびに真空容器内部材を４００℃に加熱し、１時間この状態で放置した。
【００４０】
次にｎ型半導体層成膜準備として、温度指示値が２７０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター３２４により帯状基板３０６を加熱した。不図示のガス導入口より、内側反応容器３０８内にＳｉＨ4ガスを１００ｓｃｃｍ、ＰＨ3／Ｈ2（１％）ガスを５００ｓｃｃｍ、Ｈ2ガスを７００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるように不図示のコンダクタンス調整バルブの開度を調節して、真空ポンプ３１２で排気した。ＲＦ（１３．５６ＭＨｚ）電源３１０の出力値が１００Ｗになるように設定し、電極３１１を通じて内側反応容器３０８内に放電を生起させた。
【００４１】
ｉ型半導体層成膜準備として、温度指示値が３００℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター３２５により帯状基板３０６を加熱した。不図示のガス導入口より、内側反応容器３１３内にＳｉＨ4ガスを８００ｓｃｃｍ、ＧｅＨ4ガスを９００ｓｃｃｍ、Ｈ2ガスを３０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ３１７で排気した。ＲＦ電源３１５の出力値が１０００Ｗになるように設定し電極３１６を通じて内側反応容器３１３内に放電を生起させた。なお、電極３１６に生じるセルフバイアス電圧はセルフバイアス電圧読取器３１４でモニターした。
【００４２】
ｐ型半導体層成膜準備として、温度指示値が１５０℃になるよう、温度制御装置（不図示）を設定し、赤外線ランプヒーター３２６により帯状基板３０６を加熱した。不図示のガス導入口より、内側反応容器３１８内にＳｉＨ4ガスを１０ｓｃｃｍ、ＢＦ3／Ｈ2（１％）ガスを５００ｓｃｃｍ、Ｈ2ガスを５０００ｓｃｃｍ導入した。放電室の圧力が１３０Ｐａになるようにコンダクタンス調整バルブの開度を調節して、真空ポンプ３２２で排気した。ＲＦ電源３２０の出力値が２０００Ｗになるように設定し、電極３２１を通じて内側反応容器３１８内に放電を生起させた。
【００４３】
各層の成膜準備後引き続いて、帯状基板３０６を１０００ｍｍ／ｍｉｎの速度で搬送させ、帯状基板にｎ型半導体層、ｉ型半導体層、ｐ型半導体層を作製開始した。ここで成膜開始後３０分でのｉ型半導体層を形成する際に電極３１６に生じるセルフバイアス電圧値は−０．２Ｖであった。その後約１０時間には電極３１６に生じるセルフバイアス電圧値が−１．６Ｖとなり最終的に約２０時間後には−２．４５Ｖで成膜が終了した。図４に電極３１６に生じるセルフバイアス電圧値の時間変化のグラフを示す。
【００４４】
前記帯状基板の１ロール分を搬送させた後、全てのプラズマ励起、全てのガス供給、全てのランプヒーターの通電、帯状基板の搬送を停止した。次に、チャンバーリーク用のＮ2ガスをチャンバーに導入し（導入用部材は不図示）大気圧に戻し、真空容器３０５内の前記帯状基板を取り出した。
【００４５】
そして前記帯状基板のｐ型半導体層上に図５に示すＤＣスパッタリング装置を用いＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）の透明導電膜を表１に示す条件で以下の手順で連続的に成膜し透明電極を形成した。
【００４６】
【表１】
2006237180.tif 000003
【００４７】
装置をメンテナンス等の為に大気開放した後、帯状基板のロール５０２を基板送り出し室５０１にセットし、透明導電膜成膜室５０６、５０７、５０８、５０９、５１０、５１１それぞれに帯状基板５０４を貫通させ、基板巻き取り室５１６のロール５１４に固定する。続いて装置内の圧力が０．１Ｐａ以下になるまで排気した。この後透明導電膜形成室５０６、５０７、５０８、５０９、５１０、５１１にガス供給管５５１、５５２、５５３、５５４、５５５、５５６から不活性ガスとしてアルゴンガスを表１に示す量供給した。またゲート５１５へもアルゴンガスを３０ｓｃｃｍ供給した。この状態で不図示の排気バルブの開度を調整して装置内の圧力を表１に示す圧力に保った。透明導電膜成膜室５０６、５０７、５０８、５０９、５１０、５１１のそれぞれに設けられた１００Ｗの赤外線ランプ６本を備えたヒータユニット５４１、５４２、５４３、５４４、５４５、５４６とステンレス製の反射板により基板成膜面の裏面に接触させた熱電対を用いながら表１に示す温度になるよう制御しながら加熱した。続いてサーボモータを動作し巻き取りロール５１４を回転させて帯状基板５０４の搬送を開始した。
【００４８】
透明導電膜成膜室５０６、５０７、５０８、５０９、５１０、５１１に帯状基板５０４を搬送した。純度９９．９９重量％、２５ｃｍ×２５ｃｍの大きさのＩＴＯターゲット５２１、５２２、５２３、５２４、５２５、５２６にＤＣ電源５３１、５３２、５３３、５３４、５３５、５３６用いてＤＣ電圧を印加して表１に示した電力になるように制御しながらアルゴンプラズマを生起しスパッタリングを行った。
【００４９】
ここで透明導電膜の膜厚を調整するために表１に示した搬送スピードを２５００ｍｍ／ｍｉｎ一定値にせず、変化させることにより透明電極形成時間を変えて成膜を行った。具体的には図４に示したｉ型半導体層の成膜時セルフバイアス電圧値に従い搬送スピードを２９５０ｍｍ／ｍｉｎから２５００ｍｍ／ｍｉｎに変化させた。これは、帯状基板５０４はロール状に巻き取られているため、最初に透明導電膜が成膜される部分はｉ型半導体層成膜時にセルフバイアスが下がっている最後の部分にあたりｉ型半導体層が薄くなっている。そのため透明導電膜成膜の搬送速度を上げ透明導電膜の膜厚を薄くしている。また透明導電膜成膜の最後の部分はｉ型半導体層成膜時には先頭の部分にあたりｉ型半導体層は正常な膜厚なので透明導電膜の膜厚を厚くするために透明導電膜成膜の搬送スピードを上げている。
【００５０】
透明電極を形成した帯状基板５０４は巻き取り室５１６で巻き取った。なお透明導電膜の表面を傷つけないようにポリエステルフィルムの合紙５１３を巻き取り時基板と基板の間にはさみ込んだ。
【００５１】
さらに集電電極としてＡｌを真空蒸着により１μｍ厚みで形成し非単結晶太陽電池を作製した。
【００５２】
（比較例１）
透明電極形成時に搬送スピードを２５００ｍｍ／ｍｉｎで一定にしながら成膜をおこなった以外は、実施例１と同様にして非単結晶太陽電池を作製した。
【００５３】
評価として、実施例１、比較例１の試料にソーラーシミュレータを用いてＡＭ−１．５の太陽光スペクトルの光を１００ｍＷ／ｃｍ2の強度で照射し、電圧電流曲線を求めることにより太陽電池の初期変換効率を測定した。
【００５４】
図６は実施例１ならびに比較例１で得られた太陽電池をある一定の成膜時間毎に抜き取り、その短絡電流（Ｉｓｃ）をプロットしたものであり、短絡電流（Ｉｓｃ）を縦軸、成膜時間を横軸として示している。ここで短絡電流Ｉｓｃ（ｎｏｒｍａｌｉｚｅｄ）は、実施例１の成膜開始３０分後の短絡電流を１として規格化して表わした。
【００５５】
比較例１で作製された太陽電池の短絡電流は成膜時間が経過するに伴い４．１％低下したのに対し、実施例１で作製された太陽電池の短絡電流は成膜開始から最後の２０時間の間においてほとんど低下しておらず、低下率は０．７４％内にすべて収まり、比較例１よりも素子特性の維持に著しい効果が見られた。
【００５６】
（実施例２）
本例では、透明電極の形成条件を以下のように変更した以外は、全て実施例１と同様にして非単結晶太陽電池を作製した。
【００５７】
本例では、透明電極の膜厚を調整するために投入電力を変化させて堆積速度を制御し搬送スピードは一定にして成膜を行った。ｉ型半導体層成膜時の成膜開始時から終了時の間におけるセルフバイアス電圧値の変化に従い、ＤＣ印加電圧を調整することにより表１に示した投入電力を１．０３４５Ｗ／ｃｍ2から１．２Ｗ／ｃｍ2へと上げていった以外は表１の条件に従いＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）の透明導電膜の成膜を行った。１ロール分の成膜が終了した後、実施例１と同様に集電電極を形成し、太陽電池を作製した。
【００５８】
この太陽電池を実施例１と同様の方法で評価した結果、実施例２で作製された太陽電池の短絡電流は成膜開始から最後の２０時間の間においてほとんど低下しておらず、低下率は１．０２％内にすべて収まり、比較例１よりも素子特性の維持に著しい効果が見られた。
【００５９】
（実施例３）
本例では、透明電極の形成条件を以下のように変更した以外は、全て実施例１と同様にして非単結晶太陽電池を作製した。
【００６０】
本例では、透明電極の透過率を調整するために基板温度を変化させて結晶化度を制御し膜厚は一定にして成膜を行った。ｉ型半導体層成膜時の成膜開始時から終了時の間におけるセルフバイアス電圧値の変化に従い、ヒータユニット５４１、５４２、５４３、５４４、５４５、５４６の使用する赤外線ランプの本数を調整することにより表１に示した基板温度を２３５℃から２００℃へと下げていく以外は表１の条件に従いＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）の透明導電膜の成膜を行った。１ロール分の成膜が終了した後、実施例１と同様に集電電極を形成し、太陽電池を作製した。
【００６１】
この太陽電池を実施例１と同様の方法で評価した結果、実施例３で作製された太陽電池の短絡電流は成膜開始から最後の２０時間の間においてほとんど低下しておらず、低下率は０．８９％内にすべて収まり、比較例１よりも素子特性の維持に著しい効果が見られた。
【００６２】
（実施例４）
本例では、透明電極の形成条件を以下のように変更した以外は、全て実施例１と同様にして非単結晶太陽電池を作製した。
【００６３】
本例では、透明電極の透過率を調整するために酸素流量を変化させて膜中酸素濃度を制御し膜厚は一定にして成膜を行った。ｉ型半導体層成膜時の成膜開始時から終了時の間におけるセルフバイアス電圧値の変化に従い、表１に示した酸素流量を０．３２ｓｃｃｍから０．４ｓｃｃｍへと上げていく以外は表１の条件に従いＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）の透明導電膜の成膜を行った。１ロール分の成膜が終了した後、実施例１と同様に集電電極を形成し、太陽電池を作製した。
【００６４】
この太陽電池を実施例１と同様の方法で評価した結果、実施例４で作製された太陽電池の短絡電流は成膜開始から最後の２０時間の間においてほとんど低下しておらず、低下率は０．６１％内にすべて収まり、比較例１よりも素子特性の維持に著しい効果が見られた。
【００６５】
（実施例５）
本例では、図７に示す基板側から光入射されるｐｉｎ型非単結晶太陽電池の作製について述べる。図７は光が図の下部から入射する構造の太陽電池であり、図に於いて７０１は透光性基板、７０２は裏面電極、７０３はｎ型半導体層、７０４はｉ型半導体層、７０５はｐ型半導体層、７０６は透明電極を表わす。
【００６６】
透光性基板７０１として大きさ１５０×１５０ｍｍ、厚み２ｍｍの洗浄済みガラス基板を用い図８に示すバッジ式のＤＣスパッタリング装置で透明電極としてＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）の透明導電膜の成膜を行った。図８に於いて７０１は透光性基板、８０１は基板ホルダー、８０２はガス導入手段、８０３は加熱用ヒーター、８０４はＩＴＯターゲット、８０５はＤＣスパッタ電源を表わす。
【００６７】
まず基板ホルダー８０１に透光性基板７０１をセットし不図示のポンプで装置内を圧力０．１Ｐａ以下まで排気した。次に不図示のマスフローコントローラを用いてＡｒガス３．０ｓｃｃｍ、Ｏ2ガス０．０１ｓｃｃｍをガス導入手段８０２を介して装置内に導入して不図示の圧力コントローラで圧力を０．５３Ｐａに保った。その後加熱ヒーター８０３により透光性基板７０１を２００℃に加熱した。温度が安定したところでＤＣスパッタ電源８０５からＩＴＯターゲット８０４に電圧を印加してプラズマを生起させ透光性基板７０１上にＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）の透明導電膜を１２０秒間成膜した。その際投入電力密度が１．２Ｗ／ｃｍ2になる様に印加電圧を調整した。
【００６８】
形成された透明電極７０６上に図９の半導体堆積膜形成装置を用いてｐｉｎ半導体接合を形成した。
【００６９】
図９は本発明において使用される非単結晶ｐｉｎ半導体接合を作製する堆積膜形成装置の一例を表す模式図であり、図９において、堆積膜形成装置はロードチャンバー９０１、ｐ層ＲＦチャンバー９０２、非晶質シリコンｉ層ＲＦチャンバー９０３、ｎ層ＲＦチャンバー９０４、アンロードチャンバー９０５から構成されている。各チャンバー間は、ゲートバルブ９０６、９０７、９０８、９０９で各原料ガスが混合しないように分離されている。
【００７０】
ＲＦチャンバー９０２は、ｐ型層用加熱ヒーター９１０とｐ型層堆積室９１１を、ＲＦチャンバー９０３はｉ型層用加熱ヒーター９１２とｉ型層堆積室９１３を、ＲＦチャンバー９０４はｎ型層用加熱ヒーター９１４とｎ型層堆積室９１５を有している。透明導電膜の成膜を行った透光性基板７０１は基板ホルダー９１７に取り付けられ、搬送レール９１６上を外部から不図示の駆動ローラーによって移動する。
【００７１】
この堆積膜形成装置を使用して、表２に示す成膜条件で各半導体層を以下の手順で成膜した。
【００７２】
【表２】
2006237180.tif 000004
【００７３】
透光性基板７０１を基板ホルダー９１７にセットしロードチャンバー９０１のレール９１６上にセットした。そして、ロードチャンバー９０１内を不図示の真空ポンプにより数百ｍＰａ以下の真空度に排気した。
【００７４】
次に、ゲートバルブ９０６を開け、基板ホルダー９１７をチャンバー９０２のｐ型層堆積室９１１に移動する。各ゲートバルブ９０６、９０７、９０８、９０９を閉じた状態で、表２のｐ層に示す原料ガスを不図示のガス導入手段にてｐ型層堆積室９１１に導入し不図示の圧力コントローラで表２のｐ層に示す圧力になる様に調整した。ｐ型層用加熱ヒーター９１０により表２のｐ層に示す基板温度になるように透光性基板７０１を加熱した。温度が安定したところで不図示のＲＦ電源から表２のｐ層に示す電力密度のＲＦを印加してプラズマを生起させて表２のｐ層に示す膜厚のｐ型層を堆積した。
【００７５】
堆積チャンバー９０２を十分に排気した後、ゲートバルブ９０７を開けて基板ホルダー９１７を堆積チャンバー９０３のｉ型層堆積室９１３に移動し、ゲートバルブ９０７を閉じた。
【００７６】
各ゲートバルブ９０６、９０７、９０８、９０９を閉じた状態で、表２のｉ層に示す原料ガスを不図示のガス導入手段にてｉ型層堆積室９１３に導入し不図示の圧力コントローラで表２のｉ層に示す圧力になる様に調整した。ｉ型層用加熱ヒーター９１２により表２のｉ層に示す基板温度になるように透光性基板７０１を加熱した。温度が安定したところで不図示のＲＦ電源から表２のｉ層に示す電力密度のＲＦを印加してプラズマを生起させて表２のｉ層に示す膜厚のｉ型層を堆積した。このときセルフバイアス電圧値は成膜開始時には−０．２３０Ｖで終了時には−０．２３７Ｖであった。
【００７７】
堆積チャンバー９０３を十分に排気した後、ゲートバルブ９０８を開けて基板ホルダー９１７を堆積チャンバー９０４のｎ型層堆積室９１５に移動し、ゲートバルブ９０８を閉じた。
【００７８】
各ゲートバルブ９０６、９０７、９０８、９０９を閉じた状態で、表２のｎ層に示す原料ガスを不図示のガス導入手段にてｎ型層堆積室９１５に導入し不図示の圧力コントローラで表２のｎ層に示す圧力になる様に調整した。ｎ型層用加熱ヒーター９１４により表２のｎ層に示す基板温度になるように透光性基板７０１を加熱した。温度が安定したところで不図示のＲＦ電源から表２のｎ層に示す電力密度のＲＦを印加してプラズマを生起させて表２のｎ層に示す膜厚のｎ型層を堆積した。
【００７９】
上記と同様にして堆積チャンバー９０４を十分に排気した後、ゲートバルブ９０９を開けて基板ホルダー９１７をアンロードチャンバー９０５へ移動した。
【００８０】
ゲートバルブを全て閉じ、アンロードチャンバー９０５内へ窒素ガスを封入して、基板を冷却する。その後、アンロードチャンバー９０５の取り出し扉を開けて基板ホルダー９１７を取り出した。
【００８１】
以上のようにして透明電極とｐｉｎ半導体接合が形成された透光性基板７０１に裏面電極７０２としてＺｎＯを２μｍ、Ａｌを１μｍを順に不図示のＤＣスパッタ装置で成膜して太陽電池を作製した。この太陽電池をロットＮｏ．１とした。
【００８２】
続けてロットＮｏ．２以降の太陽電池の作製を連続して行ったがその時、事前の実験よりｉ型半導体成膜時にセルフバイアス電圧値が３．５６Ｖ低下した時には透明電極の膜厚を１５．２％薄くすると太陽電池の短絡電流（Ｉｓｃ）が初期の短絡電流と同じになることがわかっているので、透明電極形成時に以下の式に従い成膜時間Ｔ（ｎ）の調整を行った。
Ｔ（ｎ＋１）＝（（−０．１５２）×（｜Ｖｓ0−Ｖｓ（ｎ）｜／３．５６）＋１）×１２０  ［秒］
ここでＴ（ｎ＋１）はロットＮｏ．ｎ＋１の透明電極成膜時間、Ｖｓ0はロットＮｏ．１のｉ型半導体層成膜開始時のセルフバイアス電圧値、Ｖｓ（ｎ）はロットＮｏ．ｎのｉ型半導体層成膜終了時のセルフバイアス電圧値を表す。また、成膜時間の調整は１秒単位で行い１秒未満は切り上げた。
【００８３】
上記の式に従いロットＮｏ．２の透明電極成膜時間Ｔ（２）を計算行い
Ｔ（２）＝（（−０．１５２）×（｜−０．２３０−（−０．２３７）｜／３．５６）＋１）×１２０＝１１９．９６
となるため成膜時間は１２０秒とした。
【００８４】
この様にしてロットＮｏ．５００まで作製したところロットＮｏ．４９９のｉ型半導体層成膜終了時のセルフバイアス電圧値は−３．５４Ｖとなったので
Ｔ（５００）＝（（−０．１５２）×（｜−０．２３０−（−３．５４）｜／３．５６）＋１）×１２０＝１０３．０５
からロットＮｏ．５００の透明電極成膜時間は１０４秒になった。
【００８５】
（比較例２）
すべてのロットＮｏ．の透明電極成膜時間を１２０秒に固定した以外は実施例５と全く同様にロットＮｏ．５００まで太陽電池の作製をおこなった。
【００８６】
評価として、実施例５、比較例２の試料にソーラーシミュレータを用いてＡＭ−１．５の太陽光スペクトルの光を１００ｍＷ／ｃｍ2の強度で照射し、電圧電流曲線を求めることにより太陽電池の初期変換効率を測定した。
【００８７】
比較例２で作製された太陽電池の短絡電流はロットＮｏ．１の短絡電流に対しロットＮｏ．５００の短絡電流が４．７％低下したのに対し、実施例５で作製された太陽電池の短絡電流はすべてのロットでほとんど低下しておらず、低下率は０．６８％内にすべて収まり、比較例２よりも素子特性の維持に著しい効果が見られた。
【図面の簡単な説明】
【００８８】
【図１】本発明の光起電力素子の半導体層を形成するための堆積膜形成装置の一例を模式的に示す概略図である。
【図２】本発明の形成方法により作製される基板の反対側から光入射されるｐｉｎ型非単結晶太陽電池の構成を模式的に示す説明図である。
【図３】本発明の光起電力素子形成方法において使用される半導体膜形成装置の一例を示す概略図である。
【図４】本発明の実施例１おいてｉ型半導体層成膜時のセルフバイアス電圧値の推移をある一定の成膜時間毎にプロットした図である。
【図５】本発明の光起電力素子形成方法において使用される透明導電膜形成装置の一例を示す概略図である。
【図６】本発明の実施例１、比較例１において作製された太陽電池セルをある一定の成膜時間毎に抜き取り、その短絡電流Ｉｓｃを規格化した値をプロットした図である。
【図７】本発明の形成方法により作製される基板側から光入射されるｐｉｎ型非単結晶太陽電池の構成を模式的に示す説明図である。
【図８】本発明の形成方法において使用される透明導電膜形成装置の一例を示す概略図である。
【図９】本発明の光起電力素子形成方法において使用されるバッチ式の非単結晶ｐｉｎ半導体接合を作製する堆積膜形成装置の一例を示す概略図である。
【符号の説明】
【００８９】
１００  内反応容器
１０１  基板
１０２  ヒーター
１０３  カソード電極
１０４  高周波電源
１０５  セルフバイアス電圧読取器
１０６  ガス導入管
１０７  ガス導入バルブ
１０８  マスフローコントローラー
１０９  排気管
１１０  外反応容器
２０１  基板
２０２  裏面電極
２０３  ｎ型半導体層
２０４  ｉ型半導体層
２０５  ｐ型半導体層
２０６  透明電極
２０７  集電電極
２０８  光の入射方向
３０１  基板送り出し室
３０２  ｎ型半導体層作製用容器
３０３  ｉ型半導体層作製用容器
３０４  ｐ型半導体層作製用容器
３０５  基板巻き取り室
３０６  帯状基板
３０７、３１２、３１７、３２２、３２３  排気ポンプ
３０８、３１３、３１８  内側反応容器
３０９、３１４、３１９  セルフバイアス電圧読取器
３１０、３１５、３２０  ＲＦ電源
３１１、３１６、３２１  カソード電極
３２４、３２５、３２６  ヒーター
５０１  基板送り出し室
５０２  帯状基板ロール
５０３  ローラー
５０４  帯状基板
５０６〜５１１  透明導電膜成膜室
５１２  ステアリングローラー
５１３  合紙
５１４  帯状基板ロール
５１５  ゲート
５１６  基板巻き取り室
５１７  マグネットローラー
５２１〜５２６  ＩＴＯターゲット
５３１〜５３６  ＤＣ電源
５４１〜５４６  加熱ヒーター
５５１〜５５６  ガス供給管
５６０  真空ポンプ
７０１  透光性基板
７０２  裏面電極
７０３  ｎ型半導体層
７０４  ｉ型半導体層
７０５  ｐ型半導体層
７０６  透明電極
７０７  光の入射方向
８０１  基板ホルダー
８０２  ガス導入手段
８０３  加熱用ヒーター
８０４  ＩＴＯターゲット
８０５  ＤＣスッパタ電源
９０１  ロードチャンバー
９０２  ｐ層ＲＦチャンバー
９０３  非晶質シリコンｉ層ＲＦチャンバー
９０４  ｎ層ＲＦチャンバー
９０５  アンロードチャンバー
９０６〜９０９  ゲートバルブ
９１０  ｐ型層用加熱ヒーター
９１１  ＲＦプラズマＣＶＤｐ層堆積室
９１２  非晶質ｉ型層用加熱ヒーター
９１３  ＲＦプラズマＣＶＤ非晶質ｉ型層堆積室
９１４  ｎ型層用加熱ヒーター
９１５  ＲＦプラズマＣＶＤｎ型層堆積室
９１６  ホルダー搬送レール
９１７  基板ホルダー
【図１】
2006237180.tif 000005
【図２】
2006237180.tif 000006
【図３】
2006237180.tif 000007
【図４】
2006237180.tif 000008
【図５】
2006237180.tif 000009
【図６】
2006237180.tif 000010
【図７】
2006237180.tif 000011
【図８】
2006237180.tif 000012
【図９】
2006237180.tif 000013