(57)【要約】【課題】  適正な立ち上がり・立ち下がり時間を確保しつつ出力電圧を目標電圧に精度よく一致させる。【解決手段】  基準電圧生成回路１８は、目標電圧となる基準電圧Ｖr1に向かって一定の傾きで上昇する基準電圧Ｖt1を生成する。コンパレータ２０は、出力電圧Ｖｏが基準電圧Ｖt1を超えると電流出力回路１４の出力電流を低減させる。さらに、コンパレータ１９は、出力電圧Ｖｏが基準電圧Ｖr1を超えるとスイッチ回路１５をオフする。【選択図】  図１
2006311074.tif 000002
【特許請求の範囲】
【請求項１】
端子間電圧を信号として出力するコンデンサと、
電流指令信号に応じた電流を前記コンデンサに対し出力する電流出力回路と、
この電流出力回路から前記コンデンサに流れる電流を遮断するスイッチ回路と、
前記コンデンサの端子間電圧の目標値に対応した第１の基準電圧を生成する第１の基準電圧生成回路と、
前記第１の基準電圧と前記コンデンサの端子間電圧とを比較し、前記コンデンサの端子間電圧が前記第１の基準電圧を超えたとの比較結果に応じて、前記スイッチ回路に対し電流遮断動作を指令する第１の比較回路と、
前記スイッチ回路が電流非遮断状態に切り換えられた後、前記目標値との電圧差が徐々に小さくなるように所定の変化率で変化する第２の基準電圧を生成する第２の基準電圧生成回路と、
前記第２の基準電圧と前記コンデンサの端子間電圧とを比較し、前記コンデンサの端子間電圧が前記第２の基準電圧を超えたとの比較結果に応じて、前記電流出力回路に対し電流の減少を指令する電流指令信号を出力する第２の比較回路とを備えて構成されていることを特徴とする信号生成回路。
【請求項２】
前記第２の基準電圧生成回路は、前記目標値に向かって一定の傾きで変化する第２の基準電圧を生成することを特徴とする請求項１記載の信号生成回路。
【請求項３】
前記第２の基準電圧生成回路は、前記スイッチ回路が電流非遮断状態に切り換えられた時の前記コンデンサの端子間電圧と前記目標値との中間値から前記目標値に向かって変化を開始する第２の基準電圧を生成することを特徴とする請求項１または２記載の信号生成回路。
【請求項４】
前記第２の基準電圧生成回路は、前記目標値との電圧差が少なくとも所定の余裕値だけ確保されるように前記第２の基準電圧を生成することを特徴とする請求項１ないし３の何れかに記載の信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、台形波状の信号を生成する信号生成回路に関する。
【背景技術】
【０００２】
図６は、従来の台形波信号生成回路の構成を示している。定電流回路１とスイッチ回路２とコンデンサ３が直列に接続されており、コンパレータ４は、コンデンサ３の電圧が基準電圧生成回路５により生成される基準電圧Ｖｒを超えると、スイッチ回路２をオフするようになっている。図７は、出力電圧Ｖｏの波形とコンパレータ４の出力信号の波形を示している。
【０００３】
特許文献１には、台形波信号の増減開始点および増減終了点に現れるエッジに起因して生じる高調波成分を低減するため、コンデンサの端子間電圧と複数設定されているしきい値電圧との比較に基づいて、端子間電圧と電源線との電圧差が小さいほどコンデンサへの充放電電流が小さくなるように制御する台形波信号生成回路が開示されている。
【特許文献１】特開２００４−２８９５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図６に示す台形波信号生成回路においては、図７に示すように、コンパレータ４の動作遅延により、出力電圧Ｖｏが目標電圧である基準電圧Ｖｒを大きく超えてしまう。図中、ｔｄは遅延時間であり、ΔＶは基準電圧Ｖｒに対する超過電圧である。この出力電圧超過の問題は、出力電圧Ｖｏの変化率（スルーレート）が大きいほど顕著に現れる。
【０００５】
これに対しては、コンパレータ４の遅延時間を見越して基準電圧Ｖｒを目標電圧よりも低めに設定することが考えられる。しかし、台形波信号生成回路の負荷が変動する場合あるいはコンデンサ３の静電容量に製造上のばらつきが存在する場合には、出力電圧Ｖｏのスルーレートが変化するので、基準電圧Ｖｒを正確に定めることが非常に難しくなる。基準電圧Ｖｒの設定が適切でないと、出力電圧Ｖｏは目標電圧からずれた電圧で変化を停止してしまう。
【０００６】
これに対し、特許文献１に記載された台形波信号生成回路では、コンデンサの電圧と目標電圧との電圧差が小さいほどコンデンサへの充放電電流が小さくなるように制御している。この電流低減制御によれば、上記超過電圧ΔＶを低減する効果が得られるが、出力電圧Ｖｏのスルーレートが大きい場合には、依然として出力電圧Ｖｏが目標電圧を超える虞がある。また、超過電圧ΔＶを低減するために、上記電流低減制御の開始電圧を下げると、出力電圧Ｖｏのスルーレートが小さい場合に立ち上がり時間が異常に増大してしまう。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、スルーレートの大小にかかわらず、適正な立ち上がり・立ち下がり時間を確保しつつ出力電圧を目標電圧に精度よく一致させることができる信号生成回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載した手段によれば、スイッチ回路が電流非遮断状態に切り換えられた状態（オン状態）で、電流出力回路からコンデンサに充電電流が流れ、コンデンサの端子間電圧（出力信号）が増加する。コンデンサの端子間電圧が第２の基準電圧を超えると、第２の比較回路からの指令により電流出力回路からコンデンサに流れる充電電流が減少する（電流低減制御）。その後、コンデンサの端子間電圧が目標値に対応した第１の基準電圧を超えると、第１の比較回路からの指令によりスイッチ回路が電流遮断状態（オフ状態）に切り換えられ、コンデンサの端子間電圧は変化を停止する。
【０００９】
ここで、第２の基準電圧は、目標値との電圧差が徐々に小さくなるように所定の変化率で変化する。このような第２の基準電圧を用いると、コンデンサの端子間電圧のスルーレートが大きい場合には、目標値から遠い電圧値においてコンデンサの端子間電圧が第２の基準電圧を超えることになり、比較的早い時点から電流出力回路の出力電流が減少する。これに対し、コンデンサの端子間電圧のスルーレートが小さい場合には、目標値に近い電圧値においてコンデンサの端子間電圧が第２の基準電圧を超えることになり、比較的遅い時点から電流出力回路の出力電流が減少する。
【００１０】
その結果、スルーレートが大きく目標値到達までの変化時間が短い場合には、その分だけ早い時点から電流出力回路の出力電流を減少させて比較回路の遅延時間による影響を排除できる。また、スルーレートが小さく目標値到達までの変化時間が長い場合には、その分だけ遅い時点から電流出力回路の出力電流を減少させて立ち上がり時間の長大化を防止できる。これにより、スルーレートの大小にかかわらず、適正な立ち上がり時間を確保しつつコンデンサの端子間電圧（出力信号）を目標値に精度よく一致させることができる。コンデンサの端子間電圧が減少する時の作用と効果も同様となる。
【００１１】
請求項２に記載した手段によれば、スイッチ回路が電流非遮断状態に切り換えられた後、第２の基準電圧は目標値に向かって一定の傾きで変化するので、コンデンサの端子間電圧のスルーレートに比例して電流出力回路の電流減少開始点が早まる。
【００１２】
請求項３に記載した手段によれば、第２の基準電圧は、スイッチ回路が電流非遮断状態に切り換えられた時のコンデンサの端子間電圧と目標値との中間値から目標値に向かって変化を開始する。従って、コンデンサの端子間電圧が上記中間値に達する前に、電流出力回路の電流が減少し始めることがなく、立ち上がり時間（立ち下がり時間）の長大化を防止できる。
【００１３】
請求項４に記載した手段によれば、目標値と第２の基準電圧との間には所定の余裕値が確保されているので、コンデンサの端子間電圧のスルーレートが小さい場合であっても、端子間電圧が目標値に達する前に電流出力回路の電流が減少する。これにより、スルーレートが小さい場合であっても、第２の比較回路による電流低減制御を有効に機能させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態について図１ないし図５を参照しながら説明する。
図１は、台形波信号を生成する台形波信号生成回路のうち信号上昇動作に関する概略構成を示しており、図２は、台形波信号生成回路の全体構成を示している。これらの図に示す台形波信号生成回路１１は、例えば車両のエアバッグシステムを構成する車内ＬＡＮインタフェース規格Safe-by-Wireで用いられるものである。この規格Safe-by-Wireは、バス動作を制御するマスタとエアバッグやセンサに設けられるスレーブとをパラレル、ディジーチェイン、ツリーまたはリングの形態に接続して実現されている。
【００１５】
バスは、２本の差動信号線から構成されており、３値のデータレベルと１つのパワーレベルを有している。ここで３値のデータレベルとは、差動電圧が６ＶのＬ０（データレベル０）、差動電圧が３ＶのＬ１（データレベル１）および差動電圧が０ＶのＬ１（スペシャルデータレベル０）であり、データフェーズにおいてデータが送信される。パワーレベルは１１Ｖの差動電圧を有している。パワーフェーズにおいて、スレーブは、マスタからバスに供給される５０％デューティのパルスにより電力供給を受けるようになっている。本実施形態で説明する台形波信号生成回路１１は、上記パワーフェーズとデータフェーズの変化に対応してバスを駆動する台形波信号を生成するものである。なお、方形波信号ではなく台形波信号とするのは、ノイズの発生を抑制するためである。
【００１６】
さて、図１において、電源線１２と電源線１３（グランド）との間には、電流出力回路１４とスイッチ回路１５とコンデンサ１６が直列に接続されており、コンデンサ１６の端子間電圧が出力電圧Ｖｏ（台形波信号）とされている。基準電圧生成回路１７は、台形波信号の上底電圧である目標電圧に等しい基準電圧Ｖr1を生成し、基準電圧生成回路１８は、目標電圧よりも低く且つ目標電圧に向かって一定の傾きで増加する基準電圧Ｖt1を生成するようになっている。
【００１７】
コンパレータ１９は、上記出力電圧Ｖｏと基準電圧Ｖr1とを比較し、その比較結果に応じてスイッチ回路１５を開閉動作させるようになっている。また、コンパレータ２０は、上記出力電圧Ｖｏと基準電圧Ｖt1とを比較し、その比較結果に応じて電流出力回路１４の出力電流を変化させるようになっている。
【００１８】
図２は、信号上昇動作のみならず信号下降動作も可能な台形波信号生成回路１１の具体的な回路構成を示している。この台形波信号生成回路１１は、上述した電流出力回路１４、スイッチ回路１５（図２では１５ａ、１５ｂ）、コンデンサ１６、基準電圧生成回路１７、１８、コンパレータ１９、２０の他に、信号下降動作に用いられる基準電圧生成回路２１、２２とコンパレータ２３、２４およびスイッチ回路１５ａ、１５ｂを制御するスイッチ制御回路２５を備えている。ここで、基準電圧生成回路１７、２１および基準電圧生成回路１８、２２は、それぞれ本発明の第１の基準電圧生成回路および第２の基準電圧生成回路に相当し、コンパレータ１９、２３およびコンパレータ２０、２４は、それぞれ本発明の第１の比較回路および第２の比較回路に相当する。
【００１９】
電流出力回路１４は、信号Ｓ１、Ｓ６、Ｓ７に基づいてコンデンサ１６に充電電流または放電電流を流す可変電流源である。信号Ｓ１は、電流出力回路１４の出力電流の向きすなわちコンデンサ１６の充電動作と放電動作とを切り換える信号で、信号Ｓ６は、スイッチ回路１５ａ、１５ｂの開閉すなわち電流出力回路１４の電流出力の有無を切り換える信号である。信号Ｓ６がＬレベルの時にスイッチ回路１５ａ、１５ｂがオンとなり、Ｈレベルの時にスイッチ回路１５ａ、１５ｂがオフとなる。また、信号Ｓ７は、電流出力回路１４の出力電流を低減させるか否かを切り換える電流指令信号である。
【００２０】
この電流出力回路１４は、２つの独立した電流出力回路２６、２７を備えている。このうち電流出力回路２６は、スイッチ回路１５ａがオンした状態で、コンデンサ１６に対し一定の充電電流または放電電流を流すためのものである。電源線１２と１３との間には、トランジスタＱ１１、スイッチ回路１５ａおよび定電流回路２８が直列接続されており、そのトランジスタＱ１１とトランジスタＱ１２、Ｑ１３とはカレントミラー回路を構成している。
【００２１】
一方、電流出力回路２７は、スイッチ回路１５ｂがオンした状態で、コンデンサ１６に対し、コンデンサ２９の端子間電圧に応じた充電電流または放電電流を流すためのものである。電源線１２と１３との間には、トランジスタＱ１４と定電流回路３０が直列接続されており、そのトランジスタＱ１４とトランジスタＱ１５、Ｑ１６、Ｑ１７はカレントミラー回路を構成している。トランジスタＱ１６とＱ１７のコレクタは共通に接続されており、そのコレクタと電源線１３との間に接続されたトランジスタＱ１８とコンデンサ２９の端子間に接続されたトランジスタＱ１９とはカレントミラー回路を構成している。トランジスタＱ１８には、信号Ｓ７をベース信号として動作するトランジスタＱ２０が並列接続されており、コンデンサ２９にはツェナーダイオード３１が並列接続されている。
【００２２】
電源線１２と１３との間には、トランジスタＱ２２、スイッチ回路１５ｂ、トランジスタＱ２１および抵抗３２が直列接続されている。ここで、トランジスタＱ２１のベースはトランジスタＱ１５のコレクタに接続されており、トランジスタＱ２２とトランジスタＱ２３、Ｑ２４とはカレントミラー回路を構成している。
【００２３】
トランジスタＱ１２とＱ２３のコレクタは共通に接続されており、そのコレクタと電源線１３との間には上記コンデンサ１６が接続されている。また、トランジスタＱ１３とＱ２４のコレクタは共通に接続されており、そのコレクタと電源線１３との間に接続されたトランジスタＱ２５とコンデンサ１６の端子間に接続されたトランジスタＱ２６、Ｑ２７とはカレントミラー回路を構成している。トランジスタＱ２５には、信号Ｓ１をベース信号として動作するトランジスタＱ２８が並列接続されている。
【００２４】
上述したように、コンパレータ１９は、出力電圧Ｖｏと基準電圧生成回路１７で生成される基準電圧Ｖr1とを比較して信号Ｓ２を出力し、コンパレータ２０とそれに続くインバータ３３は、出力電圧Ｖｏと基準電圧生成回路１８で生成される基準電圧Ｖt1とを比較して信号Ｓ３を出力するようになっている。同様に、コンパレータ２３は、出力電圧Ｖｏと基準電圧生成回路２１で生成される基準電圧Ｖr2とを比較して信号Ｓ４を出力し、コンパレータ２４とそれに続くインバータ３４は、出力電圧Ｖｏと基準電圧生成回路２２で生成される基準電圧Ｖt2とを比較して信号Ｓ５を出力するようになっている。これらコンパレータ１９、２０、２３、２４、インバータ３３、３４およびスイッチ制御回路２５は、電源線１２と１３から電源電圧Ｖccの供給を受けて動作するようになっている。
【００２５】
スイッチ制御回路２５は、信号Ｓ２とＳ４から信号Ｓ６を生成するＡＮＤゲート３５、３６とＯＲゲート３７、信号Ｓ２〜Ｓ５から信号Ｓ７を生成するＡＮＤゲート３８、３９とＯＲゲート４０、４１、４２およびインバータ４３から構成されている。
【００２６】
図３は、基準電圧生成回路１８の具体的な回路構成を示している。
電源線４４と１３との間には、一定の電圧ＶH1を出力する定電圧回路４５が接続されている。電源線４４には、トランジスタＱ２９とＱ３０からなるカレントミラー回路と、トランジスタＱ３１とＱ３２からなるカレントミラー回路が接続されており、そのトランジスタＱ３０のコレクタと電源線１３との間にはコンデンサ４６が接続されている。トランジスタＱ２９、Ｑ３１の各コレクタは、それぞれスイッチ回路４７の端子ａ、ｂに接続されており、スイッチ回路４７の端子ｃと電源線１３との間には定電流回路４８が接続されている。
【００２７】
トランジスタＱ３３とＱ３４はカレントミラー回路を構成しており、共通に接続されたトランジスタＱ３３、Ｑ３４のエミッタと電源線１３との間には、一定の電圧ＶL1を出力する定電圧回路４９が接続されている。トランジスタＱ３３、Ｑ３４の各コレクタは、それぞれトランジスタＱ３２、Ｑ３９の各コレクタに接続されている。コンデンサ４６の端子間電圧が基準電圧Ｖt1として出力される。なお、基準電圧生成回路２２についても同様に構成されている。
【００２８】
次に、本実施形態の作用について図４および図５も参照しながら説明する。
図４は、台形波信号生成回路１１の各信号、電圧、電流の波形図であり、上から順に信号Ｓ１〜Ｓ７、コンデンサ２９の端子間電圧Ｖｐ、トランジスタＱ２１に流れる電流Ｉ３、コンデンサ１６に流れる電流Ｉｃ、コンデンサ１６の端子間電圧Ｖｏ（出力電圧Ｖｏ）を表している。ただし、各信号の変化タイミングには、後述するコンパレータの遅延時間ｔｄは加味されていない。
【００２９】
信号Ｓ１がＨレベルとなる時刻ｔ１から時刻ｔ６までの期間は信号上昇期間であり、理想的には出力電圧ＶｏがＶr2からＶr1まで上昇した後その電圧Ｖr1を維持する。一方、信号Ｓ１がＬレベルとなる時刻ｔ６から時刻ｔ１１までの期間は信号下降期間であり、理想的には出力電圧ＶｏがＶr1からＶr2まで下降した後その電圧Ｖr2を維持する。すなわち、基準電圧Ｖr1、Ｖr2は、それぞれ台形波信号の上底電圧、下底電圧となる。
【００３０】
スイッチ制御回路２５において、信号Ｓ１がＨレベルの時にはＡＮＤゲート３５、３６、３８、３９のうちＡＮＤゲート３５と３８のみが信号通過状態となり、信号Ｓ１がＬレベルの時にはＡＮＤゲート３６と３９のみが信号通過状態となる。従って、信号Ｓ１がＨレベルとなる信号上昇期間では、Ｓ６＝Ｓ２、Ｓ７＝Ｓ２＋Ｓ３の論理式が成立し、信号Ｓ１がＬレベルとなる信号下降期間では、Ｓ６＝Ｓ４、Ｓ７＝Ｓ４＋Ｓ５の論理式が成立する。
【００３１】
信号Ｓ１がＨレベルとなる信号上昇期間の動作と信号Ｓ１がＬレベルとなる信号下降期間の動作とは全く同様となる。そこで、以下においては信号上昇期間の動作について詳細に説明する。
時刻ｔ１において、出力電圧Ｖｏ（コンデンサ１６の端子間電圧）はＶr2となっている。信号Ｓ１がＨレベルになると、信号Ｓ６がＨレベルからＬレベルに変化し、スイッチ回路１５ａ、１５ｂがオンする。同時に、トランジスタＱ２８がオンするため、コンデンサ１６の放電経路であるトランジスタＱ２６、Ｑ２７はオフし、電流出力回路２６のトランジスタＱ１２と電流出力回路２７のトランジスタＱ２３が、それぞれコンデンサ１６に対し充電電流を出力する。
【００３２】
時刻ｔ１から出力電圧Ｖｏが基準電圧Ｖt1を超える時刻ｔ３までの期間は、電流出力回路２６と２７はともに一定の電流を出力し、出力電圧Ｖｏは一定の傾きで上昇する。時刻ｔ３において出力電圧ＶｏがＶt1を超えると、信号Ｓ３がＨレベルからＬレベルに変化し、電流出力回路２７の出力電流は一定の傾きで減少するので、出力電圧Ｖｏの上昇割合は徐々に減少する。そして、時刻ｔ４において出力電圧ＶｏがＶr1を超えると、信号Ｓ２がＬレベルからＨレベルに変化し、スイッチ回路１５ａ、１５ｂがオフする。これにより、電流出力回路２６と２７はともに電流出力を停止し、出力電圧Ｖｏはその時の電圧Ｖr1を維持する。
【００３３】
この一連の動作において、電流出力回路２６は、スイッチ回路１５ａがオンしている期間、定電流回路２８の出力電流Ｉ１をそのままトランジスタＱ１２を介して出力する。これに対し、電流出力回路２７は、定電流回路３０の出力電流Ｉ２によりコンデンサ２９を充放電し、このコンデンサ２９の端子間電圧Ｖｐに比例した電流Ｉ３をトランジスタＱ２３を介して出力する。電流出力回路２７をこのように構成すると、信号Ｓ７を用いてコンデンサ２９の充放電を切り換えることにより、出力電流を変化させることができる。
【００３４】
すなわち、時刻ｔ１から時刻ｔ３までの期間では、Ｖｏ＜Ｖt1＜Ｖr1であるため、信号Ｓ２はＬレベル、信号Ｓ３はＨレベルとなり、信号Ｓ７はＨレベルとなる。これにより、トランジスタＱ２０がオン、トランジスタＱ１８、Ｑ１９がオフとなり、定電流回路３０の出力電流Ｉ２は、トランジスタＱ１４、Ｑ１５を介してコンデンサ２９の充電電流となる。ただし、コンデンサ２９の端子間電圧Ｖｐは、ツェナーダイオード３１のツェナー電圧Ｖｚによりクランプされるので、トランジスタＱ２１、Ｑ２２、Ｑ２３には、このツェナー電圧Ｖｚに応じた一定の電流Ｉ３が流れる。
【００３５】
時刻ｔ３から時刻ｔ４までの期間では、Ｖt1＜Ｖｏ＜Ｖr1であるため、信号Ｓ２とＳ３はともにＬレベルとなり、信号Ｓ７はＬレベルとなる。これにより、トランジスタＱ２０がオフ、トランジスタＱ１８、Ｑ１９がオンとなり、コンデンサ２９からトランジスタＱ１９を介して電流Ｉ２に等しい放電電流が流れる。これにより、コンデンサ２９の端子間電圧Ｖｐは一定の傾きで減少し、それに伴ってトランジスタＱ２１、Ｑ２２、Ｑ２３に流れる電流Ｉ３ひいてはコンデンサ１６に流れる充電電流Ｉｃは一定の傾きで減少する。
【００３６】
続いて、本実施形態の特徴である基準電圧Ｖt1について、信号上昇期間における詳細波形を示す図５を参照しながら説明する。信号下降期間に用いられる基準電圧Ｖt2については、信号上昇期間に用いられる基準電圧Ｖt1と同様であるため説明を省略する。
コンパレータ１９、２０、２３、２４は、入力電圧の変化から比較結果の出力までに遅延が生じる。この遅延時間をｔｄ［ｓｅｃ］とすると、出力電圧Ｖｏの変化率（スルーレート）がＲ［Ｖ／ｓｅｃ］の場合、コンパレータ１９の出力信号Ｓ２がＬレベルからＨレベルに変化した時、既に出力電圧Ｖｏは目標とする電圧Ｖr1をＲ・ｔｄ［Ｖ］だけ超過している。そこで、Ｖr1よりも低い基準電圧Ｖt1を生成する基準電圧生成回路１８とコンパレータ２０を設け、出力電圧ＶｏがＶr1よりも低い電圧Ｖt1に達した時点からコンデンサ１６への充電電流Ｉｃを徐々に減少させている。充電電流Ｉｃが減少すると出力電圧Ｖｏのスルーレートが低下するので、上記遅延時間に起因する電圧超過を低減できる。
【００３７】
本実施形態の基準電圧Ｖt1は、信号Ｓ１がＬレベルからＨレベルに変化すると、ＶL1からＶr1（目標値）に向かって一定の傾きで上昇し、電圧ＶH1に達するとその電圧ＶH1を保持する。ここで、電圧ＶL1は、基準電圧Ｖr2とＶr1との中間電圧であり、電圧ＶH1は、目標とする電圧Ｖr1に対し所定の余裕電圧だけ低い電圧である。また、傾きは、出力電圧Ｖｏの最大のスルーレートよりも小さく設定されている。
【００３８】
具体的には、信号Ｓ１がＬレベルからＨレベルになると、図３においてスイッチ回路４７のａ−ｃ間がオンとなり、コンデンサ４６には、定電流回路４８の出力電流Ｉ４に等しい充電電流が流れる。その結果、基準電圧Ｖt1は上記一定の傾きで上昇し、やがて電圧ＶH1に達した時点でその電圧ＶH1を保持する。
【００３９】
出力電圧Ｖｏの比較基準としてこのような基準電圧Ｖt1を用いると、出力電圧Ｖｏのスルーレートが大きい場合（図５においてＭ１で示す）には、目標とする電圧Ｖr1から離れた電圧値（つまり低い電圧値）において出力電圧Ｖｏが基準電圧Ｖt1を超える（時刻ｔ1a）。その後、コンパレータ２０の遅延時間ｔｄが経過した時刻ｔ1bから出力電圧Ｖｏのスルーレートが徐々に低下する。その結果、出力電圧Ｖｏが電圧Ｖr1に達した時には出力電圧Ｖｏのスルーレートは大きく減少しており、上述したコンパレータ１９の遅延時間に起因する電圧超過を大幅に低減できる。
【００４０】
これに対し、出力電圧Ｖｏのスルーレートが小さい場合（図５においてＭ２で示す）には、目標とする電圧Ｖr1に近い電圧値（つまり高い電圧値）において出力電圧Ｖｏが基準電圧Ｖt1を超える（時刻ｔ1c）。その後、遅延時間ｔｄが経過した時刻ｔ1dから出力電圧Ｖｏのスルーレートが徐々に低下する。この場合には、上記Ｍ１で示す場合と比べてスルーレートの低減開始時点が遅れるが、元々スルーレートが小さいために、出力電圧Ｖｏが電圧Ｖr1に達した時には出力電圧Ｖｏのスルーレートは十分に減少している。従って、この場合にも、コンパレータ１９の遅延時間に起因する電圧超過を低減できる。
【００４１】
基準電圧Ｖt1は電圧ＶH1でクランプされているので、出力電圧Ｖｏのスルーレートがさらに小さくなっても（図５においてＭ３で示す）、出力電圧Ｖｏは、電圧ＶH1に達した時点（時刻ｔ1e）から遅延時間ｔｄが経過した時刻ｔ1fからスルーレートが低下し始める。電圧ＶH1（すなわち余裕電圧Ｖr1−ＶH1）は、出力電圧Ｖｏのスルーレートの最小値およびコンパレータの遅延時間ｔｄに基づいて定められる。
【００４２】
以上説明したように、本実施形態の台形波信号生成回路１１は、信号上昇動作について、目標値となる基準電圧Ｖr1と出力電圧Ｖｏとを比較するコンパレータ１９と、目標値よりも低い基準電圧Ｖt1と出力電圧Ｖｏとを比較するコンパレータ２０とを備え、出力電圧Ｖｏが基準電圧Ｖt1よりも高くなると出力電圧Ｖｏのスルーレートを低減させている。同様に、信号下降動作について、目標値となる基準電圧Ｖr2と出力電圧Ｖｏとを比較するコンパレータ２３と、目標値よりも高い基準電圧Ｖt2と出力電圧Ｖｏとを比較するコンパレータ２４とを備え、出力電圧Ｖｏが基準電圧Ｖt2よりも低下すると出力電圧Ｖｏのスルーレートを低減させている。これにより、コンパレータ１９、２３の遅延時間ｔｄに起因する電圧超過を低減できる。
【００４３】
さらに、信号上昇時において、基準電圧Ｖt1はＶL1からＶH1に向かって一定の傾きで上昇するので、出力電圧Ｖｏのスルーレートが大きく目標値となる電圧Ｖr1までの変化時間が短い場合には、その分だけ早い時点から充電電流Ｉｃが低減する。また、スルーレートが小さく目標値となる電圧Ｖr1までの変化時間が長い場合には、その分だけ遅い時点から充電電流Ｉｃが低減する。これにより、スルーレートの大小（例えばコンデンサ１６の容量ばらつき）にかかわらず、立ち上がり時間の長大化を防止しつつ、コンパレータ１９の遅延時間に起因する電圧超過を一層低減することができる。信号下降時も同様となる。
【００４４】
規格Safe-by-Wireでは、データフェーズとパワーフェーズにおいて電圧値が規定されている。本実施形態の台形波信号生成回路１１を用いることにより、当該規格に適合した高精度の台形波信号を生成することができる。また、台形波信号の立ち上がり終了時および立ち下がり終了時の波形変化が滑らかになるので、通信に起因するノイズの発生量も低減する。
【００４５】
基準電圧Ｖt1、Ｖt2は、それぞれ電圧ＶH1、ＶH2でクランプされており、電圧Ｖr1、Ｖr2との間に余裕電圧が確保されている。これにより、出力電圧Ｖｏのスルーレートが小さい場合であっても、目標電圧に達する前に充放電電流Ｉｃの低減制御が行われ、高精度の台形波信号を生成することができる。
【００４６】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
基準電圧Ｖt1、Ｖt2は、基準電圧Ｖr1、Ｖr2との電圧差が徐々に小さくなるように変化する特性を有していればよく、必ずしも一定の傾きで変化する必要はない。
余裕電圧Ｖr1−ＶH1、ＶL2−Ｖr2は、必要に応じてゼロにしてもよい。
台形波信号生成回路１１は、バイポーラトランジスタに替えてＦＥＴにより構成してもよい。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態を示す台形波信号生成回路の信号上昇動作に関する概略構成図
【図２】台形波信号生成回路の具体的な構成図
【図３】基準電圧生成回路の具体的な構成図
【図４】台形波信号生成回路の信号、電圧、電流の波形を示す図
【図５】信号上昇期間における出力電圧Ｖｏと基準電圧Ｖt1の詳細波形を示す図
【図６】従来技術を示す図１相当図
【図７】出力電圧Ｖｏとコンパレータの出力信号の波形を示す図
【符号の説明】
【００４８】
図面中、１１は台形波信号生成回路（信号生成回路）、１４は電流出力回路、１５、１５ａ、１５ｂはスイッチ回路、１６はコンデンサ、１７、２１は基準電圧生成回路（第１の基準電圧生成回路）、１８、２２基準電圧生成回路（第２の基準電圧生成回路）、１９、２３はコンパレータ（第１の比較回路）、２０、２４はコンパレータ（第２の比較回路）である。
【図１】
2006311074.tif 000003
【図２】
2006311074.tif 000004
【図３】
2006311074.tif 000005
【図４】
2006311074.tif 000006
【図５】
2006311074.tif 000007
【図６】
2006311074.tif 000008
【図７】
2006311074.tif 000009