(57)【要約】      （修正有）【課題】総板厚の薄い、しかも接続信頼性に優れた半導体装置及びその製造方法の提供。【解決手段】上面に複数の外部接続用電極４を有する半導体構成体２と、前記半導体構成体２を支える支持体と、前記半導体構成体２の側方に設けられた絶縁層８ｂ、８ｃとを有し、かつ前記半導体構成体２の外部接続用電極４上及び前記側方に設けられた絶縁層８ｂ、８ｃ上に導体層５が設けられている半導体装置；支持体に接着剤３を介して、上面に複数の外部接続用電極４を有する半導体構成体２を配置する工程と、前記半導体構成体２の側方に絶縁層８ｂ、８ｃを配置し積層する工程と、前記積層工程後、無電解・電解金属めっきを析出する工程と、前記めっき析出工程後、写真法にて配線回路１を形成する工程とを有する半導体装置の製造方法。【選択図】図１
2006269594.tif 000002
【特許請求の範囲】
【請求項１】
上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、かつ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられていることを特徴とする半導体装置。
【請求項２】
前記外部接続用電極上の導体層と前記側方に設けられた絶縁層上の導体層が接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記外部接続用電極上の導体層は、外部接続用電極よりも径が大きいことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記側方に設けられた絶縁層が、多層配線基板であることを特徴とする請求項１〜３の何れか１項記載の半導体装置。
【請求項５】
前記半導体構成体を支えている支持体が、配線回路であることを特徴とする請求項１〜４の何れか１項記載の半導体装置。
【請求項６】
前記配線回路が、放熱機能を有することを特徴とする請求項５記載の半導体装置。
【請求項７】
前記側方に設けられた絶縁層に、層間接続ビアが設けられていることを特徴とする請求項１〜６の何れか１項記載の半導体装置。
【請求項８】
前記層間接続ビアが、貫通めっきスルーホールであることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記外部接続用電極上に、少なくとも１層以上の絶縁層と再配線層が設けられていることを特徴とする請求項１〜８の何れか１項記載の半導体装置。
【請求項１０】
前記半導体構成体を支えている支持体の下層に、少なくとも１層以上の絶縁層と再配線層が設けられていることを特徴とする請求項１〜９の何れか１項記載の半導体装置。
【請求項１１】
前記外部接続用電極上の絶縁層及び／又は前記支持体の下層の絶縁層が、剛性の強いアラミドシート又はガラスクロスを含むプリプレグから成ることを特徴とする請求項９又は１０記載の半導体装置。
【請求項１２】
前記側方に設けられた絶縁層は、コア配線基板を中心に配置され、上下対称構造となっていることを特徴とする請求項１〜１０の何れか１項記載の半導体装置。
【請求項１３】
最上層及び／又は最下層の再配線層上に、ソルダーレジストが設けられていることを特徴とする請求項１〜１２の何れか１項記載の半導体装置。
【請求項１４】
支持体に接着剤を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し積層する工程と、前記積層工程後、無電解・電解金属めっきを析出する工程と、前記めっき析出工程後、写真法にて配線回路を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１５】
支持体に接着剤を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し積層する工程と、前記積層工程後、スパッタリングで金属皮膜を成膜する工程と、前記成膜工程後、電解金属めっきを析出する工程と、前記めっき析出工程後、写真法にて配線回路を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１６】
更に、半導体構成体の上層に、少なくとも１層以上の絶縁層と再配線層を形成する工程を有することを特徴とする請求項１４又は１５記載の半導体装置の製造方法。
【請求項１７】
更に、半導体構成体を支えている支持体の下層に、少なくとも１層以上の絶縁層と再配線層を形成する工程を有することを特徴とする請求項１４〜１６の何れか１項記載の半導体装置の製造方法。
【請求項１８】
更に、最上層及び／又は最下層の再配線層上に、ソルダーレジストを形成する工程を有することを特徴とする請求項１４〜１７の何れか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハーレベルＣＳＰ (wafer-level chip size package)を有機基板に内蔵した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子機器の軽薄短小化が進み、機器に搭載されるウエハーレベルＣＳＰ(wafer-level  chip  size  package）と呼ばれる半導体装置が使用されている。このウエハーレベルＣＳＰは、一般に複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜を設け、次いで、該パッシベーション膜の各接続パッドに対応する開口部を形成し、次いで、該開口部を介して各接続パッドに接続される再配線を形成し、次いで、各再配線の他の接続部に柱状の外部接続用電極を形成するとともに、絶縁樹脂で封止後、研磨にて外部接続用電極が露出するまで研磨し、次いで、露出した外部接続用電極にはんだを形成することによって製造されている（例えば、特許文献１参照）。
【０００３】
しかしながら、通常ウエハーレベルＣＳＰは、ベアチップの半導体装置の上面に外部接続用電極をマトリクス状に配列するため、外部接続用電極数の多い半導体装置では外部接続用電極サイズ及びピッチが極端に小さくなってしまう結果、マザーボードとの接続が困難になる問題があった。すなわち、外部接続用電極のピッチが小さくなればマザーボードとの位置合わせが困難であるばかりでなく接合強度が不足し、ボンディング時に電極間の短絡が発生する。また、シリコンからなる半導体装置とマザーボードでは線膨張係数の差に起因して発生する応力により外部接続用電極が断線してしまう問題が発生する。
【０００４】
さらに、シリコンからなる半導体装置のマトリクス状の配線を狭ピッチにすることは可能だが、マザーボードと精度よく接続する関係からこれ以上半導体装置を小さくできないという問題も発生していた。
【０００５】
そこで、シリコンからなる半導体装置を小さくして、マトリクス状の狭ピッチ配線を形成し、外部接続用電極を形成し、絶縁樹脂で封止し、個片化した半導体構成体を有機基板に埋め込み再配線することでマザーボードに精度よく実装できる配線ピッチが可能となる半導体装置が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００１−１６８１２８号公報
【特許文献２】特開２００４−２２１４１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体構成体の上層に複数層の絶縁層を重ね、再配線を繰り返すとどうしても総板厚が厚くなるため、特に、携帯電子機器などのモバイル製品に適用しようとしても、厚み制限で採用されないという問題が発生していた。
【０００７】
一方、シリコンからなる半導体装置と側方に形成される絶縁層の線膨張係数の差を緩和するためにはどうしても外部接続用電極の高さを５０μｍ以下にすることができず、しかも、シリコンを薄くするには時間がかかる上、ウエハーの反りやウエハーへのマイクロクラックが発生し易いため、ウエハーレベルＣＳＰを薄く加工することは困難なのが実状であった。
【０００８】
本発明は、上記の問題と実状に鑑みてなされたもので、総板厚の薄い、しかも接続信頼性に優れた半導体装置及びその製造法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明は、上面に複数の外部接続部を有する半導体構成体と、前記半導体構成体を支える支持体と、前記半導体構成体の側方に設けられた絶縁層とを有し、かつ前記半導体構成体の外部接続用電極上及び前記側方に設けられた絶縁層上に導体層が設けられている半導体装置により上記課題を解決したものである。
【００１０】
また、本発明は、支持体に接着剤を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し積層する工程と、前記積層工程後、無電解・電解金属めっきを析出する工程と、前記めっき析出工程後、写真法にて配線回路を形成する工程とを有する半導体装置の製造方法により上記課題を解決したものである。
【００１１】
また、本発明は、支持体に接着剤を介して、上面に複数の外部接続用電極を有する半導体構成体を配置する工程と、前記半導体構成体の側方に絶縁層を配置し積層する工程と、前記積層工程後、スパッタリングで金属皮膜を成膜する工程と、前記成膜工程後、電解金属めっきを形成する工程と、前記めっき析出工程後、写真法にて配線回路を形成する工程とを有する半導体装置の製造方法により上記課題を解決したものである。
【発明の効果】
【００１２】
本発明半導体装置は、半導体構成体の外部接続用電極上及び側方の絶縁層上に導体層が設けられているため、換言すれば従来配線回路を設けていない層に導体回路を設けているため、上層の配線層を１層以上減らすことができる結果、ウエハーレベルＣＳＰ内蔵基板の総板厚を薄くすることができる。
【００１３】
また、従来は支持体に離間して半導体構成体をおおよその位置に配置していたため、上層への再配線層を形成する際に外部接続用電極と再配線層との間にズレが生じることがあったが、本発明において、外部接続用電極上に外部接続用電極よりも大きな径で導体層を形成する態様で実施すれば、上層の再配線層とのズレを吸収することができ、接続信頼性が向上する。
【発明を実施するための最良の形態】
【００１４】
図１を用いて本発明の第１の半導体装置例について説明する。
【００１５】
図１において、支持体たる配線回路１の上面には、半導体構成体２が接着剤３を介して搭載されている。ここで、配線回路１は、放熱機能を有するものが好ましい。また当該半導体構成体２は、複数の外部接続用電極４を備えていると共に、該外部接続用電極４を覆うように導体層５が形成されている。ここで、導体層５は、配線回路や接続パッドなども含まれる。当該半導体構成体２の側方には、絶縁層として多層配線基板８が配置されている。この側方に配置される多層配線基板８は、例えばコア配線基板として両面ＢＶＨ（ブラインドバイアホール）を備えた両面配線基板８ａを用い、その上下に、上下対称構造となるように絶縁層８ｂ、８ｃを重ね、更に層間接続ビア７を形成して構成される。層間接続ビア７は、貫通めっきスルーホールでも表裏の導通が得られるものであれば構わない。当該側方の絶縁層８ｂ、８ｃとしては、例えば、絶縁樹脂シート化したボンディングシートや、ガラスクロスにエポキシ樹脂を含浸させたプリプレグ、液状樹脂などの材料から成るものが挙げられ、当該材料は適宜組み合わせて使用することもできる。
【００１６】
また、上記半導体構成体２の外部接続用電極４上と同様に、当該側方の多層配線基板８の表面にも導体層５が形成されており、当該半導体構成体２の外部接続用電極４上の導体層５は、外部接続用電極４よりやや大きい径で設けられている。
【００１７】
次に、図２を用いて、更に上層及び下層に絶縁層と再配線層を形成した本発明の第２の半導体装置例について説明する。
【００１８】
図２において、半導体構成体２と側方の多層配線基板８の上層には再配線を形成するための上層絶縁層９が配置されていると共に、半導体構成体２の配線回路１と側方の多層配線基板８下層には下層絶縁層１０が配置されている。当該上層及び下層絶縁層としては、ビルドアップ材を使用するのが好ましい。ビルドアップ材としては、例えばエポキシ樹脂やＢＴ樹脂の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものなどが挙げられる。この場合、繊維としては、ガラス繊維、アラミド繊維が、また、フィラーとしては、シリカ、セラミックス系などのフィラーが好適に使用される。
また、支持体として薄い金属箔を用いた場合、半導体構成体２と側方の絶縁層の固定をより強固にするために、上層あるいは下層の絶縁層９、１０に、今まで以上に剛性を強化したシート状の絶縁層を用いるのが好ましい。斯かるシート状絶縁層としては、例えば、アラミドフィルムの上下に熱硬化性樹脂を塗布したものや、ガラスクロスに熱硬化性樹脂を含浸させたプリプレグシートなどが好適に使用される。上層及び下層絶縁層のみを積層しても良いが、樹脂付き銅箔や絶縁層に銅箔を重ねて積層しても構わない。
【００１９】
前記上層及び下層絶縁層９、１０上には、第１の上層再配線層１１と第１の下層の再配線層１２が設けられ、上層の第１の再配線層１１上にソルダーレジスト１３からなる保護層が、また、下層の第１の再配線層１２上にソルダーレジスト１４からなる保護層がそれぞれ設けられている。ソルダーレジスト１３の開口部には、はんだボールからなる突起物１５が形成され、マトリクス状に配置されている。
【００２０】
次に、図３〜図６を用いて、本発明半導体装置の第１の製造方法例について説明する。
【００２１】
図３（ａ）：まず、支持体３１に、複数の外部接続用電極３４を有する半導体構成体３２を接着剤３３を介して複数搭載する。ここに支持体３１としては、キャリア付き銅箔やステンレスなどの金属板や絶縁基材、あるいは絶縁基材に回路形成が施された配線基板などが用いられる。半導体構成体３２はそのシリコン部分に接着剤３３を塗布した後、これを支持体３１と接合する。
図３（ｂ）：次いで、支持体３１に、半導体構成体３２に対応する部分に開口部を設けた多層配線基板３５を配置する。
図３（ｃ）：次いで、加熱加圧にて積層する。多層配線基板３５は、例えば両面銅張積層板に銅めっきを充填する方法でＢＶＨ（ブラインドバイアホール）を形成した両面配線基板３５ａに、ガラス繊維にエポキシ樹脂を含浸させたプリプレグ（絶縁層）３５ｂ、３５ｃを上下に重ね、さらにその上面に銅箔を重ね積層して製造される。また、多層配線基板３５の構成としては、銅張積層板を加工した両面配線基板などとプリプレグシートなどの組み合わせが好適に使用される。
【００２２】
図４（ｄ）：次いで、多層配線基板３５の絶縁層３５ｂ、３５ｃに非貫通穴３６をレーザ加工にて形成し、ウエットあるいはドライデスミア処理する。
図４（ｅ）：次いで、半導体構成体３２上を含む上下の略全面に無電解・電解金属めっき３７を施す。ここで金属めっきは、一般に安価で回路形成が施し易い銅などが好適に使用される。
図４（ｆ）：次いで、写真法にて導体層（配線回路や接続パットを含む）３８を施す。
【００２３】
図５（ｇ）：次いで、半導体構成体３２及び側方の多層配線基板３５の上方及び下方に上方絶縁層３９と下方絶縁層４０を配置し、加熱加圧にて積層する。ここに、上層及び下層絶縁層としては、一般にビルドアップ材といわれるエポキシ樹脂やＢＴ樹脂等の熱硬化性樹脂にガラス繊維やフィラー等の補強材を含有させたものが好適に使用される。また、支持体に薄い金属箔を用いた場合、半導体構成体と側方の絶縁層の固定をより強固にするために、上層あるいは下層の絶縁層に、今まで以上に剛性を強化したシート状の絶縁層を用いるのが好ましい。斯かるシート状絶縁層としては、例えば、アラミドフィルムの上下に熱硬化性樹脂を塗布したものや、ガラスクロスに熱硬化性樹脂を含浸させたプリプレグシートなどが好適に使用される。上層及び下層絶縁層のみを積層しても良いが、樹脂付き銅箔や絶縁層に銅箔を重ねて積層しても構わない。
【００２４】
図５（ｈ）：次いで、上層及び下層絶縁層に非貫通穴３６をレーザ加工で形成し、デスミア処理する。
図５（ｉ）：次いで、上下両面に無電解・電解金属めっき処理３７を施す。
図６（ｊ）：次いで、写真法にて上層第１再配線層４１及び下層第１再配線層４２を形成する。
図６（ｋ）：次いで、最外層の上層再配線層に上層ソルダーレジスト４３からなる保護層と、最外層の下層再配線層に下層ソルダーレジスト４４からなる保護層を形成する。
図６（ｌ）：次いで、ダイシング加工にて個片化して半導体装置４５を得る。
【００２５】
次に、図７〜図９を用いて、本発明半導体装置の第２の製造方法例について説明する。
図７（ａ）：まず、支持体７１に、複数の外部接続用電極７４を有する半導体構成体７２を接着剤７３を介して複数搭載する。ここに支持体７１としては、キャリア付き銅箔やステンレスなどの金属板や絶縁基材、あるいは絶縁基材に回路形成が施された配線基板などが用いられる。半導体構成体７２はそのシリコン部分に接着剤７３を塗布した後、これを支持体７１と接合する。
図７（ｂ）：次いで、支持体７１に、半導体構成体７２に対応する部分に開口部を設けた多層配線基板７５を配置する。
図７（ｃ）：次いで、加熱加圧にて積層する。多層配線基板７５は、例えば、両面銅張積層板に銅めっきを充填する方法でＢＶＨ（ブラインドバイアホール）を形成した両面配線基板７５ａに、ガラスクロスにエポキシ樹脂を含浸させたプリプレグ（絶縁層）７５ｂ、７５ｃを上下に重ねて積層して製造される。また、多層配線基板の構成としては、例えば、ガラス繊維にエポキシ樹脂を含浸させたプリプレグシートや銅張積層板を加工した両面配線基板などとプリプレグシートなどの組み合わせが好適に使用される。
【００２６】
図８（ｄ）：次いで、多層配線基板７５の絶縁層７５ｂ、７５ｃに非貫通穴７６を形成する。
図８（ｅ）：次いで、半導体構成体７２と側方の多層配線基板７５の上下両面にスパッタリングで金属皮膜７７を全面に成膜させる。因に、半導体構成体７２と側方の多層配線基板７５の異なる樹脂表面に金属めっき膜を成膜するには、スパッタリング７７による成膜方法が樹脂の内部までめっき膜が食い込むため密着性がより安定しているので好ましい。
ここでスパッタリング７７の条件としては、例えば、ＤＣスパッタリング装置を用い、ターゲットには銅を用いて行い、チャンバー内に半導体装置をセットし、１０-2Ｐａ以下になるまで真空引きし、アルゴンガスなどをガス圧０．０５〜１０Ｐａの流量でチャンバー内に導入し、放電電圧２００〜５００Ｖで１〜１０分間スパッタリングを行うことで、銅皮膜１００〜５００００Åを成膜することができる。
図８（ｆ）：次いで、当該金属皮膜７７の表面に電解金属めっき７８を施す。
図９（ｇ）：次いで、導体層（配線回路及び接続パッドを含む）７９を写真法にて形成する。
【００２７】
図９（ｈ）：次いで、最外層に、上層ソルダーレジスト８０と下層ソルダーレジスト８１からなる保護層を形成する。
図９（ｉ）：次いで、ダイシング加工にて個片化して半導体装置８２を得る。
【００２８】
尚、図９（ｇ）の工程後、半導体構成体７２と側方の多層配線基板７５上に、絶縁層と再配線層を必要に応じて更に形成することもできる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の半導体装置例を示す概略断面説明図。
【図２】本発明の第２の半導体装置例を示す概略断面説明図。
【図３】本発明半導体装置の第１の製造方法例を示す概略断面工程説明図。
【図４】図３に続く概略断面工程説明図。
【図５】図４に続く概略断面工程説明図。
【図６】図５に続く概略断面工程説明図。
【図７】本発明半導体装置の第２の製造方法例を示す概略断面工程説明図。
【図８】図７に続く概略断面工程説明図。
【図９】図８に続く概略断面工程説明図。
【符号の説明】
【００３０】
１：配線回路
２、３２、７２：半導体構成体
３、３３、７３：接着剤
４、３４、７４：外部接続用電極
５、３８、７９：導体層（配線回路や接続パッドを含む）
７：層間接続ビア
８、３５、７５：多層配線基板
８ａ、３５ａ、７５ａ：両面配線基板
８ｂ、８ｃ、３５ｂ、３５ｃ、７５ｂ、７５ｃ：絶縁層
９、３９：上層絶縁層
１０、４０：下層絶縁層
１１、４１：上層第１再配線層
１２、４２：下層第１再配線層
１３、４３、８０：上層ソルダーレジスト
１４、４４、８１：下層ソルダーレジスト
１５：はんだからなる突起物
３１、７１：支持体
３６、７６：非貫通穴
３７：無電解・電解金属めっき
４５、８２：半導体装置
７７：金属皮膜
７８：電解金属めっき
【図１】
2006269594.tif 000003
【図２】
2006269594.tif 000004
【図３】
2006269594.tif 000005
【図４】
2006269594.tif 000006
【図５】
2006269594.tif 000007
【図６】
2006269594.tif 000008
【図７】
2006269594.tif 000009
【図８】
2006269594.tif 000010
【図９】
2006269594.tif 000011