(57)【要約】【課題】  その場所固有のフリッカ抑制効果を容易に模擬演算することが可能なフリッカ抑制効果シミュレーション装置を提供する。【解決手段】  電力系統の電圧信号を入力する手段と、電力系統から母線を介してフリッカ源に流入する補償対象電流信号を入力する手段と、電力系統の電圧信号と同位相で歪みのない正弦波を生成する手段６１と、補償対象電流信号から演算によりフリッカ源が発するフリッカ電圧模擬出力及びフリッカ補償装置の出力を求める手段６２、６３と、前記正弦波と前記フリッカ電圧模擬出力から現状の改善前系統電圧を模擬する手段６４Ａと、補償対象電流が流入する母線にフリッカ補償装置を設置したときの改善後系統電圧を模擬する手段６４Ｂと、改善前及び改善後の夫々のフリッカ値を演算する手段と、夫々のフリッカ値からフリッカ補償装置により改善された改善率を演算する手段と、夫々のフリッカ値及び改善率を出力する手段とで構成する。【選択図】  図１
2006352943.tif 000002
【特許請求の範囲】
【請求項１】
電力系統の電圧信号を入力する手段と、
前記電力系統から所定の母線を介して、補償対象となるフリッカ源に流入する１つ以上の補償対象電流信号を入力する手段と、
前記電力系統の電圧信号と同位相で歪みのない理想的な正弦波を生成する手段と、
入力された前記補償対象電流信号から演算により前記フリッカ源が発するフリッカ電圧模擬出力を求める手段と、
入力された前記補償対象電流信号から演算によりフリッカ補償装置の出力を求める補償量演算手段と、
前記理想的な正弦波と前記フリッカ電圧模擬出力から現状の改善前系統電圧を模擬する手段と、
前記補償対象電流が流出する前記母線に前記フリッカ補償装置を設置したときの改善後系統電圧を模擬する手段と、
前記改善前系統電圧及び改善後系統電圧の夫々のフリッカ値を演算する手段と、
前記夫々のフリッカ値から前記フリッカ補償装置により改善された改善率を演算する手段と、
前記夫々のフリッカ値及び改善率を出力する手段と
を具備したことを特徴とするフリッカ抑制効果シミュレーション装置。
【請求項２】
前記電圧信号及び前記補償対象電流信号を所定の時間記録し、またこれらを任意に読み出すことが可能な入力信号メモリー手段
を具備したことを特徴とする請求項１に記載のフリッカ抑制効果シミュレーション装置。
【請求項３】
入力された前記補償対象電流信号から演算により前記フリッカ発生源が発生するフリッカの因子を分析するフリッカ因子分解手段
を具備したことを特徴とする請求項１に記載のフリッカ抑制効果シミュレーション装置。
【請求項４】
前記補償量演算手段の出力に、前記フリッカ補償装置の実際の主回路動作によって生ずる高調波成分を加算補正する主回路動作模擬手段を具備したことを特徴とする請求項１に記載のフリッカ抑制効果シミュレーション装置。
【請求項５】
前記補償量演算手段の出力に、
前記フリッカ補償装置の他励変換器の実際の主回路動作によって生ずる高調波成分と、
前記フリッカ補償装置と並列に高調波フィルタを設置したとき発生する高調波成分と
を加算補正する他励主回路動作模擬手段を具備したことを特徴とする請求項１に記載のフリッカ抑制効果シミュレーション装置。
【請求項６】
前記夫々のフリッカ値及び前記改善率を所定の時間記録し、またこれらを任意に読み出すことが可能な出力信号メモリー手段を具備したことを特徴とする請求項１に記載のフリッカ抑制効果シミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリッカ発生源が接続されている電力系統において、フリッカを抑制する装置の効果を事前に検討するためのフリッカ抑制効果シミュレーション装置に関する。
【背景技術】
【０００２】
くず鉄などを電気エネルギーにて溶かし再生するときに利用される電気アーク炉や風力発電機などは、大きさおよび時間的に不規則な電力変動を発生させ、フリッカ発生源となる。このような装置が接続されている電力系統においては、不規則な電力変動により電圧フリッカが発生する。このフリッカは、蛍光灯などの照明のちらつきを引き起こす。
【０００３】
このような電圧フリッカに対しては、無効電力補償装置（以降、ＳＶＣと呼ぶ。）を導入し、フリッカ源が発生する無効電力変動とほぼ大きさが同じで逆位相の無効電力を供給することにより、発生した変動を打ち消し系統電圧の安定化を図ることが一般的である。
【０００４】
近年この様なＳＶＣの補償容量を効果的に使用し、経済的にフリッカ抑制を行う技術が提案されている（例えば特許文献１参照。）。
【特許文献１】特開２００５−８０３６８号公報（全体）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１で提案された技術は、無効電力の急変動分をＳＶＣで補償したときの装置の余分容量を演算し、この余分容量を用いてベース分の補償を行うものであり、高価な設備であるＳＶＣを効果的に運転しようとするものである。
【０００６】
一方、ＳＶＣの設置計画段階において、ＳＶＣの容量を効果的な容量に限定すること、またＳＶＣの設置効果を事前に明確にすることもまた重要な課題である。
【０００７】
フリッカの様相は設置場所固有なものである。フリッカ発生源の様相、たとえば風力発電機では、その土地の風の特徴の違い、アーク炉設備であれば炉の種類による違いなどさまざまである。また設置される電力系統の様相、たとえば系統インピーダンスの違い、フィルタなどの設置機器の違い、併設されるＳＶＣの有無などにより、大きく異なる。よって、一般的なＳＶＣの設置効果は計算できるとしても、その場所固有のフリッカ抑制の改善効果の算定は極めて難しい。特に、電力会社の電力系統に設置する場合においては、設置場所が基幹となる変電所の場合が多く、また補償対象となる負荷が単なるアーク炉設備だけではなく、１つもしくは複数の工場全体になる場合が多い。更に工場の中にはすでにＳＶＣが設置されていることもあり、非常に複雑な形態となる。このような場所において、新たに設置するＳＶＣの効果を計算で求めることは極めて困難である。
【０００８】
本発明は、上記の問題点に鑑みて為されたもので、ＳＶＣを導入するに当たり、その場所固有のフリッカ抑制効果について、容易にシミュレーションすることが可能なフリッカ抑制効果シミュレーション装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明のフリッカ抑制効果シミュレーション装置は、電力系統の電圧信号を入力する手段と、前記電力系統から所定の母線を介して、補償対象となるフリッカ源に流入する１つ以上の補償対象電流信号を入力する手段と、前記電力系統の電圧信号と同位相で歪みのない理想的な正弦波を生成する手段と、入力された前記補償対象電流信号から演算により前記フリッカ源が発するフリッカ電圧模擬出力を求める手段と、入力された前記補償対象電流信号から演算によりフリッカ補償装置の出力を求める補償量演算手段と、前記理想的な正弦波と前記フリッカ電圧模擬出力から現状の改善前系統電圧を模擬する手段と、前記補償対象電流が流出する前記母線に前記フリッカ補償装置を設置したときの改善後系統電圧を模擬する手段と、前記改善前系統電圧及び改善後系統電圧の夫々のフリッカ値を演算する手段と、前記夫々のフリッカ値から前記フリッカ補償装置により改善された改善率を演算する手段と、前記夫々のフリッカ値及び改善率を出力する手段とを具備したことを特徴としている。
【発明の効果】
【００１０】
本発明によれば、ＳＶＣを導入するに当たり、その場所固有のフリッカ抑制効果について、容易にシミュレーションすることが可能なフリッカ抑制効果シミュレーション装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１に係るフリッカ抑制効果シミュレーション装置のブロック構成図である。
【００１３】
電力系統１から連系変圧器２を介し、連系変圧器２の２次側の共通母線から、アーク炉設備等のフリッカ発生源３Ａ及び３Ｂに電力が供給されている。フリッカ発生源３Ａ及び３Ｂの入力電流は、夫々電流検出器４Ａ、４Ｂによりその瞬時値が検出され、フリッカ抑制効果シミュレーション装置６に与えられる。また、電力系統１の系統電圧は、電圧検出器５によってその瞬時値が検出され、フリッカ抑制効果シミュレーション装置６に与えられる。図１においては、フリッカ発生源３Ａ及び３Ｂは２台あるものとしているが、３台以上であっても良く、また１台であっても良い。１台の場合は連系変圧器２の２次側が共通母線となっていない場合もあるが、ここではフリッカ発生源に電流が流出するポイントを「母線」と定義する。
【００１４】
以下にフリッカ抑制効果シミュレーション装置６の内部構成について説明する。
【００１５】
電圧検出器５によって検出された系統電圧は、ＰＬＬ回路６１に与えられる。ＰＬＬとは周知の「Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ」の略であり、このＰＬＬ回路６１で系統電圧と同位相で且つ歪みのない理想的な正弦波形を生成する。
【００１６】
電流検出器４Ａ、４Ｂによって検出された入力電流は、夫々補償対象電流１、２として発生フリッカ模擬演算回路６２に与えられ、補償対象であるフリッカ発生源３Ａ及び３Ｂが電圧系統に発するフリッカ変動を模擬演算する。この発生フリッカ模擬演算回路６２とＰＬＬ回路６１の出力を改善前系統電圧模擬回路６４Ａに与え、この改善前系統電圧模擬回路６４Ａで得られた改善前系統電圧模擬波形を、フリッカメータ機能を有するＦＭ演算回路６５Ａに与え、改善前のフリッカ値を求める。
【００１７】
一方、電流検出器４Ａ、４Ｂによって検出された入力電流と、ＰＬＬ回路６１の出力をＳＶＣ補償量演算回路６３に与え、ここで演算されたＳＶＣ補償量と改善前系統電圧模擬回路６４Ａの出力から改善後系統電圧模擬回路６４Ｂにより改善後系統電圧模擬波形を得、
この改善後系統電圧模擬波形を、フリッカメータ機能を有するＦＭ演算回路６５Ｂに与えて改善後のフリッカ値を求める。また、ＦＭ演算回路６５ＡとＦＭ演算回路６５Ｂの出力を改善率演算回路６６に与え、ＳＶＣの導入によってフリッカが改善された程度を求める。
【００１８】
図１において、ＰＬＬ回路６１は、系統電圧を入力してそれを基準として系統電圧と同位相である正弦波を出力する。つまりこの正弦波は理想的な系統電圧と言える。また、発生フリッカ模擬回路６２に補償対象電流１、２を入力し、その電流変動からシミュレーションを行うべき電力系統上の場所における補償対象であるフリッカ発生源３Ａ、３Ｂに起因したフリッカ変動を演算する。尚、上述したようにここでは補償対象電流を２つとしたが、これは１つでも良くまた更に多くても良い。
【００１９】
改善前系統電圧模擬回路６４Ａは上記の理想的な系統電圧とフリッカ変動を合成し、シミュレーションを行うべき電力系統上の母線における系統電圧波形を模擬することが可能となる。
【００２０】
一方、補償対象電流１、２と理想的な系統電圧から、導入しようとするＳＶＣが所定の容量、方式、制御パラメータ等の条件で運転されたときの補償量をＳＶＣ補償量演算回路６３で演算する。具体的には、ＳＶＣが出力する電流を演算する。この演算結果と改善前系統電圧模擬回路６４Ａが出力した系統電圧波形を合成することにより、導入しようとするＳＶＣが、補償対象としているフリッカ発生源の補償を行ったときの改善後系統電圧波形が模擬できる。この改善前後の系統電圧波形のフリッカ値はフリッカメータと同等の演算機能を有するＦＭ演算回路６５Ａ、６５Ｂによって演算される。この時のフリッカ値としては、国内では１０Ｈｚ基準に換算したΔＶ１０を使用することが多く、海外ではＩＥＣ基準のＰｓｔなどの指標を使用するのが一般的である。
【００２１】
本発明のフリッカ抑制効果シミュレーション装置によれば、ＳＶＣを導入しようとする電力系統において、その実系統電圧と補償対象に流れる実電流を取り込むだけで、所定の母線にＳＶＣを接続した場合のフリッカ値および改善率を容易にシミュレーションでき、導入すべきＳＶＣの仕様を決定することができる。このシミュレーションは、実際に設置される系統における電圧、電流を取り込んでシミュレーションしているので、その設置環境固有の条件を反映しており、一般的な計算で算出した値に比較して精度の高い結果を得ることができる。
【実施例２】
【００２２】
図２は本発明の実施例２に係るフリッカ抑制効果シミュレーション装置のブロック構成図である。図２においては、フリッカ抑制効果シミュレーション装置６のみを図示し、電力系統に係る周辺部分の図示は省略いる。尚、これは以下の他の実施例についても同様である。
【００２３】
この実施例２の各部について、図１の実施例１に係るフリッカ抑制効果シミュレーション装置６のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、系統電圧、補償対象電流１及び補償対象電流２の入力信号を一定の期間記憶する入力信号メモリー部６７を設けた点である。
【００２４】
入力信号メモリー部６７には、シミュレーションに必要な時間分の系統電圧および補償対象電流のデータが記憶される。例えば数時間に及ぶ長時間の記録が必要であれば、入力信号メモリー部６７の記憶媒体としてハードディスクなどを適用し、記録期間が数分間という短時間で良ければ半導体メモリーなどを適用する。そして入力信号メモリー部６７は、このように入力した信号をデータとして記録し、この記録された入力信号波形を必要な時期に再度読み出すことが可能な機能を有する。
【００２５】
本発明によれば、入力した信号を記録し、任意に繰り返し再生することができるため、類似のシミュレーションを何度も繰り返すことが可能となる。例えば、制御パラメータの変更等により導入すべきＳＶＣの特性を調整し、より高い改善効果を目指す場合、同じ入力信号で類似のシミュレーションを繰り返す必要があるので、本発明は特に有効である。
【実施例３】
【００２６】
図３は本発明の実施例３に係るフリッカ抑制効果シミュレーション装置のブロック構成図である。
【００２７】
この実施例３の各部について、図１の実施例１に係るフリッカ抑制効果シミュレーション装置６のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例３が実施例１と異なる点は、補償対象電流１及び補償対象電流２を入力とする因子分解演算回路６８を設け、その出力を因子分解演算結果として出力するようにした点である。
【００２８】
系統電圧および補償対象電流からフリッカ発生源（補償対象装置）が発するフリッカ因子を分析することができる。フリッカ因子とは、フリッカに影響を与える電圧変動の要因であり、主に有効分、正相無効分、逆相無効分及び歪波分の４つの因子に分類される。これらの因子に分解する具体的手法は、例えば、「赤木泰文他、“瞬時無効電力の一般化理論とその応用”、昭和６０年電気学会論文誌Ｂ、ｐ．４８３−４９０、１９８３」に記載されている。
【００２９】
本発明によれば、フリッカ発生源固有の因子分析が可能になる。フリッカの因子分析はより効果的に、また経済的にフリッカを抑制させるためのＳＶＣの仕様、特性を決定するときに有用である。例えば、因子分析の結果、歪波分の因子成分が少ないときは、ＳＶＣとしてより経済的な他励型ＳＶＣを適用するなどの決定が可能となる。
【実施例４】
【００３０】
図４は本発明の実施例４に係るフリッカ抑制効果シミュレーション装置のブロック構成図である。
【００３１】
この実施例４の各部について、図１の実施例１に係るフリッカ抑制効果シミュレーション装置６のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例４が実施例１と異なる点は、ＳＶＣ補償量演算回路６３の出力を入力とする主回路動作模擬回路６９を設け、この主回路動作模擬回路６９の出力を改善後系統電圧模擬回路６４Ｂに与えるように構成した点である。
【００３２】
ＳＶＣ補償量演算回路６３は、補償対象電流からＳＶＣの補償電流を演算する。しかしながら、その演算結果は理想的な補償電流となっている。即ち、ＳＶＣのインバータ部の実際のオンオフ制御の影響が反映されていない。実際のＳＶＣの動作は、使用するインバータが自励式インバータであれば、前述の補償電流を運転指令値としてＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御を行うが、このとき、インバータの動作は搬送波周波数（キャリア周波数）により刻まれることになる。そのためＳＶＣが出力する電流は、キャリア周波数成分を多く含む波形となり、理想的な電流波形とは異なる。
【００３３】
主回路動作模擬回路６９は、前述のＰＷＭ制御の動作を詳細に模擬するものであり、ＳＶＣ補償量演算６３からの入力信号に対して、主回路動作の影響を反映させたキャリア周波数成分を多く含むＳＶＣ出力量を演算する。
【００３４】
本発明によれば、主回路動作模擬回路６９によってＳＶＣが出力する補償量を詳細に模擬できるため、特に高周波成分に対してより精度の高いシミュレーションが可能になる。
【実施例５】
【００３５】
図５は本発明の実施例５に係るフリッカ抑制効果シミュレーション装置のブロック構成図である。
【００３６】
この実施例５の各部について、図４の実施例４に係るフリッカ抑制効果シミュレーション装置のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例５が実施例４と異なる点は、主回路動作模擬回路６９に代え、ＳＶＣ補償演算回路６３の出力とＰＬＬ回路６１の出力を入力とする他励主回路動作模擬回路７０を設けた点である。
【００３７】
前述したように、ＳＶＣ補償量演算回路６３は、補償対象電流からＳＶＣの補償電流を演算するが、その演算結果は実際のインバータによるオンオフ制御の影響が反映されていない理想的なものとなっている。特にＳＶＣに他励式変換器が使用されている場合は、その動作が電源電圧に依存しているため、半周期に一度のスイッチングとなり、上記の補償電流の指令値とは大きく異なる電流が流れる。また他励式の場合は自励式変換器と比較して、大容量の高調波除去のためのフィルタ設備が併設されるため、その影響も無視できない。他励主回路動作模擬回路７０は、前述の他励式ＳＶＣの主回路動作を模擬するものであり、ＳＶＣ補償量演算回路６３の入力信号に対して、ＰＬＬ回路６１の出力電圧位相に同期した他励式スイッチング動作と、併設されるフィルタの動作の影響を反映させたＳＶＣ出力量を演算する。
【００３８】
本発明によれば、他励主回路動作模擬回路７０によって他励式ＳＶＣが出力する補償量を実態に即して模擬できるため、より精度の高いシミュレーションが可能になる。
【実施例６】
【００３９】
図６は本発明の実施例６に係るフリッカ抑制効果シミュレーション装置のブロック構成図である。
【００４０】
この実施例６の各部について、図１の実施例１に係るフリッカ抑制効果シミュレーション装置６のブロック構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例６が実施例１と異なる点は、改善前フリッカ値、改善率及び改善後フリッカ値を所定の期間記憶する出力信号メモリー部７１を設けた点である。
【００４１】
出力信号メモリー部７１は、シミュレーション結果を任意のタイミングで所定の時間分記録することができ、その読み出しも任意に行うことが可能である。また記録するデータは、改善前フリッカ値、改善後フリッカ値及び改善率だけではなく、実施例３で示したような因子分析した結果を追加することも可能である。出力信号メモリー部７１の記憶媒体としては、実施例２の場合と同様にハードディスクや半導体メモリーが適用される。
【００４２】
本発明によれば、シミュレーションの結果を保存することが容易に可能となる。そのため、シミュレーションの実行中は自動で記録させ、最終結果のみを後で受け取ることが可能となり、シミュレーションの省力化を図ることができる。さらに実施例２で示した入力信号のメモリー機能と併用することにより、ＳＶＣの特性調整などのための類似シミュレーションを複数回繰り返して行うとき、パラメータの変更等によってＳＶＣの特性を自動的に都度変えるようにすれば、完全自動でシミュレーションを行うことが可能になる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例１に係るフリッカ抑制効果シミュレーション装置のブロック構成図。
【図２】本発明の実施例２に係るフリッカ抑制効果シミュレーション装置のブロック構成図。
【図３】本発明の実施例３に係るフリッカ抑制効果シミュレーション装置のブロック構成図。
【図４】本発明の実施例４に係るフリッカ抑制効果シミュレーション装置のブロック構成図。
【図５】本発明の実施例５に係るフリッカ抑制効果シミュレーション装置のブロック構成図。
【図６】本発明の実施例６に係るフリッカ抑制効果シミュレーション装置のブロック構成図。
【符号の説明】
【００４４】
１  電力系統
２  連系変圧器
３Ａ、３Ｂ  フリッカ発生源
４Ａ、４Ｂ  電流検出器
５  電圧検出器
６  フリッカ抑制効果シミュレーション装置
６１  ＰＬＬ回路
６２  発生フリッカ模擬回路
６３  ＳＶＣ補償量演算回路
６４Ａ  改善前系統電圧模擬回路
６４Ｂ  改善後系統電圧模擬回路
６５Ａ、６５Ｂ  ＦＭ演算回路
６６  改善率演算回路
６７  入力信号メモリー部
６８  因子分解演算回路
６９  主回路動作模擬回路
７０  他励主回路動作模擬回路
７１  出力信号メモリー部
【図１】
2006352943.tif 000003
【図２】
2006352943.tif 000004
【図３】
2006352943.tif 000005
【図４】
2006352943.tif 000006
【図５】
2006352943.tif 000007
【図６】
2006352943.tif 000008