(57)【要約】【課題】信号電荷の転送経路に沿った電位分布を制御することによって、信号電荷の転送効率を向上させると共に、転送トランジスタにおけるドレイン領域のドレイン容量、特に、オーバーラップ容量を低減させることによって、ドレイン領域の感度を向上させる。【解決手段】素子形成部１を有する半導体基板と、素子形成部１の内部に形成された信号電荷蓄積部２、表面シールド層６、ドレイン領域１０５及び表面シールド層６と、絶縁膜３と、絶縁膜３上に設けられ、信号電荷蓄積部２に蓄積された信号電荷群の転送を制御するゲート電極４とを含む固体撮像装置において、表面シールド層６とドレイン領域１０５との間に形成された浅い読み出し制御層１０１と、ドレイン領域１０５と浅い読み出し制御層１０１との下に隣接させて形成された深い読み出し制御層１０２とを更に含み、ドレイン領域１０５の全領域がゲート電極４によって覆われていない構成とする。【選択図】  図１
2006286848.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型である素子形成部を有する半導体基板と、
前記素子形成部の内部に形成され、前記第１導電型と異なる第２導電型であり、外光の入射により第１の信号電荷群を生成し、前記第１の信号電荷群を蓄積する第１の信号電荷蓄積部と、
前記素子形成部の内部において前記第１の信号電荷蓄積部の上方に形成され、前記第１導電型である第１の表面シールド層と、
前記素子形成部の内部において前記第１の信号電荷蓄積部及び前記第１の表面シールド層の双方と離隔させて形成され、前記第２導電型であるドレイン領域と、
前記第１の表面シールド層と前記ドレイン領域との間の領域の前記半導体基板上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記第１の信号電荷群の転送を制御する第１のゲート電極とを含む固体撮像装置であって、
前記素子形成部の内部において前記第１の表面シールド層と前記ドレイン領域との間に形成され、前記第１導電型である第１の浅い読み出し制御層と、前記素子形成部の内部において前記ドレイン領域と前記第１の浅い読み出し制御層との下に隣接させて形成され、前記第１導電型である深い読み出し制御層とを更に含み、
前記ドレイン領域の全領域が、前記第１のゲート電極によって覆われていないことを特徴とする固体撮像装置。
【請求項２】
前記素子形成部の内部において前記第１の浅い読み出し制御層と前記ドレイン領域の間に形成され、前記第１導電型であるパンチスルーストッパ部を更に含み、
前記第１の浅い読み出し制御層と前記ドレイン領域が、前記パンチスルーストッパ部を介して接続されている請求項１に記載の固体撮像装置。
【請求項３】
前記素子形成部の内部において前記第１の信号電荷蓄積部、前記第１の表面シールド層、前記ドレイン領域、第１の浅い読み出し制御層及び深い読み出し制御層のすべてと離隔させて形成され、前記第２導電型であり、外光の入射により第２の信号電荷群を生成し、前記第２の信号電荷群を蓄積する第２の信号電荷蓄積部と、
前記素子形成部の内部において前記第２の信号電荷蓄積部の上方に形成され、前記第１導電型である第２の表面シールド層と、
前記素子形成部の内部において前記第２の表面シールド層と前記ドレイン領域との間に形成され、前記第１導電型である第２の浅い読み出し制御層と、
前記第２の表面シールド層と前記ドレイン領域との間の領域の前記半導体基板上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記第２の信号電荷群の転送を制御する第２のゲート電極とを更に含み、
前記深い読み出し制御層が、前記第１の浅い読み出し制御層の下から前記ドレイン領域を越えて前記第２の浅い読み出し制御層の下まで連続的に形成されている請求項１に記載の固体撮像装置。
【請求項４】
前記素子形成部の内部において前記第１の浅い読み出し制御層と前記ドレイン領域との間に形成され、前記第１導電型である第１のパンチスルーストッパ部と、前記素子形成部の内部において前記第２の浅い読み出し制御層と前記ドレイン領域との間に形成され、前記第１導電型である第２のパンチスルーストッパ部とを更に含み、
前記第１の浅い読み出し制御層と前記ドレイン領域とが、前記第１のパンチスルーストッパ部を介して接続され、
前記第２の浅い読み出し制御層と前記ドレイン領域とが、前記第２のパンチスルーストッパ部を介して接続されている請求項３に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、詳しくは、フォトダイオード等の光電変換部で生成された信号電荷を転送するための転送トランジスタの構造に関する。
【背景技術】
【０００２】
固体撮像装置の分野において、ＭＯＳ型固体撮像装置が知られている。ＭＯＳ型固体撮像装置は、ＣＣＤ型固体撮像装置に比べて低消費電力であるという利点がある。また、ＭＯＳ型固体撮像装置では、センサ部とセンサ部を駆動するための周辺回路を同一のＣＭＯＳプロセスによって製造できるために、ＣＣＤ型固体撮像装置に比べて製造が簡素化できるという利点がある。従来から、ＭＯＳ型固体撮像装置に関して数多くの構造が提案されている。例えば、増幅型のＭＯＳ型固体撮像装置が提案されている。
【０００３】
ここで、従来の典型的な増幅型のＭＯＳ型固体撮像装置について説明する。図６は、増幅型のＭＯＳ型固体撮像装置の等価回路の一例を表す模式的な回路図である。増幅型のＭＯＳ型固体撮像装置は、図６に示されたように、複数の画素セル１０からなるセンサ部２１とセンサ部を駆動する周辺回路とを備えている。
【０００４】
各画素セル１０は、光電変換によって信号電荷群を生成し、かつ生成された信号電荷群を蓄積するフォトダイオード１１と、フォトダイオード１１に蓄積された信号電荷群の転送を制御する転送トランジスタ１２と、転送トランジスタ１２によって転送された信号電荷群の電荷量に応じて増幅された所定の電位の画像信号を生成する増幅トランジスタ１３と、画素セル１０の外部への画像信号の読み出しを制御する選択トランジスタ１４と、転送トランジスタ１２のドレイン及び増幅トランジスタ１３のゲートの電位をリセットするリセットトランジスタ１５とを備える。
【０００５】
周辺回路は、各画素セル１０の動作を制御する垂直選択回路部２２と、垂直選択回路部２２で選択された各画素セル１０からの画像信号を保持する画像信号保持回路部２３と、画像信号保持回路部２３に保持された複数の画像信号の読み出しを制御する水平選択回路部２４と、負荷回路部２５とを備える。
【０００６】
図７は、従来の増幅型のＭＯＳ型固体撮像装置の構造例を部分的に表す模式的な断面図である。なお、図７には、１つの画素セル１０（図６参照）における転送トランジスタ１２（図６参照）の近傍の構造が示されている。図７に示されたように、半導体基板におけるＰ型の素子形成部（Ｐ型ウェル）１の内部には、Ｎ型の信号電荷蓄積部２、Ｐ型の表面シールド層６及びＮ型のドレイン領域５が形成されている。Ｎ型の信号電荷蓄積部２は、フォトダイオード１１（図６参照）の一部を構成し、外光の入射により生成された信号電荷群を蓄積する。Ｐ型の表面シールド層６は、Ｎ型の信号電荷蓄積部２の上方に位置し、暗電流を低減するために形成される。Ｎ型のドレイン領域５は、Ｎ型の信号電荷蓄積部２及びＰ型の表面シールド層６の双方と離隔している。また、Ｐ型の表面シールド層６とＮ型のドレイン領域５との間の領域の半導体基板（素子形成部１）上には、絶縁膜３が設けられ、絶縁膜３の上には、信号電荷の転送を制御する転送トランジスタのゲート電極４が設けられている。従来においては、Ｎ型のドレイン領域５の一部は、ゲート電極４によって覆われていた。
【０００７】
近年の画素セルの微細化（センサ部における画素数の増加）に伴って、各画素セルの占有面積が小さくなり、その結果、撮像特性が劣化していた。これは、各画素セルの占拠面積が小さくなれば、信号電荷蓄積部の面積も小さくなり、信号電荷蓄積部の飽和電子数が少なくなるからである。
【０００８】
そこで、画素セルの占有面積に対する信号電荷蓄積部の占有面積の比率を大きくすることによって、転送トランジスタのドレイン領域の感度を向上させる固体撮像装置が提案されている。この固体撮像装置では、隣接している複数の画素セルにおいて、リセットトランジスタ、増幅トランジスタ及び選択トランジスタを兼用している。これにより、トランジスタの個数が減少し、削除されたトランジスタが形成されていた領域を、隣接した複数の画素セルにおける各信号電荷蓄積部に割り当てることによって、画素セルの占有面積に対する信号電荷蓄積部の占有面積の比率を大きくしている。隣接した複数の画素セルにおいて各転送トランジスタのドレイン領域は互いに離隔させて形成されていたが、隣接した複数の画素における転送トランジスタが１つのドレイン領域を共有している。
【０００９】
ところで、信号電荷の転送経路の電位分布を制御することによって、信号電荷の転送効率を向上させる技術が提案されている（例えば、特許文献２参照）。この技術では、半導体基板の内部において信号電荷の転送経路にあたる領域に、少なくとも１層の拡散層を更に形成している。通常、信号電荷の転送経路において、電位が急激に落ち込む電位ポケットや電位が急激に高くなる電位バリアが発生するが、所定の濃度に制御された少なくとも１層の不純物拡散層を形成することによって、電位ポケットや電位バリアを消滅又はそれらの段差を低減させている。これにより、電位ポケットや電位バリアによってトラップされる信号電荷を低減でき、信号電荷の転送効率が向上する。なお、電位ポケットや電位バリアを完全に消滅させた場合には、信号電荷の転送経路に沿った電位分布がフォトダイオード側からドレイン領域側に向かって単調に減少する分布となり、信号電荷の完全転送を実現できる。
【特許文献１】特開２０００−１９６９６１号公報
【特許文献２】特開２００４−２５３７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
転送トランジスタにおいて、ゲート電極が、ドレイン領域の一部を覆うように形成された場合、ゲート電極と絶縁膜とドレイン領域との位置関係に依存するオーバーラップ容量が大きくなる。なお、オーバーラップ容量は、ゲート電極で覆われるドレイン領域の面積が大きいほど大きくなる。これにより、転送トランジスタのドレイン領域におけるドレイン容量が増加する。ここで、「ドレイン容量」とは、オーバーラップ容量や、ドレイン領域の底面の大きさ等の形状に依存する容量の総容量を意味する。
【００１１】
転送トランジスタのドレイン容量が大きくなれば、信号電荷の転送前後におけるドレイン領域の電位変化が小さくなるために、ドレイン領域の感度が劣化する。また、画素セルの微細化に伴って信号電荷蓄積部の飽和電子数が減少すれば、ドレイン領域の感度は更に劣化する。ここで、「ドレイン領域の感度」とは、信号電荷の電荷量に対する信号電荷の転送前後におけるドレイン領域の電位変化量（変調量）の比率を意味する。なお、その比率が大きければ、ドレイン領域の感度が高い。ドレイン領域の感度が劣化すれば、それに伴って固体撮像装置の撮像特性も劣化する。
【００１２】
転送トランジスタのドレイン領域を隣接した複数の画素セルで共有した場合には、信号電荷蓄積部の飽和電子数を大きくできるが、ドレイン容量は増加する。特に、各転送トランジスタに対する実効的なオーバーラップ容量は、ドレイン領域を共有する他の転送トランジスタのオーバーラップ容量がすべて加算されるために、共有する転送トランジスタの個数に応じて増加する。これにより、ドレイン領域の感度は、転送トランジスタのドレイン領域を共有しない場合に比べて更に劣化する。
【００１３】
そこで、本発明では、信号電荷の転送経路に沿った電位分布を制御することによって、信号電荷の転送効率を向上させると共に、転送トランジスタのドレイン容量、特に、オーバーラップ容量を低減させることによって、ドレイン領域の感度を向上させる。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明に係る固体撮像装置は、第１導電型である素子形成部を有する半導体基板と、素子形成部の内部に形成され、第１導電型と異なる第２導電型であり、外光の入射により第１の信号電荷群を生成し、第１の信号電荷群を蓄積する第１の信号電荷蓄積部と、素子形成部の内部において第１の信号電荷蓄積部の上方に形成され、第１導電型である第１の表面シールド層と、素子形成部の内部において第１の信号電荷蓄積部及び第１の表面シールド層の双方と離隔させて形成され、第２導電型であるドレイン領域と、第１の表面シールド層とドレイン領域との間の領域の半導体基板上に設けられた第１の絶縁膜と、第１の絶縁膜の上に設けられ、第１の信号電荷群の転送を制御する第１のゲート電極とを含む固体撮像装置であって、素子形成部の内部において第１の表面シールド層とドレイン領域との間に形成され、第１導電型である第１の浅い読み出し制御層と、素子形成部の内部においてドレイン領域と第１の浅い読み出し制御層との下に隣接させて形成され、第１導電型である深い読み出し制御層とを更に含み、ドレイン領域の全領域が、第１のゲート電極によって覆われていないことを特徴とする。
【発明の効果】
【００１５】
本発明に係る固体撮像装置であれば、転送トランジスタのドレイン領域の全領域が転送トランジスタの第１のゲート電極で覆われていないために、ドレイン容量、特に、オーバーラップ容量が低減される。これによって、ドレイン領域の感度が向上する。また、第１の浅い読み出し制御層及び深い読み出し制御層を形成したことによって、信号電荷の転送効率が向上する。
【発明を実施するための最良の形態】
【００１６】
本発明に係る固体撮像装置は、上述のように、素子形成部を有する半導体基板と、第１の信号電荷蓄積部と、第１の表面シールド層と、ドレイン領域と、第１の浅い読み出し拡散層と、深い読み出し拡散層と、第１の絶縁膜と、第１のゲート電極とを含む。本発明に係る固体撮像装置においては、ドレイン領域の全領域が、第１のゲート電極によって覆われていない。つまり、第１のゲート電極の真下の領域には、ドレイン領域が全く形成されていない。なお、本発明に係る固体撮像装置は、第１のゲート電極と第１のドレイン領域との位置関係、並びに、第１の浅い読み出し拡散層及び第２の読み出し拡散層を形成すること以外については、公知のいかなる固体撮像装置と同一の構成であってもよい。
【００１７】
第１導電型の素子形成部は、第１導電型の半導体基板における一部の領域であってもよいし、第１導電型の半導体基板、第２導電型の半導体基板又は絶縁性の真性半導体基板の内部に形成された第１導電型のウェルであってもよい。第１導電型の素子形成部が第１導電型のウェルである場合、第１導電型の素子形成部は、第１不純物を注入することによって形成された不純物拡散層である。ここで、「第１導電型」とは、Ｐ型又はＮ型を意味する。また、「第２導電型」とは、第１導電型がＰ型である場合にはＮ型を意味し、第１導電型がＮ型である場合にはＰ型を意味する。半導体基板の内部においてＰ型の部分は、アクセプタ濃度がドナー濃度よりも大きい部分を意味し、半導体基板の内部においてＮ型の部分は、ドナー濃度がアクセプタ濃度よりも大きい部分を意味する。
【００１８】
固体撮像装置が複数の画素セル（単位セル）を有する場合、半導体基板には、１つの素子形成部が形成されていてもよいし、互いに離隔した複数の素子形成部が形成されていてもよい。素子形成部には、１つの画素セルが形成されていてもよいし、複数の画素セルが形成されていてもよい。
【００１９】
第１の信号電荷蓄積部は、第２導電型不純物を注入することによって形成された不純物拡散層であり、その導電型は第２導電型である。第１の信号電荷蓄積部は、外光の入射により第１の信号電荷群を生成し、かつ生成された第１の信号電荷群を蓄積する部分であり、フォトダイオードの一部を構成する。また、第１の表面シールド層は、第１導電型不純物を注入することによって形成された不純物拡散層であり、その導電型は第１導電型である。表面シールド層の第１導電型不純物の濃度は、素子形成部の第１導電型の不純物の濃度よりも高く調整される。ここで、「第１導電型不純物」とは、Ｐ型不純物（アクセプタとして機能する元素）又はＮ型不純物（ドナーとして機能する元素）を意味する。また、「第２導電型不純物」は、第１導電型不純物がＰ型不純物である場合にはＮ型不純物を意味し、第１導電型不純物がＮ型不純物である場合にはＰ型不純物を意味する。
【００２０】
ドレイン領域は、第２導電型不純物を注入することによって形成された不純物拡散層であり、その導電型は第２導電型である。
【００２１】
第１の浅い読み出し制御層は、第１導電型不純物を注入することによって形成された不純物拡散層であり、その導電型は第１導電型である。第１の浅い読み出し制御層を形成するための第１導電型不純物の濃度は、素子形成部の第１導電型不純物の濃度よりも高く、第１の表面シールド層の第１導電型不純物の濃度よりも低く調整される。
【００２２】
深い読み出し制御層は、第１導電型不純物を注入することによって形成された不純物拡散層であり、その導電型は第１の導電型である。深い読み出し制御層の第１導電型不純物の濃度は、素子形成部の第１導電型不純物の濃度よりも高く、第１の浅い読み出し制御層の第１導電型不純物の濃度よりも低く調整される。
【００２３】
本発明に係る固体撮像装置では、素子形成部の内部において第１の浅い読み出し制御層とドレイン領域の間に形成され、第１導電型であるパンチスルーストッパ部を更に含み、第１の浅い読み出し制御層とドレイン領域が、パンチスルーストッパ部を介して接続されていることが好ましい。この場合、転送トランジスタにおけるパンチスルー（オフリーク電流）を低減できるからである。なお、パンチスルーストッパ部の第１導電型不純物の濃度は、第１の浅い読み出し制御層の第１導電型不純物の濃度よりも高く調整される。
【００２４】
本発明に係る固体撮像装置では、転送トランジスタのドレイン領域が、隣接した複数の画素セルで共有されていてもよい。
【００２５】
（実施の形態１）
本実施の形態１においては、本発明に係る固体撮像装置の一形態について説明する。本実施の形態１に係る固体撮像装置の等価回路は、図６に示された等価回路と実質的に同一の回路で表される。実施の形態１に係る固体撮像装置は、複数の画素セルを有するセンサ部とセンサ部を駆動する周辺回路とを備える。各画素セルには、フォトダイオードと、転送トランジスタと、増幅トランジスタと、選択トランジスタと、リセットトランジスタとを備える。
【００２６】
本実施の形態１に係る固体撮像装置の構造について説明する。図１は、固体撮像装置の構造例を部分的に表す模式的な断面図である。図１には、１つの画素セルにおける転送トランジスタの近傍の構造が部分的に表されている。従来と実質的に同一の部材には、同一の参照符号を付して、その詳細な説明を省略する。
【００２７】
本実施の形態１に係る固体撮像装置では、図１に示されたように、半導体基板におけるＰ型の素子形成部１の内部に、Ｎ型の信号電荷蓄積部（第１の信号電荷蓄積部）２と、Ｐ型の表面シールド層（第１の表面シールド層）６と、Ｎ型のドレイン領域１０５と、Ｐ型の浅い読み出し制御層（第１の浅い読み出し制御層）１０１と、Ｐ型の深い読み出し制御層１０２とが形成されている。
【００２８】
また、Ｐ型の素子形成部１の上には、転送ゲート絶縁膜（第１の絶縁膜）３と、転送ゲート電極（第１のゲート電極）４とが設けられている。更に、図１に示されたように、転送ゲート絶縁膜３及び転送ゲート電極４の周縁にサイドウォール７が更に形成されていることが好ましい。なお、サイドウォール７は、本発明の必須構成要素ではない。
【００２９】
本実施の形態１に固体撮像装置では、Ｎ型のドレイン領域１０５は、その全領域において転送ゲート電極４によって覆われていない。なお、従来においては、図７に示されたように、Ｎ型のドレイン領域５の一部の領域は、転送ゲート電極４によって覆われていた。
【００３０】
ここで、図１に示された固体撮像装置の製造方法について説明する。図２は、固体撮像装置の製造方法の一例を表す模式的な工程別断面図である。
【００３１】
図２（ａ）に示されたように、半導体基板におけるＰ型の素子形成部１の内部に、Ｎ型の信号電荷蓄積部２と、Ｐ型の表面シールド層６と、Ｐ型の浅い読み出し制御層１０１と、Ｐ型の深い読み出し制御層１０２とを形成する。なお、図示しないが、転送トランジスタ以外のトランジスタのソース・ドレイン領域や各種の配線等も形成される。
【００３２】
また、図２（ａ）に示されたように、Ｐ型の素子形成部１の上に、転送ゲート絶縁膜３と、転送ゲート電極４とを設ける。なお、図示しないが、転送トランジスタ以外のトランジスタのゲート電極やゲート絶縁膜も形成される。
【００３３】
次に、絶縁膜（図示せず）を全面に形成した後に、異方性エッチングにより絶縁膜をパターニングして、図２（ｂ）に示されたように、転送ゲート絶縁膜３及び転送ゲート電極４の周縁にサイドウォール７を形成する。
【００３４】
次に、図２（ｃ）に示されたように、レジストマスク３０１を形成する。レジストマスク３０１を形成した後に、レジストマスク３０１の開口を通してＮ型不純物をイオン注入して、Ｎ型のドレイン領域１０５を形成する。
【００３５】
Ｎ型のドレイン領域１０５は、図２（ｃ）に示されたように、転送ゲート電極４及びサイドウォール７もマスクとして用いて、サイドウォール７に対してセルフアラインで形成されることが好ましい。この場合、Ｎ型のドレイン領域１０５におけるＰ型の浅い読み出し制御層１０１側の端の位置は、サイドウォール７に対して自己整合的に規制される。Ｎ型のドレイン領域１０５を転送ゲート電極４から更に遠ざけたい場合には、レジストマスク３０１のパターンを変化させて、Ｎ型のドレイン領域１０５におけるＰ型の浅い読み出し制御層１０１側の端の位置をレジストマスク３０１で規制してもよい。なお、この場合には、サイドウォール７は形成しなくてもよい。
【００３６】
Ｎ型の信号電荷蓄積部２と、Ｐ型の表面シールド層６と、Ｎ型のドレイン領域１０５と、Ｐ型の浅い読み出し制御層１０１と、Ｐ型の深い読み出し制御層１０２と、転送ゲート絶縁膜３と、転送ゲート電極４とは、公知のいかなる技術によって形成されてもよい。
【００３７】
本実施の形態１に係る固体撮像装置では、図１に示されたように、Ｎ型のドレイン領域１０５が、その全領域において転送ゲート電極４によって覆われていないために、転送トランジスタのオーバーラップ容量が小さくなる。これによって、ドレイン容量が小さくなり、ドレイン領域１０５の感度を向上させることができる。
【００３８】
Ｐ型の浅い読み出し制御層１０１を形成することによって、信号電荷の転送効率を向上させることができる。これは、特許文献２に開示されたように、信号電荷の転送経路に沿った電位分布において、電位ポケットを消滅させること又は電位ポケットの深さを浅くすることができ、その結果、信号電荷が転送経路の途中でトラップされることを抑制できることによる。なお、Ｐ型の浅い読み出し制御層１０１を形成したことによって、転送トランジスタの閾値電圧（チャネル電位）を所望の値に調整することもできる。転送トランジスタの閾値電圧の調整や信号電荷の転送効率の向上は、Ｐ型の浅い読み出し制御層１０１のＰ型不純物の濃度を適正に調整することによって実現できる。それらを同時に実現できるように、Ｐ型の浅い読み出し制御層１０１のＰ型不純物の濃度を適正に調整することが好ましい。更に好ましくは、閾値電圧が所望の値となり、かつ、電位ポケットを消滅させることができるように調整されている場合である。
【００３９】
Ｐ型の深い読み出し制御層１０２を形成することによって、信号電荷の転送効率を向上させることができる。これは、特許文献２に開示されたように、信号電荷の転送経路に沿った電位分布において、電位バリアを消滅させること又は電位バリアの高さを低くすることができ、その結果、信号電荷が転送経路の途中でトラップされることを抑制できることによる。Ｐ型の深い読み出し制御層１０２の濃度は、電位バリアを消滅させることができるように調整されていることが好ましい。なお、Ｐ型の深い読み出し制御層１０２を形成することによって、転送トランジスタにおけるパンチスルーを低減することもできる。
【００４０】
本実施の形態１に係る固体撮像装置では、サイドウォール７を形成することが好ましい。図２（ｃ）に示されたように、Ｎ型のドレイン領域１０５を形成する際のイオン注入におけるマスクとしてサイドウォール７を利用すれば、Ｐ型の素子形成部１において転送ゲート絶縁膜３及び転送ゲート電極４が形成された領域からＮ型のドレイン領域１０５を簡便にかつ確実に遠ざけることができるからである。
【００４１】
なお、一般的に、画素セルと平行して形成される周辺回路には、サイドウォール（図示せず）を有するＬＤＤ構造のトランジスタ（図示せず）が含まれているために、転送トランジスタのサイドウォール７は、ＬＤＤ構造のトランジスタのサイドウォールを形成する際に同時に形成できる。つまり、工程数を増加させることなく、図１に示された固体撮像装置を製造できる。
【００４２】
また、サイドウォール７を形成することによって、Ｎ型のドレイン領域１０５を形成する際のイオン注入において、従来と同一のパターンのレジストマスクを用いればよいため、工程を変更することなく、図１に示された固体撮像装置を製造できる。この場合、Ｎ型のドレイン領域１０５におけるＰ型の浅い読み出し制御層１０１側の端の位置がサイドウォール７で規制されるために、イオン注入における注入面積が小さくなり、結果的に、Ｎ型のドレイン領域１０５における底面の面積が減少する。これにより、Ｎ型のドレイン領域１０５の形状に起因する容量が低減されるために、ドレイン容量が更に低減される。
【００４３】
本実施の形態１に係る固体撮像装置では、Ｐ型の浅い読み出し制御層１０１及びＰ型の深い読み出し制御層１０２を形成したことによって、Ｎ型のドレイン領域１０５に含まれるＮ型不純物の拡散を、Ｐ型の浅い読み出し制御層１０１及びＰ型の深い読み出し制御層１０２を形成しない場合に比べて抑制できる。したがって、Ｎ型のドレイン領域１０５が水平方向に転送ゲート電極４の真下にまで拡大することを良好に防止でき、転送トランジスタのオーバーラップ容量が低減される。また、Ｎ型のドレイン領域１０５の拡大を抑制できることによって、Ｎ型のドレイン領域１０５における底面積の増加を抑制できる。つまり、Ｐ型の浅い読み出し制御層１０１及びＰ型の深い読み出し制御層１０２を形成したことによって、ドレイン容量が更に低減される。なお、Ｐ型の浅い読み出し制御層１０１のＰ型不純物の濃度がＰ型深い読み出し制御層１０２におけるＰ型不純物の濃度よりも高いために、Ｎ型のドレイン領域１０５においてＰ型の素子形成領域１の表面（半導体基板表面）に近い部分であってオーバーラップ容量の増加に大きく寄与する部分の拡大を優位に抑制できる。
【００４４】
（実施の形態２）
本実施の形態２においては、本発明に係る固体撮像装置の他の一形態について説明する。本実施の形態２に係る固体撮像装置は、パンチスルーストッパ部を更に含むこと以外、上記の実施の形態１に係る固体撮像装置と同一の構成である。したがって、上記の実施の形態１と実質的に同一の部材については、同一参照符号を付して、その詳細な説明を省略する。図３は、固体撮像装置の構造例を部分的に表す模式的な断面図である。図３には、１つの画素セルにおける転送トランジスタの近傍の構造が部分的に表されている。
【００４５】
本実施の形態２に係る固体撮像装置は、図３に示されたように、Ｐ型の素子形成部１の内部においてＰ型の浅い読み出し制御層１０１とＮ型のドレイン領域１０５との間に形成されたＰ型のパンチスルーストッパ部２０１を更に含み、Ｐ型の浅い読み出し制御層１０１とＮ型のドレイン領域１０５とがＰ型のパンチスルーストッパ部２０１を介して接続されている。Ｐ型のパンチスルーストッパ部２０１におけるＰ型不純物の濃度は、Ｐ型の浅い読み出し制御層１０１におけるＰ型不純物の濃度よりも高く調整されている。Ｎ型のドレイン領域１０５は、上記の実施の形態１の場合と同様に、その全領域において、転送ゲート電極４によって覆われていない。
【００４６】
ここで、図３に示された固体撮像装置の製造方法について説明する。図４は、固体撮像装置の製造方法の一例を表す模式的な工程別断面図である。
【００４７】
図４（ａ）に示されたように、Ｐ型の素子形成部１の内部に、Ｎ型の信号電荷蓄積部２と、Ｐ型の表面シールド層６と、Ｐ型の浅い読み出し制御層１０１と、Ｐ型の深い読み出し制御層１０２とを形成する。また、Ｐ型の素子形成部１の上に、転送ゲート絶縁膜３と、転送ゲート電極４とを形成する。転送ゲート電極４を形成した後に、レジストマスク３０２を形成する。レジストマスク３０２を形成した後に、レジストマスク３０２の開口を通してＰ型不純物をイオン注入して、Ｐ型のパンチスルーストッパ部２０１を形成する。
【００４８】
Ｐ型のパンチスルーストッパ部２０１は、図４（ａ）に示されたように、転送ゲート電極４もマスクとして用いて、転送ゲート電極４に対してセルフアラインで形成されることが好ましい。この場合、Ｐ型のパンチスルーストッパ部２０１におけるＰ型の浅い読み出し制御層１０１側の端の位置は、サイドウォール７に対して自己整合的に規制される。
【００４９】
次に、絶縁膜（図示せず）を全面に形成した後に、絶縁膜を異方性エッチングして、図４（ｂ）に示されたように、転送ゲート絶縁膜３及び転送ゲート電極４の周縁にサイドウォール７を形成する。
【００５０】
次に、図４（ｃ）に示されたように、レジストマスク３０３を形成する。レジストマスク３０３を形成した後に、レジストマスク３０３の開口を通してＮ型不純物をイオン注入して、Ｎ型のドレイン領域１０５を形成する。なお、Ｎ型のドレイン領域１０５は、図４（ｃ）に示されたように、転送ゲート電極４及びサイドウォール７をもマスクとして用いて、サイドウォール７に対してセルフアラインで形成されることが好ましい。
【００５１】
本実施の形態２に係る固体撮像装置では、図３に示されたように、Ｎ型のドレイン領域１０５が、その全領域において、転送ゲート電極４によって覆われていないために、上記の実施の形態１の場合と同様に、ドレイン容量を低減できる。したがって、ドレイン領域１０５の感度を向上させることができる。
【００５２】
転送トランジスタにおけるパンチスルー（オフリーク電流）が増大すれば、Ｎ型の信号電荷蓄積部２における飽和電子数が減少し、ドレイン領域１０５の感度が低下する。しかし、Ｐ型の素子形成部１にＰ型のパンチスルーストッパ部２０１を形成したことによって、転送トランジスタにおけるパンチスルーを抑制できる。これにより、ドレイン領域１０５の感度を更に向上させることができる。
【００５３】
また、Ｐ型の素子形成部１にＰ型のパンチスルーストッパ部２０１を形成した場合、Ｐ型のパンチスルーストッパ部２０１が形成されない場合と同等のドレイン領域１０５の感度を維持したまま、転送トランジスタを微細化する（転送ゲート電極４の幅を小さくする）こともできる。転送トランジスタ自体を微細化した場合、転送ゲート電極４の長さが短くなるために一般的にパンチスルーは増加するが、Ｐ型のパンチスルーストッパ部２０１を形成することによってその増加を相殺できるからである。また、転送トランジスタの微細化によって新たに生成された領域にもＮ型の信号電荷蓄積部２を形成することによって、Ｎ型の信号電荷蓄積部２における飽和電子数を向上させることもできる。この場合、ドレイン領域１０５の感度の維持が更に容易になる。
【００５４】
（実施の形態３）
本実施の形態３においては、本発明に係る固体撮像装置の他の一形態について説明する。本実施の形態３に係る固体撮像装置は、１つのドレイン領域が隣接する複数の画素セルで共有されている場合である。本実施の形態３に係る固体撮像装置は、ドレイン領域が共有されていること以外については、上記の実施の形態２に係る固体撮像装置と実質的に同一の構造であるために、実質的に同一な部材については同一の参照符号を付して、その詳細な説明を省略する。図５は、実施の形態３に係る固体撮像装置の構造例を部分的に表す模式的な断面図である。図５には、２つの隣接する画素セルにおける各転送トランジスタ近傍の構造が部分的に表されている。
【００５５】
本実施の形態３に係る固体撮像装置は、図５に示されたように、隣接画素セル用のＮ型の信号電荷蓄積部（第２の信号電荷蓄積部）２’と、隣接画素セル用のＰ型の表面シールド層（第２の表面シールド層）６’と、隣接画素セル用のＰ型の浅い読み出し制御層（第２の浅い読み出し制御層）１０１’と、隣接画素セル用の転送ゲート絶縁膜（第２の絶縁膜）３’と、隣接画素セル用の転送ゲート電極（第２のゲート電極）４’とを更に含む。
【００５６】
Ｎ型の信号電荷蓄積部２’は、Ｐ型の素子形成部１の内部においてＰ型の表面シールド層６、Ｎ型のドレイン領域１０５及びＰ型の浅い読み出し制御層１０１と離隔させて形成されており、外光の入射により信号電荷群（第２の信号電荷群）を生成し、かつ生成された信号電荷群を蓄積する。Ｐ型表面シールド層６’は、Ｐ型の素子形成部１の内部においてＮ型の信号電荷蓄積部２’の上方に形成されている。また、Ｐ型の浅い読み出し制御層１０１’は、Ｐ型の素子形成部１の内部においてＰ型表面シールド層６’とＮ型のドレイン領域１０５との間に形成されている。
【００５７】
転送ゲート絶縁膜３’は、Ｐ型の表面シールド層６’とＮ型のドレイン領域１０５との間の領域の半導体基板（Ｐ型の素子形成部１）上に形成されている。また、転送ゲート電極４’は、転送ゲート絶縁膜３’の上に形成され、Ｎ型の信号電荷蓄積部２’に蓄積された信号電荷群の転送を制御する。
【００５８】
深い読み出し制御層１０２は、Ｐ型浅い読み出し制御層１０１の下からＮ型のドレイン領域１０５を越えて隣接画素セル用のＰ型浅い読み出し制御層１０１’の下まで連続的に形成されている。
【００５９】
Ｎ型のドレイン領域１０５は、その全領域において、転送ゲート電極４及び隣接画素セル用の転送ゲート電極４’のいずれによっても覆われていない。転送トランジスタ及び隣接画素セルの転送トランジスタとで兼用されたＮ型のドレイン領域１０５のドレイン容量は、従来に比べて、各転送トランジスタにおけるオーバーラップ容量が低減されるために大幅に低減される。したがって、ドレイン領域１０５の感度が向上する。
【００６０】
また、固体撮像装置は、図５に示されたように、Ｐ型の素子形成部１の内部においてＰ型の浅い読み出し制御層１０１’とドレイン領域１０５’との間に形成されたＰ型パンチスルーストッパ部２０１’を更に含むことが好ましい。Ｐ型の素子形成部１の内部にＰ型パンチスルーストッパ部２０１’を形成することによって、隣接画素セルの転送トランジスタにおけるパンチスルーを低減できるからである。なお、Ｐ型パンチスルーストッパ部２０１’におけるＰ型不純物の濃度は、Ｐ型の浅い読み出し制御層１０１’におけるＰ型不純物の濃度よりも高く調整されている。
【００６１】
また、図５に示されたように、Ｐ型の素子形成部１上において隣接画素セル用の転送ゲート絶縁膜３’及び転送ゲート電極４’の周縁に、隣接画素セル用のサイドウォール７’が更に形成されていることが好ましい。なお、サイドウォール７’を形成することが好ましい理由は、上記の実施の形態１又は２で説明した理由と同一である。
【００６２】
図５に示された固体撮像装置の製造において、隣接画素におけるＮ型の信号電荷蓄積部２’、Ｐ型の表面シールド層６’、Ｎ型のドレイン領域１０５’、Ｐ型の浅い読み出し制御層１０１’、転送ゲート絶縁膜３’、転送ゲート電極４’及びサイドウォール７’は、それぞれ、Ｎ型の信号電荷蓄積部２、Ｐ型の表面シールド層６、Ｎ型のドレイン領域１０５、Ｐ型の浅い読み出し制御層１０１、転送ゲート絶縁膜３、転送ゲート電極４及びサイドウォール７と同時に形成される。
【００６３】
上記においては、Ｐ型の深い読み出し制御層１０２が、Ｐ型浅い読み出し制御層１０１の下から隣接画素セル用のＰ型の浅い読み出し制御層１０１’の下まで連続的に形成されている場合について説明したが、Ｐ型の深い読み出し制御層１０２がＰ型の浅い読み出し制御層１０１とＮ型のドレイン領域１０５との下のみに形成されており、隣接画素セル用のＰ型の浅い読み出し制御層１０１とＮ型のドレイン領域１０５との下に隣接し、かつＰ型の深い読み出し制御層１０２と離隔するように、隣接画素セル用のＰ型の深い読み出し制御層（図示せず）が更に形成されていてもよい。
【００６４】
上記においては、２つの隣接する画素セルが、１つのＮ型のドレイン領域１０５を共有する構成について説明したが、３つ以上の画素セルがＮ型のドレイン領域１０５を共有する構成であってもよい。
【００６５】
上記の実施の形態１〜３においては、Ｎ型のドレイン領域１０５（図１、図３及び図５参照）に接続された転送トランジスタの構成について説明したが、一般的に、Ｎ型のドレイン領域１０５には、リセットトランジスタ１５（図６参照）も接続されている。したがって、ドレイン領域１０５のドレイン容量には、Ｎ型のドレイン領域１０５とリセットトランジスタのゲート電極（図示せず）との位置関係に依存するオーバーラップ容量も含まれている。ドレイン容量を良好に低減するためには、Ｎ型のドレイン領域１０５が、その全領域において、リセットトランジスタのゲート電極によっても覆われていないことが好ましい。更に、Ｎ型のドレイン領域１０５に他のトランジスタが接続される場合には、Ｎ型のドレイン領域１０５が、その全領域において、他のトランジスタのゲート電極のいずれによっても覆われていないことが好ましい。
【００６６】
上記の実施の形態１〜３においては、第１導電型がＰ型であり、第２導電型がＮ型である場合について説明したが、第１導電型がＮ型であり、第２導電型がＰ型である構成であってもよい。
【産業上の利用可能性】
【００６７】
本発明は、固体撮像装置において、転送トランジスタにおけるドレイン領域の感度を向上させて、撮像特性を向上させるために利用できる。
【図面の簡単な説明】
【００６８】
【図１】図１は、実施の形態１に係る固体撮像装置の構造例を部分的に表す模式的な断面図である。
【図２】図２（ａ）〜（ｃ）は、実施の形態１に係る固体撮像装置の製造方法の一例を表す模式的な工程別断面図である。
【図３】図３は、実施の形態２に係る固体撮像装置の構造例を部分的に表す模式的な断面図である。
【図４】図４（ａ）〜（ｃ）は、実施の形態２に係る固体撮像装置の製造方法の一例を表す模式的な工程別断面図である。
【図５】図５は、実施の形態３に係る固体撮像装置の構造例を部分的に表す模式的な断面図である。
【図６】図６は、従来の増幅型のＭＯＳ型固体撮像装置の等価回路の一例を表す模式的な回路図である。
【図７】図７は、従来の増幅型のＭＯＳ型固体撮像装置の構造例を部分的に表す模式的な断面図である。
【符号の説明】
【００６９】
１  素子形成部
２，２’  信号電荷蓄積部
３，３’  転送ゲート絶縁膜（絶縁膜）
４，４’  転送ゲート電極（ゲート電極）
５  ドレイン領域
６，６’  表面シールド層
７，７’  サイドウォール（側壁絶縁膜）
１０  画素セル
１１  フォトダイオード
１２  転送トランジスタ
１３  増幅トランジスタ
１４  選択トランジスタ
１５  リセットトランジスタ
２１  センサ部
２２  垂直選択回路部
２３  画像信号保持部
２４  水平選択回路部
２５  負荷回路部
１０１，１０１’  浅い読み出し制御層
１０２  深い読み出し制御層
１０５  ドレイン領域
２０１，２０１’  パンチスルーストッパ部
３０１，３０２，３０３  レジストマスク
【図１】
2006286848.tif 000003
【図２】
2006286848.tif 000004
【図３】
2006286848.tif 000005
【図４】
2006286848.tif 000006
【図５】
2006286848.tif 000007
【図６】
2006286848.tif 000008
【図７】
2006286848.tif 000009