(57)【要約】【課題】  構成が簡素化されたＣＣＤ撮像素子、および面積が小さく抑えられた撮像素子を提供する。【解決手段】  矢印ａで示す光を、透明絶縁層１６＿２→カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂ→透明絶縁層１６＿１の光路を経由して受光部ＰＤ１３に入射し、受光部ＰＤ１３で光電変換して蓄積ＣＣＤ部１２に電荷を蓄積し、矢印ｂで示すように、透明転送電極１４を経由して透明垂直転送路１５に移動して外部に転送する。【選択図】  図１
2006237253.tif 000002
【特許請求の範囲】
【請求項１】
複数の受光用フォトダイオードが二次元的に配列されたＣＣＤ撮像素子において、
蓄積された電荷を外部に向けて転送する垂直転送路が光透過性半導体により形成されてなることを特徴とするＣＣＤ撮像素子。
【請求項２】
前記垂直転送路が、前記受光用フォトダイオードへの入射光の光路に重なる位置に形成されてなることを特徴とする請求項１記載のＣＣＤ撮像素子。
【請求項３】
複数の受光用フォトダイオードが二次元的に配列された撮像素子において、
前記受光用フォトダイオードへの入射光の光路に重なる位置に光透過性半導体により形成されたトランジスタを備えたことを特徴とする撮像素子。
【請求項４】
複数の受光用フォトダイオードが二次元的に配列された撮像素子において、
前記受光用フォトダイオードへの入射光の光路に重なる位置に光透過性半導体により形成されたメモリを備えたことを特徴とする撮像素子。
【請求項５】
前記受光用フォトダイオード駆動用もしくは該受光用フォトダイオードからの画像信号読出用の配線と前記メモリアクセス用の配線が少なくとも一部共用されていることを特徴とする請求項４記載の撮像素子。
【請求項６】
前記メモリが、この撮像素子の欠陥画素の位置情報を記憶したものであることを特徴とする請求項４記載の撮像素子。
【請求項７】
前記メモリが、この撮像素子の駆動に必要な情報、及び／又は、この撮像素子から読み出した画像信号に対する画像処理に必要な情報を記憶したものであることを特徴とする請求項４記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の受光用フォトダイオードが二次元的に配列されたＣＣＤ撮像素子、およびＣＣＤ撮像素子やＣＭＯＳ撮像素子等の撮像素子に関する。
【背景技術】
【０００２】
従来より、デジタルカメラ等の撮影装置には、撮影レンズを通ってきた入射光を電気信号に変換する撮像素子として、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）撮像素子が広く用いられている。このようなＣＣＤ撮像素子として、シリコン基板上に、複数の受光用フォトダイオードを二次元的に配列して形成するとともに、それら複数の受光用フォトダイオードが形成された部分を除く部分に、受光用フォトダイオードで光電変換され蓄積された電荷を外部に向けて転送する垂直転送路を形成し、さらに複数の受光用フォトダイオードの上部にマイクロ集光レンズをダイヤモンドで形成したＣＣＤ撮像素子が提案されている（特許文献１参照）。このＣＣＤ撮像素子によれば、集光レンズの集光性が高まるため、受光用フォトダイオードの実効的開口率を向上させることができる。
【０００３】
また、ＣＣＤ撮像素子では、製造上の歩留まり等の観点から所定数の欠陥画素が存在することは避けられないという問題がある。そこで、ＣＣＤ撮像素子の欠陥画素のアドレス情報をデジタルカメラ側のＲＯＭに記憶しておき、静止画の再生時にそのアドレス情報に基づいて、そのＣＣＤ撮像素子の欠陥画素の補正処理を行なって高画質の静止画像を得る技術が提案されている（例えば、特許文献２参照）。
【０００４】
尚、撮影装置には、撮像素子として、上述したＣＣＤ撮像素子以外に、安価で複雑なタイミング発生回路を必要とせず且つ単一電源で動作して消費電力も少ないＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）撮像素子も用いられている。
【特許文献１】特開平５−２１８３７２号公報
【特許文献２】特開平６−８６２０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した特許文献１に提案されたＣＣＤ撮像素子では、蓄積された電荷を外部に向けて転送する垂直転送路に光が入射して不要な電荷が蓄積されることを防止するために、タングステン等で垂直転送路上に遮光膜が形成されている。従って、ＣＣＤ撮像素子の構成が複雑であるという問題がある。
【０００６】
また、上述した特許文献２に提案された技術では、デジタルカメラの製造工程において、そのデジタルカメラのＲＯＭに記憶されるＣＣＤ撮像素子の欠陥画素のアドレス情報とそのＣＣＤ撮像素子とを一対一で管理する必要がある。しかし、デジタルカメラの組立時に、ＲＯＭに記憶される欠陥画素のアドレス情報を有するＣＣＤ撮像素子とは異なるＣＣＤ撮像素子が組み込まれる恐れがある。その場合、欠陥画素の補正処理が有効に機能しなくなる可能性がある。そこで、ＣＣＤ撮像素子に、そのＣＣＤ撮像素子の欠陥画素のアドレス情報を記憶させるためのメモリを備えることが考えられる。しかし、これでは、ＣＣＤ撮像素子の面積が大きくなるという問題が発生する。
【０００７】
本発明は、上記事情に鑑み、構成が簡素化されたＣＣＤ撮像素子、および面積が小さく抑えられた撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明のＣＣＤ撮像素子は、複数の受光用フォトダイオードが二次元的に配列されたＣＣＤ撮像素子において、
蓄積された電荷を外部に向けて転送する垂直転送路が光透過性半導体により形成されてなることを特徴とする。
【０００９】
本発明のＣＣＤ撮像素子は、蓄積された電荷を外部に向けて転送する垂直転送路が光透過性半導体により形成されてなるものであるため、ＣＣＤ撮像素子に入射された光は垂直転送路をそのまま通過する。従って、受光用フォトダイオードで入射光を受光するにあたり、垂直転送路に不要な電荷が蓄積されることが防止される。このため、垂直転送路上に遮光膜を形成する必要はなく、構成が簡素化される。
【００１０】
ここで、本発明のＣＣＤ撮像素子における上記垂直転送路は、上記受光用フォトダイオードへの入射光の光路に重なる位置に形成されてなることが好ましい。
【００１１】
このようにすると、構成が簡素化されるとともに面積を小さく抑えることができる。
【００１２】
また、上記目的を達成する本発明の撮像素子のうちの第１の撮像素子は、複数の受光用フォトダイオードが二次元的に配列された撮像素子において、
上記受光用フォトダイオードへの入射光の光路に重なる位置に光透過性半導体により形成されたトランジスタを備えたことを特徴とする。
【００１３】
本発明の第１の撮像素子は、複数の受光用フォトダイオードへの入射光の光路に重なる位置に光透過性半導体により形成されたトランジスタを備えたものであるため、入射光はそのトランジスタを通過して複数の受光用フォトダイオードに入射される。従って、複数の受光用フォトダイオードと同一平面上にトランジスタを備える技術と比較し、撮像素子の面積を小さく抑えることができる。
【００１４】
さらに、上記目的を達成する本発明の撮像素子のうちの第２の撮像素子は、複数の受光用フォトダイオードが二次元的に配列された撮像素子において、
上記受光用フォトダイオードへの入射光の光路に重なる位置に光透過性半導体により形成されたメモリを備えたことを特徴とする。
【００１５】
本発明の第２の撮像素子は、複数の受光用フォトダイオードへの入射光の光路に重なる位置に光透過性半導体により形成されたメモリを備えたものであるため、入射光はそのメモリを通過して複数の受光用フォトダイオードに入射される。従って、複数の受光用フォトダイオードと同一平面上にメモリを備える技術と比較し、撮像素子の面積を小さく抑えることができる。
【００１６】
ここで、本発明の第２の撮像素子において、上記受光用フォトダイオード駆動用もしくはその受光用フォトダイオードからの画像信号読出用の配線と上記メモリアクセス用の配線が少なくとも一部共用されていることが好ましい。
【００１７】
このようにすると、撮像素子の面積をさらに小さく抑えることができる。
【００１８】
また、本発明の第２の撮像素子における上記メモリが、この撮像素子の欠陥画素の位置情報を記憶したものであることも好ましい態様である。
【００１９】
このようにすると、撮影装置側のＲＯＭに撮像素子の欠陥画素の位置情報を記憶する技術と比較し、それらＲＯＭと撮像素子とを一対一で管理する必要もなく、また撮像素子を構成する複数の受光用フォトダイオードと同一平面上に欠陥画素の位置情報を記憶させるためのメモリを備える場合と比較し、撮像素子の面積を小さく抑えることができる。
【００２０】
さらに、本発明の第２の撮像素子における上記メモリが、この撮像素子の駆動に必要な情報、及び／又は、この撮像素子から読み出した画像信号に対する画像処理に必要な情報を記憶したものであることも好ましい。
【００２１】
このようにすると、撮像素子および撮影レンズを備えたカメラヘッドと、そのカメラヘッドが交換自在に装着されるカメラ本体とを備えたカメラシステムにおいて、カメラ本体設計時に想定していなかった撮像素子に対応することができる。
【発明の効果】
【００２２】
本発明によれば、構成が簡素化されたＣＣＤ撮像素子、および面積が小さく抑えられた撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について説明する。
【００２４】
図１は、本発明のＣＣＤ撮像素子の第１実施形態の断面図である。
【００２５】
図１に示すＣＣＤ撮像素子１０には、Ｐ型基板１１と、そのＰ型基板１１上に形成された蓄積ＣＣＤ部１２が備えられている。さらに、このＣＣＤ撮像素子１０には、蓄積ＣＣＤ部１２上に形成された受光部ＰＤ１３が備えられている。この受光部ＰＤＰＤ１３は、複数の受光用フォトダイオードが二次元的に配列されてなる構成である。また、各受光部ＰＤ１３間には透明転送電極１４が配備されている。
【００２６】
また、ＣＣＤ撮像素子１０には、受光部ＰＤ１３への入射光の光路に重なる位置に形成された透明垂直転送路１５が備えられている。この透明垂直転送路１５は、光透過性半導体により形成されており、蓄積された電荷を外部に向けて転送する役割を担うものである。尚、各透明垂直転送路１５間には、光透過性絶縁層からなる透明絶縁層１６＿１が形成されている。
【００２７】
さらに、ＣＣＤ撮像素子１０には、それら透明垂直転送路１５および透明絶縁層１６＿１上に形成された、カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂが備えられている。これらカラーフィルタ１７Ｒ，１７Ｇ，１７Ｂは、二次元的に配列された複数の受光用フォトダイオードに対応して備えられており、これにより複数の受光用フォトダイオードがＲ（赤），Ｇ（緑），Ｂ（青）に感度を持つＲセンサ，Ｇセンサ，Ｂセンサとして機能することとなる。
【００２８】
また、ＣＣＤ撮像素子１０には、カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂ上に形成された光透過性絶縁層からなる透明絶縁層１６＿２が備えられている。
【００２９】
ここで、ＣＣＤ撮像素子１０に、矢印ａで示す光が入射される。入射された光は、透明絶縁層１６＿２→カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂ→透明絶縁層１６＿１の光路を経由して受光部ＰＤ１３に入射される。受光部ＰＤ１３では、入射された光の光量に応じた光電変換が行なわれ、光電変換された電荷が蓄積ＣＣＤ部１２に蓄積される。蓄積ＣＣＤ部１２に蓄積された電荷は、矢印ｂで示すように、透明転送電極１４を経由して透明垂直転送路１５に移動され、さらに外部に向けて転送される。
【００３０】
図２は、図１に示すＣＣＤ撮像素子を構成する受光部ＰＤおよび透明垂直転送路を上から見た図、図３は、比較例としてのＣＣＤ撮像素子を構成する受光部ＰＤおよび透明垂直転送路を上から見た図である。
【００３１】
図２には、ＣＣＤ撮像素子１０を構成する２つの受光部ＰＤ１３、およびそれら受光部ＰＤ１３への入射光の光路に重なる位置に光透過性半導体により形成された透明垂直転送路１５が示されている。
【００３２】
一方、図３には、比較例としてのＣＣＤ撮像素子１０００を構成する２つの受光部ＰＤ１３００、およびそれら受光部ＰＤ１３００への入射光の光路に重なる位置に多結晶シリコン層からなる不透明な垂直転送路１５００が示されている。さらに、この垂直転送路１５００に光が入射して不要な電荷が蓄積されることを防止するために、タングステンからなる遮光膜１６００が形成されている。
【００３３】
本実施形態のＣＣＤ撮像素子１０は、蓄積された電荷を外部に向けて転送する透明垂直転送路１５が光透過性半導体により形成されてなるものであるため、ＣＣＤ撮像素子１０に入射された光は透明垂直転送路１５をそのまま通過する。従って、受光部ＰＤ１３で入射光を受光するにあたり、透明垂直転送路１５に不要な電荷が蓄積されることはなく、垂直転送路１５００上にタングステンからなる遮光膜１６００を形成する技術と比較し、構成が簡素化される。
【００３４】
図４は、本発明のＣＣＤ撮像素子の第２実施形態の作成手順を示した断面図である。
【００３５】
尚、この第２実施形態のＣＣＤ撮像素子は、図１に示すＣＣＤ撮像素子１０と比較し、構成要素の配置関係が若干異なるものの、機能そのものは同じである。
【００３６】
図４に示すＣＣＤ撮像素子２０を作成するには、先ず図４（ａ）に示すように、Ｐ型基板２１上に蓄積ＣＣＤ部２２を形成する。次いで、その蓄積ＣＣＤ部２２上に複数の受光用フォトダイオードからなる受光部ＰＤ２３を形成する。
【００３７】
さらに、図４（ｂ）に示すように、蓄積ＣＣＤ部２２間に透明絶縁層２６＿１を形成し、その透明絶縁層２６＿１上に透明転送電極２５ａを有する透明垂直転送路２５を光透過性半導体により形成する。
【００３８】
次いで、図４（ｃ）に示すように、受光部ＰＤ２３にカラーフィルタ２７を形成し、さらに透明絶縁層２６＿２を形成する。このようにして、ＣＣＤ撮像素子２０を得る。
【００３９】
本実施形態のＣＣＤ撮像素子２０も、前述したＣＣＤ撮像素子１０と同様にして、蓄積された電荷を外部に向けて転送する透明垂直転送路２５が光透過性半導体により形成されてなるものであるため、ＣＣＤ撮像素子２０に入射された光は透明垂直転送路２５をそのまま通過する。従って、受光部ＰＤ２３で入射光を受光するにあたり、透明垂直転送路２５に不要な電荷が蓄積されることはなく、前述した垂直転送路１５００上にタングステンからなる遮光膜１６００を形成する技術と比較し、構成が簡素化される。
【００４０】
図５は、本発明の第１の撮像素子の一実施形態であるＣＣＤ撮像素子の断面図である。
【００４１】
尚、図１に示すＣＣＤ撮像素子１０と同じ構成要素には同一の符号を付し、異なる点について説明する。
【００４２】
図５に示すＣＣＤ撮像素子３０は、図１に示すＣＣＤ撮像素子１０と比較し、受光部ＰＤ１３への入射光の光路に重なる位置に光透過性半導体により形成された透明トランジスタ３１が備えられている点が異なっている。このような透明トランジスタ３１からＣＣＤ撮像素子３０に必要な回路が構成される。
【００４３】
図６は、図５に示す透明トランジスタの作成手順を示した断面図、図７は、透明電極を有するＰ1層，Ｎ層，Ｐ2層を上から見た図である。
【００４４】
図５に示す透明トランジスタ３１を作成するには、先ず、図６（ａ）に示すように、透明絶縁層３１＿１を形成する。次いで、図６（ｂ）および図７に示すように、透明絶縁層３１＿１上に、透明電極３１＿２ａを有するＰ型の透明半導体層（Ｐ1層）３１＿２，透明電極３１＿３ａを有するＮ型の透明半導体層（Ｎ層）３１＿３，透明電極３１＿４ａを有するＰ型の透明半導体層（Ｐ2層）３１＿４を順次に形成する。
【００４５】
さらに、図６（ｃ）に示すように、透明絶縁層３１＿５を形成する。このようにして、透明トランジスタ３１を作成する。
【００４６】
本実施形態のＣＣＤ撮像素子３０は、受光部ＰＤ１３への入射光の光路に重なる位置に光透過性半導体により形成された透明トランジスタ３１を備えたものであるため、入射光はその透明トランジスタ３１を通過して受光部ＰＤ１３に入射される。従って、受光部ＰＤ１３と同一平面上にトランジスタを備える技術と比較し、ＣＣＤ撮像素子３０の面積を小さく抑えることができる。
【００４７】
ここで、透明トランジスタ３１の製造方法の詳細について説明する。
【００４８】
透明トランジスタ３１を形成させる基板としては、ガラス基板あるいはフイルム基板が用いられる。
【００４９】
透明トランジスタ３１の形成方法としては、上記基板上に、ＭＢＥ法、パルスレーザー蒸着法（ＰＬＤ法）等により、ＺｎＯ単結晶薄膜をエピタキシャル成長させ、次に、そのＺｎＯ薄膜上に、ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ，Ａｌ、ｍ＝１以上５０未満の整数）と記述されるホモロガス化合物薄膜を、ターゲットとして、その酸化物の多結晶焼結体を使用して、ＭＢＥ法、パルスレーザー蒸着法（ＰＬＤ法）等により成長させる方法が挙げられる。
【００５０】
得られた薄膜は、単結晶膜である必要はなく、多結晶膜でも、アモルファス膜でも良い。最後に、薄膜全体をカバーできるように高融点化合物、例えばＡｌ2Ｏ3を被せ、高温で、ＺｎＯ蒸気を含む大気圧中で加熱拡散処理を行なうことが好ましい。
【００５１】
ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ、又はＡｌ、ｍ＝１以上５０未満の整数）とＺｎＯ膜が相互に拡散・反応し、温度を適切に設定すれば、均一組成ＩｎＭＯ3（ＺｎＯ）ｍ'（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ、又はＡｌ、ｍ'＝１以上５０未満の整数）となる。ｍ'は、ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ、又はＡｌ、ｍ＝１以上５０未満の整数）とＺｎＯ膜厚比から決まるが、ＺｎＯ膜厚が５ｎｍ未満で、ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ、又はＡｌ、ｍ＝１以上５０未満の整数）膜厚が１００ｎｍを越える場合には、ｍ＝ｍ'である。
【００５２】
適切な温度は８００℃以上，１６００℃以下、より好ましくは１２００℃以上，１５００℃以下である。８００℃未満では拡散が遅く、均一組成のＩｎＭＯ3（ＺｎＯ）ｍ（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ、又はＡｌ、ｍ＝１以上５０未満の整数）が得られない。また，１６００℃を越えるとＺｎＯの蒸発が抑えられなくなり均一組成のＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ＝Ｉｎ，Ｆｅ，Ｇａ、又はＡｌ、ｍ＝１以上５０未満の整数）が得られない。
【００５３】
また、反応性固相エピタキシャル成長法で得られたＺｎＯを含むホモロガス単結晶膜は、化学量論組成に近く、室温では、１０８Ｗ・ｃｍ以上の高い絶縁性を示し、ノーマリーオフ電界効果型トランジスタに適している。
【００５４】
得られたＺｎＯを主たる構成成分として含有するホモロガス単結晶薄膜を活性層とした、トップゲート型ＭＩＳ電界効果型トランジスタを作製することができる。
【００５５】
先ず、基板上にエピタキシャル成長したＺｎＯを主たる構成成分として含有するホモロガス単結晶薄膜上にゲート絶縁膜及びゲート電極用の金属膜を形成する。ゲート絶縁膜には、Ａｌ2Ｏ3が最も適している。ゲート電極用金属膜は、Ａｕ，Ａｇ，Ａｌ、又はＣｕ等を用いることができる。光リソグラフィー法及びドライエッチング、又はリフトオフ法により、ゲート電極を作製し、最後に、ソース電極及びドレイン電極を作成する。
【００５６】
本実施形態の電界効果型トランジスタの形状は、トップゲート型ＭＩＳ電界効果型トランジスタ（ＭＩＳ−ＦＥＴ）、Ｊ−ＦＥＴ等も含まれる。
【００５７】
ＺｎＯを主たる構成成分として含有するホモロガスアモルファス薄膜を用いても、同様に、トップゲート型ＭＩＳ電界効果型トランジスタを作成することができる。また、アモルファス薄膜の場合は、エピタキシャル成長させる必要はないので、ＺｎＯエピタキシャル成長及び高温アニールプロセスを除くことができる。このために、ゲート電極を基板と膜の間に作りつけることが可能で、ボトムゲート型ＭＩＳ電界効果型トランジスタも作製することができる。
【００５８】
以下に実施例を挙げて詳細に説明する。
【００５９】
実施例１
１．単結晶ＩｎＧａＯ3（ＺｎＯ）5薄膜の作製
シリコン単結晶基板上にＰＬＤ法により厚み２ｎｍのＺｎＯ薄膜を基板温度７００℃でエピタキシャル成長させた。次に、基板温度を室温まで冷却し、そのＺｎＯエピタキシャル薄膜上にＰＬＤ法により、厚み１５０ｎｍの多結晶ＩｎＧａＯ3（ＺｎＯ）5薄膜を堆積させた。こうして作製した二層膜を大気中に取り出し、電気炉を用いて、大気中、１４００℃、３０ｍｉｎ加熱拡散処理した後、室温まで冷却した。
２．ＭＩＳＦＥＴ素子の作製
フォトリソグラフィー法により、トップゲート型ＭＩＳＦＥＴ素子を作製した。ソースとドレイン電極及びゲート絶縁膜にはＡｕ及びアモルファスＡｌ2Ｏ3をそれぞれ用いた。チャネル長及びチャネル幅はそれぞれ０．０５ｍｍ及び０．２ｍｍである。
【００６０】
図８は、本発明の第２の撮像素子の一実施形態であるＣＣＤ撮像素子の断面図である。
【００６１】
尚、図５に示すＣＣＤ撮像素子３０と同じ構成要素には同一の符号を付し、異なる点について説明する。
【００６２】
図８に示すＣＣＤ撮像素子４０は、図５に示すＣＣＤ撮像素子３０と比較し、受光部ＰＤ１３への入射光の光路に重なる位置に光透過性半導体により形成されたメモリ４１＿１が備えられている点が異なっている。また、透明絶縁層１６＿２上には、マイクロレンズ４５が備えられている点も異なっている。
【００６３】
本実施形態のＣＣＤ撮像素子４０は、受光部ＰＤ１３への入射光の光路に重なる位置に光透過性半導体により形成されたメモリ４１＿１を備えたものであるため、入射光はそのメモリ４１＿１を通過して受光部ＰＤ１３に入射される。従って、受光部ＰＤ１３と同一平面上にメモリを備える技術と比較し、ＣＣＤ撮像素子４０の面積を小さく抑えることができる。
【００６４】
尚、ここでは、メモリ４１＿１を、受光部ＰＤ１３とカラーフィルタ１７Ｒ，１７Ｇ，１７Ｂ間に備えた例であるが、このメモリ４１＿１を、カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂとマイクロレンズ４５間に備えてもよい。
【００６５】
また、マイクロレンズ４５（もしくはカラーフィルタ１７Ｒ，１７Ｇ，１７Ｂ）と受光部ＰＤ１３間は、光を集光して境界面での乱反射を防止するために、所定の距離を確保する必要がある。本実施形態では、この距離（スペース）を利用してメモリ４１＿１が形成されているため、ＣＣＤ撮像素子４０のスペースの有効利用が図られている。
【００６６】
ここで、メモリ４１＿１には、ＣＣＤ撮像素子４０の欠陥画素の位置情報が記憶される。このため、撮影装置であるデジタルカメラ側のＲＯＭにＣＣＤ撮像素子の欠陥画素の位置情報を記憶する技術と比較し、それらＲＯＭとＣＣＤ撮像素子とを一対一で管理する必要もなく、またＣＣＤ撮像素子を構成する複数の受光用フォトダイオードと同一平面上に欠陥画素の位置情報を記憶させるためのメモリを備える場合と比較し、ＣＣＤ撮像素子４０の面積が小さく抑えられている。
【００６７】
さらに、メモリ４１＿１には、ＣＣＤ撮像素子４０の駆動に必要な情報、及び／又は、このＣＣＤ撮像素子４０から読み出した画像信号に対する画像処理に必要な情報が記憶される。このため、詳細は後述するが、ＣＣＤ撮像素子４０および撮影レンズを備えたカメラヘッドと、そのカメラヘッドが交換自在に装着されるカメラ本体とを備えたカメラシステムにおいて、カメラ本体設計時に想定していなかったＣＣＤ撮像素子に対応することができる。
【００６８】
図９は、図８に示すＣＣＤ撮像素子の構成およびカメラシステムの構成の一部を示す図である。
【００６９】
図９に示すＣＣＤ撮像素子４０には、図８に示すメモリ４１＿１を有する画素エリア＆メモリエリア４１と、メモリ管理回路４２と、水平転送ＣＣＤ部４３と、セレクタ４４とが備えられている。
【００７０】
一方、カメラシステム１００側には、セレクタ１３１と、垂直転送ＣＣＤ駆動回路１３２と、メインメモリ１３３とが備えられている。
【００７１】
ＣＣＤ撮像素子４０の受光部ＰＤ１３から画像信号を読み出す場合は、メモリ管理回路４２でセレクタ４４が入力側に切り換えられる。これにより、垂直転送ＣＣＤ駆動回路１３２からの同期信号が、セレクタ１３１，配線１１０，セレクタ４４を経由して画素エリア＆メモリエリア４１に入力され、この同期信号に同期して、受光部ＰＤ１３から画像信号が水平転送ＣＣＤ部４３を経由して読み出される。
【００７２】
一方、ＣＣＤ撮像素子４０のメモリ４１＿１に記憶された情報をメインメモリ１３３に記憶する場合は、メモリ管理回路４２でセレクタ４４が出力側に切り換えられる。これにより、画素エリア＆メモリエリア４１を構成するメモリ４１＿１の情報が、セレクタ４４，配線１１０，セレクタ１３１を経由して読み出されてメインメモリ１３３に記憶される。このように、このＣＣＤ撮像素子４０では、受光部ＰＤ１３駆動用の配線１１０がメモリ４１＿１のアクセス用のデータバスとして利用される。このため、ＣＣＤ撮像素子４０の面積がさらに小さく抑えられている。尚、メモリ４１＿１の情報は、電源投入時（起動時）に読み出される。
【００７３】
図１０は、本発明の撮像素子の他の一実施形態であるＣＭＯＳ撮像素子の構成およびカメラシステムの構成の一部を示す図である。
【００７４】
図１０に示すＣＭＯＳ撮像素子５０には、画素エリア＆メモリエリア５１と、メモリ管理回路５２と、画像信号管理回路５３と、セレクタ５４とが備えられている。
【００７５】
一方、カメラシステム２００側には、セレクタ２０１と、メインメモリ２０２と、ＡＤ変換器２０３とが備えられている。
【００７６】
ＣＭＯＳ撮像素子５０から画像信号を読み出す場合は、画像信号管理回路５３でセレクタ５４が制御されて、画素エリア＆メモリエリア５１から画像信号が、セレクタ５４，配線２０４，セレクタ２０１を経由してＡＤ変換器２０３に読み出される。
【００７７】
一方、ＣＭＯＳ撮像素子５の画素エリア＆メモリエリア５１内のメモリ情報をメインメモリ２０３に記憶する場合は、メモリ管理回路５２でセレクタ５４が制御されて、その画素エリア＆メモリエリア５１内のメモリ情報が、セレクタ５４，配線２０４，セレクタ２０１を経由してメインメモリ２０２に記憶される。ＣＭＯＳ撮像素子５０では、画像信号を読み出すための配線２０４は複数本備えられているため、この配線２０４を利用してＣＭＯＳ撮像素子５０のメモリ情報を読み出す。このため、ＣＭＯＳ撮像素子５０の面積が小さく抑えられている。
【００７８】
図１１は、図９に示すＣＣＤ撮像素子が組み込まれたカメラシステムを示す図である。
【００７９】
図１１には、撮影レンズとＣＣＤ撮像素子を備えたカメラヘッド１０１ａと、そのカメラヘッド１０１ａが交換自在に装着されるカメラ本体１０１ｂとを備えたカメラシステム１００が示されている。
【００８０】
図１１に示すように、カメラ本体１０１ｂの中央には、多数のマウント接点を持つヘッドマウント１１０ｂが設けられ、またカメラヘッド１０１ａ側にも同様のマウント部が設けられている。双方のマウント接点の位置がそれぞれ合うように図中の一点鎖線に沿ってカメラヘッド１０１ａがカメラ本体１０１ｂに機械的に装着されると、多数のマウント接点同士が各々接続されてカメラヘッド１０１ａとカメラ本体１０１ｂとが電気的にも接続される。
【００８１】
このカメラシステム１００は、カメラ本体１０１ｂ側にバッテリが配備され、そのバッテリからカメラ本体１０１ｂに電力が供給されるとともに、カメラヘッド１０１ａとカメラ本体１０１ｂとの双方が備える多数のマウント接点の中の電力用接点を通してカメラヘッド１０１ａにも電力が供給される構成になっている。その電力用の接点を通してカメラ本体１０１ｂのバッテリの電力がカメラヘッド１０１ａに供給されると、カメラヘッド１０１ａとカメラ本体１０１ｂとの双方がともに動作状態になる。
【００８２】
また、カメラ本体１０１ｂの上面には、レリーズ釦１１３ｂと、撮影モードや再生モード等を切り替えるためのモードダイヤル１１４ｂが配備されている。また、カメラ本体１０１ｂの前面にはＡＷＢセンサ１１１ｂや閃光発光窓１１２ｂが設けられている。
【００８３】
図１２は、図１１のカメラシステムを背面斜め上から見た外観斜視図である。
【００８４】
図１２に示すカメラシステム１００を構成するカメラ本体１０１ｂの背面には、スライド式の電源スイッチ１２１と、画像モニタ１２２が備えられている。画像モニタ１２２には、静止画撮影モードや動画撮影モードにおけるスルー画像や、再生モードにおいてメモリカードに記憶されている静止画像や動画像の画像データが読み出されてその画像データに基づく画像や、メニュー画面などが表示される。
【００８５】
また、画像モニタ１２２の右斜め上方には操作キーとして十字キー１２３が設けられており、画像モニタ１２２上にメニュー画面などが表示された場合には、その十字キー１２３のＵＰキー１２３ａ、ＤＯＷＮキー１２３ｂ、右キー１２３ｃ、左キー１２３ｄの４つのキーを操作することによってメニューの選択を行なうことができる。
【００８６】
さらに、その十字キー１２３の下方には、そのメニューを画像モニタ１２２上に表示させるためのメニューキー１２４と、そのメニューキー１２４の操作によりメニューが表示され、十字キー１２３のいずれかのキーにより画像モニタ１２２に表示されたメニュー画面の中の多数の選択項目のうちいずれかの項目が選択されたときに、その項目を実行するために操作される実行キー１２５と、その選択をキャンセルするために操作される取消キー１２６とが備えられている。
【００８７】
図１３は、図１２に示すカメラシステムの回路構成を示すブロック図である。
【００８８】
このカメラシステム１００には、カメラヘッド１０１ａを構成する撮影レンズ１０１ａ1とＣＣＤ撮像素子４０が備えられている。また、前述したセレクタ１３１と、垂直転送ＣＣＤ駆動回路１３２と、メインメモリ１３３とが備えられている。さらに、このカメラシステム１００には、このカメラシステム１００の動作を総括的に制御するＣＰＵ１４０と、閃光発光部１１２が備えられている。また、カメラシステム１００には、アナログ信号処理部１３４と、Ａ／Ｄ変換器１３５が備えられている。
【００８９】
撮影レンズ１０１ａ1を経由してきた被写体光は、ＣＣＤ撮像素子４０に入射される。このＣＣＤ撮像素子４０は、セレクタ１３１を介して、垂直転送ＣＣＤ駆動回路１３２からの信号に同期して、入射された被写体光を電気信号であるアナログの画像信号に変換して出力する。
【００９０】
ＣＣＤ撮像素子４０から出力されたアナログの画像信号は、アナログ信号処理部１３４でアナログ信号処理される。詳細には、このアナログ信号処理部１３４は、ＣＣＤ撮像素子４０から出力されたアナログ画像信号に対して雑音低減処理等を施し、その処理等が施されたアナログ画像信号を出力する。出力されたアナログ画像信号は、Ａ／Ｄ変換器１３５でデジタル画像信号に変換される。
【００９１】
また、カメラシステム１００には、デジタル信号処理部１３６と、テンポラリメモリ１３７と、圧縮伸長部１３８と、内蔵メモリ（またはメモリカード）１３９と、前述した画像モニタ１２２とが備えられている。Ａ／Ｄ変換器１３５から出力されたデジタル画像信号は、デジタル信号処理部１３６に入力される。デジタル信号処理部１３６は、入力されたデジタル画像信号に所定のデジタル信号処理を施して、テンポラリメモリ１３７に一時的に格納する。テンポラリメモリ１３７に格納されたデータは、圧縮伸長部１３８で圧縮されて内蔵メモリ（またはメモリカード）１３９に記録される。尚、撮影モードによっては、圧縮の過程を省いて内蔵メモリ１３９に直接記録してもよい。テンポラリメモリ１３７に格納されたデータは画像モニタ１２２に読み出され、これにより画像モニタ１２２に被写体の画像が表示される。
【００９２】
さらに、カメラシステム１００には、前述した図１２に示す電源スイッチ１２１，十字キー１２３等からなる操作スイッチ群１２０と、シャッタボタン１１４ｂとが備えられている。写真撮影にあたっては、操作スイッチ群１２０を操作して所望の撮影状態に設定してシャッタボタン１１４ｂを押下する。
【００９３】
図１４は、図１１に示すカメラシステムのＣＣＤ撮像素子における起動時と撮影時の動作を説明するための図である。
【００９４】
このカメラシステム１００では、レンズの情報や、ＣＣＤ撮像素子４０の駆動パターンデータを、ＣＣＤ撮像素子４０内のメモリに記憶しておき、図９を参照して説明したように起動時にカメラ本体１０１ｂ側に読み込むようにすれば、カメラヘッド１０１ａに別途専用のメモリを配備する必要はなく、且つ撮影時における画像信号の読出用の配線１１０を利用するため、専用の配線を設ける必要もない。また、カメラ本体１０１ｂの設計時に想定していなかった撮像素子やレンズが開発された場合であっても、メモリの情報を参照することにより、カメラ本体１０１ｂを改造する必要もなくなる。
【００９５】
尚、上述した本実施形態では、デジタルカメラの例で説明したが、これに限られるものではなく、本発明は、携帯電話に搭載されるカメラやビデオカメラ等であってもよい。
【図面の簡単な説明】
【００９６】
【図１】本発明のＣＣＤ撮像素子の第１実施形態の断面図である。
【図２】図１に示すＣＣＤ撮像素子を構成する受光部ＰＤおよび透明垂直転送路を上から見た図である。
【図３】比較例としてのＣＣＤ撮像素子を構成する受光部ＰＤおよび透明垂直転送路を上から見た図である。
【図４】本発明のＣＣＤ撮像素子の第２実施形態の作成手順を示した断面図である。
【図５】本発明の第１の撮像素子の一実施形態であるＣＣＤ撮像素子の断面図である。
【図６】図５に示す透明トランジスタの作成手順を示した断面図である。
【図７】透明電極を有するＰ1層，Ｎ層，Ｐ2層を上から見た図である。
【図８】本発明の第２の撮像素子の一実施形態であるＣＣＤ撮像素子の断面図である。
【図９】図８に示すＣＣＤ撮像素子の構成およびカメラシステムの構成の一部を示す図である。
【図１０】本発明の撮像素子の他の一実施形態であるＣＭＯＳ撮像素子の構成およびカメラシステムの構成の一部を示す図である。
【図１１】図９に示すＣＣＤ撮像素子が組み込まれたカメラシステムを示す図である。
【図１２】図１１のカメラシステムを背面斜め上から見た外観斜視図である。
【図１３】図１２に示すカメラシステムの回路構成を示すブロック図である。
【図１４】図１１に示すカメラシステムのＣＣＤ撮像素子における起動時と撮影時の動作を説明するための図である。
【符号の説明】
【００９７】
１０，２０，３０，４０  ＣＣＤ撮像素子
１１，２１  Ｐ型基板
１２，２２  蓄積ＣＣＤ部
１３，２３  受光部ＰＤ
１４，２５ａ  透明転送電極
１５，２５  透明垂直転送路
１６＿１，１６＿２，２６＿１，２６＿２，３１＿１，３１＿５  透明絶縁層
１７Ｒ，１７Ｇ，１７Ｂ，２７  カラーフィルタ
３１  透明トランジスタ
３１＿２  Ｐ1層
３１＿２ａ，３１＿３ａ，３１＿４ａ  透明電極
３１＿３  Ｎ層
３１＿４  Ｐ2層
４１，５１  画素エリア＆メモリエリア
４１＿１  メモリ
４２，５２  メモリ管理回路
４３  水平転送ＣＣＤ部
４４，１３１，５４，２０１  セレクタ
４５  マイクロレンズ
５０  ＣＭＯＳ撮像素子
５３  画像信号管理回路
１００，２００  カメラシステム
１０１ａ  カメラヘッド
１０１ａ1  撮影レンズ
１０１ｂ  カメラ本体
１１０，２０４  配線
１１０ｂ  ヘッドマウント
１１１ｂ  ＡＷＢセンサ
１１２ｂ  閃光発光窓
１１３ｂ  レリーズ釦
１１４ｂ  モードダイヤル
１２０  操作スイッチ群
１２１  電源スイッチ
１２２  画像モニタ
１２３  十字キー
１２３ａ  ＵＰキー
１２３ｂ  ＤＯＷＮキー
１２３ｃ  右キー
１２３ｄ  左キー
１２４  メニューキー
１２５  実行キー
１２６  取消キー
１３２  垂直転送ＣＣＤ駆動回路
１３３，２０２  メインメモリ
１３４  アナログ信号処理部
１３５  Ａ／Ｄ変換器
１３６  デジタル信号処理部
１３７  テンポラリメモリ
１３８  圧縮伸長部
１３９  内蔵メモリ
１４０  ＣＰＵ
２０３  ＡＤ変換器
【図１】
2006237253.tif 000003
【図２】
2006237253.tif 000004
【図３】
2006237253.tif 000005
【図４】
2006237253.tif 000006
【図５】
2006237253.tif 000007
【図６】
2006237253.tif 000008
【図７】
2006237253.tif 000009
【図８】
2006237253.tif 000010
【図９】
2006237253.tif 000011
【図１０】
2006237253.tif 000012
【図１１】
2006237253.tif 000013
【図１２】
2006237253.tif 000014
【図１３】
2006237253.tif 000015
【図１４】
2006237253.tif 000016