(57)【要約】【課題】  ワイヤボンディングの作業性を低下させることなく、高集積化、小型化が可能な半導体装置の製造方法及び半導体装置を提供する。【解決手段】  ＩＣチップ１０上に絶縁層１３を形成する工程と、ホール１５を絶縁層１３に形成するホール形成工程と、ホール１５に端部で連通する溝を絶縁層１３に形成する溝形成工程と、溝及びホール１５に導電性材料５を埋め込む埋込工程と、導電性材料５の表面を平坦化する研磨工程と、溝に埋め込まれた導電性材料５の上面の一部又は全部とホール１５に埋め込まれた導電性材料５の側面の一部又は全部とを露呈させてボンディングパッド５を形成するパッド形成工程と、を備える。【選択図】        図９
2006237086.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップ上に絶縁層を形成する工程と、
ホールを前記絶縁層に形成するホール形成工程と、
前記ホールに端部で連通する溝を前記絶縁層に形成する溝形成工程と、
前記溝及び前記ホールに導電性材料を埋め込む埋込工程と、
前記導電性材料の表面を平坦化する研磨工程と、
前記溝に埋め込まれた前記導電性材料の上面の一部又は全部と、前記ホールに埋め込まれた前記導電性材料の側面の一部又は全部と、を露呈させてボンディングパッドを形成するパッド形成工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記ホール形成工程は、複数の前記ＩＣチップ間に形成されるスクライブラインに隣接するように前記ホールを形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ＩＣチップと前記絶縁層との間にエッチングストップ層を形成する工程を備え、
前記スクライブラインは、前記エッチングストップ層によってその層厚が定まるように形成されることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ホール形成工程は、前記ＩＣチップの上層に形成された配線に通じるビアホールを同時に形成する工程であって、
前記溝形成工程は、前記ホール及び前記ビアホールに連通する前記溝を形成する工程であって、
前記埋込工程は、前記溝及び前記ホール及び前記ビアホールに導電性材料を埋め込む工程であることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記ホールに埋め込まれた前記導電性材料の露呈面が装置側面になるように形成されることを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記ホール形成工程は、前記ＩＣチップの上層に形成された配線に通じるビアホールを同時に形成する工程であって、
前記溝形成工程は、前記ビアホールに連通する第２の溝を前記絶縁層に同時に形成する工程であって、
前記埋込工程は、前記第２の溝及び前記ビアホールに導電性材料を同時に埋め込む工程であって、
前記研磨工程は、前記第２の溝及び前記ビアホールに埋め込まれた前記導電性材料の表面を同時に平坦化する工程であって、
前記パッド形成工程は、前記第２の溝及び前記ビアホールに埋め込まれた前記導電性材料の上面の一部又は全部を露呈させて第２のボンディングパッドを同時に形成する工程であることを特徴とする請求項１〜請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記パッド形成工程は、前記絶縁層の一部をエッチングで除去する工程であることを特徴とする請求項１〜請求項６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記導電性材料は、銅又はアルミニウムであることを特徴とする請求項１〜請求項７のいずれかに記載の半導体装置の製造方法。
【請求項９】
請求項１〜請求項８のいずれかに記載の半導体装置の製造方法で製造されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法及び半導体装置に関し、特に、多数のボンディングパッドを備える半導体装置の製造方法及び半導体装置に関するものである。
【背景技術】
【０００２】
従来から、半導体装置では、装置の高集積化、小型化を達成するために、回路、配線、素子等が配列されたＩＣチップ上に絶縁層を介してボンディングパッドを配列したものが知られている（例えば、特許文献１等参照。）。
【０００３】
詳しくは、半導体装置の表面には、ボンディングパッドが複数配列されている。これらのボンディングパッドは、それぞれ、絶縁層に形成されたビアホールに埋め込まれた導電性材料を介して、下層のＩＣチップにおけるメタル配線に接続されている。こうして、半導体装置外から装置内のＩＣチップに対して、ボンディングパッドを介して電気信号の入出力がおこなわれることになる。
このように構成された半導体装置は、ボンディングパッドをＩＣチップの上層に配列したもの（ボンディングパッドが回路、配線、素子等の一部と同一面上に配列されるものである。）に比べて、装置を高集積化、小型化することができる。
【０００４】
一方、特許文献２等には、半導体装置の回路領域を広げることを目的として、半導体回路の周囲に配列される複数のボンディングパッドを、装置側面に設ける技術が開示されている。
【０００５】
【特許文献１】特開平６−２７５７９４号公報
【特許文献２】特開２００１−３３２５７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の技術は、半導体装置をさらに高集積化、小型化するのに限界があった、すなわち、ボンディング工程における機械的、物理的な制約からボンディングパッド自体の高集積化、小型化には限界があるために、ＩＣチップの高集積化、小型化が達成できても装置全体の高集積化、小型化には限界があった。
【０００７】
ＩＣチップ上に絶縁層を介してボンディングパッドを配列した場合や、ボンディングパッドを密集配列（例えば、千鳥状配列等である。）した場合等であっても、上述の問題を充分に解決することはできなかった。
【０００８】
一方、上述した特許文献２等の技術は、半導体回路の周囲に配列される複数のボンディングパッドを装置側面に設けるものであって、上述した問題を直接的に解決する効果が期待できない。さらに、装置側面に設けられるボンディングパッドは、ダイシングによって形成されるものであるために、パッド面が粗くなってワイヤボンディングの作業性が低くなる可能性が高かった。
【０００９】
この発明は、上述のような課題を解決するためになされたもので、ワイヤボンディングの作業性を低下させることなく、高集積化、小型化が可能な半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の請求項１記載の発明にかかる半導体装置の製造方法は、ＩＣチップ上に絶縁層を形成する工程と、ホールを前記絶縁層に形成するホール形成工程と、前記ホールに端部で連通する溝を前記絶縁層に形成する溝形成工程と、前記溝及び前記ホールに導電性材料を埋め込む埋込工程と、前記導電性材料の表面を平坦化する研磨工程と、前記溝に埋め込まれた前記導電性材料の上面の一部又は全部と、前記ホールに埋め込まれた前記導電性材料の側面の一部又は全部と、を露呈させてボンディングパッドを形成するパッド形成工程と、を備えたものである。
【００１１】
また、請求項２記載の発明にかかる半導体装置の製造方法は、前記請求項１に記載の発明において、前記ホール形成工程を、複数の前記ＩＣチップ間に形成されるスクライブラインに隣接するように前記ホールを形成する工程としたものである。
【００１２】
また、請求項３記載の発明にかかる半導体装置の製造方法は、前記請求項２に記載の発明において、前記ＩＣチップと前記絶縁層との間にエッチングストップ層を形成する工程を備え、前記スクライブラインは、前記エッチングストップ層によってその層厚が定まるように形成されるものである。
【００１３】
また、請求項４記載の発明にかかる半導体装置の製造方法は、前記請求項１〜請求項３のいずれかに記載の発明において、前記ホール形成工程は、前記ＩＣチップの上層に形成された配線に通じるビアホールを同時に形成する工程であって、前記溝形成工程は、前記ホール及び前記ビアホールに連通する前記溝を形成する工程であって、前記埋込工程を、前記溝及び前記ホール及び前記ビアホールに導電性材料を埋め込む工程としたものである。
【００１４】
また、請求項５記載の発明にかかる半導体装置の製造方法は、前記請求項１〜請求項４のいずれかに記載の発明において、前記ホールに埋め込まれた前記導電性材料の露呈面が装置側面になるように形成されるものである。
【００１５】
また、請求項６記載の発明にかかる半導体装置の製造方法は、前記請求項１〜請求項５のいずれかに記載の発明において、前記ホール形成工程は、前記ＩＣチップの上層に形成された配線に通じるビアホールを同時に形成する工程であって、前記溝形成工程は、前記ビアホールに連通する第２の溝を前記絶縁層に同時に形成する工程であって、前記埋込工程は、前記第２の溝及び前記ビアホールに導電性材料を同時に埋め込む工程であって、前記研磨工程は、前記第２の溝及び前記ビアホールに埋め込まれた前記導電性材料の表面を同時に平坦化する工程であって、前記パッド形成工程を、前記第２の溝及び前記ビアホールに埋め込まれた前記導電性材料の上面の一部又は全部を露呈させて第２のボンディングパッドを同時に形成する工程としたものである。
【００１６】
また、請求項７記載の発明にかかる半導体装置の製造方法は、前記請求項１〜請求項６のいずれかに記載の発明において、前記パッド形成工程を、前記絶縁層の一部をエッチングで除去する工程としたものである。
【００１７】
また、請求項８記載の発明にかかる半導体装置の製造方法は、前記請求項１〜請求項７のいずれかに記載の発明において、前記導電性材料を、銅又はアルミニウムとしたものである。
【００１８】
また、この発明の請求項９記載の発明にかかる半導体装置は、請求項１〜請求項８のいずれかに記載の半導体装置の製造方法で製造されたものである。
【発明の効果】
【００１９】
本発明は、溝に埋め込まれた導電性材料の上面の一部又は全部と、溝の端部に連通するホールに埋め込まれた導電性材料の側面の一部又は全部と、を露呈させてボンディングパッドを形成している。これにより、ワイヤボンディングの作業性を低下させることなく、高集積化、小型化が可能な半導体装置の製造方法及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
実施の形態．
以下、この発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
【００２１】
図１は、本実施の形態における半導体装置を示す上面図である。図２は、図１の半導体装置のＸ−Ｘ断面を示す断面図である。
図１に示すように、半導体装置１の上面部２には、複数のボンディングパッド５、６が千鳥状に配列されている。なお、本実施の形態においては、図１の領域Ｄに示すボンディングパッド５、６がＩ／Ｏパッドとして用いられている。また、上面部２の中央には、内部回路領域２ａが設けられている。これらの構成は、本発明の形態を限定するものではない。
【００２２】
本実施の形態の半導体装置１において、特徴的な構成は、上面部２の外周に配列されたボンディングパッド５が装置上面及び装置側面に露呈している点である（図２を参照できる。）。なお、上面部２の外周以外に配列されたボンディングパッド６（第２のボンディングパッド）は、装置上面のみに露呈している。
【００２３】
このような構成によって、上面部２に配列されるすべてのボンディングパッドを装置上面のみに露呈させる場合に比べて、上面部２の面積を狭小化することができる。すなわち、上面部２の外周に配列されるボンディングパッド５を装置上面及び装置側面に分けるように設置することで、ボンディングパッド５の上面側の面積を小さくすることができる。これにより、半導体装置１全体の大きさを小型化することができる。また、本実施の形態の場合には、Ｉ／Ｏ領域Ｄも小さくすることができることになる。
【００２４】
ここで、図２において、１は半導体装置（製品チップ）、５は銅、アルミニウム等の導電性材料からなり装置上面及び装置側面に露呈するボンディングパッド、６は銅、アルミニウム等の導電性材料からなり装置上面のみに露呈するボンディングパッド（第２のボンディングパッド）、１０はトランジスタ等の回路が形成されたＩＣチップ、１１はＩＣチップ１０の最上層に形成されたメタル配線（配線層）、１２はキャップレイヤーとしても機能するエッチングストップ層、１３は酸化膜等からなる絶縁層、１６はボンディングパッド５、６をメタル配線１１に接続するために形成されたビアホール、１７はパッシベーションとして機能する窒化膜、を示す。
【００２５】
以下、図３〜図９にて、本実施の形態における半導体装置１の製造方法（製造手順）について詳述する。
図３を参照して、まず、回路、配線、素子等が形成されたＩＣチップ１０（ＬＳＩチップ）がスクラブライン２０を挟んで複数形成される。ＩＣチップ１０の最上層にはメタル配線１１が形成される。メタル配線１１は、銅、アルミニウム等からなり、ダマシン法により形成することができる。
【００２６】
その後、ＩＣチップ１０上にエッチングストップ層１２が形成される（図３の状態である。）。エッチングストップ層１２は、５００〜２０００オングストロームの層厚の窒化膜等で形成することができる。エッチングストップ層１２を設けることで、その後におこなわれるエッチング工程でメタル配線１１がエッチングされるのを防止するとともに、メタル配線１１の材料が拡散するのを防止することができる。さらに、エッチングストップ層１２は、スクラブライン２０の最終的な層厚を定めることになる。
【００２７】
その後、図４に示すように、エッチングストップ層１２が形成されたＩＣチップ１０上に、酸化膜等からなる絶縁層１３が５０００〜３００００オングストロームの層厚で形成される。この絶縁層１３の層厚によって、ボンディングパッド５の側面の高さが定められる（図２を参照できる。）。
【００２８】
その後、図５に示すように、ホール１５とビアホール１６とが絶縁層１３に同時に形成される（ホール形成工程である。）。
ここで、絶縁層１３に形成されるビアホール１６は、ボンディングパッド５と第２のボンディングパッド６とをそれぞれメタル配線１１に接続するためのものである。これに対して、絶縁層１３に形成されるホール１５は、ボンディングパッド５の側面（半導体装置１の装置側面となる露呈面である。）を形成するためのものである。すなわち、ホール１５は、スクラブライン２０に隣接するように形成されることになる。
【００２９】
その後、図６に示すように、ダマシン法によってボンディングパッド５、６を形成するための溝２５、２６が絶縁層に同時に形成される（溝形成工程である。）。
詳しくは、外周部に配列されるボンディングパッド５用の溝２５は、ホール１５に対して端部（側部）で連通するように形成されるとともに、ビアホール１６に対して連通するように形成される。また、中央部に配列されるボンディングパッド６用の溝２６（第２の溝）は、ビアホール１６のみに連通するように形成される。なお、溝形成工程において、スクラブライン２０の領域の絶縁層１３はそのまま残される。
【００３０】
その後、図７に示すように、溝２５、２６、ホール１５、ビアホール１６にアルミニウム、銅等の導電性材料５、６が埋め込まれる（埋込工程である。）。さらに、デポされた導電性材料５、６の表面（上面）が、ＣＭＰ（メカノケミカル研磨）によって平坦化される（研磨工程である。）。こうして、導電性材料が溝２５、２６、ホール５、ビアホール６のみにきれいに残留して、導電性材料がボンディングパッド５、６として機能することになる。このように形成されたボンディングパッド５、６の上面はＣＭＰによって高精度に平坦化されているために、ワイヤボンディングの作業性が向上されることになる。
【００３１】
その後、図８に示すように、導電性材料５、６上に窒化膜１７が１００００オングストローム程度の層厚で形成され、さらに窒化膜１７上の一部にレジスト１８が形成される。
さらに、図９に示すように、レジスト１８をマスクとした写真製版によって不要な窒化膜１７がエッチングされて、さらに不要な絶縁層１３（スクラブライン２０上の絶縁層１３である。）とレジスト１８とがエッチングされる。このとき、ＩＣチップ１０上の絶縁層１３は、レジスト１８とボンディングパッド５、６とによってエッチングされずに残留する。さらに、スクラブライン２０も、エッチングストップ層１２によって、必要以上にエッチングされずに残留する。
なお、レジスト１８に覆われて残留する窒化膜１７は、パッシベーションとして機能して、ボンディングパッド５、６の上面における露呈範囲（開口範囲）を定めることになる。
【００３２】
こうして、最終的に、溝２５に埋め込まれた導電性材料の上面の一部と、ホール１５に埋め込まれた導電性材料の側面と、が露呈されて、外周部のボンディングパッド５が形成される（パッド形成工程である。）。同時に、溝２６に埋め込まれた導電性材料の上面の一部が露呈させて、中央部のボンディングパッド６が形成される。
その後、スクラブライン２０を分割する分割工程や、ボンディングパッド６にボンディングワイヤを接続するワイヤボンディング工程や、上面部を樹脂封止するパッケージ工程等を経て、最終的に半導体装置１が完成されることになる。
【００３３】
ここで、外周部に形成されるボンディングパッド５の側面は、上述したように、スクラブライン２０上の絶縁層１３をエッチングで除去する工程によって、露呈面として形成されるものである。これにより、ダイシングによりボンディングパッド５の側面を形成した場合に比べて、その表面（側面）を平坦化することができる。したがって、ボンディングパッド５の上面を用いたワイヤボンディングに加えて、側面を用いたワイヤボンディングも高い作業性にておこなうことが可能になって、ワイヤボンディングの自由度が高められる。また、ボンディングパッド５の上面及び側面を用いたバンプ構造とすることもできる。
【００３４】
以上説明したように、本実施の形態では、溝２５に埋め込まれた導電性材料の上面の一部又は全部と、溝２５の端部に連通するホール１５に埋め込まれた導電性材料の側面の一部又は全部と、を露呈させてボンディングパッド５を形成している。これにより、半導体装置１の製造工程においてワイヤボンディングの作業性を低下させることなく、半導体装置１の高集積化、小型化が可能になる。
【００３５】
なお、本発明が本実施の形態に限定されず、本発明の技術思想の範囲内において、本実施の形態の中で示唆した以外にも、本実施の形態は適宜変更され得ることは明らかである。また、前記構成部材の数、位置、形状等は本実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【図面の簡単な説明】
【００３６】
【図１】この発明の実施の形態における半導体装置を示す上面図である。
【図２】図１の半導体装置のＸ−Ｘ断面を示す断面図である。
【図３】図１の半導体装置を製造するための第１の手順を示す断面図である。
【図４】図３に続く第２の手順を示す断面図である。
【図５】図４に続く第３の手順を示す断面図である。
【図６】図５に続く第４の手順を示す断面図である。
【図７】図６に続く第５の手順を示す断面図である。
【図８】図７に続く第６の手順を示す断面図である。
【図９】図８に続く第７の手順を示す断面図である。
【符号の説明】
【００３７】
１  半導体装置、
２  上面部、２ａ  内部回路領域、
５  ボンディングパッド（導電性材料）、
６  ボンディングパッド（第２のボンディングパッド、導電性材料）、
１０  ＩＣチップ、  １１  メタル配線（配線層）、
１２  エッチングストップ層、  １３  絶縁層、
１５  ホール、  １６  ビアホール、
１７  窒化膜、  １８  レジスト、
２０  スクライブライン、
２５  溝、  ２６  溝（第２の溝）。
【図１】
2006237086.tif 000003
【図２】
2006237086.tif 000004
【図３】
2006237086.tif 000005
【図４】
2006237086.tif 000006
【図５】
2006237086.tif 000007
【図６】
2006237086.tif 000008
【図７】
2006237086.tif 000009
【図８】
2006237086.tif 000010
【図９】
2006237086.tif 000011