(57)【要約】【課題】  半導体装置の実装に際してのアンダーフィル注入の構成を省略する。【解決手段】  印刷方法を用いて、半導体装置１０のバンプ１５ａ形成面のバンプ１５ａ間に、所定層厚で応力緩和物質２１を埋め込む。応力緩和物質２１で構成された応力緩和層２０を、バンプ１５ａ間等、バンプ１５ａ周囲に設けることで、フェースダウン実装に際しての半導体装置１０と実装用の基板３０との間にアンダーフィルを注入する構成を省くことができる。応力緩和物質２１としては、例えばポリイミド等の熱硬化性樹脂、あるいは熱可塑性樹脂を用いることができる。【選択図】  図１
2006237198.tif 000002
【特許請求の範囲】
【請求項１】
実装時に基板の実装面に対面させた状態で基板側の電極と接続する複数の外部端子と、
外部端子間を、前記外部端子の横方向における最大周囲位置以上、前記外部端子の上端位置未満の範囲内の高さで埋める応力緩和層と、を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記外部端子と、前記外部端子に接続される回路と、前記応力緩和層とは、ウエハの状態で形成されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記応力緩和層は、熱可塑性樹脂で形成されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
周囲に前記応力緩和層を設けた前記外部端子の露出部分は、その高さが５０μｍ以下に設定されていることを特徴とする半導体装置。
【請求項５】
実装時に基板の実装面に対面させた状態で基板側の電極と接続する外部端子を設けた半導体装置の外部端子形成面に、印刷により、前記外部端子の周囲に応力緩和層を設けることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造技術に関し、特に、チップサイズパッケージ（CSP: Chip Size Package）等のウエハレベルの小型サイズの半導体装置に適用して有効な技術である。
【背景技術】
【０００２】
以下に説明する技術は、本発明を完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体装置（半導体チップ）を搭載した電子機器等の小型化、高性能化、高機能化に伴い、搭載される半導体装置の小型化、多ピン化等が求められている。かかる要請に応えるべく、半導体装置のサイズは、チップとほぼ同等の大きさまで低減されている。
【０００４】
さらに、近年は、これまでは後工程として位置づけられていたパッケージング処理を、前工程のウエハプロセス工程に組み込むことで、半導体装置のより高性能化、低廉化等を併せて実現できるような技術革新が図られている。かかる技術は、ウエハレベルパッケージ（WLP: Wafer Level Package ）、あるいはウエハプロセスパッケージ（WPP: Wafer Process Package ）等として知られている。
【０００５】
例えば、ウエハプロセスパッケージの構成を適用した半導体装置は、前工程のウエハプロセスの段階で、ウエハ状態で所定の回路形成、バンプ（突起電極）等の外部端子の形成、所要の樹脂封止処理等が施され、併せて所定の検査が行われた後に、チップ毎に個片化することで製造される。個片化された半導体装置は、その後に所要の基板に実装されることとなる。
【０００６】
かかる構成のウエハプロセスパッケージの実装では、搭載面積を小さく、半導体装置の外部端子と基板の対応する電極との接続長を短くするために、半導体装置の外部端子であるバンプを、向かい合わせにした基板の対応する電極に接合するフリップチップボンディング技術が採用されている。基板側の電極とバンプとのかかる電気的接合においては、両者の間にアンダーフィルと呼ばれる樹脂が注入され、チップ側と基板側の熱膨張係数の差に基づく応力のバンプへの集中を抑え、バンプとアンダーバンプメタルとの剥がれを防止する対策が必要とされている。すなわち、アンダーフィルの構成が、バンプへの応力緩和機能を果たしていることとなる。
【０００７】
かかるバンプへの応力緩和に関しては、特許文献１に、ウエハレベルパッケージの構成として、バンプ形成後に非感光性樹脂からなる最上層を外部端子上に全面に設け、その後、プラズマ等を用いたドライエッチングにより一部を物理的に除去することで、外部端子の少なくとも先端部を露出させる構成が開示されている。バンプの周囲に残された非感光性樹脂からなる最上層が、外部端子に加えられる応力（熱ストレス）の緩和機能を果たすと述べられている。
【特許文献１】国際公開ＷＯ０１／７１８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明者は、以前より、ウエハプロセスパッケージの実装に際してのアンダーフィルの構成を省略することができないかと考えていた。これまでは、半導体装置と基板とに生ずる熱膨張係数の差により、バンプに応力が集中してバンプとアンダーバンプメタルとの間に剥離が生ずるため、かかる障害を防止するためにはアンダーフィルが必要とされてきた。かかる剥離が生じないように機械的強度を確保するためには、アンダーフィルの構成が必須と考えられていた。
【０００９】
しかし、アンダーフィルプロセスは、バンプと基板の狭い隙間に所要の粘度等に調製した樹脂を注入するため、決して簡単なプロセスではなく、プロセスコストも高コストとなり、生産コストの低減化が求められる中、その対策が必要な状況となってきた。特に、近年の高集積化、小型化等の要請に伴い、半導体装置と基板の狭ピッチ化が進められ、アンダーフィル注入技術にもその限界が見えてきた。一般的には、半導体装置と基板とのギャップが５０μｍ程度ないと、アンダーフィルの注入はできないと言われている。
【００１０】
また、かかるアンダーフィルの注入は、半導体装置を基板に実装するに際して必要となるため、アンダーフィルのプロセスは、専ら顧客側で実施することとなる。そのため、かかるアンダーフィルの構成が必須とされる半導体装置は、実装に際して顧客側に相応の負担をかけることとなり、その拡販の妨げとなる場合が往々にして見られた。
【００１１】
このような状況下、本発明者は、アンダーフィルの構成を必要としないアンダーフィルレスの構成が図れないかと考えた。
【００１２】
特許文献１には、アンダーフィルレスを特に意識した記載は認められないものの、前述の如く、ウエハレベルパッケージの構成において、バンプの周囲に設けた樹脂層に応力緩和機能を努めさせる構成が開示されている。確かに優れた発明ではあるが、しかし、開示の構成では、バンプの周面を薄く樹脂層が包み込む構成でしかなく、さらに特許文献1には根本周囲のみに樹脂層を形成してもよいと開示しているため、単に樹脂層を塗布するだけでは十分な応力緩和機能を期待することはできない。
【００１３】
また、ダイシングエリアにも樹脂層を塗布した後に、樹脂層を除去することを開示しているが、ダイシングエリアに形成された樹脂層を完全に除去できない可能性がある。これにより、ダイシングブレードの目詰まりの原因や、ダイシングブレードの摩擦応力により、半導体装置の樹脂層が剥離する可能性があり、半導体装置の信頼性が低下する。
【００１４】
すなわち、特許文献１に開示の構成は、本発明者が解決を図ろうとするアンダーフィルレスの構成には適用できない構成である。
【００１５】
これまでのアンダーフィルの構成は、半導体装置と基板との間に構成される空間に、所要の樹脂が充填される構成で、基本的には隙間がないように充填する構成である。イメージ的には、アンダーフィル樹脂の中にバンプが周囲への変位が起きないように埋め込まれている状態で、特許文献１に開示の構成とは、異質の構成で、かかる構成によりアンダーフィル樹脂がバンプへの応力集中を緩和していたのである。
【００１６】
そこで、本発明者は、これまでのアンダーフィルの構成に近い形で、バンプの変位を規制するような構成で応力緩和層を設けることが必要と考えた。さらに、これまでのアンダーフィルの構成に類似の構成が採用できれば、多数の実績に基づき実証されてきているこれまでのアンダーフィルの構成における接続信頼性が、基本的には、新たに提案するアンダーフィルレスの構成に踏襲できるものとも考えられ、その適用時期を早めることも可能と考えられる。
【００１７】
すなわち、バンプ間も応力緩和機能を発揮する樹脂等の物質で埋め込む構成が必要と、本発明者は考えた。また、かかる構成を採用するには、前記特許文献１に開示のように、バンプの全面に樹脂を塗布し、その後にバンプの先端部分を一部ドライエッチングで除去する方法では、基本的には難しいものと考えられる。バンプ表面に設けられる樹脂層がある程度の薄さで制御されていて初めて、特許文献１に開示の方法が有効に適用できるもので、ある程度の厚みを有する場合には、その一部除去は難しく極めて非効率的な方法となり、実効性のない処理方法とならざるを得ない。当初から必要な領域にのみ上記樹脂層の充填を行える技術の開発が必要と考えた。
【００１８】
本発明の目的は、半導体装置の実装に際してのアンダーフィル注入の構成を省略することにある。
【００１９】
本発明の他の目的は、半導体装置の信頼性を向上できる技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２２】
すなわち、印刷方法でバンプ間に応力間緩和機能物質を満たすため、かかる応力緩和機能物質がバンプ間に満たされた構成の半導体装置では、その実装時にアンダーフィルの構成が不要となる。
【発明の効果】
【００２３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２４】
本発明では、バンプ間に予め応力緩和機能物質が満たされているため、実装時のアンダーフィルの構成が不要となる。
【００２５】
本発明では、印刷方法を採用することで、バンプ間等の所要の領域のみに応力緩和機能物質を選択的に充填させることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。
【００２７】
（実施の形態１）
図１（ａ）は、本発明に係る半導体装置の一実施例の様子を模式的に示す断面図であり、（ｂ）は外部端子形成面の様子を模式的に示す平面図であり、（ｃ）は実装状況を模式的に示す断面図である。図２は、本発明に係る半導体装置とは異なる応力緩和機能を有する外部端子部分の構成を示す部分断面図である。
【００２８】
半導体装置１０は、図１（ａ）に示すように、ウエハＷ上にパッド（表面電極）１１が設けられ、パッド１１の部分を除いて周囲にパッシべーション膜（第１有機膜、第１樹脂層）１２が設けられている。パッド１１上には、図示はしないが、バリアメタルを介して配線１３が設けられている。かかる配線１３上に、アンダーバンプメタル１４を介して外部端子１５としてのバンプ１５ａが設けられ、その根本付近までが樹脂層（第２有機膜、第２樹脂層）１６に覆われて保護されている。バンプ１５ａには、例えば、はんだバンプ、Auバンプ等が適用される。
【００２９】
バンプ１５ａの周囲には、樹脂層１６の上に、図１（ａ）に示すように、バンプ１５ａ間をも含めて応力緩和層（第３有機膜、第３樹脂層）２０が設けられている。応力緩和層２０は、例えば、熱硬化性樹脂等の樹脂を応力緩和物質２１として用いて形成されている。応力緩和層２０は、その高さが、バンプ１５ａの最大径Ｄに相当する位置、すなわちバンプ１５ａの横方向の最大周囲位置以上の高さに設定されている。また、バンプ１５ａの先端は露出させておくように、応力緩和層２０の高さは、バンプ１５ａの上端位置未満の高さに抑えられている。
【００３０】
かかる応力緩和層２０は、図１（ａ）に示すように、バンプ１５ａ間をも上記高さで満たすように設けられている。応力緩和層２０がバンプ１５ａ間を満たすように設けられているため、半導体装置１０の実装に際しては、半導体装置１０と実装用の基板との間にアンダーフィルを注入する必要がない。すなわち、応力緩和層２０は、半導体装置１０を基板へ実装した場合に、アンダーフィルと同様の機能を発揮し、半導体装置１０と基板との熱膨張係数の差に基づく応力が発生しても、かかる応力がバンプ１５ａに集中しないように、緩和する役割を果たすこととなる。
【００３１】
図２に示す構成では、バンプ１５ａの周囲に樹脂層Ａが設けられているが、樹脂層Ａは、あくまでバンプ１５ａの周囲を覆うように、図１（ａ）に示す厚い層厚の応力緩和層２０の構成とは異なり、あくまでも薄く膜状に形成されている。さらに、バンプ１５ａ間には、その間を満たすように樹脂層Ａは設けられておらず、あくまでも薄く表面を覆うように設けられているに過ぎない。
【００３２】
図２に示すような構成では、バンプ１５ａに左右方向に変位を起こさせるような応力が加わると、樹脂層Ａが薄いために、例えば、バンプ１５ａの根本部分を覆う根本箇所Ｂ等に亀裂が入り易く、十分な応力緩和機能を発揮することは期待できない。
【００３３】
図１（ａ）に示す場合には、説明を分かりやすくするために、敢えて、２個のバンプ１５ａがパッド１１の直上に設けられた簡略化した構成図を模式的に示したが、実際には、例えば、図１（ｂ）に示すように、複数のバンプ１５ａがグリッドアレイ状に配列されているものである。
【００３４】
また、半導体装置１０がウエハプロセスパッケージ、ウエハレベルパッケージ等のように、チップサイズにまで小型化された構成では、バンプ１５ａは、例えば周辺に狭ピッチで配置されたパッド１１からチップ内の中央エリアに伸ばされた配線を介して、中央エリア内にグリッドアレイ状に配置され、図１（ａ）に示すようなパッド１１の直上に設ける場合とは異なる配置が一般的には採用されている。
【００３５】
かかる構成の半導体装置１０は、図１（ｃ）に示すように、実装に際しては、フェースダウンの状態で、半導体装置１０の外部端子１５であるバンプ１５ａが基板３０に対面して設けられる。基板３０の電極３１に相対して、半導体装置１０のバンプ１５ａを熱圧着することで実装される。かかる実装に際しては、これまでとは異なり、アンダーフィルの注入は不要である。前述の如く、予めバンプ１５ａの周囲には、バンプ１５ａ間も含めて、所定の高さに設定された応力緩和層２０が設けられているため、実装に際して改めてアンダーフィルを注入しなくても構わない。すなわち、本発明に係る半導体装置１０は、アンダーフィルレスの構造を有していると言える。
【００３６】
次に、半導体装置の製造方法の一例について、以下詳細に説明する。図３は、本発明に係る半導体装置の製造方法の一実施例の工程手順を、工程毎の状況を模式的な説明図を併用しながら示すフロー図である。図４（ａ）は、図３に示すフローに続く工程手順を、工程毎の状況を模式的な説明図を併用しながら示すフロー図であり、（ｂ）は個片化する前のウエハ状況を模式的に示す説明図である。
【００３７】
以下の説明では、ウエハプロセスパッケージの構成を有する半導体装置１０を製造する場合を例に挙げて説明する。すなわち、ウエハ状態で、外部端子１５のバンプ１５ａ、バンプ１５ａに接続される配線１３等の回路、バンプ１５ａの周囲に所定の層厚で設ける応力緩和層２０を形成しておき、その後にダイシングすることにより個片化して、半導体装置１０を製造する場合を例に挙げて説明する。
【００３８】
図３のステップＳ１００に示すように、先ず、ウエハプロセスパッケージ用のウエハ１００を受け入れる。かかるウエハプロセスパッケージ用のウエハ１００とは、ウエハＷ上のパッド１１に、配線１３、アンダーバンプメタル１４を介して外部端子１５であるバンプ１５ａが設けられた状態のものである。
【００３９】
ステップＳ２００で、受け入れたウエハ１００に対して、ウエハ１００のバンプ１５ａ形成面の上方に印刷用のマスク１１０をセットして用意する。かかるマスク１１０は、スクリーン印刷に使用するマスク構成でよく、例えば、網面１１０ａの裏面に、バンプ１５ａ部分を隠すバンプマスク部１１１と、ダイシングエリア１７部分を隠すダイシングエリアマスク部１１２を設けたサスペンドマスク等に構成しておけばよい。
【００４０】
バンプマスク部１１１は、ステップＳ２００の説明図に示すように、バンプ１５ａの露出先端部に当接できるように薄く構成されている。ダイシングエリアマスク部１１２は、バンプマスク部１１１をバンプ１５ａに当接させて装着した状態で、ダイシングエリア１７を構成する樹脂層１６に当接できるように厚く構成され、マスク１１０はバンプマスク部１１１とダイシングエリアマスク部１１２とで段差が設けられた段差マスクに構成されている。
【００４１】
かかる構成のマスク１１０を、ステップＳ３００では、受け入れたウエハ１００に装着する。装着に際しては、ステップＳ３００の説明図に示すように、バンプマスク部１１１がバンプ１５ａの先端に当接するようにして装着する。このように装着した状態では、ダイシングエリアマスク部１１２は、ダイシングエリアを構成する樹脂層１６に当接されている。
【００４２】
このようにマスク１１０を装着した状態で、ステップＳ４００に示すように、応力緩和層２０を形成するための応力緩和物質２１をマスク１１０の上から供給し、印刷スキージ２２で均しながらスクリーン印刷を行う。応力緩和物質２１としてはペースト状に調製したポリイミド２１ａ等の熱硬化性樹脂を用いればよい。
【００４３】
ステップＳ４００における印刷により、図４（ａ）のステップＳ５００に示すように、ポリイミド２１ａ等の応力緩和物質２１が、バンプ１５ａ間を埋めるように充填される。このように充填された状態で、ステップＳ６００に示すように、装着していたマスク１１０を離す。この状態では、ステップＳ６００の説明図に示すように、樹脂層１６及び応力緩和物質２１は、バンプ１５ａ上方、ダイシングエリア１７の上方を避けて、バンプ１５ａの周囲に、バンプ１５ａの露出先端部より上の高さまで設けられている。
【００４４】
これにより、ダイシングブレードにより個片化する際、ダイシングブレードの目詰まりの原因や、半導体装置１０の樹脂層１６及び応力緩和層２０の剥離を抑制できるため、半導体装置１０の信頼性を向上することができる。
【００４５】
この状態で、ステップＳ７００に示すように、乾燥炉等に入れて乾燥ベークする。乾燥ベーク後は、ステップＳ７００の説明図に示すように、バンプ１５ａの露出先端部より上の高さまで設けられていた応力緩和物質２１は、熱収縮して、バンプ１５ａの露出先端部未満の高さに抑えられた応力緩和層２０に形成される。
【００４６】
このようにウエハの状態で、各チップ領域毎に形成されたバンプ１５ａ間には応力緩和層２０が所定の層厚で埋められている。かかる状態で、各チップ毎にダイシングエリア１７に沿ってウエハ１００を個片化すれば、前記実施の形態１で本発明に係る半導体装置１０を製造することができる。図４（ｂ）には、個片化する前のウエハ１００を、分かりやすいように、３個分の半導体装置１０が集合された状態で模式的に示した。
【００４７】
（実施の形態２）
前記実施の形態１では、ポリイミド２１ａ等の熱硬化性樹脂を応力緩和物質２１として使用した場合を示したが、かかる熱硬化性樹脂から構成される応力緩和層２０は、図１（ａ）に示すように、バンプ１５ａの上端より低い高さに設定されているため、実装時には、図１（ｃ）に示すように、応力緩和層２０と基板３０との間に隙間ａが発生する。
【００４８】
かかる隙間ａは、応力緩和層２０の高さとバンプ１５ａの上端位置の高さの差に相当する。応力緩和層２０は、その高さが、前述の如く、バンプ１５ａの最大径に相当する最大周囲位置より上にくるように設定されているため、応力緩和層２０がバンプ１５ａの周囲に密接状態に存在して確実にホールドするため、十分にバンプ１５ａへの応力集中を緩和することができる。
【００４９】
しかし、かかる隙間ａは狭ければ狭い程、さらには無い方が、高度の接続信頼性確保のためには好ましい。本発明者は、かかる隙間ａが発生しない構成を新たに発想した。すなわち、応力緩和層２０を形成する応力緩和物質２１に、実装時のバンプ１５ａの基板３０側の電極３１への熱圧着時の熱で可塑性の状態になる熱可塑性樹脂２１ｂ等の熱可塑性物質を使用することを着想した。かかる構成を有する半導体装置１０を、図５（ａ）に示した。
【００５０】
かかる構成の半導体装置１０は、前記実施の形態１で述べた工程手順を踏襲して、製造することができる。すなわち、図６に示すように、ステップＳ１００からステップＳ３００までは同様の手順で製造を進める。ステップＳ４００で、熱可塑性樹脂２１ｂを応力緩和物質２１として用いて印刷する。ステップＳ５００、ステップＳ６００も前記実施の形態１の説明と同様に踏襲して製造を進める。
【００５１】
その後、ステップＳ８００で充填した熱可塑性樹脂２１ｂを冷まし、ダイシングエリア１７に沿ってダイシングして個片化すれば、ウエハプロセスパッケージの構成を有する半導体装置１０を製造することができる。かかる構成の半導体装置１０では、図５（ａ）に示すように、応力緩和物質２１としての熱可塑性樹脂２１ｂが収縮して、バンプ１５ａの上端より低い位置の高さを有する応力緩和層２０になっている。
【００５２】
かかる構成の半導体装置１０は、図５（ｂ）に示すように、フェースダウン実装に際しては、実装側の基板３０と応力緩和層２０との間には、当初隙間ａが発生している。しかし、図５（ｃ）に示すように、熱圧着を開始すると、応力緩和層２０を形成している熱可塑性樹脂２１ｂが、圧着時の熱で可塑化して、当初発生していた隙間ａを埋めるようになる。熱圧着して実装が終了した後は、熱圧着時には可塑化していた熱可塑性樹脂２１ｂは硬化して、結果として、半導体装置１０と基板３０との間には隙間ａが発生しないように、バンプ１５ａ間を埋めた状態で応力緩和層２０が形成されていることとなる。
【００５３】
（実施の形態３）
前記実施の形態２では、熱可塑性樹脂２１ｂを応力緩和物質２１として使用した場合を示したが、前記実施の形態２で説明した熱可塑性樹脂２１ｂを用いる構成は、応力緩和層２０の全体に適用しなくても構わない。例えば、図３に示すフローのステップＳ４００で、初めに応力緩和層（第３有機膜、第３樹脂層）２０である熱硬化性樹脂２１ａを充填し、硬化した後に、さらに応力緩和層（第４有機膜、第４樹脂層）２０である熱可塑性樹脂２１ｂを充填して印刷することで、図７に示すように、応力緩和層２０の全体を熱硬化性樹脂２１ａと熱可塑性樹脂２１ｂとの複合層に構成しても構わない。最上層には熱可塑性樹脂２１ｂの層が形成されるようにしておけばよい。この結果、熱硬化性樹脂２１ａによりバンプ１５ａへの応力集中を緩和することができ、さらには熱可塑性樹脂２１ｂの層厚は、実装時の隙間ａを埋めることができる程度の量を有する層厚に設定しておけばよい。
【００５４】
（実施の形態４）
本実施の形態では、前記実施の形態１、２、３で説明した構成の半導体装置１０において、応力緩和層２０を所定層厚に規制することで、レベリングが精度高く行える場合について説明する。
【００５５】
前記実施の形態１、２、３では、応力緩和層２０は、その層厚が、少なくともバンプ１５ａの横方向の最大径に相当する最大周囲位置以上に設定することが好ましいと述べた。これは、バンプ１５ａが周囲に設けた応力緩和層２０により確実にホールドされて、バンプ１５ａに応力集中が発生しないようにするために採用された構成である。
【００５６】
しかし、本発明者は、種々の高さに応力緩和層２０を形成してその効果を検証する内に、応力緩和層２０を所定の高さに規制すると、半導体装置１０のレベリング作業が容易に精度高く行える事実に気がついた。
【００５７】
すなわち、バンプ１５ａを形成した半導体装置１０は、ウエハレベルの状態で、個片化する前に、バンプ１５ａの先端側をＢＧ保護テープに押し当てた状態で、裏面側のシリコンウエハを所定の厚さに研削する。かかる研削に際しては、バンプ１５ａ側を単にＢＧ保護テープ面に押し当てるのではなく、テープ面にバンプ１５ａの凹凸が吸収できる程度の層厚の柔軟層を設けておき、かかる柔軟層中にバンプ１５ａを埋没させるようにして裏面の平坦性を確保して行っている。
【００５８】
しかし、かかるバンプ１５ａのような高低の差が大きな場合には、柔軟層の中にバンプ１５ａを埋没させるようにしても、周囲に空気等が入り込んで、実際には裏面の平坦度を出すことができない。どうしてもバンプ１５ａの背面に当たる側は、僅かながらバンプ１５ａが設けられていない部分に比べて歪んで高くなりがちで、十分な平坦度が確保できないのが現状である。
【００５９】
その状態で研削すると、バンプ１５ａの背面側に当たる部分が過剰に研削された状態となり、レベリング終了時には、バンプ１５ａ側の背面に相当する部分が略円形に、ディンプル模様のように若干窪んだようになっている。実装時に応力がかかり易いバンプ１５ａの背面側が薄くなるのは好ましい状況ではない。
【００６０】
前記実施の形態１、２、３で示したように、本発明の構成では、バンプ１５ａ間に所定高さに応力緩和層２０が設けられているが、かかる応力緩和層２０によりバンプ１５ａの露出度を一律に所定の高さに制御することができる。
【００６１】
応力緩和層２０をバンプ１５ａ間に埋めるように設けると、半導体装置１０の全体としてはかかる応力緩和層２０を設けない場合よりも歪みにくくなる。本発明者の実験では、図１（ａ）に示すように、バンプ１５ａの露出高さを５０μｍ以下になるように、応力緩和層２０の層厚を設定すれば、十分に歪みを抑えることができた。
【００６２】
すなわち、上記のようにバンプ１５ａの露出度を５０μｍ以下に抑えるように応力緩和層２０を設けると、前述の如く、レベリングに際しては、ＢＧ保護テープ上の柔軟層にバンプ１５ａ側を埋没させるようにして裏面側の平坦度を確保する面倒な作業が必要なくなり、バンプ１５ａ側を傷等が付かないように適当な部材に当接させるようにするだけで、裏面の平坦度が確保される。その状態で研削すれば、これまでとは異なり、ディンプル模様等が発生しない精度の高いレベリング作業が行える。ＢＧ保護テープを用いない、テープレスのレベリングが行えることとなる。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６４】
すなわち、前記実施の形態では、チップサイズパッケージのウエハプロセスパッケージ、ウエハレベルパッケージ等を例に挙げて説明したが、その他の半導体装置に本発明の応力緩和層を設ける構成は適用できるもので、フリップチップボンディング等のフェースダウン実装に適用され、実装に際してアンダーフィルの注入が必要となる構成の半導体装置に広く適用できるものである。
【００６５】
特に、本発明の適用は、実装に際して、半導体装置と実装側の基板との間が５０μｍ以下の狭ピッチとなる場合には、アンダーフィルの注入が困難であるため、その適用がより有効に確認できる。
【００６６】
前記実施の形態では、印刷に使用するマスクをサスペンドマスクに構成した場合を述べたが、要は、バンプマスク部、ダイシングエリアマスク部を有する構成のマスクであれば、サスペンドマスクに限定されるものではなく、例えば、バンプマスク部、ダイシングエリアマスク部を吊り状に有する吊りマスク等に構成して構わない。
【産業上の利用可能性】
【００６７】
本発明は、実装時にアンダーフィルを必要とするフェースダウン実装に使用されるチップサイズパッケージ等の半導体装置の分野で有効に利用することができる。
【図面の簡単な説明】
【００６８】
【図１】（ａ）は本発明に係る半導体装置の一実施例の様子を模式的に示す断面図であり、（ｂ）は外部端子形成面の様子を模式的に示す平面図であり、（ｃ）は実装状況を模式的に示す断面図である。
【図２】本発明に係る半導体装置とは異なる応力緩和機能を有する外部端子部分の構成を示す部分断面図である。
【図３】本発明に係る半導体装置の製造方法の一実施例の工程手順を、工程毎の状況を模式的な説明図を併用しながら示すフロー図である。
【図４】（ａ）は図３に示すフローに続く工程手順を、工程毎の状況を模式的な説明図を併用しながら示すフロー図であり、（ｂ）は個片化する前のウエハ状況を模式的に示す説明図である。
【図５】（ａ）は本発明に係る半導体装置の変形例を模式的に示す断面説明図であり、（ｂ）、（ｃ）は、（ａ）に示す構成の半導体装置の実装状況を模式的に示す説明図である。
【図６】図５（ａ）に示す構成の半導体装置の製造手順を示すフロー図である。
【図７】本発明に係る半導体装置の変形例を模式的に示す断面説明図である。
【符号の説明】
【００６９】
１０      半導体装置
１１      パッド
１２      パッシべーション膜
１３      配線
１４      アンダーバンプメタル
１５      外部端子
１５ａ    バンプ
１６      樹脂層
１７      ダイシングエリア
２０      応力緩和層
２１      応力緩和物質
２１ａ    ポリイミド
２１ｂ    熱可塑性樹脂
３０      基板
３１      電極
１００    ウエハ
１１０    マスク
１１０ａ  網面
１１１    バンプマスク部
１１２    ダイシングエリアマスク部
Ａ        樹脂層
ａ        隙間
Ｂ        根本箇所
Ｄ        最大径
Ｓ１００、Ｓ２００、Ｓ３００、Ｓ４００、Ｓ５００    ステップ
Ｓ６００、Ｓ７００、Ｓ８００    ステップ
【図１】
2006237198.tif 000003
【図２】
2006237198.tif 000004
【図３】
2006237198.tif 000005
【図４】
2006237198.tif 000006
【図５】
2006237198.tif 000007
【図６】
2006237198.tif 000008
【図７】
2006237198.tif 000009