(57)【要約】【課題】  ｎ−ＩｎＧａＡｓとｎ−ＧａＡｓ界面でのバンドギャップ差を最小化させることで、ｇｍの平坦性を改善させ、より低歪みな特性を実現させることの出来る電界効果トランジスタを提供する。【解決手段】  電界効果トランジスタは、半絶縁性基板１０１上に形成されたバッファ層１０２上に、不純物を含むＩｎ混晶比ａ（０＜ａ＜１）のｎ−ＩｎＧａ1-aＡｓで構成されたチャネル層１０３が形成され、チャネル層１０３上に、不純物を含むｎ−ＧａＡｓで構成されたチャネル層１０４が形成され、チャネル層１０３は、厚さ方向に対して、上方に向かってＩｎ混晶比ａを連続的に小さく変化させたグレーディッド構造で構成されている。【選択図】  図1
2006344629.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に形成されたバッファ層上に、不純物を含むＩｎ混晶比ａ（０＜ａ＜１）のｎ−ＩｎＧａ1-aＡｓで構成された第１のチャネル層が１以上形成され、
１以上形成された第１のチャネル層の最上層上に、不純物を含むｎ−ＧａＡｓで構成された第２のチャネル層が形成され、
最上層の第１のチャネル層は、厚さ方向に対して、上方に向かってＩｎ混晶比ａを連続的に小さく変化させたグレーディッド構造で構成されていること
を特徴とする電界効果トランジスタ。
【請求項２】
前記１以上形成された第１のチャネル層は、各層でＩｎ混晶比ａが異なり、上層程Ｉｎ混晶比ａが小さくなる
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記半絶縁性基板は、ＧａＡｓ、ＩｎＰのいずれかの化合物半導体であること
を特徴とする請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記電界効果トランジスタは、前記第２のチャネル層の上に、ショットキー層が形成され、前記ショットキー層の上にコンタクト層が形成され、前記コンタクト層上の所定の領域にオーミック接触する２つのオーミック電極が形成され、前記オーミック電極間における前記コンタクト層の所定の領域が除去されており、前記ショットキー層とショットキー接触するゲート電極が形成されている
ことを特徴とする請求項１乃至３のいずれかに記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体を用いた電界効果トランジスタに関する。
【背景技術】
【０００２】
近年、ＧａＡｓよりなる半絶縁性基板を有する電界効果型トランジスタ（以下、ＧａＡｓ  ＦＥＴと称する）は、その優れた性能により、通信機器とりわけ携帯電話端末などの発展に伴い需要が増加している。その中でも、送信用アンプ等に用いられるＦＥＴは、低電圧動作、低消費電力のＧａＡｓ  ＦＥＴの特徴を活かして飛躍的に伸びてきている。しかし、近年の携帯電話端末などのさらなる発展に伴い、ＧａＡｓ  ＦＥＴにおいてもより高性能化が求められている。とりわけ、送信用アンプ等に用いられるＧａＡｓ  ＦＥＴとしてはより低歪みなデバイスが求められている。
【０００３】
図５は、従来のＧａＡｓ  ＦＥＴの断面である。半絶縁性ＧａＡｓからなる基板５０１の上に、アンドープＧａＡｓで構成されたバッファ層５０２、ｎ型不純物イオンであるＳｉがドーピングされ、ｎ−ＧａＡｓから構成された電子走行層であるチャネル層５０３、アンドープＡｌＧａＡｓで構成されたショットキー層５０４、ｎ−ＧａＡｓで構成されたコンタクト層５０５が順次形成されている。さらにコンタクト層５０５上の所定領域にソース電極またはドレイン電極となるオーミック電極５０６が形成されている。また、２つのオーミック電極５０６間の領域においてコンタクト層５０５は除去されており、表面に露出したショットキー層５０４上には、ゲート電極５０７が形成されている（例えば、特許文献１参照。）。
【０００４】
また、特許文献１ではチャネル層５０３にＧａＡｓを用いているが、ＧａＡｓよりも電子移動度の大きいＩｎＧａＡｓをチャネル層に使用されることが知られている（例えば、特許文献２参照。）。
【０００５】
さらに、特許文献１および２ではチャネル層が単層で構成されているが、図６に示されるように、ｎ−ＩｎＧａＡｓ／ｎ−ＧａＡｓの２層から構成されるＧａＡｓ  ＦＥＴが知られている。半絶縁性ＧａＡｓからなる基板６０１の上に、アンドープＧａＡｓで構成されたバッファ層６０２、ｎ型不純物イオンであるＳｉがドーピングされ、層内をＩｎ混晶比が一様であるｎ−ＩｎＧａＡｓから構成されたチャネル層６０３、ｎ型不純物イオンであるＳｉがドーピングされたｎ−ＧａＡｓから構成されたチャネル層でありショットキー層６０４、ｎ−ＧａＡｓから構成されたコンタクト層６０５が順次形成されている。
【０００６】
さらに、コンタクト層６０５上の所定領域にソース電極およびドレイン電極となるオーミック電極６０６が形成されている。また、２つのオーミック電極６０６間の領域においてコンタクト層６０５は除去されており、表面に露出したショットキー層６０４上には、ゲート電極６０７が形成されている（例えば、非特許文献１参照。）。
【０００７】
例えば、特許文献１に示されるＧａＡｓ  ＦＥＴでは、チャネル層がＧａＡｓ単層からなり一般的に相互コンダクタンスｇｍ（以降ｇｍと称する）について、ゲート電圧Ｖｇｓ（以降Ｖｇｓと称する）に対する依存性が強い。
【０００８】
ここで、ｇｍはＶｇｓに対するドレイン電流Ｉｄｓの変化率に定義される量で、これがＶｇｓの変化に一定値を示すほど、伝達特性はより線形であると考えられる。そのため、ｇｍの平坦化性、特に高Ｖｇｓ側で得にくいために、さらなる高性能化、とりわけ低歪化が困難である。一方、特許文献２に示されるｎ−ＩｎＧａＡｓ層では、ｎ−ＧａＡｓ層に比べて電子移動度が大きくドーパントのＳｉの固溶限界も大きいため高濃度化が可能である。このことから、非特許文献１に示されるようなｎ−ＩｎＧａＡｓ／ｎ−ＧａＡｓの２層からなるチャネル構造を有することで単層からなるチャネル構造で構成されているＧａＡｓ  ＦＥＴに比べｇｍが増加し、さらにｇｍとＶｇｓの平坦化を図ることが出来、さらなる高性能化（低歪化）が可能とる。
【特許文献１】特開平９−９２６６０号公報
【特許文献２】特開２００２−４３３３３号公報
【非特許文献１】１９９３年  電子情報通信学会  春季講演論文集  Ｃ５２９
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の電界効果トランジスタには、以下に説明するような問題がある。
【００１０】
従来の電界効果トランジスタのチャネル層は、ｎ型不純物イオンであるＳｉがドーピングされ、層内をＩｎ混晶比が一様であるｎ−ＩｎＧａＡｓから構成されるチャネル層６０３と、ｎ型不純物イオンであるＳｉがドーピングされたｎ−ＧａＡｓから構成されるチャネル層６０４の２層から形成されている。しかし、層内のＩｎ混晶比が一様であるｎ−ＩｎＧａＡｓ（例えば、Ｉｎ混晶比０．２とする。）とＧａＡｓのバンドギャップは異なるため、ｎ−ＩｎＧａＡｓとｎ−ＧａＡｓ界面では急峻なバンドギャップ差がある。このことからＶｇｓを高くしていく際に、つまり上層のｎ−ＧａＡｓ層を電流が流れ出すときに、ｇｍの平坦性が阻害されてしまい歪み特性に影響を与えるという問題がある。
【００１１】
本発明は前記問題に鑑みてなされたものであり、ｎ−ＩｎＧａＡｓとｎ−ＧａＡｓ界面でのバンドギャップ差を最小化させることで、ｇｍの平坦性を改善させ、より低歪みな特性を実現させることの出来る電界効果トランジスタを提供するものである。
【課題を解決するための手段】
【００１２】
前記目的を達成するため、本発明に係る電界効果トランジスタは、（ａ）半絶縁性基板上に形成されたバッファ層上に、不純物を含むＩｎ混晶比ａ（０＜ａ＜１）のｎ−ＩｎＧａ1-aＡｓで構成された第１のチャネル層が１以上形成され、（ｂ）１以上形成された第１のチャネル層の最上層上に、不純物を含むｎ−ＧａＡｓで構成された第２のチャネル層が形成され、（ｃ）最上層の第１のチャネル層は、厚さ方向に対して、上方に向かってＩｎ混晶比ａを連続的に小さく変化させたグレーディッド構造で構成されていることとする。
【００１３】
この構成によれば、ｎ−ＩｎＧａＡｓ層のＩｎの混晶比が厚さ方向に対して、上方に連続的に小さく変化させるように構成されたグレーディッド構造を有することで、ｎ−ＩｎＧａＡｓ層とｎ−ＧａＡｓ層との界面におけるバンドギャップ差を最小に出来、それによりｇｍの平坦性が向上でき、且つより低歪みな特性を実現させることができる。
【００１４】
さらに、前記１以上形成された第１のチャネル層は、各層でＩｎ混晶比ａが異なり、上層程Ｉｎ混晶比ａが小さくなることとするとしてもよい。
【００１５】
この構成によれば、２層以上のｎ−ＩｎＧａＡｓ層を用いた場合でも、最上層にｎ−ＩｎＧａＡｓ層のＩｎの混晶比が厚さ方向に対して、上方に連続的に小さく変化させるように構成されたグレーディッド構造を有することで、ｎ−ＩｎＧａＡｓ層とｎ−ＧａＡｓ層との界面におけるバンドギャップ差を最小に出来、それによりｇｍの平坦性が向上でき、且つより低歪みな特性を実現させることができる。
【発明の効果】
【００１６】
以上、本発明に係る電界効果トランジスタによれば、Ｉｎの混晶比が厚さ方向に対して、上方に向かって連続的に小さく変化させるように構成されたグレーディッド構造を有したｎ−ＩｎＧａＡｓを用いることで、従来の層内のＩｎ混晶比が一様であるｎ−ＩｎＧａＡｓを用いた時に比べ、上層のｎ−ＧａＡｓとのバンドギャップ差を軽減させるためにｇｍの平坦性が向上し、より低歪みな特性を有した電界効果トランジスタを実現することができる。
【発明を実施するための最良の形態】
【００１７】
（実施の形態１）
以下、本発明に係る実施の形態１について、図面を参照しながら説明する。
【００１８】
実施の形態１における電界効果トランジスタは、半絶縁性基板上に形成されたバッファ層上に、不純物を含むＩｎ混晶比ａ（０＜ａ＜１）のｎ−ＩｎＧａ1-aＡｓで構成された第１のチャネル層が形成され、第１のチャネル層上に、不純物を含むｎ−ＧａＡｓで構成された第２のチャネル層が形成され、第１のチャネル層は、厚さ方向に対して、上方に向かってＩｎ混晶比ａを連続的に小さく変化させたグレーディッド構造で構成されていることを特徴とする。
【００１９】
以上の点を踏まえて実施の形態１における電界効果トランジスタについて説明する。
図１は、本発明に係る実施の形態１における電界効果トランジスタについての断面図である。
【００２０】
図１に示されるように、半絶縁性ＧａＡｓからなる基板１０１の上に、アンドープＧａＡｓで構成されたバッファ層１０２が形成されている。そして、その上に、ｎ−ＩｎＧａ1-aＡｓから構成されたチャネル層１０３が形成されている。
【００２１】
なお、チャネル層１０３は、ｎ型不純物イオンであるＳｉがドーピングされ、Ｉｎの混晶比ａ（０＜ａ＜１）が厚さ方向に対して、上方に向かって連続的に小さく変化させたグレーディッド構造で構成されている。
【００２２】
そして、チャネル層１０３の上に、ｎ型不純物イオンであるＳｉがドーピングされたｎ−ＧａＡｓから構成されたチャネル層１０４、アンドープＡｌＧａＡｓで構成されたショットキー層１０５、ｎ−ＧａＡｓで構成されたコンタクト層１０６が順次形成されている。
【００２３】
さらに、コンタクト層１０６上の所定領域にソース電極またはドレイン電極となるオーミック電極１０７が形成されている。また、２つのオーミック電極１０７間の領域においてコンタクト層１０６は除去されており、表面に露出したショットキー層１０５上には、ゲート電極１０８が形成されている。
【００２４】
図２は、本発明に係る実施の形態１における電界効果トランジスタの構造品と、従来の電界効果トランジスタの構造品とのＶｇｓ−ｇｍ特性を示す図である。
【００２５】
図２に示されるように、従来の電界効果トランジスタの構造品では高Ｖｇｓ側でのｇｍの平坦性が一部、歪んでいる個所があることが示されている。これはｎ−ＩｎＧａＡｓとｎ−ＧａＡｓとの界面でのバンドギャップ差が急峻であるため歪みが発生したものである。
【００２６】
それとは対照的に本発明に係る実施の形態１における電界効果トランジスタの構造品では高Ｖｇｓ側でも非常に平坦であることが示されている。
【００２７】
図３は、本発明に係る実施の形態１における電界効果トランジスタの構造のエネルギーバンド図である。
【００２８】
図３に示されるように、アンドープＧａＡｓで構成されたバッファ層１０２（エネルギーバンド３０２）、グレーディッド構造を有したｎ−ＩｎＧａ1-aＡｓで構成されたチャネル層１０３（エネルギーバンド３０３）、ｎ−ＧａＡｓで構成されたチャネル層１０４（エネルギーバンド３０４）、アンドープＡｌＧａＡｓで構成されたショットキー層１０５（エネルギーバンド３０５）のそれぞれにおけるエネルギーバンドが示されている。
【００２９】
以上説明したように、実施の形態１における電界効果トランジスタによれば、半絶縁性基板上に形成されたバッファ層の上に、Ｉｎの混晶比ａ（０＜ａ＜１）が厚さ方向の上方に向かって連続的に小さく変化させたグレーディッド構造で構成されているｎ−ＩｎＧａ1-aＡｓのチャネル層が形成され、その上にｎ−ＧａＡｓのチャネル層が形成されていることで、ｎ−ＩｎＧａ1-aＡｓのチャネル層１０３とｎ−ＧａＡｓのチャネル層１０４との界面におけるバンドギャップ差を最小にでき、それにより、ｇｍの平坦性が向上でき、且つより低歪みな特性を実現させることができる。
【００３０】
（実施の形態２）
次に、本発明に係る実施の形態２について、図面を参照しながら説明する。
【００３１】
実施の形態２における電界効果トランジスタは、半絶縁性基板上に形成されたバッファ層上に、不純物を含むＩｎ混晶比ａ（０＜ａ＜１）のｎ−ＩｎＧａ1-aＡｓで構成された第１のチャネル層が複数形成され、複数形成された第１のチャネル層の最上層上に、不純物を含むｎ−ＧａＡｓで構成された第２のチャネル層が形成され、最上層の第１のチャネル層は、厚さ方向に対して、上方に向かってＩｎ混晶比ａを連続的に小さく変化させたグレーディッド構造で構成されていることを特徴とする。
【００３２】
さらに、複数形成された第１のチャネル層は、各層でＩｎ混晶比ａが異なり、上層程Ｉｎ混晶比ａが小さくなることも特徴とする。
【００３３】
以上の点を踏まえて実施の形態２における電界効果トランジスタについて説明する。
図４は、本発明に係る実施の形態２における電界効果トランジスタについての断面図である。
【００３４】
図４に示されるように、半絶縁性ＧａＡｓからなる基板４０１の上に、アンドープＧａＡｓで構成されたバッファ層４０２が形成されている。そして、その上に、ｎ−ＩｎＧａ1-xＡｓから構成されたチャネル層４０３が形成され、さらに、その上に、ｎ−ＩｎＧａ1-yＡｓから構成されたチャネル層４０４が形成されている。
【００３５】
なお、チャネル層４０３は、ｎ型不純物イオンであるＳｉがドーピングされ、Ｉｎの混晶比x（例えば、ｘ＝０．２）が層内で一様である。チャネル層４０４は、ｎ型不純物イオンであるＳｉがドーピングされ、Ｉｎの混晶比ｙ（例えば、０．２≧ｙ≧０．０１）が厚さ方向に対して、上方に向かって連続的に小さく変化させたグレーディッド構造で構成されている。すなわち、各層でＩｎの混晶比が異なり、上層程Ｉｎの混晶比が小さくなり、そして、最上層は、厚さ方向に対して、上方に向かってＩｎの混晶比を連続的に小さく変化させたグレーディッド構造で構成されている。
【００３６】
そして、チャネル層４０４の上に、ｎ型不純物イオンであるＳｉがドーピングされたｎ−ＧａＡｓから構成されたチャネル層４０５、アンドープＡｌＧａＡｓで構成されたショットキー層４０６、ｎ−ＧａＡｓで構成されたコンタクト層４０７が順次形成されている。
【００３７】
さらに、コンタクト層４０７上の所定領域にソース電極およびドレイン電極となるオーミック電極４０８が形成されている。また、２つのオーミック電極４０８間の領域においてコンタクト層４０７は除去されており、表面に露出したショットキー層４０６上には、ゲート電極４０９が形成されている。
【００３８】
以上説明したように、実施の形態２における電界効果トランジスタによれば、２層以上のｎ−ＩｎＧａＡｓ層を用いた場合でも、最上層にｎ−ＩｎＧａＡｓ層のＩｎの混晶比が厚さ方向に対して、上方に連続的に小さく変化させるように構成されたグレーディッド構造を有することで、ｎ−ＩｎＧａＡｓ層とｎ−ＧａＡｓ層との界面におけるバンドギャップ差を最小に出来、それによりｇｍの平坦性が向上でき、且つより低歪みな特性を実現させることができる。
【産業上の利用可能性】
【００３９】
本発明は、歪み特性を向上させる電界効果トランジスタとして、特に、高性能化の一端を担うことが出来るため携帯電話端末用などの用途に有用であるＧａＡｓ  ＦＥＴとして、利用することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る実施の形態１における電界効果トランジスタの断面図である。
【図２】本発明に係る実施の形態１における電界効果トランジスタの構造品と、従来の電界効果トランジスタの構造品とのＶｇｓ−ｇｍ特性を示す図である。
【図３】本発明に係る実施の形態１における電界効果トランジスタの構造のエネルギーバンド図を示す。
【図４】本発明に係る実施の形態２における電界効果トランジスタの断面図である。
【図５】従来の電界効果トランジスタの断面図である。
【図６】従来の電界効果トランジスタの断面図である。
【符号の説明】
【００４１】
１０１、４０１、５０１、６０１  半絶縁性ＧａＡｓからなる基板
１０２、４０２、３０２、５０２、６０２  バッファ層
１０４、４０５、５０３、６０４  ｎ−ＧａＡｓチャネル層
１０３、４０４                  ｎ−ＩｎＧａＡｓグレーディッドチャネル層
４０３                          ｎ−ＩｎＧａＡｓチャネル層
１０５、４０６、５０４、６０４  ショットキー層
１０６、４０７、５０５，６０５  コンタクト層
１０７、４０８、５０６、６０６  オーミック電極
１０８、４０９、５０７、６０７  ゲート電極
【図１】
2006344629.tif 000003
【図２】
2006344629.tif 000004
【図３】
2006344629.tif 000005
【図４】
2006344629.tif 000006
【図５】
2006344629.tif 000007
【図６】
2006344629.tif 000008