(57)【要約】【課題】  ループ帯域に影響を及ぼさず、電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生する外乱による周波数変動を抑えることができる。【解決手段】  基準信号発生装置１、位相比較器２、チャージポンプ回路３、ループフィルタ４、電圧制御発振器５、分周器６を有する周波数シンセサイザ回路であって、直列接続された２つの抵抗Ｒ７１１、Ｒ７１２を備える加算回路７１と、ゲートが前記ループフィルタの第１出力端にかつソースが前記第１の加算回路の一端に接続されたＭＯＳトランジスタＭ７０１と、ゲートが前記ループフィルタの第２出力端にかつソースが前記加算回路の他端に接続されたＭＯＳトランジスタＭ７０２と、第１入力端が前記加算回路７１の中点に接続されかつ第２入力端子が基準電圧源に接続され出力端子が前記チャージポンプ回路３に接続される比較回路７２を備える。【選択図】  図１
2006352315.tif 000002
【特許請求の範囲】
【請求項１】
基準周波数で基準発振信号を発生させる基準信号発生装置と、
前記基準発振信号と比較信号との間の位相差を検出し、位相差を表す位相差情報を出力させる位相比較器と、
前記出力された位相差情報に応じて作動電圧信号を出力するチャージポンプ回路と、
前記チャージポンプ回路から出力された作動電圧信号を平滑化して制御電圧に変換するループフィルタと、
前記ループフィルタから出力された制御電圧によって対応する周波数で出力信号を発生させる電圧制御発振器と、
前記電圧制御発振器の出力信号を分周し、前記比較信号に変換する分周器と、を備えた周波数シンセサイザ回路であって、
第１及び第２の抵抗が直列に接続された第１の加算回路と、制御端子が前記ループフィルタの第１出力端に接続されかつ第１端子が前記第１の加算回路の一端に接続された第１トランジスタと、制御端子が前記ループフィルタの第２出力端に接続されかつ第１端子が前記第１の加算回路の他端に接続された第２トランジスタと、第１入力端が前記第１の加算回路の中点に接続されかつ第２入力端子が基準電圧源に接続され出力端子が前記チャージポンプ回路に接続される第１の比較回路とを備え、前記比較回路の出力電流により前記ループフィルタ出力のコモンモード電位を制御するコモンモードフィードバック回路をさらに備えたことを特徴とする周波数シンセサイザ回路。
【請求項２】
前記チャージポンプは、前記出力された位相差情報に応じて第１及び第２の作動電圧信号を出力し、
第１の比較回路は、第１及び第２出力端子を備え、それぞれの出力は、前記チャージポンプ回路の第１及び第２出力端子にそれぞれ接続され、前記コモンモードフィードバック回路は、前記チャージポンプ回路の作動電圧信号を可変することにより、コモンモード電位を制御することを特徴とする、請求項１に記載の周波数シンセサイザ回路。
【請求項３】
前記コモンモードフィードバック回路は、第３及び第４の抵抗が直列に接続された第２の加算回路と、制御端子が前記ループフィルタの第１出力端に接続されかつ第１端子が前記第２の加算回路の一端に接続され前記第１のトランジスタとＰＮ反対の性質を有する第３トランジスタと、制御端子が前記ループフィルタの第２出力端に接続されかつ第１端子が前記第２の加算回路の他端に接続され前記第２のトランジスタとＰＮ反対の性質を有する第４トランジスタと、第１入力端が前記第２の加算回路の中点に接続されかつ第２入力端子が基準電圧源に接続され第１及び第２出力端子が前記チャージポンプ回路の第１及び第２出力端子にそれぞれ接続される第２の比較回路とをさらに備えることを特徴とする、請求項１又は２に記載の周波数シンセサイザ回路。
【請求項４】
前記第１の比較回路は、前記第１入力端子が前記第１端子であり、前記第２入力端子が制御端子である第５のトランジスタを有していることを特徴とする、請求項１から３のいずれか１つに記載の周波数シンセサイザ回路。
【請求項５】
前記第２の比較回路は、前記第１入力端子が前記第１端子であり、前記第２入力端子が制御端子である第６のトランジスタを有していることを特徴とする、請求項１から３のいずれか１つに記載の周波数シンセサイザ回路。
【請求項６】
前記第１及び第２のトランジスタの第２端子にそれぞれ接続される第１及び第２の電流源を備えることを特徴とする、請求項１から５のいずれか１つに記載の周波数シンセサイザ回路。
【請求項７】
前記周波数シンセサイザ回路は、前記電圧制御発振器の周波数調整中にコモンモードフィードバックが動作し、コモンモード電位を決定する、請求項１から６のいずれか１つに記載の周波数シンセサイザ回路。
【請求項８】
受信回路、およびアンテナを備え、前記受信回路は、請求項１から７のいずれか１つに記載の周波数シンセサイザ回路を有する通信機器。
【請求項９】
送信回路、およびアンテナを備え、前記送信回路は、請求項１から７のいずれか１つに記載の周波数シンセサイザ回路を有する通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に用いる周波数シンセサイザ回路及びこの周波数シンセサイザ回路を用いる通信装置に関する。
【背景技術】
【０００２】
移動体通信分野などに用いられる周波数シンセサイザ回路においては、例えば印加電源に発生するノイズやリップル等の外乱による周波数の変動をできるだけ抑えるために、減衰能力が非常に重要な役割を果たしている。その周波数の変動を抑える方法としては、チャージポンプからループフィルタ、電圧制御発振器（以下、ＶＣＯという場合がある。)に至るまでの制御を差動接続にて行う方法がある。この様な方法は、例えば特許文献１（特開２０００−３３２６０２号公報）、特許文献２（特開２００２−１５２０４０号公報）などに開示されている。
【０００３】
図２０は、特許文献１に開示の周波数シンセサイザ回路のブロック図である。図２０において、第１の従来例の周波数シンセサイザ回路１００は、基準信号発生装置１０１、位相比較器１０２、チャージポンプ回路１０３、ループフィルタ１０４、電圧制御発振器１０５、及び分周器１０６を有している。
【０００４】
基準信号発生装置１０１は、周波数シンセサイザ回路の設定周波数の基準となる基準発振信号ｆｓを発生させ、位相比較器１０２へと出力する。位相比較器１０２は、前記基準発振信号ｆｓの周波数及び位相と分周器１０６が出力する比較信号ｆｃの周波数及び位相を比較して、それらの間の位相差を検出し、位相差を表す誤差信号φＲ、φＰを発生させ、チャージポンプ回路１０３へ出力する。チャージポンプ回路１０３は、誤差信号φＲ、φＰに応じて、チャージポンプ出力端子の一方の端子の電位に対して、他方の端子の電位が常に高くなるような互いに逆極性を持つ出力電流ＳＣＰ１、ＳＣＰ２を出力する。ループフィルタ１０４は、チャージポンプ回路３の出力電流ＳＣＰ１、ＳＣＰ２を平滑化して、適切な周波数帯域を持つ制御電圧ＳＬＰＦ１，ＳＬＰＦ２に変換する。電圧制御発振器１０５は、制御電圧ＳＬＰＦ１，ＳＬＰＦ２に対応する周波数で出力信号ｆｖｏｃ１，ｆｖｏｃ２を発生させる。分周器１０６は、電圧制御発振器１０５からの出力信号ｆｖｏｃ１，ｆｖｏｃ２を分周し、前記比較信号ｆｃに変換する。
【０００５】
第１の従来例の周波数シンセサイザ回路は、以上のように構成されることで、チャージポンプ回路１０３の出力３１と３２が互いに逆極性の関係を持つ出力電流ＳＣＰ１、ＳＣＰ２を出力し、各々の電流出力をループフィルタ１０４で適切な周波数帯域を持つ制御電圧ＳＬＰＦ１，ＳＬＰＦ２に変換し、各々制御電圧ＳＬＰＦ１，ＳＬＰＦ２に出力することにより、前記ループフィルタから出力される制御電圧ＳＬＰＦ１，ＳＬＰＦ２の電位差により、電圧制御発振器１０５の周波数を制御することを可能にしている。また、このとき電源ノイズ等前記ループフィルタ１０３から出力される制御電圧ＳＬＰＦ１，ＳＬＰＦ２に同相で重畳されるノイズは、キャンセルされ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えている。
【０００６】
しかしながら、第１の従来例の周波数シンセサイザ回路では、ループフィルタ１０４の制御電圧ＳＬＰＦ１，ＳＬＰＦ２の電位差が一定であれば、コモンモード電位（制御電圧ＳＬＰＦ１，ＳＬＰＦ２の中間電位）がどのような電位であっても成立するため、ループフィルタ１０４の制御電圧ＳＬＰＦ１，ＳＬＰＦ２の電位差が所望の値であったとしても、コモンモード電位に違いが生じると、電圧制御発振器１０５の周波数の変化の制御感度にも違いが生じる。したがって、この制御感度の違いにより、帯域や応答特性の変化、不安定性がもたらされ、また、動作電圧範囲の片端にクリップされることによる動作の不安定性などの課題があった。
【０００７】
すなわち、ループフィルタ１０３からの制御電圧ＳＬＰＦ１，ＳＬＰＦ２に対し、電圧制御発振器１０５の周波数の変化の制御感度が高いと帯域が広がり、応答が速くなる。一方、制御感度が低いと帯域が狭まり、応答が遅くなる。また、ループフィルタ１０３からの制御電圧ＳＬＰＦ１，ＳＬＰＦ２に対し非線形に変化する場合、ループフィルタ１０３からの制御電圧ＳＬＰＦ１，ＳＬＰＦ２の電位差が所望の値でも絶対電位の違いにより帯域や応答が異なってくる。
【０００８】
また、第１の従来例の周波数シンセサイザ回路においては、ループフィルタ１０４の制御電圧ＳＬＰＦ１，ＳＬＰＦ２との電位差が一定であっても、片方の絶対電位が０又は電源電圧に近い場合には、チャージポンプ回路１０３の電流源の駆動能力が下がり、帯域が狭まり応答が遅くなることも考えられる。
【０００９】
そこで、コモンモードフィードバック回路を用いてコモンモード電位を一定にする技術が、例えば非特許文献１（ISSCC２０００  Session１２  TP１２．５）などにおいて、開示されている。図２１を用いてこのコモンモードフィードバック回路を用いた周波数シンセサイザ回路を説明する。
【００１０】
図２１は、第２の従来例の周波数シンセサイザ回路のブロック図である。第２の従来例の周波数シンセサイザ回路は、第１の従来例の周波数シンセサイザ回路のループフィルタ１０４と電圧制御発振器１０５との間に、コモンモードフィードバック回路１１７をさらに設けたものである。図２２において、コモンモードフィードバック回路１１７は、加算回路１１８及び比較回路１１９を有する。加算回路１１８は、ループフィルタ１１４の制御電圧ＳＬＰＦ１，ＳＬＰＦ２を入力し、それぞれ抵抗Ｒ７１、Ｒ７２を介して、比較回路１１９に出力する。比較回路１１９は、加算回路１１８の出力信号と電圧源Ｖ７１の基準電圧Ｖrefとを入力して比較し、その誤差に応じた信号をループフィルタ１１４にフィードバックする。
【００１１】
以上のように構成されるコモンモードフィードバック回路１１７において、加算回路１１８の抵抗Ｒ７１、Ｒ７２を同じ抵抗値に設定した場合、加算回路１１８の出力信号は、制御電圧ＳＬＰＦ１，ＳＬＰＦ２の中間の電位、すなわちコモンモード電位となる。このコモンモード電圧と電圧源Ｖ７１の基準電圧Ｖrefとを比較回路１１９で比較し、ループフィルタ１１４にフィードバックさせることにより、ループフィルタ１１４がコモンモード電位と基準電圧Ｖrefとを等しくするように作用する。
【特許文献１】特開２０００−３３２６０２号公報
【特許文献２】特開２００２−１５２０４０号公報
【非特許文献１】非特許文献ISSCC２０００  Session１２  TP１２．５
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、第２の従来例の周波数シンセサイザ回路においては、制御電圧ＳＬＰＦ１，ＳＬＰＦ２を出力するループフィルタ１１４の出力端子に直接、抵抗Ｒ７１、Ｒ７２が接続される為、抵抗Ｒ７１、Ｒ７２によりループ帯域が影響されるという問題がある。また、ループ帯域が影響されないようにするため、抵抗Ｒ７１、Ｒ７２に高抵抗を用いた場合には、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けやすくなるといった問題が発生する。
【００１３】
したがって、本発明が解決しようとする技術的課題は、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップル等の外乱による周波数の変動を抑えることができる周波数シンセサイザ回路を提供することである。
【課題を解決するための手段】
【００１４】
本発明は、上記技術的課題を解決するために、以下の構成の周波数シンセサイザ回路を提供する。
【００１５】
本発明の第１態様によれば、基準周波数で基準発振信号を発生させる基準信号発生装置と、
前記基準発振信号と比較信号との間の位相差を検出し、位相差を表す位相差情報を出力させる位相比較器と、
前記出力された位相差情報に応じて作動電圧信号を出力するチャージポンプ回路と、
前記チャージポンプ回路から出力された作動電圧信号を平滑化して制御電圧に変換するループフィルタと、
前記ループフィルタから出力された制御電圧によって対応する周波数で出力信号を発生させる電圧制御発振器と、
前記電圧制御発振器の出力信号を分周し、前記比較信号に変換する分周器と、を備えた周波数シンセサイザ回路であって、
第１及び第２の抵抗が直列に接続された第１の加算回路と、制御端子が前記ループフィルタの第１出力端に接続されかつ第１端子が前記第１の加算回路の一端に接続された第１トランジスタと、制御端子が前記ループフィルタの第２出力端に接続されかつ第１端子が前記第１の加算回路の他端に接続された第２トランジスタと、第１入力端が前記第１の加算回路の中点に接続されかつ第２入力端子が基準電圧源に接続され出力端子が前記チャージポンプ回路に接続される第１の比較回路とを備え、前記比較回路の出力電流により前記ループフィルタ出力のコモンモード電位を制御するコモンモードフィードバック回路をさらに備えたことを特徴とする周波数シンセサイザ回路を提供する。
【００１６】
本発明の第２態様によれば、前記チャージポンプは、前記出力された位相差情報に応じて第１及び第２の作動電圧信号を出力し、
第１の比較回路は、第１及び第２出力端子を備え、それぞれの出力は、前記チャージポンプ回路の第１及び第２出力端子にそれぞれ接続され、前記コモンモードフィードバック回路は、前記チャージポンプ回路の作動電圧信号を可変することにより、コモンモード電位を制御することを特徴とする、第１態様の周波数シンセサイザ回路を提供する。
【００１７】
本発明の第３態様によれば、前記コモンモードフィードバック回路は、第３及び第４の抵抗が直列に接続された第２の加算回路と、制御端子が前記ループフィルタの第１出力端に接続されかつ第１端子が前記第２の加算回路の一端に接続され前記第１のトランジスタとＰＮ反対の性質を有する第３トランジスタと、制御端子が前記ループフィルタの第２出力端に接続されかつ第１端子が前記第２の加算回路の他端に接続され前記第２のトランジスタとＰＮ反対の性質を有する第４トランジスタと、第１入力端が前記第２の加算回路の中点に接続されかつ第２入力端子が基準電圧源に接続され第１及び第２出力端子が前記チャージポンプ回路の第１及び第２出力端子にそれぞれ接続される第２の比較回路とをさらに備えることを特徴とする、第１又は第２態様の周波数シンセサイザ回路を提供する。
【００１８】
本発明の第４態様によれば、前記第１の比較回路は、前記第１入力端子が前記第１端子であり、前記第２入力端子が制御端子である第５のトランジスタを有していることを特徴とする、第１から第３態様のいずれか１つの周波数シンセサイザ回路を提供する。
【００１９】
本発明の第５態様によれば、前記第２の比較回路は、前記第１入力端子が前記第１端子であり、前記第２入力端子が制御端子である第６のトランジスタを有していることを特徴とする、第１から第３態様のいずれか１つの周波数シンセサイザ回路を提供する。
【００２０】
本発明の第６態様によれば、前記第１及び第２のトランジスタの第２端子にそれぞれ接続される第１及び第２の電流源を備えることを特徴とする、第１から第５態様のいずれか１つの周波数シンセサイザ回路を提供する。
【００２１】
本発明の第７態様によれば、前記周波数シンセサイザ回路は、前記電圧制御発振器の周波数調整中にコモンモードフィードバックが動作し、コモンモード電位を決定する、１から第６態様のいずれか１つの周波数シンセサイザ回路を提供する。
【００２２】
本発明の第８態様によれば、受信回路、およびアンテナを備え、前記受信回路は、第１から第７態様のいずれか１つの周波数シンセサイザ回路を有する通信機器を提供する。
【００２３】
本発明の第９態様によれば、送信回路、およびアンテナを備え、前記送信回路は、第１から第７態様のいずれか１つの周波数シンセサイザ回路を有する通信機器を提供する。
【発明の効果】
【００２４】
本発明によれば、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずに電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることが出来る周波数シンセサイザを構成することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の各実施形態に係る周波数シンセサイザ回路について、図面を参照しながら説明する。
【００２６】
（第１実施形態）
図１から図４を用いて、本発明の第１実施形態にかかる周波数シンセサイザ回路を説明する。
【００２７】
図１は本発明の第１実施形態にかかる周波数シンセサイザ回路の回路図である。図１において、基準信号発生装置１は、周波数シンセサイザ回路の設定周波数の基準となる周波数出力を生成し、位相比較器２へと出力する。位相比較器２は、基準信号発生装置１の出力の周波数および位相と、分周器６から出力された信号の周波数および位相とを比較し、その誤差信号２１，２２，２３，２４をチャージポンプ回路３へと出力する。チャージポンプ回路３は、差動出力の構成を持つ。
【００２８】
図２はチャージポンプ回路３の回路構成例を示す図である。ここで例えば基準信号の周波数より分周器６の出力の周波数の方が低いときアップ信号ＵＰ、基準信号の周波数より分周器６の出力の周波数の方が高いときダウン信号ＤＯＷＮを位相比較器２より出力されるとすると、図２のＭＯＳトランジスタＭ３１はＰｃｈトランジスタでローアクティブなので、入力２２にはアップ信号ＵＰの逆極性ＵＰＢが接続され、ＭＯＳトランジスタＭ３２はＮｃｈトランジスタでハイアクティブなので、入力２３にはダウン信号ＤＯＷＮが接続されることにより、出力３１にはアップ信号ＵＰ検出時に充電、ダウン信号ＤＯＷＮ検出時に放電方向に各々電流源Ｉ３１，Ｉ３２の電流が出力され、ループフィルタ４を制御する。一方、同様にして図２のＭＯＳトランジスタＭ３３の入力２１にはダウン信号ＤＯＷＮの逆極性ＤＯＢが接続され、ＭＯＳトランジスタＭ３４の入力２４にはアップ信号ＵＰが接続されることにより、出力３２にはアップ信号ＵＰ検出時に放電、ダウン信号ＤＯＷＮ検出時に充電方向に各々電流源Ｉ３４，Ｉ３３の電流が出力され、ループフィルタ４を出力３１とちょうど逆方向に制御する。
【００２９】
図３はループフィルタ４の回路構成例を示す図である。ループフィルタ４において通常、キャパシタＣ４１とＣ４３、Ｃ４２とＣ４４、抵抗Ｒ４１とＲ４２は各々同じ値である。ループフィルタ４は、チャージポンプ３からの出力の誤差電流３１，３２を、適切な周波数帯域を持つ制御電圧４１，４２へと変換し、電圧制御発振器５の周波数を制御する。ループフィルタ４を構成する回路構成は、図３に示すものの他に多種の変形例が考えられる。図３の例では、チャージポンプ３からの出力３１、３２とループフィルタ４からの出力４１、４２が各々同じノードになっているが、チャージポンプ出力３１、３２とループフィルタの出力４１、４２の間に抵抗などが挿入されていてもよい。また、図３の例では、チャージポンプ出力３１、３２の電流が各々放電方向に流れるとループフィルタの出力４１、４２の電位が下がり、充電方向に流れるとループフィルタの出力４１、４２の電位が上がる構成となっている。
【００３０】
電圧制御発振器５は、ループフィルタ４から出力される制御電圧４１，４２により制御される周波数の信号を発振する。また、分周器６は、電圧制御発振器５の出力を分周し、位相比較器２へ伝達する。位相比較器２で位相・周波数誤差が検出された時、チャージポンプ回路３の出力３１と３２が互いに逆極性の関係を持つ電流を出力し、各々の電流出力をループフィルタ４で適切な周波数帯域を持つ制御信号に変換し、各々出力４１および４２に出力することにより、前記ループフィルタ出力４１と４２の電位差により、電圧制御発振器５の周波数を制御することを可能にしている。また、その時電源等に重畳される同相ノイズは、キャンセルされ、印加電源に発生するノイズやリップルなどの外乱による周波数の変動を抑えている。
【００３１】
図１において、コモンモードフィードバック回路７は、ループフィルタ４の出力４１および４２を、ＭＯＳトランジスタＭ７０１、Ｍ７０２のゲートに各々接続し、そのＭＯＳトランジスタＭ７０１、Ｍ７０２のソースに、各々抵抗Ｒ７１１およびＲ７１２により構成される加算回路７１を接続している。比較回路７２には加算回路７１の出力、すなわち抵抗Ｒ７１およびＲ７２の中点と、電圧源Ｖ７１が入力として接続され、比較回路７２の出力がチャージポンプ回路３の出力３１および３２にフィードバックされる構成を有する。
【００３２】
図４は、コモンモードフィードバック回路７の比較回路７２および電流源Ｉ７０１，Ｉ７０２の詳細な回路例を含む図である。電流源Ｉ７０１，Ｉ７０２および比較回路７２のＭＯＳトランジスタＭ７２４の電流源を電流源Ｉ７０３とＭＯＳトランジスタＭ７０３，Ｍ７０４，Ｍ７２５およびＭ７０５のカレントミラー回路で構成する。例えばＭＯＳトランジスタＭ７２４のトランジスタサイズをＭ７０１、Ｍ７０２のトランジスタサイズと等しくし、かつＭＯＳトランジスタＭ７０３，Ｍ７０４，Ｍ７２５のトランジスタサイズをＭＯＳトランジスタＭ７０５のトランジスタサイズと等しくなるように構成するなどして，ＭＯＳトランジスタＭ７２４のＶｇｓをＭ７０１、Ｍ７０２のゲート電位が等しく同じ電流が流れた時（平衡状態）のＶｇｓと等しくなるように構成する。
【００３３】
ここで、Ｍ７０１、Ｍ７０２が平衡状態と異なり電流値が変化した時のＭ７０１、Ｍ７０２のＶｇｓの変化が無視できるものとし、抵抗Ｒ７１１とＲ７１２を同じ抵抗値に設定し、コモンモード電位をＶｃｍとすると、
比較回路７２の入力、すなわちＭＯＳトランジスタＭ７２２のゲート入力は、
((V41-Vgs)+(V42-Vgs))/2 = (V41+V42)/2-Vgs = Vcm  Vgsとなる。また、ＭＯＳトランジスタＭ７２１のゲート入力は、電圧源Ｖ７１の電圧をＶｒｅｆとすると、Vref-Vgsとなる。
【００３４】
Ｍ７２３，Ｍ７２５，Ｍ７２６を理想的なカレントミラー回路とし、Ｍ７２１のゲート電位がＭ７２２のゲート電位と等しく、Ｍ７２１とＭ７２２のＶｇｓが等しいとき、Ｍ７２１とＭ７２２に等しく電流が流れるため、i(M723)=i(M725)=i(M726)=i(I721)/2になる。ここで、Ｍ７２２のゲート電位がＭ７２１のゲート電位からずれているときの電流変動分をｄｉとすると、i(M723)=i(M725)=i(M726)=i(I721)/2+diになる
【００３５】
以下同様にして各電流源の電流値をi(Iｎ),ＭＯＳトランジスタのドレイン電流をi(Mｎ)で表現する。なお、ここでｎは、それぞれの素子を示す。Vcm=Vrefのとき、ＭＯＳトランジスタＭ７２１とＭ７２２のゲートはVcm-Vgs=VrefVgs、と等しくなり、このときｄｉ＝０となる。この状態からのＶｃｍの変動量をｄＶｃｍとする。
【００３６】
また、i(I721)=2×i(I723)に設定し、ＭＯＳトランジスタＭ７２１、Ｍ７２２のコンダクタンスをｇｍとすると、コモンモードフィードバック回路７の出力電流iCMFB1,iCMFB2は、iCMFB1について、iCMFB1=i(I723)-i(M726)=i(I721)/2-(i(I721)/2+di)=-diとなり、また、Ｍ７０１、Ｍ７０２が平衡状態と異なり電流値が変化した時のＭ７０１、Ｍ７０２のＶｇｓの変化が無視できるとして、di = gm/2×d(Vcm-Vgs) = gm/2×dVcmより、iCMFB1= - gm/2×dVcmとなる。同様にして、iCMFB2= iCMFB1= - gm/2×dVcmである。
【００３７】
したがって、ループフィルタ４の出力のコモンモード電位ＶｃｍがＶｒｅｆより下がってｄＶｃｍがマイナスになるとiCMFB1、iCMFB2がプラスになり、ループフィルタ４を充電させ、ループフィルタ４の出力のコモンモード電位がＶｒｅｆより上がってｄＶｃｍがプラスになるとiCMFB1、iCMFB2がマイナスになり、ループフィルタ４を放電させ、コモンモード電位がＶｒｅｆに等しくなるように作用する。
【００３８】
この時、コモンモードフィードバック回路７の入力はＭＯＳトランジスタＭ７０１と、Ｍ７０２のゲートに入力される構成であるので、入力インピーダンスが高く、ループフィルタの帯域に影響を及ぼさない。また、出力電流iCMFBはコモンモード電位がＶｒｅｆと等しい平衡状態になった後は、流れないので、ループ帯域に影響を及ぼさない。また、抵抗Ｒ７１およびＲ７２は、従来の構成とは異なり、ループフィルタ出力４１、４２に直接接続されるのではなく、ＭＯＳトランジスタＭ７０１，Ｍ７０２を介して接続されるので、抵抗Ｒ７１１およびＲ７１２はコモンモードフィードバック動作にしか影響を及ぼさず、定常時の動作における抵抗の熱雑音の影響も軽微である。また、従来の構成ではループ帯域に影響を熱雑音の影響や、不要輻射成分の重畳を軽減する為にこれらの抵抗の値を小さくすることは、ループフィルタのインピーダンスを変化させ、すなわちループ帯域が変化する弊害があるため困難であるが、本実施形態におけるこれらの抵抗はループ帯域に影響を及ぼさない為、抵抗Ｒ７１１およびＲ７１２を所望の値に設定することが可能である。
【００３９】
また、ＭＯＳトランジスタＭ７０３，Ｍ７０４が飽和領域で通常動作しているときにＭＯＳトランジスタＭ７０１，Ｍ７０２にＩ７０３の電流が流れるときのＭＯＳトランジスタＭ７０１，Ｍ７０２のＶｇｓをＶｇｓ（ｎｏｍ）とし、電源電圧をＶｄｄとすると、ループフィルタ出力４１、４２の電圧Ｖ４１、Ｖ４２の電位差｜V41-V42|に、Vdd  Vgs(nom) < |V41  V42| < Vddなる関係があるとき、ループフィルタ出力４１、４２のいずれか電位の低い方に接続されるＭＯＳトランジスタのＶｇｓがＶｇｓ（ｎｏｍ）より低くなってしまう。
【００４０】
例えば、Vref=Vdd/2とし、初期状態として、V41=Vdd, V42=Vgs(nom)/2の時の動作を考える。Vcm=(V41+V42)/2 = (Vdd + Vgs(nom)/2)/2= Vdd/2 + Vgs(nom)/4であり、Ｍ７２２、Ｍ７２１のゲート電圧を各々Ｖａ，Ｖｂとすると、Vb ≒ Vref  Vgs(nom) = Vdd/2  Vgs(nom)となる。Ｍ７０２は、V４２＜Ｖｇｓ（ｎｏｍ)のとき、ソース電位が０に近い電位になり、Ｒ７１１＝Ｒ７１２のとき、Va ≒ (V41-Vgs(nom)  0 )/2 = Vdd/2  Vgs(nom)/2であり、Va  Vb ≒ Vgs(nom)/2 > 0となる。したがって、di > 0 及び、iCMFB=iCMOFB2<0となり、ループフィルタ４は放電され、Ｖ４１，Ｖ４２の電位が下がる。
【００４１】
上記動作の次の状態として、Ｖ４１、Ｖ４２の電位が、V41= Vdd-Vgs(nom)/4, V42=Vgs(nom)/4まで下がってきた状態を考える。Vcm=(V41+V42)/2 =Vdd/2 = Vrefなので、この状態のコモンモード電位を平衡状態として保持することが望ましいが、このとき、Va ≒ (Vdd-Vgs(nom)/4  Vgs(nom) )/2 = Vdd/2  5/8×Vgs(nom)で、VaVb ≒｛Vdd/2  5/8× Vgs(nom)｝−｛Vdd/2  Vgs(nom)｝＝3/8×Vgs(nom) > 0となり、di > 0 、iCMFB=iCMOFB2<0の状態は変わらず、ループフィルタ４は放電され、Ｖ４１，Ｖ４２の電位は下がり続ける。結局、V41= Vdd-Vgs(nom)/2, V42≒0まで下がったとき、Ｖ４２を０以下に下げることが出来ないため、平衡状態になる。このとき、Vcm=(V41+V42)/2 =V41/2となる。
【００４２】
この様にループフィルタ出力４１、４２の電圧Ｖ４１、Ｖ４２の電位差｜V41-V42|に、Vdd  Vgs(nom) < |V41  V42| < Vddなる関係があるとき、コモンモード電位ＶｃｍはＶｒｅｆではなくＶ４１またはＶ４２の高い方の電位の１／２で平衡状態となるが、Ｖｒｅｆとのずれは最大でＶｇｓ（ｎｏｍ）／２であり、比較的少ない素子で簡単にＶｒｅｆに近い電位に設定することが出来る。
【００４３】
したがって第１実施形態によれば、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずに電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることができる周波数シンセサイザを構成することができる。
【００４４】
なお、本発明の第１実施形態ではループフィルタ４の出力に接続されるＭＯＳトランジスタＭ７０１，Ｍ７０２をＮ型ＭＯＳトランジスタとしているが、Ｐ形ＭＯＳトランジスタで構成することも可能である。
【００４５】
（第２実施形態）
図５は、本発明の第２実施形態にかかる周波数シンセサイザ回路の回路図である。図５において、第１実施形態と同じ構成要素については同じ符号を用い、説明を省略する。第２実施形態にかかる周波数シンセサイザ回路は、主にコモンモードフィードバック回路７Ａなどの構成が異なる。図５において、コモンモードフィードバック回路７Ａの比較回路７２の出力は、チャージポンプ回路３Ａに接続され、チャージポンプ電流を制御する構成を有する。
【００４６】
図６は、本発明の第２実施形態におけるコモンモードフィードバック回路７Ａの比較回路７２、電流源Ｉ７０１，Ｉ７０２、及びチャージポンプ回路３の詳細な回路例を含む図である。チャージポンプ回路３の電流源Ｉ３２及びＩ３４と並列に、各々比較回路比較回路７２のＭＯＳトランジスタＭ７２３のゲートおよびドレインから接続されるＭＯＳトランジスタＭ３５及びＭ３６が追加され、ＭＯＳトランジスタＭ７２３，Ｍ３５，Ｍ３６でカレントミラー回路を構成する。
【００４７】
第１実施形態と同様にして、Ｍ７２３，Ｍ３５，Ｍ３６を理想的なカレントミラー回路とし、各々の電流i(M723)=i(M35)=i(M36)=i(I721)/2+diとおくと、diはＶ４１、Ｖ４２の伝位に伴って第１実施形態と同様に変化する。
【００４８】
したがって、チャージポンプ３の出力３１は、入力２２のＵＰＢ信号がロー電位の時にはi(I31)なる充電電流、入力２３のＤＯＷＮ信号がハイ電位の時には、i(I32)+i(I721)/2+diなる放電電流が出力される。チャージポンプ３の出力３２は同様にして、入力２１のＵＰ信号がハイ電位の時にはi(I33)なる充電電流、入力２４のＤＯＷＮＢ信号がロー電位の時には、i(I34)+i(I721)/2+diなる放電電流が出力される。このとき、i(I31)=i(I33)=i(I32)+i(I721)/2=i(I34)+i(I721)/2に設定する。ここで、i(I721)をi(I32),i(I34)と比べ十分小さい値に設定しておけば、チャージポンプ動作に影響を及ぼすことなくコモンモード電位を制御することができる。
【００４９】
図７は、ＰＬＬ引き込み動作時（過渡状態）の時と、ＰＬＬロック時（平衡状態）の時のチャージポンプ３の入力波形図である。図７において、ＰＬＬ引き込み動作時（ａ），（ｂ）は、所望の周波数に対する誤差が大きい為、ＵＰまたはＤＯＷＮの波形のアクティブ時間が長くなる。したがってi(M35)とi(M36)の電流値が同じであっても一周期あたりの充放電量はアンバランスになる。しかしながらロック動作中でＭ３２とＭ３４のアクティブ時間がほとんど等しく、かつ、電流値i(I721)をi(I32),i(I34)と比べ十分小さい値に設定しておけば、i(M35),i(M36)もi(I32),i(I34)と比べ十分小さい値になるので、PLL応答特性に対する影響は無視できる。
【００５０】
したがってこのような構成によれば、第１実施形態の図４における電流源I723および電流源I724に相当する電流源が不要になるため、より少ない素子数、チップ面積で、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずにＶＣＯの制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることができる周波数シンセサイザを構成することができる。
【００５１】
なお、本発明の第２の実施形態におけるチャージポンプ回路３Ａに含まれるＭＯＳトランジスタＭ３５，Ｍ３６は、コモンモードフィードバック回路７に含めることも可能である。この場合、ＭＯＳトランジスタＭ３５，Ｍ３６のドレインはそれぞれ、チャージポンプ回路の出力３１，３２にそれぞれ接続される。
【００５２】
（第３実施形態）
図８は本発明の第３実施形態における周波数シンセサイザ回路の回路図である。図８において、第１実施形態と同じ構成要素については同じ符号を用い、説明を省略する。第３実施形態にかかる周波数シンセサイザ回路は、コモンモードフィードバック回路７Ｂの構成が異なる。コモンモードフィードバック回路７Ｂは、第１及び第２の実施形態と同様にしてループフィルタ４の出力４１および４２を、ＭＯＳトランジスタＭ７０１と、Ｍ７０２のゲートに各々接続し、そのＭＯＳトランジスタＭ７０１と、Ｍ７０２のソースに、各々抵抗Ｒ７１１及びＲ７１２により構成される加算回路７１を接続している。ここで、図８においては、加算回路７１すなわち抵抗Ｒ７１１及びＲ７１２の中点に電流源Ｉ７２１および、ＭＯＳトランジスタＭ７２１のソースが接続され、ＭＯＳトランジスタＭ７２１のゲートは電圧源Ｖ７１に、ドレインはＭＯＳトランジスタＭ７２３のゲートおよびドレインに接続される構成を有する。
【００５３】
以下、説明を簡単にするためにＭＯＳトランジスタの電流の変化に伴うＶｇｓの変化は無視できるものとしてその動作を説明する。トランジスタサイズと電流値をＭＯＳトランジスタＭ７０１，Ｍ７０２，及びＭ７２１のＶｇｓが等しくなるように構成し、かつi(I721) = i(I723) = i(I724)になるように構成する。すなわち図８のＩ７２１の電流値は第１実施形態にかかる図４のそれの半分である。
【００５４】
また、図1と同様にM723,M727,M726を理想的なカレントミラー回路とし、各々の電流i(M723)=i(M727)=i(M726)=i(I721)+diとおき、R711=R712=Rとすると、
di = {(V41+Vgs)-(V71+Vgs)}/R + {(V42+Vgs)-(V71+Vgs)}/R = (V41+V42-2×V71)/R = 2×(Vcm-Vref)/Rとなる。したがって、
Vcm ＞Vref のとき di ＞0 となり、iCMFB1=iCMFB2＜0 となりループフィルタ４を放電させ、コモンモード電位Vcmを下げる。一方、Vcm ＜ Vref のとき di ＜ 0 となり、iCMFB1=iCMFB2＞0 となりループフィルタ４を充電させ、コモンモード電位Vcmを上げる。また、Vcm＝Vrefのとき di＝0となり、平衡状態になる。
【００５５】
このとき第１実施形態の図４における電位をＶ４１，Ｖ４２と合わせるためのＭＯＳトランジスタＭ７２４，Ｍ７２５は不要であり、Ｍ７２４，Ｍ７２５に流す電流が不要になる。また、Ｉ７２１も図４の構成の半分でできるため、より比較的少ない素子、少ない電流で簡単にコモンモード電位ＶｃｍをＶｒｅｆに近い電位に設定することができる。
【００５６】
したがって第３実施形態の構成によれば、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずにＶＣＯの制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることができる周波数シンセサイザを構成することができる。
【００５７】
なお、図８ではコモンモードフィードバック回路７Ｂの入力のＭＯＳトランジスタＭ７０１，Ｍ７０２は、Ｎ形ＭＯＳトランジスタで構成されているが、Ｐ型ＭＯＳトランジスタで構成しても良い。図９は入力をＰ形ＭＯＳトランジスタＭ８０１，Ｍ８０２で構成するときの変形例を示す図である。
【００５８】
また、本実施形態の別の変形例として、第２実施形態の図５および図６に示されるような構成とすることできる。具体的には、チャージポンプ回路の中にトランジスタＭ３５，Ｍ３６を含ませる構成である。図１０はそのような実施形態を示す図である。
【００５９】
なお、本実施形態のさらなる変形例として、電流源Ｉ７２１を省略することができる。電流源Ｉ７２１がないと、Ｍ７０１，Ｍ７０２，Ｍ７２１のトランジスタサイズが等しいとき、Ｍ７０１，Ｍ７０２，Ｍ７２１のゲート電位が全て等しい平衡状態において、i(M702) = i(M701) = i(M721) = {i(I701)+i(I702)}/3 となる。したがって、i(I723) = i(I724)= {i(I701)+i(I702)}/３にすればよい。
【００６０】
（第４実施形態）
図１１は本発明の第４実施形態における周波数シンセサイザ回路の回路図である。図１１において図１に示す第１実施形態と同じ構成要素については同じ符号を用い、説明を省略する。図１１において、コモンモードフィードバック回路７Ｅは、ループフィルタ４の差動の第１の出力４１からゲートに接続されるＭＯＳトランジスタＭ７０１と第２の出力４２からゲートに接続されるＭＯＳトランジスタＭ７０２に加え、前記ループフィルタ出力４１，４２に各々ＭＯＳトランジスタＭ７９１，Ｍ７９２が接続される。
【００６１】
ここで、ＭＯＳトランジスタＭ７０１，Ｍ７０２がＮ形のＭＯＳトランジスタであるのに対し、ＭＯＳトランジスタＭ７９１，Ｍ７９２は、デバイス構造がＮ型とＰＮ反対の性質を有する、いわゆるＰ型のＭＯＳトランジスタである。ＭＯＳトランジスタＭ７０１と、Ｍ７０２と同様にして、ＭＯＳトランジスタＭ７９１と、Ｍ７９２のソースに、各々抵抗Ｒ７３１およびＲ７３２により構成される加算回路７３が接続される。その加算回路７３の出力、すなわち抵抗Ｒ７３１及びＲ７３２の中点に比較回路７４が接続され、比較回路７４には加算回路７３の出力、すなわち抵抗Ｒ７３１及びＲ７３２の中点と、電圧源Ｖ７２が入力として接続され、比較回路７４の出力は、比較回路７２の出力と接続され、チャージポンプ回路３の出力３１及び３２にフィードバックされる構成を有する。
【００６２】
図１２は、本発明の第３実施形態におけるコモンモードフィードバック回路７Ｅの比較回路７２、７４、電流源Ｉ７０１，Ｉ７０２，Ｉ７９１，Ｉ７９２、およびチャージポンプ回路３の詳細な回路例を含む図である。
【００６３】
ここで、ＭＯＳトランジスタＭ７０３，Ｍ７０４がＮ形のＭＯＳトランジスタであるのに対し、ＭＯＳトランジスタＭ７９３，Ｍ７９４は、デバイス構造がＮ形とＰＮ反対の性質を有する、いわゆるＰ形のＭＯＳトランジスタである。
【００６４】
同様にして、比較回路７２でＭＯＳトランジスタＭ７２１，Ｍ７２２がＰ形、ＭＯＳトランジスタＭ７２３〜Ｍ７２７がＮ型であるのに対し、比較回路７４のＭＯＳトランジスタＭ７４１，Ｍ７４２がＮ型、ＭＯＳトランジスタＭ７４３〜Ｍ７４７がＰ型と、各々ＰＮ反対のＭＯＳトランジスタの性質を有するＭＯＳトランジスタで構成される。
【００６５】
電流源Ｉ７９１，Ｉ７９２及び比較回路７４のＭＯＳトランジスタＭ７４４の電流源を電流源Ｉ７０３とＭＯＳトランジスタＭ７９３〜Ｍ７９６，Ｍ７４５，及びＭ７０５のカレントミラー回路で構成する。例えばＭＯＳトランジスタＭ７４４のトランジスタサイズをＭ７９１、Ｍ７９２のトランジスタサイズと等しくし、かつＭＯＳトランジスタＭ７９３，Ｍ７９４，Ｍ７４５のトランジスタサイズをＭＯＳトランジスタＭ７９６のトランジスタサイズと等しくなるように構成するなどして、ＭＯＳトランジスタＭ７４４のＶｇｓをＭ７９１、Ｍ７９２のＶｇｓと等しくなるように構成する。また、ＭＯＳトランジスタＭ７９５のトランジスタサイズをＭ７０５のトランジスタサイズと等しくすることで、Ｍ７９３〜Ｍ７９６，Ｍ７４５の電流をＭ７０３〜Ｍ７０５，Ｍ７２５の電流と等しくなるように構成する。
【００６６】
本実施形態においても、第１実施形態と同様にして、i(M723)=i(M726)=i(M727)=i(I721/2)+diとする。同様にM743,M745,M746を理想的なカレントミラー回路と仮定し、i(M743)=i(M746)=i(M747)=i(I741/2)+dipとする。i(I741)=i(I721) であるので、コモンモードフィードバック回路７の出力電流iCMFB1,iCMFB2は、iCMFB1について、iCMFB1=i(M746)-i(M726)= dip - diであり、また、Ｍ７４１，Ｍ７４２のコンダクタンスをｇｍｐ、Ｍ７９１，Ｍ７９２，Ｍ７４４のゲートソース間電圧をＶｇｓｐとすると、dip = gmp/2d(Vgsp-Vcm) = -gmp/2dVcmより、iCMFB1= (-gmp/2- gm/2)×dVcmである。同様にして、iCMFB2= iCMFB1= (-gmp/2- gm/2)×dVcmである。
【００６７】
電圧源V71と電圧源の電位を共に等しくＶｒｅｆとすると、ループフィルタ４の出力のコモンモード電位ＶｃｍがＶｒｅｆより下がってｄＶｃｍがマイナスになるとiCMFB1、iCMFB2がプラスになり、ループフィルタ４を充電させ、ループフィルタ４の出力のコモンモード電位がＶｒｅｆより上がってｄＶｃｍがプラスになるとiCMFB1、iCMFB2がマイナスになり、ループフィルタ４を放電させ、顧問モード電位がＶｒｅｆに等しくなるように作用する。
【００６８】
このとき、コモンモードフィードバック回路７の入力はＭＯＳトランジスタＭ７０１，Ｍ７０２，Ｍ７９１、及びＭ７９２のゲートに入力される構成であるので、入力インピーダンスが高く、ループフィルタの帯域に影響を及ぼさない。また、出力電流iCMFBはコモンモード電位がＶｒｅｆと等しい平衡状態になった後は、流れないので、ループ帯域に影響を及ぼさない。また、抵抗Ｒ７１１，Ｒ７１２，Ｒ７３１及びＲ７３２は、ループフィルタ出力４１、４２に直接接続されるのではなく、ＭＯＳトランジスタを介して接続されるので、抵抗Ｒ７１１，Ｒ７１２，Ｒ７３１及びＲ７３２はコモンモードフィードバック動作にしか影響を及ぼさず、定常時の動作における抵抗の熱雑音の影響も軽微である。また、従来の構成ではループ帯域に影響を熱雑音の影響や、不要輻射成分の重畳を軽減する為にこれらの抵抗の値を小さくすることは、ループフィルタのインピーダンスを変化させ、すなわちループ帯域が変化する弊害があるため困難であるが、本実施形態におけるこれらの抵抗はループ帯域に影響を及ぼさない為、抵抗Ｒ７１１，Ｒ７１２，Ｒ７３１及びＲ７３２を所望の値に設定することが可能である。
【００６９】
ここで、説明を簡単にする為、同じ電流i(703)を流したときのＮ形のＭＯＳトランジスタＭ７０１，Ｍ７０２，Ｍ７２４とＰ形のＭＯＳトランジスタＭ７９１，Ｍ７９２，Ｍ７９４とのＶｇｓが等しく、Ｐ形のＭＯＳトランジスタＭ７２１、Ｍ７２２とＮ形のＭＯＳトランジスタＭ７４１，Ｍ７４２のコンダクタが等しい時を考え、この時のＭＯＳトランジスタＭ７０１，Ｍ７０２，Ｍ７２４、Ｍ７９１，Ｍ７９２，Ｍ７９４のＶｇｓをＶｇｓ（ｎｏｍ）、ＭＯＳトランジスタＭ７２１，Ｍ７２２，Ｍ７４１，Ｍ７４２の混濁タンスをジーエムとし、電源電圧をＶｄｄとする。
【００７０】
ループフィルタ出力４１、４２の電圧Ｖ４１、Ｖ４２の電位差|V41-V42|に、Vdd  Vgs(nom) < |V41  V42| < Vddなる関係があるとき、ループフィルタ出力４１、４２のいずれか電位の低い方に接続されるＭＯＳトランジスタのＶｇｓがＶｇｓ（ｎｏｍ）より低くなり、比較回路７２のコモンモードフィードバック動作にずれが生じてしまうが、比較回路７４にて補正し、コモンモードフィードバック回路７全体として正確に動作することができる。
【００７１】
例えば、初期状態として、V41=Vdd, V42=Vgs(nom)/2, Vcm=(V41+V42)/2 = Vdd/2 + Vgs(nom)/4の時の動作を考える。Vcm=(V41+V42)/2 = (Vdd + Vgs(nom)/2)/2 = Vdd/2 + Vgs(nom)/4であり、Ｍ７２２７２１のゲート電圧を各々Ｖａ，Ｖｂとすると、Vb ≒ Vref  Vgs(nom) = Vdd/2  Vgs(nom)となる。Ｍ７０２は、V42<Vgs(nom)のとき、ソース電位が０に近い電位になり、Ｒ７１＝Ｒ７２のとき、Va ≒ (V41-Vgs(nom)  0 )/2 = Vdd/2  Vgs(nom)/2、Va  Vb ≒ Vgs(nom)/2 > 0となる。したがって di > 0である。
【００７２】
一方、M742,741のゲート電圧を各々Vc,Vdとすると、Vd ≒ Vref + Vgs(nom)= Vdd/2 ＋Vgs(nom)、Vc ≒ (Vdd+Vgs(nom)/2 + Vgs(nom) )/2 = Vdd/2 + 3Vgs(nom)/4、Vd  Vc = Vgs(nom)/4となる。したがって、dip>0であるが、Va  Vb > Vd  Vcなので、iCMFB=iCMFB2 = dip  di <0となり、ループフィルタ４は放電され、V41,V42の電位が下がる。
【００７３】
上記動作の次の状態として、V41、V42の電位が、V41= Vdd-Vgs(nom)/4, V42=Vgs(nom)/4まで下がってきた状態を考える。
【００７４】
このとき、Vcm=(V41+V42)/2 =Vdd/2 = Vrefなので、この状態のコモンモード電位を平衡状態として保持することが望ましい。ここで、 Va ≒ (Vdd-Vgs(nom)/4  Vgs(nom) )/2 = Vdd/2  5/8× Vgs(nom)、Vb ≒ Vref - Vgs(nom)= Vdd/2 - Vgs(nom)、Va  Vb ≒ 3/8×Vgs(nom) > 0となり、di > 0となる。
【００７５】
一方、Vc ≒ (Vdd + Vgs(nom)/4 + Vgs(nom) )/2 = Vdd/2 + 5/8× Vgs(nom)、Vd ≒ Vref + Vgs(nom)= Vdd/2 + Vgs(nom)、Vd  Vc ≒ 3/8× Vgs(nom) > 0となり、dip > 0であるが、Va  Vb = Vd  Vcなので、iCMFB=iCMFB2 = dip  di = 0となり、ループフィルタ４は充放電されず、V41,V42の電位がVcm=Vref=Vdd/2 で平衡状態として保持されるよう、正確に制御されることが分かる。
【００７６】
したがってこのような構成によれば、幅広い動作レンジで正確にコモンモード電位をＶｒｅｆに設定することができ、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずに電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることができる周波数シンセサイザを構成することが出来る。
【００７７】
なお、本発明の第４実施形態の変形例として、電圧源Ｖ７１とＶ７２の電圧を共に等しくＶｒｅｆとしたが、異なる値にし、不感帯を設けることも可能である。本発明の第４実施形態のように電圧源Ｖ７１とＶ７２の電圧が等しい場合、一つの同じ電圧源を用いて構成することも可能である。
【００７８】
（第５実施形態）
図１３は本発明の第５実施形態における周波数シンセサイザ回路のコモンモードフィードバック回路の回路図である。図１３において、コモンモードフィードバック回路７Ｆは、ループフィルタ４の差動の第１の出力４１からゲートに接続されるＭＯＳトランジスタＭ７０１と第２の出力４２からゲートに接続されるＭＯＳトランジスタＭ７０２に加え、前記ループフィルタ出力４１，４２に各々ＭＯＳトランジスタＭ７９１，Ｍ７９２が接続される。ここで、ＭＯＳトランジスタＭ７０１，Ｍ７０２がＮ形のＭＯＳトランジスタであるのに対し、ＭＯＳトランジスタＭ７９１，Ｍ７９２は、デバイス構造がＮ形とＰＮ反対の性質を有する、いわゆるＰ形のＭＯＳトランジスタである。ＭＯＳトランジスタＭ７０１と、Ｍ７０２と同様にして、ＭＯＳトランジスタＭ７９１と、Ｍ７９２のソースに、各々抵抗Ｒ７３１及びＲ７３２により構成される加算回路７３が接続される。
【００７９】
ここで、図１３においては、加算回路７１すなわち抵抗Ｒ７１１及びＲ７１２の中点にＭＯＳトランジスタＭ７４１のソースが接続され、ＭＯＳトランジスタＭ７４１のゲートは電圧源Ｖ７１に、ドレインはＭＯＳトランジスタＭ７４３のゲート及びドレインに接続され、加算回路７３すなわち抵抗Ｒ７３１及びＲ７３２の中点にＭＯＳトランジスタＭ７２１のソースが接続され、ＭＯＳトランジスタＭ７２１のゲートは電圧源Ｖ７１に、ドレインはＭＯＳトランジスタＭ７２３のゲートおよびドレインに接続される構成を有する。
【００８０】
以下、説明を簡単にするためにＭＯＳトランジスタＭ７０１，Ｍ７０２，及びＭ７４１のＶｇｓやＭＯＳトランジスタＭ７３１，Ｍ７３２，及びＭ７２１のＶｇｓが等しく、かつＭＯＳトランジスタの電流の変化に伴うＶｇｓの変化は無視できるものとしてその動作を説明する。
【００８１】
i(M723)=i(M726)=i(M727)= diとし、i(M743)=i(M746)=i(M747)= dipとする。ここで、R711=R712=R731=R732=Rとすると、diについて、Vcm > Vrefのとき、di = {(V41+Vgs)-(V71+Vgs)}/R + {(V42+Vgs)-(V71+Vgs)}/R = (V41+V41-2×V71)/R = 2×(Vcm-Vref)/Rとなる。Vcm ＜ Vrefのとき、上式のdi＜0になるが、実際にはＭＯＳトランジスタＭ７２１，Ｍ７２３，Ｍ７２６，Ｍ７２７に電流は流れないことになる。同様にｄｉｐについて、Vcm ＜ Vrefのとき、dip = {(V72-Vgs)- (V41-Vgs) }/R + {(V72-Vgs) -(V42-Vgs)}/R = (V71+V72-(V41+V42))/R = 2×(Vref-Vcm)/Rとなり、Vcm ＞ Vrefのとき、上式のｄｉｐ＜0になるが、実際にはＭＯＳトランジスタＭ７４１，Ｍ７４３，Ｍ７４６，Ｍ７４７に電流は流れないことになる。
【００８２】
コモンモードフィードバック回路７の出力電流iCMFB1,iCMFB2は、iCMFB1について、iCMFB1=i(M726)-i(M746)= dip - diなので、Vcm ＞ Vrefのとき、iCMFB1= -di＜0 となり、またiCMFB2=iCMFB1＜0なので、ループフィルタ４を放電させ、コモンモード電位Vcmを下げる。一方、Vcm ＜ Vrefのとき、iCMFB1= dp＜0 となり、またiCMFB2=iCMFB1＞0なので、ループフィルタ４を充電させ、コモンモード電位Vcmを上げる。
【００８３】
このとき図１３における電位をＶ４１，Ｖ４２とあわせるためのＭＯＳトランジスタＭ７２４，Ｍ７２５及びＭ７４４，Ｍ７４５は不要であり、Ｍ７２４，Ｍ７２５，Ｍ７４４，Ｍ７４５に流す電流が不要になる。また、平衡時にＭＯＳトランジスタＭ７２１，Ｍ７４１に電流を流さない構成のため、電流源Ｉ７２１及びＩ７４１も不要になり、より比較的少ない素子、少ない電流で簡単にコモンモード電位ＶｃｍをＶｒｅｆに近い電位に設定することができる。
【００８４】
したがって第５実施形態によれば、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずにＶＣＯの制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることができる周波数シンセサイザを構成することができる。
【００８５】
なお、図１３では説明を簡単にするためにＭＯＳトランジスタＭ７０１，Ｍ７０２，及びＭ７４１のＶｇｓやＭＯＳトランジスタＭ７３１，Ｍ７３２，及びＭ７２１のＶｇｓが等しく、かつＭＯＳトランジスタの電流の変化に伴うＶｇｓの変化は無視できるものとしてその動作を説明する。MOSトランジスタの電流の変化に伴うVgsの変化は無視できるものとしてその動作を説明したが、実際には特に平衡時にＭＯＳトランジスタＭ７２１，Ｍ７４１に電流を流さない構成のため、ＭＯＳトランジスタＭ７２１，Ｍ７２３，Ｍ７２６，Ｍ７２７，Ｍ７４１，Ｍ７４３，Ｍ７４６，Ｍ７４７のＶｇｓの変化が大きくなる。電流の削減よりこの影響を低減する場合には、平衡時のアイドリング電流Ｉ７２１及びＩ７４１を流す構成にしてもよい。図１４はそのような変形例を示す図である。このとき、電流源Ｉ７２１及びＩ７４１の電流値は、第４実施形態にかかる図１２のそれの半分で構成できる。
【００８６】
（第６実施形態）
上記第１、第２、第４実施形態においては、コモンモードフィードバック回路７、７Ａ，７Ｃが常に動作しループフィルタ４の出力４１および４２のコモンモード電位を最適化する構成を有する。ここで、特にシンセサイザ動作のオン・オフや周波数選択を比較的頻繁に行う通信機器に対しては、そのオン信号や周波数選択信号を用いてコモンモードフィードバック回路７を動作させ、平衡状態になった後にコモンモードフィードバック回路を停止させても次のシンセサイザ動作のオン・オフや周波数選択までにその最適なコモンモード電位を概ね保持することが可能である。
【００８７】
図１５は本発明の第６実施形態における周波数シンセサイザ回路の回路図であり、上記のような仕様に適応した周波数シンセサイザ回路である。図１５において図１と同じ構成要素については同じ符号を用い、説明を省略する。図１５において、ＶＣＯ周波数選択回路８は周波数変更信号または動作開始制御信号が制御入力として入力されたときのみ、基準信号発生装置１の出力の周波数と、分周器６の周波数とを比較し、ＶＣＯの周波数制御信号８１，８２を出力している。図１５はＶＣＯの周波数を制御信号８１，８２の２ビットで制御する例であり、任意のビット数に応じた制御信号を出力する。
【００８８】
図１６はそのような周波数選択機能を有するＶＣＯ８の詳細な回路例である。図１６において、電流源Ｉ５１で電流を供給し、ＭＯＳトランジスタＭ５１及びＭ５２で負性抵抗部を構成し、ＭＯＳトランジスタＭ５１及びＭ５２のドレイン、いわゆる共振点に接続される容量成分とインダクタＬ５１，Ｌ５２の並列共振リアクタンスによって決定される周波数で発振する。
【００８９】
ここで、まず、ＶＣＯの周波数制御信号８１，８２のハイ・ローによりＶＣＯの発振周波数を粗調する。周波数制御信号８１がハイのときＭＯＳトランジスタＭ５４及びＭ５６がオンし、キャパシタＣ５２，Ｃ５４によって決定される容量成分が各々共振点であるＭ５２のドレイン、Ｍ５１のゲートとＬ５２の接点、Ｍ５１のドレイン、Ｍ５２のゲートとＬ５１の接点に付加される。同様に周波数制御信号８２がハイのときＭＯＳトランジスタＭ５３およびＭ５５がオンし、キャパシタＣ５１，Ｃ５３によって決定される容量成分が共振点に付加される。通常Ｃ５２，Ｃ５４とＣ５１，Ｃ５３とは重み付けされ、図１６の例では２ビット４階調の周波数に粗調される。
【００９０】
図１７はＶＣＯの周波数制御と第５実施形態のコモンモードフィードバック動作制御のタイミング図であり、図１７(a)は動作開始時のタイミング、図１７(b)は周波数チャンネル変更時のタイミングを示す。図１７に示されるように、動作開始時、または周波数選択時にＶＣＯの周波数制御信号８１，８２のハイ・ローが可変されてＶＣＯの周波数が粗調され、粗調が確定した後は周波数制御信号８１，８２のハイ・ローはその値を保持する。
【００９１】
次にバラクタＭＶ１およびＭＶ２の両端に印加される電圧をループフィルタ出力４１、４２の電圧Ｖ４１、Ｖ４２の電位差Ｖ４１−Ｖ４２により可変することにより、バラクタＭＶ１及びＭＶ２の容量値を可変し、ＶＣＯの周波数を連続可変・微調整し、所望の周波数にロックさせる。このとき電源ノイズ等Ｖ４１、Ｖ４２に同相で重畳されるノイズは、キャンセルされ、印加電源に発生するノイズやリップルなどの外乱による周波数の変動を抑えている。
【００９２】
このとき、図１５に示されるように、本実施形態では、ＶＣＯ選択回路８が前記周波数制御信号８１，８２を可変させている期間のみアクティブとなるＶＣＯ周波数選択動作検出信号８３を用いてコモンモードフィードバック回路７を制御し、周波数選択動作検出信号８３がアクティブのときにコモンモードフィードバック動作を完了させ、周波数選択動作検出信号８３がアクティブのとき以外はＩ７０１，Ｉ７０２および比較回路７２の各電流源をオフさせる様に構成しているため、ＶＣＯの周波数の粗調後の通常動作時は電流を消費しない。また、一旦確定したＣＭ電位は、その保持に必要な時間よりチャンネル切り替えや動作ＯＮ／ＯＦＦが頻繁に行われる通信方式では、そのたびにコモンモードフィードバック動作が繰り返されるので、常に最適な状態で保持される。
【００９３】
したがってこのような構成によれば、低消費電力でコモンモード電位をＶｒｅｆに設定することができ、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずにＶＣＯの制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることができる周波数シンセサイザを構成することができる。
【００９４】
以上のように上記各実施形態にかかる周波数シンセサイザ回路によれば、ばらつき、仕様や使用周波数により設定された初期値の如何にかかわらず、仕様や使用周波数の変化に対し、同じ調整比率で、ループ帯域を変化させ、応答動作やジッタ抑制性能の最適化のできる優れた周波数シンセサイザ回路を実現できる。また、上記各実施形態にかかる周波数シンセサイザは、通信機器に好適に用いることができる。
【００９５】
図１８は、上記各実施形態にかかる周波数シンセサイザ装置を用いた通信機器の例としての受信装置の回路図である。図１８において、アンテナ１１にて受信した信号を、受信回路１２の増幅回路１２１で増幅し、上記各実施形態のいずれかの周波数シンセサイザ１２３で局部発振信号を生成し、周波数変換回路１２２にて前記増幅回路１２１で増幅された信号を、前記局部発振回路とを用いて受信ベースバンド信号へと変換する。
【００９６】
ここで、この受信装置においては、上記各実施形態のいずれかの周波数シンセサイザを用いて構成されているため、局部発振信号が周波数シンセサイザ１２３のコモンモードフィードバック回路７の抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けず、かつ、印加電源に発生するノイズやリップルなどの外乱による周波数の変動を抑えることができる。したがって、この受信装置によれば、雑音を増加させること無く、印加電源に発生するノイズやリップルなどの外乱による周波数の変動を抑えることができる通信機器としての受信装置を提供することができる。
【００９７】
また、図１９は、上記各実施形態にかかる周波数シンセサイザ装置を用いた通信機器の例としての送信装置の回路図である。図１９において、送信回路１３の周波数シンセサイザ１３３で局部発振信号を生成し、周波数変換回路１３２で送信ベースバンド信号を、前記局部発振回路をもちいて送信ＲＦ信号へと変換し、増幅回路１３２で増幅し、アンテナ１１で送信する。本送信装置においては、上記各実施形態のいずれかの周波数シンセサイザを用いて構成されているため、局部発振信号が周波数シンセサイザ１３３のコモンモードフィードバック回路７の抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けず、かつ、印加電源に発生するノイズやリップルなどの外乱による周波数の変動を抑えられている。この送信装置によれば、雑音を増加させること無く、印加電源に発生するノイズやリップルなどの外乱による周波数の変動を抑えることができる通信機器としての受信装置を提供することができる。
【００９８】
以上説明したように、上記各実施形態にかかる周波数シンセサイザ回路によれば、ループ帯域に影響を及ぼさず、かつ、抵抗の熱雑音の影響を受けたり、基準信号周波数などの不要輻射成分の影響を受けずに電圧制御発振器の制御電圧の安定した応答特性が得られ、印加電源に発生するノイズやリップルにより生じる外乱等による周波数の変動を抑えることができる周波数シンセサイザを構成することができる。
【００９９】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施可能である。例えば、上記各実施形態においては、トランジスタを全てＭＯＳトランジスタを用いているが、例えば、バイポーラトランジスタなどの他の種類のトランジスタを用いることができる。
【図面の簡単な説明】
【０１００】
【図１】本発明の第１実施形態にかかる周波数シンセサイザ回路の回路図である。
【図２】図１の周波数シンセサイザ回路に用いられるチャージポンプ回路の回路構成例を示す図である。
【図３】図１の周波数シンセサイザ回路に用いられるループフィルタの回路構成例を示す図である。
【図４】図１の周波数シンセサイザ回路に用いられるコモンモードフィードバック回路の比較回路および電流源の詳細な回路例を含む図である。
【図５】本発明の第２実施形態にかかる周波数シンセサイザ回路の回路図である。
【図６】図５の周波数シンセサイザ回路に用いられるコモンモードフィードバック回路の比較回路、電流源、及びチャージポンプ回路の詳細な回路例を含む図である。
【図７】図５の周波数シンセサイザ回路におけるＰＬＬ引き込み動作時（過渡状態）の時と、ＰＬＬロック時（平衡状態）の時のチャージポンプの入力波形図である。
【図８】本発明の第３実施形態における周波数シンセサイザ回路の回路図である。
【図９】入力をＰ形ＭＯＳトランジスタで構成するときの第３実施形態の変形例を示す図である。
【図１０】第３実施形態の周波数シンセサイザ回路のさらなる変形例を示すブロック図である。
【図１１】本発明の第４実施形態における周波数シンセサイザ回路の回路図である。
【図１２】図１１の周波数シンセサイザ回路に用いられるコモンモードフィードバック回路の比較回路、電流源、及びチャージポンプ回路の詳細な回路例を含む図である。
【図１３】図１１の周波数シンセサイザ回路に用いられるコモンモードフィードバック回路の回路図である。
【図１４】第５実施形態の周波数シンセサイザ回路の変形例を示すブロック図である。
【図１５】本発明の第６実施形態における周波数シンセサイザ回路の回路図である。
【図１６】図１５の周波数シンセサイザ回路に用いられる周波数選択機能を有するＶＣＯの詳細な回路例である。
【図１７】図１５の周波数シンセサイザ回路におけるＶＣＯの周波数制御とコモンモードフィードバック動作制御のタイミング図
【図１８】本発明の各実施形態にかかる周波数シンセサイザ装置を用いた通信機器の例としての受信装置の回路図である。
【図１９】本発明の各実施形態にかかる周波数シンセサイザ装置を用いた通信機器の例としての送信装置の回路図である。
【図２０】特許文献１に開示の周波数シンセサイザ回路のブロック図である。
【図２１】特許文献２に開示の周波数シンセサイザ回路のブロック図である。
【符号の説明】
【０１０１】
１  基準信号発生装置
２  位相比較器
３  チャージポンプ回路
４  ループフィルタ
５  電圧制御発振器
６  分周器
７、７Ａ〜７Ｈ  コモンモードフィードバック回路
８  VCO周波数選択回路
１１  アンテナ
１２  受信回路
１３  送信回路
２１〜２４  位相比較器の出力
３１、３２  チャージポンプ回路の出力
４１、４２  ループフィルタの出力
７１、７３  加算回路
７２、７４  比較回路
８１、８２  VCO周波数制御信号
８３  VCO周波数選択動作検出信号
１２１、１３２  増幅回路
１２２、１３１  周波数変換回路
１２３、１３３  周波数シンセサイザ
C５１〜C５８  キャパシタ
I３１〜I３４、I51、I701〜I703、I721〜I724、I741、I791、I792  電流源
L51、L52  インダクタ
M31〜M34、M51〜M56、M701〜M705、M721〜M727、M741〜M747、M791〜M796、M801、M802  MOSトランジスタ
R71、R72、R711、R712、R731、R732  抵抗
V71、V72  電圧源
【図１】
2006352315.tif 000003
【図２】
2006352315.tif 000004
【図３】
2006352315.tif 000005
【図４】
2006352315.tif 000006
【図５】
2006352315.tif 000007
【図６】
2006352315.tif 000008
【図７】
2006352315.tif 000009
【図８】
2006352315.tif 000010
【図９】
2006352315.tif 000011
【図１０】
2006352315.tif 000012
【図１１】
2006352315.tif 000013
【図１２】
2006352315.tif 000014
【図１３】
2006352315.tif 000015
【図１４】
2006352315.tif 000016
【図１５】
2006352315.tif 000017
【図１６】
2006352315.tif 000018
【図１７】
2006352315.tif 000019
【図１８】
2006352315.tif 000020
【図１９】
2006352315.tif 000021
【図２０】
2006352315.tif 000022
【図２１】
2006352315.tif 000023