(57)【要約】【課題】ソース／ドレイン領域におけるシリコンの抵抗率が、トランジスタの性能が得られるほど十分に低下した半導体装置を実現する。【解決手段】本発明の半導体装置の製造方法では、ガラス基板上にシリコン集積回路を作製する方法であって、ガラス基板を用意する工程１４と、ガラス基板上にシリコン層を作製する工程２２と、シリコン層の活性領域にイオンを注入する工程４２と、シリコン層を熱パッド材で覆う工程５０と、ガラス基板をその熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる工程５２と、熱パッド材を除去する工程５４と、シリコン集積回路を完成させる工程５６とを含む。【選択図】図１
2006245567.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、
ガラス基板を用意する工程と、
上記ガラス基板上にシリコン層を作製する工程と、
上記シリコン層の活性領域にイオンを注入する工程と、
上記シリコン層を熱パッド材で覆う工程と、
上記ガラス基板の熱平衡温度以下の温度に保ちながら、アニールすることにより上記シリコン層内の上記イオンを活性化させる工程と、
上記熱パッド材を除去する工程と、
上記シリコン集積回路を完成させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、
ガラス基板を用意する工程と、
上記ガラス基板上に酸化ケイ素層を堆積する工程と、
上記酸化ケイ素層にシリコン層を貼り合わせる工程と、
上記集積回路のフィールド領域を覆う上記シリコン層の一部を取り除く工程と、
活性素子領域（active device area）を分離する工程と、
上記集積回路のチャネル領域にイオンを注入する工程と、
上記集積回路のゲート領域を酸化する工程と、
ゲートサイドウォール構造を形成する工程と、
上記ゲートサイドウォール構造内にゲート電極を形成する工程と、
上記シリコン層の活性素子領域にイオンを注入する工程と、
上記シリコン層を熱パッド材で覆う工程と、
上記熱パッド材からの熱を上記シリコン層に伝えることによって、上記ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールし、シリコン層内の上記イオンを活性化させる工程と、
上記熱パッド材を除去する工程と、
上記シリコン集積回路を完成させる工程とを含み、
上記熱パッド材はゲルマニウムであることを特徴とする半導体装置の製造方法。
【請求項３】
ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
シリコン層を熱パッド材で覆う上記工程は、シリコン層を厚さ約５００〜２０００ｎｍのゲルマニウム層で覆う工程を含むことを特徴とする請求項１〜３の何れか１項に記載のシリコン集積回路の製造方法。
【請求項５】
ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、
ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、
ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、
ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
熱パッドを除去する上記工程は、希釈若しくは不希釈のＨ２Ｏ２、ピラニア溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２）、ＳＣ１溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、および、ＳＣ２溶液（ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ）からなる溶液の群から選ばれる溶液中でのエッチングにより、上記熱パッドを取り除く工程を含むことを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【請求項８】
ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、
上記アニールする工程が、タングステンハロゲンランプから光エネルギーを供給する工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項９】
上記タングステンランプからの光が１０００〜２０００ｎｍの波長を有することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
上記シリコン層の上記ガラス基板への接着を強化するため、ガラス基板中のガラス成分の外部への拡散を防ぐため、およびアニール中にガラス基板が受ける熱を和らげるために、ガラス基板上に酸化ケイ素層を堆積する上記工程は、該ガラス基板上に厚さ約１０〜１０００ｎｍの酸化ケイ素層を堆積する工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１１】
ガラス基板上の酸化ケイ素層にシリコン層を貼り合わせる上記工程が、厚さ約５〜５００ｎｍのシリコン層を貼り合わせる工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラス上のシリコンの作製技術に関するものであり、具体的には、該ガラスの熱平衡温度を超えることなくシリコン・オン・ガラスウエハをアニールすることにより、ガラス基板上にシリコン集積回路を設けた半導体装置を製造する方法に関する。
【背景技術】
【０００２】
従来のシリコン・オン・ガラス素子の作製工程では、シリコン薄膜をガラスに接合する工程が必要である。上記素子の作製工程は、ガラスの熱的安定性により、最高温度が通常６５０℃以下に限定される点を除いては、ＳＯＩの工程と同じである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の構成では、最高温度が６５０℃以下に限定されているため、注入したイオンが完全には活性化されないという問題を生じる。
【０００４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ガラス基板を過熱せずに、注入したイオンを十分に活性化することにより、トランジスタの性能が得られる程度にソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を実現することである。
【課題を解決するための手段】
【０００５】
本発明に係る半導体装置の製造方法は、上記課題を解決するために、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上にシリコン層を作製する工程と、上記シリコン層の活性領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記ガラス基板の熱平衡温度以下の温度に保ちながら、アニールすることにより上記シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含むことを特徴としている。
【０００６】
上記方法では、上記シリコン層を熱パッド材で覆った後に、アニールによりシリコン層内の上記イオンを活性化させるため、ガラス基板を過熱せずに、注入したイオンを十分に活性化することができる。従って、トランジスタの性能が得られる程度にソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
【０００７】
また、本発明に係る半導体装置の製造方法は、上記課題を解決するために、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上に酸化ケイ素層を堆積する工程と、上記酸化ケイ素層にシリコン層を貼り合わせる工程と、上記集積回路のフィールド領域を覆う上記シリコン層の一部を取り除く工程と、活性素子領域を分離する工程と、上記集積回路のチャネル領域にイオンを注入する工程と、上記集積回路のゲート領域を酸化する工程と、ゲートサイドウォール構造を形成する工程と、上記ゲートサイドウォール構造内にゲート電極を形成する工程と、上記シリコン層の活性素子領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記熱パッド材からの熱を上記シリコン層に伝えることによって、上記ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールし、シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含み、上記熱パッド材はゲルマニウムであることを特徴としている。
【０００８】
上記方法では、上記シリコン層をゲルマニウムからなる熱パッド材で覆った後に、アニールによりシリコン層内の上記イオンを活性化させるため、ガラス基板を過熱せずに、注入したイオンを十分に活性化することができる。従って、トランジスタの性能が得られる程度に、ソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
【０００９】
本発明に係る半導体装置の製造方法では、ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含むことが好ましい。
【００１０】
また、本発明に係る半導体装置の製造方法では、シリコン層を熱パッド材で覆う上記工程は、シリコン層を厚さ約５００〜２０００ｎｍのゲルマニウム層で覆う工程を含むことが好ましい。
【００１１】
また、本発明に係る半導体装置の製造方法では、ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことが好ましい。
【００１２】
また、本発明に係る半導体装置の製造方法では、ガラス基板を用意する上記工程の後に、該ガラス基板上に酸化ケイ素層を堆積する工程をさらに含み、ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、ガラス基板上にシリコン層を作製する上記工程は、該ガラス基板上の上記酸化ケイ素層にシリコン層を貼り合わせる工程を含むことが好ましい。
【００１３】
また、本発明に係る半導体装置の製造方法では、熱パッドを除去する上記工程は、希釈若しくは不希釈のＨ２Ｏ２、ピラニア溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２）、ＳＣ１溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、および、ＳＣ２溶液（ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ）からなる溶液の群から選ばれる溶液中でエッチングにより、上記熱パッドを取り除く工程を含むことが好ましい。
【００１４】
また、本発明に係る半導体装置の製造方法では、ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールすることによってシリコン層内のイオンを活性化させる上記工程は、ＲＴＡチャンバー内でアニールする工程と、上記熱パッド材を光エネルギーによって加熱し、上記ガラス基板を５００℃以上６５０℃以下の範囲内の温度に保つ工程とを含み、上記アニールする工程は、タングステンハロゲンランプから光エネルギーを供給する工程を含むことが好ましい。
【００１５】
また、本発明に係る半導体装置の製造方法では、上記タングステンランプからの光が１０００〜２０００ｎｍの波長を有することが好ましい。
【００１６】
また、本発明に係る半導体装置の製造方法では、上記シリコン層の上記ガラス基板への接着を強化するため、ガラス基板中のガラス成分の外部への拡散を防ぐため、およびアニール中にガラス基板が受ける熱を和らげるために、ガラス基板上に酸化ケイ素層を堆積する上記工程は、該ガラス基板上に厚さ約１０〜１０００ｎｍの酸化ケイ素層を堆積する工程を含むことが好ましい。
【００１７】
また、本発明に係る半導体装置の製造方法では、ガラス基板上の酸化ケイ素層にシリコン層を貼り合わせる上記工程が、厚さ約５〜５００ｎｍのシリコン層を貼り合わせる工程を含むことが好ましい。
【発明の効果】
【００１８】
本発明に係る半導体装置の製造方法は、以上のように、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上にシリコン層を作製する工程と、上記シリコン層の活性領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記ガラス基板の熱平衡温度以下の温度に保ちながら、アニールすることにより上記シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含むことを特徴としている。
【００１９】
このため、トランジスタの性能が得られる程度に、ソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
【００２０】
また、本発明に係る半導体装置の製造方法は、ガラス基板上にシリコン集積回路を設けた半導体装置の製造方法であり、ガラス基板を用意する工程と、上記ガラス基板上に酸化ケイ素層を堆積する工程と、上記酸化ケイ素層にシリコン層を貼り合わせる工程と、上記集積回路のフィールド領域を覆う上記シリコン層の一部を取り除く工程と、活性素子領域を分離する工程と、上記集積回路のチャネル領域にイオンを注入する工程と、上記集積回路のゲート領域を酸化する工程と、ゲートサイドウォール構造を形成する工程と、上記ゲートサイドウォール構造内にゲート電極を形成する工程と、上記シリコン層の活性素子領域にイオンを注入する工程と、上記シリコン層を熱パッド材で覆う工程と、上記熱パッド材からの熱を上記シリコン層に伝えることによって、上記ガラス基板を該ガラス基板の熱平衡温度以下の温度に保ちながらアニールし、シリコン層内の上記イオンを活性化させる工程と、上記熱パッド材を除去する工程と、上記シリコン集積回路を完成させる工程とを含み、上記熱パッド材はゲルマニウムであることを特徴としている。
【００２１】
このため、トランジスタの性能が得られる程度に、ソース／ドレイン領域におけるシリコンの抵抗率が十分に低下した半導体装置を製造することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
本発明の目的は、ガラス基板を過熱せずに、注入したイオンを十分に活性化させ得る方法を提供することである。また、本発明の他の目的は、シリコン層の上に熱パッドを堆積させることによってシリコン・オン・ガラス基板を高速熱アニール（ＲＴＡ）する方法を提供することである。
【００２３】
本発明の上記目的は、本発明の性質を迅速に理解することができるように記載したものであり、以下の説明を図面と共に参照することにより、本発明をより十分に理解することができるであろう。
【００２４】
本発明の方法は、ガラス基板が熱的に不安定となる温度を超過することなく、チャネルイオン、ソースイオンまたはドレインイオンのような注入したイオンを活性化させる方法を提供する。本発明の一実施形態について図１〜図６に基づいて以下に説明する。
【００２５】
図１は、本実施の形態に係る半導体装置の製造方法を示す工程図である。また、図２は、ソースイオン／ドレインイオン注入前である下地工程の完成後の上記半導体装置の概略構成を示す断面図である。また、図３は、堆積および選択的なゲルマニウム薄膜のエッチング後の上記半導体装置の概略構成を示す断面図である。
【００２６】
図1に示すように、本実施の形態に係る方法は、全工程を１０として示される。また、図２に示すように、本実施の形態に係る方法ではガラス基板１２を使用する。ガラス基板１２を用意し（ガラス基板を用意する工程１４）、プラズマ化学気相成長法（ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition））により、ガラス基板１２上に酸化ケイ素層１６を形成し（ガラス基板上に酸化ケイ素層を堆積する工程１８）、ガラス基板１２を酸化ケイ素の層でコーティングする。
【００２７】
シリコン薄膜（シリコン層）２０は、ストレインド・シリコンでも非ストレインド・シリコンでも、アモルファスシリコンでも多結晶シリコンでもよく、酸化ケイ素でコーティングされたガラス基板１２に貼り合わせる（酸化ケイ素層にシリコン層を貼り合わせる工程（ガラス基板上にシリコン層を作製する工程）２２）。酸化ケイ素層１６の厚さは、用途に応じて決められ、約１０〜１０００ｎｍの範囲内とすることができる。酸化ケイ素層１６は、固着したガラス基板１２のシリコン薄膜２０との密着性を高めるために必要である。ガラス基板１２に対するシリコン薄膜２０の密着性を高めることにより、ガラス成分の外部への拡散が抑制され、また、注入したイオンが活性化している間のガラス基板１２が受ける熱を和らげる。
【００２８】
シリコン薄膜２０の厚さは、回路の必要条件に応じて決定され、約５〜５００ｎｍの範囲内とすることができる。フィールド領域（非活性領域）におけるシリコン膜（シリコン薄膜２０）を取り除き（フィールド領域を覆う上記シリコン層の一部を取り除く工程２４）、任意の活性素子領域（active device area）を分離させる（活性素子領域を分離する工程２６）。その後、チャネル２８にイオンを注入し（集積回路のチャネル領域にイオンを注入する工程３０）、ゲート酸化し（集積回路のゲート領域を酸化する工程３２）、ゲートサイドウォール酸化／窒化パッシベーションを行うことによりゲートサイドウォール３４を形成し（ゲートサイドウォール構造を形成する工程３６）、ゲート電極３８を形成し（ゲート電極を形成する工程４０）、イオンを注入し（シリコン層の活性領域にイオンを注入する工程４２）、任意の好適な最新の工程を用いて、ソース４４およびドレイン４６を設ける。
【００２９】
図２に示すように、ＩＣ（integrated circuit）の下地が作製され、ソース４４／ドレイン４６にイオンを注入した後、薄膜（例えば、約５００〜２０００ｎｍのゲルマニウム層（熱パッド材）４８）をガラス基板１２上に堆積させる（シリコン層を熱パッド材で覆う工程５０）。上記ゲルマニウム層（膜）４８は、図３に示すように、素子の活性領域だけがゲルマニウム層４８に覆われるように、パターン形成され、エッチングされる。状況に応じて、ゲルマニウム薄膜（ゲルマニウム層４８）の堆積前に、例えば約１０〜５０ｎｍの厚さの酸化ケイ素の薄膜を堆積することもできる。
【００３０】
尚、ゲルマニウムを堆積させる方法としては、例えば、光通信用の低価格なモノリシック構造の送受信機に使用することができる、純ゲルマニウムをシリコンウエハ上に直接成長する加工法が知られている（コラス（Colace）他、「Ｓｉ基板上に統合された効果的な高速近赤外Ｇｅ光検出器，（efficient high-speed near-infrared Ge photodetectors integrated on Si substrates）」、アプライド・フィジクス・レターズ（Applied Physics Letters）、Vol.76、No.10、pp1231-1233(2000)）。
【００３１】
ゲルマニウム層４８堆積後の上記ガラス基板１２（ウエハ）を、高速熱アニール（ＲＴＡ）チャンバー内でアニールする（シリコン層内のイオンを活性化させる工程５２）。上記ＲＴＡ時の加熱光の波長には、赤外線領域または近赤外線領域が含まれる。上記加熱光の波長は、他の波長であっても好適となり得る。上記ゲルマニウム層４８は、上記光を吸収し、ゲルマニウム層４８の温度は上昇する。その後、その熱は、ゲルマニウム層４８で覆われた（ゲルマニウムブランケット（germanium blanket）の真下の）シリコン（シリコン薄膜２０）に伝わり、注入したイオンを活性化する。
【００３２】
上記アニール工程完了後、上記ゲルマニウム層（膜）４８は、好適にはウェットエッチングによって、選択的に取り除かれる（熱パッド材を除去する工程５４）。上記ウェットエッチングでは、希釈若しくは不希釈のＨ２Ｏ２、ピラニア溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２）、ＳＣ１溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ）、ＳＣ２溶液（ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ）および当業者には周知である他の溶液を含み、ゲルマニウムをエッチングするがシリコンまたはＳｉＯｘをエッチングしないウェットエッチング溶液を使用することができる。
【００３３】
結果として得られる構造は、シリコン薄膜２０におけるソース４４、ドレイン４６、およびチャネル２８の領域に注入したイオンが活性化されるという点を除いては、図２の構造と同じである。ＲＴＡの出力およびアニール時間の長さは、ゲルマニウム層（膜）４８の厚さだけでなくシリコン膜（シリコン薄膜２０）の厚さによっても決定される。上記ゲルマニウム薄膜（ゲルマニウム層４８）を除去後、パッシベーションのため、酸化物を堆積し、その後、コンタクトエッチングおよびメタライゼーションのためのフォトレジスト堆積およびパターン形成を行い、最新技術の加工によって、素子を完成させる（シリコン集積回路を完成させる工程５６）。
【００３４】
ソース４４／ドレイン４６に注入したＮ＋およびＰ＋イオンの十分なアニールおよび活性化には、ガラス基板１２の熱平衡温度を超える温度が必要とされる。その結果、従来技術の加工法では上述したように、得られた素子は、上記ソース４４／ドレイン４６領域におけるシリコンの抵抗率を、トランジスタの性能が得られるほど満足に低いレベルまで下げることができない。ソース４４／ドレイン４６の直列抵抗を低減するためにシリサイド化（Salicidation）を用いることもできるが、活性化されたドーピングの密度が極めて低い場合、ケイ素化物の接触抵抗は極めて高くなる。それに加えて、ケイ素化物と上記チャネル２８との間の間隙における抵抗は、極めて高くなる可能性がある。従って、素子の性能を満足できる水準とするには、素子内に注入したイオンを高度に活性化させる必要がある。
【００３５】
上記ソース４４／ドレイン４６領域に注入したイオンを活性化させるために低電力レーザーアニールを使用することもできるが、該レーザーアニール工程には多大な時間を必要とし、非活性領域のガラス（ガラス基板１２）を過熱させる可能性がある。レーザーによって選択的に活性領域を加熱するには、非常に時間がかかり、経済的に実現可能ではない。
【００３６】
本実施の形態に係る方法は、ＲＴＡを、例えばゲルマニウム層４８のような熱パッド（熱パッド材）と共に使用する。上記熱パッドは、ＲＴＡ工程の間、近赤外線領域の光を吸収することによって加熱される。上記熱パッドからの熱は、伝導によってシリコンを通過し、該シリコン内に注入したイオンを活性化する。ランプ出力（通常は、タングステンハロゲンランプからの出力）は、ＲＴＡシステムの配置とランプ設計とによって決定されるが、該出力は同出力下におけるシリコンウエハとの比較によって特定され得る。上記シリコンウエハの温度は参照用として測定され得る。等価なシリコンウエハの典型的な温度は、約６５０〜１０００℃の範囲内であり、アニール時間は５秒〜３０分の間である。
【００３７】
一例として、厚さ１２１ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を、ＴＥＯＳ（tetraethylorthosilicate oxide）によりコーティングされたガラスウエハ上に堆積した。ＴＥＯＳは、テトラエチルオルソシリケートであり、オキサン（oxane）としても知られている。２×１０15ｃｍ-2のイオン注入量で、ａ−Ｓｉ層にリンを２０ＫｅＶで注入した。この構造体を、薄いＴＥＯＳ層でコーティングし、約１０００ｎｍのゲルマニウム膜で覆った。ＲＴＡアニール実験では、ガラス基板上のａ−Ｓｉのシート抵抗の低減は、酸化したシリコンウエハ上に堆積された同フィルムよりも顕著であることが実証された。
【００３８】
ガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンの活性化を比較するため、図４にガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンのランプ出力とシート抵抗との関係を示すグラフ、図５にガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンのアニール時間とシート抵抗との関係を示すグラフをそれぞれ示す。
【００３９】
上記データ（図４および図５）では、熱線吸収ブランケット（heat absorbing blanket）としてゲルマニウム層４８が有効であることを明瞭に実証している。これにより、上記ガラス（ガラスウエハ）を比較的低温に保ちながらシリコン領域への熱入力を最大にするよな適切なＲＴＡの手順が設定される。
【００４０】
本発明の別の方法としては、パルスＲＴＡアニールを使用する方法がある。この方法により、短パルスで、且つより高い温度でサンプルをアニールすることにより、ガラスを６５０℃以下の温度に保ちながら、所望のパルスの反復により、活性化のための十分な熱エネルギーを供給することができる。
【００４１】
図６は、ゲルマニウムおよびシリコンの材料中における光の減衰係数を示すグラフであり、図６に示すように、ゲルマニウムは近赤外領域における光吸収が大きいことは明らかである。ガラスと酸化ケイ素とは、１０００〜２０００ｎｍの波長帯の光を極めてよく通す。ゲルマニウムのメサ（周囲が急斜面で頂上が平らな地形）の島（mesa islands）構造を有する、ガラス基板にコーティングされた酸化ケイ素が、ＲＴＡ炉で加熱されると、ゲルマニウムの島は加熱されるが、ガラス（ガラス基板）の温度はごく僅か上昇するだけである。この現象を利用することにより、ガラス基板を過熱することなく、シリコンを局所的に加熱して、注入したイオンを活性化することができる。
【００４２】
以上のように、ガラス上にシリコン集積回路を作製する方法を開示したが、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００４３】
【図１】本実施の形態に係る半導体装置の製造方法を示す工程図である。
【図２】ソースイオン／ドレインイオン注入前である下地工程の完成後の上記半導体装置の概略構成を示す断面図である。
【図３】堆積および選択的なゲルマニウム薄膜のエッチング後の上記半導体装置の概略構成を示す断面図である。
【図４】ガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンのランプ出力とシート抵抗との関係を示すグラフである。
【図５】ガラスウエハ上とシリコンウエハ上とにおけるアモルファスシリコンのアニール時間とシート抵抗との関係を示すグラフである。
【図６】ゲルマニウムおよびシリコンの材料中における光の減衰係数を示すグラフである。
【符号の説明】
【００４４】
１２    ガラス基板
１６    酸化ケイ素層
１４    ガラス基板を用意する工程
１８    ガラス基板上に酸化ケイ素層を堆積する工程
２０    シリコン薄膜（シリコン層）
２２    酸化ケイ素層にシリコン層を貼り合わせる工程（ガラス基板上にシリコン層を作製する工程）
２４    フィールド領域を覆うシリコン層の一部を取り除く工程
２６    活性素子領域を分離する工程
２８    チャネル
３０    集積回路のチャネル領域にイオンを注入する工程
３２    集積回路のゲート領域を酸化する工程
３４    ゲートサイドウォール
３６    ゲートサイドウォール構造を形成する工程
３８    ゲート電極
４０    ゲート電極を形成する工程
４２    シリコン層の活性領域にイオンを注入する工程
４４    ソース
４６    ドレイン
４８    ゲルマニウム層（熱パッド材）
５０    シリコン層を熱パッド材で覆う工程
５２    シリコン層内のイオンを活性化させる工程
５４    熱パッド材を除去する工程
５６    シリコン集積回路を完成させる工程
【図１】
2006245567.tif 000003
【図２】
2006245567.tif 000004
【図３】
2006245567.tif 000005
【図４】
2006245567.tif 000006
【図５】
2006245567.tif 000007
【図６】
2006245567.tif 000008