(57)【要約】  【課題】突入電流を確実に抑制する。  【解決手段】電子スイッチ１はＭＯＳ−ＦＥＴ２、電圧信号生成回路３、電圧検知回路４及び電圧制御回路５を有する。電圧信号生成回路３はターンオン時間よりも長い時間をかけてＭＯＳ−ＦＥＴ２を非導通状態から導通状態に変化させるようにゲート電圧信号を生成する。電圧検知回路４は負荷１０２の両端に印加された電圧値を検知して検知電圧を出力する。ゲート電圧信号は、電圧検知回路４から出力された検知電圧に基づいて電圧制御回路５により制御され、ＭＯＳ−ＦＥＴ２のゲート端子２ｃに印加される。【選択図】図１
2006311171.tif 000002
【特許請求の範囲】
【請求項１】
駆動端子、直流電源の一方の極に接続される第１の端子、及び、負荷を介して前記直流電源の他方の極に接続される第２の端子及び駆動端子を有しており、前記駆動端子に印加される駆動信号の値に応じて、前記第１の端子と前記第２の端子とが導通する導通状態と、前記第１の端子と前記第２の端子とが導通しない非導通状態と、前記第１の端子と前記第２の端子との間に流すことが可能な電流が前記導通状態よりも小さい能動状態との何れかを取り得る半導体スイッチング素子と、
前記半導体スイッチング素子が前記非導通状態から前記能動状態を経て前記導通状態となるのに必要な最小時間であるターンオン時間よりも長い時間をかけて、前記半導体スイッチング素子を前記非導通状態とする値から前記導通状態とする値まで変化するという特性を有する前記駆動信号を生成する駆動信号生成手段と、
前記負荷に印加された電圧を検知する電圧検知手段と、
前記半導体スイッチング素子が前記ターンオン時間よりも長い時間をかけて前記非導通状態から前記導通状態となるように、前記駆動信号生成手段が生成した前記駆動信号を、前記電圧検知手段によって検知された電圧の値を利用してフィードバック制御する駆動信号制御手段とを備えていることを特徴とする電子スイッチ。
【請求項２】
前記駆動信号生成手段は、前記半導体スイッチング素子が前記非導通状態から前記能動状態を経て前記導通状態になるまでの時間よりも短時間で、前記半導体スイッチング素子を前記導通状態とする値から前記非導通状態とする値に変化するという特性を有する前記駆動信号を生成することを特徴とする請求項１に記載の電子スイッチ。
【請求項３】
前記半導体スイッチング素子は、前記駆動端子に印加された前記駆動信号の電圧値に応じて、前記導通状態、前記非導通状態及び前記能動状態の何れかを取り得ることを特徴とする請求項１または２に記載の電子スイッチ。
【請求項４】
前記駆動信号生成手段が前記駆動信号を電圧信号としてを生成し、
前記駆動信号制御手段が、前記電圧検知手段によって検知された電圧に基づいて、前記駆動信号生成手段が生成した前記駆動信号の電圧を制御することを特徴とする請求項３に記載の電子スイッチ。
【請求項５】
前記電圧検知手段が検知する電圧の上限値を、前記半導体スイッチング素子が前記能動状態であるときに対応する値に制限する電圧制限手段をさらに備えていることを特徴とする請求項１に記載の電子スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源と負荷とが直列に接続された電気回路を開閉する電子スイッチに関する。
【背景技術】
【０００２】
直流電源と負荷とが直列に接続された電気回路において、スイッチによって電気回路を閉じたときに、負荷の電気特性よって電気回路に突入電流が流れることがある。このような突入電流を抑制するものとして、半導体スイッチング素子を用いた電子スイッチが知られている。例えば、特許文献１に記載の電子スイッチでは、半導体スイッチとしてＰチャネル電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）を用いている。直流電源と負荷である電解コンデンサとが直列に接続された電気回路において、ＦＥＴのソースが直流電源に接続され、ＦＥＴのドレインが電解コンデンサに接続されている。そして、ＦＥＴのソースとゲートとの間には抵抗とコンデンサとが並列に接続されており、ＦＥＴのゲートには電気回路の開閉信号であるゲート信号を生成する制御回路が接続されている。制御回路が生成したケート信号がＦＥＴのゲートに印加される。
【０００３】
ゲートにゲート信号が印加されていないときはゲート電圧がグランドとなり、ＦＥＴのソースとドレインとの間のインピーダンスが高くなってオフ状態（非導通状態）となる。ゲートにゲート信号が印加されているときはゲート電圧が所定電圧以上になり、ＦＥＴのソースとドレインとの間のインピーダンスが低くなってオン状態（導通状態）となる。制御回路がＦＥＴをオフ状態からオン状態にするとき、制御回路が生成したゲート信号の電圧が抵抗とコンデンサとの作用により緩やかに上昇する。このとき、ＦＥＴが非導通状態から導通状態に徐々に変化するため、電気回路に突入電流が流れるのが抑制される。
【０００４】
【特許文献１】特開２００１−２１１０５８（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の電子スイッチにおいては、常に同じゲート信号がゲートに印加されるため、負荷の電気特性の変化に対応することができず、結果として突入電流を十分に抑制することができないことがある。
【０００６】
本発明の目的は、突入電流を確実に抑制することが可能な電子スイッチを提供することである。
【課題を解決するための手段及び発明の効果】
【０００７】
本発明の電子スイッチは、駆動端子、直流電源の一方の極に接続される第１の端子、及び、負荷を介して前記直流電源の他方の極に接続される第２の端子を有しており、駆動端子に印加される駆動信号の値に応じて、第１の端子と第２の端子とが導通する導通状態と、第１の端子と第２の端子とが導通しない非導通状態と、第１の端子と第２の端子との間に流すことが可能な電流が導通状態よりも小さい能動状態との何れかを取り得る半導体スイッチング素子と、半導体スイッチング素子が前記非導通状態から能動状態を経て導通状態となるのに必要な最小時間であるターンオン時間よりも長い時間をかけて、半導体スイッチング素子を非導通状態とする値から導通状態とする値まで変化するという特性を有する駆動信号を生成する駆動信号生成手段と、負荷に印加された電圧を検知する電圧検知手段と、半導体スイッチング素子がターンオン時間よりも長い時間をかけて非導通状態から導通状態となるように、駆動信号生成手段が生成した駆動信号を、電圧検知手段によって検知された電圧の値を利用してフィードバック制御する駆動信号制御手段とを備えている。
【０００８】
これによると、負荷に印加される電圧を監視しながら半導体スイッチング素子を非導通状態から導通状態に徐々に変化させるため、負荷に突入電流が流れるのを確実に抑制することができる。
【０００９】
また、本発明の電子スイッチにおいては、駆動信号生成手段が、半導体スイッチング素子が非導通状態から能動状態を経て導通状態になるまでの時間よりも短い時間で半導体スイッチング素子を導通状態とする値から非導通状態とする値に変化するという特性を有する駆動信号を生成してもよい。これによると、短時間で半導体スイッチング素子を導通状態から非導通状態にするため、半導体スイッチング素子のスイッチング損失を減らし、半導体スイッチング素子にかかる負担を減らすことができる。
【００１０】
また、本発明の電子スイッチにおいては、半導体スイッチング素子は、駆動端子に印加された駆動信号の電圧値に応じて、導通状態、非導通状態及び能動状態の何れかを取り得てもよい。これによると、駆動信号の電流値が小さくなるため、電子スイッチの消費電力を低減することができる。
【００１１】
このとき、駆動信号生成手段が駆動信号を電圧信号として生成し、駆動信号制御手段が、電圧検知手段によって検知された電圧に基づいて、駆動信号生成手段が生成した駆動信号の電圧を制御してもよい。これによると、駆動信号生成手段及び駆動信号制御手段が電圧のみを制御すればよいため、これらを簡単に構成することができる。
【００１２】
また、本発明の電子スイッチは、電圧検知手段が検知する電圧の上限値を、半導体スイッチング素子が能動状態であるときに対応する値に制限する電圧制限手段をさらに備えていてもよい。これによると、確実にスイッチング素子を能動状態から導通状態にすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施の形態について、図面を参照しつつ説明する。
【００１４】
図１は、本発明に係る実施の形態である電子スイッチを含む電気回路の回路図である。図１に示すように、電気回路１００は、直流電源１０１と負荷１０２と電子スイッチ１とを含んでいる。電子スイッチ１は、外部からの指示に基づいて、直流電源１０１と負荷１０２との間における導通と非導通とを切り替える、つまり電気回路１００を開閉するものである。また、電子スイッチ１は、接続端子１ａ、１ｂ、入力端子１ｃ及びリターン端子１ｄを有している。入力端子１ｃには外部からの指示であるオン・オフ命令信号が入力される。接続端子１ａには直流電源１０１の電源出力端子が電気的に接続され、接続端子１ｂには負荷１０２の電源入力端子が接続されている。また、リターン端子１ｄが、負荷１０２及び直流電源１０１のリターン端子に電気的に接続されている。つまり、直流電源１０１の出力端子と反対側の端子、負荷１０２の入力端子と反対側の端子及びリターン端子１ｄがグランド電位となっている。負荷１０２は、例えば、コンデンサ、電球、モータなどである。
【００１５】
次に、電子スイッチ１について詳細に説明する。電子スイッチ１は、半導体スイッチング素子であるＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）２、電圧信号生成回路３、電圧検知回路４及び電圧制御回路５を有している。ＭＯＳ−ＦＥＴ２は、接続端子１ａと接続端子１ｂとの間の導通非導通を切り換えるものである。電圧信号生成回路３は、入力端子１ｃに入力されたオン・オフ命令信号に基づいて、ＭＯＳ−ＦＥＴ２を駆動するためのゲート電圧信号を生成するものである。電圧検知回路４は負荷１０２に印加された電圧を検知するものである。電圧制御回路５は電圧検知回路４で検知された検知電圧に基づいて電圧信号生成回路３が生成したゲート電圧信号の電圧を制御するものである。
【００１６】
ＭＯＳ−ＦＥＴ２は、接続端子１ａに接続されたドレイン端子（第１の端子）２ａ、接続端子１ｂに接続されたソース端子（第２の端子）２ｂ、及び、電圧制御回路５に接続されたゲート端子（駆動端子）２ｃを有している。ＭＯＳ−ＦＥＴ２は、ゲート端子２ｃとソース端子との間に所定の電圧（以下導電電圧と称する）以上の電圧が印加されているときに、ドレイン端子２ａとソース端子２ｂとの間が導通状態となり、ゲート端子２ｃにソース端子２ｂの電位の電圧が印加されているときに、ドレイン端子２ａとソース端子２ｂとの間が導通しない非導通状態となる。また、ゲート端子２ｃにソース端子２ｂの電位の電圧と導電電圧との間の電圧が印加されたときに、ドレイン端子２ａとソース端子２ｂとの間に流すことができる電流が導通状態よりも小さい能動状態となる。
【００１７】
電圧信号生成回路３は、オペアンプ１１、コンデンサ１２、ダイオード１３、抵抗１４を有している。オペアンプ１１の出力端子１１ｃと−端子１１ｂとの間にはコンデンサ１２が接続されている。つまりコンデンサ１２はフィードバックコンデサとして機能する。また、オペアンプ１１の−端子１１ｂと入力端子１ｃとの間には抵抗１４が電気的に接続されている。オペアンプ１１の＋端子１１ｂには一定電圧のリファレンス電圧が印加されている。このように、オペアンプ１１、コンデンサ１２及び抵抗１４で積分器が構成されている。つまり、例えば、入力端子１ｃが電圧信号生成回路３のグランド電位となったとき、リファレンス電圧入力に関する積分電圧がオペアンプ１１の出力端子１１ｃからゲート電圧信号として出力される。このとき、ゲート電圧信号の電圧がランプ関数状に変化する（図３参照）。
【００１８】
さらに、ダイオード１３は、抵抗１４と並列に電気的に接続されている。オン・オフ命令信号が電圧信号生成回路３のグランド電位から高電位となるとき、入力端子１ｃからのオン・オフ命令信号がダイオード１３を経由して素早くオペアンプ１１の−端子１１ｂに印加されるため、オペアンプ１１の出力端子１１ｃからのゲート電圧信号の電圧が素早く高電位となる。なお、本実施の形態において、リファレンス電圧は７．５（Ｖ）であり、オペアンプ１１は出力端子１１ｃにおいて０（Ｖ）〜１５（Ｖ）の範囲の電位を取り得る。
【００１９】
電圧検知回路４は、オペアンプ２１、抵抗２２〜２４を有している。オペアンプ２１の出力端子２１ｃと−端子２１ｂとの間には抵抗２２が接続されている。つまり抵抗２２はフィードバック抵抗として機能する。また、オペアンプ２１の−端子２１ｂとリターン端子１ｄとの間には抵抗２３が電気的に接続されている。さらに、オペアンプ２１の＋端子２１ａと接続端子１ｂとの間には抵抗２４が電気的に接続されている。このように、オペアンプ２１、抵抗２２〜２４により差動増幅器が構成されている。つまり、負荷１０２に印加された電圧が表れている入力端子４ａとグランド端子４ｃと間の電圧を検知して増幅し、出力端子４ｃから検知電圧として出力する。なお、オペアンプ１１と同様に、オペアンプ２１の出力端子２１ｃにおいては、０（Ｖ）〜１５（Ｖ）の範囲の電位を取り得る。
【００２０】
電圧制御回路５は、オペアンプ３１、抵抗３２、３３及びコンデンサ３４、３５を有している。オペアンプ３１の出力端子３１ｃと＋端子３１ａとの間には抵抗３２が接続されている。つまり抵抗３２はフィードバック抵抗として機能する。また、オペアンプ３１の−端子３１ｂがドライブ抵抗４０を介してオペアンプ１１の出力端子１１ｃに接続されている。オペアンプ３１の＋端子３１ａがドライブ抵抗４１を介してオペアンプ２１の出力端子２１ｃに接続されている。オペアンプ３１の出力端子３１ｃがドライブ抵抗４２を介してＭＯＳ−ＦＥＴ２のゲート端子２ｃに接続されている。さらに、抵抗３３及びコンデンサ３５がオペアンプ３１の−端子３１ｂと接続端子１ｂとに並列に接続されている。このように、オペアンプ３１、抵抗３２〜３３により差動増幅器が構成されている。つまり、電圧信号生成回路３から出力されたゲート電圧信号と、電圧検知回路４から出力された検知電圧との差分を新たなゲート電圧信号としてＭＯＳ−ＦＥＴ２のゲート端子２ｃに出力している。なお、オペアンプ１１と同様に、オペアンプ３１の出力端子３１ｃにおいては、０（Ｖ）〜１５（Ｖ）の範囲の電位を取り得る。なお、コンデンサ３４が抵抗３２に並列に接続され、コンデンサ３５が抵抗３３と並列に接続されている。これにより、電圧制御回路５に侵入するノイズによる回路の誤動作が抑制される。
【００２１】
−端子３１ｂと接続端子１ｂとの間にはツェナダイオード４３が接続されている。これにより、後述するように＋端子３１ａに印加される電圧の上限値が制限される。
【００２２】
次に、電子スイッチ１の動作についてさらに図２〜図５を参照しつつ説明する。図２は、電子スイッチ１の入力端子１ｃに入力されるオン・オフ命令信号を示す図である。図３は、ＭＯＳ−ＦＥＴ２を非導通状態から導通状態に変化させるときに電圧信号生成回路３のオペアンプ１１の出力端子１１ｃから出力されるゲート電圧信号を示す図である。図４は、ＭＯＳ−ＦＥＴ２が非導通状態から導通状態に変化するときにおけるＭＯＳ−ＦＥＴ２のゲート端子２ｃとソース端子２ｂとの間の電圧（ゲート電圧）を示す図である。図５は、ＭＯＳ−ＦＥＴ２を導通状態から非導通状態に変化させるときに電圧信号生成回路３のオペアンプ１１の出力端子１１ｃから出力されるゲート電圧信号を示す図である。
【００２３】
図２に示すように、オン・オフ命令信号は、電気回路１００の開閉に合わせて０（Ｖ）（以下、ＯＮ指令電圧と称する）と１５（Ｖ）（以下、ＯＦＦ指令電圧と称する）とを交互に取りうるものである。電気回路１００を閉じるときは、オン・オフ命令信号をＯＮ指令電圧とし、電気回路１００を開くときは、オン・オフ命令信号をＯＦＦ指令電圧とする。オン・オフ命令信号がＯＦＦ指令電圧のときは、オペアンプ１１の−端子１１ａに１５（Ｖ）の電圧が印加される。このとき、＋端子１１ａにリファレンス電圧である７．５（Ｖ）の電圧が印加されているため、出力端子１１ｃから＋端子１１ａと−端子１１ｂとの電圧の差にオペアンプ１１の利得をかけた値が出力される。理想的なオペアンプでは利得が無限大であるためマイナス無限大（Ｖ）の電圧が出力されるはずであるが、オペアンプの電源の制約から０（Ｖ）〜１５（Ｖ）しか出力できないため、出力端子１１ｃからはほぼ０（Ｖ）の電圧が出力される。このときコンデンサ１２にはダイオード１３を介して電荷が速やかにチャージされる。
【００２４】
オン・オフ命令信号がＯＦＦ指令電圧からＯＮ指令電圧に変化するときは、オペアンプ１１の−端子１１ｂには０（Ｖ）の電圧が印加される。このとき＋端子１１ａにリファレンス電圧である７．５（Ｖ）の電圧が印加されているため、出力端子１１ｃから＋端子１１ａと−端子１１ｂとの電圧の差にオペアンプ１１の利得をかけた値が出力される。理想的なオペアンプでは利得が無限大であるためプラス無限大（Ｖ）の電圧が出力されるはずであるが、オペアンプの電源の制約から０（Ｖ）〜１５（Ｖ）しか出力できないため、出力端子１１ｃからはほぼ１５（Ｖ）の電圧が出力されることになる。このとき、コンデンサ１２にたまっている電荷が抵抗１４を介して徐々に放出されるため、−端子１１ｂに印加される電圧は、１５（Ｖ）から０（Ｖ）まで徐々に変化する。したがって、出力端子２ｃからは図３のＦ〜Ｇに示すように、時間と共に電圧値が０（Ｖ）から１５（Ｖ）までランプ関数状に変化するゲート電圧信号が生成される。そして、生成されたゲート信号電圧は、ドライブ抵抗４０を介して電圧制御回路５のオペアンプ３１の−端子３１ｂに入力される。
【００２５】
このとき、ＭＯＳ−ＦＥＴ２は非導通状態であり、負荷１０２には電圧が印加されていないので、電圧検知回路４においては、オペアンプ２１の出力端子２１ｃからほぼ０（Ｖ）の検知電圧が出力され、この検知電圧が電圧制御部５のオペアンプ３１の＋端子３１ａに入力される。
【００２６】
したがって、オペアンプ３１の出力端子３１ｃからは、−端子３１ｂに印加された電圧と＋端子３１ａとの間の電圧、つまり、−端子３１ｂに印加された電圧が増幅された電圧が出力され、この電圧がＭＯＳ−ＦＥＴ２のゲート端子２ｃに印加される。
【００２７】
ゲート端子２ｃに印加される電圧は、ゲート端子２ｃにＭＯＳ−ＦＥＴ２のしきい電圧以上の電圧が印加され、ドレイン端子２ａとソース端子２ｂとの間、及び、負荷１０２に電流が流れ始めるまでは、図４のH〜Iに示すように電圧信号生成回路３から出力されたゲート電圧信号の電圧の増加に伴って増加する。
【００２８】
ゲート端子２ｃとソース端子２ｂとの間に印加される電圧がしきい電圧になり、ドレイン端子２ａとソース端子２ｂとの間に電流が流れ始めると、負荷１０２の両端に印加される電圧が増加し始める。負荷１０２の両端に印加された電圧は電圧検知回路４により増幅されてオペアンプ３１の＋端子３１ａに入力（フィードバック）される。オペアンプ３１の＋端子３１ａに入力される検知電圧が増加すると、その分だけ、出力端子３１ｃから出力される電圧が低くなるので、ゲート端子２ｃに印加される電圧の変化が電圧信号生成回路で生成されたゲート信号電圧の変化よりも緩やかになる。
【００２９】
ゲート端子２ｃに印加される電圧信号の変化が緩やかになると、オペアンプ３１の＋端子３１ａに入力される検知電圧と−端子３１ｂに入力されるゲート信号電圧との差が時間と共に大きくなるので、出力端子３１ｃから出力される電圧が大きくなり、ゲート端子２ｃに印加される電圧も大きくなる。連続的にこのような動作を繰り返すことにより、検知電圧は、電圧信号生成回路３から出力されたゲート電圧信号と同じように増加していく。半導体をこのような能動状態で動作させることができるゲート電圧の範囲は狭い範囲に限られているため、この間のゲート端子２ｃに印加されるゲート電圧は図４のＩ〜Ｊに示すように、緩やかな傾きとなる。
【００３０】
負荷１０２の両端に印加される電圧が増加すると、電圧検知回路４から出力される検知電圧が大きくなり、ツェナダイオード４３の両端に印加される逆方向の電圧が増加する。そして、ツェナダイオード４３の両端に降伏電圧以上に逆方向の電圧が印加されると、ツェナダイオード４３に逆方向の電流が流れ、ツェナダイオード４３の両端に一定の電圧が印加されるようになる。このとき、負荷１０２の両端に印加される電圧が増加しても、ツェナダイオード４３に逆電流が流れることにより、電圧検知回路４から出力される電圧は増加せず一定の値となる。つまり、ツェナダイオード４３が検知電圧を制限する電圧制限装置となっている。
【００３１】
このため、電圧制御回路５のオペアンプ３１の＋端子３１ｂに印加される電圧が一定の値以上増加せず、−端子３１ａに印加される電圧が増加することになる。したがって、−端子３１ｂと＋端子３１ａとの間の電圧が大きくなり、この電圧が増幅されて出力端子３１ｃから出力され、図４のＪ〜Ｋに示すように、オペアンプ３１の最大出力電圧の１５（Ｖ）程度まで増加する。これにより、ＭＯＳ−ＦＥＴ２は導通状態になり、直流電源１０１と負荷１０２とが導通する。以上に述べたような方法によると、負荷１０２に印加される電圧が電圧信号生成回路３で設定した値で緩やかに増加するため、負荷１０２に突入電流が流れるのを確実に抑制することができる。
【００３２】
オン・オフ命令信号がＯＮ指令電圧からＯＦＦ指令電圧に変化するときは、オペアンプ１１の−端子１１ｂには１５（Ｖ）の電圧が印加される。このとき、＋端子１１ａにリファレンス電圧である７．５（Ｖ）の電圧が印加されているため、出力端子１１ｃから＋端子１１ａと−端子１１ｂとの電圧の差にオペアンプ１１の利得をかけた値が出力される。理想的なオペアンプでは利得が無限大であるためマイナス無限大（Ｖ）の電圧が出力されるはずであるが、オペアンプの電源の制約から０（Ｖ）〜１５（Ｖ）しか出力できないため、出力端子１１ｃからはほぼ０（Ｖ）の電圧が出力される。このとき、入力端子１ｃに印可されたオフ指令電圧がダイオード１３を経由して素早くオペアンプ１１の−端子１１ｂに印加されるため、オペアンプ１１の出力端子１１ｃからのゲート電圧信号の電圧が素早く１５（Ｖ）まで変化する。したがって、出力端子２ｃからは図３のＬ〜Ｍに示すように、時間と共に電圧値が１５（Ｖ）から０（Ｖ）までＭＯＳ−ＦＥＴ２のターンオフ時間よりも短い時間で変化するゲート電圧信号が生成される。そして、生成されたゲート信号電圧は、ドライブ抵抗４０を介して電圧制御回路５のオペアンプ３１の−端子３１ｂに入力される。
【００３３】
このように、オペアンプ３１の−端子３１ｂに印加される電圧は、速やかに１５（Ｖ）から０（Ｖ）程度まで低下する。一方、オペアンプ３１の＋端子３１ａに印加される電圧は、０（Ｖ）以上である。従って、オペアンプ３１の出力端子３１ｃから出力される電圧は負の電圧となるはずであるが、出力端子３１ｃからは負の電圧を出力することができないため、出力端子３１ｃからは最小電圧である０（Ｖ）程度の電圧が出力される。これにより、ゲート端子２ｃに０（Ｖ）程度の電圧が出力され、ＭＯＳ−ＦＥＴ２はほぼターンオフ時間で非導通状態となる。
【００３４】
以上に説明した実施の形態によると、ゲート信号生成回路３がターンオン時間よりも長い時間をかけて、０（Ｖ）から１５（Ｖ）に緩やかに変化するゲート電圧信号を生成し、電圧検知回路４によって検知された電圧の値を利用してフィードバック制御することによりゲート電圧信号を制御してゲート端子２ｃに印加しているので、負荷１０２の両端に印加される電圧を緩やかに変化させることができ、負荷１０２に突入電流が流れるのを確実に防止することができる。
【００３５】
また、ターンオフ時間とほぼ同じ時間でＭＯＳ−ＦＥＴ２を導通状態から非導通状態に変化させることができるので、ＭＯＳ−ＦＥＴ２のスイッチング損失を減らしてＭＯＳ−ＦＥＴ２の負担を減らすことができる。
【００３６】
また、ＭＯＳ−ＦＥＴ２は、ゲート端子２ｃに印加されたゲート信号の電圧値に応じて、導通状態、非導通状態及び能動状態の何れかを取り得るのでゲート信号の電流値が小さくなるため、バイポーラトランジスタなどの電流駆動型の素子と比べて電子スイッチの消費電力を低減することができる。
【００３７】
また、駆動信号生成回路３が駆動信号を電圧信号として生成し、駆動信号制御回路５が、電圧検知回路４によって検知された電圧に基づいて、駆動信号生成回路３が生成した駆動信号の電圧を制御するので、駆動信号生成回路３及び駆動信号制御回路５が電圧のみを制御すればよいため、これらを簡単に構成することができる。
【００３８】
さらに、ツェナダイオード４３により電圧検知回路４から出力される電圧つまりオペアンプ３１の＋端子３１ａに印可される電圧がが一定電圧よりも高くならないので、オペアンプ３１の＋端子３１ａに印可される電圧が一定電圧に達した後、確実にＭＯＳ−ＦＥＴ２を導通状態に変化させることができる。
【００３９】
次に、本実施の形態に種々の変更を加えた変形例について説明する。ただし、本実施の形態と同様の構成を有するものには同じ符号を付し、適宜その説明を省略する。
【００４０】
ＭＯＳ−ＦＥＴ２を導通状態から非導通状態に変化させるときに電圧信号生成回路３で生成されるゲート電圧信号の電圧値の変化は急峻でなくてもよく、電圧値が緩やかに変化するものであってもよい。
【００４１】
半導体スイッチング素子としては、例えば、ＭＯＳ−ＦＥＴ以外のトランジスタなど他の半導体素子であってもよい。ただし、トランジスタなどの場合、ベース端子（駆動端子）に電流を流す回路を設ける必要がある。
【００４２】
ツェナダイオード４３が設けられておらず、電圧検知回路４から出力可能な電圧の最大値よりも十分高い電圧が電圧信号生成回路３から出力可能となっていてもよい。電圧検知回路４から出力される電圧の最大値は、オペアンプ２１に接続された電源の電圧程度であるので、電圧信号生成回路３からそれよりも十分に高い電圧を出力すれば、電圧制御回路５から出力される電圧を最大値の１５（Ｖ）程度まであげることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る実施の形態の電気回路の構成を表す回路図である。
【図２】図１の入力端子に印加される電圧を示した図である。
【図３】図１のＭＯＳ−ＦＥＴを導通状態にさせるときに電圧信号生成回路から出力されるゲート電圧信号を示す図である。
【図４】図１のＭＯＳ−ＦＥＴを導通状態にさせるときのゲート端子とソース端子との間の電圧の変化を表した図である。
【図５】図１のＭＯＳ−ＦＥＴを非導通状態にさせるときに電圧信号生成回路から出力されるゲート電圧信号を示す図である。
【符号の説明】
【００４４】
１  電子スイッチ
２  ＭＯＳ−ＦＥＴ
２ａ  ドレイン端子
２ｂ  ソース端子
２ｃ  ゲート端子、
３  電圧信号生成回路
４  電圧検知回路
５  電圧制御回路
４３  ツェナダイオード
【図１】
2006311171.tif 000003
【図２】
2006311171.tif 000004
【図３】
2006311171.tif 000005
【図４】
2006311171.tif 000006
【図５】
2006311171.tif 000007