(57)【要約】【課題】  オーディオアンプ用として、低周波電源トランスとスイッチング電源のそれぞれの欠点を解消したオーディオアンプ用の電源装置を提供する。【解決手段】  スイッチング電源装置１は、大容量の平滑用入力コンデンサを設けていないコンデンサレスフライバックコンバータ回路５を使用するので、電源高調波を抑制でき突入電流防止素子が不要で装置を小型軽量化できる。また、負帰還回路８により、負荷１００へ供給する出力電流Ｉｏの変動を入力交流周波数よりも遅い速度でコンデンサレスフライバックコンバータ回路５へフィードバックするので、入力交流電流を入力交流電圧に比例させて力率を改善することができる。さらに、電圧制御回路７は、負荷へ印加する出力電圧を一定電圧に制御し、負荷へ供給する出力電流が閾値を超えると出力電流に比例して出力電圧を低下させるので、低周波電源トランスを備えた電源装置と同様の出力特性にすることができる。【選択図】  図１
2006101682.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電圧を整流する整流回路と、
前記整流回路で整流後に平滑化せずにトランスの一次巻線に印加された入力電圧をスイッチング素子でスイッチングして、前記トランスの二次巻線に誘起されたスイッチング電圧を整流素子及びコンデンサで整流平滑化して出力するコンデンサレスフライバックコンバータ回路と、
負荷へ供給する出力電流の変動を入力交流周波数よりも遅い速度で前記コンデンサレスフライバックコンバータ回路へフィードバックする負帰還回路と、
前記コンデンサレスフライバックコンバータ回路から負荷へ印加する出力電圧を出力電流の増加に伴って低下させる回路であって、その低下率を出力電流の増加に伴って段階的に変更する電圧制御回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記電圧制御回路は、
基準電圧Ｖref1の第１シャントレギュレータと、前記第１シャントレギュレータのリファレンスに前記出力電圧を分圧して印加する２つの抵抗Ｒ１，Ｒ２と、を有した定電圧制御回路と、
基準電圧Ｖref2の第２シャントレギュレータと、前記第２シャントレギュレータのリファレンスに出力電圧を分圧して印加する２つの抵抗Ｒ３，Ｒ４と、前記第２シャントレギュレータのアノードと前記抵抗Ｒ４との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓと、を有した電圧可変制御回路と、を備え、
前記負帰還回路は、前記第１シャントレギュレータのカソードとリファレンスとの間に接続された第１コンデンサと、前記第２シャントレギュレータのカソードとリファレンスとの間に接続された第２コンデンサと、を含み、
前記定電圧制御回路は、前記電圧可変制御回路の後段に接続され、
前記定電圧制御回路及び前記電圧可変制御回路の各定数が、
Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定された請求項１に記載のスイッチング電源装置。
【請求項３】
前記定電圧制御回路及び前記電圧可変制御回路は、前記第１シャントレギュレータまたは第２シャントレギュレータに代えてトランジスタを備えた請求項２に記載のスイッチング電源装置。
【請求項４】
前記定電圧制御回路は、前記第１シャントレギュレータのアノードと前記抵抗Ｒ２との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓ’をさらに備えた請求項２に記載のスイッチング電源装置。
【請求項５】
基準電圧Ｖref3の第３シャントレギュレータと、前記第３シャントレギュレータのリファレンスに前記出力電圧を分圧して印加する２つの抵抗Ｒ５，Ｒ６と、前記第３シャントレギュレータのアノードと前記抵抗Ｒ６との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓ”と、を有した第２電圧可変制御回路を備え、
前記負帰還回路は、前記第３シャントレギュレータのカソードとリファレンスとの間に接続された第３コンデンサを含み、
、前記第２電圧可変制御回路を前記電圧可変制御回路の前段に接続され、
前記第２電圧可変制御回路及び前記電圧可変制御回路の各定数が、
Ｖref3×（１＋Ｒ５／Ｒ６）＞Ｖref2×（１＋Ｒ３／Ｒ４）
となるように設定された請求項２に記載のスイッチング電源装置。
【請求項６】
前記電圧制御回路は、
基準電圧Ｖref1の第１シャントレギュレータと、前記第１シャントレギュレータのリファレンスに前記出力電圧を分圧して印加する２つの抵抗Ｒ１，Ｒ２と、を有した定電圧制御回路と、
基準電圧Ｖref2の第２シャントレギュレータと、前記第２シャントレギュレータのリファレンスに出力電圧を分圧して印加する２つの抵抗Ｒ３，Ｒ４と、前記第２シャントレギュレータのアノードと前記抵抗Ｒ４との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓと、を有した電圧可変制御回路と、を備え、
前記負帰還回路は、前記第１シャントレギュレータのカソードとリファレンスとの間に接続された第１コンデンサと、前記第２シャントレギュレータのカソードとリファレンスとの間に接続された第２コンデンサと、を含み、
前記定電圧制御回路は、前記電圧可変制御回路の前段に接続され、
前記定電圧制御回路及び前記電圧可変制御回路の各定数が、
Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定された請求項１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低周波電源トランスを備えた電源とスイッチング電源とそれぞれの欠点を解消して、双方の長所を併せ持ったオーディオアンプ用のスイッチング電源装置に関する。
【背景技術】
【０００２】
オーディオアンプ用の電源装置としては、従来、低周波電源トランスを使用した電源装置や、スイッチング電源装置を使用したものがあった（例えば、特許文献１，２参照。）。
【特許文献１】特開平７−２７４３８８号公報
【特許文献２】特開平５−１７６５３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
オーディオアンプ用の電源を設計する際には、以下のような点に気をつける必要がある。すなわち、
１．オーディオアンプは、音声周波数の下限（２０Ｈｚ）またはそれ以下までの音声を再生しなければならないので、オーディオアンプ用電源の出力に大容量のコンデンサを設ける必要がある。
２．オーディオアンプは、出力がある程度以上であると電源高調波規制の対象になり、これを満足していることが望ましい。
３．オーディオアンプは、温度試験に合格する必要があり、この温度試験は、全チャンネルを同時に１分間程度駆動したときの歪み率が規定の値に達した出力を定格出力とし、その出力に規定の係数を乗じた出力が基準値以下であるかで判断される。
４．オーディオアンプは、通例ＳＶＲＲ（同相電圧除去比）が高いので、オーディオアンプ用電源の出力にリップルが含まれていても限度内であれば問題にはならない。
したがって、従来のオーディオアンプには、上記の各内容を満たすように設計された電源装置が使用されている。
【０００４】
しかしながら、従来のオーディオアンプの設計時には、以下のような問題があった。すなわち、低周波電源トランスを備えた電源装置を使用する場合、低周波電源トランスは１個当たりの体積が大きいので、小型一体型でマルチチャンネルのオーディオアンプ用の電源として低周波電源トランスを使用すると、設計上の制約が多くなるという問題があった。また、設計上の制約を解消するために低周波電源トランスのサイズが小型のものを使用すると、ロードレギュレーションが悪化するので、コンデンサの耐圧をより大きくする必要があった。さらに、低周波電源トランスは非安定電源であり、ラインレギュレーション及びロードレギュレーションの影響を受けるため、二次側の大容量コンデンサの耐圧をより大きくする必要があった。加えて、低周波電源トランスの銅損を減らしてロードレギュレーションを良くすると、力率及び電源高調波が悪化するという問題があった。また、低周波電源トランスを備えた電源装置を、サラウンド音声を再生可能なマルチチャンネルのオーディオアンプ用の電源として使用すると、ロードレギュレーション特性のため、全チャンネル同時出力時には、１チャンネルのみ駆動したときの出力を全チャンネル分加算した値とはならず、出力電流に比例して出力電圧が低下する特性を有しており、この特性を任意に制御するのが困難であるという問題があった。
【０００５】
一方、スイッチング電源装置を使用する場合、高周波電源トランスは銅損が少ないので、電源高調波が発生しやすくまた突入電流が大きくなるため、電源高調波対策や突入電流防止対策が必要であった。また、スイッチング電源装置は、定電圧出力でロードレギュレーションが良好であり、負荷電流に比例して出力電力が増加する。そのため、小型一体型でマルチチャンネルのオーディオアンプ用の電源としてスイッチング電源装置を使用すると、全チャンネル同時出力時には、１チャンネルのみ駆動したときの出力を全チャンネル分加算した値となるため、アンプ出力が過剰になってしまう。また、このような特性であると、前記のオーディオアンプの温度試験は大出力で行われるため厳しい条件となる。
【０００６】
しかし、オーディオアンプでは、実用上、各チャンネル個別に瞬時出力されることはあるが、全チャンネル同時に駆動されることは稀である。また、上記のように、全チャンネル同時出力時のオーディオアンプの総出力が、１チャンネルのみ駆動したときの出力を全チャンネル分加算した値になることは、ユーザにとってメリットが無く、いたずらに温度試験を厳しくするだけである。むしろ、低周波電源トランスを備えた電源装置を使用する場合と同様に、積極的に全チャンネル同時駆動時の出力を制限するのが好ましい。
【０００７】
そこで、本発明は、オーディオアンプ用として、低周波電源トランスとスイッチング電源のそれぞれの欠点を解消して、双方の長所を併せ持ったオーディオアンプ用の電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、上記の課題を解決するための手段として、以下の構成を備えている。
【０００９】
（１）入力交流電圧を整流する整流回路と、
前記整流回路で整流後に平滑化せずにトランスの一次巻線に印加された入力電圧をスイッチング素子でスイッチングして、前記トランスの二次巻線に誘起されたスイッチング電圧を整流素子及びコンデンサで整流平滑化して出力するコンデンサレスフライバックコンバータ回路と、
負荷へ供給する出力電流の変動を入力交流周波数よりも遅い速度で前記コンデンサレスフライバックコンバータ回路へフィードバックする負帰還回路と、
前記コンデンサレスフライバックコンバータ回路から負荷へ印加する出力電圧を出力電流の増加に伴って低下させる回路であって、その低下率を出力電流の増加に伴って段階的に変更する電圧制御回路と、
を備えたことを特徴とする。
【００１０】
この構成においては、コンデンサレスフライバックコンバータ回路は、大容量の平滑用入力コンデンサを備えていないので高調波の発生を抑制でき、突入電流防止素子が不要となる。また、トランスとして、低周波電源トランスよりも小型である高周波電源トランスを使用するので、装置を小型軽量化することができる。さらに、負帰還回路は、負荷へ供給する出力電流の変動を入力交流周波数よりも遅い速度でコンバータ回路へフィードバックする。したがって、負帰還回路のフィードバック速度を調整することで、入力交流電流を入力交流電圧と同相にして入力交流電流を入力交流電圧に比例させることができ、これにより力率を改善することができる。さらに、電圧制御回路は、負荷へ供給する出力電流の増加に伴って負荷へ印加する出力電圧を低下させるが、その低下率を出力電流の増加に伴って段階的に変更するので、軽負荷時において出力電流が増加しても出力電圧が一定電圧になるように設定することで、二次巻線に誘起されたスイッチング電圧を平滑化するコンデンサとしてある程度耐圧の小さなものを使用できる。また、低周波電源トランスを備えた電源装置と同様の出力特性に設定することも可能である。
【００１１】
ここで、出力電圧の低下率は、出力電流が増加しても出力電圧が一定のままである低下率が０％の場合も含むものとする。
【００１２】
（２）前記電圧制御回路は、
基準電圧Ｖref1の第１シャントレギュレータと、前記第１シャントレギュレータのリファレンスに前記出力電圧を分圧して印加する２つの抵抗Ｒ１，Ｒ２と、を有した定電圧制御回路と、
基準電圧Ｖref2の第２シャントレギュレータと、前記第２シャントレギュレータのリファレンスに出力電圧を分圧して印加する２つの抵抗Ｒ３，Ｒ４と、前記第２シャントレギュレータのアノードと前記抵抗Ｒ４との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓと、を有した電圧可変制御回路と、を備え、
前記負帰還回路は、前記第１シャントレギュレータのカソードとリファレンスとの間に接続された第１コンデンサと、前記第２シャントレギュレータのカソードとリファレンスとの間に接続された第２コンデンサと、を含み、
前記定電圧制御回路は、前記電圧可変制御回路の後段に接続され、
前記定電圧制御回路及び前記電圧可変制御回路の各定数が、
Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定されたことを特徴とする。
【００１３】
この構成においては、定電圧制御回路及び電圧可変制御回路を構成する各素子の定数が、Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）となるように設定されているので、負荷へ供給する出力電流が閾値以下のときには、定電圧制御回路によって、負荷へ印加する出力電圧を一定電圧に制御することができる。また、第２シャントレギュレータのアノードと抵抗Ｒ４との間に負荷電流検出抵抗Ｒｓが接続されているので、負荷へ供給する出力電流が閾値を超えると、電圧可変制御回路によって、負荷へ印加する出力電圧が出力電流に比例して低下させることができる。
【００１４】
また、第１シャントレギュレータのカソードとリファレンスとの間に第１コンデンサが接続され、第２シャントレギュレータのカソードとリファレンスとの間に第２コンデンサが接続されているので、両コンデンサの容量を例えば数μＦ〜数１０μＦに設定することで、負荷へ供給する出力電流の変動を入力交流周波数よりも十分遅い速度でコンバータ回路へフィードバックして、入力交流電流を入力交流電圧に比例させて、力率を改善することができる。
【００１５】
（３）前記定電圧制御回路及び前記電圧可変制御回路は、前記第１シャントレギュレータまたは第２シャントレギュレータに代えてトランジスタを備えたことを特徴とする。
【００１６】
この構成においては、シャントレギュレータに代えてトランジスタを用いて電圧可変制御回路を構成することができる。したがって、シャントレギュレータよりも安価であるトランジスタを使用することで、電源装置を安価に構成することができる。
【００１７】
（４）前記定電圧制御回路は、前記第１シャントレギュレータのアノードと前記抵抗Ｒ２との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓ’をさらに備えたことを特徴とする。
【００１８】
この構成においては、定電圧制御回路に負荷電流検出抵抗を設けることで、負荷電流に比例して定電圧制御回路の出力電圧を低下させることができる。したがって、電圧可変制御回路と異なる傾きで出力電圧が低下するように設定することで、出力電流の増加に比例して、出力電圧の低下率が２段階で変化する電源装置を構成することができる。
【００１９】
（５）基準電圧Ｖref3の第３シャントレギュレータと、前記第３シャントレギュレータのリファレンスに前記出力電圧を分圧して印加する２つの抵抗Ｒ５，Ｒ６と、前記第３シャントレギュレータのアノードと前記抵抗Ｒ６との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓ”と、を有した第２電圧可変制御回路を備え、
前記負帰還回路は、前記第３シャントレギュレータのカソードとリファレンスとの間に接続された第３コンデンサを含み、
、前記第２電圧可変制御回路を前記電圧可変制御回路の前段に接続され、
前記第２電圧可変制御回路及び前記電圧可変制御回路の各定数が、
Ｖref3×（１＋Ｒ５／Ｒ６）＞Ｖref2×（１＋Ｒ３／Ｒ４）
となるように設定されたことを特徴とする。
【００２０】
この構成においては、電圧可変制御回路の前段に第２電圧可変制御回路を接続して、第２電圧可変制御回路の出力電圧が電圧可変制御回路と異なる傾きで低下するように設定することで、出力電流に比例して、出力電流が閾値までは一定の出力電圧で、出力電流の増加に比例して出力電圧の低下率が２段階で変化するように電源装置を構成することができる。
【００２１】
（６）前記電圧制御回路は、
基準電圧Ｖref1の第１シャントレギュレータと、前記第１シャントレギュレータのリファレンスに前記出力電圧を分圧して印加する２つの抵抗Ｒ１，Ｒ２と、を有した定電圧制御回路と、
基準電圧Ｖref2の第２シャントレギュレータと、前記第２シャントレギュレータのリファレンスに出力電圧を分圧して印加する２つの抵抗Ｒ３，Ｒ４と、前記第２シャントレギュレータのアノードと前記抵抗Ｒ４との間であって、負荷に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓと、を有した電圧可変制御回路と、を備え、
前記負帰還回路は、前記第１シャントレギュレータのカソードとリファレンスとの間に接続された第１コンデンサと、前記第２シャントレギュレータのカソードとリファレンスとの間に接続された第２コンデンサと、を含み、
前記定電圧制御回路は、前記電圧可変制御回路の前段に接続され、
前記定電圧制御回路及び前記電圧可変制御回路の各定数が、
Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定されたことを特徴とする。
【００２２】
この構成においては、定電圧制御回路及び電圧可変制御回路を構成する各素子の定数が、Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）となるように設定されており、第２シャントレギュレータのアノードと抵抗Ｒ４との間に負荷電流検出抵抗Ｒｓが接続されているので、負荷へ供給する出力電流が閾値以下のときには、定電圧制御回路によって、出力電流の増加に伴って負荷へ印加する出力電圧を低下させることができる。また、第２シャントレギュレータのアノードと抵抗Ｒ４との間に負荷電流検出抵抗Ｒｓが接続されているので、負荷へ供給する出力電流が閾値を超えると、電圧可変制御回路によって、出力電流の増加に伴って負荷へ印加する出力電圧をさらに急に低下させることができる。
【００２３】
また、第１シャントレギュレータのカソードとリファレンスとの間に第１コンデンサが接続され、第２シャントレギュレータのカソードとリファレンスとの間に第２コンデンサが接続されているので、両コンデンサの容量を例えば数μＦ〜数１０μＦに設定することで、負荷へ供給する出力電流の変動を入力交流周波数よりも十分遅い速度でコンバータ回路へフィードバックして、入力交流電流を入力交流電圧に比例させて、力率を改善することができる。
【発明の効果】
【００２４】
本発明のスイッチング電源装置は、大容量の平滑用入力コンデンサを設けていないコンデンサレスフライバックコンバータ回路を使用するので、高調波の発生を抑制でき、突入電流防止素子が不要となる。また、トランスとして、低周波電源トランスよりも小型である高周波電源トランスを使用するので、装置を小型軽量化することができる。さらに、負帰還回路は、負荷へ供給する出力電流の変動を入力交流周波数よりも遅い速度でコンバータ回路へフィードバックする。そのため、負帰還回路のフィードバック速度を調整することで、入力交流電流を入力交流電圧と同相にして入力交流電流を入力交流電圧に比例させることができ、これにより力率を改善することができる。さらに、電圧制御回路は、負荷へ印加する出力電圧を一定電圧に制御し、負荷へ供給する出力電流が閾値を超えると出力電流に比例して出力電圧を低下させるので、二次巻線に誘起されたスイッチング電圧を平滑化するコンデンサとしてある程度耐圧の小さなものを使用できるとともに、低周波電源トランスを備えた電源装置と同様の出力特性にすることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明のスイッチング電源装置の実施形態について詳細を説明する。図１は、本発明の実施形態に係るスイッチング電源装置の構成を示す回路図である。図２は、スイッチング電源装置のフライバックトランスにおける入力電圧、入力電流、及び出力電流の波形図である。以下の説明では、本発明のスイッチング電源装置１をオーディオアンプの電源回路に適用した場合について説明する。なお、オーディオアンプとしては、ＳＶＲＲが高いアナログアンプやフィードバックタイプのディジタルオーディオアンプが好適である。
【００２６】
スイッチング電源装置１は、商用交流電源２に接続されており、ノイズフィルタ３、整流回路４、入力コンデンサレスフライバックコンバータ（以下、Ｃレスコンバータと称する。）５、ノイズフィルタ６、電圧制御回路７、及び負帰還回路８を備えている。
【００２７】
ノイズフィルタ３は、複数のコンデンサやコイルを備え、コモンモードノイズやノーマルモードノイズを除去する。
【００２８】
整流回路４は、ブリッジダイオードから成り、入力交流電圧を全波整流して出力する。
【００２９】
Ｃレスコンバータ回路５は、コンデンサＣ１、フライバックトランスＴ１、スイッチング素子Ｑ１、ＰＷＭ制御回路９、及び平滑整流回路１０などを備える。コンデンサＣ１は、ノイズ除去用に設けたもので容量が数μＦ程度である。フライバックトランスＴ１は、一次巻線Ｎｐ１、一次巻線と逆極性の二次巻線Ｎｓ１、及び一次巻線と逆極性の補助巻線Ｎｐ２を有する。スイッチング素子Ｑ１は、ＭＯＳ  ＦＥＴであり、フライバックトランスＴ１の一次巻線Ｎｐ１に印加された入力電圧をスイッチングする。ＰＷＭ制御回路９は、補助巻線Ｎｐ２に誘起した電力で動作し、スイッチング素子Ｑ１のスイッチング動作を制御してＰＷＭ制御を行う。平滑整流回路１０は、フライバックトランスＴ１の二次巻線Ｎｓ１に誘起されたスイッチング電圧を整流素子Ｄ２０１及び大容量のコンデンサＣ２０１によって整流平滑化して出力する。
【００３０】
なお、図１には、ＰＷＭ制御回路９のＰＷＭ制御ＩＣ（ＩＣ１）には、一例として富士電機製のＰＷＭ制御ＩＣであるＦＡ３６４１を使用した例を示しており、ＰＷＭ制御回路９に設けた動作設定・制御用の複数の抵抗やコンデンサの説明は省略する。
【００３１】
Ｃレスコンバータ回路５は、スイッチング素子Ｑ１がＯＮしている期間にフライバックトランスＴ１に電力を蓄え、スイッチング素子Ｑ１がＯＦＦしている期間にフライバックトランスＴ１に蓄えた電力を、負荷１００に供給する方式のコンバータである。また、Ｃレスコンバータ回路５は、入力交流電圧を平滑化する大容量の入力コンデンサを備えておらず、整流回路４で全波整流された入力交流電圧をそのままフライバックトランスＴ１に印加する。ＰＷＭ制御回路９は、スイッチング素子Ｑ１を制御してフライバックトランスＴ１の一次巻線Ｎｐ１に入力された電流をスイッチング（断続）させることで、電流不連続モードでＰＷＭ制御を行い、フライバックトランスＴ１の二次巻線Ｎｓ１に誘起されたスイッチング電圧を、平滑整流回路１０で整流平滑化して出力する。なお、Ｃレスコンバータ回路５の出力には、ＡＣリップルが重畳しているが、負荷１００がオーディオアンプである場合には、このＡＣリップルが所定の範囲内であれば全く問題ない。
【００３２】
ノイズフィルタ６は、コイルＬ２０１及びコンデンサＣ２０２から成り、スパイクノイズなどを除去する。
【００３３】
電圧制御回路７は、定電圧制御回路１１と電圧可変制御回路１２から成り、定電圧制御回路１１が電圧可変制御回路１２の後段に接続されている。定電圧制御回路１１は、基準電圧Ｖref1のシャントレギュレータＩＣ２と、シャントレギュレータＩＣ２のリファレンスに出力電圧Ｖｏを分圧して印加する２つの抵抗Ｒ１，Ｒ２と、を備えている。電圧可変制御回路１２は、基準電圧Ｖref2のシャントレギュレータＩＣ３と、シャントレギュレータＩＣ３のリファレンスに出力電圧Ｖｏを分圧して印加する２つの抵抗Ｒ３，Ｒ４と、シャントレギュレータＩＣ３のアノードと抵抗Ｒ４との間であって、負荷１００に直列に接続されて前記負荷電流を検出する負荷電流検出抵抗Ｒｓと、を備えている。電圧制御回路７は、Ｃレスコンバータ回路５が出力した電圧を降圧して、負荷１００へ印加する出力電圧Ｖｏを一定電圧に制御し、負荷１００へ供給する出力電流Ｉｏが閾値を超えると出力電流Ｉｏに比例して出力電圧Ｖｏを低下させる。
【００３４】
負帰還回路８は、フォトカプラＰＣ１と、シャントレギュレータＩＣ２のカソードとリファレンスとの間に接続されたコンデンサＣ２と、シャントレギュレータＩＣ３のカソードとリファレンスとの間に接続されたコンデンサＣ３と、を備えている。フォトカプラＰＣ１は、発光ダイオードＤ２０２が定電圧制御回路１１のシャントレギュレータＩＣ２と、電圧可変制御回路１２のシャントレギュレータＩＣ３とに接続されており、フォトトランジスタＴｒ１０１がＰＷＭ制御回路９のＩＣ１に接続されている。また、コンデンサＣ２は、シャントレギュレータＩＣ２のカソードとリファレンスとの間に接続され、コンデンサＣ３は、シャントレギュレータＩＣ３のカソードとリファレンスとの間に接続されている。コンデンサＣ２及びコンデンサＣ３の容量は、共に数μＦ〜数１０μＦに設定されている。負帰還回路８は、負荷１００へ供給する出力電流の変動を入力交流周波数よりも遅い速度でＣレスコンバータ回路５へフィードバックする。
【００３５】
スイッチング電源装置１では、商用交流電源２に接続して使用し、入力交流は、ノイズフィルタ３でノイズが除去された後に、整流回路４で全波整流され、入力コンデンサレスフライバックコンバータ（以下、Ｃレスコンバータと称する。）５を通過し、平滑整流回路１０より平滑・整流されて、ノイズフィルタ６でノイズが除去される。そして、電圧制御回路７で電圧が調整されて負荷１００に直流出力が供給される。
【００３６】
本発明のスイッチング電源装置１では、上記のように、
１．入力交流電圧の平滑用の大容量コンデンサを設けない。
２．Ｃレスコンバータ回路５において電流不連続モードでＰＷＭ制御を行う。
３．シャントレギュレータＩＣ２のカソードとリファレンスとの間、及びシャントレギュレータＩＣ３のカソードとリファレンスとの間に、コンデンサＣ２、コンデンサＣ３を接続して、負帰還回路８の応答を入力交流周波数に対して十分遅い特性にする。
そのため、図２に示すように、入力交流電流Ｉacを入力交流電圧Ｖacと同相にして、入力交流電流Ｉacを入力交流電圧Ｖacに比例させることができる。
【００３７】
このように、本発明のスイッチング電源装置１は、大容量の平滑用入力コンデンサを設けていないＣレスコンバータ回路５を使用するので、高調波の発生を抑制でき、突入電流防止素子が不要となる。また、トランスとして、低周波電源トランスよりも小型である高周波電源トランス（フライバックトランスＴ１）を使用するので、装置を小型軽量化することができる。さらに、負帰還回路８は、負荷へ供給する出力電流の変動を入力交流周波数よりも遅い速度でＣレスコンバータ回路５へフィードバックする。そのため、負帰還回路のフィードバック速度を調整することで、入力交流電流を入力交流電圧と同相にして入力交流電流Ｉacを入力交流電圧Ｖacに比例させることができ、これにより力率を改善することができる。
【００３８】
次に、本発明のスイッチング電源装置１では、前記のように負帰還回路８のフォトカプラＰＣ１の発光ダイオードＤ２０２は、定電圧制御回路１１のシャントレギュレータＩＣ２と接続されており、定電圧制御回路１１の出力電圧が変動してもフォトカプラＰＣ１によりＰＷＭ制御回路９へフィードバックされるので、ＰＷＭ制御回路９はＰＷＭ制御を行って、出力電圧Ｖｏを一定電圧に安定させることができる。ここで、定電圧制御回路１１の出力電圧は、シャントレギュレータＩＣ２の基準電圧Ｖref1と、シャントレギュレータＩＣ２のリファレンスに出力電圧Ｖｏを分圧して印加する２つの抵抗Ｒ１，Ｒ２と、によって決まり、Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）である。
【００３９】
また、負帰還回路８のフォトカプラＰＣ１の発光ダイオードＤ２０２は、電圧可変制御回路１２のシャントレギュレータＩＣ３と接続されているので、電圧可変制御回路１２の出力電圧が変動しても、フォトカプラＰＣ１によりＰＷＭ制御回路９へフィードバックされる。ここで、電圧可変制御回路１２の出力電圧は、シャントレギュレータＩＣ２の基準電圧Ｖref2と、シャントレギュレータＩＣ３のリファレンスに出力電圧Ｖｏを分圧して印加する２つの抵抗Ｒ３，Ｒ４と、負荷電流検出抵抗Ｒｓと、出力電流Ｉｏと、によって決まり、Ｖｏ＝（Ｖref2−Ｉｏ×Ｒｓ）×（１＋Ｒ３／Ｒ４）である。つまり、出力電流Ｉｏが増加するとそれに比例して出力電圧Ｖｏが減少する。
【００４０】
図３は、図１に示すスイッチング電源装置１の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。定電圧制御回路１１のシャントレギュレータＩＣ２の基準電圧Ｖref1、抵抗Ｒ１，Ｒ２、及び電圧可変制御回路１２のシャントレギュレータＩＣ２の基準電圧Ｖref2、抵抗Ｒ３，Ｒ４の各定数を、
Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定することで、図３に示すように、出力電流が０≦Ｉｏ≦Ｖref2／Ｒｓの範囲内、すなわち、出力電流Ｉｏが閾値電流Ｉth以下では一定電圧Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）となり、出力電流Ｉｏが閾値電流Ｉthを超えると、出力電流Ｉｏの増加に比例して出力電圧Ｖｏが減少する特性となる。
【００４１】
なお、閾値電流Ｉthは、Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）と、Ｖｏ＝（Ｖref2−Ｉｏ×Ｒｓ）×（１＋Ｒ３／Ｒ４）と、の交点における電流である。
【００４２】
したがって、ラインレギュレーションについては定電圧特性を持っているので、二次巻線に誘起されたスイッチング電圧を平滑化するコンデンサＣ２０１として、ある程度耐圧が小さなものを使用することができる。また、オーディオアンプの１〜２チャンネル出力時には電源装置の出力電流を一定電圧である領域１に設定し、マルチチャンネルの全チャンネル出力時には電源装置の出力電流を、電流の増加に比例して電圧が減少する領域２に設定することで、低周波電源トランスを備えた電源装置と同様の出力特性にすることができる。
【００４３】
なお、図１に示した電圧制御回路７では、定電圧制御回路１１が電圧可変制御回路１２の後段に接続する構成とすることで、図３に示したように出力電流Ｉｏが閾値電流Ｉth以下で一定電圧Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）となる特性が得られる。
【００４４】
図４は、電圧可変制御回路の変形例、及びこの回路を適用したスイッチング電源装置１の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。一方、定電圧制御回路１１を電圧可変制御回路１２の前段に接続する構成とすると、負荷電流検出抵抗Ｒｓの影響で出力電流Ｉｏが閾値電流Ｉth以下でも一定電圧とならず、出力電流Ｉｏの増加に比例して出力電圧Ｖｏが緩やかに減少する特性となる。すなわち、図４（Ａ）に示すように、スイッチング電源装置１において、定電圧制御回路１１を電圧可変制御回路１２の前段に接続した構成にする。また、定電圧制御回路１１及び電圧可変制御回路１２’の各部品の各定数を、
Ｖbe1 ×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定する。これにより、出力電流が０≦Ｉｏ≦Ｖref2／Ｒｓの範囲内において、出力電流Ｉｏが閾値電流ｉth以下では、出力電流Ｉｏの増加に比例して低下率Ｒｓで出力電圧Ｖｏが低下し、出力電圧Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）−Ｒｓ×Ｉｏとなる。また、出力電流Ｉｏが閾値電流ｉthを超えると、出力電流Ｉｏの増加に比例して低下率Ｒｓ×（１＋Ｒ３／Ｒ４）で出力電圧Ｖｏが低下する特性となる。
【００４５】
したがって、出力電流Ｉｏの増加に比例して、電流の低下率を２段階で変化させたい場合に好適である。
【００４６】
なお、閾値電流ｉthは、Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）−Ｒｓ×Ｉｏと、Ｖｏ＝（Ｖref2−Ｉｏ×Ｒｓ）×（１＋Ｒ３／Ｒ４）と、の交点における電流である。また、電流検出抵抗Ｒｓは、通常数１０ｍΩ程度の抵抗値のものを使用するので、閾値電流ｉth以下での出力電圧Ｖｏの低下率はわずかである。
【００４７】
図５は、電圧可変制御回路にトランジスタを使用した場合を示す回路図である。図５に示すように、図１に示した電圧可変制御回路１２のＩＣ３の代わりに、トランジスタＱ２を使用することが可能である。この場合、電圧可変制御回路１２’の出力電圧は、トランジスタＱ２のベース−エミッタ間電圧Ｖbe1 と、トランジスタＱ２のベースに出力電圧Ｖｏを分圧して印加する２つの抵抗Ｒ３’，Ｒ４’と、負荷電流検出抵抗Ｒｓと、出力電流Ｉｏと、によって決まり、Ｖｏ＝（Ｖbe1 −Ｉｏ×Ｒｓ）×（１＋Ｒ３’／Ｒ４’）である。つまり、出力電流Ｉｏが増加するのに比例して出力電圧Ｖｏが減少する。
【００４８】
また、定電圧制御回路１１のシャントレギュレータＩＣ２の基準電圧Ｖref1、抵抗Ｒ１，Ｒ２、及び電圧可変制御回路１２’のトランジスタＱ２のベース−エミッタ間電圧Ｖbe1 、抵抗Ｒ３’，Ｒ４’の各定数を、
Ｖbe1 ×（１＋Ｒ３’／Ｒ４’）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定することで、図２に示したグラフと同様に、出力電流が０≦Ｉｏ≦Ｖref2／Ｒｓの範囲内で、出力電流Ｉｏが閾値電流Ｉth’以下では一定電圧Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）となり、出力電流Ｉｏが閾値電流Ｉth’を超えると、出力電流Ｉｏの増加に比例して出力電圧Ｖｏが減少する特性となる。
【００４９】
なお、閾値電流Ｉth’は、Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）と、Ｖｏ＝（Ｖbe1 −Ｉｏ×Ｒｓ）×（１＋Ｒ３’／Ｒ４’）と、の交点における電流である。
【００５０】
したがって、シャントレギュレータよりも安価であるトランジスタを使用することで、電源装置を安価に構成することができる。
【００５１】
なお、定電圧制御回路１１においても、シャントレギュレータをトランジスタに置き換えることが可能である。また、定電圧制御回路１１と電圧可変制御回路１２との両回路とも、シャントレギュレータをトランジスタに置き換えることも可能であり、この場合、電源装置をさらに安価に構成することができる。
【００５２】
図６は、定電圧制御回路に負荷電流検出抵抗を追加した構成を示す回路図である。図７は、図６に示す電圧制御回路の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。図６に示すように、定電圧制御回路１１のシャントレギュレータＩＣ２のアノードと抵抗Ｒ２との間に、負荷電流を検出する負荷電流検出抵抗Ｒｓ’を負荷１００に直列に接続することで、定電圧制御回路１１の出力電圧Ｖｏを、閾値電流Ｉth”以下であっても出力電流Ｉｏの増加に比例して出力電圧Ｖｏを減少させることができる。すなわち、負荷電流検出抵抗Ｒｓ’を設けることで、定電圧制御回路１１の出力電圧Ｖｏは、Ｖｏ＝（Ｖref1−Ｉｏ×Ｒｓ’）×（１＋Ｒ１／Ｒ２）になる。定電圧制御回路１１のシャントレギュレータＩＣ２の基準電圧Ｖref1、抵抗Ｒ１，Ｒ２、及び電圧可変制御回路１２のシャントレギュレータＩＣ２の基準電圧Ｖref2、抵抗Ｒ３，Ｒ４の各定数を、
Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
となるように設定することで、図７に示すように、出力電流が０≦Ｉｏ≦Ｖref2／Ｒｓの範囲内で、出力電流Ｉｏが閾値電流Ｉth”以下では出力電流Ｉｏの増加に比例して出力電圧ＶｏがＶｏ＝（Ｖref1−Ｉｏ×Ｒｓ’）×（１＋Ｒ１／Ｒ２）の関係式に基づいて減少し、出力電流Ｉｏが閾値電流Ｉth”を超えると、出力電流Ｉｏの増加に比例して出力電圧ＶｏがＶｏ＝（Ｖref2−Ｉｏ×Ｒｓ）×（１＋Ｒ３／Ｒ４）の関係式に基づいて減少する特性となる。
【００５３】
したがって、出力電流Ｉｏの増加に比例して、電流の低下率を２段階で変化させたい場合に好適である。
【００５４】
なお、閾値電流Ｉth”は、Ｖｏ＝（Ｖref1−Ｉｏ×Ｒｓ’）×（１＋Ｒ１／Ｒ２）と、Ｖｏ＝（Ｖref2−Ｉｏ×Ｒｓ’）×（１＋Ｒ３／Ｒ４）と、の交点における電流である。
【００５５】
図８は、電圧制御回路に電圧可変制御回路を追加した構成を示す回路図である。図９は、図８に示す電圧制御回路の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。図８に示す電圧制御回路は、図１に示した電圧制御回路７の電圧可変制御回路１２の前段に電圧可変制御回路１３を追加した構成である。
【００５６】
電圧可変制御回路１３は、電圧可変制御回路１２と同様の構成であり、シャントレギュレータＩＣ４、抵抗Ｒ５、抵抗Ｒ６、及び負荷電流検出抵抗Ｒｓ”を備えている。シャントレギュレータＩＣ４のカソードはフォトカプラＰＣ１の発光ダイオードＤ２０２に接続され、シャントレギュレータＩＣ４のリファレンスに出力電圧Ｖｏを分圧して印加する２つの抵抗Ｒ５，Ｒ６が接続されている。また、シャントレギュレータＩＣ４のアノードと抵抗Ｒ６との間であって、負荷１００に直列に接続されて負荷電流を検出する負荷電流検出抵抗Ｒｓ”と、を備えている。さらに、シャントレギュレータＩＣ３のカソードとリファレンスとの間には、負帰還回路８の応答を入力交流周波数に対して十分遅い特性にするために、容量が数μＦ〜数１０μＦに設定されたコンデンサＣ４が接続されている。
【００５７】
負帰還回路８のフォトカプラＰＣ１の発光ダイオードＤ２０２は、電圧可変制御回路１３のシャントレギュレータＩＣ３と接続されているので、電圧可変制御回路１３の出力電圧が変動しても、フォトカプラＰＣ１によりＰＷＭ制御回路９へフィードバックされる。ここで、電圧可変制御回路１３の出力電圧は、シャントレギュレータＩＣ４の基準電圧Ｖref3と、シャントレギュレータＩＣ４のリファレンスに出力電圧Ｖｏを分圧して印加する２つの抵抗Ｒ５，Ｒ６と、負荷電流検出抵抗Ｒｓ”と、出力電流Ｉｏと、によって決まり、Ｖｏ＝（Ｖref3−Ｉｏ×Ｒｓ”）×（１＋Ｒ５／Ｒ６）である。つまり、出力電流Ｉｏが増加するとそれに比例して出力電圧Ｖｏが減少する。
【００５８】
定電圧制御回路１１のシャントレギュレータＩＣ２の基準電圧Ｖref1・抵抗Ｒ１・Ｒ２、電圧可変制御回路１２のシャントレギュレータＩＣ３の基準電圧Ｖref2・抵抗Ｒ３・Ｒ４、及び電圧可変制御回路１３のシャントレギュレータＩＣ４の基準電圧Ｖref3・抵抗Ｒ５・Ｒ６の各定数を、
Ｖref3×（１＋Ｒ５／Ｒ６）＞Ｖref2×（１＋Ｒ３／Ｒ４）＞Ｖref1×（１＋Ｒ１／Ｒ２）
Ｖref2／Ｒｓ＞Ｖref3／Ｒｓ”
となるように設定することで、図３に示すように、出力電流が０≦Ｉｏ≦Ｖref3／Ｒｓ”の範囲内で、出力電流Ｉｏが閾値電流Ｉth以下では一定電圧Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）となり、出力電流Ｉｏが閾値電流Ｉthを超えて閾値電流Ｉth"'以下では、Ｖｏ＝（Ｖref2−Ｉｏ×Ｒｓ）×（１＋Ｒ３／Ｒ４）の関係式に基づいて、出力電流Ｉｏの増加に比例して出力電圧Ｖｏが減少する特性となる。さらに、出力電流Ｉｏが閾値電流Ｉth"'を超えると、Ｖｏ＝（Ｖref3−Ｉｏ×Ｒｓ”）×（１＋Ｒ５／Ｒ６）の関係式に基づいて、出力電流Ｉｏの増加に比例して出力電圧Ｖｏがさらに急に減少する特性となる。
【００５９】
このように、定電圧制御回路１１の前段に、電圧可変制御回路１３を追加することで、出力電圧Ｖｏをさらに細かく制御することが可能となる。したがって、実際の低周波電源トランスを使用した電源装置の出力特性のように、出力電流Ｉｏの増加にしても、しばらくは一定の電圧出力であるが、出力電流Ｉｏの増加に比例して、出力電圧Ｖｏの低下率を２段階で変化させたい場合に好適な構成である。
【００６０】
なお、閾値電流Ｉthは、Ｖｏ＝Ｖref1×（１＋Ｒ１／Ｒ２）と、Ｖｏ＝（Ｖref2−Ｉｏ×Ｒｓ）×（１＋Ｒ３／Ｒ４）と、の交点における電流であり、
閾値電流Ｉth"'は、Ｖｏ＝（Ｖref2−Ｉｏ×Ｒｓ）×（１＋Ｒ３／Ｒ４）と、Ｖｏ＝（Ｖref3−Ｉｏ×Ｒｓ”）×（１＋Ｒ５／Ｒ６）と、の交点における電流である。
【００６１】
以上のように、本発明のスイッチング電源装置は、電源高調波対策が不要であり、低周波電源トランスを使用した電源装置と同様の出力特性にすることができ、低周波電源トランスを使用した電源装置に比べてサイズを小型化することができるので、オーディオアンプ用の電源装置として好適である。
【００６２】
なお、以上の説明では、出力電流の増加に伴って出力電圧の低下率が段階的に大きくなる場合を例に挙げて説明したが、本発明はこれに限るものではなく他のパターンであっても良い。例えば、軽負荷時には出力電圧の低下率が０％で、中負荷時には出力電圧の低下率がＡ％で、重負荷時には出力電圧の低下率がＢ％（＜Ａ）となるように設定しても良く、電圧可変制御回路の各部品の値を調整することで所望の特性のスイッチング電源装置を得ることができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態に係るスイッチング電源装置の構成を示す回路図である。
【図２】スイッチング電源装置のフライバックトランスにおける入力電圧、入力電流、及び出力電流の波形図である。
【図３】図１に示すスイッチング電源装置１の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。
【図４】電圧可変制御回路の変形例、及びこの回路を適用したスイッチング電源装置１の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。
【図５】電圧可変制御回路にトランジスタを使用した場合を示す回路図である。
【図６】定電圧制御回路に電流検出抵抗を追加した構成を示す回路図である。
【図７】図６に示す電圧制御回路の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。
【図８】電圧制御回路に電圧可変制御回路を追加した構成を示す回路図である。
【図９】図８に示す電圧制御回路の出力電流Ｉｏと出力電圧Ｖｏとの関係を示すグラフである。
【符号の説明】
【００６４】
１−スイッチング電源装置    ２−商用交流電源    ３−ノイズフィルタ
４−整流回路    ５−コンデンサレスフライバックコンバータ回路
６−ノイズフィルタ    ７−電圧制御回路    ８−負帰還回路
９−ＰＷＭ制御回路    １０−平滑整流回路    １１−定電圧制御回路
１２，１３−電圧可変制御回路
【図１】
2006101682.tif 000003
【図２】
2006101682.tif 000004
【図３】
2006101682.tif 000005
【図４】
2006101682.tif 000006
【図５】
2006101682.tif 000007
【図６】
2006101682.tif 000008
【図７】
2006101682.tif 000009
【図８】
2006101682.tif 000010
【図９】
2006101682.tif 000011