(57)【要約】【課題】  データ受信用ＦＩＦＯと送信用ＦＩＦＯとを共用し、また転送装置内でのＦＩＦＯと他の記憶装置との間のデータ転送を省略して、無駄な処理を除き、データ転送の制御を簡単にする。【解決手段】  データ転送装置３が、転送データを記憶する手段４と、１つの通信装置、例えば第１の通信装置１によるデータ受信時に通信装置１と手段４とを接続し、データ受信完了後に手段４を記憶されたデータを送信すべき通信装置、例えば第２の通信装置２に切替接続する手段５とを備える。【選択図】図１
2006101177.tif 000002
【特許請求の範囲】
【請求項１】
２つの通信装置を用いてデータ転送を行う装置であって、
転送データを記憶するデータ記憶手段と、
１つの通信装置によるデータ受信時に、該１つの通信装置と該データ記憶手段とを接続し、該データ受信完了後に該データ記憶手段を該記憶されたデータを送信すべき他の通信装置に切替接続する接続切替手段とを備えることを特徴とするデータ転送装置。
【請求項２】
前記データ記憶手段が、先入れ先出しメモリを備えることを特徴とする請求項１記載のデータ転送装置。
【請求項３】
前記データ転送装置において、
受信が完了したデータを送信すべき通信装置を選択するための選択データを記憶し、該選択データを前記接続切替手段に対して与える選択データ記憶手段をさらに備えることを特徴とする請求項１記載のデータ転送装置。
【請求項４】
前記データ転送装置において、
前記データ記憶手段から出力されるデータ受信完了信号に対応して、該受信データの内容によって該データを送信すべき通信装置を判定し、前記選択データ記憶手段に対して該通信装置を選択するためのデータを設定する制御手段をさらに備えることを特徴とする請求項３記載のデータ転送装置。
【請求項５】
前記データ転送記憶手段が先入れ先出しメモリを備え、
前記受信データの先頭に前記接続切替手段による切替接続後に接続されるべき通信装置を示す識別子が格納され、
前記制御手段が該識別子に対応して前記データを送信すべき通信装置を判定することを特徴とする請求項４記載のデータ転送装置。
【請求項６】
前記データ転送装置において、
前記データ受信完了後に前記接続切替手段による前記データ記憶手段と通信装置との接続切替を禁止する切替禁止手段をさらに備えることを特徴とする請求項１記載のデータ転送装置。
【請求項７】
複数の通信装置の中の２つの通信装置を用いてデータ転送を行う装置であって、
それぞれデータを記憶する複数のデータ記憶手段と、
前記複数の通信装置の内の１つの通信装置によるデータ受信時に該１つの通信装置と該複数のデータ記憶手段のいずれか１つとを接続し、該データの受信完了後に該１つのデータ記憶手段をデータを送信すべき通信装置に接続する接続切替手段とを備えることを特徴とするデータ転送装置。
【請求項８】
前記データ転送装置において、
前記１つのデータ記憶手段への受信データの格納完了を検出し、前記接続切替手段による接続切替を行わせる制御手段をさらに備えることを特徴とする請求項７記載のデータ転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部からある通信装置を介して受信したデータを異なる通信装置を用いて外部に送信するためのデータ転送方式に係り、さらに詳しくは１つの通信装置によって受信され、メモリに格納されたデータを他の記憶装置に格納することなく、そのメモリを他の通信装置に接続して、そのままデータを外部に送信するデータ転送装置に関する。
【背景技術】
【０００２】
従来のデータ転送装置では、外部からある通信装置によって受信したデータを、例えば先入れ先出しメモリ（ＦＩＦＯ）に格納した後、そのデータを一旦ＣＰＵ、またはＤＭＡコントローラの制御によって、ハードディスクなどの記憶装置に転送し、その後その記憶装置からデータ送信用のＦＩＦＯに転送した後に、通信装置を用いて外部に送信するという処理が行われている。
【０００３】
このようなデータ転送時の送受信において、外部との間のデータ受信とデータ送信の速度が違う場合に、送信用のＦＩＦＯと受信用のＦＩＦＯを切り替えてデータ送受信速度の違いを吸収する従来技術として次の文献がある。
【特許文献１】特開平２−５０７２１号公報  「ダブルバッファ回路」  しかしながら、このようにデータ送信用のＦＩＦＯとデータ受信用のＦＩＦＯを切り替えるためには、その制御が複雑になるという問題点があり、また前述のように受信したデータを一旦ハードディスクなどの記憶装置に格納する場合には、データ受信用ＦＩＦＯから記憶装置へ、その後その記憶装置からデータ送信用ＦＩＦＯへのデータ転送という無駄な処理が発生するという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、上述の問題点に鑑み、データ受信用ＦＩＦＯとデータ送信用ＦＩＦＯとを１つのＦＩＦＯで共用し、またハードディスクなどの記憶装置との間でのデータ転送装置内でのデータ転送を省略することにより、無駄な処理を除き、またデータ転送の制御を簡単化することである。
【課題を解決するための手段】
【０００５】
図１は、本発明のデータ転送装置の原理構成ブロック図である。同図は、例えば２つの通信装置、すなわち第１の通信装置１によって受信したデータを、第２の通信装置２によって送信するためのデータ転送装置３の原理構成ブロック図である。
【０００６】
本発明のデータ転送装置３は、少なくともデータ記憶手段４と接続切替手段５とを備える。データ記憶手段４は転送データを記憶するものであり、接続切替手段５は１つの通信装置、例えば第１の通信装置１からのデータ受信時にその通信装置１とデータ記憶手段４とを接続し、そのデータの受信完了後にデータ記憶手段４を記憶されたデータを送信すべき通信装置、すなわち第２の通信装置２に切替接続するものである。
【０００７】
発明の実施の形態においては、データ記憶手段４は先入れ先出しメモリ（ＦＩＦＯ）を備えることもできる。
また実施の形態においては、受信が完了したデータを送信すべき通信装置を選択するための選択データを記憶し、そのデータを接続切替手段５に対して与える選択データ記憶手段６をさらに備えることもでき、またデータ記憶手段４から出力されるデータ受信完了信号に対応して受信データからデータを送信すべき通信装置を判定し、選択データ記憶手段６に対して通信装置を選択するためのデータを設定する制御手段７をさらに備えることもできる。
【０００８】
この場合、データ記憶手段４が前述のように先入れ先出しメモリを備え、受信データの先頭に接続切替手段５による切替接続後に接続されるべき通信装置を示す識別子が格納されており、制御手段７がその先頭受信データを読出し、格納されている識別子に対応してデータを送信すべき通信装置を判定することもできる。
【０００９】
さらに実施の形態においては、例えば第１の通信装置１によるデータの受信完了後に、接続切替手段５によるデータ記憶手段と通信装置との接続切替を禁止する切替禁止手段をさらに備えることもできる。
【００１０】
次に本発明のデータ転送装置は、複数の通信装置の間でのデータ転送を行う装置であって、複数のデータ記憶手段と接続切替手段とを少なくとも備える。複数のデータ記憶手段は、それぞれ転送データを記憶するものであり、接続切替手段は複数の通信装置のうちの１つの通信装置によるデータ受信時にその１つの通信装置と複数のデータ記憶手段のうちのいずれか１つとを接続し、そのデータの受信完了後にその１つのデータ記憶手段を、記憶されたデータを送信すべき通信装置に接続するものである。
【００１１】
発明の実施の形態においては、前述の１つのデータ記憶手段への受信データの格納完了を検出し、接続切替手段によるデータ記憶手段と通信装置との間の接続切替を行わせる制御手段をさらに備えることもできる。
【発明の効果】
【００１２】
本発明によれば、１つのＦＩＦＯをデータ受信用とデータ送信用とに共用することにより、データ転送の制御を簡単にし、またＦＩＦＯからハードディスクなどの記憶装置へのデータ格納などの無駄な処理を省略することが可能となる。
【発明を実施するための最良の形態】
【００１３】
図２は、本実施形態における先入れ先出しメモリ（ＦＩＦＯ）の構成例のブロック図である。同図においてＦＩＦＯは、データを記憶するためのランダムアクセスメモリ（ＲＡＭ）１１、ＲＡＭ１１に対するライトアドレス、リードアドレスを与えるためのライトポインタ１２、リードポインタ１３、ライトポインタ１２、またはリードポインタ１３をＲＡＭ１１のアドレス端子に接続するためのセレクタ１４、ライトポインタ１２とリードポインタ１３とのポインタ値を比較し、その差が０である時、ＲＡＭ１１のデータが空であることを検出するエンプティ検出回路１５、データ受信時に受信すべきデータのバイト数が設定される受信バイト数設定レジスタ１６、ライトポインタ１２とリードポインタ１３とのポインタ値の差がレジスタ１６に設定された受信されたバイト数と等しい時にデータ受信完了を検出する受信完了検出回路１７を備えている。なお例えばデータ受信時の最初にはＲＡＭ１１内のデータは空であるものとする。
【００１４】
図２において、通信装置によって外部からデータを受信するとｆｗｒｔ信号が“１”となり、セレクタ１４によってライトポインタ１２のポインタ値がＲＡＭ１１のアドレス（ＡＤＲ）端子に与えられる。また信号ｆｗｒｔは同時にＲＡＭ１１に対するライトイネーブル（ＷＥ）端子にも与えられる。受信データはｆｄｉｎ信号としてＲＡＭ１１のデータ入力（ＤＩＮ）端子に与えられ、そのデータはクロック（ＣＬＫ）信号の立上りでセレクタ１４の出力するアドレスに書き込まれ、また同時にクロック信号の立上りでライトポインタ１２のポインタ値がインクリメントされる。この動作が、前述のように受信バイト数設定レジスタ１６に予め設定されたバイト数と、ライトポインタ１２とリードポインタ１３とのポインタ値の差とが一致するまで続けられる。
【００１５】
データの読出し時にはｆｒｅａｄ信号が“１”とされ、セレクタ１４はリードポインタ１３側に切り替えられ、リードポインタ１３のポインタ値がＲＡＭ１１のアドレス端子に与えられ、クロック信号の立上りでデータがＲＡＭ１１のデータ出力（ＤＯＵＴ）端子からｆｄｏｕｔ信号として出力され、同時にリードポインタ１３のポインタ値はインクリメントされる。この動作がライトポインタ１２とリードポインタ１３とのポインタ値が一致するまで、すなわちＲＡＭ１１の格納データが空になるまで続行される。
【００１６】
図３は、本発明におけるデータ転送装置の実施例１の構成ブロック図である。同図において、データ転送装置２０は２つのＦＩＦＯ２１、２２を備えており、これらのＦＩＦＯには通信装置Ａ２３、通信装置Ｂ２４によって受信されるデータ、またはこれらの通信装置によって送信すべきデータが格納される。
【００１７】
データ転送装置２０は、さらにセレクタ２５、選択レジスタ２６、およびコントロール回路２７を備えている。セレクタ２５は、２つのＦＩＦＯ２１、２２と２つの通信装置２３、２４との間の接続切替を行うものであり、選択レジスタ２６はセレクタ２５による接続切替を制御するための選択信号ＳＥＬをセレクタ２５に与えるものであり、コントロール回路２７は２つのＦＩＦＯ２１、２２からそれぞれ出力されるデータ受信完了信号、すなわち図２の受信完了検出回路１７から出力されるＲ＿ＣＭＰ信号の入力に対応して、選択レジスタ２６に対して選択信号ＳＥＬの値を設定するものである。
【００１８】
なお、本発明の特許請求の範囲の請求項１、７におけるデータ記憶手段はＦＩＦＯに相当し、接続切替手段はセレクタ２５に相当し、請求項３における選択データ記憶手段は選択レジスタ２６に相当し、請求項４、８における制御手段はコントロール回路２７に相当する。
【００１９】
図３において、例えば通信装置Ａ２３によって受信されるデータをＦＩＦＯ２１に格納する場合には、セレクタ２５によってｗｒｔ１がｆｗｒｔ１に、ｄｏｕｔ１がｆｄｉｎ１に接続される。また例えばＦＩＦＯ２２に格納されているデータを通信装置Ｂ２４によって外部に送信する場合には、セレクタ２５によってｒｅａｄ２がｆｒｅａｄ２に、ｆｄｏｕｔ２がｄｉｎ２に接続され、またｆｅｍｐｔｙ２がＴＥＭＰＴＹ２に接続される。
【００２０】
図４は、図３の選択レジスタ２６に設定されるＳＥＬ信号と２つのＦＩＦＯの接続状態の関係の説明図である。この実施例１ではＳＥＬ信号が１ビットであり、その値が“１”である時には、ＦＩＦＯ２１はデータの受信ＦＩＦＯとして通信装置Ａ２３に接続され、ＦＩＦＯ２２はデータの送信ＦＩＦＯとして通信装置Ａに接続される。またＳＥＬ信号が“０”の時には、ＦＩＦＯ２１は送信ＦＩＦＯとして通信装置Ｂ２４に接続され、ＦＩＦＯ２２は受信ＦＩＦＯとして通信装置Ｂに接続されるものとする。
【００２１】
例えばＳＥＬ信号が“１”の場合には、通信装置Ａ２３によって受信シリアル信号ＲＸ１が受信データｄｏｕｔとしてセレクタ２５に与えられ、そのデータはｆｄｉｎ１としてＦＩＦＯ２１に書き込まれる。この書き込みは、通信装置Ａ２３からの書き込み信号ｗｒｔが与えられ、セレクタ２５によってｗｒｔ１とｆｗｒｔ１が接続されることによって行われる。このとき図２のライトポインタ１２のポインタ値は、例えば１バイトのデータの書き込みごとにインクリメントされる。前述のようにライトポインタ１２とリードポインタ１３とのポインタの値の差が、受信バイト数設定レジスタ１６に設定された受信バイト数と一致すると、受信完了検出回路１７から受信完了信号Ｒ＿ＣＭＰが出力される。すなわち図３では、ＦＩＦＯ２１からコントロール回路２７に対して受信完了信号Ｒ＿ＣＭＰ１が出力される。
【００２２】
これによってコントロール回路２７は、セレクタの接続切替を行うために選択レジスタ２６に対してＳＥＬ信号として“０”を出力し、ＦＩＦＯ２１は送信ＦＩＦＯとして通信装置Ｂ２４に接続される。このときＦＩＦＯ２１から出力されるｆｅｍｐｔｙ１はセレクタ２５によって通信装置Ｂ２４にＴＥＭＰＴＹとして与えられるが、この値はＦＩＦＯ２１にデータが存在することを示す“０”となっている。
【００２３】
通信装置Ｂ２４は、データ送信を行うためにｒｅａｄ信号を“１”とし、その信号がセレクタ２５によってＦＩＦＯ２１に対してｆｒｅａｄ１信号として与えられ、データの読出しが開始される。読み出されたデータは、ｆｄｏｕｔ１からセレクタ２５を介して通信装置Ｂ２４に対するｄｉｎに与えられ、外部に送信シリアル信号ＴＸ２として出力される。この動作が、ＦＩＦＯ２１からのｆｅｍｐｔｙ１信号が“１”となり、通信装置Ｂ２４に対するＴＥＭＰＴＹ信号として与えられるまで繰り返される。
【００２４】
図４において、選択信号ＳＥＬが最初“０”である場合の動作も全く同様であり、通信装置Ｂ２４によって受信されたデータがＦＩＦＯ２２に格納され、受信完了信号Ｒ＿ＣＭＰ２信号が“１”となった時点で選択信号ＳＥＬが“１”に切り替えられ、ＦＩＦＯ２２が送信ＦＩＦＯとして通信装置Ａ２３に接続され、ＦＩＦＯ２２に格納されていたデータは通信装置Ａ２３によって外部に送信される。
【００２５】
図５は、実施例１におけるコントロール回路２７による選択信号切替処理のフローチャートである。実施例１においては、コントロール回路２７は基本的にＣＰＵによって構成され、図５の処理を実行することになる。
【００２６】
図５において処理が開始されると、まずステップＳ１で図３のコントロール回路２７に対して２つの受信完了信号のいずれかが“１”として入力されたか否かが判定され、いずれも“１”として入力されていない場合にはその判定が繰り返される。いずれかの受信完了信号が入力された時には、ステップＳ２でＲ＿ＣＭＰ１、すなわちＦＩＦＯ２１からの受信完了信号が“１”となったか否かが判定され、“１”となった場合にはステップＳ３でコントロール回路２７、すなわち実質的にはＣＰＵから選択レジスタ２６に対するＳＥＬ信号として“０”が書き込まれる。これは図４においてＦＩＦＯ２１が受信ＦＩＦＯとなっているのはＳＥＬ信号が“１”の時であり、このときＦＩＦＯ２１は通信装置Ａ２３に接続されており、ＦＩＦＯ２１を送信ＦＩＦＯとし、通信装置Ｂ２４に接続するためにＳＥＬ信号が“０”とされる。
【００２７】
ステップＳ２でＲ＿ＣＭＰ１信号が“１”でない時には、図３のＦＩＦＯ２２から出力されるＲ＿ＣＭＰ２信号が“１”となったことを意味し、ステップＳ４でＣＰＵから選択レジスタ２６に対する選択信号ＳＥＬとして“１”が書き込まれ、ＦＩＦＯ２２が受信ＦＩＦＯとして通信装置Ｂ２４に接続された状態から、送信ＦＩＦＯとして通信装置Ａ２３に接続される状態に切り替えられることになる。
【００２８】
図６は、データ転送回路の実施例２における、コントロール回路によるセレクタの接続切替処理のフローチャートである。図４で説明したように実施例１では、選択レジスタ２６に与えられるＳＥＬ信号は１ビットであるものとしたが、実施例２ではＳＥＬ信号を２ビットとしてセレクタの切替制御を行うものとする。
【００２９】
図７はこの選択信号ＳＥＬと２つのＦＩＦＯの接続状態の関係の説明図である。実施例１に対応する図４では、例えばＦＩＦＯ２１は通信装置Ａに接続される時には受信ＦＩＦＯとして用いられるだけであったが、実施例２に対応する図７では、通信装置Ａに接続された状態で送信ＦＩＦＯとしても、また受信ＦＩＦＯとしても用いることが可能となる。
【００３０】
図６において処理が開始されると、まずステップＳ１０で図５のステップＳ１におけると同様に、２つのＦＩＦＯからの受信完了信号のいずれかが“１”になった否かが判定され、いずれかが“１”になった場合には、ステップＳ１１でＦＩＦＯ切替許可ビット、ｔｒｅｎ（トランスファー・イネーブル）ビットの値が“１”になっているか否かが判定される。このＦＩＦＯ切替許可ビットは、例えば通信装置によって受信され、ＦＩＦＯに格納されたデータが外部に送信するためのものではなく、例えばＣＰＵで演算に使うデータであるような場合にこのビットを“０”とすることによってセレクタによる接続切替を禁止するためのものであり、この値が“１”でない時には接続切替処理を直ちに終了する。ＦＩＦＯ切替許可ビットの値が“１”の時にはセレクタ２５によるＦＩＦＯと通信装置との間の接続切替が許可され、ステップＳ１２で図５のステップＳ２におけると同様にＦＩＦＯ２１からの受信完了信号が“１”となっているか否かが判定され、“１”となっている場合にはステップＳ１３で選択レジスタ２６の内容がリードされる。
【００３１】
すなわち実施例１では、図４で説明したようにＦＩＦＯ２１から受信完了信号が出力された場合にはＦＩＦＯ２１は通信装置Ａに接続され、ＳＥＬ信号の値は“１”であることが明らかであるが、実施例２では図７に示すようにＦＩＦＯ２１が受信ＦＩＦＯとして用いられている場合にも、通信装置Ａ２３、通信装置Ｂ２４のいずれに接続されているかはＳＥＬ信号２ビットの値を見る必要がある。その意味でステップＳ１３で選択レジスタ２６のリードが行われ、ステップＳ１４で選択信号ＳＥＬの値が“１０”であるか否かが判定され、“１０”である場合にはステップＳ１５で選択レジスタ２６に対してＳＥＬ信号として“０１”が設定され、ＦＩＦＯ２１を送信ＦＩＦＯとして通信装置Ｂ２４に接続するような接続切替が行われて処理を終了する。
【００３２】
ステップＳ１４で選択レジスタ２６からリードされたＳＥＬの値が“１０”でない場合には、ステップＳ１６でその値が“１１”であるか否かが判定され、“１１”である場合にはステップＳ１７でＦＩＦＯ２１が送信ＦＩＦＯとされ、通信装置Ａ２３に接続するような切替処理（ＳＥＬを“００”とする）が行われて処理を終了する。またステップＳ１６でＳＥＬの値が“１１”でない場合には、何らかのエラーが生じたものとして処理を直ちに終了する。
【００３３】
ステップＳ１２でＦＩＦＯ２１からの受信完了信号が“１”でない場合には、ステップＳ１８でＦＩＦＯ２２からの受信完了信号が“１”であるか否かが判定され、“１”でない場合には何らかのエラーが生じたものとして処理を終了し、“１”である場合にはステップＳ１９からステップＳ２３で、ステップＳ１３からステップＳ１７におけると同様に、ＦＩＦＯ２２と通信装置との間の接続切替処理が行われる。
【００３４】
すなわちステップＳ１９で選択レジスタ２６の内容がリードされ、その値がステップＳ２０で“０１”であるか否かが判定され、“０１”である場合にはＳＥＬの値は“１０”とされて、ＦＩＦＯ２２が送信ＦＩＦＯとして通信装置Ｂ２４に接続されて処理を終了する。
【００３５】
ステップＳ２０でＳＥＬの値が“０１”でない場合には、ステップＳ２２でその値が“００”であるか否かが判定され、“００”である場合にはその値が“１１”とされてＦＩＦＯ２２が送信ＦＩＦＯとして通信装置Ａ２３に接続されて処理を終了し、ＳＥＬの値が“００”でない時には何らかのエラーが生じたものとして直ちに処理を終了する。
【００３６】
図８は、実施例３としてのデータ転送装置におけるセレクタの接続切替処理のフローチャートである。この実施例３においては、実施例２におけると同様にＳＥＬ信号の値として２ビットが用いられ、その意味は図７におけると同じであるが、セレクタの切替処理自体は選択レジスタ２６に格納されているＳＥＬ信号の値をリードすることなく実行される。すなわち通信装置によって外部から受信したデータのうちで、例えば最初に受信した１バイトのデータの中にそのデータをどの通信装置によって外部に送信すべきかを示す識別子としての受信ＩＤが含まれており、そのＩＤの内容を判定することによって、セレクタの接続切替処理が行われる。
【００３７】
図８において処理が開始されると、まず実施例２に対応する図６におけると同様に、ステップＳ１０からステップＳ１２の処理が行われる。ステップＳ１２でＦＩＦＯ２１からの受信完了信号が“１”であると判定されると、ステップＳ２５でＦＩＦＯ２１に格納されているデータの内で最初に出力される１バイトのデータがリードされ、その１バイト内の受信ＩＤが後述する受信ＩＤレジスタにライトされ、ステップＳ２６でそのレジスタの値が通信装置Ｂ２４の識別子であるか否かが判定され、その識別子である場合には図６におけると同様にステップＳ１５でＦＩＦＯ２１が送信ＦＩＦＯとして通信装置Ｂ２４に接続されて処理を終了する。
【００３８】
ステップＳ２６で受信ＩＤレジスタの内容が通信装置Ｂ２４の識別子でない場合には、ステップＳ２７でその内容が通信装置Ａ２３の識別子であるか否かが判定され、その識別子である場合にはステップＳ１７でＦＩＦＯ２１が送信ＦＩＦＯとして通信装置Ａ２３に接続されて処理を終了し、またステップＳ２７で受信ＩＤレジスタの内容が通信装置Ａ２３の識別子でない場合には何らかのエラーが生じたものとして直ちに処理を終了する。
【００３９】
ステップＳ１２でＦＩＦＯ２１からの受信完了信号が“１”でない場合には、ステップＳ１７でＦＩＦＯ２２からの受信完了信号が１となっているか否かが判定され、“１”となっていない場合にはエラーとして直ちに処理を終了し、“１”となっている場合にはステップＳ３０以降でＦＩＦＯ２１からの受信完了信号が“１”の場合のステップＳ２５以降と同様の処理が行われる。
【００４０】
すなわちステップＳ３０でＦＩＦＯ２２に格納されている最初の１バイトデータのリードが行われ、受信ＩＤがレジスタにライトされ、ステップＳ３１でその内容が通信装置Ｂ２４の識別子であるか否かが判定され、その識別子である場合にはステップＳ２１でＦＩＦＯ２２が送信ＦＩＦＯとして通信装置Ｂに接続されて処理を終了する。
【００４１】
ステップＳ３１で受信ＩＤレジスタの内容が通信装置Ｂ２４の識別子でない場合には、ステップＳ３２でその内容が通信装置Ａ２３の識別子であるか否かが判定され、その識別子である場合にはステップＳ２３でＦＩＦＯ２２が送信ＦＩＦＯとして通信装置Ａ２３に接続されて処理を終了し、通信装置Ａ２３の識別子でない場合にはエラーとして直ちに処理を終了する。
【００４２】
図９は、データ転送装置の実施例４の構成ブロック図である。この実施例４においては、実施例１から実施例３と異なってセレクタ２５は通信装置Ａ２３、通信装置Ｂ２４に加えて、さらに通信装置Ｃ２９に接続され、ある通信装置によって受信され、２つのＦＩＦＯのうちのいずれかに格納されたデータが、他の２つの通信装置のいずれかによって外部に送信されるデータ転送動作が実行されることになる。
【００４３】
この動作を実現するために、実施例４では選択レジスタ２６からセレクタ２５に対して３つの制御信号ＦＳＥＬ、ＲＳＥＬ、およびＴＳＥＬが与えられる。ＦＳＥＬは１ビット、他の２つの制御信号はそれぞれ２ビットであるものとする。
【００４４】
図１０は、制御信号ＦＳＥＬとＦＩＦＯの使用状態との関係の説明図である。ＦＳＥＬ信号の値が“１”であるときにはＦＩＦＯ２１は送信ＦＩＦＯ、ＦＩＦＯ２２は受信ＦＩＦＯとして用いられ、ＦＳＥＬ信号の値が“０”である場合にはＦＩＦＯ２１は受信ＦＩＦＯ、ＦＩＦＯ２２は送信ＦＩＦＯとして用いられる。
【００４５】
図１１は、データ受信時と送信時におけるセレクタ２５と３つの通信装置の間の接続状態の２つの制御信号ＲＳＥＬ、およびＴＳＥＬによる制御の説明図である。信号ＲＳＥＬはデータの受信時におけるセレクタと通信装置との接続状態を、ＴＳＥＬは送信時における接続状態を示し、受信時、送信時のいずれにおいてもこれらの制御信号の値が“００”である場合にはセレクタ２５は通信装置Ａ２３に、“０１”である場合には通信装置Ｂ２４に、“１０”である場合には通信装置Ｃ２９に接続される。
【００４６】
実施例４では、コントロール回路２７の基本的な構成要素としてのＣＰＵが、入力される２つの受信完了信号の値に対応して、３つの制御信号ＦＳＥＬ、ＲＳＥＬ、およびＴＳＥＬの現在の値に対応してセレクタ２５による接続切替を行うために、これらの３つの制御信号の値を更新して、セレクタの接続切替を制御する動作が実行される。
【００４７】
最後にデータ転送装置の実施例５として、前述の受信ＩＤレジスタを含むコントロール回路の構成について図１２、および図１３を用いて説明する。図１２においてコントロール回路２７に対しては、２つのＦＩＦＯ２１、２２からの受信完了信号に加えて、２つのＦＩＦＯから読み出されるデータの信号ｆｄｏｕｔ１とｆｄｏｕｔ２とが入力され、またコントロール回路２７からは選択レジスタ２６に対する制御信号ＣＳＥＬに加えて、２つのＦＩＦＯ２１、２２からのデータ読出しを行うためのｆｒｅａｄ１、およびｆｒｅａｄ２の信号がそれぞれのＦＩＦＯに出力される。
【００４８】
図１３には、コントロール回路内で、基本的な構成要素としてのＣＰＵなどを除き、前述の受信ＩＤの比較などを行うために必要な回路が示されている。コントロール回路２７の内部には、図１２における各通信装置のＩＤを格納するレジスタ群３２が備えられており、受信され、ＦＩＦＯに格納されたデータ内の受信ＩＤとの比較が比較回路３４によって行われる。
【００４９】
図１３において、ＦＩＦＯ２１からの受信完了信号Ｒ＿ＣＭＰ１が“１”の時にはセレクタ３３はＦＩＦＯ２１から出力されるデータを選択し、“０”の時にはＦＩＦＯ２２から出力されるデータを選択するものとする。
【００５０】
ＦＩＦＯ２１からの受信完了信号が“１”となると、その立上りが立上り検出回路３１によって検出され、ＦＩＦＯ２１から最初の１バイトのデータをリードするためのｆｒｅａｄ１信号が出力され、最初の１バイトのデータはセレクタ３３を介して受信ＩＤレジスタ３０に格納される。格納された受信ＩＤの値はレジスタ群３２に格納されている各通信装置のＩＤと比較回路３４によって比較され、３つの通信装置Ａ、Ｂ、ＣのいずれのＩＤと一致したかを示すＩＤＡ、ＩＤＢ、ＩＤＣ信号が合計３ビットの信号ＣＳＥＬとして図１２において選択レジスタ２６に与えられる。
【００５１】
ＦＩＦＯ２２からの受信完了信号が“１”となった場合には、立上り検出回路３１によってＦＩＦＯ２２から最初の１バイトのデータをリードするためにｆｒｅａｄ２信号がＦＩＦＯ２２に出力され、その１バイトのデータはセレクタ３３を介して受信ＩＤレジスタ３０に格納される。この時、Ｒ＿ＣＭＰ１信号は“０”であり、セレクタ３３は入力されるｆｄｏｕｔ２を選択する状態となっている。
【００５２】
この場合にも、比較回路３４の出力としての３ビットのＣＳＥＬ信号は選択レジスタ２６に与えられ、選択レジスタ内に格納されている３つの制御信号ＦＳＥＬ、ＲＳＥＬ、およびＴＳＥＬ信号の現在の値と組み合わされて、セレクタ２５の接続切替の制御が行われる。
【図面の簡単な説明】
【００５３】
【図１】本発明のデータ転送装置の原理構成ブロック図である。
【図２】本実施形態における先入れ先出しメモリ（ＦＩＦＯ）の構成例のブロック図である。
【図３】データ転送装置の実施例１の構成を示すブロック図である。
【図４】実施例１における選択信号ＳＥＬとＦＩＦＯの使用状態、および接続状態との関係を示す図である。
【図５】実施例１におけるセレクタの接続切替制御処理のフローチャートである。
【図６】実施例２におけるセレクタの接続切替制御処理のフローチャートである。
【図７】実施例２における選択信号ＳＥＬとＦＩＦＯの使用状態、および接続状態との関係を示す図である。
【図８】実施例３におけるセレクタの接続切替制御処理のフローチャートである。
【図９】データ転送装置の実施例４の構成ブロック図である。
【図１０】実施例４におけるＦＩＦＯの状態と制御信号ＦＳＥＬとの関係を示す図である。
【図１１】実施例４における通信装置とセレクタとの接続状態と制御信号ＴＳＥＬ、ＲＳＥＬとの関係を示す図である。
【図１２】データ転送装置の実施例５の構成を示すブロック図である。
【図１３】実施例５におけるコントロール回路の構成を示すブロック図である。
【符号の説明】
【００５４】
１  第１の通信装置
２  第２の通信装置
３、２０  データ転送装置
４  データ記憶手段
５  接続切替手段
６  選択データ記憶手段
７  制御手段
１１  ランダム・アクセス・メモリ（ＲＡＭ）
１２  ライトポインタ
１３  リードポインタ
１４、２５、３３  セレクタ
１５  エンプティ検出回路
１６  受信バイト数設定レジスタ
１７  受信完了検出回路
２１、２２  ＦＩＦＯ
２３  通信装置Ａ
２４  通信装置Ｂ
２６  選択レジスタ
２７  コントロール回路
２９  通信装置Ｃ
３０  受信ＩＤレジスタ
３１  立上り検出回路
３２  レジスタ群
３４  比較回路
【図１】
2006101177.tif 000003
【図２】
2006101177.tif 000004
【図３】
2006101177.tif 000005
【図４】
2006101177.tif 000006
【図５】
2006101177.tif 000007
【図６】
2006101177.tif 000008
【図７】
2006101177.tif 000009
【図８】
2006101177.tif 000010
【図９】
2006101177.tif 000011
【図１０】
2006101177.tif 000012
【図１１】
2006101177.tif 000013
【図１２】
2006101177.tif 000014
【図１３】
2006101177.tif 000015