(57)【要約】【課題】ＤＣ／ＤＣ昇圧コンバータにおいて、入力電圧が目的とする出力電圧よりも高い場合でも、目的とする出力電圧を得ることができる。【解決手段】ＤＣ／ＤＣ昇圧コンバータ１は、入力電圧Ｖinを目的の一定電圧（目標出力電圧）に昇圧して、出力電圧Ｖoutとして出力するものであり、入力電圧Ｖinが目標出力電圧より高いときに、昇圧回路２で昇圧された電圧を降下させる電圧降下回路５を備える。入力電圧Ｖinが目標出力電圧より低いときは、昇圧回路２で昇圧された電圧は、電圧降下回路５で降下されることはなく、従って、従来と同様に出力電圧Ｖoutとして目標出力電圧が出力される。また、入力電圧Ｖinが目標出力電圧より高いときは、昇圧回路２で昇圧された電圧は、電圧降下回路５で降下される。従って、入力電圧Ｖinが目標出力電圧より高いときでも、出力電圧Ｖoutとして目標出力電圧が出力される。【選択図】図１
2006141161.tif 000002
【特許請求の範囲】
【請求項１】
電源から直流電圧が入力されるコイル及び該コイルに直列に接続された昇圧用スイッチング素子を有し、前記昇圧用スイッチング素子のオン、オフが繰り返されることにより、前記コイルと前記昇圧用スイッチング素子との接続点から、前記コイルに入力される入力電圧よりも高い電圧を出力する昇圧回路と、前記昇圧用スイッチング素子のオン、オフを制御するスイッチコントロール回路と、前記昇圧回路から出力される電圧を整流する整流回路と、前記整流回路により整流された電圧を前記スイッチコントロール回路にフィードバックするフィードバック回路と、前記整流回路により整流された電圧を平滑化する平滑回路とを備え、前記スイッチコントロール回路が前記フィードバック回路からの出力を基に前記昇圧用スイッチング素子のオン、オフを制御することにより、前記コイルに入力される入力電圧を、目的とする一定電圧の直流電圧に昇圧して前記平滑回路から出力するようにしたＤＣ／ＤＣ昇圧コンバータにおいて、
前記整流回路と前記フィードバック回路との間に接続され、前記コイルに入力される入力電圧が前記目的とする一定電圧よりも高いときに、前記整流回路により整流された電圧を降下させる電圧降下回路を備え、
前記電圧降下回路は、
前記整流回路と前記フィードバック回路との間に接続され、前記整流回路により整流された電圧を降下させるための電圧降下用ダイオードと、
前記整流回路と前記フィードバック回路との間に前記電圧降下用ダイオードと並列に接続され、オンすることにより前記整流回路と前記フィードバック回路との間をバイパスするバイパス用ＦＥＴと、
前記コイルに入力される入力電圧を検出し、該入力電圧が前記目的とする一定電圧よりも高いときに、前記バイパス用ＦＥＴをオフさせ、該入力電圧が前記目的とする一定電圧よりも低いときに、前記バイパス用ＦＥＴをオンさせる入力電圧検出回路とを有し、
前記コイルに入力される入力電圧が前記目的とする一定電圧よりも高いときに、前記バイパス用ＦＥＴがオフして、前記整流回路から出力される電圧が前記電圧降下用ダイオードで降下されることにより、前記コイルに入力される入力電圧が前記目的とする一定電圧よりも高いときでも、前記目的とする一定電圧が前記平滑回路から出力されるようにしたことを特徴とするＤＣ／ＤＣ昇圧コンバータ。
【請求項２】
電源から直流電圧が入力されるコイル及び該コイルに接続された昇圧用スイッチング素子を有し、前記昇圧用スイッチング素子のオン、オフが繰り返されることにより、前記コイルに入力される入力電圧よりも高い電圧を出力する昇圧回路と、前記昇圧用スイッチング素子のオン、オフを制御するスイッチコントロール回路と、前記昇圧回路から出力された電圧を前記スイッチコントロール回路にフィードバックするフィードバック回路とを備え、前記スイッチコントロール回路が前記フィードバック回路からの出力を基に前記昇圧用スイッチング素子のオン、オフを制御することにより、前記コイルに入力される入力電圧を、目的とする一定電圧の直流電圧に昇圧して出力するようにしたＤＣ／ＤＣ昇圧コンバータにおいて、
前記昇圧回路と前記フィードバック回路との間に接続され、前記コイルに入力される入力電圧が前記目的とする一定電圧よりも高いときに、前記昇圧回路から出力された電圧を降下させる電圧降下回路を備え、
前記コイルに入力される入力電圧が前記目的とする一定電圧よりも高いときに、前記昇圧回路から出力される電圧が前記電圧降下回路で降下されることにより、前記コイルに入力される入力電圧が前記目的とする一定電圧よりも高いときでも、前記目的とする一定電圧が出力されるようにしたことを特徴とするＤＣ／ＤＣ昇圧コンバータ。
【請求項３】
前記電圧降下回路は、
前記昇圧回路と前記フィードバック回路との間に接続され、前記昇圧回路から出力された電圧を降下させるための電圧降下用素子と、
前記昇圧回路と前記フィードバック回路との間に前記電圧降下用素子と並列に接続され、オンすることにより前記昇圧回路と前記フィードバック回路との間をバイパスするバイパス用スイッチング素子と、
前記コイルに入力される入力電圧を検出し、該入力電圧が前記目的とする一定電圧よりも高いときに、前記バイパス用スイッチング素子をオフさせ、該入力電圧が前記目的とする一定電圧よりも低いときに、前記バイパス用スイッチング素子をオンさせる入力電圧検出回路とを有する請求項２に記載のＤＣ／ＤＣ昇圧コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源から入力される直流電圧を、目的とする一定の直流電圧に昇圧して出力するＤＣ／ＤＣ昇圧コンバータに関するものである。
【背景技術】
【０００２】
従来から、ＤＣ／ＤＣ昇圧コンバータは、一般に、スイッチング素子のオン、オフが繰り返されることにより入力電圧を昇降する昇圧回路と、スイッチング素子のオン、オフを制御するスイッチコントロール回路と、昇圧回路により昇圧された電圧をスイッチコントロール回路にフィードバックするフィードバック回路とを備え、スイッチコントロール回路がフィードバック回路からの出力を基にスイッチング素子のオン、オフを制御することにより、入力電圧を目的とする一定の直流電圧（目標出力電圧）に昇圧して出力するようになっている。このようなＤＣ／ＤＣ昇圧コンバータは、各種電子機器に用いられ、電源からの入力電圧を昇圧して、電子機器を動作させる各種電子部品に供給するために利用される。
【０００３】
ところで、ＤＣ／ＤＣ昇圧コンバータは、入力電圧を昇圧して出力するものであるため、入力電圧よりも低い電圧を出力することができない。つまり、ＤＣ／ＤＣ昇圧コンバータは、入力電圧が目標出力電圧よりも高い場合には、出力電圧として目標出力電圧よりも高い電圧が出力されてしまい、出力電圧として目標出力電圧を出力することができない。
【０００４】
例えば、電子機器の電源として電池を用いる場合、ＤＣ／ＤＣ昇圧コンバータは、電池の電圧が約３．０Ｖであることを想定して、又は放電量が多くなると（電池が古くなると）、３．０Ｖから低下していくことを想定して、目標出力電圧が３．３Ｖとなるように回路設計することが考えられる。ところが、電池の電圧は、放電量が少ないとき（電池が新しいとき）は、約３．５Ｖに達することがあり、このような場合、上記のように回路設計したＤＣ／ＤＣ昇圧コンバータでは、電池の放電量が少ないときは、実際の出力電圧が目標出力電圧である３．３Ｖよりも高い３．５Ｖを超えてしまう。その結果、後段の各種電子部品には、３．５Ｖを超える電圧が供給されることになる。３．５Ｖは、３．３Ｖから５％を超える高い電圧であり、このような高い電圧が３．３Ｖ用に作製された電子部品に供給されると、電子部品が破壊される虞がある。
【０００５】
そこで、従来においては、電子機器の電源として電池を用いる場合には、ＤＣ／ＤＣ昇圧コンバータに代えてＤＣ／ＤＣ昇降圧コンバータを使用するか、ＤＣ／ＤＣ昇圧コンバータの前段に入力電圧を全期間電圧降下させる回路を付加しているか、又は、ＤＣ／ＤＣ昇圧コンバータの後段に出力電圧を全期間電圧降下させる回路を付加している。
【０００６】
一方、昇圧回路と平滑回路との間にスイッチング素子を有するゲート回路を設け、初期動作期間中において、ゲート回路のスイッチング素子をオフすることにより、平滑回路側から昇圧回路側への電流の逆流を防止するようにしたＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。また、昇圧コンデンサと第１、第２、第３のスイッチ手段とを有する昇圧回路と、第４、第５のスイッチ手段とチョークコイルと出力コンデンサとを有する降圧回路とを備え、第１〜第５のスイッチ手段を制御することにより、入力電圧と同極で昇降圧可能な直流電力を供給できるようにしたＤＣ／ＤＣコンバータが知られている（例えば、特許文献２参照）。さらに、直流電源から供給される電源電圧を昇圧した後に、負荷に対する電源供給をスイッチングすることにより、負荷に対する電源供給をスイッチングするスイッチング素子として、小電流用のものを用いることができるようにした電源供給回路が知られている（例えば、特許文献３参照）。
【特許文献１】特開平５−７６１５７号公報
【特許文献２】特開２００２−２３３１３９号公報
【特許文献３】特開２００２−１０６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上述した従来のＤＣ／ＤＣ昇圧コンバータに代えてＤＣ／ＤＣ昇降圧コンバータを使用する構成においては、ＤＣ／ＤＣ昇降圧コンバータが高価であるため、コスト高となる。また、ＤＣ／ＤＣ昇圧コンバータに入力電圧を全期間電圧降下させる回路を付加した構成においては、入力電圧が目標出力電圧よりも低い場合でも、すなわち本来電圧を降下させる必要のない場合でも、入力電圧を降下させることになり、電力の利用効率が悪い。また、ＤＣ／ＤＣ昇圧コンバータに出力電圧を全期間電圧降下させる回路を付加した構成においては、入力電圧が目標出力電圧よりも低い場合でも、出力電圧を降下させることになり、電力の利用効率が悪い。電力効率は、例えば電池を用いてデジタルカメラで撮影を行う場合であれば撮影枚数に影響を及ぼし、電子機器を使用するユーザにとっては大きな課題である。なお、上述した特許文献１乃至特許文献３に開示の内容を適用したとしても、上記の課題を解決することはできない。
【０００８】
本発明は、上記課題を解決するためになされたものであり、入力電圧が目的とする出力電圧よりも高い場合でも、目的とする出力電圧を得ることができるＤＣ／ＤＣ昇圧コンバータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために請求項１の発明は、電源から直流電圧が入力されるコイル及び該コイルに直列に接続された昇圧用スイッチング素子を有し、昇圧用スイッチング素子のオン、オフが繰り返されることにより、コイルと昇圧用スイッチング素子との接続点から、コイルに入力される入力電圧よりも高い電圧を出力する昇圧回路と、昇圧用スイッチング素子のオン、オフを制御するスイッチコントロール回路と、昇圧回路から出力される電圧を整流する整流回路と、整流回路により整流された電圧をスイッチコントロール回路にフィードバックするフィードバック回路と、整流回路により整流された電圧を平滑化する平滑回路とを備え、スイッチコントロール回路がフィードバック回路からの出力を基に昇圧用スイッチング素子のオン、オフを制御することにより、コイルに入力される入力電圧を、目的とする一定電圧の直流電圧に昇圧して平滑回路から出力するようにしたＤＣ／ＤＣ昇圧コンバータにおいて、整流回路とフィードバック回路との間に接続され、コイルに入力される入力電圧が目的とする一定電圧よりも高いときに、整流回路により整流された電圧を降下させる電圧降下回路を備え、電圧降下回路は、整流回路とフィードバック回路との間に接続され、整流回路により整流された電圧を降下させるための電圧降下用ダイオードと、整流回路とフィードバック回路との間に電圧降下用ダイオードと並列に接続され、オンすることにより整流回路とフィードバック回路との間をバイパスするバイパス用ＦＥＴと、コイルに入力される入力電圧を検出し、該入力電圧が目的とする一定電圧よりも高いときに、バイパス用ＦＥＴをオフさせ、該入力電圧が目的とする一定電圧よりも低いときに、バイパス用ＦＥＴをオンさせる入力電圧検出回路とを有し、コイルに入力される入力電圧が目的とする一定電圧よりも高いときに、バイパス用ＦＥＴがオフして、整流回路から出力される電圧が電圧降下用ダイオードで降下されることにより、コイルに入力される入力電圧が目的とする一定電圧よりも高いときでも、目的とする一定電圧が平滑回路から出力されるようにしたものである。
【００１０】
請求項２の発明は、電源から直流電圧が入力されるコイル及び該コイルに接続された昇圧用スイッチング素子を有し、昇圧用スイッチング素子のオン、オフが繰り返されることにより、コイルに入力される入力電圧よりも高い電圧を出力する昇圧回路と、昇圧用スイッチング素子のオン、オフを制御するスイッチコントロール回路と、昇圧回路から出力された電圧をスイッチコントロール回路にフィードバックするフィードバック回路とを備え、スイッチコントロール回路がフィードバック回路からの出力を基に昇圧用スイッチング素子のオン、オフを制御することにより、コイルに入力される入力電圧を、目的とする一定電圧の直流電圧に昇圧して出力するようにしたＤＣ／ＤＣ昇圧コンバータにおいて、昇圧回路とフィードバック回路との間に接続され、コイルに入力される入力電圧が目的とする一定電圧よりも高いときに、昇圧回路から出力された電圧を降下させる電圧降下回路を備え、コイルに入力される入力電圧が目的とする一定電圧よりも高いときに、昇圧回路から出力される電圧が電圧降下回路で降下されることにより、コイルに入力される入力電圧が目的とする一定電圧よりも高いときでも、目的とする一定電圧が出力されるようにしたものである。
【００１１】
請求項３の発明は、請求項２に記載のＤＣ／ＤＣ昇圧コンバータにおいて、電圧降下回路は、昇圧回路とフィードバック回路との間に接続され、昇圧回路から出力された電圧を降下させるための電圧降下用素子と、昇圧回路とフィードバック回路との間に電圧降下用素子と並列に接続され、オンすることにより昇圧回路とフィードバック回路との間をバイパスするバイパス用スイッチング素子と、コイルに入力される入力電圧を検出し、該入力電圧が目的とする一定電圧よりも高いときに、バイパス用スイッチング素子をオフさせ、該入力電圧が目的とする一定電圧よりも低いときに、バイパス用スイッチング素子をオンさせる入力電圧検出回路とを有するものである。
【発明の効果】
【００１２】
請求項１の発明によれば、入力電圧が目的とする一定電圧よりも低いときは、昇圧回路により昇圧された電圧は、整流回路で整流された後、電圧降下回路で降下されることなくフィードバック回路及び平滑回路に入力され、従って、電力のロスを生じることなく、従来と同様に目的とする一定電圧が出力される。また、入力電圧が目的とする一定電圧よりも高いときは、昇圧回路により昇圧された電圧は、整流回路で整流された後、電圧降下回路で降下されてフィードバック回路及び平滑回路に入力され、従って、電圧降下回路で電圧が降下される分だけ電力がロスされるものの、入力電圧が目的とする一定電圧よりも低いときと同様に目的とする一定電圧が出力される。このように、入力電圧が目的とする出力電圧よりも高い場合でも、目的とする出力電圧を得ることができる。しかも、入力電圧が目的とする一定電圧よりも低いときは、電力のロスを生じることがなく、入力電圧が目的とする一定電圧よりも高いときに、電圧降下回路で電圧が降下される分が電力のロスになるだけであり、電力のロスが必要最小限に抑えられ、トータル的な電力効率に優れている。また、電圧降下回路は、昇圧回路とフィードバック回路との間に電圧降下用ダイオードを接続すると共に、電圧降下用ダイオードと並列にバイパス用ＦＥＴを接続し、入力電圧に応じてバイパス用ＦＥＴをオン、オフさせる構成であるため、電圧降下回路を簡単な回路構成で実現でき、低コスト化を実現できる。
【００１３】
請求項２の発明によれば、入力電圧が目的とする一定電圧よりも低いときは、昇圧回路により昇圧された電圧は、電圧降下回路で降下されることなくフィードバック回路に入力され、従って、電力のロスを生じることなく、従来と同様に目的とする一定電圧が出力される。また、入力電圧が目的とする一定電圧よりも高いときは、昇圧回路により昇圧された電圧は、電圧降下回路で降下された後にフィードバック回路に入力され、従って、電圧降下回路で電圧が降下される分だけ電力がロスされるものの、入力電圧が目的とする一定電圧よりも低いときと同様に目的とする一定電圧が出力される。このように、入力電圧が目的とする出力電圧よりも高い場合でも、目的とする出力電圧を得ることができる。しかも、入力電圧が目的とする一定電圧よりも低いときは、電力のロスを生じることがなく、入力電圧が目的とする一定電圧よりも高いときに、電圧降下回路で電圧が降下される分が電力のロスになるだけであり、電力のロスが必要最小限に抑えられ、トータル的な電力効率に優れている。
【００１４】
請求項３の発明によれば、電圧降下回路は、昇圧回路とフィードバック回路との間に電圧降下用素子を接続すると共に、電圧降下用素子と並列にバイパス用スイッチング素子を接続し、入力電圧に応じてバイパス用スイッチング素子をオン、オフさせる構成であるため、電圧降下回路を簡単な回路構成で実現でき、低コスト化を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具体化した実施形態によるＤＣ／ＤＣ昇圧コンバータについて図面を参照して説明する。図１は、ＤＣ／ＤＣ昇圧コンバータの概略構成を示す。ＤＣ／ＤＣ昇圧コンバータ１は、電圧入力端Ｔinから入力される直流の入力電圧Ｖinを昇圧して、電圧出力端Ｔoutから直流の出力電圧Ｖoutを出力し、その出力電圧Ｖoutが目的とする一定の電圧（目標出力電圧）Ｖｏとなるようにするものである。ＤＣ／ＤＣ昇圧コンバータ１は、例えばデジタルカメラや携帯型ＣＤプレイヤー等の各種電子機器に用いられ、電圧入力端Ｔinには、例えば電池等の電源からの電圧が入力電圧Ｖinとして供給され、電圧出力端Ｔoutから出力される出力電圧Ｖoutは、電子機器を動作させるための各種電子部品に供給される。
【００１６】
ＤＣ／ＤＣ昇圧コンバータ１は、電圧入力端Ｔinから入力される入力電圧Ｖinを昇圧する昇圧回路２と、昇圧回路２による入力電圧Ｖinの昇圧を制御するスイッチコントロール回路３と、昇圧回路２により昇圧された電圧を整流する整流回路４と、整流回路４により整流された電圧を降下させる電圧降下回路５と、電圧降下回路５から出力される電圧をスイッチコントロール回路３にフィードバックするフィードバック回路６と、電圧降下回路５から出力される電圧を平滑化して出力電圧Ｖoutとする平滑回路７とを備える。
【００１７】
昇圧回路２は、電圧入力端Ｔinに入力される入力電圧Ｖinを昇圧するためのコイルＬ１及び昇圧用スイッチング素子である第１のＦＥＴＱ１を有している。コイルＬ１は電圧入力端Ｔinに接続されている。第１のＦＥＴＱ１は、コイルＬ１に直列に接続されており、ドレインがコイルＬ１に接続され、ソースが接地されている。第１のＦＥＴＱ１のゲートには、スイッチコントロール回路３からスイッチングパルスが入力される。昇圧回路２は、第１のＦＥＴＱ１がスイッチコントロール回路３からのスイッチングパルスにより所定の高周波でオン、オフ繰り返され、これにより、コイルＬ１と第１のＦＥＴＱ１との接続点２１から、電圧入力端Ｔinに入力される入力電圧Ｖinよりも高い電圧を出力する。
【００１８】
スイッチコントロール回路３は、第１のＦＥＴＱ１をオン、オフさせるための所定高周波のスイッチングパルスを出力する。スイッチコントロール回路３は、スイッチングパルスのデューティ比を制御することにより、第１のＦＥＴＱ１のオン、オフを制御し、これにより、昇圧回路２による入力電圧Ｖinの昇圧、すなわち接続点２１から出力される電圧の大きさを制御する。整流回路４は、整流素子である第１のダイオードＤ１を備えており、昇圧回路２から出力される電圧を第１のダイオードＤ１により整流する。
【００１９】
電圧降下回路５は、整流回路４とフィードバック回路６との間に接続されており、電圧を降下させるための電圧降下用素子である第２のダイオードＤ２と、整流回路４とフィードバック回路６との間をバイパスするバイパス用スイッチング素子である第２のＦＥＴＱ２と、第１の抵抗Ｒ１と、入力電圧Ｖinを検出し、入力電圧Ｖinの大きさに応じて第２のＦＥＴＱ２のオン、オフを制御する入力電圧検出回路８とを備える。
【００２０】
第２のダイオードＤ２は、整流回路４とフィードバック回路６との間に接続されており、アノードが整流回路４に接続され、カソードがフィードバック回路６に接続されている。電圧降下回路５による電圧降下は、第２のダイオードにより設定される。第２のダイオードＤ２は、ツェナーダイオードが好ましい。第２のＦＥＴＱ２は、整流回路４とフィードバック回路６との間に第２のダイオードＤ２と並列に接続されており、ソースが整流回路４に接続され、ドレインがフィードバック回路６に接続され、ゲートが入力電圧検出回路８に接続されている。第１の抵抗Ｒ１は、第２のＦＥＴＱ２のゲート・ソース間に接続されている。
【００２１】
入力電圧検出回路８は、入力電圧Ｖinを分圧する第２の抵抗Ｒ２及び第３の抵抗Ｒ３と、第１の演算増幅器ＩＣ１と、第３のダイオードＤ３とを備えており、入力電圧Ｖinを第２の抵抗Ｒ２及び第３の抵抗Ｒ３により分圧した電位が第１の演算増幅器ＩＣ１の反転入力に供給されると共に、基準電位が第３のダイオードＤ３を介して第１の演算増幅器ＩＣ１の非反転入力に供給され、その差電圧に応じた出力を第２のＦＥＴＱ２のゲートに供給する。この入力電圧検出回路８は、第２の抵抗Ｒ２及び第３の抵抗Ｒ３により分圧した電位を基準電位と比較することにより入力電圧Ｖinを検出し、入力電圧Ｖinが目標出力電圧Ｖｏよりも高いときに、第２のＦＥＴＱ２をオフさせ、入力電圧Ｖinが目標出力電圧Ｖｏよりも低いときに、第２のＦＥＴＱ２をオンさせる。
【００２２】
このような構成の電圧降下回路５は、入力電圧Ｖinが目標出力電圧Ｖｏよりも高いときは、第２のＦＥＴＱ２がオフになり、第２のＦＥＴＱ２のソース・ドレイン間は非導通状態になる。従って、入力電圧Ｖinが目標出力電圧Ｖｏよりも高いときは、整流回路４から第２のダイオードＤ２を経由してフィードバック回路６に電流が流れるため、整流回路４により整流された電圧は、第２のダイオードＤ２により降下されて電圧降下回路５から出力される。
【００２３】
また、電圧降下回路５は、入力電圧Ｖinが目標出力電圧Ｖｏよりも低いときは、第２のＦＥＴＱ２がオンになり、第２のＦＥＴＱ２のソース・ドレイン間が導通状態になって、整流回路４とフィードバック回路６との間をバイパスする。従って、入力電圧Ｖinが目標出力電圧Ｖｏよりも低いときは、整流回路４から第２のＦＥＴＱ２を経由してフィードバック回路６に電流が流れ、第２のＦＥＴＱ２による電圧降下が非常に小さいため、整流回路４により整流された電圧は、殆ど降下することなく電圧降下回路５から出力される。
【００２４】
このように、電圧降下回路５は、入力電圧Ｖinが目標出力電圧Ｖｏよりも低いときには、整流回路４により整流された電圧を降下させず、入力電圧Ｖinが目標出力電圧Ｖｏよりも高いときにだけ、整流回路４により整流された電圧を降下させる。
【００２５】
フィードバック回路６は、電圧降下回路５から出力される電圧を分圧する第４の抵抗Ｒ４及び第５の抵抗Ｒ５と、第２の演算増幅器ＩＣ２と、第４のダイオードＤ４とを備えており、電圧降下回路５から出力される電圧を第４の抵抗Ｒ４及び第５の抵抗Ｒ５により分圧した電位が第２の演算増幅器ＩＣ２の反転入力に供給されると共に、基準電位が第４のダイオードＤ４を介して第２の演算増幅器ＩＣ１の非反転入力に供給され、その差電圧に応じたフィードバック出力をスイッチコントロール回路２に供給する。
【００２６】
平滑回路７は、コンデンサＣ１を備えており、電圧降下回路５から出力される電圧をコンデンサＣ１により平滑化して、出力電圧Ｖoutを出力する。スイッチコントロール回路３では、フィードバック回路６からのフィードバック出力を基に、平滑回路７から出力される出力電圧Ｖoutが目標出力電圧Ｖｏを保つようにスイッチングパルスのデューティ比が制御される。
【００２７】
このような構成のＤＣ／ＤＣ昇圧コンバータ１によれば、入力電圧inが目標出力電圧Ｖｏよりも低いときは、昇圧回路２により昇圧された電圧は、整流回路４で整流された後、電圧降下回路５で降下されることなくフィードバック回路６及び平滑回路７に入力されて、出力電圧Ｖoutとして目標出力電圧Ｖｏが出力される。このとき、コイルＬ１での電圧降下をＶＬ１、第１のダイオードＤ１での電圧降下をＶＤ１、第２のＦＥＴＱ２での電圧降下をＶＱ２とすると、出力電圧Ｖoutは、Ｖout≧Ｖin−ＶＬ１−ＶＤ１−ＶＱ２まで出力でき、ＶＱ２による電圧降下は、非常に小さい。従って、入力電圧inが目標出力電圧Ｖｏよりも低いときは、従来と比較して電力のロスを殆ど生じることなく、出力電圧Ｖoutとして目標出力電圧Ｖｏが出力される。
【００２８】
また、入力電圧Ｖinが目標出力電圧Ｖｏよりも高いときは、昇圧回路２により昇圧された電圧は、整流回路４で整流された後、電圧降下回路５で降下されてフィードバック回路６及び平滑回路７に入力される。従って、入力電圧inが目標出力電圧Ｖｏよりも高いときでも、入力電圧inが目標出力電圧Ｖｏよりも低いときと同様に、出力電圧Ｖoutとして目標出力電圧Ｖｏが出力される。このとき、コイルＬ１での電圧降下をＶＬ１、第１のダイオードＤ１での電圧降下をＶＤ１、第２のダイオードＤ２での電圧降下をＶＤ２とすると、出力電圧Ｖoutは、Ｖout≧Ｖin−ＶＬ１−ＶＤ１−ＶＤ２まで出力できる。従って、入力電圧Ｖinが目標出力電圧Ｖｏよりも高いときは、電圧降下回路５（第２のダイオードＤ２）で電圧が降下される分だけ電力がロスされて、出力電圧Ｖoutとして目標出力電圧Ｖｏが出力される。
【００２９】
図２は、定常電圧が３．０Ｖである電池の電圧を目標出力電流Ｖｏが３．３ＶであるＤＣ／ＤＣ昇圧コンバータ１の入力電圧Ｖinとして供給した場合における、電池の電圧とＤＣ／ＤＣ昇圧コンバータ１の第２のＦＥＴＱ２の動作との関係を示す。ＤＣ／ＤＣ昇圧コンバータ１の入力電圧Ｖin（電池の電圧）は、電池の放電が少ない最初のうちは約３．５Ｖに達し、電池の放電が進むと低下してほぼ３．０Ｖを持続する。これは、新しい電池（又は満充電電池）は、放電が少ない最初の使い始めのうちは、定常電圧である３．０Ｖよりも高い約３．５Ｖに達する電圧を出力し、放電が進むと、定常電圧である３．０Ｖ付近の電圧を持続して出力する特性を有しているためである。
【００３０】
従って、ＤＣ／ＤＣ昇圧コンバータ１は、電池の電圧（入力電圧Ｖin）が目標出力電圧Ｖｏ＝３．３Ｖよりも高いＲ１の期間（電池の使い始めのうち）では、第２のＦＥＴＱ２がオフになり、上述のように電力がロスされて出力電圧Ｖoutとして目標出力電圧Ｖｏが出力され、電池の電圧（入力電圧Ｖin）が目標出力電圧Ｖｏ＝３．３Ｖよりも低いＲ２の期間では、第２のＦＥＴＱ２がオンになり、上述のように電力のロスを殆ど生じることなく出力電圧Ｖoutとして目標出力電圧Ｖｏが出力される。
【００３１】
このように、上記構成のＤＣ／ＤＣ昇圧コンバータ１によれば、入力電圧Ｖinが目標出力電圧Ｖoutよりも高いときでも、出力電圧Ｖoutとして目標出力電圧Ｖｏを出力することができる。しかも、入力電圧Ｖinが目標出力電圧Ｖｏよりも低いときは、電力のロスを殆ど生じることがなく、入力電圧Ｖinが目標出力電圧Ｖｏよりも高いときは、電圧降下回路５で電圧が降下される分が電力のロスになるだけであり、電力のロスが必要最小限に抑えられ、トータル的な電力効率に優れている。特に、電池の電圧を入力電圧Ｖinとして供給する場合は、入力電圧Ｖinが目標出力電圧Ｖｏよりも高くなる期間が電池の使い始めのうちだけなので、電圧降下回路５で電圧が降下されることによる電力のロスが少なく、効果的である。
【００３２】
また、電圧降下回路５は、昇圧回路２とフィードバック回路６との間に電圧降下用の第２のダイオードＤ２を接続すると共に、第２のダイオードＤ２と並列にバイパス用の第２のＦＥＴＱ２を接続し、入力電圧Ｖinに応じて第２のＦＥＴＱ２をオン、オフさせる構成であるため、電圧降下回路５を簡単な回路構成で実現でき、低コスト化を実現できる。
【００３３】
なお、本発明は、上記実施形態の構成に限られず、種々の変形が可能である。例えば、第２のダイオードＤ２に代えて、ダイオード以外の素子を電圧降下用素子として用いてもよい。この場合、電圧降下用素子としては、抵抗性を有する素子であれば、どのような素子であってもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態によるＤＣ／ＤＣ昇圧コンバータの構成を示す電気回路図。
【図２】同ＤＣ／ＤＣ昇圧コンバータの電池の電圧を入力電圧Ｖinとして供給した場合における電池の電圧と第２のＦＥＴＱ２の動作との関係を示す図。
【符号の説明】
【００３５】
１    ＤＣ／ＤＣ昇圧コンバータ
２    昇圧回路
３    スイッチコントロール回路
４    整流回路
５    電圧降下回路
６    フィードバック回路
７    平滑回路
８    入力電圧検出回路
Ｄ２    第２のダイオード（電圧降下用素子）
Ｌ１    コイル
Ｑ１    第１のＦＥＴ（昇圧用スイッチング素子）
Ｑ２    第２のＦＥＴ（バイパス用スイッチング素子）
【図１】
2006141161.tif 000003
【図２】
2006141161.tif 000004