(57)【要約】【課題】  ドレイン−ソース間を流れる電流の直線性を向上させ、かつトランジスタの信頼性を向上させる。【解決手段】  ＮＭＯＳのトランジスタＭ１はダイオード接続されており、電源Ｅの電圧Ｖａを整流して電圧Ｖｂを出力する。コンデンサＣ１は、トランジスタＭ１に存在する寄生ダイオードＤ２に電流が流れにくくなるように電圧Ｖｂｇを供給する。すなわち、電圧ＶａをコンデンサＣ１によって小さくしてバックゲートに供給することにより、寄生ダイオードＤ２の動作点をずらして電流を流れにくくする。これによって、電流は、主にトランジスタＭ１を流れるので、整流する電圧の直線性を向上させることができる。また、バックゲートの電流を低減するのでトランジスタＭ１の信頼性を向上させることができる。【選択図】  図１
2006101671.tif 000002
【特許請求の範囲】
【請求項１】
電圧を整流する整流回路において、
ダイオード接続されたトランジスタと、
前記トランジスタのバックゲートにバイアス電圧を供給し、前記トランジスタに存在する寄生ダイオードの動作点を調整するバイアス電圧供給回路と、
を有することを特徴とする整流回路。
【請求項２】
前記バイアス電圧供給回路は、前記寄生ダイオードに電流が流れにくくなるようにまたは流れないように前記動作点を調整することを特徴とする請求項１記載の整流回路。
【請求項３】
前記バイアス電圧供給回路は、前記トランジスタのドレインの電圧を前記バックゲートに供給するコンデンサであることを特徴とする請求項１記載の整流回路。
【請求項４】
前記トランジスタがＮＭＯＳの場合、前記コンデンサに抵抗が並列に接続されることを特徴とする請求項３記載の整流回路。
【請求項５】
前記トランジスタはＭＯＳＦＥＴであることを特徴とする請求項１記載の整流回路。
【請求項６】
前記トランジスタの出力には、出力電圧を一定に保つための電圧保持コンデンサが接続されることを特徴とする請求項１記載の整流回路。
【請求項７】
無線によって電力が供給され動作する電子機器において、
ダイオード接続されたトランジスタと前記トランジスタのバックゲートにバイアス電圧を供給し、前記トランジスタに存在する寄生ダイオードの動作点を調整するバイアス電圧供給回路とを有する電圧を整流する整流回路と、
を有することを特徴とする電子機器。
【請求項８】
電圧を整流する整流方法において、
ダイオード接続されたトランジスタのバックゲートにバイアス電圧を供給し、前記トランジスタに存在する寄生ダイオードの動作点を調整する、
ことを特徴とする整流方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は整流回路に関し、特に電圧を整流する整流回路に関する。
【背景技術】
【０００２】
現在、システムの小型化、携帯化に伴い、低電圧で動作する整流回路の重要性が増してきている（例えば、特許文献１，２参照）。具体的には、電源として電池を持つことができないＩＣカードやＩＤチップでは、照射される電波エネルギーから電力を取り出し、低電圧で動作する整流回路によって電圧低下を防いで、より広い交信可能範囲を実現するようにしている。整流回路には、２端子間の電圧の大小関係に応じてオン／オフするダイオードやＭＯＳ（Metal Oxide Semiconductor）トランジスタが用いられている。
【０００３】
ＭＯＳトランジスタは、ソース、ドレイン、ゲートの３端子の他にバックゲートの端子が存在し、このバックゲートの接続を規定する必要がある。バックゲートとソース、バックゲートとドレインの間には、トランジスタの構造上、寄生ダイオードが存在する。
【０００４】
図１６は、トランジスタの構造を示した図である。図にはＮＭＯＳのトランジスタＭ１０１が示してある。図に示すように、トランジスタＭ１０１のバックゲートとソース、バックゲートとドレインの間には、寄生ダイオードＤ１０１，Ｄ１０２が存在する。バックゲートの電圧は固定する必要があり、バックゲートはソースまたはドレインの一方と接続される。
【０００５】
図１７は、ＮＭＯＳトランジスタで構成された整流回路の回路図である。図に示すＮＭＯＳのトランジスタＭ１０２はゲートとドレインが接続され、ダイオード接続されている。図に示すようにトランジスタＭ１０２のバックゲートはソースと接続されているため、バックゲートとドレインの間にのみ寄生ダイオードＤ１０３が存在する。
【０００６】
図において、電圧Ｖｂが電圧Ｖａより低い場合、トランジスタＭ１０２はオンし、ドレイン−ソース方向に順方向の電流が流れる。一方、電圧Ｖａが電圧Ｖｂより低い場合は、トランジスタＭ１０２はオフするが、その電位差が寄生ダイオードＤ１０３のしきい値電圧を超えると、ソース−ドレイン方向に逆方向の電流が流れてしまう。
【０００７】
図１８は、図１７の整流回路の電圧−電流特性を示した図である。図の横軸は、電圧Ｖａから電圧Ｖｂを減算した電圧を示し、縦軸は、ドレイン−ソース方向を正とした電流を示している。図に示すＶｔｈｔｒは、トランジスタＭ１０２がドレイン−ソース方向に電流を流すしきい値電圧、Ｖｔｈｄは、寄生ダイオードＤ１０３がソース−ドレイン方向に電流を流すしきい値電圧を示す。
【０００８】
電圧Ｖａが電圧Ｖｂに対し電圧Ｖｔｈｔｒ高いとトランジスタＭ１０２がオンし、図中のグラフの実線で示すようにドレイン−ソース方向に電流が流れる。電圧Ｖｂが電圧Ｖａに対し電圧Ｖｔｈｄ高いと寄生ダイオードＤ１０３がオンし、図中のグラフの点線で示すようにソース−ドレイン方向に電流が流れる。このように、図１７に示す接続では、トランジスタＭ１０２は整流回路として基本的に機能しなくなってしまう。
【０００９】
図１９は、ＮＭＯＳトランジスタで構成された別の整流回路の回路図である。図に示すＮＭＯＳトランジスタＭ１０３はゲートとドレインが接続され、ダイオード接続されている。トランジスタＭ１０３は、図に示すようにバックゲートがドレインと接続されているため、バックゲートとソースの間にのみ寄生ダイオードＤ１０４が存在する。
【００１０】
図において、電圧Ｖｂが電圧Ｖａより低い場合、トランジスタＭ１０３はオンし、ドレイン−ソース方向に順方向の電流が流れる。また、電圧Ｖａが電圧Ｖｂに対し、寄生ダイオードＤ１０４のしきい値電圧分高ければ、寄生ダイオードＤ１０４にも電流が流れる。そのため、図の整流回路は、トランジスタＭ１０３と寄生ダイオードＤ１０４とを合わせた電圧−電流特性となる。一方、電圧Ｖａが電圧Ｖｂより低い場合、トランジスタＭ１０３はオフし、電流は流れない。また、寄生ダイオードＤ１０４もオフし、電流は流れない。
【００１１】
図２０は、図１９のトランジスタの電圧−電流特性を示した図である。図の横軸は、電圧Ｖａから電圧Ｖｂを減算した電圧を示し、縦軸は、ドレイン−ソース方向を正とした電流を示している。図に示すＶｔｈｔｒは、トランジスタＭ１０３がドレイン−ソース方向に電流を流すしきい値電圧を示す。電圧Ｖａが電圧Ｖｂに対し電圧Ｖｔｈｔｒ高いと、トランジスタＭ１０３はオンし、図に示すように電流が流れる。
【００１２】
図２１は、図１９のダイオードの電圧−電流特性を示した図である。図の横軸は、電圧Ｖａから電圧Ｖｂを減算した電圧を示し、縦軸は、ドレイン−ソース方向を正とした寄生ダイオードＤ１０４を流れる電流を示している。図に示すＶｔｈｄは、寄生ダイオードがドレイン−ソース方向に電流を流すしきい値電圧を示す。電圧Ｖａが電圧Ｖｂに対し電圧Ｖｔｈｄ高いと、寄生ダイオードＤ１０４はオンし、図に示すように電流が流れる。
【００１３】
図２２は、図１９の整流回路の電圧−電流特性を示した図である。図の横軸は、電圧Ｖａから電圧Ｖｂを減算した電圧を示し、縦軸は、ドレイン−ソース方向を正とした電流を示している。図に示すＶｔｈｔｒは、トランジスタＭ１０３がドレイン−ソース方向に電流を流すしきい値電圧、Ｖｔｈｄは、寄生ダイオードＤ１０４がドレイン−ソース方向に電流を流すしきい値電圧を示す。
【００１４】
上記でも説明したように、図１９の整流回路の電圧−電流特性は、トランジスタＭ１０３と寄生ダイオードＤ１０４との電圧−電流特性を合わせたものとなる。従って、図２２に示すように、図２０と図２１の電圧−電流特性を加算した値が図１９の整流回路の電圧−電流特性となる。図に示すように図１９の回路では、トランジスタＭ１０３と寄生ダイオードＤ１０４のしきい値電圧が異なっているためドレイン−ソース間を流れる電流の直線性を得ることができない。
【００１５】
図２３は、ＰＭＯＳトランジスタで構成された整流回路の回路図である。図に示すＰＭＯＳのトランジスタＭ１０４はゲートとドレインが接続され、ダイオード接続されている。図に示すようにトランジスタＭ１０４のバックゲートはソースと接続されているため、バックゲートとドレインの間にのみ寄生ダイオードＤ１０５が存在する。
【００１６】
図において、電圧Ｖｂが電圧Ｖａより低い場合、トランジスタＭ１０４はオンし、ソース−ドレイン方向に順方向の電流が流れる。一方、電圧Ｖａが電圧Ｖｂより低い場合、トランジスタＭ１０４はオフするが、その電位差が寄生ダイオードＤ１０５のしきい値電圧を超えると、ドレイン−ソース方向に逆方向の電流が流れてしまう。図２３の整流回路の電圧−電流特性は、トランジスタＭ１０４のしきい値電圧をＶｔｈｔｒ、寄生ダイオードＤ１０５のしきい値電圧をＶｔｈｄとすると、図１８と同じようになる。
【００１７】
図２４は、ＰＭＯＳトランジスタで構成された別の整流回路の回路図である。図に示すＮＭＯＳトランジスタＭ１０５はゲートとドレインが接続され、ダイオード接続されている。トランジスタＭ１０５は、図に示すようにバックゲートがドレインと接続されているため、バックゲートとソースの間にのみ寄生ダイオードＤ１０６が存在する。
【００１８】
図において、電圧Ｖｂが電圧Ｖａより低い場合、トランジスタＭ１０５はオンし、ソース−ドレイン方向に順方向の電流が流れる。また、電圧Ｖａが電圧Ｖｂに対し、寄生ダイオードＤ１０６のしきい値電圧分高ければ、寄生ダイオードＤ１０６にも電流が流れる。そのため、図の整流回路は、トランジスタＭ１０５と寄生ダイオードＤ１０６と合わせた電圧−電流特性となる。図２４の整流回路の電圧−電流特性は、トランジスタＭ１０５のしきい値電圧をＶｔｈｔｒ、寄生ダイオードＤ１０６のしきい値電圧をＶｔｈｄとすると、図２２と同じようになる。
【００１９】
なお、図１７，２３で示したようにバックゲートを接続すると、整流回路は基本的に整流機能を持たなくなるので、図１９，２４に示したようにバックゲートを接続する必要がある。
【特許文献１】特開２００１−７８４６１号公報
【特許文献２】特開平１１−１４４００７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかし、図１９、２４の整流回路では、上述したようにドレイン−ソース間を流れる電流の直線性が得られず、また、バックゲートに電流が流れるため、トランジスタのラッチアップへの引き金になることもあり、トランジスタの信頼性が低下するという問題点があった。
【００２１】
本発明はこのような点に鑑みてなされたものであり、ドレイン−ソース間を流れる電流の直線性を向上させ、トランジスタの信頼性を向上させる整流回路を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明では上記問題を解決するために、図１に示すような電圧を整流する整流回路において、ダイオード接続されたトランジスタＭ１と、トランジスタＭ１のバックゲートにバイアス電圧を供給し、トランジスタＭ１に存在する寄生ダイオードＤ１，Ｄ２の動作点を調整するバイアス電圧供給回路と、を有することを特徴とする整流回路が提供される。
【００２３】
このような整流回路によれば、バックゲートにバイアス電圧を供給して、寄生ダイオードＤ１，Ｄ２の動作点を調整し、バックゲートに電流が流れにくくまたは流れないようにする。
【発明の効果】
【００２４】
本発明の整流回路では、ダイオード接続されたトランジスタのバックゲートにバイアス電圧を供給して、寄生ダイオードＤ１，Ｄ２の動作点を調整し、バックゲートに電流が流れにくくまたは流れないようにするようにした。これによって、ドレイン−ソース間を流れる電流の直線性を向上でき、また、トランジスタの信頼性を向上することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の第１の実施の形態を、図面を参照して詳細に説明する。
図１は、第１の実施の形態に係る整流回路の回路図である。図に示すようにＮＭＯＳのトランジスタＭ１はゲートとドレインが接続され、ダイオード接続されている。トランジスタＭ１のバックゲートとドレインの間には、寄生ダイオードＤ１が存在し、バックゲートとソースの間には、寄生ダイオードＤ２が存在している。
【００２６】
トランジスタＭ１のバックゲートとドレインの間には、コンデンサＣ１が接続されている。バックゲートは、ドレインの電圧がコンデンサＣ１を介して印加され、固定される。トランジスタＭ１のドレインには、整流される交流の電圧Ｖａを出力する電源Ｅが接続されている。ソースには、整流された電圧Ｖｂを一定に保持するためのコンデンサＣ２が接続されている。なお、バックゲートの電圧を電圧Ｖｂｇとする。
【００２７】
電圧Ｖａが電圧Ｖｂより大きい場合、トランジスタＭ１はオンし、ドレイン−ソース方向に電流が流れる。また、電圧Ｖａは、コンデンサＣ１を介し、バックゲートにも印加されるので、バックゲートの電圧Ｖｂｇが電圧Ｖｂより大きければ、寄生ダイオードＤ２がオンし、バックゲートに電流が流れる。しかし、バックゲートの電圧Ｖｂｇは、コンデンサＣ１によって、ドレインとバックゲートが直接接続されて電圧Ｖａが入力されるよりも抑えられるため、寄生ダイオードＤ２には電流が流れにくくなっている。
【００２８】
一方、電圧Ｖａが電圧Ｖｂより小さい場合は、トランジスタＭ１はオフし、電流が流れない。また、寄生ダイオードＤ２には、逆方向の電圧が印加されているので、バックゲートには電流は流れない。
【００２９】
図２は、図１の各部の電圧波形を示した図である。図に示す波形ａ１は図１の電圧Ｖａの波形、波形ａ２は電圧Ｖｂｇの波形、波形ａ３は電圧Ｖｂの波形を示している。波形ａ１，ａ２に示すように、電圧Ｖｂｇは、コンデンサＣ１の電圧降下によって、電圧Ｖａより振幅が小さくなる。よって、寄生ダイオードＤ２のアノードに入力される電圧は、電圧Ｖａより小さくなる。一方、寄生ダイオードＤ２のカソードには、コンデンサＣ２の一定の電圧Ｖｂが印加されている。従って、寄生ダイオードＤ２に印加される電圧は、両矢印ａ４に示すように、バックゲートとドレインが直接接続されて電圧Ｖａが印加される場合に比べて小さくなり、寄生ダイオードＤ２に電流が流れにくくなる。
【００３０】
このように、トランジスタＭ１のバックゲートとドレインの間にコンデンサＣ１を接続して寄生ダイオードＤ２の動作点をずらし、バックゲートに電流が流れにくくなるようにした。これによって電流は、主にトランジスタＭ１を流れ、ドレイン−ソース間を流れる電流の直線性を向上させることができる。また、バックゲートに流れる電流を低減するので、トランジスタＭ１の信頼性を向上させることができる。
【００３１】
本発明の第２の実施の形態を、図面を参照して詳細に説明する。第２の実施の形態では、第１の実施の形態に対し、ダイオード接続されたトランジスタＭ１がＰＭＯＳとなっている。
【００３２】
図３は、第２の実施の形態に係る整流回路の回路図である。図に示すようにＰＭＯＳのトランジスタＭ１１はゲートとドレインが接続され、ダイオード接続されている。トランジスタＭ１のバックゲートとソースの間には、寄生ダイオードＤ１１が存在し、バックゲートとドレインの間には、寄生ダイオードＤ１２が存在している。
【００３３】
トランジスタＭ１１のバックゲートとドレインの間には、コンデンサＣ１１が接続されている。バックゲートは、ドレインの電圧がコンデンサＣ１１を介して印加され、固定される。トランジスタＭ１１のソースには、整流される交流の電圧Ｖａを出力する電源Ｅが接続されている。ドレインには、整流された電圧Ｖｂを一定に保持するためのコンデンサＣ１２が接続されている。なお、バックゲートの電圧を電圧Ｖｂｇとする。
【００３４】
電圧Ｖａが電圧Ｖｂより大きい場合、トランジスタＭ１１はオンし、ソース−ドレイン方向に電流が流れる。また、寄生ダイオードＤ１１のカソードに印加される電圧Ｖｂｇが電圧Ｖａより小さければ、寄生ダイオードＤ１１はオンし、バックゲートに電流が流れる。しかし、電圧Ｖｂｇは、バックゲートとドレインが直接接続される場合に対し、コンデンサＣ１１によって引き上げられるため、寄生ダイオードＤ１１には電流が流れにくくなっている。
【００３５】
一方、電圧Ｖａが電圧Ｖｂより小さい場合は、トランジスタＭ１１はオフし、電流は流れない。また、寄生ダイオードＤ１１には、逆方向の電圧が印加されているので、バックゲートには電流は流れない。
【００３６】
図４は、図３の各部の電圧波形を示した図である。図に示す波形ｂ１は図３の電圧Ｖａの波形、波形ｂ２は電圧Ｖｂｇの波形、波形ｂ３は電圧Ｖｂの波形を示している。波形ｂ２，ｂ３に示すように、バックゲートの電圧Ｖｂｇは、コンデンサＣ１１によって電圧Ｖｂより引き上げられる。従って、寄生ダイオードＤ１１のカソードに入力される電圧は、バックゲートとドレインが直接接続されて電圧Ｖｂが入力されるときよりも引き上げられるため、両矢印ｂ４に示すように寄生ダイオードＤ１１に印加される電圧は小さくなり、寄生ダイオードＤ１１に電流が流れにくくなる。
【００３７】
このように、トランジスタＭ１１のバックゲートとドレインの間にコンデンサＣ１１を接続して寄生ダイオードＤ１１の動作点をずらし、バックゲートに電流が流れにくくなるようにした。これによって、電流は、主にトランジスタＭ１１を流れ、ドレイン−ソース間を流れる電流の直線性を向上させることができる。また、バックゲートに流れる電流を低減するので、トランジスタＭ１の信頼性を向上させることができる。
【００３８】
本発明の第３の実施の形態を、図面を参照して詳細に説明する。第３の実施の形態では、第１の実施の形態に対し、抵抗がコンデンサＣ１に並列に接続される。
図５は、第３の実施の形態に係る整流回路の回路図である。図において図１と同じものには同じ符号を付し、その説明を省略する。
【００３９】
図に示すように、コンデンサＣ１に抵抗Ｒ１が並列に接続されている。図１で示した整流回路では、電圧Ｖｂｇが電圧Ｖａに依存し、電圧Ｖａが一定の振幅を持たない場合、電圧Ｖｂｇも動的に変化する。例えば、電圧Ｖａが振幅変調された高周波の場合において、電圧Ｖａが寄生ダイオードＤ２のしきい値電圧より小さくなったときコンデンサＣ１の電位が確定しないことになり、電圧Ｖｂｇが固定されなくなる。これを防止するために、コンデンサＣ１に並列に抵抗Ｒ１を接続し、電圧Ｖａが寄生ダイオードＤ２のしきい値電圧より小さくなったときでもバックゲートの電圧Ｖｂｇが確保され、電圧Ｖｂｇを固定することができる。このように、抵抗Ｒ１によって、コンデンサＣ１によるバイアス電圧の効果を保ちつつ、さらに直流的に安定させることができる。なお、抵抗Ｒ１の値は、コンデンサＣ１との時定数を考慮して決定される。
【００４０】
本発明の第４の実施の形態を、図面を参照して詳細に説明する。
図６は、第４の実施の形態に係る整流回路の回路図である。ＮＭＯＳのトランジスタＭ２１はゲートとドレインが接続され、ダイオード接続されている。トランジスタＭ２１のバックゲートとドレインの間には、寄生ダイオードＤ２１が存在し、バックゲートとソースの間には、寄生ダイオードＤ２２が存在している。また、バックゲートとソースの間には、寄生コンデンサＣｐが存在している。
【００４１】
トランジスタＭ２１のバックゲートとドレインには、寄生コンデンサＣｐに比べ容量が十分に大きいコンデンサＣ２１が接続されている。バックゲートは、ドレインの電圧がコンデンサＣ２１を介して印加され、固定される。トランジスタＭ２１のソースには、整流される交流の電圧Ｖａを出力する電源Ｅが接続されている。ドレインには、整流された電圧Ｖｂを一定に保持するためのコンデンサＣ２２が接続されている。なお、バックゲートの電圧を電圧Ｖｂｇとする。
【００４２】
電圧Ｖａが電圧Ｖｂより小さい場合、トランジスタＭ２１はオンし、ドレイン−ソース方向に電流が流れる。このとき、電圧Ｖａは、寄生コンデンサＣｐを介してバックゲートに印加される。バックゲートの電圧Ｖｂｇが寄生ダイオードＤ２２のしきい値電圧より大きければ、寄生ダイオードＤ２２はオンし、ドレイン−ソース方向に電流が流れる。しかし、寄生コンデンサＣｐの容量は、コンデンサＣ２１の容量に比べ十分に小さいので、寄生コンデンサＣｐに印加される電圧は小さく、寄生ダイオードＤ２２はオンしない。これによって、バックゲートには電流が流れない。
【００４３】
一方、電圧Ｖａが電圧Ｖｂより大きい場合は、トランジスタＭ２１はオフし、電流は流れない。また、寄生ダイオードＤ２２にも逆方向に電圧が印加されるので、バックゲートに電流が流れない。
【００４４】
このように、トランジスタＭ２１のバックゲートとドレインの間にコンデンサＣ２１を接続して寄生ダイオードＤ２２に電流が流れないようにした。これによって、電流は、トランジスタＭ２１のみを流れ、ドレイン−ソース間を流れる電流の直線性を向上させることができる。また、バックゲートに電流が流れないので、トランジスタＭ２１の信頼性を向上させることができる。
【００４５】
ところで、図６のトランジスタＭ２１のバックゲートの電圧Ｖｂｇは、次の式（１）で示される。
Ｖｂｇ＝｛Ｃｐ／（Ｃｐ＋Ｃ２１）｝×（Ｖｂ−Ｖａ）    …（１）
寄生コンデンサＣｐの容量を１ｐ、コンデンサＣ２１の容量を１００ｐとすると、電圧Ｖａに対する電圧Ｖｂｇは、電圧Ｖａ、電圧Ｖｂ間の電圧を約１／１００にした値となる。従って、寄生ダイオードＤ２２に、しきい値電圧より十分小さい電圧を印加することが可能となり、オンしないようにすることができる。
【００４６】
また、電圧Ｖａの周波数が小さくなると、寄生コンデンサＣｐによって、バックゲートの電圧Ｖｂｇが決まらなくなってしまう。そこで、直流的に電圧Ｖｂｇを固定するように抵抗をコンデンサＣ２１に並列に接続し、バックゲートの電圧Ｖｂｇを電圧Ｖｂで直流的に固定する。この抵抗の抵抗値は、バックゲートに電流が多く流れないようにするため、５０ｋΩ位が好ましい。
【００４７】
本発明の第５の実施の形態を、図面を参照して詳細に説明する。
図７は、本発明の整流回路を適用したＩＣカードのブロック図である。図に示すように、ＩＣカードは、アンテナ１１、変調器１２、整流器１３、シャントレギュレータ１４、復調器１５、およびデジタル信号処理部１６を有している。
【００４８】
アンテナ１１は、リーダライタとデータの送受信をする。変調器１２は、デジタル信号処理部１６によって処理されたデータを変調し、アンテナ１１を介してリーダライタにデータを送信する。整流器１３には、図１，３，５，６で示した整流回路が適用される。または、図１，３，５，６で示した整流回路で構成されたブリッジ接続の整流器などが適用される。整流器１３は、リーダライタより供給される高周波エネルギーから高周波電力を取り出して直流電源（直流電圧）に変換し、変調器１２、シャントレギュレータ１４、復調器１５、およびデジタル信号処理部１６に出力する。シャントレギュレータ１４は、電源電圧が一定となるように制御する。デジタル信号処理部１６は、リーダライタとデータの送受信を行い、所定のデジタル処理を行う。
【００４９】
このように、図１，３，５，６の整流回路を整流器１３に適用することによって、整流器１３の信頼性を向上し、無線によって電力が供給されるＩＣカードの信頼性を向上することができる。もちろん、ＩＤタグやその他の電子機器にも図１，３，５，６で示した整流回路を適用することができ、それらの信頼性を向上することができる。
【００５０】
次に、図３に示した整流回路のシミュレーション結果と、図３の整流回路において、コンデンサＣ１１を除いてバックゲートを直接ソースまたはドレインに接続した場合のシミュレーション結果について説明する。
【００５１】
図８は、図３の整流回路においてバックゲートとドレインを直接接続した場合の回路図である。図において図３と同じものには同じ符号を付し、その説明を省略する。図に示すように、整流回路はコンデンサＣ１１が省略され、バックゲートとドレインが直接接続されている。バックゲートとドレインが直接接続されているので、図３で示した寄生ダイオードＤ１２は省略される。
【００５２】
図９は、図８の整流回路に入力される電圧と出力される電圧を示した図である。図に示す波形ｃ１は、図８の整流回路に入力される電圧Ｖａの波形を示し、波形ｃ２は、出力される電圧Ｖｂの波形を示している。
【００５３】
図１０は、図８の整流回路のバックゲートに流れる電流を示した図である。図に示す波形ｃ３は図８の整流回路のバックゲートに流れる電流の波形を示している。
図８の整流回路において、電圧Ｖａが電圧Ｖｂより大きい場合、トランジスタＭ１１はオンし、ソース−ドレイン方向に電流が流れる。これによって、コンデンサＣ１２に電荷が充電される。電圧Ｖａが電圧Ｖｂより小さい場合は、トランジスタＭ１１はオフし、電流が流れない。電圧Ｖｂは、コンデンサＣ１２に電荷が充電されているので、図９の波形ｃ２に示すように一定に保たれる。
【００５４】
また、電圧Ｖａが電圧Ｖｂより大きく、電圧Ｖａが電圧Ｖｂに対し、寄生ダイオードＤ１１のしきい値電圧分大きいと、寄生ダイオードＤ１１はオンする。これによって、図１０の波形ｃ３に示すように、バックゲートに電流が流れる。このように、トランジスタＭ１１のバックゲートとドレインを直接接続した場合、バックゲートに電流が流れ、トランジスタＭ１１の信頼性を低下させてしまう。また、トランジスタＭ１１に電流が流れるとともに寄生ダイオードＤ１１にも電流が流れるため、ドレイン−ソース間に流れる電流の直線性を得ることができない。
【００５５】
図１１は、図３の整流回路においてバックゲートとソースを直接接続した場合の回路図である。図において図３と同じものには同じ符号を付し、その説明を省略する。図に示すように、整流回路はコンデンサＣ１１が省略され、バックゲートとソースが直接接続されている。バックゲートとソースが直接接続されているので、図３で示した寄生ダイオードＤ１１は省略される。
【００５６】
図１２は、図１１の整流回路に入力される電圧と出力される電圧を示した図である。図に示す波形ｄ１は図１１の整流回路に入力される電圧Ｖａの波形を示し、波形ｄ２は出力される電圧Ｖｂの波形を示している。
【００５７】
図１３は、図１１の整流回路のバックゲートに流れる電流を示した図である。図に示す波形ｄ３は図１１の整流回路のバックゲートに流れる電流の波形を示している。
図１１の整流回路において、電圧Ｖａが電圧Ｖｂより大きい場合、トランジスタＭ１１はオンし、ソース−ドレイン方向に電流が流れる。寄生ダイオードＤ１２には、逆方向の電圧が印加されるので、図１３の波形ｄ３に示すようにバックゲートには電流は流れない。なお、電圧Ｖｂは、コンデンサＣ１２に電荷が充電されているので、図１２の波形ｄ２に示すように一定に保持される。
【００５８】
電圧Ｖａが電圧Ｖｂより小さい場合は、トランジスタＭ１１はオフし、電流が流れない。一方、寄生ダイオードＤ１２には、正方向の電圧が印加され、この電圧が寄生ダイオードＤ１２のしきい値電圧を超えると、図１３の波形ｄ３に示すようにバックゲートに電流が流れる。なおこの場合、電圧Ｖｂは、図１２の波形ｄ２に示すようにコンデンサＣ１２に充電されている電荷によって一定となるように保持されている。このように、トランジスタＭ１１のバックゲートとソースを直接接続した場合、バックゲートに電流が流れ、トランジスタＭ１１の信頼性を低下させてしまう。
【００５９】
図１４は、図３の整流回路に入力される電圧と出力される電圧を示した図である。図に示す波形ｅ１は図３の整流回路に入力される電圧Ｖａの波形を示し、波形ｅ２は出力される電圧Ｖｂの波形を示している。また、波形ｅ３はバックゲートに印加される電圧Ｖｂｇの波形を示している。
【００６０】
図１５は、図３の整流回路のバックゲートに流れる電流を示した図である。図に示す波形ｅ４は図３の整流回路のバックゲートに流れる電流の波形を示している。
図３の整流回路において、電圧Ｖａが電圧Ｖｂより大きい場合、トランジスタＭ１１はオンし、ソース−ドレイン方向に電流が流れる。またこのとき、電圧Ｖｂｇが電圧Ｖａより寄生ダイオードＤ１１のしきい値電圧分小さければ、寄生ダイオードＤ１１はオンし、電流が流れる。しかし、電圧Ｖｂｇは、バックゲートとドレインが直接接続される場合に比べ、コンデンサＣ１１によって引き上げられるので、寄生ダイオードＤ１１に電流が流れにくくなる。なお、電圧Ｖａの最初の立ち上がりは、図１５の波形ｅ４に示すように、コンデンサＣ１１を介して電流が流れる。
【００６１】
電圧Ｖａが電圧Ｖｂより小さい場合は、トランジスタＭ１１はオフする。またこのとき、寄生ダイオードＤ１１には、逆方向の電圧が印加されているので、バックゲートに電流は流れない。
【００６２】
図３の整流回路のバックゲートを流れる電流は、図１５の波形ｅ４で示すように、図１０の波形ｃ３、図１３の波形ｄ３と比べ十分小さい。従って、電流は、ほとんどトランジスタＭ１１を流れるため、ドレイン−ソース間を流れる電流の直線性を向上させることができる。また、バックゲートに電流がほとんど流れないため、トランジスタＭ１１の信頼性を向上させることができる。
【図面の簡単な説明】
【００６３】
【図１】第１の実施の形態に係る整流回路の回路図である。
【図２】図１の各部の電圧波形を示した図である。
【図３】第２の実施の形態に係る整流回路の回路図である。
【図４】図３の各部の電圧波形を示した図である。
【図５】第３の実施の形態に係る整流回路の回路図である。
【図６】第４の実施の形態に係る整流回路の回路図である。
【図７】本発明の整流回路を適用したＩＣカードのブロック図である。
【図８】図３の整流回路においてバックゲートとドレインを直接接続した場合の回路図である。
【図９】図８の整流回路に入力される電圧と出力される電圧を示した図である。
【図１０】図８の整流回路のバックゲートに流れる電流を示した図である。
【図１１】図３の整流回路においてバックゲートとソースを直接接続した場合の回路図である。
【図１２】図１１の整流回路に入力される電圧と出力される電圧を示した図である。
【図１３】図１１の整流回路のバックゲートに流れる電流を示した図である。
【図１４】図３の整流回路に入力される電圧と出力される電圧を示した図である。
【図１５】図３の整流回路のバックゲートに流れる電流を示した図である。
【図１６】トランジスタの構造を示した図である。
【図１７】ＮＭＯＳトランジスタで構成された整流回路の回路図である。
【図１８】図１７の整流回路の電圧−電流特性を示した図である。
【図１９】ＮＭＯＳトランジスタで構成された別の整流回路の回路図である。
【図２０】図１９のトランジスタの電圧−電流特性を示した図である。
【図２１】図１９のダイオードの電圧−電流特性を示した図である。
【図２２】図１９の整流回路の電圧−電流特性を示した図である。
【図２３】ＰＭＯＳトランジスタで構成された整流回路の回路図である。
【図２４】ＰＭＯＳトランジスタで構成された別の整流回路の回路図である。
【符号の説明】
【００６４】
Ｍ１，Ｍ１１，Ｍ２１  トランジスタ
Ｄ１，Ｄ２，Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２  寄生ダイオード
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２  コンデンサ
Ｃｐ  寄生コンデンサ
Ｒ１  抵抗
Ｅ  電源
【図１】
2006101671.tif 000003
【図２】
2006101671.tif 000004
【図３】
2006101671.tif 000005
【図４】
2006101671.tif 000006
【図５】
2006101671.tif 000007
【図６】
2006101671.tif 000008
【図７】
2006101671.tif 000009
【図８】
2006101671.tif 000010
【図９】
2006101671.tif 000011
【図１０】
2006101671.tif 000012
【図１１】
2006101671.tif 000013
【図１２】
2006101671.tif 000014
【図１３】
2006101671.tif 000015
【図１４】
2006101671.tif 000016
【図１５】
2006101671.tif 000017
【図１６】
2006101671.tif 000018
【図１７】
2006101671.tif 000019
【図１８】
2006101671.tif 000020
【図１９】
2006101671.tif 000021
【図２０】
2006101671.tif 000022
【図２１】
2006101671.tif 000023
【図２２】
2006101671.tif 000024
【図２３】
2006101671.tif 000025
【図２４】
2006101671.tif 000026