(57)【要約】【課題】表示装置の消費電力を低減する。【解決手段】制御回路（ディスプレイコントローラ）において、ディスプレイに既に入力された第１の信号と第１の信号の次に入力される第２の信号を比較し、最適なディスプレイ制御方法を選択し、制御信号、画像データをディスプレイに入力しまたは停止する。【選択図】図１
2006146089.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を有し、点灯時間の長さで階調を表現する表示装置において、
第１乃至第４の信号、第１および第２のメモリ、読み取り装置、及び書き込み装置を有する制御回路を有し、
前記第１の信号は垂直方向同期信号の状態を表し、
前記第２の信号は水平方向同期信号を表し、
前記第３の信号は前記第１の信号がもたらすタイミングにしたがって、前記第１のメモリ及び前記第２のメモリへの書き込みと読み込みの役割を決定し、前記第１の書き込み信号の開始毎に前記第１のメモリ及び前記第２のメモリの役割を入れ替え、
前記第４の信号は前記第１の書き込み信号と前記第２のの水平方向同期信号の状態によって決定し、
前記第１の書き込み信号が書き込み開始かつ前記第２の水平方向同期信号が読み込み開始の場合、第４の信号は読み込み開始の状態になり、
前記第１の書き込み信号が書き込み開始かつ前記第２の水平方向同期信号が読み込み待機の場合、第４の信号は読み込み待機の状態になり、
第１のメモリが読み込みで第２のメモリが書き込み、または第１のメモリが書き込み第２のメモリが読み込みの状態によって、読み取り装置及び書き込み装置の同期をとることを特徴とする表示装置。
【請求項２】
発光素子を有し、点灯時間の長さで階調を表現する表示装置において、
表示装置は、第１のメモリと第２のメモリと、映像信号をシリアルからパラレルに変換する変換回路と、第１のスイッチと第２のスイッチを有し、
映像信号は前記変換回路によってパラレルに変換された後前記第１のスイッチを介して前記第１のメモリまたは前記第２のメモリに入力され、
前記第１のメモリまたは前記第２のメモリの出力信号は前記第２のスイッチを介してディスプレイに入力されることを特徴とする表示装置。
【請求項３】
請求項１又は請求項２に記載の表示装置を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は消費電力を低減できる表示装置の制御方法及びその表示装置に関する。特に、有機エレクトロルミネッセンス（EL）素子等の自発光素子を用い、制御回路（コントローラ）を備えたアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
発光素子を画素毎に配置し、それらの発光素子の発光を制御することによって、画像の表示を行う従来の表示装置について以下に説明する。
【０００３】
ここで本明細書中では、発光素子は、電界が生じると発光する有機化合物層を、陽極及び陰極で挟んだ構造を有する素子（EL素子）を示すものとして説明を行うが、この構造に限定されない。
【０００４】
また、本明細書中において、発光素子とは、一重項励起子から基底状態に遷移する際の発光（蛍光）を利用するものと、三重項励起子から基底状態に遷移する際の発光（燐光）を利用するものの両方を示すものとして説明を行う。
【０００５】
有機化合物層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。発光素子は、基本的に、陽極／発光層／陰極の順に積み重ねた構造で示されるが、この他に、陽極／正孔注入層／発光層／電子注入層／陰極の順に積み重ねた構造や、陽極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／陰極の順に積み重ねた構造などがある。
【０００６】
表示装置の画素部における各画素に、薄膜トランジスタ（以下、ＴＦＴと表記する）が配置されている。ここでは、画素毎に２つのＴＦＴを配置し、各画素の発光素子の発光を制御する手法について説明する。
【０００７】
図８に、表示装置の画素部の構成を示す。画素部２７００には、ソース信号線Ｓ１〜Ｓｘ、ゲート信号線Ｇ１〜Ｇｙ、電源供給線Ｖ１〜Ｖｘが配置され、ｘ（ｘは自然数）列ｙ（ｙは自然数）行の画素が配置されている。各画素２７０５は、スイッチング用ＴＦＴ２７０１と、駆動用ＴＦＴ２７０２と、保持容量２７０３と、発光素子２７０４をそれぞれ有している。
【０００８】
画素は、ソース信号線Ｓ１〜Ｓｘのうちの１本Ｓと、ゲート信号線Ｇ１〜Ｇｙのうちの１本Ｇと、電源供給線Ｖ１〜Ｖｘのうちの１本Ｖと、スイッチング用ＴＦＴ２７０１と、駆動用ＴＦＴ２７０２と、保持容量２７０３と、発光素子２７０４とによって構成されている。
【０００９】
スイッチング用ＴＦＴ２７０１のゲート電極は、ゲート信号線Ｇに接続され、スイッチング用ＴＦＴ２７０１のソース領域とドレイン領域は、一方はソース信号線Ｓに接続され、もう一方は、駆動用ＴＦＴ２７０２のゲート電極もしくは、保持容量２７０３の一方の電極に接続されている。駆動用ＴＦＴ２７０２のソース領域とドレイン領域は、一方は、電源供給線Ｖに接続され、もう一方は、発光素子２７０４の陽極もしくは陰極に接続されている。保持容量２７０３の２つの電極のうち、駆動用ＴＦＴ２７０２及びスイッチング用ＴＦＴ２７０１に接続されていない側は、電源供給線Ｖに接続されている。
【００１０】
ここで本明細書中では、駆動用ＴＦＴ２７０２のソース領域もしくはドレイン領域が、発光素子２７０４の陽極と接続されている場合、発光素子２７０４の陽極を画素電極と呼び、陰極を対向電極と呼ぶ。一方、駆動用ＴＦＴ２７０２のソース領域もしくはドレイン領域が、発光素子２７０４の陰極と接続されている場合、発光素子２７０４の陰極を画素電極と呼び、陽極を対向電極と呼ぶ。
【００１１】
また、電源供給線Ｖに与えられる電位を電源電位といい、対向電極に与えられる電位を対向電位と呼ぶことにする。
【００１２】
スイッチング用ＴＦＴ２７０１及び駆動用ＴＦＴ２７０２は、ｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでも構わないが、発光素子２７０４の画素電極が陽極の場合、駆動用ＴＦＴ２７０２は、ｐチャネル型ＴＦＴが望ましく、スイッチング用ＴＦＴ２７０１は、ｎチャネル型ＴＦＴが望ましい。一方、画素電極が、陰極の場合、駆動用ＴＦＴ２７０２は、ｎチャネル型ＴＦＴが望ましく、スイッチング用ＴＦＴ２７０１は、ｐチャネル型ＴＦＴが望ましい。
【００１３】
上記構成の画素において、画像を表示する際の動作を以下に説明する。
【００１４】
ゲート信号線Ｇに信号が入力されて、スイッチング用ＴＦＴ２７０１のゲート電極の電位が変化し、ゲート電圧が変化する。こうして導通状態となったスイッチング用ＴＦＴ２７０１のソース・ドレイン間を介して、ソース信号線Ｓより駆動用ＴＦＴ２７０２のゲート電極に信号が入力される。また、保持容量２７０３に信号が保持される。駆動用ＴＦＴ２７０２のゲート電極に入力された信号によって、駆動用ＴＦＴ２７０２のゲート電圧が変化し、ソース・ドレイン間が導通状態となる。電源供給線Ｖの電位が、駆動用ＴＦＴ２７０２を介して、発光素子２７０４の画素電極に与えられる。こうして、発光素子２７０４は発光する。
【００１５】
このような構成の画素において、階調を表現する手法について説明する。階調の表現の方法には、大きくわけて、アナログ方式とデジタル方式とがある。アナログ方式と比べて、デジタル方式は、ＴＦＴのばらつきに強い点で有利である。ここでは、デジタル方式の階調表現方法に注目する。デジタル方式の階調表現方法として、時間階調方式が挙げられる。時間階調方式の駆動方式について、以下に詳しく説明する。
【００１６】
この方式の駆動方法では、表示装置の各画素が発光する期間を制御することによって、階調を表現する手法である。１画像を表示する期間を１フレーム期間とすると、１フレーム期間は、複数のサブフレーム期間に分割される。
【００１７】
サブフレーム期間毎に、点灯もしくは非点灯とし、つまり、各画素の発光素子を発光させる、またはさせないかによって、１フレーム期間あたりに発光素子が発光する期間を制御し、各画素の階調が表現される。
【００１８】
この時間階調方式の駆動方法について、図９のタイミングチャートを用いて詳しく説明する。なお、図９においては、４ビットのデジタル映像信号を用いて階調を表現する場合の例を示す。なお、画素及び画素部の構成としては、図８に示したものを参照する。ここで、対向電位は、外部電源（図示せず）によって、電源供給線Ｖ１〜Ｖｘの電位（電源電位）と同じ程度の電位か、電源供給線Ｖ１〜Ｖｘの電位との間に、発光素子２７０４が発光する程度の電位差かを有するように切り換えることができる。
【００１９】
１フレーム期間Ｆは、複数のサブフレーム期間ＳＦ１〜ＳＦ４に分割される。第１のサブフレーム期間ＳＦ１において、はじめにゲート信号線Ｇ１が選択され、ゲート信号線Ｇ１にゲート電極が接続されたスイッチング用ＴＦＴ２７０１を有する画素においてそれぞれ、ソース信号線Ｓ１〜Ｓｘからデジタル映像信号が入力される。この入力されたデジタル映像信号によって、各画素の駆動用ＴＦＴ２７０２は、オンの状態もしくはオフの状態となる。
【００２０】
ここで本明細書中では、ＴＦＴがオンの状態とは、そのゲート電圧によって、ソース・ドレイン間が導通状態であることを示すとする。また、ＴＦＴがオフの状態とは、そのゲート電圧によって、ソース・ドレイン間が、非道通状態であることを示すとする。
【００２１】
このとき、発光素子２７０４の対向電位は、電源供給線Ｖ１〜Ｖｘの電位（電源電位）とほぼ等しく設定されているので、駆動用ＴＦＴ２７０２がオンの状態となった画素においても発光素子２７０４は発光しない。全てのゲート信号線Ｇ１〜Ｇｙについて以上の動作を繰り返し、書き込み期間Ｔａ１が終了する。なお、第１のサブフレーム期間ＳＦ１の書き込み期間をＴａ１と呼ぶ。一般に第ｊ（ｊは自然数）のサブフレーム期間の書き込み期間をＴａｊと呼ぶことにする。
【００２２】
書き込み期間Ｔａ１が終了すると対向電位が、電源電位との間に発光素子２７０４が発光する程度の電位差を有するように変化する。こうして表示期間Ｔｓ１が始まる。なお、第１のサブフレーム期間ＳＦ１の表示期間をＴｓ１と呼ぶ。一般に第ｊ（ｊは自然数）のサブフレーム期間の表示期間をＴｓｊと呼ぶことにする。表示期間Ｔｓ１において、各画素の発光素子２７０４は、入力された信号に応じて、発光もしくは非発光の状態となる。
【００２３】
上記動作を全てのサブフレーム期間ＳＦ１〜ＳＦ４について繰り返し、１フレーム期間Ｆ１が終了する。ここで、サブフレーム期間ＳＦ１〜ＳＦ４の表示期間Ｔｓ１〜Ｔｓ４の長さを適宜設定し、１フレーム期間Ｆあたりで、発光素子２７０４が発光したサブフレーム期間の表示期間の累計によって階調を表現する。つまり、１フレーム期間中の点灯時間の総和をもって階調を表現する。
【００２４】
一般に、ｎビットのデジタルビデオ信号を入力して、２n階調を表現する手法について説明する。このとき、例えば、１フレーム期間をｎ個（ｎ≧２）のサブフレーム期間ＳＦ１〜ＳＦｎに分割し、各サブフレーム期間ＳＦ１〜ＳＦｎの表示期間Ｔｓ１〜Ｔｓｎの長さの比が、Ｔｓ１：Ｔｓ２：・・・：Ｔｓｎ−１：Ｔｓｎ＝２0：２‐1：・・・：２‐n+2：２‐n+1となるように設定する。なお、書き込み期間Ｔａ１〜Ｔａｎの長さは同じである。
【００２５】
１フレーム期間中に発光素子２７０４において、発光状態が選択された表示期間Ｔｓの総和を求めることによって、そのフレーム期間におけるその画素の階調が決まる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ８とＴｓ７において画素が発光した場合には１％の輝度が表現でき、Ｔｓ６とＴｓ４とＴｓ１を選択した場合には６０％の輝度が表現できる。
【００２６】
このような時間階調で表示するためには時間階調用に信号を変換する回路が必要である。従来用いられている制御回路（コントローラ）の概略図は特許文献１の図２に示され、特許文献１の図２に示す制御回路はデータを記憶するメモリＡおよびメモリＢ、データを読み取り、メモリへの書き込みを行う論理回路（Ｗ−ＬＯＧＩＣ）、メモリからの読み取りを行い、出力を行う論理回路（Ｒ−ＬＯＧＩＣ）から構成される。
【００２７】
図５に従来の制御回路のタイムチャートを示す。Ｗ−ＬＯＧＩＣに入力されたデジタルデータを時間階調方式に合わせたデータにするために、メモリＡおよびメモリＢを使って、交互にデータの書き込み及び読み取りを行う。
【００２８】
Ｒ−ＬＯＧＩＣがメモリＡに記憶された信号の読み出しを行うと、同時にメモリＢにＷ−ＬＯＧＩＣを介して次のフレーム期間に対応するデジタルビデオ信号が入力され、記憶され始める。
【００２９】
このように、制御回路は、それぞれ１フレーム期間分ずつのデジタルビデオ信号を記憶することができるメモリＡ及びメモリＢを有し、このメモリＡとメモリＢとを交互に用いて、デジタルビデオ信号をサンプリングする。
【００３０】
このとき、従来の方法ではメモリＡまたはメモリＢに書き込んだ後、再び読み取り信号が来るまでＷａｉｔ（待機）状態に置かれる。また、メモリＡおよびメモリＢの書き込みと読み取りの機能変換はより時間のかかる読み取り側にタイミングを合わせて行う（図５）。
【特許文献１】特開２００４−１６３９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
従来は、画像データの値に関係なく、制御回路からディスプレイに表示データとして入力されていた。このため表示する画像データの入力が同じ場合であってもディスプレイに入力され、制御回路のバッファ部や、ディスプレイ信号のラッチ、シフトレジスタ部は、常に同じ駆動をしていた。
【００３２】
よって、表示データの値から制御信号を見た場合、必要でない動作があった。制御信号の最適化が行なわれていない為である。その結果として不必要な電力を消費してしまう課題があった。
【課題を解決するための手段】
【００３３】
制御回路（ディスプレイコントローラ）においてディスプレイにすでに入力された第１の信号と次に入力する第２の信号を比較し最適なディスプレイ制御方法を選択し、制御信号、画像データをディスプレイに入力しまたは停止する。
【００３４】
第１および第２の信号比較の結果、ディスプレイ内に入力されたＮ行目（Ｎは自然数）の画像データとＮ＋１行目の画像データが一致した場合は、すでにディスプレイにラッチされた画像データを画素に書込み、新たに制御回路（ディスプレイコントローラ）からの画像データ入力を行わない。また、ディスプレイも画像データをラッチしない。この動作によって制御回路（ディスプレイコントローラ）のバッファの駆動数を減らし、またディスプレイ内の第１の画像データラッチ１段目、画像データのシフトレジスタ、1行分の画像データをラッチする第2の画像データラッチ２段目、の動作を止め消費電力を少なくする事が出来る。
【００３５】
１フレームが必要とする階調数より、階調数を表現するのに最低限必要なサブフレームを選択して制御回路（ディスプレイコントローラ）からディスプレイの制御をおこなう。
【発明の効果】
【００３６】
表示装置において、本発明の制御回路を用いる事により、表示装置の消費電力を減らす効果があり、また同時に制御回路（ディスプレイコントローラ）のバッファ部の動作が減り、電力消費を減らす効果がある。
【発明を実施するための最良の形態】
【００３７】
図１に、本発明の表示装置の一例をブロック図で示す。
【００３８】
ディスプレイ１０２は、ソース信号線駆動回路１０３、ゲート信号線駆動回路１０７及び画素部１０８から構成されている。  またソース信号線駆動回路１０３は、シフトレジスタ１０４、ラッチ１段目（１段目のラッチ回路）１０５、ラッチ２段目（２段目のラッチ回路）１０６から構成されている。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような回路構成に限定するものではない。  画像データ、ソースクロック信号Ｓ＿ＣＬＫ、ソーススタート信号Ｓ＿ＳＰ、ゲートクロック信号Ｇ＿ＣＬＫ、ゲートスタート信号Ｇ＿ＳＰの信号は、制御回路（ディスプレイコントローラ）から出力される。  なお、図１において制御回路（ディスプレイコントローラ）はディスプレイに含まれていないが、ディスプレイ内部に含まれていてもよい。
【００３９】
ディスプレイ１０２の回路動作は、初めにソースクロック信号Ｓ＿ＣＬＫに同期して制御回路（ディスプレイコントローラ）１０１によって画像処理された信号である画像データがシフトレジスタに入力される。シフトレジスタ１０４は、制御回路（ディスプレイコントローラ）１０１から出力されたソーススタート信号Ｓ＿ＳＰによってシフトを繰り返し始め一行分のデータを蓄える。蓄えた一行分のデータはラッチ１段目に反映される。
【００４０】
次に、シフトレジスタ１０４の最後尾から出力される信号によってラッチ１段目の１行分データがラッチ２段目に格納される。ラッチ２段目の１行分データは、制御回路（ディスプレイコントローラ）１０１から出力されるＳ＿ＳＰ信号によって画素部１０８に反映される。
【００４１】
画素部１０８は、制御回路（ディスプレイコントローラ）１０１から出力されるゲートクロック信号Ｇ＿ＣＬＫに同期して行を選択し、行選択はゲートスタート信号Ｇ＿ＳＰによって開始する。
【００４２】
図２に、本発明の制御回路（ディスプレイコントローラ）の一例をブロック図で示す。
【００４３】
制御回路（ディスプレイコントローラ）２０１は、メモリＡ２０２、メモリＢ２０３、画像データの読込手段２０４、メモリセレクタ２０５、画像データの受信手段２０６、画像データ処理手段２０７、シフトレジスタ２０８、ラッチ１段目（１段目のラッチ回路）２０９、ラッチ２段目（２段目のラッチ回路）２１０、ラッチデータの比較手段２１１、比較結果をもとにディスプレイに入力する信号を決める手段２１２から構成されている。
【００４４】
また、制御回路（ディスプレイコントローラ）２０１に入力される画像データはＣＰＵ２１４から出力される。
【００４５】
制御回路（ディスプレイコントローラ）２０１の動作を説明する。ＣＰＵ２１４から画像データを画像データの受信手段２０６が受信する。受信した画像データは、画像データの処理に加えてメモリＡ又はメモリＢにデータを書き込む手段２０７にて処理される。このとき画像データの処理及びメモリにデータを書き込む手段２０７用と画像処理されたデータの読込手段２０４用のメモリＡ２０２及びメモリＢ２０３は、メモリセレクタ２０５によって書き込み用及び読込用の役目を決定される。
【００４６】
画像処理されたデータの読込手段２０４よりシフトレジスタ２０８にデータが入力され、一行分のデータが格納されるまでシフトしていく。シフトされた一行分のデータは、ラッチ１段目にわたされ、ラッチ１段目にデータが格納されると同時にラッチ１段目の１行分のデータをラッチ２段目２１０に引き渡す。
【００４７】
次にラッチ１段目２０９とラッチ２段目２１０のデータ比較を手段２１１によって行う。比較データは、ディスプレイに入力する信号を決める手段２１２に渡され、手段２１２は比較データによってディスプレイ２１３に入力される信号を決定する。
【００４８】
このときラッチ１段目とラッチ２段目のデータを比較する手段２１１による比較結果が同じ場合は、ソーススタート信号Ｓ＿ＳＰを止め、画像データをＨｉｇｈ（または、Ｌｏｗ）に固定する。これによりソース信号駆動回路１０３のシフトレジスタ１０４が受信する動作、一行分のデータを格納するためにシフトするシフトレジスタ１０４の動作、シフトレジスタ１０４の一行分データをラッチ１段目に反映する動作及びラッチ１段目をラッチ２段目にデータを引き渡す動作を停止させる。また、すでにラッチ２段目１０６に格納された１行分の画像データを画素部１０８の選択された行に書き込む。このようにして動作を停止させることにより、消費電力を減らすことができる。
【００４９】
一方、比較結果が異なる場合、Ｓ＿ＳＰ信号及び読み出した画像データがディスプレイ２１３に入力される。
【００５０】
図３は、本発明の制御回路（ディスプレイコントローラ）からディスプレイに入力される信号Ｓ＿ＳＰ及び画像データについて判定することを示す図であり、ある任意のＮ行目（Ｎは自然数）よりＮ＋５行目までの６行分の画像データを表している。
【００５１】
Ｎ行目とＮ＋１行目の書き込む画像データが同じ場合、外部から入力される画像データをラッチ回路に入力させないようにして、１段目のラッチ回路の動作を停止させる。また、Ｎ＋１行目の書き込みは、Ｎ行目と同じなので、２段目のラッチ回路のデータを画素に書き込む。
【００５２】
図３によると、Ｎ行目とＮ＋１行目及びＮ＋３行目とＮ＋４行目の画像データが一致している。よってＮ＋１行目とＮ＋３行目の行を書き込む時は、行の書込開始信号であるＳ＿ＳＰ信号を入力しない。Ｓ＿ＳＰ信号の停止により、図１に示すソース信号線駆動回路１０３のシフトレジスタ１０４、ラッチ１段目、ラッチ２段目の動作が停止する。
また、Ｎ＋２行目、Ｎ＋３行目及びＮ＋５行目は、前行と画像データが異なるのでＳ＿ＳＰ信号が入力され、シフトレジスタ１０４、ラッチ１段目、ラッチ２段目、及びラッチ２段目の画像データを画素部１０８に書き込む動作を行う。
【００５３】
図４は、制御回路（ディスプレイコントローラ）からディスプレイに入力される制御信号、及び画像データの波形を示している。Ｎ行、Ｎ＋１行、Ｎ＋２行、Ｎ＋３行、Ｎ＋４行、Ｎ＋５行は図３に示す行に対応している。
【００５４】
本発明は、ＥＬ表示装置、液晶表示装置、背面投影型表示装置（リアプロジェクター）、及びＰＤＰ（プラズマディスプレイ）の線順次による描画時に効果がある。なお、ラッチ１段目とラッチ２段目の比較を行うことからデジタル方式が好ましいが、アナログ方式及びデジタル方式に限定するものではない。
【実施例１】
【００５５】
本実施例では、有機ＥＬ（ＯＬＥＤ）素子を用いた表示用パネルに出力する制御回路の構成の一例を、図６を用いて説明する。
【００５６】
制御回路６０１には１８ビット（６ビット×ＲＧＢ）のＶｉｄｅｏ＿Ｄａｔａ（画像データ）と制御信号が入力される。Ｖｉｄｅｏ＿Ｄａｔａが入力されてからディスプレイ６０８に出力するまでの動作を説明する。
【００５７】
各行の読み込みの制御はＶＣＬＫ（周期６８．６μｓ）で行なわれる。まずＳＹＮＣ信号が入力される事でＶｉｄｅｏ＿Ｄａｔａの入力が始まる。ＳＹＮＣ信号が入力された後一定期間のオフ期間を経てＷ−ＬＯＧＩＣ６０４にＶｉｄｅｏ＿Ｄａｔａの入力が始まる。ＶＣＬＫ半周期につき１行分のＶｉｄｅｏ＿Ｄａｔａが読み取られる。２２０行分の入力が終わると一定期間のオフ期間を経て再びＳＹＮＣ信号が入力されＶｉｄｅｏ＿Ｄａｔａが入力される。全面の入力周期は１６．６６９８ｍｓ（ＶＣＬＫ２４３周期分、1秒間に６０周期）である。
【００５８】
一行内の各ブロックへの読み込みの制御はＨＣＬＫ（周期４００ｎｓ）で行なわれる。Ｖｉｄｅｏ＿ＥｎａｂｌｅがＨｉｇｈの期間中Ｖｉｄｅｏ＿Ｄａｔａを読み出す。１行分、すなわち１７６ブロック分のデータを読み終わると一定期間のオフ期間（Ｖｉｄｅｏ＿ＥｎａｂｌｅがＬｏｗ）を経て次の行のＶｉｄｅｏ＿Ｄａｔａを読み出す。これを２２０行分繰り返すことで一画面分のデータとなる。
【００５９】
一方、制御回路６０１にはメモリＡ６０６およびメモリＢ６０７が接続され、SYNC信号が入力毎にＲＡＭ＿ＳＥＬＥＣＴの値を反転させる。
【００６０】
制御回路からの信号ＲＡＭ＿ＳＥＬＥＣＴによってどちらのメモリに書き込む、また読み取るかを決定する。
【００６１】
制御回路には６×１６×３＝２８８個のフリップフロップによって構成され、各フリップフロップはある点での一色分のデータ（６ビット）を格納する事ができる。データはＨＣＬＫによって順次隣のフリップフロップに移動され、１６ブロック分のデータが揃うと２８８個のレジスタに格納され、ＲＡＭ＿ＳＥＬＥＣＴによって決められたメモリに書き込まれる。
【００６２】
パネル６０８の表示は時間階調で行うために、メモリＡ６０６またはメモリＢ６０７に書き込まれたデータはパネル出力用に並び替えを行い、順次パネル６０８に出力される。Ｒ−ＬＯＧＩＣ６０３はパネル出力用に並び替えられた全面分のデータをメモリＡ６０６またはメモリＢ６０７内から読み込み、パネル６０８に出力する。Ｗ−ＬＯＧＩＣ６０２は、パネル出力用に並び替えられた全面分のデータをメモリＡ６０６またはメモリＢ６０７に書き込む。
【００６３】
パネル６０８に表示する際には、ビデオ信号データは４（アドレス）×ＲＧＢ（３色）=１２ビット単位で取り扱う。Ｇ１＿ＣＫ、Ｇ２＿ＣＫ、Ｇ１＿ＣＫＢ、Ｇ２＿ＣＫＢはそれぞれ周期１２μｓのクロックである。Ｇ１＿ＣＫ、Ｇ１＿ＣＫＢが立ちあがる、または立ち下がるタイミングでビデオ信号データが入力される行が移動する。
【００６４】
Ｇ１＿ＳＰが立ち下がってからから２周期（２４μｓ）後に上の行から順に書き込みが行なわれる。２２０行分書き込みが終わると一画面分の表示となるが、次の画面の表示の前に書き込みを遅らせるために４周期（４８μｓ）分のダミーサイクルが入る。また、必要によって書き込みの消去を行うときにはＧ２＿ＳＰを立ちあげる。
【００６５】
Ｓ＿ＣＫ、Ｓ＿ＣＫＢは周期２００ｎｓのクロックである。Ｓ＿ＣＫ、Ｓ＿ＣＫＢが立ちあがる、または立ち下がるタイミングでＶｉｄｅｏ＿Ｄａｔａが入力されるブロックが移動する。Ｇ１＿ＣＬＫが立ち上がるもしくは立ち下がってから４周期（８００ｎｓ）後にＳ＿ＬＡＴがＨｉｇｈになって電荷の保持を行い、続いてＳ＿ＳＰがＨｉｇｈからＬｏｗになるときにビデオ信号データの入力が始まる。入力は４アドレス毎に行うので、４４回繰り返す事で１行分の書き込みが終了する。
【００６６】
Ｗ−ＬＯＧＩＣ６０２とＲ−ＬＯＧＩＣ６０３の動作は発振子６０９からのＰＬＬ（位相同期回路、Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）６１０を通したクロックを入力することによって行っている。また、メモリＡ６０６及びメモリＢ６０７への書き込み及び読み取りのタイミングは、制御回路内のロジック（ＴＯＰ）６１１を通したクロックの立ちあがり及び立ち下がりを使用している。
【００６７】
Ｗ−ＬＯＧＩＣ６０２及びＲ−ＬＯＧＩＣ６０３は公知のＬＳＩを用いても良いし、ＦＰＧＡを用いることもできる。
【００６８】
本明細書に開示する発明は、Ｗ−ＬＯＧＩＣ６０２とＲ−ＬＯＧＩＣ６０３とTOP６１１およびメモリＡ６０６とメモリＢ６０７、そしてメモリを選択するＳｅｌｅｃｔｏｒ６０４と６０５とに用いられている。
【実施例２】
【００６９】
本実施例においては、実施例１を用いた制御回路による有機ＥＬ（ＯＬＥＤ）素子を用いた表示装置の一例を図７に示す。
【００７０】
表示装置はパネル（基板）７００、制御回路７０１、ソース信号線駆動回路７０２、ゲート信号線駆動回路７０３及び７０４、表示部７０５、メモリ（ＳＲＡＭ）７０６、ＦＰＣ７０７とコネクタ７０８よりなる。表示装置の各回路７０１〜７０４及びメモリ７０６はパネル７００上に形成もしくはパネル外部から接続される。
【００７１】
動作の説明を行う。ＦＰＣ７０７からコネクタ７０８を通して送られたデータ及び制御信号は制御回路７０１に入力され、メモリ７０６でデータを出力用に並び替えられて再び制御回路７０１に送られる。制御回路７０１はデータ及び表示に用いる信号をソース信号線駆動回路７０２、ゲート信号線駆動回路７０３、７０４に送り、ＯＬＥＤ素子を用いた表示部７０５で表示を行う。
【００７２】
ソース信号線駆動回路７０２およびゲート信号線駆動回路７０３、７０４は公知のものを用いる事ができる。また、回路の構成によってはゲート信号線駆動回路は一つでもよい。
【００７３】
本明細書に開示する発明は、制御回路７０１に用いられる。
【実施例３】
【００７４】
本実施例においては、実施例１を用いた制御回路によるＯＬＥＤ素子を用いた表示装置のうち、実施例２とは異なる一例を図１２に示す。
【００７５】
表示装置９００は、制御回路９０１、ソース信号線駆動回路９０２、ゲート信号線駆動回路９０３及び９０４、表示部９０５、メモリ９０６、ＦＰＣ９０７よりなるとコネクタ９０８よりなる。表示装置の各回路９０１〜９０４はパネル９００上に形成もしくはパネルの外部から接続される。
【００７６】
動作の説明を行う。ＦＰＣ９０７からコネクタ９０８を通して送られたデータ及び制御信号は制御回路９０１に入力されたのちに、データをＦＰＣ９０７内のメモリ９０６に戻してデータを出力用に並べ替えられ、再び制御回路９０１に送られる。制御回路９０１はデータ及び表示に用いる信号をソース信号線駆動回路９０２、ゲート信号線駆動回路９０３、９０４に送り、ＯＬＥＤ素子を用いた表示部９０５で表示を行う。
【００７７】
実施例２との違いは、メモリ９０６がＦＰＣ９０７内に組み込まれている点である。この事により、表示装置の小型化を図ることができる。
【００７８】
実施例２と同様、ソース信号線駆動回路９０２、およびゲート信号線駆動回路９０３、９０４は公知のものを用いる事ができる。また、回路の構成によってはゲート信号線駆動回路は一つでもよい。
【００７９】
本明細書に開示する発明は、制御回路９０１に用いられる。
【実施例４】
【００８０】
本実施例においては、実施例１乃至３とは異なる構成によるＯＬＥＤ素子を用いたディスプレイに出力する制御回路の構成の一例を図１０を用いて説明する。
【００８１】
時間階調表示はアナログ表示に比較して、必然的に動作周波数が高くなる。一般に高画質を得るためには、擬似輪郭の発生を抑える必要があり、そのためにはサブフレームを１０以上にする必要がある。そのため、動作周波数も１０倍以上にしなければならない。
【００８２】
このような動作周波数で駆動を行うためには使用するＳＲＡＭも高速動作が必要であり、高速用のＳＲＡＭ−ＩＣを使用する必要がある。
【００８３】
ところが、高速用のＳＲＡＭは保持時の消費電力が大きく、モバイル機器には適していない。また、低消費電力のＳＲＡＭを使用するためには周波数をもっと下げる必要がある。
【００８４】
図１０に示すように、デジタル映像信号をＳＲＡＭ１７０３、ＳＲＡＭ１７０４に書き込みをする前にデータをシリアルからパラレルに変更する、シリアル−パラレル変換回路１７０２を構成し、その後でスイッチ１７０６を介して書き込みを行う。なお、図１０において、１７０５はディスプレイ、１７０７はスイッチを示す。
【００８５】
このような対策をとることによって、呼び出し時も低周波数でパラレルな呼び出しが可能となるため、低消費電力ＳＲＡＭが低周波数で使用でき、モバイル機器の電力を下げる事ができる。
【実施例５】
【００８６】
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１２に示す。
【００８７】
図１１（Ａ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体１００１、支持台１００２、表示部１００３などによって構成されている。本発明は表示部１００３を有する表示装置の駆動回路に適用が可能である。
【００８８】
図１１（Ｂ）はビデオカメラであり、本体１０１１、表示部１０１２、音声入力１０１３、操作スイッチ１０１４、操作スイッチ１０１５、バッテリー１０１６、受像部１０１７などによって構成されている。本発明は表示部１０１７を有する表示装置の駆動回路に適用が可能である。
【００８９】
図１１（Ｃ）はノート型のパーソナルコンピュータであり、本体１０２１、筐体１０２２、表示部１０２３、キーボード１０２４などによって構成されている。本発明は表示部１０２３を有する表示装置の駆動回路に適用が可能である。
【００９０】
図１１（Ｄ）は携帯情報端末であり、本体１０３１、表示部１０３２、操作ボタン１０３３、外部インターフェイス１０３４などによって構成されている。本発明は表示部１０３２を有する表示装置の駆動回路に適用が可能である。
【００９１】
図１１（Ｅ）は音響再生装置、具体的には車載用のオーディオ装置であり、本体１０４１、表示部１０４２、操作スイッチ１０４３、１０４４などによって構成されている。本発明は表示部１０４２を有する表示装置の駆動回路に適用が可能である。また、今回は車載用オーディオ装置を例に上げたが、携帯型もしくは家庭用オーディオ装置に用いても良い。
【００９２】
図１１（Ｆ）はデジタルカメラであり、本体１０５１、表示部（Ａ）１０５２、接眼部１０５３、操作スイッチ１０５４、表示部（Ｂ）１０５５、バッテリー１０５６などによって構成されている。本発明は表示部（Ａ）１０５２および表示部（Ｂ）１０５５を有する表示装置の駆動回路に適用が可能である。
【００９３】
図１１（Ｇ）は携帯電話機であり、本体１０６１、音声出力部１０６２、音声入力部１０６３、表示部１０６４、操作スイッチ１０６５、アンテナ１０６６などによって構成されている。本発明は表示部１０６４を有する表示装置の駆動回路に適用が可能である。
【００９４】
これらの電子機器に使われる表示装置はガラス基板だけでなく耐熱性のプラスチック基板を用いることもできる。それによってより一層の軽量化を図ることができる。
【００９５】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【００９６】
本実施例は、本明細書に記載の実施形態及び実施例１乃至４と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【００９７】
【図１】本発明の表示装置のブロック図を示す図。
【図２】本発明の表示装置のブロック図を示す図。
【図３】本発明の画像データの判定フローを示す図。
【図４】本発明のディスプレイ入力信号を示す図。
【図５】動作のタイムチャートを示す図。
【図６】本発明を用いた実施例を示す図。
【図７】本発明を用いた表示装置の一例を示す図。
【図８】マトリクス状に配置された画素の回路図。
【図９】動作のタイムチャートを示す図。
【図１０】本発明を用いた表示装置の一例を示す図。
【図１１】本発明を用いた電子機器の例を示す図。
【図１２】本発明を用いた表示装置の一例を示す図。
【図１】
2006146089.tif 000003
【図２】
2006146089.tif 000004
【図３】
2006146089.tif 000005
【図４】
2006146089.tif 000006
【図５】
2006146089.tif 000007
【図６】
2006146089.tif 000008
【図７】
2006146089.tif 000009
【図８】
2006146089.tif 000010
【図９】
2006146089.tif 000011
【図１０】
2006146089.tif 000012
【図１１】
2006146089.tif 000013
【図１２】
2006146089.tif 000014