(57)【要約】【課題】本発明は表示素子に適用される液晶表示装置およびその方法に関し、特に工程を単純化し得る液晶表示装置およびその製造方法を提供する。【解決手段】本発明による液晶表示装置は、第１および第2基板と；前記第１基板上のゲートラインと；前記第１基板上のゲート絶縁膜と；前記ゲートラインと交叉して画素領域を限定するデータラインと；前記画素領域内の画素ホールと；前記画素領域内の前記画素ホールの前記ゲート絶縁膜上に透明導電層で形成された画素電極；およびゲート電極、ソース電極、ドレーン電極および半導体層を含む薄膜トランジスターを含み；前記半導体層は前記データライン、ソース電極およびドレーン電極を含むソースとドレーン金属パターンと重なり；前記ドレーン電極は前記半導体層から前記画素電極の上部側へ突出して前記画素電極と接続され；前記半導体層は前記半導体層が前記導電層に重なるところから除去されることを特徴とする。【選択図】  図２
2006189769.tif 000002
【特許請求の範囲】
【請求項１】
第1および第2基板と；前記第1基板上のゲートラインと；前記第1基板上のゲート絶縁膜と；前記ゲートラインと交叉して画素領域を限定するデータラインと；前記画素領域内の画素ホールと；前記画素領域内の前記画素ホールの前記ゲート絶縁膜上に透明導電層で形成された画素電極；およびゲート電極と、ソース電極と、ドレーン電極および半導体層を含む薄膜トランジスターを含み；前記半導体層は前記データラインと、ソース電極、およびドレーン電極を含むソースとドレーン金属パターンと重なり；前記ドレーン電極は前記半導体層から前記画素電極の上部側へ突出して前記画素電極と接続され；前記半導体層は前記半導体層が前記透明導電層に重なるところから除去されることを特徴とする液晶表示装置。
【請求項２】
前記ゲートラインが前記画素電極の一部と重畳されるストリッジキャパシターを更に含むことを特徴とする請求項1に記載の液晶表示装置。
【請求項３】
前記ゲートラインおよびデータラインのうち少なくともいずれ一つと接続されたパッドを更に含み；前記パッドは前記基板上のパッド下部電極；および前記ゲート絶縁膜を貫通して前記パッド下部電極を露出させるコンタクトホール内に形成されて前記パッド下部電極に接続されたパッド上部電極を備えること特徴とする請求項1に記載の液晶表示装置。
【請求項４】
前記パッド下部電極は前記ゲートラインに接続されたことを特徴とする請求項3に記載の液晶表示装置。
【請求項５】
前記パッド下部電極から伸長され前記データラインと重なるデータリンク；およびゲート絶縁膜を貫通して前記データリンクを露出させる第2コンタクトホール内に形成されて前記データリンクを前記データラインと接続させるコンタクト電極を更に含むことを特徴とする請求項3に記載の液晶表示装置。
【請求項６】
前記パッド上部電極のコンタクトホールが前記データリンクに沿って延長されて前記コンタクトホールが前記第2コンタクトホールと一体化され、前記パッド上部電極は前記コンタクト電極と一体化されたことを特徴とする請求項5に記載の液晶表示装置。
【請求項７】
前記パッド上部電極およびコンタクト電極は該当ホールをくるむゲート絶縁膜と境界を成し形成されたことを特徴とする請求項5に記載の液晶表示装置。
【請求項８】
前記画素電極と、前記パッド上部電極、および前記コンタクト電極は透明導電層で形成されたことを特徴とする請求項5に記載の液晶表示装置。
【請求項９】
前記データラインと前記コンタクト電極とのコンタクト部は、前記第1基板を前記第2基板と合着させるときにシーラントにより密封される領域内に位置することを特徴とする請求項5に記載の液晶表示装置。
【請求項１０】
前記ゲート絶縁膜を貫通するコンタクトホール内に形成されて前記データラインに接続されたデータパッドを更に含むことを特徴とする請求項1に記載の液晶表示装置。
【請求項１１】
前記データパッドは前記ゲート絶縁膜と境界を成し前記コンタクトホールをくるむ透明導電層で形成されたことを特徴とする請求項1に記載の液晶表示装置。
【請求項１２】
前記ゲート絶縁膜上に透明導電層で形成され前記データラインに接続されたデータパッドを更に含むことを特徴とする請求項11に記載の液晶表示装置。
【請求項１３】
前記データラインは前記半導体層と重なる部分から前記データパッド上部分側へ突出したことを特徴とする請求項10と12のいずれか一つに記載の液晶表示装置。
【請求項１４】
前記データラインは前記第1基板を前記第2基板と合着させるときにシーラントにより密封される領域内に位置することを特徴とする請求項13に記載の液晶表示装置。
【請求項１５】
前記薄膜トランジスターのチャンネルはプラズマ処理により酸化された表面層を更に含むことを特徴とする請求項1に記載の液晶表示装置。  
【請求項１６】
前記半導体層と前記ソースとドレーン金属パターンは階段形態を有することを特徴とする請求項1に記載の液晶表示装置。
【請求項１７】
前記パッドが形成されたパッド領域でオープン部を有するように前記基板上に形成された保護膜を更に含むことを特徴とする請求項3,10と12のいずれか一つに記載の液晶表示装置。
【請求項１８】
前記保護膜上に形成された配向膜を更に含むことを特徴とする請求項17に記載の液晶表示装置。
【請求項１９】
前記保護膜は前記配向膜と同一のパターンを有することを特徴とする請求項18に記載の液晶表示装置。
【請求項２０】
前記保護膜は前記第2基板と同一のパターンで形成されることを特徴とする請求項17に記載の液晶表示装置。
【請求項２１】
前記保護膜は前記パッド領域でオープンされることを特徴とする請求項20に記載の液晶表示装置。
【請求項２２】
前記第2基板上のカラーフィルター層、および前記第1と第2基板間の液晶層を更に含むことを特徴とする請求項1に記載の液晶表示装置。
【請求項２３】
第1および第2基板を提供する段階と；ゲートラインを形成し前記第１基板上の前記ゲートラインに接続されたゲート電極を形成する第1マスク工程と；前記ゲートラインおよびゲート電極と半導体層上にゲート絶縁膜を形成した後、画素領域に前記半導体層を貫通する画素ホールを限定し、前記画素ホール内のゲート絶縁膜上に画素電極を形成する第2マスク工程；および前記ゲートラインと交叉して前記画素領域を限定するデータラインと、前記第1基板上のソース電極およびドレーン電極を含むソース／ドレーン金属パターンを形成し、前記半導体層の活性層を露出させて前記ソース電極と前記ドレーン電極との間のチャンネルを限定する第３マスク工程を含むことを特徴とする液晶表示装置の製造方法。
【請求項２４】
前記第3マスク工程は前記パネルでは除き前記ソース／ドレーン金属パターンと前記ゲート絶縁膜と重なる半導体層を除去する段階を更に含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項２５】
前記第3マスク工程はデータラインを含み第1基板上の前記ソース電極と一体化されたドレーン電極を含むソース／ドレーン金属パターンを形成する段階と；前記ソース／ドレーン金属パターンを通じて露出された半導体層を蝕刻する段階；および前記ソース電極とドレーン電極との間の活性層を露出させて前記チャンネルを限定する段階を含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項２６】
前記第3マスク工程は前記第1基板上にソース／ドレーン金属層を形成する段階と；前記ソース／ドレーン金属層上に厚さが異なるフォトレジストパターンを形成する段階と；前記フォトレジストパターンを用いて前記ソース／ドレーン金属層をパターニングして、前記データラインと、前記ソース電極およびドレーン電極を含むソース／ドレーン金属パターンを形成する段階と；前記フォトレジストパターンを通じて露出された半導体層を蝕刻する段階；および前記フォトレジストパターンを通じて前記ソース電極とドレーン電極との間の活性層を露出させて前記チャンネルを形成する段階を含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項２７】
前記第2マスク工程はゲート絶縁膜が介在されたゲートラインと前記画素電極が重なるようにしてストリッジキャパシターを形成する段階を更に含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項２８】
前記第1マスク工程は前記ゲートラインに接続されたパッド下部電極を形成する段階を更に含み；前記第2マスク工程は前記パッド下部電極を露出させるコンタクトホールを形成する段階と、前記コンタクトホール内に前記パッド下部電極に接続されたパッド上部電極を形成する段階を更に含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項２９】
前記第1マスク工程は前記第1基板上に前記データラインと接続されるデータリンクおよびパッド下部電極を形成する段階を更に含み；前記第2マスク工程は前記パッド下部電極と前記データリンクを露出させる第1および第2コンタクトホールを形成し、前記該当コンタクトホール内に前記パッド下部電極に接続されたパッド上部電極と前記データリンクと前記データラインと接続されるコンタクト電極を形成する段階を更に含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項３０】
前記パッド上部電極が形成された第1コンタクトホールが前記データリンクに沿って延長されて前記第2コンタクトホールと一体化され、前記パッド上部電極は前記コンタクト電極と一体化されることを特徴とする請求項29に記載の液晶表示装置の製造方法。
【請求項３１】
前記パッド上部電極と前記コンタクト電極のうち少なくとも一つの透明導電パターンは該当ホールをくるむゲート絶縁膜と境界を成すことを特徴とする請求項28に記載の液晶表示装置の製造方法。
【請求項３２】
前記パッド上部電極と前記コンタクト電極のうち少なくとも一つの透明導電パターンは、該当ホールをくるむゲート絶縁膜と境界を成すことを特徴とする請求項29に記載の液晶表示装置の製造方法。
【請求項３３】
前記データラインと前記コンタクト電極との間のコンタクト部は、前記第1基板を前記第2基板と合着させるときにシーラントにより密封される領域内に位置することを特徴とする請求項29に記載の液晶表示装置の製造方法。
【請求項３４】
前記データラインと前記コンタクト電極との間のコンタクト部は、前記第1基板を前記第2基板と合着させるときにシーラントにより密封される領域内に位置することを特徴とする請求項30に記載の液晶表示装置の製造方法。
【請求項３５】
前記第2マスク工程は前記半導体層と前記ゲート絶縁膜を貫通して前記データラインと重なるコンタクトホールを形成する段階；および前記コンタクトホール内に前記データラインに接続されるパッドを形成する段階を更に含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項３６】
前記コンタクトホールが前記ゲート絶縁膜を貫通する場合、前記パッドはそのコンタクトホールをくるむゲート絶縁膜と境界をなすことを特徴とする請求項35に記載の液晶表示装置の製造方法。
【請求項３７】
前記データラインは前記第1基板を前記第2基板と合着させるときにシーラントにより密封される領域内に位置することを特徴とする請求項35に記載の液晶表示装置の製造方法。
【請求項３８】
前記第3マスク工程は前記チャンネルを表面処理して表面層を酸化させる段階を更に含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項３９】
前記半導体層と前記ソースとドレーン金属パターンは形態を有することを特徴とする請求項24に記載の液晶表示装置の製造方法。
【請求項４０】
前記第2マスク工程は部分透過マスクを利用して厚さが異なるフォトレジストパターンを半導体層上に形成する段階と；前記フォトレジストパターンをマスクとして利用して画素ホールおよびコンタクトホールを形成する段階と；前記フォトレジストパターン上に透明導電層を形成し前記画素ホールおよびコンタクトホール内に該当透明導電パターンを形成する段階；および前記透明導電膜が形成されたフォトレジストパターンを除去する段階を含むことを特徴とする請求項28記載の液晶表示装置の製造方法。
【請求項４１】
前記第2マスク工程は部分透過マスクを利用して厚さが異なるフォトレジストパターンを半導体層上に形成する段階と；前記フォトレジストパターンをマスクとして利用して画素ホールおよびコンタクトホールを形成する段階と；前記フォトレジストパターン上に透明導電層を形成する前記画素ホールおよびコンタクトホール内に該当透明導電パターンを形成する段階；および前記透明導電膜が形成されたフォトレジストパターンを除去する段階を含むことを特徴とする請求項29に記載の液晶表示装置の製造方法。
【請求項４２】
前記第2マスク工程は部分透過マスクを利用して厚さが異なるフォトレジストパターンを半導体層上に形成する段階と；前記フォトレジストパターンをマスクとして利用して画素ホールおよびコンタクトホールを形成する段階と；前記フォトレジストパターン上に透明導電層を形成する前記画素ホールおよびコンタクトホール内に該当透明導電パターンを形成する段階；および前記透明導電膜が形成されたフォトレジストパターンを除去する段階を含むことを特徴とする請求項35に記載の液晶表示装置の製造方法。
【請求項４３】
前記画素ホールおよびコンタクトホールのエッジ部が前記フォトレジストパターンの下に位置するように前記半導体層およびゲート絶縁膜を過蝕刻することを特徴とする請求項40に記載の液晶表示装置の製造方法。
【請求項４４】
前記画素ホールおよびコンタクトホールのエッジ部が前記フォトレジストパターンの下に位置するように前記半導体層およびゲート絶縁膜を過蝕刻することを特徴とする請求項41に記載の液晶表示装置の製造方法。
【請求項４５】
前記画素ホールおよびコンタクトホールのエッジ部が前記フォトレジストパターンの下に位置するように前記半導体層およびゲート絶縁膜を過蝕刻することを特徴とする請求項42に記載の液晶表示装置の製造方法。
【請求項４６】
前記ソース／ドレーン金属パターンが形成された前記第1基板上に保護膜を形成し前記パッドが形成されたパッド領域で前記保護膜を除去する第4マスク工程を更に含むことを特徴とする請求項40に記載の液晶表示装置の製造方法。
【請求項４７】
前記パッドが形成されたパッド領域を除き前記ソース／ドレーン金属パターンが形成された前記第1基板上に前記保護膜を形成する段階を更に含むことを特徴とする請求項40に記載の液晶表示装置の製造方法。
【請求項４８】
前記ソース／ドレーン金属パターンが形成された前記第1基板上に保護膜を形成する段階と；前記保護膜上に配向膜を形成する段階；および前記配向膜をマスクとして利用した蝕刻工程により前記パッドが形成されたパッド領域で前記保護膜を除去する段階を更に含むことを特徴とする請求項40に記載の液晶表示装置の製造方法。
【請求項４９】
前記第1基板上に保護膜を形成する段階と；シーラントにより前記第1基板上に前記第2基板を合着させる段階；および前記第2基板をマスクとして利用した蝕刻工程により前記パッドが形成されたパッド領域で前記保護膜を除去する段階を更に含むことを特徴とする請求項23に記載の液晶表示装置の製造方法。
【請求項５０】
前記第1および第2基板間に液晶層を形成する段階を更に含むことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示素子に適用される液晶表示装置およびその製造方法に関し、特に、工程を単純化し得る液晶表示装置およびその製造方法に関する。
【背景技術】
【０００２】
最近の情報化社会において液晶表示装置は電界を利用して誘電異方性を有する液晶の光透過率を調節することにより画像を表示するようになる。これのために、液晶表示装置は液晶セルマトリックスを通じて画像を表示する液晶表示パネル(以下“液晶パネル”という)と、その液晶パネルを駆動する駆動回路を備えている。
【０００３】
図1を参照すると、従来の液晶パネルは液晶24を間に置き接合されたカラー基板10と薄膜トランジスター基板20で構成されている。
【０００４】
カラーフィルター基板10は上部ガラス基板2上に順次に形成されたブラックマトリックス4とカラーフィルター6および共通電極8を備えている。ブラックマトリックス4は上部ガラス基板2にマトリックス形態に形成される。このようなブラックマトリックス4は上部ガラス基板2の領域をカラーフィルター6が形成される多数のセル領域らに分けられ、隣接したセルら間の光干渉および外部光反射を防止する。カラーフィルター6はブラックマトリックス4により区分されたセル領域に赤R・緑G・青B色に区分されるように形成されて赤・緑・青色の光を夫々透過させる。共通電極8はカラーフィルター6上に全面塗布された透明導電層で液晶24駆動時に基準となる共通電圧VCOMを供給する。そして、カラーフィルター6の平坦化のためにカラーフィルター6と共通電極8との間にはオーバーコート層(図示せず)が追加に形成されることもある。
【０００５】
薄膜トランジスター基板20は下部ガラス基板12でゲートライン14とデータライン16との交叉で定義されたセル領域毎に形成された薄膜トランジスター18と画素電極22を備えている。薄膜トランジスター18は少なくともライン14からのゲート信号に応答してデータライン16からのデータ信号を画素電極22に供給する。透明導電層で形成された画素電極22は薄膜トランジスター18からのデータ信号を供給して液晶24が駆動されるようにする。
【０００６】
誘電異方性を有する液晶24は画素電極22のデータ信号と共通電極8の共通電圧VCOMによって形成された電界により回転して光透過率を調節することにより製造が具現されるようにする。
【０００７】
そして、液晶パネルはカラーフィルター基板10と薄膜トランジスター基板20とのセルギャップを一定に維持するためのスペーサー(図示せず)を追加に備えている。
【０００８】
このような液晶パネルのカラー基板10および薄膜トランジスター基板20は多数のマスク工程を利用して形成される。一つのマスク工程は薄膜蒸着(コーティング)工程、洗浄工程、フォトリソグラフイー工程(以下“フォト工程”という)、蝕刻工程、フォトレジスト剥離工程、検査工程などのような多数の工程を含む。
【０００９】
特に、薄膜トランジスター基板は半導体工程を含むと共に多数のマスク工程を必要とすることにより製造工程が複雑であるため液晶パネルの製造単価上昇の重要な原因になっている。この故に、薄膜トランジスター基板はマスク工程数を減らす方向へ発展している。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、本発明は従来の技術の限界および短所に因る一つ以上の問題点を実質的に明確にする液晶表示装置およびその製造方法に関する。
【００１１】
本発明のまた別の特徴および長所らは後述の記述により説明されるであろうが、部分的には前述の記述により明らかになっているかまたは本発明の実施例により学ばれることもあろう。本発明の目的および他の長所は特に添付された図面の外にも記載された記述および本発明の請求の範囲に示唆された構造により実験および達成されるであろう。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明の実施例による液晶表示装置は、第1および第2基板と；前記第1基板上のゲートラインと；前記第1基板上のゲート絶縁膜と；前記ゲートラインと交叉して画素領域を限定するデータラインと；前記画素領域内の画素ホールと；前記画素領域内の前記画素ホールの前記ゲート絶縁膜上に透明導電層で形成された画素電極；およびゲート電極と、ソース電極と、ドレーン電極および半導体層を含む薄膜トランジスターを含み；前記半導体層は前記データライン、ソース電極およびドレーン電極を含むソースとドレーン金属パターンと重なり；前記ドレーン電極は前記半導体層から前記画素電極の上部側へ突出して前記画素電極と接続され；前記半導体層は前記半導体層が前記透明導電層に重なるところから除去される。
【００１３】
本発明による他の様相として、本発明による液晶表示装置の製造方法は、第1および第2基板を提供する段階と；ゲートラインを形成し前記第1基板上の前記ゲートラインに接続されたゲート電極を形成する第1マスク工程と；前記ゲートラインおよびゲート電極と半導体層上にゲート絶縁膜を形成した後、画素領域に前記半導体層を貫通する画素ホールを限定し、前記画素ホール内のゲート絶縁膜上に画素電極を形成する第2マスク工程；および前記ゲートラインと交叉して前記画素領域を限定するデータラインと、前記第1基板上のソース電極およびドレーン電極を含むソース／ドレーン金属パターンを形成し、前記半導体層の活性層を露出させて前記ソース電極と前記ドレーン電極との間のチャンネルを限定する第3マスク工程を含む。
【００１４】
前述の一般的な記述および以下詳細な記述全ては単に実験および説明のためのものであり、請求されたような本発明のまた別の説明を提供しようとする意図されたものである。
【発明の効果】
【００１５】
前述の通り、本発明による液晶表示装置およびその製造方法は、部分透過マスクを利用した一つのマスク工程で半導体層およびゲート絶縁膜を同時にパターニングして深さが互いに異なる多数のホールを形成し、そのマスク工程で利用されたフォトレジストパターンのリフトオフ工程で多数のホール内に透明導電パターンを形成するようになる。
【００１６】
そして、本発明の液晶表示装置およびその製造方法は、ゲート絶縁膜と同一にパターニングされた半導体層をソース／ドレーン金属パターン形成時に再びパターニングして露出部分が除去されるようになり、ソース電極とドレーン電極との間に活性層を露出させて薄膜トランジスターのチャンネルを形成するようになる。これによって、半導体層は薄膜トランジスターのチャンネルと、ソース／ドレーンパターンとゲート絶縁膜との重なる部分にのみ存在するようになる。
【００１７】
また、本発明の液晶表示装置およびその製造方法は、パッド領域がオープンされた保護膜をプリンティング方法、第4マスク工程、配向膜をマスクとした蝕刻工程、カラーフィルター基板をマスクとした蝕刻工程などにより追加に形成するようになる。
【００１８】
これによって、本発明の液晶表示装置およびその製造方法は、3マスク工程または4マスク工程に工程を単純化することにより材料費および設備投資費などを節減すると共に収率を向上させることができるようになる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の望ましい実施例らを図2乃至図17bを参照して詳細に説明する。
【００２０】
図2は本発明の第1実施例による薄膜トランジスター基板を図示した平面図であり、図3aおよび図3bは図2に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【００２１】
図2〜図3bに図示された薄膜トランジスター基板は、下部基板142上にゲート絶縁膜144を間に置き交叉するように形成されたゲートライン102およびデータライン104と、その交差部と接続された薄膜トランジスター106と、その交叉構造で設けられた画素領域に形成された画素電極118を備えている。そして、薄膜トランジスター基板は画素電極118とゲートライン102が重なって形成されたストリッジキャパシター120と、ゲートライン102と接続されたゲートパッド126と、データライン104と接続されたデータパッド134を更に備えている。
【００２２】
薄膜トランジスター106はゲートライン102に供給されるスキャン信号に応答してデータライン104に供給される画素信号が画素電極118に充填されて維持されるようにする。これのために、薄膜トランジスター106はゲートライン102と接続されたゲート電極108、データライン104と接続されたソース電極110、ソース電極110と対向して画素電極118と接続されたドレーン電極112、ゲート絶縁膜144を間に置きゲート電極108と重なってソース電極110とドレーン電極112との間にチャンネルを形成する活性層114、ソース電極110とドレーン電極112とのオミック接続のためにチャンネルを除いた活性層114上に形成されたオミック接続層116を備える。
そして、活性層114およびオミック接続層116を含む半導体層115はデータライン104に沿って重なる。
【００２３】
ゲートライン102とデータライン104との交叉で定義された画素領域には画素電極118がゲート絶縁膜144上に形成される。そして、画素電極118は薄膜トランジスター106、即ち、半導体層115と重なる部分から画素電極118上に突出したドレーン電極112と接続される。このような画素電極118は薄膜トランジスター106から供給された画素信号を充填して図示していないカラーフィルター基板に形成される共通電極と電位差を発生させるようになる。この電位差により薄膜トランジスター基板とカラーフィルター基板に位置する液晶が誘電異方性により回転するようになり、図示していない光源から画素電極118を経由して入射される光量を調節してカラーフィルター基板側へ透過させるようになる。
【００２４】
ストリッジキャパシター120は画素電極118がゲート絶縁膜144を間に置き前端ゲートライン102の一部と重なって形成される。このようなストリッジキャパ-シター120は画素電極118に充填された画素信号が安定的に維持されるようにする。
【００２５】
ゲートライン102はゲートパッド126を通じてゲートドライバーからのスキャン信号の供給を受ける。ゲートパッド126はゲートライン102から延長されたゲートパッド下部電極128と、ゲート絶縁膜144を貫通する第1コンタクトホール130内に形成されてゲートパッド下部電極128と接続されたゲートパッド上部電極132で構成される。ここで、ゲートパッド上部電極132は前記画素電極118と共に透明導電層で形成され、第1コンタクトホール130をくるむゲート絶縁膜144のエッジ部と境界を成すようになる。
【００２６】
データライン104はデータパッド134を通じてデータドライバーからの画素信号の供給を受ける。データパッド134は、図3aの通り、ゲート絶縁膜144を貫通する第2コンタクトホール138内にゲートパッド上部電極132と共に透明導電層で形成される。そして、データパッド134が形成された第2コンタクトホール138がデータライン104の一部分と重なるように伸長される。ここで、データパッド134は第2コンタクトホール138をくるむゲート絶縁膜144のエッジ部と境界を成すようになる。データライン104は半導体層115と重なる部分から第2コンタクトホール138内に突出してデータパッド134の伸長部と接続される。これとは異に、データパッド134は、図3bの通り、ゲート絶縁膜144上に透明導電層で形成されてデータライン104と重なるように伸長される。これによって、データライン104が半導体115と重なる部分からデータパッド134の伸長部上にも突出して接続される。
【００２７】
ここで、データライン104は保護膜の部材で露出される。このようなデータライン104が外部へ露出されて酸化されるのを防止するために、図4に図示された通り、データパッド134の伸長部とデータライン104の接続部がシーラント320により密封される領域内に位置するようになる。これによって、密封領域に位置するデータライン104はその上に塗布される下部配向膜312により保護される。
【００２８】
図4を参照すると、下部配向膜312が塗布された薄膜トランジスター基板と、上部配向膜310が塗布されたカラーフィルター基板300は、シーラント320により合着され、シーラント320により密封された両基板間のセルギャップは液晶で満たされるようになる。上下部配向膜310,312は有機絶縁物質で両基板の画像表示領域に夫々塗布される。シーラント320は接着力強化のために上下部配向膜310,312と接続されないように離隔して塗布される。これによって、薄膜トランジスター基板に形成されたデータライン104はソース電極110およびドレーン電極112と共にシーラント320により密封される領域に位置してその上に塗布される下部配向膜312のみならず密封領域に満たされた液晶により充分に保護される。  
【００２９】
このように、本発明による薄膜トランジスター基板で画素電極118、ゲートパッド上部電極132、データパッド140を含む透明導電パターンはゲート絶縁膜144を貫通するコンタクトホール130,138形成時に利用されたフォトレジストパターンのリフト−オフ工程で形成される。これによって、透明導電パターンはゲート絶縁膜144上に形成されるか、または該当コンタクトホール内にゲート絶縁膜144と境界を成して形成される。
【００３０】
また、半導体層115はゲート絶縁膜144と同一にパターニングされた後、データライン104、ソース電極110、ドレーン電極112を含むソース／ドレーン金属パターン形成時に露出部分が除去される。そして、ソース／ドレーン金属パターン形成時に活性層114が露出されて薄膜トランジスター106のチャンネルが形成される。これによって、半導体層115はソース電極110とドレーン電極112との間のチャンネル部と、ソース／ドレーンパターンとゲート絶縁膜144と重なる部分のうち透明導電パターンが存在しない部分にのみ形成された構造を有するようになる。これは透明導電パターンが半導体層115の除去された部分に形成されるからである。また、露出された活性層114の表面層124をプラズマで表面処理することによりチャンネル部の活性層114はSiO2で酸化された表面層124により保護されることができるようになる。
【００３１】
このような本発明の第1実施例による薄膜トランジスター基板は次の通り3マスク工程で形成される。
【００３２】
図5aと図5bは本発明の実施例による薄膜トランジスター基板の製造方法のうち第1マスク工程を説明するための平面図と断面図である。
【００３３】
第1マスク工程で下部基板142上にゲートライン102、ゲートライン102と接続されたゲート電極108およびゲートパッド下部電極128を含むゲート金属パターンが形成される。
【００３４】
具体的に、下部基板142上にスパッタリング方法などの蒸着方法によりゲート金属層が形成される。ゲート金属層にはMo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金などのように金属物質が単一層で利用されるか、またはAl／Cr、Al／Mo、Al(Nd)／Al、Al(Nd)／Cr、Mo／Al(Nd)／Mo、Cu／Mo、Ti／Al(Nd)／Ti、Mo／Al、Mo／Ti／Al(Nd)、Cu合金／Mo、Cu合金／Al、Cu合金／Mo合金、Cu合金／AL合金、AL/Mo合金、Mo合金／Al、Al合金／Mo合金、Mo合金／Al合金、Mo／Al合金、Cu／Mo合金、Cu／Mo(Ti)などのように二重層以上が積層された構造で利用される。続いて、第1マスクを利用したフォトリソグラフィー工程および蝕刻工程でゲート金属層がパターニングされることによりゲートライン102、ゲート電極108、ゲートパッド下部電極128を含むゲート金属パターンが形成される。
【００３５】
図6aと図6bは本発明の実施例による薄膜トランジスター基板の製造方法のうち第2マスク工程を説明するための平面図と断面図であり、図7a乃至図７dは第2マスク工程を具体的に説明するための断面図である。
【００３６】
ゲート金属パターンが形成された下部基板142上にゲート絶縁膜144、活性層114およびオミック接触層116を含む半導体層115が積層され、第2マスク工程で半導体115を貫通する画素ホール170と、ゲート絶縁膜144まで貫通する第1および第2コンタクトホール130,138が形成され、画素電極118とゲートパッド上部電極132およびデータパッド134を含む透明導電パターンが該当ホール内に形成される。ここで、深さが異なる画素ホール170と第1および第2コンタクトホール130,138は回折露光マスクまたはハーフトーンマスクなどのような部分透過マスクを利用した一つのマスク工程で形成される。
【００３７】
図7aを参照すると、ゲート金属パターンが形成された下部基板142上にPECVDなどの蒸着方法によりゲート絶縁膜144と、活性層114およびオミック接触層116を含む半導体層115が順次に積層される。ここで、ゲート絶縁膜144には酸化シリコンSiO2、窒化シリコンSiNxなどのような無機絶縁物質が、活性層114およびオミック接触層116には非晶質シリコンと、不純物(n＋またはp＋)ドーピングされた非晶質シリコンが夫々利用される。
【００３８】
続いて、部分透過マスクを利用したフォトリソグラフィー工程でオミック接触層116上に互いに異なる厚さを有する第1Aおよび第1Bフォトレジストパターン200A、200Bを含む第1フォトレジストパターン200が形成される。部分透過マスクは紫外線を遮断する遮断部、スリットパターンを利用して紫外線を回折させるか位相シフト物質を利用して紫外線を部分透過させる部分透過部、全て透過させる全体透過部を備える。このような部分透過マスクを利用したフォトリソグラフィー工程で互いに異なる厚さの第1Aおよび第1Bフォトレジストパターン200A、200Bと、開口部を有する第1フォトレジストパターン200が形成される。この際、相対的に厚い第1Aフォトレジストパターン200Aは部分透過マスクの遮断部と重なる遮断領域P1に、前記第1Aフォトレジストパターン200Aより薄い第1Bフォトレジストパターン200Bは部分透過部と重なる部分露光領域P2に、開口部は全体透過部と重なる全体露光領域P3に夫々形成される。
【００３９】
図7bを参照すると、第1フォトレジストパターン200を利用した蝕刻工程で半導体層115を貫通する画素ホール170と、ゲート絶縁膜144まで貫通する第1および第2コンタクトホール130,138が形成される。
【００４０】
例えば、乾式蝕刻工程で第1フォトレジストパターン200を通じて露出された半導体層115およびゲート絶縁膜144が蝕刻されることにより第1および第2コンタクトホール130,138が形成される。この際、乾式蝕刻工程により第1フォトレジストパターン200もアッシングされることにより第1Aフォトレジストパターン200Aは薄くなり、第1Bフォトレジストパターン200Bがその下の半導体パターン115と共に除去されることにより画素ホール170が形成される。特に、等方性乾式蝕刻方法を利用して半導体パターン115およびゲート絶縁膜144がアッシングされた第1Aフォトレジストパターン200Aより過蝕刻されるようにする。これによって、画素ホール170と第1および第2コンタクトホール130,138のエッジ部はアッシングされた第1Aフォトレジストパターン200Aのエッジ部より内側に位置するようになる。
【００４１】
これとは異に、第1フォトレジストパターン200を利用した乾式蝕刻工程で第1および第2コンタクトホール130,138を形成した後、アッシング工程で第１Aフォトレジストパターン200Aの厚さを減らしながら第1Bフォトレジストパターン200Bを除去するようになる。続いて、アッシングされた第1Aフォトレジストパターン200Aを利用した湿式工程で半導体層115を貫通する画素ホール170を形成するようになる。この際、半導体層115の蝕刻率がゲート絶縁膜144の蝕刻率より大きいことにより半導体層115はアッシングされた第1Aフォトレジストパターン200Aより過蝕刻される。
【００４２】
これによって、画素ホール170はゲート絶縁膜144を、第2コンタクトホール138は基板142を露出させ、第1コンタクトホール130はゲートパッド下部電極128と共にその周辺の基板142を露出させるようになる。ここで、第1コンタクトホール130はゲートパッド下部電極128のみ露出されるように形成されることもある。一方、第2コンタクトホール138を画素ホール170のように部分露光で形成する場合、第2コンタクトホール138は半導体層115を貫通してゲート絶縁膜144を露出させる構造で形成されることもある。
【００４３】
図7cを参照すると、第1Aフォトレジストパターン200Aが形成された基板142上に透明導電層117がスパッタリングなどのような蒸着方法で全面形成される。透明導電膜117にはITO、TO、IZO、ITZOなどが利用される。これによって、画素ホール170内には画素電極118が、第1コンタクトホール130内にはゲートパッド上部電極132が、第2コンタクトホール138内にはデータパッド134が形成される。このような透明導電パターンは画素ホール170と第1および第2コンタクトホール130,138のエッジ部と第1Aフォトレジストパターン200Aのエッジ部との離隔距離により第1Aフォトレジストパターン200A上に蒸着された透明導電膜117とオープンされた構造を有する。また、画素電極118は画素ホール170をくるむ半導体層115と接触するか離隔されて画素ホール170内に形成され、ゲートパッド上部電極132およびデータパッド134は第1および第2コンタクトホール130,138内に形成されてゲート絶縁膜144と境界を成すようになる。ここで、第2コンタクトホール138が部分露光で半導体層115のみ貫通するように形成された場合にはデータパッド134が、図3bの通り、ゲート絶縁膜144上に半導体層115と接触するか離隔されて形成される。これによって、透明導電膜117が塗布された第1Aフォトレジストパターン200Aを除去するリフト−オフ工程で第1Aフォトレジストパターン200Aとオミック接触層116との間にストリッパー浸透が容易になることによりリフト−オフ効率が向上される。
【００４４】
図7dを参照すると、リフト−オフ工程で図7cに図示された透明導電膜117が塗布された第1Aフォトレジストパターン200Aが除去される。
【００４５】
図8aと図8bは本発明の実施例による薄膜トランジスター基板の製造方法のうち第3マスク工程を説明するための平面図と断面図であり、図9a〜図9dは第3マスク工程を具体的に説明するための断面図である。
【００４６】
半導体層115および透明導電パターンが形成された下部基板142上に第3マスク工程でデータライン104、ソース電極110、ドレーン電極112を含むソース／ドレーン金属パターンが形成される。そして、ソース／ドレーンパターンと重ならない半導体層115が除去され、ソース電極110とドレーン電極112との間の活性層114が露出されて薄膜トランジスター106のチャンネルが形成される。このようなソース／ドレーンパターンと薄膜トランジスター106のチャンネルは回折露光マスクまたはハーフトーンマスクなどのような部分透過マスクを利用した一つのマスク工程で形成される。
【００４７】
図9aを参照すると、半導体層115および透明導電パターンが形成された下部基板142上にソース／ドレーン金属層がスパッタリングなどの蒸着方法で形成される。ソース／ドレーン金属層にはMo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金、Al合金などのように金属物質が単一層で利用されるか、またはAl／Cr、Al／Mo、Al(Nd)／Al、Al(Nd)／Cr、Mo／Al(Nd)／Mo、Cu／Mo、Ti／Al(Nd)／Ti、Mo／Al、Mo／Ti／Al(Nd)、Cu合金／Mo、Cu合金／Al、Cu合金／Mo合金、Cu合金／Al合金、Al／Mo合金、Mo合金／Al、Al合金／Mo合金、Mo合金／Al合金、Mo／Al合金、Cu／Mo合金、Cu／Mo(Ti)などのように二重層以上が積層された構造で利用される。
【００４８】
続いて、部分透過マスクを利用したフォトリソグラフィー工程でソース／ドレーン金属層上に互いに異なる厚さを有する第2Aおよび第2Bフォトレジストパターン210A、210Bを含む第2フォトレジストパターン210が形成される。部分透過マスクは紫外線を遮断する遮断部、スリットパターンを利用して紫外線を回折させるか位相シフト物質を利用して紫外線を部分透過させる部分透過部、全て透過させる全体透過部を備える。このような部分透過マスクを利用したフォトリソグラフィー工程で互いに異なる厚さの第2Aおよび第2Bフォトレジストパターン210A,210Bと、開口部を有する第2フォトレジストパターン210が形成される。この際、相対的に厚い第2Aフォトレジストパターン210Aは部分透過マスクの遮断部と重なる遮断領域P1に、前記第2Aフォトレジストパターン210Aより薄い第2Bフォトレジストパターン210Bは部分透過部と重なる部分露光領域P2、即ち、チャンネルが形成される領域に、開口部は全体透過部と重なる全体露光領域P3に夫々形成される。
【００４９】
そして、第2フォトレジストパターン210を利用した蝕刻工程でソース／ドレーン金属層がパターニングされることによりデータライン104、ソース電極110と一体化されたドレーン電極112を含むソース／ドレーン金属パターンが形成される。例えば、ソース／ドレーン金属層が湿式蝕刻工程でパターニングされることにより、ソース／ドレーン金属パターンは第2フォトレジストパターン210より過蝕刻された構造を有するようになる。このようなソース／ドレーン金属パターンのうちドレーン電極112およびストリッジ下部電極122は半導体層115およびゲート絶縁膜144と重なる部分から画素ホール170内に突出して画素電極118と接続される。データライン104も半導体層115およびゲート絶縁膜144と重なる部分から第2コンタクトホール138内に突出してデータパッド134と接続される。
【００５０】
図9bを参照すると、第2フォトレジストパターン210を通じて露出された半導体層115が蝕刻されることにより、半導体層115は第2フォトレジストパターン210と重なる部分にのみ存在するようになる。例えば、第2フォトレジストパターン210をマスクに利用して直進性を有する乾式蝕刻工程で露出された半導体層115が蝕刻される。これによって、半導体層115はソース／ドレーン金属パターン形成時に利用された第2フォトレジストパターン210と重なる部分にのみ存在することによりソース／ドレーン金属パターンと重なり、半導体層115のエッジ部がソース／ドレーン金属パターンのエッジ部より突出した構造を有するようになる。この結果、ソース／ドレーン金属パターンと半導体層115は階段形態で端子を有するようになる。
【００５１】
図9cを参照すると、酸素O2プラズマを利用したアッシング工程で第2Aフォトレジストパターン210Aは厚さが薄くなり、図9bに図示された第2Bフォトレジストパターン210Bは除去される。このようなアッシング工程は前記露出された半導体115を蝕刻する乾式工程と統合されて同一のチャンバー内で施行されることもある。そして、アッシングされた第2Aフォトレジストパターン210Aを利用した蝕刻工程で露出されたソース／ドレーン金属パターンおよびオミック接触層116が除去される。これによって、ソース電極110およびドレーン電極112が分離され、その間から活性層114が露出されたチャンネルを有する薄膜トランジスター106が完成される。
【００５２】
また、酸素O2プラズマを利用した表面処理工程で露出された活性層114の表面がSiO2で酸化されるようにする。これによって、薄膜トランジスター106のチャンネルを形成する活性層114はSiO2で酸化された表面層124により保護されることができるようになる。
【００５３】
図9dを参照すると、図9cに図示された第2Aフオトレジストパターン210Aはストリップ工程で除去される。
【００５４】
このように、本発明の実施例による薄膜トランジスター基板の製造方法は、3マスク工程に工程数を減少させることができるようになる。
【００５５】
図10は本発明の第2実施例による薄膜トランジスター基板を部分的に図示した平面図であり、図11は図10に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【００５６】
図10と図11に図示された薄膜トランジスター基板は、図2と図3Aに図示された薄膜トランジスター基板と対比してデータパッド234がゲートパッド126と同一の垂直構造で形成され、データパッド234から伸長されたデータリンク250とデータライン104と接続させるコンタクト電極252を追加に備えることを除いては同一の構成要素を備えている。従って、重複する構成要素についての説明は省略することにする。
【００５７】
図10と図11に図示されたデータパッド234は、ゲートパッド126のように基板142上に形成されたデータパッド下部電極236と、ゲート絶縁膜144を貫通してデータパッド下部電極236を露出させる第2コンタクトホール238内に形成されてデータパッド下部電極236と接続されたデータパッド上部電極240を備えている。
【００５８】
このようなデータパッド234の下部電極236から伸長されたデータリンク250はデータライン104と重なるように伸長され、ゲート絶縁膜144を貫通する第3コンタクトホール254を通じて露出される。このようなデータリンク250は第3コンタクトホール254内に形成されたコンタクト電極252を通じてデータライン104と接続される。
【００５９】
ここで、データパッド下部電極236およびデータリンク250は、ゲートパッド下部電極128と共に第1マスク工程で形成される。第2および第3コンタクトホール238,254は第1コンタクトホール130と共に第2マスク工程で形成され、その工程でデータパッド上部電極240およびコンタクト電極252はゲートパッド上部電極132と共に第2および第3コンタクトホール238,254内に夫々形成される。この場合、データパッド上部電極240およびコンタクト電極252は第2および第3コンタクトホール238,254夫々をくるむゲート絶縁膜144のエッジ部と境界を成すようになる。
【００６０】
また、データライン104がシーラントにより密封される領域内に位置してその上に塗布される配向膜または密封領域に満たされた液晶により保護される。これのために、データライン104とデータリンク250を接続させるコンタクト電極252は密封領域内に位置するようになる。
【００６１】
図12は本発明の第3実施例による薄膜トランジスター基板を部分的に図示した平面図であり、図13は図12に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【００６２】
図12と図13に図示された薄膜トランジスター基板は、図10と図11に図示された薄膜トランジスター基板と対比してデータリンク250に沿って延長された第2コンタクトホール238内にデータパッド上部電極240とコンタクト電極252が一体化されて形成されたことを除いては同一の構成要素を備えている。従って、重複する構成要素についての説明は省略することにする。
【００６３】
図12と図13に図示されたデータパッド234の第2コンタクトホール238は、データライン104と重なるようにデータリンク250に沿って延長される。これによって、第2コンタクトホール238内にデータパッド上部電極240およびコンタクト電極252が一体化された構造に形成されてデータライン104と接続される。このようにデータパッド上部電極240およびコンタクト電極252は第2コンタクトホール238をくるむゲート絶縁膜144のエッジ部と境界を成すようになる。
【００６４】
図14は本発明の第4実施例による薄膜トランジスター基板を部分的に図示した平面図であり、図15は図14に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【００６５】
図14と図15に図示された薄膜トランジスター基板は、図12と図13に図示された薄膜トランジスター基板と対比してゲートパッド126およびデータパッド234が位置するパッド領域を除いた残りのアレー領域に形成された保護膜150を追加に備えることを除いては同一の構成要素を備えている。従って、重複する構成要素についての説明は省略することにする。
【００６６】
図14と図15に図示された保護膜150は、ソース／ドレーン金属パターンが形成された基板142上にゲートパッド126およびデータパッド134が形成されたパッド領域でオープンされるように形成される。保護膜150にはゲート絶縁膜144のように無機絶縁物質が利用される。また、保護膜150にはアクリル系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。
【００６７】
このような保護膜150は第4マスク工程で形成されるか、または最上部層で形成される配向膜のようにラバースタンププリンティング方式で印刷して形成される。また、保護膜150は基板142上に全面形成された後、配向膜をマスクとした蝕刻工程で、またはカラーフィルター基板と合着した後にカラーフィルター基板をマスクとした蝕刻工程によりパッド領域でオープンされる。
【００６８】
第一、第4マスク工程を利用する場合、保護膜150はソース／ドレーン金属パターンが形成された基板142上に全面形成される。この際、保護膜150はPECVD、スピンコーティング、スピンレスコーテイングなどの方法により形成される。そして、第4マスクを利用したフォトリソグラフィー工程および蝕刻工程で保護膜150をパターニングすることによりパッド領域でオープンされる。
【００６９】
第二、保護膜150はその上に形成される配向膜の形成方法であるラバースタンププリンティング方式でパッド領域を除いた残りのアレー領域にのみ印刷されることによりパッド領域でオープンされる。再言すると、保護膜150はゴムマスクをソース／ドレーン金属パターンが形成された基板142上に整列した後、ラバースタンププリティング方式で絶縁物質をパッド領域を除いたアレー領域にのみ印刷することにより形成される。
【００７０】
第三、保護膜150はその上に形成された配向膜をマスクとした蝕刻工程によりパッド領域でオープンされる。具体的に、図16Aに図示された通り、保護膜130は基板142上に全面形成され、その保護膜150上に配向膜152がラバースタンププリンティング方式で形成される。続いて、図16bの通り、配向膜152をマスクとして利用した蝕刻工程により保護膜150はパッド領域でオープンされる。
【００７１】
第四、保護膜150はカラーフィルター基板をマスクとした蝕刻工程によりパッド領域でオープンされる。具体的に、図17Aに図示された通り、保護膜150と、その上に下部配向膜312が形成された薄膜トランジスター基板がシーラント320を通じて上部配向膜310が形成されたカラーフィルター基板300と合着される。続いて、図17bの通り、カラーフィルター基板300をマスクとして利用した蝕刻工程により保護膜150はパッド領域でオープンされる。この際、保護膜159はプラズマを利用した乾式蝕刻工程によりパッド領域でオープンされるか、または蝕刻液が満たされた蝕刻槽に薄膜トランジスター基板およびカラーフィルター基板300が合着された液晶パネルを浸漬するディッピング方式によりパッド領域でオープンされる。
【００７２】
前述の通り、本発明による薄膜トランジスター基板およびその製造方法と、それを利用した液晶パネルおよびその製造方法は、部分透過マスクを利用した一つのマスク工程で半導体層およびゲート絶縁膜を同時にパターニングして深さが互いに異なる多数のホールを形成し、そのマスク工程で利用されたフォトレジストパターンのリフトオフ工程で多数のホール内に透明導電パターンを形成するようになる。
【００７３】
そして、本発明による薄膜トランジスター基板およびその製造方法と、それを利用した液晶パネルおよびその製造方法は、ゲート絶縁膜と同一にパターニングされた半導体層をソース／ドレーン金属パターン形成時に再びパターニングして露出部分が除去されるようにし、ソース電極とドレーン電極との間の活性層を露出させて薄膜トランジスターのチャンネルを形成するようになる。これによって、半導体層は薄膜トランジスターのチャンネルと、ソース／ドレーンパターンおよびゲート絶縁膜と重なる部分にのみ存在するようになる。
【００７４】
また、本発明による薄膜トランジスター基板およびその製造方法と、それを利用した液晶パネルおよびその製造方法は、パッド領域がオープンされた保護膜をプリンティング方法、第4マスク工程、配向膜をマスクとした蝕刻工程、カラーフィルター基板をマスクとした蝕刻工程などにより追加に形成するようになる。
【００７５】
これによって、本発明の薄膜トランジスター基板の製造方法は、3マスク工程または4マスク工程に工程を単純化することにより、材料費および設備投資費などを節減すると共に収率を向上させることができるようになる。
【００７６】
以上で説明した内容により当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更および修正が可能であるのが分るであろう。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるのではなく特許請求の範囲により定められるべきであろう。
【図面の簡単な説明】
【００７７】
【図１】従来の液晶パネルの構造を概略的に図示した斜視図である。
【図２】本発明の第１実施例による薄膜トランジスター基板の一部分を図示した平面図である。
【図３ａ】図2に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【図３ｂ】図2に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【図４】図3に図示された薄膜トランジスター基板を利用した液晶パネルのうちデータパッド領域を図示した断面図である。
【図５ａ】本発明の実施例による薄膜トランジスター基板の製造方法のうち第１マスク工程を説明するための平面図である。
【図５ｂ】本発明の実施例による薄膜トランジスター基板の製造方法のうち第１マスク工程を説明するための断面図である。
【図６ａ】本発明の実施例による薄膜トランジスター基板の製造方法のうち第2マスク工程を説明するための平面図である。
【図６ｂ】本発明の実施例による薄膜トランジスター基板の製造方法のうち第2マスク工程を説明するための断面図である。
【図７ａ】本発明の第2マスク工程を具体的に説明するための断面図である。
【図７ｂ】本発明の第2マスク工程を具体的に説明するための断面図である。
【図７ｃ】本発明の第2マスク工程を具体的に説明するための断面図である。
【図７ｄ】本発明の第2マスク工程を具体的に説明するための断面図である。
【図８ａ】本発明の実施例による薄膜トランジスター基板の製造方法のうち第3マスク工程を説明するための平面図である。
【図８ｂ】本発明の実施例による薄膜トランジスター基板の製造方法のうち第3マスク工程を説明するための断面図である。
【図９ａ】本発明の第3マスク工程を具体的に説明するための断面図である。
【図９ｂ】本発明の第3マスク工程を具体的に説明するための断面図である。
【図９ｃ】本発明の第3マスク工程を具体的に説明するための断面図である。
【図９ｄ】本発明の第3マスク工程を具体的に説明するための断面図である。
【図１０】本発明の第2実施例による薄膜トランジスター基板の一部分を図示した平面図である。
【図１１】図10に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【図１２】本発明の第3実施例による薄膜トランジスター基板の一部分を図示した平面図である。
【図１３】図12に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【図１４】本発明の第4実施例による薄膜トランジスター基板の一部分を図示した平面図である。
【図１５】図14に図示された薄膜トランジスター基板をII−II'、III−III'、IV−IV'線に沿って切断して図示した断面図である。
【図１６ａ】本発明の別の実施例による保護膜の製造方法を説明するための断面図である。
【図１６ｂ】本発明の別の実施例による保護膜の製造方法を説明するための断面図である。
【図１７ａ】本発明による薄膜トランジスター基板を利用した液晶パネルの製造方法のうち保護膜製造方法を説明するための断面図である。
【図１７ｂ】本発明による薄膜トランジスター基板を利用した液晶パネルの製造方法のうち保護膜製造方法を説明するための断面図である。
【符号の説明】
【００７８】
2：上部ガラス基板                        
4：ブラックマトリックス
6：カラーフィルター                      
8：共通電極
10：カラーフィルター基板                
12：下部ガラス基板  
14，102：ゲートライン                    
16，104：データライン
18，106：薄膜トランジスター              
20：薄膜トランジスター基板
22，118：画素電極                        
24：液晶  
108：ゲート電極                          
110：ソース電極
112：ドレーン電極                        
114：活性層
117：透明導電層                          
120：ストリッジキャパシター  
126：ゲートパッド                        
128：ゲートパッド下部電極
132：ゲートパッド上部電極                
134，234：データパッド
236；データパッド下部電極                
240：デートパッド上部電極
130，138，238，254：コンタクトホール    
142：基板
144：ゲート絶縁膜                        
116；オミック接触層
124：酸化シリコン層                        
115：半導体層
150：保護膜                              
152，310，312：配向膜
170：画素ホール                          
200，210：フォトレジストパターン
250：データリンク：                      
252：コンタクト電極
300：カラーフィルター基板                
320：シーラント
【図１】
2006189769.tif 000003
【図２】
2006189769.tif 000004
【図３ａ】
2006189769.tif 000005
【図３ｂ】
2006189769.tif 000006
【図４】
2006189769.tif 000007
【図５ａ】
2006189769.tif 000008
【図５ｂ】
2006189769.tif 000009
【図６ａ】
2006189769.tif 000010
【図６ｂ】
2006189769.tif 000011
【図７ａ】
2006189769.tif 000012
【図７ｂ】
2006189769.tif 000013
【図７ｃ】
2006189769.tif 000014
【図７ｄ】
2006189769.tif 000015
【図８ａ】
2006189769.tif 000016
【図８ｂ】
2006189769.tif 000017
【図９ａ】
2006189769.tif 000018
【図９ｂ】
2006189769.tif 000019
【図９ｃ】
2006189769.tif 000020
【図９ｄ】
2006189769.tif 000021
【図１０】
2006189769.tif 000022
【図１１】
2006189769.tif 000023
【図１２】
2006189769.tif 000024
【図１３】
2006189769.tif 000025
【図１４】
2006189769.tif 000026
【図１５】
2006189769.tif 000027
【図１６ａ】
2006189769.tif 000028
【図１６ｂ】
2006189769.tif 000029
【図１７ａ】
2006189769.tif 000030
【図１７ｂ】
2006189769.tif 000031