(57)【要約】【課題】アディティブ法によるプリント配線板において、導体表層面が凸面になることを回避し、その面形状を改善してフリップチップ実装やＡＣＦ実装による部品実装性の向上を図ること。【解決手段】絶縁基材１１上に導電性シード層１２を介して電解銅めっきによる導体回路１３が形成されたアディティブ法によるプリント配線板において、導体回路１５を、導電性シード層１２側であって導電性シード層１２とは反対側の上面１４Ａが凸面の基部１４と、基部１４上に形成され基部１４とは反対側の表層面１５Ａが平面の表層部１５とにより構成する。【選択図】図１
2006012965.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基材上に導電性シード層を介して電解銅めっきによる導体回路が形成されたアディティブ法によるプリント配線板において、
前記導体回路は、前記導電性シード層とは反対側の上面が凸面の基部と、前記基部上に形成され前記基部とは反対側の表層面が平面あるいは凹面の表層部とにより構成されているプリント配線板。
【請求項２】
絶縁基材上に形成された導電性シード層上にレジスト層を形成するレジスト層形成工程と、
前記レジスト層に露光・現像を行い、パターンニングされためっき用レジスト層を形成するめっき用レジスト層形成工程と、
電解銅めっきを行い、前記めっき用レジスト層が形成されていない部分の前記導電性シード層上に第１の電解銅めっき層を形成する第１のめっき工程と、
追加の電解銅めっきを行い、前記第１の電解銅めっき層の前記導電性シード層とは反対側の上面の側部領域に対して第２の電解銅めっき層を形成する第２のめっき工程と、
前記めっき用レジストを除去するめっき用レジスト除去工程と、
前記導電性シード層の不要部分をエッチングによって除去する導電性シード層除去工程と、
を有するアディティブ法によるプリント配線板の製造方法。
【請求項３】
前記第２のめっき工程をビアフィルめっき浴により行う請求項２記載のプリント配線板の製造方法。
【請求項４】
前記第２のめっき工程をハイスローめっき浴により行う請求項２記載のプリント配線板の製造方法。
【請求項５】
前記第２のめっき工程は、第２の電解銅めっき層の前記第１の電解銅めっき層とは反対側の表層面が平面あるいは凹面になるように行う請求項２〜４の何れか１項記載のプリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プリント配線板およびその製造方法に関し、特に、アディティブ法によって導体回路を形成されたプリント配線板およびその製造方法に関するものである。
【背景技術】
【０００２】
プリント配線板の回路形成法としてアディティブ法が知られている（たとえば特許文献１、２）。アディティブ法は、絶縁基材の片面にスパッタリング等によって薄い導電性シード層を一様に形成されたプリント配線板基材を用い、プリント配線板基材の導電性シード層上にフォトリソグラフィー法によってパターンニングされためっき用レジスト層を形成し、電解銅めっきによってレジスト層間の導電性シード層上に銅めっき部（回路めっき）を形成する。この後に、めっき用レジスト層を除去し、めっき部間部分（不要部分）の導電性シード層をエッチング除去することにより、銅めっき部による導体回路（導体パターン）を得るものであ。
【０００３】
上述の如きアディティブ法による導体回路形成は、絶縁基材に一様に形成された銅箔等による導体層をエッチングして回路形成を行うサブトラクティブ（エッチング）法に比して幅の狭い回路形成を行うことができると云う利点を有する。このことは、電子機器の軽薄短小化に伴いプリント配線板の回路線幅（導体幅）が狭くなる傾向がある現状において有利である。
【０００４】
しかし、アディティブ法による導体回路形成では、電解銅めっきによる導体パターン形成時に、導体形成部（電解銅めっき部）の両側に壁となるめっき用レジスト層が存在するため、導体形成部の両側領域におけるめっき浴の循環が中央領域に比して悪いことにより、図４に示されているように、導体１０１の表層面１０２が、中央部１０２Ａに比してレジスト壁面に近い側部１０２Ｂが低い凸面になり、平坦な平滑面にならないと云う問題がある。なお、図４において、１０３は絶縁基材、１０４は導電性シード層、１０５はめっき用レジスト層を各々示している。
【０００５】
このことは、高密度実装に伴い導体幅が細くなるほど、顕著なものになり、導体上に電子部品を実装するフリップチップ実装や、異方性導電フィルムを用いるＡＣＦ実装等による部品実装において、実装部品の端子と基板上の導体との間の横ずれが生じ易くし、部品実装性を損ねることになる。特に、ＡＣＦ実装では、プレス時に異方性導電フィルムの導電粒子が導体の側部領域に逃げ、導体と接触して有効に機能する導電粒子の個数が少なくなり、実装部品の接続信頼性が低下する。このため、フリップチップ実装やＡＣＦ実装を行われるプリント配線板において、アディティブ法による回路形成のメリットが十分に活かされないようになる。
【特許文献１】特開２００１−１９６７４０号公報
【特許文献１】特開２００１−３４５５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この発明が解決しようとする課題は、アディティブ法によるプリント配線板において、導体表層面が凸面になることを回避し、その面形状を改善してフリップチップ実装やＡＣＦ実装による部品実装性の向上を図り、アディティブ法による回路形成のメリットを十分に活かすことである。
【課題を解決するための手段】
【０００７】
この発明によるプリント配線板は、絶縁基材上に導電性シード層を介して電解銅めっきによる導体回路が形成されたアディティブ法によるプリント配線板において、前記導体回路は、前記導電性シード層とは反対側の上面が凸面の基部と、前記基部上に形成され前記基部とは反対側の表層面が平面あるいは凹面の表層部とにより構成されている。
【０００８】
この発明によるプリント配線板の製造方法は、絶縁基材上に形成された導電性シード層上にレジスト層を形成するレジスト層形成工程と、前記レジスト層に露光・現像を行い、パターンニングされためっき用レジスト層を形成するめっき用レジスト層形成工程と、電解銅めっきを行い、前記めっき用レジスト層が形成されていない部分の前記導電性シード層上に第１の電解銅めっき層を形成する第１のめっき工程と、追加の電解銅めっきを行い、前記第１の電解銅めっき層の前記導電性シード層とは反対側の上面の側部領域に対して第２の電解銅めっき層を形成する第２のめっき工程と、前記めっき用レジストを除去するめっき用レジスト除去工程と、前記導電性シード層の不要部分をエッチングによって除去する導電性シード層除去工程とを有するアディティブ法によるプリント配線板の製造方法である。
【０００９】
この発明によるプリント配線板の製造方法は、好ましくは、前記第２のめっき工程を、ビアフィルめっきル浴、あるいはハイスローめっき浴により行う。
【００１０】
この発明によるプリント配線板の製造方法は、好ましくは、前記第２のめっき工程は、第２の電解銅めっき層の前記第１の電解銅めっき層とは反対側の表層面が平面あるいは凹面になるように行う。
【発明の効果】
【００１１】
この発明によるプリント配線板の導体回路（回路形成する導体）は、基部上に表層部を備えているため、基部の上面が凸面であっても、その両側の窪み領域が表層部の電解銅によって埋められ、部品実装される表層部の表層面を平面あるいは凹面とすることができる。
【００１２】
これにより、フリップチップ実装やＡＣＦ実装による部品実装性が改善され、アディティブ法による回路形成のメリットを十分に活かすことができ、ファインな回路設計が可能になる。
【発明を実施するための最良の形態】
【００１３】
この発明によるプリント配線板の一つの実施形態を、図１を参照して説明する。
【００１４】
このプリント配線板は、ポリイミドフィルム等による絶縁基材１１上に、導電性シード層１２を介して電解銅めっきによる回路用の導体（導体回路）１３をアディティブ法によって形成されたプリント配線板である。
【００１５】
導体１３は、導電性シード層１２上にあり、導電性シード層１２とは反対側の上面１４Ａが凸面の基部１４と、基部１４上に形成されて基部１４とは反対側の表層面１５Ａがほぼ平面の表層部１５とにより構成されている。
【００１６】
導体１３は、その大部分を占める基部１４を、めっき抑制抑制剤やめっき促進剤を含まない通常の硫酸銅めっき浴による電解銅めっきによって形成されている。このため、基部１４の上面１４Ａは、両側部が中央部に比して低い凸面となっている。
【００１７】
基部１４上の表層部１５は、硫酸銅めっき浴に、めっき抑制抑制剤あるいは／およびめっき促進剤を添加されたビアフィルめっき浴あるいはハイスローめっき浴と呼ばれるめっき浴による電解銅めっきによって形成されている。
【００１８】
ビアフィルめっき浴やハイスローめっき浴による電解銅めっきは、凸部に比して凹部のめっき層成長が速いめっき特性を有するので、両側部が中央部に比して低い凸面を成している基部１４の上面１４Ａの両側部に対して積極的に銅めっきが行われる。
【００１９】
これにより、基部１４上の表層部１５の表層面１５Ａは平滑性を有するほぼ平面になっている。
【００２０】
これにより、図１に示されているように、所定の導体ピッチで整列配置されている複数個の導体１３上に、電子部品５０をフリップチップ実装する際、電子部品５０の各端子（図示省略）毎の導体バンプ５１が、対応する導体１３の平らな表層面１５Ａ上に、横滑りすることなく安定した位置関係を保って搭載されることになる。
【００２１】
これにより、フリップチップ実装による部品実装性が改善され、アディティブ法による回路形成のメリットを十分に活かすことができ、導体幅が細く、導体ピッチが狭いファインな回路設計が可能になる。
【００２２】
なお、図１に示されている電子部品５０のフリップチップ実装は、樹脂封止方式のものであり、図１に於いて符号５２は、電気絶縁性樹脂による封止樹脂を示している。
【００２３】
つぎに、この発明によるプリント配線板の製造方法のひとつの実施形態を、図２（ａ）〜（ｈ）を参照して説明する。
【００２４】
図２（ａ）に示されているようなポリイミドフィルム等による絶縁基材２１の片面（上面）２１Ａの全面に、図２（ｂ）に示されているように、スパッタリング、蒸着、無電解めっき等によってニッケル・クロム、銅等による薄い導電性シード層２２を一様に形成する。
【００２５】
なお、絶縁基材２１は、ポリイミドフィルム以外に、ガラスエポキシ、カラミドエポキシ、ＢＴレジン、ＰＥＴ、液晶ポリマーなど電子機器に使用可能な絶縁樹脂で構成することもできる。また、導電性シード層２２は、アルミニウム、金、銀なと、導通性を有するものであればよい。
【００２６】
つぎに、図２（ｃ）に示されているように、レジスト層形成工程として、導電性シード層１２の全面に、ドライフィルムレジストのロールラミネートや液状レジストの塗布によってレジスト層２３を形成する。
【００２７】
つぎに、図２（ｄ）に示されているように、めっき用レジスト層形成工程として、フォトリソグラフィー法による露光、現像によってパターンニングされためっき用レジスト層２４を形成する。
【００２８】
つぎに、図２（ｅ）に示されているように、第１のめっき工程として、めっき抑制抑制剤やめっき促進剤を含まない通常の硫酸銅めっき浴による電解銅めっきを行い、めっき用レジスト層２２が形成されていない部分２５（図２（ｄ）参照）の導電性シード層１２上に第１の電解銅めっき層（導体回路の基部領域）２６を形成する。
【００２９】
第１の電解銅めっき層２６は、導体回路全体の大部分を占めており、能率のよいめっきのために、めっき抑制抑制剤やめっき促進剤を含まない通常の硫酸銅めっき浴による電解銅めっきにより行われている。このため、第１の電解銅めっき層２６の上面２６Ａは、めっき用レジスト層２４の壁面２４Ａに近い両側部ａの領域は中央部ｂに比して浴液の循環が悪いことにより、きっき層の成長が遅く、両側部ａが低い中央部ｂに比して凸面となる。
【００３０】
つぎに、図２（ｆ）に示されているように、第２のめっき工程（追加のめっき工程）として、めっき抑制抑制剤あるいは／およびめっき促進剤を含むの硫酸銅めっき浴、すなわち、ビアフィルめっき浴あるいはハイスローめっき浴による電解銅めっきを行い、第１の電解銅めっき層２６上に第２の電解銅めっき層（表層領域）２７を形成する。
【００３１】
硫酸銅めっき浴にめっき抑制抑制剤あるいは／およびめっき促進剤を添加されたビアフィルめっき浴あるいはハイスローめっき浴による電解銅めっきは、凸部に比して凹部のめっき層成長が速いめっき特性を有するので、両側部ｂが中央部ａに比して低い凸面を成している第１の電解銅めっき層２６の上面２６Ａのレジスト層壁面２４Ａに近く液循環の悪い両側部ｂに対して積極的に銅めっきが行われる。
【００３２】
これにより、第１の電解銅めっき層２６上の第２の電解銅めっき層２７の表層面２７Ａは平滑性を有するほぼ平面になる。
【００３３】
この第２のめっき工程での硫酸銅めっき浴の添加剤としては、カパーグリームＣＬＸ（日本リーロナール株式会社製）のようなスルーホールめっき用添加剤、あるいはトップルチナＢＶＦ（奥野製薬株式会社製）のようなフィルドビア用の添加剤、あるいはトップルチナα（奥野製薬株式会社製）のようなフィルドビア・スルーホール同時めっき用の添加剤等がある。
【００３４】
つぎに、図２（ｇ）に示されているように、めっき用レジスト除去工程として、めっき用レジスト層２４を全てを除去する。
【００３５】
つぎに、図２（ｈ）に示されているように、導電性シード層除去工程として、全面エッチングによって導電性シード層２２の不要部分を除去する。これにより、導体回路２８が完成する。
【００３６】
このようにしてアディティブ法によって製造されたプリント配線板は、導体幅が細く、導体ピッチが狭いファインな回路設計のものにおいて、導体（導体回路２８）の表層面２７Ａが平滑性を有するほぼ平面のものが得られ、電子部品をフリップチップ実装する際、電子部品の各端子毎の導体バンプが対応する導体の平らな表層面２７Ａ上に、横滑りすることなく安定した位置関係を保って搭載されることになる。これにより、フリップチップ実装による部品実装性が改善され、アディティブ法による回路形成のメリットを十分に活かすことができ、導体幅が細く、導体ピッチが狭いファインな回路設計が可能になる。
【００３７】
この発明によるプリント配線板およびこの発明による製造方法によって製造されるプリント配線板の他の実施形態を、図３を参照して説明する。
【００３８】
なお、図３において、図１に対応する部分は、図１に付した符号と同一の符号を付けて、その説明を省略する。
【００３９】
この実施形態では、硫酸銅めっき浴に、めっき抑制抑制剤あるいは／およびめっき促進剤を添加されたビアフィルめっき浴あるいはハイスローめっき浴と呼ばれるめっき浴による電解銅めっきによって形成されている表層部１５の表層面１５Ｂが、中央部が両側部に比して低い凹面となっている。
【００４０】
表層部１５の表層面１５Ｂが凹面であると、所定の導体ピッチで整列配置されている複数個の導体１３上に、電子部品５０をフリップチップ実装する際、電子部品５０の各端子（図示省略）毎の導体バンプ５１が、対応する導体１３の凹面状の表層面１５Ｂ上に、横滑りすることなく、更に安定した位置関係を保って搭載されることになる。
【００４１】
これにより、フリップチップ実装による部品実装性が改善され、アディティブ法による回路形成のメリットを十分に活かすことができ、導体幅が細く、導体ピッチが狭いファインな回路設計が可能になる。
【００４２】
図３に示されている電子部品５０のフリップチップ実装は、導体１３の表層面１５Ｂが凹面状であると、プレス時に異方性導電フィルム５３の導体粒子が導体１３の側部領域に逃げることがなく、導体１３と接触して有効に機能する導電粒子の個数が多く確保され、実装部品の接続信頼性が低下する。
【実施例】
【００４３】
（実施例１）
絶縁基材としてポリイミドフィルムであるカプトンＥＮ（東レデュポン社製）を使用した。この絶縁基材をスバッタチャンバにセットし、プラズマガスにアルゴンを用い、７×１０‐３Ｔｏｏｒの真空下で、スパッタリングによりニッケルによるシード層を１００オングストローム、その上に銅によるシード層を２０００オングストローム形成した。
【００４４】
サンプルを取り出し、ドライフィルムレジスト（日立化成社製）をラミネートした。このドライフィルムレジストに回路設計パターンを露光・現像することによって、回路形成部のドライフィルムレジストを除去し、非回路形成部のみをドライフィルムレジストで被覆した。
【００４５】
その後、電解銅めっきによって、レジストが形成されていないところに銅を析出させ、回路形成した。このとき、厚さ１μｍまでは０．５Ａ／ｄｍ２の電流密度で電解銅めっきを行い、その後、２．０Ａ／ｄｍ２の電流密度で厚さ８μｍまでめっきを行った。
【００４６】
なお、電解銅めっきは、下記の硫酸銅めっき浴を用い、この硫酸銅めっき浴中に浸した絶縁基材上の導電性シード層に電気を流し、レジストが被覆されていないところに銅を析出させた。
【００４７】
＜硫酸銅めっき浴＞
硫酸銅５水塩                                    ７５ｇ／Ｌ
硫酸                                          １９０ｇ／Ｌ
塩素イオン                                    ５０ｍｇ／Ｌ
カパーグリームＣＬＸ‐Ａ（メルテックス社製）    ５ｍＬ／Ｌ
カパーグリームＣＬＸ−Ｃ（メルテックス社製）    ５ｍＬ／Ｌ
次に、追加めっきでの硫酸鋼めっき浴の添加剤に、カパーグリームＣＬＸ（日本リーロナール株式会社製）のようなスルーホールめつき用添加剤、あるいはトップルチナＢＶＦ（奥野製薬株式会社製）のようなフィルドビア用の添加剤、あるいはトップルチナＱ（奥野製薬株式会社製）のようなフィルドビア・スルーホール同時めっき用の添加剤を使用した。
【００４８】
そして、３％水酸化ナトリウム水溶液を用いて非回路形成部のレジストを剥離し、さらに、導電性シード層を塩化鉄液や塩化銅液などのエッチング液を用いてエッチングし除去した。
【００４９】
その結果得られた導体回路上面（表層面）の両側部と中央部の高低差は、０．５μｍ以内であった。
【００５０】
（比較例１）
電解銅めっきによって回路を形成したのち、追加めっきを行わないこと以外は、実施例１と同様に回路形成を行った。
【００５１】
その結果得られた導体回路上面（表層面）の両側部と中央部の高低差は、最大１．２μｍであった。
【図面の簡単な説明】
【００５２】
【図１】この発明によるプリント配線板の一つの実施形態を示す断面図である。
【図２】（ａ）〜（ｈ）は、この発明によるプリント配線板の製造方法の一つの実施形態１を示す工程図である。
【図３】この発明によるプリント配線板およびこの発明による製造方法によって製造されるプリント配線板の他の実施形態を示す断面図である。
【図４】アディティブ法によるプリント配線板の従来例を示す断面図である。
【符号の説明】
【００５３】
１１  絶縁基材
１２  導電性シード層
１３  導体
１４  基部（第１の電解銅めっき層）
１５  表層部（第２の電解銅めっき層）
１５Ａ、１５Ｂ  表層面
２１  絶縁基材
２２  導電性シード層
２３  レジスト層
２４  めっき用レジスト層
２５  めっき用レジスト層が形成されていない部分
２６  第１の電解銅めっき層（導体回路の基部領域）
２７  第２の電解銅めっき層（表層領域）
２８  導体回路
５０  電子部品
５１  導体バンプ
５２  封止樹脂
５３  異方性導電フィルム
【図１】
2006012965.tif 000003
【図２】
2006012965.tif 000004
【図３】
2006012965.tif 000005
【図４】
2006012965.tif 000006