(57)【要約】【課題】  半導体層を挟んだ両側にそれぞれゲート電極が配された薄膜トランジスタにおける前記両ゲート電極の電圧印加効果を良好なものとして薄膜トランジスタのスイッチング特性を十分に発揮させ、もって良好な高精細表示を得られるようにした電気光学装置を提供する。【解決手段】  本発明の電気光学装置は、半導体層４２と、該半導体層４２のチャネル領域の一面側に下地絶縁膜１２（第１絶縁膜）を介して対向する第１ゲート配線１５ｂ（第１ゲート電極）と、前記チャネル領域の他面側に絶縁薄膜２（第２絶縁膜）を介して対向するゲート電極３２（第２ゲート電極）とを具備したＴＦＴ３０を備えており、前記半導体層４２は、前記第１ゲート配線１５ｂと対向する第１ポリシリコン膜４２ａと、前記ゲート電極３２（３３）と対向する第２ポリシリコン膜４２ｂとの積層膜からなるものとされている。【選択図】        図６
2006237447.tif 000002
【特許請求の範囲】
【請求項１】
基体上に形成されてなるトランジスタを備えた電気光学装置であって、
前記トランジスタが、半導体層と、該半導体層のチャネル領域の一面側に第１絶縁膜を介して対向する第１ゲート電極と、前記チャネル領域の他面側に第２絶縁膜を介して対向する第２ゲート電極とを具備しており、
前記半導体層が、前記第１ゲート電極と対向する第１半導体膜と、前記第２ゲート電極と対向する第２半導体膜との積層膜からなることを特徴とする電気光学装置。
【請求項２】
基体上に形成されてなる薄膜トランジスタを備えた電気光学装置であって、
前記薄膜トランジスタが、半導体層と、該半導体層のチャネル領域の一面側に第１絶縁膜を介して対向する第１ゲート電極と、前記チャネル領域の他面側に第２絶縁膜を介して対向する第２ゲート電極とを具備しており、
前記半導体層が、前記第１ゲート電極と対向する第１ポリシリコン膜と、前記第２ゲート電極と対向する第２ポリシリコン膜との積層膜からなることを特徴とする電気光学装置。
【請求項３】
前記薄膜トランジスタが、基体上に、前記第１ゲート電極と、第１絶縁膜と、半導体層と、第２絶縁膜と、第２ゲート電極とを順に積層してなる構造を具備しており、
前記半導体層の前記基体側に形成された前記第１ポリシリコン膜の膜厚が、前記第２ポリシリコン膜の膜厚より厚いことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記薄膜トランジスタと電気的に接続された蓄積容量を備え、
前記蓄積容量が、前記第１ゲート電極と同層に形成された第１容量電極と、前記第２ゲート電極と同層に形成された第２容量電極と、前記半導体層と同層に形成された第３容量電極と、を含むことを特徴とする請求項１から３のいずれか１項に記載の電気光学装置。
【請求項５】
前記薄膜トランジスタと電気的に接続されて前記基体上に延在する信号配線を備え、
前記第１容量電極の一部と、前記第３容量電極の一部とが、前記信号配線と平面的に重なって配置され、当該位置で前記蓄積容量の一部を形成していることを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記薄膜トランジスタの半導体層に、複数の前記チャネル領域が形成され、各々のチャネル領域に対応して前記第１ゲート電極と第２ゲート電極とが設けられていることを特徴とする請求項１から５のいずれか１項に記載の電気光学装置。
【請求項７】
半導体層と、該半導体層のチャネル領域の一面側に第１絶縁膜を介して対向する第１ゲート電極と、前記チャネル領域の他面側に第２絶縁膜を介して対向する第２ゲート電極とを具備し、
前記半導体層が、前記第１ゲート電極と対向する第１ポリシリコン膜と、前記第２ゲート電極と対向する第２ポリシリコン膜との積層膜からなることを特徴とする薄膜トランジスタ。
【請求項８】
基体上に金属膜をパターン形成して第１ゲート電極を形成する工程と、
前記第１ゲート電極を覆う第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第１非晶質シリコン膜を成膜し、該第１非晶質シリコン膜を結晶化して第１ポリシリコン膜を形成する工程と、
前記第１ポリシリコン膜上に第２非晶質シリコン層を成膜し、該第２非晶質シリコン膜を結晶化して第２ポリシリコン膜を形成する工程と、
前記第１ポリシリコン膜と第２ポリシリコン膜の積層膜をパターニングして所定形状の半導体層を形成する工程と、
前記半導体層を覆うように第２絶縁膜を形成する工程と、
前記第２絶縁膜上に金属膜をパターン形成することで、前記第１ゲート電極と平面的に重なる位置に第２ゲート電極を形成する工程と
を有することを特徴とする電気光学装置の製造方法。
【請求項９】
前記非晶質シリコン膜に対してレーザー照射することで前記非晶質シリコン膜を結晶化することを特徴とする請求項８に記載の電気光学装置の製造方法。
【請求項１０】
請求項１から６のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及びその製造方法、薄膜トランジスタ、電子機器に関するものである。
【背景技術】
【０００２】
液晶装置、ＥＬ（エレクトロルミネッセンス）装置等の表示装置として、ＴＦＴ（薄膜トランジスタ）を画素スイッチング素子に用いたアクティブマトリクス方式の電気光学装置が従来から知られている。これらの電気光学装置においても、表示の高品位化という一般的な要請は強く、画素の開口率や保持特性を損なうことなく高精細化（画素の狭ピッチ化）することが求められている。
一般に、ゲート電極が半導体層を挟んで基板と反対側に設けられているトップゲート構造のＴＦＴでは、基板裏側からの光入射を防止するために、半導体層と基板との間に遮光層を形成している。しかし、遮光層を形成すると、ソース・ドレイン領域と遮光層との間で寄生容量を生じ、画像電圧に変動を生じることがある。そこで、この問題を解決するための手段として、ゲート電極を半導体層を挟んだ両側に設けた構造のＴＦＴが知られている（例えば、特許文献１参照。）。
【特許文献１】特開平０９ー０９０４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで最近では、基板上に形成した非晶質シリコン膜をレーザー照射により結晶化してポリシリコン膜を得る技術が知られている。低温ポリシリコン技術と呼ばれるこの技術を用いてＴＦＴを形成するプロセスでは、非晶質シリコン結晶化のためのレーザー照射を常温で行えることから、非晶質シリコン膜の脱水素工程や不純物活性化工程における加熱温度（６００℃程度）を超えない温度でのポリシリコン膜形成が可能であり、従来の基板全体を加熱して非晶質シリコン膜を結晶化する技術に比して大幅にプロセス温度を低下させることができる。
【０００４】
そして、上記低温ポリシリコン技術を用いたＴＦＴにおいて、半導体層を挟んだ両側にゲート電極を設けた構成とすれば、良好な電気特性のＴＦＴを具備した電気光学装置を安価に製造できると考えられる。しかしながら、本発明者がかかる構成の検討を行ったところ、低温ポリシリコン膜からなる半導体層の上下に設けられたゲート電極の両方から作動電圧を印加しても、一方のゲート電極からの電圧印加効果が弱く、ＴＦＴのスイッチング特性を十分に発揮させることができていないことが判明した。
【０００５】
したがって本発明の目的は、半導体層を挟んだ両側にそれぞれゲート電極が配された薄膜トランジスタにおける前記両ゲート電極の電圧印加効果を良好なものとして薄膜トランジスタのスイッチング特性を十分に発揮させ、もって良好な高精細表示を得られるようにした電気光学装置、及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置は、基体上に形成されてなるトランジスタを備えた電気光学装置であって、前記トランジスタが、半導体層と、該半導体層のチャネル領域の一面側に第１絶縁膜を介して対向する第１ゲート電極と、前記チャネル領域の他面側に第２絶縁膜を介して対向する第２ゲート電極とを具備しており、前記半導体層が、前記第１ゲート電極と対向する第１半導体膜と、前記第２ゲート電極と対向する第２半導体膜との積層膜からなることを特徴とする。
この構成によれば、前記半導体層が第１半導体膜と第２半導体膜との積層膜となっているので、第１絶縁膜を介して第１ゲート電極と対向する第１半導体膜と、第２絶縁膜を介して第２ゲート電極と対向する第２半導体膜のそれぞれについて、第１ゲート電極、第２ゲート電極との関係で良好な電気特性が得られるように例えば結晶組織を調整することができ、半導体層を挟んだ両側にゲート電極を備える薄膜トランジスタの性能を十分に発揮させることができる。したがって本発明によれば、前記薄膜トランジスタにより画素を高速でスイッチングでき、高精細表示に十分対応可能な電気光学装置を提供することができる。
【０００７】
本発明の電気光学装置は、基体上に形成されてなる薄膜トランジスタを備えた電気光学装置であって、前記薄膜トランジスタが、半導体層と、該半導体層のチャネル領域の一面側に第１絶縁膜を介して対向する第１ゲート電極と、前記チャネル領域の他面側に第２絶縁膜を介して対向する第２ゲート電極とを具備しており、前記半導体層が、前記第１ゲート電極と対向する第１ポリシリコン膜と、前記第２ゲート電極と対向する第２ポリシリコン膜との積層膜からなることを特徴とする。
すなわち本発明は、上記課題を解決するために、ポリシリコン膜からなる半導体層を２層構造とすることで、半導体層を挟んで両側にそれぞれ配された第１ゲート電極と第２ゲート電極のそれぞれについて構造を最適化されたポリシリコン膜の形成を可能にし、ＴＦＴ（薄膜トランジスタ）の電気特性を向上させることとしたものである。
この構成によれば、第１ゲート電極についてはそれと対向する第１ポリシリコン膜の結晶組織の状態を最適化し、第２ゲート電極についてはそれと対向する第２ポリシリコン膜の結晶組織の状態を最適化することができるので、第１ゲート電極の電圧印加効果と第２ゲート電極の電圧印加効果の双方を良好なものとすることができ、ＴＦＴの特性を向上させることができる。また、チャネル領域を挟んだ両側にゲート電極が形成されているので、ＴＦＴに入射する光をゲート電極により遮断することができ、ＴＦＴのオフリーク電流を低減することができる。したがって本発明によれば、電気特性に優れた低オフ電流のＴＦＴによって画素を高速でスイッチングでき、また良好に電圧を保持することができる、高精細表示に十分対応可能な電気光学装置を提供することができる。
【０００８】
本発明の電気光学装置では、前記薄膜トランジスタが、基体上に、前記第１ゲート電極と、第１絶縁膜と、半導体層と、第２絶縁膜と、第２ゲート電極とを順に積層してなる構造を具備しており、前記半導体層の前記基体側に形成された前記第１ポリシリコン膜の膜厚が、前記第２ポリシリコン膜の膜厚より厚いことが好ましい。
このような構成とすれば、第２ポリシリコン膜の形成に必要なエネルギー（例えばレーザーエネルギー）を低減することができ、第１ポリシリコン膜と第２ポリシリコン膜の双方で良好な結晶性の半導体膜を得られるようになる。
上記２層のポリシリコン膜を積層してなる半導体層を形成する場合、本発明では、基体上に第１非晶質シリコン膜を形成した後最適条件でアニールして結晶化させて第１ポリシリコン膜を形成する工程と、前記第１ポリシリコン膜上に第２非晶質シリコン膜を形成し、かかる第２非晶質シリコン膜を最適なアニール条件で結晶化させて第２ポリシリコン膜を形成する工程とを行う。したがって、第２ポリシリコン膜を得るための第２非晶質シリコン膜の結晶化は、既に形成された第１ポリシリコン膜上で行われることとなるので、既設の第１ポリシリコン膜への影響を考慮して、第２非晶質シリコン膜を薄く形成して、得られる第２ポリシリコン膜の厚さが第１ポリシリコン膜より薄くなるようにすることが好ましい。このような構成とすれば、２層目（第２非晶質シリコン膜）の結晶化に際し発生する熱は、この第２非晶質シリコンを溶融させるためのエネルギーとして大半が使用されるため、第１ポリシリコン膜への熱エネルギーの影響を少なくすることができ、第１ポリシリコン膜、第２ポリシリコン膜の双方で適切な結晶組織を得ることができる。
【０００９】
本発明の電気光学装置は、前記薄膜トランジスタと電気的に接続された蓄積容量を備え、前記蓄積容量が、前記第１ゲート電極と同層に形成された第１容量電極と、前記第２ゲート電極と同層に形成された第２容量電極と、前記半導体層と同層に形成された第３容量電極と、を含むことを特徴とする。
この構成によれば、前記第１ゲート電極を形成する際に同時に形成した第１容量電極と、前記半導体層を形成する際に同時に形成した第３容量電極と、前記第２ゲート電極を形成する際に同時に形成した第２容量電極とによって蓄積容量を構成できるので、工数の増加を伴うことなく電気光学装置の高性能化を実現できる。また本発明では、先に記載のようにＴＦＴのオフ電流を低減できるので、上記蓄積容量を小さくすることができる。したがって蓄積容量の狭面積化により開口率を向上させ、明るい表示を得られる電気光学装置とすることができる。
【００１０】
本発明の電気光学装置は、前記薄膜トランジスタと電気的に接続されて前記基体上に延在する信号配線を備え、前記第１容量電極の一部と、前記第３容量電極の一部とが、前記信号配線と平面的に重なって配置され、当該位置で前記蓄積容量の一部を形成していることを特徴とする。
この構成によれば、蓄積容量の一部を、信号配線と平面的に重なる領域に形成できるので、遮光性の部材である蓄積容量と信号配線とで平面領域を共有する構成とすることができ、電気光学装置の開口率を向上させることができる。
【００１１】
本発明の電気光学装置は、前記薄膜トランジスタの半導体層に、複数の前記チャネル領域が形成され、各々のチャネル領域に対応して前記第１ゲート電極と第２ゲート電極とが設けられていることを特徴とする。すなわち本発明の電気光学装置は、マルチゲート構造のＴＦＴを具備した電気光学装置とすることができる。マルチゲート構造を採用することで１つのチャネル領域の両端の電圧を低減できるので、オフ電流をさらに低減することができる。
【００１２】
本発明の薄膜トランジスタは、半導体層と、該半導体層のチャネル領域の一面側に第１絶縁膜を介して対向する第１ゲート電極と、前記チャネル領域の他面側に第２絶縁膜を介して対向する第２ゲート電極とを具備し、前記半導体層が、前記第１ゲート電極と対向する第１ポリシリコン膜と、前記第２ゲート電極と対向する第２ポリシリコン膜との積層膜からなることを特徴とする。この薄膜トランジスタによれば、第１ゲート電極についてはそれと対向する第１ポリシリコン膜の結晶組織を最適化して良好な電圧印加効果を得られるようにし、第２ゲート電極についてはそれと対向する第２ポリシリコン膜の結晶組織を最適化して良好な電圧印加効果を得られるようにすることができるので、良好なスイッチング特性を得ることができる。
【００１３】
本発明の電気光学装置の製造方法は、基体上に金属膜をパターン形成して第１ゲート電極を形成する工程と、前記第１ゲート電極を覆う第１絶縁膜を形成する工程と、前記第１絶縁膜上に第１非晶質シリコン膜を成膜し、該第１非晶質シリコン膜を結晶化して第１ポリシリコン膜を形成する工程と、前記第１ポリシリコン膜上に第２非晶質シリコン層を成膜し、該第２非晶質シリコン膜を結晶化して第２ポリシリコン膜を形成する工程と、前記第１ポリシリコン膜と第２ポリシリコン膜の積層膜をパターニングして所定形状の半導体層を形成する工程と、前記半導体層を覆うように第２絶縁膜を形成する工程と、前記第２絶縁膜上に金属膜をパターン形成することで、前記第１ゲート電極と平面的に重なる位置に第２ゲート電極を形成する工程とを有することを特徴とする。
この製造方法によれば、非晶質シリコン膜の結晶化が２回に分けて行われるので、１回に形成する非晶質シリコン膜を薄くでき、これによって結晶化に必要な入射エネルギーを少なくすることができるので、各ポリシリコン膜の結晶組織を制御しやすく、したがって第１、第２ゲート電極から付加する電圧効果を等しくでき、トランジスタ性能を向上させる効果を得ることができる。さらに、均質な半導体層のトータルの厚さを大きくできるので、製造歩留まりも向上する。
【００１４】
本発明の電気光学装置の製造方法は、前記非晶質シリコン膜に対しレーザー照射することで前記非晶質シリコン膜を結晶化することを特徴とする。この製造方法によれば、非晶質シリコン膜の結晶化を２回に分けて行う場合に、既設のポリシリコン膜への熱の影響を少なくできるので、第１ポリシリコン膜と第２ポリシリコン膜の双方で結晶組織の最適化を行いやすくなり、高歩留まりに効率よく電気光学装置を製造できる。
【００１５】
本発明の電気光学装置の製造方法は、前記第１非晶質シリコン膜を、前記第２非晶質シリコン膜より厚く形成することを特徴とする。この製造方法によれば、第１非晶質シリコン膜を結晶化して第１ポリシリコン膜とした後、第２非晶質シリコン膜の結晶化を行う際に、当該結晶化に要するエネルギーを低減することができるので、第１ポリシリコン膜に影響を与えることなく所望の結晶組織のポリシリコン膜を得られるようになり、第１ポリシリコン膜、第２ポリシリコン膜の双方で最適化された結晶組織を得られる。したがって、第１ゲート電極及び第２ゲート電極の双方で良好な電圧印加効果が得られる、スイッチング特性に優れたＴＦＴを作製することができる。
【００１６】
本発明の電子機器は、先に記載の本発明の電気光学装置を備えたことを特徴とする。この構成によれば、高輝度、高精細の安定した表示部を備えた電子機器が提供される。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を図面を参照して説明する。
図１（ａ）は、本発明に係る電気光学装置の一例である液晶装置を各構成要素とともに対向基板側からみた平面構成図、図１（ｂ）は、図１（ａ）に示すＨ−Ｈ線に沿う断面構成図、図２は、液晶装置を構成するアクティブマトリクス基板上に設けられた各種配線や周辺回路等の電気的な構成を示すブロック図、図３は液晶装置の１画素領域を示す平面構成図である。
【００１８】
［液晶装置の全体構成］
図１（ａ）及び図１（ｂ）に示すように、この液晶装置（電気光学装置）はＴＦＴアレイ基板１０と、対向基板２０とが平面視略矩形枠状のシール材５２によって貼り合わされ、このシール材５２に囲まれた領域内に液晶層５０が封入された構成を備えている。シール材５２内周側に沿って平面視矩形枠状の周辺見切り５３が形成され、この周辺見切りの内側の領域が画像表示領域５１とされている。シール材５２の外側の領域には、データ線駆動回路２０１及び外部回路実装端子２０２がＴＦＴアレイ基板１０の１辺（図示下辺）に沿って形成されており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路２０４，２０４が形成されて周辺回路を成している。ＴＦＴアレイ基板１０の残る１辺（図示上辺）には、画像表示領域５１の両側の走査線駆動回路２０４，２０４間を接続する複数の配線２０５が設けられている。また、対向基板２０の各角部においては、ＴＦＴアレイ基板１０と対向基板２０との間の電気的導通をとるための基板間導通材２０６が配設されている。本実施形態の液晶装置は、透過型の液晶装置として構成され、ＴＦＴアレイ基板１０側に配置された光源（図示略）からの光を変調して対向基板２０側から出射するようになっている。
【００１９】
なお、データ線駆動回路２０１あるいは走査線駆動回路２０４，２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＣＯＦ（Chip On Film）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。また、液晶装置においては、使用する液晶の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード、垂直配向モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
【００２０】
このような構造を有する液晶装置の画像表示領域５１には、図２に示すように、走査線３ａ及びデータ線６ａがそれぞれ横方向、縦方向に複数本形成されており、各走査線３ａ、データ線６ａの交差部には、ＴＦＴ（薄膜トランジスタ）３０と、画素電極９と、蓄積容量７０とからなる画素領域４１がマトリクス状に配列形成されている。このＴＦＴ３０のゲート及びソースは、それぞれ走査線３ａ、データ線６ａに接続され、ドレインは画素電極９に接続されている。また、画素の保持特性を高めるべく付与されている蓄積容量７０は、画素電極９と並列に接続されている。
【００２１】
図２に回路構成図で示したように、走査線駆動回路２０４は、主に垂直シフトレジスタから構成され、クロック信号線（図示略）を介して外部制御装置から入力される基準クロックに基づくパルス状の走査信号Ｇ１，Ｇ２，…Ｇｍを、一垂直走査期間内に線順次に走査線３ａに印加するようになっている。また、必要に応じて、容量線３ｂに対して所定の電圧、ないしパルス状の電気信号を印加できるようになっている。
データ線駆動回路２０１は、クロック信号線（図示略）を介して外部制御装置から入力される基準クロックに基づいて、各サンプリング駆動信号線１１１にサンプリング駆動信号Ｓ１，Ｓ２，…Ｓｎを順次供給する水平シフトレジスタ２０１ａと、画像信号線１１２を介して供給された画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするサンプリング回路２０１ｂとを備えて構成されている。
【００２２】
サンプリング回路２０１ｂは、データ線毎に設けられたサンプリングスイッチ（回路用薄膜トランジスタ）１３１を備えており、各サンプリングスイッチ１３１は、水平シフトレジスタ１１０からサンプリング駆動信号Ｓ１，Ｓ２，…Ｓｎが入力されると、６つの画像信号線１１２のそれぞれについてサンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６を６つの隣接するデータ線６ａからなるグループ毎に順次印加するようになっている。これにより、一水平走査期間（走査線駆動回路２０４により１本の走査線３ａに走査信号が供給されている期間）に、各データ線６ａに対してサンプリングされた画像信号が供給されるようになっている。
【００２３】
［画素の詳細構成］
図３は、本実施形態の液晶装置を構成するＴＦＴアレイ基板１０上の１画素領域を示す平面構成図であり、図４は、図３のＡ−Ａ’線に沿う断面構成図、図５は、同、Ｂ−Ｂ’線に沿う断面構成図である。
図３に示すように、ＴＦＴアレイ基板上には、データ線６ａと、第２ゲート配線（走査線）３ａとが互いに交差して設けられており、さらに第２ゲート配線３ａに沿って延びる第１ゲート配線１５ｂが形成されている。データ線６ａと第２ゲート配線３ａとによって区画された略矩形状の画素領域４１に、大略平面鈎形の半導体層４２が設けられている。第２ゲート配線３ａは、データ線６ａと交差する方向に延びる走査線本線部３１と、この走査線本線部３１から分岐されて画素領域４１の中央側へ延出された２本のゲート電極（第２ゲート電極）３２，３３とを有しており、これらのゲート電極３２，３３が、前記半導体層４２の走査線本線部３１と平行に延びる部分と交差して配置されることで、デュアルゲート（ダブルゲート）構造のＴＦＴを構成している。なお、ＴＦＴ３０としては、図示のデュアルゲート構造に限ることなく、３本のゲート電極を備えた構造（トリプルゲート構造）であってもよい。
【００２４】
平面視略Ｌ形の半導体層４２の一端は、データ線６ａとの交差部に設けられたソースコンタクトホール５５を介してデータ線６ａと電気的に接続される一方、他端は画素領域４１の内側へ延設され、平面視Ｌ形の蓄積容量電極（第３容量電極）４２ａを構成している。
この蓄積容量電極４２ｃは、前記走査線本線部３１と平行に延びる容量線（第２容量電極）３ｂと、平面的に重なって配置されている。平面視Ｌ形の蓄積容量電極４２ｃの図示上下方向に延びる部分は、データ線６ａと平面視で重なって画素領域４１の辺端部に延在している。
【００２５】
画素領域４１とほぼ重なる平面領域に形成された画素電極９は、ＩＴＯ等の透明導電材料からなり、半導体層４２に、中間電極層５８を介して電気的に接続されている。すなわち、画素コンタクトホール５７を介して画素電極９と中間電極層５８とが電気的に接続され、ドレインコンタクトホール５６を介して中間電極層５８とＴＦＴ３０の半導体層４２とが電気的に接続されることにより、画素電極９とＴＦＴ３０とが電気的に接続されている。また、上記中間電極層５８は、容量線３ｂと平面的に重なる位置に配置されている。
【００２６】
画素領域４１には、平面視Ｌ形の蓄積容量電極４２ｃと概略同形状で、この蓄積容量電極４２ｃと平面視略同一位置に配置された容量電極部（第１容量電極）１５ａが設けられており、この容量電極部１５ａは、第２ゲート配線３ａに沿って延在し、半導体層４２の図示左右方向に延びる部分と平面的に重なって配置された第１ゲート配線１５ｂと同層に形成されている。これら容量電極部１５ａと第１ゲート配線１５ｂは、同一の遮光性材料を用いて半導体層４２より下側の同層に形成されており、画素領域４１においてＴＦＴ３０等に入射する光を遮断する遮光部材１５を構成するものとなっている。遮光部材１５は、例えばＷＳｉ等の遮光性材料を用いて所定平面形状に形成される。
【００２７】
第１ゲート配線１５ｂは、前記ゲート電極３２，３３とそれぞれ平面的に重なる位置で、ＴＦＴ３０の第１ゲート電極として機能する。容量電極部１５ａは、蓄積容量電極４２ｃと平面的にほぼ重なって配置されており、上記した容量線３ｂとコンタクトホール５９を介して電気的に接続されることで、蓄積容量７０の一の電極を構成している。このように、容量線３ｂと容量電極部１５ａとの導電接続部を画素領域４１内に設けることで、容量電極部１５ａを画像表示領域外まで引き回す必要が無くなり、各層の段差による配線（特にデータ線６ａ）の断線や、配線間のクロストークを効果的に防止できる。
【００２８】
次に、図４及び図５に示す断面構造を見ると、ＴＦＴアレイ基板１０は、例えば石英、ガラス、プラスチック等からなる基板本体（基体）１０ａの一面側に下地絶縁膜１１が形成されており、下地絶縁膜１１上には、遮光部材１５（容量電極部１５ａ、第１ゲート配線１５ｂ）が形成されている。遮光部材１５を含む下地絶縁膜１１上に第１層間絶縁膜１２が形成され、第１層間絶縁膜１２上に半導体層４２が設けられている。すなわち、この下地絶縁膜１１と第１層間絶縁膜１２との間の層が、遮光部材１５の層となっている。
【００２９】
下地絶縁膜１１は、遮光部材１５のパターニング工程におけるオーバーエッチングに対するバッファ層として機能し、第１層間絶縁膜１２は遮光部材１５と半導体層４２とを絶縁している。したがって第１層間絶縁膜１２は、ＴＦＴ３０の第１ゲート電極として機能する第１ゲート配線１５ｂと半導体層４２とを絶縁する第１絶縁膜を構成している。また下地絶縁膜１１及び第１層間絶縁膜１２は、基板本体１０ａの表面の荒れや汚染等によるＴＦＴ３０の特性劣化を抑える作用を奏する。
【００３０】
ＴＦＴ３０は、上述したようにデュアルゲート構造であり、かつＬＤＤ（Light Doped Drain ）構造を有している。より詳細には、ＴＦＴ３０は、ゲート電極３２，３３と、半導体層４２の前記ゲート電極３２，３３と対向する領域に形成された２箇所のチャネル領域１ａと、ゲート電極３２，３３と半導体層４２とを絶縁するゲート絶縁膜を構成する絶縁薄膜（第２絶縁膜）２とを主体として構成されている。そして、前記２箇所のチャネル領域１ａの両側にそれぞれ形成されてＬＤＤ部を成す低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと、これらのＬＤＤ部の両側に形成された高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅと、チャネル領域１ａ間に形成された高濃度ソース／ドレイン領域１ｆとを備えている。
【００３１】
本発明に係る半導体層４２はポリシリコン膜からなるものである。半導体層４２のポリシリコン膜としては、基板上に成膜したアモルファスシリコン膜（非晶質シリコン膜）を、レーザーアニール法や、Ｎｉ助長固相成長法等の低温プロセスにより多結晶化した、いわゆる低温ポリシリコン膜を用いることが好ましい。低温プロセスとされているのは、基板上に形成した非晶質シリコン膜を基板全体の加熱により結晶化する方法に比してプロセス温度を大きく低下させることが可能だからである。すなわち、レーザー照射により結晶化したポリシリコン膜を用いたＴＦＴの製造工程では、レーザーを照射する工程を常温で行うことができるため、非晶質シリコン膜の脱水素処理工程や不純物活性化工程の温度（６００℃程度）を超えないプロセス温度での製造が可能になる。また、Ｎｉ助長固相成長法においても、非晶質シリコンを加熱して結晶化する際の温度を抑えることができるため、非晶質シリコン膜の脱水素処理工程やＮｉゲッタリング工程を含めても６００℃以下のプロセス温度で製造することができる。
【００３２】
そして、本発明に係る半導体層４２は、基板本体１０ａ上に上下２層のポリシリコン膜を積層した構造を有している。図６に本発明に係るＴＦＴのチャネル領域を形成する半導体層４２近傍の断面構造を拡大して示す。本発明では半導体層４２にはＴＦＴのＬＤＤ構造に他に、蓄積容量電極が構成されるが、図６ではＴＦＴのチャネル領域を中心に説明する。
【００３３】
図６に示すように、基板本体１０ａ上に、下地絶縁膜１１を介して第１ゲート配線１５ｂ（第１ゲート電極）が形成され、第１ゲート配線１５ｂを覆って第１層間絶縁膜１２（第１絶縁膜）が形成されている。第１層間絶縁膜１２上に、第１ポリシリコン膜４２ａと第２ポリシリコン膜４２ｂとを順に積層してなる２層構造の半導体層４２が設けられている。そして、第２ポリシリコン膜４２ｂ上に、絶縁薄膜（第２絶縁膜）２を介してゲート電極３２，（３３）が形成されてＴＦＴ３０を構成している。第１ゲート配線１５ｂとゲート電極３２，（３３）とは、第１層間絶縁膜及び絶縁薄膜２を貫通するコンタクトホール６０を介して互いに電気的に接続されている。
【００３４】
上記２層構造の半導体層４２を形成するには、まず、第１層間絶縁膜１２上に第１非晶質シリコン膜を形成する。その後、第１非晶質シリコン膜を、例えばレーザー照射等の手段により結晶化させ、第１ポリシリコン膜４２ａを得る。次いで、上記第１ポリシリコン膜４２ａ上に第２非晶質シリコン膜を形成し、続いて第２非晶質シリコン膜をレーザー照射等の手段により結晶化させて、第２ポリシリコン膜４２ｂを得る。上記各非晶質シリコン膜の結晶化に際しては、第１ポリシリコン膜４２ａ、第２ポリシリコン膜４２ｂとそれぞれ対向する第１ゲート配線１５ｂ、ゲート電極３２，３３からの電圧印加において適切な電気特性が得られるよう結晶化条件が設定される。ＴＦＴの電気特性は半導体層の結晶組織、特に結晶粒の大きさとその均一性に大きく影響されるので、上記結晶化条件の設定に際しては、第１ポリシリコン膜４２ａ、第２ポリシリコン膜４２ｂにおける結晶粒径を所定の大きさで均一に形成できるよう条件設定を行う。
【００３５】
上層側の第２ポリシリコン膜４２ｂの形成に際しては、既設の第１ポリシリコン膜４２ａ上で結晶化が行われることとなるが、この第２非晶質シリコン膜の結晶化に際し発生する熱は、非晶質シリコンを溶融させるためのエネルギーとして大半が使用されるため、その熱により第１ポリシリコン膜４２ａが溶融、再結晶化されることはなく、影響は少ない。したがって、上記形成方法を採用することで、第１ポリシリコン膜４２ａ、第２ポリシリコン膜４２ｂのそれぞれで適切な結晶組織制御が可能である。
【００３６】
上記作製方法で得られる半導体層４２の結晶組織を図７（ａ）に模式的に示す。図７（ａ）では図の上方からレーザーを照射して非晶質シリコン層を結晶化させるが、本発明のように半導体層４２を第１ポリシリコン膜４２ａと第２ポリシリコン膜４２ｂの２層に分けて形成すれば、それぞれのポリシリコン膜における下部の結晶粒４５ａと上部の結晶粒４５ｃの大きさの差が少なくなり、より均質な半導体層４２が得られる。これに対して従来のように、単層の非晶質シリコン膜を形成して結晶化する場合には、レーザーを照射して非晶質シリコン膜を結晶化する際に、膜厚方向で結晶化時間が不均一になるため、図７（ｂ）に示すように、結晶化後の上部の結晶粒４５ｂは下部の結晶粒４５ａの結晶粒よりも大きくなる。このため半導体層４２の上部と下部とでは結晶粒の大きさが異なり、半導体層を挟んだ両側にゲート電極を設けた構成のＴＦＴでは、それぞれのゲート電極に対する電気特性が不均一になり、ＴＦＴの特性を十分に発揮できなくなる。
【００３７】
また本発明に係る製造方法において、第１ポリシリコン膜４２ａ上に形成した第２非晶質シリコン膜は、第２ポリシリコン膜４２ｂとして最適な加熱条件で結晶化されるが、その際、下層側の第１ポリシリコン膜４２ａへの熱の影響を考慮すると、第２非晶質シリコン膜の厚さは、第１ポリシリコン膜４２ａ（第１非晶質シリコン膜）より薄くすることが好ましい。このように上層側の第２非晶質シリコン膜を薄くすることで、結晶化時に溶融する体積を減らすことができ、結晶化に必要なレーザーエネルギーを少なくすることができるので、下層側の第１ポリシリコン膜４２ａに対する熱の影響をさらに少なくでき、歩留まりの向上を図ることができる。
【００３８】
本発明のように、第１ゲート電極たる第１ゲート配線１５ｂに対応する第１ポリシリコン膜４２ａ、及びゲート電極３２，３３に対応する第２ポリシリコン膜４２ｂの結晶組織をそれぞれ最適化することにより、ＴＦＴの電気特性を向上させることができる。ここで、図８にＴＦＴ３０の作動状態を模式的に示して説明する。ＴＦＴにおいて上下のゲート電極に電圧を印加すると、図８に示すように電荷（正孔）１１５，１１６が絶縁薄膜２、第１層間絶縁膜１２と、半導体層４２のチャネル領域１ａとの界面に形成される。そして本発明では、上記したように第１ポリシリコン膜４２ａ、第２ポリシリコン膜４２ｂがそれぞれで結晶組織を適切に制御されたものとなっているので、第１ゲート配線１５ｂ及びゲート電極３２，３３を介して印加された電圧に応じて上記正孔が各電極の近傍で良好に形成され、ＴＦＴのスイッチング特性を十分に発揮できることになる。
【００３９】
再び図４，図５の断面構造の説明に戻って、ゲート電極３２，３３、容量線３ｂ、及び絶縁薄膜２を覆って第２層間絶縁膜１３が形成されており、第２層間絶縁膜１３上には、データ線６ａ及び中間電極層５８が同層で形成されている。データ線６ａ及び中間電極層５８は、例えばＡｌ等の低抵抗金属を用いて形成される。
また、第２層間絶縁膜１３を貫通して半導体層４２に達するソースコンタクトホール５５及びドレインコンタクトホール５６が形成されており、ソースコンタクトホール５５を介してデータ線６ａと半導体層４２の高濃度ソース領域１ｄとが電気的に接続され、ドレインコンタクトホール５６を介して中間電極層５８と半導体層４２の高濃度ドレイン領域１ｅとが電気的に接続されている。
【００４０】
データ線６ａ及び中間電極層５８を覆うように第３層間絶縁膜１４が形成されており、第３層間絶縁膜１４上に画素電極９が形成されている。前記中間電極層５８の平面領域において、上記第３層間絶縁膜１４を貫通して中間電極層５８に達する画素コンタクトホール５７が形成されており、画素コンタクトホール５７を介して画素電極９と中間電極層５８とが電気的に接続されている。以上の構成により、中間電極層５８を介して半導体層４２の高濃度ドレイン領域１ｅと画素電極９とが電気的に接続されている。
また、画素電極９及び第３層間絶縁膜１４上に、ラビング処理等の配向処理が施されたポリイミド膜などからなる配向膜１７が設けられている。
【００４１】
図３ないし図５に示したように、本実施形態の液晶装置では、半導体層４２の高濃度ドレイン領域１ｅが画素領域４１の中央部側へ延出されて形成された蓄積容量電極４２ｃの平面領域において、絶縁薄膜２，及び層間絶縁膜１２〜１４を介して複数の導電材料からなる部材が積層されて蓄積容量７０を構成している。
より詳細には、蓄積容量７０の形成領域において、上記蓄積容量電極４２ｃの下層側には、第１層間絶縁膜１２を介して遮光部材層の容量電極部１５ａが対向配置され、上記蓄積容量電極４２ｃの一部と、容量電極部１５ａの一部は、データ線６ａ側へ延出され、データ線６ａと平面的に重なる位置にて層厚方向に対向している。蓄積容量電極４２ｃの上層側には、絶縁薄膜２を介して容量線３ｂが対向配置されている。また第２層間絶縁膜１３を介して、容量線３ｂと中間電極層５８が対向配置されている。
そして、図５に示すように、蓄積容量電極４２ｃを挟持する容量電極部１５ａと容量線３ｂとがコンタクトホール５９を介して電気的に接続され、図４に示すように、蓄積容量電極４２ｃと中間電極層５８とがドレインコンタクトホール５６を介して電気的に接続されている。
【００４２】
このように、蓄積容量７０は、容量電極部１５ａと蓄積容量電極４２ｃとからなる第１の蓄積容量部と、蓄積容量電極４２ｃと容量線３ｂとからなる第２の蓄積容量部と、容量線３ｂと中間電極層５８とからなる第３の蓄積容量部とを層厚方向に重畳した積層構造を有している。この構成により、蓄積容量７０では、画素領域４１に占める平面積を節約しつつ、大きな容量が得られるようになっており、その結果、本実施形態の液晶装置は、画素領域４１の開口率を高めることができ、画素ピッチを狭くして高精細化した際にも明るい表示を得られるものとなっている。
【００４３】
また、本実施形態の液晶装置では、図３及び図５に示すように、容量電極部１５ａ、蓄積容量電極４２ｃ、容量線３ｂ、及び中間電極層５８の平面領域において、蓄積容量７０を形成している領域が、基板本体１０ａ側から順次小さく（狭く）なるように形成されている。これにより、１つの部材上に積層される部材の形成領域が、絶縁膜の段差部に掛からないようにすることができ、絶縁膜が薄くなる傾向にある段差部における容量リークを良好に防止できる構造となっている。
【００４４】
他方、対向基板２０は、基板本体２０ａの液晶層５０側にベタ状に形成された共通電極２１と、この共通電極２１を覆って形成された配向膜２２とを備えている。共通電極２１は、ＩＴＯ等の透明導電材料により形成でき、配向膜２２は、先のＴＦＴアレイ基板１０の配向膜１７と同様の構成とすることができる。また、カラー表示を行う場合には、各画素領域４１に対応して例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の色材層を備えたカラーフィルタを基板本体１０ａ又は２０ａ上に形成すればよい。
【００４５】
上記構成の画像表示領域を備えた液晶装置では、半導体層４２と基板本体１０ａとの間の遮光部材層に、遮光性材料からなる第１ゲート配線１５ｂと、容量電極部１５ａとを設けている。上記第１ゲート配線１５ｂは、ＴＦＴ３０のチャネル領域を基板本体１０ａ側から覆うように形成されており、基板本体１０ａ側からＴＦＴ３０に入射する光を遮断する遮光膜としても機能する。
さらに、本実施形態の液晶装置では、ＴＦＴ３０をマルチゲート構造とすることにより、１つのチャネル領域１ａの両側の電圧を低減し、オフリーク電流を低減しており、また各チャネル領域１ａを挟んで両側に低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを形成したＬＤＤ構造を採用したことでオフ電流を低減することができるようになっている。
【００４６】
例えば、対角２．４インチのＱＶＧＡ（画素サイズ５１μｍ×１５３μｍ、１６６ｐｐｉ(pixel/inch)）表示パネルのような高精細液晶装置では、画素の液晶容量と蓄積容量との和が小さくなるため、スイッチング素子であるＴＦＴ３０のリーク電流が大きいと、その電荷漏れにより表示品質を保つことができなくなる。多結晶シリコンＴＦＴでは、オン電流も大きいがオフ電流も大きいため、特にリーク電流を抑えることが重要になる。本実施形態の液晶装置では、上記に挙げた作用によりリーク電流を低レベルに抑えることができるようになっている。そして、このようにリーク電流を効果的に低減できること、及び上述の積層構造の蓄積容量７０とにより、蓄積容量７０の平面積を縮小することが可能になり、画素の開口率を高めることができるようになっている。本発明は、２５０ｐｐｉ（例えば画素サイズ：２４μｍ×１０２μｍ）以上の高精細液晶装置のように画素面積が小さくなった場合に特に大きな効果を得ることができるものである。
【００４７】
本実施形態では、図３に示したように、第１ゲート配線１５ｂと、第２ゲート配線３ａとが、平面的に離間されて配置されている。この構成により、電気信号を入力可能とされた第１ゲート配線１５ｂと第２ゲート配線３ａとのクロストークを防止することができる。このように両者を平面的に離間する構成とすることで、第１ゲート配線１５ｂと第２ゲート配線３ａとの間の絶縁膜（第１層間絶縁膜１２及び絶縁薄膜２）を薄くすることができるため、第１ゲート配線１５ｂと同層に形成された容量電極部１５ａと、蓄積容量電極４２ｃとにより形成される容量を増加させることができ、蓄積容量面積の縮小に寄与する。
【００４８】
またさらに、上記蓄積容量７０の平面積を縮小できることは、低温プロセスを用いる場合における製造歩留まりの向上に有効に作用する。各層の絶縁膜を形成する際の成膜温度が低い場合には、絶縁膜の被覆性が低下しやすく、特に膜厚の薄い絶縁薄膜（ゲート絶縁膜）２では、ピンホールが発生しやすくなり、容量線３ｂとの間に形成している容量においてリークを生じ易くなる。そこで、上記蓄積容量７０の平面積を縮小できれば、容量線３ｂと蓄積容量電極４２ｃとに挟まれる領域内にピンホールが配置される確率が低くなるので、容量リークによる動作不具合が低減され、高い製造歩留まりにて液晶装置を製造することが可能になる。
【００４９】
また、図３に示したように、上記容量電極部１５ａの一部は、データ線６ａと平面視で重なって延在しており、かつ容量電極部１５ａは、遮光性材料からなるものであるので、容量電極部１５ａは、ＴＦＴアレイ基板１０において画素領域４１を区画する遮光膜（ブラックマトリクス）としても機能する。このような構成とすることで、データ線６ａに沿う方向の遮光膜を、対向基板２０に設ける必要が無くなり、画素領域４１の開口率を向上させることができる。つまり、対向基板２０側に遮光膜を設ける場合には、ＴＦＴアレイ基板１０と対向基板２０との組ずれを考慮してデータ線６ａの幅より太く形成することを要するが、ＴＦＴアレイ基板１０側に遮光膜を設ける場合には、上記組ずれのマージンを取る必要が無くなり、図３に示したようにデータ線６ａと同程度以下の幅まで狭くすることが可能だからである。
【００５０】
［周辺回路］
次に、本実施形態の液晶装置における周辺回路（データ線駆動回路２０１、走査線駆動回路２０４）に実装される回路用薄膜トランジスタについて説明する。図９は、図１及び図２に示した周辺回路に実装可能な回路用ＴＦＴの構成例をそれぞれ示す図である。
【００５１】
図９（ａ）は、回路用ＴＦＴの平面構成図であり、図９（ｂ）は、同図に示すＦ−Ｆ’線に沿う断面構成図である。図９（ａ）に示すように、本例は、２つの回路用ＴＦＴ８０，８１が隣接して配置されている場合に好適に用いることができる構成である。
回路用ＴＦＴ８０は、平面視矩形状の半導体層８００と、この半導体層８００の中央部に配置されたゲート電極８１０と、チャネル領域８００ａと、このチャネル領域８００ａの両側にそれぞれ設けられたソース領域８００ｂ、及びドレイン領域８００ｃとを備えて構成されている。そして、図９（ｂ）に示すように、絶縁薄膜２と第２層間絶縁膜１３とを貫通して設けられた２つのコンタクトホール８３０を介して、ソース領域８００ｂと、ソース配線８２０とが電気的に接続され、ドレイン領域８００ｃとドレイン配線８４０とが、２つのコンタクトホール８５０を介して電気的に接続されている。
【００５２】
回路用ＴＦＴ８１は、上記回路用ＴＦＴ８１と略平行に配置されており、平面視矩形状の半導体層８０１と、この半導体層８０１の中央部に配置された第２のゲート電極８１１と、チャネル領域８０１ａと、その両側に形成されたソース領域８０１ｂ、及びドレイン領域８０１ｃとを備えて構成されている。図９（ｂ）に示すように、絶縁薄膜２と第２層間絶縁膜１３とを貫通して設けられた２つのコンタクトホール８３１を介して、ソース領域８０１ｂと、ソース配線８２１とが電気的に接続され、ドレイン領域８０１ｃと、ドレイン配線８４１とが、２つのコンタクトホール８５１を介して電気的に接続されている。
【００５３】
このように２つの回路用ＴＦＴが隣接して配置されている場合に、一方の回路用ＴＦＴ８０のゲートを、半導体層８００の上層側に設けられたゲート電極８１０により構成し、他方の回路用ＴＦＴ８１のゲートを、半導体層８００の下層側に設けられた第２のゲート電極８１１により構成することで、ＴＦＴ８０，８１間の距離を短くしたとしても、ゲート電極８１０と第２のゲート電極８１１とが異なる層に形成されていることから、加工性の限界により制限されることなく、ゲート電極を配置することができる。従って、本構成の回路用ＴＦＴを採用するならば、高密度に回路用ＴＦＴが配置された、高精細液晶装置に好適な周辺回路を実現できる。
【００５４】
また、半導体層８００は、画素領域４１に設けられた半導体層４２と同様に、第１ポリシリコン膜と第２ポリシリコン膜とを積層した２層構造とすることができる。本発明に係る製造方法を用いて形成した半導体層にあっては、その層厚方向における結晶粒径の差異が小さいものとなっているから、回路用ＴＦＴ８０，８１のようにそれぞれのゲート電極８１０，８１１の形成層が異なっており、これらと対向する半導体層面が異なっている場合にも、ゲート電極８１０，８１１において概ね同様の電圧印加効果を得ることができる。
【００５５】
また、回路用ＴＦＴ８１の第２のゲート電極８１１は、図９（ｂ）に示すように、基板本体１０ａ上の下地絶縁膜１１と第１層間絶縁膜１２との間の層に形成されており、画素領域４１に設けられた第１ゲート配線１５ｂと同層に、同一の遮光性材料を用いて形成されている。従って、本構成の回路用ＴＦＴ８０，８１を作製するに際しても、画素領域４１の遮光部材１５と同時に第２のゲート電極８１１を形成することができ、工程数の増加を伴うことなく、高集積度の周辺回路を形成することができる。
【００５６】
上記の回路用ＴＦＴは、例えば図２に示したサンプリング回路２０１ｂのサンプリングスイッチ１３１や、水平シフトレジスタ２０１ａ、走査線駆動回路２０４に適用されるラッチ回路のインバータ（相補型ＴＦＴ）、トランスミッションゲート等に適用することができる。そして、本実施形態に係る回路用ＴＦＴを用いることで、ＴＦＴの小型化、高密度化を実現でき、画素の高精細化による駆動画素数の増加に対応した周辺回路の高集積化を実現できる。
【００５７】
以上、詳細に説明したように、本液晶装置は、その画像表示領域では、第１ゲート配線１５ｂ及びゲート電極３２，３３により挟持される半導体層４２を、第１ポリシリコン膜４２ａと第２ポリシリコン膜４２ｂとの積層構造としたことで、ポリシリコン膜４２ａ、４２ｂの結晶組織を、それぞれに作用するゲート電極に対して最適化された状態となるように制御でき、チャネル領域を挟んだ両側にゲート電極が設けられたＴＦＴの電気特性を十分に発揮でき、優れた画素スイッチング特性を得られるものとなっている。
また、半導体層４２の下層側に、遮光性材料からなる容量電極部１５ａ及び第１ゲート配線１５ｂが設けられたことで、ＴＦＴ３０のリーク電流の低減、及び蓄積容量７０の平面積の縮小を実現でき、画素領域４１を高開口率化を実現できるようになっている。
一方、周辺回路においては、半導体層の上層側、下層側のいずれにもゲート電極を形成できるので、回路用ＴＦＴの小型化、高密度化を達成でき、これにより高精細化に伴う駆動画素数の増加にも十分対応可能な周辺回路を実現することができる。したがって、上記画像表示領域及び周辺回路を備えた本実施形態の液晶装置によれば、画素を高精細化しても高品質の表示を得ることが可能である。
【００５８】
（電子機器）
図１０は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、上記実施形態の液晶装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
【００５９】
上記各実施の形態の表示装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器においても、明るく、高精細の表示が可能になっている。
【図面の簡単な説明】
【００６０】
【図１】液晶装置の平面構成図（ａ）及び断面構成図（ｂ）。
【図２】同、液晶装置の回路構成図。
【図３】同、１画素領域を示す平面構成図。
【図４】図３のＡ−Ａ’線に沿う断面構成図。
【図５】図３のＢ−Ｂ’線に沿う断面構成図。
【図６】実施形態に係るＴＦＴの半導体層近傍の拡大断面構成図。
【図７】半導体層の結晶組織を模式的に示す説明図。
【図８】ＴＦＴの動作を模式的に示す説明図。
【図９】回路用ＴＦＴの平面構成図（ａ）及び断面構成図（ｂ）。
【図１０】電子機器の一例を示す斜視構成図。
【符号の説明】
【００６１】
１０  ＴＦＴアレイ基板、２０  対向基板、１０ａ、２０ａ  基板本体、１ａ  チャネル領域、３ａ  第２ゲート配線（走査線）、３ｂ  容量線（第２容量電極）、６ａ  データ線、９  画素電極、１５  遮光部材、１５ａ  容量電極部（第１容量電極）、１５ｂ  第１ゲート配線（第１ゲート電極）、３０  ＴＦＴ（薄膜トランジスタ）、３２，３３  ゲート電極（第２ゲート電極）、４１  画素領域、４２  半導体層、４２ａ  第１ポリシリコン膜、４２ｂ  第２ポリシリコン膜、４２ｃ  蓄積容量電極（第３容量電極）、５０  液晶層、５８  中間電極層、７０  蓄積容量。
【図１】
2006237447.tif 000003
【図２】
2006237447.tif 000004
【図３】
2006237447.tif 000005
【図４】
2006237447.tif 000006
【図５】
2006237447.tif 000007
【図６】
2006237447.tif 000008
【図７】
2006237447.tif 000009
【図８】
2006237447.tif 000010
【図９】
2006237447.tif 000011
【図１０】
2006237447.tif 000012