(57)【要約】【課題】基板上に形成される多層配線構造の配線間を電気的に絶縁する第１絶縁膜と第２絶縁膜との積層構造において、第２絶縁膜上をＣＭＰした際に発生する第２絶縁膜の膜剥がれを防止する。【解決手段】基板１１上に形成される多層配線構造の配線間を電気的に絶縁する絶縁膜を第１絶縁膜２１と第２絶縁膜２２との積層構造で形成する半導体装置の製造方法において、前記第１絶縁膜２１を形成した後で前記第２絶縁膜２２を形成する前に、前記基板１１の製品となるチップが存在しない領域上における前記第１絶縁膜２１表面に密着膜３１を形成する工程を備えたことを特徴とする。【選択図】図１
2006344626.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成される多層配線構造の配線間を電気的に絶縁する絶縁膜を第１絶縁膜と第２絶縁膜との積層構造で形成する半導体装置の製造方法において、
前記第１絶縁膜を形成した後で前記第２絶縁膜を形成する前に、前記基板の製品となるチップが存在しない領域上における前記第１絶縁膜表面に密着膜を形成する工程
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記密着膜は前記製品となるチップが存在しない領域である前記基板の周囲領域上の前記第１絶縁膜表面に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記密着膜は前記製品となるチップが存在しない領域である前記基板のスクライブライン上の前記第１絶縁膜表面に形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記密着膜は前記第１絶縁膜の構成元素の少なくとも一部と前記第２絶縁膜の構成元素の少なくとも一部とを含む材料で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記密着膜は前記第１絶縁膜よりも密度が高い材料で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記密着膜は金属系材料で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記第１絶縁膜は比誘電率が３．０以下の低誘電率絶縁膜で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記第１絶縁膜はシリコンと炭素とを含む絶縁材料で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
前記第１絶縁膜はシリコンと炭素とを含む絶縁材料で形成され、
前記密着膜はシリコンと炭素とを含み、前記第１絶縁膜より密度が高い材料で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造で形成されているデバイス形成基板において、
前記第２絶縁膜は、前記基板の製品となるチップが存在しない領域上の前記第１絶縁膜表面に密着膜が形成された後に、前記第１絶縁膜表面に前記密着膜を介して形成されたものからなる
ことを特徴とするデバイス形成基板。
【請求項１１】
基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造を有する半導体装置において、
前記第２絶縁膜は、前記基板の製品となるチップが存在しない領域上の前記第１絶縁膜表面に密着膜が形成された後に、前記第１絶縁膜表面に前記密着膜を介して形成されたものからなる
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜に形成された溝内に導電膜を埋め込んだ後、絶縁膜上の余剰な導電膜を研磨によって除去し、溝内のみに上記導電膜を残して溝配線を形成する際に、配線間の絶縁膜の剥がれを抑制することが容易な半導体装置の製造方法およびデバイス形成基板および半導体装置に関するものである。
【背景技術】
【０００２】
多層配線構造の半導体装置の製造方法では、配線間を電気的に絶縁する絶縁膜を２種類以上の絶縁膜を積層した構造に形成している。特に、絶縁膜の誘電率（ｋ）の値を小さくするために、従来から使用されていた酸化シリコン膜や窒化シリコン膜に比べ、密着性の弱い種々の絶縁膜が使われている。
【０００３】
上記多層配線構造を製造する技術としては、絶縁層に形成した溝および穴に導電材料となる銅を埋め込んで形成する、いわゆるデュアルダマシン方法について開示されている（例えば、特許文献１参照。）。この特許文献１に開示されている絶縁層は積層構造であり、特許文献１の図３および段落番号００３２に「誘電絶縁層２、３および４を付着させて高導電率の相互接続を形成するプロセスを開始する。１対の絶縁層はＥＣＲ、スパッタリング、プラズマＣＶＤ、ＣＶＤ、スピンコーティング、またはこれらの方法を任意に組み合わせることによって付着させることができる。たとえば、これらの絶縁層はポリイミド、窒化シリコン、アルミナ、二酸化シリコン、リンケイ酸ガラス、酸化イットリウム、酸化マグネシウム、エアロゲル、またはこれらの材料を任意に組み合わせることで作ることができる。」ことが記載されている。
【０００４】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、ビア層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜であり、配線層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜である半導体装置が開示されている（例えば、非特許文献１参照。）。
【０００５】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、さらに配線層の絶縁膜が積層構造である半導体装置が開示されている（例えば、特許文献２参照。）。具体的には、ビア層の絶縁膜として、パッシベーション膜１１１を窒化シリコン膜で形成し、その上に第１の層間絶縁膜１１２を酸化シリコン膜で形成すること、および配線層の絶縁膜として、第２の層間絶縁膜１１４を有機ポリマーで形成することおよびマスク層１１５を酸化シリコン膜で形成することが開示されている。
【０００６】
このような密着性の弱い膜を積層して用いた場合、半導体装置製造工程における機械的な力、または熱工程において、剥がれが発生する問題が生じていた。密着性が問題となる工程としては、具体的には、酸化膜を平坦化するためのＣＭＰ工程、配線を溝に埋め込んで形成する溝配線構造を形成するためのＣＭＰ工程、低誘電率膜（半導体プロセス技術の当業者間ではＬｏｗ−ｋ膜ともいう）を架橋するためのアニール工程、銅膜をアニールする工程、パッケージング工程などが上げられる。
【０００７】
特に、ＣＭＰ工程では、機械的な力が係ることから剥がれを回避することが困難であり、低誘電率化、特に誘電率（ｋ）が３．０未満の絶縁膜では大きな問題となってきた。そこで、上記のような剥がれを抑制する方法として、以下に示す解決方法が提案されている。
【０００８】
その解決方法の一つとしては、ＳｉＯ2膜とＳｉＯＣＨ膜との密着性を改善する方法であって、ＳｉＯ2膜とＳｉＯＣＨ膜との間に、上記ＳｉＯＣＨ膜の膜中のＣ濃度とＨ濃度が低くＯ濃度が高いＳｉＯＣＨ膜を有することで密着性を改善する技術が開示されている（例えば、特許文献３参照。）。
【０００９】
しかしながら、一般的に膜中の（炭素（Ｃ）濃度と水素（Ｈ）濃度が低く酸素（Ｏ）濃度が高いＳｉＯＣＨ膜は、通常のＳｉＯＣＨ膜に比べｋ値が上昇することが知られている。上記特許文献３には、Ｎ2Ｏ、ＮＨ3、Ｈ2等のプラズマを用いて下地ＳｉＯＣＨ膜を改質することによって上記ＳｉＯＣＨ膜を形成した場合には、誘電率（ｋ）値の上昇があることが記載されている。
【００１０】
また、上記特許文献３には、上記ＳｉＯＣＨ膜を形成する方法として、ＨｅまたはＡｒのいずれか１つを含み、Ｏ、Ｈ、Ｎを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Ｏを含むガスを用いた雰囲気で熱処理を行う工程を用いて、下地のＳｉＯＣＨを変質させることが記載されている。この効果として、改質の反応を、下地のＳｉＯＣＨ膜の深さ方向に２０ｎｍ程度のみに抑えることによって、深さ方向の制御を容易に行うことができるため、誘電率（ｋ）値の上昇が抑えられるとしている。
【００１１】
上記技術は、プラズマ処理によって誘電率（ｋ）値の上昇を引き起こさないようプラズマのガス種を選択する必要があった。したがって、絶縁膜の選択によっては、十分な密着性が確保できないこともあり得る。また、熱処理による表面の改質層が２０ｎｍであっても、改質層で誘電率（ｋ）値は上昇しており、今後、半導体装置の微細化にともなう縦構造寸法の微細化、さらなる低誘電率化の際には、問題となってくる。
【００１２】
また、別の解決方法としては、ＳｉＯ2膜とＳｉＯＣＨ膜の密着性を改善する方法であって、ＳｉＯ2膜とＳｉＯＣ膜との間に、下地のＳｉＯＣ膜に比べて炭素（Ｃ）濃度が１０％〜９０％の中間層を挿入する方法である。中間層（＝改質層）の膜厚については、１０ｎｍ以上で十分な膜剥がれを抑制でき、５０ｎｍ以下であればリーク電流の増加が抑制されるとされている。この中間層の形成方法としては、ＨｅガスまたはＡｒガス等の希ガスを用いたプラズマ処理が記載されている。また、酸素および窒素の活性種（イオン、ラジカル：例えば、Ｏ2、Ｎ2Ｏ）を含むプラズマ処理により処理した場合は、改質層が増加し、リーク電流が増加することが示唆されている（例えば、特許文献４参照。）。
【００１３】
上記特許文献４に開示されている技術でも、プラズマ処理によってリーク電流の増大を引き起こさないように、プラズマのガス種を選択する必要があった。また、今後の半導体装置の微細化にともなう配線間距離の縮小化や、絶縁膜の低誘電率化にともなう絶縁膜のプラズマ耐性の悪化によって、十分な効果が得られなくなる。
【００１４】
また、有機絶縁材料を用いてＣＭＰ時の膜剥がれを改善する方法が開示されている。この技術は、ウエハ周辺部の有機絶縁材料を硬化させることで、ＣＭＰ時の膜剥がれを改善する技術である。有機絶縁材料を硬化させる方法としては、紫外線照射が開示されている（例えば、特許文献５参照。）。
【００１５】
しかしながら、上記特許文献５に開示された技術では、無機絶縁材料を用いた場合、紫外線照射では密着性を向上させる効果は発生しないという問題点がある。
【００１６】
【特許文献１】特許第３０５７０５４号公報
【特許文献２】特開２００１−４４１８９号公報
【特許文献３】特開２００４−２５３７９０号公報
【特許文献４】特開２００４−２０７６０４号公報
【特許文献５】特開２０００−１００９４４号公報
【非特許文献１】西岡康隆著  「ＣＤ制御に基づいた有機Ｌｏｗ−ｋ／Ｃｕインテグレーション技術」、グローバルネット株式会社主催“ｋ＜２．５に向けたＬｏｗ−ｋ膜ダマシンプロセスの基礎理論と配線応用技術”p．４-１-１〜４-１-８、２００２年２月２０日
【発明の開示】
【発明が解決しようとする課題】
【００１７】
解決しようとする問題点は、ＣＭＰ工程またはダイシング工程で絶縁膜が剥がれる点である。特に、基板周囲上の絶縁膜の剥がれが発生する点である。
【００１８】
本発明は、基板周囲上の絶縁膜上に密着膜を形成することによって、基板周囲上の絶縁膜の剥がれ防止を可能にすることを課題とする。
【課題を解決するための手段】
【００１９】
本発明の半導体装置の製造方法は、基板上に形成される多層配線構造の配線間を電気的に絶縁する絶縁膜を第１絶縁膜と第２絶縁膜との積層構造で形成する半導体装置の製造方法において、前記第１絶縁膜を形成した後で前記第２絶縁膜を形成する前に、前記基板の製品となるチップが存在しない領域上における前記第１絶縁膜表面に密着膜を形成する工程を備えたことを特徴とする。
【００２０】
本発明のデバイス形成基板は、基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造で形成されているデバイス形成基板において、前記第２絶縁膜は、前記基板の製品となるチップが存在しない領域上の前記第１絶縁膜表面に密着膜が形成された後に前記第１絶縁膜表面に前記密着膜を介して形成されたものからなることを特徴とする。
【００２１】
本発明の半導体装置は、基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造を有する半導体装置において、前記第２絶縁膜は、前記基板の製品となるチップが存在しない領域上の前記第１絶縁膜表面に密着膜が形成された後に前記第１絶縁膜表面に前記密着膜を介して形成されたものからなることを特徴とする。
【００２２】
上記半導体装置の製造方法では、第１絶縁膜を形成した後で第２絶縁膜を形成する前に、基板の製品となるチップが存在しない領域上における第１絶縁膜表面に密着膜を形成することから、第１絶縁膜に対する第２絶縁膜の密着性が向上する。また、基板の製品となるチップが存在する領域には密着膜が形成されないので、製品となるチップ上の絶縁膜の誘電率（ｋ）値が上昇することやリーク電流が増大するという問題は原理上起こらない。このため、製品となるチップが存在しない領域、例えば基板の周辺部や配線パターンやダミーパターンが存在しないスクライブラインにおける第１絶縁膜に対する第２絶縁膜の密着性が向上する。
【００２３】
上記デバイス形成基板では、第２絶縁膜が、基板の製品となるチップが存在しない領域上の第１絶縁膜表面に密着膜が形成された後に第１絶縁膜表面にその密着膜を介して形成されたものからなることから、密着膜によって第１絶縁膜に対する第２絶縁膜の密着性が向上しているので、第２絶縁膜上をＣＭＰ等によって研磨しても、またはスクライブラインにそってダイシングを行っても、第２絶縁膜の剥がれは起こらないようになる。
【００２４】
上記半導体装置では、第２絶縁膜が、基板の製品となるチップが存在しない領域上の第１絶縁膜表面に密着膜が形成された後に第１絶縁膜表面にその密着膜を介して形成されたものからなることから、密着膜によって第１絶縁膜に対する第２絶縁膜の密着性が向上しているので、第２絶縁膜がＣＭＰ等によって研磨されたものであっても、またはスクライブラインにそってダイシングが行われたものであっても、第２絶縁膜の剥がれは起こらないようになる。
【発明の効果】
【００２５】
本発明の半導体装置の製造方法は、第１絶縁膜を形成した後で第２絶縁膜を形成する前に、基板の製品となるチップが存在しない領域上における第１絶縁膜表面に密着膜を形成するため、第１絶縁膜表面を第２絶縁膜が密着し易くなるので、ＣＭＰ時またはダイシング時における第１絶縁膜上の第２絶縁膜の剥がれを防止することができるという利点がある。これによって、半導体装置製造における歩留りの向上が図れる。
【００２６】
本発明のデバイス形成基板は、第１絶縁膜を形成した後で第２絶縁膜を形成する前に、基板の製品となるチップが存在しない領域上における第１絶縁膜表面に密着膜が形成されるため、第１絶縁膜に対して第２絶縁膜が密着し易くなるので、ＣＭＰ時またはダイシング時における第１絶縁膜上の第２絶縁膜の剥がれを防止することができるという利点がある。これによって、このデバイス形成基板の信頼性を向上することができ、また歩留りの向上が図れる。
【００２７】
本発明の半導体装置は、第１絶縁膜を形成した後で第２絶縁膜を形成する前に、基板の製品となるチップが存在しない領域上における第１絶縁膜表面に密着膜が形成されるため、第１絶縁膜に対して第２絶縁膜が密着し易くなるので、ＣＭＰ時における第１絶縁膜上の第２絶縁膜の剥がれを防止することができるという利点がある。これによって、半導体装置の信頼性を向上することができ、また歩留りの向上が図れる。
【発明を実施するための最良の形態】
【００２８】
本発明の半導体装置の製造方法に係る一実施の形態の第１例を図１の概略構成断面図、その製造方法の詳細を図２〜図３の製造工程図および図４の部分拡大断面図によって説明する。
【００２９】
本発明の半導体装置の製造方法は、図１に示すように、基板１１上には絶縁膜１２が形成されている。その絶縁膜１２上に第１絶縁膜２１を形成する。第１絶縁膜２１は、例えば、比誘電率が３．０以下の膜で形成する。そのような膜としては、例えばシリコンと炭素とを含む膜がある。
【００３０】
その後、基板１１の製品となるチップが存在しない領域上の上記第１絶縁膜２１表面に密着膜３１を形成する。例えば、上記密着膜３１は製品となるチップが存在しない領域である基板１１の周囲領域上の第１絶縁膜２１表面に形成される。また、上記密着膜３１は製品となるチップが存在しない領域である基板１１のスクライブライン上の第１絶縁膜２１表面に形成されてもよい。
【００３１】
上記密着膜３１は、上記第１絶縁膜２１とその後に形成される第２絶縁膜２２との密着性を高める膜であれば如何なる膜であってもよい。例えば、第１絶縁膜２１の構成元素の少なくとも一部と第２絶縁膜２２の構成元素の少なくとも一部とを含む材料で形成される。これによって、第１絶縁膜２１と第２絶縁膜２２との両方に対して密着性が高くなる。また、第１絶縁膜２１よりも密度が高い材料で形成されることが好ましい。これによって、第２絶縁膜２２上をＣＭＰした際に、ＣＭＰ時の機械的応力により密着膜３１自体が破壊されて剥がれることがなくなる。例えば、上記第１絶縁膜２１をシリコンと炭素とを含む絶縁材料で形成し、上記密着膜３１をシリコンと炭素とを含み、前記第１絶縁膜より密度が高い材料で形成する。また、上記密着膜３１は金属系材料で形成することも好ましい。これによって、第１絶縁膜２１の吸湿が抑えられるので、密着性が高められる。
【００３２】
その後、上記密着膜３１を介して上記第１絶縁膜２１上に第２絶縁膜２２を形成するという製造方法である。この製造方法では、半導体装置１の多層配線構造の配線間にけされる絶縁膜の一部を構成する第２絶縁膜２２は、上記第１絶縁膜２１と第２絶縁膜２２との間でかつ上記基板１１の製品となるチップが存在しない領域に形成された密着膜３１によって、第１絶縁膜２１に対する密着性が高められたものとなっている。
【００３３】
次に、上記半導体装置の製造方法の詳細を図２〜図３の製造工程図によって説明する。
【００３４】
図２（１）に示すように、基板（ウエハ）１１上に絶縁膜１２を形成する。上記基板１１には、例えばシリコン基板が用いられる。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１２上に第１絶縁膜２１を形成する。ここでは第１絶縁膜２１は比誘電率が３．０以下の膜であり、例えばシリコンと炭素とを含むＳｉＣ系の膜で形成する。例えば、多孔質ＳｉＯＣ膜、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等がある。本実施の形態では、上記第１絶縁膜２１を例えば２００ｎｍの厚さに多孔質ＳｉＯＣ膜を成膜することで形成した。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源として例えばメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。次いで、上記第１絶縁膜２１上に密着膜３１を形成する。この密着膜３１には、例えばＳｉＯＣ膜を用いた。
【００３５】
次に、図２（２）に示すように、上記密着膜３１上にエッチングマスク膜２３を形成する。このエッチングマスク膜２３には、例えばレジスト膜を用いた。例えば、通常のレジスト塗布技術により密着膜３１上にレジスト膜を例えば５００ｎｍの厚さに形成した後、通常のリソグラフィー技術によって、製品となるチップが存在しない領域上の上記レジスト膜が残されるように露光、現像およびベーキングを行う。例えば、第１絶縁膜２１（基板１１）のエッジから内側へ５ｍｍの幅を残して、それ以外の上記レジスト膜を除去した。ここで、基板１１のエッジからのレジスト膜を残す幅を５ｍｍとしたのは、その領域が半導体プロセス上、通常、製品となるチップが取れない領域であるからである。その幅は製品となるチップのサイズ、チップレイアウト、半導体プロセス等によって異なる。上記レジストプロセスでは、例えば、上記レジスト膜にネガ型レジストを用いれば、基板１１の周辺部上のみ露光することにより、容易に環状のエッチングマスク膜２３を形成することができる。その後上記エッチングマスク膜２３を用いて上記密着膜３１をエッチングする。
【００３６】
上記密着膜３１は、具体的には、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属材料、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等の金属化合物材料、ポリシリコン、アモルファスシリコン等のシリコン、ポリアリールエーテル、ポリイミド等の有機系の低誘電率絶縁膜材料、炭化酸化シリコン（ＳｉＯＣ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）、酸化シリコン（ＳｉＯ2）、窒化酸化シリコン（ＳｉＯＮ）、窒化炭化シリコン（ＳｉＣＮ）等のシリコン系化合物材料を用いることができる。要するに、密着膜３１は第１絶縁膜２１に対して第２絶縁膜２２の密着性を高める材料であればよい。また、密着膜３１は製品となるチップが存在しない領域上の上記第１絶縁膜２１表面に形成されるので、金属材料のような導電性材料、窒化シリコンのような誘電率が高い材料も用いることができる。
【００３７】
また、本実施の形態で説明するように、上記第１絶縁膜２１がシリコンと炭素とを含む絶縁材料からなる場合、上記密着膜３１はシリコンと炭素とを含み、上記第１絶縁膜２１より密度が高い材料で形成することも好ましい。
【００３８】
この結果、図３（３）に示すように、第１絶縁膜２１上の周囲部に密着膜３１が形成される。例えば基板１１が円盤状であれば、密着膜３１は基板１１の周囲領域上に環状に形成される。
【００３９】
その後、上記エッチングマスク膜２３〔前記図２（２）参照〕を除去する。この際、アッシング処理（例えばプラズマ処理）を用いてもよいが、第１絶縁膜２１への影響を小さくするために、薬液処理による除去方法を用いるのが望ましい。薬液処理に用いる薬液は、エッチングマスク膜２３がレジストの場合は、例えば硫酸過水（Ｈ2ＳＯ4＋Ｈ2Ｏ2）が使用でき、エッチングマスク膜２３が酸化シリコン膜の場合は、例えばフッ酸（ＨＦ）を使用することができる。なお、上記エッチングマスク膜２３を除去した後に必要に応じて第１絶縁膜２１表面を洗浄処理してもよい。
【００４０】
次に、図３（４）に示すように、上記第１絶縁膜２１上に第２絶縁膜２２を成膜する。したがって、基板１１の周囲上における第１絶縁膜２１と第２絶縁膜２２との間には密着膜３１が挟まれていて、この密着膜３１によって第１絶縁膜２１に対して第２絶縁膜２２の密着性が向上されている。上記第２絶縁膜２２には、例えば酸化シリコン膜を用いた。この第２絶縁膜２２は、例えばプラズマＣＶＤ法により、第１絶縁膜２１上に酸化シリコンを２００ｎｍの厚さに堆積して形成することができる。
【００４１】
さらに、図４に示すように、上記第１絶縁膜２１および第２絶縁膜２２には溝配線構造を形成することができる。例えば、上記第２絶縁膜２２から上記第１絶縁膜２１に貫通するビアホール４１ｈを形成した後、上記第２絶縁膜２２のみに配線溝４２ｔを形成する。その後、上記配線溝４２ｔおよびビアホール４１ｈ内部に密着層およびバリア層を介して導電膜を埋め込むように形成する。その後、第２絶縁膜２２上の余剰な導電膜およびバリア層、密着層等を除去する。その結果、ビアホール４１ｈの内部に密着層およびバリア層を介してビア４１が形成され、配線溝４２ｔの内部に第２絶縁膜２２とは密着層およびバリア層を介してビア４１に接続する溝配線４２ｔが形成される。なお、図面では、基板周辺部側を図示したが基板中心部側でも同様なる配線構造を形成することが可能である。
【００４２】
なお、上記第２絶縁膜２２は無機系絶縁膜に限らず有機系絶縁膜を用いても、第１絶縁膜２１との密着性の改善効果が得られる。例えば有機膜として、ポリアリールエーテル膜を、例えば２００ｎｍの厚さに形成した。上記ポリアリールエーテル膜は、例えばＳｉＬＫ−Ｊ（ダウケミカル社）があり、その他には、例えば、ダウケミカル社のＳｉＬＫ−Ｙ、アライドシグナル社製のＦＬＡＲＥ、シューマッカー社製のＶＥ等が知られている。例えば、上記ポリアリールエーテル膜をＳｉＬＫで形成する場合には、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って形成することができる。
【００４３】
また、上記第１絶縁膜２１および第２絶縁膜２２にビアおよび溝配線を形成する場合には、上記第１〜第２絶縁膜２１〜２２を形成した後、例えば配線溝、ビアホール等のパターニングを行えばよい。また、溝配線とビアとを同時形成する、いわゆるデュアルダマシン構造の絶縁膜についても、本発明の構成を用いることができる。例えば、第１絶縁膜２１に配線間の接続を行う接続部（ビア）を形成し、第２絶縁膜２２に溝配線を形成する。溝配線とビアとを同時形成する技術については、多くの公知例があり、例えば特開２００１−４４１８９号公報などに詳細な記述がある。これらの公知技術の絶縁膜についても、本発明の如く、ビアが形成される第１絶縁膜２１の例えば周辺部に対して密着膜３１の形成処理を実施して、溝配線が形成される第２絶縁膜２２を形成する構成を採用することができる。また、上記第２絶縁膜２２を有機膜で形成した場合、第２絶縁膜を直接的に研磨することがないように、第２絶縁膜２２上に無機膜からなる第３絶縁膜を形成してもよい。
【００４４】
上記半導体装置の製造方法では、基板１１の製品となるチップが形成されていない領域上の第１絶縁膜２１表面に密着膜３１を形成するため、この密着膜３１によって第１絶縁膜２１と第２絶縁膜２２との密着性が改善され向上する。これによって、第１絶縁膜２１に対する第２絶縁膜２２の密着性を周辺部において高めることができるので、第２絶縁膜２２を形成した後に、例えばＣＭＰ工程を行って、第１、第２絶縁膜２１、２２間に第１絶縁膜２１表面と略平行な方向の荷重がかかったとしても、第１絶縁膜２１より第２絶縁膜２２が剥がれるということが防止できるという利点がある。特に、膜剥がれが発生しやすい膜周辺部の密着性が高められているので、膜剥がれの防止には効果的である。したがって、歩留りの向上が図れるとともに、絶縁膜の信頼性の向上が図れる。
【００４５】
しかも基板１１の製品チップが形成される領域には密着膜３１が形成されていないため、製品チップが形成される領域の第１、第２絶縁膜２１、２２を合わせた絶縁膜においては、比誘電率が増加することがないので配線間容量の増加の問題が発生しなくなる。また密着膜３１が製品となるチップが形成される領域には形成されないので、導電性を有する膜で密着膜３１を形成しても、層間の短絡やリーク電流が増加するという問題の発生がないという利点がある。
【００４６】
さらに、本発明の製造方法では、第１絶縁膜は有機絶縁膜であっても無機絶縁膜であっても同様なる効果が得られるという利点がある。
【００４７】
上記第１絶縁膜２１がｋ≦３．０の低誘電率絶縁膜（ｋは誘電率、以下誘電率をｋと記す）、例えば低誘電率絶縁膜として広く用いられているＳｉとＣを含む絶縁膜やＳｉＯＣなど低誘電率絶縁膜では、密着性の低下が大きい。そこで、密着膜３１として第１絶縁膜２１と同一または似た組成のものを使用すると密着性が得られやすい。密着膜３１として、第１絶縁膜２１よりも強度が弱いもの、例えば第１絶縁膜２１よりも密度の低い絶縁膜を用いると、ＣＭＰ時の機械的応力により密着膜３１自体が破壊され剥がれてしまう問題が起こるが、第１絶縁膜２１よりも密度が高いものを使うことにより、密着膜３１の機械的強度が第１絶縁膜２１よりも大きいために密着膜３１として有効に作用する。
【００４８】
また、密着膜３１に金属材料、金属化合物材料を用いた場合には、吸湿が抑えられるため、より密着性を高めることができる。なお、通常、導電性を有する密着膜を全面に成膜することは配線ショートになるため用いることができないが、本発明では製品となるチップが存在しない領域上、例えば基板１１の外周に密着膜３１を形成するため、金属材料等の導電性を有する膜も使用することができるという利点がある。
【００４９】
次に、本発明の半導体装置の製造方法に係る一実施の形態の第２例を、図５の概略構成平面図によって説明する。
【００５０】
図５に示すように、半導体装置に係る一実施の形態の第２例は、前記第１例において、製品となるチップが存在しない領域であるスクライブライン１３上にも密着膜３１を形成することができる。密着膜３１の形成位置以外の構成は、前記第１例と同様である。また、第２例に用いることができる密着膜３１は前記第１例で説明したのと同様な種類のものである。また、第１例と同様に、第１絶縁膜２１がシリコンと炭素とを含む絶縁材料からなる場合、上記密着膜３１はシリコンと炭素とを含み、上記第１絶縁膜２１より密度が高い材料で形成されることも好ましい。
【００５１】
次に、本発明のデバイス形成基板に係る一実施の形態を、図６の概略構成断面図によって説明する。
【００５２】
本発明のデバイス形成基板は、前記半導体装置の製造方法により形成することができるものであり、基板（例えばウエハ）上に第１絶縁膜と第２絶縁膜とが形成され、その第１、第２絶縁膜間において、上記基板の製品となるチップが形成されていない領域上の第１絶縁膜表面に密着膜を形成したものである。以下、その構成を具体的に説明する。
【００５３】
図６に示すように、図示していない例えばデバイスを構成する素子、配線等が形成された基板（ウエハ）５１上に絶縁膜５２が形成されている。上記基板５１は、複数のデバイスもしくは一個のデバイスが形成されるものであり、例えば半導体基板が用いられている。また上記絶縁膜５２は、例えば酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。上記絶縁膜５２上には配線間の絶縁膜を構成する第１絶縁膜６１が形成されている。この第１絶縁膜６１は比誘電率が３．０以下のいわゆる低誘電率絶縁膜で形成されていることが好ましい。このような低誘電率絶縁膜には、例えばシリコンと炭素とを含む膜がある。例えば、多孔質ＳｉＯＣ膜、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜があり、また、炭化シリコン（ＳｉＣ）膜、窒化炭化シリコン（ＳｉＣＮ）等がある。本実施の形態の上記第１絶縁膜６１は、例えばプラズマＣＶＤ法により多孔質ＳｉＯＣ膜が２００ｎｍの厚さに成膜されているものである。
【００５４】
上記基板５１に形成される製品となるチップが存在しない領域上の上記第１絶縁膜６１（例えば、基板５１が円盤状の通常のウエハではその外周から５ｍｍ以内の範囲）上には密着膜７１が形成されている。この密着膜７１は、上記第１絶縁膜６１上に形成される第２絶縁膜６２との密着性を高めるためのものである。したがって、上記第１絶縁膜６１の周辺部には他の第１絶縁膜６１表面の密着性を改善する密着膜７１が環状に形成されている。
【００５５】
上記密着膜７１は、上記第１絶縁膜６１とその後に形成される第２絶縁膜６２との密着性を高める膜であれば如何なる膜であってもよい。例えば、第１絶縁膜６１の構成元素の少なくとも一部と第２絶縁膜６２の構成元素の少なくとも一部とを含む材料で形成される。これによって、第１絶縁膜６１と第２絶縁膜６２との両方に対して密着性が高くなる。また、第１絶縁膜６１よりも密度が高い材料で形成されることが好ましい。これによって、第２絶縁膜６２上をＣＭＰした際に、ＣＭＰ時の機械的応力により密着膜７１自体が破壊されて剥がれることがなくなる。例えば、上記第１絶縁膜６１をシリコンと炭素とを含む絶縁材料で形成し、上記密着膜７１をシリコンと炭素とを含み、上記第１絶縁膜６１より密度が高い材料で形成する。また、上記密着膜７１は金属系材料で形成することも好ましい。これによって、第１絶縁膜６１の吸湿が抑えられるので、密着性が高められる。また、密着膜７１は製品となるチップが存在しない領域上の上記第１絶縁膜６１表面に形成されるので、金属材料のような導電性材料、窒化シリコンのような誘電率が高い材料も用いることができる。
【００５６】
上記密着膜７１は、具体的には、前記密着膜３１と同様な材料を用いることができ、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）等の金属材料、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等の金属化合物材料、ポリシリコン、アモルファスシリコン等のシリコン系材料、ポリアリールエーテル、ポリイミド等の有機系の低誘電率絶縁膜材料、炭化酸化シリコン（ＳｉＯＣ）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）、酸化シリコン（ＳｉＯ2）、窒化酸化シリコン（ＳｉＯＮ）、窒化炭化シリコン（ＳｉＣＮ）等のシリコン化合物材料を用いることができる。
【００５７】
また、本実施の形態のように、上記第１絶縁膜６１がシリコンと炭素とを含む絶縁材料からなる場合、上記密着膜７１はシリコンと炭素とを含み、上記第１絶縁膜６１より密度が高い材料で形成されることも好ましい。
【００５８】
さらに、第１絶縁膜６１上には配線間の絶縁膜を構成する第２絶縁膜６２が形成されている。この第２絶縁膜６２は、例えば酸化シリコン（ＳｉＯ2）膜で形成され、その膜厚は、例えば２００ｎｍとなっている。
【００５９】
上記デバイス形成基板３は、複数のデバイスもしくは１個のデバイスが形成されているものであり、上記第１絶縁膜と第２絶縁膜との間に密着膜を形成した配線間の絶縁膜を有する多層配線構造が形成され、さらに所定の保護膜が形成された後、例えばスクライブラインにそって所定のデバイス形状に切断されるものである。このように、本発明のデバイス形成基板３は、基板状態のものである。
【００６０】
本発明のデバイス形成基板３は、第１絶縁膜６１を形成した後で第２絶縁膜６２を形成する前に、基板５１の製品となるチップが存在しない領域上における第１絶縁膜６１表面に密着膜７１が形成されるため、この密着膜３１によって第１絶縁膜２１と第２絶縁膜２２との密着性が改善されるので、第２絶縁膜６２上のＣＭＰ時またはダイシング時における第１絶縁膜６１上の第２絶縁膜６２の剥がれを防止することができるという利点がある。これによって、このデバイス形成基板３の信頼性を向上することができ、また歩留りの向上が図れる。
【００６１】
しかも基板１１の製品チップが形成される領域には密着膜３１が形成されていないため、製品チップが形成される領域の第１、第２絶縁膜２１、２２を合わせた絶縁膜においては、比誘電率が増加することがないので配線間容量の増加の問題が発生しなくなる。また密着膜７１が製品となるチップが形成される領域には形成されないので、導電性を有する膜で密着膜７１を形成しても、層間の短絡やリーク電流が増加するという問題の発生がないという利点がある。
【００６２】
さらに、ＣＭＰ時の膜剥がれは、研磨圧力が集中する基板５１周辺部を起点として発生するため、基板５１周辺部上の第１絶縁膜６１に密着膜７１の形成を行って、基板５１周辺部における第１絶縁膜６１と第２絶縁膜６２との間の密着性を高めることにより、絶縁膜全面の剥がれを防止することができる。
【００６３】
したがって、従来、密着性を確保することが困難であったＳｉＯＣ膜からなる第１絶縁膜６１との密着性を確保することができるため、第２絶縁膜６２上に形成された配線形成膜を研磨した場合に第１絶縁膜６１から第２絶縁膜６２が剥がれるようなことは起こらない。さらに、本発明の製造方法では、第１絶縁膜は有機絶縁膜であっても無機絶縁膜であっても同様なる効果が得られるという利点がある。
【００６４】
次に、本発明の半導体装置に係る一実施の形態を、前記図１の概略構成断面図および前記図４の部分拡大断面図によって説明する。
【００６５】
本発明の半導体装置は、前記図１〜図４によって説明した半導体装置の製造方法によって形成されるものであり、第２絶縁膜は、基板の製品となるチップが存在しない領域上の第１絶縁膜表面に密着膜が形成された後に、第１絶縁膜表面に密着膜を介して形成されたものである。
【００６６】
すなわち、前記図１に示すように、図示していない例えばトランジスタ等の半導体素子、配線等が形成された基板（ウエハ）１１上に絶縁膜１２が形成されている。上記基板１１には、例えばシリコン基板が用いられている。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。上記絶縁膜１２上には配線間の絶縁膜を構成する第１絶縁膜２１が形成されている。この第１絶縁膜２１は比誘電率が３．０以下のいわゆる低誘電率絶縁膜で形成されていることが好ましい。このような低誘電率絶縁膜には、例えばシリコンと炭素とを含む膜がある。例えば、多孔質ＳｉＯＣ膜、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜があり、また、炭化シリコン（ＳｉＣ）膜、窒化炭化シリコン（ＳｉＣＮ）等がある。本実施の形態の上記第１絶縁膜２１は、例えばプラズマＣＶＤ法により多孔質ＳｉＯＣ膜が２００ｎｍの厚さに成膜されているものである。
【００６７】
上記基板１１に形成される製品となるチップが存在しない領域上の上記第１絶縁膜２１（例えば、基板１１が円盤状の通常のウエハではその外周から５ｍｍ以内の範囲）上には密着膜３１が形成されている。この密着膜３１は、上記第１絶縁膜２１上に形成される第２絶縁膜２２との密着性を高めるためのものである。したがって、上記第１絶縁膜２１の周辺部には他の第１絶縁膜２１表面の密着性を改善する密着膜３１が環状に形成されている。
【００６８】
上記密着膜３１は、上記第１絶縁膜２１とその後に形成される第２絶縁膜２２との密着性を高める膜であれば如何なる膜であってもよい。例えば、第１絶縁膜２１の構成元素の少なくとも一部と第２絶縁膜２２の構成元素の少なくとも一部とを含む材料で形成される。これによって、第１絶縁膜２１と第２絶縁膜２２との両方に対して密着性が高くなる。また、第１絶縁膜２１よりも密度が高い材料で形成されることが好ましい。これによって、第２絶縁膜２２上をＣＭＰした際に、ＣＭＰ時の機械的応力により密着膜３１自体が破壊されて剥がれることがなくなる。例えば、上記第１絶縁膜２１をシリコンと炭素とを含む絶縁材料で形成し、上記密着膜３１をシリコンと炭素とを含み、前記第１絶縁膜２１より密度が高い材料で形成する。また、上記密着膜３１は金属系材料で形成することも好ましい。これによって、第１絶縁膜２１の吸湿が抑えられるので、密着性が高められる。また、密着膜３１は製品となるチップが存在しない領域上の上記第１絶縁膜２１表面に形成されるので、金属材料のような導電性材料、窒化シリコンのような誘電率が高い材料も用いることができる。具体的には、前記説明したのと同様なる材料を用いることができる。
【００６９】
また、本実施の形態のように、上記第１絶縁膜２１がシリコンと炭素とを含む絶縁材料からなる場合、上記密着膜３１はシリコンと炭素とを含み、上記第１絶縁膜２１より密度が高い材料で形成されることも好ましい。
【００７０】
さらに、第１絶縁膜２１上には配線間の絶縁膜を構成する第２絶縁膜２２が形成されている。この第２絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜で形成され、その膜厚は、例えば２００ｎｍとした。
【００７１】
次に、基板の周囲部付近におけるチップ形成領域に溝配線構造が形成された半導体装置の一例を、前記図４の部分拡大断面図によって説明する。
【００７２】
前記図４に示すように、上記第１絶縁膜２１および第２絶縁膜２２には溝配線構造が形成される。例えば、上記第１絶縁膜２１には第１絶縁膜２１より下層に形成された配線もしくは素子（図示せず）に接続されるビア４１が形成され、上記第２絶縁膜２２には上記ビアに接続される溝配線４２が形成されている。なお、ウエハ中心部側であっても図示したのと同様なる配線構造が形成されることが可能である。
【００７３】
上記半導体装置１は、第１絶縁膜２１を形成した後で第２絶縁膜２２を形成する前に、基板１１の製品となるチップが存在しない領域上における第１絶縁膜２１表面に密着膜３１が形成されるため、第１絶縁膜２１に対して第２絶縁膜２２が密着し易くなるので、ＣＭＰ時における第１絶縁膜２１上の第２絶縁膜２２の剥がれを防止することができるという利点がある。これによって、半導体装置１の信頼性を向上することができ、また歩留りの向上が図れる。
【００７４】
なお、通常、半導体装置１は基板１１に複数個が形成される。このような場合には、基板１１に形成されたスクライブラインにそって分割することで、個々の半導体装置１が形成されることになる。
【００７５】
上記半導体装置では、配線間の絶縁膜を構成する第１絶縁膜２１を形成した後で第２絶縁膜２２を形成する前に、第１絶縁膜２１の製品となるチップが存在しない領域上、例えば周囲部もしくは周囲部とスクライブラインに密着膜３１が形成されていることから、第１絶縁膜２１と第２絶縁膜２２との密着性が高められる。これによって、第１絶縁膜２１に対する第２絶縁膜２２の密着性を周辺部において高めることができるので、第２絶縁膜２２を形成した後に、例えばＣＭＰ工程を行って、第１、第２絶縁膜２１、２２間に第１絶縁膜２１表面と略平行な方向の荷重がかかったとしても、第１絶縁膜２１より第２絶縁膜２２が剥がれるということが防止できるという利点がある。特に、膜剥がれが発生しやすい膜周辺部の密着性が高められているので、膜剥がれの防止には効果的である。したがって、歩留りの向上が図れるとともに、絶縁膜の信頼性の向上が図れる。
【００７６】
また、上記半導体装置１では、製品となるチップが存在しない領域上で第１絶縁膜２１と第２絶縁膜２２との間の第１絶縁膜２１上に密着膜３１が形成されているため、密着膜３１の材質は問われない。それは、製品となるチップが形成される領域上には密着膜３１が形成されないことから、比誘電率が増加することがないので配線間容量が増加するという問題が無く、それとともにリーク電流が発生するという問題もないからである。
【００７７】
上記第１絶縁膜２１がｋ≦３．０の低誘電率絶縁膜、例えば低誘電率絶縁膜として広く用いられているＳｉとＣを含む絶縁膜やＳｉＯＣなど低誘電率絶縁膜では、密着性の低下が大きい。そこで、密着膜３１として第１絶縁膜２１と同一または似た組成のものを使用すると密着性が得られやすい。密着膜３１として、第１絶縁膜２１よりも強度が弱いもの、例えば第１絶縁膜２１よりも密度の低い絶縁膜を用いると、ＣＭＰ時の機械的応力により密着膜３１自体が破壊され剥がれてしまう問題が起こるが、第１絶縁膜２１よりも密度が高いものを使うことにより、密着膜３１の機械的強度が第１絶縁膜２１よりも大きいために密着膜３１として有効に作用する。
【００７８】
また、密着膜３１に金属材料、金属化合物材料を用いた場合には、吸湿が抑えられるため、より密着性を高めることができる。なお、通常、導電性を有する密着膜を全面に成膜することは配線ショートになるため用いることができないが、本発明では製品となるチップが存在しない領域上、例えば基板１１の外周に密着膜３１を形成するため、金属材料等の導電性を有する膜も使用することができるという利点がある。
【００７９】
次に、本発明の効果を確認する実験を行った。その方法は、前記図１に示したように、基板１１上に絶縁膜を介して上記第１絶縁膜２１および第２絶縁膜２２を形成した発明サンプル（実施例）を用意し、発明サンプルの第２絶縁膜２２に対してＣＭＰを行った。また、発明サンプルと比較するものとして、第１絶縁膜２１にプラズマ照射を施さないで第１絶縁膜２１上に第２絶縁膜２２を形成した比較サンプル（比較例）を用意した。
【００８０】
次に、上記発明サンプル（実施例）および比較サンプル（比較例）のそれぞれの第２絶縁膜２２に対してＣＭＰを行った。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2、研磨時間は例えば６０ｓｅｃとした。これにより、第２絶縁膜２２のＳｉＯ2膜の表層およそ７０ｎｍの厚さが除去された。
【００８１】
密着膜３１として、ＳｉＯＣ、ＳｉＣ、ＳｉＮ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮをそれぞれ１０ｎｍ成膜したサンプルを用い、剥がれに対する改善効果を調べた。ＳｉＯＣ、ＳｉＣ、ＳｉＮの成膜には、一般的な並行平板型プラズマ処理装置を用いた。またＴｉ、ＴｉＮ、Ｔａ、ＴａＮの成膜はスパッタ法もしくは反応性スパッタ法を用いた。比較例については、第１絶縁膜２１のＳｉＯＣ膜を成膜した後、密着膜を成膜せずに第２絶縁膜２２のＳｉＯ2膜を成膜したものを作成し、同様の評価を行った。
【００８２】
上記ＣＭＰは、発明サンプルおよび比較サンプルの両方に対して同条件にて行った。研磨後、絶縁膜の周辺部を顕微鏡により観察し、第１絶縁膜２１に対する第２絶縁膜２２の剥がれ状態を顕微鏡による目視によって観察した。その結果を表１に示す。表１中、◎印は剥がれ無し、○印は０％〜２％以下の領域で剥がれがあり、△印は２％を超え２０％以下の領域で剥がれがあり、×印は２０％を超える領域で剥がれがあることを示している。ここで、２０％を境界にした理由は、経験的に２０％を超える領域の剥がれは、剥がれの再現性が良く、本質的なものであると考えられるためである。実際に剥がれを観察すると、「剥がれ無し」、「ほぼ剥がれないが、１％程度剥がれる」、「５％〜１０％程度で剥がれる」、「ほぼすべての領域で剥がれる」の４段階にはっきりと分かれて観察され、上記◎、○、△、×の差は、はっきりした違いとして認められる。
【００８３】
【表１】
2006344626.tif 000003
【００８４】
上記表１から明らかなように、比較例に関しては、基板周囲部から５ｍｍよりも内側に剥がれが及んでいたのに対し、実施例においては、密着膜３１を形成している基板エッジから５ｍｍ以上内側の部分での剥がれは見つからなかった。この結果から、本発明により、密着性を改善した基板周辺部５ｍｍより外側だけでなく、密着膜３１を形成することによる密着性改善処理を行っていない基板周囲部５ｍｍより内側の部分に対しても、剥がれが効果的に抑制されることがわかった。これは、元々密着性が弱かったＳｉＯ2／ＳｉＯＣ界面において、基板周辺部のＳｉＯＣ表面に密着膜３１を形成したことにより、基板周辺部のＳｉＯ2／ＳｉＯＣ界面の密着性が高められ、ＣＭＰ時に圧力が集中する基板周辺部が剥がれにくくなり、その結果、基板面内が保護されたものといえる。よって、上記実施例では、密着性を改善した基板周囲部（例えば密着膜３１を形成した範囲）だけでなく、密着膜３１が形成されていない基板周囲部より内側の領域に対しても、膜剥がれを防止する効果が得られた。
【００８５】
また、第２絶縁膜２２を酸化シリコン膜の他に、例えば無機膜もしくは有機膜で形成した場合も、また、第１絶縁膜２１を種々のＳｉＯＣ系の膜で形成した場合も上記同様の結果となった。したがって、本発明は、第１絶縁膜２１にＳｉＯＣ系の膜を用い、第２絶縁膜に無機膜もしくは有機膜の全てに有効であるといえる。
【図面の簡単な説明】
【００８６】
【図１】本発明の半導体装置の製造方法に係る一実施の形態の第１例を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る一実施の形態の第１例の詳細を示した製造工程図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態の第１例の詳細を示した製造工程図である。
【図４】本発明の半導体装置の製造方法に係る一実施の形態の第１例の詳細を示した部分拡大断面図である。
【図５】本発明の半導体装置の製造方法に係る一実施の形態の第２例を示した概略構成平面図である。
【図６】本発明のデバイス形成基板に係る一実施の形態を示した概略構成断面図である。
【符号の説明】
【００８７】
１…半導体装置、１１…基板、２１…第１絶縁膜、２２…第２絶縁膜、３１…密着膜
【図１】
2006344626.tif 000004
【図２】
2006344626.tif 000005
【図３】
2006344626.tif 000006
【図４】
2006344626.tif 000007
【図５】
2006344626.tif 000008
【図６】
2006344626.tif 000009