(57)【要約】【課題】  外部端子電極を有するセラミック電子部品を製造する際に、電子部品自体の性能劣化を抑制しつつ、しかも、生産性および作業性を低下させることなく、外部端子電極を介した製品同士の付着を有効に防止できるセラミック電子部品の製造方法を提供すること。【解決手段】  外部端子電極を有するセラミック電子部品を製造する方法であって、セラミック層を有する素子本体と、導電粉とガラス成分とを含む外部電極用ペーストと、を準備する工程と、前記素子本体に前記外部電極用ペーストを塗布し、その後、乾燥することにより、焼付け前電極を形成する工程と、前記焼付け前電極に、金属粉を付着させる工程と、金属粉を付着させた前記焼付け前電極を、焼付けして、外部端子電極を形成する工程と、を有するセラミック電子部品の製造方法。【選択図】        図１
2006344820.tif 000002
【特許請求の範囲】
【請求項１】
外部端子電極を有するセラミック電子部品を製造する方法であって、
セラミック層を有する素子本体と、導電粉とガラス成分とを含む外部電極用ペーストと、を準備する工程と、
前記素子本体に前記外部電極用ペーストを塗布し、その後、乾燥することにより、焼付け前電極を形成する工程と、
前記焼付け前電極に、金属粉を付着させる工程と、
金属粉を付着させた前記焼付け前電極を、焼付けして、外部端子電極を形成する工程と、を有するセラミック電子部品の製造方法。
【請求項２】
前記金属粉が、外部電極用ペースト中に含有される導電粉よりも、高い融点を有する金属からなる請求項１に記載のセラミック電子部品の製造方法。
【請求項３】
前記金属粉が、Ｎｉ、Ｃｕ、Ａｇ、Ｆｅ、Ｐｄ、Ｐｔ、ＷおよびＴｉから選択される１種以上の元素を含む請求項２に記載のセラミック電子部品の製造方法。
【請求項４】
前記金属粉の平均粒子径が、０．０５μｍより大きく、６０μｍ未満である請求項１〜３のいずれかに記載のセラミック電子部品の製造方法。
【請求項５】
前記素子本体に対する、前記金属粉の使用量の比率を、１０−６  ＜金属粉の重量／素子本体の重量＜０．２２５の範囲とする請求項１〜４のいずれかに記載のセラミック電子部品の製造方法。
【請求項６】
前記外部端子電極の表面に、Ｎｉを主成分とする第１のめっき層を形成する工程と、
前記第１のめっき層の表面に、Ｓｎを主成分とする第２のめっき層を形成する工程と、をさらに有する請求項１〜５のいずれかに記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップバリスタなどのセラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年の電子機器の小型化、高性能化に伴い、表面実装可能なチップ部品は必要不可欠である。このような表面実装可能なチップ部品は、通常２個もしくはそれ以上の外部端子電極を有する構造をしている。これらのチップ部品に、外部端子電極を形成する方法としては、素子本体に、金属などの導電体粒子を含む外部電極用のペーストを塗布し、その後乾燥し、焼付けする工程が一般的である。そして、このような外部端子電極は、ハンダでの実装を可能とするために、ＮｉやＳｎなどでめっき処理が行われる。
【０００３】
外部端子電極を形成するための外部電極用ペーストとしては、導電性粒子としての金属粉末や有機ビヒクルに加えて、ガラスフリットを含有するものが使用される。このようにガラス成分を含有させることにより、焼付け時に、ガラス成分が加熱・溶融されることとなるため、外部端子電極と、素子本体のセラミックス層とを、良好に接合することができる。特に、ガラス成分を含有させることにより、本来、難しい「セラミックス−金属」間の接合を「セラミックス−ガラス−金属」とすることができ、短時間で容易な接合を工業的に可能にしている。
【０００４】
一方で、このようなガラス成分は、短時間で溶融してしまうため、コントロールが難しく、そのため、焼付け時に、隣り合う製品の外部端子電極同士が接触していると、隣り合う製品同士が、互いに付着してしまい、分離できなくなってしまうという問題が発生していた。
【０００５】
このような問題を解決する方法として、たとえば、焼付け前の外部端子電極の表面に、セラミック粉体を付着させてから焼付けを行う方法や、焼付け時に外部端子電極が接触しないように、製品同士の距離を離して並べて、焼付けを行うという方法が行われていた。
【０００６】
しかしながら、焼付け前の外部端子電極の表面に、セラミック粉体を付着させると、セラミック粉体とガラス成分とが反応し、ガラス成分が外部端子電極の表面に移動してしまい、次の２つの問題を引き起こしていた。第１に、ガラス成分が外部端子電極の表面に移動することにより、外部端子電極中のガラス成分の量が減少してしまい、素子本体との接合が不十分となってしまうという問題があった。第２に、外部端子電極表面におけるガラス成分の比率が高くなってしまうため、ハンダでの実装を可能とするために形成されるＮｉ、Ｓｎなどによるめっき層の外部端子電極表面への形成が不十分になってしまうという問題があった。
【０００７】
また、製品同士の距離を離して焼付けを行った場合には、製品を並べる作業が必要となるため、作業効率が低下してしまうのと同時に、製品を焼付ける際に、容器中に置ける製品の数も少なくなってしまうため、単位時間あたりの製品処理数が少なくなり、エネルギー的にも、装置稼働率的にも効率が悪くなるという問題があった。
【０００８】
これに対して、たとえば、特許文献１では、外部電極用のペーストとして、金属粉末およびガラスフリットに加えて、この金属粉末よりも高融点の金属添加物を所定量含有させたペーストを使用して、外部端子電極を形成する方法が開示されている。この文献においては、高融点の金属添加物の作用により、焼付け時に、この金属添加物粒子近傍にある金属粉末の焼結が抑えられ、金属粉末の粒子と粒子の間に隙間が生じ、この隙間に、ガラス成分が満たされることとなるため、外部端子電極の外表面に、ガラス成分が滲み出ることを防止できると記載されている。
【０００９】
しかしながら、この文献では、金属粉末の粒子と粒子の間に隙間ができてしまうため、その後、Ｎｉ、Ｓｎなどによるめっき膜を形成した場合に、めっき液がこの隙間を通じて、素子本体まで進入してしまい、電気特性を悪化させてしまうという問題があった。さらに、この文献では、外部端子電極全体に、比較的に高価な金属添加物を含有させることとなるため、このような高価な金属添加物を多く使用する必要があり、コストが高くなってしまうという問題もあった。
【００１０】
【特許文献１】特開平１０−１２４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、このような実状に鑑みてなされ、積層型チップバリスタなどの外部端子電極を有するセラミック電子部品を製造する際に、電子部品自体の性能劣化を抑制しつつ、しかも、生産性および作業性を低下させることなく、外部端子電極を介した製品同士の付着を有効に防止できるセラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者等は、上記目的を達成するために鋭意検討を行った結果、素子本体に外部電極用ペーストを塗布し、その後、乾燥することにより形成される焼付け前電極に、金属粉を付着させ、金属粉を付着させた状態で、焼付けを行うことにより、上記目的が達成できることを見出し、本発明を完成させるに至った。
【００１３】
すなわち、本発明のセラミック電子部品の製造方法は、
外部端子電極を有するセラミック電子部品を製造する方法であって、
セラミック層を有する素子本体と、導電粉とガラス成分とを含む外部電極用ペーストと、を準備する工程と、
前記素子本体に前記外部電極用ペーストを塗布し、その後、乾燥することにより、焼付け前電極を形成する工程と、
前記焼付け前電極に、金属粉を付着させる工程と、
金属粉を付着させた前記焼付け前電極を、焼付けして、外部端子電極を形成する工程と、を有する。
【００１４】
本発明の製造方法において、好ましくは、前記金属粉が、外部電極用ペースト中に含有される導電粉よりも、高い融点を有する金属からなるものである。
より好ましくは、導電粉よりも、高い融点を有する金属粉が、Ｎｉ、Ｃｕ、Ａｇ、Ｆｅ、Ｐｄ、Ｐｔ、ＷおよびＴｉから選択される１種以上の元素を含むものである。
【００１５】
本発明の製造方法において、好ましくは、前記金属粉の平均粒子径が、０．０５μｍより大きく、６０μｍ未満である。前記金属粉の平均粒子径は、たとえば、レーザー回折散乱法を用いたマイクロトラック法などにより測定することができる。
【００１６】
本発明の製造方法において、好ましくは、前記素子本体に対する、前記金属粉の使用量の比率を、１０−６  ＜金属粉の重量／素子本体の重量＜０．２２５の範囲とする。
【００１７】
本発明の製造方法において、好ましくは、前記外部端子電極の表面に、Ｎｉを主成分とする第１のめっき層を形成する工程と、
前記第１のめっき層の表面に、Ｓｎを主成分とする第２のめっき層を形成する工程と、をさらに有する。
【００１８】
本発明に係るセラミック電子部品は、特に限定されないが、好ましくは、前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有する積層型チップバリスタである。本発明のセラミック電子部品は、上記いずれかの方法により製造することができる。
【００１９】
なお、本発明において、外部電極用ペーストに含有される前記導電粉とは、焼成後の外部端子電極を構成することとなる導電性を有する各種導電材の他、焼成後にこのような導電材となる各種化合物をも含むものである。
【発明の効果】
【００２０】
本発明によると、ガラス成分を含有する焼付け前電極に金属粉を付着させて、金属粉が付着した状態で、外部端子電極の焼付けを行うため、素子本体と、焼付け後の外部端子電極と、の接合性を向上させつつ、しかも、焼付け時における製品同士の付着の問題を有効に防止することができる。
【００２１】
また、本発明では、金属粉を使用するので、焼付け時におけるガラス成分の外部端子電極表面への移動も発生しない。そのため、素子本体と外部端子電極表面との接合性を高くすることができ、しかも、焼付け後の外部端子電極に、Ｎｉ、Ｓｎなどによるめっき層も均一かつ良好に形成することができる。
【００２２】
さらに、本発明においては、上述の特許文献１（特開平１０−１２４８１号公報）とは異なり、外部端子電極を構成する導電粉よりも高い融点を有する金属粉を、外部端子電極中に実質的に含有させないため、焼付け後の外部端子電極中に、特許文献１のような隙間ができるようなことはない。そのため、特許文献１において問題となっていた素子本体へのめっき液の進入も発生しない。さらに、本発明においては、このような金属粉を、特許文献１のように電極内全体に含有させるのではなく、電極の表面にのみ付着させるため、特許文献１と比較して、金属粉の使用量を少なくすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層型チップバリスタの概略断面図である。
【００２４】
積層型チップバリスタ
図１に示すように、セラミック電子部品の一例としての積層型チップバリスタ２は、層間電圧非直線性抵抗体層４と、内部電極層６とが交互に積層された素子本体８を有する。素子本体８の両端部には、素子本体８の内部で交互に配置された内部電極層６と各々導通する一対の外部端子電極１０が形成してある。内部電極層６は、各端面が素子本体８の対向する２端部の表面に交互に露出するように積層してある。一対の外部端子電極１０は、素子本体８の両端部に形成され、交互に配置された内部電極層６の露出端面に接続されて、バリスタ回路を形成している。
【００２５】
素子本体８の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．３〜１．９ｍｍ）程度である。
【００２６】
素子本体８において、層間電圧非直線性抵抗体層４および内部電極層６の積層方向の両外側端部には、外側保護層４ａが配置してあり、素子本体８の内部を保護している。外側保護層４ａの材質は、層間電圧非直線性抵抗体層４の材質と同じであっても異なっていても良い。外側保護層４ａの厚みは、たとえば１００〜５００μｍ程度である。
【００２７】
層間電圧非直線性抵抗体層４、外側保護層４ａ
層間電圧非直線性抵抗体層４および外側保護層４ａは、酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、たとえば、ＺｎＯを主成分とし、副成分として希土類元素、Ｃｏ、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ及びＩｎ）、Ｓｉ、Ｃｒ、アルカリ金属元素（Ｋ、Ｒｂ及びＣｓ）およびアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ及びＢａ）等を含む材料で構成される。または、ＺｎＯを主成分とし、副成分としてＢｉ、Ｃｏ、Ｍｎ、Ｓｂ、Ａｌ等を含む材料で構成されていても良い。
【００２８】
ＺｎＯを含む主成分は、電圧−電流特性における優れた電圧非直線性と、大きなサージ耐量とを発現する物質として作用する。なお、電圧非直線性とは、一対の外部端子電極１０の間に徐々に増大する電圧を印加する際に、素子に流れる電流が非直線的に増大する現象を言う。
【００２９】
層間電圧非直線性抵抗体層４中でのＺｎＯの含有量は、特に限定されないが、層間電圧非直線性抵抗体層４を構成する全体の材料を１００質量％とした場合に、通常、６９.０〜９９.８質量％である。また、層間電圧非直線性抵抗体層４の厚みは、通常５〜１００μｍ程度である。
【００３０】
内部電極層６
内部電極層６は、導電材を含んで構成される。内部電極層６に含まれる導電材としては、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極層６の厚さは、用途に応じて適宜決定すればよいが、通常０．５〜５μｍ程度である。
【００３１】
外部端子電極１０
外部端子電極１０は、導電材とガラス成分とを含んで構成される。このようにガラス成分を含有させることにより、素子本体８を構成する層間電圧非直線性抵抗体層４との接合性を向上させることができる。外部端子電極１０の厚さは、用途に応じて適宜決定すればよいが、通常１０〜５０μｍ程度である。
【００３２】
外部端子電極１０に含まれる導電材としては、特に限定されないが、通常、ＡｇやＡｇ−Ｐｄ合金から構成されるものが好ましい。
ガラス成分としては、特に限定されないが、たとえば、Ｂ２  Ｏ３  −ＺｎＯ−Ａｌ２  Ｏ３  −ＳｒＯ系ガラス、Ｂ２  Ｏ３  −ＳｉＯ２  −ＺｎＯ系ガラス、Ｂ２  Ｏ３  −ＳｉＯ２  −ＺｎＯ−Ａｌ２  Ｏ３  系ガラス、ＳｉＯ２  −ＢａＯ−Ｌｉ２  Ｏ系ガラス、Ｂ２  Ｏ３  −ＳｉＯ２  −Ｎａ２  Ｏ系ガラス、Ｂ２  Ｏ３  −ＳｉＯ２  −ＺｎＯ−Ａｌ２  Ｏ３  −ＳｒＯ系ガラス等から構成されるものが挙げられる。
【００３３】
外部端子電極１０中におけるガラス成分の含有量は、導電材１００重量部に対して、好ましくは２〜３０重量部、より好ましくは５〜２０重量部である。ガラス成分の含有量が少なすぎると、層間電圧非直線性抵抗体層４との接合性が低下してしまう。一方、多すぎると、外部端子電極１０に、ＮｉやＳｎからなるめっき層の形成が困難となる。
【００３４】
そして、この一対の外部端子電極１０の表面には、Ｎｉを主成分として含有する第１のめっき層と、さらに、この第１のめっき層の表面にＳｎを主成分として含有する第２のめっき層と、が形成される。これらのめっき層は、積層型チップバリスタ２のハンダでの実装を可能とすることを主たる目的として、形成されるめっき層である。
【００３５】
積層型チップバリスタの製造方法
次に、本実施形態に係る積層型チップバリスタ２の製造方法の一例を説明する。
【００３６】
本実施形態の積層型チップバリスタ２は、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部端子電極を形成することにより製造される。以下、製造方法について具体的に説明する。
【００３７】
まず、図１に示す層間電圧非直線性抵抗体層４および外側保護層４ａを形成するための電圧非直線性抵抗体層用ペースト、および内部電極層６を形成するための内部電極層用ペーストをそれぞれ準備する。
【００３８】
電圧非直線性抵抗体層用ペーストは、電圧非直線性抵抗体磁器組成物原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。電圧非直線性抵抗体磁器組成物原料は、各種原料を使用して、焼成後の層間電圧非直線性抵抗体層４が所望の組成となるように、適宜調整すればよい。
【００３９】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものであり、有機ビヒクルに用いられるバインダは、特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、このとき用いられる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じてテルピネオール、ブチルカルビトール、アセトン、トルエン等の有機溶剤から適宜選択すればよい。
【００４０】
また、水溶系塗料とは、水に水溶性バインダ、分散剤等を溶解させたものであり、水溶系バインダは、特に限定されず、ポリビニルアルコール、セルロース、水溶性アクリル樹脂、エマルジョン等から適宜選択すればよい。
【００４１】
内部電極層用ペーストは、上述した各種導電材あるいは焼成後に上述した導電材となる各種酸化物、有機金属化合物、レジネート等と、上述した有機ビヒクルとを混練して調製される。
【００４２】
各ペーストの有機ビヒクルの含有量は、特に限定されず、通常の含有量、たとえば、バインダは１〜５重量％程度、溶剤は１０〜５０重量％程度とすればよい。また、各ペースト中には必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されても良い。
【００４３】
印刷法を用いる場合、電圧非直線性抵抗体層用ペーストおよび内部電極層用ペーストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切断した後、基板から剥離してグリーンチップとする。
【００４４】
また、シート法を用いる場合、電圧非直線性抵抗体層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを印刷した後、これらを積層してグリーンチップとする。
【００４５】
次に、このグリーンチップを脱バインダ処理および焼成して、焼結体（素子本体８）を作製する。
【００４６】
脱バインダ処理は、通常の条件で行えばよい。たとえば、空気雰囲気において、昇温速度を５〜３００℃／時間程度、保持温度を１８０〜４００℃程度、温度保持時間を０．５〜２４時間程度とする。
【００４７】
グリーンチップの焼成は、通常の条件で行えばよい。たとえば、空気雰囲気において、昇温速度を５０〜５００℃／時間程度、保持温度を１０００〜１４００℃程度、温度保持時間を０．５〜８時間程度、冷却速度を５０〜５００℃／時間程度とする。保持温度が低すぎると緻密化が不充分となり、保持温度が高すぎると内部電極の異常焼結による電極の途切れを生じる傾向がある。
【００４８】
次いで、得られた焼結体（素子本体８）に、たとえば、バレル研磨やサンドブラストにより端面研磨を施し、次いで、外部電極用ペーストを焼結体（素子本体８）の端部に、印刷、転写、ディップなどの方法により塗布し、その後、乾燥することにより、焼付け前電極を形成する。
【００４９】
外部電極用ペーストは、ＡｇやＡｇ−Ｐｄ合金からなる導電材と、上述した各種ガラス成分からなるガラスフリットと、上述した有機ビヒクルと、を混練して調製される。なお、ＡｇやＡｇ−Ｐｄ合金からなる導電材の代わりに、焼成後にＡｇやＡｇ−ｐｄ合金となる各種酸化物、有機金属化合物、レジネート等を使用しても良い。本実施形態では、外部電極用ペーストにガラス成分を含有させるため、外部端子電極１０と、素子本体８の層間電圧非直線性抵抗体層４と、の接合を良好にすることができる。
【００５０】
次いで、上記にて形成された焼付け前電極に、金属粉を付着させ、金属粉を付着させた状態で焼付けすることにより、外部端子電極１０を形成する。
【００５１】
金属粉としては、焼付け前電極に含有される導電材（すなわち、外部電極用ペーストに含有される導電材）よりも、高い融点を有する金属からなる金属粉を用いることが好ましい。具体的には、Ｎｉ、Ｃｕ、Ａｇ、Ｆｅ、Ｐｄ、Ｐｔ、ＷおよびＴｉから選択される１種以上の元素を含む金属粉が挙げられ、これらのなかでも、比較的安価であるという理由より、Ｎｉ、Ｃｕが特に好ましく用いられる。
【００５２】
本実施形態は、焼付け前電極に上述のような金属粉を付着させ、金属粉を付着させた状態で焼付けを行う点に最大の特徴を有し、このような構成とすることにより、積層型チップバリスタ２の特性に悪影響を及ぼすことなく、焼付け時における製品同士の付着の問題を有効に防止することができる。
【００５３】
本実施形態で使用される金属粉は、平均粒子径が、０．０５μｍより大きく、６０μｍ未満であることが好ましく、より好ましくは、１μｍ以上、２０μｍ以下である。金属粉の平均粒子径が大きすぎると、焼付け前電極への金属粉の付着が不十分となってしまい、金属粉が焼付け前電極から脱落してしまう傾向にある。一方、平均粒子径が小さすぎると、凝集が起こり粉体の取り扱いが難しくなる傾向にある。
【００５４】
また、素子本体８に対する、上記金属粉の使用量の比率は、１０−６  ＜金属粉の重量／素子本体の重量＜０．２２５の範囲とすることが好ましく、より好ましくは１０−５  ＜金属粉の重量／素子本体の重量＜０．０１の範囲とする。金属粉の使用量が少なすぎると、上記効果が得られなくなる傾向にある。一方、使用量が多すぎると、外部端子電極の焼結が不十分となってしまい、ＮｉやＳｎからなるめっき層を形成する際に、素子本体中にめっき液が進入してしまい、バリスタ電圧の低下等の特性劣化が発生してしまう場合がある。
【００５５】
なお、焼付け前電極に金属粉を付着させる方法としては、特に限定されないが、たとえば、焼付け前電極を形成した複数の素子本体と、金属粉とを、所定の容器に入れ、次いで、複数の素子本体と金属粉とを、容器内で撹拌する方法などが挙げられる。
【００５６】
次いで、金属粉を付着させた複数の素子本体を、焼付け用の容器の上に置き、焼付け炉に入れて、焼付けを行い、外部端子電極１０を形成する。焼付けの条件は、たとえば、空気雰囲気中で６００〜９００℃にて１０分〜１時間程度とすることが好ましい。本実施形態においては、焼付け前電極に金属粉を付着させているため、焼付けの際に、製品同士の間隔に特段の隙間を設けることなく、製品同士の付着を有効に防止することができる。
【００５７】
次いで、焼付け後の外部端子電極１０に、Ｎｉを主成分として含有する第１のめっき層と、さらに、この第１のめっき層の表面にＳｎを主成分として含有する第２のめっき層と、を形成して積層型チップバリスタ２を得る。第１のめっき層および第２のめっき層を形成するためのめっき方法としては、特に限定されないが、たとえば、電解めっきなどが挙げられる。このように、Ｎｉ、Ｓｎからなる第１および第２のめっき層を形成することにより、積層型チップバリスタ２のハンダでの実装が可能となる。本実施形態においては、外部端子電極１０の焼付けを行う際に、ガラス成分が電極表面に移動してくることがないため、上述の第１および第２のめっき層を均一かつ良好に形成することができる。
【００５８】
このようにして製造された本実施形態の積層型チップバリスタ２は、たとえば静電気などの外来サージ（異常電圧）やノイズなどを、吸収または除去するために使用される。
【００５９】
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【００６０】
たとえば、上述した実施形態では、本発明の製造方法に係るセラミック電子部品として積層型チップバリスタを例示したが、本発明の製造方法に係るセラミック電子部品としては、積層型チップバリスタに限定されず、外部端子電極を有する電子部品であれば何でも良い。
【実施例】
【００６１】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００６２】
実施例１
まず、上述の方法に従い、図１に示すバリスタ素子本体８を製造した。本実施例では、層間電圧非直線性抵抗体層４および外側保護層４ａをＺｎＯを主成分とするバリスタ材料で形成し、内部電極層６をＰｄで形成した。
【００６３】
次いで、外部電極用ペーストを準備した。
外部電極用ペーストは、Ａｇ粉末：７０重量部と、Ｂ２  Ｏ３  −ＳｉＯ２  −ＺｎＯ−Ａｌ２  Ｏ３  −ＳｒＯ系ガラスからなるガラスフリット：１５重量部と、バインダとしてのエチルセルロース：５重量部と、溶媒としてのブチルカルビトール：１０重量部と、をボールミルで混合してペースト化することにより調製した。
【００６４】
次いで、素子本体８の端部に、上記にて調製した外部電極用ペーストを塗布し、その後、乾燥することにより、焼付け前電極を形成し、焼付け前電極を有する素子本体を得た。
【００６５】
次いで、焼付け前電極を有する素子本体：４００ｇと、Ｎｉ粉末と、を所定のポリ容器に入れ、その後、素子本体とＮｉ粉末とを、撹拌することにより、焼付け前電極にＮｉ粉末を付着させた。なお、本実施例では、Ｎｉ粉末として、表１に示すような様々な平均粒子径を有するものを使用し、また、その使用量についても表１に示すようにし、Ｎｉ粉末の平均粒子径および使用量の異なる試料番号１〜９を調製した（ただし、試料番号１にはＮｉ粉末は付着させなかった）。
【００６６】
次いで、焼付け前電極にＮｉ粉末を付着させた複数の素子本体を、焼付け用の容器の上に置き、焼付け炉に入れて、６５０℃、４０分の条件で焼付けすることにより、外部端子電極１０を形成した。次いで、外部端子電極１０の表面に、電解めっきにより、Ｎｉめっき層（第１のめっき層）およびＳｎめっき層（第２のめっき層）を形成し、図１に示す積層型チップバリスタの試料１〜９を製造した。
【００６７】
そして、外部端子電極を焼付けた後のバリスタ試料を使用して、焼付け時の製品同士の付着率を、Ｎｉ、Ｓｎめっき層を形成した後のバリスタ試料を使用して、Ｎｉ、Ｓｎめっき層を形成した後のバリスタ電圧（Ｖ１ｍＡ）を、以下の方法により評価した。
【００６８】
焼付け時の製品同士の付着率は、焼付け後の複数の試料を、ふるいに掛け、ふるい上に残存した試料を、製品同士の付着が発生した試料と判断することにより、評価した。具体的には、ふるいに掛けた試料全体の重量に対する、ふるい上に残存した試料の重量の比率を、製品同士の付着率として算出した。結果を表１に示す。なお、本実施例では、試料一個分は通過するが、付着してしまった試料は通過しないような所定のメッシュを有するふるいを使用した。
【００６９】
バリスタ電圧（Ｖ１ｍＡ  ）は、Ｎｉめっき層、Ｓｎめっき層を形成したバリスタ試料を、直流定電流電源に接続し、バリスタ試料の両電極間に作用する電圧を電圧計で測定すると共に、バリスタ試料に流れる電流を電流計にて読みとることにより求めた。具体的には、バリスタ試料に流れる電流が１ｍＡの時に、バリスタ試料の電極間に作用する電圧を電圧計により読みとり、その値をバリスタ電圧とした。単位は、Ｖとした。結果を表１に示す。なお、本実施例においては、定格電圧である２７Ｖに対して、±１０％の範囲、すなわち、２７±０．２７Ｖの範囲を良好とした。
【００７０】
【表１】
2006344820.tif 000003
【００７１】
表１に、焼付け前電極に付着させた金属粉の種類、平均粒子径および使用量と、金属粉の重量と素子本体の重量との比と、製品同士の付着率と、めっき後のバリスタ電圧を示す。なお、素子本体の重量は、いずれも４００ｇとし、また、金属粉の平均粒子径は、レーザー回折散乱法を用いたマイクロトラック法により測定した（以下の表２も同様）。
【００７２】
表１より、焼付け前電極に金属粉を付着させなかった試料１、および付着量を少なくした試料２は、いずれも製品同士の付着率が高くなる結果となった。また、金属粉の使用量を多くした試料８は、焼き付け時の外部端子電極の焼結が不十分となってしまい、めっき時に、めっき液が素子本体に進入してしまうなどの理由により、バリスタ電圧が低下してしまった。さらに、平均粒子径の大きな金属粉を使用した試料９は、焼付け前電極への金属粉の付着が不十分となってしまい、焼付け前電極から金属粉が脱落してしまい、結果として製品同士の付着率が悪化してしまった。
これに対して、金属粉の平均粒子径および金属粉の使用量を本発明の好ましい範囲内とした試料３〜７は、いずれも製品同士の付着率を低く抑えることができ、また、めっきによるバリスタ電圧の低下も抑制されていることが確認できた。
【００７３】
実施例２
金属粉の種類、平均粒子径および使用量を、表２に示すようにした以外は、実施例１と同様にして、積層型チップバリスタ試料を製造し、実施例１と同様の評価を行った。
【００７４】
【表２】
2006344820.tif 000004
【００７５】
表２より、Ｎｉ粉末の代わりに、Ｃｕ粉末、Ａｇ粉末、Ｆｅ粉末、Ｐｄ粉末、Ｐｔ粉末、Ｗ粉末、Ｔｉ粉末を使用した場合にも、同様の結果が得られることが確認できる。
【図面の簡単な説明】
【００７６】
【図１】図１は本発明の一実施形態に係る積層型チップバリスタの概略断面図である。
【符号の説明】
【００７７】
２…  積層型チップバリスタ
４…  層間電圧非直線性抵抗体層
４ａ…  外側保護層
６…  内部電極層
８…  素子本体
１０…  外部端子電極
【図１】
2006344820.tif 000005