(57)【要約】【課題】従来の半導体素子の形成方法では、マスクまたはレチクルに関連する高製造コストを招き、コンデンサ、活動領域、トランジスタおよびビット線コンタクトのフォトリソグラフィープロセスの間で調整不良が生じる。【解決手段】凹型ゲート１１２と深溝コンデンサ素子１０２とを有し、凹型ゲート１１２の突出部と深溝コンデンサ素子１０２の上部とが露呈される基板１００を提供するステップ、上部と突出部との側壁にスペーサ１２４を形成するステップ、スペーサ１２４の間の間隙に導電材料の埋込部１３０を形成するステップ、基板１００、スペーサ１２４および埋込部１３０をパターン化し、平行浅溝を形成し、活動領域を定義するステップ、いくつかの埋込部１３０が埋込コンタクトとして機能する浅溝に誘電材料層を形成するステップを含む半導体素子の形成方法を提供する。【選択図】図４
2006344962.tif 000002
【特許請求の範囲】
【請求項１】
凹型ゲートと深溝コンデンサ素子（deep trench capacitor devices）とを有し、前記凹型ゲートの突出部と前記深溝コンデンサ素子の上部とが露呈される基板を提供するステップと、
前記上部と前記突出部との側壁にスペーサを形成するステップと、
前記スペーサの間の間隙に導電材料の埋込部を形成するステップと、
前記基板、前記スペーサおよび前記埋込部をパターン化し、平行浅溝を形成し、活動領域を定義するステップと、
いくつかの前記埋込部が埋込コンタクト（buried contacts）として機能する前記浅溝に誘電材料層を形成するステップと
を含むことを特徴とする半導体素子の形成方法。
【請求項２】
前記スペーサは、窒化ケイ素（ＳｉＮ）を含むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項３】
前記導電材料は、ポリシリコンを含むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項４】
前記スペーサは、前記深溝コンデンサ素子の上部を更に囲むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項５】
前記誘電材料は、酸化物を含むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項６】
前記基板、前記スペーサおよび前記埋込部のパターン化は、フォトリソグラフィープロセスとエッチングプロセスとを含むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項７】
前記平行浅溝は、前記深溝コンデンサ素子と前記凹型ゲートとのパターン化した端に隣接して形成されることを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項８】
前記埋込コンタクトは、ビット線コンタクトを含むことを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項９】
凹型ゲートと深溝コンデンサ素子（deep trench capacitor devices）とを有し、前記凹型ゲートの突出部と前記深溝コンデンサ素子の上部とが露呈される基板を提供するステップと、
前記上部と前記突出部との側壁にスペーサを形成するステップと、
前記基板の上に導電材料層を形成するステップと、
前記スペーサの間の間隙に埋込部を形成するために前記導電材料層を平坦化するステップと、
前記基板、前記スペーサ、前記埋込部、前記深溝コンデンサ素子および前記凹型ゲートをパターン化し、平行浅溝を形成し、活動領域を定義するステップと、
いくつかの前記埋込部が埋込コンタクト（buried contacts）として機能する前記浅溝に誘電材料層を形成するステップと
を含むことを特徴とする半導体素子の形成方法。
【請求項１０】
前記スペーサは、窒化ケイ素（ＳｉＮ）を含むことを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１１】
前記導電材料は、ポリシリコンを含むことを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１２】
前記平坦化の方法は、化学機械研磨（ＣＭＰ）、ブランケット（ｂｌａｎｋｅｔ）エッチバックまたは凹型（ｒｅｃｅｓｓ）エッチングを含むことを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１３】
前記スペーサは、前記深溝コンデンサ素子の上部を更に囲むことを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１４】
前記誘電材料は、酸化物を含むことを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１５】
前記基板のパターン化は、フォトリソグラフィープロセスとエッチングプロセスとを含むことを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１６】
前記平行浅溝は、前記深溝コンデンサ素子と前記凹型ゲートとのパターン化した端に隣接して形成されることを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１７】
前記埋込コンタクトは、ビット線コンタクトを含むことを特徴とする請求項９に記載の半導体素子の形成方法。
【請求項１８】
凹型ゲートと深溝コンデンサ素子（deep trench capacitor devices）とを有し、前記凹型ゲートの突出部と前記深溝コンデンサ素子の上部とが露呈される基板を提供するステップと、
前記上部と前記突出部の側壁にスペーサを形成するステップと、
前記基板の上に導電材料層を形成するステップと、
前記スペーサの間の間隙に埋込部を形成するために前記導電材料層、前記スペーサ、前記深溝コンデンサ素子および前記凹型ゲートを平坦化し、前記深溝コンデンサ素子の前記上部は、前記埋込部によって囲まれるステップと、
前記基板、前記スペーサ、前記埋込部、前記深溝コンデンサ素子および前記凹型ゲートをパターン化し、平行浅溝を形成し、活動領域を定義するステップと、
いくつかの前記埋込部が埋込コンタクト（buried contacts）として機能する前記浅溝に誘電材料層を形成するステップと
を含むことを特徴とする半導体素子の形成方法。
【請求項１９】
前記スペーサは、窒化ケイ素（ＳｉＮ）を含むことを特徴とする請求項１８に記載の半導体素子の形成方法。
【請求項２０】
前記導電材料は、ポリシリコンを含むことを特徴とする請求項１８に記載の半導体素子の形成方法。
【請求項２１】
前記平坦化の方法は、化学機械研磨（ＣＭＰ）、ブランケット（ｂｌａｎｋｅｔ）エッチバックまたは凹型（ｒｅｃｅｓｓ）エッチングを含むことを特徴とする請求項１８に記載の半導体素子の形成方法。
【請求項２２】
前記スペーサは、前記深溝コンデンサ素子の上部を更に囲むことを特徴とする請求項１８に記載の半導体素子の形成方法。
【請求項２３】
前記誘電材料は、酸化物を含むことを特徴とする請求項１８に記載の半導体素子の形成方法。
【請求項２４】
前記基板のパターン化は、フォトリソグラフィープロセスとエッチングプロセスとを含むことを特徴とする請求項１８に記載の半導体素子の形成方法。
【請求項２５】
前記平行浅溝は、前記深溝コンデンサ素子と前記凹型ゲートとのパターン化した端に隣接して形成されることを特徴とする請求項１８に記載の半導体素子の形成方法。
【請求項２６】
前記埋込コンタクトは、ビット線コンタクトを含むことを特徴とする請求項１８に記載の半導体素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の形成方法に関し、特に、半導体素子のコンタクトを形成する方法に関するものである。
【背景技術】
【０００２】
例えば、記憶装置、データを保存するダイナミックＲＡＭ（Dynamic Random Access Memory）、その他の種類などの半導体素子は、無数のアプリケーションで現在広く用いられている。
【０００３】
しかし、トランジスタおよびビット線コンタクトの従来の形成方法は、少なくとも２つのフォトリソグラフィープロセスを必要とし、マスクまたはレチクルに関連する高製造コストを招く。また、コンデンサ、活動領域、トランジスタおよびビット線コンタクトを含む４つのフォトリソグラフィープロセスの間で生じる深刻な調整不良も、製造環境に影響する。特に、ダイナミックＲＡＭの寸法の収縮とともにこれらの不具合は深刻さを増す可能性がある。よって、記憶装置のワード線およびビット線コンタクトを形成する新しい方法が必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明は、前記課題を解決する半導体素子の形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
半導体素子の形成方法の模範的な実施形態は、凹型ゲートと深溝コンデンサ素子（deep trench capacitor devices）とを有する基板を提供するステップを含む。凹型ゲートの突出部と深溝コンデンサ素子の上部とは露呈される。スペーサは上部と突出部との側壁に形成される。導電材料の埋込部は、スペーサの間の間隙に形成される。基板、スペーサおよび埋込部は、パターン化され、平行浅溝を形成し、活動領域を定義する。誘電材料層は、浅溝に形成され、いくつかの埋込部は、埋込コンタクト（buried contacts）として機能することができる。なお、平行浅溝とは、略平行な浅溝を意味する。
【発明の効果】
【０００６】
本発明の半導体素子のコンタクトを形成する方法によれば、記憶装置のワード線とビット線コンタクトを形成することで、従来の問題点を解決することができ、且つ、製造コストを低減することができる。
【発明を実施するための最良の形態】
【０００７】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照しながら、詳細に説明する。
【０００８】
この説明書では、“基板の上方（overlying the substrate）”、“層の上方（above the layer）”、または“膜上の（on the film）”などの表現は、中間層の存在に関係なく、単に、基層の表面に対する相対的な位置関係を示している。よって、これらの表現は、層の直接接触のみを指しているのでなく、１つまたは２つ以上の積層の未接触状態も示している。
【０００９】
図１に示すように、基板１００が提供される。基板１００は、深溝コンデンサ素子１０２を有し、深溝コンデンサ素子１０２の上部１０４は、基板１００の表面上に突出している。パッド層１０６と、窒化ケイ素（ＳｉＮ）などの誘電体キャップ層１０８とは、深溝コンデンサ素子１０２の上部１０４の側壁に形成される。誘電体キャップ層１０８の形状は、陥凹域を有し、実質的に深溝コンデンサ素子１０２に隣接する２つの上部１０４の間に形成される。よって、誘電体キャップ層１０８、パッド層１０６および基板１００は、自己整合され、且つ、エッチングされて深溝コンデンサ素子１０２の間に凹型溝１１０を形成することができる。
【００１０】
図２に示すように、凹型溝１１０に隣接した基板１００は、ドープされて凹型溝１１０（図１参照）を囲むチャネル域１１４を形成する。続いて、好ましくは、酸化ケイ素を含むゲート誘電体層１１６が基板１００上の凹型溝１１０（図１参照）に形成される。例えば、ポリシリコン、タングステン、ケイ化タングステンなどの導電物質が凹型溝１１０に充填され、凹型ゲート電極１１８を形成する。外拡散域１２２は、ゲート誘電体層１１６を形成する熱プロセスおよび／または後に続くプロセスにおけるその他の熱プロセスの間に形成される。
【００１１】
深溝コンデンサ素子１０２の上部１０４、誘電体キャップ層１０８（図１参照）および凹型ゲート電極１１８の上面は、平坦化される。続いて、誘電体キャップ層１０８は、選択的なウェットエッチングによって除去され、深溝コンデンサ素子１０２の上部１０４と凹型ゲート電極１１８の突出部１２０とを露呈する。この平坦化法は、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）プロセス、ブランケット（ｂｌａｎｋｅｔ）エッチバックプロセスまたは凹型（ｒｅｃｅｓｓ）エッチングプロセスを含む。凹型ゲート電極１１８の突出部１２０の上面は、深溝コンデンサ素子１０２の上部１０４と実質的に同じ平面にある。
【００１２】
図３に示すように、スペーサ１２４が上部１０４と突出部１２０との側壁に形成されて、その上に位置されたスペーサ１２４の間の空間１２６がセルフアライン（self-aligned）される。スペーサ１２４は、ＣＶＤ窒化ケイ素膜の堆積（デポジション）およびドライエッチバックによって形成され得る。よって、スペーサ１２４は、上部１０４と突出部１２０を囲み、且つ、基板１００は、深溝コンデンサ素子１０２、凹型トランジスタ（凹型ゲート１１２）および空間（環状空隙）１２６の外側に位置したスペーサ１２４によって覆われる。続いて、イオン注入が行われ、（凹型の）チャネル域１１４の両側と空間（環状空隙）１２６の下の基板１００とにソース／ドレイン域１２８を形成する。
【００１３】
図４に示すように、導電材料層（好ましくはドープしたポリシリコンまたは金属を含む）は、基板１００の上に形成され、スペーサ１２４の間の空間（間隙）１２６（図３参照）に充填される。次に、導電材料層、スペーサ１２４、深溝コンデンサ素子１０２および凹型ゲート１１２は、平坦化され、スペーサ１２４の間の空間（間隙）１２６（図３参照）に埋込部１３０を形成する。図４および図５に示すように、埋込部１３０は、深溝コンデンサ素子１０２の上部１０４を囲む。平坦化プロセスは、化学機械研磨（ＣＭＰ）プロセス、ブランケット（ｂｌａｎｋｅｔ）エッチバックプロセスまたは凹型（ｒｅｃｅｓｓ）エッチングプロセスを用いて達成することができる。
【００１４】
図５は、平坦化後の深溝コンデンサ素子１０２の上部１０４パターン、スペーサ１２４、埋込部１３０および凹型トランジスタ（凹型ゲート１１２）の突出部１２０の上面図を表している。
【００１５】
図５および図６を参照して説明を続ける。スペーサ１２４、埋込部１３０、深溝コンデンサ素子１０２および凹型ゲート１１２は、パターン化され、平行浅溝１３２を形成する。パターン化プロセスは、フォトリソグラフィープロセスとエッチングプロセスとを用いることで達成することができる。パターン化プロセスは、活動領域１３６を同時に定義し、隔離層を作り、トランジスタを絶縁する。平行浅溝１３２は、深溝コンデンサ素子１０２（図４参照）と凹型ゲート１１２（図４参照）とのパターン化した端に隣接する。言い換えれば、残りのスペーサ１２４と残りの埋込部１３０は、深溝コンデンサ素子１０２（図４参照）と凹型ゲート１１２（図４参照）との側辺でいくつかの領域に分けられる。よって、パターン化した埋込部１３４ａと１３４ｂとが形成され、パターン化した埋込部１３４ａは、埋込コンタクトまたは埋込ビット線コンタクトとして機能する。
【００１６】
続いて、誘電材料層が浅溝に形成される。誘電材料は、例えば、高密度プラズマ（ＨＤＰ：High Density plasma）プロセスによって堆積（デポジション）された酸化物であり、関連技術の浅溝の隔離構造を形成する。よって、誘電材料は、平坦化され、上部１０４、スペーサ１２４、パターン化した埋込部１３４ａ、１３４ｂおよび突出部１２０を露呈する。
【００１７】
以上、本発明の好適な実施形態を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態における埋め込み式溝を形成する方法を表している断面図である。
【図２】本発明の実施形態における突出部を有する埋め込み式トランジスタを形成する方法を表している断面図である。
【図３】本発明の実施形態におけるスペーサによって間隙を形成する方法を表している断面図である。
【図４】本発明の実施形態における埋込部（埋込ビット線コンタクト）を形成する方法を表している断面図である。
【図５】本発明の実施形態における深溝コンデンサ素子、凹型ゲート、スペーサおよび埋込部の配置を表している上面図である。
【図６】本発明の実施形態における浅溝、パターン化した深溝コンデンサ素子、パターン化した凹型ゲート、パターン化したスペーサおよびパターン化した埋込部の配置を表している上面図である。
【符号の説明】
【００１９】
１００  基板
１０２  深溝コンデンサ素子
１０４  上部
１０６  パッド層
１０８  誘電体キャップ層
１１０  凹型溝
１１２  凹型トランジスタ（凹型ゲート）
１１４  チャネル域
１１６  ゲート誘電体層
１１８  凹型ゲート電極
１２０  突出部
１２２  外拡散域
１２４  スペーサ
１２６  空間（環状空隙）
１２８  ソース／ドレイン域
１３０  埋込部
１３２  平行浅溝
１３４ａ、１３４ｂ  パターン化した埋込部
１３６  活動領域
【図１】
2006344962.tif 000003
【図２】
2006344962.tif 000004
【図３】
2006344962.tif 000005
【図４】
2006344962.tif 000006
【図５】
2006344962.tif 000007
【図６】
2006344962.tif 000008