(57)【要約】【課題】フローティングジャンクションでの寄生容量の増加を抑え、配線を簡素化したＣＭＯＳイメージセンサを提供するものである。【解決手段】  二次元的に行方向及び列方向に配置されたユニットセル２ｎ１，２ｎ２は、フローティングジャンクションＦＪ１、ＦＪ２を中心にして横長形状と縦長形状の画素を交互に配置した１組４画素のセルと、フローティングジャンクションに結合した複数の読出し用トランジスタ（Ｔｒ１〜Ｔｒ４）と、隣接する行方向のセル間の一方の行端部に配置したリセットトランジスタＴｒ１５，Ｔｒ２５と、他方の行端部に配置されたアドレストランジスタＴｒ１７，Ｔｒ２７と、このアドレストランジスタに直列に接続されたアンプ用トランジスタＴｒ１６，Ｔｒ２６と、を有して成り、さらに行方向に配置したユニットセルの行間にそれぞれアドレス／リセット配線ＡＤＤ／ＲＳＴ−２を配置する。【選択図】  図４
2006237361.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換用のユニットセルを二次元的に行方向及び列方向にマトリクス状に配置してなるＣＭＯＳイメージセンサであって、
前記それぞれのユニットセルは、複数の画素を１組として構成したセルと、前記各画素に対応して設けられ、光電変換した信号を読み出す読み出し用トランジスタと、リセット用のトランジスタ、アドレス用のトランジスタ、及び前記複数の読み出し用トランジスタからの信号を増幅して出力するアンプ用トランジスタとを有して成り、
前記行方向に配置されたユニットセルの行間にそれぞれ設けられ、隣接する上位の行にあるアドレス用のトランジスタにアドレス信号を供給し、隣接する下位の行にあるリセット用のトランジスタにリセットパルスを供給するアドレス／リセット配線と、前記複数の読み出し用トランジスタに読み出しパルスを供給する読み出し線とをそれぞれ行方向に配置するとともに、前記読み出し用トランジスタによって読み出された信号を出力する信号線を列方向に配置したことを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記アドレス／リセット配線からは、上位の行にあるアドレストランジスタにアドレス信号を供給し、それに続いて下位の行にあるリセットトランジスタにリセットパルスを供給し、前記アドレス信号が供給されているユニットセルに対し、そのアドレス信号期間に前記読み出し用トランジスタに順次読み出しパルスを供給することを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項３】
複数の光電変換用のユニットセルを二次元的に行方向及び列方向にマトリクス状に配置してなるＣＭＯＳイメージセンサであって、前記それぞれのユニットセルは、
横長形状及び縦長形状の内、いずれか一方の形状を有する第１，第２画素と、他方の形状を有する第３，第４の画素を有し、基点を中心にして横長形状の画素と縦長形状の画素が半導体基板上に交互に配置された１組４画素のセルと、
前記各画素に対応して設けられ、光電変換した信号を読み出すため、前記基点部分に配置したフローティングジャンクションに結合した複数の読み出し用トランジスタと、
前記セルをマトリクス状に複数配置したとき、隣接する行方向のセル間の一方の行端部に規則的に配置されたリセットトランジスタと、隣接する行方向のセル間の他方の行端部に規則的に配置されたアドレストランジスタと、
前記１組４画素のセルに対して共通に設けられるとともに、前記アドレストランジスタに直列に接続配置され、前記複数の読み出し用トランジスタからの信号を増幅して出力するアンプ用トランジスタとを有して成ることを特徴とするＣＭＯＳイメージセンサ。
【請求項４】
前記第１，第２の画素はそれぞれ青用、赤用の画素であり、前記第３，第４の画素は緑色用の画素であり、前記第１，第２の画素及び前記第３，第４の画素に対向してそれぞれの形状に合わせて集光用のマイクロレンズを配置したことを特徴とする請求項３記載のＣＭＯＳイメージセンサ。
【請求項５】
さらに前記行方向に配置されたユニットセルの行間にそれぞれ設けられ、隣接する上位の行にあるアドレストランジスタにアドレス信号を供給し、隣接する下位の行にあるリセットトランジスタにリセットパルスを供給するアドレス／リセット配線と、前記複数の読み出し用トランジスタに読み出しパルスを供給する読み出し線とをそれぞれ行方向に配置するとともに、前記読み出し用トランジスタによって読み出された信号を出力する信号線を列方向に配置したことを特徴とする請求項３記載のＣＭＯＳイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に複数のユニットセルをマトリクス状に配列したＣＭＯＳイメージセンサに関し、特にイメージセンサを構成する画素の配列及び読み出し方法に特徴を有するものである。
【背景技術】
【０００２】
周知のように、ＣＭＯＳイメージセンサは、半導体装置として多用されているＣＭＯＳ（Complementary Metal Oxide Semiconductor）技術によって製造できることと、低消費電力で小型化が可能であるということからデジタルカメラやモバイル機器等の固体撮像素子として利用されており、信号処理部等の周辺回路を含めて１つのチップ上に構成することが可能になっている。
【０００３】
ＣＭＯＳイメージセンサは、光電変換用の複数のユニットセルを半導体基板上にマトリクス状に配列して成り、１つのユニットセルは、複数のフォトダイオードで構成される画素と、画素アンプ用のトランジスタ、行アドレスを選択するアドレストランジスタ、及びリセットトランジスタを含み、これら複数のユニットセルを水平方向、垂直方向に二次元的に配置して画素部を形成し、画素部の周辺部に水平ライン走査回路、垂直ライン走査回路、及びタイミング発生回路等を配置するとともに、各画素で検知した電荷を読み出す読み出し部を有している。
【０００４】
また、複数のフォトダイオード(画素)に対して、アンプ用トランジスタ、リセットトランジスタ及びアドレストランジスタ等で構成される検出回路を共有したＣＭＯＳイメージセンサもある。例えば特許文献１には、一対のフォトダイオード(画素)に対してアンプ用トランジスタ等を共有した例が記載されている。このように１つの検出回路に接続される画素数を増やせば、１画素当たりの検出回路の占める面積を削減し、相対的に画素の面積を広くすることができるため、特性の改善が期待できる。
【０００５】
しかしながら、現在のＣＭＯＳ構造では、１つの検出回路に繋がる画素数を増やすと、各画素で検出した電荷を検知するフローティングジャンクションの寄生容量が増加し、その結果、光の変換効率が低下する不都合があった。また、検出回路の配置によっては、検出回路に光を受けることができない部分が不均一に存在することもあり、例えばデジタルカメラに適用した場合、画面上に光を受けない筋が発生し、品位の低下を招くことがあった。
【特許文献１】特開２００４−１５３２５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記事情を考慮してなされたもので、フローティングジャンクションでの寄生容量の増加を抑え、配線を簡素化したＣＭＯＳイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、複数の光電変換用のユニットセルを二次元的に行方向及び列方向にマトリクス状に配置してなるＣＭＯＳイメージセンサであって、前記それぞれのユニットセルは、複数の画素を１組として構成したセルと、前記各画素に対応して設けられ、光電変換した信号を読み出す読み出し用トランジスタと、リセット用のトランジスタ、アドレス用のトランジスタ、及び前記複数の読み出し用トランジスタからの信号を増幅して出力するアンプ用トランジスタとを有して成り、前記行方向に配置されたユニットセルの行間にそれぞれ設けられ、隣接する上位の行にあるアドレス用のトランジスタにアドレス信号を供給し、隣接する下位の行にあるリセット用のトランジスタにリセットパルスを供給するアドレス／リセット配線と、前記複数の読み出し用トランジスタに読み出しパルスを供給する読み出し線とをそれぞれ行方向に配置するとともに、前記読み出し用トランジスタによって読み出された信号を出力する信号線を列方向に配置したＣＭＯＳイメージセンサが提供される。
【０００８】
また、本願発明の別の一態様によれば、複数の光電変換用のユニットセルを二次元的に行方向及び列方向にマトリクス状に配置してなるＣＭＯＳイメージセンサであって、前記それぞれのユニットセルは、横長形状及び縦長形状の内、いずれか一方の形状を有する第１，第２画素と、他方の形状を有する第３，第４の画素を有し、基点を中心にして横長形状の画素と縦長形状の画素が半導体基板上に交互に配置された１組４画素のセルと、前記各画素に対応して設けられ、光電変換した信号を読み出すため、前記基点部分に配置したフローティングジャンクションに結合した複数の読み出し用トランジスタと、前記セルをマトリクス状に複数配置したとき、隣接する行方向のセル間の一方の行端部に規則的に配置されたリセットトランジスタと、隣接する行方向のセル間の他方の行端部に規則的に配置されたアドレストランジスタと、前記１組４画素のセルに対して共通に設けられるとともに、前記アドレストランジスタに直列に接続配置され、前記複数の読み出し用トランジスタからの信号を増幅して出力するアンプ用トランジスタとを有して成るＣＭＯＳイメージセンサが提供される。
【発明の効果】
【０００９】
本発明によれば、フローティングジャンクションでの寄生容量の増加を抑え、配線を簡素化したＣＭＯＳイメージセンサが提供される。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の一実施の形態について図面を参照して詳細に説明する。
【００１１】
図１は本発明のＣＭＯＳイメージセンサの一実施形態の全体構成を示す構成図、図２は本発明のＣＭＯＳイメージセンサのユニットセルを説明するための回路図、図３は各ユニットセルの読み出し動作を説明するためのタイミングチャートである。また、図４は本発明のＣＭＯＳイメージセンサの画素配列の一例を説明する平面図、図５は、図４の1つのユニットセルを拡大して示す平面図、図6は、図４におけるVI−VI’線に沿って切断して示す断面図である。
【００１２】
図1において、ＣＭＯＳイメージセンサ１は、複数のユニットセル２を水平方向にｍ行、垂直方向にｎ列配置してなる二次元的なマトリクス状の画素部３を有し、画素部３の周辺部に水平ライン走査回路４、垂直ライン走査回路５、タイミング発生回路６及びノイズキャンセル回路７を配置し、さらに出力アンプ８を含む読み出し回路９を有している。
【００１３】
画素部３は、列方向に隣接する２つのユニットセル２ｎ１，２ｎ２を１組としてアドレス／リセット配線ＡＤＤ／ＲＳＴ−１，ＡＤＤ／ＲＳＴ−２，ＡＤＤ／ＲＳＴ−３が設けられ、各ユニットセル２内の複数の画素（本例では４画素）に対して読み出し線（ＴＧ−１〜ＴＧ−４）及び（ＴＧ−５〜ＴＧ−８）を設けている。これらアドレス／リセット配線（ＡＤＤ／ＲＳＴ−１〜ＡＤＤ／ＲＳＴ−３）及び読み出し線（ＴＧ−１〜ＴＧ−８）は、ユニットセル２ｎ１，２ｎ２と同一行にある他のユニットセル２にも共通に接続されている。
【００１４】
また、各ユニットセル２ｎ１，２ｎ２・・・からの信号線Ｓ０，Ｓ１，ｓ２・・・Ｓｍは、ノイズキャンセル回路７を介して読み出し回路９に接続されている。読み出し回路９は、各信号線Ｓ０〜Ｓｍに接続された複数の列選択用のトランジスタＴｒｍを有し、これらトランジスタＴｒｍを水平ライン走査回路４によって選択動作させることにより、アンプ８を介して出力信号を得るようにしている。
【００１５】
図２は、画素部３のユニットセル２を拡大して示すもので、列方向に隣接する２つのユニットセル２ｎ１，２ｎ２（図１の斜線を付したセル）を代表にしてその構成を説明する。ユニットセル２ｎ１には４つのフォトダイオードＤＧ１１，ＤＧ１２，ＤＢ１，ＤＲ１からなる画素が配置されており、フォトダイオードＤＧ１１，ＤＧ１２は緑色の光を検出し、フォトダイオードＤＢ１は青色の光を検出し、フォトダイオードＤＲ１は赤色の光を検出し、光電変換した電荷を出力可能である。
【００１６】
それぞれのフォトダイオードＤＢ１，ＤＧ１１，ＤＧ１２，ＤＲ１は読み出し用のトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４のソースに接続され、これらトランジスタ（Ｔｒ１１〜Ｔｒ１４）のドレインはリセットトランジスタＴｒ１５のソース、及びアンプ用のトランジスタＴｒ１６のゲートに接続されている。また、アンプ用のトランジスタＴｒ１６のソースは信号線Ｓ１に接続され、ドレインはアドレストランジスタＴｒ１７のソースに接続され、リセットトランジスタＴｒ１５及びアドレストランジスタＴｒ１７のドレインは電源端子Ｖｄｄに接続されており、読み出し用のトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４のドレインは、フローティングジャンクションＦＪ１にて結合されている。
【００１７】
一方、ユニットセル２ｎ２も同様の構成を有し、フォトダイオードＤＢ２，ＤＧ２１，ＤＧ２２，ＤＲ２からなる画素と、読み出し用のトランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４と、リセットトランジスタＴｒ２５と、アンプ用のトランジスタＴｒ２６と、アドレストランジスタＴｒ２７、及び電源端子Ｖｄｄ、フローティングジャンクションＦＪ２から構成されている。
【００１８】
また、ユニットセル２ｎ１のリセットトランジスタＴｒ１５のゲートは、アドレス／リセット配線ＡＤＤ／ＲＳＴ−１に接続され、ユニットセル２ｎ１のアドレストランジスタＴｒ１７及びユニットセル２ｎ２のリセットトランジスタＴｒ２５のゲートは、アドレス／リセット配線ＡＤＤ／ＲＳＴ−２に接続され、さらにユニットセル２ｎ２のアドレストランジスタＴｒ２７のゲートは、アドレス／リセット配線ＡＤＤ／ＲＳＴ−３に接続されている。
【００１９】
さらに、ユニットセル２ｎ１，２ｎ２の行方向にそれぞれ配置されたユニットセル２にも同様にアドレス／リセット配線（ＡＤＤ／ＲＳＴ−１〜ＡＤＤ／ＲＳＴ−３）が接続されている。尚、図２ではユニットセル２ｎ１，２ｎ２の行を代表にして説明したが、実際には列方向に同様のユニットセルが配置され、かつアドレス／リセット配線が配線されて画素部３が構成されている。
【００２０】
次に、このような画素部３によって光電変換された電荷の読み出し動作を図３のタイミングチャートを用いて説明する。図３において横軸は時間を示し、縦軸はアドレス／リセット配線（ＡＤＤ／ＲＳＴ−１〜ＡＤＤ／ＲＳＴ−３）の信号波形、及び読み出し線（ＴＧ−１〜ＴＧ−４）、（ＴＧ−５〜ＴＧ−８）の信号波形を示し、期間ｔ１はユニットセル２ｎ１の読み出しに供するタイミングを表し、期間ｔ２はユニットセル２ｎ２の読み出しに供するタイミングを表している。
【００２１】
即ち、期間ｔ１において、アドレス／リセット配線ＡＤＤ／ＲＳＴ−１には周期的に４つのリセットパルスＲｅ１，Ｒｅ２，Ｒｅ３，Ｒｅ４が供給され、アドレス／リセット配線ＡＤＤ／ＲＳＴ−２にはハイレベル（Ｈｉ）のアドレス信号ａｄｄ１が供給され、アドレス／リセット配線ＡＤＤ／ＲＳＴ−３にはローレベル（Ｌｏｗ）の信号が供給される。これにより、ユニットセル２ｎ１のアドレストランジスタＴｒ１７は、そのゲートに供給されたハイレベル（Ｈｉ）のアドレス信号ａｄｄ１によってオン動作が可能となり、ユニットセル２ｎ１がアドレス選択された状態となる。
【００２２】
また、読み出し線ＴＧ−１にはリセットパルスＲｅ１の発生よりやや遅れて読み出しパルスＰ１が出力され、読み出しトランジスタＴｒ１１のゲートに供給される。したがって、リセットパルスＲｅ１によってリセットされた後、トランジスタＴｒ１１がオンとなり、フォトダイオードＤＢ１の電荷が読み出され、アンプ用のトランジスタＴｒ１６によって増幅され、信号線Ｓ１に青色の検出信号が出力される。
【００２３】
同様にして、前記リセットパルスＲｅ２の発生よりやや遅れて読み出しパルスＰ２が出力され、読み出しトランジスタＴｒ１２のゲートに供給され、リセットパルスＲｅ２によってリセットされた後、トランジスタＴｒ１２がオンとなり、フォトダイオードＤＧ１１の電荷が読み出され、アンプ用のトランジスタＴｒ１６によって増幅され、信号線Ｓ１に緑色の検出信号が出力される。
【００２４】
また、リセットパルスＲｅ３の発生よりやや遅れて読み出しパルスＰ３が出力され、読み出しトランジスタＴｒ１３のゲートに供給され、リセットパルスＲｅ３によってリセットされた後、トランジスタＴｒ１３がオンとなり、フォトダイオードＤＧ１２の電荷が読み出され、アンプ用のトランジスタＴｒ１６によって増幅され、信号線Ｓ１に緑色の検出信号が出力される。
【００２５】
さらに、リセットパルスＲｅ４の発生よりやや遅れて読み出しパルスＰ４が出力され、読み出しトランジスタＴｒ１４のゲートに供給され、リセットパルスＲｅ４によってリセットされた後、トランジスタＴｒ１４がオンとなり、フォトダイオードＤＲ１の電荷が読み出され、アンプ用のトランジスタＴｒ１６によって増幅され、信号線Ｓ１に赤色の検出信号が出力される。
【００２６】
尚、期間ｔ１にあっては、アドレス／リセット配線ＡＤＤ／ＲＳＴ−３にはローレベル（Ｌｏｗ）の信号が供給されているため、ユニットセル２ｎ２のアドレストランジスタＴｒ２７はオフ状態にあるため、それに直列接続されたアンプ用のトランジスタＴｒ２６もオフになり、ユニットセル２ｎ２はアドレス選択されない。
【００２７】
一方、期間ｔ２においては、アドレス／リセット配線ＡＤＤ／ＲＳＴ−１にはローレベル（Ｌｏｗ）の信号が供給され、アドレス／リセット配線ＡＤＤ／ＲＳＴ−２には周期的に４つのリセットパルスＲｅ５，Ｒｅ６，Ｒｅ７，Ｒｅ８が供給され、アドレス／リセット配線ＡＤＤ／ＲＳＴ−３にはハイレベル（Ｈｉ）のアドレス信号ａｄｄ２が供給される。これにより、ユニットセル２ｎ２のアドレストランジスタＴｒ２７は、そのゲートに供給されたハイレベル（Ｈｉ）のアドレス信号ａｄｄ２によってオン動作が可能となり、ユニットセル２ｎ２がアドレス選択された状態となる。
【００２８】
また、読み出し線ＴＧ−５にはリセットパルスＲｅ５の発生よりやや遅れて読み出しパルスＰ５が出力され、ユニットセル２ｎ２の読み出しトランジスタＴｒ２１のゲートに供給される。したがって、リセットパルスＲｅ５によってリセットされた後、トランジスタＴｒ２１がオンとなり、フォトダイオードＤＢ２の電荷が読み出され、アンプ用のトランジスタＴｒ２６によって増幅され、信号線Ｓ１に青色の検出信号が出力される。
【００２９】
同様にして、リセットパルスＲｅ６の発生よりやや遅れて読み出しパルスＰ６が出力され、読み出しトランジスタＴｒ２２のゲートに供給され、リセットパルスＲｅ６によってリセットされた後、トランジスタＴｒ２２がオンとなり、フォトダイオードＤＧ２１電荷が読み出され、アンプ用のトランジスタＴｒ２６によって増幅され、信号線Ｓ１に緑色の検出信号が出力される。
【００３０】
また、リセットパルスＲｅ７の発生よりやや遅れて読み出しパルスＰ７が出力され、読み出しトランジスタＴｒ２３のゲートに供給され、リセットパルスＲｅ７によってリセットされた後、トランジスタＴｒ２３がオンとなり、フォトダイオードＤＧ２２の電荷が読み出され、アンプ用のトランジスタＴｒ２６によって増幅され、信号線Ｓ１に緑色の検出信号が出力される。
【００３１】
さらに、リセットパルスＲｅ８の発生よりやや遅れて読み出しパルスＰ８が出力され、読み出しトランジスタＴｒ２４のゲートに供給され、リセットパルスＲｅ８によってリセットされた後、トランジスタＴｒ２４がオンとなり、フォトダイオードＤＲ２の電荷が読み出され、アンプ用のトランジスタＴｒ２６によって増幅され、信号線Ｓ１に赤色の検出信号が出力される。
【００３２】
さらに期間ｔ２以降は、同様にして、アドレス／リセット配線ＡＤＤ／ＲＳＴ−３からは、リセットパルス（Ｒｅ９〜Ｒｅ１２）が供給され、アドレス／リセット配線ＡＤＤ／ＲＳＴ−４からはアドレス信号ａｄｄ３が供給され、次の行のユニットセルの読み出しが行われる。アドレス信号やリセット信号、及び読み出し線（ＴＧ１〜ＴＧ８）に供給されるパルス（Ｐ１〜Ｐ８）は、タイミング発生回路６によって供給のタイミングが制御され、垂直ライン走査回路５から発生される。
【００３３】
また、ユニットセル２ｎ１，２ｎ２と同じ行に配置された他のユニットセル２についても同様のタイミングで読み出し動作が行われるが、いずれの列の信号線を選択するかは、水平ライン走査回路４の制御のもとに読み出し部９のトランジスタＴｒｍをオン・オフさせることにより決まる。
【００３４】
尚、図１において、最も上の行にあるアドレス／リセット配線ＡＤＤ／ＲＳＴ−１からは、リセットパルスのみが供給され、最も下の行のアドレス／リセット配線ＡＤＤ／ＲＳＴ−ｎに対してはアドレス信号のみが供給され、それらの中間に配線されたアドレス／リセット配線からは、アドレス信号とリセットパルスが供給される。
【００３５】
こうして、本発明のＣＭＯＳイメージセンサによれば、アドレス／リセット用に同一の配線を使用することができるため、配線に占める面積を少なくすることができ、画素面積を拡大することができる。
【００３６】
次に、本発明のＣＭＯＳイメージセンサの画素配列の構成について、図４，図５を参照して説明する。
【００３７】
図４は本発明のＣＭＯＳイメージセンサの画素配列を説明する平面図、図５は、図４の１つのユニットセルを拡大して示す平面図である。図４において、各ユニットセルは、それぞれ青用の画素Ｂｌｕｅ、緑用の画素Ｇｒｅｅｎ−１，Ｇｒｅｅｎ−２、及び赤用の画素Ｒｅｄとからなる４画素を１組として構成されている。
【００３８】
ユニットセル２ｎ１，２ｎ２を代表的に説明すると、ユニットセル２ｎ１は、青用の画素を形成するフォトダイオードＤＢ１と、緑用の画素を形成する２つのフォトダイオードＤＧ１１，ＤＧ１２と、赤用の画素を形成するフォトダイオードＤＲ１とを有し、フォトダイオードＤＢ１とフォトダイオードＤＲ１は横向きに配置し、フォトダイオードＤＧ１１，ＤＧ１２は縦向きに配置している。
【００３９】
即ち、ユニットセル２ｎ１は、横長形状及び縦長形状の内、例えば行方向を長辺とする横長形状を有する第１，第２画素をＢｌｕｅ用及び、Ｒｅｄ用の画素とし、列方向を長辺とする縦長形状を有する第３，第４画素をＧｒｅｅｎ−１，Ｇｒｅｅｎ−２用の画素とし、或る基点を中心にして横長形状の画素と縦長形状の画素が半導体基板上に交互に配置され、１組４画素のセルを構成している。
【００４０】
そして、これら各フォトダイオードの中心部分に図５で示すように読み出し用のトランジスタ（Ｔｒ１１〜Ｔｒ１４）を配置し、それらのソース電極をフローティングジャンクションＦＪ１に接続している。つまり基点部分にフローティングジャンクションＦＪ１が設けられている。
【００４１】
トランジスタＴｒ１１は、ドレインがフォトダイオードＤＢ１に接続され、ゲートＧＢがコンタクトＡ１に接続され、トランジスタＴｒ１２は、ドレインがフォトダイオードＤＧ１１に接続され、ゲートＧＧ１がコンタクトＡ２に接続されている。同様に、トランジスタＴｒ１３は、ドレインがフォトダイオードＤＧ２に接続され、ゲートＧＧ２がコンタクトＡ３に接続され、トランジスタＴｒ１４は、ドレインがフォトダイオードＤＲ１に接続され、ゲートＧＲがコンタクトＡ４に接続されている。そして各トランジスタ（Ｔｒ１１〜Ｔｒ１４）のソースは、フローティングジャンクションＦＪ１に接続している。
【００４２】
また、コンタクトＡ１，Ａ２，Ａ３，Ａ４は、それぞれ読み出し線ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４に接続され、読み出しパルスＰ１，Ｐ２，Ｐ３，Ｐ４（図３参照）がそれぞれ、各トランジスタ（Ｔｒ１１〜Ｔｒ１４）のゲートＧＢ，ＧＧ１，ＧＧ２，ＧＲに供給されるようになっている。
【００４３】
さらに、図４、図５で示すように、Ｂｌｕｅの画素の左上（Ｇｒｅｅｎ−１の右横）にはリセットトランジスタＴｒ１５が配置され、そのドレインはコンタクトＡ６を介して電圧源Ｖｄｄに接続され、ソースはコンタクトＡ５に接続され、ゲートがアドレス／リセット配線ＡＤＤ／ＲＳＴ−１に接続されている。したがってリセットトランジスタＴｒ１５は、アドレス／リセット配線ＡＤＤ／ＲＳＴ−１からのリセットパルス（Ｒｅ１〜Ｒｅ４）によってリセットされることになる。
【００４４】
また、画素Ｒｅｄの右下（Ｇｒｅｅｎ−２の左横）にはアドレストランジスタＴｒ１７とアンプ用トランジスタＴｒ１６が配置されている。アドレストランジスタＴｒ１７のドレインは、コンタクトＡ７を介して電圧源Ｖｄｄに接続され、ゲートはアドレス／リセット配線ＡＤＤ／ＲＳＴ−２に接続されている。
【００４５】
一方、アンプ用トランジスタＴｒ１６のドレインはコンタクトＡ８に接続され、ゲートはコンタクトＡ９を介してコンタクトＡ５に接続されている。そして、トランジスタＴｒ１６とＴｒ１７はソースが共通に接続されており、コンタクトＡ５とＡ９は、フローティングジャンクションＦＪ１に接続し、コンタクトＡ８は信号線Ｓ１に接続している。したがってアドレストランジスタＴｒ１７は、アドレス／リセット配線ＡＤＤ／ＲＳＴ−２からのアドレス信号ａｄｄ１（図３参照）に応答し、アンプ用トランジスタＴｒ１６は、トランジスタ（Ｔｒ１１〜Ｔｒ１４）からの信号がゲートに供給され、それを増幅して信号線Ｓ１に出力することができるようになっている。
【００４６】
つまり、セルをマトリクス状に複数配置したとき、リセットトランジスタＴｒ１５は、隣接する行方向のセル間の一方の行端部（上側）に規則的に配置され、アドレストランジスタＴｒ１７は、隣接する行方向のセル間の他方の行端部（下側）に規則的に配置され、アンプ用トランジスタＴｒ１６は、１組４画素のセルに対して共通に設けられるとともに、アドレストランジスタＴｒ１７に直列に接続配置され、複数の読み出し用トランジスタ（Ｔｒ１〜Ｔｒ４）からの信号を増幅して出力する。
【００４７】
同様に、ユニットセル２ｎ２は、図４で示すように、青用の画素を形成するフォトダイオードＤＢ２と、緑用の画素を形成する２つのフォトダイオードＤＧ２１，ＤＧ２２と、赤用の画素を形成するフォトダイオードＤＲ２とを有し、フォトダイオードＤＢ２とフォトダイオードＤＲ２は横向きに配置し、フォトダイオードＤＧ２１，ＤＧ２２は縦向きに配置している。尚、ユニットセル２ｎ２は、図３に示すアドレス／リセット配線ＡＤＤ／ＲＳＴ−２からのリセット信号（Ｒｅ５〜Ｒｅ８）及び、アドレス／リセット配線ＡＤＤ／ＲＳＴ−３からのアドレス信号ａｄｄ２と、読み出し信号（ＴＧ５〜ＴＧ８）に応答する点を除けば、具体的な構造配置は、図５のユニットセル２ｎ１と同様である。
【００４８】
したがって、ユニットセル２ｎ１と２ｎ２の行に着目すると、アドレス／リセット配線ＡＤＤ／ＲＳＴ−２は、隣接する上位の行にあるアドレストランジスタにアドレス信号を供給するとともに、隣接する下位の行にあるリセットトランジスタにリセットパルスを供給することになる。
【００４９】
また、図４で示すように、Ｂｌｕｅ及びＲｅｄの画素は横長形状であるのに対し、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２の画素は縦長形状であり、形状が異なっている。このため、図４から分かるように、Ｒｅｄの画素の右下とＢｌｕｅの画素の左上には、空間が形成されるため、そこにリセットトランジスタＴｒ１５や、アドレス用及びアンプ用のトランジスタＴｒ１６，Ｔｒ１７を配置することができる。尚、Ｂｌｕｅ、Ｒｅｄの画素と、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２の画素は、形状が異なっているが面積は同一となるようにしている。このように、Ｂｌｕｅ、Ｒｅｄの画素を横方向に延ばし、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２の画素を縦方向に延ばすことで、画素間隔Ｌ１をほぼ等しくすることができ、受光部を均一に配置することができる。
【００５０】
さらに、図５で示すように、読み出し用トランジスタ（Ｔｒ１１〜Ｔｒ１４）を４画素の中心部に配置することで、フローティングジャンクションＦＪ１を４画素で効率的に共有できるため、寄生容量の増加を抑え、信号増幅率の低下を防ぐことができる。
【００５１】
また、図４、図５で示すように、各画素Ｂｌｕｅ，Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２，Ｒｅｄのそれぞれには、対向してマイクロレンズＭＢ１，Ｍｇ１１，ＭＧ１２，ＭＲ１が配置されており、例えばＢｌｕｅ用のマイクロレンズＭＢ１と、Ｒｅｄ用のマイクロレンズＭＲ１は横長の楕円形状とし、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２用のマイクロレンズＭＧ１１，ＭＧ１２はほぼ円形状とすることで、画素形状が異なっても画素の中央部に光を集光することができるようにしている。
【００５２】
図６は、図４のVI−VI’線に沿う断面図であり、マイクロレンズとフォトダイオードとの関係を概略的に示したものである。図６において、フォトダイオードＤＢ１，ＤＧ１２，ＤＢ２，ＤＧ２２は半導体基板に設けられており、これらフォトダイオードに対向してマイクロレンズＭＢ１，ＭＧ１１，ＭＢ２，ＭＧ２２が配置されており、フォトダイオードとマイクロレンズとの間には、青用カラーフィルタＦＢ１，ＦＢ２と、緑用のカラーフィルタＦＧ１１，ＦＧ１２が配置されている。さらに、カラーフィルタとフォトダイオードとの間には遮光層ＡＬ１が配置されており、隣接画素間の混色を防ぐようにしている。
【００５３】
このように、本発明のＣＭＯＳイメージセンサによれば、アドレス／リセット配線ＡＤＤ／ＲＳＴ−２をアドレス用とリセット用に共用できるため、配線が簡素化するため、その分だけ画素面積の割合を大きくすることができ、光電変換効率を向上することができる。
【００５４】
尚、以上の説明に限定されることなく、種々の変形が可能である。例えば、１つのユニットセルからの検出信号の読み出しの順序は、Ｂｌｕｅ、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２，Ｒｅｄの画素の順に読み出す例を述べたが、別の順序で一巡するように読み出してもしても良い。また、Ｂｌｕｅ、Ｒｅｄの画素を横長とし、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２の画素を縦長としたが、逆にＢｌｕｅ、Ｒｅｄの画素を縦長とし、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２の画素を横長としても良い。また、マイクロレンズの形状について、Ｇｒｅｅｎ−１，ｇｒｅｅｎ−２のマイクロレンズも楕円形状にする等、実状に即した実施形態に変形可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明のＣＭＯＳイメージセンサの一実施形態を説明する全体構成図。
【図２】同実施形態におけるＣＭＯＳイメージセンサのユニットセルを説明する回路図。
【図３】同実施形態における各ユニットセルの読み出し動作を説明するタイミングチャート。
【図４】本発明のＣＭＯＳイメージセンサの画素配列を説明する平面図。
【図５】図４の1つのユニットセルを拡大して示す平面図。
【図６】図４におけるVI−VI’線に沿って切断して示す断面図。
【符号の説明】
【００５６】
１…ＣＭＯＳイメージセンサ
２，２ｎ１，２ｎ２…ユニットセル
３…画素部
４…水平ライン走査回路
５…垂直ライン走査回路
６…タイミング回路
７…ノイズキャンセル回路
８…アンプ
９…読み出し回路
Ｔｒ１１〜Ｔｒ１４，Ｔｒ２１〜Ｔｒ２４…読み出し用トランジスタ
Ｔｒ１５，Ｔｒ２５…リセットトランジスタ
Ｔｒ１６，Ｔｒ２６…アンプ用トランジスタ
Ｔｒ１７，Ｔｒ２７…アドレストランジスタ
ＡＤＤ／ＲＳＴ−１〜ＡＤＤ／ＲＳＴ−３…アドレス／リセット配線
ＴＧ−１〜ＴＧ−８…読み出し線
Ｓ０，Ｓ１，Ｓ２，Ｓｍ…信号線
ＤＢ１，ＤＧ１１，ＤＧ１２，ＭＲ１…画素（フォトダイオード）
ＤＢ２，ＤＧ２１，ＤＧ２２，ＤＲ２…画素（フォトダイオード）
ＭＢ１，ＭＧ１１，ＭＧ１２，ＭＲ１…マイクロミラー
ＭＢ２，ＭＧ２１，ＭＧ２２，ＭＲ２…マイクロミラー
ＦＢ１，ＦＧ１１，ＦＢ２，ＦＧ２２…カラーフィルタ
【図１】
2006237361.tif 000003
【図２】
2006237361.tif 000004
【図３】
2006237361.tif 000005
【図４】
2006237361.tif 000006
【図５】
2006237361.tif 000007
【図６】
2006237361.tif 000008