(57)【要約】【課題】  環流ダイオードを流れる電流の向きを検出するための検出器を設けることなく環流ダイオードの逆回復を適正に行うことができる電力変換装置を提供することである。【解決手段】  直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子４ｕ、４ｘと、これら各主回路スイッチング素子に逆並列接続された環流ダイオード５ｕ、５ｘと、これら各環流ダイオードが遮断するにあたって、直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路８とを備え、二個一組の主回路スイッチング素子を互いにオン状態とオフ状態とを切替える際に両主回路スイッチング素子をともにオフする休止期間を有し、主回路スイッチング素子がオフした時点から始まる休止期間中に逆電圧印加回路の逆電圧印加スイッチング素子をオンさせ休止期間の経過後にオフさせる。【選択図】  図１
2006141168.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子と、これら各主回路スイッチング素子に逆並列接続された環流ダイオードと、これら各環流ダイオードが遮断するにあたって、前記直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路とを備え、
前記逆電圧印加回路は、前記直流電圧源より電圧値が低い補助電源と、前記環流ダイオードの逆回復時にオンし前記主回路スイッチング素子より耐圧が低い逆電圧印加スイッチング素子と、前記環流ダイオードより逆回復時間が短く高速な補助ダイオードとの直列接続にて構成され、
二個一組の主回路スイッチング素子を互いにオン状態とオフ状態とを切替える際に両主回路スイッチング素子をともにオフする短時間の休止期間を有して前記主回路スイッチング素子を切り替える主回路スイッチング制御回路と、
前記主回路スイッチング素子がオフした時点から始まる休止期間中に前記逆電圧印加スイッチング素子をオンさせ前記休止期間の経過後にオフさせる逆電圧印加スイッチング制御回路とを備えたことを特徴とする電力変換装置。
【請求項２】
前記補助電源は、直流電圧源の電圧より低い低電圧直流電圧電源と、前記低電圧直流電圧電源と直列接続され前記環流ダイオードの逆回復時に前記低電圧直流電圧電源に流れる主回路電流を抑制する電流抑制回路と、前記低電圧直流電圧電源と前記電流抑制回路との直列回路に並列に接続され高周波域でも内部インピーダンスが低い高周波用コンデンサとを備えたことを特徴とする電力変換装置。
【請求項３】
前記低電圧直流電圧電源は、前記主回路スイッチング素子の駆動用電源として用いることを特徴とする請求項１または２記載の電力変換装置。
【請求項４】
前記逆電圧印加スイッチング素子の駆動電源は、前記主回路スイッチング素子の駆動電源からブートストラップ回路で与えられることを特徴とする請求項１ないし３のいずれか一記載の電力変換装置。
【請求項５】
前記逆電圧印加スイッチング素子の駆動信号は、パルストランスを介して供給することを特徴とする請求項１ないし３のいずれか一記載の電力変換装置。
【請求項６】
前記主回路スイッチング素子に与える駆動元信号のパルス幅を前記休止期間よりも長くすること特徴とする請求項１ないし５のいずれか一記載の電力変換装置。
【請求項７】
二個一組の主回路スイッチング素子のうち、直流電源の負側に接続された方の主回路スイッチング素子のみに前記逆電圧印加回路を備えることを特徴とする請求項１ないし６のいずれか一記載の電力変換装置。
【請求項８】
前記主回路スイッチング素子の出力電圧の時間的急変を抑制するように前記主回路スイッチング素子の駆動信号の電圧を調整する電圧変化率抑制回路を設けたことを特徴とする請求項１ないし７のいずれか一記載の電力変換装置。
【請求項９】
主回路スイッチング素子は、オン抵抗の低下を優先して設計されたＭＯＳＦＥＴを用い、前記主回路スイッチング素子とほぼ同時にオンし前記主回路スイッチング素子がオフするより幾分早くオフするバイポーラ素子を前記主回路スイッチング素子に並列接続したことを特徴とする請求項１ないし８のいずれか一記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主回路スイッチング素子に環流ダイオードが逆並列接続された構成の電力変換装置に関する。
【背景技術】
【０００２】
例えばインバータ装置には、図１５に示すように、ＭＯＳＦＥＴＳｕ〜ＳｗおよびＳｘ〜Ｓｚに逆並列に環流ダイオードＤｕ〜ＤｗおよびＤｘ〜Ｄｚを接続した構成のものがある。この構成の場合、ＭＯＳＦＥＴＳｕ〜ＳｗおよびＳｘ〜Ｓｚがターンオフすると、負荷Ｍに蓄えられた電流エネルギーが環流ダイオードＤｕ〜ＤｗおよびＤｘ〜Ｄｚを通して環流する。
【０００３】
この場合、例えば環流ダイオードＤｘに順方向電流Ｉａが流れているときにＭＯＳＦＥＴＳｕがオンすると、環流ダイオードＤｘの両端にＰＮ間電圧（いわゆる直流リンク電圧）が逆バイアスとして加わり、図１６に示すように、環流ダイオードＤｘに残留電荷によって逆方向電流が流れた後に環流ダイオードＤｘが遮断する。このため、ＰＮ間電圧と逆方向電流とによって環流ダイオードＤｘに大きな損失が生じるので、放熱器を大形化する必要があった。
【０００４】
そこで、逆電圧印加回路を設け、環流ダイオードを遮断するにあたって、逆電圧印加回路から環流ダイオードに小さな逆電圧を印加し、環流ダイオードの逆回復が逆電圧印加回路の低電圧直流電圧電源によって引起されるようにし、環流ダイオードで生じる損失を低減するようにしたものがある（例えば、特許文献１参照）。
【０００５】
図１７は逆電圧印加回路を備えた従来の電力変換装置の回路図である。図１７において、直流電圧源１は３相交流電源を整流してなるものであり、直流電圧源１の正側直流母線１ａと負側直流母線１ｂとの間には、平滑用のコンデンサ２、インバータ主回路３が接続されている。インバータ主回路３は、主回路スイッチング素子に相当するＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚを３相ブリッジ接続してなるものであり、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚのコレクタとエミッタとの間には環流ダイオード５ｕ〜５ｗ、５ｘ〜５ｚが逆並列に接続され、インバータ主回路３の出力側には負荷６（例えばモータ）が接続されている。
【０００６】
各々の環流ダイオード５ｕ〜５ｗ、５ｘ〜５ｚには逆電圧印加回路７が接続されている。これら各逆電圧印加回路７は、直流電圧源１より電圧値が低い低電圧直流電圧電源８を有するものであり、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚのコレクタとエミッタとの間には低電圧直流電圧電源８の電源ライン８ａ、８ｂが各々接続されている。
【０００７】
各逆電圧印加回路７はベースドライブ回路９を有し、ベースドライブ回路９の電源ライン９ａ、９ｂは低電圧直流電圧電源８の電源ライン８ａ、８ｂに接続されており、図示省略のスイッチングタイミング生成回路から、ベースドライブ回路９にドライブ信号ＳＧｕ〜ＳＧｗ、ＳＧｘ〜ＳＧｚが出力されると、ベースドライブ回路９が低電圧直流電圧電源８からの電源により駆動し、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚをオンする。
【０００８】
各逆電圧印加回路７は、逆電圧印加スイッチング素子に相当するＭＯＳＦＥＴ１７を有しており、ＭＯＳＦＥＴ１７は、低電圧直流電圧電源８の電源ライン８ａに介在され、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚより耐圧が低いものが選定されている。このＭＯＳＦＥＴ１７は、環流ダイオードの逆回復時にオンする。
【０００９】
各逆電圧印加回路７は、ダイオード１３およびコンデンサ１４を有し、これら各ダイオード１３およびコンデンサ１４は、低電圧直流電圧電源８の電源ライン８ａに並列接続され、ＭＯＳＦＥＴ４ｕ〜４ｗ、４ｘ〜４ｚがオンされているときには、各低電圧直流電圧電源８からダイオード１３を通してコンデンサ１４に充電される。これによりコンデンサ１４にはベースドライブ回路１８の駆動用電源を充電する。電源ライン８ａ、８ｂ間にはコンデサ１５が接続され、電源ライン８ａにはダイオード１９が直列接続されている。また、電源ライン８ａ、８ｂ間にはダイオード１６が接続されている。
【００１０】
ベースドライブ回路１８の電源ライン１８ａ、１８ｂは、コンデンサ１４の両端子に接続されており、インバータ主回路３のＡ、Ｂ、Ｃ点の電位に基づいてドライブ信号を出力する図示省略の電位判別回路から、ベースドライブ回路１８にドライブ信号ＳＧrｕ〜ＳＧrｗ、ＳＧrｘ〜ＳＧrｚが出力されると、ベースドライブ回路１８がコンデンサ１４の充電電力により駆動しＭＯＳＦＥＴ１７をオンする。これにより、低電圧直流電圧電源８からＭＯＳＦＥＴ１７を通して直流電圧源１より小さな逆電圧が環流ダイオード５ｕ〜５ｗおよび５ｘ〜５ｚに印加される。
【特許文献１】特開平１０−３２７５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところが、このような従来のものでは、環流ダイオードの逆回復時に逆電圧印加回路７を動作させるには、インバータ主回路３のＡ、Ｂ、Ｃ点の電位を検出し、主回路電流の向きを判定する必要があるので電圧検出器が必要となる。環流ダイオードの逆回復時に、一時的に主回路の電流が逆電圧印加回路の低電圧直流電圧電源８に流れるので、補助電源の電圧変動が大きくなる。すなわち、環流ダイオードの逆回復時には、環流ダイオードに流れている電流を逆電圧印加回路７により流れないようにするので、環流ダイオードに流れていた電流が一時的に逆電圧印加回路に流れ込み、逆電圧印加回路の低電圧直流電圧電源８を通って環流ダイオードをバイパスする回路が形成される。このため、逆電圧印加回路の低電圧直流電圧電源８の電圧変動が大きくなる。その結果、逆電圧印加回路の低電圧直流電圧電源８の電流容量を大きくする必要がある。
【００１２】
本発明の目的は、環流ダイオードを流れる電流の向きを検出するための検出器を設けることなく環流ダイオードの逆回復を適正に行うことができ、しかも環流ダイオードの逆回復時に逆電圧印加回路の補助電源に流れる主回路電流を抑制できる電力変換装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明の電力変換装置は、直流電圧源に直列接続され負荷に電力を供給する二個一組の主回路スイッチング素子と、これら各主回路スイッチング素子に逆並列接続された環流ダイオードと、これら各環流ダイオードが遮断するにあたって、前記直流電圧源より小さな逆電圧を各環流ダイオードに印加する逆電圧印加回路とを備え、前記逆電圧印加回路は、前記直流電圧源より電圧値が低い補助電源と、前記環流ダイオードの逆回復時にオンし前記主回路スイッチング素子より耐圧が低い逆電圧印加スイッチング素子と、前記環流ダイオードより逆回復時間が短く高速な補助ダイオードとの直列接続にて構成され、二個一組の主回路スイッチング素子を互いにオン状態とオフ状態とを切替える際に両主回路スイッチング素子をともにオフする短時間の休止期間を有して前記主回路スイッチング素子を切り替える主回路スイッチング制御回路と、前記主回路スイッチング素子がオフした時点から始まる休止期間中に前記逆電圧印加スイッチング素子をオンさせ前記休止期間の経過後にオフさせる逆電圧印加スイッチング制御回路とを備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、主回路電流の向きに関係なく一律なタイミングで、逆電圧印加回路を適切に作動させることができ、電流の向きを検出する検出器などが不要となり、制御機構を簡略化することができる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係わる電力変換装置の回路図である。この第１の実施の形態は、図１７に示した従来例に対し、二個一組の主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚを互いにオン状態とオフ状態とを切替える際に両主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚをともにオフする短時間の休止期間を設けて切り替える主回路スイッチング制御回路３０と、主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚがオフした時点から始まる休止期間中に逆電圧印加スイッチング素子１７をオンさせ休止期間の経過後にオフさせる逆電圧印加スイッチング制御回路３１とを設けたものである。図１７と同一要素には、同一符号を付し重複する説明は省略する。
【００１６】
図１において、主回路スイッチング制御回路３０は主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚのオンオフ指令を出力するものであり、組となる主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚと相補の関係でオンオフ指令を出力する。図１では主回路スイッチング制御回路３０は、主回路スイッチング素子４ｕにのみ接続されたものを示しているが、その他の主回路スイッチング素子４ｖ〜４ｚにも接続される。
【００１７】
主回路スイッチング制御回路３０は、例えば、組となる主回路スイッチング素子４ｕと主回路スイッチング素子４ｘとに対して、主回路スイッチング素子４ｘがオフとなると主回路スイッチング素子４ｕにオン指令を出力し、主回路スイッチング素子４ｘがオンとなると主回路スイッチング素子４ｕにオフ指令を出力する。
【００１８】
その際に、両主回路スイッチング素子４ｕ、４ｘをともにオフする短時間の休止期間を有しており、主回路スイッチング制御回路３０は、その休止期間中に主回路スイッチング素子４ｕをオン状態に切り替える。
【００１９】
逆電圧印加回路７の逆電圧印加スイッチング制御回路３１は、主回路スイッチング素子４ｕがオフした時点から始まる休止期間中に、逆電圧印加スイッチング素子１７をオンさせ逆電圧印加回路７を動作させる。そして、休止期間の経過後に逆電圧印加スイッチング素子１７をオフさせ、逆電圧印加回路７の動作を停止する。これにより、主回路に流れる主回路電流の向きに関係なく、逆電圧印加回路７を適切に作動させることができ、電流の向きを検出する検出器などが不要となる。
【００２０】
図２は、第１の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。直流電圧源１は、例えば三相交流電源を整流し平滑コンデンサ２にて平滑することで得られる。直流電圧源１からは、正側直流母線１ａおよび負側直流母線１ｂが伸び、正側直流母線１ａと負側直流母線１ｂとの間に、主回路スイッチング素子４ｕ、４ｘに相当する２個のＭＯＳＦＥＴが直列接続されている。これら正側の主回路スイッチング素子４ｕと負側の主回路スイッチング素子４ｘの双方には、それぞれ環流ダイオード５ｕ、５ｘが内在されている。正側の主回路スイッチング素子４ｕと負側の主回路スイッチング素子４ｘの間からは、負荷へ接続されている負荷端子１１が取り出されている。
【００２１】
逆電圧印加回路７ａ、７ｂは主回路スイッチング素子４ｕ、４ｘのドレイン端子とソース端子との間に接続されている。すなわち、環流ダイオード５ｕ、５ｘのカソード端子と環流ダイオード５ｕ、５ｘのアノード端子との間に逆電圧印加回路７ａ、７ｂが接続されている。
【００２２】
逆電圧印加回路７ａ、７ｂは、直流電圧源１より電圧値が低い定電圧直流電源８ａ、８ｂを有した補助電源１２ａ、１２ｂと、主回路スイッチング素子４ｕ、４ｘより耐圧が低い逆電圧印加スイッチング素子１７ａ、１７ｂと、環流ダイオード５ｕ、５ｘより逆回復時間が短く高速な補助ダイオード２９ａ、２９ｂの直列接続にて構成される。主回路スイッチング素子４ｕ、４ｘのゲート端子には、主回路スイッチング制御回路３０からベースドライブ回路９ａ、９ｂを介して主回路スイッチング素子４ｕ、４ｘのゲート駆動信号ｇ１ａ、ｇ１ｂが入力される。また、逆電圧印加スイッチング素子１７ａ、１７ｂのゲート端子には、逆電圧印加スイッチング制御回路３１からベースドライブ回路１８ａ、１８ｂを介して逆電圧印加スイッチング素子１７のゲート駆動信号ｇ２ａ、ｇ２ｂが入力される。
【００２３】
図３は、主回路スイッチング制御回路３０からのゲート駆動信号ｇ１及び逆電圧印加スイッチング制御回路３１からのゲート駆動信号ｇ２の説明図である。ゲート駆動信号ｇ１ａは正側主回路スイッチング素子４ｕのゲート端子に入力されるゲート駆動信号、ゲート駆動信号ｇ１ｂは負側主回路スイッチング素子４ｘのゲート端子に入力されるゲート駆動信号、ゲート駆動信号ｇ２ｂは逆電圧印加スイッチング素子１７のゲート端子に入力されるゲート駆動信号である。
【００２４】
図３において、時点ｔ１で負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂがオフ指令状態となった後、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａが時点ｔ３でオン指令状態となるまでの間の休止期間Ｔに、時点ｔ２で負側逆電圧印加スイッチング素子１７ｂのゲート駆動信号ｇ２ｂをオン指令状態にし、休止期間Ｔの経過後の時点ｔ４でオフ指令状態にする。また、図示は省略するが、正側逆電圧印加スイッチング素子４ｕのゲート駆動信号ｇ２ａについても同様にオンオフのタイミングを与える。
【００２５】
次に、動作を説明する。負荷端子１１が負側直流母線１ｂに接続されている状態から、正側直流母線１ａに接続されている状態へとスイッチする場合について説明する。この場合、まず、負荷電流が負荷端子１１に負荷側から流入時には、負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂがオフ指令状態にスイッチすると、その直後に負側主回路スイッチング素子４ｘがオフとなり、直ちに負荷電流は、正側環流ダイオード５ｕを通って正側直流母線１ａに流れ込む。
【００２６】
このとき、負荷端子１１の電位状態は、正側直流母線１ａに接続されている状態となっている。この状態では、負側主回路スイッチング素子４ｘのドレイン端子、すなわち負側補助ダイオード２９のカソード端子の電位も、正側直流母線１ａに接続されている状態となっている。一方、負側定電圧直流電圧源８ｂは、直流電圧源１より電圧値が低いので負側補助ダイオード２９ｂには逆電圧が印加されており、負側逆電圧印加スイッチング素子１７ｂをオン状態にしても、逆電圧印加回路７ｂには電流は流れない。
【００２７】
この場合、負側逆電圧印加スイッチング素子１７ｂをオン状態にするタイミングは、あまり早すぎると、負側主回路スイッチング素子４ｘがオフしきれていないことがあり、補助電源１２ｂを短絡することになる。そうすると、直流電圧源１より電圧値が低いものの余分な損失が発生し好ましいことではない。そこで、負側逆電圧印加スイッチング素子１７をオン状態にするタイミング（図３の時点ｔ２）は、負側主回路スイッチング素子４ｘが完全にオフした後のタイミングとする。
【００２８】
次に、負荷電流が負荷端子１１から負荷側へ流出時には、負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂがオフ指令状態にスイッチしても、負側環流ダイオード５ｘが順方向に電流を流し続ける。このため、負荷端子１１の電位状態は、依然として負側直流母線１ｂに接続されたままの状態となっている。この状態では、負側補助ダイオード２９ｂには逆電圧が印加されておらず、負側逆電圧印加スイッチング素子１７ｂをオン状態にすることで補助電源１２ｂの低圧直流電圧源８ｂから電流が流れる。
【００２９】
これにより、逆電圧印加回路７ｂから負側環流ダイオード５ｘに逆回復電流を流し込むことにより、負側環流ダイオード５ｘをオフ状態にできる。その後、休止期間Ｔの経過後、正側主回路スイッチング素子４ｕがオン状態になり、初めて、負荷端子１１の電位状態は、正側直流母線１ａに接続された状態となる。
【００３０】
この場合、負側逆電圧印加スイッチング素子１７ｂをオン状態にするタイミングは、あまり遅すぎると、負側環流ダイオード５ｘに逆回復電流を流し込むための時間が不足し、負側環流ダイオード５ｘが十分逆回復しきれない。そこで、負側逆電圧印加スイッチング素子１７ｂをオン状態にするタイミングは、負側環流ダイオード５ｘが逆電圧印加回路７ｂからの逆回復電流により逆回復できるに必要な時間を確保できるタイミングとする。
【００３１】
このように、逆電圧印加スイッチング素子１７をオン状態にするタイミングは、早すぎても遅すぎても問題があり、これらの兼ね合いを考慮して定める。また、これらの兼ね合いによって、休止期間Ｔを多少長めに設定するようにしてもよい。
【００３２】
第１の実施の形態によれば、主回路電流（負荷電流）の向きに関係なく一律なタイミングで逆電圧印加回路７を適切に作動させることができるので、主回路電流の向きを検出する検出器などが不要となり、制御機構を簡略化できる。
【００３３】
（第２の実施の形態）
図４は、第２の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第２の実施の形態は、図２に示した第１の実施の形態に対し、補助電源１２ａ、１２ｂは、直流電圧源１の電圧より低い低電圧直流電圧電源８ａ、８ｂと、低電圧直流電圧電源８ａ、８ｂと直列接続され環流ダイオードの逆回復時に低電圧直流電圧電源８ａ、８ｂに流れる主回路電流を抑制する電流抑制回路１０ａ、１０ｂと、低電圧直流電圧電源８ａ、８ｂと電流抑制回路１０ａ、１０ｂとの直列回路に並列に接続され高周波域でも内部インピーダンスが低い高周波用コンデンサ３２ａ、３２ｂとを設けたものである。
【００３４】
図４において、補助電源１２ａ、１２ｂは、直流電圧源１の電圧の約１／４より低い低圧直流電圧電源８ａ、８ｂと、電流抑制回路１０ａ、１０ｂとしての抵抗器と、高周波域でも内部インピーダンスが低い高周波用コンデンサ３２ａ、３２ｂとを直列接続することによって構成する。
【００３５】
ここで、高周波用コンデンサ３２ａ、３２ｂは、平滑用の電解コンデンサなどではなく、セラミックコンデンサやフィルムコンデンサ等の高周波用コンデンサを用いる。また、電流抑制回路１０ａ、１０ｂとしての抵抗器は、例えばプリント配線基板の銅箔パターンの配線抵抗や銅線や銅板などの配線抵抗を代用してもよい。また、図５で示されるような定電流回路に置換えて形成してもよい。図４の構成で、高周波用コンデンサ３２ａ、３２ｂと逆電圧印加スイッチング素子１７ａ、１７ｂと補助ダイオード２９ａ、２９ｂと環流ダイオード５ｕ、５ｘを結んだ放電経路はできるだけ短く配線し、インダクタンスが少なくなるように構成する。
【００３６】
このように構成された第２の実施の形態において、高周波域でも内部インピーダンスが低い高周波用コンデンサ３２ａ、３２ｂを用いたため、この高周波用コンデンサ３２ａ、３２ｂからの電荷放電は高速度に実行され、環流ダイオード５ｕ、５ｘを逆回復する際に流れる電流の立ち上がり時間を短くでき最大電流も高くなる。また、電流抑制回路１０ａ、１０ｂの作用とも相乗して、このようなインパルス状の電流が直接低圧直流電圧電源８ａ、８ｂに流れずに、より平均的な波形の電流が低圧直流電圧電源８ａ、８ｂに流れる。
【００３７】
第１の実施の形態によれば、第１の実施の形態に効果に加え、環流ダイオード５ｕ、５ｘを逆回復するに必要な電流を短時間に流すことができ、休止期間を長くする必要がないため、休止期間によって生じる電力変換装置の制御品質の劣化（波形劣化）等も抑制できる。また、環流ダイオード５ｕ、５ｘに逆回復電流を供給している時間中は、主回路電流（負荷電流）も逆電圧印加回路７中を通ることになり、主回路電流による損失も増えることになるため、できるだけ速やかに環流ダイオード５ｕ、５ｘの逆回復が完了することが望ましいが、その要請も達成できる。さらに、低電圧直流電圧電源８ａ、８ｂへの負担も軽減するので、低電圧直流電圧電源８ａ、８ｂが低い電流容量の電源で済み、低電圧直流電圧電源８ａ、８ｂの内部発熱も軽減される。
【００３８】
（第３の実施の形態）
図６は本発明の第３の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第３の実施の形態は、第１の実施の形態に対し、低電圧直流電圧電源８は、主回路スイッチング素子４の駆動用電源として用いるようにしたものである。
【００３９】
図６において、主回路スイッチング素子４のベースドライブ回路９はゲート駆動用アンプ２７とゲート抵抗１９とからなり、ゲート駆動用アンプ２７は低電圧直流電圧電源８から電力を得てゲート抵抗１９を介して、主回路スイッチング素子４のゲート駆動信号として主回路スイッチング素子４のゲート端子に入力する。図６では電流抑制回路１０として抵抗器を用いた場合を示している。また、主回路スイッチング制御回路３０は、ベースドライブ回路９のゲート駆動用アンプ２７にオンオフ指令を出力して主回路スイッチング素子４をオンオフ制御し、逆電圧印加スイッチング制御回路３１は、ベースドライブ回路１８を介して逆電圧印加スイッチング素子１７にオンオフ指令を出力する。
【００４０】
図６の構成では、電流抑制回路１０の電流抑制作用と高周波用コンデンサ３２の高周波インピーダンスの低減作用により、低電圧直流電圧電源８には、環流ダイオード５に逆回復に伴うインパルス状の電流が流れなくなるため、環流ダイオード５の逆回復時においても低電圧直流電圧電源８の電圧変動が非常に少なくなる。
【００４１】
第３の実施の形態によれば、第１の実施の形態の効果に加え、低圧直流電圧電源８ａ、８ｂの電圧変動が少なくなり安定化するので、主回路スイッチング素子４のベースドライブ回路９に電源を供給しても、環流ダイオード５の逆回復に際しても電源電圧変動などの悪影響を防止できる。また、低電圧直流電圧電源８とベースドライブ回路９の電源との電源の共有化により、回路の簡素化を図ることができる。
【００４２】
（第４の実施の形態）
図７は本発明の第４の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第４の実施の形態は、第１の実施の形態に対し、逆電圧印加スイッチング素子１７の駆動電源は、主回路スイッチング素子４の駆動電源からブートストラップ回路３３で与えられるようにしたものである。
【００４３】
図７において、逆電圧印加スイッチング素子１７のベースドライブ回路１８は、ゲート駆動用アンプ３４とゲート抵抗３５とから構成され、低圧直流電圧電源８からブートストラップ回路３３により電力を得るようにしている。ブートストラップ回路３３は、ブートストラップダイオード３６とブートストラップコンデンサ３７とから構成される。
【００４４】
そして、逆電圧印加スイッチング素子１７のベースドライブ回路１８は、逆電圧印加スイッチング制御回路３１からの指令に対して、ブートストラップ回路３３により電力を得て、逆電圧印加スイッチング素子１７のゲート駆動信号として逆電圧印加スイッチング素子１７のゲート端子に出力する。
【００４５】
主回路スイッチング素子４がオンしている期間、または環流ダイオード５が通電している期間に、低圧直流電圧電源８の正極→ブートストラップダイオード３６→ブートストラップコンデンサ３７→補助ダイオード２９→主回路スイッチング素子４→低圧直流電圧電源８の負極の充電ループが形成され、低圧直流電圧電源８からブートストラップコンデンサ３７が充電される。このブートストラップコンデンサ３７に充電された電力を逆電圧印加スイッチング素子１７の駆動電源として使用する。
【００４６】
第４の実施の形態によれば、第１の実施の形態に効果に加え、逆電圧印加スイッチング素子１７のベースドライブ回路１８の電源を別の絶縁された電源を用意することなくして得ることができ、回路の簡素化を図ることができる。
【００４７】
（第５の実施の形態）
図８は本発明の第５の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第５の実施の形態は、第１の実施の形態に対し、逆電圧印加スイッチング素子１７の駆動信号は、パルストランス３８を介して供給するようにしたものである。
【００４８】
図８において、逆電圧印加スイッチング制御回路３１はパルストランス３８を介して逆電圧印加スイッチング素子１７にゲートの駆動信号を与えている。逆電圧印加スイッチング素子ゲート駆動信号ｇ２は、パルストランス３８によって絶縁しながら逆電圧印加スイッチング素子１７のゲートを駆動する。
【００４９】
第５の実施の形態によれば、僅か１個のパルストランス３８でゲート駆動信号を絶縁できるので、専用のゲート駆動用アンプの電源が不要となる。従って、共通な制御電位で他の相のゲート駆動信号と同じ電源で駆動すればよく回路の簡素化を図ることができる。
【００５０】
（第６の実施の形態）
図９は本発明の第６の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第６の実施の形態は、第１の実施の形態に対し、制御回路３９から出力される主回路スイッチング素子４ｕ、４ｘに与える駆動元信号Ｇのパルス幅を、両主回路スイッチング素子４ｕ、４ｘをともにオフする短時間の休止期間よりも長くするようにしたものである。
【００５１】
制御回路３９から発生する主回路スイッチング素子４ｕ、４ｘの駆動元信号Ｇは、通常はＰｗＭ波形となっている。制御回路３９は、その駆動元信号Ｇのパルス幅が両主回路スイッチング素子４ｕ、４ｘをともにオフする休止期間よりも長いものだけを出力する。これは、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａのパルス欠損を防止するためである。
【００５２】
図１０は正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａのパルス欠損の説明図である。図１０（ａ）に示すように、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａは、駆動元信号Ｇの立上がり時間を休止期間Ｔだけ遅らせた信号として形成され、負側主回路スイッチング素子４ｘのゲート駆動信号ｇ１ｂは、駆動元信号Ｇのオンとオフを反転させた波形の立上がり時間を休止期間だけ遅らせて形成する。
【００５３】
このように形成されるゲート駆動信号ｇ１ａ、ｇ１ｂにおいて、図１０（ｂ）に示すように、駆動元信号Ｇのオン状態の期間が休止期間Ｔより短い場合には、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａにはオン状態はなくなりパルス欠損が発生する。
【００５４】
負側逆電圧印加スイッチング素子１７ｂは、通常だと、正側主回路スイッチング素子４ｕのオンによって負側補助ダイオード２９ｂが逆バイアスされることで、自然に電流が切れる。しかし、このようなパルス欠損が発生すると、正側主回路スイッチング素子４ｕがオンしないため、負側逆電圧印加スイッチング素子４ｘは、自身の遮断能力によって、オフすることになり、負側逆電圧印加スイッチング素子４ｘのターンオフ時のスイッチング損失やサージ電圧が増大してしまい、結果的に、逆電圧印加スイッチング素子１７ｂは、能力の高い素子を選定しなければならなくなる。そこで、第６の実施の形態では、このような休止期間よりも狭いパルス幅を出さなくするようにする。
【００５５】
第６の実施の形態によれば、第１の実施の形態に効果に加え、制御装置３９は休止期間Ｔよりも短いパルス幅の駆動元信号Ｇを出力しないので、正側主回路スイッチング素子４ｕのゲート駆動信号ｇ１ａのパルス欠損を防止できる。このため、補助ダイオード２９ｂが逆バイアスされることで、逆電圧印加スイッチング素子１７ｂの電流は自然に切れ、結果的に逆電圧印加スイッチング素子１７ｂは能力の高い素子を選定しなくてもよくなる。
【００５６】
（第７の実施の形態）
図１１は本発明の第７の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第６の実施の形態は、第１の実施の形態に対し、この第７の実施の形態は、二個一組の主回路スイッチング素子４ｕ〜４ｗ、４ｘ〜４ｚのうち、直流電源の負側に接続された方の主回路スイッチング素子４ｘ〜４ｚのみに逆電圧印加回路７を備えるようにしたものである。図１１では三相インバータとして用いる場合の電力変換装置を示している。
【００５７】
図１１において、直流電圧源１からは、正側直流母線１ａおよび負側直流母線１ｂが伸び、正側直流母線１ａと負側直流母線１ｂとの間に正側主回路スイッチング素子４ｕ〜４ｗにＩＧＢＴを適用し、負側主回路スイッチング素子４ｘ〜４ｚにＭＯＳＦＥＴを適用する。
【００５８】
負側主回路スイッチング素子４ｘ〜４ｚには、環流ダイオード５ｘ〜５ｚが内在されているＭＯＳＦＥＴを用いるのに対し、正側主回路スイッチング素子４ｕ〜４ｗには、環流ダイオード５ｕ〜５ｗが内在していないＩＧＢＴを用いるので、正側主回路スイッチング素子４ｕ〜４ｗに、逆回復時間が短く逆回復損失の少ない環流ダイオード５ｕ〜５ｗを並列に接続する。従って、正側主回路スイッチング素子４ｕ〜４ｗには逆電圧印加回路７を必要としない。
【００５９】
すなわち、負側主回路スイッチング素子４ｘ〜４ｚには逆電圧印加回路７ｘ〜７ｚが接続されているが、正側主回路スイッチング素子４ｕには、逆電圧印加回路７は接続されていない。負側主回路スイッチング素子４ｘ〜４ｚの逆電圧印加回路７ｘ〜７ｚは、低電圧直流電圧電源８が三相分の回路に対し、共通に1個のみ適用されている。これは、ｘ相〜ｚ相の逆電圧印加回路７の一方の電源ラインは、直流電圧源１の負側直流母線１ｂと共用化できるからである。
【００６０】
第７の実施の形態によれば、第１の実施の形態の効果に加え、負側主回路スイッチング素子４ｘ〜４ｚだけに、逆電圧印加回路７ｘ〜７ｚを適用したため、三相分の回路に対して低電圧直流電圧電源８を各相毎に用意する必要がなく、各相共通に1個のみで済む。また、低電圧直流電圧電源８が1個のみで済むため、回路の簡素化を図ることができる。
【００６１】
（第８の実施の形態）
図１２は本発明の第８の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第８の実施の形態は、第１の実施の形態に対し、主回路スイッチング素子４の出力電圧の時間的急変を抑制するように主回路スイッチング素子４の駆動信号の電圧を調整する電圧変化率抑制回路２０を設けたものである。
【００６２】
図１２において、電圧変化率抑制回路２０は、電圧変化率抑制用コンデンサ２１と電圧変化率抑制用抵抗器２２とを直列接続して構成され、主回路スイッチング素子４のドレイン端子と主回路スイッチング素子４のゲート端子との間に接続されている。
【００６３】
環流ダイオード５の逆回復時には、逆電圧印加回路７の動作により環流ダイオード５が急速にオフする。そのために、主回路スイッチング素子４のドレイン−ソース間電圧の時間的変化率が大きくなる。そこで、主回路スイッチング素子４のドレイン電圧が急激に低下し始めると、電圧変化率抑制回路２０の作用により主回路スイッチング素子４のゲート電圧を下げ、結果として、主スイッチング素子のオンの速度を緩和する。
【００６４】
第８の実施の形態によれば、第１の実施の形態に効果に加え、主スイッチング素子４のオンの速度が緩和されるため主回路スイッチング素子４の電圧変化率が抑制され、電磁妨害波（ノイズ）の発生が抑制される。
【００６５】
（第９の実施の形態）
図１３は本発明の第９の実施の形態に係わる電力変換装置における逆電圧印加回路７の主要部の回路図である。この第９の実施の形態は、第１の実施の形態に対し、主回路スイッチング素子４としてはオン抵抗の低下を優先して設計されたＭＯＳＦＥＴを用い、主回路スイッチング素子４にバイポーラ素子２３を並列接続したものである。このバイポーラ素子２３は主回路スイッチング素子４とほぼ同時にオンし、主回路スイッチング素子４がオフするより幾分早くオフするものである。
【００６６】
図１３において、主回路スイッチング素子４に並列にバイポーラ素子２３を接続する。ゲート信号遅延回路２４は、
主回路スイッチング制御回路３０から元ゲート駆動信号を受けて主回路スイッチング素子４へのゲート駆動信号と、バイポーラ素子２３へのベース駆動用信号とに振り分け、主回路スイッチング素子４のゲート駆動信号のオフタイミングをバイポーラ素子２３のベース駆動用信号のオフタイミングより幾分遅らせる。
【００６７】
主回路スイッチング素子４へのゲート駆動信号は、ベースドライブ回路９のゲート駆動用アンプ２７及びゲート抵抗１９を介して主回路スイッチング素子４に入力される。同様に、バイポーラ素子２３へのベース駆動用信号は、ベースドライブ回路２５のゲート駆動用アンプ２８ゲート抵抗２６を介してバイポーラ素子２３に入力される。
【００６８】
図１４は、一般的なパワーＭＯＳＦＥＴの素子特性のオン抵抗と逆回復時間との傾向曲線を示している。図１４において、オン抵抗が小さくなるようにＭＯＳＦＥＴを設計すると逆回復時間は長くなり、結果として、逆回復に起因する損失も大きくなり、逆に、オン抵抗が大きくなるようにＭＯＳＦＥＴを設計すると逆回復時間は短くなり、結果として、逆回復に起因する損失も小さくなる傾向を示す。
【００６９】
そこで、第９の実施の形態においては、主回路スイッチング素子４に用いるパワーＭＯＳＦＥＴに、オン抵抗を優先的に低く設計されたものを適用し、主回路スイッチング素子４とほぼ同時にオンし主回路スイッチング素子４がオフするより幾分早くオフするバイポーラ素子２３を並列接続する。
【００７０】
これより、蓄積時間を有するバイポーラ素子２３との並列運転が実現できる。オン時は、低抵抗のバイポーラ素子２３に多くの電流が流れるためオン損失の低減が図れる。また、ターンオフ時には、バイポーラ素子２３のオフタイミングが幾分早くなるため、蓄積時間を有するバイポーラ素子２３が完全にオフした後に、主回路スイッチング素子４がオフするため、ターンオフ損失も少なくできる。
【００７１】
第９の実施の形態によれば、パワー半導体のチップ面積を少なくして、かつ、発生損失を低減することができ、低コストで高効率な電力変換装置を実現することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施の形態に係わる電力変換装置の回路図。
【図２】本発明の第１の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図３】本発明の第１の実施の形態における主回路スイッチング制御回路からのゲート駆動信号及び逆電圧印加スイッチング制御回路からのゲート駆動信号の説明図。
【図４】本発明の第２の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図５】本発明の第２の実施の形態における電流抑制回路の一例を示す回路図。
【図６】本発明の第３の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図７】本発明の第４の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図８】本発明の第５の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図９】本発明の第６の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図１０】本発明の第６の実施の形態における正側の主回路スイッチング素子のゲート駆動信号のパルス欠損の説明図。
【図１１】本発明の第７の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図１２】本発明の第８の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図１３】本発明の第９の実施の形態に係わる電力変換装置における逆電圧印加回路の主要部の回路図。
【図１４】一般的なパワーＭＯＳＦＥＴの素子特性のオン抵抗と逆回復時間との傾向曲線のグラフ。
【図１５】従来のインバータ回路の一例を示す回路図。
【図１６】環流ダイオードの逆回復特性を示す電流波形図。
【図１７】従来の電力変換装置の一例を示す回路図。
【符号の説明】
【００７３】
１…直流電圧源、１ａ…正側直流母線、１ｂ…負側直流母線、２…平滑コンデンサ、３…インバータ主回路、４…主回路スイッチング素子、５…環流ダイオード、６…負荷、７…逆電圧印加回路、８…低電圧直流電圧電源、８ａ、８ｂ…電源ライン、９…ベースドライブ回路、９ａ、９ｂ…電源ライン、１０…電流抑制回路、１１…負荷端子、１２…補助電源、１３…ダイオード、１４…コンデンサ、１５…コンデンサ、１６…ダイオード、１７…逆電圧印加スイッチング素子、１８…ベースドライブ回路、１９…ゲート抵抗、２０…電圧変化率抑制回路、２１…電圧変化率抑制用コンデンサ、２２…電圧変化率抑制用抵抗器、２３…バイポーラ素子、２４…ゲート信号遅延回路、２５…ベースドライブ回路、２６…ゲート抵抗、２７…ゲート駆動用アンプ、２８…ゲート駆動用アンプ、２９…補助ダイオード、３０…主回路スイッチング制御回路、３１…逆電圧印加スイッチング制御回路、３２…高周波用コンデンサ、３３…ブートストラップ回路、３４…ゲート駆動用アンプ、３５…ゲート抵抗、３６…ブートストラップダイオード、３７…ブートストラップコンデンサ、３８…パルストランス、３９…制御回路
【図１】
2006141168.tif 000003
【図２】
2006141168.tif 000004
【図３】
2006141168.tif 000005
【図４】
2006141168.tif 000006
【図５】
2006141168.tif 000007
【図６】
2006141168.tif 000008
【図７】
2006141168.tif 000009
【図８】
2006141168.tif 000010
【図９】
2006141168.tif 000011
【図１０】
2006141168.tif 000012
【図１１】
2006141168.tif 000013
【図１２】
2006141168.tif 000014
【図１３】
2006141168.tif 000015
【図１４】
2006141168.tif 000016
【図１５】
2006141168.tif 000017
【図１６】
2006141168.tif 000018
【図１７】
2006141168.tif 000019