(57)【要約】  【課題】  炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置において、通電を続けることにより引き起こされる積層欠陥面積の拡大を抑制すること。  【解決手段】  上記のＳｉＣバイポーラ型半導体装置を３５０℃以上の温度環境下に維持しながら通電作動させる。【選択図】  なし【特許請求の範囲】
【請求項１】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置の運転方法であって、
通電劣化の要因となる積層欠陥面積の拡大を防止するために、前記バイポーラ型半導体装置を３５０℃以上の温度に維持しながら通電作動させることを特徴とするバイポーラ型半導体装置の運転方法。
【請求項２】
前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を３５０℃以上の温度に維持しながら通電作動させることを特徴とする請求項１に記載のバイポーラ型半導体装置の運転方法。
【請求項３】
前記温度制御装置によって、前記バイポーラ型半導体装置が３５０℃以上の温度に達した後に通電を開始させることを特徴とする請求項２に記載のバイポーラ型半導体装置の運転方法。
【請求項４】
前記温度制御装置によって、前記バイポーラ型半導体装置を３５０℃以上の温度に維持しながら通電を停止させることを特徴とする請求項２または３に記載のバイポーラ型半導体装置の運転方法。
【請求項５】
前記温度制御装置によって、前記バイポーラ型半導体装置が３５０℃未満の温度に低下した際に通電を停止させることを特徴とする請求項２〜４のいずれかに記載のバイポーラ型半導体装置の運転方法。
【請求項６】
六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型半導体装置の運転方法。
【請求項７】
六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴する請求項６に記載のバイポーラ型半導体装置の運転方法。
【請求項８】
菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする請求項１〜５のいずれかに記載のバイポーラ型半導体装置の運転方法。
【請求項９】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とするバイポーラ型半導体装置。
【請求項１０】
炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子を加熱するヒータと、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とするバイポーラ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置に関し、特に、通電作動による積層欠陥面積の拡大を抑制する技術の改良に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界強度が約１０倍であり、この他熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する半導体であることから、従来のＳｉ系パワー半導体素子に比べて飛躍的な性能向上を実現する半導体材料として期待されている。
【０００３】
最近では、直径３インチのまでの４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ単結晶基板が市販されるようになり、Ｓｉの性能限界を大幅に超える各種スイッチング素子の報告が相次いでなされるなど、高性能ＳｉＣ素子の開発が進められている。
【０００４】
半導体素子は、通電時に電子あるいは正孔のみが伝導に作用するユニポーラ素子と、電子と正孔の両者が伝導に作用するバイポーラ素子に大別される。ユニポーラ素子にはショットキーバリヤダイオード(ＳＢＤ)、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）などが属する。バイポーラ素子にはｐｎダイオード、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ、ＧＴＯサイリスタ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などが属する。
【０００５】
ＳｉＣ単結晶を用いてパワー半導体素子を作製する場合、ＳｉＣ単結晶の拡散係数がきわめて小さいために不純物を深く拡散させることが困難であることから、ＳｉＣ単結晶基板上に、基板と同一の結晶型で、所定の膜厚およびドーピング濃度を有する単結晶膜をエピタキシャル成長させることが多い（特許文献１）。具体的には、昇華法あるいは化学気相蒸着法（Chemical Vapor Deposition：ＣＶＤ）によって得られたバルク単結晶をスラ
イスした基板の表面に、ＣＶＤ法によりエピタキシャル単結晶膜を成長させたＳｉＣ単結晶基板が使用されている。
【０００６】
ＳｉＣ単結晶には各種ポリタイプ（結晶多型）が存在するが、パワー半導体の開発では、絶縁破壊強度および移動度が高く、異方性が比較的小さい４Ｈ−ＳｉＣが主に使用されている。エピタキシャル成長を行う結晶面としては、（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（１−１００）面、（０３−３８）面などがあるが、（０００１）Ｓｉ面および（０００−１）Ｃ面からエピタキシャル成長させる場合には、ステップフロー成長技術によりホモエピタキシャル成長させるために、これらの面を[１１−２
０]方向あるいは[０１−１０]方向に数度傾けた結晶面が使用されることが多い。
【特許文献１】国際公開ＷＯ０３／０３８８７６号パンフレット
【非特許文献１】ジャーナル オブ アプライド フィジックス（Journal of Applied Physics）  ボリューム９５  Ｎｏ．３  ２００４年  １４８５頁〜１４８８頁
【非特許文献２】ジャーナル オブ アプライド フィジックス（Journal of Applied Physics）  ボリューム９２  Ｎｏ．８  ２００４年  ４６９９頁〜４７０４頁
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、ＳｉＣを用いたパワー半導体素子は各種の優れた点を有しているが、
新品のＳｉＣバイポーラ素子に通電を開始してから通電時間（積算使用時間）が増えるにしたがって、順方向電圧が増加するという問題点があった。順方向電圧の増加はＳｉＣバイポーラ素子の信頼性を低下させ、ＳｉＣバイポーラ素子を組み込んだ電力制御装置の電力損失の増大を引き起こす。
【０００８】
この通電による順方向電圧の増加は、次の理由により引き起こされると考えられており、多数の報告がされている（上記の非特許文献１，２など）。図１は、ＳｉＣ単結晶基板と、ステップフロー成長技術によりその表面から形成したエピタキシャル膜との界面近傍を示した断面図である。同図において５は結晶面（（０００１）Ｓｉ面）、θはオフ角である。図示したように、ＳｉＣ単結晶基板１には結晶欠陥の一種であるベーサルプレーン転位（basal plane dislocation）３が多数存在している。例えば、（０００１）Ｓｉ面
からオフ角が８°となるように傾けたＳｉＣ単結晶基板では、基板表面におけるベーサルプレーン転位密度は、結晶品質にもよるが典型的には１０2〜１０4個／ｃｍ2となる。
【０００９】
この（０００１）Ｓｉ面と平行に延びるベーサルプレーン転位３はＳｉＣ単結晶基板１の表面上に現れ、ベーサルプレーン転位３のうち数％程度はエピタキシャル成長時にｎ型エピタキシャル膜２ａおよびｐ型エピタキシャル膜（またはｐ型注入層）２ｂにベーサルプレーン転位３としてそのまま伝播し、残りはスレッディングエッジ転位４（threading edge dislocation）に変換されてｎ型エピタキシャル膜２ａおよびｐ型エピタキシャル膜（またはｐ型注入層）２ｂに伝播する。
【００１０】
ｐｎダイオードなどのバイポーラ素子では、ｎ型エピタキシャル膜と、ｎ型エピタキシャル膜とｐ型エピタキシャル膜との界面付近またはｎ型エピタキシャル膜とｐ型注入層との界面付近が通電時に電子と正孔が再結合する領域となるが、ベーサルプレーン転位３は、通電時に発生する電子と正孔の再結合エネルギーによって積層欠陥（stacking fault）へと変換される。この積層欠陥は図５（ａ）に示したように、三角形等の形状を有する面状の欠陥３１として発生する。
【００１１】
ベーサルプレーン転位は１／３[１１−２０]のバーガースベクトルを有しているが、１／３[１０−１０]と１／３[０１−１０]の２本のショックレー型部分転位（Shockley partial dislocation、ショックレー型不完全部分転位とも呼ばれている）に分解した状態で存在し、これらの部分転位に挟まれる微小領域は積層欠陥を形成する。この積層欠陥はショックレー型積層欠陥と呼ばれている。これらの部分転位のうち一方が電子と正孔との再結合エネルギーによって移動することで積層欠陥面積が拡大すると考えられている（上記の非特許文献１を参照）。
【００１２】
この面状の積層欠陥の面積は、通電時間の増加に伴って拡大する。積層欠陥の領域は、通電時に高抵抗領域として作用するため、積層欠陥の面積拡大に伴ってバイポーラ素子の順方向電圧が増加することになる。順方向電圧の増加はＳｉＣバイポーラ素子の信頼性を低下させ、ＳｉＣバイポーラ素子を組み込んだ電力制御装置の電力損失の増大を引き起こすため、通電による順方向電圧の増加を抑制するという課題があった。
【００１３】
本発明は、上記した従来技術における課題を解決するためになされたものであり、ＳｉＣバイポーラ型半導体装置において、通電を続けることにより引き起こされる積層欠陥面積の拡大を抑制することを目的としている。
【課題を解決するための手段】
【００１４】
従来では、ｐｎダイオードなどのＳｉＣバイポーラ素子は、例えば常温から３５０℃未満までの温度環境下で通電作動させることが通常であった。すなわち、電力制御等を行うための装置に組み込まれたＳｉＣバイポーラ素子に対して、意図的にバイポーラ素子の環
境温度を制御し、高温下で作動させることによって通電劣化の要因となる積層欠陥面積の拡大を抑制させることはなかった。ところが、バイポーラ素子を３５０℃以上、特に４００℃以上の温度環境下に維持しながら通電作動させたところ、通電を長時間続けても積層欠陥の面積がほとんど拡大しないことを見出し本発明を完成するに至った。
【００１５】
本発明のバイポーラ型半導体装置の運転方法は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置の運転方法であって、
通電劣化の要因となる積層欠陥面積の拡大を防止するために、前記バイポーラ型半導体装置を３５０℃以上の温度に維持しながら通電作動させることを特徴とする。
【００１６】
本発明のバイポーラ型半導体装置の運転方法は、前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を３５０℃以上の温度に維持しながら通電作動させることを特徴とする。
【００１７】
本発明のバイポーラ型半導体装置の運転方法は、前記温度制御装置によって、前記バイポーラ型半導体装置が３５０℃以上の温度に達した後に通電を開始させることを特徴とする。
【００１８】
本発明のバイポーラ型半導体装置の運転方法は、前記温度制御装置によって、前記バイポーラ型半導体装置を３５０℃以上の温度に維持しながら通電を停止させることを特徴とする。
【００１９】
本発明のバイポーラ型半導体装置の運転方法は、前記温度制御装置によって、前記バイポーラ型半導体装置が３５０℃未満の温度に低下した際に通電を停止させることを特徴とする。
【００２０】
本発明のバイポーラ型半導体装置の運転方法は、六方晶の炭化珪素単結晶基板の表面から六方晶の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。このようなバイポーラ型半導体装置として、具体的には、六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化珪素エピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素エピタキシャル膜を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を挙げることができる。
【００２１】
本発明のバイポーラ型半導体装置の運転方法は、菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化珪素エピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする。
【００２２】
本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とする。
【００２３】
本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子を加熱するヒータ
と、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、ＳｉＣバイポーラ型半導体装置に通電を続けることにより引き起こされる積層欠陥面積の拡大を大幅に抑制することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら本発明について説明する。なお、格子方位および格子面について、個別方位は[]、個別面は（）で示し、負の指数については結晶学上、”−”（バー）を数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。
【００２６】
本発明では、従来から使用されているＳｉＣバイポーラ素子が用いられる。電極などを形成する半導体基板として、ＳｉＣエピタキシャル単結晶膜を表面から成長させたＳｉＣ単結晶基板が使用される。
【００２７】
ＳｉＣ単結晶基板としては、昇華法あるいはＣＶＤ法によって得られたバルク結晶をスライスしたものを使用する。昇華法（改良レーリー法）による場合、例えば、坩堝にＳｉＣ粉末を入れて２２００〜２４００℃で加熱して気化し、種結晶の表面に典型的には０．８〜１ｍｍ／ｈの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスする。エピタキシャル膜へのベーサルプレーン転位の伝播を抑制するために、切り出したウエハの表面を、研磨砥粒を用いた研磨処理、水素エッチング、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などにより処理して鏡面状に平滑化する。
【００２８】
このＳｉＣ単結晶基板の表面から、ＳｉＣ単結晶エピタキシャル膜を成長させる。ＳｉＣ単結晶には、結晶多型（ポリタイプ）が存在するが、例えば、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、２Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣなどがＳｉＣ単結晶基板として用いられる。これらの中でも、４Ｈ−ＳｉＣは、絶縁破壊強度および移動度が高く、異方性が比較的小さい。エピタキシャル成長を行う結晶面としては、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などが挙げられる。
【００２９】
（０００１）Ｓｉ面、（０００−１）Ｃ面でエピタキシャル成長させる場合、[０１−
１０]方向、[１１−２０]方向、あるいは[０１−１０]方向と[１１−２０]方向との中間
方向のオフ方位に、例えば１〜１２°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりＳｉＣをエピタキシャル成長させる。
【００３０】
ＳｉＣ単結晶膜のエピタキシャル成長はＣＶＤ法を用いて行われる。Ｃの原料ガスとしはプロパン等が用いられ、Ｓｉの原料ガスとしてはシラン等が用いられる。これらの原料ガスと、水素等のキャリアガスと、ドーパントガスとの混合ガスをＳｉＣ単結晶基板の表面に供給する。ドーパントガスとしては、ｎ型エピタキシャル膜を成長させる場合には窒素等が用いられ、ｐ型エピタキシャル膜を成長させる場合にはトリメチルアルミニウム等が用いられる。
【００３１】
これらのガス雰囲気下、例えば１５００〜１６００℃、４０〜８０Ｔｏｒｒの条件で、２〜２０μｍ／ｈの成長速度でＳｉＣをエピタキシャル成長させる。これにより、ＳｉＣ単結晶基板と同一の結晶型のＳｉＣがステップフロー成長する。
【００３２】
エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用い
ることができる。縦型ホットウォール炉には、石英で形成された水冷２重円筒管が設置され、水冷２重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびＳｉＣ単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷２重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたＳｉＣ単結晶基板を加熱する。ＳｉＣ単結晶基板を加熱しながら水冷２重円筒管の下方より反応ガスを供給することによって、ＳｉＣ単結晶基板の表面にＳｉＣがエピタキシャル成長する。
【００３３】
このようにしてエピタキシャル膜を形成したＳｉＣ単結晶基板を用いて、バイポーラ素子を作製する。以下、図２を参照しながら、バイポーラ素子の一つであるｐｎ（ｐｉｎ）ダイオードの製造方法の一例を説明する。改良レーリー法により成長させたインゴットを所定のオフ角でスライスし、表面を鏡面処理したｎ型の４Ｈ−ＳｉＣ（キャリア密度８×１０18ｃｍ-3、厚さ４００μｍ）２１の上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層（ドリフト層２３：ドナー密度５×１０14ｃｍ-3、膜厚４０μｍ）とアルミニウムドープｐ型ＳｉＣ層（ｐ型接合層２４：アクセプタ密度５×１０17ｃｍ-3、膜厚１．５μｍ、およびｐ＋型コンタクト層２５：アクセプタ密度１×１０18ｃｍ-3、膜厚０．５μｍ）を順次エピタキシャル成長させる。
【００３４】
次に、反応性イオンエッチング（ＲＩＥ）によりエピタキシャル膜の外周部を除去してメサ構造を形成する。メサ構造を形成するために、エピタキシャル膜の上にＮｉ金属膜を蒸着する。蒸着には電子線加熱蒸着装置を使用する。電子線加熱蒸着装置は、電子線発生器と、Ｎｉ金属片を入れる坩堝と、エピタキシャル膜の表面を外側としてＳｉＣ単結晶基板を保持する基板ホルダとを備えている。坩堝の中に入れたＮｉ金属片に対して１０ｋＶ程度に加速された電子線を照射してＮｉ金属片を溶融し、エピタキシャル膜の上に蒸着させる。
【００３５】
エピタキシャル膜の上に蒸着したＮｉ金属膜の表面に、メサ構造をパターニングするためのフォトレジストをスピンコーターを用いて１μｍの厚さとなるように塗布し、オーブン内でレジスト膜を加熱処理する。このレジスト膜に対してメサ構造のパターンに対応したマスクを介して紫外線を露光し、レジスト現像液を用いて現像する。現像によって基板表面に露出したＮｉ金属膜を酸により除去し、次いで四フッ化炭素と酸素との混合ガスを用いたＲＩＥにより、Ｎｉ金属膜が除去されて基板表面に露出したエピタキシャル膜をエッチングし、高さ幅が４μｍのメサを形成する。
【００３６】
次に、メサ底部での電界集中を緩和するために、アルミイオンを注入してＪＴＥ（ジャンクション ターミネーション エクステンション）２６を形成する。ＪＴＥ２６は、トータルドーズ量１．２×１０13ｃｍ-2、幅２５０μｍ、深さ０．７μｍである。３０〜４５０ｋｅＶの間で順次エネルギーを変更しながらイオン注入することによって、注入されたアルミイオンは深さ方向の濃度が一定になるような濃度分布を有している。イオン注入した後、アルゴンガス雰囲気下で熱処理を行うことによりアルミイオンを活性化する。
【００３７】
次に、素子表面を保護するための酸化膜２７を形成する。熱酸化を行うために基板を熱酸化炉に入れ、乾燥した酸素ガスを流しながら基板を加熱して基板表面全体に厚さ４０ｎｍの熱酸化膜を形成する。その後、基板表面における電極を形成する部位などの所定部位を、フォトリソグラフィー技術によってパターニングし、フッ酸によりこれらの部位の熱酸化膜を除去してエピタキシャル膜を露出させる。
【００３８】
次に、電子線加熱蒸着装置を用いてカソード電極２８とアノード電極２９を蒸着する。カソード電極２８は、基板２１の下面にＮｉ（厚さ３５０ｎｍ）を蒸着して形成される。
アノード電極２９は、ｐ＋型コンタクト層２５の上面に、Ａｌ（厚さ１００ｎｍ）の膜とＴｉ（厚さ３５０ｎｍ）の膜とを順に蒸着して形成される。これらの電極は、蒸着後に熱処理を行いＳｉＣとの合金を形成することによってオーミック電極とされる。
【００３９】
本発明では、ＳｉＣバイポーラ素子を３５０℃以上、好ましくは４００℃〜８００℃、より好ましくは４００℃〜６００℃の温度環境下で通電作動させる。６００℃を超えると電極を構成する金属材料によっては溶融するなど正常な作動を行うことができなくなる場合があり、８００℃を超えるとバイポーラ素子の特性に影響する場合がある。ＳｉＣバイポーラ素子を上記の温度範囲に維持しながら通電作動させることによって、経時による積層欠陥面積の拡大を大幅に抑制することができる。すなわち、後述する実施例にも示したように、３５０℃近傍を境として経時による積層欠陥面積の拡大（順方向電圧の増加）が著しく減少する。
【００４０】
この現象は、次の理由により生じるものと考えられる。前述したように、ｐｎダイオードなどのバイポーラ素子では、ｎ型エピタキシャル膜と、ｎ型エピタキシャル膜とｐ型エピタキシャルとの界面付近またはｎ型エピタキシャル膜とｐ型注入層との界面付近が通電時に電子と正孔が再結合する領域となり、ＳｉＣ単結晶基板からエピタキシャル膜に伝播したベーサルプレーン転位がこの再結合エネルギーによって積層欠陥へと変換される。この積層欠陥が形成された領域は、通電時に高抵抗領域として作用するため、積層欠陥の面積拡大に伴ってバイポーラ素子の順方向電圧が増加することになる。
【００４１】
しかし、３５０℃以上の条件下では、ＳｉＣ単結晶が安定化され、これによってベーサルプレーン転位の積層欠陥への変換および積層欠陥の拡大が大幅に抑制されるものと考えられる。積層欠陥は、エピタキシャル膜をＸ線トポグラフ像、フォトルミネッセンス像、エレクトロルミネッセンス像、またはカソードルミネッセンス像として観察することにより確認できる。結晶型として４Ｈ−ＳｉＣを用いて複数のｐｎダイオードを作製し、室温から４５０℃までの各温度環境下においてこれらのｐｎダイオードに対して通電作動を続けた後、エピタキシャル膜のフォトルミネッセンス像を観察したところ、図５（ａ）〜図５（ｅ）の概念図に示したように、室温から３５０℃未満までの温度環境下で通電作動させたものでは、三角形状の積層欠陥３１が多数発生していた（図５（ａ）、図５（ｂ））。これに対して、３５０℃の温度環境下で通電作動させたものでは、積層欠陥の発生が大幅に減少し、４００℃以上の温度環境下で通電作動させたものでは、積層欠陥の発生がほとんど見られなかった（図５（ｃ）〜図５（ｅ））。
【００４２】
このように、ＳｉＣバイポーラ素子を３５０℃以上で通電作動させることによって、経時による積層欠陥面積の拡大を著しく減少させることができるが、この現象はエピタキシャル成長を行う結晶面には依存しないと考えられ、例えば（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面などをエピタキシャル成長を行う結晶面としても上記の効果を得ることができる。特に、積層欠陥の面と、通電経路の方向とが成す角度が大きい場合、例えば積層欠陥の面が通電経路を垂直に遮断するような場合に、積層欠陥が通電劣化に大きく影響するので、このような場合に通電劣化が著しく抑制されると考えられる。
【００４３】
一方、ＳｉＣ単結晶には複数の結晶型が存在するが、上記の現象は、３５０℃以上の条件下ではＳｉＣ単結晶が安定化することに起因していると考えられ、この点から４Ｈ−ＳｉＣ（六方晶四回周期型）の他に、６Ｈ−ＳｉＣ（六方晶六回周期型）、２Ｈ−ＳｉＣ（六方晶二回周期型）、１５Ｒ−ＳｉＣ（菱面十五回周期型）を用いた場合にも、同様に通電劣化を著しく抑制できる。
【００４４】
また、炭化珪素単結晶基板の表面から成長させた炭化珪素エピタキシャル膜の内部で通
電時に電子と正孔が再結合するＳｉＣバイポーラ半導体素子であれば、ｐｎダイオード以外の他のバイポーラ素子であっても、上記の温度環境下で通電作動させることにより炭化珪素エピタキシャル膜が安定化して積層欠陥面積の拡大が抑制される。このようなＳｉＣバイポーラ半導体素子としては、例えば、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ)、バイポーラ接合トランジスタ（ＢＪＴ）などが挙げられる。図６（ａ）〜図６（ｃ）に、サイリスタ（図６（ａ）、符号４１）、ＧＴＯサイリスタ（図６（ｂ）、符号４２）、ＩＧＢＴ（図６（ｃ）、符号４３）の概略断面図を示した。同図において、５１はｎ型層、５２はｐ型層、５３はカソード電極、５４はアノード電極、５５はゲート電極、５６はエミッタ電極、５７はコレクタ電極、５８は酸化膜である。
【００４５】
ＳｉＣバイポーラ素子は、家電分野、産業分野、電気自動車などの車両分野、送電などの電力系統の分野等において、例えばインバータなどの電力制御装置等に組み込まれて使用されるが、電力制御装置等に実際に組み込まれたＳｉＣバイポーラ素子に対して本発明を適用する際には、ＳｉＣバイポーラ素子を加熱し、所定の温度に制御するための温度制御装置を設けて、ＳｉＣバイポーラ素子を常に所定の加熱温度に維持した状態で作動させることが望ましい。
【００４６】
この温度制御装置は、ＳｉＣバイポーラ素子を加熱する加熱手段を少なくとも備えている。このような加熱手段としては、ＳｉＣバイポーラ素子のパッケージに内蔵されたヒータ、ＳｉＣバイポーラ素子を作製したＳｉＣ単結晶基板と同一のＳｉＣ単結晶基板に形成されたヒータ等を挙げることができる。
【００４７】
また、温度制御装置は、ＳｉＣバイポーラ素子の温度を計測する温度検知手段を備えていてもよい。このような温度検知手段としては、ヒータに内蔵された温度センサ、ＳｉＣバイポーラ素子のパッケージに内蔵された温度センサ、ＳｉＣバイポーラ素子を作製したＳｉＣ単結晶基板と同一のＳｉＣ単結晶基板に形成された温度検知素子等を挙げることができる。
【００４８】
上記の温度制御装置は、ＳｉＣバイポーラ素子の通電作動を制御する運転制御装置と連結され、所定の温度にて通電が行われるように、例えば以下のような制御が行われる。
（１）  ヒータによってＳｉＣバイポーラ素子を加熱し、ＳｉＣバイポーラ素子が所定の温度（例えば３５０℃以上）に達したことを温度センサによって検知した後に、運転制御装置によってＳｉＣバイポーラ素子の通電作動を開始させる。
（２）  ヒータによってＳｉＣバイポーラ素子を加熱しながら通電を行い、ＳｉＣバイポーラ素子を所定の温度以上（例えば３５０℃以上）に維持しながら、運転制御装置によってＳｉＣバイポーラ素子の通電作動を停止させる。
（３）  ヒータによってＳｉＣバイポーラ素子を加熱しながら通電を行い、ＳｉＣバイポーラ素子を所定の温度以上（例えば３５０℃以上）に維持しながら運転している最中に、ヒータの断線等によりＳｉＣバイポーラ素子の温度が所定の温度よりも低下した場合、運転制御装置は、温度検知素子からの信号に基づいてＳｉＣバイポーラ素子の通電作動を緊急停止させる。図１０にこのような制御の一例を示した。正常時における運転シーケンスでは、図１０（ａ）のようにＳｉＣバイポーラ素子が所定温度に達した後に通電電流が流れ、ＳｉＣバイポーラ素子を所定温度に維持しながら通電を継続するとともに、所定温度に維持した状態で通電を停止するように通電と温度が制御される。しかし、図１０（ｂ）のように、通電中にヒータが断線する等によってＳｉＣバイポーラ素子の温度が低下して所定温度を下回ると、温度検知素子がこれを検知して、運転制御装置はその検知結果に基づいて通電を緊急停止させる。
【００４９】
このように、温度制御装置を設置してＳｉＣバイポーラ素子を３５０℃以上の温度環境
下で適切に通電作動させることで、積層欠陥面積の拡大を有効に抑制することができる。
図７〜図９は、上記のような温度制御装置を設けた具体例を示した図である。図７では、パッケージ内にヒータ６６および温度センサ６５を備えた温度制御装置６２を、ＳｉＣバイポーラ素子６３への電極６４を通じた通電を制御する運転制御装置６１に連結し、ＳｉＣバイポーラ素子６３に対する通電と温度の制御を行うように構成されている。
【００５０】
図８では、エピタキシャル膜７２が形成されたＳｉＣ単結晶基板７１に、ｐｎダイオード７３と、温度検知素子７４の両方を作製し、この温度検知素子７４によりｐｎダイオード７３の温度を計測するように構成されている。
【００５１】
図９では、同一のＳｉＣ単結晶基板に、ｐｎダイオード８１と、ヒータ８２と、温度検知素子８３を作製し、ヒータ８２によりｐｎダイオード８１を加熱するとともに、温度検知素子８３によりｐｎダイオード８１の温度を計測してｐｎダイオード８１に対する温度制御を行うように構成されている。
【００５２】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることはなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。
実施例
以下、実施例により本発明を説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例１]
図２に示したｐｎダイオードを試験用に作製した。改良レーリー法により成長させたインゴットをオフ方向[１１−２０]、オフ角度８°でスライスし、表面を鏡面処理したｎ型の４Ｈ−ＳｉＣ（０００１）基板（キャリア密度８×１０18ｃｍ-3、厚さ４００μｍ）の上に、ＣＶＤ法によって窒素ドープｎ型ＳｉＣ層（ドナー密度５×１０14ｃｍ-3、膜厚４０μｍ）とアルミニウムドープｐ型ＳｉＣ層（ｐ型接合層：アクセプタ密度５×１０17ｃｍ-3、膜厚１．５μｍ、およびｐ＋型コンタクト層：アクセプタ密度１×１０18ｃｍ-3、膜厚０．５μｍ）を順次エピタキシャル成長させた。
【００５３】
次に、反応性イオンエッチング（ＲＩＥ）によりエピタキシャル膜の外周部を除去して高さ幅４μｍのメサ構造を形成した。メサ底部での電界集中を緩和するために、メサ底部にアルミイオンを注入してトータルドーズ量１．２×１０13ｃｍ-2、幅２５０μｍ、深さ０．７μｍのＪＴＥを形成した。イオン注入後、アルゴンガス雰囲気下で熱処理を行いアルミイオンを活性化した。その後、素子表面に保護用の熱酸化膜を形成した。
【００５４】
得られた基板の表裏面に、電子線加熱蒸着装置を用いてカソード電極とアノード電極を蒸着した。カソード電極は、基板の下面にＮｉ（厚さ３５０ｎｍ）を蒸着して形成し、アノード電極は、ｐ＋型コンタクト層の上面に、Ａｌ（厚さ１００ｎｍ）とＴｉ（厚さ３５０ｎｍ）の膜を順に蒸着して形成した。これらの電極を蒸着した後、カソード電極は１０５０℃、９０ｓｅｃ、アノード電極は９００℃、１８０ｓｅｃで熱処理を行い、ＳｉＣとの合金を形成することによってオーミック電極とした。
【００５５】
このようにして得られたｐｎダイオードを用いて、以下の通電試験を行った。高融点半田を用いてｐｎダイオードのカソード電極を銅板上に貼り付け、超音波ボンディング装置を用いてアノード電極にアルミワイヤをボンディングした。銅板とアルミワイヤに電流源（ＴＡＫＡＳＡＧＯ ＧＰ３５０−１０Ｒ）と電圧計（ＹＯＫＯＧＡＷＡ ＨＲ２３００）を電気的に接続し、通電試験を行った。通電試験は、ｐｎダイオードを３５０℃の温度環境下においた状態を維持しながら、順方向に１００Ａ／ｃｍ2（シリコン系パワーダイオ
ードの定格電流密度）の直流電流を６０分間流すことにより行った。通電試験後のフォトルミネッセンス像を観察した結果を図５に示した。
[実施例２]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを４００℃の温度環境下においた状態を維持しながら通電を行った以外は実施例１と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図５に示した。
[実施例３]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを４５０℃の温度環境下においた状態を維持しながら通電を行った以外は実施例１と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図５に示した。
[比較例１]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを室温（２５℃）の温度環境下においた状態を維持しながら通電を行った以外は実施例１と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図５に示した。
[比較例２]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを３００℃の温度環境下においた状態を維持しながら通電を行った以外は実施例１と同様にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図５に示した。
[実施例４]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを３５０℃の温度環境下においた状態を維持しながら通電を行い、実施例１と同様の通電試験を行った。通電試験前後の順方向電圧Ｖｆを測定し、これらの差ΔＶｆを通電劣化の指標とした。通電試験の結果を図３に示した。
[実施例５]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを４００℃の温度環境下においた状態を維持しながら通電を行い、実施例１と同様の通電試験を行った。通電試験前後の順方向電圧Ｖｆを測定し、これらの差ΔＶｆを通電劣化の指標とした。通電試験の結果を図３に示した。
[実施例６]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを４５０℃の温度環境下においた状態を維持しながら通電を行い、実施例１と同様の通電試験を行った。通電試験前後の順方向電圧Ｖｆを測定し、これらの差ΔＶｆを通電劣化の指標とした。通電試験の結果を図３に示した。
[比較例３]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを室温（２５℃）の温度環境下においた状態を維持しながら通電を行い、実施例１と同様の通電試験を行った。通電試験前後の順方向電圧Ｖｆを測定し、これらの差ΔＶｆを通電劣化の指標とした。通電試験の結果を図３に示した。
[比較例４]
実施例１で作製したものと同様のｐｎダイオードを用いて、ｐｎダイオードを３００℃の温度環境下においた状態を維持しながら通電を行い、実施例１と同様の通電試験を行った。通電試験前後の順方向電圧Ｖｆを測定し、これらの差ΔＶｆを通電劣化の指標とした。通電試験の結果を図３に示した。
[実施例７]
実施例１で作製したものと同様のｐｎダイオードを多数作製し、ｐｎダイオードを４００℃の温度環境下においた状態を維持しながら通電を行い、実施例１と同様の通電試験を行った。通電試験前後の順方向電圧Ｖｆを測定し、これらの差ΔＶｆの分布を得た。その結果を図４に示した。
[比較例５]
実施例１で作製したものと同様のｐｎダイオードを多数作製し、ｐｎダイオードを室温（２５℃）の温度環境下においた状態を維持しながら通電を行い、実施例１と同様の通電
試験を行った。通電試験前後の順方向電圧Ｖｆを測定し、これらの差ΔＶｆの分布を得た。その結果を図４に示した。
【図面の簡単な説明】
【００５６】
【図１】図１は、ＳｉＣ単結晶基板と、ステップフロー成長技術によりその表面から形成したエピタキシャル膜との界面近傍を示した断面図である。
【図２】図２は、表面にエピタキシャル膜を形成したＳｉＣ単結晶基板を用いて作製したｐｎダイオードの断面図である。
【図３】図３は、実施例および比較例における通電試験の結果を示したグラフであり、通電作動時のｐｎダイオードの温度とΔＶｆの関係を示している。
【図４】図４は、室温（上側）と４００℃（下側）において、試作した多数のｐｎダイオードに対して通電試験を行って得られたΔＶｆの分布を示したグラフである。
【図５】図５は、室温から４５０℃までの各温度においてｐｎダイオードに対して通電を続けたＳｉＣエピタキシャル膜のフォトルミネッセンス像の概念図である。
【図６】図６は、各種のＳｉＣバイポーラ素子の概略断面図である。
【図７】図７は、ＳｉＣバイポーラ素子の温度を制御する温度制御装置を設けた一例を説明する図である。
【図８】図８は、ＳｉＣバイポーラ素子の温度を制御する温度制御装置を設けた一例を説明する図である。
【図９】図９は、ＳｉＣバイポーラ素子の温度を制御する温度制御装置を設けた一例を説明する図である。
【図１０】図１０は、ＳｉＣバイポーラ素子が所定温度を下回った際に通電を緊急停止する場合における運転シーケンスを示した図であり、図１０（ａ）は正常時、図１０（ｂ）は異常時における運転シーケンスを示す。
【符号の説明】
【００５７】
１  ＳｉＣ単結晶基板
２ａ  ｎ型エピタキシャル膜
２ｂ  ｐ型エピタキシャル膜（またはｐ型注入層）
３  ベーサルプレーン転位
４  スレッディングエッジ転位
５  結晶面
２１  基板
２３  ドリフト層
２４  ｐ型接合層
２５  ｐ＋型コンタクト層
２６  ＪＴＥ
２７  酸化膜
２８  カソード電極
２９  アノード電極
３１  積層欠陥
４１  サイリスタ
４２  ＧＴＯサイリスタ
４３  ＩＧＢＴ
５１  ｎ型層
５２  ｐ型層
５３  カソード電極
５４  アノード電極
５５  ゲート電極
５６  エミッタ電極
５７  コレクタ電極
５８  酸化膜
６１  運転制御装置
６２  温度制御装置
６３  ＳｉＣバイポーラ素子
６４  電極
６５  温度センサ
６６  ヒータ
７１  ＳｉＣ単結晶基板
７２  エピタキシャル膜
７３  ｐｎダイオード
７４  温度検知素子
８１  ｐｎダイオード
８２  ヒータ
８３  温度検知素子
θ  オフ角
【図１】
2006237125.tif 000002
【図２】
2006237125.tif 000003
【図３】
2006237125.tif 000004
【図４】
2006237125.tif 000005
【図５】
2006237125.tif 000006
【図６】
2006237125.tif 000007
【図７】
2006237125.tif 000008
【図８】
2006237125.tif 000009
【図９】
2006237125.tif 000010
【図１０】
2006237125.tif 000011