(57)【要約】      （修正有）【課題】  外部電極の形成工程において酸化膜除去のための研磨処理を不要にできるセラミック電子部品の製造方法を提供する。【解決手段】  外部電極の形成工程は、セラミックチップ１１の表面に内部電極層１１ｂと導通するように該セラミックチップ１１との同時焼成によってＮｉ製の第１卑金属層１２ａを形成するステップと、第１卑金属層１２ａの表面にＡｇ層を形成するステップと、Ａｇ層形成後のセラミックチップ１１を酸化処理するステップと、Ａｇ層１２ｂの表面にＮｉ製の第２卑金属層１２ｃを形成するステップと、第２卑金属層１２ｃの表面にＳｎ製の第３卑金属層１２ｄを形成するステップとを備える。Ｎｉ製の第１卑金属層１２ａの表面にＡｇ層１２ｂを形成してからセラミックチップ１１を酸化処理することにより、酸化処理時にＮｉ製の第１卑金属層１２ａの表面に酸化膜が形成されることを防止できる。【選択図】  図２
2006286771.tif 000002
【特許請求の範囲】
【請求項１】
機能素子を内蔵したセラミックチップの表面に該機能素子と導通する外部電極を形成して成るセラミック電子部品の製造方法であって、
前記外部電極の形成工程は、セラミックチップの表面に機能素子と導通するように該セラミックチップとの同時焼成によって第１卑金属層を形成するステップと、第１卑金属層の表面にＡｇ層を形成するステップと、Ａｇ層形成後のセラミックチップを酸化処理するステップと、Ａｇ層の表面に第２卑金属層を形成するステップとを少なくとも備える、
ことを特徴とするセラミック電子部品の製造方法。
【請求項２】
前記外部電極の形成工程は、第２卑金属層の表面に第３卑金属層を形成するステップをさらに備える、
ことを特徴とする請求項１記載のセラミック電子部品の製造方法。
【請求項３】
第１卑金属層はＮｉから成り、第２卑金属層はＮｉから成り、第３卑金属層はＳｎから成る、
ことを特徴とする請求項２記載のセラミック電子部品の製造方法。
【請求項４】
前記外部電極の形成工程は、第２卑金属層の表面に第３卑金属層を形成するステップと、第３卑金属層の表面に第４卑金属層を形成するステップとをさらに備える、
ことを特徴とする請求項１記載のセラミック電子部品の製造方法。
【請求項５】
第１卑金属層はＮｉから成り、第２卑金属層はＣｕから成り、第３卑金属層はＮｉから成り、第４卑金属層はＳｎから成る、
ことを特徴とする請求項４記載のセラミック電子部品の製造方法。
【請求項６】
Ａｇ層及び各卑金属層を、薄膜形成手法とペースト焼き付け手法の何れかによって形成する、
ことを特徴とする請求項１〜５の何れか１項に記載のセラミック電子部品の製造方法。
【請求項７】
機能素子を内蔵したセラミックチップの表面に該機能素子と導通する外部電極を形成して成るセラミック電子部品であって、
前記外部電極は、セラミックチップの表面に機能素子と導通するように該セラミックチップとの同時焼成によって形成された第１卑金属層と、第１卑金属層の表面に形成されたＡｇ層と、Ａｇ層形成後のセラミックチップを酸化処理した後にＡｇ層の表面に形成された第２卑金属層とを少なくとも備える、
ことを特徴とするセラミック電子部品。
【請求項８】
前記外部電極は、第２卑金属層の表面に形成された第３卑金属層をさらに備える、
ことを特徴とする請求項７記載のセラミック電子部品。
【請求項９】
第１卑金属層はＮｉから成り、第２卑金属層はＮｉから成り、第３卑金属層はＳｎから成る、
ことを特徴とする請求項８記載のセラミック電子部品。
【請求項１０】
前記外部電極は、第２卑金属層の表面に形成された第３卑金属層と、第３卑金属層の表面に形成された第４卑金属層をさらに備える、
ことを特徴とする請求項７記載のセラミック電子部品。
【請求項１１】
第１卑金属層はＮｉから成り、第２卑金属層はＣｕから成り、第３卑金属層はＮｉから成り、第４卑金属層はＳｎから成る、
ことを特徴とする請求項１０記載のセラミック電子部品。
【請求項１２】
Ａｇ層及び各卑金属層は、薄膜形成手法とペースト焼き付け手法の何れかによって形成されている、
ことを特徴とする請求項７〜１１の何れか１項に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能素子を内蔵したセラミックチップの表面に該機能素子と導通する外部電極を形成して成るセラミック電子部品の製造方法及びセラミック電子部品に関する。
【背景技術】
【０００２】
セラミック電子部品として広く知られている積層型セラミックコンデンサは、未焼成誘電体層と未焼成内部電極層とを交互に積み重ねて未焼成内部電極層の端縁が相対する面に交互に露出する未焼成セラミックチップを得るステップと、内部電極層の露出端縁と導通するように該未焼成セラミックチップの相対する面に未焼成下地電極層を形成するステップと、未焼成下地電極層を未焼成セラミックチップと同時に焼成するステップと、焼成後の下地電極層の表面に１以上のメッキ層を形成するステップを経て製造されている。
【０００３】
内部電極層と下地電極層がＮｉ等の卑金属から成る場合、前記焼成には還元雰囲気が用いられるため、焼成後は所定の電気特性を得るために酸化処理（一般には再酸化処理と称される）が施されている。
【特許文献１】特開２００５−１９６９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記の酸化処理は所定の電気特性を得るために必要なステップではあるが、該酸化処理を行うと下地電極層の表面に堅牢な酸化膜が生成されるために該下地電極層の表面にメッキ層を形成することが困難となる。
【０００５】
前記不具合を回避するには下地電極層の表面を研磨して酸化膜を除去する必要があるが、周知の研磨手法では各々の研磨量をコントロールすることが難しいため、往々にして研磨不足を原因としてメッキ層に不着や剥がれを生じたり、また、研磨過剰を原因として下地電極層に途切れや欠損が発生して導通不良を生じてしまう。とりわけ、積層型セラミックコンデンサを含むセラミック電子部品は近年にあって小型化が進んでおり下地電極層も薄厚化しているために前記研磨処理はより困難なものとなっている。
【０００６】
本発明は前記事情に鑑みて創作されたもので、その目的とするところは、外部電極の形成工程において酸化膜除去のための研磨処理を不要にできるセラミック電子部品の製造方法と、外部電極を構成する層間の導通を良好にセラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するため、本発明に係るセラミック電子部品の製造方法は、機能素子を内蔵したセラミックチップの表面に該機能素子と導通する外部電極を形成して成るセラミック電子部品の製造方法であって、前記外部電極の形成工程は、セラミックチップの表面に機能素子と導通するように該セラミックチップとの同時焼成によって第１卑金属層を形成するステップと、第１卑金属層の表面にＡｇ層を形成するステップと、Ａｇ層形成後のセラミックチップを酸化処理するステップと、Ａｇ層の表面に第２卑金属層を形成するステップとを少なくとも備える、ことをその特徴とする。
【０００８】
このセラミック電子部品の製造方法によれば、第１卑金属層の表面にＡｇ層を形成してからセラミックチップを酸化処理することにより、酸化処理時に第１卑金属層の表面に酸化膜が形成されることを防止できる。また、酸化処理時にＡｇ層の表面には酸化膜が形成され難いので、従前のような酸化膜除去のための研磨処理を行う必要がない。つまり、外部電極の形成工程において酸化膜除去のための研磨処理を不要にし、且つ、該研磨処理を行うことにより発生する諸問題を未然に回避して、第１卑金属層の表面（Ａｇ層の表面）に第２卑金属層を良好な状態で形成することができ、第２卑金属層の表面への他の外部電極構成層の形成も良好に行うことができる。
【０００９】
また、本発明に係るセラミック電子部品は、機能素子を内蔵したセラミックチップの表面に該機能素子と導通する外部電極を形成して成るセラミック電子部品であって、前記外部電極は、セラミックチップの表面に機能素子と導通するように該セラミックチップとの同時焼成によって形成された第１卑金属層と、第１卑金属層の表面に形成されたＡｇ層と、Ａｇ層形成後のセラミックチップを酸化処理した後にＡｇ層の表面に形成された第２卑金属層とを少なくとも備える、ことをその特徴とする。
【００１０】
この電子部品における第２卑金属層は、Ａｇ層が形成されたセラミックチップを酸化処理した後にＡｇ層の表面に形成されたものであるので、酸化処理時にＡｇ層の表面に酸化膜が形成され難いことを理由とし、第１卑金属層（Ａｇ層）と第２卑金属層との接続抵抗を低減して両者の導通、並びに、外部電極を構成する層間の導通を良好に行うことができる。
【発明の効果】
【００１１】
本発明によれば、外部電極の形成工程において酸化膜除去のための研磨処理を不要にできるセラミック電子部品の製造方法と、外部電極を構成する層間の導通を良好に行えるセラミック電子部品を提供できる。
【００１２】
本発明の前記目的とそれ以外の目的と、構成特徴と、作用効果は、以下の説明と添付図面によって明らかとなる。
【発明を実施するための最良の形態】
【００１３】
［第１実施形態］
図１〜図３は本発明を積層型セラミックコンデンサに適用した第１実施形態を示す。図１は積層型セラミックコンデンサの斜視図、図２は図１の拡大縦断面図、図３は外部電極の形成工程を示すフロー図である。
【００１４】
この積層型セラミックコンデンサ１０は、直方体形状を成すセラミックチップ１１と、該セラミックチップ１１の長さ方向両端部に設けられた外部電極１２，１２とを備える。
【００１５】
セラミックチップ１１は、チタン酸バリウム等の誘電材料から成る誘電体層１１ａとＮｉ，Ｃｕ，Ｓｎ等の卑金属材料から成る内部電極層１１ｂとを交互に積み重ねた構成を有し、内部電極層１１ｂの端縁はセラミックチップ１１の相対する面（長さ方向の端面）に交互に露出している。因みに、前記の内部電極層１１ｂは請求範囲で言うところの「機能素子」に相当する。
【００１６】
各外部電極１２は、内部電極層１１ｂの露出端縁と導通する第１卑金属層１２ａと、第１卑金属層１２ａの表面に形成されたＡｇ層１２ｂと、Ａｇ層１２ｂの表面に形成された第２卑金属層１２ｃと、第２卑金属層１２ｃの表面に形成された第３卑金属層１２ｄとから構成されている。第１〜第３卑金属層１２ａ，１２ｃ，１２ｄはＮｉ，Ｃｕ，Ｓｎ等の卑金属材料から成る、
各外部電極１２の第１卑金属層１２ａはセラミックチップ１１との同時焼成により形成されたものであり、Ａｇ層１２ｂ，第２卑金属層１２ｃ及び第３卑金属層１２ｄは薄膜形成手法とペースト焼き付け手法の何れかによって形成されたものである。前記の薄膜形成手法には、電解メッキ，蒸着，スパッタリング，ＣＶＤ（化学気相メッキ）等が含まれる。また、第２卑金属層１２ｃは、Ａｇ層１２ｂが形成されたセラミックチップ１１を酸化処理した後にＡｇ層１２ｂの表面に形成されている。
【００１７】
以下に、前記積層型セラミックコンデンサ１０の製造方法を、内部電極層１１ｂをＮｉ、第１卑金属層１２ａをＮｉ、第２卑金属層１２ｃをＮｉ、第３卑金属層１２ｄをＳｎとした場合を例に挙げて説明する。
【００１８】
まず、チタン酸バリウム粉末及びバインダー等を含有するセラミックスラリーをＰＥＴ（ポリエチレンフタレート）等から成るフィルム上に所定の厚みで塗工してセラミックグリーンシートを得る。
【００１９】
次に、Ｎｉ粉末及びバインダー等を含有する導電ペーストをセラミックグリーンシート上に所定形状で印刷して未焼成内部電極層を得る。セラミックグリーンシートは複数個取りに対応した大きさを有するものであり、未焼成内部電極層は取り数に応じた数がマトリクス状に印刷される。
【００２０】
次に、未焼成内部電極層が印刷されたセラミックグリーンシートを積み重ねて熱圧着し、得られた積層体を所定位置及びサイズで分断して未焼成セラミックチップを得る。この未焼成セラミックチップの相対する面（長さ方向の端面）には未焼成内部電極層の端縁が交互に露出している。
【００２１】
次に、Ｎｉ粉末，バインダー及びチタン酸バリウム粉末等を含有する導電ペーストを未焼成セラミックチップの長さ方向の端面それぞれに塗布して未焼成第１卑金属層を形成する。ここのでチタン酸バリウム粉末は前記セラミックスラリーに含まれるチタン酸バリウム粉末と同一組成を有するものであり、含有量はＮｉ粉末に対して５〜３０重量％である。
【００２２】
次に、未焼成第１卑金属層が形成された未焼成セラミックチップを還元雰囲気下で約１２００℃の温度で焼成する。つまり、未焼成内部電極層を含む未焼成セラミックチップと未焼成第１卑金属層とは同時焼成され、これにより図１及び図２に示すセラミックチップ１１とＮｉ製の第１卑金属層１２ａが得られる（図３のステップＳ１１参照）。
【００２３】
次に、第１卑金属層１２ａが形成されたセラミックチップ１１に対してＡｇストライク浴で電解ストライクメッキを行い、第１卑金属層１２ａの表面にＡｇ層１２ｂを形成する（図３のステップＳ１２参照）。
【００２４】
次に、Ａｇ層１２ｂが形成された後のセラミックチップ１１を大気中等の酸化雰囲気下で７００℃〜８００℃の温度で酸化処理を行う（図３のステップＳ１３参照）。この酸化処理は積層型セラミックコンデンサ１０に所定の電気特性を得るためのステップである。この酸化処理は窒素等の不活性ガス中で行ってもよく、また、不活性ガス中の酸化処理と酸化雰囲気下の酸化処理を併用してもよい。
【００２５】
酸化処理後は、Ａｇ層１２ｂが形成されたセラミックチップ１１に対してＮｉ浴で電解メッキを行い、Ａｇ層１２ｂの表面にＮｉ製の第２卑金属層１２ｃを形成する（図３のステップＳ１４参照）。
【００２６】
次に、第２卑金属層１２ｃが形成されたセラミックチップ１１に対してＳｎ浴で電解メッキを行い、第２卑金属層１２ｃの表面にＳｎ製の第３卑金属層１２ｄを形成する（図３のステップＳ１５参照）。
【００２７】
このように、前述の積層型セラミックコンデンサの製造方法によれば、Ｎｉ製の第１卑金属層１２ａの表面にＡｇ層１２ｂを形成してからセラミックチップ１１を酸化処理することにより、酸化処理時にＮｉ製の第１卑金属層１２ａの表面に酸化膜が形成されることを防止できる。また、酸化処理時にＡｇ層１２ｂの表面には酸化膜が形成され難いので、従前のような酸化膜除去のための研磨処理を行う必要がない。つまり、外部電極１２の形成工程において酸化膜除去のための研磨処理を不要にし、且つ、該研磨処理を行うことにより発生する諸問題を未然に回避して、Ｎｉ製の第１卑金属層１２ａの表面（Ａｇ層１２ｂの表面）にＮｉ製の第２卑金属層１２ｃを良好な状態で形成することができ、その後の第３卑金属層１２ｄの形成も良好に行うことができる。
【００２８】
また、前述の積層型セラミックコンデンサによれば、Ｎｉ製の第２卑金属層１２ｃは、Ａｇ層１２ｂが形成されたセラミックチップ１１を酸化処理した後にＡｇ層１２ｂの表面に形成されたものであるので、酸化処理時にＡｇ層１２ｂの表面に酸化膜が形成され難いことを理由とし、Ｎｉ製の第１卑金属層１２ａ（Ａｇ層１２ｂ）とＮｉ製の第２卑金属層１２ｃとの接続抵抗を低減して両者の導通、並びに、外部電極２２を構成する層間の導通を良好に行うことができる。
【００２９】
尚、内部電極層１１ｂをＮｉ、第１卑金属層１２ａをＮｉ、第２卑金属層１２ｃをＮｉ、第３卑金属層１２ｄをＳｎとした場合を例に挙げて製造方法を説明したが、第１卑金属層１２ａをＮｉ以外の卑金属材料から形成し第２卑金属層１２ｃをＮｉ以外の卑金属材料から形成し第３卑金属層１２ｄをＳｎ以外の卑金属材料から形成した場合でも、前記同様の作用効果を得ることができる。
【００３０】
［第２実施形態］
図４〜図５は本発明を積層型セラミックコンデンサに適用した第２実施形態を示す。図４は積層型セラミックコンデンサの拡大縦断面図、図５は外部電極の形成工程を示すフロー図である。図４に示した積層型セラミックコンデンサの外観形状は図１に示したものと同様である。
【００３１】
この積層型セラミックコンデンサ２０は、直方体形状を成すセラミックチップ２１と、該セラミックチップ２１の長さ方向両端部に設けられた外部電極２２，２２とを備える。
【００３２】
セラミックチップ２１は、チタン酸バリウム等の誘電材料から成る誘電体層２１ａとＮｉ，Ｃｕ，Ｓｎ等の卑金属材料から成る内部電極層２１ｂとを交互に積み重ねた構成を有し、内部電極層２１ｂの端縁はセラミックチップ２１の相対する面（長さ方向の端面）に交互に露出している。因みに、前記の内部電極層２１ｂは請求範囲で言うところの「機能素子」に相当する。
【００３３】
各外部電極２２は、内部電極層２１ｂの露出端縁と導通する第１卑金属層２２ａと、第１卑金属層２２ａの表面に形成されたＡｇ層２２ｂと、Ａｇ層２２ｂの表面に形成された第２卑金属層２２ｃと、第２卑金属層２２ｃの表面に形成された第３卑金属層２２ｄと、第３卑金属層２２ｄの表面に形成された第４卑金属層２２ｅとから構成されている。第１〜第４卑金属層２２ａ，２２ｃ，２２ｄ，２２ｅはＮｉ，Ｃｕ，Ｓｎ等の卑金属材料から成る、
各外部電極２２の第１卑金属層２２ａはセラミックチップ２１との同時焼成により形成されたものであり、Ａｇ層２２ｂ，第２卑金属層２２ｃ，第３卑金属層２２ｄ及び第４卑金属層２２ｅは薄膜形成手法とペースト焼き付け手法の何れかによって形成されたものである。前記の薄膜形成手法には、電解メッキ，蒸着，スパッタリング，ＣＶＤ（化学気相メッキ）等が含まれる。また、第２卑金属層２２ｃは、Ａｇ層２２ｂが形成されたセラミックチップ２１を酸化処理した後にＡｇ層２２ｂの表面に形成されている。
【００３４】
以下に、前記積層型セラミックコンデンサ２０の製造方法を、内部電極層２１ｂをＮｉ、第１卑金属層２２ａをＮｉ、第２卑金属層２２ｃをＣｕ、第３卑金属層２２ｄをＮｉ、第４卑金属層２２ｅをＳｎとした場合を例に挙げて説明する。
【００３５】
まず、チタン酸バリウム粉末及びバインダー等を含有するセラミックスラリーをＰＥＴ（ポリエチレンフタレート）等から成るフィルム上に所定の厚みで塗工してセラミックグリーンシートを得る。
【００３６】
次に、Ｎｉ粉末及びバインダー等を含有する導電ペーストをセラミックグリーンシート上に所定形状で印刷して未焼成内部電極層を得る。セラミックグリーンシートは複数個取りに対応した大きさを有するものであり、未焼成内部電極層は取り数に応じた数がマトリクス状に印刷される。
【００３７】
次に、未焼成内部電極層が印刷されたセラミックグリーンシートを積み重ねて熱圧着し、得られた積層体を所定位置及びサイズで分断して未焼成セラミックチップを得る。この未焼成セラミックチップの相対する面（長さ方向の端面）には未焼成内部電極層の端縁が交互に露出している。
【００３８】
次に、Ｎｉ粉末，バインダー及びチタン酸バリウム粉末等を含有する導電ペーストを未焼成セラミックチップの長さ方向の端面それぞれに塗布して未焼成第１卑金属層を形成する。ここのでチタン酸バリウム粉末は前記セラミックスラリーに含まれるチタン酸バリウム粉末と同一組成を有するものであり、含有量はＮｉ粉末に対して５〜３０重量％である。
【００３９】
次に、未焼成第１卑金属層が形成された未焼成セラミックチップを還元雰囲気下で約１２００℃の温度で焼成する。つまり、未焼成内部電極層を含む未焼成セラミックチップと未焼成第１卑金属層とは同時焼成され、これにより図１及び図２に示すセラミックチップ１１とＮｉ製の第１卑金属層２２ａが得られる（図５のステップＳ２１参照）。
【００４０】
次に、第１卑金属層２２ａが形成されたセラミックチップ２１に対してＡｇストライク浴で電解ストライクメッキを行い、第１卑金属層２２ａの表面にＡｇ層２２ｂを形成する（図５のステップＳ２２参照）。
【００４１】
次に、Ａｇ層２２ｂが形成された後のセラミックチップ２１を大気中等の酸化雰囲気下で７００℃〜８００℃の温度で酸化処理を行う（図５のステップＳ２３参照）。この酸化処理は積層型セラミックコンデンサ２０に所定の電気特性を得るためのステップである。この酸化処理は窒素等の不活性ガス中で行ってもよく、また、不活性ガス中の酸化処理と酸化雰囲気下の酸化処理を併用してもよい。
【００４２】
酸化処理後は、Ａｇ層２２ｂが形成されたセラミックチップ２１に対してＣｕ浴で電解メッキを行い、Ａｇ層２２ｂの表面にＣｕ製の第２卑金属層２２ｃを形成する（図５のステップＳ２４参照）。
【００４３】
次に、第２卑金属層２２ｃが形成されたセラミックチップ２１に対してＮｉ浴で電解メッキを行い、第２卑金属層２２ｃの表面にＮｉ製の第３卑金属層２２ｄを形成する（図５のステップＳ２５参照）。
【００４４】
次に、第３卑金属層２２ｄが形成されたセラミックチップ２１に対してＳｎ浴で電解メッキを行い、第３卑金属層２２ｄの表面にＳｎ製の第４卑金属層２２ｅを形成する（図３のステップＳ２６参照）。
【００４５】
このように、前述の積層型セラミックコンデンサの製造方法によれば、Ｎｉ製の第１卑金属層２２ａの表面にＡｇ層２２ｂを形成してからセラミックチップ２１を酸化処理することにより、酸化処理時にＮｉ製の第１卑金属層２２ａの表面に酸化膜が形成されることを防止できる。また、酸化処理時にＡｇ層２２ｂの表面には酸化膜が形成され難いので、従前のような酸化膜除去のための研磨処理を行う必要がない。つまり、外部電極２２の形成工程において酸化膜除去のための研磨処理を不要にし、且つ、該研磨処理を行うことにより発生する諸問題を未然に回避して、Ｎｉ製の第１卑金属層２２ａの表面（Ａｇ層２２ｂの表面）にＣｕ製の第２卑金属層２２ｃを良好な状態で形成することができ、その後の第３卑金属層２２ｄ及び第４卑金属層２２ｅの形成も良好に行うことができる。
【００４６】
また、前述の積層型セラミックコンデンサによれば、Ｃｕ製の第２卑金属層２２ｃは、Ａｇ層２２ｂが形成されたセラミックチップ２１を酸化処理した後にＡｇ層２２ｂの表面に形成されたものであるので、酸化処理時にＡｇ層２２ｂの表面に酸化膜が形成され難いことを理由とし、Ｎｉ製の第１卑金属層２２ａ（Ａｇ層２２ｂ）とＣｕ製の第２卑金属層２２ｃとの接続抵抗を低減して両者の導通、並びに、外部電極２２を構成する層間の導通を良好に行うことができる。
【００４７】
尚、内部電極層２１ｂをＮｉ、第１卑金属層２２ａをＮｉ、第２卑金属層２２ｃをＣｕ、第３卑金属層２２ｄをＮｉ、第４卑金属層２２ｅをＳｎとした場合を例に挙げて製造方法を説明したが、第１卑金属層２２ａをＮｉ以外の卑金属材料から形成し第２卑金属層２２ｃをＣｕ以外の卑金属材料から形成し第３卑金属層２２ｄをＮｉ以外の卑金属材料から形成し第４卑金属層２２ｅをＳｎ以外の卑金属材料から形成した場合でも、前記同様の作用効果を得ることができる。
【００４８】
［他の実施形態］
前述の第１実施形態では外部電極１２として４層構造のものを示し、第２実施形態では外部電極として５層構造のものを示したが、外部電極は少なくとも第１卑金属層，Ａｇ層及び第２卑金属層の３層を有していれば前記同様の作用効果を得ることができる。
【００４９】
また、本発明は第１，第２実施形態に示した積層型セラミックコンデンサに限らず、他の機能素子を内蔵したセラミックチップの表面に該機能素子と導通する外部電極を形成して成るセラミック電子部品であって、且つ、セラミックチップの表面に機能素子と導通するように該セラミックチップとの同時焼成によって外部電極の第１層となる第１卑金属層を形成して成るセラミック電子部品に幅広く適用でき前記同様の作用効果を得ることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態を示す積層コンデンサの斜視図である。
【図２】図１に示した積層コンデンサの縦断面図である。
【図３】図１に示した積層コンデンサにおける外部電極の形成工程を示す図である。
【図４】本発明の第２実施形態を示す積層コンデンサの縦断面図である。
【図５】図４に示した積層コンデンサにおける外部電極の形成工程を示す図である。
【符号の説明】
【００５１】
１０…積層コンデンサ、１１…部品本体、１１ａ…誘電体層、１１ｂ…内部電極層、１２…外部電極、１２ａ…第１卑金属層、１２ｂ…Ａｇ層、１２ｃ…第２卑金属層、１２ｄ…第３卑金属層、２０…積層コンデンサ、２１…部品本体、２１ａ…誘電体層、２１ｂ…内部電極層、２２…外部電極、２２ａ…第１卑金属層、２２ｂ…Ａｇ層、２２ｃ…第２卑金属層、２２ｄ…第３卑金属層、２２ｅ…第４卑金属層。
【図１】
2006286771.tif 000003
【図２】
2006286771.tif 000004
【図３】
2006286771.tif 000005
【図４】
2006286771.tif 000006
【図５】
2006286771.tif 000007