(57)【要約】【課題】複数のパワー半導体素子を高速かつ同時に停止することにより、インバータ装置に含まれるパワー半導体素子の損傷を防止できる保護装置を提供する。【解決手段】インバータ装置１０では、保護装置１００の構成部品として、ＦＥＴ Ｑ１〜Ｑ６の各々に対応してひとつずつフォトカプラＰＣ１〜ＰＣ６が設けられる。フォトカプラＰＣ１の出力端子対Ｏ１は、対応するＦＥＴ Ｑ１を動作させるための駆動端子対（ここでは、ドレインおよびソース）と並列接続される（フォトカプラＰＣ２〜ＰＣ６も同様）。複数のフォトカプラＰＣ１〜ＰＣ６の入力端子対Ｉ１〜Ｉ６は並列接続されている。並列接続された入力端子対Ｉ１〜Ｉ６は、遮断信号ＳＳが与えられる遮断制御端子Ｔ１３１および遮断制御接地端子Ｔ１３２の対にも並列接続される。【選択図】図２
2006166676.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を複数含む電力制御装置に組み込まれた、前記電力制御装置の回路を保護するための保護装置であって、
前記半導体素子の各々に対応してひとつずつ設けられたフォトカプラと、
前記電力制御装置の動作を停止させるための遮断信号を、全ての前記フォトカプラに同時に与えるための供給経路となる電気的接続と、
を備え、
前記フォトカプラは入力端子対と出力端子対とを有し、
前記入力端子対に与えられた前記遮断信号に応答して、前記フォトカプラの発光部が発光し、かつ前記出力端子対が導通するとともに、
前記出力端子対が、対応する半導体素子の駆動端子対に並列接続され、前記入力端子対に前記遮断信号が与えられた場合に前記駆動端子対を短絡することを特徴とする保護装置。
【請求項２】
請求項１に記載の保護装置において、
前記電気的接続が、前記フォトカプラの前記入力端子対の全部または一部を並列接続することを特徴とする保護装置。
【請求項３】
請求項１に記載の保護装置において、
前記電気的接続が、前記フォトカプラの前記入力端子対の全部または一部を直列接続することを特徴とする保護装置。
【請求項４】
電力制御装置であって、
請求項１ないし請求項３のいずれかに記載の保護装置が組み込まれていることを特徴とする電力制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力制御装置の回路を保護するための保護装置およびこれに関連する技術に関する。
【背景技術】
【０００２】
従来より、ＭＯＳＦＥＴ（酸化金属皮膜電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等のパワー半導体素子を用いたインバータ装置等の電力制御装置が利用されている。当該インバータ装置は、電気鉄道車両や自動車の走行用動力モータへの電力供給等にも利用される。
【０００３】
一般に、当該インバータ装置は、複数のパワー半導体素子を含む。例えば、３相交流モータへ電力を供給するためのインバータ装置では、少なくとも６個のパワー半導体素子が用いられる。
【０００４】
一方、当該インバータ装置では、パワー半導体素子が過大電流等によって損傷する可能性があるので、パワー半導体素子を保護するための保護装置が組み込まれることが多い。特に、２００Ｖ〜３００Ｖを超えるような高電圧を用いるインバータ装置では、このような保護装置の役割は重要である。このため、様々な保護装置がインバータ装置に組み込まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の保護装置は、動作速度が十分でないため、過大電流等の異常発生時にインバータ装置に含まれるパワー半導体素子を保護できない場合もあった。また、従来の保護装置では、異常発生時に、インバータ装置に含まれる複数の半導体素子を同時停止することが困難であるので、パワー半導体素子を保護できない場合もあった。
【０００６】
本発明は、これらの問題を解決するためになされたもので、複数のパワー半導体素子を高速かつ同時に停止することにより、インバータ装置に含まれるパワー半導体素子の損傷を防止し、インバータ装置の回路を適切に保護する保護装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１の発明は、半導体素子を複数含む電力制御装置に組み込まれた、前記電力制御装置の回路を保護するための保護装置であって、前記半導体素子の各々に対応してひとつずつ設けられたフォトカプラと、前記電力制御装置の動作を停止させるための遮断信号を、全ての前記フォトカプラに同時に与えるための供給経路となる電気的接続とを備え、前記フォトカプラは入力端子対と出力端子対とを有し、前記入力端子対に与えられた前記遮断信号に応答して、前記フォトカプラの発光部が発光し、かつ前記出力端子対が導通するとともに、前記出力端子対が、対応する半導体素子の駆動端子対に並列接続され、前記入力端子対に前記遮断信号が与えられた場合に前記駆動端子対を短絡することを特徴とする。
【０００８】
請求項２の発明は、請求項１に記載の保護装置において、前記電気的接続が、前記フォトカプラの前記入力端子対の全部または一部を並列接続することを特徴とする。
【０００９】
請求項３の発明は、請求項１に記載の保護装置において、前記電気的接続が、前記フォトカプラの前記入力端子対の全部または一部を直列接続することを特徴とする。
【００１０】
請求項４の発明は、電力制御装置であって、請求項１ないし請求項３のいずれかに記載の保護装置が組み込まれていることを特徴とする。
【発明の効果】
【００１１】
請求項１ないし請求項４の発明によれば、遮断信号が与えられると、全てのフォトカプラの出力端子対が導通するので、全ての半導体素子の駆動端子対が短絡される。これにより、全ての半導体素子の動作が同時停止される。また、フォトカプラの応答は高速であるので、同時停止は高速に行われ、電力制御装置の回路を適切に保護可能である。
【発明を実施するための最良の形態】
【００１２】
＜第１実施形態＞
○全体概略構成；
図１は、第１実施形態に係るインバータ装置１０を含むモータ駆動装置１の全体概略構成を示す図である。
【００１３】
電力制御装置の一例である３相インバータ装置（以下では単に「インバータ装置」とも称する）１０は、制御装置１１から制御入力端子(U-H,V-H,W-H,U-L,V-L,W-L)Ｔ１０１〜Ｔ１０６へ与えられる制御信号ＣＳに応答して、電力出力端子(U-M,V-M,W-M)Ｔ１１１〜Ｔ１１３から３相交流モータ（以下では単に「モータ」とも称する）１３のＵ相１３１、Ｖ相１３２およびＷ相１３３へ駆動電力を供給する。制御信号ＣＳとしては、ＰＷＭ制御信号等の周知のインバータ制御信号を採用可能である。インバータ装置１０の電源端子(VCC,GND)Ｔ１２１〜Ｔ１２２には、直流電源の正極Ｐおよび負極Ｎが接続される。インバータ装置１０の動作電力は、当該直流電源から供給される。
【００１４】
さらに、インバータ装置１０は、異常検出装置１２から与えられた遮断信号ＳＳに応答して動作を停止し、モータ１３への駆動電力供給を停止する機能を有する。遮断信号ＳＳは、インバータ装置１０の遮断制御端子(ShutDown-Control)Ｔ１３１および遮断制御接地端子(ShutDown-GND)Ｔ１３２の間に与えられる。
【００１５】
異常検出装置１２は、インバータ装置１０またはモータ１３における異常を検出すると、遮断信号ＳＳを出力する。異常検出装置１２が検出する「異常」の具体的内容は制限されないが、過大電圧、過大電流および過熱等を例示可能である。
【００１６】
○インバータ装置の回路構成；
図２は、インバータ装置（インバータ回路）１０の主要部の回路構成を示す回路図である。
【００１７】
インバータ装置１０は、モータ１３のＵ相１３１、Ｖ相１３２およびＷ相１３３へ供給する駆動電力のスイッチングを行う、６個のＮチャネルＭＯＳＦＥＴ（以下では単に「ＦＥＴ」とも称する）Ｑ１〜Ｑ６を備える。ＦＥＴ Ｑ１〜Ｑ６には、逆電流による損傷を防止するためのフライホイールダイオードＦＤ１〜ＦＤ６が内蔵される。
【００１８】
ドレインが直流電源の正極Ｐに接続される３個のＦＥＴ Ｑ１，Ｑ３，Ｑ５は、インバータ装置１０におけるハイアーム側のパワー半導体スイッチング素子（以下では単に「スイッチング素子」とも称する）として機能する。一方、ソースが直流電源の負極Ｎに接続される３個のＦＥＴ Ｑ２，Ｑ４，Ｑ６は、インバータ装置１０におけるローアーム側のスイッチング素子として機能する。ＦＥＴ Ｑ１，Ｑ３，Ｑ５のソースは、それぞれ、ＦＥＴ Ｑ２，Ｑ４，Ｑ６のドレインと接続され、当該接続に係る接続点ＪＰ１〜ＪＰ３は電力出力端子Ｔ１１１〜Ｔ１１３に接続される。また、ＦＥＴ Ｑ１〜Ｑ６のゲートは、制御入力端子Ｔ１０１〜Ｔ１０６に接続される。
【００１９】
このような回路構成により、インバータ装置１０では、制御入力端子Ｔ１０１〜Ｔ１０６に与えられた制御信号ＣＳに起因する駆動信号がゲート・ソース間に与えられるのに応答してＦＥＴ Ｑ１〜Ｑ６のドレイン・ソース間の導通状態が変化し、モータ１３を回転させるための駆動電力が電力出力端子Ｔ１１１〜Ｔ１１３からモータ１３のＵ相１３１、Ｖ相１３２およびＷ相１３３へ供給される。
【００２０】
このようなインバータ装置１０では、異常発生時に全てのＦＥＴ Ｑ１〜Ｑ６の動作を高速にかつ同時に停止しなければ、ＦＥＴ Ｑ１〜Ｑ６の損傷が起こる場合がある。以下では、このような損傷を防止するために組み込まれた保護装置（保護回路）１００について説明する。
【００２１】
インバータ装置１０では、保護装置１００の構成部品として、ＦＥＴ Ｑ１〜Ｑ６の各々に対応してひとつづつフォトカプラＰＣ１〜ＰＣ６が設けられる。
【００２２】
フォトカプラＰＣ１〜ＰＣ６の入力端子対Ｉ１〜Ｉ６には、それぞれ、内蔵発光ダイオードＬＥＤ１〜ＬＥＤ６が内部接続される。フォトカプラＰＣ１〜ＰＣ６の出力端子対Ｏ１〜Ｏ６には、それぞれ、内蔵発光ダイオードＬＥＤ１〜ＬＥＤ６の発光を受光する内蔵フォトトランジスタＰＴ１〜ＰＴ６が内部接続される。フォトカプラＰＣ１〜ＰＣ６は、それぞれ、入力端子対Ｉ１〜Ｉ６に所定電圧値以上の電圧が与えられると、内蔵発光ダイオードＬＥＤ１〜ＬＥＤ６が発光して内蔵フォトトランジスタＰＴ１〜ＰＴ６のコレクタ・エミッタ間が導通状態となり、出力端子対Ｏ１〜Ｏ６間が導通する。また、フォトカプラＰＣ１〜ＰＣ６では、入力端子対Ｉ１〜Ｉ６と出力端子対Ｏ１〜Ｏ６との間は光学的に結合されており、電気的なアイソレーションが確保されている。
【００２３】
フォトカプラＰＣ１の出力端子対Ｏ１は、ＦＥＴ Ｑ１を駆動信号に応答して動作させるための駆動端子対（ここでは、ドレインおよびソース）と並列接続される。これにより、フォトカプラＰＣ１の内蔵フォトトランジスタＰＴ１のコレクタおよびエミッタが、それぞれ、ＦＥＴ Ｑ１のゲートおよびソースと接続されるので、フォトカプラＰＣ１の入力端子Ｉ１に所定電圧値以上の電圧が与えられると、ＦＥＴ Ｑ１のゲート・ソース間が短絡状態となり、ＦＥＴ Ｑ１は駆動信号に対する応答動作を停止し、ドレイン電流が遮断される。
【００２４】
なお、上述の説明では、フォトカプラＰＣ１と当該フォトカプラＰＣ１に対応するＦＥＴ Ｑ１との接続を説明したが、フォトカプラＰＣ１以外のフォトカプラＰＣ２〜ＰＣ６も、それぞれ、対応するＦＥＴ Ｑ２〜Ｑ６と同様に接続される。したがって、ＦＥＴ Ｑ２〜Ｑ６も、それぞれ、対応するフォトカプラＰＣ２〜ＰＣ６の入力端子対Ｉ２〜Ｉ６に所定電圧値以上の電圧が与えられると、ＦＥＴ Ｑ２〜Ｑ６のゲート・ソース間が短絡状態となり、ＦＥＴ Ｑ２〜Ｑ６は駆動信号に対する応答動作を停止し、ドレイン電流が遮断される。
【００２５】
保護装置１０では、これらの複数のフォトカプラＰＣ１〜ＰＣ６の入力端子対Ｉ１〜Ｉ６は並列接続されている。並列接続された入力端子対Ｉ１〜Ｉ６は、遮断信号ＳＳが与えられる遮断制御端子Ｔ１３１および遮断制御接地端子Ｔ１３２の対にも並列接続される。このような電気的接続ＥＣ１を経由して、遮断制御端子Ｔ１３１および遮断制御接地端子Ｔ１３２の対に遮断信号ＳＳが与えられると、当該遮断信号ＳＳが全てのフォトカプラＰＣ１〜ＰＣ６に同時に与えられ、全てのフォトカプラＰＣ１〜ＰＣ６の出力端子対Ｏ１〜Ｏ６が導通するので、全てのＦＥＴ Ｑ１〜Ｑ６の駆動端子対が短絡される。これにより、全てのＦＥＴ Ｑ１〜Ｑ６の動作が同時停止される。また、フォトカプラＰＣ１〜ＰＣ６の応答は高速であるので、同時停止は高速に行われ、ＦＥＴ Ｑ１〜Ｑ６は確実に保護される。
【００２６】
上述のフォトカプラＰＣ１〜ＰＣ６および電気的接続ＥＣ１によって実現される保護装置１００によって、インバータ装置１０に含まれるＦＥＴ Ｑ１〜Ｑ６の損傷が防止される。
【００２７】
＜第２実施形態＞
第２実施形態のインバータ装置２０は、第１実施形態のインバータ装置１０と類似の構成を有する。このため、図１についての説明は、インバータ装置２０についても当てはまる。しかし、インバータ装置２０は、フォトカプラの入力端子対の電気的接続のみがインバータ装置１０と異なる。なお、以下の説明では、第１実施形態と同等の構成には同じ参照符号を与えるとともに、同等の構成についての重複説明は省略する。
【００２８】
＜インバータ装置の回路構成＞
図３は、インバータ装置（インバータ回路）２０の主要部の回路構成を示す回路図である。
【００２９】
インバータ装置２０に組み込まれた保護装置２００は、インバータ装置２０と同様に６個のフォトカプラＰＣ１〜ＰＣ６を備える。これらの複数のフォトカプラＰＣ１〜ＰＣ６の入力端子対Ｉ１〜Ｉ６は直列接続されている。直列接続された入力端子対Ｉ１〜Ｉ６は、遮断信号ＳＳが与えられる遮断制御端子Ｔ１３１および遮断制御接地端子Ｔ１３２の対にも並列接続される。このような電気的接続ＥＣ２を経由して、遮断制御端子Ｔ１３１および遮断制御接地端子Ｔ１３２の対に遮断信号ＳＳが与えられると、当該遮断信号ＳＳが全てのフォトカプラＰＣ１〜ＰＣ６に同時に与えられ、全てのフォトカプラＰＣ１〜ＰＣ６の出力端子対Ｏ１〜Ｏ６が導通するので、全てのＦＥＴ Ｑ１〜Ｑ６の駆動端子対が短絡される。これにより、全てのＦＥＴ Ｑ１〜Ｑ６の動作が同時停止される。また、フォトカプラＰＣ１〜ＰＣ６の応答は高速であるので、同時停止は高速に行われ、ＦＥＴ Ｑ１〜Ｑ６は確実に保護される。
【００３０】
上述のフォトカプラＰＣ１〜ＰＣ６および電気的接続ＥＣ２によって実現される保護装置２００によって、インバータ装置２０に含まれるＦＥＴ Ｑ１〜Ｑ６の損傷が防止される。
【００３１】
なお、インバータ装置２０では、遮断信号ＳＳに要される電圧値は、フォトカプラＰＣ１〜ＰＣ６の内蔵発光ダイオードＬＥＤ１〜ＬＥＤ６の発光時の入力端子対Ｉ１〜Ｉ６間の順方向電圧値に、フォトカプラＰＣ１〜ＰＣ６の個数を乗じた値となる。
【００３２】
＜変形例＞
第１実施形態および第２実施形態では、電力制御装置の一例としてモータ制御用のインバータ装置を例示したが、電力制御装置は電源制御、照明制御および電熱制御等に係るものであってもよい。
【００３３】
第１実施形態および第２実施形態では、スイッチング素子がＦＥＴである場合を示したが、スイッチング素子がＩＧＢＴやバイポーラトランジスタであってもよい。
【００３４】
第１実施形態および第２実施形態では、インバータ装置１０の相数が３相である場合を示したが、インバータ装置１０の相数は適宜増減可能である。また、パラレル接続されたスイッチング素子を用いることも制限されない。したがって、インバータ装置１０が含むスイッチング素子の数は６個に限られない。
【００３５】
第１実施形態では全てのフォトカプラの入力端子対が並列接続される場合を例示し、第２実施形態では全てのフォトカプラの入力端子対が直列接続される場合を例示したが、並列接続および直列接続を混在させてもよい。この場合、一部のフォトカプラの入力端子対が並列接続され、別の一部のフォトカプラの入力端子対間が直列接続される。
【図面の簡単な説明】
【００３６】
【図１】第１実施形態に係るインバータ装置１０を含むモータ駆動装置１の全体概略構成を示す図である。
【図２】インバータ装置（インバータ回路）１０の主要部の回路構成を示す回路図である。
【図３】インバータ装置（インバータ回路）２０の主要部の回路構成を示す回路図である。
【符号の説明】
【００３７】
１  モータ駆動装置
１０，２０  インバータ装置（インバータ回路）
１３  ３相交流モータ
１００，２００  保護装置（保護回路）
Ｑ１〜Ｑ６  ＮチャネルＭＯＳＦＥＴ
ＰＣ１〜ＰＣ６  フォトカプラ
Ｉ１〜Ｉ６  入力端子対
Ｏ１〜Ｏ６  出力端子対
ＥＣ１，ＥＣ２  電気的接続
【図１】
2006166676.tif 000003
【図２】
2006166676.tif 000004
【図３】
2006166676.tif 000005