(57)【要約】【課題】  特性や信頼性に優れた絶縁膜を有する半導体装置の製造方法を提供する。【解決手段】  下地領域１０等上にシリコン酸化物を主成分として含む第１の絶縁膜１８を形成する工程と、第１の絶縁膜に水を付着させる工程と、水が付着した第１の絶縁膜上にシリコンを含有した重合体を含む重合体溶液層１９を形成する工程と、重合体溶液層からシリコン酸化物を主成分として含む第２の絶縁膜を生成する工程と、を備え、第２の絶縁膜を生成する工程は、重合体と第１の絶縁膜に付着した水との反応によってシリコン酸化物を生成する工程を含む。【選択図】      図１１
2006344659.tif 000002
【特許請求の範囲】
【請求項１】
下地領域上にシリコン酸化物を主成分として含む第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に水を付着させる工程と、
前記水が付着した第１の絶縁膜上にシリコンを含有した重合体を含む重合体溶液層を形成する工程と、
前記重合体溶液層からシリコン酸化物を主成分として含む第２の絶縁膜を生成する工程と、
を備え、
前記第２の絶縁膜を生成する工程は、前記重合体と前記第１の絶縁膜に付着した水との反応によってシリコン酸化物を生成する工程を含む
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記下地領域は溝を有し、
前記第１の絶縁膜は前記溝に基づく凹部を有し、
前記第２の絶縁膜は前記凹部を埋める
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコン酸化物を生成する工程は、前記第１の絶縁膜の近傍にシリコン酸化物を含んだ粒状部を生成する工程を含む
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜は、前記第１の絶縁膜と前記第２の絶縁膜との境界近傍の第１の部分と、前記第１の部分以外の第２の部分とを有し、
前記第１の部分の炭素濃度は前記第２の部分の炭素濃度よりも高い
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
下地領域と、
前記下地領域上に形成され、シリコン酸化物を主成分として含む第１の絶縁膜と、
前記第１の絶縁膜上に形成され、シリコン酸化物を主成分として含む第２の絶縁膜と、
を備え、
前記第２の絶縁膜は、前記第１の絶縁膜の近傍にシリコン酸化物を含んだ粒状部を有する
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、素子分離溝を絶縁膜で確実に埋めることが難しくなってきている。このような問題に対して、過水素化シラザン重合体（以下、ポリシラザンと言う）を用いた方法が提案されている（例えば、特許文献１参照）。ポリシラザン溶液を塗布した後、ベーク処理、キュア処理及びデンシファイ処理等を行うことにより、シリコン酸化膜（ＳｉＯ2 膜）が得られる。
【０００３】
また、ＣＶＤ（chemical vapor deposition）法によって形成されたシリコン酸化膜（以下、便宜上、ＣＶＤシリコン酸化膜という）とポリシラザンから得られたシリコン酸化膜（以下、便宜上、ポリシラザンシリコン酸化膜という）との積層膜を用いることも考えられる。しかしながら、この場合には、ポリシラザン膜が十分にＳｉＯ2 膜に転化されないために、以下のような問題が生じる。
【０００４】
ポリシラザンシリコン酸化膜は、ＣＶＤシリコン酸化膜に比べてエッチングレートが速い。そのため、ＣＶＤシリコン酸化膜とポリシラザンシリコン酸化膜との積層膜をエッチングする際に、ポリシラザンシリコン酸化膜のエッチングが速く進み、所望のエッチング形状が得られない。このように、エッチングの制御性が悪いため、パターンに依存してエッチング量にばらつきが生じるといった問題が生じる。
【０００５】
また、ポリシラザンシリコン酸化膜では、キュア処理やデンシファイ処理といった高温熱処理における膜収縮が大きいため、大きなストレスが生する。そのため、膜剥がれが生じやすく、歩留まり低下の大きな要因となる。
【０００６】
また、ポリシラザン溶液に含まれる炭素が膜内に残留し、半導体装置の特性に悪影響を与える。具体的には、素子分離溝の側面や底面に炭素がパイルアップして空間電荷を形成し、トランジスタのフィールド反転電圧のシフト量（ΔＶfb）が大きく変動するといった問題が生じる。
【０００７】
このように、ＣＶＤシリコン酸化膜とポリシラザンシリコン酸化膜との積層膜では、ポリシラザン膜が十分にＳｉＯ2 膜に転化されないために、エッチングの制御性が悪いといった問題や、大きなストレスが生じるといった問題があった。そのため、特性や信頼性に優れた絶縁膜を形成することが困難であった。
【特許文献１】特開２００３−２５８０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、特性や信頼性に優れた絶縁膜を有する半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の第１の視点に係る半導体装置の製造方法は、下地領域上にシリコン酸化物を主成分として含む第１の絶縁膜を形成する工程と、前記第１の絶縁膜に水を付着させる工程と、前記水が付着した第１の絶縁膜上にシリコンを含有した重合体を含む重合体溶液層を形成する工程と、前記重合体溶液層からシリコン酸化物を主成分として含む第２の絶縁膜を生成する工程と、を備え、前記第２の絶縁膜を生成する工程は、前記重合体と前記第１の絶縁膜に付着した水との反応によってシリコン酸化物を生成する工程を含むことを特徴とする。
【００１０】
本発明の第２の視点に係る半導体装置は、下地領域と、前記下地領域上に形成され、シリコン酸化物を主成分として含む第１の絶縁膜と、前記第１の絶縁膜上に形成され、シリコン酸化物を主成分として含む第２の絶縁膜と、を備え、前記第２の絶縁膜は、前記第１の絶縁膜の近傍にシリコン酸化物を含んだ粒状部を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、第１の絶縁膜に水を付着させておくことにより、シリコンを含有した重合体を十分にシリコン酸化物に転化させることが可能となり、特性や信頼性に優れた絶縁膜を有する半導体装置を得ることが可能となる。
【００１２】
また、本発明によれば、シリコン酸化物を含んだ粒状部により、第１の絶縁膜と第２の絶縁膜との境界近傍におけるストレスを緩和することが可能であり、特性や信頼性に優れた絶縁膜を有する半導体装置を得ることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態を図面を参照して説明する。本実施形態では、電気的に消去可能な不揮発性半導体記憶装置であるＮＡＮＤ型フラッシュメモリを例に説明する。
【００１４】
図１は、本実施形態に係るＮＡＮＤ型フラッシュメモリの概略構成を模式的に示した平面図である（ただし、ビット線は図示していない）。図２は、図１に示した構成の等価回路図である。
【００１５】
図１及び図２に示すように、各ＮＡＮＤセルユニットは、選択トランジスタＳ１及びＳ２間に、直列接続されたメモリセルＭ１〜Ｍ８を設けた構成となっている。選択トランジスタＳ１及びＳ２には選択ゲート線ＳＧ１及びＳＧ２が接続されており、メモリセルＭ１〜Ｍ８にはコントロールゲート線（ワード線）ＣＧ１〜ＣＧ８が接続されている。また、各選択トランジスタＳ１には、ビット線ＢＬ１及びＢＬ２が接続されている。なお、ここではメモリセルが８個の場合について示したが、メモリセルの数は８個に限定されるものではない。
【００１６】
図３は図１のＡ−Ａ’に沿った断面図（ワード線方向の断面図）であり、図４は図１のＢ−Ｂ’に沿った断面図（ビット線方向の断面図）である。
【００１７】
図３及び図４に示すように、シリコン基板（半導体基板）１０上に選択トランジスタＳ１及びＳ２並びにメモリセルＭ１〜Ｍ８が形成されている。
【００１８】
各メモリセルＭ１〜Ｍ８は、シリコン基板１０上に形成されたトンネル絶縁膜（第１のゲート絶縁膜）１１と、ポリシリコン膜１２ａ及び１２ｂで形成されたフローティングゲート電極膜（第１のゲート電極膜）１２と、ＯＮＯ（oxide / nitride / oxide）膜で形成された電極間絶縁膜（第２のゲート絶縁膜）２２と、コントロールゲート電極膜（第２のゲート電極膜）２３とを備えている。各選択トランジスタＳ１及びＳ２は、シリコン基板１０上に形成されたゲート絶縁膜１１と、ポリシリコン膜１２ａ、１２ｂ及びコントロールゲート電極膜２３で形成されたゲート電極とを備えている。選択トランジスタＳ１及びＳ２並びにメモリセルＭ１〜Ｍ８の側壁には、側壁スペーサ２４が形成されている。また、ビット線方向で隣接したメモリセル間には、ソース／ドレイン拡散層２５が形成されている。
【００１９】
ワード線方向で隣接したＮＡＮＤセルユニット間には、シリコン酸化物を主成分として含む素子分離絶縁部が形成されている。この素子分離絶縁部は、ＣＶＤ法によって形成されたシリコン酸化膜（ＣＶＤシリコン酸化膜：第１の絶縁膜）１８と、過水素化シラザン重合体（ポリシラザン）から得られたシリコン酸化膜（ポリシラザンシリコン酸化膜：第２の絶縁膜）１９ｂとで形成されている。図５に示すように、ＣＶＤシリコン酸化膜１８とポリシラザンシリコン酸化膜１９ｂとの境界３０の近傍において、ポリシラザンシリコン酸化膜１９ｂはシリコン酸化物で形成された粒状部２１を有している。この粒状部２１は炭素を含有しており、粒状部２１の炭素濃度は、ポリシラザンシリコン酸化膜１９ｂの粒状部２１以外の部分の炭素濃度よりも高くなっている。言い換えると、ポリシラザンシリコン酸化膜１９ｂでは、ＣＶＤシリコン酸化膜１８とポリシラザンシリコン酸化膜１９ｂとの境界近傍の部分の炭素濃度が、他の部分の炭素濃度よりも高くなっている。
【００２０】
選択トランジスタ及びメモリセル等は層間絶縁膜２６で覆われている。また、シリコン基板１０の表面領域には高濃度拡散層２７が形成されており、高濃度拡散層２７にはコンタクトプラグ２８を介してビット線２９が接続されている。
【００２１】
以下、上述したＮＡＮＤ型フラッシュメモリの製造方法を、図６〜図１８を参照して説明する。なお、図６〜図１８は、図１のＡ−Ａ’に沿った断面に対応する。
【００２２】
まず、図６に示すように、シリコン基板（半導体基板）１０上に、トンネル絶縁膜１１として、厚さ１０ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）を形成する。続いて、トンネル絶縁膜１１上に、フローティングゲート電極膜１２として、総厚１５０ｎｍ程度のポリシリコン膜１２ａ及び１２ｂを形成する。さらに、ポリシリコン膜１２ｂ上に、厚さ１００ｎｍ程度のパッド用のシリコン窒化膜（Ｓｉ3Ｎ4 膜）１４を形成する。その後、図７に示すように、シリコン窒化膜１４上に、マスク膜１５を形成する。
【００２３】
次に、図８に示すように、マスク膜１５をパターニングした後、パターニングされたマスク膜１５をマスクとして用い、シリコン窒化膜１４、フローティングゲート電極膜１２、トンネル絶縁膜１１及びシリコン基板１０を、ＲＩＥ（reactive ion etching）法によってパターニングする。これにより、深さ４５０ｎｍ程度のＳＴＩ（shallow trench isolation）用の素子分離溝１６が形成される。
【００２４】
なお、図示はしないが、図８の工程の後、素子分離溝１６の表面を通常の熱酸化法によって酸化して、厚さ３ｎｍ程度の熱酸化膜を形成してもよい。この熱酸化膜により、トンネル絶縁膜１１のエッジの露出部を保護することができる。また、ラジカル酸化法によって素子分離溝１６の表面に酸化膜を形成してもよい。ラジカル酸化を用いることにより、シリコンの面方位に依存しない均一な酸化膜を形成することが可能である。また、シリコン窒化膜１４の側面をわずかに酸化しておいてもよい。
【００２５】
次に、図９に示すように、図８の工程で得られた下地領域上に、ＨＤＰ（high density plasma）−ＣＶＤ（chemical vapor deposition）法により、ＣＶＤシリコン酸化膜（第１の絶縁膜）１８を堆積する。このとき、素子分離溝１６はＣＶＤシリコン酸化膜１８によって完全には埋められず、ＣＶＤシリコン酸化膜１８は素子分離溝１６に基づく凹部１７を有している。シリコン基板１０とトンネル絶縁膜１１との界面から凹部１７の底面までの高さは、例えば８０ｎｍ程度以上となるようにする。
【００２６】
次に、図１０に示すように、ＣＶＤシリコン酸化膜１８の表面に水を付着させ、水層２０を形成する。例えば、以下のようにして水層２０を形成する。まず、図９に示した構造を有する基板を冷蔵庫に入れて冷却状態に維持する。例えば、冷却温度は−５℃とし、冷却時間は１５分以上とする。その後、冷却された基板を冷蔵庫から取り出し、冷却状態から解放する。例えば、基板を冷蔵庫から取り出した後、温度２０℃、湿度６０％に制御されたキャリアボックス等に１０分程度保持する。これにより、ＣＶＤシリコン酸化膜１８の表面は結露し、水層２０が形成される。なお、クライオポンプや液体窒素等を用いた冷却プレートによって、基板を冷却してもよい。
【００２７】
次に、図１１に示すように、水が付着したＣＶＤシリコン酸化膜１８上に、シリコンを含有した重合体を含む重合体溶液層として、過水素化シラザン重合体溶液層（ポリシラザン溶液層）１９を形成する。具体的には、ＣＶＤシリコン酸化膜１８上にポリシラザン溶液を、平坦面上での厚さが６００ｎｍとなるように、スピンコーティングによって塗布する。
【００２８】
次に、図１２に示すように、ベーク処理によってポリシラザン溶液層１９に含まれる溶媒を揮発させて、過水素化シラザン重合体膜（ポリシラザン膜）１９ａを形成する。ベーク処理の条件は、例えば８０〜１５０℃で３分間とする。ＣＶＤシリコン酸化膜１８の凹部１７は、ポリシラザン膜１９ａによって完全に埋められる。
【００２９】
さらに、ポリシラザン膜１９ａが形成された基板を、例えば室温で１時間以上放置しておく。その結果、ＣＶＤシリコン酸化膜１８とポリシラザン膜１９ａとの境界３０の近傍において、ポリシラザンと水との反応によってシリコン酸化物が生成される。すなわち、ポリシラザンは水と極めて容易に反応するため、ポリシラザンの自己架橋性に基づき、ポリシラザンがシリコン酸化物（ＳｉＯ2 ）に転化する。ポリシラザンのシリコン酸化物への転化は、ベーク処理前からすでに始まっているが、基板を室温に維持しておくことにより、ポリシラザンのシリコン酸化物への転化がより一層促進される。なお、ポリシラザン膜１９ａ中には、溶媒であるジブチルエーテルの一部が残存しているが、ジブチルエーテルは疎水性であるため水と混ざることはない。
【００３０】
上述したシリコン酸化物が生成されるときに、ＣＶＤシリコン酸化膜１８とポリシラザン膜１９ａとの境界３０の近傍に、シリコン酸化物を含んだ粒状部が形成される。この粒状部には、ポリシラザン溶液層１９の溶媒に含有された炭素が捕獲されている。すなわち、ポリシラザン溶液層１９に含有された炭素を捕獲しながら粒状部が生成される。その結果、ＣＶＤシリコン酸化膜１８とポリシラザン膜１９ａとの境界近傍の領域では、他の領域よりも炭素濃度が高くなる。以下、上述した現象について説明する。
【００３１】
図１９のＳＥＭ写真に示されるように、シリコン基板上にポリシラザン溶液を塗布したときに、シリコン基板表面に水が存在すると、シリコン基板表面にゲル状の異物が形成される。
【００３２】
図２０は、図１９に示したシリコンウェハの表面領域に対するＳＥＭ−ＥＤＸ分析結果を示した図である。図２０（ａ）は異物位置（位置Ａ）での分析結果、図２０（ｂ）は異物近傍（位置Ｂ）での分析結果、図２０（ｃ）は異物遠方（background）での分析結果である。図２０（ａ）の異物位置では、図２０（ｃ）に比べて、炭素（Ｃ）のピークが極めて大きくなっている。一方、図２０（ｂ）の異物近傍では、図２０（ｃ）に比べて、炭素（Ｃ）のピークが小さくなっている。これは、異物近傍の炭素を捕獲しながら、異物が形成されることを示している。このような異物に基づいてシリコン酸化物を含んだ粒状部が形成されると考えられる。
【００３３】
以上のことからわかるように、ＣＶＤシリコン酸化膜の表面に予め水を付着させておけば、ポリシラザンと水との反応によって粒状部が生成される際に、ポリシラザン溶液に含有されていた炭素を捕獲することができる。すなわち、ＣＶＤシリコン酸化膜とポリシラザン膜との境界近傍に炭素を集めることが可能である。したがって、素子分離溝の側面や底面にパイルアップした炭素によって空間電荷が形成され、トランジスタのフィールド反転電圧のシフト量（ΔＶfb）が大きく変動する、といった問題を防止することが可能である。
【００３４】
図２１は、導電性シリコン基板上に絶縁膜を形成し、絶縁膜上にポリシリコン電極を形成した各種ＭＩＳキャパシタについてのＣ−Ｖ特性の評価結果を示した図である。試料Ａ（比較例）及び試料Ｂ（本実施形態）は、絶縁膜として、ＨＤＰ−ＣＶＤシリコン酸化膜（厚さ１７０ｎｍ）及びポリシラザンシリコン酸化膜（厚さ４００ｎｍ）の積層膜を用いた場合である。ただし、試料量ＡはＨＤＰ−ＣＶＤシリコン酸化膜に対して結露処理を行わなかった場合、試料量ＢはＨＤＰ−ＣＶＤシリコン酸化膜対して結露処理を行った場合である。試料Ｃは、絶縁膜として厚さ５７０ｎｍのＨＤＰ−ＣＶＤシリコン酸化膜の単層膜を用いた場合である。図２１に示すように、本実施形態の試料（試料Ｂ）は、比較例の試料（試料Ａ）に比べて、フラットバンド電圧のシフト量ΔＶfb及びΔＶfbのばらつきが大幅に改善されており、ＨＤＰ−ＣＶＤシリコン酸化膜の単層膜（試料Ｃ）の特性に近づいていることがわかる。
【００３５】
また、シリコン基板の表面にＨＤＰ−ＣＶＤシリコン酸化膜を形成し、ＨＤＰ−ＣＶＤシリコン酸化膜に結露処理を行った後、厚さ６００ｎｍのポリシラザンシリコン酸化膜を形成した試料を作成した。この試料について、ＳＩＭＳ（secondary ion mass spectroscopy）分析を行った。その結果、ＨＤＰ−ＣＶＤシリコン酸化膜とポリシラザンシリコン酸化膜との界面に、従来は見られなかった炭素ピークが確認された。
【００３６】
以上のことからわかるように、ＣＶＤシリコン酸化膜表面への水の付着処理（結露処理）を行っておくことにより、ＣＶＤシリコン酸化膜とポリシラザンシリコン酸化膜との境界に効果的に炭素を集めることが可能である。
【００３７】
図１２の工程の後、図１３に示すように、キュア処理を行う。このキュア処理により、ポリシラザン膜１９ａはポリシラザンシリコン酸化膜１９ｂに変化する。具体的には、水蒸気雰囲気下において高温熱処理を行う。この熱処理により、
(ＳｉＨ2ＮＨ)n ＋ ２ｎＯ → ｎＳｉＯ2 ＋ ｎＮＨ3
という反応が生じる。すなわち、ポリシラザンが水蒸気（Ｈ2Ｏ＋Ｏ2）の分解によって生じる酸素（Ｏ）と反応し、ＳｉＯ2（シリコン酸化物：シリカ）とＮＨ3（アンモニア）が生成される。なお、素子領域の表面は、シリコン窒化膜１４によって覆われているため、酸化されない。
【００３８】
上記キュア処理において、ポリシラザンのシリコン酸化物への転化は、ポリシラザン膜１９ａの表面側から進行する他、ＣＶＤシリコン酸化膜１８の表面への結露処理を予め行っているため、ＣＶＤシリコン酸化膜１８とポリシラザン膜１９ａとの境界側からも進行する。したがって、ポリシラザンを十分にシリコン酸化物に転化させることが可能である。例えば、温度８５０℃の水蒸気雰囲気中での燃焼酸化を３０分程度行うことにより、ポリシラザンを十分にシリコン酸化物に転化させることが可能である。
【００３９】
図２２は、キュア処理による膜収縮率の測定結果を示した図である。従来技術の方法（結露処理なし）では、キュア処理による膜収縮率は１０％程度であるのに対して、本実施形態の方法（結露処理あり）では、キュア処理による膜収縮は５〜６％程度である。結露処理を行わない従来の方法では、ポリシラザン膜中に存在するポリシラザンの低分子成分が、キュア処理の際に容易に揮発するため、膜収縮率が大きくなる。本実施形態の方法では、水の存在によってキュア処理前にポリシラザンの架橋反応が進行するため、キュア処理時にポリシラザンの低分子成分が離脱し難い状態になっていると考えられる。このように、キュア処理による膜収縮率が小さいため、従来に比べてキュア処理の際のストレスを緩和することが可能であり、膜剥がれ等を防止することができる。
【００４０】
また、本実施形態では、先に述べたように、水の存在によってシリコン酸化物を含んだ粒状部が形成されている。したがって、この粒状部によって膜収縮の際のストレスを吸収することができる。したがって、この点においても、キュア処理の際のストレスを緩和することが可能である。さらに、キュア処理を行った後も、粒状部によって内部ストレスを緩和することが可能であり、膜剥がれ等を防止することが可能である。
【００４１】
図２３は、キュア処理を行った試料について、フッ酸（ＨＦ）系のエッチング液によってウェットエッチングを行ったときの、素子分離溝付近のエッチング量のばらつきを、ボックスプロットによって示した図である。従来技術の方法（結露処理なし）に比べて、本実施形態の方法（結露処理あり）では、エッチング量のばらつきが大幅に低減していることがわかる。本実施形態の方法では、キュア処理の際に、ポリシラザン膜の上側及び下側の双方から酸化が進行する。そのため、ポリシラザンが一様にシリコン酸化物に転化し、エッチング量のばらつきが低減したと考えられる。
【００４２】
図１３の工程の後、図１４に示すように、キュア処理が行われたポリシラザンシリコン酸化膜１９ｂに対して、デンシファイ処理を行う。例えば、酸化性ガス雰囲気又は不活性ガス雰囲気において８５０℃程度の熱処理を行うことで、ポリシラザンシリコン酸化膜１９ｂに残留しているＮＨ3 やＨ2Ｏが放出され、より密度の高いシリコン酸化膜が得られる。また、ＣＶＤシリコン酸化膜１８も同時にデンシファイされる。このときも、素子領域の表面は、シリコン窒化膜１４によって覆われているため、酸化されない。なお、デンシファイ処理は、通常の炉を用いて行ってもよいし、ＲＴＡ（rapid thermal annealing）によって行ってもよい。ＲＴＡを用いる場合には、例えば９００℃で２０秒程度の熱処理を行う。
【００４３】
なお、上述したキュア処理やデンシファイ処理では、一般に８５０℃を越える温度で長時間の熱処理を行うことはできない。これは、そのような条件で熱処理行うと、トンネル酸化膜の端部にバーズビークが生じるためである。すなわち、ポリシラザンをシリコン酸化物に転化する際の熱処理温度には制限がある。したがって、従来の方法では、ポリシラザン膜を十分に酸化シリコン膜に変化させることができず、ＣＶＤシリコン酸化膜１８に比べて、ポリシラザンシリコン酸化膜１９ｂのエッチングレートが大きくなってしまう。本実施形態の方法では、ポリシラザン膜の上側及び下側の双方から酸化が進行するため、ポリシラザン膜を十分にシリコン酸化物膜に転化することができ、ポリシラザンシリコン酸化膜１９ｂのエッチングレートをＣＶＤシリコン酸化膜１８のエッチングレートに近づけることができる。
【００４４】
また、ポリシラザン膜をシリコン酸化物膜に転化する際、一般に素子分離溝の溝幅に依存して酸化剤の侵入深さが変わる。従来の方法では、ポリシラザン膜の上側からのみ酸化を行うため、素子分離溝内の絶縁膜の膜質はパターン幅依存性を有していた。本実施形態の方法では、ポリシラザン膜の上側及び下側の双方から酸化が進行するため、パターン幅に依存せずに均質な絶縁膜を素子分離溝内に形成することができる。
【００４５】
図１４の工程の後、図１５に示すように、ＣＶＤシリコン酸化膜１８及びポリシラザンシリコン酸化膜１９ｂを、ＣＭＰ（chemical mechanical polishing）によって平坦化する。ＣＭＰでは、シリコン窒化膜１４がストッパーとして機能する。コロイダルシリカをベースとした研磨剤を用いてＣＭＰを行うことで、ＣＶＤシリコン酸化膜１８及びポリシラザンシリコン酸化膜１９ｂの研磨レートに対するシリコン窒化膜１４の研磨レートの比を、５０以上とすることができる。
【００４６】
次に、図１６に示すように、フッ酸（ＨＦ）系のエッチング液によって、ＣＶＤシリコン酸化膜１８及びポリシラザンシリコン酸化膜１９ｂのエッチバックを行う。
【００４７】
すでに述べたように、従来の方法では、ポリシラザン膜を十分に酸化シリコン膜に転化させることができないため、ＣＶＤシリコン酸化膜１８に比べて、ポリシラザンシリコン酸化膜１９ｂのエッチングレートが大きくなってしまう。そのため、均一なエッチバック処理を行うことができず、素子分離溝の側壁に沿ってＣＶＤシリコン酸化膜１８が残るといった問題や、エッチバック深さにばらつきが生じるといった問題があった。
【００４８】
本実施形態の方法では、ポリシラザン膜を十分にシリコン酸化膜に転化することができ、ポリシラザンシリコン酸化膜１９ｂのエッチングレートをＣＶＤシリコン酸化膜１８のエッチングレートに近づけることができる。例えば、エッチングレート比を１．５以下にすることができる。したがって、均一なエッチバック処理を行うことができ、素子分離溝内に所望の均一な高さで、ＣＶＤシリコン酸化膜１８及びポリシラザンシリコン酸化膜１９ｂを残すことができる。
【００４９】
次に、図１７に示すように、ホットリン酸をエッチング液として用いて、シリコン窒化膜１４を除去する。
【００５０】
次に、図１８に示すように、フローティングゲート電極膜１２の表面並びにＣＶＤシリコン酸化膜１８及びポリシラザンシリコン酸化膜１９ｂで形成された素子分離部の表面に、ＯＮＯ膜で形成された電極間絶縁膜２２を形成する。続いて、電極間絶縁膜２２上に、コントロールゲート電極膜２３を形成する。さらに、トンネル絶縁膜１１、フローティングゲート電極膜１２、電極間絶縁膜２２及びコントロールゲート電極膜２３を、素子分離溝の延伸方向と垂直な方向にパターニングする。これにより、トンネル絶縁膜１１、フローティングゲート電極膜１２、電極間絶縁膜２２及びコントロールゲート電極膜２３で形成されたゲート構造が得られる。さらに、ソース・ドレイン拡散層（図示せず）を形成した後、層間絶縁膜２６を形成する。
【００５１】
不揮発性メモリセルでは、トンネル絶縁膜１１に基づくキャパシタンスＣ１と、電極間絶縁膜２２に基づくキャパシタンスＣ２とのキャパシタンス比（カップリング比）が重要である。図１８に示すように、電極間絶縁膜２２はフローティングゲート電極膜１２の上面及び側面に形成されているため、キャパシタンスＣ２の精度を高めるためには、素子分離絶縁部の上面の高さを正確に制御することが重要である。すでに述べたように、本実施形態の方法を用いることで、素子分離絶縁部の上面の高さを正確に制御することができるため、キャパシタンス比のばらつきを低減することが可能である。
【００５２】
その後の工程は図示しないが、コンタクトや配線の形成等を行い、ＮＡＮＤ型フラッシュメモリが形成される。
【００５３】
以上述べたように、本実施形態によれば、ＣＶＤシリコン酸化膜（第１の絶縁膜）に水を付着させ、水が付着したＣＶＤシリコン酸化膜上にポリシラザン溶液層を形成している。そのため、ポリシラザンシリコン酸化膜（第２の絶縁膜）を生成する際に、シリコン酸化物が上層側からのみならず下層側からも生成される。その結果、ポリシラザンを十分にシリコン酸化物に転化することができ、ばらつきの少ない均質なポリシラザンシリコン酸化膜を形成することができる。したがって、ポリシラザンシリコン酸化膜のエッチングレートをＣＶＤシリコン酸化膜のエッチングレートに近づけることができるため、素子分離溝に素子分離部を形成する場合、素子分離部の上面の高さを正確に制御することが可能となる。
【００５４】
また、本実施形態によれば、ＣＶＤシリコン酸化膜に付着した水とポリシラザン溶液層に含まれたポリシラザンとの反応により、キュア処理等の高温熱処理を行う前に、ＣＶＤシリコン酸化膜とポリシラザン膜との境界近傍にはすでにシリコン酸化物が形成されている。そのため、キュア処理等の高温熱処理における膜収縮を低減することができ、ポリシラザン膜がシリコン酸化膜に転化する際のストレスが緩和される。また、本実施形態では、ＣＶＤシリコン酸化膜に付着した水の存在により、ＣＶＤシリコン酸化膜の近傍にシリコン酸化物を含んだ粒状部が形成される。この粒状部によって膜収縮の際のストレスを吸収することができるため、キュア処理等の高温熱処理におけるストレスを緩和することが可能である。さらに、キュア処理及びデンシファイ処理を行った後においても、ＣＶＤシリコン酸化膜とポリシラザンシリコン酸化膜との境界近傍における内部ストレスを、粒状部によって緩和することが可能である。したがって、本実施形態によれば、ストレスに起因した膜剥がれ等を防止することが可能となる。
【００５５】
また、本実施形態によれば、シリコン酸化物を含んだ粒状部に、ポリシラザン溶液層に含まれた炭素が捕獲される。そのため、ＣＶＤシリコン酸化膜とポリシラザンシリコン酸化膜との境界近傍に炭素を集めることができる。したがって、ＣＶＤシリコン酸化膜と下地領域との境界に炭素がパイルアップするといった問題を防止することができ、炭素による半導体装置への悪影響を抑制することができる。
【００５６】
なお、上述した実施形態では、ＣＶＤシリコン酸化膜上へのポリシラザン溶液層の形成工程は１回であったが、ポリシラザン溶液層の形成工程を複数回行ってもよい。以下、ポリシラザン溶液層の形成工程を複数回行う場合の方法を、図２４及び図２５を参照して説明する。
【００５７】
まず、図２４に示すように、図１２のベーク処理或いは放置処理の後、ポリシラザン膜１９ａの上部分をエッチング除去する。その後、上述した実施形態と同様にして、ＣＶＤシリコン酸化膜１８及びポリシラザン膜１９ａの積層膜の表面に水を付着させ、さらに水が付着した積層膜上にポリシラザン溶液層４１を形成する。
【００５８】
次に、図２５に示すように、上述した実施形態と同様にして、ポリシラザン溶液層４１に対してベーク処理を行って溶媒を揮発させ、２層目のポリシラザン膜（図示せず）を形成する。その後、１層目のポリシラザン膜１９ａ及び２層目のポリシラザン膜に対してキュア処理及びデンシファイ処理を行うことにより、１層目のポリシラザンシリコン酸化膜１９ｂ及び２層目のポリシラザンシリコン酸化膜（図示せず）が得られる。この場合にも、上述した実施形態と同様の原理により、２層目のポリシラザンシリコン酸化膜と、ＣＶＤシリコン酸化膜１８及び１層目のポリシラザンシリコン酸化膜１９ｂの積層膜との境界近傍に、粒状部が形成される。この粒状部には、１層目のポリシラザン膜１９ａに含有された炭素を捕獲したシリコン酸化物が含まれている。すなわち、２層目のポリシラザンシリコン酸化膜と積層膜との境界近傍に、１層目のポリシラザン膜１９ａに含有された炭素を集めることができる。
【００５９】
その後、２層目のポリシラザンシリコン酸化膜、１層目のポリシラザンシリコン酸化膜１９ｂ及びＣＶＤシリコン酸化膜１８をエッチバックすることで、図２５に示したような構造が得られる。すなわち、このエッチバック処理により、２層目のポリシラザンシリコン酸化膜は完全に除去され、ＣＶＤシリコン酸化膜１８及び１層目のポリシラザンシリコン酸化膜１９ｂの積層膜の上部分が除去される。その結果、２層目のポリシラザンシリコン酸化膜と積層膜との境界近傍に形成された、炭素を捕獲したシリコン酸化物も同時に除去される。
【００６０】
このように、上述した方法によれば、２層目のポリシラザンシリコン酸化膜と積層膜との境界近傍に、１層目のポリシラザン膜１９ａに含有された炭素を集めることができる。したがって、１層目のポリシラザン膜１９ａに含有された炭素をシリコン基板の表面から遠ざけることができ、炭素による半導体装置への悪影響を抑制することが可能となる。さらに、炭素を捕獲したシリコン酸化物を除去することにより、半導体装置への悪影響をより一層抑制することが可能となる。
【００６１】
上述した方法では、１層目のポリシラザン膜１９ａをポリシラザンシリコン酸化膜に変化させる前に水の付着処理を行うようにしたが、１層目のポリシラザン膜１９ａをポリシラザンシリコン酸化膜１９ｂ（図１３及び図１４参照）に変化させた後に水の付着処理を行うようにしてもよい。水の付着処理は、ポリシラザン膜１９ａに対するキュア処理の後に行ってもよいし、デンシファイ処理の後に行ってもよい。この場合にも、上述した方法と同様の原理により、２層目のポリシラザンシリコン酸化膜と、ＣＶＤシリコン酸化膜１８及び１層目のポリシラザンシリコン酸化膜１９ｂの積層膜との境界近傍に、１層目のポリシラザンシリコン酸化膜に含有された炭素を集めることができる。したがって、上述した方法と同様に、炭素による半導体装置への悪影響を抑制することが可能となる。
【００６２】
なお、上述した実施形態では、素子分離溝内にＣＶＤシリコン酸化膜とポリシラザンシリコン酸化膜との積層膜を形成する場合について説明したが、素子分離溝以外の領域に対しても、上述した実施形態の方法は適用可能である。例えば、凹凸を有する下地領域上に層間絶縁膜を形成するような場合にも、上述した方法を用いて層間絶縁膜を形成することにより、十分にシリコン酸化物に転化された均質な層間絶縁膜を形成することが可能である。
【００６３】
また、上述した実施形態では、ＣＶＤシリコン酸化膜１８の表面に直接、水を付着させるようにしたが、ＣＶＤシリコン酸化膜１８上に例えばＢＰＳＧ膜のような吸水性の高い酸化膜を薄く形成し、この薄い酸化膜が形成されたＣＶＤシリコン酸化膜１８上に水を付着させるようにしてもよい。
【００６４】
また、上述した実施形態では、シリコンを含有した重合体としてポリシラザンを例に説明したが、熱処理によってシリコン酸化物に転化し、かつ水と容易に反応してシリコン酸化物が生成されるような重合体であれば、上述した実施形態と同様の方法を適用することが可能である。
【００６５】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態に係る半導体装置の構成を模式的に示した平面図である。
【図２】本発明の実施形態に係る半導体装置の等価回路を示した図である。
【図３】本発明の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図４】本発明の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図５】本発明の実施形態に係る半導体装置の構成の一部を示した断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１０】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１１】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１２】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１３】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１４】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１５】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１６】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１７】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１８】本発明の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１９】シリコンウエハ上に形成された異物の電子顕微鏡写真である。
【図２０】シリコンウエハの表面領域に対するＳＥＭ−ＥＤＸ分析結果を示した図である。
【図２１】各種絶縁膜を有するＭＩＳキャパシタのＣ−Ｖ特性の評価結果を示した図である。
【図２２】キュア処理による膜収縮率の測定結果を示した図である。
【図２３】素子分離溝付近のエッチング量のばらつきについての評価結果を示した図である。
【図２４】本発明の実施形態に係る半導体装置の変更例の製造方法の一部を模式的に示した断面図である。
【図２５】本発明の実施形態に係る半導体装置の変更例の製造方法の一部を模式的に示した断面図である。
【符号の説明】
【００６７】
１０…シリコン基板      １１…トンネル絶縁膜
１２…フローティングゲート電極膜      １４…シリコン窒化膜
１５…マスク膜      １６…素子分離溝
１７…凹部      １８…ＣＶＤシリコン酸化膜
１９…ポリシラザン溶液層      １９ａ…ポリシラザン膜
１９ｂ…ポリシラザンシリコン酸化膜
２０…水層      ２１…粒状部
２２…電極間絶縁膜      ２３…コントロールゲート電極膜
２４…側壁スペーサ      ２５…ソース／ドレイン拡散層
２６…層間絶縁膜      ２７…高濃度拡散層
２８…コンタクトプラグ      ２９…ビット線
３０…境界
【図１】
2006344659.tif 000003
【図２】
2006344659.tif 000004
【図３】
2006344659.tif 000005
【図４】
2006344659.tif 000006
【図５】
2006344659.tif 000007
【図６】
2006344659.tif 000008
【図７】
2006344659.tif 000009
【図８】
2006344659.tif 000010
【図９】
2006344659.tif 000011
【図１０】
2006344659.tif 000012
【図１１】
2006344659.tif 000013
【図１２】
2006344659.tif 000014
【図１３】
2006344659.tif 000015
【図１４】
2006344659.tif 000016
【図１５】
2006344659.tif 000017
【図１６】
2006344659.tif 000018
【図１７】
2006344659.tif 000019
【図１８】
2006344659.tif 000020
【図１９】
2006344659.tif 000021
【図２０】
2006344659.tif 000022
【図２１】
2006344659.tif 000023
【図２２】
2006344659.tif 000024
【図２３】
2006344659.tif 000025
【図２４】
2006344659.tif 000026
【図２５】
2006344659.tif 000027