(57)【要約】【課題】  電源投入後に画素回路部において不用意な発光を抑制する。【解決手段】  画素電源回路５３０は、電源投入後に、駆動信号生成回路が走査線駆動回路に対し転送開始を指示する信号である転送開始信号ＹＳＰと、駆動信号生成回路が走査線駆動回路に対し走査線を選択するタイミングを制御する信号である選択タイミング信号ＹＣＬＫに基づき画素電源制御信号ＣＴＲＬＩＮを生成する画素電源制御信号生成部６００と、画素電源制御信号ＣＴＲＬＩＮが少なくとも２回有効になった時点で画素回路に電源を供給する画素電源制御部７００とを備えている。【選択図】      図４
2006146022.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して各々設けられ、その各々が電気光学素子を有する複数の画素回路と、前記走査線に走査信号を出力することにより、所定の前記走査線を選択する走査線駆動回路と、外部供給される画像データに基づき、前記データ線を介して前記電気光学素子に階調信号を出力するデータ線駆動回路と、前記走査線駆動回路と前記データ線駆動回路に対し駆動信号を出力する駆動信号生成回路と、前記画素回路に電源を供給する画素電源回路と、を少なくとも備えた電気光学装置であって、
前記画素電源回路は、電源投入後に、前記駆動信号生成回路が前記走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に前記画素回路に電源を供給する、
ことを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、前記画素電源回路は、前記転送開始信号と、前記駆動信号生成回路が前記走査線駆動回路に対し前記走査線を選択するタイミングを制御する信号である選択タイミング信号に基づき画素電源制御信号を生成する画素電源制御信号生成部と、電源投入後に前記画素電源制御信号が少なくとも２回有効になった時点で前記画素回路に電源を供給する画素電源制御部と、を備えていることを特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置において、電源投入後に前記走査線駆動回路がすべての前記走査線を少なくとも１回選択する間に、すべての前記画素回路に黒レベルのデータが書き込まれることを特徴とする電気光学装置。
【請求項４】
請求項１から３のいずれか一項に記載の電気光学装置において、電源投入後に前記走査線駆動回路がすべての前記走査線を少なくとも１回選択する間、前記駆動信号生成回路は前記選択タイミング信号の周波数を制御できることを特徴とする電気光学装置。
【請求項５】
請求項１から４のいずれか一項に記載の電気光学装置において、前記電気光学素子は有機発光ダイオード素子であることを特徴とする電気光学装置。
【請求項６】
請求項１から５のいずれか一項に記載の電気光学装置を備えた電子機器。
【請求項７】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して各々設けられ、その各々が電気光学素子を有する複数の画素回路と、前記走査線に走査信号を出力することにより、所定の前記走査線を選択する走査線駆動回路と、外部供給される画像データに基づき、前記データ線を介して前記電気光学素子に階調信号を出力するデータ線駆動回路と、前記走査線駆動回路と前記データ線駆動回路に対し駆動信号を出力する駆動信号生成回路と、前記画素回路に電源を供給する画素電源回路と、を少なくとも備えた電気光学装置の駆動方法であって、
前記画素電源回路は、電源投入後に、前記駆動信号生成回路が前記走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に前記画素回路に電源を供給する、
電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子のような電流駆動型素子を駆動する電気光学装置、その駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を有している。
【０００３】
従来より、ＯＬＥＤ素子を使った表示パネルにおいて、電源投入直後は走査線ドライバ内のシフトレジスタの状態および画素回路内の保持容量の状態は不定となっているため、ロジック電源、ドライバ電源および画素電源の各電源を同時に投入すると画素部において高輝度を発光し、それにより画素の発光部が破壊される恐れがある、という問題があった。
【０００４】
従来、このような不具合を解消するために、駆動論理回路から出力される書込パルスを、書込制御用論理回路を介して書込駆動回路に与え、書込制御用論理回路は、切換回路からの切換信号に基づいて、電源回路からの電力供給開始直後の予め定める期間、たとえば２フィールド期間では、書込パルスを出力しないようにする、処理方法が考案されている（例えば、特許文献１参照）。
【０００５】
さらに、別の方法として、有機ＥＬ表示装置の電源部は、走査電極駆動部のドライバ回路とデータ電極駆動部のドライバ回路に、有機ＥＬディスプレイを駆動するための駆動電圧を供給するドライバ回路電源と、制御部等に電源電圧を供給する制御部電源とを有し、アンドゲートの各入力端には、電圧と、制御部のＭＰＵが出力する制御信号が印加され、アンドゲートの出力はドライバ回路電源の制御入力端に印加され、ＭＰＵは、初期設定動作が終了したら制御信号をハイレベルとする、処理方法が考案されている（例えば、特許文献２参照）。
【特許文献１】特開平５−４６１１４号公報
【特許文献２】特開２０００−３０５５２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１または特許文献２のように、電源投入後一定期間画素回路にデータを書き込まない方法では、画素回路内の保持容量の電位は不定となるため、画素回路部の電源を投入した時点で不用意な発光を抑制することは不可能である。
そこで、本発明は、電源投入後に画素回路部において不用意な発光を抑制できる電気光学装置、その駆動方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の電気光学装置では、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して各々設けられ、その各々が電気光学素子を有する複数の画素回路と、前記走査線に走査信号を出力することにより、所定の前記走査線を選択する走査線駆動回路と、外部供給される画像データに基づき、前記データ線を介して前記電気光学素子に階調信号を出力するデータ線駆動回路と、前記走査線駆動回路と前記データ線駆動回路に対し駆動信号を出力する駆動信号生成回路と、前記画素回路に電源を供給する画素電源回路と、を少なくとも備えた電気光学装置であって、前記画素電源回路は、電源投入後に、前記駆動信号生成回路が前記走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に前記画素回路に電源を供給することを要旨とする。
【０００８】
この構成によれば、画素電源回路は、電源投入後に駆動信号生成回路が走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に画素回路に電源を供給するので、１回目の転送開始信号が出力されてから２回目の転送開始信号が出力されるまでの期間にすべての走査線が選択されるが、すべての画素回路には電源が供給されないので、結果としてすべての画素回路に黒レベルのデータが書き込まれることになる。これにより、電源投入直後の不定なデータが画素回路に書き込まれなくなる。
【０００９】
また、本発明の電気光学装置では、前記画素電源回路は、前記転送開始信号と、前記駆動信号生成回路が前記走査線駆動回路に対し前記走査線を選択するタイミングを制御する信号である選択タイミング信号に基づき画素電源制御信号を生成する画素電源制御信号生成部と、電源投入後に前記画素電源制御信号が少なくとも２回有効になった時点で前記画素回路に電源を供給する画素電源制御部と、を備えている。
【００１０】
この構成によれば、画素電源回路は、電源投入後に駆動信号生成回路が走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に画素回路に電源を供給するので、１回目の転送開始信号が出力されてから２回目の転送開始信号が出力されるまでの期間にすべての走査線が選択されるが、すべての画素回路には電源が供給されないので、結果としてすべての画素回路に黒レベルのデータが書き込まれることになる。これにより、電源投入直後の不定なデータが画素回路に書き込まれなくなる。
【００１１】
また、本発明の電気光学装置では、電源投入後に前記走査線駆動回路がすべての前記走査線を少なくとも１回選択する間、前記駆動信号生成回路は前記選択タイミング信号の周波数を制御できる。
【００１２】
この構成によれば、１回目に転送開始信号が立上り後、２回目に転送開始信号が立上るまでの期間は、選択タイミング信号を高速に動作させることにより、すべての画素回路に黒レベルのデータを書き込む時間を短縮することができる。
【００１３】
また、本発明の電気光学装置では、電源投入後に前記走査線駆動回路がすべての前記走査線を少なくとも１回選択する間に、すべての前記画素回路に黒レベルのデータが書き込まれる。
【００１４】
この構成によれば、画素電源回路は、電源投入後に駆動信号生成回路が走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に画素回路に電源を供給するので、１回目の転送開始信号が出力されてから２回目の転送開始信号が出力されるまでの期間にすべての走査線が選択されるが、すべての画素回路には電源が供給されないので、結果としてすべての画素回路に黒レベルのデータが書き込まれることになる。これにより、電源投入直後の不定なデータが画素回路に書き込まれなくなる。
【００１５】
また、本発明の電気光学装置では、前記電気光学素子は有機発光ダイオード素子である。
【００１６】
次に、本発明に係る電子機器は、上述した電気光学装置を備え、例えば、複数のパネルを連結した大型ディスプレイ、パーソナルコンピュータ、携帯電話機、および携帯情報端末等が該当する。
【００１７】
次に、本発明に係る電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して各々設けられ、その各々が電気光学素子を有する複数の画素回路と、前記走査線に走査信号を出力することにより、所定の前記走査線を選択する走査線駆動回路と、外部供給される画像データに基づき、前記データ線を介して前記電気光学素子に階調信号を出力するデータ線駆動回路と、前記走査線駆動回路と前記データ線駆動回路に対し駆動信号を出力する駆動信号生成回路と、前記画素回路に電源を供給する画素電源回路と、を少なくとも備えた電気光学装置の駆動方法であって、前記画素電源回路は、電源投入後に、前記駆動信号生成回路が前記走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に前記画素回路に電源を供給する。
【００１８】
この構成によれば、画素電源回路は、電源投入後に駆動信号生成回路が走査線駆動回路に対し転送開始を指示する信号である転送開始信号を少なくとも２回出力した後に画素回路に電源を供給するので、１回目の転送開始信号が出力されてから２回目の転送開始信号が出力されるまでの期間にすべての走査線が選択されるが、すべての画素回路には電源が供給されないので、結果としてすべての画素回路に黒レベルのデータが書き込まれることになる。これにより、電源投入直後の不定なデータが画素回路に書き込まれなくなる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を具体化した実施例について図面に従って説明する。
【実施例１】
【００２０】
＜電気光学装置の構成＞
図１は、本発明の第１実施形態に係る電気光学装置１０の概略構成を示すブロック図である。電気光学装置１０は、画素領域Ａ、走査線駆動回路１００、データ線駆動回路２００、駆動信号生成回路３００及び電源回路５００を備える。このうち、画素領域Ａには、Ｘ方向と平行にｍ本の走査線１０１及びｍ本の発光制御線１０２が形成される。また、Ｘ方向と直交するＹ方向と平行にｎ本のデータ線１０３が形成される。そして、走査線１０１とデータ線１０３との各交差に対応して画素回路４００が各々設けられている。画素回路４００はＯＬＥＤ素子を含む。また、各画素回路４００には、電源電圧ＶＥＬが電源線１０４を介して供給される。
【００２１】
走査線駆動回路１００は、複数の走査線１０１を順次選択するための走査信号Ｙ１、Ｙ２、…、Ｙｍを生成すると共に発光制御信号Ｖｇ１、Ｖｇ２、…、Ｖｇｍを生成する。走査信号Ｙ１〜Ｙｍ及び発光制御信号Ｖｇ１〜Ｖｇｍは転送開始信号であるＹ転送開始パルスＹＳＰを選択タイミング信号であるＹクロック信号ＹＣＬＫに同期して順次転送することにより生成される。発光制御信号Ｖｇ１、Ｖｇ２、…、Ｖｇｍは、各発光制御線１０２を介して各画素回路４００に各々供給される。
【００２２】
図２にＹ転送開始パルスＹＳＰとＹクロック信号ＹＣＬＫと走査信号Ｙ１〜Ｙｍと発光制御信号Ｖｇ１〜Ｖｇｍのタイミングチャートの一例を示す。走査信号Ｙ１は、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスであって、１行目の走査線１０１に供給される。以降、このパルスを順次シフトして、２、３、…、ｍ行目の走査線１０１の各々に走査信号Ｙ２、Ｙ３、…、Ｙｍとして供給する。一般的にｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目の走査線１０１に供給される走査信号ＹｉがＨレベルになると、当該走査線１０１が選択されたことを示す。また、発光制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、…、Ｖｇｍとしては、例えば、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍの論理レベルを反転した信号を用いる。
【００２３】
データ線駆動回路２００は、出力階調データＸＤＡＴＡに基づいて、選択された走査線１０１に位置する画素回路４００の各々に対し階調信号Ｘ１、Ｘ２、Ｘ３、…、Ｘｎを供給する。この例において、階調信号Ｘ１〜Ｘｎは階調輝度を指示する電流信号として与えられる。
【００２４】
駆動信号生成回路３００は、Ｙクロック信号ＹＣＬＫ、Ｘクロック信号ＸＣＬＫ、Ｘ転送開始パルスＸＳＰ、Ｙ転送開始パルスＹＳＰ等の各種の制御信号を生成してこれらを走査線駆動回路１００及びデータ線駆動回路２００へ出力する。また、駆動信号生成回路３００は、外部から供給される入力階調データＤＡＴＡにガンマ補正等の画像処理を施して出力階調データＸＤＡＴＡを生成する。
【００２５】
＜画素回路の構成＞
次に、画素回路４００について説明する。図３に、画素回路４００の回路図を示す。同図に示す画素回路４００は、ｉ行目に対応するものであり、電源電圧ＶＥＬが供給される。画素回路４００は、４個のＴＦＴ４０１〜４０４と、容量素子４１０と、ＯＬＥＤ素子４２０とを備える。ＴＦＴ４０１〜４０４の製造プロセスでは、レーザーアニールショットを利用してガラス基板の上にポリシリコン層が形成される。また、ＯＬＥＤ素子４２０は、陽極と陰極との間に発光層が挟持されている。そして、ＯＬＥＤ素子４２０は、順方向電流に応じた輝度で発光する。発光層には、発光色に応じた有機ＥＬ（Electronic Luminescence）材料が用いられる。発光層の製造プロセスでは、インクジェット方式のヘッドから有機ＥＬ材料を液滴として吐出し、これを乾燥させている。
【００２６】
駆動トランジスタであるＴＦＴ４０１はｐチャネル型、スイッチングトランジスタであるＴＦＴ４０２〜４０４はｎチャネル型である。ＴＦＴ４０１のソース電極は電源線１０４に接続される一方、そのドレイン電極はＴＦＴ４０３のドレイン電極、ＴＦＴ４０４のドレイン電極及びＴＦＴ４０２のソース電極にそれぞれ接続される。
【００２７】
容量素子４１０の一端はＴＦＴ４０１のソース電極に接続される一方、その他端は、ＴＦＴ４０１のゲート電極及びＴＦＴ４０２のドレイン電極にそれぞれ接続される。ＴＦＴ４０３のゲート電極は走査線１０１に接続され、そのソース電極は、データ線１０３に接続される。また、ＴＦＴ４０２のゲート電極は走査線１０１に接続される。一方、ＴＦＴ４０４のゲート電極は発光制御線１０２に接続され、そのソース電極はＯＬＥＤ素子４２０の陽極に接続される。ＴＦＴ４０４のゲート電極には、発光制御線１０２を介して発光制御信号Ｖｇｉが供給される。なお、ＯＬＥＤ素子４２０の陰極は、画素回路４００のすべてにわたって共通の電極であり、電源における低位（基準）電位となっている。
【００２８】
このような構成において、走査信号ＹｉがＨレベルになると、ｎチャネル型ＴＦＴ４０２がオン状態となるので、ＴＦＴ４０１は、ゲート電極とドレイン電極とが互いに接続されたダイオードとして機能する。走査信号ＹｉがＨレベルになると、ｎチャネル型ＴＦＴ４０３も、ＴＦＴ４０２と同様にオン状態となる。この結果、データ線駆動回路２００の電流Ｉdataが、電源線１０４→ＴＦＴ４０１→ＴＦＴ４０３→データ線１０３という経路で流れるとともに、そのときに、ＴＦＴ４０１のゲート電極の電位に応じた電荷が容量素子４１０に蓄積される。
【００２９】
走査信号ＹｉがＬレベルになると、ＴＦＴ４０３、４０２はともにオフ状態となる。このとき、ＴＦＴ４０１のゲート電極における入力インピーダンスは極めて高いので、容量素子４１０における電荷の蓄積状態は変化しない。ＴＦＴ４０１のゲート・ソース間電圧は、電流Ｉdataが流れたときの電圧に保持される。また、走査信号ＹｉがＬレベルになると、発光制御信号ＶｇｉがＨレベルとなる。このため、ＴＦＴ４０４がオンし、ＴＦＴ４０１のソース・ドレイン間には、そのゲート電圧に応じた注入電流Ｉoledが流れる。詳細には、この電流は、電源線１０４→ＴＦＴ４０１→ＴＦＴ４０４→ＯＬＥＤ素子４２０という経路で流れる。
【００３０】
ここで、ＯＬＥＤ素子４２０に流れる注入電流Ｉoledは、ＴＦＴ４０１のゲート・ソース間電圧で定まるが、その電圧は、Ｈレベルの走査信号Ｙｉによって電流Ｉdataがデータ線１０３に流れたときに、容量素子４１０によって保持された電圧である。このため、発光制御信号ＶｇｉがＨレベルになったときに、ＯＬＥＤ素子４２０に流れる注入電流Ｉoledは、直前に流れた電流Ｉdataに略一致する。このように画素回路４００は、電流Ｉdataによって発光輝度を規定することから、電流プログラム方式の回路である。
【００３１】
＜電源回路の概略構成＞
次に、電源回路５００について説明する。図４に、電源回路５００の概略構成を示すブロック図を示す。電源回路５００は、図４に示すように、走査線駆動回路１００とデータ線駆動回路２００のドライバに対し高電圧の電源電圧ＶＨＨＹを供給するドライバ電源５１０と、走査線駆動回路１００とデータ線駆動回路２００のロジック回路に対し電源電圧ＶＤＤを供給するロジック電源５２０と、画素回路４００に対し電源ＶＥＬを供給する画素電源回路５３０から構成される。
【００３２】
さらに、画素電源回路５３０は、画素回路４００に対する電源電圧ＶＥＬを発生する画素電源５３２と、駆動信号生成回路３００から転送開始信号であるＹ転送開始パルスＹＳＰと選択タイミング信号であるＹクロック信号ＹＣＬＫに基づき画素電源制御信号であるＣＴＲＬＩＮを生成する画素電源制御信号生成部６００と、ＣＴＲＬＩＮ信号に基づき画素電源５３２で発生した電源電圧ＶＥＬを画素回路４００に供給するタイミングを制御する画素電源制御部７００から構成される。
【００３３】
＜画素電源制御信号生成部の回路図＞
次に、画素電源制御信号生成部６００について説明する。図５に、画素電源制御信号生成部６００の回路図を示す。画素電源制御信号生成部６００は図５に示すように、ＹＳＰ信号とＹＣＬＫ信号を入力するＡＮＤゲート６０６と、ＡＮＤゲート６０６の出力信号を入力するインバータ６０４と、ＹＣＬＫ信号とインバータ６０４の出力信号を入力するＡＮＤゲート６０２と、ＡＮＤゲート６０２に出力信号と後述するＮＯＲゲート６１０の出力信号を入力しＣＴＲＬＩＮ信号を出力するＮＯＲゲート６０８と、ＡＮＤゲート６０６とＣＴＲＬＩＮ信号を入力するＮＯＲゲート６１０から構成される。
【００３４】
＜画素電源制御部の回路図＞
次に、画素電源制御部７００について説明する。図６に、画素電源制御部７００の回路図を示す。画素電源制御部７００は図６に示すように、ＣＴＲＬＩＮ信号を入力しＦＦＯＵＴ１信号を出力する第１フリップフロップ回路７１０と、ＣＴＲＬＩＮ信号とＦＦＯＵＴ１信号を入力しＣＴＲＬＩＮ２信号を出力する制御回路７２０と、ＣＴＲＬＩＮ２信号を入力しＦＦＯＵＴ２信号を出力する第２フリップフロップ回路７３０と、ＦＦＯＵＴ２信号を入力し入力電源ＶＩＮをＶＯＵＴに出力するスイッチ回路７４０から構成される。
【００３５】
さらに、第１フリップフロップ回路７１０は図６に示すように、ｐチャネル型ＴＦＴ７０４と、ｎチャネル型ＴＦＴ７０５と、例えば、１０ｋΩの抵抗値を持つ抵抗素子７０１と、１ＭΩの抵抗値を持つ抵抗素子７０２と、１０μＦの容量を持つ容量素子７０３と、インバータ７０６、７０７で構成される。
【００３６】
抵抗素子７０１は一端がＦＦＩＮ１に接続され、他端が電源電圧ＶＤＤに接続されている。抵抗素子７０２は一端がＦＦＩＮ１に接続され、他端が接地されている。容量素子７０３は一端がＦＦＩＮ１に接続され、他端が接地されている。
【００３７】
ｐチャネル型ＴＦＴ７０４はソース電極が電源電圧ＶＤＤに接続され、ゲート電極はＦＦＩＮ１に接続され、ドレイン電極はｎチャネル型ＴＦＴ７０５のドレイン電極と接続されている。ｎチャネル型ＴＦＴ７０５はソース電極が接地され、ゲート電極はＣＴＲＬＩＮ信号に接続され、ドレイン電極はｐチャネル型ＴＦＴ７０４のドレイン電極と接続されている。
【００３８】
インバータ７０６はｐチャネル型ＴＦＴ７０４のドレイン電極から信号を入力し、ＦＦＯＵＴ１信号を出力する。インバータ７０７はＦＦＯＵＴ１信号を入力し、インバータ７０６にＦＦＯＵＴ１信号の反転信号を出力する。
【００３９】
さらに、制御回路７２０は図６に示すように、ＣＴＲＬＩＮ信号を入力するインバータ７２１と、ＦＦＯＵＴ１信号を入力しＣＴＲＬＩＮ１信号を出力するトランスミッションゲート７２２と、ＣＴＲＬＩＮ信号とＣＴＲＬＩＮ１信号を入力しＣＴＲＬＩＮ２信号を出力するＡＮＤゲート７２３で構成される。また、トランスミッションゲート７２２はｐチャネル型ＴＦＴのゲート電極がＣＴＲＬＩＮ信号を入力し、ｎチャネル型ＴＦＴのゲート電極がインバータ７２１の出力信号を入力する。
【００４０】
さらに、第２フリップフロップ回路７３０は図６に示すように、ｐチャネル型ＴＦＴ７３４と、ｎチャネル型ＴＦＴ７３５と、例えば、１０ｋΩの抵抗値を持つ抵抗素子７３１と、１ＭΩの抵抗値を持つ抵抗素子７３２と、１０μＦの容量を持つ容量素子７３３と、インバータ７３６、７３７で構成される。
【００４１】
抵抗素子７３１は一端がＦＦＩＮ２に接続され、他端が電源電圧ＶＤＤに接続されている。抵抗素子７３２は一端がＦＦＩＮ２に接続され、他端が接地されている。容量素子７３３は一端がＦＦＩＮ２に接続され、他端が接地されている。
【００４２】
ｐチャネル型ＴＦＴ７３４はソース電極が電源電圧ＶＤＤに接続され、ゲート電極はＦＦＩＮ２に接続され、ドレイン電極はｎチャネル型ＴＦＴ７３５のドレイン電極と接続されている。ｎチャネル型ＴＦＴ７３５はソース電極が接地され、ゲート電極はＣＴＲＬＩＮ２信号に接続され、ドレイン電極はｐチャネル型ＴＦＴ７３４のドレイン電極と接続されている。
【００４３】
インバータ７３６はｐチャネル型ＴＦＴ７３４のドレイン電極から信号を入力し、ＦＦＯＵＴ２信号を出力する。インバータ７３７はＦＦＯＵＴ２信号を入力し、インバータ７３６にＦＦＯＵＴ２信号の反転信号を出力する。
【００４４】
さらに、スイッチ回路７４０は図６に示すように、ｎチャネル型ＴＦＴ７４１と、バッファ７４２と、例えば、１ＭΩの抵抗値を持つ抵抗素子７４３で構成される。ｎチャネル型ＴＦＴ７４１のソース電極は入力電源ＶＩＮに接続され、ゲート電極はバッファ７４２の出力側に接続され、ドレイン電極はＶＯＵＴに接続されている。バッファ７４２はＦＦＯＵＴ２信号を入力し、ｎチャネル型ＴＦＴ７４１のゲート電極に接続される。抵抗素子７４３は一端がｎチャネル型ＴＦＴ７４１のゲート電極に接続され、他端が接地されている。
【００４５】
＜画素電源制御信号生成部と画素電源制御部のタイミングチャート＞
次に、画素電源回路５３０の画素電源制御信号生成部６００と画素電源制御部７００の動作について説明する。図７に、画素電源制御信号生成部６００と画素電源制御部７００のタイミングチャートを示す。
【００４６】
まず、図５と図７により、画素電源制御信号生成部６００の動作について説明する。
図７において、時点ｔ０で電源電圧ＶＤＤがＬレベルからＨレベルに立ち上がる。時点ｔ０からｔ１の期間はＹＳＰ信号がＬレベルを保つので、時点ｔ１以前にＹＣＬＫ信号が動作を開始しているが、ＣＴＲＬＩＮ信号はＬレベルを保っている。時点ｔ１でＹＳＰ信号がＬレベルからＨレベルに遷移する。次に時点ｔ２でＹＣＬＫ信号がＬレベルからＨレベルに立ち上がると、ＣＴＲＬＩＮ信号がＬレベルからＨレベルに遷移する。時点ｔ３でＹＳＰ信号がＨレベルからＬレベルに遷移するが、ＣＴＲＬＩＮ信号はＨレベルを保つ。時点ｔ４でＹＣＬＫ信号がＬレベルからＨレベルに遷移すると、ＣＴＲＬＩＮ信号もＬレベルに遷移する。同様に時点ｔ６でＣＴＲＬＩＮ信号がＬレベルからＨレベルに遷移し、時点ｔ８でＣＴＲＬＩＮ信号がＨレベルからＬレベルに遷移する。
【００４７】
次に、図６と図７により、画素電源制御部７００の動作について説明する。
図７において、時点ｔ０で電源電圧ＶＤＤがＬレベルからＨレベルに立ち上がると、図６のＦＦＩＮ１信号とＦＦＩＮ２信号は接地電位から徐々に電源電圧ＶＤＤに立ち上がる。ＦＦＩＮ１信号およびＦＦＩＮ２信号の電位がｐチャネル型ＴＦＴ７０４とｐチャネル型ＴＦＴ７３４の閾値未満である期間にｐチャネル型ＴＦＴ７０４とｐチャネル型ＴＦＴ７３４のゲート電極がオンとなり、ｐチャネル型ＴＦＴ７０４とｐチャネル型ＴＦＴ７３４のドレイン電極がＨレベルとなり、ＦＦＯＵＴ１信号とＦＦＯＵＴ２信号はＬレベルにリセットされる。やがてＦＦＩＮ１信号およびＦＦＩＮ２信号の電位がｐチャネル型ＴＦＴ７０４とｐチャネル型ＴＦＴ７３４の閾値以上になると、ｐチャネル型ＴＦＴ７０４とｐチャネル型ＴＦＴ７３４のゲート電極がオフとなり、ＦＦＯＵＴ１信号とＦＦＯＵＴ２信号はＬレベルを保つ。
【００４８】
時点ｔ２でＣＴＲＬＩＮ信号がＬレベルからＨレベルに遷移すると、ｎチャネル型ＴＦＴ７０５のゲート電極がオンになり、ｎチャネル型ＴＦＴ７０５のドレイン電極がＨレベルからＬレベルに遷移し、インバータ７０６、７０７で構成されるフリップフロップ回路により、ＦＦＯＵＴ１信号がＬレベルからＨレベルに遷移し、保持される。時点ｔ２でトランスミッションゲート７２２のｐチャネル型ＴＦＴのゲート電極にＣＴＲＬＩＮ信号のＨレベルが入り、トランスミッションゲート７２２のｎチャネル型ＴＦＴのゲート電極にインバータ７２１でＣＴＲＬＩＮ信号が反転されたＬレベルが入るので、トランスミッションゲート７２２の出力であるＣＴＲＬＩＮ１信号はＬレベルを保つ。さらに、ＡＮＤゲート７２３の出力であるＣＴＲＬＩＮ２信号もＬレベルを保つ。
【００４９】
時点ｔ４でＣＴＲＬＩＮ信号がＨレベルからＬレベルに遷移すると、トランスミッションゲート７２２のｐチャネル型ＴＦＴのゲート電極にＣＴＲＬＩＮ信号のＬレベルが入り、トランスミッションゲート７２２のｎチャネル型ＴＦＴのゲート電極にインバータ７２１でＣＴＲＬＩＮ信号が反転されたＨレベルが入るので、トランスミッションゲート７２２の出力であるＣＴＲＬＩＮ１信号はＬレベルからＨレベルに遷移する。しかしＣＴＲＬＩＮ信号がＬレベルに遷移したので、ＡＮＤゲート７２３の出力であるＣＴＲＬＩＮ２信号はＬレベルを保つ。ＣＴＲＬＩＮ２信号がＬレベルを保持しているので、ｎチャネル型ＴＦＴ７３５のゲート電極はオフを保持し、ＦＦＯＵＴ２信号もＬレベルを保持する。
【００５０】
従って、ｎチャネル型ＴＦＴ７４１のゲート電極はオフ状態を保持しているので、画素電源５３２からＶＩＮに供給される画素電源ＶＥＬはＶＯＵＴに伝播されない。このため画素電源回路５３０から画素回路４００の電源線１０４に画素電源ＶＥＬは供給されず、電源線１０４の電位はＬレベルとなり、データ線駆動回路２００からデータ線１０３に不定なデータが供給されても、ＯＬＥＤ素子４２０には黒レベルのデータが書き込まれることになる。
【００５１】
次に、時点ｔ６でＣＴＲＬＩＮ信号がＬレベルからＨレベルに遷移すると、トランスミッションゲート７２２は閉じているので、ＣＴＲＬＩＮ１はＨレベルを保持し、ＡＮＤゲート７２３の出力であるＣＴＲＬＩＮ２信号がＬレベルからＨレベルに遷移する。これにより、ｎチャネル型ＴＦＴ７３５のゲート電極がオンになり、ｎチャネル型ＴＦＴ７３５のドレイン電極がＬレベルに遷移し、インバータ７３６、７３７で構成されるフリップフロップ回路の出力であるＦＦＯＵＴ２がＬレベルからＨレベルに遷移し、Ｈレベルを保持する。
【００５２】
従って、時点ｔ６でｎチャネル型ＴＦＴ７４１のゲート電極はオンとなり、画素電源５３２からＶＩＮに供給される画素電源ＶＥＬはＶＯＵＴに伝播され、画素電源回路５３０から画素回路４００の電源線１０４に画素電源ＶＥＬが供給され、データ線駆動回路２００からデータ線１０３に供給されるデータに基づいて、ＯＬＥＤ素子４２０にデータが書き込まれる。
【００５３】
次に、時点ｔ８でＣＴＲＬＩＮ信号がＨレベルからＬレベルに遷移し、ＣＴＲＬＩＮ２信号もＨレベルからＬレベルに遷移する。ｎチャネル型ＴＦＴ７３５のゲート電極はオフとなり、インバータ７３６、７３７で構成されるフリップフロップ回路の出力であるＦＦＯＵＴ２はＨレベルを保持するので、ｎチャネル型ＴＦＴ７４１のゲート電極はオン状態を保ち、画素電源回路５３０から画素回路４００の電源線１０４に画素電源ＶＥＬが供給され続ける。
【００５４】
以上の説明のように、画素電源制御部７００は、電源電圧ＶＤＤが時点ｔ０で投入後、画素電源回路５３０から画素回路４００の電源線１０４に画素電源ＶＥＬを供給せず、転送開始パルスＹＳＰとクロック信号ＹＣＬＫに基づき、画素電源制御信号生成部６００が生成する画素電源制御信号ＣＴＲＬＩＮが２回立ち上がった時点ｔ５で、画素電源回路５３０から画素回路４００の電源線１０４に画素電源ＶＥＬを供給する。
【００５５】
以上に述べた前記実施形態によれば、以下の効果が得られる。
【００５６】
本発明では、電源投入後、１回目に転送開始パルスＹＳＰが立上り後、２回目に転送開始パルスＹＳＰが立上るまでの期間、画素回路４００の電源線１０４がＬレベルを保つので、すべての画素回路４００のＯＬＥＤ素子４２０に黒レベルのデータが書き込まれる。このことにより、電源投入後にデータ線１０３に不定なデータが入って来ることにより、ＯＬＥＤ素子４２０が不用意な発光をしたり、ＯＬＥＤ素子４２０を破壊してしまう従来の問題を解決することができる。
【００５７】
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００５８】
（変形例１）
本発明の第１変形例について説明する。前記実施形態では、クロック信号ＹＣＬＫは常に一定の周波数で動作する場合を説明したが、１回目に転送開始パルスＹＳＰが立上り後、２回目に転送開始パルスＹＳＰが立上るまでの期間は、クロック信号ＹＣＬＫを高速に動作させることも考えられる。このことにより、すべての画素回路４００のＯＬＥＤ素子４２０に黒レベルのデータを書き込む時間を短縮することができる。
【００５９】
（変形例２）
本発明の第２変形例について説明する。前記実施形態では、画素電源制御信号生成部６００が生成する画素電源制御信号ＣＴＲＬＩＮが２回立ち上がった時点ｔ５で、画素電源回路５３０から画素回路４００の電源線１０４に画素電源ＶＥＬを供給する場合を説明したが、画素電源制御信号ＣＴＲＬＩＮの立ち上がりが３回以降であっても構わない。例えば画素電源制御信号ＣＴＲＬＩＮの３回目の立ち上がりでｎチャネル型ＴＦＴ７４１のゲート電極をオンにするには、図６において、制御回路７２０、第２フリップフロップ回路７３０と同様の回路をもう一組用意し、ＦＦＯＵＴ２とＣＴＲＬＩＮを入力しＣＴＲＬＩＮ３信号を出力する第２制御回路（＝制御回路７２０）と、ＣＴＲＬＩＮ３信号を入力しＦＦＯＵＴ３信号を出力する第３フリップフロップ回路（＝第２フリップフロップ回路７３０）で構成し、スイッチ回路７４０はＦＦＯＵＴ３を入力するようにすればよい。
【００６０】
（変形例３）
本発明の第３変形例について説明する。前記実施形態では、画素電源制御信号生成部６００として図５の回路を、画素電源制御部７００として図６の回路で説明したが、図７のタイミングチャートと同様の動作をするものであれば、どんな回路構成でもよく、特に限定するものではない。
【００６１】
＜電子機器＞
次に、上述した実施形態及び応用例に係る電気光学装置１０を適用した電子機器について説明する。図８に、電気光学装置１０を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１０と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。この電気光学装置１０はＯＬＥＤ素子４２０を用いるので、視野角が広く見易い画面を表示できる。
【００６２】
図９に、電気光学装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１０を備える。スクロールボタン３００２を操作することによって、電気光学装置１０に表示される画面がスクロールされる。
【００６３】
図１０に、電気光学装置１０を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１０に表示される。
【００６４】
なお、電気光学装置１０が適用される電子機器としては、図８〜図１０に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１０が適用可能である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源として適用してもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１実施形態に係る電気光学装置１０の概略構成を示すブロック図。
【図２】走査信号と発光制御信号のタイミングチャート。
【図３】画素回路４００の回路図。
【図４】電源回路の概略構成を示すブロック図。
【図５】画素電源制御信号生成部の回路図。
【図６】画素電源制御部の回路図。
【図７】画素電源制御信号生成部と画素電源制御部のタイミングチャート。
【図８】同電気光学装置を用いたパーソナルコンピュータを示す図。
【図９】同電気光学装置を用いた携帯電話を示す図。
【図１０】同電気光学装置を用いた携帯情報端末を示す図。
【符号の説明】
【００６６】
１０…電気光学装置、Ａ…画素領域、１００…走査線駆動回路、１０１…走査線、１０２…発光制御線、１０３…データ線、１０４…画素電源、２００…データ線駆動回路、３００…駆動信号生成回路、４００…画素回路、４０１〜４０４…ＴＦＴ、４１０…容量素子、４２０…ＯＬＥＤ素子、５００…電源回路、５１０…ドライバ電源、５２０…ロジック電源、５３０…画素電源回路、５３２…画素電源、６００…画素電源制御信号生成部、７００…画素電源制御部、７１０…第１フリップフロップ回路、７２０…制御回路、７３０…第２フリップフロップ回路、７４０…スイッチ回路、２０００…パーソナルコンピュータ、２００１…電源スイッチ、２００２…キーボード、２０１０…本体部、３０００…携帯電話機、３００１…操作ボタン、３００２…スクロールボタン、４０００…情報携帯端末、４００１…操作ボタン、４００２…電源スイッチ。
【図１】
2006146022.tif 000003
【図２】
2006146022.tif 000004
【図３】
2006146022.tif 000005
【図４】
2006146022.tif 000006
【図５】
2006146022.tif 000007
【図６】
2006146022.tif 000008
【図７】
2006146022.tif 000009
【図８】
2006146022.tif 000010
【図９】
2006146022.tif 000011
【図１０】
2006146022.tif 000012