(57)【要約】【課題】垂直ブランキング期間にシャッタ行として走査された行では信号の掃き捨て量が微妙に異なることから、その行が次の読み出し行として走査された際に、掃き捨て量が異なる分だけ信号量が異なるためにシャッタ段差が発生する。【解決手段】垂直信号線１１１の各々に接続されている電流源１３を読み出し行の画素動作期間およびシャッタ行の画素動作期間に亘って動作させるとともに、シャッタ行のリセットパルスＳ＿Ｒｓｔをアクティブにしてリセットトランジスタをオン状態にし、その後所定期間ｔだけ遅らせてから転送パルスＳ＿Ｔｒｆをアクティブにして転送トランジスタをオン状態にすることで、垂直ブランキング期間でシャッタ行の画素動作期間における垂直信号線の電位を、読み出し行の画素動作期間における垂直信号線の電位と同程度にし、シャッタ段差の現象を防ぐ。【選択図】図３
2006352295.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に２次元配置され、当該行列状の画素配置に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部に対して前記画素の信号電荷をリセットするシャッタ行と前記画素の信号電荷を読み出す読み出し行とを順に走査しつつ、シャッタ行の画素動作期間と読み出し行の画素動作期間を異なるタイミングで行う走査回路と、
垂直ブランキング期間でシャッタ行の画素動作期間における前記信号線の電位を、読み出し行の画素動作期間における前記信号線の電位と同程度に設定する電位設定手段と
を具備することを特徴とする固体撮像装置。
【請求項２】
前記画素は、前記光電変換素子から電圧変換部に電荷を転送する転送トランジスタおよび前記電圧変換部をリセットするリセットトランジスタを有し、
前記電位設定手段は、前記信号線の各々に接続された電流源を、読み出し行の画素動作期間およびシャッタ行の画素動作期間に亘って動作させるとともに、シャッタ行の前記リセットトランジスタをオン状態にし、その後所定期間だけ遅らせてから前記転送トランジスタをオン状態にする
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記電位設定手段は、前記リセットトランジスタのオン後に前記画素から出力されるリセットレベル付近の電圧を発生する電圧源回路を有し、垂直ブランキング期間でシャッタ行の画素動作が始まる前に、前記電圧源回路の出力電圧を前記信号線の各々に供給する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記電位設定手段は、前記リセットトランジスタのオン後に前記画素から出力されるリセットレベルをサンプリングするサンプリング回路を有し、垂直ブランキング期間でシャッタ行の画素動作が始まる前に、前記サンプリング回路のサンプリング電位を前記信号線の各々に供給する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記画素アレイ部は、撮像結果に影響を及ぼさないダミー画素領域を有し、
前記電位設定手段は、読み出し行が走査終了した後、次の走査が始まるまでの期間、前記ダミー画素領域のダミー画素行を選択して読み出し動作を続ける
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
光電変換素子を含む画素が行列状に２次元配置され、当該行列状の画素配置に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部に対して前記画素の信号電荷をリセットするシャッタ行と前記画素の信号電荷を読み出す読み出し行とを順に走査しつつ、シャッタ行の画素動作期間と読み出し行の画素動作期間を異なるタイミングで行う走査回路とを具備する固体撮像装置の駆動方法であって、
垂直ブランキング期間でシャッタ行の画素動作期間における前記信号線の電位を、読み出し行の画素動作期間における前記信号線の電位と同程度に設定する
ことを特徴とする固体撮像装置の駆動方法。
【請求項７】
固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学系とを備え、
前記固体撮像装置は、
光電変換素子を含む画素が行列状に２次元配置され、当該行列状の画素配置に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部に対して前記画素の信号電荷をリセットするシャッタ行と前記画素の信号電荷を読み出す読み出し行とを順に走査しつつ、シャッタ行の画素動作期間と読み出し行の画素動作期間を異なるタイミングで行う走査回路と、
垂直ブランキング期間でシャッタ行の画素動作期間における前記信号線の電位を、読み出し行の画素動作期間における前記信号線の電位と同程度に設定する電位設定手段と具備する
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特に電子シャッタ動作を行う固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を撮像デバイスとして用いた撮像装置に関する。
【背景技術】
【０００２】
図１２に、例えばＣＭＯＳ型固体撮像装置の基本構成を示す。図１２に示すように、光電変換素子を含む画素１０１が行列状に２次元配置されて画素アレイ部（撮像領域）１０２を構成している。この画素アレイ部１０２には、行列状の画素配置に対して列毎に垂直信号線１０３が、行毎に複数本の駆動制御線１０４がそれぞれ配線されている。この画素アレイ部１０２の周辺回路として、垂直走査回路１０５、カラム回路（列並列信号処理回路）１０６、水平走査回路１０７および出力回路１０８が設けられている。
【０００３】
垂直走査回路１０５は、画素アレイ部１０２の各画素１０１をシャッタ行と読み出し行それぞれについて行単位で垂直方向（上下方向）に走査しつつ、シャッタ行に対してはその行の画素の信号掃き捨てを行うためのシャッタパルスを供給するとともに、読み出し行に対してはその行の画素の信号読み出しを行うための読み出しパルスを供給する。
【０００４】
カラム回路１０６は、垂直走査回路１０５による垂直走査によって選択された読み出し行の各画素１０１から垂直信号線１０３を通して出力される信号に対して所定の信号処理を行うとともに、一時的に保持する。水平走査回路１０７は、カラム回路１０６を水平走査し、当該カラム回路１０６に一時的に保持されている１行（１ライン）分の画素の信号を順次出力する。出力回路１０８は、カラム回路１０６からの信号を処理して出力する。なお、垂直信号線１０３の撮像領域外には、電流源１０９としてＭＯＳトランジスタが接続されている。
【０００５】
図１３に、画素アレイ部１０２の走査タイミングを示す。図１３において、縦軸は画素アレイ部１０２の行アドレスＶａｄｄｒを、横軸は時間をそれぞれ示している。また、Ｖｓｙｎｃは垂直同期信号、Ｈｓｙｎｃは水平同期信号である。
【０００６】
先ず、垂直同期パルスＶｓｙｎｃの発生タイミングで、垂直走査回路１０５が読み出し行の走査を開始する。なお、シャッタ行の走査は、読み出し行の走査よりも前のタイミングから開始されている。シャッタ行から読み出し行までの走査期間が、画素１０１の光電変換素子の露光時間（信号の蓄積時間）となる。
【０００７】
ここで、読み出し行が画素アレイ部１０２を最終行まで走査してから再度１行目から走査を開始するまでの期間を垂直ブランキング期間（ＶＢＬＫ）と呼ぶ。また、シャッタ行が画素アレイ部１０２を最終行まで走査してから再度１行目から走査を開始するまでの期間をシャッタブランキング期間（ＳＢＬＫ）と呼ぶ。
【０００８】
上述した電子シャッタ動作を行う固体撮像装置では、垂直映像期間内にシャッタパルスの出力が停止することに起因して撮像画像上に横帯が発生し、当該横帯がシャッタスピードに応じて上下に移動するいわゆるシャッタ段差が発生することが知られている。
【０００９】
このシャッタ段差が発生しないようにするために、従来は、垂直走査系およびシャッタ走査系の双方にダミーステージを追加するとともに、撮像領域（画素アレイ部）にダミー画素を追加し、垂直走査系による垂直走査終了後少なくとも垂直映像期間中は、シャッタ走査系ではダミーステージからシャッタパルスを出力し続けるようにしていた（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開２００１−８１０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
一方、本願発明者は、垂直映像期間内にシャッタパルスの出力が停止することとは別の要因・状況においてもシャッタ段差が発生することを見いだした。その要因とは、垂直ブランキング期間にシャッタ行として走査された行では信号の掃き捨て量が微妙に異なるために、その行が次の読み出し行として走査された際に、掃き捨て量が異なる分だけ信号量が異なってしまうことである。この要因によっても、やはりシャッタ段差（横帯）が発生する（図１３参照）。このシャッタ段差については、発生要因が異なることから、特許文献１に係る従来技術では解決できない。
【００１２】
ここで、信号の掃き捨て量が異なる原因について考察する。図１３において、垂直ブランキング期間には読み出し行が存在しないために、読み出し行が存在するときとでは垂直信号線１０３の電位が異なり、垂直信号線１０３が接続されているシャッタ行の画素が影響を受けることになる。垂直信号線１０３は、物理的な画素構造の中で、メタル配線、コンタクトホール、半導体中の拡散層と電気的に接触しており、また大きな構造物となっている。
【００１３】
シャッタ行の画素の信号掃き捨てを行う直前の垂直信号線１０３の電位変化、もしくは掃き捨てを行う際の垂直信号線１０３の電位が異なると、掃き捨てを行っているシャッタ行の画素において画素内のポテンシャル分布が静電的容量結合やその他の微妙な影響を受け、信号電荷の掃き捨て量に数電子〜数十電子レベルのわずかな影響を与える。この掃き捨て量のわずかな違いが、非常に暗いシーンを大きなゲインで撮像する際に、横帯状となって撮像画像上に写り、シャッタ段差となる。
【００１４】
以下に、信号の掃き捨て量が微妙に異なることに起因してシャッタ段差が発生するメカニズムについて、より具体的に説明する。
【００１５】
図１４は、画素１０１の構成の一例を示す回路図である。図１４に示すように、本例に係る画素１０１は、光電変換素子であるフォトダイオード２０１、転送トランジスタ２０２、リセットトランジスタ２０３、電圧変換部であるフローティングディフュージョン部（ＦＤ部）２０４および増幅トランジスタ２０５によって構成されている。増幅トランジスタ２０５は、電流源１０９のＭＯＳトランジスタとソースフォロアを形成している。
【００１６】
この画素１０１に対して、駆動制御線１０４（図１２参照）として、転送制御線２０６、リセット制御線２０７およびドレイン制御線２０８が行毎に配線されている。そして、転送制御線２０６を介して転送パルスＴｒｆが、リセット制御線２０７を介してリセットパルスＲｓｔが、ドレイン制御線２０８を介してドレイン電圧Ｄｒａｉｎがシャッタ行と読み出し行の各画素に対して与えられる。ドレイン制御線２０８は、全画素共通に配線されている。また、電流源１０９を構成するＭＯＳトランジスタにロードパルスＬｏａｄが与えられる。
【００１７】
図１５に、従来例に係る画素駆動パルス、即ち水平同期パルスＨｓｙｎｃ、ロードパルスＬｏａｄ、ドレイン電圧Ｄｒａｉｎ、リセットパルスＲｓｔおよび転送パルスＴｒｆのタイミング関係を示す。ここでは、リセットパルスＲｓｔおよび転送パルスＴｒｆに関して、読み出し行のリセットパルスＲ＿Ｒｓｔおよび転送パルスＲ＿Ｔｒｆ、シャッタ行のリセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆとして示している。
【００１８】
上記構成の画素１０１において、先ず、全画素共通のドレイン電圧Ｄｒａｉｎが立ち上がり（アクティブ状態となる）、同時にロードパルスＬｏａｄが立ち上がることで、増幅トランジスタ２０５とソースフォロアを組む電流源１０９のＭＯＳトランジスタがオン状態となる。その後、読み出し行のリセットパルスＲ＿Ｒｓｔがアクティブになることで、リセットトランジスタ２０３がオン状態となってＦＤ部２０４をリセットする。このリセット時のＦＤ部２０４の電位は、増幅トランジスタ２０６によってリセットレベルとして垂直信号線１０３に出力される。
【００１９】
次に、読み出し行の転送パルスＲ＿Ｔｒｆがアクティブになることで、転送トランジスタ２０２がオン状態となってフォトダイオード２０１で光電変換された信号電荷をＦＤ部２０４へ転送する。この信号転送時のＦＤ部２０４の電位は、増幅トランジスタ２０６によって信号レベルとして垂直信号線１０３に出力される。
【００２０】
カラム回路１０６は、画素１０１から垂直信号線１０３を通して順に供給されるリセットレベルと信号レベルの差を取り、光電変換分の信号として出力する。画素１０１の信号出力としてはこれで終了となるため、ロードパルスＬｏａｄが立ち下がる（非アクティブ状態となる）。
【００２１】
その後、読み出し行のリセットパルスＲ＿Ｒｓｔとシャッタ行のリセットパルスＳ＿Ｒｓｔがアクティブになる。これにより、両方の行のＦＤ部２０４がリセットされる。このとき、シャッタ行では転送パルスＳ＿Ｔｒｆもアクティブになるため、フォトダイオード２０１の信号の掃き捨てが行われる。
【００２２】
シャッタ行の転送パルスＳ＿Ｔｒｆが非アクティブとなってから、ドレイン電圧Ｄｒａｉｎが立ち下がることで、読み出し行とシャッタ行のＦＤ部２０４の電位が低レベルとなるため、増幅トランジスタ２０５がオフし、読み出し行とシャッタ行の各画素１０１を垂直信号線１０３から電気的に切り離す。
【００２３】
最後に、読み出し行のリセットパルスＲ＿Ｒｓｔとシャッタ行のリセットパルスＳ＿Ｒｓｔが非アクティブとなる。その後、カラム回路１０６に一時的に保持されている信号を水平走査回路１０７によって走査する水平映像期間に入る。そして、垂直方向に行を順に走査しつつ、この動作が繰り返される。
【００２４】
ここで、垂直ブランキング期間には読み出し行が存在しないことから、転送パルスＲ＿ＴｒｆとリセットパルスＲ＿Ｒｓｔが非アクティブ状態にあり、垂直信号線１０３に信号が出力されなくなる。つまり、シャッタ動作直前の垂直信号線１０３の電位が、垂直ブランキング期間の場合と、垂直ブランキング期間ではない場合とで異なる。これにより、シャッタ動作中の垂直信号線１０３の電位にも影響が残り、これが原因となって上記シャッタ段差が発生する。
【００２５】
そこで、本発明は、電子シャッタ行の画素の信号電荷の掃き捨てを行う直前の垂直信号線の電位変化、もしくは掃き捨てを行う際の垂直信号線の電位が異なることで、掃き捨てを行っているシャッタ行の画素に及ぼされる影響を改善し、シャッタ段差の現象を防止可能な固体撮像装置、固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、本発明は、光電変換素子を含む画素が行列状に２次元配置され、当該行列状の画素配置に対して画素列ごとに信号線が配線されてなる画素アレイ部と、前記画素アレイ部に対して前記画素の信号電荷をリセットするシャッタ行と前記画素の信号電荷を読み出す読み出し行とを順に走査しつつ、シャッタ行の画素動作期間と読み出し行の画素動作期間を異なるタイミングで行う走査回路とを具備する固体撮像装置において、垂直ブランキング期間でシャッタ行の画素動作期間における前記信号線の電位を、読み出し行の画素動作期間における前記信号線の電位と同程度に設定する構成を採っている。
【００２７】
上記構成の固体撮像装置または当該固体撮像装置を撮像デバイスとして用いた撮像装置において、垂直ブランキング期間でシャッタ行の画素動作期間における信号線電位を、読み出し行の画素動作期間における信号線電位と同程度にすることで、信号線電位が垂直ブランキング期間と垂直映像期間で変わらないために、掃き捨てを行っているシャッタ行の画素に及ぼされる影響を改善できる。
【発明の効果】
【００２８】
本発明によれば、電子シャッタ行の画素の信号電荷の掃き捨てを行う直前の信号線の電位変化、もしくは掃き捨てを行う際の垂直信号線の電位が異なることで、掃き捨てを行っているシャッタ行の画素に及ぼされる影響を改善できるために、シャッタ段差の現象を防ぐことができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３０】
［第１実施形態］
図１は、本発明の第１実施形態に係る固体撮像装置、例えばＭＯＳ型固体撮像装置の構成を示すシステム構成図である。
【００３１】
図１に示すように、本実施形態に係るＭＯＳ型固体撮像装置１０は、光電変換素子２０を含む画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部（撮像領域）１１に加えて、その周辺回路として垂直走査回路１２、電流源１３、カラム回路（列並列信号処理回路）１４、水平走査回路１５、出力回路１６および制御回路１７を有する構成となっている。
【００３２】
ここでは、図面の簡略化のために、画素アレイ部１１における画素２０の配列を４行６列としている。この行列状の画素配列に対して、列毎に垂直信号線１１１が配線され、行毎に駆動制御線、例えば転送制御線１１２、リセット制御線１１３およびドレイン制御線１１４が配線されている。ドレイン制御線１１４は、全画素共通に配線されている。
【００３３】
（画素回路）
図２は、画素２０の回路構成の一例を示す回路図である。図２に示すように、本例に係る画素２０は、光電変換素子、例えばフォトダイオード２１に加えて、例えば転送トランジスタ２２、リセットトランジスタ２３および増幅トランジスタ２４の３つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２２〜２４として、例えばＮチャネルのＭＯＳトランジスタを用いている。
【００３４】
転送トランジスタ２２は、フォトダイオード２１のカソードと電圧変換部であるＦＤ部（フローティングディフュージョン部）２５との間に接続され、フォトダイオード２１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲートに転送パルスＴｒｆが与えられることによってＦＤ部２５に転送する。
【００３５】
リセットトランジスタ２３は、ドレイン制御線１１４にドレインが、ＦＤ部２５にソースがそれぞれ接続され、フォトダイオード２１からＦＤ部２５への信号電荷の転送に先立って、ゲートにリセットパルスＲｓｔが与えられることによってＦＤ部２５の電位をリセットする。ドレイン制御線１１４には、アクティブで電源レベル、非アクティブでＧＮＤレベルとなるドレイン電圧Ｄｒａｉｎが与えられる。
【００３６】
増幅トランジスタ２４は、ＦＤ部２５にゲートが、ドレイン制御線１１４にドレインが、垂直信号線１１１にソースがそれぞれ接続されたソースフォロア構成となっており、ドレイン電圧Ｄｒａｉｎがアクティブになることによって動作状態となって画素２０の選択をなし、リセットトランジスタ２３によってリセットした後のＦＤ部２５の電位をリセットレベルとして垂直信号線１１１に出力し、転送トランジスタ１２によってフォトダイオード２１から信号電荷を転送した後のＦＤ部２５の電位を信号レベルとして垂直信号線１１１に出力する。
【００３７】
図１に説明を戻す。垂直走査回路１２は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部１１の各画素２０をシャッタ行と読み出し行それぞれについて行単位で垂直方向（上下方向）に走査しつつ、シャッタ行に対してはその行の画素の信号掃き捨てを行うためのシャッタパルスを供給するとともに、読み出し行に対してはその行の画素の信号読み出しを行うための読み出しパルスを供給する。
【００３８】
ここでは、図示を省略するが、垂直走査回路１２は、画素２０を行単位で順に選択して当該選択行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行の画素２０のフォトダイオード２１にそれまでに蓄積された電荷を捨てる（リセットする）電子シャッタ動作を行うための電子シャッタ走査系を有する構成となっている。
【００３９】
そして、電子シャッタ走査系によるシャッタ走査によってフォトダイオード２１の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の蓄積時間（露光時間）となる。すなわち、電子シャッタ動作とは、フォトダイオード２１に蓄積された信号電荷をリセットし、新たに信号電荷の蓄積を開始する動作である。
【００４０】
電流源１３は、特に図２から明らかなように、垂直信号線１１１とグランドとの間に接続された負荷ＭＯＳトランジスタ１３１によって構成されている。負荷ＭＯＳトランジスタ１３１のゲートには、ロード線１３２を介してロードパルスＬｏａｄが選択的に与えられる。この負荷ＭＯＳトランジスタ１３１は、垂直信号線１１１を介して選択行の画素の増幅トランジスタ２４と電気的に接続されることで、当該増幅トランジスタ２４とソースフォロア回路を形成する。
【００４１】
カラム回路１４は、画素アレイ部１１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって配置された回路群からなり、垂直走査回路１２による垂直走査によって選択された読み出し行の各画素２０から垂直信号線１１１を通して出力される信号に対して所定の信号処理を行うとともに、一時的に保持する。
【００４２】
より具体的には、カラム回路１４は、１行分の各画素２０から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)や信号増幅等の信号処理を行う。このカラム回路１４に、Ａ／Ｄ（アナログ／デジタル）変換機能を持たせた構成を採ることも可能である。
【００４３】
水平走査回路１５は、シフトレジスタあるいはアドレスデコーダ等によって構成され、カラム回路１４の各回路を順に走査し、当該カラム回路１４に一時的に保持されている１行（１ライン）分の画素の信号を順次出力する。出力回路１６は、カラム回路１５から出力される信号に対して所定の処理、例えばバッファリングだけ、あるいはバッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅等の処理を行う。
【００４４】
制御回路１７は、本固体撮像装置１０の動作モードなどを指令するデータを図示せぬ上位装置から受け取り、また本固体撮像装置１０の情報を含むデータを上位装置に出力するとともに、垂直同期信号Ｖｓｙｎｃ、水平同期信号ＨｓｙｎｃおよびマスタークロックＭＣＫに基づいて、垂直駆動回路１２、電流源１３、カラム回路１４および水平走査回路１５などの動作の基準となるクロック信号や制御信号などを生成し、これら各回路に対して与える。
【００４５】
図３に、第１実施形態に係る固体撮像装置１０における画素駆動パルス、即ち水平同期パルスＨｓｙｎｃ、ロードパルスＬｏａｄ、ドレイン電圧Ｄｒａｉｎ、リセットパルスＲｓｔおよび転送パルスＴｒｆのタイミング関係を示す。ここでは、リセットパルスＲｓｔおよび転送パルスＴｒｆに関して、読み出し行のリセットパルスＲ＿Ｒｓｔおよび転送パルスＲ＿Ｔｒｆ、シャッタ行のリセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆとして示している。
【００４６】
次に、第１実施形態に係る固体撮像装置１０の動作について、図３のタイミングチャートを用いて説明する。なお、図３のタイミングチャートにおいて、二点鎖線は従来の動作タイミングを示している。
【００４７】
先ず、全画素共通のドレイン電圧Ｄｒａｉｎがアクティブ（電源レベル）となり、同時にロードパルスＬｏａｄがアクティブとなることで、増幅トランジスタ２４とソースフォロア回路を形成する負荷ＭＯＳトランジスタ１３１がオン状態となる。その後、読み出し行のリセットパルスＲ＿Ｒｓｔがアクティブになることで、リセットトランジスタ２２がオン状態となってＦＤ部２５をリセットする。このリセット時のＦＤ部２５の電位は、増幅トランジスタ２４によってリセットレベルとして垂直信号線１１１に出力される。
【００４８】
次に、読み出し行の転送パルスＲ＿Ｔｒｆがアクティブになることで、転送トランジスタ２２がオン状態となってフォトダイオード２１で光電変換された信号電荷をＦＤ部２５へ転送する。この信号転送時のＦＤ部２５の電位は、増幅トランジスタ２４によって信号レベルとして垂直信号線１１１に出力される。これにより、画素２０における信号出力の動作としては終了であるが、電流源１３の負荷ＭＯＳトランジスタ１３１はオン状態を維持する。その後、読み出し行のリセットパルスＲ＿Ｒｓｔとシャッタ行のリセットパルスＳ＿Ｒｓｔがアクティブになることで、両方の行のＦＤ部２５がリセットされる。
【００４９】
ここで、従来の画素読み出し・電子シャッタの動作タイミングでは、図１５のタイミングチャートから明らかなように、ＦＤ部２５のリセットを行うタイミングと同じタイミングで、シャッタ行のフォトダイオード２１について信号電荷の掃き捨てを行っていた。
【００５０】
これに対して、本実施形態に係る動作タイミングでは、ＦＤ部２５のリセットタイミング、即ちリセットパルスＳ＿Ｒｓｔをアクティブにし、リセットトランジスタ２３をオンにしたタイミングから所定期間ｔだけ遅らせたタイミングでシャッタ行の転送パルスＳ＿Ｔｒｆをアクティブにし、転送トランジスタ２２をオンにすることで、シャッタ行のフォトダイオード２１について信号電荷の掃き捨てを行うようにする。
【００５１】
この電子シャッタ画素動作期間に負荷ＭＯＳトランジスタ１３１がオン状態にあることにより、垂直信号線１１１の電位はＦＤ部２５の電位に追随するために、垂直ブランキング期間で読み出し行がなくとも、電子シャッタ行のリセットパルスＳ＿Ｒｓｔがアクティブになり、電子シャッタ行のリセットレベルが垂直信号線１１１に現れる。
【００５２】
つまり、垂直ブランキング期間で読み出し行がない場合もリセットレベルが垂直信号線１１１に現れ、しかも垂直信号線１１１の電位が安定してからフォトダイオード２１について信号電荷の掃き捨てが行われる。したがって、電子シャッタ動作直前の垂直信号線１１１の電位が垂直ブランキング期間と違っても、その影響を受けずフォトダイオード２１について信号電荷の掃き捨てが行われることとなる。
【００５３】
シャッタ行の転送パルスＳ＿Ｔｒｆが非アクティブとなってから、ドレイン電圧Ｄｒａｉｎが立ち下がることで、読み出し行とシャッタ行のＦＤ部２５の電位が低レベルとなるため、増幅トランジスタ２４がオフし、読み出し行とシャッタ行の各画素２０を垂直信号線１１１から電気的に切り離す。また、ドレイン電圧Ｄｒａｉｎが立ち下がるタイミングで、ロードパルスＬｏａｄが非アクティブとなる。
【００５４】
最後に、読み出し行のリセットパルスＲ＿Ｒｓｔとシャッタ行のリセットパルスＳ＿Ｒｓｔが非アクティブとなる。その後、カラム回路１４に一時的に保持されている信号を水平走査回路１５によって走査する水平映像期間に入る。そして、垂直方向に行を順に走査しつつ、この動作が繰り返される。
【００５５】
上述したように、垂直信号線１１１に電流源１３が接続されてなるＭＯＳ型固体撮像装置１０において、電流源１３を読み出し行の画素動作期間およびシャッタ行の画素動作期間に亘って動作させるとともに、シャッタ行のリセットパルスＳ＿Ｒｓｔをアクティブにしてリセットトランジスタ２３をオン状態にし、その後所定期間ｔだけ遅らせてから転送パルスＳ＿Ｔｒｆをアクティブにして転送トランジスタ２２をオン状態にすることで、垂直ブランキング期間でシャッタ行の画素動作期間における垂直信号線１１１の電位を、読み出し行の画素動作期間における垂直信号線１１１の電位と同程度にすることができる。
【００５６】
これにより、シャッタ行の画素２０の信号電荷の掃き捨てを行う直前の垂直信号線１１１の電位変化、もしくは掃き捨てを行う際の垂直信号線１１１の電位が異なることで、掃き捨てを行っているシャッタ行の画素２０に及ぼされる影響、即ち画素２０内のポテンシャル分布の静電的容量結合やその他の微妙な影響を改善できるために、シャッタ段差の現象を防ぐことができる。
【００５７】
なお、上記実施形態では、画素２０として、増幅トランジスタ２４が画素の選択トランジスタを兼ねた３トランジスタ構成のものを用いるとしたが、３トランジスタ構成のものに限られるものではなく、例えば、増幅トランジスタ２４とは別に選択トランジスタを有する４トランジスタ構成のものなど、少なくとも転送トランジスタ２２およびリセットトランジスタ２３を有する構成のものであれば良い。
【００５８】
［第２実施形態］
図４は、本発明の第２実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図であり、図中、図１と同等部分には同一符号を付して示している。
【００５９】
本実施形態に係るＭＯＳ型固体撮像装置３０は、画素アレイ部１１の各画素として、増幅トランジスタ２４とは別に選択トランジスタを有する４トランジスタ構成の画素２０′を用いるとともに、電圧源回路３１、切替スイッチ３２およびスイッチ回路３３を新たに構成要素として有する構成となっている。それ以外の構成は、第１実施形態に係る固体撮像装置１０と基本的に同じであり、その説明については重複するので省略する。
【００６０】
画素２０′は、図５に示すように、転送トランジスタ２２、リセットトランジスタ２３および増幅トランジスタ２４に加えて、選択トランジスタ２６を有する４トランジスタ構成となっている。ドレイン電圧Ｄｒａｉｎは電源レベルに固定となっている。
【００６１】
選択トランジスタ２６は、増幅トランジスタ２４のソースと垂直信号線１１１の間に接続され、選択制御線１１５を介して選択パルスＳｅｌｅｃｔがゲートに与えられることにより、オン状態となって画素２０′を選択する。なお、選択トランジスタ２６をドレイン制御線１１４と増幅トランジスタ２４のドレインの間に接続した構成を採ることも可能である。
【００６２】
電圧源回路３１は、任意の電圧を出力可能であり、その出力電圧が外部からの設定によって調整可能な構成となっている。電圧源回路３１の出力電圧としては、画素２０′のリセットレベル（信号ゼロに相当）付近の電圧に設定される。
【００６３】
切替スイッチ３２は、電圧源回路３１の出力電圧を一方の入力、ＧＮＤレベルを他方の入力としており、制御回路１７から与えられる切替パルスＶ１がアクティブとなったときに、電圧源回路３１の出力電圧を選択し、制御線３４を介してスイッチ回路３３の各回路に供給する。
【００６４】
スイッチ回路３３の各回路は、電源と垂直信号線１１１の間に接続されたＭＯＳトランジスタ３３１によって構成されており、電圧源回路３１の出力電圧が切替スイッチ３２を介してＭＯＳトランジスタ３３１のゲートに印加され、そのゲート電圧の高レベルがコントロールされることで、画素２０′のリセットレベル付近の電位を垂直信号線１１１に供給する。
【００６５】
図６に、第２実施形態に係る固体撮像装置３０における画素駆動パルス、即ち水平同期パルスＨｓｙｎｃ、ロードパルスＬｏａｄ、ドレイン電圧Ｄｒａｉｎ、選択パルスＳｅｌｅｃｔ、リセットパルスＲｓｔ、転送パルスＴｒｆおよび切替パルスＶ１のタイミング関係を示す。
【００６６】
ここでは、選択パルスＳｅｌｅｃｔ、リセットパルスＲｓｔおよび転送パルスＴｒｆに関して、読み出し行の選択パルスＲ＿Ｓｅｌｅｃｔ、リセットパルスＲ＿Ｒｓｔおよび転送パルスＲ＿Ｔｒｆ、シャッタ行の選択パルスＳ＿Ｓｅｌｅｃｔ、リセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆとして示している。
【００６７】
続いて、第２実施形態に係る固体撮像装置３０の動作について、図６のタイミングチャートを用いて説明する。
【００６８】
画素アレイ部１１の読み出し行において、ロードパルスＬｏａｄに同期して選択パルスＲ＿Ｓｅｌｅｃｔがアクティブになることで読み出し行の各画素２０′が選択され、この選択状態において、従来技術と同様に、リセットパルスＲ＿Ｒｓｔおよび転送パルスＲ＿Ｔｒｆが順にアクティブになることで、画素２０′のリセットレベル（信号ゼロに相当）と信号レベルが順に垂直信号線１１１に出力される。その後、異なるタイミングのシャッタ行の画素動作が始まる前に、選択パルスＲ＿Ｓｅｌｅｃｔが非アクティブになることにで、読み出し行の各画素２０′は垂直信号線１１１に対して非接続状態となる。
【００６９】
次に、シャッタ行の画素動作が始まる前に、即ち転送パルスＲ＿Ｔｒｆ、リセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆがアクティブとなる前に、切替パルスＶ１がアクティブとなることで、切替スイッチ３２は電圧源回路３１の出力電圧を選択し、当該出力電圧をスイッチ回路３３に供給する。
【００７０】
これにより、垂直信号線１１１には、画素２０′のリセットレベル付近の電圧が、シャッタ行の画素動作期間、即ちフォトダイオード２１の信号掃き捨てを行う期間に必ず供給される。ここでは、電圧源回路３１の出力電圧によってＭＯＳトランジスタ３３１のゲート電圧の高レベルをコントロールし、垂直信号線１１１にほぼリセットレベルである電位を供給している。
【００７１】
このＭＯＳトランジスタ３３１のゲート電圧の高レベルについては、選択行のリセットレベル出力時における増幅トランジスタ２４のゲート電圧とほぼ同じに設定すれば良い。これにより、垂直信号線１１１の電位は、垂直ブランキング期間の電子シャッタ行動作期間でも違う電位にならないために、シャッタ段差は生じない。電子シャッタ行の画素動作期間が終了した後に、切替パルスＶ１が非アクティブとなることで、電圧源回路３１から垂直信号線１１１への電圧供給が停止する。
【００７２】
ここで、垂直信号線１１１に供給する電位については、リセットレベルと完全に同じ電位にすることが理想であるが、差を５００ｍＶ以下にすることで明白な効果が得られることが本願発明者によって確認されており、差を１００ｍＶ以下にすることで実際上何ら問題なくなる。
【００７３】
本例のように、電圧源回路３１が出力電圧の調整機能を持つ場合には、シャッタ段差が確認しやすい条件に設定して、これが消えるように垂直信号線１１１に供給する電圧をコントロールする作業をおこなうようにすれば良い。
【００７４】
以上の動作説明から明らかなように、電圧源回路３１、切替スイッチ３２およびスイッチ回路３３は、垂直ブランキング期間でシャッタ行の画素動作期間における垂直信号線１１１の電位を、読み出し行の画素動作期間における垂直信号線１１１の電位と同程度に設定する電位設定手段として機能する。
【００７５】
上述したように、垂直ブランキング期間でシャッタ行の画素動作が始まる前に、電圧源回路３１の出力電圧、即ち画素２０′のリセットレベル付近の電圧を垂直信号線１１１の各々に供給することで、シャッタ行の画素動作期間における垂直信号線１１１の電位を、読み出し行の画素動作期間における垂直信号線１１１の電位と同程度にできる。
【００７６】
これにより、シャッタ行の画素２０′の信号電荷の掃き捨てを行う直前の垂直信号線１１１の電位変化、もしくは掃き捨てを行う際の垂直信号線１１１の電位が異なることで、掃き捨てを行っているシャッタ行の画素２０′に及ぼされる影響、即ち画素２０′内のポテンシャル分布の静電的容量結合やその他の微妙な影響を改善できるために、シャッタ段差の現象を防ぐことができる。
【００７７】
なお、上記実施形態では、画素２０′として、増幅トランジスタ２４とは別に選択トランジスタ２６を有する４トランジスタ構成のものを用いるとしたが、４トランジスタ構成のものに限られるものではなく、例えば、第１実施形態の場合のように、増幅トランジスタ２４が画素の選択トランジスタ２６を兼ねた３トランジスタ構成のものなど、少なくとも転送トランジスタ２２およびリセットトランジスタ２３を有する構成のものであれば良い。
【００７８】
［第３実施形態］
図７は、本発明の第３実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図であり、図中、図４と同等部分には同一符号を付して示している。
【００７９】
本実施形態に係るＭＯＳ型固体撮像装置４０は、電圧サンプリング回路４１およびスイッチ回路４２を新たに構成要素として有する構成となっている。画素アレイ部１１の各画素としては、第２実施形態に係る固体撮像装置３０と同様に、４トランジスタ構成の画素２０′を用いている。ただし、３トランジスタ構成など、他の画素構成のものを用いても良いことは勿論である。それ以外の構成は、第１実施形態に係る固体撮像装置１０と基本的に同じであり、その説明については重複するので省略する。
【００８０】
電圧サンプリング回路４１は、ある１列の垂直信号線１１１に一端が接続されたサンプリングスイッチ４１１と、このサンプリングスイッチ４１１の他端とグランド間に接続されたホールド容量４１２と、バッファ４１３とによって構成され、ある１列の垂直信号線１１１の電位、具体的には当該垂直信号線１１１に画素２０′から出力されるリセットレベルをサンプルホールドする。
【００８１】
スイッチ回路４２は、電圧サンプリング回路４１の出力ライン４３と各列の垂直信号線１１１の間にそれぞれ接続された画素列分のスイッチ４２１によって構成され、電圧サンプリング回路４１でサンプルホールドされたリセットレベルを、電子シャッタ行の画素動作が始まる前に垂直信号線１１１の各々に供給する。
【００８２】
図８に、第３実施形態に係る固体撮像装置４０における画素駆動パルス、即ち水平同期パルスＨｓｙｎｃ、ロードパルスＬｏａｄ、ドレイン電圧Ｄｒａｉｎ、選択パルスＳｅｌｅｃｔ、リセットパルスＲｓｔ、転送パルスＴｒｆ、サンプリングパルスＶａおよびスイッチパルスＶｂのタイミング関係を示す。
【００８３】
ここでは、選択パルスＳｅｌｅｃｔ、リセットパルスＲｓｔおよび転送パルスＴｒｆに関して、読み出し行の選択パルスＲ＿Ｓｅｌｅｃｔ、リセットパルスＲ＿Ｒｓｔおよび転送パルスＲ＿Ｔｒｆ、シャッタ行の選択パルスＳ＿Ｓｅｌｅｃｔ、リセットパルスＳ＿Ｒｓｔおよび転送パルスＳ＿Ｔｒｆとして示している。
【００８４】
続いて、第３実施形態に係る固体撮像装置４０の動作について、図８のタイミングチャートを用いて説明する。
【００８５】
先ず、ロードパルスＬｏａｄがアクティブとなり、これに同期して選択パルスＲ＿Ｓｅｌｅｃｔがアクティブになることで、読み出し行の各画素２０′が選択される。その後、読み出し行のリセットパルスＲ＿Ｒｓｔがアクティブになることで、リセットトランジスタ２２がオン状態となってＦＤ部２５をリセットする。このリセット時のＦＤ部２５の電位は、増幅トランジスタ２４によってリセットレベルとして垂直信号線１１１に出力される。
【００８６】
次に、サンプリングパルスＶａがアクティブになることで、電圧サンプリング回路４１は、ある１列の垂直信号線１１１に画素２０′から出力されるリセットレベルをサンプリングスイッチ４１１によってサンプリングし、ホールド容量４１２にホールドする。
【００８７】
次いで、読み出し行の転送パルスＲ＿Ｔｒｆがアクティブになることで、転送トランジスタ２２がオン状態となってフォトダイオード２１で光電変換された信号電荷をＦＤ部２５へ転送する。この信号転送時のＦＤ部２５の電位は、増幅トランジスタ２４によって信号レベルとして垂直信号線１１１に出力される。
【００８８】
その後、異なるタイミングのシャッタ行の画素動作が始まる前に、選択パルスＲ＿Ｓｅｌｅｃｔが非アクティブになることにで、読み出し行の各画素２０′は垂直信号線１１１に対して非接続状態となる。
【００８９】
次に、電子シャッタ行の画素動作直前に、スイッチパルスＶｂがアクティブになることで、スイッチ回路４２の各スイッチ４２１がオン状態となって、電圧サンプリング回路４１でのサンプリング電位、即ちリセットレベルを垂直信号線１１１の各々に供給する。
【００９０】
その後、電子シャッタ行の画素動作期間に入る。すなわち、読み出し行のリセットパルスＲ＿Ｒｓｔとシャッタ行のリセットパルスＳ＿Ｒｓｔがアクティブになることで、両方の行のＦＤ部２５がリセットされる。このとき、シャッタ行では転送パルスＳ＿Ｔｒｆもアクティブになるため、フォトダイオード２１の信号の掃き捨てが行われる。
【００９１】
そして、シャッタ行の転送パルスＳ＿Ｔｒｆが非アクティブとなってから、読み出し行のリセットパルスＲ＿Ｒｓｔとシャッタ行のリセットパルスＳ＿Ｒｓｔが非アクティブとなり、最後にスイッチパルスＶｂが非アクティブとなる。
【００９２】
その後、カラム回路１４に一時的に保持されている信号を水平走査回路１５によって走査する水平映像期間に入る。そして、垂直方向に行を順に走査しつつ、この動作が繰り返される。
【００９３】
以上の動作説明から明らかなように、電圧サンプリング回路４１およびスイッチ回路４２は、垂直ブランキング期間でシャッタ行の画素動作期間における垂直信号線１１１の電位を、読み出し行の画素動作期間における垂直信号線１１１の電位と同程度に設定する電位設定手段として機能する。
【００９４】
上述したように、画素２０′から垂直信号線１１１に出力されるリセットレベルをサンプリングしておき、垂直ブランキング期間でシャッタ行の画素動作が始まる前に、そのサンプリング電位、即ちリセットレベルを垂直信号線１１１の各々に供給することで、シャッタ行の画素動作期間における垂直信号線１１１の電位を、読み出し行の画素動作期間における垂直信号線１１１の電位と同程度にできる。
【００９５】
これにより、垂直信号線１１１の電位は垂直ブランキング期間でも垂直映像期間と違う電位にならず、掃き捨てを行っているシャッタ行の画素２０′に及ぼされる影響、即ち画素２０′内のポテンシャル分布の静電的容量結合やその他の微妙な影響を改善できるために、シャッタ段差の現象を防ぐことができる。
【００９６】
なお、本実施形態では、ある１列の垂直信号線１１１に対して電圧サンプリング回路４１を設け、ある１列の垂直信号線１１１の電位をサンプリングしてそのサンプリング電位を垂直信号線１１１の全てに供給するとしたが、垂直信号線１１１ごとに電圧サンプリング回路４１を設け、各垂直信号線１１１ごとに電位をサンプリングしてそのサンプリング電位を、サンプリングした垂直信号線１１１に供給する構成を採ることも可能である。これによれば、垂直列ごとに、シャッタ行の画素動作期間における垂直信号線１１１の電位を、読み出し行の画素動作期間における垂直信号線１１１の電位により近い形で設定できる。
【００９７】
［第４実施形態］
図９は、本発明の第４実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図であり、図中、図４と同等部分には同一符号を付して示している。
【００９８】
本実施形態に係るＭＯＳ型固体撮像装置５０は、画素アレイ部１１内に撮像に寄与する有効画素領域以外に、撮像に寄与しないダミー画素領域１１Ａを有するとともに、垂直走査回路１２に当該ダミー画素領域１１Ａの各行を走査するダミー画素走査回路１２Ａを有する構成となっている。ダミー画素領域１１Ａには、読み出し行の垂直走査が終了した後に、次の走査が始まる前までの期間、撮像結果に影響を与えない行としてダミー画素が１行以上存在する。
【００９９】
画素アレイ部１１の各画素としては、第１実施形態に係る固体撮像装置１０と同様に、３トランジスタ構成の画素２０を用いている。ただし、４トランジスタ構成など、他の画素構成のものを用いても良いことは勿論である。それ以外の構成は、第１実施形態に係る固体撮像装置１０と基本的に同じであり、その説明については重複するので省略する。
【０１００】
図１０は、本実施形態に係るＭＯＳ型固体撮像装置５０の動作説明のためのタイミングチャートである。このタイミングチャートから明らかなように、本実施形態に係るＭＯＳ型固体撮像装置５０では、垂直ブランキング期間にダミー画素領域１１Ａの各ダミー画素を行単位で選択する駆動が行われる。
【０１０１】
すなわち、特許文献１に係る従来技術と異なり、選択行にもダミー画素行が設けられている。ダミー画素行の各ダミー画素からの信号出力は、通常の読み出し行の各画素２０からの信号出力と同等である。そのため、垂直信号線１１の電位は、垂直ブランキング期間と垂直映像期間で変わらない。
【０１０２】
上述したように、画素アレイ部１１内にダミー画素領域１１Ａを１行以上設け、読み出し行が垂直走査終了した後、次の走査が始まるまでの期間、撮像結果に影響を及ぼさないダミー画素行を選択して読み出し動作を続けることで、垂直ブランキング期間と垂直映像期間で垂直信号線１１の電位が変わらず、掃き捨てを行っているシャッタ行の画素２０に及ぼされる影響、即ち画素２０内のポテンシャル分布の静電的容量結合やその他の微妙な影響を改善できるために、シャッタ段差の現象を防ぐことができる。
【０１０３】
［適用例］
以上説明した第１，第２，第３，第４実施形態に係る固体撮像装置１０，３０，４０，５０は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイスとして用いて好適なものである。
【０１０４】
図１１は、本発明に係る撮像装置の構成の一例を示すブロック図である。図１１に示すように、本例に係る撮像装置は、レンズ６１を含む光学系、撮像デバイス６２、カメラ信号処理回路６３等によって構成されている。
【０１０５】
レンズ６１は、被写体からの像光を撮像デバイス６２の撮像面に結像する。撮像デバイス６２は、レンズ６１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス６２として、先述した第１，第２，第３，第４実施形態に係る固体撮像装置１０，３０，４０，５０が用いられる。カメラ信号処理部６３は、撮像デバイス６２から出力される画像信号に対して種々の信号処理を行う。
【０１０６】
上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス６２として先述した第１，第２，第３，第４実施形態に係る固体撮像装置１０，３０，４０，５０を用いることで、これら固体撮像装置１０，３０，４０，５０では信号の掃き捨て量が微妙に異なることに起因して発生するシャッタ段差の現象を防ぐことができるために、撮像画像の画質をより向上できる利点がある。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図である。
【図２】画素の回路構成の一例を示す回路図である。
【図３】第１実施形態に係る固体撮像装置における画素駆動パルスのタイミング関係を示すタイミングチャートである。
【図４】本発明の第２実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図である。
【図５】画素の回路構成の他の例を示す回路図である。
【図６】第２実施形態に係る固体撮像装置における画素駆動パルスのタイミング関係を示すタイミングチャートである。
【図７】本発明の第３実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図である。
【図８】第３実施形態に係る固体撮像装置における画素駆動パルスのタイミング関係を示すタイミングチャートである。
【図９】本発明の第４実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図である。
【図１０】第４実施形態に係るＭＯＳ型固体撮像装置の動作説明のためのタイミングチャートである。
【図１１】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図１２】ＣＭＯＳ型固体撮像装置の基本構成を示すシステム構成図である。
【図１３】従来例に係る画素アレイ部の走査タイミングを示すタイミングチャートである。
【図１４】画素の構成の一例を示す回路図である。
【図１５】従来例に係る画素駆動パルスのタイミング関係を示すタイミングチャートである。
【符号の説明】
【０１０８】
１０，３０，４０，５０…ＭＯＳ型固体撮像装置、１１…画素アレイ部、１１Ａ…ダミー画素領域、１２…垂直走査回路、１２Ａ…ダミー画素走査回路、１３…電流源、１４…カラム回路、１５…水平走査回路、１６…出力回路、１７…制御回路、２０，２０′…画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…ＦＤ部（フローティングディフュージョン部）、２６…選択トランジスタ、３１…電圧源回路、３２…切替スイッチ、３３…スイッチ回路、４１…電圧サンプリング回路、４２…スイッチ回路
【図１】
2006352295.tif 000003
【図２】
2006352295.tif 000004
【図３】
2006352295.tif 000005
【図４】
2006352295.tif 000006
【図５】
2006352295.tif 000007
【図６】
2006352295.tif 000008
【図７】
2006352295.tif 000009
【図８】
2006352295.tif 000010
【図９】
2006352295.tif 000011
【図１０】
2006352295.tif 000012
【図１１】
2006352295.tif 000013
【図１２】
2006352295.tif 000014
【図１３】
2006352295.tif 000015
【図１４】
2006352295.tif 000016
【図１５】
2006352295.tif 000017