(57)【要約】【課題】フリップチップボンディングでクラックが発生しない膜厚のＵＢＭ膜を有する半導体装置を提供する。【解決手段】半導体基板１上に形成されるパッド電極２と、該パッド電極２上に形成するＵＢＭ５（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜と、該ＵＢＭ膜５上に形成されるＡｕバンプ６とを有する半導体装置において、ＵＢＭ膜５をＴｉＷ膜３とＡｕ膜４で構成し、ＴｉＷ膜３の膜厚をＹ（ｎｍ）、Ａｕ膜４の膜厚をＸ（μｍ）として、【数５】  Ｙ≧−２０．２Ｘ＋７０４（０．２≦Ｘ≦２０）  Ｙ≧１００（２０＜Ｘ）の関係式を満足するＴｉＷ膜の膜厚とＴｉＷ膜の膜厚とすることで、クラックが発生しないＵＢＭ膜５とすることができる。【選択図】        図１
2006237278.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されるパッド電極と、該パッド電極上に形成するＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜と、該ＵＢＭ膜上に形成されるＡｕバンプとを有する半導体装置において、
前記ＵＢＭ膜が、ＴｉＷ膜と該ＴｉＷ膜上に形成したＡｕ膜で構成され、ＴｉＷ膜の膜厚をＹ（ｎｍ）、Ａｕ膜の膜厚をＸ（μｍ）として、
[数１]
Ｙ≧−２０．２Ｘ＋７０４（０．２≦Ｘ≦２０）
Ｙ≧１００（２０＜Ｘ）
の関係式を満足する膜厚のＴｉＷ膜とＡｕ膜を有することを特徴とする半導体装置。
【請求項２】
半導体基板上に形成されるパッド電極と、該パッド電極上に形成するＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜と、該ＵＢＭ膜上に形成されるＡｕバンプとを有する半導体装置において、
前記ＵＢＭ膜が、Ｎｉ膜と該Ｎｉ膜上に形成したＡｕ膜で構成され、Ｎｉ膜の膜厚が５μｍ以上であり、且つ、Ａｕ膜の膜厚が０．１μｍ以上であることを特徴とする半導体装置。
【請求項３】
前記パッド電極が、Ａｌ電極、Ａｌ−Ｓｉ合金電極もしくはＡｌ−Ｓｉ−Ｃｕ合金電極であることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＣまたはＬＳＩなどの半導体装置に関し、特に、ＩＣチップまたはＬＳＩチップ上に形成された電極構造に関する。
【背景技術】
【０００２】
ＩＣチップまたはＬＳＩチップはプリント基板にフリップチップボンディングで固着されて実装される場合がある。以下にフリップチップボンディング法で実装された半導体装置について説明する。また、以下の説明でＡｕは金、Ｔｉはチタン、Ｗはタングステン、Ｎｉはニッケル、Ｃｕは銅、Ｓｉはシリコン、ＡｌはアルミニウムおよびＣｒはクロムをそれぞれ示し、ＴｉＷはＴｉとＷの合金を示す。
図６は、加熱、加圧および超音波振動の組み合わせによるＡｕバンプを形成する方法を示す模式図である。
ＩＣまたはＬＳＩなどの回路を形成した半導体基板５１上にパッド電極５２を形成し、このパッド電極５２上に超音波ボンディング装置のバンプ形成用キャピラリ７１から送り出されたＡｕ線６１を押し当てて加熱した状態で（加熱しない場合もある）加圧し、バンプ形成用キャピラリ７１を超音波振動させることでＡｕバンプ５６をパッド電極５２上に形成する。
【０００３】
図７は、加熱、加圧および超音波振動の組み合わせにより半導体基板をプリント基板にフリップチップボンディングする方法を示す模式図である。
図６のＡｕバンプ５６付き半導体基板５１を裏返してフェイスダウンし（Ａｕバンプ５６が形成された面を下にし）、プリント基板５８の基板電極５７上にＡｕバンプ５６を接触させる。フリップチップボンディング用ツール７２で半導体基板５１を加圧し、超音波振動を加えてＡｕパッド５６と加熱した（加熱しない場合もある）基板電極５７とを固着する。このようにして完成した半導体装置２００の要部断面図を図８に示す。この半導体装置２００のパッド電極５２上には以下で説明するＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜は形成されていない。
前記の加熱、加圧および超音波振動の組み合わせによる、パッド電極５２上へのＡｕバンプ５６の形成において、または、プリント基板５８の基板電極５７とＡｕバンプ５６との固着を行うフリップチップボンディングにおいて、ストレスによりＩＣやＬＳＩが形成された半導体基板５１にクラック８０が発生することがある。このクラック８０の発生を防止するために、図９のようにパッド電極５２上にＵＢＭ膜５５を形成することが多い。  
【０００４】
このＵＢＭ膜５５は、２層の金属膜で構成され、１層目は半導体基板５１のパッド電極５２であるＡｌ電極またはＡｌ合金電極（Ａｌ−Ｓｉ合金電極、Ａｌ−Ｓｉ−Ｃｕ合金電極）の表面に電解めっき析出法、無電解めっき析出法、スパッタ法または蒸着法などにより形成されたＮｉ膜、Ｔｉ膜、ＴｉＷ膜５３またはＣｒ膜などの金属膜（バリア層）であり、２層目はこの１層目の金属膜上に電解めっき析出法、無電解めっき析出法またはスパッタ法等により形成されるＡｕ膜５４である。このＡｕ膜５４はＣｕ膜の場合もあり、Ａｕバンプ５６をＵＢＭ膜５５に良好に固着させるために必要である。
このＵＢＭ膜５５は、半導体基板５１へのボンディング時の機械的衝撃（衝撃荷重）を緩和する緩衝膜の役割をしたり、Ａｕバンプ５６やＡｕ膜５４とパッド電極５２であるＡｌ電極との合金により形成されるパープルプレーグが発生するのを抑制するバリア層の役割をして、パッド電極５２であるＡｌ電極を保護する働きをする。
【０００５】
また、特許文献１では、ＵＢＭ膜上にバンプを形成し、このバンプを大きな第１バンプ上に小さな第２バンプを積層して形成することで、フリップチップを回路基板に実装する際に生じる超音波振動や圧力や熱を効率よくバンプで吸収し、フリップチップにダメージを与えないようにできることが開示されている。
【特許文献１】特開２００３−１８８２０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
Ａｕバンプ５６形成時のＡｕ線とパッド電極との圧接力はフリップチップボンディング時のＡｕバンプ５６と基板電極５７との圧接力と比べて小さく、また、超音波振動による応力は圧接面全体に加わるために、単位面積当たりの応力が小さく、Ａｕバンプ５６形成時にはＵＢＭ膜５５にクラックが発生することは少ない。
しかし、フリップチップボンディング時には、Ａｕバンプ５６と基板電極５７との圧接力が大きく、また、Ａｕバンプ５６がＵＢＭ膜５５に固着されているため、超音波振動で加わる応力がＡｕバンプ５６の固着部の周囲に集中し、この応力集中によりＵＢＭ膜５５のＴｉＷ膜５３に図１０のようにクラック８０が発生する場合がある。また、Ａｕバンプ５６形成時とフリップチップボンディング時の２回の超音波ボンディングにより、ＵＢＭ膜５５（特に、バリア層であるＴｉＷ膜５３）にクラック８０が発生する頻度が増大し、さらに、パッド電極５２の下地となる図示しないＳｉＯ2 膜や半導体基板５１にクラック８０を発生させたり、パッド電極５２とＳｉＯ2 膜の界面に層間剥離を発生させたりする。
【０００７】
また、少ないバンプ数で大面積の半導体基板５１をプリント基板５８に固着する場合は１バンプ当りに必要な接合強度を大きくする必要があり、これを実現するため超音波パワー（超音波振動のパワー）や加圧力を高くすると、一層ＵＢＭ膜５５にクラック８０が発生し易くなる。
ＵＢＭ膜５５にクラック８０が発生した場合、クラック８０を通してＡｕバンプ５６やＡｕ膜５４とパッド電極５２であるＡｌ電極またはＡｌ合金電極とが、Ａｕ−Ａｌの合金層を形成する。この合金層は経時的に変化し進行してパープルプレーグとなったり、合金比率の異なる界面においてボイドが形成されたりして、接続不良の原因となる。
このように、ＵＢＭ膜５５にクラック８０が発生すると、導通不良や経時的な接触抵抗の増大などのを引き起こす。
【０００８】
図１１は、ボンディング時の超音波出力と接合強度およびＵＢＭ膜のクラック発生率を示す図であり、同図（ａ）は接合強度を示す図、同図（ｂ）はクラック発生率を示す図である。使用した半導体装置は、図９の構成をした半導体装置２００であって、ＵＢＭ膜５５をＴｉＷ膜５３とＡｕ膜５４の２層で形成し、１層目のＴｉＷ膜５３を３００ｎｍ、２層目のＡｕ膜５４を１μｍとした。また、超音波出力は０．５Ｗから１Ｗの範囲で可変した。
図１１（ｂ）より、フリップチップボンディング時の超音波出力を０．５Ｗとすると、ＴｉＷ膜５３のクラック発生を防止できる。
しかし、図１１（ａ）に示すように、０．５Ｗでは接合強度が９．８×０．６Ｎ（６００ｇｆ）となり、この接合強度は１ｍｍ□程度の小さな半導体基板では十分であるが、それ以上の大きな半導体基板では、温度サイクルやリフロー炉を通過するときの温度差で、プリント基板５８と半導体基板５１の熱膨張係数の差により、ＵＢＭ膜５３とＡｕバンプ５６に加わる熱応力が大きくなり、接合強度は不十分であり接合不良を引き起こす。
【０００９】
そこで、十分な接合強度を得ようとして超音波出力を高くすると、ＴｉＷ膜５３に導入されるクラック発生率は大きくなる。図１１（ｂ）から、超音波出力を０．７５Ｗとすると９．８×１．２Ｎ（１２００ｇｆ）の接合強度が得られ、接合強度としては十分であるが、ＴｉＷ膜５３に導入されるクラックの発生率は５０％となる。さらに超音波出力を１Ｗにあげて接合強度を９．８×１．５Ｎ（１５００ｇｆ）とするとクラックの発生率は９０％と極めて高くなる。また、前記の特許文献１にはこのような課題についての記載がない。
この発明の目的は、前記の課題を解決して、フリップチップボンディングでクラックが発生しない膜厚のＵＢＭ膜を有する半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、半導体基板上に形成されるパッド電極と、該パッド電極上に形成するＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜と、該ＵＢＭ膜上に形成されるＡｕバンプとを有する半導体装置において、
前記ＵＢＭ膜が、ＴｉＷ膜と該ＴｉＷ膜上に形成したＡｕ膜で構成され、ＴｉＷ膜の膜厚をＹ（ｎｍ）、Ａｕ膜の膜厚をＸ（μｍ）として、
【００１１】
[数２]
Ｙ≧−２０．２Ｘ＋７０４（０．２≦Ｘ≦２０）
Ｙ≧１００（２０＜Ｘ）
の関係式を満足する膜厚のＴｉＷ膜とＡｕ膜を有する構成とする。
また、半導体基板上に形成されるパッド電極と、該パッド電極上に形成するＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ）膜と、該ＵＢＭ膜上に形成されるＡｕバンプとを有する半導体装置において、
前記ＵＢＭ膜が、Ｎｉ膜と該Ｎｉ膜上に形成したＡｕ膜で構成され、Ｎｉ膜の膜厚が５μｍ以上であり、且つ、Ａｕ膜の膜厚が０．１μｍ以上である構成とする。
また、前記パッド電極が、Ａｌ電極、Ａｌ−Ｓｉ合金電極もしくはＡｌ−Ｓｉ−Ｃｕ合金電極であるとよい。
【発明の効果】
【００１２】
この発明によれば、ＵＢＭ膜をＴｉＷ膜とＡｕ膜で構成し、ＴｉＷ膜の膜厚をＹ（ｎｍ）、Ａｕ膜の膜厚をＸ（μｍ）として、
【００１３】
[数３]
Ｙ≧−２０．２Ｘ＋７０４（０．２≦Ｘ≦２０）
Ｙ≧１００（２０＜Ｘ）
の関係式を満足するＴｉＷ膜の膜厚とＴｉＷ膜の膜厚とすることで、クラックが発生しないＵＢＭ膜とすることができる。
また、ＵＢＭ膜をＮｉ膜とＡｕ膜で構成し、Ｎｉ膜厚を５μｍ以上でＡｕ膜厚を０．１μｍ以上とすることで、クラックが発生しないＵＢＭ膜とすることができる。  このように、ＵＢＭ膜のクラック発生を防止することで、Ａｕバンプとパッド電極および基板電極との接合強度や接合の信頼性を確保することができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態を以下の実施例で説明する。
【実施例１】
【００１５】
図１は、この発明の第１実施例の半導体装置の要部断面図である。この半導体装置１００をＡｕバンプ６（スタッドバンプ）を介してプリント基板８に固着する場合について説明する。
半導体装置１００は、半導体基板１上に形成したパッド電極２と、パッド電極２上に形成したＵＢＭ膜５と、ＵＢＭ膜５上に形成しプリント基板８に形成された基板電極７（ＣｕやＡｕなどで形成された導電パターンのこと）と固着するＡｕバンプ６とで構成される。ＵＢＭ膜５はバリア層であるＴｉＷ膜３（ＴｉとＷの合金膜のこと）と、このＴｉＷ膜３上に形成しＡｕバンプ６との固着を良好にするＡｕ膜４とで構成される。Ａｕバンプ６と基板電極７との固着は加熱（加熱しない場合もある）、加圧および超音波振動を組み合わせた超音波ボンディングで行われる。プリント基板８の代わりに図示しない第２半導体基板に前記の半導体基板１をＡｕバンプ６を介して固着する場合は、プリント基板８の基板電極７に相当する部分は第２半導体基板上に形成した第２パッド電極となり、この第２パッド電極にＵＢＭ膜５に相当するＵＢＭ膜を形成し、このＵＢＭ膜に前記のＡｕバンプ６を固着することになる。
【００１６】
パッド電極２はＡｌ電極、Ａｌ−Ｓｉ合金電極またはＡｌ−Ｓｉ−Ｃｕ合金電極である。ＵＢＭ膜５のＴｉＷ膜３（合金膜）はスパッタ法で形成され、このＴｉＷ膜３上に形成されるＡｕ膜４はスパッタ法または電解めっき法で形成される。また、Ａｕバンプ６は図６で説明した方法で形成する。
図２は、ＴｉＷ膜の膜厚とＵＢＭ膜のクラック発生率の関係を示す図である。Ａｕ膜の膜厚Ｘを０．２μｍとし、超音波出力を０．７５Ｗ（接合強度：９．８×１．２Ｎ）とした場合である。ＴｉＷ膜の膜厚Ｙが３００ｎｍではクラック発生率は９０％、５００ｎｍではクラック発生率は３０％、７００ｎｍでクラック発生率は０％となる。つまり、Ａｕ膜の膜厚Ｘが０．２μｍで、ＴｉＷ膜の膜厚Ｙが７００ｎｍ以上でクラック発生が抑制される。
【００１７】
図３は、Ａｕ膜の膜厚とＵＢＭ膜のクラック発生率の関係を示す図である。ＴｉＷ膜の膜厚Ｙは３００ｎｍとし、超音波出力を０．７５Ｗ（接合強度：９．８×１．２Ｎ）とした場合である。ＴｉＷ膜Ｙの膜厚が３００ｎｍで、Ａｕ膜の膜厚Ｘが２０μｍ以上でクラック発生が抑制される。
図４は、クラック発生率が０％となるＡｕ膜の膜厚とＴｉＷ膜の膜厚の関係を示す図である。
Ａｕ膜の膜厚Ｘが０．２μｍで、ＴｉＷ膜の膜厚Ｙが７００ｎｍの点と、Ａｕ膜の膜厚Ｘが２０μｍで、ＴｉＷ膜の膜厚Ｙが３００ｎｍの点を直線で結んだ直線より上方の領域のＡｕ膜の膜厚Ｘ、ＴｉＷ膜の膜厚ＹとすることでＵＢＭ膜５のクラック発生率を０％とすることができる。つまり、ＵＢＭ膜５（ＴｉＷ膜３）のクラックの発生を無くすることができる。
【００１８】
また、Ａｕ膜の膜厚Ｘが０．２μｍ未満ではＡｕバンプ６との接触膜としては薄過ぎて、Ａｕバンプ６との接合強度の確保が困難になる。そのため、Ａｕ膜の膜厚Ｘとしては０．２μｍ以上がよいが、望ましくは０．５μｍ以上とする。
一方、Ａｕ膜の膜厚Ｘが２０μｍを超えるとボンディング時にの衝撃荷重に対する緩衝膜としては十分な厚さとなるので、ＴｉＷ膜の膜厚Ｙに依存せずにＵＢＭ膜３のクラック発生率を０％とすることができる。しかし、ＵＢＭ膜５を構成するＴｉＷ膜３はパッド電極２であるＡｌ電極とＡｕバンプ６（やＡｕ膜４）の合金（Ａｌ−Ａｕ合金）を防止するバリア層の役割があり、このバリア層として有効に働かせるためには、ＴｉＷ膜の膜厚Ｙを１００ｎｍ以上とする必要がある。
そのため、Ａｕ膜の膜厚Ｘが２０μｍを超える領域ではＴｉＷ膜の膜厚Ｙを１００ｎｍ以上とするとよい。
【００１９】
さらに、緩衝材とバリア層の両方を兼ねた働きを強化するには、Ａｕ膜の膜厚Ｘを２５μｍ以上で、ＴｉＷ膜の膜厚Ｙを３００ｎｍ以上とするとよい。
前記のことから、次式を満足する領域にＡｕ膜の膜厚Ｘ（μｍ）とＴｉＷ膜の膜厚Ｙ（ｎｍ）とを設定することで、ＵＢＭ膜５のクラック発生率を０％とすることができる。
【００２０】
[数４]
Ｙ≧−２０．２Ｘ＋７０４（０．２≦Ｘ≦２０）
Ｙ≧１００（２０＜Ｘ）
このように、ＵＢＭ膜５のクラック発生を防止することで、Ａｕバンプ６とパッド電極２および基板電極７との接合強度や接合の信頼性を確保することができる。
【実施例２】
【００２１】
図５は、この発明の第２実施例の半導体装置の要部断面図である。図１との違いはＵＢＭ膜５のＴｉＷ膜３の代わりにＮｉ膜１１を用い、Ｎｉ膜１１上にＡｕ膜１２を形成してＵＢＭ膜１５とした点である。Ｎｉ膜１１は無電解めっき析出法で形成する。無電解めっき析出法を用いると、Ｎｉ膜１１の膜厚を数μｍ〜十数μｍ程度まで厚くすることができる。
Ｎｉ膜１１の膜厚を５μｍ程度とすることで、ボンディング時のダメージによるＮｉ膜１１に発生するクラックを抑止し、また下地のパッド電極２であるＡｌ電極や更にその下地となるＳｉＯ2 膜やＳｉ基板への衝撃緩和を可能とする。この場合、ボンディングする面であるＮｉ膜１１の表面に無電解めっき法でＡｕ膜１２を形成する。ＵＢＭ膜１５の表面層であるＡｕ膜１２の膜厚は、ボンディング可能な厚みがあれば十分であり、１００ｎｍ程度以上あればよい。
【００２２】
つまり、ＵＢＭ膜１５をＮｉ膜１１とこのＮｉ膜１１上に形成したＡｕ膜１２で構成し、Ｎｉ膜１１の膜厚を５μｍ以上とし、且つ、Ａｕ膜１２の膜厚を１００ｎｍ以上とすることでＵＢＭ膜１５のクラック発生を防止することができる。
前記したように、ＵＢＭ膜５、１５のクラック発生を防止することで、前記と同様にＡｕバンプ６とパッド電極２および基板電極７との接合強度や接合の信頼性を確保することができる。
また、前記の半導体基板１をＡｕバンプ６を介して固着する基板として、前記のプリント基板８の他に、セラミック基板、フレキシブル基板およびリードフレームなどある。また、前記したように、ＵＢＭ膜５、１５付き半導体基板１同士をＡｕバンプ６で固着する場合もある。
【００２３】
また、前記の実施例ではフリップチップボンディングの場合のみを説明したが、Ａｕ線をパッド電極に超音波ボンディング（ワイヤボンディング）する場合も、本発明のＵＢＭ膜をパッド電極であるＡｌ電極などの上に形成することでＵＢＭ膜のクラック発生を防止することができる。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１実施例の半導体装置の要部断面図
【図２】ＴｉＷ膜の膜厚とＵＢＭ膜のクラック発生率の関係を示す図
【図３】Ａｕ膜の膜厚とＵＢＭ膜のクラック発生率の関係を示す図
【図４】クラック発生率が０％となるＡｕ膜の膜厚とＴｉＷ膜の膜厚の関係を示す図
【図５】この発明の第２実施例の半導体装置の要部断面図
【図６】加熱、加圧および超音波振動の組み合わせによるＡｕバンプを形成する方法を示す模式図
【図７】加熱、加圧および超音波振動の組み合わせによる半導体基板をプリント基板にフリップチップボンディングする方法を示す模式図
【図８】従来のＵＢＭ膜なしの半導体装置の要部断面図
【図９】従来のＵＢＭ膜付き半導体装置の要部断面図
【図１０】ＵＢＭ膜にクラックが発生した図
【図１１】ボンディング時の超音波出力と接合強度およびＵＢＭ膜のクラック発生率を示す図であり、（ａ）は接合強度を示す図、（ｂ）はクラック発生率を示す図
【符号の説明】
【００２５】
１    半導体装置
２    パッド電極
３、５３  ＴｉＷ膜
４、１２、５４  Ａｕ膜
５、１５、５５  ＵＢＭ膜
６    Ａｕバンプ
７    基板電極
８    プリント基板
１１    Ｎｉ膜
１００    半導体装置
Ｘ    Ａｕ膜の膜厚
Ｙ    ＴｉＷ膜の膜厚
【図１】
2006237278.tif 000003
【図２】
2006237278.tif 000004
【図３】
2006237278.tif 000005
【図４】
2006237278.tif 000006
【図５】
2006237278.tif 000007
【図６】
2006237278.tif 000008
【図７】
2006237278.tif 000009
【図８】
2006237278.tif 000010
【図９】
2006237278.tif 000011
【図１０】
2006237278.tif 000012
【図１１】
2006237278.tif 000013