(57)【要約】【課題】  スイッチ機能が十分に得られ、また、常温においても十分にスイッチ動作ができるスイッチング素子を提供すること。【解決手段】  第１導電性層１上に、第１絶縁膜２を介して、第１電極３と第２電極４とを形成する。第１電極３と第２電極４との間に、第２絶縁膜５を形成する。第１電極３は、第１絶縁膜２の表面に接する側の部分が鋭角断面を有するように、側面が傾斜している。第１絶縁膜２及び第２絶縁膜５中に、２０ｎｍ以下の直径を有する金属微粒子６を形成する。この金属微粒子６は、第１電極３と第２絶縁膜５との境界が含まれる平面と略同一の平面上に配置する。第１絶縁膜２中の金属微粒子６の数を、第１絶縁膜２の膜厚と、第１絶縁膜２への金属元素の注入及びアニール条件とで制御できるので、微細加工の最小加工寸法の制約を受けない。【選択図】図１
2006237068.tif 000002
【特許請求の範囲】
【請求項１】
第１導電性層と、
上記第１導電性層上に形成された第１絶縁膜と、
上記第１絶縁膜上に形成された第２導電性層と、
上記第１絶縁膜上に形成された第３導電性層と、
上記第２導電性層と第３導電性層とを絶縁する第２絶縁膜と、
少なくとも上記第１絶縁膜中に形成された導電性微粒子と
を備えることを特徴とするスイッチング素子。
【請求項２】
請求項１に記載のスイッチング素子において、
上記導電性微粒子は、上記第２導電性層と上記第２絶縁膜との境界が含まれる平面と略同じ平面上に形成されていることを特徴とするスイッチング素子。
【請求項３】
請求項１に記載のスイッチング素子において、
上記導電性粒子は、金属で形成されていると共に、１ｎｍ以上２０ｎｍ以下の直径を有することを特徴とするスイッチング素子。
【請求項４】
請求項１に記載のスイッチング素子において、
上記第１絶縁膜は、酸化シリコン又は窒化シリコンで形成されていることを特徴とするスイッチング素子。
【請求項５】
請求項１に記載のスイッチング素子において、
上記第２絶縁膜は、酸化シリコン又は窒化シリコンで形成されていることを特徴とするスイッチング素子。
【請求項６】
請求項１に記載のスイッチング素子において、
上記導電性微粒子は、Ｓｉ、Ｃｕ、Ｆｅ、Ａｇ、Ａｕ、Ｓｎ、Ｐｔ、Ｉｎ、Ｓｂ及びＧａからなる群から選択された少なくとも１つの金属元素で形成されていることを特徴とするスイッチング素子。
【請求項７】
請求項１に記載のスイッチング素子において、
上記第２導電性層は、上記第１絶縁膜に接する側の端部が鋭角断面を有し、
上記第２導電性層がソース電極として働き、上記第１導電性層の活性化領域がドレイン電極として働き、上記第３導電性層がゲート電極して働き、
上記ゲート電極とドレイン電極との間に位置する複数の上記導電性微粒子の間を、トンネル効果によりキャリアが移動することを特徴とするスイッチング素子。
【請求項８】
第１導電性層上に形成された第１絶縁膜上に、導電性膜を形成する工程と、
上記導電性膜をテーパエッチングして、上記第１絶縁膜の表面に対して傾斜した側壁を有する第２導電性層を形成する工程と、
上記第２導電性層上に第２絶縁膜を形成する工程と、
少なくとも上記第１絶縁膜中に、導電性微粒子を形成する微粒子形成工程と
を備えることを特徴とするスイッチング素子の製造方法。
【請求項９】
請求項８に記載のスイッチング素子の製造方法において、
上記微粒子形成工程は、
上記第１絶縁膜中に、金属元素を注入する注入工程と、
上記第１絶縁膜中に注入された上記金属元素をアニールによって拡散させる拡散工程と
を含むことを特徴とするスイッチング素子の製造方法。
【請求項１０】
請求項８に記載のスイッチング素子の製造方法において、
上記第１導電性層はシリコンで形成され、
上記第１絶縁膜は酸化シリコンで形成されていることを特徴とするスイッチング素子の製造方法。
【請求項１１】
請求項８に記載のスイッチング素子の製造方法において、
上記導電性微粒子は、Ｓｉ、Ｃｕ、Ｆｅ、Ａｇ、Ａｕ、Ｓｎ、Ｐｔ、Ｉｎ、ＳｂおよびＧａからなる群から選択された少なくとも１つの金属元素で形成されていることを特徴とするスイッチング素子の製造方法。
【請求項１２】
請求項９に記載のスイッチング素子の製造方法において、
上記金属元素はＡｇであり、
上記注入工程は、上記金属元素の注入エネルギが約２０ｋｅＶ以下に設定されたイオン注入を行う工程であることを特徴とするスイッチング素子の製造方法。
【請求項１３】
請求項９に記載のスイッチング素子の製造方法において、
上記金属元素はＡｇであり、
上記注入工程は、上記金属元素の注入量が約１×１０１３ｃｍ−２以上のイオン注入を行う工程であることを特徴とするスイッチング素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子に関し、特に、単一電子のスイッチングを行うスイッチング素子に関する。
【背景技術】
【０００２】
スイッチング素子は、電子デバイスの基本的な構成要素である。そのため、スイッチング素子の低消費電力化を行うことで、電子デバイスの低消費電力化を行うことができる。また、スイッチング素子の低消費電力化は、スイッチング素子及び電子デバイスの発熱の抑制を行うことができる。
【０００３】
スイッチング素子の低消費電力化は、バッテリー駆動の電子デバイスのみでなく、例えば発熱を抑えるために処理速度等の性能が制限されるすべての電子デバイスにおいて、重要な課題である。そのため、いわゆるクーロンブロッケードを利用して単一電子をスイッチングするスイッチング素子の研究が精力的になされている。クーロンブロッケードを利用することにより、非常に微小なキャパシタを通過するトンネル電流に現れる量子効果を使ってスイッチング動作を行うことができる。また、このようなスイッチング素子を用いて様々な論理回路やメモリ回路を構成することができる。
【０００４】
上記単一電子をスイッチングするスイッチング素子としては、従来、図５に示すように、ＳｉＯ２膜等の絶縁膜５１２中に、典型的には２０ｎｍ以下の大きさの金属微粒子５１４を、Ｓｉ基板５１０の表面と略同一平面上に、略等間隔かつ互いに孤立した状態で配列したものがある（特開平１１−１９５７８０号公報：特許文献１参照）。上記金属微粒子が配列された絶縁膜５１２上に、ソース又はドレイン電極５２６を設けると共に、上記絶縁膜５１２の側方にゲート電極５２７を設けてトランジスタを構成している。
【０００５】
上記金属微粒子５１４を形成する方法としては、絶縁膜５１２中に、Ｓｎ原子を加速エネルギ１０ｋｅＶ及びドーズ量５×１０１５ｃｍ−２でイオン注入してアニールすることにより、上記絶縁膜５１２中にＳｎの超微粒子を相互に孤立した状態で形成することが開示されている。
【０００６】
また、従来、他のスイッチング素子としては、図６に示すような構造が開示されている（特表２００３−５２２４１９号公報：特許文献２参照）。このスイッチング素子は、ゲート６３４の下側に、制御酸化物６３６とトンネル酸化物６３７を順次形成し、６ｎｍ以下の大きさのナノ粒子６１８を、上記制御酸化物６３６とトンネル酸化物６３７との境界に接するように、上記制御酸化物６３６に配置している。上記トンネル酸化物６３７の下方かつ両側に、ソース６３０とドレイン６３２を形成している。
【０００７】
しかしながら、図５に示した従来のスイッチング素子は、スイッチ機能が不十分であるという問題がある。その理由は、ゲート電極５２７への印加電圧に基づく電界の影響を受ける金属微粒子５１４の数は、全体の金属微粒子５１４の中のごく一部となり、オンオフ比を十分に得ることができないからである。また、このトランジスタを用いてメモリ素子を構成した場合、蓄積された電荷の保持特性が比較的悪く、電荷を蓄積できる時間が、限られてしまう問題がある。
【０００８】
また、図６に示した従来のスイッチング素子は、ゲート長は、微細加工で形成されるゲート６３４の幅と同じになるため、最小加工寸法に依存する。現在の微細加工技術では、現実的な最小加工寸法は０．１〜０．２５マイクロメートルのオーダーである。もし、ゲート長に亘って、例えば直径約５ｎｍのナノ粒子６１８を約５ｎｍ間隔に配置した場合、ゲートソース間に並ぶナノ粒子６１８の数は、最小加工寸法の制約により、少なくとも１０個になる。そのため、ゲート６３４への印加電圧の制御によりソース６３０およびドレイン６３２の間に電流を流す場合、その電流がナノ粒子６１８間のトンネル電流であるとすると、少なくとも１０個のナノ粒子６１８を順次トンネルする必要があるため、電流量が少なくなってしまう。したがって、ゲート電圧で制御できる電流の変化量が小さくなるので、ノイズの影響等を考慮すると、常温でのスイッチ動作が困難になるという問題がある。
【特許文献１】特開平１１−１９５７８０号公報
【特許文献２】特表２００３−５２２４１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の課題は、スイッチ機能が十分に得られ、また、常温においても十分にスイッチ動作ができるスイッチング素子を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明のスイッチング素子は、
第１導電性層と、
上記第１導電性層上に形成された第１絶縁膜と、
上記第１絶縁膜上に形成された第２導電性層と、
上記第１絶縁膜上に形成された第３導電性層と、
上記第２導電性層と第３導電性層とを絶縁する第２絶縁膜と、
少なくとも上記第１絶縁膜中に形成された導電性微粒子と
を備えることを特徴としている。
【００１１】
上記構成によれば、上記第１導電性層と、上記第２導電性層及び第３導電性層とを絶縁する上記第１絶縁膜中に、上記導電性微粒子が形成されているので、
上記第２導電性層又は第３導電性層への印加電圧に基づく電界の影響が、全ての上記導電性微粒子に及ぶように形成できる。したがって、このスイッチング素子は、オンオフ比を十分に得ることができて、十分なスイッチ機能を得ることができる。
【００１２】
また、上記スイッチング素子のゲート長は、上記第１導電性層と、上記第２導電性層及び第３導電性層とを隔てる上記第１絶縁膜の厚みに基づく長さになる。この長さは、従来のように最小加工寸法に依存することが無いので、ゲート長が十分に小さいスイッチング素子を形成できる。したがって、上記第２導電性層又は第３導電性層への印加電圧の制御によって、上記導電性微粒子間を流れるトンネル電流を十分に変化させることができて、確実にスイッチ動作が可能なスイッチング素子が得られる。また、このスイッチング素子を用いてメモリ素子を構成した場合の電荷保持特性を改善できる。
【００１３】
なお、上記第１導電性層は、例えば導電性基板や、半導体基板に不純物を添加してなる導電性領域等であってもよい。
【００１４】
一実施形態のスイッチング素子は、上記導電性微粒子は、上記第２導電性層と上記第２絶縁膜との境界が含まれる平面と略同じ平面上に形成されている。
【００１５】
上記実施形態によれば、上記導電性微粒子に、上記第２導電性層又は第３導電性層への印加電圧に基づく電界の影響を、更に効果的に与えることができるので、オンオフ比を更に大きくすることができて、スイッチング動作を更に確実なものにできる。
【００１６】
一実施形態のスイッチング素子は、上記導電性粒子は、金属で形成されていると共に、１ｎｍ以上２０ｎｍ以下の直径を有する。
【００１７】
上記実施形態によれば、上記導電性微粒子に関するクーロンブロッケード効果について、熱揺らぎの影響を受け難くできる。
【００１８】
一実施形態のスイッチング素子は、上記第１絶縁膜は、酸化シリコン又は窒化シリコンで形成されている。
【００１９】
上記実施形態によれば、従来より半導体ＩＣ（集積回路）に多く用いられている酸化シリコン又は窒化シリコンで第１絶縁膜を形成することにより、従来の半導体ＩＣ製造技術を利用して、比較的安価に、単一電子をスイッチングするスイッチング素子が得られる。
【００２０】
一実施形態のスイッチング素子は、上記第２絶縁膜は、酸化シリコン又は窒化シリコンで形成されている。
【００２１】
上記実施形態によれば、従来より半導体ＩＣに多く用いられている酸化シリコン又は窒化シリコンで第２絶縁膜を形成することにより、従来の半導体ＩＣ製造技術を利用して、比較的安価に、単一電子をスイッチングするスイッチング素子が得られる。
【００２２】
一実施形態のスイッチング素子は、上記導電性微粒子は、Ｓｉ（シリコン）、Ｃｕ（銅）、Ｆｅ（鉄）、Ａｇ（銀）、Ａｕ（金）、Ｓｎ（スズ）、Ｐｔ（白金）、Ｉｎ（インジウム）、Ｓｂ（アンチモン）及びＧａ（ガリウム）からなる群から選択された少なくとも１つの金属元素で形成されている。
【００２３】
上記実施形態によれば、上記群の金属元素は、イオン注入によって上記第１絶縁膜又は第２絶縁膜に導入することができるので、比較的安価に導電性微粒子を形成できる。
【００２４】
一実施形態のスイッチング素子は、上記第２導電性層は、上記第１絶縁膜に接する側の端部が鋭角断面を有し、
上記第２導電性層がソース電極として働き、上記第１導電性層の活性化領域がドレイン電極として働き、上記第３導電性層がゲート電極して働き、
上記ゲート電極とドレイン電極との間に位置する複数の上記導電性微粒子の間を、トンネル効果によりキャリアが移動する。
【００２５】
上記実施形態によれば、ソース電極として働く上記第２導電性層について、鋭角断面を有する上記端部に、効果的に電界集中を起こすことができる。したがって、上記導電性微粒子に効果的に電子注入を行うことができる。その結果、比較的低電圧でスイッチング動作が可能なスイッチング素子が得られるので、電源電圧を低減して低消費電力化を図ることができる。
【００２６】
本発明のスイッチング素子の製造方法は、
第１導電性層上に形成された第１絶縁膜上に、導電性膜を形成する工程と、
上記導電性膜をテーパエッチングして、上記第１絶縁膜の表面に対して傾斜した側壁を有する第２導電性層を形成する工程と、
上記第２導電性層上に第２絶縁膜を形成する工程と、
少なくとも上記第１絶縁膜中に、導電性微粒子を形成する工程と
を備えることを特徴としている。
【００２７】
上記構成によれば、上記導電性膜がテーパエッチングされて、上記第１絶縁膜の表面に対して傾斜した側壁を有する上記第２導電性層が形成される。この第２導電性層は、上記第１絶縁膜の表面に接する側の部分が鋭角断面に形成されるので、この鋭角断面に形成された部分に効果的に電界集中を起こすことができる。したがって、この部分から、上記第１絶縁膜中の導電性微粒子に効果的に電子注入を行うことができるので、比較的低電圧でスイッチング動作が可能で低消費電力のスイッチング素子を製造できる。
【００２８】
一実施形態のスイッチング素子の製造方法は、上記微粒子形成工程は、
上記第１絶縁膜中に、金属元素を注入する注入工程と、
上記第１絶縁膜中に注入された上記金属元素をアニールによって拡散させる拡散工程とを含む。
【００２９】
上記実施形態によれば、上記第１絶縁膜中に、上記金属元素からなる導電性微粒子が形成される。
【００３０】
一実施形態のスイッチング素子の製造方法は、上記第１導電性層はシリコンで形成され、
上記第１絶縁膜は酸化シリコンで形成されている。
【００３１】
上記実施形態によれば、下地製造時にＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の半導体素子を作成することが可能になるので、他の素子との混載を容易に行うことができる。
【００３２】
一実施形態のスイッチング素子の製造方法は、上記導電性微粒子は、Ｓｉ、Ｃｕ、Ｆｅ、Ａｇ、Ａｕ、Ｓｎ、Ｐｔ、Ｉｎ、ＳｂおよびＧａからなる群から選択された少なくとも１つの金属元素で形成されている。
【００３３】
上記実施形態によれば、上記導電性微粒子を、イオン注入法によって形成することができる。
【００３４】
一実施形態のスイッチング素子の製造方法は、上記金属元素はＡｇであり、
上記注入工程は、上記金属元素の注入エネルギが約２０ｋｅＶ以下に設定されたイオン注入を行う工程である。
【００３５】
上記実施形態によれば、適切な位置に、Ａｇからなる導電性微粒子を形成できる。
【００３６】
一実施形態のスイッチング素子の製造方法は、上記金属元素はＡｇであり、
上記注入工程は、上記金属元素の注入量が約１×１０１３ｃｍ−２以上のイオン注入を行う工程である。
【００３７】
上記実施形態によれば、Ａｇからなる導電性微粒子を適切な大きさに形成できる。
【発明の効果】
【００３８】
以上のように、本発明のスイッチング素子は、第１導電性層と、第２導電性層及び第３導電性層とを絶縁する第１絶縁膜中に、導電性微粒子が形成されているので、上記第２導電性層又は第３導電性層への印加電圧に基づく電界の影響が、全ての上記導電性微粒子に及ぶように形成できるから、オンオフ比を有して十分なスイッチ機能を有するスイッチング素子を得ることができる。また、このスイッチング素子のゲート長は、上記第１絶縁膜の厚みに基づく長さになり、この長さは従来のように最小加工寸法に依存することが無いので、ゲート長が十分に小さくて確実にスイッチ動作が可能なスイッチング素子が得られる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明を図示の実施の形態により詳細に説明する。
【００４０】
（第１実施形態）
図１は、本発明の第１実施形態としてのスイッチング素子の一部を示す断面図である。
【００４１】
このスイッチング素子は、第１導電性層１上に、第１絶縁膜２を介して、第２導電性層としての第１電極３と、第３導電性層としての第２電極４とが形成されている。この第１電極３と第２電極４は、互いに向かい合う側面が、略平行に形成されていると共に、上記絶縁膜２の表面に対して傾斜して形成されている。詳しくは、上記第１電極３は、上記第１絶縁膜２の表面に接する側の部分が鋭角断面を有するように、上記側面が傾斜している。また、上記第２電極４は、上記第１絶縁膜２の表面に接する側の部分が鈍角断面を有するように、上記側面が傾斜している。
【００４２】
上記第１電極３と第２電極４は、上記互いに向かい合う側面の間に位置する第２絶縁膜としての第２絶縁膜５によって、電気的に絶縁されている。
【００４３】
上記第１絶縁膜２及び第２絶縁膜５中には、２０ｎｍ以下の直径を有する導電性微粒子としての金属微粒子６が形成されており、この金属微粒子６は略同一平面上に並んでいる。この金属微粒子６が並ぶ平面は、上記第１電極３と第２絶縁膜５との境界が含まれる平面と略同一である。詳しくは、上記金属微粒子６は、上記第２絶縁膜５中では、上記第１電極３の側面に接する状態で第２絶縁膜５中に位置している。一方、上記第１絶縁膜２中では、上記金属微粒子６は、上記第１電極３と第２絶縁膜５との境界を第１絶縁膜２に延長してなる平面に中心が位置している。
【００４４】
なお、図示しないが、上記第１導電性層１、第１電極３及び第２電極４は、金属配線に接続されている。
【００４５】
上記構成のスイッチング素子は、第１電極３がソースとして働き、第２電極４がゲートとして働き、また、第１導電性層１がドレインとして機能する。上記第２電極４と第１導電性層１との間の電圧を制御することにより、上記第１電極３から第１導電性層１への電流を制御して、スイッチング動作を行う。
【００４６】
ここで、上記第１電極３と第１導電性層１とに電圧を印加すると、第１電極３の先端に、つまり、第１電極３の第２絶縁膜５の表面に接する側の鋭角断面を有する部分の先端に、電界集中が生じる。上記第１電極３の鋭角断面を形成する側面の延長上に、金属微粒子６が位置すると共に、この金属粒子６は、直径が２０ｎｍ以下と十分に小さいため、上記第１電極３の先端と金属粒子６との間や、複数の金属粒子６の間に形成されている第１絶縁膜２の部分による微細なキャパシタンスに、トンネル電流が通過する。このときにトンネルすべき微細なキャパシタンスの個数は、第１絶縁膜２の膜厚と、金属粒子６の粒径及び配置間隔とによって定めることによって決定することができる。上記金属粒子６の粒径及び配置間隔は、上記第１絶縁膜２への金属元素の注入条件で決定される。例えば、５ｎｍの金属粒子６を５ｎｍ間隔で配置した場合、第１絶縁膜２の膜厚を４０ｎｍ程度にすれば、上記金属粒子６は約４個並ぶことになる。このように、本実施形態によれば、ソースとドレインの間に配置できる金属微粒子６の個数が、微細加工の最小加工寸法の制約を受けない。したがって、従来のようにゲート長が微細加工の最小加工寸法に制限されてスイッチング動作が困難になることが無くて、確実にスイッチ動作が可能な単一電子のスイッチング素子が得られる。また、従来よりもデバイスの設計の自由度を上げることができる。
【００４７】
なお、ソースとドレインの間に配置する金属微粒子６の個数の設定には、第１電極３の側面の傾斜角度を考慮する必要があるが、膜厚の設定によって金属微粒子６の個数を設定できることに変わりはない。
【００４８】
また、第２絶縁膜５中に位置して第１電極３に接する金属粒子６は、互いに同電位になるので、スイッチ特性に関しては、第１絶縁膜３中の金属粒子６のみを考慮すればよい。
【００４９】
ところで、本実施形態のスイッチング素子では、ゲートとして働く第２電極４と金属粒子６との間の距離が非常に近いため、金属微粒子６は、第２電極４に印加した電圧によって生ずる電界の影響を受けやすい。ここで、ソースとしての第１電極３からドレインとしての第１導電性層１に電流が流れる際、複数の金属微粒子６間をトンネル効果によって電流が流れる。このような金属微粒子６に関して、ゲートとしての第２電極４の形状を調節することにより、各金属微粒子６が受ける電界を調節することができる。例えば、第２電極４の一部を鋭角断面にすることで電界集中を生成して、この鋭角断面部分の近傍に位置する金属微粒子６にかかる実効電界を高めることができる。このことを利用して、オンオフ比をあげることが可能である。また、このことを利用して、金属微粒子６に電荷を蓄えることも可能である。
【００５０】
本実施形態のスイッチング素子は、金属微粒子６を単体の金属で形成する必要はなく、例えば、金属結晶が金属酸化膜によって覆われた構造であってもよい。また、複数の元素を用いて金属微粒子や金属結晶を構成してもよい。また、導電性微粒子としての金属微粒子６の直径は、１ｎｍ以上２０ｎｍ以下の範囲で適宜設定することができる。
【００５１】
（第２実施形態）
図２は、本発明の第２実施形態のスイッチング素子を備えたデバイスを示す平面図である。図３は、図２のＡ−Ａ’線における断面図である。
【００５２】
このデバイスは、半導体基板の一部が素子分離領域２０１によって電気的に分離されてなる第１導電性層としての活性化領域２０２上に、第１絶縁膜２０８が形成されている。この第１絶縁膜２０８上に、多結晶シリコンで形成された第２導電性層としてのソース電極２０３が形成されている。また、上記第１絶縁膜２０８上に、上記ソース電極２０３と第２絶縁膜２０９を介して隣接する第３導電性層としてのゲート電極２０４が形成されている。上記ソース電極２０３は、平面図において、上記ゲート電極２０４の周りを取り囲むように形成されている。また、上記第１絶縁膜２０８上に、ドレインとして働く活性化領域２０２から引き出された引き出し電極２０７が形成されている。上記第１絶縁膜２０８及び第２絶縁膜２０９には、図２の矩形領域Ｃかつ図３の円形領域Ｂに亘って、導電性微粒子が形成されている。上記活性化領域２０２を有する第１導電性層、第１絶縁膜２０８、第２絶縁膜２０９、ソース電極２０３、ゲート電極２０４及び導電性微粒子によって、本発明のスイッチング素子を構成している。ソース電極２０３及びゲート電極２０４は、コンタクト２０５，２０６を介して各々メタル配線に接続されている。また、上記引き出し電極２０７がメタル配線に接続されている。なお、上記メタル配線は図示していない。
【００５３】
上記構成のデバイスにおいて、金属配線を介してソース電極２０３と引き出し電極２０７（活性化領域２０２）に５Ｖの電圧をかける。さらに、ゲート電極２０４に電圧を印加し、この印加電圧を０Ｖから５Ｖまで０．１Ｖ刻みで順次増加させると、ソース・ドレイン間に流れる電流が、階段状に増加する。この現象を利用し、ゲート電極２０４にかける電圧を制御することによって、スイッチング素子として利用が可能である。
【００５４】
本実施形態のデバイスは、ソース電極２０３の側面が、第１絶縁膜２０８の表面に対して傾斜していることが特徴である。詳しくは、ソース電極２０３の縁の第１絶縁膜２０８に接する側の部分が、鋭角断面を有する。これにより、ソース電極２０３の鋭角断面を有する縁の先端から、第１絶縁膜２０８に向かって電子の放出を効率良く行うことができる。ソース電極２０３が上述の形状を有する場合、第１絶縁膜２０８及び第２絶縁膜２０９に、図２の矩形領域Ｃかつ図３の円形領域Ｂのみに導電性微粒子を形成する必要がある。これにより、いわゆるデバイス幅が増加することが防止できる。例えば、デバイスの製造工程において、図２の矩形領域Ｃの内側のみに金属微粒子が形成されるようにマスクをした後、金属分子の注入・アニール等により、金属微粒子の形成を行なう。もし、このマスクを使用しない場合、例えば、図３の円形領域Ｄ内にも電流パスが形成されてしまうため、デバイス幅が増加してしまう。
【００５５】
本実施形態のデバイスは、第１導電性層の素子分離領域で区画されてなる活性化領域２０２上に、ソース電極２０３及びゲート電極２０４を形成しているので、各電極に従来の技術を用いて配線を行うことができ、したがって、他の半導体素子の混載が可能となる。
【００５６】
また、本実施例のデバイスを適用することで、縁部が鋭角断面に形成されたソース電極２０３を用いることにより、低消費電力のスイッチング素子が得られる。また、スイッチング素子の寸法について、デバイス長を成膜条件によって決定できるため、従来のように微細加工の最小加工寸法の制約を受けることが無く、最小加工寸法よりも小さい微小なものが得られる。また、デバイス幅についても、マスクを使用することで所望ものが得られる。また、通常のＣＭＯＳ等の半導体素子との混載も容易である。したがって、従来よりも大きい自由度で、デバイス設計を行うことができる。
【００５７】
（第３実施形態）
本実施形態では、本発明のスイッチング素子の製造方法の一例を、図面を用いて説明する。
【００５８】
図４Ａ乃至４Ｅは、第２実施形態のデバイスの製造方法を示す工程図である。
【００５９】
まず、図４Ａに示すように、半導体基板３０１に、通常の方法で素子分離領域３０２を形成する。その後、上記半導体基板３０１の表面部分に不純物注入を行って、活性化領域３０３を形成する。この活性化領域３０３上に素子を形成する。上記半導体基板３０１の表面に、２０ｎｍの厚みのＳｉＯ２膜３０４を形成する。なお、上記ＳｉＯ２膜３０４の厚みは、５〜４０ｎｍの範囲であればよい。さらに、ＣＶＤ装置を行いて、２５０ｎｍの厚みのポリシリコン膜３０５を成膜する。なお、上記ポリシリコン膜３０５の厚みは１００〜５００ｎｍの範囲であればよい。そして、注入前酸化を行なった後、上記ポリシリコン膜３０５にイオン注入を行ってドーピングする。このドーピングとしては、例えば、Ｐ（リン）を３×１０１５個/ｃｍ２程度注入する。その後、熱処理を行い、注入したイオン種を活性化する。
【００６０】
次に、ポリシリコン膜３０５のテーパエッチングを行う。このエッチングでは、Ｃｌ２/ＨＢｒ/Ｏ２の混合エッチングガスを用いて、異方性エッチングを行う。このとき、通常のゲートエッチングの条件よりも、ＨＢｒの流量比率を増加させることにより、テーパエッチングを行う。このテーパエッチングによって、ポリシリコン膜３０５に、図４Ｂに示すようにＳｉＯ２膜３０４の表面に対して傾斜したエッチング面が得られる。
【００６１】
なお、テーパエッチングを行う他の手法としては、等方性のドライエッチングやウエットエッチングで行う等の手法があり、その場合は、図４Ｃに示すように断面が概略半円形状のエッチング面が得られる。
【００６２】
次に、熱酸化を行い、厚みが２０ｎｍの絶縁膜３０６をポリシリコン膜３０５の表面部分に形成する。
【００６３】
次に、金属元素を注入する際のイオン注入用マスクをレジストで形成する。
【００６４】
次に、図４Ｄに示すように、上記ＳｉＯ２膜３０４中に、Ａｇ（銀）を、イオン注入法によって、２０ｋｅＶ以下、好ましくは１０ｋｅＶの加速エネルギ、及び、５×１０１５ｃｍ−２のドーズで導入する。このように、Ａｇイオンを低い加速エネルギで導入することにより、Ａｇイオンが、ポリシリコン膜３０５（ソース電極）と絶縁膜３０６との界面、ＳｉＯ２膜３０４、並びに、活性化領域３０３に注入される。
【００６５】
その後、Ｎ２雰囲気中で、９００°Ｃの温度の下、１０分間アニールして、上記イオン注入されたＡｇイオンを凝集する。これにより、直径が約５ｎｍの導電性微粒子としてのＡｇ微粒子３１１が、ポリシリコン膜３０５（ソース電極）と絶縁膜３０６との界面、ＳｉＯ２膜３０４、及び、活性化領域３０３中に形成される。
【００６６】
注入およびアニールの他の条件は、上述の位置に金属微粒子が形成される条件に設定する。
【００６７】
次に、図４Ｅに示すように、上記絶縁膜３０６上にポリシリコン膜を堆積してパターニングしてゲート電極３０７を形成し、その上に絶縁膜３０８を堆積する。最後に、コンタクト工程やメタル配線工程を行って、本実施形態のデバイスが完成する。
【００６８】
なお、図４及び４Ｅでは、Ａｇ微粒子３１１の大きさを誇張して示している。
【００６９】
以上のように、本実施形態のスイッチング素子の製造によれば、ポリシリコン膜３０５の堆積工程までは、通常の半導体製造プロセスで行うことができるので、容易に他の素子との混載を行うことができる。なお、図６に示すゲート絶縁膜にナノドットを形成する従来のスイッチング素子では、製造工程においてゲート形成までの工程を他の素子の製造工程と同時に行なうことは、不可能である。
【００７０】
なお、本実施形態では、活性化領域３０２とポリシリコン膜３０５との上に各々設けられた酸化膜３０４，３０６中にＡｇイオンの注入を行って、Ａｇ微粒子を形成したが、例えば、ポリシリコン膜３０５上にＣＶＤ法やスパッタ法等でＡｇ微粒子を形成し、その上に絶縁膜を形成してもよい。
【００７１】
本実施形態のスイッチング素子の製造方法は、デバイスが有するスイッチング素子のゲート長を、ＳｉＯ２膜３０４の膜厚で決定することができる。したがって、従来のように微細加工の最小加工寸法の制約を受けることが無く、最小加工寸法よりも小さい微小なゲート長が得られる。また、本実施形態において、金属イオンを注入する工程までに、通常のＣＭＯＳの製造工程のうちのメタル配線工程の前の工程までを行っておくことにより、通常のＣＭＯＳとの混載も容易である。
【００７２】
また、イオン注入により導入される金属元素は、Ａｇに限定されるものではなく、Ｃｕ、Ｆｅ、Ｓｎ、Ａｕ、Ｐｔ、Ｉｎ及びＧａ等の他の金属元素を使うことも可能である。
【００７３】
また、ＳｉＯ２膜に換えてＳｉＮ膜等の他の絶縁膜を用いることも可能である。
【００７４】
また、本実施形態によって製造されるデバイスのスイッチング素子は、記憶素子として使用することも可能である。すなわち、Ａｇ微粒子３１１への電荷の蓄積量に応じて、ゲート電極３０７に電圧を印加した場合のポリシリコン膜（ソース電極）３０５と活性化領域（ドレイン電極）３０３との間を流れる電流の変化を検知することにより、記憶素子として使用することができる。また、上記スイッチング素子は、単一電子トンネルダイオードや、単一電子トランジスタとしても使用することができる。
【００７５】
このように、トンネルダイオード、トランジスタ、又は、記憶素子として機能することができる本発明のスイッチング素子を用いて、小型化及び低電力消費を実現しつつ、様々な論理回路やメモリ回路を形成することが可能になる。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施形態としてのスイッチング素子の一部を示す断面図である。
【図２】第２実施形態のスイッチング素子を備えたデバイスを示す平面図である。
【図３】図２のＡ−Ａ’線における断面図である。
【図４Ａ】第２実施形態のデバイスの製造方法を示す工程図である。
【図４Ｂ】図４Ａに続く工程を示す工程図である。
【図４Ｃ】図４Ａに続く工程を示す工程図である。
【図４Ｄ】図４Ｂに続く工程を示す工程図である。
【図４Ｅ】図４Ｄに続く工程を示す工程図である。
【図５】従来のスイッチング素子を示す断面図である。
【図６】従来のスイッチング素子を示す断面図である。
【符号の説明】
【００７７】
１  第１導電性層
２  第１絶縁膜
３  第１電極
４  第２電極
５  第２絶縁膜
６  金属微粒子
【図１】
2006237068.tif 000003
【図２】
2006237068.tif 000004
【図３】
2006237068.tif 000005
【図４Ａ】
2006237068.tif 000006
【図４Ｂ】
2006237068.tif 000007
【図４Ｃ】
2006237068.tif 000008
【図４Ｄ】
2006237068.tif 000009
【図４Ｅ】
2006237068.tif 000010
【図５】
2006237068.tif 000011
【図６】
2006237068.tif 000012