(57)【要約】【課題】パワーブロックと、パワーブロックをディジタル制御するコントロールブロックとを容易に組み合わせて回路基板に実装することにより、高速で高精度な制御を効率的に実現する。【解決手段】この電源回路は、第１の回路基板に実装され、スイッチング素子を含むパワーブロックと、第１の回路基板よりも多い配線層を有し、アースパターンに接続されているスルーホールが形成された第２の回路基板と、パワーブロックにおける電圧又は電流を検出する複数の検出回路と、第２の回路基板に実装され、スイッチング素子の駆動信号を生成するディジタル信号プロセッサと、第１及び第２の回路基板の間で信号の入出力を行うための少なくとも１つのコネクタと、第１の回路基板に形成されたアースパターンと第２の回路基板のスルーホールとの間を接続する導電性のガイドポールとを具備する。【選択図】  図２
2006311795.tif 000002
【特許請求の範囲】
【請求項１】
配線パターンが形成された少なくとも１つの配線層を有する第１の回路基板と、
前記第１の回路基板に実装され、少なくとも１つのスイッチング素子を含み、スイッチング動作によって昇圧又は降圧を行い又は交流電圧を生成するパワーブロックと、
前記第１の回路基板の配線層よりも多い配線層を有し、該配線層の内の少なくとも１つに形成されたアースパターンに電気的に接続されているスルーホールが形成された第２の回路基板と、
前記第１の回路基板又は前記第２の回路基板に実装され、前記パワーブロックの所定の箇所における電圧又は電流を検出して検出信号をＡ／Ｄ変換する複数の検出回路と、
前記第２の回路基板に実装され、前記複数の検出回路から出力される検出データに少なくとも基づいてパルス変調を行うことにより、前記少なくとも１つのスイッチング素子を駆動するための少なくとも１つの駆動信号を生成するディジタル信号プロセッサと、
前記第１の回路基板と前記第２の回路基板との間で信号の入出力を行うための少なくとも１つのコネクタと、
前記第１の回路基板の少なくとも１つの配線層に形成されたアースパターンと前記第２の回路基板に形成されたスルーホールとの間を接続する導電性のガイドポールと、
を具備する電源回路。
【請求項２】
前記第１の回路基板の少なくとも１つの配線層におけるアースパターンと、前記第２の回路基板の少なくとも１つの配線層におけるアースパターンとが、前記ガイドポール及び前記スルーホールによって１点接地により電気的に接続される、請求項１記載の電源回路。
【請求項３】
前記第１の回路基板と前記第２の回路基板との間で信号の入出力を行うための複数のコネクタを具備し、前記複数のコネクタが、前記ガイドポール及び前記スルーホールに対して点対象とならない位置に配置されている、請求項１記載の電源回路。
【請求項４】
前記パワーブロックにおける少なくとも１つのスイッチング素子の周辺温度を検知するための少なくとも１つの温度センサをさらに具備し、
前記ディジタル信号プロセッサが、前記複数の検出回路から出力される検出データと前記少なくとも１つの温度センサから出力される温度データとに基づいてパルス変調を行うことにより、前記少なくとも１つのスイッチング素子を駆動するための少なくとも１つの駆動信号を生成する、
請求項１記載の電源回路。
【請求項５】
他の回路との間で通信を行うために使用される通信回路をさらに具備し、
前記ディジタル信号プロセッサが、前記通信回路を使用して、複数の電源回路の出力状態を同時にモニタリングすることにより、前記複数の電源回路を同時に制御する、
請求項１記載の電源回路。
【請求項６】
他の回路との間で通信を行うために使用される通信回路をさらに具備し、
前記ディジタル信号プロセッサが、前記通信回路を使用して、ホストコンピュータ又は当該電源回路が組み込まれている装置本体から命令を受信し、及び／又は、当該電源回路の出力状態を前記ホストコンピュータ又は装置本体に送信する、
請求項１記載の電源回路。
【請求項７】
前記ディジタル信号プロセッサが、設定された負荷状態において、前記複数の検出回路から出力される検出データの値をそれぞれの設定値と比較することにより、部品のばらつきによる検出データの誤差値を算出して、検出データの補正に用いるための補正データを不揮発性記憶回路に格納する、請求項１記載の電源回路。
【請求項８】
前記ディジタル信号プロセッサが、前記複数の検出回路から出力される検出データを取り込んで前記不揮発性記憶回路に格納し、前記不揮発性記憶回路に複数回に渡って格納された検出データに基づいて、部品の経時変化による検出データの誤差を解消するように前記不揮発性記憶回路に格納されている補正データを更新する、請求項７記載の電源回路。
【請求項９】
前記ディジタル信号プロセッサが、前記温度センサから出力される温度データに基づいて補正データを修正する、請求項７又は８記載の電源回路。
【請求項１０】
前記パワーブロックが、互いに独立してスイッチング動作を行う複数のスイッチング回路を含み、
前記ディジタル信号プロセッサが、前記複数の検出回路から出力される検出データに少なくとも基づいてパルス変調を行うことにより、前記複数のスイッチング回路を駆動するための複数の駆動信号を生成する、
請求項１〜９のいずれか１項記載の電源回路。
【請求項１１】
前記パワーブロックが、互いに独立してスイッチング動作を行う複数のスイッチング回路を含み、
前記第２の回路基板に実装され、前記複数の検出回路から出力される検出データに少なくとも基づいてパルス変調を行うことにより、前記複数のスイッチング回路を駆動するための複数の駆動信号をそれぞれ生成する複数のディジタル信号プロセッサを具備する請求項１記載の電源回路。
【請求項１２】
前記第２の回路基板において、前記複数のディジタル信号プロセッサのアース回路を配線するためにそれぞれ形成されている複数系統のアースパターンが、１点接地により電気的に接続されている、請求項１１記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電子機器において用いられる電源回路に関し、特に、スイッチング動作によって昇圧又は降圧を行うスイッチング電源回路、又は、スイッチング動作によって交流電圧を生成するインバータに関する。
【背景技術】
【０００２】
近年においては、電子機器の小型軽量化に伴い、小型軽量で効率良く電力を取り出すことのできる電源として、スイッチング動作によって昇圧又は降圧を行うスイッチング電源や、スイッチング動作によって交流電圧を生成するインバータが広く使用されている。このようなスイッチング動作を行う電源においては、スイッチング素子に対する高速かつ高精度な制御が求められており、従来のアナログ回路を用いた制御に替わって、ディジタル回路を用いた制御が検討されている。
【０００３】
ディジタル回路を用いることにより、高周波ノイズや量子化誤差が発生したり制御信号の周波数帯域が制限されるというデメリットがあるものの、回路を集積化することにより制御回路の小型化が容易である。また、制御アルゴリズムを一般化することによって制御回路に汎用性を持たせることができるので、電源回路に対する様々な要求に応じて、同一の制御回路を能力の異なる複数種類のスイッチング素子と組み合わせることが容易となる。さらに、ディジタル制御技術には、今後の発展が期待されている。
【０００４】
関連する技術として、下記の特許文献１には、直流電圧を交流電圧に変換するインバータ装置において、電力変換用半導体素子と、この電力変換用半導体素子を駆動し且つ保護する駆動・保護回路と、この駆動・保護回路に電源を供給する電源回路とを同一モジュール内に一体化することが開示されている。しかしながら、特許文献１には、制御回路に汎用性を持たせることに関する技術は記載されていない。
【０００５】
また、下記の特許文献２には、データ書き込みの工数が少なく、主回路基板の種別を判別可能な電力制御装置が開示されている。この電力制御装置は、モータに電力を供給するための３相インバータ部及び種別設定抵抗を搭載した主回路基板と、３相インバータ部を制御するためのマイクロプロセッサ及び種別設定抵抗に接続されて分圧回路を構成する抵抗を搭載した制御基板との組合せからなるものであって、分圧回路で分圧された種別設定抵抗の値をＡ／Ｄ変換器を介してマイクロプロセッサが読み取り、この読み取った値を、予め格納された主回路基板の種類識別用のデータテーブルから読み出すことで、主回路基板の種類を識別することができる。しかしながら、特許文献２によれば、種別設定抵抗に応じて分圧された電圧を読み取るために、回路構成が複雑になってしまう。
【特許文献１】特開２００３−１２５５８８号公報（第１頁、図１）
【特許文献２】特開２０００−３３３４６６号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、本発明は、スイッチング動作によって昇圧又は降圧を行ったり交流電圧を生成したりするパワーブロックと、パワーブロックをディジタル制御するコントロールブロックとを容易に組み合わせて回路基板に実装することにより、高速かつ高精度な制御を効率的に実現することができる電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る電源回路は、配線パターンが形成された少なくとも１つの配線層を有する第１の回路基板と、第１の回路基板に実装され、少なくとも１つのスイッチング素子を含み、スイッチング動作によって昇圧又は降圧を行い又は交流電圧を生成するパワーブロックと、第１の回路基板の配線層よりも多い配線層を有し、該配線層の内の少なくとも１つに形成されたアースパターンに電気的に接続されているスルーホールが形成された第２の回路基板と、第１の回路基板又は第２の回路基板に実装され、パワーブロックの所定の箇所における電圧又は電流を検出して検出信号をＡ／Ｄ変換する複数の検出回路と、第２の回路基板に実装され、複数の検出回路から出力される検出データに少なくとも基づいてパルス変調を行うことにより、少なくとも１つのスイッチング素子を駆動するための少なくとも１つの駆動信号を生成するディジタル信号プロセッサと、第１の回路基板と第２の回路基板との間で信号の入出力を行うための少なくとも１つのコネクタと、第１の回路基板の少なくとも１つの配線層に形成されたアースパターンと第２の回路基板に形成されたスルーホールとの間を接続する導電性のガイドポールとを具備する。
【発明の効果】
【０００８】
本発明によれば、ディジタル信号プロセッサを用いてソフトウェアの一部を変更することにより、各種の制御を行うコントロールブロックを複数種類のパワーブロックと容易に組み合わせて、高速かつ高精度な制御を効率的に実現することが可能である。また、パワーブロックが実装された第１の回路基板に導電性のガイドポールを設け、ディジタル信号プロセッサが実装された第２の回路基板にガイド穴としてスルーホールを設けることにより、第１の回路基板と第２の回路基板との間の機械的及び電気的な接続を良好に行うことができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る電源回路の基本概念を示す図である。この電源回路は、少なくとも１つのスイッチング素子を含み、スイッチング動作によって昇圧又は降圧を行い又は交流電圧を生成するパワーブロック１０と、パワーブロック１０の所定の箇所における電圧又は電流を検出して検出信号をＡ／Ｄ変換する複数の検出回路２１〜２３と、パワーブロック１０における少なくとも１つのスイッチング素子の周辺温度を検知する温度センサ３０と、パワーブロック１０における少なくとも１つのスイッチング素子を駆動するための駆動信号を生成するコントロールブロック４０と、他の回路との間で通信を行うために用いられる通信回路５０とを有している。
【００１０】
本実施形態においては、複数の検出回路２１〜２３として、パワーブロック１０の入力電圧を検出して検出信号をＡ／Ｄ変換する入力電圧検出回路２１と、パワーブロック１０の入力電流又は出力電流を検出して検出信号をＡ／Ｄ変換する電流検出回路２２と、パワーブロック１０の出力電圧を検出して検出信号をＡ／Ｄ変換する出力電圧検出回路２３とが用いられる。なお、検出回路の種類や数は、必要に応じて適宜変更することができる。また、コントロールブロック４０としては、電源回路の制御機能を一体化して収めたＤＳＰ（digital signal processor：ディジタル信号プロセッサ）、又は、複数のスイッチング素子に対応して設けられた複数のＤＳＰが用いられる。
【００１１】
コントロールブロック４０は、検出回路２１〜２３から出力される検出データに少なくとも基づいてパルス変調（ＰＷＭ等）を行うことにより、パワーブロック１０における少なくとも１つのスイッチング素子を駆動するための少なくとも１つの駆動信号（ＰＷＭ信号）を生成する。さらに必要に応じて、コントロールブロック４０は、検出回路２１〜２３から出力される検出データと温度センサ３０から出力される温度データとに基づいてパルス変調を行うことにより、少なくとも１つの駆動信号を生成するようにしても良い。
【００１２】
Ａ／Ｄ変換された検出データを取り込んでからパルス変調のための演算を行って駆動信号を生成するまでに要する時間は、パワーブロック１０におけるスイッチング素子のスイッチング周期内に収める必要があるが、コントロールブロック４０において、汎用マイコンに比べて演算処理速度が速いＤＳＰを用いることにより、スイッチング素子を１０ｋＨｚ〜１２０ｋＨｚ程度の高い周波数でスイッチングさせることができる。そのために、ＤＳＰは、４０ＭＨｚ〜１５０ＭＨｚ程度の周波数を有するクロック信号が供給されて動作する。
【００１３】
ダイナミックに変動する負荷に対する応答性を良くするためには、高い利得のフィードバック制御が必要となるが、従来のアナログ電源回路においては、これを実現するために増幅回路が複雑になると共に、動作が不安定になるおそれがあった。これに対し、ＤＳＰを用いることにより、フィードバック制御が高速演算処理によって実現されるので応答性が良く、増幅回路が不要となるので安定性も優れている。
【００１４】
一般的に、従来のアナログ電源回路における出力制御は、出力電圧に基づいて行われるか出力電流に基づいて行われるかのいずれかであったが、ディジタル信号処理を用いることにより、出力電力に基づいて出力制御を行うこともできるようになる。
【００１５】
また、本実施形態においては、通信機能を有する通信回路５０を搭載することにより、コントロールブロック４０が、通信回路５０を使用して複数の電源回路の出力状態を同時にモニタリングすることができるので、複数の電源回路を同時に制御することが可能となる。その結果として、精度の高い並列・冗長運転が容易となる。
【００１６】
あるいは、コントロールブロック４０は、通信回路５０を使用することにより、ホストコンピュータや、電源回路が組み込まれているプリンタ等の装置本体から命令を受信したり、電源回路の出力状態をホストコンピュータや装置本体に送信したりすることができる。特に、装置本体の制御部と電源回路との間では高速通信を行うことができるので、装置本体からの命令に従って電源の運転条件を制御したり、待機モード運転を行ったり、負荷条件に応じて出力状態を制御したりすることが可能となる。
【００１７】
さらに、本実施形態においては、コントロールブロック４０が、部品のばらつき、経時変化、及び／又は、温度変化を自動的に補正する自動補正機能を有している。工場における電源回路の製造工程において、設定された値の電圧を電源回路の入力端子に供給し、かつ、電源回路の出力端子を設定された負荷状態（例えばオープン状態）とすることにより、試運転が行われる。この試運転において、コントロールブロック４０は、入力される命令に従って、検出回路２１〜２３から出力される検出データを取り込み、それらの値をフラッシュメモリ等の不揮発性記憶回路に格納されているそれぞれの設定値と比較することにより、部品のばらつきによる検出データの誤差値を算出して、検出データの補正に用いるための補正データを不揮発性記憶回路に格納する。
【００１８】
その際に、コントロールブロック４０は、温度センサ３０から出力される温度データに基づいてスイッチング素子の周辺温度を認識し、スイッチング素子の周辺温度に応じて補正データを修正するようにしても良い。これにより、部品のばらつき及び温度変化による誤差が補正されて、電源回路の製造工程における無調整化及び歩留まりの改善が達成される。
【００１９】
その後、電源回路がプリンタ等の装置本体に組み込まれて使用される際に、コントロールブロック４０が、例えば、装置本体が電源オン時に発する命令に従って、検出回路２１〜２３から出力される検出データを取り込んで不揮発性記憶回路に格納し、不揮発性記憶回路に複数回に渡って格納された検出データに基づいて、部品の経時変化による検出データの誤差を解消するように、不揮発性記憶回路に格納されている補正データを更新する。
【００２０】
その際に、コントロールブロック４０は、温度センサ３０から出力される温度データに基づいてスイッチング素子の周辺温度を認識し、スイッチング素子の周辺温度に応じて補正データを修正するようにしても良い。これにより、部品の経時変化及び温度変化による誤差が補正されて、電源回路が装置本体に組み込まれて使用される際のメインテナンスの改善が達成される。
【００２１】
以下に、本発明の一実施形態に係る電源回路の具体的な例について説明する。
まず、本発明の一実施形態に係る電源回路の第１の例として、入力される交流電圧を整流及び平滑した後、モータを駆動するための３相交流電圧を発生するモータ・インバータについて説明する。
【００２２】
図２は、本発明の一実施形態に係る電源回路の第１の例としてモータ・インバータの構成を示す図である。図２に示すモータ・インバータは、パワーブロック１１と、検出回路２１ａ〜２１ｃと、温度センサ３０と、ＤＳＰ４１と、通信回路５０と、補助電源回路６１と、チョッパ回路６２とを有している。
【００２３】
パワーブロック１１は、入力される交流電圧（ＡＶ１００Ｖ）に含まれているノイズ成分をカットするための入力フィルタ１１ａと、交流電圧を整流する整流回路１１ｂと、整流回路１１ｂからの突入電流を防止する突入電流防止回路１１ｃと、第１のスイッチング回路として、突入電流防止回路１１ｃを介して供給される電圧を昇圧して直流電圧に変換する際に電圧及び電流における波形及び位相を合わせて力率を改善するＰＦＣ（power factor controller：力率改善コントロール）回路１１ｄと、第２のスイッチング回路として、ＰＦＣ回路１１ｄから出力される直流電圧をスイッチングして３相交流電圧を出力するインバータ１１ｅとを含んでいる。
【００２４】
ＤＳＰ４１は、ソフトウェア（制御プログラム）や設定値が格納された不揮発性記憶回路としてのフラッシュメモリ４２や、データを一時的に格納するＲＡＭ４３を内蔵している。ＤＳＰ４１は、検出回路２１ａ〜２１ｃから出力される検出データに少なくとも基づいてパルス変調を行うことにより、パワーブロック１１における複数のスイッチング回路を駆動するための複数の駆動信号を生成する。さらに必要に応じて、ＤＳＰ４１は、検出回路２１ａ〜２１ｃから出力される検出データと温度センサ３０から出力される温度データとに基づいてパルス変調を行うことにより、複数の駆動信号を生成するようにしても良い。
【００２５】
図３は、図２におけるＰＦＣ回路及びその周辺回路の原理的な構成例を示す図である。図３に示すように、整流回路１１ｂは、ダイオードブリッジによって構成され、突入電流防止回路１１ｃは、インダクタによって構成される。ＰＦＣ回路は、突入電流防止回路１１ｃを介して供給される電圧をスイッチングするＮチャネルＭＯＳＦＥＴのスイッチング素子Ｑ１０と、駆動信号Ａに基づいてスイッチング素子Ｑ１０を駆動するドライバ１１ｆと、ＰＦＣ回路に流れる電流を検出するために用いられる抵抗Ｒ１０と、スイッチングによって発生する交流電圧を整流するダイオードＤ１０と、ダイオードＤ１０によって整流された電圧を平滑して直流電圧を生成するコンデンサＣ１０とを含んでいる。また、図３には、抵抗Ｒ１０の両端に発生する電圧に基づいて、ＰＦＣ回路に流れる電流を検出し、検出信号をＡ／Ｄ変換することにより検出データを出力する電流検出回路２１ａが示されている。
【００２６】
図４は、図２におけるインバータの原理的な構成例を示す図である。図４に示すように、インバータ１１ｅは、Ｕ相の巻線に接続されるＩＧＢＴ（Insulated Gate Bipolar Transistor）のスイッチング素子Ｑ２１及びＱ２２と、Ｖ相の巻線に接続されるスイッチング素子Ｑ２３及びＱ２４と、Ｗ相の巻線に接続されるスイッチング素子Ｑ２５及びＱ２６と、これらのスイッチング素子Ｑ２１〜Ｑ２６にそれぞれ並列に接続されたダイオードＤ２１〜Ｄ２６とを有している。スイッチング素子Ｑ２１〜Ｑ２６は、それぞれの駆動信号に従って、入力される直流電圧とＵ相〜Ｗ相の巻線との間でスイッチング動作を行うことにより、３相交流電圧を出力する。
【００２７】
再び図２を参照すると、検出回路２１ａ〜２１ｃとしては、ＰＦＣ回路１１ｄの入力電流（図３に示すＰＦＣ回路に流れる電流）を検出して検出信号をＡ／Ｄ変換する電流検出回路２１ａと、ＰＦＣ回路１１ｄの出力電圧を検出して検出信号をＡ／Ｄ変換する電圧検出回路２１ｂと、インバータ１１ｅの入力電流を検出して検出信号をＡ／Ｄ変換する電流検出回路２１ｃとが用いられる。
【００２８】
補助電源回路６１は、ＤＳＰ４１を動作させるための電源電圧を生成し、チョッパ回路６２は、生成された電源電圧を昇圧又は降圧する。ＤＳＰ４１は、チョッパ回路６２から電源電圧が供給されると、電流検出回路２１ａ及び電圧検出回路２１ｂから出力される検出データによってそれぞれ表されるＰＦＣ回路１１ｄの入力電流及び出力電圧に基づいてパルス変調を行うことにより、ＰＦＣ回路１１ｄにおけるスイッチング素子を駆動するための駆動信号Ａを生成する。同時に、ＤＳＰ４１は、電流検出回路２１ｃから出力される検出データによって表されるインバータ１１ｅの入力電流に基づいてパルス変調を行うことにより、インバータ１１ｅにおける複数のスイッチング素子を駆動するための駆動信号Ｂを生成する。また、ＤＳＰ４１は、温度センサ３０から出力される温度データに基づいて、温度検知を含む異常状態対処処理を行う。
【００２９】
あるいは、図５に示すように、ＰＦＣ回路１１ｄとインバータ１１ｅとの２つのスイッチング回路に対応して、２つのＤＳＰ４４及び４５を設けるようにしても良い。ここで、ＤＳＰ４４及び４５の各々は、図２に示すＤＳＰ４１と同様に、フラッシュメモリやＲＡＭを内蔵しても良い。
【００３０】
ＤＳＰ４４は、検出回路２１ａ及び２１ｂから出力される検出データに少なくとも基づいてパルス変調を行うことにより、ＰＦＣ１１ｄのスイッチング素子を駆動するための駆動信号を生成する。また、ＤＳＰ４５は、検出回路２１ｂ及び２１ｃから出力される検出データに少なくとも基づいてパルス変調を行うことにより、インバータ１１ｅの複数のスイッチング素子を駆動するための駆動信号を生成する。さらに必要に応じて、ＤＳＰ４４又は４５は、温度センサ３０から出力される温度データを用いてパルス変調を行うようにしても良い。
【００３１】
図２又は図５に示すような電源回路において、パワーブロックには大電流が流れることから、パワーブロックの配線を行うためには、比較的太い配線パターンを形成することが必要となる。一方、ＤＳＰは高い周波数で動作し、ＤＳＰの周辺に多数の配線が集結することから、ＤＳＰの配線を行うためには、比較的細い配線パターンを高密度に形成することが必要となる。従って、パワーブロックとＤＳＰとを共通の基板に実装する場合には、多層配線を用いてＤＳＰの周辺において高密度実装を図ろうとすれば、パワーブロックにおける配線層の数も増加してしまうので、資源の無駄やコストの上昇を招いてしまう。
【００３２】
そこで、本実施形態においては、図２又は図５に示すように、パワーブロック１１を第１の回路基板１に実装して、ＤＳＰ４１（又は４４及び４５）を第２の回路基板２に実装すると共に、第２の回路基板の配線層の数を第１の回路基板の配線層の数よりも多くすることにより、それぞれの回路基板において適切な配線パターンを実現している。例えば、第１の回路基板を１層配線として第２の回路基板を２層配線としたり、第１の回路基板を２層配線として第２の回路基板を４層配線としたりすることが有効である。
【００３３】
本実施形態においては、第１の回路基板として、２層の配線層を有するガラスエポキシ基板を用いると共に、第２の回路基板として、４層の配線層を有するガラスエポキシ基板を用いている。第１の回路基板においては、部品面の配線層と半田面の配線層との両方に、電源電位のパターンと、アースパターン（接地電位ＯＶのパターン）と、信号パターンとが混在している。一方、第２の回路基板２においては、部品面の第１配線層に信号パターンが形成され、第２配線層にアースパターン（接地電位ＯＶのパターン）が形成され、第３配線層に電源電位のパターンが形成され、半田面の第４配線層に信号パターンが形成されている。
【００３４】
図２又は図５に示すように、第１の回路基板１には、パワーブロック１１と、検出回路２１ａ〜２１ｃの一部（例えば、アナログ回路の部分）と、温度センサ３０と、通信回路５０と、補助電源回路６１と、チョッパ回路６２とが実装されている。一方、第２の回路基板２には、ＤＳＰ４１（又は４４及び４５）と、検出回路２１ａ〜２１ｃの一部（例えば、Ａ／Ｄ変換器の部分）とが実装されている。以下においては、図５に示す電源回路の基板実装について説明する。
【００３５】
図６は、第２の回路基板に形成されたスルーホールを示す断面図である。図６に示すように、第２の回路基板２の中央部には、ガイド穴として、スルーホール３が形成されている。スルーホール３は、第２配線層のアースパターン２ａ及び２ｂに電気的に接続されている。即ち、第２の回路基板２に設けられた開口の内壁を覆うように、導電膜３ａが銅メッキ等によって形成されており、この導電膜３ａは、アースパターン２ａ及び２ｂに接続されている。
【００３６】
図７Ａ及び図７Ｂは、第１の回路基板と第２の回路基板との結合方法を説明するための図である。図７Ａに示すように、第１の回路基板１には雄コネクタ４ａ及び５ａが設けられており、第２の回路基板２には雌コネクタ４ｂ及び５ｂが設けられている。これらの雄コネクタ４ａ及び５ａを対応する雌コネクタ４ｂ及び５ｂにそれぞれ挿入することにより、ＤＳＰ４４に入出力される検出信号や駆動信号がコネクタ４を介して伝送され、ＤＳＰ４５に入出力される検出信号や駆動信号がコネクタ５を介して伝送される。なお、図２に示すように、１つのＤＳＰのみが使用される場合には、１つのコネクタを設けるようにしても良いし、基板の結合を確実にするために、少なくとも１つのダミーのコネクタを設けるようにしても良い。
【００３７】
さらに、第１の回路基板１には、両基板を結合する際にガイドとして機能する導電性のガイドポール６が取り付けられている。ガイドポール６としては、例えば、金属製のピンや支柱を使用することができる。本実施形態においては、ガイドポール６として、先端にネジが切られた金属製の支柱が用いられる。ガイドポール６は、第１の回路基板１に取り付けられ、第１の回路基板１の少なくとも１つの配線層に形成されたアースパターンに電気的に接続されている。
【００３８】
ガイドポール６は、第２の回路基板２に形成されているガイド穴であるスルーホール３と嵌合するようになっており、図７Ｂに示すように、両基板が結合した後に、ガイドポール６のネジがナット７によって第１の回路基板１に固定されることにより、第１の回路基板１の脱落が防止される。
【００３９】
また、第１の回路基板１の少なくとも１つの配線層におけるアースパターンと、第２の回路基板２の少なくとも１つの配線層（本実施形態においては第２配線層）におけるアースパターンとが、ガイドポール６及びスルーホール３によって電気的に接続される。これにより、第１の回路基板１と第２の回路基板２との間で、アース配線が１点で接続されるワンポイントアース（１点接地）接続が実現される。その結果、パワーブロック１１に大電流が流れても、それによって生ずるノイズ電圧がＤＳＰ４４及び４５に及ぼす影響を低減することができる。なお、複数組のガイドポールおよびガイド穴を設けて、その内の１つのガイド穴をスルーホールとすることにより、ワンポイントアース接続を行うようにしても良い。
【００４０】
図８は、第１及び第２の回路基板の実装状態を示す斜視図である。図８に示すように、複数のコネクタ（図８においては、コネクタ４のみを示す）と、ガイドポール６及びスルーホール３とによって、第１の回路基板１と第２の回路基板２とが結合されている。第２の回路基板２には、ＤＳＰ４４及び４５と、通信回路の一部である外部接続用のコネクタ１０ａと、その他の回路部品（図示せず）とが実装されている。
【００４１】
第２の回路基板２において、ＤＳＰ４４のアース回路は、第２配線層の第１系統のアースパターン２ａを用いて配線されており、ＤＳＰ４５のアース回路は、第２配線層の第２系統のアースパターン２ｂを用いて配線されている。アースパターン２ａとアースパターン２ｂとは、スルーホール３の周囲における１点で電気的に接続されている。これにより、ＤＳＰ４４のアース回路とＤＳＰ４５のアース回路との間でワンポイントアース接続が実現され、ＤＳＰ４４とＤＳＰ４５との間におけるノイズの干渉を低減することができる。
【００４２】
図９は、第１及び第２の回路基板におけるコネクタの配置を示す平面図である。図９に示すように、コネクタ４及び５は、ガイドポール６及びスルーホール３に対して点対象とならないように配置されている。これにより、第１の回路基板１に第２の回路基板２を取り付ける際に、相対的な基板の向きを１８０°間違えた場合には、雄コネクタと雌コネクタとの位置がずれて基板が取り付けられなくなるので、誤接続を防止することができる。
【００４３】
次に、本発明の一実施形態に係る電源回路の第２の例として、直流電圧を入力して交流電圧（ＡＣ１００Ｖ）を出力するＤＣ／ＡＣ変換回路について説明する。
図１０は、本発明の一実施形態に係る電源回路の第２の例としてＤＣ／ＡＣ変換回路の構成を示す図である。図１０に示すＤＣ／ＡＣ変換回路は、パワーブロック１２と、検出回路２２ａ〜２２ｃと、温度センサ３０と、ＤＳＰ４１と、通信回路５０と、補助電源回路７１と、チョッパ回路７２とを有している。
【００４４】
パワーブロック１２は、電源回路をサージから保護するためのサージ保護回路１２ａと、電源回路を過電流から保護するための過電流保護回路１２ｂと、ノイズをカットするためのフィルタ１２ｃと、フィルタ１２ｃを介して入力される直流電圧を昇圧又は降圧して直流電圧を出力するスイッチング電源回路１２ｄと、スイッチング電源回路１２ｄから入力される直流電圧をスイッチングして交流電圧を出力するインバータ１２ｅと、インバータ１２ｅの出力を遮断する遮断回路１２ｆと、ノイズをカットするためのフィルタ１２ｇとを含んでいる。
【００４５】
図１１は、図１０におけるスイッチング電源回路の原理的な構成例を示す図である。このスイッチング電源回路は、スイッチングによって発生する１次側の矩形波電圧を昇圧又は降圧して２次側に出力するトランス１２０と、トランスの１次側巻線１２１に直列に接続され、パルス状の駆動信号に従ってトランスの１次側巻線に電流を流すスイッチング素子１２４と、トランスの２次側巻線１２２に発生する交流電圧を半波整流するダイオード１２５と、整流された電圧を平滑するコンデンサ１２６とを有している。
【００４６】
また、図１１には、電流検出抵抗の両端に発生する電圧に基づいて、トランスの１次側巻線１２１に流れる電流を検出し、検出信号をＡ／Ｄ変換して検出データを出力する電流検出回路２２ａと、コンデンサ１２６の両端における電圧を検出し、検出信号をＡ／Ｄ変換して検出データを出力する電圧検出回路２２ｂとが示されている。
【００４７】
図１１に示すようなフライバック型のスイッチング電源においては、トランスの１次側巻線１２１と２次側巻線１２２とが逆極性の関係となっており、スイッチング素子１２４がオンしている間は、トランス１２０の１次側電流は増加するが、トランス１２０の２次側においてはダイオード１２５で逆バイアスされているので２次側電流は流れない。トランス１２０は、スイッチング素子１２４がオンしている時に、コア１２３にエネルギーを蓄える。
【００４８】
次に、スイッチング素子１２４がオフすると、磁場が電流を維持しようとするので、トランス１２０の電圧極性が反転して、トランス１２０の２次側において電流が流れる。トランス１２０の２次側電流は、直列接続されたダイオード１２５を介してコンデンサ１２６に充電されることにより、コンデンサ１２６の両端に直流電圧を発生させる。
【００４９】
再び図１０を参照すると、補助電源回路７１は、ＤＳＰ４１を動作させるための電源電圧を生成し、チョッパ回路７２は、生成された電源電圧を昇圧又は降圧する。ＤＳＰ４１は、チョッパ回路６２から電源電圧が供給されると、電流検出回路２２ａ及び電圧検出回路２２ｂから出力される検出データによってそれぞれ表されるスイッチング電源回路１２ｄの入力電流及び出力電圧に基づいてパルス変調を行うことにより、スイッチング電源回路１２ｄにおけるスイッチング素子を駆動するための駆動信号Ａを生成する。同時に、ＤＳＰ４１は、電流検出回路２２ｃから出力される検出データによって表されるインバータ１１ｅの入力電流に基づいてパルス変調を行うことにより、インバータ１１ｅにおける複数のスイッチング素子を駆動するための駆動信号Ｂを生成する。また、ＤＳＰ４１は、温度センサ３０から出力される温度データに基づいて、温度検知を含む異常状態対処処理を行う。なお、図５に示すのと同様に、複数のスイッチング回路に対応して、複数のＤＳＰを設けるようにしても良い。
【００５０】
第１の回路基板１及び第２の回路基板２の構造及び接続に関しては、第１の例と同様である。このＤＣ／ＡＣ変換回路は、燃料電池システムへの搭載を考慮して、広範囲な入力電圧に対応できる。また、このＤＣ／ＡＣ変換回路には、バッテリの直流電圧や、風力発電システム又は太陽光発電システムにおいて得られる直流電圧を入力することが可能である。
【００５１】
さらに、本発明の一実施形態に係る電源回路の第３の例として、交流電圧を入力して直流電圧を出力するＡＣ／ＤＣ変換回路について説明する。
図１２は、本発明の一実施形態に係る電源回路の第３の例としてＡＣ／ＤＣ変換回路の構成を示す図である。図１２に示すＡＣ／ＤＣ変換回路は、パワーブロック１３と、検出回路２３ａ〜２３ｄと、温度センサ３０と、ＤＳＰ４１と、通信回路５０と、補助電源回路８１と、チョッパ回路８２とを有している。
【００５２】
パワーブロック１３は、電源回路をサージから保護するためのサージ保護回路１３ａと、ノイズをカットするためのフィルタ１３ｂと、フィルタ１３ｂを介して入力される交流電圧を整流する整流回路１３ｃと、整流回路１３ｃからの突入電流を防止する突入電流防止回路１３ｄと、突入電流防止回路１３ｄを介して供給される電圧を昇圧して直流電圧に変換する際に電圧及び電流における波形及び位相を合わせて力率を改善するＰＦＣ（power factor controller：力率改善コントロール）回路１３ｅと、ＰＦＣ回路１３ｅから入力される直流電圧を昇圧して直流電圧を出力するスイッチング電源回路１３ｆと、スイッチング電源回路１３ｆから出力される直流電圧をさらに平滑して出力する平滑回路１３ｇとを含んでいる。ここで、ＰＦＣ回路１３ｅは、第１の例において説明したＰＦＣ回路１１ｄ（図２）と同一であり、スイッチング電源回路１３ｆは、第２の例において説明したスイッチング電源回路１２ｄ（図１０）と同一である。
【００５３】
補助電源回路８１は、内部又は外部から供給される電圧に基づいて、ＤＳＰ４１を動作させるための電源電圧を生成し、チョッパ回路８２は、生成された電源電圧を昇圧又は降圧する。ＤＳＰ４１は、チョッパ回路８２から電源電圧が供給されると、電流検出回路２３ａ及び電圧検出回路２３ｂから出力される検出データによってそれぞれ表されるＰＦＣ回路１３ｅの入力電流及び出力電圧に基づいてパルス変調を行うことにより、ＰＦＣ回路１３ｅにおけるスイッチング素子を駆動するための駆動信号Ａを生成する。同時に、ＤＳＰ４１は、電流検出回路２３ｃ及び電圧検出回路２３ｄから出力される検出データによってそれぞれ表されるスイッチング電源回路１３ｆの入力電流及び出力電圧に基づいてパルス変調を行うことにより、スイッチング電源回路１３ｆにおけるスイッチング素子を駆動するための駆動信号Ｂを生成する。また、ＤＳＰ４１は、温度センサ３０から出力される温度データに基づいて、温度検知を含む異常状態対処処理を行う。なお、図５に示すのと同様に、複数のスイッチング回路に対応して、複数のＤＳＰを設けるようにしても良い。
【００５４】
第１の回路基板１及び第２の回路基板２の構造及び接続に関しては、第１の例と同様である。このように、本実施形態によれば、ＰＦＣ回路、インバータ、スイッチング電源回路等のパワーブロック部に第２の回路基板２を組み合わせることにより、直流又は交流が入力されて直流又は交流を出力する構成とすることが可能である。
【００５５】
一般に、アナログ電源回路においては、電圧フィードバックに加えて、異常時の過大電圧や過小電圧をそれぞれ独立して検出しなければならないのに対し、本実施形態に係るディジタル電源回路においては、電圧検出回路を最小限１つに統一することが可能である。また、アナログ電源回路においては、外部からのオン／オフ信号の処理や異常時の電源遮断処理を行うために独立した制御回路を構成する必要があり、また、スイッチング部にコントロールＩＣを動作させるための周辺回路が必要であるが、本実施形態によれば、これらの処理をすべてＤＳＰによって処理できるので、回路構成を簡素化することが可能である。さらに、特性面においては、ダイナミック負荷特性におけるアンダーシュートの応答性が、アナログ電源回路と比較して改善された。なお、以上においては、パルス変調としてパルス幅変調（ＰＷＭ）を行う場合について説明したが、本願は、これに限定されるものではなく、パルス周波数変調（ＰＦＭ）等を行う場合にも適用することができる。
【産業上の利用可能性】
【００５６】
本発明は、スイッチング動作によって昇圧又は降圧を行ったり交流電圧を生成したりする電源回路において利用することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係る電源回路の基本概念を示す図である。
【図２】本発明の一実施形態に係る電源回路の第１の例としてモータ・インバータの構成を示す図である。
【図３】図２におけるＰＦＣ回路及びその周辺回路の原理的な構成例を示す図である。
【図４】図２におけるインバータの原理的な構成例を示す図である。
【図５】図２に示すモータ・インバータの変形例を示す回路図である。
【図６】第２の回路基板に形成されたスルーホールを示す断面図である。
【図７Ａ】第１の回路基板と第２の回路基板との結合方法を説明するための図である。
【図７Ｂ】第１の回路基板と第２の回路基板との結合方法を説明するための図である。
【図８】第１及び第２の回路基板の実装状態を示す斜視図である。
【図９】第１及び第２の回路基板におけるコネクタの配置を示す平面図である。
【図１０】本発明の一実施形態に係る電源回路の第２の例としてＤＣ／ＡＣ変換回路の構成を示す図である。
【図１１】図１０におけるスイッチング電源回路の原理的な構成例を示す図である。
【図１２】本発明の一実施形態に係る電源回路の第３の例としてＡＣ／ＤＣ変換回路の構成を示す図である。
【符号の説明】
【００５８】
１  第１の回路基板
２  第２の回路基板
２ａ、２ｂ  アースパターン
３  スルーホール
３ａ  導電膜
４、５  コネクタ
４ａ、５ａ  雄コネクタ
４ｂ、５ｂ  雌コネクタ
６  ガイドポール
７  ナット
１０、１１、１２、１３  パワーブロック
１１ａ  入力フィルタ
１１ｂ  整流回路
１１ｃ  突入電流防止回路
１１ｄ  ＰＦＣ回路
１１ｅ  インバータ
１１ｆ  ドライバ
１２ａ  サージ保護回路
１２ｂ  過電流保護回路
１２ｃ  フィルタ
１２ｄ  スイッチング電源回路
１２ｅ  インバータ
１２ｆ  遮断回路
１２ｇ  フィルタ
１３ａ  サージ保護回路
１３ｂ  フィルタ
１３ｃ  整流回路
１３ｄ  突入電流防止回路
１３ｅ  ＰＦＣ回路
１３ｆ  スイッチング電源回路
１３ｇ  平滑回路
２１〜２３、２１ａ〜２１ｃ、２２ａ〜２２ｃ、２３ａ〜２３ｄ  検出回路
３０  温度センサ
４０  コントロールブロック
４１、４４、４５  ＤＳＰ
４２  フラッシュメモリ
４３  ＲＡＭ
５０  通信回路
６１、７１、８１  補助電源回路
６２、７２、８２  チョッパ回路
１２０  トランス
１２１  １次側巻線
１２２  ２次側巻線
１２３  コア
１２４  スイッチング素子
１２５  ダイオード
１２６  コンデンサ
Ｑ１０、Ｑ２１〜Ｑ２６  スイッチング素子
Ｄ１０、Ｄ２１〜Ｄ２６  ダイオード
Ｃ１０  コンデンサ
Ｒ１０  抵抗
【図１】
2006311795.tif 000003
【図２】
2006311795.tif 000004
【図３】
2006311795.tif 000005
【図４】
2006311795.tif 000006
【図５】
2006311795.tif 000007
【図６】
2006311795.tif 000008
【図７Ａ】
2006311795.tif 000009
【図７Ｂ】
2006311795.tif 000010
【図８】
2006311795.tif 000011
【図９】
2006311795.tif 000012
【図１０】
2006311795.tif 000013
【図１１】
2006311795.tif 000014
【図１２】
2006311795.tif 000015