(57)【要約】 【課題】  表示領域における縦状のスジの発生を抑える。【解決手段】  イネーブル信号Ｅｎｂ１〜Ｅｎｂ４によってそれぞれ抜き出されるサンプリング信号の系列に応じて、データ線に供給するデータ信号の電圧を、階調値に応じて補正する第１補正回路３１０を設ける。階調値に対応する補正量は、書込極性によって異なる場合が考えられるので、正極性用と負極性用とに分ける。【選択図】      図１
2006189722.tif 000002
【特許請求の範囲】
【請求項１】
複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられるとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素を備え、
前記走査線を所定の順番で選択し、
前記走査線を選択したときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送し、
順次転送した前記パルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力し、
画像信号線に供給された前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングする
表示パネルに、
前記データ信号を第１補正処理するとともに、当該補正された信号に基づくデータ信号を前記画像信号線に供給するデータ信号供給方法であって、
前記第１補正処理は、
前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正する
ことを特徴とする電気光学装置のデータ信号供給方法。
【請求項２】
所定の電位を基準として低位側である負極性のデータ信号と高位側である正極性の前記データ信号とを交互に供給する
ことを特徴とする請求項１に記載の電気光学装置のデータ信号供給方法。
【請求項３】
前記第１補正処理は、イネーブル信号の系列とともに、前記データ信号の正極性または負極性に対応して、前記データ信号で指定される階調を補正する
ことを特徴とする請求項２に記載の電気光学装置のデータ信号供給方法。
【請求項４】
前記データ線は所定本数毎にブロック化され、
データ信号は、１つのブロックに属するデータ線のそれぞれに対応する所定本数の画像信号線を介して供給され、
一のサンプリング信号で、前記所定本数の画像信号線に供給されたデータ信号を当該同一ブロックに属するデータ線に略同時にそれぞれサンプリングし、
選択された走査線とサンプリング信号が出力されブロックの両端に位置するデータ線との交差部分に対応した画素のデータ信号を第２補正処理し、
前記第２補正処理は、
前記データ信号で指定される階調を予め定められた関係で極性毎に補正する
ことを特徴とする請求項２に記載の電気光学装置のデータ信号供給方法。
【請求項５】
複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられるとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線選択回路と、
前記走査線が選択されたときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送するシフトレジスタと、
順次転送されたパルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力する回路と、
前記データ線の各々に設けられ、前記画像信号線に供給されたデータ信号を前記サンプリング信号にしたがって当該データ線にサンプリングするサンプリングスイッチと
を具備する電気光学装置において、
前記データ信号を第１補正処理するとともに、当該補正されたデータ信号を前記画像信号線に供給するデータ信号供給回路であって、
前記第１補正処理は、前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正する
ことを特徴とする電気光学装置のデータ信号供給回路。
【請求項６】
所定の電位を基準として低位側である負極性のデータ信号と高位側である正極性の前記データ信号とを交互に供給する
ことを特徴とする請求項５に記載の電気光学装置のデータ信号供給回路。
【請求項７】
複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられるとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線選択回路と、
前記走査線が選択されたときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送するシフトレジスタと、
順次転送されたパルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力する回路と、
前記データ信号を第１補正処理するとともに、当該補正されたデータ信号を画像信号線に供給するデータ信号供給回路と、
前記データ線の各々に設けられ、前記画像信号線に供給されたデータ信号を前記サンプリング信号にしたがって当該データ線にサンプリングするサンプリングスイッチと
を具備し、
前記第１補正処理は、前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正する
ことを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置に現れる表示品位の低下を防止する技術に関する。
【背景技術】
【０００２】
近年では、液晶などの電気光学パネルを用いて小型画像を形成するとともに、この小型画像を光学系によって拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から画像データ（または画像信号）の供給を受ける。この画像データは、画素の階調（明るさ）を指定するものであって、マトリクス状に配列する画素を垂直および水平走査した形式で供給されるので、プロジェクタに用いられる表示パネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられる表示パネルでは、走査線を１行ずつ所定の順番に選択するとともに、１行の走査線が選択される期間（１水平走査期間）において１列ずつデータ線を順番に選択して、画像データを液晶の駆動に適するように変換したデータ信号を、選択したデータ線に供給する、という点順次方式で駆動するのが一般的であった。
【０００３】
一方、最近では、ハイビジョンなどのように表示画像の高精細化が進行している。高精細化は、走査線の本数およびデータ線の本数を増加させることによって達成することができるが、フレーム周波数は固定であるので、走査線本数の増加によって１水平走査期間が短縮し、さらに、点順次方式では、データ線本数の増加によって、データ線の選択期間も短縮する。このため、点順次方式では、高精細化が進行するにつれてデータ線にデータ信号を供給する時間を充分に確保できなくなって、画素への書き込みが不十分となり始めた。
そこで、書き込み不足を解消する目的で、相展開駆動という方式が考え出された（特許文献１参照）。この相展開駆動は、データ線を予め定められた列毎に、例えば６列毎にブロック化し、１水平走査期間においてブロックを１つずつ所定の順番で選択するとともに、選択したブロックに属する６列のデータ線に、時間軸に対し６倍に伸長したデータ信号をそれぞれに供給する、という方式である。この相展開駆動方式では、データ線にデータ信号を供給する時間を、点順次方式と比較して、この例では６倍確保することができるので、高精細化に適している、と考えられている。
【特許文献１】特開２０００−１１２４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このような相展開駆動方式では、ブロックを１つずつ選択する構成に起因して、縦スジ状のムラ、すなわち、１ブロックに相当する６列毎に画素の階調が微妙に異なってしまう現象が発生して、表示品位の低下が目立つようになった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、高精細化に際して表示品位の低下現象を抑えることが可能な電気光学装置、電気光学装置のデータ信号供給回路、データ信号供給方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明は、複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素を備え、前記走査線を所定の順番で選択し、前記走査線を選択したときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送し、順次転送した前記パルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力し、画像信号線に供給された前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングする表示パネルに、前記データ信号を第１補正処理するとともに、当該補正された信号に基づくデータ信号を前記画像信号線に供給するデータ信号供給方法であって、前記第１補正処理は、前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正することを特徴とする。本発明によれば、イネーブル信号の系列によってサンプリング信号のタイミングや、波形、幅などが相違しても、データ線にサンプリングされるデータ信号を第１補正処理によって均一化することが可能となる。
【０００６】
本発明において、所定の電位を基準として低位側である負極性のデータ信号と高位側である正極性のデータ信号とを交互に供給することが好ましい。交互に供給する場合、前記第１補正処理は、イネーブル信号の系列とともに、前記データ信号の正極性または負極性に対応して、前記データ信号で指定される階調を補正することが好ましい。
また、交互に供給する場合、前記データ線は所定本数毎にブロック化され、データ信号は、１つのブロックに属するデータ線のそれぞれに対応する所定本数の画像信号線を介して供給され、一のサンプリング信号で、前記所定本数の画像信号線に供給されたデータ信号を当該同一ブロックに属するデータ線に略同時にそれぞれサンプリングし、選択された走査線とサンプリング信号が出力されブロックの両端に位置するデータ線との交差部分に対応した画素のデータ信号を第２補正処理し、前記第２補正処理は、前記データ信号で指定される階調を予め定められた関係で極性毎に補正しても良い。このように補正すれば、ブロックの境界で発生するムラを抑えることも可能となる。
なお、本発明は、電気光学装置のデータ信号供給方法のみならず、データ信号供給回路、電気光学装置それ自体としても、さらには、当該電気光学装置を有する電子機器としても概念することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０と表示パネル１００とに大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであり、表示パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続されている。
【０００８】
処理回路５０は、データ信号供給回路３００および制御回路５２とから構成され、このうち、前者のデータ信号供給回路３００は、さらに、第１補正回路３１０、Ｓ／Ｐ変換回路３２０、第２補正回路３３１、３３６、Ｄ／Ａ変換回路群３４０および増幅・反転回路３５０を有する。
第１補正回路３１０は、詳細については後述するが、垂直走査信号Ｖｓおよび水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して、図示しない上位装置から供給されるディジタルの画像データＶｄを、６画素分毎に４系列の第１補正処理を順番に施して、画像データＶｄａとして出力するものである。ここで、画像データＶｄは、水平有効表示期間では、画素の階調（明るさ）を指定する一方、水平帰線期間では、画素を最低階調（黒色）に指定するデータである。なお、水平帰線期間において画素を最低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。
【０００９】
Ｓ／Ｐ変換回路３２０は、補正された画像データＶｄａを、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長して（相展開またはシリアル−パラレル変換）して、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。なお、説明の便宜上、画像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれチャネル１〜６と称している。
ここで、画像データＶｄａをシリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号が印加される時間を長くして、サンプル＆ホールド時間および充放電時間を確保するためである。
【００１０】
第２補正回路３３１は、変換されたチャネル１の画像データＶｄ１ｄを、書込極性毎に、当該データで指定される階調値を第２補正処理して、画像データＶｄ１ｆとして出力するものである。第２補正回路３３６は、変換されたチャネル６の画像データＶｄ６ｄを、書込極性毎に、当該データで指定される階調値を第２補正処理して、画像データＶｄ６ｆとして出力するものである。なお、第２補正回路３３１、３３６の詳細な構成について後述する。
【００１１】
Ｄ／Ａ変換回路群３４０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、画像データＶｄ１ｆ、Ｖｄ２ｄ〜Ｖｄ５ｄ、Ｖｄ６ｆを、それぞれ階調値に応じた電圧のアナログ信号に変換するものである。
増幅・反転回路３５０は、アナログ変換された信号を、後述する電圧Ｖcを基準にして正転または極性反転して、データ信号Ｖｉｄ１〜Ｖｉｄ６として表示パネル１００に供給するものである。
極性反転については、（ａ）走査線毎、（ｂ）データ信毎、（ｃ）画素毎、（ｄ）面（フレーム）毎など様々な態様があるが、本実施形態にあっては（ａ）走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Ｖcは、後述する図１１等に示されるように画像信号の振幅中心電圧である。また、本実施形態では、便宜上、データ信号Ｖｉｄ１〜Ｖｉｄ６について、振幅中心電圧Ｖcよりも高位側を正極性と、低位側を負極性と、それぞれ称している。
本実施形態では、画像データＶｄａをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
【００１２】
ここで、表示パネル１００の構成について説明する。この表示パネル１００は、電気光学変化によって所定の画像を形成するものであり、図２は、表示パネル１００の電気的な構成を示すブロック図であり、図３は、表示パネル１００の画素の詳細な構成を示す図である。この表示パネル１００は、素子基板と対向電極が形成された対向基板とを一定の間隙をもって貼り合わせるとともに、この間隙に液晶を封止した構成となっている。
図２に示されるように、表示パネル１００では、８６４行の走査線１１２が図において横（水平）方向に延在する一方、１１５２列の（＝１９２×６）データ線１１４が図において縦（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差部分の各々に対応するように画素１１０が設けられている。したがって、画素１１０は、本実施形態では、縦８６４行×横１１５２列のマトリクス状に配列することになるが、本発明をこれに限定する趣旨ではない。
なお、本実施形態において、１１５２列のデータ線１１４は、６列毎にブロック化されている。説明の便宜上、左から数えて１、２、３、…、１９２番目のブロックを、それぞれＢ１、Ｂ２、Ｂ３、…、Ｂ１９２と表記する。
【００１３】
画素１１０の詳細な構成については、図３に示されるように、ｎチャネル型のＴＦＴ（薄膜トランジスタ）１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、画素電極１１８に対向するように共通電極１０８が全画素に対して共通に設けられるとともに、制御回路５２から供給される電圧ＬＣcomに維持される。そして、これらの画素電極１１８と共通電極１０８との間に液晶層１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８および液晶層１０５からなる液晶容量が構成されることになる。
【００１４】
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、液晶容量に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
また、ＴＦＴ１１６を介した液晶容量からの電荷リークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって、例えば電源の低位側電位Ｖｓｓに共通接地されている。
なお、画素１１０におけるＴＦＴ１１６は、次に説明する走査線駆動回路１３０や、シフトレジスタ１４０、サンプリングスイッチ１５１などと共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００１５】
続いて、画素領域の周辺には、走査線駆動回路１３０や、シフトレジスタ１４０などの周辺回路が設けられている。このうち、走査線駆動回路１３０は、図６に示されるように、順次排他的に１水平走査期間にわたってＨレベルになる走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４を、それぞれ１行目、２行目、３行目、…、８６４行目の走査線１１２に供給するものである。なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略するが、１垂直走査期間（１Ｆ）の最初に供給されるとともに、クロック信号ＣＬＹの半周期程度のパルス幅（Ｈレベル）を有する転送開始パルスＤＹを、当該クロック信号ＣＬＹのレベルが遷移する（立ち上がる、または、立ち下がる）毎に順次シフトした形で走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４として出力する構成となっている。
【００１６】
次に、シフトレジスタ１４０は、図７に示されるように、１水平走査期間の開始時に供給されるとともに、クロック信号ＣＬＸの１周期程度のパルス幅（Ｈレベル）を有する転送開始パルスＤＸを、ディーティ比が５０％であるクロック信号ＣＬＸのレベルが遷移する毎に順次シフトして、信号Ｆ１、Ｆ２、Ｆ３、…、Ｆ９６として出力するものである。なお、信号Ｆ１、Ｆ２、Ｆ３、…、Ｆ９６は、走査信号Ｇ１、Ｇ２、Ｇ３、Ｇ８６４とは異なり、クロック信号ＣＬＸの半周期だけ順次シフトしたものとなるので、Ｈレベルとなる部分が、隣接するもの同士（例えば、信号Ｆ１、Ｆ２同士）で重複している。また、最初の信号Ｆ１は、クロック信号ＣＬＸのＨレベルおよびこれに続くＬレベルのときに、Ｈレベルとなるように出力される。
【００１７】
シフトレジスタ１４０による信号Ｆ１、Ｆ２、…、Ｆ９６の各信号経路は、それぞれ図において左右に分岐するとともに、各分岐経路についてそれぞれＡＮＤ回路（論理演算回路）１４２が設けられている。ここで、ｍを１以上９６以下の整数として、シフトレジスタ１４０による信号Ｆ１、Ｆ２、…、Ｆ９６の段数を特定しないで、一般的にＦｍと表記すると、ｍが奇数（１、３、５、…、９５）であるとき、当該信号Ｆｍの供給経路のうち、図２において左方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ１との論理積信号をサンプリング信号Ｓ（２ｍ−１）として出力する一方、右方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ２との論理積信号をサンプリング信号Ｓ（２ｍ）として出力する。
また、ｍが偶数（２、４、６、…、９６）であるとき、当該信号Ｆｍの供給経路のうち、図２において左方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ３との論理積信号をサンプリング信号Ｓ（２ｍ−１）として出力する一方、右方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ４との論理積信号をサンプリング信号Ｓ（２ｍ）として出力する。
そして、サンプリング信号Ｓ（２ｍ−１）およびＳ（２ｍ）は、ブロックＢ（２ｍ−１）、Ｂ（２ｍ）にそれぞれ対応して出力される。
【００１８】
ここで、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４は、図７に示されるように、互いにＨレベルとなるパルス幅の期間が略同一であって、互いに重複しないように、かつ、当該パルスの位相が互いに９０度ずつシフトした関係にある。さらに、イネーブル信号Ｅｎｂ４、Ｅｎｂ１のパルスは、クロック信号ＣＬＸがＨレベルである期間において順番に出力され、また、イネーブル信号Ｅｎｂ２、Ｅｎｂ３のパルスは、クロック信号ＣＬＸがＬレベルである期間において順番に出力される。
【００１９】
サンプリング回路１５０は、データ線１１４の各々に対応して設けられたサンプリングスイッチ１５１の集合体である。各サンプリングスイッチ１５１は、例えばｎチャネル型のＴＦＴであり、そのドレインはデータ線１１４に接続されている。
ここで、同一ブロックに属するデータ線１１４に対応する６個のサンプリングスイッチ１５１のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば、ブロックＢ４に属する１９〜２４列目のデータ線１１４に対応する６個のサンプリングスイッチ１５１のゲートには、当該ブロックＢ４に対応するサンプリング信号Ｓ４が共通に供給される。
【００２０】
さらに、サンプリングスイッチ１５１のソースは、次のような関係でデータ信号Ｖｉｄ１〜Ｖｉｄ６が供給される画像信号線１７１に接続されている。
すなわち、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチ１５１は、ｊを６で割った余りが「１」であるならば、そのソースが、データ信号Ｖｉｄ１が供給される画像信号線１７１に接続され、同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチ１５１は、そのソースが、データ信号Ｖｉｄ２〜Ｖｉｄ４が供給される画像信号線１７１にそれぞれ接続されている。
例えば、図２において２３列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５１のソースは、「２３」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される画像信号線１７１に接続される。
【００２１】
再び説明を図１に戻すと、制御回路５２は、上位装置から供給されるドットクロック信号ＤＣＬＫ、垂直走査信号Ｖｓおよび水平走査信号Ｈｓから、転送開始パルスＤＸおよびクロック信号ＣＬＸを生成してシフトレジスタ１４０による水平走査を制御するとともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、走査線駆動回路１３０による垂直走査を制御するものである。
また、制御回路５２は、水平走査に同期して、上述したＳ／Ｐ変換回路３２０における相展開を制御するとともに、書込極性を指定する信号ＰＬ、および、モードを指定する信号Ｍｄを出力する。
【００２２】
ここで、本実施形態においてモードには、通常表示動作である表示モードと、調整のための調整モードとが存在する。調整モードである場合、制御回路５２は、共通電極１０８に印加する電圧ＬＣcomを、表示モードにおける値よりも高位側および低位側にそれぞれ振らせる。なお、表示モードにおける電圧ＬＣcomは、極性反転の基準である電圧Ｖcよりも低位となるように設定される。
また、増幅・反転回路３５０は、Ｄ／Ａ変換回路群３４０によってアナログ変換された信号を、信号ＰＬで正極性書込が指定されたならば正転する一方、信号ＰＬで負極性書込が指定されたならば極性反転して、それぞれデータ信号Ｖｉｄ１〜Ｖｉｄ６として出力する。
【００２３】
次に、電気光学装置１０の動作について説明する。
本実施形態では、第１補正回路３１０および第２補正回路３３１（３３６）に特徴がある。そこで、表示モードにおいて、第１補正回路３１０および第２補正回路３３１（３３６）が存在しない場合の動作、および、その動作に伴う不具合について説明し、その後、第１補正回路３１０および第２補正回路３３１（３３６）が存在する場合に、その不具合がどのようにして解消されるのか、という展開で説明することにする。
【００２４】
まず、第１補正回路３１０および第２補正回路３３１（３３６）が存在しない場合の動作、すなわち、画像データＶｄが第１補正処理されずに画像データＶｄ１ｄ〜Ｖｄ６ｄに展開されるとともに、画像データＶｄ１ｄ、Ｖｄ６ｄが、第２補正処理されずにそのままＤ／Ａ変換される場合の動作について説明する。
図６は、本実施形態に係る電気光学装置１０の垂直走査を示すタイミングチャートであり、図７は、水平走査を示すタイミングチャートであり、図８は、サンプリングを示すタイミングチャートであり、図１１は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
【００２５】
上述したように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４が、図６に示されるように、走査線駆動回路１３０によって順次排他的に１水平有効期間だけ順次排他的にＨレベルになる。
ここで、走査信号Ｇ１がＨレベルになる水平走査期間に着目すると、当該水平走査期間は、水平帰線期間とこれに続く水平有効表示期間とに分けられる。また、走査信号Ｇ１がＨレベルになる水平走査期間では、正極性で書き込みが行われるものとする。
水平有効表示期間では、水平走査に同期して供給される画像データＶｉｄが、第１に、Ｓ／Ｐ変換回路３２０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸長され、第２に、Ｄ／Ａ変換回路群３４０によってそれぞれアナログ信号に変換され、第３に、さらに、増幅・反転回路３５０によって正極性書込に対応して電圧Ｖcを基準に正転して出力される。このため、増幅・反転回路３５０によるデータ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも高位となる（図１１参照）。
【００２６】
一方、走査信号Ｇ１がＨレベルになる水平走査期間では、転送開始パルスＤＸがシフトレジスタ１４０によって順次シフトされて、図７に示されるように、信号Ｆ１、Ｆ２、Ｆ３、…、Ｆ９６として出力される。
このうち、ｍが奇数であるときに、信号Ｆｍを左側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ１との論理積が求められることによってパルス幅が狭められて、サンプリング信号Ｓ（２ｍ−１）として出力される一方、右側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ２との論理積が求められることによってパルス幅が狭められ、サンプリング信号Ｓ（２ｍ）として出力される。
また、ｍが偶数であるときに、信号Ｆｍを左側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ３との論理積が求められることによってパルス幅が狭められて、サンプリング信号Ｓ（２ｍ−１）として出力される一方、右側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ４との論理積が求められることによってパルス幅が狭められ、サンプリング信号Ｓ（２ｍ）として出力される。
ここで、イネーブル信号Ｅｎｂ４、Ｅｎｂ１の正パルス幅（Ｈレベルとなる期間）は、クロック信号ＣＬＸがＨレベルとなる期間に含まれ、また、イネーブル信号Ｅｎｂ２、Ｅｎｂ３の正パルス幅は、クロック信号ＣＬＸがＬレベルとなる期間に含まれるとともに、正パルス幅が互いに重複しないように出力される。さらに、信号Ｆ１は、転送開始パルスＤＸが供給されてから最初にクロック信号ＣＬＸがＨレベルと、これに続くＬレベルとなった期間に出力され、イネーブル信号Ｅｎｂ１〜４の位相は９０度ずつシフトしている。これらにより、サンプリング信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、…、Ｓ１９２も、図７に示されるように、正パルス幅が重複しないように出力される。
【００２７】
ここで、走査信号Ｇ１がＨレベルになる水平走査期間では、１行目の走査線１１２に位置する画素１１０のＴＦＴ１１６において、ソース・ドレイン間が導通（オン）状態となる。一方、サンプリング信号Ｓ１がＨレベルになると、左から１番目のブロックＢ１に属する１〜６列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされる。このため、サンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ６は、図２において上から数えて１行目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、２番目のブロックＢ２に属する７〜１２列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該７〜１２列目のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
【００２８】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓ１９２が順次排他的にＨレベルになると、第３番目、第４番目、…、第１９２番目のブロックに属する６列のデータ線１１４にデータ信号Ｖｉｄ１〜Ｖｉｄ６の対応するものがそれぞれサンプリングされ、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６列のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。その後、走査信号Ｇ１がＬレベルになってＴＦＴ１１６がオフしても、書き込まれた電圧は、液晶容量や蓄積容量１０９によって保持される。
【００２９】
続いて、走査信号Ｇ２がＨレベルになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この水平走査期間においては、負極性書込が行われることになる。
一方、水平帰線期間において画像データＶｉｄは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Ｖｉｄ１〜Ｖｉｄ６は、図１１に示されるように、この水平帰線期間の略中心タイミングにおいて、画素１１０における画素電極１１８に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階調の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
なお、図１１における電圧の関係について言及すると、電圧Ｖw(-)、Ｖg(-)は、画素１１０における画素電極１１８に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Ｖw(+)、Ｖg(+)は、画素１１０における画素電極１１８に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Ｖcを基準にしたときにＶw(-)、Ｖg(-)と対称関係にある。
【００３０】
走査信号Ｇ２がＨレベルになる水平走査期間の動作は、走査信号Ｇ１がＨレベルになる水平走査期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が順次排他的にＨレベルになり、これにより、第２行目の画素のすべてに対する書き込みが完了することになる。ただし、走査信号Ｇ２がＨレベルとなる水平走査期間は負極性書込であるので、増幅・反転回路３５０は、６チャネルに分配伸長された信号を、負極性書込に対応して、電圧Ｖcを基準に反転して出力する。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも低位となる（図１１参照）。
【００３１】
以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇ８６４がＨレベルになって、第３行目、第４行目、…、第８６４行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間では、第１行目〜第８６４行目の画素のすべてにわたって書き込みが完了することになる。
なお、データ信号Ｖｉｄ１〜Ｖｉｄ６は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、１垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層１０５に直流成分が印加されることがなくなり、液晶層１０５の劣化が防止される。
【００３２】
ところで、本実施形態では、シフトレジスタ１４０から出力される信号Ｆ１を、イネーブル信号Ｅｎｂ１、Ｅｎｂ２で分割して、それぞれサンプリング信号Ｓ１、Ｓ２とし、同様に信号Ｆ２を、イネーブル信号Ｅｎｂ３、Ｅｎｂ４で分割して、それぞれサンプリング信号Ｓ３、Ｓ４としている。詳細には、ｍが奇数である場合には、信号Ｆｍをイネーブル信号Ｅｎｂ１、Ｅｎｂ２で分割し、ｍが偶数である場合には、信号Ｆｍをイネーブル信号Ｅｎｂ３、Ｅｎｂ４で分割して、それぞれサンプリング信号Ｓ（２ｍ−１）、Ｓ（２ｍ）とする構成であり、換言すれば、サンプリング信号Ｓ（２ｍ−１）については、信号Ｆｍのパルス（Ｈレベル）のうち、時間的に前方の部分で抜き出す一方、サンプリング信号Ｓ（２ｍ）については、同じ信号Ｆｍのパルスのうち、時間的に後方の部分で抜き出す構成となっている。
【００３３】
本実施形態の構成において、処理回路５０と表示パネル１００とを接続するＦＰＣ基板や、表示パネル１００自身において、転送開始パルスＤＸやクロック信号ＣＬＸの供給経路に抵抗や容量が寄生すると、シフトレジスタ１４０に到達した時点で当該転送開始パルスＤＸやクロック信号ＣＬＸの波形が鈍るだけでなく、これらの信号によってシフト出力される信号Ｆｍも図９に示されるように波形鈍りが生じる。なお、図９では、図７と比較して、説明の便宜のために時間軸を拡大している。
【００３４】
このような波形鈍り生じた信号Ｆｍのうち、時間的に前方の部分で抜き出したサンプリング信号Ｓ（２ｍ−１）と、時間的に後方の部分で抜き出したサンプリング信号Ｓ（２ｍ）とを比較すると、図９に示されるように、波形形状に差、特にＨレベルの電位に差が生じる（原因１）。
一方、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４は、制御回路５２の出力時点では、互いに９０度ずつ位相が正しくシフトした関係にあっても、ＦＰＣ基板や表示パネルにおけるイネーブル信号Ｅｎｂ１〜Ｅｎｂ４の供給経路の差や寄生容量等によって、ＡＮＤ回路１４２の入力時点では、遅延時間の相違によって位相関係にズレが生じる場合もあり得る（原因２）。このような場合には、サンプリング信号の波形やパルス幅などの均一性が失われたり、出力タイミングが微妙にずれたりすると考えられる。
【００３５】
ここで、ある２つの差のあるサンプリング信号が、サンプリングスイッチ１５１のゲートに供給されると、たとえ画像信号線１７１に供給されたデータ信号Ｖｉｄ１〜Ｖｉｄ６の電圧が同じであっても、実際にデータ線１１４にサンプリングされる電圧は、一のサンプリング信号によってサンプリングされたものと、他のサンプリング信号によってサンプリングされたものとでは差が生じる。この差は、液晶容量の電圧実効値の相違にほかならないので、画素１１０における透過率の差、すなわち、階調差となって現れる。
特に、本実施形態では、１つのサンプリング信号が６列のデータ線１１４に対応するサンプリングスイッチ１５１を同時に駆動する構成となっているので、階調差の周期は６画素となり、非常に目立つ。
【００３６】
なお、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４をそれぞれ第１〜第４系列とする。ここで、原因１が支配的であれば、第１系列のイネーブル信号Ｅｎｂ１で抜き出されるサンプリング信号Ｓ１、Ｓ５、Ｓ９、…、Ｓ１８９と、第３系列のイネーブル信号Ｅｎｂ３で抜き出されるサンプリング信号Ｓ３、Ｓ７、Ｓ１１、…、Ｓ１９９とにおいては類似の傾向にあり、第２系列のイネーブル信号Ｅｎｂ２で抜き出されるサンプリング信号Ｓ２、Ｓ６、Ｓ１０、…、Ｓ１９０と、第４系列のイネーブル信号Ｅｎｂ４で抜き出されるサンプリング信号Ｓ４、Ｓ８、Ｓ１２、…、Ｓ１９２とにおいても類似の傾向にあるが、第１および第３系列のイネーブル信号で抜き出されるサンプリング信号同士と、第２および第４系列のイネーブル信号で抜き出されるサンプリング信号同士では傾向に差が発生するので、ブロックＢ１、Ｂ３、Ｂ５、…、Ｂ１９１に属する画素の階調と、ブロックＢ２、Ｂ４、Ｂ６、…、Ｂ１９２に属する画素の階調との差となって現れる結果、表示差が、ブロック毎に、かつ、ブロックの交互で現れるはずである。
一方、原因２が支配的であれば、第１、第２、第３、第４系列のイネーブル信号で抜き出されるサンプリング信号同士にわたって差が発生するので、表示差がブロック毎に、かつ、４ブロック分を１周期として現れるはずである。
実際の表示パネル１００の表示傾向としては、奇数ブロックに属する画素の階調と、偶数ブロックに属する画素の階調との差が大きく、ブロックＢ１、Ｂ５、Ｂ９、…、Ｂ１８９に属する画素とブロックＢ３、Ｂ７、Ｂ１１、…、Ｂ１９１に属する画素との階調差が小さく、同様に、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ１９０に属する画素とブロックＢ４、Ｂ８、Ｂ１２、…、Ｂ１９２に属する画素との階調差が小さい、という上記原因１、２を合わせたような現象が現れる。
【００３７】
いずれにしても、イネーブル信号の系列の相違は、サンプリング信号の波形等の相違となって階調差を発生させていると考えられる。このため、このような系列毎の階調差を解消するための方策について検討すると、系列毎にサンプリング信号が相違しても、最終的にデータ線にサンプリングされるデータ信号の電圧が各系列同士で一致するように、画像データＶｄを予め補正する構成とすれば良いはずである（各画素の階調を同じとする場合）。
【００３８】
本実施形態において、画像データＶｄをイネーブル信号の系列に対応して補正する第１補正処理を実行するものが、図１における第１補正回路３１０である。図４は、図１における第１補正回路３１０の詳細構成を示すブロック図である。
この図において、信号Ｅｄは、制御回路５２から供給される信号であって、上位装置から供給された画像データＶｄを相展開した後のデータ信号がサンプリング信号にしたがってサンプリングされる際に、当該サンプリング信号が、どの系列のイネーブル信号によってシフトレジスタ１４０によるシフト信号を抜き出したものかを示す信号である。
セレクタ（デマルチプレクサ）３１０２は、信号Ｅｄによって第１系列のイネーブル信号Ｅｎｂ１であることが示される場合には出力端Ａを選択し、第２、第３、第４系列のイネーブル信号であることが示された場合には、それぞれ出力端Ｂ、Ｃ、Ｄを選択して、選択した出力端に画像データＶｄを出力するものである。
【００３９】
なお、制御回路５２は、次のような手法によって、上位装置から供給される画像データＶｄから信号Ｅｄを生成する。
まず、画像データＶｄが例えば図２において左から数えてｎ列目の画素の階調を指定するものである場合、（ｎ−１）を６で割った商を１だけインクリメントした値がブロック番号であって、このブロック番号を４で割ったときの余りが「１」となるものが、第１系列のイネーブル信号Ｅｎｂ１で抜き出したサンプリング信号が使われ、当該余りが「２」、「３」、「０」となるものが、それぞれ第２、第３、第４系列のイネーブル信号で抜き出したサンプリング信号が使われる。例えば、１１３０列目の画素の階調値を指定する画像データＶｄが供給された場合、（１１３０−１）を６で割った商が「１８８」であり、これを１だけインクリメントした「１８９」がブロック番号となり、このブロック番号「１８９」を４で割ったときの余りは「１」であるので、当該１１３０列目の画素に対応する画像データに基づくデータ信号は、第１系列のイネーブル信号Ｅｎｂ１で抜き出したサンプリング信号にしたがってデータ線にサンプリングされる。
また、画像データＶｄが何列目の画素であるかについては、１列目の画素に対応する画像データＶｄが供給されてから、ドットクロックＤＣＬＫをカウントすることによって判明する。
したがって、制御回路５２は、当該カウント結果からブロック番号を求めるとともに、当該ブロック番号を「４」で割った余りを求め、その余りに応じて信号Ｅｄを生成すれば良い。
【００４０】
変換テーブル３１１１は、第１系列に対応して、画像データＶｄで指定される階調値毎に、さらに正極性および負極性のそれぞれに対応して補正データを予め記憶するものである。ここで、変換テーブル３１１１は、信号ＰＬによって、当該画像データＶｄが相展開後に正極性のデータ信号に変換されることが示される場合には、当該画像データＶｄで指定された階調値に対応し、かつ、正極性に対応する補正データを出力する一方、当該画像データＶｄが相展開後に負極性のデータ信号に変換されることが示される場合には、当該画像データＶｄで指定された階調値に対応し、かつ、負極性に対応する補正データを出力する。
変換テーブル３１１２、３１１３、３１１４は、それぞれ第２、第３、第４系列に対応するものであり、変換テーブル３１１１と同様に、画像データＶｄで指定される階調値毎に、さらに正極性および負極性のそれぞれに対応して補正データを予め記憶する一方、画像データＶｄで指定された階調値に対応し、かつ、信号ＰＬで指定された極性に対応する補正データを出力するものである。
ここで、変換テーブル３１１１、３１１２、３１１３、３１１４の補正データは、例えば、補正量ゼロの状態から徐々に変化させたときに、各系列の画素同士において表示差が最も少なくなった状態の値、すなわち、系列毎にサンプリング信号が相違しても、最終的にデータ線にサンプリングされるデータ信号の電圧が各系列同士で一致させるような補正値であり、予め実験的に予め求められて記憶されたものである。
【００４１】
加算器３１２１は、セレクタ３１０２で出力端Ａが選択されたとき出力される画像データＶｄと、変換テーブル３１１１から出力される補正データとを加算して、画像データＶｄ１として出力するものである。同様に、加算器３１２２（３１２３、３１２３）は、それぞれセレクタ３１０２で出力端Ｂ（Ｃ、Ｄ）が選択されたとき出力される画像データＶｄと、変換テーブル３１１２（３１１３、３１１４）から出力される補正データとを加算して、画像データＶｄ２（Ｖｄ３、Ｖｄ４）として出力するものである。
セレクタ３１０４は、信号Ｅｄによって、上位装置から供給された画像データＶｄを相展開したときに第１系列のイネーブル信号Ｅｎｂ１で抜き出されたサンプリング信号にしたがってサンプリングされることが示された場合には入力端Ａを選択し、第２、第３、第４系列のイネーブル信号によって抜き出されたサンプリング信号にしたがってサンプリングされることが示された場合には、それぞれ入力端Ｂ、Ｃ、Ｄを選択して、選択した入力端に供給された画像データを、第１補正処理がなされた画像データＶｄａとして出力するものである。
【００４２】
このような構成の第１補正回路３１０の動作について説明する。
セレクタ３１０２では、信号Ｅｄによって指定された系列に応じた出力端を、セレクタ３１０４では、信号Ｅｄによって指定された系列に応じた入力端を、それぞれ選択する。
第１系列に応じた出力端Ａ、入力端Ａがそれぞれ選択された場合、上位装置から供給される画像データＶｄは、変換テーブル３１１１および加算器３１２１で補正される。すなわち、変換テーブル３１１１では、画像データＶｄで指定された階調に対応するとともに、信号ＰＬで指定された極性に対応する補正データが読み出されるとともに、当該補正データと当該画像データＶｄとが加算器３１２１によって加算される。
同様に、第２（第３、第４）系列に応じた出力端Ｂおよび入力端Ｂ（出力端Ｃおよび入力端Ｃ、出力端Ｄおよび入力端Ｄ）がそれぞれ選択された場合についても、上位装置から供給される画像データＶｄは、同様に変換テーブル３１１２および加算器３１２２（変換テーブル３１１３および加算器３１２３、変換テーブル３１１４および加算器３１２４）で補正される。
【００４３】
ここで、変換テーブル３１１１（３１１２〜３１１４）から出力される補正データは、当該画像データＶｄが相展開され信号ＰＬで指定された極性のデータ信号に変換等され、画像信号線１７１に供給されるとともにシフトレジスタ１４０の出力信号を第１（第２〜第４）系列のイネーブル信号で抜き出したサンプリング信号にしたがってデータ線１１４にサンプリングされたときに、当該データ線にサンプリングされるデータ信号の電圧が各系列同士で一致させるような値である。
このため、本実施形態によれば、第１補正処理によって、表示パネル１００に対し、広い面積で同一階調となるような表示とさせる場合に、上記原因１、２に起因する表示のムラを抑えることが可能となる。
【００４４】
なお、変換テーブル３１１１〜３１１４から出力される補正データに、水平走査期間の最初から最後までに徐々に変化する係数を乗算しても良い。この理由は、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の遅延や波形鈍りの程度が、ＡＮＤ回路１４２の入力端でみた場合に、ブロックＢ１からＢ１９２までの徐々に大きくなると考えられ、クロック信号ＣＬＸの供給経路についても同様なことがいえると考えられるからである。
また、変換テーブル３１１１〜３１１４は、画像データに加算する補正データではなく、直接、補正した画像データを出力するような構成とすれば、加算器３１２１〜３１２４を省略すつことができる。
【００４５】
本実施形態では、イネーブル信号が系列毎に相違することに起因する階調差は、第１補正処理を第１補正回路３１０が実行することで、ある程度、抑えられる。しかしながら、今度は、上記原因１、２とは全く異なる原因に基づいて表示品位の低下も発生し得る。
そこで、この原因について以下、検討する。本実施形態では、表示モードにおいて共通電極１０８に印加される電圧ＬＣcomは、極性反転の基準である電圧Ｖcよりも低位となるように設定される。この理由は、いわゆるサンプリングスイッチ１５１を構成するＴＦＴのプッシュダウンの影響を考慮したためである。このプッシュダウンについて簡単に説明すると、ＴＦＴのゲート電圧（サンプリング信号）がＨレベルからＬレベルに変化するときに（オンからオフするときに）、ドレイン側で保持された電圧が低下する現象である。この原因は、特にゲート・ソース間の寄生容量であるので、ソース電圧が低いほど顕著に表れる。
【００４６】
このプッシュダウンの影響を波形として例示する。例えば、ある１つの画素について着目したときに、当該画素を灰色とするためには、データ信号として電圧Ｖg(+)、Ｖg(-)を垂直走査期間毎に交互に書き込むので、当該画素における画素電極１１８の電圧波形は、図１２に示される通りとなる。
すなわち、当該画素が選択される１水平走査期間にわたってＴＦＴ１１６はオンするが、当該水平走査期間のうち、当該画素に対応するブロックが選択される期間だけ、当該画素に対応するデータ線のサンプリングスイッチ１５１がオンする。このため、当該水平走査期間の途中でサンプリングスイッチ１５１がオフする。
したがって、データ線１１４にサンプリングされたデータ信号は、サンプリングスイッチ１５１のオフ時におけるプッシュダウンの影響を受けることになる。さらに、この図に示されるように、正極性の灰色相当電圧Ｖg(+)を書き込んだ直後のプッシュダウンよりも、負極性の灰色相当電圧Ｖg(-)を書き込んだ直後のプッシュダウンの方が大きくなる。
よって、共通電極１０８に、極性反転の基準である電圧Ｖcを印加したのでは、液晶容量の実効的な電圧が、正極性書込よりも負極性書込の方が大きくなるので、液晶容量に直流成分が印加されてしまう。これを避けるために、プッシュダウン量が極性で異なっても、結果的に、液晶容量に印加される電圧実効値が等しくなるように、共通電極１０８に印加する電圧ＬＣcomを電圧Ｖcよりも低位側に設定しているのである。
ここで、正極性書込と負極性書込とにおいて電圧Ｖcからみて対称関係にある電圧を書き込んだときに、両極性の実効的な電圧が互いに等しくなるような電圧ＬＣcomを特に最適ＬＣcomと称することにする。
【００４７】
一方、データ線１１４の配列ピッチが狭い場合、あるデータ線は、これに隣接するデータ線と容量的に結合する度合いが大きくなる。
また、本実施形態では、６列のデータ線をブロック化してまとめて選択する相展開駆動方式を採用している。この相展開駆動方式において、あるブロックが選択された場合、ブロック両端以外の部分におけるデータ線（チャネル２〜５に対応するデータ線）の各々については、自身のデータ線が電圧変化するとき（データ信号がサンプリングされるとき）、その両側で隣接するデータ線も同時に電圧変化する。これに対し、ブロック両端部分のデータ線（チャネル１、６に対応するデータ線）については、自身のデータ線が電圧変化するときに、一方側で隣接するデータ線は同時に電圧変化するが、他方側で隣接するデータ線は電圧変化しない。このため、付加容量が大きくなるのと同等となり、ブロック両端部分のデータ線では、ブロック両端以外部分のデータ線と比べて、そのプッシュダウン量が圧縮される（図１３（ａ）および同図（ｂ）参照）。
このため、ブロック両端部分の画素は、ブロック両端以外の部分における画素と比較すると、液晶容量の電圧実効値が異なってしまう。したがって、たとえ同じ階調で表示させようとしても、ブロック両端部分における画素の階調は、ブロック両端以外の部分における画素の階調とは異なってしまうことになる。ここで、画素の階調の相違は、ブロックの両端に沿って発生するので、表示領域１００ａでは縦状のスジとなって現れる。
【００４８】
そこで、このような縦状のスジを解消するための方策について検討する。上述したように、縦スジの主原因は、ブロック両端部分のデータ線におけるプッシュダウン量と、ブロック両端以外の部分のデータ線におけるプッシュダウン量とが異なることである。このため、ブロック両端部分のデータ線におけるプッシュダウン量と、ブロック両端以外の部分のデータ線におけるプッシュダウン量とが相違しても、最終的に（プッシュダウン後に）保持される電圧が一致するような構成とすれば良いはずである。このような構成としては、次の２通りが想定される。
すなわち、ブロック両端以外の部分のデータ線において最終的に保持される電圧を、ブロック両端部分のデータ線において最終的に保持される電圧に一致するように、画像データ（またはデータ信号）を補正する案（１）か、逆に、ブロック両端部分のデータ線において最終的に保持される電圧を、ブロック両端以外の部分のデータ線において最終的に保持される電圧に一致するように、画像データ（またはデータ信号）を補正する案（２）の２通りが想定される。
このうち、前者の案（１）では、多数派であるチャネル２〜５のデータ信号を補正することになるほか、電圧ＬＣcomを再調整する必要があるので、本実施形態では（２）の案を採用する。
【００４９】
このような案（２）を具体化したものが、図１における第２補正回路３３１、３３６である。このうち、補正回路３３１は、ブロック両端部分のうち、チャネル１に対応するデータ線で最終的に保持される電圧を、ブロック両端以外のチャネル２〜５のデータ線で最終的に保持される電圧に一致するように、画像データＶｄ１ｄを補正するものであり、補正回路３３６は、ブロック両端部分のうち、チャネル６に対応するデータ線で最終的に保持される電圧を、ブロック両端以外のチャネル２〜５のデータ線で最終的に保持される電圧に一致するように、画像データＶｄ６ｄを補正するものである。
【００５０】
第２補正回路３３１、３３６とは、略同一構成であるので、ここでは、第２補正回路３３１の詳細について図５を参照して説明する。
この図において、セレクタ（デマルチプレクサ）３３１２は、信号ＰＬによって正極性書込が指定された場合には出力端Ａを選択する一方、信号ＰＬによって負極性書込が指定された場合には出力端Ｂを選択して、第１補正処理されるとともに相展開された画像データＶｄ１ｄを、選択側に出力するものである。
変換テーブル３３２２は、正極性書込時に対応するものであり、画像データＶｄ１ｄで指定される階調値毎に補正データを記憶する。ここで、変換テーブル３３２２は、信号Ｍｄによって表示モードが指定された場合には、画像データＶｄ１ｄで指定された階調値に対応する補正データを読み出して出力する一方、信号Ｍｄによって調整モードが指定された場合には、記憶内容にかかわらず、補正データとして補正量ゼロの値を出力するとともに、ある階調値に対応して記憶する補正データを、後述する調整器３３１６から出力される調整データＰｘに変更する。
加算器３３２４は、セレクタ３３１２から直接出力される画像データＶｄ１ｄと、変換テーブル３３２２から出力される補正データとを加算して出力する。
【００５１】
また、調整器３３１６は、信号Ｍｄによって調整モードが指定された場合に、制御回路５２の制御の下、正極性用の調整データＰｘと、負極性用の調整データＭｘとをそれぞれ生成して出力する。一方、調整器３３１６は、信号Ｍｄによって表示モードが指定された場合に、調整データＰｘ、Ｍｘとしてそれぞれゼロデータを出力する。
加算器３３２６は、加算器３３２４による加算データと調整器３３１６による調整データＰｘとを加算して、セレクタ３３１４の入力端Ａに供給する。
【００５２】
一方、変換テーブル３３３２は、負極性書込に対応するものであり、画像データで指定される階調値毎に補正データを記憶する。ここで、変換テーブル３３３２は、信号Ｍｄによって表示モードが指定された場合には、画像データＶｄ１ｄで指定された階調値に対応する補正データを読み出して出力する一方、信号Ｍｄによって調整モードが指定された場合には、記憶内容にかかわらず、補正データとして補正量ゼロの値を出力するとともに、ある階調値に対応して記憶する補正データを、後述する調整器３３１６から出力される調整データＭｘに変更する。
【００５３】
加算器３３３４は、セレクタ３３１２から出力される直接出力される画像データＶｄ１ｄと、変換テーブル３３３２から出力される補正データとを加算して出力する。加算器３３３６は、加算器３３３４による加算データと調整器３３１６による調整データＭｘとを加算して、セレクタ３３１４の入力端Ｂに供給する。
セレクタ（マルチプレクサ）３３１４は、信号ＰＬによって正極性書込が指定された場合には入力端Ａを選択する一方、信号ＰＬによって負極性書込が指定された場合には入力Ｂを選択して、選択した入力端に供給されたデータを、それぞれ補正済みの画像データＶｄ１ｆとして供給するものである。
なお、チャネル６に対応する補正回路３３６も図５と同様な構成であり、第１補正処理されるとともに相展開された画像データＶｄ６ｄを、補正済みの画像データＶｄ６ｆとして供給するものである。
【００５４】
ここで、調整モードにおける動作について説明する。この調整モードとは、変換テーブル３３２２、３３２４に対し、階調値に対応する補正データを記憶・更新するモードである。調整モードにおいて、表示パネル１００の表示面には、例えばＣＣＤカメラ等が設置されて、実際に表示された画面が画像処理されて検査される（その構成は図示省略）。そして、この調整モードでは、第１〜第４ステップの動作が階調値Ｋ４、Ｋ８、Ｋ１２毎に繰り返される。
なお、本実施形態においては、図１０（ａ）に示されるように、画素の最低階調（黒）が階調値Ｋ０であり、画素の最高階調（白）が階調値Ｋ１６であって、その間の階調が、階調値Ｋ１〜Ｋ１５で規定されるものとする。したがって、階調値Ｋ８に対応する階調とは、最低階調と最高階調とのちょうど中間に相当する。また、階調値Ｋ４は、最低階調と階調値Ｋ８との中間に相当し、階調値Ｋ１２は、階調値Ｋ８と最高階調との中間に相当する。
【００５５】
まず、階調値Ｋ８に対する第１〜第４ステップについて説明する。なお、階調値Ｋ８についての第１〜第４ステップでは、上位装置から供給される画像データＶｄは、すべての画素を階調値Ｋ８に対応する階調に指定する内容となる。
まず、第１ステップにおいて、制御回路５２は、補正回路３３１（３３６）の調整器３３１６に対し調整データＰｘ、Ｍｘの値をゼロとするように制御する。
補正回路３３１（３３６）では、信号ＰＬにより正極性書込が指定されると、セレクタ３３１２は出力端Ａを、セレクタ３３１４は入力端Ａを、それぞれ選択するので、画像データＶｄ１ｄは、変換テーブル３３２２、加算器３３２４、３３２６を経由する。ただし、調整モードにおいて変換テーブル３３２２からは、画像データＶｄで指定される階調にかかわりなく補正量ゼロのデータが出力されるので、加算器３３２４による加算結果は、相展開された画像データＶｄ１ｄそのものである。また、調整モードにおいて加算器３３２６からは、加算器３３２４による加算結果である画像データＶｄ１ｄと調整データＰｘとの加算結果となるが、この段階では、調整データＰｘはゼロであるから、画像データＶｄ１ｄがそのままセレクタ３３１４の入力端Ａに供給されることになる。
【００５６】
一方、信号ＰＬにより負極性書込が指定されると、セレクタ３３１２は出力端Ｂを、セレクタ３３１４は入力端Ｂを、それぞれ選択するので、画像データＶｄ１ｄは、変換テーブル３３３２、加算器３３３４、３３３６を経由するが、正極性書込が指定された場合と同じ理由から、画像データＶｄ１ｄがそのままセレクタ３３１４の入力端Ｂに供給されることになる。
したがって、第１ステップでは、セレクタ３３１４から出力される補正済み画像データＶｄ１ｆ（Ｖｄ６ｆ）は画像データＶｄ１ｄ（Ｖｄ６ｄ）そのものであるので、各画素の画素電極１１８に印加される電圧波形は、図１４（ａ）に示される通りとなる。すなわち、この電圧波形それ自体は、図１０の波形と同一となる。なお、図１４（ａ）では、階調値Ｋ８が、正極性ではデータ信号電圧Ｖg(+)に、負極性ではデータ信号電圧Ｖg(-)に、それぞれ対応していることが示されている。
【００５７】
また、第１ステップにおいて、制御回路５２は、共通電極１０８に印加させる電圧ＬＣcomを図１４（ａ）に示されるように最適ＬＣcomよりも高位側にシフトさせる。このように電圧ＬＣcomを高位側にシフトさせると、負極性書込による実効的な電圧が高くなる一方、正極性書込による実効的な電圧は逆に低くなる。ここで、最終的な画素の階調は、負極性書込と正極性書込とにわたる２垂直走査期間を単位とした電圧実効値で定まるので、書込極性における実効的な電圧値の小さい方の影響を大きく受けることなる。このため、電圧ＬＣcomを高位側にシフトさせた場合には、正極性書込における実効的な電圧の差が主に階調差となって現れることになる。
【００５８】
上述したように、ブロック両端部分のデータ線で発生するプッシュダウン量は、ブロック両端以外の部分のデータ線で発生するプッシュダウン量よりも圧縮されるので、電圧実効値でみると、ブロック両端部分の画素の方が、ブロック両端以外の部分の画素よりも大きくなり、階調でみると暗くなる（ノーマリーホワイトモード）。このため、表示パネル１００による表示は、灰色を背景として、それよりも暗い縦状のスジが現れることになる。
【００５９】
次に、第２ステップとして、制御回路５２は、チャネル１に対応する第２補正回路３３１の調整器３３１６に対し、調整データＰｘ、Ｍｘの値をそれぞれゼロから徐々に同一のペースで増加させるように制御する一方、チャネル６に対応する第２補正回路３３６の調整器３３１６に対しては、調整データＰｘ、Ｍｘの値をゼロに維持するように制御する。
加算器３３２６（３３３６）の加算結果は、調整モードでは、画像データＶｄ１ｄ（Ｖｄ６ｄ）に調整データＰｘ（Ｍｘ）を加算した値である。このため、調整データＰｘ、Ｍｘの値が増加すると、加算器３３２６（３３３６）の加算結果も増加するので、補正済みの画像データＶｄ１ｆは、画素の階調を明るくする方向に変化することになる。
したがって、縦スジのうち、チャネル１のデータ線に対応する画素は、徐々に明るくなるので、チャネル２〜５のデータ線に対応する画素とほぼ同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、表示パネル１００の表示画面を画像処理した結果から判明すると、制御回路５２は、チャネル１に対応する第２補正回路３３１の調整器３３１６に対し、調整データＰｘ、Ｍｘの増加を停止させるとともに、そのときの調整データＰｘを、正極性書込の階調値Ｋ８に対応する補正データＰ８として記憶内容を記憶または更新させる。これにより、チャネル１の第２補正回路３３１において正極性書込の階調値Ｋ８に対応する補正データＰ８が得られることになる（図１０（ｂ）参照）。
【００６０】
制御回路５２は、同様に、チャネル６に対応する第２補正回路３３６の調整器３３１６に対し、同様に、調整データＰｘ、Ｍｘの値をそれぞれ徐々に同一のペースで増加させるように制御する。そして、チャネル６のデータ線に対応する画素が、チャネル１〜５のデータ線に対応する画素と同じ階調となったことが、表示パネル１００の表示画面を画像処理した結果から判明すると、制御回路５２は、チャネル６に対応する第２補正回路３３６の調整器３３１６に対し、調整データＰｘ、Ｍｘの増加を停止させるとともに、そのときの調整データＰｘを、正極性書込の階調値Ｋ８に対応する補正データとして記憶内容を記憶または更新させる。これにより、チャネル６の第２補正回路３３６においても正極性書込の階調値Ｋ８に対応する補正データが得られる。
【００６１】
次に、第３ステップにおいて、制御回路５２は、第２補正回路３３１（３３６）の調整器３３１６に対し調整データＰｘ、Ｍｘの値をゼロとさせる。
また、第３ステップにおいて、制御回路５２は、共通電極１０８に印加させる電圧ＬＣcomを図１０（ｂ）に示されるように最適ＬＣcomよりも低位側にシフトさせる。このように電圧ＬＣcomを低位側にシフトさせると、負極性書込による実効的な電圧が低くなる一方、正極性書込による実効的な電圧は逆に高くなるので、負極性書込における実効的な電圧の差が主に階調差となって現れることになる。このため、表示パネル１００による表示は、灰色を背景として、それよりも明るい縦状のスジが現れることになる。
【００６２】
次に、第４ステップとして、制御回路５２は、チャネル１に対応する第２補正回路３３１の調整器３３１６に対し、調整データＰｘ、Ｍｘの値をそれぞれゼロから徐々に同一のペースで低下させるように制御する一方、チャネル６に対応する補正回路３３６の調整器に対しては、調整データＰｘ、Ｍｘの値をゼロに維持するように制御する。このため、調整データＰｘ、Ｍｘの値が低下すると、加算器３３２６（３３３６）の加算結果は、実質的に減算結果となるので、補正済みの画像データＶｄ１ｆは、画素の階調を暗くする方向に変化することになる。
したがって、縦スジのうち、チャネル１のデータ線に対応する画素は、徐々に暗くなるので、チャネル２〜５のデータ線に対応する画素とほぼ同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、表示パネル１００の表示画面を画像処理した結果から判明すると、制御回路５２は、チャネル１に対応する第２補正回路３３１の調整器３３１６に対し、調整データＰｘ、Ｍｘの低下を停止させるとともに、変換テーブル３３３２に対し、そのときの調整データＰｘを負極性書込の階調値Ｋ８に対応する補正データＭ８とするように記憶内容を記憶または更新させる。これにより、チャネル１の第２補正回路３３１において負極性書込の階調値Ｋ８に対応する補正データＭ８が得られる。
【００６３】
制御回路５２は、同様に、チャネル６に対応する第２補正回路３３６の調整器３３１６に対し、調整データＰｘ、Ｍｘの値をそれぞれ徐々に同一のペースで低下させるように制御する。そして、チャネル６のデータ線に対応する画素が、チャネル１〜５のデータ線に対応する画素と同じ階調となったことが、表示パネル１００の表示画面を画像処理した結果から判明すると、制御回路５２は、チャネル６に対応する第２補正回路３３６の調整器３３１６に対し、調整データＰｘ、Ｍｘの低下を停止させるとともに、変換テーブル３３３２に対し、そのときの調整データＰｘを負極性書込の階調値Ｋ８に対応する補正データとするように記憶内容を記憶または更新させる。これにより、チャネル６の第２補正回路３３６においても負極性書込の階調値Ｋ８に対応する補正データが得られることになる。
【００６４】
同様な第１〜第４ステップが同様に繰り返される。すなわち、階調値Ｋ４を指定する画像データＶｄの供給を受けて、階調値Ｋ４についての第１〜第４ステップが実行され、階調値Ｋ８を指定する画像データＶｄの供給を受けて、階調値Ｋ８についての第１〜第４ステップが実行される。
これにより、チャネル１、６の第２補正回路３３１、３３６において、階調値Ｋ４、Ｋ１２に対応する正極性の補正データＰ４、Ｐ１２と、負極性の補正データＭ４、Ｍ１２とが得られる。このうち、正極性の補正データＰ４、Ｐ１２については、変換テーブル３３２２に記憶される一方、負極性の補正データＭ４、Ｍ１２については、変換テーブル３３３２に記憶される（図１０（ｂ）参照）。
【００６５】
この段階では、チャネル１、６の第２補正回路３３１、３３６において、階調値Ｋ４、Ｋ８、Ｋ１２に対応する正極性の補正データＰ４、Ｐ８、Ｐ１２と、負極性の補正データＭ４、Ｍ８、Ｍ１２とが得られたに過ぎない。そこで、制御回路５２は、正極性の他の階調値に対応する補正データについては、すでに得られた補正データＰ４、Ｐ８、Ｐ１２から補間によって求めて、変換テーブル３３２２に記憶する一方、負極性について他の階調値に対応する補正データについては、すでに得られた補正データＭ４、Ｍ８、Ｍ１２から補間によって求めて、変換テーブル３３３２に記憶する。これによって、例えば図１０（ｃ）に示されるような特性で、階調値Ｋ０〜Ｋ１６の各々に対応する正極性の補正データＰ０〜Ｐ１６が変換テーブル３３２２に記憶される一方、階調値Ｋ０〜Ｋ１６の各々に対応する負極性の補正データＭ０〜Ｍ１６が変換テーブル３３３２に記憶される。この補間動作は、いうまでもなくチャネル１、６の双方において実行される。
【００６６】
なお、本実施形態では、代表的な階調値としてＫ４、Ｋ８、Ｋ１２を選んでいるが、中間値に近傍の灰色範囲であれば良い。その理由は、液晶の電圧−透過（反射）率特性は、灰色において最も急峻であり、実効的な電圧の差が表示の差となって現れやすいからである。換言すれば、下限の階調値Ｋ０、上限の階調値Ｋ１６近傍の階調範囲は、実効的な電圧の差が大きくても、表示の差としてほとんど現れないので、補間の基礎となる階調値として用いるには難がある。
【００６７】
次に、表示モードにおける第２補正回路３３１（３３６）の動作について説明する。なお、表示モードでは、通常の表示動作を想定しており、調整モードにおけるＣＣＤカメラ等は特に必要されない。
まず、信号ＰＬによって正極性書込が指定されると、セレクタ３３１２は出力端Ａを、セレクタ３３１４は入力端Ａを、それぞれ選択するので、画像データＶｄ１ｄ（Ｖｄ６ｄ）は、変換テーブル３３２２、加算器３３２４、３３２６の経路で補正される。
この経路において、変換テーブル３３２２では、画像データＶｄ１ｄ（Ｖｄ６ｄ）で指定された階調に対応する正極性の補正データが読み出されるとともに、当該補正データと当該画像データＶｄ１ｄ（Ｖｄ６ｄ）とが加算器３３２４によって加算される。表示モードにおいて調整データＰｘはゼロであるので、結局、補正済みの画像データＶｄ１ｆ（Ｖｄ６ｆ）は、画像データＶｄ１ｄ（Ｖｄ６ｄ）に正極性の補正データを加算したものとなる。
一方、信号ＰＬによって負極性書込が指定されると、セレクタ３３１２は出力端Ｂを、セレクタ３３１４は入力端Ｂを、それぞれ選択するので、画像データＶｄ１ｄ（Ｖｄ６ｄ）は、変換テーブル３３３２、加算器３３３４、３３３６の経路で補正される。
この経路において、変換テーブル３３３２では、画像データＶｄ１ｄ（Ｖｄ６ｄ）で指定された階調に対応する負極性の補正データが読み出されるとともに、当該補正データと当該画像データＶｄ１ｄ（Ｖｄ６ｄ）とが加算器３３２４によって加算される。表示モードにおいて調整データＭｘはゼロであるので、結局、補正済みの画像データＶｄ１ｆ（Ｖｄ６ｆ）は、画像データＶｄ１ｄに負極性の補正データを加算したものとなる。
【００６８】
本実施形態では、上述したように、正極性の補正データおよび負極性の補正データは、いずれもチャネル１（６）のデータ線で最終的に保持される電圧が、チャネル２〜５のデータ線で最終的に保持される電圧と一致するように、画像データＶｄ１ｄ（Ｖｄ６ｄ）を補正するものなので、表示パネル１００に対し、広い面積で同一階調となるような表示とさせる場合に、各画素において最終的に書き込まれる電圧が一致することになる結果、表示パネル１００における縦スジ状のムラの発生が抑えられることとなる。
【００６９】
なお、上述した実施形態では、調整モードにおいて代表的な階調値に対応する補正データを求めた後、他の階調値に対応する補正データを補間により求めて、変換テーブル３３２２（３３３２）において階調値毎に補正データを記憶させる一方、表示モードでは、画像データで指定された階調値に対応する補正データを変換テーブル３３２２（３３３２）から読み出す構成としたが、次のようにしても良い。
すなわち、調整モードにおいて代表的な階調値に対応する補正データを求めて、この補正データだけを変換テーブル３３２２（３３３２）に記憶させ、表示モードでは、画像データで指定された階調値が、変換テーブル３３２２（３３３２）に記憶したものであれば、それを読み出す一方、変換テーブル３３２２（３３３２）に記憶したものでなければ、記憶した階調値の補正データから補間して求める構成としても良い。
すなわち、補間を実施形態のように調整モードにおいて実行しても良いし、表示モードにおいて実行しても良い。
実施形態のように、補間を調整モードにおいて実行する構成では、表示モードにおいて補間に伴う演算の遅延を考慮しなくても良いが、変換テーブル３３２２（３３３２）に必要な記憶容量が多くなる。反面、補間を表示モードにおいて実行する構成では、変換テーブル３３２２（３３３２）に必要な記憶容量が少なくて済むが、表示モードにおいて補間に伴う演算の遅延を考慮する必要がある。
【００７０】
また、実施形態では、各データ線１１４には、容量が寄生するので、水平有効表示期間においてデータ信号がサンプリングされると、当該データ信号の電圧が、次のサンプリング直前まで残存する。このため、水平帰線期間において、各データ線１１４を所定の電圧にプリチャージして、残存する電圧成分をクリアにして、水平有効表示期間にデータ線１１４にデータ信号をサンプリングする条件を揃えるようにしても良い。
【００７１】
図１５は、正極性書込の前では、電圧ＬＣcomに近い電圧でデータ線をプリチャージする一方、負極性書込の前では、ゼロに近い電圧でデータ線をプリチャージする例を示している。
このようなプリチャージを実行する場合、同図に示されるように、あるブロックが選択されると、当該ブロックにおいてチャネル１に相当するデータ線は、プリチャージ電位から書込電位に変化する。
ここで、当該データ線の右隣に位置するデータ線は、当該データ線と同時に電圧が変化するので当該データ線の電圧変化の影響を受けにくいが、左隣に位置するデータ線は、すでにデータ信号のサンプリングが完了しているので、当該データ線の電圧変化の影響を受けることになる。
したがって、水平走査方向が右方向である場合には、あるブロックにおけるチャネル１のデータ線における電圧変化によって、左隣のデータ線（詳細には、当該ブロックよりも１つ手前で選択されるブロックにおけるチャネル６のデータ線）が電圧変動する。
このため、チャネル６のデータ線については、プッシュダウンのみならず、プリチャージ電圧によっても変動することになる。
【００７２】
また、実施形態では、調整モードの第１ステップでは、共通電極１０８の電圧ＬＣcomを高位側にシフトさせ、第３ステップでは、電圧ＬＣcomを低位側にシフトさせる構成であった。第１ステップにおいて電圧ＬＣcomを高位側にシフトさせる理由は、正極性における実効的な電圧の差が表示の差として現れるようにするためであり、第３ステップにおいて電圧ＬＣcomを低位側にシフトさせる理由は、負極性における実効的な電圧の差が表示の差として現れるようにするためである。
このような正／負極性における実効的な電圧の差が表示の差として現れるようにするためには、電圧ＬＣcomを高位側／低位側にシフトさせる構成のほかにも次のような方法が挙げられる。すなわち、調整モードの第１ステップにおいて、負極性書込のときに画像データＶｄを、最低階調（実効的な電圧が最高となる階調）を指定するデータに置き換える。このように置き換えると、画素電極１１８に印加される電圧波形は、図１６（ａ）に示されるように、電圧ＬＣcomを高位側にシフトさせる場合と同等となるので、正極性における実効的な電圧の差が表示の差として現れる。同様に、調整モードの第３ステップにおいて、正極性書込のときに画像データＶｄを、最低階調を指定するデータに置き換える。このように置き換えると、画素電極１１８に印加される電圧波形は、図１６（ｂ）に示されるように、電圧ＬＣcomを低位側にシフトさせる場合と同等となるので、負極性における実効的な電圧の差が表示の差として現れる。
なお、このように置き換える場合の階調は、最低階調に限られず、その近傍の階調であって、同等の効果を奏する階調であっても良い。具体的には、最低階調の輝度が０％であれば、輝度が１０％以下に相当する階調範囲であれば良い。
【００７３】
また、実施形態では、第１、第２ステップにおいて正極性の補正データを求め、第３、第４ステップにおいて負極性の補正データを求める構成としたが、第１、第２ステップにおいて負極性の補正データを求め、第３、第４ステップにおいて正極性の補正データを求める構成としても良い。
【００７４】
ところで、表示パネル１００については、図２に示されるように、シフトレジスタ１４０の重複部分を有するパルス信号を分岐するとともに、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４で抜き出しサンプリング信号として出力する構成であったが、第１補正処理を考えた場合には、図１７および図１８に示されるように、順次排他的に出力されるパルス信号を、複数系列（図１７、図１８では２系列）で抜き出しサンプリング信号として出力する構成としても良い。この構成でも、第１補正回路３１０については、各系列に対応して補正処理すれば良い。
【００７５】
上述した実施形態では、第１補正回路３１０、第２補正回路３３１、３３６によって画像データを補正しているが、１フレーム分の画像データＶｄをフレームメモリ等に保存して、メモリに保存した信号に一括して補正を行った後、当該フレームメモリから補正された画像データを順次出力する構成としてもよい。その際に補正の演算はＣＰＵを用いて行うのが適している。
さらに、実施形態では、垂直走査方向がＧ１→Ｇ８６４の下方向であり、水平走査方向がＳ１→Ｓ１９２の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合には、走査方向を反転させる必要がある。
【００７６】
また、画像データＶｄの供給方法を変更すれば、必ずしも、走査線の選択順序を１、２、３、…、８６４行目という順番とする必要はなく、例えば１、３、５、…、８６３、２、４、６、……、８６４というように飛び越し走査しても良いし、１、４３３、２、４３４、３、４３５、…、４３２、８６４というように上半分の領域と下半分の領域とを交互に選択して、各領域を上から順番に走査しても良い。すなわち、ある走査線を選択した後は、別の走査線の選択して、ある単位期間（垂直走査期間）において、すべての走査線を結果的に選択されていれば良い。
また、実施形態では、ある１垂直走査期間において正極性書込をし、次の１垂直走査期間において負極性書込をするので、交流駆動の周期は２垂直走査期間となるが、これ以上の周期で交流駆動をしても良いのはもちろんである。
【００７７】
上述した実施形態にあっては、６列のデータ線１１４をブロック化して、画像データＶｄ１ｄ〜Ｖｄ６ｄの６チャネルに変換する相展開駆動方式としたが、チャネル数および同時に印加するデータ線数（すなわち、１ブロックに属するデータ線数）は、「６」に限られるものではない。また、第１補正処理に限れば点順次駆動であっても良い。
【００７８】
一方、上述した実施形態において、データ信号供給回路３００は、ディジタルの画像タＶｄを処理するものとしたが、アナログの画像信号を処理する構成としても良い。さらに、上述した実施形態にあっては、共通電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
【００７９】
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【００８０】
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。図１９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００８１】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における表示パネル１００と同様であり、処理回路（図１９では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ２１００では、表示パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられ、各色の表示パネルにおける表示のムラが、それぞれ目立たなくなるように補正される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００８２】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００８３】
電子機器としては、図１９を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施形態に係る電気光学装置の全体構成を示すブロック図である。
【図２】同電気光学装置における表示パネルの構成を示す図である。
【図３】同表示パネルの画素の構成を示す図である。
【図４】同電気光学装置における第１補正回路の構成を示す図である。
【図５】同電気光学装置における第２補正回路の構成を示す図である。
【図６】同電気光学装置の垂直走査の動作を説明するための図である。
【図７】同電気光学装置の水平走査の動作を説明するための図である。
【図８】同電気光学装置におけるサンプリングを説明するための図である。
【図９】サンプリング信号の相違を説明するための図である。
【図１０】第２補正回路における変換テーブルの内容を示す図である。
【図１１】同電気光学装置の動作を説明するための図である。
【図１２】プッシュダウンを説明するための図である。
【図１３】プッシュダウンの相違によるデータ線の保持電圧の変化を説明するための図である。
【図１４】第１、第３ステップにおける電圧ＬＣcomのシフトを示す図である。
【図１５】プリチャージ電位から書込電位への変動が与える影響を説明するための図である。
【図１６】電圧ＬＣcomのシフトと同等の効果を説明するための図である。
【図１７】本発明の変形例に係る表示パネルの構成を示す図である。
【図１８】変形例に係る水平走査の動作を説明するための図である。
【図１９】同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す図である。
【符号の説明】
【００８５】
１０…電気光学装置、５０…処理回路、５２…制御回路、１００…表示パネル、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆回路、１４０…シフトレジスタ、１５１…サンプリングスイッチ、１７１…画像信号線、３００…データ信号供給回路、３１０…第１補正回路、３３１、３３６…第２補正回路、２１００…プロジェクタ
【図１】
2006189722.tif 000003
【図２】
2006189722.tif 000004
【図３】
2006189722.tif 000005
【図４】
2006189722.tif 000006
【図５】
2006189722.tif 000007
【図６】
2006189722.tif 000008
【図７】
2006189722.tif 000009
【図８】
2006189722.tif 000010
【図９】
2006189722.tif 000011
【図１０】
2006189722.tif 000012
【図１１】
2006189722.tif 000013
【図１２】
2006189722.tif 000014
【図１３】
2006189722.tif 000015
【図１４】
2006189722.tif 000016
【図１５】
2006189722.tif 000017
【図１６】
2006189722.tif 000018
【図１７】
2006189722.tif 000019
【図１８】
2006189722.tif 000020
【図１９】
2006189722.tif 000021