(57)【要約】【課題】  ヒステリシス特性を有する温度感知回路を提供する。【解決手段】  温度信号に応答して可変するリフレッシュ周期を有するＤＲＡＭ、及びＤＲＡＭの温度が第１温度レベル以上である場合、第１の二進値を有する温度信号を生成し、ＤＲＡＭの温度が第２温度レベル以下である場合、第２の二進値を有する温度信号を生成し、第２温度レベルは、第１温度レベルより低い温度感知回路を備える半導体装置である。【選択図】  図５
2006004612.tif 000002
【特許請求の範囲】
【請求項１】
温度信号に対応して可変するリフレッシュ周期を有するＤＲＡＭと、
前記ＤＲＡＭの温度が第１温度レベル以上である場合、第１の二進値を有する前記温度信号を生成し、前記ＤＲＡＭの温度が第２温度レベル以下である場合、第２の二進値を有する前記温度信号を生成する温度感知回路と、を備え、
前記第２温度レベルは、前記第１温度レベルより低いことを特徴とする半導体装置。
【請求項２】
前記温度感知回路は、
前記ＤＲＡＭの温度により、第１傾度を有して変化する第１基準電圧を発生させる第１基準電圧発生部と、
前記ＤＲＡＭの温度により、第２傾度を有して変化する第２基準電圧を発生させる第２基準電圧発生部と、
前記第１基準電圧及び前記第２基準電圧を比較して、前記比較結果により、前記温度感知回路により出力される前記温度信号を生成する比較部と、
前記比較部から出力された前記温度信号により、前記第２基準電圧発生部により生成される前記第２基準電圧を可変するフィードバック部と、を備えることを特徴とする半導体装置。
【請求項３】
前記第１基準電圧の前記第１傾度及び前記第２基準電圧の前記第２傾度は、相異なることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１基準電圧発生部は、非対称のダイオード構造を備えることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第２基準電圧発生部は、複数の抵抗を備え、前記複数の抵抗は、一つ以上の外部制御信号により可変する結合された抵抗を生成し、前記第２基準電圧は、前記抵抗の前記結合抵抗により可変されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１基準電圧及び前記第２基準電圧は、特定温度で同一の電圧を有することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第２基準電圧発生部は、前記複数の抵抗のうち、異なる抵抗とそれぞれ並列に連結された複数個のスイッチを備え、前記外部制御信号のうち関連した制御信号に応答して、前記抵抗のうち対応する抵抗を選択的に短絡させて、前記第２基準電圧発生部の前記抵抗を可変させ、
前記第１基準電圧及び前記第２基準電圧が同一である前記特定温度は、前記外部制御信号により所望の感知温度に設定されることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１基準電圧発生部は、ＰＴＡＴ電圧発生部を備えることを特徴とする請求項４に記載の半導体装置。
【請求項９】
前記第２基準電圧発生部は、前記ＤＲＡＭの感知された温度が上昇するとき、第１感知温度で前記第１基準電圧と同一の値を有する前記第２基準電圧を発生させ、前記ＤＲＡＭの感知された温度が下降するとき、第２感知温度で前記第１基準電圧と同一の値を有する前記第２基準電圧を発生させることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記比較部が前記第１の二進値を有する前記温度信号を出力すれば、前記第２基準電圧発生部の前記抵抗は、前記温度信号の前記第１の二進値に応答して増加し、
前記比較部が前記第２の二進値を有する前記温度信号を出力すれば、前記第２基準電圧発生部の前記抵抗は、前記温度信号の前記第２の二進値に応答して減少することを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記第２基準電圧発生部の前記抵抗が増加すれば、前記感知温度は低下し、前記第２基準電圧発生部の前記抵抗が減少すれば、前記感知温度は上昇することを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第２基準電圧の前記抵抗は、前記外部制御信号のうち選択される信号を可変して、前記スイッチのうち対応するスイッチを選択的にオン／オフさせ、前記抵抗のうち対応する抵抗を短絡させることによって可変されることを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
温度感知回路を備える半導体装置において、前記温度感知回路は、
第１基準電圧を発生させる第１基準電圧発生部と、
第２基準電圧を発生させる第２基準電圧発生部と、を備え、
前記第１基準電圧は、前記第２基準電圧と異なる傾度を有して可変され、前記第２基準電圧は、前記半導体装置の感知温度が上昇する場合には、第１感知温度で前記第１基準電圧と同一の値を有し、また前記第２基準電圧は、前記半導体装置の感知温度が低下する場合には、第２感知温度で前記第１基準電圧と同一の値を有し、前記第１感知温度は、前記第２感知温度と異なる値を有することを特徴とする半導体装置。
【請求項１４】
前記第１感知温度は、前記第２感知温度より高い値であることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１感知温度は、前記第２感知温度より低い値であることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
前記第２基準電圧発生部は、前記第２基準電圧と前記第１基準電圧との差により、前記第２基準電圧を可変させることを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記半導体装置は、前記第１基準電圧及び前記第２基準電圧に応答して、リフレッシュ周期を可変するように構成されたＤＲＡＭをさらに備えることを特徴とする請求項１３に記載の半導体装置。
【請求項１８】
温度感知回路を備える半導体装置において、前記温度感知回路は、
前記半導体装置の温度に対応して、第１傾度を有して可変する第１基準電圧を生成し、前記半導体装置の温度に対応して、前記第１傾度と異なる第２傾度を有して可変する第２基準電圧を生成するように構成される温度対応電圧発生部と、
前記第１基準電圧及び前記第２基準電圧を比較して、前記比較結果により温度信号を生成する比較部と、を備え、
前記温度対応電圧発生部は、前記比較部から出力される前記温度信号に応答して、前記第２基準電圧を可変させるように構成されることを特徴とする半導体装置。
【請求項１９】
前記温度対応電圧発生部は、第１基準電圧を生成する非対称のダイオード構造を備えることを特徴とする請求項１８に記載の半導体装置。
【請求項２０】
前記温度対応電圧発生部は、一つ以上の外部制御信号により可変する結合抵抗を生成するように構成される複数の抵抗を備え、前記第２基準電圧は、前記抵抗の結合抵抗により可変されることを特徴とする請求項１８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に係り、特に可変のメモリリフレッシュ周期を有するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）装置に関する。
【背景技術】
【０００２】
ＤＲＡＭ装置は、一定した周期でメモリセルに保存されたデータをリフレッシュせねばならない。これはＤＲＡＭ装置のメモリセルがキャパシタから構成されているので、時間が経れば漏れ電流によりデータが消滅されるためである。この際、リフレッシュ周期があまり短いと不要な電流の浪費が生じ、リフレッシュ周期があまり長いとデータが消滅される恐れがある。したがって、ＤＲＡＭメモリセルは、リフレッシュする周期を適切に調節する必要がある。また、メモリセルのデータは、半導体メモリ装置の温度により、データの保存時間が異なる。したがって、ＤＲＡＭ装置などの半導体装置は、温度感知回路を装着し、感知された温度により、特定回路、例えばＤＲＡＭの場合は、リフレッシュの周期を調節する回路を制御する。
【０００３】
図１は、ＤＲＡＭ装置の温度変化によるリフレッシュ周期の変化を示す図面である。
図１において、ｘ座標は、半導体装置の温度を表し、ｙ座標は、対数目盛り(log scale)で表示されたリフレッシュ周期を表す。ＤＲＡＭ装置の温度が５℃程度であれば、リフレッシュ周期が１ｓ程度となるが、ＤＲＡＭ装置の温度が８５℃程度となれば、リフレッシュ周期が１００ｍｓ程度に落ちる。したがって、半導体装置の温度を感知して、低温度では、リフレッシュ周期を長く設定し、高温度では、リフレッシュ周期を短く設定せねばならない。図１に示した例では、４５℃を基準として、図１のグラフにおいて４５℃以下では、周期が長く設定され、４５℃以上では、周期が短く設定されている。
【０００４】
このように、半導体集積回路に温度感知回路を使用する主目的は、温度感知回路の出力を利用して、半導体集積回路の制御手段の動作を制御することによって、システムの電流消耗を低減するところにある。しかし、温度感知回路の感知結果により、頻繁な制御回路の変動が生じて不要な誤動作を起し、消費電流が増加することがある。
【０００５】
図２は、従来の温度感知回路の感知温度特性を示す図面である。
図２に示すように、半導体メモリ装置が所定の温度以上となるとき、温度感知回路がロジックハイレベルの信号を出力し、半導体メモリ装置が所定の温度以下となるとき、温度感知回路がロジックローレベルの信号を出力する。
例えば、図２に示すように、５０℃を感知できる温度感知回路が１ｍｓごとに一回ずつ動作すると仮定すれば、この温度感知回路を内蔵した半導体チップが５０℃付近で動作する場合、温度感知回路の出力が１ｍｓごとに一回ずつ５０℃以上／以下の逆になる結果データを出力することもある。この場合、温度感知回路の出力を利用してリフレッシュ周期などを調節する制御回路などで、これによる誤動作が発生する恐れがある。
【０００６】
また、１ｍｓごとに逆になる結果を出力することによって、頻繁な制御回路の動作変更により、半導体装置の動作速度が低下するという問題が発生する。例えば、ＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）のように、ＤＲＡＭとコントローラとが一つのパッケージに内蔵され、ＤＲＡＭの温度感知回路の出力をコントローラが受けて、オートリフレッシュ等に利用する場合、ＤＲＡＭからの頻繁な温度変化により、前記コントローラが温度感知回路の出力を１ｍｓごとに受け続けるようになり、コントローラが中断される場合が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、温度感知回路が特定温度付近で動作するとき、頻繁な出力信号の変動を防止し、制御回路の誤動作を防止できる半導体装置の温度感知回路を提供するところにある。
本発明が解決しようとする他の課題は、ＤＲＡＭ装置で適切なリフレッシュ周期を提供でき、かつコントローラに生じる不要な中断を防止することによって、メモリ装置の動作速度を向上させるＤＲＡＭの温度感知回路を提供するところにある。
【課題を解決するための手段】
【０００８】
本発明の一実施形態において、半導体装置は、ＤＲＡＭ及び温度感知回路を備える。ＤＲＡＭは、温度信号に対応して可変するリフレッシュ周期を有する。温度感知回路は、前記ＤＲＡＭの温度が第１温度レベル以上である場合、第１の二進値を有する前記温度信号を生成し、前記ＤＲＡＭの温度が第２温度レベル以下である場合、第２の二進値を有する前記温度信号を生成する。前記第２温度レベルは、前記第１温度レベルより低い。
【０００９】
本発明の他の実施形態において、前記温度感知回路は、前記ＤＲＡＭの温度により、第１傾度を有して変化する第１基準電圧を発生させる第１基準電圧発生部、前記ＤＲＡＭの温度により、第２傾度を有して変化する第２基準電圧を発生させる第２基準電圧発生部、前記第１基準電圧及び前記第２基準電圧を比較して、前記比較結果により、前記温度感知回路により出力される前記温度信号を生成する比較部、及び前記比較部から出力された前記温度信号により、前記第２基準電圧発生部により生成される前記第２基準電圧を可変するフィードバック部を備える。前記第１基準電圧の前記第１傾度及び前記第２基準電圧の前記第２傾度は、相異なる。
【００１０】
本発明のさらに他の実施形態において、前記第１基準電圧発生部は、非対称のダイオード構造を備える。前記第２基準電圧発生部は、複数の抵抗を備え、前記複数の抵抗は、一つ以上の外部制御信号により可変する結合された抵抗を生成し、前記第２基準電圧は、前記抵抗の前記結合抵抗により可変される。
【００１１】
本発明のさらに他の実施形態において、前記第１基準電圧及び前記第２基準電圧は、特定温度で同一の電圧を有する。前記第２基準電圧発生部は、前記複数の抵抗のうち、異なる抵抗とそれぞれ並列に連結された複数個のスイッチを備え、前記外部制御信号のうち関連した制御信号に応答して、前記抵抗のうち対応する抵抗を選択的に短絡させて、前記第２基準電圧発生部の前記抵抗を可変させ、前記第１基準電圧及び前記第２基準電圧が同一である前記特定温度は、前記外部制御信号により所望の感知温度に設定される。
【００１２】
本発明のさらに他の実施形態において、前記第１基準電圧発生部は、ＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ）電圧発生部を備える。前記第２基準電圧発生部は、前記ＤＲＡＭの感知された温度が上昇するとき、第１感知温度で前記第１基準電圧と同一の値を有する前記第２基準電圧を発生させ、前記ＤＲＡＭの感知された温度が下降するとき、第２感知温度で前記第１基準電圧と同一の値を有する前記第２基準電圧を発生させる。
【００１３】
本発明のさらに他の実施形態において、前記比較部が前記第１の二進値を有する前記温度信号を出力すれば、前記第２基準電圧発生部の前記抵抗は、前記温度信号の前記第１の二進値に応答して増加し、前記比較部が前記第２の二進値を有する前記温度信号を出力すれば、前記第２基準電圧発生部の前記抵抗は、前記温度信号の前記第２の二進値に応答して減少する。前記第２基準電圧発生部の前記抵抗が増加すれば、前記感知温度は下降し、前記第２基準電圧発生部の前記抵抗が減少すれば、前記感知温度は上昇する。前記第２基準電圧の前記抵抗は、前記外部制御信号のうち選択される信号を可変して、前記スイッチのうち対応するスイッチを選択的にオン／オフさせ、前記抵抗のうち対応する抵抗を短絡させることによって可変される。
【発明の効果】
【００１４】
本発明による半導体メモリ装置の温度感知回路によれば、半導体装置の温度が上昇するとき及び下降するとき、相異なる感知温度特性を有する温度感知回路を提供して、半導体装置の制御手段の誤動作を防止して信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付された図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
本発明による幾つかの実施形態による半導体装置は、ＤＲＡＭ及び温度感知回路を備える。
図３は、本発明による温度感知回路の感知温度特性を示す図面である。
図３に示すように、本発明による温度感知回路は、半導体装置の温度が上昇するときの感知温度と、半導体装置の温度が下降するときの感知温度とが異なって設定されている。すなわち、半導体装置の温度が上昇するときは、５０℃以上となる場合に温度感知回路がロジックハイの信号を出力し、半導体装置の温度が下降するときは、４５℃以下となる場合に温度感知回路がロジックローの信号を出力する。
【００１６】
したがって、半導体装置が５０℃近辺で動作する場合にも、温度感知回路が一旦ロジックハイレベルの信号を出力すれば、半導体装置の温度が４５℃以下に下降するまで、出力信号の変化がない。
また、半導体メモリ装置が４５℃近辺で動作する場合にも、温度感知回路が一旦ロジックローレベルの信号を出力すれば、半導体装置の温度が５０℃以上に上昇するまで、出力信号の変化がない。
したがって、頻繁な温度感知回路の出力信号変化を防止でき、消費電流の浪費を防止できる。一方、温度の変化により、半導体装置を制御する制御部にかかる中断が減少し、これによる速度の低下を防止できる。また、頻繁な出力信号の変化による制御回路の誤動作を防止できる。
【００１７】
図３では、半導体装置の温度が上昇するときの感知温度（５０℃）が、半導体装置の温度が下降するときの感知温度（４５℃）より高い場合を、例として図示した。しかし、半導体装置の温度が上昇するときの感知温度が、半導体装置の温度が下降するときの感知温度より低く設定しても、同一の効果を得ることができる。
図３のように、ヒステリシス特性を有する温度感知回路は、温度感知回路の出力信号をラッチして、温度感知回路にフィードバックすることによってなされうる。
【００１８】
図４は、本発明による感知温度特性を得るための温度感知回路のブロック図である。
図４に示すように、温度感知回路４０が半導体装置の温度を感知して所定の出力信号４１を出力すれば、このロジックハイまたはロジックロー形態の出力信号４１は、フィードバック経路４３を通じて、温度感知回路４０の内部の基準電圧発生部４２に入力される。この際、出力信号４１は、基準電圧発生部４２の内部でトランジスタのゲートを制御し、前記トランジスタのオン／オフ動作により、感知温度のヒステリシス特性を具現できる。
【００１９】
すなわち、フィードバック経路４３を通じて入力された出力信号４１は、温度感知回路４０の内部で温度に対応する基準電圧を発生させる基準電圧発生部４２の特定素子をオン／オフさせる。そして、前記特定素子のオン／オフの如何により、基準電圧発生部４２から出力される基準電圧の出力レベルが変化する。出力信号４１がロジックハイであるとき及びロジックローであるときにより、前記特定素子のオン／オフの如何が変わり、これにより、基準電圧のレベルが変わるため、前記温度感知回路は、半導体装置の温度が上昇するときの感知温度と、半導体装置の温度が下降するときの感知温度とを異なって設定できる。したがって、温度感知回路は、ヒステリシス特性を有するように具現できる。
【００２０】
図５は、本発明による温度感知回路の一例を示す回路図である。
図５に示すように、温度感知回路５００は、第１基準電圧発生部５０１、第２基準電圧発生部５０３、比較部５０５及びフィードバック部５０７を備える。
第１基準電圧発生部５０１は、半導体装置の温度に対応して、所定の第１傾度を有する第１基準電圧（Ｏｒｅｆ） ５１１を発生させる。ここで、傾度は、温度の変化に対する出力される基準電圧のレベルの比率を意味する。第２基準電圧発生部５０３は、半導体装置の温度に対応して、前記第１傾度と異なる所定の第２傾度を有する第２基準電圧（ＯＴａ） ５１３を発生させる。
【００２１】
比較部５０５は、前記第１基準電圧発生部５０１から出力された第１基準電圧５１１と、前記第２基準電圧発生部５０３から出力された第２基準電圧５１３とが入力され、前記二つの基準電圧の大きさを比較して、これに対応する出力信号（ＯＵＴ） ５１５を出力する。例えば、第２基準電圧が第１基準電圧のレベルより高ければ、ロジックハイの信号を出力し、第２基準電圧が第１基準電圧のレベルより低ければ、ロジックローの信号を出力できる。
【００２２】
フィードバック部５０７は、比較部５０５から出力される出力信号５１５を、第２基準電圧発生部５０３のヒステリシス抵抗５１７のＮＭＯＳトランジスタ５１９に入力する。したがって、前記出力信号５１５の状態により、前記ＮＭＯＳトランジスタ５１９をオン・オフさせることができ、これにより、第２基準電圧発生部５０３の抵抗値が変化可能である。すなわち、第２基準電圧発生部５０３の内部のブランチ抵抗が大きくなれば、第２基準電圧が増加して感知温度が下降し、逆に抵抗が小さくなれば、第２基準電圧が減少して感知温度が上昇する。
【００２３】
図５を参照して第１基準電圧発生部５０１の具体的な回路構成を述べれば、第１基準電圧発生部５０１は、二つのＰＭＯＳトランジスタＰ１、Ｐ２、二つのＮＭＯＳトランジスタＮ１、Ｎ２、抵抗Ｒ、及びサイズが異なる二つのダイオードＤ１、Ｄ２を備える。ＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１は、ＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２に対して電流ミラーを形成する。そして、前記ＰＭＯＳトランジスタＰ２のソースから第１基準電圧５１１が出力される。ＮＭＯＳトランジスタＮ１のソースには、ダイオードＤ２が連結される。ＮＭＯＳトランジスタＮ２のソースには、抵抗Ｒ及びダイオードＤ１が直列に連結される。ダイオードＤ１及びダイオードＤ２のサイズは、Ｍ：１の比率を有する。ＮＭＯＳトランジスタＮ２に流れる電流Ｉｒは、半導体装置の温度Ｔ、抵抗Ｒのサイズ、及び二つのダイオードＤ１、Ｄ２の比率Ｍに比例する。また、ＰＭＯＳトランジスタＰ２のソースから出力される第１基準電圧５１１も、温度に比例して出力される。
【００２４】
第２基準電圧発生部５０３の具体的な回路構成を見れば、第２基準電圧発生部は、ＰＭＯＳトランジスタＰ３、ＮＭＯＳトランジスタＮ３、直列に連結された複数の抵抗素子ＲＡ０、ＨＲ、３２ＲＡ、１６ＲＡ、８ＲＡ、４ＲＡ、２ＲＡ、ＲＡ、及び前記抵抗素子に並列に連結された複数のＮＭＯＳトランジスタを備える。
ＰＭＯＳトランジスタＰ３及びＮＭＯＳトランジスタＮ３は、第１基準電圧発生部５０１のＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１に対して電流ミラーを形成する。ＰＭＯＳトランジスタＰ３のソースから第２基準電圧５１３が出力される。
ＮＭＯＳトランジスタＮ３のソースは、複数の抵抗素子が連結される。前記複数の抵抗素子は、半導体装置の温度に比例して出力される第２基準電圧のレベルを調節する。すなわち、前記抵抗値が大きければ、第２基準電圧も増加し、抵抗値が小さければ、第２基準電圧も減少する。また、ヒステリシス抵抗ＨＲ ５１７は、比較部５０５から出力される信号に応答して抵抗値がオン／オフになる。
【００２５】
第２基準電圧発生部５０３の内部の複数のＮＭＯＳトランジスタは、それぞれ外部で設定された制御信号Ａ０ないしＡ５に応答して、直列に連結された抵抗の全体抵抗値を制御する。温度感知回路５００が所望の温度（例えば、５０℃）を感知するように設計されたとしても、実際工程により、温度感知回路５００の感知温度は、５０℃と正確に設定されることが不能である。したがって、外部で第２基準電圧発生部５０３の抵抗値を調節して、感知温度を正確に５０℃と調節する必要がある。このような目的として、それぞれサイズが異なる抵抗素子のそれぞれに並列に連結されたスイッチを適切にオン／オフして、第２基準電圧５１３のレベルを調節できる。したがって、第２基準電圧のレベル調節を通じて、感知温度を正確に所望の温度に設定できる。
【００２６】
一方、ヒステリシス抵抗ＨＲ ５１７に連結されたＮＭＯＳトランジスタ５１９は、外部で設定される信号ではない比較部５０５の出力信号５１５により制御される。すなわち、ＮＭＯＳトランジスタ５１９は、フィードバック信号５２１がロジックハイであれば、ターンオンされて全体抵抗値を減少させ、フィードバック信号５２１がロジックローであれば、ターンオフされて全体抵抗値を増加させる。
【００２７】
比較部５０５の具体的な回路構成を見れば、比較部５０５は、増幅器ＡＭＰ、二つのスイッチＳＷ１、ＳＷ２及び二つのラッチ回路ＬＴ１、ＬＴ２を備える。増幅器ＡＭＰは、第１基準電圧発生部５０１から出力される第１基準電圧５１１と、第２基準電圧発生部５０３から出力される第２基準電圧５１３とが入力され、前記二つの基準電圧の相対的なサイズにより、ロジックハイまたはロジックローの信号電圧を出力する。スイッチＳＷ１及びラッチＬＴ１は、温度を感知する時間の間のデータを一時保存するためのものであり、スイッチＳＷ２及びラッチＬＴ２は、温度を十分に感知する時間が過ぎれば、比較部５０５の出力信号を外部に出力するための回路である。すなわち、温度感知回路のイネーブル信号ＥＮがロジックハイに遷移すれば、スイッチＳＷ１はターンオンされ、ラッチＬＴ１は、感知された温度に対応する出力信号をラッチする。そして、イネーブル信号ＥＮがロジックローに遷移すれば、スイッチＳＷ２がターンオンされ、比較部５０５は、出力信号５１５を外部に出力する。
【００２８】
一方、スイッチＳＷ２の出力信号(フィードバック信号)５２１は、第２基準電圧発生部５０３のＮＭＯＳトランジスタ５１９のゲートに連結される。前記スイッチの出力信号(フィードバック信号)５２１は、比較部の出力信号５１５の反転信号となる。この際、ＮＭＯＳトランジスタ５１９のゲートに入力される信号が比較部５０５の出力信号５１５の反転信号であれば、半導体装置の温度が上昇するときの感知温度が、下降するときの感知温度より高く設定される。一方、比較部５０５の出力信号５１５が直ちにＮＭＯＳトランジスタ５１９のゲートに入力されれば、半導体装置の温度が上昇するときの感知温度が、下降するときの感知温度より低く設定されうる。また、このような設定は、第２基準電圧発生部５０３のヒステリシス抵抗５１７をスイッチングする素子を、ＮＭＯＳトランジスタではないＰＭＯＳトランジスタに設定することによって、同一に達成されうる。
【００２９】
図６は、図５に示した温度感知回路を利用して生成される基準電圧を示すグラフである。
図５及び図６を参照して、本発明による温度感知回路の動作を述べる。第１基準電圧発生部５０１から出力される第１基準電圧５１１と、第２基準電圧発生部５０３から出力される第２基準電圧５１３とは、温度によって電圧の増加率が相異なるので、特定温度でレベルのサイズが交差するようになり、その地点の温度が感知温度となる。この際、半導体装置の製造工程上、感知温度は、所望の温度に正確に設定され難い。したがって、複数の抵抗素子を適切な値にオン／オフさせることによって、第１基準電圧または第２基準電圧のレベルをシフトさせて、所望の感知温度を正確に設定できる。
【００３０】
まず、半導体装置の温度が４５℃以下である状態で、温度が上昇する場合を述べる。この場合、第１基準電圧５１１が第２基準電圧５１３より高いため、温度感知回路５００内の比較部５０５は、ロジックローレベル（‘０’）の信号５１５を出力できる。第２基準電圧発生部５０３のＮＭＯＳトランジスタ５１９に入力されるフィードバック信号５２１は、出力信号５１５の反転信号であって、ロジックハイのレベルを有する。したがって、ＮＭＯＳトランジスタ５１９は、ターンオンされ、第２基準電圧発生部５０３の全体抵抗値は小さくなり、これにより、第２基準電圧５１３のレベルは低くなる。したがって、図６に示すように、感知温度が５０℃に設定される。したがって、半導体装置の温度が５０℃以上となるまで、比較部５０５は、半導体装置の温度感知時、ロジックローレベルの信号のみを出力する。
したがって、半導体装置が５０℃近辺で動作する場合にも、一回出力信号５１５がロジックハイに遷移されれば、感知温度が４５℃に設定されるため、温度感知回路５００が温度感知度に異なる出力信号を発生させるという問題を防止できる。
【００３１】
そして、半導体装置の温度が５０℃以上となれば、第２基準電圧５１３が第１基準電圧５１１より高くなるため、比較部５０５は、ロジックハイレベル（‘１’）の信号５１５を出力できる。第２基準電圧発生部５０３のＮＭＯＳトランジスタ５１９に入力されるフィードバック信号５２１は、出力信号５１５の反転信号であって、ロジックローのレベル（‘０’）を有する。したがって、ＮＭＯＳトランジスタ５１９は、ターンオフされ、第２基準電圧発生部５０３の全体抵抗値は大きくなり、これにより、第２基準電圧５１３のレベルは高くなる。したがって、図６に示すように、感知温度が４５℃に設定される。したがって、半導体装置の温度が４５℃以下となるまで、比較部５０５は、半導体装置の温度感知時、ロジックハイレベルの信号のみを出力する。
また、半導体装置が４５℃近辺で動作する場合にも、一回出力信号５１５がロジックローに遷移されれば、感知温度が５０℃に設定されるため、温度感知回路５００が温度感知時ごとに異なる出力信号を発生させるという問題を防止できる。
【００３２】
一方、図５に示した温度感知回路５００でヒステリシス抵抗５１７のサイズを調節すれば、適当な温度間隔のヒステリシス特性を有する温度感知回路を設定できる。
したがって、本発明による温度感知回路を利用すれば、半導体装置内の制御回路などで頻繁な検出信号の変動による誤動作を防止できる。特に、ＤＲＡＭ装置では、温度の変化により適切なリフレッシュ周期を設定する必要があるが、温度を検出する時ごとに異なる検出信号を送信するという問題を解決して、動作の信頼性を向上させることができる。
また、頻繁な検出温度の変動による制御回路部の中断問題を解決して、ＤＲＡＭ装置などの半導体装置における動作速度を向上させることができる。
【００３３】
本発明は、図面に示した一実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００３４】
本発明は、可変のメモリリフレッシュ周期を有するＤＲＡＭ装置に関連した技術分野に適用可能である。
【図面の簡単な説明】
【００３５】
【図１】ＤＲＡＭ装置の温度変化によるリフレッシュ周期の変化を示す図面である。
【図２】従来の温度感知回路の感知温度特性を示すグラフである。
【図３】本発明による温度感知回路の感知温度特性を示すグラフである。
【図４】本発明による感知温度特性を得るための温度感知回路のブロック図である。
【図５】本発明による温度感知回路の一例を示す回路図である。
【図６】図５に示した温度感知回路を利用して生成される基準電圧を示すグラフである。
【符号の説明】
【００３６】
５００    温度感知回路
５０１    第１基準電圧発生部
５０３    第２基準電圧発生部
５０５    比較部
５０７    フィードバック部
５１１    第１基準電圧
５１３    第２基準電圧
５１５    出力信号
５１７    ヒステリシス抵抗
５１９    ＮＭＯＳトランジスタ
５２１    フィードバック信号
【図１】
2006004612.tif 000003
【図２】
2006004612.tif 000004
【図３】
2006004612.tif 000005
【図４】
2006004612.tif 000006
【図５】
2006004612.tif 000007
【図６】
2006004612.tif 000008