(57)【要約】【課題】  消費電力を低減することができるクロック発生回路及びこれを有する表示装置を提供する。【解決手段】  クロック発生回路は、第１電圧発生部、第２電圧発生部、及び中間電圧発生部を含む。第１電圧発生部は、ハイ区間の間に第１電圧を出力し、第２電圧発生部は、ロー区間の間に第１電圧より低い第２電圧を出力する。中間電圧発生部は、ハイ区間からロー区間に遷移する第１遷移区間と、ロー区間からハイ区間に遷移する第２遷移区間の間、第１電圧と第２電圧との間の電圧レベルを有する１つ以上の中間電圧を出力する。従って、クロック発生回路を有する表示装置の消費電力を低減することができる。【選択図】    図１
2006166395.tif 000002
【特許請求の範囲】
【請求項１】
ハイ区間の間に第１電圧を出力する第１電圧発生部と、
ロー区間の間に前記第１電圧より低い第２電圧を出力する第２電圧発生部と、
前記ハイ区間からロー区間に遷移する第１遷移区間と、ロー区間からハイ区間に遷移する第２遷移区間の間に、前記第１電圧と前記第２電圧との間の電圧レベルを有する１つ以上の中間電圧を出力する中間電圧発生部と、
を含むことを特徴とするクロック発生回路。
【請求項２】
前記中間電圧発生部は、
前記第２電圧より高く、前記第１電圧より低い電圧レベルを有する第１中間電圧を出力する第１中間電圧発生部と、
前記第１中間電圧より高く、前記第１電圧より低い電圧レベルを有する第２中間電圧を出力する第２中間電圧発生部と、
を含むことを特徴とする請求項１記載のクロック発生回路。
【請求項３】
前記第１遷移区間は、前記第２電圧から前記第１中間電圧に遷移する第１サブ遷移区間、前記第１中間電圧から前記第２中間電圧に遷移する第２サブ遷移区間、及び前記第２中間電圧から前記第１電圧に遷移する第３サブ遷移区間に区分され、
前記第２遷移区間は、前記第１電圧から前記第２中間電圧に遷移する第４サブ遷移区間、前記第２中間電圧から前記第１中間電圧に遷移する第５サブ遷移区間、及び前記第１中間電圧から前記第２電圧に遷移する第６サブ遷移区間に区分されることを特徴とする請求項２記載のクロック発生回路。
【請求項４】
前記第１〜第３サブ遷移区間のそれぞれは、前記第１遷移区間の１／３区間であり、
前記第４〜第６サブ遷移区間のそれぞれは、前記第２遷移区間の１／３区間であることを特徴とする請求項３記載のクロック発生回路。
【請求項５】
前記第１電圧は１５Ｖ〜２５Ｖであり、前記第２電圧は−５Ｖ〜−１５Ｖであり、前記第１中間電圧は０Ｖであり、前記第２中間電圧は５Ｖ〜１０Ｖであることを特徴とする請求項２記載のクロック発生回路。
【請求項６】
前記第１電圧発生部は、前記ハイ区間の間、第１スイッチング信号に応答して前記第１電圧を出力する第１スイッチング素子を含み、
前記第２電圧発生部は、前記ロー区間の間、第２スイッチング信号に応答して前記第２電圧を出力する第２スイッチング素子を含むことを特徴とする請求項１記載のクロック発生回路。
【請求項７】
前記第１電圧発生部は、前記第１スイッチング素子と接地電圧端子に電気的に連結され、前記第１電圧で充電される第１キャパシタを更に含み、
前記第２電圧発生部は、前記第２スイッチング素子と接地電圧端子に電気的に連結され、前記第２電圧で充電される第２キャパシタを更に含むことを特徴とする請求項６記載のクロック発生回路。
【請求項８】
前記中間電圧発生部は、
前記第１及び第２遷移区間の間、第３スイッチング信号に応答して、前記第２電圧より高く、前記第１電圧より低い電圧レベルを有する第１中間電圧を出力する第１中間電圧発生部と、
前記第１及び第２遷移区間の間、第４スイッチング信号に応答して、前記第１中間電圧より高く、前記第１電圧より低い電圧レベルを有する第２中間電圧を出力する第２中間電圧発生部と、
を含むことを特徴とする請求項６記載のクロック発生回路。
【請求項９】
前記第１遷移区間は、前記第２電圧から前記第１中間電圧に遷移する第１サブ遷移区間、前記第１中間電圧から前記第２中間電圧に遷移する第２サブ遷移区間、及び前記第２中間電圧から前記第１電圧に遷移する第３サブ遷移区間に区分され、
前記第２遷移区間は、前記第１電圧から前記第２中間電圧に遷移する第４サブ遷移区間、前記第２中間電圧から前記第１中間電圧に遷移する第５サブ遷移区間、及び前記第１中間電圧から前記第２電圧に遷移する第６サブ遷移区間に区分されることを特徴とする請求項８記載のクロック発生回路。
【請求項１０】
前記第１スイッチング信号は、前記第３サブ遷移区間と前記ハイ区間との間でハイ状態を維持し、前記第１及び第２サブ遷移区間、前記第４乃至第６サブ遷移区間及び前記ロー区間、の間でロー状態を維持し、
前記第２スイッチング信号は、前記第６サブ遷移区間と前記ロー区間との間でハイ状態を維持し、前記第１〜第３サブ遷移区間、前記ハイ区間、前記第４及び第５サブ遷移区間の間でロー状態を維持することを特徴とする請求項９記載のクロック発生回路。
【請求項１１】
前記第３スイッチング信号は、前記第１及び第５サブ遷移区間の間でハイ状態を維持し、前記第２及び第３遷移区間、前記ハイ区間、前記第４サブ遷移区間、前記第６サブ遷移区間、前記ロー区間の間でロー状態を維持し、
前記第４スイッチング信号は、前記第２及び第４サブ遷移区間の間でハイ状態を維持し、前記第１サブ遷移区間、前記第３サブ遷移区間、前記ハイ区間、前記第５サブ遷移区間、前記第６サブ遷移区間、前記ロー区間の間でロー状態を維持することを特徴とする請求項９記載のクロック発生回路。
【請求項１２】
前記第１中間電圧発生部は、前記第３スイッチング素子と接地電圧端子に電気的に接続され、前記第１中間電圧によって充電される第３キャパシタを更に含み、
前記第２中間電圧発生部は、前記第４スイッチング素子と前記接地電圧端子に電気的に接続され、前記第２中間電圧によって充電される第４キャパシタを更に含むことを特徴とする請求項８記載のクロック発生回路。
【請求項１３】
画素がマトリックス形態で配列されたアレイ基板及び前記アレイ基板に対応する対向基板で構成され、前記画素に提供されるゲート信号とデータ信号に応答して画像を表示する表示パネルと、
階段形状を有する第１クロックを発生する第１クロック発生回路と、
階段形状を有し前記第１クロックと異なる位相を有する第２クロックを発生する第２クロック発生回路と、
前記第１及び第２クロックに応答して、前記画素に前記ゲート信号を出力するゲート駆動回路と、
前記画素に前記データ信号を出力するデータ駆動回路と、
を含むことを特徴とする表示装置。
【請求項１４】
前記第１及び第２クロック発生回路のそれぞれは、
ハイ区間の間、第１電圧を出力する第１電圧発生部と、
ロー区間の間、前記第１電圧より低い第２電圧を出力する第２電圧発生部と、
前記ハイ区間からロー区間に遷移する第１遷移区間と、ロー区間からハイ区間に遷移する第２遷移区間の間に前記第１電圧と前記第２電圧との間の電圧レベルを有する１つ以上の中間電圧を出力する中間電圧発生部と、
を含むことを特徴とする請求項１３記載の表示装置。
【請求項１５】
前記第１及び第２電圧は、前記ゲート駆動回路に提供され前記ゲート駆動回路を駆動することを特徴とする請求項１４記載の表示装置。
【請求項１６】
前記中間電圧発生部は、
前記第１及び第２遷移区間の間、前記第２電圧より高く、前記第１電圧より低い電圧レベルを有する第１中間電圧を出力する第１中間電圧発生部と、
前記第１及び第２遷移区間の間、前記第１中間電圧より高く、前記第１電圧より低い電圧レベルを有する第２中間電圧を出力する第２中間電圧発生部と、
を含むことを特徴とする請求項１４記載の表示装置。
【請求項１７】
前記第２中間電圧は、前記データ駆動回路に提供され前記データ駆動回路を駆動することを特徴とする請求項１６記載の表示装置。
【請求項１８】
前記第１中間電圧は、接地電圧であることを特徴とする請求項１６記載の表示装置。
【請求項１９】
前記第１及び第２クロックは、互いに反転した位相を有することを特徴とする請求項１３記載の表示装置。
【請求項２０】
前記ゲート駆動回路は、前記画素と共に前記アレイ基板に形成されることを特徴とする請求項１３記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はクロック発生回路及びこれを有する表示装置に関し、より詳細には、消費電力を低減することができるクロック発生回路及びこれを有する表示装置に関する。
【背景技術】
【０００２】
一般に、表示装置の１つである液晶表示装置は、液晶表示パネル、ゲート駆動回路、及びデータ駆動回路を含む。液晶表示パネルには、多数の画素がマトリックス形態で形成される。多数の画素には、多数のゲートラインとデータラインが含まれる。ゲート駆動回路は、多数のゲートラインにゲート信号を順次に出力し、データ駆動回路は、多数のデータラインにデータ信号を出力する。従って、液晶表示パネルは、ゲート信号とデータ信号に応答して画像を表示する。
【０００３】
ゲート駆動回路は、外部から提供される開始信号、オン電圧、オフ電圧、及びクロックに応答して、ゲート信号を出力する。従って、液晶表示装置は、ゲート駆動回路に提供するクロックを発生させるためのクロック発生回路を更に含む。ここで、クロック発生回路は、ロー区間の間にロー電圧を出力し、ハイ区間の間にハイ電圧を出力する。従って、クロック発生回路から出力されたクロックは、ハイ又はロー電圧レベルのみを有する。
【０００４】
従って、従来のクロック発生回路の全体消費電力（Ｐｃ）は、数式１のように定義される。
【０００５】
【数１】
2006166395.tif 000003
ここで、「ΔＶ」は、ハイ電圧とロー電圧との間の電圧差として定義される。
【０００６】
数式１に示すように、クロック発生回路の全体消費電力（Ｐｃ）は、ハイ電圧とロー電圧との電圧差に比例する。クロック発生回路で消費される電力（Ｐｃ）を減少させるために、電圧差を減少すると、クロックの振幅が変化する。従って、クロックの振幅を変化させず、クロック発生回路で消費される電力（Ｐｃ）を減少する方法が要求される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明の目的は、消費電力を低減するためのクロック発生回路を提供することにある。
又、本発明の他の目的は、前述したクロック発生回路を有する表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の１特徴によるクロック発生回路は、第１電圧発生部、第２電圧発生部、及び中間電圧発生部を含む。
前記第１電圧発生部は、ハイ区間の間に第１電圧を出力し、前記第２電圧発生部は、ロー区間の間に前記第１電圧より低い第２電圧を出力する。
【０００９】
前記中間電圧発生部は、前記ハイ区間からロー区間に遷移する第１遷移区間と、ロー区間からハイ区間に遷移する第２遷移区間の間に、前記第１電圧と前記第２電圧との間の電圧レベルを有する１つ以上の中間電圧を出力する。
【００１０】
本発明の他の特徴による表示装置は、表示パネル、第１クロック発生回路、第２クロック発生回路、ゲート駆動回路、及びデータ駆動回路を含む。
前記表示パネルは、画素がマトリックス形態で配列されたアレイ基板、及び前記アレイ基板と向かい合う対向基板で構成される。前記表示パネルは、前記画素に提供されるゲート信号とデータ信号に応答して画像を表示する。
【００１１】
前記第１クロック発生回路は階段形状を有する第１クロックを発生し、前記第２クロック発生回路は階段形状を有して前記第１クロックと異なる位相を有する第２クロックを発生する。
【００１２】
前記ゲート駆動回路は、前記第１及び第２クロックに応答して、前記画素に前記ゲート信号を出力し、前記データ駆動回路は、前記画素に前記データ信号を出力する。
このようなクロック発生回路及びこれを有する表示装置によると、クロック発生回路から出力されるクロックの電圧レベルが段階的に変化することで、前記クロック発生回路で前記クロックを生成するのに消費される電力を減少することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明の好ましい実施例をより詳細に説明する。
図１は、本発明の１実施例によるクロック発生回路を示すブロック図であり、図２は、図１に図示されたクロック発生回路の出力波形図である。
【００１４】
図１及び図２に示すように、本発明の１実施例によるクロック発生回路１００は、第１及び第２電圧発生部１１０、１２０、第１及び第２中間電圧発生部１３０、１４０で構成され、所定の周期を有するクロックＣＫを出力する。クロックＣＫは、ハイ区間ＨＴ及びロー区間ＬＴを含む。クロックＣＫは、ロー区間ＬＴからハイ区間ＨＴに遷移する第１遷移区間ＴＴ１、及びハイ区間ＨＴからロー区間ＬＴに遷移する第２遷移区間ＴＴ２を更に含む。
【００１５】
第１遷移区間ＴＴ１は、第１サブ遷移区間ＳＴ１、第２サブ遷移区間ＳＴ２、及び第３サブ遷移区間ＳＴ３を含み、第２遷移区間ＴＴ２は、第４サブ遷移区間ＳＴ４、第５サブ遷移区間ＳＴ５、及び第６サブ遷移区間ＳＴ６を含む。
【００１６】
本発明の一例として、第１及び第２遷移区間ＴＴ１、ＴＴ２は２〜３μｓであり、ハイ区間ＨＴとロー区間ＬＴは３０μｓである。又、第１〜第３サブ遷移区間ＳＴ１、ＳＴ２、ＳＴ３は、第１遷移区間ＴＴ１の１／３区間であり、第４〜第６サブ遷移区間ＳＴ４、ＳＴ５、ＳＴ６のそれぞれは、第２遷移区間ＴＴ２の１／３区間である。
【００１７】
第１電圧発生部１１０は、ハイ区間ＨＴの間に第１電圧ＶＯＮを出力し、第２電圧発生部１２０は、ロー区間ＬＴの間に第１電圧ＶＯＮより低い電圧レベルを有する第２電圧ＶＯＦＦを出力する。
【００１８】
第１中間電圧発生部１３０は、第１及び第５サブ遷移区間ＳＴ１、ＳＴ５の間、第２電圧ＶＯＦＦより高く、第１電圧ＶＯＮより低い電圧レベルを有する第１中間電圧ＶＧＮＤを出力する。第２中間電圧発生部１４０は、第２及び第４サブ遷移区間ＳＴ２、ＳＴ４の間、第１中間電圧ＶＧＮＤより高く、第１電圧ＶＯＮより低い電圧レベルを有する第２中間電圧ＡＶＤＤを出力する。
【００１９】
従って、クロックＣＫは、第１サブ遷移区間ＳＴ１で第２電圧ＶＯＦＦから第１中間電圧ＶＧＮＤに遷移し、第２サブ遷移区間ＳＴ２で第１中間電圧ＶＧＮＤから第２中間電圧ＡＶＤＤに遷移し、第３サブ遷移区間ＳＴ３で第２中間電圧ＡＶＤＤから第１電圧ＶＯＮに遷移する。
【００２０】
又、クロックＣＫは、第４サブ遷移区間ＳＴ４で第１電圧ＶＯＮから第２中間電圧ＡＶＤＤに遷移し、第５サブ遷移区間ＳＴ５で第２中間電圧ＡＶＤＤから第１中間電圧ＶＧＮＤに遷移し、第６サブ遷移区間ＳＴ６で第１中間電圧ＶＧＮＤから第２電圧ＶＯＦＦに遷移する。
【００２１】
本発明の１例として、第１電圧ＶＯＮを１５Ｖ〜２５Ｖとし、第２電圧ＶＯＦＦを−５Ｖ〜−１５Ｖとし、第１中間電圧ＶＧＮＤを０Ｖとし、第２中間電圧ＡＶＤＤを５Ｖ〜１０Ｖとする。
【００２２】
本発明の１例として、第１中間電圧ＶＧＮＤと第２中間電圧ＡＶＤＤとのレベル差を「１」と定義し、第２電圧ＶＯＦＦと第１中間電圧ＶＧＮＤとのレベル差を「２」と定義し、第２中間電圧ＡＶＤＤと第１電圧ＶＯＮとのレベル差を「２」と定義する。
【００２３】
この際、クロック発生回路１００の全体消費電力（Ｐｓ）は、数式２のように定義できる。
【００２４】
【数２】
2006166395.tif 000004
ここで、「ΔＶ」は、第１電圧ＶＯＮと第２電圧ＶＯＦＦとの間の電圧差として定義される。
【００２５】
数式２に示すように、クロック発生回路１００の全体消費電力（Ｐｓ）は、数式１に定義された従来のクロック発生回路の全体消費電力（Ｐｃ）より６４％減少する。
このように、クロック発生回路１００から出力されるクロックＣＫの電圧レベルを段階的に変化させることで、クロック発生回路１００においてクロックＣＫを発生するのに消費される電力を低減できる。
【００２６】
図３は、図１に図示されたクロック発生回路の具体的な回路図であり、図４は、図３に図示された第１〜第４選択信号の波形図である。
図３に示すように、第１電圧発生部１１０は、第１トランジスタＳＴ１及び第１キャパシタＣ１を含み、第２電圧発生部１２０は第２トランジスタＳＴ２及び第２キャパシタＣ２を含む。
【００２７】
第１トランジスタＳＴ１は、第１選択信号ＳＷ１の入力を受ける第１電極、第１電圧ＶＯＮの入力を受ける第２電極、及び第１電圧ＶＯＮを出力する第３電極で構成される。第１キャパシタＣ１は、接地電圧端子と第１トランジスタＳＴ１の第２電極との間に電気的に接続され、外部から提供された第１電圧ＶＯＮが、第１キャパシタＣ１に充電される。
【００２８】
第１選択信号ＳＷ１に応答して、第１トランジスタＳＴ１がターンオンすると、第１キャパシタＣ１に充電された第１電圧ＶＯＮが第１トランジスタＳＴ１の第３電極に出力される。
【００２９】
一方、第２トランジスタＳＴ２は、第２選択信号ＳＷ２の入力を受ける第１電極、第２電圧ＶＯＦＦの入力を受ける第２電極、及び第２電圧ＶＯＦＦを出力する第３電極で構成される。第２キャパシタＣ２は、接地電圧端子と第２トランジスタＳＴ２の第２電極との間に電気的に接続され、外部から提供された第２電圧ＶＯＦＦが、第２キャパシタＣ２に充電される。
【００３０】
第２選択信号ＳＷ２に応答して、第２トランジスタＳＴ２がターンオンすると、第２キャパシタＣ２に充電された第２電圧ＶＯＦＦが、第２トランジスタＳＴ２の第３電極に出力される。
【００３１】
図４に示すように、第１選択信号ＳＷ１は、第１遷移区間ＴＴ１の第３サブ遷移区間ＳＴ３とハイ区間ＨＴとの間でハイ状態を維持する。従って、第１トランジスタＳＴ１は、第３サブ遷移区間ＳＴ３とハイ区間ＨＴとの間でのみ第１電圧ＶＯＮを出力する。
【００３２】
一方、第２選択信号ＳＷ２は、第２遷移区間ＴＴ２の第２サブ遷移区間ＳＴ６とロー区間ＬＴとの間でハイ状態を維持する。従って、第２トランジスタＳＴ２は、第６サブ遷移区間ＳＴ６とハイ区間ＬＴとの間でのみ第２電圧ＶＯＦＦを出力する。
【００３３】
さらに図３に示すように、第１中間電圧発生部１３０は、第３トランジスタＳＴ３及び第３キャパシタＣ３を含み、第２中間電圧発生部１４０は、第４トランジスタＳＴ４及び第４キャパシタＣ４を含む。
【００３４】
第３トランジスタＳＴ３は、第３選択信号ＳＷ３の入力を受ける第１電極、第１中間電圧ＶＧＮＤの入力を受ける第２電極、及び第１中間電圧ＶＧＮＤを出力する第３電極で構成される。第３キャパシタＣ３は、接地電圧端子と第３トランジスタＳＴ３の第２電極との間に電気的に接続され、外部から提供された第１中間電圧ＶＧＮＤが第３キャパシタＣ３に充電される。
【００３５】
第３選択信号ＳＷ３に応答して、第３トランジスタＳＴ３がターンオンすると、第３キャパシタＣ３に充電された第１中間電圧ＶＧＮＤが、第３トランジスタＳＴ３の第３電極に出力される。
【００３６】
第４トランジスタＳＴ４は、第４選択信号ＳＷ４の入力を受ける第１電極、第２中間電圧ＡＶＤＤの入力を受ける第２電極、及び第２中間電圧ＡＶＤＤを出力する第３電極で構成される。第４キャパシタＣ４は、接地電圧端子と第４トランジスタＳＴ４の第２電極との間に電気的に接続され、外部から提供された第２中間電圧ＡＶＤＤが、第４キャパシタＣ４に充電される。
【００３７】
第４選択信号ＳＷ４に応答して、第４トランジスタＳＴ４がターンオンすると、第４キャパシタＣ４に充電された第２中間電圧ＡＶＤＤが、第４トランジスタＳＴ４の第３電極に出力される。
【００３８】
図４に示すように、第３選択信号ＳＷ３は、第１及び第５サブ遷移区間ＳＴ１、ＳＴ５の間でハイ状態を維持する。従って、第３トランジスタＳＴ３は、第１及び第５サブ遷移区間ＳＴ１、ＳＴ５の間でのみ第１中間電圧ＶＧＮＤを出力する。
【００３９】
一方、第４選択信号ＳＷ４は、第２及び第４サブ遷移区間ＳＴ２、ＳＴ４の間でハイ状態を維持する。従って、第４トランジスタＳＴ４は、第２及び第４サブ遷移区間ＳＴ２、ＳＴ４の間でのみ第２中間電圧ＡＶＤＤを出力する。
【００４０】
このように、クロック発生回路１００から出力されるクロックＣＫの電圧レベルは、第１〜第４選択信号ＳＷ１〜ＳＷ４により制御される。従って、クロックＣＫは、第１電圧ＶＯＮ→第２中間電圧ＡＶＤＤ→第１中間電圧ＶＧＮＤ→第２電圧ＶＯＦＦのように段階的に下降する。また、クロックＣＫは、第２電圧ＶＯＦＦ→第１中間電圧ＶＧＮＤ→第２中間電圧ＡＶＤＤ→第１電圧ＶＯＮのように段階的に上昇する。
【００４１】
図５は、本発明の他の実施例による液晶表示装置のブロック図であり、図６は、図１に図示されたゲート駆動回路の入／出力波形図である。
図５に示すように、本発明の１実施例による液晶表示装置４００は、液晶表示パネル２００、データ駆動回路３４０、及びゲート駆動回路３５０を含む。
【００４２】
液晶表示パネル２００には、多数の画素がマトリックス形態で設けられ、各画素は、ゲートライン、データライン、薄膜トランジスタ２１０、及び液晶キャパシタＣｌｃで構成される。例えば、薄膜トランジスタ２１０のゲート電極は第１ゲートラインＧＬ１に接続され、ソース電極は第１データラインＤＬ１に接続され、ドレイン電極は液晶キャパシタＣｌｃに接続される。従って、液晶表示パネル２００には、多数のゲートライン（ＧＬ１〜ＧＬｎ）と多数のデータライン（ＤＬ１〜ＤＬｍ）が設けられる。
【００４３】
データ駆動回路３４０は、第２中間電圧ＡＶＤＤに応答して、多数のデータライン（ＤＬ１〜ＤＬｍ）にデータ信号を出力する。ゲート駆動回路３５０は、開始信号ＳＴＶ、第１及び第２電圧ＶＯＮ、ＶＯＦＦ、第１及び第２クロックＣＫ、ＣＫＢに応答して、多数のゲートライン（ＧＬ１〜ＧＬｎ）にゲート信号を順次出力する。
【００４４】
駆動電圧発生部３１０は、外部から提供された電源電圧Ｖｐを第１電圧ＶＯＮ、第２電圧ＶＯＦＦ、第１中間電圧ＶＧＮＤ、及び第２中間電圧ＡＶＤＤにそれぞれ変換して出力する。第１クロック発生部３２０は、第１及び第２電圧ＶＯＮ、ＶＯＦＦ、第１及び第２中間電圧ＶＧＮＤ、ＡＶＤＤに応答して、階段形状を有する第１クロックＣＫを出力する。第２クロック発生部３３０は、第１及び第２電圧ＶＯＮ、ＶＯＦＦ、第１及び第２中間電圧ＶＧＮＤ、ＡＶＤＤに応答して階段形状を有し、第１クロックＣＫと異なる位相を有する第２クロックＣＫＢを出力する。
【００４５】
図６に示すように、第１及び第２クロックＣＫ、ＣＫＢは、第１電圧ＶＯＮ→第２中間電圧ＡＶＤＤ→第１中間電圧ＶＧＮＤ→第２電圧ＶＯＦＦのように段階的に下降する。又、第１及び第２クロックＣＫ、ＣＫＢは、第２電圧ＶＯＦＦ→第１中間電圧ＶＧＮＤ→第２中間電圧ＡＶＤＤ→第１電圧ＶＯＮのように段階的に上昇する。ここで、第１及び第２クロックＣＫ、ＣＫＢは、互いに反転した位相を有する。
【００４６】
ゲート駆動回路３４０は、開始信号ＳＴＶ、第１及び第２電圧ＶＯＮ、ＶＯＦＦに応答して、多数のゲートライン（ＧＬ１〜ＧＬｎ）に第１又は第２クロックＣＫ、ＣＫＢにゲート信号として順次出力する。従って、多数のゲートライン（ＧＬ１〜ＧＬｎ）に印加されるゲート信号は、第１及び第２クロックＣＫ、ＣＫＢと同様に階段形状を有する。
【００４７】
このように、第１及び第２クロック発生回路３２０、３３０から出力される第１及び第２クロックＣＫ、ＣＫＢの電圧レベルを段階的に変化させることにより、第１及び第２クロック発生回路３２０、３３０においてそれぞれ第１及び第２クロックＣＫ、ＣＫＢを発生するのに消費する電力を低減できる。更に、第１及び第２クロック発生回路３２０、３３０を有する液晶表示装置４００の全体的な消費電力を減少することができる。
【００４８】
図７は、図５に図示された液晶表示装置の平面図である。
図７に示すように、液晶表示装置４００は、アレイ基板２２０、対向基板２３０、及び液晶層（図示せず）で構成された液晶表示パネル２００を含む。アレイ基板２２０と対向基板２３０は互いに対向して配置され、アレイ基板２２０と対向基板２３０との間に液晶層を介在させる。
【００４９】
液晶表示パネル２００は、画像を表示する表示領域ＤＡ、表示領域ＤＡを囲む第１周辺領域ＰＡ１、及び第１周辺領域ＰＡ１に隣接した第２周辺領域ＰＡ２に区分される。
アレイ基板２２０の表示領域ＤＡには、多数のゲートライン（ＧＬ１〜ＧＬｎ）、多数のデータライン（ＤＬ１〜ＤＬｍ）、多数の薄膜トランジスタ２１０、及び画素電極が形成される。対向基板１３０の表示領域ＤＡには、画素電極と向かい合う共通電極が形成される。従って、画素電極、共通電極、及び液晶層によって液晶キャパシタＣｌｃが定義される。図示していないが、対向基板２３０の表示領域ＤＡには、カラーフィルター層を更に設けることができる。
【００５０】
液晶表示装置４００は、ゲート駆動部３４０と駆動チップ３６０を更に含む。ゲート駆動部３４０は、多数のゲートライン（ＧＬ１〜ＧＬｎ）の一端部と隣接するアレイ基板２２０の第１周辺領域ＰＡ１に設けられる。ゲート駆動部３４０は、多数のゲートライン（ＧＬ１〜ＧＬｎ）と電気的に接続され、多数のゲートライン（ＧＬ１〜ＧＬｎ）にゲート信号を順次出力する。又、ゲート駆動部３４０は、アレイ基板２２０の表示領域ＤＡに多数のゲートライン（ＧＬ１〜ＧＬｎ）、多数のデータライン（ＤＬ１〜ＤＬｍ）、多数の薄膜トランジスタ１１０、及び画素電極を形成する時、第１周辺領域ＰＡ１に共に形成される。
【００５１】
駆動チップ３６０は、アレイ基板２２０の第２周辺領域ＰＡ２に実装され、駆動チップ３６０には、図１に図示された駆動電圧発生部３１０、データ駆動回路３５０、第１及び第２クロック発生部３２０、３３０が内蔵される。駆動チップ３６０は、ゲート駆動部３４０と電気的に接続され、ゲート駆動部３４０に開始信号ＳＴＶ、第１及び第２電圧ＶＯＮ、ＶＯＦＦ、第１及び第２クロックＣＫ、ＣＫＢを提供する。又、駆動チップ３６０は、多数のデータライン（ＤＬ１〜ＤＬｍ）と電気的に接続され、多数のデータライン（ＤＬ１〜ＤＬｍ）にデータ電圧を提供する。
【００５２】
しかし、駆動チップ３６０には、データ駆動回路３４０のみを内蔵するように構成できる。この際、駆動電圧発生部３１０、第１及び第２クロック発生部３２０、３３０を別のチップで構成し、液晶表示パネル２００と電気的に接続するように構成できる。
【産業上の利用可能性】
【００５３】
このようなクロック発生回路及びこれを有する表示装置によると、クロック発生回路は、第１電圧→第２中間電圧→第１中間電圧→第２電圧のように段階的に下降し、第２電圧→第１中間電圧→第２中間電圧→第１電圧のように段階的に上昇するクロックを発生させる。
【００５４】
従って、クロックを発生するのに消費する電力を減少させることができ、その結果、クロック発生回路を有する表示装置の全体消費電力を低減できる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の１実施例によるクロック発生回路を示すブロック図である。
【図２】図１に図示されたクロック発生回路の出力波形図である。
【図３】図１に図示されたクロック発生回路の具体的な回路図である。
【図４】図３に図示された第１乃至第４選択信号の波形図である。
【図５】本発明の他の実施例による液晶表示装置のブロック図である。
【図６】図１に図示されたゲート駆動回路の入／出力波形図である。
【図７】図５に図示された液晶表示装置の平面図である。
【符号の説明】
【００５６】
１００    クロック発生回路
１１０    第１電圧発生部
１２０    第２電圧発生部
１３０    第１中間電圧発生部
１４０    第２中間電圧発生部
２００    表示パネル
３１０    駆動電圧発生部
３２０    第１クロック発生部
３３０    第２クロック発生部
３４０    データ駆動回路
３５０    ゲート駆動回路
３６０    駆動チップ
４００    表示装置
【図１】
2006166395.tif 000005
【図２】
2006166395.tif 000006
【図３】
2006166395.tif 000007
【図４】
2006166395.tif 000008
【図５】
2006166395.tif 000009
【図６】
2006166395.tif 000010
【図７】
2006166395.tif 000011