(57)【要約】      （修正有）【課題】本発明は、スイッチング電源がシャットダウンラッチ状態となった場合において、スイッチング電源のラッチ状態を短期間で解除する。【解決手段】主電源スイッチがオンされている状態では、エラーメモリコンデンサは放電抵抗と接続させない。電源異常によりシャットダウンがかかりラッチ状態となり、ユーザにより主電源スイッチがオフされた場合は、放電回路スイッチをオンし、エラーメモリコンデンサと放電抵抗を接続させる。これによりエラーメモリコンデンサ内の電荷は放電抵抗を介して瞬時に放電されるため、ＥＲＲ端子電圧が瞬時にラッチ解除に必要な規定値以下となりラッチ状態を短時間で解除することができる。再度主電源スイッチをオンすることで、スイッチング電源は正常動作をすることができる。以上のような構成とすることにより、主電源オフ直後にラッチ状態を解除できるため、ユーザビリティの向上を図ることができる。【選択図】図１
2006166580.tif 000002
【特許請求の範囲】
【請求項１】
交流電源電圧を整流する整流回路と、
前記整流回路への交流電源電圧を遮断する遮断機と、
前記整流回路後段に接続される一次側に制御コイルを備えた変圧器と、
前記整流回路後段に接続される平滑コンデンサと、
前記変圧器の制御コイルにその主端子が接続されるスイッチング素子と、
前記変圧器の二次側に接続される整流平滑回路と、
前記整流回路、平滑コンデンサ、変圧器、スイッチング素子の中で、
少なくとも一つに流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に基づいて充電されるエラーメモリコンデンサと、
前記スイッチング素子および前記エラーメモリコンデンサへの充電を制御する制御回路と、
前記整流回路後段にエラーメモリコンデンサを放電する放電回路を有するスイッチング電源装置において、
前記整流回路後段の電圧値を検出し、前記電圧値が予め設定された値以下となった場合、前記放電回路を介して前記エラーメモリコンデンサを放電することを特徴としたスイッチング電源装置。
【請求項２】
交流電源電圧を整流する整流回路と、
前記整流回路への交流電源電圧を遮断する遮断機と、
前記整流回路後段に接続される一次側に制御コイルを備えた変圧器と、
前記整流回路後段に接続される平滑コンデンサと、
前記変圧器の制御コイルにその主端子が接続されるスイッチング素子と、
前記変圧器の二次側に接続される整流平滑回路と、
前記整流回路、平滑コンデンサ、変圧器、スイッチング素子の中で、
少なくとも一つに流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に基づいて充電されるエラーメモリコンデンサと、
前記スイッチング素子および前記エラーメモリコンデンサへの充電を制御する制御回路と、
前記整流回路後段にエラーメモリコンデンサを放電する放電回路を有するスイッチング電源装置において、
前記放電回路の接続を遮断する放電回路遮断機を有し、
前記遮断機と前記放電回路遮断機は連動して動作し、
前記遮断機をオフして交流電源電圧と前記整流回路の接続を遮断した場合は、
前記放電回路遮断機をオンして前記放電回路と前記エラーメモリコンデンサを接続して前記エラーメモリコンデンサを放電し、
前記遮断機をオンして交流電源電圧と前記整流回路を接続した場合は、
前記放電回路と前記エラーメモリコンデンサの接続を遮断するように構成したことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護用ラッチ機能付制御回路を有する１次直流電源回路と、負荷が接続された２次直流電源回路と、をトランスを介して結合接続してなるスイッチング電源装置に関するものである。
【背景技術】
【０００２】
商用電源電圧を、整流、平滑、スイッチングすることによって所定の電圧を生成するスイッチング電源において、例えば特許文献１のように、スイッチング素子の流れる電流を検出し、その値が規定値を超えた場合、スイッチング電源を停止させる過電流保護回路が考案されている。
【０００３】
図５を用いて、従来のスイッチング電源について説明する。
【０００４】
商用電源１に接続された一次電源回路と、負荷１７が接続された二次電源回路は、変圧器（トランス）１８を介して結合接続されている。１次電源回路は整流器３、一次平滑コンデンサ４、スイッチング素子８、エラーメモリコンデンサ５、前記スイッチング素子８と前記エラーメモリコンデンサ５を制御する制御回路７、電流検出抵抗９、トランス１８の一次主巻線１０、補助巻線１１から構成されている。また、２次電源回路はトランス１８の二次巻線１２、整流ダイオード１３、二次平滑コンデンサ１４、出力電圧検出回路部１６から構成されている。
【０００５】
主電源スイッチ２がオンされて商用電源１により供給された交流電圧は、整流器３および一次平滑コンデンサ４を介することによって整流、平滑され一定の電圧値となる。この電圧は一次主巻線１０を介してスイッチング素子８に供給される。このスイッチング素子８がスイッチングすることによって、二次巻線にパルス電圧が誘起される。二次電源回路に誘起された電圧は、整流ダイオード１３および二次平滑コンデンサ１４により整流、平滑され直流電圧Ｖｏｕｔとなり、負荷１７に供給される。
【０００６】
また、出力電圧検出部１６は、出力電圧Ｖｏｕｔをモニタし、フォトカプラ１５を介してフィードバック信号ｆｓを一次側の制御回路７のフィードバック端子（ＦＢ端子）に出力する。制御回路７はこのフィードバック信号に基づいて制御信号ｆｇを生成し、スイッチング素子８のオンオフを制御する。
【０００７】
出力電圧Ｖｏｕｔが規定電圧値以上となると、制御回路７内のＰＷＭコンパレータ（ここでは図示しない）は、スイッチング素子（例えばＦＥＴ）８のゲート駆動パルスのオン期間を短くし、一次側から二次側への電力エネルギー供給を軽減し、出力電圧Ｖｏｕｔを小さくするように制御する。
【０００８】
また、出力電圧Ｖｏｕｔが規定電圧値以下となると、制御回路７内のＰＷＭコンパレータは、スイッチング素子８のゲート駆動パルスのオン期間を長くし、一次側から二次側への電力エネルギー供給を大きくし、出力電圧Ｖｏｕｔを大きくするように制御する。
【０００９】
以上のよう一次側から二次側への電力エネルギーの供給量を制御することで、出力電圧Ｖｏｕｔは概略一定の電圧値に制御することができる。
【００１０】
また、制御回路７はエラーメモリコンデンサ５の端子電圧に基づいて、スイッチング素子８をオフ状態に保持させるための制御信号ｆｇを継続出力可能なラッチ機能を有する。
【００１１】
図６を用いて、上記スイッチング電源の過電流保護動作について説明する。
【００１２】
スイッチング素子（例えばＦＥＴ）８のドレイン電流Ｉｄは、電流検出抵抗９により電圧値に変換され制御回路７の電流検出端子（ＣＳ端子）に入力される。商用電源１の電圧値低下や負荷１７の増加などにより、ドレイン電流Ｉｄが増加し、制御回路７のＣＳ端子電圧が規定値Ｖｍａｘ（＝Ｉｍａｘ×Ｒ９）を超えた場合、制御回路７はエラー端子（ＥＲＲ端子）より定電流を出力する。ＥＲＲ端子にはエラーメモリコンデンサ５が接続されており、ＥＲＲ端子より出力される電流はこのエラーメモリコンデンサ５に充電される。
【００１３】
制御回路７はエラーメモリコンデンサ５の端子電圧が規定値Ｖｅａを超えると、ＦＥＴ８のゲート駆動パルスをオフして、スイッチング動作を停止させる（シャットダウン）。
【００１４】
一旦、以上のような動作によりスイッチング動作を終了させると、制御回路７は、エラーメモリコンデンサ５の端子電圧が規定値Ｖｅｉ以下となるまで、ＦＥＴ８のゲート駆動パルスをオフ状態を継続させる（ラッチ状態）。この状態は、エラーメモリコンデンサ５の端子電圧が規定値Ｖｅｉ以下になることで解除される。
【特許文献１】特開２００１−２１１６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記従来例では、エラーメモリコンデンサ５の放電経路は制御回路７内のみとなってしまうため、商用電源１の電圧値低下や負荷１７の増加などの異常状態が取り除かれた場合でも、電圧値が規定値Ｖｅｉ以下となるにはある程度の時間を要し、その期間中は、この電源を搭載する機器を使用することができなくなる。
【課題を解決するための手段】
【００１６】
本発明は、上記の問題点を解決するためになされたものでその目的は、制御回路のラッチ状態解除までの期間を短縮し、急速な主電源オフオンによる再起動を可能とするスイッチング電源装置を提供することによるユーザビリティ向上である。
【００１７】
上記目的を達成するために、本発明は以下の特徴を有している。
【００１８】
［１］：交流電源電圧を整流する整流回路と、
前記整流回路への交流電源電圧を遮断する遮断機と、
前記整流回路後段に接続される一次側に制御コイルを備えた変圧器と、
前記整流回路後段に接続される平滑コンデンサと、
前記変圧器の制御コイルにその主端子が接続されるスイッチング素子と、
前記変圧器の二次側に接続される整流平滑回路と、
前記整流回路、平滑コンデンサ、変圧器、スイッチング素子の中で、
少なくとも一つに流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に基づいて充電されるエラーメモリコンデンサと、
前記スイッチング素子および前記エラーメモリコンデンサへの充電を制御する制御回路と、
前記整流回路後段にエラーメモリコンデンサを放電する放電回路を有するスイッチング電源装置において、
前記整流回路後段の電圧値を検出し、前記電圧値が予め設定された値以下となった場合、前記放電回路を介して前記エラーメモリコンデンサを放電することを特徴としたスイッチング電源装置。
【００１９】
［２］：交流電源電圧を整流する整流回路と、
前記整流回路への交流電源電圧を遮断する遮断機と、
前記整流回路後段に接続される一次側に制御コイルを備えた変圧器と、
前記整流回路後段に接続される平滑コンデンサと、
前記変圧器の制御コイルにその主端子が接続されるスイッチング素子と、
前記変圧器の二次側に接続される整流平滑回路と、
前記整流回路、平滑コンデンサ、変圧器、スイッチング素子の中で、
少なくとも一つに流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に基づいて充電されるエラーメモリコンデンサと、
前記スイッチング素子および前記エラーメモリコンデンサへの充電を制御する制御回路と、
前記整流回路後段にエラーメモリコンデンサを放電する放電回路を有するスイッチング電源装置において、
前記放電回路の接続を遮断する放電回路遮断機を有し、
前記遮断機と前記放電回路遮断機は連動して動作し、
前記遮断機をオフして交流電源電圧と前記整流回路の接続を遮断した場合は、
前記放電回路遮断機をオンして前記放電回路と前記エラーメモリコンデンサを接続して前記エラーメモリコンデンサを放電し、
前記遮断機をオンして交流電源電圧と前記整流回路を接続した場合は、
前記放電回路と前記エラーメモリコンデンサの接続を遮断するように構成したことを特徴とするスイッチング電源装置。
【発明の効果】
【００２０】
以上説明したように、
本発明に係る第１の発明によれば、
交流電源電圧を整流する整流回路と、
前記整流回路への交流電源電圧を遮断する遮断機と、
前記整流回路後段に接続される一次側に制御コイルを備えた変圧器と、
前記整流回路後段に接続される平滑コンデンサと、
前記変圧器の制御コイルにその主端子が接続されるスイッチング素子と、
前記変圧器の二次側に接続される整流平滑回路と、
前記整流回路、平滑コンデンサ、変圧器、スイッチング素子の中で、
少なくとも一つに流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に基づいて充電されるエラーメモリコンデンサと、
前記スイッチング素子および前記エラーメモリコンデンサへの充電を制御する制御回路と、
前記整流回路後段にエラーメモリコンデンサを放電する放電回路を有するスイッチング電源装置において、
前記整流回路後段の電圧値を検出し、前記電圧値が予め設定された値以下となった場合、前記放電回路を介して前記エラーメモリコンデンサを放電することを特徴とすることにより、
スイッチング電源のラッチ状態を短期間で解除することができるため、復帰までのユーザによる待ち時間が従来と比較し大幅に短縮できる。よって、急速な電源立上げによる再起動が可能となり、ユーザビリティの向上となる。
【００２１】
本発明に係る第２の発明によれば、
交流電源電圧を整流する整流回路と、
前記整流回路への交流電源電圧を遮断する遮断機と、
前記整流回路後段に接続される一次側に制御コイルを備えた変圧器と、
前記整流回路後段に接続される平滑コンデンサと、
前記変圧器の制御コイルにその主端子が接続されるスイッチング素子と、
前記変圧器の二次側に接続される整流平滑回路と、
前記整流回路、平滑コンデンサ、変圧器、スイッチング素子の中で、
少なくとも一つに流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果に基づいて充電されるエラーメモリコンデンサと、
前記スイッチング素子および前記エラーメモリコンデンサへの充電を制御する制御回路と、
前記整流回路後段にエラーメモリコンデンサを放電する放電回路を有するスイッチング電源装置において、
前記放電回路の接続を遮断する放電回路遮断機を有し、
前記遮断機と前記放電回路遮断機は連動して動作し、
前記遮断機をオフして交流電源電圧と前記整流回路の接続を遮断した場合は、
前記放電回路遮断機をオンして前記放電回路と前記エラーメモリコンデンサを接続して前記エラーメモリコンデンサを放電し、
前記遮断機をオンして交流電源電圧と前記整流回路を接続した場合は、
前記放電回路と前記エラーメモリコンデンサの接続を遮断するように構成したことにより、
スイッチング電源のラッチ状態を短期間で解除することができるため、復帰までのユーザによる待ち時間が従来と比較し大幅に短縮できる。よって、急速な電源立上げによる再起動が可能となり、ユーザビリティの向上となる。
【発明を実施するための最良の形態】
【００２２】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００２３】
以下、添付図面に基づき説明する。
【００２４】
図１は本発明の第１の実施例を適用したスイッチング電源である。
【００２５】
図１は、基本的構造は従来例と同様とされているが、従来例の回路と比較しエラーメモリコンデンサ１０５を放電するための放電抵抗１２３、整流回路１０３後段の電圧検知部１２６、放電抵抗１２３をエラーメモリコンデンサ１０５との接続をオフオンするスイッチ１２２を構成に加えることにより、エラーメモリコンデンサ１０５の急速な放電を可能としており、急速な電源オフオンに対応できるようになっている。
【００２６】
また、従来例と同様の構成要素については説明を簡素化または省略する。
【００２７】
商用電源１０１の電圧値低下や負荷１１７の増加などにより、スイッチング素子１０８のドレイン電流Ｉｄが増加し、制御回路１０７のＣＳ端子電圧が規定値Ｖｍａｘを超えた場合、制御回路１０７はＥＲＲ端子より定電流を出力する。ＥＲＲ端子にはエラーメモリコンデンサ１０５が接続してあり、ＥＲＲ端子より出力される電流はこのエラーメモリコンデンサ１０５に充電される。
【００２８】
制御回路１０７は、この充電電流によりエラーメモリコンデンサ１０５の端子電圧が規定値Ｖｅａを超えると、ＦＥＴ１０８のゲート駆動パルスをオフして、スイッチング電源をシャットダウンさせ、エラーメモリコンデンサ１０５の端子電圧が規定値Ｖｅｉ以下となるまでラッチ状態が保持される。
【００２９】
図１のスイッチング電源には、エラーメモリコンデンサ１０５を放電するための放電抵抗１２３、整流回路１０３後段の電圧検知回路１２６、放電抵抗１２３をエラーメモリコンデンサ１０５との接続をオフオンするスイッチ１２２が構成されている。
【００３０】
電圧検知回路１２６は整流回路１０３後段の電圧Ｖｐをモニタし、規定値Ｖｐｌ以下になった場合は、電圧検知回路１２６内に構成されているトランジスタ１２１をオフさせる。このトランジスタ１２１には、ノーマルクローズ方式のリレー１２２が接続されており、トランジスタ１２１のオフによって、リレー１２２がクローズし、エラーメモリコンデンサ１０５の電荷を放電抵抗１２３を介し放電するような構成としてある。
【００３１】
主電源スイッチ１０２がオンされている状態では、電圧検知部１２６内のトランジスタがオン状態を維持するよう（規定値Ｖｐｌ以上となるよう）に分圧抵抗１２４および１２５の値を決定する。
【００３２】
図２を用いて放電の際のそれぞれの動作を説明する。
【００３３】
主電源スイッチ１０２がオンされている状態では、電圧検知部１２６内のトランジスタ１２１はオン状態であり、リレー１２２はオープンしているので、エラーメモリコンデンサ１０５は放電抵抗１２３と接続されていない。
【００３４】
電源異常によりシャットダウンがかかりラッチ状態となり、ユーザにより主電源スイッチ１０２がオフされ、整流回路１０３後段の電圧Ｖｐが降下し規定値Ｖｐｌ以下となると、電圧検知回路１２６内のトランジスタ１２１がオフされ、リレー１２２がクローズして、エラーメモリコンデンサ１０５内の電荷は放電抵抗１２３を介して瞬時に放電されるためＥＲＲ端子電圧が瞬時にＶｅｉ以下となる。これによりラッチ状態を短時間で解除することができる。
【００３５】
再度主電源スイッチ１０２をオンすることで、スイッチング電源は正常動作をすることができる。
【００３６】
以上のような構成とすることにより、主電源オフ直後にラッチ状態を解除できるため、ユーザビリティの向上を図ることができる。
【実施例２】
【００３７】
図３は、本発明の第２の実施例を適用したスイッチング電源である。
【００３８】
図３は、基本的構造は従来例と同様とされているが、従来例の回路と比較しエラーメモリコンデンサ２０５を放電するための放電抵抗２２３、主電源スイッチ２０２と連動して動作しエラーメモリコンデンサ２０５と放電抵抗２２３の接続をオフオンするスイッチ２２２を構成に加えることにより、エラーメモリコンデンサ２０５の急速な放電を可能としており、急速な主電源オフオンに対応できるようになっている。
【００３９】
また、従来例と同様の構成要素については説明を簡素化または省略する。
【００４０】
商用電源２０１の電圧値低下や負荷２１７の増加などにより、スイッチング素子２０８のドレイン電流Ｉｄが増加し、制御回路２０７のＣＳ端子電圧が規定値Ｖｍａｘを超えた場合、制御回路２０７はＥＲＲ端子より定電流を出力する。ＥＲＲ端子にはエラーメモリコンデンサ２０５が接続してあり、ＥＲＲ端子より出力される電流はこのエラーメモリコンデンサ２０５に充電される。
【００４１】
制御回路２０７は、この充電電流によりエラーメモリコンデンサ２０５の端子電圧が規定値Ｖｅａを超えると、ＦＥＴ２０８のゲート駆動パルスをオフして、スイッチング電源をシャットダウンさせ、エラーメモリコンデンサ２０５の端子電圧が規定値Ｖｅｉ以下となるまでラッチ状態が保持される。
【００４２】
図３のスイッチング電源には、エラーメモリコンデンサ２０５を放電するための放電抵抗２２３、主電源スイッチ２０２と連動して動作しエラーメモリコンデンサ２０５と放電抵抗２２３の接続をオフオンするスイッチ２２２が構成されている。例えば、主電源スイッチ２０２と上記スイッチ２２２を、ロッドなどで機械的に接続し、さらに上位のスイッチを用意し、一つのスイッチで同時にオフオンを切り替えられるような構成としてもよい。
【００４３】
図４を用いて放電の際のそれぞれの動作を説明する。
【００４４】
主電源スイッチ２０２と連動して動作するエラーメモリコンデンサ２０５と放電抵抗２２３との接続をオフオンするスイッチ２２２は、主電源スイッチ２０２がオンされている状態ではオフ状態であり、エラーメモリコンデンサ２０５と放電抵抗２２３は接続されていない。しかし、主電源スイッチ２０２がオフされると、スイッチ２２２はオン状態に入り、エラーメモリコンデンサ２０５と放電抵抗２２３は接続され、コンデンサ２０５の電荷は放電抵抗２２３を介して瞬時に放電されるためＥＲＲ端子電圧が瞬時にＶｅｉ以下となる。これによりラッチ状態を短時間で解除することができる。
【００４５】
以上のような構成とすることにより、主電源オフ直後にラッチ状態を解除できるため、ユーザビリティの向上を図ることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施例を説明する図である。
【図２】本発明の第１の実施例を説明する図である。
【図３】本発明の第２の実施例を説明する図である。
【図４】本発明の第２の実施例を説明する図である。
【図５】従来例のスイッチング電源を説明する図である。
【図６】従来例のラッチ状態を説明する図である。
【符号の説明】
【００４７】
１      交流電源
２      主電源スイッチ
３      整流回路（ブリッジダイオード）
４      一次平滑コンデンサ
５      エラーメモリコンデンサ
６      起動抵抗
７      制御回路部
８      スイッチング素子
９      電流検出抵抗
１０    変圧器一次主巻線
１１    変圧器補助巻線
１２    変圧器二次巻線
１３    整流ダイオード
１４    二次平滑コンデンサ
１５    フォトカプラ
１６    出力電圧検知回路部
１７    負荷
１８    変圧器
１２１  トランジスタ
１２２  ローマルクローズリレー
１２３  放電抵抗
１２４  分圧抵抗
１２５  分圧抵抗
１２６  電圧検知回路
２２２  放電抵抗接続用スイッチ
【図１】
2006166580.tif 000003
【図２】
2006166580.tif 000004
【図３】
2006166580.tif 000005
【図４】
2006166580.tif 000006
【図５】
2006166580.tif 000007
【図６】
2006166580.tif 000008