(57)【要約】【課題】独立した電源装置を備える半導体集積回路、半導体集積回路を備える半導体システム及び半導体集積回路の形成方法を提供する。【解決手段】電気回路及びパワーパッドが表面に装着された半導体基板、半導体基板上に積層される絶縁層、パワーパッドのうち１つにビアを通じて連結され、絶縁層上に積層される第１導電層、パワーパッドのうち他の１つにビアを通じて連結され、絶縁層上に積層され、第１導電層と分離される第２導電層及び第１導電層及び第２導電層上に積層され電圧を発生させるパワー発生層を備える半導体集積回路である。これにより、それぞれの半導体チップ上に独立した電圧発生装置が積層されることによって、それぞれの半導体チップの用途によって電圧発生装置の寿命を異ならせて半導体システムの体積を減らせる。【選択図】図５
2006352136.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に装着される複数個の電気回路及び複数個のパワーパッドと、
前記半導体基板上に積層される絶縁層と、
前記パワーパッドのうち１つにビアを通じて連結され、前記絶縁層上に積層される第１導電層と、
前記パワーパッドのうち他の１つにビアを通じて連結され、前記絶縁層上に積層され、前記第１導電層と分離される第２導電層と、
前記第１導電層及び前記第２導電層上に積層され、前記複数個のパワーパッドのうち少なくとも１つのパワーパッドに電圧を供給するパワー供給器と、を備えることを特徴とする半導体集積回路。
【請求項２】
前記第１導電層と前記第１導電層に連結されたビアは一体型配線をなし、前記第２導電層と前記第２導電層に連結されたビアは一体型配線をなすことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記パワー供給器は、自ら電圧を発生させる物質であることを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記パワーパッドのうち１つは電源電圧用パッドであり、前記パワーパッドのうち他の１つは接地されるパッドであることを特徴とする請求項１に記載の半導体集積回路。
【請求項５】
半導体基板と、
前記半導体基板上に装着される複数個の電気回路及び複数個のパワーパッドと、
前記半導体基板上に積層される第１絶縁層と、
前記パワーパッドのうち１つにビアを通じて連結され、前記第１絶縁層上に積層される第１導電層と、
前記パワーパッドのうち他の１つにビアを通じて連結され、前記第１絶縁層上に積層され、前記第１導電層と分離される第２導電層と、
前記第１導電層及び前記第２導電層上に積層される第２絶縁層と、
前記第１導電層にビアを通じて連結され、前記第２絶縁層上に積層される第３導電層と、を備えることを特徴とする半導体集積回路。
【請求項６】
前記第１導電層と前記第１導電層に連結されたビアは一体型配線をなし、前記第２導電層と前記第２導電層に連結されたビアは一体型配線をなし、前記第３導電層と前記第３導電層に連結されたビアは一体型配線をなすことを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
前記第１導電層、前記第２導電層、前記第３導電層及び第２絶縁層は、キャパシタを形成することを特徴とする請求項５に記載の半導体集積回路。
【請求項８】
前記パワーパッドのうち１つは、電源電圧用パッドであり、前記パワーパッドのうち他の１つは、接地されるパッドであることを特徴とする請求項５に記載の半導体集積回路。
【請求項９】
電気回路及びパワーパッドが表面に装着された半導体基板と、
前記半導体基板上に積層される絶縁層と、
前記絶縁層上に積層され、前記パワーパッドにビアを通じて電圧を印加するバッテリーと、を備えることを特徴とする半導体集積回路。
【請求項１０】
前記バッテリーは、太陽電池または自ら電圧を発生させる物質であることを特徴とする請求項９に記載の半導体集積回路。
【請求項１１】
電気回路及びパワーパッドが表面に装着された半導体基板と、
前記半導体基板上に積層される絶縁層と、
前記絶縁層上に積層され、外部から印加される電荷を保存した後、前記パワーパッドにビアを通じて電圧を印加するキャパシタと、を備えることを特徴とする半導体集積回路。
【請求項１２】
複数個の半導体集積回路を備える半導体システムにおいて、
前記半導体集積回路は、各々が自身のパワーパッドにビアを通じて電圧を印加する電圧発生装置を備え、前記電圧は対応する前記半導体集積回路に適したレベルであることを特徴とする半導体システム。
【請求項１３】
前記電圧発生装置は、バッテリーまたは自ら電圧を発生させる物質であることを特徴とする請求項１２に記載の半導体システム。
【請求項１４】
前記電圧発生装置は、外部から印加される電荷を保存した後、前記パワーパッドにビアを通じて電圧を印加するキャパシタまたは炭素ナノチューブであることを特徴とする請求項１２に記載の半導体システム。
【請求項１５】
前記電圧発生装置に電荷を印加する電荷発生装置をさらに備えることを特徴とする請求項１４に記載の半導体システム。
【請求項１６】
前記集積回路の各々は、
前記回路及び前記パワーパッドが表面に装着された半導体基板と、
前記半導体基板上に積層される絶縁層と、
前記パワーパッドのうち１つにビアを通じて連結され、前記絶縁層上に積層される第１導電層と、
前記パワーパッドのうち他の１つにビアを通じて連結され、前記絶縁層上に積層され、前記第１導電層と分離される第２導電層と、
前記第１導電層及び前記第２導電層上に積層され、電圧を発生させるパワー発生層と、を備え、
前記第１導電層、前記第２導電層及び前記パワー発生層は、前記電圧発生装置を形成することを特徴とする請求項１２に記載の半導体システム。
【請求項１７】
前記集積回路の各々は、
前記回路及び前記パワーパッドが表面に装着された半導体基板と、
前記半導体基板上に積層される第１絶縁層と、
前記パワーパッドのうち１つにビアを通じて連結され、前記第１絶縁層上に積層される第１導電層と、
前記パワーパッドのうち他の１つにビアを通じて連結され、前記第１絶縁層上に積層され、前記第１導電層と分離される第２導電層と、
前記第１導電層及び前記第２導電層上に積層される第２絶縁層と、
前記第１導電層にビアを通じて連結され、前記第１導電層上に積層される第３導電層と、を備え、
前記第１導電層、前記第２導電層、前記第３導電層及び前記第２絶縁層は前記電圧発生装置を形成することを特徴とする請求項１２に記載の半導体システム。
【請求項１８】
半導体基板に電気回路及びパワーパッドを形成する段階と、
前記電気回路及びパワーパッド上に絶縁層を形成する段階と、
前記パワーパッドのうち１つにビアを通じて連結される第１導電層を前記絶縁層上に形成する段階と、
前記パワーパッドのうち他の１つにビアを通じて連結され、前記第１導電層と分離される第２導電層を前記絶縁層上に形成する段階と、
前記第１導電層及び前記第２導電層上に電圧を発生させるパワー発生層を形成する段階と、を備えることを特徴とする半導体集積回路の形成方法。
【請求項１９】
前記第１導電層と前記第１導電層に連結されたビアは一体型配線をなし、前記第２導電層と前記第２導電層に連結されたビアは一体型配線をなすことを特徴とする請求項１８に記載の半導体集積回路の形成方法。
【請求項２０】
前記パワー発生層は、自ら電圧を発生させる物質であることを特徴とする請求項１８に記載の半導体集積回路の形成方法。
【請求項２１】
半導体基板に電気回路及びパワーパッドを形成する段階と、
前記電気回路及びパワーパッド上に第１絶縁層を形成する段階と、
前記パワーパッドのうち１つにビアを通じて連結される第１導電層を前記第１絶縁層上に形成する段階と、
前記パワーパッドのうち他の１つにビアを通じて連結され、前記第１導電層と分離される第２導電層を前記第１絶縁層上に形成する段階と、
前記第１導電層及び前記第２導電層上に第２絶縁層を形成する段階と、
前記第１導電層にビアを通じて連結される第３導電層を前記第２絶縁層上に形成する段階と、を備えることを特徴とする半導体集積回路の形成方法。
【請求項２２】
前記第１導電層と前記第１導電層に連結されたビアは一体型配線をなし、前記第２導電層と前記第２導電層に連結されたビアは一体型配線をなし、前記第３導電層と前記第３導電層に連結されたビアは一体型配線をなすことを特徴とする請求項２１に記載の半導体集積回路の形成方法。
【請求項２３】
前記第１導電層、前記第２導電層、前記第３導電層及び第２絶縁層は、キャパシタを形成することを特徴とする請求項２１に記載の半導体集積回路の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、半導体システム及び半導体集積回路の形成方法に係り、特に、対応する専用の電源装置を備える半導体集積回路とこのような半導体集積回路を備える半導体システム及び半導体集積回路の形成方法に関する。
【背景技術】
【０００２】
最近、半導体集積回路は、次第に小型化及び高集積化されており、多様な機能の集積回路が１つの半導体システムに含まれている。具体的に、例えば、携帯電話に使われる半導体システムには所定の高周波電力を得るために高い電源電圧（例えば、約３Ｖ程度）が要求されるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ：高周波）出力用の高電源集積回路とそれ以外の低い電源電圧（例えば、約１．２Ｖ程度）が要求されるメモリや論理回路用の集積回路が含まれる。
【０００３】
図１は、一般的な半導体システムの一例を示す図面である。
【０００４】
図２は、一般的な半導体システムの他の例を示す図面である。
【０００５】
図１の半導体システム１００は、相異なる機能を行う複数個の集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３と集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３に電圧を印加する電源電圧装置ＰＳを備える。電源電圧装置ＰＳは、自ら電圧を発生させる装置である。
【０００６】
図２の半導体システム２００は、相異なる機能を行う複数個の集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３と集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３に電圧を印加する電源電圧装置Ｂ及び電源電圧装置Ｂに電荷を供給する充電装置Ｃを備える。
【０００７】
電源電圧装置Ｂは、自ら電圧を発生せず、充電装置Ｃを通じて外部から電荷を供給されて電圧を集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３に印加する。
【０００８】
図１及び図２に開示されたように、一般的な半導体システム１００、２００は、システム内のそれぞれの集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３が共有された電源電圧装置ＰＳ、Ｂから一括的に電圧を印加される。このような場合、次のような問題点がある。
【０００９】
すなわち、システム１００、２００空間の大部分を大きな体積の電源電圧装置ＰＳ、Ｂが占めるようになってシステム１００、２００にさらに多くの集積回路を装着することが難しく、システム１００、２００の大きさを減らすのに限界があり、それぞれの集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３が互いに密着されて装着されるので、システム１００、２００の温度上昇の原因となる。
【００１０】
また、集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３が電源電圧装置ＰＳ、Ｂを共有するので、最も電圧を多く消耗する集積回路（例えば、ＣＰＵ）が電源電圧装置ＰＳ、Ｂの寿命時間を制限する。
【００１１】
すなわち、ノート型パソコンまたは携帯電話の場合、ＣＰＵまたは送受信装置が最も多くの電圧を消耗するが、もし、電源電圧装置が分離されるならば、前記ＣＰＵまたは送受信装置用の電源電圧装置が速く消耗されても、メモリ（ＤＲＡＭまたはＳＲＡＭなど）用の電源電圧装置はさらに長く持続されることによって、さらに長く情報を維持できる。しかし、図１及び図２に示されたように、一般的な半導体システム１００、２００では、電源電圧装置ＰＳ、Ｂがあらゆる集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３に電圧を供給する。それにより、電源電圧装置ＰＳ、Ｂが消耗されれば、あらゆる集積回路Ｓ＿ＩＣ１、Ｓ＿ＩＣ２、Ｓ＿ＩＣ３が電圧を供給され得ないという問題がある。
【００１２】
最後に、ノイズを多く誘発する集積回路とそうでない集積回路、ノイズに鈍感な集積回路とそうでない集積回路との間に電源電圧装置が共有されることによって、全体的な半導体システムの性能が、最もノイズ特性の悪い集積回路により制限される問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明が解決しようとする技術的課題は、専用の電源装置を備える半導体集積回路を提供することである。
【００１４】
本発明が解決しようとする他の技術的課題は、専用の電源装置を備える半導体集積回路を備える半導体システムを提供することである。
【００１５】
本発明が解決しようとする他の技術的課題は、専用の電源装置を備える半導体集積回路の形成方法を提供することである。
【課題を解決するための手段】
【００１６】
前記技術的課題を達成するための本発明の実施例による半導体集積回路は、電気回路及びパワーパッドが表面に装着された半導体基板、前記半導体基板上に積層される絶縁層、前記パワーパッドのうち１つにビアを通じて連結され、前記絶縁層上に積層される第１導電層、前記パワーパッドのうち他の１つにビアを通じて連結され、前記絶縁層上に積層され、前記第１導電層と分離される第２導電層及び前記第１導電層及び前記第２導電層上に積層され、電圧を発生させるパワー発生層を備える。
【００１７】
前記第１導電層と前記第１導電層に連結されたビアは一体型配線をなし、前記第２導電層と前記第２導電層に連結されたビアは一体型配線をなす。前記パワー発生層は、自ら電圧を発生させる物質でありうる。
【００１８】
前記パワーパッドのうち１つは、電源電圧用パッドであり、前記パワーパッドのうち他の１つは、接地されるパッドである。
【００１９】
前記技術的課題を達成するための本発明の他の実施例による半導体集積回路は、電気回路及びパワーパッドが表面に装着された半導体基板、前記半導体基板上に積層される第１絶縁層、前記パワーパッドのうち１つにビアを通じて連結され、前記第１絶縁層上に積層される第１導電層、前記パワーパッドのうち他の１つにビアを通じて連結され、前記第１絶縁層上に積層され、前記第１導電層と分離される第２導電層、前記第１導電層及び前記第２導電層上に積層される第２絶縁層及び前記第１導電層にビアを通じて連結され、前記第２絶縁層上に積層される第３導電層を備える。
【００２０】
前記第１導電層、前記第２導電層、前記第３導電層及び第２絶縁層はキャパシタを形成する。
【００２１】
前記技術的課題を達成するための本発明の他の実施例による半導体集積回路は、電気回路及びパワーパッドが表面に装着された半導体基板、前記半導体基板上に積層される絶縁層及び前記絶縁層上に積層され、前記パワーパッドにビアを通じて電圧を印加するバッテリーを備える。前記バッテリーは、太陽電池または自ら電圧を発生させる物質である。
【００２２】
前記技術的課題を達成するための本発明の他の実施例による半導体集積回路は、電気回路及びパワーパッドが表面に装着された半導体基板、前記半導体基板上に積層される絶縁層及び前記絶縁層上に積層され、外部から印加される電荷を保存した後、前記パワーパッドにビアを通じて電圧を印加するキャパシタを備える。
【００２３】
前記技術的課題を達成するための本発明の他の実施例による複数個の半導体集積回路を備える半導体システムにおいて前記半導体集積回路は、各々が自身のパワーパッドにビアを通じて電圧を印加する電圧発生装置を備え、前記電圧は、対応する前記半導体集積回路に適したレベルである。
【００２４】
前記電圧発生装置は、バッテリーまたは自ら電圧を発生させる物質でありうる。前記電圧発生装置は、外部から印加される電荷を保存した後、前記パワーパッドにビアを通じて電圧を印加するキャパシタまたは炭素ナノチューブでありうる。前記電圧発生装置に電荷を印加する電荷発生装置をさらに備えうる。
【００２５】
前記技術的課題を達成するための本発明の他の実施例による半導体集積回路の形成方法は、半導体基板に電気回路及びパワーパッドを形成する段階、前記電気回路及びパワーパッド上に絶縁層を形成する段階、前記パワーパッドのうち１つにビアを通じて連結する第１導電層を前記絶縁層上に形成する段階、前記パワーパッドのうち他の１つにビアを通じて連結され、前記第１導電層と分離される第２導電層を前記絶縁層上に形成する段階及び前記第１導電層及び前記第２導電層上に電圧を発生させるパワー発生層を形成する段階を備える。
【００２６】
前記技術的課題を達成するための本発明の他の実施例による半導体集積回路の形成方法は、半導体基板に電気回路及びパワーパッドを形成する段階、前記電気回路及びパワーパッド上に第１絶縁層を形成する段階、前記パワーパッドのうち１つにビアを通じて連結する第１導電層を前記第１絶縁層上に形成する段階、前記パワーパッドのうち他の１つにビアを通じて連結され、前記第１導電層と分離される第２導電層を前記第１絶縁層上に形成する段階、前記第１導電層及び前記第２導電層上に第２絶縁層を形成する段階及び前記第１導電層にビアを通じて連結する第３導電層を前記第２絶縁層上に形成する段階を備える。
【発明の効果】
【００２７】
本発明による半導体集積回路と半導体集積回路を備える半導体システム及び半導体集積回路の形成方法は、それぞれの半導体チップ上に独立した電圧発生装置が積層されることによって、それぞれの半導体チップの用途によって電圧発生装置の寿命を異ならせて半導体システムの体積を減らせる。
【発明を実施するための最良の形態】
【００２８】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照せねばならない。
【００２９】
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００３０】
図３は、本発明の実施例による半導体システムを示す図面である。
【００３１】
図３には、本発明の実施例による半導体システム３００を構成する複数個の半導体集積回路Ｓ＿ＩＣ１Ａ、Ｓ＿ＩＣ２Ａ、Ｓ＿ＩＣ３Ａが開示される。これら半導体集積回路Ｓ＿ＩＣ１Ａ、Ｓ＿ＩＣ２Ａ、Ｓ＿ＩＣ３Ａは、いずれも同じ構造を有するので、これらのうち、１つの半導体集積回路Ｓ＿ＩＣ１Ａの構造及び動作について説明する。
【００３２】
図３を参照すれば、本発明の実施例による半導体集積回路Ｓ＿ＩＣ１Ａは、電気回路（図示せず）及びパワーパッド（図示せず）が表面に装着された半導体基板、半導体基板上に積層される絶縁層（図示せず）及び絶縁層（図示せず）上に積層され、パワーパッド（図示せず）にビアを通じて電圧を印加するバッテリーＢ１を備える。半導体基板及び絶縁層を統合してＳ１で表示する。
【００３３】
ここで、バッテリーＢ１は、太陽電池であり得る。また、バッテリーＢ１は、太陽電池以外にも自ら電圧を発生させる物質でありうる。すなわち、本発明の実施例による半導体集積回路Ｓ＿ＩＣ１Ａは、既存の半導体チップ上に電圧を自ら発生させうる電圧発生装置が装着される。それにより、それぞれの半導体チップが共通された電圧発生装置を互いに共有しないので、それぞれの半導体チップの用途によって電圧発生装置の寿命を異ならせ得る。そして、それぞれの半導体チップのノイズ特性によって半導体システムのノイズ特性が制限される問題が解決されうる。
【００３４】
また、それぞれの半導体チップの上段に電圧発生装置が分散されるので、半導体システムの体積を減らし、さらに多くの半導体チップを半導体システムに集積しうる。図４を参照して図３の半導体集積回路Ｓ＿ＩＣ１Ａの構造及び動作をさらに具体的に説明する。
【００３５】
図４Ａないし図４Ｃは、図３の半導体集積回路の形成方法を説明する図面である。
【００３６】
図３及び図４Ａないし図４Ｃを参照すれば、半導体集積回路Ｓ＿ＩＣ１Ａは、電気回路４１及びパワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐが表面に装着された半導体基板ＳＵＢ、半導体基板ＳＵＢ上に積層される絶縁層Ｉ１、パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち１つにビアを通じて連結され、絶縁層Ｉ１上に積層される第１導電層Ｍ１、パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち他の１つにビアを通じて連結され、絶縁層Ｉ１上に積層され、第１導電層Ｍ１と分離される第２導電層Ｍ２及び第１導電層Ｍ１及び第２導電層Ｍ２上に積層され、電圧を発生させるパワー発生層Ｐを備える。
【００３７】
さらに具体的に、まず、半導体基板ＳＵＢに電気回路４１及びパワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐを形成する（図４Ａ参照）。
【００３８】
ここで、電気回路４１は、半導体集積回路Ｓ＿ＩＣ１Ａの機能を具現するロジック回路である。パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち１つは、電源電圧用パッドＶＣＣ＿Ｐであり、パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち他の１つは、接地されるパッドＧＮＤ＿Ｐである。
【００３９】
電気回路４１及びパワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐ上に絶縁層Ｉ１を形成する（図４Ａ参照）。絶縁層Ｉ１が形成された半導体集積回路Ｓ１は、一般的なチップと同一である。電源電圧用パッドＶＣＣ＿ＰにビアＶ１を通じて連結される第１導電層Ｍ１を絶縁層Ｉ１上に形成する（図４Ｂ参照）。第１導電層Ｍ１と第１導電層Ｍ１に連結されたビアＶ１は一体型配線をなす。
【００４０】
第１導電層Ｍ１とビアＶ１とが一体型配線をなすように絶縁層Ｉ１上にビアＶ１と第１導電層Ｍ１を形成する方法は、本発明の技術分野で当業者ならば理解できるので、その詳細な説明は省略する。
【００４１】
接地されるパッドＧＮＤ＿ＰにビアＶ２を通じて連結され、第１導電層Ｍ１と分離される第２導電層Ｍ２を絶縁層Ｉ１上に形成する（図４Ｂ参照）。第２導電層Ｍ２と第２導電層Ｍ２に連結されたビアＶ２は一体型配線をなす。
【００４２】
第２導電層Ｍ２とビアＶ２とが一体型配線をなすように絶縁層Ｉ１上にビアＶ２と第２導電層Ｍ２とを形成する方法は、本発明の技術分野で当業者ならば理解できるので、その詳細な説明を省略する。
【００４３】
第１導電層Ｍ１及び第２導電層Ｍ２は、導電性金属物質やこれに相応する物質であり得る。最後に、第１導電層Ｍ１及び第２導電層Ｍ２上に電圧を発生させるパワー発生層Ｐを形成する（図４Ｃ参照）。パワー発生層Ｐは、自ら電圧を発生させる物質であり得る。一例として、太陽電池のような物質でありうる。
【００４４】
すなわち、パワー発生層Ｐは、自ら電圧を発生させ、発生した電圧を第１導電層Ｍ１とビアＶ１とを通じて電源電圧用パッドＶＣＣ＿Ｐに印加する。電源電圧用パッドＶＣＣ＿Ｐに印加された電圧は、電気回路４１の動作に用いられる。パワー発生層Ｐと第１及び第２導電層Ｍ１、Ｍ２は、図３のバッテリーＢ１を形成する。
【００４５】
このような構造を有する半導体集積回路Ｓ＿ＩＣ１Ａは、半導体集積回路の機能によってパワー発生層Ｐの寿命を異ならせうる長所がある。
【００４６】
図５は、本発明の他の実施例による半導体システムを示す図面である。
【００４７】
図５には、本発明の他の実施例による半導体システム５００を構成する複数個の半導体集積回路Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂと半導体集積回路Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂに伝導性信号線ＥＣを通じて電荷を供給する電荷発生装置Ｃが開示される。
【００４８】
伝導性信号線ＥＣは、半導体システム５００の半導体集積回路Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂが装着されるマザーボード（図示せず）にパターニングされたＰＣＢであるか、これに相応する導電性伝送ラインでありうる。
【００４９】
図５の半導体システム５００を構成する半導体集積回路Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂは、図３の半導体集積回路Ｓ＿ＩＣ１Ａ、Ｓ＿ＩＣ２Ａ、Ｓ＿ＩＣ３Ａと異なって外部の電荷発生装置Ｃから電荷を供給される。すなわち、電荷を供給されて保存した後、電圧を発生させる。電荷発生装置Ｃは、自ら電荷を発生するか、または外部から入力される電荷を供給された後、伝送するあらゆる装置でありうる。例えば、携帯電話のようなモバイル機器を充電させる充電器であり得る。
【００５０】
半導体集積回路Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂは、いずれも同じ構造を有するので、これらのうち、１つの半導体集積回路Ｓ＿ＩＣ１Ｂの構造及び動作について説明される。
【００５１】
図５を参照すれば、本発明の他の実施例による半導体集積回路Ｓ＿ＩＣ１Ｂは、電気回路（図示せず）及びパワーパッド（図示せず）が表面に装着された半導体基板、前記半導体基板上に積層される絶縁層（図示せず）及び絶縁層（図示せず）上に積層され、外部から印加される電荷を保存した後、パワーパッド（図示せず）にビアを通じて電圧を印加するキャパシタ（ＣＡＰ１）を備える。半導体基板及び絶縁層を統合してＳ１で表示する。
【００５２】
本発明の他の実施例による半導体集積回路Ｓ＿ＩＣ１Ｂは、既存の半導体チップ上に外部から印加される電荷を保存した後、電圧を発生させる電圧供給器（例えば、電圧発生装置）が装着される。電圧発生装置の例として電圧発生装置は、キャパシタまたは炭素ナノチューブでありうる。
【００５３】
それぞれの半導体チップが互いに電圧発生装置を共有しないので、それぞれの半導体チップの用途によって電圧発生装置の寿命を異ならせ得る。そして、それぞれの半導体チップのノイズ特性によって半導体システムのノイズ特性が制限される問題が解決されうる。
【００５４】
また、それぞれの半導体チップの上段に電圧発生装置が分散されるので、半導体システムの体積を減らし、さらに多くの半導体チップを半導体システムに集積しうる。図６を参照して、図５の半導体集積回路Ｓ＿ＩＣ１Ｂの構造及び動作をさらに詳細に説明する。
【００５５】
図６Ａないし図６Ｃは、図５の半導体集積回路の形成方法を説明する図面である。
【００５６】
図５及び図６Ａないし図６Ｃを参照すれば、半導体集積回路Ｓ＿ＩＣ１Ｂは電気回路６１及びパワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐが表面に装着された半導体基板ＳＵＢ、半導体基板ＳＵＢ上に積層される第１絶縁層Ｉ１、パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち１つにビアを通じて連結され、第１絶縁層Ｉ１上に積層される第１導電層Ｍ１、パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち他の１つにビアを通じて連結され、第１絶縁層Ｉ１上に積層され、第１導電層Ｍ１と分離される第２導電層Ｍ２、第１導電層Ｍ１及び第２導電層Ｍ２上に積層される第２絶縁層Ｉ２及び第１導電層Ｍ１にビアＶ３を通じて連結され、第２絶縁層Ｉ２上に積層される第３導電層Ｍ３を備える。
【００５７】
さらに詳細に説明すれば、半導体基板ＳＵＢに電気回路６１及びパワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐを形成する（図６Ａ参照）。ここで、電気回路６１は、半導体集積回路Ｓ＿ＩＣ１Ｂの機能を具現するロジック回路である。パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち１つは電源電圧用パッドＶＣＣ＿Ｐであり、パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち他の１つは、接地されるパッドＧＮＤ＿Ｐである。
【００５８】
電気回路６１及びパワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐ上に第１絶縁層Ｉ１を形成する（図６Ａ参照）。第１絶縁層Ｉ１が形成された半導体集積回路Ｓ１は一般的なチップと同一である。パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち１つにビアＶ１を通じて連結される第１導電層Ｍ１を第１絶縁層Ｉ１上に形成する（図６Ｂ参照）。
【００５９】
第１導電層Ｍ１と第１導電層Ｍ１に連結されたビアＶ１は一体型配線をなす。第１導電層Ｍ１とビアＶ１とが一体型配線をなすように、第１絶縁層Ｉ１上にビアＶ１と第１導電層Ｍ１を形成する方法は、本発明の技術分野で当業者ならば理解きるので、その詳細な説明を省略する。
【００６０】
パワーパッドＶＣＣ＿Ｐ、ＧＮＤ＿Ｐのうち他の１つ（Ｖ２）にビアを通じて連結され、第１導電層Ｍ１と分離される第２導電層Ｍ２を第１絶縁層Ｉ１上に形成する（図６Ｂ参照）。第２導電層Ｍ２と第２導電層Ｍ２に連結されたビアＶ２は一体型配線をなす。
【００６１】
第２導電層Ｍ２とビアＶ２とが一体型配線をなすように第１絶縁層Ｉ１上にビアＶ２と第２導電層Ｍ２とを形成する方法は、本発明の技術分野で当業者ならば理解できるので、詳細な説明を省略する。
【００６２】
第１導電層Ｍ１及び第２導電層Ｍ２は、導電性金属物質やこれに相応する物質であり得る。図６Ｂに図示された段階までは、図４Ａ及び図４Ｂに示された半導体集積回路の形成方法と同一である。
【００６３】
第１導電層Ｍ１及び第２導電層Ｍ２上に第２絶縁層Ｉ２を形成する（図６Ｃ参照）。最後に、第１導電層Ｍ１にビアＶ３を通じて連結される第３導電層Ｍ３を第２絶縁層Ｉ２上に形成する（図６Ｃ参照）。
【００６４】
第３導電層Ｍ３と第３導電層Ｍ３に連結されたビアＶ３は一体型配線をなす。第３導電層Ｍ３とビアＶ３とが一体型配線をなすように、第２絶縁層Ｉ２上にビアＶ３と第３導電層Ｍ３とを形成する方法は、当業者ならば理解できるので、その詳細な説明を省略する。
【００６５】
第３導電層Ｍ３は、導電性金属物質やこれに相応する物質であり得る。
【００６６】
第１導電層Ｍ１、第２導電層Ｍ２、第３導電層Ｍ３及び第２絶縁層Ｉ２は、図５に示されたキャパシタＣＡＰ１を形成する。すなわち、第１導電層Ｍ１、第２導電層Ｍ２、第３導電層Ｍ３及び第２絶縁層Ｉ２は２つの帯電板とその間に絶縁物質を有するキャパシタと同じ構造となる。
【００６７】
したがって、キャパシタＣＡＰ１は、電荷発生装置Ｃから電荷を供給されて保存した後、電圧を発生させる。そして、発生された電圧を第１導電層Ｍ１とビアＶ１とを通じて電源電圧用パッドＶＣＣ＿Ｐに印加する。電源電圧用パッドＶＣＣ＿Ｐに印加された電圧は、電気回路６１の動作に利用される。
【００６８】
このような構造を有する半導体集積回路Ｓ＿ＩＣ１Ｂは、半導体集積回路の機能によってキャパシタＣＡＰ１に保存される電荷の量を調節することによって、電圧発生時間を調節しうる長所がある。
【００６９】
図７は、本発明の他の実施例による半導体集積回路を示す図面である。
【００７０】
図３及び図５には、それぞれの電圧発生装置Ｂ１、ＣＡＰ１を有する複数個の半導体集積回路Ｓ＿ＩＣ１Ａ、Ｓ＿ＩＣ２Ａ、Ｓ＿ＩＣ３Ａ、Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂが開示される。しかし、本発明の技術的思想は、図３及び図５に示された半導体集積回路Ｓ＿ＩＣ１Ａ、Ｓ＿ＩＣ２Ａ、Ｓ＿ＩＣ３Ａ、Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂに限定されない。
【００７１】
すなわち、本発明の技術的思想は、図７に示された半導体集積回路７００のように複数個の半導体チップＳ１、Ｓ２、Ｓ３、Ｓ４の上部に１つの電圧発生装置ＰＧを共通で積層する構造として具現されうる。
【００７２】
電圧発生装置ＰＧは、図３に示されたバッテリーＢ１、Ｂ２、Ｂ３や図５に示されたキャパシタＣＡＰ１、ＣＡＰ２、ＣＡＰ３のような物質であり、その機能も同一である。
【００７３】
図７の半導体集積回路７００は、図４または図６に示された方法と同じ方法によって形成され、当業者ならばその形成方法を理解できるので、その詳細な説明は省略する。
【００７４】
本発明の技術的思想は、図４、図５及び図７に示された実施例以外にも、メモリモジュール上に装着される複数個の半導体チップに対しても適切な変形によって適用されうる。
【００７５】
前述したように図面と明細書とで最適の実施例が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他実施例が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まるべきである。
【産業上の利用可能性】
【００７６】
本発明は、半導体システム及び半導体集積回路の形成に関連した技術分野に好適に適用されうる。
【図面の簡単な説明】
【００７７】
【図１】一般的な半導体システムの一例を示す図面である。
【図２】一般的な半導体システムの他の例を示す図面である。
【図３】本発明の実施例による半導体システムを示す図面である。
【図４Ａ】図３の半導体集積回路の形成方法を説明する図面である。
【図４Ｂ】図３の半導体集積回路の形成方法を説明する図面である。
【図４Ｃ】図３の半導体集積回路の形成方法を説明する図面である。
【図５】本発明の他の実施例による半導体システムを示す図面である。
【図６Ａ】図５の半導体集積回路の形成方法を説明する図面である。
【図６Ｂ】図５の半導体集積回路の形成方法を説明する図面である。
【図６Ｃ】図５の半導体集積回路の形成方法を説明する図面である。
【図７】本発明の他の実施例による半導体集積回路を示す図面である。
【符号の説明】
【００７８】
５００  半導体システム
Ｓ＿ＩＣ１Ｂ、Ｓ＿ＩＣ２Ｂ、Ｓ＿ＩＣ３Ｂ  半導体集積回路
ＥＣ  伝導性信号線
Ｃ  電荷発生装置
ＣＡＰ１、ＣＡＰ２、ＣＡＰ３  キャパシタ
Ｓ１、Ｓ２、Ｓ３  半導体チップ
【図１】
2006352136.tif 000003
【図２】
2006352136.tif 000004
【図３】
2006352136.tif 000005
【図４Ａ】
2006352136.tif 000006
【図４Ｂ】
2006352136.tif 000007
【図４Ｃ】
2006352136.tif 000008
【図５】
2006352136.tif 000009
【図６Ａ】
2006352136.tif 000010
【図６Ｂ】
2006352136.tif 000011
【図６Ｃ】
2006352136.tif 000012
【図７】
2006352136.tif 000013