(57)【要約】【課題】  本発明は、フォーマット変換装置に関し、ＨＤＴＶ、ＳＤＴＶによる各種テレビジョン標準方式のフォーマット変換処理を簡易な構成により実行することができるようにする。【解決手段】  本発明は、画素数、ライン数を変換処理した後、フィールド周波数の変換処理を実行するようにして、ＳＤＴＶ間のフォーマット変換では、画素数、ライン数の変換処理によりＳＤＴＶでは定義されていない中間フォーマットのビデオ信号を生成し、この中間フォーマットのビデオ信号のフィールド周波数を変換処理する。【選択図】        図１
2006352287.tif 000002
【特許請求の範囲】
【請求項１】
入力ビデオ信号の画素数、ライン数を変換処理する画素数、ライン数の変換回路と、
前記画素数、ライン数の変換処理回路で処理されたビデオ信号のフィールド周波数を変換処理して出力ビデオ信号を出力するフィールド周波数変換回路とを有し、
ＳＤＴＶ及びＨＤＴＶの間のフォーマット変換では、
前記画素数、ライン数の変換処理回路で前記入力ビデオ信号の画素数、ライン数を変換処理した後、前記フィールド周波数変換回路によりフィールド周波数を変換処理することにより、ＳＤＴＶ又はＨＤＴＶによる前記入力ビデオ信号をＨＤＴＶ又はＳＤＴＶによる前記出力ビデオ信号にフォーマット変換処理して出力し、
ＳＤＴＶにおけるフォーマット変換では、
前記画素数、ライン数の変換処理回路で前記入力ビデオ信号の画素数、ライン数を変換処理してＳＤＴＶによっては定義されていない中間フォーマットのビデオ信号を生成した後、前記フィールド周波数変換回路によりフィールド周波数を変換処理することにより、ＳＤＴＶによる前記入力ビデオ信号のフォーマットを、前記入力ビデオ信号とは異なるフォーマットのＳＤＴＶによる前記出力ビデオ信号にフォーマットに変換して出力する
ことを特徴とするフォーマット変換装置。
【請求項２】
前記画素数、ライン数の変換回路は、
ＨＤＴＶによるシリアルディジタルインターフェースにより前記入力ビデオ信号の画素数、ライン数を変換処理して出力し、
前記フィールド周波数変換回路は、
前記中間フォーマットによるビデオ信号を処理して出力する場合、有効画素数及び有効ライン数を制限して出力する
ことを特徴とする請求項１に記載のフォーマット変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォーマット変換装置に関し、ＨＤＴＶ、ＳＤＴＶによる各種テレビジョン標準方式のフォーマット変換に適用することができる。本発明は、画素数、ライン数を変換処理した後、フィールド周波数の変換処理を実行するようにして、ＳＤＴＶ間のフォーマット変換では、画素数、ライン数の変換処理によりＳＤＴＶでは定義されていない中間フォーマットのビデオ信号を生成し、この中間フォーマットのビデオ信号のフィールド周波数を変換処理することにより、ＨＤＴＶ、ＳＤＴＶによる各種テレビジョン標準方式のフォーマット変換処理を簡易な構成により実行することができるようにする。
【背景技術】
【０００２】
従来、ＨＤＴＶ、ＳＤＴＶのフォーマット変換装置に関して、例えば実開平５−９１０８４号公報等に、種々に工夫が提案されている。
【０００３】
ここでこのようなＨＤＴＶ、ＳＤＴＶ間のフォーマット変換では、入出力のビデオ信号に応じて、画素数、ライン数、フィールド周波数を変換する必要がある。これらのうちのフィールド周波数の変換は、動き補正の手法を適用して動きを滑らかにすることができ、この動き補正の手法を適用する場合には、構成が複雑になる。これに対して例えばライン数を２倍にする処理、ライン数を５２５本から１０８０本に変換する処理等の、フィールド周波数の変換を伴わない処理にあっては、２次元の信号処理であることから、動き補正によりフィールド周波数を変換する場合に比して構成を簡略化することができる。
【０００４】
ここでＳＤＴＶは、６２５／５０、５２５／５９．９４のフォーマットがある。６２５／５０は、ライン数６２５〔本〕、フィールド周波数５０〔Ｈｚ〕のフォーマットであり、５２５／５９．９４は、ライン数５２５〔本〕、フィールド周波数５９．９４〔Ｈｚ〕のフォーマットである。なお１ラインの画素数は、７２０画素である。
【０００５】
これに対してＨＤＴＶは、１０８０／５０、１０８０／５９．９４がある。ここで１０８０／５０は、ライン数１０８０〔本〕、フィールド周波数５０〔Ｈｚ〕のフォーマットであり、１０８０／５９．９４は、ライン数１０８０〔本〕、フィールド周波数５９．９４〔Ｈｚ〕のフォーマットである。なお１ラインの画素数は、１９２０画素である。
【０００６】
これにより従来のＨＤＴＶ、ＳＤＴＶ間のフォーマット変換に係るフォーマット変換装置では、これらＳＤＴＶ、ＨＤＴＶによる入力ビデオ信号、出力ビデオ信号のフォーマットに応じて、画素数、ライン数、フィールド周波数の変換処理を切り換えて、所望するフォーマットによりビデオ信号を出力する。
【０００７】
ところでこのようなＨＤＴＶ、ＳＤＴＶによる各種テレビジョン標準方式のフォーマット変換処理を簡易な構成により実行することができれば、便利であると考えられる。
【特許文献１】実開平５−９１０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は以上の点を考慮してなされたもので、ＨＤＴＶ、ＳＤＴＶにおける各種フォーマット変換処理を簡易な構成により実行することができるフォーマット変換装置を提案しようとするものである。
【課題を解決するための手段】
【０００９】
かかる課題を解決するため請求項１の発明においては、フォーマット変換装置に適用して、入力ビデオ信号の画素数、ライン数を変換処理する画素数、ライン数の変換回路と、前記画素数、ライン数の変換処理回路で処理されたビデオ信号のフィールド周波数を変換処理して出力ビデオ信号を出力するフィールド周波数変換回路とを有し、ＳＤＴＶ及びＨＤＴＶの間のフォーマット変換では、前記画素数、ライン数の変換処理回路で前記入力ビデオ信号の画素数、ライン数を変換処理した後、前記フィールド周波数変換回路によりフィールド周波数を変換処理することにより、ＳＤＴＶ又はＨＤＴＶによる前記入力ビデオ信号をＨＤＴＶ又はＳＤＴＶによる前記出力ビデオ信号にフォーマット変換処理して出力し、ＳＤＴＶにおけるフォーマット変換では、前記画素数、ライン数の変換処理回路で前記入力ビデオ信号の画素数、ライン数を変換処理してＳＤＴＶによっては定義されていない中間フォーマットのビデオ信号を生成した後、前記フィールド周波数変換回路によりフィールド周波数を変換処理することにより、ＳＤＴＶによる前記入力ビデオ信号のフォーマットを、前記入力ビデオ信号とは異なるフォーマットのＳＤＴＶによる前記出力ビデオ信号にフォーマットに変換して出力する。
【００１０】
また請求項２の発明は、請求項１の構成において、前記画素数、ライン数の変換回路は、ＨＤＴＶによるシリアルディジタルインターフェースにより前記入力ビデオ信号の画素数、ライン数を変換処理して出力し、前記フィールド周波数変換回路は、前記中間フォーマットによるビデオ信号を処理して出力する場合、有効画素数及び有効ライン数を制限して出力する。
【００１１】
請求項１の構成により、フォーマット変換装置に適用して、入力ビデオ信号の画素数、ライン数を変換処理する画素数、ライン数の変換回路と、前記画素数、ライン数の変換処理回路で処理されたビデオ信号のフィールド周波数を変換処理して出力ビデオ信号を出力するフィールド周波数変換回路とを有し、ＳＤＴＶ及びＨＤＴＶの間のフォーマット変換では、前記画素数、ライン数の変換処理回路で前記入力ビデオ信号の画素数、ライン数を変換処理した後、前記フィールド周波数変換回路によりフィールド周波数を変換処理することにより、ＳＤＴＶ又はＨＤＴＶによる前記入力ビデオ信号をＨＤＴＶ又はＳＤＴＶによる前記出力ビデオ信号にフォーマット変換処理して出力し、ＳＤＴＶにおけるフォーマット変換では、前記画素数、ライン数の変換処理回路で前記入力ビデオ信号の画素数、ライン数を変換処理してＳＤＴＶによっては定義されていない中間フォーマットのビデオ信号を生成した後、前記フィールド周波数変換回路によりフィールド周波数を変換処理することにより、ＳＤＴＶによる前記入力ビデオ信号のフォーマットを、前記入力ビデオ信号とは異なるフォーマットのＳＤＴＶによる前記出力ビデオ信号にフォーマットに変換して出力すれば、ＳＤＴＶ、ＨＤＴＶ間のフォーマット変換処理を実行するフォーマット変換装置において、ＳＤＴＶ間におけるフォーマット変換処理についても実行することができ、これによりＨＤＴＶ、ＳＤＴＶの各種フォーマットを簡易な構成によりフォーマット変換処理することができる。
【００１２】
また請求項２の構成により、請求項１の構成において、前記画素数、ライン数の変換回路は、ＨＤＴＶによるシリアルディジタルインターフェースにより前記入力ビデオ信号の画素数、ライン数を変換処理して出力し、前記フィールド周波数変換回路は、前記中間フォーマットによるビデオ信号を処理して出力する場合、有効画素数及び有効ライン数を制限して出力すれば、ＨＤＴＶ、ＳＤＴＶの各種フォーマットでフォーマット変換処理する場合に、フィールド周波数変換回路では、ＨＤＴＶ、ＳＤＴＶとでフィールド周波数の変換処理を同一に実行することができ、これにより構成を簡略化することができる。
【発明の効果】
【００１３】
本発明によれば、ＨＤＴＶ、ＳＤＴＶによる各種テレビジョン標準方式のフォーマット変換処理を簡易な構成により実行することができる。
【発明を実施するための最良の形態】
【００１４】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１５】
（１）実施例の構成
図１は、本発明の実施例１に係るフォーマット変換装置を示すブロック図である。このフォーマット変換装置１では、それぞれテレビジョン標準方式変換装置であるＨＤＴＶアップダウンコンバータ２、ＨＤＴＶコンバータ３を直列に接続して形成される。なおここでテレビジョン標準方式変換装置は、ＳＤＴＶ、ＨＤＴＶフォーマットにより定義された標準のビデオ信号を入出力可能なフォーマット変換装置である。
【００１６】
このフォーマット変換装置１において、ＨＤＴＶアップダウンコンバータ２は、それぞれＨＤＴＶ、ＳＤＴＶによるシリアルディジタルインターフェース（ＳＤＩ：Serial Digital Interface）により入力ビデオ信号Ｓ１を入力し、図示しないコントローラによる設定に応じて、ライン数変換回路２Ａ、画素数変換回路２Ｂによりディジタルビデオ信号Ｓ１のライン数、画素数を変換して出力する。
【００１７】
この処理において、ＨＤＴＶアップダウンコンバータ２は、このフォーマット変換装置１からの出力に供する出力ビデオ信号Ｓ２のフォーマットに応じたフォーマットにより、ビデオ信号Ｓ３を処理して出力する。すなわち入力ビデオ信号Ｓ１がＳＤＴＶフォーマットによるビデオ信号であって、出力ビデオ信号Ｓ２が入力ビデオ信号Ｓ１とはフォーマットの異なるＳＤＴＶフォーマットによるビデオ信号の場合、ＳＤＴＶフォーマット、ＨＤＴＶフォーマットの何れでも定義されていない中間フォーマットによりビデオ信号Ｓ２を出力する。またこれ以外の場合には、ＳＤＴＶフォーマット又はＨＤＴＶフォーマットにより出力する。
【００１８】
すなわち図２に示すように、入力ビデオ信号Ｓ１が６２５／５０であり、出力ビデオ信号Ｓ２が、１０８０／５９．９４又は１０８０／５０の場合、１０８０／５０によりビデオ信号Ｓ３を出力する。また入力ビデオ信号Ｓ１が５２５／５９．９４であり、出力ビデオ信号Ｓ２が、１０８０／５９．９４又は１０８０／５０の場合、１０８０／５９．９４によりビデオ信号Ｓ３を出力する。これに対して入力ビデオ信号Ｓ１が６２５／５０であり、出力ビデオ信号Ｓ２が、５２５／５９．９４の場合、ライン数のみ変換処理して５２５／５０の中間フォーマットによりビデオ信号Ｓ３を出力し、入力ビデオ信号Ｓ１が５２５／５９．９４であり、出力ビデオ信号Ｓ２が６２５／５０の場合、ライン数のみ変換処理して６２５／５９．９４の中間フォーマットによりビデオ信号Ｓ３を出力する。
【００１９】
これらとは逆に、入力ビデオ信号Ｓ１が１０８０／５９．９４の場合であって、出力ビデオ信号Ｓ２が、６２５／５０又は５２５／５９．９４の場合、６２５／５０又は５２５／５０によりビデオ信号Ｓ３を出力し、入力ビデオ信号Ｓ１が１０８０／５０の場合であって、出力ビデオ信号Ｓ２が、６２５／５０又は５２５／５９．９４の場合、６２５／５０又は５２５／５０によりビデオ信号Ｓ３を出力する。なお入力ビデオ信号Ｓ１が１０８０／５９．９４の場合であって、出力ビデオ信号Ｓ２が１０８０／５０の場合、又はこれとは逆に入力ビデオ信号Ｓ１が１０８０／５０の場合であって、出力ビデオ信号Ｓ２が１０８０／５９．９４の場合、後述するＨＤＴＶコンバータ３に入力信号Ｓ１を入力して処理する。
【００２０】
この処理において、ＨＤＴＶアップダウンコンバータ２は、周波数の高い側のフォーマットであるＨＤＴＶフォーマットによるシリアルディジタルインターフェースにより処理結果のビデオ信号Ｓ３を出力する。これにより中間フォーマットによりビデオ信号Ｓ３を出力する場合、さらにはＨＤＴＶフォーマットの入力ビデオ信号Ｓ１をＳＤＴＶフォーマットにより出力する場合、図３（Ａ）に示すように、ＨＤＴＶフォーマットによる１ライン１９２０画素において、先頭側に有効な画像データを設定して残りにダミーデータを設定した先詰めにより１ライン７２０画素の画像データを出力する。また図３（Ｂ）に示すようにＨＤＴＶフォーマットによる５４０ラインのうちの先頭側に図３（Ａ）について上述した有効な画像データによるラインを設定して残りにダミーデータのみによるラインを設定した先詰めにより２８０ラインの画像データを送出する。
【００２１】
ＨＤＴＶコンバータ３は、図示しないコントローラによる設定に応じて、ビデオ信号Ｓ３のフィールド周波数を内蔵のフィールド数変換回路３Ａにより変換して出力する。
【００２２】
すなわち図４に示すように、入力ビデオ信号Ｓ１が６２５／５０であり、出力ビデオ信号Ｓ２が１０８０／５９．９４の場合、１０８０／５０により入力されるビデオ信号Ｓ３のフィールド周波数を変換して１０８０／５９．９４により出力するのに対し、入力ビデオ信号Ｓ１が６２５／５０であり、出力ビデオ信号Ｓ２が１０８０／５０の場合、入力されるビデオ信号Ｓ３を何ら処理することなく１０８０／５０により出力する。また入力ビデオ信号Ｓ１が５２５／５９．９４であり、出力ビデオ信号Ｓ２が１０８０／５９．９４の場合、１０８０／５９．９４により入力されるビデオ信号Ｓ３を何ら処理することなく１０８０／５９．９４により出力するのに対し、入力ビデオ信号Ｓ１が５２５／５９．９４であり、出力ビデオ信号Ｓ２が１０８０／５０の場合、１０８０／５９．９４により入力されるビデオ信号Ｓ３のフィールド周波数を変換して１０８０／５０により出力する。
【００２３】
これに対して入力ビデオ信号Ｓ１が６２５／５０であり、出力ビデオ信号Ｓ２が、５２５／５９．９４の場合、５２５／５０の中間フォーマットにより入力されるビデオ信号Ｓ３のフィールド周波数を変換して５２５／５９．９４により出力する。また入力ビデオ信号Ｓ１が５２５／５９．９４であり、出力ビデオ信号Ｓ２が６２５／５０の場合、６２５／５９．９４の中間フォーマットにより入力されるビデオ信号のフィールド周波数を変換して６２５／５０により出力する。
【００２４】
またこれらとは逆に、入力ビデオ信号Ｓ１が１０８０／５９．９４の場合であって、出力ビデオ信号Ｓ２が６２５／５０の場合、６２５／５０により入力されるビデオ信号Ｓ３を何ら処理することなく６２５／５０により出力するのに対し、入力ビデオ信号Ｓ１が１０８０／５９．９４の場合であって、出力ビデオ信号Ｓ２が５２５／５９．９４の場合、５２５／５０により入力されるビデオ信号Ｓ３のフィールド周波数を変換して５２５／５９．９４により出力する。
【００２５】
また入力ビデオ信号Ｓ１が１０８０／５９．９４の場合であって、出力ビデオ信号Ｓ２が１０８０／５０の場合、又はこれとは逆に入力ビデオ信号Ｓ１が１０８０／５０の場合であって、出力ビデオ信号Ｓ２が１０８０／５９．９４の場合、これらの入力ビデオ信号Ｓ１を直接入力すると共にフィールド周波数を変換して出力する。
【００２６】
これらの処理において、ＨＤＴＶコンバータ３は、ＨＤＴＶによるフォーマットにより出力ビデオ信号Ｓ２を出力する場合、フィールド数変換回路３Ａの出力信号を直接ＨＤＴＶフォーマットによるシリアルディジタルインターフェースにより出力する。これに対してＳＤＴＶによるフォーマットにより出力ビデオ信号Ｓ２を出力する場合、バッファメモリ３Ｂを介して図４について上述した有効な画像データを選択し、時間軸伸長して出力する。なおこの時間軸伸長の処理によりサンプリング周波数７４．２５〔ＭＨｚ〕による画像データをダミーデータの間引きによりサンプリング周波数１３．５〔ＭＨｚ〕により出力して、ＨＤＴＶフォーマットの構成により一連の処理を実行したビデオ信号Ｓ２を、ＳＤＴＶフォーマットにより出力することができる。これによりＨＤＴＶコンバータ３は、中間フォーマットによるビデオ信号を処理する場合、有効ライン数及び有効画素数を制限して出力する。
【００２７】
このフォーマット変換装置１では、このような入力ビデオ信号Ｓ１を出力ビデオ信号Ｓ２にフォーマット変換処理する動作が、ＨＤＴＶアップダウンコンバータ２、ＨＤＴＶコンバータ３で同一のフォーマットモード制御信号により設定される。
【００２８】
（２）実施例の動作
以上の構成において、このフォーマット変換装置１では、ＳＤＴＶによる入力ビデオ信号Ｓ１をフォーマットに変換してＨＤＴＶによる出力ビデオ信号Ｓ２により出力する場合、図４に示すように、入力ビデオ信号Ｓ１が６２５／５０の場合、ＨＤＴＶアップダウンコンバータ２により画素数、ライン数が変換処理されて、１０８０／５０によりＨＤＴＶコンバータ３に入力され、このＨＤＴＶコンバータ３で何ら処理されることなく出力されることにより１０８０／５０により出力される。またＨＤＴＶコンバータ３でフィールド周波数が変換処理されて１０８０／５９．９４により出力される。
【００２９】
これに対して入力ビデオ信号Ｓ１が５２５／５９．９４の場合、ＨＤＴＶアップダウンコンバータ２により画素数、ライン数が変換処理されて、１０８０／５９．９４によりＨＤＴＶコンバータ３に入力され、このＨＤＴＶコンバータ３で何ら処理されることなく出力されることにより１０８０／５９．９４により出力される。またＨＤＴＶコンバータ３でフィールド周波数が変換処理されて１０８０／５０により出力される。
【００３０】
またＨＤＴＶによる入力ビデオ信号Ｓ１をフォーマットに変換してＳＤＴＶによる出力ビデオ信号Ｓ２により出力する場合、これらとは逆の処理が実行される。これらによりＨＤＴＶ及びＳＤＴＶ間のフォーマット変換処理を実行することができる。
【００３１】
しかしながらこのような単なるテレビジョン標準方式変換装置によるＨＤＴＶアップダウンコンバータ２、ＨＤＴＶコンバータ３の組み合わせによっては、５２５／５９．９４と６２５／５０との間のフォーマット変換が困難になる。
【００３２】
このためこの実施例では、入力ビデオ信号Ｓ１が６２５／５０の場合であって、この入力ビデオ信号Ｓ１を５２５／５９．９４にフォーマット変換処理する場合（図３及び図４）、ＨＤＴＶアップダウンコンバータ２からいわゆる先詰めにより６２５／５０の中間フォーマットによるビデオ信号Ｓ３を出力し、このビデオ信号のフィールド周波数がＨＤＴＶコンバータ３により変換処理されて５２５／５９．９４により出力される。
【００３３】
またこれとは逆に、入力ビデオ信号Ｓ１が５２５／５９．９４の場合であって、この入力ビデオ信号Ｓ１を６２５／５０に処理する場合、ＨＤＴＶアップダウンコンバータ２からいわゆる先詰めにより６２５／５９．９４の中間フォーマットによるビデオ信号Ｓ３を出力し、このビデオ信号のフィールド周波数がＨＤＴＶコンバータ３により変換処理されて６２５／５０により出力される。
【００３４】
これによりこのフォーマット変換装置１では、ＨＤＴＶアップダウンコンバータ２、ＨＤＴＶコンバータ３の動作の切替えにより、５２５／５９．９４と６２５／５０との間のフォーマット変換を実行することができる。
【００３５】
このような５２５／５９．９４と６２５／５０との間のフォーマット変換において、このフォーマット変換装置１では、ＨＤＴＶアップダウンコンバータ２からＨＤＴＶフォーマットによるシリアルディジタルインターフェースによりビデオ信号Ｓ３を出力するようにして、中間フォーマットによる場合、ダミーデータを用いたいわゆる先詰めにより有効な画像データをＨＤＴＶコンバータ３に伝送し、このＨＤＴＶコンバータ３により処理の後に、有効ライン数及び有効画素数が制限されて時間軸伸長されて出力される。
【００３６】
これによりＨＤＴＶアップダウンコンバータ２、ＨＤＴＶコンバータ３にあっては、それぞれ独立して画素数及びライン数の変換処理、フィールド周波数の変換処理を実行する簡易な処理により、５２５／５９．９４と６２５／５０との間のフォーマット変換を実行することができ、その分、全体の構成を簡略化することができる。
【００３７】
またＨＤＴＶアップダウンコンバータ２、ＨＤＴＶコンバータ３間のインターフェースにＨＤＴＶによるシリアルディジタルインターフェースを適用したことにより、このようにＨＤＴＶコンバータ３側で有効ライン数及び有効画素数を制限して簡易な構成によりＳＤＴＶのフォーマット変換処理を実行することができる。
【００３８】
しかしてこれらの制御に関して、このフォーマット変換装置１ではＨＤＴＶアップダウンコンバータ２、ＨＤＴＶコンバータ３の間で、出力ビデオ信号Ｓ２のフォーマットの指示するフォーマットモード制御信号が共通化され、これにより簡易な制御により全体の動作を制御することができる。
【００３９】
（３）実施例の効果
以上の構成によれば、画素数、ライン数を変換処理した後、フィールド周波数の変換処理を実行するようにして、ＳＤＴＶ間のフォーマット変換では、画素数、ライン数の変換処理によりＳＤＴＶでは定義されていない中間フォーマットのビデオ信号を生成し、この中間フォーマットのビデオ信号のフィールド周波数を変換処理することにより、ＨＤＴＶ、ＳＤＴＶによる各種テレビジョン標準方式のフォーマット変換処理を簡易な構成により実行することができる。
【００４０】
またこのとき画素数、ライン数を変換処理したビデオ信号をＨＤＴＶによるシリアルディジタルインターフェースにより出力するようにして、中間フォーマットによるビデオ信号の処理においては、有効ライン数及び有効画素数を制限して処理することにより、簡易な構成で各種のフォーマット変換処理を実行することができる。
【実施例２】
【００４１】
なお上述の実施例においては、中間フォーマットにおいて、いわゆる先詰めにより有効な画像データを伝送する場合について述べたが、本発明はこれに限らず、ダミーデータを先に設定した後詰めにより有効な画像データを伝送する場合等、要は、ＨＤＴＶフォーマットによるシリアルディジタルインターフェースにより中間フォーマットのビデオ信号を伝送する場合に、種々の方式により有効画素数、有効ライン数を制限して伝送するようにして上述の実施例と同様の効果を得ることができる。
【産業上の利用可能性】
【００４２】
本発明は、フォーマット変換装置に関し、ＨＤＴＶ、ＳＤＴＶによる各種テレビジョン標準方式のフォーマット変換に適用することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例に係るフォーマット変換装置を示すブロック図である。
【図２】図１のフォーマット変換装置における中間フォーマットによるビデオ信号の伝送の説明に供する略線図である。
【図３】図１のフォーマット変換装置におけるフォーマット変換処理の説明に供する模式図である。
【図４】中間フォーマットを考慮しない場合の説明に供する略線図である。
【符号の説明】
【００４４】
１……フォーマット変換装置、２……ＨＤＴＶアップダウンコンバータ、３……ＨＤＴＶコンバータ、３Ｂ……バッファメモリ
【図１】
2006352287.tif 000003
【図２】
2006352287.tif 000004
【図３】
2006352287.tif 000005
【図４】
2006352287.tif 000006