(57)【要約】      （修正有）【課題】改善された半導体装置性能のためのシステム及び方法の提供。【解決手段】接続バンプの近接及び／又は密度及び／又は動作により引き起こされるインピーダンスばらつきを減ずるための導電体を構成するための改良された半導体システム及び方法である。本発明は半導体装置に何らの機能も付加しないインピーダンス減少導電性要素を付加することを含む。付加される要素は疎接続バンプ密度領域内に配置される。インピーダンス減少導電性要素は、機能的金属線相互間に付加された金属線を含み得る。隣接する動作線間への配置は様々である。インピーダンス減少導電性要素は、導電層の任意の１つまたは組み合わせに対して付加され得、付加される要素は、機能的な要素の任意の１つまたは組み合わせに作用し得る。付加される要素は、電気的に動的で半導体装置の動作に応答してもよい。また、接続バンプ密度を決定するための自動化され得る方法。【選択図】なし【特許請求の範囲】
【請求項１】
少なくとも１つの機能的導電体と、
前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減ずるように構成された少なくとも１つのインピーダンス減少導電体と、
を具備する、インピーダンスのばらつきを減少するように構成された半導体装置。
【請求項２】
前記少なくとも１つの機能的導電体が、電位を保持するように構成されている、請求項１に記載の半導体装置。
【請求項３】
前記少なくとも１つの機能的導電体が、複数の機能的金属線を具備する、請求項２に記載の半導体装置。
【請求項４】
前記少なくとも１つのインピーダンス減少導電体が複数のインピーダンス減少導電体を具備し、
前記複数のインピーダンス減少導電体が、前記半導体装置全体に亘って均等に分布していない、
請求項３に記載の半導体装置。
【請求項５】
複数の接続バンプと、
ある密度の接続バンプを具備する少なくとも１つの密領域と、
前記密領域内の前記接続バンプの前記密度より少ない密度の接続バンプを具備する少なくとも１つの疎領域と、
を具備し、
インピーダンス減少導電体が、少なくとも１つの疎領域内に配置される、請求項４に記載の半導体装置。
【請求項６】
前記複数のインピーダンス減少導電体の少なくとも１つが、電位を保持するように構成される、請求項５に記載の半導体装置。
【請求項７】
前記複数のインピーダンス減少導電体が、インピーダンス減少金属線を具備し、
前記インピーダンス減少金属線が機能的金属線の横に且つ実質的に平行に配置される、
請求項６に記載の半導体装置。
【請求項８】
インピーダンス減少金属線のそれぞれが、対応する機能的金属線を有し、
インピーダンス減少金属線のそれぞれが、対応する機能的金属線の横方向の縁と実質的に同じ横方向の縁を有する、
請求項７に記載の半導体装置。
【請求項９】
インピーダンス減少金属線のそれぞれが、対応する機能的金属線と実質的に一体化している、請求項８に記載の半導体装置。
【請求項１０】
インピーダンス減少金属線が、隣接する機能的金属線に対して実質的に１／２ピッチで配置されている、請求項７に記載の半導体装置。
【請求項１１】
インピーダンス減少金属線が、隣接する機能的金属線に対して実質的に１／４ピッチで配置されている、請求項７に記載の半導体装置。
【請求項１２】
前記半導体装置が、約９０ｎｍ未満の最小ハーフピッチが可能なプロセス技術を用いて製造される、請求項７に記載の半導体装置。
【請求項１３】
前記半導体装置が、マルチコアマイクロプロセッサを具備する、請求項７に記載の半導体装置。
【請求項１４】
前記半導体装置が、１ＧＨｚを超える周波数で動作する、請求項７に記載の半導体装置。
【請求項１５】
電位を保持するように構成された少なくとも１つの接続バンプを具備する複数の接続バンプと、
ある密度の接続バンプを具備する密領域と、
前記密領域内の接続バンプの前記密度未満の密度の接続バンプを具備する疎領域と、
電位を保持するように構成された少なくとも１つの機能的金属線を具備する複数の機能的金属線と、
少なくとも１つの機能的金属線におけるインピーダンスばらつきを減少するように構成された複数のインピーダンス減少導電体と、
を具備する、インピーダンスばらつきを減ずるように構成された半導体装置。
【請求項１６】
前記半導体装置が、９０ｎｍ未満の最小ハーフピッチが可能なプロセス技術を用いて製造される、請求項１５に記載の半導体装置。
【請求項１７】
前記半導体装置が、マルチコアマイクロプロセッサを具備する、請求項１５に記載の半導体装置。
【請求項１８】
前記半導体装置が、１ＧＨｚを超える周波数で動作する、請求項１５に記載の半導体装置。
【請求項１９】
前記インピーダンス減少導電体が、隣接する機能的金属線と実質的に平行で実質的に前記疎領域内に配置されたインピーダンス減少金属線を具備する、請求項１５に記載の半導体装置。
【請求項２０】
インピーダンス減少金属線のそれぞれが、対応する隣接の機能的金属線から実質的に等距離で配置される、請求項１９に記載の半導体装置。
【請求項２１】
インピーダンス減少導電体のそれぞれが、対応する機能的金属線と実質的に一体化されている、請求項２０に記載の半導体装置。
【請求項２２】
少なくとも１つの機能的導電体を形成し、
前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減少するように構成された少なくとも１つのインピーダンス減少導電体を形成する、
ことを具備する、半導体装置内でインピーダンスのばらつきを減ずるための方法。
【請求項２３】
前記少なくとも１つの機能的導電体を形成することが、複数の機能的金属線を形成することを具備し、
前記少なくとも１つのインピーダンス減少導電体が、前記複数の機能的金属線の少なくとも１つのインピーダンスを減ずるように構成されている、
請求項２２に記載の方法。
【請求項２４】
前記複数の機能的金属線の少なくとも幾つかを含んだマイクロプロセッサを形成することをさらに具備し、
前記マイクロプロセッサが、１ＧＨｚを超える周波数で動作するように構成されている、
請求項２３に記載の方法。
【請求項２５】
前記マイクロプロセッサを形成することが、複数のコアを形成することをさらに具備する、請求項２４に記載の方法。
【請求項２６】
前記マイクロプロセッサを形成することが、約９０ｎｍ未満の最小ハーフピッチが可能なプロセス技術で前記マイクロプロセッサを製造することをさらに具備する、請求項２５に記載の方法。
【請求項２７】
前記少なくとも１つのインピーダンス減少導電体を形成することが、複数のインピーダンス減少導電体を形成することを具備し、
前記複数のインピーダンス減少導電体が、前記半導体装置全体に亘って均等に分布していない、
請求項２６に記載の方法。
【請求項２８】
前記半導体装置全体に亘って均等に分布していない接続バンプを形成することをさらに具備する、請求項２７に記載の方法。
【請求項２９】
ある密度の接続バンプを有する少なくとも１つの密領域を形成し、
前記密領域内の接続バンプの前記密度未満の密度の接続バンプを有する少なくとも１つの疎領域を形成する、
ことをさらに具備し、
インピーダンス減少導電体を形成することが、インピーダンス減少導電体を配置することを具備し、
インピーダンス減少導電体のそれぞれが、対応する疎領域の実質的に中に配置される、
請求項２８に記載の方法。
【請求項３０】
前記複数のインピーダンス減少導電体を形成することが、インピーダンス減少金属線を形成することを具備し、
前記インピーダンス減少金属線を形成することが、前記インピーダンス減少金属線を隣接する機能的金属線の横に且つ実質的に平行に配置することを具備する、
請求項２９に記載の方法。
【請求項３１】
前記インピーダンス減少金属線を形成することが、少なくとも１つのインピーダンス減少金属線を、対応する機能的金属線に対して実質的に１／２ピッチで配置することを具備する、請求項３０に記載の方法。
【請求項３２】
前記インピーダンス減少金属線を形成することが、少なくとも１つのインピーダンス減少金属線を、対応する機能的金属線に対して実質的に１／４ピッチで配置することを具備する、請求項３０に記載の方法。
【請求項３３】
前記インピーダンス減少金属線を形成することが、
インピーダンス減少金属線のそれぞれに対して対応する機能的金属線を形成し、
インピーダンス減少金属線の横方向の縁が対応する機能的金属線の横方向の縁と実質的に一致するようにインピーダンス減少金属線のそれぞれを配置する、
ことを具備する、請求項３０に記載の方法。
【請求項３４】
インピーダンス減少金属線を形成することが、インピーダンス減少金属線のそれぞれを対応する機能的金属線と実質的に一体化することを具備する請求項３３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して集積回路内で導電体を構成するためのシステムおよび方法に関する。より具体的には、半導体装置上の接続バンプによって引き起こされる、金属電源線内でのインピーダンスばらつきを減ずることによって安定した半導体装置電源ネットワークを提供することに関する。
【背景技術】
【０００２】
より速くより小さいマイクロ電子装置に対する要求は、マイクロ電子アーキテクチャの継続的な微細化を促進している。このようなマイクロ電子アーキテクチャは、半導体装置の電子回路を構成する。半導体装置は、層を付加し、この層の一部を選択的に除去することによってシリコンウェハ上に作製される。半導体装置の数々の要素（feature）は、この選択的に除去するプロセスを介して作り出される。製造プロセスが終了すると、シリコンウェハは個別のダイへと切り分けられる。各ダイは、少なくとも１つの完成した半導体装置を含んでいる。
【０００３】
各ダイは、通常は、例えば携帯電話のような電子装置内に直接集積されない。通常は、ダイは、初めに、パッケージ化される。したがって、半導体装置は、半導体装置をそれぞれのパッケージに電気的に接続する機能を有する接続バンプを含み得る。一旦これらの接続バンプが半導体装置をパッケージに接続すると、パッケージ化された半導体装置は電子装置に挿入され、電子装置がこれを使用することができる。
【０００４】
半導体装置を構成する層に含まれるのは、例えば金属線等の、少なくとも１つの導電体層である。金属線が半導体装置内で用いられて集積回路の素子を接続し得る。例えば、金属線は、ロジックゲートへ、またはロジックゲートから電流を運搬し得る。また、半導体装置のための電源ネットワークは、金属線を含み得る。マイクロ電子装置アーキテクチャの絶え間ない微細化によって、最良の半導体装置の動作は、各半導体の特性の最良の性能に依存する。したがって、金属線の安定した機能性が半導体装置の最良の機能性に寄与する。しかしながら、半導体装置をパッケージに電気的に接続する接続バンプは、半導体装置の性能に影響し得る。具体的には、半導体装置の導電性の装置要素のインピーダンスは、接続バンプの存在および（または）動作によって影響される可能性がある。例えば、高い接続バンプ密度の領域を通過する金属線は、より少ない接続バンプ密度の領域を通過する同様の金属線のインピーダンスと大きく異なるインピーダンスを有し得る。線のインピーダンスが変化することが半導体装置の性能に悪影響を与え得るので、線のインピーダンス中のこのようなばらつきを減ずることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、半導体装置を構成する改善された方法、改善された半導体装置に対する要求が存在する。
【課題を解決するための手段】
【０００６】
改良された半導体装置を製造するための方法および装置が開示される。具体的には、接続バンプの存在による引き起こされる線インピーダンスのばらつきが、接続バンプの密度に応じてインピーダンスを減少させる金属線を構成することによって減ぜられ得る。
【０００７】
本発明は、半導体装置に関し、より具体的には半導体装置の封止の完了に用いられる接続バンプを有する半導体装置に導電体を付加することに関する。提示されるのは、接続バンプの近接および（または）密度および（または）動作により引き起こされるインピーダンスばらつきを減ずるための導電体を構成するための改良された半導体システムおよび方法である。本発明は、半導体装置に何らの付加的な機能を加え得ないインピーダンス減少導電性要素を付加することを含む。この付加される要素は、接続バンプの密度が疎な領域に配置される。インピーダンス減少導電性要素は、機能的金属線間に、実施形態ごとに異なる配置で隣接する機能的金属線間に配置される。インピーダンス減少導電性要素は、任意の１つの導電層またはこれの組み合わせに対して付加され得、付加される要素は、機能的な要素の１つまたはこれの組み合わせに対して作用し得る。また、付加される要素は、電気的に動作的でまた半導体装置の動作に応答しても良い。また、提示されるのは、自動化され得る、接続バンプの密度を決定するための方法である。
【０００８】
一実施形態における、少なくとも１つの機能的導電体と、この少なくとも１つの機能的導電体のインピーダンスばらつきを減ずるための少なくとも１つのインピーダンス減少導電体を有する半導体装置。この少なくとも１つの機能的導電体は、電位を保持するように構成されている。機能的導電体は、機能的金属線を含み得、インピーダンス減少導電体は、インピーダンス減少金属線を含み得る。この装置は、接続バンプを含み得、インピーダンス減少金属線は、接続バンプが疎に分布しているところに配置され得る。
【０００９】
他の実施形態における、少なくとも１つが電位を保持するように構成された複数の接続バンプを有する半導体装置。この接続バンプは、ある領域では疎に配置され、他の領域では密に配置される。この半導体装置は、少なくとも１つが電位を保持する少なくとも１つの接続バンプと接続される複数の機能的金属線を含む。最後に、この半導体装置は、少なくとも１つの機能的金属線のインピーダンスばらつきを減ずるように構成された複数のインピーダンス減少金属線も含む。この実施形態では、インピーダンス減少金属線は、実質的に疎領域内で隣の機能的金属線と平行に配置され得る。各インピーダンス減少金属線は、対応する機能的金属線から等距離の位置にある。
【００１０】
一実施形態における、少なくとも１つの機能的導電体を形成し、この少なくとも１つの機能的導電体のインピーダンスばらつきを減ずるように構成された少なくとも１つのインピーダンス減少導電体を形成することを含む、半導体装置でのインピーダンスばらつきを減ずる方法。この実施形態では、導電体を形成することが金属線を形成することを含む。この実施形態は、また、接続バンプを形成することを含む。インピーダンス減少金属線および接続バンプは、半導体装置全体に亘って等しく分布していなくて良く、それぞれの分布は、反対の関係とされていても良い。また、インピーダンス減少線は、対応する機能的金属線を有するように形成される。
【００１１】
本発明の技術的な利点は、電源ネットワークを安定化させる能力である。例えば、Ｉ／Ｏおよび電源接続のための接続バンプを用いる半導体装置は、半導体装置の大部分に亘って接続バンプを有し得る。しかしながら、何らかの制限によって、半導体装置の全ての領域において接続バンプを配置することが妨げられる。このような電力バンプがより疎な密度の領域では、一般に、半導体装置の動作中に電力がより大きく変動し、このような電力変動は、半導体装置の誤動作に繋がる。
【００１２】
この発明は、インピーダンスに影響を与え得る動作特性または半導体の要素を考慮して金属線のインピーダンスを標準化する能力を提供する。このような平等化された線インピーダンスは、半導体装置の機能に影響し得る過剰な電圧降下を減ずる。例えば、論理ゲート動作および（または）装置のタイミングは、過剰な電圧降下によって影響され得る。そこで、過剰な電力変動が、この発明を用いることによって除去され得る。
【００１３】
本発明のこれらの、または他の側面は、以下の記載および添付の図面とともに熟考することによってより良く認識および理解される。以下の記載は、本発明の様々な実施形態およびこれらの多数の具体例を指しているが、例として提示されており、限定として提示されない。多くの置換、変更、付加、または配置換えが、本発明の範疇内でなされ得、本発明は、このような置換、変更、付加、または配置換えの全てを含む。
【発明を実施するための最良の形態】
【００１４】
添付され且つ本明細書の一部を構成する図面は、本発明のある側面を描写するために含まれている。本発明とともに提供される本発明のより明確な印象、およびシステムの要素および動作は、図面に描かれている例示的であるが故に非限定的な実施形態を参照することによってより容易に明らかになるであろう。図面において、同一の参照符号は、同じ要素を指す。図面に描かれている特徴は、必ずしもスケール通りに描かれていない。
【００１５】
本発明、および本発明の種々の特徴および利点が、添付の図面により例示され且つ以下の記述によって詳述される非限定的な実施形態を参照してより十分に説明される。周知の出発物質、処理技術、部品および装置が、本発明の詳細を不要に分かりにくくしないように、省略される。しかしながら、詳細な記述および具体例は、本発明の好ましい実施形態を開示していたとしても、説明の手段のみとして提示されており、限定の手段としては提示されていないことが理解されるべきである。本開示の読後、様々な置換、変更、付加、配置替えは、添付の請求の範囲の範疇から逸脱しない本開示から、当業者に対して明白となるであろう。
【００１６】
図１は、接続バンプを有する半導体装置の一実施形態を例示している。図１に示されているのは、ダイエッジ１２を有する半導体装置１０の平面図である。半導体装置は、ダイとも称される。ダイ１０の装置要素は、ダイエッジ１２の内側に収まっている。多くの接続バンプ１３、１５がダイエッジ１２の内側に示されている。半導体装置１０の他の様々な装置要素は、全て、示されていない。これらの様々な装置要素は、通常、接続バンプ１３、１５の製造に先立ってそれぞれの様々なプロセス層内に形成される。
【００１７】
半導体装置１０は、マイクロプロセッサを含み得る。また、半導体装置１０は、マルチコアマイクロプロセッサ（例えば、複数のプロセスユニットを有するマイクロプロセッサ）であり得る。半導体装置１０は、１ＧＨｚを超える周波数で動作し得る。半導体装置１０は、任意の数のプロセス技術を用いて作製されることができる。具体的には、半導体装置１０は、約９０ｎｍ未満の最小ハーフピッチを有するプロセス技術によって作製されることができる。
【００１８】
半導体装置１０は、電子装置内での使用に先立ちパッケージ内に組み込まれ得る。接続バンプ１３、１５は、半導体装置がパッケージに電気的に接続されることを可能にする。このようなパッケージは、パッケージを電子装置に電気的に接続することを可能にする電気的なリードを含む。このようにして、パッケージ化された半導体装置は、電子装置と電気的に接続され得る。このように、パッケージ化によって、半導体装置が電子装置に組み込まれ、電子装置がこれを用いることが可能となる。
【００１９】
電子装置との電気的な接続は、接続バンプ１３、１５を介して可能となる。このため、接続バンプ１３、１５は電位を保持し、また（または）電流を運搬し得る。よって、接続バンプは、電位を保持する電源接続バンプと、電気信号を運搬する信号接続バンプと、を含み得る。接続バンプ１３、１５は、電源接続バンプとみなされ得る。接続バンプ１３、１５は、ＶＤＤバンプ１５を含む。ＶＤＤは、半導体装置１０に供給される電源であり得る。半導体装置１０にＶＤＤを供給するように構成された導電体は、包括的に電源ネットワークと称され得る。電源ネットワークは、半導体装置１０全体に亘って配置された導電体を含み得る。電源ネットワーク上で安定した電圧を維持することが望ましい。接続バンプ１３、１５は、また、ＧＮＤバンプ１３を含んでいる。ＧＮＤは、半導体装置１０のための共通接地であり得る。なお、図１の平面図は、接続バンプ１３、１５を示しているが、接続バンプ１３、１５が接続され得る、これらの下にある要素は示していない。
【００２０】
接続バンプ１３、１５は、装置のパッケージ化を容易にするために、半導体装置の周辺の周囲に配置され得る。この結果、ＶＤＤバンプ１５およびＧＮＤバンプ１３が、半導体装置１０の周辺の周囲に配置されていることが示されている。パッケージ化の制限のため、ある領域には、接続バンプ１３、１５が配置されないかも知れない。例えば、半導体装置の電源動作を安定させるために、パッケージ化された半導体装置は、パッケージの上のダイの外側に配置された付加的なキャパシタを有するかもしれない。このような配置は、接続バンプ配置の制限に繋がる。この結果、半導体装置１０は、ＶＤＤバンプ１３とＧＮＤバンプ１５が配置されない領域を有することが示されている。
【００２１】
半導体装置１０は、密領域１４と疎領域１６を含み得る。ここで、密および疎は、接続バンプ１３、１５の密度を意味している。後にさらに詳しく述べるように、領域は、様々な方法を用いて密または疎と定義され得る。しかしながら、同様の半導体装置において一般的には、疎領域は少なくとも１つの対応する密領域を有する。密領域は、ある軸に沿って規則的に間隔をおいて配置されている。疎領域は、この同じ軸に沿って、少なくとも幾つかが、対応する密領域の規則的な間隔より大きい間隔を持って配置されたバンプを有する。
【００２２】
例えば、疎領域の少なくとも１つの軸に沿って相互に近接して配置された接続バンプは、対応する密領域内のどちらかの軸に沿った接続バンプ間の最大距離より広い。具体的には、密領域１４は、一部として、接続バンプＧＮＤバンプ１０１とＶＤＤバンプ１０３によって定義される。接続バンプＧＮＤバンプ１０１およびＶＤＤバンプ１０３は、ｙ軸に沿って配置され、相互に隣接する。図に示すように、ＧＮＤバンプ１０６とＶＤＤバンプ１０７は、また、ｙ軸に沿って配置され、相互に隣接しているが、ＧＮＤバンプ１０１とＶＤＤバンプ１０３間よりも大きい距離、離れている。この結果、ＧＮＤバンプ１０６とＶＤＤバンプ１０７は、一部として、疎領域を定義する。
【００２３】
上記のように、接続バンプ１３、１５は、半導体装置１０をそれぞれのパッケージに電気的に接続する。このようにして、パッケージ化された半導体装置１０は、電子装置と電気的に接続される。このように、接続バンプ１３、１５は、半導体装置１０によって用いられる電位を提供する。半導体装置１０内で、電位は、様々な導電体を介して伝送される。このような導電体は、接続バンプ１３、１５と電気的に接続され得、コンタクト、ビア、配線を含み得る。
【００２４】
コンタクトおよびビアは、半導体装置の複数の層間の接続を可能にする。したがって、コンタクトおよびビアは、その上に半導体装置１０が作製されるウェハの表面に対して、実質的に垂直を向いている。配線は、あるダイ領域から他への接続を可能とし、したがって実質的に水平を向いている。配線は、金属線とも称され得る。
【００２５】
図２乃至図４は、本発明に従った金属線の構成の各実施形態を例示する図である。図２乃至図４に示されているのは、金属層２０である。金属層２０は、図１の例示領域１８とほぼ同じ、半導体装置１０の一部を拡大した様子を含んでいる。しかしながら、図１がＧＮＤバンプ１３とＶＤＤバンプ１５の配置を示している、ダイ１０の平面図を例示しているのに対し、図２乃至図４は、金属線１１およびＧＮＤビア１１３の配置を示す金属層２０の平面図を例示している。なお、ＧＮＤビア１１３は、金属層２０内の、次の層上に形成された対応するＧＮＤバンプ１３の位置と実質的に同じ位置に位置している。よって、図２乃至図４は、図１に例示されているＧＮＤバンプ１３および（または）ＶＤＤバンプ１５の下方に位置し、且つ（または）これと電気的に接続され得る少なくとも幾つかの要素を例示している。
【００２６】
図２乃至図４に示されている金属層は、金属線１１を含んでいる。金属線１１は、機能的金属線である。機能的金属線は、半導体装置の論理的な動作のために用いられる金属線である。論理的な動作は、電源の供給や信号の伝送を含み得る。よって、機能的金属線１１は、半導体装置１０に電源を供給し得る。例えば、論理ゲートは、金属線１１を介してＶＤＤに電気的に接続され得る。論理ゲートは、金属線１１によって提供されるある電圧レベル（例えばＶＤＤ）の印加によって動作状態になり得る。半導体装置１０は、金属線１１が論理ゲートへ適当な電圧レベルを伝達できるように設計される。しかしながら、金属線１１のインピーダンスが増加することによって、金属線長に亘る電圧降下が増大し得る。半導体装置１０内の論理ゲートの適切な動作は、導電体のインピーダンスに依存する。この結果、金属線１１のインピーダンスは、半導体装置１０の論理動作に影響し得る。
【００２７】
逆に、図２乃至図４に示されている金属線１１のインピーダンスは、図１に示されるＧＮＤバンプ１３およびＶＤＤバンプ１５を含む接続バンプの存在および（または）動作によって影響され得る。図２乃至図４を参照して、１９９を付された部分と１８８を付された部分を含んだ例示的な機能的金属線４１０を検討する。金属線４０１の部分１９９は、金属層２０の密領域１１４を通過し、金属線４１０の部分１８８は金属層２０の疎領域１１６を通過する。部分１８８の物理的な幅および（または）断面積は、部分１９９の幅および（または）断面積と実質的に同じである。したがって、部分１８８のインピーダンスが部分１９９のインピーダンスと実質的に同等であることが望ましいかも知れない。しかしながら、付加的なインピーダンス減少導電体４８８無しには、各部分の近傍における各接続バンプ密度に起因して、部分１９９のインピーダンスは、部分１８８のインピーダンスと実質的に等しくない。具体的には、密領域１１４を通過する部分１９９のインピーダンスは、付加的なインピーダンス減少導電体４８８の無い疎領域１１６を通過する部分１８８のインピーダンスより実質的に小さいかも知れない。
【００２８】
インピーダンスばらつきを減ずるための様々な実施形態が以下に詳しく記載される。概して、インピーダンスばらつきは、導電層に、インピーダンス減少導電体を付加することによって緩和される。インピーダンス減少導電体が、各導電層に亘る導電体金属密度を正常化することを狙って付加される。または、インピーダンス減少導電体は、電磁気的な特性の任意の１つを正常化するために付加され得る。例えば、インピーダンス減少導電体は、寄生容量がダイの金属プロセス層に亘って一定となるように付加され得る。この結果、インピーダンス減少導電体が、疎領域１１６に亘って周期的に配置されるかもしれないし、されないかもしれない。例えば、位置１８１は、インピーダンス減少導電体をこの位置に付加せずともインピーダンスまたは他の電磁気的な特性が正常化されていれば、インピーダンス減少導電体を含まなくとも良い。
【００２９】
図２は、本発明に従った金属線配置の一実施形態を例示する図である。インピーダンス整合が、導電体（例えば金属）を金属層の疎領域に付加することによって達成される。疎領域１１６は、より少ない密度のＧＮＤビア１１３を有するものとして示されている。インピーダンス減少金属線２８が金属層２０の疎領域１１６に付加されてインピーダンス整合がもたらされる。例えば、金属線１１をインピーダンス整合することは、インピーダンス減少金属線２８を付加することによって達成される。
【００３０】
インピーダンス減少金属線２８が、インピーダンス整合を達成するために必要なものとして付加され得る。したがって、インピーダンス減少金属線２８の幅は、機能的金属線１１の幅と、必ずしも一致していなくてもよい。また、インピーダンス減少金属線２８の幅は、一定ではなくてもよい。各インピーダンス減少金属線２８は、異なる線幅を有し得る。さらに、１つのインピーダンス減少金属線２８は、異なる線幅を有し得る。１つのインピーダンス減少金属線２８は、ある部分と別の部分との間で意図的に異なる線幅を有し得る。
【００３１】
インピーダンス減少金属線２８は、金属層２０の疎領域１１６に付加され得、機能的金属線２８と一定の距離離れるように配置され得る。インピーダンス減少金属線２８は、金属層２０の疎領域１１６に付加され、相互に隣接する機能的金属線１１間の距離より大きい距離、またはこれ未満、離れている。このように、インピーダンス減少金属線２８が、機能的金属線１１間のほぼ中央に付加される。よって、金属線２８は、機能的金属線１１の１／２ピッチを持つということができる。
【００３２】
図３は、本発明に従った金属線構成の他の実施形態を例示する図である。インピーダンス減少金属線３８は、インピーダンス整合を成すために金属層２０の疎領域１１６に付加される。インピーダンス減少金属線３８と図２を参照して上記したインピーダンス減少金属線２８との間の違いは、機能的金属線１１に対するインピーダンス減少金属線３８の距離である。
【００３３】
図３に示す実施形態は、図２に示す実施形態と、インピーダンス減少金属線３８の配置を除いて同様である。インピーダンス減少金属線３８は、インピーダンス減少金属線３８が相互に隣接する金属線１１間の距離と実質的に同じにならないように金属層２０の疎領域１１６に付加される。図に示すように、インピーダンス減少金属線３８は、相互に隣接する機能金属線１１間の距離のほぼ１／４に配置される。よって、金属線３８は、機能的金属線１１の１／４ピッチを持つということができる。
【００３４】
上記したように、インピーダンス整合導電性材料が、半導体装置１０に、任意の数の層において付加され得る。このような導電性材料が、全ての導電層に亘って導電密度整合および（または）電磁整合のために付加されてもよい。インピーダンス減少金属線３８を１／４ピッチで配置することは、インピーダンス整合を行う要素を他の導電層に配置することを容易にし得る。例えば、半導体装置１０が、インピーダンス減少金属線２８とインピーダンス減少金属線３８とを含んでいるとする。これらの付加されたインピーダンス減少金属線に加えて、他のインピーダンス減少金属線が３／４ピッチで配置されることができる。このような配置の結果、３つの等距離離れたインピーダンス減少金属線が、機能的金属線１１間に横方向に配置されることとなる。
【００３５】
インピーダンス減少要素が任意のまたは全ての導電層に付加され得るので、付加されたインピーダンス減少要素は、１つの金属層への付加に限られない（すなわち、第１の金属層は１／４ピッチで配置されたインピーダンス減少金属線を有し、第２の金属は１／２ピッチで配置されたインピーダンス減少金属線を有し、第３の金属層は３／４ピッチで配置されたインピーダンス減少金属線を有し得る）。また、各層の機能的金属線のピッチは、等しくてもよいし、等しくなくてもよい。このように、インピーダンス減少金属線があらゆる所望のピッチで配置されることができる。また、導電性材料が付加されていない領域１８１のような領域に加えて、付加されたインピーダンス減少金属線のピッチは、１つのプロセス層内で変化し得る。よって、インピーダンス減少金属線は、等間隔で離れている必要は無い。
【００３６】
図４は、本発明の金属線の他の構成を例示している。ここでも、インピーダンス整合が、導電性材料（例えば金属）を金属層２０の疎領域に付加することによって達成され得る。疎領域１１６は、ＧＮＤビア１１３の、より少ない密度を有するものとして示されている。また、図２、図３に示す実施形態と類似点が存在し得る。しかしながら、この実施形態は、機能的金属線１１の実効線幅が疎領域１１６に亘ってより広くなっている。
【００３７】
図４に示す金属層は、補助金属線部４８を有する金属線１１を含んでいる。図に示すように、金属線１１およびインピーダンス減少金属線部４８は、相互に接触した独立した線であり、この結果、金属線１１の実行線幅を増加させ、実行線幅は金属線１１の長さ方向で変化する。しかしながら、実際は、金属線１１は線１１の他の部分より広い、一体化部を有するように形成されてよい。
【００３８】
図に示すように、金属線４１０は、インピーダンス減少金属線部４０８の側面端部と実質的に等しい側面端部を有するように配置された機能的金属線４０１である。疎領域１１６を横切る金属線４１０の４８２を付された長さに沿った実効幅は、金属線４１０の密領域１１４を横切る残りの部分より実質的に広い。接続バンプのインピーダンスに対する影響のため、部分４８８のインピーダンスは、この部分の実効幅の変動に起因して、部分４９９のインピーダンスと実質的に同じであり得る。しかしながら、上記したように、実際は、金属線４１０は部分４８２に沿ってより広い幅を有する１つの機能的金属線４１０として製造され得る。製造方法によらずに、得られる結果は、部分４９９のようなある部分でのインピーダンスが、部分４８８のような、接続バンプ密度の異なる領域を横切る他の領域でのインピーダンスと整合している、金属線４１０のような機能的金属線である。
【００３９】
図５乃至８は、例示的な疎領域と例示的な密領域を例示している。図５乃至図８に示されるのは、ダイの縁１２を有する半導体装置１０のそれぞれの平面図である。半導体装置１０の外周は、ダイの縁１２に近く、幾つかの密領域を含んでいる。ＶＤＤバンプ１５およびＧＮＤバンプ１３を含んだ接続バンプは、半導体装置１０の外周の周囲に密に配置されている。半導体装置１０では、接続バンプＶＤＤバンプ１５およびＧＮＤバンプ１３は、中心の近傍で疎に配置されており、この中心は、幾つかの疎領域を含んでいる。本発明に従って接続バンプの密度を変化させる方法の実施形態について説明する。
【００４０】
密領域はユーザが定義することができ、疎領域は定義された密領域よりも少ない密度の接続バンプを有する領域として定義されることができる。密領域は、ＧＮＤバンプ１３および（または）ＶＤＤバンプ１５のような接続バンプの間隔によって決定されることができる。例えば、密領域は、ｘおよび（または）ｙ軸に沿った最も近い隣接するＧＮＤバンプの四角形によって定義され得る。
【００４１】
具体的に図５を参照すると、密領域５４は、ＧＮＤバンプ５０４、５０５、５０２、５０３によって定義され得る。この実施形態において密領域とみなされるために、ｘ軸に沿ったＧＮＤバンプ間の距離は、ＧＮＤバンプ５０４およびＧＮＤバンプ５０５間の距離を実質的に越えてはならないかもしれない。同様に、この実施形態において密領域とみなされるために、ｙ軸に沿ったＧＮＤバンプ１３間の距離は、ＧＮＤバンプ５０４およびＧＮＤバンプ５０２間の距離を実質的に越えていてはならないかもしれない。図に示すように、疎領域５６のｙ軸に沿ったＧＮＤバンプ５０６、５０８間の距離は、密領域５４のそれらを大きく超えている。
【００４２】
図６は、本発明に従って接続バンプ密度を変化させる別の方法を例示する図である。例示的な密領域６４および例示的な疎領域６６が示されている。
【００４３】
密領域６４は、ｘ軸およびｙ軸に沿って最も近くに隣接するＧＮＤバンプ１３の四角形によって定義される。具体的には、密領域６４は、ＧＮＤバンプ６０４、６０５、６０２、６０３によって定義される。ＧＮＤバンプ６０６、６０７、６０８、６０９のｘ、ｙ軸に沿った距離が、密領域６４のそれを超えているので、領域６６は疎領域である。しかしながら、密領域６４は、ＧＮＤバンプのｘ、ｙ軸に沿った距離によって定義されているので、密領域６４は、ｘ、ｙ軸に沿って最も近くに隣接するＧＮＤバンプ１３により囲まれた領域によっても定義され得る。
【００４４】
図７は、本発明に従って接続バンプ密度を変化させるさらに別の方法を例示する図である。例示的な密領域７４および例示的な疎領域７６が示されている。それぞれ図５、図６内のそれぞれの密領域５４、６４と対照的に、密領域７４は、必ずしもＶＤＤバンプ１５によって相互に離されていない横方向に隣接するＧＮＤバンプ１３を有する。図に示すように、ＧＮＤバンプ７０４、７０５は、ＶＤＤバンプ１５を用いて相互に離されていない。具体的には、密領域７４は、ＧＮＤバンプ７０４、７０５、７０２、７０３によって定義され得る。ある領域が密度領域とみなされるためには、ｘ軸に沿ったＧＮＤバンプ間の距離は、ＧＮＤバンプ７０４、ＧＮＤバンプ７０５間のｘ軸に沿った距離と同じであり得る。同様に、ｙ軸に沿ったＧＮＤバンプ間の距離は、ＧＮＤバンプ７０４、ＧＮＤバンプ７０２間の距離と同じであり得る。図に示すように、ＧＮＤバンプ７０６、７０８間のｙ軸に沿った距離は、密領域のｙ軸に沿ったそれを越えている。したがって、ＧＮＤバンプ７０６、７０７、７０９、７０８によって定義された領域７６は、疎領域である。
【００４５】
図８は、本発明に従って接続バンプ密度を変化させる別の方法を例示する図である。例示的な密領域８４および例示的な疎領域８６が示されている。この実施形態では、密領域は、最も近いＧＮＤバンプ１３の四角形によって定義されることができる。この最も近いＧＮＤバンプは、絶対的に最も近くのＧＮＤバンプまたはｘまたはｙ軸に沿って並んでいない最も近くのＧＮＤバンプであることができる。該当するのは、例えば、ｘｙまたはーｘｙ対角線軸に沿って配置された最も近くのバンプであり得る。
【００４６】
具体的には、密領域８４は、ＧＮＤバンプ８０４、８０５、８０２、８０３によって定義され得る。この実施形態では、ある領域は、−ｘｙ対角線に沿って配置されたＧＮＤバンプ間の距離がＧＮＤバンプ８０４、８０５間の距離を越えていない場合、密領域とみなされることができる。同様に、ある領域は、ｘｙ対角線に沿ったＧＮＤバンプ間の距離がＧＮＤバンプ８０４、８０２間の距離を越えていない場合、密領域とみなされることができる。図に示すように、疎領域８６のｘｙ対角線８０９、８０７に沿って配置されたＧＮＤバンプ間の距離、およびーｘｙ対角線８０８、８０９に沿って配置されたＧＮＤバンプ間の距離は、密領域におけるそれらを越えている。また、各領域８４、８６間の各ｘｙおよびーｘｙ対角線の傾きは一致していない。よって、最も近くの隣接するＧＮＤバンプ間の距離または傾きが、疎または密を定義するために用いられることができる。
【００４７】
密または（および）疎領域と決定することは、接続バンプの分布を調べることによって成されうる。密領域は、ｘまたはｙ軸に沿って最も近く隣接するＧＮＤバンプ１３の距離によって、またはｘまたはｙ軸に沿って最も近く隣接するＧＮＤバンプ１３によって囲まれた領域によって、またはユーザが定義した軸に沿ったＧＮＤバンプ間の距離によって、または最も近く隣接するＧＮＤバンプによって定義される対角線の傾きによってさえも、定義されることができる。したがって、密領域は、任意の数の基準を用いてユーザによって決定されることができる。
【００４８】
また、ユーザが定義した基準を用いて、接続バンプ密度は、任意の１つのソフトウェアパッケージを介して決定されることができる。例えば、半導体レイアウトを決定するためのソフトウェアパッケージも、接続バンプ密度を決定するために用いられることができる。その結果、密領域および（または）疎領域は、ソフトウェアを用いて自動で決定されて接続バンプＧＮＤ１３および（または）ＶＤＤ１５間の距離を決定することができる。このように決定することは、様々なもののうち、上記の、密領域を決定するための方法論のあらゆる組み合わせを含むアルゴリズムによって行われることができる。また、密または疎は、必ずしも唯一の領域の指定方法ではない。例えば、相対的なまたは重みづけされた領域密度が、決定され、または（および）インピーダンス減少導電体によって補償されることができる。さらに、補償導電体のレイアウトは、このようなソフトウェアパッケージの使用を介して同様に自動化されてもよい。
【００４９】
明細書のここまでにおいて、本発明が、具体的な実施形態を参照して開示された。しかしながら、当業者は、様々な改変および変更が、請求の範囲に示されるような本発明の範疇から逸脱することなくなされ得ることを認識するであろう。したがって、本明細書および図面は、限定的よりもむしろ例示的な感覚で考慮されるべきであり、これらの全ての改変は本発明の範疇内に含まれることが意図される。
【００５０】
利益、利点、問題に対する解決方法が、具体的な実施形態に関して上記された。しかしながら、利益、利点、問題に対する解決方法、何らかの利益、利点または解決方法を発生させまたはよりはっきりさせ得るあらゆる要素は、いずれかのまたは全ての請求項の決定的な、必要な、必須な特徴または要素として解釈されるべきではない。
【図面の簡単な説明】
【００５１】
【図１】図１は、接続バンプを有する半導体装置を例示する図である。
【図２】図２は、本発明に従った金属線構成の一実施形態を例示する図である。
【図３】図３は、本発明に従った金属線構成の別の実施形態を例示する図である。
【図４】図４は、本発明に従った金属線構成のさらに別の実施形態を例示する図である。
【図５】図５は、本発明に従った接続バンプ密度を異ならせるための１つの方法を例示する図である。
【図６】図６は、本発明に従った接続バンプ密度を異ならせるための別の方法を例示する図である。
【図７】図７は、本発明に従った接続バンプ密度を異ならせるためのさらに別の方法を例示する図である。
【図８】図８は、本発明に従った接続バンプ密度を異ならせるためのさらに別の方法を例示する図である。
【図１】
2006344946.tif 000002
【図２】
2006344946.tif 000003
【図３】
2006344946.tif 000004
【図４】
2006344946.tif 000005
【図５】
2006344946.tif 000006
【図６】
2006344946.tif 000007
【図７】
2006344946.tif 000008
【図８】
2006344946.tif 000009
【手続補正書】
【提出日】平成18年7月21日(2006.7.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの機能的導電体と、
前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減ずるように構成された少なくとも１つのインピーダンス減少導電体と、
を具備する、インピーダンスのばらつきを減少するように構成された半導体装置。
【請求項２】
前記少なくとも１つの機能的導電体が、電位を保持するように構成されており、複数の機能的金属線を具備し、
前記少なくとも１つのインピーダンス減少導電体が複数のインピーダンス減少導電体を具備し、
前記複数のインピーダンス減少導電体が、前記半導体装置全体に亘って均等に分布していない、
請求項１に記載の半導体装置。
【請求項３】
複数の接続バンプと、
ある密度の接続バンプを具備する少なくとも１つの密領域と、
前記密領域内の前記接続バンプの前記密度より少ない密度の接続バンプを具備する少なくとも１つの疎領域と、
を具備し、
インピーダンス減少導電体が、少なくとも１つの疎領域内に配置される、請求項２に記載の半導体装置。
【請求項４】
電位を保持するように構成された少なくとも１つの接続バンプを具備する複数の接続バンプと、
ある密度の接続バンプを具備する密領域と、
前記密領域内の接続バンプの前記密度未満の密度の接続バンプを具備する疎領域と、
電位を保持するように構成された少なくとも１つの機能的金属線を具備する複数の機能的金属線と、
少なくとも１つの機能的金属線におけるインピーダンスばらつきを減少するように構成された複数のインピーダンス減少導電体と、
を具備する、インピーダンスばらつきを減ずるように構成された半導体装置。
【請求項５】
少なくとも１つの機能的導電体を形成し、
前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減少するように構成された少なくとも１つのインピーダンス減少導電体を形成する、
ことを具備する、半導体装置内でインピーダンスのばらつきを減ずるための方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して集積回路内で導電体を構成するためのシステムおよび方法に関する。より具体的には、半導体装置上の接続バンプによって引き起こされる、金属電源線内でのインピーダンスばらつきを減ずることによって安定した半導体装置電源ネットワークを提供することに関する。
【背景技術】
【０００２】
より速くより小さいマイクロ電子装置に対する要求は、マイクロ電子アーキテクチャの継続的な微細化を促進している。このようなマイクロ電子アーキテクチャは、半導体装置の電子回路を構成する。半導体装置は、層を付加し、この層の一部を選択的に除去することによってシリコンウェハ上に作製される。半導体装置の数々の要素（feature）は、この選択的に除去するプロセスを介して作り出される。製造プロセスが終了すると、シリコンウェハは個別のダイへと切り分けられる。各ダイは、少なくとも１つの完成した半導体装置を含んでいる。
【０００３】
各ダイは、通常は、例えば携帯電話のような電子装置内に直接集積されない。通常は、ダイは、初めに、パッケージ化される。したがって、半導体装置は、半導体装置をそれぞれのパッケージに電気的に接続する機能を有する接続バンプを含み得る。一旦これらの接続バンプが半導体装置をパッケージに接続すると、パッケージ化された半導体装置は電子装置に挿入され、電子装置がこれを使用することができる。
【０００４】
半導体装置を構成する層に含まれるのは、例えば金属線等の、少なくとも１つの導電体層である。金属線が半導体装置内で用いられて集積回路の素子を接続し得る。例えば、金属線は、ロジックゲートへ、またはロジックゲートから電流を運搬し得る。また、半導体装置のための電源ネットワークは、金属線を含み得る。マイクロ電子装置アーキテクチャの絶え間ない微細化によって、最良の半導体装置の動作は、各半導体の特性の最良の性能に依存する。したがって、金属線の安定した機能性が半導体装置の最良の機能性に寄与する。しかしながら、半導体装置をパッケージに電気的に接続する接続バンプは、半導体装置の性能に影響し得る。具体的には、半導体装置の導電性の装置要素のインピーダンスは、接続バンプの存在および（または）動作によって影響される可能性がある。例えば、高い接続バンプ密度の領域を通過する金属線は、より少ない接続バンプ密度の領域を通過する同様の金属線のインピーダンスと大きく異なるインピーダンスを有し得る。線のインピーダンスが変化することが半導体装置の性能に悪影響を与え得るので、線のインピーダンス中のこのようなばらつきを減ずることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、半導体装置を構成する改善された方法、改善された半導体装置に対する要求が存在する。
【課題を解決するための手段】
【０００６】
本発明の１つの視点による、インピーダンスのばらつきを減少するように構成された半導体装置は、少なくとも１つの機能的導電体と、前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減ずるように構成された少なくとも１つのインピーダンス減少導電体と、を具備する。
【０００７】
本発明の１つの視点による、インピーダンスばらつきを減ずるように構成された半導体装置は、電位を保持するように構成された少なくとも１つの接続バンプを具備する複数の接続バンプと、ある密度の接続バンプを具備する密領域と、前記密領域内の接続バンプの前記密度未満の密度の接続バンプを具備する疎領域と、電位を保持するように構成された少なくとも１つの機能的金属線を具備する複数の機能的金属線と、少なくとも１つの機能的金属線におけるインピーダンスばらつきを減少するように構成された複数のインピーダンス減少導電体と、を具備する。
【０００８】
本発明の１つの視点による、半導体装置内でインピーダンスのばらつきを減ずるための方法は、少なくとも１つの機能的導電体を形成し、前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減少するように構成された少なくとも１つのインピーダンス減少導電体を形成する、ことを具備する。
【発明を実施するための最良の形態】
【０００９】
添付され且つ本明細書の一部を構成する図面は、本発明のある側面を描写するために含まれている。本発明とともに提供される本発明のより明確な印象、およびシステムの要素および動作は、図面に描かれている例示的であるが故に非限定的な実施形態を参照することによってより容易に明らかになるであろう。図面において、同一の参照符号は、同じ要素を指す。図面に描かれている特徴は、必ずしもスケール通りに描かれていない。
【００１０】
本発明、および本発明の種々の特徴および利点が、添付の図面により例示され且つ以下の記述によって詳述される非限定的な実施形態を参照してより十分に説明される。周知の出発物質、処理技術、部品および装置が、本発明の詳細を不要に分かりにくくしないように、省略される。しかしながら、詳細な記述および具体例は、本発明の好ましい実施形態を開示していたとしても、説明の手段のみとして提示されており、限定の手段としては提示されていないことが理解されるべきである。本開示の読後、様々な置換、変更、付加、配置替えは、添付の請求の範囲の範疇から逸脱しない本開示から、当業者に対して明白となるであろう。
【００１１】
図１は、接続バンプを有する半導体装置の一実施形態を例示している。図１に示されているのは、ダイエッジ１２を有する半導体装置１０の平面図である。半導体装置は、ダイとも称される。ダイ１０の装置要素は、ダイエッジ１２の内側に収まっている。多くの接続バンプ１３、１５がダイエッジ１２の内側に示されている。半導体装置１０の他の様々な装置要素は、全て、示されていない。これらの様々な装置要素は、通常、接続バンプ１３、１５の製造に先立ってそれぞれの様々なプロセス層内に形成される。
【００１２】
半導体装置１０は、マイクロプロセッサを含み得る。また、半導体装置１０は、マルチコアマイクロプロセッサ（例えば、複数のプロセスユニットを有するマイクロプロセッサ）であり得る。半導体装置１０は、１ＧＨｚを超える周波数で動作し得る。半導体装置１０は、任意の数のプロセス技術を用いて作製されることができる。具体的には、半導体装置１０は、約９０ｎｍ未満の最小ハーフピッチを有するプロセス技術によって作製されることができる。
【００１３】
半導体装置１０は、電子装置内での使用に先立ちパッケージ内に組み込まれ得る。接続バンプ１３、１５は、半導体装置がパッケージに電気的に接続されることを可能にする。このようなパッケージは、パッケージを電子装置に電気的に接続することを可能にする電気的なリードを含む。このようにして、パッケージ化された半導体装置は、電子装置と電気的に接続され得る。このように、パッケージ化によって、半導体装置が電子装置に組み込まれ、電子装置がこれを用いることが可能となる。
【００１４】
電子装置との電気的な接続は、接続バンプ１３、１５を介して可能となる。このため、接続バンプ１３、１５は電位を保持し、また（または）電流を運搬し得る。よって、接続バンプは、電位を保持する電源接続バンプと、電気信号を運搬する信号接続バンプと、を含み得る。接続バンプ１３、１５は、電源接続バンプとみなされ得る。接続バンプ１３、１５は、ＶＤＤバンプ１５を含む。ＶＤＤは、半導体装置１０に供給される電源であり得る。半導体装置１０にＶＤＤを供給するように構成された導電体は、包括的に電源ネットワークと称され得る。電源ネットワークは、半導体装置１０全体に亘って配置された導電体を含み得る。電源ネットワーク上で安定した電圧を維持することが望ましい。接続バンプ１３、１５は、また、ＧＮＤバンプ１３を含んでいる。ＧＮＤは、半導体装置１０のための共通接地であり得る。なお、図１の平面図は、接続バンプ１３、１５を示しているが、接続バンプ１３、１５が接続され得る、これらの下にある要素は示していない。
【００１５】
接続バンプ１３、１５は、装置のパッケージ化を容易にするために、半導体装置の周辺の周囲に配置され得る。この結果、ＶＤＤバンプ１５およびＧＮＤバンプ１３が、半導体装置１０の周辺の周囲に配置されていることが示されている。パッケージ化の制限のため、ある領域には、接続バンプ１３、１５が配置されないかも知れない。例えば、半導体装置の電源動作を安定させるために、パッケージ化された半導体装置は、パッケージの上のダイの外側に配置された付加的なキャパシタを有するかもしれない。このような配置は、接続バンプ配置の制限に繋がる。この結果、半導体装置１０は、ＶＤＤバンプ１３とＧＮＤバンプ１５が配置されない領域を有することが示されている。
【００１６】
半導体装置１０は、密領域１４と疎領域１６を含み得る。ここで、密および疎は、接続バンプ１３、１５の密度を意味している。後にさらに詳しく述べるように、領域は、様々な方法を用いて密または疎と定義され得る。しかしながら、同様の半導体装置において一般的には、疎領域は少なくとも１つの対応する密領域を有する。密領域は、ある軸に沿って規則的に間隔をおいて配置されている。疎領域は、この同じ軸に沿って、少なくとも幾つかが、対応する密領域の規則的な間隔より大きい間隔を持って配置されたバンプを有する。
【００１７】
例えば、疎領域の少なくとも１つの軸に沿って相互に近接して配置された接続バンプは、対応する密領域内のどちらかの軸に沿った接続バンプ間の最大距離より広い。具体的には、密領域１４は、一部として、接続バンプＧＮＤバンプ１０１とＶＤＤバンプ１０３によって定義される。接続バンプＧＮＤバンプ１０１およびＶＤＤバンプ１０３は、ｙ軸に沿って配置され、相互に隣接する。図に示すように、ＧＮＤバンプ１０６とＶＤＤバンプ１０７は、また、ｙ軸に沿って配置され、相互に隣接しているが、ＧＮＤバンプ１０１とＶＤＤバンプ１０３間よりも大きい距離、離れている。この結果、ＧＮＤバンプ１０６とＶＤＤバンプ１０７は、一部として、疎領域を定義する。
【００１８】
上記のように、接続バンプ１３、１５は、半導体装置１０をそれぞれのパッケージに電気的に接続する。このようにして、パッケージ化された半導体装置１０は、電子装置と電気的に接続される。このように、接続バンプ１３、１５は、半導体装置１０によって用いられる電位を提供する。半導体装置１０内で、電位は、様々な導電体を介して伝送される。このような導電体は、接続バンプ１３、１５と電気的に接続され得、コンタクト、ビア、配線を含み得る。
【００１９】
コンタクトおよびビアは、半導体装置の複数の層間の接続を可能にする。したがって、コンタクトおよびビアは、その上に半導体装置１０が作製されるウェハの表面に対して、実質的に垂直を向いている。配線は、あるダイ領域から他への接続を可能とし、したがって実質的に水平を向いている。配線は、金属線とも称され得る。
【００２０】
図２乃至図４は、本発明に従った金属線の構成の各実施形態を例示する図である。図２乃至図４に示されているのは、金属層２０である。金属層２０は、図１の例示領域１８とほぼ同じ、半導体装置１０の一部を拡大した様子を含んでいる。しかしながら、図１がＧＮＤバンプ１３とＶＤＤバンプ１５の配置を示している、ダイ１０の平面図を例示しているのに対し、図２乃至図４は、金属線１１およびＧＮＤビア１１３の配置を示す金属層２０の平面図を例示している。なお、ＧＮＤビア１１３は、金属層２０内の、次の層上に形成された対応するＧＮＤバンプ１３の位置と実質的に同じ位置に位置している。よって、図２乃至図４は、図１に例示されているＧＮＤバンプ１３および（または）ＶＤＤバンプ１５の下方に位置し、且つ（または）これと電気的に接続され得る少なくとも幾つかの要素を例示している。
【００２１】
図２乃至図４に示されている金属層は、金属線１１を含んでいる。金属線１１は、機能的金属線である。機能的金属線は、半導体装置の論理的な動作のために用いられる金属線である。論理的な動作は、電源の供給や信号の伝送を含み得る。よって、機能的金属線１１は、半導体装置１０に電源を供給し得る。例えば、論理ゲートは、金属線１１を介してＶＤＤに電気的に接続され得る。論理ゲートは、金属線１１によって提供されるある電圧レベル（例えばＶＤＤ）の印加によって動作状態になり得る。半導体装置１０は、金属線１１が論理ゲートへ適当な電圧レベルを伝達できるように設計される。しかしながら、金属線１１のインピーダンスが増加することによって、金属線長に亘る電圧降下が増大し得る。半導体装置１０内の論理ゲートの適切な動作は、導電体のインピーダンスに依存する。この結果、金属線１１のインピーダンスは、半導体装置１０の論理動作に影響し得る。
【００２２】
逆に、図２乃至図４に示されている金属線１１のインピーダンスは、図１に示されるＧＮＤバンプ１３およびＶＤＤバンプ１５を含む接続バンプの存在および（または）動作によって影響され得る。図２乃至図４を参照して、１９９を付された部分と１８８を付された部分を含んだ例示的な機能的金属線４１０を検討する。金属線４０１の部分１９９は、金属層２０の密領域１１４を通過し、金属線４１０の部分１８８は金属層２０の疎領域１１６を通過する。部分１８８の物理的な幅および（または）断面積は、部分１９９の幅および（または）断面積と実質的に同じである。したがって、部分１８８のインピーダンスが部分１９９のインピーダンスと実質的に同等であることが望ましいかも知れない。しかしながら、付加的なインピーダンス減少導電体４８８無しには、各部分の近傍における各接続バンプ密度に起因して、部分１９９のインピーダンスは、部分１８８のインピーダンスと実質的に等しくない。具体的には、密領域１１４を通過する部分１９９のインピーダンスは、付加的なインピーダンス減少導電体４８８の無い疎領域１１６を通過する部分１８８のインピーダンスより実質的に小さいかも知れない。
【００２３】
インピーダンスばらつきを減ずるための様々な実施形態が以下に詳しく記載される。概して、インピーダンスばらつきは、導電層に、インピーダンス減少導電体を付加することによって緩和される。インピーダンス減少導電体が、各導電層に亘る導電体金属密度を正常化することを狙って付加される。または、インピーダンス減少導電体は、電磁気的な特性の任意の１つを正常化するために付加され得る。例えば、インピーダンス減少導電体は、寄生容量がダイの金属プロセス層に亘って一定となるように付加され得る。この結果、インピーダンス減少導電体が、疎領域１１６に亘って周期的に配置されるかもしれないし、されないかもしれない。例えば、位置１８１は、インピーダンス減少導電体をこの位置に付加せずともインピーダンスまたは他の電磁気的な特性が正常化されていれば、インピーダンス減少導電体を含まなくとも良い。
【００２４】
図２は、本発明に従った金属線配置の一実施形態を例示する図である。インピーダンス整合が、導電体（例えば金属）を金属層の疎領域に付加することによって達成される。疎領域１１６は、より少ない密度のＧＮＤビア１１３を有するものとして示されている。インピーダンス減少金属線２８が金属層２０の疎領域１１６に付加されてインピーダンス整合がもたらされる。例えば、金属線１１をインピーダンス整合することは、インピーダンス減少金属線２８を付加することによって達成される。
【００２５】
インピーダンス減少金属線２８が、インピーダンス整合を達成するために必要なものとして付加され得る。したがって、インピーダンス減少金属線２８の幅は、機能的金属線１１の幅と、必ずしも一致していなくてもよい。また、インピーダンス減少金属線２８の幅は、一定ではなくてもよい。各インピーダンス減少金属線２８は、異なる線幅を有し得る。さらに、１つのインピーダンス減少金属線２８は、異なる線幅を有し得る。１つのインピーダンス減少金属線２８は、ある部分と別の部分との間で意図的に異なる線幅を有し得る。
【００２６】
インピーダンス減少金属線２８は、金属層２０の疎領域１１６に付加され得、機能的金属線２８と一定の距離離れるように配置され得る。インピーダンス減少金属線２８は、金属層２０の疎領域１１６に付加され、相互に隣接する機能的金属線１１間の距離より大きい距離、またはこれ未満、離れている。このように、インピーダンス減少金属線２８が、機能的金属線１１間のほぼ中央に付加される。よって、金属線２８は、機能的金属線１１の１／２ピッチを持つということができる。
【００２７】
図３は、本発明に従った金属線構成の他の実施形態を例示する図である。インピーダンス減少金属線３８は、インピーダンス整合を成すために金属層２０の疎領域１１６に付加される。インピーダンス減少金属線３８と図２を参照して上記したインピーダンス減少金属線２８との間の違いは、機能的金属線１１に対するインピーダンス減少金属線３８の距離である。
【００２８】
図３に示す実施形態は、図２に示す実施形態と、インピーダンス減少金属線３８の配置を除いて同様である。インピーダンス減少金属線３８は、インピーダンス減少金属線３８が相互に隣接する金属線１１間の距離と実質的に同じにならないように金属層２０の疎領域１１６に付加される。図に示すように、インピーダンス減少金属線３８は、相互に隣接する機能金属線１１間の距離のほぼ１／４に配置される。よって、金属線３８は、機能的金属線１１の１／４ピッチを持つということができる。
【００２９】
上記したように、インピーダンス整合導電性材料が、半導体装置１０に、任意の数の層において付加され得る。このような導電性材料が、全ての導電層に亘って導電密度整合および（または）電磁整合のために付加されてもよい。インピーダンス減少金属線３８を１／４ピッチで配置することは、インピーダンス整合を行う要素を他の導電層に配置することを容易にし得る。例えば、半導体装置１０が、インピーダンス減少金属線２８とインピーダンス減少金属線３８とを含んでいるとする。これらの付加されたインピーダンス減少金属線に加えて、他のインピーダンス減少金属線が３／４ピッチで配置されることができる。このような配置の結果、３つの等距離離れたインピーダンス減少金属線が、機能的金属線１１間に横方向に配置されることとなる。
【００３０】
インピーダンス減少要素が任意のまたは全ての導電層に付加され得るので、付加されたインピーダンス減少要素は、１つの金属層への付加に限られない（すなわち、第１の金属層は１／４ピッチで配置されたインピーダンス減少金属線を有し、第２の金属は１／２ピッチで配置されたインピーダンス減少金属線を有し、第３の金属層は３／４ピッチで配置されたインピーダンス減少金属線を有し得る）。また、各層の機能的金属線のピッチは、等しくてもよいし、等しくなくてもよい。このように、インピーダンス減少金属線があらゆる所望のピッチで配置されることができる。また、導電性材料が付加されていない領域１８１のような領域に加えて、付加されたインピーダンス減少金属線のピッチは、１つのプロセス層内で変化し得る。よって、インピーダンス減少金属線は、等間隔で離れている必要は無い。
【００３１】
図４は、本発明の金属線の他の構成を例示している。ここでも、インピーダンス整合が、導電性材料（例えば金属）を金属層２０の疎領域に付加することによって達成され得る。疎領域１１６は、ＧＮＤビア１１３の、より少ない密度を有するものとして示されている。また、図２、図３に示す実施形態と類似点が存在し得る。しかしながら、この実施形態は、機能的金属線１１の実効線幅が疎領域１１６に亘ってより広くなっている。
【００３２】
図４に示す金属層は、補助金属線部４８を有する金属線１１を含んでいる。図に示すように、金属線１１およびインピーダンス減少金属線部４８は、相互に接触した独立した線であり、この結果、金属線１１の実行線幅を増加させ、実行線幅は金属線１１の長さ方向で変化する。しかしながら、実際は、金属線１１は線１１の他の部分より広い、一体化部を有するように形成されてよい。
【００３３】
図に示すように、金属線４１０は、インピーダンス減少金属線部４０８の側面端部と実質的に等しい側面端部を有するように配置された機能的金属線４０１である。疎領域１１６を横切る金属線４１０の４８２を付された長さに沿った実効幅は、金属線４１０の密領域１１４を横切る残りの部分より実質的に広い。接続バンプのインピーダンスに対する影響のため、部分４８８のインピーダンスは、この部分の実効幅の変動に起因して、部分４９９のインピーダンスと実質的に同じであり得る。しかしながら、上記したように、実際は、金属線４１０は部分４８２に沿ってより広い幅を有する１つの機能的金属線４１０として製造され得る。製造方法によらずに、得られる結果は、部分４９９のようなある部分でのインピーダンスが、部分４８８のような、接続バンプ密度の異なる領域を横切る他の領域でのインピーダンスと整合している、金属線４１０のような機能的金属線である。
【００３４】
図５乃至８は、例示的な疎領域と例示的な密領域を例示している。図５乃至図８に示されるのは、ダイの縁１２を有する半導体装置１０のそれぞれの平面図である。半導体装置１０の外周は、ダイの縁１２に近く、幾つかの密領域を含んでいる。ＶＤＤバンプ１５およびＧＮＤバンプ１３を含んだ接続バンプは、半導体装置１０の外周の周囲に密に配置されている。半導体装置１０では、接続バンプＶＤＤバンプ１５およびＧＮＤバンプ１３は、中心の近傍で疎に配置されており、この中心は、幾つかの疎領域を含んでいる。本発明に従って接続バンプの密度を変化させる方法の実施形態について説明する。
【００３５】
密領域はユーザが定義することができ、疎領域は定義された密領域よりも少ない密度の接続バンプを有する領域として定義されることができる。密領域は、ＧＮＤバンプ１３および（または）ＶＤＤバンプ１５のような接続バンプの間隔によって決定されることができる。例えば、密領域は、ｘおよび（または）ｙ軸に沿った最も近い隣接するＧＮＤバンプの四角形によって定義され得る。
【００３６】
具体的に図５を参照すると、密領域５４は、ＧＮＤバンプ５０４、５０５、５０２、５０３によって定義され得る。この実施形態において密領域とみなされるために、ｘ軸に沿ったＧＮＤバンプ間の距離は、ＧＮＤバンプ５０４およびＧＮＤバンプ５０５間の距離を実質的に越えてはならないかもしれない。同様に、この実施形態において密領域とみなされるために、ｙ軸に沿ったＧＮＤバンプ１３間の距離は、ＧＮＤバンプ５０４およびＧＮＤバンプ５０２間の距離を実質的に越えていてはならないかもしれない。図に示すように、疎領域５６のｙ軸に沿ったＧＮＤバンプ５０６、５０８間の距離は、密領域５４のそれらを大きく超えている。
【００３７】
図６は、本発明に従って接続バンプ密度を変化させる別の方法を例示する図である。例示的な密領域６４および例示的な疎領域６６が示されている。
【００３８】
密領域６４は、ｘ軸およびｙ軸に沿って最も近くに隣接するＧＮＤバンプ１３の四角形によって定義される。具体的には、密領域６４は、ＧＮＤバンプ６０４、６０５、６０２、６０３によって定義される。ＧＮＤバンプ６０６、６０７、６０８、６０９のｘ、ｙ軸に沿った距離が、密領域６４のそれを超えているので、領域６６は疎領域である。しかしながら、密領域６４は、ＧＮＤバンプのｘ、ｙ軸に沿った距離によって定義されているので、密領域６４は、ｘ、ｙ軸に沿って最も近くに隣接するＧＮＤバンプ１３により囲まれた領域によっても定義され得る。
【００３９】
図７は、本発明に従って接続バンプ密度を変化させるさらに別の方法を例示する図である。例示的な密領域７４および例示的な疎領域７６が示されている。それぞれ図５、図６内のそれぞれの密領域５４、６４と対照的に、密領域７４は、必ずしもＶＤＤバンプ１５によって相互に離されていない横方向に隣接するＧＮＤバンプ１３を有する。図に示すように、ＧＮＤバンプ７０４、７０５は、ＶＤＤバンプ１５を用いて相互に離されていない。具体的には、密領域７４は、ＧＮＤバンプ７０４、７０５、７０２、７０３によって定義され得る。ある領域が密度領域とみなされるためには、ｘ軸に沿ったＧＮＤバンプ間の距離は、ＧＮＤバンプ７０４、ＧＮＤバンプ７０５間のｘ軸に沿った距離と同じであり得る。同様に、ｙ軸に沿ったＧＮＤバンプ間の距離は、ＧＮＤバンプ７０４、ＧＮＤバンプ７０２間の距離と同じであり得る。図に示すように、ＧＮＤバンプ７０６、７０８間のｙ軸に沿った距離は、密領域のｙ軸に沿ったそれを越えている。したがって、ＧＮＤバンプ７０６、７０７、７０９、７０８によって定義された領域７６は、疎領域である。
【００４０】
図８は、本発明に従って接続バンプ密度を変化させる別の方法を例示する図である。例示的な密領域８４および例示的な疎領域８６が示されている。この実施形態では、密領域は、最も近いＧＮＤバンプ１３の四角形によって定義されることができる。この最も近いＧＮＤバンプは、絶対的に最も近くのＧＮＤバンプまたはｘまたはｙ軸に沿って並んでいない最も近くのＧＮＤバンプであることができる。該当するのは、例えば、ｘｙまたはーｘｙ対角線軸に沿って配置された最も近くのバンプであり得る。
【００４１】
具体的には、密領域８４は、ＧＮＤバンプ８０４、８０５、８０２、８０３によって定義され得る。この実施形態では、ある領域は、−ｘｙ対角線に沿って配置されたＧＮＤバンプ間の距離がＧＮＤバンプ８０４、８０５間の距離を越えていない場合、密領域とみなされることができる。同様に、ある領域は、ｘｙ対角線に沿ったＧＮＤバンプ間の距離がＧＮＤバンプ８０４、８０２間の距離を越えていない場合、密領域とみなされることができる。図に示すように、疎領域８６のｘｙ対角線８０９、８０７に沿って配置されたＧＮＤバンプ間の距離、およびーｘｙ対角線８０８、８０９に沿って配置されたＧＮＤバンプ間の距離は、密領域におけるそれらを越えている。また、各領域８４、８６間の各ｘｙおよびーｘｙ対角線の傾きは一致していない。よって、最も近くの隣接するＧＮＤバンプ間の距離または傾きが、疎または密を定義するために用いられることができる。
【００４２】
密または（および）疎領域と決定することは、接続バンプの分布を調べることによって成されうる。密領域は、ｘまたはｙ軸に沿って最も近く隣接するＧＮＤバンプ１３の距離によって、またはｘまたはｙ軸に沿って最も近く隣接するＧＮＤバンプ１３によって囲まれた領域によって、またはユーザが定義した軸に沿ったＧＮＤバンプ間の距離によって、または最も近く隣接するＧＮＤバンプによって定義される対角線の傾きによってさえも、定義されることができる。したがって、密領域は、任意の数の基準を用いてユーザによって決定されることができる。
【００４３】
また、ユーザが定義した基準を用いて、接続バンプ密度は、任意の１つのソフトウェアパッケージを介して決定されることができる。例えば、半導体レイアウトを決定するためのソフトウェアパッケージも、接続バンプ密度を決定するために用いられることができる。その結果、密領域および（または）疎領域は、ソフトウェアを用いて自動で決定されて接続バンプＧＮＤ１３および（または）ＶＤＤ１５間の距離を決定することができる。このように決定することは、様々なもののうち、上記の、密領域を決定するための方法論のあらゆる組み合わせを含むアルゴリズムによって行われることができる。また、密または疎は、必ずしも唯一の領域の指定方法ではない。例えば、相対的なまたは重みづけされた領域密度が、決定され、または（および）インピーダンス減少導電体によって補償されることができる。さらに、補償導電体のレイアウトは、このようなソフトウェアパッケージの使用を介して同様に自動化されてもよい。
【００４４】
明細書のここまでにおいて、本発明が、具体的な実施形態を参照して開示された。しかしながら、当業者は、様々な改変および変更が、請求の範囲に示されるような本発明の範疇から逸脱することなくなされ得ることを認識するであろう。したがって、本明細書および図面は、限定的よりもむしろ例示的な感覚で考慮されるべきであり、これらの全ての改変は本発明の範疇内に含まれることが意図される。
【００４５】
利益、利点、問題に対する解決方法が、具体的な実施形態に関して上記された。しかしながら、利益、利点、問題に対する解決方法、何らかの利益、利点または解決方法を発生させまたはよりはっきりさせ得るあらゆる要素は、いずれかのまたは全ての請求項の決定的な、必要な、必須な特徴または要素として解釈されるべきではない。
【００４６】
本発明によれば、以下の構成が提供される。  
改良された半導体装置を製造するための方法および装置が開示される。具体的には、接続バンプの存在による引き起こされる線インピーダンスのばらつきが、接続バンプの密度に応じてインピーダンスを減少させる金属線を構成することによって減ぜられ得る。
【００４７】
本発明は、半導体装置に関し、より具体的には半導体装置の封止の完了に用いられる接続バンプを有する半導体装置に導電体を付加することに関する。提示されるのは、接続バンプの近接および（または）密度および（または）動作により引き起こされるインピーダンスばらつきを減ずるための導電体を構成するための改良された半導体システムおよび方法である。本発明は、半導体装置に何らの付加的な機能を加え得ないインピーダンス減少導電性要素を付加することを含む。この付加される要素は、接続バンプの密度が疎な領域に配置される。インピーダンス減少導電性要素は、機能的金属線間に、実施形態ごとに異なる配置で隣接する機能的金属線間に配置される。インピーダンス減少導電性要素は、任意の１つの導電層またはこれの組み合わせに対して付加され得、付加される要素は、機能的な要素の１つまたはこれの組み合わせに対して作用し得る。また、付加される要素は、電気的に動作的でまた半導体装置の動作に応答しても良い。また、提示されるのは、自動化され得る、接続バンプの密度を決定するための方法である。
【００４８】
一実施形態における、少なくとも１つの機能的導電体と、この少なくとも１つの機能的導電体のインピーダンスばらつきを減ずるための少なくとも１つのインピーダンス減少導電体を有する半導体装置。この少なくとも１つの機能的導電体は、電位を保持するように構成されている。機能的導電体は、機能的金属線を含み得、インピーダンス減少導電体は、インピーダンス減少金属線を含み得る。この装置は、接続バンプを含み得、インピーダンス減少金属線は、接続バンプが疎に分布しているところに配置され得る。
【００４９】
他の実施形態における、少なくとも１つが電位を保持するように構成された複数の接続バンプを有する半導体装置。この接続バンプは、ある領域では疎に配置され、他の領域では密に配置される。この半導体装置は、少なくとも１つが電位を保持する少なくとも１つの接続バンプと接続される複数の機能的金属線を含む。最後に、この半導体装置は、少なくとも１つの機能的金属線のインピーダンスばらつきを減ずるように構成された複数のインピーダンス減少金属線も含む。この実施形態では、インピーダンス減少金属線は、実質的に疎領域内で隣の機能的金属線と平行に配置され得る。各インピーダンス減少金属線は、対応する機能的金属線から等距離の位置にある。
【００５０】
一実施形態における、少なくとも１つの機能的導電体を形成し、この少なくとも１つの機能的導電体のインピーダンスばらつきを減ずるように構成された少なくとも１つのインピーダンス減少導電体を形成することを含む、半導体装置でのインピーダンスばらつきを減ずる方法。この実施形態では、導電体を形成することが金属線を形成することを含む。この実施形態は、また、接続バンプを形成することを含む。インピーダンス減少金属線および接続バンプは、半導体装置全体に亘って等しく分布していなくて良く、それぞれの分布は、反対の関係とされていても良い。また、インピーダンス減少線は、対応する機能的金属線を有するように形成される。
【００５１】
本発明の技術的な利点は、電源ネットワークを安定化させる能力である。例えば、Ｉ／Ｏおよび電源接続のための接続バンプを用いる半導体装置は、半導体装置の大部分に亘って接続バンプを有し得る。しかしながら、何らかの制限によって、半導体装置の全ての領域において接続バンプを配置することが妨げられる。このような電力バンプがより疎な密度の領域では、一般に、半導体装置の動作中に電力がより大きく変動し、このような電力変動は、半導体装置の誤動作に繋がる。
【００５２】
この発明は、インピーダンスに影響を与え得る動作特性または半導体の要素を考慮して金属線のインピーダンスを標準化する能力を提供する。このような平等化された線インピーダンスは、半導体装置の機能に影響し得る過剰な電圧降下を減ずる。例えば、論理ゲート動作および（または）装置のタイミングは、過剰な電圧降下によって影響され得る。そこで、過剰な電力変動が、この発明を用いることによって除去され得る。
【００５３】
本発明のこれらの、または他の側面は、以下の記載および添付の図面とともに熟考することによってより良く認識および理解される。以下の記載は、本発明の様々な実施形態およびこれらの多数の具体例を指しているが、例として提示されており、限定として提示されない。多くの置換、変更、付加、または配置換えが、本発明の範疇内でなされ得、本発明は、このような置換、変更、付加、または配置換えの全てを含む。
【００５４】
また、この発明は以下の実施態様を取り得る。  
（１）少なくとも１つの機能的導電体と、前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減ずるように構成された少なくとも１つのインピーダンス減少導電体と、を具備する、インピーダンスのばらつきを減少するように構成された半導体装置。
【００５５】
（２）前記少なくとも１つの機能的導電体が、電位を保持するように構成されている、（１）に記載の半導体装置。
【００５６】
（３）前記少なくとも１つの機能的導電体が、複数の機能的金属線を具備する、（２）に記載の半導体装置。
【００５７】
（４）前記少なくとも１つのインピーダンス減少導電体が複数のインピーダンス減少導電体を具備し、前記複数のインピーダンス減少導電体が、前記半導体装置全体に亘って均等に分布していない、（３）に記載の半導体装置。
【００５８】
（５）複数の接続バンプと、ある密度の接続バンプを具備する少なくとも１つの密領域と、前記密領域内の前記接続バンプの前記密度より少ない密度の接続バンプを具備する少なくとも１つの疎領域と、を具備し、インピーダンス減少導電体が、少なくとも１つの疎領域内に配置される、（４）に記載の半導体装置。
【００５９】
（６）前記複数のインピーダンス減少導電体の少なくとも１つが、電位を保持するように構成される、（５）に記載の半導体装置。
【００６０】
（７）前記複数のインピーダンス減少導電体が、インピーダンス減少金属線を具備し、前記インピーダンス減少金属線が機能的金属線の横に且つ実質的に平行に配置される、（６）に記載の半導体装置。
【００６１】
（８）インピーダンス減少金属線のそれぞれが、対応する機能的金属線を有し、インピーダンス減少金属線のそれぞれが、対応する機能的金属線の横方向の縁と実質的に同じ横方向の縁を有する、（７）に記載の半導体装置。
【００６２】
（９）インピーダンス減少金属線のそれぞれが、対応する機能的金属線と実質的に一体化している、（８）に記載の半導体装置。
【００６３】
（１０）インピーダンス減少金属線が、隣接する機能的金属線に対して実質的に１／２ピッチで配置されている、（７）に記載の半導体装置。
【００６４】
（１１）インピーダンス減少金属線が、隣接する機能的金属線に対して実質的に１／４ピッチで配置されている、（７）に記載の半導体装置。
【００６５】
（１２）前記半導体装置が、約９０ｎｍ未満の最小ハーフピッチが可能なプロセス技術を用いて製造される、（７）に記載の半導体装置。
【００６６】
（１３）前記半導体装置が、マルチコアマイクロプロセッサを具備する、（７）に記載の半導体装置。
【００６７】
（１４）前記半導体装置が、１ＧＨｚを超える周波数で動作する、（７）に記載の半導体装置。
【００６８】
（１５）電位を保持するように構成された少なくとも１つの接続バンプを具備する複数の接続バンプと、ある密度の接続バンプを具備する密領域と、前記密領域内の接続バンプの前記密度未満の密度の接続バンプを具備する疎領域と、電位を保持するように構成された少なくとも１つの機能的金属線を具備する複数の機能的金属線と、少なくとも１つの機能的金属線におけるインピーダンスばらつきを減少するように構成された複数のインピーダンス減少導電体と、を具備する、インピーダンスばらつきを減ずるように構成された半導体装置。
【００６９】
（１６）前記半導体装置が、９０ｎｍ未満の最小ハーフピッチが可能なプロセス技術を用いて製造される、（１５）に記載の半導体装置。
【００７０】
（１７）前記半導体装置が、マルチコアマイクロプロセッサを具備する、（１５）に記載の半導体装置。
【００７１】
（１８）前記半導体装置が、１ＧＨｚを超える周波数で動作する、（１５）に記載の半導体装置。
【００７２】
（１９）前記インピーダンス減少導電体が、隣接する機能的金属線と実質的に平行で実質的に前記疎領域内に配置されたインピーダンス減少金属線を具備する、（１５）に記載の半導体装置。
【００７３】
（２０）インピーダンス減少金属線のそれぞれが、対応する隣接の機能的金属線から実質的に等距離で配置される、（１９）に記載の半導体装置。
【００７４】
（２１）インピーダンス減少導電体のそれぞれが、対応する機能的金属線と実質的に一体化されている、（２０）に記載の半導体装置。
【００７５】
（２２）少なくとも１つの機能的導電体を形成し、前記少なくとも１つの機能的導電体のインピーダンスのばらつきを減少するように構成された少なくとも１つのインピーダンス減少導電体を形成する、ことを具備する、半導体装置内でインピーダンスのばらつきを減ずるための方法。
【００７６】
（２３）前記少なくとも１つの機能的導電体を形成することが、複数の機能的金属線を形成することを具備し、前記少なくとも１つのインピーダンス減少導電体が、前記複数の機能的金属線の少なくとも１つのインピーダンスを減ずるように構成されている、（２２）に記載の方法。
【００７７】
（２４）前記複数の機能的金属線の少なくとも幾つかを含んだマイクロプロセッサを形成することをさらに具備し、前記マイクロプロセッサが、１ＧＨｚを超える周波数で動作するように構成されている、（２３）に記載の方法。
【００７８】
（２５）前記マイクロプロセッサを形成することが、複数のコアを形成することをさらに具備する、（２４）に記載の方法。
【００７９】
（２６）前記マイクロプロセッサを形成することが、約９０ｎｍ未満の最小ハーフピッチが可能なプロセス技術で前記マイクロプロセッサを製造することをさらに具備する、（２５）に記載の方法。
【００８０】
（２７）前記少なくとも１つのインピーダンス減少導電体を形成することが、複数のインピーダンス減少導電体を形成することを具備し、前記複数のインピーダンス減少導電体が、前記半導体装置全体に亘って均等に分布していない、（２６）に記載の方法。
【００８１】
（２８）前記半導体装置全体に亘って均等に分布していない接続バンプを形成することをさらに具備する、（２７）に記載の方法。
【００８２】
（２９）ある密度の接続バンプを有する少なくとも１つの密領域を形成し、前記密領域内の接続バンプの前記密度未満の密度の接続バンプを有する少なくとも１つの疎領域を形成する、ことをさらに具備し、インピーダンス減少導電体を形成することが、インピーダンス減少導電体を配置することを具備し、インピーダンス減少導電体のそれぞれが、対応する疎領域の実質的に中に配置される、（２８）に記載の方法。
【００８３】
（３０）前記複数のインピーダンス減少導電体を形成することが、インピーダンス減少金属線を形成することを具備し、前記インピーダンス減少金属線を形成することが、前記インピーダンス減少金属線を隣接する機能的金属線の横に且つ実質的に平行に配置することを具備する、（２９）に記載の方法。
【００８４】
（３１）前記インピーダンス減少金属線を形成することが、少なくとも１つのインピーダンス減少金属線を、対応する機能的金属線に対して実質的に１／２ピッチで配置することを具備する、（３０）に記載の方法。
【００８５】
（３２）前記インピーダンス減少金属線を形成することが、少なくとも１つのインピーダンス減少金属線を、対応する機能的金属線に対して実質的に１／４ピッチで配置することを具備する、（３０）に記載の方法。
【００８６】
（３３）前記インピーダンス減少金属線を形成することが、インピーダンス減少金属線のそれぞれに対して対応する機能的金属線を形成し、インピーダンス減少金属線の横方向の縁が対応する機能的金属線の横方向の縁と実質的に一致するようにインピーダンス減少金属線のそれぞれを配置する、ことを具備する、（３０）に記載の方法。
【００８７】
（３４）インピーダンス減少金属線を形成することが、インピーダンス減少金属線のそれぞれを対応する機能的金属線と実質的に一体化することを具備する（３３）に記載の方法。
【図面の簡単な説明】
【００８８】
【図１】図１は、接続バンプを有する半導体装置を例示する図である。
【図２】図２は、本発明に従った金属線構成の一実施形態を例示する図である。
【図３】図３は、本発明に従った金属線構成の別の実施形態を例示する図である。
【図４】図４は、本発明に従った金属線構成のさらに別の実施形態を例示する図である。
【図５】図５は、本発明に従った接続バンプ密度を異ならせるための１つの方法を例示する図である。
【図６】図６は、本発明に従った接続バンプ密度を異ならせるための別の方法を例示する図である。
【図７】図７は、本発明に従った接続バンプ密度を異ならせるためのさらに別の方法を例示する図である。
【図８】図８は、本発明に従った接続バンプ密度を異ならせるためのさらに別の方法を例示する図である。
【外国語明細書】
2006344946000001.pdf