(57)【要約】【課題】直流電圧が供給されるセンタータップ付き一次巻線を持つ変圧器を用いて、簡素な構成で、負荷への電力供給をきめ細かく調整可能にする、インバータを提供すること。【解決手段】センタータップに直流電源電圧が供給され、その一次巻線の各端と共通電位点間に交互にオンされる第１、第２半導体スイッチを設け、負荷に流れる電流を帰還して各半導体スイッチをＰＷＭ制御する。また、一次巻線のセンタータップとグランド間にスナバ回路をそれぞれを接続して、切替時の異常な高電圧を低減する。また、第１、第２半導体スイッチに対応したＰＷＭ比較器を設けて、複数インバータの並行運転を簡単に行う。【選択図】      図１
2006141160.tif 000002
【特許請求の範囲】
【請求項１】
負荷を駆動する第１、第２半導体スイッチを制御するためのコントローラＩＣであって、
周波数決定用キャパシタ及び周波数決定用抵抗器が接続されたときに、前記半導体スイッチをパルス幅変調制御するための、第１三角波信号と該第１三角波信号を反転した関係にある第２三角波信号とを発生することができる発振器ブロックと、
前記負荷に流れる電流を検出した検出電流に基づいて形成された帰還信号と前記第１三角波信号とを比較して第１パルス幅変調信号を発生し、前記帰還信号と前記第２三角波信号とを比較して第２パルス幅変調信号を発生するパルス幅変調回路とを有し、
前記第１パルス幅変調信号に基づいて前記第１半導体スイッチをオンさせる第１スイッチ駆動信号及び前記第２パルス幅変調信号に基づいて前記第２半導体スイッチをオンさせる第２スイッチ駆動信号が、前記第１半導体スイッチと前記第２半導体スイッチとが交互にオンし、且つ前記第１半導体スイッチと前記第２半導体スイッチが交互にオンする間に前記第１、第２半導体スイッチが全てオフするオフ期間を設けるタイミングで発生されることを特徴とする、コントローラＩＣ。
【請求項２】
前記発振器ブロックは、外部から三角波信号が供給されるときにそれと反転した関係にある三角波信号を発生することを特徴とする、請求項１に記載のコントローラＩＣ。
【請求項３】
前記第１スイッチ駆動信号は、前記第１半導体スイッチを、前記第１三角波信号の一方頂点の時点でオンし、その直後の前記第１三角波信号と前記帰還信号とが等しくなるまでオンを継続させ、
前記第２スイッチ駆動信号は、前記第２半導体スイッチが、前記第２三角波信号の前記一方頂点の時点でオンし、その直後の前記第２三角波信号と前記帰還信号とが等しくなるまでオンを継続させることを特徴とする、請求項１または２に記載のコントローラＩＣ。
【請求項４】
センタータップ付き一次巻線と少なくとも１つの二次巻線とを持ち、前記センタータップが直流電源の第１電位点に接続される変圧器と、
前記一次巻線の一端と前記直流電源の第２電位点との間に接続された第１半導体スイッチと、
前記一次巻線の他端と前記第２電位点との間に接続された第２半導体スイッチと、
前記二次巻線に接続された負荷に流れる電流を検出するための電流検出回路と、
第１三角波信号と、該第１三角波信号を反転した関係にある第２三角波信号とを発生する発振回路と、
前記電流検出回路の検出電流に基づいて形成された帰還信号と前記第１三角波信号とを比較して第１パルス幅変調信号を発生し、前記帰還信号と前記第２三角波信号とを比較して第２パルス幅変調信号を発生するパルス幅変調回路とを有し、
前記第１パルス幅変調信号に基づいて前記第１半導体スイッチをオンさせる第１スイッチ駆動信号及び前記第２パルス幅変調信号に基づいて前記第２半導体スイッチをオンさせる第２スイッチ駆動信号が、前記第１半導体スイッチと前記第２半導体スイッチとが交互にオンし、且つ前記第１半導体スイッチと前記第２半導体スイッチが交互にオンする間に前記第１、第２半導体スイッチが全てオフするオフ期間を設けるタイミングで発生されることを特徴とする、直流−交流変換装置。
【請求項５】
前記第１半導体スイッチは、前記第１三角波信号の一方頂点の時点でオンし、その直後の前記第１三角波信号と前記帰還信号とが等しくなるまでオンを継続し、
前記第２半導体スイッチは、前記第２三角波信号の前記一方頂点の時点でオンし、その直後の前記第２三角波信号と前記帰還信号とが等しくなるまでオンを継続することを特徴とする、請求項４に記載の直流−交流変換装置。
【請求項６】
前記一次巻線の一端と前記第２電位点との間に接続された第１スナバ回路と、前記一次巻線の他端と前記第２電位点との間に接続された第２スナバ回路とを有することを特徴とする、請求項４または５に記載の直流−交流変換装置。
【請求項７】
前記一次巻線の一端と前記第１電位点との間に接続された第１スナバ回路と、前記一次巻線の他端と前記第１電位点との間に接続された第２スナバ回路とを有することを特徴とする、請求項４または５に記載の直流−交流変換装置。
【請求項８】
センタータップ付き一次巻線と少なくとも１つの二次巻線とを持ち、前記センタータップが直流電源の第１電位点に接続される変圧器と、
前記一次巻線の一端と前記直流電源の第２電位点との間に接続された第１半導体スイッチと、
前記一次巻線の他端と前記第２電位点との間に接続された第２半導体スイッチと、
前記二次巻線に接続された負荷に流れる電流を検出するための電流検出回路と、
周波数決定用キャパシタ及び周波数決定用抵抗器が接続されたときに第１三角波信号と該第１三角波信号を反転した関係にある第２三角波信号とを発生するとともに、外部から三角波信号が供給されるときにそれと反転した関係にある三角波信号を発生することができる発振器ブロックを持つ発振回路と、
前記電流検出回路の検出電流に基づいて形成された帰還信号と前記第１三角波信号とを比較して第１パルス幅変調信号を発生し、前記帰還信号と前記第２三角波信号とを比較して第２パルス幅変調信号を発生するパルス幅変調回路とを有し、
前記第１パルス幅変調信号に基づいて前記第１半導体スイッチをオンさせる第１スイッチ駆動信号及び前記第２パルス幅変調信号に基づいて前記第２半導体スイッチをオンさせる第２スイッチ駆動信号が、前記第１半導体スイッチと前記第２半導体スイッチとが交互にオンし、且つ前記第１半導体スイッチと前記第２半導体スイッチが交互にオンする間に前記第１、第２半導体スイッチが全てオフするオフ期間を設けるタイミングで発生される、複数Ｎ個の直流−交流変換装置を有し、
前記複数Ｎ個の直流−交流変換装置のうちの１つの直流−交流変換装置のみに、前記発振回路から前記第１三角波信号及び前記第２三角波信号を発生させるように、前記周波数決定用キャパシタ及び前記周波数決定用抵抗器を接続し、
当該直流−交流変換装置から発生された前記第１、第２三角波信号のうちの前記第１三角波信号のみを、それ以外の他直流−交流変換装置に供給し、
Ｎ個全ての直流−交流変換装置で前記第１、第２三角波信号を用いて同期して同相のパルス幅変調制御を行うことを特徴とする、直流−交流変換装置の並行運転システム。
【請求項９】
前記周波数決定用抵抗器の抵抗値は、直流−交流変換装置の起動時にはある小さい抵抗値に設定されており、その後により大きな抵抗値に設定されることを特徴とする、請求項８に記載の直流−交流変換装置の並行運転システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気機器付属の電源アダプタや、バッテリーなどの直流電源から、負荷を駆動するための交流電圧を発生する直流ー交流変換装置（以下、インバータという）、そのコントローラＩＣ、及びインバータの並行運転システムに関する。
【背景技術】
【０００２】
ノートパソコンの液晶モニタや、液晶テレビ受像機などの液晶ディスプレイのバックライト光源として、冷陰極蛍光灯（ＣＣＦＬ）が用いられるようになってきている。このＣＣＦＬは、通常の熱陰極蛍光灯よりも一般的に高い効率と長い寿命を持っており、そして、熱陰極蛍光灯が持っているフィラメントを省いている。
【０００３】
このＣＣＦＬを起動及び動作させるためには、高い交流電圧を必要とする。例えば、起動電圧は約１０００Ｖであり、動作電圧は約６００Ｖである。この高い交流電圧を、インバータを用いて、ノートパソコンや液晶テレビ受像機などの直流電源から発生させる。
【０００４】
以前から、ＣＣＦＬ用インバータとして、ロイヤー（Ｒｏｙｅｒ）回路が一般的に用いられている。このロイヤー回路は、可飽和磁芯変圧器、制御トランジスタなどから構成され、そして、可飽和磁芯変圧器の非線形透磁率、制御トランジスタの非線形電流ゲイン特性により自己発振する。ロイヤー回路自身は外部クロックやドライバー回路を必要としない。
【０００５】
しかし、ロイヤー回路は、基本的には一定電圧インバータであり、入力電圧や負荷電流が変化する場合には一定出力電圧を維持できない。したがって、ロイヤー回路に電力を供給するためのレギュレータを必要とする。このようなことから、ロイヤー回路を用いたインバータは、小型化が難しく、また、電力変換効率も低い。
【０００６】
センタータップに直流電圧が供給される一次巻線と交流電圧出力用の二次巻線を持つセンタータップ型変圧器を用いたインバータが提案されている（特許文献１及び特許文献２参照）。
【０００７】
特許文献１のインバータは、一次巻線のセンタータップに直流電圧が供給され、一次巻線の各端とグランド間にそれぞれ半導体スイッチを有しており、それらの半導体スイッチが交互にオン・オフされる。そのインバータに供給する直流電圧を、ＰＷＭ制御するＰＷＭ制御装置を設けている。そして、ＰＷＭ制御装置による直流電流の制御により、インバータから負荷へ供給する電力の制御を行う。
【０００８】
特許文献２のインバータは、センタータップに直流電源が接続された１次巻線、交流電圧出力用の２次巻線、フィードバック用の３次巻線を有する昇圧トランスと、その昇圧トランスの１次巻線の両端間に接続され、この１次巻線のインダクタンスとの間でＬＣ共振回路を構成する共振キャパシタと、一端側がその共振キャパシタの異なる端部にそれぞれ接続され他端側がアースされ、３次巻線の出力電圧により交互にオン、オフされる一対の半導体スイッチと、そのＬＣ共振回路内に接続された可変インダクタを備えている。そして、可変インダクタのインダクタンスを制御することにより、インバータの出力電圧を制御している。
【０００９】
従来のロイヤー回路を用いたものでは小型化が難しく、また、変換効率も低い問題がある。特許文献１のものでは、インバータとは別に、そのインバータに供給する直流電圧をＰＷＭ制御するためのＰＷＭ制御装置を必要とするから、直流−交流変換装置全体としての構造が複雑になり、また小型化が難しい。また、特許文献２のものでは、ＬＣ共振回路内に接続された可変インダクタを備え、そのインダクタンスを制御して出力電圧を制御するから、構造が複雑になり、また小型化が難しい。
【００１０】
さらに、ノートパソコンの液晶モニタや、液晶テレビ受像機などの液晶ディスプレイの大画面化に伴い、バックライト光源として複数のＣＣＦＬが分散されて配置されるようになってきている。この場合、複数のＣＣＦＬからの光が干渉し合ってちらつきなどの原因となるために、各ＣＣＦＬを同期して同相で点灯させることが必要となる。
【００１１】
このために、インバータをディスクリート回路で構成して、同相の交流電力を複数のＣＣＦＬに供給することが考えられる。
【００１２】
しかし、ＣＣＦＬへの高電圧の配線は、その引き回し距離を短くして他の装置への影響を低減することが必要であること、また、ＣＣＦＬの寄生キャパシタンスを変圧器との共振に有効に利用すること等の理由により、各ＣＣＦＬを制御するためのインバータは、できるだけそのＣＣＦＬに近接して配置することが望ましい。
【特許文献１】特表２００２−５００４２７号公報
【特許文献２】特開平６−１４５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、本発明は、直流電源から、負荷を駆動するための交流電圧を発生するためのインバータであって、直流電圧が供給されるセンタータップ付き一次巻線を持つ変圧器を用いて、簡素な構成で負荷への電力供給をきめ細かく調整可能にするとともに、複数個の負荷の並行運転に好適なインバータ、そのコントローラＩＣ、及び複数個のインバータを同期して同相で制御するインバータ並行運転システムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
請求項１のコントローラＩＣは、負荷ＦＬを駆動する第１、第２半導体スイッチ１０１、１０２を制御するためのコントローラＩＣであって、
周波数決定用キャパシタ及び周波数決定用抵抗器が接続されたときに、前記半導体スイッチをＰＷＭ制御するための、第１三角波信号ＣＴと該第１三角波信号を反転した関係にある第２三角波信号ＣＴＩとを発生することができる発振器ブロック２０１と、
前記負荷に流れる電流を検出した検出電流に基づいて形成された帰還信号ＦＢと前記第１三角波信号ＣＴとを比較して第１パルス幅変調信号を発生し、前記帰還信号ＦＢと前記第２三角波信号ＣＴＩとを比較して第２パルス幅変調信号を発生するパルス幅変調回路２５０とを有し、
前記第１パルス幅変調信号に基づいて前記第１半導体スイッチ１０１をオンさせる第１スイッチ駆動信号Ｎ１及び前記第２パルス幅変調信号に基づいて前記第２半導体スイッチ１０２をオンさせる第２スイッチ駆動信号Ｎ２が、前記第１半導体スイッチと前記第２半導体スイッチとが交互にオンし、且つ前記第１半導体スイッチと前記第２半導体スイッチが交互にオンする間に前記第１、第２半導体スイッチが全てオフするオフ期間を設けるタイミングで発生されることを特徴とする。
【００１５】
請求項２のコントローラＩＣは、請求項１に記載のコントローラＩＣにおいて、前記発振器ブロック２０１は、外部から三角波信号が供給されるときにそれと反転した関係にある三角波信号を発生することを特徴とする。
【００１６】
請求項３のコントローラＩＣは、請求項１または２に記載のコントローラＩＣにおいて、前記第１スイッチ駆動信号Ｎ１は、前記第１半導体スイッチ１０１を、前記第１三角波信号ＣＴの一方頂点の時点でオンし、その直後の前記第１三角波信号ＣＴと前記帰還信号ＦＢとが等しくなるまでオンを継続させ、
前記第２スイッチ駆動信号Ｎ２は、前記第２半導体スイッチ１０２が、前記第２三角波信号ＣＴＩの前記一方頂点の時点でオンし、その直後の前記第２三角波信号ＣＴＩと前記帰還信号ＦＢとが等しくなるまでオンを継続させることを特徴とする。
【００１７】
請求項４のインバータは、センタータップ付き一次巻線と少なくとも１つの二次巻線とを持ち、前記センタータップＴが直流電源の第１電位点ＶＤＤに接続される変圧器ＴＲと、
前記一次巻線の一端Ａと前記直流電源の第２電位点ＧＮＤとの間に接続された第１半導体スイッチ１０１と、
前記一次巻線の他端Ｂと前記第２電位点ＧＮＤとの間に接続された第２半導体スイッチ１０２と、
前記二次巻線に接続された負荷ＦＬに流れる電流を検出するための電流検出回路と、
第１三角波信号ＣＴと、該第１三角波信号を反転した関係にある第２三角波信号ＣＴＩとを発生する発振回路と、
前記電流検出回路の検出電流に基づいて形成された帰還信号ＦＢと前記第１三角波信号ＣＴとを比較して第１パルス幅変調信号を発生し、前記帰還信号ＦＢと前記第２三角波信号ＣＴＩとを比較して第２パルス幅変調信号を発生するパルス幅変調回路２５０とを有し、
前記第１パルス幅変調信号に基づいて前記第１半導体スイッチ１０１をオンさせる第１スイッチ駆動信号Ｎ１及び前記第２パルス幅変調信号に基づいて前記第２半導体スイッチ１０２をオンさせる第２スイッチ駆動信号Ｎ２が、前記第１半導体スイッチと前記第２半導体スイッチとが交互にオンし、且つ前記第１半導体スイッチと前記第２半導体スイッチが交互にオンする間に前記第１、第２半導体スイッチが全てオフするオフ期間を設けるタイミングで発生されることを特徴とする。
【００１８】
請求項５のインバータは、請求項４に記載のインバータにおいて、前記第１半導体スイッチ１０１は、前記第１三角波信号ＣＴの一方頂点の時点でオンし、その直後の前記第１三角波信号ＣＴと前記帰還信号ＦＢとが等しくなるまでオンを継続し、
前記第２半導体スイッチ１０２は、前記第２三角波信号ＣＴＩの前記一方頂点の時点でオンし、その直後の前記第２三角波信号ＣＴＩと前記帰還信号ＦＢとが等しくなるまでオンを継続することを特徴とする。
【００１９】
請求項６のインバータは、請求項４または５に記載のインバータにおいて、前記一次巻線の一端Ａと前記第２電位点ＧＮＤとの間に接続された第１スナバ回路と、前記一次巻線の他端Ｂと前記第２電位点ＧＮＤとの間に接続された第２スナバ回路とを有することを特徴とする。
【００２０】
請求項７のインバータは、請求項４または５に記載のインバータにおいて、前記一次巻線の一端Ａと前記第１電位点ＶＤＤとの間に接続された第１スナバ回路と、前記一次巻線の他端Ｂと前記第１電位点ＶＤＤとの間に接続された第２スナバ回路とを有することを特徴とする。
【００２１】
請求項８のインバータの並行運転システムは、センタータップ付き一次巻線と少なくとも１つの二次巻線とを持ち、前記センタータップＴが直流電源の第１電位点ＶＤＤに接続される変圧器ＴＲと、
前記一次巻線の一端Ａと前記直流電源の第２電位点ＧＮＤとの間に接続された第１半導体スイッチ１０１と、
前記一次巻線の他端Ｂと前記第２電位点ＧＮＤとの間に接続された第２半導体スイッチ１０２と、
前記二次巻線に接続された負荷ＦＬに流れる電流を検出するための電流検出回路と、
周波数決定用キャパシタ及び周波数決定用抵抗器が接続されたときに第１三角波信号ＣＴと該第１三角波信号を反転した関係にある第２三角波信号ＣＴＩとを発生するとともに、外部から三角波信号が供給されるときにそれと反転した関係にある三角波信号を発生することができる発振器ブロックを持つ発振回路と、
前記電流検出回路の検出電流に基づいて形成された帰還信号ＦＢと前記第１三角波信号ＣＴとを比較して第１パルス幅変調信号を発生し、前記帰還信号ＦＢと前記第２三角波信号ＣＴＩとを比較して第２パルス幅変調信号を発生するパルス幅変調回路２５０とを有し、
前記第１パルス幅変調信号に基づいて前記第１半導体スイッチ１０１をオンさせる第１スイッチ駆動信号Ｎ１及び前記第２パルス幅変調信号に基づいて前記第２半導体スイッチ１０２をオンさせる第２スイッチ駆動信号Ｎ２が、前記第１半導体スイッチと前記第２半導体スイッチとが交互にオンし、且つ前記第１半導体スイッチと前記第２半導体スイッチが交互にオンする間に前記第１、第２半導体スイッチが全てオフするオフ期間を設けるタイミングで発生される、複数Ｎ個のインバータを有し、
前記複数Ｎ個のインバータのうちの１つのインバータのみに、前記発振回路から前記第１三角波信号及び前記第２三角波信号を発生させるように、前記周波数決定用キャパシタ及び前記周波数決定用抵抗器を接続し、
当該インバータから発生された前記第１、第２三角波信号のうちの前記第１三角波信号のみを、それ以外の他インバータに供給し、
Ｎ個全てのインバータで前記第１、第２三角波信号を用いて同期して同相のＰＷＭ制御を行うことを特徴とする。
【００２２】
請求項９のインバータの並行運転システムは、請求項８に記載のインバータの並行運転システムにおいて、前記周波数決定用抵抗器の抵抗値は、インバータの起動時にはある小さい抵抗値に設定されており、その後により大きな抵抗値に設定されることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、直流電源から、負荷を駆動するための交流電圧を発生するためのインバータにおいて、直流電源電圧が供給されるセンタータップ付き一次巻線を持つ変圧器を用い、その一次巻線の各端と共通電位点間に交互にオンされる第１、第２半導体スイッチを設け、負荷に流れる電流を帰還して各半導体スイッチをパルス幅変調（ＰＷＭ）制御することにより、簡易な構成で、負荷への電力供給をきめ細かく調整することができる。
【００２４】
また、第１三角波信号ＣＴと帰還信号ＦＢとの比較により第１半導体スイッチを制御するための第１パルス幅変調信号を発生し、第１三角波信号を反転した関係にある第２三角波信号ＣＴＩと帰還信号ＦＢとの比較により第２半導体スイッチを制御するための第２パルス幅変調信号を発生する。したがって、インバータを並行運転する際に、インバータ間で第１三角波信号のみを伝送すれば良いから、インバータ間の同期を従来のものに比して簡単に採ることができる。
【００２５】
また、一次巻線の端部Ａ、Ｂと低インピーダンス点（即ち、第２電位点ＧＮＤもしくは、
第１電位点）との間に、それぞれスナバ回路を設けるから、切替時に第１、第２半導体スイッチに印加される異常な高電圧の発生を抑制することができる。特に、本発明のプッシュプル構成のものでは、常時、電源電圧ＶＤＤの２倍の電圧が印加されているから、その異常電圧の抑制は特に有効である。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して、本発明の、直流電源から負荷を駆動するための交流電圧を発生するインバータ、及びそのインバータの並行運転システムの実施例について説明する。
【００２７】
図１は、センタータップ付き一次巻線と二次巻線とを持つ絶縁変圧器ＴＲ、半導体スイッチ回路を用いてＰＷＭ制御する、本発明の実施例に係るインバータの全体構成を示す図である。図２は、そのためのインバータ制御用ＩＣ２００の内部構成を示す図である。
【００２８】
図１において、変圧器ＴＲは、一次巻線１０７がセンタータップＴと一端の端子（以下、第１端子）Ａと他端の端子（以下、第２端子）Ｂを持ち、負荷に交流電力を供給する二次巻線１０８を持つ絶縁変圧器である。この変圧器ＴＲのセンタータップＴに電池電源ＢＡＴからの電源電圧ＶＤＤが供給される。この直流電源電圧ＶＤＤは、共通電位点であるグランドＧＮＤとの間の電圧である。
【００２９】
また、電池電源ＢＡＴの電圧ＶＤＤを、抵抗器１２１、ツェナーダイオード１２２及びＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮ）１２３とからなるシリーズレギュレータで、ＩＣ２００の所定の電源電圧ＶＣＣ（例、５〜１４Ｖ）に調整して、ＩＣ２００に供給する。なお、キャパシタ１２４は安定用キャパシタである。
【００３０】
第１半導体スイッチであるＮ型ＭＯＳＦＥＴ（以下、ＮＭＯＳ）１０１は、変圧器ＴＲの一次巻線１０７への第１方向の電流経路を形成するためのスイッチである。また、第２半導体スイッチであるＮＭＯＳ１０２は、変圧器ＴＲの一次巻線１０７への第２方向の電流経路を形成するためのスイッチである。このＮＭＯＳ１０１とＮＭＯＳ１０２が交互にオンされることにより、変圧器ＴＲの一次巻線１０７に交番電流が流れる。
【００３１】
また、一次巻線１０７の第１端子Ａとグランドとの間に、第１抵抗器１０３と第１キャパシタ１０４との直列回路からなる第１スナバ回路が接続される。同様に、一次巻線１０７の第２端子Ｂとグランドとの間に、第２抵抗器１０５と第２キャパシタ１０６との直列回路からなるスナバ回路が接続される。これらの第１、第２スナバ回路は、第１、第２端子Ａ、Ｂに発生するサージ電圧などの異常高電圧を抑制する。
【００３２】
これらのＮＭＯＳ１０１、ＮＭＯＳ１０２は、それぞれボディダイオード（即ち、バックゲートダイオード）を有している。このボディダイオードにより、本来の電流経路と逆方向の電流を流すことができる。なお、ボディダイオードと同様の機能を果たすダイオードを別に設けてもよい。
【００３３】
直流電源ＢＡＴの電源電圧ＶＤＤがＮＭＯＳ１０１、ＮＭＯＳ１０２を介して変圧器ＴＲの一次巻線１０７に供給され、その２次巻線１０８に巻線比に応じた高電圧が誘起される。この誘起された高電圧が負荷である冷陰極蛍光灯ＦＬに供給されて、冷陰極蛍光灯ＦＬが点灯する。
【００３４】
キャパシタ１１１、キャパシタ１１２は、抵抗器１１７、抵抗器１１８とともに、冷陰極蛍光灯ＦＬに印加される電圧を検出して、コントローラＩＣ２００にフィードバックするものである。抵抗器１１４、抵抗器１１５は、冷陰極蛍光灯ＦＬに流れる電流を検出して、コントローラＩＣ２００にフィードバックするものである。また、キャパシタ１１１は、そのキャパシタンスと変圧器ＴＲのインダクタンス成分とで共振させるためのものであり、この共振には冷陰極蛍光灯ＦＬの寄生キャパシタンスも寄与する。１１３、１１６、１１９、１２０は、ダイオードである。
【００３５】
コントローラＩＣ２００は複数の入出力ピンを有している。第１ピン１Ｐは、ＰＷＭモードと間欠動作（以下、バースト）モードの切替端子であり、外部からそれらモードの切替及びバーストモード時のデューティ比を決定するデューティ信号ＤＵＴＹが入力される。第２ピン２Ｐは、バーストモード発振器（ＢＯＳＣ）の発振周波数設定容量接続端子であり、設定用キャパシタ１３１が接続され、バースト用三角波信号ＢＣＴが発生する。第３ピン３Ｐは、ＢＯＳＣの発振周波数設定抵抗接続端子であり、設定用抵抗器１３２が接続される。
【００３６】
第４ピン４Ｐは、ＰＷＭモード発振器（ＯＳＣ）の発振周波数設定容量接続端子であり、設定用キャパシタ１３３が接続され、ＰＷＭ用三角波信号ＣＴが発生する。第５ピン５Ｐは、第４ピン４Ｐへの充電電流を設定する抵抗接続端子であり、設定用抵抗器１３４が接続され、その電位ＲＴと抵抗値に応じた電流が流れる。
【００３７】
第６ピン６Ｐは、第４ピン４Ｐへの充電電流を設定する抵抗接続端子であり、設定用抵抗器１３５が接続され、内部回路の制御によりこの抵抗器１３５が設定用抵抗器１３４に並列に接続されるかあるいは切り離され、その電位ＳＲＴはグランド電位ＧＮＤか、第５ピン５Ｐの電位ＲＴになる。第７ピン７Ｐは、接地端子であり、グランド電位ＧＮＤにある。
【００３８】
第８ピン８Ｐは、第１誤差増幅器出力端子であり、この第８ピン８Ｐと第９ピン９Ｐとの間にキャパシタ１３６が接続される。第８ピン８Ｐの電位が帰還電圧ＦＢとなり、ＰＷＭ制御のための制御電圧になる。以下、各電圧は、特に断らない限り、グランド電位を基準としている。
【００３９】
第９ピン９Ｐは、抵抗器１３８を介して、冷陰極蛍光灯ＦＬに流れる電流に応じた電流検出信号（以下、検出電流）ＩＳが入力され、第１誤差増幅器に入力される。
【００４０】
第１０ピン１０Ｐは、抵抗器１３９を介して、冷陰極蛍光灯ＦＬに印加される電圧に応じた電圧検出信号（以下、検出電圧）ＶＳが入力され、第２誤差増幅器に入力される。第１０ピン１０Ｐには、キャパシタ１３７が第８ピン８Ｐとの間に接続される。
【００４１】
第１１ピン１１Ｐは、起動信号入力端子であり、起動信号ＳＴＢが印加される。第１２ピン１２Ｐは、この例では空き端子である。
【００４２】
第１３ピン１３Ｐは、レギュレータ用端子であり、その内部でレギュレータブロックに接続される。ピン１３Ｐに接続されるキャパシタ１４２は、レギュレータの安定動作用である。
【００４３】
第１４ピン１４Ｐは、スロースタート設定容量接続端子であり、キャパシタ１４１がグランドとの間に接続され、起動時に徐々に上昇するスロースタート用の電圧ＳＳが発生する。
【００４４】
第１５ピン１５Ｐは、タイマーラッチ設定容量接続端子であり、内部の保護動作用の動作時限を決定するためのキャパシタ１４０が接続され、キャパシタ１４０の電荷に応じた電位ＳＣＰが発生する。
【００４５】
第１６ピン１６Ｐは、ＮＭＯＳ１０２のゲート駆動信号Ｎ２を出力する端子である。第１７ピン１７Ｐは、外付けＦＥＴドライブ回路のグランド端子ＰＧＮＤである。第１８ピン１８Ｐは、ＮＭＯＳ１０１のゲート駆動信号Ｎ１を出力する端子である。
【００４６】
第１９ピン１９Ｐは、内部で検出された故障検出信号を外部へ出力するための端子ＦＡＩＬである。第２０ピン２０Ｐは、ＩＣ２００での電源電圧ＶＣＣを入力する電源端子である。
【００４７】
コントローラＩＣ２００の内部構成を示す図２において、ＯＳＣブロック２０１は、第４ピン４Ｐに接続されたキャパシタ１３３と第５ピン５Ｐに接続された抵抗器１３４、１３５により周期等が決定されるＰＷＭ用の第１三角波信号ＣＴ及びその第１三角波信号を反転した関係にある第２三角波信号ＣＴＩとを発生し、ＰＷＭ比較器を含むＰＷＭブロック２５０に供給すると共に、第１三角波信号ＣＴに同期している内部クロックＣＬＫを発生しロジックブロック２０３に供給する。このＯＳＣブロック２０１、キャパシタ１３３及び抵抗器１３４、１３５により、ＰＷＭ用の発振回路が構成される。
【００４８】
この第１三角波信号ＣＴ及びそれと反転した関係にある第２三角波信号ＣＴＩは、上がり区間の時間と下がり区間の時間とが等しい三角形状（即ち、２等辺三角形状）であることがよい。
【００４９】
また、ＯＳＣブロック２０１は、第５ピン５Ｐに抵抗器１３４等が接続されないときには、三角波信号ＣＴ、ＣＴＩを発生しない。しかし、外部から、第５ピン５Ｐに例えば第１三角波信号ＣＴが入力されると、それと反転した関係にある第２三角波信号ＣＴＩを形成する。また、クロックＣＬＫも形成する。したがって、この場合にも、ＩＣ２００内部において、第１、第２三角波信号ＣＴ、ＣＴＩ及びクロックＣＬＫを使用できる。
【００５０】
ＢＯＳＣブロック２０２は、第２ピン２Ｐに接続されたキャパシタ１３１や第３ピン３Ｐに接続された抵抗器１３２等により決定される周期のバースト用三角波信号ＢＣＴを発生する。バースト用三角波信号ＢＣＴの周波数（ＢＣＴ周波数）は、第１三角波信号ＣＴの周波数（ＣＴ周波数）より、著しく低く設定される（ＢＣＴ周波数＜ＣＴ周波数）。
【００５１】
第１ピン１Ｐに供給されるアナログ（直流電圧）のデューティ信号ＤＵＴＹとバースト用三角波信号ＢＣＴを比較器２２１で比較し、この比較出力でオア回路２３９を介して、ＮＰＮ２３４を駆動する。なお、第１ピン１Ｐにディジタル（ＰＷＭ形式）のデューティ信号ＤＵＴＹが供給される場合には、第２ピン２Ｐに抵抗器を接続しＢＯＳＣブロック２０２からバースト用所定電圧を発生させる。
【００５２】
ロジックブロック２０３は、第１、第２ＰＷＭ制御信号、クロック信号などが入力され、所定のロジックにしたがって第１、第２スイッチ制御信号を生成する。また、出力ブロック２０４は、その第１、第２スイッチ制御信号にしたがって、第１、第２スイッチ駆動信号（ゲート駆動信号）Ｎ１、Ｎ２を形成し、それをＮＭＯＳ１０１、１０２のゲートに印加する。
【００５３】
起動信号ＳＴＢが入力されると、比較器２１７への入力がその基準電圧Ｖｒｅｆ６を越えるから、比較器２１７の出力によりシステムオフが解除されてＩＣ２００内部が動作状態になる。また、比較器２１７の出力は、ロジックブロック２０３に向けて反転回路２４９を介して供給され、ロジックブロック２０３を駆動可能にする。
【００５４】
同時に、比較器２１７の出力により、スロースタートブロック２０５が起動する。スロースタートブロック２０５は、起動すると、外付けキャパシタ１４１を充電しつつ、スロースタート電圧ＳＳが緩やかに上昇する。このスロースタート電圧ＳＳは、ＰＷＭブロック２５０に供給されて、ＰＷＭ制御のスロースタートに使用される。したがって、起動時には、ＰＷＭ制御は、スロースタート電圧ＳＳにしたがって行われる。
【００５５】
また、比較器２１７の出力により、オア回路２４３を介してフリップフロップ（ＦＦ）回路２４２をリセットする。
【００５６】
なお、起動時に、検出電流ＩＳが比較器２１３の基準電圧Ｖｒｅｆ４を越えた時点で、ＮＭＯＳ２４６をオフする。これにより、抵抗器１３５を切り離し、ＰＷＭ用の第１、第２三角波信号ＣＴ、ＣＴＩの周波数を変更する。
【００５７】
ＲＥＧブロック２０７は、電源電圧ＶＣＣから、より安定した所定電圧レベルの調整電圧ＶＲＥＧを発生し、所要の各回路に供給する。
【００５８】
第１誤差増幅器２１１には、冷陰極蛍光灯ＦＬを流れる電流に比例した検出電流ＩＳが入力され、基準電圧Ｖｒｅｆ２（例、１．２５Ｖ）と比較され、その誤差に応じた出力により、定電流源Ｉ１に接続されたＮＰＮ２３５を制御する。このＮＰＮ２３５のコレクタは第８ピン８Ｐに接続されており、この接続点の電位が帰還電圧ＦＢとなり、ＰＷＭブロック２５０に比較入力として入力される。
【００５９】
ＰＷＭブロック２５０では、第１三角波信号ＣＴと、第２三角波信号ＣＴＩと、帰還電圧ＦＢと、スロースタート電圧ＳＳとが入力される。
【００６０】
図３は、ＰＷＭブロック２５０の回路構成例を示す図である。図３において、ＰＷＭブロック２５０は、第１ＰＷＭ比較器２５１と、第２ＰＷＭ比較器２５２とを有している。
【００６１】
第１ＰＷＭ比較器２５１には、第１三角波信号ＣＴと、帰還電圧ＦＢと、スロースタート電圧ＳＳとが入力され、帰還電圧ＦＢとスロースタート電圧ＳＳとの低い方の電圧と、第１三角波信号ＣＴとを比較して、第１比較結果出力（第１パルス幅変調信号）ｎ１を出力する。
【００６２】
第２ＰＷＭ比較器２５２には、第２三角波信号ＣＴＩと、帰還電圧ＦＢと、スロースタート電圧ＳＳとが入力され、帰還電圧ＦＢとスロースタート電圧ＳＳとの低い方の電圧と、第２三角波信号ＣＴＩとを比較して、第２比較結果出力（第２パルス幅変調信号）ｎ２を出力する。
【００６３】
再び、図２に戻って説明する。ＰＷＭブロック２５０からの第１比較結果出力ｎ１と反転回路２４９からの信号とが、反転入力端子付のアンド回路２４７を介してロジックブロック２０３に入力される。また、ＰＷＭブロック２５０からの第２比較結果出力ｎ２と反転回路２４９からの信号とが、反転入力端子付のアンド回路２４８を介してロジックブロック２０３に入力される。
【００６４】
これらの第１、第２比較結果出力ｎ１、ｎ２やクロックＣＬＫに基づいて、ロジックブロック２０３、出力ブロック２０４により、第１、第２スイッチ駆動信号Ｎ１、Ｎ２が形成される。
【００６５】
また、第８ピン８Ｐと第９ピン９Ｐとの間には、キャパシタ１３６が接続されているから、帰還電圧ＦＢは滑らかに増加あるいは減少する。したがって、ＰＷＭ制御はショックなく、円滑に行われる。
【００６６】
第２誤差増幅器２１２には、冷陰極蛍光灯ＦＬに印加されている電圧に比例した検出電圧ＶＳが入力され、基準電圧Ｖｒｅｆ３（例、１．２５Ｖ）と比較され、その誤差に応じた出力により、ダブルコレクタの一方が定電流源Ｉ１に接続されたダブルコレクタ構造のＮＰＮ２３８を制御する。このＮＰＮ２３８のコレクタはやはり第８ピン８Ｐに接続されているから、検出電圧ＶＳによっても  帰還電圧ＦＢが制御される。なお、帰還電圧ＦＢが基準電圧Ｖｒｅｆ１（例、２．４Ｖ）を越えると、ＰＮＰトランジスタ（以下、ＰＮＰ）２３１がオンし、帰還電圧ＦＢの過上昇を制限する。
【００６７】
比較器２１５は、電源電圧ＶＣＣを抵抗器２４０、２４１で分圧した電圧と基準電圧Ｖｒｅｆ７とを比較し、電源電圧ＶＣＣが所定値に達した時点でその出力を反転し、オア回路２４３を介してＦＦ回路２４２をリセットする。また、比較器２１５の出力は、ロジックブロック２０３にも供給される。
【００６８】
比較器２１８は、スロースタート電圧ＳＳを基準電圧Ｖｒｅｆ８（例、２．２Ｖ）と比較し、スロースタート電圧ＳＳが大きくなるとアンド回路２４４及びオア回路２３９を介してＮＰＮ２３４をオンする。ＮＰＮ２３４のオンにより、ダイオード２３２が電流源Ｉ２により逆バイアスされ、その結果第１誤差増幅器２１１の通常動作を可能にする。なお、ダイオード２３７とＰＮＰ２３６との直列回路が、ＮＰＮ２３４のコレクタとグランド間に接続され、ＰＮＰ２３６のベースに基準電圧Ｖｒｅｆ２が印加される。
【００６９】
比較器２１９は、ダブルコレクタの他方が定電流源Ｉ３に接続されたＮＰＮ２３８が第２誤差増幅器２１２によりオンされると、その電圧が基準電圧Ｖｒｅｆ９（例、３．０Ｖ）より低下し、比較出力が反転する。比較器２２０は、帰還電圧ＦＢを基準電圧Ｖｒｅｆ１０（例、３．０Ｖ）と比較し、帰還電圧ＦＢが高くなると、比較出力が反転する。
【００７０】
比較器２１９、２２０の出力及び比較器２１３の出力がオア回路２４５を介してアンド回路２４４に入力される。アンド回路２４４の出力をタイマーブロック２０６に印加し、所定時間を計測して出力する。このタイマーブロック２０６の出力により、ＦＦ２４２をセットし、このＦＦ回路２４２のＱ出力によりロジックブロック２０３の動作を停止する。また、ＦＦ回路２４２のＱ出力を反転回路２２２を介して、ＦＡＩＬ信号として第１９ピンＰ１９に供給する。
【００７１】
次に、以上のように構成されるインバータの動作を、図４のタイミングチャートをも参照して説明する。
【００７２】
デューティ信号ＤＵＴＹがバースト用三角波信号ＢＣＴを越えている間は、ＰＷＭ制御が行われる。一方、デューティ信号ＤＵＴＹがバースト用三角波信号ＢＣＴを下回っている間は、ＰＷＭ制御が停止され、冷陰極蛍光灯ＦＬへの電力供給は停止される。
【００７３】
ＰＷＭ用三角波信号ＣＴの周波数は例えば５０ｋＨｚであり、これを周波数が例えば１５０Ｈｚの三角波信号ＢＣＴでバースト制御するから、視覚上で何らの問題はない。そして、デューティ信号ＤＵＴＹの大きさを制御することにより、ＰＷＭ制御のみによって冷陰極蛍光灯ＦＬへ供給可能な範囲を超えて、さらに広範囲に電力供給、即ち光量の制御を行うことができる。
【００７４】
具体的に回路動作を見ると、デューティ信号ＤＵＴＹがバースト用三角波信号ＢＣＴを下回っている間は、比較器２２１の出力は低（Ｌ）レベルにあり、ＮＰＮ２３４はオフしている。
【００７５】
これにより、ダイオード２３２が定電流源Ｉ２により順バイアスされ、第１誤差増幅器２１１の入力は高い値になり、ＮＰＮトランジスタ２３５がオンされ、帰還電圧ＦＢは低い電圧に規制される。
【００７６】
第１ＰＷＭ比較器２５１は、２つの負（−）入力のうちのより低い方の電圧と、正（＋）の第１三角波信号ＣＴとが比較される。また、第２ＰＷＭ比較器２５２は、２つの負（−）入力のうちのより低い方の電圧と、正（＋）の第２三角波信号ＣＴＩとが比較される。従って、この場合には、第１、第２比較結果出力（第１、第２パルス幅変調信号）ｎ１、ｎ２は出力されない。
【００７７】
次に、デューティ信号ＤＵＴＹがバースト用三角波信号ＢＣＴを上回ると、ＮＰＮ２３４はオンし、ダイオード２３２は逆バイアスされてオフする。このとき、検出電流ＩＳは低い値にあるから、第１誤差増幅器２１１は入力される検出電流ＩＳに応じた出力を発生し、ＮＰＮ２３５の導通度を制御する。
【００７８】
そのＮＰＮ２３５のコレクタ電圧、即ち帰還電圧ＦＢは、第８、第９ピン間に接続されているキャパシタ１３６の作用により、緩やかに上昇して行き、本来の帰還に応じた定常値に達する。これにより、ＰＷＭブロック２５０から第１、第２パルス幅変調信号ｎ１、ｎ２がロジックブロック２０３に供給されて、ゲート駆動信号Ｎ１、Ｎ２が出力されて、ＮＭＯＳ１０１、１０２がＰＷＭ制御される。
【００７９】
次に、以上のように構成されるインバータの並行運転システムの構成及び動作を、図５をも参照して説明する。図５は、図１及び図２からインバータの並行運転システムの動作に関係する部分を取り出し、各インバータ間の相互接続関係を示した説明用の回路図である。
【００８０】
並行運転される複数のインバータは、液晶ディスプレイの各所に配置されている複数のＣＣＦＬに、それぞれ近接して設けられている。勿論、１つのインバータで２本以上のＣＣＦＬに対応させても良い。この場合には、図１の変圧器ＴＲの二次巻線を複数とし、それぞれの二次巻線から冷陰極蛍光灯ＦＬに給電する。或いは、図１のコントローラＩＣ２００に複数系統のＰＷＭ制御回路部を設け、複数系統のＰＷＭ駆動信号を出力するようにしてもよい。
【００８１】
図５において、各インバータのコントローラＩＣ２００Ａ〜２ＯＯＮは全て、内部構成は同一であるので、代表してコントローラＩＣ２００Ａについて説明する。
【００８２】
ＯＳＣブロック２０１は、ＰＷＭ用の第１三角波信号ＣＴを出力すべき、第１の信号線が外部端子４Ｐに接続され、また、第２の信号線が外部端子５Ｐに接続される。また、ＯＳＣブロック２０１は、ＰＷＭ用の第２三角波信号ＣＴＩと、第１三角波信号ＣＴと同期した同一周波数のクロック信号ＣＬＫを出力する。第１、第２三角波信号ＣＴ、ＣＴＩはＰＷＭブロック２５０へ供給され、クロック信号ＣＬＫはロジックブロック２０３へ供給される。
【００８３】
比較器２１７は、外部端子１１Ｐの電位ＳＴＢを基準電圧Ｖｒｅｆ６と比較し、電位ＳＴＢが基準電圧Ｖｒｅｆ６を越えている間は、コントローラＩＣ２００Ａをシステム・オンする。逆に、電位ＳＴＢが基準電圧Ｖｒｅｆ６より低い間は、コントローラＩＣ２００Ａをシステム・オフする。
【００８４】
このように構成されるコントローラＩＣ２００Ａ〜２００Ｎにおいて、外部端子４Ｐ、外部端子１１Ｐが、それぞれ相互に接続される。
【００８５】
コントローラＩＣ２００Ａを主コントローラとすると、コントローラＩＣ２００Ａの外部端子４Ｐにグランドとの間に周波数決定用コンデンサ１３３を接続し、その外部端子５Ｐにグランドとの間に周波数決定用抵抗器１３４を接続し、その外部端子５Ｐと外部端子６Ｐ間に起動抵抗器１３５を接続する。さらに、その外部端子１１Ｐに、起動信号ＳＴＢを供給する。副コントローラＩＣとなるコントローラＩＣ２００Ｂ〜２００Ｎには、これらの抵抗器及びコンデンサは接続されない。
【００８６】
以上のように構成されている、インバータの並行運転において、起動信号ＳＴＢがＨレベルに設定されると、比較器２１７の出力がＨレベルからＬレベルに反転し、各コントロールＩＣ２００Ａ〜２００Ｎがシステム・オンする。
【００８７】
システム・オンにより、主コントローラＩＣ２００ＡのＯＳＣブロック２０１は、周波数決定用コンデンサ１３３及び周波数決定用抵抗器１３４、起動抵抗器１３５により決定される起動時用の比較的高い周波数の第１、第２三角波信号ＣＴ、ＣＴＩとクロック信号ＣＬＫを発生する。
【００８８】
副コントローラ２００Ｂ〜２００Ｎは、主コントローラＩＣ２００Ａとほぼ同時にシステム・オンされるが、外部端子５Ｐに周波数決定用抵抗器１３４（勿論、起動抵抗器１３５も）が接続されていないので、第１、第２三角波信号ＣＴ、ＣＴＩ、クロック信号ＣＬＫを自らは発生しない。
【００８９】
主コントローラ２００Ａで発生された第１三角波信号ＣＴは、それぞれ相互接続されている副コントローラＩＣ２００Ｂ〜２００Ｎに供給される。副コントローラＩＣ２００Ｂ〜２００Ｎでは、主コントローラＩＣ２００Ａから供給された第１三角波信号ＣＴに基づいて、第２三角波信号ＣＴＩとクロック信号ＣＬＫが形成される。
【００９０】
これにより、副インバータは、主コントローラ２００Ａを持つ主インバータと同期して動作するから、全てのインバータは同期して同相で動作する。そして、それぞれのインバータを、分散されて配置されているＣＣＦＬ（液晶ディスプレイのバックライト光源）に近接して配置できる。
【００９１】
したがって、複数のＣＣＦＬが同期して発光するから、光が干渉し合ってちらつきことを防止できる。また、各インバータと各ＣＣＦＬとが近接配置されるから、高電圧の配線を引き回すことによる他装置への影響を低減できる。また、ＣＣＦＬの寄生キャパシタンスを、変圧器との共振に有効に利用することもできる。
【００９２】
特に、並行運転するべき複数のインバータ間で、同期運転のために、第１三角波信号ＣＴのみを伝送するだけでよいから、各インバータ相互間の接続線の数を少なくできる。
【００９３】
なお、以上の実施の形態では、全てのコントローラＩＣ２００Ａ〜２００Ｎの外部端子１１Ｐを相互に接続して、全てのコントローラＩＣ、即ち全てのインバータを共通に起動及び停止するようにしている。これに代えて、起動信号ＳＴを、個々のコントローラＩＣ毎や、グループ化したコントローラＩＣ群毎に与えるようにして、インバータを別々に起動・停止するようにしても良い。この場合でも、インバータの同期運転は、支障なく行うことができる。
【００９４】
このように、高電圧を必要とする複数個の負荷に近接して各インバータを配置するとともに、各インバータに周波数決定用抵抗器が接続されたか否かにより発振の動作・不動作が決定される。そして、外部から供給される第１三角波信号ＣＴに基づいて第２三角波信号ＣＴＩ及びクロック信号ＣＬＫを形成するＯＳＣブロック２０１を設けることにより、１つのインバータを主とし、他のインバータを副として、複数負荷を容易に同期して同相で制御することができる。
【００９５】
また、各インバータに同一のコントローラＩＣを用い、その同一機能の所定の端子同士を共通接続し、主となるコントローラＩＣのみに発振動作を行わせるから、全体システムの構成が簡易になり、また、使用される負荷の数に制限を受けることがない。
【００９６】
次に、以上のように構成されるインバータの動作を、図４のタイミングチャートとともに、図６の各タイミングにおける動作状態図、及び、図７，図８の波形図を参照して説明する。
【００９７】
図４に示されるように、第１スイッチ駆動信号Ｎ１は、第１三角波信号ＣＴの一方頂点（例、下方の頂点）の時点でオンし、その直後の第１三角波信号ＣＴと帰還信号ＦＢとが等しくなるまでＨレベルである。第１半導体スイッチ１０１は、第１スイッチ駆動信号Ｎ１のＨレベルでオンするから、この期間だけオンを継続する。
【００９８】
また、第２スイッチ駆動信号Ｎ２は、第２三角波信号ＣＴＩの一方頂点（例、下方の頂点）の時点でオンし、その直後の第２三角波信号ＣＴＩと帰還信号ＦＢとが等しくなるまでＨレベルである。第２半導体スイッチ１０２は、第２スイッチ駆動信号Ｎ２のＨレベルでオンするから、この期間だけオンを継続する。
【００９９】
そして、第１、第２スイッチ駆動信号Ｎ１、Ｎ２は、第１半導体スイッチ１０１と第２半導体スイッチ１０２とが交互にオンし、且つそれらが交互にオンする間に第１、第２半導体スイッチ１０１、１０２が全てオフするオフ期間を設けるタイミングで、発生される。
【０１００】
図４の区間ｉにおいて、ゲート駆動信号Ｎ１はＨレベルであり、ＮＭＯＳ１０１がオンし、一次巻線１０７にはセンタータップＴから第１端子Ａを通って第１方向に、直流電源ＢＡＴ（電源電圧ＶＤＤ）から電流が流れている。この状態が、図６の（ｉ）に示されている。第１端子Ａの電圧（以下、Ａ点電圧）Ｖａは、図７のようにグランド電圧ＧＮＤであり、抵抗器１０３、キャパシタ１０４の直列回路からなる第１スナバ回路には電流は流れていない。
【０１０１】
区間iiになると、ゲート駆動信号Ｎ１がＬレベルになり、ＮＭＯＳ１０１、１０２は、全てオフになる。この状態が、図６の（ii）に示されている。この区間iiでは、変圧器ＴＲの蓄積エネルギーにより、第１方向の電流が、ＮＭＯＳ１０２のボディダイオードや、抵抗器１０５，キャパシタ１０６の直列回路からなる第２スナバ回路から、第２端子Ｂ、センタータップＴを介して直流電源ＢＡＴ（電源電圧ＶＤＤ）に流れる。この状態では、Ａ点電圧Ｖａは、図７のように電源電圧ＶＤＤの２倍に、ボディダイオードによる降下電圧Ｖｆを加算した電圧、２×ＶＤＤ＋Ｖｆ、になる。
【０１０２】
区間iiiにおいて、ゲート駆動信号Ｎ２はＨレベルであり、ＮＭＯＳ１０２がオンし、一次巻線１０７にはセンタータップＴから第２端子Ｂを通って第２方向に、直流電源ＢＡＴ（電源電圧ＶＤＤ）から電流が流れている。この状態が、図６の（iii）に示されている。Ａ点電圧Ｖａは、図７のように電源電圧ＶＤＤの２倍（２×ＶＤＤ）である。
【０１０３】
区間ivになると、ゲート駆動信号Ｎ２がＬレベルになり、ＮＭＯＳ１０１、１０２は、全てオフになる。この状態が、図６（iv）に示されている。この区間ivでは、変圧器ＴＲの蓄積エネルギーにより、第２方向の電流が、ＮＭＯＳ１０１のボディダイオードや第１スナバ回路から、第１端子Ａ、センタータップＴを介して直流電源ＢＡＴ（電源電圧ＶＤＤ）に流れる。この状態では、Ａ点電圧Ｖａは、図７のようにグランド電圧より、ボディダイオードによる降下電圧Ｖｆだけ低い電圧、−Ｖｆ、になる。
【０１０４】
図７は、第１、第２スナバ回路を設けた本発明の実施例における、Ａ点電圧Ｖａと負荷電流Ｉｏを示す図であり、図８は、図７と対応して示す、第１、第２スナバ回路を設けない場合のＡ点電圧Ｖａと負荷電流Ｉｏを示している。
【０１０５】
本発明の特性を示す図７では、Ａ点電圧Ｖａの上限は、電源電圧ＶＤＤの２倍の電圧にボディダイオードによる降下電圧Ｖｆを加えた電圧（２×ＶＤＤ＋Ｖｆ）になっている。これに対して、第１、第２スナバ回路を設けない場合の特性を示す図８では、Ａ点電圧Ｖａは、区間iiに入ったときに、非常に高いスパイク状の異常電圧Ｖｐｅａｋが発生する。この異常電圧Ｖｐｅａｋは、電源電圧ＶＤＤの５〜６倍程度になることが測定されている。
【０１０６】
この異常電圧Ｖｐｅａｋが発生する場合には、その異常電圧Ｖｐｅａｋに耐え得る高耐圧設計の素子を使用する必要があるし、また、その異常電圧Ｖｐｅａｋが周囲へのノイズ発生源となってしまう。
【０１０７】
特に、本発明のようなプッシュプル構成の電源回路では、常時、電源電圧ＶＤＤの２倍の電圧が、端子Ａ、Ｂ、即ちスイッチ素子１０１、１０２に印加されるから、電源電圧ＶＤＤの５〜６倍にも達する異常電圧の抑制は特に有効である。
【０１０８】
図９は、スナバ回路の他の構成例を示す図である。図９では、一次巻線１０７の一端ＡとセンタータップＴとの間に抵抗器１０３とキャパシタ１０４との直列回路からなる第１スナバ回路を設け、また、一次巻線１０７の他端ＢとセンタータップＴとの間に抵抗器１０５とキャパシタ１０６との直列回路からなる第２スナバ回路を設けている。
【０１０９】
この図９のインバータ回路においても、図１における第１、第２スナバ回路と同じように、一次巻線１０７の端子Ａ、Ｂに発生する異常な過電圧を抑制することができる。即ち、第１、第２スナバ回路は、一次巻線１０７の各端Ａ、Ｂとインピーダンスの低い電位点ＶＤＤ、ＧＮＤとの間に接続すればよい。なお、図１や図９の各スナバ回路において、スナバ用の抵抗器１０３、１０５を省略してもよい。
【図面の簡単な説明】
【０１１０】
【図１】本発明の実施例に係るインバータの全体構成を示す図
【図２】図１のためのインバータ制御用ＩＣ２００の内部構成を示す図
【図３】図２のＰＷＭブロックの回路構成例を示す図
【図４】図１のインバータのタイミングチャート
【図５】本発明のインバータの並行運転システムの構成を示す図
【図６】図４の各タイミングにおける動作状態を示す図
【図７】本発明のインバータにおける変圧器の一次巻線の電圧波形図
【図８】従来のインバータにおける変圧器の一次巻線の電圧波形図
【図９】スナバ回路の他の構成例を示す図
【符号の説明】
【０１１１】
ＴＲ  センタータップ付き変圧器
ＦＬ  冷陰極蛍光灯
ＢＡＴ  直流電源（電池電源）
１０１、１０２  第１、第２半導体スイッチ
１０３、１０５  スナバ用  抵抗器
１０４、１０６  スナバ用キャパシタ
２００、２００Ａ〜２００Ｎ  インバータ制御用ＩＣ
２０１  ＯＳＣブロック
２０２  ＢＯＳＣブロック
２０３  ロジックブロック
２０４  出力ブロック
２５０  ＰＷＭブロック
２５１、２５２  第１、第２ＰＷＭ比較器
ＶＤＤ  電源電圧
ＶＣＣ  電源電圧
Ｎ１、Ｎ２  ゲート駆動信号
ＳＴＢ  起動信号
ＣＴ  ＰＷＭ用第１三角波信号
ＣＴＩ  ＰＷＭ用第２三角波信号
ＦＢ  帰還電圧
ＩＳ  検出電流
ＳＳ  スロースタート電圧
ＢＣＴ  バースト用三角波信号
ＤＵＴＹ  バースト用デューティ信号
【図１】
2006141160.tif 000003
【図２】
2006141160.tif 000004
【図３】
2006141160.tif 000005
【図４】
2006141160.tif 000006
【図５】
2006141160.tif 000007
【図６】
2006141160.tif 000008
【図７】
2006141160.tif 000009
【図８】
2006141160.tif 000010
【図９】
2006141160.tif 000011