(57)【要約】    【課題】  誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板において、カッティングする際にチッピングによる損傷が生じにくく、かつ抗折強度が高い誘電体セラミック基板を得る。    【解決手段】  誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板１であって、ガラス粉末として結晶性ガラスを主成分として用いた誘電体粉末との混合物からなる高強度材料層２の両側に、ガラス粉末として非晶質ガラスを主成分として用いた誘電体粉末との混合物からなる低チッピング材料層３を配置して積層体とし、これを焼成することにより得られることを特徴としている。【選択図】      図１
2006137618.tif 000002
【特許請求の範囲】
【請求項１】
誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板であって、
前記ガラス粉末として結晶性ガラスを主成分として用いた前記誘電体粉末との混合物からなる高強度材料層の両側に、前記ガラス粉末として非晶質ガラスを主成分として用いた前記誘電体粉末との混合物からなる低チッピング材料層を配置して積層体とし、これを焼成することにより得られることを特徴とする誘電体セラミック基板。
【請求項２】
前記誘電体粉末がアルミナであることを特徴とする請求項１に記載の誘電体セラミック基板。
【請求項３】
前記高強度材料層が、焼成後においてディオプサイド結晶相を含むことを特徴とする請求項１または２に記載の誘電体セラミック基板。
【請求項４】
前記低チッピング材料層が、アノーサイト相を含むことを特徴とする請求項１〜３のいずれか１項に記載の誘電体セラミック基板。
【請求項５】
内部及び／または表面に配線層が設けられていることを特徴とする請求項１〜４のいずれか１項に記載の誘電体セラミック基板。
【請求項６】
請求項１〜５のいずれか１項に記載の誘電体セラミック基板からなる半導体用パッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板に関するものである。
【背景技術】
【０００２】
近年普及している携帯電話などの移動体通信機器及び携帯通信端末においては、その小型化への要求から、これらに使用される高周波回路部品の小型化及び高性能化が求められている。
【０００３】
高周波回路基板においては、従来のプリント基板にコンデンサやインダクタを表面実装したモジュールに代えて、誘電体セラミック基板にコンデンサやインダクタのパターンの配線を形成して積層し、小型化したものが用いられるようになってきている。
【０００４】
また、半導体素子を載せる半導体用パッケージ基板として、このような誘電体セラミック基板が用いられるようになってきている。このような誘電体セラミック基板の作製に用いる材料として、アルミナ等のセラミックフィラーと、ガラスを混合した低温焼成可能なガラスセラミック材料を用いることにより、９００℃程度の低温で焼成することが可能となる。
【０００５】
誘電体セラミック基板は、一般にマザーの基板を作製し、このマザーの基板をカッティングして個々の誘電体セラミック基板としている。しかしながら、従来はカッティングの際に、基板がチッピングにより損傷しやすいという問題があった。また、チッピングが生じにくい材料を用いると、焼成後の基板の抗折強度が低くなり不十分であるという問題があった。
【０００６】
特許文献１においては、高誘電率層と低誘電率層の積層面に導体層を形成して積層する構成の複合積層セラミック部品において、低誘電率層と高誘電率層の界面の剥離あるいは各層に発生するクラックを抑制するため、低誘電率層を、セラミック粉末と非晶質ガラスの混合材料から形成することが提案されている。
【０００７】
特許文献２においては、セラミックグリーンシートを低温焼成して製造するセラミック多層基板または積層コンデンサ素子等のセラミック電子部品の製造において、ガラスセラミック基板用グリーンシートを、ダミー用グリーンシートで挟み、焼成した後ダミー用グリーンシートを除去することが提案されている。
【０００８】
特許文献３においては、複合積層電子部品において、異種材料層間での接合性を高め、クラックを生じにくくするため、軟化点８００℃以下の非晶質ガラスを主成分とする機能層の両側に、結晶化ガラスと酸化物セラミックとを主成分とする基体層を設けることが提案されている。
【特許文献１】特開平１０−１０６８８０号公報
【特許文献２】特開平１１−１５７９４５号公報
【特許文献３】特開２００１−３５１８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、カッティングする際に、チッピングにより損傷が生じにくく、かつ抗折強度が高い誘電体セラミック基板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、誘電体粉末とガラス粉末の混合物を焼成することにより得られる誘電体セラミック基板であって、ガラス粉末として結晶性ガラスを主成分として用いた誘電体粉末との混合物からなる高強度材料層の両側に、ガラス粉末として非晶質ガラスを主成分として用いた誘電体粉末との混合物からなる低チッピング材料層を配置して積層体とし、これを焼成することにより得られることを特徴としている。
【００１１】
本発明に従い高強度材料層の両側に低チッピング材料層を配置した積層体を焼成して誘電体セラミック基板とすることにより、カッティングの際のチッピングによる損傷が生じにくく、かつ抗折強度が高い誘電体セラミック基板とすることができる。
【００１２】
本発明において用いる誘電体粉末としては、アルミナ、スピネル、ウィレマイトなどが挙げられ、特にアルミナが好ましく用いられる。
【００１３】
本発明において、高強度材料層に用いられる結晶性ガラス粉末としては、焼成後にディオプサイド結晶相（Ｃａ（Ｍｇ，Ａｌ）（Ｓｉ，Ａｌ）2Ｏ6）を析出するような結晶性ガラス粉末が好ましく用いられる。このような結晶性ガラス粉末として、ＳｉＯ2、ＣａＯ及びＭｇＯを主成分として含むものが挙げられる。
【００１４】
高強度材料層及び低チッピング材料層において、誘電体粉末と、結晶性ガラス粉末または非晶質ガラス粉末との混合割合は誘電体粉末：結晶性ガラス粉末または非晶質ガラス粉末の重量比が、２０：８０〜４５：５５の範囲であることが好ましい。
【００１５】
本発明における結晶性ガラス粉末の組成としては、ＳｉＯ2３０〜６０重量％、ＣａＯ１５〜３５重量％、及びＭｇＯ２５〜４５重量％であることが好ましい。
【００１６】
本発明において、低チッピング材料層は、上記誘電体粉末と、非晶質ガラス粉末を主成分としている。低チッピング材料層は、焼成後においてアノーサイト相を含むことが好ましい。非晶質ガラス粉末としては、ボロシリケート系ガラスが好ましく用いられる。
【００１７】
本発明の誘電体セラミック基板においては、高強度材料層の両側に低チッピング材料層が配置されている。両側に設けられている低チッピング材料層の合計の厚みは、焼成後において、全体の厚みの１０％〜９０％であることが好ましく、さらに好ましくは、２０％〜８０％程度である。低チッピング材料層の厚みが薄くなりすぎると、チッピングによる損傷を低減するという効果が十分に得られない場合がある。また、低チッピング材料層の厚みが厚すぎると、相対的に高強度材料層の厚みが薄くなるので、抗折強度が低くなりすぎる場合がある。
【００１８】
本発明においては、高強度材料層の両側に低チッピング材料層を配置して積層体とし、この積層体を焼成して誘電体セラミック基板とする。焼成温度は、特に限定されるものではないが、８００℃〜９００℃程度であることが好ましい。また、最高温度での焼成時間は、０．５時間〜１０時間程度であることが好ましく、さらに好ましくは１時間〜５時間である。焼成の際の最高温度は、結晶性ガラス粉末の結晶化開始温度より高い温度に設定することが好ましい。
【００１９】
本発明において、高強度材料層及び低チッピング材料層は、グリーンシートとして作製することが好ましい。高強度材料層のグリーンシートは、結晶性ガラス粉末と、誘電体粉末とをバインダを含む溶液中に混合してスラリーを作製し、このスラリーからグリーンシートを作製することができる。低チッピング材料層は、非晶質ガラス粉末と、誘電体粉末とをバインダを含む溶液中に混合してスラリーを作製し、このスラリーからグリーンシートを作製することができる。このようにグリーンシートを積層し、圧着したものを焼成することにより、本発明の誘電体セラミック基板とすることができる。
【００２０】
本発明の誘電体セラミック基板においては、その内部及び／または表面に配線層が形成されていてもよい。このような配線層を形成することにより、セラミック基板にコンデンサやインダクタのパターンを形成することができる。
【００２１】
本発明の半導体用パッケージ基板は、上記本発明の誘電体セラミック基板を用いることを特徴としている。本発明の誘電体セラミック基板は、このように半導体素子を載せる半導体用パッケージ基板として用いることができるものである。
【発明の効果】
【００２２】
本発明は、高強度材料層の両側に低チッピング材料層を配置して積層した積層体を焼成して得られるものであり、外側に耐チッピング性に優れた低チッピング材料層が設けられているので、カッティングの際にチッピングによる損傷が生じにくい。また、内側に機械的強度の高い高強度材料層が設けられているので、高い抗折強度を有する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施例により説明するが、本発明は以下の実施例に限定されるものではない。
【００２４】
〔高強度材料層のグリーンシートの作製〕
αアルミナ粉末（平均粒子径３μｍ）４５０ｇと、結晶性ガラス粉末（ＳｉＯ2５０重量％、ＣａＯ２０重量％、ＭｇＯ３０重量％、平均粒子径３μｍ、軟化点７５０℃、結晶化開始温度８００℃）５５０ｇと、イソプロパノール（ＩＰＡ）４５０ｇと、酢酸ブチル３００ｇと、オレフィンマレイン酸コポリマー系分散材２０ｇと、ポリビニルアセテート系バインダ１２０ｇと、アクリル系バインダ５０ｇをボールミルで４時間粉砕し混合した。
【００２５】
得られたスラリーを、ドクターブレード装置を用いて厚さ１００μｍのグリーンシートに成形した。このシートを１００ｍｍ×１００ｍｍの大きさに切り出し、シートＡとした。
【００２６】
〔低チッピング材料層のグリーンシートの作製〕
αアルミナ粉末（平均粒子径３μｍ）４５０ｇと、非晶質ガラス粉末（ＳｉＯ2４０重量％、Ｂ2Ｏ3３５重量％、Ａｌ2Ｏ3１５重量％、ＣａＯ１０重量％、平均粒子径３μｍ、軟化点７００℃）５５０ｇと、イソプロパノール（ＩＰＡ）４５０ｇと、酢酸ブチル３００ｇと、オレフィンマレイン酸コポリマー系分散材２０ｇと、ポリビニルアセテート系バインダ１２０ｇと、アクリル系バインダ５０ｇをボールミルで４時間粉砕し混合した。
【００２７】
得られたスラリーを、ドクターブレード装置を用いて厚さ５０μｍのグリーンシートに成形した。このシートを１００ｍｍ×１００ｍｍの大きさに切り出し、シートＢとした。
【００２８】
〔積層体の作製〕
（実施例１）
上記シートＡを２枚重ね合わせ、さらにその上下両側に上記シートＢを１枚ずつ配置して積層し、これを圧着して積層体とした。
【００２９】
（比較例１）
上記シートＢを２枚重ね合わせ、さらにその上下両側にシートＡを１枚ずつ配置して積層し、これを圧着して積層体とした。
【００３０】
（比較例２）
シートＡを２枚重ね合せて積層体とした。
【００３１】
（比較例３）
シートＢを４枚重ね合わせて積層体とした。
【００３２】
〔積層体の焼成〕
上記実施例１及び比較例１〜３の積層体から、２５ｍｍ×２５ｍｍ（チッピング評価用）のテストピースと５０ｍｍ×５ｍｍ（抗折強度評価用）のテストピースを切り出し、それぞれを９００℃で２時間焼成し、各誘電体セラミック基板を得た。
【００３３】
実施例１においては、図１に示すように、高強度材料層２の両側に低チッピング材料層３が配置された誘電体セラミック基板１が得られた。
【００３４】
〔チッピング幅の測定〕
実施例１及び比較例１〜３の各焼成サンプルについて、切断の際に発生するチッピング幅を測定した。ダイシングブレードとしては、ディスコ社製レジンブレード（型番８００番、厚み０．１５ｍｍ）を用い、図２に示すように、サンプルに対しブレードを移動させて、カッティングした。具体的には、サンプル（誘電体セラミック基板）１に対し、ブレード４を矢印Ａ方向に回転させながら、ブレード４をサンプル１に対し矢印Ｂ方向に移動させてカッティングした。ブレード４の送り速度は２０ｍｍ／秒であり、ブレード４の回転速度は３００００ｒｐｍとした。また、切削水を１．０リットル／分の流量で供給しながらカッティングした。
【００３５】
カッティングの際に発生したチッピングの幅（チッピング幅）を光学顕微鏡で読み取った。測定結果を表１に示す。
【００３６】
〔抗折強度の測定〕
実施例１及び比較例１〜３の各焼成サンプルについて、ＪＩＳ  Ｒ１６０１（日本工業規格：ファインセラミックスの曲げ強さ試験方法）に準拠して（但し、サンプルの厚さはその限りではない）、抗折強度（３点曲げ強さ）を測定した。測定結果を表１に示す。
【００３７】
〔Ｘ線回折パターンの測定〕
実施例１及び比較例１〜３の各焼成サンプルについて、Ｘ線回折（ＸＲＤ）パターンを測定した。Ｘ線回折で認められたピークを表１に示す。
【００３８】
【表１】
2006137618.tif 000003
【００３９】
表１に示すように、本発明に従う実施例１の誘電体セラミック基板は、チッピング幅が小さく、かつ抗折強度が高いことがわかる。低チッピング材料層の両側に高強度材料層を配置した比較例１においては、抗折強度は高いが、チッピング幅が大きくなっている。また、高強度材料層のみを積層した比較例２においては、チッピング幅が大きくなっている。また、低チッピング材料層のみを積層した比較例３においては、チッピング幅は小さいが、抗折強度が低くなっている。
【００４０】
また、表１から明らかなように、本発明に従う誘電体セラミック基板においては、Ｘ線回折で、アルミナ、ディオプサイド、アノーサイト、及び非晶質相が確認されている。
【００４１】
以上のように、本発明に従い、高強度材料層の両側に低チッピング材料層を設けることにより、チッピングによる損傷が生じにくく、かつ抗折強度が高い誘電体セラミック基板とすることができる。
【００４２】
図３及び図４は、本発明の積層セラミック基板の一実施例を示す分解斜視図及び斜視図である。図３に示すように、誘電体層６の上には銀からなる電極層７が形成されている。このような誘電体層６を積層し焼成することにより、図４に示すような内部及び／または表面に配線層が設けられた誘電体セラミック基板５が得られる。この誘電体セラミックの大きさは、縦０．３ｍｍ〜１０ｍｍ、横０．３ｍｍ〜１０ｍｍ、厚さ０．３ｍｍ〜５ｍｍである。
【００４３】
また、図５及び図６は、本発明の積層セラミック基板の一実施例である半導体パッケージ基板を示す分解斜視図及び斜視図である。図５に示すように、誘電体層６上には銀からなる電極層７が形成されている。電極層７の適切な配線パターンを誘電体層６上に形成し、電極層が外表面になるように積層することによって図６に示される半導体パッケージ用基板８が得られる。この半導体パッケージ用基板の大きさは、縦０．３ｍｍ〜３０ｍｍ、横０．３ｍｍ〜３０ｍｍ、厚さ０．３ｍｍ〜５ｍｍである。
【００４４】
誘電体層６の材料として、本発明の誘電体セラミック材料を用いることにより、上述したように、低温焼成が可能で、高い抗折強度を有する積層セラミック基板や半導体パッケージ基板などが得られる。
【図面の簡単な説明】
【００４５】
【図１】本発明に従う誘電体セラミック基板を示す断面図。
【図２】チッピング評価試験におけるブレードとサンプルの配置状態を示す模式図。
【図３】本発明に従う一実施例の積層セラミック基板の分解斜視図。
【図４】本発明に従う一実施例の積層セラミック基板の斜視図。
【図５】本発明に従う一実施例の半導体パッケージ基板の分解斜視図。
【図６】本発明に従う一実施例の半導体パッケージ基板の斜視図。
【符号の説明】
【００４６】
１…誘電体セラミック基板
２…高強度材料層
３…低チッピング材料層
４…ブレード
５…積層セラミック基板
６…誘電体層
７…電極層
８…半導体パッケージ基板
【図１】
2006137618.tif 000004
【図２】
2006137618.tif 000005
【図３】
2006137618.tif 000006
【図４】
2006137618.tif 000007
【図５】
2006137618.tif 000008
【図６】
2006137618.tif 000009