(57)【要約】      （修正有）【課題】フローティングゲート用ポリ蒸着時にシームが発生することを防止する方法を提供する。【解決手段】フラッシュメモリ素子のフローティングゲート形成方法において、ハードマスク用窒化膜をマルチストリップを通じて除去することにより、フローティングゲート用ポリ蒸着時にシームが発生することを防止し、フローティングゲート用ポリをブランクエッチングしてフローティングゲート用ポリの上端の角部を丸くすることにより、コントロールゲート用ポリ蒸着時にボイドが発生することを防止する。【選択図】なし【特許請求の範囲】
【請求項１】
半導体基板上にスクリーン酸化膜、ハードマスク用窒化膜、ハードマスク用酸化膜、及びハードマスク用ポリを順次蒸着してパターニングする段階と、
上記パターニングにより露出された上記半導体基板をエッチングしてトレンチを形成すると共に上記ハードマスク用ポリを除去する段階と、
上記トレンチを含む全体構造の上部に酸化膜を蒸着した後、上記ハードマスク用窒化膜をエッチングストッパにして上記酸化膜と上記ハードマスク用酸化膜を除去して平坦化させる段階と、
上記ハードマスク用窒化膜を２回以上の湿式エッチングを通じて除去する段階と、
上記スクリーン酸化膜を除去した後にトンネル酸化膜を蒸着し、上記トンネル酸化膜を含む全体構造の上部にフローティングゲート用ポリを蒸着して平坦化させる段階と、
上記トレンチ内の酸化膜をリセスさせた後に上記リセスにより露出された上記フローティングゲート用ポリの上部の角部を丸くエッチングする段階を含むフラッシュメモリ素子のフローティングゲート形成方法。
【請求項２】
さらに、上記スクリーン酸化膜を除去した後にプリ−クリーニングを行う段階を含むことを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項３】
上記ハードマスク用窒化膜を1000Åの厚さで蒸着することを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項４】
上記ハードマスク用ポリとしてアン−ドープされたアモルファスポリを用いることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項５】
上記ハードマスク用ポリのエッチングガスとしてCl2、HBr、O2を組み合わせて用いることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項６】
上記ハードマスク用窒化膜のスロープ角度が85度以上維持されるように上記ハードマスク用窒化膜をエッチングすることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項７】
上記トレンチのスロープ角度が87度以下に維持されるように上記トレンチを形成することを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項８】
HBrとO2を組み合わせたガスをエッチングガスにして上記半導体基板をエッチングして上記トレンチを形成することを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項９】
上記ハードマスク用窒化膜を、NH4F/HFケミカル溶液を用いて１回エッチングした後、再びH3PO4ケミカル溶液を用いて２回エッチングするか、またはこれを反復して上記ハードマスク用窒化膜をエッチングすることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項１０】
上記フローティングゲート用ポリの上部の角部をブランクエッチングすることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項１１】
上記フローティングゲート用ポリの上部の角部のエッチング時にエッチングガスとしてHBr、Cl2、O2を組み合わせて用いることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項１２】
上記フローティングゲート用ポリの上部の角部のエッチング時にエッチング選択比は酸化膜：ポリ＝１：５以上であることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【請求項１３】
上記フローティングゲート用ポリの上部の角部をケミカル特性よりスパッタリング特性を強化させたケミカルスパッタリングエッチングすることを特徴とする請求項１に記載のフラッシュメモリ素子のフローティングゲート形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ素子の製造方法に関し、フラッシュメモリ素子のセルフアラインフローティングゲート形成方法に関する。
【０００２】
70nm以下のナンド型フラッシュメモリ素子において、素子分離膜(以後、ISOと称する)の形成後にフローティングゲート用ポリを蒸着し、エッチング工程を通じてフローティングゲートを形成する場合、フローティングゲート用ポリのマスクオーバーレイマージン(overlay margin)が足りず、ISOとゲート間のショート(short)を引き起こしたり、近すぎて素子駆動の不良を引き起こすことがある。
【背景技術】
【０００３】
このような短所を解決するために、フローティングゲート用ポリのマスク工程なしにISOパターンを形成する時、自然にフローティングゲート用ポリとISOの自己整列になり得るセルフアラインフローティングゲート形成方法を適用した。
【０００４】
図１及び図２は、セルフアラインフローティングゲートの示した工程断面図である。
【０００５】
セルフアラインフローティングゲートを形成するために、フローティングゲート用ポリ(16)の厚さを500Å以上維持しなければならないが、フローティングゲート用ポリ(16)の厚さを500Å以上維持するためには、後続のポリCMP(Chemical Machine Polishing)を考慮してISOエッチングの前にハードマスク用窒化膜(図示せず)の厚さを1000Å以上を維持しなければならない。そして、ISOエッチング時にハードマスク用窒化膜のエッチングプロファイルスロープ(profile slop)が完全に90°でないため、トレンチの内部にHDP(High Density Plasma)酸化膜(14)を蒸着した後にCMP工程を進行し、その後、湿式エッチングを通じてハードマスク用窒化膜(図示せず)を除去する場合、ハードマスク用窒化膜が湿式ケミカルから除去され、後に蒸着されたフローティングゲート用ポリ(16)が図１に示されている通り、シリコン基板(10)上のトンネル酸化膜(12)の上でネガティブプロファイルとなる。
【０００６】
このようにフローティングゲート用ポリ(16)のネガティブプロファイルは、クリーニング(clean)工程でさらに深化し、ポリ蒸着時にはシーム(seam)またはボイド(void)を誘発させる。このように発生したシームまたはボイドは、ポリCMP時に、図２のようにそのまま露出され、後続工程であるONO膜の蒸着工程時にシームまたはボイド部分にも蒸着がなされる。その結果、ゲートモジュールの形成のためのエッチング時にシームまたはボイド部分に蒸着された物質が残余物(residue)として残る問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、ハードマスク用窒化膜を２回以上の湿式エッチングを通じて除去することにより、フローティングゲート用ポリ蒸着時にシームが発生することを防止することにある。
【０００８】
また、本発明がなそうとする技術的課題は、フローティングゲート用ポリをブランクエッチングしてフローティングゲート用ポリの上端の角部を丸くすることにより、コントロールゲート用ポリ蒸着時にボイドが発生することを防止することにある。
【課題を解決するための手段】
【０００９】
上述した目的を達成するための本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法は、半導体基板上にスクリーン酸化膜、ハードマスク用窒化膜、ハードマスク用酸化膜、及びハードマスク用ポリを順次蒸着してパターニングする段階と、上記パターニングにより露出された上記半導体基板をエッチングしてトレンチを形成すると共に上記ハードマスク用ポリを除去する段階;上記トレンチを含む全体構造の上部に酸化膜を蒸着した後、上記ハードマスク用窒化膜をエッチングストッパにして上記酸化膜と上記ハードマスク用酸化膜を除去して平坦化させる段階と、上記ハードマスク用窒化膜を２回以上の湿式エッチングを通じて除去する段階と、上記スクリーン酸化膜を除去した後、トンネル酸化膜を蒸着し、上記トンネル酸化膜を含む全体構造の上部にフローティングゲート用ポリを蒸着し、平坦化させる段階;及び上記トレンチ内の酸化膜をリセスさせた後、上記リセスにより露出された上記フローティングゲート用ポリの上部の角部を丸くエッチングする段階を含む。
【発明の効果】
【００１０】
上述した通り、本発明によれば、70nm以下の素子製造時にフローティングゲート用ポリの厚さを500Å以上に高く維持しても、フローティングゲート用ポリ蒸着時にシームが発生することを防止することができ、コントロールゲート用ポリ蒸着時にボイドが発生することを防止することができる。
【００１１】
その結果、フローティングゲート用ポリの厚さを500Å以上に高く維持することができ、ONO誘電膜形成面積を増加させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明は、以下で開示される実施例に限定されるものでなく、互いに異なる多様な形態で具現されることができ、単に本実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図面において同一の参照符号は、同一の部材を示す。
【００１３】
図３〜図１０は、本発明の望ましい実施例によるフラッシュメモリ素子のセルフアラインフローティングゲートの形成方法を示す。
【００１４】
図３を参照すれば、半導体基板(100)上にスクリーン酸化膜(110)、ハードマスク用窒化膜(112)、ハードマスク用バッファ酸化膜(114)、ハードマスク用ポリ(116)、反射防止膜(118)及びフォトレジストパターン(120)を形成する。フォトレジストパターン(120)をエッチングマスクにして反射防止膜(118)をエッチングする。図３に示したハードマスク(112,114,116)は、ArFフォトレジスト条件でハードマスク用窒化膜の上部のアタックなしに窒化膜の1000Å以上の厚さをエッチングするためのトリプルハードマスク方式を採択している。また、ハードマスク用ポリ(116)としてはアン−ドープされたアモルファス(un-dopedamorphous)ポリを用いる。
【００１５】
図４を参照すれば、フォトレジストパターン(120)をエッチングマスクにしてハードマスク用ポリ(116)をエッチングする。この時、ハードマスク用ポリのエッチングガスとして、Cl2、HBr、O2を組み合わせて用いる。また、ハードマスク用ポリに対して50％以上の過度エッチングを実施しても、ハードマスク用ポリのトップ(top)部分にアタック(attack)がないようにフォトレジストは高い選択比を有する。ハードマスク用ポリエッチング後にフォトレジストパターン(120)と反射防止膜(118)を除去し、クリーニングを進行する。
【００１６】
図５を参照すれば、ハードマスク用ポリ(116)をエッチングマスクにしてハードマスク用バッファ酸化膜(114)、ハードマスク用窒化膜(112)、及びスクリーン酸化膜(110)を順次エッチングする。ハードマスク用窒化膜(112)のエッチング後にCD(Critical Dimension)が10nm以上大きくならないようにするため、ハードマスク用窒化膜(112)のスロープ角度を85度以上維持する。次いで、残っているハードマスク用ポリ(116)とハードマスク用バッファ酸化膜(114)をバリア(barrier)にして露出されたシリコン基板(100)をエッチングし、ISOを形成するためのトレンチを形成する。この時、ギャップフィル(gap fill)を容易にするためにトレンチプロファイルの角度を87度以下に維持する。また、トレンチプロファイルの角度を87度以下に維持するために、HBr、O2ガスを組み合わせてエッチングガスとして用いる。半導体基板(100)をエッチングしてトレンチを形成する時、ハードマスク用ポリ(116)も共にエッチングされて除去される。
【００１７】
図６を参照すれば、トレンチの内部を含む全体構造の上部にHDP酸化膜(122)を蒸着する。次いで、CMPを通じて酸化膜(122)を平坦化させる。この時、ハードマスク用窒化膜(112)をストッパ(stopper)にして酸化膜(122)を平坦化させるために、ハードマスク用酸化膜(114)も共に除去される。
【００１８】
図７及び図８を参照すれば、２回以上の湿式エッチング(wet chemical)を通じてハードマスク用窒化膜(112)をダブルまたはマルチストリップする。まず、NH4F/HFケミカル溶液を用いてハードマスク用窒化膜(112)をエッチングし、次いで、H3P04ケミカル溶液を用いてハードマスク用窒化膜(112)をエッチングすることを繰り返してハードマスク用窒化膜(112)を除去する。このようにハードマスク用窒化膜(112)をマルチストリップする理由は、後にフローティングゲート用ポリが満たされる上部の空間を確保するためである。
【００１９】
上述した通り、ハードマスク用窒化膜(112)を２回以上の湿式エッチングを通じてマルチストリップして図８のように形成すれば、後にフローティングゲート用ポリ蒸着時にシームが発生しない。
【００２０】
図９及び図１０を参照すれば、スクリーン酸化膜を除去した後、プリ−クリーニング(pre-clean)によりフローティングゲートが形成される空間を広げる。次いで、露出された半導体基板(100)上にトンネル酸化膜(124)を蒸着し、全体構造の上部にフローティングゲート用ポリ(126)を蒸着した後にCMPを進行し、全体表面を図１０のように平坦化させる。
【００２１】
図１１を参照すれば、乾式エッチングガスを用いてHDP酸化膜(122)をリセスさせる。この時、酸化膜に対して高いポリ選択比を有する乾式エッチングガスを用いることにより酸化膜(122)の損失を最小化する。
【００２２】
図１２を参照すれば、フローティングゲート用ポリ(126)の上部の角部をブランク(blank)エッチングして丸くさせ、コントロールゲート用ポリ(図示せず)を蒸着するためのポジティブ空間を確保する。フローティングゲート用ポリブランクエッチング時にエッチングガスとしてHBr、Cl2、O2を組み合わせて用いる。エッチング選択比は、酸化膜に対して高いポリエッチング選択比、即ち、酸化膜：ポリ＝１：５以上を維持する。ブランクエッチング方法において、フローティングゲート用ポリ(126)の上部の角部をケミカル特性よりスパッタリング特性を強化させてケミカルスパッタリングエッチングすることにより、フローティングゲート用ポリの上部の角部の損失を最小化する。また、フローティングゲート用ポリ(126)の上部の角部のみを優先的にエッチングしてフローティングゲートとコントロールゲートとのカップリング比(Coupling ratio)の減少を最小化させる。
【００２３】
上述した通り、コントロールゲート用ポリの上部の角部を丸くすれば、コントロールゲート用ポリ蒸着時にボイドが発生しない。
【００２４】
上記で説明した本発明の技術的思想は、望ましい実施例で具体的に記述されたが、上記の実施例はその説明のためのものであり、その制限のためのものでないことを注意すべきである。また、本発明は、本発明の技術分野において通常の知識を有する者であれば、本発明の技術的思想の範囲内で多様な実施例が可能であることを理解することができるはずである。
【図面の簡単な説明】
【００２５】
【図１】既存のナンド型フラッシュメモリ素子のフローティングゲートの形成方法を示した工程断面図。
【図２】既存のナンド型フラッシュメモリ素子のフローティングゲートの形成方法を示した工程断面図。
【図３】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図４】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図５】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図６】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図７】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図８】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図９】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図１０】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図１１】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【図１２】本発明の望ましい実施例によるフラッシュメモリ素子のフローティングゲート形成方法を示した工程断面図。
【符号の説明】
【００２６】
100:半導体基板
110:スクリーン酸化膜
112:ハードマスク用窒化膜
114:ハードマスク用酸化膜
116:ハードマスク用ポリ
118:反射防止膜
120:フォトレジストパターン
122:HDP酸化膜
124:トンネル酸化膜
126:フローティングゲート用ポリ
【図１】
2006352091.tif 000002
【図２】
2006352091.tif 000003
【図３】
2006352091.tif 000004
【図４】
2006352091.tif 000005
【図５】
2006352091.tif 000006
【図６】
2006352091.tif 000007
【図７】
2006352091.tif 000008
【図８】
2006352091.tif 000009
【図９】
2006352091.tif 000010
【図１０】
2006352091.tif 000011
【図１１】
2006352091.tif 000012
【図１２】
2006352091.tif 000013