(57)【要約】【課題】  真性酸化亜鉛からなる半導体薄膜を有するトップゲート構造の薄膜トランジスタの製造に際し、加工精度を良くする。【解決手段】  窒化シリコンからなる保護膜１１をマスクとして、真性酸化亜鉛からなる半導体薄膜形成用膜およびｎ型酸化亜鉛からなるオーミックコンタクト層形成用層を連続してエッチングすることにより、保護膜１１下に半導体薄膜１０を形成し、半導体薄膜１０下の両側にオーミックコンタクト層８、９を形成し、そして半導体薄膜１０の上面全体に保護膜１１をそのまま残すことにより、加工精度を良くすることができる。【選択図】  図２
2006269469.tif 000002
【特許請求の範囲】
【請求項１】
半導体薄膜と、前記半導体薄膜の上面全体に設けられた保護膜と、前記保護膜上に設けられた絶縁膜と、前記半導体薄膜上における前記絶縁膜上に設けられたゲート電極と、前記半導体薄膜下に該半導体薄膜に電気的に接続されて設けられたソース電極およびドレイン電極とを有することを特徴とする薄膜トランジスタ。
【請求項２】
請求項１に記載の発明において、前記半導体薄膜は酸化亜鉛を含むことを特徴とする薄膜トランジスタ。
【請求項３】
請求項１に記載の発明において、前記半導体薄膜下における前記ソース電極および前記ドレイン電極の各上面にそれぞれオーミックコンタクト層がその互いに対向する端面を前記ソース電極および前記ドレイン電極の互いに対向する端面から突出されて設けられていることを特徴とする薄膜トランジスタ。
【請求項４】
請求項１に記載の発明において、前記半導体薄膜下における前記ソース電極および前記ドレイン電極の各上面にそれぞれオーミックコンタクト層がその互いに対向する端面を前記ソース電極および前記ドレイン電極の互いに対向する端面と同一形状とされて設けられていることを特徴とする薄膜トランジスタ。
【請求項５】
請求項３または４に記載の発明において、前記オーミックコンタクト層は酸化亜鉛を含むことを特徴とする薄膜トランジスタ。
【請求項６】
請求項５に記載の発明において、前記オーミックコンタクト層はＩＴＯからなることを特徴とする薄膜トランジスタ。
【請求項７】
請求項１に記載の発明において、前記半導体薄膜は酸化亜鉛を含み、且つ、前記ソース電極および前記ドレイン電極の各上面に直接設けられていることを特徴とする薄膜トランジスタ。
【請求項８】
請求項７に記載の発明において、前記ソース電極および前記ドレイン電極はＩＴＯからなることを特徴とする薄膜トランジスタ。
【請求項９】
請求項１に記載の発明において、前記ゲート電極を覆うオーバーコート膜を有することを特徴とする薄膜トランジスタ。
【請求項１０】
請求項９に記載の発明において、前記オーバーコート膜の上面に画素電極が前記ソース電極に接続されて設けられていることを特徴とする薄膜トランジスタ。
【請求項１１】
請求項１０に記載の発明において、前記絶縁膜と前記オーバーコート膜との間に補助容量電極が設けられていることを特徴とする薄膜トランジスタ。
【請求項１２】
請求項１１に記載の発明において、前記ドレイン電極と同一の層上に該ドレイン電極に接続されたデータラインが設けられ、前記補助容量電極は前記絶縁膜を介して前記データラインと重ね合わされた部分を有し、前記補助容量電極の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とする薄膜トランジスタ。
【請求項１３】
請求項１２に記載の発明において、前記補助容量電極は前記画素電極の全周辺部と重ね合わされていることを特徴とする薄膜トランジスタ。
【請求項１４】
請求項１３に記載の発明において、前記補助容量電極は、前記オーバーコート膜下に前記ゲート電極を覆うように設けられた上層絶縁膜の上面に設けられていることを特徴とする薄膜トランジスタ。
【請求項１５】
請求項１４に記載の発明において、前記ゲート電極と同一の層上に該ゲート電極に接続された走査ラインが設けられ、前記補助容量電極は前記上層絶縁膜を介して前記走査ラインと重ね合わされた部分を有し、前記補助容量電極の前記走査ラインと重ね合わされた部分の幅は前記走査ラインの幅よりも広くなっていることを特徴とする薄膜トランジスタ。
【請求項１６】
請求項１４に記載の発明において、前記補助容量電極は前記絶縁膜の上面に設けられていることを特徴とする薄膜トランジスタ。
【請求項１７】
ソース電極およびドレイン電極上に半導体薄膜を成膜し、フォトリソグラフィにより前記半導体薄膜をデバイス形状に形成し、該デバイス形状に形成された半導体薄膜上に絶縁膜およびゲート電極を形成する薄膜トランジスタの製造方法において、前記半導体薄膜をデバイス形状に形成する際、前記半導体薄膜上に保護膜を設け、前記保護膜上にフォトレジストをデバイス形状に形成し、この後、前記半導体薄膜膜をデバイス形状に形成することを特徴とする薄膜トランジスタの製造方法。
【請求項１８】
請求項１７に記載の発明において、前記半導体薄膜は酸化亜鉛を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１９】
請求項１７に記載の発明において、前記ソース電極および前記ドレイン電極上にそれぞれオーミックコンタクト層がその互いに対向する端面を前記ソース電極および前記ドレイン電極の互いに対向する端面から突出すように形成し、次に、前記半導体薄膜を成膜することを特徴とする薄膜トランジスタの製造方法。
【請求項２０】
請求項１７に記載の発明において、前記ソース電極および前記ドレイン電極にそれぞれオーミックコンタクト層がその互いに対向する端面を前記ソース電極および前記ドレイン電極の互いに対向する端面と同一形状となるように形成し、次に、前記半導体薄膜を成膜することを特徴とする薄膜トランジスタの製造方法。
【請求項２１】
請求項１９または２０に記載の発明において、前記オーミックコンタクト層は酸化亜鉛を含むことを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
例えば、アクティブマトリクス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体薄膜の上面にｎ型アモルファスシリコンからなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平５−６７７８６号公報（図２）
【０００４】
ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、酸化亜鉛（ＺｎＯ）を用いることが考えられている。このような酸化亜鉛を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性酸化亜鉛からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャネル保護膜をパターン形成し、チャネル保護膜を含む半導体薄膜形成用層の上面にｎ型酸化亜鉛からなるオーミックコンタクト層形成用層を成膜し、オーミックコンタクト層形成用層および半導体薄膜形成用層を連続してパターニングして、デバイスエリアにオーミックコンタクト層および半導体薄膜を形成し、各オーミックコンタクト層の上面にソース・ドレイン電極をパターン形成することが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記製造方法では、酸化亜鉛が酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに形成された酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層に後工程で比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。
【０００６】
そこで、この発明は、加工精度を良くすることができる薄膜トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、上記目的を達成するため、半導体薄膜と、前記半導体薄膜の上面全体に設けられた保護膜と、前記保護膜上に設けられた絶縁膜と、前記半導体薄膜上における前記絶縁膜上に設けられたゲート電極と、前記半導体薄膜下に該半導体薄膜に電気的に接続されて設けられたソース電極およびドレイン電極とを有することを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、半導体薄膜の上面全体に保護膜を設けることにより、すなわち、半導体薄膜形成用膜の上面に保護膜を形成するためのレジストパターンを剥離するとき、保護膜下の半導体薄膜形成用膜を保護膜で保護し、次いで保護膜をマスクとして半導体薄膜形成用膜をエッチングして保護膜下に半導体薄膜を形成し、そして半導体薄膜の上面全体に保護膜をそのまま残すことにより、加工精度を良くすることができる。
【発明を実施するための最良の形態】
【０００９】
（第１実施形態）
図１はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図２（Ａ）は図１の一部の拡大透過平面図を示し、図２（Ｂ）は図２（Ａ）のIIB−IIB線に沿う断面図を示す。この液晶表示素子はガラス基板１を備えている。ガラス基板１の上面には、マトリクス状に配置された複数の画素電極２と、各画素電極２に接続された薄膜トランジスタ３と、行方向に配置され、各薄膜トランジスタ３に走査信号を供給する走査ライン４と、列方向に配置され、各薄膜トランジスタ３にデータ信号を供給するデータライン５とが設けられている。ここで、図１および図２（Ａ）を明確にする目的で、画素電極２の縁部に斜めの短い実線のハッチングが記入されている（以下、同じ）。
【００１０】
すなわち、ガラス基板１の上面の各所定の箇所にはアルミニウム、クロム、ＩＴＯなどからなるソース電極６、ドレイン電極７および該ドレイン電極７に接続されたデータライン５が設けられている。ソース電極６の上面においてドレイン電極７側の所定の箇所およびその近傍のガラス基板１の上面にはｎ型酸化亜鉛からなる一方のオーミックコンタクト層８が設けられている。ドレイン電極７の上面においてソース電極６側の所定の箇所およびその近傍のガラス基板１の上面にはｎ型酸化亜鉛からなる他方のオーミックコンタクト層９が設けられている。換言すれば、ソース電極６およびドレイン電極７の各上面にはそれぞれオーミックコンタクト層８、９がその互いに対向する端面８ａ、９ａをソース電極６およびドレイン電極７の互いに対向する端面６ａ、７ａから突出されて設けられている
【００１１】
両オーミックコンタクト層８、９の上面全体およびその間のガラス基板１の上面には真性酸化亜鉛からなる半導体薄膜１０が設けられている。半導体薄膜１０の上面全体には窒化シリコンからなる保護膜１１が設けられている。ここで、半導体薄膜１０と保護膜１１とは、図１に図示される如く、平面形状が同一である。また、２つのオーミックコンタクト層８、９は、互いに対向する端面８ａ、９ａを除く周端面が半導体薄膜１０および保護膜１１の終端面と同一形状となっている。そして、２つのオーミックコンタクト層８、９間の端面８ａと９ａの間隔がチャネル長Ｌとなっており、オーミックコンタクト層８、９のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなっている。
【００１２】
保護膜１１、データライン５およびソース電極６を含むガラス基板１の上面には窒化シリコンからなる絶縁膜１２が設けられている。絶縁膜１２の上面の所定の箇所にはアルミニウム、クロム、ＩＴＯなどからなるゲート電極１３および該ゲート電極１３に接続された走査ライン４が設けられている。
【００１３】
ここで、ソース電極６、ドレイン電極７、オーミックコンタクト層８、９、半導体薄膜１０、保護膜１１、絶縁膜１２およびゲート電極１３により、トツプゲート構造の薄膜トランジスタ３が構成されている。この場合、薄膜トランジスタ３のゲート絶縁膜は、保護膜１１および絶縁膜１２によって形成されている。
【００１４】
ゲート電極１３および走査ライン４を含む絶縁膜１２の上面には窒化シリコンからなるオーバーコート膜１４が設けられている。ソース電極６の所定の箇所に対応する部分におけるオーバーコート膜１４にはコンタクトホール１５が設けられている。オーバーコート膜１４の上面の所定の箇所にはＩＴＯなどの透明導電材料からなる画素電極２がコンタクトホール１５を介してソース電極６に接続されて設けられている。
【００１５】
次に、この液晶表示素子における薄膜トランジスタ３の製造方法の一例について説明する。まず、図３（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極６、ドレイン電極７および該ドレイン電極７に接続されたデータライン５を形成する。
【００１６】
次に、ソース電極６、ドレイン電極７およびデータライン５を含むガラス基板１の上面に、対向ターゲット方式のスパッタリングにより、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層２１を成膜する。この場合、インジウムおよび亜鉛をターゲットとして、若しくは、ガリウムおよび亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより形成することができる。また、インジウム−亜鉛酸化物（ＩｎＺｎＯ）やガリウム−亜鉛酸化物（ＧａＺｎＯ）をターゲットとして形成してもよい。
【００１７】
次に、第１のオーミックコンタクト層形成用層２１の上面の各所定の箇所に、フォトリソグラフィ法により、レジストパターン２２ａ、２２ｂを形成する。この場合、一方のレジストパターン２２ａは、ソース電極６よりもある程度大きめで、ソース電極６を完全に覆うように形成する。他方のレジストパターン２２ｂは、データライン５の一部を含むドレイン電極７よりもある程度大きめで、データライン５の一部を含むドレイン電極７を完全に覆うように形成する。
【００１８】
レジストパターン２２ａ、２２ｂをこのように形成するのは、図２（Ａ）、（Ｂ）を参照して説明すると、例えば、ソース電極６の端面６ａと一方のオーミックコンタクト層８の端面８ａとの間隔がこれらの端面６ａ、８ａの位置関係を所望の関係に保つためのマージンであり、加工精度にもよるが、一般的に、１〜４μｍ必要であるからである。
【００１９】
次に、レジストパターン２２ａ、２２ｂをマスクとして、第１のオーミックコンタクト層形成用層２１をエッチングすると、図４（Ａ）、（Ｂ）に示すように、レジストパターン２２ａ、２２ｂ下に第２のオーミックコンタクト層形成用層２１ａ、２１ｂが形成される。この場合、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層２１のエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。
【００２０】
そして、エッチング液として水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液（温度は室温（２２〜２３℃））を用いたところ、エッチング速度は約８０ｎｍ／分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度などのばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、１００〜２００ｎｍ／分程度が好ましいと言われている。エッチング速度が約８０ｎｍ／分の水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液は、一応、満足できる範囲と言える。
【００２１】
しかし、更に、生産効率を上げるために、ナトリウムの濃度を大きくしてもよい。また、エッチング液としてリン酸水溶液などの速度が大きいものを使用する場合、０．０５％程度と極めて低濃度にしなければならないが、このように低濃度のものを用いる場合、使用時における変質速度が大きいので、やはり制御が困難となる。従って、水酸化ナトリウム水溶液の場合、３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％程度の水溶液を適用することができるので、このような面で極めて有効である。なお、ウエットエッチングによる第１のオーミックコンタクト層形成用層２１のサイドエッチング量がオーミックコンタクト層８、９間の端面８ａと９ａの間隔、すなわち、チャネル長Ｌに影響を及ぼす場合には、ドライエッチングとしてもよい。
【００２２】
次に、レジストパターン２２ａ、２２ｂをレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。ここで、レジスト剥離液は、ｎ型酸化亜鉛からなる第２のオーミックコンタクト層形成用層２１ａ、２１ｂをエッチングするが、その場合のサイドエッチング量はそれ程大きくなく、チャネル長Ｌに影響を及ぼすに影響を与える程ではない。また、レジスト剥離液により第２のオーミックコンタクト層形成用層２１ａ、２１ｂの上面がエッチングされるが、オーミックコンタクト層の膜減りは、薄膜トランジスタの特性に影響を与えることがないので、問題はない。なお、オーミックコンタクト層として、ｎ型酸化亜鉛に代えてＩＴＯを用いることもできる。
【００２３】
次に、図５（Ａ）、（Ｂ）に示すように、第２のオーミックコンタクト層形成用層２１ａ、２１ｂおよびデータライン５を含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜１０ａおよび窒化シリコンからなる保護膜形成用膜１１ａを連続して成膜する。次に、保護膜形成用膜１１ａの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン２３を形成する。
【００２４】
次に、レジストパターン２３をマスクとして、保護膜形成用膜１１ａをエッチングすると、図６（Ａ）、（Ｂ）に示すように、レジストパターン２３下に保護膜１１が形成される。この場合、レジストパターン２３下以外の領域における半導体薄膜形成用膜１０ａの表面が露出される。そこで、窒化シリコンからなる保護膜形成用膜１１ａのエッチング方法としては、保護膜形成用膜１１ａのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用膜１０ａをなるべく侵さないようにするために、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
【００２５】
次に、レジストパターン２３をレジスト剥離液を用いて剥離する。この場合、保護膜１１下以外の領域における半導体薄膜形成用膜１０ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、オーミックコンタクト層の場合と異なり、チャネル領域のサイドエッチングおよびチャネル領域の上面のエッチングは薄膜トランジスタの特性に大きな影響を与える。しかしながら、本発明においては、保護膜１１下の半導体薄膜形成用膜１０ａは保護膜１１によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。
【００２６】
次に、保護膜１１をマスクとして、半導体薄膜形成用膜１０ａおよび第２のオーミックコンタクト層形成用層２１ａ、２１ｂを連続してエッチングすると、図６（Ａ）、（Ｂ）に示すように、保護膜１１下に半導体薄膜１０が形成され、半導体薄膜１０下の両側にオーミックコンタクト層８、９が形成される。
【００２７】
この場合、半導体薄膜形成用膜１０ａおよび第２のオーミックコンタクト層形成用層２１ａ、２１ｂは真性酸化亜鉛およびｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、２つのオーミックコンタクト層８、９間の間隔がチャネル長Ｌとなり、オーミックコンタクト層８、９のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなる。
【００２８】
なお、上記では、レジストパターン２３を剥離した後、保護膜１１をマスクとして、半導体薄膜形成用膜１０ａおよび第２のオーミックコンタクト層形成用層２１ａ、２１ｂをエッチングする順序としているが、半導体薄膜形成用膜１０ａおよび第２のオーミックコンタクト層形成用層２１ａ、２１ｂをエッチングした後、レジストパターン２３を剥離するようにしてもよい。
【００２９】
次に、図８（Ａ）、（Ｂ）に示すように、保護膜１１、ソース電極６およびデータライン５を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなる絶縁膜１２を成膜する。次に、絶縁膜１２の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極１３および該ゲート電極１３に接続された走査ライン４を形成する。
【００３０】
次に、図２（Ａ）、（Ｂ）に示すように、ゲート電極１３および走査ライン４を含む絶縁膜１２の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１４を成膜する。次に、ソース電極１５の所定の箇所に対応する部分におけるオーバーコート膜１４および絶縁膜１２に、フォトリソグラフィ法により、コンタクトホール１５を形成する。次に、オーバーコート膜１４の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯなどの透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターニングすることにより、画素電極２をコンタクトホール１５を介してソース電極６に接続させて形成する。かくして、図２（Ａ）、（Ｂ）に示す液晶表示素子が得られる。
【００３１】
以上のように、上記製造方法では、半導体薄膜形成用膜１０ａの上面に保護膜１１を形成するためのレジストパターン２３を剥離するとき、保護膜１１下の半導体薄膜形成用膜１０ａを保護膜１１で保護し、次いで保護膜１１をマスクとして半導体薄膜形成用膜１０ａおよび第２のオーミックコトタクト層形成用層２１ａ、２１ｂを連続してエッチングすることにより、保護膜１１下に半導体薄膜１０を形成し、半導体薄膜１０下の両側にオーミックコトタクト層８、９を形成し、そして半導体薄膜１０の上面全体に保護膜１１をそのまま残しているので、加工精度を良くすることができる。
【００３２】
また、上記製造方法により得られた薄膜トランジスタ３では、２つのオーミックコンタクト層８、９間の間隔がチャネル長Ｌとなり、オーミックコンタクト層８、９のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなるので、その寸法をボトムゲート構造でチャネルエッチ型の薄膜トランジスタの寸法と同等とすることができ、ひいては小型化することができる。
【００３３】
（第２実施形態）
図９（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図９（Ｂ）は図９（Ａ）のIXB−IXB線に沿う断面図を示す。この液晶表示素子において、図２（Ａ）、（Ｂ）に示す液晶表示素子と異なる点は、ソース電極６とドレイン電極７との間隔をチャネル長Ｌとし、ソース電極６およびドレイン電極７の各上面の所定の箇所のみにオーミックコトタクト層８、９を設け、これにより薄膜トランジスタ３をより一層小型化した点である。すなわち、ソース電極６およびドレイン電極７の各上面にはそれぞれオーミックコンタクト層８、９がその互いに対向する端面８ａ、９ａをソース電極６およびドレイン電極７の互いに対向する端面６ａ、７ａと同一形状とされて設けられている
【００３４】
この場合、ゲート電極１３およびソース電極６は、図２（Ａ）、（Ｂ）に示す場合と比較して、ドレイン電極７側にある程度近付けられた位置に設けられている。また、半導体薄膜１０および保護膜１１のチャネル長Ｌ方向の寸法は、図２（Ａ）、（Ｂ）に示す場合と比較して、ある程度短くなっている。この結果、薄膜トランジスタ３は、図２（Ａ）、（Ｂ）に示す場合と比較して、チャネル長Ｌおよびチャネル幅Ｗが同じであっても、ある程度小型化されている。また、画素電極２の面積は、図２（Ａ）、（Ｂ）に示す場合と比較して、ある程度大きくなっており、その分だけ開口率が大きくなっている。
【００３５】
次に、この液晶表示素子における薄膜トランジスタ３の部分の製造方法の一例について説明する。まず、図９（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極６、ドレイン電極７および該ドレイン電極７に接続されたデータライン５を形成する。
【００３６】
次に、ソース電極６、ドレイン電極７およびデータライン５を含むガラス基板１の上面に、プラズマＣＶＤ法により、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層２１を成膜する。次に、第１のオーミックコンタクト層形成用層２１の上面の各所定の箇所に、裏面露光（ガラス基板１の下面側からの露光）を含むフォトリソグラフィ法により、レジストパターン２２ａ、２２ｂを形成する。この場合、裏面露光であるため、一方のレジストパターン２２ａはソース電極６上に形成され、他方のレジストパターン２２ｂはドレイン電極７およびデータライン５上に形成される。
【００３７】
次に、レジストパターン２２ａ、２２ｂをマスクとして、第１のオーミックコンタクト層形成用層２１をエッチングすると、図１１（Ａ）、（Ｂ）に示すように、レジストパターン２１下に第２のオーミックコンタクト層形成用層２１ａ、２１ｂが形成される。この場合、第１のオーミックコンタクト層形成用層２１はｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウムを用いると、加工の制御性を良好とすることができる。
【００３８】
次に、レジストパターン２２ａ、２２ｂをレジスト剥離液を用いて剥離する。この場合、第２のオーミックコンタクト層形成用層２１ａ、２１ｂの表面が露出される。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。
【００３９】
次に、図１２（Ａ）、（Ｂ）に示すように、第２のオーミックコンタクト層形成用層２１ａ、２１ｂを含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜１０ａおよび窒化シリコンからなる保護膜形成用膜１１ａを連続して成膜する。次に、保護膜形成用膜１１ａの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン２３を形成する。
【００４０】
次に、レジストパターン２３をマスクとして、保護膜形成用膜１１ａをエッチングすると、図１３（Ａ）、（Ｂ）に示すように、レジストパターン２３下に保護膜１１が形成される。この場合、レジストパターン２３下以外の領域における半導体薄膜形成用膜１０ａの表面が露出される。したがって、窒化シリコンからなる保護膜１１を形成するためのエッチング方法としては、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
【００４１】
次に、レジストパターン２３をレジスト剥離液を用いて剥離する。この場合、保護膜１１下以外の領域における半導体薄膜形成用膜１０ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜１１下の半導体薄膜形成用膜１０ａは保護膜１１によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。
【００４２】
次に、保護膜１１をマスクとして、半導体薄膜形成用膜１０ａおよび第２のオーミックコンタクト層形成用層２１ａ、２１ｂを連続してエッチングすると、図１４（Ａ）、（Ｂ）に示すように、保護膜１１下に半導体薄膜１０が形成され、半導体薄膜１０下の両側にオーミックコンタクト層８、９が形成される。
【００４３】
この場合、半導体薄膜形成用膜１０ａおよび第２のオーミックコンタクト層形成用層２１ａ、２１ｂは真性酸化亜鉛およびｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、２つのオーミックコンタクト層８、９間の間隔がチャネル長Ｌとなり、オーミックコンタクト層８、９のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなる。以下、上記第１実施形態の場合と同様の工程を経ると、図９（Ａ）、（Ｂ）に示す液晶表示素子が得られる。
【００４４】
なお、当初の工程において、ガラス基板１の上面にソース・ドレイン電極形成用膜および第１のオーミックコンタクト層形成用層２１を連続して成膜し、第１のオーミックコンタクト層形成用層２１の上面に例えば図１０（Ａ）、（Ｂ）に示すようなレジストパターン２２ａ、２２ｂを形成し、レジストパターン２２ａ、２２ｂをマスクとして第１のオーミックコンタクト層形成用層２１およびソース・ドレイン電極形成用膜を連続してエッチングすることにより、例えば図１１（Ａ）、（Ｂ）に示すように、レジストパターン２２ａ、２２ｂ下に第２のオーミックコンタクト層形成用層２１ａ、２１ｂを形成し、第２のオーミックコンタクト層形成用層２１ａ、２１ｂ下にソース電極６およびドレイン電極７を形成するようにしてもよい。
【００４５】
（第３実施形態）
図１５（Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１５（Ｂ）は図１５（Ａ）のXVB−XVB線に沿う断面図を示す。この液晶表示素子において、図９（Ａ）、（Ｂ）に示す液晶表示素子と異なる点は、ゲート電極１３を含む絶縁膜１２の上面に窒化シリコンからなる上層絶縁膜１６を設け、上層絶縁膜１６の上面の所定の箇所にアルミニウム、クロムなどの遮光性金属からなるほぼ格子状の補助容量電極１７を設けた点である。
【００４６】
この場合、補助容量電極１７を含む上層絶縁膜１６の上面には窒化シリコンからなるオーバーコート膜１４が設けられている。オーバーコート膜１４の上面の所定の箇所にはＩＴＯなどの透明導電材料からなる画素電極２がオーバーコート膜１４、上層絶縁膜１６および絶縁膜１２に設けられたコンタクトホール１５を介してソース電極６に接続されて設けられている。
【００４７】
そして、画素電極２の全周辺部は、その周囲に配置されたほぼ格子状の補助容量電極１７と重ね合わされている。ほぼ格子状の補助容量電極１７は、データライン５と重ね合わされた部分を含む第１の補助容量電極部１７ａと、走査ライン２と重ね合わされた部分を含む第２の補助容量電極部１７ｂと、薄膜トランジスタ３と重ね合わされた部分を含む第３の補助容量電極部１７ｃとからなっている。
【００４８】
この場合、データライン５と画素電極２との間にデータライン５の幅よりも広い幅を有する第１の補助容量電極部１７ａを設けているので、この第１の補助容量電極部１７ａにより、データライン５と画素電極２との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。また、走査ライン４と画素電極２との間に走査ライン４の幅よりも広い幅を有する第２の補助容量電極部１７ｂを設けているので、この第２の補助容量電極部１７ｂにより、走査ライン４と画素電極２との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【００４９】
（第４実施形態）
図１６（Ａ）はこの発明の第４実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１６（Ｂ）は図１６（Ａ）のXVIB−XVIB線に沿う断面図を示す。この液晶表示素子において、図１５（Ａ）、（Ｂ）に示す液晶表示素子と異なる点は、上層絶縁膜１６を設けずに、絶縁膜１２の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極１３、該ゲート電極１３に接続された走査ライン４および補助容量電極１７を設けた点である。
【００５０】
この場合、補助容量電極１７は、データライン５の一部と重ね合わされた部分を含む第１の補助容量電極部１７ｄと、走査ライン４の近傍に走査ライン４と平行に配置された第２の補助容量電極部１７ｅと、画素電極２の所定の縁部に沿って配置された第３の補助容量電極部１７ｆとからなっている。
【００５１】
この液晶表示素子の薄膜トランジスタの部分の製造方法では、絶縁膜１２の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極１３、該ゲート電極１３に接続された走査ライン４および補助容量電極１７を同時に形成することができるので、図１５（Ａ）、（Ｂ）に示す場合と比較して、上層絶縁膜を成膜する工程、補助容量電極形成用膜を成膜する工程、補助容量電極形成用のレジストパターンを形成する工程、レジストパターンをマスクとして補助容量電極形成用膜をエッチングして補助容量電極を形成する工程、レジストパターンを剥離する工程を省略することができ、工程数を低減することができる。
【００５２】
（第５実施形態）
図１７（Ａ）はこの発明の第４実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１７（Ｂ）は図１７（Ａ）のXVIIB−XVIIB線に沿う断面図を示す。この液晶表示素子において、図１５（Ａ）、（Ｂ）に示す液晶表示素子と異なる点は、オーミックコンタクト層８、９を設けずに、酸化亜鉛とオーミックコンタクト可能な導電材料、例えばＩＴＯからなるソース電極６の上面の所定の箇所、同じくＩＴＯからなるドレイン電極７の上面の所定の箇所およびその間のガラス基板１の上面に真性酸化亜鉛からなる半導体薄膜１０を設けた点である。この場合、データライン５も例えばＩＴＯによって形成されている。
【００５３】
この液晶表示素子の薄膜トランジスタの部分の製造方法では、第１のオーミックコンタクト層形成用層を成膜する工程、第２のオーミックコンタクト層形成用のレジストパターンを形成する工程、レジストパターンをマスクとして第１のオーミックコンタクト層形成用層をエッチングして第２のオーミックコンタクト層を形成する工程、レジストパターンを剥離する工程を省略することができ、工程数を低減することができる。
【００５４】
（その他の実施形態）
半導体薄膜形成用膜１０ａおよびオーミックコンタクト層形成用層２１の成膜は、プラズマＣＶＤ法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法などであってもよい。また、オーミックコンタクト層８、９は、ｎ型酸化亜鉛に限らず、ｐ型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛であってもよい。
【００５５】
また、ガラス基板１とソース電極６およびドレイン電極７との間に下地絶縁膜を設けるようにしてもよい。例えば、下地絶縁膜をイオンバリア性材料によって形成した場合には、ガラス基板１からの不純物拡散を抑制することができ、またガラス基板１と酸化亜鉛膜との反応を抑制することができる。下地絶縁膜の材質として、格子定数や結晶構造が酸化亜鉛に近いものを選択した場合には、酸化亜鉛膜の結晶性を向上させることができる。
【図面の簡単な説明】
【００５６】
【図１】この発明の第１実施形態としての薄膜トランジスタを備えた液晶表示素子の    要部の透過平面図。
【図２】（Ａ）は図１の一部の拡大透過平面図、（Ｂ）はそのIIB−IIB線に沿う断面    図。
【図３】（Ａ）は図２に示す薄膜トランジスタの部分の製造に際し、当初の工程の透    過平面図、（Ｂ）はそのIIIB−IIIB線に沿う断面図。
【図４】（Ａ）は図３に続く工程の透過平面図、（Ｂ）はそのIVB−IVB線に沿う断面    図。
【図５】（Ａ）は図４に続く工程の透過平面図、（Ｂ）はそのＶB−ＶB線に沿う断面    図。
【図６】（Ａ）は図５に続く工程の透過平面図、（Ｂ）はそのVIB−VIB線に沿う断面    図。
【図７】（Ａ）は図６に続く工程の透過平面図、（Ｂ）はそのVIIB−VIIB線に沿う断    面図。
【図８】（Ａ）は図７に続く工程の透過平面図、（Ｂ）はそのVIIIB−VIIIB線に沿う    断面図。
【図９】（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表    示素子の要部の透過平面図、（Ｂ）はそのIXB−IXB線に沿う断面図。
【図１０】（Ａ）は図９に示す薄膜トランジスタの部分の製造に際し、当初の工程の    透過平面図、（Ｂ）はそのＸB−ＸB線に沿う断面図。
【図１１】（Ａ）は図１０に続く工程の透過平面図、（Ｂ）はそのXIB−XIB線に沿う    断面図。
【図１２】（Ａ）は図１１に続く工程の透過平面図、（Ｂ）はそのXIIB−XIIB線に沿    う断面図。
【図１３】（Ａ）は図１２に続く工程の透過平面図、（Ｂ）はそのXIIIB−XIIIB線に    沿う断面図。
【図１４】（Ａ）は図１３に続く工程の透過平面図、（Ｂ）はそのXIVB−XIVB線に沿    う断面図。
【図１５】（Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶    表示素子の要部の透過平面図、（Ｂ）はそのXVB−XVB線に沿う断面図。
【図１６】（Ａ）はこの発明の第４実施形態としての薄膜トランジスタを備えた液晶    表示素子の要部の透過平面図、（Ｂ）はそのXVIB−XVIB線に沿う断面図。
【図１７】（Ａ）はこの発明の第５実施形態としての薄膜トランジスタを備えた液晶    表示素子の要部の透過平面図、（Ｂ）はそのXVIIB−XVIIB線に沿う断面図。
【符号の説明】
【００５７】
１  ガラス基板
２  画素電極
３  薄膜トランジスタ
４  走査ライン
５  データライン
６  ソース電極
７  ドレイン電極
８、９  オーミックコンタクト層
１０  半導体薄膜
１１  保護膜
１２  絶縁膜
１３  ゲート電極
１４  オーバーコート膜
１５  コンタクトホール
１６  上層絶縁膜
１７  補助容量電極
【図１】
2006269469.tif 000003
【図２】
2006269469.tif 000004
【図３】
2006269469.tif 000005
【図４】
2006269469.tif 000006
【図５】
2006269469.tif 000007
【図６】
2006269469.tif 000008
【図７】
2006269469.tif 000009
【図８】
2006269469.tif 000010
【図９】
2006269469.tif 000011
【図１０】
2006269469.tif 000012
【図１１】
2006269469.tif 000013
【図１２】
2006269469.tif 000014
【図１３】
2006269469.tif 000015
【図１４】
2006269469.tif 000016
【図１５】
2006269469.tif 000017
【図１６】
2006269469.tif 000018
【図１７】
2006269469.tif 000019