(57)【要約】【課題】      大規模化と小チップ化のために必要な多層配線構造を有し，且つピクセルへの入射光の散乱や減衰を効果的に抑えることができる構造を有する固体撮像素子を提供する。【解決手段】  基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，周辺回路部１２上には第１の多層配線構造が形成され，ピクセルアレイ部１０上には第１の多層配線構造よりも薄い第２の多層配線構造が形成されている。周辺回路部は第１の多層配線構造により大規模回路を小さい面積で構成することができ，一方で，複数のピクセルを有するピクセルアレイ部は，第１の多層配線構造よりも薄い第２の多層配線構造が形成されるので，ピクセルへの入射光の散乱や減衰を抑えることができる。しかも，ピクセルアレイ部上の多層配線構造を一律に薄い構造にするので，その製造プロセスは簡単になる。【選択図】    図２
2006269963.tif 000002
【特許請求の範囲】
【請求項１】
基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，
前記周辺回路部上には第１の多層配線構造が形成され，前記ピクセルアレイ部上には前記第１の多層配線構造よりも薄い第２の多層配線構造が形成されていることを特徴とする固体撮像素子。
【請求項２】
請求項１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造の少なくとも一つの角部に突出部が形成され，該溝構造の底面上にスピンコートにより形成されるカラーフィルタ膜と各ピクセル上のマイクロレンズとを有する固体撮像素子。
【請求項３】
請求項１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造の領域が前記ピクセルアレイ部の少なくとも一部を含む領域である固体撮像素子。
【請求項４】
請求項１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造内に光学カラーフィルタ膜が形成され，当該光学カラーフィルタ膜上に各ピクセルに対応するマイクロレンズが形成され，前記光学カラーフィルタ膜の膜厚が溝構造の深さとほぼ一致している固体撮像素子。
【請求項５】
請求項１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造内に光学カラーフィルタ膜が形成され，当該光学カラーフィルタ膜上に各ピクセルに対応するマイクロレンズが形成され，前記カラーフィルタ膜の膜厚が溝構造の深さより小さい固体撮像素子。
【請求項６】
基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，
前記周辺回路部に形成され、複数の配線層を有する第１の多層配線構造と，
前記ピクセルアレイ部に形成され、前記第１の多層配線構造よりも配線層の数の少ない第２の多層配線構造とを有することを特徴とする固体撮像素子。
【請求項７】
基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，
前記周辺回路部に形成され、複数の配線層を有する第１の多層配線構造と，
前記ピクセルアレイ部に形成され、前記第１の多層配線構造よりも配線層の少なく、前記第１の多層配線構造の最上層に対応する層にはカラーフィルタ膜が形成されている第２の多層配線構造とを有することを特徴とする固体撮像素子。
【請求項８】
基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子の製造方法において，
基板表面上に，前記周辺回路部上には下層の多層配線と上層の多層配線とそれらの層間誘電層とを有し，前記ピクセルアレイ部上には前記下層の多層配線とその層間誘電体層及び前記上層の多層配線間の層間誘電体層とを有する多層配線構造を形成する工程と，
前記ピクセルアレイ部上に形成された前記上層の多層配線間の層間誘電体層を除去する工程と，
前記ピクセルアレイ部上の下層の多層配線の上に光学カラーフィルタを前記ピクセルに対応して形成する工程とを有する固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，固体撮像素子に関し，特に，ＣＭＯＳ技術による固体撮像素子に関する。
【背景技術】
【０００２】
ＣＭＯＳ技術による固体撮像素子，一般にアクティブピクセルセンサまたはＣＭＯＳイメージセンサは，ピクセルアレイの各ピクセル内に光電変換素子とそれをリセットし増幅するトランジスタとを有し，周辺回路部に各ピクセルを駆動する駆動回路や各ピクセルから出力される電気信号を増幅し画像処理する出力回路と画像処理回路を有する。かかるＣＭＯＳイメージセンサは，ＣＭＯＳプロセスによる低価格化と，ピクセル構造の改良による高画質化を実現できる固体撮像素子として期待されている。
【０００３】
ＣＭＯＳイメージセンサは，携帯電話や情報端末に搭載されるカメラモジュールで使用されるため，大規模集積化とチップサイズの小型化の要請が強い。この要請を満たすためには，チップ内の多層配線構造が必須要件となる。一方で，多層配線構造を採用することで，ピクセル上に複数の配線層とその層間の誘電体層とによる多層配線構造が形成されることになり，入射光をピクセル内の光電変換素子に効率的に導くことが困難になる。多層配線により入射光が散乱したり，多層の誘電体膜により入射光が減衰したりすることが原因であり，感度低下やにじみの問題が生じる。
【０００４】
図１は，従来のＣＭＯＳイメージセンサの概略断面図である。半導体基板からなるチップ１の中央部には複数のピクセルを有するピクセルアレイ部１０が形成され，その周囲に周辺回路部１２が形成される。そして，基板上にはピクセルアレイ部１０と周辺回路部１２の両方に下層及び上層の多層配線層２２，２０が形成されている。
【０００５】
現在普及しているＣＭＯＳイメージセンサは，例えば３層の多層配線構造が採用され，周辺回路部に加えて，ピクセル内のトランジスタの接続にもこの多層配線が利用されている。しかし，上記のとおり，入射光の散乱を回避することが必要であることから，ピクセル内の光電変換素子の上には配線を形成せずに，入射光を導くことができる構造を採用することが提案されている。例えば，特許文献１，２に記載されるとおりである。これによれば，各ピクセルの上の多層配線構造にトレンチ状の孔を形成し，そこに光導電構造となるように誘電体材料を埋めている。
【０００６】
また，ＣＭＯＳイメージセンサは，各ピクセル上に入射光を集光するマイクロレンズと，カラーフィルタとが設けられる。そのために，複雑なプロセスが必要になる。これを解決するために，ピクセル上の絶縁膜を一部除去してトレンチ部を形成し，その上にマイクロレンズとカラーフィルタとを兼ねる凸面形状のカラーフィルタパターンを形成することが提案されている。例えば，特許文献３に記載されるとおりである。
【特許文献１】特開２００４−２２１５２７号公報
【特許文献２】特開２００３−２４９６３２号公報
【特許文献３】特開２００２−１３４７２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１，２，３に記載された構造は，各ピクセルに光を導くための構造や，トレンチ構造を形成するものであり，製造が困難になり好ましくない。
【０００８】
また，イメージセンサを含むカメラモジュールを大規模ＬＳＩで構成する場合，周辺回路部のより厚い多層配線構造（例えば５層構造）は避けて通ることができず，かかる多層配線構造では，ピクセルへの入射光の散乱や減衰を抑える簡単な構造が望まれる。
【０００９】
そこで，本発明の目的は，大規模化と小チップ化のために必要な多層配線構造を有し，且つピクセルへの入射光の散乱や減衰を効果的に抑えることができる構造を有する固体撮像素子を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために，本発明の第１の側面によれば，基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，前記周辺回路部上には第１の多層配線構造が形成され，前記ピクセルアレイ部上には前記第１の多層配線構造よりも薄い第２の多層配線構造が形成されていることを特徴とする。
【００１１】
上記の第１の側面によれば，周辺回路部は第１の多層配線構造により大規模回路を小さい面積で構成することができ，一方で，複数のピクセルを有するピクセルアレイ部は，第１の多層配線構造よりも薄い第２の多層配線構造が形成されるので，ピクセルへの入射光の散乱や減衰を抑えることができる。しかも，ピクセルアレイ部上の多層配線構造を一律に薄い構造にするので，その製造プロセスは簡単になる。
【００１２】
上記第１の側面において，好ましい実施例では，前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造の少なくとも一つの角部に突出部が形成される。そして，溝構造の底面上にスピンコートにより形成されるカラーフィルタ膜と各ピクセル上のマイクロレンズとを有する。スピンコート工程で塗布されるカラーフィルタ膜やマイクロレンズ膜の樹脂材料が，前記突出部に押し込められて，溝構造の底面上に均一な膜を形成することができる。
【００１３】
上記第１の側面において，好ましい実施例では，前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造の領域が前記ピクセルアレイ部の少なくとも一部を含む領域である。または，当該溝構造の領域が前記ピクセルアレイ部の周辺のブラックピクセルを除く中央の受光ピクセル部領域である。あるいは，当該溝構造の領域が前記ピクセルアレイ部の受光ピクセル部より広く，パッケージの集光レンズを介して入射する斜め方向の入射光が受光ピクセル部に達する程度の領域である。
【００１４】
上記第１の側面において，好ましい実施例では，前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造内にカラーフィルタ膜が形成され，当該カラーフィルタ膜上に各ピクセルに対応するマイクロレンズが形成され，前記カラーフィルタ膜の膜厚が溝構造の深さとほぼ一致している。または，前記カラーフィルタ膜の膜厚が溝構造の深さより小さい。
【００１５】
上記の目的を達成するために，本発明の第２の側面によれば，基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，前記周辺回路部に形成され、複数の配線層を有する第１の多層配線構造と，前記ピクセルアレイ部に形成され、前記第１の多層配線構造よりも配線層の数の少ない第２の多層配線構造とを有する。
【００１６】
上記の目的を達成するために，本発明の第３の側面によれば，基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，前記周辺回路部に形成され、複数の配線層を有する第１の多層配線構造と，前記ピクセルアレイ部に形成され、前記第１の多層配線構造よりも配線層の少なく、前記第１の多層配線構造の最上層に対応する層にはカラーフィルタ膜が形成されている第２の多層配線構造とを有する。
【発明の効果】
【００１７】
本発明によれば，周辺回路部上にはより厚い多層配線構造を設けたので，大規模回路化及びチップ小型化を実現でき，一方でピクセルアレイ部上にはそれより薄い多層配線構造としたので，入射光の減衰，散乱を抑えることができる。
【発明を実施するための最良の形態】
【００１８】
以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００１９】
図２は，本発明の原理図である。固体撮像素子は，半導体基板からなるチップ１の内部に複数のピクセルを有するピクセルアレイ部１０と，その周囲にアナログ回路やデジタル回路などの周辺回路部１２とを有する。そして，周辺回路部１２には，下層と上層の多層配線層２２，２０による多数層の配線層構造が形成される。この多層配線構造には，電源層に加えて，トランジスタなどの回路素子を接続する接続配線が含まれる。一方，ピクセルアレイ部１０上には，下層の多層配線層２２のみが形成され，上層の多層配線層２０は形成されていない。これにより，ピクセルアレイ部１０上には単一の溝構造１００が形成されることになり，ピクセルアレイ部１０上の多層配線層は薄膜領域となる。
【００２０】
かかる構成にすることで，ピクセルアレイ部１０上の基板表面から多層配線層２２の表面までの距離（図中矢印）は，図１の従来例に比較すると短くなる。したがって，光電変換素子が形成されるピクセルアレイ部１０の基板表面上に存在する金属配線層の数が減り誘電体層の厚さとが薄くなり，入射光の散乱や減衰を抑えることができる。また，周辺回路部１２上には多数の配線層が形成されているので，大規模回路を小面積で実現することができる。
【００２１】
図３は，固体撮像素子の一例であるＣＭＯＳイメージセンサの回路図である。ピクセルアレイ１０には，複数のピクセルＰＸ１，ＰＸ２がマトリクス状に配置されている。このピクセルは４トランジスタタイプであり，各ピクセルは，光電変換素子としてのフォトダイオードＰＤ１，ＰＤ２と，フォトダイオードの電荷をノードＦＤ１，ＦＤ２に転送するトランスファーゲートトランジスタＴＧと，ノードＦＤ１，ＦＤ２をリセット電圧ＶＲにリセットするリセットトランジスタＲＳＴと，ノードＦＤ１，ＦＤ２の電圧を出力するソースフォロワトランジスタＳＦと，選択線ＳＬＣＴ１，２により制御され，ソースフォロワトランジスタＳＦのソース端子を出力信号線ＳＧＬに接続する選択トランジスタＳＬＣＴとを有する。行駆動回路１２−１は，リセットトランジスタを制御するリセット線ＲＳＴ１，２と，トランスファーゲートトランジスタＴＧを制御するトランスファーゲート線ＴＧ１，ＴＧ２と，選択線ＳＬＣＴ１，２とを駆動する。また，出力回路１２−２は，出力信号線ＳＧＬに出力される各ピクセルの電圧を増幅し，各ピクセルの画像信号を線順次で出力する。さらに，画像処理回路１２−３は，画像信号をアナログ・ディジタル変換し，そのデジタル信号に対して必要な画像処理を行う。
【００２２】
行駆動回路１２−１と，出力回路１２−２と，画像処理回路１２−３が，前述の周辺回路部に該当する。また，ピクセルアレイ部１０は，図３では２つのピクセルしか示されていないが，実際には複数行，複数列のマトリクス状に配置されている。
【００２３】
図４は，第１の実施の形態におけるイメージセンサを示す図である。図４（Ａ）には，イメージセンサのチップ１がパッケージ２に収容された断面図が示され，図４（Ｂ）には，チップ１の平面図が示される。パッケージ２内にイメージセンサであるチップ１が収容されていて，パッケージ２の上部には集光レンズ４が設けられている。チップ１には，中央部にピクセルアレイ部１０と周辺回路部１２とが設けられている。ここでは，便宜上，ピクセルアレイ部１０と周辺回路部１２とは，それぞれチップ内の回路素子と下層部の多層配線構造（図２の２２）とを含む。そして，周辺回路部１２の上には，更に上層部の多層配線構造２０が設けられている。
【００２４】
ピクセルアレイ部１０は，周囲にブラックピクセル領域１３を，中央部に受光ピクセル領域１１を有する。ブラックピクセル領域１３には，遮蔽膜などにより入射光を受光しない構成にされており，これらのブラックピクセル領域１３で検出される画像信号が，黒の基準レベルとして利用される。また，受光ピクセル領域１１には，受光した光が下層部の多層配線構造を通過して入射され，入射光強度に応じた画像信号を出力する。
【００２５】
第１の実施の形態では，ピクセルアレイ部１０のうち受光ピクセル領域１１上には上層部の多層配線層２０は設けられず，単一の溝構造１００が形成されている。但し，ブラックピクセル領域１３上には，受光する必要がないので，上層部の多層配線層２０が形成されている。そして，入射光がほぼ垂直方向に向かうので，単一の溝構造１００のサイズは，ピクセルアレイ部１０の受光ピクセル領域１１とほぼ一致する。周辺回路部１２に加えてブラックピクセル領域１３上にも多層配線層２０を設けているので，上層の多層配線層２０に形成される電源プレーンのトータル面積を大きくすることができる。
【００２６】
図５は，第２の実施の形態におけるイメージセンサを示す図である。図４と同様に，図５（Ａ）には，イメージセンサのチップ１がパッケージ２に収容された断面図が示され，図５（Ｂ）には，チップ１の平面図が示される。チップ１のピクセルアレイ部１０と周辺回路部１２とは，図４と同じである。
【００２７】
この実施の形態では，集光凸レンズ４のサイズが大きく，外部からの光を受光ピクセル領域１１に集光する。それに伴って，溝構造１００のサイズを受光ピクセル領域１１よりも広げて，上層の多層配線層２０によって入射光が遮られないようにしている。この場合でも，上層の多層配線層２０は，周辺回路部１２上に加えてブラックピクセル領域１３の一部領域上にも形成されているので，多層配線層２０に形成される電源プレーンの面積をより大きくすることができる。
【００２８】
図６は，第３の実施の形態におけるイメージセンサを示す図である。図５と同様に，図６（Ａ）には，イメージセンサのチップ１がパッケージ２に収容された断面図が示され，図６（Ｂ）には，チップ１の平面図が示される。図６（Ａ）は図５（Ａ）と同じである。
【００２９】
この実施の形態では，ピクセルアレイ部１０上の溝構造１００の４角に，突出部１００Ａが形成されている。それ以外は，第２の実施の形態と同じである。この突出部１００Ａは，溝構造１００上にオプティカルカラーフィルタやマイクロレンズ，感光体レジスタなどの液体材料層をスピンコート法により形成する場合，溝構造１００の底面に均一な膜厚の液体材料層を形成することができるようにするためのものである。
【００３０】
図７は，第３の実施の形態の溝構造に液体材料層を形成するスピンコート法を示す図である。スピンコート法は，スピナー上に半導体ウエハーを搭載し，ウエハー上に液体材料を滴下し，回転軸ＡＸを中心に回転することで，ウエハー表面に均一な液体材料層を形成するものである。本実施の形態では，各チップのピクセルアレイ部１０上に薄い多層配線層を形成するので，単一の溝構造１００が形成される。溝構造１００の底面にスピンコート法により液体材料層３０を形成すると，遠心力により溝構造１００の４角のいずれかにより多くの液体材料が集められて，溝構造１００の底面の液体材料層３０は不均一な膜厚になる傾向にある。
【００３１】
そこで，溝構造１００の４角に突出部１００Ａを設けることで，遠心力により集められる液体材料層をその突出部１００Ａで吸収して，底面内の液体材料層３０の膜厚を均一にすることができる。ウエハー内のチップの位置に応じて，液体材料が遠心力で集められる角部の位置が異なるので，溝構造１００の４角全てに突出部１００Ａを設けることが望ましい。
【００３２】
図８〜図１１は，第４の実施の形態におけるイメージセンサの構造と製造方法を示す図である。各図の（Ａ）はイメージセンサチップの平面図，（Ｂ）は，平面図内のＡ−Ｂ間の断面図を示す。但し，平面図内のＣ−Ｄ間の断面図も同等である。
【００３３】
図８では，チップ１の表面のバルク層１Ａ内には，ピクセルアレイ部１０と周辺回路部１２とが形成されている。平面図には，ピクセルアレイ部１０内のピクセル領域が破線で示されている。但し，２列目のピクセルＰＸについては，多層配線構造を表示するために他のピクセルよりも幅広くなっているが，実際には他のピクセルと同じサイズである。
【００３４】
バルク層１Ａ上には，多層配線層２２，２０が形成される。多層配線は，ＰＳＧやＢＰＳＧなどのシリコン酸化膜からなる配線層間の誘電体層と，その間に設けられた金属などの導電性材料からなる配線層Ｌ１〜Ｌ５と，バルクとのコンタクトビアＶ１及び配線層間を接続する導電性のビアＶ２〜Ｖ５とで構成される。周辺回路部１２上に形成されている多層配線構造は，３層の配線層Ｌ１〜Ｌ３からなる下層の多層配線構造２２と２層の配線層Ｌ４，Ｌ５からなる上層の多層配線構造２０とを有する。一方，ピクセルアレイ部１０上には，３層の配線層Ｌ１〜Ｌ３からなる下層の多層配線構造２２と上層の多層配線構造２０の層間誘電体層とが形成される。
【００３５】
図９に示されるとおり，ピクセルアレイ部１０上の上層の多層配線構造２０の誘電体層が，公知のエッチング法により除去される。このエッチング法では，例えばフォトレジスト層を形成し，露光，現像し，それをマスクにしてリアクティブイオンエッチング法により誘電体層を除去する。エッチングの終点制御は，時間制御または所定のエッチングストッパ層により行われる。図示されるとおり，第３の配線層Ｌ３の誘電体層の途中までエッチングにより除去されている。このエッチングにより，ピクセルアレイ部１０上の多層配線構造は，周辺回路部１２上の５層の多層配線構造よりも薄くなり，単一の溝構造１００が形成される。そして，その後，表面にシリコン窒化膜などの保護膜３２が例えばＣＶＤ法により形成される。
【００３６】
次に，図１０に示されるとおり，溝構造１００内に光学カラーフィルタＯＣＦが形成され，表面化平坦化される。光学カラーフィルタＯＣＦは，平面図に示されるとおり，グリーンＧとブルーＢとレッドＲのフィルタがベイヤー配列されている。３種類の光学カラーフィルタＯＣＦを形成するために，各色のカラーフィルタのスピンコート法による塗布工程とパターンニング工程とが３回繰り返される。最終的には，表面を研磨或いは熱処理などにより，平坦化することが望ましい。
【００３７】
そして，図１１に示されるとおり，光学カラーフィルタＯＣＦ上に，各ピクセル位置に対応してマイクロレンズＭＬが形成される。マイクロレンズＭＬは，例えば透明の有機材料を表面に塗布し，パターンニングして各ピクセル位置に有機材料層を残し，最後に熱処理によりその断面形状を凸レンズ状にすることで形成される。図１０で示したとおり，光学カラーフィルタＯＣＦを溝構造１００内に埋め込んで平坦化しているので，マイクロレンズＭＬの形成が容易になっている。
【００３８】
図１１が，本実施の形態におけるイメージセンサの構成を示す平面図及び断面図になる。図示されるとおり，ピクセルアレイ部１０上には，薄い多層配線構造しか形成されていないので，入射光の減衰または散乱を抑えることができる。また，周辺回路部１２上には５層の多層配線構造になっているので，省スペース化が可能である。
【００３９】
図１２，図１３は，第５の実施の形態におけるイメージセンサの構造と製造方法を示す図である。この実施の形態でも，周辺回路部１２上には５層の多層配線構造２０，２２が形成され，ピクセルアレイ部１０上には３層の多層配線構造２２が形成されている。そして，ピクセルアレイ部１０上の第４層及び第５層の層間誘電体層は除去されて，溝構造１００が形成され，保護層３２が形成されている。つまり，第５の実施の形態でも，図８，図９と同じプロセスが行われる。
【００４０】
次に，図１２に示されるとおり，溝構造１００上に光学カラーフィルタＯＣＦが形成される。この光学カラーフィルタＯＣＦの厚みは，溝構造１００の深さより小さく，したがって，光学カラーフィルタＯＣＦの上面は，多層配線構造２０の上面より低くなっている。光学カラーフィルタの製造方法は，第４の実施の形態と同じである。
【００４１】
そして，図１３に示されるとおり，光学カラーフィルタＯＣＦ上の各ピクセル領域にマイクロレンズＭＬが形成される。マイクロレンズＭＬの製造方法は，第４の実施の形態と同じである。図１３の平面図及び断面図が本実施の形態におけるイメージセンサの構成である。この例では，溝構造１００内に形成する光学カラーフィルタＯＣＦの厚みを薄くしているので，マイクロレンズＭＬからピクセルアレイ部１０のバルク層１Ａまでの距離を短くすることができ，これにより，入射光の減衰を抑制することができる。
【００４２】
さらに，マイクロレンズＭＬは，有機材料層を熱処理して凸レンズ形状に加工するが，その熱処理上凸レンズの焦点距離を長くすることは容易でない。したがって，マイクロレンズＭＬの焦点距離は短くなる傾向になる。本実施の形態では，光学カラーフィルタＯＣＦの厚みを薄くしたので，かかる焦点距離の短いマイクロレンズＭＬに対応した位置にピクセルアレイ部１０を配置することができ，集光率を高めることができる。
【００４３】
以上の通り，本実施の形態によれば，イメージセンサにおいて，チップの大規模化及び小型化をすることができると共に，ピクセルアレイ部への入射光の散乱や減衰を抑えることができる。
【００４４】
以上の実施の形態をまとめると，次の付記のとおりである。
【００４５】
（付記１）基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，
前記周辺回路部上には第１の多層配線構造が形成され，前記ピクセルアレイ部上には前記第１の多層配線構造よりも薄い第２の多層配線構造が形成されていることを特徴とする固体撮像素子。
【００４６】
（付記２）付記１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造の少なくとも一つの角部に突出部が形成され，該溝構造の底面上にスピンコートにより形成されるカラーフィルタ膜と各ピクセル上のマイクロレンズとを有する固体撮像素子。
【００４７】
（付記３）付記１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造の領域が前記ピクセルアレイ部の少なくとも一部を含む領域である固体撮像素子。
【００４８】
（付記４）付記３において，
当該溝構造の領域が，前記ピクセルアレイ部の周辺のブラックピクセルを除く中央の受光ピクセル部領域と同等である固体撮像素子。
【００４９】
（付記５）付記３において，
当該溝構造の領域が，前記ピクセルアレイ部の周辺のブラックピクセルを除く中央の受光ピクセル部領域より広い固体撮像素子。
【００５０】
（付記６）付記１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造内に光学カラーフィルタ膜が形成され，当該光学カラーフィルタ膜上に各ピクセルに対応するマイクロレンズが形成され，前記光学カラーフィルタ膜の膜厚が溝構造の深さとほぼ一致している固体撮像素子。
【００５１】
（付記７）付記１において，
前記周辺回路部上の第１の多層配線構造と前記ピクセルアレイ部上の第２の多層配線構造とにより，前記ピクセルアレイ部上に単一の溝構造が形成され，当該溝構造内に光学カラーフィルタ膜が形成され，当該光学カラーフィルタ膜上に各ピクセルに対応するマイクロレンズが形成され，前記カラーフィルタ膜の膜厚が溝構造の深さより小さい固体撮像素子。
【００５２】
（付記８）基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，
前記周辺回路部に形成され、複数の配線層を有する第１の多層配線構造と，
前記ピクセルアレイ部に形成され、前記第１の多層配線構造よりも配線層の数の少ない第２の多層配線構造とを有することを特徴とする固体撮像素子。
【００５３】
（付記９）基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子において，
前記周辺回路部に形成され、複数の配線層を有する第１の多層配線構造と，
前記ピクセルアレイ部に形成され、前記第１の多層配線構造よりも配線層の少なく、前記第１の多層配線構造の最上層に対応する層にはカラーフィルタ膜が形成されている第２の多層配線構造とを有することを特徴とする固体撮像素子。
【００５４】
（付記１０）基板内に複数のピクセルを有するピクセルアレイ部とその周辺回路部が形成された固体撮像素子の製造方法において，
基板表面上に，前記周辺回路部上には下層の多層配線と上層の多層配線とそれらの層間誘電層とを有し，前記ピクセルアレイ部上には前記下層の多層配線とその層間誘電体層及び前記上層の多層配線間の層間誘電体層とを有する多層配線構造を形成する工程と，
前記ピクセルアレイ部上に形成された前記上層の多層配線間の層間誘電体層を除去する工程と，
前記ピクセルアレイ部上の下層の多層配線の上に光学カラーフィルタを前記ピクセルに対応して形成する工程とを有する固体撮像素子の製造方法。
【図面の簡単な説明】
【００５５】
【図１】従来のＣＭＯＳイメージセンサの概略断面図である。
【図２】本発明の原理図である。
【図３】固体撮像素子の一例であるＣＭＯＳイメージセンサの回路図である。
【図４】第１の実施の形態におけるイメージセンサを示す図である。
【図５】第２の実施の形態におけるイメージセンサを示す図である。
【図６】第３の実施の形態におけるイメージセンサを示す図である。
【図７】第３の実施の形態の溝構造に液体材料層を形成するスピンコート法を示す図である。
【図８】第４の実施の形態におけるイメージセンサの構造と製造方法を示す図である。
【図９】第４の実施の形態におけるイメージセンサの構造と製造方法を示す図である。
【図１０】第４の実施の形態におけるイメージセンサの構造と製造方法を示す図である。
【図１１】第４の実施の形態におけるイメージセンサの構造と製造方法を示す図である。
【図１２】第５の実施の形態におけるイメージセンサの構造と製造方法を示す図である。
【図１３】第５の実施の形態におけるイメージセンサの構造と製造方法を示す図である。
【符号の説明】
【００５６】
１：基板，チップ            １０：ピクセルアレイ部
１２：周辺回路部            ２０：上層の多層配線層
２２：下層の多層配線層      １００：溝構造
【図１】
2006269963.tif 000003
【図２】
2006269963.tif 000004
【図３】
2006269963.tif 000005
【図４】
2006269963.tif 000006
【図５】
2006269963.tif 000007
【図６】
2006269963.tif 000008
【図７】
2006269963.tif 000009
【図８】
2006269963.tif 000010
【図９】
2006269963.tif 000011
【図１０】
2006269963.tif 000012
【図１１】
2006269963.tif 000013
【図１２】
2006269963.tif 000014
【図１３】
2006269963.tif 000015