(57)【要約】【課題】  単純な構成を用いて、必要なユニットレジスタに必要なクロック信号のみを供給できるシフトレジスタを提供することを目的とする。  【解決手段】  ユニットレジスタを複数段接続したシフトレジスタを用いており、ユニットレジスタは、フリップフロップ回路と第１スイッチと第２スイッチとを有し、第１クロック信号線は、第１スイッチを介してフリップフロップ回路と電気的に接続され、第２クロック信号線は、第２スイッチを介してフリップフロップ回路と電気的に接続され、フリップフロップ回路からの出力信号によって、第１スイッチのオンオフが制御され、フリップフロップ回路への入力信号によって、第２スイッチのオンオフが制御されることを特徴とする半導体装置。【選択図】  図１
2006012389.tif 000002
【特許請求の範囲】
【請求項１】
ユニットレジスタを複数段接続したシフトレジスタを有し、
前記ユニットレジスタは、フリップフロップ回路と第１スイッチと第２スイッチとを有し、
第１配線は、前記第１スイッチを介して前記フリップフロップ回路と電気的に接続され、
第２配線は、前記第２スイッチを介して前記フリップフロップ回路と電気的に接続され、
前記フリップフロップ回路からの出力信号によって、前記第１スイッチのオンオフが制御され、
前記フリップフロップ回路への入力信号によって、前記第２スイッチのオンオフが制御されることを特徴とする半導体装置。
【請求項２】
ユニットレジスタを複数段接続したシフトレジスタを有し、
前記ユニットレジスタは、フリップフロップ回路と第１スイッチと第２スイッチとを有し、
第１配線は、前記第１スイッチを介して前記フリップフロップ回路と電気的に接続され、
第２配線は、前記第２スイッチを介して前記フリップフロップ回路と電気的に接続され、
前記フリップフロップ回路からの出力信号が有意のレベルの時に、前記第１スイッチがオンし、
前記フリップフロップ回路への入力信号が有意のレベルの時に、前記第２スイッチがオンすることを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記第１スイッチと前記第２スイッチのうち少なくとも１つは、相補型のトランスファーゲートで構成されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか１項において、
前記半導体装置を備えていることを特徴とする表示装置。
【請求項５】
請求項４において、
前記表示装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスタを用いたシフトレジスタ、特に表示装置を制御するためのシフトレジスタに関する。
【背景技術】
【０００２】
有機発光ダイオード（OLED（Organic Light Emitting Diode）、有機ＥＬ素子、エレクトロルミネッセンス（Electro Luminescence：ＥＬ）素子などとも言う）に代表される自発光型の発光素子を用いた表示装置や、液晶表示装置では、画素を駆動するための回路を画素と同一基板上に作成することが行われている。
その回路では、複数配置されている配線や、複数配置されている回路（スイッチなど）などを、順に選択していくような信号を生成する必要があるため、シフトレジスタが用いられることが多い。
【０００３】
シフトレジスタには、通常、クロック信号が供給される。そしてシフトレジスタは、クロック信号に同期して、動作する。しかし、クロック信号は、シフトレジスタを構成するユニットレジスタの全てに供給されるため、クロック信号を供給するための配線の負荷は、大きくなってしまう。その結果、消費電力が大きくなってしまう。
【０００４】
なお、ユニットレジスタとは、シフトレジスタのうち、１段分もしくは数段分の回路のこととする。ユニットレジスタが複数、直列に接続されて、シフトレジスタが構成される。
【０００５】
そこで、データが有意レベル（例えば、正論理の場合はＨ信号）になった段のユニットレジスタにのみクロック信号が選択的に供給される技術が提案されている。（例えば、特許文献１参照）。
【特許文献１】特許第３３２６６９１号公報
【０００６】
図１９に、特許文献１に示されたユニットレジスタの回路図を示す。ディレイ型フリップフロップ回路（ＤＦＦ）への入力信号と出力信号とをＮＯＲ回路１９０３に入力する。その入力信号と出力信号とが両方ともＬ信号の場合、トランスファーゲート（アナログスイッチとも言う）１９０１とトランスファーゲート１９０２を両方同時にオフにして、クロック信号ＣＬＫ１、ＣＬＫ２がＤＦＦへ供給されないようにしている。そして、ＤＦＦへの入力信号と出力信号の少なくともどちらかがＨ信号の場合、トランスファーゲート１９０１とトランスファーゲート１９０２を両方同時にオンにして、クロック信号ＣＬＫ１、ＣＬＫ２がＤＦＦへ供給されるようにしている。
【０００７】
なお、ＤＦＦの詳細な回路図は、図２０に示す。
【０００８】
次に、特許文献１に示された別の回路を図２１に示す。図２１では、トランスファーゲート２１０１とトランスファーゲート２１０２とを各々、一つの極性のトランジスタでのみ構成している。その結果、図１９のようにＮＯＲ回路は必要ない。そして、ＤＦＦへの入力信号と出力信号のどちらかがＬ信号の場合、トランスファーゲート２１０１とトランスファーゲート２１０２を両方同時にオフにして、ＤＦＦへの入力信号と出力信号の少なくともどちらかがＨ信号の場合、トランスファーゲート２１０１とトランスファーゲート２１０２を両方同時にオフにしている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１の場合、トランスファーゲート１９０１、１９０２やトランスファーゲート２１０１、２１０２を両方とも同時にオンにして、クロック信号を両方とも同時に供給を制御している。そのため、クロック信号を供給するための配線の負荷は、大きくなってしまう。その結果、消費電力が大きくなってしまう。
【００１０】
また、図１９では、ＮＯＲ回路１９０３を用いているので、回路が複雑になってしまう。一方、図２１では、ＮＯＲ回路は用いられていない。しかし、この回路の場合、特許文献１に記載されている通り、トランスファーゲート２１０１、２１０２において、しきい値電圧分だけ電圧が低くなってしまう。そのため、ＤＦＦに供給されるクロック信号の振幅が小さくなってしまう。その結果、オフすべきトランジスタがオフしなくなるため、誤動作の原因となる。また、オフしないトランジスタにおいて電流が流れ続けるため、消費電力も増大してしまう。
【００１１】
本発明はこのような問題点に鑑み、単純な構成を用いて、必要なユニットレジスタに必要なクロック信号のみを供給できるシフトレジスタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、第１クロック信号と第２クロック信号のフリップフロップ回路への供給を同時に制御するのではなく、第１クロック信号と第２クロック信号とを個別に制御することにより、上記目的を達成するものである。
【００１３】
つまり、あるユニットレジスタにおいて、第１クロック信号のみを供給すればよい場合は、第１クロック信号のみを供給し、第２クロック信号のみを供給すればよい場合は、第２クロック信号のみを供給し、両信号とも必要な場合は、両信号とも供給し、両信号とも必要ない場合は、両信号とも供給しないようにする。
【００１４】
このような動作を、ユニットレジスタへの入力信号と、ユニットレジスタからの出力信号とを用いて、制御する。
【００１５】
本発明は、ユニットレジスタを複数段接続したシフトレジスタを有する半導体装置である。
ユニットレジスタは、フリップフロップ回路と第１スイッチと第２スイッチとを有し、
第１配線は、第１スイッチを介してフリップフロップ回路と電気的に接続されている。
第２配線は、第２スイッチを介してフリップフロップ回路と電気的に接続されている。
フリップフロップ回路への入力信号によって、第１スイッチのオンオフが制御されている。
フリップフロップ回路からの出力信号によって、第２スイッチのオンオフが制御される。
【００１６】
本発明は、ユニットレジスタを複数段接続したシフトレジスタを有する半導体装置である。
ユニットレジスタは、フリップフロップ回路と第１スイッチと第２スイッチとを有し、
第１配線は、第１スイッチを介してフリップフロップ回路と電気的に接続されている。
第２配線は、第２スイッチを介してフリップフロップ回路と電気的に接続されている。
フリップフロップ回路への入力信号が有意のレベルの時に、第１スイッチがオンし、
フリップフロップ回路からの出力信号が有意のレベルの時に、第２スイッチがオンする。
【００１７】
本発明は、第１スイッチもしくは第２スイッチは、相補型のトランスファーゲートで構成されている。
【００１８】
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに配置することが出来る。
【００１９】
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、別の素子やスイッチなど）が配置されていてもよい。
【発明の効果】
【００２０】
このように、本発明では、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とは、別々に制御される。したがって、どちらか一方のクロック信号は供給しなくてもいい場合は、そのクロック信号の供給を止めるように動作させることが可能となる。その結果、第１クロック信号ＣＬＫ１や第２クロック信号ＣＬＫ２を供給する配線の負荷は軽くなる。クロック信号線の負荷が軽くなった結果、（ａ）クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる、（ｂ）  シフトレジスタなどのトランジスタが形成されている基板にクロック信号を供給するＩＣ（以後、外付けＩＣと呼ぶことにする。）の消費電力が低くなる、（ｃ）クロック信号を供給する外付けＩＣの電流供給能力が少なくてすむので、外付けＩＣを小型化及び低コスト化できる、などが実現できる。
【００２１】
また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることが出来る。その結果、１枚のマザーガラスから、より多くのパネルを製造することが出来るようになり、所謂、面取り数が多くなる。その結果、パネル１枚当たりのコストが下がり、低価格化することが可能となる。
【００２２】
また、しきい値電圧分だけ電圧が低くなってしまい、フリップフロップ回路１１０に供給されるクロック信号の振幅が小さくなってしまい、オフすべきトランジスタがオフしなくなるため、誤動作してしまう、というようなことは生じない。
【００２３】
このように、本発明を用いることにより、低コスト化、小型化が実現でき、回路もより正常に動作しやすくなる。
【発明を実施するための最良の形態】
【００２４】
（実施の形態１）
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２５】
図１に、シフトレジスタの１段分の構成例を示す。ここで、１段分もしくは数段分のシフトレジスタをユニットレジスタと呼ぶことにする。ユニットレジスタは、スイッチ１０１、１０２、トランジスタ１０３，１０４、インバータ１０５，１０６、フリップフロップ回路１１０によって構成される。スイッチ１０１の一方のゲート電極は、トランジスタ１０３のゲート電極及びインバータ１０５の入力側と接続され、もう一方は、インバータ１０５の出力側と接続されている。スイッチ１０１のソース領域又はドレイン領域の一方には第１クロック信号ＣＬＫ１が供給され、他方にはトランジスタ１０３のソース領域又はドレイン領域、及び配線ＣＬＫ１＿Ｄが接続されている。スイッチ１０２の一方のゲート電極は、トランジスタ１０４のゲート電極及びインバータ１０６の出力側と接続され、もう一方は、インバータ１０６の入力側と接続され、入力信号ＩＮが供給される。スイッチ１０２のソース領域又はドレイン領域の一方には第２クロック信号ＣＬＫ２が供給され、他方にはトランジスタ１０４のソース領域又はドレイン領域、及び配線ＣＬＫ２＿Ｄが接続されている。トランジスタ１０３のソース領域又はドレイン領域のうち、スイッチ１０１のソース領域又はドレイン領域と接続されていない側には高電位側電源（Ｖｄｄ）が接続されている。トランジスタ１０４のソース領域又はドレイン領域のうち、スイッチ１０２のソース領域又はドレイン領域と接続されていない側には低電位側電源（Ｖｓｓ）が接続されている。
【００２６】
フリップフロップ回路への２つのクロック信号の供給を、スイッチ１０１、１０２を用いて制御する。第１クロック信号ＣＬＫ１は、スイッチ１０１によって、フリップフロップ回路１１０への供給を制御される。スイッチ１０１は、フリップフロップ回路１１０からの出力信号を用いて制御される。第２クロック信号ＣＬＫ２は、スイッチ１０２によって、フリップフロップ回路１１０への供給を制御される。スイッチ１０２は、フリップフロップ回路１１０への入力信号を用いて制御される。
【００２７】
このように、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とは、別々に制御される。したがって、どちらか一方のクロック信号は供給しなくてもいい場合は、そのクロック信号の供給を止めるように動作させることが可能となる。その結果、第１クロック信号ＣＬＫ１や第２クロック信号ＣＬＫ２を供給する配線の負荷は軽くなる。クロック信号線の負荷が軽くなった結果、（ａ）クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる、（ｂ）シフトレジスタが形成されている基板にクロック信号を供給する外付けＩＣの消費電力が低くなる、（ｃ）クロック信号を供給する外付けＩＣの電流供給能力が少なくてすむので、外付けＩＣを小型化及び低コスト化できる、などが実現できる。
【００２８】
なお、シフトレジスタなどのトランジスタが形成されている基板と、外付けＩＣは、基板上に配置され、ＣＯＧ（Chip On glass）で接続されている場合もあるし、ＴＡＢ（Tape Automated Bonding）やプリント基板を用いて接続されている場合もある。ただし、これに限定されない。また、クロック信号を供給する回路が、シフトレジスタと同じ基板上に作られていることもある。
【００２９】
次に、フリップフロップ回路１１０の内部の回路構成例を示したものを図２に示す。クロックトインバータ２０１と、ループ部分のインバータ２０３、クロックトインバータ２０２とで構成される。クロックトインバータ２０１のクロック入力部については、Ｐチャネル型トランジスタＴ１には第１クロック信号ＣＬＫ１が接続され、Ｎチャネル型トランジスタＴ４には第２クロック信号ＣＬＫ２が接続される。クロックトインバータ２０２のクロック入力部については、Ｎチャネル型トランジスタＴ８には第１クロック信号ＣＬＫ１が接続され、Ｐチャネル型トランジスタＴ５には第２クロック信号ＣＬＫ２が接続される。なお、フリップフロップ回路は図２の構成に限定されない。
【００３０】
このようなユニットレジスタが複数段接続されて、シフトレジスタ全体が構成される。全体図を図３に示す。各ユニットレジスタの第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２とは、クロック信号ＣＬＯＣＫとクロックバー信号ＣＬＯＣＫＢとに接続される。ただし、クロック信号ＣＬＯＣＫとクロックバー信号ＣＬＯＣＫＢとには、互い違いに接続される。これにより、信号をシフトさせることが出来る。
【００３１】
そして、各ユニットレジスタの出力信号を用いて、複数配置されている配線や、複数配置されている回路（スイッチなど）などを、順次選択されていくような信号を生成することが出来る。
【００３２】
次に、動作を述べる。シフトレジスタ全体ではなく、１段分であるユニットレジスタの動作について説明する。第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２と、入力信号ＩＮと出力信号ＯＵＴの波形を図４に示す。図４に示したように、各々の動作状態によって、５つの動作領域に分けて説明することとする。
【００３３】
まず、動作１の場合を図５に示す。入力信号ＩＮと出力信号ＯＵＴも、図４に示すように、Ｌ信号（ロー信号、低い電圧、２進数での０、などに相当し、正論理の場合は非有意レベル）になっている。したがって、スイッチ１０１もスイッチ１０２もオフしており、クロック信号は回路中には供給されない。したがって、クロック信号線の負荷が軽くなる。ただし、クロックトインバータ２０１からは何も出力されず（フローティング状態）、ループ部分のインバータ２０３、クロックトインバータ２０２とでデータを保持しておく必要がある。そのためには、トランジスタＴ９、Ｔ１０をオンにして、配線ＣＬＫ１＿Ｄ、ＣＬＫ２＿Ｄがフローティングにならないようにしておく必要がある。その結果、トランジスタＴ１、Ｔ４はオフ状態になり、トランジスタＴ５、Ｔ８はオン状態になっている。なお、図５において、ばつ印がかかれたトランジスタはオフ状態にあるものとする。また、各端子上において、ＨはＨ信号、ＬはＬ信号、？はＨとＬのどちらでもよいものとする。
【００３４】
次に、動作２の場合を図６に示す。入力信号ＩＮは、Ｈ信号（ハイ信号、高い電圧、２進数での１、などに相当し、正論理の場合は有意レベル）となる。すると、スイッチ１０２がオンになり、第２クロック信号ＣＬＫ２が回路に供給される。しかし、スイッチ１０１はオフのままなので、第１クロック信号ＣＬＫ１は回路に供給されないままである。よって、第１クロック信号ＣＬＫ１を供給する信号線の負荷は軽いままである。
【００３５】
そして、トランジスタＴ１０はオフ状態にあり、第２クロック信号ＣＬＫ２が回路に供給されるが、このときの第２クロック信号ＣＬＫ２は、Ｌ信号である。そのため、トランジスタＴ４はオフ状態のままであり、トランジスタＴ５はオン状態のままである。したがって、クロックトインバータ２０１からは何も出力されず（フローティング状態）、ループ部分のインバータ２０３、クロックトインバータ２０２とでデータを保持し続けている。
【００３６】
次に、動作３の場合を図７に示す。第１クロック信号ＣＬＫ１はＬ信号となり、第２クロック信号ＣＬＫ２はＨ信号となる。すると、トランジスタＴ４はオン状態となり、トランジスタＴ５はオフ状態となる。一方、入力信号ＩＮは、Ｈ信号であるので、トランジスタＴ３はオン状態となる。その結果、クロックトインバータ２０１からはＬ信号が出力される。すると、インバータ２０３にＬ信号が入力されて、Ｈ信号が出力される。その結果、スイッチ１０１がオンし、トランジスタＴ９がオフ状態となって、第１クロック信号ＣＬＫ１が回路へ供給されるようになる。そして、トランジスタＴ１はオン状態となり、トランジスタＴ８はオフ状態となる。
【００３７】
次に、動作４の場合を図８に示す。第１クロック信号ＣＬＫ１はＨ信号となり、第２クロック信号ＣＬＫ２はＬ信号となる。すると、スイッチ１０２はオフされるため、第２クロック信号ＣＬＫ２は回路に供給されなくなる。よって、第２クロック信号ＣＬＫ２を供給する信号線の負荷は軽くなる。そして、トランジスタＴ１０はオンするため、配線ＣＬＫ２＿ＤはＬ信号となり、トランジスタＴ４がオフし、トランジスタＴ５がオン状態となる。一方、第１クロック信号ＣＬＫ１は回路に供給されるため、トランジスタＴ１はオフ状態となり、トランジスタＴ８はオン状態となる。したがって、クロックトインバータ２０１からは何も出力されず（フローティング状態）、ループ部分のインバータ２０３、クロックトインバータ２０２とでデータを保持し続ける。
【００３８】
次に、動作５の場合を図９に示す。第１クロック信号ＣＬＫ１はＬ信号となり、第２クロック信号ＣＬＫ２はＨ信号となる。この時点では、スイッチ１０１はオン状態にあるので、第１クロック信号ＣＬＫ１は回路へ供給される。そのため、トランジスタＴ１はオン状態となり、トランジスタＴ８はオフ状態となる。一方、入力信号ＩＮは、Ｌ信号であるので、トランジスタＴ２はオン状態となる。その結果、クロックトインバータ２０１からはＨ信号が出力される。すると、図９に示すように、インバータ２０３にＨ信号が入力されて、出力信号ＯＵＴへＬ信号が出力される。
【００３９】
その結果、図１０に示すように、スイッチ１０１がオフし、トランジスタＴ９がオン状態となって、配線ＣＬＫ１＿ＤはＨ信号となり、トランジスタＴ１がオフし、トランジスタＴ８がオン状態となる。したがって、クロックトインバータ２０１からは何も出力されず（フローティング状態）、ループ部分のインバータ２０３、クロックトインバータ２０２とでデータを保持し続ける。このようにして、スイッチ１０１はオフされるため、第１クロック信号ＣＬＫ１は回路に供給されなくなる。よって、第１クロック信号ＣＬＫ１を供給する信号線の負荷は軽くなる。
【００４０】
以上のようにして、ユニットレジスタは動作するようになる。ユニットレジスタが複数段接続されて、シフトレジスタ全体が構成されるため、シフトレジスタ全体の動作の説明は省略する。
【００４１】
なお、同様の動作をする回路であれば、接続構成を変更しても同様に実現できる。
【００４２】
例えば、接続構成を変えた場合について、図１１、図１２に示す。図１１のユニットレジスタは、スイッチ１１０１，１１０３、インバータ１１０２，１１０４、トランジスタＴ９、Ｔ１０、フリップフロップ回路２１０から構成される。スイッチ１１０１の一方のゲート電極は、トランジスタＴ９及びインバータ１１０２の出力側と接続され、他方のゲート電極は、インバータ１１０２の入力側と接続され、フリップフロップ回路２１０からの入力信号ＣＴＲ＿Ｄ￣２が供給されている。スイッチ１１０１のソース領域又はドレイン領域は、一方に第１クロック信号ＣＬＫ１が供給され、もう一方は、トランジスタＴ９のソース領域又はドレイン領域、及び配線ＣＬＫ１＿Ｄ￣２と接続されている。トランジスタＴ９のソース領域又はドレイン領域のうち、配線ＣＬＫ１＿Ｄ￣２と接続されてない方は、高電位側電源（Ｖｄｄ）と接続されている。また、スイッチ１１０３の一方のゲート電極は、トランジスタＴ１０及びインバータ１１０４の出力側と接続され、他方のゲート電極には、入力信号ＩＮが供給され、インバータ１１０４の入力側と接続されている。スイッチ１１０３のソース領域又はドレイン領域は、一方に第２クロック信号ＣＬＫ２が供給され、もう一方は、トランジスタＴ１０のソース領域又はドレイン領域、及び配線ＣＬＫ２＿Ｄ￣２と接続されている。トランジスタＴ１０のソース領域又はドレイン領域のうち、配線ＣＬＫ２＿Ｄ￣２と接続されていない方は、低電位側電源（Ｖｓｓ）と接続されている。
【００４３】
図１２は、フリップフロップ回路２１０の内部の構成例を示す。クロックトインバータ１２０１、１２０２とループ部分のインバータ１２０３とで構成される。クロックトインバータ１２０１には、配線ＣＬＫ１＿Ｄ￣２及び配線ＣＬＫ２＿Ｄ￣２から第１及び第２のクロック信号が入力される。クロックトインバータ１２０２にも、配線ＣＬＫ１＿Ｄ￣２及び配線ＣＬＫ２＿Ｄ￣２からそれぞれ第１及び第２のクロック信号が入力される。ループ部分のインバータ１２０３の入力側は、クロックトインバータ１２０１、１２０２の出力側と接続され、インバータ１２０３の出力側は、クロックトインバータ１２０２の入力側と接続され、出力信号ＯＵＴ＿Ｄ￣２が出力される。なお、フリップフロップ回路は図１２の構成に限定されない。
【００４４】
図１２に示すように、インバータ１２０３への入力信号ＣＴＲ＿Ｄ￣２を用いて、図１１におけるスイッチ１１０１を制御する。この場合、図１と比較すると、スイッチ１１０１を制御する信号が反転している。したがって、それにあわせて、トランジスタＴ９への接続関係なども変更し、インバータ１１０２を介して、接続している。
【００４５】
また、図１や図１１などにおいて、トランジスタＴ９やトランジスタＴ１０のオンオフを入力信号ＩＮや出力信号ＯＵＴなどを用いてオンオフしているが、これに限定されない。配線ＣＬＫ１＿Ｄや配線ＣＬＫ２＿Ｄなどがフローティング状態になることを防ぐことが出来ればよい。
【００４６】
図１３に図１、図１１と異なる構成例を示す。図１３のユニットレジスタは、スイッチ１３０１，１３０２、インバータ１３０３，１３０４、トランジスタＴ１１、Ｔ１２、フリップフロップ回路１１０から構成される。スイッチ１３０１の一方のゲート電極は、インバータ１３０３の出力側と接続され、もう一方は、インバータ１３０３の入力側と接続され、フリップフロップ回路１１０からの出力信号ＯＵＴ＿Ｄが供給されている。スイッチ１３０１のソース領域又はドレイン領域の一方には第１クロック信号ＣＬＫ１が供給され、他方にはトランジスタＴ１１のソース領域又はドレイン領域、及び配線ＣＬＫ１＿Ｄが接続されている。スイッチ１３０２の一方のゲート電極は、インバータ１３０４の出力側と接続され、もう一方は、インバータ１３０４の入力側と接続され、入力信号ＩＮが供給される。スイッチ１３０２のソース領域又はドレイン領域の一方には第２クロック信号ＣＬＫ２が供給され、他方にはトランジスタＴ１２のソース領域又はドレイン領域、及び配線ＣＬＫ２＿Ｄが接続されている。トランジスタＴ１１のソース領域又はドレイン領域のうち、スイッチ１３０１のソース領域又はドレイン領域と接続されていない側には高電位側電源（Ｖｄｄ）、及びトランジスタＴ１２のゲート電極が接続されている。トランジスタＴ１２のソース領域又はドレイン領域のうち、スイッチ１３０２のソース領域又はドレイン領域と接続されていない側には低電位側電源（Ｖｓｓ）、及びトランジスタＴ１１のゲート電極が接続されている。
【００４７】
配線ＣＬＫ１＿Ｄや配線ＣＬＫ２＿Ｄなどがフローティング状態になることを防ぐために、図１３に示すように、常にオン状態となるトランジスタＴ１１、Ｔ１２を配置してもよいし、図１４に示すように、配線ＣＬＫ１＿Ｄや配線ＣＬＫ２＿Ｄと、高電位側電源（Ｖｄｄ）や低電位側電源（Ｖｓｓ）との間に、抵抗Ｒ１、Ｒ２を配置してもよい。
【００４８】
なお、図１または図３では、クロック信号線が２本あるが、これに限定されない。１つのクロック信号から、インバータを用いて、反転信号を生成してもよい。図１５では、第１クロック信号ＣＬＫ１はそのままユニットレジスタに供給される。一方、第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１がインバータ１５０１に入力されて、インバータ１５０１から出力された信号を用いている。よって、第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１からインバータ１５０１を介して、ユニットレジスタに供給される。
【００４９】
このようにすることにより、クロック信号線の本数を減らすことが出来る。クロック信号線の本数を減らすことにより、シフトレジスタなどのトランジスタが形成されている基板に信号を供給する外付けＩＣの構成が簡単になる。また、外付けＩＣから、トランジスタが形成されている基板へ入力される信号の数が減るため、外付けＩＣと基板との接続数が減る。接続数が減ると、接続部の不具合（接触不良など）が起きる可能性が小さくなるため、信頼性が向上する。
【００５０】
なお、本実施の形態では、正論理の時に動作するように構成されているが、これに限定されない。負論理の時に動作させるためには、適宜、構成を変更すればよい。同業者であれば、容易に変更可能であろう。
【００５１】
なお、図２などでは、フリップフロップ回路として、ディレイ型フリップフロップ回路（ＤＦＦ）を用いた場合について述べたが、これに限定されない。様々なタイプのフリップフロップ回路を用いてもよい。例えば、ＲＳ型やＪＫ型やＴ型などのフリップフロップ回路を用いてもよい。
【００５２】
なお、図１などのスイッチ１０１、１０２は、ＣＭＯＳ構成のトランジスタで記載しているが、これに限定されない。電気的スイッチでも機械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート及びソース間の電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
【００５３】
（実施の形態２）
以下、図本実施の形態では、表示装置、および、信号線駆動回路やゲート線駆動回路などの構成とその動作について、説明する。信号線駆動回路やゲート線駆動回路などの一部に、本発明の回路を適用することができる。
【００５４】
表示装置は、図１６に示すように、画素配列１６０１、ゲート線駆動回路１６０２、信号線駆動回路１６１０を有している。ゲート線駆動回路１６０２は、画素配列１６０１に選択信号を順次出力する。ゲート線駆動回路１６０２は、シフトレジスタ１６２１やバッファ回路１６２２などから構成されている。
【００５５】
ここで、シフトレジスタ１６２１に対して、実施の形態１で述べた回路、例えば、図１〜図３、図１１〜図１５で示した回路が適用されるため、クロック信号を供給する配線の負荷が軽くなって、クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる。また、消費電力を低減させることが可能となる。また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることが出来る。また、シフトレジスタなどのトランジスタが形成されている基板にクロック信号を供給する外付けＩＣの消費電力が低くなり、クロック信号を供給する外付けＩＣの電流供給能力が少なくてすむので、外付けＩＣを小型化及び低コスト化できる。
【００５６】
このほかにも、ゲート線駆動回路１６０２は、レベルシフタ回路やパルス幅制御回路などが配置されていてもよい。シフトレジスタ１６２１では、順次選択していくようなパルスを出力し、ここに、実施の形態１で述べた回路、例えば、図１〜図３、図１１〜図１５で示した回路を適用することが出来る。信号線駆動回路１６１０は、画素配列１６０１にビデオ信号を順次出力する。シフトレジスタ１６０３では、順次選択していくようなパルスを出力し、ここに本発明を適用することが出来る。画素配列１６０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路１６１０から画素配列１６０１へ入力するビデオ信号は、電流である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路１６１０から入力されるビデオ信号（電流）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子（エレクトロルミネッセンス（Electro Luminescence:EL）；有機発光ダイオード（OLED（Organic Light Emitting Diode）、有機ＥＬ素子などとも言う）やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子や液晶などがあげられる。
【００５７】
なお、ゲート線駆動回路１６０２や信号線駆動回路１６１０は、複数配置されていてもよい。
【００５８】
信号線駆動回路１６１０は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ１６０３、第１ラッチ回路（ＬＡＴ１）１６０４、第２ラッチ回路（ＬＡＴ２）１６０５、デジタル・アナログ変換回路１６０６に分けられる。デジタル・アナログ変換回路１６０６には、電圧を電流に変換する機能も、ガンマ補正を行う機能も有していてもよい。つまり、デジタル・アナログ変換回路１６０６には、画素に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有していてもよい。
【００５９】
なお、画素の構成によっては、ビデオ信号用のデジタル電圧信号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。その場合は、デジタル・アナログ変換回路１６０６は、デジタル・アナログ変換機能ではなく、電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する回路、すなわち、電流源回路を有している。
【００６０】
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有している。
【００６１】
そこで、信号線駆動回路１６１０の動作を簡単に説明する。シフトレジスタ１６０３は、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【００６２】
ここで、シフトレジスタ１６０３に本発明が適用されるため、クロック信号を供給する配線の負荷が軽くなって、クロック信号の波形なまりが抑えられて、回路が正常に動作しやすくなる。また、消費電力を低減させることが可能となる。また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることが出来る。また、シフトレジスタなどのトランジスタが形成されている基板にクロック信号を供給する外付けＩＣの消費電力が低くなり、クロック信号を供給する外付けＩＣの電流供給能力が少なくてすむので、外付けＩＣを小型化及び低コスト化できる。
【００６３】
シフトレジスタ１６０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）１６０４に入力される。第１ラッチ回路（ＬＡＴ１）１６０４には、ビデオ信号線１６０８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路１６０６を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。
【００６４】
ただし、第１ラッチ回路１６０４や第２ラッチ回路１６０５が、アナログ値を保存できる回路である場合は、デジタル・アナログ変換回路１６０６は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列１６０１に出力するデータが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路１６０６は省略できる場合が多い。
【００６５】
第１ラッチ回路（ＬＡＴ１）１６０４において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線１６０９よりラッチパルス（Latch Pulse）が入力され、第１ラッチ回路（ＬＡＴ１）１６０４に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）１６０５に転送される。その後、第２ラッチ回路（ＬＡＴ２）１６０５に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変換回路１６０６へと入力される。そして、デジタル・アナログ変換回路１６０６から出力される信号は、画素配列１６０１へ入力される。
【００６６】
第２ラッチ回路（ＬＡＴ２）１６０５に保持されたビデオ信号がデジタル・アナログ変換回路１６０６に入力され、そして、画素配列１６０１に入力されている間、シフトレジスタ１６０３においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
【００６７】
なお、デジタル・アナログ変換回路１６０６が有している電流源回路が、設定動作と出力動作とを行うような回路である場合、つまり、別の電流源回路から電流を入力して、トランジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回路１６１４が配置されている。
【００６８】
なお、信号線駆動回路やその一部（電流源回路や増幅回路など）は、画素配列１６０１と同一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。
【００６９】
なお、信号線駆動回路やゲート線駆動回路などの構成は、図１６に限定されない。
【００７０】
例えば、第１ラッチ回路１６０４や第２ラッチ回路１６０５が、アナログ値を保存できる回路である場合、図１７に示すように、リファレンス用電流源回路１６１４から第１ラッチ回路（ＬＡＴ１）１６０４に、ビデオ信号（アナログ電流）が入力されることもある。また、図１７において、第２ラッチ回路１６０５が存在しない場合もある。そのような場合は、第１ラッチ回路１６０４に、より多くの電流源回路が配置されている場合が多い。あるいは、シフトレジスタとサンプリングスイッチ等によって構成されていてもよい。この場合、点順次駆動を行うことになる。
【００７１】
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、図１６や１７で示したような回路が、全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、図１６や１７における回路の一部が、ある基板に形成されており、図１６や１７における回路の別の一部が、別の基板に形成されていてもよい。つまり、図１６や１７における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図１６や１７において、画素配列１６０１とゲート線駆動回路１６０２とは、ガラス基板上にＴＦＴを用いて形成し、信号線駆動回路１６１０（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Chip On Glass）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Tape Automated Bonding）やプリント基板を用いてガラス基板と接続してもよい。
【００７２】
なお、本実施の形態では、表示装置に適用した場合について述べたが、これに限定されない。順次選択していくような信号を出力する回路が必要な場合は、本発明を適用することが出来る。したがって、メモリのような記憶装置にも適用できる。たとえば、マスクＲＯＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリのような不揮発性メモリにも適用できる。また、光電変換素子を備えたようなイメージセンサにも適用できる。方式としては、ＣＭＯＳ型センサ、ＣＣＤ型センサなど様々な方式のイメージセンサに適用することが出来る。
【００７３】
なお、本実施の形態で説明した内容は、実施の形態１で説明した内容を利用したものに相当する。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
【００７４】
（実施の形態３）
本実施の形態では、実施の形態１で示したシフトレジスタを有する表示パネルの構成について図２２（ａ）、（ｂ）を用いて説明する。
【００７５】
なお、図２２（ａ）は、表示パネルを示す上面図、図２２（ｂ）は図２２（ａ）をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路２００１、画素部２００２、走査線駆動回路２００６を有する。また、封止基板２００４、シール材２００５を有し、シール材２００５で囲まれた内側は、空間２００７になっている。本発明のシフトレジスタは、信号線駆動回路２００１及び走査線駆動回路２００６に備えられている。
【００７６】
なお、配線２００８は、走査線駆動回路２００６及び信号線駆動回路２００１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）２００９からビデオ信号、クロック信号、スタート信号等を受け取る。ＦＰＣ２００９と表示パネルとの接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）２０１９がＣＯＧ（Chip On Glass）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【００７７】
次に、断面構造について図２２（ｂ）を用いて説明する。基板２０１０上には画素部２００２とその周辺駆動回路（走査線駆動回路２００６及び信号線駆動回路２００１）が形成されているが、ここでは、信号線駆動回路２００１と、画素部２００２が示されている。
【００７８】
なお、信号線駆動回路２００１にはＰチャネル型ＴＦＴ２０２０とＮチャネル型ＴＦＴ２０２１とでＣＭＯＳを構成してもよい。なお、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。
【００７９】
また、画素部２００２はスイッチング用ＴＦＴ２０１１と、駆動用ＴＦＴ２０１２とを含む画素を構成する複数の回路を有している。なお、駆動用ＴＦＴ２０１２のソース電極又はドレイン電極は第１の電極２０１３と接続されている。また、第１の電極２０１３の端部を覆って絶縁物２０１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
【００８０】
後に形成する電極や有機化合物を含む発光層のカバレッジを良好なものとするため、絶縁物２０１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物２０１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物２０１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物２０１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【００８１】
第１の電極２０１３上には、有機化合物を含む層（電界発光層）２０１６、および第２の電極２０１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極２０１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれる。
【００８２】
また、有機化合物を含む層２０１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層２０１６には、元素周期律第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層２０１６に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
【００８３】
さらに、有機化合物を含む層２０１６上に形成される第２の電極（陰極）２０１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ2、またはＣａＮ）を用いればよい。なお、電界発光層２０１６で生じた光が第２の電極２０１７を透過させる場合には、第２の電極（陰極）２０１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
【００８４】
さらにシール材２００５で封止基板２００４を基板２０１０と貼り合わせることにより、基板２０１０、封止基板２００４、およびシール材２００５で囲まれた空間２００７に発光素子２０１８が備えられた構造になっている。なお、空間２００７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材２００５で充填される構成も含むものとする。
【００８５】
なお、シール材２００５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板２００４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【００８６】
以上のようにして、本発明のシフトレジスタを有する表示パネルを得ることができる。
【００８７】
図２２に示す表示パネルの信号線駆動回路２００１、走査線駆動回路２００６に備えられたシフトレジスタに本発明が適用されるため、クロック信号の波形なまりが抑制され、回路が正常に動作しやすくなる。また、消費電力を低減させることが可能となる。また、シンプルな構成であるため、回路のレイアウト面積も小さくなり、狭額縁化させることができる。
【００８８】
なお、表示パネルの構成としては、図２２（ａ）に示したように信号線駆動回路２００１、画素部２００２、及び走査線駆動回路２００６を一体形成した構成に限られず、信号線駆動回路２００１に相当する図２３に示す信号線駆動回路４２０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。なお、図２３の基板４２００、画素部４２０２、走査線駆動回路４２０３、ＦＰＣ４２０５、ＩＣチップ４２０６、封止基板４２０８、シール材４２０９は図２２（ａ）の基板２０１０、画素部２００２、走査線駆動回路２００６、ＦＰＣ２００９、ＩＣチップ２０１９、封止基板２００４、シール材２００５に相当する。
【００８９】
つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩＣチップに形成する。その信号線駆動回路に本発明のシフトレジスタを備えることにより、画素部が正常に動作しやすくなり、低消費電力化を図ることができる。また、ＩＣチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。
【００９０】
（実施の形態４）
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disk（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１８に示す。
【００９１】
図１８（Ａ）は発光装置であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明は表示部１３００３を構成する半導体装置に用いることができる。また本発明により、図１８（Ａ）に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、コンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００９２】
本発明を用いることにより、発光装置が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【００９３】
図１８（Ｂ）はデジタルスチルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明は、表示部１３１０２を構成する半導体装置に用いることができる。また本発明により、図１８（Ｂ）に示すデジタルスチルカメラが完成される。
【００９４】
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【００９５】
図１８（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。本発明は、表示部１３２０３を構成する半導体装置に用いることができる。また本発明により、図１８（Ｃ）に示す発光装置が完成される。
【００９６】
本発明を用いることにより、発光装置が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【００９７】
図１８（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。本発明は、表示部１３３０２を構成する半導体装置に用いることができる。また本発明により、図１８（Ｄ）に示すモバイルコンピュータが完成される。
【００９８】
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【００９９】
図１８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読み込み部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ１３４０３、１３４０４を構成する半導体装置に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１８（Ｅ）に示すＤＶＤ再生装置が完成される。
【０１００】
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【０１０１】
図１８（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３を含む。本発明は、表示部１３５０２を構成する半導体装置に用いることができる。また本発明により、図１８（Ｆ）に示すゴーグル型ディスプレイが完成される。
【０１０２】
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【０１０３】
図１８（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９、接眼部１３６１０等を含む。本発明は、表示部１３６０２を構成する半導体装置に用いることができる。また本発明により、図１８（Ｇ）に示すビデオカメラが完成される。
【０１０４】
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【０１０５】
図１８（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。本発明は、表示部１３７０３を構成する半導体装置に用いることができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図１８（Ｈ）に示す携帯電話が完成される。
【０１０６】
本発明を用いることにより、表示部が正常に動作しやすくなり、消費電力が小さくなり、装置の小型化及び低コスト化できる、などが実現できる。
【０１０７】
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１０８】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１０９】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１１０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施の形態の電子機器は、実施の形態１〜２に示したいずれの構成の半導体装置を用いても良い。
【図面の簡単な説明】
【０１１１】
【図１】本発明の半導体装置の構成を説明する図。
【図２】本発明の半導体装置の構成を説明する図。
【図３】本発明の半導体装置の構成を説明する図。
【図４】本発明の半導体装置の信号タイミングを説明する図。
【図５】本発明の半導体装置の動作を説明する図。
【図６】本発明の半導体装置の動作を説明する図。
【図７】本発明の半導体装置の動作を説明する図。
【図８】本発明の半導体装置の動作を説明する図。
【図９】本発明の半導体装置の動作を説明する図。
【図１０】本発明の半導体装置の動作を説明する図。
【図１１】本発明の半導体装置の構成を説明する図。
【図１２】本発明の半導体装置の構成を説明する図。
【図１３】本発明の半導体装置の構成を説明する図。
【図１４】本発明の半導体装置の構成を説明する図。
【図１５】本発明の半導体装置の構成を説明する図。
【図１６】本発明が適用される表示装置の構成を説明する図。
【図１７】本発明が適用される表示装置の構成を説明する図。
【図１８】本発明が適用される電子機器の図。
【図１９】従来の半導体装置の構成を説明する図。
【図２０】従来の半導体装置の構成を説明する図。
【図２１】従来の半導体装置の構成を説明する図。
【図２２】本発明が適用される表示パネルの構成を説明する図。
【図２３】本発明が適用される表示パネルの構成を説明する図。
【符号の説明】
【０１１２】
１０１  スイッチ１０２  スイッチ
１０３  トランジスタ
１０４  トランジスタ
１０５  インバータ
１０６  インバータ
１１０  フリップフロップ回路
２０１  クロックトインバータ
２０２  クロックトインバータ
２０３  インバータ
２１０  フリップフロップ回路
【図１】
2006012389.tif 000003
【図２】
2006012389.tif 000004
【図３】
2006012389.tif 000005
【図４】
2006012389.tif 000006
【図５】
2006012389.tif 000007
【図６】
2006012389.tif 000008
【図７】
2006012389.tif 000009
【図８】
2006012389.tif 000010
【図９】
2006012389.tif 000011
【図１０】
2006012389.tif 000012
【図１１】
2006012389.tif 000013
【図１２】
2006012389.tif 000014
【図１３】
2006012389.tif 000015
【図１４】
2006012389.tif 000016
【図１５】
2006012389.tif 000017
【図１６】
2006012389.tif 000018
【図１７】
2006012389.tif 000019
【図１８】
2006012389.tif 000020
【図１９】
2006012389.tif 000021
【図２０】
2006012389.tif 000022
【図２１】
2006012389.tif 000023
【図２２】
2006012389.tif 000024
【図２３】
2006012389.tif 000025