(57)【要約】【課題】  経路間デバイスでの遅延の変化の影響を受けずに正常な信号処理を行う。【解決手段】  クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して信号処理を施す信号処理回路と、前記クロックを位相調整する位相調整回路と、前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、を有することを特徴とする。【選択図】  図１
2006004312.tif 000002
【特許請求の範囲】
【請求項１】
クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して信号処理を施す信号処理回路と、
前記クロックを位相調整する位相調整回路と、
前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、
を有することを特徴とする信号処理装置。
【請求項２】
クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して信号処理を施す信号処理回路と、
前記入力信号を位相調整する位相調整回路と、
前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、
を有することを特徴とする信号処理装置。
【請求項３】
前記位相調整回路は、位相調整すべき信号を遅延させて異なる遅延時間を有する複数の遅延信号を生成するディレイチェーン部と、前記クロックに同期した少なくとも２つの遅延信号を検出する同期検出部と、前記制御手段での決定に応じて前記ディレイチェーン部から所定の遅延信号を選択して出力する遅延信号選択部と、を有し、
前記制御手段は、検出された前記エラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、前記位相調整回路で位相調整すべき量として決定する、
ことを特徴とする請求項１または請求項２に記載の信号処理装置。
【請求項４】
前記信号処理回路と前記位相調整回路と前記制御手段との各部がディジタル回路で構成されている、
ことを特徴とする請求項１乃至請求項３のいずれかに記載の信号処理装置。
【請求項５】
クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して画像形成に関わる信号処理を施す信号処理回路と、
前記クロックを位相調整する位相調整回路と、
前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、
を有することを特徴とする画像形成装置。
【請求項６】
クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して画像形成に関わる信号処理を施す信号処理回路と、
前記入力信号を位相調整する位相調整回路と、
前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、
を有することを特徴とする画像形成装置。
【請求項７】
前記位相調整回路は、位相調整すべき信号を遅延させて異なる遅延時間を有する複数の遅延信号を生成するディレイチェーン部と、前記クロックに同期した少なくとも２つの遅延信号を検出する同期検出部と、前記制御手段での決定に応じて前記ディレイチェーン部から所定の遅延信号を選択して出力する遅延信号選択部と、を有し、
前記制御手段は、検出された前記エラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、前記位相調整回路で位相調整すべき量として決定する、
ことを特徴とする請求項５または請求項６に記載の画像形成装置。
【請求項８】
前記信号処理回路と前記位相調整回路と前記制御手段との各部がディジタル回路で構成されている、
ことを特徴とする請求項５乃至請求項７のいずれかに記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成する画素の基準となるドットクロックを基準として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行うのに用いられる信号処理装置および画像形成装置に関し、特に、装置内に複数の信号処理回路を備え、各信号処理回路がクロックに同期した状態でデータの授受や処理を行う状態の信号処理装置および画像形成装置に関する。
【背景技術】
【０００２】
信号処理装置や画像形成装置などの各種装置において、複数の信号処理回路（信号処理ユニット、信号処理基板、信号処理デバイス）を有し、これら複数の信号処理回路で信号の授受を行いつつ処理を実行するように構成されている。
【０００３】
なお、ここで、複数の信号処理回路は、異なる機器間に配置された信号処理回路、同一の機器の異なる基板上に配置された信号処理回路、同一の機器の同一の基板上に配置された信号処理回路、などの各種の場合が考えられる。
【０００４】
そして、この信号処理装置において、確実な信号処理やデータ授受のためには、それら複数の信号処理回路は同一周波数かつ同一タイミングのクロックで駆動されていることが必要である。
【０００５】
なお、信号処理回路同士の間の信号伝送では、信号処理回路のドライブ能力を補完するするためのバッファ、信号処理回路の入出力の論理を補うための反転回路、などの経路間デバイスが配置されることが一般的に行われている。
【０００６】
この経路間デバイスはバッファや反転回路など単純な動作ではあるが、信号処理回路間は高速の信号を処理しているために、この経路間デバイスで生じる遅延時間が変化することで、セットアップ・ホールド条件を満たせなくなり、エラーを発生することがある。
【０００７】
ここで、セットアップ条件とは、クロックの入力以前の一定時間内に入力信号を安定させる最小時間であり、ホールド条件とは、クロックの入力以後の一定時間以上に入力信号を保持する最小時間である。
【０００８】
ここで、図６はセットアップ条件を満たした場合の例であり、（１）は十分な安定時間により、セットアップ条件を満たしている。また、図７はセットアップ条件を満たしていない場合の例であり、（２）は不十分な安定時間により、セットアップ条件を満たしていない様子を示している。
【０００９】
このようなセットアップ・ホールド条件を満たせなくなるエラーは、設計変更などによる経路間デバイスの部品メーカー変更、経路間デバイスの入手時期の違いによる同一部品のロット変更、など各種の要因により発生しうる状況である。
【００１０】
このような不具合が発生した場合には、タイミング調整のために更に経路間デバイスを追加したり、あるいは、元の部品と同一メーカーあるいは同一ロットの部品に戻したりすることが一般的に行われている。
【００１１】
このように、セットアップ・ホールド条件を満たせなくなった場合には部品変更で対応しており、電気的な処理で対処する先行技術は存在していない。なお、信号処理回路間の信号線の長さを変更することで、遅延時間を制御する技術としては、たとえば、以下の特許文献１に記載されている。
【特許文献１】特開平１０−２３４１１０号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上の複数の信号処理回路にて、同一のデータを同一タイミングで処理（データ授受、信号処理）するには、各信号処理回路が同一タイミングで信号処理できるだけでは足りず、信号処理回路間の経路間デバイス（バッファ、論理反転回路）などの遅延時間も考慮する必要がある。そして、この経路間デバイスの部品メーカーや入手時期までも厳密に考慮して遅延時間が狂わないようにすることが、セットアップ・ホールド条件を満たすために必要になっている。
【００１３】
しかし、試作時と量産時、あるいは、量産過程における設計変更などにより、バッファや論理反転回路といった小さく単純な経路間デバイスを厳密に管理することは容易ではない。
【００１４】
また、経路間デバイスについてアナウンスのない細かな変更については、信号処理回路や画像形成装置を設計・製造している側では把握することができないという問題もありうる。
【００１５】
また、同一装置内の信号処理回路の基板配置の変更によって束線の長さが変わったり、素材の変更により同じ長さの束線でも遅延が変化したりと、同じ装置であっても製造時期などによって変化が発生することがある。
【００１６】
このため、初期の設計時には問題なく動作していた装置であっても、経路間デバイスの変更（意図的な変更あるいは意図しない変更）によって発生する遅延が変化することにより、信号処理の動作に問題が生じることがありうる。
【００１７】
本発明は、上記の課題を解決するためになされたものであって、その目的は、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能な信号処理装置および画像形成装置を提供することにある。
【課題を解決するための手段】
【００１８】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
（１）請求項１記載の発明は、クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して信号処理を施す信号処理回路と、前記クロックを位相調整する位相調整回路と、前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、を有することを特徴とする信号処理装置である。
【００１９】
この発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路のクロックに対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００２０】
（２）請求項２記載の発明は、クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して信号処理を施す信号処理回路と、前記入力信号を位相調整する位相調整回路と、前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、を有することを特徴とする信号処理装置である。
【００２１】
この発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路の入力信号に対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００２２】
（３）請求項３記載の発明は、前記位相調整回路は、位相調整すべき信号を遅延させて異なる遅延時間を有する複数の遅延信号を生成するディレイチェーン部と、前記クロックに同期した少なくとも２つの遅延信号を検出する同期検出部と、前記制御手段での決定に応じて前記ディレイチェーン部から所定の遅延信号を選択して出力する遅延信号選択部と、を有し、前記制御手段は、検出された前記エラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、前記位相調整回路で位相調整すべき量として決定する、ことを特徴とする請求項１または請求項２に記載の信号処理装置である。
【００２３】
この発明では、位相調整すべき信号をディレイチェーン部で遅延させて異なる遅延時間を有する複数の遅延信号を生成し、クロックに同期した少なくとも２つの遅延信号を同期検出部で検出し、ディレイチェーン部から所定の遅延信号を遅延信号選択部により選択して出力する際に、エラーを発生するとして検出されたエラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、位相調整回路で位相調整すべき量として決定する。
【００２４】
（４）請求項４記載の発明は、前記信号処理回路と前記位相調整回路と前記制御手段との各部がディジタル回路で構成されている、ことを特徴とする請求項１乃至請求項３のいずれかに記載の信号処理装置である。
【００２５】
この発明では、信号処理回路と前記位相調整回路と前記制御手段とを含む信号処理装置の各部がディジタル回路で構成されているため、各部におけるエラーを発生するとして検出されたエラー位相ポイントを避ける位相調整を容易かつ正確に、ディジタル的に行える。
【００２６】
（５）請求項５記載の発明は、クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して画像形成に関わる信号処理を施す信号処理回路と、前記クロックを位相調整する位相調整回路と、前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、を有することを特徴とする画像形成装置である。
【００２７】
この発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路のクロックに対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００２８】
（６）請求項６記載の発明は、クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して画像形成に関わる信号処理を施す信号処理回路と、前記入力信号を位相調整する位相調整回路と、前記信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路の位相調整量を変化させ、前記信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように前記位相調整量を決定する制御手段と、を有することを特徴とする画像形成装置である。
【００２９】
この発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路の入力信号に対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００３０】
（７）請求項７記載の発明は、前記位相調整回路は、位相調整すべき信号を遅延させて異なる遅延時間を有する複数の遅延信号を生成するディレイチェーン部と、前記クロックに同期した少なくとも２つの遅延信号を検出する同期検出部と、前記制御手段での決定に応じて前記ディレイチェーン部から所定の遅延信号を選択して出力する遅延信号選択部と、を有し、前記制御手段は、検出された前記エラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、前記位相調整回路で位相調整すべき量として決定する、ことを特徴とする請求項５または請求項６に記載の画像形成装置である。
【００３１】
この発明では、位相調整すべき信号をディレイチェーン部で遅延させて異なる遅延時間を有する複数の遅延信号を生成し、クロックに同期した少なくとも２つの遅延信号を同期検出部で検出し、ディレイチェーン部から所定の遅延信号を遅延信号選択部により選択して出力する際に、エラーを発生するとして検出されたエラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、位相調整回路で位相調整すべき量として決定する。
【００３２】
（８）請求項８記載の発明は、前記信号処理回路と前記位相調整回路と前記制御手段との各部がディジタル回路で構成されている、ことを特徴とする請求項５乃至請求項７のいずれかに記載の画像形成装置である。
【００３３】
この発明では、信号処理回路と前記位相調整回路と前記制御手段とを含む信号処理装置の各部がディジタル回路で構成されているため、各部におけるエラーを発生するとして検出されたエラー位相ポイントに対しての位相調整を容易かつ正確に、ディジタル的に行える。
【発明の効果】
【００３４】
以上、説明したように、本発明によれば、以下のような効果が得られる。
（１）請求項１記載の発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路のクロックに対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００３５】
このようなクロックの位相調整により、セットアップ・ホールド条件を満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００３６】
（２）請求項２記載の発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路の入力信号に対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００３７】
このような入力信号の位相調整により、セットアップ・ホールド条件を満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００３８】
（３）請求項３記載の発明では、位相調整すべき信号をディレイチェーン部で遅延させて異なる遅延時間を有する複数の遅延信号を生成し、クロックに同期した少なくとも２つの遅延信号を同期検出部で検出し、ディレイチェーン部から所定の遅延信号を遅延信号選択部により選択して出力する際に、エラーを発生するとして検出されたエラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、位相調整回路で位相調整すべき量として決定する。
【００３９】
このように、エラーを発生するエラー位相ポイントに対してクロック１／２周期を加えた位相を位相調整すべき量としてクロックあるいは入力信号の位相調整をすることにより、セットアップ・ホールド条件を安定した状態で満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００４０】
（４）請求項４記載の発明では、信号処理回路と前記位相調整回路と前記制御手段とを含む信号処理装置の各部がディジタル回路で構成されているため、各部におけるエラーを発生するとして検出されたエラー位相ポイントを避ける位相調整を容易かつ正確に、ディジタル的に行うことが可能になる。なお、このディジタル回路を用いることで、各部を廉価に構成することができる。さらに、ディジタル回路で構成することで、１チップ化が可能になり、この結果、配線長を短縮でき、制御も容易になり、さらに精度を向上させることも可能になる。
【００４１】
（５）請求項５記載の発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路のクロックに対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００４２】
このようなクロックの位相調整により、セットアップ・ホールド条件を満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００４３】
（６）請求項６記載の発明では、信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路の入力信号に対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。
【００４４】
このような入力信号の位相調整により、セットアップ・ホールド条件を満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００４５】
（７）請求項７記載の発明では、位相調整すべき信号をディレイチェーン部で遅延させて異なる遅延時間を有する複数の遅延信号を生成し、クロックに同期した少なくとも２つの遅延信号を同期検出部で検出し、ディレイチェーン部から所定の遅延信号を遅延信号選択部により選択して出力する際に、エラーを発生するとして検出されたエラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、位相調整回路で位相調整すべき量として決定する。
【００４６】
このように、エラーを発生するエラー位相ポイントに対してクロック１／２周期を加えた位相を位相調整すべき量としてクロックあるいは入力信号の位相調整をすることにより、セットアップ・ホールド条件を安定した状態で満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００４７】
（８）請求項８記載の発明では、信号処理回路と前記位相調整回路と前記制御手段とを含む信号処理装置の各部がディジタル回路で構成されているため、各部におけるエラーを発生するとして検出されたエラー位相ポイントに対しての位相調整を容易かつ正確に、ディジタル的に行うことが可能になる。なお、このディジタル回路を用いることで、各部を廉価に構成することができる。さらに、ディジタル回路で構成することで、１チップ化が可能になり、この結果、配線長を短縮でき、制御も容易になり、さらに精度を向上させることも可能になる。
【発明を実施するための最良の形態】
【００４８】
以下、図面を参照しつつ本発明を実施するための最良の形態（以下、「実施形態」）の具体例を詳細に説明する。なお、ここでは、複数の信号処理装置を有する画像形成装置の実施形態を具体例にしている。
【００４９】
〈本実施形態の信号処理装置の概要〉
この実施形態の画像形成装置１０００では、信号処理装置１１００で処理された信号を、信号処理装置１２００で更に信号処理するように構成されている。また、信号処理装置１１００の出力は、バッファや論理反転回路などの経路間デバイス１０１２〜１０１４を介して、信号処理装置１２００の入力に供給されている。さらに、信号処理装置１２００には、信号処理装置１１００と同一のクロックが、バッファや論理反転回路などの経路間デバイス１０１１を介して供給されている。
【００５０】
なお、信号処理装置１２００が、本実施形態の特徴的な構成を有するように構成されている。すなわち、クロックを基準にして、他の回路あるいは他の装置からの入力信号に対して信号処理を施す信号処理回路１２２０と、前記クロックを位相調整する位相調整回路１２１０と、前記信号処理回路１２２０で信号処理が施されて出力される出力信号の状態を監視しつつ、前記位相調整回路１２１０の位相調整量を変化させ、前記信号処理回路１２２０がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるようにクロックあるいは入力信号について位相調整量を決定する制御部１２０１と、を有する。
【００５１】
なお、ここでは、信号処理装置１２００のみに位相調整回路１２１０を配置した状態を示すが、信号処理装置１１００にも同様な位相調整回路が存在していてもよい。ここでは、経路間デバイス１０１１〜１０１４の影響を受ける信号処理装置１２００について、実施形態を適用した状態を示している。
【００５２】
ここで、経路間デバイス１０１１〜１０１４は、信号処理回路同士の間の信号伝送において、信号処理回路のドライブ能力を補完するするためのバッファ、信号処理回路の入出力の論理を補うための反転回路、などの用途で配置される各種デバイスである。
【００５３】
また、位相調整回路１２１０内には、クロックを細かく遅延させて異なる遅延時間を有する複数の遅延信号を生成するディレイチェーン部１２１１と、多数の遅延信号の中からクロックに同期した少なくとも２つの遅延信号を検出する（同期検出を行う）同期検出部１２１２と、同期切り替えを行う同期切り替え部１２１３と、多数の遅延信号の中から選択を行って位相調整されたクロックとして出力する遅延信号選択部としてのセレクタ１２１４と、各種データが格納されるテーブル１２１５と、を有している。
【００５４】
また、制御部１２０１は、後述するように、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、位相調整回路１２１０で位相調整すべき量として決定する、ようにしている。
【００５５】
そして、この信号処理装置１２００を有する画像形成装置１０００は、以下の（１）〜（３）に記載するような特徴を有している。
（１）信号処理回路で信号処理が施されて出力される出力信号の状態を監視しつつ、位相調整回路のクロックに対する位相調整量を変化させ、信号処理回路がセットアップ・ホールド条件を満たせずにエラーを発生するエラー位相ポイントを検出し、該エラー位相ポイントを避けるように位相調整量を決定する制御を行う。このようなクロックの位相調整により、セットアップ・ホールド条件を満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００５６】
（２）位相調整すべき信号をディレイチェーン部で遅延させて異なる遅延時間を有する複数の遅延信号を生成し、クロックに同期した少なくとも２つの遅延信号を同期検出部で検出し、ディレイチェーン部から所定の遅延信号を遅延信号選択部により選択して出力する際に、エラーを発生するとして検出されたエラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、位相調整回路で位相調整すべき量として決定する。このように、エラーを発生するエラー位相ポイントに対してクロック１／２周期を加えた位相を位相調整すべき量としてクロックあるいは入力信号の位相調整をすることにより、セットアップ・ホールド条件を安定した状態で満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００５７】
（３）信号処理回路と前記位相調整回路と前記制御手段とを含む信号処理装置の各部がディジタル回路で構成されているため、各部におけるエラーを発生するとして検出されたエラー位相ポイントを避ける位相調整を容易かつ正確に、ディジタル的に行うことが可能になる。なお、このディジタル回路を用いることで、各部を廉価に構成することができる。さらに、ディジタル回路で構成することで、１チップ化が可能になり、この結果、配線長を短縮でき、制御も容易になり、さらに精度を向上させることも可能になる。
【００５８】
〈信号処理装置の詳細説明〉
以下、本発明の信号処理装置の実施形態を詳細に説明する。
（Ａ）遅延信号生成：
ここで、ディレイチェーン部１２１１は、位相が少しずつ異なる遅延信号について、最低でもクロックの１周期分以上、望ましくは２周期分程度にわたって生成できる段数になるようにチェーン状にインバータ等のディレイ素子が縦続接続されていることが好ましい。
【００５９】
たとえば、図２に示すように、クロックの周期に対して微小の遅延時間を有する遅延素子（ディレイセル＃１〜＃ｎ）を連ねた回路をチェーン状に配置し、各遅延素子の遅延信号を出力する。
【００６０】
この図２では、クロックを受けるディレイチェーン部１２１１の回路を示しており、ディレイセルを全く通らない出力をＤＬ０、ディレイセルを１段（ディレイセル＃１）通る出力をＤＬ１、ディレイセルを２段（ディレイセル＃１〜ディレイセル＃２）通る出力をＤＬ２、そして、ディレイセルをｎ段（ディレイセル＃１〜ディレイセル＃ｎ）通る出力をＤＬn、としている。なお、このディレイチェーン部に関しては、遅延素子の後段にインバータのような微小の遅延値で反転論理のものを連ねることにより、デューティーの崩れを最小限にし、各段数の出力間隔をできるだけ細かく均等にする回路やレイアウトにすることが望ましい。
【００６１】
図３は図２のディレイチェーン部１２１１の回路構成により得られる遅延信号の様子を示したものであり、図３（ａ）は遅延なしのクロック（ＤＬ０）であり、位相調整回路１２１０に入力されるクロックと等しい状態である。以下、ＤＬの後の数字が遅延段数を示しており、ディレイセルを１段通る出力をＤＬ１、ディレイセルを２段通る出力をＤＬ２、そして、ディレイセルを１００段通る出力をＤＬ１００、ディレイセルを２００段通る出力をＤＬ２００、としている。ここでは、ＤＬ０とＤＬ１００とＤＬ２００とが位相が合致している様子を示している。
【００６２】
（Ｂ）同期検出：
本実施形態の信号処理装置では、位相調整を行うに際して、検出されたエラー位相ポイントに対して、クロック１／２周期を加えた遅延信号の位相を、位相調整回路で位相調整すべき量として決定する、ことを特徴としている。そして、クロック１／２周期として、クロック１周期に相当する遅延信号の段数（同期段数）の１／２を用いることを特徴としている。
【００６３】
同期検出部１２１２は、遅延信号群（図１(1)）の中で、遅延が生じていないクロック（ＤＬ０）に同期している遅延信号の段数（同期ポイント）を検出する検出手段であり、同期ポイント情報（図１(2)）を、制御部１２０１に対して出力する。
【００６４】
ここで、同期検出部１２１２は、遅延信号群（図１(1)）の中で、最初にクロック（ＤＬ０）に同期している第１同期ポイント情報ＳＰ１と、２番目にクロック（ＤＬ０）に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【００６５】
なお、温度変化などの影響によって個々のディレイセルの遅延時間が変化することにより、ディレイチェーン部１２１１からの複数の遅延信号は、遅延時間に変動が生じている可能性がある。このため、このようにして、所定の変動しない時間（この実施形態では、クロックの周期）に、どれだけの遅延信号が含まれているかの段数を検出しておく。
【００６６】
このようにすることで、温度変化によって個々のディレイセルの遅延時間が変化したとしても、変化しない時間における遅延段数という指標を用いることで、装置全体としては何ら影響を受けることがなくなるという利点がある。従って、ディレイセル自体に高価な部品を使用する必要もなくなる。
【００６７】
図３の例では、ＤＬ０に対して、１００段目のＤＬ１００と２００段目のＤＬ２００とが一致したタイミングとなっている。したがって、ＳＰ１＝１００、ＳＰ２＝２００である。このＳＰ１とＳＰ２とを、同期ポイント情報として同期検出部１２１２が制御部１２０１に出力する。なお、制御部１２０１は、この同期ポイント情報から、クロック１周期の遅延信号の段数（同期段数）ＰＲＤ＝１００と算出する。
【００６８】
（Ｃ）エラー位相ポイント検出：
画像形成装置の起動時、あるいは、アイドル（非動作）時などに、制御部１２０１の指示により、エラー位相ポイント検出を行う。
【００６９】
まず、制御部１２０１は、信号処理回路１２２０への入力信号と信号処理回路１２２０からの出力信号とを比較し、信号処理回路１２２０の信号処理でエラーが生じていないかを判定する（図４Ｓ１）。
【００７０】
信号処理回路１２２０の信号処理でエラーが発生していなければ（図４Ｓ１でＹＥＳ）、図６（１）のように十分な安定時間によりセットアップ条件を満たしていると考えられる（図５（ａ）、（ｂ）参照）。
【００７１】
ここで、制御部１２０１は、同期切り替え部１２１３に指示を与えて、セレクタ１２１４から、その時点のクロックと等しいＤＬ０に同期した遅延信号ＤＬ１００より位相が進んだ遅延信号ＤＬ９９を選択して出力させる（図４Ｓ３、図５（ｃ））。
【００７２】
そして、この位相が進んだ遅延信号ＤＬ９９をクロックとして動作する信号処理回路１２２０の入力信号と信号処理回路１２２０からの出力信号とを制御部１２０１が比較し、信号処理回路１２２０の信号処理でエラーが生じていないかを判定する（図４Ｓ４）。
【００７３】
信号処理回路１２２０の信号処理でエラーが発生していなければ（図４Ｓ４でＮＯ）、図６（１）のように十分な安定時間によりセットアップ条件を満たしていると考えられるので、制御部１２０１は、同期切り替え部１２１３に指示を与えて、セレクタ１２１４から、より位相が進んだ遅延信号ＤＬ９８を選択して出力させる（図４Ｓ３、図５（ｄ））。
【００７４】
そして、この位相が進んだ遅延信号ＤＬ９８をクロックとして動作する信号処理回路１２２０の入力信号と信号処理回路１２２０からの出力信号とを制御部１２０１が比較し、信号処理回路１２２０の信号処理でエラーが生じていないかを判定する（図４Ｓ４）。
【００７５】
このようにして、エラーが生じていない状態から、エラーが生じる状態になるまで、位相を順次進めた遅延信号（図５（ｅ）、（ｆ）、…）をクロックとして用いる（図４Ｓ３、Ｓ４）。
【００７６】
そして、エラーが発生したと制御部１２０１によって確認された最初の遅延信号を、制御部１２０１がエラー位相ポイントとして決定する（図４Ｓ７）。このエラー位相ポイントの情報を、制御部１２０１はテーブル１２１５に保存する（図１(3)）。
【００７７】
なお、最初の判定で、信号処理回路１２２０の信号処理でエラーが発生していれば（図４Ｓ１でＮＯ）、図７（２）のように不十分な安定時間によりセットアップ条件を満たしていないと考えられる。
【００７８】
この場合、制御部１２０１は、同期切り替え部１２１３に指示を与えて、セレクタ１２１４から、その時点のクロックと等しいＤＬ０より位相が遅れた遅延信号ＤＬ１を選択して出力させる（図４Ｓ５）。
【００７９】
そして、この位相が遅れた遅延信号ＤＬ１をクロックとして動作する信号処理回路１２２０の入力信号と信号処理回路１２２０からの出力信号とを制御部１２０１が比較し、信号処理回路１２２０の信号処理でエラーが生じていないかを判定する（図４Ｓ６）。
【００８０】
信号処理回路１２２０の信号処理でエラーが解消していなければ（図４Ｓ６でＮＯ）、未だ図７（２）のように不十分な安定時間によりセットアップ条件を満たしていないと考えられるので、制御部１２０１は、同期切り替え部１２１３に指示を与えて、セレクタ１２１４から、より位相が遅れた遅延信号ＤＬ２を選択して出力させる（図４Ｓ５）。
【００８１】
そして、この位相が遅れた遅延信号ＤＬ２をクロックとして動作する信号処理回路１２２０の入力信号と信号処理回路１２２０からの出力信号とを制御部１２０１が比較し、信号処理回路１２２０の信号処理でエラーが解消していないかを判定する（図４Ｓ６）。
【００８２】
このようにして、エラーが生じている状態から、エラーが解消する状態になるまで、位相を順次遅らせた遅延信号をクロックとして用いる（図４Ｓ５、Ｓ６）。
そして、エラーが解消したと制御部１２０１によって確認された最初の遅延信号の一つ前の遅延信号を、制御部１２０１がエラー位相ポイントとして決定する（図４Ｓ７）。このエラー位相ポイントの情報を、制御部１２０１はテーブル１２１５に保存する（図１(3)）。
【００８３】
（Ｄ）補正量算出：
ここで、同期検出部１２１２からの同期ポイント情報（図４Ｓ８，図１(2)）と、テーブル１２１５から読み出されたエラー位相ポイント情報（図４Ｓ７，図１(3)）とに基づいて、制御部１２０１が位相調整量（図１(4)）を求める。そして、この位相調整量に基づいて、同期切り替え部１２１３は、遅延信号群（図１(1)）の中からどの位相の遅延信号を選択すべきかのセレクト信号（図１(5)）を出力するものである。
【００８４】
ここで、制御部１２０１は、検出されたエラー位相ポイントに対して、同期段数の１／２（クロックの１／２周期）を加えた遅延信号の位相を、位相調整回路１２１０で位相調整すべき量として決定する（図４Ｓ９）。
【００８５】
ここで、エラー位相ポイントはエラーが発生し始めるタイミングであるため、そのタイミングにクロック周期の１／２を加える（位相を遅らせる）ことで、その前後にエラー発生に対して十分な余裕を持ったタイミングとすることができる。
【００８６】
このように、エラーを発生するエラー位相ポイントに対して同期段数の１／２の位相（クロックの１／２周期）を位相調整すべき量としてクロックあるいは入力信号の位相調整をすることにより、セットアップ・ホールド条件を安定した状態で満たすことが可能になり、経路間デバイスでの遅延時間の変化の影響を受けることなく正常な信号処理を行うことが可能になる。
【００８７】
すなわち、位相調整量として、検出されたエラー位相ポイントの遅延信号の段数と、同期段数ＰＲＤの１／２とから、セレクタ１２１４で選択すべき遅延信号の段数が決定される。なお、制御部１２０１は、位相調整量の情報についても、テーブル１２１５に格納しておく。ここで、位相調整量に関連して、検出されたエラー位相ポイントの遅延信号の段数と、同期段数ＰＲＤの１／２の段数の情報、セレクタ１２１４で選択すべき遅延信号の段数の情報と、をテーブル１２１５に格納しておく。
【００８８】
（Ｅ）パルス選択、クロック出力：
セレクタ１２１４は同期切り替え部１２１３からのセレクト信号（図１(5)）を受け、遅延信号群（図１(1)）の中から対応する位相の遅延信号を選択し、クロック（図１(6)）として信号処理回路１２２０に対して出力する。
【００８９】
（Ｆ）動作：
(F-1)以上の（Ａ）〜（Ｅ）の処理により、画像形成装置の起動時、あるいは、アイドル（非動作）時などに、制御部１２０１の指示によって位相調整量を決定しておく。そして、位相調整量に関連して、検出されたエラー位相ポイントの遅延信号の段数と、同期段数ＰＲＤの情報（あるいは、ＰＲＤの１／２の段数の情報）、セレクタ１２１４で選択すべき遅延信号の段数の情報と、をテーブル１２１５に格納しておく。
【００９０】
(F-2)通常動作時には、以上の(F-1)でテーブル１２１５に格納しておいた位相調整量に関する情報を参照して、その通常時の同期段数を当てはめて、位相調整を行いつつ動作する。すなわち、位相調整量決定時のＰＲＤとエラー位相ポイントの遅延段数の比率を通常時の同期段数を当てはめ、その時点で予想されるエラー位相ポイント、その時点の同期段数の１／２の段数とを算出し、その時点でのセレクタ１２１４で選択すべき遅延信号の段数を求めて位相調整を実行する。
【００９１】
このように、実際の動作時にはディレイチェーン部の各遅延素子の遅延時間が変化したとしても、変化しない時間（クロック周期）における遅延段数という指標を用いることで、装置全体としては何ら影響を受けることがなくなるという利点がある。従って、位相調整量を求めるに際して、そして、求めた位相調整量に応じて位相調整を行うに際しても、ディレイセル自体に高価な部品を使用する必要がなくなる。
【００９２】
〈その他の実施形態〉
以上の実施形態の説明では、位相調整回路１２１０をクロックに作用させて、クロックについて位相調整を行うものとしていた。実際には、信号処理回路１２２０への入力信号とクロックとの間で位相調整がなされればよいので、位相調整回路１２１０を信号処理回路１２２０の入力信号に対して作用させることも可能である。また、位相調整回路１２１０を信号処理回路１２２０の入力信号とクロックとの両方に対して作用させて、相対的な位相差を生じさせることも可能である。そして、いずれの場合も、上述した位相調整量を満たすように位相制御を行うことで、セットアップ・ホールド条件を安定した状態で満たすことが可能になる。
【図面の簡単な説明】
【００９３】
【図１】本発明の一実施形態の信号処理装置の全体の電気的構成を示す構成図である。
【図２】本発明の一実施形態の信号処理装置の主要部の電気的構成を示す構成図である。
【図３】本発明の一実施形態の信号処理装置の動作状態を説明するタイムチャートである。
【図４】本発明の一実施形態の信号処理装置の動作状態を説明するフローチャートである。
【図５】本発明の一実施形態の信号処理装置の動作状態を説明するタイムチャートである。
【図６】従来の信号処理装置の動作状態を説明するタイムチャートである。
【図７】従来の信号処理装置の動作状態を説明するタイムチャートである。
【符号の説明】
【００９４】
１０００  信号処理装置
１１００  信号処理装置
１２００  信号処理装置
１２１０  位相調整回路
１２２０  信号処理回路
【図１】
2006004312.tif 000003
【図２】
2006004312.tif 000004
【図３】
2006004312.tif 000005
【図４】
2006004312.tif 000006
【図５】
2006004312.tif 000007
【図６】
2006004312.tif 000008
【図７】
2006004312.tif 000009