(57)【要約】      （修正有）【課題】クロック供給開始直後の不安定なクロック信号によるプロセッサ誤動作を低減する。【解決手段】常時稼働するプロセッサと、予備プロセッサ１００とを備えた計算機装置であり、予備プロセッサ１００が未起動の状態の時点では、クロックドライバ１０４からのシステムクロック信号Ｃｋ１はＡＮＤ回路１１７で阻止されて予備プロセッサには供給されていない。サービスプロセッサ１０１からの予備プロセッサ起動指示に応じて、予備プロセッサ１００にリセット信号送信機構１１１からリセット信号Ｒｓをアサートしながら、ＡＮＤ回路１１７からクロック信号Ｃｋ２の供給を開始し、かつ、このクロック信号Ｃｋ２が安定するに相当する期間経過後、予備プロセッサ１００へのリセット信号Ｒｓをネゲートする。【選択図】図１
2006189992.tif 000002
【特許請求の範囲】
【請求項１】
起動指示に応じて起動される予備プロセッサを備えた計算機装置において、
前記指示に応じて、前記予備プロセッサにリセット信号をアサートしながらクロック信号の供給を開始し、かつ、該クロック信号が安定するに相当する期間経過後、前記予備プロセッサへの前記リセット信号をネゲートすることを特徴とする計算機装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は計算機装置に係り、特に予備プロセッサを搭載する計算機装置に関するものである。
【背景技術】
【０００２】
近年、将来の能力増強の必要性を予想し、予め予備プロセッサを搭載しておき、必要に応じて予備プロセッサを有効にして使用する計算機装置のニーズが高まってきている。予備プロセッサを搭載する計算機装置を導入する顧客の目的の一つは、プロセッサ能力増強の場合に計算機装置の停止時間を極力低減することであり、これは即ち、予備プロセッサ搭載の計算機装置は、予備プロセッサを起動する場合も含めて常に安定して動作を続けることが要求されることを意味している。
【０００３】
特開２００１−１９５２４２号公報（特許文献１）は、その従来技術として、マルチプロセッサシステムにおいて、電源投入後においてもプロセッサが動作していない状態では、当該プロセッサでのクロック供給を停止することにより、消費電力の低減化を図ったシステムを開示している。プロセッサのクロック供給が停止されている状態で、その後そのプロセッサを使用する状態が発生したときは、再びクロックが供給されてプロセッサの起動が行われる。このとき、再起動されるプロセッサでは、リセット信号のアサート（assert）に応じてハードウェア的な初期化処理を行った後、リセット信号のネゲート（negate）に応じてソフトウェア的な初期化処理を実行することになる。
【０００４】
【特許文献１】特開２００１−１９５２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、未稼働の予備プロセッサに対し、クロック供給を開始するときに、クロック信号が安定するまでの時間を保証していないため、プロセッサが誤動作する危険性があり、常に安定した動作を要求される顧客ニーズを満足することができなかった。
【０００６】
本発明の目的は、予備プロセッサ起動時の誤動作する危険性を低減する計算機装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明はこの目的を達成するために、起動指示に応じて起動される予備プロセッサを備えた計算機装置において、起動指示に応じて、予備プロセッサにリセット信号をアサートしながらクロック信号の供給を開始し、かつ、このクロック信号が安定するに相当する期間経過後、リセット信号をネゲートする。
【発明の効果】
【０００８】
本発明によれば、不安定クロック信号によるプロセッサの誤動作の危険性を低減することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の一実施例を説明する。
図１は、本発明の一実施例による計算機装置の要部を示す回路図である。図２は、図１の各部の信号を示すタイムチャートである。計算機装置は、常時稼動しているプロセッサ（図示省略）と予備プロセッサ１００とからなる。予備プロセッサ１００は、計算機装置の能力増強を図る場合、操作員の指示により起動する。システムクロック信号Ｃｋ１は、クロックドライバ１０４から常に供給されているが、予備プロセッサ１００を起動しない状態にあっては、ＡＮＤ回路１１７で阻止されて予備プロセッサ１００へは供給されていない。従って、不要な消費電力の低減が図られている。
【００１０】
まず、操作員がサービスプロセッサ１０１に対し、予備プロセッサ１００の起動を指示すると、サービスプロッセッサ１０１はスキャンパス１０２を介して予備プロセッサ設定レジスタ１０３内に、予備プロセッサ起動を示すフラグＦＩをセットする。予備プロセッサ起動設定フラグＦＩがセットされると、予備プロセッサ設定レジスタ１０３からＤラッチ１０６、１１２およびＡＮＤ回路１０５にＨｉ信号を出力する。クロックドライバ１０４からのシステムクロック信号Ｃｋ１は、Ｄラッチ１０６、１１２および４ビットカウンタ１０７にも供給されている。
【００１１】
この予備プロセッサ設定レジスタ１０３からのＨｉ信号を受けたときは、Ｄラッチ１０６のＱ出力はＬｏ信号であるので、このＤラッチ１０６とインバータを含むＡＮＤ回路１０５によって１回のみ立ち上がるパルス信号に変換し、４ビットカウンタ１０７を起動する。カウンタ１０７は、カウンタ内に含むすべてのビットが０の時に、Ｈｉ信号を受信することにより１ビットずつカウントアップし、オーバフローした時点ですべてのビットをゼロクリアし、カウントを停止するものとする。カウンタ１０７の４つのビット端子それぞれの出力はＯＲ回路１０８へ接続されており、カウントアップを開始すると、いずれかのビットが“１”であるので、ＯＲ回路１０８からはＨｉ信号が出力される。なお、本実施例ではカウンタ１０７は４ビットカウンタを使用しているが、カウンタの持つビット数は特に制限するものではない。
【００１２】
カウンタ１０７が動作している間は、上述のとおりＯＲ回路１０８からはＨｉ信号が出力されるので、ＳＲラッチ１１０はセット状態を保持し、リセット信号送信機構１１１へＨｉ信号を出力しつづける。リセット信号送信機構１１１は、Ｈｉ信号が入力される間は、予備プロセッサ１００に対しリセット信号Ｒｓをアサートしつづける。カウンタ１０７がオーバフローしてリセットされると、ＯＲ回路１０８出力はＬｏ信号となり、インバータ１０９からＲＳラッチ１１０のリセット入力にＨｉ信号が入力され、ＲＳラッチ１１０からリセット信号送信機構１１１へＬｏ信号が入力される。Ｌｏ信号を入力されたリセット信号送信機構１１１は、プロセッサ１００に対するリセット信号Ｒｓをネゲートする。図２を参照すると、リセット信号送信機構１１１からリセット信号Ｒｓがアサートされている期間を「リセット信号アサート」と表記している。
【００１３】
一方、Ｄラッチ１１２、１１３、１１４、１１５、１１６のクロック端子ｃｌｋにはクロックドライバ１０４からのシステムクロック信号Ｃｋ１が与えられており、予備プロセッサ設定レジスタ１０３からＤラッチ１１２へ送信された予備プロセッサ起動設定フラグＦＩのＨｉ信号は、Ｄラッチ１１３、１１４、１１５、１１６を経由してＡＮＤ回路１１７の入力部へ入力される。ＡＮＤ回路１１７のもう一方の入力部には、クロックドライバ１０４から供給されるシステムクロック信号Ｃｋ１が常に入力されており、予備プロセッサ起動フラグのセットによるＨｉ信号がＡＮＤ回路１１７の他方の入力部に入力された時点でＡＮＤ回路１１７から予備プロセッサ１００へクロック信号Ｃｋ２の供給を開始する。予備プロセッサ起動フラグのセットによるＨｉ信号は、Ｄラッチ１１２からＤラッチ１１６までの複数のDラッチを経由してからＡＮＤ回路１１７へ到達するため、予備プロセッサ１００へのクロック供給開始のタイミングは、リセット信号送信機構１１１によるプロセッサ100へのリセット信号Ｒｓアサートのタイミングよりも遅れ、またカウンタ１０７のゼロクリアによるリセット信号ネゲートのタイミングよりも早い時期に行われる。この予備プロセッサ１００へのクロック信号Ｃｋ２の供給開始からリセット信号Ｒｓのネゲートまでの期間は、クロック信号Ｃｋ２の供給が予備プロセッサ１００へ開始されて、クロック信号Ｃｋ２が安定するに相当する期間である。
【００１４】
よって、リセット信号Ｒｓがネゲートされたときは、予備プロセッサへ供給されるクロック信号Ｃｋ２が安定した状態になっており、予備プロセッサ１００はクロック信号Ｃｋ２が安定した状態でリセット解除され、動作を開始することが出来、予備プロセッサ起動時の誤動作する危険性が低減される。動作を開始した予備プロセッサ１００は、図示しないビルトインセルフテスト回路およびパワーオンセルフテストにより障害有無を検査した後、ファームウェアへ制御を移す。
【００１５】
上述の実施例において、カウンタ１０７のビット数、およびＤラッチ１１２〜１１６の数を変えることで、クロック供給開始から、リセット信号ネゲートまでの時間を可変にすることができる。
【００１６】
上述した実施例によれば、予め搭載されている予備プロセッサに対し、操作員が起動を指示するまでクロック供給を行わないことで不要な消費電力の低減を可能としながら、操作員の指示による起動時には、起動対象のプロセッサへのクロック供給開始からクロック信号が安定するまでの間、リセットを実施することで不安定クロック信号によるプロセッサの誤動作を低減し、予備プロセッサが長期間稼働していない状態から初めて起動する場合にも、安全にプロセッサを起動することが出来る。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例を示す回路図。
【図２】図１の各部の信号を説明するタイムチャートを示す図。
【符号の説明】
【００１８】
１００  予備プロセッサ
１０１  サービスプロセッサ
１０３  予備プロセッサ設定レジスタ
１０４  クロックドライバ
１０６、１１２、１１３、１１４、１１５および１１６  Ｄラッチ
１０７  カウンタ
１１１  リセット信号送信機構
【図１】
2006189992.tif 000003
【図２】
2006189992.tif 000004