(57)【要約】【課題】  送信装置から受信装置へのデータ伝送における位相ずれの発生を解消する。【解決手段】  送信装置１１は、パラレルデータの映像同期信号を検出している場合に同期検出用のＩＤデータを挿入するＩＤデータ挿入部１５と、パラレルデータをシリアル出力するパラレルシリアル変換部１３とを有し、受信装置２０は、基準クロックｃｌｋに基づいて同期用のクロック４ｃｌｋを生成するクロック変換部２４と、パラレルシリアル変換部１３からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部２２と、パラレルデータからＩＤデータを検出するＩＤデータ検出部２５と、ＩＤデータ検出部２５によってＩＤデータを検出した場合にリセット信号が入力されるタイマ２６とを有し、タイマ２６は、所定期間内にＩＤデータを検出しない場合に、第２のクロック逓倍部２４をリセットすることを特徴とする。【選択図】  図２
2006311326.tif 000002
【特許請求の範囲】
【請求項１】
送信装置より受信装置にデータを伝送するデータ伝送システムにおいて、
上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理部と、
上記情報処理部から出力される上記基準クロックを所定倍率に変換された第１のクロックを生成する第１のクロック変換部と、
上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のＩＤデータを挿入するＩＤデータ挿入部と、
上記ＩＤデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部とを有し、
上記受信装置は、上記送信装置からの上記第１のクロックを所定倍率に変換された第２のクロックを生成する第２のクロック変換部と、
上記パラレルシリアル変換部からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、
上記情報処理部から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換部より出力されるパラレルデータから上記ＩＤデータを検出するＩＤデータ検出部と、
上記ＩＤデータ検出部によって上記ＩＤデータを検出した場合にリセット信号が入力されるタイマとを有し、
上記タイマは、所定期間内に上記ＩＤデータ検出部からのリセット信号を検出しない場合に、上記第２のクロック変換部をリセットする
ことを特徴とするデータ伝送システム。
【請求項２】
送信装置より受信装置にデータを伝送するデータ伝送方法において、
上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理工程と、
上記情報処理工程から出力される上記基準クロックを所定倍率に変換された第１のクロックを生成する第１のクロック変換工程と、
上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のＩＤデータを挿入するＩＤデータ挿入工程と、
上記ＩＤデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換工程とを有し、
上記受信装置は、上記送信装置からの上記第１のクロックを所定倍率に変換された第２のクロックを生成する第２のクロック変換工程と、
上記パラレルシリアル変換工程からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換工程と、
上記情報処理工程から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換工程より出力されるパラレルデータから上記ＩＤデータを検出するＩＤデータ検出工程と、
上記ＩＤデータ検出工程によって上記ＩＤデータを検出した場合にタイマにリセット信号を出力する第１のリセット信号出力工程とを有し、
上記ＩＤデータ検出工程において上記ＩＤデータを検出せず、所定期間経過し上記タイマに上記第１のリセット信号出力工程からの上記リセット信号が入力されない場合に、上記第２のクロック変換工程をリセットさせる第２のリセット信号出力工程とを備える
ことを特徴とするデータ伝送方法。
【請求項３】
パラレルデータをシリアルデータに変換し、該シリアルデータをデータ受信装置に送信するデータ送信装置において、
パラレルデータ、映像同期信号を出力する情報処理部と、
上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンで、上記受信装置側で検出が可能な同期検出用のＩＤデータを挿入するＩＤデータ挿入部と、
上記ＩＤデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部と
を備えることを特徴とするデータ送信装置。
【請求項４】
データ送信装置から送信されるシリアルデータを受信し、シリアルデータをパラレルデータに変換するデータ受信装置において、
上記送信装置からの送信される同期用のクロックが所定倍率に変換された第２のクロックを生成するクロック変換部と、
上記シリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、
上記送信装置において映像同期信号が検出された期間に挿入された所定のビットパターンのＩＤデータを検出するＩＤデータ検出部と、
上記ＩＤデータ検出部によって上記ＩＤデータを検出した場合にリセット信号が入力されるタイマとを備え、
上記タイマは、所定期間内に上記ＩＤデータ検出部からのリセット信号を検出しない場合に、上記クロック変換部をリセットする
ことを特徴とするデータ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置から表示装置に大容量の映像データを伝送するデータ伝送システム及びその伝送方法、データ送信装置、データ受信装置に関する。
【背景技術】
【０００２】
映画等の映像データは、情報処理装置等においてデジタル信号処理をされて、そのデジタル信号処理をされたデジタル映像データを、プロジェクタ等の表示装置に伝送し表示させている。
【０００３】
近年、これらの映像データは、表示される表示装置の大型化、高解像度化等に伴い、データ量も増えてきており、そのために情報処理装置から表示装置へのデータの伝送量も伝送速度も増加してきている。
【０００４】
ところで、デジタル化された映像データを伝送する方法としては、シリアル伝送方式である低電圧差動方式（Low Voltage Differential Signaling、以下、ＬＶＤＳという。）がある。ＬＶＤＳによる伝送方式では、高速で差動信号を伝送することができ、パラレルな映像データをシリアル化して伝送するため、インターフェースの本数を少なくすることができ、設計上有利なものとなる。また、差動信号で伝送されるため、ノイズ耐性が強く、非常に有効な伝送手段である。
【０００５】
従来のデータ伝送方式１００は、図３に示すように、送信装置１０１と、ＬＶＤＳケーブル１１０を介して送信装置１０１と接続された受信装置１２０とから構成されており、ＬＶＤＳケーブル１１０を介して映像データ等のデータが伝送される。
【０００６】
送信装置１０１は、映像データ等を出力する情報処理部１０２と、基準クロックを逓倍するＰＬＬ（phase-locked loop）回路部１０３と、パラレルなデータをシリアルなデータに変換するパラレルシリアル変換部１０４とから構成されている。送信装置１０１は、基準クロックｃｌｋに基づいて、情報処理部１０２からのパラレルなデータＤ１〜Ｄ４をパラレルシリアル変換部１０４にてシリアルなデータ１３２に変換する。パラレルシリアル変換部１０４からのシリアルデータ、及び、基準クロックｃｌｋをＰＬＬ回路部１０３にて逓倍したクロック４ｃｌｋは、それぞれレベルシフト部１０５、１０６、ＬＶＤＳケーブル１１０を介して受信装置１２０に伝送される。なお、本説明においては、情報処理部１０２より４ビットの映像データが出力されるため、ＰＬＬ回路部１０３にて基準クロックｃｌｋの４倍の周波数であるクロック４ｃｌｋが出力されるが、これに限らず、情報処理部１０２において出力される映像データのビット数により、逓倍するクロックの倍率を適宜選択するようにしてもよい。
【０００７】
受信装置１２０は、送信装置１０１からのシリアルデータをパラレルデータに変換するシリアルパラレル変換部１２１と、ＰＬＬ回路部１２２と、受信した映像データを表示させる表示部１２３とから構成されている。受信装置１２０は、ＬＶＤＳケーブル１１０からのシリアルデータ、及び、クロック４ｃｌｋをレベルシフト部１２４、１２５を介してそれぞれシリアルパラレル変換部１２１、ＰＬＬ回路部１２２に入力させる。受信装置１２０は、クロック４ｃｌｋを、ＰＬＬ回路部１２２にて分周されたクロックｃｌｋを表示部１２３に出力するとともに、クロック４ｃｌｋをシリアルパラレル変換部１２１に出力し、このクロック４ｃｌｋに基づいてシリアルデータをシリアルパラレル変換部１２１にてパラレルなデータＤ１〜Ｄ４に変換し、表示部１２３に出力している。シリアルパラレル変換部１２１は、送信装置１００のＰＬＬ回路部１０３にて逓倍されたクロック４ｃｌｋの立ち上がりを検出し、入力されるシリアルデータの各データ列の先頭位置を判別している。
【０００８】
また、図４に示すようなデータ伝送方式２００は、図３に示すデータ伝送方式１００で説明したＰＬＬ回路部１０３、１２２の代わりにＰＬＬ回路部２０１、２０２が用いられる以外は、データ伝送方式１００と同様の構成を有している。
【０００９】
データ伝送方式２００は、送信装置１０１において基準クロックｃｌｋを４倍の周波数に逓倍したクロック４ｃｌｋに基づいてパラレルシリアル変換部１０４にてパラレルデータＤ１〜Ｄ４をシリアルデータに変換したデータを、受信装置１２０に伝送している。また、データ伝送方式２００は、ＰＬＬ回路部２０１にて基準クロックｃｌｋをそのまま受信装置１２０に伝送しており、ＰＬＬ回路部２０２にて４倍の周波数に逓倍し、そのクロック４ｃｌｋをシリアルパラレル変換部１２１に出力しており、このクロック４ｃｌｋに基づいて送信されるシリアルデータを、元のパラレルデータＤ１〜Ｄ４に変換して、表示部１２３に出力している。
【００１０】
さらに、図５に示すようなデータ伝送方式３００は、データ伝送方式１００と同様な構成に、情報処理部１０１から同期パルスをパラレルシリアル変換部１０４及びシリアルパラレル変換部１２１に出力しており、この同期パルスに基づいて、送信装置１０１と受信装置１２０とを同期をとっている。
【００１１】
【特許文献１】特開２００１−２５１３８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上述のデータ伝送方式１００では、逓倍されたクロック４ｃｌｋをＬＶＤＳケーブル１１０にて伝送しており、この伝送されたクロック４ｃｌｋをＰＬＬ回路部１２２において基準クロックｃｌｋを生成し、これらのクロックに基づいてシリアルパラレル変換部１２１において、シリアルデータをパラレルデータに変換している。このとき、ＰＬＬ回路部１２２において生成されるクロックにより、同期を取っているが、この同期を取るタイミングにずれが発生している、つまり、位相がずれている場合には、情報処理部１０２からのデータＤ１〜Ｄ４がシリアルパラレル変換部１２１にて正しく変換されず、表示がうまくできないという問題があった。
【００１３】
また、基準クロックｃｌｋをそのまま伝送するデータ伝送方式２００においても、データ伝送方式１００と同様に、位相ずれが発生する場合があり、表示がうまくできないという問題があった。
【００１４】
また、別途同期パルスを伝送するデータ伝送方式３００では、伝送される同期パルスの精度を４倍の周波数に逓倍されたクロック４ｃｌｋと同様の精度が必要となり、システムの大型化や高精度化に伴うコスト高につながり、実用性に向かないものであった。
【００１５】
本発明は、このような従来の実情に鑑みて提案されたものであり、ＰＬＬ回路部において出力するクロックに位相ずれが発生した場合に、この位相ずれを簡易な構成をもってして解消し、シリアルパラレル変換部での変換を正確に行うことができるデータ伝送システム及び、そのようなデータ伝送システムに用いられる受信装置、送信装置、並びに、データ伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した目的を達成するために、本発明に係るデータ伝送システムは、送信装置より受信装置にデータを伝送するデータ伝送システムにおいて、上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理部と、上記情報処理部から出力される上記基準クロックを所定倍率に変換された第１のクロックを生成する第１のクロック変換部と、上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のＩＤデータを挿入するＩＤデータ挿入部と、上記ＩＤデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部とを有し、上記受信装置は、上記送信装置からの上記第１のクロックを所定倍率に変換された第２のクロックを生成する第２のクロック変換部と、上記パラレルシリアル変換部からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、上記情報処理部から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換部より出力されるパラレルデータから上記ＩＤデータを検出するＩＤデータ検出部と、上記ＩＤデータ検出部によって上記ＩＤデータを検出した場合にリセット信号が入力されるタイマとを有し、上記タイマは、所定期間内に上記ＩＤデータ検出部からのリセット信号を検出しない場合に、上記第２のクロック変換部をリセットすることを特徴とする。
【００１７】
また、本発明に係るデータ伝送方法は、送信装置より受信装置にデータを伝送するデータ伝送方法において、上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理工程と、上記情報処理工程から出力される上記基準クロックを所定倍率に変換された第１のクロックを生成する第１のクロック変換工程と、上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のＩＤデータを挿入するＩＤデータ挿入工程と、上記ＩＤデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換工程とを有し、上記受信装置は、上記送信装置からの上記第１のクロックを所定倍率に変換された第２のクロックを生成する第２のクロック変換工程と、上記パラレルシリアル変換工程からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換工程と、上記情報処理工程から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換工程より出力されるパラレルデータから上記ＩＤデータを検出するＩＤデータ検出工程と、上記ＩＤデータ検出工程によって上記ＩＤデータを検出した場合にタイマにリセット信号を出力する第１のリセット信号出力工程とを有し、上記ＩＤデータ検出工程において上記ＩＤデータを検出せず、所定期間経過し上記タイマに上記第１のリセット信号出力工程からの上記リセット信号が入力されない場合に、上記第２のクロック変換工程をリセットさせる第２のリセット信号出力工程とを備えることを特徴とする。
【００１８】
また、本発明に係るデータ送信装置は、パラレルデータをシリアルデータに変換し、該シリアルデータをデータ受信装置に送信するデータ送信装置において、パラレルデータ、映像同期信号を出力する情報処理部と、上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンで、上記受信装置側で検出が可能な同期検出用のＩＤデータを挿入するＩＤデータ挿入部と、上記ＩＤデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部とを備えることを特徴とする。
【００１９】
さらに、本発明に係るデータ受信装置は、データ送信装置から送信されるシリアルデータを受信し、シリアルデータをパラレルデータに変換するデータ受信装置において、上記送信装置からの送信される同期用のクロックが所定倍率に変換された第２のクロックを生成するクロック変換部と、上記シリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、上記送信装置において映像同期信号が検出された期間に挿入された所定のビットパターンのＩＤデータを検出するＩＤデータ検出部と、上記ＩＤデータ検出部によって上記ＩＤデータを検出した場合にリセット信号が入力されるタイマとを備え、上記タイマは、所定期間内に上記ＩＤデータ検出部からのリセット信号を検出しない場合に、上記クロック変換部をリセットすることを特徴とする。
【発明の効果】
【００２０】
本発明に係るデータ伝送システムは、ＩＤデータ検出部において、映像同期信号が検出された際に同期用のＩＤデータを検出できない場合、つまり位相ずれが発生している場合に、リセット信号を出力せず、タイマによって第２のクロック変換部がリセットされるので、位相ずれが発生している場合にのみ、第２のクロック変換部がリセットされる。これにより、第２のクロック変換部はリセットされ、再び同期用のクロックを出力する際に、そのタイミングがずれ、つまりリセット前とは異なるタイミングで同期用のクロックを出力することとなる。また、この一連の動作を、タイマが第２のクロック変換部にリセット信号を出力しなくなるまで、つまり同期が取れるまで繰り返されるので、簡易な構成で同期が取れるようになる。
【００２１】
また、本発明は、別途伝送している映像同期信号が検出されている期間中であれば、どのタイミングであってもＩＤデータを挿入することさえできればよく、同期用信号を精度よく伝送したり、そのための複雑な機構を設ける必要がなく、長距離伝送も可能となり、設計上大変有利なものである。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係るデータ伝送システムについて、図面を参照しながら詳細に説明する。
【００２３】
本発明に係るデータ伝送システム１０は、図１に示すように、ユーザにより操作入力等が行われるコンピュータ１と、コンピュータ１からの命令を受け、格納されている映像データ等のデジタルデータの各種処理を行うメディアターミナル２と、メディアターミナル２からの映像データ等をスクリーン３に表示させるプロジェクタ４と、音声データ等を出力させるスピーカ５とからなる映画コンテンツ提供システムに適用される。具体的には、本データ伝送システム１０は、情報処理を行い送信する送信装置であるメディアターミナル２から受信装置であるプロジェクタ４に映像データを伝送する伝送システムである。
【００２４】
データ伝送システム１０は、図２に示すように、映像データ等のデータを送信する送信装置１１と、送信装置１１からのデータを受信する受信装置２０との間で伝送路３０を介してデータ伝送するシステムである。図１の例に当てはめると、送信装置１１はメディアターミナル２であり、受信装置２０はプロジェクタ４に当たり、メディアターミナル２からの映像データをプロジェクタ４に伝送し、その映像データをプロジェクタ４によりスクリーン３に表示させることができる。
【００２５】
送信装置１１は、映像データ等の各種信号を出力する情報処理部１２と、情報処理部１２からのパラレルデータをシリアルデータに変換するパラレルシリアル変換部１３と、クロック信号を所定倍率に変換するＰＬＬ回路部１４と、映像データに所定のＩＤデータを挿入するＩＤ挿入部１５と、伝送信号を生成するレベルシフト部１６、１７とから構成されている。
【００２６】
情報処理部１２は、映像同期信号（水平同期信号又は垂直同期信号）、クロック、各種処理が施されたデジタルな映像データ等を出力するものであり、例えば、図２に示すように、基準クロックｃｌｋ、４ビットの映像データＤ１〜Ｄ４をパラレルに出力する。また、情報処理部１２は、映像同期信号ｓｙｎｃを後述するＩＤ挿入部１５及びＩＤ検出部２５に出力している。なお、本説明においては、４ビットの映像データＤ１〜Ｄ４について説明しているが、これに限らず、所望とする映像データを出力する情報処理部１２であってよい。
【００２７】
パラレルシリアル変換部１３は、情報処理部１１から出力されるパラレルデータをシリアルデータに変換するものである。
【００２８】
ＰＬＬ回路部１４は、情報処理部１２から出力される基準クロックｃｌｋが入力され、この基準クロックｃｌｋをパラレルシリアル変換部１３において変換されるシリアルデータのレートに対応するクロック４ｃｌｋに変換し、つまりの基準クロックｃｌｋの周波数を４倍にしたクロック４ｃｌｋをパラレルシリアル変換部１３に出力するとともに、そのクロック４ｃｌｋを受信装置２０に伝送する。
【００２９】
ＩＤ挿入部１５は、情報処理部１２の後段、パラレルシリアル変換部１３の前段に設けられ、映像同期信号ｓｙｎｃを検出し、その映像同期信号ｓｙｎｃが検出されている期間の映像データＤ１〜Ｄ４に同期用のＩＤデータを挿入したものをパラレルシリアル変換部１３へ出力する。ＩＤデータは、映像同期信号ｓｙｎｃと異なるビットパターンであり、予め決められた１クロック分に対応するビットパターンを有するデータであり、後述するＩＤ検出部２５において検出できるデータである。なお、ＩＤデータは、上述のように１クロック分に対応するデータに限らず、複数クロックに対応したデータであってもよい。また、ＩＤデータは、複数位相分ずれた際に検出可能なように、周期的ではないデータであることが好ましい。
【００３０】
レベルシフト部１６は、パラレルシリアル変換部１３から出力されたシリアルデータに対応した伝送信号を生成し、受信装置２０側のレベルシフト部２１に伝送路３０を介して伝送する。レベルシフト部１７は、ＰＬＬ回路部１４から出力されるクロック４ｃｌｋに対応した伝送信号を生成し、受信装置２０側のレベルシフト部２２に伝送路３０を介して伝送する。
【００３１】
次に、送信装置１１から伝送される映像データ等を受信する受信装置２０について説明する。
【００３２】
受信装置２０は、送信装置１１からのシリアルデータを伝送路３０を介して受信するレベルシフト部２１と、レベルシフト部２１からの信号が入力されるシリアルパラレル変換部２２と、送信装置１１からのクロック４ｃｌｋを伝送路３０を介して受信するレベルシフト部２３と、レベルシフト部２３からの信号が入力されるＰＬＬ回路部２４と、シリアルパラレル変換部２２からのパラレルデータに挿入されたＩＤデータを検出するＩＤ検出部２５と、所定の期間経過したのちにリセット信号を出力するタイマ２６と、シリアルパラレル変換部２２からのパラレルデータを表示させる表示部２７とから構成されている。
【００３３】
レベルシフト部２１は、伝送路３０を介して入力されるレベルシフト部１６からの伝送信号に対応してシリアルデータを生成し、シリアルパラレル変換部２２に出力する。レベルシフト部２３は、伝送路３０を介して入力されるレベルシフト部１７からの伝送信号に対応してクロック４ｃｌｋをＰＬＬ回路部２４に出力する。
【００３４】
シリアルパラレル変換部２２は、レベルシフト部２１からのシリアルデータをＰＬＬ回路部２４からのクロック４ｃｌｋに基づいて、パラレルデータである映像データＤ１〜Ｄ４に変換する。
【００３５】
ＰＬＬ回路部２４は、レベルシフト部２３から出力されるクロック４ｃｌｋをシフトクロックとしてシリアルパラレル変換部２２に出力するとともに、クロック４ｃｌｋから基準クロックｃｌｋを生成し、その基準クロックｃｌｋを表示部２７に出力する。
【００３６】
ＩＤ検出部２５は、シリアルパラレル変換部２２の後段で、表示部２７の前段に設けられ、映像同期信号ｓｙｎｃを検出し、その映像同期信号ｓｙｎｃが検出されている期間の映像データＤ１〜Ｄ４に挿入されたＩＤデータを検出し、ＩＤデータが検出された場合にのみ、タイマ２６にリセット信号３６を出力する。
【００３７】
タイマ２６は、ＩＤ検出部２５からのリセット信号に応じてタイマをリセットする。また、タイマ２６は、映像同期信号ｓｙｎｃの周期よりも長い所定の期間経過した場合には、ＰＬＬ回路部２４にリセット信号を出力する。つまり、タイマ２６は、ＩＤ検出部２５からリセット信号が入力され、タイマ２６がリセットされている間は、ＰＬＬ回路部２４にリセット信号を出力しない。
【００３８】
表示部２７は、映像同期信号ｓｙｎｃ、基準クロックｃｌｋに基づいて、シリアルパラレル変換部２２からの映像データＤ１〜Ｄ４を表示させる。
【００３９】
上述のような構成を有するデータ伝送システム１０は、先ず、情報処理部１２からの映像データＤ１〜Ｄ４、映像同期信号ｓｙｎｃがＩＤ挿入部１５に入力され、基準クロックｃｌｋがＰＬＬ回路部１４に入力される。
【００４０】
次に、ＩＤ挿入部１５において、映像同期信号ｓｙｎｃを検出した場合、映像データＤ１〜Ｄ４に所定のＩＤデータが挿入され、パラレルシリアル変換部１３に出力され、映像同期信号ｓｙｎｃを検出しない場合は映像データＤ１〜Ｄ４をそのままパラレルシリアル変換部１３に出力する。また、ＰＬＬ回路部１４において、クロック４ｃｌｋがパラレルシリアル変換部１３に入力され、基準クロックを所定倍率で変換したクロック４ｃｌｋを伝送路３０を介して受信装置２０側のＰＬＬ回路部２４に出力される。
【００４１】
次に、パラレルシリアル変換部１３において、入力されるパラレルデータとクロック信号に基づいてシリアルデータに変換し、伝送路３０を介して受信装置２０側のシリアルパラレル変換部２２に出力する。
【００４２】
次に、データ伝送システム１０は、受信装置２０側において、ＰＬＬ回路部２４から出力されるクロック４ｃｌｋをシリアルパラレル変換部２２に出力し、シリアルパラレル変換部２２において、パラレルデータをＩＤ検出部２５を介して表示部２７に出力する。
【００４３】
ＩＤ検出部２５において、ＩＤ検出部２５が映像同期信号ｓｙｎｃを検出した場合、ＩＤデータを検出し、ＩＤデータが検出された場合はタイマ２６にリセット信号を出力し、映像同期信号ｓｙｎｃが検出されない場合はタイマ２６にリセット信号を出力しない。
【００４４】
タイマ２６において、ＩＤ検出部２５からのリセット信号が入力されるとタイマをリセットし、所定期間リセット信号が入力されない場合は、ＰＬＬ回路部２４にリセット信号を出力する。
【００４５】
次に、タイマ２６からのリセット信号が入力されたＰＬＬ回路部２４は、ＰＬＬ回路部２４をリセットし、再び同期用のクロック４ｃｌｋをシリアルパラレル変換部２２に出力する。
【００４６】
以上のように動作するデータ伝送システム１０は、ＩＤ検出部２５において映像同期信号ｓｙｎｃを検出された際に同期用のＩＤデータを検出できない場合、つまり位相ずれが発生している場合に、リセット信号を出力せず、タイマ２６によってＰＬＬ回路部２４がリセットされるので、位相ずれが発生している場合にのみ、ＰＬＬ回路部２４がリセットされる。これにより、ＰＬＬ回路部２４はリセットされ、再び同期用のクロック４ｃｌｋを出力する際に、そのタイミングがずれ、つまりリセット前とは異なるタイミングでクロック４ｃｌｋを出力することとなる。また、この一連の動作を、タイマ２６がＰＬＬ回路部２４にリセット信号を出力しなくなるまで、つまり同期が取れるまで繰り返されるので、簡易な構成で同期が取れるようになる。
【００４７】
また、データ伝送システム１０は、別途伝送している映像同期信号ｓｙｎｃが検出されている期間中であれば、どのタイミングであってもＩＤデータを挿入することさえできればよく、同期用信号を精度よく伝送したり、そのための複雑な機構を設ける必要がなく、長距離伝送も可能となり、設計上大変有利なものである。
【００４８】
なお、データ伝送システム１０は、上述のように、タイマ２６を設け、ＩＤ検出部２５からのリセット信号が入力されない場合にＰＬＬ回路部２４をリセットするような構成に限らず、ＩＤ検出部２５において、ＩＤデータが検出されない場合にのみ、ＰＬＬ回路部２４をリセットするような構成であれば、いかなる構成のものであってもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明を適用した映画コンテンツ提供システムの全体構成を示した概略図である。
【図２】本発明に係るデータ伝送システムの構成を示したブロック図である。
【図３】従来のデータ伝送システムの構成を示したブロック図である。
【図４】他の従来のデータ伝送システムの構成を示したブロック図である。
【図５】他の従来のデータ伝送システムの構成を示したブロック図である。
【符号の説明】
【００５０】
１  コンピュータ、２  メディアターミナル、３  スクリーン、４  プロジェクタ、５  スピーカ、１０  データ伝送システム、１１  送信装置、１２  情報処理部、１３  パラレルシリアル変換部、１４  ＰＬＬ回路部、１５  ＩＤ挿入部、１６、１７  レベルシフト部、２０  受信装置、２１、２３  レベルシフト部、２２  シリアルパラレル変換部、２４  ＰＬＬ回路部、２５  ＩＤ検出部、２６  タイマ、２７  表示部、３０  伝送路、１００  データ伝送方式、１０１  送信装置、１０２  情報処理部、１０３  ＰＬＬ回路部、１０４  パラレルシリアル変換部、１０５、１０６  レベルシフト部、１１０  ＬＶＤＳケーブル、１２０  受信装置、１２１  シリアルパラレル変換部、１２２  ＰＬＬ回路部、１２３  表示部、１２４、１２５  レベルシフト部
【図１】
2006311326.tif 000003
【図２】
2006311326.tif 000004
【図３】
2006311326.tif 000005
【図４】
2006311326.tif 000006
【図５】
2006311326.tif 000007