(57)【要約】【課題】電極が形成される半導体層の表面平坦性や、シート抵抗などが何れも優れた、高性能化や小型化に好適な電界効果トランジスタを実現すること。【解決手段】ノンドープのＧａＮ結晶から成る半導体層１０３（バッファ層）の上には、厚さ約４０ｎｍのノンドープのＡｌ0.2 Ｇａ0.8 Ｎから成る半導体層１０４が積層されている。この半導体層１０４は、本発明に基づく厚さ約３０ｎｍの急峻界面提供層１０４１と、本発明に基づく厚さ約１０ｎｍの電極接続面提供層１０４２の計２層の半導体層から構成されている。これらは双方共に上記の通りノンドープのＡｌ0.2 Ｇａ0.8 Ｎから形成されているが、急峻界面提供層１０４１を結晶成長させる際には、キャリアガスとしてＨ2 を使用した。また、電極接続面提供層１０４２を結晶成長させる際には、キャリアガスとしてＮ2 を使用した。【選択図】図１
2006004977.tif 000002
【特許請求の範囲】
【請求項１】
III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、前記バッファ層の前記バリア層に対する界面側にチャネルが形成される電界効果トランジスタにおいて、
前記バリア層は、
前記バリア層の内の最下層の半導体層を構成し、前記バッファ層との界面における組成変化が急峻に形成された急峻界面提供層と、
前記バリア層の内の最上層の半導体層を構成し、上面が略平坦に形成された電極接続面提供層と
を備えた多層構造を有する
ことを特徴とする電界効果トランジスタ。
【請求項２】
前記バリア層を構成する各半導体層は何れも、
ノンドープのＡｌx Ｇａ1-x Ｎ（０＜ｘ≦１）から形成されている
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記バリア層を構成する各半導体層は何れも、
ノンドープのＡｌx Ｇａ1-x Ｎ（0.１５≦ｘ≦0.３）から形成されている
ことを特徴とする請求項１又は請求項２に記載の電界効果トランジスタ。
【請求項４】
前記バリア層を構成する各半導体層の前記アルミニウム組成比ｘは、
積層順序に従って略単調に減少する様に設定されている
ことを特徴とする請求項２又は請求項３に記載の電界効果トランジスタ。
【請求項５】
前記バリア層は、
下側に積層されたバリア層第１層と、
前記バリア層第１層の上側に積層されたバリア層第２層と
の計２層の半導体層から形成されている
ことを特徴とする請求項１乃至請求項４の何れか１項に記載の電界効果トランジスタ。
【請求項６】
前記バリア層第１層の膜厚ｄ1 と前記バリア層第２層の膜厚ｄ2 は、
１０ｎｍ≦ｄ1 ≦３０ｎｍ、
１０ｎｍ≦ｄ2 ≦３０ｎｍ、かつ、
３０ｎｍ≦ｄ1 ＋ｄ2 ≦６０ｎｍ
を満たす
ことを特徴とする請求項５に記載の電界効果トランジスタ。
【請求項７】
前記バッファ層の最上層は、
ノンドープのＧａＮから形成されている
ことを特徴とする請求項１乃至請求項６の何れか１項に記載の電界効果トランジスタ。
【請求項８】
III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、前記バッファ層の前記バリア層に対する界面側にチャネルが形成される電界効果トランジスタの製造方法であって、
前記バリア層を結晶成長させる結晶成長工程において、
前記バリア層の材料ガスを運ぶキャリアガスの中で、水素（Ｈ2 ）ガスが占めるガス分圧比Ｒを
「ｒ1 ≧Ｒ≧ｒ2 （１≧ｒ1 ＞１／４，１／２＞ｒ2 ≧０，ｒ1 ＞ｒ2 ）」なる範囲内で、時間ｔに対して略連続的又は略段階的に、略単調に減少させる
ことを特徴とする電界効果トランジスタの製造方法。
【請求項９】
前記結晶成長工程において、
前記ガス分圧比Ｒを段階的にｍ回（ｍ≧１）減少させることにより、
前記バリア層をノンドープのＡｌx Ｇａ1-x Ｎ（０＜ｘ≦１）から成る計ｍ＋１層の半導体層から形成する
ことを特徴とする請求項８に記載の電界効果トランジスタの製造方法。
【請求項１０】
前記バリア層を２層構成とし、
先に積層するバリア層第１層を、
水素（Ｈ2 ）ガスを主なキャリアガスとして結晶成長させ、
次に積層するバリア層第２層を、
希ガス又は窒素（Ｎ2 ）ガスから成る不活性ガスを主なキャリアガスとして結晶成長させる
ことを特徴とする請求項９に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、 III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ（各種のＦＥＴやＨＥＭＴ等）の構成とその製造方法に関する。
【背景技術】
【０００２】
III族窒化物系化合物半導体の結晶成長によって製造される電界効果トランジスタの構成やその製造方法としては、例えば下記の特許文献１に記載されている技術などが、一般にも広く知られている。
これらの従来技術においては、半導体層を結晶成長させる際にその材料ガスを運ぶキャリアガスとして水素（Ｈ2 ）ガスが用いられることが多い。
【０００３】
その理由は、次の通りである。
（理由１）水素ガスを用いた場合、結晶成長させる半導体層の結晶性を良質に形成することが、その他のキャリアガスよりも比較的容易である。このことは、素子のシート抵抗や素子特性のばらつきや歩留りなどの点で有利である。
（理由２）水素ガスを用いた場合、バッファ層とバリア層などの各半導体層間の界面の平坦性や或いはその界面近傍における組成変動の急峻性などを高めることが、その他のキャリアガスよりも比較的容易である。このため、チャネルを移動するキャリアの移動度を高く良好に確保することが、比較的容易となる。このことは、素子の小型化や高性能化などの点で有利である。
【特許文献１】特開２００３−４５８９９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、水素（Ｈ2 ）ガスをキャリアガスとして用いた場合、最後に積層される半導体層の表面は、平坦或いは平滑には形成され難くなり、その結果、次の様な問題が生じる。
（問題点１）接続すべき電極の大きさに対して、その半導体層の表面の凹凸形状の起伏が相対的に大きくなり過ぎると、その表面上に正確に電極を形成することが困難となる。このため、電極の微細化が阻害され、素子の小型化が困難となる。
（問題点２）或いは、例え所望の位置に電極が形成できたとしても、接続強度やオーミック性などの電極特性を、必ずしも十分には安定させることができない。このため、素子の歩留りを確保することが難しくなり、よって、所望の電界効果トランジスタの工業的な量産態勢を確立することも困難となる。
【０００５】
上記の様な表面荒れが生じてしまう原因は、水素（Ｈ2 ）ガスが奏するエッチング作用にあるものと考えられる。そこで、この点を改善するために、例えば窒素（Ｎ2 ）ガスをキャリアガスとして用いてバリア層を結晶成長させると、上記の表面荒れの問題を改善することができる。しかしながら、この方法によれば、前述の理由１、理由２に基づいて得られていた、移動度やシート抵抗などに関わる所望の電気的特性を同時に得ることは、必然的に困難となる。
【０００６】
本発明は、上記の課題を解決するために成されたものであり、その目的は、素子のシート抵抗や微細電極の形成の確実性やチャネル中のキャリアの移動度などが何れも優れた、高性能化や小型化に好適な電界効果トランジスタを実現することである。
【課題を解決するための手段】
【０００７】
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、 III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、バッファ層のバリア層に対する界面側にチャネルが形成される電界効果トランジスタにおいて、そのバリア層の積層構造を、少なくとも次の（１）、（２）の計２層を備えた多層構造にすることである。
（１）バリア層の内の最下層の半導体層を構成し、バッファ層との界面における組成変化が急峻に形成された急峻界面提供層。
（２）バリア層の内の最上層の半導体層を構成し、上面が略平坦に形成された電極接続面提供層。
【０００８】
ただし、上記のバリア層は、通常、一般にキャリア供給層などとも呼ばれることがある。また、上記のバッファ層は、通常、一般に下地層などとも呼ばれることがある。上記の第１の手段で言うバッファ層は、半導体の結晶成長の分野で、結晶成長させるべき所望の半導体層と結晶成長基板との間の格子定数差の問題を解消又は緩和するために、それらの間に形成する薄膜の半導体層（例：膜厚約２５０ｎｍ前後のＡｌＮ層など）の意味ではないが、実際の構成上、その様な半導体層をも、上記の第１の手段で言う所のバッファ層（下地層）の概念中には含み得る。
例えば、ＧａＮのバルク結晶から成る結晶成長基板を使用する場合、上記の格子定数差の問題は始めから存在しないが、その様な場合にも、上記の第１の手段におけるバッファ層（下地層）は必要である。ただし、この場合、そのＧａＮのバルク結晶から成る結晶成長基板で、上記の第１の手段で言う所のバッファ層（下地層）を兼ねても良い。
【０００９】
上記のバリア層の最上の半導体層には、ドレイン電極、ソース電極、ゲート電極を形成する。ただし、ゲート電極は、絶縁膜などを介して間接的に形成しても良い。これらの各種の電極に関わる構成形態は任意で良く、例えばオーミック性や整流作用などを考慮しつつ、周知の適当な構成形態を任意に選択、採用することができる。また、本発明の電界効果トランジスタでは、バリア層の厚さなどによって、ノーマリーオンのトランジスタにでも、ノーマリーオフのトランジスタにでも、何れのタイプの電界効果トランジスタにでも構成することができる。これらの諸構成は任意で良い。
【００１０】
以下、本発明の電界効果トランジスタの構造または製造手順を最適化するための各種の要件に付いて説明する。
キャリアの移動度が大きいチャネルを形成したり、各オーミック電極近傍におけるバリア層のオーミック特性を最適化したりするためには、バリア層に垂直な方向におけるキャリアのエネルギー準位（即ち、各半導体層のバンドギャップ）の最適化が必要になることは言うまでもないが、その最適化を実施するためには、少なくとも以下に示すパラメータ（１）〜（３）が非常に重要である。
【００１１】
（１）半導体層の厚さ
特に、バリア層を構成する各半導体層の各厚さを最適化することにより、バリア層を適度に空乏層化させたり、上記のトンネル効果におけるキャリアのトンネリングの確率を最適化したりすることができる。或いは、バリア層を構成する各半導体層の各厚さを最適化することにより、更には、ゲート電圧によるチャネルの生成／消滅に対する制御性を適正に確保したりすることができる。即ち、各半導体層の厚さの最適化により、電子供給の流れや、電子蓄積層（チャネル）の制御容易性を改善することができる。
【００１２】
（２）Ａｌ組成比
各半導体層のＡｌ組成比を最適化すれば、これにより、各半導体層のバンドギャップエネルギーや、或いは電子親和力を最適化することができるので、良好なチャネル構造を形成することができる。
例えば、バリア層の電子親和力はバッファ層の電子親和力よりも小さくしなくてはならない。即ち、基本的には、バリア層のバンドギャップエネルギーは、バッファ層のバンドギャップエネルギーよりも大きくしなくてはならない。このため、バリア層とバッファ層とを何れもＡｌx Ｇａ1-x Ｎ（０＜ｘ≦１）から形成する場合には、バリア層のＡｌ組成比ｘは、バッファ層のＡｌ組成比ｘよりも大きくしなくてはならない。また、両層の各バンドギャップエネルギーの差は、基本的には、大きいほうが望ましい。勿論、バリア層のＡｌ組成比などは、バリア層のオーミック特性の最適化パラメータにもなり得る。
また、特に、オーミック電極（ソース電極、ドレイン電極）に直接接合される半導体層の場合、Ａｌ組成比を最適化することにより、良好なオーミック性を確保することができる。
【００１３】
（３）不純物の有無
ドーパント（不純物）の有無又は濃度によって、各半導体層のキャリア密度や絶縁性やオーミック特性などを最適化することができる。高移動度を実現するためには、少なくともチャネルやその近傍を形成する半導体層においては、キャリアの散乱を防止するために不純物は添加しない方が良い。また、高抵抗率が要求される半導体層に付いても、不純物は添加しない方が良い。これらの意味で、特に、バッファ層の少なくとも最上層を構成する半導体層は、ノンドープ層であることが望ましい。
ただし、バリア層は、必ずしもノンドープ層にする必要はなく、例えばｎ型に形成しても良い。この様な構成によっても、本発明の手段に基づく本発明の作用・効果を有する高性能な電界効果トランジスタを製造することができる。
【００１４】
したがって、これらの各パラメータを最適化することは非常に重要となる。
以下に記載する本発明の各手段は、以上の各観点を踏まえて考案されたものであり、よって、本発明を更に具体的に実施するに当たっては、以下の何れかの手段を採用することがより望ましい。
【００１５】
即ち、例えば、本発明の第２の手段は、上記の第１の手段において、上記のバリア層を構成する各半導体層を何れも、ノンドープのＡｌx Ｇａ1-x Ｎ（０＜ｘ≦１）から形成することである。
【００１６】
また、本発明の第３の手段は、上記の第１又は第２の手段において、バリア層を構成する各半導体層を何れも、ノンドープのＡｌx Ｇａ1-x Ｎ（0.１５≦ｘ≦0.３）から形成することである。
【００１７】
また、本発明の第４の手段は、上記の第２または第３の手段において、バリア層を構成する各半導体層のアルミニウム組成比ｘを、その積層順序に従って略単調に減少する様に設定することである。
ただし、上記の「略単調に減少する」とは、概ね次の様な減少傾向を示すことを言う。即ち、番号Ｎを独立変数とする関数ｚ＝ｆ（Ｎ）に付いて、Ｎの定義域上における任意の番号Ｎ1 ，Ｎ2 に対して「Ｎ1 ＜Ｎ2 ⇒ｆ（Ｎ1 ）≧ｆ（Ｎ2 ）」が成り立つ時、この関数ｆを広義の単調減少関数と言い、また、従属変数ｚは番号Ｎに対して単調に減少すると言う。したがって、上記の本発明の第４の手段は、バリア層を構成する各半導体層のアルミニウム組成比ｘを全て或いは部分的に同じにすることを含んでいる。
【００１８】
また、上記の番号Ｎを例えば時間ｔなどの連続変数に置き換えた場合にも同様に、以下でも上記と同様の表現を用いるものとする。即ち、例えば、所定の定義域上における任意の時刻ｔ1 ，ｔ2 に対して「ｔ1 ＜ｔ2 ⇒ｚ1 ＝ｆ（ｔ1 ）≧ｚ2 ＝ｆ（ｔ2 ）」が成り立つ時にも同様に、従属変数ｚは独立変数ｔに対して単調に減少すると言う。
【００１９】
次に、本発明の第５の手段は、上記の第１乃至第４の何れか１つの手段において、下側に積層されたバリア層第１層と、このバリア層第１層の上側に積層されたバリア層第２層との計２層の半導体層から、上記のバリア層を形成することである。
即ち、ここで言うバリア層第１層は本発明の急峻界面提供層に当たり、また、上記のバリア層第２層は本発明の電極接続面提供層に当たる。
【００２０】
また、本発明の第６の手段は、上記の第５の手段において、バリア層第１層の膜厚ｄ1 とバリア層第２層の膜厚ｄ2 とを、何れも「１０ｎｍ≦ｄ1 ≦３０ｎｍ、１０ｎｍ≦ｄ2 ≦３０ｎｍ、かつ、３０ｎｍ≦ｄ1 ＋ｄ2 ≦６０ｎｍ」が成立する様に設定することである。
【００２１】
また、本発明の第７の手段は、上記の第１乃至第６の何れか１つの手段において、バッファ層の最上層をノンドープのＧａＮから形成することである。ただし、バッファ層は勿論、単層構造であってもよい。その場合には、バッファ層の最上層は、バッファ層そのものに該当する。
【００２２】
また、本発明の第８の手段は、 III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、バッファ層のバリア層に対する界面側にチャネルが形成される電界効果トランジスタの製造工程における、そのバリア層を結晶成長させる結晶成長工程において、バリア層の材料ガスを運ぶキャリアガスの中で、水素（Ｈ2 ）ガスが占めるガス分圧比Ｒを「ｒ1 ≧Ｒ≧ｒ2 （１≧ｒ1 ＞１／４，１／２＞ｒ2 ≧０，ｒ1 ＞ｒ2 ）」なる範囲内で、時間ｔに対して略連続的又は略段階的に、略単調に減少させることである。
【００２３】
ただし、より望ましくは、上記のバリア層を結晶成長させる結晶成長工程において、上記のガス分圧比Ｒを「ｒ1 ≧Ｒ≧ｒ2 （１≧ｒ1 ＞１／２，１／４＞ｒ2 ≧０）」なる範囲内で、時間ｔに対して略連続的又は略段階的に、略単調に減少させることである。
【００２４】
また、本発明の第９の手段は、上記の第８の手段の結晶成長工程において、上記のガス分圧比Ｒを段階的にｍ回（ｍ≧１）減少させることにより、上記のバリア層をノンドープのＡｌx Ｇａ1-x Ｎ（０＜ｘ≦１）から成る計ｍ＋１層の半導体層から形成することである。
【００２５】
また、本発明の第１０の手段は、上記の第９の手段において、バリア層を２層構成とし、先に積層するバリア層第１層を水素（Ｈ2 ）ガスを主なキャリアガスとして結晶成長させ、次に積層するバリア層第２層を希ガス又は窒素（Ｎ2 ）ガスから成る不活性ガスを主なキャリアガスとして結晶成長させることである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【発明の効果】
【００２６】
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、上記の急峻界面提供層によって、バリア層の結晶性を良好に確保することができ、バリア層とバッファ層との界面近傍における半導体結晶の組成変化が急峻となる。
更に、上記の電極接続面提供層によって、バリア層の表面の平坦性や平滑性も良好に確保される。
【００２７】
バリア層とバッファ層との界面の急峻性を確保することは、チャネル中を移動するキャリアの散乱によるキャリアの移動度の低減を抑制する効果があるものと考えられる。
【００２８】
したがって、本発明の第１の手段によれば、電界効果トランジスタにおいて、上記の界面付近に形成されるチャネル中を移動するキャリアの移動度や、或いは素子のシート抵抗などの各種の電気特性を良好に確保できると同時に、バリア層の表面の平坦性や平滑性も良好に確保され、これにより、ゲート電極の密着性が向上するので、ゲート電圧による電界効果の制御容易性を改善することも同時に可能又は容易となる。
【００２９】
また、本発明の第２の手段によれば、バリア層のバンドギャップエネルギーを大きく確保することが容易である。したがって、バッファ層にはインジウム（Ｉｎ）を含んだ半導体結晶などを用いなくても、バリア層のバンドギャップエネルギーとバッファ層のバンドギャップエネルギーの差を十分に大きく確保することができる。したがって、本発明の第２の手段によれば、バリア層とバッファ層との間の界面荒れが生じ難くなる。即ち、本発明の第２の手段によれば、上記の第１の手段に基づく作用・効果に対するこの様な相乗効果により、バリア層とバッファ層との界面をより確実に平坦或いは平滑にすることができるので、より確実にキャリアの移動度を良好に確保することができる。
また、バリア層をノンドープ層とすることは、半導体素子の耐圧性の観点からも有利である。
【００３０】
なお、インジウム（Ｉｎ）を含んだ半導体結晶を結晶成長させた場合に、その後に積層される他の半導体層との間で界面荒れが生じ易くなる事情については、例えば次の文献等からも容易に理解することができる。
（１）公開特許公報：特開平１１−０６８１５９
（２）公開特許公報：特開平９−１３９５４３
（３）公開特許公報：特開平８−８８４３２
【００３１】
また、本発明の第３の手段によれば、チャネル周辺のポテンシャル曲線などを最適化することが可能または容易になる。特に、アルミニウム組成比に対する下限値の設定はチャネルを確実に形成するための制約であり、一方、上限値の設定は良好なオーミック電極を形成するための制約である。
ただし、この手段は、後述の本発明の第７の手段と組み合わせて適用することが、更により望ましい。
【００３２】
また、本発明の第４の手段によれば、バリア層のバンドギャップエネルギーとバッファ層のバンドギャップエネルギーの差を大きく確保することができるので、チャネル周辺のポテンシャル曲線などを最適化することが可能または容易になる。また、特に、オーミック電極が直接接合された半導体層に付いては、この様な電子親和力の最適化によって、そのオーミック性を良好に確保することも容易となる。
ただし、この手段は、上記の本発明の第３の手段や、後述の本発明の第７の手段と組み合わせて適用することが、更により望ましい。
【００３３】
また、本発明の第５の手段によれば、本発明の電界効果トランジスタのバリア層を２層構成で実現することができる。即ち、このバリア層第１層によって急峻界面提供層を形成し、かつ、バリア層第２層によって電極接続面提供層を構成することができる。即ち、上記の個々の利点を備えた急峻界面提供層と電極接続面提供層との各々を有する本発明のバリア層を最小の積層構成で実現することができる。
即ち、この構成は、最も容易に本発明の電界効果トランジスタを実現するための手段であり、よって、本発明の第５の手段によれば、小型化や高性能化に非常に有利な本発明の電界効果トランジスタを効率よく生産することができる。
【００３４】
また、本発明の第６の手段によれば、バリア層全体の厚さが最適化されるので、バリア層のオーミック特性を最適化することができる。ただし、電極接続面提供層（上記のバリア層第２層）を薄く形成し過ぎると、平坦或いは平滑な表面が形成され難くなるなど、その膜厚の積層ムラに基づく悪影響が素子特性として表面化し易くなるため注意を要する。
即ち、本発明の第６の手段は、バリア層第１層の厚さとバリア層第２層の厚さに付いて、これらの作用に関する観点より、経験的かつ総合的に最適化された適正範囲を示すものである。
【００３５】
更に、高移動度を実現するためには、少なくともチャネルが形成される半導体層においては、キャリアの散乱を防止するために不純物は添加しない方が良い。また、高抵抗率が要求される半導体層に付いても、不純物は添加しない方が良い。これらの意味で、特に、バッファ層の少なくとも最上層を構成する半導体層は、ノンドープ層であることが望ましい。この様な観点より、本発明の第７の手段は有利である。
【００３６】
また、本発明の第７の手段によれば、バッファ層の最上層がＧａＮから形成されるので、バッファ層の最上層をインジウムを含まない半導体（Ａｌx Ｇａ1-x Ｎ（０≦ｘ≦１））から形成する場合、この最上層のバンドギャップエネルギーを最小に抑えることができる。ここでインジウム（Ｉｎ）を用いないのは、前にも言及した様にバッファ層とバリア層との界面における界面荒れを良好に防止するためであり、これらの限りにおいて、ＧａＮは最小のバンドギャップエネルギーを与える半導体と言える。
したがって、本発明の第７の手段によれば、所望のチャネルを良好に形成することができる。
【００３７】
また、本発明の第８の手段によれば、上記の結晶成長工程において、上記のガス分圧比Ｒが段階的或いは連続的に単調減少されるので、本発明の第１の手段に基づく電界効果トランジスタを製造することが可能或いは容易となるばかりでなく、また、それらと同等のデバイス性能を有する、バリア層が単層構造の電界効果トランジスタを製造することも略同様に可能或いは容易となる。例えば、バリア層が単層構造の電界効果トランジスタを製造する場合には、上記のガス分圧比Ｒを例えば略一様に連続的に単調減少させるなどすれば良い。
【００３８】
この本発明の第８の手段が上記の様に良好に作用する理由は、前にも言及した様に、上記のガス分圧比Ｒが高い場合程、前述の急峻界面提供層が良好に形成され易く、また、上記のガス分圧比Ｒが低い場合程、前述の電極接続面提供層が良好に形成され易くなるためである。ただし、ここで、界面が急峻であることの利点は、前にも言及した様に、チャネル中を移動する電子の移動度が向上するためである。また、表面が平坦或いは平滑であることの利点は、前にも言及した様に、電極の微細化が可能或いは従来よりも容易となるためである。
【００３９】
また、本発明の第９の手段によれば、上記のガス分圧比Ｒがｍ回にわたって段階的かつ単調に減少するので、本発明の第１の手段に基づく優れた電界効果トランジスタを製造することができる。
【００４０】
また、本発明の第１０の手段によれば、本発明の第５の手段に基づく電界効果トランジスタを製造することが可能または容易となる。また、上記のガス分圧比Ｒが高い場合程、前述の急峻界面提供層が良好に形成され易く、かつ、上記のガス分圧比Ｒが低い場合程、前述の電極接続面提供層が良好に形成され易くなるため、本発明の第１０の手段によれば、極めて良好なデバイス特性を実現することができる。
【発明を実施するための最良の形態】
【００４１】
バリア層の結晶成長に使用する不活性ガスとしては、希ガス（Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎ）や、窒素（Ｎ2 ）ガスや、或いはこれらの混合気体を用いることができる。また、不活性ガスとしてこれらの混合気体を用いる場合には、その混合比は任意で良い。また、主なキャリアガス（即ち、キャリアガスの主成分）として、水素（Ｈ2 ）ガス、窒素（Ｎ2 ）ガス、或いは希ガス等を用いる場合に、結晶成長させるべき半導体結晶中に、望ましくない原子や分子が残留（混入）する恐れがない限り、その他の気体が、そのキャリアガス中に微量若しくは若干量混合されていても、特段本発明の作用を妨げるものではない。
【００４２】
また、本発明の電界効果トランジスタを構成する結晶成長基板の材料としては、耐熱性や放熱性の点で炭化シリコン（ＳｉＣ）が最も適しているが、価格をも大きく加味すれば、サファイアや、シリコン（Ｓｉ）などを用いた実施形態をも十分に考えることができる。また、ＧａＮ基板を用いることは、価格や放熱性などの点で有利とは言えないが、ＧａＮ基板の採用は、特に本発明の適用を妨げるものではない。
また、オーミック電極やショットキー電極の形成形態としては、周知の任意の形態を採用することができる。例えば、ゲート電極は、前にも言及した様に、バリア層の最上層の上に薄膜の絶縁膜を介して形成しても良い。
【００４３】
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
【実施例１】
【００４４】
図１は、本実施例１の電界効果トランジスタ１００の断面図である。この電界効果トランジスタ１００は、結晶成長によって III族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板１０１は、厚さ約３００μｍのサファイアから形成されている。この結晶成長基板１０１の上には、厚さ約４０ｎｍのＡｌＮから成るＡｌＮ層１０２が形成されている。このＡｌＮ層１０２は結晶成長基板１０１と、後に積層する半導体層１０３との間の格子定数の不整合を解消又は緩和するためのものである。
【００４５】
そして、このＡｌＮ層１０２の上には厚さ約２μｍのノンドープのＧａＮから成る半導体層１０３が形成されている。以下、この半導体層１０３と上記のＡｌＮ層１０２との計２層を合わせて総称的に単にバッファ層と言うことがある。勿論、このバッファ層（層１０２と層１０３）が、請求項１などに記載されているバッファ層に相当する半導体層である。
【００４６】
更に、半導体層１０３の上には、厚さ約４０ｎｍのノンドープのＡｌ0.2 Ｇａ0.8 Ｎから成る半導体層１０４が積層されている。この半導体層１０４の膜厚（約４０ｎｍ）は、ゲートＯＮ時にバリア層とバッファ層との界面、即ち、層１０４１と層１０３との界面の近傍に生成されるチャネルと、下記の個々のオーミック電極（１０５，１０７）との間におけるキャリア（電子）のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
【００４７】
即ち、半導体層１０４は、本発明に基づく厚さ約３０ｎｍの急峻界面提供層１０４１と、本発明に基づく厚さ約１０ｎｍの電極接続面提供層１０４２の計２層の半導体層から構成されている。これらは双方共に上記の通りノンドープのＡｌ0.2 Ｇａ0.8 Ｎから形成されているが、急峻界面提供層１０４１を結晶成長させる際には、キャリアガスとしてＨ2 を使用した。また、電極接続面提供層１０４２を結晶成長させる際には、キャリアガスとしてＮ2 を使用した。
【００４８】
また、符号１０５，１０６，１０７はそれぞれ、ソース電極（オーミック電極）、ゲート電極（ショットキー電極）、ドレイン電極（オーミック電極）を示している。各オーミック電極（ソース電極１０５とドレイン電極１０７）は、何れもチタン（Ｔｉ）から成る膜厚約１００Åの薄い金属層を蒸着によって積層し、その上にアルミニウム（Ａｌ）から成る膜厚約３０００Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、１秒未満のフラッシュアニール処理による約７００℃〜９００℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極１０６は、約１００Åのニッケル（Ｎｉ）から成る金属層を蒸着によって積層し、その上に、金（Ａｕ）から成る金属層を更に約３０００Å蒸着して形成したショットキー電極である。
【００４９】
以下、上記の電界効果トランジスタ１００の製造方法を、本発明の特徴部分（半導体層１０４１，１０４２）を中心に説明する。
上記の電界効果トランジスタ１００の各半導体層（半導体層１０２，１０３，１０４）は何れも、有機金属化合物気相成長法（ＭＯＶＰＥ）による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス（Ｈ2 又はＮ2 ）と、アンモニアガス（ＮＨ3 ）と、トリメチルガリウム（Ｇａ(CH3)3) と、トリメチルアルミニウム（Ａｌ(CH3)3) などである。
ただし、これらの半導体層を結晶成長させる方法としては、上記の有機金属化合物気相成長法（ＭＯＶＰＥ）の他にも、分子線気相成長法（ＭＢＥ）、ハライド気相成長法（ＨＶＰＥ）等が有効である。
【００５０】
図２に、本実施例１におけるバリア層１０４（即ち、急峻界面提供層１０４１と電極接続面提供層１０４２）形成時のキャリアガス供給形態を示す。このグラフの縦軸はキャリアガス中に占める水素（Ｈ2 ）ガスの分圧比Ｒを示している。また、横軸は結晶成長時間であり、時刻ｔ＝０が急峻界面提供層１０４１の結晶成長開始時刻を示し、時刻ｔ＝ｔ1 が電極接続面提供層１０４２の結晶成長終了時刻を示している。
更に、詳しくは、以下の結晶成長条件にしたがって、バリア層１０４を積層した。
【００５１】
（バリア層１０４の結晶成長条件）
（１）急峻界面提供層１０４１
（ａ）キャリアガス  ：  Ｈ2   （Ｒ≒１）
（ｂ）結晶成長温度  ：  １０００〔℃〕
（ｃ）結晶成長気圧  ：  １０１３〔ｈＰａ〕（結晶成長炉内の全圧）
【００５２】
（２）電極接続面提供層１０４２
（ａ）キャリアガス  ：  Ｎ2   （Ｒ≒０）
（ｂ）結晶成長温度  ：  １０００〔℃〕
（ｃ）結晶成長気圧  ：  １０１３〔ｈＰａ〕（結晶成長炉内の全圧）
【００５３】
図３は、バリア層１０４全体の厚さ（：ｄ1 ＋ｄ2 ）を４００Åに固定する時、電極接続面提供層１０４２の膜厚ｄ2 〔Å〕をパラメータとして、電極接続面提供層１０４２の表面の像（表面モフォロジー）を５種類（ｄ2 ＝０Å〜４００Å）、原子間力顕微鏡（Atomic Force Microscope)を使って出力したものである。
図４−Ａに、この電極接続面提供層１０４２の膜厚ｄ2 と各表面の粗さとの関係を示す。縦軸は、電極接続面提供層１０４２の表面の１方向における凹凸波形の平均振幅（Root Mean Square）を、ｄ2 ＝０Åの時の値を基準（：規格化表面粗さ＝１）として、即ち、膜厚約４００Åの急峻界面提供層１０４１だけでバリア層１０４全体を形成した場合を基準として、規格化したものである。
【００５４】
また、図４−Ｂのグラフは、ゲート電極１０６形成前の電界効果トランジスタ１００のシート抵抗の規格化値と、上記の膜厚ｄ2 との関係を、図４−Ａの場合と同様にｄ2 ＝０Åの時の値を基準（：規格化シート抵抗＝１）として示したものである。
これらの測定結果より、バリア層１０４全体の膜厚を４００Åにする場合、電極接続面提供層１０４２の膜厚ｄ2 の適正範囲は、約１００Å〜３００Å程度の範囲であり、より望ましくは約１５０Å〜２００Å程度の範囲になると言うことができる。
【００５５】
この様に、バリア層１０４を形成した結果、本実施例１の電界効果トランジスタ１００においては、シート抵抗などの各種の電気特性を良好に確保でき、同時に良好な表面平坦性に基づいて電極を従来よりも効果的に微細化することができた。
【実施例２】
【００５６】
図５は、本実施例１の電界効果トランジスタ２００の断面図である。この電界効果トランジスタ２００は、結晶成長によって III族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板２０１は、厚さ約４００μｍの炭化シリコン（ＳｉＣ）から形成されている。この結晶成長基板２０１の上には、厚さ約０．２μｍのＡｌＮから成るＡｌＮ層２０２が形成されている。このＡｌＮ層２０２は結晶成長基板２０１と、後に積層する半導体層２０３との間の格子定数の不整合を解消又は緩和するためのものである。
【００５７】
そして、このＡｌＮ層２０２の上には厚さ約２μｍのノンドープのＧａＮから成る半導体層２０３が形成されている。以下、この半導体層２０３と上記のＡｌＮ層２０２との計２層を合わせて総称的に単にバッファ層と言うことがある。勿論、このバッファ層（層２０２と層２０３）が、請求項１などに記載されているバッファ層に相当する半導体層である。
【００５８】
更に、半導体層２０３の上には、厚さ約４０ｎｍのノンドープのＡｌ0.25Ｇａ0.75Ｎから成る半導体層２０４が積層されている。この半導体層２０４の膜厚（約４０ｎｍ）は、ゲートＯＮ時にバリア層とバッファ層との界面、即ち、層２０４１と層２０３との界面の近傍に生成されるチャネルと、下記の個々のオーミック電極（２０５，２０７）との間におけるキャリア（電子）のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
【００５９】
即ち、半導体層２０４は、本発明に基づく厚さ約１０ｎｍの急峻界面提供層２０４１と、本発明に基づく厚さ約３０ｎｍの電極接続面提供層２０４２の計２層の半導体層から構成されている。これらは双方共に上記の通りノンドープのＡｌ0.25Ｇａ0.75Ｎから形成されているが、急峻界面提供層２０４１を結晶成長させる際には、キャリアガスとしてＨ2 を使用した。また、電極接続面提供層２０４２を結晶成長させる際には、キャリアガスとしてＮ2 を使用した。
【００６０】
また、符号２０５，２０６，２０７はそれぞれ、ソース電極（オーミック電極）、ゲート電極（ショットキー電極）、ドレイン電極（オーミック電極）を示している。各オーミック電極（ソース電極２０５とドレイン電極２０７）は、何れもチタン（Ｔｉ）から成る膜厚約１００Åの薄い金属層を蒸着によって積層し、その上にアルミニウム（Ａｌ）から成る膜厚約３０００Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、１秒未満のフラッシュアニール処理による約７００℃〜９００℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極２０６は、約１００Åのニッケル（Ｎｉ）から成る金属層を蒸着によって積層し、その上に、金（Ａｕ）から成る金属層を更に約３０００Å蒸着して形成したショットキー電極である。
【００６１】
以下、上記の電界効果トランジスタ２００の製造方法を、本発明の特徴部分（半導体層２０４１，２０４２）を中心に説明する。
上記の電界効果トランジスタ２００の各半導体層（半導体層２０２，２０３，２０４）は何れも、有機金属化合物気相成長法（ＭＯＶＰＥ）による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス（Ｈ2 又はＮ2 ）と、アンモニアガス（ＮＨ3 ）と、トリメチルガリウム（Ｇａ(CH3)3) と、トリメチルアルミニウム（Ａｌ(CH3)3) などである。
ただし、これらの半導体層を結晶成長させる方法としては、上記の有機金属化合物気相成長法（ＭＯＶＰＥ）の他にも、分子線気相成長法（ＭＢＥ）、ハライド気相成長法（ＨＶＰＥ）等が有効である。
【００６２】
本実施例２におけるバリア層２０４（即ち、急峻界面提供層２０４１と電極接続面提供層２０４２）形成時のキャリアガス供給形態を、前述の実施例１と同様、図２に示す。このグラフの縦軸は、前述の実施例１と同様、キャリアガス中に占める水素（Ｈ2 ）ガスの分圧比Ｒを示している。また、横軸は結晶成長時間であり、時刻ｔ＝０が急峻界面提供層２０４１の結晶成長開始時刻を示し、時刻ｔ＝ｔ1 が電極接続面提供層２０４２の結晶成長終了時刻を示している。
更に、詳しくは、以下の結晶成長条件にしたがって、バリア層２０４を積層した。
【００６３】
（バリア層２０４の結晶成長条件）
（１）急峻界面提供層２０４１
（ａ）キャリアガス  ：  Ｈ2   （Ｒ≒１）
（ｂ）結晶成長温度  ：  １０００〔℃〕
（ｃ）結晶成長気圧  ：  １０１３〔ｈＰａ〕（結晶成長炉内の全圧）
【００６４】
（２）電極接続面提供層２０４２
（ａ）キャリアガス  ：  Ｎ2   （Ｒ≒０）
（ｂ）結晶成長温度  ：  １０００〔℃〕
（ｃ）結晶成長気圧  ：  １０１３〔ｈＰａ〕（結晶成長炉内の全圧）
【００６５】
図６は、バリア層２０４全体の厚さ（：ｄ1 ＋ｄ2 ）を４０ｎｍに固定する時、電極接続面提供層２０４２の膜厚ｄ2 〔Å〕をパラメータとして、電極接続面提供層２０４２の表面の像を２種類（ｄ2 ＝０ｎｍ，３０ｎｍ）、原子間力顕微鏡（Atomic Force Microscope)を使って出力したものである。
図７−Ａに、この電極接続面提供層２０４２の膜厚ｄ2 と各表面の粗さとの関係を示す。縦軸は、電極接続面提供層２０４２の表面の１方向における凹凸波形の平均振幅（Root Mean Square）を、ｄ2 ＝０Åの時の値を基準（：規格化表面粗さ＝１）として、即ち、膜厚約４０ｎｍの急峻界面提供層２０４１だけでバリア層２０４全体を形成した場合を基準として、規格化したものである。
【００６６】
また、図７−Ｂのグラフは、ゲート電極２０６形成前の電界効果トランジスタ２００のシート抵抗の規格化値と、上記の膜厚ｄ2 との関係を、図７−Ａの場合と同様にｄ2 ＝０ｎｍの時の値を基準（：規格化シート抵抗＝１）として示したものである。
これらの測定結果からも、所望の電気特性と電極の微細化とを高度かつ合理的に両立させるためには、バリア層２０４は、急峻界面提供層２０４１と電極接続面提供層２０４２との２層構成にすると良いことが判る。
【００６７】
この様に、バリア層２０４を形成した結果、本実施例２の電界効果トランジスタ２００においては、シート抵抗などの各種の電気特性を良好に確保でき、同時に良好な表面平坦性に基づいて電極を従来よりも効果的に微細化することができた。
【００６８】
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
【００６９】
（変形例１）
例えば、上記の実施例１では、図２からも判る様に、キャリアガス中に占める水素ガスの分圧比Ｒを一度で、略１から略０に一気に減少させたが、その他にも例えば図８に例示する様に、キャリアガス中に占める水素ガスの分圧比Ｒは、略一様に連続的に減少させる様にしても良い。この様にした場合、上記の様に問題のバリア層１０４を明確に２層（即ち、急峻界面提供層１０４１と電極接続面提供層１０４２）に分けて認識することはできないが、しかしながら、上記の電界効果トランジスタ１００と略同等の性能を有する電界効果トランジスタを製造することができる。
【００７０】
（変形例２）
また、キャリアガス中に占める水素ガスの分圧比Ｒは、多段階に分けて時々刻々と段階的に減少させる様にしても良い。また、なだらかに連続的に減少させたり、急峻に段階的に減少させたりする形態を組み合わせて実施しても良い。図９に例示される実施形態は、その様な組み合わせの形態を例示するものである。
これらの何れの実施形態においても、本発明の手段に基づいて、本発明の作用・効果を得ることができる。
【産業上の利用可能性】
【００７１】
本発明は、半導体の表面荒れの防止方法に関し、半導体素子の電極の微細化への可能性または容易性を良好に確保するためのものである。また、同時に本発明は、結晶成長によって積層される半導体層間の界面近傍に略平面状に生成されるチャネル中を移動するキャリアの移動度に関し、その移動度を良好に確保するためのものである。
したがって、本発明は、 III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ（各種のＦＥＴやＨＥＭＴ等）の設計や製造に大いに有用なものであり、各種の電界効果トランジスタの小型化や高性能化に当たって非常に大きな効果を発揮する。
【図面の簡単な説明】
【００７２】
【図１】実施例１の電界効果トランジスタ１００の断面図
【図２】実施例１におけるキャリアガス供給形態を示すグラフ
【図３】層１０４２の各膜厚ｄ2 における各表面の顕微鏡写真
【図４−Ａ】層１０４２の膜厚ｄ2 と表面の粗さとの関係を示すグラフ
【図４−Ｂ】層１０４２の膜厚ｄ2 とシート抵抗との関係を示すグラフ
【図５】実施例２の電界効果トランジスタ２００の断面図
【図６】層２０４２の各膜厚ｄ2 における各表面の顕微鏡写真
【図７−Ａ】層２０４２の膜厚ｄ2 と表面の粗さとの関係を示すグラフ
【図７−Ｂ】層２０４２の膜厚ｄ2 とシート抵抗との関係を示すグラフ
【図８】変形例１におけるキャリアガス供給形態を示すグラフ
【図９】変形例２におけるキャリアガス供給形態を示すグラフ
【符号の説明】
【００７３】
１００  ：  電界効果トランジスタ（実施例１）
１０１  ：  結晶成長基板（サファイア）
１０２  ：  ＡｌＮ層（バッファ層）
１０３  ：  ＧａＮから成る半導体層（バッファ層）
１０４  ：  ＡｌＧａＮから成る半導体層（バリア層）
１０４１：  急峻界面提供層
１０４２：  電極接続面提供層
１０５  ：  ソース電極（オーミック電極）
１０６  ：  ゲート電極（ショットキー電極）
１０７  ：  ドレイン電極（オーミック電極）
【００７４】
２００  ：  電界効果トランジスタ（実施例２）
２０１  ：  結晶成長基板（ＳｉＣ）
２０２  ：  ＡｌＮ層（バッファ層）
２０３  ：  ＧａＮから成る半導体層（バッファ層）
２０４  ：  ＡｌＧａＮから成る半導体層（バリア層）
２０４１：  急峻界面提供層
２０４２：  電極接続面提供層
２０５  ：  ソース電極（オーミック電極）
２０６  ：  ゲート電極（ショットキー電極）
２０７  ：  ドレイン電極（オーミック電極）
【図１】
2006004977.tif 000003
【図２】
2006004977.tif 000004
【図３】
2006004977.tif 000005
【図４−Ａ】
2006004977.tif 000006
【図４−Ｂ】
2006004977.tif 000007
【図５】
2006004977.tif 000008
【図６】
2006004977.tif 000009
【図７−Ａ】
2006004977.tif 000010
【図７−Ｂ】
2006004977.tif 000011
【図８】
2006004977.tif 000012
【図９】
2006004977.tif 000013