(57)【要約】【課題】クラックの発生を抑えて実装時の信頼性を高くしたセラミック電子部品を提供する。【解決手段】本発明のセラミック電子部品は、セラミック基体１と、セラミック基体１の表面に被着した焼き付け導体層２と、焼き付け導体層２の表面に被着した第１のＮｉメッキ層３と、第１のＮｉメッキ層３の表面に被着したＣｕメッキ層４と、Ｃｕメッキ層４の表面に被着した第２のＮｉメッキ層５と、第２のＮｉメッキ層５の表面に被着した外部接続用導体層６とを備える。【選択図】図１
2006269829.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基体と、
該セラミック基体の表面に被着した焼き付け導体層と、
該焼き付け導体層の表面に被着した第１のＮｉメッキ層と、
該第１のＮｉメッキ層の表面に被着したＣｕメッキ層と、
該Ｃｕメッキ層の表面に被着した第２のＮｉメッキ層と、
該第２のＮｉメッキ層の表面に被着した外部接続用導体層と、を備えるセラミック電子部品。
【請求項２】
前記Ｃｕメッキ層の厚みが、前記第１のＮｉメッキ層の厚みよりも厚いことを特徴とする請求項１に記載のセラミック電子部品。
【請求項３】
前記Ｃｕメッキ層の厚みが、前記第２のＮｉメッキ層の厚みよりも厚いことを特徴とする請求項１または２に記載のセラミック電子部品。
【請求項４】
前記外部接続用導体層がＳｎ若しくはハンダであることを特徴とする請求項１乃至３のいずれかに記載のセラミック電子部品。
【請求項５】
前記焼き付け導体の８０％以上がＡｇから成ることを特徴とする請求項１乃至４のいずれかに記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気回路装置を構成する積層セラミックコンデンサ、積層セラミックフィルタ等の受動素子として用いるセラミック電子部品に関するものである。
【背景技術】
【０００２】
従来から、電気回路装置を構成する積層セラミックコンデンサ、積層セラミックフィルタ等の受動素子としてセラミック電子部品が広く用いられている。
【０００３】
かかるセラミック電子部品としては、セラミック基体の表面に焼き付け導体層を被着し、焼き付け導体層の表面に、Ｃｕメッキ層、Ｎｉメッキ層、Ｓｎメッキ層の順で被着した構成のものが知られている（例えば、特許文献１参照。）。
【０００４】
上記セラミック電子部品は、Ｓｎメッキ層が外部接続用導体層として働くものであり、ハンダ等を介して回路基板等に実装される。
【特許文献１】特開２００１−４４０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記従来のセラミック電子部品においては、電気回路装置に外部からの衝撃が強く加わった際、回路基板等の撓みによって焼き付け導体層とセラミック基体との境界付近にクラックが発生しやすいという問題があった。
【０００６】
特に実装する際に、無鉛化することによって融点が高いものに設定されたハンダを用いた場合には、上記クラックが発生しやすくなるので、セラミック電子部品の信頼性を高くすることが困難であった。
【０００７】
本発明は上記欠点に鑑み案出されたものであり、その目的は、クラックの発生を抑えて実装時の信頼性を高くしたセラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のセラミック電子部品は、セラミック基体と、該セラミック基体の表面に被着した焼き付け導体層と、該焼き付け導体層の表面に被着した第１のＮｉメッキ層と、該第１のＮｉメッキ層の表面に被着したＣｕメッキ層と、該Ｃｕメッキ層の表面に被着した第２のＮｉメッキ層と、該第２のＮｉメッキ層の表面に被着した外部接続用導体層と、を備えるものである。
【０００９】
また本発明のセラミック電子部品は、前記Ｃｕメッキ層の厚みが、前記第１のＮｉメッキ層の厚みよりも厚いことを特徴とするものである。
【００１０】
更に本発明のセラミック電子部品は、前記Ｃｕメッキ層の厚みが、前記第２のＮｉメッキ層の厚みよりも厚いことを特徴とするものである。
【００１１】
また更に本発明のセラミック電子部品は、前記外部接続用導体層がＳｎ若しくはハンダであることを特徴とするものである。
【００１２】
更にまた本発明のセラミック電子部品は、前記焼き付け導体の８０％以上がＡｇから成ることを特徴とするものである。
【発明の効果】
【００１３】
本発明のセラミック電子部品によれば、セラミック基体の表面に被着した焼き付け導体層の表面に、第１のＮｉメッキ層、Ｃｕメッキ層、第２のＮｉメッキ層、外部接続用導体層の順で被着しているので、電気回路装置に外部からの衝撃が強く加わった際に回路基板等に撓みが発生しても、セラミック電子部品が受ける撓み応力は、ハンダ−焼き付け導体層間で大きく緩和されるようになり、セラミック基体にかかる応力が少なくなるので、焼き付け導体層とセラミック基体との境界付近でのクラックの発生を抑えることができる。
【００１４】
これに加えて、第１のＮｉメッキ層、Ｃｕメッキ層、第２のＮｉメッキ層は、４００〜９００℃でも組成変化することなく安定な材料を用いて形成されているので、形状が変化するようなことがなく、高融点ハンダを用いて回路基板等に実装させることが可能となる。
【００１５】
また本発明のセラミック電子部品によれば、Ｃｕメッキ層の厚みが、第１のＮｉメッキ層の厚みよりも厚いことから、応力がＣｕメッキ層と第１のＮｉメッキ層の間で充分に緩和されるようになる。
【００１６】
更に本発明のセラミック電子部品によれば、Ｃｕメッキ層の厚みが、第２のＮｉメッキ層の厚みよりも厚いことによっても、応力がＣｕメッキ層と第２のＮｉメッキ層の間で充分に緩和されるようになる。
【００１７】
また更に本発明のセラミック電子部品によれば、外部接続用導体層がＳｎ若しくはハンダであることから、外部接続用導体層が実装時にハンダに合わせて溶融するので、特にハンダ塗れ性を高くすることができる。また、外部接続用導体層がハンダと混合するので、ハンダがハンダ接続用導体層６の広い範囲に塗れることとなり、接続性を高めることができる。
【００１８】
更にまた本発明のセラミック電子部品によれば、焼き付け導体の８０％以上がＡｇから成ることから、焼き付け導体層を焼き付けた際に、セラミック基体との間の残留応力を小さなものとすることができる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明のセラミック電子部品を添付の図面に基づいて詳細に説明する。
【００２０】
図１は本発明の一実施形態に係るセラミック電子部品の断面図であり、同図に示すセラミック電子部品は、セラミック基体１の表面に、焼き付け導体層２、第１のＮｉメッキ層３、Ｃｕメッキ層４、第２のＮｉメッキ層５、外部接続用導体層６を被着したものである。
【００２１】
セラミック基体１は、複数個の誘電体層を積層した構成となっており、誘電体層の材料としては、誘電体セラミック材料、焼結助剤、低融点ガラス材料等が用いられている。誘電体セラミック材料としては、例えばＴｉＯ２−Ｎｄ２Ｏ３−ＢａＴｉＯ３系等の高誘電率のセラミック材料が用いられ、これらのセラミック材料を用いる場合には、焼結温度が低いので、同時焼成により得られる積層体であっても後述するような高導電率材料を内蔵することができるので、インピーダンスの低い伝送線路を備えた部品とすることが可能である。また焼結温度を低くする為に用いる焼結助剤としては、例えば、ＢｉＶＯ４、ＣｕＯ、Ｌｉ２Ｏ、Ｂ２Ｏ３等が用いられ、各誘電体層の厚みは、例えば５μｍ〜３００μｍに設定される。
【００２２】
セラミック基体１の内部には、誘電体層間に内部導体パターン９が形成されている。本実施形態のセラミック電子部品は、積層セラミックフィルタを構成するものであり、図には示されないが、グランドパターン、ストリップライン、キャパシタおよびインダクタ等が内部導体パターン９で形成されている。内部導体パターン９の材料としては、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金や、Ｃｕを主成分とする導電材料が用いられ、例えば５μｍ〜２５μｍの厚みに形成される。
【００２３】
本実施形態のセラミック電子部品においては、焼き付け導体層２の８０％以上がＡｇから成るものとしている。Ａｇの弾性率は１．００５×１０11Ｐａと低いので、焼き付け導体層２を焼き付けた際に、セラミック基体１との間の残留応力を小さなものとすることができる。
【００２４】
上述したセラミック基体１は、従来周知のセラミックグリーンシート積層法により製作される。具体的には、まず上述したセラミック材料や焼結助剤等の原料粉末に適当な有機溶剤等を添加・混合して泥漿状になすとともに、従来周知のドクターブレード法等を採用することによってセラミックグリーンシートを形成し、次に得られたセラミックグリーンシートに回路配線（図示せず）やビアホール導体を形成してこれらを積層し、しかる後、この積層体を所定の大きさに分割して、高温で焼成することにより製作される。その後、得られたセラミック基体１の角部には、マイクロクラックの除去や欠けの発生を防止する目的で、バレル研磨等による面取りが施される。
【００２５】
セラミック基体１の表面に被着した焼き付け導体層２は、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料等から成り、例えば３〜５０μｍの厚みに形成される。かかる導電材料を用いて作製した導体ペーストをセラミック基体１の表面に従来周知のディップ法やスクリーン印刷等によって所定パターンに塗布し、これを高温で焼成することによって形成される。
【００２６】
焼き付け導体層２の表面には、第１のＮｉメッキ層３が被着されており、その厚みは例えば１〜４μｍに形成される。上記Ｎｉメッキ層４は、硫酸ニッケル、塩化ニッケル、およびほう酸を主成分とするワット浴中に、セラミック基体１を浸漬することにより形成される。
【００２７】
第１のＮｉメッキ層３の表面には、Ｃｕメッキ層４が被着されており、その厚みは例えば３〜７μｍに形成される。
【００２８】
上記Ｃｕメッキ層４は、従来周知のバレルメッキ法により形成される。具体的には、ピロ燐酸銅、硫酸銅及びシアン化銅等のＣｕメッキ浴中に、セラミック基体１を浸漬することにより形成される。使用するＣｕメッキ浴としては、均一で緻密なＣｕメッキ層４の形成を可能にするピロ燐酸銅が特に好ましい。
【００２９】
Ｃｕメッキ層４の表面には、第２のＮｉメッキ層５が被着されており、その厚みは例えば１〜４μｍに形成される。
【００３０】
そして、第２のＮｉメッキ層５の表面には、外部接続用導体層６が被着されている。本実施形態においては、外部接続用導体層６の材料として、Ｓｎ若しくはハンダが用いられ、メッキ処理によって例えば１〜５μｍの厚みに形成される。このような外部接続用導体層６であれば外部接続用導体層６が、実装時にハンダに合わせて溶融するので、特にハンダ塗れ性を高くすることができる。また、外部接続用導体層６がハンダと混合するので、ハンダが外部接続用導体層６の広い範囲に塗れることとなり、接続性を高めることができる。
【００３１】
本実施形態のセラミック電子部品においては、回路基板上にハンダを用いて実装し、回路基板を撓ませたところ、第１のＮｉメッキ層３を形成したものは、形成しないものに比較して、クラックが発生するまでの撓み量が１．５倍以上となった。
【００３２】
このように、セラミック基体１の表面に被着した焼き付け導体層２の表面に、第１のＮｉメッキ層３、Ｃｕメッキ層４、第２のＮｉメッキ層５、外部接続用導体層６の順で被着している。弾性率に関しては、Ｎｉが２．０５×１０11Ｐａ、Ｃｕが１．３６×１０11Ｐａなので、電気回路装置に外部からの衝撃が強く加わった際に回路基板等に撓みが発生しても、セラミック電子部品が受ける撓み応力は、ハンダ−焼き付け導体層間で大きく緩和されるようになり、焼き付け導体層とセラミック基体との境界付近でのクラックの発生を抑えることができる。
【００３３】
また近年、実装に用いるハンダを無鉛化させる技術が広く用いられるようになってきている。かかるハンダの材料としては例えば、Ｓｎ−Ａｇ−Ｃｕ系ハンダ（融点：２１６〜２２０℃）、Ｓｎ−Ａｇ−Ｂｉ系ハンダ（融点：１７８〜２１２℃）、Ｓｎ−Ｚｎ−Ｂｉ系ハンダ（融点：１５８〜１９３℃）等が知られている。これに対して、第１のＮｉメッキ層３、Ｃｕメッキ層４、第２のＮｉメッキ層５は、４００〜９００℃でも組成変化することなく安定な材料を用いて形成されているので、形状が変化するようなことがなく、高融点ハンダを用いて回路基板等に実装させることが可能となる。
【００３４】
本実施形態のセラミック電子部品は、第１のＮｉメッキ層３とＣｕメッキ層４の厚みを比較すると、Ｃｕメッキ層４の厚みが、第１のＮｉメッキ層３の厚みよりも厚くなるように形成されているので、応力がＣｕメッキ層４と第１のＮｉメッキ層３の間で充分に緩和されるようになる。例えば、Ｃｕメッキ層４の厚みを第１のＮｉメッキ層３の厚みの２倍の厚みに設定したセラミック電子部品について、回路基板上にハンダを用いて実装し、回路基板を撓ませたところ、クラックが発生するまでの撓み量が１５％程度向上することができた。また、Ｃｕメッキ層４は、厚く成りすぎると逆にＣｕメッキ層４の内部で破壊されてしまうので、目安としてはその厚みが、第１のＮｉメッキ層３の厚みの３倍よりも薄くなるようになるように形成しておくのが好ましい。
【００３５】
また第２のＮｉメッキ層５は、第１のＮｉメッキ層３と厚みが同じになるように形成されており、Ｃｕメッキ層４と第２のメッキ層５の厚みを比較した場合についても、Ｃｕメッキ層４の厚みが、第２のＮｉメッキ層３の厚みよりも厚くなるように形成されている。これにより、Ｃｕメッキ層４と第２のメッキ層５の間で充分に緩和されるようになる。例えば、Ｃｕメッキ層４の厚みを第２のＮｉメッキ層５の厚みの２倍の厚みに設定したセラミック電子部品について、回路基板上にハンダを用いて実装し、回路基板を撓ませたところ、クラックが発生するまでの撓み量が１０％程度向上することができた。また、Ｃｕメッキ層４は、厚く成りすぎると逆にＣｕメッキ層４の内部で破壊されてしまうので、目安としてはその厚みが、第２のＮｉメッキ層５の厚みの３倍よりも薄くなるようになるように形成しておくのが好ましい。
【００３６】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３７】
例えば、本実施形態のセラミック電子部品は、積層セラミックフィルタを構成した例を示しているが、内部に容量電極を交互に形成することで、積層セラミックコンデンサを構成してもよい。また、主面に厚膜抵抗体を被着させて成るセラミック抵抗部品とすることもできる。
【００３８】
また上述したセラミック電子部品は、焼き付け導体層を形成する材料として、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料を用いるようにしているが、例えば、Ｃｕを用いることも可能である。焼き付け導体層を形成する材料としてＣｕを用いる場合、Ｃｕのヤング率がＡｇと比較して高いことを考慮すると、Ｃｕの含有率を９５％以上にするのが好ましい。
【００３９】
更に上述したセラミック電子部品は、外部接続用導体層を形成する材料として、Ｓｎ若しくはハンダを用いているが、例えば、Ａｕ等の貴金属材料を用いても良い。このような材料を用いた場合でも、表面が酸化しにくいので、ハンダとの接続性が良好なものとなる。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係るセラミック電子部品の断面図である。
【符号の説明】
【００４１】
１・・・セラミック基体
２・・・焼き付け導体層
３・・・第１のＮｉメッキ層
４・・・Ｃｕメッキ層
５・・・第２のＮｉメッキ層
６・・・接続用導体層
９・・・内部導体パターン
【図１】
2006269829.tif 000003