(57)【要約】  【課題】構成要素の配置および配線の形状が簡潔で、寄生素子による特性への影響を一律にすることが容易な受動型ポリフェーズフィルタを提供する。  【解決手段】集積回路の同一基板上に、４個の抵抗素子Ｒ１〜Ｒ４と、４個の容量素子Ｃ１〜Ｃ４と、４相の信号を入力するための４個の入力端Ｉ１〜Ｉ４と、４相の信号を出力するための４個の出力端Ｏ１〜Ｏ４とを備える。抵抗素子と容量素子は交互にループ状に接続され、抵抗素子と容量素子間の各ノードに対して順次、入力端および出力端が交互に接続される。入力端および出力端は中央領域に集合させて配置され、４個の抵抗素子は入力端および出力端を包囲する領域に配置され、４個の容量素子は４個の抵抗素子を包囲する領域に配置され、４個の抵抗素子および４個の容量素子は、均一な導体層が形成された上層の配線層により覆われる。【選択図】図１
2006311305.tif 000002
【特許請求の範囲】
【請求項１】
集積回路の同一基板上に形成された、４個の抵抗素子と、４個の容量素子と、４相の信号を入力するための４個の入力端と、４相の信号を出力するための４個の出力端とを備え、前記抵抗素子と前記容量素子は交互にループ状に接続され、前記抵抗素子と前記容量素子間の各ノードに対して順次、前記入力端および前記出力端が交互に接続された受動型ポリフェーズフィルタにおいて、
前記入力端および前記出力端は中央領域に集合させて配置され、前記４個の抵抗素子は前記入力端および前記出力端を包囲する領域に配置され、前記４個の容量素子は前記４個の抵抗素子を包囲する領域に配置され、前記４個の抵抗素子および前記４個の容量素子は、均一な導体層が形成された上層の配線層により覆われたことを特徴とする受動型ポリフェーズフィルタ。
【請求項２】
集積回路の同一基板上に形成された、４個の抵抗素子と、４個の容量素子と、４相の信号を入力するための４個の入力端と、４相の信号を出力するための４個の出力端とを備え、前記抵抗素子と前記容量素子は交互にループ状に接続され、前記抵抗素子と前記容量素子間の各ノードに対して順次、前記入力端および前記出力端が交互に接続された受動型ポリフェーズフィルタにおいて、
前記入力端および前記出力端は中央領域に集合させて配置され、前記４個の容量素子は前記入力端および前記出力端を包囲する領域に配置され、前記４個の抵抗素子は前記４個の容量素子を包囲する領域に配置され、前記４個の抵抗素子および前記４個の容量素子は、均一な導体層が形成された上層の配線層により覆われたことを特徴とする受動型ポリフェーズフィルタ。
【請求項３】
前記前記４個の抵抗素子は各々２分割され、分割された各部分抵抗素子が互いに直交する方向に延在するように配置された請求項１または２に記載の受動型ポリフェーズフィルタ。
【請求項４】
請求項１〜３のいずれか１項に記載の受動型ポリフェーズフィルタを複数段備え、前段の前記受動型ポリフェーズフィルタの前記入力端が各々、後段の前記受動型ポリフェーズフィルタの対応する前記出力端に接続された受動型ポリフェーズフィルタ。
【請求項５】
請求項１〜４のいずれか１項に記載の受動型ポリフェーズフィルタを備えた集積回路。
【請求項６】
請求項５に記載の集積回路を備えた受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の信号処理におけるイメージ除去等に使用する受動型ポリフェーズフィルタ（複素フィルタ）に関し、特に構成要素である抵抗、コンデンサおよび入出力端の配置の改良に関する。
【背景技術】
【０００２】
電子機器の信号処理におけるイメージ除去に使用する受動型ポリフェーズフィルタは、例えば４相入力の場合、図６に示すような回路構成を有する。この受動型ポリフェーズフィルタは、抵抗Ｒ１〜Ｒ４、およびコンデンサＣ１〜Ｃ４を、抵抗とコンデンサを交互にループ状に接続して構成されている。Ｉ１〜Ｉ４は信号を入力する入力端、Ｏ１〜Ｏ４は信号を出力する出力端である。抵抗Ｒ１〜Ｒ４は同一の抵抗値、コンデンサＣ１〜Ｃ４は同一の容量値を有する。
【０００３】
図６の回路においては、入力端Ｉ１から出力端Ｏ１への信号処理として抵抗Ｒ１とコンデンサＣ４で受動型の１次ローパスフィルタが構成され、一方、出力端Ｏ２から入力端Ｉ１への信号処理としてコンデンサＣ１と抵抗Ｒ１とで受動型の１次ハイパスフィルタが構成される。つまり、入力端Ｉ１で本来の入力信号と出力端Ｏ２からの信号を合成して出力端Ｏ１へ出力する。他の信号入力端からの出力端への信号関係も同様な構成となる。
【０００４】
上記構成の受動型ポリフェーズフィルタの集積回路上での配置図（レイアウト）の例を、図７に示す。各参照符号は、図６の回路図に対応させて付されている。この従来の受動型ポリフェーズフィルタの配置では、配線を蛇行させて配線抵抗が等しくなるように配慮されている（例えば、非特許文献１参照。）。
【０００５】
また、他の従来例の受動型ポリフェーズフィルタの配置図（レイアウト）を、図８に示す（例えば、特許文献１参照。）。この受動型ポリフェーズフィルタの配置では、入力端Ｉ１と入力端Ｉ４を共用し、入力端Ｉ２と入力端Ｉ３を共用して、２相入力の場合の集積回路上の配置を実現している。抵抗Ｒ１〜Ｒ４とコンデンサＣ１〜Ｃ４が９０度回転対称であって、抵抗、コンデンサが交互になるように配置され、寄生容量の発生が少なくなるように配慮されている。
【非特許文献１】IEEE JOURNAL OF SOLID-STATE CIRCUIT, VOL.36 NO.6, JUNE 2001, CMOS Mixers and Polyphase Filters for Large Image Rejection, Farbod Behbahani他3名
【特許文献１】特開２００３−２３４４０６号公報（７頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、電子機器の信号処理のイメージ除去に使用する受動型ポリフェーズフィルタの配置方法においては、集積回路上に実現する場合、複数段の配置を単純にし、その配置から生じる寄生素子による特性への影響を一律にすることが課題であった。
【０００７】
これに対して、図７に示した４相入力受動型ポリフェーズフィルタの場合、抵抗Ｒ１とコンデンサＣ１を結ぶ配線に対して、抵抗Ｒ２とコンデンサＣ２を結ぶ配線、抵抗Ｒ３とコンデンサＣ３を結ぶ配線、および抵抗Ｒ４とコンデンサＣ４を結ぶ配線による寄生素子である配線抵抗の値を整合させるために、抵抗Ｒ２とコンデンサＣ２を結ぶ配線、抵抗Ｒ３とコンデンサＣ３を結ぶ配線、抵抗Ｒ４とコンデンサＣ４を結ぶ配線を蛇行させている。そのため、受動型ポリフェーズフィルタの配置として複雑な形状となってしまう。
【０００８】
また、図９に、２段４相入力の受動型ポリフェーズフィルタの回路図を示す。この受動型ポリフェーズフィルタは、抵抗Ｒ１１〜Ｒ１４、コンデンサＣ１１〜Ｃ１４、入力端Ｉ１１〜Ｉ１４、および出力端Ｏ１１〜Ｏ１４を含む１段目受動型ポリフェーズフィルタと、抵抗Ｒ２１〜Ｒ２４、コンデンサＣ２１〜Ｃ２４、入力端Ｉ２１〜Ｉ２４、および出力端Ｏ２１〜Ｏ２４を含む２段目受動型ポリフェーズフィルタとを備えている。１段目の出力端Ｏ１１〜Ｏ１４が各々、対応する２段目の入力端Ｉ２１〜Ｉ２４に接続されている。
【０００９】
この受動型ポリフェーズフィルタの集積回路上での配置例として、図７に示した配置方法に基づいて構成した場合の配置図を図１０に示す。この配置において、１段目の出力端と２段目の入力端とを接続するためには、抵抗Ｒ１１とコンデンサＣ１４を結ぶ配線を、１段目の出力Ｏ１２と２段目の入力Ｉ２２、出力Ｏ１３と入力Ｉ２３、出力Ｏ１４と入力Ｉ２４を結ぶ各配線と交差させなければならない。この交差することによる寄生素子である配線容量の値が、フィルタの特性を変化させてしまう。
【００１０】
一方、図８のような４相入力受動型ポリフェーズフィルタの配置においては、抵抗Ｒ１と抵抗Ｒ３、抵抗Ｒ４と抵抗Ｒ２の方向が異なるので相対ばらつきが異なり、同一抵抗値が得られ難い。しかも、図９に示した２段４相入力の受動型ポリフェーズフィルタを、図８のような配置方法に基づいて構成すると、図１１に示すようにかなり複雑な形状となる。
【００１１】
本発明は、上記従来の課題を解決するものであり、構成要素の配置および配線の形状が簡潔で、それらの配置から生じる寄生素子による特性への影響を一律にすることが容易であり、更に、複数段に構成した場合でも配置および配線が複雑化することを抑制して、寄生素子による特性への影響を一律にすることが容易な受動型ポリフェーズフィルタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の受動型ポリフェーズフィルタは、基本的な構成として、集積回路の同一基板上に形成された、４個の抵抗素子と、４個の容量素子と、４相の信号を入力するための４個の入力端と、４相の信号を出力するための４個の出力端とを備え、前記抵抗素子と前記容量素子は交互にループ状に接続され、前記抵抗素子と前記容量素子間の各ノードに対して順次、前記入力端および前記出力端が交互に接続される。
【００１３】
上記目的を達成するために本発明の第１の構成の受動型ポリフェーズフィルタは、前記入力端および前記出力端は中央領域に集合させて配置され、前記４個の抵抗素子は前記入力端および前記出力端を包囲する領域に配置され、前記４個の容量素子は前記４個の抵抗素子を包囲する領域に配置され、前記４個の抵抗素子および前記４個の容量素子は、均一な導体層が形成された上層の配線層により覆われたことを特徴とする。
【００１４】
また、本発明の第２の構成の受動型ポリフェーズフィルタは、前記入力端および前記出力端は中央領域に集合させて配置され、前記４個の容量素子は前記入力端および前記出力端を包囲する領域に配置され、前記４個の抵抗素子は前記４個の容量素子を包囲する領域に配置され、前記４個の抵抗素子および前記４個の容量素子は、均一な導体層が形成された上層の配線層により覆われたことを特徴とする。
【発明の効果】
【００１５】
上記構成の受動型ポリフェーズフィルタの構成によれば、構成要素である抵抗素子と容量素子の配置、および入出力端との間の配線の構成が簡潔であり、複数段に構成した場合でも配置および配線が複雑化することなく、寄生素子による特性への影響を一律にすることが容易である。
【発明を実施するための最良の形態】
【００１６】
本発明の受動型ポリフェーズフィルタにおいて、前記前記４個の抵抗素子は各々２分割され、分割された各部分抵抗素子が互いに直交する方向に延在するように配置された構成とすることが好ましい。
【００１７】
また、第１、第２のいずれかの構成の受動型ポリフェーズフィルタを複数段備え、前段の前記受動型ポリフェーズフィルタの前記入力端が各々、後段の前記受動型ポリフェーズフィルタの対応する前記出力端に接続された構成とすることができる。
【００１８】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１９】
（実施の形態１）
図１は、実施の形態１における受動型ポリフェーズフィルタの配置図を示す。この配置は、図６の回路構成を有する４相入力の受動型ポリフェーズフィルタを実現したものである。図７、図８等の従来例と同一の要素については、同一の参照番号を付して説明する。
【００２０】
図１の受動型ポリフェーズフィルタは、集積回路の同一基板上に、抵抗値が同一の４個の抵抗Ｒ１〜Ｒ４と、容量値が同一の４個のコンデンサＣ１〜Ｃ４と、４相の信号を入力するための４個の入力端Ｉ１〜Ｉ４と、４相の信号を出力するための４個の出力端Ｏ１〜Ｏ４とを備える。
【００２１】
入力端Ｉ１〜Ｉ４および出力端Ｏ１〜Ｏ４は、中央領域に集合させて配置されている。本実施の形態では、左側に入力端Ｉ１〜Ｉ４、右側に出力端Ｏ１〜Ｏ４が整列される。抵抗Ｒ１〜Ｒ４は、入力端Ｉ１〜Ｉ４および出力端Ｏ１〜Ｏ４を包囲する領域に時計回りに配置される。コンデンサＣ１〜Ｃ４は、抵抗Ｒ１〜Ｒ４を包囲する領域に時計回りに配置される。更に、抵抗Ｒ１〜Ｒ４は各々２分割され、部分抵抗Ｒ１ａ、Ｒ１ｂ、部分抵抗Ｒ２ａ、Ｒ２ｂ、部分抵抗Ｒ３ａ、Ｒ３ｂ、部分抵抗Ｒ４ａ、Ｒ４ｂにより形成されている。抵抗Ｒ１を形成する部分抵抗Ｒ１ａ、Ｒ１ｂは、互いに直交する方向に延在させて配置される。他の抵抗Ｒ２〜Ｒ３を形成する部分抵抗も、同様に配置される。
【００２２】
抵抗Ｒ１〜Ｒ４とコンデンサＣ１〜Ｃ４とは、交互にループ状に接続されている。ループ状に接続された抵抗Ｒ１〜Ｒ４とコンデンサＣ１〜Ｃ４間の各ノードに対して順次、入力端Ｉ１、Ｉ２、Ｉ３、Ｉ４、および出力端Ｏ２、Ｏ３、Ｏ４、Ｏ１が、交互に接続されている。入力端Ｉ１〜Ｉ４および出力端Ｏ１〜Ｏ４と、各ノードとを結ぶ配線１〜８は、配線長が一致するように調整されている。但し、上述のような配置においては、配線１〜８を大きく蛇行させる必要はない。したがって、受動型ポリフェーズフィルタを構成する要素の配置の結果としては、簡単かつ単純な形状となる。
【００２３】
図２に、３段４相入力の受動型ポリフェーズフィルタの回路図を示す。この受動型ポリフェーズフィルタは、図９に示した２段４相入力の受動型ポリフェーズフィルタに、抵抗Ｒ３１〜Ｒ３４、コンデンサＣ３１〜Ｃ３４、入力端Ｉ３１〜Ｉ３４、および出力端Ｏ３１〜Ｏ３４を含む３段目受動型ポリフェーズフィルタを加えたものである。２段目の出力端Ｏ２１〜Ｏ２４が各々、対応する３段目の入力端Ｉ３１〜Ｉ３４に接続されている。
【００２４】
この受動型ポリフェーズフィルタを、図１に示した本実施の形態に従って各要素を配置した例を、図３に示す。図３において、１段目受動型ポリフェーズフィルタ９、２段目受動型ポリフェーズフィルタ１０、３段目受動型ポリフェーズフィルタ１１は、それぞれ図１に示した受動型ポリフェーズフィルタと同様の構成を有する。
【００２５】
各受動型ポリフェーズフィルタ９〜１１を構成する抵抗およびコンデンサは、上層の配線層１２により覆われている。配線層１２には、均一な導体層が形成されている。更に、配線層１２の上層には、１段目受動型ポリフェーズフィルタ９の入力端にそれぞれ接続された入力配線１３〜１６と、各出力端をそれぞれ対応する各入力端と接続する段間配線１７〜２０および段間配線２１〜２４と、３段目受動型ポリフェーズフィルタ１１の出力端と接続された出力配線２５〜２８とが配置されている。
【００２６】
受動型ポリフェーズフィルタを構成する４個の抵抗と４個のコンデンサを上層の配線層１２で覆うことにより、配線層１２と抵抗との間、および配線層１２とコンデンサの間には寄生容量が形成される。その発生する寄生容量は、配線層１２を交流接地することにより、各抵抗、各コンデンサについて等しい容量値になり、各信号間の位相に同等に作用する。従って、各信号間にフィルタの特性差を生じることはない。また、１段目の出力端と２段目の入力端とを接続する配線には、お互いの配線同士に直接の交差がないので寄生素子である配線容量が生じることはなく、各位相間にフィルタの特性差を生じることはない。さらに、複数段接続しても、前段出力から後段入力への配線長を等しくできるので、各相の寄生抵抗値も一律となり、位相間のフィルタの特性差を生じることはない。段数を更に増加させても同等な効果が得られる。
【００２７】
なお、図１には図示しなかったが、図１における抵抗Ｒ１〜Ｒ４、およびコンデンサＣ１〜Ｃ４の上層にも、配線層１２と同様の配線層が設けられる。また、配線層１２の上層には、入力端Ｉ１〜Ｉ４、出力端Ｏ１〜Ｏ４に対する外部からの配線が配置される。
【００２８】
以上のように実施の形態１における受動型ポリフェーズフィルタは、入力端および出力端を包囲する領域に４個の抵抗を配置し、４個の抵抗を包囲する領域に４個のコンデンサを配置し、４個の抵抗および４個のコンデンサを上層の配線層により覆った構成を特徴とする。それにより、構成要素の配置を簡潔にし、それら配置から生じる寄生素子による特性への影響が一律にされた、優れた受動型ポリフェーズフィルタを実現することができる。特に、複数段に構成した場合に、要素の配置および配線の複雑化を抑制する効果が大きい。
【００２９】
なお、図３に示した複数段の構成においては、抵抗、コンデンサが同一であるものを複数段接続した場合を例として説明したが、要求される特性に応じて各段間で抵抗、コンデンサを異ならせることができる。
【００３０】
また、本実施の形態では３層配線を用いた場合を示したが、抵抗生成層、コンデンサ生成層との寄生容量を低減するために、多層配線により上層の配線を使用することも可能である。
【００３１】
（実施の形態２）
図４は、実施の形態２における受動型ポリフェーズフィルタの配置図を示す。この配置は、図６の回路構成を有する４相入力の受動型ポリフェーズフィルタを実現したものである。図１の実施の形態１と同一の要素については、同一の参照番号を付して説明する。
【００３２】
入力端Ｉ１〜Ｉ４および出力端Ｏ１〜Ｏ４は、中央領域に集合させて一列に配置されている。コンデンサＣ１〜Ｃ４は、入力端Ｉ１〜Ｉ４および出力端Ｏ１〜Ｏ４を包囲する領域に、反時計回りに配置される。抵抗Ｒ１〜Ｒ４は、コンデンサＣ１〜Ｃ４を包囲する領域に反時計回りに配置される。
【００３３】
抵抗Ｒ１〜Ｒ４は、各々２分割された部分抵抗Ｒ１ａ、Ｒ１ｂ、部分抵抗Ｒ２ａ、Ｒ２ｂ、部分抵抗Ｒ３ａ、Ｒ３ｂ、部分抵抗Ｒ４ａ、Ｒ４ｂにより形成されている。抵抗Ｒ１を形成する部分抵抗Ｒ１ａ、Ｒ１ｂは、互いに直交する方向に延在させて配置される。他の抵抗Ｒ２〜Ｒ３を形成する部分抵抗も、同様に配置される。
【００３４】
入力端Ｉ１〜Ｉ４および出力端Ｏ１〜Ｏ４と、抵抗Ｒ１〜Ｒ４とコンデンサＣ１〜Ｃ４間の各ノードとを結ぶ配線２９〜３６は、配線長が一致するように調整されている。但し、本実施の形態の配置においては、配線２９〜３６を大きく蛇行させる必要はない。したがって、受動型ポリフェーズフィルタを構成する要素を配置した結果としては、簡単かつ単純な形状となる。
【００３５】
さらに、図２に示した３段４相入力の受動型ポリフェーズフィルタを、図４に示した本実施の形態に従って各要素を配置した例を、図５に示す。図５において、１段目受動型ポリフェーズフィルタ３７、２段目受動型ポリフェーズフィルタ３８、３段目受動型ポリフェーズフィルタ３９は、それぞれ図４に示した受動型ポリフェーズフィルタと同様の構造を有する。
【００３６】
各受動型ポリフェーズフィルタ３７〜３９を構成する抵抗およびコンデンサは、上層の均一な導体層が形成された配線層１２により覆われている。配線層１２の上層には、１段目受動型ポリフェーズフィルタ３７の入力端にそれぞれ接続された入力配線４０〜４３と、各出力端とそれぞれ対応する各入力端とを接続する段間配線４４〜４７および段間配線４８〜５１と、３段目受動型ポリフェーズフィルタ３９の出力端と接続された出力配線５２〜５５とが配置されている。
【００３７】
受動型ポリフェーズフィルタを構成する４個の抵抗と４個のコンデンサを上層の配線層１２で覆うことにより、配線層１２と抵抗との間、および配線層１２とコンデンサの間には寄生容量が形成される。その発生する寄生容量は、配線層１２を交流接地することにより、各抵抗、各コンデンサについて等しい容量値になり、各信号間の位相に同等に作用する。従って、各信号間にフィルタの特性差を生じることはない。また、１段目の出力端と２段目の入力端とを接続する配線には、お互いの配線同士に直接の交差がないので寄生素子である配線容量が生じることはなく、各位相間にフィルタの特性差を生じることはない。さらに、複数段接続しても、前段出力から後段入力への配線長を等しくできるので、各相の寄生抵抗値も一律となり、位相間のフィルタの特性差を生じることはない。段数を更に増加させても同等な効果が得られる。
【００３８】
以上のように実施の形態２における受動型ポリフェーズフィルタは、入力端および出力端を包囲する領域に４個のコンデンサを配置し、４個のコンデンサを包囲する領域に４個の抵抗を配置し、４個の抵抗および４個のコンデンサを上層の配線層により覆った構成を特徴とする。それにより、構成要素の配置を簡潔にし、それら配置から生じる寄生素子による特性への影響が一律にされた、優れた受動型ポリフェーズフィルタを実現することができる。また、複数段に構成しても、要素の配置および配線の複雑化が抑制される。
【００３９】
なお、図５に示した複数段の構成においては、抵抗、コンデンサが同一であるものを複数段接続した場合を例として説明したが、要求される特性に応じて各段間で抵抗、コンデンサを異ならせることができる。
【００４０】
また、本実施の形態では３層配線を用いた場合を示したが、抵抗生成層、コンデンサ生成層との寄生容量を低減するために、多層配線により上層の配線を使用することも可能である。
【産業上の利用可能性】
【００４１】
本発明の受動型ポリフェーズフィルタは、要素の配置・配線が簡潔で、フィルタ特性が改善され、電子機器の信号処理、集積回路の設計等として有用である。
【図面の簡単な説明】
【００４２】
【図１】実施の形態１における４相入力の受動型ポリフェーズフィルタの配置図
【図２】３段４相入力受動型ポリフェーズフィルタの回路図
【図３】実施の形態１における３段４相入力の受動型ポリフェーズフィルタの配置図
【図４】実施の形態２における４相入力の受動型ポリフェーズフィルタの配置図
【図５】実施の形態２における３段４相入力の受動型ポリフェーズフィルタの配置図
【図６】４相入力の受動型ポリフェーズフィルタの回路図
【図７】従来例における４相入力の受動型ポリフェーズフィルタの配置図
【図８】他の従来例における４相入力の受動型ポリフェーズフィルタの配置図
【図９】２段４相入力の受動型ポリフェーズフィルタの回路図
【図１０】従来例における２段４相入力の受動型ポリフェーズフィルタの配置図
【図１１】他の従来例における２段４相入力の受動型ポリフェーズフィルタの配置図
【符号の説明】
【００４３】
１〜８、２９〜３６  配線
９、３７  １段目受動型ポリフェーズフィルタ
１０、３８  ２段目受動型ポリフェーズフィルタ
１１、３９  ３段目受動型ポリフェーズフィルタ
１２  配線層
１３〜１６、４０〜４３  入力配線
１７〜２４、４４〜５１  段間配線
２５〜２８、５２〜５５  出力配線
Ｃ１〜Ｃ４、Ｃ１１〜Ｃ１４、Ｃ２１〜Ｃ２４、Ｃ３１〜Ｃ３４  コンデンサ
Ｉ１〜Ｉ５、Ｉ１１〜Ｉ１４、Ｉ２１〜Ｉ２４、Ｉ３１〜Ｉ３４  入力端
Ｏ１〜Ｏ４、Ｏ１１〜Ｏ１４、Ｏ２１〜Ｏ２４、Ｏ３１〜Ｏ３４  出力端
Ｒ１〜Ｒ４、Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４、Ｒ３１〜Ｒ３４  抵抗
Ｒ１ａ、Ｒ１ｂ、Ｒ２ａ、Ｒ２ｂ、Ｒ３ａ、Ｒ３ｂ、Ｒ４ａ、Ｒ４ｂ  部分抵抗
【図１】
2006311305.tif 000003
【図２】
2006311305.tif 000004
【図３】
2006311305.tif 000005
【図４】
2006311305.tif 000006
【図５】
2006311305.tif 000007
【図６】
2006311305.tif 000008
【図７】
2006311305.tif 000009
【図８】
2006311305.tif 000010
【図９】
2006311305.tif 000011
【図１０】
2006311305.tif 000012
【図１１】
2006311305.tif 000013