(57)【要約】【課題】  高速信号ラインからの層間縦方向の不要輻射を抑制すると共にリターン電流経路を確保可能なプリント配線基板及びプリント配線基板のパターニング方法を得る。【解決手段】  高速信号ライン４２に近接して、上下にガードグランドライン４３，４４をパターニングし、高速信号ライン４２に形成したビア５４，６５のガードグランドライン４３，４４近傍にビア４５ｃ，４６ｃを形成し、プリント配線基板５３の裏面或いは他層に形成した高速信号ライン４８と、ガードグランドライン４９，５０に導通させる。【選択図】  図１
2006269547.tif 000002
【特許請求の範囲】
【請求項１】
１端が第１の集積回路素子に接続され、高速信号が伝送される第１のラインをパターニングした基板の裏面或いは多層配線基板の他層にパターニングされ、第２の集積回路素子に接続された第２のラインに第１のビアを介して接続されたプリント配線基板に於いて、
前記第１のラインを挟んでガード用の第３及び第４のラインをパターニングすると共に前記第１のビアに近接して第２及び第３のビアを介し前記基板の裏面或いは前記多層配線基板にパターニングした前記第２のラインを挟んでガード用の第５及び第６のラインをパターニングしたことを特徴とするプリント配線基板。
【請求項２】
前記第１及び第２のラインがクロック用ラインであり、前記第３乃至第６ラインがグランドラインであること特徴とする請求項１記載のプリント配線基板。
【請求項３】
前記第１及び第２のラインがバス用ラインであり、前記第３乃至第６ラインがグランドラインであること特徴とする請求項１記載のプリント配線基板。
【請求項４】
前記第３乃至第６のラインを前記多層配線基板のグランド層のグランドプレーンとしたことを特徴とする請求項１記載のプリント配線基板。
【請求項５】
前記第１及び第２のラインが複数のラインから構成されていることを特徴とする請求項１記載のプリント配線基板。
【請求項６】
１端が第１の集積回路素子に接続され、高速信号が伝送される第１のラインをパターニングした基板の裏面或いは多層配線基板の他層にパターニングされ、第２の集積回路素子に接続された第２のラインに第１のビアを介して接続されたプリント配線基板のパターニング方法に於いて、
前記第１のラインを挟んでガード用の第３及び第４のラインをパターニングするプロセスと、
前記第３及び第４のラインに前記第１のビアに近接して第２及び第３のビアを形成するプロセスと、
前記基板の裏面或いは前記多層配線基板にパターニングした前記第２のラインを挟んでガード用の第５及び第６のラインをパターニングするプロセスとより成ることを特徴とするプリント配線基板のパターニング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単層或いは多層用のプリント配線基板及びプリント配線基板のパターニング方法に係わり、特に、基板にパターニングした高速信号ラインのビアにガードグランドラインのビアを近接形成してビア軸方向に放射する不要輻射ノイズを低減する様にしたプリント配線基板及びプリント配線基板のパターニング方法に関するものである。
【背景技術】
【０００２】
従来から、多層のプリント配線基板の信号ラインから放射される高周波の電磁波放射ノイズを低減するように成した多層のプリント配線基板が特許文献１に開示されている。図４（Ａ）及び図４（Ｂ）は、特許文献１に開示された要部斜視図と信号ラインと直交するビアの中心を通る直線に沿った多層のプリント配線基板の断面図を示すものである。
【０００３】
図４（Ａ）及び図４（Ｂ）に於いて、多層のプリントの配線基板１０は表面となる第１主面１２を有する第１絶縁層１６と、裏面となる第２主面１４を有する第２絶縁層１８と、第１主面１２の集積回路素子（以下ＩＣと記す）の搭載領域以外の領域に形成された第１信号配線パターン２０と、第１絶縁層１６の裏面に形成された第１導体層２２と、第２主面１４に形成された第２信号配線パターン２４と、第２絶縁層１８の上面に形成された第２導体層２６と、多層基板１０を貫通し、且つ、第１信号配線パターン２０と第２信号配線パターン２４とを電気的に接続する信号ビア３０と、第１主面１２のＩＣの搭載領域および第１信号配線パターン２０の形成領域以外の領域に設けられた第３導体層３２と、第２主面１４の第２信号配線パターン２４以外の領域に設けられた第４導体層３４と、第２導体層３４と第３導体層３２とを電気的に接続するリターンパス確保用の第１ビア３６と、第１導体層２２と第４導体層３４とを電気的に接続するリターンパス確保用の第２ビア４０とを具えている。
【０００４】
この多層のプリント配線基板１０を具体的に図４（Ａ）（Ｂ）で説明すると、第１主面１２を有する第１絶縁層１６と、第２主面１４を有する第２絶縁層１８とを具備している。第１絶縁層１６の表面１２の、ＩＣ搭載領域以外の領域に、第１信号配線パターン２０が形成されている。そして、第１絶縁層１６の裏面に第１導体層２２が形成されている。
【０００５】
また、第２絶縁層１８の裏面１４には第２信号配線パターン２４が形成されている。そして、この第２信号配線パターン２４を挟んで反対側、すなわち第２絶縁層１８の上面に第２導体層２６が形成されている。
【０００６】
従って、多層のプリント配線基板１０の層構成は、下層側から順に、第２信号配線パターン２４、第２絶縁層１８、第２導体層２６、第１導体層２２、第１絶縁層１６及び第１信号配線パターン２０を具えた構成である。第２導体層２６と第１導体層２２との間には、層間絶縁層２８が形成されている。
【０００７】
この多層のプリント配線基板１０を貫通して信号ビア３０が形成されており、この信号ビア３０によって、第１信号配線パターン２０と第２信号配線パターン２４とが電気的に接続されている。
【０００８】
この多層のプリント配線基板１０では、第１主面１２のＩＣの搭載領域及び第１信号配線パターン２０の形成領域以外の領域に、第３導体層３２が形成されている。この第３導体層３２は、ＩＣ及び第１信号配線パターン２０とは電気的に接続しないように設けてある。又、第２主面１４の、第２信号配線パターン２４以外の領域には第４導体層３４が形成されている。この第４導体層３４は、第２信号配線パターン２４とは電気的に接続しないように設けてある〔図４（Ｂ）参照〕。
【０００９】
第３導体層３２を、ＩＣ搭載領域および第１信号配線パターン２０形成領域以外の、第１主表面１２全体にわたって形成してある。そして、第４導体層３４も、第３導体層３２と同様に、第２信号配線パターン２４形成領域以外の、第２主表面１４全体にわたって形成してある〔図４（Ａ）参照〕。
【００１０】
第１絶縁層１６には、この第１絶縁層を貫通するビア３６用のホールが形成されている。ビア３６は第２導体層２６と第３導体層３２とを電気的に接続するものである。よって、第２導体層２６と第３導体層３２との間にある第１導体層２２とは、ビア３６を、電気的に接続させないようにする。ビア３６はリターンパス確保用の第１ビアとなる。従って、このリターンパス確保用の第１ビア３６が形成される領域の第１導体層２２にはリターンパス確保用第１ビア３６のホールの直径よりも大きい開口部３８が形成されている〔図４（Ｂ）参照〕。そして、リターンパス確保用の第１ビア３６は、この開口部３８の内側に形成される。
【００１１】
更に、第２絶縁層１８にも、この第２の絶縁層１８を貫通するビア４０のホールが形成されている。ビア４０は第１導体層２２と第４導体層３４とを電気的に接続するものである。よって、第１導体層２２と第４導体層３４との間にある第２導体層２６とは、このビア４０を、電気的に接続させないようにする。ビア４０はリターンパス確保用の第２ビアとなる。従って、リターンパス確保用の第２ビア４０が形成される領域の第２導体層２６にはリターンパス確保用の第２ビア４０のホールの直径よりも大きい開口部３９が形成されている〔図４（Ｂ）参照〕。リターンパス確保用の第２ビア４０は、開口部３９の内側に形成されている。
【００１２】
上述特許文献１に記載の多層のプリント配線基板１０によれば、第１及び第２信号配線パターンの周囲に設けられている導体層３２，３４がシールドのような作用を奏し、信号配線パターン２０，２４からの電磁界の分布を抑えること出来る。
【００１３】
又、第１主面１２に設けられた第３導体層３２は、リターンパス確保用の第１ビア３６を介して第２導体層２６と電気的に接続し、同様に、第２主面１４に設けられた第４導体層３４は、リターンパス確保用の第２ビア４０を介して第１導体層２２と電気的に接続しているので、第１信号配線パターン２０から信号ビア３０を介して第２信号配線パターン２４へ信号パターン電流を流した場合には、第２導体層２６からリターンパス確保用の第１ビア３６を通って第３導体層３２へリターン電流が流れる。又、逆に、第２信号配線パターン２４から第１信号配線パターン２０に信号パターン電流を流す場合には、第１導体層２２からリターン確保用の第２ビア４０を通って第４導体層３４へリターン電流が流れる。
【００１４】
従って、信号ビア３０を介して第１信号配線パターン２０と第２信号配線パターン２４との間に信号パターン電流を流す場合の、リターン電流の経路を確保することができるので、リターン電流が基板内の導体層に広く分布するのを抑制することができ、多層のプリント配線基板からの不要輻射を抑制することができることが披瀝されている。
【００１５】
又、特許文献２には、多層のプリント配線基板上のクロックラインのパターンは絶縁体を介して導体とグランド層により被覆し、導体とグランド層をビアによって接続した多層のプリント配線基板が開示されている。
【００１６】
上記した特許文献１に披瀝された多層のプリント配線基板１０では、第１及び第２信号配線の周囲にはシールドのためには広い面積にわたって、導体層３２，３４，２２，２６を設ける必要があり、特許文献２に記載の多層のプリント配線基板においても、クロックライン上に絶縁体を介して広い面積にわたり導体を被覆しなければならないために構成及びプロセスが煩雑化する問題があつた。
【特許文献１】特開２００２−３４４１４９号公報
【特許文献２】実開平３−７１６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は上記の課題を解決するために成されたもので、本発明が解決しようとする課題は、プリント配線基板にパターニングされたクロックライン等の高速信号ラインを挟むように形成したグランドラインをパターニングすると共に、高速信号ラインに形成したビアの近傍のグランドラインにもビアを形成し層間の縦方向のシールドのガード及びリターン電流経路を確保したプリント配線基板及びプリント配線基板のパターニング方法を得ることを目的とする。
【課題を解決するための手段】
【００１８】
第１の本発明のプリント配線基板は、１端が第１の集積回路素子に接続され、高速信号が伝送される第１のラインをパターニングした基板の裏面或いは多配線基板の他層にパターニングされ、第２の集積回路素子に接続された第２のラインに第１のビアを介して接続されたプリント配線基板に於いて、第１のラインを挟んでガード用の第３及び第４のラインをパターニングすると共に第１のビアに近接して第２及び第３のビアを介し基板の裏面或いは多層配線基板にパターニングした第２のラインを挟んでガード用の第５及び第６のラインをパターニングする様に成したものである。
【００１９】
第２の本発明のプリント配線基板のパターニング方法は、１端が第１の集積回路素子に接続され、高速信号が伝送される第１のラインをパターニングした基板の裏面或いは多層配線基板の他層にパターニングされ、第２の集積回路素子に接続された第２のラインに第１のビアを介して接続されたプリント配線基板のパターニング方法に於いて、第１のラインを挟んでガード用の第３及び第４のラインをパターニングするプロセスと、第３及び第４のラインに第１のビアに近接して第２及び第３のビアを形成するプロセスと、基板の裏面或いは多層配線基板にパターニングした第２のラインを挟んでガード用の第５及び第６のラインをパターニングするプロセスとより成るものである。
【発明の効果】
【００２０】
第１及び第２の本発明の本発明のプリント配線基板及びプリント配線基板のパターニング方法によれば、高速信号用の第１のラインの左右両端にパターニングしたグランドガード用の第３及び第４ラインと第１のラインに形成した第１のビアに近接して、第３及び第４のラインに第２及び第３のビアを形成するだけで多層のプリント配線基板の層間の縦方向のシールドのガード及びリターン電流経路が確保出来るプリント配線基板及びプリント配線基板のパターニング方法が得られる効果を有する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明のプリント配線基板及びプリント配線基板のパターニング方法の１形態例を図１乃至図３によって説明する。図１は本発明のプリント配線基板及びプリント配線基板のパターニング方法の１形態例を説明するため配線状態を略線化した平面図、図２は本発明のプリント配線基板及びプリント配線基板のパターニング方法の他の形態例を説明するための図１と同様の配線状態を略線化した平面図、図３は本発明の更に他の構成のプリント配線基板及びプリント配線基板のパターニング方法を示す多層のプリント配線基板の分解平面図である。
【００２２】
図１に於いて、Ａ面（表面）に示されている第１のＬＳＩ，ＩＣ、電気回路素子等（以下ＩＣと記す）４１に接続されているクロック（ＣＬＫ）等の高速信号ライン４２と、この高速信号ライン４２の上下に沿って並行に配設されたガードグランド用のライン４３，４４には所定位置に配線用ランド４５ａ，４５ｂ及び４６ａ，４６ｂをパターニングすると共にビア４５ｃ，４６ｃを単層のプリント配線基板５３の表裏面に貫通したホールを介して形成している。
【００２３】
又、図１のＢ面（裏面）に示されている第２のＩＣ４７に接続されているクロック（ＣＬＫ）等の高速信号ライン４８と、この高速信号ライン４８の上下に沿って並行に配設されたガードグランド用のライン４９，５０には出力端位置に配線用ランド５１ａ及び５２ａをパターニングすると共にビア４５ｃ，４６ｃと導通されている。
【００２４】
本発明に於いて、図１の楕円破線に示す様に高速信号ライン４２のビア５４の近傍にガードグランドビア４５ｃ，４６ｃを形成することで層間（表裏面）縦方向のシールドガードとリターン電流経路を確保している。従って高速信号ラインから放射する不要輻射を抑制可能なプリント配線基板及びプリント配線基板のパターニング方法が得られる。
【００２５】
図２に示す単層のプリント配線基板５３の構成は、高速信号ライン４２を複数のバスライン５６と成したものである。即ち、プリント配線基板５３の表裏面（Ａ、Ｂ面）に形成した、複数のバスライン５６及び６０の１端はコンピュータ（以下ＣＰＵと記す）５５とＬＣＤやプリンタ等の負荷６１に接続されている。これら複数のバスライン５６，６０の所定の本数毎に上下に挟みこむ様にガードグランドライン５７，５８，５９及び６２，６３，６４をパターニングし、楕円破線で示す複数のバスライン５６，６０の内の上、中、下のビア６５のホールに近接してＡ面（表面）にパターニングした上側のゲートグランドライン５７と中間のゲートグランドライン５８間及び中間のゲートグランドライン５８と下側のゲートグランドライン５９間に上、中、下段のビア６６，６７，６８を形成したもので、これらのビア６６，６７，６８はＢ（裏面）に形成したガードグランドライン６２，６３，６４に接続されている。尚、ガードグランドライン６２，６３，６４には出力の負荷接続用の配線用ランド５１ｂ，５２ｂ，５２ｃが形成されている。
【００２６】
この場合も、図２の楕円破線に示す様にバスライン５６の複数のビア６５の上、中、下段の近傍にガードグランドビア６６，６７，６８を形成することで表裏間の縦方向のシールドガードとリターン電流経路を確保している。従って、ＣＰＵ５５からバスライン５６，６０を経由して負荷６１に至るラインから放射する不要輻射を抑制可能なプリント配線基板及びプリント配線基板のパターニング方法が得られる。
【００２７】
上述の構成では、単層のプリント配線基板について説明したが、多層のプリント配線基板の２枚構成の場合は図１及び図２に示したＡ及びＢ面を第１層の信号層及び第２層の信号層として、ビア５４，６５近傍のガードグランドライン４３，４４，４９，５０，５７，５８，５９，６２，６３，６４にビア４５ｃ，４６ｃ並びに６６，６７，６８を形成すればよい。
【００２８】
図３は例えば、３枚構成の多層のプリント配線基板７０を示すもで、第１層目の信号層７１には、ＩＣ４１と高速信号ライン４２と、高速信号ライン（以下ＣＬＫラインと記す）４２を上下に挟むようにガードグランドライン４３，４４が形成されている。ＣＬＫライン４２の層間ビア５４の近傍のガードグランドライン４３，４４にビア４５ｃ，４６ｃを形成する。
【００２９】
ＣＬＫライン４２のビア５４のホールは３番目の第２の信号層７８の裏面に搭載したＩＣ４７に接続されているＣＬＫライン４８と導通している。
【００３０】
又、第２番目のグランド層７２は全面を全面グランドプレーン７９とする場合と破線で示す様に第２の信号層７８のリターン電流経路となるグランドプレーン７３，７４がパターニングされている。第１の信号層７１のガードグランドライン４３，４４に形成したビア４５ｃ，４６ｃはグランドプレーン７３，７４に形成したビア７６，７７を介してグランドプレーン７３，７４に接続されている。７５はビア５４が導通しないような絶縁開口となされている。従ってリターン電流経路はグランドプレーン７３，７４によって確保される。
【００３１】
本発明によれば、従来のように広い面積の導体層等でＣＬＫライン４２等を囲むことなく、ＣＬＫライン４２の層間ビア近傍のガードグランドラインにビアを打っことで層間縦方向のシールドガードが可能となり、ＣＬＫライン４２からの電磁界の放射を抑制可能なものが得られる。上述の構成では単層乃至３層までのプリント配線基板について説明したがＮ層構成の多層のプリン配線基板に適用し得ることは明らかである。
【産業上の利用可能性】
【００３２】
尚、上述のプリント配線基板はチューナを有する各種の映像、音声信号の受信装置或いは送受信装置、テープ或いはデイスク記録再生装置、携帯電話機、ＰＤＡ、コンピュータ等の電子機器に適用した場合にシールドのための対策部品の削減が可能で製造の簡単な電子機器や情報処理機器を得ることが出来る。
【図面の簡単な説明】
【００３３】
【図１】本発明のプリント配線基板及びプリント配線基板のパターニング方法の１形態例を説明するため配線状態を略線化した平面図である。
【図２】本発明のプリント配線基板及びプリント配線基板のパターニング方法の他の形態例を説明するための図１と同様の配線状態を略線化した平面図である。
【図３】本発明の更に他の構成を示すプリント配線基板及びプリント配線基板のパターニング方法説明用の多層プリント基板の分解平面図である。
【図４】従来のプリント配線基板の要部斜視図及び信号ラインと直交するビアの中心を通る直線に沿った多層のプリント配線基板の断面図を示すものである。
【符号の説明】
【００３４】
４１，４７…集積回路素子（ＩＣ）、４２…高速信号ライン（ＣＬＫライン）、４３，４４，４９，５０，５７，５８，５９，６２，６３，６４…ガードグランンドライン、４５ａ，４５ｂ，４５ｃ，４６ａ，４６ｂ，４６ｃ，６６，６７，６８…ガードグランド部のビア、５３…プリント配線基板、５４，６５…信号線部のビア
【図１】
2006269547.tif 000003
【図２】
2006269547.tif 000004
【図３】
2006269547.tif 000005
【図４】
2006269547.tif 000006