(57)【要約】【課題】  マイクロマシンプローブを搭載した薄膜回路を半導体製造工程で製造することを提供する。【解決手段】  プローブ、電子回路、回路の接続点、及び、プローブの載置体と誘電体層を統合して可撓性を具え、且つ、一体化した多層の薄膜構造として製造され、その構造は、電子回路が誘電体層の内部に設置され、また、多層の回路レイアウトで設計し、且つ、プローブ、及び、回路の接続点の大部分も誘電体層内部に埋め込まれ、電子回路と電気的な接続を構成することと、プローブ、及び、回路の接続点の端部が薄膜の外面に突出することを含み、プローブ構造が非常に牢固で傾斜現象が起き難くなると共に損傷を受けることがなく、特に、この種のマイクロマシンプローブを搭載した薄膜回路が弾性を具えると共に厚さが増したプローブ載置体がプローブの緩衝機構を構成するため、プローブへの過大な圧力を避けることができる機能を具えた特徴とする。【選択図】  図３
2006189430.tif 000002
【特許請求の範囲】
【請求項１】
マイクロマシンプローブを搭載した薄膜回路の製造法において、半導体製造工程を応用して製作し、
ａ）プロセス基板を提供することと、
ｂ）ステップａ）のプロセス基板に対してステップｅ）を実行できる分離できるインターフェースを製作することと、
ｃ） ステップｂ）を完了したプロセス基板でプローブ薄膜回路の製造を進めることで、プローブ薄膜回路が分離できるインターフェース上に積み重なり、且つ、各種電子回路、プローブを具えた構造と回路の接続点を既製することと、
ｄ）ステップｃ）が完了したプローブ薄膜回路に対しプローブ載置体の製作を続行し、且つ、プローブ載置体材質はセラミック、シリコン、ケイ化物、ガラス、クオーツ、ゴム、プラスチック、エポキシ樹脂、ポリマー、或いは、金属、及び、その合金のいずれかを使用することで、プローブ薄膜回路の高さが凸起したプローブ載置体を具えることと、
ｅ）プロセス基板とプローブ薄膜回路の間の分離できるインターフェースを破壊することで、プローブ薄膜回路とプロセス基板の相互を分離して取出すことができることと、
ｆ）ステップｅ）で取出したプローブ薄膜回路に対してその後の微構造加工を進め、マイクロマシンプローブを搭載した薄膜回路を製作するステップを含むことを特徴とする、マイクロマシンプローブを搭載した薄膜回路の製造法。
【請求項２】
請求項１記載のマイクロマシンプローブを搭載した薄膜回路の製造法において、ステップｃ）のプローブ薄膜回路のプローブ製作及び回路の接続点の製造過程内に、ポリイミド或いはシリカを材質とした誘電体層を使用し、プローブ、及び、回路の接続点構造の各種凹溝を形成し、且つ、凹溝内に金属材質を充填し、ステップｆ）で取り出したプローブ薄膜回路に対してその後の微構造加工を行う時、更に、プローブ、或いは、回路の接続点を被覆した誘電体層をエッチングして、マイクロマシンプローブヘッドを製作することを特徴とする、マイクロマシンプローブを搭載した薄膜回路の製造法。
【請求項３】
請求項１記載のマイクロマシンプローブを搭載した薄膜回路の製造法において、ステップｃ）のプローブ薄膜回路の微構造の製造過程内に、ポリイミド或いはシリカを材質とした誘電体層を使用し、各種凹溝を形成し、且つ、凹溝内に金属材質を充填した後、リソグラフィ技術でフォトレジストを使用して金属材質の上方に各種パターンを形成し、更にエッチング或いは電気メッキの製造工程で金属材質に対して微構造加工を行い、ステップｆ）で取り出したプローブ薄膜回路に対してその後の微構造加工を行う時、更に、微構造を被覆した誘電体層をエッチングすることで、マイクロマシン薄膜プローブヘッドを製作することを特徴とする、マイクロマシンプローブを搭載した薄膜回路の製造法。
【請求項４】
請求項２記載或いは請求項３記載のマイクロマシンプローブを搭載した薄膜回路の製造法において、ステップｆ）で取り出したプローブ薄膜回路に対して誘電体層をエッチングする過程中において、プローブ、或いは、微構造周囲の誘電体層を比較的高く設計し、且つ、プローブ、或いは、微構造の保護構造を構成することを特徴とする、マイクロマシンプローブを搭載した薄膜回路の製造法。
【請求項５】
請求項１記載のマイクロマシンプローブを搭載した薄膜回路の製造法において、ステップｄ）でプローブ載置体を製作する時、下記のいずれかの方法を選択してプローブ載置体を製作するものとし、
（１） 表面実装技術を既製したプローブ載置体をプローブ薄膜回路上に粘着することと、
（２） スクリーン技術でプローブ載置体の凹溝を定め、且つ、プローブ載置体材質をスクリーンの凹溝内に充填した後、更に、スクリーンを除去することでプローブ載置体を製作することと、
（３） フォトレジストでプローブ載置体の凹溝を定め、且つ、載置体材質をフォトレジストの凹溝内に充填した後、更に、フォトレジストを除去することでプローブ載置体を製作することと、
（４） 先に載置体層を製作し、更に、載置体層の不必要な部分を除去することによりプローブ載置体を製作することと、
（５） 先に載置体層を製作し、且つ、プローブ薄膜回路と基板を分離した後、更に、載置体の不必要な部分を除去することでプローブ載置体を製作、或いは、
（６） プローブ薄膜回路本体の誘電体層を載置体層とし、更に、プローブ載置体を定めた以外の誘電体層を除去することでプローブ載置体を形成することを特徴とする、マイクロマシンプローブを搭載した薄膜回路の製造法。
【請求項６】
マイクロマシンプローブを搭載した薄膜回路を請求項１記載の製造法で製作し、可撓性を具えた非導電誘電体層とプローブ、電子回路、回路の接続点、及び、プローブ載置体と共同で一体化構造の多層薄膜を構成し、且つ、電子回路を薄膜の誘電体層内部に埋め込めとレイアウトすることで、プローブ、及び、回路の接続点の大部分を薄膜の誘電体層内部に埋め込むと、電子回路と電気的な接続を構成し、プローブ、及び、回路の接続点の先端部を薄膜の外面に突出することで、プローブ載置体を薄膜のいずれか一面にプローブ先端部に突出する相対背面に凸設し、且つ、プローブの緩衝機構を構成することを特徴とする、マイクロマシンプローブを搭載した薄膜回路。
【請求項７】
請求項６記載のマイクロマシンプローブを搭載した薄膜回路において、該薄膜の両面に回路の接続点の設置、或いは、該薄膜の誘電体層内部の電子回路が多層回路を呈し、或いは、該薄膜の該薄膜の誘電体層内部の多層の回路の間に干渉を防止する接地層を設け、該薄膜の誘電体層内部の電子回路が抵抗、キャパシタンス、インダクタンス或いは、その他電子デバイスの電子回路を設けることを特徴とする、マイクロマシンプローブを搭載した薄膜回路。
【請求項８】
請求項６或いは７記載のマイクロマシンプローブを搭載した薄膜回路において、該薄膜のプローブがカンチレバー型の弾性プローブを構成し、且つ、プローブ先端部で嵌合型先端、嵌入型先端、或いは、混在型先端のいずれかを構成することを特徴とする、マイクロマシンプローブを搭載した薄膜回路。
【請求項９】
テスト装置のマイクロマシンプローブヘッドにおいて、請求項８記載のマイクロマシンプローブを搭載した薄膜回路とテスト機能を具えたプリント回路板によって共同で組成され、且つ、該マイクロマシンプローブを搭載した薄膜回路のマイクロマシンプローブが該プリント回路板のテスト回路と電気的な接続を構成することで、フリップチップ基板テスト、ウエハのベアチップテスト、液晶パネルテスト、或いは、メモリテストを実施できることを特徴とする、テスト装置のマイクロマシンプローブヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシンプローブを搭載した薄膜回路及びその製造法に関り、特に、半導体の製造工程を応用してプローブ、電子回路、回路の接続点及びプローブの載置体と誘電体層を統合して可撓性を具え、且つ一体化した多層の薄膜構造を呈するマイクロマシンプローブを搭載した薄膜回路の製造に関る。
【背景技術】
【０００２】
半導体技術が急速に成長している中、多くの消費性電子製品は益々小さくなり、集積回路と関連デバイスの密度が相対するように高まり、且つピン数の増加とピッチが縮小され、加えてパッケージング技術の向上により、集積回路表面の回路接点のレイアウトについて、集積回路の外囲にレイアウトされるだけではなく、マトリクス配列を呈するようになった。同時に、集積回路表面の回路接点の材質も単純にアルミパッドだけでなく、半田、金バンプなどの端子パッドが使用されている。これに加え無線通信時代の到来及び電子製品の演算速度の要求により、テストにおいて更に高周波テストの困難性が増加した。これらの進歩により、テスト技術に多くの困難性が増加し、業界の生産能力、コスト及び将来の技術開発のボトルネックとなっている。
【０００３】
現行のウエハのテストカード構造は、テスト技術が直面している困難性を解決することで、テスト速度の向上、テストコストの低減及び良品誤判を減少するため、すでに従来のカンチレバー型の弾性プローブカードを各種垂直型プローブカード、マイクロマシンの剛性プローブカード及び各種薄膜テストカードにまで発展させた。
【０００４】
その垂直型プローブカードは、主にマトリクス配列テストの困難性を改善したが、その欠点は製作が困難で価格も高く、且つ狭ピッチへの発展が難しく、主にピッチが１００μｍ以上の端子パッドのテストに留まっている。
【０００５】
またマイクロマシンの剛性プローブカードは、多層のセラミック基板において半導体製造工程技術で低剛性のプローブカードを製作し、このマイクロマシンの剛性プローブカードは主にマトリクス配列及び高周波テストの困難性を改善したが、その欠点はプローブが過度に剛性であるため弾性を具えておらず、プローブと被テストの端子パッドの接触圧力が過大となった時、容易に被テストの端子パッドが容易に圧壊し、且つプローブが弾性を具えていないため、プローブ或いは被テストの端子パッドの平坦度が不良の場合、プローブが端子パッドに接触できない状況が容易に発生してしまう。
【０００６】
また現行の薄膜プローブカード２０の構造を図１のａに示し、各種可撓性薄膜回路或いはフレキシブルプリント基板２８表面の回路接点においてプローブカード或いは金属バンプ２１を製作する。
【０００７】
この種の薄膜プローブカード２０のプローブ２１は、その底部でフレキシブルプリント基板２８の表面に付着し、且つプローブ２１周囲に保護構造を被覆しないとプローブ２１の構造強度が強化されないため、この種の薄膜プローブカード２０のプローブ構造が相当に安定せず、一旦プローブ２１が圧力を受けた時、図１のｂに示すように、プローブ２１が容易に傾斜或いは陥没するため、この種の現象でテスト結果が歪められてしまう。
【０００８】
またこの種の薄膜プローブカード２０のプローブ２１の製作を完了した後、通常その他の載置構造上に組み込まなければならないが、フレキシブルプリント基板２８は可撓性物体であり、且つフレキシブルプリント基板２８の背面に相対するようにプローブ２１を設けるエリアに厚さが増していない或いは固定機構を設けない場合、プローブ２１が容易にフレキシブルプリント基板２８の湾曲によって、プローブ２１に図１のｃのように傾斜及び高さに不揃いが生じてしまい、この欠陥はこの種の薄膜プローブカード２０の組み込みの困難性を増加してしまう。
【０００９】
この種の薄膜プローブカード２０のプローブ２１構造に上記の欠陥があることから、マトリクス配列にレイアウトすることが容易ではないため、この種の薄膜プローブカード２０のテスト用途が制限を受けてしまい、通常端子パッドがＩＣ周囲にレイアウトされている製品或いはパネルのテストに適用される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
これに鑑み、本発明の主要な目的は、半導体製造工程で製作するマイクロマシンプローブを搭載した薄膜回路を提供することにあり、半導体の製造工程を応用してプローブ、電子回路、回路の接続点及びプローブの載置体と誘電体層を統合して可撓性を具え、且つ一体化した多層の薄膜構造で製造され、主に電子回路がこの種の薄膜誘電体層の内部に設置され、プローブ及び回路の接続点の大部分も薄膜の誘電体層内部に埋め込まれ、電子回路と電気的な接続を構成することと、プローブ及び回路の接続点の端部が薄膜の外面に突出することを含み、特に、該プローブの載置体を薄膜のいずれかの一面に凸設し、プローブ先端部が相対する背面に突出し、またプローブの緩衝機構を構成することを特徴とする。
【００１１】
この種のマイクロマシンプローブを搭載した薄膜回路のプローブ構造は、マイクロマシンプローブを搭載した薄膜回路の誘電体層内部から外部に向かって延伸し且つ一体化構造を呈することで、プローブ本体が誘電体層の被覆と保護を受けるため、プローブが牢固で傾斜現象を生じ難くなると共に損傷を受けることを避けることができる。また電子回路を誘電体層内部にレイアウトすることは、多層の回路レイアウトを設計することができるため、この種のマイクロマシンプローブを搭載した薄膜回路のプローブは高密度のレイアウトとマトリクス配列を呈することができる。
【００１２】
本発明の別の目的は、上記マイクロマシンプローブを搭載した薄膜回路の製造法を提供することにあり、その製造工程は半導体製造工程技術を応用し、且つその方法のステップは半導体技術で表面に加工するプロセス基板の提供、分離できるインターフェースの製作、プローブ薄膜回路の製造、プローブ載置体の製作、分離できるインターフェースの分離及びその後の微構造の加工を含む。
【００１３】
本発明のもう一つの目的は、この種のマイクロマシンプローブを搭載した薄膜回路がテスト用のプリント回路板を結合して共同でマイクロマシン薄膜プローブヘッドを組成し、且つこの種のプローブヘッドの応用範囲にはフリップチップ基板テスト、ウエハのベアチップテスト、液晶パネルテスト及びメモリテストなどに応用できることを含む。
【発明の効果】
【００１４】
上記の製造法で製作したマイクロマシンプローブを搭載した薄膜回路１００には、以下の長所を具備する。
抵抗、キャパシタンス、インダクタンス或いはその他電子デバイスを含んだ各種電子回路３３及びプローブ３２と回路の接続点３４を含んだマイクロマシンデバイスを一体化構造とすることで可撓性マイクロマシンプローブを搭載した薄膜回路１００に統合することができる。
マイクロマシンプローブを搭載した薄膜回路１００が製造工程内において、平坦なプロセス基板３０を介して、湾曲、膨張或いは変形しないよう保持するため、マイクロマシンプローブを搭載した薄膜回路１００が高度な平坦度を具備する。
プローブ３２及び回路の接続点３４は、それぞれ可撓性マイクロマシンプローブを搭載した薄膜回路１００の片面或いは両面にレイアウトできるため、応用範囲が幅広くなる。
プローブ３２構造は、マイクロマシンプローブを搭載した薄膜回路１００の内部から外部に向かって延伸する一体化構造で、且つプローブ３２本体の大部分が誘電体材質或いは誘電体層３１の被覆と保護を受けるため、プローブ３２が牢固で傾斜現象を生じ難くなると共に損傷を受けることを避けることができる。
電子回路３３はマイクロマシンプローブを搭載した薄膜回路１００の内部にレイアウトし、且つ電子回路３３を多層回路レイアウトで設計することを許容することでプローブ３２のピッチが２０μｍ以下の高密度レイアウトすることができ、特にマトリクス配列を呈したレイアウトとすることができる。
多層回路の間において接地層を製作することで干渉を避けることができるため、更に高周波の電子回路３３を設計することができる。
マイクロマシンプローブを搭載した薄膜回路１００がプロセス基板と分離する前は、プローブ載置体３５構造を具備することができ、プローブの間の平坦性を保持する以外に、組み込みの困難性も低減できる。
マイクロマシンプローブを搭載した薄膜回路１００は、プローブ載置体３５構造を具え、且つプローブ載置体３５は弾性材質を使用して弾性構造を製作或いは構成することができ、プローブ３２が圧力を受けた時、受け力をプローブ載置体３５に伝えることで、プローブ載置体３５が過大な圧力を受止めるため、プローブ３２は優秀な耐用性を具備する。
マイクロマシンプローブを搭載した薄膜回路１００は、プローブ載置体３５と粘着剤の比較的剛性或いは弾性を具えることで、プローブ３２が比較的剛性或いは弾性を具えて、各種異なるテスト要求に対応できる。
【実施例】
【００１５】
図２から図７を見ると、本発明で開示するマイクロマシンプローブを搭載した薄膜回路１００は、半導体製造工程技術を応用し、可撓性特性を具え、且つ非導電の誘電体材質３１（或いは誘導体層３１）が積層して可撓性の多層薄膜を構成し、また製造工程中においてプローブ３２、電子回路３３、回路の接続点３４及びプローブ載置体３５と誘電体層３１を統合して一体化構造の多層薄膜構造として製造される。
【００１６】
この種のマイクロマシンプローブを搭載した薄膜回路１００は、半導体製造工程を応用して製作するため、必要性及び使用用途に基づいて各種異なる機能或いは用途の多層薄膜構造として製造することができるが、各種マイクロマシンプローブを搭載した薄膜回路１００の基本構造の特徴は均しく同じであり、プローブ３２、電子回路３３、回路の接続点３４、プローブ載置体３５及び誘電体層３１を統合して一体化構造として製作されることを具備し、且つ電子回路３３は誘電体層内部に埋め込まれてレイアウトされ、プローブ３２及び回路の接続点３４の大部分を誘電体層３１内部に埋め込まれると共に誘電体層３１内部の電子回路３３と電気的な接続を構成し、プローブ３２及び回路の接続点３４の先端部がマイクロマシンプローブを搭載した薄膜回路１００の片面或いは両面に突出し、特に、プローブ載置体３５がマイクロマシンプローブを搭載した薄膜回路１００に相対する該面にプローブ３２の凸設する背面に一体成形している。
【００１７】
この種のマイクロマシンプローブを搭載した薄膜回路１００にプローブ載置体３５を設けた目的が２つあり、1つ目の効果はプローブ３２の固定及びプローブ３２の相対平面度を保持することにあり、2つ目の効果は弾性作用があって、組み込みに便利、及びプローブ３２を組み込んだ後にその他の表面より高くなると共にプローブ３２の緩衝機構を構成することにある。
【００１８】
マイクロマシンプローブを搭載した薄膜回路１００の電子回路３３は、銅、金、アルミ、タングステン、銀及びその他の合金を材質として使用することができ、回路導線の表面に、例えばニッケル、クロム、チタン、白金、ベリリウム及びその合金などのその他の保護層で被覆することができ、且つ、必要性に応じて各種電子回路３３を誘電体層３１の内部にレイアウトすることができ、例えば、図４に示すように、電子回路３３の回路設計にキャパシタンス５５及び抵抗５６などのデバイスを加えることで、マイクロマシンプローブを搭載した薄膜回路１００の回路機能を増やすことができる。或いは、図２或いは図５に示すように、必要性に応じて多層レイアウトの電子回路３３にレイアウトし、及び図２に示すように、多層レイアウトの電子回路３３の間に電気的干渉を遮断するために接地層７１を製作することができる。
【００１９】
マイクロマシンプローブを搭載した薄膜回路１００の回路の接続点３４は、必要性に応じて貫通及び不貫通のマイクロマシンプローブを搭載した薄膜回路１００を製作することができる。及びこの種のマイクロマシンプローブを搭載した薄膜回路１００のプローブ３２は、半導体製造工程において必要性に応じて図３に示すように垂直プローブを製作することができ、或いは図６に示すようにカンチレバー型の弾性プローブを製作、及び図７に示すように、プローブ３２の先端を嵌合型先端３２ａ、嵌入型先端３２ｂ、或いは混在型先端３２ｃとして製作することができる。且つプローブ３２の先端部分と回路の接続点３４は、それぞれマイクロマシンプローブを搭載した薄膜回路１００の同一面或いは異なる面にレイアウトすることができる。
【００２０】
プローブ３２は、タングステン、ニッケル、コバルト、銅、金及びその合金を材質として使用でき、また例えば電気メッキ、化学メッキ或いはその他化学気相成長、真空物理スパッタリングなどのような各種金属の成長技術も利用して、更に例えばクロム、ロジウム、白金、チタン、ベリリウム銅及びその合金などのその他の金属で被覆することができる。
【００２１】
この種のマイクロマシンプローブを搭載した薄膜回路１００のプローブ３２及び回路の接続点３４の後端部は、誘電体層３１内部に埋め込まれ、且つ誘電体層３１の緊密な被覆を受けているため、マイクロマシンプローブを搭載した薄膜回路１００の誘電体層３１はプローブ３２及び回路の接続点３４を牢固に被覆できる安定構造を構成する以外に、プローブ３２及び回路の接続点３４は損傷を避ける保護構造を構成することができる。
【００２２】
その他、本発明のマイクロマシンプローブを搭載した薄膜回路１００は、電子回路３３の多層レイアウトを介してプローブ３２がマトリクス配列でレイアウトされている。図８に示すように、マイクロマシンプローブを搭載した薄膜回路１００は、プリント回路板２６とマイクロマシン薄膜プローブヘッド１１０を組み込む時、その用途は、マトリクス配列に適合する各種ハイレベルのフリップチップパッケージICのテストに用いることができる。
【００２３】
図９及び図１０に示すように、本発明のマイクロマシンプローブを搭載した薄膜回路１００の製造法には、半導体製造工程で誘電体層及び金属配線層を積み重ね技術、各種金属及び非金属の成長技術と除去技術、フォトレジストとリソグラフィ、パターン転写技術、及び各種化学機械研磨及びイオンインプランテーションなどの技術を含む。且つ製作したマイクロマシンプローブを搭載した薄膜回路１００は、可撓性と各種金属の電子回路３３及びプローブ３２、回路の接続点３４及びプローブ載置体３５などを含んだ微構造を具え、その方法には下記のステップを含む。
ａ）プロセス基板３０の提供
本発明で開示するマイクロマシンプローブを搭載した薄膜回路１００は、可撓性製品であり、これにより各種半導体製造工程内に平坦度及び剛性が十分な基材を介してマイクロマシンプローブを搭載した薄膜回路１００のプロセス基板３０とすることで、製造過程中のマイクロマシンプローブを搭載した薄膜回路１００（以下、プローブ薄膜回路９０という）が湾曲、膨張或いは変形できないように保持し、且つ高度な平坦度を具える。本発明ではセラミック、シリコン、クオーツ、ガラス及びアルミ合金などの平坦化された基材をプロセス基板３０に使用することができる。
ｂ）ステップａ）のプロセス基板３０に対して後工程内においてプロセス基板３０を分離する分離できるインターフェース３９を製作する。
プローブ薄膜回路９０は、製造工程内においてプロセス基板３０を介して湾曲、膨張或いは変形できないよう保持、及び高度な平坦度を具えるが、製作を完了した後やはりプロセス基板３０と分離しなければならない。これにより、プロセス基板３０とプローブ薄膜回路９０の層と層の間は、先に各種分離できるインターフェース処理を施すことで、後工程内で該分離できるインターフェースの分離を介してプローブ薄膜回路９０とプロセス基板３０を分離する目的を達成できる。
分離できるインターフェース３９の形成方法には２種類あり、１種類目は層と層の間の接合インターフェースの接着性を制御することで、層と層の間の接合性を弱めると共に分離できるインターフェースを構成する。図１０に示すように、プロセス基板３０の上面に連続して２回ポリイミド（ＰＩ）４１を塗布し、１回目のポリイミド４１を塗布する時、接着剤を加えて適切に焼成、固化の温度曲線及び時間を制御し、２回目のポリイミド４１を塗布する時、接着剤を加えず適切に焼成、固化の温度曲線及び時間を制御し、この時、１回目のポリイミド４１と２回目のポリイミド４１の間の接合性を弱め、これにより分離できるインターフェース３９を形成する。
２つ目の方法は、プロセス基板３０とプローブ薄膜回路９０の間に除去し易い材質を加え、且つ除去し易い材質を介してプロセス基板３０とプローブ薄膜回路９０の間に分離できるインターフェース３９を構成する。
ｃ）ステップｂ）を完了したプロセス基板３０でプローブ薄膜回路９０の製造を進めることで、分離できるインターフェース３９上に各種電子回路３３、プローブ３２と回路の接続点３４などの微構造を既製したプローブ薄膜回路９０を設けさせることができる。
図１０に示すように、半導体製造工程の誘電体層及び金属配線層を積み重ね技術、各種金属及び非金属の成長技術と除去技術、フォトレジストとリソグラフィ及びパターン転写技術などを応用し、プロセス基板３０のインターフェース３９上において、誘電体層３１で各種凹溝を形成し、且つ凹溝内に金属材質を充填した後、リソグラフィ技術でフォトレジストを使用して金属材質の上方に各種パターンを形成し、更にエッチング或いは電気メッキの製造工程で金属材質に対して微構造加工を行うことで、プローブ薄膜回路９０に各種金属の電子回路３３、及びプローブ３２、回路の接続点３４などを含んだ微構造を具備させることができる。
ｄ）ステップｃ）が完了したプローブ薄膜回路９０に対しプローブ載置体３５の製作を続行することで、プローブ薄膜回路９０は高さが凸起したプローブ載置体３５を具え、且つプローブ載置体３５を介することでプローブ３２の固定強化及びプローブ３２の相対平面度を保持させることができる。
ｅ）プロセス基板３０とプローブ薄膜回路９０の間の分離できるインターフェース３９を破壊することで、プローブ薄膜回路９０とプロセス基板３０の相互を分離して取出すことができる。
図１１に示すように、もしもプロセス基板３０とプローブ薄膜回路９０の間で層と層の間の接合性が弱いことを利用して分離できるインターフェース３９が構成された場合、外力を介して鋼製刃４４で斜めに切り込んで横移動させるとプローブ薄膜回路９０とプロセス基板３０を分離することができる。
図１２に示すように、もしもプロセス基板３０とプローブ薄膜回路９０の間に除去し易い材質を加えることを利用して層と層の分離できるインターフェース層３９ａが構成された場合、多くのエッチング穴４６の製作を介することで分離できるインターフェース層３９ａ表面に貫通し、更にプローブ薄膜回路９０とプロセス基板３０が分離するまで、エッチング液を浸入させて横方向のエッチングを行うことができる。
ｆ）ステップｅ）で取出したプローブ薄膜回路９０に対してその後の微構造加工を進め、マイクロマシンプローブを搭載した薄膜回路１００を製作する。
プローブ薄膜回路９０とプロセス基板３０を分離した後、更にプローブ薄膜回路９０の未完成の微構造に対して、残余の材質を除去することで微構造を露出或いは微構造などを再び精密加工することを含み、プローブ薄膜回路９０に可撓性を具えた最終的なマイクロマシンプローブを搭載した薄膜回路１００製品として加工させることができる。
ステップｄ）を進めプローブ薄膜回路９０に対してプローブ載置体３５を製作する時、材質はセラミック、シリコン、ケイ化物、ガラス、クオーツ、ゴム、プラスチック、例えばエポキシ樹脂、ポリマーといった化学組成物及び各種金属及びその合金などを使用することができ、更に積み重ねた複合体も含む。且つその製造法は下記の各種方法がある。
1.ステップｅ）の分離できるインターフェース３９を破壊する前、或いはステップｆ）を進める時、既製のプローブ載置体３５をプローブ薄膜回路９０に粘着する。
図１３に示すように、切断が完了したシリコンの薄片、セラミック片、ゴムパッド、ガラス片或いは金属片などのプローブ載置体３５を使用し、プローブ薄膜回路９０とプロセス基板３０を分離する前、或いはステップｆ）を進める時、各種表面実装技術を介してプローブ載置体３５をプローブ薄膜回路９０の表面に粘着する。
また、粘着剤は剛性或いは弾性を具えた接着剤或いは材質を使用することでき、更にプローブ載置体３５をプローブ薄膜回路９０の表面に粘着することで、プローブ３２に剛性或いは弾性を具えさせる。これにより粘着材質にプローブ載置体材質をマッチさせることで、プローブ３２に剛性或いは弾性を具えさせ、各種異なるテスト要求に対応できる。
2.分離できるインターフェースで分離する前、フォトレジストで凹溝を形成すると共に凹溝内に載置体材質を充填する。
図１４に示すように、分離できるインターフェース３９が分離される前、リソグラフィ技術を利用してフォトレジスト３６で凹溝を形成しプローブ載置体３５のエリアを定め、また凹溝内に例えばニッケル、コバルト、銅、金などのプローブ載置体材質を充填した後、フォトレジスト３６を除去するとプローブ載置体３５が残る。
3.ステップｅ）の分離できるインターフェース３９を分離する前、スクリーン技術でプローブ載置体材質をスクリーンの凹溝内に充填する。
図１４に示すように、分離できるインターフェース３９が分離する前、スクリーン４３でプローブ薄膜回路９０の表面に貼付した後、スクリーン４３の孔内に例えばゴム、或いはエポキシ樹脂などのプローブ載置体材質を充填し、更にスクリーン４３を除去するとプローブ載置体３５が残る。
4.ステップｅ）の分離できるインターフェース３９を破壊する前、まず載置体層３７を製作しておき、更に不必要な部分を除去してプローブ載置体３５を製造する。
図１５に示すように、分離できるインターフェース３９が破壊される前、各種弾性材質或いは金属材質を含んで先に載置体層３７を製作した後、リソグラフィ技術を利用してフォトレジスト３６でプローブ載置体３５のエリアを定め、不必要な部分を除去してプローブ載置体３５を形成した後、更にフォトレジスト３６を除去するとプローブ載置体３５が残る。
5.製造工程内において先に載置体３７を製作し、ステップｆ）を進める時、更に不必要な部分を除去してプローブ載置体３５を製作する。
図１６に示すように、プローブ薄膜回路９０の製造工程内においてまず載置体層３７を製作し、且つエッチングマスク３７ａを残してプローブ載置体３５のエリアを定め、プローブ薄膜回路９０とプロセス基板３０を分離してからステップｆ）を進める時、エッチングマスク３７ａを利用して載置体層３７の不必要な部分を除去してプローブ載置体３５を製作する。
6.プローブ薄膜回路９０本体の誘電体層３１を載置体層とする時、ステップｅ）の分離できるインターフェース３９を破壊する前、或いはステップｆ）を進める時、更に不必要な部分を除去することで、プローブ薄膜回路９０にプローブ載置体３５を具えさせる。
図１７に示すように、プローブ薄膜回路９０本体の誘電体層３１を載置体層とする時、先にエッチングマスク３７ａを製作してプローブ載置体３５のエリアを定めた後、ステップｅ）の分離できるインターフェース３９を破壊する前、エッチングマスク３７ａを利用してプローブ載置体３５を定めた以外の誘電体層３１を除去することで、プローブ載置体３５を定めたエリア内の誘電体層３１がエリア外の誘電体層３１より高くなることにより、プローブ載置体３５を形成する。また、エッチングマスク３７ａを除去或いは除去しないこともできる。
或いは、プローブ薄膜回路９０の製造工程内において誘電体層３１に予めエッチングマスク３７ａを残してプローブ載置体３５のエリアを定め、プローブ薄膜回路９０とプロセス基板３０が分離された後でステップｆ）を進める時、エッチングマスク３７ａを利用してプローブ載置体３５を定めた以外の誘電体層３１を除去することでプローブ載置体３５を形成する。
【００２４】
応用について、図８に示すように、本発明であるマイクロマシンプローブを搭載した薄膜回路１００の電子回路３３を利用して直接プリント回路板２６の回路２３と相互接続することで、マイクロマシンプローブを搭載した薄膜回路１００とプリント回路板２６がマイクロマシン薄膜プローブヘッド１１０を組成し、また各種構造上に組み込んで、各種テスト用途のプローブヘッドとすることができる。
【００２５】
特に、本発明であるマイクロマシンプローブを搭載した薄膜回路１００が可撓性を具えている以外に、マイクロマシンプローブを搭載した薄膜回路１００のプローブ載置体３５に弾性を具えた緩衝機構も設計でき、そのため、マイクロマシン薄膜プローブヘッド１１０がテストを行っている時、プローブ３２から送られた圧力を受止めることができる以外に、プローブ３２を幾らかの高低段差に微調整することができ、これにより、被テスト物の平坦度が不良の状況下においても、本発明で開示するこの種マイクロマシン薄膜プローブヘッド１１０は正常に作業を行うことができる。
【００２６】
この種のマイクロマシン薄膜プローブヘッド１１０の応用範囲は非常に広く、フリップチップ基板テスト、ウエハのベアチップテスト、液晶パネルテスト及びメモリテストなどに応用することを含む。
【００２７】
例えば、図８は本発明で開示するマイクロマシン薄膜プローブヘッド１１０をフリップチップ基板テストに応用した実施例であり、このテストシステムには、１組のマイクロマシン薄膜プローブヘッド１１０及び１組のマイクロマシンプローブを搭載した薄膜回路１００で構成された下部テスト装置１１５を含む。テストを実施する時、フリップチップ基板６３を挟持部６２内に置き、且つ下部テスト装置１１５のプローブ３２とフリップチップ基板６３の下部回路接点２５と電気的な接続を構成した後、マイクロマシン薄膜プローブヘッド１１０のプローブ３２がフリップチップ基板６３の上部回路接点２７と電気的な接続を構成することで、テストシステム全体をフリップチップ基板６３から信号分析装置（Tester）５０までの回路をループできる。
【００２８】
システム回路全体をループする時、電源及び信号を信号分析装置５０から伝送し、またテストシステムのプローブ３２を経由してフリップチップ基板６３まで伝送し、この方法は、フリップチップ６３の回路の良否をテストできる。
【００２９】
図１８は本発明で開示するマイクロマシン薄膜プローブヘッド１１０をウエハのベアチップテストに応用した実施例であり、テストを行う時、マイクロマシン薄膜プローブヘッド１１０のプローブ３２がチップ１７の端子パッド１８と電気的な接続を構成することで、テストシステム全体をチップ１７から信号分析装置５０までの回路をループできる。
【００３０】
システム回路全体をループする時、電源及び信号が信号分析装置５０から伝送され、またマイクロマシン薄膜プローブヘッド１１０のプローブ３２を経由して被テストチップ１７まで伝送する。信号がチップ１７の集積回路で処理された後、更にマイクロマシン薄膜プローブヘッド１１０を経て信号分析装置５０に返送する。信号分析装置５０が返送された信号を読み取ることで直ちに良品或いは不良品を判別できる。
【００３１】
本発明では、上記の好ましい実施例で詳細に説明したがその内容が上記の実施例に限定されることが無いものとし、本発明の技術特徴で統合して製造する各種マイクロマシンプローブを搭載した薄膜回路、マイクロマシン薄膜のプローブヘッド及びその応用は、本発明が主張できる範囲内に属するものとする。
【図面の簡単な説明】
【００３２】
【図１】従来の薄膜プローブカードで、この種の薄膜プローブカードのプローブが圧力を受けた時、この種の薄膜プローブカードが容易に陥没現象を生じ易いことを説明している構造見取図である。
【図２】本発明であるマイクロマシンプローブを搭載した薄膜回路で、本発明のマイクロマシンプローブを搭載した薄膜回路が半導体製造工程技術で、プローブ、電子回路、回路の接続点及びプローブ載置体と誘電体層を統合して一体化構造した多層薄膜構造として製造することを説明している第１の構造見取図である。
【図３】本発明であるマイクロマシンプローブを搭載した薄膜回路で、本発明のマイクロマシンプローブを搭載した薄膜回路が半導体製造工程技術で、プローブ、電子回路、回路の接続点及びプローブ載置体と誘電体層を統合して一体化構造した多層薄膜構造として製造することを説明している第１の構造見取図である。
【図４】本発明であるマイクロマシンプローブを搭載した薄膜回路で、本発明のマイクロマシンプローブを搭載した薄膜回路が半導体製造工程技術で、プローブ、電子回路、回路の接続点及びプローブ載置体と誘電体層を統合して一体化構造した多層薄膜構造として製造することを説明している第２の構造見取図である。
【図５】本発明であるマイクロマシンプローブを搭載した薄膜回路で、本発明のマイクロマシンプローブを搭載した薄膜回路が半導体製造工程技術で、プローブ、電子回路、回路の接続点及びプローブ載置体と誘電体層を統合して一体化構造した多層薄膜構造として製造することを説明している第３の構造見取図である。
【図６】本発明であるマイクロマシンプローブを搭載した薄膜回路で、本発明のマイクロマシンプローブを搭載した薄膜回路が半導体製造工程技術で、プローブ、電子回路、回路の接続点及びプローブ載置体と誘電体層を統合して一体化構造した多層薄膜構造として製造することを説明している第４の構造見取図である。
【図７】本発明であるマイクロマシンプローブを搭載した薄膜回路で、本発明のマイクロマシンプローブを搭載した薄膜回路が半導体製造工程技術で、プローブ、電子回路、回路の接続点及びプローブ載置体と誘電体層を統合して一体化構造した多層薄膜構造として製造することを説明している第５の構造見取図である。
【図８】本発明であるマイクロマシンプローブを搭載した薄膜回路は、フリップチップ基板のテスト装置に応用できることを示した見取図である。
【図９】本発明であるマイクロマシンプローブを搭載した薄膜回路の製造法のフローチャート図である。
【図１０】本発明であるマイクロマシンプローブを搭載した薄膜回路の製造法の流れを示す図である。
【図１１】マイクロマシンプローブを搭載した薄膜回路が製造工程内において、湾曲、膨張或いは変形しないことを保持したプロセス基板を相互分離する第１の見取図である。
【図１２】マイクロマシンプローブを搭載した薄膜回路が製造工程内において、湾曲、膨張或いは変形しないことを保持したプロセス基板を相互分離する第２の見取図である。
【図１３】本発明の異なる方法でマイクロマシンプローブを搭載した薄膜回路のプローブ載置体を製作する第１の説明図である。
【図１４】本発明の異なる方法でマイクロマシンプローブを搭載した薄膜回路のプローブ載置体を製作する第２の説明図である。
【図１５】本発明の異なる方法でマイクロマシンプローブを搭載した薄膜回路のプローブ載置体を製作する第３の説明図である。
【図１６】本発明の異なる方法でマイクロマシンプローブを搭載した薄膜回路のプローブ載置体を製作する第４の説明図である。
【図１７】本発明の異なる方法でマイクロマシンプローブを搭載した薄膜回路のプローブ載置体を製作する第５の説明図である。
【図１８】本発明であるマイクロマシンプローブを搭載した薄膜回路が、ベアーチップのテスト装置に応用できることを示した見取図である。
【符号の説明】
【００３３】
１７  チップ
１８  回路接続パッド
２０  薄膜プローブカード
２１  プローブ
２３  回路
２５  下部回路接点
２６  プリント回路板
２７  上部回路接点
２８  フレキシブルプリント基板
３０  プロセス基板
３１  誘電体層
３２  プローブ
３２ａ   嵌合型先端
３２ｂ 嵌入型先端
３２ｃ 混在型先端
３３  電子回路
３４  回路の接続点
３５  プローブ載置体
３６  フォトレジスト
３７  載置体層
３７ａ エッチングマスク
３９  分離できるインターフェース
３９ａ 分離できるインターフェース層
４１  ポリイミド
４３  スクリーン
４４  鋼製刀
４６  エッチング穴
５０  信号分析装置
５５  キャパシタンス
５６  抵抗
６２  挟持部
６３  フリップチップ基板
７１  接地層
９０  プローブ薄膜回路
１００ マイクロマシンプローブを搭載した薄膜回路
１１０ マイクロマシン薄膜プローブヘッド
１１５ 下部テスト装置
【図１】
2006189430.tif 000003
【図２】
2006189430.tif 000004
【図３】
2006189430.tif 000005
【図４】
2006189430.tif 000006
【図５】
2006189430.tif 000007
【図６】
2006189430.tif 000008
【図７】
2006189430.tif 000009
【図８】
2006189430.tif 000010
【図９】
2006189430.tif 000011
【図１０】
2006189430.tif 000012
【図１１】
2006189430.tif 000013
【図１２】
2006189430.tif 000014
【図１３】
2006189430.tif 000015
【図１４】
2006189430.tif 000016
【図１５】
2006189430.tif 000017
【図１６】
2006189430.tif 000018
【図１７】
2006189430.tif 000019
【図１８】
2006189430.tif 000020