(57)【要約】【課題】  Ｌｏｗ−ｋ絶縁膜のエッチング時の表面荒れを抑制する。【解決手段】  下層側のＣｕ配線が形成された層、ＳｉＣ膜１およびＳｉＯＣ膜２の積層構造に対し、ＳｉＯＣ膜２をエッチングしてＳｉＣ膜１に達するビアホール用の開口部５を形成し、開口部５に連通する配線溝６ａ，６ｂを形成した後に、その開口部５の底のＳｉＣ膜１をエッチングしてビアホールを形成する際に、そのビアホールおよび配線溝６ａ，６ｂの表面にエッチング生成物の堆積膜を形成する。この堆積膜によってビアホールおよび配線溝６ａ，６ｂが形成されたＳｉＯＣ膜２のエッチングプラズマに晒された表面を平坦化する。その後は、Ｔａ膜の形成、メッキＣｕの埋め込みを行ってビアおよび上層側のＣｕ配線を形成する。【選択図】  図１
2006245268.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体装置の製造方法において、
下層側の銅配線が形成された層上にエッチストップ層を形成する工程と、
前記エッチストップ層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングして前記エッチストップ層に達する開口部を形成する工程と、
前記層間絶縁膜をエッチングして前記開口部に連通する配線溝を形成する工程と、
前記開口部の底の前記エッチストップ層をエッチングしてビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面にエッチング生成物の堆積膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記開口部の底の前記エッチストップ層をエッチングして前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程の後に、
前記ビアホールの底の前記エッチング生成物の堆積膜を除去する工程と、
前記ビアホールおよび前記配線溝にバリアメタルを形成する工程と、
を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記開口部の底の前記エッチストップ層をエッチングして前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程においては、
前記エッチング生成物の堆積膜を１ｎｍ〜２０ｎｍの膜厚で形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記開口部の底の前記エッチストップ層をエッチングして前記下層側の銅配線に通じる前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程においては、
前記配線溝の底の表面粗さが１ｎｍ以下になるよう、前記開口部の底の前記エッチストップ層をエッチングして前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記開口部の底の前記エッチストップ層をエッチングして前記下層側の銅配線に通じる前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程においては、
エッチングガスにハイドロフルオロカーボンガスを用い、前記ハイドロフルオロカーボンガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｏ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｎ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ａｒガス流量０ｓｃｃｍ〜１０００ｓｃｃｍの混合ガスを用い、圧力１ｍＴｏｒｒ〜３００ｍＴｏｒｒ，電源パワー１００Ｗ〜１０００Ｗ，磁場０Ｇ〜１００Ｇの条件でエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記ハイドロフルオロカーボンガス流量を前記Ｏ2ガス流量よりも多くすることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
多層配線構造を有する半導体装置の製造方法において、
下層側の銅配線が形成された層上にエッチストップ層を形成する工程と、
前記エッチストップ層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングして前記エッチストップ層に達する開口部を形成する工程と、
前記層間絶縁膜をエッチングして前記開口部に連通する配線溝を形成する工程と、
前記開口部の底の前記エッチストップ層をエッチングして前記下層側の銅配線に通じるビアホールを形成する工程と、
前記ビアホールおよび前記配線溝の表面に絶縁性の薄膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程の後に、
前記ビアホールの底の前記絶縁性の薄膜を除去する工程と、
前記ビアホールおよび前記配線溝にバリアメタルを形成する工程と、
を有することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程においては、
前記絶縁性の薄膜を１ｎｍ〜３０ｎｍの膜厚で形成することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程においては、
前記配線溝の底の表面粗さが１ｎｍ以下になるよう、前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成することを特徴とする請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に配線間に設ける層間絶縁膜に低誘電率絶縁材料（Ｌｏｗ−ｋ材料）を用いた多層配線構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化が進むにつれ、配線は微細化・高密度化し、配線長は増大化してきている。従来、配線材料にはＡｌが用いられていたが、配線の微細化等に伴う配線遅延が問題となってきたため、現在ではＡｌに代えてＣｕを配線材料に用いることが多くなってきている。配線材料にＣｕを用いる場合、ＣｕはＡｌと違ってそれ自体に配線パターンを転写することが困難であるため、通常は先に層間絶縁膜に所定の開口パターンを形成しそこにＣｕを埋め込むことによってビアやＣｕ配線を形成するダマシン法が用いられる。ダマシン法には、Ｃｕ配線と上下層のＣｕ配線間を接続するビアとを別々に形成するシングルダマシン法と、Ｃｕ配線とビアを同時に一体形成するデュアルダマシン法とがある。
【０００３】
さらに、微細化等に伴う配線遅延を回避するためには、配線間容量の低減を目的として、ビアやＣｕ配線が埋め込み形成される層間絶縁膜を従来の酸化膜よりも誘電率が低いＬｏｗ−ｋ材料を用いて形成することも行われている。Ｌｏｗ−ｋ材料は、無機系と有機系の２種類に大別されるが、各デバイスの要求特性を満たすように使い分けられるのが一般的である。なお、Ｌｏｗ−ｋ材料を用いて形成される絶縁膜（Ｌｏｗ−ｋ絶縁膜）は、従来の酸化膜に比べて膜密度が低く機械的強度が弱いため、エッチングするとそのエッチング処理表面が荒れた状態になりやすいことが知られている。
【０００４】
半導体装置の多層配線構造には、上記のように、そのビアや配線にＣｕを用いると共に層間絶縁膜としてＬｏｗ−ｋ絶縁膜を用いることが多くなってきており、また、その形成方法としてはデュアルダマシン法が採用されることが多くなってきている。Ｌｏｗ−ｋ材料を用いデュアルダマシン法で多層配線構造を形成する場合、ビアやＣｕ配線の開口パターン形成前の層構造は大きく２種類に分けられる。ひとつはＬｏｗ−ｋ絶縁膜の層間にＳｉＣ膜等のミドルエッチストッパ（Middle Etch Stopper，ＭＥＳ）を挟んだ層構造、もうひとつはＭＥＳを挟まない層構造である。そして、これら２種類の層構造ではそれぞれ、ビアやＣｕ配線の開口パターンの形成方法が異なってくる。
【０００５】
例えば、ＭＥＳを有する層構造は、下層側のＣｕ配線上にエッチストップ層（Etch Stop Layer，ＥＳＬ）、下層側のＬｏｗ−ｋ絶縁膜、ＭＥＳ、上層側のＬｏｗ−ｋ絶縁膜がこの順で積層された層構造になる。このような層構造に対して下層側のＣｕ配線に通じるビアおよび上層側のＣｕ配線の開口パターンをデュアルダマシン法で形成する場合には、例えば次のような手順になる。まず上下層のＬｏｗ−ｋ絶縁膜、ＭＥＳ、ＥＳＬを貫通して下層側のＣｕ配線に通じるビア用の開口部をエッチングにより形成し、次いでその開口部に連通する配線用の溝を上層側のＬｏｗ−ｋ絶縁膜にエッチングにより形成し、最後に露出したＭＥＳをエッチングすることにより、ビアおよびＣｕ配線の開口パターンを形成する。このように、ＭＥＳを有する層構造の場合には、ＭＥＳのエッチングで開口パターンの形成が終了するため、配線溝の底等、露出したＬｏｗ−ｋ絶縁膜がエッチング時のプラズマに晒される時間が短く、そこに表面荒れは発生しにくい。
【０００６】
一方、ＭＥＳを有しない層構造は、例えば、下層側のＣｕ配線上にＥＳＬ、Ｌｏｗ−ｋ絶縁膜がこの順で積層された層構造になる。このような層構造に対して下層Ｃｕ配線に通じるビアおよび上層側のＣｕ配線の開口パターンをデュアルダマシン法で形成する場合には、まずＬｏｗ−ｋ絶縁膜をＥＳＬの手前までエッチングしてビア用の開口部を形成し、次いでＬｏｗ−ｋ絶縁膜を所定の深さまでエッチングしてその開口部に連通する配線溝を形成し、最後にＥＳＬをエッチングして下層側のＣｕ配線を露出させる。このように、ＭＥＳを有しない層構造の場合には、ＥＳＬのエッチングでビアおよびＣｕ配線の開口パターンの形成が終了するため、配線溝の底等、露出したＬｏｗ−ｋ絶縁膜がＥＳＬのエッチング時のプラズマに比較的長時間晒されることになり、特に配線溝の溝底には表面荒れが発生しやすくなる。
【０００７】
しかしながら、デバイス性能の観点から言うと、ＭＥＳを有する層構造はＭＥＳが存在すること自体誘電率を上げることにつながるため、現在では、ＭＥＳを有しない層構造を採用することが多くなっている。
【０００８】
なお、従来は、Ｌｏｗ−ｋ絶縁膜に１層分の開口パターンを形成する際における上記のようなＬｏｗ−ｋ絶縁膜の表面荒れを抑制することを目的として、例えば、フルオロカーボンを反応ガスに用いてＬｏｗ−ｋ絶縁膜を低速でエッチングする試みがなされている（特許文献１参照）。また、同様の目的で、ハイドロフルオロカーボンを反応ガスに用い、Ｌｏｗ−ｋ絶縁膜表面に薄膜を形成する反応とＬｏｗ−ｋ絶縁膜表面をエッチングする反応とを同時に進行させるといった試みもなされている（特許文献２参照）。
【特許文献１】特開２００４−７１７３１号公報
【特許文献２】特開２００４−７１８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、Ｌｏｗ−ｋ絶縁膜を用いたＭＥＳを有しない層構造では、製造上、Ｌｏｗ−ｋ絶縁膜に形成された溝底等の表面が荒れやすい。そのため、最終的に得られる開口パターンにＣｕを埋め込んでＣｕ配線を形成したときには、Ｃｕ配線とＬｏｗ−ｋ絶縁膜の間が凹凸状になってしまう。より正確には、Ｃｕの埋め込みに先立ってＬｏｗ−ｋ絶縁膜上に形成される薄いバリアメタルの層が凹凸状になってしまうため、それを受けてＣｕ配線とＬｏｗ−ｋ絶縁膜の間が凹凸状になってしまう。
【００１０】
上記のように近年の半導体装置のＣｕ配線は微細化が進んでおり、微細なビアやＣｕ配線の開口パターンにできるだけ多くのＣｕを埋め込むためには、Ｌｏｗ−ｋ絶縁膜に形成したビアホールおよび配線溝の底や側壁に形成するバリアメタルの膜厚を非常に薄くしなければならない。ところが、表面荒れを起こして凹凸状になっている溝底等に薄いバリアメタルを形成すると、そのバリアメタルも凹凸状になってしまい、また、凹凸の程度によってはバリアメタルの膜厚が他の部分に比べて極端に薄い部分が生じたりバリアメタルが形成されない部分が生じたりする場合もある。
【００１１】
このようにバリアメタルが凹凸状に形成されてしまうと、熱ストレス等によってＣｕ配線にストレスマイグレーションが発生した場合に、バリアメタル−Ｃｕ配線間に大きなストレスがかかってバリアメタルの薄い箇所が破れ、そこからＣｕが吹き出してＣｕ配線が断線してしまうといったことが起こり得る。
【００１２】
さらに、Ｃｕ配線を形成する際には、まずバリアメタル上にシードＣｕを形成してからＣｕメッキを行って開口パターンをＣｕで埋め込む。しかし、バリアメタルが凹凸状に形成されている場合には、シードＣｕも凹凸状になるため、メッキＣｕの配向性が悪化してしまう。そのようにして形成されるＣｕ配線に大電流が流れた場合には、配向性の悪い部分で電流の流れが悪くなり、過度なストレスがかかることでエレクトロマイグレーションが起こり、Ｃｕ配線が断線してしまうといったことが起こり得る。
【００１３】
このように、Ｌｏｗ−ｋ絶縁膜の表面荒れは、バリアメタルのバリア性の悪化やＣｕ配線の配向性の悪化を引き起こす可能性があり、半導体装置の信頼性を低下させる一因となり得る。
【００１４】
従来、このようなＬｏｗ−ｋ絶縁膜の表面荒れを抑制することを目的とした提案もいくつかなされてはいるが、デュアルダマシン法を用いて形成される多層配線構造を備えた信頼性の高い半導体装置を実現するためには、Ｌｏｗ−ｋ絶縁膜の表面荒れを確実に抑制する方法が必要になる。
【００１５】
本発明はこのような点に鑑みてなされたものであり、高信頼性の多層配線構造を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明では上記課題を解決するために、多層配線構造を有する半導体装置の製造方法において、下層側のＣｕ配線が形成された層上にＥＳＬを形成する工程と、前記ＥＳＬ上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングして前記ＥＳＬに達する開口部を形成する工程と、前記層間絶縁膜をエッチングして前記開口部に連通する配線溝を形成する工程と、前記開口部の底の前記ＥＳＬをエッチングしてビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面にエッチング生成物の堆積膜を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００１７】
このような半導体装置の製造方法によれば、下層側のＣｕ配線が形成された層、ＥＳＬおよび層間絶縁膜の積層構造に対し、層間絶縁膜をエッチングしてＥＳＬに達する開口部を形成し、その開口部に連通する配線溝を形成した後に、その開口部底のＥＳＬをエッチングしてビアホールを形成すると共にそのビアホールおよび配線溝の表面にエッチング生成物の堆積膜を形成する。このようなエッチング生成物の堆積膜が形成されることにより、ビアホールや配線溝が形成された層間絶縁膜表面が平坦化されるようになる。
【００１８】
また、本発明では、多層配線構造を有する半導体装置の製造方法において、下層側のＣｕ配線が形成された層上にＥＳＬを形成する工程と、前記ＥＳＬ上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングして前記ＥＳＬに達する開口部を形成する工程と、前記層間絶縁膜をエッチングして前記開口部に連通する配線溝を形成する工程と、前記開口部の底の前記ＥＳＬをエッチングして前記下層側のＣｕ配線に通じるビアホールを形成する工程と、前記ビアホールおよび前記配線溝の表面に絶縁性の薄膜を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００１９】
このような半導体装置の製造方法によれば、下層側のＣｕ配線が形成された層、ＥＳＬおよび層間絶縁膜の積層構造に対し、層間絶縁膜をエッチングしてＥＳＬに達する開口部を形成し、その開口部に連通する配線溝を形成し、その開口部底のＥＳＬをエッチングしてビアホールを形成した後に、そのビアホールおよび配線溝の表面に絶縁性の薄膜を形成する。このような薄膜が形成されることにより、ビアホールや配線溝が形成された層間絶縁膜表面が平坦化されるようになる。
【発明の効果】
【００２０】
本発明では、デュアルダマシン法を用いてＭＥＳを有しない多層配線構造を形成する際に、ＥＳＬのエッチング中にビアホールおよび配線溝が形成された層間絶縁膜表面にエッチング生成物の堆積膜を形成する、あるいはＥＳＬのエッチング後にビアホールおよび配線溝が形成された層間絶縁膜表面に絶縁性の薄膜を形成するようにする。それにより、エッチング時のプラズマに晒される層間絶縁膜表面を平坦化することが可能になり、その後に形成されるバリアメタルのバリア性を向上させ、Ｃｕ配線の配向性を向上させることができ、高信頼性の半導体装置が実現できるようになる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
図１は第１の実施の形態の開口パターンの第１の形成工程の要部断面模式図、図２は第１の実施の形態の開口パターンの第２の形成工程の要部断面模式図である。
【００２２】
この第１の実施の形態では、ＭＥＳを有しない層構造を用い、図１に示すように、トランジスタ（図示せず。）に電気的に接続された下層側のＣｕ配線（図示せず。）が形成されている層上に、ＥＳＬとして膜厚約５０ｎｍのＳｉＣ膜１が形成されており、その上に、層間絶縁膜としてＬｏｗ−ｋ絶縁膜である膜厚約４５０ｎｍのＳｉＯＣ膜２が形成されている。そして、そのＳｉＯＣ膜２上には、ハードマスクとして膜厚約１００ｎｍのＴＥＯＳ（tetra-ethoxysilane）膜３および膜厚約３０ｎｍのＳｉ3Ｎ4（ＳｉＮ）膜４がこの順で積層形成されている。
【００２３】
このような層構造に対してデュアルダマシン法により開口パターンを形成する場合には、まず、ビアホール用の開口部５の形成領域を開口したＳｉＮ膜４をマスクにしてＳｉＣ膜１が露出するまでＴＥＯＳ膜３およびＳｉＯＣ膜２をエッチングする。そして、この開口部５の形成に続き、今度は適当な幅の配線溝６ａ，６ｂの形成領域を開口したＳｉＮ膜４をマスクにしてＳｉＯＣ膜２を適当な深さまでプラズマエッチングする。これにより、図１に示した層構造が得られるようになる。開口部５および配線溝６ａ，６ｂの形成後は、露出しているＳｉＣ膜１を下層側のＣｕ配線が露出するまでエッチングして除去する。これにより、ビアホール５ａおよび配線溝６ａ，６ｂが形成され、図２に示した層構造が得られるようになる。また、このエッチングの際には、ＳｉＣ膜１と共にハードマスクのＳｉＮ膜４も同時に除去される。なお、配線溝６ａ，６ｂのサイズは、例えば、幅約１４０ｎｍ、深さ約２００ｎｍとすることができる。
【００２４】
ここで、ＳｉＣ膜１のエッチング条件について述べる。
ビアホール５ａを形成する際のＳｉＣ膜１のエッチングは全面プラズマエッチングであり、そのエッチングの際に最上層のＳｉＮ膜４が完全に消失したときには、今度はその下層のＴＥＯＳ膜３がエッチング時のプラズマに晒されることになる。しかし、このＴＥＯＳ膜３が必要以上にエッチングされてしまうと、後述のようにビアホール５ａおよび配線溝６ａ，６ｂにＣｕを埋め込んでＣＭＰ（Chemical Mechanical Polishing）処理を行った際、配線溝６ａ，６ｂに埋め込まれているそれぞれのＣｕを分離することができなくなってしまう。また、それを考慮してあらかじめＴＥＯＳ膜３を厚く形成することも可能ではあるが、深い開口パターンを形成する際の寸法精度の低下や材料コストの増加を招いてしまう。このようなことから、ＳｉＣ膜１のエッチングは、酸化膜であるＴＥＯＳ膜３と選択比のとれる条件に設定する必要がある。
【００２５】
さらに、ＳｉＣ膜１のエッチングの際には、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁がプラズマに晒されるため、それらの部分、特に表面荒れが発生しやすい配線溝６ａ，６ｂの底部分における表面荒れの発生を抑制可能なエッチング条件を設定する必要がある。
【００２６】
そこで、ここではＳｉＣ膜１のエッチングガスに、ＣＨ2Ｆ2やＣＨＦ3等のハイドロフルオロカーボンやＣ4Ｆ6等のフルオロカーボンを用いる。
例えば、ＣＨ2Ｆ2ガスを用いる場合、ＣＨ2Ｆ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｏ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｎ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ａｒガス流量０ｓｃｃｍ〜１０００ｓｃｃｍの混合ガスを用い、圧力１ｍＴｏｒｒ（０．１３３Ｐａ）〜３００ｍＴｏｒｒ，電源パワー１００Ｗ（ワット）〜１０００Ｗ，磁場０Ｇ（ガウス）〜１００Ｇの条件でＳｉＣ膜１のエッチングを行うことができる。好ましくは、ＣＨ2Ｆ2ガス流量５ｓｃｃｍ〜３０ｓｃｃｍ，Ｏ2ガス流量１ｓｃｃｍ〜３０ｓｃｃｍ，Ｎ2ガス流量１０ｓｃｃｍ〜１００ｓｃｃｍの混合ガスを用い、圧力５ｍＴｏｒｒ〜５０ｍＴｏｒｒ，電源パワー５０Ｗ〜３００Ｗ，磁場０Ｇ〜５０Ｇの条件でＳｉＣ膜１のエッチングを行う。なお、上記条件において、１ｓｃｃｍ＝１ｍＬ／ｍｉｎ（０℃，１０１．３ｋＰａ）、１ｍＴｏｒｒ＝０．１３３３２２Ｐａである（以下同じ。）。
【００２７】
このほか、ＣＨＦ3ガスを用いる場合には、ＣＨＦ3ガス流量を１ｓｃｃｍ〜２００ｓｃｃｍとし、その他の条件は同じにしてＳｉＣ膜１のエッチングを行うようにすればよい。また、Ｃ4Ｆ6ガスを用いる場合も、Ｃ4Ｆ6ガス流量を１ｓｃｃｍ〜２００ｓｃｃｍとし、その他の条件は同じにしてＳｉＣ膜１のエッチングを行うようにすればよい。
【００２８】
このような条件でＳｉＣ膜１のエッチングを行うことにより、ＴＥＯＳ膜３との選択比が確保され、後のＣＭＰ工程においても配線間の不具合の発生を抑えることができるようになる。さらに、このような条件でＳｉＣ膜１のエッチングを行った場合には、ＳｉＣ膜１の除去後にも、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁の表面荒れの発生を効果的に抑制して平坦化することができる。
【００２９】
図３は配線溝の底の一部断面模式図であって、（Ａ）は表面荒れが発生している状態、（Ｂ）は表面荒れが抑えられた状態を示している。ただし、図３では、図１および図２に示した要素と同一の要素については同一の符号を付している。
【００３０】
従来の通常のＳｉＣ膜１のエッチング条件では、例えば図３（Ａ）に示すように、ＳｉＯＣ膜２に形成した配線溝６ａ，６ｂの底に、ＪＩＳ規格に基づく表面粗さ（ＲＭＳ）が約２．４８ｎｍの表面荒れが発生してしまっていた。また、この程度の表面荒れは、走査型電子顕微鏡（ＳＥＭ）観察によっても十分に確認することができた。
【００３１】
これに対し、上記のような範囲でエッチング条件を適切に設定することにより、図３（Ｂ）に示すように、配線溝６ａ，６ｂの底の表面荒れの発生を抑制することが可能になり、例えば底のＲＭＳを約０．８８ｎｍに抑えることができた。また、この場合、ＳＥＭ観察でもその表面荒れが大幅に改善されていることが確認された。
【００３２】
さらに、エッチング条件の異なるこれらのサンプルについて、後述のような手順に従いバリアメタルおよびＣｕ配線まで形成して多層配線構造を構成し、そのエレクトロマイグレーション耐性試験を行ったところ、ＲＭＳが約０．８８ｎｍの場合には、ＲＭＳが約２．４８ｎｍである場合に比べ、おおよそ２倍程度のエレクトロマイグレーション耐性を示した。
【００３３】
ビアホール５ａや配線溝６ａ，６ｂのＲＭＳが１ｎｍを超える場合には、その表面荒れはＳＥＭ観察で容易に確認することができるほどである。また、ビアホール５ａや配線溝６ａ，６ｂのＲＭＳが１ｎｍを超える場合には、バリアメタルを例えば１０ｎｍ程度の膜厚で薄く形成するようなときには、バリアメタルが比較的大きく凹凸状に形成されてしまい、それによってバリア性の悪化やＣｕ配線の配向性の悪化を招く可能性が高くなる。したがって、ＳｉＣ膜１のエッチング条件は、そのエッチング後のＳｉＯＣ膜２内のビアホール５ａや配線溝６ａ，６ｂの表面荒れがＲＭＳで１ｎｍ以下になるように設定することが望ましい。
【００３４】
なお、このようにＳｉＣ膜１のエッチング条件を適切に設定することによってビアホール５ａや配線溝６ａ，６ｂの表面荒れの発生を抑制する場合には、そのエッチングの際に生成されて底や側壁に付着したエッチング生成物を別途除去する工程を加えるようにしてもよい。
【００３５】
また、そのようなエッチング生成物は、除去せずに底や側壁に付着させたまま残しておくようにしてもよい。上記のＳｉＣ膜１のエッチング条件では、エッチング生成物は、主にＣ−Ｈ−Ｏ−Ｆ−Ｓｉ系あるいはＣ−Ｈ−Ｆ−Ｓｉ系の物質である。検討の結果、このようなエッチング生成物を除去せずに底や側壁にそのまま残しておくことにより、バリアメタルをＳｉＯＣ膜２上に直接形成した場合よりもバリアメタルとＳｉＯＣ膜２との密着性が向上することがわかった。したがって、形成するデバイスの要求特性等に応じて、底や側壁からエッチング生成物を除去したり除去せずに残しておいたりするようにすればよい。
【００３６】
さらに、ＳｉＣ膜１のエッチングを行う際、ＣＨ2Ｆ2ガス、ＣＨＦ3ガスまたはＣ4Ｆ6ガスの流量がＯ2ガスの流量よりも多くなるようにすれば、エッチング生成物が処理表面、すなわちビアホール５ａや配線溝６ａ，６ｂの底や側壁にいっそう付着しやすくなる。
【００３７】
上記のように、ＳｉＣ膜１のエッチングの際には、ＳｉＯＣ膜２もエッチング時のプラズマに晒されるため、通常のエッチング条件では配線溝６ａ，６ｂの特に底に表面荒れが発生してしまう。しかし、エッチング生成物の付着現象を利用し、エッチング生成物をより多く生成させてその堆積膜をエッチング表面に、例えば約１ｎｍ〜約２０ｎｍの厚さで、意図的に形成するようにすれば、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁をよりいっそう平坦化することが可能になる。
【００３８】
図４はエッチング生成物の堆積膜を形成した配線溝の底の一部断面模式図である。ただし、図４では、図１および図２に示した要素と同一の要素については同一の符号を付している。
【００３９】
エッチング生成物が生成されやすい条件でＳｉＣ膜１のエッチングを行うことにより、例えばこの図４に示すように、配線溝６ａ，６ｂの底にエッチング生成物の堆積膜７が形成され、その表面はよりいっそう平坦化されるようになる。それにより、その後に形成されるバリアメタルの平坦化を図ることができ、そのバリア性を向上させることが可能になる。
【００４０】
この層構造について、後述のような手順に従いバリアメタルおよびＣｕ配線まで形成し、エレクトロマイグレーション耐性試験を行ったところ、上記図３（Ａ）の層構造（ＲＭＳ約２．４８ｎｍ）に比べておおよそ２．４倍程度の耐性を示し、上記図３（Ｂ）の層構造（ＲＭＳ約０．８８ｎｍ）に比べておおよそ１．２倍程度の耐性を示した。
【００４１】
また、バリアメタルとＳｉＯＣ膜２の間にエッチング生成物の堆積膜７が形成されていることにより、バリアメタルの密着性の向上を図ることが可能になる。
なお、このようにエッチング生成物を意図的にエッチング処理表面に残す場合には、エッチング生成物がビアホール５ａの底にも付着する可能性があるが、デュアルダマシン法では、ビアホール５ａの底まではアスペクト比が高いために配線溝６ａ，６ｂの底に比べるとビアホール５ａの底のエッチング生成物の付着量は極めて少なくなる。また、ビアホール５ａの底にエッチング生成物が付着した場合であっても、その後にスパッタリング等を行えば、その部分のエッチング生成物は選択的にかつ容易に除去することが可能である。
【００４２】
以上のようにして所定の条件でＳｉＣ膜１のエッチングを行った後は、前述のように、バリアメタルの形成、ビアおよび上層側のＣｕ配線の形成を行う。
図５は第１の実施の形態のバリアメタルの形成工程の要部断面模式図、図６は第１の実施の形態のＣｕの埋め込み工程の要部断面模式図、図７は第１の実施の形態のビアおよびＣｕ配線の形成工程の要部断面模式図である。ただし、図５から図７では、図１および図２に示した要素と同一の要素については同一の符号を付している。なお、この図５から図７では、図４に示した堆積膜７についてはその図示を省略している。
【００４３】
まず、ＳｉＣ膜１のエッチング後の層構造に対し、図５に示すように、その全面にバリアメタルとして膜厚約２ｎｍ〜約２５ｎｍのＴａ膜８を形成する。Ｔａ膜８は、Ｔａターゲットを用いたＤＣマグネトロンスパッタリングによって成膜する。Ｔａ膜８の成膜は、例えば、ターゲットＤＣパワー１ｋＷ〜１００ｋＷ，基板バイアス０Ｗ〜２０００Ｗ，圧力０．１ｍＴｏｒｒ〜１００ｍＴｏｒｒ，ウェハ温度０℃〜２００℃の条件で行うことが可能である。ＳｉＣ膜１のエッチング条件を適切に設定することにより、Ｔａ膜８は平坦性良く形成される。
【００４４】
また、このＴａ膜８の成膜時には、ビアホール５ａの底が優先的にスパッタリングされる。そのため、上記のようにＳｉＣ膜１のエッチング時にビアホール５ａの底にエッチング生成物が付着していた場合であっても、そのエッチング生成物はＴａ膜８の成膜時に容易に除去され、除去された状態で、すなわち下層側のＣｕ配線上に直接、Ｔａ膜８が成膜されるようになる。
【００４５】
Ｔａ膜８の形成後は、その上にシードＣｕ（図示せず。）を形成してから、図６に示すように、Ｃｕメッキを行ってビアホール５ａおよび配線溝６ａ，６ｂをメッキＣｕ９で埋め込む。その際、Ｔａ膜８が平坦性良く形成されていることで、シードＣｕも平坦性良く形成され、その結果、メッキＣｕ９も配向性良く形成される。
【００４６】
メッキＣｕ９の埋め込み後は、図７に示すように、ＣＭＰによってＴＥＯＳ膜３が露出する状態までメッキＣｕ９およびＴａ膜８を削り、配線溝６ａ，６ｂに埋め込まれたメッキＣｕ９を互いに分離する。これにより、上層側のＣｕ配線が完成する。
【００４７】
以上述べたように、第１の実施の形態の半導体装置の製造方法によれば、デュアルダマシン法を用いてＭＥＳを有しない層構造にビアおよびＣｕ配線を形成する際に、ＳｉＯＣ膜２への開口部５および配線溝６ａ，６ｂの形成後のＳｉＣ膜１のエッチング条件を適切に設定するようにした。具体的には、ＳｉＣ膜１のエッチング後にＳｉＯＣ膜２にできる配線溝６ａ，６ｂの表面荒れの発生を抑える、あるいはエッチング生成物を処理表面に意図的に付着させるようなエッチング条件を設定する。これにより、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁を平坦化することができるため、その後に形成するＴａ膜８やシードＣｕを薄くかつ平坦性良く形成し、メッキＣｕ９を配向性良く形成することができるようになる。したがって、このようなＭＥＳを有しない微細な多層配線構造を備えた半導体装置の信頼性を大幅に向上させることが可能になる。
【００４８】
なお、エッチング生成物の堆積膜７は、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁のうち、少なくとも特に表面荒れが発生しやすい配線溝６ａ，６ｂの底に形成されていれば、半導体装置の信頼性向上を図ることは可能である。
【００４９】
次に、第２の実施の形態について説明する。
この第２の実施の形態では、Ｌｏｗ−ｋ絶縁膜へのビアホール用開口部および配線溝の形成後、ＥＳＬをエッチングして下層側のＣｕ配線を露出させた後に、Ｌｏｗ−ｋ絶縁膜表面に絶縁性の薄膜を形成するようにしている点で、上記第１の実施の形態と相違する。
【００５０】
図８は第２の実施の形態の薄膜の形成工程の要部断面模式図である。ただし、図８では、図１および図２に示した要素と同一の要素については同一の符号を付している。
この第２の実施の形態では、まず、図１に示した状態からＳｉＣ膜１のエッチングを行って図２に示した状態の層構造を形成する。ＳｉＣ膜１のエッチングガスには、第１の実施の形態と同様、ＣＨ2Ｆ2やＣＨＦ3等のハイドロフルオロカーボンやＣ4Ｆ6等のフルオロカーボンを用いることができる。
【００５１】
例えば、ＣＨＦ3ガスを用いる場合、ＣＨＦ3ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｏ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｎ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ａｒガス流量０ｓｃｃｍ〜１０００ｓｃｃｍの混合ガスを用い、圧力１ｍＴｏｒｒ〜３００ｍＴｏｒｒ，電源パワー１００Ｗ〜１０００Ｗ，磁場０Ｇ〜１００Ｇの条件でＳｉＣ膜１のエッチングを行う。好ましくは、ＣＨＦ3ガス流量５ｓｃｃｍ〜３０ｓｃｃｍ，Ｏ2ガス流量１ｓｃｃｍ〜３０ｓｃｃｍ，Ｎ2ガス流量１０ｓｃｃｍ〜１００ｓｃｃｍの混合ガスを用い、圧力５ｍＴｏｒｒ〜５０ｍＴｏｒｒ，電源パワー５０Ｗ〜３００Ｗ，磁場０Ｇ〜５０Ｇの条件で行うようにする。
【００５２】
このほか、ＣＨ2Ｆ2ガスを用いる場合には、ＣＨ2Ｆ2ガス流量を１ｓｃｃｍ〜２００ｓｃｃｍとし、その他の条件は同じにしてＳｉＣ膜１のエッチングを行うようにすればよい。また、Ｃ4Ｆ6ガスを用いる場合も、Ｃ4Ｆ6ガス流量を１ｓｃｃｍ〜２００ｓｃｃｍとし、その他の条件は同じにしてＳｉＣ膜１のエッチングを行うようにすればよい。
【００５３】
このようにエッチング条件を適切に設定することにより、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁の表面荒れの発生を効果的に抑制し、そのＲＭＳを１ｎｍ以下に抑えることが可能になる。
【００５４】
なお、エッチング時に生じることのあるエッチング生成物は、除去してもあるいは除去せずに残しても構わないが、後述の薄膜を均一性良く形成するためには、除去しておくことが好ましい。
【００５５】
ＳｉＣ膜１のエッチング後、この第２の実施の形態では、図８に示すように、全面に絶縁性の薄膜１０を形成する。薄膜１０としては、ＳｉＯ膜、ＳｉＯＣ膜、ＳｉＣ膜、ＳｉＮ膜、アモルファスカーボン膜、炭化水素系の膜等、プラズマによって成膜可能なものを用いることが製造上好ましい。これはＥＳＬであるＳｉＣ膜１のエッチングに連続して薄膜１０の形成が行えるためである。このような薄膜１０を、例えば３０ｎｍ以下、好ましくは約１ｎｍ〜約２０ｎｍの厚さで、成膜する。
【００５６】
このようにして薄膜１０を形成することにより、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁を平坦化することができる。なお、ビアホール５ａの底は、アスペクト比が高いために配線溝６ａ，６ｂの底に比べると薄膜の成膜量が極めて少なくなる。また、薄膜１０の形成後にスパッタリング等を行えば、その部分の薄膜１０は選択的にかつ容易に除去することが可能である。
【００５７】
薄膜１０の形成後は、バリアメタルの形成、ビアおよび上層側のＣｕ配線の形成を行う。
図９は第２の実施の形態のバリアメタルの形成工程の要部断面模式図、図１０は第２の実施の形態のＣｕの埋め込み工程の要部断面模式図、図１１は第２の実施の形態のビアおよびＣｕ配線の形成工程の要部断面模式図である。ただし、図９から図１１では、図１，図２および図８に示した要素と同一の要素については同一の符号を付している。
【００５８】
まず、薄膜１０の形成後は、上記第１の実施の形態と同様にして、図９に示すように、その全面にバリアメタルとして膜厚約２ｎｍ〜約２５ｎｍのＴａ膜８をＤＣマグネトロンスパッタリングによって成膜する。薄膜１０を形成したことでビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁は平坦化されており、そのためＴａ膜８も平坦性良く形成される。なお、Ｔａ膜８の成膜時には、ビアホール５ａの底が優先的にスパッタリングされるため、ビアホール５ａの底の薄膜１０はＴａ膜８の成膜時に容易に除去され、Ｔａ膜８は下層側のＣｕ配線上に直接成膜されるようになる。
【００５９】
Ｔａ膜８の形成後は、上記第１の実施の形態と同様、その上にシードＣｕ（図示せず。）を形成してから、図１０に示すように、Ｃｕメッキを行ってビアホール５ａおよび配線溝６ａ，６ｂをメッキＣｕ９で埋め込む。その際、Ｔａ膜８が平坦性良く形成されていることで、シードＣｕも平坦性良く形成され、その結果、メッキＣｕ９も配向性良く形成される。
【００６０】
メッキＣｕ９の埋め込み後は、図１１に示すように、ＣＭＰによってＴＥＯＳ膜３が露出する状態までメッキＣｕ９およびＴａ膜８を削り、配線溝６ａ，６ｂに埋め込まれたメッキＣｕ９を互いに分離する。これにより、上層側のＣｕ配線が完成する。
【００６１】
このようにして形成されるＭＥＳを有しない多層配線構造についてエレクトロマイグレーション耐性試験を行ったところ、上記第１の実施の形態と同様、大幅な向上が認められた。
【００６２】
以上述べたように、第２の実施の形態の半導体装置の製造方法によれば、デュアルダマシン法を用いてＭＥＳを有しない多層配線構造のビアおよびＣｕ配線を形成する際に、ＳｉＣ膜１のエッチング後に薄膜１０を形成してビアホール５ａおよび配線溝６ａ，６ｂの表面を平坦化する。これにより、その後に形成するＴａ膜８やシードＣｕを薄くかつ平坦性良く形成し、メッキＣｕ９を配向性良く形成することができるようになる。したがって、このようなＭＥＳを有しない微細な多層配線構造を備えた半導体装置の信頼性を大幅に向上させることが可能になる。
【００６３】
なお、絶縁性の薄膜１０は、ビアホール５ａの側壁、配線溝６ａ，６ｂの底や側壁のうち、少なくとも特に表面荒れが発生しやすい配線溝６ａ，６ｂの底に形成されていれば、半導体装置の信頼性向上を図ることは可能である。
【００６４】
以上説明したように、Ｌｏｗ−ｋ絶縁膜を用いたＭＥＳを有しない層構造にデュアルダマシン法によってビアホール用の開口部および配線溝を形成する際、その開口部および配線溝の表面、特に配線溝の底の平坦性が良くなるような条件でエッチングを行う。あるいは、その開口部および配線溝の表面、特に配線溝の底に、エッチング生成物の堆積膜を形成したり、エッチング後に新たに薄膜を形成したりして、平坦化を行う。それにより、バリアメタルの平坦化、Ｃｕ配線の配向性向上を図ることができ、高信頼性の多層配線構造を有する半導体装置を実現することが可能になる。
【００６５】
なお、以上の説明では、層間絶縁膜としてＬｏｗ−ｋ絶縁膜を用いた場合を例にして述べたが、上記のような方法は、ＳｉＯ2膜等の従来広く用いられている絶縁膜を用いた場合にも、同様に適用可能である。
【００６６】
また、以上の説明では、エッチングガスにＣＨ2Ｆ2，ＣＨＦ3，Ｃ4Ｆ6等のガスうちの１種を用いた場合を例にして述べたが、これらのようなガスを２種以上含んだ混合ガスを用いて適当な条件でエッチングを行うことも可能である。
【００６７】
（付記１）  多層配線構造を有する半導体装置の製造方法において、
下層側の銅配線が形成された層上にエッチストップ層を形成する工程と、
前記エッチストップ層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングして前記エッチストップ層に達する開口部を形成する工程と、
前記層間絶縁膜をエッチングして前記開口部に連通する配線溝を形成する工程と、
前記開口部の底の前記エッチストップ層をエッチングしてビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面にエッチング生成物の堆積膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【００６８】
（付記２）  前記開口部の底の前記エッチストップ層をエッチングして前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程の後に、
前記ビアホールの底の前記エッチング生成物の堆積膜を除去する工程と、
前記ビアホールおよび前記配線溝にバリアメタルを形成する工程と、
を有することを特徴とする付記１記載の半導体装置の製造方法。
【００６９】
（付記３）  前記ビアホールおよび前記配線溝に前記バリアメタルを形成する工程の後に、
前記ビアホールおよび前記配線溝に銅を埋め込む工程を有することを特徴とする付記２記載の半導体装置の製造方法。
【００７０】
（付記４）  前記開口部の底の前記エッチストップ層をエッチングして前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程においては、
前記エッチング生成物の堆積膜を１ｎｍ〜２０ｎｍの膜厚で形成することを特徴とする付記１記載の半導体装置の製造方法。
【００７１】
（付記５）  前記開口部の底の前記エッチストップ層をエッチングして前記下層側の銅配線に通じる前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程においては、
前記配線溝の底の表面粗さが１ｎｍ以下になるよう、前記開口部の底の前記エッチストップ層をエッチングして前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成することを特徴とする付記１記載の半導体装置の製造方法。
【００７２】
（付記６）  前記開口部の底の前記エッチストップ層をエッチングして前記下層側の銅配線に通じる前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程においては、
エッチングガスにハイドロフルオロカーボンガスを用い、前記ハイドロフルオロカーボンガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｏ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｎ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ａｒガス流量０ｓｃｃｍ〜１０００ｓｃｃｍの混合ガスを用い、圧力１ｍＴｏｒｒ〜３００ｍＴｏｒｒ，電源パワー１００Ｗ〜１０００Ｗ，磁場０Ｇ〜１００Ｇの条件でエッチングすることを特徴とする付記１記載の半導体装置の製造方法。
【００７３】
（付記７）  前記ハイドロフルオロカーボンガス流量を前記Ｏ2ガス流量よりも多くすることを特徴とする付記６記載の半導体装置の製造方法。
（付記８）  前記ハイドロフルオロカーボンガスは、ＣＨ2Ｆ2ガスまたはＣＨＦ3ガスであることを特徴とする付記６記載の半導体装置の製造方法。
【００７４】
（付記９）  前記開口部の底の前記エッチストップ層をエッチングして前記下層側の銅配線に通じる前記ビアホールを形成すると共に、前記ビアホールおよび前記配線溝の表面に前記エッチング生成物の堆積膜を形成する工程においては、
エッチングガスにフルオロカーボンガスを用い、前記フルオロカーボンガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｏ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ｎ2ガス流量１ｓｃｃｍ〜２００ｓｃｃｍ，Ａｒガス流量０ｓｃｃｍ〜１０００ｓｃｃｍの混合ガスを用い、圧力１ｍＴｏｒｒ〜３００ｍＴｏｒｒ，電源パワー１００Ｗ〜１０００Ｗ，磁場０Ｇ〜１００Ｇの条件でエッチングすることを特徴とする付記１記載の半導体装置の製造方法。
【００７５】
（付記１０）  前記フルオロカーボンガス流量を前記Ｏ2ガス流量よりも多くすることを特徴とする付記９記載の半導体装置の製造方法。
（付記１１）  前記フルオロカーボンガスは、Ｃ4Ｆ6ガスであることを特徴とする付記９記載の半導体装置の製造方法。
【００７６】
（付記１２）  多層配線構造を有する半導体装置の製造方法において、
下層側の銅配線が形成された層上にエッチストップ層を形成する工程と、
前記エッチストップ層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングして前記エッチストップ層に達する開口部を形成する工程と、
前記層間絶縁膜をエッチングして前記開口部に連通する配線溝を形成する工程と、
前記開口部の底の前記エッチストップ層をエッチングして前記下層側の銅配線に通じるビアホールを形成する工程と、
前記ビアホールおよび前記配線溝の表面に絶縁性の薄膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【００７７】
（付記１３）  前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程の後に、
前記ビアホールの底の前記絶縁性の薄膜を除去する工程と、
前記ビアホールおよび前記配線溝にバリアメタルを形成する工程と、
を有することを特徴とする付記１２記載の半導体装置の製造方法。
【００７８】
（付記１４）  前記ビアホールおよび前記配線溝に前記バリアメタルを形成する工程の後に、
前記ビアホールおよび前記配線溝に銅を埋め込む工程を有することを特徴とする付記１３記載の半導体装置の製造方法。
【００７９】
（付記１５）  前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程においては、
前記絶縁性の薄膜をプラズマを用いて成膜することを特徴とする付記１２記載の半導体装置の製造方法。
【００８０】
（付記１６）  前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程においては、
ＳｉＯ膜、ＳｉＯＣ膜、ＳｉＣ膜、ＳｉＮ膜、アモルファスカーボン膜または炭化水素系の膜で前記絶縁性の薄膜を構成することを特徴とする付記１２記載の半導体装置の製造方法。
【００８１】
（付記１７）  前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程においては、
前記絶縁性の薄膜を１ｎｍ〜３０ｎｍの膜厚で形成することを特徴とする付記１２記載の半導体装置の製造方法。
【００８２】
（付記１８）  前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成する工程においては、
前記配線溝の底の表面粗さが１ｎｍ以下になるよう、前記ビアホールおよび前記配線溝の表面に前記絶縁性の薄膜を形成することを特徴とする付記１２記載の半導体装置の製造方法。
【００８３】
（付記１９）  多層配線構造を有する半導体装置において、
下層側の銅配線が形成された層上に形成されたエッチストップ層と、前記エッチストップ層上に形成された層間絶縁膜と、前記層間絶縁膜を貫通して前記下層側の銅配線に達するビアホールと、前記層間絶縁膜に前記ビアホールに連通して形成された配線溝と、前記ビアホール内と前記配線溝内にバリアメタルを介して銅が埋め込まれて一体に形成されたビアおよび上層側の銅配線と、を有し、
前記配線溝と前記バリアメタルとの間に前記配線溝の底の表面粗さが１ｎｍ以下のエッチング生成物の堆積膜を有していることを特徴とする半導体装置。
【００８４】
（付記２０）  多層配線構造を有する半導体装置において、
下層側の銅配線が形成された層上に形成されたエッチストップ層と、前記エッチストップ層上に形成された層間絶縁膜と、前記層間絶縁膜を貫通して前記下層側の銅配線に達するビアホールと、前記層間絶縁膜に前記ビアホールに連通して形成された配線溝と、前記ビアホール内と前記配線溝内にバリアメタルを介して銅が埋め込まれて一体に形成されたビアおよび上層側の銅配線と、を有し、
前記配線溝と前記バリアメタルとの間に前記配線溝の底の表面粗さが１ｎｍ以下の絶縁性の薄膜を有していることを特徴とする半導体装置。
【図面の簡単な説明】
【００８５】
【図１】第１の実施の形態の開口パターンの第１の形成工程の要部断面模式図である。
【図２】第１の実施の形態の開口パターンの第２の形成工程の要部断面模式図である。
【図３】配線溝の底の一部断面模式図であって、（Ａ）は表面荒れが発生している状態、（Ｂ）は表面荒れが抑えられた状態を示している。
【図４】エッチング生成物の堆積膜を形成した配線溝の底の一部断面模式図である。
【図５】第１の実施の形態のバリアメタルの形成工程の要部断面模式図である。
【図６】第１の実施の形態のＣｕの埋め込み工程の要部断面模式図である。
【図７】第１の実施の形態のビアおよびＣｕ配線の形成工程の要部断面模式図である。
【図８】第２の実施の形態の薄膜の形成工程の要部断面模式図である。
【図９】第２の実施の形態のバリアメタルの形成工程の要部断面模式図である。
【図１０】第２の実施の形態のＣｕの埋め込み工程の要部断面模式図である。
【図１１】第２の実施の形態のビアおよびＣｕ配線の形成工程の要部断面模式図である。
【符号の説明】
【００８６】
１  ＳｉＣ膜
２  ＳｉＯＣ膜
３  ＴＥＯＳ膜
４  ＳｉＮ膜
５  開口部
５ａ  ビアホール
６ａ，６ｂ  配線溝
７  堆積膜
８  Ｔａ膜
９  メッキＣｕ
１０  薄膜
【図１】
2006245268.tif 000003
【図２】
2006245268.tif 000004
【図３】
2006245268.tif 000005
【図４】
2006245268.tif 000006
【図５】
2006245268.tif 000007
【図６】
2006245268.tif 000008
【図７】
2006245268.tif 000009
【図８】
2006245268.tif 000010
【図９】
2006245268.tif 000011
【図１０】
2006245268.tif 000012
【図１１】
2006245268.tif 000013