(57)【要約】【課題】ガス照射を利用しないドライプロセスによる簡素な方法により、ドット状のシリコンナノクラスタにおける粒径バラツキを抑えるとともに、さらなる粒径の縮小化及び高数密度化を図る。【解決手段】シリコン含有基材１の表層部にシリコン酸化膜２を形成し、このシリコン酸化膜２の上にアモルファスシリコン層（ａ−Ｓｉ層）を形成する。そして、超高真空下で、ａ−Ｓｉ層を４００℃以上かつシリコンの融点未満の温度で加熱処理してシリコン酸化膜２上に複数のドット状のシリコンナノクラスタ４を形成する。これにより、平均粒径が５．５ｎｍ以下、数密度が２．７×１０12／ｃｍ2 以上、粒径バラツキが１５％以下のシリコンナノクラスタ４を得ることができる。【選択図】        図３
2006245133.tif 000002
【特許請求の範囲】
【請求項１】
シリコン含有基材の表層部にシリコン酸化膜を形成するＳｉ酸化膜形成工程と、
前記シリコン酸化膜の上にアモルファスシリコン層を形成するａ−Ｓｉ層形成工程と、
超高真空下で、前記アモルファスシリコン層を４００℃以上かつシリコンの融点未満の温度で加熱処理して前記シリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成するＳｉナノクラスタ形成工程とを備えていることを特徴とする半導体素子用基材の製造方法。
【請求項２】
前記ａ−Ｓｉ層形成工程では、前記アモルファスシリコン層の膜厚を１．０ｎｍ未満にすることを特徴とする請求項１記載の半導体素子用基材の製造方法。
【請求項３】
表層部にシリコン酸化膜をもつシリコン含有基材と、該シリコン酸化膜上に形成された複数のドット状のシリコンナノクラスタとを備えた半導体素子用基材であって、
前記シリコンナノクラスタは、平均粒径が５．５ｎｍ以下、数密度が２．７×１０12／ｃｍ2 以上、粒径バラツキが１５％以下であることを特徴とする半導体素子用基材。
【請求項４】
シリコン含有基材の表層部にシリコン酸化膜を形成するＳｉ酸化膜形成工程と、
前記シリコン酸化膜の上にアモルファスシリコン層を形成するａ−Ｓｉ層形成工程と、
前記アモルファスシリコン層を少なくとも加熱処理して前記シリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成するＳｉナノクラスタ形成工程と、
前記シリコンナノクラスタの前記シリコン酸化膜との界面を除く表面に、室温〜１０００℃の温度範囲でプラズマ窒化処理を施すことにより、該表面の表層部にプラズマ窒化シリコン薄膜を形成するＳｉＮ薄膜形成工程とを備えていることを特徴とする半導体素子用基材の製造方法。
【請求項５】
前記プラズマ窒化シリコン薄膜が形成された前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部アモルファスシリコン層を形成する上部ａ−Ｓｉ層形成工程と、
前記上部アモルファスシリコン層を酸化処理して、前記プラズマ窒化シリコン薄膜が形成された前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部シリコン酸化膜を形成する上部Ｓｉ酸化膜形成工程とをさらに備えていることを特徴とする請求項４記載の半導体素子用基材の製造方法。
【請求項６】
表層部にシリコン酸化膜をもつシリコン含有基材と、該シリコン酸化膜上に形成された複数のドット状のシリコンナノクラスタとを備えた半導体素子用基材であって、
前記シリコンナノクラスタは、前記シリコン酸化膜との界面を除く表面の表層部に、プラズマ窒化処理により形成された、膜厚が１ｎｍ以下のプラズマ窒化シリコン薄膜を有していることを特徴とする半導体素子用基材。
【請求項７】
前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に形成された上部シリコン酸化膜をさらに備えていることを特徴とする請求項６記載の半導体素子用基材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子用基材及びその製造方法に関する。本発明に係る半導体素子用基材は、例えば、ナノドットメモリ等の半導体ドットメモリの作製において好適に用いることができる。
【背景技術】
【０００２】
半導体ドットメモリは次世代不揮発性メモリとして期待されている。半導体ドットメモリを利用した不揮発性メモリとしては、例えば、Ｐ型のシリコン基板上にトンネル酸化膜としてのシリコン酸化膜を形成し、このシリコン酸化膜上にドット状のシリコンナノクラスタとしてのシリコンナノ結晶を分散して形成し、さらにこのドット状のシリコンナノ結晶が埋設するようにシリコン酸化膜上にコントロール酸化膜としての上部シリコン酸化膜を形成し、Ｓｉ基板の裏面及び上部シリコン酸化膜上に電極を設けた構成を有するナノドットメモリが知られている。このナノドットメモリでは、ドットに電荷を注入することによって、長時間の電荷保持、低電圧及び低消費電力での動作、書込消去の高速化、書換回数の向上、多値動作等のデバイス特性を期待できる。こうしたデバイス特性を実現するためには、ナノドットメモリに対して以下に示すような構造が要求される。
【０００３】
すなわち、電荷保持時間の確保には、シリコンナノ結晶の粒径を小さく（平均粒径：１０ｎｍ以下）する必要があり、閾値シフト量の確保には、シリコンナノ結晶の数密度を高く（１×１０12／ｃｍ以上）する必要があり、デバイス動作特性のバラツキの制御には、シリコンナノ結晶の粒径を均一化する必要があり、また、高速な書込消去や劣化の遅延には、トンネル酸化膜を薄膜化する必要がある。
【０００４】
したがって、半導体ドットメモリを実現するためには、高密度で均一サイズ、具体的には数密度１×１０12／ｃｍ2 以上、結晶粒径１０ｎｍ以下であるドット状のシリコンナノ結晶を製造する技術の確率が重要である。
【０００５】
このようなドット状のシリコンナノ結晶を製造すべく、ＣＶＤ法（化学気相蒸着法）をはじめとした多くの手法が検討されている。しかし、ＣＶＤ法等の従来の成膜技術では、成膜した膜を高密度化するために、膜表面をＨＦ処理等の薬剤処理する必要があるなど、ウェットプロセスにより工程が複雑になるばかりか、薬剤処理に起因してデバイス特性が低下する（フッ素等がシリコン酸化膜を劣化させる）などの問題がある。
【０００６】
そこで、予め形成したアモルファス層にシリコンを含有するガス照射を利用するシンプルなドライプロセスにより、ドット状のシリコンナノ結晶を製造する方法が知られている（例えば、非特許文献１、特願２００３−３６３４１１参照）。
【０００７】
このガス照射を利用する方法は、分子線蒸着装置内での電子銃蒸着法によって、ＳｉＯ2 ／Ｓｉ基板（基板温度：室温）上に膜厚０．１〜３．４ｎｍのアモルファスシリコン層（ａ−Ｓｉ層）を形成し、その後基板温度：６１０℃、成長圧力：４．２×１０-4ＴｏｒｒでＳｉ2 Ｈ6 ガスを照射することにより、ドット状のシリコンナノ結晶を製造する。この方法によれば、簡素なドライプロセスにより、数密度１×１０12／ｃｍ2 、平均粒径１０ｎｍの高密度シリコンナノ結晶の製造が可能となる。
【０００８】
他方、こうして得られたドット状のシリコンナノ結晶は、このシリコンナノ結晶が埋設されるようにＳｉＯ2 膜上にさらに上部ａ−Ｓｉ層が形成され、この上部ａ−Ｓｉ層が熱酸化により上部ＳｉＯ2 膜（コントロール酸化膜）とされることで、ナノドットメモリに供される。しかし、上部ａ−Ｓｉ層の熱酸化時にシリコンナノ結晶の表面も同時に酸化されてしまうため、上部ＳｉＯ2 膜の形成後には、酸化によりシリコンナノ結晶がサイズ減少ないし消失してしまい、数密度も低下してしまうという問題がある。なお、熱酸化時の温度の低下、ガス濃度の低下、酸化時間の短縮等の熱酸化条件の変更で、酸化によるシリコンナノ結晶のサイズ減少ないし消失を防ぐことができるが、有効なプロセスの熱酸化条件の幅は狭く、プロセスの制御は困難であるという問題がある。
【０００９】
そこで、シリコンナノ結晶の酸化を防止すべく、シリコンナノ結晶を酸化防止層中に埋設したり（例えば、非特許文献２参照）、あるいはシリコンナノ結晶の表層部に酸化防止膜を形成したりする技術が知られている（例えば、特許文献１参照）。
【００１０】
この技術では、窒素分子ガスを用いた熱窒化処理により、シリコンナノ結晶を埋設するように酸化防止層としてのシリコン窒化層を形成したり、あるいはシリコンナノ結晶の表層部に酸化防止膜としてのシリコン窒化膜を形成したりしている。このように酸化防止層中にシリコンナノ結晶を埋設したり、あるいはシリコンナノ結晶の表層部に酸化防止膜を形成したりすれば、この酸化防止層の上に形成した上部ａ−Ｓｉ層を熱酸化する際、あるいは表層部に酸化防止膜が形成されたシリコンナノ結晶を埋設するように形成した上部ａ−Ｓｉ層を熱酸化する際に、シリコンナノ結晶が酸化によりサイズ減少ないし消失することを酸化防止層又は酸化防止膜により防止することができる。
【特許文献１】米国特許第６２９７０９５号明細書
【非特許文献１】２００３年秋季第６４回応用物理学会学術講演会講演予稿集、第２分冊、７６７頁、社団法人応用物理学会、２００３年８月３０日発行
【非特許文献２】Hybrid Silicon Nanocrystal Silicon Nitride Memory、Extended Abstracts of the 2003 International Conference on Solid State Devices and   Materials, Tokyo,2003,pp.848-849、R.F.Steimle, R.A.Rao, B.Hradsky,          R.Muralidhar, M.Sadd, M.Ramon, S.Straub, S.Bagchi, X.D.Wang, J.Hooker, and  B.E.White Jr.
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、ガス照射を利用してドット状シリコンナノ結晶を製造する上記従来方法では、Ｓｉ2 Ｈ6 ガスの供給による核成長に伴い、隣接するドット状シリコンナノ結晶が重なり合って融合してしまうことから、得られるシリコンナノ結晶の粒径バラツキが大きくなり易く、その結果メモリ特性にもバラツキが生じやすいという問題があった。
【００１２】
また、将来的にメモリ特性をさらに向上させるべく、シリコンナノ結晶のさらなる高密度化と粒径の縮小化が望まれる。
【００１３】
他方、酸化防止層としてのシリコン窒化層中にシリコンナノ結晶を埋設させることによりシリコンナノ結晶の酸化を防止する上記従来技術では、余分に形成するシリコン窒化層の分だけ厚膜化するため、デバイスが大型化するという問題があった。
【００１４】
一方、シリコンナノ結晶の表層部に酸化防止膜としてのシリコン窒化膜を形成することによりシリコンナノ結晶の酸化を防止する上記従来技術によれば、デバイスの大型化の問題はない。
【００１５】
ここに、平均粒径が例えば５〜６ｎｍ程度のシリコンナノ結晶に対して表面窒化処理によりその表層部にシリコン窒化膜を形成する場合は、窒化に伴いシリコンナノ結晶中のシリコンが消費されるところ、膜厚が２〜３ｎｍのシリコン窒化膜を形成してしまってはシリコンナノ結晶自体がほとんど無くなってしまうため、シリコン窒化膜を１ｎｍ以下程度に薄膜化する必要がある。
【００１６】
ところが、窒素分子ガスを用いた熱窒化処理では、一般に酸化に比べて窒化は起こり難いこともあって、１０００℃程度を超えるような高温プロセスが必要になる。高温での窒化処理では、高温化に伴い窒素がシリコンナノ結晶のより内部まで拡散し易くなるため、形成されるシリコン窒化膜の膜厚が厚くなるとともに、そのシリコン窒化膜へのシリコンの消費によりシリコンナノ結晶のサイズが過度に減少してしまう。また、窒化温度の低下、窒化時間の短縮等の熱窒化処理条件の変更によって、シリコン窒化膜の膜厚を１ｎｍ以下にすると、窒素の拡散に伴ってシリコン窒化膜中の窒素濃度が低下するため、形成されるシリコン窒化膜は窒素が不足したシリコンリッチな膜になってしまう。窒素が不足したシリコンリッチなシリコン窒化膜では、それ自身が酸化され易い上、酸素の拡散を十分に防ぐことができないため、十分な酸化防止性能を発揮することが困難になる。
【００１７】
したがって、窒素分子ガスを用いた熱窒化処理によりシリコン窒化膜を形成する上記従来技術では、１ｎｍ以下の極薄の膜厚でありながら、熱酸化に完全な酸化防止性能を発揮しうるようなシリコン窒化膜を形成することが困難であるという問題があった。
【００１８】
よって、平均粒径が５〜６ｎｍ程度のシリコンナノ結晶に対して、窒素分子ガスを用いて熱窒化処理する上記従来技術によりシリコン窒化層を形成したとしても、熱酸化時にシリコンナノ結晶がサイズ減少ないし消失することを完全に防止することができないという問題があった。
【００１９】
本発明は上記実情に鑑みてなされたものであり、ガス照射を利用しないドライプロセスによる簡素な方法により、ドット状のシリコンナノクラスタにおける粒径バラツキを抑えるとともに、さらなる粒径の縮小化及び高数密度化を図ることを第１の課題とするものである。
【００２０】
また、本発明は、平均粒径が５〜６ｎｍ程度のシリコンナノクラスタであっても、そのシリコンナノクラスタにおけるシリコン部分のサイズを元のシリコンナノクラスタのサイズから大きく減少させることなく、そのシリコンナノクラスタをシリコン酸化膜中に埋め込むことを可能にすることを第２の課題とするものである。
【課題を解決するための手段】
【００２１】
（１）上記第１の課題を解決する請求項１記載の半導体素子用基材の製造方法は、シリコン含有基材の表層部にシリコン酸化膜を形成するＳｉ酸化膜形成工程と、前記シリコン酸化膜の上にアモルファスシリコン層を形成するａ−Ｓｉ層形成工程と、超高真空下で、前記アモルファスシリコン層を４００℃以上かつシリコンの融点未満の温度で加熱処理して前記シリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成するＳｉナノクラスタ形成工程とを備えていることを特徴とするものである。
【００２２】
ここに、上記シリコン含有基材におけるシリコン含有とは、純粋なシリコン基材であっても、必要に応じて又は不可避的にシリコン以外の他の元素を含んでいてもよい意である。
【００２３】
また、上記シリコンナノクラスタにおけるナノクラスタとは、所定サイズ（平均粒径が１０ｎｍ程度以下）の粒状の塊をいい、その内部構造は問わず、結晶構造のものでも非晶質のものでも含まれる。
【００２４】
この半導体素子用基材の製造方法では、まずシリコン含有基材の表層部にシリコン酸化膜を形成し、その後このシリコン酸化膜の上にアモルファスシリコン層を形成する。そして、超高真空下で、このアモルファスシリコン層を４００℃以上かつシリコンの融点未満の温度で加熱処理してシリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成する。このようにシリコン酸化膜上に形成されたアモルファスシリコン層を超高真空下で加熱処理すると、アモルファスシリコン層中のシリコン原子は表面泳動により凝集してドット状のシリコンナノクラスタとなる。仮に加熱処理条件が超高真空でない場合、アモルファスシリコン層の表面が酸化されてシリコン酸化膜がアモルファスシリコン層の表層部に形成されると、このシリコン酸化膜によりシリコン原子の表面泳動が阻害されるため、アモルファスシリコン層中のシリコン原子の凝集が妨げられ、シリコンナノクラスタが形成されない。この点、請求項１記載の製造方法では、超高真空雰囲気で加熱処理することから、アモルファスシリコン層の表面が酸化されることもなく、シリコン原子の表面泳動による凝集が良好に行われ、ドット状のシリコンナノクラスタの平均粒径や粒径バラツキを小さくすることができるとともにシリコンナノクラスタの高密度化を効果的に図ることができる。なお、アモルファスシリコン層ではなく多結晶シリコン層を超高真空下で加熱処理する場合は、結晶粒界の存在がシリコン原子の拡散を阻害し、形成されるドット状のシリコンナノクラスタの粒径バラツキや部位による密度バラツキが生じ易くなり、結果として高密度化を図ることが困難になると考えられる。
【００２５】
したがって、請求項１記載の製造方法によれば、超高真空下でアモルファスシリコン層を加熱処理するという簡素なドライプロセスにより、ドット状のシリコンナノクラスタにおける粒径バラツキを抑えるとともに、さらなる粒径の縮小化及び高数密度化を図ることが可能となる。
【００２６】
また、こうして得られた請求項１に係る半導体素子用基材は、例えば半導体ドットメモリに好適に利用することができ、しかもメモリ特性の大幅な向上を期待できる。
【００２７】
好適な態様において、前記ａ−Ｓｉ層形成工程では、前記アモルファスシリコン層の膜厚を１．０ｎｍ未満にする。シリコン酸化膜上に形成するアモルファスシリコン層の膜厚を１．０ｎｍ未満にすることにより、形成されるシリコンナノクラスタにおける平均粒径の縮小化及び粒径バラツキの狭小化並びに高数密度化を効果的に図ることができるので、膜厚が１．０ｎｍ未満のアモルファスシリコン層を所定の真空状態及び所定温度で加熱処理すれば、平均粒径が７ｎｍ未満、数密度が２．０×１０12／ｃｍ2 以上、粒径バラツキが２０％以下のシリコンナノクラスタを得ることができる。
【００２８】
請求項３記載の半導体素子用基材は、表層部にシリコン酸化膜をもつシリコン含有基材と、該シリコン酸化膜上に形成された複数のドット状のシリコンナノクラスタとを備えた半導体素子用基材であって、前記シリコンナノクラスタは、平均粒径が５．５ｎｍ以下、数密度が２．７×１０12／ｃｍ2 以上、粒径バラツキが１５％以下であることを特徴とするものである。
【００２９】
この半導体素子用基材では、平均粒径が５．５ｎｍ以下、数密度が２．７×１０12／ｃｍ2 以上、粒径バラツキが１５％以下とされており、ドット状のシリコンナノクラスタにおける平均粒径の縮小化及び粒径バラツキの狭小化並びに高数密度化が効果的に図られている。このため、この半導体素子用基材は、例えば半導体ドットメモリに好適に利用することができ、しかもメモリ特性の大幅な向上を期待できる。
【００３０】
（２）上記第２の課題を解決する請求項４記載の半導体素子用基材の製造方法は、シリコン含有基材の表層部にシリコン酸化膜を形成するＳｉ酸化膜形成工程と、前記シリコン酸化膜の上にアモルファスシリコン層を形成するａ−Ｓｉ層形成工程と、前記アモルファスシリコン層を少なくとも加熱処理して前記シリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成するＳｉナノクラスタ形成工程と、前記シリコンナノクラスタの前記シリコン酸化膜との界面を除く表面に、室温〜１０００℃の温度範囲でプラズマ窒化処理を施すことにより、該表面の表層部にプラズマ窒化シリコン薄膜を形成するＳｉＮ薄膜形成工程とを備えていることを特徴とするものである。
【００３１】
ここに、上記シリコン含有基材におけるシリコン含有とは、純粋なシリコン基材であっても、必要に応じて又は不可避的にシリコン以外の他の元素を含んでいてもよい意である。
【００３２】
また、上記シリコンナノクラスタにおけるナノクラスタとは、所定サイズ（平均粒径が１０ｎｍ程度以下）の粒状の塊をいい、その内部構造は問わず、結晶構造のものでも非晶質のものでも含まれる。
【００３３】
この半導体素子用基材の製造方法では、シリコン酸化膜の上に形成されたアモルファスシリコン層を少なくとも加熱処理してシリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成し、その後シリコンナノクラスタのシリコン酸化膜との界面を除く表面に、室温〜１０００℃の温度範囲でプラズマ窒化処理を施すことにより、該表面の表層部にプラズマ窒化シリコン薄膜を形成する。
【００３４】
このようにプラズマ窒化処理を利用することにより、内部エネルギーが高くエネルギー的に活性な窒素ラジカルをシリコンナノクラスタの窒化に用いることができるので、室温〜１０００℃という低温も含む広い温度範囲で、短時間で極薄の窒化膜形成が可能となる。このような低温窒化によると、窒素がシリコンナノクラスタ中に拡散し難いため、シリコンナノクラスタの表面部分だけが窒化される。このため、シリコンナノクラスタの表層部に例えば１ｎｍ以下という極薄（数原子層分の厚さ）のプラズマ窒化シリコン薄膜を形成することができる。しかも、こうして形成されたプラズマ窒化シリコン薄膜においては、薄膜化されている分だけ膜中の窒素濃度が高くなるので、化学量論組成（Ｓｉ：Ｎ＝３：４）とすることも可能となる。このため、このプラズマ窒化シリコン薄膜においては、窒素欠損に起因して酸化防止性能が低下するようなことがなく、十分な酸化防止性能を発揮することができる。
【００３５】
したがって、プラズマ窒化処理を利用する本発明方法によれば、１ｎｍ以下という極薄の膜厚でありながら、例えば１０００℃程度の高温で行う熱酸化時にも完全な酸化防止性能を発揮しうるようなプラズマ窒化シリコン薄膜を形成することが可能となる。また、このプラズマ窒化シリコン薄膜が表層部に形成されたシリコンナノクラスタにおいては、プラズマ窒化シリコン薄膜の膜厚が１ｎｍ以下であることから、シリコン部分のサイズが元のシリコンナノクラスタのサイズから大きく減少していない。
【００３６】
よって、平均粒径が５〜６ｎｍ程度のシリコンナノクラスタであっても、そのシリコンナノクラスタにおけるシリコン部分のサイズを元のシリコンナノクラスタのサイズから大きく減少させることなく、そのシリコンナノクラスタをシリコン酸化膜中に埋め込むことができるようになる。
【００３７】
すなわち、この半導体素子用基材の製造方法では、前記ＳｉＮ薄膜形成工程の後に、前記プラズマ窒化シリコン薄膜が形成された前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部アモルファスシリコン層を形成する上部ａ−Ｓｉ層形成工程と、前記上部アモルファスシリコン層を酸化処理して、前記プラズマ窒化シリコン薄膜が形成された前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部シリコン酸化膜を形成する上部Ｓｉ酸化膜形成工程とを順に実施することにより、たとえこの上部Ｓｉ酸化膜形成工程で例えば１０００℃程度の高温で熱酸化をしたとしても、平均粒径が５〜６ｎｍ程度以下のシリコンナノクラスタにおけるシリコン部分のサイズを元のシリコンナノクラスタのサイズから大きく減少させることなく上部シリコン酸化膜中に埋め込むことが可能となる。
【００３８】
このように請求項４又は５記載の製造方法によれば、シリコンナノクラスタにおけるシリコン部分のサイズを元のシリコンナノクラスタのサイズから大きく減少させることなく、そのシリコンナノクラスタを上部シリコン酸化膜中に埋め込むことができる。このため、アモルファスシリコン層からドット状のシリコンナノクラスタを形成する段階で、所望のサイズのシリコンナノクラスタを形成することにより、そのサイズから大きく減少していないサイズのシリコン部分をもつシリコンナノクラスタを上部シリコン酸化膜中に埋設した半導体素子用基材を得ることができるので、これを例えば半導体ドットメモリに適用すれば所望のメモリ特性をもつ半導体ドットメモリを得ることが可能となる。また、仮に請求項１乃至３に係る半導体素子用基材をこの製造方法に適用すれば、平均粒径が５．５ｎｍ以下、数密度が２．７×１０12／ｃｍ2 以上、粒径バラツキが１５％以下のシリコンナノクラスが上部酸化膜中に埋設した半導体素子用基材を得ることが可能となり、これを例えば半導体ドットメモリに適用すればメモリ特性の大幅な向上を期待できる。
【００３９】
また、熱酸化時におけるシリコンナノクラスタの酸化を防止すべく、酸化防止膜中にシリコンナノクラスタを埋設する場合は、前述のとおり厚膜化によるデバイスの大型化の問題がある。この点、請求項４又は５記載の製造方法では、シリコンナノクラスタの表層部に酸化防止膜としてのプラズマ窒化シリコン薄膜を形成するのみなので、そのような問題もない。
【００４０】
請求項６記載の半導体素子用基材は、表層部にシリコン酸化膜をもつシリコン含有基材と、該シリコン酸化膜上に形成された複数のドット状のシリコンナノクラスタとを備えた半導体素子用基材であって、前記シリコンナノクラスタは、前記シリコン酸化膜との界面を除く表層部に、プラズマ窒化処理により形成された、膜厚が１ｎｍ以下のプラズマ窒化シリコン薄膜を有していることを特徴とするものである。
【００４１】
この半導体素子用基材は、好適な態様において、前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に形成された上部シリコン酸化膜をさらに備えている。
【００４２】
この請求項６又は７に記載の半導体素子用基材では、シリコンナノクラスタのシリコン酸化膜との界面を除く表層部に前記プラズマ窒化シリコン薄膜が形成されているので、このシリコンナノクラスタにおけるシリコン部分のサイズを元のシリコンナノクラスタのサイズから大きく減少させることなく、そのシリコンナノクラスタを上部シリコン酸化膜中に埋設させることができる。このため、ドット状のシリコンナノクラスタを所望のサイズで形成することにより、そのサイズから大きく減少していないサイズのシリコン部分をもつシリコンナノクラスタを上部シリコン酸化膜中に埋設させた半導体素子用基材とすることができるので、これを例えば半導体ドットメモリに適用すれば所望のメモリ特性をもつ半導体ドットメモリを得ることが可能となる。
【発明を実施するための最良の形態】
【００４３】
（１）請求項１又は２記載の半導体素子用基材の製造方法は、Ｓｉ酸化膜形成工程と、ａ−Ｓｉ層形成工程と、Ｓｉナノクラスタ形成工程とを備えている。
【００４４】
前記Ｓｉ酸化膜形成工程では、シリコン含有基材の表層部にシリコン酸化膜を形成する。シリコン酸化膜を形成する方法は特に限定されず、例えば所定の酸素濃度を有する酸素含有雰囲気中で、シリコン含有基材を所定温度に加熱する公知の熱酸化処理を施すことにより、シリコン含有基材の表層部に所定膜厚のシリコン酸化膜を形成することができる。熱酸化処理時の条件は特に限定されず、形成しようとするシリコン酸化膜の膜厚や周辺プロセスとの関連に応じて適宜設定可能である。例えば、シリコン酸化膜の膜厚を１〜５ｎｍ程度とする場合は、酸素含有雰囲気の酸素濃度は１５〜２５％程度、熱酸化処理時の温度及び時間は９００〜１１００℃程度及び１０〜３０秒程度とすることができる。
【００４５】
前記シリコン含有基材としては、前述のとおり、純粋なシリコン基材であっても、必要に応じて又は不可避的にシリコン以外の他の元素を含んでいてもよく、例えばｐ型シリコン基板やｎ型シリコン基板を用いることができる。
【００４６】
前記ａ−Ｓｉ層形成工程では、前記シリコン酸化膜の上にアモルファスシリコン層を形成する。アモルファスシリコン層を形成する方法は特に限定されず、例えば公知の分子線蒸着装置を用いた電子銃蒸着法を利用することができる。電子銃蒸着法の条件も特に限定されず、形成しようとするアモルファスシリコン層の膜厚や周辺プロセスに応じて適宜設定可能である。例えば、アモルファスシリコン層の膜厚を０．１〜１．０ｎｍ程度とする場合は、蒸着チャンバの基底真空度は１×１０-6〜１×１０-11 Ｔｏｒｒ程度、温度は１０〜４０℃程度とすることができる。
【００４７】
ここに、アモルファスシリコン層の膜厚は、このアモルファスシリコン層から形成するドット状のシリコンナノクラスタにおける平均粒径、粒径バラツキ、数密度及び部位による密度バラツキに影響を及ぼす。すなわち、アモルファスシリコン層の膜厚が厚すぎると、Ｓｉナノクラスタ形成工程でシリコン原子の凝集により最初に形成されるシリコンナノクラスタが大きくなるため、隣接するシリコンナノクラスタ同士が重なり合い、最終的に形成されるシリコンナノクラスタの粒径、粒径バラツキ及び密度バラツキが大きくなり、また数密度も低下してしまう。そこで、アモルファスシリコン層の膜厚は１．０ｎｍ未満とすることが好ましく、０．７ｎｍ未満とすることがより好ましく、０．３ｎｍ未満とすることが特に好ましい。アモルファスシリコン層の膜厚が１．０ｎｍ未満のときは平均粒径９ｎｍ以下、数密度１×１０12／ｃｍ2 以上、粒径バラツキ３０％以下のシリコンナノクラスタを形成することができ、０．７ｎｍ未満のときは平均粒径６ｎｍ以下、数密度２×１０12／ｃｍ2 以上、粒径バラツキ２０％以下のシリコンナノクラスタを形成することができ、アモルファスシリコン層の膜厚が０．３ｎｍ未満のときは平均粒径５ｎｍ以下、数密度３×１０12／ｃｍ2 以上、粒径バラツキ１５％以下のシリコンナノクラスタを形成することができる。一方、アモルファスシリコン層の膜厚が薄すぎると、アモルファスシリコン層からシリコンナノクラスタを形成することが困難となるため、アモルファスシリコン層の膜厚は０．０５ｎｍ以上とすることが好ましい。
【００４８】
前記Ｓｉナノクラスタ形成工程では、超高真空下で、好ましくは１０-6〜１０-11 Ｔｏｒｒ、より好ましくは１０-8〜１０-11 Ｔｏｒｒの超高真空下で、前記アモルファスシリコン層を４００℃以上かつシリコンの融点未満の温度で加熱処理して前記シリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成する。
【００４９】
１０-6Ｔｏｒｒよりも真空度合いが低いと、加熱処理時にアモルファスシリコン層の表面が酸化され、その酸化膜によりシリコン原子の表面泳動が阻害され、アモルファスシリコン層中のシリコン原子の凝集が妨げられるおそれがあり、そうするとシリコンナノクラスタの形成が困難となる。一方、１０-11Ｔｏｒｒよりも高い真空度は、真空度そのものの安定な制御が困難となる。
【００５０】
加熱処理時の加熱温度が４００℃よりも低いと、シリコン原子の表面泳動が阻害され、シリコン原子の凝集が起こりにくくなり、シリコンナノクラスタの高数密度化等が困難となる。一方、シリコンの融点（１４１５℃）以上では、シリコンが液化するため、凝集による粒状形成は起きない。なお、加熱温度が４００℃以上かつシリコンの融点未満の範囲内にあれば、シリコンナノクラスタの粒径、粒径バラツキ及び数密度は加熱温度にほとんど依存しない。また、加熱処理時の加熱時間はシリコンナノクラスタの粒径、粒径バラツキ、数密度及び形状にある程度影響を及ぼし、１〜５分程度とすることが好ましい。加熱時間が１分よりも短いと、シリコン原子の表面泳動が十分に起こらず、シリコン原子が凝集しにくくなり、シリコンナノクラスタの形状を均一な粒状とするのが困難となる。一方、加熱時間が５分よりも長い場合でも、シリコンナノクラスタの粒径、粒径バラツキ、数密度及び形状は、それ以上変化しなくなる。
【００５１】
こうして、超高真空下で加熱処理するという簡素なドライプロセスにより、ドット状のシリコンナノクラスタにおける粒径バラツキを抑えるとともに、さらなる粒径の縮小化及び高数密度化を図ることが可能となる。
【００５２】
したがって、表層部にシリコン酸化膜をもつシリコン含有基材と、該シリコン酸化膜上に形成された複数のドット状のシリコンナノクラスタとを備えた半導体素子用基材であって、前記シリコンナノクラスタの平均粒径が５．５ｎｍ以下、数密度が２．７×１０12／ｃｍ2 以上、粒径バラツキが１５％以下である半導体素子用基材を製造することができる。
【００５３】
また、こうして得られた半導体素子用基材は、前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部シリコン酸化膜（コントロール酸化膜）を形成することにより、例えば半導体ドットメモリに好適に利用することができ、そのメモリ特性を大幅に向上させることができる。
【００５４】
このときの上部シリコン酸化膜の形成方法としては特に限定されず、例えば公知の電子銃蒸着法により上部アモルファスシリコン層を形成し、この上部アモルファスシリコン層を熱酸化等により酸化処理して上部シリコン酸化膜とすればよい。なお、上部アモルファスシリコン層の膜厚は１〜３０ｎｍ程度とすることができ、上部シリコン酸化膜の膜厚は２〜６０ｎｍ程度とすることができる。そして、コントロール酸化膜としての上部シリコン酸化膜上にゲート電極を形成することによりフローティングゲート型のナノドットメモリとすることができる。
【００５５】
ここに、上記上部シリコン酸化膜を形成する場合は、上部アモルファスシリコン層の熱酸化処理時にシリコンナノクラスタが酸化によりサイズ減少ないし消失することを効果的に防ぐべく、請求項５記載の半導体素子用基材の製造方法を適用して、シリコンナノクラスタの前記シリコン酸化膜との界面を除く表面にプラズマ窒化処理を施すことにより、該表面の表層部に酸化防止用薄膜としてのプラズマ窒化シリコン薄膜を形成してから上部アモルファスシリコン層の形成及び該上部アモルファスシリコン層の熱酸化処理を行うことが好ましい。なお、このように酸化防止用薄膜としての窒化シリコン薄膜を形成することなくそのまま上部アモルファスシリコン層の形成及び該上部アモルファスシリコン層の熱酸化処理を行う場合は、熱酸化処理時におけるシリコンナノクラスタの酸化によるサイズ減少ないし消失を防ぐには、熱酸化処理条件を厳密に制御する必要がある。
【００５６】
なお、この半導体素子用基材は、半導体ドットメモリ以外にも可視発光素子等のデバイス等への適用が期待できる。
【００５７】
（２）請求項４記載の半導体素子用基材の製造方法は、Ｓｉ酸化膜形成工程と、ａ−Ｓｉ層形成工程と、Ｓｉナノクラスタ形成工程と、ＳｉＮ薄膜形成工程とを備えている。
【００５８】
前記Ｓｉ酸化膜形成工程では、シリコン含有基材の表層部にシリコン酸化膜を形成する。シリコン酸化膜を形成する方法は特に限定されず、例えば所定の酸素濃度を有する酸素含有雰囲気中で、シリコン含有基材を所定温度に加熱する公知の熱酸化処理を施すことにより、シリコン含有基材の表層部に所定膜厚のシリコン酸化膜を形成することができる。熱酸化処理時の条件は特に限定されず、形成しようとするシリコン酸化膜の膜厚や周辺プロセスに応じて適宜設定可能である。例えば、シリコン酸化膜の膜厚を１〜２０ｎｍ程度とする場合は、酸素含有雰囲気の酸素濃度は１〜１００％程度、熱酸化処理時の温度及び時間は７００〜１１００℃程度及び１秒〜１８０分程度とすることができる。
【００５９】
前記シリコン含有基材としては、前述のとおり、純粋なシリコン基材であっても、必要に応じて又は不可避的にシリコン以外の他の元素を含んでいてもよく、例えばｐ型シリコン基板やｎ型シリコン基板を用いることができる。
【００６０】
前記ａ−Ｓｉ層形成工程では、前記シリコン酸化膜の上にアモルファスシリコン層を形成する。アモルファスシリコン層を形成する方法は特に限定されず、例えば公知の分子線蒸着装置を用いた電子銃蒸着法を利用することができる。電子銃蒸着法の条件も特に限定されず、形成しようとするアモルファスシリコン層の膜厚や周辺プロセスに応じて適宜設定可能である。例えば、アモルファスシリコン層の膜厚を０．１〜１．０ｎｍ程度とする場合は、蒸着チャンバの基底真空度は１×１０-6〜１×１０-11 Ｔｏｒｒ程度、温度は１０〜４０℃程度とすることができる。
【００６１】
ここに、アモルファスシリコン層の膜厚は、このアモルファスシリコン層から形成するドット状のシリコンナノクラスタにおける平均粒径、粒径バラツキ、数密度及び部位による密度バラツキに影響を及ぼす。すなわち、アモルファスシリコン層の膜厚が厚すぎると、Ｓｉナノクラスタ形成工程でシリコン原子の凝集により最初に形成されるシリコンナノクラスタが大きくなるため、隣接するシリコンナノクラスタ同士が重なり合い、最終的に形成されるシリコンナノクラスタの粒径、粒径バラツキ及び密度バラツキが大きくなり、また、数密度も低下してしまう。
【００６２】
そこで、アモルファスシリコン層の膜厚は１．０ｎｍ未満とすることが好ましく、０．７ｎｍ未満とすることがより好ましく、０．３ｎｍ未満とすることが特に好ましい。一方、アモルファスシリコン層の膜厚が薄すぎると、アモルファスシリコン層からシリコンナノクラスタを形成することが困難となるため、アモルファスシリコン層の膜厚は０．０５ｎｍ以上とすることが好ましい。
【００６３】
前記Ｓｉナノクラスタ形成工程では、前記アモルファスシリコン層を少なくとも加熱処理して前記シリコン酸化膜上に複数のドット状のシリコンナノクラスタを形成する。このアモルファスシリコン層を少なくとも加熱処理してドット状のシリコンナノクラスタを形成する方法としては特に限定されない。ただし、この半導体素子用基材を例えば半導体ドットメモリに適用する場合は、メモリ特性向上の観点より、シリコンナノクラスタの平均粒径を１０ｎｍ以下とすることが好ましく、７ｎｍ以下とすることがより好ましく、５ｎｍ以下とすることが特に好ましい。
【００６４】
例えば、前記シリコン含有基材を１×１０-4〜１×１０-3Ｔｏｒｒ程度の圧力下で３００〜８００℃程度の温度に加熱した状態で、前記アモルファスシリコン層に対して原料ガス（ジシランガスやトリシランガス等のシラン系ガス）を０．５〜１０ミリリットル／ｍｉｎ程度の流量で１秒〜３０分程度の時間だけ照射することによって、ドット状のシリコンナノクラスタを形成することができる。このガス照射を利用してドット状のシリコンナノクラスタを形成する場合は、アモルファスシリコン層の膜厚が０．３ｎｍ以下のときは平均粒径８．９ｎｍ以下、数密度１．４×１０12／ｃｍ2 以上、粒径バラツキ±１．５ｎｍ以下のシリコンナノクラスタを形成することができ、アモルファスシリコン層の膜厚が０．１ｎｍ以下のときは平均粒径５．６ｎｍ以下、数密度２．６×１０12／ｃｍ2 以上、粒径バラツキ±０．９ｎｍ以下のシリコンナノクラスタを形成することができる。
【００６５】
また、請求項１記載の製造方法を利用して、超高真空下、前記アモルファスシリコン層を４００℃以上かつシリコンの融点未満の温度で、１〜５分程度加熱処理することによって、ドット状のシリコンナノクラスタを形成することもできる。この超真空下での加熱処理を利用してドット状のシリコンナノクラスタを形成する場合は、アモルファスシリコン層の膜厚が１．０ｎｍ未満のときは平均粒径９ｎｍ以下、数密度１×１０12／ｃｍ2 以上、粒径バラツキ３０％以下のシリコンナノクラスタを形成することができ、０．７ｎｍ未満のときは平均粒径６ｎｍ以下、数密度２×１０12／ｃｍ2 以上、粒径バラツキ２０％以下のシリコンナノクラスタを形成することができ、アモルファスシリコン層の膜厚が０．３ｎｍ未満のときは平均粒径５ｎｍ以下、数密度３×１０12／ｃｍ2 以上、粒径バラツキ１５％以下のシリコンナノクラスタを形成することができる。
【００６６】
前記ＳｉＮ薄膜形成工程では、前記シリコンナノクラスタの前記シリコン酸化膜との界面を除く表面に、室温〜１０００℃の温度範囲（ここで、室温とは、通常、１０〜４０℃である）でプラズマ窒化処理を施すことにより、該表面の表層部にプラズマ窒化シリコン薄膜を形成する。プラズマ窒化処理では、エネルギー的に活性な窒素ラジカルを利用して窒化することから、熱窒化処理と比較して低温での窒化膜形成が可能となる。プラズマ窒化処理を利用した低温窒化によれば、プラズマ窒化シリコン薄膜の薄膜化が可能であり、例えば１ｎｍ以下という極薄のプラズマ窒化シリコン薄膜を形成することができる。しかもこうして形成されたプラズマ窒化シリコン薄膜は、化学量論組成（Ｓｉ：Ｎ＝３：４）又はそれに近い組成となり、その結果窒素欠損に起因して酸化防止性能が低下するようなことがなく、十分な酸化防止性能の発揮が可能となる。
【００６７】
したがって、表層部にシリコン酸化膜をもつシリコン含有基材と、該シリコン酸化膜上に形成された複数のドット状のシリコンナノクラスタとを備えた半導体素子用基材であって、前記シリコンナノクラスタは、前記シリコン酸化膜との界面を除く表面の表層部に、プラズマ窒化処理により形成された、膜厚が１ｎｍ以下のプラズマ窒化シリコン薄膜を有している半導体素子用基材を製造することができる。
【００６８】
そして、この半導体素子用基材に対して、前記プラズマ窒化シリコン薄膜が形成された前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部アモルファスシリコン層を形成する上部ａ−Ｓｉ層形成工程と、前記上部アモルファスシリコン層を酸化処理して、前記プラズマ窒化シリコン薄膜が形成された前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部シリコン酸化膜を形成する上部Ｓｉ酸化膜形成工程とを順に実施することにより、前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に形成された上部シリコン酸化膜をさらに備えた半導体素子用基材を製造することができる。そして、こうして得られた半導体素子用基材は、例えば半導体ドットメモリに好適に利用することができ、そのメモリ特性を大幅に向上させることができる。
【００６９】
なお、この半導体素子用基材は、半導体ドットメモリ以外にも可視発光素子等のデバイス等への適用が期待できる。
【００７０】
ここに、プラズマ窒化処理する際の温度が室温よりも低いと、窒化が不十分になる。一方、１０００℃よりも高いと、シリコンナノクラスタ中への窒素の拡散が促進される結果、窒素分子ガスを用いた高温での熱窒化処理と同様、プラズマ窒化シリコン薄膜の膜厚増加によりシリコンナノクラスタにおけるシリコン部分のサイズが大きく減少する。
【００７１】
このプラズマ窒化処理の他の条件は、例えば窒素ガス分圧：１×１０-6Ｔｏｒｒ〜大気圧程度、ＲＦ電源電力：５０〜１０００ｗ、処理時間：１秒〜２０分程度とすることができる。
【００７２】
ここに、前記プラズマ窒化シリコン薄膜の膜厚が厚すぎると、窒化に伴うシリコンの消費により、シリコンナノクラスタにおけるシリコン部分のサイズが元のシリコンナノクラスタのサイズから大きく減少してしまう。そこで、窒化シリコン薄膜の膜厚は１ｎｍ以下とすることが好ましい。一方、窒化シリコン薄膜の膜厚が薄すぎると酸化防止層としての機能を果たし得ないため、その下限は０．０５ｎｍ程度とすることが好ましい。なお、プラズマ窒化シリコン薄膜の膜厚は、プラズマ窒化処理時の温度、窒素ガス分圧、ＲＦ電源電力及び処理時間によって調整することができる。
【００７３】
また、このＳｉＮ薄膜形成工程では、前記シリコンナノクラスタの前記シリコン酸化膜との界面を除く表面以外の部分、すなわち前記シリコンナノクラスタが形成されずに露出している前記シリコン酸化膜の表面にプラズマ窒化処理を施してもよい。こうすることで、上部シリコン酸化膜形成工程で、シリコン基板が熱酸化されてしまうことを確実に防止することができる。
【００７４】
こうして、プラズマ窒化処理を利用することにより、シリコンナノクラスタにおけるシリコン部分のサイズを元のシリコンナノクラスタのサイズから大きく減少させることなく、膜厚が極薄でありながら、窒素欠損がなく十分な酸化防止性能を発揮しうるプラズマ窒化シリコン薄膜を形成することができる。このため、平均粒径が５〜６ｎｍ程度以下のシリコンナノクラスタであっても、そのシリコンナノクラスタにおけるシリコン部分のサイズを元のシリコンナノクラスタのサイズから大きく減少させることなく、そのシリコンナノクラスタをシリコン酸化膜中に埋め込むことが可能となる。
【００７５】
前記上部ａ−Ｓｉ層形成工程では、前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部アモルファスシリコン層を形成する。この上部アモルファスシリコン層の形成方法としては特に限定されず、例えば公知の分子線蒸着装置を用いた電子銃蒸着法を利用することができる。電子銃蒸着法の条件も特に限定されず、形成しようとする上部アモルファスシリコン層の膜厚や周辺プロセスに応じて適宜設定可能である。例えば、上部アモルファスシリコン層の膜厚を１〜３０ｎｍ程度とする場合は、蒸着チャンバの基底真空度は１０-6〜１０-11 Ｔｏｒｒ程度、温度は１０〜４０℃程度とすることができる。
【００７６】
前記上部Ｓｉ酸化膜形成工程では、前記上部アモルファスシリコン層を酸化処理して、前記シリコンナノクラスタを埋設するように前記シリコン酸化膜上に上部シリコン酸化膜を形成する。この上部シリコン酸化膜の形成方法としては特に限定されず、例えば所定の酸素濃度を有する酸素含有雰囲気中で所定温度に加熱する公知の熱酸化処理を施すことにより、所定膜厚の上部シリコン酸化膜を形成することができる。熱酸化処理時の条件は特に限定されず、上部アモルファスシリコン層の膜厚や周辺プロセスに応じて適宜設定可能である。例えば、膜厚１〜３０ｎｍ程度の上部アモルファスシリコン層から膜厚２〜６０ｎｍ程度の上部シリコン酸化膜を形成する場合は、酸素含有雰囲気の酸素濃度は１〜１００％程度、熱酸化処理時の温度及び時間は７００〜１１００℃程度及び１秒〜１８０分程度とすることができる。
【実施例】
【００７７】
以下、本発明の実施例について具体的に説明する。
【００７８】
（実施例１）
本実施例は請求項１、２又は３に係る発明を具現化したものである。本実施例に係る半導体素子用基材は、例えば半導体ドットメモリとしてのナノドットメモリに好適に利用することができる。
【００７９】
この半導体素子用基材は、その断面構造が図３に模式的に示されるように、表層部にシリコン酸化膜（ＳｉＯ2 膜）２をもつシリコン含有基材１と、このシリコン酸化膜２上に形成された複数のドット状のシリコンナノクラスタ４とを備えている。そして、シリコンナノクラスタ４は、平均粒径が５．５ｎｍ、数密度が３．２×１０12／ｃｍ2 、粒径バラツキが±０．８ｎｍ（１５％以下）とされている。
【００８０】
この半導体素子用基材は以下のようにして製造した。
【００８１】
＜Ｓｉ酸化膜形成工程＞
まず、シリコン含有基材１として、ｐ型シリコン基板を準備した。
【００８２】
そして、このシリコン含有基材１に対して、以下に示す条件で熱酸化処理を施すことにより、シリコン含有基材１の表層部に膜厚２．０ｎｍのシリコン酸化膜２を形成した（図１参照）。
【００８３】
雰囲気  ：酸素濃度２０％（Ｎ2 希釈）
加熱温度：１０００℃
加熱時間：１５秒
＜ａ−Ｓｉ層形成工程＞
次に、図示しない分子線蒸着装置（商品名「ＭｉｎｉＢｅ」、エピクエスト社製）を用いて、上記シリコン含有基材１のシリコン酸化膜２に対して以下に示す条件で電子銃蒸着することにより、シリコン酸化膜２上に膜厚０．３ｎｍのアモルファスシリコン層（ａ−Ｓｉ層）３を形成した（図２参照）。
【００８４】
基底真空度：２．０×１０-9Ｔｏｒｒ以下
基板温度  ：室温（２５℃）
＜Ｓｉナノクラスタ形成工程＞
最後に、上記アモルファスシリコン層３を以下に示す条件の超高真空下での加熱処理を施すことにより、シリコン酸化膜２上に複数のドット状のシリコンナノクラスタ４を形成した（図３参照）。
【００８５】
熱処理圧力：２．０×１０-8Ｔｏｒｒ
熱処理温度：４００℃
熱処理時間：２分
こうして得られた半導体素子用基材のシリコンナノクラスタ４のＳＥＭ（走査型電子顕微鏡）写真を図４に示す。このＳＥＭ写真の観察結果により、得られたシリコンナノクラスタ４は、平均粒径が４．６ｎｍ、数密度が３．１×１０12／ｃｍ2 、粒径バラツキが±０．４ｎｍ（９％）であり、またほぼ均一の大きさのシリコンナノクラスタ４が均一に分散配置されていることが確認された。
【００８６】
また、このシリコンナノクラスタ４を透過型電子顕微鏡により観察した結果、シリコンナノクラスタ４の結晶格子が観察され、結晶であることが確認された。
【００８７】
（熱処理温度と平均粒径及び数密度との関係）
前記Ｓｉナノクラスタ形成工程における熱処理温度を５２０℃、５７０℃、６３０℃に変更すること以外は前記実施例１と同様にして、半導体素子用基材を製造した。
【００８８】
得られた半導体素子用基材のシリコンナノクラスタ４について、前記実施例１と同様にＳＥＭ写真観察をすることにより、平均粒径及び数密度を求めた。その結果を前記実施例１の結果と併せて図５及び図６に示す。
【００８９】
図５及び図６より、前記Ｓｉナノクラスタ形成工程における熱処理温度が５２０℃のときは、平均粒径が５．３ｎｍ、数密度が２．８×１０12／ｃｍ2 であり、またほぼ均一の大きさのシリコンナノクラスタ４が均一に分散配置されていることが確認された。なお、シリコンナノクラスタ４の粒径バラツキは±０．５ｎｍ（９％以下）であった。
【００９０】
また、前記Ｓｉナノクラスタ形成工程における熱処理温度が５７０℃のときは、平均粒径が４．９ｎｍ、数密度が３．１×１０12／ｃｍ2 であり、またほぼ均一の大きさのシリコンナノクラスタ４が均一に分散配置されていることが確認された。なお、シリコンナノクラスタ４の粒径バラツキは±０．６ｎｍ（１４％以下）であった。
【００９１】
また、前記Ｓｉナノクラスタ形成工程における熱処理温度が６３０℃のときは、平均粒径が４．４ｎｍ、数密度が３．６×１０12／ｃｍ2 であり、またほぼ均一の大きさのシリコンナノクラスタ４が均一に分散配置されていることが確認された。なお、シリコンナノクラスタ４の粒径バラツキは±０．３ｎｍ（７％以下）であった。
【００９２】
これらの結果より、Ｓｉナノクラスタ形成工程における熱処理温度が４００℃以上であれば、シリコンナノクラスタ４の平均粒径が５．３ｎｍ以下となり、数密度が２．８×１０12／ｃｍ2 以上になることがわかる。
【００９３】
また、シリコンナノクラスタ４の平均粒径及び数密度は、Ｓｉナノクラスタ形成工程における熱処理温度が４００℃以上であれば、熱処理温度にほとんど依存しないことがわかる。
【００９４】
（ａ−Ｓｉ層の膜厚と平均粒径、数密度及び粒径バラツキとの関係）
前記実施例１と同様のＳｉ酸化膜形成工程を実施して、前記実施例１と同様のシリコン含有基材２を５個準備した。そして、各シリコン含有基材２に対して、アモルファスシリコン層の膜厚を種々変更すること以外は前記実施例１と同様のａ−Ｓｉ層形成工程をそれぞれ実施して、各シリコン含有基材２のシリコン酸化膜１上に膜厚が０．１ｎｍ、０．３ｎｍ、０．５ｎｍ，０．７ｎｍ、１．０ｎｍと種々変更されたアモルファスシリコン層３をそれぞれ形成した。最後に、Ｓｉナノクラスタ形成工程で、各アモルファスシリコン層３に対して、以下に示す条件の超高真空下での加熱処理を施すことにより、各シリコン酸化膜１上に複数のドット状のシリコンナノクラスタ４をそれぞれ形成し、試料Ｎｏ．１〜５とした。
【００９５】
熱処理圧力：２．０×１０-9Ｔｏｒｒ
熱処理温度：５７０℃
熱処理時間：２分
比較のため、Ｓｉナノクラスタ形成工程で、超高真空下での加熱処理を施す代わりに、以下に示す条件でシランガス（Ｓｉ2 Ｈ6 ）照射を行うこと以外は、前記試料Ｎｏ．１〜４と同様にしてシリコンナノクラスタを形成し、試料Ｎｏ．６〜９とした。
【００９６】
Ｓｉ2 Ｈ6 流量：２１ミリリットル／ｍｉｎ
成長圧力      ：４×１０-4Ｔｏｒｒ
成長温度      ：５７０℃
成長時間      ：２分
試料Ｎｏ．１〜９のシリコンナノクラスタについて、前記実施例１と同様にＳＥＭ写真観察をすることにより、平均粒径、数密度及び粒径バラツキを求めるとともに、粒径のヒストグラムを求めた。これらの結果を図７〜図１５及び表１に示す。また、これらの結果をまとめたアモルファスシリコン層の膜厚と平均粒径及び数密度との関係を図１６及び図１７に示す。
【００９７】
【表１】
2006245133.tif 000003
【００９８】
図７〜図１７及び表１からわかるように、超高真空下で加熱処理することによりシリコンナノクラスタを形成した場合は、シリコンナノクラスタの平均粒径及び粒径バラツキを効果的に減少させることができるとともに、数密度を効果的に向上させることができる。そして、アモルファスシリコン層の膜厚が０．５ｎｍ以下になれば、シリコンナノクラスタの平均粒径が５．５ｎｍ以下、数密度が２．９×１０12／ｃｍ2 以上、粒径バラツキが０．８ｎｍ以下（１５％以下）になり、またアモルファスシリコン層の膜厚が薄くなるに連れてシリコンナノクラスタの平均粒径及び粒径バラツキがより減少するとともに数密度がより向上する傾向にあることがわかる。
【００９９】
これに対し、シランガス照射によりシリコンナノクラスタを形成した場合は、アモルファスシリコン層の膜厚を０．１ｎｍと極薄にした場合でも、シリコンナノクラスタの平均粒径が５．６ｎｍ以上、数密度が２．６×１０12／ｃｍ2 以下上、粒径バラツキが０．９ｎｍ以上（１６％以上）であった。
【０１００】
（実施例２）
本実施例は請求項４、５、６、７又は８に係る発明を具現化したものである。本実施例に係る半導体素子用基材は、例えば半導体ドットメモリとしてのナノドットメモリに好適に利用することができる。
【０１０１】
この半導体素子用基材は、その断面構造が図２３に模式的に示されるように、表層部にシリコン酸化膜（ＳｉＯ2 膜）１２をもつシリコン含有基材１１と、このシリコン酸化膜１２上に形成された複数のドット状のシリコンナノクラスタ（シリコンナノ結晶）１４と、このシリコンナノクラスタ１４を埋設するようにシリコン酸化膜１２上に形成された上部シリコン酸化膜１７とを備えている。
【０１０２】
そして、シリコンナノクラスタ１４は、平均粒径が６．０ｎｍ、数密度が１．２×１０12／ｃｍ2 とされている。また、シリコンナノクラスタ１４は、シリコン酸化膜１２との界面を除く表層部にプラズマ窒化処理により形成された膜厚１ｎｍ以下のプラズマ窒化シリコン薄膜（プラズマＳｉＮ薄膜）１５を有している。なお、上部シリコン酸化膜１２のシリコンナノクラスタ１４との界面を除く表面にも、プラズマ窒化シリコン薄膜１５と一体にプラズマ窒化シリコン薄膜１５ａが形成されている。
【０１０３】
この半導体素子用基材は以下のようにして製造した。
【０１０４】
＜Ｓｉ酸化膜形成工程＞
まず、シリコン含有基材１１として、ｐ型シリコン基板を準備した。
【０１０５】
そして、このシリコン含有基材１１に対して、以下に示す条件で熱酸化処理を施すことにより、シリコン含有基材１１の表層部に膜厚１．７ｎｍのシリコン酸化膜１２を形成した（図１８参照）。
【０１０６】
雰囲気  ：酸素濃度２０％（Ｎ2 希釈）
加熱温度：１０００℃
加熱時間：１５秒
＜ａ−Ｓｉ層形成工程＞
次に、前記分子線蒸着装置を用いて、上記シリコン含有基材１１のシリコン酸化膜１２に対して以下に示す条件で電子銃蒸着することにより、シリコン酸化膜１２上に膜厚０．３ｎｍのアモルファスシリコン層（ａ−Ｓｉ層）１３を形成した（図１９参照）。
【０１０７】
基底真空度：２．０×１０-9Ｔｏｒｒ以下
基板温度  ：室温（２５℃）
＜Ｓｉナノクラスタ形成工程＞
次に、以下に示す条件で、上記アモルファスシリコン層１３に対してＳｉ2 Ｈ6 ガスを照射することによって、上記シリコン酸化膜１２上に、平均粒径が６．０ｎｍ、数密度が１．２×１０12／ｃｍ2 であるドット状のシリコンナノクラスタ（シリコンナノ結晶）１４を形成した（図２０参照）。
【０１０８】
Ｓｉ2 Ｈ6 流量：２．１ミリリットル／ｍｉｎ
成長圧力      ：４．０×１０-4Ｔｏｒｒ
成長温度      ：５７０℃
成長時間      ：２分
＜ＳｉＮ薄膜形成工程＞
次に、以下に示す条件で、上記シリコンナノクラスタ１４の上記シリコン酸化膜１２との界面を除く表面と、該界面を除く上記シリコン酸化膜１２の表面とにプラズマ窒化処理を施すことにより、シリコンナノクラスタ１４の該表面の表層部に膜厚１ｎｍ以下のプラズマ窒化シリコン薄膜１５を形成するとともに、シリコン酸化膜１２の該表面の表層部にプラズマ窒化シリコン薄膜１５ａを形成した（図２１参照）。
【０１０９】
処理圧力：１×１０-3Ｔｏｒｒ
処理時間：３０秒
＜上部ａ−Ｓｉ層形成工程＞
次に、前記分子線蒸着装置を用いて、以下に示す条件で電子銃蒸着することにより、上記シリコンナノクラスタ１４を埋設するように上記シリコン酸化膜１２上（シリコン酸化膜１２及びシリコンナノクラスタ１４の表層部に形成されたプラズマ窒化シリコン薄膜１５及び１５ａ上）に膜厚５ｎｍの上部アモルファスシリコン層（上部ａ−Ｓｉ層）１６を形成した（図２２参照）。
【０１１０】
基底真空度：２．０×１０-9Ｔｏｒｒ以下
基板温度  ：室温（２５℃）
＜上部Ｓｉ酸化膜形成工程＞
最後に、上記上部アモルファスシリコン層１６を以下に示す条件で熱酸化処理して、上記シリコンナノクラスタ１４を埋設するように上記シリコン酸化膜１２上（シリコン酸化膜１２及びシリコンナノクラスタ１４の表層部に形成されたプラズマ窒化シリコン薄膜１５上）に膜厚１２ｎｍの上部シリコン酸化膜１７を形成した（図２３参照）。
【０１１１】
雰囲気  ：酸素濃度２０％（Ｎ2 希釈）
加熱温度：１０００℃
加熱時間：１５秒
（評価）
上記ＳｉＮ薄膜形成工程を実施した後のシリコンナノクラスタ１４について、ＳＥＭ（走査型電子顕微鏡）写真観察をしたところ、平均粒径が６．０ｎｍ、数密度が１．２×１０12／ｃｍ2 であった。
【０１１２】
また、上記ＳｉＮ薄膜形成工程を実施した後のシリコンナノクラスタ１４と、上部Ｓｉ酸化膜形成工程を実施した後のシリコンナノクラスタ１４とについて、ＴＥＭ（透過型電子顕微鏡）写真観察をした。Ｓｉナノクラスタ形成工程後のシリコンナノクラスタ１４のＴＥＭ写真を図２４に、Ｓｉ酸化膜形成工程後のシリコンナノクラスタ１４のＴＥＭ写真を図２５にそれぞれ示すように、上部シリコン酸化膜１７への埋め込みの前後で、シリコンナノクラスタ１４の平均粒径及び数密度に変化はなかった。したがって、プラズマ窒化シリコン薄膜１５によって、シリコンナノクラスタ１４の酸化を防止することができた。
【０１１３】
なお、このシリコンナノクラスタ１４を透過型電子顕微鏡により観察した結果、シリコンナノクラスタ１４の結晶格子が観察され、結晶であることが確認された。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１実施例に係り、表層部にシリコン酸化膜をもつシリコン含有基材を模式的に示す断面図である。
【図２】本発明の第１実施例に係り、シリコン酸化膜上にアモルファスシリコン層を形成した状態を模式的に示す断面図である。
【図３】本発明の第１実施例に係り、シリコン酸化膜上にドット状のシリコンナノクラスタを形成した状態を模式的に示す断面図である。
【図４】本発明の第１実施例に係り、シリコンナノクラスタのＳＥＭ（走査型電子顕微鏡）写真である。
【図５】本発明の第１実施例に係り、Ｓｉナノクラスタ形成工程における熱処理温度とシリコンナノクラスタの平均粒径との関係を示す図である。
【図６】本発明の第１実施例に係り、Ｓｉナノクラスタ形成工程における熱処理温度とシリコンナノクラスタの数密度との関係を示す図である。
【図７】アモルファスシリコン層の膜厚を０．１ｎｍとし、かつ、Ｓｉナノクラスタ形成工程で超真空加熱処理を行った試料Ｎｏ．１のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図８】アモルファスシリコン層の膜厚を０．３ｎｍとし、かつ、Ｓｉナノクラスタ形成工程で超真空加熱処理を行った試料Ｎｏ．２のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図９】アモルファスシリコン層の膜厚を０．５ｎｍとし、かつ、Ｓｉナノクラスタ形成工程で超真空加熱処理を行った試料Ｎｏ．３のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図１０】アモルファスシリコン層の膜厚を０．７ｎｍとし、かつ、Ｓｉナノクラスタ形成工程で超真空加熱処理を行った試料Ｎｏ．４のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図１１】アモルファスシリコン層の膜厚を１．０ｎｍとし、かつ、Ｓｉナノクラスタ形成工程で超真空加熱処理を行った試料Ｎｏ．５のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図１２】アモルファスシリコン層の膜厚を０．１ｎｍとし、かつ、Ｓｉナノクラスタ形成工程でシランガス照射を行った試料Ｎｏ．６のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図１３】アモルファスシリコン層の膜厚を０．３ｎｍとし、かつ、Ｓｉナノクラスタ形成工程でシランガス照射を行った試料Ｎｏ．７のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図１４】アモルファスシリコン層の膜厚を０．５ｎｍとし、かつ、Ｓｉナノクラスタ形成工程でシランガス照射を行った試料Ｎｏ．８のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図１５】アモルファスシリコン層の膜厚を０．７ｎｍとし、かつ、Ｓｉナノクラスタ形成工程でシランガス照射を行った試料Ｎｏ．９のシリコンナノクラスタの粒径のヒストグラムを示す図である。
【図１６】アモルファスシリコン層の膜厚とシリコンナノクラスタの平均粒径との関係を示す図である。
【図１７】アモルファスシリコン層の膜厚とシリコンナノクラスタの数密度との関係を示す図である。
【図１８】本発明の第２実施例に係り、表層部にシリコン酸化膜をもつシリコン含有基材を模式的に示す断面図である。
【図１９】本発明の第２実施例に係り、シリコン酸化膜上にアモルファスシリコン層を形成した状態を模式的に示す断面図である。
【図２０】本発明の第２実施例に係り、シリコン酸化膜上にドット状のシリコンナノクラスタを形成した状態を模式的に示す断面図である。
【図２１】本発明の第２実施例に係り、シリコンナノクラスタ及び上部シリコン酸化膜の表層部にプラズマ窒化シリコン薄膜を形成した状態を模式的に示す断面図である。
【図２２】本発明の第２実施例に係り、シリコンナノクラスタを埋設するようにシリコン酸化膜上に上部アモルファスシリコン層を形成した状態を模式的に示す断面図である。
【図２３】本発明の第２実施例に係り、シリコンナノクラスタを埋設するようにシリコン酸化膜上に上部シリコン酸化膜を形成した状態を模式的に示す断面図である。
【図２４】ＳｉＮ薄膜形成工程を実施した後のＳｉナノクラスタのＴＥＭ（透過型電子顕微鏡）写真である。
【図２５】上部Ｓｉ酸化膜形成工程を実施した後のシリコンナノクラスタのＴＥＭ（透過型電子顕微鏡）写真である。
【符号の説明】
【０１１５】
１、１１…シリコン含有基材            ２、１２…シリコン酸化膜
３、１３…アモルファスシリコン層      ４、１４…シリコンナノクラスタ
１５…プラズマ窒化シリコン薄膜        １６…上部アモルファスシリコン層
１７…上部シリコン酸化膜
【図１】
2006245133.tif 000004
【図２】
2006245133.tif 000005
【図３】
2006245133.tif 000006
【図４】
2006245133.tif 000007
【図５】
2006245133.tif 000008
【図６】
2006245133.tif 000009
【図７】
2006245133.tif 000010
【図８】
2006245133.tif 000011
【図９】
2006245133.tif 000012
【図１０】
2006245133.tif 000013
【図１１】
2006245133.tif 000014
【図１２】
2006245133.tif 000015
【図１３】
2006245133.tif 000016
【図１４】
2006245133.tif 000017
【図１５】
2006245133.tif 000018
【図１６】
2006245133.tif 000019
【図１７】
2006245133.tif 000020
【図１８】
2006245133.tif 000021
【図１９】
2006245133.tif 000022
【図２０】
2006245133.tif 000023
【図２１】
2006245133.tif 000024
【図２２】
2006245133.tif 000025
【図２３】
2006245133.tif 000026
【図２４】
2006245133.tif 000027
【図２５】
2006245133.tif 000028