(57)【要約】【課題】  高出力化を実現し、インダクタの小型化による低コスト化、省スペース化を実現する。【解決手段】  ｐＭＯＳＦＥＴ  Ｑ１１による直流入力電圧のオン期間に、電流をチョークコイルＬ１１及び負荷に流し、基準電圧を目標出力電圧に切り換え、他方、ｐＭＯＳＦＥＴ  Ｑ１１による直流入力電圧のオフ期間に、チョークコイルＬ１１の蓄積エネルギーを、負荷及び回生ダイオードＤ１１を介して放出し、基準電圧を前記目標出力電圧より低い所定電圧に切り換え、切り換えられた目標出力電圧と所定電圧とを所定の周期でオンオフし、出力電圧が基準電圧を超えた場合に、ｐＭＯＳＦＥＴ  Ｑ１１をオフにし、他方、出力電圧が基準電圧未満になった場合に、ｐＭＯＳＦＥＴ  Ｑ１１をオンにし、負荷電圧をコンデンサＣ１２により平滑する。【選択図】  図１
2006141124.tif 000002
【特許請求の範囲】
【請求項１】
チョッパ素子による直流入力電圧のオン期間に、該チョッパ素子を介して電流をインダクタ及び負荷に流し、該インダクタに蓄積されたエネルギーを、前記チョッパ素子による前記直流入力電圧のオフ期間に、前記負荷及び回生手段を介して放出し、負荷電圧をコンデンサにより平滑する回路と、
前記チョッパ素子を、本チョッパ電源装置の出力電圧が基準電圧を超えた場合に、オフにし、他方、本チョッパ電源装置の出力電圧が基準電圧未満になった場合に、オンにする制御手段と、
該制御手段による前記チョッパ素子のオン期間において、前記基準電圧を目標出力電圧に切り換え、他方、前記制御手段による前記チョッパ素子のオフ期間において、前記インダクタに蓄積されているエネルギーが放出されるまでの間、前記基準電圧を前記目標出力電圧より低い所定電圧に切り換える基準電圧切換手段と、
該基準電圧切換手段により切り換えられた前記目標出力電圧と、前記目標出力電圧より低い所定電圧とを、所定の周期でオンオフするオンオフ制御手段と
を備えたことを特徴とするチョッパ電源装置。
【請求項２】
請求項１において、前記オンオフ制御手段は、前記所定の周期のパルス信号を生成するパルス信号生成手段を有し、該パルス信号生成手段により生成された前記所定の周期のパルス信号に従って、前記目標出力電圧と、前記目標出力電圧より低い所定電圧とをオンオフすることを特徴とする電源装置。
【請求項３】
請求項１において、前記回生手段は、回生ダイオードであり、
前記インダクタは、チョークコイルである
ことを特徴とするチョッパ電源装置。
【請求項４】
請求項２において、前記オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器が待機状態にある場合に、前記パルス信号生成手段によるパルス信号の生成を停止する第１停止手段を有することを特徴とするチョッパ電源装置。
【請求項５】
請求項２において、前記オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器がパワーセーブ状態にある場合に、前記パルス信号生成手段によるパルス信号の生成を停止する第２停止手段を有することを特徴とするチョッパ電源装置。
【請求項６】
請求項２において、前記オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器が待機状態にある場合に、前記パルス信号生成手段により生成されるパルス信号の周波数を予め定めた周波数まで低下させる周波数低下手段を有することを特徴とするチョッパ電源装置。
【請求項７】
請求項２において、前記オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器が待機状態にある場合に、前記パルス信号生成手段により生成されるパルス信号のデューティを予め定めたデューティまで低下させるデューティ低下手段を有することを特徴とするチョッパ電源装置。
【請求項８】
請求項１において、負荷短絡時において本チョッパ電源装置の出力短絡を保護する出力短絡保護手段を備えたことを特徴とするチョッパ電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自励式非連続モードで動作するチョッパ電源装置に関する。
【背景技術】
【０００２】
従来から、自励式非連続モードで動作するチョッパ電源としては、チョークコイルに帰還巻線を設けて自励発振させるタイプのものと、チョークコイルに帰還巻線を設けないタイプのものとが知られている。出力容量が小さい場合には、後者のチョークコイルに帰還巻線を設けないタイプのチョッパ電源の方が、前者に比して、チョークコイルの構造が簡単であり、安価に構成することが可能である。チョークコイルに帰還巻線を設けないタイプのチョッパ電源としては、特許文献１や特許文献２に記載のものが知られている。
【０００３】
特許文献１及び２に開示のチョッパ電源に対して、特許文献３によれば、安価なＩＣ化されたコンパレータやオペアンプを使用して少ない部品点数で構成することが可能で、過負荷時の保護機能や出力短絡時の保護機能を数点の安価な部品を追加するのみで、チョッパ電源を実現している。
【０００４】
【特許文献１】特許第２８３５２９９号公報
【特許文献２】特許第３１４４５２１号公報
【特許文献３】特開２００３−２８４３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献３に開示のチョッパ電源において、高出力化を行おうとする場合には、チョークコイルのインダクタンスを下げ、過負荷保護手段の検出電流を上げる方法が考えられるが、このようにした場合には、ドレイン電流が増加するため、チョッパ素子の定格を上げる必要がある。また、過電流検出に用いられたチョッパ素子の応答性や検出抵抗のばらつきや周囲温度に起因して、チョークコイルが磁気飽和してしまう可能性があるので、このインダクタンスを低減するのが困難であり、高出力化には限界があった。
【０００６】
チョークコイルとして、開路型のコアを用いたドラムチョークコイルを使用した場合には、コアで発生した磁束が全て外部に洩れてしまい、電磁誘導により周辺回路の誤動作を引き起こす可能性があるので、周辺回路をコイルから距離を持たせて配置させる必要があり、かえって回路の小型化が制約されることになる。
【０００７】
トロイダルコイルを使用すれば、コアの洩れ磁束を低減することが可能で、回路の小型化に対する制約は少なくなるが、ドラムチョークコイルを使用した場合と比較して、価格が上昇する、という新たな問題点が生じることになる。
【０００８】
そこで、本発明は、上記のような問題点を解決し、高出力化を実現すると共に、インダクタ小型化による低コスト化、省スペース化を実現したチョッパ電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明は、チョッパ素子による直流入力電圧のオン期間に、該チョッパ素子を介して電流をインダクタ及び負荷に流し、該インダクタに蓄積されたエネルギーを、前記チョッパ素子による前記直流入力電圧のオフ期間に、前記負荷及び回生手段を介して放出し、負荷電圧をコンデンサにより平滑する回路と、前記チョッパ素子を、本チョッパ電源装置の出力電圧が基準電圧を超えた場合に、オフにし、他方、本チョッパ電源装置の出力電圧が基準電圧未満になった場合に、オンにする制御手段と、該制御手段による前記チョッパ素子のオン期間において、前記基準電圧を目標出力電圧に切り換え、他方、前記制御手段による前記チョッパ素子のオフ期間において、前記インダクタに蓄積されているエネルギーが放出されるまでの間、前記基準電圧を前記目標出力電圧より低い所定電圧に切り換える基準電圧切換手段と、該基準電圧切換手段により切り換えられた前記目標出力電圧と、前記目標出力電圧より低い所定電圧とを、所定の周期でオンオフするオンオフ制御手段とを備えたことを特徴とする。
【００１０】
請求項１の発明において、オンオフ制御手段は、前記所定の周期のパルス信号を生成するパルス信号生成手段を有することができ、該パルス信号生成手段により生成された前記所定の周期のパルス信号に従って、目標出力電圧と、目標出力電圧より低い所定電圧とをオンオフすることができる。
【００１１】
請求項１の発明において、回生手段は、回生ダイオードとすることができ、インダクタは、チョークコイルとすることができる。
【００１２】
請求項２の発明において、オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器が待機状態にある場合に、パルス信号生成手段によるパルス信号の生成を停止する第１停止手段を有することができる。
【００１３】
請求項２の発明において、オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器がパワーセーブ状態にある場合に、パルス信号生成手段によるパルス信号の生成を停止する第２停止手段を有することができる。
【００１４】
請求項２の発明において、オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器が待機状態にある場合に、パルス信号生成手段により生成されるパルス信号の周波数を予め定めた周波数まで低下させる周波数低下手段を有することができる。
【００１５】
請求項２の発明において、オンオフ制御手段は、本チョッパ電源装置からの電力を受ける側の機器が待機状態にある場合に、パルス信号生成手段により生成されるパルス信号のデューティを予め定めたデューティまで低下させるデューティ低下手段を有することができる。
【００１６】
請求項１の発明において、負荷短絡時において本チョッパ電源装置の出力短絡を保護する出力短絡保護手段を備えることができる。
【発明の効果】
【００１７】
本発明によれば、上記のように構成したので、高出力化を実現することができ、インダクタ小型化による低コスト化、省スペース化を実現することができる。
【００１８】
また、本発明によれば、チョッパ素子をオフ状態にするタイミングをパルス信号により規定するようにしたので、応答ばらつきを軽減することができる。
【００１９】
さらに、本発明によれば、チョッパ素子の最大オン期間及びオフタイミングをパルス信号によって精度良く規定するようにしたので、チョークコイルに流れる電流のピーク値も精度良く規定することができる。
【００２０】
さらにまた、本発明によれば、電流のピーク値が規定するようにしたので、チョークコイルのインダクタンス値を磁気飽和の発生しないインダクタンス値まで下げることが可能となり、チョークコイルの小型化による低コスト化、省スペース化を実現することができる。
【００２１】
また、本発明によれば、パルス信号の周波数を高くすることにより、容易に高出力化を実現することができる。
【発明を実施するための最良の形態】
【００２２】
＜第１の実施の形態＞
図１は本発明の第１の実施の形態を示す。これは、２４Ｖ電源（高圧側）を入力として、３．３Ｖの安定化出力（低圧側）を得る、自励式非連続モードで動作する非連続降圧チョッパ電源装置の例である。
【００２３】
図１において、Ｃ１１は電解コンデンサであり、一方の端子が２４Ｖ電源に接続してあり、他方の端子がグランドに接続してある。Ｑ１１はチョッパ素子としてのｐＭＯＳＦＥＴであり、ソースが２４Ｖ電源に接続してあり、ドレインがチョークコイルＬ１１を介して本チョッパ電源装置の出力端子に接続してある。ｐＭＯＳＦＥＴ  Ｑ１１のソースとゲートの間には、抵抗Ｒ１２が接続してある。Ｄ１１は回生ダイオードであって、電圧降下の小さなショットキーダイオードであり、カソードがｐＭＯＳＦＥＴ  Ｑ１１のドレインに接続してあり、アノードがグランドに接続してある。Ｃ１２は電解コンデンサであり、一方の端子がチョークコイルＬ１１の低圧側に接続してあり、他方の端子がグランドに接続してある。
【００２４】
１０１はコンパレータであって、オープンコレクタ出力であり、抵抗器Ｒ１４を介してプラス入力端子に入力される本チョッパ電源装置の出力電圧に比例した電圧と、抵抗器Ｒ１３を介してマイナス入力端子に入力される電圧とを比較し、プラス入力端子電圧がマイナス入力端子電圧を下回った場合に、ローレベル（以下「Ｌ」という。）のコンパレータ出力を、抵抗Ｒ１１を介してｐＭＯＳＦＥＴ  Ｑ１１のゲートに供給し、プラス入力端子電圧がマイナス入力端子電圧を上回った場合に、ハイレベル（以下「Ｈ」という。）のコンパレータ出力を、抵抗Ｒ１１を介してｐＭＯＳＦＥＴ  Ｑ１１のゲートに供給するものである。抵抗器Ｒ１３と抵抗器Ｒ１４は、コンパレータ１０１の両入力端子のインピーダンスを揃えるためのものである。
【００２５】
２は基準電圧切換回路であって、ツェナダイオードＺＤ１１と、抵抗Ｒ１５と、ダイオードＤ１２とを有し、ツェナダイオードＺＤ１１は、ツェナ電圧が安定化出力電圧と等しい３．３Ｖであり、アノードがグランドに接続してあり、カソードが、抵抗Ｒ１３を介してコンパレータのマイナス入力端子に接続するとともに、抵抗Ｒ１５を介して２４Ｖ電源に接続してある。ダイオードＤ１２は、カソードがｐＭＯＳＦＥＴ  Ｑ１１のドレインに接続してあり、アノードがツェナダイオードＺＤ１１のカソードに接続してある。
【００２６】
３はスイッチング回路であり、トランジスタＱ１２と、抵抗Ｒ１６と、所定周期のパルス信号を生成するパルス生成器ＣＬＫ１とを有し、トランジスタＱ１２は、コレクタが、抵抗１３を介してコンパレータ１０１のマイナス端子に接続してあり、エミッタが、グランドに接続してあり、ベースが、抵抗１６を介してパルス生成器ＣＬＫ１の出力端子に接続してある。
【００２７】
次に、本チョッパ電源装置の動作を説明する。本チョッパ電源装置に２４Ｖ電源の供給が開始されたとき、出力電圧は０Ｖであるので、コンパレータ１０１のプラス入力端子電圧には、０Ｖが入力されることになる。このとき、トランジスタＱ１２が、パルス生成器ＣＬＫ１から所定周期で出力されるパルス信号に応じて、オン／オフ動作を繰り返しているので、コンパレータ１０１のマイナス入力端子には、この所定周期と同期して、０Ｖと、ツェナ電圧の３．３Ｖ（以下「基準電圧３．３Ｖ」という。）とが、交互に印加されることになる。
【００２８】
また、２４Ｖ電源の供給が開始され、最初にコンパレータ１０１のマイナス入力端子電圧が基準電圧３．３Ｖとなると、コンパレータ１０１のプラス入力端子電圧が０Ｖであるので、コンパレータ１０１の出力は、Ｌとなり、ｐＭＯＳＦＥＴ  Ｑ１１はオン状態となる。ｐＭＯＳＦＥＴ  Ｑ１１がオン状態になると、ダイオードＤ１２のカソード電圧がおよそ２４Ｖとなり、非導通状態となる。また、ｐＭＯＳＦＥＴ  Ｑ１１がオン状態になると、本チョッパ電源装置の出力電圧が上昇していき、これに比例して、コンパレータ１０１のプラス入力端子電圧も上昇していく。また、ｐＭＯＳＦＥＴ  Ｑ１１がオン状態の間、チョークコイルＬ１１にはエネルギーが蓄えられる。
【００２９】
この状態で、パルス生成器ＣＬＫ１のパルス出力電圧、すなわちコンパレータ１０１のマイナス入力端子電圧が、０Ｖになると、コンパレータ１０１のプラス入力端子電圧がこのマイナス入力端子電圧より高いため、コンパレータ１０１の出力はＨとなり、ｐＭＯＳＦＥＴ  Ｑ１１はオフ状態になる。
【００３０】
ｐＭＯＳＦＥＴ  Ｑ１１がオフ状態においては、チョークコイルＬ１１は、蓄えられたエネルギーを放出しようと、回生ダイオードＤ１１を介して電流を流す。そして、チョークコイルＬ１１に蓄えられたエネルギーが放出されている間、ダイオードＤ１２のカソード電圧、すなわち回生ダイオードＤ１１のカソード電圧は、グランド電圧に対し回生ダイオードＤ１１の電圧降下分だけ低い電圧（およそ−０．４Ｖ）となって、ダイオードＤ１２は導通状態となり、コンパレータ１０１のマイナス入力端子には、パルス生成器ＣＬＫ１からの所定周期のパルス信号に同期して、０Ｖと、回生ダイオードＤ１１の導通状態時の電圧降下（およそ０．４Ｖ）とダイオードＤ１２の導通状態時の電圧降下（およそ０．７Ｖ）との差電圧（およそ０．３Ｖ）とが、交互に入力される。
【００３１】
一方、ｐＭＯＳＦＥＴ  Ｑ１１がオフ状態においては、コンパレータ１０１のプラス入力端子には、出力電圧に比例した電圧が入力されるので、この期間において、コンパレータ１０１の出力はＨのままとなり、ｐＭＯＳＦＥＴ  Ｑ１１はオフ状態を維持する。
【００３２】
そして、チョークコイルＬ１１に蓄えられていた全エネルギーの放出が終了すると、ダイオードＤ１２のカソード電圧が、出力電圧と等しい電圧まで上昇していき、ダイオードＤ１２は非導通状態になる。この期間においては、コンパレータ１０１のマイナス入力端子には、所定周期のパルス信号に同期して、０Ｖと、ダイオードＤ１２のカソード電圧とが、交互に入力される。このとき、コンパレータ１０１のプラス入力端子電圧が、そのマイナス入力端子電圧を下回ると、直ちに、コンパレータ１０１の出力はＬになり、ｐＭＯＳＦＥＴ  Ｑ１１はオン状態になる。
【００３３】
しかし、プラス入力端子電圧が、マイナス入力端子電圧を下回っていなければ、コンパレータ１０１の出力はＨのままなので、ｐＭＯＳＦＥＴ  Ｑ１１はオフ状態を維持し、他方で、出力側の負荷により、出力電圧が低下していく。そして、プラス入力端子電圧がマイナス入力端子電圧を下回った時点で、コンパレータ１０１の出力がＬになり、ｐＭＯＳＦＥＴ  Ｑ１１はオン状態になる。ｐＭＯＳＦＥＴ  Ｑ１１がオン状態になった後、パルス生成器ＣＬＫ１からの所定周期のパルス信号に同期して、コンパレータ１０１のマイナス入力端子電圧が０Ｖとなった時点で、コンパレータ１０１の出力は、Ｈになり、再び、ｐＭＯＳＦＥＴ  Ｑ１１はオフ状態になる。
【００３４】
このように、ｐＭＯＳＦＥＴ  Ｑ１１がオン／オフ動作を繰り返し、これにより、基準電圧に応じた安定した出力電圧が得られる。
【００３５】
上記の動作中は、コンパレータ１０１のマイナス入力端子には、パルス生成器ＣＬＫ１より出力される所定周期のパルス信号に同期して、０Ｖと基準電圧３．３Ｖ（タイミングによってはダイオードＤ１２のカソード電圧）とが交互に入力され、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間は、パルス信号がＬになる期間で規定されることになる。
【００３６】
また、コンパレータ１０１のプラス入力端子電圧がマイナス入力端子電圧を上回り、コンパレータ１０１の出力がＨになったときに、ｐＭＯＳＦＥＴ  Ｑ１１はオフ状態になるので、パルス信号がＨになるタイミングでｐＭＯＳＦＥＴ  Ｑ１１はオフ状態となる。
【００３７】
このため、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間、およびオフタイミングは、パルス信号により精度良く規定されるので、チョークコイルＬ１１に流れる電流のピーク値も精度良く規定される。
【００３８】
したがって、従来例に比べて、チョークコイルＬ１１のインダクタンス値を磁気飽和の発生しないインダクタンス値まで下げることが容易となり、チョークコイルの小型化による低コスト化、省スペース化を実現することができる。
【００３９】
また、パルス信号の周波数を高くすることにより、容易に高出力化を実現することができる。
【００４０】
また、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間を規定することにより、チョークコイルＬ１１に流れる電流のピーク値も規定されるため、特許文献３で提案されているような過負荷保護手段を追加する必要が無くなる。
【００４１】
なお、チョークコイルＬ１１のエネルギー放出終了時に、ダイオードＤ１２のカソードにリンギングが発生することがあるが、このリンギングは、ツェナダイオードＺＤ１１に数十〜数百ｐＦのコンデンサを並列に接続することにより、除去することができる。
【００４２】
また、回生ダイオードＤ１１に並列にスナバ回路を追加することで、リンギング発生時間を短縮することができ、パルス信号の周波数を高くして、ｐＭＯＳＦＥＴ  Ｑ１１の動作周波数をより速くすることが可能となる。
【００４３】
なお、本実施の形態では、オープンコレクタ出力のコンパレータを用いたが、オープンコレクタ出力のコンパレータに限定されるものではなく、プッシュプル出力のコンパレータを用いることも可能であるし、プッシュプル出力のオペアンプを用いることも可能であるし、ディスクリートの差動増幅器を用いることも可能である。
【００４４】
以上、本実施の形態では、ｐＭＯＳＦＥＴ  Ｑ１１のゲートドライブ回路として、ＩＣ化されたオープンコレクタ出力のコンパレータ１０１を用いた例を説明したが、このコンパレータ１０１に代えて、図２に示すようなＩＣ化されたプッシュプル出力のオペアンプ２０１を用いることができ、このように構成しても、チョッパ電源装置の作用効果は本質的に異ならない。
【００４５】
また、ｐＭＯＳＦＥＴ  Ｑ１１のゲートドライブ回路として、ＩＣ化されたオープンコレクタ出力のコンパレータ１０１に代えて、図３に示すようなディスクリートの差動増幅器を用いることができ、このように構成しても、チョッパ電源装置の作用効果は本質的に異ならない。
【００４６】
図３の差動増幅回路は、トランジスタＱ３１とトランジスタＱ３２と有し、トランジスタＱ３１は、コレクタが２４Ｖ電源に接続してあり、エミッタが抵抗Ｒ１１を介してグランドに接続してあり、ベースが抵抗Ｒ１３を介して、本チョッパ電源装置の出力に接続してあり、トランジスタＱ３２は、コレクタがｐＭＯＳＦＥＴ  Ｑ１１のゲートに接続してあり、エミッタが抵抗Ｒ１１に接続してあり、ベースがトランジスタＱ１２のコレクタに接続してある。
【００４７】
また、本実施の形態では、トランジスタＱ１２と抵抗Ｒ１６とパルス生成器ＣＬＫ１とにより構成した切換回路３の例を説明したが、これに代えて、図４に示す切換回路４３を用いることができる。
【００４８】
切換回路３は、オープンコレクタ出力のコンパレータの出力端子が抵抗Ｒ１３を介して、コンパレータ１０１のマイナス端子に接続してあり、マイナス端子には、抵抗Ｒ１６を介して、パルス生成器ＣＬＫ１が接続してあり、プラス端子には、抵抗Ｒ４１とツェナーダイオードＺＤ４１とを介してグランドに接続するとともに、抵抗Ｒ４２を介して２４Ｖ電源に接続してある。
【００４９】
このオープンコレクタ出力のコンパレータを有する切換回路３に代えて、図５に示す、プッシュプル出力のオペアンプを有する切換回路５３を用いることができる。
【００５０】
切換回路５３は、プッシュプル出力のオペアンプの出力端子がダイオードＤ５１と抵抗Ｒ１３とを介して、コンパレータ１０１のマイナス端子に接続してあり、反転端子には、抵抗Ｒ５６を介して、パルス生成器ＣＬＫ１が接続してあり、非反転端子は、抵抗５１とツェナーダイオードＺＤ５１を介してグランドに接続するとともに、抵抗Ｒ５２を介して２４Ｖ電源に接続してある。
【００５１】
また、本実施の形態では、チョッパ素子としてｐＭＯＳＦＥＴ  Ｑ１１を用いた例を説明したが、これに限定されるものではなく、ｐＭＯＳＦＥＴ  Ｑ１１に代えて、バイポーラトランジスタを用いることも可能である。
【００５２】
さらに、本実施の形態では、ツェナダイオードＺＤ１１を有する基準電圧切換回路２の例を説明したが、これに限定されるものではなく、シャントレギュレータを用いたり、入力電圧２４Ｖを分圧する抵抗分圧回路等を用いたりすることも可能である。
【００５３】
＜第２の実施の形態＞
図６は本発明の第２の実施の形態を示す。本実施の形態は、パルス停止時に電力供給を停止する保護機能を有する点が、第１の実施の形態と異なる。
【００５４】
すなわち、第１の実施の形態においては、パルス生成器ＣＬＫ１によるパルス信号出力が停止した場合、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間が規定されず、ｐＭＯＳＦＥＴ  Ｑ１１のオン期間は、出力負荷の増減に比例することになる。出力が軽負荷時においては、このような状態においても動作上問題は無いが、過負荷状態においては、ｐＭＯＳＦＥＴ  Ｑ１１のオン期間増加に伴い、ピーク電流が増加するため、ｐＭＯＳＦＥＴ  Ｑ１１の異常発熱や素子破壊を引き起こす可能性がある。
【００５５】
なお、パルス信号が正常に出力されている場合、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間はパルス信号のオン期間で規定されるため、規定電流以上のピーク電流は流すことができないため、過負荷状態においては、出力が低下していき、ｐＭＯＳＦＥＴ  Ｑ１１の異常発熱や素子破壊を引き起こすことは無い。
【００５６】
これに対して、本実施の形態は、第１の実施の形態に係るチョッパ電源装置（図１）における切換回路２に代えて、トランジスタＱ６２と、抵抗Ｒ６２と、抵抗６１と、コンデンサＣ６１と、パルス生成器ＣＬＫ１とにより構成した、保護機能を有する切換回路６３を用いた。
【００５７】
この保護機能を有する切換回路６３において、トランジスタＱ６２は、コレクタが、抵抗Ｒ１３を介して比較器１０１のマイナス端子に接続してあり、エミッタがグランドに接続してあり、ベースが、抵抗器Ｒ６６と、カップリングコンデンサとしてのコンデンサＣ６１とを介して、パルス生成器ＣＬＫ１の出力端子に接続するとともに、抵抗器Ｒ６１を介して２４Ｖ電源に接続してあり、抵抗器Ｒ６２を介してグランドに接続してある。
【００５８】
切換回路６３においては、パルス生成器ＣＬＫ１から出力されるパルス信号は、そのＡＣ成分のみがコンデンサＣ６１を介してトランジスタＱ６２のベースに供給される。しかし、パルス生成器ＣＬＫ１によるパルス信号出力が停止すると、トランジスタＱ６２のベースの入力電圧が、抵抗器Ｒ６１及び抵抗器Ｒ６２により所定電圧に保持される。
【００５９】
本チョッパ電源装置においては、パルス生成器ＣＬＫ１からパルス信号が出力されている場合は、コンデンサＣ６１を介してパルス信号のＡＣ成分が、トランジスタＱ６２のベースに入力され、第１の実施の形態と同様に、ｐＭＯＳＦＥＴ  Ｑ１１は、パルス生成器ＣＬＫ１より出力される所定周期のパルス信号に応じてオン／オフ動作を繰り返す。
【００６０】
一方、パルス生成器ＣＬＫ１によるパルス信号出力が停止した場合、トランジスタＱ６２のベースには、２４Ｖを抵抗器Ｒ６１およびＲ６２で分圧された電圧が印加され、オン状態を維持し続ける。トランジスタＱ６２がオン状態のとき、コンパレータ１０１のマイナス入力端子が０Ｖとなるため、ｐＭＯＳＦＥＴ  Ｑ１１がオン状態になることは無く、チョッパ電源装置からの電力供給は停止される。
【００６１】
このように、第２の実施の形態によれば、数点の安価な部品を追加することにより、パルス信号停止時における過負荷保護を実現することができる。
【００６２】
＜第３の実施の形態＞
本実施の形態は、チョッパ電源装置において、パルス生成器ＣＬＫ１が、パルス信号出力のオン／オフ機能もしくはパルス信号の周波数およびデューティの可変機能を有する点が、第２の実施の形態と異なる。
【００６３】
本実施の形態に係るチョッパ電源装置を搭載した機器においては、当該機器が待機状態にある場合や、パワーセーブ機能を有するチョッパ電源装置からの電力供給の必要が無い場合に、パルス生成器ＣＬＫ１からのパルス信号出力を停止して、本チョッパ電源装置から電力供給を停止させ、これにより消費電力を低減させている。
【００６４】
また、電力供給を完全に遮断することができない構成を持つ機器においては、パルス生成器ＣＬＫ１より出力されるパルス信号の周波数およびデューティを調整して、チョッパ電源装置からの電力供給を最小限に抑えることにより、消費電力の低減が可能となる。
【００６５】
具体的には、パルス信号のデューティを大きくすることにより、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間を短くして、チョークコイルＬ１１に流れるピーク電流を抑え、パルス信号の周波数を低く、ｐＭＯＳＦＥＴ  Ｑ１１がオン状態になる間隔を広くすることにより、供給できる電力を抑えることが可能となる。
【００６６】
さらに、チョッパ電源装置の入力電圧が低下した場合、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間で流れるピーク電流が低下してしまい、供給できる電力が減少してしまう。このときチョッパ電源装置の出力負荷が大きいと、出力電圧が著しく低下してしまう可能性がある。
【００６７】
この問題を回避するため、チョッパ電源装置の入力電圧を監視する入力電圧監視手段を備え、入力電圧が低下した場合には、パルス信号生成手段より出力されるパルス信号の周波数、デューティを調整してチョッパ電源装置からの電力供給を適正化することにより、入力電圧の変動に関係無く、安定した電力供給が可能となる。
【００６８】
具体的には、パルス信号のデューティを小さくすることにより、ｐＭＯＳＦＥＴ  Ｑ１１の最大オン期間を長くして、チョークコイルＬ１１に流れるピーク電流を増やし、パルス信号の周波数を高くして、ｐＭＯＳＦＥＴ  Ｑ１１がオン状態になる間隔を狭くすることにより、供給できる電力を増加させることが可能になる。
【００６９】
以上に説明したように、第３の実施の形態によれば、パルス生成器にオン／オフ機能もしくはパルス信号の周波数およびデューティの可変機能を備えることにより、本チョッパ電源装置を搭載した機器において、消費電力の低減を実現することができる。
【００７０】
また、入力電圧監視手段を備え、入力電圧の変動に応じてパルス信号の周波数およびデューティの可変制御を行うことにより、電力供給の更なる安定化を実現することができる。
【００７１】
＜第４の実施の形態＞
図７は本発明の第４の実施の形態を示す。本実施の形態は、出力短絡保護回路４を有する点が、第１の実施の形態と異なる。出力短絡保護回路４は、抵抗Ｒ７１の一方の端子とツェナダイオードのアノードとを接続し、ツェナダイオードのカソードを２４Ｖ電源に接続し、抵抗Ｒ７１の他方の端子をコンパレータ１０１のプラス端子と抵抗Ｒ１４とのノードに接続してある。なお、ツェナダイオードＺＤ７１のツェナ電圧は、本チョッパ電源装置の入力が２４Ｖで、出力が３．３Ｖであることから、２２Ｖ程度のものが望ましい。
【００７２】
第１の実施の形態に係るチョッパ電源装置においては、負荷が短絡されると、回生ダイオードＤ１１とダイオードＤ１２との特性により、破壊に至る可能性がある。これは、回生ダイオードＤ１１とダイオードＤ１２の導通時の電圧降下の違いにより、チョークコイルＬ１１がエネルギーを放出し終わらないうちに、コンパレータ１０１のマイナス入力端子電圧の方がプラス入力端子電圧よりも高くなってしまい、ｐＭＯＳＦＥＴ  Ｑ１１をオンさせてしまう、という現象による。出力短絡時においては、出力電圧はほぼ０Ｖとなるため、コンパレータ１０１のプラス入力端子電圧もほぼ０Ｖとなる。
【００７３】
一方、チョークコイルＬ１１がエネルギーを放出している間、回生ダイオードＤ１１は導通状態であり、回生ダイオードＤ１１がショットキーダイオードであれば、回生ダイオードＤ１１のカソード側の電圧は−０．４Ｖ程度となる。このときダイオードＤ１２も導通状態であり、ダイオードＤ１２として一般のシリコンダイオードを使用した場合、その電圧降下は０．７Ｖ程度であるため、コンパレータ１０１のマイナス入力端子電圧は差し引き０．３Ｖ程度となる。
【００７４】
したがって、コンパレータ１０１の出力はＬになり、ｐＭＯＳＦＥＴ  Ｑ１１がオン状態となってしまう。
【００７５】
これに対して、本実施の形態では、出力短絡保護回路４により、コンパレータ１０１のプラス入力端子が０Ｖにならず、このような現象が回避される。
【００７６】
なお、通常動作時（過負荷でない状態）において、ツェナダイオードＺＤ７１のアノード−カソード間電圧は２０．７Ｖであるから、ツェナダイオードＺＤ７１としてツェナ電圧が２２Ｖのツェナダイオードを使用すれば、ツェナダイオードＺＤ７１は非導通状態であり、本チョッパ電源装置の動作には影響は与えない。
【００７７】
以上説明したように、本実施の形態によれば、数点の安価な部品を追加するだけで、チョッパ電源装置の出力短絡保護機能を実現することができる。
【００７８】
なお、本実施の形態においては、第１の実施の形態に係るチョッパ電源装置（図１）に出力短絡保護回路を付加した例を説明したが、この例に限定されるものではなく、第２の実施の形態に係るチョッパ電源装置（図６）にこのような構成の出力短絡保護回路を付加しても、同様の効果を奏することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】第１の実施の形態において、図１の回路におけるオープンコレクタ出力のコンパレータに代えて、プッシュプル出力のオペアンプを用いたチョッパ電源装置の構成を示す回路図である。
【図３】第１の実施の形態において、図１の回路におけるオープンコレクタ出力のコンパレータに代えて、ディスクリートの差動増幅器を用いたチョッパ電源装置の構成を示す回路図である。
【図４】第１の実施の形態において、第２電圧変化手段としてオープンコレクタ出力のコンパレータを用いたチョッパ電源装置の構成を示す回路図である。
【図５】第１の実施の形態において、第２電圧変化手段としてプッシュプル出力のオペアンプを用いたチョッパ電源装置の構成を示す回路図である。
【図６】本発明の第２の実施の形態を示す回路図である。
【図７】本発明の第４の実施の形態を示す回路図である。
【符号の説明】
【００８０】
２  基準電圧切換回路
３、５３、６３  切換回路
４  出力短絡保護回路
１０１  オープンコレクタ出力コンパレータ
２０１  プッシュプル出力オペアンプ
４０１  オープンコレクタ出力コンパレータ
５０１  プッシュプル出力オペアンプ
Ｃ１１、Ｃ１２  電解コンデンサ
Ｃ２１、Ｃ６１  コンデンサ
ＣＬＫ１  パルス生成器
Ｄ１１  回生ダイオード
Ｄ１２、Ｄ５１  ダイオード
Ｌ１１  チョークコイル
Ｑ１１  ｐＭＯＳＦＥＴ
Ｑ１２、Ｑ３１、Ｑ３２  トランジスタ
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６  抵抗器
Ｒ３１、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ５２、Ｒ６１、Ｒ６２、Ｒ７１  抵抗器
ＺＤ１１、ＺＤ４１、ＺＤ５１、ＺＤ７１  ツェナダイオード
【図１】
2006141124.tif 000003
【図２】
2006141124.tif 000004
【図３】
2006141124.tif 000005
【図４】
2006141124.tif 000006
【図５】
2006141124.tif 000007
【図６】
2006141124.tif 000008
【図７】
2006141124.tif 000009