(57)【要約】【課題】印刷データの並べ替えを行って印刷を行なう印刷装置であって、装置規模を大きくすることなく、高速に印刷データの並べ替えを行うことが可能な印刷装置等を提供する。【解決手段】印刷データを所定の順番で印字手段に出力して印刷を行なう印刷装置が、印字手段が走査する走査方向に並んだ第一印刷データと、当該第一印刷データを単位データ毎に並べ替えた第二印刷データを記憶するメモリと、メモリとのデータ転送を可能とする単位データ幅よりも大きいバス幅を有するバスと、前記バスの幅よりも小さい幅の複数のデータバッファを備え第一印刷データから第二印刷データを生成する並べ替え手段と、メモリの第二印刷データを前記バスを介して受け取り、印字手段に出力する所定の順番の印刷データとして印字手段に出力する、前記単位データの単位で処理を実行する出力手段とを有する。【選択図】  図２
2006218765.tif 000002
【特許請求の範囲】
【請求項１】
印刷データを所定の順番で印字手段に出力して印刷を行なう印刷装置であって、
前記印字手段が走査する走査方向に並んだ第一印刷データと、当該第一印刷データを単位データ毎に並べ替えた第二印刷データを記憶するメモリと、
前記メモリとのデータ転送を可能とする前記単位データ幅よりも大きいバス幅を有するバスと、
前記第一印刷データから前記第二印刷データを生成する並べ替え手段であって、
前記バスの幅よりも小さい幅の複数のデータバッファと、
前記バスを介して、前記メモリから、連続する複数の単位データを含む前記第一印刷データの転送を複数回受け、当該転送の度に、転送される前記第一印刷データに含まれる単位データの順番をずらして、当該各単位データを前記各データバッファに振り分けて格納し、前記各データバッファから、それぞれ、前記格納された単位データを一つずつ読み出して複数の単位データを含む返信データとし、当該返信データを前記バスを介して前記メモリに送信する、複数回の返信処理を、当該処理の度に、前記返信データに含まれる単位データの順番をずらして実行して、前記第二印刷データを生成するローテーション処理部と、を備える並べ替え手段と、
前記メモリの第二印刷データを前記バスを介して受け取り、前記印字手段に出力する所定の順番の印刷データとして、前記印字手段に出力する、前記単位データの単位で処理を実行する出力手段とを有する
ことを特徴とする印刷装置。
【請求項２】
請求項１において、
前記ローテーション処理部が受ける複数回の第一印刷データの転送が、転送毎に前記メモリ上において一定間隔離れたアドレスから行なわれ、
前記ローテーション処理部が行なう複数回の返信処理が、返信毎に前記メモリ上において一定間隔離れたアドレスに対して行なわれる
ことを特徴とする印刷装置。
【請求項３】
請求項１あるいは請求項２において、
前記ローテーション処理部が前記転送を受ける度に行なう、各単位データの各データバッファへの格納が、各データバッファの同一アドレスに対して行なわれ、
前記ローテーション処理部が行なう前記返信処理の度に行なわれる、各データバッファからの単位データの読み出しが、データバッファ毎に異なるアドレスから行なわれる
ことを特徴とする印刷装置。
【請求項４】
請求項１乃至請求項３のいずれかにおいて、
前記ローテーション処理部への１回の転送で転送される第一印刷データが含む単位データの数と、前記データバッファの数と、前記ローテーション処理部への転送回数とが同じである
ことを特徴とする印刷装置。
【請求項５】
請求項１乃至請求項３のいずれかにおいて、
前記ローテーション処理部への１回の転送で転送される第一印刷データが含む単位データの数と、前記データバッファの数とが同じであって、該数をＮ（Ｎは整数）とするときに前記ローテーション処理部への転送回数がＮの整数倍である
ことを特徴とする印刷装置。
【請求項６】
印刷データを所定の順番で印字手段に出力して印刷を行なう印刷方法であって、
前記印字手段が走査する走査方向に並んだ第一印刷データと、当該第一印刷データを単位データ毎に並べ替えた第二印刷データを記憶するメモリと、前記メモリとのデータ転送を可能とする前記単位データ幅よりも大きいバス幅を有するバスと、前記バスの幅よりも小さい幅の複数のデータバッファと、前記メモリの第二印刷データを前記バスを介して受け取り、前記印字手段に出力する所定の順番の印刷データとして、前記印字手段に出力する、前記単位データの単位で処理を実行する出力手段とを備える印刷装置で印刷を行なう際に、
前記バスを介して、前記メモリから、連続する複数の単位データを含む前記第一印刷データを複数回読み出し、当該読み出しの度に、読み出された前記第一印刷データに含まれる単位データの順番をずらして、当該各単位データを前記各データバッファに振り分けて格納するステップと、
前記各データバッファから、それぞれ、前記格納された単位データを一つずつ読み出して複数の単位データを含む返信データとし、当該返信データを前記バスを介して前記メモリに送信する、複数回の返信処理を、当該処理の度に、前記返信データに含まれる単位データの順番をずらして実行して、前記第二印刷データを生成するステップとを有する
ことを特徴とする印刷方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷データに基づいて印刷を行う印刷装置等に関し、特に、印刷データの並べ替えを高速かつ効率的に行なうことのできる印刷装置等に関する。
【背景技術】
【０００２】
従来、インクジェットプリンタなどの印刷装置においては、インクを吐出する複数のノズルを有するヘッド部が印刷媒体上を走査しながら印刷を実施していく。このヘッド部の走査方向を、通常、主走査方向と呼び、また、それとは直交する印刷媒体が動く方向を副走査方向と呼ぶ。かかるプリンタでは、一般に、同色のインクを吐出する複数のノズルは、前記ヘッド部において副走査方向に並んでおり、一方、印刷対象の印刷データは印刷装置等における画像処理の過程において、主走査方向に順番に並んでいる。ヘッド部では、前述したようなノズルの配置により主走査方向に移動しながらインクを吐出していくので、ヘッド部に必要な印刷データの順番は、上記画像処理の過程での順番と異なる。従って、印刷装置においては、ヘッド部に印刷データを出力する前にデータの並べ替えの処理を行なっている。
【０００３】
下記特許文献１には、かかるデータの並べ替え処理について一例が示されている。
【特許文献１】特開２００４−１２２５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述のよう印刷装置においては、通常、前記画像処理を高速に行うために、処理過程の印刷データを格納するメモリと各処理部とは幅の広い高速なローカルバス（データバス）でつながれている。そして、前記メモリに格納される画像処理後の印刷データは、最終的に、前記高速なバスを介して、ヘッド部へのデータ出力を行なう出力部に転送され、その後、印刷データは適切な順番でヘッド部に出力されてヘッド部における印刷が実行される。
【０００５】
このような場合に、上記出力部を構成する回路内のバス幅が前記ローカルバスと等しければ、言い換えれば、上記出力部で一度に扱えるデータ量がローカルバスによる一回の転送量と等しければ、前述したデータの並べ替え処理のために特別な手段を設けなくても、出力部においてヘッド部における適正な順番に並べ替えることは比較的容易に行うことができる。しかし、この場合には、出力部の装置規模がその処理のためだけに大きくなってしまい効率的でなく好ましくない。
【０００６】
一方、上記出力部の回路のバス幅がローカルバスよりも小さい場合には、出力部に印刷データを転送する前に一定のデータの並べ替えが必要になる。上記特許文献１には、この並べ替え処理について、一つの考え方が示されているものの具体的な装置構成や処理手順については記述されていない。かかる出力部へ転送する前の並べ替え処理については、特別な工夫をしない限り、その処理用の装置規模が大きいものになってしまうか、又は、処理に時間がかかることとなってしまう。
【０００７】
そこで、本発明の目的は、印刷データの並び順を主走査方向から副走査方向に並べ替えて印刷を行なう印刷装置であって、装置規模を大きくすることなく、高速に前記印刷データの並べ替えを行うことが可能な印刷装置等を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の一つの側面は、印刷データを所定の順番で印字手段に出力して印刷を行なう印刷装置が、前記印字手段が走査する走査方向に並んだ第一印刷データと、当該第一印刷データを単位データ毎に並べ替えた第二印刷データを記憶するメモリと、前記メモリとのデータ転送を可能とする前記単位データ幅よりも大きいバス幅を有するバスと、前記第一印刷データから前記第二印刷データを生成する並べ替え手段であって、前記バスの幅よりも小さい幅の複数のデータバッファと、前記バスを介して、前記メモリから、連続する複数の単位データを含む前記第一印刷データの転送を複数回受け、当該転送の度に、転送される前記第一印刷データに含まれる単位データの順番をずらして、当該各単位データを前記各データバッファに振り分けて格納し、前記各データバッファから、それぞれ、前記格納された単位データを一つずつ読み出して複数の単位データを含む返信データとし、当該返信データを前記バスを介して前記メモリに送信する、複数回の返信処理を、当該処理の度に、前記返信データに含まれる単位データの順番をずらして実行して、前記第二印刷データを生成するローテーション処理部と、を備える並べ替え手段と、前記メモリの第二印刷データを前記バスを介して受け取り、前記印字手段に出力する所定の順番の印刷データとして、前記印字手段に出力する、前記単位データの単位で処理を実行する出力手段とを有することである。
【０００９】
更に、上記の発明において、その好ましい態様は、前記ローテーション処理部が受ける複数回の第一印刷データの転送が、転送毎に前記メモリ上において一定間隔離れたアドレスから行なわれ、前記ローテーション処理部が行なう複数回の返信処理が、返信毎に前記メモリ上において一定間隔離れたアドレスに対して行なわれることを特徴とする。
【００１０】
更に、上記の発明において、その好ましい態様は、前記ローテーション処理部が前記転送を受ける度に行なう、各単位データの各データバッファへの格納が、各データバッファの同一アドレスに対して行なわれ、前記ローテーション処理部が行なう前記返信処理の度に行なわれる、各データバッファからの単位データの読み出しが、データバッファ毎に異なるアドレスから行なわれることを特徴とする。
【００１１】
更に、上記の発明において、好ましい態様は、前記ローテーション処理部への１回の転送で転送される第一印刷データが含む単位データの数と、前記データバッファの数と、前記ローテーション処理部への転送回数とが同じであることを特徴とする。
【００１２】
また、上記の発明において、別の態様は、前記ローテーション処理部への１回の転送で転送される第一印刷データが含む単位データの数と、前記データバッファの数とが同じであって、当該数をＮ（Ｎは整数）とするときに前記ローテーション処理部への転送回数がＮの整数倍であることを特徴とする。
【００１３】
上記の目的を達成するために、本発明の別の側面は、印刷データを所定の順番で印字手段に出力して印刷を行なう印刷方法が、前記印字手段が走査する走査方向に並んだ第一印刷データと、当該第一印刷データを単位データ毎に並べ替えた第二印刷データを記憶するメモリと、前記メモリとのデータ転送を可能とする前記単位データ幅よりも大きいバス幅を有するバスと、前記バスの幅よりも小さい幅の複数のデータバッファと、前記メモリの第二印刷データを前記バスを介して受け取り、前記印字手段に出力する所定の順番の印刷データとして、前記印字手段に出力する、前記単位データの単位で処理を実行する出力手段とを備える印刷装置で印刷を行なう際に、前記バスを介して、前記メモリから、連続する複数の単位データを含む前記第一印刷データを複数回読み出し、当該読み出しの度に、読み出された前記第一印刷データに含まれる単位データの順番をずらして、当該各単位データを前記各データバッファに振り分けて格納するステップと、前記各データバッファから、それぞれ、前記格納された単位データを一つずつ読み出して複数の単位データを含む返信データとし、当該返信データを前記バスを介して前記メモリに送信する、複数回の返信処理を、当該処理の度に、前記返信データに含まれる単位データの順番をずらして実行して、前記第二印刷データを生成するステップとを有することである。
【００１４】
本発明の更なる目的及び、特徴は、以下に説明する発明の実施の形態から明らかになる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。なお、図において、同一又は類似のものには同一の参照番号又は参照記号を付して説明する。
【００１６】
図１は、本発明を適用した印刷装置の実施の形態例に係る構成図である。図１のプリンタ１が本発明を適用した印刷装置であり、ヘッド１３（印字手段）に印刷データを出力するヘッド出力部９（出力手段）にデータ転送を行う前に、並べ替え処理部８（並べ替え手段）において、所定長さの単位データ（ブロック）毎にデータローテーションを利用したデータの並べ替え処理を実施し、ヘッド１３へ出力する際の適正な順番へのデータ並べ替え処理を、装置規模を小さく抑えながら高速に行なおうとするものである。
【００１７】
本実施の形態例に係るプリンタ１は、一例として、インクジェットプリンタであり、図１に示すように、Ｉ／Ｆ２、ＣＰＵ３、画像処理ユニット４、メモリ１０、ローカルバス１１、ＤＳＰ１２、及びヘッド１３等で構成されている。ホストコンピュータなど外部から送信される印刷要求とその印刷データは、Ｉ／Ｆ２を介してメモリ１０に格納される。その後、受信された圧縮されている印刷データに対して、画像処理ユニット４、ＤＳＰ１２等により、解凍処理、色変換処理、二値化処理、パス分解処理、及びデータ並べ替え処理がそれぞれ行なわれ、処理後のデータが適正な順番でヘッド１３に出力される。ヘッド１３では、転送される印刷データに基づいて順次インクを吐出し、印刷媒体への印字を実行する。
【００１８】
Ｉ／Ｆ２は、ホストコンピュータなどプリンタ１外部とのインターフェースを司る部分であり、ＣＰＵ３は、上記各種の画像処理を制御する部分である。また、メモリ１０は、画像処理ユニット４の外部に設けられたユニット外メモリであり、外部から受信した状態及び前述した各画像処理の処理後の状態における各印刷データをそれぞれ所定領域に格納する。従って、二値化処理後のデータ、パス分解後のデータ、並べ替え処理後のデータなどがそれぞれメモリ１０に格納される。本プリンタ１の特徴である並べ替え処理部８は、メモリ１０に格納されたパス分解後のデータを読み出して処理し、処理後のデータをメモリ１０の別領域に書き戻す。
【００１９】
次に、画像処理ユニット４は、図１に示すように、パス制御部５、解凍部６、パス分解部７、並べ替え処理部８、及びヘッド出力部９等を有し、具体的には、ＡＳＩＣで構成される。パス制御部５は、前記Ｉ／Ｆ２を介してプリンタ１に入力されたデータの転送制御を行う部分であり、解凍部６は、圧縮されている印刷データの前記解凍処理を行なう部分である。
【００２０】
パス分解部７は、二値化処理後の印刷データをヘッド１３の走査（パス）毎に分割する処理を行なう部分である。ヘッド１３は、色毎に、インクを吐出する複数のノズルを副走査方向に備えるノズル列１３１を有し、主走査方向に移動しながら順次インク吐出を行なっていくが、１ラスタ（印刷画像における主走査方向の１ライン）を複数回の走査（パス）にて印刷するので、１ラスタの印刷データを走査（パス）毎に振り分ける必要があり、かかるパス分解処理が行なわれる。
【００２１】
次に、並べ替え処理部８は、本プリンタ１の特徴部分であり、パス分解後の印刷データを単位データ毎に並べ替える処理を行なうが、具体的な装置構成と処理内容については後述する。
【００２２】
ヘッド出力部９は、並べ替え処理部８で並び替えられた印刷データを読み込んで、適正な順番でヘッド１３に出力する部分であり、これについても、具体的な装置構成と処理内容は後述する。なお、ヘッド出力部９を構成する回路のバス幅は、例えば３２ビットであり、後述するローカルバス１１のバス幅よりも小さい。
【００２３】
次に、ＤＳＰ１２は、前述した色変換処理及び二値化処理を行うプロセッサ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）であり、メモリ１０内に格納された所定の印刷データを読み出して処理を実行し、処理後のデータを再びメモリ１０に書き戻す。
【００２４】
また、図１に示すように、画像処理ユニット４の各処理部とメモリ１０は、各処理部で必要となるメモリ１０とのデータ通信を高速に行なうため、バス幅の大きい、例えば１２８ビットのローカルバス１１でつながれている。かかるローカルバス１１は、いわゆるデータバスであり、画像処理ユニット４内の各処理部とＣＰＵ３をつなぐＣＰＵバスは、画像処理ユニット４内において図示を省略している。
【００２５】
最後に、ヘッド１３は、前述したようにインクの色毎にノズル列１３１を有し、主走査方向に移動しながら、ヘッド出力部９から転送される印刷データに従って順次インク吐出を行い印刷媒体に印字を実施する部分である。
【００２６】
図２は、前述した並べ替え処理部８の構成を示す図である。前述のように、並べ替え処理部８は、メモリ１０に格納されたパス分解後の印刷データを読み出し、処理後の印刷データをメモリ１０に書き戻す。従って、図２に示すように、メモリ１０内には、当該並べ替え処理部８が処理を行なう前の印刷データを格納する並べ替え前バッファ１０１と処理後の印刷データを格納する並べ替え後バッファ１０２が確保される。メモリ制御部１０３は、メモリ１０と他の処理部とのデータ転送を制御する部分である。
【００２７】
また、前述の通り、メモリ１０と並べ替え処理部８はローカルバス１１でつながれ、ここでは、ローカルバス１１は１２８ビット幅であるものとする。
【００２８】
並べ替え処理部８は、図２に示すように、ＩＦ部８１、データローテーション処理部８２、４つのバッファ８３、及び４つのアドレス生成部８４から構成されている。ＩＦ部８１は、メモリ制御部１０３と制御用バスでつながれ、メモリ１０とのデータ転送におけるリード／ライトの識別情報や、メモリ１０上のアドレス指定情報などをメモリ１０側とやりとりする。
【００２９】
４つのバッファ８３Ａ〜Ｄは、図２に示すように、３２ビット幅のバスで並列にデータローテーション処理部８２につながれ、図２の左下に示すように、各バッファ８３は３２ビットのデータを４つ以上格納することができる。また、４つのアドレス生成部８４Ａ〜Ｄは、各バッファ８３Ａ〜Ｄにそれぞれ設けられ、各バッファ８３Ａ〜Ｄ内のアドレスを与える部分である。
【００３０】
データローテーション処理部８２は、メモリ１０の並べ替え前バッファ１０１から１２８ビットのローカルバス１１を介して、４つの３２ビットデータを１回で読み込み、それら４つの３２ビットデータに対して所定のローテーションを行なった後に、前述した４つのバッファ８３Ａ〜Ｄに各３２ビットデータを振り分けて格納する。そして、かかるデータの読み込みを４回行った後に、データをメモリ１０に書き戻す処理に移行する。この書き戻す処理では、各バッファ８３Ａ〜Ｄに格納された各３２ビットデータを、それぞれ所定のアドレスから読み出し、それら４つの３２ビットデータに対して再び所定のローテーションを行なった後に、ローカルバス１１を介してメモリ１０の並べ替え後バッファ１０２に書き戻す。かかる書き戻しの処理も４回行う。
【００３１】
このようにして、データローテーション処理部８２では、３２ビットの単位で印刷データの並べ替え処理を実行するが、更に具体的な処理内容については後述する。なお、本実施の形態例においては、前述したヘッド出力部９内のバス幅である３２ビットのデータを単位データとし、この３２ビットデータをブロックとも呼ぶこととする。従って、並べ替え処理部８は、印刷データを単位データ（ブロック）毎に並べ替える処理を行なっているといえる。
【００３２】
図３は、前述したヘッド出力部９の構成を示した図である。ヘッド出力部９は、前述の通り、メモリ１０から並べ替え処理後の印刷データを読み出して、それら印刷データを適正な順番でヘッド１３に出力する部分であり、図３に示すとおり、メモリ１０とローカルバス１１を介してつながれている。ＤＭＡ制御部９１は、メモリ１０から読み出した印刷データの転送制御を行なう部分であり、２つのバッファ９４ａ及び９４ｂは、転送された印刷データを格納する３２ビット幅のメモリである。バッファ９４ａ及び９４ｂは、ノズル列１３１が有するノズル数分の３２ビットデータ（単位データ）を格納することが可能である。なお、本実施の形態例においては、前記ノズル数は１２であるものとする。また、バッファ９４ａ及び９４ｂは、交互に使用され、片方がデータの読み込みを行なっている際に、他方は格納しているデータの出力を行なっている。
【００３３】
次に、出力セレクタ９６は、３２ビット幅のバスでバッファ９４ａ及び９４ｂとつながれ、いずれかのバッファ９４に格納されている単位データを読み込んでは、そのうちのポインタで指定される１ビットのデータを選択してヘッド１３に出力する部分である。ポインタカウンタ９７は、前記ポインタの位置を決定するためのものであり、また、転送クロック生成部９５は、前記ヘッド１３への出力のためのクロックを生成する部分である。出力トリガ回路９８は、ヘッド１３側からの信号を受けて、出力のトリガ信号を出力する部分である。
【００３４】
また、データ数管理部９２及びアドレス生成部９３は、バッファ９４内データの数管理やアドレス生成を司る部分である。
【００３５】
以上説明したような構成を有する本プリンタ１では、前述したように、印刷データの並べ替え処理に特徴を有し、以下、この並べ替え処理について具体的な処理内容を説明する。まず、並べ替え処理の対象となるパス分解後の印刷データについて説明する。図４は、パス分解処理及びパス分解後のデータを説明するための図である。
【００３６】
図４の（ａ）は、二値化処理後の印刷データ（１色分）を画素毎に模式的に示した図であり、図の水平方向が主走査方向であり、また、図の垂直方向が副走査方向である。図に示す印刷データの幅は、印刷媒体における印刷範囲の幅に相当し、図に示す例では、Ｎドットで画像が形成される。従って、図の印刷データの１行が１ラスタに相当する。
【００３７】
なお、本実施の形態例では、前述の通り、ノズル列１３１には１２のノズル（ノズルＡ〜ノズルＬ）が備えられ、図４の（ａ）に示す位置から主走査方向に移動して順次印字を行うものとする。また、１ラスタを２回の走査で印字する方式であるものとし、ノズル間隔は、副走査方向に２画素分であるものとする。さらに、１画素の印刷データは１ビットで表現されるものとする。従って、図中に示される、１（１）、１（２）といったデータは、１ビットのデータである。
【００３８】
また、当該印刷データは、メモリ１０において、図４の（ａ）の右上に示されるように、上のラスタから順番に左から右へアドレスが付けられている。具体的には、ラスタ（１）から考えれば、１（１）、１（２）、、、、１（Ｎ）、２（１）、２（２）、、、、というアドレスの順番になっている。
【００３９】
このような条件で、ノズル列１３１の１パス目を走査すると、図４の（ａ）において、太線で囲まれた画素について印字がなされることになるので、まず、当該画素の印刷データをヘッド１３に供給する必要がある。具体的には、ラスタ（１）、ラスタ（３）、ラスタ（５）、、、、ラスタ（２３）について、主走査方向に奇数番目のデータが必要となる。従って、１パス目の印字を実行する前に、これらの印刷データを全体の印刷データから抜き出して一まとめにする処理が行なわれる。
【００４０】
このように、プリンタ１では、二値化処理後の印刷データを、ヘッド１３の各パス毎に必要なデータに分割する処理が必要となり、当該処理が前述したパス分解部７で実行される。
【００４１】
図４の（ｂ）は、図４の（ａ）における１パス目用に分割された印刷データを示している。当該データは、図に示すように、主走査方向にＮ／２ドット分、副走査方向に１２ドット分の印刷データで構成される。
【００４２】
図４の（ｃ）は、図４の（ｂ）に示した１パス目の印刷データを、３２ビット単位で表現したものであり、図の一マスは、主走査方向に３２画素分のデータで構成される。例えば、１−１は、図４の（ｂ）における１（１）、１（３）、、、、１（６３）のデータに相当する。以下の説明及び図において、１−１、１−２などと標記されているデータは、同様に、３２ビットの単位データ（ブロック）を意味するものとする。
【００４３】
この図４の（ｂ）及び（ｃ）に示したパス分解後の印刷データは、図に示すアドレス方向となっており、これらの印刷データが並べ替え処理部８の処理対象である。言い換えれば、これらの印刷データが並べ替え処理部８の入力データとなる。
【００４４】
次に、並べ替え処理部８における処理内容について具体的に説明する。図５は、当該並べ替え処理部８における処理の前の印刷データと処理後の印刷データを例示した図である。図５の（ａ）は、前述した図４の（ｃ）に相当する、パス分解処理後の１パス分の印刷データを示している。このデータが前述したメモリ１０の並べ替え前バッファ１０１に格納されており、並べ替え処理部８の入力データとなる。図に示されているように、ここでは、パス分解後のデータのｉ行目を第ｉラスタと呼ぶこととし、第ｉラスタの印刷データは、ノズル列１３１の上からｉ番目のノズル用のデータである。
【００４５】
図５の（ｂ）は、並べ替え処理部８における処理後の印刷データを例示しており、この印刷データがメモリ１０の並べ替え後バッファ１０２に格納されることになる。なお、図５の（ａ）及び（ｂ）に示すデータは、共に、図に示すアドレス方向の順番となっている。
【００４６】
従って、並べ替え処理部８は、図５の（ａ）に示すデータを図５の（ｂ）に示すデータのように、単位データ毎に並べ替えることを目的とするものであり、例えば、図５の（ａ）における、主走査方向１２８ビット幅の第１ラスタ〜第４ラスタまでの左端から始まる印刷データ（４×４の１６のブロック（単位データ））は、その中の列毎に、図５の（ｂ）におけるＡＡ〜ＤＤの矢印で示す位置に、それぞれ、配置されることになる。
【００４７】
図６は、並べ替え処理部８における処理手順を例示したフローチャートである。以下、図６に基づいて、１パス分の印刷データについての処理内容を説明する。まず、メモリ１０の並べ替え前バッファ１０１から１回のデータ読み出しが行われる（ステップＳ１０）。具体的には、まず、図５の（ａ）における第１ラスタの左端から４つのブロック、すなわち１−１、１−２、１−３、１−４の単位データが、１２８ビットのローカルバス１１を介して並べ替え処理部８に転送される。
【００４８】
データ転送を受けた並べ替え処理部８のデータローテーション処理部８２は、４つのブロックの順番を変えずに（ブロックのローテーションを行なわずに）、各ブロックをそれぞれ１つずつ、各バッファ８３にバッファＡ〜バッファＤの順番で書き込む（ステップＳ２０）。そして、各アドレス生成部８４Ａ〜８４Ｄは、各バッファ８３Ａ〜８３Ｄのブロックが書き込まれたアドレスを０番地とする。
【００４９】
図７は、並べ替え処理部８のバッファ８３へのデータ書き込みを説明するための図である。図７の（ａ）は、並べ替え処理部８に転送された４ブロックのデータがデータローテーション処理部８２においてローテーション処理された後の状態を示している。前述の通り、１回目の処理では、ローテーションを行なわないので、並べ替え前バッファ１０１に格納されていた順番のまま、１−１、１−２、１−３、１−４という並びとなっている。
【００５０】
図７の（ｂ）は、上記ローテーション処理後にバッファ８３に書き込まれた状態を示している。１回目の処理では、前述の通り、バッファＡ〜バッファＤの０番地に、それぞれ、図７の（ａ）に示す順番で各ブロックが書き込まれている。
【００５１】
このように、１回目のデータ読み出しとバッファ８３へのデータ書込みが終了すると（ステップＳ３０のＮｏ）、２回目の処理に移行し、並べ替え前バッファ１０１から２回目のデータ読み出しが行われる（ステップＳ１０）。具体的には、図５の（ａ）における第２ラスタの左端から４つのブロック、すなわち２−１、２−２、２−３、２−４の単位データが、並べ替え処理部８に転送される。
【００５２】
その後、データローテーション処理部８２において、当該４つのブロックについて、図７の（ａ）の上から２番目に示されているように、１ブロック右にローテートする処理が施され、その後の順番で、各バッファ８３Ａ〜８３Ｄの１番地に書き込まれ（ステップＳ２０）、図７の（ｂ）の上から２番目に示されるような状態となる。
【００５３】
同様に、３回目及び４回目のデータ読み出しとバッファ８３へのデータ書込みが行なわれる（ステップＳ１０及びＳ２０）。具体的には、３回目においては、図５の（ａ）の第３ラスタについてデータが読み出され、図７の（ａ）の上から３番目に示されるようにローテーション処理がなされる。そして、図７の（ｂ）の上から３番目に示されるように、ローテーション後の順番で、各バッファ８３の２番地に書き込まれる。また、４回目においては、図５の（ａ）の第４ラスタについてデータが読み出され、図７の（ａ）の上から４番目に示されるようにローテーション処理がなされる。そして、図７の（ｂ）の上から４番目に示されるように、ローテーション後の順番で、各バッファ８３の３番地に書き込まれる。
【００５４】
このように、４回のステップＳ１０及びＳ２０における処理が終了すると（ステップＳ３０のＹｅｓ）、処理が、印刷データをバッファ８３からメモリ１０へ書き戻す処理に移行する。まず、データローテーション処理部８２は、４つの各バッファＡ〜Ｄから一つずつ単位データを読み出す。そして、この読み出しの際には、バッファＡ〜Ｄ毎に異なる所定のアドレスからデータを読み出す。
【００５５】
図８は、並べ替え処理部８によるメモリ１０へのデータ書き戻しを説明するための図である。図８の（ａ）は、前記バッファ８３からのデータ読み出しの状態を例示しており、上述した１回目の読み出し（第１読み出し）では、バッファＡの０番地から１−１が、バッファＢの１番地から２−１が、バッファＣの２番地から３−１が、そして、バッファＤの３番地から４−１が読み出されることが示されている。
【００５６】
その後、データローテーション処理部８２は、読み出した４つの単位データ（ブロック）についてローテーション処理を行なうが、第１読み出し時には、ローテーションを行なわない（ステップＳ４０）。図８の（ｂ）は、かかるローテーション処理を例示しており、その１番上に示されているように、第１読み出しでは、ローテーションを行なわないので、バッファＡからバッファＤへ順番にデータを読み出したままの並びとなる。
【００５７】
次に、データローテーション処理部８２は、これら４つの単位データをローカルバス１１を介して１回のデータ転送でメモリ１０へ送信し、メモリ１０の並べ替え後バッファ１０２に書き込む（ステップＳ５０）。この書き込みの際には、前述した並びの順番で、並べ替え後バッファ１０２の所定のアドレスに書き込まれる。第１読み出し時には、０番地から書き込まれる。
【００５８】
図８の（ｃ）は、メモリ１０への書き戻しがなされた後の並べ替え後バッファ１０２の状態を例示している。上述の第１読み出し時には、図８の（ｂ）に示した順番で０番地に書き込まれていることがかわる。
【００５９】
このように、１回目の処理が終わると（ステップＳ６０のＮｏ）、データローテーション処理部８２は、バッファ８３からの２回目のデータ読み出し（第２読み出し）を行なう。ここでは、データを読み出す各バッファ８３のアドレスが、それぞれ、第１読み出し時とは異なる。バッファ８３に書き込んだ印刷データについて４回のデータ読み出しが行われることになるが、各回毎に、上記読み出すアドレスはそれぞれ異なり、また、１回の読み出し時における各バッファ８３Ａ〜８３Ｄの読み出しアドレスもそれぞれ異なる。図８の（ａ）の上から２番目には、この第２読み出しの状態が具体的に示されている。
【００６０】
次に、データローテーション処理部８２は、読み出した４つのブロックのローテーション処理を行なう（ステップＳ４０）。具体的には、１ブロック左へローテートして、図８の（ｂ）の上から２番目に示すような状態となる。
【００６１】
その後、ローテーション処理後の４ブロックが、１回目の処理と同様に、ローテーション処理後の並びで、並べ替え後バッファ１０２の所定のアドレスに書き込まれる（ステップＳ５０）。具体的には、図８の（ｃ）に示すように、３番地に書き込まれ、図に示すような状態となる。このように、本実施の形態例においては、前回の書き込みアドレスに３を加えたアドレスに書き込むことになる。
【００６２】
このように、２回目の処理が終了すると、同様に、３回目及び４回目の処理も順次行なわれる。３回目の処理では、図８の（ａ）において上から３番目に示されるように（第３読み出し）データの読み出しが行なわれ、その後、図８の（ｂ）において上から３番目に示されるように（第３読み出し）ローテーション処理が行なわれる。そして、図８の（ｃ）に示す６番地にローテーション処理後の並びで書き込まれる。
【００６３】
また、４回目の処理では、図８の（ａ）において上から４番目に示されるように（第４読み出し）データの読み出しが行なわれ、その後、図８の（ｂ）において上から４番目に示されるように（第４読み出し）ローテーション処理が行なわれる。そして、図８の（ｃ）に示す９番地にローテーション処理後の並びで書き込まれる。
【００６４】
このように、４回のメモリ１０への書き戻し処理が終了すると（ステップＳ６０のＹｅｓ）、４回のステップＳ１０及びＳ２０の処理でバッファ８３に読み込んだ印刷データの範囲についての並べ替え処理が終了したことになる。具体的には、図５の（ａ）における、主走査方向１２８ビット幅の第１ラスタ〜第４ラスタまでの左端から始まる印刷データ（４×４の１６のブロック（単位データ））について並べ替え処理が終了したことになる。
【００６５】
その後、並べ替え処理部８は、他の部分の印刷データについても同様の並べ替え処理を実施する。具体的には、主走査方向（ラスラ方向）に処理範囲をずらして、順次、前述した処理と同様の処理を実行していく。より具体的には、図５の（ａ）における、１−５から始まる主走査方向４ブロック、副走査方向４ブロックの範囲（４×４の１６のブロック）について図６のステップＳ１０〜Ｓ６０までの処理を行なう。かかる処理において、並べ替え後バッファ１０２へ書き込む際のアドレスは、前回のアドレスに３を加えたアドレスから開始する。その後も、同様に、主走査方向に１６ブロックからなる範囲をずらして処理を行なう。
【００６６】
そして、主走査方向の最後のブロック（１−ｎ〜４−ｎ）まで処理が終了すると、すなわち、図５の（ａ）の第１ラスタ〜第４ラスタまで処理が終わると（ステップＳ７０のＹｅｓ）、同様の４ラスタ分の処理を副走査方向（ノズル方向）に順次実行していく。具体的には、５−１〜８−１から始まる４ラスタ分のデータについて、図６のステップＳ１０〜Ｓ７０の処理を実行する。かかる処理において、並べ替え後バッファ１０２へ書き込む際のアドレスは、１番地から開始される。その後、同様に、９−１〜１２−１から始まる４ラスタ分のデータについて処理を行なう。かかる処理では、並べ替え後バッファ１０２へ書き込む際のアドレスは、２番地から開始される。
【００６７】
これにより、副走査方向（ノズル方向）についても処理が終了するので（ステップＳ８０のＹｅｓ）、１パス分の印刷データについての並べ替え処理部８における処理が終了する。ずなわち、１パス分の印刷データについて単位データ毎の並べ替えが終了する。
【００６８】
なお、以上図６に基づいた説明では、４つの単位データを含むメモリ１０からのデータ読み込みを４回行なった後に、それら読み込んだデータのメモリ１０への書き戻しを４回行なうようにしたが、当該４つの単位データを含むデータの読み込みと書き戻しを４の整数倍回行うようにしてもよい。例えば、８回読み込んで、その後８回書き戻すようにしてもよいし、１２回読み込んで、その後１２回書き戻すようにしてもよい。かかる場合にも、１回毎の処理内容については、前述した内容と同様に行なうことができる。
【００６９】
また、本実施の形態例においては、１画素の印刷データを１ビットで表現するものとしたが、２ビットで表現する場合においても同様の手順で並べ替え処理を行なうことができる。また、本実施の形態例においては、ノズル列１３１に備えられるノズル数を１２としたが、このノズル数は一例であって他のノズル数であっても同様の並べ替え処理が可能である。ノズル数がｍである場合には、図８の（ｃ）などで説明した、並べ替え後バッファ１０２へ書き込む際のアドレスの前回からの増加数は、ｍ／４とする。
【００７０】
また、ローカルバス１１のバス幅（１２８ビット）及びヘッド出力部９内のバス幅（３２ビット）についても一例であって、他の仕様の場合にも同様の並べ替え処理が可能である。
【００７１】
さらに、本実施の形態例では、図４に基づいて説明したように、１ラスタを２パスで印字し、ノズル間隔が２画素分に相当する例であり、その仕様に応じたパス分解処理が行なわれて１パス分の印刷データが生成されたが、異なるインターレース方式やノズル間隔の場合にも、１パス分の印刷データに分割された後の前記並べ替え処理は、同様に行なうことが可能である。
【００７２】
また、図６に基づいた前記説明では、主走査方向（ラスタ方向）の処理を終了した後に（ステップＳ７０）、副走査方向（ノズル方向）に処理を進めていったが（ステップＳ８０）、先に副走査方向（ノズル方向）に処理を行い、その後に、主走査方向（ラスタ方向）の処理を進めるようにしても構わない。
【００７３】
次に、並べ替え処理部８で単位データ毎に並べ替えられた印刷データをヘッド１３に出力するヘッド出力部９における処理内容を説明する。図９は、ヘッド出力部９で行なわれる処理の手順を例示したフローチャートである。まず、ヘッド出力部９は、２つのバッファ９４ａ又は９４ｂのうちの所定のバッファに、ここではバッファ９４ａに印刷データを読み込む。具体的には、メモリ１０の並べ替え後バッファ１０２に格納される、並べ替え処理部８で処理された４つの単位データ（３２ビット×４）を読み出す（ステップＳ１１０）。読み出されたデータはローカルバス１１を介してヘッド出力部９に転送され、ＤＭＡ制御部９１により、単位データ毎に転送された（読み出された）順番でバッファ９４ａに書き込まれる（ステップＳ１２０）。
【００７４】
図１０は、かかるバッファ９４ａへのデータ書き込みを説明するための図である。図８の（ｃ）に示した並べ替え処理後の印刷データについて処理を行なうものとすると、まず、並べ替え後バッファ１０２の０番地に格納される、１−１、２−１、３−１、及び４−１の単位データが上述のようにヘッド出力部９に転送されてバッファ９４ａに書き込まれる。図１０の（ａ）に示すように、転送された単位データは、それぞれ、３２ビット幅のバッファ９４ａに０番地から順番に書き込まれていく。
【００７５】
ヘッド出力部９は、かかるデータの読み出し（ステップＳ１１０）及び書き込み（ステップＳ１２０）を本実施の形態例では３回繰り返し行う（ステップＳ１３０）。上述の例では、図８の（ｃ）に示す１番地及び２番地に格納されている印刷データについても、同様のメモリ１０からの読み出しとバッファ９４ａへの書き込みが行なわれる。そして、図１０の（ａ）に示すように、バッファ９４ａの０番地から１１番地に１−１〜１２−１の単位データが格納されることになる。
【００７６】
図１０の（ｂ）は、図１０の（ａ）に示すバッファ９４ａに書き込まれた印刷データを、画素毎の印刷データとして表現し直したものである。これらのデータは、図に示すように、図４で説明した１パス目において、１２のノズル（ノズルＡ〜ノズルＬ）が画像の左端から６３ドット目までを一つ置きに印字する際の印刷データに対応している。従って、これらのデータが、１（１）から、画素単位で副走査方向に進む順番でヘッド１３に供給される必要がある。
【００７７】
そこで、ヘッド出力部９では、バッファ９４ａに前述のノズル数分の単位データが書き込まれると（ステップＳ１３０のＹｅｓ）、上述のような順番でヘッド１３に印刷データが出力されるように処理を行なう。
【００７８】
まず、ヘッド１３側から得られるタイミング信号に基づいて出力トリガを立て、ポインタをバッファ９４ａ内の０の位置に設定する（ステップＳ１４０）。図１１は、バッファ９４ａに格納された印刷データ（画素毎）とポインタの関係を説明するための図である。また、図１２は、ヘッド１３にデータを出力する際のタイミングを示した図である。
【００７９】
図１１において、バッファ９４の下に示される数字がポインタの位置を表す数字であり、上記０の位置に設定されるということは、ポインタが印刷データ（画像）の左端に設定されるということである。なお、ここではポインタは２ビット（２ドット）のデータを指し示すものであるとする。そして、ポインタは、この後、図１１の矢印の方向に順次移動しながら１５（右端）の位置まで印刷データを指し示すことになる。
【００８０】
次に、ヘッド出力部９では、バッファ９４ａの０番地に格納された単位データ（３２ビット）を出力セレクタ９６に読み出し（ステップＳ１５０）、前記ポインタが設定されている位置のデータ（１ビット）を選択してヘッド１３に出力する（ステップＳ１６０）。ここで、前述のように、ポインタは一つの位置で２ビットのデータを指し示しているので、その２ビットのデータのうちの左側のデータを選択して出力する。より具体的には、図１０の（ｂ）における１（１）及び１（３）が指し示されているが、１（１）の方を出力する。
【００８１】
図１２における転送クロックは転送クロック生成部９５から発せられる信号であり、これに基づいて、上記１回のバッファ９４ａからの読み出し（Ｓ１５０）とヘッド１３への出力（Ｓ１６０）が行われる。図１２における、バッファアドレス・出力データは、転送クロックに合わせてヘッド１３へ出力するデータのタイミングとバッファ９４内でのアドレスを示している。また、その下に示す、上位下位選択信号は、前記ポインタに指し示された２ビットのデータのうちのどちらを選択するかを示す信号であり、信号が立っていない上位を表す状態では、左側のデータを選択することを意味するものとする。
【００８２】
次に、ヘッド出力部９では、バッファ９４ａの１番地から１１番地に格納された単位データについても、同様に、バッファ９４ａからの読み出し（Ｓ１５０）とヘッド１３への出力（Ｓ１６０）を繰り返し行う（ステップＳ１７０）。すなわち、図１２における、バッファアドレス・出力データに示すように、左端から、「０」番地に続いて、「１」、「２」、、、、「１１」番地の左端の１ビットデータが順次ヘッド１３に出力されることになる。具体的には、図１０の（ｂ）における３（１）〜２３（１）のデータが出力される。すなわち、走査を始めたノズル列１３１の最初の１列分のデータがヘッド１３に供給されることになる。
【００８３】
このように、ポインタが前記０の位置に設定されている際の上位（左側）のデータについて１１番地までの処理が終了すると（ステップＳ１７０のＹｅｓ）、処理が、下位（右側）に移行する。具体的には、再び、バッファ９４ａの０番地から、バッファ９４ａからの３２ビットデータの読み出し（Ｓ１５０）とポインタが指し示す位置の右側の１ビットデータのヘッド１３への出力（Ｓ１６０）を、１１番地まで繰り返し行う。上記処理は、図１２においては、上位下位選択信号が立ち、バッファアドレス・出力データが「１」、「２」、、、、「１１」を出力するように示されている部分に相当する。かかる処理により、図１０の（ｂ）における１（３）〜２３（３）のデータが出力されることになる。
【００８４】
このように、ポインタが０の位置に設定されている際の上位下位両方の処理が終了すると（ステップＳ１８０のＹｅｓ）、ヘッド１３の動作に同期を取って次の出力トリガが立てられ、ポインタカウンタ９７によってポインタの位置がカウントアップされて、ポインタが１の位置に設定される（ステップＳ１４０）。図１１は、この状態を示している。そして、この位置についてもステップＳ１５０からＳ１８０の処理が同様に行われる。すなわち、バッファ９４ａの０番地から順番に３２ビットデータが読み出され、都度、ポインタが指し示す位置の１ビットデータをヘッド１３に出力するという処理が、前記上位及び下位についてなされる。
【００８５】
以降同様に、ポインタの設定位置を主走査方向にずらしながら、各位置において同様の処理を行う。そして、ポインタの位置が１５である場合の処理を終了すると（ステップＳ１９０のＹｅｓ）、バッファ９４ａに読み込んだ印刷データ（１−１から１２−１）についての処理を終了する。以上説明したようなヘッド１３への出力処理を行うことにより、図１１の右側に示すような順番で印刷データがヘッド１３に出力されることになり、主走査方向に移動するヘッド１３に対して適正な順番でデータを供給することになる。
【００８６】
以上、図９に基づいて、バッファ９４ａにデータが読み込まれてそのデータをヘッド１３に出力する処理を説明したが、前述のとおり、ヘッド出力部９には二つのバッファ９４が設けられ、バッファ９４ｂにおいても同様の処理を、バッファ９４ａと交互に実施する。具体的には、バッファ９４ｂは、バッファ９４ａがヘッド１３へデータ出力をしている間にメモリ１０からデータを読み込み、また、バッファ９４ａがデータを読み込んでいる間にヘッド１３へデータ出力する。
【００８７】
なお、前述の説明では、ポインタが２ビットのデータを指し示す例で説明したが、ポインタが１ビットのデータを指し示すようにしても構わない。かかる場合には、前述した上位下位の区別はなく、２倍の頻度で出力トリガが立てられることになる。その他については同様に処理が行なわれる。
【００８８】
また、本実施の形態例では、前述の通り、１画素の印刷データが１ビットで表現されるものとしたが、２ビットで表現される場合においても、前述のヘッド１３への出力処理を同様に行うことができるが、ポインタが２ビットのデータを指し示す図１１、１２に基づいて説明した方法では、１画素を成す２ビットのデータについて上位下位の区別がなされて出力されるので、その情報を合わせて出力することで、出力先であるヘッド１３において各画素を構成するデータを確実に認知できるという効果が得られる。
【００８９】
以上説明したように、本実施の形態例に係るプリンタ１では、メモリ１０と各画像処理部とをつなぐローカルバス１１のバス幅よりも小さいバス幅で構成されるヘッド出力部９に印刷データを転送する前に、当該ヘッド出力部９におけるバス幅の単位データ毎に印刷データを並べ替える処理を行なう。そして、その並べ替え処理を行う並べ替え処理部８では、前述したように、前記単位データ幅の複数のバッファ８３を並列に設け、データ読み込みと書き出しの際の単位データ毎のローテーション処理及びアドレス操作によって、前記単位データ毎の適切な並べ替えを実施する。
【００９０】
従って、主走査方向に並んだ二値化処理後の印刷データを、バス幅の小さい並べ替え処理部８とヘッド出力部９の処理によって、ヘッド１３において必要なデータの並び順に変換できる。よって、装置規模を大きく拡張することなく、ヘッド１３への適切な順番でのデータ出力を可能にすることができる。
【００９１】
さらに、並べ替え処理部８での処理において、前述のようなデータローテーション技術とアドレス操作が用いられることにより、並べ替え処理部８に読み出したデータを捨てることはなく、一つの印刷データについてメモリ１０と並べ替え処理部８との転送は１往復で済み、高速な処理が可能である。
【００９２】
また、並べ替え処理部８がハードウェアで構成され、上記並べ替え処理がソフトウェアで行なわれないので、その点においても処理を高速に行なうことができる。
【００９３】
本発明の保護範囲は、上記の実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【図面の簡単な説明】
【００９４】
【図１】本発明を適用した印刷装置の実施の形態例に係る構成図である。
【図２】並べ替え処理部８の構成を示す図である。
【図３】ヘッド出力部９の構成を示した図である。
【図４】パス分解処理及びパス分解後のデータを説明するための図である。
【図５】並べ替え処理部８における処理前のデータと処理後のデータを示した図である。
【図６】並べ替え処理部８における処理手順を例示したフローチャートである。
【図７】バッファ８３へのデータ書き込みを説明するための図である。
【図８】メモリ１０へのデータ書き戻しを説明するための図である。
【図９】ヘッド出力部９で行なわれる処理の手順を例示したフローチャートである。
【図１０】バッファ９４へのデータ書き込みを説明するための図である。
【図１１】バッファ９４に格納されたデータとポインタの関係を説明する図である。
【図１２】ヘッド１３にデータを出力する際のタイミングを示した図である。
【符号の説明】
【００９５】
１  プリンタ、  ２  Ｉ／Ｆ、  ３  ＣＰＵ、  ４  画像処理ユニット、  ５  パス制
御部、  ６  解凍部、  ７  パス分解部、  ８  並べ替え処理部（並べ替え手段）、  ９  ヘッド出力部（出力手段）、  １０  メモリ、  １１  ローカルバス、  １２  ＤＳＰ、  １３  ヘッド（印字手段）、  １０１  並べ替え前バッファ、  １０２  並べ替え後バッファ、  １０３  メモリ制御部、  ８１  ＩＦ部、  ８２  データローテーション処理部（ローテーション処理部）、  ８３Ａ〜Ｄ  バッファＡ〜Ｄ（データバッファ）、  ８４Ａ〜Ｄ  アドレス生成部Ａ〜Ｄ、  ９１  ＤＭＡ制御部、  ９２  データ数管理部、  ９３  アドレス生成部、  ９４ａ，ｂ  バッファａ，ｂ、  ９５  転送クロック生成部、  ９６  出力セレクタ、  ９７  ポインタカウンタ、  ９８  出力トリガ回路、  １３１  ノズル列
【図１】
2006218765.tif 000003
【図２】
2006218765.tif 000004
【図３】
2006218765.tif 000005
【図４】
2006218765.tif 000006
【図５】
2006218765.tif 000007
【図６】
2006218765.tif 000008
【図７】
2006218765.tif 000009
【図８】
2006218765.tif 000010
【図９】
2006218765.tif 000011
【図１０】
2006218765.tif 000012
【図１１】
2006218765.tif 000013
【図１２】
2006218765.tif 000014