(57)【要約】【課題】定電圧源Ｖccの消耗又は交換による変動や、温度変動やウエハ間やロット間の素子特性が変動してもトランジスタのバイアス電流をフィードバック制御すること。【解決手段】制御対象である増幅器のトランジスタのコレクタ電流又はドレイン電流を、第１の電位差ΔＶ1として検出する。これを基準電位Ｖrefと比較して、第２の電位差ΔＶ2として検出する。増幅器のコレクタ電流又はドレイン電流自体を、第１の電位差ΔＶ1として検出するので、フィードバック制御においてもベース電位又はゲート電位は定電圧源Ｖccの変動を受けない。更に基準電位Ｖrefとして温度変化に対して変動の小さい又は変動がほとんど無いものを用いれば、以降のフィードバック制御においてもベース電位又はゲート電位は温度変化による影響を受けない。これは言わば絶対比較により、コレクタのバイアス電流を一定とするものである。【選択図】図１
2006352756.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを用いた増幅器における、コレクタ電流又はドレイン電流を検知してベース電位又はゲート電位を調整するためのフィードバックバイアス回路において、
前記コレクタ電流又はドレイン電流を第１の電位差として検知し、
当該第１の電位差と基準電位との差である第２の電位差に基づき前記ベース電位又はゲート電位を調整することを特徴とするフィードバックバイアス回路。
【請求項２】
第１の電位、第１の抵抗、第２の抵抗、第２の電位を直列に接続し、
前記第１の電位、第５の抵抗、第３の抵抗、第４の抵抗、前記第２の電位を直列に接続し、
前記第５の抵抗と前記第３の抵抗の接続点に前記トランジスタのコレクタ又はドレインを接続し、
前記第１の抵抗と前記第２の抵抗の直列接続と、前記第３の抵抗と前記第４の抵抗の直列接続とは電圧分割比が等しく、
前記第１の抵抗と前記第２の抵抗の接続点の電位と、前記第３の抵抗と前記第４の抵抗の接続点の電位との差を前記第１の電位差として検知することを特徴とする請求項１に記載のフィードバックバイアス回路。
【請求項３】
フィードバックバイアス回路の形成するフィードバックループに、発振防止のためのフィルタが設けられていることを特徴とする請求項１又は請求項２に記載のフィードバックバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを用いた増幅器において、当該トランジスタのコレクタのバイアス電流又はドレインのバイアス電流を一定にするよう、ベース電位又はゲート電位を制御するフィードバックバイアス回路に関する。
【背景技術】
【０００２】
トランジスタを用いた増幅器において、当該トランジスタのコレクタ電流を一定にする技術としては例えば次の２文献が挙げられる。
【特許文献１】特表２００３−５１６６８９号公報
【非特許文献１】Rob McMorrow, Shuyun Zhang, "Handset Power Amplifiers," MWE2004, 2004
【０００３】
まず、非特許文献１に記載された２つの回路を説明する。図６．Ａは、非特許文献１に記載された第１の回路図、図６．Ｂは、非特許文献１に記載された第２の回路図である。
【０００４】
図６．Ａの回路９０１は次の構成である。増幅用ｎｐｎトランジスタＱ0のエミッタが接地され、ベースに入力ポートＰiが接続され、コレクタにキャパシタＣOを介して出力ポートＰoが接続されている。ベースには、抵抗ＲBとキャパシタＣBが直列接続され、定電圧源Ｖccから抵抗ＲBを介してバイアス電位が与えられる。また、キャパシタＣBの他端が接地される。また、コレクタにバイアス電流を与えるため、定電圧源Ｖccが抵抗Ｒを介して、ＭＯＳトランジスタＱ9のソースに接続され、ドレインがインダクタＬcを介してｎｐｎトランジスタＱ0のコレクタに接続されている。この時、ＭＯＳトランジスタＱ9のソース電位と基準電位Ｖrefとが差動増幅器Ａｍｐにより比較され、その差がＭＯＳトランジスタＱ9のゲート電位となっている。これにより、ＭＯＳトランジスタＱ9のドレイン電流を一定とすることができ、これがｎｐｎトランジスタＱ0のコレクタのバイアス電流となる。即ち、ｎｐｎトランジスタＱ0のコレクタのバイアス電流は、（Ｖcc−Ｖref）／Ｒとすることができる。
【０００５】
図６．Ｂの回路９０２は、図６．Ａの回路９０１の構成のうち、ｎｐｎトランジスタＱ0のコレクタのバイアス電流を決定する部分に変更を加えたものである。定電圧源Ｖccが直接ＭＯＳトランジスタＱ9のソースに接続され、ドレインがインダクタＬcを介してｎｐｎトランジスタＱ0のコレクタに接続されている。この時、ＭＯＳトランジスタＱ9のドレイン電位と基準電位Ｖrefとが差動増幅器Ａｍｐにより比較され、その差がＭＯＳトランジスタＱ9のゲート電位となっている。これにより、ＭＯＳトランジスタＱ9のドレイン電圧をＶrefに固定することができ、これがｎｐｎトランジスタＱ0のコレクタ電圧となる。
【０００６】
次に特許文献１に記載された、コレクタのバイアス電流を一定にするよう、ベース電位を制御するフィードバックバイアス回路を説明する。図７の回路９１０の構成は次の通りである。増幅用ｎｐｎトランジスタＱのエミッタが接地され、ベースが入力ポートＰiに接続され、コレクタにキャパシタＣOを介して出力ポートＰoが接続されている。ここに、次のような構成のフィードバックループをコレクタとベース間に形成する。
【０００７】
まず、定電圧源Ｖccから、２つの直列抵抗を形成して他端が接地される。第１の直列抵抗は、抵抗Ｒ1とＲ2であり、第２の直列抵抗は、抵抗Ｒ5とＲ3とＲ4である。抵抗Ｒ1とＲ2の接続点が増幅器Ａｍｐ−１の負入力に接続され、抵抗Ｒ3とＲ4の接続点が増幅器Ａｍｐ−１の正入力に接続されている。また、抵抗Ｒ5とＲ3の接続点にインダクタＬcが接続され、その他端がｎｐｎトランジスタＱのコレクタに接続されている。
【０００８】
今、抵抗Ｒ5が、抵抗Ｒ3及びＲ4よりも十分小さいとすると、抵抗Ｒ5を流れる電流は、ｎｐｎトランジスタＱのコレクタのバイアス電流にほぼ等しい。するとコレクタ電流Ｉに対し、増幅器Ａｍｐ−１の正入力と負入力の電位の差ΔＶは、次の式（１）となる。
【数１】
2006352756.tif 000003
【０００９】
式（１）から明らかなように、電位の差ΔＶは、コレクタ電流Ｉが減少すると大きくなり、コレクタ電流Ｉが増加すると小さくなる。よってこれによりｎｐｎトランジスタＱのベース電位を調整すれば、コレクタ電流Ｉを所望の値に調整することが可能となる。そこで、図７の回路９１０においては、増幅器Ａｍｐ−１の出力を抵抗Ｒ6、ダイオードＤ、増幅器Ａｍｐ−２、インダクタＬBを介してｎｐｎトランジスタＱのベースに導き、ベース電位をコレクタ電流に基づきフィードバック制御して、コレクタのバイアス電流を安定化させている。尚、増幅器Ａｍｐ−２の入力には他端を接地したキャパシタＣaを接続してある。また、特許文献１においては、具体的な抵抗を示しており、式（１）でのＶccの係数は約０．０３である。特許文献１においては、ΔＶが正となる範囲でコレクタ電流Ｉを安定化させている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図６．Ａの回路９０１においては、定電圧源Ｖccに変動が無ければ、コレクタのバイアス電流を一定にできる。しかし、定電圧源Ｖccの例えば温度による変動は、無視できるほど小さいものではない。図６．Ｂの回路９０２においては、ＭＯＳトランジスタＱ9のドレイン電位を基準電位Ｖrefと一致させているだけなので、温度による各素子特性の変動、特にｎｐｎトランジスタの相互コンダクタンスの温度変動を補償できず、コレクタのバイアス電流を十分に安定化できない。更に、図６．Ａの回路９０１も図６．Ｂの回路９０２も、定電圧源Ｖccとして１．８Ｖのような低圧の電源を用いる場合、基準電位Ｖrefは定電圧源Ｖccよりも大きくしなければならない場合がある。また、図７の回路９１０も、定電圧源Ｖccに変動があればコレクタのバイアス電流を一定にできない。更には、ウエハ間、ロット間におけるチップごとの素子特性、特に増幅の主体となるトランジスタの相互コンダクタンスがばらついた場合に、コレクタのバイアス電流を設計値に合わせることが困難となる。更には、フィードバック内の増幅器は特定の周波数に対して発振する可能性がある。
【００１１】
本発明は上記の課題を解決するために成されたものである。即ち、本発明の目的は、温度変動等による素子特性の変動や、定電圧源の電位の変動、更にはウエハロット間の素子特性のばらつきにも対応可能な、トランジスタを用いた増幅器における、当該トランジスタのコレクタのバイアス電流又はドレインのバイアス電流を一定にするよう、ベース電位又はゲート電位を制御するフィードバックバイアス回路を提供することである。
【課題を解決するための手段】
【００１２】
請求項１に係る発明は、トランジスタを用いた増幅器における、コレクタ電流又はドレイン電流を検知してベース電位又はゲート電位を調整するためのフィードバックバイアス回路において、コレクタ電流又はドレイン電流を第１の電位差として検知し、第１の電位差と基準電位との差である第２の電位差に基づきベース電位又はゲート電位を調整することを特徴とする。
【００１３】
また、請求項２に係る発明は、第１の電位、第１の抵抗、第２の抵抗、第２の電位を直列に接続し、第１の電位、第５の抵抗、第３の抵抗、第４の抵抗、第２の電位を直列に接続し、第５の抵抗と第３の抵抗の接続点に前記トランジスタのコレクタ又はドレインを接続し、第１の抵抗と第２の抵抗の直列接続と、第３の抵抗と第４の抵抗の直列接続とは電圧分割比が等しく、第１の抵抗と第２の抵抗の接続点の電位と、第３の抵抗と第４の抵抗の接続点の電位との差を第１の電位差として検知することを特徴とする。
【００１４】
更に請求項３に係る発明は、フィードバックバイアス回路の形成するフィードバックループに、発振防止のためのフィルタが設けられていることを特徴とする。
【発明の効果】
【００１５】
本発明の概念図を図１に示す。制御対象である増幅器のトランジスタのコレクタ電流又はドレイン電流を、第１の電位差ΔＶ1として検出する。これを例えば増幅してＡ1ΔＶ1とする。尚、Ａ1＝１であっても良い。次にこれを基準電位Ｖrefと比較して、第２の電位差ΔＶ2として検出する。これを例えば増幅してＶa＝Ａ2ΔＶ2とする。尚、Ａ2＝１であっても良い。更にこれを後段で増幅するなどして増幅器のベース電位又はゲート電位Ｖgとする。尚、Ｖg＝Ｖaであっても良い。この際、増幅器のコレクタ電流又はドレイン電流自体を、第１の電位差ΔＶ1として検出するので、第１の電位差ΔＶ1が例えば定電圧源Ｖccの変動を受けず、以降のフィードバック制御においてもベース電位又はゲート電位は定電圧源Ｖccの変動を受けない。これは例えば式（１）で、Ｒ1Ｒ4＝Ｒ2Ｒ3とすれば実現可能である（請求項１、２）。尚、例えば定電圧源Ｖccと接地電位を請求項に言う第１の電位と第２の電位にすると良い。更に基準電位Ｖrefとして温度変化に対して変動の小さい又は変動がほとんど無いものを用いれば、以降のフィードバック制御においてもベース電位又はゲート電位は温度変化による影響を受けない（請求項１）。これは言わば絶対比較により、コレクタ又はドレインのバイアス電流を一定とするものである。このような構成は、ウエハ間やロット間のチップの素子特性のばらつきに対しても有効に働き、全ての素子でコレクタのバイアス電流又はドレインのバイアス電流を所望の値に安定化させることができる。また、以下のシミュレーションに示す通り、広い温度範囲、定電圧源Ｖccの消耗又は交換による変動に対してもコレクタのバイアス電流を設定の値にできる。
【００１６】
フィードバックループにフィルタ、例えば直列インダクタ及び／又は並列接地キャパシタを設けることで、フィードバックループにおいて発振を防止することができる。このフィルタの設計は精度が要求されず、また、フィードバックループ内に複数の増幅器を有する場合でも当該増幅器毎に設ける必要もない。即ち、構成の簡単な追加で大きな効果を得ることができる（請求項３）。
【発明を実施するための最良の形態】
【００１７】
以下、具体的な回路図を用いて本願発明を説明する。尚、本発明は以下の実施例に限定されるものではない。
【実施例１】
【００１８】
図２は２つのｎｐｎトランジスタＱ1及びをＱ2をカスコード接続した増幅器１０００の回路を示す回路図である。増幅器１０００は、フィードバックバイアス回路１００を有し、ｎｐｎトランジスタＱ2のコレクタ電流Ｉcに基づき、２つのｎｐｎトランジスタＱ1及びＱ2のベース電位をフィードバック制御するものである。
【００１９】
図２の増幅器１０００の増幅器部分は次の構成である。入力ポートＰiが、キャパシタＣi1、インダクタＬiを介してｎｐｎトランジスタＱ1のベースに接続されている。ｎｐｎトランジスタＱ1のエミッタは接地され、ｎｐｎトランジスタＱ1のコレクタにはｎｐｎトランジスタＱ2のエミッタが接続されている。ｎｐｎトランジスタＱ2のコレクタにはインダクタＬo、キャパシタＣo1を介して出力ポートＰoが接続されている。キャパシタＣi1とインダクタＬiとの接続点には他端を接地したキャパシタＣi2が接続されている。ｎｐｎトランジスタＱ2のコレクタには他端を接地したキャパシタＣo2が接続され、ｎｐｎトランジスタＱ2のベースには他端を接地したキャパシタＣBが接続されている。
【００２０】
定電圧源Ｖccに、抵抗Ｒ1及びＲ2が直列接続されており、抵抗Ｒ2の他端が接地されている。また、定電圧源Ｖccに、抵抗Ｒ5、Ｒ3及びＲ4が直列接続されており、抵抗Ｒ4の他端が接地されている。抵抗Ｒ5とＲ3の接続点に抵抗Ｒcが接続されており、抵抗Ｒcの他端がｎｐｎトランジスタＱ2のコレクタに接続されている。尚、抵抗Ｒ5は抵抗Ｒ3及びＲ4に対して十分に小さく、Ｒ1Ｒ4＝Ｒ2Ｒ3であって、電圧分割比は抵抗Ｒ1及びＲ2の直列接続と抵抗Ｒ3及びＲ4の直列接続とで等しい。
【００２１】
抵抗Ｒ1とＲ2の接続点が増幅器Ａｍｐ−１の正入力に接続され、増幅器Ａｍｐ−１の出力が負入力に接続されて、ボルテージフォロワが形成されている。同様に抵抗Ｒ3とＲ4の接続点が増幅器Ａｍｐ−２の正入力に接続され、増幅器Ａｍｐ−２の出力が負入力に接続されて、ボルテージフォロワが形成されている。尚、増幅器Ａｍｐ−２の正入力には他端を接地した発振防止用のキャパシタＣFが接続されている。
【００２２】
増幅器Ａｍｐ−１の出力が抵抗Ｒ31を介して増幅器Ａｍｐ−３の正入力に接続され、増幅器Ａｍｐ−２の出力が抵抗Ｒ32を介して増幅器Ａｍｐ−３の負入力に接続されている。増幅器Ａｍｐ−３の出力は抵抗Ｒ33を介して負入力に接続されている。また、増幅器Ａｍｐ−１の出力は、抵抗Ｒ30を介して接地されている。Ｒ31＝Ｒ32、Ｒ30＝Ｒ33として、増幅器Ａｍｐ−３は差動増幅器として機能する。増幅器Ａｍｐ−３の出力が請求項で言う第１の電位差ΔＶ1の定数倍にあたる。
【００２３】
本実施例では基準電位Ｖrefとして、バンドギャップリファレンスを用いる。基準電位Ｖrefが抵抗Ｒ41を介して増幅器Ａｍｐ−４の正入力に接続され、増幅器Ａｍｐ−３の出力が抵抗Ｒ42を介して増幅器Ａｍｐ−４の負入力に接続されている。増幅器Ａｍｐ−４の出力は抵抗Ｒ43を介して負入力に接続されている。また、基準電位Ｖrefは、抵抗Ｒ40を介して接地されている。Ｒ41＝Ｒ42、Ｒ40＝Ｒ43として、増幅器Ａｍｐ−４は差動増幅器として機能する。増幅器Ａｍｐ−４の出力が請求項で言う第２の電位差ΔＶ2の定数倍にあたる。
【００２４】
増幅器Ａｍｐ−４の出力は増幅器Ａｍｐ−５及びＡｍｐ−６の正入力に各々接続され、増幅器Ａｍｐ−５及びＡｍｐ−６の負入力は各々抵抗Ｒ50、Ｒ60を介していずれも接地されている。増幅器Ａｍｐ−５及びＡｍｐ−６の出力は各々抵抗Ｒ51、Ｒ61を介して負入力に接続されている。
【００２５】
増幅器Ａｍｐ−５の出力は、抵抗ＲB1を介してｎｐｎトランジスタＱ1のベースに接続されている。また、増幅器Ａｍｐ−６の出力は、抵抗ＲB2を介してｎｐｎトランジスタＱ2のベースに接続されている。
【００２６】
以上の構成の増幅器１０００における、フィードバックバイアス回路１００の作用を説明する。まず、増幅器Ａｍｐ−３について、正負入力の電位差ΔＶ1は、ｎｐｎトランジスタＱ2のコレクタ電流をＩcとおくと、次の式（２）となる。尚、式（１）とは入力の正負が逆である。
【数２】
2006352756.tif 000004
【００２７】
増幅器Ａｍｐ−３は、これをＡ1倍増幅して出力する。次に、増幅器Ａｍｐ−４について、正負入力の電位差ΔＶ2は、次の式（３）となる。
【数３】
2006352756.tif 000005
【００２８】
式（３）により、ｎｐｎトランジスタＱ2のコレクタ電流Ｉcが増加すれば電位差ΔＶ2は減少し、ｎｐｎトランジスタＱ2のコレクタ電流Ｉcが減少すれば電位差ΔＶ2は増加する。よってこれをＡ2倍増幅した増幅器Ａｍｐ−４の出力に比例するように、ｎｐｎトランジスタＱ1のベース電位とｎｐｎトランジスタＱ2のベース電位を制御すれば、フィードバック制御ができる。また、電位差ΔＶ2は、定電圧源Ｖccによらず、基準電位Ｖrefとして、温度変動やロット間のばらつきの小さいバンドギャップリファレンスを使用するので、極めて精度良くフィードバック制御を行うことが可能である。この際、定電圧源Ｖccとしては電池のような温度変動のあるものが使用できる。
【００２９】
一方、電位差ΔＶ2は、基準電位Ｖref、増幅器Ａｍｐ−３の増幅率Ａ1、コレクタ電流Ｉc、抵抗Ｒ3、Ｒ4及びＲ5のみによって決定される。ここで基準電位Ｖrefと増幅率Ａ1に変動が小さく、コレクタ電流Ｉcの抵抗Ｒ3、Ｒ4及びＲ5に基づく上記係数が変動が小さいのならば、他の素子、特にｎｐｎトランジスタＱ1及びＱ2の素子特性の変動によりコレクタ電流Ｉcが変動したとしても、Ｖrefから生じるＡｍｐ−４の正負入力の電圧の差を０とするようにフィードバックが作用する。これはＶrefが定電圧源であるバンドギャップリファレンスを利用するので、絶対比較したことになる。一般にトランジスタの相互コンダクタンスはコレクタ電流Ｉcに比例するので、コレクタ電流Ｉcを精度良く制御できればトランジスタの相互コンダクタンスのばらつきを抑制できる。尚、抵抗のばらつきはトランジスタの相互コンダクタンスのばらつきよりも小さいので、通常無視できる。よってフィードバックバイアス回路１００は、ロット間の素子特性のばらつきをも補償するものである。
【００３０】
図３に、フィードバックバイアス回路１００を有する増幅器１０００の定電圧源Ｖccを３．３Ｖ、２．５Ｖ、１．８Ｖの３通りとし、各々−３０℃、２５℃、８５℃の３通りの温度で入出力特性をシミュレーションした結果を示す。図３．Ａは定電圧源Ｖccが３．３Ｖ、温度が−３０℃、２５℃、８５℃の３通りの場合の入出力特性を示すグラフ図である。図３．Ｂは定電圧源Ｖccを２．５Ｖ、図３．Ｃは定電圧源Ｖccを１．８Ｖとした場合のグラフ図である。これらから明らかなように、定電圧源Ｖccが３．３〜１．８Ｖ、温度範囲が−３０〜８５℃と、広い変動範囲において、入出力特性の変動は３ｄＢ以内であった。
【００３１】
図４に、発振防止用に挿入した、図２のフィードバックバイアス回路１００のキャパシタＣFの有無による、安定係数の差を示す。図２のフィードバックバイアス回路１００は、コレクタ電流Ｉcの変動に伴い、増幅器Ａｍｐ−２の正入力に高周波が侵入する。キャパシタＣFは、増幅器Ａｍｐ−２の正入力に接続され、他端が接地されるものである。図４．Ａは、図２のフィードバックバイアス回路１００から、他端を接地したキャパシタＣFを単に削除した回路の、安定係数を周波数に対してプロットしたグラフ図である。図４．Ｂは、図２のフィードバックバイアス回路１００の安定係数を、周波数に対してプロットしたグラフ図である。図４．Ａからは、図２のフィードバックバイアス回路１００から他端を接地したキャパシタＣFを削除した場合、２０Ｈｚ〜２９０ｋＨｚの広い周波数範囲で安定係数が１を下回ることがわかり、発振の可能性があることがわかる。一方図４．Ｂからは、図２のフィードバックバイアス回路１００は、１０ｋＨｚ以上の周波数に対して安定係数は１０を越え、発振の可能性がないことがわかる。
【実施例２】
【００３２】
図５は、本発明の具体的な第２の実施例である２段増幅器２０００の回路構成を示す回路図である。２段増幅器２０００は、増幅の主体となる２つのｎｐｎトランジスタＱ10及びＱ20の、それぞれのコレクタ電流に基づきそれぞれのベース電位をフィードバック制御する、フィードバックバイアス回路２０１及び２０２を有する。
【００３３】
図５の２段増幅器２０００のフィードバックバイアス回路２０１及び２０２以外の部分の構成は次の通りである。入力ポートＰiは、キャパシタＣi1、インダクタＬi、キャパシタＣB13の直列接続を介してｎｐｎトランジスタＱ10のベースに接続されている。インダクタＬiの両端には、他端が接地されたキャパシタＣi2と、抵抗ＲB11とキャパシタＣB11の直列接続が接続され、キャパシタＣB11の他端は接地されている。
【００３４】
ｎｐｎトランジスタＱ10のエミッタは接地され、コレクタはキャパシタＣM、キャパシタＣB23の直列接続を介してｎｐｎトランジスタＱ20のベースに接続されている。キャパシタＣMとキャパシタＣB23の接続点には他端が接地された抵抗ＲB21が接続されている。ｎｐｎトランジスタＱ20のエミッタは接地され、コレクタはインダクタＬo、キャパシタＣo1の直列接続を介して出力ポートＰoに接続されている。インダクタＬoとキャパシタＣo1の接続点には他端が接地されたキャパシタＣo2が接続されている。
【００３５】
ｎｐｎトランジスタＱ10のフィードバックバイアス回路２０１の構成は次の通りである。定電圧源Ｖccに、抵抗Ｒ16、Ｒ11及びＲ12の直列接続が接続され、Ｒ12の他端は接地されている。抵抗Ｒ16とＲ11の接続点に、抵抗Ｒ15、Ｒ13及びＲ14の直列接続が接続され、Ｒ14の他端は接地されている。抵抗Ｒ15とＲ13の接続点には他端が接地されたキャパシタＣc1と、他端がｎｐｎトランジスタＱ10のコレクタと接続されたインダクタＬc1とが接続されている。
【００３６】
また、抵抗Ｒ11とＲ12の接続点には、増幅器Ａｍｐ−１１の入力が接続され、抵抗Ｒ13とＲ14の接続点には、増幅器Ａｍｐ−１２の入力と他端が接地されたキャパシタＣF1が接続されている。増幅器Ａｍｐ−１１の出力と増幅器Ａｍｐ−１２の出力は差動増幅器Ａｍｐ−１３に入力され、それらの差である差動増幅器Ａｍｐ−１３の出力と基準電位Ｖrefとが差動増幅器Ａｍｐ−１４に入力され、それらの差である差動増幅器Ａｍｐ−１４の出力は増幅器Ａｍｐ−１５に入力されている。
【００３７】
増幅器Ａｍｐ−１５の出力は抵抗ＲB12を介してｎｐｎトランジスタＱ10のベースと、他端が接地されたキャパシタＣB12に接続されている。
【００３８】
ｎｐｎトランジスタＱ20のフィードバックバイアス回路２０２の構成は、ｎｐｎトランジスタＱ10のフィードバックバイアス回路２０１の構成から抵抗Ｒ16を除いた構成である。定電圧源Ｖccに、抵抗Ｒ21及びＲ22の直列接続が接続され、Ｒ22の他端は接地されている。また、定電圧源Ｖccに、抵抗Ｒ25、Ｒ23及びＲ24の直列接続が接続され、Ｒ24の他端は接地されている。抵抗Ｒ25とＲ23の接続点には他端が接地されたキャパシタＣc2と、他端がｎｐｎトランジスタＱ20のコレクタと接続されたインダクタＬc2とが接続されている。
【００３９】
また、抵抗Ｒ21とＲ22の接続点には、増幅器Ａｍｐ−２１の入力が接続され、抵抗Ｒ23とＲ24の接続点には、増幅器Ａｍｐ−２２の入力と他端が接地されたキャパシタＣF2が接続されている。増幅器Ａｍｐ−２１の出力と増幅器Ａｍｐ−２２の出力は差動増幅器Ａｍｐ−２３に入力され、それらの差である差動増幅器Ａｍｐ−２３の出力と基準電位Ｖrefとが差動増幅器Ａｍｐ−２４に入力され、それらの差である差動増幅器Ａｍｐ−２４の出力は増幅器Ａｍｐ−２５に入力されている。
【００４０】
増幅器Ａｍｐ−２５の出力は抵抗ＲB22を介してｎｐｎトランジスタＱ20のベースと、他端が接地されたキャパシタＣB22に接続されている。
【００４１】
図５のフィードバックバイアス回路２０２は、図２のフィードバックバイアス回路１００の抵抗Ｒcを他端が接地されたキャパシタＣF2とインダクタＬc2とに替え、増幅器Ａｍｐ−６とその出力に接続された抵抗ＲB1を省略したものであって、各素子及び増幅器が対応することは明らかである。図５のフィードバックバイアス回路２０２においては説明の都合上、各増幅器Ａｍｐ−２ｘ（ｘは５以下の自然数）に接続すべき抵抗を全て省略したが、設計により任意に抵抗を挿入して良い。図５のフィードバックバイアス回路２０１は、図５のフィードバックバイアス回路２０１に対して定電圧源Ｖccとの接続に抵抗Ｒ16を追加したものであり、図２のフィードバックバイアス回路１００と各素子及び増幅器が対応することは明らかである。即ち、図５のＡｍｐ−１ｘとＡｍｐ−２ｘは各々図１のＡｍｐ−ｘに対応する（ｘは５以下の自然数）。図５の抵抗Ｒ1xとＲ2xは各々図１の抵抗Ｒxに対応する（ｘは５以下の自然数）。また、図５のキャパシタＣF1とＣF2は図１のキャパシタＣFに対応する。また、Ｒ11Ｒ14＝Ｒ12Ｒ13であり、Ｒ21Ｒ24＝Ｒ22Ｒ23である。また、Ｒ15はＲ13とＲ14に比べて十分に小さく、Ｒ25はＲ23とＲ24に比べて十分に小さい。
【図面の簡単な説明】
【００４２】
【図１】本発明を説明するための概念図。
【図２】本発明の具体的な第１の実施例に係るフィードバックバイアス回路１００を有する増幅器１０００の回路を示す回路図。
【図３】本発明に係るフィードバックバイアス回路１００を有する増幅器１０００の回路の、定電圧源Ｖccの変動と温度の変動に対する入出力特性の変動を示すグラフ図。
【図４】本発明に係るフィードバックバイアス回路１００のキャパシタＣFの有無による、安定係数の差を示すグラフ図。
【図５】本発明の具体的な第２の実施例に係るフィードバックバイアス回路２０１及び２０２を有する２段増幅器２０００の回路を示す回路図。
【図６】従来のトランジスタのコレクタ電流を一定にする２つの回路図。
【図７】従来のトランジスタのコレクタ電流を一定にする他の回路図。
【符号の説明】
【００４３】
Ｑ1、Ｑ2、Ｑ10、Ｑ20、Ｑ0、Ｑ：ｎｐｎトランジスタ
Ｑ9：ＭＯＳトランジスタ
Ｒ（下添え字付を含む）：抵抗
Ｃ（下添え字付を含む）：キャパシタ
Ｌ（下添え字付を含む）：インダクタ
Ｐi：入力ポート
Ｐo：出力ポート
【図１】
2006352756.tif 000006
【図２】
2006352756.tif 000007
【図３】
2006352756.tif 000008
【図４】
2006352756.tif 000009
【図５】
2006352756.tif 000010
【図６】
2006352756.tif 000011
【図７】
2006352756.tif 000012