(57)【要約】【課題】デバイスを作製した時にバッファリーク電流を１×１０−９Ａ以下に抑制するバッファ層を有することにより、スイッチング特性に優れたIII−Ｖ族化合物半導体装置及びその製造方法を提供する。【構成】このＨＥＭＴ１０は、基板１１上にｐ型バッファ層１２ａ、無添加バッファ層１２、チャネル層１３、スペーサ層１４、キャリア供給層１５、ショットキー層１６及びコンタクト層１７を順次エピタキシャル成長させ、コンタクト層１７を選択的にエッチングしてショットキー層１６の一部を露出させ、残ったコンタクト層１７上にソース電極１０２及びドレイン電極１０３を形成し、ショットキー層１６の露出した部分上にゲート電極１０１を形成したものである。【選択図】      図１
2006012915.tif 000002
【特許請求の範囲】
【請求項１】
単結晶基板とチャネル層との間に介在する無添加バッファ層を含むIII−Ｖ族化合物半導体装置において、
前記無添加バッファ層が前記単結晶基板と前記無添加バッファ層の界面、又は、前記無添加バッファ層の中間領域に形成されたｐ型バッファ層を含むことを特徴とするIII−Ｖ族化合物半導体装置。
【請求項２】
前記ｐ型バッファ層がＧａＡｓ又はＡｌＧａＡｓで形成されることを特徴とする請求項１記載のIII−Ｖ族化合物半導体装置。
【請求項３】
前記ｐ型バッファ層が５×１０１６ｃｍ−３〜１×１０１８ｃｍ−３の範囲のキャリア濃度、及び５ｎｍ〜１００ｎｍの範囲の厚さを有し、かつ前記ｐ型バッファ層のキャリア濃度と厚さの積が１×１０１１ｃｍ−２〜５×１０１１ｃｍ−２の範囲の範囲にあることを特徴とする請求項１記載のIII−Ｖ族化合物半導体装置。
【請求項４】
単結晶基板上に無添加バッファ層とチャネル層を順次エピタキシャル成長する工程を含むIII−Ｖ族化合物半導体装置の製造方法において、
前記単結晶基板と前記無添加バッファ層の界面、又は、前記無添加バッファ層の中間領域にｐ型バッファ層を形成する工程を含むことを特徴とするIII−Ｖ族化合物半導体装置の製造方法。
【請求項５】
前記エピタキシャル成長する工程及び前記ｐ型バッファ層を形成する工程は有機金属気相成長法を用いることを特徴とする請求項４記載のIII−Ｖ族化合物半導体装置の製造方法。
【請求項６】
前記ｐ型バッファ層を形成する工程が前記ｐ型バッファ層のＧａＡｓ又はＡｌＧａＡｓの原料としてＧａ(ＣＨ3)3 、ＡｓＨ3及びＡｌ(ＣＨ3)3を供給する工程であることを特徴とする請求項４記載のIII−Ｖ族化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III−Ｖ族化合物半導体装置及びその製造方法、特に電界効果トランジスタ（ＦＥＴ）やＦＥＴの一種である高電子移動度トランジスタ（ＨＥＭＴ）のバッファ層及びその形成方法に関するものである。
【背景技術】
【０００２】
ガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）等の化合物半導体はシリコン（Ｓｉ）に比べて電子移動度が高いという特長がある。このような特長を活かしてＧａＡｓやＩｎＧａＡｓは高速動作や高効率動作が要求されるデバイスに多く用いられている。代表例としてＨＥＭＴが挙げられる。
【０００３】
図６に、従来のＨＥＭＴ１０の構造を示す。このＨＥＭＴ１０は、半絶縁性ＧａＡｓからなる基板１１上に無添加バッファ層１２、チャネル層１３、スペーサ層１４、キャリア供給層１５、ショットキー層１６及びコンタクト層１７を順次エピタキシャル成長させ、コンタクト層１７を選択的にエッチングしてショットキー層１６の一部を露出させ、残ったコンタクト層１７上にソース電極１０２及びドレイン電極１０３を形成し、ショットキー層１６の露出した部分上にゲート電極１０１を形成したものである。ここで、コンタクト層１７はＩｎＧａＡｓからなり、ソース電極１０２及びドレイン電極１０３とオーミック接合を形成する層である。ショットキー層１６はＡｌＧａＡｓ、ＧａＡｓからなり、ゲート電極１０１とショットキー接合を形成する層である。キャリア供給層１５はＡｌＧａＡｓからなり、ｎ型不純物がドーピングされており、自由電子を放出してチャネル層１３へ供給する層である。チャネル層１３はＩｎＧａＡｓからなり、自由電子が流れる層であり、高純度である必要がある。スペーサ層１４はＡｌＧａＡｓからなり、チャネル層１３の自由電子がキャリア供給層１５のｎ型不純物によりイオン散乱されるのを抑止する層である。無添加バッファ層１２はＧａＡｓ、ＡｌＧａＡｓからなり、基板１１の表面の残留不純物によるデバイス特性の劣化を防止するために形成される層である。
【０００４】
バッファ層は、高抵抗であることが要求される。その理由は次の通りである。
【０００５】
ＨＥＭＴの動作において、ソース―ドレイン間の電流は、ゲート電圧印加時にゲート電極のショットキー界面からチャネル層へ伸びる空乏層によってチャネル層の厚さを変化させることによって、チャネル層を流れる電流で制御される。チャネル層が空乏化する電圧を印加した時、ソース―ドレイン間に電流が流れなくなる。この状態はピンチオフと呼ばれる。ピンチオフ時にソース―ドレイン間に流れる電流はバッファリーク電流と呼ばれ、１×１０−９Ａ以下であることが要求される。バッファ層の比抵抗を十分に高めるためには、バッファ層を無添加にしてキャリア濃度を低く抑え、１×１０１５ｃｍ−３以下とするのが一般的である。
【０００６】
また、例えば、特許文献１には、ｐ型半導体基板上にｐ型バッファ層及びチャネル層をエピタキシャル成長して作製する電界効果型半導体装置において、リーク電流を抑制するように、ｐ型バッファ層のアクセプタ濃度を５×１０１５ｃｍ−３から５×１０１６ｃｍ−３とすることが記載されている。
【特許文献１】特開平１０―１１６８３７号公報（段落００１９）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、図６に示す従来のＨＥＭＴ１０によれば、デバイスを作製してバッファリーク電流を評価した結果、１×１０−６Ａも流れることが分かった。無添加バッファ層（ＧａＡｓ、ＡｌＧａＡｓ）１２のキャリア濃度はｐ型１×１０１５ｃｍ−３である。このキャリア濃度はエピタキシャル成長条件に依存し、キャリア濃度を下げるためには、成長温度を上げる、ＧａＡｓとＡｌＧａＡｓのＶ／III流量比を上げることが有効であるが、これらの方法を駆使しても５×１０１４ｃｍ−３以下のキャリア濃度を実現することは困難であり、バッファリーク電流を１×１０−９Ａ以下に抑制することができないという問題がある。エピタキシャル層である無添加バッファ層１２では、ＥＬ２のような深いエネルギー準位が存在しないため、半絶縁性ＧａＡｓ基板のような補償機構によるキャリア濃度の減少が期待できず、高抵抗にはなり得ない。
【０００８】
従って、本発明の目的は、デバイスを作製した時にバッファリーク電流を１×１０−９Ａ以下に抑制するバッファ層を有することにより、スイッチング特性に優れたIII−Ｖ族化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によると、単結晶基板とチャネル層との間に介在する無添加バッファ層を含むIII−Ｖ族化合物半導体装置において、
前記無添加バッファ層が前記単結晶基板と前記無添加バッファ層の界面、又は、前記無添加バッファ層の中間領域に形成されたｐ型バッファ層を含むことを特徴とするIII−Ｖ族化合物半導体装置を提供する。
【００１０】
前記III−Ｖ族化合物半導体装置において、前記ｐ型バッファ層がＧａＡｓ又はＡｌＧａＡｓで形成されることが好ましい。
【００１１】
前記III−Ｖ族化合物半導体装置において、前記ｐ型バッファ層が５×１０１６ｃｍ−３〜１×１０１８ｃｍ−３の範囲のキャリア濃度、及び５ｎｍ〜１００ｎｍの範囲の厚さを有し、かつ前記ｐ型バッファ層のキャリア濃度と厚さの積が１×１０１１ｃｍ−２〜５×１０１１ｃｍ−２の範囲の範囲にあることが好ましい。
【００１２】
また、本発明によると、単結晶基板上に無添加バッファ層とチャネル層を順次エピタキシャル成長する工程を含むIII−Ｖ族化合物半導体装置の製造方法において、
前記単結晶基板と前記無添加バッファ層の界面、又は、前記無添加バッファ層の中間領域にｐ型バッファ層を形成する工程を含むことを特徴とするIII−Ｖ族化合物半導体装置の製造方法を提供する。
【００１３】
前記III−Ｖ族化合物半導体装置の製造方法において、前記エピタキシャル成長する工程及び前記ｐ型バッファ層を形成する工程はＭＯＶＰＥ（有機金属気相成長法）を用いることが好ましい。
【００１４】
前記III−Ｖ族化合物半導体装置の製造方法において、前記ｐ型バッファ層を形成する工程が前記ｐ型バッファ層のＧａＡｓ又はＡｌＧａＡｓの原料としてＧａ(ＣＨ3)3 、ＡｓＨ3及びＡｌ(ＣＨ3)3を供給する工程であることが好ましい。
【発明の効果】
【００１５】
本発明のIII−Ｖ族化合物半導体装置及びその製造方法によると、デバイスを作製した時にバッファリーク電流が１×１０−９Ａ以下に抑制されるため、スイッチング特性に優れたＦＥＴ（電界効果トランジスタ）を製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１７】
図１に、本発明の第１の実施の形態によるＨＥＭＴ１０の構造を示す。このＨＥＭＴ１０は、半絶縁性ＧａＡｓからなる基板１１上にｐ型バッファ層（ＡｌＧａＡｓからなる）１２ａ、無添加バッファ層（ＧａＡｓ、ＡｌＧａＡｓ）１２、チャネル層（ＩｎＧａＡｓ）１３、スペーサ層（ＡｌＧａＡｓ）１４、キャリア供給層（ＡｌＧａＡｓ）１５、ショットキー層（ＡｌＧａＡｓ、ＧａＡｓ）１６及びコンタクト層（ＩｎＧａＡｓ）１７を順次エピタキシャル成長させ、コンタクト層１７を選択的にエッチングしてショットキー層１６の一部を露出させ、残ったコンタクト層１７上にソース電極１０２及びドレイン電極１０３を形成し、ショットキー層１６の露出した部分上にゲート電極１０１を形成したものである。ここで、図１のＨＥＭＴ１０は、基板１１と無添加バッファ層１２との間にｐ型バッファ層１２ａが形成されたことを除き、図６の従来例の構造と同一であるため、図６の従来例と同一部分には同一番号を付し説明は省略する。
【００１８】
ＨＥＭＴ１０の動作において、ソース―ドレイン間の電流は、ゲート電圧印加時にゲート電極１０１のショットキー界面からチャネル層１３へ伸びる空乏層によってチャネル層１３の厚さを変化させることによって、チャネル層１３を流れる電流で制御される。チャネル層１３が空乏化するピンチオフ電圧印加時に、ソース―ドレイン間に流れるバッファリーク電流は、１×１０−９Ａ以下であることが要求される。
【００１９】
上述した本発明のＨＥＭＴ１０の構造によれば、半絶縁性基板１１とエピタキシャル層である無添加バッファ層１２との界面にｐ型バッファ層１２ａを形成することにより急峻なポテンシャル分布が形成されるため、バッファリーク電流を１×１０−９Ａ以下に抑制することができる。
【００２０】
表１は、図１のＨＥＭＴ１０に使用されたエピタキシャル層の一例を示す。ここで、エピタキシャル層の名称の「ｎ‐」、「ｐ‐」及び「ｉ‐」はエピタキシャル層がそれぞれｎ型、ｐ型、半絶縁性であることを表す。層の厚さの単位は「ｎｍ」（１０−９ｍ）である。キャリア濃度の単位は「ｃｍ−３」である。
【００２１】
【表１】
2006012915.tif 000003
【００２２】
なお、上記の例では、ｐ型バッファ層としてＡｌＧａＡｓを用いたが、ｐ型バッファ層にＧａＡｓを用いてもよい。
【００２３】
また、前述した本発明の第１の実施の形態では、基板１１と無添加バッファ層１２との界面にｐ型バッファ層１２ａを形成したが、図２に示すように、無添加バッファ層１２中にｐ型バッファ層１２ａを形成しても良い。図２は、本発明の第２の実施の形態によるＨＥＭＴ１０の構造を示す。ここで、図２のＨＥＭＴ１０は、無添加バッファ層１２の中間領域にｐ型バッファ層１２ａが形成されたことを除き、図１の第１の実施の形態と同一であるため、図１と同一部分には同一符号を付し説明は省略する。
【００２４】
図２のＨＥＭＴ１０の構造によっても、無添加バッファ層１２の中間領域にｐ型バッファ層１２ａを形成することにより急峻なポテンシャル分布が形成されるため、バッファリーク電流を１×１０−９Ａ以下に抑制することができる。
【００２５】
エピタキシャル成長技術には、有機金属気相成長法（ＭＯＶＰＥ）と分子線気相成長法（ＭＢＥ）が用いられる。ＭＢＥは結晶制御性に優れた成長技術ではあるが、エピタキシャル成長環境を高真空に保持するためのメンテナンスが必須であるためにスループットが上がらない。そのため工業生産的には、ＭＯＶＰＥが用いられることが多い。以下にＭＯＶＰＥについて簡単に述べる。
【００２６】
図３は、ＭＯＶＰＥ装置２０を示す。このＭＯＶＰＥ装置２０は、真空ポンプ及び排気装置（図示せず）を備えた排気部２６が接続された反応炉２１と、基板２７を載置するサセプタ２２と、サセプタ２２を加熱するヒータ２３と、サセプタ２２を回転、上下移動させる制御軸２４と、基板２７に向かって、斜め又は水平に原料ガスを供給する石英ノズル２５と、Ｇａを発生するトリメチルガリウム（ＴＭＧ）ガス発生装置３１と、Ａｌを発生するトリメチルアルミニウム（ＴＭＡ）ガス発生装置３２と、Ａｓを発生するＡｓＨ3ガス発生装置３３と、Ｉｎを発生するトリメチルインジウム（ＴＭＩ）ガス発生装置３４と、ＳｉをドープするためのＳｉを発生するジシラン（Ｓｉ2Ｈ6）ガス発生装置３５と、ＣＢｒ4を発生するＣＢｒ4ガス発生装置３６等を備える。なお、希釈用ガスとして水素が用いられる。成長させる金属によって原料ガスの組み合わせを変える。
【００２７】
エピタキシャル層を成長させる基板２７をサセプタ２２にセットし、成長炉２１内で加熱する。成長炉２１内に原料ガスを供給すると、原料ガスが熱により分解し、基板２７上にエピタキシャル層が成長する。原料としてｉ-ＧａＡｓを成長させる場合には、Ｇａ原料のトリメチルガリウム(Ｇａ(ＣＨ3)3)とＡｓ原料のアルシン（ＡｓＨ3）を基板２７に供給する。尚、Ｇａ原料として他にトリエチルガリウム(Ｇａ(ＣＨ3ＣＨ2)3 )がある。Ａｓ原料として他にトリメチル砒素（Ａｓ(ＣＨ3)3）、ターシャリーブチルアルシン（ＴＢＡ）がある。
【００２８】
ｉ−Ａｌ0.25Ｇａ0.75Ａｓを成長させる場合には、Ｇａ(ＣＨ3)3、ＡｓＨ3及びＡｌ原料のトリメチルアルミニウム(Ａｌ(ＣＨ3)3)を基板に供給する。なお、Ａｌ原料として他にトリエチルアルミニウム(Ａｌ(ＣＨ3ＣＨ2)3)がある。
【００２９】
ｉ−Ｉｎ0.20Ｇａ0.80Ａｓを成長させる場合には、Ｇａ(ＣＨ3)3、ＡｓＨ3及びＩｎ原料のトリメチルインジウム(Ｉｎ(ＣＨ3)3)を基板に供給する。
【００３０】
ｎ−Ａｌ0.25Ｇａ0.75Ａｓを成長させる場合には、Ｇａ(ＣＨ3)3、ＡｓＨ3、Ａｌ原料のトリメチルアルミニウム(Ａｌ(ＣＨ3)3)或いはトリエチルアルミニウム(Ａｌ(ＣＨ3ＣＨ2)3)、及びｎ型ドーパントを基板に供給する。
【００３１】
ｎ−ＩｎＧａＡｓを成長させる場合には、Ｇａ(ＣＨ3)3、Ｉｎ(ＣＨ3)3、ＡｓＨ3 及びｎ型ドーパントを基板に供給する。ｎ型ドーパントの元素としてはＳｉ、Ｓ、セレン（Ｓｅ）、テルル（Ｔｅ）がある。Ｓｉ原料としてはモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）がある。Ｓ原料としては硫化水素（Ｈ２Ｓ）がある。Ｓｅ、Ｔｅ原料としてはセレン化水素（Ｈ２Ｓｅ）、テルル化水素（Ｈ２Ｔｅ）がある。キャリア供給層（ｎ−Ａｌ0.25Ｇａ0.75Ａｓ）には、ＧａＡｓ中での拡散係数が小さいＳｉ或いはＳが用いられることが多い。
【００３２】
本発明の実施例を以下に説明する。
【実施例】
【００３３】
本発明を表１のＨＥＭＴエピタキシャルウェハに適用した。成長時の基板温度を６５０℃とし、成長炉内の圧力を１０１０８Ｐａ（７６Ｔｏｒｒ）とし、希釈用ガスとして水素を用いた。基板にはＧａＡｓ基板を用いた。
【００３４】
半絶縁性ＧａＡｓからなる基板の直上にｐ−Ａｌ0.25Ｇａ0.75Ａｓ層を成長した。原料はＧａ(ＣＨ3)3 、Ａｌ(ＣＨ3)3及びＡｓＨ3を用い、それらの流量はそれぞれ５．３ｃｍ３／分、１．４３ｃｍ３／分及び６３ｃｍ３／分とした。Ｖ／III流量比を下げたことにより、ｐ型ドーパントである炭素の取り込みが進んだことがＳＩＭＳ（二次イオン質量分析法）測定の結果判明した。キャリア濃度は１×１０１７ｃｍ−３、厚さは２０ｎｍとした。
【００３５】
ｉ−ＧａＡｓ層の成長にはＧａ(ＣＨ3)3とＡｓＨ3とを用いた。Ｇａ(ＣＨ3)3の流量は１０．５ｃｍ３／分である。ＡｓＨ3の流量は３１５ｃｍ３／分である。成長速度は、０．４ｎｍ／秒であった。
【００３６】
ｉ−Ａｌ0.25Ｇａ0.75Ａｓ層の成長にはＧａ(ＣＨ3)3、Ａｌ(ＣＨ3)3及びAsH3を用いた。Ｇａ(ＣＨ3)3、Ａｌ(ＣＨ3)3及びＡｓＨ3の流量はそれぞれ５．３ｃｍ３／分、１．４３ｃｍ３／分及び６３０ｃｍ３／分とした。成長速度は、０．３ｎｍ／秒であった。
【００３７】
ｉ−Ｉｎ0.20Ｇａ0.80Ａｓ層の成長にはＧａ(ＣＨ3)3とＩｎ(ＣＨ3)3及びＡｓＨ3を用いた。Ｇａ(ＣＨ3)3、Ｉｎ(ＣＨ3)3及びＡｓＨ3の流量はそれぞれ５．３ｃｍ３／分、２．０９ｃｍ３／分、及び５００ｃｍ３／分とした。成長速度は、０．５ｎｍ／秒であった。
【００３８】
ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層の成長には、ｉ−Ａｌ0.25Ｇａ0.75Ａｓの成長に使用したＧａ(ＣＨ3)3、Ａｌ(ＣＨ3)3、ＡｓＨ3に加えてｎ型ドーパント原料としてＳｉ2Ｈ6を使用した。ドーパントＳｉ2Ｈ6の流量は、７．７８×１０−３ｃｍ３／分である。ドーパントＳｉ2Ｈ6以外の原料の流量はｉ−Ａｌ0.25Ｇａ0.75Ａｓ層の場合と同じである。
【００３９】
ｎ−ＧａＡｓ層の成長には、ｉ−ＧａＡｓの成長に使用したＧａ(ＣＨ3)3、ＡｓＨ3に加えてｎ型ドーパントＳｉ2Ｈ6を用いた。ドーパントＳｉ2Ｈ6の流量は１．４７×１０−４ｃｍ３／分である。ドーパントＳｉ2Ｈ6以外の原料の流量はi-ＧａＡｓ層の場合と同様である。
【００４０】
ｎ−Ｉｎ0→0.50Ｇａ1→0.50Ａｓ層はＩｎＡｓ混晶比が０から０．５０まで変化し、成長にはＩｎ（ＣＨ3）3、Ｇａ(ＣＨ3)3、ＡｓＨ3、Ｓｉ2Ｈ6及びＣＢｒ4を用いた。Ｉｎ(ＣＨ3)3、Ｇａ(ＣＨ3)3、ＡｓＨ3、Ｓｉ2Ｈ6及びＣＢｒ4の成長開始時の流量はそれぞれ０ｃｍ３／分、５．３ｃｍ３／分、５００ｃｍ３／分、１．２×１０−１ｃｍ３／分及び２．２×１０‐３ｃｍ３／分、また成長終了時の流量はそれぞれ８．３ｃｍ３／分、５．３ｃｍ３／分、５００ｃｍ３／分、１．６ｃｍ３／分及び４．５×１０‐２ｃｍ３／分とした。
【００４１】
ｎ-Ｉｎ0.50Ｇａ0.50Ａｓ層の成長にはＩｎ(ＣＨ3)3、Ｇａ(ＣＨ3)3、ＡｓＨ3、Ｓｉ2Ｈ6及びＣＢｒ4を用い、それらの流量はそれぞれ８．３ｃｍ３／分、５．３ｃｍ３／分、５００ｃｍ３／分、１．６ｃｍ３／分及び４．５×１０−２ｃｍ３／分とした。成長速度は、０．５ｎｍ／秒であった。
【００４２】
図４は、表１に示す構造のエピタキシャル層を成長して作製したＨＥＭＴについて、ゲート電圧Ｖｇとソース―ドレイン電流Ｉｄｓを測定した結果を示す。図４より、ピンチオフ電圧印加時のバッファリーク電流は１×１０−９Ａ以下を示すことが分かる。また、ピンチオフ時に中性領域が発生するようなｐ型バッファ層１２ａでは、バッファリーク電流が１×１０−９Ａより大きくなることが懸念されるので、ｐ型バッファ層１２ａのキャリア濃度と厚さについて最適な範囲を調べた。
【００４３】
図５は、無添加バッファ層１２中に形成するｐ型バッファ層１２ａのキャリア濃度Ｐと厚さｄをパラメータとして、ＨＥＭＴ用各種エピタキシャルウエハについてバッファリーク電流が１×１０−９Ａ以下となるｐ型バッファ層のキャリア濃度と厚さの範囲を測定した結果を示す。図５より、ｐ型バッファ層のキャリア濃度Ｐが５×１０１６ｃｍ−３〜１×１０１８ｃｍ−３、ｐ型バッファ層の厚さｄが５ｎｍ〜１００ｎｍの範囲で、かつｐ型バッファ層のキャリア濃度Ｐと厚さｄの積Ｐ×ｄが１×１０１１ｃｍ−２〜５×１０１１ｃｍ−２の範囲でバッファリーク電流が１×１０−９Ａ以下を示すことが分かる。
【００４４】
なお、本発明は、バッファ層を有する各種ＦＥＴの全てに適用することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態によるＨＥＭＴの縦断面図である。
【図２】本発明の第２の実施の形態によるＨＥＭＴの縦断面図である。
【図３】ＨＥＭＴを作製するためのＭＯＶＰＥ装置を示す図である。
【図４】本発明によるＨＥＭＴにおけるソース―ドレイン電流とゲート電圧の関係を示す図である。
【図５】本発明の実施例によるバッファリーク電流が１×１０−９Ａ以下となるｐ型バッファ層のキャリア濃度と厚さの範囲を示す図である。
【図６】従来のＨＥＭＴの縦断面図である。
【符号の説明】
【００４６】
１０  ＨＥＭＴ
１１  基板
１２  無添加バッファ層
１２ａ  ｐ型バッファ層
１３  チャネル層
１４  スペーサ層
１５  キャリア供給層
１６  ショットキー層
１７  コンタクト層
２０  ＭＯＶＰＥ装置
２１  反応炉
２２  サセプタ
２３  ヒータ
２４  制御軸
２５  石英ノズル
２６  排気部
２７  基板
３１  ＴＭＧガス発生装置
３２  ＴＭＡガス発生装置
３３  ＡｓＨ3ガス発生装置
３４  ＴＭＩガス発生装置
３５  Ｓｉ2Ｈ6ガス発生装置
３６  ＣＢｒ4ガス発生装置
１０１  ゲート電極
１０２  ソース電極
１０３  ドレイン電極
【図１】
2006012915.tif 000004
【図２】
2006012915.tif 000005
【図３】
2006012915.tif 000006
【図４】
2006012915.tif 000007
【図５】
2006012915.tif 000008
【図６】
2006012915.tif 000009