(57)【要約】【課題】ガラス基板などの上に低温で形成できる酸化膜から良質なゲート絶縁膜が構成され、ポリシリコンなどのアルミニウム以外の材料から構成されたゲート電極を用いたＭＯＳトランジスタが、工程数をあまり増加させることなく製造できるようにする。【解決手段】酸化シリコン層１５１の上にアルミニウム層１５２が設けられ、アルミニウム層１５２の上にこれを覆うように酸化シリコン層１５３が配置された状態に絶縁層１０５を形成し、この絶縁層１０５が加熱された状態とし、絶縁層１０５（酸化シリコン層１５１）と半導体層１０４との界面の捕獲準位が低減された状態とする。【選択図】  図１
2006237310.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる半導体層の上に、酸化シリコンからなる絶縁層が、アルミニウムを混入された状態で形成された状態とする工程と、
前記絶縁層が形成された後、前記絶縁層が加熱された状態とする工程と、
前記絶縁層からなるゲート絶縁層が形成された状態とする工程と、
前記ゲート絶縁層の上にゲート電極が形成された状態とする工程と、
前記ゲート電極を挾むように前記半導体層に形成されたソース及びドレインとが形成された状態とする工程と
を少なくとも備えることを特徴とするＭＯＳトランジスタの製造方法。
【請求項２】
請求項１記載のＭＯＳトランジスタの製造方法において、
前記半導体層の上に第１酸化シリコン層が形成された状態とする工程と、
前記第１酸化シリコン層の上にアルミニウム層が形成された状態とする工程と、
前記アルミニウム層の上に第２酸化シリコン層が形成された状態とする工程と
により、前記絶縁層が形成された状態とする
ことを特徴とするＭＯＳトランジスタの製造方法。
【請求項３】
シリコンからなる半導体層と、
この半導体層の上に形成された酸化シリコンからなるゲート絶縁層と、
このゲート絶縁層の上に形成されたゲート電極と、
このゲート電極を挾むように前記半導体層に形成されたソース及びドレインと
を少なくとも備え、
前記ゲート絶縁層は、アルミニウムが混入されている
ことを特徴とするＭＯＳトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置や有機ＥＬを用いた表示装置などの駆動に用いられるＭＯＳトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬを用いた表示装置などでは、ガラス基板の上に形成された薄膜トランジスタ（Thin Film Transistor：以下”ＴＦＴ”と略す）をスイッチング素子として用いている。近年では、より低温でガラス上に形成できる低温ポリシリコンを用いたＴＦＴが主流となりつつある。低温ポリシリコンＴＦＴでは、ＬＳＩ向けのＭＯＳトランジスタと同様に、ゲート絶縁膜に、シリコン酸化（ＳｉＯ2）膜が用いられている。
【０００３】
ＬＳＩ用のＭＯＳトランジスタなどにおいては、熱酸化法などによりゲート絶縁膜が形成されているが、ガラス基板を用いる薄膜トランジスタでは、熱酸化法などの高温処理が適用できない。このため、薄膜トランジスタのゲート絶縁膜に利用されるＳｉＯ2膜は、一般に、アルコキシシランであるＴＥＯＳ（Ｓｉ（ＯＣ2Ｈ5）4）を原料ガスとし、酸素を酸化剤とした４００℃以下の温度のプラズマＣＶＤ法で形成されている（特許文献１，２参照）。また、硝酸，硫酸，過酸化水素などの酸化剤薬液を用いた酸化により、シリコン基材の表面にゲート絶縁膜となる酸化膜を、低い温度で形成する技術も提案されている（特許文献３参照）。
【０００４】
ところで、上述したように低温で形成された酸化シリコンの膜は、熱酸化膜に比較して膜質が劣るため、電気的な特性を向上させるために、水素を含む雰囲気で熱処理をする後処理が広く行われている（特許文献４参照）。この技術では、低温で形成された酸化シリコン膜の上に白金などの酸化触媒機能を持つ金属膜が形成された状態とし、これらを酸化雰囲気中で加熱し、ついで非酸化性の雰囲気中で加熱することで、良質なゲート絶縁膜を形成するようにしている。
【０００５】
また、アルミニウムからなるゲート電極が用いられている場合、ゲート電極が形成された後に熱処理を行うことで、シリコンとゲート絶縁膜との界面の準位密度を低減する技術も提案されている（特許文献５参照）。この技術では、ゲート電極となるアルミニウムの層が形成された後に熱処理を行うことで、アルミニウム層とゲート絶縁膜との界面において、ゲート絶縁膜中のＯＨ基やＨ2Ｏとアルミニウムとを反応させて原子状水素を発生させ、ゲート絶縁膜中の固定電荷を除去するようにしている。
【０００６】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【特許文献１】特開２００２−１３２１８５号公報
【特許文献２】特開２００２−１８５００９号公報
【特許文献３】特開２００４−０４７９３５号公報
【特許文献４】特開平１１−０６７７５６号公報
【特許文献５】特開２００３−２７３１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、低温で形成したゲート絶縁膜の電気的特性を向上させる上述した従来の技術では、酸化触媒機能を有する金属を用いることや、ゲート電極材料がアルミニウムに限られるなど、使用材料や工程数が増加し、また、ゲート電極材料に制限を受けるなどの問題がある。
【０００８】
本発明は、以上のような問題点を解消するためになされたものであり、ガラス基板などの上に低温で形成できる酸化膜から良質なゲート絶縁膜が構成され、ポリシリコンなどのアルミニウム以外の材料から構成されたゲート電極を用いたＭＯＳトランジスタが、工程数をあまり増加させることなく製造できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るＭＯＳトランジスタの製造方法は、シリコンからなる半導体層の上に、酸化シリコンからなる絶縁層が、アルミニウムを混入された状態で形成された状態とする工程と、絶縁層が形成された後、絶縁層が加熱された状態とする工程と、絶縁層からなるゲート絶縁層が形成された状態とする工程と、ゲート絶縁層の上にゲート電極が形成された状態とする工程と、ゲート電極を挾むように半導体層に形成されたソース及びドレインとが形成された状態とする工程とを少なくとも備えるものである。絶縁層が加熱される工程で、混入しているアルミニウムの働きにより、絶縁層中のＯＨ結合やＨ2Ｏより原子状水素が生成され、絶縁層中の固定電荷が低減され、絶縁層と半導体層との界面における捕獲準位が低減する。
【００１０】
上記ＭＯＳトランジスタの製造方法において、半導体層の上に第１酸化シリコン層が形成された状態とする工程と、第１酸化シリコン層の上にアルミニウム層が形成された状態とする工程と、アルミニウム層の上に第２酸化シリコン層が形成された状態とする工程とにより、絶縁層が形成された状態とすればよい。
【００１１】
また、本発明に係るＭＯＳトランジスタは、シリコンからなる半導体層と、この半導体層の上に形成された酸化シリコンからなるゲート絶縁層と、このゲート絶縁層の上に形成されたゲート電極と、このゲート電極を挾むように半導体層に形成されたソース及びドレインとを少なくとも備え、ゲート絶縁層は、アルミニウムが混入されているようにしたものである。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、ゲート絶縁層となる絶縁層が、アルミニウムを混入された状態で形成され、絶縁層が形成された後、絶縁層が加熱されるようにしたので、ガラス基板などの上に低温で形成できる酸化膜から良質なゲート絶縁膜が構成され、アルミニウムに限定されることなく様々な材料から構成されたゲート電極を用いたＭＯＳトランジスタが、工程数をあまり増加させることなく製造できるようになるという優れた効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるＭＯＳトランジスタの製造方法例を説明するための工程図である。図１では、液晶表示装置などに用いられるトップゲート型の薄膜トランジスタを例にして説明する。まず、図１（ａ）に示すように、ガラス基板１０１の上に、所定の間隔を開けてソース電極１０２,ドレイン電極１０３が形成された状態とする。これらは、例えば、所定の金属膜をガラス基板１０１の上に形成した後、金属膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成できる。
【００１４】
次に、図１（ｂ）に示すように、ガラス基板１０１の上にソース電極１０２,ドレイン電極１０３に渡るポリシリコン層（低温ポリシリコン）から構成された半導体層１０４が形成された状態とする。半導体層１０４は、ガラス基板１０１の上に、例えば、膜厚１００ｎｍ程度にアモルファスシリコンの膜を形成した後、線状のエキシマレーザを基板に対して一方向から連続的に重なり合うように照射することによってアモルファスシリコンを多結晶化し、多結晶化した膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成できる。
【００１５】
次に、図１（ｃ）に示すように、形成した半導体層１０４や各電極を含めたガラス基板１０１の上に、絶縁層１０５が形成された状態とする。絶縁層１０５は、図１（ｃ’）に部分を拡大して示すように、酸化シリコン層１５１の上にアルミニウム層１５２が設けられ、アルミニウム層１５２の上にこれを覆うように酸化シリコン層１５３が配置されているものである。酸化シリコン層１５１及び酸化シリコン層１５３は、例えば、ＴＥＯＳを原料ガスとし、酸素を酸化剤とした４００℃以下の温度のプラズマＣＶＤ法で形成すればよく、スパッタ法により形成してもよい。また、アルミニウム層１５２は、スパッタ法や真空蒸着法などにより形成してもよく、ＣＶＤ法により形成してもよい。
【００１６】
以上のようにして絶縁層１０５を形成した後、絶縁層１０５が加熱された状態とし、絶縁層１０５（酸化シリコン層１５１）と半導体層１０４との界面の捕獲準位が低減された状態とする。加熱された絶縁層１０５においては、混入しているアルミニウム層１５２の働きにより、酸化シリコン層１５１中のＯＨ結合やＨ2Ｏより原子状水素が生成され、酸化シリコン層１５１中の固定電荷が除去され、半導体層１０４との界面における捕獲準位が低減する。なお、加熱は、窒素などの不活性ガス中で行えばよい。また、加熱の温度は、３００〜６００℃の範囲で行えばよい。
【００１７】
次に、図１（ｄ）に示すように、ソース電極１０２とドレイン電極１０３とに挟まれた領域の絶縁層１０５の上に、例えば高濃度の不純物が導入されたポリシリコンからなるゲート電極１０６が形成された状態とする。例えば、絶縁層１０５の上に膜厚１００ｎｍ程度にポリシリコンの膜を形成し、形成したポリシリコンの膜に、所望の形状のレジストパターンを形成し、レジストパターンをマスクとしてポリシリコン膜を選択的にエッチングすることで、ゲート電極１０６を形成することができる。
【００１８】
次に、ゲート電極１０６の形成に用いた上記レジストパターンを用い、絶縁層１０５を選択的にエッチングし、図１（ｅ）に示すように、ゲート絶縁層１０７が形成された状態とする。また、これらの加工により、ゲート電極１０６の両脇の領域の半導体層１０４が露出された状態とする。次に、ゲート電極１０６をマスクとして利用し、ゲート電極１０６の両脇に露出した半導体層１０４に例えばリンをイオン注入することにより、図２（ｆ）に示すように、ソース１０８及びドレイン１０９が形成された状態とする。これらの結果、ソース電極１０２にオーミック接続したソース１０８及びドレイン電極１０３にオーミック接続したドレイン１０９が形成される。
【００１９】
また、半導体層１０４のゲート電極１０６の下方の領域は、イオンが注入されず、ノンドープであり、チャネルが形成される領域（チャネル領域）となる。従って、図１に示す薄膜トランジスタは、チャネル領域を挾むように接して配置されたソース１０８及びドレイン１０９と、チャネル領域の上に形成されたゲート絶縁層１０７と、ゲート絶縁層１０７の上に形成されたゲート電極１０６とから構成されたものとなる。
【００２０】
ところで、上述では、絶縁層１０５の中に、連続した層状のアルミニウム層１５２が混入されているようにしたが、これに限るものではない。図３に例示するように、絶縁層２０５の中に、島状に複数のアルミニウム層２５２が混入されているようにしてもよい。いずれの場合においても、アルミニウムの層は、酸化シリコンの層に埋め込まれた状態となっていればよい。ここで、図３（ａ）は、図１，図２と同様に、ガラス基板１０１の平面に垂直な面の断面を示している。また、図３（ｂ）は、図３（ａ）のｂｂ断面を示し、ガラス基板１０１の平面に平行な面の断面を示している。
【００２１】
なお、上述では、ゲート電極をポリシリコンから構成したが、これに限るものではなく、タングステンシリサイド，チタンシリサイド，及びアルミニウムなど、よく用いられる他の材料からゲート電極が構成されていてもよい。また、上述では、ゲート電極が形成される前に、アルミニウムの層が混入した絶縁層を加熱するようにしたが、これに限るものではなく、ゲート電極が形成された後など、他の工程で加熱処理を行うようにしてもよい。例えば、イオン注入法によりソース・ドレインを形成するときに、イオン注入による損傷を回復させるための加熱処理と兼用してもよい。また、上述ではトップゲート型の薄膜トランジスタを例に説明したが、これに限るものではなく、本発明は、正スタガ型の薄膜トランジスタなど他のＭＯＳトランジスタに適用できることは、いうまでもない。半導体層と絶縁層との界面が存在している状態で、絶縁層の加熱が行われればよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態におけるＭＯＳトランジスタの製造方法例を説明するための工程図である。
【図２】本発明の実施の形態におけるＭＯＳトランジスタの製造方法例を説明するための工程図である。
【図３】本発明の実施の形態におけるＭＯＳトランジスタの一部構成を示す構成図である。
【符号の説明】
【００２３】
１０１…ガラス基板、１０２…ソース電極、１０３…ドレイン電極、１０４…半導体層、１０５…絶縁層、１０６…ゲート電極、１０７…ゲート絶縁層、１０８…ソース、１０９…ドレイン、１５１…酸化シリコン層、１５２…アルミニウム層、１５３…酸化シリコン層。
【図１】
2006237310.tif 000003
【図２】
2006237310.tif 000004
【図３】
2006237310.tif 000005