(57)【要約】 【課題】  半導体レーザ素子において、寄生容量を低減しつつ、電極信頼性を高める。【解決手段】  半導体レーザ素子１は、第１導電型半導体基板１０上に半導体活性層３０と電流狭窄部５０と第２導電型コンタクト層６０と第２導電型電極７２とを順次有し、電流狭窄部５０は、第１の第２導電型クラッド層５１と該クラッド層上に電流狭窄用開口部５３ａを有して形成された第１導電型電流阻止層５３と電流狭窄用開口部５３ａ内に形成された第２の第２導電型クラッド層５４との逆バイアス構造を有するものであり、コンタクト層６０の表面から半導体基板１０に向けて掘削され、少なくとも電流阻止層５３を貫通する溝８０が電流狭窄用開口部５３ａを挟んで一対設けられており、第２導電型電極７２は、電流狭窄用開口部５３ａの開口領域５３ｂを含み一対の溝の底面８０ｂを超えない範囲内に形成されている。【選択図】  図２
2006286875.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板の一方の面に、該半導体基板側から上方に半導体活性層と該半導体活性層の特定領域に電流を注入するための電流狭窄部と第２導電型コンタクト層と第２導電型電極とを順次有し、
前記半導体活性層の下方に第１導電型電極を有する半導体レーザ素子において、
前記電流狭窄部は、前記半導体活性層上に形成された第１の第２導電型クラッド層と、該クラッド層上に電流狭窄用開口部を有して形成された第１導電型電流阻止層と、前記電流狭窄用開口部内に形成された第２の第２導電型クラッド層との逆バイアス構造を有するものであり、
前記コンタクト層の表面から前記半導体基板に向けて掘削され、少なくとも前記電流阻止層を貫通する溝が、前記電流狭窄用開口部を挟んで一対設けられており、
前記第２導電型電極は、前記電流狭窄用開口部の開口領域を含み、前記一対の溝の底面を超えない範囲内に形成されていることを特徴とする半導体レーザ素子。
【請求項２】
前記半導体活性層の電流注入領域が帯状に延びており、前記第２導電型電極は、該電流注入領域に対向して延びる帯状の電極本体部と、該電極本体部の側方に連設されたボンディング用のパッド電極部とを有するものであり、
前記一対の溝は、前記第２導電型電極の輪郭に沿って形成されていることを特徴とする請求項１に記載の半導体レーザ素子。
【請求項３】
前記一対の溝が、前記半導体活性層を貫通していることを特徴とする請求項１又は２に記載の半導体レーザ素子。
【請求項４】
第１導電型半導体基板の一方の面に、該半導体基板側から上方に半導体活性層と該半導体活性層の特定領域に電流を注入するための電流狭窄部と第２導電型コンタクト層と第２導電型電極とを順次有し、
前記半導体活性層の下方に第１導電型電極を有する半導体レーザ素子において、
前記電流狭窄部は、前記半導体活性層上に形成された第１の第２導電型クラッド層と、該クラッド層上に電流狭窄用開口部を有して形成された第１導電型電流阻止層と、前記電流狭窄用開口部内に形成された第２の第２導電型クラッド層との逆バイアス構造を有するものであり、
少なくとも前記電流阻止層と前記コンタクト層とは、下地から突出したリッジ構造部をなし、
前記第２導電型電極は、前記電流狭窄用開口部の開口領域を含み、前記リッジ構造部の壁面を超えない範囲内に形成されていることを特徴とする半導体レーザ素子。
【請求項５】
前記半導体活性層の電流注入領域が帯状に延びており、前記第２導電型電極は、該電流注入領域に対向して延びる帯状の電極本体部と、該電極本体部の側方に連設されたボンディング用のパッド電極部とを有するものであり、
前記リッジ構造部は、前記パッド電極部の形成部分が他の部分より幅広とされ、前記リッジ構造部の壁面は、前記第２導電型電極の輪郭に沿って形成されていることを特徴とする請求項４に記載の半導体レーザ素子。
【請求項６】
前記半導体活性層が前記リッジ構造部に含まれることを特徴とする請求項４又は５に記載の半導体レーザ素子。
【請求項７】
前記半導体基板は、結晶構造が（１００）面から傾斜したオフ基板であることを特徴とする請求項１〜６のいずれかに記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子に係り、特に、半導体活性層の特定領域に電流を注入するための逆バイアス構造の電流狭窄部を有する半導体レーザ素子に関するものである。
【背景技術】
【０００２】
光ディスクの記録再生用光源等として用いられる半導体レーザ素子は、低電流で効率良く動作することが求められている。例えば、特許文献１には、ｎ型半導体基板の一方の面に半導体活性層とｐ型電極とが形成され、他方の面にｎ型電極が形成され、半導体活性層上に、半導体活性層の帯状特定領域に電流を注入するための逆バイアスｐｎ接合構造の電流狭窄部を設け、この上にコンタクト層を配した半導体レーザ素子が開示されている。
【０００３】
同文献には、電流狭窄部として、半導体活性層上に形成された第１のｐ型クラッド層と、該クラッド層上に電流狭窄用開口部を有して形成されたｎ型電流阻止層と、電流狭窄用開口部内に形成された第２のｐ型クラッド層との逆バイアス構造を有するものが開示されている。
【０００４】
ところで、光ファイバネットワークの普及に伴い、現在主流の石英系ファイバからコストの安いプラスチックファイバ（ＰＯＦ）が注目されている。現状の光ファイバ通信速度は１００Ｍｂｐｓ程度であるが、伝送情報量の増大を図るべく、より一層の高速化が要求されてきている。ＰＯＦ用光源としては、ＰＯＦの低損失波長域である波長６５０ｎｍ帯のＡｌＧａＩｎＰ半導体レーザ素子等が考えられている。しかしながら、光ディスク用等として開発された従来の半導体レーザ素子は、高速周波数直接変調の必要がないため、ＧＨｚ帯以上の高速変調性能に対応した半導体レーザ素子は実用化されていない。
【０００５】
高速変調性を妨げる要因の一つとして、半導体レーザ素子構造に起因する寄生容量がある。上記特許文献１には、電流狭窄用開口部を挟んで、コンタクト層から掘削され少なくとも電流阻止層を貫通する一対の帯状の溝を設けることで、実質的な逆バイアスｐｎ接合面を小さくして、電流狭窄部の逆バイアスｐｎ接合容量を低減し、寄生容量を低減する素子構造が記載されている。
【０００６】
また、上記特許文献１には、ｐ型電極を、半導体活性層の帯状電流注入領域に対応して延びる帯状の電極本体部と、該電極本体部の側方に連設されたボンディング用のパッド電極部とを有するパターンで形成することが記載されている。ボンディング用のパッド電極部を設けることで、電極全体の面積を小さくできるので、寄生容量を低減できる。
【特許文献１】特開２００３−１０１１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載の従来の半導体レーザ素子では、ボンディング用のパッド電極部が一対の溝より外側に設けられ、帯状の電極本体部とボンディング用のパッド電極部とを含むｐ型電極全体は、一対の溝の間から一対の溝の外側まで渡る範囲に形成されている（特許文献１図２参照）。電極本体部を狭くして、ボンディング用のパッド電極部を一対の溝の間に設けると、半導体活性層の電流注入領域とボンディング部分とが近接しすぎて、ボンディング部分の半導体活性層の電流注入領域に対するストレスが大きくなるため、従来は敢えて、ボンディング用のパッド電極部を一対の溝より外側に設ける構成としている。
【０００８】
しかしながら、かかる構成では、ｐ型電極が一対の溝を跨って形成されるので、溝内部に蒸着等によって良好に電極を形成することが難しい。誇張して言えば、電極の断線が起こる恐れがある。パッド電極部を設けない場合も、従来はｐ型電極が一対の溝を跨って形成されており（特許文献１図７参照）、上記と同様の問題を有している。
【０００９】
特に、ＡｌＧａＩｎＰ半導体レーザ素子では、通常、半導体基板として、結晶構造が（１００）面から傾斜したオフ基板を用いるため、溝を形成するエッチング工程で、基板がオフ角分斜め方向にエッチングされ、ジャスト基板を用いる場合に比して、一方の溝壁面の勾配が大きくなりやすく、上記の問題はより深刻となっている。
【００１０】
本発明は上記事情に鑑みてなされたものであり、半導体レーザ素子の寄生容量を低減しつつ、電極信頼性の高い半導体レーザ素子の構造を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明の第１の半導体レーザ素子は、第１導電型半導体基板の一方の面に、該半導体基板側から上方に半導体活性層と該半導体活性層の特定領域に電流を注入するための電流狭窄部と第２導電型コンタクト層と第２導電型電極とを順次有し、前記半導体活性層の下方に第１導電型電極を有する半導体レーザ素子において、
前記電流狭窄部は、前記半導体活性層上に形成された第１の第２導電型クラッド層と、該クラッド層上に電流狭窄用開口部を有して形成された第１導電型電流阻止層と、前記電流狭窄用開口部内に形成された第２の第２導電型クラッド層との逆バイアス構造を有するものであり、
前記コンタクト層の表面から前記半導体基板に向けて掘削され、少なくとも前記電流阻止層を貫通する溝が、前記電流狭窄用開口部を挟んで一対設けられており、
前記第２導電型電極は、前記電流狭窄用開口部の開口領域を含み、前記一対の溝の底面を超えない範囲内に形成されていることを特徴とするものである。
【００１２】
本明細書において、「第１導電型」及び「第２導電型」は、ｐ型、ｎ型等の半導体のタイプを示している。
【００１３】
上記の本発明の半導体レーザ素子において、第１導電型電極は、半導体活性層の下方（第２導電型電極とは反対側）に形成されていればよいので、第１導電型電極と第２導電型電極とは、半導体基板の異なる面に形成されてもよく、同一面に形成されていてもよい。これは、後記する本発明の第２の半導体レーザ素子においても同様である。
【００１４】
上記の本発明の第１の半導体レーザ素子において、第２導電型電極はボンディング用のパッド電極部を有するものでも有しないものであってもよいが、ボンディング部分の半導体活性層に対するストレス低減の観点から、第２導電型電極はボンディング用のパッド電極部を有することが好ましい。さらに寄生容量低減の観点から、下記構造とすることが好ましい。
【００１５】
すなわち、上記の本発明の第１の半導体レーザ素子においては、前記半導体活性層の電流注入領域が帯状に延びており、前記第２導電型電極は、該電流注入領域に対向して延びる帯状の電極本体部と、該電極本体部の側方に連設されたボンディング用のパッド電極部とを有するものであり、前記一対の溝は、前記第２導電型電極の輪郭に沿って形成されていることが好ましい。
【００１６】
上記の本発明の第１の半導体レーザ素子においては、前記一対の溝が、前記半導体活性層を貫通していることが好ましい。
【００１７】
本発明では、一対の溝を設ける代わりに、少なくとも電流阻止層とコンタクト層とを下地から突出したリッジ構造とすることもできる。かかる構造は、一対の溝を最大限大きくして、溝の電流狭窄用開口部と反対側の壁面をなくした構造に相当する。かかる構成においても、第２導電型電極の形成領域を特定範囲とすれば、従来の課題が解決される。
【００１８】
すなわち、本発明の第２の半導体レーザ素子は、第１導電型半導体基板の一方の面に、該半導体基板側から上方に半導体活性層と該半導体活性層の特定領域に電流を注入するための電流狭窄部と第２導電型コンタクト層と第２導電型電極とを順次有し、前記半導体活性層の下方に第１導電型電極を有する半導体レーザ素子において、
前記電流狭窄部は、前記半導体活性層上に形成された第１の第２導電型クラッド層と、該クラッド層上に電流狭窄用開口部を有して形成された第１導電型電流阻止層と、前記電流狭窄用開口部内に形成された第２の第２導電型クラッド層との逆バイアス構造を有するものであり、
少なくとも前記電流阻止層と前記コンタクト層とは、下地から突出したリッジ構造部をなし、
前記第２導電型電極は、前記電流狭窄用開口部の開口領域を含み、前記リッジ構造部の壁面を超えない範囲内に形成されていることを特徴とするものである。
【００１９】
上記の本発明の第２の半導体レーザ素子においては、寄生容量低減とボンディング部分の半導体活性層に対するストレス低減の観点から、前記半導体活性層の電流注入領域が帯状に延びており、前記第２導電型電極は、該電流注入領域に対向して延びる帯状の電極本体部と、該電極本体部の側方に連設されたボンディング用のパッド電極部とを有するものであり、前記リッジ構造部は、前記パッド電極部の形成部分が他の部分より幅広とされ、前記リッジ構造部の壁面は、前記第２導電型電極の輪郭に沿って形成されていることが好ましい。
【００２０】
上記の本発明の第２の半導体レーザ素子においては、前記半導体活性層が前記リッジ構造部に含まれることが好ましい。
【００２１】
上記の本発明の第１、第２の半導体レーザ素子は、前記半導体基板として、結晶構造が（１００）面から傾斜したオフ基板を用いる場合に特に有効である。
【発明の効果】
【００２２】
本発明の第１の半導体レーザ素子では、半導体活性層上に逆バイアス構造の電流狭窄部を設け、この電流狭窄部に含まれる電流狭窄用開口部を挟んで一対の溝を設ける構成としているので、電流狭窄部の実質的な逆バイアスｐｎ接合容量が低減され、寄生容量が低減されている。
【００２３】
さらに、本発明の第１の半導体レーザ素子では、コンタクト層上に位置する第２導電型電極を、電流狭窄用開口部の開口領域を含み一対の溝の底面を超えない範囲内に形成する構成としているので、電極信頼性が高いものとなる。また、かかる構成では、一対の溝の外側に第２導電型電極が形成されないため、一対の溝の外側には第２導電型電極から余分な電流が流れる恐れがなく、寄生容量の低減がより一層図られるという効果も得られる。
【００２４】
本発明の第２の半導体レーザ素子では、半導体活性層上に逆バイアス構造の電流狭窄部を設け、少なくとも電流狭窄部の電流阻止層とコンタクト層とが下地から突出したリッジ構造部をなす構成としているので、電流狭窄部の逆バイアスｐｎ接合容量が低減され、寄生容量が低減されている。
【００２５】
さらに、本発明の第２の半導体レーザ素子では、コンタクト層上に位置する第２導電型電極を、電流狭窄用開口部の開口領域を含みリッジ構造部の壁面を超えない範囲内に形成する構成としているので、電極信頼性が高いものとなる。また、かかる構成では、リッジ構造部の外側に第２導電型電極が形成されないため、リッジ構造部の外側には第２導電型電極から余分な電流が流れる恐れがなく、寄生容量の低減がより一層図られるという効果も得られる。
【発明を実施するための最良の形態】
【００２６】
「第１実施形態」
図１及び図２に基づいて、赤色光を発振するＡｌＧａＩｎＰ半導体レーザ素子を例として、本発明に係る第１実施形態の半導体レーザ素子の構造を説明する。本実施形態は、寄生容量を低減するべく、一対の溝を設けた例である。図１は半導体レーザ素子のｐ型電極と溝のパターンを示す平面図であり、絶縁膜を省略し溝は壁面と底面を同一面として図示してある。図２は半導体レーザ素子のＡ１―Ａ１’断面図（パッド電極部の非形成部分）及びＡ２―Ａ２’断面図（パッド電極部の形成部分）である。
【００２７】
図２に示す如く、本実施形態の半導体レーザ素子１は、ｎ型（第１導電型）半導体基板１０の図示上面に、半導体基板１０側から半導体活性層３０と半導体活性層３０の特定領域に電流を注入するための電流狭窄部５０とｐ型（第２導電型）コンタクト層６０とｐ型電極７２とを順次有し、半導体基板１０の図示下面にｎ型電極７１を有する素子である。
【００２８】
半導体レーザ素子１において、半導体活性層３０はｎ型クラッド層２０及びｐ型クラッド層５１に挟まれている。これら２つのクラッド層２０、５１のうち、ｐ型クラッド層５１は電流狭窄部５０の一部をなしている。
【００２９】
詳細には、半導体基板１０としては例えばｎ−ＧａＡｓ基板が用いられる。ＡｌＧａＩｎＰ半導体レーザ素子では、通常、結晶構造が（１００）面から(１１１)方向に０〜４５°、好ましくは５〜１５°傾斜したオフ基板が用いられる。
【００３０】
半導体活性層３０の下側（半導体基板側）に位置するｎ型クラッド層２０は、例えばｎ−Ｉｎ０．４９(Ａｌ０．７Ｇａ０．３)０．５１Ｐからなり、ｎ型バッファ層（例えばｎ−ＧａＡｓ）１１を介して半導体基板１０上に形成されている。
【００３１】
半導体活性層３０はｉ型多重量子井戸活性層を主とする層であり、例えば、半導体基板１０側からＩｎ０．４９(Ａｌ０．５Ｇａ０．５) ０．５１Ｐガイド層／ｉ−ＩｎＧａＡｓ多重量子井戸活性層／Ｉｎ０．４９(Ａｌ０．５Ｇａ０．５) ０．５１Ｐガイド層の積層構造を有する。
【００３２】
電流狭窄部５０は、半導体活性層３０の上側に位置する第１のｐ型クラッド層５１と第１のｐ型クラッド層５１上に電流狭窄用開口部５３ａを有して形成されたｎ型電流阻止層５３との間で逆バイアス構造を有し、ｎ型電流阻止層５３に流れる電流を無効化することにより電流狭窄用開口部５３ａ内に形成された第２のｐ型クラッド層５４に選択的に電流が流れる構成とされている。
【００３３】
第１のｐ型クラッド層５１は例えばｐ−Ｉｎ０．４９(Ａｌ０．７Ｇａ０．３) ０．５１Ｐからなり、第１のｐ型クラッド層５１上に溝８０を形成する際にエッチングを止めるｐ型エッチングストップ層（例えばｐ−Ｉｎ０．４９Ｇａ０．５１Ｐ）５２が形成されている。そして、ｐ型エッチングストップ層５２上にｎ型電流阻止層５３と第２のｐ型クラッド層（例えばｐ−Ｉｎ０．４９(Ａｌ０．７Ｇａ０．３) ０．５１Ｐ）５４とが形成されている。
【００３４】
本実施形態では、第２のｐ型クラッド層５４の上にｐ型ヘテロバッファ層（例えばｐ−Ｉｎ０．４９Ｇａ０．５１Ｐ）５５とｐ型キャップ層（例えばｐ−ＧａＡｓ）５６とが積層されている。これらの層５４〜５６は、電流阻止層５３の電流狭窄用開口部５３ａ内にのみ形成されており、下地であるエッチングストップ層５２から突出したリッジ構造部５７をなしている。
【００３５】
電流狭窄部５０は、上記の如く、第１のｐ型クラッド層５１、エッチングストップ層５２、ｎ型電流阻止層５３、第２のｐ型クラッド層５４、ｐ型ヘテロバッファ層５５、及びｐ型キャップ層５６から構成されている。電流狭窄部５０においては電流狭窄用開口部５３ａ内に電流が流れて、電流狭窄用開口部５３ａの下方に位置する半導体活性層３０の特定領域３０ａに選択的に電流が注入されるようになっている。以降、この特定領域３０ａを電流注入領域と称す。
【００３６】
本実施形態において電流注入領域３０ａは平面視帯状に延びており（図示略、後記する電極本体部７２ａのパターンと同様）、電流注入領域３０ａの形状に沿って、第２のｐ型クラッド層５４／ヘテロバッファ層５５／キャップ層５６が同様の形状（メサ帯状）で形成されている。
【００３７】
ｐ型コンタクト層６０は例えばｐ−ＧａＡｓからなり、電流阻止層５３及びキャップ層５６上に成膜されている。
【００３８】
本実施形態では、コンタクト層６０の表面から半導体基板１０に向けて掘削され、電流阻止層５３を貫通する溝８０が、電流狭窄用開口部５３ａを挟んで一対設けられている。溝８０は図示上側から下側に向けてテーパ状に狭幅化している。溝８０の電流狭窄用開口部５３ａ側の壁面に符号８０ａ、底面に８０ｂ、電流狭窄用開口部５３ａと反対側の壁面に８０ｃを付してある。
【００３９】
ｐ型電極７２としては、オーミックコンタクトが取れる任意の金属材料が使用される。図１及び図２に示す如く、ｐ型電極７２は、半導体活性層３０の電流注入領域３０ａに対向して延びる帯状の電極本体部７２ａと、この電極本体部７２ａの側方に連設されたボンディング用のパッド電極部７２ｂとを有している。本実施形態において、ｐ型電極７２は特定範囲に形成されており、ｐ型電極７２の形成領域を除く半導体レーザ素子１の最表面には、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３等の誘電体からなる絶縁膜９０が形成されている。
【００４０】
ｎ型電極７１としては、オーミックコンタクトが取れる任意の金属材料が使用される。ｎ型電極７１は、半導体基板１０の下面略全体に形成されている。
【００４１】
本実施形態において、ｐ型電極７２は一対の溝８０の間に位置するコンタクト層６０上にのみ形成されている。すなわち、「背景技術」の項で挙げた特許文献１等に記載の従来の半導体レーザ素子と異なり、ｐ型電極７２は一対の溝８０の間にのみ形成され、溝８０内及び溝８０の外側には一切形成されていない。
【００４２】
図１に示す如く、一対の溝８０は、ｐ型電極７２の輪郭に沿ってｐ型電極７２との間に隙間なく形成されている。ｐ型電極７２は、帯状の電極本体部７２ａの側方にパッド電極部７２ｂが連設されたものであるが、パッド電極部７２ｂの形成部分は、溝８０がパッド電極部７２ｂの形状に沿って、例えば平面視コ字状に折曲され、ｐ型電極７２と溝８０との間には隙間が形成されていない。
【００４３】
かかる構成では、パッド電極部７２ｂの形成部分（Ａ２−Ａ２’断面、図２（ｂ）参照）は、一対の溝８０の間に位置する電流阻止層５３及びコンタクト層６０が、パッド電極部７２ｂの非形成部分（Ａ１−Ａ１’断面、図２（ａ））より幅広になっている。
【００４４】
（製造方法）
本実施形態の半導体レーザ素子１の製造例について説明する。
【００４５】
はじめに、ＭＯＣＶＤ等により、半導体基板１０の略全面に、ｎ型バッファ層１１／ｎ型クラッド層２０／半導体活性層３０／第１のｐ型クラッド層５１／エッチングストップ層５２／第２のｐ型クラッド層５４／ｐ型ヘテロバッファ層５５／ｐ型キャップ層５６を順次積層する（１回目の結晶成長）。
【００４６】
次に、リッジ構造部５７に対応したパターンの誘電体マスク（例えばＳｉＯ２選択成長マスク、図示略）を形成し、略全面に形成した層５４〜５６をエッチングしてリッジ構造部５７を形成する。誘電体マスクは、略全面に誘電体膜を成膜した後、公知のフォトリソグラフィープロセスによりパターニングすることで形成できる。
【００４７】
次に、上記誘電体マスクをつけたままＭＯＣＶＤ等を実施し、リッジ構造部５７を除く領域に電流阻止層５３を成膜する（２回目の結晶成長）。その後、上記誘電体マスクを除去してＭＯＣＶＤ等を実施し、電流阻止層５３を成膜した半導体基板１０の略全面にｐ型コンタクト層６０を成膜する（３回目の結晶成長）。
【００４８】
次に、コンタクト層６０上に、溝８０を形成する際のエッチングマスクとして、溝８０の形成領域が開口したパターンの絶縁膜（ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３等）を成膜する。かかるパターンの絶縁膜は、公知のフォトリソグラフィープロセスにより形成でき、略全面に絶縁膜を成膜した後、形成するパターンに対応したレジストマスクを形成し、フッ酸系等のエッチング液を用いて絶縁膜を選択除去し、レジストマスクを剥離することで、形成できる。この絶縁膜をマスクとして、酒石酸系、塩酸系等のエッチング液を用いたウエットエッチングを実施し、エッチングストップ層５２より上の層、すなわち、電流阻止層５３及びコンタクト層６０に、図１及び図２に示したパターンの一対の溝８０を形成する。
【００４９】
溝８０を形成した後、エッチングマスクである上記絶縁膜をフッ酸系等のエッチング液を用いてすべて除去し、溝８０内を含む表面略全面に絶縁膜（ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３等）を成膜する。次いで、フォトリソグラフィープロセスを経て、一対の溝８０の間に位置する絶縁膜を除去する。これによって、図２に示したパターンの絶縁膜９０が形成される。この絶縁膜９０をマスクとして蒸着及び熱処理等を実施し、図１及び図２に示したパターンのｐ型電極７２を形成する。
【００５０】
最後に、必要に応じて全体の厚みが１００μｍ程度になるまで半導体基板１０の下面を研磨してから、ｎ側電極７１を蒸着及び熱処理等により形成し、半導体レーザ素子１が完成する。
【００５１】
本実施形態の半導体レーザ素子１では、半導体活性層３０上に逆バイアス構造の電流狭窄部５０を設け、この電流狭窄部５０に含まれる電流狭窄用開口部５３ａを挟んで、一対の溝８０を設ける構成としている。かかる構成では、一対の溝８０より外側への電流のリークが遮断され、実質的な逆バイアスｐｎ接合面が狭小化されている。したがって、電流狭窄部５０の逆バイアスｐｎ接合容量が低減され、寄生容量が低減されている。
【００５２】
本実施形態では、一対の溝８０が電流阻止層５３を貫通し第１のｐ型クラッド層５１には及ばない構成としたが、一対の溝８０は、コンタクト層６０の表面から半導体基板１０に向けて掘削され少なくとも電流阻止層５３を貫通するよう構成すれば、同様の効果が得られる。特に、一対の溝８０が半導体活性層３０を貫通する構成では、第１のｐ型クラッド層５１における電流拡散の影響も小さくできるので、不要領域へのリークパスが一層低減され、寄生容量が効果的に低減される。
【００５３】
本実施形態では、ｐ型電極７２を電極本体部７２ａとパッド電極部７２ｂとを有する構成としているので、ｐ型電極７２全体の面積が小さく、寄生容量が低減された構造となっている。
【００５４】
本実施形態では、ｐ型電極７２を一対の溝８０の間に位置するコンタクト層６０上にのみ形成する構成としている。かかる構成では、ｐ型電極７２は略平坦な下地（コンタクト層６０の表面）にのみ成膜すればよいので、断線等の恐れなくｐ型電極７２を安定的に形成でき、電極信頼性が高い半導体レーザ素子１が得られる。
【００５５】
また、従来のように一対の溝の外側にｐ型電極がある場合には、一対の溝の外側のｐ型電極から絶縁膜を通って下層に電流（特に高周波成分）がリークする恐れもあるが、本実施形態では、一対の溝８０の外側にｐ型電極７２が形成されないため、一対の溝８０の外側にはｐ型電極７２から余分な電流が流れる恐れがなく、寄生容量の低減がより一層図られるという効果も得られる（「実施例」の項参照）。
【００５６】
半導体基板１０として結晶構造が（１００）面から傾斜したオフ基板を用いる場合には、溝８０の壁面の勾配が大きくなりやすいが、本実施形態では、ｐ型電極７２の形成が溝８０の影響を受けないので、半導体基板１０の種類に関係なく、上記効果が得られる。換言すれば、本実施形態の電極信頼性の効果は、半導体基板１０としてオフ基板を用いる場合に顕著に発現する。
【００５７】
本実施形態では、電極本体部７２ａとパッド電極部７２ｂとを有するｐ型電極７２の輪郭に沿って一対の溝８０を形成する構成としているので、一対の溝８０に挟まれた部分の面積を必要以上に大きくすることなく、パッド電極部７２ｂを一対の溝８０の間に設けることができる。このことは寄生容量の低減に繋がる。一対の溝８０に挟まれた部分の面積が大きくなると、電流狭窄部５０の逆バイアスｐｎ接合容量がその分大きくなるからである。逆バイアスｐｎ接合容量の低減の観点からは、パッド電極部７２ｂの直下に絶縁膜９０が配置されていることが好ましい。
【００５８】
また、パッド電極部７２ｂを設けることは、寄生容量低減の観点から好適であるが、「発明が解決しようとする課題」の項において、電極本体部を狭くして、ボンディング用のパッド電極部を一対の溝の間に設けると、活性層の電流注入領域とボンディング部分とが近接しすぎて、ボンディング部分の半導体活性層の電流注入領域に対するストレスが大きくなるため、従来は敢えて、パッド電極部を一対の溝より外側に設ける構成としていることを述べた。
【００５９】
これに対して、本実施形態では、電極本体部７２ａとパッド電極部７２ｂとを有するｐ型電極７２の輪郭に沿って一対の溝８０を形成する構成としているので、電極本体部７２ａを狭くすることなく、パッド電極部７２ｂを一対の溝８０の間に設けることができる。そのため、パッド電極部７２ｂと半導体活性層３０の電流注入領域３０ａとを適度に離間させることができるので、ボンディング部分の半導体活性層３０の電流注入領域３０ａに対するストレスを抑えることができる。
【００６０】
さらに、本実施形態では、ｐ型電極７２の輪郭に沿って一対の溝８０を隙間なく形成する構成としているので、一対の溝８０に挟まれた部分の面積が最大限小さくされており、電流狭窄部５０の逆バイアスｐｎ接合容量が効果的に低減されている。ｐ型電極７２の輪郭に沿って隙間をあけて一対の溝８０を形成する構成としてもよいが、逆バイアスｐｎ接合容量の低減の観点からは、一対の溝８０に挟まれた部分の面積は小さい程（狭窄幅Ｗが狭い程）、好ましい（後記「実施例」の項参照）。
【００６１】
本実施形態ではｐ型電極７２を一対の溝８０の間に位置するコンタクト層６０上にのみ形成する構成としたが、ｐ型電極７２を電流狭窄用開口部５３ａの開口領域５３ｂを含み一対の溝８０の底面８０ｂを超えない範囲内に形成する構成とすれば、上記と同様の効果が得られる。
【００６２】
すなわち、ｐ型電極７２は、溝８０の電流狭窄用開口部５３ａ側の壁面８０ａに及んでもよいし、溝８０の底面８０ｂに及んでもよい。かかる構成でも、ｐ型電極７２は溝８０を跨っていないので、寄生容量が低減され、電極信頼性の高い半導体レーザ素子１が得られる。なお、ｐ型電極７２が、溝８０の電流狭窄用開口部５３ａ側の壁面８０ａあるいは底面８０ｂに及ぶ場合、一対の溝８０はｐ型電極７２と部分的に重なって形成されることになる。この場合も、一対の溝８０はｐ型電極７２との間に隙間なく形成されており、寄生容量を効果的に低減できる。
【００６３】
通常、溝８０の電流狭窄用開口部５３ａ側の壁面８０ａや底面８０ｂの形成幅は、一対の溝８０の間に位置するコンタクト層６０の幅に比してはるかに小さいので、ｐ型電極７２の中で重要な電極本体部７２ａとパッド電極部７２ｂとが平坦な下地に形成されていれば、充分な電極信頼性が確保される。
【００６４】
ただし、マスク位置合わせの精度を考慮すれば、ｐ型電極７２が溝８０の壁面８０ａや底面８０ｂに及ぶ構成では、溝８０の電流狭窄用開口部５３ａと反対側の壁面８０ｃや一対の溝８０より外側部分にｐ型電極７２が形成されてしまう可能性もある。したがって、ｐ型電極７２全体の安定形成性の観点からは、ｐ型電極７２は溝８０の底面８０ｂに及ばないことが好ましく、溝８０の電流狭窄用開口部５３ａ側の壁面８０ａに及ばないことが最も好ましい。
【００６５】
本実施形態では、ｐ型電極７２にパッド電極部７２ｂを設ける場合についてのみ説明したが、パッド電極部７２ｂを設けない構成としてもよい。かかる構成では、本実施形態に比すれば寄生容量低減効果は薄れるが、一対の溝８０を設けたことによる寄生容量低減効果と、ｐ型電極７２を一対の溝８０の外側に設けないことによる寄生容量低減効果と、電極信頼性の効果は、本実施形態と同様に得られる。
【００６６】
「第２実施形態」
次に、図３及び図４に基づいて、本発明に係る第２実施形態の半導体レーザ素子の構造を説明する。本実施形態は、寄生容量を低減するべく、電流阻止層及びコンタクト層等をリッジ構造とした例である。図３は半導体レーザ素子のｐ型電極とリッジ構造部のパターンを示す平面図であり、絶縁膜についても図示してある。図４は半導体レーザ素子のＢ１―Ｂ１’断面図（パッド電極部の非形成部分）及びＢ２―Ｂ２’断面図（パッド電極部の形成部分）である。本実施形態において、第１実施形態と同じ構成要素には同じ参照符号を付し、説明は省略する。
【００６７】
図４に示す如く、本実施形態の半導体レーザ素子２は、上記第１実施形態の一対の溝８０より外側に位置する電流阻止層５３とコンタクト層６０とが排除された構成である。
【００６８】
詳細には、電流阻止層５３は電流狭窄用開口部５３ａとその近傍部分のみとされ、コンタクト層６０は電流阻止層６０の形成領域に対応して部分形成されている。そして、第２のｐ型クラッド層５４／ヘテロバッファ層５５／キャップ層５６とがなすリッジ構造部５７と、これを挟んで部分形成された電流阻止層５３と、リッジ構造部５７とこの電流阻止層５３の上にのみ部分形成されたコンタクト層６０とが、下地から突出したリッジ構造部８１をなしている。
【００６９】
本実施形態においても、第１実施形態と同様に、ｐ型電極７２の形成領域が特定範囲とされている。すなわち、図３及び図４に示す如く、ｐ型電極７２はリッジ構造部８１の上面８１ａにのみ形成されている。また、リッジ構造部８１の壁面８１ｂは、ｐ型電極７２の輪郭に沿って、ｐ型電極７２との間に隙間なく形成されている。ｐ型電極７２は、第１実施形態と同様、帯状の電極本体部７２ａの側方にパッド電極部７２ｂが連設されたものであるが、リッジ構造部８１は、パッド電極部７２ｂの形成部分（Ｂ２−Ｂ２’断面、図４（ｂ）参照）が、パッド電極部７２ｂの非形成部分（Ｂ１−Ｂ１’断面、図４（ａ）参照）より幅広とされ、ｐ型電極７２とリッジ構造部８１の壁面８１ｂとの間には隙間が形成されていない。
【００７０】
パッド電極部７２ｂの形成部分は電流阻止層５３及びコンタクト層６０がパッド電極部７２ｂの非形成部分より幅広になっており、これによって、リッジ構造部８１のパッド電極部７２ｂの形成部分がパッド電極部７２ｂの非形成部分より幅広になっている。
【００７１】
上記パターンのリッジ構造部８１は、第１実施形態で説明した製造方法の電流阻止層５３及びコンタクト層６０をエッチングして溝８０を形成する工程を変更することで、形成できる。すなわち、リッジ構造部８１は、半導体基板１０の略全面に電流阻止層５３とコンタクト層６０とを成膜した後、リッジ構造部８１の形成領域に対応したパターンの絶縁膜（ＳｉＯ２、Ｓｉ３Ｎ４等）を形成し、これをマスクとしてエッチング、好ましくはウエットエッチングを実施することで、形成できる。
【００７２】
本実施形態の半導体レーザ素子２では、電流阻止層５３とコンタクト層６０とが下地から突出したリッジ構造部８１をなしている。かかる構成は、第１実施形態の一対の溝８０を最大限大きくして、溝８０の電流狭窄用開口部５３ａと反対側の壁面８０ｃをなくした構造に相当する。したがって、本実施形態においても、第１実施形態と同様、リッジ構造部８１より外側への電流のリークが遮断され、逆バイアスｐｎ接合面が狭小化されている。したがって、電流狭窄部５０の逆バイアスｐｎ接合容量が低減され、寄生容量が低減されている。
【００７３】
本実施形態では、電流阻止層５３及びその上のコンタクト層６０がリッジ構造部８１をなす構成としたが、電流阻止層５３より下方の層までリッジ構造部８１に含めてもよい。特に、半導体活性層３０がリッジ構造部８１に含まれる構成では、第１実施形態において、溝８０が半導体活性層３０を貫通する構成と同様に、第１のｐ型クラッド層５１における電流拡散の影響も小さくできるので、不要領域へのリークパスが一層低減され、寄生容量が効果的に低減される。
【００７４】
本実施形態においても、ｐ型電極７２を電極本体部７２ａとパッド電極部７２ｂとを有する構成としているので、ｐ型電極７２全体の面積が小さく、寄生容量が低減された構造となっている。
【００７５】
本実施形態では、ｐ型電極７２をリッジ構造部８１の上面８１ａにのみ形成する構成としている。かかる構成では、ｐ型電極７２が、リッジ構造部８１の壁面８１ｂ、及びリッジ構造部８１の上面８１ａより低位置にあるリッジ構造部８１より外側部分には、一切形成されないので、ｐ型電極７２は略平坦な下地（コンタクト層６０の表面）にのみ成膜すればよい。したがって、断線等の恐れなくｐ型電極７２を安定的に形成でき、電極信頼性が高い半導体レーザ素子２が得られる。
【００７６】
また、かかる構成では、リッジ構造部８１の外側にｐ型電極７２が形成されないため、リッジ構造部８１の外側にはｐ型電極７２から余分な電流が流れる恐れがなく、寄生容量の低減がより一層図られるという効果も得られる。
【００７７】
溝８０を形成する場合と同様、半導体基板１０としてオフ基板を用いる場合には、リッジ構造部８１の壁面の勾配が大きくなりやすいが、本実施形態では、ｐ型電極７２の形成がリッジ構造部８１の影響を受けないので、半導体基板１０の種類に関係なく、上記効果が得られる。すなわち、本実施形態の電極信頼性の効果は、第１実施形態と同様、半導体基板１０としてオフ基板を用いる場合に顕著に発現する。
【００７８】
本実施形態では、電極本体部７２ａとパッド電極部７２ｂとを有するｐ型電極７２の輪郭に沿ってリッジ構造部８１の壁面８１ｂを形成する構成としているので、リッジ構造部８１の上面８１ａの面積（第１実施形態の一対の溝の間の面積に相当）を必要以上に大きくすることなく、パッド電極部７２ｂをリッジ構造部８１の上面８１ａに設けることができる。このことは寄生容量の低減に繋がる。リッジ構造部８１の上面８１ａの面積が大きくなると、電流狭窄部５０の逆バイアスｐｎ接合容量がその分大きくなるからである。逆バイアスｐｎ接合容量の低減の観点からは、パッド電極部７２ｂの直下に絶縁膜９０が配置されていることが好ましい。
【００７９】
また、電極本体部７２ａを狭くすることなく、パッド電極部７２ｂをリッジ構造部８１の上面８１ａに設けることができる。そのため、第１実施形態と同様、パッド電極部７２ｂと半導体活性層３０の電流注入領域３０ａとを適度に離間させることができ、ボンディング部分の半導体活性層３０の電流注入領域３０ａに対するストレスは抑えられる。
【００８０】
本実施形態では、ｐ型電極７２の輪郭に沿ってリッジ構造部８１の壁面８１ｂを隙間なく形成する構成としているので、リッジ構造部８１の上面８１ａの面積が最大限小さくされており、電流狭窄部５０の逆バイアスｐｎ接合容量が効果的に低減されている。ｐ型電極７２の輪郭に沿って隙間をあけてリッジ構造部８１の壁面８１ｂを形成する構成としてもよいが、逆バイアスｐｎ接合容量の低減の観点からは、リッジ構造部８１の上面８１ａの面積は小さい程、好ましい。
【００８１】
本実施形態ではｐ型電極７２をリッジ構造部８１の上面８１ａにのみ形成する構成としたが、ｐ型電極７２を電流狭窄用開口部５３ａの開口領域５３ｂを含みリッジ構造部８１の壁面８１ｂを超えない範囲内に形成する構成とすれば、上記と同様の効果が得られる。すなわち、ｐ型電極７２はリッジ構造部８１の壁面８１ｂに及ぶことは許容される。かかる構成でも、ｐ型電極７２はリッジ構造部８１の上面８１ａより低位置にあるリッジ構造部８１より外側部分には形成されないので、寄生容量が低減され、電極信頼性の高い半導体レーザ素子１が得られる。
【００８２】
ｐ型電極７２がリッジ構造部８１の壁面８１ｂに及ぶ場合、リッジ構造部８１の壁面８１ｂとｐ型電極７２とは部分的に重なることになる。この場合も、リッジ構造部８１の壁面８１ｂはｐ型電極７２との間に隙間なく形成されており、寄生容量を効果的に低減できる。
【００８３】
通常、リッジ構造部８１の壁面８１ｂの形成幅は、リッジ構造部８１の上面８１ａの幅に比してはるかに小さいので、ｐ型電極７２の中で重要な電極本体部７２ａとパッド電極部７２ｂとが平坦な下地に形成されていれば、充分な電極信頼性が確保される。
【００８４】
ただし、マスク位置合わせの精度を考慮すれば、ｐ型電極７２がリッジ構造部８１の壁面８１ｂまで及ぶ構成では、リッジ構造部８１より外側部分にｐ型電極７２が形成されてしまう可能性もある。したがって、ｐ型電極７２全体の安定形成性の観点からは、ｐ型電極７２は、リッジ構造部８１の上面８１ａにのみ形成されることが最も好ましい。
【００８５】
本実施形態では、ｐ型電極７２にパッド電極部７２ｂを設ける場合についてのみ説明したが、パッド電極部７２ｂを設けない構成としてもよい。かかる構成では、本実施形態に比すれば寄生容量低減効果は薄れるが、リッジ構造部８１を設けたことによる寄生容量低減効果と、ｐ型電極７２をリッジ構造部８１の外側に設けないことによる寄生容量低減効果と、電極信頼性の効果は、本実施形態と同様に得られる。
【００８６】
上記第１及び第２実施形態で挙げた構造に限らず、本発明は、その趣旨を逸脱しない範囲内で、適宜設計変更可能である。例えば、第１及び第２実施形態においては、ｎ型電極７１を、半導体基板１０の下面（ｐ型電極７２の形成側と反対側）に形成した場合についてのみ説明したが、ｎ型電極７１の形成箇所は半導体活性層３０の下方であれば、半導体基板１０の上面であってもよい。
【実施例】
【００８７】
本発明に係る実施例及び比較例について説明する。
【００８８】
（実施例１〜４）
等価回路モデルを基に上記第１実施形態の半導体レーザ素子の周波数特性を計算した。共振器長は３００μｍとし、狭窄幅Ｗを１５μｍ（実施例１）、３０μｍ（実施例２）、１００μｍ（実施例３）、３００μｍ（実施例４）と変えて、計算を実施した。図５（ａ）に等価回路モデルを示す。半導体レーザ素子全体の幅は５００μｍ、パッド電極部の大きさは５０μｍ×５０μｍ、半導体活性層の電流注入領域の幅は３μｍとした。ここで言う「幅」は、Ａ１−Ａ１’断面又はＡ２−Ａ２’断面における幅である。
【００８９】
（比較例）
一対の溝の折曲部分をなくしてストレートな帯状とし、パッド電極部を一対の溝の外側に設ける以外は第１実施形態と同様の構成とし、共振器長を３００μｍとし狭窄幅Ｗを１５μｍとして、実施例と同様に計算を実施した。図５（ｂ）に等価回路モデルを示す。
【００９０】
＜計算に用いたパラメータ＞
ワイヤインダクタンスＬ＝ｌｎＨ、ｐ型電極／コンタクト層間の抵抗Ｒ１＝２Ω、狭窄内のｐ型クラッド層の抵抗Ｒ２＝２Ω、半導体活性層の抵抗Ｒ３＝０．５Ω、狭窄外のｐ型クラッド層の抵抗Ｒ４＝０．０５Ω、ｐｎ接合部のリークパス抵抗Ｒ５＝１ｋΩとした。
【００９１】
ｐ型電極／絶縁膜（ＳｉＯ２）／コンタクト層間の容量Ｃ１、Ｃ３及びｐｎ接合部の空乏層容量（逆ｐｎ接合容量）Ｃ２、Ｃ４を求めたところ、表１のように算出された。容量は、狭窄幅Ｗに応じて下記式から求めた。
【００９２】
Ｃ１（Ｃ３）＝ε0・ε・Ｓ／ｄ［ｐＦ］
Ｃ２（Ｃ４）＝−ε0・ε・ｑ／（２(１／ＮＤ＋１／ＮＡ）Ｖ）１／２［ｐＦ］
ｄは絶縁膜の厚みであり１００ｎｍとした。逆ｐｎ接合容量Ｃ２、Ｃ４は、ｐ型クラッド層及びｎ型電流阻止層のキャリア濃度ＮＤ、ＮＡがいずれも１×１０１８ｃｍ−３であり、これらの層間にキャリア濃度１０×１０１６ｃｍ−３以下の５００ｎｍ厚の層があるものとして求めた。ε0は真空中の誘電率、εは絶縁膜の比誘電率（ε＝２．２５）、ｑは電荷量、Ｓは面積である。
【００９３】
半導体活性層の横方向への電流リークを考慮したリークパス抵抗Ｒｌｅａｋ＝１．７Ω／μｍ、リークパス容量Ｃｌｅａｋ＝０．７８ｐＦ／μｍとした。
【表１】
2006286875.tif 000003
【００９４】
（結果）
図６に計算結果を示す。図中、（）内の値は狭窄幅Ｗを示している。
【００９５】
電極本体部とパッド電極部を含むｐ型電極全体を一対の溝の間に設けた実施例１は、パッド電極部を一対の溝の外側に形成した以外は同条件とした比較例に比して、信号が３ｄＢ減衰する遮断周波数が改善されており、同遮断周波数が約７．５ＧＨｚまで向上している。
【００９６】
狭窄幅Ｗは狭い程、逆ｐｎ接合容量が小さくなるため寄生容量は大きく低減されるが、電極本体部とパッド電極部を含むｐ型電極全体を一対の溝の間に設けた本発明の半導体レーザ素子では、狭窄幅が３０μｍ（実施例２）でも狭窄幅１５μｍの比較例より寄生容量が大きく低減されるという結果が得られた。
【００９７】
以上の結果から、本発明の半導体レーザ素子は、従来に比して寄生容量を大きく低減でき、高周波駆動に有利であることが示された。
【００９８】
本発明者は、共振器長を１００〜１５００μｍの範囲内で変えて上記と同様の計算を実施し、同様の傾向があることを確認している。本発明者の計算により、共振器長は短い程容量成分が小さくなるため周波数特性には有利であり、９００μｍ以下が好ましいこと、また、共振器長が長い程閾値電流密度が下がり信頼性が高まるので、周波数特性と信頼性のバランスから２００〜９００μｍがより好ましく、５００〜９００μｍが特に好ましいことが明らかとなっている。
【産業上の利用可能性】
【００９９】
本発明の半導体レーザ素子は、光ファイバ通信等、高速変調性が要求される用途に好ましく利用できる。
【図面の簡単な説明】
【０１００】
【図１】本発明に係る第１実施形態の半導体レーザ素子のｐ型電極と溝のパターンを示す平面図
【図２】（ａ）、（ｂ）は本発明に係る第１実施形態の半導体レーザ素子の断面図
【図３】本発明に係る第２実施形態の半導体レーザ素子のｐ型電極とリッジ構造部のパターンを示す平面図
【図４】（ａ）、（ｂ）は本発明に係る第２実施形態の半導体レーザ素子の断面図
【図５】（ａ）、（ｂ）は実施例１〜４及び比較例の等価回路モデルを示す図
【図６】実施例１〜４及び比較例の周波数特性を示す図
【符号の説明】
【０１０１】
１、２  半導体レーザ素子
１０  ｎ型（第１導電型）半導体基板
３０  半導体活性層
３０ａ  電流注入領域
５０  電流狭窄部
５１  第１のｐ型（第２導電型）クラッド層
５３  ｎ型（第１導電型）電流阻止層
５３ａ  電流狭窄用開口部
５３ｂ  電流狭窄用開口部の開口領域
５４  第２のｐ型（第２導電型）クラッド層
６０  ｐ型（第２導電型）コンタクト層
７１  ｎ型（第１導電型）電極
７２  ｐ型（第２導電型）電極
７２ａ  電極本体部  
７２ｂ  パッド電極部
８０  溝
８０ｂ  溝の底面
８１  リッジ構造部
８１ｂ  リッジ構造部の壁面
【図１】
2006286875.tif 000004
【図２】
2006286875.tif 000005
【図３】
2006286875.tif 000006
【図４】
2006286875.tif 000007
【図５】
2006286875.tif 000008
【図６】
2006286875.tif 000009