(57)【要約】 【課題】  耐圧を向上して、小型化および低コスト化を実現することができる半導体装置を提供する。【解決手段】  半導体チップ１ａは、分離拡散領域１０７によって２つの領域に分離されている。２つの領域には、ブリッジ整流回路を構成するダイオードが２つずつ形成されており、各ダイオードは、Ｐ型の分離拡散領域によって、周囲から分離されている。金属配線１１はブリッジ回路のＡＣ電極に接続されている。金属配線１２はブリッジ回路のＡＣ電極に接続されている。金属配線１３はブリッジ回路のＤＣ−電極に接続されている。金属配線１４はブリッジ回路のＤＣ＋電極に接続されている。【選択図】    図１
2006237210.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と第２主面とを有する第１導電型（Ｎ型）の半導体基板において、前記第１主面と前記第２主面との間を貫通するように形成された第２導電型（Ｐ型）の分離拡散領域によって分離された第１領域と第２領域とを備え、
前記第１領域において、
前記第１主面に露出した第１導電型の第３領域と、前記第２主面に露出した、前記第２の分離拡散領域よりも高濃度の第２導電型のアノード領域と、前記アノード領域上に形成されたアノード電極と、前記第３領域の表面領域に形成された、前記第３領域よりも高濃度の第１導電型のカソード領域と、前記カソード領域上に形成されたカソード電極とを有する第１ダイオードと、
前記第１ダイオードと離間して形成された、前記第１ダイオードと同構造の第２ダイオードとが形成されており、
前記第２領域において、
前記第２主面上に前記カソード電極が形成され、前記第１主面上に前記アノード電極が形成され、前記第１ダイオードと同構造の第３ダイオードと、
前記第３ダイオードと離間して形成された、前記第３ダイオードと同構造の第４ダイオードとが形成されており、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオード、および前記第４ダイオードは共に、第２導電型の分離拡散領域によって周囲から分離されており、
前記第１ダイオードの前記カソード電極および前記第３ダイオードの前記アノード電極を接続する第１の配線と、
前記第２ダイオードの前記カソード電極および前記第４ダイオードの前記アノード電極を接続する第２の配線と、
前記第１ダイオードの前記アノード電極および前記第２ダイオードの前記アノード電極を接続する第３の配線と、
前記第３ダイオードの前記アノード電極および前記第４ダイオードの前記アノード電極を接続する第４の配線と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記第１の配線はブリッジ回路の第１の交流端子に接続され、前記第２の配線は前記ブリッジ回路の第２の交流端子に接続され、前記第３の配線は前記ブリッジ回路の第１の直流端子に接続され、前記第４の配線は前記ブリッジ回路の第２の直流端子に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１導電型をＰ型、前記第２導電型をＮ型とし、前記アノード領域をカソード領域とし、前記カソード領域をアノード領域とし、前記アノード電極をカソード電極とし、前記カソード電極をアノード電極としたことを特徴とする請求項１または請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４個のダイオードを備え、全波整流を行うブリッジ整流回路として構成された半導体装置に関する。
【背景技術】
【０００２】
従来、整流用デバイスとして、４個のダイオードを用いてブリッジ整流回路を構成することにより、全波整流を行う半導体装置（ブリッジダイオード）が知られている。この半導体装置は、４個のダイオードチップの各電極間をリードフレームや接続子等で接続することによって、回路が構成され、組み立てられていた。しかし、このような半導体装置においては、小型化・薄型化が困難であるという問題、および製造コストの低減が困難であるという問題があった。これに対して特許文献１には、４つのダイオードを１チップ内に形成し、モノリシック化を図った半導体装置が記載されている。
【特許文献１】特許第２６７１８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に記載された半導体装置は、ブリッジ回路動作を意図したものではあるが、直流電圧を取り出す２つのＤＣ電極間において、要求される耐圧を満足することができないという問題があった。
【０００４】
本発明は、上述した問題点に鑑みてなされたものであって、耐圧を向上して、小型化および低コスト化を実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上記の課題を解決するためになされたもので、請求項１に記載の発明は、第１主面と第２主面とを有する第１導電型（Ｎ型）の半導体基板において、前記第１主面と前記第２主面との間を貫通するように形成された第２導電型（Ｐ型）の分離拡散領域によって分離された第１領域と第２領域とを備え、前記第１領域において、前記第１主面に露出した第１導電型の第３領域と、前記第２主面に露出した、前記第２の分離拡散領域よりも高濃度の第２導電型のアノード領域と、前記アノード領域上に形成されたアノード電極と、前記第３領域の表面領域に形成された、前記第３領域よりも高濃度の第１導電型のカソード領域と、前記カソード領域上に形成されたカソード電極とを有する第１ダイオードと、前記第１ダイオードと離間して形成された、前記第１ダイオードと同構造の第２ダイオードとが形成されており、前記第２領域において、前記第２主面上に前記カソード電極が形成され、前記第１主面上に前記アノード電極が形成され、前記第１ダイオードと同構造の第３ダイオードと、前記第３ダイオードと離間して形成された、前記第３ダイオードと同構造の第４ダイオードとが形成されており、前記第１ダイオード、前記第２ダイオード、前記第３ダイオード、および前記第４ダイオードは共に、第２導電型の分離拡散領域によって周囲から分離されており、前記第１ダイオードの前記カソード電極および前記第３ダイオードの前記アノード電極を接続する第１の配線と、前記第２ダイオードの前記カソード電極および前記第４ダイオードの前記アノード電極を接続する第２の配線と、前記第１ダイオードの前記アノード電極および前記第２ダイオードの前記アノード電極を接続する第３の配線と、前記第３ダイオードの前記アノード電極および前記第４ダイオードの前記アノード電極を接続する第４の配線とを備えたことを特徴とする半導体装置である。
【０００６】
請求項２に記載の発明は、請求項１に記載の半導体装置において、前記第１の配線はブリッジ回路の第１の交流端子に接続され、前記第２の配線は前記ブリッジ回路の第２の交流端子に接続され、前記第３の配線は前記ブリッジ回路の第１の直流端子に接続され、前記第４の配線は前記ブリッジ回路の第２の直流端子に接続されていることを特徴とする。
【０００７】
請求項３に記載の発明は、請求項１または請求項２に記載の半導体装置において、前記第１導電型をＰ型、前記第２導電型をＮ型とし、前記アノード領域をカソード領域とし、前記カソード領域をアノード領域とし、前記アノード電極をカソード電極とし、前記カソード電極をアノード電極としたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、耐圧を向上して、小型化および低コスト化を実現することができるという効果が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の第1の実施形態による半導体チップ１ａの断面構造を示している。図２は、半導体チップ１ａを構成する半導体基板の主面３０１（第１主面）側から半導体チップ１ａを見た場合の平面図である。図３は、半導体チップ１ａを構成する半導体基板の主面３０２（第２主面）側から半導体チップ１ａを見た場合の平面図である。図１は、図２および図３における２点Ａ，Ｂを結んだ一点鎖線に沿った部分断面を示す部分断面図である。図４は半導体チップ１ａの等価回路図である。なお、図２および図３においては、図１におけるパッシベーション膜１２８および１２９の図示は省略されている。
【００１０】
半導体チップ１ａは、主面３０１および３０２を備え、図１の第１不純物領域１０１〜１０６をなすＮ型の半導体基板を用いて構成されている。この半導体チップ１ａには、主面３０１と主面３０２との間を貫通するように、Ｐ型の分離拡散領域１０７が形成されている。図１〜図３に示されるように、分離拡散領域１０７（第１の分離拡散領域）によって、半導体チップ１ａは２つの領域に分離されている。分離拡散領域１０７の外側の領域（第１領域）には、図４に示されるダイオード３１（第１ダイオード）および３２（第２ダイオード）が形成されており、分離拡散領域１０７の内側の領域（第２領域）には、図４に示されるダイオード３３（第３ダイオード）および３４（第４ダイオード）が形成されている。
【００１１】
ダイオード３１は、第１不純物領域１０２（第３領域）、アノード領域１０８、アノード電極１０９、カソード領域１１０、およびカソード電極１１１によって構成されている。アノード領域１０８は高濃度のＰ型不純物領域であり、第２主面３０２に露出している。アノード領域１０８上にはアノード電極１０９が形成されている。第１不純物領域１０２は第１主面３０１に露出しており、その表面領域には、第１不純物領域１０２よりも高濃度のＮ型不純物領域であるカソード領域１１０が形成されている。カソード領域１１０上にはカソード電極１１１が形成されている。
【００１２】
ダイオード３１の周囲には、主面３０１と主面３０２との間を貫通するように、Ｐ型の分離拡散領域１１２が形成されており、この分離拡散領域１１２によって、ダイオード３１は周囲から分離されている。アノード領域１０８のＰ型不純物濃度は分離拡散領域１１２のＰ型不純物濃度よりも高く、アノード電極１０９とオーミック接触する程度の濃度である。カソード領域１１０のＮ型不純物濃度は第１不純物領域１０２のＮ型不純物濃度よりも高く、カソード電極１１１とオーミック接触する程度の濃度である。
【００１３】
ダイオード３２は、第１不純物領域１０３、アノード領域１１３、アノード電極１１４、カソード領域１１５、およびカソード電極１１６によって構成されている。図１〜図３に示されるように、ダイオード３２はダイオード３１と同構造であり、ダイオード３１とは離間して形成されている。ダイオード３２の周囲には、主面３０１と主面３０２との間を貫通するように、Ｐ型の分離拡散領域１１７が形成されており、この分離拡散領域１１７によって、ダイオード３２は周囲から分離されている。
【００１４】
ダイオード３３は、第１不純物領域１０５、アノード領域１１８、アノード電極１１９、カソード領域１２０、およびカソード電極１２１によって構成されている。ダイオード３３は、主面３０２上にカソード電極１２１が形成され、主面３０１上にアノード電極１１９が形成されているというように、ダイオード３１の上下を逆にした以外はダイオード３１と同構造である。ダイオード３３の周囲には、主面３０１と主面３０２との間を貫通するように、Ｐ型の分離拡散領域１２２が形成されており、この分離拡散領域１２２によって、ダイオード３３は周囲から分離されている。
【００１５】
ダイオード３４は、第１不純物領域１０６、アノード領域１２３、アノード電極１２４、カソード領域１２５、およびカソード電極１２６によって構成されている。図１〜図３に示されるように、ダイオード３４はダイオード３３と同構造であり、ダイオード３３とは離間して形成されている。ダイオード３４の周囲には、主面３０１と主面３０２との間を貫通するように、Ｐ型の分離拡散領域１２７が形成されており、この分離拡散領域１２７によって、ダイオード３４は周囲から分離されている。
【００１６】
主面３０１の表面には絶縁および表面保護用のパッシベーション膜１２８が形成され、パッシベーション膜１２８に選択的に形成された開口部にカソード電極１１１，１１６およびアノード電極１１９，１２４が形成されている。同様に、主面３０１の表面には絶縁および表面保護用のパッシベーション膜１２９が形成され、パッシベーション膜１２９に選択的に形成された開口部にアノード電極１０９，１１４およびカソード電極１２１，１２６が形成されている。
【００１７】
ダイオード３１のカソード電極１１１とダイオード３３のアノード電極１１９は、金属配線１１（第１の配線）によって接続されている。金属配線１１はブリッジ回路のＡＣ電極１５（第１の交流端子）に接続されている。ダイオード３２のカソード電極１１６とダイオード３４のアノード電極１２４は、金属配線１２（第２の配線）によって接続されている。金属配線１２はブリッジ回路のＡＣ電極１６（第２の交流端子）に接続されている。
【００１８】
ダイオード３１のアソード電極１０９とダイオード３２のアノード電極１１４は、金属配線１３（第３の配線）によって接続されている。金属配線１３はブリッジ回路のＤＣ−電極１７（第１の直流端子）に接続されている。ダイオード３３のカソード電極１２１とダイオード３４のカソード電極１２６は、金属配線１４（第４の配線）によって接続されている。金属配線１４はブリッジ回路のＤＣ＋電極１８（第２の直流端子）に接続されている。なお、図示の都合上、図１においては、金属配線１１および１２が重ならないように図示されている。
【００１９】
図５および図６は、本実施形態による半導体チップ１ａを実装したパッケージの例を示している。図５（ａ）は、主面３０１側から半導体チップ１ａを見た場合の平面図であり、図５（ｂ）は断面図である。また、図６（ａ）は、主面３０２側から半導体チップ１ａを見た場合の平面図であり、図６（ｂ）は、ＡＣ電極１６およびＤＣ＋電極１８側から半導体チップ１ａを見た場合の側面図である。半導体チップ１ａはパッケージ樹脂２０１によって被覆されている。図５（ａ）および図６（ａ）においては、パッケージ樹脂２０１の内部が図示されている。
【００２０】
金属配線１１は、リードフレーム２０２を介してＡＣ電極１５に接続されている。金属配線１２は、リードフレーム２０２を介してＡＣ電極１６に接続されている。金属配線１３は、リードフレーム２０２を介してＤＣ−電極１７に接続されている。金属配線１４は、リードフレーム２０２を介してＤＣ＋電極１８に接続されている。
【００２１】
次に、半導体チップ１ａの製造方法について、図７〜図８を用いて説明する。Ｎ型のシリコン基板１３１を用意し（図７（ａ））、主面３０１上に選択拡散用マスク酸化膜１３２を形成すると共に、主面３０２上に選択拡散用マスク酸化膜１３３を形成した後、選択拡散用マスク酸化膜１３２および１３３に選択的に開口部を形成する。主面３０１および３０２のいずれかの側からシリコン基板１３１を見た場合に、主面３０１上の開口部と主面３０２上の開口部とが重なるように、各開口部は位置合わせされている。選択拡散用マスク酸化膜１３２および１３３をマスクとして、ボロン等のアイソレーション拡散用不純物をシリコン基板１３１の表面に注入し、注入層１３４および１３５を形成する（図７（ｂ））。
【００２２】
続いて、熱拡散および酸化処理を行った後、選択拡散用マスク酸化膜１３２および１３３を除去する。熱拡散によって、注入層１３４および１３５中の不純物が拡散して、Ｐ型の分離拡散領域１０７，１１２，１１７，１２２，１２７が形成される。これらの分離拡散領域によって分離されたＮ型の領域が第１不純物領域１０１〜１０６である（図７（ｃ））。
【００２３】
続いて、主面３０１上に選択拡散用マスク酸化膜１３６を形成すると共に、主面３０２上に選択拡散用マスク酸化膜１３７を形成した後、選択拡散用マスク酸化膜１３６および１３７に選択的に開口部を形成する。開口部は第１不純物領域１０２，１０３，１０５，１０６上に形成される。選択拡散用マスク酸化膜１３６および１３７をマスクとして、ボロン等のアノード拡散用不純物をシリコン基板１３１の表面に注入し、注入層１３８，１３９，１４０，１４１を形成する（図７（ｄ））。
【００２４】
続いて、主面３０１上に選択拡散用マスク酸化膜１４２を形成すると共に、主面３０２上に選択拡散用マスク酸化膜１４３を形成した後、選択拡散用マスク酸化膜１４２および１４３に選択的に開口部を形成する。開口部は、注入層１３８〜１４１と位置合わせされた位置に形成される。選択拡散用マスク酸化膜１４２および１４３をマスクとして、リン等のカソード拡散用不純物をシリコン基板１３１の表面に注入し、注入層１４４，１４５，１４６，１４７を形成する（図８（ａ））。
【００２５】
続いて、熱拡散および酸化処理を行った後、選択拡散用マスク酸化膜１４２および１４３を除去し、主面３０１および３０２を、それぞれパッシベーション膜１２８および１２９によって被覆する。熱拡散によって、注入層１３８〜１４１中の不純物が拡散して、Ｐ型の高濃度のアノード領域１０８，１１３，１１８，１２３が形成される。また、注入層１４４〜１４７中の不純物が拡散して、Ｎ型の高濃度のカソード領域１１０，１１５，１２０，１２５が形成される（図８（ｂ））。
【００２６】
続いて、パッシベーション膜１２８および１２９に選択的に開口部を形成する。開口部は、アノード領域１０８，１１３，１１８，１２３、およびカソード領域１１０，１１５，１２０，１２５上に形成される。各アノード領域上にアノード電極１０９，１１４．１１９，１２４を形成し、各カソード領域上にカソード電極１１１，１１６，１２１，１２６を形成すると共に、金属配線１１〜１４を形成する（図８（ｃ））。
【００２７】
本実施形態による半導体チップ１ａにおいて、ＡＣ電極１５および１６間に交流電圧が印加され、ＤＣ−電極１７およびＤＣ＋電極１８間に直流電圧が発生する。ＤＣ−電極１７とＤＣ＋電極１８との間では、少なくともダイオード２個分の耐圧が要求される。ＤＣ−電極１７に接続されるアノード電極１１４と、ＤＣ＋電極１８に接続されるカソード電極１２６との間では、分離拡散領域１１７と第１不純物領域１０１との間のＰＮ接合、分離拡散領域１０７と第１不純物領域１０４との間のＰＮ接合、および分離拡散領域１２７と第１不純物領域１０６との間のＰＮ接合が逆バイアスとなる。したがって、本実施形態によれば、耐圧を向上することができる。
【００２８】
上述したように４つのＰＮダイオード素子を同一の半導体チップ上に形成し、モノリシック化することによって、半導体装置を小型化・薄型化することができる。また、従来のように、個別のチップに形成された４つのダイオードを組み立てるのではなく、同一チップ上に一体成形することによって、組立工程を廃し、コストを低減することができる。さらに、取出し電極を配線と共有することによって、チップ面積を低減することができる。
【００２９】
また、モノリシック化することによって、各ダイオードの特性が揃った半導体装置を構成することができる。
【００３０】
次に、本発明の第２の実施形態について説明する。図９は、本実施形態による半導体チップ１ｂの断面構造を示している。図９は、図１に対応した部分断面図である。図１と導電型が等しく、同様の構造には同一の符号を付与している。半導体チップ１ｂにおいては、半導体チップ１ａよりも第１不純物領域１０２の断面積が小さくなり、その分、分離拡散領域１１２の断面積が大きくなっている。これは、第１不純物領域１０３，１０５，１０６、および分離拡散領域１１７，１２２，１２７においても同様である。
【００３１】
以下、図１０および図１１を用いて、半導体チップ１ｂの製造方法を説明する。Ｎ型のシリコン基板１３１を用意し（図１０（ａ））、主面３０１上に選択拡散用マスク酸化膜１３２を形成すると共に、主面３０２上に選択拡散用マスク酸化膜１３３を形成した後、選択拡散用マスク酸化膜１３２および１３３に選択的に開口部を形成する。図示されるように、分離拡散領域１１２，１１７，１２２，１２７が形成される領域の選択拡散用マスク酸化膜１３２および１３３の開口部の形状は半導体チップ１ａの場合と異なっている。以後の工程は、半導体チップ１ａを製造する場合と同様である。続いて、選択拡散用マスク酸化膜１３２および１３３をマスクとして、ボロン等のアイソレーション拡散用不純物をシリコン基板１３１の表面に注入し、注入層１３４および１３５を形成する（図１０（ｂ））。
【００３２】
続いて、熱拡散および酸化処理を行った後、選択拡散用マスク酸化膜１３２および１３３を除去する。熱拡散によって、注入層１３４および１３５中の不純物が拡散して、Ｐ型の分離拡散領域１０７，１１２，１１７，１２２，１２７が形成される。これらの分離拡散領域によって分離されたＮ型の領域が第１不純物領域１０１〜１０６である（図１０（ｃ））。
【００３３】
続いて、主面３０１上に選択拡散用マスク酸化膜１３６を形成すると共に、主面３０２上に選択拡散用マスク酸化膜１３７を形成した後、選択拡散用マスク酸化膜１３６および１３７に選択的に開口部を形成する。開口部は第１不純物領域１０２，１０３，１０５，１０６上に形成される。選択拡散用マスク酸化膜１３６および１３７をマスクとして、ボロン等のアノード拡散用不純物をシリコン基板１３１の表面に注入し、注入層１３８，１３９，１４０，１４１を形成する（図１０（ｄ））。
【００３４】
続いて、主面３０１上に選択拡散用マスク酸化膜１４２を形成すると共に、主面３０２上に選択拡散用マスク酸化膜１４３を形成した後、選択拡散用マスク酸化膜１４２および１４３に選択的に開口部を形成する。開口部は、注入層１３８〜１４１と位置合わせされた位置に形成される。選択拡散用マスク酸化膜１４２および１４３をマスクとして、リン等のカソード拡散用不純物をシリコン基板１３１の表面に注入し、注入層１４４，１４５，１４６，１４７を形成する（図１１（ａ））。
【００３５】
続いて、熱拡散および酸化処理を行った後、選択拡散用マスク酸化膜１４２および１４３を除去し、主面３０１および３０２を、それぞれパッシベーション膜１２８および１２９によって被覆する。熱拡散によって、注入層１３８〜１４１中の不純物が拡散して、Ｐ型の高濃度のアノード領域１０８，１１３，１１８，１２３が形成される。また、注入層１４４〜１４７中の不純物が拡散して、Ｎ型の高濃度のカソード領域１１０，１１５，１２０，１２５が形成される（図１１（ｂ））。
【００３６】
続いて、パッシベーション膜１２８および１２９に選択的に開口部を形成する。開口部は、アノード領域１０８，１１３，１１８，１２３、およびカソード領域１１０，１１５，１２０，１２５上に形成される。各アノード領域上にアノード電極１０９，１１４．１１９，１２４を形成し、各カソード領域上にカソード電極１１１，１１６，１２１，１２６を形成すると共に、金属配線１１〜１４を形成する（図１１（ｃ））。
【００３７】
本実施形態においても、第１の実施形態と同様に、半導体装置を小型化・薄型化することができる等の効果が得られる。また、本実施形態の半導体チップ１ｂにおいては、半導体チップ１ａと比較して、電流が流れる方向での第１不純物領域１０２，１０３，１０５，１０６の長さが短くなっている。このため、電流が流れる領域の中で、不純物濃度が低く、比抵抗が高い領域が減り、抵抗値が低くなる。すなわち、整流ダイオードの主要特性であるダイオードの順電圧特性を下げることができる。
【００３８】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、上述した構造において、Ｐ型とＮ型とを逆にし、アノード領域をカソード領域とし、カソード領域をアノード領域とし、アノード電極をカソード電極とし、カソード電極をアノード電極としてもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態による半導体装置の部分断面を示す部分断面図である。
【図２】第１の実施形態による半導体装置の平面図である。
【図３】第１の実施形態による半導体装置の平面図である。
【図４】第１の実施形態による半導体装置の等価回路図である。
【図５】第１の実施形態による半導体装置の実装例を説明するための説明図である。
【図６】第１の実施形態による半導体装置の実装例を説明するための説明図である。
【図７】第１の実施形態による半導体装置の製造方法を説明するための部分断面図である。
【図８】第１の実施形態による半導体装置の製造方法を説明するための部分断面図である。
【図９】本発明の第２の実施形態による半導体装置の部分断面を示す部分断面図である。
【図１０】第２の実施形態による半導体装置の製造方法を説明するための部分断面図である。
【図１１】第２の実施形態による半導体装置の製造方法を説明するための部分断面図である。
【符号の説明】
【００４０】
１ａ，１ｂ・・・半導体チップ、１１，１２，１３，１４・・・金属配線、１５，１６・・・ＡＣ電極、１７・・・ＤＣ−電極、１８・・・ＤＣ＋電極、１０１，１０２，１０３，１０４，１０５，１０６・・・第１不純物領域、１０７，１１２，１１７，１２２，１２７・・・分離拡散領域、１０８，１１３，１１８，１２３・・・アノード領域、１０９，１１４，１１９，１２４・・・アノード電極、１１０，１１５，１２０，１２５・・・カソード領域、１１１，１１６，１２１，１２６・・・カソード電極、１２８，１２９・・・パッシベーション膜、１３１・・・シリコン基板、１３２，１３３，１３６，１３７，１４２，１４３・・・選択拡散用マスク酸化膜、１３４，１３５，１３８，１３９，１４０，１４１，１４４，１４５，１４６，１４７・・・注入層、２０１・・・パッケージ樹脂、２０２・・・リードフレーム、３０１，３０２・・・主面
【図１】
2006237210.tif 000003
【図２】
2006237210.tif 000004
【図３】
2006237210.tif 000005
【図４】
2006237210.tif 000006
【図５】
2006237210.tif 000007
【図６】
2006237210.tif 000008
【図７】
2006237210.tif 000009
【図８】
2006237210.tif 000010
【図９】
2006237210.tif 000011
【図１０】
2006237210.tif 000012
【図１１】
2006237210.tif 000013