(57)【要約】【課題】  半導体集積回路の製造技術の一つであるＣＭＰ（化学機械研磨）を行う場合の製造歩留まりを向上させるための処理であるダミーパターンのチップ内への挿入処理を、少ない工程数により実現する。【解決手段】  レイアウト処理部１０２では、高速面積率解析処理部１１０により得られる面積率に基づいて、挿入すべき所定のダミーパターンとこの所定のダミーパターンに微調整を加えるための仮想的な調整用ダミーパターンとを、それぞれ、ダミーパターン生成処理部１１１及び調整用ダミーパターン生成処理部１１２において生成する。そして前記所定のダミーパターンが挿入されたマスクデータ１０５を、次のダミーパターン調整処理部１０６における高精度面積率解析処理部１１７にて解析し、更に、面積率違反を判定し、面積率ルールを満たすまで、ダミーパターン選択処理部１１９にて、前記調整用ダミーパターンに順次置き換えを行う。【選択図】  図１
2006237440.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のレイアウトに対して、配線の占める面積の偏りを緩和するための基準である面積率ルールを満たすための冗長な配線によるダミーパターンをコンピュータにより自動配置する半導体装置のダミーパターン配置方法において、
所定の領域毎に、所定のダミーパターンをそれぞれ生成するダミーパターン生成工程と、
前記所定の領域毎に、前記所定のダミーパターンを基準として、面積の大きさを所定の間隔で多段階に変化させた複数の調整用ダミーパターンを前記所定のダミーパターンにそれぞれ関連付けて生成する調整用ダミーパターン生成工程と、
前記所定の領域毎に、前記所定のダミーパターンをそれぞれ前記面積率ルールに適合させるため、前記所定のダミーパターン及びこの所定のダミーパターンを基準とする前記複数の調整用ダミーパターンからなる１つの関連するダミーパターン群の中から順次前記調整用ダミーパターンを選択して置き換えを行うダミーパターン選択工程とを含む
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項２】
請求項１記載の半導体装置のダミーパターン配置方法において、
前記所定のダミーパターンを配置する前の各レイヤーのレイアウトの前記所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、
前記１つの関連するダミーパターン群のうちの１つの前記調整用ダミーパターンが配置された前記各レイヤーのレイアウトにおける前記所定の領域毎に、前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程とを含み、
前記ダミーパターン生成工程は、前記所定の面積率に基づいて前記面積率ルールを満たすように前記所定のダミーパターンを生成し、
前記ダミーパターン選択工程は、前記高精度の面積率が前記面積率ルールに定められた面積率を下回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が大きい前記調整用ダミーパターンを調整の為に順次選択して置き換える
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項３】
請求項１記載の半導体装置のダミーパターン配置方法において、
前記所定のダミーパターンを配置する前の各レイヤーのレイアウトの前記所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、
前記１つの関連するダミーパターン群のうちの１つの前記調整用ダミーパターンが配置された前記各レイヤーのレイアウトにおける前記所定の領域毎に、前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程とを含み、
前記ダミーパターン生成工程は、前記所定の面積率に基づいて前記面積率ルールを満たすように前記所定のダミーパターンを生成し、
前記ダミーパターン選択工程は、前記高精度の面積率が前記面積率ルールに定められた面積率を上回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が小さい前記調整用ダミーパターンを調整の為に順次選択して置き換える
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項４】
請求項１記載の半導体装置のダミーパターン配置方法において、
前記所定のダミーパターンを配置する前の各レイヤーのレイアウトの前記所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、
前記１つの関連するダミーパターン群のうちの１つの前記調整用ダミーパターンが配置された前記各レイヤーのレイアウトにおける前記所定の領域毎に、前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程とを含み、
前記ダミーパターン生成工程は、前記所定の面積率に基づいて前記面積率ルールを満たすように前記所定のダミーパターンを生成し、
前記ダミーパターン選択工程は、前記高精度の面積率が前記面積率ルールに定められた面積率を下回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が大きい前記調整用ダミーパターンを調整の為に順次選択して置き換え、また、前記高精度面積率解析工程により得られる前記高精度の面積率が前記面積率ルールに定められた面積率を上回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が小さい前記調整用ダミーパターンを調整の為に順次選択して置き換える
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項５】
請求項１記載の半導体装置のダミーパターン配置方法において、
前記調整用ダミーパターン生成工程において生成された前記複数の調整用ダミーパターンをそれぞれデザインルールに照らして解析するデザインルール解析工程と、
前記デザインルール解析工程においてデザインルール違反があった場合、前記デザインルールの違反を生じたダミーパターン又は、このダミーパターンの周囲に位置するレイアウトパターンを修正するデザインルール違反修正工程とを含み、
前記各レイヤーのレイアウトの前記所定の領域毎に前記ダミーパターン生成工程において生成される全ての前記所定のダミーパターンのそれぞれを基準とする前記複数の調整用ダミーパターンのうち面積が最大のダミーパターンに対しても、前記デザインルール解析工程と前記デザインルール違反修正工程とにより、前記デザインルールを満たすように前記調整用ダミーパターンを配置する
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項６】
請求項１記載のダミーパターン配置方法において、
前記調整用ダミーパターン生成工程において生成された前記複数の調整用ダミーパターンをそれぞれデザインルールに照らして解析するデザインルール解析工程と、
前記デザインルール解析工程においてデザインルール違反があった場合、前記デザインルールの違反を生じたダミーパターン又は、このダミーパターンの周囲に位置するレイアウトパターンを修正するデザインルール違反修正工程とを含み、
前記各レイヤーのレイアウトの前記所定の領域毎に前記ダミーパターン生成工程において生成される全ての前記所定のダミーパターンのそれぞれを基準とする前記複数の調整用ダミーパターンのうち面積が最小のダミーパターンに対しても、前記デザインルール解析工程と前記デザインルール違反修正工程とにより、前記デザインルールを満たすように前記調整用ダミーパターンを配置する
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項７】
請求項５又は６記載の半導体装置のダミーパターン配置方法において、
前記調整用ダミーパターン生成工程は、前記デザインルール解析工程と前記デザインルール違反修正工程とを含む
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項８】
請求項２記載の半導体装置のダミーパターン配置方法において、
前記ダミーパターン選択工程は、前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち面積が最大のダミーパターンを選択しても、前記面積率ルールに定めた面積率を下回る場合、他の前記所定の領域に対する前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち前記所定の間隔で１段階分だけ面積が大きい前記調整用ダミーパターンを調整の為に順次選択して置き換え、前記面積率ルールを満たすまで、前記高精度面積率解析工程と前記ダミーパターン選択工程とを交互に繰り返す
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項９】
請求項３記載の半導体装置のダミーパターン配置方法において、
前記ダミーパターン選択工程は、前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち面積が最小のダミーパターンを選択しても、前記面積率ルールに定めた面積率を上回る場合、他の前記所定の領域に対する前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち前記所定の間隔で１段階分だけ面積が小さい前記調整用ダミーパターンを調整の為に順次選択して置き換え、前記面積率ルールを満たすまで、前記高精度面積率解析工程と前記ダミーパターン選択工程とを交互に繰り返す
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項１０】
請求項１記載の半導体装置のダミーパターン配置方法において、
１つの前記所定のダミーパターンを基準とする前記複数のダミーパターンの数を指定するパターン数指定工程を含む
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項１１】
請求項１記載の半導体装置のダミーパターン配置方法において、
１つの前記所定のダミーパターンを基準とする前記複数のダミーパターンのそれぞれの大きさを指定する大きさ指定工程を含む
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項１２】
請求項１記載の半導体装置のダミーパターン配置方法において、
１つの前記所定のダミーパターンを基準とする前記複数のダミーパターンの形状を指定する形状指定工程を含む
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項１３】
請求項１記載の半導体装置のダミーパターン配置方法において、
前記面積率ルールが満たされた後に、前記面積率ルールを満たす１つのダミーパターン以外の全てのダミーパターンを削除する不要ダミーパターン情報削除処理工程を含む
ことを特徴とする半導体装置のダミーパターン配置方法。
【請求項１４】
半導体装置のレイアウトに対して、配線の占める面積の偏りを緩和するための基準である面積率ルールを満たすための冗長な配線によるダミーパターンをコンピュータにより自動配置する半導体装置のダミーパターン配置プログラムであって、
各レイヤーのレイアウトに対して所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、
前記所定の領域毎に、前記所定の面積率に基づいて前記面積率ルールを満たすように所定のダミーパターンをそれぞれ生成するダミーパターン生成工程と、
前記所定の領域毎に、前記所定のダミーパターンを基準として、面積の大きさを所定の間隔で多段階に変化させた複数の調整用ダミーパターンを前記所定のダミーパターンにそれぞれ関連付けて生成する調整用ダミーパターン生成工程と、
前記各レイヤーのレイアウトの前記所定の領域毎に前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程と、
前記所定のダミーパターン又はこの所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうちの１つについて前記高精度面積率解析工程の解析結果が前記面積率ルールを満たすかどうかの判断をする面積率判断工程と、
前記面積率判断工程による判断結果が前記面積率ルールを満たさない場合に、前記複数の調整用ダミーパターンの中から調整の為に１つの別のダミーパターンを選択するダミーパターン選択工程とからなる処理と、
調整のために選択された前記複数の調整用ダミーパターンが、前記面積率ルールを満たすまで、前記高精度面積率解析工程と前記ダミーパターン選択工程とを交互に繰り返す処理と、
更に、前記面積率判断工程による前記判断結果が前記面積率ルールを満たす場合に、この面積率ルールを満たすダミーパターン以外のデータを削除する不要ダミーパターン情報削除処理工程とからなる処理とをコンピュータに行わせるための半導体装置のダミーパターン配置プログラム。
【請求項１５】
半導体装置のレイアウトに対して、配線の占める面積の偏りを緩和するための基準である面積率ルールを満たすための冗長な配線によるダミーパターンを配置する半導体装置のダミーパターン配置装置において、
各レイヤーのレイアウトの所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析部と、
前記所定の領域毎に、前記所定の面積率に基づいて前記面積率ルールを満たすように所定のダミーパターンをそれぞれ生成するダミーパターン生成部と、
前記所定の領域毎に、前記所定のダミーパターンを基準として、面積の大きさを所定の間隔で多段階に変化させた複数の調整用ダミーパターンを前記所定のダミーパターンにそれぞれ関連付けて生成する調整用ダミーパターン生成部と、
前記各レイヤーのレイアウトデータの前記所定の領域毎に前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対して前記高精度の面積率を解析する高精度面積率解析部と、
前記所定のダミーパターン又はこの所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうちの１つについて前記高精度面積率解析部の解析結果が前記面積率ルールを満たすかどうかの判断をする面積率判断部と、
前記面積率判断部による判断結果が前記面積率ルールを満たさない場合に、前記複数の調整用ダミーパターンの中から調整の為に１つの別のダミーパターンを選択するダミーパターン選択部と、
前記面積率判断部による前記判断結果が前記面積率ルールを満たす場合に、この面積率ルールを満たすダミーパターン以外のデータを削除する不要ダミーパターン情報削除処理部とを備える
ことを特徴とする半導体装置のダミーパターン配置装置。
【請求項１６】
請求項１５記載の半導体装置のダミーパターン配置装置において、
前記調整用ダミーパターン生成部は、１つの前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンの数を指定するパターン指定手段を備える
ことを特徴とする半導体装置のダミーパターン配置装置。
【請求項１７】
請求項１５記載の半導体装置のダミーパターン配置装置において、
前記調整用ダミーパターン生成部は、１つの前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのそれぞれの大きさを指定する大きさ指定手段を備える
ことを特徴とする半導体装置のダミーパターン配置装置。
【請求項１８】
請求項１５記載の半導体装置のダミーパターン配置装置において、
前記調整用ダミーパターン生成部は、１つの前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンの形状を指定する形状指定手段を備える
ことを特徴とする半導体装置のダミーパターン配置装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計に際して、ダミーパターンの配置を決定する半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の製造技術の一つとしてＣＭＰ（化学機械研磨）という技術がある。これは、半導体集積回路の製造過程でウェーハ表面を研磨することにより、ウェーハ表面の厚さを均一化し、露光などの際の製造精度を上げることにより歩留まりの向上をもたらす技術である。しかし、配線（導体）と絶縁体のように異なる材料が占める領域が不均一な場合、例えば配線領域の粗密が極端な場合などは、ＣＭＰによってウェーハ表面の厚さの不均一さを誘発する場合があり、これは逆に製造歩留まりを下げる要因となる。そのため、信号配線や電源配線が存在しない空き領域に冗長な配線を配置し、配線領域の粗密を防ぐことが一般的である。この冗長な配線はダミーパターン（ダミーメタル、フィラーメタル、など）と呼ばれる。以前はこのダミーパターンの生成は、製造プロセスの後処理工程で行われるのが一般的であった。このダミーパターン挿入技術については、例えば、特許文献１に記載がある。
【０００３】
しかし、近年のプロセスの微細化に伴い、ダミーパターンがおよぼす配線間容量が無視できなくなり、ダミーパターンを考慮したタイミング解析やシグナルインテグリティ解析を行うことが必要となってきた。そのため、ダミーパターンの挿入を自動レイアウトツールで行う技術が普及しつつある。この技術については、例えば、非特許文献１に記載がある。
【０００４】
一般的に、ダミーパターンをどのくらい挿入するべきかという指標は、面積率（開口率）という数値で表わされる。自動レイアウトツールにおいては、面積率ルールを満たすようにダミーパターンを挿入する。
【特許文献１】特開２００３−２８２５６９号公報
【非特許文献１】Ｓ．Ｒａｇｈｖｅｎｄｒａ（米Ｓｙｎｏｐｓｙｓ、Ｉｎｃ．）、「設計と露光のツールを統合、歩留まり・コスト改善へ」、日経マイクロデバイス２００３年９月号（日経ＢＰ社）、ｐ．４６−５１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、自動レイアウトツールでの面積率の解析は、処理速度を優先させるため、マスク検証ツールでの面積率解析と比較して精度が低い。そのため、自動レイアウトツールで面積率を考慮してダミーパターンを生成したにも関わらず、実際には面積率ルールを満たしておらず、マスク検証でエラーとなる場合が顕在化しつつある。結果として、再度ダミーパターン挿入を追加実施する必要が生じ、面積率ルールを満たすための工数が増加する。
【０００６】
本発明は、上記課題を解決するものであり、その目的は、ダミーパターン配置段階において、マスク検証レベルと同等の高精度な面積率解析を、生成したダミーパターンに対して行い、レイアウト完成後に面積率に不具合が生ずることを防止し、ダミーパターンの面積を修正して改めて挿入する工程への後戻りを防止することにより、面積率を満足させるための工数を削減することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、先ず、所定の精度の面積率解析に基づいて面積率ルールを満たすように所定のダミーパターンを生成すると共に、この所定のダミーパターンを基準として多段階に面積変化させた調整用の複数のダミーパターンを生成し、更に、精度の高い面積率解析を行い、これに対して前記所定のダミーパターンが面積率ルールを満たさない場合、代わりに前記複数のダミーパターンの中から調整用のダミーパターンを選択し、置き換えを行うことによりダミーパターンの面積を細かく調整し、面積率ルールを高い精度で満たすダミーパターンの配置を行う。
【０００８】
すなわち、請求項１記載の半導体装置のダミーパターン配置方法は、半導体装置のレイアウトに対して、配線の占める面積の偏りを緩和するための基準である面積率ルールを満たすための冗長な配線によるダミーパターンをコンピュータにより自動配置する半導体装置のダミーパターン配置方法において、所定の領域毎に、所定のダミーパターンをそれぞれ生成するダミーパターン生成工程と、前記所定の領域毎に、前記所定のダミーパターンを基準として、面積の大きさを所定の間隔で多段階に変化させた複数の調整用ダミーパターンを前記所定のダミーパターンにそれぞれ関連付けて生成する調整用ダミーパターン生成工程と、前記所定の領域毎に、前記所定のダミーパターンをそれぞれ前記面積率ルールに適合させるため、前記所定のダミーパターン及びこの所定のダミーパターンを基準とする前記複数の調整用ダミーパターンからなる１つの関連するダミーパターン群の中から順次前記調整用ダミーパターンを選択して置き換えを行うダミーパターン選択工程とを含むことを特徴とする。
【０００９】
請求項２記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、前記所定のダミーパターンを配置する前の各レイヤーのレイアウトの前記所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、前記１つの関連するダミーパターン群のうちの１つの前記調整用ダミーパターンが配置された前記各レイヤーのレイアウトにおける前記所定の領域毎に、前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程とを含み、前記ダミーパターン生成工程は、前記所定の面積率に基づいて前記面積率ルールを満たすように前記所定のダミーパターンを生成し、前記ダミーパターン選択工程は、前記高精度の面積率が前記面積率ルールに定められた面積率を下回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が大きい前記調整用ダミーパターンを調整の為に順次選択して置き換えることを特徴とする。
【００１０】
請求項３記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、前記所定のダミーパターンを配置する前の各レイヤーのレイアウトの前記所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、前記１つの関連するダミーパターン群のうちの１つの前記調整用ダミーパターンが配置された前記各レイヤーのレイアウトにおける前記所定の領域毎に、前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程とを含み、前記ダミーパターン生成工程は、前記所定の面積率に基づいて前記面積率ルールを満たすように前記所定のダミーパターンを生成し、前記ダミーパターン選択工程は、前記高精度の面積率が前記面積率ルールに定められた面積率を上回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が小さい前記調整用ダミーパターンを調整の為に順次選択して置き換えることを特徴とする。
【００１１】
請求項４記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、前記所定のダミーパターンを配置する前の各レイヤーのレイアウトの前記所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、前記１つの関連するダミーパターン群のうちの１つの前記調整用ダミーパターンが配置された前記各レイヤーのレイアウトにおける前記所定の領域毎に、前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程とを含み、前記ダミーパターン生成工程は、前記所定の面積率に基づいて前記面積率ルールを満たすように前記所定のダミーパターンを生成し、前記ダミーパターン選択工程は、前記高精度の面積率が前記面積率ルールに定められた面積率を下回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が大きい前記調整用ダミーパターンを調整の為に順次選択して置き換え、また、前記高精度面積率解析工程により得られる前記高精度の面積率が前記面積率ルールに定められた面積率を上回る場合に、前記１つの関連するダミーパターン群の中から、前記所定の間隔で１段階分だけ面積が小さい前記調整用ダミーパターンを調整の為に順次選択して置き換えることを特徴とする。
【００１２】
請求項５記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、前記調整用ダミーパターン生成工程において生成された前記複数の調整用ダミーパターンをそれぞれデザインルールに照らして解析するデザインルール解析工程と、前記デザインルール解析工程においてデザインルール違反があった場合、前記デザインルールの違反を生じたダミーパターン又は、このダミーパターンの周囲に位置するレイアウトパターンを修正するデザインルール違反修正工程とを含み、前記各レイヤーのレイアウトの前記所定の領域毎に前記ダミーパターン生成工程において生成される全ての前記所定のダミーパターンのそれぞれを基準とする前記複数の調整用ダミーパターンのうち面積が最大のダミーパターンに対しても、前記デザインルール解析工程と前記デザインルール違反修正工程とにより、前記デザインルールを満たすように前記調整用ダミーパターンを配置することを特徴とする。
【００１３】
請求項６記載の発明は、請求項１記載のダミーパターン配置方法において、前記調整用ダミーパターン生成工程において生成された前記複数の調整用ダミーパターンをそれぞれデザインルールに照らして解析するデザインルール解析工程と、前記デザインルール解析工程においてデザインルール違反があった場合、前記デザインルールの違反を生じたダミーパターン又は、このダミーパターンの周囲に位置するレイアウトパターンを修正するデザインルール違反修正工程とを含み、前記各レイヤーのレイアウトの前記所定の領域毎に前記ダミーパターン生成工程において生成される全ての前記所定のダミーパターンのそれぞれを基準とする前記複数の調整用ダミーパターンのうち面積が最小のダミーパターンに対しても、前記デザインルール解析工程と前記デザインルール違反修正工程とにより、前記デザインルールを満たすように前記調整用ダミーパターンを配置することを特徴とする。
【００１４】
請求項７記載の発明は、請求項５又は６記載の半導体装置のダミーパターン配置方法において、前記調整用ダミーパターン生成工程は、前記デザインルール解析工程と前記デザインルール違反修正工程とを含むことを特徴とする。
【００１５】
請求項８記載の発明は、請求項２記載の半導体装置のダミーパターン配置方法において、前記ダミーパターン選択工程は、前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち面積が最大のダミーパターンを選択しても、前記面積率ルールに定めた面積率を下回る場合、他の前記所定の領域に対する前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち前記所定の間隔で１段階分だけ面積が大きい前記調整用ダミーパターンを調整の為に順次選択して置き換え、前記面積率ルールを満たすまで、前記高精度面積率解析工程と前記ダミーパターン選択工程とを交互に繰り返すことを特徴とする。
【００１６】
請求項９記載の発明は、請求項３記載の半導体装置のダミーパターン配置方法において、前記ダミーパターン選択工程は、前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち面積が最小のダミーパターンを選択しても、前記面積率ルールに定めた面積率を上回る場合、他の前記所定の領域に対する前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうち前記所定の間隔で１段階分だけ面積が小さい前記調整用ダミーパターンを調整の為に順次選択して置き換え、前記面積率ルールを満たすまで、前記高精度面積率解析工程と前記ダミーパターン選択工程とを交互に繰り返すことを特徴とする。
【００１７】
請求項１０記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、１つの前記所定のダミーパターンを基準とする前記複数のダミーパターンの数を指定するパターン数指定工程を含むことを特徴とする。
【００１８】
請求項１１記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、１つの前記所定のダミーパターンを基準とする前記複数のダミーパターンのそれぞれの大きさを指定する大きさ指定工程を含むことを特徴とする。
【００１９】
請求項１２記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、１つの前記所定のダミーパターンを基準とする前記複数のダミーパターンの形状を指定する形状指定工程を含むことを特徴とする。
【００２０】
請求項１３記載の発明は、請求項１記載の半導体装置のダミーパターン配置方法において、前記面積率ルールが満たされた後に、前記面積率ルールを満たす１つのダミーパターン以外の全てのダミーパターンを削除する不要ダミーパターン情報削除処理工程を含むことを特徴とする。
【００２１】
請求項１４記載の発明の半導体装置のダミーパターン配置プログラムは、半導体装置のレイアウトに対して、配線の占める面積の偏りを緩和するための基準である面積率ルールを満たすための冗長な配線によるダミーパターンをコンピュータにより自動配置する半導体装置のダミーパターン配置プログラムであって、各レイヤーのレイアウトに対して所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析工程と、前記所定の領域毎に、前記所定の面積率に基づいて前記面積率ルールを満たすように所定のダミーパターンをそれぞれ生成するダミーパターン生成工程と、前記所定の領域毎に、前記所定のダミーパターンを基準として、面積の大きさを所定の間隔で多段階に変化させた複数の調整用ダミーパターンを前記所定のダミーパターンにそれぞれ関連付けて生成する調整用ダミーパターン生成工程と、前記各レイヤーのレイアウトの前記所定の領域毎に前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対する前記高精度の面積率の適合性を解析する高精度面積率解析工程と、前記所定のダミーパターン又はこの所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうちの１つについて前記高精度面積率解析工程の解析結果が前記面積率ルールを満たすかどうかの判断をする面積率判断工程と、前記面積率判断工程による判断結果が前記面積率ルールを満たさない場合に、前記複数の調整用ダミーパターンの中から調整の為に１つの別のダミーパターンを選択するダミーパターン選択工程とからなる処理と、調整のために選択された前記複数の調整用ダミーパターンが、前記面積率ルールを満たすまで、前記高精度面積率解析工程と前記ダミーパターン選択工程とを交互に繰り返す処理と、更に、前記面積率判断工程による前記判断結果が前記面積率ルールを満たす場合に、この面積率ルールを満たすダミーパターン以外のデータを削除する不要ダミーパターン情報削除処理工程とからなる処理とをコンピュータに行わせることを特徴とする。
【００２２】
請求項１５記載の発明の半導体装置のダミーパターン配置装置は、半導体装置のレイアウトに対して、配線の占める面積の偏りを緩和するための基準である面積率ルールを満たすための冗長な配線によるダミーパターンを配置する半導体装置のダミーパターン配置装置において、各レイヤーのレイアウトの所定の領域毎に所定の面積率を算出し、前記面積率ルールに対する前記所定の面積率の適合性を解析する所定の面積率解析部と、前記所定の領域毎に、前記所定の面積率に基づいて前記面積率ルールを満たすように所定のダミーパターンをそれぞれ生成するダミーパターン生成部と、前記所定の領域毎に、前記所定のダミーパターンを基準として、面積の大きさを所定の間隔で多段階に変化させた複数の調整用ダミーパターンを前記所定のダミーパターンにそれぞれ関連付けて生成する調整用ダミーパターン生成部と、前記各レイヤーのレイアウトデータの前記所定の領域毎に前記所定の面積率よりも高精度の面積率を算出し、前記面積率ルールに対して前記高精度の面積率を解析する高精度面積率解析部と、前記所定のダミーパターン又はこの所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのうちの１つについて前記高精度面積率解析部の解析結果が前記面積率ルールを満たすかどうかの判断をする面積率判断部と、前記面積率判断部による判断結果が前記面積率ルールを満たさない場合に、前記複数の調整用ダミーパターンの中から調整の為に１つの別のダミーパターンを選択するダミーパターン選択部と、前記面積率判断部による前記判断結果が前記面積率ルールを満たす場合に、この面積率ルールを満たすダミーパターン以外のデータを削除する不要ダミーパターン情報削除処理部とを備えることを特徴とする。
【００２３】
請求項１６記載の発明は、請求項１５記載の半導体装置のダミーパターン配置装置において、前記調整用ダミーパターン生成部は、１つの前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンの数を指定するパターン指定手段を備えることを特徴とする。
【００２４】
請求項１７記載の発明は、請求項１５記載の半導体装置のダミーパターン配置装置において、前記調整用ダミーパターン生成部は、１つの前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンのそれぞれの大きさを指定する大きさ指定手段を備えることを特徴とする。
【００２５】
請求項１８記載の発明は、請求項１５記載の半導体装置のダミーパターン配置装置において、前記調整用ダミーパターン生成部は、１つの前記所定のダミーパターンを基準とする前記複数の調整用ダミーパターンの形状を指定する形状指定手段を備えることを特徴とする。
【００２６】
以上により、請求項１記載の発明では、先ず、ダミーパターン生成工程において、所定の精度の面積率解析に基づいて面積率ルールを満たすように所定のダミーパターンを基準として生成し、この所定のダミーパターンを基に面積率を調整できるように、調整用ダミーパターン生成工程にて、１つの前記所定のダミーパターンを基準として、複数の大きさの調整用ダミーパターンを多段階に変化を持たせて生成し、ダミーパターン選択工程により前記複数のパターンの中から１つを選択することにより、精度の高いダミーパターンを生成することができるので、レイアウト作成後に面積率の不具合が検出されることを防ぎ、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００２７】
請求項２〜４記載の発明では、所定のダミーパターンは、所定の精度の面積率解析工程により得られる所定の面積率に基づいて生成され、更に、所定の面積率解析工程よりも高精度の面積率解析工程により算出された高精度の面積率に基づく解析の結果、面積率ルールに適合しない場合は、調整用ダミーパターン生成工程により生成された調整用の複数のダミーパターンの中から、１段階だけ面積が変化した１つのダミーパターンを選択することにより面積率の微調整を加える。このように、ダミーパターンの配置により面積率ルールを満たすレイアウトが高精度に実現できるので、レイアウト作成後に面積率の不具合が検出されることを防ぎ、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００２８】
請求項５記載の発明では、各所定の領域に対するすべてのダミーパターンが、それぞれ最大となるようなパターンを選択した場合においても、例えば、スペーシング制約や最大面積制約などのデザインルールに対して違反しないようにダミーパターンを配置することにより、デザインルールと面積率とがダミーパターン配置段階において同時に考慮されるので、レイアウト作成後に面積率の不具合が検出されることを防ぎ、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００２９】
請求項６記載の発明では、すべてのダミーパターンが、それぞれ最小となるようなパターンを選択した場合においても、例えば、スペーシング制約や最小面積制約などのデザインルールに対して違反しないようにダミーパターンを配置することにより、デザインルールと面積率とがダミーパターン配置段階において同時に考慮されるので、レイアウト作成後に面積率の不具合が検出されることを防ぎ、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００３０】
請求項７記載の発明では、各所定の領域に対するすべてのダミーパターンが、それぞれ最大又は最小となるようなパターンを選択した場合においても、例えば、スペーシング制約や最大面積制約などのデザインルールに対して違反しないようにダミーパターンを配置することにより、デザインルールと面積率とがダミーパターン配置段階において同時に考慮されるので、レイアウト作成後に面積率の不具合が検出されることを防ぎ、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００３１】
請求項８記載の発明では、高精度の面積率解析工程による高精度面積率解析の結果、ある領域において高精度の面積率が面積率ルールを下回る場合、領域内のダミーパターンよりも面積が大きくなるようなパターンを選択したにも関わらず、依然として面積率ルールを下回る場合、さらにダミーパターンが占める面積が大きくなるパターンを選択し、面積率ルールを満たすまで処理を繰り返すことにより高精度の解析を行うので、レイアウト作成後に面積率の不具合が検出されることを防止し、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００３２】
請求項９記載の発明では、高精度の面積率解析工程による高精度面積率解析の結果、ある領域において高精度の面積率が面積率ルールを上回る場合、領域内のダミーパターンよりも小さくなるようなパターンを選択したにも関わらず、依然として面積率ルールを下回る場合、さらにダミーパターンが占める面積が小さくなるパターンを選択し、面積率ルールを満たすまで処理を繰り返すことにより高精度の解析を行うので、レイアウト作成後に面積率の不具合が検出されることを防止し、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００３３】
請求項１０記載の発明では、１つの所定のダミーパターンが持つ調整用ダミーパターンの数を予め指定することにより面積率解析精度のレベルを指定することができるので、高精度にダミーパターンの配置ができ、レイアウト作成後に面積率の不具合が検出されることなく、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００３４】
請求項１１記載の発明では、１つの所定のダミーパターンが持つ調整用ダミーパターンの大きさ、すなわち、調整用ダミーパターン間の面積差分の量を予め指定することにより面積率解析精度のレベルを指定することができるので、高精度にダミーパターンの配置ができ、レイアウト作成後に面積率の不具合が検出されることなく、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００３５】
請求項１２記載の発明では、１つの所定のダミーパターンが持つ調整用ダミーパターンの形状、すなわち、調整用ダミーパターン間の形状変化量を予め指定することにより面積率解析精度のレベルを指定することができるので、高精度にダミーパターンの配置ができ、レイアウト作成後に面積率の不具合が検出されることなく、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【００３６】
請求項１３記載の発明では、面積率ルールを満たした後、マスクデータから不要なダミーパターンの情報を削除し、実際のダミーパターンのみの状態にするので、データの扱いを簡略化することができる。
【００３７】
請求項１４〜１８記載の発明では、先ず、所定の精度の面積率解析に基づいて面積率ルールを満たすように所定のダミーパターンを生成し、この所定のダミーパターンを基に面積率を調整できるように、１つの前記所定のダミーパターンを基準として、複数の大きさのダミーパターンを多段階に階層データ構造を持たせて生成し、階層構造を持つ前記複数のパターンの中から１つを選択することにより、高い精度でダミーパターンを配置することができるので、レイアウト作成後に面積率の不具合が検出されることを防ぎ、面積率の不具合が原因となるレイアウト工程への後戻りをなくすことにより、ダミーパターンを挿入して面積率ルールを満足させるための総工数を削減することができる。
【発明の効果】
【００３８】
以上説明したように、請求項１〜１８記載の発明によれば、精度の異なる面積率解析を重ねて高精度にダミーパターンの配置を実施するので、半導体集積回路の設計において、歩留まり向上のための技術であるダミーパターン挿入に関する設計の後戻りを抑制することが可能となり、面積率ルールを満足させるための工数を削減できるので、半導体集積回路の設計期間の短縮が可能となる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００４０】
まず、全体のフローについて、図１の構成図を用いて順に説明する。
【００４１】
ダミーパターン挿入の対象となるレイアウトデータ１０１が、レイアウト処理部１０２へ入力される。このとき、レイアウトデータとレイアウト処理中の各処理結果はデータ記憶装置１０３に記憶され、処理プログラムはプログラム記憶装置１０４に格納される。このレイアウト処理部１０２の処理後にダミーパターンを挿入したマスクデータ１０５が出力される。
【００４２】
続いて、ダミーパターン調整の対象となる前記マスクデータ１０５を、ダミーパターン調整処理部１０６へ入力する。このとき、マスクデータとダミーパターン処理中の各処理結果はデータ記憶装置１０７に記憶され、処理プログラムはプログラム記憶装置１０８に格納される。このダミーパターン調整処理部１０６による処理後にダミーパターンの調整を行ったマスクデータ１０９が出力される。このマスクデータ１０９は面積率ルールを高精度に満たしている。以上のレイアウト処理部１０２及びダミーパターン調整処理部１０６の処理を、コンピュータの演算処理装置により行う。
【００４３】
次に、前記レイアウト処理部１０２について詳細に説明する。
【００４４】
まず、レイアウトデータ１０１は、高速に面積率の解析処理を行う工程（所定の面積率解析工程）を実行する高速面積率解析処理部１１０に入力される。このときの面積率の解析は、速度優先のため精度は低い。この面積率の解析では、前記レイアウトデータ１０１の各レイヤーに対し、レイアウト面を所定の領域に分割した各領域毎に面積率（所定の面積率）が算出される。
【００４５】
次に、図２を用いてダミーパターンを生成する工程の処理を実行するダミーパターン生成処理部１１１について説明する。図２（ａ）は、面積率ルールに違反している領域２０１において、通常の配線２０２の領域、配線が行われていない空領域２０３及び、ダミーパターン２０４の配置を示したものである。ダミーパターン生成処理部１１１では、この図２（ａ）に示すように、面積率ルールに違反している領域２０１に対して、通常の配線２０２との間のデザインルールを満たすために、デザインルール解析や、この解析結果を用いてデザインルール違反を修正しながら、前記面積率（所定の面積率）に基づき空領域２０３に面積率ルールを満たすようにダミーパターン（所定のダミーパターン）２０４を挿入する。例えば、定められている面積率が２０％だった場合、面積率が２０％未満の領域に対し、面積率が２０％になるように、ダミーパターン２０４を挿入する。挿入したダミーパターン２０４に対しては、例えば、図２（ｂ）に示すテーブル形式のデータベース２０５を用いて管理する。このテーブルには、レイヤー、図形情報（図形の位置や大きさ）、そしてダミーパターン２０４ごとに識別子を関連付けて格納する。以降、この段階で挿入されるダミーパターンを「実ダミーパターン」と呼ぶ。
【００４６】
次に、図３及び図４を用いて調整用ダミーパターンを生成する工程の処理を行う調整用ダミーパターン生成処理部１１２について説明する。図３（ａ）は、図２（ａ）に示した領域２０１と同じ領域であり且つレイヤーが異なる領域３０１に、調整用のダミーパターン（複数の調整用ダミーパターンのうちの１つ）３０２を挿入した場合の配置を示している。この調整用ダミーパターン生成処理部１１２では、ダミーパターン生成処理部１１１で挿入したダミーパターン２０４に対し、大きな調整用ダミーパターンと小さな調整用ダミーパターンとを挿入する。図３（ａ）では、ダミーパターン２０４に対する面積率を上回るように大きな調整用ダミーパターン３０２を挿入した配置を示しており、調整用ダミーパターン３０２の占める領域の内側に示した破線部分の領域は、図２（ａ）の領域２０１のレイヤーのダミーパターン２０４の領域である。また、図３（ｂ）は、図２（ｂ）と同様に、レイヤー、図形情報（図形の位置や大きさ）に対して、それぞれの調整用ダミーパターン３０２ごとに識別子を関連付けたデータとして格納するテーブル形式のデータベース３０３である。ここで、データベース３０３には、ダミーパターン２０４と調整用ダミーパターン３０２とが一対の組み合わせとなるように同じ識別子が与えられる。例えば、レイヤ名３の実ダミーパターンに対し、データベース３０３上では、レイヤ名３より面積率が１段階大きいレイヤ名３（＋１）というレイヤに、同じ識別子を持つ仮想ダミーパターンの情報を格納する。この調整用ダミーパターン３０２は、データ記憶装置１０３のデータベース上ではダミーパターン生成処理部１１１で挿入されたダミーパターン２０４と区別される。以降、この調整用ダミーパターン生成処理部１１２の処理段階で挿入されるダミーパターンであって、面積を所定の間隔で多段階に変化させた調整用ダミーパターン（複数の調整用ダミーパターン）３０２を「仮想ダミーパターン」と呼び、実ダミーパターンと区別する。また、仮想ダミーパターンの数を「階層」と呼ぶ。
【００４７】
また、図４（ａ）は、図３（ａ）がダミーパターン２０４より大きい調整用ダミーパターン３０２を配置した例であるのに対し、ダミーパターン２０４より小さい調整用ダミーパターン４０２を配置した例を示している。４０１は、領域２０１に対して異なるレイヤーの同じ領域を示す。図４（ａ）では、同じ領域４０１に対し、ルールとして定められている面積率を下回るようにダミーパターン４０２を挿入した配置を示しており、調整用ダミーパターン４０２の領域の周りを囲んだ破線は、領域２０１のレイヤーにおけるダミーパターン２０４の領域を示している。図４（ｂ）に示したテーブルは、図２（ｂ）、図３（ｂ）と同様に、レイヤー、図形情報（図形の位置や大きさ）に対して調整用ダミーパターン４０２ごとに識別子を関連付けたデータとして格納するテーブル形式のデータベース４０３である。ここで、データベース４０３には、ダミーパターン２０４と調整用ダミーパターン４０２とが一対の組み合わせとなるように同じ識別子が与えられる。例えば、レイヤ名３の実際の実ダミーパターンに対し、データベース４０３上では、レイヤ名３より面積率が１段階小さいレイヤ名３（−１）というレイヤに同じ識別子を持つ仮想ダミーパターンの情報を格納する。
【００４８】
上記図３（ａ）及び図４（ａ）に示したのは、面積率が大きい方向と、面積率が小さい方向への階層がそれぞれ１つの例である。実際には、さらに階層を深くすることも可能である。階層の深さは実ダミーパターンを基準とする複数の調整用ダミーパターンの階層の数を指定するパターン数を指定する工程により指定可能であり、また、実ダミーパターンに対する仮想ダミーパターンの面積の比率は実ダミーパターンを基準として多段階に変化させて設定する各調整用ダミーパターンの大きさを指定する工程により指定可能とする。すなわち、前記調整用ダミーパターン生成処理部１１２は、図１に示すように、これらパターン数指定工程と大きさ指定工程との処理を行うパターン数指定回路（パターン数指定手段）１２１と大きさ指定回路（大きさ指定手段）１２２とを備える。例えば、階層の深さを１０、最大の仮想ダミーパターンの比率を＋１０％とした場合、レイヤ名３の実ダミーパターンに対し、レイヤ名３（＋１）の仮想ダミーパターンは面積が＋１％、レイヤ名３（＋２）の仮想ダミーパターンは面積が＋２％、となり、最終的にレイヤ名３（＋１０）の仮想ダミーパターンは面積が＋１０％となる。この場合、実ダミーパターンを調整する際に、仮想ダミーパターンが占める面積の調整幅（所定の間隔）を細かく設定することで、より細かな調整が可能となる。一方、階層の深さを５、仮想ダミーパターンの増分を２％ずつと指定した場合、例えばレイヤ名３の実ダミーパターンに対し、レイヤ名３（＋１）の仮想ダミーパターンは面積が＋２％、レイヤ名３（＋２）の仮想ダミーパターンは面積が＋４％、となり、最終的にレイヤ名３（＋５）の仮想ダミーパターンは面積が＋１０％となる。この場合、ダミーパターン２０４を調整する際に、ダミーメタルが占める面積の調整幅を大きくすることができ、データ量の節約になる。
【００４９】
また、階層が深くなるに従い変化する面積において、実ダミーパターンと比較した仮想ダミーパターンの面積の増減方向を指定するという形状の指定を行うことも可能である。この場合は、前記調整用ダミーパターン生成処理部１１２は、実ダミーパターンを基準とする複数の調整用ダミーパターンの形状を指定する形状指定工程を含んでいる。図１に示すように、調整用ダミーパターン１１２は、形状指定工程の処理を行う形状指定回路（形状指定手段）１２３を備えている。例えば、増減方向を横軸方向とした場合、例えばレイヤ名３の実ダミーパターンに対し、面積が＋２％増加したレイヤ名３（＋１）の仮想ダミーパターンの形状を比較すると、横軸方向に対して、右側に＋１％分、左側に＋１％分、面積が増えるというような設定も可能である。また、増減方向を上方向とした場合、例えば、レイヤ名３の実ダミーパターンに対し、面積が＋２％増加したレイヤ名３（＋１）の仮想ダミーパターンの形状を比較すると、縦軸方向に対して、上側に＋２％分、面積が増えるというような設定も可能である。方向の指定は、上、右上、右、右下、下、左下、左、左上、縦、横、全方向、などが指定可能である。
【００５０】
以上の仮想ダミーパターンは、それぞれの形状がデザインルールに違反しないように生成される。このデザインルールを満たす調整用ダミーパターンの配置について、次に説明する。
【００５１】
前記調整用ダミーパターン生成処理部１１２の工程に続いて、前記調整用ダミーパターン３０２、４０２等が挿入されたレイアウトがデザインルールに違反していないかどうかを解析する工程（デザインルール解析工程）において、デザインルール解析処理部１１３による解析処理が実行される。
【００５２】
この、デザインルール解析処理部１１３が行うデザインルール解析工程の処理の結果、デザインルールに違反している箇所が発見された場合、続いてデザインルール違反修正工程を行うデザインルール違反修正処理部１１４において、調整用ダミーパターン３０２、４０２、又は調整用ダミーパターン３０２、４０２以外の通常の配線の形状を変形することにより、デザインルール違反を修正する。
【００５３】
特に、正方向に最も深い階層の仮想ダミーパターンを実ダミーパターンとみなした場合と、負方向に最も深い階層の仮想ダミーパターンを実ダミーパターンとみなした場合について、デザインルールに違反していないかどうかを確認する。すなわち、デザインルール違反があった場合は、デザインルール違反修正処理部１１４により、仮想ダミーパターンのうち、最大又は最小の面積のダミーパターンに対してデザインルールを満たすようにそれら最大又は最小のダミーパターン又はこのダミーパターンの周囲のレイアウトパターンについて修正が行われ、デザインルール違反が修正される。これにより、それぞれの仮想ダミーパターンが、デザインルールに違反しないように生成される。
【００５４】
最後に、調整用ダミーパターン３０２、４０２等を挿入したレイアウトデータを、マスクデータ１０５として、マスクデータ作成処理部１１５が出力する。このとき、調整用ダミーパターン３０２、４０２等の情報を格納したデータベース３０３及び４０３等と同様に、レイヤー、図形情報（図形の位置や大きさ）、そして調整用ダミーパターン情報を、マスクデータ１０５として出力する。このマスクデータ１０５を一般的なＧＤＳフォーマットに則って出力する場合、例えば、レイアウトデータ上のレイヤ名３のダミーパターン情報を、マスクデータ１０５上のレイヤ番号３３に、レイアウトデータ上のレイヤ名３（＋１）のダミーパターン情報を、マスクデータ上のレイヤ番号１３１に、識別子の情報をテキスト情報として格納する。
【００５５】
次に、ダミーパターン調整処理部１０６について詳細に説明する。
【００５６】
前記レイアウト処理部１０２にて得られたマスクデータ１０５の実ダミーパターンは、速度優先の面積率解析により生成されたダミーパターンであり、この実ダミーパターンを基準として生成された仮想ダミーパターンを用いて調整する必要のある修正前のダミーパターンである。この調整処理が、以下に示すダミーパターン調整処理部１０６にて行われる。
【００５７】
まず、マスクデータを読取る工程の処理を実行するマスクデータ読み取り処理部１１６にて、入力されたマスクデータ１０５が読み取られる。ここで、図５は、前記レイアウト処理部１０２において生成されたダミーパターン２０４及び調整用ダミーパターン３０２、４０２の識別子と、これらダミーパターンが使用されている階層とを対応づけたデータベース５０１である。ダミーパターン２０４として配置されている全ての所定のダミーパターンは、レイアウト処理部１０２にて高速面積率解析処理部１１０により算出されたパターンではあるが、この段階では、精度が低い面積率解析によるものであり、まだ確定的ではなく、深さゼロの仮想ダミーパターンとして扱われる。
【００５８】
次に、ダミーパターン調整処理部１０６に入力され、マスクデータ読み取り処理部１１６にて読み取られたマスクデータ１０５に対し、高精度面積率解析処理部１１７による高精度面積率解析工程において、面積率の解析が行われる。この面積率の解析は、レイアウト処理部１０２における面積率解析（所定の面積率解析）と比較して精度が高い。ここでは先ず、マスクデータの各レイヤに対し、所定の領域ごとに面積率（高精度の面積率）が算出される。
【００５９】
次に、面積率判断部１１８において、前記高精度面積率解析処理部１１７において算出された面積率の解析結果に面積率ルールの違反がある場合は、仮想ダミーパターンの中から１つ階層を移して、適当なダミーパターンを選択することにより面積率を調整する工程（ダミーパターン選択工程）の処理をダミーパターン選択処理部１１９にて行い、また、前記面積率ルールに違反がない場合は、不要な調整用ダミーパターンのデータを削除する工程（不要ダミーパターン情報削除処理工程）の処理を不要ダミーパターン情報削除処理部１２０にて行う。
【００６０】
ここで、図６は、チップ領域６０１における、配線領域６０２と、仮想ダミーパターンである調整用ダミーパターン６０４及び６０６との配置を示しており、調整用ダミーパターン６０４のそれぞれの内側の破線で示す領域及び、調整用ダミーパターン６０６のそれぞれの周りに破線で示したひとまわり大きい領域は、レイアウト処理部１０２のダミーパターン生成処理部１１１にて生成されたダミーパターン２０４、すなわち、実ダミーパターンの領域を示している。面積率の違反を判定する前記面積率判断部１１８では、面積率解析の対象となるチップ領域６０１に対し、ダミーパターン以外の配線６０２も考慮し、面積率違反が生じた場合、ダミーパターン選択処理部１１９に処理を移す。また、面積率違反が生じなかった場合は、不要なダミーパターンの情報を削除する不要ダミーパターン情報削除処理部１２０に処理を移す。
【００６１】
前記ダミーパターン選択処理部１１９では、例えば、ある領域６０３の高精度面積率解析の結果、ルールで定められた面積率を下回るとき、データベース５０１を参照し、現在のダミーパターンの階層を調べる。そして、そこから、正方向に１つ深い階層の仮想ダミーパターン、すなわち、現在の仮想ダミーパターンよりも面積の大きい仮想ダミーパターンの図形情報を、実ダミーパターン６０４として変換する。これにより、ダミーパターンが占める面積を増加させる。そして、データベース５０１を更新してデータベース６０７とする。ここでは、レイアウト処理部１０２で行った面積率解析の結果よりも、実際の配線の分布が粗であり、面積率が大きく見積もられていた場合などに有用である。
【００６２】
また、例えば、ある領域６０５の高精度面積率解析の結果、ルールで定められた面積率を上回るとき、データベース５０１を参照し、現在のダミーパターンの階層を調べる。そして、そこから、負方向に１つ深い階層にある仮想ダミーパターンの図形情報を、実ダミーパターン６０６として変換する。すなわち、ダミーパターンが占める面積を減少させる。そして、データベース５０１を更新してデータベース６０７とする。ここでは、メモリなどのマクロの情報を展開した後、配線の分布が密になってしまった場合などに有用である。
【００６３】
これらダミーパターン選択処理部１１９による処理を行った後、高精度面積率解析処理部１１７により、再度、高精度面積率解析を行う。これら、高精度面積率解析処理部１１７〜ダミーパターン選択処理部１１９による一連の処理工程を、面積率を判定する面積率判断部１１８で面積率違反が生じなくなるまで繰り返す。
【００６４】
最後に、不要となった仮想ダミーパターン情報が不要ダミーパターン情報削除処理部１２０にて全て削除され、面積率の修正が完了したマスクデータ１０９が出力される。仮想ダミーパターンは、レイアウト処理部１０２ではデータ記憶装置１０３に、また、ダミーパターン調整処理部１０６ではデータ記憶装置１０７内において、データベース上、終始実ダミーパターンと区別して扱われるため、仮想ダミーパターンの探索が容易に行われ、簡単な処理で実現可能である。以上で、面積率を満たしたマスクデータの作成が完了する。
【００６５】
尚、本実施の形態に示したダミーパターン調整処理部１０６におけるマスクデータ読み取り処理部１１６から不要ダミーパターン情報削除処理部１２０に至るまでの一連の処理は、レイアウトツールの処理に含めて行うことが可能であり、また、マスク検証ツールの処理に含めて行うことも可能である。
【００６６】
また、本実施の形態で示した図１は、高速面積率解析処理部１１０〜不要ダミーパターン情報削除処理部１２０の構成による個々の処理の繋がりを明示的に記載したものである。従って、調整用ダミーパターン生成処理部１１２が、デザインルール解析処理部１１３及びデザインルール違反修正処理部１１４を含む構成であってもよい。
【００６７】
以上のようにして、ダミーパターンのコンピュータによる自動配置が各所定の領域に対して実施され、最終的に出力されるマスクデータ１０９は、面積率が高精度に解析されているため、面積率に対する不具合は含んでおらず、この段階から面積率の不具合を原因とするダミーパターンを挿入する工程への後戻りが抑制されるので、面積率ルールを満たすためのトータルの工数を削減することが可能となる。
【産業上の利用可能性】
【００６８】
本発明にかかる半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置は、歩留まり向上に重要な役割を果たすダミーパターン挿入に関して、面積率ルールを満たすための設計の後戻りに要する無駄な工数を排除することができ、半導体集積回路の設計期間の短縮が可能となるので、例えば、ＣＭＰ化学機械研磨工程を有し、ダミーパターンを挿入する必要がある半導体集積回路等の自動レイアウトにおいて有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態におけるダミーパターン配置装置の構成図である。
【図２】（ａ）は本発明の実施の形態における配線領域とダミーパターンとの配置図、（ｂ）は本発明の実施の形態における（ａ）のダミーパターンを管理するデータベースを示す図である。
【図３】（ａ）本発明の実施の形態におけるはダミーパターンに対して面積が大きいパターンの候補を示す配置図、（ｂ）は本発明の実施の形態における（ａ）のダミーパターンを管理するデータベースを示す図である。
【図４】（ａ）は本発明の実施の形態におけるダミーパターンに対して面積が小さいパターンの候補を示す配置図、（ｂ）は本発明の実施の形態における（ａ）のダミーパターンを管理するデータベースを示す図である。
【図５】本発明の実施の形態におけるダミーパターンを管理するデータベースを示す図である。
【図６】（ａ）は本発明の実施の形態における配線領域と各種ダミーパターンとの配置図、（ｂ）は本発明の実施の形態における（ａ）のダミーパターンを管理するデータベースを示す図である。
【符号の説明】
【００７０】
１０１                    レイアウトデータ
１０２                    レイアウト処理部
１０３、１０７            データ記憶装置
１０４、１０８            プログラム記憶装置
１０５、１０９            マスクデータ
１０６                    ダミーパターン調整処理部
１２１                    パターン数指定回路（パターン数指定手段）
１２２                    大きさ指定回路（大きさ指定手段）
１２３                    形状指定回路（形状指定手段）
２０１、３０１
、４０１、６０１      チップ領域
２０２、６０２            通常配線
２０３                    空き領域
２０４                    実ダミーパターン（所定のダミーパターン）
２０５、３０３、４０３
、５０１、６０７      ダミーパターン管理データベース
３０２、４０２            仮想ダミーパターン
（調整用ダミーパターン）
６０４、６０６            実ダミーパターン
（調整用ダミーパターン）
６０３、６０５            領域
１１０                    高速面積率解析処理部（所定の面積率解析部）
１１１                    ダミーパターン生成処理部
１１２                      調整用ダミーパターン生成処理部
１１３                    デザインルール解析処理部
１１４                    マスクデータ作成処理部
１１６                    マスクデータ読取り処理部
１１７                    高精度面積率解析部
１１８                    面積率違反判定処理部
１１９                    ダミーパターン選択処理部（ダミーパターン選択部）
１２０                    不要ダミーパターン情報削除処理部
【図１】
2006237440.tif 000003
【図２】
2006237440.tif 000004
【図３】
2006237440.tif 000005
【図４】
2006237440.tif 000006
【図５】
2006237440.tif 000007
【図６】
2006237440.tif 000008