(57)【要約】【課題】変数が取り得る領域を等幅に分割する点以外の点で分割して曲線関数を複数の直線関数で近似し、曲線関数の関数値の近似値を高精度で得ることができる関数近似装置を提供する。【解決手段】加算器１１は、加算制御信号Ｓ１＝０の場合、Ｘ7に０を加算し、Ｓ１＝１の場合、Ｘ7に１を加算する。近似式パラメータ・テーブル１２は、加算器１１の出力値に対応する近似式パラメータａ1、ｂ1又はａ2、ｂ2及び属性ビットＰを出力する。デコーダ１４は、Ｓ１の初期値を０とし、その後、Ｘ6とＰをデコードし、Ｐ＝０、又は、Ｐ＝１かつＸ6＝０の場合、Ｓ１＝０を維持し、Ｐ＝１かつＸ6＝１の場合は、Ｓ１＝１に変更する。乗算器１５はａ1又はａ2とＸ6Ｘ5…Ｘ0を乗算し、加算器１６は乗算器１５の出力とｂ1又はｂ2を加算し、（ａ1ｘ＋ｂ1）又は｛ａ2（ｘ−１２８）＋ｂ2｝を出力する。【選択図】          図１
2006189993.tif 000002
【特許請求の範囲】
【請求項１】
曲線関数の変数の領域を複数の分割領域に分割し、前記曲線関数を分割領域毎の直線関数で近似する関数近似装置であって、
前記分割領域を可変可能とし、前記変数の上位所定ビットの値と、前記変数の上位所定ビットの下位の次ビットの値から、前記変数が位置する分割領域に対応した直線関数の傾き及び初期値を出力する近似式パラメータ出力手段と、
前記近似式パラメータ出力手段が出力する前記直線関数の傾きと、前記変数の上位所定ビット以外のビットの値を乗算する乗算手段と、
前記乗算手段の出力値と、前記近似式パラメータ出力手段が出力する前記直線関数の初期値とを加算し、前記曲線関数の関数値の近似値を出力する加算手段を有する
ことを特徴とする関数近似装置。
【請求項２】
前記近似式パラメータ出力手段は、
加算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の加算を行う加算器と、
前記加算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値と、前記分割領域を定義する属性ビットをテーブル化し、前記加算器の出力値に対応した前記直線関数の傾き及び初期値と前記属性ビットを出力する近似式パラメータ・テーブルと、
前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記加算制御信号を前記加算器に出力するデコーダを有する
ことを特徴とする請求項１記載の関数近似装置。
【請求項３】
前記近似式パラメータ出力手段は、
減算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の減算を行う減算器と、
前記減算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値と、前記分割領域を定義する属性ビットをテーブル化し、前記減算器の出力値に対応した前記直線関数の傾き及び初期値と前記属性ビットを出力する近似式パラメータ・テーブルと、
前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記減算制御信号を前記減算器に出力するデコーダを有する
ことを特徴とする請求項１記載の関数近似装置。
【請求項４】
前記近似式パラメータ出力手段は、
加減算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の加減算を行う加減算器と、
前記加減算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値と、前記分割領域を定義する属性ビットをテーブル化し、前記加減算器の出力値に対応した前記直線関数の傾き及び初期値と前記属性ビットを出力する近似式パラメータ・テーブルと、
前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記加減算制御信号を前記加減算器に出力するデコーダを有する
ことを特徴とする請求項１記載の関数近似装置。
【請求項５】
前記近似式パラメータ出力手段は、
加算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の加算を行う加算器と、
前記加算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値をテーブル化し、前記加算器の出力値に対応した前記直線関数の傾き及び初期値を出力する近似式パラメータ・テーブルと、
前記変数の上位所定ビットの値をインデックス値とし、前記分割領域を定義する属性ビットをテーブル化し、前記変数の上位所定ビットの値に対応する属性ビットを出力する属性ビット・テーブルと、
前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記加算制御信号を前記加算器に出力するデコーダを有する
ことを特徴とする請求項１記載の関数近似装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、曲線関数の関数値の近似値を得るための関数近似装置に関する。
【背景技術】
【０００２】
曲線関数ｙ＝ｆ（ｘ）の関数値を純粋に数学的な計算で得ようとすると、計算にかかる演算器コストや、演算時間コストが膨大になる場合がある。そこで、関数近似装置を使用し、変数ｘが取り得る領域を複数の分割領域に分割し、曲線関数ｙ＝ｆ（ｘ）を分割領域毎の直線関数で近似し、曲線関数ｙ＝ｆ（ｘ）の関数値を近似的に得るということが行われている。
【０００３】
曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域を分割する方法として最も簡単な方法が、変数ｘの最上位ビットの値を基準とする方法である。これに対して、変数ｘが取り得る領域を任意の点で分割すると、変数ｘがどの分割領域に属するかを知るために、変数ｘと領域値との比較演算が避けられず、簡単な方法で関数値の近似値を得るという要求から外れてしまう。
【０００４】
関数近似装置は、例えば、コンピュータ・グラフィックスの分野で利用されている。例えば、画面に霧のある光景を表示する場合において、視点からの距離に応じた霧の濃さの係数を算出したい場合、視点からの距離と霧の深さの関係は曲線関数になるので、関数近似装置が利用される。
【０００５】
図２７は従来の関数近似装置の一例の概略的構成図である。この関数近似装置は、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を２分割し、曲線関数ｙ＝ｆ（ｘ）を２個の直線関数ｙ＝ａ1ｘ＋ｂ1、ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似し、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を得るとするものである。
【０００６】
図２７中、１はＸレジスタであり、曲線関数ｙ＝ｆ（ｘ）の変数ｘ＝（Ｘ7Ｘ6…Ｘ0）2を格納する８ビット構成のレジスタである。２は近似式パラメータ出力器をなす近似式パラメータ・テーブルであり、Ｘレジスタ１が出力するｘの最上位ビットＸ7の値をインデックス値とし、Ｘ7の値に対応する近似式パラメータａ（曲線関数ｙ＝ｆ（ｘ）を近似する直線関数の傾きａ1又はａ2）、ｂ（曲線関数ｙ＝ｆ（ｘ）を近似する直線関数の初期値ｂ1又はｂ2）を出力するものである。
【０００７】
３は乗算器であり、近似式パラメータ・テーブル２が出力する近似式パラメータａ1又はａ2と、Ｘレジスタ１が出力するＸ6Ｘ5…Ｘ0を乗算し、ａ1ｘ又はａ2（ｘ−１２８）を出力するものである。４は加算器であり、乗算器３の出力ａ1ｘ又はａ2（ｘ−１２８）と、近似式パラメータ・テーブル２が出力する近似式パラメータｂ1又はｂ2を加算し、ａ1ｘ＋ｂ1、又は、ａ2（ｘ−１２８）＋ｂ2を出力するものである。
【０００８】
近似式パラメータ・テーブル２は、第１テーブル５及び第２テーブル６を有しており、第１テーブル５及び第２テーブル６は、インデックス値（Ｘ7が取り得る値）の記入欄７と、近似式パラメータａの記入欄８と、近似式パラメータｂの記入欄９を有している。
【０００９】
本例では、第１テーブル５については、インデックス値の記入欄７には０、近似式パラメータａの記入欄８にはａ1、近似式パラメータｂの記入欄９にはｂ1が記入される。第２テーブル６については、インデックス値の記入欄７には１、近似式パラメータａの記入欄８にはａ2、近似式パラメータｂの記入欄９にはｂ2が記入される。
【００１０】
ここで、ｘ＝０〜１２７（Ｘ7＝０）の場合には、近似式パラメータ・テーブル２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器３の出力＝ａ1ｘ、加算器４の出力ｙ＝ａ1ｘ＋ｂ1となる。また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、近似式パラメータ・テーブル２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器３の出力＝ａ2（ｘ−１２８）、加算器４の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００１１】
したがって、図２８に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜１２７と分割領域１２８〜２５５とに２分割し、分割領域０〜１２７については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域１２８〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【特許文献１】特開平８−２１４１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
例えば、コンピュータ・グラフィックスにおいて、画面に霧のある光景を表示する場合において、視点からの距離に応じた霧の濃さの係数を求める場合、前述したように、視点からの距離と霧の深さの関係は曲線関数になる。この場合において、ある境界付近で曲率が急激に変化し、それ以外では、概ねなだらかな曲線を描く場合には、曲率が急激に変化する点で、変数ｘが取り得る領域を分割することが必要となるが、分割したい点が、ｘが取り得る領域を等幅に分割する点であるとは限らない。
【００１３】
しかしながら、図２７に示す従来の関数近似装置では、変数ｘが取り得る領域０〜２５５を等幅に分割する点ｘ＝１２７、１２８でしか分割することができず、ｘが取り得る領域０〜２５５を等幅に分割する点ｘ＝１２７、１２８以外の点で分割する必要がある場合に、これに対応することができないという問題点があった。
【００１４】
本発明は、かかる点に鑑み、変数が取り得る領域を等幅に分割する点以外の点で分割して曲線関数を複数の直線関数で近似できるようにし、曲線関数の関数値の近似値を高精度で得ることができるようにした関数近似装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、曲線関数の変数の領域を複数の分割領域に分割し、前記曲線関数を分割領域毎の直線関数で近似する関数近似装置であって、前記分割領域を可変可能とし、前記変数の上位所定ビットの値と、前記変数の上位所定ビットの下位の次ビットの値から、前記変数が位置する分割領域に対応した直線関数の傾き及び初期値を出力する近似式パラメータ出力手段と、前記近似式パラメータ出力手段が出力する前記直線関数の傾きと、前記変数の上位所定ビット以外のビットの値を乗算する乗算手段と、前記乗算手段の出力値と、前記近似式パラメータ出力手段が出力する前記直線関数の初期値とを加算し、前記曲線関数の関数値の近似値を出力する加算手段を有するものである。
【発明の効果】
【００１６】
本発明によれば、分割領域を可変可能とし、変数の上位所定ビットの値と、変数の上位所定ビットの下位の次ビットの値から、変数が位置する分割領域に対応した直線関数の傾き及び初期値を出力する近似式パラメータ出力手段を有しているので、変数が取り得る領域を等幅に分割する点以外の点で分割して曲線関数を複数の直線関数で近似し、曲線関数の関数値の近似値を高精度で得ることができる。
【発明を実施するための最良の形態】
【００１７】
（第１実施形態）
図１は本発明の第１実施形態の概略的構成図である。本発明の第１実施形態は、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を２分割し、曲線関数ｙ＝ｆ（ｘ）を２個の直線関数ｙ＝ａ1ｘ＋ｂ1、ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似し、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を得るとするものである。
【００１８】
図１中、１０はＸレジスタであり、曲線関数ｙ＝ｆ（ｘ）の変数ｘ＝（Ｘ7Ｘ6…Ｘ0）2を格納する８ビット構成のレジスタである。１１は加算制御信号Ｓ１により加算動作が制御される加算器であり、加算制御信号Ｓ１＝０のときは、Ｘレジスタ１０が出力するｘの最上位ビットのＸ7に０を加算してＸ7を出力し、加算制御信号Ｓ１＝１のときは、Ｘレジスタ１０が出力するＸ7に１を加算してＸ7＋１を出力するものである。
【００１９】
１２は書換え可能なメモリにより構成される近似式パラメータ・テーブルであり、加算器１１の出力を入力し、加算器１１の出力値をインデックス値とし、加算器１１の出力値に対応する近似式パラメータａ（関数ｙ＝ｆ（ｘ）を近似する直線関数の傾きａ1又はａ2）、ｂ（関数ｙ＝ｆ（ｘ）を近似する直線関数の初期値ｂ1又はｂ2）と、変数ｘが取り得る領域の分割点（分割領域）を定義（決定）する属性ビットＰ（０又は１）を出力するものである。
【００２０】
１４は加算制御信号Ｓ１を加算器１１に与えて加算器１１を制御するデコーダであり、Ｔ１はデコーダ１４の機能表である。デコーダ１４は、加算制御信号Ｓ１の初期値を０とし、その後、近似式パラメータ・テーブル１２が出力する属性ビットＰとＸレジスタ１０が出力するＸ6をデコードし、属性ビットＰ＝０、又は、属性ビットＰ＝１かつＸ6＝０のときは、加算制御信号Ｓ１＝０を維持し、属性ビットＰ＝１かつＸ6＝１のときは、加算制御信号Ｓ１＝１に変更するものである。
【００２１】
１５は乗算器であり、近似式パラメータ・テーブル１２が出力する近似式パラメータａ1又はａ2とＸレジスタ１０が出力するＸ6Ｘ5…Ｘ0を乗算し、ａ1ｘ又はａ2（ｘ−１２８）を出力するものである。１６は加算器であり、乗算器１５の出力ａ1ｘ又はａ2（ｘ−１２８）と近似式パラメータ・テーブル１２が出力する近似式パラメータｂ1又はｂ2を加算し、ａ1ｘ＋ｂ1、又は、ａ2（ｘ−１２８）＋ｂ2を出力するものである。
【００２２】
近似式パラメータ・テーブル１２は、第１テーブル１７及び第２テーブル１８を有しており、第１テーブル１７及び第２テーブル１８は、インデックス値（加算器１１の出力が取り得る値）の記入欄１９と、近似式パラメータａの記入欄２０と、近似式パラメータｂの記入欄２１と、属性ビットＰの記入欄２２を有している。
【００２３】
本発明の第１実施形態では、第１テーブル１７については、インデックス値の記入欄１９には０、近似式パラメータａの記入欄２０にはａ1、近似式パラメータｂの記入欄２１にはｂ1、属性ビットＰの記入欄２２には０又は１を記入する。第２テーブル１８については、インデックス値の記入欄１９には１、近似式パラメータａの記入欄２０にはａ2、近似式パラメータｂの記入欄２１にはｂ2、属性ビットＰの記入欄２２には０を記入する。
【００２４】
図２〜図５は本発明の第１実施形態の動作を説明するための図である。図２は近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に０を記入した場合である。この場合、近似式パラメータ・テーブル１２は、属性ビットＰとして０のみを出力するので、加算制御信号Ｓ１の初期値＝０が変更されることはない。したがって、この場合には、本発明の第１実施形態は、図２７に示す従来の関数近似装置と同様の結果を得ることになる。
【００２５】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、加算器１１の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝０となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００２６】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、加算器１１の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝０となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００２７】
図３〜図５は近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に１を記入した場合である。この場合において、ｘ＝０〜６３（Ｘ7＝０、Ｘ6＝０）の場合には、図３に示すように、加算器１１の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝１となる。
【００２８】
デコーダ１４は、属性ビットＰ＝１、かつ、Ｘ6＝０であるから、加算制御信号Ｓ１＝０を維持し、加算器１１は、Ｘ7＝０に＋１の加算を行わず、この結果、近似式パラメータ・テーブル１２は出力を変更せず、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００２９】
また、ｘ＝６４〜１２７（Ｘ7＝０、Ｘ6＝１）の場合には、図４に示すように、加算器１１の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝１となる。デコーダ１４は、属性ビットＰ＝１、かつ、Ｘ6＝１であるから、加算制御信号Ｓ１を０から１に変更し、これに応じて、加算器１１は、Ｘ7＝０に１を加算し、出力を０から１に変更する。
【００３０】
この結果、近似式パラメータ・テーブル１２は、近似式パラメータ・テーブル１２の再参照動作を行い、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝０に変化し、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００３１】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、図５に示すように、加算器１１の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝０となる。デコーダ１４は、属性ビットＰ＝１、かつ、Ｘ6＝０であるから、加算制御信号Ｓ１＝０を維持し、加算器１１は、Ｘ7＝１に＋１の加算を行わず、この結果、近似式パラメータ・テーブル１２は出力を変更せず、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００３２】
以上のように、本発明の第１実施形態によれば、第１テーブル１７の属性ビットＰの記入欄２２に０を記入した場合には、図６（Ａ）に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜１２７と分割領域１２８〜２５５とに２分割し、曲線関数ｙ＝ｆ（ｘ）を、分割領域０〜１２７については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域１２８〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【００３３】
また、第１テーブル１７の属性ビットＰの記入欄２２に１を記入した場合には、図６（Ｂ）に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜６３と分割領域６４〜２５５とに２分割し、曲線関数ｙ＝ｆ（ｘ）を、分割領域０〜６３については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域６４〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【００３４】
したがって、本発明の第１実施形態によれば、変数ｘが取り得る領域０〜２５５を２分割する場合において、曲線関数ｙ＝ｆ（ｘ）の曲率の急激な変化が変数ｘが取り得る領域０〜２５５を等幅に分割する点ｘ＝１２７、１２８以外の点ｘ＝６３、６４の付近にある場合には、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を高精度で得ることができる。
【００３５】
（第２実施形態）
図７は本発明の第２実施形態の概略的構成図である。本発明の第２実施形態は、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を２分割し、曲線関数ｙ＝ｆ（ｘ）を２個の直線関数ｙ＝ａ1ｘ＋ｂ1、ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似し、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を得るとするものである。
【００３６】
本発明の第２実施形態は、図１に示す本発明の第１実施形態が備える加算器１１及びデコーダ１４の代わりに、減算器２３及びデコーダ２４を設け、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。
【００３７】
減算器２３は、減算制御信号Ｓ２により減算動作が制御され、その出力を近似式パラメータ・テーブル１２に出力するものであり、減算制御信号Ｓ２＝０のときは、Ｘレジスタ１０が出力するＸ7から０を減算してＸ7を出力し、減算制御信号Ｓ２＝１のときは、Ｘレジスタ１０が出力するＸ7から１を減算してＸ7−１を出力するものである。
【００３８】
デコーダ２４は、減算制御信号Ｓ２を減算器２３に与えて減算器２３を制御するものであり、Ｔ２はデコーダ２４の機能表である。即ち、デコーダ２４は、減算制御信号Ｓ２の初期値を０とし、その後、近似式パラメータ・テーブル１２が出力する属性ビットＰとＸレジスタ１０が出力するＸ6をデコードし、属性ビットＰ＝０、又は、属性ビットＰ＝１かつＸ6＝１のときは、減算制御信号Ｓ２＝０を維持し、属性ビットＰ＝１かつＸ6＝０のときは、減算制御信号Ｓ２＝１に変更するものである。
【００３９】
本発明の第２実施形態では、近似式パラメータ・テーブル１２のインデックス値の記入欄１９には、減算器２３の出力が取り得る値を記入する。そこで、第１テーブル１７については、インデックス値の記入欄１９には０、近似式パラメータａの記入欄２０にはａ1、近似式パラメータｂの記入欄２１にはｂ1、属性ビットＰの記入欄２２には０を記入する。第２テーブル１８については、インデックス値の記入欄１９には１、近似式パラメータａの記入欄２０にはａ2、近似式パラメータｂの記入欄２１にはｂ2、属性ビットＰの記入欄２２には０又は１を記入する。
【００４０】
図８〜図１１は本発明の第２実施形態の動作を説明するための図である。図８は近似式パラメータ・テーブル１２の第２テーブル１８の属性ビットＰの記入欄２２に０を記入した場合である。この場合、近似式パラメータ・テーブル１２は属性ビットＰとして０のみを出力するので、減算制御信号Ｓ２の初期値＝０が変更されることはない。したがって、この場合には、本発明の第２実施形態は、図２７に示す従来の関数近似装置と同様の結果を得ることになる。
【００４１】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、減算器２３の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝０となり、乗算器１５の出力＝ａ1ｘ、減算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００４２】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、減算器２３の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝０となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００４３】
図９〜図１１は近似式パラメータ・テーブル１２の第２テーブル１８の属性ビットＰの記入欄２２に１を記入した場合である。この場合において、ｘ＝０〜１２７（Ｘ7＝０）の場合には、図９に示すように、減算器２３の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝０となる。
【００４４】
デコーダ２４は、属性ビットＰ＝０であるから、減算制御信号Ｓ２＝０を維持し、減算器２３はＸ7＝０に−１の減算を行わず、この結果、近似式パラメータ・テーブル１２は出力を変更せず、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００４５】
また、ｘ＝１２８〜１９１（Ｘ7＝１、Ｘ6＝０）の場合には、図１０に示すように、減算器２３の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝１となる。デコーダ２４は、属性ビットＰ＝１、かつ、Ｘ6＝０であるから、減算制御信号Ｓ２を０から１に変更し、これに応じて、減算器２３は、Ｘ7＝１から１を減算し、出力を１から０に変更する。
【００４６】
この結果、近似式パラメータ・テーブル１２は、近似式パラメータ・テーブル１２の再参照動作を行い、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝０に変化し、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００４７】
また、ｘ＝１９２〜２５５（Ｘ7＝１、Ｘ6＝１）の場合には、図１１に示すように、減算器２３の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝１となる。デコーダ２４は、属性ビットＰ＝１かつＸ6＝１であるから、減算制御信号Ｓ２＝０を維持し、この結果、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００４８】
以上のように、本発明の第２実施形態によれば、近似式パラメータ・テーブル１２の第２テーブル１８の属性ビットＰの記入欄２２に０を記入した場合には、図１２（Ａ）に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜１２７と分割領域１２８〜２５５とに２分割し、分割領域０〜１２７については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域１２８〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【００４９】
また、近似式パラメータ・テーブル１２の第２テーブル１８の属性ビットＰの記入欄２２に１を記入した場合には、図１２（Ｂ）に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜１９１と分割領域１９２〜２５５とに２分割し、曲線関数ｙ＝ｆ（ｘ）を、分割領域０〜１９１については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域１９２〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【００５０】
したがって、本発明の第２実施形態によれば、変数ｘが取り得る領域０〜２５５を２分割する場合において、曲線関数ｙ＝ｆ（ｘ）の曲率の急激な変化が変数ｘが取り得る領域０〜２５５を等幅に分割する点ｘ＝１２７、１２８以外の点ｘ＝１９１、１９２の付近にある場合には、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を高精度で得ることができる。
【００５１】
（第３実施形態）
図１３は本発明の第３実施形態の概略的構成図である。本発明の第３実施形態は、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を２分割し、曲線関数ｙ＝ｆ（ｘ）を２個の直線関数ｙ＝ａ1ｘ＋ｂ1、ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似し、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を得るとするものである。
【００５２】
本発明の第３実施形態は、図１に示す本発明の第１実施形態が備える加算器１１及びデコーダ１４の代わりに、加減算器２５及びデコーダ２６を設け、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。
【００５３】
加減算器２５は、加減算制御信号Ｓ３により加減算動作が制御され、その出力を近似式パラメータ・テーブル１２に出力するものであり、加減算制御信号Ｓ３＝００のときは、Ｘレジスタ１０が出力するＸ7に０を加算してＸ7を出力し、加減算制御信号Ｓ３＝０１のときは、Ｘレジスタ１０が出力するＸ7に１を加算してＸ7＋１を出力し、加減算制御信号Ｓ３＝１０のときは、Ｘレジスタ１０が出力するＸ7から１を減算してＸ7−１を出力するものである。
【００５４】
デコーダ２６は、加減算制御信号Ｓ３を加減算器２５に与えて加減算器２５を制御するものであり、Ｔ３はデコーダ２６の機能表である。即ち、デコーダ２６は、加減算制御信号Ｓ３の初期値を００とし、その後、近似式パラメータ・テーブル１２が出力する属性ビットＰとＸレジスタ１０が出力するＸ6をデコードし、属性ビットＰ＝００、又は、属性ビット＝０１かつＸ6＝０、又は、属性ビット＝１０かつＸ6＝１のときは、加減算制御信号Ｓ３＝００を維持し、属性ビットＰ＝０１かつＸ6＝１のときは、加減算制御信号Ｓ３＝０１に変更し、属性ビットＰ＝１０かつＸ6＝０のときは、加減算制御信号Ｓ３＝１０に変更する。
【００５５】
本発明の第３実施形態では、近似式パラメータ・テーブル１２のインデックス値の記入欄１９には加減算器２５の出力が取り得る値を記入する。そこで、第１テーブル１７については、インデックス値の記入欄１９には０、近似式パラメータａの記入欄２０にはａ1、近似式パラメータｂの記入欄２１にはｂ1、属性ビットＰの記入欄２２には００又は０１を記入する。第２テーブル１８については、インデックス値の記入欄１９には１、近似式パラメータａの記入欄２０にはａ2、近似式パラメータｂの記入欄２１にはｂ2、属性ビットＰの記入欄２２には００又は１０を記入する。
【００５６】
図１４〜図１６は本発明の第３実施形態の動作を説明するための図である。図１４は近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に００、第２テーブル１８の属性ビットＰの記入欄２２に００と記入した場合である。この場合、近似式パラメータ・テーブル１２は属性ビットＰとして００のみを出力するので、加減算制御信号Ｓ３の初期値＝００が変更されることはない。したがって、この場合には、本発明の第１実施形態は、図２７に示す従来の関数近似装置と同様の結果を得ることになる。
【００５７】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、加減算器２５の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝００となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００５８】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、加減算器２５の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビット＝００となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００５９】
図１５は近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に０１、第２テーブル１８の属性ビットＰの記入欄２２に００を記入した場合である。この場合には、本発明の第３実施形態は、図３〜図５に示す場合と同様の結果を得ることになる。
【００６０】
即ち、ｘ＝０〜６３（Ｘ7＝０、Ｘ6＝０）の場合には、加減算器２５の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝０１となる。デコーダ２６は、属性ビットＰ＝０１、かつ、Ｘ6＝０であるから、加減算制御信号Ｓ３＝００を維持し、加減算器２５はＸ7＝０に＋１の加算も−１の減算も行わず、この結果、近似式パラメータ・テーブル１２は出力を変更せず、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００６１】
また、ｘ＝６４〜１２７（Ｘ7＝０、Ｘ6＝１）の場合には、加減算器２５の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝０１となる。デコーダ２６は、属性ビットＰ＝０１、かつ、Ｘ6＝１であるから、加減算制御信号Ｓ３を００から０１に変更し、これに応じて、加減算器２５は、Ｘ7＝０に１を加算し、出力を０から１に変更する。
【００６２】
この結果、近似式パラメータ・テーブル１２は、近似式パラメータ・テーブル１２の再参照動作を行い、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝００に変化し、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００６３】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、加減算器２５の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝００となる。デコーダ２６は、属性ビットＰ＝００であるから、加減算制御信号Ｓ３＝００を維持し、加減算器２５はＸ7＝１に＋１の加算も−１の減算も行わず、この結果、近似式パラメータ・テーブル１２は出力を変更せず、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００６４】
図１６は近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に００、第２テーブル１８の属性ビットＰの記入欄２２に１０を記入した場合である。この場合には、本発明の第３実施形態は、図９〜図１１に示す場合と同様の結果を得ることになる。
【００６５】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、加減算器２５の出力＝０、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝００となる。デコーダ２６は、属性ビットＰ＝００であるから、加減算制御信号Ｓ３＝００を維持し、加減算器２５はＸ7＝０に＋１の加算も−１の減算も行わず、この結果、近似式パラメータ・テーブル１２は出力を変更せず、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００６６】
また、ｘ＝１２８〜１９１（Ｘ7＝１、Ｘ6＝０）の場合には、加減算器２５の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝１０となる。デコーダ２６は、属性ビットＰ＝１０、かつ、Ｘ6＝０であるから、加減算制御信号Ｓ３を００から１０に変更し、これに応じて、加減算器２５は、Ｘ7＝１から１を減算し、出力を１から０に変更する。
【００６７】
この結果、近似式パラメータ・テーブル１２は、近似式パラメータ・テーブル１２の再参照動作を行い、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝００に変化し、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００６８】
また、ｘ＝１９２〜２５５（Ｘ7＝１）の場合には、加減算器２５の出力＝１、近似式パラメータ・テーブル１２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝００となる。デコーダ２６は、属性ビットＰ＝００であるから、加減算制御信号Ｓ３＝００を維持し、加減算器２５はＸ7＝１に＋１の加算も−１の減算も行わず、この結果、近似式パラメータ・テーブル１２は出力を変更せず、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００６９】
以上のように、本発明の第３実施形態によれば、近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に００、第２テーブル１８の属性ビットＰの記入欄２２に００を記入した場合には、図１７（Ａ）に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜１２７と分割領域１２８〜２５５とに２分割し、曲線関数ｙ＝ｆ（ｘ）を、分割領域０〜１２７については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域１２８〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【００７０】
また、近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に０１、第２テーブル１８の属性ビットＰの記入欄２２に００を記入した場合には、図１７（Ｂ）に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜６３と分割領域６４〜２５５とに２分割し、曲線関数ｙ＝ｆ（ｘ）を、分割領域０〜６３については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域６４〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【００７１】
したがって、本発明の第３実施形態によれば、変数ｘが取り得る領域０〜２５５を２分割する場合において、曲線関数ｙ＝ｆ（ｘ）の曲率の急激な変化が変数ｘが取り得る領域０〜２５５を等幅に分割する点ｘ＝１２７、１２８以外の点ｘ＝６３、６４の付近にある場合には、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を高精度で得ることができる。
【００７２】
また、近似式パラメータ・テーブル１２の第１テーブル１７の属性ビットＰの記入欄２２に００、第２テーブル１８の属性ビットＰの記入欄２２に１０を記入した場合には、図１７（Ｃ）に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜１９１と分割領域１９２〜２５５とに２分割し、曲線関数ｙ=ｆ(ｘ)を、分割領域０〜１９１については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域１９２〜２５５については、直線関数ｙ＝ａ2（ｘ−１２８）＋ｂ2で近似することができる。
【００７３】
したがって、本発明の第３実施形態によれば、変数ｘが取り得る領域０〜２５５を２分割する場合において、曲線関数ｙ＝ｆ（ｘ）の曲率の急激な変化が変数ｘが取り得る領域０〜２５５を等幅に分割する点ｘ＝１２７、１２８以外の点ｘ＝１９１、１９２の付近にある場合には、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を高精度で得ることができる。
【００７４】
（第４実施形態）
図１８は本発明の第４実施形態の概略的構成図である。本発明の第４実施形態は、図１に示す本発明の第１実施形態が備える近似式パラメータ・テーブル１２と構成の異なる近似式パラメータ・テーブル２７を設けると共に、属性ビット・テーブル２８を設け、属性ビット・テーブル２８が出力する属性ビットＰをデコーダ１４に与えるようにし、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。
【００７５】
近似式パラメータ・テーブル２７は、書換え可能なメモリにより構成されるものであり、加算器１１の出力値をインデックス値とし、加算器１１の出力値に対応する近似式パラメータａ、ｂ（ａ1、ｂ1又はａ2、ｂ2）を出力する。属性ビット・テーブル２８は、書換え可能なメモリにより構成されるものであり、Ｘ7をインデックス値とし、Ｘ7の値に対応する属性ビットＰ（０又は１）をデコーダ１４に出力する。
【００７６】
近似式パラメータ・テーブル２７は、第１テーブル３１及び第２テーブル３２を有しており、第１テーブル３１及び第２テーブル３２は、インデックス値（本発明の第４実施形態では、加算器１１の出力が取り得る値）の記入欄３３と、近似式パラメータａの記入欄３４と、近似式パラメータｂの記入欄３５を有している。
【００７７】
本発明の第４実施形態では、第１テーブル３１については、インデックス値の記入欄３３には０、近似式パラメータａの記入欄３４にはａ1、近似式パラメータｂの記入欄３５にはｂ1を記入する。第２テーブル３２については、インデックス値の記入欄３３には１、近似式パラメータａの記入欄３４にはａ2、近似式パラメータｂの記入欄３５にはｂ2を記入する。
【００７８】
属性ビット・テーブル２８は、第１テーブル３６及び第２テーブル３７を有しており、第１テーブル３６及び第２テーブル３７は、インデックス値（本発明の第４実施形態では、Ｘ7が取り得る値）を記入する欄３８と、属性ビットＰの記入欄３９を有している。本発明の第４実施形態では、第１テーブル３６については、インデックス値の記入欄３８には０、属性ビットＰの記入欄３９には０又は１を記入する。第２テーブル３７については、インデックス値の記入欄３８には１、属性ビットＰの記入欄３９には０を記入する。
【００７９】
また、本発明の第４実施形態では、デコーダ１４は、属性ビット・テーブル２８が出力する属性ビットＰを入力してから加算制御信号Ｓ１を出力する。このように構成された本発明の第４実施形態においては、Ｘ7が属性ビット・テーブル２８に与えられ、デコーダ１４は、属性ビット・テーブル２８が出力する属性ビットＰ及びＸレジスタ１０が出力するＸ6に対応した加算制御信号Ｓ１を加算器１１に供給する。
【００８０】
したがって、属性ビット・テーブル２８の第１テーブル３６の属性ビットＰの記入欄３９に０を記入する場合には、本発明の第４実施形態は、図２に示す場合と同様の結果を得ることになる。
【００８１】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、加算制御信号Ｓ１＝０、加算器１１の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００８２】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、加算制御信号Ｓ１＝０、加算器１１の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００８３】
また、属性ビット・テーブル２８の第１テーブル３６の属性ビットＰの記入欄３９に１を記入する場合には、本発明の第４実施形態は、図３〜図５に示す場合と同様の結果を得ることになる。
【００８４】
即ち、ｘ＝０〜６３（Ｘ7＝０、Ｘ6＝０）の場合には、加算制御信号Ｓ１＝０、加算器１１の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００８５】
また、ｘ＝６４〜１２７（Ｘ7＝０、Ｘ6＝１）の場合には、加算制御信号Ｓ１＝１、加算器１１の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００８６】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、加算制御信号Ｓ１＝０、加算器１１の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００８７】
以上のように、本発明の第４実施形態によれば、曲線関数ｙ＝ｆ（ｘ）の関数値の計算結果について、本発明の第１実施形態と同様の結果を得ることができると共に、近似式パラメータ・テーブル２７はテーブルの再参照動作を行う必要がないので、計算の高速化を図ることができる。
【００８８】
（第５実施形態）
図１９は本発明の第５実施形態の概略的構成図である。本発明の第５実施形態は、図７に示す本発明の第２実施形態が備える近似式パラメータ・テーブル１２の代わりに、図１８に示す近似式パラメータ・テーブル２７を設けると共に、図１８に示す属性ビット・テーブル２８を設け、属性ビット・テーブル２８が出力する属性ビットＰをデコーダ２４に与えるようにし、その他については、図７に示す本発明の第２実施形態と同様に構成したものである。
【００８９】
本発明の第５実施形態では、近似式パラメータ・テーブル２７のインデックス値の記入欄３３には減算器２３の出力が取り得る値を記入する。そこで、近似式パラメータ・テーブル２７の第１テーブル３１については、インデックス値の記入欄３３には０、近似式パラメータａの記入欄３４にはａ1、近似式パラメータｂの記入欄３５にはｂ1を記入する。第２テーブル３２については、インデックス値の記入欄３３には１、近似式パラメータａの記入欄３４にはａ2、近似式パラメータｂの記入欄３５にはｂ2を記入する。
【００９０】
また、属性ビット・テーブル２８の第１テーブル３６については、インデックス値の記入欄３８には０、属性ビットＰの記入欄３９には０を記入する。第２テーブル３７については、インデックス値の記入欄３８には１、属性ビットＰの記入欄３９には０又は１を記入する。
【００９１】
また、本発明の第５実施形態においては、デコーダ２４は、属性ビット・テーブル２８が出力する属性ビットＰを入力してから減算制御信号Ｓ２を出力する。このように構成された本発明の第５実施形態では、Ｘ7が属性ビット・テーブル２８に与えられ、デコーダ２４は、属性ビット・テーブル２８が出力する属性ビットＰ及びＸレジスタ１０が出力するＸ6に対応した減算制御信号Ｓ２を減算器２３に供給する。
【００９２】
したがって、属性ビット・テーブル２８の第２テーブル３７の属性ビットＰの記入欄３９に０を記入する場合には、本発明の第５実施形態は、図８に示す場合と同様の結果を得ることになる。
【００９３】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、減算制御信号Ｓ２＝０、減算器２３の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００９４】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、減算制御信号Ｓ２＝０、減算器２３の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００９５】
また、属性ビット・テーブル２８の第２テーブル３７の属性ビットＰの記入欄３９には１を記入する場合には、本発明の第５実施形態は、図９〜図１１に示す場合と同様の結果を得ることになる。
【００９６】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、減算制御信号Ｓ２＝０、減算器２３の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００９７】
また、ｘ＝１２８〜１９１（Ｘ7＝１、Ｘ6＝０）の場合には、減算制御信号Ｓ２＝１、減算器２３の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【００９８】
また、ｘ＝１９２〜２５５（Ｘ7＝１、Ｘ6＝１）の場合には、減算制御信号Ｓ２＝０、減算器２３の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【００９９】
以上のように、本発明の第５実施形態によれば、曲線関数ｙ＝ｆ（ｘ）の関数値の計算結果について、本発明の第２実施形態と同様の結果を得ることができると共に、近似式パラメータ・テーブル２７はテーブルの再参照動作を行う必要がないので、計算の高速化を図ることができる。
【０１００】
（第６実施形態）
図２０は本発明の第６実施形態の概略的構成図である。本発明の第６実施形態は、図１３に示す本発明の第３実施形態が備える近似式パラメータ・テーブル１２の代わりに、図１８に示す近似式パラメータ・テーブル２７を設けると共に、図１８に示す属性ビット・テーブル２８を設け、属性ビット・テーブル２８が出力する属性ビットＰをデコーダ２６に与えるようにし、その他については、図１３に示す本発明の第３実施形態と同様に構成したものである。
【０１０１】
本発明の第６実施形態では、近似式パラメータ・テーブル２７のインデックス値の記入欄３３には加減算器２５の出力が取り得る値を記入する。そこで、近似式パラメータ・テーブル２７の第１テーブル３１については、インデックス値の記入欄３３には０、近似式パラメータａの記入欄３４にはａ1、近似式パラメータｂの記入欄３５にはｂ1を記入する。第２テーブル３２については、インデックス値の記入欄３３には１、近似式パラメータａの記入欄３４にはａ2、近似式パラメータｂの記入欄３５にはｂ2を記入する。
【０１０２】
また、属性ビット・テーブル２８の第１テーブル３６については、インデックス値の記入欄３８には０、属性ビットＰの記入欄３９には００又は０１を記入し、第２テーブル３７については、インデックス値の記入欄３８には１、属性ビットＰの記入欄３９には００又は１０を記入する。
【０１０３】
また、本発明の第６実施形態においては、デコーダ２６は、属性ビット・テーブル２８が出力する属性ビットＰを入力してから加減算制御信号Ｓ３を出力する。このように構成された本発明の第６実施形態では、Ｘ7が属性ビット・テーブル２８に与えられ、デコーダ２６は、属性ビット・テーブル２８が出力する属性ビットＰ及びＸレジスタ１０が出力するＸ6に対応した加減算制御信号Ｓ３を加減算器２５に供給する。
【０１０４】
したがって、属性ビット・テーブル２８の第１テーブル３６の属性ビットＰの記入欄３９に００を記入し、第２テーブル３７の属性ビットＰの記入欄３９に００を記入する場合には、本発明の第６実施形態は、図２に示す場合と同様の結果を得ることになる。
【０１０５】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、加減算制御信号Ｓ３＝００、加減算器２５の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【０１０６】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、加減算制御信号Ｓ３＝００、加減算器２５の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【０１０７】
また、属性ビット・テーブル２８の第１テーブル３６の属性ビットＰの記入欄３９に０１を記入し、第２テーブル３７の属性ビットＰの記入欄３９に００を記入する場合には、本発明の第６実施形態は、図３〜図５に示す場合と同様の結果を得ることになる。
【０１０８】
即ち、ｘ＝０〜６３（Ｘ7＝０、Ｘ6＝０）の場合には、加減算制御信号Ｓ３＝００、加減算器２５の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【０１０９】
また、ｘ＝６４〜１２７（Ｘ7＝０、Ｘ6＝１）の場合には、加減算制御信号Ｓ３＝０１、加減算器２５の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【０１１０】
また、ｘ＝１２８〜２５５（Ｘ7＝１）の場合には、加減算制御信号Ｓ３＝００、加減算器２５の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【０１１１】
また、属性ビット・テーブル２８の第１テーブル３６の属性ビットＰの記入欄３９に００を記入し、第２テーブル３７の属性ビットＰの記入欄３９に１０を記入する場合には、本発明の第６実施形態は、図９〜図１１に示す場合と同様の結果を得ることになる。
【０１１２】
即ち、ｘ＝０〜１２７（Ｘ7＝０）の場合には、加減算制御信号Ｓ３＝００、加減算器２５の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【０１１３】
また、ｘ＝１２８〜１９１（Ｘ7＝１、Ｘ6＝０）の場合には、加減算制御信号Ｓ３＝１０、加減算器２５の出力＝０、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1となり、乗算器１５の出力＝ａ1ｘ、加算器１６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【０１１４】
また、ｘ＝１９２〜２５５（Ｘ7＝１、Ｘ6＝１）の場合には、加減算制御信号Ｓ３＝００、加減算器２５の出力＝１、近似式パラメータ・テーブル２７の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2となり、乗算器１５の出力＝ａ2（ｘ−１２８）、加算器１６の出力ｙ＝ａ2（ｘ−１２８）＋ｂ2となる。
【０１１５】
以上のように、本発明の第６実施形態によれば、曲線関数ｙ＝ｆ（ｘ）の関数値の計算結果について、本発明の第３実施形態と同様の結果を得ることができると共に、近似式パラメータ・テーブル２７はテーブルの再参照動作を行う必要がないので、計算の高速化を図ることができる。
【０１１６】
（第７実施形態）
図２１は本発明の第７実施形態の概略的構成図である。本発明の第７実施形態は、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を４分割し、曲線関数ｙ＝ｆ（ｘ）を４個の直線関数ｙ＝ａ1ｘ＋ｂ1、ｙ＝ａ2（ｘ−６４）＋ｂ2、ｙ＝ａ3（ｘ−１２８）＋ｂ3、ｙ＝ａ4（ｘ−１９２）＋ｂ4で近似し、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を得るというものである。
【０１１７】
図２１中、４０はＸレジスタであり、曲線関数ｙ＝ｆ（ｘ）の変数ｘ＝（Ｘ7Ｘ6…Ｘ0）2を格納する８ビット構成のレジスタである。４１は加減算制御信号Ｓ４により加減算動作が制御される加減算器であり、加減算制御信号Ｓ４＝００のときは、Ｘレジスタ４０が出力するＸ7Ｘ6に０を加算してＸ7を出力し、加減算制御信号Ｓ４＝０１のときは、Ｘレジスタ４０が出力するＸ7Ｘ6に１を加算してＸ7Ｘ6＋１を出力し、加減算制御信号Ｓ４＝１０のときは、Ｘレジスタ４０が出力するＸ7Ｘ6から１を減算してＸ7Ｘ6−１を出力するものである。
【０１１８】
４２は書換え可能なメモリにより構成される近似式パラメータ・テーブルであり、加減算器４１の出力値をインデックス値とし、加減算器４１の出力値に対応する近似式パラメータａ、ｂ（ａ1、ｂ1、又は、ａ2、ｂ2、又は、ａ3、ｂ3、又は、ａ4、ｂ4）と、属性ビットＰ（００、０１又は１０）を出力するものである。
【０１１９】
４４は加減算制御信号Ｓ４を加減算器４１に与えて加減算器４１を制御するデコーダであり、Ｔ４はデコーダ４４の機能表である。即ち、デコーダ４４は、加減算制御信号Ｓ４の初期値を００とし、その後、近似式パラメータ・テーブル４２が出力する属性ビットＰとＸレジスタ４０が出力するＸ5をデコードし、属性ビットＰ＝００、又は、属性ビット＝０１かつＸ5＝０、又は、属性ビット＝１０かつＸ5＝１のときは、加減算制御信号Ｓ４＝００を維持し、属性ビットＰ＝０１かつＸ5＝１のときは、加減算制御信号Ｓ４＝０１に変更し、属性ビットＰ＝１０かつＸ5＝０のときは、加減算制御信号Ｓ４＝１０に変更する。
【０１２０】
４５は乗算器であり、近似式パラメータ・テーブル４２が出力する近似式パラメータａ1、ａ2、ａ3又はａ4とＸレジスタ４０が出力するＸ5Ｘ4…Ｘ0を乗算し、ａ1ｘ、ａ2（ｘ−６４）、ａ3（ｘ−１２８）又はａ4（ｘ−１９２）を出力するものである。
【０１２１】
４６は加算器であり、乗算器４５の出力ａ1ｘ、ａ2（ｘ−６４）、ａ3（ｘ−１２８）又はａ4（ｘ−１９２）と近似式パラメータ・テーブル４２が出力する近似式パラメータｂ1、ｂ2、ｂ3又はｂ4を加算し、ａ1ｘ＋ｂ1、ａ2（ｘ−６４）＋ｂ2、ａ3（ｘ−１２８）＋ｂ3、又は、ａ4（ｘ−１９２）＋ｂ4を出力するものである。
【０１２２】
図２２は近似式パラメータ・テーブル４２の構成図である。近似式パラメータ・テーブル４２は、第１テーブル４７、第２テーブル４８、第３テーブル４９及び第５テーブル５０を有しており、第１テーブル４７、第２テーブル４８、第３テーブル４９及び第４テーブル５０は、インデックス値（本発明の第７実施形態では、加減算器４１の出力が取り得る値）の記入欄５１と、近似式パラメータａの記入欄５２と、近似式パラメータｂの記入欄５３と、属性ビットＰの記入欄５４を有している。
【０１２３】
本発明の第７実施形態では、第１テーブル４７については、インデックス値の記入欄５１には００、近似式パラメータａの記入欄５２にはａ1、近似式パラメータｂの記入欄５３にはｂ1、属性ビットＰの記入欄５４には００又は０１を記入する。第２テーブル４８については、インデックス値の記入欄５１には０１、近似式パラメータａの記入欄５２にはａ2、近似式パラメータｂの記入欄５３にはｂ2、属性ビットＰの記入欄５４には００、０１又は１０を記入する。
【０１２４】
第３テーブル４９については、インデックス値の記入欄５１には１０、近似式パラメータａの記入欄５２にはａ3、近似式パラメータｂの記入欄５３にはｂ3、属性ビットＰの記入欄５４には００、０１又は１０を記入する。第４テーブル５０については、インデックス値の記入欄５１には１１、近似式パラメータａの記入欄５２にはａ4、近似式パラメータｂの記入欄５３にはｂ4、属性ビットＰの記入欄５４には００又は１０を記入する。
【０１２５】
ここで、近似式パラメータ・テーブル４２の第１テーブル４７、第２テーブル４８、第３テーブル４９及び第４テーブル５０の属性ビットＰの記入欄５４の全てに００を記入した場合において、ｘ＝０〜６３（Ｘ7＝０、Ｘ6＝０）の場合には、加減算器４１の出力＝００、近似式パラメータ・テーブル４２の出力は、近似式パラメータａ＝ａ1、ｂ＝ｂ1、属性ビットＰ＝００となり、乗算器４５の出力＝ａ1ｘ、加算器４６の出力ｙ＝ａ1ｘ＋ｂ1となる。
【０１２６】
また、ｘ＝６３〜１２７（Ｘ7＝０、Ｘ6＝１）の場合には、加減算器４１の出力＝０１、近似式パラメータ・テーブル４２の出力は、近似式パラメータａ＝ａ2、ｂ＝ｂ2、属性ビットＰ＝００となり、乗算器４５の出力＝ａ2（ｘ−６４）、加算器４６の出力ｙ＝ａ2（ｘ−６４）＋ｂ2となる。
【０１２７】
また、ｘ＝１２８〜１９１（Ｘ7＝１、Ｘ6＝０）の場合には、加減算器４１の出力＝１０、近似式パラメータ・テーブル４２の出力は、近似式パラメータａ＝ａ3、ｂ＝ｂ3、属性ビットＰ＝００となり、乗算器４５の出力＝ａ3（ｘ−１２８）、加算器４６の出力ｙ＝ａ3（ｘ−１２８）＋ｂ3となる。
【０１２８】
また、ｘ＝１９２〜２５５（Ｘ7＝１、Ｘ6＝１）の場合には、加減算器４１の出力＝１１、近似式パラメータ・テーブル４２の出力は、近似式パラメータａ＝ａ4、ｂ＝ｂ4、属性ビットＰ＝００となり、乗算器４５の出力＝ａ4（ｘ−１９２）、加算器４６の出力ｙ＝ａ4（ｘ−１９２）＋ｂ4となる。
【０１２９】
このように、近似式パラメータ・テーブル４２の第１テーブル４７、第２テーブル４８、第３テーブル４９及び第４テーブル５０の属性ビットＰの記入欄５４の全てに００を記入した場合には、図２３に示すように、曲線関数ｙ＝ｆ（ｘ）の変数ｘが取り得る領域０〜２５５を分割領域０〜６３と分割領域６４〜１２７と分割領域１２８〜１９１と分割領域１９２〜２５５に分割することができる。
【０１３０】
そして、曲線関数ｙ＝ｆ（ｘ）を、分割領域０〜６３については、直線関数ｙ＝ａ1ｘ＋ｂ1で近似し、分割領域６４〜１２７については、直線関数ｙ＝ａ2（ｘ−６４）＋ｂ2で近似し、分割領域１２８〜１９１については、直線関数ｙ＝ａ3（ｘ−１２８）＋ｂ3で近似し、分割領域１９２〜２５５については、直線関数ｙ＝ａ4（ｘ−１９２）＋ｂ4で近似することができる。
【０１３１】
また、第１テーブル４７の属性ビットＰの記入欄５４に０１を記入する場合には、点ｘ＝６３、６４の代わりに、点ｘ＝３１、３２を分割点とすることができる。また、第２テーブル４８の属性ビットＰの記入欄５４に０１を記入する場合には、点６３、６４の代わりに、点ｘ＝３１、３２を分割点とすることができる。また、第２テーブル４８の属性ビットＰの記入欄５４に１０を記入する場合には、点６３、６４の代わりに、点ｘ＝９５、９６を分割点とすることができる。
【０１３２】
また、第３テーブル４９の属性ビットＰの記入欄５４に０１を記入する場合には、点１２７、１２８の代わりに、点ｘ＝９５、９６を分割点とすることができる。また、第３テーブル４９の属性ビットＰの記入欄５４に１０を記入する場合には、点１２７、１２８の代わりに、点ｘ＝１５９、１６０を分割点とすることができる。また、第４テーブル５０の属性ビットＰの記入欄５４に１０を記入する場合には、点１９１、１９２の代わりに、点ｘ＝２２３、２２４を分割点とすることができる。
【０１３３】
したがって、本発明の第７実施形態によれば、変数ｘが取り得る領域０〜２５５を４分割する場合において、曲線関数ｙ＝ｆ（ｘ）の曲率の急激な変化が変数ｘが取り得る領域０〜２５５を等幅に分割する点ｘ＝６３、６４や、ｘ＝１２７、１２８や、ｘ＝１９１、１９２以外の点ｘ＝３１、３２や、Ｘ＝９５、９６や、ｘ＝１５９、１６０や、ｘ＝２２３、２２４の付近にある場合には、曲線関数ｙ＝ｆ（ｘ）の関数値の近似値を高精度で得ることができる。
【０１３４】
（第８実施形態）
図２４は本発明の第８実施形態の概略的構成図である。本発明の第８実施形態は、図２１に示す本発明の第７実施形態が備える近似式パラメータ・テーブル４２と構成の異なる近似式パラメータ・テーブル５５を設けると共に、属性ビット・テーブル５６を設け、属性ビット・テーブル５６が出力する属性ビットＰをデコーダ４４に与えるようにし、その他については、図２１に示す本発明の第７実施形態と同様に構成したものである。
【０１３５】
近似式パラメータ・テーブル５５は、書換え可能なメモリにより構成されるものであり、加減算器４１の出力値をインデックス値とし、加減算器４１の出力値に対応する近似式パラメータａ、ｂ（ａ1、ｂ1、又は、ａ2、ｂ2、又は、ａ3、ｂ3、又は、ａ4、ｂ4）を出力する。属性ビット・テーブル５６は、書換え可能なメモリにより構成されるものであり、Ｘ7Ｘ6をインデックス値とし、Ｘ7Ｘ6の値に対応する属性ビットＰ（００、０１又は１０）をデコーダ４４に出力する。
【０１３６】
図２５は近似式パラメータ・テーブル５５の構成図である。近似式パラメータ・テーブル５５は、第１テーブル５９、第２テーブル６０、第３テーブル６１、第４テーブル６２を有しており、第１テーブル５９、第２テーブル６０、第３テーブル６１及び第４テーブル６２は、インデックス値（加減算器４１の出力が取り得る値）の記入欄６３と、近似式パラメータａの記入欄６４と、近似式パラメータｂの記入欄６５を有している。
【０１３７】
本発明の第８実施形態では、第１テーブル５９については、インデックス値の記入欄６３には００、近似式パラメータａの記入欄６４にはａ1、近似式パラメータｂの記入欄６５にはｂ1を記入し、第２テーブル６０については、インデックス値の記入欄６３には０１、近似式パラメータａの記入欄６４にはａ2、近似式パラメータｂの記入欄６５にはｂ2を記入する。
【０１３８】
第３テーブル６１については、インデックス値の記入欄６３には１０、近似式パラメータａの記入欄６４にはａ3、近似式パラメータｂの記入欄６５にはｂ3を記入し、第４テーブル６２については、インデックス値の記入欄６３には１１、近似式パラメータａの記入欄６４にはａ4、近似式パラメータｂの記入欄６５にはｂ4を記入する。
【０１３９】
図２６は属性ビット・テーブル５６の構成図である。属性ビット・テーブル５６は、第１テーブル６６、第２テーブル６７、第３テーブル６８及び第４テーブル６９を有しており、第１テーブル６６、第２テーブル６７、第３テーブル６８及び第４テーブル６９は、インデックス値（Ｘ7Ｘ6が取り得る値）を記入する欄７０と、属性ビットＰの記入欄７１を有している。
【０１４０】
本発明の第８実施形態では、第１テーブル６６については、インデックス値の記入欄７０には００、属性ビットＰの記入欄７１には００又は０１を記入する。第２テーブル６７については、インデックス値の記入欄７０には０１、属性ビットＰの記入欄７１には００、０１又は１０を記入する。
【０１４１】
第３テーブル６８については、インデックス値の記入欄７０には１０、属性ビットＰの記入欄７１には００、０１又は１０を記入する。第４テーブル６９については、インデックス値の記入欄７０には１１、属性ビットＰの記入欄７１には００又は１０を記入する。
【０１４２】
また、本発明の第８実施形態においては、デコーダ４４は、属性ビット・テーブル５６が出力する属性ビットＰを入力してから加減算制御信号Ｓ４を出力する。このように構成された本発明の第８実施形態では、Ｘ7Ｘ6が属性ビット・テーブル５６に与えられ、デコーダ４４は、属性ビット・テーブル５６が出力する属性ビットＰの値に対応した加減算制御信号Ｓ４を加減算器４１に供給する。
【０１４３】
したがって、本発明の第８実施形態によれば、曲線関数ｙ＝ｆ（ｘ）の関数値の計算結果について、本発明の第７実施形態と同様の結果を得ることができると共に、近似式パラメータ・テーブル５５はテーブルの再参照動作を行う必要がないので、計算の高速化を図ることができる。
【０１４４】
ここで、本発明の関数近似装置を整理すると、本発明の関数近似装置には、少なくとも、以下の関数近似装置が含まれる。
【０１４５】
（付記１）曲線関数の変数の領域を複数の分割領域に分割し、前記曲線関数を分割領域毎の直線関数で近似する関数近似装置であって、前記分割領域を可変可能とし、前記変数の上位所定ビットの値と、前記変数の上位所定ビットの下位の次ビットの値から、前記変数が位置する分割領域に対応した直線関数の傾き及び初期値を出力する近似式パラメータ出力手段と、前記近似式パラメータ出力手段が出力する前記直線関数の傾きと、前記変数の上位所定ビット以外のビットの値を乗算する乗算手段と、前記乗算手段の出力値と、前記近似式パラメータ出力手段が出力する前記直線関数の初期値とを加算し、前記曲線関数の関数値の近似値を出力する加算手段を有することを特徴とする関数近似装置。
【０１４６】
（付記２）前記近似式パラメータ出力手段は、加算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の加算を行う加算器と、前記加算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値と、前記分割領域を定義する属性ビットをテーブル化し、前記加算器の出力値に対応した前記直線関数の傾き及び初期値と前記属性ビットを出力する近似式パラメータ・テーブルと、前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記加算制御信号を前記加算器に出力するデコーダを有することを特徴とする付記１記載の関数近似装置。
【０１４７】
（付記３）前記近似式パラメータ出力手段は、減算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の減算を行う減算器と、前記減算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値と、前記分割領域を定義する属性ビットをテーブル化し、前記減算器の出力値に対応した前記直線関数の傾き及び初期値と前記属性ビットを出力する近似式パラメータ・テーブルと、前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記減算制御信号を前記減算器に出力するデコーダを有することを特徴とする付記１記載の関数近似装置。
【０１４８】
（付記４）前記近似式パラメータ出力手段は、加減算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の加減算を行う加減算器と、前記加減算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値と、前記分割領域を定義する属性ビットをテーブル化し、前記加減算器の出力値に対応した前記直線関数の傾き及び初期値と前記属性ビットを出力する近似式パラメータ・テーブルと、前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記加減算制御信号を前記加減算器に出力するデコーダを有することを特徴とする付記１記載の関数近似装置。
【０１４９】
（付記５）前記近似式パラメータ出力手段は、加算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の加算を行う加算器と、前記加算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値をテーブル化し、前記加算器の出力値に対応した前記直線関数の傾き及び初期値を出力する近似式パラメータ・テーブルと、前記変数の上位所定ビットの値をインデックス値とし、前記分割領域を定義する属性ビットをテーブル化し、前記変数の上位所定ビットの値に対応する属性ビットを出力する属性ビット・テーブルと、前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記加算制御信号を前記加算器に出力するデコーダを有することを特徴とする付記１記載の関数近似装置。
【０１５０】
（付記６）前記近似式パラメータ出力手段は、減算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の減算を行う減算器と、前記減算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値をテーブル化し、前記減算器の出力値に対応した前記直線関数の傾き及び初期値を出力する近似式パラメータ・テーブルと、前記変数の上位所定ビットの値をインデックス値とし、前記分割領域を定義する属性ビットをテーブル化し、前記変数の上位所定ビットの値に対応する属性ビットを出力する属性ビット・テーブルと、前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記減算制御信号を前記減算器に出力するデコーダを有することを特徴とする付記１記載の関数近似装置。
【０１５１】
（付記７）前記近似式パラメータ出力手段は、加減算制御信号に制御されて前記変数の上位所定ビットに対して０又は１の加減算を行う加減算器と、前記加減算器の出力値をインデックス値とし、前記直線関数の傾き及び初期値をテーブル化し、前記加減算器の出力値に対応した前記直線関数の傾き及び初期値を出力する近似式パラメータ・テーブルと、前記変数の上位所定ビットの値をインデックス値とし、前記分割領域を定義する属性ビットをテーブル化し、前記変数の上位所定ビットの値に対応する属性ビットを出力する属性ビット・テーブルと、前記属性ビットの値と前記変数の上位所定ビットの下位の次ビットの値をデコードし、前記加減算制御信号を前記加減算器に出力するデコーダを有することを特徴とする付記１記載の関数近似装置。
【図面の簡単な説明】
【０１５２】
【図１】本発明の第１実施形態の概略的構成図である。
【図２】本発明の第１実施形態の動作を説明するための図である。
【図３】本発明の第１実施形態の動作を説明するための図である。
【図４】本発明の第１実施形態の動作を説明するための図である。
【図５】本発明の第１実施形態の動作を説明するための図である。
【図６】本発明の第１実施形態の効果を説明するための図である。
【図７】本発明の第２実施形態の概略的構成図である。
【図８】本発明の第２実施形態の動作を説明するための図である。
【図９】本発明の第２実施形態の動作を説明するための図である。
【図１０】本発明の第２実施形態の動作を説明するための図である。
【図１１】本発明の第２実施形態の動作を説明するための図である。
【図１２】本発明の第２実施形態の効果を説明するための図である。
【図１３】本発明の第３実施形態の概略的構成図である。
【図１４】本発明の第３実施形態の動作を説明するための図である。
【図１５】本発明の第３実施形態の動作を説明するための図である。
【図１６】本発明の第３実施形態の動作を説明するための図である。
【図１７】本発明の第３実施形態の効果を説明するための図である。
【図１８】本発明の第４実施形態の概略的構成図である。
【図１９】本発明の第５実施形態の概略的構成図である。
【図２０】本発明の第６実施形態の概略的構成図である。
【図２１】本発明の第７実施形態の概略的構成図である。
【図２２】本発明の第７実施形態が備える近似式パラメータ・テーブルの構成図である。
【図２３】本発明の第７実施形態の効果を説明するための図である。
【図２４】本発明の第８実施形態の概略的構成図である。
【図２５】本発明の第７実施形態が備える近似式パラメータ・テーブルの構成図である。
【図２６】本発明の第７実施形態が備える属性ビット・テーブルの構成図である。
【図２７】従来の関数近似装置の一例の概略的構成図である。
【図２８】図２７に示す従来の関数近似装置の効果を説明するための図である。
【符号の説明】
【０１５３】
１０…Ｘレジスタ
１１…加算器
１２…近似式パラメータ・テーブル
１４…デコーダ
１５…乗算器
１６…加算器
２３…減算器
２４…デコーダ
２５…加減算器
２６…デコーダ
４０…Ｘレジスタ
４１…加減算器
４２…近似式パラメータ・テーブル
４４…デコーダ
４５…乗算器
４６…加算器
５５…近似式パラメータ・テーブル
５６…属性ビット・テーブル
【図１】
2006189993.tif 000003
【図２】
2006189993.tif 000004
【図３】
2006189993.tif 000005
【図４】
2006189993.tif 000006
【図５】
2006189993.tif 000007
【図６】
2006189993.tif 000008
【図７】
2006189993.tif 000009
【図８】
2006189993.tif 000010
【図９】
2006189993.tif 000011
【図１０】
2006189993.tif 000012
【図１１】
2006189993.tif 000013
【図１２】
2006189993.tif 000014
【図１３】
2006189993.tif 000015
【図１４】
2006189993.tif 000016
【図１５】
2006189993.tif 000017
【図１６】
2006189993.tif 000018
【図１７】
2006189993.tif 000019
【図１８】
2006189993.tif 000020
【図１９】
2006189993.tif 000021
【図２０】
2006189993.tif 000022
【図２１】
2006189993.tif 000023
【図２２】
2006189993.tif 000024
【図２３】
2006189993.tif 000025
【図２４】
2006189993.tif 000026
【図２５】
2006189993.tif 000027
【図２６】
2006189993.tif 000028
【図２７】
2006189993.tif 000029
【図２８】
2006189993.tif 000030