(57)【要約】【課題】利得を制御するための制御出力電圧を生成する回路において発生する雑音を抑圧する可変利得回路を提供すること。【解決手段】二組の差動対トランジスタＱ１〜Ｑ４と、それらの接地端子間に接続された一対の第一の抵抗素子Ｒ１〜Ｒ４と、入力差動信号Ｖｉｎに応じた一対の電流を第一の抵抗素子を介して二組の差動対トランジスタに与える別の差動対トランジスタＭ１，Ｍ２とを有する可変利得部１２０と、制御入力電圧信号Ｖｄｅｔに応答した電流から一対の制御出力電圧信号を発生して二組の差動対トランジスタの入力端子間を制御する利得制御部１２１とを備える。一対の制御出力電圧信号を発生する電圧発生部１２２において、一対のダイオードＱ５，Ｑ６に一対の第二の抵抗素子Ｒ７，Ｒ８が接続される。一対の第二の抵抗素子に、一対の第一の抵抗素子での電圧降下特性に対応する特性を持たせる。【選択図】図１
2006245852.tif 000002
【特許請求の範囲】
【請求項１】
二組の第一の差動対トランジスタと、上記二組の第一の差動対トランジスタの各組の第一の差動対トランジスタのエミッタ端子間に接続された所定の寸法の形状をもつ一対の第一の抵抗素子と、入力差動信号が入力され、上記入力差動信号に応じた一対の第一の電流を上記一対の第一の抵抗素子を介して上記二組の第一の差動対トランジスタに与える第二の差動対トランジスタとを含んで成る可変利得部であって、上記入力差動信号に応じた上記一対の第一の電流が上記二組の第一の差動対トランジスタによって制御され、制御された上記一対の第一の電流が一対の負荷に流れることによって出力差動信号が得られ、上記出力差動信号の上記入力差動信号に対する利得が変化する上記可変利得部と、
制御入力電圧信号が入力され、上記制御入力電圧信号に応答した一対の第二の電流から一対の制御出力電圧信号を発生して上記各組の第一の差動対トランジスタのベース端子間を制御する利得制御部とを具備し、
上記利得制御部は、上記一対の制御出力電圧信号を発生する電圧発生部を有し、上記電圧発生部は、一対のダイオードと上記一対のダイオードのそれぞれに直列接続された所定の寸法の形状をもつ一対の第二の抵抗素子とを含んで成り、
上記一対の第二の抵抗素子は、上記各組の第一の差動対トランジスタのエミッタ端子間に接続された上記一対の第一の抵抗素子での電圧降下特性に対応する特性を持つように、所定の抵抗値を有することを特徴とする可変利得回路。
【請求項２】
請求項１において、
上記一対の第一の抵抗素子の抵抗値と上記各組の第一の差動対トランジスタのそれぞれのコレクタ端子を流れる電流の和との積は、上記一対の第二の抵抗素子の抵抗値と上記一対のダイオードに流れる電流の和との積の三分の一から三倍の間であることを特徴とする可変利得回路。
【請求項３】
請求項２において、
上記一対の第一の抵抗素子の抵抗値と上記各組の第一の差動対トランジスタのそれぞれの上記コレクタ端子を流れる電流の和との積は、上記一対の第二の抵抗素子の抵抗値と上記一対のダイオードに流れる電流の和との積のほぼ一倍であることを特徴とする可変利得回路。
【請求項４】
請求項１において、
上記一対の制御出力電圧信号が出力される上記利得制御部の一対の出力端子の間に第一の容量素子が接続されていることを特徴とする可変利得回路。
【請求項５】
請求項１において、
上記一対の制御出力電圧信号が出力される上記利得制御部の一対の出力端子のそれぞれと接地の間に第二の容量素子が接続されていることを特徴とする可変利得回路。
【請求項６】
請求項１において、
上記第二の差動対トランジスタのそれぞれの接地端子が接地されていることを特徴とする可変利得回路。
【請求項７】
請求項１において、
上記第二の差動対トランジスタのそれぞれの接地端子が第三の抵抗素子を介して接地され、更に上記接地端子の間に第四の抵抗素子が接続されていることを特徴とする可変利得回路。
【請求項８】
送信ベースバンド信号を生成するベースバンド回路と、
上記ベースバンド回路から出力される上記送信ベースバンド信号が入力される送信機と、
上記送信機が出力する第一の信号が入力され、更に制御入力電圧信号が入力され、上記制御入力電圧信号によって上記第一の信号に対する利得を変える可変利得回路と、
上記可変利得回路が出力する第二の信号が入力される電力増幅器と、
上記電力増幅器が出力する第三の信号が信号分岐回路を介して入力されるアンテナと、
上記電力増幅器が出力する第三の信号のレベルに対応した検出信号を出力する検波回路と、
上記ベースバンド回路から出力される上記電力増幅器の出力信号レベル制御信号と上記検波回路から出力される上記検出信号とを入力し、上記出力信号レベル制御信号と上記検出信号との差から上記制御入力電圧信号を生成する誤差増幅器と、
上記アンテナによって受信され、上記信号分岐回路を介して供給される第４の信号が入力され、上記ベースバンド回路へ受信バースバンド信号を出力する受信機とを具備してなり、
上記可変利得回路は、
二組の第一の差動対トランジスタと、上記二組の第一の差動対トランジスタの各組の第一の差動対トランジスタのエミッタ端子間に接続された所定の寸法の形状をもった一対の第一の抵抗素子と、上記第一の信号に応じた一対の第一の電流を上記一対の第一の抵抗素子を介して上記二組の第一の差動対トランジスタに与える第二の差動対トランジスタとを含んで成る可変利得部であって、上記第一の信号に応じた上記一対の第一の電流が上記二組の第一の差動対トランジスタによって制御され、制御された上記一対の第一の電流が一対の負荷に流れることによって出力差動信号が得られ、上記出力差動信号の上記入力差動信号に対する利得が変化する上記可変利得部と、
上記制御入力電圧信号に応答した一対の第二の電流から一対の制御出力電圧信号を発生して上記各組の第一の差動対トランジスタのベース端子間を制御する利得制御部とを具備し、
上記利得制御部は、上記一対の制御出力電圧信号を発生する電圧発生部を有し、上記電圧発生部は、一対のダイオードと上記一対のダイオードのそれぞれに直列接続された所定の寸法の形状をもった一対の第二の抵抗素子とを含んで成り、
上記一対の第二の抵抗素子は、上記各組の第一の差動対トランジスタのエミッタ端子間に接続された上記一対の第一の抵抗素子での電圧降下特性に対応する特性を持つように、所定の抵抗値を持つことを特徴とする移動体通信端末。
【請求項９】
請求項８において、
上記一対の第一の抵抗素子の抵抗値と上記各組の第一の差動対トランジスタのそれぞれのコレクタ端子を流れる電流の和との積は、上記一対の第二の抵抗素子の抵抗値と上記一対のダイオードに流れる電流の和との積の三分の一から三倍の間であることを特徴とする移動体通信端末。
【請求項１０】
請求項９において、
上記一対の第一の抵抗素子の抵抗値と上記各組の差動対トランジスタのそれぞれの上記コレクタ端子を流れる電流の和との積は、上記一対の第二の抵抗素子の抵抗値と上記一対のダイオードに流れる電流の和との積のほぼ一倍であることを特徴とする移動体通信端末。
【請求項１１】
請求項８において、
上記一対の制御出力電圧信号が出力される上記利得制御部の一対の出力端子の間に第一の容量素子が接続されていることを特徴とする移動体通信端末。
【請求項１２】
請求項８において、
上記一対の制御出力電圧信号が出力される上記利得制御部の一対の出力端子のそれぞれと接地の間に第二の容量素子が接続されていることを特徴とする移動体通信端末。
【請求項１３】
請求項８において、
上記第二の差動対トランジスタのそれぞれの接地端子が接地されていることを特徴とする移動体通信端末。
【請求項１４】
請求項８において、
上記第二の差動対トランジスタのそれぞれの接地端子が第三の抵抗素子を介して接地され、更に上記接地端子の間に第四の抵抗素子が接続されていることを特徴とする移動体通信端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信システムに適用して好適な可変利得回路に係り、特に出力雑音の小さい低雑音可変利得回路及びそれを用いた移動体通信端末に関する。
【背景技術】
【０００２】
移動体通信では、妨害信号レベルの低減や端末の電池寿命の向上等のために、端末と基地局との距離が遠い場合には端末からの出力信号電力を大きく、また、距離が近い場合には出力信号電力を小さくする端末出力信号電力の制御が行なわれるのが一般的である。その実現のため、端末に、可変利得回路が内蔵される。そのような可変利得回路の例が非特許文献１に記載されている。また、二重平衡回路を用い、その一対の制御電圧に絶対値が等しくならず、かつ平均電圧を中心に対称で反転しない電圧を用いた可変利得回路の例が特許文献１に記載されている。更に、二重平衡回路の一対の制御用平衡回路に、差動の被制御の入力電流を与えるように構成した可変利得回路の例が特許文献２に記載されている。
【０００３】
【非特許文献１】ユーハ・ヘッキネン（Juha Hakkinen）、外２名、「ア・テンパラチャ・コンペンセイテッド・１００ＭＨｚ・ツウ・１ＧＨｚ・バリアブル・ゲイン・アンプリファイア・イン・ア・８ＧＨｚ・１．２μｍ・ＢｉＣＭＯＳ・プロセス（A Temperature Compensated 100 MHz to 1 GHz Variable gain Amplifier in a 8 GHz 1.2μm BiCMOS Process）」、（米国）、１９９６・アイイーイーイー・インターナショナル・シンポジウム・オン・サーキッツ・アンド・システムズ（1996 IEEE International Symposium on Circuits and Systems）論文集、１９９６年５月、第１巻、ｐ．１８３−１８６
【特許文献１】特開平１０−２７６０５１号公報
【特許文献２】特開２００２−２４６８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図９に、一般的な可変利得回路の例として、非特許文献１の記載に準拠した回路を示す。同回路は、ＮＰＮバイポーラトランジスタＱ１０２，Ｑ１０３と抵抗Ｒ１０２と電流源ＩＳＣ１０２，ＩＳＣ１０３とから成る電圧電流変換回路ＶＩ１と、ＮＰＮバイポーラトランジスタＱ１０４，Ｑ１０５，Ｑ１０６，Ｑ１０７とから成る電流分岐回路と、抵抗Ｒ１０３，Ｒ１０４，容量Ｃ１０２とから成る負荷とを有している。また、同回路は、電圧電流変換回路ＶＩ１の入力側に、ＤＣカット容量Ｃ１００，Ｃ１０１と、抵抗Ｒ１００，Ｒ１０１と電圧源ＶＳＣ１００とから成るバイアス回路と、ＮＰＮバイポーラトランジスタＱ１００，Ｑ１０１と電流源ＩＳＣ１００，ＩＳＣ１０１とから成るエミッタフォロア回路とが配置される。更に、同回路は、電流分岐回路の入力側に、ＮＰＮバイポーラトランジスタＱ１０８，Ｑ１０９と電流源ＩＳＣ１０４，ＩＳＣ１０５とから成るエミッタフォロアと、ＮＰＮバイポーラトランジスタＱ１１０，Ｑ１１１と抵抗Ｒ１０５と電流源ＩＳＣ１０６，ＩＳＣ１０７とから成る電圧電流変換回路ＶＩ２と、ＮＰＮバイポーラトランジスタＱ１１２，Ｑ１１３とから成る対数変換回路とが配置される。以上により、差動型の可変利得回路が構成される。
【０００５】
入力差動信号Ｖｉｎは、エミッタフォロアを構成するトランジスタＱ１００，Ｑ１０１のエミッタ端子を介してＶＩ１にて線形に電流に変換され、トランジスタＱ１０２，Ｑ１０３のコレクタ端子からそれぞれ差動電流Ｉｅ１，Ｉｅ２として出力される。差動の一方の電流Ｉｅ１は、トランジスタＱ１０４のコレクタ電流Ｉｃ１及びトランジスタＱ１０５のコレクタ電流となるが、それらの割合はトランジスタＱ１０４，Ｑ１０５のベース電圧Ｖｂ１，Ｖｂ２によって決まる。例えば、ベース電圧Ｖｂ１がベース電圧Ｖｂ２より大きい場合、コレクタ電流Ｉｃ１の方がトランジスタＱ１０５コレクタ電流よりも大きくなる。差動の他方の電流Ｉｅ２にも同様のことが言え、トランジスタＱ１０７コレクタ電流Ｉｃ２とトランジスタＱ１０６コレクタ電流の比率はベース電圧Ｖｂ１，Ｖｂ２によって決まる。差動電流Ｉｃ１，Ｉｃ２は負荷Ｒ１０３，Ｒ１０４，容量Ｃ１０２によって電圧に変換され、可変利得回路の出力差動信号Ｖｏｕｔとなる。
【０００６】
一方、電圧Ｖｂ１，Ｖｂ２、即ち差動の制御出力電圧Ｖｂ１，Ｖｂ２は、次のようにして生成される。差動の制御入力電圧Ｖｄｅｔ１，Ｖｄｅｔ２が電圧電流変換回路ＶＩ２にて線形にそれぞれ電流Ｉｃｔｒｌ１，Ｉｃｔｒｌ２に変換される。電流Ｉｃｔｒｌ１，Ｉｃｔｒｌ２は、トランジスタＱ１１２，Ｑ１１３にて対数変換され、それぞれ電圧Ｖｂ３，Ｖｂ４となり、エミッタフォロアのトランジスタＱ１０８，Ｑ１０９を介し、それぞれ電圧Ｖｂ１，Ｖｂ２となり、トランジスタＱ１０４，Ｑ１０５，Ｑ１０６，Ｑ１０７のベースに供給される。
【０００７】
次に、この可変利得回路の動作について数式を用い、より詳細に説明する。電流Ｉｃ１は、電圧Ｖｂ１，Ｖｂ２，電流Ｉｅ１を用いて下記の式(１)のように表すことができる。
【０００８】
【数１】
2006245852.tif 000003
【０００９】
ここで、ＶＴ＝ｋＴ／ｑであり、ｋはボルツマン定数（１．３８×１０−２３［ＪＫ−１］）、Ｔは絶対温度［Ｋ］、ｑは電子電荷量（１．６×１０−１９［Ｃ］）である。また、トランジスタＱ１０８，Ｑ１０９のベース電流が無視できる程小さいと仮定すると、電圧Ｖｂ３，Ｖｂ４は、電流Ｉｃｔｒｌ１，Ｉｃｔｒｌ２を用いて式(２)及び式(３)のように表すことができる。
【００１０】
【数２】
2006245852.tif 000004
【００１１】
【数３】
2006245852.tif 000005
【００１２】
ただし、ＩＳは飽和電流、Ｖｃｃは電源電圧を表す。ここで、Ｖｂ２−Ｖｂ１＝Ｖｂ４−Ｖｂ３であるから、式(２)及び式(３)を式(１)に代入することで下記の式(４)が得られる。
【００１３】
【数４】
2006245852.tif 000006
【００１４】
電流Ｉｃ２についても同様に解析することができ、結局、可変利得回路の出力差動電流（Ｉｃ１−Ｉｃ２）は、以下の式(５)のように表すことができる。
【００１５】
【数５】
2006245852.tif 000007
【００１６】
出力差動信号Ｖｏｕｔが（Ｉｃ１−Ｉｃ２）に比例すること、Ｉｃｔｒｌ１＋Ｉｃｔｒｌ２は電流源ＩＳＣ１０６，ＩＳＣ１０７の出力電流の和に等しく一定値をとること、（Ｉｅ１−Ｉｅ２）は入力差動信号Ｖｉｎに比例すること、電流Ｉｃｔｒｌ２は（Ｖｄｅｔ２−Ｖｄｅｔ１）に比例することから、出力差動信号Ｖｏｕｔは差動制御電圧（Ｖｄｅｔ２−Ｖｄｅｔ１）に比例することが分かる。つまり、この可変利得回路の利得（Ｖｏｕｔ／Ｖｉｎ）は（Ｖｄｅｔ２−Ｖｄｅｔ１）に比例し、（Ｖｄｅｔ２−Ｖｄｅｔ１）を制御することで利得を可変にすることができる。
【００１７】
しかしながら、前述の可変利得回路には、差動制御電圧（Ｖｄｅｔ２−Ｖｄｅｔ１）からトランジスタＱ１０４，Ｑ１０５，Ｑ１０６，Ｑ１０７のベース電圧Ｖｂ１，Ｖｂ２、即ち差動の制御出力電圧Ｖｂ１，Ｖｂ２を生成する回路で発生する雑音により、可変利得回路の雑音特性が劣化するという問題点があった。また、雑音を抑圧するためにトランジスタＱ１０８，Ｑ１０９のエミッタから接地にそれぞれ容量を接続することが考えられるが、その場合には、エミッタ端子のインピーダンスが低いために大きな容量を用いる必要があり、可変利得回路を集積するＩＣ（Integrated Circuit）の面積が増大するという問題がある。
【００１８】
本発明の目的は、上記課題を解決し、利得を制御するための制御出力電圧を生成する回路において発生する雑音を抑圧することができる可変利得回路を提供すること、又は同可変利得回路を用いた移動体通信端末を実現することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するための本発明の可変利得回路は、二組の第一の差動対トランジスタと、上記二組の第一の差動対トランジスタの各組の第一の差動対トランジスタのエミッタ端子間に接続された所定の寸法の形状をもつ一対の第一の抵抗素子と、入力差動信号が入力され、上記入力差動信号に応じた一対の第一の電流を上記一対の第一の抵抗素子を介して上記二組の第一の差動対トランジスタに与える第二の差動対トランジスタとを含んで成る可変利得部であって、上記差動入力信号に応じた上記一対の第一の電流が上記二組の第一の差動対トランジスタによって制御され、制御された上記一対の第一の電流が一対の負荷に流れることによって出力差動信号が得られ、上記出力差動信号の上記入力差動信号に対する利得が変化する上記可変利得部と、制御入力電圧信号が入力され、上記制御入力電圧信号に応答した一対の第二の電流から一対の制御出力電圧信号を発生して上記各組の第一の差動対トランジスタのベース端子間を制御する利得制御部とを具備し、上記利得制御部は、上記一対の制御出力電圧信号を発生する電圧発生部を有し、上記電圧発生部は、一対のダイオードと上記一対のダイオードのそれぞれに直列接続された所定の寸法の形状をもつ一対の第二の抵抗素子とを含んで成り、上記一対の第二の抵抗素子は、上記各組の第一の差動対トランジスタのエミッタ端子間に接続された上記一対の第一の抵抗素子での電圧降下特性に対応する特性を持つように、所定の抵抗値を有することを特徴とする。
【００２０】
第一の抵抗素子が第一の差動対トランジスタのエミッタ端子間に接続されたことによって、第一の差動対トランジスタのベース端子からコレクタ端子への雑音伝達量を小さくすることができ、利得を制御するための制御出力電圧を生成する回路において発生する雑音を抑圧することが可能になる。このとき、上記一対の制御出力電圧信号を発生する電圧発生部における一対のダイオードに一対の第二の抵抗素子が接続され、かつ、一対の第一の抵抗素子での電圧降下特性に対応する特性を一対の第二の抵抗素子が持つので、第一の差動対トランジスタのコレクタ端子で得られる出力信号と上記制御入力電圧信号との間で比例関係を維持することが可能となる。
【００２１】
なお、上記一対の制御出力電圧信号が出力される上記利得制御部の一対の出力端子の間に第一の容量素子が接続されることが望ましい。或いは、上記一対の出力端子のそれぞれと接地の間に第二の容量素子が接続されることが望ましい。第一、第二の容量素子によって雑音が一層低減される。このとき、上記一対の出力端子のインピーダンスが第一及び第二の抵抗によって高くなるので、第一、第二の容量素子を小さな容量値のものとすることが可能になり、ＩＣ化した場合の回路面積の増大を抑えることが可能になる。
【発明の効果】
【００２２】
本発明によれば、可変利得回路において、第一の差動対トランジスタのベース端子からコレクタ端子への雑音伝達量を小さくすることができるため、利得を制御するための制御出力電圧を生成する回路において発生する雑音を抑圧することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る可変利得回路及びそれを用いた移動体通信端末を図面に示した実施形態を参照して更に詳細に説明する。
【００２４】
図１は、本発明の可変利得回路による第一の実施形態を示す図である。本実施形態は、ＤＣカット容量Ｃ１，Ｃ２と抵抗Ｒ５，Ｒ６と電圧源ＶＳＣ３とによるバイアス回路とＮＭＯＳトランジスタＭ１，Ｍ２とを含んで成る電圧電流変換回路ＶＩ２０と、ＮＰＮバイポーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４及び抵抗素子（以下、単に「抵抗」という）Ｒ１，Ｒ２，Ｒ３，Ｒ４とを含んで成る電流分岐回路と、インダクタＬ１，Ｌ２と容量Ｃ３とを含んで成る負荷とを有している。ここで、トランジスタＱ１，Ｑ２は一方の組の第一の差動対トランジスタを成し、トランジスタＱ３，Ｑ４は他方の組の第一の差動対トランジスタを成し、トランジスタＭ１，Ｍ２が第二の差動対トランジスタを成す。また、抵抗Ｒ１，Ｒ２及び抵抗Ｒ３，Ｒ４がそれぞれ一対の第一の抵抗素子である。上記の構成が図１において一点鎖線で示される可変利得部１２０になる。
【００２５】
本実施形態は、更に、可変利得部１２０の入力側に、ＰＭＯＳトランジスタＭ７，Ｍ８と抵抗Ｒ９と電流源ＩＳＣ１，ＩＳＣ２とを含んで成る電圧電流変換回路ＶＩ２１と、ＮＭＯＳトランジスタＭ３，Ｍ４，Ｍ５，Ｍ６を含んで成るカレントミラー回路と、ダイオード接続した対数変換を行なうＮＰＮバイポーラトランジスタＱ５，Ｑ６と抵抗Ｒ７，Ｒ８とを含んで成る電圧発生部１２２と、容量Ｃ４（第一の容量素子），容量Ｃ５，Ｃ６（第二の容量素子）とを有している。電圧電流変換回路ＶＩ２１には電圧源ＶＳＣ１，ＶＳＣ２及び抵抗Ｒ１０，Ｒ１１が接続される。上記の構成が図１において一点鎖線で示される利得制御部１２１になる。可変利得部１２０と利得制御部１２１とにより、差動型の可変利得回路が構成される。
【００２６】
入力差動信号Ｖｉｎは、電圧電流変換回路ＶＩ２０にて線形に電流に変換され、トランジスタＭ１，Ｍ２のドレイン端子からそれぞれ差動電流Ｉｅ１０，Ｉｅ１１として出力される。差動電流の一方の電流Ｉｅ１０は抵抗Ｒ１，Ｒ２を経てトランジスタＱ１，Ｑ２に与えられ、トランジスタＱ１のコレクタ電流Ｉｃ１０及びトランジスタＱ２のコレクタ電流Ｉｃ１２となるが、それらの割合はトランジスタＱ１，Ｑ２のベース電圧Ｖｂ１０，Ｖｂ１１によって決まる。例えば、電圧Ｖｂ１０が電圧Ｖｂ１１より大きい場合、電流Ｉｃ１０の方が電流Ｉｃ１２よりも大きくなる。差動電流の他方の電流Ｉｅ１１にも同様のことが言え、トランジスタＱ４のコレクタ電流Ｉｃ１１とトランジスタＱ３のコレクタ電流Ｉｃ１３の比率は電圧Ｖｂ１０，Ｖｂ１１によって決まる。差動電流Ｉｃ１０，Ｉｃ１１は負荷Ｌ１，Ｌ２、容量Ｃ３によって電圧に変換され、可変利得回路の出力差動信号Ｖｏｕｔとなる。このように、可変利得部１２０において、差動入力信号Ｖｉｎに応じた差動電流Ｉｅ１０，Ｉｅ１１（一対の第一の電流）がトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４によって制御され、制御された一対のコレクタ電流Ｉｃ１０，Ｉｃ１１（制御された一対の第一の電流）が負荷Ｌ１，Ｌ２（一対の負荷）、容量Ｃ３に流れることによって出力差動信号Ｖｏｕｔが得られ、出力差動信号Ｖｏｕｔの入力差動信号Ｖｉｎに対する利得が変化する。
【００２７】
一方、電圧Ｖｂ１０，Ｖｂ１１は、次のようにして生成される。まず、制御電圧（制御入力電圧信号）Ｖｄｅｔが電圧電流変換回路ＶＩ２１にて線形に電流に変換される。電圧源ＶＳＣ１，ＶＳＣ２は、それぞれトランジスタＭ７，Ｍ８のゲートバイアス電圧を供給するためのものであり、抵抗Ｒ１０，Ｒ１１は制御電圧Ｖｄｅｔを適当な値まで分圧し、電圧電流変換回路ＶＩ２１での電圧電流変換で発生する歪みを低減するために用いられる。次に、電圧電流変換回路ＶＩ２１の出力電流は、カレントミラー回路を成すトランジスタＭ３，Ｍ４，Ｍ５，Ｍ６を通り、電流Ｉｃｔｒｌ１０，Ｉｃｔｒｌ１１と（一対の第二の電流）なる。電流Ｉｃｔｒｌ１０は、トランジスタＱ５及び抵抗Ｒ７で電圧に変換され、また、電流Ｉｃｔｒｌ１１はトランジスタＱ６及び抵抗Ｒ８で電圧に変換され、それぞれ電圧Ｖｂ１０，Ｖｂ１１となり、とトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のベースに供給される。ここで、トランジスタＱ５，Ｑ６（一対のダイオード）のそれぞれに接続された抵抗Ｒ７，８（一対の第二の抵抗素子）が、電圧Ｖｂ１０，Ｖｂ１１（一対の制御出力電圧信号）を発生する電圧発生部１２２となる。
【００２８】
次に、本実施形態の可変利得回路の動作について数式を用いてより詳細に説明する。電圧Ｖｂ１０，Ｖｂ１１は、電源電圧Ｖｃｃ，電流Ｉｃｔｒｌ１０，Ｉｃｔｒｌ１１を用いて以下の式(６)及び式(７)のように表すことができる。
【００２９】
【数６】
2006245852.tif 000008
【００３０】
【数７】
2006245852.tif 000009
【００３１】
ここで、Ｒａは抵抗Ｒ７，Ｒ８の抵抗値である。また、トランジスタＱ１，Ｑ２のベース−エミッタ間電圧をそれぞれＶＢＥＱ１，ＶＢＥＱ２で表すと、トランジスタＱ１，Ｑ２及び抵抗Ｒ１，Ｒ２に関し下記の式(８)の関係が成り立つ。
【００３２】
【数８】
2006245852.tif 000010
【００３３】
ただし、Ｒｂは抵抗Ｒ１，Ｒ２の抵抗値である。式(８)に式(６)及び式(７)を代入して纏めると、下記の式(９)が得られる。
【００３４】
【数９】
2006245852.tif 000011
【００３５】
式(９)について数値解析を行なった。Ｒａ＝３２［ｏｈｍ］、Ｒｂ＝１０［ｏｈｍ］、Ｉｃ１０＋Ｉｃ１２＝Ｉｅ１０＝８［ｍＡ］、Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１＝５［ｍＡ］という条件で得られた結果を図２に示す。ただし、ここでいうＩｅ１０はバイアス電流に相当する。横軸はＩｃｔｒｌ１１を示し、左縦軸はそのときの電流Ｉｃ１０である。右縦軸は電流Ｉｃ１０を電流Ｉｃｔｒｌ１１で微分した値、つまり、電流Ｉｃ１０の傾きをｄＢで表したもので、ｄＩｃ１０／ｄＩｃｔｒｌ１１で示される。
【００３６】
ｄＩｃ１０／ｄＩｃｔｒｌ１１が最大値から１ｄＢ以内にある電流Ｉｃｔｒｌ１１の範囲のＩｃｔｒｌ１０＋Ｉｃｔｒｌ１１に対する割合を求めた結果を図３に示す。縦軸に前記の割合を示し、横軸にＲａ・（Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１）／｛Ｒｂ・（Ｉｃ１０＋Ｉｃ１２）｝を示す。Ｒｂ＝１０［ｏｈｍ］、Ｉｃ１０＋Ｉｃ１２＝Ｉｅ１０＝８［ｍＡ］、Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１＝５［ｍＡ］の条件（黒丸）、Ｒｂ＝１０［ｏｈｍ］、Ｉｃ１０＋Ｉｃ１２＝Ｉｅ１０＝１０［ｍＡ］、Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１＝２［ｍＡ］の条件（黒三角）、Ｒｂ＝１０［ｏｈｍ］、Ｉｃ１０＋Ｉｃ１２＝Ｉｅ１０＝１０［ｍＡ］、Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１＝５［ｍＡ］の条件（白丸）、Ｒｂ＝５０［ｏｈｍ］、Ｉｃ１０＋Ｉｃ１２＝Ｉｅ１０＝１０［ｍＡ］、Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１＝５［ｍＡ］の条件（白三角）の四つの条件について解析を行なったが、いずれの場合にもＲａ・（Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１）／｛Ｒｂ・（Ｉｃ１０＋Ｉｃ１２）｝＝１の場合に最も前記の割合が大きくなることが分かった。つまり、この場合に電流Ｉｃｔｒｌ１１に対して電流Ｉｃ１０が最も線形に制御され得ることを示している。電流Ｉｃｔｒｌ１１が電圧Ｖｄｅｔに比例すること、更に電流Ｉｃ１０が信号Ｖｏｕｔに比例することから、言い換えれば、Ｒａ・（Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１）／｛Ｒｂ・（Ｉｃ１０＋Ｉｃ１２）｝＝１の場合に信号Ｖｏｕｔが最も線形に電圧Ｖｄｅｔによって制御されることとなる。この最も線形の制御特性が可変利得回路にとって最適な特性となる。何故ならば、信号Ｖｏｕｔと電圧Ｖｄｅｔの関係が比例関係から逸脱した場合、可変利得回路を含むフィードバックループの安定性を低下させるという問題点があるからである。実際の回路設計においては、上記解析で無視したベース電流やアーリー電圧等の影響により、Ｒａ・（Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１）／｛Ｒｂ・（Ｉｃ１０＋Ｉｃ１２）｝＝１が必ずしも最適値になると限らず、１／３〜３程度の範囲で最適値がシミュレーションにより求められる。このように、電流和Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１が抵抗Ｒ７又は抵抗Ｒ８に流れることによる抵抗Ｒ７又は抵抗Ｒ８での電圧降下特性が、電流和Ｉｃ１０＋Ｉｃ１２が抵抗Ｒ１又は抵抗Ｒ２に流れることによる抵抗Ｒ１又は抵抗Ｒ２での電圧降下特性に対応することとなる。そのため、抵抗Ｒ７及び抵抗Ｒ８は、所定の抵抗値を持つこととなる。従って、ＩＣ化した場合に、抵抗Ｒ１と抵抗Ｒ２、及び抵抗Ｒ７と抵抗Ｒ８は、それぞれ所定の寸法の形状をもつこととなる。また、抵抗値がＲｂの抵抗Ｒ３及び抵抗Ｒ４についても同様である。
【００３７】
次に、本実施形態の可変利得回路において出力雑音が低減されることについて説明する。図１のトランジスタＱ１，Ｑ２，抵抗Ｒ１，Ｒ２，トランジスタＭ１は差動増幅器を構成しており、そのうちのトランジスタＱ１に注目した小信号解析のための等価回路は図４のように書ける。ここで、ｖｎｉｎはトランジスタＱ５，Ｑ６及び電圧電流変換回路ＶＩ２１等で発生しトランジスタＱ１のベースに入力される雑音電圧を表し、ｉｎｏｕｔは雑音電圧ｖｎｉｎによって発生するトランジスタＱ１のコレクタ出力雑音電流を示す。このとき、雑音電流ｉｎｏｕｔは下記の式(１０)のように表すことができる。
【００３８】
【数１０】
2006245852.tif 000012
【００３９】
ここで、ｒｅはトランジスタＱ１の等価エミッタ抵抗であり、ＶＴ／（トランジスタＱ１のコレクタバイアス電流）に等しい。従来の可変利得回路ではＲ１＝０であるから、同じ雑音電圧ｖｎｉｎに対して本実施形態の可変利得回路の方が抵抗Ｒ１が加わることにより、雑音電流ｉｎｏｕｔを小さくすることができる。つまり、トランジスタＱ１のベース入力雑音電圧に対する利得が本実施形態の可変利得回路の方が小さいため、出力雑音を低減することが可能となる。トランジスタＱ２，Ｑ３，Ｑ４についても同様のことが成り立つ。
【００４０】
続いて、抵抗Ｒ７，Ｒ８をトランジスタＱ５，Ｑ６に直列に挿入したことにより、電圧Ｖｂ１０，Ｖｂ１１が出力される配線のインピーダンスを従来の可変利得回路に比べ大きくすることができる。このことにより、容量Ｃ４，Ｃ５，Ｃ６の容量値を大きくすることなく効果的な雑音のろ波が可能となり、従って出力雑音の低減が可能となる。
【００４１】
ここで、出力雑音のシミュレーション結果の一例を図５、図６に示す。図５はＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ７，Ｒ８＝０の場合であり、従来の可変利得回路の場合の出力雑音に相当する。図６は、これらの抵抗を挿入した本実施形態の可変利得回路の出力雑音である。横軸は、出力電力を表し、出力差動信号ＶｏｕｔをｄＢｍ単位で表したものである。また、縦軸は出力信号周波数から２０ＭＨｚ離調での雑音電力を表す。図５及び図６から、本実施形態の可変利得回路は、従来の構成に比べ、雑音電力の最大値で比較して約５ｄＢの雑音低減が実現可能であることが分かる。
【００４２】
以上に説明したように、本発明によれば、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のエミッタに抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を挿入することにより、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のベースからコレクタへの雑音伝達量が小さくなり、可変利得回路の出力雑音を低減することができる。また、トランジスタＱ５，Ｑ６のエミッタに抵抗Ｒ７，Ｒ８を挿入し、Ｒａ・（Ｉｃｔｒｌ１０＋Ｉｃｔｒｌ１１）／｛Ｒｂ・（Ｉｃ１０＋Ｉｃ１２）｝＝１／３〜３程度の最適値（Ｒａは抵抗Ｒ７，Ｒ８の抵抗値、Ｒｂは抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値）に設計することにより、出力差動信号Ｖｏｕｔと制御電圧Ｖｄｅｔの比例関係を実現することができる。更に同時に、小さな容量値を持つ容量Ｃ４，Ｃ５，Ｃ６で効果的に雑音除去を行なうことができ、可変利得回路の出力雑音を低減することができる。
【００４３】
次に、図７に本発明の可変利得回路による第二の実施形態を示す。本実施形態は、第一の実施形態の電圧電流変換回路ＶＩ２０を図７に示す電圧電流変換回路ＶＩ３０に変更したことを特徴とする可変利得回路である。
【００４４】
電圧電流変換回路ＶＩ３０は、ＮＰＮバイポーラトランジスタＱ１５，Ｑ１６と、抵抗Ｒ１６，Ｒ１７，Ｒ１８とを含んで構成される。トランジスタＱ１５，Ｑ１６（第二の差動対トランジスタ）のそれぞれのエミッタが抵抗Ｒ１６，Ｒ１７（第三の抵抗素子）を介して接地され、更にエミッタ間に抵抗Ｒ１８（第四の抵抗素子）が接続さる。このように、抵抗Ｒ１６，Ｒ１７，Ｒ１８がトランジスタＱ１５，Ｑ１６のエミッタに挿入されることにより、トランジスタＱ１５，Ｑ１６のベースに入力される電圧信号が線形にトランジスタＱ１５，Ｑ１６のコレクタ電流に変換される。なお、電圧電流変換回路ＶＩ３０の目的は、入力電圧を線形に出力電流に変換することであるから、その機能さえ満たせば電圧電流変換回路ＶＩ３０に示す構成に限られるものでないことは言うまでもない。
【００４５】
以上、発明の可変利得回路を第一及び第二の実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、トランジスタＭ３，Ｍ４，Ｍ５，Ｍ６から構成されるカレントミラー回路は、ＮＭＯＳトランジスタが使用されているが、ＮＰＮバイポーラトランジスタによるカレントミラー回路を用いることも可能である。また、トランジスタＭ７，Ｍ８にはＰＭＯＳトランジスタが用いられているが、ＰＮＰバイポーラトランジスタを使用しても同一の機能を実現することができる。更に、容量Ｃ４，Ｃ５，Ｃ６はすべてを用いる必要は必ずしもなく、例えば、容量Ｃ４のみ、又は容量Ｃ５と容量Ｃ６のみという構成も可能である。なお、バイポーラトランジスタのエミッタ、ベース、コレクタ、及びＭＯＳトランジスタのソース、ゲート、ドレインは、総称してそれぞれトランジスタの接地端子、入力端子、出力端子と表される。また更に、入力信号が単極性である場合には、可変利得部１２０は、トランジスタＱ１，Ｑ２，Ｍ１、抵抗Ｒ１，Ｒ２及び負荷Ｌ１を用いて（トランジスタＱ３，Ｑ４，Ｍ２、抵抗Ｒ３，Ｒ４及び負荷Ｌ２は省略される）構成される。これにより、トランジスタＭ１に単極性の入力信号が入力されてトランジスタＱ１から単極性の出力信号が出力される。
【００４６】
図８に本発明の可変利得回路を用いた移動体通信端末による第三の実施形態を示す。本実施形態の移動体通信端末は、ベースバンド回路（ＢＢ）１００と、送信機（Ｒｘ）１０８と、上記の本発明の可変利得回路１１０と、電力増幅器（以下、「ＰＡ」と記す）１１１と、信号分岐回路１１２，１１３と、アンテナ１１７と、帯域通過フィルタ（以下、「ＢＰＦ」と記す）１１４と、受信機（Ｒｘ）１１５と、検波回路（ＤＥＴ）１０６と、低域通過フィルタ（以下、「ＬＰＦ」と記す）１０４と、誤差増幅器１０５とを含んで構成される。誤差増幅器１０５には、抵抗Ｒ２００，Ｒ２０１と、容量Ｃ２００とが接続される。
【００４７】
破線で示す範囲がＩＣとして集積化され、ＩＣ１０１となる。一点鎖線で示す範囲がモジュールとして実装され、モジュール１０２となる。
【００４８】
送信機１０８としては、例えば、入力信号周波数を一回の周波数変換で出力周波数に変換するダイレクトコンバージョン送信機、二回の周波数変換を行なうツーステップアップ送信機、一旦中間周波数に変換した後、位相同期ループ（以下、ＰＬＬと記す）を用いて周波数を出力周波数に変換するオフセットＰＬＬ送信機、一旦中間周波数に変換した後、ＰＬＬで周波数変換及び入出力信号の位相同期を行なうと同時に包絡線同期ループで入出力信号の包絡線の同期を行なうポーラーループ送信機等が用いられる。誤差増幅器１０５としては、例えば、演算増幅器が用いられる。信号分岐回路１１２には、例えば、カプラが用いられ、信号分岐回路１１３には、スイッチ切替を行なうアンテナスイッチやデュプレクサ等が用いられる。
【００４９】
また、ＢＰＦ１１４としては、例えば、ＳＡＷフィルタが用いられる。受信機１１５には、入力周波数を一回の周波数変換でベースバンド周波数に変換するダイレクトコンバージョン受信機、システムで規定されるチャネル周波数程度の周波数に変換して出力する低ＩＦ受信機、スーパーヘテロダイン受信機等が用いられる。検波回路１０６としては、ダイオードを用いた検波回路やリミッタ回路を用いた検波回路等が用いられる。
【００５０】
なお、ＩＣ１０１に集積化される回路、モジュール１０２に実装される回路は図８の例に限られる訳ではないことは言うまでもない。例えば、検波回路１０６がＩＣ１０１ではなくモジュール１０２に実装される場合もある。
【００５１】
ベースバンド回路１００は、移動体通信端末から送信する音声やデータに対し、誤り訂正、変調、ＡＤ−ＤＡ変換等の適切な処理を施し送信ベースバンド信号１０７を送信機１０８に出力する。送信機１０８は、送信ベースバンド信号１０７に対し、周波数変換、増幅、不要信号抑圧といった処理を施し、出力信号（第一の信号）を本発明の可変利得回路１１０に前述の入力差動信号Ｖｉｎとして出力する。
【００５２】
可変利得回路１１０は、誤差増幅器１０５が出力する差動の制御電圧（制御入力電圧信号）Ｖｄｅｔで決まる利得で送信機１０８が出力する入力差動信号Ｖｉｎを増幅し、出力差動信号Ｖｏｕｔ（第二の信号）をＰＡ１１１に出力する。ＰＡ１１１は信号Ｖｏｕｔに所定の利得を与え、出力信号（第三の信号）を信号分岐回路１１２に供給する。信号分岐回路１１２は、ＰＡ１１１の出力信号を信号分岐回路１１３を介してアンテナ１１７へ出力すると同時に、検波回路１０６にも出力する。検波回路１０６は、入力信号電圧、又は入力信号電力に応じた検出信号を出力する。
【００５３】
一方、ベースバンド回路１００は、ＰＡ１１１の出力レベルを制御するための制御信号Ｖｒａｍｐ（出力信号レベル制御信号）をＬＰＦ１０４に出力する。ＬＰＦ１０４は、制御信号Ｖｒａｍｐに含まれる不要信号を抑圧する。ＬＰＦ１０４の出力信号と検波回路１０６の検出信号の差信号に対して、誤差増幅器１０５、抵抗Ｒ２００，Ｒ２０１，容量２００によって増幅及びろ波が行なわれ、制御電圧Ｖｄｅｔが出力され、可変利得回路１１０に入力される。
【００５４】
可変利得回路１１０、ＰＡ１１１、信号分岐回路１１２、検波回路１０６、誤差増幅器１０５から構成されるフィードバックループにより誤差増幅器１０５の二つの入力端子（正入力と負入力端子）への入力電圧が同一になるようフィードバックが掛かる。これにより、ＰＡ１１１の出力信号レベルを制御信号Ｖｒａｍｐで制御することが可能になる。抵抗Ｒ２００，Ｒ２０１，容量Ｃ２００の値は、フィードバックループの一巡利得やループの安定性により決められる。
【００５５】
一方、アンテナ１１７で受信された信号は、信号分岐回路１１３を介してＢＰＦ１１４に入力され、不要信号の抑圧が行なわれる。ＢＰＦ１１４の出力信号は受信機１１５に入力され、受信機１１５の出力信号１１６（ベースバンド信号、又は、低ＩＦ周波数）がベースバンド回路１００へと入力される。ベースバンド１００回路は、信号１１６に復調、ＡＤ−ＤＡ変換等の適切な処理を施し、音声やデータ信号を再生する。なお、移動体通信端末が対応するシステムには、例えば、ＧＳＭ（Global System for Mobile Communications）、ＥＤＧＥ（Enhanced Data for Global Evolution）、Ｗ−ＣＤＭＡ（Wideband-Code Division Multiple Access）が挙げられる。
【００５６】
図８の例では、ＰＡ１１１の出力信号を信号分岐回路１１２から取り出すことによってフィードバックループを構成しているが、これに限られるものではなく、この他に例えば、ＰＡ１１１を構成する増幅器の出力電流を抵抗を用いて検出する方式や、同増幅器の入力信号を検波する方式等を採用することが可能である。
【００５７】
以上、回路面積の増大を抑えながら低雑音化が達成された本発明の可変利得回路を用いることにより、移動体通信端末のコスト増大の防止と不要信号の放射低減の実現が期待される。
【図面の簡単な説明】
【００５８】
【図１】本発明の可変利得回路による第一の実施形態を説明するための回路図。
【図２】第一の実施形態の利得特性を説明するための曲線図。
【図３】第一の実施形態の利得特性における入出力の比例関係を説明するための曲線図。
【図４】第一の実施形態の雑音解析に用いた回路を示す図。
【図５】従来の可変利得回路の出力雑音を示す曲線図。
【図６】第一の実施形態の出力雑音を示す曲線図。
【図７】本発明の可変利得回路による第二の実施例を説明するための回路図。
【図８】本発明の移動体通信端末による第三の実施形態を説明するための構成図。
【図９】一般的な可変利得回路を説明するための回路図。
【符号の説明】
【００５９】
１００…ベースバンド回路、１０４…低域通過フィルタ、１０５…誤差増幅器、１０６…検波回路、１０８…送信機、１１０…可変利得回路、１１１…電力増幅器、１１２，１１３…信号分岐回路、１１４…帯域通過フィルタ、１１５…受信機、１２０…可変利得部、１２１…利得制御部、１２２…電圧発生部、Ｑ…バイポーラトランジスタ、Ｍ…ＭＯＳトランジスタ、Ｒ…抵抗、Ｌ…インダクタ、Ｃ…容量、ＶＩ…電圧電流変換回路、ＶＳＣ…電圧源、ＩＳＣ…電流源。
【図１】
2006245852.tif 000013
【図２】
2006245852.tif 000014
【図３】
2006245852.tif 000015
【図４】
2006245852.tif 000016
【図５】
2006245852.tif 000017
【図６】
2006245852.tif 000018
【図７】
2006245852.tif 000019
【図８】
2006245852.tif 000020
【図９】
2006245852.tif 000021