(57)【要約】【課題】  絶縁層の放熱性を高めるとともに、配線間容量の増加を抑制することが可能な回路素子搭載基板およびそれを用いる回路装置を提供する。【解決手段】  この回路装置１００では、基板１上に絶縁層２が設けられ、絶縁層２上にサーマルビア部３ａと、配線部３ｂ〜３ｄとを含む１層目の銅からなる導電層３が形成される。導電層３のスペース部を埋め込むように、絶縁層４よりも低い比誘電率を有する絶縁層４’が形成される。そして、導電層３および絶縁層４’を覆うようにアルミナ充填材を含む絶縁層４が形成される。さらに、絶縁層４上の所定領域に、２層目の銅からなる導電層５が形成される。【選択図】図１
2006286793.tif 000002
【特許請求の範囲】
【請求項１】
基板と
前記基板の上に設けられた第１絶縁層と、
前記第１絶縁層の上に設けられた第１配線パターンを含む第１配線層と、
前記第１配線パターン間に設けられた第２絶縁層と、
前記第１配線層の上に設けられ、熱伝導率を高めるためのフィラーを含む第３絶縁層と、
前記第３絶縁層の上に設けられた第２配線パターンを含む第２配線層と、
前記第２配線層の上に設けられた回路素子と、
を備え、
前記第２絶縁層は、前記第３絶縁層よりも比誘電率が低いことを特徴とした回路素子搭載基板。
【請求項２】
前記第２絶縁層は、前記第３絶縁層よりもガラス転移温度（Ｔｇ）が高く、
前記第３絶縁層は、前記第１配線層および第２絶縁層を設けた基板に対して、熱圧着によって固着されていることを特徴とした請求項１に記載の回路素子搭載基板。
【請求項３】
請求項１または２に記載の回路素子搭載基板と、
前記回路素子搭載基板に搭載されている回路素子と、
を備えることを特徴とした回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路素子搭載基板およびそれを用いる回路装置に関する。
【背景技術】
【０００２】
近年、電子機器などに含まれる回路装置は、小型化、高密度化および多機能化のために、単位体積当たりの発熱密度が増加している。このため、近年では、回路装置の基板として、高い放熱性を有する金属基板を用いるとともに、その金属基板上に、ＩＣ（Integrated Circuit：集積回路）やＬＳＩ（Large Scale Integrated Circuit：大規模集積回路）などの回路素子を装着している（例えば、特許文献１参照）。また、従来では、金属基板上に、ハイブリッドＩＣ（Hybrid Integrated Circuit：混成集積回路）が形成された構造も知られている。ここで、ハイブリッドＩＣとは、ＩＣチップやコンデンサ、抵抗などの回路素子を１つの基板上にまとめて組み込んだ回路装置を意味する。
【０００３】
図５は、特許文献１に開示された従来の回路装置の構造を概略的に示した断面図である。図５を参照して、従来の回路装置では、基板１０１上に配線層１０２が形成され、配線層１０２の内部にはサーマルビア１０３が厚さ方向に貫通して配置されている。配線層１０２は、絶縁層１０２ａと導体層１０２ｂとを積層することにより形成されている。サーマルビア１０３は、導体層１０２ｂと同時に形成され、垂直方向にビアを縦積みした構造となっている。配線層１０２の表面上には、回路素子１０６を搭載すべき領域に、ダイパッド１０４が選択的に置かれている。回路素子１０６は、接着剤層１０５によってダイパッド１０４上に固着され、回路素子１０６と配線層１０２との電気的接続はボンディングワイヤ１０７により接続される。エポキシ系の封止樹脂（図示せず）によって、回路素子１０６とボンディングワイヤ１０７が基板１０１上に封止される。
【０００４】
図６に示した従来の回路装置では、回路素子１０６で発生した熱は、回路素子１０６の内部を伝わり、接着剤層１０５、ダイパッド１０４を通り、配線層１０２では殆どがサーマルビア１０３を通過して、基板１０１に至ることになる。
【０００５】
従来の回路装置において、さらに放熱性を向上させようとした場合には、回路素子の下にサーマルビアを高密度に配置させるだけでなく、配線層１０２（特に絶縁層１０２ａ）自体の熱伝導率を高くする必要があった。
【特許文献１】特開平７−１９３３４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
絶縁層１０２ａの放熱性を高める方法の１つとして、絶縁層１０２ａにアルミナなどの充填剤を添加することによって、絶縁層１０２ａの熱伝導率を高くして放熱性を向上させる方法が用いられる。しかしながら、導体層１０２ｂに設けられた配線パターン間に、アルミナなどの充填材を添加した絶縁層が埋め込まれた場合には、アルミナなどの充填材を添加することによって絶縁層１０２ａの比誘電率が増加するため、導体層１０２ｂにおける配線間容量が増加することになる。この結果、導体層１０２ｂの電気信号を高速伝送することが困難となり、回路素子搭載基板およびそれを用いる回路素子の高性能化の実現が難しくなる。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、絶縁層の放熱性を高めるとともに、配線間容量の増加を抑制することが可能な回路素子搭載基板およびそれを用いる回路装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様の回路素子搭載基板は、基板と、基板の上に設けられた第１絶縁層と、第１絶縁層の上に設けられた第１配線パターンを含む第１配線層と、第１配線層の上には設けられず、第１配線パターン間のみに設けられた第２絶縁層と、第１配線層の上に設けられ、絶縁層の熱伝導率を高めるためのフィラーを含む第３絶縁層と、第３絶縁層の上に設けられた第２配線パターンを含む第２配線層と、第２配線層の上に設けられた回路素子と、を備え、第２絶縁層は、第３絶縁層よりも比誘電率が低いことを特徴とする。
【０００９】
この態様によると、第１配線層と第２配線層との間の絶縁層が、絶縁層の熱伝導率を高めるためのフィラーを含む第３絶縁層のみで構成されることにより、回路素子で発生した熱を、第２配線層、第３絶縁層、第１配線層、第１絶縁層、及び基板を順に介して放熱することができる。また、第１配線パターン間の絶縁層が、第３絶縁層よりも低い比誘電率を有する第２絶縁層のみで構成されることにより、第１配線パターン間を第３絶縁層で構成する場合に比べて、第１配線層の電気信号を高速転送することが可能となる。さらに、本発明の実施形態では、第１配線パターン間の絶縁層に求められる低誘電率化と、第１配線層と第２配線層との間の絶縁層に求められる高熱伝導率化を個々に制御することが可能になるため、さらに高性能化を実現した回路素子搭載基板を提供することができる。
【００１０】
また別の態様によると、第２絶縁層は、第３絶縁層よりもガラス転移温度（Ｔｇ）が高く、第３絶縁層は、第１配線層および第２絶縁層を設けた基板に対して、熱圧着によって固着されていることを特徴とする。この態様によると、第１配線層および第２絶縁層を設けた基板に対して第３絶縁層を熱圧着する際において、第２絶縁層の流動化を抑制することができるので、第３絶縁層によって第２絶縁層の一部が第１配線パターン間から押し出され、第１配線パターン間に第３絶縁層が介在することになり、第１配線パターン間の配線容量が増加することや、押し出された第２絶縁層が第１配線パターンの上に移動することによって、第１配線層と第２配線層との間に第２絶縁層が介在することになり、第１配線層と第２配線層との間の放熱性が低下することを抑制し、さらに高性能化を実現した回路素子搭載基板を提供することができる。
【００１１】
また、本発明においては、回路素子搭載基板と、回路素子搭載基板に搭載されている回路素子と、を備える回路装置も提供される。
【００１２】
この構成によれば、放熱性に優れ、且つ、高性能な回路素子搭載基板の上に、フリップチップ接続やワイヤボンディング接続などにより回路素子を接続するため、放熱性に優れ、且つ、高性能な回路装置を提供することができる。
【発明の効果】
【００１３】
本発明によれば、絶縁層の放熱性を高めるとともに、配線間容量の増加を抑制することが可能な回路素子搭載基板およびそれを用いる回路装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の一実施形態による回路装置を示した断面図である。まず、図１を参照して、本実施形態による回路装置の構造について説明する。
【００１５】
本実施形態による回路装置では、図１に示すように、約１００μｍ〜約３ｍｍ（例えば、約１．５ｍｍ）の厚みを有する基板１を用いる。例えば、この基板１は、銅からなる下層金属層と、下層金属層上に形成されたＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成される。
【００１６】
基板１の表面上には、約６０μｍ〜約１６０μｍの厚みを有するエポキシ樹脂を主成分とする１層目の絶縁層２が形成されている。
【００１７】
ここで、本実施形態では、エポキシ樹脂を主成分とする絶縁層２の熱伝導率を高くするために、約３０μｍ以上の大きい直径を有する充填剤が絶縁層２に添加されている。この充填剤としては、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）および窒化ホウ素（ＢＮ）などがある。また、充填剤の重量充填率は、約６０％〜約８０％である。尚、アルミナ充填剤が添加されたエポキシ樹脂の熱伝導率は、約２Ｗ／（ｍ・Ｋ）であり、充填剤が添加されていないエポキシ樹脂の熱伝導率（約０．６Ｗ／（ｍ・Ｋ））よりも高い。また、アルミナ充填剤が添加されたエポキシ樹脂の比誘電率は７．９であり、充填材が添加されていないエポキシ樹脂の比誘電率３．８に比べ高い。
【００１８】
また、本実施形態では、後述するＬＳＩチップ（回路素子）９の下方に位置する絶縁層２の所定領域に、約１００μｍの直径を有するとともに、絶縁層２を貫通する４つのビアホール２ａが形成されている。そして、絶縁層２上の所定領域には、約１５μｍの厚みを有するとともに、サーマルビア部３ａと、配線部３ｂ〜３ｄとを含む１層目の銅からなる導電層３が形成されている。導電層３のサーマルビア部３ａは、ＬＳＩチップ９の下方の領域に配置されているとともに、基板１の表面に接触するように、ビアホール２ａ内に埋め込まれた部分を有する。この導電層３のサーマルビア部３ａは、基板１に熱を放熱する機能を有する。尚、ビアホール２ａ内に導電層３が埋め込まれた状態での樹脂層２の熱伝導率は、約６Ｗ／（ｍ・Ｋ）〜約８Ｗ／（ｍ・Ｋ）である。また、導電層３の配線部３ｂ〜３ｄは、後述するＬＳＩチップ９（サーマルビア部３ａ）の周辺領域に配置されている。
【００１９】
さらに、導電層３のスペース部を埋め込むように、エポキシ樹脂からなる絶縁層４’が形成される。そして、上記した１層目の絶縁層２と同じ厚みおよび組成を有する２層目の絶縁層４が形成されているとともに、絶縁層４上の所定領域に、上記した１層目の導電層３と同じ厚みを有する２層目の銅からなる導電層５が形成されている。
【００２０】
具体的には、絶縁層４のＬＳＩチップ９の下方に位置する領域に、約１００μｍの直径を有するとともに、絶縁層４を貫通する４つのビアホール４ａが形成されている。この４つのビアホール４ａは、それぞれ、４つのビアホール２ａに対応する位置に形成されている。また、絶縁層４には、導電層３の配線部３ｂ、３ｄに対応する領域に、約２００μｍの直径を有するとともに、絶縁層４を貫通するビアホール４ｂが形成されている。また、導電層５は、充填ビア部（サーマルビア部）５ａと、非充填ビア部５ｂ、５ｃと、配線部５ｄを含む。そして、導電層５のサーマルビア部５ａは、ＬＳＩチップ９の下方の領域に配置されているとともに、導電層３のサーマルビア部３ａの表面に接触するように、ビアホール４ａ内に埋め込まれた部分を有する。この導電層５のサーマルビア部５ａは、ＬＳＩチップ９で発生した熱を導電層３のサーマルビア部３ａに伝達して放熱する機能を有する。尚、絶縁層２は本発明の「第１絶縁層」、導電層３は本発明の「第１導電層」、絶縁層４’は本発明の「第２絶縁層」、絶縁層４は本発明の「第３絶縁層」、及び導電層５は本発明の「第２導電層」の一例である。
【００２１】
さらに、導電層５の非充填ビア部５ｂは、ＬＳＩチップを囲むように周辺領域に配置されているとともに、導電層３の配線部３ｃの表面に接触するように、ビアホール４ｂの内壁をＵ字状に被覆する部分を有する。導電層５の非充填ビア部５ｃも、非充填ビア部５ｂと同様であるが、非充填ビア部５ｃではビアホール４ｂが複数個形成されている。そして、導電層５の配線部５ｄは、他のＬＳＩチップやチップ抵抗など（図示せず）と接続するように配置されている。
【００２２】
また、導電層５を覆うように、導電層５の非充填ビア部５ｂ、５ｃおよび配線部５ｄに対応する領域に開口部を有するソルダーレジスト層６が形成されている。さらに、非充填ビア部５ｂ，５ｃでは、ビアホール４ｂ内を埋め込むようにソルダーレジスト層６ｂ，６ｃが設けられている。また、ソルダーレジスト層６は、メラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂およびポリアミドビスマレイミドなどの熱硬化性樹脂からなる。尚、液晶ポリマー、エポキシ樹脂、及びメラミン誘導体は、高周波特性に優れているので、ソルダーレジスト層６の材料として好ましい。また、ソルダーレジスト層６に、ＳｉＯ２などの充填剤を添加してもよい。
【００２３】
このソルダーレジスト層６（６ａ，６ｂ，６ｃ）は、導電層５の保護膜として機能する。さらに、非充填ビア部５ｂ，５ｃでは、ビアホール４ｂ内を埋め込むようにソルダーレジスト層６ｂ，６ｃが設けられているため、ビアホール４ｂ内のソルダーレジスト層６ｂ，６ｃが、非充填ビア部５ｂ，５ｃが変形する際の緩衝材として機能し、非充填ビア部５ｂ，５ｃの過度の変形を抑制することができる。ＬＳＩチップ９は、導電層５のサーマルビア部５ａ上のソルダーレジスト層６ａ上に、約２０μｍの厚みを有するエポキシ樹脂からなる接着層（図示せず）を介して装着されている。尚、ＬＳＩチップ９では、単結晶シリコン基板（図示せず）が用いられており、熱膨張係数は、約４ｐｐｍ／℃である。このＬＳＩチップ９は、ワイヤ７によって、導電層５の非充填ビア部５ｂ，５ｃに電気的に接続されている。
【００２４】
また、図１に示すように、装置内部に装着されたＬＳＩチップ９などを保護するために、ＬＳＩチップ９を覆うように、エポキシ樹脂からなる封止樹脂層１０が形成されている。
【００２５】
本実施形態では、導電層３と導電層５との間の絶縁層が、絶縁層の熱伝導率を高めるためのフィラーを含む絶縁層４のみで構成されることにより、ＬＳＩチップ９で発生した熱を、導電層５、絶縁層４、導電層３、絶縁層２、及び基板１を順に介して放熱することができる。また、サーマルビア部３ａと配線部３ｂ〜３ｄとの間の絶縁層が、絶縁層４よりも低い比誘電率を有する絶縁層４’のみで構成されることにより、サーマルビア部３ａと配線部３ｂ〜３ｄとの間を絶縁層４で構成する場合に比べて、導電層３の電気信号を高速転送することが可能となる。さらに、本発明の実施形態では、サーマルビア部３ａと配線部３ｂ〜３ｄとの間の絶縁層に求められる低誘電率化と、導電層３と導電層５との間の絶縁層に求められる高熱伝導率化を個々に制御することが可能になるため、さらに高性能化を実現した回路素子搭載基板を提供することができる。
【００２６】
図２〜図４は、図２に示した一実施形態による回路装置の製造プロセスを説明するための断面図である。次に、図１〜図４を参照して、本実施形態による回路装置の製造プロセスについて説明する。
【００２７】
まず、図２（Ａ）に示すように、基板１の表面上に、銅箔３ｅ（膜厚約３μｍ）およびアルミナ充填剤が添加されたエポキシ樹脂の絶縁層２（膜厚約６０μｍ〜約１６０μｍ）により構成された銅箔付き絶縁層を、真空下または減圧下で加熱して下地基板に圧着する。尚、銅箔の膜厚は約３μｍである。
【００２８】
ここで、絶縁層２および銅箔３ｅの形成は、アルミナ充填剤が添加されたエポキシ樹脂を塗布することによって、約６０μｍ〜約１６０μｍの厚みを有する絶縁層２を形成し、この後、絶縁層２上に、約３μｍの厚みを有する銅箔３ｅを圧着してもよい。
【００２９】
次に、図２（Ｂ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール２ａ（図１参照）の形成領域上に位置する銅箔３ｅを除去する。これにより、絶縁層２のビアホール２ａの形成領域が露出される。
【００３０】
次に、図２（Ｃ）に示すように、銅箔３ｅの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁層２の露出した表面から基板１の表面に達するまでの領域を除去する。これにより、樹脂層２に、約１００μｍの直径を有するとともに、絶縁層２を貫通する４つのビアホール２ａを形成する。このビアホール２ａは、後述するサーマルビア部３ａを形成するために設けられる。
【００３１】
次に、図２（Ｄ）に示すように、無電解めっき法を用いて、銅箔３ｅの上面およびビアホール２ａの内面上に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔３ｅの上面およびビアホール２ａの内部に、めっきする。尚、本実施形態では、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔３ｅの上面上に吸着させるとともに、促進剤をビアホール２ａの内面上に吸着させる。これにより、ビアホール２ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール２ａ内に銅を埋め込むことができる。その結果、図２（Ｄ）に示すように、樹脂層２上に、約１５μｍの厚みを有する導電層３が形成されるとともに、ビアホール２ａ内に、導電層３が埋め込まれる。
【００３２】
次に、図３（Ｅ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層３をパターニングする。これにより、ＬＳＩチップ９（図１参照）の下方の領域に位置するサーマルビア部３ａと、配線部３ｂ〜３ｄを形成する。
【００３３】
次に、図３（Ｆ）に示すように、ロールコータを用いて、導電層３の配線間スペース部のみを埋め込むように絶縁層４’を形成する。尚、この工程では、絶縁層４’が導電層３の上に形成されないように制御している。そして、導電層３および絶縁層４’を覆うように、銅箔５ｅ（膜厚約３μｍ）およびアルミナ充填剤が添加されたエポキシ樹脂の絶縁層４（膜厚約６０μｍ〜約１６０μｍ）により構成された銅箔付き絶縁層を、真空下または減圧下で加熱して下地基板に圧着する。尚、銅箔の膜厚は約３μｍである。
【００３４】
ここで、絶縁層４および銅箔５ｅの形成は、アルミナ充填剤が添加されたエポキシ樹脂を塗布することによって、約６０μｍ〜約１６０μｍの厚みを有する絶縁層４を形成し、この後、絶縁層４上に、約３μｍの厚みを有する銅箔５ｅを圧着してもよい。
【００３５】
尚、絶縁層４’（充填材を含まないエポキシ樹脂）のガラス転移温度（Ｔｇ）は約１７０℃である。一方、アルミナ充填材を含むエポキシ樹脂では、Ｔｇは約１５０℃である。このため、導電層３および絶縁層４’を設けた基板に対して銅箔付き絶縁層を熱圧着する際において、絶縁層４’の流動化が抑制されるので、以下の点を抑制することができる。
【００３６】
ａ）銅箔付き絶縁層の熱圧着によって、絶縁層４’の一部が、導電層３の配線パターン間（サーマルビア部３ａと配線部３ｂ，３ｃの間および配線部３ｂと配線部３ｄの間）から押し出され、導電層３の配線パターン間に絶縁層４が介在してしまうことになり、導電層３の配線パターン間の配線容量が増加すること。
【００３７】
ｂ）銅箔付き絶縁層の熱圧着によって、押し出された絶縁層４’が導電層３の上に移動することによって、導電層３と導電層５との間に絶縁層４’が介在することになり、導電層３と導電層５との間の放熱性が低下すること。
【００３８】
次に、図３（Ｇ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール４ａおよび４ｂ（図２参照）の形成領域上に位置する銅箔５ｅを除去する。これにより、絶縁層４のビアホール４ａおよび４ｂの形成領域が露出される。
【００３９】
次に、図３（Ｈ）に示すように、銅箔５ｅの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁層４の露出した表面から導電層３の表面に達するまでの領域を除去する。これにより、絶縁層４に約１００μｍの直径を有するとともに、絶縁層４を貫通する４つのビアホール４ａを形成する。さらにこの工程では、絶縁層４に約２００μｍの直径を有するとともに、絶縁層４を貫通するビアホール４ｂを同時に形成する。
【００４０】
次に、図４（Ｉ）に示すように、無電解めっき法を用いて、銅箔５ｅの上面およびビアホール４ａおよび４ｂの内面上に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔５ｅの上面およびビアホール４ａおよび４ｂの内部に、めっきする。ビアホール４ａでは、この際、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔５ｅの上面上に吸着させるとともに、促進剤をビアホール４ａの内面上に吸着させる。これにより、ビアホール４ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール４ａ内に銅を埋め込むことができる。その結果、樹脂層４上に、約１５μｍの厚みを有する導電層５が形成されるとともに、ビアホール４ａ内に、導電層５が埋め込まれ充填される。ビアホール４ｂでは、導電層５の形成膜厚に比べてビア径が大きいので、導電層５はビアホール４ｂの内壁を被覆するようにのみ形成される。
【００４１】
次に、図４（Ｊ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層５をパターニングする。これにより、ＬＳＩチップ９（図２参照）の下方の領域に位置する充填ビア部（サーマルビア部）５ａと、ＬＳＩチップ９の周辺の非充填ビア部５ｂ、５ｃと、配線部５ｄを形成する。
【００４２】
尚、非充填ビア部５ｂ、５ｃ（ビアホール４ｂ）は、ＬＳＩチップ９を囲むように３ヶ所以上設けられ、３個以上のビアホール４ｂを結んで囲まれる領域に、ＬＳＩチップ９が配置されるようにレイアウトしておく。本実施形態では、ＬＳＩチップ９などの回路素子の配置領域以外のビアホールは、すべてビアホール４ｂのような非充填ビアとなるように設計した。
【００４３】
次に、図４（Ｋ）に示すように、導電層５を覆うように、導電層５のワイヤボンディング部５ｂ、５ｃに対応する領域に開口部を有するソルダーレジスト層６ａを形成する。これにより、本実施形態による回路素子搭載基板５０が形成される。そして、導電層５のサーマルビア部５ａ上のソルダーレジスト層６ａ上に、約５０μｍの厚みを有するエポキシ樹脂からなる接着層（図示せず）を介してＬＳＩチップ９を装着する。このＬＳＩチップ９を装着した後の接着層の厚みは、約２０μｍとなる。この後、ＬＳＩチップ９と導電層５のワイヤボンディング部５ｂ、５ｃとをワイヤ７により電気的に接続する。
【００４４】
最後に、図１に示したように、基板１上のＬＳＩチップ９を保護するために、ＬＳＩチップ９を覆うように、エポキシ樹脂からなる封止樹脂層１２を形成することによって、本実施形態による回路装置１００が形成される。
【００４５】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４６】
例えば、上記実施形態では、１層目の導電層上に２層目の絶縁層および導電層が順次形成された２層構造の回路装置に本発明を適用する例を説明したが、本発明はこれに限らず、１層構造の回路装置にも適用可能である。また、２層目の導電層上に、さらに３層目の絶縁層および導電層が順次形成された回路装置にも適用可能である。また、４層以上の多層構造の回路装置にも適用可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態による回路装置を示した断面図である。
【図２】本発明の一実施形態による回路装置の製造プロセスを説明するための断面図である。
【図３】本発明の一実施形態による回路装置の製造プロセスを説明するための断面図である。
【図４】本発明の一実施形態による回路装置の製造プロセスを説明するための断面図である。
【図５】従来の回路装置の構造を概略的に示した断面図である。
【符号の説明】
【００４８】
１  基板
２  絶縁層
２ａ  ビアホール
３  導電層
３ａ，３ｂ，３ｃ，３ｄ  配線部
４’  充填材を含まない樹脂層
４  充填材を含む樹脂層
４ａ，４ｂ  ビアホール
５  導電層
５ａ，５ｂ，５ｃ，５ｄ  配線部
６  フォトソルダーレジスト層
９  ＬＳＩチップ（回路素子）
１０  封止樹脂層
【図１】
2006286793.tif 000003
【図２】
2006286793.tif 000004
【図３】
2006286793.tif 000005
【図４】
2006286793.tif 000006
【図５】
2006286793.tif 000007