(57)【要約】      （修正有）【課題】データパルスとスキャンパルスが同時に印加された場合に、スキャン電極およびサステイン電極の波形に生じるノイズを低減する。【解決手段】アドレス電極を複数のアドレス電極群に分割し、少なくとも１つのサブフィールドのアドレス期間の間、複数のアドレス電極群のうち少なくとも１つの印加時点は、他の電極群の印加時点とは異なっている。さらに、データパルスの印加時点はスキャンパルスの印加時点と異なっており、少なくとも１つのサブフィールドのサステイン期間中にスキャン電極に印加される第１のサステインパルスの幅Ｗａは、スキャン電極に印加された他のサステインパルスの幅Ｗｂよりも長い。【選択図】図８ｃ
2006146150.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極、スキャン電極を交差する複数のアドレス電極、及びパネルを駆動するためのコントローラを含むプラズマディスプレイパネルの駆動方法において、
前記複数のアドレス電極を複数のアドレス電極群に分割する段階と、
スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加する段階と、を含み、
少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、
前記少なくとも１つのサブフィールドのサステイン期間中に前記スキャン電極に印加される少なくとも１つのサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記複数のアドレス電極群のうち少なくとも１つのアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする、請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記複数のアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする、請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記複数のアドレス電極群のうち少なくとも１つのアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする、請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記複数のアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする、請求項４記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記アドレス電極群の数は１以上であるが、前記アドレス電極の総数以下であることを特徴とする、請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記アドレス電極群のそれぞれは、前記アドレス電極数と同一であることを特徴とする、請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記アドレス電極群のうち少なくとも１つは、相異なるアドレス電極数を含むことを特徴とする、請求項７記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記少なくとも１つのサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加される他のサステインパルスの幅の１倍〜５倍であることを特徴とする、請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
プラズマディスプレイ装置において、
スキャン電極と、
前記サステイン電極と交差する複数のアドレス電極と、
前記スキャン電極を駆動するためのスキャンドライバーと、
前記複数のアドレス電極を駆動するためのデータドライバーと、
スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加するためのタイミングコントローラと、を含み、
少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、前記複数のアドレス電極群のそれぞれは１つ以上のアドレス電極を含み、
前記少なくとも１つのサブフィールドのアドレス期間後に前記スキャン電極に印加される第１のサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする、プラズマディスプレイ装置。
【請求項１１】
前記複数のデータ電極群のうち少なくとも１つのデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする、請求項１０記載のプラズマディスプレイ装置。
【請求項１２】
前記複数のデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする、請求項１１記載のプラズマディスプレイ装置。
【請求項１３】
前記複数のデータ電極群のうち少なくとも１つのデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする、請求項１０記載のプラズマディスプレイ装置。
【請求項１４】
前記複数のデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする、請求項１３記載のプラズマディスプレイ装置。
【請求項１５】
前記データ電極群の数は１以上であるが、前記アドレス電極の総数以下であることを特徴とする、請求項１０記載のプラズマディスプレイ装置。
【請求項１６】
前記それぞれのアドレス電極群は１つ以上のアドレス電極を含むことを特徴とする、請求項１５記載のプラズマディスプレイ装置。
【請求項１７】
前記第１のサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加される他のサステインパルスの幅の１倍〜５倍であることを特徴とする、請求項１０記載のプラズマディスプレイ装置。
【請求項１８】
プラズマディスプレイ装置において、
スキャン電極と、
前記サステイン電極と交差する複数のアドレス電極と、
前記スキャン電極を駆動するためのスキャンドライバーと、
前記複数のアドレス電極を駆動するためのデータドライバーと、
スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加するためのタイミングコントローラと、を含み、
少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、前記複数のアドレス電極群のそれぞれは１つ以上のアドレス電極を含み、
前記少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるすくなくとも１つのサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする、プラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル(Plasma Display Panel)に係り、より詳しくは、スキャン電極及びサステイン電極に印加される波形に発生するノイズを低減させてアドレス放電を安定化させ、しかも、適切なサステイン放電を発生させて駆動効率を高めるプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的にプラズマディスプレイパネルは、前面基板と背面基板との間に形成された隔壁が１つの単位セルまたは放電セルをなし、各セルにはネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオンおよびヘリウムの混合気体（Ｎｅ＋Ｈｅ）のような主放電気体と、少量のキセノンを含む不活性ガスが充填される。高周波電圧によって放電すれば、不活性ガスは真空紫外線(Vacuum Ultraviolet rays)を発生させ、隔壁間に形成された蛍光体を発光させて画像をディスプレイする。このようなプラズマディスプレイパネルは薄くて軽いので、次世代表示装置として脚光を浴びている。
【０００３】
図１は、一般的なプラズマディスプレイパネルの構造を示す斜視図である。図１に示すように、プラズマディスプレイパネルは所定のギャップを挟んで向かい合っている前面基板１００と背面基板１１０とを含む。前面基板１００は、ディスプレイ面として機能する前面ガラス１０１に配列された複数の電極対を有する。それぞれの電極対はスキャン電極１０２とサステイン電極１０３とから構成される。背面基板１１０には背面を構成する背面ガラス１１１に配列された複数のアドレス電極１１３が備えられている。アドレス電極１１３は電極対１０２，１０３と交差する方向に形成される。
【０００４】
スキャン電極１０２及びサステイン電極１０３は、それぞれ、透明なインジウムスズ酸化物（Indium-Tin-Oxide:ＩＴＯ）からなる透明電極ａと、金属材質からなるバス電極（ｂ）と、から形成される。スキャン電極１０２及びサステイン電極 １０３は、放電電流を限定するとともに電極対間を絶縁する１つ以上の上部誘電体層１０４によって覆われる。上部誘電体層１０４の上面には、放電条件を容易に実現するための、酸化マグネシウム(ＭｇＯ)を蒸着した保護層１０５が形成される。
【０００５】
背面基板１１０において、隔壁１１２は複数の放電空間または放電セルが並列に形成されるようにストライプパターン（またはウェル(well)タイプ）に配列される。さらに、真空紫外線を発生するためにアドレス放電を行う複数のアドレス電極１１３は、隔壁１１２に並んで配置される。背面基板１１０の上面には、アドレス放電時に画像を表示するための可視光を放出するＲ，Ｇ，Ｂ蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４との間にはアドレス電極１１３を保護するための下部誘電体層１１５が形成される。
【０００６】
このような構造のプラズマディスプレイパネルは、マトリックス状に配置された複数の放電セルを有し、該放電セルに所定のパルスを供給するための駆動回路を含む駆動モジュール(図示せず)が提供される。このようなプラズマディスプレイパネルと駆動モジュールの結合関係が図２に示されている。
【０００７】
図２に示すように、駆動モジュールは、例えば、データドライバーＩＣ(Integrated Circuit)２０、スキャンドライバーＩＣ２１及びサステインボード２３を含む。データドライバーＩＣ２０は映像信号が処理された後、データパルスをプラズマディスプレイパネル２２に提供する。プラズマディスプレイパネルは、スキャンドライバーＩＣ２１から出力されたスキャンパルス及びサステインパルス、及びサステインボード２３から出力されたサステイン信号を入力される。データパルス、スキャンパルス、サステインパルスなどを入力されたプラズマディスプレイパネル２２に含まれている多数のセルのうちスキャンパルスによって選択されたセルで放電が発生する。放電の発生したセルは所定の輝度で発光する。ここで、データドライバーＩＣ２０は、ＦＰＣ(Flexible Printed Circuit)(図示せず)のようなコネクターを介して各アドレス電極Ｘ１〜Ｘｎに所定のデータパルスを出力する。この場合、Ｘ電極はデータ電極を示す。
【０００８】
図３は、従来のプラズマディスプレイパネルの階調を具現する方法を示す図である。図３に示すように、１フレームを発光回数の異なる複数のサブフィールドに分け、さらに各サブフィールドを全てのセルを初期化するためのリセット期間(ＲＰＤ)と、放電するセルを選択するためのアドレス期間(ＡＰＤ)と、放電回数によって階調を具現するサステイン期間(ＳＰＤ)と、に分ける。例えば、２５６階調で画像を表示しようとする場合、図３に示すように、１／６０秒に該当するフレーム期間（１６.６７ｍｓ)は、８つのサブフィールドＳＦ１〜ＳＦ８に分けられ、さらに８つのサブフィールドＳＦ１〜ＳＦ８のそれぞれは、リセット期間とアドレス期間とサステイン期間とに分けられる。
【０００９】
リセット期間及びアドレス期間は、各サブフィールド毎に同一である。サステイン期間は図３に示すように、各サブフィールドＳＦ１〜ＳＦ８において２ｎ（ただし、ｎ＝０，１，２，３，４，５，６，７)の割合で増加する。このように各サブフィールド毎にサステイン期間が変わるので、サブフィールドのサステイン期間、すなわち、サステイン放電回数を調節して画像の階調を表現するようになる。
【００１０】
図４は、従来のプラズマディスプレイパネルの駆動方法に係る駆動波形を示す図である。図４に示すように、所定のサブフィールド期間の間、Ｘ，Ｙ及びＺ電極と連関された波形は、全セルを初期化するためのリセット期間と、放電するセルを選択するためのアドレス期間と、選択されたセルの放電を維持させるためのサステイン期間と、放電したセル内の壁電荷を消去するための消去期間と、に分けられる。
【００１１】
さらに、リセット期間は、セットアップ期間とセットダウン期間とに分けられる。セットアップ期間では、すべてのスキャン電極に上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形によってアドレス電極及びサステイン電極上には正極性壁電荷が蓄積され、スキャン電極上には負極性の壁電荷が蓄積される。
【００１２】
セットダウン期間では、上昇ランプ波形のピーク電圧より低い正極性電圧から低下し始め、グラウンドＧＮＤレベル電圧以下の特定電圧レベルまで低下する下降ランプ波形Ｒａｍｐ−ｄｏｗｎが、すべてのスキャン電極に同時に印加され、その結果、セル内で微弱な消去放電が起こる。さらに、安定したアドレス放電に必要な壁電荷がセル内に一様に残留する。
【００１３】
アドレス期間では、負極性スキャンパルスがスキャン電極に順次印加されると同時に、スキャンパルスに同期される正極性のデータパルスが特定アドレス電極に印加される。このスキャンパルスとデータパルスの電圧差と、リセット期間に生成された壁電圧が加えられることにより、データパルスが印加される放電セル内ではアドレス放電が発生する。アドレス放電によって選択されたセル内には、サステイン電圧Ｖｓが印加されるときに放電を起こす程度の壁電荷が形成される。サステイン電極には、セットダウン期間およびアドレス期間中に、スキャン電極との電圧差を減らしてスキャン電極との誤放電を防止するために、正極性電圧Ｖｚが供給される。
【００１４】
サステイン期間では、サステインパルスＳｕｓが交互にスキャン電極とサステイン電極に印加される。各サステインパルスが印加される度に、アドレス期間中に選択されたセルではサステイン放電または表示放電が発生する。
【００１５】
サステイン放電が終了した後に、消去期間では、パルス幅の短く且つ電圧レベルの低い消去ランプ波形Ｒａｍｐ−ｅｒｓがサステイン電極に供給されて全画面のセル内の残留壁電荷を消去させる。
【００１６】
上述したように、アドレス期間におけるスキャンパルスとデータパルスの印加時点は同一である(すなわち、パルスはそれぞれの電極に同時に印加される)。図５に示すように、従来の駆動方法によれば、スキャン電極にスキャンパルスが印加されると同時に、アドレス電極Ｘ１〜Ｘｎにデータパルスが同時に印加される。このようにデータパルスとスキャンパルスが同時に印加されれば、図６に示すようにスキャン及びサステイン電極に印加された波形にノイズが発生する。
【００１７】
このノイズは、パネルのキャパシタンスによるカップリングが原因で発生する。図６に示すように、データパルスの先頭及び先端、すなわちデータパルスが急上昇及び急下降するとき、スキャン電極とサステイン電極に印加される波形に上昇ノイズが発生する。このノイズのためにアドレス放電が不安定になり、プラズマディスプレイパネルの駆動効率が低減する。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
したがって、本発明は、かかる従来の技術の限界と短所による１つ以上の問題を実質的に解消するプラズマディスプレイ装置及びその駆動方法に関する。
【００１９】
本発明の目的は、アドレス期間中にアドレス電極されるデータパルスの印加時点をスキャン電極に印加されるスキャンパルスの印加時点と異ならせ、サステイン期間中に印加されるサステインパルスの幅を調節するプラズマディスプレイ装置及びその駆動方法を提供することにある。
【００２０】
本発明の付随的な特徴及び長所については後述する。部分的に詳細な説明から明らかになり、本発明の実施の形態から分かるであろう。本発明の目的及び他の長所は、添付図はもとより詳細な説明及び特許請求の範囲に詳しく説明された構造によって実現できるであろう。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明に係るプラズマディスプレイパネルの駆動方法（前記パネルはスキャン電極、スキャン電極を交差する複数のアドレス電極、及びパネルを駆動するためのコントローラを含む）は、前記複数のアドレス電極を複数のアドレス電極群に分割する段階と、スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加する段階と、を含むが、少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、前記少なくとも１つのサブフィールドのサステイン期間中に前記スキャン電極に印加される少なくとも１つのサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする。
【００２２】
また、本発明に係るプラズマディスプレイ装置は、スキャン電極と、前記サステイン電極と交差する複数のアドレス電極と、前記スキャン電極を駆動するためのスキャンドライバーと、 前記複数のアドレス電極を駆動するためのデータドライバーと、スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加するためのタイミングコントローラと、を含むが、少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、前記複数のアドレス電極群のそれぞれは１つ以上のアドレス電極を含み、前記少なくとも１つのサブフィールドのアドレス期間後に前記スキャン電極に印加される第１のサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする。
【００２３】
第１発明に係るプラズマディスプレイパネルの駆動方法は、スキャン電極、スキャン電極を交差する複数のアドレス電極、及びパネルを駆動するためのコントローラを含むプラズマディスプレイパネルの駆動方法において、前記複数のアドレス電極を複数のアドレス電極群に分割する段階と、スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加する段階と、を含む。そして、少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、且つ、前記少なくとも１つのサブフィールドのサステイン期間中に前記スキャン電極に印加される少なくとも１つのサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする。
【００２４】
第２発明に係るプラズマディスプレイパネルの駆動方法は、第１発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のアドレス電極群のうち少なくとも１つのアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする。
【００２５】
第３発明に係るプラズマディスプレイパネルの駆動方法は、第２発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする。
【００２６】
第４発明に係るプラズマディスプレイパネルの駆動方法は、第１発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のアドレス電極群のうち少なくとも１つのアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする。
【００２７】
第５発明に係るプラズマディスプレイパネルの駆動方法は、第４発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のアドレス電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする。
【００２８】
第６発明に係るプラズマディスプレイパネルの駆動方法は、第１発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記アドレス電極群の数は１以上であるが、前記アドレス電極の総数以下であることを特徴とする。
【００２９】
第７発明に係るプラズマディスプレイパネルの駆動方法は、第１発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記アドレス電極群のそれぞれは、前記アドレス電極数と同一であることを特徴とする。
【００３０】
第８発明に係るプラズマディスプレイパネルの駆動方法は、第７発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記アドレス電極群のうち少なくとも１つは、相異なるアドレス電極数を含むことを特徴とする、請求項７記載のプラズマディスプレイパネルの駆動方法。
【００３１】
第９発明に係るプラズマディスプレイパネルの駆動方法は、第１発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記少なくとも１つのサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加される他のサステインパルスの幅の１倍〜５倍であることを特徴とする。
【００３２】
第１０発明に係るプラズマディスプレイパネルの駆動方法は、プラズマディスプレイ装置において、スキャン電極と、前記サステイン電極と交差する複数のアドレス電極と、前記スキャン電極を駆動するためのスキャンドライバーと、前記複数のアドレス電極を駆動するためのデータドライバーと、スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加するためのタイミングコントローラと、を含む。そして、少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、前記複数のアドレス電極群のそれぞれは１つ以上のアドレス電極を含み、且つ、前記少なくとも１つのサブフィールドのアドレス期間後に前記スキャン電極に印加される第１のサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする。
【００３３】
第１１発明に係るプラズマディスプレイパネルの駆動方法は、第１０発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のデータ電極群のうち少なくとも１つのデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする。
【００３４】
第１２発明に係るプラズマディスプレイパネルの駆動方法は、第１１発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも早いことを特徴とする。
【００３５】
第１３発明に係るプラズマディスプレイパネルの駆動方法は、第１０発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のデータ電極群のうち少なくとも１つのデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする。
【００３６】
第１４発明に係るプラズマディスプレイパネルの駆動方法は、第１３発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記複数のデータ電極群の印加時点は、前記スキャンパルスの印加時点よりも遅いことを特徴とする。
【００３７】
第１５発明に係るプラズマディスプレイパネルの駆動方法は、第１０発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記データ電極群の数は１以上であるが、前記アドレス電極の総数以下であることを特徴とする。
【００３８】
第１６発明に係るプラズマディスプレイパネルの駆動方法は、第１５発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記それぞれのアドレス電極群は１つ以上のアドレス電極を含むことを特徴とする。
【００３９】
第１７発明に係るプラズマディスプレイパネルの駆動方法は、第１０発明に係るプラズマディスプレイパネルの駆動方法に於いて、前記第１のサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加される他のサステインパルスの幅の１倍〜５倍であることを特徴とする。
【００４０】
第１８発明に係るプラズマディスプレイパネルの駆動方法は、プラズマディスプレイ装置において、スキャン電極と、前記サステイン電極と交差する複数のアドレス電極と、前記スキャン電極を駆動するためのスキャンドライバーと、前記複数のアドレス電極を駆動するためのデータドライバーと、スキャンパルスと連関して前記複数のアドレス電極群のそれぞれにデータパルスを印加するためのタイミングコントローラと、を含む。そして、少なくとも１つのサブフィールドのアドレス期間の間、前記複数のアドレス電極群のうち少なくとも１つの印加時点は、前記複数のアドレス電極群のうち他の電極群の印加時点とは異なっており、前記複数のアドレス電極群のそれぞれは１つ以上のアドレス電極を含み、且つ、前記少なくとも１つのサブフィールドのアドレス期間中に前記スキャン電極に印加されるすくなくとも１つのサステインパルスの幅は、前記少なくとも１つのサブフィールド期間中に前記スキャン電極に印加された他のサステインパルスの幅よりも長いことを特徴とする。
【００４１】
上記従来技術の説明及び後述する詳細な説明は、例示的なものであり、本発明のさらなる説明を行うためのものである。
【発明の効果】
【００４２】
本発明によれば、アドレス期間中にアドレス電極に印加されるデータパルスの印加時点を調節して、スキャン電極またはサステイン電極に印加される波形のノイズを減らすことにより、アドレス放電を安定化し、その結果、パネルの駆動を安定化し、その駆動効率を高めることができる。
【発明を実施するための最良の形態】
【００４３】
以下、添付した図面を参照して本発明の好適な実施例を説明する。
【００４４】
図７は、本発明の実施例に係るプラズマディスプレイ装置を示す図である。
【００４５】
プラズマディスプレイ装置は、プラズマディスプレイパネル１００と、アドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部（データドライバ）１２２と、スキャン電極Ｙ１〜Ｙｎを駆動するためのスキャン駆動部（スキャンドライバ）１２３と、共通電極であるサステイン電極Ｚを駆動するためのサステイン駆動部（サステインドライバ）１２４と、データ駆動部１２２、スキャン駆動部１２３及びサステイン駆動部１２４を制御するためのタイミングコントローラ１２１と、それぞれの駆動部１２２、１２３及び１２４に必要な駆動電圧を供給するための駆動電圧発生部１２５と、を含む。
【００４６】
プラズマディスプレイパネル１００は、所定の間隔をおいて合わせられた上部基板（図示せず）と下部基板（図示せず）を備える。上部基板には多数の電極、例えばスキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚが対をなして形成され、下部基板にはアドレス電極Ｘ１〜Ｘｍがスキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと交差する方向に形成される。
【００４７】
データ駆動部１２２には、図示されていない逆ガンマ補正回路、誤差拡散回路などによって逆ガンマ補正及び誤差拡散された後、サブフィールドのマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このようなデータ駆動部１２２は、タイミングコントローラ１２１からのタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしラッチした後、そのデータをアドレス電極Ｘ１〜Ｘｍに供給する。
【００４８】
スキャン駆動部１２３は、タイミングコントローラ１２１の制御下でリセット期間中に上昇ランプ波形と下降ランプ波形をスキャン電極Ｙ１〜Ｙｎに供給する。また、スキャン駆動部１２３は、タイミングコントローラ１２１の制御下でアドレス期間中にスキャン電圧−Ｖｙのスキャンパルスをスキャン電極Ｙ１〜Ｙｎに順次供給し、サステイン期間中にサステインパルスｓｕｓをスキャン電極Ｙ１〜Ｙｎに供給する。よって、タイミングコントローラは、アドレス電極Ｘ１〜Ｘｍに印加されるデータパルス及びスキャン電極Ｙ１〜Ｙｎに印加されたスキャンパルスの印加時点を制御する。
【００４９】
サステイン駆動部１２４は、タイミングコントローラ１２１の制御下でセットダウン期間及びアドレス期間中にバイアス電圧Ｖｓをサステイン電極Ｚに印加する。また、サステイン駆動部１２４は、サステイン期間中にスキャン駆動部１２３と交互に動作してサステインパルスｓｕｓをサステイン電極Ｚに供給する。また、サステイン期間に印加される最初のサステインパルスである第１のサステインパルスの幅が他のサステインパルスの幅よりも長くなるように、サステイン駆動部１２４によって印加されるサステインパルスの幅が制御される。言い換えれば、アドレス期間後に供給される第１のサステインパルスはサステイン期間中に印加される他のサステインパルスの幅よりも長い。
【００５０】
タイミングコントローラ１２１は、垂直／水平同期信号とクロック信号（図示せず）を受信し、各駆動部１２２，１２３，１２４の動作タイミングと同期化を制御するためのタイミング制御信号ＣＴＲＸ，ＣＴＲＹ，ＣＴＲＺを発生させる。とりわけ、タイミングコントローラ１２１は、フレームの少なくともいずれか１つのサブフィールドでは、アドレス電極を複数の電極群に分けることにより、アドレス期間中に少なくとも１つ以上のアドレス電極群に印加されるデータパルスの印加時点をスキャン電極に印加されるスキャンパルスの印加時点と異ならせるべく、データ駆動部１２２及びスキャン駆動部１２３を制御する。さらに、タイミングコントローラ１２１は、サステイン期間中に印加される第１のサステインパルスの幅を他のサステインパルスの幅よりも長くするべく、サステイン駆動部１２４を制御する。
【００５１】
一方、データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部１２３内のエネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。サステイン制御信号ＣＴＲＺには、サステイン駆動部１２４内のエネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。
【００５２】
駆動電圧発生部１２５は、プラズマパネルを駆動するに必要な電圧、例えばセットアップ電圧Ｖｓｅｔｕｐ、スキャン共通電圧Ｖｓｃａｎ−ｃｏｍ、スキャン電圧−Ｖｙ、サステイン電圧Ｖｓ、データ電圧Ｖｄなどを発生させる。このような駆動電圧は放電ガスの組成や放電セル構造によって適宜変更することができる。
【００５３】
図８ａ〜図８ｃは、本発明のプラズマディスプレイパネルの駆動方法による駆動波形を示す図である。図８ａに示すように、アドレス電極Ｘ１〜Ｘｎに印加されるデータパルスの印加時点は、スキャン電極に印加されるスキャンパルスの印加時点と異なっている。このとき、図８ｂに示すように、サステイン期間中に印加される第１のサステインパルスｓｕｓの幅は他のサステインパルスの幅よりも長い。
【００５４】
このように、スキャンパルスの印加時点とデータパルスの印加時点とが異なるため、放電持続時間(Duration Time)（すなわち、スキャンパルスとデータパルスが相互に重複する期間）が減少する。このような放電持続時間の減少のためにアドレス放電が弱くなる場合が発生する虞がある。このような場合には、結局、十分な量の壁電荷が生成されず、以後のサステイン期間でサステイン放電が不安定になり、プラズマディスプレイパネルの放電効率が減少するようになる。このため、スキャンパルスの印加時点とデータパルスの印加時点とを異ならせたサブフィールドおけるサステイン期間の間、第１のサステインパルスの幅を長くしてサステイン放電を十分に行うことにより、アドレス期間で発生した弱いアドレス放電が原因で不足した壁電荷の量を補償する。
【００５５】
図８ｃに示すように、スキャンパルスの印加時点とデータパルスの印加時点とを異ならせたサブフィールドのサステイン期間の間、第１のサステインパルスの幅Ｗａは不足した壁電荷の量を補償できる程度の十分な長さを有する。すなわち、第１のサステインパルスの幅Ｗａは、十分な時間、好ましくはサステイン期間中に印加される他のサステインパルスの幅Ｗｂの１倍〜５倍である。
【００５６】
ここで、アドレス期間中にスキャン電極に印加されるスキャンパルスの印加時点をアドレス電極Ｘ１〜Ｘｎに印加されるデータパルスの印加時点と異ならせる方法は、様々である。例えば、図９ａ〜図９ｅに示すように、アドレス電極Ｘ１〜Ｘｎのそれぞれに印加されるデータパルスの印加時点をスキャンパルスの印加時点と異ならせる方法がある。
【００５７】
図９ａ〜図９ｅを参照すれば、スキャンパルスが特定時間ｔｓにスキャン電極に印加され（すなわち、スキャンパルスはｔｓの印加時点を有する）、このとき、アドレス電極に印加されるデータパルスはスキャンパルスの印加時点とは異なる多様な印加時点を有する。
【００５８】
例えば、図９ａに示すように、アドレス電極の総数ｎが２ｍ（ｍは２以上の自然数）であるとき、データパルスの半分はスキャンパルスよりも早くアドレス電極に印加され、残り半分はスキャンパルスよりも予め決められた任意の係数Δｔだけ遅くアドレス電極に印加される。
【００５９】
アドレス電極Ｘ１には、スキャンパルスの印加時点よりも２Δｔだけ早い時点、すなわち時点ｔｓ−２Δｔでデータパルスが印加される。また、アドレス電極Ｘ２には、スキャンパルスの印加時点よりもΔｔだけ早い時点、すなわち時点ｔｓ−Δｔでデータパルスが印加される。このような方法に基づき、アドレス電極Ｘｎ-１には、スキャンパルスの印加時点よりもΔｔだけ遅い時点、すなわちｔｓ＋Δｔでデータパルスが印加され、アドレス電極Ｘｎには、スキャンパルスの印加時点よりも２Δｔだけ遅い時点、すなわちｔｓ＋２Δｔでデータパルスが印加される。
【００６０】
選択的に、図９ｂに示すように、アドレス電極のそれぞれに印加されるデータパルスの印加時点を、スキャンパルスの印加時点以後に設定することができる。
【００６１】
例えば、スキャンパルスは時点ｔｓでスキャン電極Ｙに印加され、データパルスは、スキャンパルスの印加時点よりも予め決められた任意の係数だけ遅い時点で、アドレス電極Ｘ１〜Ｘｎの配列順に従ってアドレス電極のそれぞれに印加されると仮定する。例えば、アドレス電極Ｘ１には、スキャン電極Ｙへのスキャンパルスの印加時点よりもΔｔだけ遅い時点、すなわち時点ｔｓ＋Δｔでデータパルスが印加される。また、アドレス電極Ｘ２には、スキャン電極Ｙへのスキャンパルスの印加時点よりも２Δｔだけ遅い時点、すなわち時点ｔｓ＋２Δｔでデータパルスが印加される。このような方法に基づき、アドレス電極Ｘｎには、スキャンパルスの印加時点よりもｎΔｔだけ遅い時点、すなわちｔｓ＋ｎΔｔでデータパルスが印加される。
【００６２】
なお、図９ｂではデータパルスの全ての印加時点をスキャンパルスの印加時点よりも遅く設定しているが、ただ１つのデータパルスの印加時点のみをスキャンパルスよりも遅く設定することができる。
【００６３】
図９ｃは、図９ｂの領域Ａの詳細図である。
【００６４】
図９ｃに示すように、アドレス放電の開始電圧を１７０Ｖ、スキャンパルスの電圧を１００Ｖ、データパルスの電圧を７０Ｖと仮定する。
【００６５】
このとき、Ａ領域では先にスキャンパルスがスキャン電極Ｙに印加されることから、アドレス電極Ｘ１にデータパルスが印加される前では、スキャン電極Ｙとアドレス電極Ｘ１間の電圧差が１００Ｖとなる。スキャンパルスの印加後にΔｔだけの時間が経った後、データパルスがアドレス電極Ｘ１に印加されることから、その後、スキャン電極Ｙとアドレス電極Ｘ１間の電圧差が１００Ｖから１７０Ｖに上昇する。これにより、スキャン電極Ｙとアドレス電極Ｘ１間の上昇した電圧差がアドレス放電の開始電圧となって、スキャン電極Ｙとアドレス電極Ｘ１間でアドレス放電が発生する。
【００６６】
他のアドレス電極についても同様であり、各アドレス電極Ｘ１，Ｘ2，〜，Ｘｎでは、時点ｔｓでスキャン電極Ｙにスキャンパルスが印加されてスキャン電極との電圧差が１００Ｖとなった後、それぞれΔｔ，２Δｔ，・・・，ｎΔｔ後に、スキャン電極Ｙとの間の電圧差が１００Ｖから１７０Ｖに上昇して、アドレス放電が発生する。
【００６７】
さらに、アドレス電極へのデータパルスの印加時点をスキャン電極Ｙへのスキャンパルスの印加時点よりも早く設定することもできるし、また、アドレス電極Ｘ１〜Ｘｎへのデータパルスの印加時点とスキャン電極Ｙへのスキャンパルスの印加時点とをすべて異ならせることもできる。
【００６８】
図９ｄを参照すれば、アドレス電極Ｘ１〜Ｘｎの配列順によって、アドレス電極Ｘ１〜Ｘｎへのデータパルスの印加時点がスキャン電極Ｙへのスキャンパルスの印加時点と異なっており、すべてのデータパルスの印加時点は前記スキャンパルスの印加時点よりも予め決められた任意の係数Δｔだけ早い。
【００６９】
この場合、時点ｔｓ−Δｔで最後のアドレス電極にデータパルスが印加されるまで、第１のアドレス電極Ｘ１には、スキャン電極Ｙへのスキャンパルスの印加時点よりもｎΔｔだけ早い時点、すなわち時点ｔｓ−ｎΔｔでデータパルスが印加され、また、第２のアドレス電極Ｘ２には、スキャン電極Ｙへのスキャンパルスの印加時点よりも（ｎ−１）Δｔだけ早い時点、すなわち時点ｔｓ−(ｎ−１)Δｔでデータパルスが印加される。また、また、第ｎのアドレス電極Ｘnには、スキャン電極Ｙへのスキャンパルスの印加時点よりもΔｔだけ早い時点、すなわち時点ｔｓ−Δｔでデータパルスが印加される。
【００７０】
図９ｄではデータパルスの全ての印加時点をスキャンパルスの印加時点よりも早く設定しているが、ただ１つのデータパルスの印加時点のみをスキャンパルスの印加時点よりも早く設定することができる。つまり、その印加時点がスキャンパルスの印加時点よりも早いデータパルスの数を変えることができる。
【００７１】
図９ｅは、図９ｄの領域Ｂの詳細図である。図９ｅに示すように、アドレス放電の開始電圧を図９ｃと同様に１７０Ｖ、スキャンパルスの電圧を１００Ｖ、データパルスの電圧を７０Ｖと仮定する。スキャンパルスが印加される前にデータパルスがアドレス電極Ｘnに印加されることから、スキャン電極Ｙとアドレス電極Ｘｎ間の電圧差が７０Ｖとなる。データパルスの印加後にΔｔだけの時間が経った後、スキャン電極Ｙにスキャンパルスが印加されることから、スキャン電極Ｙとアドレス電極Ｘｎと間の電圧差が１７０Ｖに上昇する。これにより、スキャン電極Ｙとアドレス電極Ｘ１間の電圧差がアドレス放電開始電圧となって、スキャン電極Ｙとアドレス電極Ｘn間にアドレス放電が発生する。
【００７２】
他のアドレス電極についても同様であり、各アドレス電極Ｘ１，Ｘ2，〜，Ｘｎでは、それぞれ時点ｔｓよりもｎΔｔ，（ｎ−１）Δｔ，・・・，Δｔだけ早い時点でデータパルスが印加されてスキャン電極Ｙとの電位差が７０Ｖとなり、各アドレス電極Ｘ１，Ｘ2，〜，Ｘｎでのデータパルスの印加時点からそれぞれｎΔｔ，（ｎ−１）Δｔ，・・・，Δｔ経過した時点ｔｓで、スキャン電極Ｙとの間の電圧差が７０Ｖから１７０Ｖに上昇して、アドレス放電が発生する。
【００７３】
上述したように、図９ａ〜図９ｅによれば、スキャン電極Ｙとアドレス電極Ｘ１〜Ｘｎにそれぞれ印加されるスキャンパルスとデータパルスの印加時点の時間差をΔｔの概念で説明した。また、アドレス電極Ｘ１〜Ｘｎに印加されるデータパルスの印加時点の差も同様に説明される。
【００７４】
例えば、スキャン電極Ｙへのスキャンパルスの印加時点をｔｓとするとき、スキャンパルスの印加時点ｔｓと最も近いデータパルスの印加時点との時間差をΔｔとし、スキャンパルスの印加時点ｔｓと２番目に近いデータパルスの印加時点との時間差を２倍のΔｔ、すなわち２Δｔとする。このようなΔｔは一定に保たれる。すなわち、スキャン電極Ｙへのスキャンパルスの印加時点とアドレス電極Ｘ１〜Ｘｎへのデータパルスの印加時点とを、それぞれ異ならせるとともに、それぞれのアドレス電極Ｘ１〜Ｘｎに印加されるデータパルスの印加時点間の差は同一にする。
【００７５】
一方、アドレス電極Ｘ１〜Ｘｎに印加されるデータパルスの印加時点間の差を一定にしているが、スキャンパルスの印加時点とスキャンパルスの印加時点に最も近いデータパルスの印加時点との差は変えることができる。例えば、同一のアドレス期間の間、第１のスキャン電極Ｙ１へのスキャンパルスの印加時点とこれに最も近いデータパルスの印加時点との時間差をΔｔとし、第２のスキャン電極Ｙ２へのスキャンパルスの印加時点とこれに最も近いデータパルスの印加時点との時間差を２Δｔとする。
【００７６】
選択的に、サブフィールド毎にスキャンパルスの印加時点とデータパルスの印加時点とを異ならせることができる。好ましくは、スキャンパルスの印加時点とこれに最も近いデータパルスの印加時点との差は、１０ｎｓ〜１０００ｎｓである。また、スキャンパルスの幅を考慮に入れると、Δｔは所定のスキャンパルス幅の１／１００倍〜１倍であることが望ましい。例えば、スキャンパルスの幅を１μｓと仮定すると、時間差Δｔは好ましくは１０ｎｓ〜１００ｎｓである。
【００７７】
また、隣接するアドレス電極に印加されるデータパルスの印加時点間の差を変えることができる。例えば、スキャン電極Ｙへのスキャンパルスの印加時点が０ｎｓであり、１０ｎｓ時点でデータパルスが第１のアドレス電極Ｘ１に印加されると、スキャンパルスの印加時点とデータパルスの印加時点との時間差は、１０ｎｓとなる。そして、２０ｎ時点でデータパルスが次のアドレス電極Ｘ２に印加されると、前記スキャンパルスの印加時点とアドレス電極Ｘ２へのデータパルスの印加時点との時間差は、２０ｎｓとなる。一方、このとき、アドレス電極Ｘ１へのデータパルスの印加時点とアドレス電極Ｘ２へのデータパルスの印加時点との時間差は、１０ｎｓとなる。そして、４０ｎｓの時点でデータパルスが次のアドレス電極Ｘ３に印加されると、前記スキャン電極Ｙへのスキャンパルスの印加時点とアドレス電極Ｘ３へのデータパルスの印加時点との時間差は、４０ｎｓとなる。これにより、アドレス電極Ｘ２へのデータパルスの印加時点とアドレス電極Ｘ３へのデータパルスの印加時点との時間差は、２０ｎｓとなる。
【００７８】
図１０ａは本発明の駆動波形によって減少するノイズを説明するための図であり、図１０ｂは図１０ａの領域Ｃの拡大図である。
【００７９】
上述したように、スキャン電極Ｙへのスキャンパルスの印加時点とアドレス電極Ｘ１〜Ｘｎへのデータパルスの印加時点とを異ならせると、図１０ａ及び図１０ｂに示すように、パネルの静電容量によるカップリングの減少が原因でスキャン電極およびサステイン電極に印加される波形のノイズが減少する。
【００８０】
図１０ａを参照すれば、図６に示す従来の駆動方法におけるノイズに比べて、スキャン電極とサステイン電極に印加される波形のノイズが非常に減少したことがわかる。データパルスが急上昇する時点では、スキャン電極とサステイン電極に印加される波形に発生する上昇ノイズが減少する。同様に、データパルスが急下降する時点では、スキャン電極とサステイン電極に印加される波形に発生する下降ノイズが減少する。
【００８１】
また、第１のサステインパルスの幅を相対的に長く設定することにより、放電持続時間の減少が原因で引き起こされる不安定なサステイン放電を防止する。このような放電持続時間の減少は、データパルスの印加時点とスキャンパルスの印加時点との差のために発生する可能性がある。
【００８２】
これにより、アドレス期間で起こるアドレス放電を安定化することにより、プラズマディスプレイパネルの駆動効率の減少を抑制する。要するに、プラズマディスプレイパネルのアドレス放電を安定化することにより、１つの駆動部がパネル全体をスキャンするシングルスキャン方式を用いることができる。
【００８３】
図１１は、アドレス電極Ｘ１〜Ｘｎを複数のアドレス電極群に分けた、本発明の他の実施例に係るプラズマディスプレイパネルを示す。
【００８４】
図１１に示すように、アドレス電極Ｘ１〜Ｘｎを、例えば４つの電極群に分ける。アドレス電極群のＸａはアドレス電極Ｘａ１〜Ｘａｎ／４１０１、アドレス電極群のＸｂは電極Ｘｂ（１＋ｎ／４）〜 Ｘｂ２ｎ／４ １０２、アドレス電極群のＸｃは電極Ｘｃ(１＋２n／４)〜Ｘｃ３ｎ／４ １０３、アドレス電極群のＸｄは電極Ｘｄ１+３ｎ／４〜Ｘｄｎ１０４をそれぞれ含む。
【００８５】
このようなアドレス電極群のうち少なくともいずれか１つのアドレス電極群に属するアドレス電極には、スキャン電極Ｙに印加されるスキャンパルスの印加時点と相異なる時点でデータパルスを印加する。すなわち、電極群Ｘａに属する電極Ｘａ１〜Ｘａｎ／４のすべてには、スキャン電極Ｙに印加されるスキャンパルスの印加時点と相異なる時点でデータパルスを印加するが、このとき、電極群Ｘａに属する電極Ｘａ１〜Ｘａｎ／４に印加されるデータパルスの印加時点はすべて同一にする。また、残り他の電極群１０２，１０３及び１０４に属する電極に印加されるデータパルスは、スキャンパルスの印加時点と同じか異なる時点で印加されることができ、すべての印加時点は第１の電極群１０１に属する電極のデータパルスの印加時点と異なっている。
【００８６】
図１１では各アドレス電極群１０１，１０２，１０３，１０４に含まれたアドレス電極の数を同一にしているが、各電極群はそれぞれ別々の電極数を含むことができる及び／または電極群の数を変えることができる。好ましくは、アドレス電極群の数Ｎは最小２つ以上から最大アドレス電極の総数より少ない範囲、すなわち２≦Ｎ≦ｎ−１である。
【００８７】
図１２ａ〜図１２ｃは、本発明の第２実施例に係るプラズマディスプレイパネルの駆動波形においてアドレス電極にデータパルスを印加する例を示す図である。図１２ａ〜図１２ｃに示すように、アドレス電極Ｘ１〜Ｘｎを複数のアドレス電極群Ｘａ，Ｘｂ，Ｘｃ 及びＸｄに分割し、少なくとも１つのサブフィールドのアドレス期間の間、アドレス電極群のうち少なくとも１つのアドレス電極群に属するアドレス電極に印加されるデータパルスの印加時点は、スキャン電極Ｙに印加されるスキャンパルスの印加時点と異なっている。そして、図８ａ〜図８ｃに示す場合と同時に、サステイン期間中に印加される第１のサステインパルスの幅は他のサステインパルスの幅よりも長い。
【００８８】
例えば、図１２ａに示すように、印加時点ｔｓでスキャンパルスがスキャン電極Ｙに印加されると仮定するとき、アドレス電極群の配列順によって、各群に属するアドレス電極に印加されるデータパルスの印加時点は、スキャン電極に印加されるスキャンパルスの印加時点よりも早いか遅い。電極群Ｘａに含まれたアドレス電極Ｘａ１〜Ｘａｎ／４には、スキャン電極Ｙへのスキャンパルスの印加時点よりも２Δｔだけ早い時点、すなわち時点ｔｓ−２Δｔでデータパルスが印加される。また、電極群Ｘｂに含まれたアドレス電極Ｘｂ１+(ｎ／４)〜Ｘｂ２ｎ／４には、スキャン電極Ｙへのスキャンパルスの印加時点よりもΔｔだけ早い時点、すなわち時点ｔｓ−Δｔでデータパルスが印加される。このような方法に基づき、電極群Ｘｃに含まれたアドレス電極Ｘｃ(２ｎ＋１／４)〜Ｘｃ３n／４には、時点ｔｓ＋Δｔでデータパルスが印加され、電極群Ｘｄに含まれたアドレス電極Ｘｄ１＋（３ｎ／４）〜Ｘｄｎには、時点ｔｓ＋２Δｔでデータパルスが印加される。しかし、図１２ｂに示すように、複数のアドレス電極群のうち少なくともいずれか１つのアドレス電極に印加されるデータパルスの印加時点は、スキャン電極Ｙに印加されるスキャンパルスの印加時点よりも遅く設定することができる。
【００８９】
選択的に、図１２ｂに示すように、各アドレス電極群へのデータパルスの印加時点をスキャン電極へのスキャンパルスの印加時点よりも遅く設定するか、あるいは図１２ｃに示すように、すべてのデータパルスの印加時点をスキャンパルスの印加時点よりも早く設定することができる。図１２ｂ及び図１２ｃでは、データパルスのすべての印加時点をスキャンパルスの印加時点よりも早くまたは遅く設定しているが、複数のアドレス電極群のうちただ１つのアドレス電極群に属するアドレス電極に印加されるデータパルスの印加時点を、前記スキャンパルスの印加時点よりも早くまたは遅く設定することもできる。すなわち、その印加時点をスキャンパルスの印加時点よりも早くまたは遅く設定するアドレス電極群の数を変えることができる。
【００９０】
図１２ｂは、一例として、スキャンパルスの印加時点ｔｓからそれぞれΔｔ，２Δｔ，３Δｔ，４Δｔ遅らせた時点で、各電極群Ｘａ，Ｘｂ，Ｘｃ，Ｘｄにデータパルスを印加する例を示している。図１２ｃは、一例として、スキャンパルスの印加時点ｔｓからそれぞれΔｔ，２Δｔ，３Δｔ，４Δｔ先行した時点で、各電極群Ｘａ，Ｘｂ，Ｘｃ，Ｘｄにデータパルスを印加する例を示している。
【００９１】
上述したように、アドレス期間の間、万が一スキャン電極Ｙへのスキャンパルスの印加時点が各アドレス電極群へのデータパルスの印加時点と異なると、図１０ａ及び図１０ｂと同様に、アドレス電極Ｘ１〜Ｘｎを含むそれぞれのアドレス電極群に印加されるデータパルスの各印加時点でパネルの静電容量によるカップリングが減少し、それゆえにスキャン電極とサステイン電極に印加される波形のノイズが減少する。
【００９２】
さらに、放電持続時間中の減少を補償するために、第１のサステインパルスの幅をサステイン期間中に印加される他のサステインパルスよりも長く設定する。
【００９３】
したがって、アドレス期間で起こるアドレス放電が安定になり、その結果、プラズマディスプレイパネルの駆動効率の減少が抑制される。さらに、プラズマディスプレイパネルのアドレス放電を安定化することにより、１つの駆動部でパネル全体をスキャンするシングルスキャン方式を適用できるようになる。
【００９４】
上述したように、１つのサブフィールド内においてスキャンパルスの印加時点とデータパルスの印加時点とを異ならせた。選択的に、１つのフレームを基準として、スキャン電極Ｙへのスキャンパルスの印加時点とアドレス電極Ｘ１〜Ｘｎまたはアドレス電極群Ｘａ，Ｘｂ，Ｘｃ，Ｘｄへのデータパルスの印加時点とを、互いに異ならせるか等しくすることができるし、それぞれのサブフィールド別に、アドレス電極へのデータパルスの印加時点をそれぞれ別々に設定することもできる。このような駆動波形が図１３に示されている。
【００９５】
図１３に示すように、本発明による駆動波形において、少なくとも１つのサブフィールド期間の間、アドレス電極に印加されるデータパルスの印加時点は同一であるが、スキャン電極へのスキャンパルスの印加時点とアドレス電極へのデータパルスの印加時点とは、互いに異なっている。フレームの少なくとも１つのサブフィールドのアドレス期間中にアドレス電極に印加されるデータパルス間の印加時点の差は、フレームの他のサブフィールドのアドレス期間中にアドレス電極に印加されるデータパルス間の印加時点の差と異なっている。そして、データパルスとスキャンパルスの印加時点を異ならせたサブフィールドでは、サステイン期間中に印加される第１のサステインパルスの幅は他のサステインパルスの幅よりも長く設定される。
【００９６】
例えば、１つのフレームの第１のサブフィールド期間の間、アドレス電極Ｘ１〜Ｘｎへのデータパルスの印加時点をスキャン電極Ｙへのスキャンパルスの印加時点と異ならせ、さらにアドレス電極に印加されるデータパルスの印加時点間の時間差をΔｔとする。また、第２のサブフィールド期間の間、第１のサブフィールドの場合と同様に、アドレス電極Ｘ１〜Ｘｎへのデータパルスの印加時点をスキャン電極Ｙへのスキャンパルスの印加時点と異ならせ、同時に隣接するアドレス電極に印加されるデータパルスの印加時点間の時間差を２Δｔとする。このような方法に基づき、そのフレームのサブフィールド別に、隣接するアドレス電極に印加されるデータパルスの印加時点間の時間差を、３Δｔ，４Δｔなどのように異ならせることができる。
【００９７】
同様に、データパルスの印加時点とスキャンパルスの印加時点との間の時間差を、サブフィールド別に異ならせることができる。例えば、図１４ａに示すように、第１のサブフィールド期間の間、第１の電極群へのデータパルスの印加時点をスキャンパルスの印加時点よりも早くするが、第２の電極群へのデータパルスの印加時点をスキャンパルスの印加時点よりも遅くすることができる。また、図１４ｂに示すように、第２のサブフィールド期間の間、すべての電極群へのデータパルスの印加時点をスキャンパルスの印加時点よりも遅くすることができる。さらに、図１４ｃに示すように、第３のサブフィールド期間の間、すべての電極群へのデータパルスの印加時点をスキャンパルスの印加時点よりも早くすることができる。図１４ａ〜図１４ｃに示す駆動波形は図９ａ、図９ｂ及び図９ｄに示すものと実質的にそれぞれ同様である。よって、その詳細な説明は省略する。
【００９８】
上述したように、万が一各サブフィールド毎にアドレス期間中にスキャン電極Ｙへのスキャンパルスの印加時点とアドレス電極Ｘ１〜Ｘｎへのデータパルスの印加時点とを異ならせると、アドレス電極Ｘ１〜Ｘｎへのデータパルスの各印加時点でパネルの静電容量によるカップリングが減少し、それゆえにスキャン電極及びサステイン電極に印加される波形のノイズが減少する。
【００９９】
また、第１のサステインパルスの幅を相対的に長く設定することにより、放電持続時間の減少が原因で引き起こされた不安定なサステイン放電を防止することができる。このような放電持続時間の減少は、データパルスとスキャンパルスの印加時点の差のために発生するおそれがある。
【０１００】
本発明の属する技術分野の当業者であれば、本発明がその技術的思想や必須特徴を変更しなくても他の具体的な形態で実施できることが理解できるであろう。例えば、上記説明によれば、スキャンパルスの印加時点と異なる時点でデータパルスをすべてのアドレス電極Ｘ１〜Ｘｎに印加するか、またはアドレス電極の配列順によって、すべてのアドレス電極を同じアドレス電極数を有する４つの電極群に分割し、各電極群別にスキャンパルスの印加時点と互いに異なる時点でデータパルスを印加した。しかし、これと異なり、すべてのアドレス電極Ｘ１〜Ｘｎのうち奇数番目のアドレス電極を１つの電極群と設定し、偶数番目のアドレス電極を他の１つの電極群と設定した後、この状態において、同じ電極群内のすべてのアドレス電極には同じ時点でデータパルスを印加し、それぞれの電極群のデータパルス印加時点をスキャンパルスの印加時点と異ならせることもできる。
【０１０１】
また、アドレス電極Ｘ１〜Ｘｎを、少なくとも１つの電極群が相異なるアドレス電極数を有する複数の電極群に分割し、各電極群別に、データパルスの印加時点をスキャンパルスの印加時点と異ならせることができる。例えば、スキャン電極Ｙへのスキャンパルスの印加時点をｔｓとするとき、アドレス電極Ｘ１には時点ｔｓ＋Δｔでデータパルスを印加し、アドレス電極Ｘ２〜Ｘ１０にはｔｓ＋３Δｔでデータパルスを印加し、アドレス電極Ｘ１１〜Ｘｎにはｔｓ＋４Δｔでデータパルスを印加する。すなわち、本発明のプラズマディスプレイパネルの駆動方法は様々に変形することができる。
【０１０２】
一方、本発明の詳細な説明では好適な実施例を中心に説明したが、本発明の技術内容と添付された請求範囲から外れない限度内で多様な変形及び修正が可能なのは当該分野で通常の知識を有する者には明らかなことである。したがって、以上説明した実施例は本発明を限定するものでなく、例示するものであると解釈すべきである。
【図面の簡単な説明】
【０１０３】
【図１】一般的なプラズマディスプレイパネルの構造を示す斜視図である。
【図２】プラズマディスプレイパネルと駆動モジュールの結合関係を示す斜視図である。
【図３】従来のプラズマディスプレイパネルの階調を具現する方法を示す図である。
【図４】従来のプラズマディスプレイパネルの駆動方法に係る駆動波形を示す図である。
【図５】従来のプラズマディスプレイパネルの駆動方法においてアドレス期間に印加されるパルスの印加時点を示す図である。
【図６】従来のプラズマディスプレイパネルの駆動方法で発生したノイズを示す図である。
【図７】本発明の実施例に係るプラズマディスプレイ装置を示す図である。
【図８ａ】本発明のプラズマディスプレイパネルの駆動方法に係る駆動波形を示す図である。
【図８ｂ】本発明のプラズマディスプレイパネルの駆動方法に係る駆動波形を示す図である。
【図８ｃ】本発明のプラズマディスプレイパネルの駆動方法に係る駆動波形を示す図である。
【図９ａ】本発明に係る例示的な印加時点を示す図である（データパルス印加時点がスキャンパルス印加時点の前後にある場合）。
【図９ｂ】本発明に係る例示的な印加時点を示す図である（データパルス印加時点がスキャンパルスの後にある場合）。
【図９ｃ】図９ｂの領域Ａの拡大図。
【図９ｄ】本発明に係る例示的な印加時点を示す図である（データパルス印加時点がスキャンパルスの前にある場合）。
【図９ｅ】図９ｄの領域Ｂの拡大図。
【図１０ａ】本発明の駆動波形によって減少するノイズを説明するための図である。
【図１０ｂ】図１０ａの領域Ｂの拡大図。
【図１１】本発明の他の実施例に係るプラズマディスプレイ装置を示す図である。
【図１２ａ】本発明の他の実施例に係る例示的な印加時点を示す図であるデータパルス印加時点がスキャンパルス印加時点の前後にある場合）。
【図１２ｂ】本発明の他の実施例に係る例示的な印加時点を示す図である（データパルス印加時点がスキャンパルスの後にある場合）。
【図１２ｃ】本発明の他の実施例に係る例示的な印加時点を示す図である（データパルス印加時点がスキャンパルスの前にある場合）。
【図１３】本発明のプラズマディスプレイパネルの駆動方法に係る駆動波形において、フレームの各サブフィールドにおけるスキャンパルスの印加時点とデータパルスの印加時点とを異ならせたことを示す図である。
【図１４ａ】図１３における領域Ｄの拡大図である。
【図１４ｂ】図１３における領域Ｅの拡大図である。
【図１４ｃ】図１３における領域Ｆの拡大図である。
【図１０ａ】
2006146150.tif 000003
【図１２ａ】
2006146150.tif 000004
【図１２ｂ】
2006146150.tif 000005
【図１２ｃ】
2006146150.tif 000006
【図１４ｂ】
2006146150.tif 000007
【図１４ｃ】
2006146150.tif 000008
【図１】
2006146150.tif 000009
【図２】
2006146150.tif 000010
【図３】
2006146150.tif 000011
【図４】
2006146150.tif 000012
【図５】
2006146150.tif 000013
【図６】
2006146150.tif 000014
【図７】
2006146150.tif 000015
【図８ａ】
2006146150.tif 000016
【図８ｂ】
2006146150.tif 000017
【図８ｃ】
2006146150.tif 000018
【図９ａ】
2006146150.tif 000019
【図９ｂ】
2006146150.tif 000020
【図９ｃ】
2006146150.tif 000021
【図９ｄ】
2006146150.tif 000022
【図９ｅ】
2006146150.tif 000023
【図１０ｂ】
2006146150.tif 000024
【図１１】
2006146150.tif 000025
【図１３】
2006146150.tif 000026
【図１４ａ】
2006146150.tif 000027