(57)【要約】【課題】参照セルのリカバーに要する時間を短くする。【解決手段】本発明の例に関わる磁気ランダムアクセスメモリは、第１及び第２参照セル列を含み、行列状に配置された複数の磁気抵抗効果素子１２を有するメモリセルアレイ１１と、第１参照セル列に共有される第１リファレンスビット線ＢＬｒｅｆ０と、第２参照セル列に共有される第２リファレンスビット線ＢＬｒｅｆ１と、第１書き込み電流を流すための第１ドライバ・シンカー１７，１８と、第２書き込み電流を流すための第２ドライバ・シンカー１７，１８と、第１及び第２参照セル列に記憶されたデータを一行ずつチェックし、データの破壊の発見に続けて、一軸書き込み方式により、第１及び第２参照セル列に対して一括してデータ書き込みを実行する制御回路２２とを備える。【選択図】図１
2006286047.tif 000002
【特許請求の範囲】
【請求項１】
第１参照セル列及び第２参照セル列を含み、行列状に配置された複数の磁気抵抗効果素子を有するメモリセルアレイと、
前記第１参照セル列に共有される第１リファレンスビット線と、
前記第２参照セル列に共有される第２リファレンスビット線と、
前記第１リファレンスビット線に第１書き込み電流を流す第１ドライバ・シンカーと、
前記第２リファレンスビット線に第２書き込み電流を流す第２ドライバ・シンカーと、
前記第１及び第２参照セル列に記憶されたデータを一行ずつチェックし、前記データの破壊発見に続けて、一軸書き込み方式により、前記第１及び第２参照セル列に対して一括してデータ書き込みを実行する制御回路と
を具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
前記第１及び第２リファレンスビット線は列方向に一直線に延び、
前記第１及び第２参照セル列の磁化容易軸は、前記列方向に対して角度θ（０＜θ＜９０°）方向を向くことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項３】
前記第１及び第２参照セル列の磁化容易軸は、前記列方向に延びる線に対して線対称に配置されることを特徴とする請求項２に記載の磁気ランダムアクセスメモリ。
【請求項４】
前記第１及び第２参照セル列の全ての磁化容易軸は同じ方向を向き、前記第１及び第２リファレンスビット線は蛇行しながら列方向に延び、
前記第１及び第２参照セル列の磁化容易軸と前記第１及び第２リファレンスビット線が延びる方向とは、各々角度θ（０＜θ＜９０°）をなすことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
【請求項５】
前記第１及び第２リファレンスビット線は、前記列方向に延びる線に対して線対称に配置されることを特徴とする請求項４に記載の磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トンネル磁気抵抗(tunneling magnetoresistive)効果を利用する磁気ランダムアクセスメモリ(MRAM: Magnetic Random Access Memory)に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリは、不揮発でありながら、高速書き込み／読み出しが可能であるため、あらゆるメモリにとって代わる次世代新規メモリとして注目されている。
【０００３】
ところで、磁気ランダムアクセスメモリでは、記憶素子として、磁気抵抗効果(magnetoresistive)素子、例えば、ＭＴＪ(magnetic tunnel junction)素子を使用する。ここで、磁気抵抗効果素子に記憶されたデータは、製造ばらつきに起因する熱擾乱や、チップ外部からの何らかしらの影響などが原因となって破壊される場合があるため、その対策が必要とされる。
【０００４】
まず、外部データを記憶するメインセルについては、エラービット数が少ないうちは、ＥＣＣ(error correction code)の導入により、これをリカバーすることができる。次に、磁気ランダムアクセスメモリでは、メインセルに記憶されるデータを読み出すときに用いる参照電位(reference potential)の生成にメインセルと同じ構成の参照セル（磁気抵抗効果素子）を使用している。
【０００５】
従って、この参照セル(reference cell)のデータについても、当然に、破壊される可能性があるため、定期的に参照セルのデータをチェックし、データが破壊されている場合には、これをリカバーしなければならない。
【０００６】
このデータリカバリー時には、ビジー信号が“Ｈ”になり、チップ内の動作が制限される。いわゆるビジー状態となり、データ書き込み／読み出し動作は、禁止される。
【０００７】
この間、ワード線ごとに参照セル（ペア）のデータがリファレンスビット線に読み出される。ここでは、通常のデータ読み出し時とは異なり、リファレンスビット線をショートせずに、参照セル（ペア）のデータの値をそれぞれ判定する。
【０００８】
読み出されたデータが正常であれば、順次ワード線をインクリメントさせて、最後のワード線まで読み出しを続ける。
【０００９】
一方、読み出されたデータが破壊されている場合は、そのワード線にオーバーラップする参照セル（ペア）ごとにデータリカバリー動作、即ち、書き込み動作が行われる。
【００１０】
全てのワード線について読み出し（必要に応じてデータリカバリー動作）が終了すると、データリカバリーを終了し、かつ、ビジー信号を“Ｌ”にしてビジー状態を解除する。
【００１１】
ここで、問題は二つあり、一つは、データリカバリー時に、常に、全ての参照セルのデータをチェックしなければならないこと、他の一つは、参照セルのデータ破壊を発見すると、その都度、その参照セルに対してのみ書き込みを行ってリカバリー動作をしていることにある。
【００１２】
この二つの問題の根本的な原因について考えると、それは、参照セルを含めた磁気抵抗効果素子に対する書き込みを、二軸書き込み方式、即ち、磁化容易軸方法の磁場Ｈeasyと磁化困難軸方向の磁場Ｈhardとの合成磁場を用いて行っていることに起因している。
【００１３】
つまり、二軸書き込み方式の場合には、ワード線とビット線との交差部に存在する磁気抵抗効果素子のみに対して書き込みを行うことになるため、参照セルのデータリカバリーについても、行単位で、チェックし、リカバリー動作しなければならない。
【００１４】
このために、参照セルのデータリカバリーに要する時間が長くなり、その間は、ビジー状態になるため、磁気ランダムアクセスメモリのパフォーマンスを劣化させている。
【特許文献１】米国特許第６，３１７，３７６号
【特許文献２】米国特許第６，５４５，９０６号
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の例では、参照セルのリカバーに要する時間を短くするための技術を提案する。
【課題を解決するための手段】
【００１６】
本発明の例に関わる磁気ランダムアクセスメモリは、第１参照セル列及び第２参照セル列を含み、行列状に配置された複数の磁気抵抗効果素子を有するメモリセルアレイと、前記第１参照セル列に共有される第１リファレンスビット線と、前記第２参照セル列に共有される第２リファレンスビット線と、前記第１リファレンスビット線に第１書き込み電流を流す第１ドライバ・シンカーと、前記第２リファレンスビット線に第２書き込み電流を流す第２ドライバ・シンカーと、前記第１及び第２参照セル列に記憶されたデータを一行ずつチェックし、前記データの破壊の発見に続けて、一軸書き込み方式により、前記第１及び第２参照セル列に対して一括してデータ書き込みを実行する制御回路とを備える。
【発明の効果】
【００１７】
本発明の例によれば、参照セルのリカバーに要する時間を大幅に短くすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１９】
１．  概要  
本発明の例は、データ読み出しに用いる参照電位の生成に使用する参照セルのデータ破壊に対して、製品出荷後も定期的に参照セルのデータをチェックし、データが破壊されている場合には、これをリカバーする機能を有する磁気ランダムアクセスメモリを対象とする。
【００２０】
このような磁気ランダムアクセスメモリにおいて、本発明の例では、同一データを記憶する参照セルに対して一括でデータリカバリーを行う技術を提案し、これにより、参照セルのリカバーに要する時間を大幅に短くする。
【００２１】
具体的には、参照電位は、“０”を記憶する参照セルと“１”を記憶する参照セルのペアにより生成されるため、データ破壊を発見した時点で、１つの書き込み線に流れる電流により発生する磁場のみを用いて書き込みを実行する一軸書き込み方式を用いて、同一データを記憶する参照セルに対して、“０”又は“１”を一括で書き込むようにする。
【００２２】
図１は、参照セルデータリカバリー機能を持つ磁気ランダムアクセスメモリを示している。
【００２３】
メモリセルアレイ１１は、アレイ状に配置される複数の磁気抵抗効果素子１２から構成される。ここでは、簡単のため、メモリセルアレイ１１は、６行×６列に配置されているが、当然に、メモリセルアレイ１１の大きさについては、自由に変更できる。
【００２４】
本発明の例では、セル構造については特に限定されない。例えば、セル構造は、クロスポイントタイプ、はしごタイプなどであってもよいし、また、選択素子を有する構造、例えば、１個の選択素子と１個の記憶素子とからなる 1Tr-1MTJ タイプ、１個の選択素子とｎ（ｎは複数）個の記憶素子とからなる 1Tr-nMTJ タイプなどであってもよい。
【００２５】
メモリセルアレイ１１を構成する複数の磁気抵抗効果素子１２のうち、例えば、ある決まった２列を構成する磁気抵抗効果素子１２は、データ読み出しに用いる参照電位の生成に使用される。ここでは、参照電位の生成に使用される磁気抵抗効果素子１２を参照セル１３と称することにする。
【００２６】
ワード線ＷＬ＜０＞，ＷＬ＜１＞，・・・ＷＬ＜５＞は、行方向に延びており、その一端には、ドライバ／デコーダ／セレクタ１４が接続され、その他端には、シンカー／デコーダ／セレクタ１５が接続される。
【００２７】
電流源１６は、データ書き込み時に書き込み電流を発生する。例えば、ドライバ／デコーダ／セレクタ１４及びシンカー／デコーダ／セレクタ１５により選択された１つのワード線ＷＬ＜ｉ＞には、電流源１６により発生された書き込み電流が供給される。
【００２８】
ビット線ＢＬ＜０＞，ＢＬ＜１＞，・・・ＢＬ＜３＞，ＢＬｒｅｆ０，ＢＬｒｅｆ１は、列方向に延びており、その一端には、ドライバ・シンカー／デコーダ／セレクタ１７が接続され、その他端には、ドライバ・シンカー／デコーダ／セレクタ１８が接続される。
【００２９】
電流源１９，２０は、データ書き込み時に書き込み電流を発生する。例えば、ドライバ・シンカー／デコーダ／セレクタ１７，１８により選択された１つのビット線ＢＬ＜ｊ＞には、電流源１９又は電流源２０により発生された書き込み電流が供給される。つまり、ビット線ＢＬ＜ｊ＞には、書き込みデータの値に応じた向きの書き込み電流が流れる。
【００３０】
ここで、複数のビット線ＢＬ＜０＞，ＢＬ＜１＞，・・・ＢＬ＜３＞のうち、参照セル１３に対してデータを書き込むために用いる２本のビット線については、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１と称することにする。
【００３１】
読み出し回路２１は、参照セル１３により生成された参照電位に基づいて、選択された磁気抵抗効果素子１２に記憶されたデータの値を判断し、そのデータを出力データＤｏｕｔとして出力する。
【００３２】
制御回路２２は、例えば、データ書き込み／読み出し動作を制御する。また、参照セル１３のデータのリカバー時には、制御回路２２は、参照セル１３からの読み出しデータに基づいて、参照セル１３のデータリカバリーを行う。
【００３３】
すなわち、本発明の例では、少なくとも参照セル１３に対しては、一方向の磁場のみを用いて書き込みを行う一軸書き込み方式を採用する。この場合、例えば、１つの列を構成する参照セル１３に対しては、同時に、一括して書き込みが行われることになるが、これら１つの列を構成する参照セル１３には同一データが記憶されるため、問題が生じることはない。
【００３４】
また、このような技術を採用すると、データ破壊を発見した時点で、全ての参照セル１３に対して一括でデータリカバリーを行うことができるため、全ての参照セル１３のデータをチェックする必要がなくなる。
【００３５】
従って、本発明の例によれば、参照セルのリカバーに要する時間を大幅に短くすることができる。
【００３６】
２．  実施の形態  
次に、最良と考えるいくつかの実施の形態について説明する。  
尚、行方向と列方向は互いに直行する方向であるが、縦横方向に限定されない。
【００３７】
(1)   第１実施の形態  
A.  全体構成  
図１は、第１実施の形態に関わる参照セルデータのリカバリー機能を持つ磁気ランダムアクセスメモリを示している。
【００３８】
メモリセルアレイ１１は、アレイ状に配置される複数の磁気抵抗効果素子１２から構成される。ここでは、簡単のため、メモリセルアレイ１１は、６行×６列に配置されているが、当然に、メモリセルアレイ１１の大きさについては、自由に変更できる。
【００３９】
本発明の例においても、上述の参考例で説明したように、セル構造については特に限定されない。
【００４０】
メモリセルアレイ１１を構成する複数の磁気抵抗効果素子１２のうち、例えば、ある決まった２列を構成する磁気抵抗効果素子１２は、参照セル１３として使用され、データ読み出しのための参照電位の生成に使用される。
【００４１】
ワード線ＷＬ＜０＞，ＷＬ＜１＞，・・・ＷＬ＜５＞は、行方向に延びており、その一端には、ドライバ／デコーダ／セレクタ１４が接続され、その他端には、シンカー／デコーダ／セレクタ１５が接続される。
【００４２】
電流源１６は、参照セル１３を除く磁気抵抗効果素子１２に対するデータ書き込み時に書き込み電流を発生する。例えば、ドライバ／デコーダ／セレクタ１４及びシンカー／デコーダ／セレクタ１５により選択された１つのワード線ＷＬ＜ｉ＞には、電流源１６により発生された書き込み電流が供給される。
【００４３】
ビット線ＢＬ＜０＞，ＢＬ＜１＞，・・・ＢＬ＜３＞，ＢＬｒｅｆ０，ＢＬｒｅｆ１は、列方向に延びており、その一端には、ドライバ・シンカー／デコーダ／セレクタ１７が接続され、その他端には、ドライバ・シンカー／デコーダ／セレクタ１８が接続される。
【００４４】
電流源１９Ａ，２０Ａは、参照セル１３を除く磁気抵抗効果素子１２に対するデータ書き込み時に書き込み電流を発生する。例えば、ドライバ・シンカー／デコーダ／セレクタ１７，１８により選択された１つのビット線ＢＬ＜ｊ＞には、電流源１９Ａ又は電流源２０Ａにより発生された書き込み電流が供給される。つまり、ビット線ＢＬ＜ｊ＞には、書き込みデータの値に応じた向きの書き込み電流が流れる。
【００４５】
ここで、第１実施の形態では、参照セル１３に対するデータ書き込みを一軸書き込み方式により行う。
【００４６】
従って、参照セル１３に対するデータ書き込みについては、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に流れる書き込み電流により発生する磁場のみを使用する。
【００４７】
このため、参照セル１３に対するデータ書き込み時には、電流源１９Ａ，２０Ａとは異なる新たな電流源１９Ｂ，２０Ｂを用いて書き込み電流を発生する。
【００４８】
具体的には、図２のStoner-Wohlfarthのモデルから明らかなように、一軸書き込み方式で磁化反転を生じさせるために必要な磁場Ｈｘ（ポイントＡ）の大きさは、二軸書き込み方式で使用する合成磁場Ｈｘ＋Ｈｙ（ポイントＢ）の各々の大きさよりも大きくなるため、電流源１９Ｂ，２０Ｂにより発生する書き込み電流の大きさも、電流源１９Ａ，２０Ａによるそれより大きくする。
【００４９】
リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３に対しては、データリカバリー時に、一軸書き込み方式を用いて、一括して、“０”データを書き込む。即ち、電流源１９Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１７からドライバ・シンカー／デコーダ／セレクタ１８に向かってリファレンスビット線ＢＬｒｅｆ０に流す。
【００５０】
また、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３に対しては、データリカバリー時に、一軸書き込み方式を用いて、一括して、“１”データを書き込む。即ち、電流源２０Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１８からドライバ・シンカー／デコーダ／セレクタ１７に向かってリファレンスビット線ＢＬｒｅｆ１に流す。
【００５１】
ここで、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１を駆動するドライバ（例えば、ＭＯＳトランジスタ）の駆動力（サイズ）は、電流源１９Ｂ，２０Ｂによる書き込み電流を用いた一軸書き込みを実現するため、ビット線ＢＬ＜０＞，ＢＬ＜１＞，・・・ＢＬ＜３＞を駆動するドライバ（例えば、ＭＯＳトランジスタ）の駆動力（サイズ）よりも大きくする。
【００５２】
読み出し回路２１は、参照セル１３により生成された参照電位に基づいて、選択された磁気抵抗効果素子１２に記憶されたデータの値を判断し、そのデータを出力データＤｏｕｔとして出力する。
【００５３】
制御回路２２は、例えば、データ書き込み／読み出し動作を制御する。また、参照セル１３のデータのリカバー時には、制御回路２２は、後述する参照セルデータのリカバリーシーケンスに従い、ドライバ／デコーダ／セレクタ１４、シンカー／デコーダ／セレクタ１５及びドライバ・シンカー／デコーダ／セレクタ１７，１８を含む内部回路の動作を制御する。
【００５４】
B.  読み出し回路  
次に、読み出し回路の例について説明する。
【００５５】
第１実施の形態では、読み出し回路２１は、参照セル１３のリカバーを実施するために、参考例とは異なる構成を有している。
【００５６】
図３は、読み出し回路の例を示している。  
この読み出し回路２１の特徴は、通常のデータ読み出し時にＭＴＪ素子ＭＴＪのデータの値を判断するセンスアンプＳ／Ａと、参照セルＤ１，Ｄ２のデータリカバリー時に参照セルＤ１，Ｄ２のデータの値を判断するセンスアンプＳ／Ａ（ｒｅｆ）とを有している点にある。
【００５７】
ここで、ＭＴＪ素子ＭＴＪは、図１の磁気抵抗効果素子１２に対応し、参照セルＤ１，Ｄ２は、図１の参照セル（ペア）１３に対応する。例えば、参照セルＤ１には“０”が記憶され、参照セルＤ２には“１”が記憶される。
【００５８】
通常のデータ読み出し時には、スイッチＳＷ２１，ＳＷ３がオフになり、スイッチＳＷ１，ＳＷ２２，ＳＷ４がオンになる。
【００５９】
制御信号ＣＲが“Ｌ”になると、参照セルＤ１，Ｄ２に、例えば、読み出し電流Ｉ’（＝Ｉ×２）が流れ、参照電位Ｖｒｅｆが生成される。参照電位Ｖｒｅｆは、センスアンプＳ／Ａのマイナス側入力端子に入力される。
【００６０】
また、読み出しの対象となるＭＴＪ素子ＭＴＪに、例えば、読み出し電流Ｉが流れ、ＭＴＪ素子ＭＴＪに記憶されたデータに応じた読み出し電位ＶｒがセンスアンプＳ／Ａのプラス側入力端子に入力される。
【００６１】
センスアンプＳ／Ａは、参照電位Ｖｒｅｆと読み出し電位Ｖｒとを比較して、ＭＴＪ素子ＭＴＪのデータを判断する。
【００６２】
参照セルＤ１，Ｄ２のデータリカバリー時には、スイッチＳＷ１，ＳＷ４がオフになり、スイッチＳＷ２１，ＳＷ２２，ＳＷ３がオンになる。
【００６３】
まず、制御信号ＣＲを“Ｌ”にし、例えば、参照セルＤ１に読み出し電流Ｉを流し、参照セルＤ２に読み出し電流Ｉ’（＞Ｉ）、例えば、読み出し電流Ｉ×２を流す。この時、参照セルＤ１のデータが“０”（パラレル状態）、参照セルＤ２のデータが“１”（アンチパラレル状態）のときは、データ破壊が発生していない状態であり、ノードＮ１に発生する電位は、Ｒｐ×Ｉ、ノードＮ２に発生する電位は、Ｒａ×Ｉ’となる。
【００６４】
ここで、Ｒｐは、パラレル状態のＭＴＪ素子ＭＴＪの抵抗値、Ｒａは、アンチパラレル状態のＭＴＪ素子ＭＴＪの抵抗値である。
【００６５】
また、参照セルＤ１のデータが“１”であり、データ破壊が発生している場合には、ノードＮ１に発生する電位は、Ｒａ×Ｉとなり、参照セルＤ２のデータが“０”であり、データ破壊が発生している場合には、ノードＮ２に発生する電位は、Ｒｐ×Ｉ’となる。
【００６６】
ノードＮ１，Ｎ２に発生する電位Ｒｐ×Ｉ，Ｒａ×Ｉ’，Ｒａ×Ｉ，Ｒｐ×Ｉ’は、例えば、図４に示すような関係となるように、電流源としてのＰチャネルＭＯＳトランジスタのサイズを決定する。
【００６７】
そして、センスアンプＳ／Ａ（ｒｅｆ）は、マイナス側入力端子に入力される電位がＲｐ×Ｉであり、プラス側入力端子に入力される電位がＲａ×Ｉ’であるときのみに“Ｈ”（＝ＯＫ）を出力し、その他の場合には“Ｌ”（＝ＮＧ）を出力するように、その感度が設定される。
【００６８】
また、次のようにしてもよい。制御信号ＣＲを“Ｈ”にし、例えば、参照セルＤ１に読み出し電流Ｉ’（＞Ｉ）、例えば、読み出し電流Ｉ×２を流し、参照セルＤ２に読み出し電流Ｉを流す。この時、参照セルＤ１のデータが“０”（パラレル状態）、参照セルＤ２のデータが“１”（アンチパラレル状態）のときは、データ破壊が発生していない状態であり、ノードＮ１に発生する電位は、Ｒｐ×Ｉ’、ノードＮ２に発生する電位は、Ｒａ×Ｉとなる。
【００６９】
また、参照セルＤ１のデータが“０”であり、データ破壊が発生している場合には、ノードＮ１に発生する電位は、Ｒｐ×Ｉ’となり、参照セルＤ２のデータが“１”であり、データ破壊が発生している場合には、ノードＮ２に発生する電位は、Ｒａ×Ｉとなる。
【００７０】
ノードＮ１，Ｎ２に発生する電位Ｒｐ×Ｉ，Ｒａ×Ｉ’，Ｒａ×Ｉ，Ｒｐ×Ｉ’は、例えば、図４に示すような関係となるように、電流源としてのＰチャネルＭＯＳトランジスタのサイズを決定する。
【００７１】
そして、センスアンプＳ／Ａ（ｒｅｆ）は、マイナス側入力端子に入力される電位がＲｐ×Ｉ’であり、プラス側入力端子に入力される電位がＲａ×Ｉであるときのみに“Ｈ”（＝ＯＫ）を出力し、その他の場合には“Ｌ”（＝ＮＧ）を出力するように、その感度が設定される。
【００７２】
尚、センスアンプＳ／Ａとしては、例えば、図５に示すような差動アンプを用いることができ、センスアンプＳ／Ａ（ｒｅｆ）としては、例えば、図６に示すような差動アンプを用いることができる。
【００７３】
センスアンプＳ／Ａ，Ｓ／Ａ（ｒｅｆ）は、同じ構成であってもよい。
【００７４】
C.  データリカバリー動作  
図７は、第１実施の形態に関わる参照セルのデータリカバリー動作のフローチャートを示している。
【００７５】
以下、このデータリカバリー動作について詳細に説明する。  
まず、前提条件として、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３には、データ“０”が記憶され、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３には、データ“１”が記憶されるものとする。
【００７６】
この場合、データ読み出し時には、選択されたワード線ＷＬ＜ｉ＞又はこれとは異なる読み出しワード線により選択される２つの参照セル（ペア）１３のデータがリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に読み出される。
【００７７】
具体的には、リファレンスビット線ＢＬｒｅｆ０には、データ“０”が読み出され、リファレンスビット線ＢＬｒｅｆ１には、データ“１”が読み出される。従って、例えば、これら２本のリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１をショートすることにより参照電位を生成できる。
【００７８】
参照セル１３のデータリカバリーは、例えば、パワーオン時などのある決まったタイミングで行われる。
【００７９】
参照セル１３のデータリカバリー時には、ビジー信号が“Ｈ”になり、チップ内の動作が制限される。いわゆるビジー状態となり、データ書き込み／読み出し動作は、禁止される。
【００８０】
まず、ｎ＝０に設定され、ワード線ＷＬ＜０＞にオーバーラップする参照セル（ペア）１３のデータがリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に読み出される。ここで、参照セル１３のデータリカバリー時には、通常のデータ読み出し時とは異なり、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１をショートせずに、参照セル（ペア）１３のデータの値をそれぞれ判定する（ステップＳＴ１）。
【００８１】
リファレンスビット線ＢＬｒｅｆ０に読み出されたデータが“０”であり、かつ、リファレンスビット線ＢＬｒｅｆ１に読み出されたデータが“１”である場合には、例えば、図３の読み出し回路２１の出力データＤｏｕｔ（ｒｅｆ）が“Ｈ”になる。
【００８２】
従って、図１の制御回路２２は、参照セル１３のデータが正常であることを認識するため、行アドレスを１つインクリメント（ｎ＝ｎ＋１）する。そして、行アドレスが最大値Ｎに達していないときは、次のワード線ＷＬ＜１＞にオーバーラップする参照セル（ペア）１３のデータをリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に読み出す（ステップＳＴ２〜ＳＴ３）。
【００８３】
行アドレスが最大値Ｎに達したときは、全ての参照セル１３についてデータチェックが完了したことを意味するため、参照セル１３のデータリカバリー動作を終了し、かつ、ビジー信号を“Ｌ”にしてビジー状態を解除する。
【００８４】
一方、リファレンスビット線ＢＬｒｅｆ０に読み出されたデータが“０”と判定されなかった場合、又は、リファレンスビット線ＢＬｒｅｆ１に読み出されたデータが“１”と判定されなかった場合には、例えば、図３の読み出し回路２１の出力データＤｏｕｔ（ｒｅｆ）が“Ｌ”になる。
【００８５】
従って、図１の制御回路２２は、参照セル１３にデータ破壊が発生していることを認識する。このため、全ての参照セル（ペア）１３について、データリカバリー動作、即ち、書き込み動作が行われる（ステップＳＴ４）。
【００８６】
ここで、第１実施の形態では、上述の参考例とは異なり、データのリカバーを行単位で行うことなく、データ破壊を発見した時点で、全ての参照セル（ペア）１３について、データのリカバーを実行する。
【００８７】
具体的には、例えば、リファレンスビット線ＢＬｒｅｆ０には、ドライバ・シンカー／デコーダ／セレクタ１７からドライバ・シンカー／デコーダ／セレクタ１８に向かう書き込み電流を流すことにより、一軸書き込み方式により、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする全ての参照セル（ペア）１３に対して、一括して、データ“０”を書き込む。
【００８８】
また、リファレンスビット線ＢＬｒｅｆ１には、ドライバ・シンカー／デコーダ／セレクタ１８からドライバ・シンカー／デコーダ／セレクタ１７に向かう書き込み電流を流すことにより、一軸書き込み方式により、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする全ての参照セル（ペア）１３に対して、一括して、データ“１”を書き込む。
【００８９】
これにより、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする全ての参照セル１３には、データ“０”が書き込まれ、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする全ての参照セル１３には、データ“１”が書き込まれる。
【００９０】
このように、第１実施の形態に関わるデータリカバリー動作は、参照セル（ペア）１３のデータを１行ずつチェックしていく点については参考例と同じであるが、データ破壊を発見した時点で、全ての参照セル１３について一軸書き込み方式によりデータのリカバーを実行し、それ以降の参照セル１３のデータチェックを不要にしている点が参考例と大きく異なっている。
【００９１】
D.  まとめ  
従って、第１実施の形態によれば、参照セルのリカバーに要する時間を大幅に短くすることができる。
【００９２】
(2)   第２実施の形態  
第２実施の形態に関わる磁気ランダムアクセスメモリは、第１実施の形態に関わる磁気ランダムアクセスメモリの変形例である。
【００９３】
A.  全体構成  
図８は、第２実施の形態に関わる参照セルデータのリカバリー機能を持つ磁気ランダムアクセスメモリを示している。
【００９４】
第２実施の形態が第１実施の形態と異なる点は、参照セル１３の向きが、参照セル１３以外のデータ記憶のための磁気抵抗効果素子１２の向きと異なっている点にある。
【００９５】
二軸書き込み方式によりデータ書き込みが行われる磁気抵抗効果素子１２については、例えば、磁化容易軸が、行方向、即ち、ワード線ＷＬ＜ｉ＞が延びる方向を向き、磁化困難軸が、列方向、即ち、ビット線ＢＬ＜ｊ＞が延びる方向を向くようなレイアウトで配置される。
【００９６】
これに対し、一軸書き込み方式によりデータ書き込みが行われる参照セル（磁気抵抗効果素子）１３については、例えば、磁化容易軸が、行方向、即ち、ワード線ＷＬ＜ｉ＞が延びる方向とは異なる方向で、かつ、列方向、即ち、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が延びる方向とも異なる方向を向くようなレイアウトで配置される。
【００９７】
即ち、参照セル１３の磁化容易軸は、例えば、列方向に対して、角度θ、０°＜θ＜９０°（但し、θ＝９０°のときに、磁化容易軸が行方向を向くものとする）の範囲内の方向を向くように設定される。
【００９８】
例えば、図示するように、参照セル１３の磁化容易軸が列方向に対して４５°をなす方向を向くようなレイアウトにすれば、参照セル１３の磁化反転に必要な磁場の大きさを最も小さくすることができ、参照セル１３に対する書き込み電流の低減を図ることができる。
【００９９】
この時、参照セル１３の磁化困難軸については、磁化容易軸の方向に対して直交する方向を向くことになる。
【０１００】
尚、図９に示すように、磁気抵抗効果素子１２の磁気異方性を形状で持たせる場合（形状磁気異方性）には、例えば、磁気抵抗効果素子１２は、長方形又はそれに近似した形状（長軸及び短軸を有する形状）となり、その長軸が磁化容易軸となり、その短軸が磁化困難軸となる。
【０１０１】
ここで、参照セル１３に対するデータ書き込みについては、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に流れる書き込み電流により発生する磁場のみを使用する。
【０１０２】
このため、参照セル１３に対するデータ書き込み時には、第１実施の形態と同様に、電流源１９Ｂ，２０Ｂを用いて書き込み電流を発生する。
【０１０３】
リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３に対して一括して“０”データを書き込むときは、例えば、電流源１９Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１７からドライバ・シンカー／デコーダ／セレクタ１８に向かってリファレンスビット線ＢＬｒｅｆ０に流す。
【０１０４】
また、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３に対して一括して“１”データを書き込むときは、例えば、電流源２０Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１８からドライバ・シンカー／デコーダ／セレクタ１７に向かってリファレンスビット線ＢＬｒｅｆ１に流す。
【０１０５】
図１０のStoner-Wohlfarthのモデルから明らかなように、第２実施の形態においては、一軸書き込み方式で磁化反転を生じさせるために必要な磁場Ｈｘ（ポイントＡ’）の大きさは、第１実施の形態におけるそれ（ポイントＡ）の大きさよりも小さくできるため、電流源１９Ｂ，２０Ｂにより発生する書き込み電流を小さくできる。このため、書き込み電流をリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に流すためのドライバやシンクに使用されるＭＯＳトランジスタのサイズを小さくでき、メモリ容量の大容量化に貢献できる。
【０１０６】
尚、一軸書き込み方式で磁化反転を生じさせるために必要な磁場Ｈｘ（ポイントＡ’）の大きさは、二軸書き込み方式で使用する合成磁場Ｈｘ＋Ｈｙ（ポイントＢ）の各々の大きさと同じになるように調整してもよいし、また、異なるように調整してもよい。
【０１０７】
B.  読み出し回路  
図８の読み出し回路２１としては、例えば、上述の第１実施の形態で説明した図３に示す読み出し回路をそのまま使用することができる。
【０１０８】
C.  データリカバリー動作  
第２実施の形態に関わる磁気ランダムアクセスメモリにおいても、図７に示すフローチャートに従い、データリカバリー動作が実行される。
【０１０９】
D.  まとめ  
従って、第２実施の形態においては、参照セルのリカバーに要する時間を大幅に短くすることができると共に、参照セルに対する書き込み電流の値も小さくでき、低消費電流化に貢献できる。
【０１１０】
(3)   第３実施の形態  
第３実施の形態に関わる磁気ランダムアクセスメモリは、第１及び第２実施の形態に関わる磁気ランダムアクセスメモリの改良例である。
【０１１１】
上述の第１及び第２実施の形態では、図１及び図８に示すように、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３に対しては、“０”データを書き込むために、例えば、電流源１９Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１７からドライバ・シンカー／デコーダ／セレクタ１８に向かってリファレンスビット線ＢＬｒｅｆ０に流す。
【０１１２】
また、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３に対しては、“１”データを書き込むために、例えば、電流源２０Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１８からドライバ・シンカー／デコーダ／セレクタ１７に向かってリファレンスビット線ＢＬｒｅｆ１に流す。
【０１１３】
つまり、第１及び第２実施の形態では、参照セルデータをリカバーするために、新たに、２つの電流源１９Ｂ，２０Ｂをチップ内に設けなければならない。既に述べたように、参照セルデータの書き込みに必要とされる書き込み電流は、一軸書き込みのために、比較的大きい。このため、電流源１９Ｂ，２０Ｂに要するエリアも大きくなり、これは、メモリ容量の増大にとって不都合である。
【０１１４】
そこで、第３実施の形態では、２本のリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１の一端をショートし、例えば、リファレンスビット線ＢＬｒｅｆ０に一方向に向かう書き込み電流を流すと共に、これを折り返し、リファレンスビット線ＢＬｒｅｆ１に一方向とは逆の他方向に向かう書き込み電流を流す。
【０１１５】
これにより、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３には“０”を、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３には“１”を一括して書き込む。
【０１１６】
A.  全体構成  
図１１は、第３実施の形態に関わる参照セルデータのリカバリー機能を持つ磁気ランダムアクセスメモリを示している。
【０１１７】
第３実施の形態が第１及び第２実施の形態と異なる点は、１本のワード線ＷＬ＜ｉ＞を共有する２つの参照セル（ペア）１３が、列方向に延びる線に対して線対称となるように配置され、かつ、２本のリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１の一端がショートされている点にある。
【０１１８】
二軸書き込み方式によりデータ書き込みが行われる磁気抵抗効果素子１２については、例えば、磁化容易軸が、行方向、即ち、ワード線ＷＬ＜ｉ＞が延びる方向を向き、磁化困難軸が、列方向、即ち、ビット線ＢＬ＜ｊ＞が延びる方向を向くようなレイアウトで配置される。
【０１１９】
これに対し、一軸書き込み方式によりデータ書き込みが行われる参照セル（磁気抵抗効果素子）１３については、例えば、磁化容易軸が、行方向、即ち、ワード線ＷＬ＜ｉ＞が延びる方向とは異なる方向で、かつ、列方向、即ち、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が延びる方向とも異なる方向を向くようなレイアウトで配置される。
【０１２０】
即ち、参照セル１３の磁化容易軸は、例えば、列方向に対して、角度θ、０°＜θ＜９０°（但し、θ＝９０°のときに、磁化容易軸が行方向を向くものとする）の範囲内の方向を向くように設定される。
【０１２１】
また、１本のワード線ＷＬ＜ｉ＞を共有する２つの参照セル（ペア）１３は、列方向に延びる線に対して線対称となるように配置される。
【０１２２】
例えば、図示するように、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３の磁化容易軸については、列方向に対して、右回りに、４５°だけ回転させた方向を向くようなレイアウトで配置し、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３の磁化容易軸については、列方向に対して、左回りに、４５°だけ回転させた方向を向くようなレイアウトで配置する。
【０１２３】
また、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１の一端をショートする。これにより、電流源２０Ｂにより発生した書き込み電流は、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１のうちの一方に流れると共に、その一端で折り返され、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１のうちの他方に流れる。
【０１２４】
従って、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３に対して一括して“０”データを書き込めると共に、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３に対して一括して“１”データを書き込むことができる。
【０１２５】
この場合、シンカー／デコーダ／セレクタ１７’は、ドライバ及びリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１のためのシンカーを有していなくてもよいため、これらの回路規模を小さくできる。
【０１２６】
このように、第３実施の形態では、参照セル１３に対するデータ書き込みのための電流源が１つでよく、また、ドライバ／デコーダ／セレクタ１８’及びシンカー／デコーダ／セレクタ１７’のためのエリアが、図１及び図８におけるドライバ・シンカー／デコーダ／セレクタ１７，１８のためのエリアよりも小さくなるため、さらなる高集積化若しくはチップ面積の縮小に貢献できる。
【０１２７】
B.  読み出し回路  
図１１の読み出し回路２１としては、例えば、上述の第１実施の形態で説明した図３に示す読み出し回路をそのまま使用することができる。
【０１２８】
C.  データリカバリー動作  
第３実施の形態に関わる磁気ランダムアクセスメモリにおいても、図７に示すフローチャートに従い、データリカバリー動作が実行される。
【０１２９】
D.  まとめ  
従って、第３実施の形態においても、参照セルのリカバーに要する時間を大幅に短くすることができる。同時に、第１及び第２実施の形態よりも、さらに、メモリ容量の増大やチップ面積の縮小に貢献できる。
【０１３０】
(4)   第４実施の形態  
第４実施の形態に関わる磁気ランダムアクセスメモリは、第２実施の形態に関わる磁気ランダムアクセスメモリの変形例である。
【０１３１】
第２実施の形態では、図８に示すように、参照セル（磁気抵抗効果素子）１３の向きをデータ記憶のための磁気抵抗効果素子１２の向きと異ならせることにより、参照セル１３のための書き込み電流の低減化を図った。
【０１３２】
これに対し、第４実施の形態では、参照セル１３を含む全ての磁気抵抗効果素子１２の向きを同じとする一方、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１を蛇行させることにより、第２実施の形態と同様の効果を実現する。
【０１３３】
A.  全体構成  
図１２は、第４実施の形態に関わる参照セルデータのリカバリー機能を持つ磁気ランダムアクセスメモリを示している。
【０１３４】
第４実施の形態が第２実施の形態と異なる点は、参照セル１３を含む全ての磁気抵抗効果素子１２の向きが同じである点、さらに、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が蛇行している点にある。
【０１３５】
参照セル１３を含む全ての磁気抵抗効果素子１２については、例えば、磁化容易軸が、行方向、即ち、ワード線ＷＬ＜ｉ＞が延びる方向を向き、磁化困難軸が、列方向、即ち、ビット線ＢＬ＜ｊ＞が延びる方向を向くようなレイアウトで配置される。
【０１３６】
二軸書き込み方式によりデータ書き込みが行われる磁気抵抗効果素子１２にオーバーラップするビット線ＢＬ＜０＞，ＢＬ＜１＞，・・・ＢＬ＜４＞については、列方向に、一直線に延びている。
【０１３７】
これに対し、一軸書き込み方式によりデータ書き込みが行われる参照セル（磁気抵抗効果素子）１３にオーバーラップするリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１については、蛇行しながら、列方向に延びている。
【０１３８】
リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１は、共に、同じレイアウトで配置される。
【０１３９】
参照セル１３の磁化容易軸は、例えば、参照セル１３の直上においてリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が延びる方向（列方向とは異なる方向）対して、角度θ、０°＜θ＜９０°（但し、θ＝０°のときに、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に平行となるものする）の範囲内の方向を向くように設定される。
【０１４０】
例えば、図示するように、参照セル１３の磁化容易軸を、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が延びる方向に対して４５°の方向を向くようにレイアウトすれば、参照セル１３の磁化反転に必要な磁場の大きさを最も小さくできるため、参照セル１３に対する書き込み電流の低減を図れる。
【０１４１】
リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３に対して一括して“０”データを書き込むときは、例えば、電流源１９Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１７からドライバ・シンカー／デコーダ／セレクタ１８に向かってリファレンスビット線ＢＬｒｅｆ０に流す。
【０１４２】
また、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３に対して一括して“１”データを書き込むときは、例えば、電流源２０Ｂにより発生した書き込み電流を、ドライバ・シンカー／デコーダ／セレクタ１８からドライバ・シンカー／デコーダ／セレクタ１７に向かってリファレンスビット線ＢＬｒｅｆ１に流す。
【０１４３】
B.  読み出し回路  
図１２の読み出し回路２１としては、例えば、上述の第１実施の形態で説明した図３に示す読み出し回路をそのまま使用することができる。
【０１４４】
C.  データリカバリー動作  
第４実施の形態に関わる磁気ランダムアクセスメモリにおいても、図７に示すフローチャートに従い、データリカバリー動作が実行される。
【０１４５】
D.  まとめ  
従って、第４実施の形態においても、参照セルのリカバーに要する時間を大幅に短くすることができると共に、参照セルに対する書き込み電流の値も小さくでき、低消費電流化に貢献できる。
【０１４６】
(5)   第５実施の形態  
第５実施の形態に関わる磁気ランダムアクセスメモリは、第３実施の形態に関わる磁気ランダムアクセスメモリの変形例である。
【０１４７】
第３実施の形態では、図１１に示すように、参照セル１３の向きをデータ記憶のための磁気抵抗効果素子１２の向きと異ならせ、ワード線ＷＬ＜ｉ＞を共有する２つの参照セル１３を線対称に配置し、さらに、２本のリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１の一端をショートさせることにより、参照セル１３のための書き込み電流の低下と書き込み回路のサイズの縮小とを図った。
【０１４８】
これに対し、第５実施の形態では、参照セル１３を含む全ての磁気抵抗効果素子１２の向きを同じとする一方、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１を、蛇行させると共に、列方向に延びる線に対して線対称に配置し、さらに、２本のリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１の一端をショートさせることにより、第３実施の形態と同様の効果を実現する。
【０１４９】
A.  全体構成  
図１３は、第５実施の形態に関わる参照セルデータのリカバリー機能を持つ磁気ランダムアクセスメモリを示している。
【０１５０】
第５実施の形態が第３実施の形態と異なる点は、参照セル１３を含む全ての磁気抵抗効果素子１２の向きが同じである点、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が、蛇行し、かつ、列方向に延びる線に対して線対称に配置されている点、さらに、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１の一端がショートされている点にある。
【０１５１】
参照セル１３を含む全ての磁気抵抗効果素子１２については、例えば、磁化容易軸が、行方向、即ち、ワード線ＷＬ＜ｉ＞が延びる方向を向き、磁化困難軸が、列方向、即ち、ビット線ＢＬ＜ｊ＞が延びる方向を向くようなレイアウトで配置される。
【０１５２】
二軸書き込み方式によりデータ書き込みが行われる磁気抵抗効果素子１２にオーバーラップするビット線ＢＬ＜０＞，ＢＬ＜１＞，・・・ＢＬ＜４＞については、列方向に、一直線に延びている。
【０１５３】
これに対し、一軸書き込み方式によりデータ書き込みが行われる参照セル（磁気抵抗効果素子）１３にオーバーラップするリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１については、蛇行しながら、列方向に延びている。
【０１５４】
また、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１は、列方向に延びる線に対して線対称となるようなレイアウトで配置される。
【０１５５】
参照セル１３の磁化容易軸は、例えば、参照セル１３の直上においてリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が延びる方向（列方向とは異なる方向）対して、角度θ、０°＜θ＜９０°（但し、θ＝０°のときに、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１に平行となるものする）の範囲内の方向を向くように設定される。
【０１５６】
例えば、図示するように、参照セル１３の磁化容易軸を、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１が延びる方向に対して４５°の方向を向くようにレイアウトすれば、参照セル１３の磁化反転に必要な磁場の大きさを最も小さくできるため、参照セル１３に対する書き込み電流の低減を図れる。
【０１５７】
ここで、第５実施の形態では、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１は、列方向に延びる線に対して線対称となる。
【０１５８】
また、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１の一端をショートすることにより、電流源２０Ｂにより発生した書き込み電流は、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１のうちの一方に流れると共に、その一端で折り返され、リファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１のうちの他方に流れる。
【０１５９】
従って、リファレンスビット線ＢＬｒｅｆ０にオーバーラップする参照セル１３に対して一括して“０”データを書き込めると共に、リファレンスビット線ＢＬｒｅｆ１にオーバーラップする参照セル１３に対して一括して“１”データを書き込むことができる。
【０１６０】
この場合、シンカー／デコーダ／セレクタ１７’は、ドライバ及びリファレンスビット線ＢＬｒｅｆ０，ＢＬｒｅｆ１のためのシンカーを有していなくてもよいため、これらの回路規模を小さくできる。
【０１６１】
B.  読み出し回路  
図１３の読み出し回路２１としては、例えば、上述の第１実施の形態で説明した図３に示す読み出し回路をそのまま使用することができる。
【０１６２】
C.  データリカバリー動作  
第５実施の形態に関わる磁気ランダムアクセスメモリにおいても、図７に示すフローチャートに従い、データリカバリー動作が実行される。
【０１６３】
D.  まとめ  
従って、第５実施の形態においても、参照セルのリカバーに要する時間を大幅に短くすることができる。
【０１６４】
さらに、参照セルに対する書き込み電流の低下により、低消費電流化に貢献できると共に、参照セルに対する書き込み回路のサイズが小さくなるため、メモリ容量の増大やチップサイズの縮小に貢献できる。
【０１６５】
３．  メモリセル構造  
本発明の例の適用に当たっては、メモリセル構造のタイプには特に限定されない旨を述べたが、ここでは、メモリセル構造の例をいくつか説明する。
【０１６６】
図１４に示すメモリセル構造は、２本の書き込み線、即ち、ワード線ＷＬとビット線ＢＬとの交差部に１つの磁気抵抗効果素子ＭＴＪのみを配置するいわゆるクロスポイントタイプである。この構造によれば、選択素子を必要としないため、リソグラフィ技術により許される範囲内でＭＴＪ素子を最密に配置することができ、メモリ容量の増大に貢献できる。
【０１６７】
図１５に示すメモリセル構造は、１つの磁気抵抗効果素子ＭＴＪに１つの選択素子（ＭＯＳトランジスタ）ＲＳＴを接続するいわゆる 1Tr-1MTJ タイプである。この構造によれば、選択素子ＲＳＴにより、読み出し時のノイズを減らし、読み出し選択性を向上させることができる。
【０１６８】
図１６に示すメモリセル構造は、ｎ（ｎは、複数）個の磁気抵抗効果素子ＭＴＪに１つの選択素子（ＭＯＳトランジスタ）ＲＳＴを接続するいわゆる 1Tr-nMTJ タイプである。この構造によれば、読み出し選択性の向上と共に、クロスポイントタイプに近い高集積化を実現することができる。
【０１６９】
図１７に示すメモリセル構造は、複数の磁気抵抗効果素子ＭＴＪをはしご状に接続するいわゆるはしごタイプである。この構造によれば、クロスポイントタイプと同程度の密度でＭＴＪ素子を配置することができ、メモリ容量の増大に貢献できる。また、ワード線ＷＬが書き込みのためだけに使用されるため、クロスポイントタイプでのノイズの問題を解消できる。
【０１７０】
本発明の例は、参照セルに対して一軸書き込みによるリカバーを実行するものであるが、参照セル以外のデータ記憶のための磁気抵抗効果素子については、磁場による書き込み方式を採用していれば、二軸書き込み、三軸書き込み、さらには、一軸書き込みのいずれの方式であっても構わない。
【０１７１】
４．  その他  
本発明の例によれば、製品出荷後も定期的に参照セルのデータをチェックし、データが破壊されている場合には、これをリカバーする機能を有する磁気ランダムアクセスメモリにおいて、参照セルのリカバーに要する時間を大幅に短くすることができる。
【０１７２】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１７３】
【図１】第１実施の形態に関わる磁気ランダムアクセスメモリを示すブロック図。
【図２】Stoner-Wohlfarthモデルで参照セルの反転磁場を説明する図。
【図３】読み出し回路の例を示す回路図。
【図４】参照セルからの読み出し電位のパターンを示す図。
【図５】メモリセルデータのためのセンスアンプの例を示す回路図。
【図６】参照セルデータのためのセンスアンプの例を示す回路図。
【図７】データリカバリー動作を示すフローチャート。
【図８】第２実施の形態に関わる磁気ランダムアクセスメモリを示すブロック図。
【図９】形状磁気異方性について説明する図。
【図１０】Stoner-Wohlfarthモデルで参照セルの反転磁場を説明する図。
【図１１】第３実施の形態に関わる磁気ランダムアクセスメモリを示すブロック図。
【図１２】第４実施の形態に関わる磁気ランダムアクセスメモリを示すブロック図。
【図１３】第５実施の形態に関わる磁気ランダムアクセスメモリを示すブロック図。
【図１４】クロスポイントタイプセルアレイ構造を示す図。
【図１５】1Tr-1MTJ タイプセルアレイ構造を示す図。
【図１６】1Tr-nMTJ タイプセルアレイ構造を示す図。
【図１７】はしごタイプセルアレイ構造を示す図。
【符号の説明】
【０１７４】
１１：  メモリセルアレイ、  １２：  磁気抵抗効果素子、  １３：  参照セル（磁気抵抗効果素子）、  １４，１８’：  ドライバ／デコーダ／セレクタ、  １５，１７’：  シンカー／デコーダ／セレクタ、  １６，１９，１９Ａ，１９Ｂ，２０，２０Ａ，２０Ｂ：  電流源、  １７，１８：  ドライバ・シンカー／デコーダ／セレクタ、  ２１：  読み出し回路、  ２２：  制御回路、  ＷＬ＜０＞，ＷＬ＜１＞，・・・ＷＬ＜５＞：  ワード線、  ＢＬ＜０＞，ＢＬ＜１＞，・・・ＢＬ＜３＞：  ビット線、  ＢＬｒｅｆ０，ＢＬｒｅｆ１：  リファレンスビット線、  Ｓ／Ａ，Ｓ／Ａ（ｒｅｆ）：  センスアンプ、  ＭＴＪ：  ＭＴＪ素子、  Ｄ１，Ｄ２：  参照セル（ＭＴＪ素子）。
【図１】
2006286047.tif 000003
【図２】
2006286047.tif 000004
【図３】
2006286047.tif 000005
【図４】
2006286047.tif 000006
【図５】
2006286047.tif 000007
【図６】
2006286047.tif 000008
【図７】
2006286047.tif 000009
【図８】
2006286047.tif 000010
【図９】
2006286047.tif 000011
【図１０】
2006286047.tif 000012
【図１１】
2006286047.tif 000013
【図１２】
2006286047.tif 000014
【図１３】
2006286047.tif 000015
【図１４】
2006286047.tif 000016
【図１５】
2006286047.tif 000017
【図１６】
2006286047.tif 000018
【図１７】
2006286047.tif 000019