(57)【要約】【課題】  複数の露光時間による画像信号で合成された画像の乱れを少なくすること。【解決手段】  撮像素子２で受光が開始され、受光によって各画素列が電荷を蓄積しているときに、蓄積された電荷を所定画素列に破棄させるようにした。そのため、前記所定画素列における露光の開始タイミングを実質的に遅らせることができる。そして、前記所定画素列では短露光時間や超短露光時間で受光された画像信号を取得させることができ、また同時に、その他の画素列では標準露光時間で受光された画像信号を取得させることができる。その結果、標準露光時間の受光による画像信号と短露光時間や超短露光時間の受光による画像信号とを同時に取得することができ（被写体の位置や状態を等しくすることができ）、標準露光時間に短露光時間や超短露光時間での受光で取得された画像信号を合成した場合に、その合成によって生成される画像の乱れを少なくすることができる。【選択図】  図９
2006166294.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子の全画素に一括的にリセットを行わせ、その後、露光を開始し、露光時間経過した後に露光を終了させ、その後に前記撮像素子の各画素に蓄積された電荷を出力させる撮像装置であって、
前記撮像素子は、その露光領域が論理的に領域分割され、
前記一括リセットに先行して前記撮像素子の領域毎の露光状態を検出する露光状態検出手段と、その検出された露光状態に基づいて前記露光を開始後から前記露光終了までの間に前記撮像素子の所定領域毎にリセットを行わせるリセット制御手段とを備えたことを特徴とする撮像装置。
【請求項２】
前記露光状態検出手段は、前記撮像素子の露光領域を構成する画素列毎に露光状態を検出し、
前記リセット制御手段は、前記撮像素子の露光領域を構成する画素列毎にリセットタイミングを設定させることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記露光状態検出手段は、前記撮像素子の露光領域をマトリックス状に分割した一領域毎に露光状態を検出し、
前記リセット制御手段は、前記撮像素子の露光領域をマトリックス状に分割した一領域毎にリセットタイミングを設定させることを特徴とする請求項１に記載の撮像装置。
【請求項４】
全画素に一括的にリセットを行い、その後、露光を開始し、露光時間経過した後に露光が終了され、その後に各画素に蓄積された電荷を出力する撮像素子であって、
前記撮像素子は、所定画素群毎にリセットを行う部分リセット手段を備え、前記部分リセット手段は、前記露光を開始後から前記露光終了までの間に、所定画素群毎に独立にリセット動作を行うことを特徴とする撮像素子。
【請求項５】
前記部分リセット手段は、露光領域を構成する画素列毎にリセットタイミングを設定させることを特徴とする請求項４に記載の撮像素子。
【請求項６】
前記部分リセット手段は、露光領域をマトリックス状に分割した一領域毎にリセットタイミングを設定させることを特徴とする請求項４に記載の撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、種々の露光時間による受光で取得される複数の画像を合成して、ダイナミックレンジの広い画像を生成可能な撮像装置（デジタルスチルカメラ）及び当該撮像装置に好適な撮像素子に関する。
【背景技術】
【０００２】
従来、この種の撮像装置としては、標準露光時間による受光によって画像を取得した後、その標準露光時間より短い短露光時間による受光によって画像を取得し、さらに、標準露光時間で取得された画像内で輝度値がダイナミックレンジの最大値となっている画素を短露光時間で取得された画像内の画素と置き換えることで、ダイナミックレンジの広い画像を生成するものがある（例えば、特許文献１参照）。
【特許文献１】特開２００３―１９８９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の撮像装置にあっては、標準露光時間による受光が終了した後に、短露光時間による受光を開始するようになっているため、例えば、被写体に動きが場合、標準露光時間による受光によって取得される画像と、短露光時間による受光によって取得される画像とでは、被写体の状態が変化してしまい、その結果、前記置き換えによって生成される画像が乱れてしまう（不自然な画像となってしまう）恐れがあった。特に、デジタルスチルカメラにおいては、高精細、高画質な静止画を出力する必要があり、前記の如く２段階露光の方式は適さない。
【０００４】
本発明は、上記従来の技術の未解決の課題を解決することを目的とするものであって、複数の画像を合成する場合に、その合成によって生成される画像の乱れを少なくすることが可能な撮像装置（デジタルスチルカメラ）及び当該撮像装置に好適な撮像素子を提供することを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の撮像装置は、撮像素子の全画素に一括的にリセットを行わせ、その後、露光を開始し、露光時間経過した後に露光を終了させ、その後に前記撮像素子の各画素に蓄積された電荷を出力させる撮像装置であって、前記撮像素子は、その露光領域が論理的に領域分割され、前記一括リセットに先行して前記撮像素子の領域毎の露光状態を検出する露光状態検出手段と、その検出された露光状態に基づいて前記露光を開始後から前記露光終了までの間に前記撮像素子の所定領域毎にリセットを行わせるリセット制御手段とを備えたことを特徴とする。
【０００６】
また、上記課題を解決するために、本発明の撮像素子は、全画素に一括的にリセットを行い、その後、露光を開始し、露光時間経過した後に露光が終了され、その後に各画素に蓄積された電荷を出力する撮像素子であって、前記撮像素子は、所定画素群毎にリセットを行う部分リセット手段を備え、前記部分リセット手段は、前記露光を開始後から前記露光終了までの間に、所定画素群毎に独立にリセット動作を行うことを特徴とする。
【０００７】
この構成によれば、所定画素領域における露光の開始タイミングを実質的に遅らせることができるため、前記所定画素領域を標準露光時間より短い露光時間（短露光時間）だけ露光させることができ、また同時に、前記所定画素領域以外の画素領域を標準露光時間で露光させることができる。その結果、標準露光時間の露光で蓄積される電荷と短露光時間の露光で蓄積される電荷とを同時に取得することができ、例えば、標準露光時間の露光を終了させた後に、短露光時間の露光を開始させる方法に比べ、露光時間の異なる複数の画像を合成する場合に、その合成で生成される画像の乱れを少なくすることができる。
【０００８】
また、本発明の撮像装置は、前記リセット制御手段は、前記露光状態検出手段は、前記撮像素子の露光領域を構成する画素列毎に露光状態を検出し、前記リセット制御手段は、前記撮像素子の露光領域を構成する画素列毎にリセットタイミングを設定させるようにしてもよい。
さらに、前記露光状態検出手段は、前記撮像素子の露光領域をマトリックス状に分割した一領域毎に露光状態を検出し、前記リセット制御手段は、前記撮像素子の露光領域をマトリックス状に分割した一領域毎にリセットタイミングを設定させるようにしてもよい。
【０００９】
また、本発明の撮像素子は、前記部分リセット手段は、露光領域を構成する画素列毎にリセットタイミングを設定させるようにしてもよい。
さらに、前記部分リセット手段は、露光領域をマトリックス状に分割した一領域毎にリセットタイミングを設定させるようにしてもよい。
この構成によれば、例えば、所定画素列に飽和画素がない場合には、その所定画素列におけるリセットタイミングを早いタイミングに設定し、より長い露光時間となるようにし、また、所定画素列に所定数以上の飽和画素がある場合には、その所定画素列におけるリセットタイミングを遅いタイミングに設定し、より短い露光時間となるようにして飽和画素を削減することで、各画素列それぞれでＳ／Ｎ比を向上させると共に、飽和画素の数（白とびしてしまう画素の数）を前記所定数より少なくすることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る撮像装置の一実施形態を、図面に基づいて説明する。
この撮像装置１（デジタルスチルカメラ）は、１フレーム期間に３種類の露光時間（標準露光時間、短露光時間、長短時間露光）で画像を撮像する撮像素子を備える。即ち、この撮像素子は、まず、メカシャッタを閉じて入射光を遮った後、センサセルアレイの各画素列に一括してリセット動作（各画素列に蓄積されている電荷を破棄させる動作）を行う。もしくは、リセット動作を順次全ての画素列分行うことで、一括リセットとする。次に、メカシャッタを開いて各画素に受光を開始させ、第１所定時間（標準露光時間から短露光時間を減じた時間）又は第２所定時間（標準露光時間から超短露光時間を減じた時間）が経過したときに所定の画素列にリセット動作を行う。なお、本実施形態では、それぞれ第１リセットＲ１、第２リセットＲ２と呼ぶ。さらに、前記一括のリセット動作が行われてから標準露光時間が経過したときに、メカシャッタを閉じて受光を終了させた後、各画素列に蓄積されている電荷を平面視上側から平面視下側まで順次電荷を読み出すようになっている。そして、撮像装置１にあっては、それら読み出された電荷による画像信号をそれぞれ合成することで、ダイナミックレンジの広い画像を得ることができるようになっている。この様子を示した図が図８である。なお、本実施形態では、一括リセット後に、第１リセットＲ１及び第２リセットＲ２を行う（リセット動作を２回行う）例を示したが、これに限られるものではない。例えば、リセット動作を３回以上行うようにしてもよい。
【００１１】
また、その際、この撮像装置１は、先行する露出制御期間において適当な露光時間で撮像動作を行い、撮像素子からの出力を画素列毎に評価し、その評価結果に基づいて、画素列毎に露光時間を設定するようになっている。そして、図８の撮像初期化期間・通信期間にて、画素列毎に設定された露光時間を撮像素子へ出力する。その後、前記露光期間の撮像動作を行う。
【００１２】
＜撮像装置の構成＞
図１は、本発明の一実施形態の内部構成を示すブロック図である。この図１に示すように、撮像装置１は、撮像素子２、ＡＦＥ(Analog Front End)３、及びＤＳＰ(Digital Signal Processor)４を含んで構成される。また、図示しないメカニカルシャッタ（メカシャッタ）、電源スイッチ、レリーズボタン及びマイクロコンピュータ(マイコン)を含む。メカシャッタは、撮像素子の受光面への光の入射、遮断を制御するための機構である。電源スイッチは、撮像装置１に電源を印加し、動作を開始させる機構である。レリーズボタンは、利用者が撮像装置に対して静止画像をキャプチャさせる指示を送るための機構である。マイコンは、電源スイッチ、レリーズボタンの状態を監視し、また、メカシャッタの状態を制御する。マイコン、レリーズボタン及びメカシャッタの動作を図８に示す。
【００１３】
図示しないマイコンは、以下の撮像動作（１から５）を行う。なお、「Ｍ」で始まる処理はマイコンの処理を示し、「Ｄ」で始まる処理はＤＳＰ４の処理を示す。
（Ｍ１）撮像装置１の電源スイッチにより電源がオン状態とされると、撮像装置１は撮像動作を開始するとともに、マイコンはメカシャッタを開状態とする。そして、ＤＳＰ４を前述の露光制御期間に入らせる。
【００１４】
（Ｄ１）ＤＳＰ４は、露光制御期間に最適な露光条件（露光時間）を決定する。
（Ｍ２）その後、利用者によって画角や露出が良好と判断され、レリーズボタンが押されると、メカシャッタを閉状態とし、ＤＳＰ４を前述の撮像初期化期間・通信期間に入らせる。
（Ｄ２）ＤＳＰ４は、撮像初期化期間・通信期間に入ると、前期決定した露光条件を撮像素子に通信する。また、通信が終了すると、一括リセットコマンドを実行し、また、マイコンに対して通信終了を通知する。以上により、撮像素子２は目的の露光条件となる。
【００１５】
（Ｍ３）マイコンはＤＳＰ４の通信終了を検出すると、メカシャッタを開状態とする。（露光（電荷蓄積）期間になる）。
（Ｍ４）マイコンは、露光開始後さらに標準露光時間が経過すると、メカシャッタを閉状態とする。そして、ＤＳＰ４（撮像素子２）をデータ転送期間とし、ＤＳＰ４に対して画像データの取り込みと画像処理の動作をさせる。
【００１６】
ＡＦＥ３は、図２に示すように、撮像素子２（水平転送部１１）から転送される信号をクランプ回路１７でクランプする。そして、ＡＦＥ３は、そのクランプされた信号をＡＭＰ１８で増幅し、その信号をＡＤＣ１９でデジタル画像信号としてＤＳＰ４の露出制御部２０及び画素値計算部２３（後述）に出力する。
ＤＳＰ４は、図３に示すように、露出制御部２０、露出制御ＲＡＭ２１、画素値計算部２３及び通信部２２を含んで構成される。ＤＳＰ４に関しては後述する。
【００１７】
ここで、撮像素子２の構成について具体的に説明する。
撮像素子２は、図４に示すように、読み出しラインスキャナ５、通信部６、リセット制御部７、基準タイミング発生部８、駆動パルス発生部９、センサセルアレイ１０、及び水平転送部１１を含んで構成される。
センサセルアレイ１０は、図５に示すように、平面視でマトリックス状に配された複数のセンサセルと、平面視で横方向に並んでいる各センサセル列それぞれに対応して設けられた複数のアドレス線、複数のリセット線及び複数の読み出し線とを含んで構成される。そして、センサセルアレイ１０は、撮像レンズ（不図示）で集光された光を各センサセルで電荷に変換して蓄積する。また、対応するリセット線が駆動されるとリセット動作（蓄積中の電荷を破棄する動作）を実行する。さらに、センサセルは、対応する読み出し線が駆動されると蓄積中の電荷を水平転送部１１に出力する。
【００１８】
水平転送部１１は、センサセルアレイ１０（１画素列分のセンサセル）から出力された電荷群（１画素列分の電荷）を、信号（電圧）としてＡＦＥ３に転送する。
リセット制御部７(後述)は、図６に示すように、通信部６から出力される第１リセット制御データを保持する第１リセット制御レジスタ１２と、第２リセット制御データを保持する第２リセット制御レジスタ１２とを含んで構成される。そして、リセット線の状態（リセット動作）を制御する。なお、第１リセット制御レジスタ１２及び第２リセット制御レジスタ１３は、センサセルアレイの画素列の数分のビット数の記憶手段があり、各々のビットが、画素列毎に第１リセット及び第２リセットの動作の実行／不実行を制御する。具体的には、この制御データは、第１リセットタイミング（後述）でリセット動作を行う画素列の行番号に対応するビットは有効「１」とし、リセット動作を行わない他の行番号に対応するビットは無効「０」とする。第２リセットＲ２(後述)も同様である。
【００１９】
基準タイミング発生部８(後述)は、図７に示すように、第１及び第２リセットタイミングレジスタ１４及び１５、及び基準タイミング発生部コア１６を含んで構成される。そして、撮像素子内部の基準となるタイミングを与えるクロック（パルス）を発生する。なお、第１リセットタイミングレジスタ１４は、通信部６から出力される第１リセットタイミングを保持するレジスタである。また、第２リセットタイミングレジスタ１５は、通信部６から出力される第２リセットタイミングを保持するレジスタである。
【００２０】
読み出しラインスキャナ５は、センサセルアレイ１０の読み出し線を平面視上側から平面視下側まで順次駆動させる制御信号（以下、読み出しライン制御信号とも呼ぶ。）を駆動パルス発生部９に出力する。即ち、後述の基準タイミング発生部８からの読み出し基準パルス信号を画素列単位に順次出力し、画素列単位に読み出し処理を行う。
通信部６は、ＤＳＰ４の通信部２２（後述）から送信されるシリアル通信データをパラレルデータに変換する。本実施形態では、送信されるデータ及びコマンドは、以下の５つである。
【００２１】
（１）第１リセットタイミング（一括リセットが実行されてから第１リセットＲ１が実行されるまでの時間を与える値）
（２）第２リセットタイミング（一括リセットが実行されてから第２リセットＲ２が実行されるまでの時間を与える値）
（３）画素列毎に、第１リセット（Ｒ１）を実行するか否かを決定する制御データ
（４）画素列毎に、第２リセット（Ｒ２）を実行するか否かを決定する制御データ
（５）撮像素子に対して一括リセットを実行させる一括リセットコマンド（ワイドダイナミックレンジ画像撮像の露光開始のトリガコマンド）
そして、通信部６は、第１及び第２リセットタイミングを、基準タイミング発生部８（それぞれ第１及び第２リセットタイミングレジスタ１４及び１５）に出力する。
【００２２】
また、通信部６は、前記制御データを、リセット制御部７(それぞれ第１リセット制御レジスタ１２、第２リセット制御レジスタ１３)へ出力する。
ここで、前述の基準発生部の基準タイミング発生部コア１６（図７）について説明する。基準タイミング発生部コア１６は、リセット、読み出しに関わる基準パルスを生成する。露出制御期間においては、撮像装置１に露出制御動作を行わせるために、センサセルアレイ１０のリセット信号、読み出し基準パルス信号（センサセルアレイ１０から信号を読み出すタイミングを与える信号）を自走させる。撮像初期化期間においては、センサセルアレイ１０の各画素に蓄積されている電荷を一括して全て破棄させるリセット動作の開始を示す信号（以下、「一括リセットタイミング信号」とも呼ぶ。）を駆動パルス発生部９に出力する。また、露光期間においては、基準タイミング発生部コア１６は、一括リセットタイミング信号を基準として、前記第１リセットタイミングによって決まるタイミングで、センサセルアレイ１０のリセット線（後述）を駆動させるタイミングを与える信号（以下、「第１リセットタイミング信号」とも呼ぶ。）を駆動パルス発生部９に出力する。
【００２３】
また、基準タイミング発生部コア１６は、一括リセットタイミング信号を基準として、前記第２リセットタイミングによって決まるタイミングで、センサセルアレイ１０のリセット線を駆動させるタイミングを与える信号（以下、「第２リセットタイミング信号」とも呼ぶ。）を駆動パルス発生部９に出力する。
データ転送期間においては、基準タイミング発生部コア１６は、センサセルアレイ１０から信号を読み出す基準パルス信号を駆動パルス発生部９に出力する。
【００２４】
駆動パルス発生部９は、通信部６（ＤＳＰ１経由）から一括リセットコマンドに基づき、基準タイミング発生部８（基準タイミング発生部コア１６）からの一括リセットタイミング信号を受信し、センサセルアレイ１０の全てのリセット線を同時に駆動し、センサセルアレイ１０の各画素に蓄積されている電荷を全て破棄させる。なお、本実施形態では、一括リセットタイミング信号を受信した場合に、全てのリセット線を同時に駆動させる例を示したが、これに限られるものではない。例えば、各リセット線を順番に駆動させるようにしてもよい。また、露光期間において、駆動パルス発生部９は、基準タイミング発生部８（基準タイミング発生部コア１６）から第１リセットタイミング信号を受信し、リセット制御部７の第１リセット制御レジスタ１２に保持されている制御データのうち、「１」（有効）の行番号の画素列に対応するリセット線を全て同時に駆動し、当該画素列に蓄積されている電荷を破棄させる。同様に、基準タイミング発生部コア１６から第２リセットタイミングを受信し、リセット制御部７の第２リセット制御レジスタ１２に保持されている制御データ「１」（有効）の行番号の画素列に対応するリセット線を全て同時に駆動する。また、駆動パルス発生部９は、読み出しラインスキャナ５から読み出しライン制御信号を受信し、読み出しライン制御信号に基づき、センサセルアレイ１０の読み出し線を、前述の読み出し基準パルス信号のタイミングで平面視上側から順次駆動する。
【００２５】
次に、ＤＳＰ４の構成及び機能を説明する。
露出制御部２０は、図８の露出制御期間に露出制御の動作を行う。具体的には、ＡＦＥ３（ＡＤＣ１９）から出力されるデジタル画像信号の輝度値を評価し、その評価結果から、前述の標準露光時間、短露光時間、超短露光時間を算出し、それを内部の格納手段(不図示)に格納する。評価方法としては、例えば、比較的短い露光時間(固定)で撮像動作を行い、そのデジタル画像信号のヒストグラム(評価値)を算出し、そのヒストグラムから標準露光時間、短露光時間、超短露光時間を算出する。また、露出制御部２０は、画素列毎に輝度値の評価を行う。そして、その評価値に基づいて、画素列毎に、前記標準露光時間、短露光時間、超短露光時間の何れを選択するか判定し、その結果を露出制御ＲＡＭ２１に格納する。具体的には、露出条件を示す露出コード、例えば、３つのコード（「０」〜「２」の数値）を画素列毎に露出制御ＲＡＭ２１に格納する。各々のコードの意味は、「０」は標準露光時間、「１」は短露光時間、「２」は超短露光時間を意味する。
【００２６】
そして、露出制御部２０は、図８の撮像初期化期間・通信期間において、前記算出した露出条件を撮像素子２に設定する（画素列毎の標準露光、短露光、超短露光を設定）。具体的には、算出された短露光時間及び超短露光時間を実現するための第１リセットタイミング及び第２リセットタイミングを算出し、それを通信部２２に出力する。また、画素列毎に露出コードに対応する撮像条件を撮像素子２に設定する。具体的には、露出制御部２０は、露出制御ＲＡＭ２１から露出コードを読み出し、そのコードに対応する制御データを生成する。つまり、ある画素列の露出コードが「２」の場合は、第２リセットの制御データを「１」（実行）とし、第１リセットの制御データは「０」(不実行)とする。露出コード「１」の場合は、第２リセットの制御データを「０」（不実行）とし、第１リセットの制御データは「１」（実行）とする。露出コード「０」の場合は、第２リセットの制御データを「０」（不実行）とし、第１リセットの制御データは「０」（不実行）とする（標準露光）。即ち、露出制御部２０は、画素列分の露出コードを読み出し、それに基づいて、第１リセット制御レジスタ及び第２リセット制御レジスタの値（制御データ）を生成する。そして、それらを通信部２２に出力する。
【００２７】
通信部２２は、露出制御部２０から出力される第１リセットタイミング、第２リセットタイミング及び制御データ（第１、第２リセット制御レジスタに対応）をシリアル通信データに変換し、その変換されたシリアル通信データを撮像素子２（通信部６）に出力する。その結果、撮像素子４は、広いダイナミックレンジの画像が撮影できる露出条件に設定される。そして、前記データ群の通信が終了後、ＤＳＰ４は一括リセットコマンドを、通信部２２を通じて発行する。
【００２８】
図８の露光期間において、撮像素子２は露光及びリセット動作を行う。一方、ＤＳＰ４は、露光期間は露出制御や画像生成に関する処理は行わない。
図８のデータ転送期間において、撮像素子２（ＡＦＥ３）から画像データが出力され、画像生成処理を行う。即ち、画素値計算部２３は、ＡＦＥ３（ＡＤＣ１９）から出力されるデジタル画像信号と、露出制御ＲＡＭ２１（露出制御部２０）から読み出される露出コードとに基づいて、ダイナミックレンジが広い画像（広Ｄレンジ画像）を生成する。そして、画素値計算部２３は、その生成された広Ｄレンジ画像を外部機部（不図示）に出力する。
【００２９】
＜撮像装置の動作＞
まず、利用者が撮像装置１の電源スイッチをオン状態としたとする。すると、撮像装置１によって、撮像動作が開始され、図８及び図９の時刻ｔ1に示すように、マイコンによって、メカシャッタが開状態とされ、ＤＳＰ４が露出制御期間となる。そして、比較的短い露光時間（固定）で撮像された画像のデジタル画像信号がＤＳＰ４の露出制御部２０に出力され、露出制御部２０によって、その出力されたデジタル画像信号に基づいて標準露光時間、短露光時間及び超短露光時間が算出され、また、その算出された標準露光時間、短露光時間及び超短露光時間のいずれを選択するのかが画素列毎に判定される。
【００３０】
ここで、説明の簡単のため、センサセルアレイ１０の画素列の総数が１３行であるとする。そして、８行目から１３行目までの画素列に標準露光時間の選択が判定され、５行目から７行目までの画素列に短露光時間の選択が判定され、１行目から４行目までの画素列に超短露光時間の選択が判定されたとする。すると、露出制御部２０によって、８行目から１３行目までの画素列に露出コード「０」が設定され、５行目から７行目までの画素列に露出コード「１」が設定され、１行目から４行目までの画素列に露出コード「２」が設定され、それら各画素列に設定された露出コードが露出制御ＲＡＭ２１に格納される。
【００３１】
上記動作が実行された後に、画角や露出が良好と判断し、利用者がレリーズボタンを押したとする。すると、図８及び図９の時刻ｔ2に示すように、マイコンによって、メカシャッタが閉状態とされ、ＤＳＰ４が撮像初期化期間・通信期間となる。そして、露出制御部２０によって、露出制御期間に算出された短露光時間及び超短露光時間を実現するための第１リセットタイミング及び第２リセットタイミングと、露出制御ＲＡＭ２１に保持されている各画素列の露出コードに応じた制御データ（８行目から１３行目までの画素列については第２リセットＲ２及び第１リセットＲ１の両方とも制御データ「０」（不実行）、５行目から７行目までの画素列については第１リセットＲ１の制御データ「０」（不実行）及び第２リセットＲ２の制御データ「１」（実行）、１行目から４行目までの画素列の第２リセットＲ２の制御データ「１」（実行）及び第１リセットＲ１の制御データ「０」（不実行））とがＤＳＰ４の通信部２２を介して撮像素子２の通信部６に送信される。
【００３２】
また、撮像素子２の通信部６によって、その送信された第１リセットの制御データ「１，１，１，１，０，０，０，０，０，０，０，０，０」（左端からＮ番目の数値がＮ行目の制御データを示す）及び第２リセットの制御データ「０，０，０，０，１，１，１，０，０，０，０，０，０」がそれぞれ第１リセット制御レジスタ１２及び第２リセット制御レジスタ１３に保持させる。また同様に、前記送信された第１リセットタイミング信号及び第２リセットタイミング信号がそれぞれ基準タイミング発生部８の第１リセットタイミングレジスタ１４及び第２リセットタイミングレジスタ１５に保持させる。通信が終了し、撮像素子２の状態が設定された後、ＤＳＰ４は一括リセットコマンドを発行する。そして、基準タイミング発生部コア１６によって、一括リセットタイミング信号が駆動パルス発生部９に出力され、駆動パルス発生部９によって、センサセルアレイ１０のリセット線が全て駆動され、センサセルアレイ１０の各画素に蓄積されている電荷が全て破棄される。
【００３３】
さらに、一括リセット終了後、その旨がＤＳＰ４によってマイコンに通知され、図８及び図９の時刻ｔ3に示すように、露光期間となり、マイコンによって、メカシャッタが開状態とされる。そして、基準タイミング発生部コア１６によって、一括リセット後、さらに第１リセットタイミングレジスタに設定された時間経過した後に第１リセットタイミング信号が駆動パルス発生部９に出力される。そして、図８及び図９の時刻ｔ4に示すように、駆動パルス発生部９によって、リセット制御部７の第１リセット制御レジスタ１２に保持されている制御データのうち、「１」（有効）とされた５行目から７行目までの画素列に対応するリセット線が駆動され、その結果、５行目から７行目までの画素列に蓄積されている電荷が破棄される。
【００３４】
また、その第１リセットＲ１の後、基準タイミング発生部コア１６によって、一括リセット後に対して、第２リセットタイミングレジスタに設定された時間経過した後に第２リセットタイミング信号が駆動パルス発生部９に出力される。そして、図８及び図９の時刻ｔ5に示すように、駆動パルス発生部９によって、リセット制御部７の第２リセット制御レジスタ１３に保持されている制御データのうち「１」（有効）とされた１行目から４行目までの画素列に対応するリセット線が駆動され、その結果、１行目から４行目までの画素列に蓄積されている電荷が破棄される。
【００３５】
さらに、その第２リセットＲ２の後、図８及び図９の時刻ｔ6に示すように、露光が開始されてから標準露光時間が経過したとする。すると、マイコンによって、メカシャッタが閉じられ、センサセルアレイ１０の各画素による電荷の蓄積が終了され、ＤＳＰ４がデータ転送期間となる。即ち、８行目から１３行目までが一括リセット後から標準露光時間で露光され、５行目から７行目までが第１リセットＲ１後から短露光時間で露光され、１行目から４行目までが第２リセットＲ２後から超短露光時間で露光される。そして、読み出しラインスキャナ５によって、読み出しライン制御信号が駆動パルス発生部９に出力される。また、駆動パルス発生部９によって、読み出し基準パルス信号のタイミングで、センサセルアレイ１０の読み出し線が順次駆動され、その結果、平面視上側の画素列から平面視下側の画素列まで各画素に蓄積されている電荷が順次水平転送部１１に転送される。
【００３６】
このように、本実施形態によれば、撮像素子２で受光が開始され、受光によって各画素列が電荷を蓄積しているときに、蓄積された電荷を５〜７行目及び１〜４行目の画素列に破棄させるようにした。そのため、それらの画素列における露光時間を実質的に短くすることができる。そして、５〜８行目及び１〜４行目の画素列では短露光時間や超短露光時間で受光された画像信号を取得させることができ、また同時に、８〜１３行目の画素列では標準露光時間で受光された画像信号を取得させることができる。その結果、標準露光時間の受光による画像信号と短露光時間や超短露光時間の受光による画像信号とを同時に取得することができ（被写体の位置や状態を等しくすることができ）、例えば、標準露光時間での受光が終了した後に、短露光時間や超短露光時間での受光を開始する方法に比べ、標準露光時間に短露光時間や超短露光時間での受光で取得された画像信号を合成した場合に、その合成によって生成される画像の乱れを少なくすることができる。
【００３７】
また、先行する露出制御期間に生成された画像信号内の所定画素列に飽和画素がない場合には、その所定画素列に蓄積されている電荷を破棄するタイミングを早いタイミングに設定し、より長い露光時間となるようにした。また、前記所定画素列に所定数以上の飽和画素がある場合には、前記所定画素領域における前記所定タイミングを遅いタイミングに設定し、より短い露光時間とすることで飽和画素を削減するようにした。そのため、引き続く露光期間に生成される画像信号内の各所定画素領域それぞれでＳ／Ｎ比を向上させると共に、飽和画素（白とびの画素）の数を前記所定数より少なくすることができる。
【００３８】
以上、図１及び図４の撮像素子２、図４のリセット制御部７及び基準タイミング発生部８、図６の第１リセット制御レジスタ１２及び第２リセット制御レジスタ１３、図７の第１リセットタイミングレジスタ１４、第２リセットタイミングレジスタ１５及び基準タイミング発生部コア１６が特許請求の範囲に記載の部分リセット手段を構成し、以下同様に、図３の露出制御部２０が露光状態検出手段及びリセット制御手段を構成する。
【００３９】
なお、本発明の撮像装置及び撮像素子は、上記実施の形態の内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
上記実施形態では、各画素列の露光状態に基づいて第１リセットタイミングや第２リセットタイミングでリセットを行うか否かを示す制御データを画素列毎に設定させ、その設定させた制御データに基づいて画素列毎にリセットを行う例を示したが、これに限られるものではない。例えば、センサセルアレイ１０をマトリックス状に分割してなる画素領域毎（矩形領域毎）にリセットを行うことができる場合には、前記画素領域毎の露光状態に基づいて第１リセットタイミングや第２リセットタイミングでリセットを行うか否かを示す制御データを前記画素領域毎に設定させ、その設定させた制御データに基づいて前記画素領域毎にリセットを行うようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の撮像装置の一実施形態の概略構成を示すブロック図である。
【図２】図１のＡＦＥの内部構成を示すブロック図である。
【図３】図１のＤＳＰの内部構成を示すブロック図である。
【図４】図１の撮像素子の内部構成を示すブロック図である。
【図５】図４のセンサセルアレイの内部構成を示すブロック図である。
【図６】図４のリセット制御部の内部構成を示すブロック図である。
【図７】図４の基準タイミング発生部の内部構成を示すブロック図である。
【図８】本発明の動作を説明するための説明図である。
【図９】本発明の動作を説明するための説明図である。
【符号の説明】
【００４１】
１は撮像装置、２は撮像素子、３はＡＦＥ、４はＤＳＰ、５は読み出しラインスキャナ、６は通信部、７はリセット制御部、８は基準タイミング発生部、９は駆動パルス発生部、１０はセンサセルアレイ、１１は水平転送部、１２は第１リセット制御レジスタ、１３は第２リセット制御レジスタ、１４は第１リセットタイミングレジスタ、１５は第２リセットタイミングレジスタ、１６は基本タイミング発生部コア、１７はクランプ回路、１８はＡＭＰ、１９はＡＤＣ、２０は露出制御部、２１は露出制御ＲＡＭ、２２は通信部、２３は画素値計算部
【図１】
2006166294.tif 000003
【図２】
2006166294.tif 000004
【図３】
2006166294.tif 000005
【図４】
2006166294.tif 000006
【図５】
2006166294.tif 000007
【図６】
2006166294.tif 000008
【図７】
2006166294.tif 000009
【図８】
2006166294.tif 000010
【図９】
2006166294.tif 000011