(57)【要約】    【課題】  ソース電極とドレイン電極の入れ替えが可能であり、かつ、ドレイン端での電界緩和を実現することができる電界効果トランジスタを提供する。    【解決手段】    ガラスなどの基板１の上に、中央部（チャネル領域２Ｃの中央部）にてチャネル幅が最小となり（最小チャネル幅Ｗｍｉｎ）、かつ、該チャネル幅が中央部からソース領域２Ｓの端部及びドレイン領域２Ｄの端部に向かってテーパ状に拡がる半導体薄膜２を形成する。その後、かかる半導体膜２をゲート絶縁膜３によって被膜し、チャネル領域２Ｃと対抗する位置にゲート電極４を形成する。【選択図】    図１
2006344905.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域、チャネル領域、ドレイン領域が形成された半導体膜と、ゲート絶縁膜と、前記ゲート絶縁膜を介してチャネル領域に対向配置されたゲート電極と、ソース電極及びドレイン電極とを備えた電界効果トランジスタであって、
前記半導体膜のチャネル幅は、該半導体膜の中央部において最小となっており、該中央部からソース・ドレイン端に向かってテーパ状に拡がっていることを特徴とする電界効果トランジスタ。
【請求項２】
前記チャネル領域の下部には所定の膜厚を有するギャップ材が設けられ、
前記チャネル領域中央部の膜厚は、該チャネル領域のソース・ドレイン端近傍における膜厚よりも薄くなっていることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記ギャップ材の膜厚は、前記チャネル領域の中央部において厚く、前記ソース・ドレイン端に近づくにつれて薄くなることを特徴とする請求項２に記載の電界効果トランジスタ。
【請求項４】
ソース領域、チャネル領域、ドレイン領域が形成された半導体膜と、ゲート絶縁膜と、前記ゲート絶縁膜を介してチャネル領域に対向配置されたゲート電極と、ソース電極及びドレイン電極とを備えた電界効果トランジスタであって、
前記チャネル領域の下部には所定の膜厚を有するギャップ材が設けられ、
前記チャネル領域中央部の膜厚は、該チャネル領域のソース・ドレイン端近傍における膜厚よりも薄くなっていることを特徴とする電界効果トランジスタ。
【請求項５】
請求項１〜３のいずれか１の請求項に記載の電界効果トランジスタを備えることを特徴とする電気光学装置。
【請求項６】
請求項１〜３のいずれか１の請求項に記載の電界効果トランジスタを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
電界効果トランジスタ（ＦＥＴ）においては、ドレイン端での電界集中によりホットキャリアが発生し、リーク電流の増大やドレイン領域の劣化などの問題を引き起こすことが知られている。このような問題を解消するため、ドレイン領域側のチャネル幅を広く設定することで、ドレイン端での電界を緩和する方法が提案されている（例えば、特許文献１、２参照）。
【０００３】
図８は特許文献１に記載されている技術を適用したＦＥＴの要部構成を示す平面図であり、図９は特許文献２に記載されている技術を適用したＦＥＴの要部構成を示す平面図である。
図８に示すように、基板の上にはソース領域２Ｓ、チャネル領域２Ｃ、ドレイン領域２Ｄを備える半導体薄膜２が形成される。半導体薄膜２は、平面的にみてドレイン領域２Ｄの幅がソース領域２Ｓの幅に比べて大きくなるように、かつ、その形状がソース領域２Ｓからドレイン領域２Ｄに向けてテーパ状に拡がるようにパターニングされる。
【０００４】
【特許文献１】特開２００３−８０２４号公報
【特許文献２】特開２００２−６４２０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、ドレイン領域２Ｄの幅がソース領域２Ｓの幅に比べて大きく、かつ、その形状がソース領域２Ｓからドレイン領域２Ｄに向けてテーパ状に拡がるように形成することでドレイン端での電界を緩和することができるが、ドレイン電極６Ｄとソース電極６Ｓは固定されてしまうという問題がある。
例えば、Ｎ型のトランジスタであれば電位の低い方の電極がソース電極、電位の高い方の電極がドレイン電極となるが、トランジスタの中にはパストランジスタのように回路の動作によってソース電極とドレイン電極が入れ替わるものも存在する。このようなパストランジスタを構成するためには、ソース電極とドレイン電極の入れ替わりを可能としなければならないが、上記技術においてはドレイン電極６Ｄとソース電極６Ｓは固定されてしまうため、パストランジスタを構成することはできない。
また、露光時のアライメントずれなどにより、ゲート電極の位置がずれると最小チャネル幅が変わってしまうという問題がある。
【０００６】
これに対し、ソース領域２Ｓの幅とドレイン領域２Ｄの幅とを等しく、かつ、大きく設定した場合には（図９参照）、ソース電極とドレイン電極との入れ替えが可能となるため、パストランジスタを構成することができる。しかしながら、図９に示すように、チャネル領域内部にてチャネル領域２Ｃからドレイン領域２Ｄ及びソース領域２Ｓに向けてその幅が非連続に(急峻に）大きく変化している場合には、結局、角部Ｃにおいて電界が集中し、発熱などによって特性が悪化してしまうといった問題があった。
【０００７】
本発明は以上説明した事情を鑑みてなされたものであり、ソース電極とドレイン電極の入れ替えが可能であり、かつ、ドレイン端での電界緩和を実現することができる電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る電界効果型トランジスタは、ソース領域、チャネル領域、ドレイン領域が形成された半導体膜と、ゲート絶縁膜と、前記ゲート絶縁膜を介してチャネル領域に対向配置されたゲート電極と、ソース電極及びドレイン電極とを備えた電界効果トランジスタであって、前記半導体膜のチャネル幅は、該半導体膜の中央部において最小となっており、該中央部からソース・ドレイン端に向かってテーパ状に拡がっていることを特徴とする。
【０００９】
かかる構成によれば、半導体膜のチャネル幅は中央部おいて最小となっており、該中央部からソース・ドレイン端に向かってテーパ状に拡がっているため（図１（ｂ）参照）、電界が集中する角部は形成されず（図９参照）、ドレイン端での電界を確実に緩和することができる。これにより、ホットキャリアの発生や発熱が抑制されるとともに、リーク電流が低減され、信頼性の高い特性を得ることができる。
【００１０】
また、ドレイン領域及びソース領域は対象形となり、ソース電極とドレイン電極の入れ替えが可能となるため、パストランジスタとして利用することができる。
【００１１】
また、露光時のアライメントずれなどにより、ゲート電極の位置がずれたとしても、最小チャネル幅Ｗｍｉｎとなる半導体薄膜の中央部がゲート電極と重なる範囲内であれば（例えば、パターニング誤差ＶがＶ≦Ｌ／２程度であれば）、最小チャネル幅Ｗｍｉｎは一定となり、オン電流を安定させることができる。
【００１２】
ここで、上記構成にあっては、前記チャネル領域の下部には所定の膜厚を有するギャップ材が設けられ、前記チャネル領域中央部の膜厚は、チャネル領域のソース・ドレイン端近傍における膜厚よりも薄くなっている態様が好ましい。
さらに、本願発明におけるギャップ材は、チャネル中央部において膜厚が厚く、ソース・ドレイン領域に近づくにつれて薄くなる様態が好ましい。その様な構成とすることで、半導体膜のチャネル部の膜厚は、チャネル中央部からソース・ドレイン端に向かって徐々に厚くなっていくので、電界の集中を確実に緩和することができる。
【００１３】
また、本発明に係る別の電界効果トランジスタは、ソース領域、チャネル領域、ドレイン領域が形成された半導体膜と、ゲート絶縁膜と、前記ゲート絶縁膜を介してチャネル領域に対向配置されたゲート電極と、ソース電極及びドレイン電極とを備えた電界効果トランジスタであって、前記チャネル領域の下部には所定の膜厚を有するギャップ材が設けられ、前記チャネル領域の膜厚は、ソース・ドレイン端における膜厚よりも狭くなっていることを特徴とする。かかる構成によっても、上記と同様、ホットキャリアの発生や発熱が抑制されるとともに、リーク電流が低減され、信頼性の高い特性を得ることができる。
【００１４】
また、上記電界効果トランジスタを電気光学装置や電子機器に適用しても良い。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、電界効果トランジスタを駆動回路等に適用した装置をいう。また、電子機器とは、本発明に係る電界効果トランジスタを備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る実施形態について図面を参照しながら説明する。
【００１６】
Ａ．第１実施形態
図１（ａ）は第１実施形態に係るＦＥＴ１０の断面図、図１（ｂ）はＦＥＴ１０の要部構成を示す平面図である。
図１（ａ）に示すように、ＦＥＴ１０は、基板１と半導体薄膜２とゲート絶縁膜３とゲート電極４と層間絶縁膜５とソース電極６Ｓとドレイン電極６Ｄを備えている。
ガラスなどの基板１の上にはポリシリコンなどの半導体薄膜２が形成される。具体的には、図１（ｂ）に示すように、当該半導体薄膜の中央部（チャネル領域２Ｃの中央部）にてチャネル幅が最小となり（最小チャネル幅Ｗｍｉｎ）、かつ、該チャネル幅が中央部からソース領域２Ｓの端部及びドレイン領域２Ｄの端部（以下、ソース・ドレイン端）に向かってテーパ状に拡がる半導体薄膜２が形成される。なお、半導体薄膜２の形状は図１（ｂ）に示す形状に限る趣旨ではなく、図２や図３に示す形状であっても良い。
【００１７】
半導体薄膜２を形成すると、ＳｉＯ2などのゲート絶縁膜３によって被覆し、ゲート絶縁膜３を介してチャネル領域２Ｃと対向する位置にタンタルやシリコンからなるゲート電極４を形成する。このゲート電極４をマスクとしてリンなどの不純物イオンを注入することで自己整合的にソース領域２Ｓとドレイン領域２Ｄを形成する。さらに、基板１の全面にＳｉＯ2などの層間絶縁膜５を形成した後、コンタクトホールを介してソース領域２Ｓとドレイン領域２Ｄに接続されたソース電極６Ｓとドレイン電極６Ｄを形成する。
【００１８】
以上説明したように、チャネル幅が中央部からソース・ドレイン端に向かってテーパ状に拡がるような半導体薄膜２を形成することで、電界が集中する角部は形成されず（前掲図９参照）、ドレイン端での電界を確実に緩和することができる。これにより、ホットキャリアの発生や発熱が抑制されるとともに、リーク電流が低減され、信頼性の高い特性を得ることができる。
【００１９】
また、ドレイン領域２Ｃ及びソース領域２Ｓは対象形であるため、ソース電極６Ｓとドレイン電極６Ｄの入れ替えが可能である。具体的には、図１（ｂ）等に示すゲート電極４の左側に位置する半導体薄膜部分をソース領域２Ｓとし、右側に位置する半導体薄膜部分をドレイン領域２Ｄとすることも、反対にゲート電極の左側に位置する半導体薄膜をドレイン領域２Ｄとし、右側に位置する半導体薄膜部分をソース領域２Ｓとすることもできる。このように、ソース電極６Ｓとドレイン電極６Ｄの入れ替えが可能なため、パストランジスタとして利用することができる。
【００２０】
また、露光時のアライメントずれなどにより、ゲート電極４の位置がずれたとしても、最小チャネル幅Ｗｍｉｎとなる半導体薄膜２の中央部がゲート電極４と重なる範囲内であれば（例えば、パターニング誤差ＶがＶ≦Ｌ／２程度であれば）、最小チャネル幅Ｗｍｉｎは一定となり、オン電流を安定させることができる。
【００２１】
Ｂ．第２実施形態
上述した第１実施形態では、半導体薄膜２の平面形状（２次元形状）を規定することでドレイン端での電界集中やホットキャリアの発生を抑制したが、半導体薄膜２の立体形状（３次元形状）を規定することでドレイン端での電界集中やホットキャリアの発生を抑制しても良い。
【００２２】
図４（ａ）は第２実施形態に係るＦＥＴ１０’の断面図、図４（ｂ）はＦＥＴ１０’の要部構成を示す平面図である。本実施形態に係るＦＥＴ１０’は、半導体薄膜２におけるチャネル領域２Ｃの下部に所定の膜厚を有するダミー薄膜（ギャップ材）２０が設けられている点を除けば第１実施形態に係るＦＥＴ１０と同様である。よって、対応する部分には同一符号を付し、その詳細な説明は省略する。
【００２３】
ダミー薄膜２０は、半導体薄膜２の厚みを部分的に変えるものであり、絶縁材料を用いてチャネル領域２Ｃの下部に相当する位置に形成される。ダミー薄膜２０の厚みや大きさ等は、ソース領域２Ｓ及びドレイン領域２Ｄとチャネル領域２Ｃとの膜厚の目標ギャップ等に応じて制御される。かかるダミー薄膜２０を形成した後、半導体薄膜２を形成することで、チャネル領域２Ｃの膜厚ｄ２はソース領域２Ｓ及びドレイン領域２Ｄの膜厚ｄ１よりも小さくなり、両膜厚間に所望のギャップが得られる。これにより、平面的にみてソース領域２Ｓ、ドレイン領域２Ｄ及びチャネル領域２Ｃの幅を略均等に形成したとしても（図４（ｂ）参照）、上記の如く生じた膜厚のギャップによりドレイン端での電界緩和やリーク電流の低減が可能となる。なお、上述した第１実施形態に本実施形態を適用し、半導体薄膜２の形状を図１（ｂ）や図２、図３に示すような形状にしても良いのは勿論である。
さらに、第２実施形態に係るギャップ材はテーパ形状であることが好ましい。図５に断面図を示す。図５に示すような構成とすることで、半導体膜２のチャネル領域２Ｃの膜厚は、チャネル領域２Ｃの中央部からソース・ドレイン端に向かって徐々に厚くなっていくので、電界の集中を確実に緩和することができる。
【００２４】
Ｃ．第３実施形態
図６は、第３実施形態に係る電気光学装置の一種である有機ＥＬ装置１００の接続図を示す。
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための制御回路を構成するＦＥＴ１１０〜１４０を備えて構成される。一方、駆動回路領域に形成された各駆動回路１５０、１６０は、上記方法によって製造された複数のＦＥＴ（図示略）を備えて構成されている。駆動回路１５０からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１６０からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００２５】
Ｄ．第４実施形態
図７は、第４実施形態に係る電子機器を例示した図である。
図７（ａ）は、本発明の製造方法によって製造されるＦＥＴ等が搭載された携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）３００、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル３００における画素回路及び駆動回路を構成するＦＥＴの製造に適用される。図７（ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）３００、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル３００における画素回路及び駆動回路を構成するＦＥＴの製造に適用される。
【００２６】
図７（ｃ）は、本発明の製造方法によって製造されるＦＦＴ等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ３５０は、電気光学装置（表示パネル）３００、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル３００における画素回路及び駆動回路を構成するＦＥＴの製造に適用される。
【００２７】
図７（ｄ）は、本発明の製造方法によって製造されるＦＥＴ等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）３００、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル３００における画素回路及び駆動回路を構成するＦＥＴの製造に適用される。図７（ｅ）は、本発明の製造方法によって製造されるＦＥＴ等が搭載されたリア型プロジェクターの例であり、当該プロジェクター３７０は、電気光学装置（光変調器）３００、光源３７２、合成光学系３７３、ミラー３７４、３７５を筐体３７１内に備えている。本発明は、例えば光変調器３００における画素回路及び駆動回路を構成するＦＥＴの製造に適用される。図７（ｆ）は本発明の製造方法によって製造されるＦＥＴ等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター３８０は、電気光学装置（画像表示源）３００及び光学系３８１を筐体３８２内に備え、画像をスクリーン３８３に表示可能になっている。本発明は、例えば画像表示源３００における画素回路及び駆動回路を構成するＦＥＴの製造に適用される。
【００２８】
上記例に限らず本発明は、あらゆる電子機器の製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した各実施形態では、回路素子の一例としてＦＥＴを例示したが、他の回路素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態に係るＦＥＴの構成を示す図である。
【図２】同実施形態に係るＦＥＴの要部構成を示す平面図である。
【図３】同実施形態に係るＦＥＴの要部構成を示す平面図である。
【図４】第２実施形態に係るＦＥＴの構成を示す図である。
【図５】同実施形態に係る他のＦＥＴの構成を示す図である。
【図６】第３実施形態に係る電気光学装置の構成を例示した図である。
【図７】第４実施形態に係る各電子機器を例示した図である。
【図８】従来技術を適用したＦＥＴの要部構成を示す図である。
【図９】従来技術を適用したＦＥＴの要部構成を示す図である。
【符号の説明】
【００３０】
１０、１０’・・・ＦＥＴ、１・・・基板、２・・・半導体薄膜、２Ｓ・・・ソース領域、２Ｃ・・・チャネル領域、２Ｄ・・・ドレイン領域、３・・・ゲート絶縁膜、４・・・ゲート電極、５・・・層間絶縁膜、６Ｓ・・・ソース電極、６Ｄ・・・ドレイン電極、２０・・・ダミー薄膜。
【図１】
2006344905.tif 000003
【図２】
2006344905.tif 000004
【図３】
2006344905.tif 000005
【図４】
2006344905.tif 000006
【図５】
2006344905.tif 000007
【図６】
2006344905.tif 000008
【図７】
2006344905.tif 000009
【図８】
2006344905.tif 000010
【図９】
2006344905.tif 000011