(57)【要約】【課題】ディジタル信号によるアナログ信号線や他の信号線へのノイズの混入を低減することのできる半導体集積装置及びそのシールド配線方法を提供する。【解決手段】被シールド配線１０１の上には、絶縁膜１２２を介して、シールド用の信号線からなる第１シールド配線１０２が設けられた配線層１１８が積層され、被シールド配線１０１の下には絶縁膜１２２を介して、シールド用の信号線からなる第２シールド配線１０３が設けられた配線層１１６が積層されている。被シールド配線１０１により伝送される信号は、高精度を要求されるアナログ信号又は高周波のディジタル信号である。更に、第１シールド配線１０２と第２シールド配線１０３には、それぞれ異なる電位が与えられるようにする。【選択図】図１
2006245551.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積装置の基板上で、シールド用のシールド配線により、シールド対象の被シールド配線をシールドするシールド配線方法であって、
被シールド配線を囲むように、シールド配線が形成された配線層を複数配置し、少なくとも第１の配線層に形成された第１のシールド配線の電位と、第２の配線層に形成された第２のシールド配線の電位とが異なるように設定して、第１及び第２のシールド配線により被シールド配線をシールドすることを特徴とするシールド配線方法。
【請求項２】
請求項１に記載のシールド配線方法において、
基板に形成された拡散に第１のシールド配線を接続し、前記拡散にゲート酸化膜を介して接するポリシリコン層に第２のシールド配線を接続し、ポリシリコン層及びゲート酸化膜と基板との間の結合容量を付加することを特徴とするシールド配線方法。
【請求項３】
請求項１に記載のシールド配線方法において、
基板に形成した拡散に第１のゲート酸化膜を介して接する、第１のポリシリコン層に第２のシールド配線を接続し、前記拡散に第１のシールド配線を接続すると共に、第１のポリシリコン層に第２のゲート酸化膜を介して接する、第２のポリシリコン層に第１のシールド配線を接続し、第１のポリシリコン層と第２のポリシリコン層との間の寄生容量を付加することを特徴とするシールド配線方法。
【請求項４】
請求項１に記載のシールド配線方法において、
第２の配線層に第１及び第２のシールド配線を櫛歯状に組み合わせて設け、第１の配線層と第２の配線層との間の寄生容量を付加することを特徴とするシールド配線方法。
【請求項５】
請求項２乃至請求項４に記載のシールド配線方法のいずれか２つ以上を組み合わせ、第１及び第２のシールド配線により被シールド配線をシールドすることを特徴とするシールド配線方法。
【請求項６】
請求項１に記載のシールド配線方法において、
複数の被シールド配線をシールドする場合、第１及び第２のシールド配線が複数の被シールド配線を個別に囲むように、第１及び第２の配線層を複数配置することを特徴とするシールド配線方法。
【請求項７】
請求項１に記載のシールド配線方法において、
複数の被シールド配線をシールドする場合、第１及び第２のシールド配線が複数の被シールド配線を囲むように、複数の被シールド配線に共通の第１及び第２の配線層を配置することを特徴とするシールド配線方法。
【請求項８】
請求項６又は請求項７に記載のシールド配線方法において、
複数の被シールド配線に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を含む場合、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドすることを特徴とするシールド配線方法。
【請求項９】
アナログ回路とディジタル信号処理回路を１チップに搭載した半導体集積装置の基板上で、シールド用のシールド配線により、シールド対象の被シールド配線をシールドするシールド配線方法であって、
前記基板上で、アナログ回路とディジタル信号処理回路を分離すると共に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を設置するシールド配線領域を設け、
請求項１乃至請求項８のいずれかに記載のシールド配線方法により、前記シールド配線領域内のアナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドすることを特徴とするシールド配線方法。
【請求項１０】
請求項１乃至請求項９のいずれかに記載のシールド配線方法により、同一基板上にシールド用のシールド配線とシールド対象の被シールド配線とを設けたことを特徴とする半導体集積装置。
【請求項１１】
基板上に、少なくとも、第１の電位に固定された第１のシールド配線が設けられた第１の配線層と、第２の電位に固定された第２のシールド配線が設けられた第２の配線層と、シールド対象の被シールド配線が設けられた第３の配線層と、第１、第２及び第３の配線層を接続する接続手段と、を備え、
第１の配線層と第２の配線層との間に第３の配線層を設け、かつ第１のシールド配線に接続された接続手段が、被シールド配線を挟んで第１の配線層から第３の配線層を介して第２の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された接続手段と第２のシールド配線とで被シールド配線の周りを囲み、シールドするようにしたことを特徴とする半導体集積装置。
【請求項１２】
請求項１０に記載の半導体集積装置において、
基板に形成された拡散と、拡散に接するゲート酸化膜と、ゲート酸化膜上に形成されたポリシリコン層と、を備え、
拡散に第１のシールド配線を接続し、ポリシリコン層に第２のシールド配線を接続して、ポリシリコン層及びゲート酸化膜と基板との間の結合容量を付加するようにしたことを特徴とする半導体集積装置。
【請求項１３】
請求項１０に記載の半導体集積装置において、
基板に形成された拡散と、拡散に接する第１のゲート酸化膜と、第１のゲート酸化膜上に形成された第１のポリシリコン層と、第１のポリシリコン層上に形成された第２のゲート酸化膜と、第２のゲート酸化膜上に形成された第２のポリシリコン層と、を備え、
第１のポリシリコン層に第２のシールド配線を接続し、拡散及び第２のポリシリコン層に第１のシールド配線を接続し、第１のポリシリコン層と第２のポリシリコン層との間の寄生容量を付加するようにしたことを特徴とする半導体集積装置。
【請求項１４】
請求項１０に記載の半導体集積装置において、
第２の配線層に第１及び第２のシールド配線を櫛歯状に組み合わせて設け、第１の配線層と第２の配線層との間の寄生容量を付加するようにしたことを特徴とする半導体集積装置。
【請求項１５】
基板上に、少なくとも、第１の電位に固定された第１のシールド配線が設けられた第１の配線層と、第２の電位に固定された第２のシールド配線が設けられた第２の配線層と、第２の配線層から分割され、第２の電位に固定された第３のシールド配線が設けられた第３の配線層と、シールド対象の第１の被シールド配線が設けられた第４の配線層と、第４の配線層から分割され、シールド対象の第２の被シールド配線が設けられた第５の配線層と、第１、第２及び第４の配線層を接続する第１の接続手段と、第１、第３及び第５の配線層を接続する第２の接続手段と、を備え、
第１の配線層と第２の配線層との間に第４の配線層を設け、かつ第１のシールド配線に接続された第１の接続手段が、第１の被シールド配線を挟んで第１の配線層から第４の配線層を介して第２の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された第１の接続手段と第２のシールド配線とで第１の被シールド配線の周りを囲むと共に、第１の配線層と第３の配線層との間に第５の配線層を設け、かつ第１のシールド配線に接続された第２の接続手段が、第２の被シールド配線を挟んで第１の配線層から第５の配線層を介して第３の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された第２の接続手段と第３のシールド配線とで第２の被シールド配線の周りを囲み、第１の被シールド配線と第２の被シールド配線を個別にシールドするようにしたことを特徴とする半導体集積装置。
【請求項１６】
基板上に、少なくとも、第１の電位に固定された第１のシールド配線が設けられた第１の配線層と、第２の電位に固定された第２のシールド配線が設けられた第２の配線層と、シールド対象の第１の被シールド配線が設けられた第３の配線層と、第３の配線層から分割され、シールド対象の第２の被シールド配線が設けられた第４の配線層と、第１、第２及び第３の配線層を接続する第１の接続手段と、第１、第２及び第４の配線層を接続する第２の接続手段と、第１、第３及び第４の配線層を接続する第３の接続手段と、を備え、
第１の配線層と第２の配線層との間に第３及び第４の配線層を設け、かつ第１のシールド配線に接続された第１の接続手段が、第１の被シールド配線と対向して第１の配線層から第３の配線層を介して第２の配線層まで連通し、第１のシールド配線に接続された第２の接続手段が、第２の被シールド配線と対向して第１の配線層から第４の配線層を介して第２の配線層まで連通し、第１のシールド配線に接続された第３の接続手段が、第１及び第２の被シールド配線の間を通って第１の配線層から第３及び第４の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された第１及び第３の接続手段と第２のシールド配線とで第１の被シールド配線の周りを囲むと共に、第１のシールド配線と第１のシールド配線に接続された第２及び第３の接続手段と第２のシールド配線とで第２の被シールド配線の周りを囲み、第１及び第２の被シールド配線に対して第２のシールド配線を兼用してシールドするようにしたことを特徴とする半導体集積装置。
【請求項１７】
請求項１４又は請求項１５に記載の半導体集積装置において、
第１及び第２の被シールド配線の一方をアナログ信号用の被シールド配線とし、他方をディジタル信号用の被シールド配線としたことを特徴とする半導体集積装置。
【請求項１８】
アナログ回路とディジタル信号処理回路を１チップに搭載し、アナログ回路とディジタル信号処理回路を分離すると共に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を設置するシールド配線領域を設け、前記シールド配線領域は、請求項１６に記載の半導体集積装置の構成を有し、前記シールド配線領域内のアナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドするようにしたことを特徴とする半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積装置及びそのシールド配線方法に関するものである。
【背景技術】
【０００２】
近年の半導体プロセスの微細化の進展によるＬＳＩの大規模化に伴い、１チップにディジタル信号処理回路とアナログ回路を混在させることが可能になった。このアナログ・ディジタル混在回路の内部では、高精度を要求されるアナログ信号と、高い周波数で動作する２値ディジタル信号が隣接して配線される場合があり、アナログ信号線とディジタル信号線間の容量によるノイズ干渉経路が存在する。特に、ディジタル信号は一般的に数Ｖの振幅を有し、高速に遷移するため、アナログ・ディジタル配線間の容量を介してアナログ信号線にノイズが混入し、アナログ信号を正確に処理できないという問題が生じる。そのため、ノイズに影響されやすいアナログ回路と、高周波のディジタル回路が混在している半導体集積装置において、ディジタル信号線（高周波信号線）からなる第１の配線層と、アナログ信号線からなる第２の配線層は層間絶縁膜を隔てるのみで交差しているか、又は全く分離して第１の配線層と第２の配線層が交差しないように配線設計（レイアウト）を行ない、ノイズによる誤動作等の不都合を回避しようとしていた。
【０００３】
また、従来の半導体集積装置は、配線層を複数有する構成において、第１の配線層(アナログ信号配線)と第２の配線層(ディジタル信号配線)を有し、第１の配線層と第２の配線層の交差部分で、第１の配線層と第２の配線層の間に第３の配線層を配置し、第１の配線層の下層に第４の配線層を配置し、第３の配線層と第４の配線層（シールド配線）は、第１の配線層と第２の配線層の交差領域部以上の面積を有し、第２の配線層の側面に第３の配線層と第４の配線層をつなぐコンタクトを配置し、第３の配線層と第４の配線層には定まった電位を与えるようにしている（例えば、特許文献１参照）。これは、ディジタル信号線によるアナログ信号線へのノイズを低減する配線設計(レイアウト)方法として知られている。
【特許文献１】特開平５−４７９４３号公報（第３頁、第１図等）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の従来の半導体集積装置においては、第１の配線層又は第２の配線層を伝播する信号（例えば、ディジタル信号）を駆動する回路素子（例えば、出力バッファ）の駆動能力が高い場合、シールド配線層である第３の配線層の電位は電磁誘導的に変動し、第２の配線層と第３の配線層、及び第３の配線層と第１の配線層の信号配線間容量を介して、第１の配線層に配線されるアナログ信号線にノイズが混入するという問題がある。また、ＰＬＬ（Phase Locked Loop）等により生成される多相クロックのクロック間スキューに対しては、特にクロック信号線ごとの寄生容量差が問題となる。また、近年のプロセスの微細化によりクロック周波数は数ＧＨｚで動作するため、この高周波クロック信号を伝播させるために出力バッファの駆動能力は大きくなり、他の信号線への影響を考慮しなければならない。
【０００５】
本発明は、従来の問題を解決するためになされたもので、ディジタル信号によるアナログ信号線や他の信号線へのノイズの混入を低減することのできる半導体集積装置及びそのシールド配線方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に係る本発明のシールド配線方法は、半導体集積装置の基板上で、シールド用のシールド配線により、シールド対象の被シールド配線をシールドするシールド配線方法であって、被シールド配線を囲むように、シールド配線が形成された配線層を複数配置し、少なくとも第１の配線層に形成された第１のシールド配線の電位と、第２の配線層に形成された第２のシールド配線の電位とが異なるように設定して、第１及び第２のシールド配線により被シールド配線をシールドしている。
【０００７】
請求項２に係る本発明のシールド配線方法は、請求項１において、基板に形成された拡散に第１のシールド配線を接続し、前記拡散にゲート酸化膜を介して接するポリシリコン層に第２のシールド配線を接続し、ポリシリコン層及びゲート酸化膜と基板との間の結合容量を付加している。
【０００８】
請求項３に係る本発明のシールド配線方法は、請求項１において、基板に形成した拡散に第１のゲート酸化膜を介して接する、第１のポリシリコン層に第２のシールド配線を接続し、前記拡散に第１のシールド配線を接続すると共に、第１のポリシリコン層に第２のゲート酸化膜を介して接する、第２のポリシリコン層に第１のシールド配線を接続し、第１のポリシリコン層と第２のポリシリコン層との間の寄生容量を付加している。
【０００９】
請求項４に係る本発明のシールド配線方法は、請求項１において、第２の配線層に第１及び第２のシールド配線を櫛歯状に組み合わせて設け、第１の配線層と第２の配線層との間の寄生容量を付加している。
【００１０】
請求項５に係る本発明のシールド配線方法は、請求項２乃至請求項４に記載のシールド配線方法のいずれか２つ以上を組み合わせ、第１及び第２のシールド配線により被シールド配線をシールドしている。
【００１１】
請求項６に係る本発明のシールド配線方法は、請求項１において、複数の被シールド配線をシールドする場合、第１及び第２のシールド配線が複数の被シールド配線を個別に囲むように、第１及び第２の配線層を複数配置している。
【００１２】
請求項７に係る本発明のシールド配線方法は、請求項１において、複数の被シールド配線をシールドする場合、第１及び第２のシールド配線が複数の被シールド配線を囲むように、複数の被シールド配線に共通の第１及び第２の配線層を配置している。
【００１３】
請求項８に係る本発明のシールド配線方法は、請求項６又は請求項７において、複数の被シールド配線に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を含む場合、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドしている。
【００１４】
請求項９に係る本発明のシールド配線方法は、アナログ回路とディジタル信号処理回路を１チップに搭載した半導体集積装置の基板上で、シールド用のシールド配線により、シールド対象の被シールド配線をシールドするシールド配線方法であって、前記基板上で、アナログ回路とディジタル信号処理回路を分離すると共に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を設置するシールド配線領域を設け、請求項１乃至請求項８のいずれかに記載のシールド配線方法により、前記シールド配線領域内のアナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドしている。
【００１５】
請求項１０に係る本発明の半導体集積装置は、請求項１乃至請求項９のいずれかに記載のシールド配線方法により、同一基板上にシールド用のシールド配線とシールド対象の被シールド配線とを設けた構成を有している。
【００１６】
請求項１１に係る本発明の半導体集積装置は、基板上に、少なくとも、第１の電位に固定された第１のシールド配線が設けられた第１の配線層と、第２の電位に固定された第２のシールド配線が設けられた第２の配線層と、シールド対象の被シールド配線が設けられた第３の配線層と、第１、第２及び第３の配線層を接続する接続手段と、を備え、第１の配線層と第２の配線層との間に第３の配線層を設け、かつ第１のシールド配線に接続された接続手段が、被シールド配線を挟んで第１の配線層から第３の配線層を介して第２の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された接続手段と第２のシールド配線とで被シールド配線の周りを囲み、シールドするようにした構成を有している。
【００１７】
請求項１２に係る本発明の半導体集積装置は、請求項１０において、基板に形成された拡散と、拡散に接するゲート酸化膜と、ゲート酸化膜上に形成されたポリシリコン層と、を備え、拡散に第１のシールド配線を接続し、ポリシリコン層に第２のシールド配線を接続して、ポリシリコン層及びゲート酸化膜と基板との間の結合容量を付加するようにした構成を有している。
【００１８】
請求項１３に係る本発明の半導体集積装置は、請求項１０において、基板に形成された拡散と、拡散に接する第１のゲート酸化膜と、第１のゲート酸化膜上に形成された第１のポリシリコン層と、第１のポリシリコン層上に形成された第２のゲート酸化膜と、第２のゲート酸化膜上に形成された第２のポリシリコン層と、を備え、第１のポリシリコン層に第２のシールド配線を接続し、拡散及び第２のポリシリコン層に第１のシールド配線を接続し、第１のポリシリコン層と第２のポリシリコン層との間の寄生容量を付加するようにした構成を有している。
【００１９】
請求項１４に係る本発明の半導体集積装置は、請求項１０において、第２の配線層に第１及び第２のシールド配線を櫛歯状に組み合わせて設け、第１の配線層と第２の配線層との間の寄生容量を付加するようにした構成を有している。
【００２０】
請求項１５に係る本発明の半導体集積装置は、基板上に、少なくとも、第１の電位に固定された第１のシールド配線が設けられた第１の配線層と、第２の電位に固定された第２のシールド配線が設けられた第２の配線層と、第２の配線層から分割され、第２の電位に固定された第３のシールド配線が設けられた第３の配線層と、シールド対象の第１の被シールド配線が設けられた第４の配線層と、第４の配線層から分割され、シールド対象の第２の被シールド配線が設けられた第５の配線層と、第１、第２及び第４の配線層を接続する第１の接続手段と、第１、第３及び第５の配線層を接続する第２の接続手段と、を備え、第１の配線層と第２の配線層との間に第４の配線層を設け、かつ第１のシールド配線に接続された第１の接続手段が、第１の被シールド配線を挟んで第１の配線層から第４の配線層を介して第２の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された第１の接続手段と第２のシールド配線とで第１の被シールド配線の周りを囲むと共に、第１の配線層と第３の配線層との間に第５の配線層を設け、かつ第１のシールド配線に接続された第２の接続手段が、第２の被シールド配線を挟んで第１の配線層から第５の配線層を介して第３の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された第２の接続手段と第３のシールド配線とで第２の被シールド配線の周りを囲み、第１の被シールド配線と第２の被シールド配線を個別にシールドするようにした構成を有している。
【００２１】
請求項１６に係る本発明の半導体集積装置は、基板上に、少なくとも、第１の電位に固定された第１のシールド配線が設けられた第１の配線層と、第２の電位に固定された第２のシールド配線が設けられた第２の配線層と、シールド対象の第１の被シールド配線が設けられた第３の配線層と、第３の配線層から分割され、シールド対象の第２の被シールド配線が設けられた第４の配線層と、第１、第２及び第３の配線層を接続する第１の接続手段と、第１、第２及び第４の配線層を接続する第２の接続手段と、第１、第３及び第４の配線層を接続する第３の接続手段と、を備え、第１の配線層と第２の配線層との間に第３及び第４の配線層を設け、かつ第１のシールド配線に接続された第１の接続手段が、第１の被シールド配線と対向して第１の配線層から第３の配線層を介して第２の配線層まで連通し、第１のシールド配線に接続された第２の接続手段が、第２の被シールド配線と対向して第１の配線層から第４の配線層を介して第２の配線層まで連通し、第１のシールド配線に接続された第３の接続手段が、第１及び第２の被シールド配線の間を通って第１の配線層から第３及び第４の配線層まで連通するようにして、第１のシールド配線と第１のシールド配線に接続された第１及び第３の接続手段と第２のシールド配線とで第１の被シールド配線の周りを囲むと共に、第１のシールド配線と第１のシールド配線に接続された第２及び第３の接続手段と第２のシールド配線とで第２の被シールド配線の周りを囲み、第１及び第２の被シールド配線に対して第２のシールド配線を兼用してシールドするようにした構成を有している。
【００２２】
請求項１７に係る本発明の半導体集積装置は、請求項１４又は請求項１５において、第１及び第２の被シールド配線の一方をアナログ信号用の被シールド配線とし、他方をディジタル信号用の被シールド配線とした構成を有している。
【００２３】
請求項１８に係る本発明の半導体集積装置は、アナログ回路とディジタル信号処理回路を１チップに搭載し、アナログ回路とディジタル信号処理回路を分離すると共に、アナログ信号用の被シールド配線とディジタル信号用の被シールド配線を設置するシールド配線領域を設け、前記シールド配線領域は、請求項１６に記載の半導体集積装置の構成を有し、前記シールド配線領域内のアナログ信号用の被シールド配線とディジタル信号用の被シールド配線を分離してシールドするようにした構成を有している。
【発明の効果】
【００２４】
本発明は、被シールド配線を囲むように、シールド配線が形成された配線層を複数配置し、少なくとも第１の配線層に形成された第１のシールド配線の電位と、第２の配線層に形成された第２のシールド配線の電位とが異なるように設定して、第１及び第２のシールド配線により被シールド配線をシールドすることにより、ディジタル信号によるアナログ信号線や他の信号線へのノイズの混入を低減することができるという効果を有するシールド配線方法を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態に係る半導体集積装置及びそのシールド配線方法について、図面を用いて説明する。
【００２６】
［第１の実施形態］
本発明の第１の実施形態に係る半導体集積装置のレイアウト構成を図１に示す。
【００２７】
図１において、半導体集積装置１は、Ｐ形の基板１３０と、基板１３０上に形成された複数の配線層１１５、１１６、１１７、１１８、１１９と、これらの配線層間に形成された複数の層間絶縁膜（以下「絶縁膜」という）１２０、１２１、１２２と、を有する構成である。
【００２８】
ここで、シールド対象の信号線からなる被シールド配線１０１は、配線層１１７と同層に設けられている。この配線層１１７の上には、絶縁膜１２２を介して配線層１１８が積層され、この配線層１１８には、シールド用の信号線からなる第１シールド配線１０２が設けられている。また、配線層１１７の下には、絶縁膜１２１を介して配線層１１６が積層され、この配線層１１６には、シールド用の信号線からなる第２シールド配線１０３が設けられている。また、配線層１１６は分割されており、第２シールド配線１０３が設けられていない同層には、コンタクト１１０、１１１をつなぐ接続部が設けられている。
【００２９】
第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２につながり、このコンタクト１１２は、配線層１１７の接続部１１７ａ、１１７ｂにつながり、この接続部１１７ａ、１１７ｂは、絶縁膜１２１に埋め込まれたコンタクト１１１につながり、このコンタクト１１１は、配線層１１６の接続部につながり、この接続部は、配線層１１６と基板１３０内部の拡散１３１、１３２をつなぐコンタクト１１０につながっている。したがって、第１シールド配線１０２は、配線層１１８から絶縁膜１２２、配線層１１７、絶縁膜１２１、配線層１１６を通り、基板１３０内部の拡散１３１、１３２に連通している。換言すれば、第１シールド配線１０２は、配線層１１７に設けられた被シールド配線１０１の上面及び上面から基板１３０に至る両側面を囲むように配設されている。
【００３０】
第２シールド配線１０３は、被シールド配線１０１が設けられた配線層１１７の下層（配線層１１６に相当する）に設けられ、更に、配線層１１５、１１６をつなぐコンタクト１１０により、配線層１１５と連通している。この配線層１１５と基板１３０の間には、絶縁膜１２０が形成されている。
【００３１】
なお、被シールド配線１０１により伝送される信号は、高精度を要求されるアナログ信号でもよいし、高周波のディジタル信号でもよい。前述したシールド対象の信号線及びシールド用の信号線以外の信号線（以下「他の信号線」という）１０４は、第１シールド配線１０２が設けられた配線層１１８の上層の配線層１１９に配線されており、配線層１１８と配線層１１９の間には、絶縁膜１２３が形成されている。この構成により、被シールド配線１０１から他の信号線１０４に影響を与える電気力線、又は他の信号線１０４から被シールド配線１０１に影響を与える電気力線は、第１シールド配線１０２により抑えられる。
【００３２】
また、本実施形態では、第１シールド配線１０２と第２シールド配線１０３には、それぞれ異なる電位を与えるようにしている。ここで、第１シールド配線１０２に第２シールド配線１０３よりも高い電位を与えるようにした場合を図２に示す。
【００３３】
図２において、基板１３０はＮ形不純物（Ｎ−Ｗｅｌｌ）を注入したＰ形基板である。また、基板１３０に形成された拡散１３１は、Ｐ形の拡散（Ｐ＋拡散）であり、同じく基板電位を与える拡散１３２は、Ｎ形の拡散（Ｎ＋拡散）であって、第１シールド配線１０２にはＶＣＣを与え、第２シールド配線１０３にはＧＮＤを与えるようにしている。また、配線層１１５はポリシリコンで形成し、絶縁膜１２０はゲート酸化膜（例えば、ＳｉＯ２被膜）としている。また、配線層１１５は、ＣＭＯＳトランジスタのゲート電極であり、拡散１３１はＣＭＯＳトランジスタのドレイン及びソースを形成するため、図２に示すような回路図となる。ここで、ゲート電圧がしきい値電圧Ｖｔｈよりも低い電圧となると、ゲート酸化膜である絶縁膜１２０の直下の領域にチャネルが出現し、公知であるゲート容量が形成される。このゲート容量は、ゲート、ドレイン間の静電容量（以下、容量ともいう）、ゲート、ソース間の容量と、ゲート、基板１３０間の容量と、を併せた結合容量となる。このゲート容量は、電位の異なるシールド配線１０２、１０３間の容量となる。このシールド配線１０２、１０３間の容量が被シールド配線１０１、他の信号線１０４からの電気力線によるシールド配線１０２、１０３への影響を低減する。
【００３４】
このような本発明の第１の実施形態に係る半導体集積装置１によれば、複数の配線層１１５〜１１９を有し、シールドされる被シールド配線１０１と、被シールド配線１０１の周囲に電位の異なる第１シールド配線１０２、第２シールド配線１０３を備え、電位の異なるシールド配線１０２、１０３に容量を付加することにより、被シールド配線１０１の信号による他の信号線１０４への影響、又は他の信号線１０４による被シールド配線１０１への影響を低減することが可能となる。ここでは、被シールド配線１０１と他の信号線１０４のノイズ干渉を防ぐためにシールド配線１０２を配置している。例えば、ノイズ源となる配線を信号線１０４、ノイズから防ぎたい配線を被シールド配線１０１とした場合、信号線１０４から被シールド配線１０１へのノイズ干渉はシールド配線１０２により減衰されるが、一方で信号線１０４からシールド配線１０２にノイズ干渉が起こることになる。そこで、シールド配線１０２、１０３に供給されている電位を安定にするために(デカップリングコンデンサとして)容量を負荷している。もう一方で、前記容量によって電位の安定したシールド配線１０２、１０３を配置することで信号線１０４と被シールド配線１０１のノイズ干渉も低減している。この構成は、請求項１、１０、１１に係る本発明の実施の一形態に相当する。
【００３５】
ここで、配線層１１８又は配線層１１６は、第１の配線層又は第２の配線層に相当し、Ｖｃｃ又はＧＮＤは、第１のシールド配線の電位（第１の電位）又は第２のシールド配線の電位（第２の電位）に相当する。また、配線層１１７は、第３の配線層に相当し、コンタクト１１０、１１１、１１２、接続部１１７ａ、１１７ｂ、配線層１１６の接続部は、接続手段に相当する。
【００３６】
［第２の実施形態］
次に、本発明の第２の実施形態に係る半導体集積装置のレイアウト構成を図３に示す。これは、第１シールド配線１０２に第２シールド配線１０３よりも低い電圧を与えるようにしたものである。なお、第１の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００３７】
図３において、基板１３０はＰ形の基板であり、拡散１３１′はＮ＋拡散であり、基板電位を与える拡散１３２′はＰ＋拡散である。ここでは、拡散１３１′、１３２′に接続される第１シールド配線１０２にＧＮＤを与え、ゲート電極である配線層１１５にＶｃｃを与えるようにしている。ゲート電極である配線層１１５はポリシリコンであり、層間絶縁膜としての絶縁膜１２０はゲート酸化膜である。この場合も、Ｖｃｃをしきい値電圧Ｖｔｈ以上にすることにより、前述したゲート容量が形成されるため、電位の異なるシールド配線１０２、１０３の間に容量を付加することができる。このシールド配線１０２、１０３間の容量により、前述と同様に第１シールド配線１０２及び第２シールド配線１０３への影響を低減することが可能となる（第００３３段落参照）。更に、前述と同様にデカップリングコンデンサを実装してシールド配線１０２、１０３に供給されている電位を安定させることにより、信号線１０４と被シールド配線１０１のノイズ干渉も低減することが可能となる（第００３４段落参照）。
【００３８】
このような本発明の第２の実施形態に係る半導体集積装置１によれば、複数の配線層１１５〜１１９を有し、シールドされる被シールド配線１０１と、被シールド配線１０１の周囲に電位の異なる第１シールド配線１０２、第２シールド配線１０３を備え、電位の異なるシールド配線１０２、１０３間にゲート容量を付加することにより、被シールド配線１０１の信号による他の信号線１０４への影響、又は他の信号線１０４による被シールド配線１０１への影響を低減することが可能となる。更に、前述と同様にデカップリングコンデンサを実装してシールド配線１０２、１０３に供給されている電位を安定させることにより、信号線１０４と被シールド配線１０１のノイズ干渉も低減することが可能となる。この構成は、請求項２、１０、１２に係る本発明の実施の一形態に相当する。ここで、ポリシリコンからなる配線層１１５は、ポリシリコン層に相当する。
【００３９】
［第３の実施形態］
次に、本発明の第３の実施形態に係る半導体集積装置のレイアウト構成を図４に示す。これは、半導体製造プロセスの種類により、ゲート電極である配線層１１５を多層ポリシリコン（例えば、２層のポリシリコン）で形成したものである。なお、第１、第２の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００４０】
図４において、ポリシリコン層１１５ａはＧＮＤに、絶縁層（ゲート酸化膜）１２０ｂ上のポリシリコン層１１５ｂはＶｃｃに接続され、双方のポリシリコン層１１５ａ、１１５ｂの層間には絶縁層（ゲート酸化膜）１２０ａが形成されている。ここで、ポリシリコン層１１５ａとポリシリコン層１１５ｂには、それぞれ異なる電位が接続されているため、異なるポリシリコン層１１５ａ、１１５ｂを電極とする平行平板コンデンサとして、ポリシリコン間容量を付加することが可能である。前述のシールド配線１０２、１０３間にゲート容量を付加するシールド配線方法に対して、更に容量を追加することが可能である。すなわち、被シールド配線１０１及び他の信号線１０４からシールド配線１０２、１０３への影響を低減するシールド配線方法を実現することが可能である。なお、ポリシリコンの層数がより多い場合でも、層毎にＶｃｃ−ＧＮＤを交互に接続することにより、より容量を追加することが可能である。更に、第１の実施形態のようにＮ−Ｗｅｌｌを注入したＰ形の基板１３０を用いた場合でも、ポリシリコン層１１５ａはＶｃｃに、ポリシリコン層１１５ｂはＧＮＤに接続することにより、同様の効果を得ることが可能である。
【００４１】
このような本発明の第３の実施形態に係る半導体集積装置１によれば、複数の配線層１１５〜１１９を有し、シールドされる被シールド配線１０１と、被シールド配線１０１の周囲に電位の異なる第１シールド配線１０２、第２シールド配線１０３を備え、電位の異なるシールド配線１０２、１０３間に異なるポリシリコン層１１５ａ、１１５ｂ間の容量を付加することにより、被シールド配線１０１の信号による他の信号線１０４への影響、又は他の信号線１０４による被シールド配線１０１への影響を低減することが可能となる。この構成は、請求項３、１０、１３に係る本発明の実施の一形態に相当する。ここで、ポリシリコン層１１５ａは、第２のポリシリコン層に相当し、ポリシリコン層１１５ｂは、第１のポリシリコン層に相当し、絶縁層（ゲート酸化膜）１２０ａは、第２のゲート酸化膜に相当し、絶縁層（ゲート酸化膜）１２０ｂは、第１のゲート酸化膜に相当する。
【００４２】
［第４の実施形態］
次に、本発明の第４の実施形態に係る半導体集積装置のレイアウト構成を図５に示す。図５は、配線層１１６のみを上部から（図１の１１９側から１３０側へ向けて）透視したものである。本実施形態は、異なる電位を持つシールド配線１０２′(図１の１０２に相当する)、シールド配線１０３を併せて配線層１１６の一部を形成したものである。なお、第１の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００４３】
図５において、シールド配線１０２′の電位（ＧＮＤ）と、シールド配線１０３の電位（Ｖｃｃ）は異なり、双方のシールド配線１０２′、１０３とも櫛形に形成され、それぞれの凹部と凸部を組み合わせるよう、配線層１１６に設けられている。また、コンタクト１１０は、シールド配線１０２′、１０３を配線層１１５又は基板１３０に接続するためのものである。なお、シールド配線１０２′を配線層１１７につなぐコンタクト（図１の１１１に相当する）は、コンタクト１１０に重ねてもよいし、シールド配線１０２′上の別の領域に設けてもよいために図示を省略している。この不図示のコンタクトにより、シールド配線１０２′を配線層１１７に接続し、更にコンタクト１１２を介してシールド配線１０２（配線層１１８に設けられている）に接続するようにしている。ここでは、シールド配線１０２、シールド配線１０２′とも同一電位（ＧＮＤ）に設定されている。前述したシールド配線１０２′、１０３が設けられた配線層１１６においては、第３の実施形態で示した多層ポリシリコン間容量に準じ、シールド配線１０２が設けられた配線層１１８と、シールド配線１０２′が設けられた配線層１１６とが、それぞれシールド配線１０２、１０２′を電極とする平行平板コンデンサとして機能し、第１の実施形態で示したシールド配線１０２、１０３間の容量に、更に容量を追加することが可能である。
【００４４】
このような本発明の第４の実施形態に係る半導体集積装置１によれば、複数の配線層１１５、１１６′、１１７〜１１９を有し、シールドされる被シールド配線１０１と、被シールド配線１０１の周囲に電位の異なるシールド配線１０２、１０２′、１０３を備え、同一配線層１１６に配置されている電位の異なるシールド配線１０２′、１０３を櫛形に配置することにより、配線層１１６、１１８間の寄生容量を付加することが可能になり、被シールド配線１０１の信号による他の信号線１０４への影響、又は他の信号線１０４による被シールド配線１０１への影響を低減することが可能となる。この構成は、請求項４、１０、１４に係る本発明の実施の一形態に相当する。ここで、配線層１１６は、第２の配線層に相当し、シールド配線１０２′は、第１のシールド配線に相当する。
【００４５】
なお、前述した第２から第４の実施形態を任意に組み合わせてもよい。この場合、異なる電位を有するシールド配線に対して、第２から第４の実施形態で示したシールド配線方法によって異なる容量を任意に組み合わせて付加することが可能になり、被シールド配線１０１の信号による他の信号線１０４への影響、又は他の信号線１０４による被シールド配線１０１への影響を低減することが可能となる。この第２から第４の実施形態のいずれか２つ以上を組み合わせた構成は、第１０の実施形態及び第１１の実施形態として後述する。
【００４６】
［第５の実施形態］
次に、本発明の第５の実施形態に係る半導体集積装置のレイアウト構成を図６に示す。これは、被シールド配線（図１の１０１に相当する）を複数設けたものである。なお、第１から第４の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００４７】
図６において、第１シールド配線１０２と第２シールド配線１０３ａの間には、被シールド配線１０１ａが設けられ、第１シールド配線１０２と第２シールド配線１０３ｂの間には、被シールド配線１０１ｂが設けられている。ここで、第１の実施形態に示したシールド配線方法に準じ、配線層１１８に設けられた第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ａ、１１２ｂ、１１２ｃと、配線層１１７の接続部１１７ａ、１１７ｂ、１１７ｃと、絶縁膜１２１に埋め込まれたコンタクト１１１ａ、１１１ｂ、１１１ｃと、配線層１１６の接続部１１６ａ、１１６ｂ、１１６ｃと、コンタクト１１０ａ、１１０ｂ、１１０ｃと、により、基板１３０に形成された拡散１３１まで連通している。また、配線層１１６に独立に設けられた第２シールド配線１０３ａは、コンタクト１１０ｄと、配線層１１５と、絶縁膜１２０と、により、基板１３０に形成された拡散１３１まで連通している。同じく、配線層１１６に独立に設けられた第２シールド配線１０３ｂは、コンタクト１１０ｅと、配線層１１５と、絶縁膜１２０と、により、基板１３０に形成された拡散１３１まで連通している。なお、第１シールド配線１０２、第２シールド配線１０３ａ、１０３ｂの電位はそれぞれＶｃｃ、ＧＮＤである。また、基板１３０へのシールド配線方法は第２から第４の実施形態のいずれか１つによるか、又は複数の組み合わせによるものとすることが可能である。
【００４８】
この構成により、異なる被シールド配線１０１ａ、１０１ｂの信号から発生する電気力線や、他の信号線１０４の信号による電気力線の第１シールド配線１０２、第２シールド配線１０３ａ、１０３ｂへの影響を低減させる。また、被シールド配線１０１ａ、１０１ｂ間の影響を低減するために、コンタクト１１０ｃ、１１１ｃ、１１２ｃ、配線層１１７の接続部１１７ｃ、配線層１１６の接続部１１６ｃを設け、被シールド配線１０１ａ、１０１ｂ間を第１シールド配線１０２で分けるようにしている。更に、被シールド配線を増設した場合でも、個別に第２シールド配線を配置することによって被シールド配線間の影響を低減することが可能である。また、本実施形態のシールド配線方法によれば、被シールド配線１０１ａ、１０１ｂの寄生容量は対称性をもつため、信号間スキューを低減させることになる。
【００４９】
このような本発明の第５の実施形態に係る半導体集積装置１によれば、複数の被シールド配線１０１ａ、１０１ｂを異なる電位のシールド配線１０２、１０３ａ、１０３ｂにより個別に分離することにより、被シールド配線１０１ａ、１０１ｂ間の影響を低減することが可能となる。特に多相クロックのような他の信号線１０４へのノイズ源となる高周波のディジタル信号に対して有効であり、更に被シールド配線１０１ａ、１０１ｂ間の寄生容量が均一となることから、信号間スキューの向上を図ることも可能となる。この構成は、請求項６、１０、１５に係る本発明の実施の一形態に相当する。
【００５０】
ここで、配線層１１８は、第１の配線層に相当し、配線層１１６は、第２の配線層、第３の配線層に相当し、配線層１１７は、第４の配線層、第５の配線層に相当する。また、被シールド配線１０１ａは、第１の被シールド配線に相当し、被シールド配線１０１ｂは、第２の被シールド配線に相当する。また、第１シールド配線１０２は、第１のシールド配線に相当し、第２シールド配線１０３ａは、第２のシールド配線に相当し、第２シールド配線１０３ｂは、第３のシールド配線に相当する。更に、コンタクト１１０ａ、１１０ｃ、１１１ａ、１１１ｃ、１１２ａ、１１２ｃ、接続部１１６ａ、１１６ｃ、１１７ａ、１１７ｃは、第１の接続手段に相当し、コンタクト１１０ｂ、１１０ｃ、１１１ｂ、１１１ｃ、１１２ｂ、１１２ｃ、接続部１１６ｂ、１１６ｃ、１１７ｂ、１１７ｃは、第２の接続手段に相当する。
【００５１】
［第６の実施形態］
次に、本発明の第６の実施形態に係る半導体集積装置のレイアウト構成を図７に示す。これは、第５の実施形態に示した被シールド配線１０１ａ、１０１ｂに対向する第２シールド配線１０３ａ、１０３ｂを共通化し、１つの第２シールド配線１０３としたものである。なお、第１から第５の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００５２】
図７において、第１シールド配線１０２と第２シールド配線１０３の間には、被シールド配線１０１ａ、１０１ｂが設けられている。ここでは、図６の第２シールド配線１０３ａ、１０３ｂを介して影響する被シールド配線１０１ａ、１０１ｂ間の信号干渉に問題ない場合に、共通の第２シールド配線１０３を設け、配線層１１７に設けられた、異なる被シールド配線１０１ａ、１０１ｂ間の影響を低減するようにしている。なお、第１シールド配線１０２、第２シールド配線１０３の電位はそれぞれＶｃｃ、ＧＮＤである。
【００５３】
また、配線層１１８に設けられた第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ａと、配線層１１７の接続部１１７ａと、絶縁膜１２１に埋め込まれたコンタクト１１１ａと、配線層１１６の接続部１１６ａと、コンタクト１１０ａと、により、配線層１１８から基板１３０に形成された拡散１３１まで連通している。また、第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ｃと、配線層１１７の接続部１１７ｃと、により、配線層１１８から配線層１１７まで連通している。更に、第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ｂと、配線層１１７の接続部１１７ｂと、絶縁膜１２１に埋め込まれたコンタクト１１１ｂと、配線層１１６の接続部１１６ｂと、コンタクト１１０ｂと、により、配線層１１８から基板１３０に形成された拡散１３１まで連通している。
【００５４】
また、配線層１１６に設けられた第２シールド配線１０３は、コンタクト１１０ｄ、１１０ｅと、配線層１１５と、絶縁膜１２０と、により、配線層１１６から基板１３０に形成された拡散１３１まで連通している。
【００５５】
本実施形態のシールド配線方法により、配線層１１５の面積が第５の実施形態のシールド配線方法を適用した場合よりも大きくなる。すなわち、第２及び第３の実施形態のシールド配線方法によるシールド配線１０２、１０３間の容量値を向上させることが可能である。
【００５６】
このような本発明の第６の実施形態に係る半導体集積装置１によれば、複数の被シールド配線１０１ａ、１０１ｂのノイズが被シールド配線間に与える影響よりも、シールド配線外の他の配線（信号線１０４を含む）に与える影響が重要である場合に有用である。特に信号電圧の経時変化が比較的少ない複数のアナログ信号を配線する際に、配線面積を減少することが可能である。この構成は、請求項７、１０、１６に係る本発明の実施の一形態に相当する。ここで、配線層１１８及び配線層１１６は、複数の被シールド配線に共通の第１及び第２の配線層に相当する。
【００５７】
［第７の実施形態］
次に、本発明の第７の実施形態に係る半導体集積装置のレイアウト構成を図８に示す。これは、第６の実施形態の被シールド配線１０１ａ、１０１ｂ間に配置した第１シールド配線（図７の第１シールド配線１０２から配線層１１７、コンタクト１１２、配線層１１８にわたって連通するものに相当する）を省いたものである。なお、第１から第６の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００５８】
図８において、第６の実施形態と同サイズの配線層１１７には、４本の被シールド配線１０１ａ、１０１ｂ、１０１ｃ、１０１ｄが設けられている。ここでは、前記第１シールド配線を省くことにより、被シールド配線１０１ｃ、１０１ｄを増設している。本実施形態のシールド配線方法は、例えば、被シールド配線１０１ａ〜１０１ｄの各信号は電圧遷移の小さいアナログ信号であり、被シールド配線１０１ａ〜１０１ｄへの他の信号線１０４からの影響を低減させたい場合に有用である。更に、第６の実施形態のシールド配線方法に比べ、配線層１１５の面積がより大きくなる。すなわち、第２、第３の実施形態のシールド配線方法によるシールド配線１０２、１０３間の容量値を向上させることが可能である。前述した構成は、請求項７、１０に係る本発明の実施の一形態に相当する。
【００５９】
［第８の実施形態］
次に、本発明の第８の実施形態に係る半導体集積装置のレイアウト構成を図９に示す。これは、第１から第７の実施形態のいずれかに示したシールド配線方法を適用して、複数のディジタル信号配線とアナログ信号配線を分離したものである。なお、第１から第７の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００６０】
図９において、被シールド配線１０１ａ、１０１ｂ、１０１ｃ、１０１ｄは、アナログ信号を伝送する信号線からなり、被シールド配線１０１ｅ、１０１ｆは、ディジタル信号を伝送する信号線からなる。また、アナログ信号用の被シールド配線１０１ａ、１０１ｂ、１０１ｃ、１０１ｄをシールドするために共通の第２シールド配線１０３ａを設け、ディジタル信号用の被シールド配線１０１ｅ、１０１ｆをシールドするために第２シールド配線１０３ｂ、１０３ｃを設けている。
【００６１】
更に、配線層１１８に設けられた第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ａと、配線層１１７の接続部１１７ａと、絶縁膜１２１に埋め込まれたコンタクト１１１ａと、配線層１１６の接続部１１６ａと、コンタクト１１０ａと、により、配線層１１８から基板１３０に形成された拡散１３１（図中、左側から第１番目）まで連通している。また、第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ｂと、配線層１１７の接続部１１７ｂと、絶縁膜１２１に埋め込まれたコンタクト１１１ｂと、配線層１１６の接続部１１６ｂと、コンタクト１１０ｂと、により、配線層１１８から基板１３０に形成された拡散１３１（図中、左側から第２番目）まで連通している。また、第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ｃと、配線層１１７の接続部１１７ｃと、絶縁膜１２１に埋め込まれたコンタクト１１１ｃと、配線層１１６の接続部１１６ｃと、コンタクト１１０ｆと、により、配線層１１８から基板１３０に形成された拡散１３１（図中、左側から第３番目）まで連通している。また、第１シールド配線１０２は、絶縁膜１２２に埋め込まれたコンタクト１１２ｄと、配線層１１７の接続部１１７ｄと、絶縁膜１２１に埋め込まれたコンタクト１１１ｄと、配線層１１６の接続部１１６ｄと、コンタクト１１０ｇと、により、配線層１１８から基板１３０に形成された拡散１３１（図中、左側から第４番目）まで連通している。
【００６２】
また、配線層１１６に設けられた第２シールド配線１０３ａは、コンタクト１１０ｄ、１１０ｅと、配線層１１５と、絶縁膜１２０と、により、配線層１１６から基板１３０に形成された拡散１３１（図中、左側から第１番目、第２番目）まで連通している。また、配線層１１６に設けられた第２シールド配線１０３ｂは、コンタクト１１０ｈと、配線層１１５と、絶縁膜１２０と、により、配線層１１６から基板１３０に形成された拡散１３１（図中、左側から第２番目、第３番目）まで連通している。更に、配線層１１６に設けられた第２シールド配線１０３ｃは、コンタクト１１０ｈと、配線層１１５と、絶縁膜１２０と、により、配線層１１６から基板１３０に形成された拡散１３１（図中、左側から第３番目、第４番目）まで連通している。
【００６３】
ここでは、高周波で電圧遷移するディジタル信号に対処するため、第５の実施形態を適用して被シールド配線ごとに第２シールド配線１０３ｂ、１０３ｃを設ける一方で、ノイズに影響されやすいアナログ信号に対処するため、第６、第７の実施形態を適用して複数の被シールド配線共用の第２シールド配線１０３ａを設けている。このように被シールド配線の信号の種類（アナログ信号、ディジタル信号）に応じ、第２シールド配線を分離することにより、アナログ信号と高周波のディジタル信号及び他の信号線１０４による信号干渉を低減することが可能である。
【００６４】
このような本発明の第８の実施形態に係る半導体集積装置１によれば、複数の被シールド配線１０１ａ〜１０１ｆがアナログ信号及び高周波のディジタル信号である場合に、アナログ信号と高周波のディジタル信号の影響を低減しつつ、同一のシールド配線領域２０１（図１０に示す）に配置することが可能となり、配線面積を低減することができる。また、シールド配線外の他の信号線１０４に対してもノイズを低減することが可能となる。前述した構成は、請求項８、１０、１７に係る本発明の実施の一形態に相当する。ここで、被シールド配線１０１ａ〜１０１ｄは、アナログ信号用の被シールド配線に相当し、被シールド配線１０１ｅ、１０１ｆは、ディジタル信号用の被シールド配線に相当する。
【００６５】
［第９の実施形態］
次に、本発明の第９の実施形態に係る半導体集積装置のレイアウト構成を図１０に示す。これは、アナログ回路２０２ａ、２０２ｂ、ディジタル信号処理回路２０４及びクロック発生回路２０３を１チップに搭載したものである。また、図１０のＹ−Ｙ′断面を図１１に示す。なお、第１から第８の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００６６】
図１０において、シールド配線領域２０１には、第１から第８の実施形態のいずれかに示すシールド配線方法を適用してアナログ信号線及びディジタル信号線が配線されている。２つの異なるアナログ回路２０２ａ、２０２ｂは、シールド配線領域２０１内の被シールド配線（図中、点線矢印で示す）によりアナログ信号が接続されている。また、クロック発生回路２０３は、多相クロックを生成し、シールド配線領域２０１内部の被シールド配線（図中、実線矢印で示す）を介してディジタル信号処理回路２０４に入力するようにしている。
【００６７】
図１１において、シールド配線領域２０１には、複数の被シールド配線１０１ａ、１０１ｄが配置され、アナログ信号は被シールド配線１０１ａに配線され、この被シールド配線１０１ａは第１シールド配線１０２及び第２シールド配線１０３ａによりシールドされている。同様に、ディジタル信号である多相クロック信号は複数の被シールド配線１０１ｄに配線され、この複数の被シールド配線１０１ｄは第１シールド配線１０２及び第２シールド配線１０３ｄにより個別にシールドされている。すなわち、本実施形態では、第８の実施形態に示すシールド配線方法を適用して、複数のディジタル信号配線とアナログ信号配線を分離している。また、基板１３０はＰ形基板であり、第１シールド配線１０２及び第２シールド配線１０３ａ、１０３ｄはそれぞれＶｃｃ、ＧＮＤ（ＶｃｃはＧＮＤよりも高い電位とする）に接続されている。また、シールド配線領域２０１は、第１の実施形態のシールド配線方法を適用して配置されている。
【００６８】
また、図１１において、アナログ回路２０２ｂ及びディジタル信号処理回路２０４はそれぞれＣ−ＭＯＳトランジスタにより構成されているため、ＰチャネルトランジスタやＮチャネルトランジスタを有している。また、シールド配線領域２０１は複数のＰチャネルトランジスタにより構成され、この複数のＰチャネルトランジスタは、Ｎ形不純物（Ｎ−Ｗｅｌｌ）が注入されたＰ形の基板１３０に配置されている。ここで、基板１３０に形成されたＮ−Ｗｅｌｌ層により、アナログ回路２０２ｂとディジタル信号処理回路２０４の間の基板１３０を介したノイズは低減されることになる。同様にして、クロック発生回路２０３と、シールド配線領域２０１を挟んでクロック発生回路２０３と対向するアナログ回路２０２ａと、についても基板１３０を介したノイズを低減することが可能である。
【００６９】
このような本発明の第９の実施形態に係る半導体集積装置によれば、アナログ回路とディジタル回路が混載された半導体集積装置において、ディジタル信号処理回路２０４及びクロック発生回路２０３と、アナログ回路２０２ａ、２０２ｂとの間にシールド配線領域２０１を設けることにより、基板１３０を介したディジタル回路−アナログ回路間のノイズを低減することが可能となる。この構成は、請求項９、１０、１８に係る本発明の実施の一形態に相当する。
【００７０】
［第１０の実施形態］
次に、本発明の第１０の実施形態に係る半導体集積装置のレイアウト構成を図１２に示す。図１２は、配線層１１５、１１６、拡散１３１′を上部から（図１の１１９側から１３０側へ向けて）透視したものである。これは、第２の実施形態と第４の実施形態を組み合わせたものである。なお、第１から第４の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００７１】
図１２において、第１のシールド配線１０２′は、コンタクト１１０を介して基板中の拡散１３１に接続されている。ここで、第１のシールド配線１０２′は、配線層１１８の第１のシールド配線１０２（不図示）と同電位である。また、第２のシールド配線層１０３は、コンタクト１１０を介してゲート酸化膜（絶縁膜に相当する）１２０（不図示）に接続されている。ここで、第１のシールド配線１０２′と第２のシールド配線１０３は、同一の配線層１１６に形成されているため、第４の実施形態を適用して櫛歯状に配線し、層間絶縁体（例えば、絶縁膜１２１、１２２）により容量を形成することが可能である。また、第１のシールド配線１０２′と第２のシールド配線１０３は、第２の実施形態のゲート容量を形成する拡散１３１′及びゲート酸化膜１２０にコンタクト１１０を介して接続されている。前述のように、第２の実施形態と第４の実施形態は同時に実施することが可能である。
【００７２】
このような本発明の第１０の実施形態に係る半導体集積装置１によれば、異なる電位を有するシールド配線１０２、１０２′、１０３に対し、第１から第４の実施形態のいずれかの実施形態に示すシールド配線方法によって、異なる容量を任意に組み合わせて付加することが可能となる。この構成により、被シールド配線１０１の信号による他の信号線１０４への影響、又は他の信号線１０４による被シールド配線１０１への影響を低減することが可能となる。この構成は、請求項５に係る本発明の実施の一形態に相当する。
【００７３】
［第１１の実施形態］
次に、本発明の第１１の実施形態に係る半導体集積装置のレイアウト構成を図１３に示す。図１３は、ポリシリコン層１１５ａ、１１５ｂ、配線層１１６、拡散１３１′を上部から（図１の１１９側から１３０側へ向けて）透視したものである。これは、第３の実施形態と第４の実施形態を組み合わせたものである。なお、第１から第４の実施形態と同様の構成には同一符号を付与して説明を省略する。
【００７４】
図１３において、第２のシールド配線１０３は、コンタクト１１０を介してポリシリコン層１１５ｂに接続されている。第１のシールド配線１０２′は、基板上の拡散１３１′にコンタクト１１０を介して接続され、またコンタクト１１０′を介してポリシリコン層１１５ａ（ポリシリコン層１１５ｂの上に積層されたもの）に接続されている。この第１のシールド配線１０２′は、配線層１１８の第１のシールド配線１０２（不図示）と同電位である。前述のように、第３の実施形態と第４の実施形態を組み合わせたシールド配線方法を同時に実施することが可能である。更に、半導体集積装置１中で任意にポリシリコン層数を選択して積層することにより、第１のシールド配線１０２と第２のシールド配線１０３と間の容量を任意に選択することも可能である。
【００７５】
このような本発明の第１１の実施形態に係る半導体集積装置１によれば、異なる電位を有するシールド配線１０２、１０２′、１０３に対し、第１から第４の実施形態のいずれかに示すシールド配線方法によって、異なる容量を任意に組み合わせて付加することが可能となる。この構成により、被シールド配線１０１の信号による他の信号線１０４への影響、又は他の信号線１０４による被シールド配線１０１への影響を低減することが可能となる。この構成は、請求項５に係る本発明の実施の一形態に相当する。
【００７６】
なお、従来の半導体集積装置には、アナログ信号パッド（アナログ回路に相当する）の周囲に、アナロググランドに接続されたシールド配線を形成し、このシールド配線が、最上配線層と、中間配線層と、その最上配線層及び中間配線層を接続するスルー層とに設けられ、アナログ信号パッドの周囲が最上配線層から中間配線層にわたって囲まれているものもある（例えば、特開２０００−１５０８０２号公報参照）。また、発振回路を有する構成において、その発振回路を他の回路から分離し、その発振回路の周囲にシールド領域（例えば、ｎ＋形のシールド領域）を設け、このシールド領域上にシールド電極を介してシールド配線を形成しているものもある（例えば、特開２０００−５８７５２号公報参照）。また、第１の信号配線と同層に、第１の信号配線とこれと平行な２本の隣接配線を形成し、当該層の上下に絶縁層を介して存在する上下の配線層には交差配線を形成し、この交差配線と２本の隣接配線の間には、双方の配線を接続するためのスルーホール（コンタクトに相当する）を形成しているものもある（例えば、特開２０００−２６９２１１号公報参照）。また、基準電圧発生回路（例えば、アナログ回路駆動のための参照用電圧）と、内部電圧を出力する駆動回路（アナログ回路に相当する）と、を接続する第１の配線の左右に、第２、第３の配線を形成し、第１、第２、第３の配線の下に絶縁層を介して、シールド線を形成し、このシールド線を接地電位に設定しているものもある（例えば、特開２０００−３５３７８５号公報参照）。また、基板の一面に搭載された半導体素子の周囲にグランドパターンを形成し、半導体素子を覆うように、グランドパターンの四辺を金属ワイヤで格子状に連結しているものもある（例えば、特開２００１−４４３０５号公報参照）。更に、アナログ信号線とディジタル信号線とを同層に配線し、双方の信号線間に第１のシールド線（例えば、電源線）を配線し、アナログ信号線及び第１のシールド線の上方に第２のシールド線（例えば、電源線）を配線し、第１及び第２のシールド線間のシールド領域の全域にわたってシールド用のコンタクト壁を形成しているものもある（例えば、特開２００１−１４４０９１号公報参照）。
【００７７】
しかしながら、前述した複数の公報には、本発明の第１から第１１の実施形態に示したような、アナログ信号配線又はディジタル信号配線の周囲に少なくとも２つの異なる電位を持つシールド配線を配置し、多相クロックのように駆動能力の大きい信号線に起因するシールド配線の電位の変動を低減するため、前記異なる電位を持つシールド配線間に容量を付加することによって、ディジタル信号によるアナログ信号線や他の信号線へのノイズの混入を低減させ、また、シールド配線の寄生容量を均一とすること、同じく、第１の実施形態を含む本発明のシールド配線方法を用いたシールド配線領域をディジタル信号処理回路とアナログ回路の間に配置し、ディジタル信号処理回路部とアナログ回路部の基板間のノイズを低減することによって実動作を安定させ、信頼性を向上させること、についての具体的な記載がない。前述した複数の公報に記載の装置及び方法は、本発明とは構成作用の異なるものである。
【図面の簡単な説明】
【００７８】
【図１】本発明の第１の実施形態に係る半導体集積装置の構成を示す斜視図である。
【図２】本発明の第１の実施形態に係る基板付近の構成を示す断面図である。
【図３】本発明の第２の実施形態に係る基板付近の構成を示す断面図である。
【図４】本発明の第３の実施形態に係る基板付近の構成を示す断面図である。
【図５】本発明の第４の実施形態に係るシールド配線例を示す平面図である。
【図６】本発明の第５の実施形態に係る半導体集積装置の構成を示す断面図である。
【図７】本発明の第６の実施形態に係る半導体集積装置の構成を示す断面図である。
【図８】本発明の第７の実施形態に係る半導体集積装置の構成を示す断面図である。
【図９】本発明の第８の実施形態に係る半導体集積装置の構成を示す断面図である。
【図１０】本発明の第９の実施形態に係る半導体集積装置のレイアウトを示す図である。
【図１１】本発明の第９の実施形態に係る半導体集積装置の構成を示す断面図である。
【図１２】本発明の第１０の実施形態に係るシールド配線例を示す平面図である。
【図１３】本発明の第１１の実施形態に係るシールド配線例を示す平面図である。
【符号の説明】
【００７９】
１  半導体集積装置
１０１  被シールド配線
１０２、１０３  シールド配線
１０４  信号線
１１０、１１１、１１２  コンタクト
１１５、１１６、１１７、１１８、１１９  配線層
１２０、１２１、１２２、１２３  絶縁膜
１３０  基板
１３１、１３２  拡散
２０１  シールド配線領域
２０２ａ、２０２ｂ  アナログ回路
２０３  クロック発生回路
２０４  ディジタル信号処理回路
【図１】
2006245551.tif 000003
【図２】
2006245551.tif 000004
【図３】
2006245551.tif 000005
【図４】
2006245551.tif 000006
【図５】
2006245551.tif 000007
【図６】
2006245551.tif 000008
【図７】
2006245551.tif 000009
【図８】
2006245551.tif 000010
【図９】
2006245551.tif 000011
【図１０】
2006245551.tif 000012
【図１１】
2006245551.tif 000013
【図１２】
2006245551.tif 000014
【図１３】
2006245551.tif 000015