(57)【要約】【課題】表面実装における半田接合部のクラック発生を回避し、半導体素子に応力の加わらない構造を持つ低価格で薄型の半導体素子収納用パッケージを提供する。【解決手段】第１凹部１１ａと第２凹部１１ｂと第３凹部１１ｃとが形成された絶縁基体１１と、第１凹部１１ａに収納された半導体素子１３と、第２凹部１１ｂに収納されて絶縁基体１１と樹脂接合され、半導体素子１３を封止する蓋体１５と、絶縁基体１１に形成され、ボンディングワイヤ１６を介して半導体素子１３に接続されるメタライズド配線層１２と、第３凹部１１ｃに収納され、メタライズド配線層１２に半田により接続される外部リード端子１４とを備える。【選択図】  図１
2006237358.tif 000002
【特許請求の範囲】
【請求項１】
第１凹部と第２凹部と第３凹部とが形成された絶縁基体と、前記第１凹部に収納された半導体素子と、前記第２凹部に収納されて前記絶縁基体と樹脂接合され、前記半導体素子を封止する蓋体と、前記絶縁基体に形成され、ボンディングワイヤを介して前記半導体素子に接続されるメタライズド配線層と、前記第３凹部に収納され、前記メタライズド配線層に半田により接続される外部リード端子とを備えることを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記外部リード端子は、外部の回路基板に半田付け可能にリード先端部がフォーミングされていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
【請求項３】
電流検出部で検出された電流と電圧検出部で検出された電圧とに基づいて電力を演算する電力量計において、
前記電流検出部は、
第１凹部と第２凹部と第３凹部とが形成された絶縁基体と、前記第１凹部に収納された半導体素子と、前記第２凹部に収納されて前記絶縁基体と樹脂接合され、前記半導体素子を封止する蓋体と、前記絶縁基体に形成され、ボンディングワイヤを介して前記半導体素子に接続されるメタライズド配線層と、前記第３凹部に収納され、前記メタライズド配線層に半田により接続される外部リード端子とを備える半導体素子収納用パッケージを有することを特徴とする電力量計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部リード端子を備えた半導体素子収納用パッケージ及びこの半導体素子収納用パッケージを有する電力量計に関する。
【背景技術】
【０００２】
一般に、半導体素子、特にホール素子など応力の影響を受け易い半導体センサ素子を収納するための半導体素子収納用パッケージは、図５に示すように、セラミックス等の電気絶縁材料からなる。
【０００３】
この半導体素子収納用パッケージは、上面の略中央部に半導体素子３３を収容するための凹部３１ａ及び凹部３１ａ周辺から上面外両縁にかけて導出されたメタライズド配線層３２が形成された絶縁基体３１と、半導体素子３３を外部電気回路に電気的に接続するためにメタライズド配線層３２に銀ロウ等のロウ材を介してロウ付けされた外部リード端子３４と、セラミックス等の電気絶縁材料からなる蓋体３５とを有して構成されている。
【０００４】
この半導体収納用パッケージは、次のような工程で製造される。まず、絶縁基体３１の凹部３１ａ底面に、半導体素子３３を接着材を介して取着固定するとともに半導体素子３３の各電極をボンディングワイヤ３６を介してメタライズド配線層３２に電気的に接続する。その後、絶縁基体３１の上面に蓋体３５を樹脂等の封止材３７を介して接合させ、絶縁基体３１と蓋体３５とからなる容器内部に半導体素子３３を封止することによって、最終製品としての半導体装置が得られる。
【０００５】
従来のこの種の半導体装置は、通常、外部電気回路を形成するプリント配線基板に貫通穴を形成しておき、貫通穴に半導体素子収納用パッケージの外部リード端子を挿入させて半田付けし、外部リード端子とプリント配線基板の配線とを電気的に接続させることによって内部に収容する半導体素子を外部電気回路に接続するようになっている。
【０００６】
しかし、この種の半導体装置は、半導体素子収納用パッケージの厚みが大きく、近時の表面実装及び薄型化に対応したものになっていない。
【０００７】
そこで、半導体素子収納用パッケージの表面実装及び薄型化を実現する技術として、外部リード端子を無くした技術が開示されている（特許文献１）。この特許文献１は、底面にメタライズ配線層の一部が導出した絶縁枠体の下方に金属製ベース部材を絶縁枠体の開孔部を塞ぐようにして、且つ金属製ベース部材の下面が絶縁枠体の下面より突出しないようにして取着させるとともに絶縁枠体の上面に金属製キャップ部材を絶縁枠体の開孔部を塞ぐようにして取着する。
【０００８】
また、外部リード端子の半導体素子収納用パッケージへの取付けが、ロウ付けにより行なわれる場合には、図６の絶縁基体の集合体のように、絶縁基体４１に半導体素子４３を実装するより前の工程で、格子状のリードフレーム４２が付いた状態で、外部リード端子４４が取付けられる。外部リード端子４４の取付け方法には、図５に示すロウ付け以外に、図７のようなハイブリッドＩＣで行なわれる半田接続が知られている。
【０００９】
図７に示す半導体素子収納用パッケージは、下面全体にメタライズド配線層５２が形成され、メタライズド配線層５２表面の略中央部に半導体素子５３が形成された絶縁基体５１と、半導体素子５３をメタライズド配線層５２に接続するボンティングワイヤ５５と、半導体素子５３を外部電気回路に電気的に接続するためにメタライズド配線層５２に半田付けされた外部リード端子５４と、絶縁基体５１とメタライズド配線層５２と半導体素子５３と外部リード線５４とボンティングワイヤ５５とをモールドする樹脂部材５６とを有して構成されている。
【特許文献１】特開平５−１５２４６０号公報、第１項、第１図
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、従来技術にあっては、表面実装工程では、外部電気回路を形成するプリント配線基板のパット（電極部分）に予め半田を塗布し、そのパット上に、実装する半導体装置を配置し、高温雰囲気中に投入する。そして、高温により半田が溶融し、パットと半導体装置の端子との半田接合が形成される。
【００１１】
しかしながら、セラミックス材とガラスエポキシ材などのプリント配線基板材料とでは熱膨張率に差があるため、外形が大きいセラミックス製の半導体素子収納用パッケージにおいて外部リード端子を無くした場合、半田接合部に応力によるクラックが発生する可能性がある。
【００１２】
このクラックの発生を回避するためには、外部リード端子を備えることが有効であるが、従来のセラミックス製の半導体素子収納用パッケージにおいて、外部リード端子の付いたものは、外部リード端子の取付けをロウ付けにより行なうものが一般的であり、半導体素子収納用パッケージに半導体素子を実装する前に、この外部リード端子がリードフレームに付いた状態でロウ付けされる。このため、半導体素子収納用パッケージの輸送時や半導体素子の実装時にその外形が大きくなり、不利となる。
【００１３】
また、図７に示すように、ハイブリッドＩＣで行なわれる半田による外部リード端子５４の接続では、半田ディップ時の半導体素子保護の目的により、半導体素子５３がエポキシ材などの樹脂部材５６で封止されている必要がある。この樹脂部材５６により半導体素子５３に加わる応力が、ホール素子など応力の影響を受け易い半導体センサ素子では、オフセット電圧など特性を悪化する原因となるため、無視できない。また、応力を回避するため、中空の樹脂封止とした場合には、薄型のパッケージを実現することは困難である。
【００１４】
本発明は、表面実装における半田接合部のクラック発生を回避し、半導体素子に応力の加わらない構造を持つ低価格で薄型の半導体素子収納用パッケージ及び半導体素子収納用パッケージを有する電力量計を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を達成するために、請求項１の発明の半導体素子収納用パッケージは、第１凹部と第２凹部と第３凹部とが形成された絶縁基体と、前記第１凹部に収納された半導体素子と、前記第２凹部に収納されて前記絶縁基体と樹脂接合され、前記半導体素子を封止する蓋体と、前記絶縁基体に形成され、ボンディングワイヤを介して前記半導体素子に接続されるメタライズド配線層と、前記第３凹部に収納され、前記メタライズド配線層に半田により接続される外部リード端子とを備えることを特徴とする。
【００１６】
請求項２の発明の半導体素子収納用パッケージは、請求項１の発明の半導体素子収納用パッケージにおいて、前記外部リード端子は、外部の回路基板に半田付け可能にリード先端部がフォーミングされていることを特徴とする。
【００１７】
請求項３の発明の電力量計は、電流検出部で検出された電流と電圧検出部で検出された電圧とに基づいて電力を演算する電力量計において、前記電流検出部は、
第１凹部と第２凹部と第３凹部とが形成された絶縁基体と、前記第１凹部に収納された半導体素子と、前記第２凹部に収納されて前記絶縁基体と樹脂接合され、前記半導体素子を封止する蓋体と、前記絶縁基体に形成され、ボンディングワイヤを介して前記半導体素子に接続されるメタライズド配線層と、前記第３凹部に収納され、前記メタライズド配線層に半田により接続される外部リード端子とを備える半導体素子収納用パッケージを有することを特徴とする。
【発明の効果】
【００１８】
請求項１の発明によれば、外部リード端子を備えることにより、絶縁基体の表面実装における半田接合部のクラック発生を回避できる。また、絶縁基体と蓋体により形成された中空部に半導体素子が配置されることにより、半導体素子への応力を回避でき、絶縁基体と蓋体との樹脂接合により半導体素子を封止することにより、外部リード端子の半導体収納用パッケージへの接合を工程効率的に有利な後工程での半田接合とすることができる。また、絶縁基体に半導体素子、蓋体、外部リード端子をそれぞれ収納する第１凹部乃至第３凹部を備えることにより、半導体素子収納用パッケージの厚さを薄くできる。
【００１９】
請求項２の発明によれば、外部リード端子は、リード先端部がフォーミングされているので、外部の回路基板に容易に半田付けできる。
【００２０】
請求項３の発明によれば、請求項１記載の半導体素子を有する半導体素子収納用パッケージを用いた電流検出部により電流を検出し、電圧検出部で電圧を検出し、検出された電流と電圧とに基づいて電力を演算することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の半導体素子収納用パッケージ及び電力量計の実施の形態について図面を参照しながら詳細に説明する。
【実施例１】
【００２２】
図１は本発明の実施例１の半導体素子収納用パッケージの構成図である。図１に示す本発明の半導体素子収納用パッケージは、セラミックスなどの電気絶縁材料からなる。
【００２３】
半導体素子収納用パッケージは、その下面略中央部に半導体素子１３を収納するための第１凹部１１ａと第１凹部１１ａ周辺に沿って設けられた第１凹部１１ａより深さの浅い第２凹部１１ｂと下面片端部に設けられた第３凹部１１ｃとが形成された絶縁基体１１と、第２凹部１１ｂに収納されて絶縁基体１１と樹脂接合され、半導体素子１３を封止するセラミックス等の電気絶縁材料からなる蓋体１５と、絶縁基体１１に形成され、ボンディングワイヤ１６を介して半導体素子１３に接続され、蓋体１５と第１凹部１１ａの外片縁にかけて導出され、第３凹部１１ｃと絶縁基体１１上面へ貫通穴１７を介して接続されるメタライズド配線層１２と、メタライズド配線層１２に電気的機械的に半田により接続され、第３凹部１１ｃにその一端が収納される外部リード端子１４とを有して構成されている。
【００２４】
この半導体収納用パッケージは、次のような工程で製造される。まず、絶縁基体１１に形成された第１凹部１１ａ底面に、半導体素子１３を接着材を介して取付固定するとともに半導体素子１３の各電極をボンディングワイヤ１６を介してメタライズド配線層１２に電気的に接続させる。
【００２５】
その後、絶縁基体１１の第２凹部１１ｂに蓋体１５を樹脂等の封止材を介して接合させ、絶縁基体１１と蓋体１５とからなる容器内部に半導体素子１３を封止する。
【００２６】
この半導体収納用パッケージによれば、外部リード端子１４を備えることにより、絶縁基体１１の表面実装における半田接合部のクラック発生を回避できる。また、蓋体１５の容器内部側中央部に第１凹部１１ａ及び第２凹部１１ｂを設けることにより、絶縁基体１１と蓋体１５により形成された中空部１８の容積拡大をパッケージの厚さ１９を増加させることなく実現できる。即ち、パッケージの厚さ１９を薄くできるとともに、中空部１８により半導体素子１３への応力の発生を回避できる。
【００２７】
また、絶縁基体１１と蓋体１５との樹脂接合により半導体素子１３を封止することにより、外部リード端子１４の半導体収納用パッケージへの接合を工程効率的に有利な後工程での半田接合とすることができる。
【００２８】
また、外部リード端子１４は、表面実装可能な形状にフォーミング加工され半導体最終製品となる。外部リード端子１４のメタライズド配線層１２及び外部のプリント配線基板は、半田により接合されるため、外部リード端子１４の材料としては、リン青銅などのばね性のある材料を使用でき、ロウ付けの場合に使用される４２アロイなどの材料と比べて、容易にフォーミングが可能である。このため、図１に示すように、外部リード線１４は、両端部がフォーミングされ、一方の端部が第３凹部１１ｃに収納されてメタライズド配線層１２に電気的に接続され、他方の端部が半田付部１４ａとしてプリント配線基板に半田により接続される。即ち、第３凹部１１ｃにその一端部が収納されるため、表面実装時にプリント配線基板に外部リード端子１４が干渉することが回避される。
【００２９】
また、第３凹部１１ｃと第２凹部１１ｂの深さを略同一サイズにすることにより、絶縁基体１１のセラミック層数を３層とすることができ、製造コストを低減できる。
【００３０】
図２は本発明の実施例１の半導体素子収納用パッケージの製造工程を示す図である。まず、セラミックス製の半導体素子収納用パッケージの絶縁基体２１ｃは、図２（ａ）に示すように、より大きな絶縁基体の集合体２１ａとして成形される。
【００３１】
絶縁基体の集合体２１ａは、図２（ａ）に示すように、行方向及び列方向に配列された複数の絶縁基体２１ｃがフレーム２０ａ上に形成され、複数の絶縁基体２１ｃの各々は、Ｖ溝が形成されたミシン目２０ｂで仕切られている。図２（ａ）に示す工程では、絶縁基体２１ｃ毎に、絶縁基体２１ｃへの半導体素子の実装処理、ボンディングワイヤの接続処理、および蓋体２２による半導体素子の封止処理が行われる。これらの処理を、テープ状外部リード端子２３ｂの接続されない半導体素子収納用パッケージの外形の小さい状態で、実施することにより工程の効率化を図ることができる。
【００３２】
次に、蓋体２２による半導体素子の封止が完了した後には、図２（ｂ）に示すように、列方向のＶ溝のあるミシン目２０ｂに沿って、絶縁基体の集合体２１ａを絶縁基体の短冊状集合体２１ｂに分割する。絶縁基体の短冊状集合体２１ｂの各々には、メタライズド配線層２５が形成されている。
【００３３】
次に、図２（ｃ）に示すようなテープ状に連なって成形されたテープ状の外部リード端子２３ａの先端部を、図２（ｂ）に示す絶縁基体の短冊状集合体２１ｂのメタライズド配線層２５に接触させる。
【００３４】
次に、図２（ｄ）に示すように、テープ状の外部リード端子２３ａと絶縁基体の短冊状集合体２１ｂのメタライズド配線層２５とを半田槽２４に浸して、半田ディップによりテープ状の外部リード端子２３ａと絶縁基体の短冊状集合体２１ｂとを半田により接続する。
【００３５】
次に、図２（ｅ）に示すように、絶縁基体の短冊状集合体２１ｂを、テープ状外部リード端子２３ｂを有する絶縁基体２１ｃに分割する。さらに、図２（ｆ）に示すように、テープ状外部リード端子２３の先端部をフォーミングして、フォーミングリード端子２３ｃを形成する。
【実施例２】
【００３６】
図３は本発明の実施例２の半導体素子収納用パッケージを搭載した電力量計の構成図である。実施例２は、実施例１の半導体素子収納用パッケージを電力量計に搭載したことを特徴とする。
【００３７】
図３に示す電力量計は、入力された電流を検出する電流検出部６０と、入力された電圧を検出する電圧検出部７０と、電流検出部６０で検出された電流と電圧検出部７０で検出された電圧とに基づいて電力を演算する電力演算部８０と、電力演算部で得られた電力を表示する表示部９０とを有して構成されている。
【００３８】
電流検出部６０は、略環状の磁性体からなり、僅かなギャップ６２を有するコア６１と、コア６１に巻回された巻線６３と、半導体素子１３を有する半導体素子収納用パッケージが実装されたプリント基板６４とを有し、半導体素子１３がコア６１のギャップ１３に挿入されている。半導体素子１３は、ホール素子からなる。
【００３９】
このような構成において、巻線６３に電流が流れると、流れた電流に比例した磁界がコア６１を通り、この磁界がギャップ６２に配置された半導体素子１３であるホール素子を貫く。このため、ホール素子の両端には、磁界に比例した電圧が発生し、この電圧はプリント基板６４を介して電力演算部８０に入力される。
【００４０】
即ち、半導体素子を有する半導体素子収納用パッケージを用いた電流検出部６０により電流を検出し、電圧検出部７０で電圧を検出し、検出された電流と電圧とに基づいて電力を演算することができる。
【００４１】
図４は外部リード端子１４を絶縁基体１１の片端にのみ配置することによる効果を説明するための図である。図４（ｃ）、図４（ｄ）は外部リード端子１４が絶縁基体１１の片端に配置される例を示している。図４（ｃ）に示すように、外部リード端子１４を片端にのみ配置した場合には、外部リード端子１４の半田による接合工程が単純となる。また、図３に示す電力量計の電流検出部６０において、磁界を確保する目的で、コア６１のギャップ６２を狭くするために、プリント基板６４に穴６５を設け、この穴６５に跨るように、絶縁基体１１を含む半導体素子収納用パッケージを実装している。図４（ｃ）に示すように、外部リード端子１４を片端にのみ配置した場合には、衝撃によるコア６１の移動などによる外力が、半導体素子収納用パッケージに加わっても、図４（ｄ）に示すように、半導体素子収納用パッケージは、プリント基板６４から脱落しない。
【００４２】
一方、図４（ａ）に示すように、絶縁基体１１の両端に外部リード端子１４が配置されて半田付けされている場合には、半田接合部に外力が全て加わり、図４（ｂ）に示すように、半導体素子収納用パッケージが脱落するが、図４（ｄ）に示すように、絶縁基体１１の片側しか接続されていなければ、外部リード端子１４が曲がるだけで済む。
【産業上の利用分野】
【００４３】
本発明は、ホール素子等の半導体素子を収納した半導体素子収納パッケージを搭載した電力量計などに適用可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１の半導体素子収納用パッケージの構成図である。
【図２】本発明の実施例１の半導体素子収納用パッケージの製造工程を示す図である。
【図３】本発明の実施例２の半導体素子収納用パッケージを搭載した電力量計の構成図である。
【図４】外部リード端子を絶縁基体の片端にのみ配置することによる効果を説明するための図である。
【図５】従来の半導体素子収納用パッケージの構成図である。
【図６】従来の半導体素子収納用パッケージの納入形態を示す図である。
【図７】従来の半田によるリード接続の例を示す図である。
【符号の説明】
【００４５】
１１，２１ｃ，３１，４１，５１  絶縁基体  
１１ａ  第１凹部
１１ｂ  第２凹部
１１ｃ  第３凹部
１２，２５，３２，５２  メタライズド配線層
１３，３３，４３，５３  半導体素子
１４，２３ａ，３４，４４，５４  外部リード端子
１５，２２，３５  蓋体
１６，３６，５５  ボンディングワイヤ
１７  貫通穴
１８  中空部
１９  パッケージの厚さ
２０ａ  フレーム
２０ｂ  ミシン目
２１ａ  絶縁基体の集合体
２１ｂ  絶縁基体の短冊状集合体
２３ｂ  テープ状外部リード端子
２３ｃ  フォーミングリード端子
２４  半田槽
３７  封止材
４２  リードフレーム
５６  樹脂部材
６０  電流検出部
６１  コア
６２  ギャップ
６３  巻線
６４  プリント基板
７０  電圧検出部
８０  電力演算部
９０  表示部
【図１】
2006237358.tif 000003
【図２】
2006237358.tif 000004
【図３】
2006237358.tif 000005
【図４】
2006237358.tif 000006
【図５】
2006237358.tif 000007
【図６】
2006237358.tif 000008
【図７】
2006237358.tif 000009