(57)【要約】【課題】  バリスタ特性を良好に確保しつつ漏れ電流を減少させることができる積層型チップバリスタを提供すること。【解決手段】  この積層型チップバリスタ１は、圧非直線特性を発現するバリスタ層１１及び内部電極１３，１４を有する積層体３と、当該積層体３に形成され内部電極１３，１４に接続される外部電極５と、を備え、内部電極１３，１４は、バリスタ層１１を挟むように設けられ、外部電極５は、内部電極１３，１４それぞれに接続されるように設けられ、内部電極１３，１４には、積層体３の積層方向に貫通する孔部１３ａ，１４ａがそれぞれ形成されている。【選択図】  図２
2006269985.tif 000002
【特許請求の範囲】
【請求項１】
電圧非直線特性を発現するバリスタ層及び内部電極を有する積層体と、当該積層体に形成され、前記内部電極に接続される外部電極と、を備える積層型チップバリスタであって、
前記内部電極は、前記バリスタ層を挟むように設けられ、
前記外部電極は、前記内部電極に接続されるように設けられ、
前記内部電極の少なくとも一つには、前記積層体の積層方向に貫通する孔部が形成されていることを特徴とする積層型チップバリスタ。
【請求項２】
前記孔部は、少なくとも前記内部電極が重なり合う領域に形成されていることを特徴とする、請求項１に記載の積層型チップバリスタ。
【請求項３】
前記孔部が形成されている内部電極は、その外周が囲繞する領域の面積に対する、前記孔部が形成されていない領域の面積の比率が４５％以上９０％未満であることを特徴とする、請求項１又は２に記載の積層型チップバリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップバリスタに関する。
【背景技術】
【０００２】
電圧非直線抵抗体層を内部電極で挟み込み、内部電極に電気的に接続されている外部端子電極を備える電圧非直線抵抗体素子であるバリスタが知られている（例えば、下記特許文献１参照）。
【特許文献１】特開２００２−２４６２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に記載のバリスタにおいては、漏れ電流が発生することが知られている。漏れ電流は内部電極を対向配置していることに起因するが、バリスタでは内部電極を対向配置せざるを得ないので、内部電極を対向配置しないことで漏れ電流を解消することができない。また、内部電極を対向配置しないまでも、その対向する部分の重なり度合いを少なくすれば漏れ電流が減少することも考えられるが、その場合には所望のバリスタ特性（例えば、静電容量やサージ耐量）を得られない恐れがある。
【０００４】
そこで本発明では、バリスタ特性を良好に確保しつつ漏れ電流を減少させることができる積層型チップバリスタを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の積層型チップバリスタは、電圧非直線特性を発現するバリスタ層及び内部電極を有する積層体と、当該積層体に形成され内部電極に接続される外部電極と、を備える積層型チップバリスタであって、内部電極は、バリスタ層を挟むように設けられ、外部電極は、内部電極に接続されるように設けられ、内部電極の少なくとも一つには、積層体の積層方向に貫通する孔部が形成されている。
【０００６】
本発明によれば、外部電極に接続される内部電極に孔部が形成されているので、内部電極の外周が囲繞する面積を変えずに、内部電極の実面積を減少させることができる。従って、電界が拡散することから静電容量の変化を少なくすることができると共に、内部電極の実面積に比例する漏れ電流を減少させることができる。
【０００７】
また本発明では、孔部が、少なくとも内部電極が重なり合う領域に形成されていることも好ましい。内部電極が重なり合う領域に孔部が形成されているので、漏れ電流をより効果的に減少させることができる。
【０００８】
また本発明では、孔部が形成されている内部電極は、その外周が囲繞する領域の面積に対する、孔部が形成されていない領域の面積の比率が４５％以上９０％未満であることも好ましい。内部電極の外周が囲繞する領域の面積に対する、孔部が形成されていない領域の面積の比率である被覆率を４５〜９０％に収めると、静電容量の変化を抑制することと漏れ電流の減少との均衡を好適に保つことできる。
【発明の効果】
【０００９】
本発明によれば、電界が拡散することから静電容量の変化を少なくすることができると共に、電極層の実面積に比例する漏れ電流を減少させることができる。従って、バリスタ特性を良好に確保しつつ漏れ電流を減少させることができる積層型チップバリスタを提供することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
【００１１】
本発明の実施形態である積層型チップバリスタについて図１及び図２を参照しながら説明する。図１は、本実施形態における積層型チップバリスタ１の積層方向に沿った断面構成を示す図である。図２は、積層型チップバリスタ１の積層方向に交わる方向の断面構成を示す図である。
【００１２】
図１に示すように、積層型チップバリスタ１は、積層体３と、当該積層体３において対向する端面にそれぞれ形成される一対の外部電極５とを備えている。積層体３は、バリスタ部７と、当該バリスタ部７を挟むように配置される一対の外層部９とを有し、バリスタ部７と一対の外層部９とが積層されることにより構成されている。積層体３は、直方体形状を呈しており、長さが２．０ｍｍに、幅が１．２ｍｍに、高さが１．２ｍｍにそれぞれ設定されている。本実施形態の積層型チップバリスタ１は、いわゆる２０１２タイプの積層型チップバリスタである。
【００１３】
バリスタ部７は、バリスタ特性を発現するバリスタ層１１と、当該バリスタ層１１を挟むように配置される一対の内部電極１３，１４とを含んでいる。バリスタ部７では、バリスタ層１１と内部電極１３，１４とが交互に積層されている。バリスタ層１１における一対の内部電極１３，１４に重なる領域１１ａがバリスタ特性を発現する領域として機能する。
【００１４】
バリスタ層１１は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層１１は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。これにより、バリスタ層１１における一対の内部電極１３，１４に重なる領域１１ａが、ＺｎＯを主成分とすると共にＰｒを含む素体からなる領域を有することになる。
【００１５】
Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層１１におけるＺｎＯの含有率は、特に限定されないが、バリスタ層１１を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．８質量％である。バリスタ層１１の厚みは１０〜１００μｍ程度である。
【００１６】
一対の内部電極１３，１４は、それぞれの一端が積層体３において対向する端面に交互に露出するように略平行に設けられている。各内部電極１３，１４は、上記各一端において外部電極５と電気的に接続されている。この内部電極１３，１４は、導電材を含んでいる。内部電極１３，１４に含まれる導電材としては、Ｐｄを含んでいることが好ましい。本実施形態では、内部電極１３，１４は、ＰｄまたはＡｇ−Ｐｄ合金からなる。内部電極１３，１４の厚みは、０．５〜５μｍ程度である。また、内部電極１３，１４の幅は、３００〜１０００μｍ程度である。また、内部電極１３，１４が互いに重なり合う部分Ｌの面積（内部電極１３，１４の重なり面積）は、積層体３の積層方向（バリスタ層１１の厚み方向）から見て、２〜５０ｍｍ２である。
【００１７】
図２に示すように、内部電極１３，１４にはそれぞれ、積層体３の積層方向に貫通する孔部１３ａおよび孔部１４ａが形成されている。本実施形態では、内部電極１３，１４の双方に孔部１３ａ，１４ａが形成されているけれども、どちらか一方のみに形成されていてもよい。また、本実施形態では、内部電極１３，１４の全体に渡って孔部１３ａ，１４ａが形成されているけれども、内部電極１３，１４が重なり合う領域、すなわちＬに相当に領域にのみ形成されていてもよい。
【００１８】
内部電極１３，１４は、その外周が囲繞する面積に対する、孔部１３ａ，１４ａが形成されていない領域の面積の比率（被覆率）が４５％以上９０％未満となるように形成されている。被覆率は６０％以上９０％未満であることがより好ましい。
【００１９】
ここで、被覆率と漏れ電流の関係を図３に示す。図３に示す関係は、被覆率を変化させた積層型チップバリスタに対して、直流電圧５Ｖを印加した場合の漏れ電流によって表している。積層型チップバリスタの素子抵抗値は５Ｍオーム以下であることが好ましいから、直流電圧５Ｖ印加時には漏れ電流は１μＡ以下であることが好ましい。従って、図３に示した関係から、被覆率は９０％未満となることが好ましい。
【００２０】
続いて、被覆率と静電容量変化率との関係を図４に示す。図４に示す関係は、被覆率を変化させた積層型チップバリスタに対して、それぞれ１ＭＨｚでの静電容量を測定し、被覆率の変化に対する静電容量の変化率を示している。図４に示すように、被覆率を４５％未満にすると静電容量変化率が−１０％以下となることから、被覆率は４５％以上とすることが好ましい。
【００２１】
続いて、被覆率とサージ耐量変化率との関係を図５に示す。図５に示す関係は、被覆率を変化させた積層型チップバリスタに対して、それぞれサージ耐量を測定し、被覆率の変化に対するサージ耐量の変化率を示している。図５に示すように、被覆率を６０％未満にするとサージ耐量変化率が−１０％以下となることから、被覆率は６０％以上とすることがより好ましい。
【００２２】
上述した被覆率と漏れ電流、静電容量変化率、およびサージ耐量変化率との関係から、被覆率は４５％以上９０％未満であることが好ましく、６０％以上９０％未満であることがより好ましい。尚、上述した被覆率は、積層型チップバリスタを５％Ｈ２雰囲気で５時間保持し、内部電極中のＰｄに水素を吸蔵させることで内部応力を発生させ、内部電極面で積層型チップバリスタを破断させた後に、画像解析によって測定している。
【００２３】
図１及び図２に戻り、外層部９について説明する。外層部９は、バリスタ層１１と同様に、ＺｎＯを主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）およびアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、外層部９は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。これにより、外層部９が、ＺｎＯを主成分とすると共にＰｒを含む素体からなる領域を有することとなる。外層部９の厚みは２０〜１２００μｍ程度である。
【００２４】
外部電極５は、積層体３の両端面を覆うように設けられている。この外部電極５は、内部電極１３，１４を構成しているＰｄ等の金属と電気的に良好に接続できる金属材料からなるものである。例えば、Ａｇは、Ｐｄからなる内部電極１３，１４との電気的な接続性が良好であり、しかも積層体３の端面に対する接着性が良好であることから、外部電極用の材料として好適である。外部電極５の厚みは１０〜５０μｍ程度である。
【００２５】
外部電極５の表面には、当該外部電極を覆うように、厚みが０．５〜２μｍ程度であるＮｉめっき層（図示しない）および厚みが２〜６μｍ程度のＳｎめっき層（図示しない）等が順に形成されている。これらのめっき層は、主として積層型チップバリスタ１をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。
【００２６】
外部電極５の表面に形成させるめっき層は、はんだ耐熱性やはんだ濡れ性を向上する目的が達成される限り、必ずしも上述した材料の組み合わせに限定されない。めっき層を構成し得るその他の材料としては、例えば、Ｓｎ−Ｐｂ合金等が挙げられ、上述のＮｉやＳｎと組み合わせて用いても好適である。
【００２７】
引き続いて、図１、図６および図７を参照しながら、本実施形態の積層型チップバリスタ１の製造方法について説明する。図６は、本実施形態の積層型チップバリスタ１の製造方法の各工程を説明するための図である。図７は、本実施形態の積層型チップバリスタ１の製造方法を説明するための図である。
【００２８】
まず、バリスタ層１１及び外層部９を構成する主成分であるＺｎＯ、及びＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物を所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（ステップＳ１０１）。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。
【００２９】
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ１５〜３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（ステップＳ１０３）。
【００３０】
次に、このグリーンシート上に、内部電極１３，１４用の材料であるペースト状のＰｄをスクリーン印刷等の印刷法により所定のパターンで塗布した後、この導電性ペーストを乾燥させて所定のパターンを有する電極層を形成する（ステップＳ１０５）。尚、このステップＳ１０５で用いるペースト状のＰｄには、ステップＳ１０１で用いたバリスタ材料を１０〜３０％添加する。この添加割合に応じて、内部電極１３，１４にはバリスタ材料による島状部分が形成され、Ｐｄが実質的に含まれていない孔部１３ａ，１４ａとなる。
【００３１】
尚、ステップＳ１０５において添加するバリスタ材料の粒子径や量を変化させることで、孔部１３ａ，１４ａの数、形状、寸法等を制御することができる。また、孔部１３ａ，１４ａを形成する方法はこれに限られず、スクリーン印刷用のスクリーン印刷版に、所望の数、形状、寸法等をもった孔部を予め形成してもよい。
【００３２】
次に、電極層が形成されたグリーンシートと、電極層が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（ステップＳ１０７）。こうして得られたシート積層体を所望のサイズに切断してグリーンチップを得る（ステップＳ１０９）。得られたグリーンチップでは、図７に示されるように、電極層ＥＬが形成されていない複数枚のグリーンシートＳ１、電極層ＥＬが形成されたグリーンシートＳ２、電極層ＥＬが形成されていない複数枚のグリーンシートＳ１、電極層ＥＬが形成されたグリーンシートＳ３、電極層ＥＬが形成されていない複数枚のグリーンシートＳ１の順に、これらのシートＳ１〜Ｓ３が積層されている。なお、グリーンシートＳ２とグリーンシートＳ３との間に、必ずしも電極層ＥＬが形成されていないグリーンシートＳ１を積層する必要はない。
【００３３】
次に、このグリーンチップに、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、１０００〜１４００℃、０．５〜８時間程度の焼成を行い（ステップＳ１１１）、積層体３を得る。この焼成によって、グリーンチップにおける電極層ＥＬの間のグリーンシートＳ１，Ｓ３はバリスタ層１１となる。電極層ＥＬは、内部電極１３，１４となる。こうして得られた積層体３には、次の工程を実施する前に、研磨材等とともに研磨容器に入れるなどして素子表面の平滑処理を施してもよい。
【００３４】
次に、積層体３の両端部に、一対の内部電極１３のそれぞれに接するように、主としてＡｇを含む外部電極用ペーストを塗布した後、このペーストに対して５５０〜８５０℃程度の加熱（焼き付け）処理を行い、Ａｇからなる一対の外部電極５を形成する（ステップＳ１１５）。そして、外部電極５の外側表面に、電解めっき等によりＮｉめっき層及びＳｎめっき層を順次積層する。こうして積層型チップバリスタ１が得られる。
【００３５】
本実施形態によれば、外部電極５に接続される内部電極１３，１４に孔部１３ａ，１４ａが形成されているので、内部電極１３，１４の外周が囲繞する面積を変えずに、内部電極１３，１４の実面積を減少させることができる。従って、電界が拡散することから静電容量の変化を少なくすることができると共に、内部電極１３，１４の実面積に比例する漏れ電流を減少させることができる。
【００３６】
また、内部電極１３，１４にそれぞれ形成される孔部１３ａ，１４ａにバリスタ材料が入り込むので、いわゆるアンカー効果により内部電極面での剥がれを効果的に抑制できる。
【００３７】
尚、本実施形態においては、内部電極１３，１４に形成する孔部１３ａ，１４ａは不定形な孔としたが、円形孔でも、メッシュ状の孔でも、溝状の孔でも、その形状を問わずに採用可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態である積層型チップバリスタの断面構成を示す図である。
【図２】本発明の実施形態である積層型チップバリスタの断面構成を示す図である。
【図３】本発明の実施形態である積層型チップバリスタにおける被覆率と漏れ電流との関係を示す図である。
【図４】本発明の実施形態である積層型チップバリスタにおける被覆率と静電容量変化率との関係を示す図である。
【図５】本発明の実施形態である積層型チップバリスタにおける被覆率とサージ耐量変化率との関係を示す図である。
【図６】本発明の実施形態である積層型チップバリスタの製造方法の各工程を説明するための図である。
【図７】本発明の実施形態である積層型チップバリスタの製造方法を説明するための図である。
【符号の説明】
【００３９】
１…積層型チップバリスタ、３…積層体、５…外部電極、７…バリスタ部、９…外層部、１１…バリスタ層、１３，１４…内部電極、１３ａ，１４ａ…孔部。
【図１】
2006269985.tif 000003
【図２】
2006269985.tif 000004
【図３】
2006269985.tif 000005
【図４】
2006269985.tif 000006
【図５】
2006269985.tif 000007
【図６】
2006269985.tif 000008
【図７】
2006269985.tif 000009