(57)【要約】【課題】  高温リーク電流が少なく、電位が固定されてプロセス外乱に強い高耐圧終端構造を有し、設計が容易な電力用半導体装置を提供する。【解決手段】  第２導電型ベース領域２（Ｐアノード）の周囲を所定の距離をおいて囲み第１導電型ベース領域１の第１主面に形成された第１導電型ストッパ領域６と、第２導電型ベース領域２と第１導電型ストッパ領域６との間に有り、第１導電型ベース領域１の第１主面に同心円状に形成された第２導電型リング領域８とを備え、第２導電型リング領域８は、第２導電型ベース領域２と第１導電型ストッパ領域６とを電気的に接続する第２導電型コンタクト領域１２と電気的に接続されている。従来電位を浮かしていたガードリング領域をベース領域からストッパ領域までを接続するコンタクト領域の存在により電位を固定しプロセス外乱に強い終端構造とする。コンタクト領域は、ポリシリコン層でも良い。【選択図】  図３
2006269633.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された第１導電型ベース領域と、
前記第１導電型ベース領域の第１主面の表面領域に選択的に形成された第２導電型ベース領域と、
前記第２導電型ベース領域の周囲を所定の距離をおいて囲み、前記第１導電型ベース領域の第１主面の表面領域に形成された第１導電型ストッパ領域と、
前記第２導電型ベース領域と前記第１導電型ストッパ領域との間に有り、前記第１導電型ベース領域の第１主面の表面領域に所定の間隔で形成された複数の第２導電型リング領域とを備え、
前記複数の第２導電型リング領域は、前記第２導電型ベース領域と前記第１導電型ストッパ領域とを電気的に接続する第２導電型コンタクト領域と電気的に接続されていることを特徴とする電力用半導体装置。
【請求項２】
前記第２導電型コンタクト領域は、複数配置されており、どのコンタクト領域も前記第２導電型ベース領域及び前記第２導電型リング領域、前記第１導電型ストッパ領域を電気的に接続していることを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
前記第２導電型リング領域の隣接する２つの領域の間隔は、前記第１導電型ストッパ領域側に近づくほど長くなることを特徴とする請求項１又は請求項２に記載の電力用半導体装置。
【請求項４】
前記第２導電型リング領域の少なくとも１つと電気的に接続され、前記第１導電型ストッパ領域に印加された電圧を分圧して検知するセンス電極を具備することを特徴とする請求項１乃至請求項３のいずれかに記載の電力用半導体装置。
【請求項５】
前記第２導電型コンタクト領域は、前記第１導電型ベース領域の第１主面の表面領域に形成された拡散抵抗であることを特徴とする請求項１乃至請求項４のいずれかに記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ、トランジスタなどの電力用の高耐圧半導体装置の接合終端構造に関するものである。
【背景技術】
【０００２】
従来、高耐圧半導体装置は、高耐圧終端構造を有している。高耐圧ダイオードを例に示すと、この素子の基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域、Ｎ型ベース領域の第１主面の表面領域に形成されたＰ型アノード領域、Ｎ型ベース領域の第１主面とは対向する第２主面の表面領域に形成されたＮ型カソード領域、Ｐ型アノード領域上に形成されたアノード電極及びＮ型カソード領域上に形成されたカソード電極から構成されたダイオード部と、このダイオード部を囲むようにＮ型ベース領域の第１主面の表面領域に形成されたＰ型リング領域及びＰ型リング領域を囲むようにＮ型ベース領域の第１主面の表面領域に形成されたＮ型ストッパ領域から構成された電界緩和部（高耐圧終端構造）よりなっている。
この従来例の素子構造では、Ｐ型リング領域を最適な並べ方を設計して高耐圧を得ていた。しかし、この方法では印加電圧が高くなるとＰ型リング領域の本数も増加し、最適設計が難しくなるという問題があった。通常、各Ｐ型リング領域の電位は定まっておらず、高電圧が印加された場合、リングの数や間隔などの電界を均一に分散させるための設計は、高耐圧品になるほど困難である。
【０００３】
また、設計が旨くいった場合でも、半導体基板表面に形成された絶縁膜とＮ型ベース領域との界面に重金属汚染等に起因する界面準位が生成されると、最適条件から外れてしまうためプロセス時の外乱に弱いという問題があった。
従来技術が記載された特許文献１には、第１導電型高抵抗半導体層と、その第１の主面にリング状に形成された第２導電型低抵抗半導体層と、前記第１の主面の前記第２導電型半導体層から素子周辺部へ向かい間隔を開けて繰り返し設けられた第２導電型低抵抗半導体層からなり、この繰り返し設けられた第２導電型低抵抗半導体層の間に第２導電型高抵抗層を設けたことを特徴とする電力用半導体素子が開示されている。第２導電型高抵抗層は、電界集中領域を素子周辺側に移動させるために素子中央部付近での電界集中が緩和されて高耐圧化を図ることができる。
【特許文献１】特開２００１−１５７７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、高温リーク電流が少なく、電位が固定されてプロセス外乱に強い高耐圧終端構造を有し、設計が容易な電力用半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様である電力用半導体装置は、半導体基板と、前記半導体基板に形成された第１導電型ベース領域と、前記第１導電型ベース領域の第１主面の表面領域に選択的に形成された第２導電型ベース領域と、前記第２導電型ベース領域の周囲を所定の距離をおいて囲み、前記第１導電型ベース領域の第１主面の表面領域に形成された第１導電型ストッパ領域と、前記第２導電型ベース領域と前記第１導電型ストッパ領域との間に有り、前記第１導電型ベース領域の第１主面の表面領域に所定の間隔で形成された複数の第２導電型リング領域とを備え、前記複数の第２導電型リング領域は、前記第２導電型ベース領域と前記第１導電型ストッパ領域とを電気的に接続する第２導電型コンタクト領域と電気的に接続されていることを特徴としている。
【発明の効果】
【０００６】
本発明によれば、電力用半導体装置の設計が容易であり、高温リーク電流の少なく、コンタクト領域により電位を固定してプロセス外乱に強い終端構造を得ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、実施例を参照して発明の実施の形態を説明する。各実施例では、特許請求の範囲において記載した第１導電型をＮ型、第２導電型をＰ型としているが、第１導電型をＰ型、第２導電型をＮ型としても良い。
【実施例１】
【０００８】
まず、図１乃至図４を参照して実施例１を説明する。
図１は、この実施例の素子構造を高耐圧ダイオードとした電力用半導体装置（電極部分は省略する）の平面図、図２は、図１のＡ−Ａ′線に沿う部分の断面図（電極部分も記載する）、図３は、図１の電力用半導体装置のＢ−Ｂ′線に沿う部分の断面図（電極部分も記載する）、図４は、この実施例の電力用半導体装置（電極部分は省略する）の他の例を示す平面図である。
【０００９】
図１乃至図３に示すように、この実施例の高耐圧ダイオードの基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域１、Ｎ型ベース領域１の第１主面の表面領域に形成されたＰ型ベース領域であるＰ型アノード（ベース）領域２、Ｎ型ベース領域１の第１主面とは対向する第２主面の表面領域に形成されたＮ型カソード領域３、Ｐ型アノード領域２上に形成されたアノード電極４及びＮ型カソード領域３上に形成されたカソード電極５から構成されたダイオード部と、このダイオード部を囲むようにＮ型ベース領域１の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域８、Ｐ型リング領域８を囲むようにＮ型ベース領域１の第１主面の表面領域に形成されたＮ型ストッパ領域６及び複数のＰ型リング領域８に電気的に接続され、Ｐ型アノード領域２とＮ型ストッパ領域６とを電気的に接続するＰ型コンタクト領域１２から構成された電界緩和部（高耐圧終端構造）よりなっている。Ｎ型ストッパ領域６上にはストッパ電極が形成され、Ｐ型リング領域８上には各リング電極が形成されている。Ｐ型コンタクト領域１２は、Ｎ型ベース領域１の第１主面の表面領域に、Ｐ型アノード領域２の辺部分からＮ型ストッパ領域６の辺部分の方向に形成されている。
【００１０】
この実施例の高耐圧ダイオードが前述した従来構造のものと異なる点は、Ｐ型リング領域８がＰ型アノード領域２及びＮ型ストッパ領域６と電気的に接続されたＰ型コンタクト領域１２と電気的に接続されていることである。
Ｐ型コンタクト領域１２は、例えば、図３に記載されているように、Ｎ型ベース領域１の表面領域において、Ｐ型アノード領域２、Ｎ型ストッパ領域６及びＰ型リング領域８を含んで形成されるＰ型不純物拡散領域から構成される。
Ｐ型コンタクト領域１２は、例えば、ドーズ量１×１０12／ｃｍ2 以上で半導体基板のＮベース領域１のＰ型アノード領域が形成された主面にイオン注入及び熱拡散により形成される。Ｐ型リング領域８及びＮ型ストッパ領域６は、いずれも１×１０14／ｃｍ2 以上でイオン注入及び熱拡散により形成される。Ｐ型コンタクト領域１２の不純物濃度は、Ｎ型ストッパ領域６及びＰ型リング領域８より低く、半導体基板の表面からの深さは、両者よりも浅く形成されている。
【００１１】
Ｐ型コンタクト領域１２は、その拡散抵抗により、Ｎ型ストッパ領域６に高電圧が印加されると電流が流れるため、Ｐ型アノード領域２に近いＰ型リング領域８から順番に電位が高くなる。つまり、Ｐ型リング領域８の電位差を固定することが可能であり、電界分布を均等に分散させることができる。従って、従来の電力用半導体装置と異なり界面準位等の外乱の影響を受けない。
また、拡散抵抗には温度依存性が有り、格子散乱による移動度の低下により、高温になると抵抗が大きくなり、リーク電流が低減する。従って、Ｐ型コンタクト領域１２は、従来問題となっていた高温リーク電流による熱暴走破壊の問題が解決されるようになる。
【００１２】
次に、図４を参照して他の素子構造を説明する。この例では、図１の半導体装置に比較して、より電界や電流の集中するコーナー部の電位固定を重視している。図４に示す高耐圧ダイオードの基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域、Ｎ型ベース領域の第１主面の表面領域に形成されたＰ型アノード領域２、Ｎ型ベース領域の第１主面とは対向する第２主面の表面領域に形成されたＮ型カソード領域、Ｐ型アノード領域２上に形成されたアノード電極及びＮ型カソード領域上に形成されたカソード電極から構成されたダイオード部と、このダイオード部を囲むようにＮ型ベース領域の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域８、Ｐ型リング領域８を囲むようにＮ型ベース領域の第１主面の表面領域に形成されたＮ型ストッパ領域６及び複数のＰ型リング領域８に電気的に接続され、Ｐ型アノード領域２とＮ型ストッパ領域６とを電気的に接続するＰ型コンタクト領域１２′から構成された電界緩和部（高耐圧終端構造）よりなっている。
【００１３】
Ｎ型ストッパ領域６上にはスとっぱ電極が形成され、Ｐ型リング領域８には各リング電極が形成されている。Ｐ型コンタクト領域１２′は、Ｎ型ベース領域の第１主面の表面領域に形成されている。Ｐ型コンタクト領域１２′は、Ｎ型ベース領域の表面領域において、Ｐ型アード領域２、Ｎ型ストッパ領域６及びＰ型リング領域８を含んで形成されるＰ型不純物拡散領域から構成されている。Ｐ型コンタクト領域１２′は、Ｐ型ベース領域２のコーナー部分からＮ型ストッパ領域６のコーナー部分の方向に形成されている。
このＰ型コンタクト領域を用いることによって、図１の半導体装置に比較してより電界や電流の集中するコーナー部の電位固定が安定して行われる。また、コーナー部にＰ型コンタクト領域が形成されるので図１のＰ型コンタクト領域より長くなり、その分抵抗を大きくすることができ、リーク電流低減の効果が大きくなる。
【実施例２】
【００１４】
次に、図５を参照して、実施例２を説明する。
図５は、この実施例の電力用半導体装置の断面図（電極部分は省略する）である。この実施例は、Ｐ型リング領域の半導体基板における配置に特徴がある。
図５に示す高耐圧ダイオードの基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域２１、Ｎ型ベース領域２１の第１主面の表面領域に形成されたＰ型アノード領域２２、Ｎ型ベース領域２１の第１主面とは対向する第２主面の表面領域に形成されたＮ型カソード領域、Ｐ型アノード領域２２上に形成されたアノード電極及びＮ型カソード領域上に形成されたカソード電極から構成されたダイオード部と、このダイオード部を囲むようにＮ型ベース領域２１の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域２８、Ｐ型リング領域２８を囲むようにＮ型ベース領域２１の第１主面の表面領域に形成されたＮ型ストッパ領域２６及び複数のＰ型リング領域２８に電気的に接続され、Ｐ型アノード領域２２とＮ型ストッパ領域２６とを電気的に接続するＰ型コンタクト領域２０から構成された電界緩和部（高耐圧終端構造）よりなっている。
【００１５】
Ｎ型ストッパ領域２６上にはスとっぱ電極及びＰ型リング領域２８には各リング電極が形成されている。Ｐ型コンタクト領域２０は、Ｎ型ベース領域２１の第１主面の表面領域に形成されている。Ｐ型コンタクト領域２０は、Ｎ型ベース領域２１の表面領域において、Ｐ型アード領域２２、Ｎ型ストッパ領域２６及びＰ型リング領域２８を含んで形成されるＰ型不純物拡散領域から構成されている。Ｐ型コンタクト領域２０は、Ｎ型ベース領域２１の第１主面の表面領域に、Ｐ型アノード領域２２の辺部分からＮ型ストッパ領域２６の辺部分の方向に形成されている（図１参照）。勿論、Ｐ型コンタクト領域２０は、図４に示すように、Ｐ型アノード領域２２とＮ型ストッパ領域２６のコーナー部分に配置するようにしても良い。Ｐ型コンタクト領域２０は、例えば、ドーズ量１×１０12／ｃｍ2 以上で半導体基板のＮベース領域２１のＰ型アノード領域２２が形成された主面にイオン注入及び熱拡散により形成される。Ｐ型リング領域２８及びＮ型ストッパ領域２６は、いずれも１×１０14／ｃｍ2 以上でイオン注入及び熱拡散により形成される。Ｐ型コンタクト領域２０の不純物濃度は、Ｎ型ストッパ領域２６及びＰ型リング領域２８より低く、半導体基板の表面からの深さは、両者よりも浅く形成されている。
【００１６】
Ｐ型コンタクト領域２０は、その拡散抵抗により、Ｎ型ストッパ領域２６に高電圧が印加されると電流が流れるため、Ｐ型アノード領域２２に近いＰ型リング領域２８から順番に電位が高くなる。つまり、Ｐ型リング領域２８の電位差を固定することが可能であり、電界分布を均等に分散させることができる。従って、従来の電力用半導体装置と異なり界面準位等の外乱の影響を受けない。
また、拡散抵抗には温度依存性が有り、格子散乱による移動度の低下により、高温になると抵抗が大きくなり、リーク電流が低減する。従って、Ｐ型コンタクト領域２０は、従来問題となっていた高温リーク電流による熱暴走破壊の問題が解決されるようになる。
この実施例では、Ｐ型リング領域２８のＮベース領域２１の表面領域に形成された配置間隔は、Ｎ型ストッパ領域２６側に近づくほど、長くなるように構成されている。Ｐ型リング領域２８の間隔を変えることにより電界分布を最適化することができる。隣り合うＰ型リング領域２８の間隔を外側ほど大きくすることで、従来設計に近い電界分布を実現し、プロセス外乱に強い構造となる。
【実施例３】
【００１７】
次に、図６を参照して、実施例３を説明する。
図６は、この実施例の高耐圧ダイオードを素子とする電力用半導体装置の断面図である。この実施例は、Ｐ型リング領域に形成された電極に特徴がある。図６に示す高耐圧ダイオードの基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域３１、Ｎ型ベース領域３１の第１主面の表面領域に形成されたＰ型アノード領域３２、Ｎ型ベース領域３１の第１主面とは対向する第２主面の表面領域に形成されたＮ型カソード領域３３、Ｐ型アノード領域３２上に形成されたアノード電極３４及びＮ型カソード領域３３上に形成されたカソード電極３５から構成されたダイオード部と、このダイオード部を囲むようにＮ型ベース領域３１の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域３８、Ｐ型リング領域３８を囲むようにＮ型ベース領域３１の第１主面の表面領域に形成されたＮ型ストッパ領域３６及び複数のＰ型リング領域３８に電気的に接続され、Ｐ型アノード領域３２とＮ型ストッパ領域３６とを電気的に接続するＰ型コンタクト領域４０から構成された電界緩和部（高耐圧終端構造）よりなっている。
【００１８】
Ｎ型ストッパ領域３６上には、ストッパ電極３７が形成され、Ｐ型リング領域３８上にはリング電極３９もしくはセンス電極３０が形成されている。Ｐ型コンタクト領域４０は、Ｎ型ベース領域３１の第１主面の表面領域に形成されている。Ｐ型コンタクト領域４０は、Ｎ型ベース領域３１の表面領域において、Ｐ型アード領域３２、Ｎ型ストッパ領域３６及びＰ型リング領域３８を含んで形成されるＰ型不純物拡散領域から構成されている。Ｐ型コンタクト領域４０は、Ｎ型ベース領域３１の第１主面の表面領域に、Ｐ型アノード領域３２の辺部分からＮ型ストッパ領域３６の辺部分の方向に形成されている（図１参照）。勿論、Ｐ型コンタクト領域４０は、図４に示すように、Ｐ型アノード領域３２とＮ型ストッパ領域３６のコーナー部分に配置するようにしても良い。
【００１９】
Ｐ型コンタクト領域４０は、例えば、ドーズ量１×１０12／ｃｍ2 以上で半導体基板のＮベース領域３１のＰ型アノード領域３２が形成された主面にイオン注入及び熱拡散により形成される。Ｐ型リング領域３８及びＮ型ストッパ領域３６は、いずれもドーズ量１×１０14／ｃｍ2 以上でイオン注入及び熱拡散により形成される。Ｐ型コンタクト領域４０の不純物濃度は、Ｎ型ストッパ領域３６及びＰ型リング領域３８より低く、半導体基板の表面からの深さは、両者よりも浅く形成されている。Ｐ型コンタクト領域４０は、その拡散抵抗により、Ｎ型ストッパ領域３６に高電圧が印加されると電流が流れるため、Ｐ型アノード領域３２に近いＰ型リング領域３８から順番に電位が高くなる。つまり、Ｐ型リング領域３８の電位差を固定することが可能であり、電界分布を均等に分散させることができる。したがって、従来の電力用半導体装置と異なり界面準位等の外乱の影響を受けることが少ない。
【００２０】
また、拡散抵抗には温度依存性が有り、格子散乱による移動度の低下により、高温になると抵抗が大きくなり、リーク電流が低減する。従って、Ｐ型コンタクト領域４０は、従来問題となっていた高温リーク電流による熱暴走破壊の問題が解決されるようになる。
この実施例では、Ｐ型リング領域３８のＮベース領域３１の表面領域に形成された配置間隔は、一定であるが、実施例２のように、Ｎ型ストッパ領域３６側に近づくほど、長くなるように構成してもよい。Ｐ型リング領域の間隔を変えることにより電界分布を最適化することができる。隣り合うＰ型リング領域３８の間隔を外側ほど大きくすることで従来設計に近い電界分布を実現し、プロセス外乱に強い構造となる。
【００２１】
この実施例は、半導体基板内側にあるＰ型リング領域３８の一つにセンス電極３０を接続して、過電圧が印加された場合の保護機能に使用できるようにしたことに特徴がある。これは、Ｐ型リング領域３８の電位が固定されており、半導体基板内側のＰ型リング領域３８がＮ型ストッパ領域３６にかかる高電圧を分圧する働きを利用している。このセンス電極３０により、半導体素子への印加電圧を低電圧出力で簡単にモニタすることが可能となる。
図６の半導体装置では半導体基板内側にあり、Ｐ型アノード領域に隣接したＰ型リング領域３８にセンス電極３０を接続しているが、本発明ではどの位置に配置されたＰ型リング領域３８にも接続することが可能である。しかし、この半導体装置の耐圧が例えば１０００Ｖ以上であり、半導体基板の内側に近いほど電位が低い（最も内側のＰ型リング領域で例えば３０〜５０Ｖ）ので、Ｎ型ストッパ領域３６に遠くにあって、内側近いＰ型リング領域をセンス電極に用いることは使い易さの点で有利である。
【実施例４】
【００２２】
次に、図７及び図８を参照して実施例４を説明する。
図７は、この実施例の素子構造を高耐圧ダイオードとした電力用半導体装置（電極部分は省略する）の平面図、図８は、図７のＡ−Ａ′線に沿う部分の断面図（電極部分も記載する）である。以上の実施例ではＰ型リング領域を用いたが、本発明では、半導体基板上に高抵抗層を用いることができる。この実施例では、高抵抗層として、例えば、ポリシリコンを用いる。
【００２３】
図７及び図８に示すように、この実施例の高耐圧ダイオードの基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域４１、Ｎ型ベース領域４１の第１主面の表面領域に形成されたＰ型ベース領域であるＰ型アノード（ベース）領域４２、Ｎ型ベース領域４１の第１主面とは対向する第２主面の表面領域に形成されたＮ型カソード領域４３、Ｐ型アノード領域４２上に形成されたアノード電極４４及びＮ型カソード領域４３上に形成されたカソード電極４５から構成されたダイオード部と、このダイオード部を囲むようにＮ型ベース領域４１の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域４８、Ｐ型リング領域４８を囲むようにＮ型ベース領域４１の第１主面の表面領域に形成されたＮ型ストッパ領域４６及び複数のＰ型リング領域４８に電気的に接続され、Ｐ型アノード領域４２とＮ型ストッパ領域４６とを電気的に接続するポリシリコンコンタクト層５０から構成された電界緩和部（高耐圧終端構造）よりなっている。Ｎ型ストッパ領域４６上にはストッパ電極４７が形成され、Ｐ型リング領域４８上には各リング電極４９が形成されている。
【００２４】
ポリシリコンコンタクト層５０は、半導体基板表面を保護するシリコン酸化膜もしくはシリコン窒化膜などの絶縁膜１０上に形成され、アノード電極４４と内側のリング電極４９、リング電極４９間、外側のリング電極とストッパ電極４７をそれぞれ電気的に接続する。ポリシリコンコンタクト層５０は、Ｎ型ベース領域４１の第１主面上に、Ｐ型アノード領域４２の辺部分からＮ型ストッパ領域４６の辺部分の方向に形成されている。この実施例の高耐圧ダイオードが前述した従来構造のものと異なる点は、Ｐ型リング領域４８がＰ型アノード領域４２及びＮ型ストッパ領域４６と電気的に接続されたポリシリコンコンタクト層５０と電気的に接続されていることである。Ｐ型リング領域８及びＮ型ストッパ領域６は、いずれも１×１０14／ｃｍ2 以上でイオン注入及び熱拡散により形成される。
ポリシリコンコンタクト層５０は、Ｎ型ストッパ領域４６に高電圧が印加されると電流が流れるため、Ｐ型アノード領域４２に近いＰ型リング領域４８から順番に電位が高くなる。つまり、Ｐ型リング領域４８の電位差を固定することが可能であり、電界分布を均等に分散させることができる。従って、従来の電力用半導体装置と異なり界面準位等の外乱の影響を受けない。
【実施例５】
【００２５】
次に、図９及び図１０を参照して実施例５を説明する。
実施例１乃至実施例４までは高耐圧半導体装置の終端構造につながる半導体素子として、ダイオードを用いているが、本発明では、半導体素子として、ＩＧＢＴ、サイリスタ、ＭＯＳＦＥＴその他の半導体基板の上下に電流が流れる半導体素子が適用される。この実施例では、これらの半導体素子に図１乃至図３に示された終端構造を適用した高耐圧半導体装置を説明する。勿論、本発明は、図４乃至図８に示す終端構造をこれらの半導体素子に適用することができる。
【００２６】
図９（ａ）は、図１の終端構造をＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）からなる半導体素子に適用した例である。図に示すＩＧＢＴ素子の基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域（Ｎ−ベース）、Ｎ型ベース領域の第１主面の表面領域に形成されたＰ型ベース領域２、Ｐ型ベース領域２内に形成されたＮ型エミッタ領域（Ｎ＋エミッタ）、Ｎ型ベース領域の第１主面とは対向する第２主面の表面領域に形成されたＰ型コレクタ領域（Ｐ＋コレクタ）、Ｎ型ベース領域とＰ型コレクタ領域との間に形成されたＮ型バッファ領域（Ｎ＋バッファ）、Ｐ型ベース領域２とＮ型エミッタ領域領域の上に形成されたエミッタ電極、Ｐ型コレクタ領域上に形成されたコレクタ電極及びＮ型ベース領域とＮ型エミッタ領域とＰ型ベース領域２の上にゲート絶縁膜を介して形成されたゲート電極（ゲート）から構成されたＩＧＢＴ部と、このＩＧＢＴ部を囲むようにＮ型ベース領域の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域８、Ｐ型リング領域８を囲むようにＮ型ベース領域の第１主面の表面領域に形成されたＮ型ストッパ領域６及び複数のＰ型リング領域８に電気的に接続され、Ｐ型ベース領域２とＮ型ストッパ領域６とを電気的に接続するＰ型コンタクト領域１２から構成された電界緩和部（終端構造）よりなっている。
【００２７】
図９（ｂ）は、図１の終端構造をＭＯＳＦＥＴ（ＭＯＳトランジスタ）からなる半導体素子に適用した例である。図に示すＭＯＳＦＥＴ素子の基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域（Ｎ−ベース）、Ｎ型ベース領域の第１主面の表面領域に形成されたＰ型ベース領域２、Ｐ型ベース領域２内に形成されたＮ型ソース領域（Ｎ＋ソース）、Ｎ型ベース領域の第１主面とは対向する第２主面の表面領域に形成されたＮ型ドレイン領域（Ｎ＋ドレイン）、Ｐ型ベース領域２とＮ型ソース領域の上に形成されたソース電極、Ｎ型ドレイン領域上に形成されたドレイン電極及びＮ型ベース領域とＮ型ソース領域とＰ型ベース領域２の上にゲート絶縁膜を介して形成されたゲート電極（ゲート）から構成されたＭＯＳＦＥＴ部と、このＭＯＳＦＥＴ部を囲むようにＮ型ベース領域の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域８、Ｐ型リング領域８を囲むようにＮ型ベース領域の第１主面の表面領域に形成されたＮ型ストッパ領域６及び複数のＰ型リング領域８に電気的に接続され、Ｐ型ベース領域２とＮ型ストッパ領域６とを電気的に接続するＰ型コンタクト領域１２から構成された電界緩和部（終端構造）よりなっている。
【００２８】
図１０は、図１の終端構造をサイリスタからなる半導体素子に適用した例である。図に示すサイリスタ素子の基本構造は、シリコンなどの半導体基板に形成されたＮ型ベース領域（Ｎ−ベース）、Ｎ型ベース領域の第１主面の表面領域に形成されたＰ型ベース領域２、Ｐ型ベース領域２内に形成されたＮ型エミッタ領域（Ｎ＋エミッタ）、Ｎ型ベース領域の第１主面とは対向する第２主面の表面領域に形成されたＰ型エミッタ領域（Ｐ＋エミッタ）、Ｎ型ベース領域とＰ型エミッタ領域との間に形成されたＮ型バッファ領域（Ｎ＋バッファ）、Ｎ型エミッタ領域の上に形成されたカソード電極、Ｐ型エミッタ領域上に形成されたアノード電極及びＰ型ベース領域２上に形成されたゲート電極（ゲート）から構成されたサイリスタ部と、このサイリスタ部を囲むようにＮ型ベース領域の第１主面の表面領域に形成された複数の同心状に形成配置されたＰ型リング領域８、Ｐ型リング領域８を囲むようにＮ型ベース領域の第１主面の表面領域に形成されたＮ型ストッパ領域６及び複数のＰ型リング領域８に電気的に接続され、Ｐ型ベース領域２とＮ型ストッパ領域６とを電気的に接続するＰ型コンタクト領域１２から構成された電界緩和部（終端構造）よりなっている。
【００２９】
以上、実施例では平面形状が正方形の半導体装置を用いているが、本発明では長方形や円形などの半導体装置にも適用することができる。コンタクト層もしくはコンタクト領域は４本配置しているが、本発明においては本数は１本以上何本でも良い。その他本発明の要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施例である実施例１の素子構造を高耐圧ダイオードとした電力用半導体装置（電極部分は省略する）の平面図
【図２】図１のＡ−Ａ′線に沿う部分の断面図（電極部分も記載する）。
【図３】図１の電力用半導体装置のＢ−Ｂ′線に沿う部分の断面図（電極部分も記載する）。
【図４】実施例１の電力用半導体装置（電極部分は省略する）の他の例を示す平面図。
【図５】本発明の一実施例である実施例２の電力用半導体装置の断面図（電極部分は省略する）。
【図６】本発明の一実施例である実施例３の高耐圧ダイオードを素子とする電力用半導体装置の断面図。
【図７】本発明の一実施例である実施例４の素子構造を高耐圧ダイオードとした電力用半導体装置（電極部分は省略する）の平面図。
【図８】図７のＡ−Ａ′線に沿う部分の断面図（電極部分も示す）。
【図９】本発明の一実施例である実施例５のＩＧＢＴ及びＭＯＳＦＥＴを素子とする電力用半導体装置の断面図。
【図１０】実施例５のサイリスタを素子とする電力用半導体装置の断面図。
【符号の説明】
【００３１】
１、２１、３１、４１・・・Ｎ型ベース領域
２、２２、３２、４２・・・Ｐ型ベース領域（Ｐ型アノード領域）
３、３３、４３・・・Ｎ型カソード領域
４、３４、４４・・・アノード電極
５、３５、４５・・・カソード電極
６、２６、３６、４６・・・Ｎ型ストッパ領域
７、３７、４７・・・ストッパ電極
８、２８、４０・・・Ｐ型リング領域
９、３９、４９・・・リング電極
１０・・・絶縁膜
１２、１２′、４０・・・Ｐ型コンタクト領域
３０・・・センス電極
５０・・・ポリシリコンコンタクト層
【図１】
2006269633.tif 000003
【図２】
2006269633.tif 000004
【図３】
2006269633.tif 000005
【図４】
2006269633.tif 000006
【図５】
2006269633.tif 000007
【図６】
2006269633.tif 000008
【図７】
2006269633.tif 000009
【図８】
2006269633.tif 000010
【図９】
2006269633.tif 000011
【図１０】
2006269633.tif 000012