(57)【要約】【目的】制御電圧に対する周波数特性の直線性を良好にして、周波数可変幅を大きくした電圧制御発振器を提供する。【構成】他端側を基準電位とした電圧可変容量素子を発振回路の閉ループ内に挿入して、前記電圧可変容量素子の一端側には入力端からの制御電圧を補正回路によって補正した補正電圧が印加され、前記制御電圧に対する前記発振回路の発振周波数を直線的に制御してなる電圧制御発振器において、前記補正回路は前記入力端と前記基準電位との間に順方向降下電圧を有する半導体素子と第１抵抗とを直列接続し、前記半導体素子の端子間に第２抵抗と第３抵抗とを直列接続し、前記第２抵抗と第３抵抗との中点を前記補正電圧の出力端とした構成とする。【選択図】図１
2006245982.tif 000002
【特許請求の範囲】
【請求項１】
他端側を基準電位とした電圧可変容量素子を発振回路の閉ループ内に挿入して、前記電圧可変容量素子の一端側には入力端からの制御電圧を補正回路によって補正した補正電圧が印加され、前記制御電圧に対する前記発振回路の発振周波数を直線的に制御してなる電圧制御発振器において、前記補正回路は前記入力端と前記基準電位との間に順方向降下電圧を有する半導体素子と第１抵抗とを直列接続し、前記半導体素子の端子間に第２抵抗と第３抵抗とを直列接続し、前記第２抵抗と第３抵抗との中点を前記補正電圧の出力端としたことを特徴とする電圧制御発振器。
【請求項２】
前記入力端と基準電位との間には抵抗を設けて前記補正回路に前記制御電圧を印加した請求項１の電圧制御発振器。
【請求項３】
前記半導体素子はバイポーラ型のトランジスタである請求項１の電圧制御発振器。
【請求項４】
前記半導体素子は複数個が直列に接続された請求項１の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えば水晶発振回路による電圧制御発振器を産業上の技術分野とし、特に電圧可変容量素子に起因した制御電圧に対する周波数特性の非直線性を改善した電圧制御発振器に関する。
【背景技術】
【０００２】
（発明の背景）電圧制御発振器はＰＬＬ（PHASE LOCKED LOOP）回路や発振回路の温度補償機構等に使用され、制御電圧Ｖcによって発振周波数を可変するものとして知られている。通常では、発振回路内（発振閉ループ）に挿入された電圧可変容量素子に制御電圧を印加して、端子間の容量変化によって発振周波数を可変する。近年では、電圧可変容量素子による発振回路の制御電圧−周波数特性の直線性を良好にしたものが望まれ、このようなものの一つに例えば本出願人によるものがある（特許文献１）。
【０００３】
（従来技術の一例）第７図は一従来例を説明する電圧制御発振器の回路図である。電圧制御発振器は、発振回路１の発振閉ループ内に電圧可変容量素子２を挿入してなる。発振回路１はインダクタ成分として機能する水晶振動子３を用いたコルピッツ型とし、図示しないコンデンサや増幅器を備えた水晶発振回路とする。電圧可変容量素子２は例えば可変容量ダイオードからなり、水晶振動子３にカソードを接続し、アノードを基準電位ここではアース電位に接続する。
【０００４】
電圧可変容量素子２のカソードには、通常では、端子間の容量を変化させる制御電圧Ｖcが入力端Ｔ1から高周波阻止抵抗４を経て直接的に印加される。ここでは、電圧可変容量素子２のカソードと入力端Ｔ1との間に補正回路５を設け、これによって補正された補正電圧（又は印加電圧）Ｖc′をカソードに印加する。補正回路５は抵抗６と半導体素子７と定電圧源８との直列回路からなり、半導体素子7は順方向降下電圧Ｖd（約0.7Ｖ）を有する例えばダイオードとする。但し、定電圧源８の−側をアース電位として、半導体素子７（ダイオード）のアノードーを定電圧源８の＋側とする。
【０００５】
このようなものでは、補正回路５がない通常の場合には、入力端Ｔ1からの制御電圧Ｖcがそのまま電圧可変容量素子２に印加されるので、印加電圧Ｖc′は、第８図（ａ）の曲線イに示したように制御電圧Ｖcに対応して直線状になる。これに対し、補正回路５がある場合には、入力端Ｔ1からの制御電圧Ｖcが補正回路５の直列回路に印加されると、半導体素子７の順方向降下電圧Ｖdによって、制御電圧Ｖcが0.7Ｖ以下では殆ど電流は流れず、電気的な開放状態になる。そして、制御電圧Ｖcが順方向降下電圧Ｖdである0.7Ｖ以上では指数関数的に電流が増大して短絡状態になる。なお、ここでは便宜上ダイオ−ドはＶd＝＞0.7Ｖで0.7Ｖの電池とする。
【０００６】
したがって、定電圧源８の電圧（アノード側）をＥ（Ｖ）として、制御電圧Ｖc（カソード側）がＥ−Ｖd以下になると、半導体素子７はＶd＝0.7Ｖとなり、補正電圧（印加電圧）Ｖc′は｛（Ｅ−Ｖd）−Ｖｃ｝Ｒａ／（Ｒａ+Ｒｂ）＋Ｖｃで変化し、制御電圧Ｖcが０のとき、補正電圧Ｖc′は（Ｅ−Ｖd）Ｒａ／（Ｒａ+Ｒｂ）となる。但し、Ｒaは高周波阻止抵抗４の、Ｒbは補正回路５における抵抗６の抵抗値である。これにより、補正回路５がない場合の印加電圧Ｖc′は制御電圧Ｖc通りに直線的であっても、補正回路５がある場合の印加電圧Ｖc′は制御電圧Ｖcに対してＥ−Ｖd以下から（Ｅ−Ｖd）Ｒａ／（Ｒａ+Ｒｂ）の特性となる「第８図（ａ）の曲線ロ」。
【０００７】
これらのことから、第８図（ｂ）示したように、制御電圧Ｖcに対して指数関数的に減少する電圧可変容量素子２の容量特性（曲線イ）のうちのＥ−Ｖd以下となる低電圧領域域では、補正電圧Ｖc′は緩やかな傾斜となり、制御電圧Ｖcに対する容量特性を直線状にできる（曲線ロ）。したがって、第８図（ｃ）に示したように、制御電圧Ｖcに対する通常の指数関数的となる周波数特性（曲線イ）を、Ｅ−Ｖd（Ｖ）以下の低電圧領域で直線的にし（曲線ロ）、設計を容易にできる。
【０００８】
なお、制御電圧Ｖc（補正電圧Ｖc′）による電圧変容量素子２の容量変化によって、水晶振動子３から見た発振回路１の直列等価容量（負荷容量）が変化するので、発振周波数を可変できる。
【特許文献１】特開２００２−２９０１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
（従来技術の問題点）
しかしながら、上記構成の電圧制御発振器では、補正回路５の特に半導体素子７の順方向降下電圧Ｖd（約0.7Ｖ）及び定電圧源８（Ｅ）によって、制御電圧ＶcがＥ−Ｖd以下から０（Ｖ）までの低電圧領域を曲線状として、制御電圧Ｖcに対する容量特性及び周波数特性の低電圧領域のみを直線状とする「第８図（ａｂｃ）の曲線ロ」。したがって、Ｅ−Ｖd以上の高電圧領域では、制御電圧Ｖcに対する容量特性及び周波数特性を指数関数的な曲線状としたままで、全体的な直線性に欠けて改善の余地があった。
【００１０】
また、定電圧源８を用いた補正回路５によって、制御電圧Ｖcに対する容量特性におけるＥ−Ｖd以下の低電圧領域を直線状とするので、制御電圧Ｖcの最小値（０Ｖ）のときの容量値（MAX）が通常の場合のＣm1よりも小さなＣm2になる「前第８図（ｂ）」。これは、制御電圧Ｖcが０のときは補正回路５によって電圧可変容量素子２に印加される補正電圧Ｖc′が０ではなく前述した（Ｅ−Ｖd）Ｒａ／（Ｒａ+Ｒｂ）（Ｖ）になるからである。
【００１１】
これらのことから、制御電圧Ｖcに対する容量Ｃの変化幅がΔＣ1からΔＣ2に小さくなる「前第８図（ｂ）」とともに、制御電圧Ｖcに対する発振周波数ｆの変化幅もΔＦ1からΔＦ2に小さくなる「前第８図（ｃ）」問題があった。また、上記の補正回路５では、制御電圧Ｖcの補正回路５には定電圧源８（Ｅ）を要するので、回路構成を複雑にする問題もあった。
【００１２】
（発明の目的）
本発明は、制御電圧に対する周波数特性の直線性を良好にして、周波数可変幅を大きくした電圧制御発振器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題に対する本発明の解決手段は、特許請求の範囲（請求項１）に示した通りであり、ここでは理解を容易にすべく、従来例と同一部分には同符号を付してその一例を第１図に示す。なお、これに基づき、発明の効果を作用とともに説明する。
【００１４】
すなわち、本発明の解決手段（請求項１）は、第１図に示したように、他端側を基準電位とした電圧可変容量素子２を発振回路１の閉ループ内に挿入して、前記電圧可変容量素子２の一端側には入力端Ｔ1からの制御電圧Ｖcを補正回路５によって補正した補正電圧Ｖc′が印加され、前記制御電圧Ｖcに対する前記発振回路１の発振周波数を直線的に制御してなる電圧制御発振器において、前記補正回路５は前記入力端Ｔ1と前記基準電位との間に順方向降下電圧Ｖdを有する半導体素子７と第１抵抗９ａと、前記半導体素子７の端子間に第２抵抗９ｂと第３抵抗９ｃとを直列接続し、前記第２抵抗９ｂと第３抵抗９ｃとの中点を前記補正電圧Ｖc′の出力端Ｔ2とした構成とする。
【発明の効果】
【００１５】
このような構成であれば、前述したように順方向降下電圧Ｖd（約0.7Ｖ）以下では、第２図（ａ）に示したように、半導体素子（例えばダイオード）７は電流は生ぜずに開放状態（抵抗が無限大∞）になる。ここでは、半導体素子７には第１抵抗９ａ（抵抗値をＲ1とする）が直列に接続し（以下、第１直列回路１０Ａとする）、半導体素子７の端子間には第２抵抗９ｂ（同Ｒ2とする）と第３抵抗９ｃ（同Ｒ3とする）とを直列に接続する（以下、第２直列回路１０Ｂとする）。
【００１６】
したがって、第１直列回路１０Ａにおける半導体素子７と第１抵抗９ａとの中点（接続点）が、半導体素子７のカソード電圧となる。この場合、カソード電圧は、第１抵抗９ａと第２直列回路１０Ｂ（第２及び第３抵抗９ｂ、９ｃ）とによって分圧された第１中点電圧Ｖx1{＝Ｖc・R1／（R1+R2+R3）}になる。これにより、半導体素子７のアノード電圧となる制御電圧Ｖcが、第１中点電圧Ｖx1（カソード電圧）に順方向降下電圧Ｖdを加えた和電圧（Ｖx1+Ｖd）以下の場合は、半導体素子７は導通することなく開放状態になる。なお、和電圧（Ｖx1+Ｖd）を便宜的に降下和電圧Ｖdxとする。
【００１７】
このことから、先ず、制御電圧Ｖcが降下和電圧Ｖdx以下の範囲では、半導体素子７は開放状態なので、補正回路５は第１抵抗９ａ（Ｒ1）及び第２抵抗９ｂ（Ｒ2）、第３抵抗９ｃ（Ｒ3）の直列回路のみとなる。したがって、第２抵抗９ｂと第３抵抗９ｃとの中点である第２直列回路１０Ｂの出力端Ｔ2には、第１〜第３抵抗９（ａｂｃ）による第２中点電圧Ｖy1｛＝Ｖc・（R1+R2）／（R1+R2+R3）｝を生じる。
【００１８】
これにより、制御電圧Ｖcが０から降下和電圧Ｖdxに達（増加）するまでは、第２中点電圧Ｖy1がそのまま、出力端Ｔ2での補正電圧Ｖc′｛＝Ｖc・（R1+R2）／（R1+R2+R3）｝となって電圧可変容量素子２に印加される。この場合、補正電圧Ｖc′（第２中点電圧Ｖy1）は制御電圧Ｖcが分圧された状態なので、従来例の曲線イ、ロとともに併記する第３図（ａ）の曲線ハに示したようになる。すなわち、補正電圧Ｖc′（曲線ハ）は、補正回路５がない場合の制御電圧Ｖc（＝印加電圧Ｖc′、曲線イ）の増加傾斜よりも緩やかな傾斜で、降下和電圧Ｖdx（＝Ｖx1＋Ｖd）に達するまでの間上昇する。
【００１９】
次に、制御電圧Ｖc（アノード電圧）が降下和電圧Ｖdx以上になると、順方向降下電圧Ｖd以上の電圧によって半導体素子７が導通する。この場合、半導体素子７は順方向降下電圧Ｖdによって、第２図（ｂ）に示したように、端子間電圧をＶdとしたいわば電池（定電圧源）として機能する。したがって、半導体素子７の端子間に接続した第２抵抗９ｂと第３抵抗９ｃの第２直列回路１０Ｂには、順方向降下電圧Ｖdによる0.7Ｖの定電圧が印加される。
【００２０】
これにより、第２抵抗９ｂと第３抵抗９ｃとの第２直列回路１０Ｂの出力端Ｔ2となる中点（接続点）には、降下和電圧Ｖｄx以上の制御電圧Ｖcが印加される間、第２抵抗９ｂ（Ｒ2）と第３抵抗９ｃ（Ｒ3）とによって分圧された順方向降下電圧Ｖdの分割定電圧Ｖz｛＝0.7・R2／（R2+R3）｝が常に生ずる。
【００２１】
また、半導体素子７が導通していることから、第１直列回路１０Ａの中点（半導体素子７のカソード）、即ち第２直列回路１０Ｂと第１抵抗９ａの中点には、制御電圧Ｖcから順方向降下電圧Ｖdを差し引いた差分電圧ΔＶc（＝Ｖc−Ｖd）を生じる。これにより、第１直列回路１０Ａの第１中点電圧Ｖx2は、制御電圧Ｖcが降下和電圧Ｖdx以上になると、半導体素子７が導通するまでの前述した降下和電圧Ｖdxに差分電圧ΔＶcが加えられた電圧即ちＶx2＝Ｖdx＋ΔＶcになる。
【００２２】
これらことから、制御電圧Ｖcが降下和電圧Ｖｄx以上になって半導体素子７が導通すると、第２直列回路１０Ｂの出力端Ｔ2となる中点では、順方向降下電圧Ｖdによる前述の分割定電圧Ｖzが、制御電圧Ｖcととともに上昇する第１中点電圧Ｖx2によってオフセット（底上げ）される。したがって、第２中点電圧Ｖy2は、分割定電圧Ｖzと第１中点電圧Ｖx2とが加算された電圧即ちＶc′＝Ｖz＋Ｖx2＝｛0.7・R2／（R2+R3）｝＋（Ｖdx＋ΔＶc）になり、これが出力端Ｔ2での補正電圧Ｖc′となって電圧可変容量素子２に印加される。
【００２３】
ここで、制御電圧Ｖcが降下和電圧Ｖdxと同一の場合は差分電圧ΔＶcは０なので、第１中点電圧Ｖxは下降和電圧Ｖdxのみとなる。したがって、この場合の第２中点電圧Ｖy（dx）は、Ｖc′＝Ｖz＋Ｖx＝｛0.7・R2／（R2+R3）｝＋Ｖdx}となる。このことから、制御電圧Ｖcが降下和電圧Ｖdx以上では、制御電圧Ｖcが降下和電圧Ｖdxのときの第２中点電圧Ｖy（dx）を基点として、制御電圧Ｖcとともに増加する差分電圧ΔＶc（＝Ｖc−Ｖd）が加算されることになる。したがって、降下電圧Ｖdx以降では、補正電圧Ｖc′はＶy（dx）＋ΔＶcとして表記され、第３図（ａ）に示したように、制御電圧Ｖc′と同勾配で上昇する曲線ハとなる。
【００２４】
これらのことから、本発明による制御電圧Ｖcの補正回路５によって、制御電圧Ｖcが０から降下和電圧Ｖdxの分岐点までは緩やかな勾配として、分岐点からは制御電圧Ｖcの勾配となる全体的には曲線状の補正電圧Ｖc′が得られる。
【００２５】
特に、従来例の曲線ロの場合には、補正電圧Ｖc′が０ではなくＥ−Ｖdを基点にするのに対し、本発明の曲線ハでは補正電圧Ｖc′が０を基点とするので大きく相違する。そして、本発明による補正電圧Ｖc′であれば、第３図（ｂｃ）に示したような制御電圧Ｖcに対する容量特性及び周波数特性を得ることができる。
【００２６】
すなわち、制御電圧Ｖcに対する容量特性「第３図（ｂ）」では、制御電圧Ｖcによって実際に印加される補正電圧Ｖc′が全体的に曲線状なので、従来例の曲線イ、ロに対して本発明の曲線ハでは容量特性を全体的に直線状にできる。そして、従来例の曲線ロに対しては、制御電圧Ｖcが０から機能するので、特に制御電圧Ｖcに対して容量変化の大きな順方向降下電圧以下の低電圧領域での制御ができて容量の可変幅ΔＣを、補正回路５を設けない場合の曲線イと概ね同等とする。
【００２７】
そして、制御電圧Ｖcに対する周波数特性「第３図（ｃ）」では、前述の容量特性によって、周波数特性を全体的に直線状にする。特に制御電圧Ｖcの基準値Ｖｃ0からの±領域での周波数変化量を均等にできるので「第４図」、基準値Ｖｃ0からの±領域での周波数変化量の均等性の要求されるＰＬＬ等の基準発振器での効果は特に大きい。
【発明を実施するための最良の形態】
【００２８】
上記発明の解決手段及び発明の効果では、入力端Ｔ1からの制御電圧Ｖcを補正回路５に直接的に印加したが、本発明の請求項２で示したように、例えば入力端Ｔ1と基準電位との間に抵抗１１を設けてもよい（第５図）。この場合、入力端Ｔ1から見たインピ−ダンス変化の低減の効果を奏する。
【００２９】
また、半導体素子７は例えばダイオードとしたが、同請求項３で示したように、バイポーラ型のトランジスタ１２を用いてもよい（第６図）。この場合、ベ−ス、エミッタ間のｐｎ接合によるダイオ−ド特性を利用する。すなわち、ベースに直結したコレクタとエミッタがアノード及びカソードに相当し、発振回路を集積化（ＩＣ化）した場合に用いられる。そして、これら以外でも実質的に順方向降下電圧を生ずる半導体素子を適用できる。
【００３０】
また、半導体素子は一個として説明したが、同請求項４に示したように、複数個を直列接続して順方向電圧Ｖdを複数倍としてもよい。この場合、降下和電圧Ｖdxを高めて、例えば抵抗９（ａｂｃ）の各抵抗値が上記例と同一とすれば、曲線ハの分岐点を高域側にできる。なお、抵抗９（ａｂｃ）の各抵抗値を変えれば分岐点を調整できることは勿論である。
【００３１】
また、電圧可変容量素子２は可変容量ダイオードとしたが、制御電圧Ｖcに対して容量が実質的に変化する素子であればよく、その他本発明の趣旨を逸脱しない範囲内で適宜変更できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一例を説明する電圧制御発振器の回路図である。
【図２】本発明の一例の電圧制御発振器の作用を説明する電圧制御発振器の回路図である。
【図３】本発明の一例の電圧制御発振器の作用を説明する制御電圧に対する各特性図である。
【図４】本発明の一例の電圧制御発振器の作用を説明する制御電圧に対する特性図である。
【図５】本発明の他例を説明する電圧制御発振器の回路図である。
【図６】本発明の他例を説明する半導体素子の回路図である。
【図７】従来例を説明する電圧制御発振器の回路図である。
【図８】従来例を説明する電圧制御発振器の制御電圧に対する各特性図である。
【符号の説明】
【００３３】
１  発振回路、２  電圧可変容量素子、３  水晶振動子、４、６、９、１１  抵抗、５  補正回路、７  半導体素子(ダイオード)、８  定電圧源、１０  直列回路、１２  トランジスタ。
【図１】
2006245982.tif 000003
【図２】
2006245982.tif 000004
【図３】
2006245982.tif 000005
【図４】
2006245982.tif 000006
【図５】
2006245982.tif 000007
【図６】
2006245982.tif 000008
【図７】
2006245982.tif 000009
【図８】
2006245982.tif 000010