(57)【要約】【課題】導電体パターン上の接続孔に位置ずれが生じても、この接続孔がオーバーエッチングにより深くなることを抑制し、かつ他の接続孔の開口不良が生じることを抑制できるの製造方法を提供する。【解決手段】第１の絶縁膜８に第１の接続孔８ｂを形成する工程と、第１の接続孔８ｂに第１の導電体プラグ９ｂを埋め込む工程と、第１の絶縁膜８上に、第１の導電体プラグ８ｂに接続する第１の導電体パターン１０ｂ、及び第２の導電体パターン１０ａを形成する工程と、第１の絶縁膜８上、第１の導電体パターン１０ｂ上、及び第２の導電体パターン１０ａ上に、第２の絶縁膜１１を形成する工程と、第２の絶縁膜１１に、第２の導電体パターン１０ａ上に位置する第２の接続孔１１ａ、及び第１の導電体プラグ１０ａの上方に位置し、第２の接続孔１１ａより開口面積が小さい第３の接続孔１１ｂを、エッチングにより形成する工程とを具備する。【選択図】      図１
2006344632.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁膜と、
前記第１の絶縁膜に形成された第１の接続孔と、
前記第１の接続孔に埋め込まれた第１の導電体プラグと、
前記第１の導電体プラグ上に形成された第１の導電体パターンと、
前記第１の絶縁膜上に形成された第２の導電体パターンと、
前記第１の絶縁膜上、前記第１の導電体パターン上、及び前記第２の導電体パターン上それぞれに形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記第２の導電体パターン上に位置する第２の接続孔と、
前記第２の絶縁膜に形成され、前記第１の導電体パターンに接続され、前記第１の導電体プラグの上方に位置し、前記第２の接続孔より開口面積が小さい第３の接続孔と、
を具備する半導体装置。
【請求項２】
前記第１の導電体パターンの形状は、前記第１の接続孔の開口形状に略等しい請求項１に記載の半導体装置。
【請求項３】
前記第３の接続孔は、前記第２の接続孔より開口部の径が小さい請求項１又は２に記載の半導体装置。
【請求項４】
前記第３の接続孔は、前記第２の接続孔より開口部の幅が小さい請求項１又は２に記載の半導体装置。
【請求項５】
前記第１の導電体パターンは配線パターンであり、前記第３の接続孔は、前記配線パターンの幅方向において、開口部の幅が小さい請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第３の接続孔は、開口部の面積が、前記第２の接続孔の開口部の面積の９５％以下である請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１の絶縁膜は、トランジスタ上に形成されており、
前記第１の接続孔は、前記トランジスタのソース又はドレインとなる不純物領域上に位置している請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
第１の絶縁膜に第１の接続孔を形成する工程と、
前記第１の接続孔に第１の導電体プラグを埋め込む工程と、
前記第１の絶縁膜上に、前記第１の導電体プラグ上に位置する第１の導電体パターン、及び第２の導電体パターンを形成する工程と、
前記第１の絶縁膜上、前記第１の導電体パターン上、及び前記第２の導電体パターン上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記第２の導電体パターン上に位置する第２の接続孔、及び前記第１の導電体プラグの上方に位置し、前記第２の接続孔より開口面積が小さい第３の接続孔を、エッチングにより形成する工程と、
を具備する半導体装置の製造方法。
【請求項９】
前記第２の接続孔及び前記第３の接続孔を形成する工程は、
前記第２の絶縁膜上に、開口パターンを有するマスク膜を形成する工程と、
前記マスク膜をマスクとしたエッチングにより、前記第２の絶縁膜に前記第２の接続孔及び前記第３の接続孔を形成する工程と、
前記マスク膜を溶解する工程と、
を具備する請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の導電体プラグ及び前記第２の導電体プラグはタングステンプラグであり、
前記マスク膜を溶解する工程において、アルカリ性の水溶液が用いられる請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に本発明は、導電体パターン上の接続孔に位置ずれが生じても、この接続孔がオーバーエッチングにより深くなることを抑制し、かつ他の接続孔の開口不良が生じることを抑制できる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図７（Ａ）は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置において、シリコン基板１０１にはトランジスタが形成されており、このトランジスタ上には第１の層間絶縁膜１０８が形成されている。第１の層間絶縁膜１０８には接続孔１０８ａ，１０８ｂが形成されている。接続孔１０８ａ，１０８ｂは、トランジスタのソース及びドレインとなる不純物領域１０７ａ，１０７ｂそれぞれ上に位置している。接続孔１０８ａ，１０８ｂには、タングステンプラグ１０９ａ，１０９ｂが埋め込まれている。
【０００３】
第１の層間絶縁膜１０８上にはＡｌ合金配線１１０ａ，１１０ｂが形成されている。Ａｌ合金配線１１０ａ，１１０ｂそれぞれは、タングステンプラグ１０９ａ，１０９ｂに接続している。Ａｌ合金配線１１０ｂの幅は、レイアウト上の制約により、タングステンプラグ１０９ｂの直径より少し大きい程度である。
【０００４】
また、第１の層間絶縁膜１０８上、及びＡｌ合金配線１１０ａ，１１０ｂ上には、第２の層間絶縁膜１１１が形成されている。第２の層間絶縁膜１１１には接続孔１１１ａ，１１１ｂが形成されている。接続孔１１１ａ，１１１ｂは、Ａｌ合金配線１１０ａ，１１０ｂそれぞれ上に位置している。接続孔１１１ａ，１１１ｂそれぞれの直径は、Ａｌ合金配線１１０ｂの幅より少し小さい程度である。接続孔１１１ａ，１１１ｂそれぞれには、タングステンプラグ１１２ａ，１１２ｂが埋め込まれている。タングステンプラグ１１２ａ，１１２ｂは、それぞれ第２の層間絶縁膜１１１上に形成されたＡｌ合金配線１１３ａ，１１３ｂに接続している。
【０００５】
図７（Ｂ）は、図７（Ａ）に示した半導体装置において、接続孔１１１ａ，１１１ｂの位置がずれた場合を説明する為の断面図である。接続孔１１１ａ，１１１ｂの位置がずれた場合、接続孔１１１ｂの下に位置するＡｌ合金配線１１０ｂの幅が小さいため、接続孔１１１ｂの一部はＡｌ合金配線１１０ｂ上から食み出る。
【０００６】
接続孔１１１ａ，１１１ｂは、レジストパターンをマスクとしたエッチングにより形成されるが、接続孔１１１ｂの食み出た部分は、オーバーエッチングされることにより、第１の層間絶縁膜１０８まで到達する場合がある。この場合、接続孔１１１ｂの下端部で、接続孔１０８ｂに埋め込まれたタングステンプラグ１０９ｂが露出する。タングステンプラグ１０９ｂが接続孔１１１ｂに露出すると、レジストパターンを溶解する為の水溶液がタングステンプラグ１０９ｂに接触し、タングステンプラグ１０９ｂが溶出してしまう（例えば特許文献１参照）。
【特許文献１】特開２０００−２５２３５８号公報（図７）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、層間絶縁膜中の接続孔に、位置ずれに起因したオーバーエッチングが生じると、接続孔の下方に位置する導電体プラグが溶出する場合がある。このオーバーエッチングを防ぐには、エッチング時間を短くすることが考えられるが、エッチング時間を短くすると、他の接続孔に開口不良が生じる可能性がある。
このため、エッチング時間を短くせずに、特定の接続孔にオーバーエッチングが生じないようにする技術の開発が望まれている。
【０００８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、導電体パターン上の接続孔に位置ずれが生じても、この接続孔がオーバーエッチングにより深くなることを抑制し、かつ他の接続孔に開口不良が生じることを抑制できる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る半導体装置は、第１の絶縁膜と、
前記第１の絶縁膜に形成された第１の接続孔と、
前記第１の接続孔に埋め込まれた第１の導電体プラグと、
前記第１の導電体プラグ上に形成された第１の導電体パターンと、
前記第１の絶縁膜上に形成された第２の導電体パターンと、
前記第１の絶縁膜上、前記第１の導電体パターン上、及び前記第２の導電体パターン上それぞれに形成された第２の絶縁膜と、
前記第２の絶縁膜に形成され、前記第２の導電体パターン上に位置する第２の接続孔と、
前記第２の絶縁膜に形成され、前記第１の導電体パターンに接続され、前記第１の導電体プラグの上方に位置し、前記第２の接続孔より開口面積が小さい第３の接続孔とを具備する。
【００１０】
この半導体装置によれば、第３の接続孔は第２の接続孔より開口面積が小さい。このため、マイクロローディング効果により、第３の接続孔のエッチングレートは、第２の接続孔のエッチングレートより低い。従って、第２の接続孔に開口不良が生じることを抑制しつつ、第３の接続孔がオーバーエッチングにより深くなることを抑制できる。前記第１の導電体パターンの形状は、前記第１の接続孔の開口形状に略等しくてもよい。
【００１１】
前記第３の接続孔は、前記第２の接続孔より開口部の径が小さくてもよいし、開口部の幅が小さくてもよい。後者であり、かつ前記第１の導電体パターンが配線パターンである場合、前記第３の接続孔は、前記配線パターンの幅方向において、開口部の幅が小さいのが好ましい。
前記第３の接続孔は、開口部の面積が、前記第２の接続孔の開口部の面積の９５％以下であるのが好ましい。
【００１２】
前記第１の絶縁膜がトランジスタ上に形成されている場合、前記第１の接続孔は、例えば前記トランジスタのソース又はドレインとなる不純物領域上に位置している。
【００１３】
本発明に係る半導体装置の製造方法は、第１の絶縁膜に第１の接続孔を形成する工程と、
前記第１の接続孔に第１の導電体プラグを埋め込む工程と、
前記第１の絶縁膜上に、前記第１の導電体プラグに接続する第１の導電体パターン、及び第２の導電体パターンを形成する工程と、
前記第１の絶縁膜上、前記第１の導電体パターン上、及び前記第２の導電体パターン上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記第２の導電体パターン上に位置する第２の接続孔、及び前記第１の導電体プラグの上方に位置し、前記第２の接続孔より開口面積が小さい第３の接続孔を、エッチングにより形成する工程とを具備する。
【００１４】
前記第２の接続孔及び前記第３の接続孔を形成する工程は、前記第２の絶縁膜上に、開口パターンを有するマスク膜を形成する工程と、前記マスク膜をマスクとしたエッチングにより、前記第２の絶縁膜に前記第２の接続孔及び前記第３の接続孔を形成する工程と、前記マスク膜を溶解する工程とを具備してもよい。
この場合、前記第１の導電体プラグ及び前記第２の導電体プラグはタングステンプラグであり、前記マスク膜を溶解する工程において、アルカリ性の水溶液が用いられてもよい。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によって製造される半導体装置は、多層配線構造を有する。上下の配線層は、タングステンプラグによって互いに接続されている。
【００１６】
まず、図１（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、トランジスタが形成される素子領域を、他の領域から分離する。素子分離膜２はＬＯＣＯＳ酸化法により形成されても良いが、トレンチアイソレーション法によりシリコン基板１に埋め込まれてもよい。
【００１７】
次いで、シリコン基板１を熱酸化する。これにより、素子領域に位置するシリコン基板１にはゲート酸化膜３が形成される。次いで、ゲート酸化膜３上を含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜３上にはゲート電極４が形成される。次いで、ゲート電極４及び素子分離膜２をマスクとして、シリコン基板１に不純物を注入する。これにより、シリコン基板１には、トランジスタの低濃度不純物領域６ａ，６ｂが形成される。
【００１８】
次いで、ゲート電極４を含む全面上に、酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極４の側壁はサイドウォール５で覆われる。次いで、ゲート電極４、サイドウォール５、及び素子分離膜２をマスクとして、シリコン基板１に不純物を注入する。これにより、シリコン基板１には、トランジスタのソース及びドレインとなる不純物領域７ａ，７ｂが形成される。
このようにして、シリコン基板１の素子領域にはトランジスタが形成される。
【００１９】
次いで、トランジスタを含む全面上に、酸化シリコンを主成分とする第１の層間絶縁膜８を、ＣＶＤ法により形成する。次いで、第１の層間絶縁膜８上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第１の層間絶縁膜８上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第１の層間絶縁膜８をエッチングする。これにより、第１の層間絶縁膜８には、不純物領域７ａ，７ｂそれぞれ上に位置する接続孔８ａ，８ｂが形成される。その後、レジストパターンを除去する。
【００２０】
次いで、接続孔８ａ，８ｂそれぞれの中、及び第１の層間絶縁膜８上に、タングステン膜をＣＶＤ法により形成する。次いで、第１の層間絶縁膜８上に位置するタングステン膜を、ＣＭＰ法により研磨除去する。これにより、接続孔８ａ，８ｂそれぞれの中にはタングステンプラグ９ａ，９ｂが埋め込まれる。
【００２１】
次いで、タングステンプラグ９ａ，９ｂそれぞれ上、及び第１の層間絶縁膜８上を含む全面上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、Ａｌ合金膜をエッチングする。これにより、第１の層間絶縁膜８上には、Ａｌ合金配線１０ａ、及びＡｌ合金パターン１０ｂが形成される。Ａｌ合金パターン１０ｂの形状は、接続孔８ｂの開口部の形状と略等しいか、これを少し広げた形状（例えば５％ほど均等に広げた形状）である。その後、レジストパターンを除去する。
【００２２】
次いで、図１（Ｂ）に示すように、Ａｌ合金配線１０ａ、Ａｌ合金パターン１０ｂ、及び第１の層間絶縁膜８それぞれ上を含む全面上に、酸化シリコンを主成分とする第２の層間絶縁膜１１を、ＣＶＤ法により形成する。次いで、第２の層間絶縁膜１１上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第２の層間絶縁膜１１上にはレジストパターンが形成される。
【００２３】
次いで、このレジストパターンをマスクとして第２の層間絶縁膜１１をエッチングする。これにより、第２の層間絶縁膜１１には、Ａｌ合金配線１０ａの端部上に位置する接続孔１１ａ、及びＡｌ合金パターン１０ｂ上に位置する接続孔１１ｂが形成される。接続孔１１ｂの開口面積すなわち直径は、接続孔１１ａの直径より小さく、例えば９５％以下である。その後、レジストパターンを、アルカリ性の水溶液（成分としては、例えばヒドロキシアミンを含む）で溶解し、その後レジストパターンの残渣をアッシング処理する。これにより、レジストパターンが除去される。
【００２４】
図２は、Ａｌ合金配線１０ａに対する接続孔１１ａの位置、及びＡｌ合金パターン１０ｂに対する接続孔１１ｂの位置それぞれを説明する為の平面図である。Ａｌ合金配線１０ａの端部は、他の部分より広くなっている。このため、接続孔１１ａに位置ずれが生じても、接続孔１１ａがＡｌ合金配線１０ａの端部上から食み出す可能性は低い。
【００２５】
一方、Ａｌ合金パターン１０ｂの形状は、図示しないＡｌ合金パターンと干渉することを防ぐため、上記したように接続孔８ｂの開口部の形状と略等しいか、これを少し広げた形状である。このため、接続孔１１ａと比較して、接続孔１１ｂがＡｌ合金パターン１０ｂ上から食み出す可能性は高い。
【００２６】
図３は、接続孔の開口面積と、接続孔のエッチングレートの関係を説明する為のグラフである。本図に示すように、接続孔の開口面積が小さくなるにつれて、接続孔のエッチングレートは低下する。この効果は、マイクロローディング効果といわれている。
【００２７】
上記したように、接続孔１１ｂの直径は、接続孔１１ａの直径より小さい。このため、接続孔１１ｂのエッチングレートは、接続孔１１ａのエッチングレートより低くなる。従って、接続孔１１ｂがＡｌ合金パターン１０ｂから食み出しても、接続孔１１ｂが過剰にオーバーエッチングされることを抑制できる。また、接続孔１１ａに開口不良が生じることを抑制できる。
【００２８】
なお、接続孔１１ａ，１１ｂをエッチングするときのエッチング条件は、接続孔１１ｂの一部がＡｌ合金パターン１０ｂ上から食み出した場合に、接続孔１１ｂの下端がＡｌ合金パターン１０ｂの側面の略中央部に位置するようにするのが好ましい。
【００２９】
図１に戻る。次いで、図１（Ｃ）に示すように、接続孔１１ａ，１１ｂそれぞれの中、及び第２の層間絶縁膜１１上に、タングステン膜をＣＶＤ法により形成する。次いで、第２の層間絶縁膜１１上に位置するタングステン膜を、ＣＭＰ法により研磨除去する。これにより、接続孔１１ａ，１１ｂそれぞれの中にはタングステンプラグ１２ａ，１２ｂが埋め込まれる。
【００３０】
次いで、タングステンプラグ１２ａ，１２ｂそれぞれ上、及び第２の層間絶縁膜１１上を含む全面上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、Ａｌ合金膜をエッチングする。これにより、第２の層間絶縁膜１１上には、Ａｌ合金配線１３ａ，１３ｂが形成される。Ａｌ合金配線１３ａは、タングステンプラグ１２ａを介してＡｌ合金配線１０ａに接続し、Ａｌ合金配線１３ｂは、タングステンプラグ１２ｂを介してＡｌ合金パターン１０ｂに接続する。その後、レジストパターンを除去する。
【００３１】
図４は、図１（Ｃ）に示した半導体装置において、接続孔１１ａ，１１ｂが図中左方向にずれた場合を説明する図である。この場合、接続孔１１ａはＡｌ合金配線１０ａ上に位置したままであるが、接続孔１１ｂの一部はＡｌ合金パターン１０ｂから食み出す。しかし、上記したように、接続孔１１ｂのエッチングレートは接続孔１１ａのエッチングレートより低い。このため、接続孔１１ａが開口不良になることを抑制しつつ、接続孔１１ｂが過剰に深くなって第１の層間絶縁膜８に到達することを抑制できる。
【００３２】
このように、本実施形態によれば、接続孔１１ｂの直径を、接続孔１１ａの直径より小さくしている。このため、マイクロローディング効果により、接続孔１１ｂのエッチングレートは接続孔１１ａのエッチングレートより低くなる。従って、接続孔１１ｂの一部がＡｌ合金パターン１０ｂ上から食み出した場合に、接続孔１１ａが開口不良になることを抑制しつつ、接続孔１１ｂが過剰に深くなって第１の層間絶縁膜８に到達することを抑制できる。
【００３３】
また、接続孔１１ｂの直径が小さいため、接続孔１１ｂがＡｌ合金パターン１０ｂ上から食み出す可能性は、従来と比較して低い。従って、接続孔１１ｂが過剰に深くなって第１の層間絶縁膜８に到達することを、さらに抑制できる。
【００３４】
このため、接続孔１１ａ，１１ｂを形成するためのレジストパターンを除去する場合に、アルカリ性の水溶液がタングステンプラグ９ｂに接することが抑制される。従って、タングステンプラグ９ｂの溶出が抑制される。
【００３５】
図５は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、層間絶縁膜上に多層配線層を形成する方法である。
【００３６】
まず、図５（Ａ）に示すように、酸化シリコンを主成分とする第３の層間絶縁膜２０を、ＣＶＤ法により形成する。第３の層間絶縁膜２０は、例えば第１の実施形態における第２の層間絶縁膜である。次いで、第３の層間絶縁膜２０に接続孔２０ａ，２０ｂを形成する。接続孔の形成方法は、第１の実施形態において層間絶縁膜に接続孔を形成する方法と同一である。
【００３７】
次いで、接続孔２０ａ，２０ｂそれぞれの中に、タングステンプラグ２１ａ，２１ｂを埋め込む。タングステンプラグの埋め込み方法は、第１の実施形態におけるタングステンプラグの埋め込み方法と同一である。
【００３８】
次いで、第３の層間絶縁膜２０上に、Ａｌ合金配線２２ａ，２２ｂを形成する。Ａｌ合金配線２２ｂの幅は、接続孔２０ｂの開口部の幅と略等しいか、これを少し広げた程度（例えば５％）であるである。Ａｌ合金配線２２ａ，２２ｂの形成方法は、第１の実施形態においてＡｌ合金配線１０ａ及びＡｌ合金パターン１０ｂを形成する方法と同一である。
【００３９】
次いで、図５（Ｂ）に示すように、Ａｌ合金配線２２ａ，２２ｂ、及び第３の層間絶縁膜２０それぞれ上を含む全面上に、酸化シリコンを主成分とする第４の層間絶縁膜２３を、ＣＶＤ法により形成する。次いで、第４の層間絶縁膜２３上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第４の層間絶縁膜２３上にはレジストパターンが形成される。
【００４０】
次いで、このレジストパターンをマスクとして第４の層間絶縁膜２３をエッチングする。これにより、第４の層間絶縁膜２３には、Ａｌ合金配線２２ａの端部上に位置する接続孔２３ａ、及びＡｌ合金配線２２ｂの端部上に位置する接続孔２３ｂが形成される。
【００４１】
図６は、Ａｌ合金配線２２ａに対する接続孔２３ａの位置、及びＡｌ合金配線２２ｂに対する接続孔２３ｂの位置それぞれを説明する為の平面図である。Ａｌ合金配線２２ａの端部は、他の部分より広くなっている。このため、接続孔２３ａに位置ずれが生じても、接続孔２３ａがＡｌ合金配線１０ａの端部から食み出す可能性は低い。
【００４２】
一方、接続孔２３ｂの開口部の幅は、接続孔２３ａの幅より小さく、例えば９５％以下である。このため、マイクロローディング効果により、接続孔２３ｂのエッチングレートは、接続孔２３ａのエッチングレートより低くなる。従って、接続孔２３ｂがＡｌ合金パターン２２ｂから食み出しても、接続孔２３ｂが過剰にオーバーエッチングされることを抑制できる。また、接続孔２３ａに開口不良が生じることを抑制できる。
その後、レジストパターンを、アルカリ性の水溶液（成分としては、例えばヒドロキシアミンを含む）で溶解し、その後レジストパターンの残渣をアッシング処理する。これにより、ジレストパターンが除去される。
【００４３】
図５の説明に戻る。次いで、図５（Ｃ）に示すように、接続孔２３ａ，２３ｂそれぞれの中に、タングステンプラグ２４ａ，２４ｂを埋め込む。これらタングステンプラグの埋め込み方法は、第１の実施形態において接続孔にタングステンプラグを埋め込む方法と同一である。
【００４４】
次いで、第４の層間絶縁膜２３上に、Ａｌ合金配線２５ａ，２５ｂを形成する。Ａｌ合金配線２５ａは、タングステンプラグ２４ａを介してＡｌ合金配線２２ａに接続し、Ａｌ合金配線２５ｂは、タングステンプラグ２４ｂを介してＡｌ合金配線２２ｂに接続する。なお、Ａｌ合金配線２５ａ，２５ｂを形成する方法は、第１の実施形態においてＡｌ合金配線１３ａ，１３ｂを形成する方法と同一である。
【００４５】
本実施形態において、接続孔２３ｂの開口面積は、接続孔２３ａの開口面積より小さい。従って、第１の実施形態と同一の効果を得ることができる。
【００４６】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４７】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図２】Ａｌ合金配線１０ａ及びＡｌ合金パターン１０ｂと、接続孔１１ａ，１１ｂの位置関係を説明する為の平面図。
【図３】接続孔の開口面積とエッチングレートの関係を説明する為のグラフ。
【図４】図１（Ｃ）に示した半導体装置において接続孔１１ａ，１１ｂに位置ずれが生じた場合を説明する為の断面図。
【図５】（Ａ）は第２の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図６】Ａｌ合金配線２２ａ，２２ｂと接続孔２３ａ，２３ｂの位置関係を説明する為の平面図。
【図７】（Ａ）は従来の半導体装置を説明する為の断面図、（Ｂ）は（Ａ）に示した半導体装置において接続孔１１１ａ，１１１ｂに位置ずれが生じた場合を説明する為の断面図。
【符号の説明】
【００４８】
１，１０１…シリコン基板、２…素子分離膜、３…ゲート酸化膜、４…ゲート電極、５…サイドウォール、６ａ，６ｂ…低濃度不純物領域、７ａ，７ｂ，１０７ａ，１０７ｂ…不純物領域、８，１０８…第１の層間絶縁膜、８ａ，８ｂ、１１ａ，１１ｂ，２０ａ，２０ｂ，２３ａ，２３ｂ，１０８ａ，１０８ｂ，１１１ａ，１１１ｂ…接続孔、９ａ，９ｂ，１２ａ，１２ｂ，２１ａ，２１ｂ，２４ａ，２４ｂ，１０９ａ，１０９ｂ，１１２ａ，１１２ｂ…タングステンプラグ、１０ａ，１３ａ，１３ｂ，２２ａ，２２ｂ，２５ａ，２５ｂ，１１０ａ，１１０ｂ，１１３ａ，１１３ｂ…Ａｌ合金配線、１０ｂ…Ａｌ合金パターン、１１，１１１…第２の層間絶縁膜、２０…第３の層間絶縁膜、２３…第４の層間絶縁膜
【図１】
2006344632.tif 000003
【図２】
2006344632.tif 000004
【図３】
2006344632.tif 000005
【図４】
2006344632.tif 000006
【図５】
2006344632.tif 000007
【図６】
2006344632.tif 000008
【図７】
2006344632.tif 000009