(57)【要約】  【課題】多数の工程を経て製造される多層基板において、製造上の無駄が極力低減される多層基板の検査方法を提供する。  【解決手段】製品に至る前の製造途中の段階で特性を検査する。この中間検査工程において良品と判定された中間製品のみを後の製造工程に移行させる。多層基板は１枚の多層基板内に縦横に配列された多数の電子部品形成領域を含む。前記中間検査工程における検査は、不良の発生する頻度の大きな工程の後に行なう。【選択図】図２
2006237258.tif 000002
【特許請求の範囲】
【請求項１】
多層基板の製品に至る前の製造途中の段階で特性を検査する中間検査工程を有し、
この中間検査において良品と判定された中間製品のみを後の製造工程に移行させる
ことを特徴とする多層基板の検査方法。
【請求項２】
請求項１に記載の多層基板の検査方法において、
前記多層基板は多数の電子部品形成領域を含む
ことを特徴とする多層基板の検査方法。
【請求項３】
請求項１または２に記載の多層基板の検査方法において、
前記中間検査は、不良の発生する頻度の大きな工程の後に行なう
ことを特徴とする多層基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板の検査方法に係わり、特にプリプレグと導体膜の積み重ねと導体膜のパターニングを繰り返して得られる多層基板に適用する場合に好適な検査方法に関する。
【背景技術】
【０００２】
特許文献１においては、半導体ウェハの検査について、ばらつきの無い均一な精度を維持しながら、検査員の負担を軽減する検査方法が提案されている。この特許文献１に記載の検査方法は、完成品の検査を画像処理を用いて行ない、不良品と判定されたものについてのみ検査員が判定を行なう方法である。
【０００３】
一方、特許文献２においては、基板上に成膜することによりインダクタンス素子を構成するものが開示されている。そしてこの多層構造の電子部品において、完成品について抵抗値測定やインダクタンス値の測定を行なうことが記載されている。
【０００４】
【特許文献１】特開平１０−２４６７０４号公報
【特許文献２】特開２００１−２４４１２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
熱硬化性樹脂を用いたプリプレグ等の樹脂製シートの上に導体箔を重ねて一体化し、この導体膜をパターニングし、その上にさらに樹脂製シートを重ねて前記のパターニングを行なうことを繰り返し、１枚の多層基板中に例えば数百個以上の非分離の電子部品を形成し、後で個々の電子部品に分離する多層基板がある。このような多数個取りの多層基板の場合、１枚の多層基板に形成された分離前の多数の電子部品のすべての特性を揃えて良品として形成することは困難である。そこで、多層基板に含まれる未分離電子部品のうち、所定の割合（例えば９０％以上）の未分離電子部品の合格率の場合を良品の多層基板とし、この割合未満の合格率の場合を不良品の多層基板として廃棄することが行なわれる。
【０００６】
このような多層基板について前記特許文献１、２に記載のような完成品の検査を行なう場合、例えば未分離電子部品の合格率が所定レベルに達していないと、その多層基板を廃棄しなければならない。このため、不良品については、多数の工程（例えば百以上の工程）を経た製造時間、原料、作業がすべて無駄になり、不経済であるという問題点がある。
【０００７】
本発明は、上記問題点に鑑み、多数の工程を経て製造される多層基板において、製造上の無駄が極力低減される多層基板の検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１の多層基板の検査方法は、多層基板の製品に至る前の製造途中の段階で特性を検査する中間検査工程を有し、
この中間検査において良品と判定された中間製品のみを後の製造工程に移行させる
ことを特徴とする。
【０００９】
請求項２の多層基板の検査方法は、請求項１において、
前記多層基板は縦横に配列された多数の電子部品形成領域を含む
ことを特徴とする。
【００１０】
請求項３の多層基板の検査方法は、請求項１または２において、
前記中間検査は、不良の発生する頻度の大きな工程の後に行なう
ことを特徴とする。
【発明の効果】
【００１１】
請求項１の発明によれば、製造の途中の工程で特性を測定し、良否を判定して不良品と判定されるとそれ以降の製造作業を行なわないので、無駄な材料、時間、作業が解消され、経済化が達成できる。
【００１２】
請求項２の発明によれば、多層基板は多数の電子部品形成領域を含むため、中間検査を行なうことによる経済化の効果が高くなる。
【００１３】
請求項３の発明によれば、中間検査は不良の発生する頻度の大きな工程の後に行なうので、中間検査を完成品の検査に近いレベルで検査することができ、検査の効率が高まる。
【発明を実施するための最良の形態】
【００１４】
図１は本発明の検査方法を適用する多層基板の中間製品を示す断面図である。この多層基板は、例えば両面にＣｕ等のパターニングされた導体膜１ａ、１ｂを形成したコア基板２の両面にプリプレグ等の樹脂製シート３ａ、３ｂを前記同様のＣｕ等の導体膜１ｃ、１ｄを加熱状態で固着し、さらに樹脂製シート３ａ、３ｂを硬化させ、この導体膜１ｃ、１ｄにフォトリソグラフィ技術を用いてパターニングを施し、コンデンサ電極、インダクタ導体、配線パターン等のパターニングを行なう。
【００１５】
また、必要に応じて、各層間の導体膜をビアホール４によって接続する。このビアホール４の形成は、１つの層（樹脂製シート）形成ごとに、あるいは複数の層を貫通して行なう。なお、コア基板２や樹脂製シート３ａ〜３ｂは熱硬化製樹脂に強化用の繊維を混合してシート状に延ばしたもので、所定温度以上に加熱することによって硬化するものである。
【００１６】
このような積層作業を樹脂製シート３ｃ、３ｄ、導体膜１ｅ、１ｆ、樹脂製シート３ｅ、３ｆ、導体膜１ｇ、１ｈについて行なう。そしてこの例では、表裏面の導体膜１ｇ、１ｈにＮｉ膜とその上のフラッシュＡｕめっき仕上げ膜５ａ、５ｂを、ソルダーレジスト６ａ、６ｂで覆われた部分以外の部分に施している。
【００１７】
なお、本例の樹脂製シートの一種であるコア基板２の厚みは１５０μｍ、樹脂製シート３ａ〜３ｆの厚みを４０μｍ、導体膜１ａ〜１ｈの厚みは１８μｍとした。
【００１８】
このような多層基板を製造する場合、１枚の多層基板に例えば３００個の未分離の電子部品（フィルタ等のチップ部品や部品を搭載または搭載しないモジール）を形成する。この製造は、例えば２６０程度の工程を経て行なわれる。
【００１９】
本発明においては、図２のフローチャートで示すように、このような多層基板の検査を、完成品の検査のみでなく、製造の途中段階の中間製品について行なう。すなわち、まず当初から１以上の製造工程１（ステップＳ１）を経過した後、不良の発生する頻度の大きな工程の直後に中間検査（ステップＳ２）を行なう。この中間検査は１つのみならず、定まった順番（例えば１００番目）の工程後に１チップ対応内の複数箇所で行なってもよい。また、例えば２６０工程の内の例えば１００番目の工程の後と２００番目の工程の後というふうに、異なる順番の工程について中間検査を行なってもよい。
【００２０】
この不良率が発生しやすい工程は、完成品の不良発生箇所から推測するか、あるいは重要な工程の複数の箇所について行なうことにより導き出す。この中間検査工程において行なう特性検査は、一例として導通（抵抗値）検査である。例えば導体膜１ｅ、１ｆ間を接続するビアホール４の導通を検査するため、導体膜１ｅ、１ｆの抵抗値を、導体膜１ｅ、１ｆに抵抗値測定用のプローブを接触させて測定する。
【００２１】
そしてこの中間検査において、歩留まり（合格率）が例えば９２％以上であれば後の製造工程２（ステップＳ３）に移行する。一方、不良品として判定されると、不良品として後の製造工程に移行させず、製造ラインから排除する（ステップＳ４）。
【００２２】
中間検査において良品として判定された場合には最終の製造工程までの作業が行なわれ、本検査を行なう（ステップＳ５）。この本検査において、例えば歩留まり（合格率）が９０％以上であれば良品として出荷処理を行ない（ステップＳ６）、歩留まりが９０％に達していない場合は不良品と判定される（ステップＳ７）。
【００２３】
この中間検査は例えば次のように行なう。図３に示すように、中間製品である多層基板８の表裏面に測定装置７により位置制御されたプローブ９、１０を当てて抵抗値を測定する。前記のように１枚の多層基板に３００個の未分離の電子部品が形成されている場合には、その３００個分について抵抗値の測定を行なう。その測定値は、記憶手段１１に記憶される。演算手段１２は記憶手段１１に記憶された測定値から後述の手順により良否判定のための演算を行なう。演算の結果はディスプレイ等の表示手段１３により表示する。また、不良個所についてはマークを施す。
【００２４】
次に具体的な中間検査方法の一例を説明する。この中間検査は、重要な接続不良発生箇所における抵抗値が所定値以上であれば不良と判定してもよいが、抵抗値の大小にかかわらず判定可能な方法として、下記の方法が有効である。すなわち、各非分離の電子部品の形成領域の表裏の測定個所（３００点）の抵抗値を測定する。このような測定値ｘ（Ω）を昇順にならべ、その測定値と標準正規累積積分関数の逆関数ｆ０の関係を取った場合、正規分布をしている場合には、図４に示すように、測定値ｘと前記逆関数ｆ０との関係は近似直線１４に示すようにほぼ直線となる。一方、抵抗の異常値は高くなるので、異常な抵抗値を含む測定結果の場合、測定値ｘに対する逆関数ｆ０の関係は実測線１５で示すように、測定値の高い方で近似直線１４から外れる傾向を示す。
【００２５】
そこで、測定値ｘに対してこの近似直線１４で示される逆関数ｆ０１と、実測線１５で示す実測値から求められる逆関数ｆ０２の差Δｆの大小で良否を判定する。
【００２６】
ここで、前記近似直線１４は、近似式
ｆ０＝ａｘ＋ｂ（ａ、ｂは定数）で表わされる。この定数ａ、ｂの値は、測定値の２点を選んで算出する。この２点は、パラメータ昇順の順位で指定する。また、実測線１５は全測定値から求められる。
【００２７】
そして前記逆関数の差Δｆが１０％を超えるものを不良個所と判断し、この不良個所が多層基板内に８％を超える多層基板を不良とする。
【００２８】
このように、本発明の多層基板の検査方法は、製造の途中の工程で特性を測定し、良否を判定して不良品と判定されるとそれ以降の製造作業を行なわないので、無駄な材料、時間、作業が解消され、経済化が達成できる。
【００２９】
また本実施の形態においては、多層基板は１枚の多層基板内に縦横に配列された多数の電子部品形成領域を含むため、中間検査を行なうことによる経済化の効果が高くなる。
【００３０】
また本実施の形態においては、中間検査で不良の発生する頻度の大きな工程の後に行なうので、中間検査を完成品の検査に近いレベルで検査することができ、検査の効率が高まる。
【００３１】
本発明を実施する場合、中間検査で検査する特性は、抵抗値に限らず、インダクタンス値や容量値であってもよい。また、本発明は、前記した工程によって製造される多層基板のみならず、途中で特性検査可能なものであれば他の多層基板にも適用できる。
【図面の簡単な説明】
【００３２】
【図１】本発明による検査方法を適用する多層基板の一例を示す断面図である。
【図２】本発明の検査方法の一実施の形態を示すフローチャートである。
【図３】本発明の検査方法を実施する装置の構成を示すブロック図である。
【図４】本発明の検査方法を実施する場合の良否判定を行なうためのグラフである。
【符号の説明】
【００３３】
１ａ〜１ｈ：導体膜、２：コア基板、３ａ〜３ｆ：樹脂製シート、４：ビアホール、５ａ、５ｂ：めっき層、６ａ、６ｂ：ソルダーレジスト、８：多層基板、９、１０：プローブ
【図１】
2006237258.tif 000003
【図２】
2006237258.tif 000004
【図３】
2006237258.tif 000005
【図４】
2006237258.tif 000006