(57)【要約】    【課題】  電気特性の安定したセラミック電子部品の製造方法を提供する。    【解決手段】  まず、セラミック電子部品を準備する。セラミック電子部品は、セラミック素体１０の内部に内部電極２０が埋設され、セラミック素体１０の外面に内部電極２０と導通する外部電極４０を有している。次に、外部電極４０に電圧を印加し、内部電極２０に電流を流して熱処理する。【選択図】      図２
2006352048.tif 000002
【特許請求の範囲】
【請求項１】
セラミック電子部品の製造方法であって、
セラミック素体の内部に内部電極が埋設され、前記セラミック素体の外面に前記内部電極と導通する外部電極を有するセラミック電子部品を準備し、
前記外部電極に電圧を印加し、前記内部電極に電流を流して熱処理する、
工程を含むセラミック電子部品の製造方法。
【請求項２】
請求項１に記載されたセラミック電子部品の製造方法であって、
前記内部電極は、インダクタ要素を構成する、製造方法。
【請求項３】
請求項２に記載されたセラミック電子部品の製造方法であって、
前記外部電極に電圧を印加した後、前記インダクタ要素の電気特性を検査する工程を含む、製造方法。
【請求項４】
請求項１乃至３の何れかに記載されたセラミック電子部品の製造方法であって、前記外部電極は、表面にめっき膜を有する、製造方法。
【請求項５】
請求項１乃至４の何れかに記載されたセラミック電子部品の製造方法であって、前記電流は、交流電流、直流電流、又は、パルス電流である、製造方法。
【請求項６】
請求項１乃至５の何れかに記載されたセラミック電子部品の製造方法であって、電流のピーク値をαとしたとき、
１００ｍＡ≦  α  ≦１０Ａ
を満たす、製造方法。
【請求項７】
請求項１乃至６の何れかに記載されたセラミック電子部品の製造方法であって、電流の通電時間をｔとしたとき、
１０ｍｓｅｃ≦  ｔ  ≦１ｓｅｃ
を満たす、製造方法。
【請求項８】
請求項１乃至７の何れかに記載されたセラミック電子部品の製造方法であって、前記電流は、複数回に分けて通電される、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として、インダクタンス要素を含むセラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
インダクタンス要素を含むセラミック電子部品の代表例はコイル部品であり、その具体的例として、チップインダクタ、チップインダクタアレイ、ＬＣフィルタ、ＥＭＣフィルタ等を挙げることができる。その一般的な構造は、例えば、特許文献１に記載されているように、フェライトなどのセラミック素体の内部に内部電極を埋設し、セラミック素体の外面に、内部電極と導通する外部電極を有する構造となっていて、表面実装型のチップ部品として使用できる形態を持つ。
【０００３】
上述したように、この種のセラミック電子部品においては、フェライトなどのセラミック素体の内部に内部電極を埋設した構造を有するので、内部電極がその周りに存在するセラミック素体の歪による影響を受け、インダクタンス値が変化してしまう。このため、出荷時にインダクタンス値が所定の公差内であった場合でも、ユーザが基板に取付ける際のリフロー・ソルダリング時の温度条件によって、セラミック素体の歪状態が変化し、インダクタンス値が公差から外れる不具合を生じることがある。
【０００４】
そこで、従来は、出荷前に、加熱炉などを用いて、セラミック電子部品を、セラミック素体のキュリー温度以上の温度で熱処理し、セラミック素体の歪を開放する手段がとられていた。
【０００５】
しかし、熱処理に当たり、加熱炉などを用いてセラミック電子部品を加熱すると、加熱ムラが生じた場合、セラミック素体、内部電極、又は外部電極が、変形、変色若しくは変質（酸化）し、外観不良又は特性不良を生じる。
【０００６】
また、セラミック素体のキュリー温度が１８０℃を超える場合は、この温度を超える温度で熱処理される結果、外部電極の表層を構成する錫めっきなどに、溶融による変形、変質、変色、寸法のバラツキなどを生じ、更に、めっき剥がれ、はんだの濡れ性の悪化が顕著に表れることになる。
【０００７】
しかも、この種のセラミック電子部品は、電子機器の高性能化に伴い、狭公差、又は、高精度な電気特性が要求されるとともに、電子機器の小型化に伴い、高い寸法精度が要求されるようになっており、前述したような問題が生じると、大幅な歩留まり低下を招いてしまう。
【特許文献１】特開平５−１４４６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、電気特性の安定したセラミック電子部品の製造方法を提供することである。
【０００９】
本発明のもう一つの課題は、電子機器の高性能化に伴う狭公差、又は、高精度な電気特性の要求、及び、電子機器の小型化に伴う高寸法精度の要求にも、十分に応えることができるセラミック電子部品の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明に係るセラミック電子部品の製造方法では、まず、セラミック電子部品を準備する。セラミック電子部品は、セラミック素体の内部に内部電極が埋設され、セラミック素体の外面に内部電極と導通する外部電極を有している。
次に、外部電極に電圧を印加し、内部電極に電流を流して熱処理する工程を含む。
【００１１】
上述したように、本発明に係る製造方法では、まず、セラミック電子部品を準備する。セラミック電子部品には、その製造工程、たとえば、印刷、積層、スタック、切断及び焼成などの各工程を通して、歪が蓄積されている。
【００１２】
本発明では、この歪を解消するため、外部電極に電圧を印加する。これにより、内部電極に電流が流れ、内部電極が加熱され、この熱が内部電極付近のセラミック素体に伝導する。内部電極付近のセラミック素体の温度が上昇すると、内部電極付近のセラミック素体に残っていた歪が開放され、安定したインダクタンス値を有する信頼性の高いセラミック電子部品が得られる。また、狭公差で、高精度の電気特性（インダクタンス値）を有し、周波数特性に優れたセラミック電子部品が得られる。
【００１３】
熱処理により歪が開放されるのは、内部電極が加熱され膨張した後、冷却され、収縮することにより、内部電極とセラミック素体との接触状態が変化し、または、内部電極を加熱することにより、内部電極付近のセラミック素体の温度が、例えば、キュリー温度以上に上昇し、歪が解放されるためではないかと考えられる。
【００１４】
上述したように、本発明によれば、外部電極に電圧を印加し、内部電極に電流を流すことにより、歪を開放できるから、歪が開放された状態でセラミック電子部品を出荷できる。このため、例えば、セラミック電子部品を購入したユーザが、セラミック電子部品を回路基板に取付ける際に熱を加えても、電気特性、特に、インダクタンス特性が大きく変化することがない。
【００１５】
また、セラミック電子部品全体を高温にするのではなく、内部電極、及び、内部電極付近のセラミック素体を高温にするから、加熱炉などを用いて加熱した場合に生じる加熱ムラ、それに伴うセラミック素体、内部電極、又は外部電極の変形、変色若しくは変質、更には、外観不良又は特性不良の発生を回避することができる。
【００１６】
また、外部電極の表層を構成する錫めっきなどの溶融による変形、変質、変色、寸法のバラツキなどが発生するのを抑制するとともに、めっき剥がれ、はんだの濡れ性の悪化なども回避しえる。
【００１７】
従って、本発明によれば、電子機器の高性能化に伴う狭公差、及び、高精度の電気特性の要求、及び、電子機器の小型化に伴う高寸法精度の要求にも、十分に応えることができるようになる。
【００１８】
また、内部電極、及び、内部電極付近のセラミック素体を高温にするから、必要な熱量が少なくて済み、省エネルギー化を図ることができるとともに、加熱時間が短くなり、製造効率が向上する。
【００１９】
更に、本発明は、外部電極に電圧を印加し、内部電極に電流を流して熱処理するという電気的処理を用いているため、加熱炉などを用いて加熱する場合と比較して、製造工程を簡素化できる。
【発明の効果】
【００２０】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）電気特性の安定したセラミック電子部品の製造方法を提供することができる。
（ｂ）電子機器の高性能化に伴う狭公差及び高精度の電気特性の要求、並びに、電子機器の小型化に伴う寸法の高精度化の要求にも、十分に応え得るセラミック電子部品の製造方法を提供することができる。
【００２１】
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。
【発明を実施するための最良の形態】
【００２２】
本発明に係るセラミック電子部品は、例えば、チップインダクタ、チップインダクタアレイ、ＬＣフィルタ、ＥＭＣフィルタ等である。以下、ＥＭＣフィルタ等の表面実装型コイル部品の製造方法（処理方法）について説明する。
【００２３】
（１）セラミック電子部品の準備
図１は、本発明に係る製造方法の実施に適用されるセラミック電子部品の正面図、図２は図１に図示したセラミック電子部品の断面図である。
【００２４】
本発明に係る製造方法では、まず、図１、図２に示したようなセラミック電子部品を準備する。図示のセラミック電子部品は、セラミック素体１０と、内部電極２０と、外部電極４０とを含む。セラミック素体１０は、チップインダクタ、チップインダクタアレイ、ＬＣフィルタ、ＥＭＣフィルタ等の場合は、一般にはフェライト磁性材料によって構成される。
【００２５】
内部電極２０は、例えば、Ａｇ電極であり、セラミック素体１０に埋設されている。内部電極２０の回路構成は任意であり、インダクタ要素のみが形成されていてもよいし、誘電体材料を併用して、キャパシタ要素などが併設されていてもよい。内部電極２０の形状は、例えば、螺旋形状、直線形状などとすることができる。更に、内部電極２０は、蛇行する導体パターンや、ストリップラインであってもよい。図示の内部電極２０は、スパイラル状のコイルを構成しており、その両端２０１、２０２が外部電極４０、４０のそれぞれに導通接続されている。
【００２６】
外部電極４０は、電極層４１と、めっき層４２とを含む。電極層４１は、単層であってもよいし、多層膜構造であってもよい。外部電極４０は、セラミック素体１０の外面に設けられ、内部電極２０と電気的に接続されている。めっき層４２は、錫などのはんだ付け性の良好な金属材料で構成され、電極層４１の表面に付着されている。
【００２７】
上述したセラミック電子部品は、シート積層法、印刷法など、周知の製造技術を適用して製造できる。例えば、セラミックペースト層の上に、半ターン分の内部電極層を印刷し、その上に、内部電極の端部を残して、その大部分を覆うように、セラミックペースト層を塗布し、更にセラミックペースト層の上に、残りの半ターン分に相当する内部電極を、先に印刷された半ターン分の内部電極の端部に接続するように印刷するプロセスを繰り返すことによって形成される。
【００２８】
上述したプロセスを、ウエハ上で実行した後、個品に切断し、得られた個品を脱バインダ工程、及び、焼成工程に付し、その後、外部電極４０を形成する。
【００２９】
図１及び図２に示したセラミック電子部品は、このようなプロセスを経て製造されたものであり、セラミック素体１０には、その製造工程で発生した歪が蓄積されている。もし、この歪が開放されないままに出荷された場合、出荷時にインダクタンス値が所定の公差内であった場合でも、ユーザが基板に取付ける際のリフロー・ソルダリング時の温度条件によっては、セラミック素体の歪状態が変化し、インダクタンス値が公差から外れる不具合を生じることになる。この点については、既に述べたとおりである。そこで、以下の歪開放工程を実行する。
【００３０】
（２）歪開放工程
図３は、歪開放工程（処理工程）を説明するブロック図である。図示するように、歪開放工程は、電圧印加装置７を用いて実行される。図３に示す電圧印加装置７は、演算制御部７１と、パルス発生器７２と、電流増幅器７３と、電圧／電流変換部７４と、出力部７５とを含む。
【００３１】
演算制御部７１は、ＧＰＩＢ（General Purpose Interface Bus）７０１を介して、電流通電条件をパルス発生器７２に送る。パルス発生器７２はパルスを生成し、電流増幅器７３はパルスを電流増幅する。電圧／電流変換部７４、出力部７５は、セラミック電子部品の外部電極４０にパルス電流を供給する。
【００３２】
図示の実施例では、パルス電流を、セラミック電子部品の内部電極２０に供給しているが、例えば、定電流源から供給された電流を所定時間だけ供給してもよい。また、電流を供給する回数は、１回でもよいし、時間を区切った２回以上であってもよい。
【００３３】
上述の電圧印加装置７によって、外部電極４０、４０に電圧を印加すると、内部電極２０に電流が流れ、内部電極２０が加熱され、この熱が内部電極２０の付近のセラミック素体１０に伝わる。内部電極２０の付近では、セラミック素体１０の温度が上昇するので、内部電極２０の付近のセラミック素体１０に残っていた歪が開放され、安定したインダクタンス値を有する信頼性の高いセラミック電子部品が得られる。また、狭公差、高精度な電気特性、及び、優れた周波数特性を有するセラミック電子部品が得られる。
【００３４】
内部電極２０に電流を流して加熱すると、セラミック素体の歪が開放される理由について、推測的な部分もあるが、図４及び図５を参照して説明する。図４は、熱処理後のセラミック電子部品を示す断面図、図５は図４の部分拡大図である。
【００３５】
内部電極２０に電流を流して熱処理した場合、図５に拡大して示すように、内部電極２０が一点鎖線で示す位置２０Ａまで膨張し、その後収縮するので、内部電極２０とセラミック素体１０との接触状態が改善され、内部電極２０とセラミック素体１０との間に適度な隙間が形成される。更に、図５に示すように、内部電極２０から放出される熱量Ｑ１により、内部電極２０付近のセラミック素体１０の温度が、例えば、キュリー温度以上に上昇し、その部分の歪が開放される。この結果、安定したインダクタンス値が得られることになる。
【００３６】
上述したように、本発明によれば、内部電極２０に電流を流して熱処理することにより、歪を開放できるから、歪が開放された状態で検査を行い、歪が開放された状態で出荷できる。このため、例えば、セラミック電子部品を購入したユーザが、セラミック電子部品を回路基板に取付ける際に熱を加えても、電気特性、特に、インダクタンス特性が大きく変化することがない。
【００３７】
また、セラミック電子部品全体を高温にするのではなく、内部電極２０、及び、内部電極２０の付近のセラミック素体１０を高温にするから、加熱炉などを用いて加熱した場合に生じる加熱ムラ、それに伴うセラミック素体１０、内部電極２０、又は外部電極４０の変形、変色若しくは変質、更には、外観不良又は特性不良の発生を回避することができる。
【００３８】
また、外部電極４０の表層を構成する錫めっきなどの溶融による変形、変質、変色、寸法のバラツキなどが発生するのを抑制するとともに、めっき剥がれ、はんだの濡れ性の悪化なども回避しえる。
【００３９】
従って、本発明によれば、電子機器の高性能化に伴う狭公差、又は、高精度な電気特性の要求、及び、電子機器の小型化に伴う高寸法精度の要求にも、十分に応えることができるようになる。
【００４０】
図６は本発明の製造方法で得られたセラミック電子部品について、リフロー前の特性と、リフローで基板に取付けた後の特性を示す図、図７は比較例の製造方法で得られたセラミック電子部品について、リフロー前の特性と、リフロー後の特性を示す図である。比較例の製造方法は、内部電極に電流を流す工程を含まない点が本発明の製造方法と相違する。
【００４１】
図において、変化率Ｘは、リフロー前のインダクタンス値をα、リフロー後のインダクタンス値をβとしたとき、
変化率Ｘ＝（（β−α）／α）×１００（％）
で表されるものである。それぞれの試験において、実験に供する試料の数は、１５個とした。
【００４２】
図６に示すように、本発明で得られたセラミック電子部品は、リフローによる変化率Ｘが、６．１４７％であり、狭公差の部品に要求される変化率（±１０％）の範囲に収まる良好な特性が得られている。
【００４３】
これに対して、図７に示すように、比較例の製造方法で得られたセラミック電子部品は、リフローによる変化率Ｘが、１３．７２４％であり、狭公差の部品に要求される変化率（±１０％）の範囲に収まっていない。
【００４４】
供給する電流は、直流でもよいし、交流でもよいし、パルス電流でもよい。図示の実施例では、パルス電流を供給するので、熱がセラミック素体１０の中央部（内部電極の付近）にこもり、余分な熱が外部電極４０に達し難くなる。
【００４５】
内部電極に供給される電流値は、例えば、電流のピーク値をαとしたとき、
１００ｍＡ≦  α  ≦１０Ａ
を満たすことが好ましい。
【００４６】
電流値を設定するにあたっては、外部電極４０の温度が、めっきの溶融温度未満となるように設定することが好ましい。めっきの酸化によるはんだ付け不具合などの品質上の問題を回避するためである。例えば、錫めっきは、１８３℃で溶融するから、これに合わせて、キュリー温度が１８３℃よりは低いセラミック材料を選定する。
【００４７】
電流により与えるエネルギーは、例えば、内部電極２０の付近のセラミック素体１０の温度をキュリー温度以上にするための電力（熱量又は熱エネルギー）を予め計算し、これに基づいて行うことが好ましい。例えば、フェライトの配向がそろい、マイナスのインダクタンス変化が生じる程度のエネルギーよりも大きく、内部電極２０が蒸発してフェライト中に拡散し断線する程度のエネルギーよりも小さい値にすることができる。
【００４８】
具体的には、直流の一定電流Ｉを流す場合、内部電極２０の抵抗要素をＲとし、電流を通電する時間をｔとし、マイナスのインダクタンス変化を生じる程度のエネルギーをＥ１とし、フェライト中に拡散して断線する程度のエネルギーをＥ２としたとき、
Ｅ１＜（Ｉ2・Ｒ・ｔ）＜Ｅ２
を満たすことが好ましい。
【００４９】
更に、電流の通電時間が短かくなるので、過剰な熱の蓄積により内部電極（インダクタ要素）２０が溶融するという不具合を回避し得るとともに、製造時間の短縮化を図り得る。例えば、炉などを用いて加熱する場合、炉の余熱時間だけでなく、セラミック電子部品全体を高温にするために、例えば、３０〜６０ｓｅｃを要していたのに対し、本発明では、その１／３０〜１／６０で済む。
【００５０】
本発明では、電流の通電時間をｔとしたとき、
１０ｍｓｅｃ≦  ｔ  ≦１ｓｅｃ
を満たすことが好ましく、
０．１ｓｅｃ≦  ｔ  ≦０．２ｓｅｃ
であることが更に好ましい。
【００５１】
次に、本発明に係る製造方法に適用されるセラミック電子部品の他の例について、図８〜図１２を参照して説明する。図８〜図１２は、何れも、ＬＣ複合型のセラミック電子部品を示している。これらの図において、図１〜図７に現れた構成部分と同一の部分については、同一の参照符号を付し、重複説明を省略する。また、基本的な作用効果については、図１〜図７に図示した実施例と重なるので、その重なる作用効果については説明を省略し，実施例に特有の作用効果を中心にして説明する。
【００５２】
図８〜図１０に示すセラミック電子部品は、セラミック素体１０と、内部電極２０と、外部電極４０とを含む。セラミック素体１０は、磁性体層１１０と、誘電体層１２０とを含む。内部電極２０は、インダクタ要素３１と、キャパシタ要素３３とを含む。
【００５３】
インダクタ要素３１は、磁性体層１１０に埋設されている。キャパシタ要素３３は、誘電体層１２０に埋設されている。インダクタ要素３１、及び、キャパシタ要素３３は、ＬＣ共振回路を構成している。
【００５４】
図示のセラミック電子部品について、図３と同様の電圧印加装置を用いて、その外部電極４０にパルス電流を供給する。これにより、インダクタンス特性を向上させ、延いては、ＬＣフィルタ全体の特性を向上させることができる。
【００５５】
図１１に示したセラミック電子部品は、インダクタ要素３１１〜３１４、及び、キャパシタ要素３３１〜３３４により、ＬＣフィルタが構成されている。図１２に示したセラミック電子部品は、インダクタ要素３１５、３１６、及び、キャパシタ要素３３５により、ＬＣフィルタが構成されている。
【００５６】
図示のセラミック電子部品に対して、その外部電極４０にパルス電流を供給することにより、インダクタンス特性を向上させ、延いては、ＬＣフィルタ全体の特性を向上させることができる。
【００５７】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る製造方法の実施に適用されるセラミック電子部品の正面図である。
【図２】図１に示したセラミック電子部品の断面図である。
【図３】本発明に係る製造方法に含まれる工程を説明するブロック図である。
【図４】熱処理後のセラミック電子部品を示す断面図である。
【図５】図４の部分拡大図である。
【図６】本発明の製造方法で得られたセラミック電子部品の特性図である。
【図７】比較例の製造方法で得られたセラミック電子部品の特性図である。
【図８】本発明に係る製造方法の別の実施例を説明する斜視図である。
【図９】図８の透視斜視図である。
【図１０】図８の別の透視斜視図である。
【図１１】本発明に係る製造方法に適用されるセラミック電子部品の回路図である。
【図１２】本発明に係る製造方法に適用されるセラミック電子部品の別の例を示す回路図である。
【符号の説明】
【００５９】
１０                  セラミック素体
２０                  内部電極
４０                  外部電極
４１                  電極層
４２                  めっき層
【図１】
2006352048.tif 000003
【図２】
2006352048.tif 000004
【図３】
2006352048.tif 000005
【図４】
2006352048.tif 000006
【図５】
2006352048.tif 000007
【図６】
2006352048.tif 000008
【図７】
2006352048.tif 000009
【図８】
2006352048.tif 000010
【図９】
2006352048.tif 000011
【図１０】
2006352048.tif 000012
【図１１】
2006352048.tif 000013
【図１２】
2006352048.tif 000014