(57)【要約】【課題】  従来の圧電発振回路では、高い周波数で発振させることが困難であった。【解決手段】  縦続接続された３段の反転増幅器Ａ１〜Ａ３を含む増幅部Ｇ１を有し、増幅部Ｇ１の入力端と出力端は、圧電振動子Ｘを介して接続されており、圧電振動子Ｘの一端と接地電位との間には第１の容量性リアクタンス素子Ｃｇが接続されており、圧電振動子Ｘの他端と接地電位との間には第２の容量性リアクタンス素子Ｃｄが接続されている圧電発振回路において、３段の反転増幅器Ａ１〜Ａ３のうち、最終段を除く反転増幅器Ａ１及びＡ２の出力端と接地電位との間に、それぞれインピーダンス素子Ｒ１１、Ｒ１２を接続する。【選択図】  図１
2006311185.tif 000002
【特許請求の範囲】
【請求項１】
縦続接続されたＮ段（Ｎは３以上の奇数）の反転増幅器を含む増幅部を有し、
前記増幅部の入力端と出力端は、少なくとも圧電振動子を含む共振回路網を介して接続されており、
前記共振回路網の一端と固定電位との間には第１の容量性リアクタンス素子が接続されており、
前記共振回路網の他端と固定電位との間には第２の容量性リアクタンス素子が接続されている圧電発振回路において、
前記Ｎ段の反転増幅器のうち、最終段を除く少なくとも１つの反転増幅器の出力端と固定電位との間に、それぞれインピーダンス素子が接続されていることを特徴とする圧電発振回路。
【請求項２】
前記インピーダンス素子は、抵抗器からなることを特徴とする請求項１記載の圧電発振回路。
【請求項３】
前記インピーダンス素子は、直列接続された抵抗器とコンデンサからなることを特徴とする請求項１記載の圧電発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子のような圧電振動子を用いて発振波形を得るための圧電発振回路に関する。
【背景技術】
【０００２】
図４は、従来の圧電発振回路の例の構成を示す。従来の圧電発振回路４は、図４に示されるように、下記の特許文献１（第３図）、特許文献２（第３図）、特許文献３（図２）、及び特許文献４（図６）に共通して記載されているコルピッツ型圧電発振回路と同様に、増幅部Ｇ４と、圧電振動子Ｘと、第１のコンデンサ（容量性リアクタンス素子）Ｃｇと、第２のコンデンサＣｄとを含む。
【０００３】
増幅部Ｇ４は、前段、中段、後段の順序に縦続接続されている反転増幅器Ａ１、Ａ２、Ａ３と、当該反転増幅器Ａ１、Ａ２、Ａ３の動作点を平衡させて所定のバイアス電圧を与えるべく前段の反転増幅器Ａ１の入力端と後段の反転増幅器Ａ３の出力端間に設けられている帰還抵抗器Ｒｆとを含む。これにより、当該増幅部Ｇ４の入力端での電圧の変化を当該増幅部Ｇ４の出力端での電流の変化に変換するトランスコンダクタンス回路として機能する。
【０００４】
反転増幅器Ａ１は、電源電位及び接地電位間に直列接続されたＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１を有する。同様に、反転増幅器Ａ２は、電源電位及び接地電位間に直列接続されたＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２を有し、反転増幅器Ａ３は、電源電位及び接地電位間に直列接続されたＰＭＯＳトランジスタＰ３及びＮＭＯＳトランジスタＮ３を有する。増幅部Ｇ４は、縦続接続された３段の反転増幅器Ａ１〜Ａ３により、１段の反転増幅器のみを有する増幅部と比較して、より大きな増幅度（ゲイン）をより少ない消費電力で得ることができる。
【０００５】
増幅部Ｇ４の入力端と出力端は、圧電振動子Ｘを介して接続されている。圧電振動子の各端子と接地電位の間には、それぞれ第１のコンデンサＣｇ及び第２のコンデンサＣｄが接続されている。
【０００６】
従来の圧電発振回路４は、図５に図示する小信号等価回路５で線形近似することができる。圧電振動子Ｘは、等価直列抵抗Ｒ１、等価直列容量Ｃ１、等価直列インダクタンスＬ１からなる直列共振部（本来的に機械成分）と、並列容量Ｃ０（本来的に電気成分）により等価的に表すことができる。一方、反転増幅器Ａ１、Ａ２、Ａ３は、それぞれ、トランスコンダクタンスｇｍ１、ｇｍ２、ｇｍ３を有する電圧制御電流源、出力抵抗Ｒｄｓ１、Ｒｄｓ２、Ｒｄｓ３（ＰＭＯＳトランジスタＰ１〜Ｐ３、ＮＭＯＳトランジスタＮ１〜Ｎ３のチャネル長変調効果に起因）、及び容量Ｃｄｓ１、Ｃｄｓ２で表わされる。ここで、容量Ｃｄｓ１は、反転増幅器Ａ１の出力容量と反転増幅器Ａ２の入力容量との和であり、容量Ｃｄｓ２は、反転増幅器Ａ２の出力容量及び反転増幅器Ａ３の入力容量との和である（反転増幅器Ａ１の入力容量は、第１のコンデンサＣｇに含まれ、また、反転増幅器Ａ３の出力容量は、第２のコンデンサＣｄに含まれるとして、図示を省略している）。
【０００７】
反転増幅器Ａ１の入力電圧をＶｇ、反転増幅器Ａ１の出力電圧をＶ１、反転増幅器Ａ２の出力電圧をＶ２と表記する。
【０００８】
図６は、図５に示した従来の圧電発振回路の小信号等価回路をさらに簡略表記した小信号等価回路の構成を示す。図５において、反転増幅器Ａ１の入力電圧Ｖｇから反転増幅器Ａ２の出力電圧Ｖ２に至る間のゲインをＧ、位相遅れをθと定義すると、図６に図示されるように、等価的にトランスコンダクタンスＧｍ・ｅ-jθを有する一つの電圧制御電流源で表わされる小信号等価回路に置き換えることができる。ここで、Ｇｍは、反転増幅器Ａ１、Ａ２、Ａ３により生じる増幅部Ｇ４全体のトランスコンダクタンスを表し、より具体的には、反転増幅器Ａ３単体のトランスコンダクタンスｇｍ３とゲインＧとの積である。
【０００９】
ここで、図６に基いて、発振動作の生起の可否を検討する。図６において、直列共振部（Ｒ１、Ｃ１、Ｌ１）を除いた電気系回路６について、その入出力端子間インピーダンスをＺｃとおくと、その抵抗成分Ｒｅ（Ｚｃ）は、（１）式のように表現される。
【００１０】
【数１】
2006311185.tif 000003
ここで、Ｃｔは、（２）式で表現される。
【００１１】
【数２】
2006311185.tif 000004
（１）式の右辺について、その分母は常に正であり、他方で、その分子は、０°≦θ＜９０°のときに限り負であることから、結果的に、０°≦θ＜９０°の範囲内に限り、抵抗成分Ｒｅ（Ｚｃ）は負であり、即ち、負性抵抗となる（ここで、回路の性質上、θ＜１８０°である。）。電気系回路６の抵抗成分Ｒｅ（Ｚｃ）が、直列共振部（Ｒ１、Ｃ１、Ｌ１）内の等価直列抵抗Ｒ１を打ち消すことにより、総抵抗成分が負になり、等価直列容量Ｃ１と等価直列インダクタンスＬ１による直列共振が生起し、発振動作が可能となる。
【００１２】
しかしながら、位相遅れθが９０°を超えると、抵抗成分Ｒｅ（Ｚｃ）は、負の値から正の値に転じ、即ち、負性抵抗が消滅する。これにより、上記と異なり、抵抗成分Ｒｅ（Ｚｃ）によって等価直列抵抗Ｒ１が打ち消されず、発振動作が不可能となる。即ち、図４に図示の従来の圧電発振回路４が発振するためには、位相遅れθが９０°を超えてはならないと結論付けられる。
【００１３】
図５に戻り、入力電圧Ｖｇから出力電圧Ｖ２に至る間の伝達関数Ｇ（ｓ）は、（３）式で表現される。
【００１４】
【数３】
2006311185.tif 000005
（３）式より、伝達関数Ｇ（ｓ）の位相φは、（４）式で表される。
【００１５】
【数４】
2006311185.tif 000006
位相遅れθが９０°に達するときの周波数（以下、「限界周波数」という。）は、上記の（４）式から導出される（５）式により与えられる。
【００１６】
【数５】
2006311185.tif 000007
図７は、従来の圧電発振回路の伝達関数Ｇ（ｓ）の位相特性を示す。（３）式に、典型的な値の一例として、Ｃｄｓ１＝Ｃｄｓ２＝１５０ｆＦ、Ｒｄｓ１＝Ｒｄｓ２＝２０ｋΩを代入すると、図７の位相特性を得ることができる。図７から明らかなように、周波数が５３ＭＨｚを上回ると、位相遅れθが９０°を超過する。即ち、限界周波数は５３ＭＨｚであり、それより高い周波数では、抵抗成分Ｒｅ（Ｚｃ）は正の値となり、発振動作は生起しない。
【００１７】
【特許文献１】特開昭５３−１５０４８号公報
【特許文献２】特開昭５４−６１４４７号公報
【特許文献３】特許第３２２９９００号公報
【特許文献４】特開２００４−２３１０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ここで、（５）式によれば、限界周波数ｆｃを高めるためには、Ｃｄｓ１、Ｃｄｓ２、Ｒｄｓ１、Ｒｄｓ２が小さい必要がある。しかしながら、Ｃｄｓ１、Ｃｄｓ２は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのサイズに比例して増加する値であり、Ｒｄｓ１、Ｒｄｓ２も、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのチャネル長が長いほど増加する値である。したがって、最先端の微細プロセスでＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを製造しない限り、限界周波数が低い値に制限されてしまうという問題があった。
【課題を解決するための手段】
【００１９】
本発明に係る圧電発振回路は、上記した課題を解決すべく、縦続接続されたＮ段（Ｎは３以上の奇数）の反転増幅器を含む増幅部を有し、前記増幅部の入力端と出力端は、少なくとも圧電振動子を含む共振回路網を介して接続されており、前記共振回路網の一端と固定電位との間には第１の容量性リアクタンス素子が接続されており、前記共振回路網の他端と固定電位との間には第２の容量性リアクタンス素子が接続されている圧電発振回路において、前記Ｎ段の反転増幅器のうち、最終段を除く少なくとも１つの反転増幅器の出力端と固定電位との間に、それぞれインピーダンス素子が接続されている。
【００２０】
本発明に係る圧電発振回路によれば、前記インピーダンス素子が、前記少なくとも１つの反転増幅器の出力端と固定電位との間に接続されており、即ち、前記１つの反転増幅器の出力抵抗と並列接続されていることから、当該出力抵抗の抵抗値を低減し、これにより、発振不可能となる限界周波数を従来に比して高くすることが可能となる。
【００２１】
上記した本発明に係る圧電発振回路では、前記インピーダンス素子は、抵抗器あるいは直列接続された抵抗器とコンデンサからなる。
【発明を実施するための最良の形態】
【００２２】
本発明に係る圧電発振回路の実施例について図面を参照して説明する。
【００２３】
図１は、実施例の圧電発振回路の構成を示す。圧電発振回路１は、図１に示されるように、従来知られたコルピッツ型圧電発振回路と同様に、圧電振動子Ｘと、増幅部Ｇ１と、第１のコンデンサＣｇ（第１の容量性リアクタンス素子Ｃｇ）と、第２のコンデンサＣｄ（第２の容量性リアクタンス素子Ｃｇ）とを含む。
【００２４】
圧電振動子Ｘは、例えば、従来知られた水晶振動子である。
【００２５】
増幅部Ｇ１は、その入力端が圧電振動子Ｘの一端に接続され、その出力端が圧電振動子Ｘの他端に接続されている。増幅部Ｇ１は、第１の反転増幅器Ａ１、第２の反転増幅器Ａ２、第３の反転増幅器Ａ３と、帰還抵抗器Ｒｆと、第１の抵抗器Ｒ１１、第２の抵抗器Ｒ１２とを有する。
【００２６】
第１、第２、第３の反転増幅器Ａ１、Ａ２、Ａ３は、縦続接続されており、それぞれ、前段、中段、後段に位置している。第１の反転増幅器Ａ１は、従来知られたように、電源電位Ｖｄｄ及び接地電位Ｖｓｓ間に直列接続されたＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１を有する。同様にして、第２の反転増幅器Ａ２は、電源電位Ｖｄｄ及び接地電位Ｖｓｓ間に直列接続されたＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２を有し、第３の反転増幅器Ａ３は、電源電位Ｖｄｄ及び接地電位Ｖｓｓ間に直列接続されたＰＭＯＳトランジスタＰ３およびＮＭＯＳトランジスタＮ３を有する。
【００２７】
帰還抵抗器Ｒｆは、第１の反転増幅器Ａ１の入力端及び第３の反転増幅器Ａ３の出力端間に設けられている。
【００２８】
第１の抵抗器Ｒ１１は、第１の反転増幅器Ａ１の出力端と接地電位Ｖｓｓとの間に接続されており、また、第２の抵抗器Ｒ１２は、第２の反転増幅器Ａ２の出力端と接地電位Ｖｓｓとの間に接続されている。
【００２９】
第１のコンデンサＣｇは、圧電振動子Ｘの一端及び接地電位Ｖｓｓ間に設けられており、第２のコンデンサＣｄは、圧電振動子Ｘの他端及び接地電位Ｖｓｓ間に設けられている。
【００３０】
「背景技術」欄で図５を参照して説明したように、第１の反転増幅器Ａ１及び第２の反転増幅器Ａ２では、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのチャネル長変調効果に起因する出力抵抗Ｒｄｓ１、Ｒｄｓ２が、その出力端及び接地電位Ｖｓｓ間に等価的に存在する。第１の抵抗器Ｒ１１は、出力抵抗Ｒｄｓ１と並列接続されていることになるから、出力抵抗Ｒｄｓ１の抵抗値は、実質的に低減されることになる。同様にして、第２の抵抗器Ｒ１２は、出力抵抗Ｒｄｓ２と並列接続されていることになることから、出力抵抗Ｒｄｓ２の抵抗値は、実質的に低減されることになる。（５）式に、元々の出力抵抗Ｒｄｓ１、Ｒｄｓ２を代入したときに得られる限界周波数ｆｃと、第１、第２の抵抗器Ｒ１１、Ｒ１２の追加により実質的に抵抗値が低減された出力抵抗Ｒｄｓ１、Ｒｄｓ２を代入するときに得られる限界周波数ｆｃとの比較から明らかなように、後者の限界周波数ｆｃは前者の限界周波数に比して高くなる。即ち、従来に比してより高い周波数で発振することが可能となる。
【００３１】
第１、第２の抵抗器Ｒ１１、Ｒ１２は、上記したように、両方を設けることに代えて、一方を設けることによっても、即ち、第１の抵抗器Ｒ１１又は第２の抵抗器Ｒ１２の一方のみを設けることによっても、上記したと同様に、限界周波数ｆｃを従来に比して高くすることができる。
【００３２】
第１、第２の抵抗器Ｒ１１、Ｒ１２は、第１、第２の反転増幅器Ａ１、Ａ２の出力端及び接地電位Ｖｓｓ間に接続することに代えて、第１、第２の反転増幅器Ａ１、Ａ２の出力端及び電源電位Ｖｄｄ間に接続することによっても、また、第１、第２の反転増幅器Ａ１、Ａ２の出力端及び他の固定電位（接地電位Ｖｓｓ及び電源電位Ｖｄｄ以外の固定電位）間に接続することによっても、上記したと同様な効果を得ることができる。
【００３３】
圧電振動子Ｘに、発振周波数を調整するためのコンデンサ又はコイル（図示せず）が直列接続されることがあっても、上記したと同様な効果を得ることが可能である。
【００３４】
《変形例》
図２は、変形例１の圧電発振回路の構成を示す。変形例１の圧電発振回路２の増幅部Ｇ２は、図１に図示した圧電発振回路１の増幅部Ｇ１に比較して、第３の抵抗器Ｒ２１及び第４の抵抗器Ｒ２２を更に有する。第３の抵抗器Ｒ２１は、第１の反転増幅器Ａ１の出力端及び電源電位Ｖｄｄ間に接続されており、第４の抵抗器Ｒ２２は、第２の反転増幅器Ａ２の出力端及び電源電位Ｖｄｄ間に接続されており、小信号等価回路に変換した場合には、第３の抵抗器Ｒ２１は、第１の抵抗器１１に並列接続され、また、第４の抵抗器Ｒ２２は、第２の抵抗器Ｒ１２に並列接続される。ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなる第１、第２、第３の反転増幅器Ａ１、Ａ２、Ａ３の出力レベルは、その直流動作点が電源電位Ｖｄｄ及び接地電位Ｖｓｓ間の中間電位になるように設計されており、前記した第３の抵抗器Ｒ２１及び第４の抵抗器Ｒ２２の追加により、当該直流動作点を前記中間電位に維持することが容易となる。
【００３５】
図３は、変形例２の圧電発振回路の構成を示す。変形例２の圧電発振回路３の増幅部Ｇ３は、図１に図示した圧電発振回路１の増幅部Ｇ１に比較して、第３のコンデンサＣ１１、第４のコンデンサＣ１２を更に有する。第３のコンデンサＣ１１は、第１の抵抗器Ｒ１１の一端及び接地電位Ｖｓｓ間に接続されており、第４のコンデンサＣ１２は、第２の抵抗器Ｒ１２の一端及び接地電位Ｖｓｓ間に接続されている。当該接続により、第３、第４のコンデンサＣ１１、Ｃ１２は、第１、第２の抵抗器Ｒ１１、Ｒ１２に流れる直流電流を遮断し、この結果、不要な電力が消費されることを回避することができる。
【００３６】
第３、第４のコンデンサＣ１１、Ｃ１２の各一端は、接地電位Ｖｓｓ間に接続することに代えて、電源電位Ｖｄｄ又は他の固定電位間に接続することによっても、上記したと同様な効果を得ることができる。
【図面の簡単な説明】
【００３７】
【図１】実施例の圧電発振回路の構成を示す図。
【図２】変形例１の圧電発振回路の構成を示す図。
【図３】変形例２の圧電発振回路の構成を示す図。
【図４】従来の圧電発振回路の例の構成を示す図。
【図５】従来の圧電発振回路の小信号等価回路の構成を示す図。
【図６】従来の圧電発振回路の簡略標記した小信号等価回路の構成を示す図。
【図７】従来の圧電発振回路の伝達関数の位相特性を示す図。
【符号の説明】
【００３８】
１  圧電発振回路    Ｘ  圧電振動子    Ｇ１  増幅部    Ｃｇ  第１のコンデンサ    Ｃｄ  第２のコンデンサ。
【図１】
2006311185.tif 000008
【図２】
2006311185.tif 000009
【図３】
2006311185.tif 000010
【図４】
2006311185.tif 000011
【図５】
2006311185.tif 000012
【図６】
2006311185.tif 000013
【図７】
2006311185.tif 000014