(57)【要約】【課題】  本発明は、３相電圧型インバータの２アーム変調制御において、制御回路の単位時間当りの演算量を低減し、低コストなインバータ制御装置を提供する。【解決手段】  ３相電圧型インバータを２アーム変調制御するＰＷＭ信号の生成過程において、各相の基準正弦波の絶対位相角が所定範囲にある場合には、半導体スイッチ素子のスイッチングを停止し、スイッチングを停止した相の電流指令値演算をスキップして、ソフトウェアで処理する演算量を従来のおよそ２／３に低減することを特徴とする３相電圧型インバータの制御方法。【選択図】  図１
2006166552.tif 000002
【特許請求の範囲】
【請求項１】
２アーム変調制御を行うフルブリッジ構成の３相電圧型インバータの制御方法であって、
各相の基準正弦波の絶対位相角が所定範囲内にあるかを判定する第１工程と、
前記絶対位相角が所定範囲内と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するＰＷＭ信号のＤｕｔｙ比を予め記憶した値に設定する第２工程と、
前記絶対位相角が所定範囲外と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するＰＷＭ信号のＤｕｔｙ比を演算により導出する第３工程と、
前述したＤｕｔｙ比をＰＷＭ変調器にセットする第４工程を
含むことを特徴とする３相電圧型インバータの制御方法。
【請求項２】
前述した第１工程における所定範囲には第１の所定範囲と第２の所定範囲があり、
前述した第２工程において
前述の絶対位相角が第１の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのＰＷＭ信号をＤｕｔｙ比１００%に設定し、ローサイドのスイッチ素子へのＰＷＭ信号をＤｕｔｙ比０%に設定する第１のＰＷＭ信号の設定を行い、
前述の絶対位相角が第２の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのＰＷＭ信号をＤｕｔｙ比０%に設定し、ローサイドのスイッチ素子のＰＷＭ信号をＤｕｔｙ比１００%に設定する第２のＰＷＭ信号の設定を行う
事を特徴とする請求項１記載の３相電圧型インバータの制御方法。
【請求項３】
前述した請求項２記載の３相電圧型インバータにおいて、
３相出力のうちの第１相に対して第１工程を行い、
第１相の基準正弦波の絶対位相角が前述の第１の所定範囲内にある時は、第１相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第１のＰＷＭ信号の設定を行った後に、第２相に対して前述した第１工程を行い、
第１相の絶対位相角が前述の第２の所定範囲内にある時は、第１相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第２のＰＷＭ信号の設定を行った後に、第２相に対して前述した第１工程を行い、
第１相の絶対位相角が前述の第１および第２の所定範囲外にある時は、第１相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第３工程を行った後に、第２相に対して前述した第１工程を行い、
第２相に対して前述した第１工程を行った結果が、
第２相の基準正弦波の絶対位相角が前述の第１の所定範囲内にある時は、第２相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第１のＰＷＭ信号の設定を行った後に、第３相に対して前述した第１工程を行い、
第２相の絶対位相角が前述の第２の所定範囲内にある時は、第２相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第２のＰＷＭ信号の設定を行った後に、第３相に対して前述した第１工程を行い、
第２相の絶対位相角が前述の第１および第２の所定範囲外にある時は、第２相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子に対して前述した第３工程を行った後に、第３相に対して前述した第１工程を行い、
第３相の基準正弦波の絶対位相角が前述の第１の所定範囲内にある時は、第３相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第１のＰＷＭ信号の設定を行い、
第３相の絶対位相角が前述の第２の所定範囲内にある時は、第３相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第２のＰＷＭ信号の設定を行った後に、第３相に対して前述した第１工程を行い、
第３相の絶対位相角が前述の第１および第２の所定範囲外にある時は、第３相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第３工程を行い、
第１相から第３相の結果に対して一括して第４工程を行うこと
を特徴とする請求項２記載の３相電圧型インバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調インバータの制御方法に関するものである。さらに詳しくは、インバータを制御するパルス幅変調（Pulse Width Modulation：PWM）信号のスイッチング・パターン生成に関するものである。
【背景技術】
【０００２】
３相インバータのＰＷＭ制御装置では、従来からスイッチングロスの低減を図ることのできる２アーム変調方式（または２相変調）が提唱されている。
【０００３】
この２アーム変調方式は、インバータ出力の１周期内のある期間は３相ブリッジ内の１アームのオン・オフ状態を固定しておき、残りの２アームのみを制御することで出力電流を制御する方式であり、例えば特許文献１に開示されている。
【０００４】
図２は、一般的な３相インバータの構成を示しており、１は直流電力を供給するインバータの入力端子、２はインバータによって電力変換された交流電力を交流負荷に出力する出力端子である。３は、入力平滑コンデンサ４、コイルＬ１〜Ｌ３、半導体スイッチ素子Ｑ１〜Ｑ６により構成される直流／交流変換回路である。Ｓ１〜Ｓ３は出力電流を検出する出力電流検出器である。６はインバータの出力電流の制御などを行う制御回路であり、近年マイクロコンピュータなどで構成される事が多い。
【０００５】
制御回路６として使用するマイクロコンピュータは、ＣＰＵ、メモリ、ＡＤ変換器、タイマ、Ｉ／Ｏポートなどの機能をワンチップに収めたものを使用し、インバータの電流制御の場合例えば図３に示すような構成で使用する。
【０００６】
１０はＵ相、Ｖ相、Ｗ相の基準正弦波やパラメータを記憶するメモリ、１１は出力電流検出器Ｓ１〜Ｓ３の検出信号をデジタル信号に変換するＡＤ変換器、１２はプログラムによって演算した値をＰＷＭ変調する三角波比較方式のＰＷＭ変調機能を有するタイマを示している。図４は上述したタイマ１２の動作を示す図である。図中の基本三角波はタイマ１２のカウントアップ及びカウントダウンにより生成している。タイマ１２へ入力される各種設定値は、一時的にタイマ１２に内蔵されるバッファレジスタに記憶されており、基本三角波の谷のタイミングでタイマの設定レジスタへ入力されて設定値として反映される。またタイマ１２には基本三角波の山のタイミングでＡＤ変換器１１を自動的に開始することができるものもあり、この機能を使用すればＡＤ変換器１１の入力端子に加わる信号をスイッチング毎にデジタルデータに変換することができる。従って上記タイマ１２を使用すれば、基本三角波の周期を専用の設定レジスタへ設定し、且つ基本三角波と比較する３つのデータを３つのバッファレジスタへスイッチング周期毎に設定するのみで、インバータの３相交流出力を作り出すための半導体スイッチ素子Ｑ１〜Ｑ６に入力する６つのＰＷＭ信号を簡単に生成することができる。
【０００７】
上述した構成における制御回路６の処理の流れを表すと、図５のようなフローチャートとなる。制御回路６では、メインルーチンにおいてインバータが起動可能かどうかの判定を行う。もしインバータの起動ができないと判断された場合には、インバータの起動が可能になるまで起動判定を繰り返して待機状態となる。起動判定において起動が可能であると判断された場合にはＰＷＭ信号のＤｕｔｙ比演算処理ルーチンに移行し、電流制御動作を連続的に行う。
【０００８】
Ｄｕｔｙ比演算処理ルーチンに移行すると、Ｕ相電流指令値の演算を行うために、負荷へ供給する出力電流の基準となるＵ相の基準正弦波をメモリ１０から生成する。そしてＡＤ変換器１１によってデジタル値に変換されたインバータ出力電流の瞬時電流検出値を読み込み、Ｕ相基準制正弦波のデータとＡＤ変換器１１の出力データとの偏差を比例積分してＵ相電流指令値を演算する。演算後、Ｕ相電流指令値はタイマ１２のバッファレジスタへ格納される。
【０００９】
Ｖ、Ｗ相においても同様の処理を順に行い、上述のタイマのバッファレジスタに演算結果を格納する。
【００１０】
その後、基本三角波の谷のタイミングで、バッファレジスタに設定したＵ相、Ｖ相、Ｗ相の電流指令値がタイマの設定レジスタに入力され、次のスイッチング周期における各相のＤｕｔｙ比の設定値として反映される。
【００１１】
タイマ１２に設定されたＤｕｔｙ比演算値はタイマ１２が生成する基本三角波と比較され、Ｄｕｔｙ比演算値の大きさに応じたＰＷＭ信号を生成する。このＰＷＭ信号に応じて半導体スイッチ素子Ｑ１〜Ｑ６をオン・オフ制御することにより出力電流をＵ相、Ｖ相、Ｗ相の各基準正弦波に追従した波形に制御する。つまり、上記演算により導出する電流指令値はインバータ出力電流を基本正弦波へ追従させるための補正量を表しており、半導体スイッチ素子のオン期間を制御している。
【００１２】
図６は２アーム変調制御時の各相の基準正弦波と基本三角波、ＰＷＭ信号を示している。
【００１３】
また、３相の基準正弦波は、各相の基準正弦波の絶対位相角が６０°〜１２０°、２４０°〜３００°の範囲で最大値に固定された形状の波形となっている。前記絶対位相角の期間内は常にＤｕｔｙ比演算値が基本三角波よりも大きいかもしくは小さくなる。従って、タイマから出力されるＰＷＭ信号は、上記範囲において１もしくは０に維持されるため、半導体スイッチ素子のオン・オフが所定範囲内で停止している。またインバータが出力する瞬時電流の総和は常に０になる事から、インバータ出力の２相分の電流制御を行うことでスイッチングを停止している相の電流を制御している。
【００１４】
なお、本発明における絶対位相角とは正弦波１周期を３６０°とした時、０から始まり正の領域にある間を０°〜１８０°、負の領域にある間を１８０°〜３６０°に割り付けた正弦波の所定位置を示す角度である。
【００１５】
また本従来技術では、半導体スイッチ素子のスイッチング停止範囲を６０°〜１２０°、２４０°〜３００°に設定することで、スイッチングを休止する相を常に最大電流が流れる相に移動し、半導体スイッチ素子のスイッチング損失を低減している。
【特許文献１】特開昭59−216476号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、以上のような制御系で瞬時電流追従制御を実現するためには、図５に示す３相分の電流指令値の演算とＡＤ変換を１スイッチング周期内に終える必要があるため、高速処理が可能なマイクロプロセッサを使用しなければならない。
【００１７】
また出力電流歪の低減および内部部品（コンデンサ・コイル）の小型化といった観点から、今後スイッチング周波数の増加が予想される。このようなスイッチング周波数の増加に伴って単位時間当りの演算量が増加し、さらに高速演算処理の可能なマイクロコンピュータが必要となる。高速演算処理の可能なマイクロコンピュータはコストが高く、消費電力が大きいことから、インバータの効率低下、温度上昇といった問題があり、特に小型・小容量の電力変換装置を作成する場合は不利な条件となる。
【課題を解決するための手段】
【００１８】
本発明は上記課題を解決するためになされたものであり、
２アーム変調制御を行うフルブリッジ構成の３相電圧型インバータの制御方法であって、
各相の基準正弦波の絶対位相角が所定範囲内にあるかを判定する第１工程と、
前記絶対位相角が所定範囲内と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するＰＷＭ信号のＤｕｔｙ比を予め記憶した値に設定する第２工程と、
前記絶対位相角が所定範囲外と判定されたときは前述した相に対応するフルブリッジを構成するスイッチ素子を制御するＰＷＭ信号のＤｕｔｙ比を演算により導出する第３工程と、
前述したＤｕｔｙ比をＰＷＭ変調器にセットする第４工程を
含むことを特徴とする。
【００１９】
また前述した第１工程における所定範囲には第１の所定範囲と第２の所定範囲があり、
前述した第２工程において
前述の絶対位相角が第１の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのＰＷＭ信号をＤｕｔｙ比１００%に設定し、ローサイドのスイッチ素子へのＰＷＭ信号をＤｕｔｙ比０%に設定する第１のＰＷＭ信号の設定を行い、
前述の絶対位相角が第２の所定範囲内である時は、前述した相に対応するフルブリッジを構成するハイサイドのスイッチ素子へのＰＷＭ信号をＤｕｔｙ比０%に設定し、ローサイドのスイッチ素子のＰＷＭ信号をＤｕｔｙ比１００%に設定する第２のＰＷＭ信号の設定を行う
事を特徴とする。
【００２０】
さらに前述した３相電圧型インバータにおいて、
３相出力のうちの第１相に対して第１工程を行い、
第１相の基準正弦波の絶対位相角が前述の第１の所定範囲内にある時は、第１相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第１のＰＷＭ信号の設定を行った後に、第２相に対して前述した第１工程を行い、
第１相の絶対位相角が前述の第２の所定範囲内にある時は、第１相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第２のＰＷＭ信号の設定を行った後に、第２相に対して前述した第１工程を行い、
第１相の絶対位相角が前述の第１および第２の所定範囲外にある時は、第１相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第３工程を行った後に、第２相に対して前述した第１工程を行い、
第２相に対して前述した第１工程を行った結果が、
第２相の基準正弦波の絶対位相角が前述の第１の所定範囲内にある時は、第２相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第１のＰＷＭ信号の設定を行った後に、第３相に対して前述した第１工程を行い、
第２相の絶対位相角が前述の第２の所定範囲内にある時は、第２相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第２のＰＷＭ信号の設定を行った後に、第３相に対して前述した第１工程を行い、
第２相の絶対位相角が前述の第１および第２の所定範囲外にある時は、第２相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子に対して前述した第３工程を行った後に、第３相に対して前述した第１工程を行い、
第３相の基準正弦波の絶対位相角が前述の第１の所定範囲内にある時は、第３相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第１のＰＷＭ信号の設定を行い、
第３相の絶対位相角が前述の第２の所定範囲内にある時は、第３相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子へ第２のＰＷＭ信号の設定を行った後に、第３相に対して前述した第１工程を行い、
第３相の絶対位相角が前述の第１および第２の所定範囲外にある時は、第３相に対応するフルブリッジを構成するハイサイドのスイッチ素子とローサイドのスイッチ素子からなるアームに対して前述した第３工程を行い、
第１相から第３相の結果に対して一括して第４工程を行うこと
を特徴とする。
【発明の効果】
【００２１】
本発明によれば、インバータを制御するＰＷＭ信号の生成過程において、３相のうち１相に関しては、Ｄｕｔｙ比の演算をスキップすることができるため、ソフトウェアで処理する演算量を従来のおよそ２／３に低減することができる。これにより低速マイコンの使用が可能となり、制御回路のコストパフォーマンスが向上する。
【発明を実施するための最良の形態】
【００２２】
以下に本発明の信号発生器の制御方法についての実施例を示すが、以下の実施例で本発明の内容が限定されるものではない。
【実施例１】
【００２３】
本例で使用される３相インバータの制御は、図１に示すフローに沿って進められる。
【００２４】
まずメインルーチン内のインバータの起動判定において、インバータの起動が許可されるとＰＷＭ制御のＤｕｔｙ比演算処理ルーチンに移る。
【００２５】
そしてU相の基準正弦波の絶対位相角が６０°〜１２０°もしくは２４０°〜３００°の範囲内であるかを判定する第１工程を行う。もしＵ相基準正弦波の絶対位相角が第１の所定範囲に相当する６０°〜１２０°の範囲内であれば、Ｕ相のハイサイドスイッチ素子へのＰＷＭ信号がＤｕｔｙ１００%となる値をタイマに設定し、もしＵ相基準正弦波の絶対位相角が第２の所定範囲に相当する２４０°〜３００°の範囲内であれば、Ｕ相のハイサイドスイッチ素子へのＰＷＭ信号がＤｕｔｙ０%となる値をタイマに設定する。一方、Ｕ相基準正弦波の第１工程の結果、Ｕ相基準正弦波の絶対位相角が上記範囲外（６０°〜１２０°、２４０°〜３００°の範囲外）と判定されると、Ｕ相電流指令値を演算する第３工程を行い、前記演算結果をＵ相電流指令値としてタイマに設定する。
Ｖ、Ｗ相に対しても上記と同様の処理を行い、Ｕ、Ｖ、Ｗの３相の出力電流指令値をタイマに設定する。
【００２６】
以上の処理をスイッチング毎に行い、インバータの出力電流を各相の基準正弦波に追従した電流となるように制御する。
【００２７】
こうすれば、所定範囲内として決定した絶対位相角の範囲において、スイッチ素子のスイッチングを休止し、ＰＷＭ信号のＤｕｔｙ演算処理をスキップすることができる。その結果、単位時間に処理すべき演算量を従来のおよそ２／３に低減できる。
【実施例２】
【００２８】
本例では、ＰＷＭ信号のＤｕｔｙ値演算結果の設定方法以外は、全て実施例１と同様にして３相インバータの制御が行われる。
【００２９】
本例では、図１の処理ルーチン内におけるＰＷＭ信号のＤｕｔｙ比演算工程は実施例１と同様の処理をＵ相、Ｖ相、Ｗ相の順で行い、全ての相の電流指令値演算を終えた後に、タイマの設定レジスタへ一括して入力する。演算により得られたデータは、全ての相の演算が終了するまで、タイマに内蔵されるバッファレジスタに一時的に記憶されており、基本三角波の谷のタイミングでタイマの設定レジスタに一括して入力する。従って、タイマのカウント中にタイマの設定レジスタの値が書きかわる事がない。つまり、タイマの設定レジスタは常に基本三角波の谷のタイミングでパラメータを変更することになる。その結果、仮にＡＤ変換が遅いためにタイマへの設定がＰＷＭ信号の発生タイミング（基本三角波の谷のタイミング）を過ぎていたとしても、それがＰＷＭ信号に悪影響（パルス抜け）を与える事がないといったメリットがある。
【図面の簡単な説明】
【００３０】
【図１】本発明の第一の実施形態で説明するインバータの制御方法の説明図。
【図２】３相インバータのブロック回路図。
【図３】制御回路のブロック回路図。
【図４】三角波比較方式のPWM変調機能を有するタイマの波形生成原理。
【図５】従来の制御フローチャート。
【図６】２アーム変調制御の３相PWM駆動波形の例。
【符号の説明】
【００３１】
１  入力端子
２  出力端子
３  直流／交流変換回路
４  入力平滑コンデンサ
５  ゲート駆動回路
６  制御回路
１０  不揮発性メモリ（ROM）
１１  ＡＤ変換器
１２  三角波比較方式のＰＷＭ変調機能を有するタイマ
Ｑ１〜Ｑ６  半導体スイッチ素子
Ｌ１〜Ｌ３  コイル
【図１】
2006166552.tif 000003
【図２】
2006166552.tif 000004
【図３】
2006166552.tif 000005
【図４】
2006166552.tif 000006
【図５】
2006166552.tif 000007
【図６】
2006166552.tif 000008