(57)【要約】【課題】  サージを抑制した電力用半導体装置を提供する。【解決手段】  電力用半導体装置において、直列に接続される１対の高圧側および低圧側の電力用スイッチング半導体素子と、各電力用スイッチング半導体素子に逆接続されたフライホイールダイオードと、電力用スイッチング半導体素子ごとに配置され、入力信号に基づいて当該電力用スイッチング半導体素子のゲートに駆動信号を供給するゲート駆動回路とを備え、さらに、サージの影響を抑制するため、たとえば、低圧側のゲート駆動回路とそのゲート駆動回路に電源電圧を供給する制御電源回路との間にダイオードを挿入する。または、ゲート駆動回路と、入力信号を供給するための入力端子との間にダイオードを挿入する。【選択図】図１
2006166691.tif 000002
【特許請求の範囲】
【請求項１】
高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との直列回路で構成され、該直列回路の両端に直流電圧源が接続可能に、かつ、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との接続点から出力電圧が供給可能な電力用スイッチング半導体素子、
前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子個々に逆並列されたフライホイールダイオード、
前記高圧側電力用スイッチング半導体素子のゲートに接続された高圧側駆動回路、
前記低圧側電力用スイッチング半導体素子のゲートに接続された低圧側駆動回路、
前記低圧側駆動回路に電源電圧を供給する制御電源回路、及び
前記低圧側駆動回路と前記制御電源回路との間に順方向に接続されたダイオード
を備えた電力用半導体装置。
【請求項２】
高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との直列回路で構成され、該直列回路の両端に直流電圧源が接続可能に、かつ、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との接続点から出力電圧が供給可能な電力用スイッチング半導体素子、
前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子個々に逆並列されたフライホイールダイオード、
前記高圧側電力用スイッチング半導体素子のゲートに接続された高圧側駆動回路、
前記低圧側電力用スイッチング半導体素子のゲートに接続された低圧側駆動回路、
前記低圧側駆動回路に電源電圧を供給する制御電源回路、及び
前記低圧側駆動回路の入力信号に対し順方向に接続されたダイオード
を備えた電力用半導体装置。
【請求項３】
高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との直列回路で構成され、該直列回路の両端に直流電圧源が接続可能に、かつ、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との接続点から出力電圧が供給可能な電力用スイッチング半導体素子、
前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子個々に逆並列されたフライホイールダイオード、
前記高圧側電力用スイッチング半導体素子のゲートに接続された高圧側駆動回路、
前記低圧側電力用スイッチング半導体素子のゲートに接続された低圧側駆動回路、
前記低圧側駆動回路に入力信号を供給するフォトカプラ、及び
前記低圧側駆動回路と前記フォトカプラの出力端子との間に順方向に接続されたダイオード
を備えた電力用半導体装置。
【請求項４】
さらに、コンデンサおよび抵抗が、前記ダイオードと前記低圧側駆動回路の入力端子との間の接続点から並列に接地される、請求項３に記載された半導体装置。
【請求項５】
前記ダイオードの耐圧は、前記高圧側電力用スイッチング半導体素子と前記低圧側電力用スイッチング半導体素子との直列回路に入力される直流電圧より大きく設定されていることを特徴とする、請求項１〜４のいずれかに記載の電力用半導体装置。
【請求項６】
さらに、前記直流電圧源の低レベル側と前記低圧側電力用スイッチング半導体素子との間に接続される電流検出抵抗を備えることを特徴とする、請求項１〜５のいずれかに記載の電力用半導体装置。
【請求項７】
さらに、前記高圧側電力用スイッチング半導体素子と前記低圧側電力用スイッチング半導体素子との直列回路に接続される前記直流電源を備えることを特徴とする、請求項１〜６のいずれかに記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体装置、特に、電力用半導体装置から発生するサージの抑制に関する。
【背景技術】
【０００２】
電力用半導体素子を用いた電力用半導体装置は広く普及している。パワーモジュールは、複数の電力用半導体素子（MOSFET、IGBTなど）をその周辺回路とともに１つのパッケージに組み込んだものである。高集積化により小型化され、配線が容易になるなどの長所があり、多くの用途で使用されている。
【０００３】
電力用半導体装置において、サージによる悪影響を防止する必要がある。たとえば、特開平７−２９７６９５号公報に記載されたインバータ回路においては、電力用半導体素子を駆動する駆動回路はその過熱を防止する過熱保護回路を含むが、過熱保護回路はフライホイールダイオードの逆回復時に発生する急峻な電流変化により誤動作をすることがある。制御用回路は、過電流や短絡電流が発生した場合にアラーム信号を出力する共通出力端子を備えるが、ショットキーダイオードを下側アーム用の制御用回路の共通出力端子と電源端子Vccとの間に接続することにより、制御用ＩＣ基板内に逆向きの電流が流れるのを防いで、過熱保護回路の誤動作を防止する。または、コンデンサを制御用回路の共通出力端子とグランド端子ＧＮＤとの間に接続して、制御用ＩＣ基板内の基準電圧の変動を防止する。
【特許文献１】特開平７−２９７６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電力用半導体装置を使用するとき、その内部で発生するサージにより、電力用半導体素子を制御する周辺回路（ゲート駆動回路、フォトカプラなど）や、ゲート駆動回路へ信号を供給する外部の信号発生回路（マイコンなど）が破壊されることがある。しかし、特開平７−２９７６９５号公報に記載されたインバータ回路は、サージ電圧とサージ電流をブロックし、接続される周辺機器への影響を皆無とするものではない。このインバータ回路では、周辺機器へサージ電圧が印加されたりサージ電流が流れたりすることにより周辺機器の破損を生じるおそれがあり、また、電気的ロスが増大する。
【０００５】
この発明の目的は、内部で発生するサージによる周辺回路の破壊を抑制した電力用半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る第１の電力用半導体装置は、高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との直列回路で構成され、該直列回路の両端に直流電圧源が接続可能に、かつ、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との接続点から出力電圧が供給可能な電力用スイッチング半導体素子、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子個々に逆並列されたフライホイールダイオード、前記高圧側電力用スイッチング半導体素子のゲートに接続された高圧側駆動回路、前記低圧側電力用スイッチング半導体素子のゲートに接続された低圧側駆動回路、前記低圧側駆動回路に電源電圧を供給する制御電源回路、及び、前記低圧側駆動回路と前記制御電源回路との間に順方向に接続されたダイオードを備える。
【０００７】
本発明に係る第２の電力用半導体装置は、高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との直列回路で構成され、該直列回路の両端に直流電圧源が接続可能に、かつ、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との接続点から出力電圧が供給可能な電力用スイッチング半導体素子、  前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子個々に逆並列されたフライホイールダイオード、前記高圧側電力用スイッチング半導体素子のゲートに接続された高圧側駆動回路、前記低圧側電力用スイッチング半導体素子のゲートに接続された低圧側駆動回路、前記低圧側駆動回路に電源電圧を供給する制御電源回路、及び、前記低圧側駆動回路の入力信号に対し順方向に接続されたダイオードを備える。
【０００８】
本発明に係る第３の電力用半導体装置は、高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との直列回路で構成され、該直列回路の両端に直流電圧源が接続可能に、かつ、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子との接続点から出力電圧が供給可能な電力用スイッチング半導体素子、前記高圧側電力用スイッチング半導体素子と低圧側電力用スイッチング半導体素子個々に逆並列されたフライホイールダイオード、前記高圧側電力用スイッチング半導体素子のゲートに接続された高圧側駆動回路、前記低圧側電力用スイッチング半導体素子のゲートに接続された低圧側駆動回路、前記低圧側駆動回路に入力信号を供給するフォトカプラ、及び、前記低圧側駆動回路と前記フォトカプラの出力端子との間に順方向に接続されたダイオードを備える。好ましくは、さらに、コンデンサおよび抵抗が、前記ダイオードと前記低圧側駆動回路の入力端子との間の接続点から並列に接地される。
【０００９】
前記の第１から第３のいずれかの電力用半導体装置において、前記ダイオードの耐圧は、前記高圧側電力用スイッチング半導体素子と前記低圧側電力用スイッチング半導体素子との直列回路に入力される直流電圧より大きく設定されている。
【００１０】
前記の第１から第３のいずれかの電力用半導体装置は、好ましくは、さらに、前記直流電圧源の低レベル側と前記低圧側電力用スイッチング半導体素子との間に接続される電流検出抵抗を備える。
【００１１】
前記の第１から第３のいずれかの電力用半導体装置は、たとえば、さらに、前記高圧側電力用スイッチング半導体素子と前記低圧側電力用スイッチング半導体素子との直列回路に接続される前記直流電源を備える。
【発明の効果】
【００１２】
電力用半導体装置が内部で発生するサージ電圧とサージ電流を抑制して周辺機器に伝達しないので、電力用半導体装置の周辺回路や、それに接続される外部回路の破壊を防止できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を添付の図面を参照して説明する。なお、図面において、同じ参照記号は同一または同等のものを示す。
【００１４】
実施の形態１．
図１は、第１の実施の形態の３相モーター駆動回路を示す。パワースイッチング半導体素子（以下ではパワーチップという）２２，２４を含むパワーモジュール１０は、直流電源に並列に接続され、パワーチップ２２，２４に直流電源から直流電圧が供給される。直流電源はたとえばダイオードブリッジ整流回路１２と平滑コンデンサ１４とからなる。マイコン（ＤＳＰなどの場合を含む）２０は、パワーチップのための制御信号を発生してパワーモジュール１０に供給する。パワーモジュール１０は制御信号に応じて３相交流を発生して、Ｌ性負荷のモーター１８を駆動する。
【００１５】
パワーモジュール１０内では、３対の、それぞれ直列に接続されたパワーチップ２２，２４からなる直列回路が、平滑コンデンサ１４の高レベル側と低レベル側に接続される。パワーチップ２２、２４は、たとえば、パワーＭＯＳＦＥＴやＩＧＢＴである。各パワーチップ２２，２４には、フライホイールダイオード２６が逆並列に接続される。直流電源からの直流の高レベル側に接続される３個のパワーチップ２２とフライホイールダイオード２６は上側アームを構成し、その低レベル側に接続される３個のパワーチップ２４とフライホイールダイオード２６は下側アームを構成する。上側アームと下側アームのパワーチップ２２，２４の間の接続点は、３相モーター１８への出力端子Ｕ、ＶまたはＷとなる。パワーチップ２２，２４のゲートごとに設けられるゲート駆動回路（単に駆動回路ともいう。この例ではゲート駆動ＩＣ２８、３０である）には、マイコン２０からの制御信号が供給され、ゲート駆動ＩＣ２８、３０は、制御信号を基に、対応するパワーチップ２２、２４のゲートにゲート信号を供給する。パワーチップ２２、２４は、ゲート信号に応じてスイッチング動作をする。ゲート駆動ＩＣ２８はＨＶＩＣ、ゲート駆動ＩＣ３０はＬＶＩＣなどとも称されており、パワースイッチング素子のための公知のゲート駆動回路が使用できる。（中央及び右側の各対のパワーチップのゲートに接続されるゲート駆動ＩＣ２８，３０については、同様に接続されるので、図示を省略している。）なお、直流電源からの直流の低レベル側と下側アームとの間に電流検出抵抗１６が配置され、下側アームを流れる過電流を電圧降下により検出する。（なお、ゲート駆動ＩＣ２８，３０は、より一般的には、電流検出抵抗１６での降下電圧を基にした過電流保護機能をも含む制御回路であるが、過電流保護機能の説明を省略する。）マイコン２０、各ゲート駆動ＩＣ２８、３０および電流検出抵抗１６のブリッジ１２側は、共通に接地されている。また、パワーモジュール１０の外部の制御電源回路３４から、ゲート駆動ＩＣ２８、３０には、たとえば１５Ｖの電源電圧が供給され、マイコン２０には、たとえば５Ｖの電源電圧が供給される。なお、図１の例では、３相交流を整流してパワーモジュール１０に供給しているが、２相交流を整流して供給してもよい。
【００１６】
ここで、下側アーム用のゲート駆動ＩＣ３０の電源端子は、高耐圧ダイオード３２を介してゲート駆動ＩＣ３０の制御電源３４に接続される。ゲート駆動ＩＣ３０と制御電源３４との間に順方向に接続された高耐圧ダイオード３２を設ける理由は以下のとおりである。下アームのパワーチップ２４のターンオフ時にフリーホイールダイオード２６の逆回復時に発生する急峻な電流変化により下アームのパワーチップ２４がエミッタオープン破壊した場合、電流検出抵抗１６がオープンとなった場合などにおいて、パワーモジュール内の配線にサージ電圧とサージ電流が発生する。このサージ電圧とサージ電流のため、パワーチップ２４を駆動するゲート駆動ＩＣ３０に高電圧が印加され、さらに、ゲート駆動ＩＣ３０の制御電源回路３４やマイコン２０側にも高電圧が印加されて、制御電源回路３４やマイコン２０が破壊されることがある。そこで、これを防止するために、ゲート駆動ＩＣ３０とその制御電源ラインの間に、制御電源回路３４に向かって電流が流れないように高耐圧ダイオード３２を挿入して、制御電源回路３４やマイコン２０の破壊を防止する。高耐圧のダイオード３２を挿入するので、パワーモジュール配線内に発生するサージ電圧とサージ電流がブロックされ、接続される周辺機器への影響を減少できる。
【００１７】
このように、ダイオード３２は、直流電源から入力される高電圧が駆動ＩＣ３０の制御電源回路３４やマイコン２０側に印加されるのを防止するために用いるので、ダイオード３２の耐圧は、パワーモジュールの入力側に接続される直流電源が印加する電圧より大きく設定される。したがって、たとえば、平滑コンデンサ１４の耐圧と同程度、たとえば６００Ｖ、に設定される。なお、この耐圧の考え方は、以下に説明する他の実施の形態でも同じである。
【００１８】
以上の記述においては、下側アームの構成（パワーチップ２４，ゲート駆動ＩＣ３０）に関連して説明を行ったが、上側アームのパワーチップ２２に関しても同様に周辺回路の破壊を起こすことがある。すなわち、パワーモジュール内の配線にサージ電圧とサージ電流が発生することで、パワーチップ２２を駆動するゲート駆動ＩＣ２８にも高電圧が印加される場合がある。しかし、上側アーム用のゲート駆動ＩＣ２８は、その構成上、高耐圧回路部を内部に備えているために、下側アーム用のゲート駆動ＩＣ３０に比べ、制御電源回路３４やマイコン２０側などの周辺機器に高電圧が印加されにくくなっているといえる。ただ、パワーモジュール１０に接続される周辺機器への影響をほぼ皆無なものとするためには、ゲード駆動ＩＣ３０と同様に、ゲート駆動ＩＣ２８の電源端子も、高耐圧ダイオード３２を介して制御電源回路３４に接続されるようにし、制御電源回路３４に向かっては電流が流れないようにすることが望ましい。
【００１９】
また、その場合、ゲート駆動ＩＣ２８と３０の電源端子に個々に高耐圧ダイオード３２を接続する必要はない。ゲート駆動ＩＣ２８と３０の電源端子からの配線を互いに接続することで電源端子を共有化し、この共有化された電源端子と制御電源回路３４の間に高耐圧ダイオード３２を備えるようにしてもよい（図５参照）。また、高耐圧ダイオード３２は、パワーモジュールの内部と外部のいずれに設けてもよい。
【００２０】
実施の形態２．
図２は、第２の実施の形態の３相モーター駆動回路を示す。この３相モーター駆動回路において、図１に示す回路と異なるのは、ゲート駆動ＩＣ３０とその制御電源回路３４との間に高耐圧のダイオード３２を挿入する代わりに、マイコン２０から駆動ＩＣ３０への制御信号入力ラインに、高耐圧のダイオード３６を挿入することである。駆動ＩＣ３０の入力信号に対し順方向に接続されたダイオード３６を設けることにより、マイコン２０の方に電流が流れなくなるので、パワーモジュール配線内に発生するサージ電圧とサージ電流がマイコン２０側に入るのをブロックし、マイコン２０や、ゲート駆動ＩＣ３０の制御電源回路の破壊を防止する。
【００２１】
さらには、マイコン２０からゲート駆動ＩＣ３０への制御信号入力ライン側のみならず、ゲート駆動ＩＣ２８への制御信号入力ライン側にも、同様に高耐圧のダイオード３６を挿入することが望ましい（図５参照）。これによってパワーモジュール１０内に発生するサージ電圧とサージ電流による周辺機器への影響（制御電源回路やマイコンの破壊）をほぼ皆無なものとすることができる。なお、高耐圧ダイオード３６は、パワーモジュール１０の内部と外部のいずれに設けてもよい。
【００２２】
なお、本発明の各実施の形態におけるゲート駆動ＩＣ２８，３０の制御信号入力ラインは、そのＩＣ内部で抵抗を介して接地（プルダウン）されているものとするが、本発明は、必ずしもこれに限定されるものではない。
【００２３】
実施の形態３．
図３は、第３の実施の形態の３相モーター駆動回路を示す。図１に示す回路と異なるのは、フォトカプラ３８を用いて、マイコン２０側とパワーチップ２２、２４を直流的に絶縁することである。マイコン２０の信号は、フォトカプラ３８の発光素子（ダイオード）４０側に接続され、フォトカプラ３８の受光素子（ダイオード）４４は、制御電源回路３４とトランジスタ４２のベースとの間に逆接続され、トランジスタ４２のコレクタはゲート駆動ＩＣ３０とプルアップ抵抗４５に接続される。トランジスタ４２のエミッタはパワーモジュール１０と共通に接地される。図１に示す回路と異なり、ゲート駆動ＩＣ３０とその制御電源回路３４との間に高耐圧のダイオード３２を挿入していない。
【００２４】
この３相モーター駆動回路において、下アームのパワーチップ２４がエミッタオープン破壊した場合、または、電流検出抵抗１６がオープンとなった場合、パワーチップ２４を駆動するゲート駆動ＩＣ３０に高電圧が印加され、フォトカプラ３８にも同様に高電圧が印加されて、フォトカプラ３８が破壊されることがある。これを抑制するために、フォトカプラ３８の入力信号ラインの方に電流が流れないように高耐圧のダイオード４６を挿入する。ゲート駆動ＩＣ３０とフォトカプラ３８の出力端子との間に順方向に接続されたダイオード４６を設けることにより、フォトカプラ３８の方に電流が流れなくなり、フォトカプラ３８の破壊を防止できる。
【００２５】
さらには、ゲート駆動ＩＣ３０とフォトカプラ３８の出力端子との間だけでなく、ゲート駆動ＩＣ２８とフォトカプラ３８の出力端子の間にも、同様に高耐圧のダイオード４６を挿入することが望ましい。これによってパワーモジュール１０内に発生するサージ電圧とサージ電流による周辺機器への影響（フォトカプラの破壊など）をほぼ皆無なものとすることができる。
【００２６】
実施の形態４．
図４に示す３相モーター駆動回路においては、図３に示す回路と同様にフォトカプラ３８の入力信号ラインに高耐圧のダイオード４６を挿入してフォトカプラ３８の破壊を防止するとともに、さらに、コンデンサ４８と抵抗５０と、ダイオード４６とゲート駆動ＩＣ３０の間とグランドとの間に並列に接続する。コンデンサ４８は入力フィルタを構成する。
【００２７】
ゲート駆動ＩＣ３０の信号入力側にコンデンサ４８を挿入したことで、フォトカプラ３８の受光側トランジスタがＬレベルとなった場合、ダイオード４６があるために、コンデンサ４８の放電が、ゲート駆動ＩＣ３０内の比較的高い値を有するプルダウン抵抗を介して行われることになり、ゲート駆動ＩＣ３０の入力信号がＬレベルとなるまでには応答の遅延が生じる。そこで、コンデンサ４８と並列に抵抗５０を挿入することで遅延時間を短くする。コンデンサ４８と抵抗５０による応答の時定数は所望の応答時間に対応して決めればよい。
【００２８】
実施の形態５．
その他の実施の形態として、実施の形態１と、実施の形態２乃至４のいずれかを組み合わせることは有効であり、これら組み合わされた回路を使用することにより、パワーモジュール１０内に発生するサージ電圧とサージ電流による周辺回路への影響を皆無なものとすることができる。
【００２９】
たとえば、図５に、実施の形態１と２を組み合わせてなる３相モーター駆動回路を示す。この回路では、電源制御回路３４との間の高耐圧ダイオード３２や入力信号に対して接続される高耐圧ダイオード３６を用いている。なお、この図では、高耐圧ダイオード３２，３６を、図１と図２で表された駆動回路のごとく下側アーム用のゲート駆動ＩＣ３０にのみ適応させて設けるようにしたものではなく、上側アーム用のゲート駆動ＩＣ２８にも適応させて設けたものとなっており、詳細は各実施の形態で説明しているとおりである。ここで、１つの高耐圧ダイオード３２を、低電圧側駆動回路３０と高電圧側駆動回路２８の両方に共通に接続している。また、図示しないが、たとえば、実施の形態１と３を組み合わせて、図３に示したフォトカプラを用いる３相モーター駆動回路において、高耐圧ダイオード３２に加えて高耐圧ダイオード４６を組み合わせてもよい。
【００３０】
なお、上述の各実施の形態では主にパワーモジュールについて説明したが、パワーモジュールに含まれる回路素子と直流電源１２，１４を一体化した半導体電流装置を提供してもよい。これにより、配線が容易で、応用装置の組立が容易になるなどの特長がある。
【図面の簡単な説明】
【００３１】
【図１】実施の形態１の駆動回路図
【図２】実施の形態２の駆動回路図
【図３】実施の形態３の駆動回路図
【図４】実施の形態４の駆動回路図
【図５】実施の形態１と２を組み合わせてなる駆動回路図
【符号の説明】
【００３２】
２２、２４  高圧側及び低圧側電力用半導体スイッチング素子、    ２６  ＦＷダイオード、    ２８，３０  駆動回路（ゲート駆動ＩＣ）、    ３２、３６  高耐圧ダイオード、    ３８  フォトカプラ、    ４６  高耐圧ダイオード、    ４８  コンデンサ、    ５０  抵抗。
【図１】
2006166691.tif 000003
【図２】
2006166691.tif 000004
【図３】
2006166691.tif 000005
【図４】
2006166691.tif 000006
【図５】
2006166691.tif 000007