(57)【要約】【課題】  トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する。【解決手段】  半導体層の表面に、側壁にイオン注入領域を形成するトレンチ部をエッチングする位置に幅広なトレンチエッチング用開口を有し、側壁にイオン注入領域を形成しないトレンチ部をエッチングする位置に幅狭なトレンチエッチング用開口を有するとともに、側壁にイオン注入領域を形成しないトレンチ部であって第１方向に伸びる第１トレンチ部とそれに交差する第２方向に伸びる第２トレンチ部が交差する位置を覆う関係にパターンニングされたマスク膜を形成する工程と、マスク膜の開口から異方性エッチングして半導体層に初期トレンチを形成する工程と、マスク膜の厚みによって、幅狭な初期トレンチ部では側壁が遮蔽され、幅広な初期トレンチ部では側壁が露出する角度からイオンを注入する工程を備えている製造方法。【選択図】  図６
2006269964.tif 000002
【特許請求の範囲】
【請求項１】
トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する方法であり、
半導体層の表面に、側壁にイオン注入領域を形成するトレンチ部をエッチングする位置に幅広なトレンチエッチング用開口を有し、側壁にイオン注入領域を形成しないトレンチ部をエッチングする位置に幅狭なトレンチエッチング用開口を有するとともに、側壁にイオン注入領域を形成しないトレンチ部であって第１方向に伸びる第１トレンチ部とそれに交差する第２方向に伸びる第２トレンチ部が交差する位置を覆う関係にパターンニングされており、後で実施する異方性エッチングを阻止するとともに、後で注入されるイオンを遮蔽するマスク膜を形成する工程と、
マスク膜越しに半導体層を異方性エッチングし、半導体層の表面に初期トレンチを形成する工程と、
マスク膜の厚みによって、幅広な初期トレンチ部の側壁は露出し、幅狭な初期トレンチ部の側壁は遮蔽される角度からイオンを注入する工程と、
初期トレンチを画定する側壁をエッチングすることによって、前記第１トレンチ部と前記第２トレンチ部を連結する工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項２】
半導体層の表面に立てた法線とイオン注入方向の成す角をθとし、イオン注入方向を半導体層の表面に正射影した射影線と幅広な初期トレンチ部の長手方向の成す角をφとし、前記射影線と幅狭な第１初期トレンチ部の長手方向の成す角をφ１とし、前記射影線と幅狭な第２初期トレンチ部の長手方向の成す角をφ２とし、初期トレンチの深さをＤtrenchとし、マスク膜の厚みをＴmaskとし、幅広な初期トレンチ部の幅をＷwideとし、幅狭な第１初期トレンチ部の幅をＷ１narrowとし、幅狭な第２初期トレンチ部の幅をＷ２narrowとしたときに、
Ｗwide/cos(90°−φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗ１narrow/cos(90°−φ１)＜Ｔmask/tan(90°−θ)
Ｗ２narrow/cos(90°−φ２)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることを特徴とする請求項１の製造方法。
【請求項３】
幅広なトレンチエッチング用開口の内部に、他から独立した部分マスク膜が分散して配置されており、分散して配置されている部分マスク膜間の開口がイオン注入方向に伸びていることを特徴とする請求項１又は２の製造方法。
【請求項４】
分散して配置されている部分マスク膜間のトレンチエッチング用開口の幅が、幅狭なトレンチエッチング用開口の幅以下であることを特徴とする請求項３の製造方法。
【請求項５】
半導体層に形成されているトレンチを画定する側壁に、イオン注入領域が形成されているトレンチ部とイオン注入領域が形成されていないトレンチ部が混在する半導体装置であり、
イオン注入領域が形成されている幅広なトレンチ部内には半導体の壁が分散配置されており、イオン注入領域が形成されていない幅狭なトレンチ部内には半導体の壁が配置されていないことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置とその製造方法に関する。
【背景技術】
【０００２】
例えば、高電圧電力をスイッチングするスイッチング素子が形成されている高電位回路領域と、そのスイッチング素子のオン／オフを切換えるために低電位で作動する制御回路が形成されている低電位回路領域と、両者間を接続する回路が形成されている媒介回路領域を、一つの半導体層に作り込んだレベルシフト回路が知られている。この場合、高電位回路領域を一巡するトレンチと媒介回路領域を一巡するトレンチを形成し、両者のトレンチに絶縁体を充填することによって、低電位回路領域と高電位回路領域、低電位回路領域と媒介回路領域、及び媒介回路領域と高電位回路領域を絶縁分離する構造が採用される。媒介回路には、横型の半導体スイッチング素子等の半導体装置を利用することが多い。この種の半導体装置の一例が特許文献１に記載されている。
【特許文献１】特開平７−７８８３３号公報
【０００３】
図２２に、媒介回路に利用されている横型のバイポーラトランジスタの要部の縦断面図を模式的に示す。
バイポーラトランジスタは、ｐ＋型の半導体基板５２２と、ｎ＋型の埋込み半導体領域５２４と、ｎ−型のドリフト領域５５２と、ｎ＋型のコレクタ領域５７２と、ｐ型のベース領域５３２と、ｐ＋型のベースコンタクト領域５９６と、ｎ＋型のエミッタ領域５３６を備えている。コレクタ領域５７２はコレクタ電極Cに接触しており、ベースコンタクト領域５９６はベース電極Bに接触しており、エミッタ領域５３６はエミッタ電極Eに接触している。ドリフト領域５５２を貫通して半導体基板５２２に達するとともに、媒介回路領域５１８を一巡する絶縁分離用トレンチ５１５、５１３が形成されている。右側の絶縁分離用トレンチ５１３は、高電位回路領域５１２と媒介回路領域５１８を絶縁分離している。左側の絶縁分離用トレンチ５１５は、低電位回路領域５１１と媒介回路領域５１８を絶縁分離している。左側の絶縁分離用トレンチ５１５は、媒介回路領域５１８と高電位回路領域５１２を一巡するトレンチの一部でもあり、低電位回路領域５１１と高電位回路領域５１２をも絶縁分離している。コレクタ電極Cは、図示しない導体を介して低電位回路領域５１１の制御回路に接続されている。エミッタ電極Eは、図示しない導体を介して高電位回路領域５１２の半導体スイッチング素子群に接続されている。
【０００４】
左側の絶縁分離用トレンチ５１５を画定する側壁には、コレクタ領域５７２から埋込み半導体領域５２４に達するｎ＋型の分離用イオン拡散領域５１６（イオン注入領域の一例）が形成されている。分離用イオン拡散領域５１６は、絶縁分離用トレンチ５１５の絶縁性を向上するために必要とされる。さらに、分離用イオン拡散領域５１６は、コレクタ領域５７２と埋込み半導体領域５２４を同電位に維持することによって、媒介回路のバイポーラトランジスタがオンしたときに、埋込み半導体領域５２４を利用して電流を流すことを可能とする。このため、飽和電圧を低減することができる。
右側の絶縁分離用トレンチ５１３を画定する側壁には、分離用イオン拡散領域５１６に相当するイオン注入領域が形成されていない。この部分にまでイオン注入領域が形成されていると、バイポーラトランジスタの耐圧が低下する等の悪影響が生じる。
図２２に示すバイポーラトランジスタは、媒介回路領域５１８を一巡する絶縁分離用トレンチ５１５、５１３のうち、左側の絶縁分離用トレンチ５１５を画定する側壁にのみイオン注入領域が形成されており、右側の絶縁分離用トレンチ５１３を画定する側壁にはイオン注入領域が形成されていない。
【０００５】
トレンチを画定する側壁の一部にのみイオン注入領域を必要とし、残部の側壁にはイオン注入領域を必要としない（あるいはあってはいけない）半導体装置の例は、図２２の場合に限られない。
例えば、半導体装置の表面側の半導体領域(上記の例ではコレクタ領域５７２)と、裏面側の半導体領域(上記の例では埋込み半導体領域５２４)を同電位に維持する技術は、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ダイオード、サイリスタ等の各種の半導体装置においても有効である。また、埋込み半導体領域５２４に代えて絶縁層（例えば、ＳＯＩ（Silicon On Insulator）基板の埋込み絶縁層）が形成されている場合でも、イオン注入領域を介して表面側の半導体領域と絶縁層を接触させることによって、半導体装置がオフしたときに、絶縁層とドリフト領域の界面からドリフト領域内に空乏層を伸ばすことを可能とする。したがって、半導体装置の耐圧を向上させることができる。半導体装置によっては、トレンチを画定する側壁の一部にのみイオンを注入して格子欠陥を形成したいことがある。あるいは、トレンチを画定する側壁の一部にのみイオンを注入してキャリアキラー領域を形成したいこともある。即ち、様々な半導体装置において、トレンチを画定する側壁の一部にのみイオン注入領域を形成する技術が必要とされている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
トレンチを画定する側壁の一部にのみイオン注入領域が形成された半導体装置を製造するための方法が開発されている。
特許文献１では、分離用イオン拡散領域５１６を形成するのに先立って、右側のトレンチ５１３を画定する側壁に、例えばシリコン酸化膜等のコーティング材を予め形成する方法を提案している。コーティング材を予め形成しておくことによって、右側のトレンチ５１３を画定する側壁にイオンが注入されることを禁止する。
しかしながら、この製造方法を採用すると、右側のトレンチ５１３を画定する側壁にコーティング材を選択的に形成する工程や、そのコーティング材を除去する工程などが必要となり、製造に要する工程数が大幅に増加する。さらにその製造の難易度も高くなる。したがって、従来の技術を利用すると製造コストが高くなり、また歩留まりも悪い。
本発明の一つの目的は、トレンチを画定する側壁の一部にはイオン注入領域が形成されており、トレンチを画定する側壁の残部にはイオン注入領域が形成されていない半導体装置、あるいは、トレンチを画定する側壁に、イオン注入領域が形成されているトレンチとイオン注入領域が形成されていないトレンチが混在する半導体装置を簡単に製造する方法を提供することである。
また、本発明の他の一つの目的は、そのような製造方法を利用して得られる半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する方法に関する。本発明の製造方法では、半導体層の表面にマスク膜を形成する工程を実施する。この段階で形成するマスク膜は、所定の関係でパターンニングされている。すなわち、側壁にイオン注入領域を形成するトレンチ部をエッチングする位置に幅広なトレンチエッチング用開口を有し、側壁にイオン注入領域を形成しないトレンチ部をエッチングする位置に幅狭なトレンチエッチング用開口を有するとともに、側壁にイオン注入領域を形成しないトレンチ部であって第１方向に伸びる第１トレンチ部とそれに交差する第２方向に伸びる第２トレンチ部が交差する位置を覆う関係にパターンニングされている。この段階で形成するマスク膜は、後で実施する異方性エッチングを阻止するとともに、後で注入されるイオンを遮蔽する。
本発明の製造方法では、マスク膜の開口部から半導体層を異方性エッチングして半導体層の表面に初期トレンチを形成する工程と、イオンを注入する工程を実施する。イオン注入工程では、マスク膜の厚みによって、幅広な初期トレンチ部の側壁は露出し、幅狭な初期トレンチ部の側壁は遮蔽される角度からイオンを注入する。本発明の製造方法では、その後に初期トレンチを画定する側壁をエッチングすることによって、第１トレンチ部と第２トレンチ部を完成するとともにそれらを連結する工程を実施する。
本発明の製造方法では、半導体層の表面にパターニングされたマスク膜を形成するときに、側壁にイオン注入領域を形成するかしないかによって、トレンチエッチング用開口の幅を調整する。側壁にイオン注入領域を形成するトレンチ部をエッチングする位置には幅広なトレンチエッチング用開口を形成し、側壁にイオン注入領域を形成しないトレンチ部をエッチングする位置には幅狭なトレンチエッチング用開口を形成する。マスク膜のトレンチエッチング用開口から異方性エッチングをすることによって、初期トレンチを形成する。ここでいう「初期」とは、最終的に絶縁体が充填されるトレンチに比して、トレンチ幅が異なっていることから、両者を区別するために用いている。初期トレンチは、後の工程で側壁がエッチングされ、最終的なトレンチに加工される。初期トレンチの幅は、選択的なイオン注入を実現するために調整されている。
初期トレンチの幅に差を設けるとともに、半導体層の表面に一定の厚みを持つマスク膜を形成しておくと、イオンを斜め方向から注入したときに、幅広な初期トレンチ部ではイオン注入方向に対して側壁が露出され、幅狭な初期トレンチ部ではイオン注入方向に対して側壁が遮蔽される角度範囲が存在する。この角度範囲を利用すると、幅広な初期トレンチ部の側壁にはイオン注入領域が形成され、幅狭な初期トレンチ部の側壁にはイオン注入領域が形成されない状態を得ることができる。
さらに、半導体装置によっては、側壁にイオン注入領域を形成しないトレンチ部が、第１方向に伸びる第１トレンチ部と前記第１方向に交差する第２方向に伸びる第２トレンチ部によって構成されていることが多い。例えば、側壁にイオン注入領域を形成しないトレンチ部が矩形状に一巡している場合は、幅狭な初期トレンチ部が一対の平行な第１トレンチ部と、前記第１トレンチ部に９０°の角度で交差して伸びる一対の平行な第２トレンチ部によって構成されることになる。この様な幅狭な初期トレンチ部では、その連結部分において、イオン注入方向に対する幅が、第１トレンチ部の幅に第２トレンチ部の長さを加算した幅となる範囲が存在する。幅狭な初期トレンチ部のイオン注入方向に対する見かけ上の幅が大きくなる範囲が存在する。このため、幅狭な初期トレンチ部の連結部分において、イオン注入方向に対して側壁が露出される範囲が存在してしまう。幅狭な初期トレンチ部の連結部分の見かけ上の長さを考慮して、幅広な初期トレンチ部の幅を設定することもできるが、この場合は、幅広な初期トレンチの幅が過大に広くなりすぎる。このため、半導体装置の面積が大きくなってしまう。
本発明の製造方法では、イオン注入を実施する段階では、第１初期トレンチ部と第２初期トレンチ部が連結されていない構造を採用する。幅狭な初期トレンチ部は、第１方向に直線的に伸びる第１初期トレンチ部と、第２方向に直線的に伸びる第２初期トレンチ部が相互に交差しないように分離して形成されているということもできる。したがって、第１初期トレンチ部と第２初期トレンチ部の連結部分自体が存在しない。第１初期トレンチ部と第２初期トレンチ部の側壁にイオンが注入されることを防止できる。
イオン注入を実施した後に、初期トレンチを画定する側壁をエッチングすることによって、第１初期トレンチ部と第２初期トレンチ部を連結させることができる。必要に応じてトレンチに絶縁体等を充填すれば、第１トレンチ部と第２トレンチ部によって隣接する領域を絶縁分離する構造を得ることができる。
本発明の製造方法を採用すると、幅に差を設けた初期トレンチを作り分けることによって、イオン注入領域を選択的に作り分けることができる。初期トレンチの幅は、マスク膜のパターニングによって簡単に調整することができる。コーティング材を利用する場合に比べると、製造工程も少なく、製造の難易度も低い。
さらに、イオン注入の段階では、幅狭な初期トレンチ部と幅狭な初期トレンチ部の連結部分を離反させておく。これにより、側壁にイオン注入領域を形成しないトレンチ部では、２以上のトレンチが交差する位置でも、側壁にイオンが注入されることを防止することができる。
【０００８】
記号を以下のように定めた場合、即ち、
θ：半導体層の表面に立てた法線とイオン注入方向の成す角、
φ：イオン注入方向を半導体層の表面に正射影した射影線と幅広な初期トレンチ部の長手方向の成す角、
φ１：前記射影線と第１初期トレンチ部の長手方向の成す角、
φ２：前記射影線と第２初期トレンチ部の長手方向の成す角、
Ｄtrench：初期トレンチの深さ、
Ｔmask：マスク膜の厚み、
Ｗwide：幅広な初期トレンチ部の幅、
Ｗ１narrow：幅狭な第１初期トレンチ部の幅、
Ｗ２narrow：幅狭な第２初期トレンチ部の幅をとしたときに、
（１）：Ｗwide/cos(90°−φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
（２）：Ｗ１narrow/cos(90°−φ１)＜Ｔmask/tan(90°−θ)
（３）：Ｗ２narrow/cos(90°−φ２)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることが好ましい。
関係式（１）は幅広な初期トレンチ部において、その側壁の底部までイオン注入方向に露出される関係を示している。具体的には、関係式（１）の左辺は、イオン注入方向に対する幅広な初期トレンチ部の見かけ上の長さであり、右辺は幅広な初期トレンチ部の底部までイオンが届くために必要な最小の初期トレンチ部の幅を示している。したがって、関係式（１）を満たしていると、幅広な初期トレンチ部の底部までイオンを注入することができる。
関係式（２）は、幅狭な第１初期トレンチ部において、その側壁がマスク膜によって注入イオンから遮蔽される関係を示している。具体的には、関係式（２）の左辺は、イオン注入方向に対する第１初期トレンチ部の見かけ上の長さであり、右辺はイオンがマスク膜の高さを越えないための最大の第１初期トレンチ部の幅を示している。したがって、関係式（２）の関係を満たしていると、イオンはマスク膜によって遮蔽され、第１初期トレンチ部の側壁まで届くことができない。
関係式（３）は、幅狭な第２初期トレンチ部において、その側壁がマスク膜によって注入イオンから遮蔽される関係を示している。具体的には、関係式（３）の左辺は、イオン注入方向に対する第２初期トレンチ部の見かけ上の長さであり、右辺はイオンがマスク膜の高さを越えないための最大の第２初期トレンチ部の幅を示している。したがって、関係式（３）の関係を満たしていると、イオンはマスク膜によって遮蔽され第２初期トレンチ部の側壁まで届くことができない。
上記式を満たす角度範囲で斜めイオン注入を実施すると、イオン注入領域の作り分けを正確に実施することができる。
【０００９】
幅広なトレンチエッチング用開口の内部に、他から独立した部分マスク膜が分散して配置されており、分散して配置されている部分マスク膜間のトレンチエッチング用開口がイオン注入方向に伸びていることが好ましい。
幅広なトレンチ形成部において、部分マスク膜が分散して配置されていると、幅広なトレンチ部内に、半導体の壁が分散配置されて形成される。ここでいう壁には、多角柱状の壁、円柱状の壁等を含む。
一般的に、トレンチ内に絶縁体等を充填することが多い。この場合、ＣＶＤ（Chemical Vapor Deposition）法、熱酸化、又はＳＯＧ（Spin On Glass）等の方法が利用される。これらの方法を利用して、トレンチ内に絶縁体を充填すると、幅狭なトレンチ部に比して、幅広なトレンチ部は絶縁体が充填されるのに要する時間が長くなる。このため、半導体層の表面に不必要に厚い絶縁膜が積層され、半導体層への過剰な応力等が発生する。絶縁膜自身の応力限界超過によってクラックが発生する等の問題を招いてしまう。
本発明では、幅広なトレンチ部内に分散配置された半導体の壁を設ける。これにより、幅広なトレンチ部内では、隣接する半導体の壁と壁の距離が短くなり、実質的なトレンチの幅が小さくなっていると評価できる。したがって、幅広なトレンチ部内を絶縁体で充填するのに要する時間を短縮することができる。
さらに、分散配置された半導体の壁の間隙はイオン注入方向に連続している。イオンを斜め方向から注入したときに、幅広なトレンチ部ではイオン注入方向に対して側壁が露出される。
イオン注入領域を選択的に作り分けることを実現しながら、必要に応じてトレンチに絶縁体等を充填する場合に、半導体層の表面に積層される絶縁体の厚みを低減することができる。
【００１０】
分散して配置されている部分マスク膜間のトレンチエッチング用開口の幅が、幅狭なトレンチエッチング用開口の幅以下であることが好ましい。
上記の関係を満たしていると、必要に応じてトレンチに絶縁体等を充填する場合に、幅広なトレンチ部内に絶縁体等を充填するのに要する時間を、幅狭なトレンチ部内に絶縁体等を充填するのに要する時間以下とすることができる。
【００１１】
上記の製造方法で得られる半導体装置は、その構造自体に新規な特徴を有している。
本発明の半導体装置は、半導体層に形成されているトレンチを画定する側壁に、イオン注入領域が形成されているトレンチ部とイオン注入領域が形成されていないトレンチ部が混在している。本発明の半導体装置では、イオン注入領域が形成されている幅広なトレンチ部内には半導体の壁が分散配置されており、イオン注入領域が形成されていない幅狭なトレンチ部内には半導体の壁が配置されていないことを特徴とする。
【発明の効果】
【００１２】
本発明を利用すると、トレンチを画定する側壁の一部にはイオン注入領域が形成されており、トレンチを画定する側壁の残部にはイオン注入領域が形成されていない半導体装置を少ない工程数で製造することができる。あるいは、トレンチを画定する側壁に、イオン注入領域が形成されているトレンチ部とイオン注入領域が形成されていないトレンチ部が混在する半導体装置を少ない工程数で製造することができる。特に、幅狭なトレンチ部の連結部分においても、イオン注入領域が形成されていない半導体装置を簡単に得ることができる。
【発明を実施するための最良の形態】
【００１３】
図面を参照して以下に実施例を詳細に説明する。
（第１実施例）
図１に、レベルシフト回路１０の平面図を模式的に示す。
レベルシフト回路１０は、高電圧電力をスイッチングする半導体スイッチング素子が形成されている高電位回路領域１２と、その半導体スイッチング素子のオン／オフを切換えるために低電位で作動する制御回路が形成されている低電位回路領域１１と、両者間を接続する回路が形成されている媒介回路領域１８を備えている。高電位回路領域１２と低電位回路領域１１と媒介回路領域１８が一つの半導体層に作り込まれている。
絶縁分離用幅広トレンチ１５とｐ型の分離用イオン拡散領域１６によって周囲の低電位回路領域１１から絶縁分離された島状領域内に、高電位回路領域１２と媒介回路領域１８が形成されている。絶縁分離用幅広トレンチ１５は、ｘ軸方向に伸びる一対の平行な絶縁分離用幅広トレンチ１５Ｘと、ｙ軸方向に伸びる一対の平行な絶縁分離用幅広トレンチ１５Ｙによって構成されている。絶縁分離用トレンチ１５に沿って分離用イオン拡散領域１６が設けられている。
【００１４】
島状領域内に、ｘ軸方向に伸びる一対の平行な絶縁分離用幅狭トレンチ１３Ｘと、ｙ軸方向に伸びる一対の平行な絶縁分離用幅狭トレンチ１３Ｙが形成されている。高電位回路領域１２は、絶縁分離用幅狭トレンチ１３Ｘと絶縁分離用幅狭トレンチ１３Ｙに取り囲まれている。絶縁分離用幅広トレンチ１５と絶縁分離用幅狭トレンチ１３の間に介在領域１４が形成されている。介在領域１４には回路等は形成されていない。なお、絶縁分離用幅狭トレンチ１３を形成しないこともあり、この場合は介在領域１４が高電位回路領域１２の周辺領域となる。この場合の周辺領域には、耐圧を確保するための構造が作り込まれることがある。絶縁分離用幅狭トレンチ１３を形成することによって、高電位回路領域１２を点対称な構造に調整することができる。
島状領域内には媒介回路領域１８が形成されている。媒介回路領域１８は、ｘ軸方向に伸びる一対の平行な絶縁分離用幅狭トレンチ１７と絶縁分離用幅広トレンチ１５Ｙと絶縁分離用幅狭トレンチ１３Ｙによって取り囲まれている。媒介回路領域１８には、ＬＤＭＯＳ（Lateral Diffused MOS）が形成されている。
【００１５】
図２に、媒介回路領域１８に形成されているＬＤＭＯＳの縦断面図を模式的に示す。図２は、図１のII-II線の縦断面に対応している。
ＬＤＭＯＳは、ｐ＋型の半導体基板２２と埋込み絶縁層２４とｎ型の半導体層２６からなるＳＯＩ基板２８を利用して形成されている。ＬＤＭＯＳは、絶縁分離用トレンチ１３Ｙ、１５Ｙ、１７で取り囲まれた島状領域（媒介回路領域１８である）内に形成されている。図示左側の絶縁分離用幅広トレンチ１５Ｙの外側の領域に、低電圧で作動する低電位回路領域１１が形成されている。図示右側の絶縁分離用幅狭トレンチ１３Ｙの外側の領域に、高電圧で作動する高電位回路領域１２が形成されている。絶縁分離用トレンチ１３、１５、１７には、酸化シリコンからなる絶縁体が充填されている。
なお、本実施例のＳＯＩ基板２８の半導体材料には、シリコンが用いられているが、他の半導体材料が用いられていてもよい。
【００１６】
ＬＤＭＯＳのドリフト領域５２は、ＳＯＩ基板２８の半導体層２６を利用して形成されている。ドリフト領域５２の表面側にｐ型のボディ領域３２が形成されている。ボディ領域３２内に、ｐ＋型のボディコンタクト領域３４とｎ＋型のソース領域３６が形成されている。ソース領域３６はボディ領域３２によってドリフト領域５２から隔てられている。ボディコンタクト領域３６とソース領域３６はソース電極Ｓに接続している。ソース領域３６とドリフト領域５２を隔てているボディ領域３２に、ゲート絶縁膜４２を介してゲート電極４４が対向している。
ドリフト領域５２の表面側にｎ＋型のドレイン領域７２が形成されている。ボディ領域３２とドレイン領域７２はドリフト領域５２によって隔てられている。ドレイン領域７２はドレイン電極Ｄに接続している。ドリフト領域５２の表面にＬＯＣＯＳ酸化膜６２が形成されており、表面部の電界を緩和している。さらに、ゲート電極４４の一部がＬＯＣＯＳ酸化膜６２の表面に延設されており、フィールドプレート効果が得られるように工夫されている。
ＬＤＭＯＳのソース電極Ｓは、図示しない導体によって低電位回路領域１１に接続されており、ＬＤＭＯＳのドレイン電極Ｄは、図示しない導体によって高電位回路領域１２に接続されている。
【００１７】
絶縁分離用幅広トレンチ１５Ｙを画定する側壁に、ボディ領域３２からドリフト領域５２を貫通して埋込み絶縁層２４まで達するｐ型の分離用イオン拡散領域１６(イオン注入領域の一例)が形成されている。分離用イオン拡散領域１６は、絶縁分離用トレンチ３２を画定する側壁に沿って形成されている。
前記したように、分離用イオン拡散領域１６は絶縁分離用幅広トレンチ１５の絶縁性を向上させる効果を有する。さらに、他の効果として、ＬＤＭＯＳがオフしたときに、埋込み絶縁層２４とドリフト領域５２の界面において、ｐ型の反転層が形成されるのを抑制する効果を有する。即ち、分離用イオン拡散領域１６は、ＬＤＭＯＳがオフしたときに、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進する。これにより、前記界面からドリフト領域５２内に向けて空乏層が伸びる現象を促進することができる。ＬＤＭＯＳがオフしたときに、ドリフト領域５２内の広範囲を空乏化することができる。したがって、高耐圧なＬＤＭＯＳを得ることができる。また、分離用イオン拡散領域１６は、分離用イオン拡散領域１６からドリフト領域５２内に向けて横方向へ空乏層を伸ばすこともできる。この空乏層は、ボディ領域３２の屈曲部３２ａに集中し易い電界を緩和する。
分離用イオン拡散領域１６は、図示右側の絶縁分離用幅狭トレンチ１３Ｙ側に形成されていない。この部分にまで分離用イオン拡散領域１６に相当する領域が形成されていると、ＬＤＭＯＳの耐圧が低下する等の悪影響が生じる。耐圧を確保するためには、分離用イオン拡散領域１６に相当する領域が絶縁分離用幅狭トレンチ１３Ｙを画定する側壁には存在してはならない。
なお、本実施例では、分離用イオン拡散領域１６が絶縁層２４に接する場合を例示しているが、両者が離間して形成されていても構わない。分離用イオン拡散領域１６から伸びる空乏層が、絶縁層２４から伸びる空乏層と接する範囲内に分離用イオン拡散領域１６が形成されていればよい。この範囲内であれば、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進することができる。ドリフト領域５２の広範囲を空乏化し、高耐圧なＬＤＭＯＳを得ることができる。
【００１８】
次に、ＬＤＭＯＳの製造方法を図３〜１４を参照して説明する。
まず、図３に示すＳＯＩ基板を準備する。ＳＯＩ基板、ボロンを含有するシリコンウェハの表面を熱酸化し、絶縁層２４を形成した後に、リンを含有するシリコンウェハを貼り合わせることで作成される。
次に図４に示すように、ＨＴＯ(High Temperature Oxide)膜からなるマスク膜８２を、半導体層２６上に形成する。
次に、リソグラフィー技術を利用して、マスク膜８２をパターニングする。このとき、側壁に分離用イオン拡散領域１６を形成するトレンチ部に対応する位置のマスク膜８２を幅広に除去し、幅広なトレンチエッチング用開口を形成する。一方、側壁に分離用イオン拡散領域１６を形成しないトレンチ部に対応する位置のマスク膜８２を幅狭に除去し、幅狭なトレンチエッチング用開口を形成する。マスク膜８２のトレンチエッチング用開口の幅を調整することによって、その下方の半導体層２６に形成される初期トレンチの幅を調整することができる。
次に、図５に示すように、異方性エッチングを利用して、マスク膜８２のトレンチエッチング用開口から絶縁層２４まで到達する初期トレンチ１３Ｙａ、１５Ｙａを形成する。幅狭な初期トレンチ部１３Ｙａの幅１３Ｙｂと、幅広な初期トレンチ部１５Ｙａの幅１５Ｙｂと、マスク膜８２の厚み８２ａと、半導体層２６の厚み５２ａは、次に説明する斜めイオン注入にとって好ましい値となるように調整される。
【００１９】
次に図６に示すように、初期トレンチ部１３Ｙａ、１５Ｙａに向けて斜めイオン注入を実施する。図中の実線矢印が、注入されるイオンの注入方向を表している。マスク膜８２の厚み８２ａ、半導体層２６の厚み５２ａ、初期トレンチ部１３Ｙａ、１５Ｙａの幅１３Ｙｂ、１５Ｙｂ等を適宜に調整することによって、幅狭な初期トレンチ部１３Ｙａでは側壁が遮蔽され、幅広な初期トレンチ部１５Ｙａでは側壁が露出する角度からイオンを注入することができる。幅広な初期トレンチ部１５Ｙａを画定する側壁のみにイオン注入領域１６ａを形成することができる。
具体的には、次のようにイオン注入方向を設定するのが好ましい。
イオン注入方向を半導体層２６の表面に正射影した射影線と幅広な初期トレンチ１５Ｙａの長手方向の成す角をφとする。前記射影線と幅狭な初期トレンチ１３Ｙａの長手方向の成す角をφ１とする。なお、初期トレンチ部１５Ｙａと初期トレンチ部１３Ｙａは、ｙ軸方向に向けて平行に伸びているので、この例では成す角φとφ１は等しい。
初期トレンチ１３Ｙａ、１５Ｙａの深さ（半導体層２６の厚み５２ａである）をＤtrenchとし、マスク膜８２の厚み８２ａをＴmaskとし、幅広な初期トレンチ部１５Ｙａの幅１５ＹｂをＷwideとし、幅狭な初期トレンチ部１３Ｙａの幅１３ＹｂをＷnarrowとすると、斜めイオン注入の注入角度θ（半導体層２６の表面に立てた法線とイオン注入方向の成す角）は、次の関係式を満たす角度範囲に設定される。
（１）：  Ｗwide/cos(90°−φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
（２）：  Ｗnarrow/cos(90°−φ１)＜Ｔmask/tan(90°−θ)
【００２０】
関係式（１）を満たすと、幅広な初期トレンチ部１５Ｙａにおいて、その側壁がその底部までイオン注入方向に露出される関係を示している。具体的には、関係式（１）の左辺は、イオン注入方向に対する幅広な初期トレンチ部１５Ｙａの見かけ上の長さである。右辺は幅広な初期トレンチ部１５Ｙａの底部までイオンが届くために必要な最小の初期トレンチ部１５Ｙａの幅を示している。したがって、関係式（１）を満たしていると、幅広な初期トレンチ部１５Ｙａの底部までイオンを注入することができる。
関係式（２）を満たすと、幅狭な初期トレンチ部１３Ｙａにおいて、その側壁がマスク膜８２によって注入イオンから遮蔽される関係を示している。具体的には、関係式（２）の左辺は、イオン注入方向に対する初期トレンチ部１３Ｙａの見かけ上の長さである。右辺はイオンがマスク膜８２の高さを越えないための最大の初期トレンチ部１３Ｙａの幅を示している。したがって、関係式（２）の関係を満たしていると、イオンはマスク膜によって遮蔽され、初期トレンチ部１３Ｙａの側壁まで届くことができない。
上記の関係式(１)と(２)のいずれも満たす角度範囲で注入角度θを設定すると、幅広な初期トレンチ部１５Ｙａの側壁に沿って選択的にイオンを注入することができる。
なお、上記の関係式はｙ方向に伸びる幅狭な初期トレンチ部１３Ｙａと幅広な初期トレンチ部１５Ｙａの関係のみを考慮している。図１に示すように、実際にはｘ方向に伸びるトレンチも存在している。ｘ方向に伸びるトレンチに対しても同様に、射影線とそのトレンチの長手方向の成す角を用いて関係式を作成し、その関係式を上記の連立方程式に組み込めばよい。さらに、トレンチが複数の方向に伸びている場合も同様に、それぞれのトレンチに対して、射影線とそのトレンチの長手方向の成す角を用いて関係式を作成し、その関係式を上記の連立方程式に組み込めばよい。
【００２１】
本実施例ではさらに、図１に示す図中ＶIIIと図中XIにおいて、イオン注入領域１６ａが形成されないための構造が採用されている。その構造を図７と図８、及び図１１を用いて説明する。図７と図８は、図中ＶIIIに対応する要部の拡大平面図である。図８が本実施例で採用されている構造であり、図７は本構造を採用しなかった場合に起こり得る現象を説明するための説明図である。
【００２２】
まず、図７を参照して、起こり得る現象を説明する。幅狭な初期トレンチ部１３は、ｘ方向に伸びる初期トレンチ部１３Ｘａと、ｙ方向に伸びる初期トレンチ部１３Ｙａによって構成されている。図７は、初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａが、イオン注入を実施する段階において連結している比較例である。初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａが連結していると、以下に説明するような現象が生じる。
図７の実線矢印は、イオン注入方向を半導体層２６の表面に正射影した射影線を表している。射影線とｘ方向に伸びる初期トレンチ部１３Ｘａの長手方向との成す角をφ（Ｘ）とする。射影線とｙ方向に伸びる初期トレンチ部１３Ｙａの長手方向との成す角をφ（Ｙ）とする。
初期トレンチ部１３Ｘａのイオン注入方向に対する見かけ上の長さは１３Ｘｅ（具体的には、１３Ｘｂ/cos(90°−φ（Ｘ）)）である。一方、初期トレンチ部１３Ｙａのイオン注入方向に対する見かけ上の長さは１３Ｙｅ（具体的には、１３Ｙｂ/cos(90°−φ（Ｙ）)）である。この見かけ上の長さを前記した式に導入することによって、イオン注入方向が設定される。
ところが、図７に示す比較例の幅狭な初期トレンチ部１３では、連結部分において、イオン注入方向に対する幅が、初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａを加算した幅となる範囲が存在してしまう。幅狭な初期トレンチ部１３の見かけ上の長さが大きくなる範囲が存在する。このため、幅狭な初期トレンチ部１３の連結部分において、イオン注入方向に対して側壁が露出される範囲が存在してしまう。初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａが連結した状態でイオン注入を行うと、その連結部分において、イオン注入領域１３ｆが形成されてしまう。
【００２３】
本実施例では、連結部分において、イオン注入領域１３ｆが形成されてしまう現象を防止するために、図８に示す構造を採用している。即ち、イオン注入を実施する段階の初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａを連結させない構造を採用する。幅狭な初期トレンチ部１３は、ｘ軸方向に直線的に伸びる初期トレンチ部１３Ｘａと、ｙ軸方向に直線的に伸びる初期トレンチ部１３Ｙａが相互に交差しないように分離して形成されているということもできる。初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａは離反している。これにより、連結部分１３ｄにおいて、イオン注入方向に側壁が露出される範囲が存在しなくなる。初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａの側壁にイオンが注入されることを防止できる。
なお、初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａを離反して形成するには、マスク膜８２を除去するときに、ｘ軸方向に伸びる初期トレンチ部１３Ｘａとｙ軸方向に伸びる初期トレンチ部１３Ｙａが交差する位置に対応する部分のマスク膜８２を残置しておけばよい。
【００２４】
次に、図９に示すように、斜めイオン注入を実施した後に、初期トレンチ１３、１５を画定する側壁を、CDE（Chemical Dry Etching)を用いてエッチングする。これにより、幅広な初期トレンチ部１５の幅は拡張される。拡張される範囲は、先に注入されたイオン注入領域１６ａの範囲よりも小さく調整されているので、側壁をエッチングした後であっても、イオン注入領域１６ａを残留させることができる。なお、初期トレンチ１３、１５を画定する側壁をエッチングするのに先立って、熱処理を利用してイオン注入領域１６ａを活性化させてもよい。
このエッチング工程を実施することによって、図１０に示すように、離間していた初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａの幅は拡張され、トレンチ部１３Ｘａとトレンチ部１３Ｙａが完成されるとともに、それらを連結させることができる。
【００２５】
上記の工夫された構造は、図１の図中XIにおいても採用されている。
図１１に示すように、初期トレンチ部１７ａと初期トレンチ部１３Ｙａは、斜めイオン注入が行われる段階では離間して形成されている。これにより、連結部分１３ｇにおいて、イオン注入方向に側壁が露出される範囲が存在しない。
斜めイオン注入を実施した後に、エッチング工程を実施することによって、図１２に示すように、離反していた初期トレンチ部１７ａと初期トレンチ部１３Ｙａの幅は拡張され、トレンチ部１７ａとトレンチ部１３Ｙａが完成されるとともに、それらを連結させることができる。
【００２６】
次に、マスク膜８２をウェットエッチングによって除去する。マスク膜８２を除去した後に、図１３に示すように、例えば減圧ＣＶＤ法を利用してＴＥＯＳ(Tetra Ethyl Ortho Silicate)膜８４をトレンチ部１３Ｙａ、１５Ｙａ内から半導体層２６の表面を覆って形成する。半導体層８２の表面にはＴＥＯＳ膜８４が積層され、その厚みが８４ａとなる。
次に、図１４に示すように、ＣＭＰ等を利用して表面を平坦化した後に、熱処理を実施する。これにより、イオン注入領域１６ａに導入されていた不純物は活性化され、分離用イオン拡散領域１６が形成される。なお、イオン注入領域１６ａを形成するための熱処理は、上記の段階に限らず、工程中に適宜実施することが可能である。
この後は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、図２に示すＬＤＭＯＳを得ることができる。
【００２７】
（第１実施例の変形例）
図１５〜図２０を参照して、第１実施例の変形例の半導体装置の製造方法を説明する。
図４に示すマスク膜８２を形成する段階までは同一の工程を実施することができる。
次に、幅広なトレンチ形成部のマスク膜８２を除去する工程では、マスク膜８２を分散して残置することによって全体としてマスク膜８２を幅広に除去する。すなわち、幅広なトレンチエッチング用開口の内部に、他から独立した部分マスク膜が分散して配置されるように、マスク膜８２を除去する。
次に、マスク膜８２のトレンチエッチング用開口から異方性エッチングを実施することによって、図１５に示す幅広な初期トレンチ部１５Ｙａが形成される。初期トレンチ部１５Ｙａ内には分散配置された正六角形状の壁１９が形成されている。なお、図１５ではマスク膜８２の図示が便宜の上で省略されているが、マスク膜８２の部分マスク膜の形状は、正六角形状の壁１９の形状と同一である。即ち、部分マスク膜は、正六角形状の壁１９の同一形状であるとともに、同一の位置関係に残置されている。
図１５に示すように、幅広なトレンチ部では、マスク膜８２が正六角形状に分散配置されるように除去され、全体としては幅広な初期トレンチ部１５Ｙａの幅が１５Ｙｂとなるように調整されている。マスク膜８２のトレンチエッチング用開口はイオン注入方向に沿って伸びて形成されている。マスク膜８２のトレンチエッチング用開口から異方性エッチングを実施することによって、図１５に示す状態を得ることができる。
【００２８】
次に図１６に示すように、初期トレンチ１３部Ｙａ、１５Ｙａに向けて斜めイオン注入を実施する。図中の実線矢印が注入されるイオンの注入方向を表している。マスク膜８２の厚み８２ａ、半導体層２６の厚み５２ａ、初期トレンチ部１３Ｙａ、１５Ｙａの幅１３Ｙｂ、１５Ｙｂ等を適宜に調整することによって、幅狭な初期トレンチ部１３Ｙａでは側壁が遮蔽され、幅広な初期トレンチ部１５Ｙａでは側壁が露出する角度からイオンを注入することができる。前記したように、マスク膜８２のトレンチエッチング用開口はイオン注入方向に連続して形成されているので、幅広な初期トレンチ１５Ｙａを確定する側壁には、イオン注入領域１６ａを形成することができる。なお、壁１９が存在するので、イオン注入領域１６ａは、初期トレンチ部１５Ｙａを確定する側壁に沿って分散した状態で形成される。
【００２９】
次に、図１７に示すように、斜めイオン注入を実施した後に、初期トレンチ１３、１５を画定する側壁を、CDEを用いてエッチングする。これにより、幅広な初期トレンチ部１５の幅は拡張される。拡張される範囲は、先に注入されたイオン注入領域１６ａの範囲よりも小さく調整されているので、側壁をエッチングした後であっても、イオン注入領域１６ａを残留させることができる。また、このエッチング工程を実施した後であっても、壁１９が残存するように調整されている。
また、前記した第１実施例の製造方法と同様に、このエッチング工程を実施することによって、離間していた幅狭な初期トレンチ部１３Ｘａと初期トレンチ部１３Ｙａの幅は拡張され、トレンチ部１３Ｘａとトレンチ部１３Ｙａが完成されるとともに、それらを連結させることができる。
【００３０】
次に、マスク膜８２をウェットエッチングによって除去する。マスク膜８２を除去した後に、図１８に示すように、例えば減圧ＣＶＤ法を利用してＴＥＯＳ膜８４をトレンチ部１３Ｙａ、１５Ｙａ内から半導体層２６の表面を覆って形成する。
幅広なトレンチ部１５Ｙａ内には、分散配置された正六角形状の壁１９が設けられている。このため、幅広なトレンチ部１５Ｙａ内では、隣接する壁１９と壁１９の距離が短くなっており、実質的なトレンチ部１５Ｙａの幅が小さくなっている。したがって、幅広なトレンチ部１５Ｙａ内をＴＥＯＳ膜８４で充填するのに要する時間が短縮されている。
本変形例では、図１５に示すように、幅広な初期トレンチ部１５Ｙａに分散して配置されている壁１９と壁１９の間の幅１５Ｙｄが、幅狭な初期トレンチ部１３Ｙａの幅１３Ｙｂ以下に調整されている。このため、幅広なトレンチ部１５Ｙａ内にＴＥＯＳ膜８４を充填するのに要する時間は、幅狭なトレンチ部１３Ｙａ内にＴＥＯＳ膜８４を充填するのに要する時間以下とすることができる。したがって、トレンチ部１３、１５内にＴＥＯＳ膜８４を充填している間に、半導体層２６の表面に積層されるＴＥＯＳ膜８４の厚み８４ｂを薄くすることができる。
【００３１】
次に、図１９に示すように、ＣＭＰ等を利用して表面を平坦化した後に、熱処理を実施する。これにより、イオン注入領域１６ａに導入されていた不純物は活性化され、分離用イオン拡散領域１６が形成される。なお、イオン注入領域１６ａは、初期トレンチ部１５Ｙａを確定する側壁に沿って分散した状態で形成されていたが、熱処理によって拡散した分離用イオン拡散領域１６は、側壁の全面に形成される。
この後の工程は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、本実施例の変形例のＬＤＭＯＳを得ることができる。
【００３２】
幅広なトレンチ形成部のマスク膜８２を除去する工程では、図２０に示す変形例を採用することができる。
図２０（ａ）は、円柱状の壁１９ａが形成されている。壁１９ａの間隙はイオン注入法方向に沿って伸びて形成されている。その間隙の幅１５Ｙｄは幅狭な初期トレンチ部１３の幅１３Ｙｂ以下に調整されている。
図２０（ｂ）は、四角形状の壁１９ｂが形成されている。壁１９ｂの間隙は格子状に形成されている。壁１９ｂの間隙はイオン注入法方向に沿って伸びて形成されており、その間隙の幅１５Ｙｄは幅狭な初期トレンチ部１３の幅１３Ｙｂ以下に調整されている。
図２０（ｃ）は、ストライプ状の壁１９ｃが形成されている。壁１９ｃの間隙はイオン注入法方向に沿って伸びて形成されており、その間隙の幅１５Ｙｄは幅狭な初期トレンチ部１３の幅１３Ｙｂ以下に調整されている。
【００３３】
（第２実施例）
第２実施例では、ＬＤＭＯＳ以外の半導体装置を説明する。これらの半導体装置でも、上記の製造方法を有効に利用することができる。
図２１(ａ)は、ｐ型チャネルが形成されるＬＤＭＯＳの一例である。
ドレイン電極Ｄとソース電極Ｓの間に順方向電圧を印加した状態で、ゲート電極Ｇにソース電極Ｓよりも負電圧を印加すると、ゲート電極Ｇに対向するボディ領域１３２にｐ型反転層が形成され、このＬＤＭＯＳはターンオンする。
【００３４】
図２１(ｂ)は、横型ＩＧＢＴの一例である。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇに正電圧を印加すると、カソード電極Ｋからドリフト領域２５２に向けて電子キャリアが注入されるとともに、アノード電極Ａからドリフト領域２５２に向けて正孔キャリアが注入される。これによりドリフト領域２５２内に伝導度変調が生じ、低いオン電圧が実現される。
【００３５】
図２１(ｃ)は、横型ダイオードの一例である。
アノード電極Ａ側にカソード電極Ｋよりも正電圧を印加すると、この間のｐｎ接合が順バイアスされて、このダイオードがターンオンされる。
【００３６】
図３１(ｄ)は、横型サイリスタの一例である。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇからトリガー電流を供給すると、このサイリスタがターンオンされる。
【００３７】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記の実施例では、SOI基板を利用する場合を例に説明してきたが、この例に限定されない。埋込み酸化膜が形成されていない基板、高濃度の埋込み半導体領域が形成されている基板等を利用してもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３８】
【図１】レベルシフト回路の平面図を模式的に示す。
【図２】媒介回路に形成されているＬＤＭＯＳの縦断面図を模式的に示す。
【図３】ＬＤＭＯＳの製造工程を示す（１）。
【図４】ＬＤＭＯＳの製造工程を示す（２）。
【図５】ＬＤＭＯＳの製造工程を示す（３）。
【図６】ＬＤＭＯＳの製造工程を示す（４）。
【図７】比較例の問題を説明するための説明図を示す。
【図８】図１の図中VIIIの拡大平面図を示す。
【図９】ＬＤＭＯＳの製造工程を示す（５）。
【図１０】図１の図中VIIIの拡大平面図を示す。
【図１１】図１の図中XIの拡大平面図を示す。
【図１２】図１の図中XIの拡大平面図を示す。
【図１３】ＬＤＭＯＳの製造工程を示す（６）
【図１４】ＬＤＭＯＳの製造工程を示す（７）
【図１５】変形例の幅広なトレンチ形成部の拡大平面図を示す。
【図１６】変形例のＬＤＭＯＳの製造工程を示す（１）。
【図１７】変形例のＬＤＭＯＳの製造工程を示す（２）。
【図１８】変形例のＬＤＭＯＳの製造工程を示す（３）。
【図１９】変形例のＬＤＭＯＳの製造工程を示す（４）。
【図２０】トレンチ形成部の変形例を示す。
【図２１】第２実施例の半導体装置の縦断面図を模式的に示す。
【図２２】従来の半導体装置の縦断面図を模式的に示す。
【符号の説明】
【００３９】
１０：レベルシフト回路
１１：低電位回路領域
１２：高電位回路領域
１３：絶縁分離用幅狭トレンチ部
１４：介在領域
１５：絶縁分離用幅広トレンチ部
１６：分離用イオン拡散領域
１８：媒介回路領域
２２：半導体基板
２４：絶縁層
２６：半導体層
２８：ＳＯＩ基板
３２：ボディ領域
３４：ボディコンタクト領域
３６：ソース領域
４２：ゲート絶縁膜
４４：ゲート電極
５２：ドリフト領域
６２：ＬＯＣＯＳ酸化膜
７２：ドレイン領域
８２：マスク膜
【図１】
2006269964.tif 000003
【図２】
2006269964.tif 000004
【図３】
2006269964.tif 000005
【図４】
2006269964.tif 000006
【図５】
2006269964.tif 000007
【図６】
2006269964.tif 000008
【図７】
2006269964.tif 000009
【図８】
2006269964.tif 000010
【図９】
2006269964.tif 000011
【図１０】
2006269964.tif 000012
【図１１】
2006269964.tif 000013
【図１２】
2006269964.tif 000014
【図１３】
2006269964.tif 000015
【図１４】
2006269964.tif 000016
【図１５】
2006269964.tif 000017
【図１６】
2006269964.tif 000018
【図１７】
2006269964.tif 000019
【図１８】
2006269964.tif 000020
【図１９】
2006269964.tif 000021
【図２０】
2006269964.tif 000022
【図２１】
2006269964.tif 000023
【図２２】
2006269964.tif 000024