(57)【要約】      （修正有）【課題】半導体チップとそれが載置されるリードフレームとの間の熱膨張率差に起因した応力歪みを抑制された半導体装置及びそれを備える回路基板を提供する。【解決手段】  半導体装置１は、シリコン基板５と、シリコン基板５の一面Ｓ１上に載置された半導体チップ２と、半導体チップ２におけるシリコン基板５と反対側の面Ｓ２上に設けられた突起電極６（第１の突起電極）と、シリコン基板５の面Ｓ１上に設けられた突起電極７（第２の突起電極）と、を備えている。突起電極６，７の先端部は、シリコン基板５の面Ｓ１からの高さが互いに略等しい。すなわち、これらの突起電極６，７の先端部は、同一平面（シリコン基板５の面Ｓ１に平行な平面）上に乗っている。【選択図】図１
2006352008.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板の一面上に載置された半導体チップと、
前記半導体チップにおける前記シリコン基板と反対側の面上に設けられた第１の突起電極と、
前記シリコン基板の前記一面上に設けられた第２の突起電極と、を備え、
前記第１および第２の突起電極の先端部は、前記シリコン基板の前記一面からの高さが互いに略等しいことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体チップは、前記シリコン基板に接続された裏面電極を有している半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第１および第２の突起電極は、半田ボール電極である半導体装置。
【請求項４】
請求項１または２に記載の半導体装置において、
前記第１および第２の突起電極は、ポスト電極である半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第１および第２の突起電極は、それぞれ前記半導体チップおよび前記シリコン基板上に直接に設けられている半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
前記半導体チップは、前記シリコン基板上に複数設けられている半導体装置。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置と、
前記半導体装置の前記第１および第２の突起電極に接続されたプリント配線基板と、
を備えることを特徴とする回路基板。
【請求項８】
請求項７に記載の回路基板において、
前記第１および第２の突起電極は、露出している回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および回路基板に関する。
【背景技術】
【０００２】
ダイオード、トランジスタまたはパワーＭＯＳＦＥＴ等の半導体チップには、裏面電極と１つ以上の表面電極とを有し、その主たる電流経路が裏面電極を経由する構造のものがある。以下、図７〜図１０を参照しつつ、かかる構造の半導体チップを備える従来の半導体装置について説明する。
【０００３】
図７は、従来の半導体装置の一例を示す断面図である。同図においては、半導体チップ１０２の裏面電極（図示せず）とリードフレーム１１０とが機械的電気的に接続されることにより、リードフレーム１１０上に半導体チップ１０２が載置されている。また、半導体チップ１０２の表面電極（図示せず）は、金線１１２によってリード１１１とワイヤボンディングされている。さらに、これらの半導体チップ１０２、リードフレーム１１０およびリード１１１等は、リード１１１の先端部を残して、封止樹脂１１３によって樹脂封止されている。
【０００４】
図８は、特許文献１に記載された半導体装置を示す断面図である。同図においては、半導体チップ１０２の裏面電極とリードフレーム１１０とがロウ材１１６を用いて機械的電気的に接続されることにより、リードフレーム１１０上に半導体チップ１０２が載置されている。また、半導体チップ１０２の表面電極１０３上に形成された突起電極１１４とリード１１１とが機械的電気的に接続されている。さらに、これらの半導体チップ１０２、リードフレーム１１０およびリード１１１等は、リード１１１の先端部を残して、封止樹脂１１３によって樹脂封止されている。
【０００５】
図９は、特許文献２に記載された半導体装置を示す断面図である。同図においても、図８と同様にして、リードフレーム１１０上に半導体チップ１０２が載置されている。また、半導体チップ１０２の表面電極１０３上およびリードフレーム１１０上それぞれに、ロウ材１１６によってポスト電極１１５が固着されている。さらに、これらの半導体チップ１０２、リードフレーム１１０およびポスト電極１１５等は、ポスト電極１１５の端面が露出するように、封止樹脂１１３によって樹脂封止されている。
【０００６】
図１０は、特許文献３，４に記載された半導体装置を示す断面図である。同図においても、図８および図９と同様にして、リードフレーム１１０上に半導体チップ１０２が載置されている。ここで、リードフレーム１１０の一端部は、半導体チップ１０２の搭載面側に向けて直角に屈曲している。また、半導体チップ１０２の表面電極１０３上には、突起電極１１４が形成されている。さらに、リードフレーム１１０の上記一端部側の先端１１０ａと突起電極１１４の先端とは、同一平面（上記搭載面と平行な平面）上に乗っており、共に外部電極として機能する。
【特許文献１】特開平１１−１７７００７号公報
【特許文献２】特開２０００−２４３８８０号公報
【特許文献３】特開２０００−２７７５４２号公報
【特許文献４】特開２００５−０５１２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図７〜図１０に示す半導体装置においては、シリコンによって構成された半導体チップ１０２と銅によって構成されたリードフレーム１１０との間の熱膨張率差に起因して、応力歪みが発生することがある。この応力歪みは、半導体チップ１０２とリードフレーム１１０との間の剥離や、それらを接続している接着材（図８〜図１０ではロウ材１１６がこれに該当する）の破断につながる。そして、かかる剥離や破断が生じた場合には、半導体チップ１０２とリードフレーム１１０とを結ぶ電流経路における電気抵抗が増大してしまう。
【課題を解決するための手段】
【０００８】
本発明による半導体装置は、シリコン基板と、上記シリコン基板の一面上に載置された半導体チップと、上記半導体チップにおける上記シリコン基板と反対側の面上に設けられた第１の突起電極と、上記シリコン基板の上記一面上に設けられた第２の突起電極と、を備え、上記第１および第２の突起電極の先端部は、上記シリコン基板の上記一面からの高さが互いに略等しいことを特徴とする。
【０００９】
この半導体装置においては、半導体チップが載置される基板として、シリコン基板が用いられている。これにより、半導体チップとシリコン基板との間の線膨張率差に起因する応力歪みを抑制することができる。
【発明の効果】
【００１０】
本発明によれば、半導体チップとそれが載置される基板との間の応力歪みが抑制された半導体装置およびそれを備える回路基板が実現される。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しつつ、本発明による半導体装置および回路基板の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１２】
図１は、本発明による半導体装置の一実施形態を示す斜視図である。また、図２は、本発明による半導体装置の一実施形態を示す側面図である。半導体装置１は、シリコン基板５と、シリコン基板５の一面Ｓ１上に載置された半導体チップ２と、半導体チップ２におけるシリコン基板５と反対側の面Ｓ２上に設けられた突起電極６（第１の突起電極）と、シリコン基板５の面Ｓ１上に設けられた突起電極７（第２の突起電極）と、を備えている。
【００１３】
半導体チップ２は、面Ｓ２上に形成された表面電極（図示せず）と、その反対側の面上に形成された裏面電極（図示せず）とを有している。上述の突起電極６は、この表面電極上に設けられている。また、半導体チップ２の裏面電極は、図２に示すように、ロウ材１６によってシリコン基板５に機械的電気的に接続されている。ロウ材１６は、例えば、クリーム半田または導電性接着剤である。
【００１４】
半導体チップ２とシリコン基板５とは、同一の材料によって構成されていることが好ましい。本実施形態においては、半導体チップ２およびシリコン基板５共にシリコンによって構成されている。すなわち、半導体チップ２が有する半導体基板はシリコン基板である。シリコン基板５の面Ｓ１側の表層には、Ａｌ等の導電層８が形成されている。導電層８は、例えば、スパッタまたは蒸着等によって形成することができる。導電層８の表面のうち突起電極７が載置される領域は、ＮｉＡｕめっき等で予め被覆しておくことが好ましい。
【００１５】
突起電極６，７の先端部は、シリコン基板５の面Ｓ１からの高さ（図２の高さｈ）が互いに略等しい。すなわち、これらの突起電極６，７の先端部は、同一平面（シリコン基板５の面Ｓ１に平行な平面）上に乗っている。突起電極７は、シリコン基板５の面Ｓ１上において、半導体チップ２が設けられた領域以外の領域に設けられている。例えば、半導体チップ２に作り込まれた半導体素子がパワーＭＯＳＦＥＴの場合、突起電極６はそのソースおよびゲートに接続され、突起電極７はシリコン基板５を介してドレインに接続される。突起電極６，７は、共に半田ボール電極であることが好ましい。
【００１６】
図３および図４を参照しつつ、半導体装置１の製造方法の一例を説明する。まず、半導体ウエハ４の素子形成面上に突起電極６を形成する（図３）。続いて、図３中に二点鎖線で表す位置をダイシングし、個片の半導体チップ２とする。次に、シリコン基板５ａの導電層８が形成された一主面の半導体チップ２を搭載する位置に、ロウ材１６を印刷する（図４（ａ））。さらに、導電層８の所定の位置に突起電極７を形成する（図４（ｂ））。その後、半導体チップ２をシリコン基板５ａの上記一主面上にロウ材１６によって固定する（図４（ｃ））。最後に、図４（ｃ）中の二点鎖線で表す位置をダイシングすることにより、半導体装置１が得られる。
【００１７】
なお、突起電極７の形成は、半導体チップ２をシリコン基板５ａ上に載置した後に行ってもよい。また、突起電極６，７の形成を共に、半導体チップ２をシリコン基板５ａ上に載置した後に、行ってもよい。その場合、突起電極６，７の形成を連続して行えるため、製造が容易となる。特に、突起電極６，７を同時に形成してもよく、その場合、製造工程を簡略化できる。
【００１８】
図１１は、本発明による回路基板の一実施形態を示す側面図である。この回路基板は、上述の半導体装置１、および半導体装置１の突起電極６，７に接続されたプリント配線基板２０を備えている。すなわち、プリント配線基板２０上に、半導体装置１がフェイスダウンで実装されている。また、この回路基板において、突起電極６，７は露出している。
【００１９】
本実施形態の効果を説明する。半導体装置１においては、半導体チップ２が載置される基板として、シリコン基板５が用いられている。これにより、半導体チップ２とシリコン基板５との間の線膨張率差に起因する応力歪みを抑制することができる。
【００２０】
かかる応力歪みは、半導体チップ２とシリコン基板５との間の剥離や、それらを接続しているロウ材１６の破断につながるものである。そして、かかる剥離や破断が生じた場合には、半導体チップ２とシリコン基板５とを結ぶ電流経路における電気抵抗（例えば、半導体チップ２の裏面電極の抵抗値）が増大してしまう。したがって、かかる応力歪みを抑制することは重要である。
【００２１】
半導体装置１においては、半導体チップ２がリードフレーム上ではなくシリコン基板５上に載置されているため、封止樹脂を設ける必要がない。このため、封止樹脂によって半導体装置１の放熱性が損なわれるのを防ぐことができる。実際、半導体装置１においては、封止樹脂が設けられていない。なお、半導体装置１の補強のためにシリコン基板５の面Ｓ１上に樹脂が設けられることも考えられる。しかし、その場合であっても、シリコン基板５の裏面（面Ｓ１と反対側の面）は樹脂で覆われないため、半導体チップ２で発生した熱をシリコン基板５側から効果的に放散させることができる。
【００２２】
これに対し、図７〜図９の半導体装置は、半導体チップ１０２とリードフレーム１１０とが封止樹脂１１３によって覆われた構造をしている。そのため、これらの半導体装置には、熱放散性の面で向上の余地がある。
【００２３】
また、半導体チップ２およびシリコン基板５それぞれに設けられた電極は、共に突起電極（突起電極６，７）である。このため、半導体装置１を基板等に実装する際に、これらの電極を互いに等しい条件で上記基板等に接続することが可能である。よって、実装が容易な構造の半導体装置１が実現されている。
【００２４】
これに対し、図１０の半導体装置においては、半田バンプまたは半田ボールからなる突起電極１１４と半田を持たない先端１１０ａとが、電極として混在している。そのため、この半導体装置をプリント配線基板等に実装する場合に、突起電極１１４と先端１１０ａとを、互いに等しい条件で上記基板等に接続することが困難である。また、先端１１０ａにクリーム半田を塗布する追加的な工程が必要となることもある。それゆえ、この半導体装置には、実装容易性の面でも向上の余地がある。
【００２５】
例えば、他の実装部品（半導体装置１と共に上記基板等に実装する部品）全てがＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＦＣ（Ｆｌｉｐ  Ｔｉｐ）等の半田ボール電極を持つ半導体装置である場合にも、先端１１０ａにクリーム半田を印刷する工程を廃止できない。また、他の実装部品全てがリードタイプやＬＣＣ（Ｌｅａｄｌｅｓｓ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ）等である場合のように基板側にクリーム半田が必要な場合、あるいは加熱や加圧によって圧着接続する場合には、突起電極１１４とクリーム半田との間の融点の違い等に起因して、実装条件の統一が難しくなってしまう。
【００２６】
突起電極６，７は、半田ボール電極である。これにより、他の実装部品が全てＢＧＡやＦＣ等の半田ボール電極を持つ半導体装置の場合に、実装基板へのクリーム半田の印刷工程が廃止でき、実装工程が簡略化できる。
【００２７】
ただし、突起電極６，７が半田ボール電極であることは必須ではない。突起電極６は、スタッドバンプ電極、ポスト電極、またはバンプ電極であってもよい。スタッドバンプ電極は、例えば、金属細線のボンディングにより形成することができる。ポスト電極は、例えば、半導体チップ２上に立設した金属柱として形成することができる。また、バンプ電極は、例えば、めっきにより形成することができる。一方、突起電極７は、ポスト電極またはバンプ電極であってもよい。
【００２８】
例えば、図５においては、第１の突起電極としてスタッドバンプ電極６ａが、第２の突起電極としてポスト電極７ａが形成されている。これにより、他の実装部品の実装のために基板へのクリーム半田の塗布が必要な場合、あるいは加熱や加圧によって圧着接続する場合においても実装方法が統一できる。
【００２９】
なお、突起電極６，７がポスト電極である場合、これらの突起電極６，７は、それぞれ半導体チップ２およびシリコン基板５上に直接に設けられることが好ましい。それにより、図９に示すようにポスト電極がロウ材等を介して設けられている場合に比して、ポスト電極の位置を所望の位置に高精度で形成することが可能となる。例えば、めっきによりポスト電極を形成することにより、ポスト電極を半導体チップ２またはシリコン基板５上に直接に形成することができる。
【００３０】
さらに、半導体装置１においては、図７〜９の半導体装置に比して製造工程が簡略であるため、コスト高にならない。また、図７および図８の半導体装置とは異なり、リードが封止樹脂から突出していないため、実装スペースが大きくならない。また、全ての外部電極（突起電極６，７）は、それらの先端部が同一平面上に乗るように設けられるとともに、同一種類の金属材料で構成されている。このため、他の実装部品と同一の実装条件で実装できる。
【００３１】
図１１の回路基板は、封止樹脂を設ける必要のない半導体装置１を備えているため、放熱性に優れている。しかも、この回路基板においては、突起電極６，７が露出している。このため、半導体装置１とプリント配線基板２０との間にアンダーフィル樹脂等の樹脂が充填されている場合に比して、高い放熱性が実現されている。
【００３２】
また、上述のとおり半導体チップ２およびシリコン基板５それぞれに設けられた電極が共に突起電極（突起電極６，７）であるため、プリント配線基板２０への半導体装置１の実装を容易に行うことができる。したがって、製造が容易な回路基板が実現されている。
【００３３】
本発明による半導体装置および回路基板は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、半導体チップ２は、シリコン基板５上に複数設けられていてもよい。すなわち、必要に応じて、シリコン基板５上に複数の半導体チップを搭載し、モジュール化してもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明による半導体装置の一実施形態を示す斜視図である。
【図２】本発明による半導体装置の一実施形態を示す側面図である。
【図３】実施形態に係る半導体装置の製造方法の一例を示す工程図である。
【図４】（ａ）〜（ｃ）は、図１および図２の半導体装置の製造方法の一例を示す工程図である。
【図５】実施形態に係る半導体装置の変形例を示す側面図である。
【図６】実施形態に係る半導体装置の変形例を示す側面図である
【図７】従来の半導体装置の一例を示す断面図である。
【図８】特許文献１に記載された半導体装置を示す断面図である。
【図９】特許文献２に記載された半導体装置を示す断面図である。
【図１０】特許文献３，４に記載された半導体装置を示す断面図である。
【図１１】本発明による回路基板の一実施形態を示す側面図である。
【符号の説明】
【００３５】
１    半導体装置
２    半導体チップ
４    半導体ウエハ
５    シリコン基板
５ａ    シリコン基板
６，７    突起電極
６ａ    スタッドバンプ電極
７ａ    ポスト電極
８    導電層
１６    ロウ材
２０    プリント配線基板
【図１】
2006352008.tif 000003
【図２】
2006352008.tif 000004
【図３】
2006352008.tif 000005
【図４】
2006352008.tif 000006
【図５】
2006352008.tif 000007
【図６】
2006352008.tif 000008
【図７】
2006352008.tif 000009
【図８】
2006352008.tif 000010
【図９】
2006352008.tif 000011
【図１０】
2006352008.tif 000012
【図１１】
2006352008.tif 000013