(57)【要約】【課題】主たるプロセッサと複数の従たるプロセッサとが記録媒体を共有する構成において、主たるプロセッサと記録媒体との情報転送のパフォーマンスを低下させることなく、各々のプロセッサが記録媒体を共有しアクセスすることが可能な記録媒体制御装置を提供する。【解決手段】主たるプロセッサと少なくとも１つ以上の従たるプロセッサとが記録媒体を共有するための制御を行う記録媒体制御装置であって、前記従たるプロセッサと前記記録媒体との間で授受される情報が格納されるメモリと、前記メモリへの入出力処理を行うメモリインターフェース部と、前記従たるプロセッサと対応し、前記メモリインターフェース部を介して、該従たるプロセッサと前記メモリとの間で授受される情報を転送するメモリ転送部と、前記主たるプロセッサからの指示により、前記メモリと前記記録媒体との間で授受される情報を転送する記録媒体転送部とを有している。【選択図】図１
2006004233.tif 000002
【特許請求の範囲】
【請求項１】
主たるプロセッサと少なくとも１つ以上の従たるプロセッサとが記録媒体を共有するための制御を行う記録媒体制御装置であって、前記従たるプロセッサと前記記録媒体との間で授受される情報が格納されるメモリと、前記メモリへの入出力処理を行うメモリインターフェース部と、前記従たるプロセッサと対応し、前記メモリインターフェース部を介して、該従たるプロセッサと前記メモリとの間で授受される情報を転送するメモリ転送部と、前記主たるプロセッサからの指示により、前記メモリと前記記録媒体との間で授受される情報を転送する記録媒体転送部とを有することを特徴とする記録媒体制御装置。
【請求項２】
請求項１に記載の記録媒体制御装置において、前記メモリ転送部は、前記メモリへの転送要求を、前記従たるプロセッサより受信すると、該従たるプロセッサより送られてくる情報を、前記メモリインターフェース部を介して前記メモリへ転送を開始することを特徴とする記録媒体制御装置。
【請求項３】
請求項２に記載の記録媒体制御装置において、前記メモリ転送部は、前記従たるプロセッサより前記メモリ転送要求を受信した場合に、前記主たるプロセッサへの伝達内容を特定のレジスタへ設定するとともに、前記主たるプロセッサへの割り込み信号をアサートすることを特徴とする記録媒体制御装置。
【請求項４】
請求項３に記載の記録媒体制御装置において、前記メモリ転送部は、前記特定のレジスタを前記主たるプロセッサから参照された場合に、前記主たるプロセッサへの割り込み信号をネゲートするとともに、前記主たるプロセッサは、前記特定のレジスタに設定された伝達内容に従って、前記メモリに格納された情報を、前記記録媒体転送部を介して前記記録媒体へ転送することを特徴とする記録媒体制御装置。
【請求項５】
請求項１に記載の記録媒体制御装置において、前記メモリ転送部は、記録媒体からメモリへの情報の転送要求を、前記従たるプロセッサより受信すると、前記主たるプロセッサへの伝達内容を特定のレジスタへ設定するとともに、前記主たるプロセッサへの割り込み信号をアサートすることを特徴とする記録媒体制御装置。
【請求項６】
請求項５に記載の記録媒体制御装置において、前記主たるプロセッサは、前記従たるプロセッサからの割り込みを検知すると、前記特定のレジスタに設定された伝達内容に従って、前記記録媒体の情報を、前記記録媒体転送部を介して前記メモリに転送するとともに、前記メモリ転送部は、前記特定のレジスタの内容を参照されると、前記主たるプロセッサへの割り込み信号をネゲートすることを特徴とする記録媒体制御装置。
【請求項７】
請求項６に記載の記録媒体制御装置において、前記主たるプロセッサは、前記記録媒体の情報の転送が完了すると、前記従たるプロセッサへの伝達内容を特定のレジスタへ設定するとともに、前記メモリ転送部内の従たるプロセッサへの割り込み発生レジスタにビットを立て、前記メモリ転送部は、前記割り込み発生レジスタにビットが立ったことを検知すると、前記従たるプロセッサへの割り込み信号をアサートすることを特徴とする記録媒体制御装置。
【請求項８】
請求項７に記載の記録媒体制御装置において、前記従たるプロセッサは、割り込みを検知すると、前記特定のレジスタに設定された伝達内容に従って、前記メモリからの転送を開始するとともに、前記メモリ転送部は前記従たるプロセッサへの割り込み信号をネゲートすることを特徴とする記録媒体制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のプロセッサが記録媒体を共有するための制御を行う記録媒体制御装置に関し、動画記録再生装置に適用して好適である。
【背景技術】
【０００２】
従来、複数のＣＰＵが記録媒体を共有するためには、記録媒体にアクセスを行うＣＰＵ（Central Processing Unit）は、記録媒体とのＩＯ（入出力）インターフェースを有するＣＰＵを介して情報転送を行うのが一般的であった。
図４は、従来のハードウェア構成を表すブロック図であり、記録媒体２０と、記録媒体２０とのＩＯインターフェースを有するＣＰＵ２１と、記録媒体２０とのＩＯインターフェースを有さない複数のＣＰＵ２２と、それらのＣＰＵ２１，２２を接続するバス２３により構成される。
【０００３】
この構成の場合、ＣＰＵ２２が記録媒体２０にアクセスするには、ＣＰＵ２１を介して情報の転送を行う必要があるため、複数のＣＰＵ２２から大量のデータ転送の要求があるとＣＰＵ２１の処理能力がネックとなり、処理効率が低下する問題があった。
【０００４】
この問題を解決するために、特許文献１の情報処理システムでは、図５に示すようなハードウェア構成を提案している。この情報処理システムは、記録媒体３０と、複数のＣＰＵ３１と、それらのＣＰＵ３１を接続するバス３２により構成されている。
この構成を用いた場合、記録媒体３０を直接バス３２に接続することにより、各々のＣＰＵ３１が他のＣＰＵを介することなく記録媒体３０にアクセスすることが可能となり、処理が高速に行える。
【特許文献１】特開平４−５２７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の技術を用いて複数のＣＰＵが記録媒体を共有する構成とした場合、各ＣＰＵが有する記録媒体との既存のＩＯインターフェースは、バスに直接接続することができないため、バスに対応するようにハードウェアを大幅に修正する必要がある。また、記録媒体へのＩＯ制御を行うためのソフトウェアについても同様である。
【０００６】
また、複数のＣＰＵのうち、ある１つの主たるＣＰＵが、複数の従たるＣＰＵを従えてシステム全体を統括するハードウェア構成を用いる場合、主たるＣＰＵは、従たるＣＰＵと記録媒体との間の情報の授受を効率的に制御するために授受状況を把握し、記録媒体のシークタイムを抑制するために記録媒体へのアクセス権限を有することが重要である。
【０００７】
本発明は、上述の実情を考慮してなされたものであって、主たるプロセッサと少なくとも１つ以上の従たるプロセッサとが記録媒体を共有する構成において、主たるプロセッサと記録媒体との情報転送のパフォーマンスを低下させることなく、また、複数のプロセッサから同時に記録媒体へのアクセスがある場合にも記録媒体のシークを発生させることなく、各々のプロセッサが記録媒体を共有しアクセスすることが可能な記録媒体制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明を以下の構成とした。
本発明の記録媒体制御装置は、主たるプロセッサと少なくとも１つ以上の従たるプロセッサとが記録媒体を共有するための制御を行う記録媒体制御装置であって、前記従たるプロセッサと前記記録媒体との間で授受される情報が格納されるメモリと、前記メモリへの入出力処理を行うメモリインターフェース部と、前記従たるプロセッサと対応し、前記メモリインターフェース部を介して、該従たるプロセッサと前記メモリとの間で授受される情報を転送するメモリ転送部と、前記主たるプロセッサからの指示により、前記メモリと前記記録媒体との間で授受される情報を転送する記録媒体転送部とを有している。
【０００９】
主たるプロセッサは、メモリを介さず記録媒体へ直接アクセスする一方、従たるプロセッサは、主たるプロセッサの制御のもとにメモリを介して記録媒体へアクセスする。これにより、主たるプロセッサと記録媒体との情報転送のパフォーマンスを低下させることなく、また、複数のプロセッサから同時に記録媒体へのアクセスがある場合にも記録媒体のシークを発生させることなく、各々のプロセッサが記録媒体を共有しアクセスすることが可能である。
【００１０】
また、ＩＯインターフェースを備える従たるプロセッサそれぞれに対応させたメモリ転送部を備えることにより、各々の従たるプロセッサがＩＯ制御を行うためのハードウェアならびにソフトウェアの修正量を大幅に減少させることが可能である。
【００１１】
また、従たるプロセッサは、主たるプロセッサに伝達すべき内容がある場合、メモリ転送部に特定の処理要求を発行することにより、主たるプロセッサへの割り込み信号をアサートすることにより、主たるプロセッサにその旨を伝達することができる。
【００１２】
また、メモリ転送部内に、主たるプロセッサと従たるプロセッサとからアクセス可能なレジスタを備えることにより、主たるプロセッサから従たるプロセッサへ、あるいは従たるプロセッサから主たるプロセッサへ伝達すべき内容がある場合に、ＧＰＩＯ、Ｉ２Ｃ、ＶＭＩといった通信用インターフェースを用いずとも、両プロセッサが上記レジスタをアクセスすることによりプロセッサ間の通信が可能である。
【００１３】
また、主たるプロセッサからメモリ転送部内の上記レジスタを参照された場合に、主たるプロセッサへの割り込み信号を解除することができる。
【００１４】
また、主たるプロセッサは、従たるプロセッサに伝達すべき内容がある場合、主たるプロセッサからメモリ転送部内の上記レジスタを変更することにより、従たるプロセッサにその旨を伝達することができる。
【発明の効果】
【００１５】
本発明によれば、主たるプロセッサと少なくとも１つ以上の従たるプロセッサとが記録媒体を共有する構成において、主たるプロセッサと記録媒体との情報転送のパフォーマンスを低下させることなく、また、複数のプロセッサから同時に記録媒体へのアクセスがある場合にも記録媒体のシークを発生させることなく、各々のプロセッサが記録媒体を共有しアクセスすることが可能である。
【００１６】
また、各々の従たるプロセッサがＩＯ制御を行うためのハードウェアならびにソフトウェアの修正量を大幅に減少させることが可能である。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の記録媒体制御装置に係る好適な実施形態について説明する。
図１は、本実施形態に係る記録媒体制御装置のハードウェア構成を示すブロック図であり、図１において、記録媒体制御装置１は、主たるプロセッサ２と、主たるプロセッサ２の制御下にある、少なくとも１つ以上の従たるプロセッサ３とが１台の記録媒体４を共有するための制御を行う。
【００１８】
さらに、記録媒体制御装置１は、従たるプロセッサ３と記録媒体４との間で授受される情報が格納されるメモリ１３と、メモリ１３への入出力処理を行うメモリインターフェース（Ｉ／Ｆ）部１４と、従たるプロセッサ３とメモリ１３との間で授受される情報を転送するメモリ転送部１１と、記録媒体４への情報の転送処理を行う記録媒体転送部１２とを含んで構成されている。ここで、一般的には、主たるプロセッサ２や複数の従たるプロセッサと、記録媒体制御装置１とは同じボード上に、従たるプロセッサ３とメモリ転送部１１とが一対一に対応するように配置される。
また、主たるプロセッサ２と従たるプロセッサ３は、それぞれ記録媒体転送部１２とメモリ転送部１１に対し、仮想ドライブとしてアクセスすることが可能となっている。
【００１９】
メモリ転送部１１は、送受信部１１１、制御部１１２、転送部１１３を含んで構成される。制御部１１２には、主たるプロセッサ２と従たるプロセッサ３との通信のためのデータおよび処理要求を設定するレジスタ１１４を備えている。
本発明では、従たるプロセッサ３が記録媒体４にアクセスを行う場合、記録媒体４への頻繁なアクセスを抑制するため、授受される情報を一旦メモリ１３に格納するようにしている。また、送受信部１１１は、従たるプロセッサ３からのデータアクセスとレジスタアクセスの振り分けを行い、データアクセスであった場合には転送部１１３へ、レジスタアクセスであった場合には制御部１１２内のレジスタ１１４へ情報を転送する。
【００２０】
上記構成において、例えば、アプリケーションが記録媒体に録画あるいは記録媒体から再生を行う場合には、システムを統括する主たるプロセッサ２は、エンコーダ機能、デコーダ機能、あるいはその他の機能が割り当てられている従たるプロセッサ３に、再生か録画か、何番目のコンテンツか等を、通信ポートを介して処理内容を伝達する。
【００２１】
（１）記録媒体へのデータ書き込み
アプリケーションから記録媒体へデータを書き込む処理の場合には、主たるプロセッサ２は、書き込み機能を有する従たるプロセッサ３へ、書き込むデータを格納している主メモリの開始アドレスとデータ長と指定して通信ポートを介して処理内容を伝達する。
【００２２】
以下、主たるプロセッサ２から指定された処理内容を従たるプロセッサ３が実行する手順を図２の動作シーケンス図を用いて説明する。
従たるプロセッサ３は、主メモリから記録媒体へデータを書き込むライトコマンドをレジスタ１１４へ設定するためのレジスタ設定要求をメモリ転送部１１へ伝達するとともに、主メモリからデータの転送を開始する。
【００２３】
メモリ転送部１１は、レジスタ設定要求によって送受信部１１１を動作させて、「ライトコマンド」をレジスタ１１４へ設定する。
メモリ転送部１１は、レジスタ１１４に値が設定されると、レジスタ１１４の内容を解析し、「ライトコマンド」であることを確認すると、その後従たるプロセッサ３より送られた情報を、転送部１１３によりメモリＩ／Ｆ部１４を介してメモリ１３に転送する。
このメモリ１３は、メモリバス上のアビータにより制御され、リクエスト順に処理を実行することによって、従たるプロセッサ３に対してシェアリングされる。
【００２４】
従たるプロセッサ３は、メモリ１３への転送が終了すると、その旨を主たるプロセッサ２に伝達するため、次の値をレジスタ１１４へ設定するようにメモリ転送部１１へ要求し、送受信部１１１がこれらの値をレジスタ１１４へ設定する。この際、設定レジスタへの伝達内容は、アドレス、データ長等、予め割り振られているレジスタの内容とは関係なく、自由に設定できるものとする。
【００２５】
・メモリ１３への転送が完了したことを示す特殊コマンド、
・メモリ１３の格納先の開始アドレス、
・転送したデータのデータ長
【００２６】
メモリ転送部１１は、レジスタ１１４へ値が設定されると、従たるプロセッサ３より特殊コマンドが発行されたことを確認し、制御部１１２より主たるプロセッサ２へ割り込み信号をアサートする。
主たるプロセッサ２は、複数の外部割込みピンを有しており、どのメモリ転送部１１からの割り込み要因であるかを特定することができる。
主たるプロセッサ２は、この割り込み要因によりどのメモリ転送部１１（従たるプロセッサ３）からの割り込みであるかを検知し、レジスタ１１４の内容を参照し、従たるプロセッサ３からの伝達内容を確認し、それと同時に、制御部１１２は割り込み信号をネゲートする。
さらに、主たるプロセッサ２は、レジスタ１１４の伝達内容に従い、メモリ１３に格納されているデータを記録媒体転送部１２により記録媒体４に転送し、一連のライト処理を終了する。
【００２７】
（２）記録媒体からのデータ読み取り
次に、アプリケーションから記録媒体に記憶されているコンテンツの読み込み処理の場合には、通信ポートを介して処理依頼を受け取った従たるプロセッサ３は、コンテンツテーブルから指定されたコンテンツ番号に対応する記録媒体４の格納先の開始アドレスとそのデータ長を取り出す。ここで、コンテンツテーブルは、コンテンツ番号と、このコンテンツが記録媒体４に格納されている開始アドレスとデータ長とを対応させたものである。
【００２８】
以下、主たるプロセッサ２から指定された処理内容を従たるプロセッサ３が実行する手順を図３の動作シーケンス図を用いて説明する。
従たるプロセッサ３は、次の値をレジスタ１１４へ設定するようにレジスタ設定要求をメモリ転送部１１へ伝達する。
・記録媒体から主メモリへデータを読み込むリードコマンド、
・コンテンツの格納されている開始アドレス、
・コンテンツのデータ長
【００２９】
メモリ転送部１１は、レジスタ設定要求によって送受信部１１１を動作させて、上記の値をレジスタ１１４へ設定する。
メモリ転送部１１は、レジスタ１１４に値が設定されると、レジスタ１１４の内容を解析し、記録媒体からの読み取りコマンドであることを確認すると、制御部１１２より主たるプロセッサ２へ割り込み信号をアサートする。
【００３０】
主たるプロセッサ２は、メモリ転送部１１（従たるプロセッサ３）からの割り込みを検知すると、レジスタ１１４の内容を参照して伝達内容を確認し、それと同時に、制御部１１２は割り込み信号をネゲートする。
主たるプロセッサ２は、レジスタ１１４の伝達内容に従い、記録媒体４の情報をメモリ１３に転送し、メモリ１３への転送が終了すると、その旨を従たるプロセッサ３に伝達するために、レジスタ１１４にメモリ１３の格納先の開始アドレス、データ長等の伝達したい内容を設定し、レジスタ１１４内の割り込み発生レジスタにビットを立てる。
【００３１】
メモリ転送部１１は、主たるプロセッサ２より割り込み発生レジスタにビットが立ったことを確認すると、送受信部１１１よりバスを通じて割り込み信号を従たるプロセッサ３へアサートする。
従たるプロセッサ３は、割り込みを検知すると、記録媒体４からメモリ１３への情報の転送が終了したことを認知し、レジスタ１１４の内容を参照し、主たるプロセッサ２からの伝達内容を確認し、それと同時に、送受信部１１１は従たるプロセッサ３への割り込み信号をネゲートする。
【００３２】
従たるプロセッサ３は、レジスタ１１４の伝達内容に従い、一般的なドライブにリードを行う場合と同様に、メモリ１３へ読み込んだデータの開始アドレス、そのデータのデータ長をレジスタ１１４にそれぞれ設定させ、リードコマンドを発行すると、メモリ１３から主メモリへのリードが開始される。リード終了後、一連のリード処理は終了する。
【００３３】
以上のような構成により、主たるプロセッサと記録媒体との情報転送のパフォーマンスを低下させることなく、また、複数のプロセッサから同時に記録媒体へのアクセスがある場合にも記録媒体のシークを発生させることなく、各々のプロセッサが記録媒体を共有しアクセスすることが可能である。
【００３４】
また、各々の従たるプロセッサがＩＯ制御を行うためのハードウェアならびにソフトウェアの修正量を大幅に減少させることが可能である。
また、従たるプロセッサが主たるプロセッサに伝達すべき内容がある場合、メモリ転送部内の送受信部に特定のコマンドを発行し、主たるプロセッサへ割り込み信号をアサートすることにより、主たるプロセッサにその旨を伝達することができる。
【００３５】
また、主たるプロセッサから従たるプロセッサへ、あるいは従たるプロセッサから主たるプロセッサへ伝達すべき内容がある場合に、ＧＰＩＯ、Ｉ２Ｃ、ＶＭＩといった通信用インターフェースを用いずとも、両プロセッサが共有レジスタをアクセスすることによりプロセッサ間の通信が可能である。
【００３６】
また、メモリ転送部内の制御部が主たるプロセッサへ割り込みを発生させた後に、主たるプロセッサが上記共有レジスタを参照することにより、主たるプロセッサへの割り込みを解除することが可能である。
【００３７】
また、主たるプロセッサが従たるプロセッサに伝達すべき内容がある場合、メモリ転送部内の制御部における共有レジスタへ伝達内容を書き込み、従たるプロセッサへ割り込み信号をアサートすることにより、従たるプロセッサにその旨を伝達することができる。
【図面の簡単な説明】
【００３８】
【図１】実施形態に係る記録媒体制御装置のハードウェア構成を示すブロック図である。
【図２】実施形態に係る記録媒体制御装置における、従たるプロセッサの記録媒体へのライト処理の手順を示す動作シーケンス図である。
【図３】実施形態に係る記録媒体制御装置における、従たるプロセッサの記録媒体へのリード処理の手順を示す動作シーケンス図である。
【図４】従来のハードウェア構成を示すブロック図である。
【図５】従来のハードウェア構成を示すブロック図である。
【符号の説明】
【００３９】
１…記録媒体制御装置、２…主たるプロセッサ、３…従たるプロセッサ、４…記録媒体、１１…メモリ転送部、１１１…送受信部、１１２…制御部、１１３…転送部、１１４…レジスタ、１２…記録媒体転送部、１３…メモリ、１４…メモリインターフェース部、２０，３０…記録媒体、２１，２２，３１…ＣＰＵ、２３，３２…バス。
【図１】
2006004233.tif 000003
【図２】
2006004233.tif 000004
【図３】
2006004233.tif 000005
【図４】
2006004233.tif 000006
【図５】
2006004233.tif 000007