(57)【要約】【課題】  昇圧型DC/DCコンバータの出力電圧を低電圧レベルから高電圧レベルに切り替えたときの突入電流を最小限に抑える。【解決手段】  LED6の輝度を低輝度から高輝度に切り替え設定すると、制御回路81は、現設定データより1ステップ高い設定データをD/Aコンバータ84に出力し、D/Aコンバータ84は、該設定データに対応する電圧を基準電圧としてコンパレータ85へ出力する。コンパレータ85は、ドライバ制御回路86に対して昇圧動作を指示し、ドライバ制御回路86はFET3をオン／オフ制御することにより昇圧動作を開始する。DC/DCコンバータの出力電圧が設定データに相当する電圧に達すると、コンパレータ85の指示によりドライバ制御回路86は昇圧動作を停止する。制御回路81は、この動作を所定時間毎に前回よりも1ステップ高い設定データをD/Aコンバータ84に出力する動作を、高輝度電圧レベルとなるまで繰り返す。【選択図】      図１
2006141184.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、該直流電源の正極にインダクタを介してその一方の端子が接続され、他方の端子が前記直流電源の負極に接続されたスイッチング素子と、前記インダクタとスイッチング素子の接続点にアノードが接続されたダイオードと、該ダイオードのカソードと前記直流電源の負極の間に接続されたコンデンサと、前記スイッチング素子をオン／オフ制御するスイッチング制御部とからなり、前記コンデンサの両端から前記直流電源の電圧を昇圧した少なくとも２つの電圧レベル（低電圧レベル及び高電圧レベル）を切り替えて出力することを可能に構成された昇圧型ＤＣ／ＤＣコンバータにおいて、
前記スイッチング制御部は、
前記低電圧レベルと高電圧レベルに対応する昇圧値データをデジタルデータとして設定する手段と、前記低電圧レベルに対応する昇圧値データが設定されている状態において前記高電圧レベルへの切り替え指示を受けたとき、切り替え動作を起動するとともに、前記低電圧レベルから前記高電圧レベルまで所定のレベル差で階段状に上昇するデジタル昇圧値データを、所定時間間隔で順次設定して出力する手段を有する制御回路と、
昇圧動作に使用されるクロックを発生するクロック発生回路と、
前記制御回路から切り替え動作を起動する信号を受けて、前記クロック発生回路のクロックのＤｕｔｙ比を制御するＤｕｔｙ制御信号を発生するＤｕｔｙ制御回路と、
前記制御回路から出力される前記所定のレベル差で上昇するデジタル昇圧値データを入力して、該デジタル昇圧値データに対応する基準電圧を前記所定時間間隔で順次発生するＤ／Ａコンバータと、
昇圧された出力電圧レベルと前記Ｄ／Ａコンバータから出力される基準電圧とを比較し、前記出力電圧レベルが前記基準電圧以上か、または基準電圧より低いかを判定するコンパレータと、
前記クロック発生回路、Ｄｕｔｙ制御回路およびコンパレータからの信号を受け、前記昇圧された出力電圧レベルが前記基準電圧よりも低いと判定されている間、前記Ｄｕｔｙ制御信号によりそのＤｕｔｙ比が変調された前記クロック信号を用いて前記スイッチング素子のオン／オフ動作を制御するドライバ制御回路とを備えている、
ことを特徴とする出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータ。
【請求項２】
前記Ｄｕｔｙ制御回路は、前記高電圧レベルへの切り替え動作を起動する信号を受けて、前記クロック発生回路のクロックのＤｕｔｙ比を、前記高電圧レベルが発生可能なＤｕｔｙ比に設定するＤｕｔｙ制御信号を発生する手段を有していることを特徴とする請求項１に記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータ。
【請求項３】
前記Ｄｕｔｙ制御回路は、前記高電圧レベルへの切り替え動作を起動する信号を受けて、前記クロック発生回路のクロックのＤｕｔｙ比を、前記低電圧レベルから所定のレベル差で階段状に上昇する電圧レベルを発生可能な各Ｄｕｔｙ比に前記所定時間間隔で順次設定するＤｕｔｙ制御信号を発生する手段を有していることを特徴とする請求項１に記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータ。
【請求項４】
前記制御回路は、前記クロック発生回路のクロックを所定数計数することによって前記所定時間を設定する手段を有していることを特徴とする請求項１〜３のいずれかに記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータ。
【請求項５】
タイマーが備えられており、前記制御回路は、前記所定時間を該タイマーにより設定する手段を有していることを特徴とする請求項１〜３のいずれかに記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータ。
【請求項６】
前記Ｄ／Ａコンバータの出力端に、前記コンパレータに入力する該Ｄ／Ａコンバータの出力電圧を遅延させるためのコンデンサが接続されていることを特徴とする請求項１〜５のいずれかに記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータ。
【請求項７】
前記制御回路は、前記高電圧レベルに対応する昇圧値データが設定されている状態において、前記低電圧レベルへの切り替え指示を受けたとき、該切り替え指示と同時に前記低電圧レベルに対応する昇圧値データを設定する手段を有していることを特徴とする請求項１に記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータ。
【請求項８】
請求項１〜８のいずれかに記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータの出力電圧が供給され、前記低電圧レベルと高電圧レベルに対応する低輝度状態と高輝度状態に調整されるＬＥＤを備えていることを特徴とするＬＥＤ輝度調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧型ＤＣ／ＤＣコンバータに関し、特にその出力電圧を調整することが可能な昇圧型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
直流電源と直列にインダクタ（コイル）及びスイッチング素子を接続し、該インダクタとスイッチング素子の接続点をダイオードのアノードに接続するとともに該ダイオードのカソードをコンデンサの一端及び出力端子に接続し、パルス幅変調回路等からなるデューティ比制御回路によりスイッチング素子のオン／オフ時間を制御することによって、昇圧された電圧を出力する昇圧型ＤＣ／ＤＣコンバータは、例えば特許文献１等に示されているように、従来から知られている。
【０００３】
このデューティ制御回路によりそのデューティ比が制御された所定周期Ｔのパルスをスイッチング素子に入力する構成の昇圧型ＤＣ／ＤＣコンバータでは、ＴＯＮとなるパルス幅の区間、ＴＯＮに対応する電圧をスイッチング素子に入力してスイッチング素子をオン状態とすることにより、直流電源からの電流をインダクタ及びスイッチング素子を介して流し、その後、ＴＯＦＦとなるパルス幅の区間、ＴＯＦＦに対応する電圧をスイッチング素子に入力してスイッチング素子をオフに切り替え、それまでインダクタに流れていた電流の過渡応答により、インダクタ及びスイッチング素子の接続点の電圧を直流電源電圧以上に上昇させる。
【０００４】
この上昇した電圧による電流は、インダクタ及びスイッチング素子の接続点にそのアノードが接続されたダイオードを介して出力されるとともに、該ダイオードのカソードに接続されたコンデンサに充電される。また、スイッチング素子がオンのときにはダイオードのアノード側は接地電位となりダイオードはオフとなって、コンデンサに充電された電荷による電流は負荷へ出力される。これにより、直流電源電圧以上に昇圧された直流出力電圧が得られる。昇圧される出力電圧の値は、デューティ制御回路によって所定周期Ｔのパルスのデューティ比を変更することにより調整できる。
【０００５】
図１は、上記構成の昇圧型ＤＣ／ＤＣコンバータで昇圧された出力電圧をＬＥＤに供給し、昇圧される電圧の値を切り替えてＬＥＤの輝度を調整することができるようにした回路構成を示しており、図６は、図１に示す回路を用いて、ＬＥＤの輝度を低輝度（暗い状態）から高輝度（明るい状態）に変更する場合の出力電圧調整動作を示すタイムチャートを示している。
【０００６】
この昇圧型ＤＣ／ＤＣコンバータは、本回路が適用される装置の電源であるとともに本回路の昇圧電圧を得るための入力電圧となる電池１と、入力電圧を昇圧する動作を行うための回路であるインダクタ２、スイッチング素子として動作するＦＥＴ３、ダイオード４、コンデンサ５と、負荷であるＬＥＤ６と、昇圧された電圧の分圧された電圧を発生するための抵抗７と、ＦＥＴ３のオン／オフ動作を制御するスイッチング制御部８により構成される。
【０００７】
また、スイッチング制御部８は、外部から設定された出力電圧値に対応する昇圧値データを設定するとともにスイッチング制御部８の動作を制御する制御回路８１と、昇圧動作に使用されるクロックを発生するクロック発生回路８２と、制御回路８１で設定されている昇圧値データに従ってクロック発生回路８１のクロックのＤｕｔｙ比を制御する信号を発生するＤｕｔｙ制御回路８３と、制御回路８１で設定された昇圧値データに対応する基準電圧を発生するＤ／Ａコンバータ８４と、昇圧された出力電圧とＤ／Ａコンバータ８４から出力される基準電圧とを比較し、その大小関係に応じて昇圧動作を制御する信号を発生するコンパレータ８５と、クロック発生回路８２、Ｄｕｔｙ制御回路８３及びコンパレータ８５からの信号を入力してＦＥＴ３のオン／オフ動作を制御するドライバ制御回路８６とにより構成される。
【０００８】
ＬＥＤ６の輝度を低輝度（暗い状態）から高輝度（明るい状態）に変更するときに、ＬＥＤ６を高輝度状態にする出力電圧値が制御回路８１に設定されると、制御回路８１は、高電圧レベル切り替え動作を起動するとともに、Ｄ／Ａコンバータ８４に対して、高電圧レベルに対応して設定された昇圧値データを出力する。また、Ｄｕｔｙ制御回路８３は、制御回路８１から高電圧レベル切り替え動作起動信号を受けて、昇圧値データに対応する昇圧電圧が得られるようにクロック発生回路８２のクロックのＤｕｔｙ比を制御する信号を発生してドライバ制御回路８６へ出力する。特許文献１に記載されているように、このＤｕｔｙ比は、高い出力電圧が設定される程スイッチング素子として動作するＦＥＴ３のオン時間が長くなるように制御される。
【０００９】
Ｄ／Ａコンバータ８４は、制御回路８１で設定された昇圧値データに対応するアナログ電圧を基準電圧としてコンパレータ８５へ出力する。例えば図６に示すように、制御回路８１が現設定データである“００１１”データ（低輝度設定データ）を、高輝度出力電圧値となる設定データである“１０１１”に切り替えると、Ｄ／Ａコンバータ８４から出力される基準電圧は“１０１１”データに対応する電圧となる。ＤＣ／ＤＣコンバータの現出力電圧は“００１１”に対応する電圧であり、ＬＥＤ６と抵抗７で分圧された出力電圧はＤ／Ａコンバータ８４から出力される設定基準電圧よりも低いので、コンパレータ８５は、ドライバ制御回路８６に対して、昇圧動作（スイッチング動作）を指示する信号を出力する。
【００１０】
ドライバ制御回路８６は、コンパレータ８５からの昇圧動作指示を受けると、クロック発生回路８２のクロック信号をＤｕｔｙ制御回路８３により設定された高輝度出力電圧に対応するＤｕｔｙ比でパルス幅変調した信号をＦＥＴ３のゲートに供給し、ＦＥＴ３をオン／オフ制御することにより昇圧動作を開始する。ＤＣ／ＤＣコンバータの出力電圧（ＬＥＤ６と抵抗７で分圧された出力電圧）がＤ／Ａコンバータ８４から出力されている高輝度出力電圧値に達すると、コンパレータ８５は、ドライバ制御回路８６に対して昇圧動作（スイッチング動作）の停止を指示する信号を出力する。
【００１１】
以降、コンパレータ８５は、ＤＣ／ＤＣコンバータ出力を分圧した電圧とＤ／Ａコンバータ８４で設定されている基準電圧とを比較することによってこのＤＣ／ＤＣコンバータの出力電圧を監視し、ＤＣ／ＤＣコンバータ出力を分圧した電圧がＤ／Ａコンバータ８４で設定されている基準電圧よりも低下したことを検出するとドライバ制御回路８６に対して昇圧動作の開始を指示し、ＤＣ／ＤＣコンバータ出力を分圧した電圧がＤ／Ａコンバータ８４で設定されている基準電圧に達したことを検出すると昇圧動作の停止を指示することを繰り返すことにより、ＤＣ／ＤＣコンバータの出力電圧を“１０１１”データに相当する高輝度出力電圧値に保持する。
【００１２】
【特許文献１】特開平１１−１３６９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータにおいて、負荷ＬＥＤを暗い状態から明るい状態に調整するには、その駆動電圧（出力電圧）を、低輝度状態に対応する低い電圧から高輝度状態に対応する高い電圧に変化する必要があり、そのため、Ｄｕｔｙ制御回路８３から出力されるＤｕｔｙ比の制御データは、低い出力電圧に対応するＤｕｔｙ比データから高い出力電圧に対応するＤｕｔｙ比データに切り替えられ、また、Ｄ／Ａコンバータ８４へ出力する設定データは、暗い状態に対応する低輝度設定データ“００１１”から明るい状態に対応する高輝度設定データ“１０１１”に切り替えられる。
【００１４】
このＤｕｔｙ比は、出力電圧が高い電圧に設定される程スイッチング素子として動作するＦＥＴ３のオン時間が長くなるように設定されるため、高輝度状態に設定されると、ＦＥＴ３のゲート制御によりＧＮＤへの短絡時間が長くなる。而も、低輝度状態に対応する低い電圧と高輝度状態に対応する高い電圧との差が大きい（Ｄ／Ａコンバータ６の出力電圧と昇圧電圧の分圧であるフィードバック電圧との電圧差が大きい）と、低輝度状態から高輝度状態に切り替えられた後、設定された高電圧に達するまで時間が掛かる。
【００１５】
この低電圧から高電圧に達するまでの間、ＦＥＴ３は短絡時間が長いＤｕｔｙ比のクロックパルスによりオン／オフ動作が継続して実行されるため、図６に示すように、その間、突入電流として過電流が流れる。この過電流は電源（電池１）から供給されるため、電源（電池１）出力に大きな電圧変動（電圧ドロップ）を生じる。この電源（電池１）は、通常このＬＥＤ輝度調整回路を備えている装置（例えば携帯電話機等）全体の電源としても使用されるので、この電圧変動により装置に誤動作が発生することがある。
【００１６】
本発明は、上記問題点に鑑み、少なくとも低電圧レベルと高電圧レベルの２つの電圧を出力可能な昇圧型ＤＣ／ＤＣコンバータにおいて、出力電圧を低電圧レベルから高電圧レベルに切り替えたときの突入電流を最小限に抑え、過電流を抑制する手段を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の昇圧型ＤＣ／ＤＣコンバータは、直流電源と、該直流電源の正極にインダクタを介してその一方の端子が接続され、他方の端子が前記直流電源の負極に接続されたスイッチング素子と、前記インダクタとスイッチング素子の接続点にアノードが接続されたダイオードと、該ダイオードのカソードと前記直流電源の負極の間に接続されたコンデンサと、前記スイッチング素子をオン／オフ制御するスイッチング制御部とからなり、前記コンデンサの両端から前記直流電源電圧を昇圧した低電圧レベル及び高電圧レベルの少なくとも２つの電圧レベルを切り替えて出力することを可能に構成された出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータであって、前記スイッチング制御部には、前記低電圧レベルと高電圧レベルに対応する昇圧値データをデジタルデータとして設定する手段と、前記低電圧レベルに対応する昇圧値データが設定されている状態において前記高電圧レベルへの切り替え指示を受けたとき、切り替え動作を起動するとともに、前記低電圧レベルから前記高電圧レベルまで所定のレベル差で階段状に上昇するデジタル昇圧値データを、所定時間間隔で順次設定して出力する手段を有する制御回路と、昇圧動作に使用されるクロックを発生するクロック発生回路と、前記制御回路から切り替え動作を起動する信号を受けて、前記クロック発生回路のクロックのＤｕｔｙ比を制御するＤｕｔｙ制御信号を発生するＤｕｔｙ制御回路と、前記制御回路から出力される前記所定のレベル差で上昇するデジタル昇圧値データを入力して、該デジタル昇圧値データに対応する基準電圧を前記所定時間間隔で順次発生するＤ／Ａコンバータと、昇圧された出力電圧レベルと前記Ｄ／Ａコンバータから出力される基準電圧とを比較し、前記出力電圧レベルが前記基準電圧以上か、または基準電圧より低いかを判定するコンパレータと、前記クロック発生回路、Ｄｕｔｙ制御回路およびコンパレータからの信号を受け、前記昇圧された出力電圧レベルが前記基準電圧よりも低いと判定されている間、前記Ｄｕｔｙ制御信号によりそのＤｕｔｙ比が変調された前記クロック信号を用いて前記スイッチング素子のオン／オフ動作を制御するドライバ制御回路とを備えたことを特徴としている。
【００１８】
前記制御回路は、低い電圧から高い電圧への出力電圧調整時に、前記クロック発生回路のクロックを所定数カウントすることにより前記所定時間を設定し、この所定時間毎に１コード分増加する昇圧値データを発生し、前記Ｄ／Ａコンバータの出力電圧を一定の時間間隔で１コード分の電圧づつ増加させるように制御する構成とすることができる。
【００１９】
また、本発明は、上記記載の出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータの出力電圧が供給され、前記低電圧レベルと高電圧レベルに対応する低輝度状態と高輝度状態に調整されるＬＥＤを備えることにより、ＬＥＤ輝度調整回路を構成したことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、昇圧型ＤＣ／ＤＣコンバータの出力電圧を低い状態から高い状態に変化させるときに（例えばＬＥＤ等を暗い状態から明るい状態に調整するとき）、基準電圧を発生するＤ／Ａコンバータの出力電圧値を、所定時間間隔で現状の低電圧値から設定高電圧値まで例えば１コード分の電圧づつ順次上昇させて設定するので、Ｄ／Ａコンバータの出力電圧を使用しているコンパレータの基準電圧と昇圧電圧の分圧であるフィードバック電圧との電圧差が小さいため、各ステップにおける昇圧動作時間が短くなるとともに突入電流が時間方向に分散された小さな値に抑えられる。そのため、過大な突入電流を抑制することができる。
【００２１】
また、Ｄｕｔｙ制御回路が、制御回路が発生する昇圧設定データに対応したＤｕｔｙ制御信号を出力するように設定すれば、昇圧設定データが低い時にはＦＥＴ３は短絡時間が短いＤｕｔｙ比のクロックパルスによりオン／オフ動作されるので、ＦＥＴのゲート制御によるＧＮＤへの短絡時間は、高電圧レベルに切り替え当初はより短くなるため、突入電流を最小限に抑えることが可能となる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の第１の実施形態を示す出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータのブロック図である。本実施形態は、上記背景技術で説明した構成例と同様のブロック構成となっているが、本実施形態では、制御回路８１における制御手段、およびＤｕｔｙ制御回路から出力されるＤｕｔｙ制御信号が上記背景技術で説明した構成とは異なっている。
【００２３】
本実施形態においても、昇圧型ＤＣ／ＤＣコンバータは、本回路が適用される装置の電源であるとともに本回路の昇圧電圧を得るための入力電圧となる電池１と、入力電圧を昇圧する動作を行うための回路であるインダクタ２、スイッチング素子として動作するＦＥＴ３、ダイオード４、コンデンサ５と、負荷であるＬＥＤ６と、昇圧された電圧を分圧した電圧を発生するための抵抗７と、ＦＥＴ３のオン／オフ動作を制御するスイッチング制御部８とにより構成されている。
【００２４】
また、スイッチング制御部８は、昇圧動作に使用されるクロックを発生するクロック発生回路８２と、クロック発生回路８２のクロックのＤｕｔｙ比を制御する信号を発生するＤｕｔｙ制御回路８３と、制御回路８１で設定された昇圧値データに対応する基準電圧を発生するＤ／Ａコンバータ８４と、昇圧された出力電圧とＤ／Ａコンバータ８４から出力される基準電圧とを比較し、その大小関係に応じて昇圧動作を制御する信号を発生するコンパレータ８５と、クロック発生回路８２、Ｄｕｔｙ制御回路８３及びコンパレータ８５からの信号を入力してＦＥＴ３のオン／オフ動作を制御するドライバ制御回路８６を備えている点では、上記背景技術で説明した構成と同様であるが、本実施形態の制御回路８１は、以下に説明する本発明特有の制御動作を行うための手段を有しており、また、Ｄｕｔｙ制御回路８３は、制御回路８１で設定された昇圧値データに対応したＤｕｔｙ比制御信号を発生する。
【００２５】
図２は、本実施形態の制御回路８１の動作を示すフローチャートであり、図３は、本実施形態の出力電圧調整動作を示すタイムチャートである。以下、本実施形態の動作について、図１〜図３を参照して説明する。
【００２６】
ＬＥＤ６の輝度を低輝度（暗い状態）から高輝度（明るい状態）に変更するときに、ＬＥＤ６が高輝度となる出力電圧設定値“１０１１”が制御回路８１に設定される（Ｓ１）と、制御回路８１は、高輝度となる出力電圧への切り替え動作を起動するとともに、現設定データ“００１１”より１コード高い設定データ“０１００”を設定して（Ｓ２）、Ｄ／Ａコンバータ８４に出力する。Ｄｕｔｙ制御回路８３は、制御回路８１から高輝度となる出力電圧への切り替え動作を起動する信号を受けて、制御回路８１で設定された昇圧値データ“０１００”に対応する昇圧電圧が得られるようにクロック発生回路８１のクロックのＤｕｔｙ比を制御する信号を発生してドライバ制御回路８６へ出力する。
【００２７】
Ｄ／Ａコンバータ８４は、制御回路８１で設定された昇圧値データ“０１００”に対応するアナログ電圧を基準電圧としてコンパレータ８５へ出力する。ＤＣ／ＤＣコンバータの現出力電圧は“００１１”に対応する電圧であり、その分圧値はＤ／Ａコンバータ８４から出力される“０１００”に対応する設定基準電圧よりも低いので、コンパレータ８５は、ドライバ制御回路８６に対して、昇圧動作（スイッチング動作）を指示する信号を出力する。
【００２８】
ドライバ制御回路８６は、コンパレータ８５からの昇圧動作指示を受けると、クロック発生回路８２のクロック信号をＤｕｔｙ制御回路８３により設定されたＤｕｔｙ比でパルス幅変調した信号をＦＥＴ３のゲートに供給し、ＦＥＴ３をオン／オフ制御することにより昇圧動作を開始する。ＤＣ／ＤＣコンバータの出力電圧が設定された昇圧値データ“０１００”に相当する電圧に達すると、コンパレータ８５は、ドライバ制御回路８６に対して昇圧動作（スイッチング動作）の停止を指示する信号を出力する。
【００２９】
一方、制御回路８１は、設定した昇圧値データ“０１００”をＤ／Ａコンバータ８４に出力した後、この設定データ“０１００”（設定昇圧値データ）と高輝度の設定データ“１０１１”とを比較し（Ｓ３）、設定昇圧値データが低ければクロック発生回路８２のクロックを所定数カウント（Ｓ４）した後、更に１コード高い設定昇圧値データ“０１０１”を設定（Ｓ１）してＤ／Ａコンバータ８４に出力するとともに、Ｄｕｔｙ制御回路８３に対して設定変更したことを示す信号を出力する。制御回路８１における前記クロックのカウント数は、カウント時間がＤＣ／ＤＣコンバータの出力電圧が設定された昇圧値データ“０１００”に相当する電圧に達する時間よりも少し長くなるようにその所定カウント数の値が設定される。
【００３０】
Ｄｕｔｙ制御回路８３は、制御回路８１から設定変更したことを示す信号を受けて、制御回路８１で設定された昇圧値データ“０１０１”に対応する昇圧電圧が得られるようにクロック発生回路８１のクロックのＤｕｔｙ比を制御する信号を発生してドライバ制御回路８６へ出力する。また、Ｄ／Ａコンバータ８４は、制御回路８１で設定された昇圧値データ“０１０１”に対応するアナログ電圧を基準電圧としてコンパレータ８５へ出力する。
【００３１】
ＤＣ／ＤＣコンバータの現出力電圧は“０１００”に対応する電圧であり、その分圧値はＤ／Ａコンバータ８４から出力される“０１０１”に対応する設定基準電圧よりも低いので、コンパレータ８５は、ドライバ制御回路８６に対して、昇圧動作（スイッチング動作）を指示する信号を出力する。ドライバ制御回路８６は、コンパレータ８５からの昇圧動作指示を受けると、クロック発生回路８２のクロック信号をＤｕｔｙ制御回路８３により設定されたＤｕｔｙ比でパルス幅変調した信号をＦＥＴ３のゲートに供給し、ＦＥＴ３をオン／オフ制御することにより昇圧動作を開始する。
【００３２】
ＤＣ／ＤＣコンバータの出力電圧が設定された昇圧値データ“０１０１”に相当する電圧に達すると、コンパレータ８５は、ドライバ制御回路８６に対して昇圧動作（スイッチング動作）の停止を指示する信号を出力する。この一連の動作を、低輝度である現設定データ“００１１”から高輝度の設定データ“１０１１”になるまで一定時間（前記クロックを所定数カウントする時間）間隔で１コードづつ上昇させながら繰り返す。そして、設定昇圧値データが高輝度の設定データ“１０１１”と同じになったら設定データの上昇を停止（Ｓ５）し、以降、設定データ“１０１１”に対応する出力電圧を維持するようにコンパレータ８５で監視制御する。
【００３３】
本実施形態によれば、スイッチ素子であるＦＥＴ３のゲートに供給されるクロックパルスのＤｕｔｙ比は、ＧＮＤへの短絡時間が最も長くなる高輝度状態にいきなり設定されることはなく、而も、Ｄ／Ａコンバータ６の出力電圧と昇圧電圧の分圧であるフィードバック電圧との電圧差が小さいので、各ステップにおける昇圧動作時間は短くなる。そのため、ＬＥＤを高輝度に切り替えた時に、電源（電池１）出力に大きな電圧変動（電圧ドロップ）を生じるような過大な突入電流を抑えることができる。
【００３４】
ＬＥＤ６を高輝度状態から低輝度状態に切り替え設定するために、ＤＣ／ＤＣコンバータの出力電圧を高電圧から低電圧へ下げるばあいには、スイッチング制御パルスのＤｕｔｙ比はＦＥＴ３の短絡時間が短くなる値に設定される。また、コンパレータ８５に入力される比較電圧が低電圧設定値に下がるまで昇圧動作は停止され、コンパレータ８５に入力される比較電圧が低電圧設定値より低下した後に制御回路８３により設定されたＤｕｔｙ比により、ＦＥＴ３がオン／オフ制御されて低電圧設定値を維持するように動作する。
【００３５】
従ってこの場合は、Ｄ／Ａコンバータ８４に対して、直接低電圧値データ“００１１”が設定されても、過大な突入電流が流れるような動作が行われることはないので、ＬＥＤ６を高輝度状態から低輝度状態に切り替え設定する場合には、制御回路８１は、低輝度状態への切り替えと同時に、Ｄ／Ａコンバータ８４に対して低電圧値データ“００１１”が設定され、Ｄｕｔｙ制御回路８３は低電圧値データ“００１１”に対応するＤｕｔｙ制御信号を発生する。
【００３６】
なお、上記実施形態では、制御回路８１からＤｕｔｙ制御回路８３へ出力されるデジタル昇圧値データ切り替え信号を受けて、Ｄｕｔｙ制御回路８３が、低電圧レベル“００１１”から所定のレベル差で階段状に上昇する昇圧値データ“０１００”，“０１０１”，…，“１０１１”に対応するＤｕｔｙ制御信号を順次発生するように構成したが、Ｄｕｔｙ制御回路８３が制御回路８１から高電圧レベルへの切り替え動作を起動する信号を受けた時点から、昇圧値データ“１０１１”に対応するＤｕｔｙ制御信号を出力するように構成してもよい。
【００３７】
この場合、低輝度状態から高輝度状態へ切り替え直後から、スイッチ素子であるＦＥＴ３のゲートに供給されるクロックパルスのＤｕｔｙ比は、ＧＮＤへの短絡時間が最も長くなる高輝度状態に直ちに設定されるため、上記実施形態の場合よりは突入電流は多くなるが、Ｄ／Ａコンバータ６の出力電圧と昇圧電圧の分圧であるフィードバック電圧との電圧差は小さいので、各ステップにおける昇圧動作時間は短くなり、突入電流は時間方向に分散されるため、図６に示すような過大な突入電流とはならない。
【００３８】
図４は、本発明の第２の実施形態を示す出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータのブロック図である。本実施形態では、ＣＰＵ９及びタイマー１０が備えられており、Ｄ／Ａコンバータ８４に対する設定データを所定時間毎に１コードづつ上昇させる手段として、タイマー１０のタイミングでＣＰＵ９がソフト処理により上昇させている点で、第１の実施形態と異なるが、同様の効果を得ることができる。この場合、制御回路８１は、出力電圧切り替え動作起動信号を各ブロックに出力する機能を果す。なお、タイマー１０を制御回路８１に接続し、制御回路８１がタイマー１０のタイミングでソフト処理により設定データを上昇させるように構成することもできる。
【００３９】
図５は、本発明の第３の実施形態を示す出力電圧調整可能な昇圧型ＤＣ／ＤＣコンバータのブロック図である。本実施形態では、Ｄ／Ａコンバータ８４の出力にコンデンサ１０を備えることで、高輝度設定データ設定に対するＤ／Ａコンバータ８４の出力電圧をコンデンサ１０の充電により遅延させることにより、図３に示すＤ／Ａコンバータ出力電圧の各ステップ電圧での立ち上がり特性を緩やかにしている。その結果、各ステップにおいてＦＥＴ３がオンとなるスイッチングの間隔を伸ばす効果が生じ、突入電流をより小さくする効果が得られる。
【図面の簡単な説明】
【００４０】
【図１】本発明が適用される昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。
【図２】本発明の実施形態の制御動作を示すフローチャートである。
【図３】本発明の実施形態の出力電圧調整動作を示すタイムチャートである。
【図４】本発明が適用される昇圧型ＤＣ／ＤＣコンバータの他の例を示すブロック図である。
【図５】本発明が適用される昇圧型ＤＣ／ＤＣコンバータの他の例を示すブロック図である。
【図６】従来例の出力電圧調整動作を示すタイムチャートである。
【符号の説明】
【００４１】
１  直流電源（電池）
２  インダクタ
３  ＦＥＴ
４  ダイオード
５、１１  コンデンサ
６  ＬＥＤ
７  抵抗
８  スイッチング制御部
９  タイマー
１０  ＣＰＵ
８１  制御回路
８２  クロック発生回路
８３  Ｄｕｔｙ制御回路
８４  Ｄ／Ａコンバータ
８５  コンパレータ
８６  ドライバ制御回路
【図１】
2006141184.tif 000003
【図２】
2006141184.tif 000004
【図３】
2006141184.tif 000005
【図４】
2006141184.tif 000006
【図５】
2006141184.tif 000007
【図６】
2006141184.tif 000008