(57)【要約】【課題】  半導体基板上の絶縁層にホールや金属層を形成した後に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によって半導体基板に静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止される、歩留りの高い半導体装置の製造方法、及び、半導体装置、半導体製造装置を提供する。【解決手段】  半導体基板上に形成された絶縁層にホールを形成するホール形成工程（ステップＳ１）と、ホール形成工程（ステップＳ１）後に半導体基板に残留する残渣を除去する残渣除去工程（ステップＳ２）と、残渣除去工程（ステップＳ２）後に二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて半導体基板を洗浄する洗浄工程（ステップＳ３）と、を備える。【選択図】        図２
2006237095.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁層にホールを形成するホール形成工程と、
前記ホール形成工程後に、前記半導体基板に残留する残渣を除去する残渣除去工程と、
前記残渣除去工程後に、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて前記半導体基板を洗浄する洗浄工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記ホール形成工程後に、前記ホールに金属層を形成する金属層形成工程をさらに備え、
前記残渣除去工程は、前記金属層形成工程後におこなわれることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記洗浄工程は、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整した後に当該純水を用いて前記半導体基板を洗浄する第１洗浄工程と、前記第１洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第２洗浄工程と、を備えたことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１洗浄工程は、前記純水の比抵抗値が２０ＭΩ・ｃｍ以下になるように調整することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記洗浄工程は、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する工程であることを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
請求項１〜請求項５のいずれかに記載の半導体装置の製造方法で製造されたことを特徴とする半導体装置。
【請求項７】
半導体基板上の絶縁層に形成されたホール又は当該ホールに形成された金属層に残留する残渣を除去する残渣除去手段と、
前記残渣除去手段によって残渣が除去された前記半導体基板を、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて洗浄する洗浄手段と、
を備えたことを特徴とする半導体製造装置。
【請求項８】
二酸化炭素ガスを混入した純水を所定の比抵抗値に調整する調整手段を備え、
前記洗浄手段は、前記調整手段によって調整された前記純水を用いて前記半導体基板を洗浄する第１洗浄手段と、前記第１洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第２洗浄手段と、を備えたことを特徴とする請求項７に記載の半導体製造装置。
【請求項９】
前記調整手段は、前記純水の比抵抗値が２０ＭΩ・ｃｍ以下になるように調整することを特徴とする請求項８に記載の半導体製造装置。
【請求項１０】
前記洗浄手段は、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する手段であることを特徴とする請求項７〜請求項９のいずれかに記載の半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法、及び、半導体装置、半導体製造装置に関し、特に、半導体基板上の絶縁層にホールを形成した後の半導体基板に残留する残渣や、ホールに金属層を形成した後の半導体基板に残留する残渣を除去して洗浄する半導体装置の製造方法、及び、半導体装置、半導体製造装置に関するものである。
【背景技術】
【０００２】
従来から、半導体装置の製造方法として、半導体基板上に形成された絶縁層にビアホール等のホールを形成する工程の後や、そのホールに金属配線等の金属層を形成する工程の後に、フロロカーボン系のエッチングガスを用いてドライエッチング処理をおこなう技術が知られている。
【０００３】
一方、特許文献１等には、ウエハに対する静電気帯電を防止しながらウエハ上に残留する薬剤、パーティクル、汚染物等を除去することを目的として、二酸化炭素ガスを混入した純水の比抵抗を調整してウエハの純水洗浄をおこなう技術が開示されている。
【０００４】
【特許文献１】特開２０００−４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した従来の技術は、ドライエッチング処理後の反応生成物として絶縁層上や金属層上にポリマー、Ｏ、Ｆ、Ｃｌ等の堆積膜が形成されてしまうことがあった。このような堆積膜は、金属配線における変質、腐食の原因になっていた。
【０００６】
これに対して、半導体基板上に形成された絶縁層にビアホール等のホールを形成する工程の後や、そのホールに金属配線等の金属層を形成する工程の後に、薬液等を用いて残渣物を除去する処理をおこなって、その後に純水洗浄処理をおこなう方策もおこなわれている。しかし、その場合、比抵抗の高い純水を使用することで、純水自体が帯電してウエハに静電気が蓄電されてしまうという不具合が発生していた。
【０００７】
このように、ホールや金属層を形成した後に次工程をおこなうまでの間に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によってウエハに静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりすると、半導体装置の歩留りが低下してしまう。
【０００８】
このような問題を解決するために、ホールや金属層を形成した後にＣＯ2プラズマ処理をおこなってフッ素系堆積物を除去したり、ホールや金属層を形成した後の半導体基板を不活性ガス内にて保管したりする方策も考えられる。しかし、そのような場合には、プラズマ処理や保管をおこなうための設備の増設や工程数の増加が必要になって、コストや製造時間が増加してしまう。
【０００９】
一方、上述した特許文献１等の技術は、二酸化炭素ガスを混入した純水の比抵抗を調整してウエハの純水洗浄をおこなうものであって、ホールや金属層を形成した後に次工程をおこなうまでの間に堆積膜による金属配線の変質、腐食が生じるのを抑止する効果は期待できない。
【００１０】
この発明は、上述のような課題を解決するためになされたもので、半導体基板上の絶縁層にホールや金属層を形成した後に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によって半導体基板に静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止される、歩留りの高い半導体装置の製造方法、及び、半導体装置、半導体製造装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願発明者は、上述した課題を解決するために研究を重ねた結果、次の事項を知るに至った。
すなわち、半導体基板上の絶縁層にホールや金属層を形成した後におこなう残渣除去工程後に、二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いて半導体基板を洗浄することで、半導体基板に形成された金属配線の変質、腐食や、電気的特性や外観の劣化を抑止することができる。
【００１２】
この発明は以上述べた事項に基づくものであり、すなわち、この発明の請求項１記載の発明にかかる半導体装置の製造方法は、半導体基板上に形成された絶縁層にホールを形成するホール形成工程と、前記ホール形成工程後に、前記半導体基板に残留する残渣を除去する残渣除去工程と、前記残渣除去工程後に、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて前記半導体基板を洗浄する洗浄工程と、を備えたものである。
【００１３】
また、請求項２記載の発明にかかる半導体装置の製造方法は、前記請求項１に記載の発明において、前記ホール形成工程後に、前記ホールに金属層を形成する金属層形成工程をさらに備え、前記残渣除去工程は、前記金属層形成工程後におこなわれるものである。
【００１４】
また、請求項３記載の発明にかかる半導体装置の製造方法は、前記請求項１又は請求項２に記載の発明において、前記洗浄工程は、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整した後に当該純水を用いて前記半導体基板を洗浄する第１洗浄工程と、前記第１洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第２洗浄工程と、を備えたものである。
【００１５】
また、請求項４記載の発明にかかる半導体装置の製造方法は、前記請求項３に記載の発明において、前記第１洗浄工程は、前記純水の比抵抗値が２０ＭΩ・ｃｍ以下になるように調整するものである。
【００１６】
また、請求項５記載の発明にかかる半導体装置の製造方法は、前記請求項１〜請求項４のいずれかに記載の発明において、前記洗浄工程を、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する工程としたものである。
【００１７】
また、この発明の請求項６記載の発明にかかる半導体装置は、請求項１〜請求項５のいずれかに記載の半導体装置の製造方法で製造されたものである。
【００１８】
また、この発明の請求項７記載の発明にかかる半導体製造装置は、半導体基板上の絶縁層に形成されたホール又は当該ホールに形成された金属層に残留する残渣を除去する残渣除去手段と、前記残渣除去手段によって残渣が除去された前記半導体基板を、二酸化炭素ガスと酸素ガス又はオゾンガスとを混入した純水を用いて洗浄する洗浄手段と、を備えたものである。
【００１９】
また、請求項８記載の発明にかかる半導体製造装置は、前記請求項７に記載の発明において、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整する調整手段を備え、前記洗浄手段は、前記調整手段によって調整された前記純水を用いて前記半導体基板を洗浄する第１洗浄手段と、前記第１洗浄工程後に前記純水に酸素ガス又はオゾンガスを混入して前記半導体基板を洗浄する第２洗浄手段と、を備えたものである。
【００２０】
また、請求項９記載の発明にかかる半導体製造装置は、前記請求項８に記載の発明において、前記調整手段は、前記純水の比抵抗値が２０ＭΩ・ｃｍ以下になるように調整するものである。
【００２１】
また、請求項１０記載の発明にかかる半導体製造装置は、前記請求項７〜請求項９のいずれかに記載の発明において、前記洗浄手段を、酸素ガス又はオゾンガスによる雰囲気中にて二酸化炭素ガスを混入した純水を用いて前記半導体基板を洗浄する手段としたものである。
【発明の効果】
【００２２】
本発明は、半導体基板上の絶縁層にホールや金属層を形成した後におこなう残渣除去工程後に、二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いて半導体基板を洗浄している。これによって、半導体基板上の絶縁層にホールや金属層を形成した後に堆積膜による金属配線の変質、腐食が生じたり、純水洗浄によって半導体基板に静電気が蓄積されて放電破壊が生じて金属配線の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止される、歩留りの高い半導体装置の製造方法、及び、半導体装置、半導体製造装置を提供することができる。
【発明を実施するための最良の形態】
【００２３】
実施の形態．
以下、この発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
【００２４】
図１は、本実施の形態における半導体装置１を示す断面図である。図２は、図１の半導体装置１を製造するための手順の一部を示すフローチャートである。
図１に示すように、本実施の形態における半導体装置１は、ＭＯＳ構造体のものであって、Ｓｉ基板（半導体基板）２上にフィールド素子分離領域３、ゲートポリシリコン配線４、絶縁層５、７、９、金属配線（金属層）６、８、１０等が形成されたものである。
【００２５】
半導体装置１は、次のような手順で製造される。
まず、Ｓｉ基板（半導体基板）２上にフィールド素子分離領域３を形成して、その後にポリシリコンを堆積してフォトレジストを用いたパターニングによって所望のゲートポリシリコン配線４を形成する。
【００２６】
その後、ゲートポリシリコン配線４が形成された半導体基板２上に、絶縁層５をＣＶＤによって堆積する。そして、フォトレジストを用いてパターニングをおこない、ドライエッチング処理によって絶縁層５に所望のコンタクトホール（ホール）を形成する（ホール形成工程である。）。
その後、ホールが形成された半導体基板２上に、スパッタ等によって金属層を堆積する。そして、フォトレジストを用いてパターニングをおこない、ドライエッチング処理によって絶縁層５のホールに所望の金属配線６（金属層）を形成する（金属層形成工程である。）。
【００２７】
その後、上述の絶縁層を形成する工程と、ビアホール等のホールを形成するホール形成工程と、ホールに金属層を形成する金属層形成工程と、が繰り返される。その結果、半導体基板２上に、さらに、絶縁層７、９と金属層８、１０とが積層される。
【００２８】
ここで、本実施の形態では、上述のホール形成工程の後と、金属層形成工程の後と、にそれぞれ以下の工程をおこなっている。
図２（Ａ）を参照して、ホール形成工程が終了すると（ステップＳ１）、まず、半導体基板２上に残留するレジスト、エッチング残渣物等の残渣を除去する残渣除去工程がおこなわれる（ステップＳ２）。そして、残渣除去工程後に、二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いて半導体基板２を洗浄する洗浄工程がおこなわれる（ステップＳ３）。
【００２９】
同様に、図２（Ｂ）を参照して、金属層形成工程が終了すると（ステップＳ４）、半導体基板２上に残留するレジスト、エッチング残渣物等の残渣を除去する残渣除去工程がおこなわれる（ステップＳ２）。そして、残渣除去工程後に、二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いて半導体基板２を洗浄する洗浄工程がおこなわれる（ステップＳ３）。
【００３０】
このように、残渣除去工程後の洗浄工程において、二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いることで、半導体基板２（半導体装置１）に生じる静電気を除去して半導体基板２が放電破壊するのを抑止するとともに、コンタミの除去をおこなうことができる。さらに、二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いることで、酸化効果を高めることができる。これにより、金属層６、８、１０の表面の酸化にともないその表面にアルミナ層が形成されて、金属配線６、８、１０の変質、腐食が抑止される。
【００３１】
なお、上述した洗浄工程は、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整した後にその純水を用いて半導体基板２を洗浄する第１洗浄工程と、第１洗浄工程後に純水に酸素ガス（又はオゾンガス）を混入して半導体基板２をさらに洗浄する第２洗浄工程と、の２段階でおこなうこともできる。
【００３２】
これは、半導体基板２における静電気蓄電を防止するために、比抵抗の低い薬液処理をおこなう必要があるためである。したがって、まず、二酸化炭素ガスのみを混入した純水（炭酸水）の比抵抗の調整をおこなっておく。ここで、静電気除去を充分に達成するためには、純水の比抵抗値を、２０ＭΩ・ｃｍ以下に調整することが好ましい。
そして、静電気除去に必要な比抵抗に調整された純水を用いた第１洗浄工程後に、その純水に酸素ガス（又は、オゾンガス）をさらに混入して、その純水を用いて第２洗浄工程をおこなうことで、金属層表面に酸化にともなうアルミナ層を形成することができる。なお、予め比抵抗の調整をおこなうのは、洗浄工程が終了するまで静電気を除去する効果を確保するためである。
【００３３】
また、上述した洗浄工程は、酸素ガス（又は、オゾンガス）による雰囲気中にて二酸化炭素ガスを混入した純水を用いて半導体基板２を洗浄する工程とすることもできる。具体的には、酸素雰囲気中（又は、オゾン雰囲気中）にて予め比抵抗を調整した二酸化炭素ガスのみを混入した純水にて洗浄処理をおこなうか、二酸化炭素ガスを混入した純水の比抵抗を調整した薬液を用いて処理をおこなった後に酸素雰囲気中（又は、オゾン雰囲気中）にて洗浄処理をおこなうことになる。
このような場合にも、上述した本実施の形態と同等の効果を得ることができる。
【００３４】
なお、本実施の形態では、積層される絶縁層５、７、９におけるホールや金属層６、８、１０を対象として洗浄工程をおこなったが、半蔵体基板の最上層に形成されるボンディングパッド（金属層）やそれが形成される開口（ホール）に対しても同様の洗浄工程をおこなうことができる。これにより、ボンディングパッド部の金属配線の表面変質、腐食を発生させることなく、ボンディングパッドにワイヤーボンディングされるワイヤーの密着性が増して、半導体装置１の歩留りと信頼性とが向上する。
【００３５】
また、本実施の形態における半導体装置の製造方法を達成するための半導体製造装置は、図示は省略するが、半導体基板２上の絶縁層に形成されたホールや金属層に残留する残渣を除去する残渣除去装置（残渣除去手段）、残渣が除去された半導体基板２を二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いて洗浄する洗浄装置（洗浄手段）、等で構成されるものである。また、半導体製造装置には、二酸化炭素ガスを混入した純水を所定の比抵抗値に調整する調整装置（調整手段）を設置することができる。
【００３６】
以上説明したように、本実施の形態では、半導体基板２上の絶縁層５、７、９にホールや金属層６、８、１０を形成した後におこなう残渣除去工程後に、二酸化炭素ガスと酸素ガス（又は、オゾンガス）とを混入した純水を用いて半導体基板２を洗浄している。これによって、半導体基板２上の絶縁層５、７、９にホールや金属層６、８、１０を形成した後に堆積膜による金属配線６、８、１０の変質、腐食が生じたり、純水洗浄によって半導体基板２に静電気が蓄積されて放電破壊が生じて金属配線６、８、１０の電気的特性や外観の劣化が生じたりする不具合が比較的簡易に抑止されて、半導体装置１の歩留りを向上することができる。
【００３７】
なお、本発明が本実施の形態に限定されず、本発明の技術思想の範囲内において、本実施の形態の中で示唆した以外にも、本実施の形態は適宜変更され得ることは明らかである。また、前記構成部材の数、位置、形状等は本実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施の形態における半導体装置を示す断面図である。
【図２】図１の半導体装置を製造するための手順を示すフローチャートである。
【符号の説明】
【００３９】
１  半導体装置、
２  Ｓｉ基板（半導体基板）、
３  フィールド素子分離領域、
４  ゲートポリシリコン配線、
５、７、９  絶縁層、
６、８、１０  金属配線（金属層）。
【図１】
2006237095.tif 000003
【図２】
2006237095.tif 000004