(57)【要約】【課題】集積電子回路の基板上の、基板内に埋められたキャビティの上方の位置に、回路部材を容易に形成できるようにする。【解決手段】集積電子回路の基板１００内に形成されたキャビティＣの上方が閉じられ、くぼみＥが形成されている。くぼみＥは、リソグラフィ放射線Ｆ１の反射を弱くするように選択された材料１０で埋められている。レジスト層３が回路上に積層された後に放射線を照射すると、レジスト層３の、くぼみＥの上方に位置する部分は、１次フラックスＦ１のみによりレジストの現像のしきい値よりも小さい放射線量にさらされる。レジスト層３の、くぼみの外側にある部分は、１次フラックスＦ１と、基板１００の表面で反射された２次フラックスＦ２により、しきい値よりも大きい放射線量にさらされる。レジスト層３を現像すると、キャビティＣの上方のみに位置するマスクＭ２が得られる。【選択図】図１ｅ
2006344979.tif 000002
【特許請求の範囲】
【請求項１】
集積電子回路上にマスク（Ｍ２）を形成する方法であって、
ａ）前記集積電子回路の基板（１００）内に少なくとも１つの開いたキャビティ（Ｃ）を形成するステップであって、前記基板はリソグラフィ工程の放射線（Ｆ１）を反射するものであり、前記キャビティは前記基板の実質的に平らな表面（Ｓ）上に開口する、前記開いたキャビティ（Ｃ）を形成するステップと、
ｂ）前記基板の変形によって前記キャビティ（Ｃ）を閉じるように、前記基板（１００）を加熱するステップであって、前記基板の前記表面（Ｓ）に直交する方向（Ｎ）に沿って、閉じられた前記キャビティと一列に並ぶように、前記基板の前記表面（Ｓ）にくぼみ（Ｅ）を形成する、前記基板（１００）を加熱するステップと、
ｃ）前記基板の前記表面の前記くぼみ（Ｅ）を、前記基板（１００）によって反射される放射線を弱くするように選択された材料からなる部分（１０）で、少なくとも部分的に埋めるステップと、
ｄ）前記基板の前記表面（Ｓ）の上部の前記集積電子回路上にリソグラフィレジスト層（３）を形成するステップと、
ｅ）前記レジスト層（３）を該レジストの現像のしきい値よりも小さい放射線量に相当する前記１次放射フラックス（Ｆ１）にさらすステップであって、前記１次放射フラックス（Ｆ１）は、該１次放射フラックス（Ｆ１）と前記基板上の前記部分（１０）の外側での該１次放射フラックスの反射によって得られる２次フラックス（Ｆ２）との合計に相当する放射線量が前記レジストの現像の前記しきい値よりも大きくなるように決められた放射線量に相当する、前記レジスト層（３）を前記１次放射フラックス（Ｆ１）にさらすステップと、
ｆ）前記基板の前記表面の前記くぼみ（Ｅ）の輪郭（１１）に対応する縁部（１２）を有するマスク（Ｍ２）を得るために、前記レジスト層（３）を現像するステップと、
を含む、集積電子回路上にマスクを形成する方法。
【請求項２】
前記レジスト層（３）の一部が、前記基板の前記表面に直交する方向（Ｎ）に沿って、前記基板の前記表面の前記くぼみ（Ｅ）の上方において前記集積電子回路上に残るように、前記レジストはネガ型のリソグラフィレジストである、請求項１に記載の方法。
【請求項３】
前記ステップｃ）と前記ステップｄ）の間に、固体材料の層（２）を前記集積電子回路上に形成し、
前記ステップｆ）の後に行われるステップとして、
ｇ）前記固体材料の層（２）を前記マスク（Ｍ２）に合わせてエッチングするステップ
をさらに含む、請求項１または２に記載の方法。
【請求項４】
前記リソグラフィ工程の前記放射線（Ｆ１）は電子ビームを含む、請求項１から３のいずれか１項に記載の方法。
【請求項５】
前記閉じられたキャビティ（Ｃ）を導電材料によって少なくとも部分的に埋めて、前記基板（１００）内に配置された電気接続セグメントを形成する、請求項１から４のいずれか１項に記載の方法。
【請求項６】
前記閉じられたキャビティ（Ｃ）を、前記集積電子回路の作動中に発生する熱を取り出すことができる材料によって埋める、請求項１から４のいずれか１項に記載の方法。
【請求項７】
実質的に平らな表面（Ｓ）を前記表面のくぼみ（Ｅ）の外側に有する基板（１００）と、
前記表面（Ｓ）に垂直な方向（Ｎ）に沿って前記基板の前記表面の前記くぼみ（Ｅ）と一列に並ぶように、前記基板（１００）内の深い位置に配置された、閉じられたキャビティ（Ｃ）と、
前記基板の前記表面上で反射されたリソグラフィ放射線（Ｆ２）を弱くするのに適した材料からなる部分（１０）であって、前記基板の前記表面の前記くぼみ（Ｅ）内に配置されている部分（１０）と、
を有する集積電子回路。
【請求項８】
前記基板の前記表面に直交する方向（Ｎ）に沿って前記キャビティ（Ｃ）と一列に並ぶ、前記基板の前記表面（Ｓ）の上方に位置する、トランジスタの一部分（２０）をさらに有する、請求項７に記載の集積電子回路。
【請求項９】
前記キャビティ（Ｃ）は導電材料によって少なくとも部分的に埋められている、請求項７または８に記載の集積電子回路。
【請求項１０】
前記キャビティ（Ｃ）は、前記集積電子回路の作動中に発生する熱を取り出すことができる材料によって、少なくとも部分的に埋められている、請求項７または８に記載の集積電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積電子回路上へのマスクの形成に関する。本発明は、マスクを形成する材料の、リソグラフィ工程の放射線を反射する部分を含む集積電子回路にも関する。
【背景技術】
【０００２】
閉じられたキャビティを集積電子回路の基板内に形成する様々な方法が公知である。非特許文献１はこのような方法を開示しており、その方法では、最初に、開いたキャビティを、基板の表面を始点として、エッチングによって基板内に形成する。次に、基板の変形によってキャビティを閉じさせるように基板を加熱する。この加熱の間、基板の材料の、基板の表面に近い部分が、キャビティの開口の大きさが徐々に小さくなってそれから閉じられるように、この開口の周りを移動する。それから、キャビティは閉じられ、基板内の深いところに位置する。このため、このキャビティは埋められたキャビティ（buried cavity）と呼ばれる。加熱の後に、基板の表面は、キャビティの開口の位置で再構成される。この表面は、キャビティを含む回路の全領域の上方で、再び実質的に平らになる。
【非特許文献１】ＩＥＤＭ ９９（International Electron Device Meeting 1999）  発表番号 ０−７８０３−５４１３−３−２
【発明の開示】
【発明が解決しようとする課題】
【０００３】
埋められたキャビティが設けられた基板上に回路の製造が続けられる場合、基板の表面上の、埋められたキャビティに関して決められた位置に回路部材を作るのは困難である。基板上に印刷された位置合わせマークを用いることは可能であるが、その結果、これらのマークに正確に位置合わせすべき回路製造工具が必要になる。このような位置合わせ動作は、特に、繰り返しの各回ごとにずれの測定を行う連続した繰り返しによって行われる場合に、とりわけ非常に長い。
【０００４】
本発明の目的は、回路部材を、集積電子回路の基板上の、基板内に埋められたキャビティに関して決められた位置に容易に製造できるようにすることにある。
【課題を解決するための手段】
【０００５】
前記の目的のために、本発明は、以下のステップを含む、集積電子回路上にマスクを形成する方法を提案する。
【０００６】
ａ）回路の基板内に少なくとも１つの開いたキャビティを形成するステップであって、基板はリソグラフィ工程の放射線を反射するものであり、キャビティは基板の実質的に平らな表面上に開口する、開いたキャビティを形成するステップと、
ｂ）基板の変形によってキャビティを閉じるように、基板を加熱するステップであって、基板の表面に直交する方向に沿って、閉じられたキャビティと一列に並ぶように、基板の表面にくぼみを形成する、基板を加熱するステップと、
ｃ）基板の表面のくぼみを、基板によって反射される放射線を弱くするように選択された材料からなる部分で、少なくとも部分的に埋めるステップと、
ｄ）基板の表面の上部の回路上にリソグラフィレジスト層を形成するステップと、
ｅ）レジスト層をレジストの現像のしきい値よりも小さい放射線量に相当する１次放射フラックスにさらすステップであって、１次放射フラックスは、１次放射フラックスと基板上の前記部分の外側での１次放射フラックスの反射によって得られる２次フラックスとの合計に相当する放射線量がレジストの現像のしきい値よりも大きくなるように決められた放射線量に相当する、レジスト層を１次放射フラックスにさらすステップと、
ｆ）基板の表面のくぼみの輪郭に対応する縁部を有するマスクを得るために、レジスト層を現像するステップ。
【０００７】
このように、本発明によると、キャビティの開口が最初に位置していた場所において基板の表面の変形をそのままにしてキャビティが閉じられるように、基板が加熱される。この変形は、キャビティの上方にある、基板の表面のくぼみの形態をとる。従って、キャビティは基板内に埋められるようになる。基板表面のくぼみは、リソグラフィ工程に用いられる放射線の反射にコントラストを与える材料によって埋められる。レジスト層は、回路の、くぼみを埋めている材料の一部を含む領域内において、回路上に形成されている。レジストの放射線による露光を左右するパラメータは、レジストの、くぼみの上方に位置していない部分が、回路の外部の放射線源によって生成された１次放射フラックスと、基板上における１次フラックスの反射によって生成される２次フラックスの両方にさらされるので、これらの部分がレジストの現像のしきい値より大きい放射線量にさらされるように、選択される。レジストの、くぼみの上方に位置する部分は、埋め込まれている材料の一部が２次フラックスを弱くする、またはなくすことさえあるので、主に、１次フラックスのみに相当する放射線量にさらされる。用いられるリソグラフィレジストに応じて、すなわち、ポジ型であるかまたはネガ型であるかに応じて、回路の、くぼみの上方に位置する領域内のみ、または回路の、くぼみと相補的な領域内のみを現像した後に、いくらかのレジストが回路上に残る。したがって、埋められたキャビティに位置合わせされたレジストマスクを得るために、基板の表面のくぼみを埋める材料の一部がリソグラフィ放射線を反射するマスクとして働く。
【０００８】
本発明によるマスクの形成方法の第１の利点は、この方法が簡単かつ迅速に実施されることにある。これは、得られたレジストマスクが、埋められたキャビティに自動的に揃えられるので、工具を基板に位置合わせするステップが不要だからである。
【０００９】
本発明によるマスクの形成方法の第２の利点は、あらゆる寸法の、埋められたキャビティに適合することである。これは、基板の表面に平行に大きな寸法を有する埋められたキャビティは、ステップａ）において互いに近接して形成されたいくつかの開いたキャビティから得られるからである。次に、ステップｂ）の加熱によって、これらの開いたキャビティが一緒にされて、大きな寸法の単一の閉じられたキャビティになり、同時に得られた基板表面のくぼみが、基板表面に平行に、閉じられたキャビティ全体の大きさに一致する。
【００１０】
有利には、ステップｃ）とステップｄ）の間に、固体材料の層を回路上に形成し、この発明は、ステップｆ）の後に行われる、以下のステップをさらに含む。
【００１１】
ｇ）固体材料の層を前記マスクに合わせてエッチングするステップ。
【００１２】
従って、固体層の一部は、レジストがネガ型のリソグラフィレジストである場合には、埋められたキャビティの上方に位置する回路上に残り、また、レジストがポジ型であると、回路の、埋められたキャビティに対応する領域の外側を覆う。
【００１３】
望まれるならば、閉じられたキャビティは、少なくとも部分的に導電材料で埋められてもよい。それから、基板内に位置する電気接続セグメントを形成することができる。また、閉じられたキャビティは、少なくとも部分的に、回路の作動中に生じる熱を引き出すことができる材料で埋められてもよい。それから、回路を冷却するための経路のセグメントを形成する。
【００１４】
本発明は、実質的に平らな表面を表面のくぼみの外側に有する基板と、
この表面に垂直な方向に沿って基板の表面のくぼみと一列に並ぶように、基板内の深い位置に配置された、閉じられたキャビティと、
基板の表面上で反射されたリソグラフィ放射線を弱くするのに適した材料からなる部分であって、基板の表面のくぼみ内に配置されている部分と、
を有する集積電子回路にも関する。
【００１５】
望まれるならば、回路は、トランジスタの、基板の表面に垂直な方向に沿ってキャビティの上方に位置する部分をさらに含んでいてもよい。
【００１６】
本発明のその他の特徴および利点は、添付する図面を参照して、以下の、限定するわけではない２つの代表的な実施形態の記載の中で明らかになるであろう。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して説明する。
【００１８】
明確にするために、図面に示されている回路部材は正確な縮尺で描かれてはいない。Ｎは、回路を製造するために用いられる、実質的に平らな基板の表面に垂直な方向を示している。方向Ｎは図面中の上方を向いており、以下の、「上」、「下」、「下方」、および「上方」という言葉は、この方向付けを参照して用いられている。さらに、異なる図面中の同じ参照符号は、同じ部材、または同じ機能を持つ部材を示している。
【００１９】
最終的に、以下の記載は、本発明を再現可能にする、集積電子回路を製造する一連の基本的な工程に限定されている。公知であると考えられる各々の基本的な工程は、詳細には説明しない。
【００２０】
図１ａにおいて、製造過程中の集積電子回路の基板１００は、その上面Ｓがリソグラフィレジストマスク（lithography resist mask）Ｍ１によって覆われている。基板１００は、例えば単結晶シリコンから作られていてもよい。マスクＭ１は、基板１００の特定の領域Ｚの上方に位置する開口Ｏを有している。次に、基板１００は、プラズマＰ１を用いてエッチングされる。プラズマＰ１のイオンは加速され、方向Ｎに平行であるがそれと反対の向きに、回路の上面の方へ向けられている。このようなエッチング法は、通常、異方性ドライエッチングと呼ばれる。こうして、キャビティＣが、マスクＭ１の開口Ｏに一致するように、表面Ｓを始点として基板１００内に徐々に切り欠かれる（図１ｂ）。キャビティＣは、表面Ｓにおいて開口し、基板１００上で行われるエッチングステップの継続時間によって決まる深さｈを有している。次に、マスクＭ１は、例えばそれを適切な溶液中に溶かすことによって除去される。
【００２１】
次に、回路は、基板１００の表面Ｓをキャビティの周りで変形させるように加熱される。例えば、回路は、水素内で数分間、約１１００℃まで加熱される。次に、基板１００の材料が、特にキャビティＣの隅部において、キャビティＣの複数の壁に存在する表面応力を小さくするために、材料のある部分を移動させる毛管力をキャビティＣの周りで受ける。表面Ｓ上のキャビティＣの開口は、基板１００の材料の膜Ｆによって完全に閉じられるまで、徐々に狭くなる（図１ｃ）。次に、キャビティＣは閉じられ、表面Ｓの下方のある深さに位置する。このため、これは、埋められたキャビティと呼ばれ、丸みを帯びた形状を有する。同時に、基板１００の表面ＳにおけるくぼみＥが、キャビティＣの上方に生じる。
【００２２】
加熱を呈するキャビティＣの変形は、公知の形態で、加熱によって被る温度の変動によって左右される。例えば、キャビティＣの最初の深さｈが大きく、加熱温度が高ければ、方向Ｎに沿って重なるいくつかのキャビティが生じることがある。表面Ｓにおけるくぼみは、やはり複数のキャビティの上方に存在する。
【００２３】
基板１００の表面Ｓに平行に、任意の形状および任意の大きさの、埋められたキャビティを形成することもできる。このために、マスクＭ１は、分離しているが互いに近接して位置しているいくつかの開口を有している。次に、基板１００のエッチングにより、分離したいくつかの開いたキャビティが形成され、加熱によって、隣接する２つのキャビティの間に存在する壁材が縮小させられる。こうして、キャビティ同士は互いに溶け合って一体になり、その結果、大きな寸法の、単一の埋められたキャビティになる。マスクＭ１の複数の開口は表面Ｓ上に並べられ、埋められたキャビティはトンネル形状を有する。このようなトンネルの寸法は、例えば、表面Ｓに平行な長さが１０μｍ（ミクロン）、方向Ｎに平行な高さが５０μｍであってもよい。基板の表面におけるくぼみはトンネルの上方に存在し、表面Ｓに平行なその大きさは、トンネルの寸法に相当する。
【００２４】
層１が、くぼみＥを埋めるように、基板１００上に積層される（図１ｄ）。層１の材料は、基板１００の表面Ｓ上のあらゆる放射線の反射を弱くする、またはなくすように選ばれる。層１の機能は後で詳細に述べる。
【００２５】
次に、回路は、くぼみＥの外側の層１を除去する（図１ｅ）ために、その上面において研磨される。研磨処理の後に、回路は平らな上面を有し、参照符号１０が付けられている層１の残りの部分は、くぼみＥ内のみに、すなわち、回路の、キャビティＣの上方に位置する領域内のみに残っている。
【００２６】
層２が回路上に積層され、この層２はくぼみＥの上方の部分１０と、くぼみＥの外側の基板１００を覆う。層２の材料は電気絶縁性であっても導電性であってもよく、キャビティＣの上方に形成されるようになっている回路部材によって決まる。例えば、層２は、特にＭＯＳ（metal oxide semiconductor）トランジスタの一部を形成するために、ポリシリコンから作られてもよい。望まれるならば、層２は、異なる材料からなるいくつかの基本層を有していてもよい。さらに、層２の１つまたは複数の材料と層２の厚さは、層２が、用いられる放射線に対して本質的に透光性を有し、かつその部分１０が基板１００における反射を弱くするようになるように選ばれる。層２の厚さは、例えば約１２０ｎｍ（ナノメートル）であってもよい。
【００２７】
層２は、連続するリソグラフィレジスト層３によって順に覆われている。層３は、この一連の方法においてエッチングマスクを形成するのに適した厚さを有している。
【００２８】
続いて、レジスト層３は、リソグラフィ放射フラックス（lithography radiation flux）Ｆ１（図１ｅ）を、方向Ｎに平行であるがそれと反対向きに、回路の上面の方へ向けることによって照射される。フラックスＦ１は１次放射フラックスと呼ばれる。用いられる放射線は、層３のレジストによって決まる適切な運動エネルギーを有する電子ビームであってもよい。層３と層２は本質的に透光性を有するため、フラックスＦ１はこれらの層を通過する。
【００２９】
回路の、くぼみＥを含まない領域において、１次フラックスＦ１は層３および２を通過し、次に基板１００の表面Ｓに到達する。表面Ｓ上の、くぼみＥから離れて位置する地点Ａ１において、１次フラックスＦ１は、２次放射フラックスＦ２の形態で回路の上面に向かって戻るように基板１００によって反射される。次に、２次フラックスＦ２は、レジスト層３を再度通過する。
【００３０】
層１の材料が選択されると、部分１０は基板１００上での１次放射フラックスＦ１の反射を弱くする、またはなくしさえするので、くぼみＥ内にある地点Ａ２において回路の上面に向かって反射される２次放射フラックスは存在しない。このため、層１はＢＡＲＣ（bottom antireflection coating、底部の反射防止コーティング）と呼ばれる。このようにするために、層１の材料は、用いられる放射線に関して吸収性があってもよい。あるいは、層１の材料は、部分１０が、用いられる放射線に関する反射防止コーティングの機能を持つように、適切な反射特性を有していてもよい。例えば、層１は、高密度のシリカをベースとしていてもよく、または、シリカと、放射線の吸収および／または反射を大きくするように選ばれた他の酸化物との混合物をベースとしていてもよい。
【００３１】
こうして、レジスト層３の、くぼみＥの上方に位置していない部分が、全フラックスＦ１＋Ｆ２に相当する放射線量にさらされる一方、レジスト層３の、くぼみＥの上方に位置している部分は、１次フラックスＦ１のみに相当する放射線量にさらされる。１次フラックスＦ１の強度および／またはその継続時間は、フラックスＦ１とＦ２の合計に相当する放射線量が層３のレジストの現像のしきい値よりも大きくなるように、かつ、フラックスＦ１のみに相当する放射線量が同じしきい値よりも小さくなるように、調整される。
【００３２】
レジスト層３は公知の方法で、例えば溶解液浴（dissolution bath）を用いて現像される。層３のレジストがネガ型のリソグラフィレジストであると、層３の、全フラックスＦ１＋Ｆ２に相当する放射線量にさらされる部分は除去されるが、層３の、１次フラックスＦ１のみに相当する放射線量にさらされる部分は残る。現像の後に、層３の残った部分は、回路上の、くぼみＥの上方のみに存在する。このレジスト部分は、表面Ｓに平行な方向の寸法がくぼみＥの寸法とほぼ同じである。これが、閉じられたキャビティＣの上方に位置するマスクＭ２を形成する（図１ｆ）。このマスクＭ２は、基板１００の表面ＳのくぼみＥの輪郭１１に対応する縁部１２を有する。
【００３３】
次に、層２は、方向Ｎに平行であるがそれと反対向きに回路の上面の方に向けられたエッチングプラズマＰ２を用いて、マスクＭ２に合わせてエッチングにより除去される。表面Ｓに平行なエッチング範囲は、マスクＭ２の縁部１２によって決まる。こうして、層２は、くぼみＥの外側において、基板１００の上面が露出するまで除去される（図１ｇ）。層２の、参照符号２０が付けられている部分が、回路上の、くぼみＥの上方に残る。それから、マスクＭ２は完全に除去される。
【００３４】
もちろん、部分２０は、キャビティＣの上方に位置すべきあらゆる回路部材であってよい。特に、部分２０は、ＭＯＳトランジスタのチャネルおよび／またはゲート構造を含んでいてもよい。
【００３５】
埋められたキャビティＣは、例えば電気接続部を形成するために、導電材料によって少なくとも部分的に埋められてもよい。図２は、ＭＯＳトランジスタの下部ゲート部分２００と接続された、このような、埋められた電気接続部を示している。参照符号２０１、２０２、２０３、および２０４は、ＭＯＳトランジスタの上部ゲート部分、ソース領域、チャネル領域、およびドレイン領域をそれぞれ示している。トランジスタのゲート部分２００および２０１と領域２０２〜２０４は、中間絶縁層（図示せず）の部分によって互いに電気的に絶縁されている。ゲート部分２００および２０１は、チャネル領域２０３の下方および上方にそれぞれ位置する。ゲート部分２００は、方向Ｎに平行な第１の接続部２０５を介して、かつ、キャビティＣを導電材料で埋めることによって形成された第２の接続部２０６を介して、電気接続されている。望まれるならば、キャビティＣは、接続部２０５の代わりに形成された横断ダクトを介して、表面Ｓを始点として、埋められていてもよい。基板１００内の接続部２０６の深さ方向の位置のおかげで、回路は、表面Ｓ上に設置面積（footprint）を持たない。それから、回路の設計はより容易である。ゲート部分２０１は、例えば、回路の予めメタライズされた高さ部分１０１を横切って位置する接続部２０７を介して、電気的に接続されていてもよい。従って、このようなトランジスタは、異なる電位が付与される独立した２つのゲート部分を有している。
【００３６】
あるいは、キャビティＣは、回路の作動中に生じる熱を取り出すことが可能な材料で、少なくとも部分的に埋められていてもよい。それから、熱を発生する回路の構成部材は、有利には、部分２０からキャビティＣの上方に形成される。キャビティＣを埋める材料は、伝熱流体、または熱を伝達する固体材料であってもよい。
【００３７】
もちろん、前に詳細に述べた方法の多くの変形例を採用してもよいが、本発明の利点の少なくともいくつかは依然として残る。これらの変形例のうちの１つを以下に述べる。
【００３８】
層３のリソグラフィレジストは、レジストの、現像のしきい値よりも小さい放射線量にさらされた部分が、現像中に選択的に除去されるように、ポジ型のものであってもよい。
【００３９】
層２は、マスクＭ２が形成され現像された後に回路上に積層されてもよい。この場合、層２の、マスクＭ２上に積層された部分は現像によって除去される一方、層２の、マスクＭ２内の開口を介して回路上に積層された部分は、最終的に回路上に残る。
【図面の簡単な説明】
【００４０】
【図１ａ】本発明の方法の一連のステップを示す集積電子回路の断面図である。
【図１ｂ】本発明の方法の一連のステップを示す集積電子回路の断面図である。
【図１ｃ】本発明の方法の一連のステップを示す集積電子回路の断面図である。
【図１ｄ】本発明の方法の一連のステップを示す集積電子回路の断面図である。
【図１ｅ】本発明の方法の一連のステップを示す集積電子回路の断面図である。
【図１ｆ】本発明の方法の一連のステップを示す集積電子回路の断面図である。
【図１ｇ】本発明の方法の一連のステップを示す集積電子回路の断面図である。
【図２】ＭＯＳトランジスタの二重のゲートを製造する、本発明の応用例を示す図である。
【符号の説明】
【００４１】
１，２    層
３        レジスト層
１０，２０      部分
１１      輪郭
１２      縁部
１００    基板
２００    下部ゲート部分
２０１    上部ゲート部分
２０２    ソース領域
２０３    チャネル領域
２０４    ドレイン領域
２０５    第１の接続部
２０６    第２の接続部
２０７    接続部
Ａ１，Ａ２      地点
Ｃ        キャビティ
Ｅ        くぼみ
Ｆ        膜
Ｆ１      １次放射フラックス
Ｆ２      ２次放射フラックス
ｈ        深さ
Ｍ１，Ｍ２      マスク
Ｎ        方向
Ｏ        開口
Ｐ１，Ｐ２      プラズマ
Ｓ        表面
Ｚ        領域
【図１ａ】
2006344979.tif 000003
【図１ｂ】
2006344979.tif 000004
【図１ｃ】
2006344979.tif 000005
【図１ｄ】
2006344979.tif 000006
【図１ｅ】
2006344979.tif 000007
【図１ｆ】
2006344979.tif 000008
【図１ｇ】
2006344979.tif 000009
【図２】
2006344979.tif 000010