(57)【要約】  【課題】  表示パネル上の放電セルの充電、若しくは放電時における電圧・電流の波高値を低減させた表示パネル駆動装置を提供する。  【解決手段】  表示パネル駆動装置における表示パネル上の複数の行電極対と列電極との交点の各々に配置された容量性発光素子に駆動パルスを供給するパルス生成手段において、容量性発光素子に対してインダクタを介して充電及び放電を為す充放電共振回路と、充放電共振回路の共振周波数の高調波周波数を有する高調波電流を充放電共振回路による充放電電流に重畳する高調波重畳回路とを設ける。【選択図】  図５
2006047469.tif 000002
【特許請求の範囲】
【請求項１】
複数の行電極対と、前記行電極対に交叉して配列された複数の列電極と、前記行電極対と前記列電極との交点の各々に配置された容量性発光素子とからなる表示パネルと、
前記容量性発光素子の各々に駆動パルスを供給するパルス生成手段とを有する表示パネル駆動装置であって、
前記パルス生成手段は、
前記容量性発光素子に対してインダクタを介して充電及び放電を為す充放電共振回路と、
前記充放電共振回路の共振周波数の高調波周波数を有する高調波電流を前記充放電共振回路による充電電流及び放電電流の各々に重畳する高調波重畳回路と、を含むことを特徴とする表示パネル駆動装置。
【請求項２】
前記高調波重畳回路は、前記インダクタに並列に接続されたリアクタンス素子ユニットを含むことを特徴とする請求項１に記載の表示パネル駆動装置。
【請求項３】
前記リアクタンス素子ユニットは、前記高調波周波数を定めるインダクタとキャパシタの直列回路であることを特徴とする請求項２に記載の表示パネル駆動装置。
【請求項４】
前記高調波重畳回路は、前記インダクタに直列に接続されたリアクタンス素子ユニットを含むことを特徴とする請求項１に記載の表示パネル駆動装置。
【請求項５】
前記リアクタンス素子ユニットは、前記高調波周波数を定めるインダクタとキャパシタの並列回路であることを特徴とする請求項４に記載の表示パネル駆動装置。
【請求項６】
前記高調波周波数は、前記共振周波数の奇数次高調波であることを特徴とする請求項１に記載の表示パネル駆動装置。
【請求項７】
前記高調波周波数は、前記共振周波数の第３次高調波であることを特徴とする請求項６に記載の表示パネル駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（以下“ＰＤＰ”と称する）などの容量性発光素子を含む表示パネルの駆動装置等に関する。
【背景技術】
【０００２】
今日、いわゆる壁掛型テレビとしてＰＤＰ等の自発光型の平面表示パネルを用いた薄型ディスプレイ装置が製品化されており、ＰＤＰを用いた薄型ディスプレイ装置における表示パネル駆動装置として、例えば、特許文献１に示すような技術が開示されている。
【０００３】
ここで、特許文献１に開示された表示パネル駆動装置の概略構成を図１のブロック図に示す。同図において、表示パネルであるＰＤＰ１０は、Ｘ電極及びＹ電極の１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間層を挟んで、１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ１〜Ｚｍが形成されている。尚、１対の行電極対（Ｘｉ，Ｙｉ）と１つの列電極Ｚｊとの交叉部には１つの放電セルＣ（ｉ,ｊ）が形成されている。そして、ＰＤＰ１０の各々の電極は、列電極駆動回路２０、行電極駆動回路３０又は４０に接続されており、これらの電極駆動回路は駆動制御回路５０からの指令によって駆動制御される。
【０００４】
次に、図１に示される表示パネル駆動装置の概略動作を図２に示す動作タイムチャートに基づいて説明する。
【０００５】
先ず、行電極駆動回路３０は、図２に示されるが如き正電圧のリセットパルスＲＰｙを発生させてこれを行電極Ｙ１〜Ｙｎの各々に同時に印加する。これと同時に、行電極駆動回路４０は、負電圧のリセットパルスＲＰｘを発生させてこれを全ての行電極Ｘ１〜Ｘｎに同時に印加する。これらのリセットパルスＲＰｘ及びＲＰｙの同時印加により、ＰＤＰ１０の全ての放電セルが放電励起されて荷電粒子が発生する。この放電の終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成されることになる。因みに、かかる処理行程をリセット行程と称する。
【０００６】
リセット行程の終了後、列電極駆動回路２０は、画面の第１行〜第ｎ行の各々に対応した画素データに応じた画素データパルスＤＰ１〜ＤＰｎを生成する。そして、これらの画素データパルスを図２に示されるが如く列電極Ｚ１〜Ｚｍに順次印加して行く。一方、行電極駆動回路３０は、画素データパルスＤＰ１〜ＤＰｎ各々の印加タイミングに応じて負電圧の走査パルスＳＰを生成して、これを図２に示されるタイミングで順次行電極Ｙ１〜Ｙｎへと印加して行く。
【０００７】
上記の走査パルスＳＰが印加された行電極に属する放電セルの内、更に、正電圧の画素データパルスＤＰが同時に印加された放電セルにおいて放電が生じ、その壁電荷の大半が失われる。一方、走査パルスＳＰが印加されたものの正電圧の画素データパルスＤＰが印加されなかった放電セルでは、放電が生じないので上記壁電荷が残留したままとなる。このとき、壁電荷が残留したままとなった放電セルは発光放電セルとなり、壁電荷が消滅してしまった放電セルは非発光放電セルとなる。因みに、かかる処理行程をアドレス行程と称する。
【０００８】
アドレス行程が終了すると、行電極駆動回路３０は、図２に示されるが如く正電圧のサスティンパルスＩＰＹを連続して行電極Ｙ１〜Ｙｎ の各々に印加する。これと共に、行電極駆動回路４０は、かかるサスティンパルスＩＰＹの印加タイミングと所定の位相差のあるタイミングで、正電圧のサスティンパルスＩＰＸを連続して行電極Ｘ１〜Ｘｎの各々に印加する。かかるサスティンパルスＩＰＸ及びＩＰＹが交互に印加されている期間に亘り、上記壁電荷が残留したままとなっている発光放電セルは、放電発光を繰り返してその発光状態を維持する。因みに、かかる処理行程をサスティン行程と称する。
【０００９】
以上に説明した一連の処理行程が図１の表示パネル駆動装置において、表示映像のサブフィルード毎に繰り返される。
【００１０】
なお、図１の駆動制御回路５０は、同装置に供給される映像信号に含まれる同期タイミングに基づいて、図２に示されるが如き各種の駆動パルスを生成する為の各種スイッチング信号を生成する。そして、これらスイッチング信号を列電極駆動回路２０、行電極駆動回路３０及び４０の各々に供給する。即ち、列電極駆動回路２０、行電極駆動回路３０及び４０の各々は、駆動制御回路５０から供給されるスイッチング信号に応じて図２に示される各種駆動パルスを生成するのである。
【００１１】
一方、以上に説明した各電極駆動回路の内部には、リセットパルスＲＰＹや、サスティンパルスＩＰＸ、ＩＰＹなど各種の駆動パルスを生成するパルス生成回路が、各行乃至各列の各々の電極毎に設けられている。そして、これらのパルス生成回路は、何れも、インダクタＬとキャパシタＣから成るＬＣ共振回路によるキャパシタの充放電を利用して、上記の各種駆動パルスを生成する。
【００１２】
すなわち、ＰＤＰ１０上に形成される放電セルＣ（ｉ,ｊ）が容量性の負荷であることに注目して、これに誘導性素子であるインダクタ、及び電力回収用のキャパシタを組み合わせて共振回路を形成するのである。そして、ＦＥＴ等のスイッチング素子を上記の駆動制御回路５０から供給されるスイッチング信号に応じて開閉して、かかる共振回路を所定のタイミングで励振することにより所望の駆動パルスを発生させる。
【００１３】
ここで、かかるパルス生成回路の一例を図３に示す。同図に示される回路の動作を簡単に説明すれば次の通りである。
【００１４】
先ず、駆動制御回路５０から供給される所定のスイッチング信号によってスイッチＳ２がオンにされると、電力回収用キャパシタＣ０がダイオードＤ１及びインダクタＬ１を介して放電セルＣ（ｉ,ｊ）のパネル容量Ｃｐに接続される。これによってＣ０に蓄えられていた電荷によりＣｐが充電されて、かかる充電電流がＬ１を流れる。その後、所定の処理動作が為された後に、Ｓ２の代わりにスイッチＳ３がオンにされる。これによって、ダイオードＤ２及びインダクタＬ２を介してＣ０とＣｐとが接続され、今度はＣｐからＣ０への放電電流がＬ２を流れる。そして、かかる処理が所定のタイミングによって繰り返し行われることにより、放電セルＣ（ｉ,ｊ）の駆動が為されることになる。
【００１５】
以上に説明したように従来のパルス生成回路においては、インダクタとキャパシタとによる共振回路を用いて放電セルの励振駆動するため、パネル容量Ｃｐの充放電の電圧・電流が正弦波となる。ところで、ＰＤＰ等の容量性負荷を駆動する際には、放電セルＣ（ｉ,ｊ）における放電を起生させるべく、一般に数十〜百数十ボルトの比較的高い電圧を印加する必要があり、当然に正弦波である充放電電圧の波高値（最大値）も上昇する。一方、表示パネルやパルス生成回路等各部の耐圧は、駆動電圧の実効値ではなくその波高値を基にして定める必要があるので、かかる波高値の上昇は、表示パネルやパルス生成各部の大型化を招く要因となっていた。また、同じく正弦波である充放電電流の波高値も当然に上昇するため、表示パネルに敷設された各電極、或いはパルス生成回路に含まれるインダクタやダイオード等の抵抗成分による電力損失が増大して表示パネル装置における電力回収効率が低下するという問題もあった。
【特許文献１】特開２００３−１４０６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、このような問題を解決するために為されたものであり、表示パネル上放電セルの充電、若しくは放電時における電圧・電流の波高値を低減させた表示パネル駆動装置を提供する。
【課題を解決するための手段】
【００１７】
請求項１に記載の発明は、複数の行電極対と、前記行電極対に交叉して配列された複数の列電極と、前記行電極対と前記列電極との交点の各々に配置された容量性発光素子とからなる表示パネルと、前記容量性発光素子の各々に駆動パルスを供給するパルス生成手段とを有する表示パネル駆動装置であって、前記パルス生成手段は、前記容量性発光素子に対してインダクタを介して充電及び放電を為す充放電共振回路と、前記充放電共振回路の共振周波数の高調波周波数を有する高調波電流を前記充放電共振回路による充電電流及び放電電流の各々に重畳する高調波重畳回路とを含むことを特徴とする。
【発明を実施するための最良の形態】
【００１８】
【実施例１】
【００１９】
図４に本発明の第１の実施例である表示パネル駆動装置の構成を示す。
【００２０】
同図において、表示パネルであるＰＤＰ１１は、Ｘ電極及びＹ電極の１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｘ１〜Ｘｎ、及び行電極Ｙ１〜Ｙｎを備えている。更に、ＰＤＰ１１には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間層を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ１〜Ｚｍが形成されている。なお、１対の行電極対（Ｘｉ，Ｙｉ）と１つの列電極Ｚｊとの交差部には１つの放電セルＣ（ｉ,ｊ）が形成されている。
【００２１】
ＰＤＰ１１における電極の各々は、列電極駆動回路２１、行電極駆動回路３１又は４１に接続されており、これらの電極駆動回路は、駆動制御回路５１からの指令によって駆動制御される。
【００２２】
行電極駆動回路３１は、前述のリセットパルスやサスティンパルス等の種々の駆動パルスを生成して、これらのパルスを所定のタイミングで行電極Ｙ１〜Ｙｎの各々に印加する。同様に、行電極駆動回路４１も種々の駆動パルスを生成して、これらのパルスを所定のタイミングで行電極Ｘ１〜Ｘｎの各々に印加する。また、列電極駆動回路２１は、画面の第１行〜第ｎ行の各々に対応した画素データに応じた画素データパルを生成し、これらの画素データパルスを列電極Ｚ１〜Ｚｍに順次印加する。なお、行電極駆動回路３１及び４１、列電極駆動回路２１の各々の内部には、各種の駆動パルスを生成するパルス生成回路が各行及び各列の電極毎に設けられている。
【００２３】
駆動制御回路５１は、表示パネル駆動装置に供給された映像信号の同期タイミングに基づいて、上記の各種駆動パルスを制御する為の各種のスイッチング信号を生成する。そして、これらのスイッチング信号を列電極駆動回路２１、行電極駆動回路３１及び４１の各々の内部に設けられているパルス生成回路に供給する。
【００２４】
次に、列電極駆動回路２１、行電極駆動回路３１及び４１の各々の内部において、ＰＤＰ１１の列電極Ｚ１〜Ｚｍ毎、或いは、行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎ毎に設けられているパルス生成回路の構成を図５に示す。
【００２５】
同図において、ライン１は、ＰＤＰ１１におけるＸ、Ｙ、或いはＺの各電極への出力線を表す。また、パネル容量Ｃｐは、ＰＤＰ１１上の各放電セルが各電極毎に有するキャパシタを示すものであり、図示せぬ各電極を介してライン１に接続されている。
【００２６】
図５において、ライン１にはスイッチＳ１の一端が接続されており、Ｓ１の他端は直流電源Ｖｓｕｓの正側端子に接続され、同電源の負側端子は表示パネル駆動装置の基準電位に接続されている。なお、スイッチＳ１は、例えば、トランジスタやＦＥＴ等のスイッチング素子であり、駆動制御回路５１から供給されるスイッチング信号によってそのオン／オフ制御が為されるものとする。
【００２７】
また、ライン１には、インダクタＬ１、ダイオードＤ１、及びスイッチＳ３の直列枝からなるＣｐの充電共振回路の一端が接続されており、同直列枝の他端は電力回収用キャパシタＣ０の一端に接続されている。また、Ｌ１と並列に高調波重畳回路を成すインダクタＬ３とキャパシタＣ３の直列枝が接続されている。
【００２８】
ライン１には、同様にインダクタＬ２、ダイオードＤ２、及びスイッチＳ４の直列枝からなるＣｐの放電共振回路の一端が接続されており、同直列枝の他端は電力回収用キャパシタＣ０の一端に接続されている。なお、高調波重畳回路を成すインダクタＬ４とキャパシタＣ４の直列枝が上記Ｌ２と並列に接続されている。
【００２９】
さらに、ライン１はスイッチＳ２の一端に接続されており、Ｓ２の他端は上記の基準電位に接続されている。また、上記電力回収用キャパシタＣ０の他端も同様に基準電位に接続されている。
【００３０】
次に、図５に示されるパルス生成回路の動作について説明を行う。
【００３１】
先ず、駆動制御回路５１からのスイッチング信号により所定のタイミングでＳ３がオンにされると、Ｃ０に蓄えられていた電荷がＣｐに移動してＣｐの充電が為される。
【００３２】
ここで、Ｃｐの充電時に形成される充電共振回路に注目すると、同回路は図６に示されるような端子ａ−ｂ間の２端子回路網として表すことができ、かかる２端子回路網のリアクタンスＸａｂの周波数特性は図７に示される形となる。即ち、Ｘａｂは、その周波数軸上において、２つの共振点ｆ１及びｆ３と、１つの反共振周点ｆ２とを有する。因みに、共振周波数ｆ１は充電共振回路本来の共振周波数であり、主にＬ１とＣｐによって規定される周波数である。一方、共振周波数ｆ３は、Ｌ１に並列に接続された高調波重畳回路に含まれるＬ３とＣ３によって規定される周波数となる。
【００３３】
いま、Ｌ３及びＣ３の素子値を所定の値に調整して、
ｆ３＝３×ｆ１
即ち、ｆ３がｆ１を基本波とする３次高調波となるように定める。これによって充電共振回路に流れる充電電流は、図８に示されるように、Ｌ１に流れる共振電流の基本波成分ａ（破線）と、Ｌ３及びＣ３に流れる共振電流の３次高調波成分ｂ（一点鎖線）とが重畳されて、実線ｃに示されるような波形となる。
【００３４】
充電によりＣｐの端子電圧Ｖｏｕｔが上昇して所定の電圧に達すると、駆動制御回路５１からのスイッチング信号によってＳ３がオフとされて、代わりにスイッチＳ１がオンとされてＣｐの端子電圧Ｖｏｕｔは直流電源の電圧Ｖｓｕｓに固定される。その後、所定時間の経過後に、今度は、Ｓ１がオフとされて代わりにスイッチＳ４がオンにされる。
【００３５】
これによって、Ｃｐからの放電電流が電力回収用キャパシタＣ０に流れることになる。この場合、Ｌ２、Ｌ４、Ｃ４、及びＣｐ等によって形成される放電共振回路も図６に示されたリアクタンスＸａｂと同型となり、その周波数特性も前述の図７と同様になる。つまり、放電時の共振電流も共振周波数の基本波にその３次高調波が重畳された図８の実線ｃに示されるような電流波形となる。
【００３６】
ところで、キャパシタＣｐを所定の電圧Ｖまで充電するのに必要な電荷をＱとすると、Ｑは、静電容量と印加電圧との関係から
Ｑ＝Ｃｐ×Ｖ
として求められる。
【００３７】
また、電流を時間について積分した値が電荷となるので、図９の実線ａに示す如く、充電電流が波高値Ｉの矩形波電流であり、Ｃｐの充電に要した時間をｔ＝０からｔ＝Ｔであると仮定するならば、上記の電荷Ｑは、
Ｑ＝Ｉ×Ｔ
として定義することができる。
【００３８】
一方、これと同量の電荷Ｑを同一の時間Ｔ内に正弦波電流で充電した場合、同正弦波の波高値Ｉｐは、図９の破線ｂに示す如く、
Ｉｐ＝（π／２）×Ｉ
となる。
【００３９】
いま、ｔ＝０からｔ＝Ｔの期間に限ってみれば、矩形波ａの実効値は上記波高値Ｉと等しくなるが、正弦波ｂの実効値は、
Ｉｐ／√2 ＝（π／２√2）×Ｉ≒１．１１×Ｉ
となり矩形波の実効値Ｉよりも大となる。
【００４０】
ところで、充放電回路を構成する各素子やＰＤＰ１１の各電極に含まれる抵抗成分をＲとして、これに流れる電流の実効値をＩrmsとすると、かかる抵抗成分Ｒにおいて充放電時に生ずる電力損失Ｗは、
Ｗ＝Ｒ×（Ｉrms)２
として表すことができる。従って、上記の矩形波による充放電時の電力損失をＷ１、正弦波による充放電時の電力損失をＷ２と置くと、
Ｗ１＝Ｒ×Ｉ２
Ｗ２≒Ｒ×（１．１１×Ｉ)２≒Ｗ１×１．２３
となり、正弦波のときの電力損失は、矩形波の場合に比較して約２３％増加する。逆に言えば、Ｃｐについて同量の電荷の充放電を行う場合でも、充放電電流の波形を矩形波に設定することにより正弦波のときに較べて電力損失を低減させることが可能となる。
【００４１】
本実施例では、Ｃｐへの充放電を行う際に、充放電電流の共振周波数の基本波成分にその３次高調波成分を重畳させることによって充放電電流の波形を、図８の実線ｃに示す如く、矩形波に近似させて充放電時における電力損失の低減を図っている。
【実施例２】
【００４２】
次に、本発明による表示パネル駆動装置の第２の実施例について説明する。なお、第２実施例による表示パネル駆動装置の構成は、図４に示された第１実施例の場合と同様であり、各電極駆動回路２１乃至４１に含まれるパルス生成回路の構成が第１実施例と異なるのみである。したがって、表示パネル駆動装置全体についての記載並びに説明は省略する。
【００４３】
図１０に本発明の第２実施例によるパルス生成回路の構成を示す。同図においてライン１は、ＰＤＰ１１におけるＸ、Ｙ、或いはＺの各電極への出力線を表す。また、パネル容量Ｃｐは、ＰＤＰ１１上の各放電セルが各電極毎に有するキャパシタを示すものであり、図示せぬ各電極を介してライン１に接続されている。
【００４４】
図１０において、ライン１にはスイッチＳ１の一端が接続されており、Ｓ１の他端は直流電源Ｖｓｕｓの正側端子に接続され、同電源の負側端子は表示パネル駆動装置の基準電位に接続されている。なお、スイッチＳ１は、例えば、トランジスタやＦＥＴ等のスイッチング素子であり、駆動制御回路５１から供給されるスイッチング信号によってそのオン／オフ制御が為されるものとする。
【００４５】
また、ライン１には、インダクタＬ１、ダイオードＤ１、及びスイッチＳ３等の直列枝からなるＣｐの充電共振回路の一端が接続されており、同直列枝の他端は電力回収用キャパシタＣ０の一端に接続されている。また、Ｌ１と直列に高調波重畳回路を成すインダクタＬ３とキャパシタＣ３の並列回路が接続されている。
【００４６】
ライン１には、同様にインダクタＬ２、ダイオードＤ２、及びスイッチＳ４等の直列枝からなるＣｐの放電共振回路の一端が接続されており、同直列枝の他端は電力回収用キャパシタＣ０の一端に接続されている。また、Ｌ２と直列に高調波重畳回路を成すインダクタＬ４とキャパシタＣ４の並列回路が接続されている。
【００４７】
さらに、ライン１はスイッチＳ２の一端に接続されており、Ｓ２の他端は上記の基準電位に接続されている。また、上記電力回収用キャパシタＣ０の他端も同様に基準電位に接続されている。
【００４８】
次に、図１０に示されるパルス生成回路の動作について説明を行う。
【００４９】
先ず、駆動制御回路５１からのスイッチング信号により所定のタイミングでＳ３がオンにされると、Ｃ０に蓄えられていた電荷がＣｐに移動してＣｐの充電が為される。
【００５０】
ここで、Ｃｐの充電時に形成される充電共振回路に注目すると、同回路は図１１に示されるような端子ａ−ｂ間の２端子回路網として表すことができ、かかる２端子回路網のリアクタンスＸａｂの周波数特性は、第１実施例の図７に示される形と同じになる。即ち、Ｘａｂは、その周波数軸上において、２つの共振点ｆ１及びｆ３と、１つの反共振周点ｆ２とを有する。因みに、共振周波数ｆ１は充電共振回路本来の共振周波数であり、主にＬ１とＣｐによって規定される周波数である。一方、共振周波数ｆ３は、Ｌ１に直列に接続された高調波重畳回路に含まれるＬ３とＣ３によって規定される周波数となる。
【００５１】
いま、Ｌ３及びＣ３の素子値を所定の値に調整して、
ｆ３＝３×ｆ１
即ち、ｆ３がｆ１を基本波とする３次高調波となるように定める。これによって充電共振回路に流れる充電電流は、前述の図８に示されるように、Ｌ１に流れる共振電流の基本波成分ａ（破線）と、Ｌ３及びＣ３に流れる共振電流の３次高調波成分ｂ（一点鎖線）とが重畳されて、実線ｃに示されるような波形となる。
【００５２】
充電によりＣｐの端子電圧Ｖｏｕｔが上昇して所定の電圧に達すると、駆動制御回路５１からのスイッチング信号によってＳ３がオフとされて、代わりにスイッチＳ１がオンとされてＣｐの端子電圧Ｖｏｕｔは直流電源の電圧Ｖｓｕｓに固定される。その後、所定時間の経過後に、今度は、Ｓ１がオフとされて代わりにスイッチＳ４がオンにされる。
【００５３】
これによって、Ｃｐからの放電電流が電力回収用キャパシタＣ０に流れることになる。この場合、Ｌ２、Ｌ４、Ｃ４、及びＣｐ等によって形成される放電共振回路も図１１に示されたリアクタンスＸａｂと同型となり、その周波数特性も前述の図７と同様になる。つまり、放電時の共振電流も共振周波数の基本波にその３次高調波が重畳された図８の実線ｃに示されるような電流波形となる。
【００５４】
つまり、本実施例においても第１実施例の場合と同様に、Ｃｐへの充放電を行う際に、充放電電流の波形を矩形波に近似させて充放電時における電力損失の低減を図っている。
【００５５】
以上の各実施例では、表示パネル上の放電セルを充放電する際に、充放電電流の共振周波数の３次高調波を重畳させて充放電電流波形を矩形波に近似させる場合を説明したが、本発明の実施はかかる事例に限定されるものではない。例えば、３次高調波に加えて５次或いは７次等の更に高次の奇数次高調波を重畳させる構成としても良い。かかる構成を取ることによって、充放電電流の波形はさらに矩形波に近似されるため、充放電時における電力損失を一層低減させることができる。
【００５６】
また、以上の各実施例では表示パネルとしてＰＤＰを例に挙げて説明を行ったが、本発明の実施はかかる事例に限定されるものではなく、例えば、無機或いは有機ＥＬ等の容量性の表示発光セルを有するディスプレイパネルにおいても適用することが可能である。
【図面の簡単な説明】
【００５７】
【図１】図１は、従来のＰＤＰによる表示パネル駆動装置の構成を示すブロック図である。
【図２】図２は、図１の装置における各種駆動パルスの印加タイミングを示すタイムチャートである。
【図３】図３は、図１の装置における各電極駆動回路に含まれるパルス生成回路の構成を示す回路図である。
【図４】図４は、本発明の実施例である表示パネル駆動装置の構成を示すブロック図である。
【図５】図５は、本発明の第１実施例であるパルス生成回路の構成を示す回路図である。
【図６】図６は、図５の回路における充電共振回路の構成を示す回路図である。
【図７】図７は、図６に示される充電共振回路の周波数特性を示す図である。
【図８】図８は、図６に示される充電共振回路に流れる電流の様子を示す図である。
【図９】図９は、同一電荷を充放電する際の矩形波と正弦波による充放電電流波高値の違いを説明した図である。
【図１０】図１０は、本発明の第２実施例であるパルス生成回路の構成を示す回路図である。
【図１１】図１１は、図１０の回路における充電共振回路の構成を示す回路図である。
【符号の説明】
【００５８】
１０、１１  …  ＰＤＰ表示パネル
２０、２１  …  列電極駆動回路
３０、３１  …  行電極駆動回路（Ｙ行電極）
４０、４１  …  行電極駆動回路（Ｘ行電極）
５０、５１  …  駆動制御回路
【図１】
2006047469.tif 000003
【図２】
2006047469.tif 000004
【図３】
2006047469.tif 000005
【図４】
2006047469.tif 000006
【図５】
2006047469.tif 000007
【図６】
2006047469.tif 000008
【図７】
2006047469.tif 000009
【図８】
2006047469.tif 000010
【図９】
2006047469.tif 000011
【図１０】
2006047469.tif 000012
【図１１】
2006047469.tif 000013