(57)【要約】【課題】  WLCSP型半導体装置において、実装高さが更に低くなるようにすることを課題とする。【解決手段】  WLCSP型半導体装置において、モールド樹脂膜２９内に埋まっている電極ポスト２８をその端面が球面状の凹部２８ａであるようにし、この凹部２８ａの内部を埋めるように半田部３０が形成してある。この半導体装置は、凹部２８ａの内にランドが入り込んだ状態で、モールド樹脂膜２９が実装基板上に当接した状態で実装される。【選択図】  図１
2006269804.tif 000002
【特許請求の範囲】
【請求項１】
下面に集積回路部を有する半導体チップと、該半導体チップの下面を覆う絶縁性の保護膜と、該半導体チップの下面に配置してある外部端子としての半田部とを有し、
該半田部によって、実装基板上に実装される半導体装置において、
前記半田部が、前記保護膜の面から凹んでいる凹部に設けてある構成としたことを特徴とする半導体装置。
【請求項２】
下面に集積回路部を有する半導体チップと、該半導体チップの下面に並んでおり、前記集積回路部と電気的に接続されて立っている複数の導電性のポストと、該半導体チップの下面を覆っている絶縁性の保護膜と、各ポストの端面上に形成してある外部端子としての半田部とを有し、
該半田部によって、実装基板上に実装される半導体装置において、
前記ポストは、その端面が前記保護膜の面より凹んでいる凹部を有する構成であり、
前記半田部が、この凹部に設けてある構成としたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記凹部は、
前記保護膜を前記ポストの端面が露出するように形成した後に、エッチングを行って形成したものであることを特徴とする半導体装置。
【請求項４】
請求項１又は請求項２に記載の半導体装置が、上記凹部内に、前記実装基板上のランドが相対的に入り込んだ状態となって前記半田部が前記ランドと接合されて、且つ前記保護膜が前記実装基板の上面に当接した状態で、前記実装基板上に実装してある構成としたことを特徴とする半導体装置の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に、WLCSP(Wafer Level Chip Size Package)の半導体装置に関する。
【背景技術】
【０００２】
携帯電話やメモリカード等の小型機器には、実装したときの高さが低くなる半導体装置が使用されている。この要求を満たす半導体装置は、表面実装タイプであり、その中の一つとしてWLCSP型であってランドグリッドアレイ型である半導体装置がある。
【０００３】
図４は従来のWLCSP型であってランドグリッドアレイ型である半導体装置１を示す。半導体装置１は、下面に集積回路部２が形成してある半導体チップ３の下面に銅製の電極ポスト４が配置してあり、半導体チップ３の下面がモールド樹脂膜５で覆われており、各ポスト４の端面４ａに半田バンプ６が形成してある構成である。
【０００４】
この半導体装置１は、図５に示すように、半田バンプ６をランド１１と半田付けして、且つ、必要に応じて下面側をアンダーフィル１２で埋めて、実装基板１０上に実装してある。１５は半田部である。
【特許文献１】特開２００４−２９６７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この半導体装置１は、実装状態では実装基板１０の上面から寸法Ｓ浮いた状態にあり、この浮き分が、実装高さＨ１を無用に高くしていた。
【０００６】
そこで、本発明は、上記課題を解決した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、下面に集積回路部を有する半導体チップと、該半導体チップの下面に並んでおり、前記集積回路部と電気的に接続されて立っている複数の導電性のポストと、該半導体チップの下面を覆っている絶縁性の保護膜と、各ポストの端面上に形成してある外部端子としての半田部とを有し、
該半田部によって、実装基板上に実装される半導体装置において、
前記ポストは、その端面が前記保護膜の面より凹んでいる凹部を有する構成であり、
前記半田部が、この凹部に設けてある構成としたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、半導体装置は、凹部内に、実装基板上のランドが相対的に入り込んだ状態となって半田部がランドと接合されて、且つ保護膜が実装基板の上面に当接した状態で、実装高さを低くされて実装されるようになる。
【発明を実施するための最良の形態】
【０００９】
次に本発明の実施の形態について説明する。
【実施例１】
【００１０】
図１は本発明の実施例１になる半導体装置２０を実装するときの姿勢で示す。この半導体装置２０は、WLCSP型であってランドグリッドアレイ型である。半導体装置２０は、完成したウェハから切りだされたものであって、下面に集積回路部２２が形成してある半導体チップ２１と、パッシベーションＳｉＮ膜２４と、アルミニウムパッド２５と、ポリイミド膜２６と、引き出し端子２７と、立っている銅製の電極ポスト２８と、保護膜としてのモールド樹脂膜２９と、外部端子としての半田部３０とを有する構成である。
【００１１】
集積回路部２２の一部と半田部３０とは、アルミニウムパッド２５、引き出し端子２７、電極ポスト２８を介して電気的に接続している。
【００１２】
パッシベーションＳｉＮ膜２４及びポリイミド膜２６は、集積回路部２２を覆っている。モールド樹脂膜２９は引き出し端子２７を覆っている。電極ポスト２８は、歪むことによって、半導体装置２０が実装されて使用されている状態で半導体チップ２３と実装基板１０との熱膨張係数のミスマッチに起因して発生する熱応力を吸収する役割りを有する。
【００１３】
ポスト２８は、その端に、球面状の凹部２８ａを有する。よって、電極ポスト２８の端は、モールド樹脂膜２９の面２９ａに対して凹んでいる。また、電極ポスト２８の径Ｄは、実装基板１０上のランド１１の大きさよりも大きい。
【００１４】
半田部３０は、ポスト２８の端の凹部２８ａの内部に設けてある。なお、半田部３０はポスト２８の端の凹部２８ａ内に設けてあればよく、モールド樹脂膜２９の面２９ａから少し突き出ていてもよい。
【００１５】
図２は上記の構成の半導体装置２０が実装基板１０上に表面実装してある状態を示す。１２は配線パターン、１３は半田レジストである。ランド１１は半田レジスト１３より若干突き出ている。半導体装置２０は、半田部３０がランド１１に対向するように実装基板１０上に仮止めされ、リフロー炉を通って実装される。３０Ａは一旦溶融して凝固した半田部である。
【００１６】
半導体装置２０は、ランド１１が凹部２８ａ内に相対的に入り込んでおり、モールド樹脂膜２９の面２９ａが実装基板１０に当接している。半田部３０Ａは、ランド１１を包み込んでいる。
【００１７】
半導体装置２０は実装基板１０から実質上浮いていず、よって、実装高さＨ１０は従来の半導体装置１の実装高さＨ１よりも低い。また、実装高さＨ１０のバラツキも小さい。
【００１８】
半田部３０Ａの電極ポスト２８との接合界面４０は球面であるので、半田部３０Ａと電極ポスト２８との接合面の面積は、従来に比較して広くなり、しかも、立体的となるので、半田部３０Ａは電極ポスト２８から剥離し難い。
【００１９】
また、半田部３０Ａの電極ポスト２８の外へのはみ出し量が少なくなり、ブリッヂ不良が生じ難い。
【００２０】
よって、半導体装置２０の半田部３０と実装基板１０上のランド１１との接続部分は、従来に比較して高い信頼性を有する。
【００２１】
次に、上記半導体装置２０の製造工程について、図３を参照して説明する。
【００２２】
先ず、図３（Ａ）に示すように、所定位置にアルミニウムパッド２５を有するウェハ４０の集積回路等が作り込まれた上面にパッシベーションＳｉＮ膜２２を形成し、続いて、同図（Ｂ）に示すように、ポリイミド膜２６を塗布して形成する。
【００２３】
次いで、同図（Ｃ）に示すように、ポリイミド膜２６上に引き出し端子２７をアルミニウムパッド２５と接続させて配置して形成する。
【００２４】
次いで、同図（Ｄ）に示すように、メッキによって、引き出し端子２７の端に、電極ポスト２８Ａを形成する。
【００２５】
次いで、同図（Ｅ）に示すように、ウェハ４０の上面を樹脂封止してモールド樹脂膜２９Ａを形成し、次いで、モールド樹脂膜２９Ａの表面を研摩して、同図（Ｆ）に示すように、電極ポスト２８Ａの平らな端面２８Ａａが露出するようにする。モールド樹脂膜２９Ａはモールド樹脂膜２９となる。
【００２６】
次いで、電極ポスト２８Ａの端面２８Ａａに対してエッチングを行い、同図（Ｇ）に示すように、球面状の凹部２８ａを形成する。電極ポスト２８Ａは電極ポスト２８となる。
【００２７】
次いで、開口が電極ポスト２８に対応して形成してあるマスクを使用して印刷を行ってクリーム半田を全部の凹部２８ａ内に埋め、リフロー炉を通して、同図（Ｈ）に示すように、全部の凹部２８ａ内に半田部３０を形成する。
【００２８】
印刷、リフローに代えて、凹部２８ａの面にメッキを行うことにより、或いは、半田ボールを凹部２８ａ内に置いてリフローすることによっても、半田部３０を形成することが出来る。
【００２９】
最後に、同図（Ｈ）に示すように、ウェハ４０をテープ５０上に貼り付け、ウェハ４０をダイシングすることで、個片化され、半導体装置２０が得られる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例１になる半導体装置を示す図である。
【図２】図１の半導体装置が実装基板上に実装された状態を示す図である。
【図３】図１の半導体装置の製造工程を示す図である。
【図４】従来の１例の半導体装置を示す図である。
【図５】図４の半導体装置が実装基板上に実装された状態を示す図である。
【符号の説明】
【００３１】
１０  実装基板
１１  ランド
２０  半導体装置
２１  半導体チップ
２８  電極ポスト
２８ａ  球面状の凹部
２９  モールド樹脂膜
３０  半田部
【図１】
2006269804.tif 000003
【図２】
2006269804.tif 000004
【図３】
2006269804.tif 000005
【図４】
2006269804.tif 000006
【図５】
2006269804.tif 000007