(57)【要約】【課題】本発明は、薄型化が可能であり、精度良く外部接続端子を形成でき、製造コストを削減することのできる半導体装置及びその製造方法を提供することを課題とする。【解決手段】  樹脂層１１と、樹脂層１１に形成された貫通ビア１２と、貫通ビア１２の一方の端部と電気的に接続される半導体素子１６と、貫通ビア１２の他方の端部に設けられた外部接続端子１８と、半導体素子１６を封止する封止樹脂１７とを設ける。【選択図】  図９
2006344866.tif 000002
【特許請求の範囲】
【請求項１】
樹脂層と、
前記樹脂層に形成された貫通ビアと、
前記貫通ビアの一方の端部と電気的に接続される半導体素子と、
前記貫通ビアの他方の端部に設けられた外部接続端子と、
前記半導体素子を封止する封止樹脂とを備えたことを特徴とする半導体装置。
【請求項２】
前記樹脂層に前記貫通ビアと電気的に接続された配線をさらに設けたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、前記貫通ビアに対してフリップチップ接続されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
樹脂層と、該樹脂層に形成された貫通ビアと、該貫通ビアの一方の端部と電気的に接続される半導体素子と、該貫通ビアの他方の端部に設けられた外部接続端子と、該半導体素子を封止する封止樹脂とを備えた半導体装置の製造方法であって、
金属板上に前記樹脂層を形成する樹脂層形成工程と、
前記樹脂層に貫通ビアの形状に対応する凹部を形成する凹部形成工程と、
前記凹部に前記貫通ビアとなる金属膜を前記樹脂層と略面一になるように形成する金属膜形成工程と、
前記金属膜に前記半導体素子を接続する半導体素子接続工程と、
前記半導体素子を封止する封止樹脂を形成する封止樹脂形成工程と、
前記封止樹脂形成工程後に、前記金属板を除去する金属板除去工程と、
前記半導体素子が接続された側とは反対側から前記金属膜が露出するまで前記樹脂層を研磨する樹脂層研磨工程と、
前記半導体素子が接続された側とは反対側の前記金属膜に前記外部接続端子を形成する外部接続端子形成工程とを含むことを特徴とする半導体装置の製造方法。
【請求項５】
樹脂層と、該樹脂層に形成された貫通ビアと、該樹脂層に形成され、貫通ビアと電気的に接続された配線と、該貫通ビアの一方の端部と電気的に接続される半導体素子と、該貫通ビアの他方の端部に設けられた外部接続端子と、該半導体素子を封止する封止樹脂とを備えた半導体装置の製造方法であって、
金属板上に前記樹脂層を形成する樹脂層形成工程と、
前記樹脂層に貫通ビア及び配線の形状に対応する凹部を形成する凹部形成工程と、
前記凹部に前記貫通ビア及び配線となる金属膜を前記樹脂層と略面一になるように形成する金属膜形成工程と、
前記金属膜に前記半導体素子を接続する半導体素子接続工程と、
前記半導体素子を封止する封止樹脂を形成する封止樹脂形成工程と、
前記封止樹脂形成工程後に、前記金属板を除去する金属板除去工程と、
前記半導体素子が接続された側とは反対側から前記金属膜が露出するまで前記樹脂層を研磨する樹脂層研磨工程と、
前記半導体素子が接続された側とは反対側の前記金属膜に前記外部接続端子を形成する外部接続端子形成工程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記凹部形成工程では、前記凹部の形状に対応した凸部を有する金型を前記樹脂層に押し当てることを特徴とする請求項４または５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に封止樹脂により封止された半導体素子を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図１は、封止樹脂により封止された半導体素子を備えた従来の半導体装置の断面図である。図１において、Ａは半導体素子１０２が実装される領域（以下、「半導体素子実装領域Ａ」とする）を示している。
【０００３】
図１に示すように、半導体装置１００は、封止樹脂１０１と、半導体素子１０２と、外部接続端子１０３とを有する。封止樹脂１０１は、半導体素子１０２の裏面１０２Ａに設けられた接着テープ１１１を露出させた状態で、半導体素子１０２及びワイヤ１０５を封止している。半導体素子１０２の裏面１０２Ａ側に位置する封止樹脂１０１には、複数の凸部１０１Ａが形成されている。
【０００４】
図２は、図１に示した外部接続端子の拡大図である。図２に示すように、外部接続端子１０３は、封止樹脂１０１の凸部１０１Ａに設けられている。外部接続端子１０３は、マザーボード等の回路基板（図示せず）と接続するためのものである。外部接続端子１０３は、Ｐｄ（パラジウム）層１０３Ａと、Ｎｉ層１０３Ｂと、Ｐｄ（パラジウム）１０３Ｃと、Ａｕ層１０３Ｄとが積層された構成とされている。外部接続端子１０３は、半導体装置１００の製造上の観点（外部接続端子１０３にダメージを与えることなく、後述するＣｕ板１０８を除去するため）からこのような４層構造とされている。
【０００５】
半導体素子１０２は、その裏面１０２Ａが露出された状態で、半導体素子実装領域Ａに設けられている。半導体素子１０２は、ワイヤ１０５により外部接続端子１０３と電気的に接続（ワイヤボンディング接続）されている。
【０００６】
図３〜図８は、従来の半導体装置の製造工程を示した図である。
【０００７】
次に、図３〜図８を参照して、図１に示した半導体装置１００の製造方法について説明する。図３〜図８において、半導体装置１００と同一構成部分には同一符号を付す。
【０００８】
始めに、図３に示すように、半導体装置１００を製造する際の支持板となるＣｕ板１０８を準備する。続いて、図４に示すように、Ｃｕ板１０８上に開口部１０９Ａを有したレジスト層１０９を形成する。開口部１０９Ａは、外部接続端子１０３の形成位置に対応している。
【０００９】
次に、図５に示すように、レジスト層１０９をマスクとするウエットエッチングにより、Ｃｕ板１０８に複数の凹部１０８Ａを形成する。
【００１０】
次に、図６に示すように、凹部１０８Ａにめっき法により、Ｐｄ（パラジウム）層１０３Ａと、Ｎｉ層１０３Ｂと、Ｐｄ（パラジウム）１０３Ｃと、Ａｕ層１０３Ｄとを順次積層させて、外部接続端子１０３を形成する。レジスト層１０９は、外部接続端子１０３形成後に除去する。なお、図６において、外部接続端子１０３の詳細な構成（図２参照）は図示を省略する。
【００１１】
次に、図７に示すように、半導体素子実装領域Ａに対応するＣｕ板１０８上に、接着テープ１１１により半導体素子１０２を接着し、その後、半導体素子１０２と外部接続端子１０３とを接続するようにワイヤボンディング法によりワイヤ１０５を形成する。
【００１２】
次に、図８に示すように、半導体素子１０２及びワイヤ１０５を封止するように封止樹脂１０１を形成する。その後、Ｃｕ板１０８をエッチングにより除去することで、図１に示すような半導体装置１００が製造される（例えば、特許文献１参照。）。
【特許文献１】特開平１１−１５０１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の半導体装置１００では、半導体素子１０２と外部接続端子１０３との接続にワイヤ１０５を用いていたため、半導体装置１００の薄型化が困難であるという問題があった。
【００１４】
また、外部接続端子１０３を形成するための凹部１０８Ａをウエットエッチングで形成していたため、凹部１０８Ａの形状にばらつきが生じて、凹部１０８Ａに形成される外部接続端子１０３の形状にもばらつきが生じてしまうという問題があった。
【００１５】
さらに、接着テープ１１１の代わりにペースト状の接着剤を用いた場合、接着剤が凹部１０８Ａに流れ込んで、半導体素子１０２と外部接続端子１０３との間の導通を確保することができないという問題があった。
【００１６】
また、Ｐｄ（パラジウム）層１０３Ａと、Ｎｉ層１０３Ｂと、Ｐｄ（パラジウム）１０３Ｃと、Ａｕ層１０３Ｄとを順次積層させた高価な多層膜を外部接続端子１０３として用いていたため、製造工程が煩雑となり、半導体装置１００の製造コストが増加してしまうという問題があった。
【００１７】
さらに、Ｃｕ材１０８をエッチングにより除去した際、半導体素子１０２の裏面１０２Ａのシリコンが露出して、半導体素子１０２が破損する恐れがあった。
【００１８】
そこで本発明は、上述した問題点に鑑みなされたものであり、薄型化が可能であり、精度良く外部接続端子を形成でき、製造コストを削減することのできる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の一観点によれば、樹脂層と、前記樹脂層に形成された貫通ビアと、前記貫通ビアの一方の端部と電気的に接続される半導体素子と、前記貫通ビアの他方の端部に設けられた外部接続端子と、前記半導体素子を封止する封止樹脂とを備えたことを特徴とする半導体装置が提供される。
【００２０】
本発明によれば、封止樹脂に封止されていない側の半導体素子の面を保護する樹脂層を設けたことにより、半導体素子の破損を防止することができる。
【００２１】
また、前記樹脂層に前記貫通ビアと電気的に接続された配線をさらに設けてもよい。これにより、例えば、半導体装置を回路基板に実装する場合、半導体素子の接続間隔から回路基板の実装パッドの間隔へのピッチ変換を行なうことが可能となる。
【００２２】
さらに、前記半導体素子は、前記貫通ビアに対してフリップチップ接続されていてもよい。これにより、半導体素子をワイヤボンディング接続した場合と比較して、半導体装置を薄型化することができる。
【００２３】
本発明の他の観点によれば、樹脂層と、該樹脂層に形成された貫通ビアと、該貫通ビアの一方の端部と電気的に接続される半導体素子と、該貫通ビアの他方の端部に設けられた外部接続端子と、該半導体素子を封止する封止樹脂とを備えた半導体装置の製造方法であって、金属板上に前記樹脂層を形成する樹脂層形成工程と、前記樹脂層に貫通ビアの形状に対応する凹部を形成する凹部形成工程と、前記凹部に前記貫通ビアとなる金属膜を前記樹脂層と略面一になるように形成する金属膜形成工程と、前記金属膜に前記半導体素子を接続する半導体素子接続工程と、前記半導体素子を封止する封止樹脂を形成する封止樹脂形成工程と、前記封止樹脂形成工程後に、前記金属板を除去する金属板除去工程と、前記半導体素子が接続された側とは反対側から前記金属膜が露出するまで前記樹脂層を研磨する樹脂層研磨工程と、前記半導体素子が接続された側とは反対側の前記金属膜に前記外部接続端子を形成する外部接続端子形成工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００２４】
本発明によれば、外部接続端子を金属板除去工程よりも後の工程で形成することにより、金属板除去工程において外部接続端子がエッチングされることがなくなるため、外部接続端子の形状のばらつきを抑制できる。また、従来の半導体装置のように外部接続端子を構成する金属膜を多層構造にする必要がなくなるため、製造工程を簡略化して、半導体装置の製造コストを削減することができる。
【００２５】
本発明のその他の観点によれば、樹脂層と、該樹脂層に形成された貫通ビアと、該樹脂層に形成され、貫通ビアと電気的に接続された配線と、該貫通ビアの一方の端部と電気的に接続される半導体素子と、該貫通ビアの他方の端部に設けられた外部接続端子と、該半導体素子を封止する封止樹脂とを備えた半導体装置の製造方法であって、金属板上に前記樹脂層を形成する樹脂層形成工程と、前記樹脂層に貫通ビア及び配線の形状に対応する凹部を形成する凹部形成工程と、前記凹部に前記貫通ビア及び配線となる金属膜を前記樹脂層と略面一になるように形成する金属膜形成工程と、前記金属膜に前記半導体素子を接続する半導体素子接続工程と、前記半導体素子を封止する封止樹脂を形成する封止樹脂形成工程と、前記封止樹脂形成工程後に、前記金属板を除去する金属板除去工程と、前記半導体素子が接続された側とは反対側から前記金属膜が露出するまで前記樹脂層を研磨する樹脂層研磨工程と、前記半導体素子が接続された側とは反対側の前記金属膜に前記外部接続端子を形成する外部接続端子形成工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００２６】
本発明によれば、外部接続端子を金属板除去工程よりも後の工程で形成することにより、金属板除去工程において外部接続端子がエッチングされることがなくなるため、外部接続端子の形状のばらつきを抑制できる。また、従来の半導体装置のように外部接続端子を構成する金属膜を多層構造にする必要がなくなるため、製造工程を簡略化して、半導体装置の製造コストを削減することができる。
【００２７】
また、前記凹部形成工程において、前記凹部は、前記樹脂層に凸部を有した金型を押し当てることにより形成してもよい。金型を用いることにより、複数の凹部の形状が略同じとなるように精度良く容易に複数の凹部を形成することができる。
【発明の効果】
【００２８】
本発明によれば、薄型化が可能であり、精度良く外部接続端子を形成でき、製造コストを削減することのできる半導体装置及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【００２９】
次に、図面に基づいて本発明の実施の形態について説明する。
【００３０】
図９は、本発明の本実施の形態による半導体装置の断面図である。図９において、Ｈ１は半導体装置１０の高さ（以下、「高さＨ１」とする）、Ｍ１は樹脂層１１の厚さ（以下、「厚さＭ１」とする）をそれぞれ示している。
【００３１】
図１に示すように、半導体装置１０は、樹脂層１１と、貫通ビア１２と、拡散防止膜１３，１４と、半導体素子１６と、封止樹脂１７と、外部接続端子１８とを有する。
【００３２】
樹脂層１１は、封止樹脂１７と比較してかなり薄い厚さとされている。樹脂層１１には、貫通ビア１２を配設するための貫通孔１９が複数形成されている。樹脂層１１としては、例えば、フィルム状とされた熱可塑性樹脂を用いることができる。樹脂層１１の厚さＭ１は、例えば、３０μｍとすることができる。
【００３３】
貫通ビア１２は、貫通孔１９に設けられている。貫通ビア１２は、半導体素子１６と外部接続端子１８との間を電気的に接続するためのものである。貫通ビア１２の端面は、樹脂層１１の面と略面一とされている。
【００３４】
このような貫通ビア１２を設けることにより、貫通ビア１２に対して半導体素子１６フリップチップ接続することが可能となる。貫通ビア１２の材料としては、例えば、Ｃｕを用いることができる。
【００３５】
拡散防止膜１３は、半導体素子１６が接続される側の貫通ビア１２の端部に設けられている。拡散防止膜１４は、外部接続端子１８が接続される側の貫通ビア１２の端部に設けられている。拡散防止膜１３，１４としては、例えば、Ｎｉ層、Ａｕ層を順次積層させたＮｉ／Ａｕ層を用いることができる。
【００３６】
半導体素子１６は、拡散防止膜１３が形成された貫通ビア１２の端部（一方の端部）に対してフリップチップ接続されている。これにより、半導体素子１６は、貫通ビア１２を介して外部接続端子１８と電気的に接続される。
【００３７】
このように、貫通ビア１２に半導体素子１６をフリップチップ接続することにより、半導体素子１６をワイヤボンディング接続した場合よりも半導体装置１０の高さＨ１を小さくして、半導体装置１０を薄型化することができる。
【００３８】
封止樹脂１７は、貫通ビア１２と接続された半導体素子１６を封止するように設けられている。半導体素子１６の表面、裏面、及び側面は、封止樹脂１７により覆われている。
【００３９】
このように、半導体素子１６の表面、裏面、及び側面を覆うように封止樹脂１７を設けることにより、半導体素子１６が外部からの衝撃を直接受けて、破損することを防止できる。
【００４０】
外部接続端子１８は、拡散防止膜１４が形成された貫通ビア１２の端部（他方の端部）に設けられている。外部接続端子１８は、マザーボード等の回路基板（図示せず）と接続されるものである。外部接続端子１８としては、例えば、はんだボールを用いることができる。
【００４１】
本実施の形態の半導体装置によれば、貫通ビア１２に半導体素子１６をフリップチップ接続することにより、半導体素子１６をワイヤボンディング接続したときよりも半導体装置１０の高さＨ１を小さくして、半導体装置１０を薄型化することができる。
【００４２】
また、半導体素子１６の表面、裏面、及び側面を覆うように封止樹脂１７を設けることにより、半導体素子１６が外部からの衝撃を直接受けて破損することを防止できる。
【００４３】
なお、半導体素子１６を貫通ビア１２に対してワイヤボンディング接続してもよい。この場合、半導体素子１６の裏面が樹脂層１１に接着され、かつ覆われる。このため、半導体素子１６の裏面が外部からの衝撃を直接受けることがなくなり、半導体素子１６の破損を防止することができる。
【００４４】
図１０〜図２１は、本実施の形態による半導体装置の製造工程を示した図である。図１０〜図２１において、図９で説明した半導体装置１０と同一構成部分には同一符号を付す。
【００４５】
次に、図１０〜図２１は、本実施の形態による半導体装置１０の製造方法について説明する。始めに、図１０に示すように、金属板２１上に樹脂層１１を形成する（樹脂層形成工程）。金属板２１としては、例えば、Ｃｕ板を用いることができる。樹脂層１１としては、例えば、フィルム状のエポキシやポリイミド等の熱可塑性樹脂を用いることができる。樹脂層１１の厚さＭ２は、例えば、５０μｍとすることができる。
【００４６】
次に、図１１に示すように、貫通ビア１２の形状に対応した凸部２４を有した金型２３を、加熱した樹脂層１１に押し当て、その後、図１２に示すように、樹脂層１１から金型２３を取り外して、樹脂層１１に凹部２６を形成する（凹部形成工程）。凹部２６は、後に樹脂層１１が研磨されることにより、先に説明した貫通孔１９（図９参照）となるものである。凹部２６の深さＤ１は、例えば、３０μｍとすることができる。
【００４７】
このように、凹部形成工程において、金型２３を用いることにより、複数の凹部２６の形状が略同じとなるように精度良く容易に複数の凹部２６を形成することができる。
【００４８】
次に、図１３に示すように、凹部２６を充填するように金属膜２７を形成する。金属膜２７は、例えば、めっき法により形成することができる。金属膜２７としては、Ｃｕ膜を用いることができる。
【００４９】
続いて、図１４に示すように、樹脂層１１の上面１１Ａに形成された不要な金属膜２７を研磨により除去する（金属膜形成工程）。これにより、凹部２６に形成された金属膜２７の上面と樹脂層１１の上面１１Ａとは、略面一となる。凹部２６に形成された金属膜２７は、後に樹脂層１１が研磨されることにより、先に説明した貫通ビア１２（図９参照）となる。研磨としては、例えば、バフ研磨やＣＭＰ（Chemical Mechanical Polishing）等を用いることができる。
【００５０】
次に、図１５に示すように、金属膜２７の上面に拡散防止膜１３を形成する。拡散防止膜１３は、例えば、めっき法により形成することができる。また、拡散防止膜１３としては、例えば、Ｎｉ層、Ａｕ層を順次積層させたＮｉ／Ａｕ層を用いることができる。
【００５１】
次に、図１６に示すように、半導体素子１６を拡散防止膜１３が形成された金属膜２７にフリップチップ接続する（半導体素子接続工程）。続いて、図１７に示すように、半導体素子１６を封止する封止樹脂１７を形成する（封止樹脂形成工程）。
【００５２】
次に、図１８に示すように、金属板２１をエッチングにより除去する（金属板除去工程）。続いて、図１９に示すように、半導体素子１６が接続された側とは反対側から樹脂層１１を研磨して、金属膜２７を露出させる（樹脂層研磨工程）。これにより樹脂層１１を貫通する貫通ビア１２が形成される。なお、図１９において、樹脂層１１を貫通する金属膜２７を貫通ビア１２として符号を付す。研磨後の樹脂層１１の厚さＭ１は、例えば、３０μｍとすることができる。
【００５３】
次に、図２０に示すように、半導体素子１６が接続されていない側の貫通ビア１２の端部（他方の端部）に拡散防止膜１４を形成する。拡散防止膜１４は、例えば、めっき法により形成することができる。また、拡散防止膜１４としては、例えば、Ｎｉ層、Ａｕ層を順次積層させたＮｉ／Ａｕ層を用いることができる。
【００５４】
次に、図２１に示すように、拡散防止膜１４が形成された貫通ビア１２の端部に外部接続端子１８を形成する（外部接続端子形成工程）。例えば、はんだボールを接合して形成する。これにより、半導体装置１０が製造される。なお、はんだボール等を設けず、貫通ビア１２の拡散防止膜１４が形成された端部自体を外部接続端子としてもよい。
【００５５】
本実施の形態の半導体装置の製造方法によれば、外部接続端子１８を金属板除去工程よりも後の工程で形成することにより、金属板除去工程において外部接続端子１８がエッチングされることがなくなる。また、はんだボール付けやはんだ印刷工程により外部接続端子１８を形成できるため、従来の接続端子１０３より外部接続端子１８の形状のばらつきを抑制できる。また、金属板除去工程において外部接続端子１８がエッチングされることがなくなることにより、外部接続端子１８を多層構造にする必要がなくなるため、製造工程を簡略化して、半導体装置１０の製造コストを削減することができる。
【００５６】
図２２〜図２６は、本実施の形態による半導体装置の他の製造工程を示した図である。図２２〜図２６において、図９で説明した半導体装置１０と同一構成部分には同一符号を付す。
【００５７】
次に、図２２〜図２６を参照して、本実施の形態の半導体装置の他の製造方法について説明する。始めに、先の図１０〜図１４に示した工程（樹脂層形成工程、凹部形成工程、及び金属膜形成工程）の処理を行なう。続いて、図２２に示すように、樹脂層１１の上面１１Ａと金属膜２７の上面とを覆うように、エッチングレジストとしてドライフィルレジスト３１を形成する。
【００５８】
次に、図２３に示すように、金属板２１をエッチングにより除去する（金属板除去工程）。続いて、図２４に示すように、半導体素子１６が接続された側とは反対側から樹脂層１１を研磨して、金属膜２７を露出させる（樹脂層研磨工程）。これにより樹脂層１１を貫通する貫通ビア１２が形成される。なお、図２４において、樹脂層１１を貫通する金属膜２７を貫通ビア１２として符号を付す。
【００５９】
次に、図２５に示すように、ドライフィルレジスト３１をレジスト剥離液により除去する。次に、図２６に示すように、貫通ビア１２の両端に拡散防止膜１３，１４を同時に形成する。拡散防止膜１３，１４は、先に説明した図１５の工程と同様な手法により行なう。
【００６０】
続いて、拡散防止膜１３が形成された貫通ビア１２の端部に半導体素子１６をフリップチップ接続し、その後、半導体素子１６を封止する封止樹脂１７と、外部接続端子１８とを順次形成することにより半導体装置１０が製造される。
【００６１】
このように、半導体装置１０を製造することにより、貫通ビア１２の両端に拡散防止膜１３，１４を同時に形成して、半導体装置１０の製造コストを削減することができる。
【００６２】
図２７は、本実施の形態の変形例に係る半導体装置の断面図である。図２７において、Ｍ３は樹脂層４１の厚さ（以下、「厚さＭ３」とする）、Ｍ４は配線４２の厚さ（以下、「厚さＭ４」とする）をそれぞれ示している。また、図２７において、図９で説明した半導体装置１０と同一構成部分には同一符号を付す。
【００６３】
図２７に示すように、半導体装置４０は、樹脂層１１及び貫通ビア１２の代わりに、樹脂層４１と、配線４２と、貫通ビア４３と、ソルダーレジスト４４とを設けた以外は半導体装置１０と同様な構成とされている。
【００６４】
樹脂層４１は、封止樹脂１７と比較してかなり薄い厚さとされている。樹脂層４１には、貫通ビア４３を配設するための貫通孔４６と、配線４２を配設するための凹部４７とが複数形成されている。樹脂層４１としては、例えば、フィルム状とされたエポキシやポリイミド等の熱可塑性樹脂を用いることができる。樹脂層４１の厚さＭ３は、例えば、３０μｍとすることができる。
【００６５】
配線４２は、樹脂層４１に形成された凹部４７に配設されている。半導体素子１６が実装される配線４２部分には、拡散防止膜１３が設けられている。配線４２は、貫通ビア４３と電気的に接続されている。配線４２の厚さＭ４は、例えば、２０μｍとすることができる。
【００６６】
貫通ビア４３は、樹脂層４１に形成された貫通孔４６に配設されている。配線４２と接続されていない側の貫通ビア４３の端部には、拡散防止膜１４が設けられている。ソルダーレジスト４４は、拡散防止膜１３に覆われていない配線４２部分を覆うように設けられている。
【００６７】
このように、樹脂層４１に配線４２を設けることにより、半導体素子１６の接続端子の間隔からマザーボード等の回路基板上に設けられた実装パッドの間隔へのピッチ変換を可能とすることができる。
【００６８】
図２８及び図２９は、本実施の形態の変形例に係る半導体装置の製造工程を示した図である。
【００６９】
始めに、図２８に示すように、金属板２１上に樹脂層４１を形成し、続いて、配線４２の形状に対応する凸部５１と、貫通ビア４３の形状に対応する凸部５２とを有した金型５０を樹脂層４１に押し当てて、樹脂層４１に凹部４７，５３とを形成する。凹部５３は、樹脂層４１が研磨された際、貫通孔４６となるものである。なお、金属板２１上に形成された樹脂層４１の厚さＭ５は、例えば、５０μｍとすることができる。その後、図１３〜図２１または図２３〜図２６に示した工程と同様な処理を行うことで、半導体装置４０を製造することができる。
【００７０】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００７１】
本発明は、薄型化が可能であり、精度良く外部接続端子を形成でき、製造コストを削減することのできる半導体装置及びその製造方法に適用できる。
【図面の簡単な説明】
【００７２】
【図１】封止樹脂により封止された半導体素子を備えた従来の半導体装置の断面図である。
【図２】図１に示した外部接続端子の拡大図である。
【図３】従来の半導体装置の製造工程を示した図（その１）である。
【図４】従来の半導体装置の製造工程を示した図（その２）である。
【図５】従来の半導体装置の製造工程を示した図（その３）である。
【図６】従来の半導体装置の製造工程を示した図（その４）である。
【図７】従来の半導体装置の製造工程を示した図（その５）である。
【図８】従来の半導体装置の製造工程を示した図（その６）である。
【図９】本発明の本実施の形態による半導体装置の断面図である。
【図１０】本実施の形態による半導体装置の製造工程を示した図（その１）である。
【図１１】本実施の形態による半導体装置の製造工程を示した図（その２）である。
【図１２】本実施の形態による半導体装置の製造工程を示した図（その３）である。
【図１３】本実施の形態による半導体装置の製造工程を示した図（その４）である。
【図１４】本実施の形態による半導体装置の製造工程を示した図（その５）である。
【図１５】本実施の形態による半導体装置の製造工程を示した図（その６）である。
【図１６】本実施の形態による半導体装置の製造工程を示した図（その７）である。
【図１７】本実施の形態による半導体装置の製造工程を示した図（その８）である。
【図１８】本実施の形態による半導体装置の製造工程を示した図（その９）である。
【図１９】本実施の形態による半導体装置の製造工程を示した図（その１０）である。
【図２０】本実施の形態による半導体装置の製造工程を示した図（その１１）である。
【図２１】本実施の形態による半導体装置の製造工程を示した図（その１２）である。
【図２２】本実施の形態による半導体装置の他の製造工程を示した図（その１）である。
【図２３】本実施の形態による半導体装置の他の製造工程を示した図（その２）である。
【図２４】本実施の形態による半導体装置の他の製造工程を示した図（その３）である。
【図２５】本実施の形態による半導体装置の他の製造工程を示した図（その４）である。
【図２６】本実施の形態による半導体装置の他の製造工程を示した図（その５）である。
【図２７】本実施の形態の変形例に係る半導体装置の断面図である。
【図２８】本実施の形態の変形例に係る半導体装置の製造工程を示した図（その１）である。
【図２９】本実施の形態の変形例に係る半導体装置の製造工程を示した図（その２）である。
【符号の説明】
【００７３】
１０，４０  半導体装置
１１，４１  樹脂層
１１Ａ  上面
１２，４３  貫通ビア
１３，１４  拡散防止膜
１６  半導体素子
１７  封止樹脂
１８  外部接続端子
１９，４６  貫通孔
２１  金属板
２３，５０  金型
２４，５１，５２  凸部
２６，４７，５３  凹部
２７  金属膜
３１  ドライフィルムレジスト
４２  配線
４４  ソルダーレジスト
４７  開口部
Ｄ１  深さ
Ｈ１  高さ
Ｍ１〜Ｍ５  厚さ
【図１】
2006344866.tif 000003
【図２】
2006344866.tif 000004
【図３】
2006344866.tif 000005
【図４】
2006344866.tif 000006
【図５】
2006344866.tif 000007
【図６】
2006344866.tif 000008
【図７】
2006344866.tif 000009
【図８】
2006344866.tif 000010
【図９】
2006344866.tif 000011
【図１０】
2006344866.tif 000012
【図１１】
2006344866.tif 000013
【図１２】
2006344866.tif 000014
【図１３】
2006344866.tif 000015
【図１４】
2006344866.tif 000016
【図１５】
2006344866.tif 000017
【図１６】
2006344866.tif 000018
【図１７】
2006344866.tif 000019
【図１８】
2006344866.tif 000020
【図１９】
2006344866.tif 000021
【図２０】
2006344866.tif 000022
【図２１】
2006344866.tif 000023
【図２２】
2006344866.tif 000024
【図２３】
2006344866.tif 000025
【図２４】
2006344866.tif 000026
【図２５】
2006344866.tif 000027
【図２６】
2006344866.tif 000028
【図２７】
2006344866.tif 000029
【図２８】
2006344866.tif 000030
【図２９】
2006344866.tif 000031