(57)【要約】【課題】  切断したヒューズの抵抗値にばらつきがある場合にも、より確実に、切断されたヒューズに応じた信号を出力するとともに、リーク電流を少なくし、更に消費電力を抑えることのできるヒューズ回路及び電子回路を提供する。【解決手段】  ヒューズ回路４０−ｎは、低電位の接地ＧＮＤラインと、ＭＯＳトランジスタ６１〜６ｍ及び定電流源７１〜７ｍを介して高電位ＶＣＣラインとに接続されるヒューズ５１〜５ｍを有した複数のヒューズラインと、各ＭＯＳトランジスタ６１〜６ｍと定電流源７１〜７ｍとの間に入力端子が接続されているインバータ８１〜８ｍとを備える。高電位ＶＣＣ側から順番に電流源７０、トランジスタ６０及び抵抗器Ｒが直列に接続された基準回路をヒューズラインと並列に設ける。トランジスタ６０の入力端子を、その制御端子及びＭＯＳトランジスタ６１〜６ｍのそれぞれの制御端子に接続する。【選択図】      図２
2006352034.tif 000002
【特許請求の範囲】
【請求項１】
高電位ラインと低電位ラインとの間に、定電流源、制御トランジスタ及びヒューズを直列に接続した複数のヒューズラインを備え、
前記定電流源と前記制御トランジスタとの間の接続ノードの電位に応じてヒューズライン毎に信号を出力するヒューズ回路であって、
前記制御トランジスタに基準バイアスを供給する基準回路を設けたことを特徴とするヒューズ回路。
【請求項２】
請求項１に記載のヒューズ回路において、
前記基準回路は、前記高電位ライン及び前記低電位ラインとの間に、基準電流源、基準トランジスタ及び基準抵抗を直列に接続して構成し、
前記基準トランジスタの制御端子と、前記制御トランジスタの制御端子とを共通にして、前記基準トランジスタのバイアスを基準バイアスとして前記制御トランジスタに供給することを特徴とするヒューズ回路。
【請求項３】
請求項２に記載のヒューズ回路において、
前記基準トランジスタの素子入力端子を、この基準トランジスタの制御端子に接続したことを特徴とするヒューズ回路。
【請求項４】
請求項２又は３に記載のヒューズ回路において、
前記基準トランジスタ及び前記制御トランジスタは、Ｎチャンネル又はＰチャンネルのＭＯＳトランジスタを用いて構成したことを特徴とするヒューズ回路。
【請求項５】
請求項１〜４のいずれか１項に記載のヒューズ回路において、
前記基準回路が供給する基準バイアスを可変とすることを特徴とするヒューズ回路。
【請求項６】
請求項１〜５のいずれか１項に記載のヒューズ回路において、
前記接続ノードには論理回路を接続したことを特徴とするヒューズ回路。
【請求項７】
請求項６に記載のヒューズ回路において、
前記論理回路はインバータであり、
前記インバータの出力信号が、トリミング回路のスイッチ動作を行なうトランジスタに供給されていることを特徴とするヒューズ回路。
【請求項８】
請求項１〜７のいずれか１つに記載のヒューズ回路を用いた電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体装置などにおいて電気的特性を調整するために用いるトリミング回路に用いられるヒューズ回路及びこのヒューズ回路を用いた電子回路に関する。
【背景技術】
【０００２】
半導体集積回路において、トリミングや所望の動作を設定するために、ヒューズ回路を設ける場合がある。例えば、半導体装置などの電子回路の特性を調整するために、トランジスタのスイッチ動作により抵抗値を変化させるトリミング回路が用いられており、このトリミング回路には、そのスイッチ動作を行なわせるためのヒューズ回路が設けられている。このヒューズ回路は、複数のヒューズの未切断・切断により、このヒューズに対応するトリミング回路の各段のトランジスタのスイッチ動作を制御する。
【０００３】
また、変造不可能な任意の固有識別番号を、ヒューズの切断の有無により表示する技術が開示されている（例えば、特許文献１参照。）。この技術において用いられた回路は、例えば図５（ａ）に示すヒューズ回路である。図５（ａ）に示すヒューズ回路では、高電位ＶＣＣのラインと、低電位としての接地ＧＮＤのラインとの間にヒューズが設けられた複数のヒューズラインが並列に設けられている。各ヒューズラインのヒューズと高電位ＶＣＣとの間には、それぞれインバータの入力端子に接続されている。このインバータの出力端子はトランジスタのゲート端子に接続されている。
【０００４】
各ヒューズラインのヒューズが完全に切断された場合、その抵抗は無限大になる。しかし、この切断が不完全な場合、抵抗値が有限値になる。例えば、図５（ａ）のヒューズ回路のように、各ヒューズラインにプルアップ抵抗が設けられている場合、各ヒューズラインの電圧Ｖfuseは、ヒューズ抵抗値Ｒfuseとプルアップ抵抗値とで分圧された値となり、これらの抵抗値の比に応じて変化する。このため、ヒューズ抵抗値Ｒfuseが不完全に切断されている場合には、ヒューズ抵抗値Ｒfuseの比が有限となるため、ヒューズラインの電圧Ｖfuseは、高電位ＶＣＣと接地ＧＮＤとの中間的な電圧が発生する。
【０００５】
図５（ｂ）は、ヒューズ抵抗値Ｒfuseのヒストグラムを示す。ヒューズを切断してない場合には、理想的にはヒューズの抵抗値は０であるが、実際には微小な値の抵抗があり、図５（ｂ）の左側に示すような分布を示す。一方、ヒューズを切断した場合には、理想的にはヒューズの抵抗値は無限大であるが、実際には、ヒューズが完全に切断されていないことがあり、図５（ｂ）の右側に示すような分布を示す。このような回路においてインバータの相補的動作が不完全な場合、リーク電流が生じる。特に、電圧Ｖfuseがヒューズの抵抗値に応じてなだらかに変化する場合、図５（ｃ）に示すように、広い範囲でインバータの相補的動作が不完全になり、リーク電流が生じる。
【０００６】
一方、ヒューズが切断されているか否かを判定するときの境界値である臨界抵抗の依存度及び温度依存度の小さいヒューズ判定回路についての技術が開示されている（例えば、特許文献２参照。）。この特許文献２の技術を、本実施形態にあわせて書き直すと、図６（ａ）に示す回路になる。図６（ａ）に示すヒューズ回路は、図５（ａ）に示すヒューズ回路において、プルアップ抵抗の代わりにプルアップ電流源を設けた構成となっている。この図６（ａ）に示す回路においては、プルアップ電流源は定電流源であるため、ヒューズラインの電圧Ｖfuseは、そのヒューズラインの全体の抵抗値の大きさに比例する値となる。
【０００７】
従って、この回路構成では、ヒューズラインの抵抗値に比例して直線的に電圧Ｖfuseが
高くなり、プルアップ電流とヒューズ抵抗値Ｒfuseとの積が高電位ＶＣＣの電圧より大きいときには、ヒューズラインの電圧Ｖfuseは高電位ＶＣＣの電圧と等しくなる。このため、ヒューズ抵抗値Ｒfuseに対応する電圧Ｖfuseに対して、インバータのリーク電流が生じる範囲は図６（ｃ）のようになり、狭くすることができる。
【特許文献１】特開２０００−６８４５８号公報（図１〜図４）
【特許文献２】特開２０００−２００４９７号公報（図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図５（ａ）におけるヒューズ回路では、ヒューズラインにおける消費電流を少なくするためには、プルアップ抵抗の抵抗値を高くすることが望ましい。しかし、この場合には、切断したヒューズの抵抗値とプルアップ抵抗の抵抗値とが近くなるため、電圧Ｖfuseの変化が更になだらかになり、ヒューズ抵抗のバラツキによってはインバータのリーク電流が大きくなることがあり、インバータの消費電力を小さくすることができなかった。
【０００９】
また、図６（ａ）の回路においては、図５（ａ）の回路に比べてインバータの相補的動作が不完全な範囲は改善されているが、その電圧範囲は広く、インバータのリーク電流を生じる場合がある。ここで、プルアップ電流を増加させると、インバータにおけるリーク電流が生じる範囲を狭めることはできる。しかし、ヒューズラインにおける消費電流も増加する可能性があり、またプルアップ電流の精度も要求される。従って、インバータにおけるリーク電流を低減させたまま、ヒューズラインにおける消費電流を減らすことは難しい。
【００１０】
本発明は、上述した課題に鑑みてなされ、その目的は、切断したヒューズの抵抗値にばらつきがある場合にも、より確実に、切断されたヒューズに応じた信号を出力するとともに、リーク電流を少なくし、更に消費電力を抑えることのできるヒューズ回路及び電子回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記問題点を解決するために、本発明は、高電位ラインと低電位ラインとの間に、定電流源、制御トランジスタ及びヒューズを直列に接続した複数のヒューズラインを備え、前記定電流源と前記制御トランジスタとの間の接続ノードの電位に応じてヒューズライン毎に信号を出力するヒューズ回路であって、前記制御トランジスタに基準バイアスを供給する基準回路を設けたことを要旨とする。制御トランジスタには基準バイアスが供給されるため、ヒューズの抵抗値が小さい場合には、制御トランジスタの出力可能電流は大きく、定電流源から供給される電流は低電位ラインに流れ込む。このため、接続ノードの電位は低電位ラインの電位に張り付くことになる。一方、ヒューズを切断し、ヒューズの抵抗値が大きくなった場合には、制御トランジスタの出力可能電流は小さくなり、定電流源から供給される電流を流すことができなくなる。この場合には、接続ノードの電位は高電位ラインの電位に張り付くことになる。このように制御トランジスタの制御端子に供給される基準バイアスにより、ヒューズの抵抗値に対応させて接続ノードの電位を変化させるため、高電位と低電位との中間値となる範囲を狭くすることができる。これにより、接続ノードにインバータなどの論理回路を接続した場合には、この論理回路におけるリーク電流を低減することができる。ヒューズの抵抗値にバラツキを生じる場合や、定電流源の電流値を小さくした場合においても、的確に信号を出力することができ、消費電力の低減を図ることができる。
【００１２】
更に、本発明のヒューズ回路において、前記基準回路は、前記高電位ライン及び前記低電位ラインとの間に、基準電流源、基準トランジスタ及び基準抵抗を直列に接続して構成
し、前記基準トランジスタの制御端子と、前記制御トランジスタの制御端子とを共通にして、前記基準トランジスタのバイアスを基準バイアスとして前記制御トランジスタに供給することを要旨とする。このため、ヒューズラインと基準回路とは相似した回路となるため、簡易な構成で実現する。この場合、接続ノードの電位は、基準抵抗とヒューズ抵抗との大小関係によって決定されるため、ヒューズラインの定電流源や基準回路の電流源の電流値には精度が要求されない。すなわち、これらの電流源との比を一定の範囲に維持することができれば、出力に影響を与えない。
【００１３】
本発明のヒューズ回路において、基準トランジスタの素子入力端子を、この基準トランジスタの制御端子に接続したことを要旨とする。素子入力端子（例えば、ＮチャネルＭＯＳトランジスタのドレイン端子）を制御端子（例えば、ゲート端子）に接続することにより、簡単な構成で、制御トランジスタに供給する基準バイアスを生成することができる。
【００１４】
更に、本発明のヒューズ回路において、前記基準トランジスタ及び前記制御トランジスタは、Ｎチャンネル又はＰチャンネルのＭＯＳトランジスタを用いて構成したことを要旨とする。これらのＭＯＳトランジスタを用いてヒューズ回路を実現することができる。
【００１５】
本発明のヒューズ回路において、前記基準回路が供給する基準バイアスを可変とすることを要旨とする。ヒューズラインの接続ノードに電位のヒューズ抵抗値依存性は、この基準バイアスにより変化する。このため、基準バイアスを可変とすることにより、ヒューズラインの出力電圧特性を変更することができる。従って、消費電力を少なくしたまま安定して使用できる基準抵抗の抵抗値に設定することができる。
【００１６】
本発明のヒューズ回路において、接続ノードには論理回路を接続したことを要旨とする。論理回路として、例えば相補型回路を用いた場合、入力信号が中間値となった場合、動作が不完全になり消費電力が大きくなる。このため、この論理回路の入力信号を、確実に高電位又は低電位とすることにより、論理回路の動作を確実にして、リーク電流を抑制することができる。
【００１７】
本発明のヒューズ回路において、前記論理回路はインバータであり、前記インバータの出力信号が、トリミング回路のスイッチ動作を行なうトランジスタに供給されていることを要旨とする。これにより、インバータの動作を確実にして、トリミング回路を確実に制御できる。
【００１８】
上記問題点を解決するために、本発明は、請求項１〜７のいずれか１つに記載のヒューズ回路を用いたことを要旨とする。このため、ヒューズの切断に応じた信号を、より確実に制御することができる電子回路にできるとともに、リーク電流を少なくして、消費電力を抑えることができる。
【発明の効果】
【００１９】
本発明によれば、切断したヒューズの抵抗値にばらつきがある場合にも、より確実に、切断されたヒューズに応じた信号を出力するとともに、リーク電流を少なくし、更に消費電力を抑えることができる。
【発明を実施するための最良の形態】
【００２０】
（第１実施形態）
以下、本発明を具体化した第１実施形態について図１〜図３に基づいて説明する。本実施形態では、本発明のヒューズ回路を、図１に示す電子回路としての基準電圧供給回路に適用した場合について説明する。
【００２１】
まず、ヒューズ回路が適用される基準電圧供給回路について、図１を用いて説明する。この基準電圧供給回路は、カレントミラー回路１０を備え、このカレントミラー回路１０には基準電流Ｉref が供給される。カレントミラー回路１０は、レギュレータ２０−１〜２０−ｎにそれぞれ接続されており、供給された基準電流Ｉref に基づいて出力電流（Ｉref1〜Ｉrefn）がレギュレータ２０−１〜２０−ｎに供給される。カレントミラー回路１０とレギュレータ２０−１〜２０−ｎとを接続するラインには、トリミング回路３０−１〜３０−ｎが接続されている。
【００２２】
このトリミング回路３０−１〜３０−ｎの抵抗値を微調整することにより、各レギュレータ２０−１〜２０−ｎのそれぞれに供給される基準電圧Ｖref1〜Ｖrefnが調整されている。そして、各レギュレータ２０−１〜２０−ｎは、基準電圧Ｖref1〜Ｖrefnを用いて各動作回路（図示せず）に、必要に応じて調整した電圧Ｖout1〜Ｖoutnを供給する。
【００２３】
トリミング回路３０−１〜３０−ｎは、例えば、図２に示すように、複数の抵抗ユニットが直列に接続されており、各抵抗ユニットには、スイッチ素子としてのＭＯＳトランジスタと抵抗器とが並列に接続されている。そして、ＭＯＳトランジスタがオンとなっている抵抗ユニットの抵抗値は０となる。従って、トリミング回路３０−ｎの抵抗値は、ＭＯＳトランジスタをオフさせた抵抗ユニットの抵抗値を合計した値に変化する。そして、このトリミング回路３０−１〜３０−ｎには、それぞれに対応してヒューズ回路４０−１〜４０−ｎが設けられている。
【００２４】
次に、本発明に関わるヒューズ回路４０−１〜４０−ｎについて、図２を用いて説明する。ヒューズ回路は、高電位ＶＣＣラインと低電圧の接地ＧＮＤラインとの間に複数のヒューズラインが並列に設けられている。各ヒューズラインには、ヒューズ５１，５２，・・・，５ｍがそれぞれ設けられている。
【００２５】
各ヒューズラインにおけるヒューズ５１，５２，・・・，５ｍの高電位ＶＣＣ側には、ＭＯＳトランジスタ６１，６２，・・・，６ｍが設けられている。このＭＯＳトランジスタ６１〜６ｍは、ＮチャンネルのＭＯＳトランジスタである。具体的には、ＭＯＳトランジスタ６１〜６ｍのソース端子は、それぞれ対応するヒューズ５１〜５ｍを介して、接地ＧＮＤラインに接続されている。ＭＯＳトランジスタ６１〜６ｍのドレイン端子は、それぞれ対応する定電流源７１，７２，・・・，７ｍを介して、高電位ＶＣＣラインに接続されている。この定電流源７１〜７ｍは、高電位ＶＣＣラインの電圧を用いて、そのヒューズラインに一定の電流を流すためのプルアップ電流源である。更に、ＭＯＳトランジスタ６１，６２，・・・，６ｍのドレイン端子は、対応するインバータ８１，８２，・・・，８ｍの入力端子に接続されている。
【００２６】
本実施形態においては、インバータ８１〜８ｍは、特許請求範囲における論理回路に相当し、それぞれトリミング回路３０−ｎのＭＯＳトランジスタのゲート端子に接続されている。このインバータ８１〜８ｍは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとから構成された相補型回路である。従って、インバータ８１〜８ｍは、その入力信号が切り替わる過渡状態のときにはリーク電流を生じることなく、出力信号が「Ｈ」レベル又は「Ｌ」レベルとなる。そして、この出力信号により、トリミング回路３０−ｎのＭＯＳトランジスタのスイッチ動作を制御する。
【００２７】
一方、本発明に関わるヒューズ回路４０−１〜４０−ｎには、ヒューズラインに並列に、基準回路としての基準ラインが設けられている。この基準ラインには、基準抵抗としての抵抗器Ｒが設けられている。この抵抗器Ｒにおける基準抵抗値は抵抗値Ｒsetとなって
いる。抵抗値Ｒsetは、ヒューズ５１〜５ｍの切断前後の抵抗値の中間的な値に設定され
る。例えば、切断されるヒューズ５１〜５ｍの抵抗値は、切断が不完全であっても数ＭΩ
（オーム）以上であり、未切断のヒューズ５１〜５ｍの抵抗値は、数十Ω〜数百Ω以下になる。従って、切断前後の抵抗値の比を１００００程度にすることは容易である。そこで、本実施形態では、基準抵抗値は、どちらか一方の抵抗値からの１０倍から１００倍程度に離した値を用いる。
【００２８】
抵抗器Ｒの高電位ＶＣＣ側には、スイッチ素子としてのＮチャンネルのＭＯＳトランジスタ６０が直列に接続されている。そして、このＭＯＳトランジスタ６０の制御端子としてのゲート端子は、素子入力端子としてのドレイン端子と接続されているとともに、ＭＯＳトランジスタ６１〜６ｍのすべての制御端子としてのゲート端子に接続されている。また、この基準ラインには、基準電流源としての電流源７０が設けられている。この電流源７０は、それぞれのヒューズラインに接続された各定電流源と同じ電流を、基準ラインに供給する。
【００２９】
次に、図２のヒューズ回路４０−ｎの動作について説明する。
各ヒューズラインには、基準ラインの抵抗値Ｒset に対するヒューズの抵抗値に反比例する値の電流が流れる。具体的には、ヒューズラインには、基準ラインの抵抗器Ｒの高電位ＶＣＣ側の端子の電圧と、ヒューズ５１〜５ｍの高電位ＶＣＣ側の端子の電圧とが、同じとなるような電流が流れる。
【００３０】
このとき、図３（ａ）に示すように、抵抗値Ｒset に比べてヒューズ抵抗値Ｒfuseが大きい場合には、ＭＯＳトランジスタ６１〜６ｍには電流が流れ難くなる。具体的には、ヒューズ抵抗値Ｒfuseに反比例する電流が流れる。従って、定電流源７１〜７ｍの出力電圧は高くなり、インバータ８１〜８ｍの入力端子に接続されるノードの電圧Ｖfuseは、高電位ＶＣＣラインの電圧に張り付くことなる。結果として、インバータ８１〜８ｍは、高電位ＶＣＣラインの電圧の「Ｈ」レベルの信号が入力されるので、「Ｌ」レベルの信号を出力する。
【００３１】
一方、抵抗値Ｒset に比べてヒューズ抵抗値Ｒfuseが小さい場合には、ＭＯＳトランジスタ６１〜６ｍには電流が流れ易くなる。従って、定電流源７１〜７ｍの出力電圧は低くなり、インバータ８１〜８ｍの入力端子に接続されるノードの電圧Ｖfuseは、接地ＧＮＤラインの電圧（０Ｖ）に張り付くことなる。結果として、インバータ８１〜８ｍは、０Ｖの「Ｌ」レベルの信号が入力されるので、「Ｈ」レベルの信号を出力する。未切断のヒューズ抵抗値Ｒfuseは、図３（ｂ）に示すように抵抗値Ｒset に比べてごく小さいため、そのヒューズが設けられたヒューズラインの電圧は０Ｖとなる。
【００３２】
以上により、このときのヒューズラインの電圧Ｖfuseは、図３（ａ）に示すように、抵抗値Ｒset を中心とするごく狭い範囲で変化し、この範囲を超えるとヒューズ回路４０−ｎの出力がすぐに反転することになる。そして、図３（ｃ）で示すように、電圧Ｖfuseが変化する範囲においてインバータ８１〜８ｍにおけるリーク電流が発生する。従って、インバータ８１〜８ｍにおいてリーク電流が発生する範囲も限定される。上述したように、ヒューズ５１〜５ｍが未切断の場合には電圧が０Ｖである。また、不完全であってもヒューズが切断されている場合には、電流が流れない。従って、各ヒューズラインに入力端子が接続されたインバータ８１〜８ｍの消費電力を小さくすることができる。
【００３３】
本実施形態によれば、以下のような効果を得ることができる。
・  本実施形態では、ヒューズ５１〜５ｍがそれぞれ設けられた各ヒューズラインは、一端が接地ＧＮＤラインに接続されており、他端がＭＯＳトランジスタ６１〜６ｍ及び定電流源７１〜７ｍを介して、高電位ＶＣＣラインに接続されている。また、ＭＯＳトランジスタ６１〜６ｍと定電流源７１〜７ｍとの接続ノードには、対応するインバータ８１〜８ｍの入力端子が接続されている。更に、ヒューズラインに並行して抵抗値Ｒset の抵抗
器Ｒ及びＭＯＳトランジスタ６０が直列に接続された基準ラインが設けられている。このＭＯＳトランジスタ６０のゲート端子は、そのドレイン端子と接続されているとともに、ＭＯＳトランジスタ６１〜６ｍのすべてのゲート端子に接続されている。従って、ＭＯＳトランジスタ６１〜６ｍには基準回路による基準バイアスが供給される。このため、抵抗器Ｒの抵抗値Ｒset に比べてヒューズの抵抗値が小さい場合には、ＭＯＳトランジスタ６１〜６ｍの出力可能電流は大きく、定電流源７１〜７ｍから供給される電流は接地ＧＮＤラインに流れ込む。よって、接続ノードの電圧Ｖfuseは接地ＧＮＤラインの電位（０Ｖ）に張り付くことになる。また、ヒューズを切断し、抵抗器Ｒの抵抗値Ｒset に比べてヒューズの抵抗値が大きい場合には、ＭＯＳトランジスタ６１〜６ｍの出力可能電流は小さくなり、定電流源７１〜７ｍから供給される電流を流すことができなくなる。この場合には、接続ノードの電位は高電位ＶＣＣラインの電位に張り付くことになる。このようにＭＯＳトランジスタ６１〜６ｍのゲート端子に供給される基準バイアスにより、ヒューズの抵抗値に対応させて接続ノードの電位を変化させるため、高電位と低電位との中間値となる範囲を狭くすることができる。これにより、接続ノードにインバータ８１〜８ｍを接続した場合には、この８１〜８ｍにおけるリーク電流を低減することができる。
【００３４】
また、インバータ８１〜８ｍの入力端子の電圧は、基準抵抗とヒューズ抵抗との大小関係によって決定される。このため、ヒューズラインの定電流源７１〜７ｍの電流値や基準回路の電流源７０の電流値に精度が要求されない。すなわち、これらの電流源７０と定電流源７１〜７ｍとの比を一定の範囲に維持することができれば、接続ノードの電圧に影響を与えない。すなわち、ヒューズの抵抗値にバラツキを生じる場合や、定電流源の電流値を小さくした場合においても、的確に信号を出力することができ、消費電力の低減を図ることができる。
【００３５】
更に、ヒューズライン及び基準回路は、それぞれ電流源（７０と７１〜７ｍ）、トランジスタ（６０と６１〜６ｍ）及び抵抗（ヒューズラインではヒューズが抵抗となる）で構成される。このように、両者を相似形の回路で構成するため、少ない素子で、本発明のヒューズ回路を実現することができる。
【００３６】
・  本実施形態では、ヒューズ回路４０−ｎのインバータ８１〜８ｍは、トリミング回路のスイッチ動作を行なうＭＯＳトランジスタに供給されている。このため、ヒューズ５１〜５ｍが不完全に切断された場合であっても、トリミング回路３０−１〜３０−ｎのＭＯＳトランジスタは、その切断に応じて信号を、より確実に出力することができ、より確実に所望の抵抗値を出力することができる。そして、このトリミング回路を用いた基準電圧供給回路において、基準電圧を供給するという所望の動作を、より確実に行なうことができる。
【００３７】
（第２実施形態）
次に、本発明の第２実施形態について説明する。上記第１実施形態と同様な部分については、同一の符号を付し、その詳細な説明は省略する。
【００３８】
本実施形態では、図４に示すように、基準ラインの抵抗器Ｒとして可変抵抗器を用いことにより、その抵抗値Ｒset を変更できるようにする。また、基準ラインの電流源７０には、可変電流源を用いることにより、供給される電流値Ｉset を変更できるようにする。
【００３９】
ここで、各ヒューズラインの定電流源７１，７２，・・・，７ｍに供給される電流値をＩpull-up とし、基準ラインの電流源７０が供給する電流値をＩset とすると、図４（ｂ）に示すように、ヒューズ抵抗値Ｒfuseに対するヒューズラインの電圧Ｖfuseは変化し、その出力電圧特性は抵抗値Ｒcal を中心として平行移動する。ここで、抵抗値Ｒcal は、次式で示される。
Ｒcal ＝Ｒset ×Ｉset ／Ｉpull-up
従って、本実施形態では、抵抗値Ｒset又は電流値Ｉsetを可変にして、ヒューズラインの電圧Ｖfuseの出力電圧特性を変化させることにより、抵抗値Ｒcal を変更して、ヒューズ回路４０−ｎの出力が反転する臨界抵抗値を把握する。具体的には、抵抗値Ｒcal を低下させることにより、未切断のヒューズにより、インバータ８１〜８ｍの出力が反転する下限の臨界抵抗値を検出する。また、抵抗値Ｒcal を上昇させて、不完全に切断されたヒューズにより、インバータ８１〜８ｍの出力が反転する上限の臨界抵抗値を検出する。そして、ヒューズ回路におけるヒューズの未切断及び不完全な切断による臨界抵抗値を把握した場合には、上限及び下限の臨界抵抗値までの余裕を十分に確保するように、抵抗値Ｒset 又は電流値Ｉset の少なくとも一方を調整する。
【００４０】
本実施形態によれば、以下のような効果を得ることができる。
・  本実施形態では、基準ラインの抵抗器Ｒをその抵抗値Ｒset が変更できる可変抵抗器にする。又は、基準ラインの電流源７０を供給される電流値Ｉset が変更できる可変電流源にする。このため、抵抗値Ｒset 及び電流値Ｉset の少なくとも一方を変更することにより出力電圧特性を変化させて、ヒューズ回路４０−ｎの出力が反転する臨界抵抗値を把握することができる。また、把握できた下限の臨界抵抗値及び上限の臨界抵抗値の中間の抵抗値となるように、抵抗値Ｒset 又は電流値Ｉset の少なくとも一方を調整する。これにより、上限及び下限の臨界抵抗値までの余裕を十分に確保することができるので、より確実にヒューズ回路のインバータ８１〜８ｍのスイッチ動作を行なうことができる。
【００４１】
また、上記実施形態は以下のように変更してもよい。
○  上記実施形態のヒューズ回路４０−１〜４０−ｎにおいては、ＮチャンネルのＭＯＳトランジスタ６０、６１〜６ｍを用いた。これに限らず、例えば、ＰチャンネルＭＯＳトランジスタやバイポーラトランジスタ等他の種類のトランジスタを用いてもよい。なお、ＰチャンネルＭＯＳトランジスタを用いる場合には、ＶＣＣラインを、接地電位よりも低い電位とする。
【００４２】
○  上記実施形態において、ヒューズ回路４０−１〜４０−ｎは、内蔵するインバータ８１〜８ｍを介してトリミング回路３０−１〜３０−ｎに接続した。これに限らず、ヒューズ回路４０−１〜４０−ｎは、インバータ以外の論理回路、例えばＮＡＮＤ等の回路を有する構成としてもよい。この場合であっても、論理回路におけるリーク電流を抑えて、消費電力を少なくすることができる。
【００４３】
○  上記実施形態においては、ヒューズ回路４０−１〜４０−ｎにインバータ８１〜８ｍを設け、このインバータ８１〜８ｍを介して、ヒューズ回路４０−１〜４０−ｎの出力を行なった。これに限らず、インバータ８１〜８ｍを省略したヒューズ回路４０−１〜４０−ｎとしてもよい。
【００４４】
○  上記実施形態においては、ヒューズ回路４０−１〜４０−ｎは、例えば半導体装置に搭載された基準電圧生成回路に適用されるトリミング回路３０−１〜３０−ｎに接続される回路として説明した。これに限らず、本発明のヒューズ回路を、電気的特性を微調整するための回路として他の電子回路に適用してもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態における電子回路の配線回路図。
【図２】本発明の第１実施形態におけるヒューズ回路の配線回路図。
【図３】本発明の第１実施形態におけるグラフであり、（ａ）は電圧と抵抗値のグラフ、（ｂ）は抵抗値のヒストグラム、（ｃ）はリーク電流と抵抗値のグラフである。
【図４】本発明の第２実施形態を説明する図であり、（ａ）はヒューズ回路の配線回路図、（ｂ）は電圧と抵抗値のグラフ、（ｃ）は抵抗値のヒストグラムである。
【図５】第１従来技術を説明する概略説明図であり、（ａ）はヒューズ回路の配線回路図、（ｂ）は電圧と抵抗値のグラフ、（ｃ）は抵抗値のヒストグラム、（ｄ）はリーク電流と抵抗値のグラフである。
【図６】第２従来技術を説明する概略説明図であり、（ａ）はヒューズ回路の配線回路図、（ｂ）は電圧と抵抗値のグラフ、（ｃ）は抵抗値のヒストグラム、（ｄ）はリーク電流と抵抗値のグラフである。
【符号の説明】
【００４６】
ＧＮＤ…低電位としての接地、Ｉset …電流値、Ｒ…基準抵抗としての抵抗器、３０−１〜３０−ｎ…トリミング回路、４０−１〜４０−ｎ…ヒューズ回路、５１〜５ｍ…ヒューズ、６０…基準トランジスタとしてのＭＯＳトランジスタ、６１〜６ｍ…制御トランジスタとしてのＭＯＳトランジスタ、７０…基準電流源としての電流源、７１〜７ｍ…定電流源、８１〜８ｍ…論理回路としてのインバータ。
【図１】
2006352034.tif 000003
【図２】
2006352034.tif 000004
【図３】
2006352034.tif 000005
【図４】
2006352034.tif 000006
【図５】
2006352034.tif 000007
【図６】
2006352034.tif 000008