(57)【要約】【課題】  パフォーマンスを低下させること無く、小容量のメモリにより主走査方向及び副走査方向の印字ヘッドのズレを補正することができる印字ヘッド駆動装置及び印字ヘッド駆動方法を提供する。【解決手段】  ビデオＩ／Ｆ制御部１３は、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値をブロック単位で記憶し、ビデオデータのメインメモリ１４内における位置と、ブロックの境界との主走査方向のズレを補正し、補正値を読み出し、読み出した補正値に基づいて、主走査方向のズレが補正されたビデオデータの副走査方向のズレをブロック単位で補正する。【選択図】      図４
2006181847.tif 000002
【特許請求の範囲】
【請求項１】
ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動装置であって、
各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値をブロック単位で記憶する補正値記憶手段と、
前記ビデオデータのメモリ内における位置と、前記ブロックの境界との主走査方向のズレを補正する主走査ズレ補正手段と、
前記補正値記憶手段によって記憶された補正値を読み出し、読み出された補正値に基づいて、前記主走査ズレ補正手段によって補正された前記ビデオデータの副走査方向のズレを前記ブロック単位で補正する副走査ズレ補正手段とを備えることを特徴とする印字ヘッド駆動装置。
【請求項２】
前記主走査ズレ補正手段は、前記ビデオデータのメモリ内における位置と、前記ブロックの境界とのズレ量を算出し、算出したズレ量に基づいて前記ビデオデータを補正することを特徴とする請求項１記載の印字ヘッド駆動装置。
【請求項３】
前記補正値記憶手段は、
各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための第１の補正値を第１のブロック単位で記憶する第１の補正値記憶手段と、
前記ズレ量と前記第１の補正値記憶手段によって記憶された第１の補正値との差である第２の補正値を、前記第１のブロック単位よりも小さく分割された第２のブロック単位で記憶する第２の補正値記憶手段とを有し、
前記主走査ズレ補正手段は、
前記ビデオデータのメモリ内における位置と、第１のブロックの境界との主走査方向のズレを補正する第１の主走査ズレ補正手段と、
前記ビデオデータのメモリ内における位置と、第２のブロックの境界との主走査方向のズレを補正する第２の主走査ズレ補正手段とを有し、
前記副走査ズレ補正手段は、
前記第１の補正値記憶手段によって記憶された第１の補正値を読み出し、読み出された第１の補正値に基づいて、前記第１の主走査ズレ補正手段によって補正された前記ビデオデータの副走査方向のズレを前記第１のブロック単位で補正する第１の副走査ズレ補正手段と、
前記第２の補正値記憶手段によって記憶された第２の補正値を読み出し、読み出された第２の補正値に基づいて、前記第２の主走査ズレ補正手段によって補正された前記ビデオデータに対して前記第１の副走査ズレ補正手段によって補正しきれなかった副走査方向のズレを前記第２のブロック単位でさらに補正する第２の副走査ズレ補正手段とを有することを特徴とする請求項１又は２記載の印字ヘッド駆動装置。
【請求項４】
前記第１の主走査ズレ補正手段は、ビデオデータのアドレス値を第１のブロックのデータ量で割って得られる余りを主走査方向のズレ量として算出し、
前記第２の主走査ズレ補正手段は、ビデオデータのアドレス値を第２のブロックのデータ量で割って得られる余りを主走査方向のズレ量として算出することを特徴とする請求項３記載の印字ヘッド駆動装置。
【請求項５】
前記第１の副走査ズレ補正手段及び前記第１の主走査ズレ補正手段によって行われる補正は、前記印字ヘッドの動作を制御するエンジン制御部に前記ビデオデータを転送するインターフェースコントローラ内で行われ、前記第２の副走査ズレ補正手段及び前記第２の主走査ズレ補正手段によって行われる補正は、前記エンジン制御部内で行われることを特徴とする請求項３又は４記載の印字ヘッド駆動装置。
【請求項６】
ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動方法であって、
各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値をブロック単位で記憶する補正値記憶ステップと、
前記ビデオデータのメモリ内における位置と、前記ブロックの境界との主走査方向のズレを補正する主走査ズレ補正ステップと、
前記補正値記憶ステップにおいて記憶された補正値を読み出し、読み出された補正値に基づいて、前記主走査ズレ補正ステップにおいて補正された前記ビデオデータの副走査方向のズレを前記ブロック単位で補正する副走査ズレ補正ステップとを含むことを特徴とする印字ヘッド駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオデータを印字ヘッドに転送して印字を行う印字ヘッド駆動装置及び印字ヘッド駆動方法に関するものである。
【背景技術】
【０００２】
例えば、印字装置としてのＬＥＤ（Light Emitting Diode）プリンタには、感光体ドラムに対してＬＥＤアレイヘッドが設けられており、このＬＥＤアレイヘッドにデータをロードし、ストローブ信号を入力することによって発光が行われ、感光体ドラム上に静電潜像が形成される。
【０００３】
このようなＬＥＤプリンタにおいて、印字品質を低下させる原因として以下の３つが知られている。
【０００４】
まず、ＬＥＤアレイヘッドの取り付け時に生じる角度誤差が挙げられる。ＬＥＤアレイヘッドを、取り付け時に厳密に主走査方向に対して平行に設置することは困難であるため、ＬＥＤアレイヘッドは、右上がりか、右下がりの状態に設置される場合がある。
【０００５】
また、ＬＥＤチップの実装時に生じるズレが挙げられる。ＬＥＤアレイヘッドは、基板上に複数のＬＥＤチップが一直線状に実装されることが理想である。しかしながら、実際にはＬＥＤチップ毎の実装に多少のばらつきが生じる場合がある。
【０００６】
さらに、ＬＥＤチップの実装された基板の直線性の歪みによって、ＬＥＤチップ毎のズレが生じる場合がある。
【０００７】
このような原因により印字品質が低下することとなる。従来のＬＥＤプリンタでは、ＬＥＤアレイヘッドの各ＬＥＤチップのズレ量に応じて副走査方向にずらした印字データをＬＥＤアレイヘッドに転送することによって実装のズレを相殺し、印字品質を向上させている。しかしながら、この方法では、解像度が高く単位長さあたりのライン数が多いほど大容量のメモリが必要となり、コストアップの原因となる。
【０００８】
そこで、ビデオデータ単位とドット単位の２段階の補正を行うことによりメモリ容量を削減する方法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００３−１１２４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載の方法は、副走査方向のズレに対しては有効であるものの、主走査方向のズレに対しては考慮されておらず、メインメモリに格納されるビデオデータの位置と１段階目の補正におけるブロックとの主走査方向のズレ量がともに０である必要があった。
【００１０】
そのため、この方法では、ブロックの境界を考慮してメインメモリにビデオデータを格納する必要がある。しかしながら、メインメモリにビデオデータを格納する描画処理を、印字ヘッドの副走査方向の補正を考慮して行うことはパフォーマンスを大きく低下させる原因となり、通常は不可能である。したがって、メインメモリに格納さるビデオデータは必ずしも補正ブロックの境界と一致しているとは限らないものであった。
【００１１】
本発明は、上記の問題を解決するためになされたもので、パフォーマンスを低下させること無く、小容量のメモリにより主走査方向及び副走査方向の印字ヘッドのズレを補正することができる印字ヘッド駆動装置及び印字ヘッド駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る印字ヘッド駆動装置は、ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動装置であって、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値をブロック単位で記憶する補正値記憶手段と、前記ビデオデータのメモリ内における位置と、前記ブロックの境界との主走査方向のズレを補正する主走査ズレ補正手段と、前記補正値記憶手段によって記憶された補正値を読み出し、読み出された補正値に基づいて、前記主走査ズレ補正手段によって補正された前記ビデオデータの副走査方向のズレを前記ブロック単位で補正する副走査ズレ補正手段とを備える。
【００１３】
この構成によれば、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値がブロック単位で記憶される。そして、ビデオデータと、ブロックの境界との主走査方向のズレが補正される。続いて、補正値が読み出され、読み出された補正値に基づいて、主走査方向のズレが補正されたビデオデータの副走査方向のズレがブロック単位で補正される。したがって、パフォーマンスを低下させること無く主走査方向の印字ヘッドのズレを補正することができ、小容量のメモリにより副走査方向の印字ヘッドのズレを補正することができる。
【００１４】
また、上記の印字ヘッド駆動装置において、前記主走査ズレ補正手段は、前記ビデオデータのメモリ内における位置と、前記ブロックの境界とのズレ量を算出し、算出したズレ量に基づいて前記ビデオデータを補正することが好ましい。
【００１５】
この構成によれば、ビデオデータのメモリ内における位置と、ブロックの境界とのズレ量が算出され、算出されたズレ量に基づいてビデオデータの主走査方向のズレを補正することができる。
【００１６】
また、上記の印字ヘッド駆動装置において、前記補正値記憶手段は、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための第１の補正値を第１のブロック単位で記憶する第１の補正値記憶手段と、前記ズレ量と前記第１の補正値記憶手段によって記憶された第１の補正値との差である第２の補正値を、前記第１のブロック単位よりも小さく分割された第２のブロック単位で記憶する第２の補正値記憶手段とを有し、前記主走査ズレ補正手段は、前記ビデオデータのメモリ内における位置と、第１のブロックの境界との主走査方向のズレを補正する第１の主走査ズレ補正手段と、前記ビデオデータのメモリ内における位置と、第２のブロックの境界との主走査方向のズレを補正する第２の主走査ズレ補正手段とを有し、前記副走査ズレ補正手段は、前記第１の補正値記憶手段によって記憶された第１の補正値を読み出し、読み出された第１の補正値に基づいて、前記第１の主走査ズレ補正手段によって補正された前記ビデオデータの副走査方向のズレを前記第１のブロック単位で補正する第１の副走査ズレ補正手段と、前記第２の補正値記憶手段によって記憶された第２の補正値を読み出し、読み出された第２の補正値に基づいて、前記第２の主走査ズレ補正手段によって補正された前記ビデオデータに対して前記第１の副走査ズレ補正手段によって補正しきれなかった副走査方向のズレを前記第２のブロック単位でさらに補正する第２の副走査ズレ補正手段とを有することが好ましい。
【００１７】
この構成によれば、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための第１の補正値が第１のブロック単位で記憶され、前記ズレ量と第１の補正値との差である第２の補正値が、第１のブロック単位よりも小さく分割された第２のブロック単位で記憶される。そして、ビデオデータのメモリ内における位置と、第１のブロックの境界との主走査方向のズレが補正される。第１の補正値が読み出され、読み出された第１の補正値に基づいて、主走査方向のズレが補正されたビデオデータの副走査方向のズレが第１のブロック単位で補正される。また、第１のブロック単位で副走査方向のズレが補正されたビデオデータのメモリ内における位置と、第２のブロックの境界との主走査方向のズレが補正される。そして、第２の補正値が読み出され、読み出された第２の補正値に基づいて、主走査方向のズレが補正されたビデオデータに対して補正しきれなかった副走査方向のズレが第２のブロック単位でさらに補正される。
【００１８】
したがって、印字ヘッドの正規の位置からのズレ量と第１の補正値との差である第２の補正値に基づいて、第１の補正手段によって補正しきれなかった微小なズレが第２のブロック単位で補正され、微小なズレを補正するために必要なビデオデータを格納するメモリの容量を節約することができ、印字ヘッドのズレを補正する際にメモリの容量を削減することができる。
【００１９】
また、上記の印字ヘッド駆動装置において、前記第１の主走査ズレ補正手段は、ビデオデータのアドレス値を第１のブロックのデータ量で割って得られる余りを主走査方向のズレ量として算出し、前記第２の主走査ズレ補正手段は、ビデオデータのアドレス値を第２のブロックのデータ量で割って得られる余りを主走査方向のズレ量として算出することが好ましい。
【００２０】
この構成によれば、ビデオデータのアドレス値を第１のブロックのデータ量で割って得られる余りを主走査方向のズレ量として算出することができ、ビデオデータのアドレス値を第２のブロックのデータ量で割って得られる余りを主走査方向のズレ量として算出することができる。
【００２１】
また、上記の印字ヘッド駆動装置において、前記第１の副走査ズレ補正手段及び前記第１の主走査ズレ補正手段によって行われる補正は、前記印字ヘッドの動作を制御するエンジン制御部に前記ビデオデータを転送するインターフェースコントローラ内で行われ、前記第２の副走査ズレ補正手段及び前記第２の主走査ズレ補正手段によって行われる補正は、前記エンジン制御部内で行われることが好ましい。
【００２２】
この構成によれば、前記第１の副走査ズレ補正手段及び前記第１の主走査ズレ補正手段によって行われる補正が、印字ヘッドの動作を制御するエンジン制御部にビデオデータを転送するインターフェースコントローラ内で行われ、前記第２の副走査ズレ補正手段及び前記第２の主走査ズレ補正手段によって行われる補正が、エンジン制御部内で行われるので、それぞれの補正を異なる回路に分散して処理することができる。
【００２３】
本発明に係る印字ヘッド駆動方法は、ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動方法であって、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値をブロック単位で記憶する補正値記憶ステップと、前記ビデオデータのメモリ内における位置と、前記ブロックの境界との主走査方向のズレを補正する主走査ズレ補正ステップと、前記補正値記憶ステップにおいて記憶された補正値を読み出し、読み出された補正値に基づいて、前記主走査ズレ補正ステップにおいて補正された前記ビデオデータの副走査方向のズレを前記ブロック単位で補正する副走査ズレ補正ステップとを含む。
【００２４】
この構成によれば、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値がブロック単位で記憶される。そして、ビデオデータと、ブロックの境界との主走査方向のズレが補正される。続いて、補正値が読み出され、読み出された補正値に基づいて、主走査方向のズレが補正されたビデオデータの副走査方向のズレがブロック単位で補正される。したがって、パフォーマンスを低下させること無く主走査方向の印字ヘッドのズレを補正することができ、小容量のメモリにより副走査方向の印字ヘッドのズレを補正することができる。
【発明の効果】
【００２５】
本発明によれば、パフォーマンスを低下させること無く主走査方向の印字ヘッドのズレを補正することができ、小容量のメモリにより副走査方向の印字ヘッドのズレを補正することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の一実施の形態による画像形成システムについて図面を参照しながら説明する。図１は、本発明の一実施の形態による画像形成システムの全体構成を示すブロック図である。図１に示す画像形成システム１００は、ホスト機器３とプリンタ装置４とを備えて構成される。
【００２７】
図１において、パーソナルコンピュータ（以下では、パソコンと呼ぶ）１やプリンタサーバ２からなるホスト機器３とプリンタ装置４間は、セントロニクスインターフェイス１７ａで接続されている。
【００２８】
なお、パソコン１とプリンタ装置４とはＬＡＮ１７ｂによっても接続されており、プリンタサーバ２を介して印刷データの送信が行われる。ここで、パソコン１とプリンタ装置４とがＬＡＮ１７ｂで接続されている場合、パソコン１にインストールされたアプリケーションに従ってプリントを行うと、パソコン１は印刷データ（コマンドデータ）を変換しながらスプーラに一旦保存する。そして、スプーラに一旦保存したデータをプリンタサーバ２内のスプーラへ転送し、このスプーラからプリンタ装置４へ印刷データが転送される。一方、パソコン１とプリンタ装置４とがセントロニクスインターフェイス１７ａで接続されている場合、スプーラからプリンタ装置４へ直接印刷データ（コマンドデータ）を送信する。
【００２９】
上記のようにして、ホスト機器３から送られた印刷データは、プリンタ装置４のＩ／Ｆコントローラ５の受信制御部９を介してメインメモリ１４に転送される。プリンタ装置４は、ホスト機器３によって入力された印刷データをビデオデータに変換し、当該ビデオデータをエンジン制御部６に転送するＩ／Ｆコントローラ５、印字ヘッド７等の動作を制御するエンジン制御部６、印字ヘッド７、メインモータ８、負荷２３、センサ２４、定着サーミスタ２５及び定着ヒータ２６を備えて構成される。
【００３０】
Ｉ／Ｆコントローラ５は、受信制御部９、ＲＯＭ（リード・オンリ・メモリ）１０、フォントメモリ１１、表示制御部１２、ビデオインターフェース（Ｉ/Ｆ）制御部１３、メインメモリ１４、ＡＳＩＣ（Application Specific Integrated Circuit）１５、ＭＰＵ（Micro Processing Unit）１６で構成され、受信バッファに入力する印刷データに含まれるコマンドを解析し、ビデオデータ（ビットマップデータ）に変換する。
【００３１】
図２は、図１に示すメインメモリ１４のメモリ構成を説明する模式図である。メインメモリ１４は、例えばＲＡＭ（ランダム・アクセス・メモリ）で構成される。メインメモリ１４は、ワークエリア１４１、スタックエリア１４２、受信バッファエリア１４３及び描画エリア１４４に分割され、この描画エリア１４４には用紙１頁分に対応するビットマップデータが記憶される。尚、この描画エリア１４４より下位アドレスには対応する頁の描画データを圧縮したデータを記憶する圧縮データエリア１４５も設けられている。
【００３２】
図１に戻って、ＲＯＭ１０はＩ／Ｆコントローラ５の制御を行うプログラムを記憶し、フォントメモリ１１は文字コードに対応するビットマップデータを記憶する。
【００３３】
また、エンジン制御部６は、ＡＳＩＣ２０、ＭＰＵ２１及び定着制御部２２で構成され、ＡＳＩＣ２０にはヘッド制御部２０ａ及びモータ制御部２０ｂが配設されている。ヘッド制御部２０ａは、Ｉ／Ｆコントローラ５から供給されるビデオデータを印字ヘッド７に供給する制御を行い、モータ制御部２０ｂは、メインモータの駆動制御を行う。また、ＡＳＩＣ２０には、排紙センサ等のセンサ２４から各種検知信号が入力され、また駆動ロール等の負荷２３を駆動制御する。
【００３４】
印字ヘッド７は、例えば、発光素子であるＬＥＤ（発光ダイオード）チップをライン状に複数配置したＬＥＤアレイヘッドで構成される。なお、本実施形態におけるプリンタ装置４は、タンデム型の画像形成装置であり、印字ヘッド７は、イエロー、シアン、マゼンタ及びブラックの４色毎にそれぞれに設けられている。ここで、印字ヘッド７は、取り付け時に厳密に主走査方向に対して平行に設置されているとは限らない。すなわち、印字ヘッド７を主走査方向に対して平行に取付けることは困難であり、右上がりか、右下がりの状態に設置される場合がある。また、ＬＥＤチップの実装時にズレが生じる場合がある。印字ヘッド７は、基板上に複数のＬＥＤチップが一直線状に実装されることが理想であるが、実際にはＬＥＤチップ毎の実装に多少のばらつきが生じる場合がある。さらに、ＬＥＤチップの実装された基板の直線性の歪みによって、ＬＥＤチップ毎のズレが生じる場合がある。本実施形態では、このような印字ヘッドの取り付け時における副走査方向のズレを補正し（以下、斜め補正という）、印字ヘッドの発光部の実装ズレ及び印字ヘッドの直線性歪みによる副走査方向のズレを補正する（以下、ＢＯＷ補正という）。
【００３５】
また、ＭＰＵ２１は、上記定着制御部２２を制御し、定着制御部２２によって定着ヒータ２６を駆動制御する。なお、ＭＰＵ２１は、定着サーミスタ２５から供給される検知信号に基づいて、定着ヒータ２６の温度制御を行う。
【００３６】
Ｉ／Ｆコントローラ５からのプリント開始の指示を受けて、エンジン制御部６はＡＳＩＣ２０内のモータ制御部２０ｂの制御によりメインモータ８を回転させ、用紙を搬送させ、画像形成可能な位置に用紙先端が到達したことをＩ／Ｆコントローラ５に知らせる。なお、ビデオＩ／Ｆ制御部１３は、給紙口の選択や解像度の指定等のエンジン指定や用紙ジャムなどのエンジン状態の受信も行う。
【００３７】
図３は、マゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）及びブラック（Ｋ）の各印字ヘッドと用紙Ｐとの位置関係を示す図である。なお、図３に示す矢印は、用紙Ｐが搬送される方向を示している。図３に示すように、用紙Ｐにはマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）及びブラック（Ｋ）の各印字ヘッドから順次印字が行われる。すなわち、マゼンタ（Ｍ）の印字ヘッド７Ｍ、シアン（Ｃ）の印字ヘッド７Ｃ、イエロー（Ｙ）の印字ヘッド７Ｙ及びブラック（Ｋ）の印字ヘッド７Ｋの順に印字が行われる。印字処理について簡単に説明すると、まず、不図示の帯電装置により一様に帯電された感光体ドラム７１Ｍ，７１Ｃ，７１Ｙ，７１Ｋの表面に、ビデオデータに応じた各印字ヘッド７Ｍ，７Ｃ，７Ｙ，７Ｋからの光が照射され、感光体ドラム７１Ｍ，７１Ｃ，７１Ｙ，７１Ｋの表面に静電潜像が形成される。この静電潜像に対して不図示の現像装置からトナーが供給され、感光体ドラム７１Ｍ，７１Ｃ，７１Ｙ，７１Ｋの表面にトナー画像が形成された後、このトナー画像が不図示の転写装置の転写バイアスによって用紙Ｐ上に転写される。用紙Ｐに転写された未定着状態のトナー画像は定着ヒータ２６による加熱及び加圧によって定着され、記録紙上に電子写真画像が形成される。なお、図３に示すＸ方向が主走査方向であり、Ｙ方向が副走査方向である。
【００３８】
図４は、図１に示すＩ／Ｆコントローラ及びエンジン制御部の構成をより詳細に説明するための図である。
【００３９】
Ｉ／Ｆコントローラ５内の受信制御部９は、ホスト機器３から出力される印刷データを受信し、受信した印刷データをメインメモリ１４に出力する。メインメモリ１４は、受信制御部９によって出力された印刷データを受信バッファエリア１４３に記憶する。この受信バッファエリア１４３に格納された印刷データは、ＭＰＵ１６（図１参照）の制御に従って解析処理され、メインメモリ１４内の描画エリア１４４に展開される。この場合、ＭＰＵ１６は、フォントメモリ１１（図１参照）を参照し、印刷データに含まれる文字コードを、当該文字コードに対応する文字のビットマップデータに変換し、描画エリア１４４に展開する。
【００４０】
ビデオＩ／Ｆ制御部１３は、メインメモリ１４内の描画エリア１４４に展開されたビデオデータをシリアル変換し、エンジン制御部６にビデオＩ／Ｆ１８ｂを介して転送する。ここで、ビデオＩ／Ｆ制御部１３は、メインメモリ１４内のビデオデータをリードする際に第１の補正値Ａに従ってリードアドレスを変換する。
【００４１】
エンジン制御部６のヘッド制御部２０ａは、受信制御部３１、斜め・ＢＯＷ補正部３２及びラインメモリ３３を備えて構成される。受信制御部３１は、ビデオＩ／Ｆ制御部１３によって転送されたビデオデータを受信し、ラインメモリ３３に出力する。ラインメモリ３３は、受信制御部３１によって受信されたビデオデータを記憶する。
【００４２】
斜め・ＢＯＷ補正部３２は、ラインメモリ３３内のビデオデータをリードし、印字ヘッド７にデータを順次転送する。ここで、斜め・ＢＯＷ補正部３２は、ラインメモリ３３内のビデオデータをリードする際に第２の補正値Ｂに従ってリードアドレスを変換する。
【００４３】
印字ヘッド７の取り付け時のズレ、印字ヘッド７の発光素子の実装ズレ及び印字ヘッド７の直線性歪みによるズレを補正するための従来の処理は、エンジン制御部６においてドットデータを格納したラインメモリの読み出しに補正処理を施すことによって印字画像の位置ずれを補正していた。しかしながら、本実施形態では、各ラインの全画素を複数画素毎の複数ブロックに分割し、始めにＩ／Ｆコントローラ５内で第１のブロック単位で補正処理を施し、さらにエンジン制御部６内においてＩ／Ｆコントローラ５で補正しきれなかった微小なズレに対して、第１のブロック単位より小さく分割された第２のブロック単位で補正処理を施す。すなわち、Ｉ／Ｆコントローラ５とエンジン制御部６との２段階で補正処理を施すことによって、使用するメモリ容量を削減している。
【００４４】
また、斜め・ＢＯＷ補正部３２によって読み出されるビデオデータを記憶するラインメモリ３３のバス幅は、ビデオＩ／Ｆ制御部１３によって読み出されるビデオデータを記憶するメインメモリ１４のバス幅よりも小さい。このように、斜め・ＢＯＷ補正部３２によって読み出されるビデオデータを記憶するラインメモリ３３のバス幅が、ビデオＩ／Ｆ制御部１３によって読み出されるビデオデータを記憶するメインメモリ１４のバス幅よりも小さいので、斜め・ＢＯＷ補正部３２はビデオＩ／Ｆ制御部１３よりも細かい補正をすることができ、ビデオＩ／Ｆ制御部１３で補正しきれなかった印字ヘッド７の微小なズレを補正することができる。
【００４５】
ここで、ビデオＩ／Ｆ制御部１３及び斜め・ＢＯＷ補正部３２の構成について説明する。図５は、図４のビデオＩ／Ｆ制御部１３の構成について説明するためのブロック図であり、図６は、図４の斜め・ＢＯＷ補正部３２の構成について説明するためのブロック図である。
【００４６】
図５に示すようにビデオＩ／Ｆ制御部１３は、第１の主走査ズレ補正部４１、第１の補正値格納部４２、第１の副走査ズレ補正部４３及び転送制御部４４を備えて構成される。
【００４７】
第１の主走査ズレ補正部４１は、メインメモリ１４内のビデオデータの位置（アドレス）と、第１のブロックの境界とのズレ量を算出し、算出したズレ量に基づいてビデオデータを読み出す主走査方向のアドレスを決定する。具体的に、第１の主走査ズレ補正部４１は、メインメモリ１４内のビデオデータの位置（アドレス）を第１のブロックのデータ量（バイト）で割って得られる余りを、第１のブロックの境界からのズレ量として算出する。例えば、メインメモリ１４における主走査方向のズレ量をＤｅｌｔａ１とし、ビデオデータが格納されているアドレスをＡｄｄｒ１（バイト）とし、第１のブロックのデータ量を３２バイトとすると、ズレ量Ｄｅｌｔａ１は、下記の（１）式を用いて算出することができる。
Ｄｅｌｔａ１＝Ａｄｄｒ１％３２・・・・（１）
【００４８】
なお、上記（１）式において、％は、剰余を表す記号であり、ａ％ｂは、ａをｂで割って得られる余りである。
【００４９】
そして、第１の主走査ズレ補正部４１は、第１のブロック単位で分割された複数のブロックのうちの先頭のブロックについて、算出したズレ量Ｄｅｌｔａ１の分だけ１ブロック分のデータ量から減算した残りのビデオデータのアドレスを主走査方向のリードアドレスとして指定する。また、第１の主走査ズレ補正部４１は、第１のブロック単位で分割された複数のブロックのうちの最終のブロックについて、算出したズレ量Ｄｅｌｔａ１の分だけのビデオデータのアドレスを主走査方向のリードアドレスとして指定する。なお、第１の主走査ズレ補正部４１は、各ラインの先頭のブロック及び最終のブロックについてのみズレ量に応じた主走査方向の補正を行う。その他のブロックについては、主走査方向へのズレがないため補正を行わず、各ブロックに予め対応付けられている主走査方向のリードアドレスが指定される。
【００５０】
第１の補正値格納部４２は、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッド７の位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値を第１のブロック単位で格納する。
【００５１】
第１の副走査ズレ補正部４３は、第１の補正値格納部４２によって記憶されている第１の補正値を読み出し、読み出した第１の補正値に基づいて印字ヘッド７の副走査方向のズレを第１のブロック単位で補正する。すなわち、第１の副走査ズレ補正部４３は、メインメモリ１４内の第１のブロック単位で分割されたビデオデータに対し、第１の補正値に基づいて所定ライン分のビデオデータを読み出す副走査方向のリードアドレスを決定する。第１の副走査ズレ補正部４３は、第１のブロック単位で分割された各ブロックについて、当該ブロックに予め対応付けられている第１の補正値の分だけ副走査方向にずらした所定ライン分のビデオデータの副走査方向のアドレスを指定する。
【００５２】
転送制御部４４は、第１の主走査ズレ補正部４１によって指定された主走査方向のリードアドレス及び第１の副走査ズレ補正部４３によって指定された副走査方向のリードアドレスのデータをリードし、リードしたデータをエンジン制御部６に転送する。このようにして、主走査方向のズレ量が算出され、算出された主走査方向のズレ量に基づいてビデオデータの主走査方向のリードアドレスが指定されることによって、主走査方向のズレが補正される。また、第１の補正値格納部４２によって記憶された第１の補正値が読み出され、読み出された第１の補正値に基づいて印字ヘッド７の副走査方向のズレが第１のブロック単位で補正される。
【００５３】
また、図６に示すように斜め・ＢＯＷ補正部３２は、第２の主走査ズレ補正部５１、第２の補正値格納部５２、第２の副走査ズレ補正部５３及び転送制御部５４を備えて構成される。
【００５４】
第２の主走査ズレ補正部５１は、ラインメモリ３３内のビデオデータの位置（アドレス）と、第２のブロックの境界とのズレ量を算出し、算出したズレ量に基づいてビデオデータを読み出す主走査方向のアドレスを決定する。具体的に、第２の主走査ズレ補正部５１は、ラインメモリ３３内のビデオデータの位置（アドレス）を第２のブロックのデータ量（バイト）で割って得られる余りを、第２のブロックの境界からのズレ量として算出する。例えば、ラインメモリ３３における主走査方向のズレ量をＤｅｌｔａ２とし、ビデオデータが格納されているアドレスをＡｄｄｒ２（バイト）とし、第２のブロックのデータ量を８バイトとすると、ズレ量Ｄｅｌｔａ２は、下記の（２）式を用いて算出することができる。
Ｄｅｌｔａ２＝Ａｄｄｒ２％８・・・・（２）
【００５５】
なお、上記（２）式において、％は、剰余を表す記号であり、ａ％ｂは、ａをｂで割って得られる余りである。
【００５６】
そして、第２の主走査ズレ補正部５１は、第２のブロック単位で分割された複数のブロックのうちの先頭のブロックについて、当該ブロックの境界のアドレスにズレ量Ｄｅｌｔａ２を加算したアドレスを主走査方向のリードアドレスとして指定する。また、第２の主走査ズレ補正部５１は、各ラインの先頭のブロック及び最終のブロック以外のブロックについて、それぞれブロックのデータ量分だけ、前のブロックまでのアドレスに加算していくことによって、各ブロックの主走査方向のリードアドレスを指定することができる。また、第２の主走査ズレ補正部５１は、最終のブロックについて、ズレ量Ｄｅｌｔａ２だけ、前のブロックまでのアドレスに加算することで読み出すビデオデータの主走査方向のリードアドレスを指定する。
【００５７】
第２の補正値格納部５２は、印字ヘッド７の位置に応じて決まる正規の位置からのズレ量と第１の補正値との差である第２の補正値を、第１のブロック単位よりも小さく分割された第２のブロック単位で格納する。
【００５８】
第２の副走査ズレ補正部５３は、第２の補正値格納部５２によって記憶されている第２の補正値を読み出し、読み出した第２の補正値に基づいて印字ヘッド７の副走査方向のズレを第２のブロック単位で補正する。すなわち、第２の副走査ズレ補正部５３は、ラインメモリ３３内の第２のブロックブロック単位で分割されたビデオデータに対し、第２の補正値に基づいて副走査方向の所定ラインのビデオデータを読み出す副走査方向のアドレスを決定する。第２の副走査ズレ補正部５３は、第２のブロック単位で分割された各ブロックについて、当該ブロックに予め対応付けられている第２の補正値の分だけ副走査方向にずらした所定ラインのビデオデータの副走査方向のリードアドレスを指定する。
【００５９】
転送制御部５４は、第２の主走査ズレ補正部５１によって指定された主走査方向のリードアドレス及び第２の副走査ズレ補正部５３によって指定された副走査方向のリードアドレスのデータをリードし、リードしたデータを印字ヘッド７に転送する。このようにして、主走査方向のズレ量が算出され、算出された主走査方向のズレ量に基づいてビデオデータの主走査方向のリードアドレスが指定されることによって、ラインメモリ３３における主走査方向のズレが補正される。また、第２の補正値格納部５２によって記憶された第２の補正値が読み出され、読み出された第２の補正値に基づいてビデオＩ／Ｆ制御部１３によって補正しきれなかった微小なズレが第２のブロック単位でさらに補正される。
【００６０】
なお、本実施形態において、第１の補正値格納部４２が第１の補正値記憶手段の一例に相当し、第１の主走査ズレ補正部４１が第１の主走査ズレ補正手段の一例に相当し、第１の副走査ズレ補正部４３が第１の副走査ズレ補正手段の一例に相当し、第２の補正値格納部５２が第２の補正値記憶手段の一例に相当し、第２の主走査ズレ補正部５１が第２の主走査ズレ補正手段の一例に相当し、第２の副走査ズレ補正部５３が第２の副走査ズレ補正手段の一例に相当する。
【００６１】
次に、右下がりに配置された印字ヘッド７を例にして、具体的に印字ヘッド７の取り付け時のズレを補正する処理について説明する。
【００６２】
図７は、印字ヘッドが右下がりに配置された場合における補正処理について説明するための図であり、図７（ａ）は、２つの印字ヘッドの配置状態を示す図であり、図７（ｂ）は、主走査方向に対して平行に配置された印字ヘッドから出力される印字画像を示す図であり、図７（ｃ）は、主走査方向に対して右下がりに配置された印字ヘッドから出力される印字画像を示す図である。
【００６３】
図７（ａ）に示すように、印字ヘッドＡは、主走査方向に対して平行に配置されている。したがって、印字ヘッドＡから出力される印字画像は、図７（ｂ）に示すように、主走査方向に対して平行である。一方、図７（ａ）に示すように、印字ヘッドＢは、主走査方向に対して所定の角度だけ副走査方向にずれており、右下がりに配置されている。したがって、印字ヘッドＢから出力される印字画像は、図７（ｃ）に示すように、主走査方向に対して所定の角度だけずれており、右下がりとなっている。
【００６４】
ここで、図７（ｃ）の破線で示す印字ヘッドＡの印字画像に対して実線で示す印字ヘッドＢの印字画像を重ね合わせるためには、印字ヘッドの主走査方向の位置のそれぞれのラインのズレに応じて印字ヘッドＢの印字画像を副走査方向にずらせばよい。この場合、印字ヘッドＢの補正量は最大７ラインとなる。
【００６５】
図８は、主走査方向にずれ、かつ右下がりに配置された印字ヘッドの補正処理について説明するための図である。図８（ａ）は、メインメモリにおける印字ヘッドの描画位置を表す図であり、図８（ｂ）は、主走査方向に複数のブロックに分割し、その各ブロックにおける補正値の一例を示す図であり、図８（ｃ）は、Ｉ／Ｆコントローラの補正処理において用いられる第１の補正値の一例を示す図であり、図８（ｄ）は、Ｉ／Ｆコントローラのメインメモリに展開されたビデオデータの一例を示す図であり、図８（ｅ）は、エンジン制御部の補正処理において用いられる第２の補正値の一例を示す図であり、図８（ｆ）は、エンジン制御部の補正処理の結果、ラインメモリに読み出されるビデオデータの一例を示す図である。
【００６６】
図８（ａ）に示すように、メインメモリ１４における印字ヘッドの描画位置が、メインメモリ１４の先頭位置から主走査方向にずれているとする。予めメインメモリ１４は複数のブロックに分割されており、図８（ａ）では５つのブロックに分割されている。なお、図８（ａ）における斜線部分が、印字ヘッド７の描画位置を表している。
【００６７】
図８（ｂ）に示すように、主走査方向に１７のブロックに分割されており、各ブロックＡＬＬ１〜１７には予め補正値が対応付けられている。例えば、ブロックＡＬＬ１には、補正値０が対応付けられており、ブロックＡＬＬ２には、補正値０が対応付けられており、以下、ブロックＡＬＬ３には補正値０、ブロックＡＬＬ４には補正値０、・・・、ブロックＡＬＬ１６には補正値４、ブロックＡＬＬ１７には補正値４がそれぞれ対応付けられている。各ブロックＡＬＬ１〜ＡＬＬ１７に対応付けられている補正値は、メインメモリ１４内に展開されたビデオデータを印字ヘッド７に転送するまでに補正すべき補正値である。
【００６８】
なお、メインメモリ１４内に展開されたビデオデータを印字ヘッド７に転送するまでに補正すべき補正値は、例えば、初期設定時にテストパターンを印字することによって、主走査方向とテストパターンを印字した際のビデオデータとを比較し、印字ヘッド７が主走査方向に対してどれだけ傾いているかを測定することによって設定される。
【００６９】
ここで、まずビデオＩ／Ｆ制御部１３における補正処理について説明する。図８（ｃ）に示すように、メインメモリ１４から読み出されるビデオデータは、主走査方向に５つのブロックＡ１〜Ａ５に分割されており、各ブロックＡ１〜Ａ５には、予め第１の補正値が対応付けられている。なお、主走査方向の画素数は、例えば、１２８０画素であり、主走査方向の画素は、２５６画素（３２バイト）毎の５つのブロックＡ１〜Ａ５に分割される。例えば、ブロックＡ１には、第１の補正値０が対応付けられており、ブロックＡ２には、第１の補正値０が対応付けられており、ブロックＡ３には、第１の補正値２が対応付けられており、ブロックＡ４には、第１の補正値３が対応付けられており、ブロックＡ５には、第１の補正値４が対応付けられている。
【００７０】
ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ１のビデオデータをリードする際に、ブロックＡ１の第１の補正値が０であるので副走査方向にはシフトせず、基準となるラインから３ライン分のデータをリードする。このとき、ビデオＩ／Ｆ制御部１３は、メインメモリ１４の先頭位置からのビデオデータのズレ量Ｄｅｌｔａ１を算出し、算出したズレ量Ｄｅｌｔａ１に基づいてデータをリードするアドレス位置を補正する。すなわち、ビデオＩ／Ｆ制御部１３は、ビデオデータの先頭位置のアドレスを１ブロック分のデータ量（本実施形態では３２バイト）で割って得られる余りの値をズレ量Ｄｅｌｔａ１として算出する。そして、ブロックＡ１のビデオデータから、算出したズレ量Ｄｅｌｔａ１分だけ削除した残りのデータのアドレスを主走査方向のリードアドレスとして指定する。
【００７１】
同様に、ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ２のビデオデータをリードする際に、ブロックＡ２の第１の補正値が０であるので副走査方向にはシフトせず、基準となるラインから３ライン分のデータをリードする。また、ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ３のビデオデータをリードする際に、ブロックＡ３の第１の補正値が２であるので基準となるラインから副走査方向に２ライン分シフトさせ、２ライン分シフトさせたラインから３ライン分のデータをリードする。同様に、ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ４のビデオデータをリードする際に、ブロックＡ４の第１の補正値が３であるので基準となるラインから副走査方向に３ライン分シフトさせ、３ライン分シフトさせたラインから３ライン分のデータをリードする。なお、ブロックＡ２からブロックＡ４までのデータは、３２バイトずつ読み出され、主走査方向のアドレスは、それぞれブロックＡ２からブロックＡ４に予め対応付けられているアドレスが主走査方向のリードアドレスとして指定される。
【００７２】
ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ５のビデオデータをリードする際に、ブロックＡ５の第１の補正値が４であるので基準となるラインから副走査方向に４ライン分シフトさせ、４ライン分シフトさせたラインから３ライン分のデータをリードする。このとき、ビデオＩ／Ｆ制御部１３は、ブロックＡ５のビデオデータの先頭アドレスから、算出したズレ量Ｄｅｌｔａ１分だけずらしたデータを主走査方向のリードアドレスとして指定する。
【００７３】
この処理を各ラインにおいて繰り返して行い、第１の補正値によって補正されたデータをビデオＩ／Ｆ制御部１３から順次エンジン制御部６に転送することによって、大まかな補正を行うことができる。
【００７４】
次に、エンジン制御部６における補正処理について説明する。図８（ｅ）に示すように、ラインメモリ３３から読み出されるビデオデータは、主走査方向に１７のブロックＢ１〜Ｂ１７に分割されており、各ブロックＢ１〜Ｂ１７には、予め第２の補正値が対応付けられている。なお、ラインメモリ３３において、主走査方向の画素は、６４画素（８バイト）毎の１７のブロックＢ１〜Ｂ１７に分割される。
【００７５】
例えば、ブロックＢ１には、第２の補正値０が対応付けられており、ブロックＢ２には、第２の補正値０が対応付けられており、以下、ブロックＢ３には第２の補正値０、ブロックＢ４には第２の補正値０、・・・、ブロックＢ１６には第２の補正値０、ブロックＢ１７には第２の補正値０がそれぞれ対応付けられている。
【００７６】
斜め・ＢＯＷ補正部３２は、ラインメモリ３３からブロックＢ１のビデオデータをリードする際に、ブロックＢ１の第２の補正値が０であるので副走査方向にシフトさせず、基準となるラインのデータをリードする。このとき、斜め・ＢＯＷ補正部３２は、ラインメモリ３３の先頭位置からのビデオデータのズレ量Ｄｅｌｔａ２を算出し、算出したズレ量Ｄｅｌｔａ２に基づいてデータをリードするアドレス位置を補正する。すなわち、斜め・ＢＯＷ補正部３２は、ビデオデータの先頭位置のアドレスを１ブロック分のデータ量（本実施形態では８バイト）で割って得られる余りの値をズレ量Ｄｅｌｔａ２として算出する。そして、ブロックＢ１の先頭アドレスから、算出したズレ量Ｄｅｌｔａ２の分だけ加算したアドレスをビデオデータの主走査方向のリードアドレスとして指定する。
【００７７】
また、斜め・ＢＯＷ補正部３２は、ブロックＢ２からブロックＢ１６までのビデオデータをリードする際に、それぞれのブロックに対応する第２の補正値の分だけ基準となるラインから副走査方向にシフトさせたラインのデータをリードする。
【００７８】
そして、斜め・ＢＯＷ補正部３２は、ブロックＢ１７のビデオデータをリードする際に、ブロックＢ１７に対応する第２の補正値の分だけ基準となるラインから副走査方向にシフトさせたラインのデータをリードする。このとき、斜め・ＢＯＷ補正部３２は、ブロックＢ１７のビデオデータの先頭アドレスから、算出したズレ量Ｄｅｌｔａ２分だけ加算したデータのアドレスを主走査方向のリードアドレスとして指定する。
【００７９】
この処理を各ラインにおいて繰り返して行い、第２の補正値によって補正されたデータを斜め・ＢＯＷ補正部３２から順次印字ヘッド７に転送することによって、ビデオＩ／Ｆ制御部１３において補正しきれなかった微小な補正を行うことができる。
【００８０】
このように、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からの副走査方向のズレ量を補正するための補正値がブロック単位で記憶される。そして、ビデオデータと、ブロックの境界との主走査方向のズレが補正される。続いて、補正値が読み出され、読み出された補正値に基づいて、主走査方向のズレが補正されたビデオデータの副走査方向のズレがブロック単位で補正される。したがって、パフォーマンスを低下させること無く主走査方向の印字ヘッドのズレを補正することができ、小容量のメモリにより副走査方向の印字ヘッドのズレを補正することができる。
【００８１】
なお、本実施形態において、メインメモリ１４から読み出されるビデオデータは、主走査方向に５つのブロックＡ１〜Ａ５に分割されているが、本発明は特にこれに限定されず、ビデオデータの解像度等に応じてブロックの数を適宜変更してもよく、特にコンピュータによる演算を考慮して、１ブロックの画素数が２の階乗となるように分割することが好ましい。また、本実施形態において、ラインメモリ３３から読み出されるビデオデータは、主走査方向に１７のブロックＢ１〜Ｂ１７に分割されているが、本発明は特にこれに限定されず、ビデオデータの解像度等に応じてブロックの数を適宜変更してもよく、特にコンピュータによる演算を考慮して、１ブロックの画素数が２の階乗となるように分割することが好ましい。
【００８２】
また、１段階目の補正が、印字ヘッド７の動作を制御するエンジン制御部６にビデオデータを転送するインターフェースコントローラ５内で行われ、２段階目の補正が、エンジン制御部６内で行われるので、それぞれの補正を異なる回路に分散して処理することができる。
【００８３】
さらに、本実施形態では、第１のブロック単位で分割される各ブロックのデータ量が３２バイトであり、第２のブロック単位で分割される各ブロックのデータ量が８バイトであるとしているが、本発明は特にこれに限定されず、第１のブロックのデータ量が第２のブロックのデータ量の整数倍であれば上記と異なるデータ量であっても同様の処理を行うことができる。
【００８４】
なお、本実施形態では、右下がりに配置された印字ヘッドについて説明しているが、本発明は特にこれに限定されず、例えば、右上がりに配置された印字ヘッドにも同様に適用可能である。
【００８５】
また、本実施形態では、右下がりに配置された印字ヘッド７の補正処理について説明しているが、印字ヘッド７の発光素子の実装ズレ及び印字ヘッド７の直線性歪みによるズレを補正する補正処理においてもズレに対応した補正値を第１の補正値及び第２の補正値に設定することによって上記と同様に行うことができ、同様の効果を奏することは明らかである。
【００８６】
また、本実施形態では、第１の補正値を用いて副走査方向のズレを第１のブロック単位で補正するとともに、主走査方向のズレを補正した後、第２の補正値を用いて副走査方向のズレをさらに第２のブロック単位で補正するとともに、主走査方向のズレを補正する２段階の補正を行っているが、本発明は特にこれに限定されず、１段階の補正のみを行う場合にも適用可能である。例えば、８バイトずつの複数のブロックに分割した各ブロックに補正値を対応付けて記憶し、ビデオデータの位置とブロックの境界との主走査方向のズレを補正し、ビデオデータの副走査方向のズレをブロックごとに前記補正値に基づいて補正してもよい。
【００８７】
さらに、本実施形態では、本発明に係る画像形成装置として、所謂４色タンデム型のプリンタ装置を示しているが、１色の画像形成ユニットのみを有するプリンタ装置や、コピー機、ファクス等、他形式の画像形成装置であってもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明の一実施の形態による画像形成システムの全体構成を示すブロック図である。
【図２】図１に示すメインメモリのメモリ構成を説明する模式図である。
【図３】マゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）及びブラック（Ｂ）の各印字ヘッドと用紙との位置関係を示す図である。
【図４】図１に示すＩ／Ｆコントローラ及びエンジン制御部の構成をより詳細に説明するための図である。
【図５】図４のビデオＩ／Ｆ制御部の構成について説明するためのブロック図である。
【図６】図４の斜め・ＢＯＷ補正部の構成について説明するためのブロック図である。
【図７】印字ヘッドが右下がりに配置された場合における補正処理について説明するための図である。
【図８】主走査方向にずれ、かつ右下がりに配置された印字ヘッドの補正処理について説明するための図である。
【符号の説明】
【００８９】
１    パソコン
２    プリンタサーバ
３    ホスト機器
４    プリンタ装置
５    Ｉ／Ｆコントローラ
６    エンジン制御部
７    印字ヘッド
８    メインモータ
９    受信制御部
１１    フォントメモリ
１２    表示制御部
１３    ビデオＩ／Ｆ制御部
１４    メインメモリ
２０ａ    ヘッド制御部
２０ｂ    モータ制御部
２２    定着制御部
２３    負荷
２４    センサ
２５    定着サーミスタ
２６    定着ヒータ
３１    受信制御部
３２    斜め・ＢＯＷ補正部
３３    ラインメモリ
４１    第１の主走査ズレ補正部
４２    第１の補正値格納部
４３    第１の副走査ズレ補正部
４４    転送制御部
５１    第２の主走査ズレ補正部
５２    第２の補正値格納部
５３    第２の副走査ズレ補正部
５４    転送制御部
１００    画像形成システム
【図１】
2006181847.tif 000003
【図２】
2006181847.tif 000004
【図３】
2006181847.tif 000005
【図４】
2006181847.tif 000006
【図５】
2006181847.tif 000007
【図６】
2006181847.tif 000008
【図７】
2006181847.tif 000009
【図８】
2006181847.tif 000010