(57)【要約】【課題】ゲート電極２、ゲート絶縁膜３、ソース・ドレイン電極５及び半導体層６を有する薄膜トランジスタの製造方法において、チャネル長のより短い薄膜トランジスタの製造方法を提供する。【解決手段】ソース・ドレイン電極５が形成されるゲート絶縁膜３の表面で、ソース・ドレイン電極間のチャネル形成領域３１の表面エネルギーが他の部分より小さくなるようパターニング処理した後、湿式プロセスでソース・ドレイン電極５を形成することを特徴。【選択図】図１
2006237197.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ゲート絶縁膜、ソース・ドレイン電極及び半導体層を有する薄膜トランジスタの製造方法において、ソース・ドレイン電極が形成されるゲート絶縁膜の表面で、ソース・ドレイン電極間のチャネル形成領域の表面エネルギーが他の部分より小さくなるようパターニング処理した後、湿式プロセスでソース・ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記チャンネル形成領域に表面エネルギーが他の部分より小さくなるようパターニング処理することが、チャンネル形成領域に撥水層を設けパターニング処理することであることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記パターニング処理が印刷法により処理されることを特徴とする請求項１または２記載の薄膜トランジスタの製造方法。
【請求項４】
前記印刷法が、フレキソ印刷またはオフセット印刷であることを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記ソース・ドレイン電極が、スクリーン印刷により形成されることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
近年，フレキシブル化，軽量化，低コスト化などの観点から，印刷法による薄膜トラン
ジスタ（印刷ＴＦＴ）の研究が盛んであり、有機ＥＬや電子ペーパーなどの駆動回路や電子タグなどへの応用が期待されている。印刷ＴＦＴの形成方法としては、オフセット印刷によりレジストインキや遮光性インキを塗布し半導体パターンや回路基板を形成する方法（例えば、特許文献１）、スクリーン印刷やロールコーターにより導電ペーストを印刷し各種電極を形成する方法（例えば、特許文献２）、インクジェットにより金属微粒子溶液を塗布し各種電極を形成する方法（例えば、特許文献３）等が知られている。
【０００３】
以下に公知の文献を記す。
【特許文献１】特開平７−２４０５２３号公報
【特許文献２】特開２００４−８００２６号公報
【特許文献３】特開２００４−３１９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
印刷ＴＦＴでは、溶媒に可溶な有機半導体が半導体層に用いられることが多いが、一般に有機半導体はキャリア移動度が小さく、溶媒に可溶なタイプはとりわけ小さい。よって、実用上十分な動作周波数を達成するにはソース・ドレイン電極間隔（チャネル長）をできるだけ短くする必要があり、印刷ＴＦＴ形成プロセスにおける技術的課題の一つとなっている。
【０００５】
ソース・ドレイン電極は、金属粉等の導電材が溶剤に分散した電極形成材を印刷することで形成されるが、チャネル長を短く形成しようとするほど、電極形成材の印刷後の流動によるソース・ドレイン電極の短絡が生じやすくなる。印刷後の流動は電極形成材の高粘度化により抑制されるが、所望のチャネル長がある程度以下となると、チャネル形成と印刷適性を両立することは困難である。例えば、高粘度化によりインクジェット適性が失われるのは言うまでもないが、一般に高粘度材料の印刷に適したスクリーン印刷においても、チャネル長を特に短くしようとすると、スクリーンメッシュの格子状パターンが印刷物に残ってしまう等の問題が生じる。
【０００６】
本発明はこれらの問題点を鑑みてなされたものであり、チャネル長が短い薄膜トランジスタの製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明者らは、前記課題を解決すべく鋭意検討を重ねた結果、印刷ＴＦＴ製造プロセスにおいて、ソース・ドレイン電極が形成される表面において、チャネルを形成しようとする部分の表面エネルギーがその他の部分より小さくなるようパターニングした後、ソース・ドレイン電極を形成することが、短いチャネル長と印刷適性の両立に有効であることを見いだし本発明に到達した。
【０００８】
すなわち、本発明おける請求項１の発明は、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極及び半導体層を有する薄膜トランジスタの製造方法において、ソース・ドレイン電極が形成されるゲート絶縁膜の表面で、ソース・ドレイン電極間のチャネル形成領域の表面エネルギーが他の部分より小さくなるようパターニング処理した後、湿式プロセスでソース・ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法である。
【０００９】
本発明はこのような構成であるので、ソース・ドレイン電極間のチャネル形成領域の表面エネルギーが他の部分より小さくなるようパターニング処理した後に、湿式プロセスでソース・ドレイン電極を形成するときに、電極形成の材料がチャネル形成領域から弾かれ、チャネル部分への流入を抑制される。
【００１０】
請求項２の発明は、前記チャネル形成領域に表面エネルギーが他の部分より小さくなるようパターニング処理することが、チャネル形成領域に撥水層を設けパターニング処理することであることを特徴とする請求項１記載の薄膜トランジスタの製造方法である。
【００１１】
請求項３の発明は、前記パターニング処理が印刷法により処理されることを特徴とする請求項１または２記載の薄膜トランジスタの製造方法である。
【００１２】
請求項４の発明は、前記印刷法が、フレキソ印刷またはオフセット印刷であることを特徴とする請求項３に記載の薄膜トランジスタの製造方法である。
【００１３】
本発明はこのような構成であるので、撥水層形成材料のインキングが少量、あるいは不要とすることができ、またソース・ドレイン電極形成後に容易に除去できる。
【００１４】
請求項５の発明は、前記ソース・ドレイン電極が、スクリーン印刷により形成されることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタの製造方法である。
【発明の効果】
【００１５】
本発明では、印刷ＴＦＴ製造プロセスにおいて、ソース・ドレイン電極が形成される表面において、チャネルを形成しようとする部分の表面エネルギーがその他の部分より小さくなるようパターニングした後、ソース・ドレイン電極を形成することで、チャネル長がより短いＴＦＴを製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下に本発明を詳しく説明する。図１は本発明の一実施の形態として、プレーナー型ＴＦＴの製造方法を断面で示した部分説明図である。基材１上にゲート電極２およびゲート絶縁膜３を順次形成する。次に、ゲート絶縁膜３表面のチャネルを形成しようとする部分３１に、表面エネルギーを小さくするためにパターニング処理した撥水層４を形成する。続いて湿式プロセスでソース・ドレイン電極５を形成する。続いて、ソース・ドレイン電極５間に半導体層６を形成することでプレーナー型ＴＦＴが製造される。この工程で、撥水層４を設けいてるため、湿式プロセスでソース・ドレイン電極を形成するときに、ソース・ドレイン電極形成材のチャネル部分への流入が抑制される。
【００１７】
基材１は特に限定されるものではないが、各種ガラス基板をはじめ適当な機械的剛性をもつ公知のプラスチックフィルムもしくはシートより耐熱性や可撓性などの観点から適宜選択して用いることができる。具体的には、ソーダライムガラス、石英、シリコンウエハーや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリプロピレン、シクロオレフィンポリマー、ポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート、ポリアリルレートな
どを使用することができる。
【００１８】
ゲート電極２は、例えば導電性インクをスクリーン印刷した後、必要に応じ熱処理することや、銅箔を貼った銅貼り基板のパターニングにより形成できるが、勿論、真空蒸着、スパッタ、ＣＶＤなどの気相法やその他の塗布法などで形成してもよい。導電材料としてはNｉ、Ａｌ、Ｃｕ、Ａｇ、Ａｕなどの金属材料、あるいはNｉ、Ａｌ、Ｃu、Ａｇ、Ａｕ、カーボン等の微粉体、Ａｇ、Ｃｕ、Ａｕ等のナノ粒子、有機Ａｇ化合物等の導電材を含有する各種導電性ペーストないし導電性インク等の公知の材料を用いることができる。
【００１９】
ゲート絶縁膜３は公知の材料を用いて形成することができる。具体的には、ＳｉＯ2、ＢａxＳｒ(1-x)ＴｉＯ3、ＢａＴｉxＺｒ(1-x)Ｏ3等の無機系材料や、ポリエステル／メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどの有機系材料を用いることができる。絶縁層の形成には、例えば、スピンコート、ディップコート、スプレーコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、真空蒸着、ＣＶＤ等の公知の方法が用いられる。
【００２０】
撥水層４は、ゲート絶縁膜３表面においてソース・ドレイン電極５の形成によりチャネルとなる部分３１に設けられ、ソース・ドレイン電極形成材のチャネル部分への流入を抑制する効果を有する。撥水層４の材料としては、例えば、長鎖アルキル基、長鎖フルオロアルキル基、フルオロポリエーテル部位などを有する各種化合物やジメチルシロキサン類などの公知材料を用いることが可能であるが、ゲート絶縁膜３への付着を強固にするために反応性官能基を有するものが好ましい。このような材料としては、アルコキシシランなどの加水分解基、（メタ）アクリル基などの重合性官能基を有するものが挙げられる。これらの撥水材料をパターニング処理して撥水層４を形成する。撥水層４はゲート電極２と半導体層６の間に形成されるため、ＴＦＴの動作電圧を高める悪影響が予想される。よって、撥水層４の膜厚は薄いほうが好ましく単分子層であることがさらに好ましい。撥水層４のパターン形成方法は、チャネル長と同等レベル以上の解像度を有していれば、フォトリソ法や各種印刷法などの公知の手法が可能であるが、プロセスの簡易性の観点から印刷法が好ましい。このような印刷法としてはフレキソ印刷やオフセット印刷が挙げられる。特に、フレキソ印刷においてフレキソ版にシリコーンゴムを用いる場合は、フレキソ版中にシリコーンオイル成分を残存させ表面にブリードアウトさせることもできる。このようにブリードアウトさせたシリコーンオイル成分が撥水層形成材として機能し、フレキソ版への撥水層形成材料のインキングが不要となる場合もある。撥水層４は後述のソース・ドレイン電極５の形成後に除去してもよい。特に撥水材料として単分子層を用いた場合は、UVオゾン洗浄処理等により容易に除去可能であることが多い。
【００２１】
ソース・ドレイン電極５は、ゲート絶縁膜３に形成した撥水層４上にチャネルが位置するように電極形成材を印刷することで形成される。撥水層４の存在により、ソース電極・ドレイン電極部分に印刷された流動性の電極材料はチャネル方向には濡れ広がらず、ソース電極とドレイン電極の短絡を防ぐことができる。印刷方法は、例えば、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット等の公知の方法より適宜選択して用いられる。電極形成材の粘度が高い場合および低い場合の適した印刷方法として、それぞれ、スクリーン印刷、インクジェットが挙げられる。電極形成材は、特に限定されるものではなく、Nｉ、Ａｌ、Ｃu、Ａｇ、Ａｕ、カーボン等の微粉体、Ａｇ、Ｃｕ、Ａｕ等のナノ粒子、有機Ａｇ化合物等の導電材を含有する各種導電性ペーストないし導電性インク等の公知の材料を用いることができる。
【００２２】
半導体層６は、各種公知の材料で形成可能である。例えは、ペンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などの有機系材料、カーボン
ナノチューブやフラーレンなどの炭素化合物材料、セレン化カドミウム粒子などの無機系の材料が挙げられる。半導体層６は、各種公知の方法で形成可能である。例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、真空蒸着などから半導体材料に応じ適宜選択して用いられる。
【００２３】
本発明は、スタガー型ＴＦＴにも同様に適用可能である。基材上のチャネルを形成しようとする部分に撥水層をパターン形成した後、ソース・ドレイン電極を撥水層上にチャネルが位置するように印刷形成し、続いて半導体層およびゲート絶縁膜、ゲート電極が順次形成され、スタガー型ＴＦＴが製造される。
【００２４】
本発明はまた、ゲート絶縁膜としてプラスチックフィルムを用いたＴＦＴにも適用可能である。プラスチックフィルム絶縁膜としては、ＰＥＴやＰＥＮ、ＰＥＳ等のフィルムが用いられ、適当な剛性を有するものであれば、基材を兼ねることもできる。この場合、撥水層はプラスチックフィルム絶縁膜上のチャネルを形成しようとする部分にパターン形成される。
【実施例】
【００２５】
＜実施例１＞
図１に示した方法でプレーナー型ＴＦＴを製造した。
ａ）ゲート電極／ゲート絶縁膜の形成
ガラス基板上にＡｇをマスク蒸着しゲート電極をパターン形成した。続いて、テトラメトキシシランを０．１N塩酸水溶液で加水分解しアルコールで濃度調整した塗布液を、前記ゲート電極形成基板上にスピンコート後熱硬化させ、ゲート絶縁膜を成膜した。
ｂ）撥水層パターンの形成
オクタデシルトリクロロシランのヘキサン溶液を前記ゲート絶縁膜上にフレキソ印刷し撥水層を形成した。撥水層のパターン形状は１００μ×１０μｍの矩形であり、膜厚は単分子層程度である。
ｃ）ソース・ドレイン電極の形成
ソース・ドレイン電極は、前記撥水層パターン上にチャネルが位置するよう、導電ペーストをスクリーン印刷したのち熱処理することで形成した。スクリーン版はステンレスメッシュ６４０線／インチを用いた。また、スクリーン版におけるソース・ドレイン電極のパターンは、それぞれの電極幅が５０μｍ、電極長（チャネルに平行な部分）が１００μｍおよびチャネル長が１０μｍに形成されている。導電ペーストは、市販のＡｇペースト（粘度４００Ｐａｓ）を用いた。このように形成したソース・ドレイン電極を顕微鏡観察したところ、チャネル長がほぼ１０μｍのチャネルが形成されていた。また、電極部分における印刷カスレは認められず印刷適性も良好であった。
ｄ）半導体層の形成
ポリ（３−ヘキシルチオフェン）溶液を、前記ソース・ドレイン電極間にインクジェットで塗布した後乾燥させ半導体層を形成した。
【００２６】
最後に、ソース・ドレイン電極上にボンディングパッドを設け、ボンディングパッドを除く基板表面の前面を保護膜で覆ってＴＦＴを完成させた。このＴＦＴのドレイン電圧Ｖとドレイン電流Ｉの相関（Ｖ−Ｉ特性）のゲート電圧依存性を評価した結果、ＦＥＴ特性が確認された。
＜比較例１＞
実施例１において、撥水層パターンを形成しない点以外は全て実施例１と同様の手順で、プレーナー型ＴＦＴを形成した。このように形成したソース・ドレイン電極を顕微鏡観察したところ、ソース電極とドレイン電極が短絡しておりチャネルは形成されていなかった。印刷時の導電ペーストの流動が原因と考えられる。勿論これはトランジスタとして動作するものではない。
＜比較例２＞
比較例１において、導電ペーストとして高粘度のもの（粘度１０００Ｐａｓ）を用いた点以外は全て比較例１と同様の手順でプレーナー型ＴＦＴを形成した。このように形成したソース・ドレイン電極を顕微鏡観察したところ、チャネルは形成されていたが、電極部分は印刷カスレにより連続したパターンとなっておらず、印刷適性は不良であった。これは比較例１と同様にトランジスタとして動作するものではない。
【図面の簡単な説明】
【００２７】
【図１】本発明のプレーナー型ＴＦＴの製造方法の１例を断面で示す部分説明図である。
【符号の説明】
【００２８】
１・・・基材
２・・・ゲート電極
３・・・ゲート絶縁膜
３１・・チャネル形成部
４・・・撥水層
５・・・ソース・ドレイン電極
６・・・半導体層
【図１】
2006237197.tif 000003