(57)【要約】【課題】発振周波数のばらつきが少なく、容量切り替え電圧の変化が小さいＭＯＳ型可変容量及びそれを用いた電圧制御型発振器を提供する。【解決手段】帰還抵抗１と増幅器２と水晶振動子３で構成された発振回路の負荷容量として、ソース端子とドレイン端子を短絡したＭＯＳトランジスタ５ａ、６ａのソース−ドレイン端子とゲート端子の間に生じる可変静電容量を接続する。そして、ＭＯＳトランジスタ５ａ、６ａのバルク端子を抵抗１９の一方の端子と接続し、抵抗１９の反対側端子に電圧印加し、かつ、ＭＯＳトランジスタ５ａ、６ａのバルク端子を容量２０の一方の端子と接続し、容量２０の反対側端子を接地する。【選択図】図３
2006237463.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタの端子間に生ずる容量要素を利用したＭＯＳ型可変容量において、
バルク端子に一端を接続し、他端を接地した抵抗を備え、
ゲート端子に制御電圧を印加することにより、ソース−ドレイン端子と前記バルク端子の間の静電容量を可変するとともに、前記ソース−ドレイン端子と前記ゲート端子の間の静電容量を可変することを特徴とするＭＯＳ型可変容量。
【請求項２】
ＭＯＳトランジスタの端子間に生ずる容量要素を利用したＭＯＳ型可変容量において、
バルク端子に一端を接続し、他端を接地した容量を備え、
ゲート端子に制御電圧を印加することにより、ソース−ドレイン端子と前記バルク端子の間の静電容量を可変するとともに、前記ソース−ドレイン端子と前記ゲート端子の間の静電容量を可変することを特徴とするＭＯＳ型可変容量。
【請求項３】
ＭＯＳトランジスタの端子間に生ずる容量要素を利用したＭＯＳ型可変容量において、
バルク端子に一端を接続した抵抗と、
前記抵抗の他端に接続した可変電圧源と、
前記バルク端子に一端を接続し、他端を接地した容量とを備え、
ゲート端子に制御電圧を印加することにより、ソース−ドレイン端子と前記バルク端子の間の静電容量を可変するとともに、前記ソース−ドレイン端子と前記ゲート端子の間の静電容量を可変することを特徴とするＭＯＳ型可変容量。
【請求項４】
請求請１乃至３に記載のＭＯＳ型可変容量と、
インバータ及び帰還抵抗から成る増幅器と、
前記ＭＯＳ型可変容量を両端子間に接続した圧電振動子とを備え、
前記ＭＯＳ型可変容量が、第１及び第２のＭＯＳトランジスタから成り、前記第１及び第２のＭＯＳトランジスタのソース−ドレイン端子が短絡されこのソース−ドレイン端子と、前記第１及び第２のＭＯＳトランジスタのゲート端子との間に生じる静電容量で構成されるとともに、
前記第１及び第２のＭＯＳトランジスタのゲート端子に入力される制御信号により発振周波数を制御するようにしたことを特徴とする電圧制御型発振器。
【請求項５】
請求請１乃至３に記載のＭＯＳ型可変容量と、
インバータ及び帰還抵抗から成る増幅器と、
前記ＭＯＳ型可変容量と第１及び第２のＤＣカット容量とから成る可変容量手段を、両端子間に接続した圧電振動子とを備え、
前記ＭＯＳ型可変容量が、ＭＯＳトランジスタから成り、前記ＭＯＳトランジスタのソース−ドレイン端子が短絡されこのソース−ドレイン端子と、前記ＭＯＳトランジスタのゲート端子との間に生じる静電容量で構成されるとともに、
前記ソース−ドレイン端子及びゲート端子のそれぞれに逆の位相の発振電圧が印加され、前記ゲート端子に入力される制御信号により発振周波数を制御するようにしたことを特徴とする電圧制御型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型可変容量に係り、その用途は電圧制御による温度補償型水晶発振器として用いる電圧制御型発振器に関する。
【背景技術】
【０００２】
近年、携帯電話機等の移動体通信機器の急速な発展に伴い、これらの通信機器には、温度補償性能、小型化、使用周波数の高周波化など数々の機能追加が求められてきている。この為、このような通信機器において、通信周波数の基準として用いられている水晶発振器においても通信機器と同様に、温度補償性能、小型化、高周波化等の要求がある。
【０００３】
温度補償水晶発振器は、温度補償機能を具備し、温度変化による周波数の変化を小さくした水晶発振器であり、携帯電話等の基準周波数源として広く使用されている。そして電圧制御型発振器は、発振ループ内の負荷容量として電圧により容量値を変更することができる可変容量素子を設け、この可変容量素子の端子電圧を制御することにより、負荷容量値を変化させて周波数を制御することができるようにした発振器である。温度補償水晶発振器としては、電圧制御型発振器における可変容量の端子電圧を制御して水晶振動子（圧電振動子）の温度特性をキャンセルさせるようにしたものがある。
【０００４】
近年、温度補償水晶発振器は低位相ノイズ化、起動時間短縮化、温度補償の高精度化などに加えて、小型化への取り組みが進められている。水晶発振器の小型化を実現するためには水晶振動子の小型化が必須である。しかし、一般的に水晶振動子を小型化することにより可変容量の変化に対する周波数の変化の割合が小さくなる傾向がある。
【０００５】
そこで、負荷容量として使用される可変容量の制御電圧に対する容量の変化量を大きくする必要がある。例えば、特許文献１、２に示されているように、ソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いることで制御電圧の変化に対して容量値の変化を大きくとることができ、水晶発振器の周波数変化の感度向上を図っている（図５参照）。
【０００６】
例えば、図６にこの電圧制御型発振器の一例を示すように、帰還抵抗１とインバータ２を備えた増幅器と、圧電振動子３と、圧電振動子３の両端子に、可変容量として第１及び第２のＭＯＳトランジスタ５、６を接続したものが提案されている。この可変容量においては、第１及び第２のＭＯＳトランジスタ５、６のソース−ドレイン端子が短絡され、このソース−ドレイン端子と、第１及び第２のＭＯＳトランジスタ５、６のゲート端子間に生じる静電容量を、ゲート端子に接続される電圧源７で制御している。
【特許文献１】特開２００３−３１８４１７号公報
【特許文献２】特開平１１−２２０３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７はＭＯＳ型可変容量の構造を示す図である。Ｐ型半導体基板１１の上に形成した薄いシリコン酸化膜１２とＮ型ポリシリコンのゲート電極１３とから構成され、半導体基板１１に接続したバルク端子１４を接地電位として、ゲート電極１３に接続したゲート端子１５を容量端子と制御端子とに兼ねて用いる２端子型可変素子である。ＭＯＳ構造のフラットバンド電圧は記号「ＶＦＢ」で示し、半導体基板１１の表面に反転層が生じる時の閾値電圧は記号「ＶＴＨ」で示してある。
【０００８】
ゲート電圧ＶｇがＶＦＢより低い場合は、図７（ａ）の模式構造図に示すように、半導体基板１１の表面に正孔１６が引き寄せられた蓄積状態にある。このときＭＯＳ容量は図７（ａ）の等価回路図に示すように、ゲート酸化膜容量Ｃoxのみとなり最大である。
【０００９】
次に、ゲート電圧がＶＦＢより高くなると、図７（ｂ）の模式構造図に示すように、半導体基板１１の表面には空乏層１７が形成されるために、ＭＯＳ容量は図７（ｂ）の等価回路図に示すように、ゲート酸化膜容量Coxと空乏層容量Cdの直列容量となり、ゲート電圧Ｖｇの増加とともに減少する。
【００１０】
そして、ゲート電圧がＶＴＨに達すると、図７（ｃ）の模式構造図に示すように、半導体基板１１の表面には少数キャリアの電子が誘起されて反転層１８が形成され、同時に、それ以上空乏層１７は広がらなくなる。
【００１１】
ＭＯＳ型可変容量ではＭＯＳトランジスタのゲート電圧がソース端子電圧＋閾値電圧となったときに、ゲート酸化膜直下にチャネルが形成され、ゲート端子とチャネルすなわちソース端子間の静電容量が増大する（この電圧を「容量切り替わり電圧」とする。）。このときにソース端子とバルク端子間容量は、チャネル−バルク間容量Cdjと空乏層容量Cdになり、ゲート端子を電圧印加されており交流接地と同じであり、接地された状態と見ることができる。したがって、ソース−接地端子間容量は、ゲート酸化膜容量Cox、チャネル−バルク間容量Cdj及び空乏層容量Cdとなり、このときＭＯＳ容量は最大となる。
【００１２】
上述した従来のＭＯＳ型可変容量の課題として、通常のＣＭＯＳプロセスではＭＯＳトランジスタのチャネルの不純物濃度及びＮ型半導体領域の濃度のばらつきにより、ソース−接地端子間の静電容量が変化してしまうことがある。また、閾値電圧のばらつきにより、容量切り替え電圧の変化も大きくなる。例えば、図６の従来例を用いた電圧制御型発振器では、発振周波数のばらつきが大きい、容量切り替え電圧の変化が大きいものになり、特に容量切り替わり電圧を任意に決定できず、任意のゲート電圧を中心に周波数を制御することができないという問題点があった。
【００１３】
本発明は、上記事情に鑑みて成されたものであり、ＭＯＳ型可変容量を用いた電圧制御型発振器において、通常のＣＭＯＳプロセスでのトランジスタのばらつきにより発振周波数のばらつきを少なくし、容量切り替わり電圧を任意に決定できるＭＯＳ型可変容量を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の第１の特徴は、ＭＯＳトランジスタの端子間に生ずる容量要素を利用したＭＯＳ型可変容量において、バルク端子に一端を接続し、他端を接地した抵抗を備え、ゲート端子に制御電圧を印加することにより、ソース−ドレイン端子とバルク端子の間の静電容量を可変するとともに、ソース−ドレイン端子とゲート端子の間の静電容量を可変するＭＯＳ型可変容量であることである。また、「抵抗」を「バルク端子に一端を接続し、他端を接地した容量」に置き換えることも可能である。
【００１５】
本発明の第１の特徴によれば、ＭＯＳトランジスタのチャネル−バルク間容量Cdj、空乏層Cdと「抵抗」又は「容量」とが直列接続されることになる。したがって、抵抗値Ｒあるいは容量値ＣをＲ、Ｃ＞＞チャネル−バルク間容量Cdj、空乏層Cdとすることで、チャネル−バルク間容量Cdj、空乏層Cdの変動によってソース端子−接地端子間のインピーダンスが受ける影響を少なくすることができる。すなわち、Ｒ、Ｃを大きくすることで、インピーダンスをＲ、Ｃとほぼ等しい値とすることができる。それにより、ＭＯＳトランジスタの製造ばらつきにより、チャネル−バルク間容量Cdj、空乏層Cdの値に変動が生じた場合であっても、インピーダンスが変動することがなくなり、容量変動の少ない可変容量を実現できる。
【００１６】
本発明の第２の特徴は、ＭＯＳトランジスタの端子間に生ずる容量要素を利用したＭＯＳ型可変容量において、バルク端子に一端を接続した抵抗と、その抵抗の他端に接続した可変電圧源と、バルク端子に一端を接続し、他端を接地した容量とを備え、ゲート端子に制御電圧を印加することにより、ソース−ドレイン端子とバルク端子の間の静電容量を可変するとともに、ソース−ドレイン端子とゲート端子の間の静電容量を可変するＭＯＳ型可変容量であることである。
【００１７】
本発明の第２の特徴によれば、本発明の第１の特徴と同様、ソース端子−接地端子間のインピーダンスの変動を抑えることができるとともに、さらに、可変電圧源により、ＭＯＳトランジスタのバルク電位を任意に決定することができ、それにより、任意のゲート電圧を中心に周波数を制御することが可能となる。すなわち、容量切り替わり電圧を任意に設定することが可能となる。
【００１８】
本発明の第３の特徴は、本発明の第１または第２の特徴のＭＯＳ型可変容量と、インバータ及び帰還抵抗から成る増幅器と、ＭＯＳ型可変容量を両端子間に接続した圧電振動子とを備え、ＭＯＳ型可変容量が、第１及び第２のＭＯＳトランジスタから成り、第１及び第２のＭＯＳトランジスタのソース−ドレイン端子が短絡されこのソース−ドレイン端子と、第１及び第２のＭＯＳトランジスタのゲート端子との間に生じる静電容量で構成されるとともに、第１及び第２のＭＯＳトランジスタのゲート端子に入力される制御信号により発振周波数を制御するようにした電圧制御型発振器であることである。
【００１９】
本発明の第３の特徴によれば、発振周波数のばらつきが少なく、容量切り替え電圧の変化の小さい電圧制御型発振器を実現できる。
【００２０】
本発明の第４の特徴は、本発明の第１または第２の特徴のＭＯＳ型可変容量と、インバータ及び帰還抵抗から成る増幅器と、ＭＯＳ型可変容量と第１及び第２のＤＣカット容量とから成る可変容量手段を、両端子間に接続した圧電振動子とを備え、ＭＯＳ型可変容量が、ＭＯＳトランジスタから成り、ＭＯＳトランジスタのソース−ドレイン端子が短絡されこのソース−ドレイン端子と、ＭＯＳトランジスタのゲート端子との間に生じる静電容量で構成されるとともに、ソース−ドレイン端子及びゲート端子のそれぞれに逆の位相の発振電圧が印加され、ゲート端子に入力される制御信号により発振周波数を制御するようにした電圧制御型発振器であることである。
【００２１】
本発明の第４の特徴によれば、素子数を低減し、小型化が可能な電圧制御型発振器を実現することができる。
【発明の効果】
【００２２】
本発明によれば、製造ばらつきによる容量変動を抑えることができるＭＯＳ型可変容量を提供することができる。
【００２３】
また、本発明によれば、発振周波数のばらつきを少なくし、容量切り替わり電圧を任意に決定することができる電圧制御型発振器を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一の部分には同一の符号を付している。
【００２５】
（第１の実施の形態）
本発明の第１の実施の形態は、本発明の電圧制御型発振器に利用されるＭＯＳ型可変容量の構造に係る実施の形態である。
【００２６】
図１は本発明の第１の実施の形態に係るＭＯＳ型可変容量の模式図及びその等価回路図であり、図１（ａ）はＭＯＳトランジスタのバルク端子に抵抗の一端を接続し、その抵抗の他端を接地した第１の構造、図１（ｂ）はＭＯＳトランジスタのバルク端子に容量の一端を接続し、その容量の他端を接地した第２の構造、図１（ｃ）はＭＯＳトランジスタのバルク端子に抵抗及び容量のそれぞれの一端を接続し、その抵抗の他端にバイアスを印加し、かつ、その容量の他端を接地した第３の構造である。
【００２７】
まず、図１（ａ）に示すように、第１のＭＯＳ型可変容量の構造では、チャネル−バルク間容量Cdj及び空乏層Cdと抵抗１９とが直列接続されている。このため、ソース端子−接地端子間のインピーダンスは以下の式で表される。
【００２８】
1/(1/(Cd+Cdj)+R)
この式からわかるように、抵抗１９の抵抗値Ｒを適切な値とすれば、ソース端子−接地端子間のインピーダンスをほぼＲに等しい値にすることができる。従って、チャネル−バルク間容量Cdj及び空乏層Cdのそれぞれの値の影響を少なくすることができる。すなわち、トランジスタのばらつきによるＭＯＳ型可変容量の容量値のばらつきを抑えることができるようになる。
【００２９】
同様に、図１（ｂ）に示す第２の構造では、容量２０の接続により、ソース端子−接地端子間のインピーダンスは、
1/(1/(Cd+Cdj)+1/C)
となる。
【００３０】
この式でも同様に、容量２０の容量値Ｃの設定によって、ソース端子−接地端子間のインピーダンスをほぼＣに等しい値にでき、トランジスタのばらつきによるＭＯＳ型可変容量の容量値のばらつきを抑えることができる。
【００３１】
一方、図１（ｃ）に示す第３の構造では、上記の図１（ａ）の第１の構造及び図１（ｂ）の第２の構造と同様の効果に加えて、抵抗１９の他端に印加するバイアス２１の電位を任意に決定することで、任意のゲート電圧を中心に周波数を制御することが可能である。
【００３２】
図２に、本実施の形態に係るＭＯＳトランジスタの端子間に生じる静電容量のＣ−Ｖ特性を実線で、従来のＭＯＳトランジスタの端子間を使用した特性を破線で、それぞれ示す。この図より、本発明においてはゲート端子とソース−ドレイン端子間の静電容量のばらつきは少なくすることができ、かつ、バルク端子に電圧印加することにより、容量切り替わり電圧を任意に制御でき、発振回路の設計を容易にすることができる。
【００３３】
（第２の実施の形態）
図３は本発明の第２の実施の形態に係る電圧制御型発振器の概略構成を示す回路図である。本実施の形態に係る電圧制御型発振器は、ＭＯＳ型可変容量として、本発明の第１の実施形態のＭＯＳ型可変容量を用いたものであり、ここでは、図１（ｃ）に示した第３の構造を採用する。
【００３４】
図３に示すように、本実施の形態に係る電圧制御型発振器でも、図６に示した従来の電圧制御型発振器と同様、第１及び第２のＭＯＳトランジスタ５ａ、６ａのソース端子とドレイン端子を短絡する。そして、この第１及び第２のＭＯＳトランジスタ５ａ、６ａのソース、ドレイン端子とそれぞれのゲート端子間での静電容量を使用した可変容量素子を用いる。すなわち、この電圧制御型発振器は、帰還回路を構成する帰還抵抗１とインバータ２とからなる増幅器と、水晶振動子３と、負荷容量とから構成された発振回路である。そして、その負荷容量として、上記の可変容量素子を用いる。第１及び第２のトランジスタ５ａ、６ａのバルク端子には、それぞれ、容量、抵抗及びバイアス印加電圧源から成る素子２２が接続される。第１及び第２のＭＯＳトランジスタ５ａ、６ａのそれぞれのソース−ドレイン端子とゲート端子間に生じる静電容量をゲート端子に接続される電圧源７で制御する。
【００３５】
本実施の形態によれば、負荷容量として機能する第１及び第２のＭＯＳトランジスタ５ａ、６ａが、それぞれのバルク端子に抵抗及び容量のそれぞれの一端を接続し、その抵抗の他端にバイアスを印加し、かつ、その容量の他端を接地した構造を有するので、各トランジスタ５ａ、６ａのソース端子−接地端子間のインピーダンスが安定し、トランジスタのばらつきによる負荷容量の容量値のばらつきが抑えられる。
【００３６】
さらに、本実施の形態によれば、各トランジスタ５ａ、６ａのバルク端子にバイアス電圧を印加することで、容量切り替わり電圧を制御することが可能となる。
【００３７】
（第３の実施の形態）
図４は本発明の第３の実施の形態に係る電圧制御型発振器の概略構成を示す回路図である。本実施の形態に係る電圧制御型発振器は、帰還回路を構成する帰還抵抗１とインバータ２とからなる増幅器と、水晶振動子３と、負荷容量とから構成された発振回路である。そして、負荷容量として、第１のＤＣカット容量８と、図３（ｃ）に示した第３の構造を有するＭＯＳトランジスタ６ｂから成る可変容量と、第２のＤＣカット容量９を採用する。
【００３８】
この構成によれば、ＭＯＳトランジスタ６ｂのゲート端子とソース−ドレイン端子との位相は１８０°ずれているため、ミラー効果によりＭＯＳ可変容量の容量値はおよそ２倍の容量値と等価になる。
【００３９】
本発明の第２の実施の形態の構成の電圧制御型発振器より周波数可変範囲は減少するが圧電振動子から見た負荷容量が減少する為に、発振回路の負性抵抗が低下し、電圧制御型発振回路としての起動時間改善が可能となる。
【００４０】
すなわち、本実施の形態では、ＭＯＳトランジスタを可変容量として構成しているので、制御電圧に対して周波数変化を１００ｐｐｍ以上変化させることができ、温度補償及び外部電圧周波数制御を行うのに十分な周波数変化幅を確保することが可能となり、素子数の増大も不要であるために、小型化が可能であり、小型水晶振動子に対応できる。
【産業上の利用可能性】
【００４１】
本発明に係る電圧制御型発振器は、可変容量としてソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いて発振周波数を制御することができることから、電圧制御による温度補償型水晶発振器等として有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施の形態に係るＭＯＳ型可変容量の模式図及びその等価回路図
【図２】本発明の第１の実施の形態を説明するＣ−Ｖ特性を示す図
【図３】本発明の第２の実施の形態に係る電圧制御型発振器の概略構成を示す回路図
【図４】本発明の第３の実施の形態に係る電圧制御型発振器の概略構成を示す回路図
【図５】従来技術を説明するＣ−Ｖ特性を示す図
【図６】従来の電圧制御型発振器の概略構成を示す回路図
【図７】ＭＯＳ型可変容量の模式構造図
【符号の説明】
【００４３】
１  帰還抵抗
２  インバータ
３  水晶振動子
４、１０、１９  抵抗
５、５ａ  第１のＭＯＳ型可変容量
６、６ａ、６ｂ  第２のＭＯＳ型可変容量
７  電圧源
８  第１のＤＣカット容量
９  第２のＤＣカット容量
１１  Ｐ型半導体基板
１２  シリコン酸化膜
１３  ゲート電極
１４  バルク端子
１５  ゲート端子
１６  正孔
１７  空乏層
１８  反転層
２０  容量
２１  バイアス印加電圧源
２２  素子
【図１】
2006237463.tif 000003
【図２】
2006237463.tif 000004
【図３】
2006237463.tif 000005
【図４】
2006237463.tif 000006
【図５】
2006237463.tif 000007
【図６】
2006237463.tif 000008
【図７】
2006237463.tif 000009