(57)【要約】【課題】１フレームを複数のサブフレームに分割し、時間階調法を用いて階調を表現する表示装置において、開口率の高い表示装置を用いつつも高デューティー比を保ち且つ消費電力の増大も抑えた駆動法を提供することを課題とする。【解決手段】複数の行の画素を有する集合毎にサブフレームの出現順序を異ならせ、該複数の行の画素を有する集合の各々の書き込み期間が最下位ビットに相当するサブフレームの保持期間より短くなるようにする。また、ある集合に属する行の画素の書き込みのための走査を行っているときには、他の集合に属する行の画素は全て保持期間となっている。こうすることでデータ線の駆動周波数を低くすることができ、消費電力を低減することができる。【選択図】図１
2006189803.tif 000002
【特許請求の範囲】
【請求項１】
１フレームを複数のサブフレームに分割して階調を表示する表示装置であって、
複数の画素がマトリクスに配置された画素アレイを有し、
前記画素アレイは、複数の集合に分割され、
前記集合毎によって、サブフレームの出現順序が異なることを特徴とする表示装置。
【請求項２】
請求項１において、前記画素に用いられる表示素子はＥＬ素子であることを特徴とする表示装置。
【請求項３】
請求項１又は２に記載の表示装置を表示部に有する電子機器。
【請求項４】
１フレームを複数のサブフレームに分割して階調を表示する表示装置の駆動方法であって、
複数の行の集合毎にサブフレームの出現順序が異なることを特徴とする表示装置の駆動方法。
【請求項５】
１フレームを複数のサブフレームに分割して階調を表示する表示装置の駆動方法であって、
複数の行の集合毎にサブフレームの出現順序が異なり、
前記複数の行の集合への書き込み期間は、最下位ビットに相当するサブフレームの保持期間より短いことを特徴とする表示装置の駆動方法。
【請求項６】
１フレームを複数のサブフレームに分割して階調を表示するｘ列ｙ行の画素アレイを有する表示装置の駆動方法であって、
１行の画素への信号の書き込みに要する時間をＴｗｒｉｔｅ、最下位ビットに相当するサブフレームの保持期間をＴｈｏｌｄとしたとき、
Ｔｗｒｉｔｅ×ｙ／ｊ≦Ｔｈｏｌｄを満たす複数の行の画素からなるｊ個の集合毎にサブフレーム期間の出現順序が異なることを特徴とする表示装置の駆動方法。
【請求項７】
請求項６において、同一の集合に属する画素の行に対しては時間的に連続して信号の書き込みのための走査が行われ、且つ他の集合に属する画素の行は全て保持期間であることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型表示装置、及びその駆動方法に関する。また、その表示装置を表示部に有する電子機器に関する。
【背景技術】
【０００２】
表示素子を用いて多階調表示を行なうには、階調をなんらかの物理的な値によって表現し、それをもって前記素子を適切に制御する必要がある。例えば液晶素子であればアナログ電圧を印加することで、有機ＥＬ素子ではアナログ電流を流すことで、階調を表現することが行なわれている。しかしながらアナログ値を利用する方法は自ずとその表示精度に限界がある。特に近年その開発が活発な有機ＥＬ素子を用いたアクティブマトリクス型表示装置においては、ＴＦＴを用いて前記ＥＬ素子に流すアナログ電流値を制御しているため、ＴＦＴ特性のばらつきが直接表示特性に影響する。
【０００３】
これに対し、階調を表現する物理的な値として時間を利用し、パルス幅変調を用いて階調を表現する方法が提案されている。すなわち、電気光学素子の発光時間をもって階調を表現する方法である。この方法では、電気光学素子は発光か非発光かの二つの状態しかとらないので、アナログ電圧やアナログ電流をもって制御する時のような表示精度の問題を本質的に持たない。また発光時間についても、あらかじめ定めた単位時間の整数倍という離散値をもって階調表現すれば、電気光学素子をアナログ値の介在なしに駆動することが可能となる。
【０００４】
前記方法を実現する時、典型的には、階調データをバイナリコードで表現し、各桁に対してその重み付けに比例した長さの保持期間を設定した上で、書き込み期間と保持期間からなるサブフレームを各桁に形成する。そして、各サブフレームを順次表示することで１フレームを形成し、１フレーム期間における発光時間の積分値をもって階調を表現する。この方法では２ｎ階調を表現するのにデータの書き込み回数がｎ回で済むため、効率がよい（以後、この方法をデジタル時間階調法と呼ぶ）。
【０００５】
一方、アクティブマトリクス型の表示装置においては、一画面を形成する全画素を複数の集合に分割し、集合内の画素間では並列に、集合間では時分割にデータを書き込むことが行なわれている。従来は行毎に共通の走査線を設け、更に列毎に共通のデータ線を設けて、同一行に属する画素に対して並列に書き込むという動作を行間で時分割に行う、線順次駆動を採用している。
【非特許文献１】Ｋ．  Ｉｎｕｋａｉ  ｅｔ  ａｌ．，  ”４．０−ｉｎ．  ＴＦＴ−ＯＬＥＤ  Ｄｉｓｐｌａｙｓ  ａｎｄ  ａ  Ｎｏｖｅｌ  Ｄｉｇｉｔａｌ  Ｄｒｉｖｉｎｇ  Ｍｅｔｈｏｄ’’，  ＳＩＤ  Ｄｉｇ．  Ｔｅｃｈ．  Ｐａｐｅｒｓ，  ｐｐ．９２４−９２７，  Ｍａｙ  ２０００
【特許文献１】特開２００２−３２０５７号公報
【特許文献２】特開２００２−１７５０４７号公報
【特許文献３】特許第２８５３９９８号公報
【特許文献４】ＰＣＴ  ＷＯ  ０１／５２２２９パンフレット
【特許文献５】特開２００３−２０８１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、アクティブマトリクス型表示装置にて線順次駆動とデジタル時間階調法を実行する際に、一つの課題が生じる。すなわち、デジタル時間階調法と線順次駆動の両者とも時間軸を用いて時分割にデータの書き込みを行なうため、それぞれに定められた書き込みの順序を矛盾なく実行するのが困難な場合がある。より具体的には、重み付けの小さい下位の桁に相当するサブフレームの保持期間（すなわち、最も長さの短いサブフレーム）に対して、全行の書き込みに要する時間の方が長い場合、同時に複数の行を走査する必要性が生じる。
【０００７】
解決策の一つとして、通常の走査、書き込み機構とは別にリセット用の機構を新たに設け、保持期間の短いサブフレームの後に非発光の期間をつくり、当該サブフレームの書き込み動作が完了するのを待って次のサブフレームを開始する方法が提案されている（非特許文献１参照）。しかしながらこの方法の欠点の一つとして、画素内に新たな回路が必要となり、開口率の低下を招いてしまうということが挙げられる。また、画素内に新たな回路を付加することなく前記リセット動作を実現する方法も、特許文献１や特許文献２にて提案されているが、いずれにしても非発光期間を設けることによって、フレーム時間に対する発光時間の比（デューティー比）が低下してしまう問題が残る。
【０００８】
これらに対し、前記リセット動作を行なわずに、デューティー比を高く保つ方法も特許文献３や特許文献４で提案されている。これは、一行の書き込みに要する時間を複数のサブ期間に分割し、サブ期間毎に別の行に対する書き込みを実行することで、擬似的に複数行の同時走査を実現するというものである。しかしながら、この方法では、データ線の駆動周波数が上がるため、消費電力が増大するという問題がある。また、特許文献５にて指摘されているように、各桁の保持期間の比をその重み付けの比と厳密に一致させることができないという問題点もある。
【０００９】
本発明は以上で述べた問題点を鑑みたものであり、開口率の高い表示装置を用いつつも高デューティー比を保ちかつ消費電力の増大も抑えた駆動法を提供することが目的である。
【課題を解決するための手段】
【００１０】
前記問題点は、最下位ビット（ＬＳＢ：Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に相当するサブフレームの保持期間に対して、全行の書き込みに要する時間が長い場合があることに起因している。そこで本発明では、画素アレイを行単位で複数の集合に分割し、書き込み動作の際は全行に渡って走査するのでなく、ある一つの集合に対してのみ走査することで、各集合の書き込みに要する時間をＬＳＢに相当するサブフレームの保持期間より短くなるようにし、更に集合間でサブフレームの出現順序を変えることで、同時に複数の行を走査しなければならない状況を回避する。すなわち、本発明の内容をより詳細に述べると、ｘ列ｙ行の画素アレイを持つアクティブマトリクス型表示装置において、１フレームが複数のサブフレームから形成され、サブフレームは、データの書き込み期間と、書き込まれたデータに応じて発光もしくは非発光の状態を維持する保持期間、から形成される駆動法であり、更に、一行の画素への書き込みに要する時間をＴｗｒｉｔｅ、保持期間で最短のものをＴｈｏｌｄとしたとき、全部でｙ行ある画素アレイは、Ｔｗｒｉｔｅ×ｙ／ｊ≦Ｔｈｏｌｄを満たすｊ個の集合のいずれかに行単位で属し、集合毎にサブフレームの出現順序が異なり、同一集合に属する行に対しては時間的に連続して走査が行なわれ、かつある集合に属する行に対して走査が行なわれている期間は残りの集合に属する行が全て保持期間であることを特徴とする駆動法である。
【００１１】
つまり、本発明の表示装置は、１フレームを複数のサブフレームに分割して階調を表示する表示装置であって、画素がマトリクスに配置された画素アレイを有し、前記画素アレイは、サブフレームの出現順序が同じ画素の複数の行で構成される集合を複数有し、前記集合毎によって、サブフレームの出現順序が異なっている。
【００１２】
本発明の表示装置の駆動方法は、１フレームを複数のサブフレームに分割して階調を表示する表示装置の駆動方法であって、複数の行の集合毎にサブフレームの出現順序が異なっている。
【００１３】
本発明の表示装置の他の駆動方法は、１フレームを複数のサブフレームに分割して階調を表示する表示装置の駆動方法であって、複数の行の集合毎にサブフレームの出現順序が異なり、前記複数の行の集合の各々への書き込み期間は、最下位ビットに相当するサブフレームの保持期間より短くなっている。
【００１４】
本発明の表示装置の駆動方法は、１フレームを複数のサブフレームに分割して階調を表示するｘ列ｙ行の画素アレイを有する表示装置の駆動方法であって、１行の画素への信号の書き込みに要する時間をＴｗｒｉｔｅ、最下位ビットに相当するサブフレームの保持期間をＴｈｏｌｄとしたとき、Ｔｗｒｉｔｅ×ｙ／ｊ≦Ｔｈｏｌｄを満たす複数の行の集合からなるｊ個の集合毎にサブフレームの出現順序が異なっている。
【００１５】
本発明の表示装置の駆動方法は、上記構成において、同一の集合に属する画素の行に対しては時間的に連続して信号の書き込みのための走査が行われ、且つ他の集合に属する画素の行は全て保持期間となっている。
【発明の効果】
【００１６】
本発明によれば、アクティブマトリクス型表示装置においてデジタル時間階調方法を実行する際に、リセット動作を必要としないため、高開口率、高デューティー比共に維持することができ、またデータ線の駆動周波数も低く抑えられるため、従来の技術を用いた場合と較べて消費電力を抑えることが可能となる。
【発明を実施するための最良の形態】
【００１７】
ｘ列ｙ行の画素アレイを持つアクティブマトリクス型表示装置において、２ｎ階調の表示を行なう場合について説明する。
【００１８】
本実施の形態では、全部でｙ行ある画素アレイは、Ｔｗｒｉｔｅ×ｙ／ｊ≦Ｔｈｏｌｄを満たすｊ個の集合のいずれかに行単位で属している。
【００１９】
ただし、ｊ＝２ｉ（ｉは１≦ｉ≦（ｎ−１）／２を満たす自然数）とする。
【００２０】
なお、以下では、各集合に含まれる行数はｙ／ｊで等しいとするが、各集合に含まれる行数が不均等の場合でも、行数の最大値ｋがＴｗｒｉｔｅ×ｋ≦Ｔｈｏｌｄを満たせば同様の議論が成り立つ。
【００２１】
階調データはバイナリコードで表現され、各桁に対してその重み付けに比例した長さの保持期間を設定した上で、書き込み期間と保持期間からなるサブフレームを各桁に形成し、各サブフレームＳＦｐ（添字ｐは対応する桁を表し、１≦ｐ≦ｎで、ＬＳＢを１、ＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ（最上位ビット））をｎとする）を順次表示することで１フレームを形成する。
【００２２】
ここで、集合毎にサブフレームの出現順序の異なることが本発明の特徴である。以下では、サブフレームの出現順序を決める手順について説明する。
【００２３】
まず、全部でｊ個ある集合Ｇｑ（添字ｑは集合を識別するための情報で、１≦ｑ≦ｊ）を、ｑが小さい順に序列化する。そして序列の前半に属する集合（Ｇ１，  Ｇ２，・・・，  Ｇ（ｊ／２））はＳＦｎをｎ番目に設定し、序列の後半に属する集合（Ｇ（（ｊ／２）＋１），  Ｇ（（ｊ／２）＋２），・・・，  Ｇｊ）はＳＦｎを１番目に設定する。
【００２４】
次に、前記序列の前半に属する集合（Ｇ１，  Ｇ２，・・・，  Ｇ（ｊ／２））を、更に前半と後半に２分割し、前者の集合（Ｇ１，  Ｇ２，・・・，  Ｇ（ｊ／４））はＳＦ（ｎ−１）をｎ−１番目に、後者の集合（Ｇ（（ｊ／４）＋１），  Ｇ（（ｊ／４）＋２），・・・，Ｇ（ｊ／２））はＳＦ（ｎ−１）を１番目に設定する。  同様に、前記序列の後半に属する集合（Ｇ（（ｊ／２）＋１），  Ｇ（（ｊ／２）＋２），・・・，  Ｇｊ）に対しても更に前半と後半に２分割し、前者の集合（Ｇ（（ｊ／２）＋１），  Ｇ（（ｊ／２）＋２），・・・，  Ｇ（３ｊ／４））はＳＦ（ｎ−１）をｎ番目に、後者の集合（Ｇ（（３ｊ／４）＋１），  Ｇ（（３ｊ／４）＋２），・・・，Ｇｊ）はＳＦ（ｎ−１）を２番目に設定する。
【００２５】
以後、同様の手順をｉ回繰り返す。ｉ回目のステップでは全集合（Ｇ１，  Ｇ２，・・・，  Ｇｊ）を２ｉ＝ｊ個に分割し、個々の集合Ｇｑを対象としてサブフレームの順番を設定することになる。
【００２６】
この時、ｉ回のステップでｉ桁分のサブフレームの順番が決定しているので、各集合において順番の決まってないサブフレームがｎ−ｉ個あるが、集合につけられた識別子ｑが奇数であればＳＦ（ｎ−ｉ），ＳＦ（ｎ−ｉ−１），・・・，ＳＦ１と並べ、ｑが偶数であればＳＦ１，  ＳＦ２，・・・，  ＳＦ（ｎ−ｉ）と並べる。
【００２７】
このようにして決定されたサブフレームの出現順序をもつ集合Ｇ１，Ｇ２，・・・，  Ｇｊから成る画素アレイを用いて、階調表示を行なう。
【００２８】
例として、行数ｙ、階調数２ｎ＝３２、集合数ｊ＝４における１フレーム分のタイミングチャートを図１に示す。横軸が時間、縦軸が走査対象行を示しており、斜めに描かれた実線１０１が走査対象行に対する書き込み動作のタイミングを表している。なおここでは簡単に図示するため、１つの集合、すなわち（ｙ／４）行の走査にかかる時間Ｔｗｒｉｔｅ×（ｙ／４）と、ＳＦ１での最短の保持期間Ｔｈｏｌｄを等しいものとした。
【００２９】
横方向に伸びる全部で５本の点線１０２のうち２本は、一番上を１行目として、一番下がｙ行目を示し、途中の行は省略している。残りの３本の点線は集合間の境界を示しており、ｙ行すべてが４つの集合Ｇ１，Ｇ２，Ｇ３，Ｇ４に分割され、集合毎にサブフレームの出現順序が異なることを表している。なお、図１の縦軸は画素アレイ内での物理的な位置と一致している必要はない。いいかえると、同一集合に属す行が画素アレイ内で物理的に連続した位置にある必要はない。重要なのは、同一集合に属す行に対しては時間的に連続して走査が行なわれるということと、フレームの開始時点では序列化された集合がその順序に従って走査されるという点である。
【００３０】
縦方向に伸びる多数の点線１０３を参照すれば容易に理解できるように、任意の時刻において、走査対象となっている行の数は１以下である。従って、本発明によって、同時に複数の行を走査しなければいけない状況を回避することができる。
【００３１】
以上、本実施の形態では、全部でｙ行ある画素アレイの分割数をｊ＝２ｉに限定しているが、これはｉ≦（ｎ−１）／２さえ満たせばいかなる場合にも適用できる好ましい形態である。但し、本発明はｊ＝２ｉに限定されず、前記分割数を任意の整数に設定することも可能であるし、また分割後の各集合におけるサブフレームの出現順序についても多くの異なる態様で実施することが可能であることは、当業者であれば容易に理解される。従って、本発明は、本実施の形態の記載内容に限定して解釈されるものではない。
【実施例１】
【００３２】
本実施例において、本発明のアクティブマトリクス型表示装置の構成例及びその表示装置を表示部に有する電子機器の例について示す。
【００３３】
図２に画素の構成例を示す。画素はスイッチング用トランジスタ２０１、容量素子２０２、駆動トランジスタ２０３、表示素子２０４、データ線２０５、電源線２０６、走査線２０７を有する。
【００３４】
スイッチング用トランジスタ２０１は、ゲート端子が走査線２０７に接続され、第１端子（ソース端子又はドレイン端子）がデータ線２０５に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ２０３のゲート端子と、容量素子２０２を介して電源線２０６と接続されている。また、駆動トランジスタ２０３は、第１端子（ソース端子又はドレイン端子）が電源線２０６と接続され、第２端子（ソース端子又はドレイン端子）が表示素子２０４の陽極と接続されている。なお、表示素子２０４の陰極は低電源電位Ｖｓｓの設定された配線２０８と接続されている。なお、Ｖｓｓとは、発光期間に表示素子２０４に電流を供給するため電源線２０６に設定する電源電位Ｖｄｄを基準として、Ｖｄｄ＞Ｖｓｓを満たす電位である。
【００３５】
次に画素の動作について説明する。
【００３６】
走査線２０７が選択され、スイッチング用トランジスタ２０１がオンし、データ線２０５から信号を容量素子２０２に入力する。すると、その信号に応じて駆動トランジスタ２０３のオンオフが制御される。駆動トランジスタ２０３がオンのときには、電源線２０６から駆動トランジスタ２０３及び表示素子２０４を通って配線２０８に電流が流れる。そして、駆動トランジスタ２０３がオフのときには駆動トランジスタ２０３に電流は流れない。つまり表示素子２０４に電流は流れない。よって、データ線２０５からの信号により表示素子２０４を発光又は非発光にすることができる。保持期間において容量素子２０２がデータ線２０５からの信号を保持することにより、この状態を保持することができる。
【００３７】
次に、表示装置の構成について説明する。
【００３８】
表示装置は、図３に示すように、画素アレイ３０１、走査線駆動回路（Ｇａｔｅ  Ｄｒｉｖｅｒ）３０２、データ線駆動回路３１０を有している。走査線駆動回路３０２は、アドレスデコードの機能を有しており、画素アレイ３０１に選択信号を出力する。走査線駆動回路３０２は、デコーダの代わりにシフトレジスタとセレクタで構成することも可能である。
【００３９】
このほかにも、走査線駆動回路３０２は、バッファ回路や、レベルシフタ回路やパルス幅制御回路などが配置されている場合も多い。データ線駆動回路３１０は、画素アレイ３０１にビデオ信号を順次出力する。シフトレジスタ（Ｓｈｉｆｔ  Ｒｅｓｉｓｔｅｒ）３０３では、第１ラッチ回路（ＬＡＴ１）３０４を順次選択していくようなパルスを出力する。画素アレイ３０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。データ線駆動回路３１０から画素アレイ３０１へ入力するビデオ信号は、電圧である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、データ線駆動回路３１０から入力されるビデオ信号（電圧）によって、状態を変化させる。画素アレイ３０１の画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子や液晶やＤＭＤ（デジタル・マイクロミラー・デバイス）などがあげられる。画素に用いる表示素子としてＥＬ素子を用いる場合には、図２で示した画素を画素アレイ３０１にマトリクスに配置することができる。
【００４０】
なお、走査線駆動回路３０２やデータ線駆動回路３１０は、複数配置されていてもよい。
【００４１】
データ線駆動回路３１０は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ３０３、第１ラッチ回路（ＬＡＴ１）３０４、第２ラッチ回路（ＬＡＴ２）３０５、増幅回路３０６に分けられる。増幅回路３０６には、デジタル信号をアナログに変換する機能も有していたり、ガンマ補正を行う機能も有していてもよい。
【００４２】
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有していることもある。
【００４３】
そこで、データ線駆動回路３１０の動作を簡単に説明する。シフトレジスタ３０３は、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【００４４】
シフトレジスタ３０３より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）３０４に入力される。第１ラッチ回路（ＬＡＴ１）３０４には、ビデオデータ線３０８より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
【００４５】
第１ラッチ回路（ＬＡＴ１）３０４において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線３０９よりラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）３０４に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）３０５に転送される。その後、第２ラッチ回路（ＬＡＴ２）３０５に保持されたビデオ信号は、１行分が同時に、増幅回路３０６へと入力される。そして、増幅回路３０６から出力される信号は、画素アレイ３０１へ入力される。
【００４６】
第２ラッチ回路（ＬＡＴ２）３０５に保持されたビデオ信号が増幅回路３０６に入力され、そして、画素アレイ３０１に入力されている間、シフトレジスタ３０３においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
【００４７】
なお、データ線駆動回路やその一部（電流源回路や増幅回路など）は、画素アレイ３０１と同一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。
【００４８】
また、本発明の表示装置の画素アレイ３０１は、複数の行の集合３１１ａ、３１１ｂ、３１１ｃ、３１１ｄからなる。
【００４９】
これらの画素アレイ３１１ａ、３１１ｂ、３１１ｃ、３１１ｄはそれぞれ異なった順序でサブフレームが出現する。詳しくは実施の形態１で示したようにサブフレームの順番を設定することができる。
【００５０】
本実施例で示した表示装置は高精細表示としても、フレーム周波数を低く抑えられるため消費電力を低減することができる。また、高開口率、高デューティー比を維持することが可能であるため、瞬間輝度が低くても十分な光度を得られる。よって、表示素子の信頼性も優れている。
【００５１】
また、本発明の表示装置を表示部に有する電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図４に示す。  
【００５２】
図４（Ａ）は発光装置であり、筐体４００１、支持台４００２、表示部４００３、スピーカ部４００４、ビデオ入力端子４００５等を含む。本発明は表示部４００３を構成する表示装置に用いることができる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ａ）に示す発光装置が完成される。なお、発光装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００５３】
図４（Ｂ）はデジタルカメラであり、本体４１０１、表示部４１０２、受像部４１０３、操作キー４１０４、外部接続ポート４１０５、シャッター４１０６等を含む。本発明は、表示部４１０２を構成する表示装置に用いることができる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ｂ）に示すデジタルカメラが完成される。
【００５４】
図４（Ｃ）はコンピュータであり、本体４２０１、筐体４２０２、表示部４２０３、キーボード４２０４、外部接続ポート４２０５、ポインティングマウス４２０６等を含む。本発明は、表示部４２０３を構成する表示装置に用いることができる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ｃ）に示すコンピュータが完成される。
【００５５】
図４（Ｄ）はモバイルコンピュータであり、本体４３０１、表示部４３０２、スイッチ４３０３、操作キー４３０４、赤外線ポート４３０５等を含む。本発明は、表示部４３０２を構成する表示装置に用いることができる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ｄ）に示すモバイルコンピュータが完成される。
【００５６】
図４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体４４０１、筐体４４０２、表示部Ａ４４０３、表示部Ｂ４４０４、記録媒体（ＤＶＤ等）読み込み部４４０５、操作キー４４０６、スピーカ部４４０７等を含む。表示部Ａ４４０３は主として画像情報を表示し、表示部Ｂ４４０４は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ４４０３、４４０４を構成する表示装置に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ｅ）に示すＤＶＤ再生装置が完成される。
【００５７】
図４（Ｆ）はゴーグル型ディスプレイであり、本体４５０１、表示部４５０２、アーム部４５０３を含む。本発明は、表示部４５０２を構成する表示装置に用いることができる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ｆ）に示すゴーグル型ディスプレイが完成される。
【００５８】
図４（Ｇ）はビデオカメラであり、本体４６０１、表示部４６０２、筐体４６０３、外部接続ポート４６０４、リモコン受信部４６０５、受像部４６０６、バッテリー４６０７、音声入力部４６０８、操作キー４６０９、接眼部４６１０等を含む。本発明は、表示部４６０２を構成する表示装置に用いることができる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ｇ）に示すビデオカメラが完成される。
【００５９】
図４（Ｈ）は携帯電話であり、本体４７０１、筐体４７０２、表示部４７０３、音声入力部４７０４、音声出力部４７０５、操作キー４７０６、外部接続ポート４７０７、アンテナ４７０８等を含む。本発明は、表示部４７０３を構成する表示装置に用いることができる。また、本発明により、低消費電力で高精細な表示が可能となり、図４（Ｈ）に示す携帯電話が完成される。
【００６０】
なお、表示素子に発光素子を用いた場合、将来的に発光材料の発光輝度が高くなれば、  
出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【００６１】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。表示素子に発光素子を用いた場合、発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【００６２】
また、表示素子に発光素子を用いた場合、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【００６３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【実施例２】
【００６４】
実施例１で説明した表示装置の一構成例について図面を参照して説明する。
【００６５】
図５で示す画素４１０は、二つのトランジスタを備えた画素の構成を示している。画素４１０はデータ線Ｄｘ（ｘは自然数、１≦ｘ≦ｍ）と、走査線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）が絶縁層を介して交差して設けられている。画素４１０は、ＥＬ素子４０５、容量素子４０７、スイッチング用トランジスタ４０６及び駆動用トランジスタ４０４を有している。スイッチング用トランジスタ４０６は、ビデオ信号の入力を制御し、駆動用トランジスタ４０４はＥＬ素子４０５の発光と非発光を制御する。これらのトランジスタは電界効果トランジスタであり、例えば、薄膜トランジスタを利用することができる。
【００６６】
スイッチング用トランジスタ４０６のゲートは走査線Ｇｙに接続し、ソース電極及びドレインの一方はデータ線Ｄｘに接続し、他方は駆動用トランジスタ４０４のゲートに接続する。駆動用トランジスタ４０４のソース及びドレインの一方は電源線Ｖｘ（ｘは自然数、１≦ｘ≦ｍ）を介して第２電源線４２１に接続し、他方はＥＬ素子４０５に接続する。ＥＬ素子４０５において、第１電源線４２０に接続しない他方の端子は駆動用トランジスタ４０４を介して第２電源線４２１に接続する。
【００６７】
容量素子４０７は駆動用トランジスタ４０４のゲートとソース又はドレインの間に設けられる。スイッチング用トランジスタ４０６と駆動用トランジスタ４０４は、ｎチャネル型又はｐチャネル型を選択することができる。図５で示す画素４１０は、スイッチング用トランジスタ４０６をｎチャネル型、駆動用トランジスタ４０４をｐチャネル型とした場合を示している。第１電源線４２０の電位と第２電源線４２１の電位も特に制約されない。ＥＬ素子４０５に順方向電圧又は逆方向電圧が印加されるように、互いに異なる電位に設定する。
【００６８】
このような画素４１０のＥＬ素子４０５の発光色を異ならせることによりカラー表示を行うことができる。発光色は、赤、緑、青による三色の組み合わせの他に、エメラルドグリーンを加えた四色としても良い。また、朱色を加えても良い。このように、発光色を増やすことにより、色再現性を向上させることができる。また、白色発光するＥＬ素子を含む画素を組み合わせても良い。それにより、画質を向上させることができる。
【００６９】
このような画素４１０の平面図を図６に示す。スイッチング用トランジスタ４０６、駆動用トランジスタ４０４及び容量素子４０７が配置されている。第１電極４６１は、ＥＬ素子４０５の一方の電極であり、この上に発光層を積層することにより駆動用トランジスタ４０４に接続するＥＬ素子４０５を形成する。開口率を大きくするために、容量素子４０７は電源線Ｖｘと重畳して設けられている。
【００７０】
また、図６に示すＡ−Ｂ−Ｃの切断線に対応する断面構造を図７に示す。ガラスや石英などの絶縁表面を有する基板４５０上にスイッチング用トランジスタ４０６、駆動用トランジスタ４０４、ＥＬ素子４０５、容量素子４０７が設けられている。スイッチング用トランジスタ４０６はオフ電流を低減するためにマルチゲートとすることが好ましい。スイッチング用トランジスタ４０６と駆動用トランジスタ４０４のチャネル部を形成する半導体は、さまざまなものが適用できる。例えば、シリコンを主成分とする非晶質半導体、セミアモルファス半導体（微結晶半導体ともいう）又は多結晶半導体を用いることができる。その他に、有機半導体を用いることもできる。セミアモルファス半導体は、シランガス（ＳｉＨ４）とフッ素ガス（Ｆ２）を用いて形成するか、シランガスと水素ガスを用いて形成する。また、スパッタリング法などの物理的成膜法又は気相成長法など化学的成膜法で形成した非晶質半導体を、レーザビームなど電磁エネルギーの照射により結晶化させた多結晶半導体を用いることができる。スイッチング用トランジスタ４０６及び駆動用トランジスタ４０４のゲートは、基板側から順に窒化タングステン（ＷＮ）、タングステン（Ｗ）の積層構造や、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）の積層構造、窒化モリブデン（ＭｏＮ）、モリブデン（Ｍｏ）の積層構造を採用するとよい。
【００７１】
スイッチング用トランジスタ４０６と駆動用トランジスタ４０４のソース又はドレインに接続する配線４５４、４５５、４５６、４５７は、導電性材料により単層又は積層で形成する。例えば、上から順にチタン（Ｔｉ）、アルミニウムシリコン（Ａｌ−Ｓｉ）、Ｔｉの積層構造や、Ｍｏ、Ａｌ−Ｓｉ、Ｍｏの積層構造、ＭｏＮ、Ａｌ−Ｓｉ、ＭｏＮの積層構造である。これらの配線４５４、４５５、４５６、４５７は第１絶縁層４０３上に形成される。
【００７２】
ＥＬ素子４０５は、画素電極に相当する第１電極４６１、発光層４６２、対向電極に相当する第２電極４６３の積層構造を有している。第１電極４６１の端部は隔壁層４６０で囲まれている。発光層４６２と第２電極４６３は、隔壁層４６０の開口部で第１電極４６１と重畳するように積層されている。この重畳する部位がＥＬ素子４０５となる。第１電極４６１、第２電極４６３の両者が透光性を有する場合、ＥＬ素子４０５は、第１電極４６１に向かう方向と、第２電極４６３に向かう方向に光を発する。つまりＥＬ素子４０５は双方向に光を放射する構成となる。また、第１電極４６１と第２電極４６３の一方が透光性を有し、他方が遮光性を有する場合、ＥＬ素子４０５は第１電極４６１に向かう方向か、第２電極４６３に向かう方向に光を発する。つまりＥＬ素子４０５は上面又は下面から光を発する。
【００７３】
図７は、ＥＬ素子４０５が下面から光を発する場合の断面構造を例示している。容量素子４０７は、駆動用トランジスタ４０４のゲートとソースの間に配置され、そのゲート及びソース間電圧を保持する。容量素子４０７は、スイッチング用トランジスタ４０６と駆動用トランジスタ４０４を形成する半導体層と同じ層に設けられた半導体層４５１と、スイッチング用トランジスタ４０６と駆動用トランジスタ４０４のゲートと同じ層に設けられた導電層４０２ａ、４０２ｂ（以下総称して導電層４０２と表記）と、その間の絶縁層により容量を形成する。
【００７４】
また、容量素子４０７は、スイッチング用トランジスタ４０６と駆動用トランジスタ４０４のゲートと同じ層に設けられた導電層４０２と、スイッチング用トランジスタ４０６と駆動用トランジスタ４０４のソース及びドレインに接続する配線４５４、４５５、４５６、４５７と同じ層に設けられた配線４５８と、その間の絶縁層により容量を形成する。これにより、容量素子４０７は駆動用トランジスタ４０４のゲートとソース間電圧を保持するのに十分な容量を得ることができる。また、容量素子４０７は、電源線を構成する導電層に重畳させて形成することで、容量素子４０７の配置による開口率の減少を抑えている。
【００７５】
スイッチング用トランジスタ４０６と駆動用トランジスタ４０４のソース又はドレインに接続する配線４５４、４５５、４５６、４５７、４５８の厚さは、５００〜２０００ｎｍ、好ましくは５００〜１３００ｎｍである。配線４５４、４５５、４５６、４５７、４５８は、データ線Ｄｘや電源線Ｖｘを構成しているため、上記特徴のように、配線４５４、４５５、４５６、４５７、４５８の膜厚を厚くすることで、電圧降下による影響を抑制することができる。
【００７６】
第１絶縁層４０３と第２絶縁層４５９は、酸化珪素や窒化珪素等の無機材料、ポリイミド、アクリル等の有機材料等を用いて形成する。第１絶縁層４０３と第２絶縁層４５９を同じ材料で形成してもよいし、互いに異なる材料で形成してもよい。有機材料としては、シロキサン系樹脂を用いればよい。シロキサンはシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を有する。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００７７】
このような画素アレイの構成は、実施例１における図３で示す画素アレイ３０１に適用することができる。
【実施例３】
【００７８】
本発明の表示装置の一形態である、画素アレイ４１１と、走査線駆動回路４０８と、データ線駆動回路４０９とを搭載したパネルについて説明する。基板４５０上には、ＥＬ素子４０５を含む画素を複数有する画素アレイ４１１、走査線駆動回路４０８、データ線駆動回路４０９及び接続フィルム４６７が設けられる（図８（Ａ）参照）。接続フィルム４６７は外部回路と接続する。
【００７９】
図８（Ｂ）は、図８（Ａ）のパネルのＡ−Ｂにおける断面図を示し、画素アレイ４１１に設けられた駆動用トランジスタ４０４とＥＬ素子４０５と容量素子４０７と、データ線駆動回路４０９に設けられたトランジスタを示す。画素アレイ４１１と走査線駆動回路４０８、データ線駆動回路４０９の周囲にはシール材４６４が設けられ、ＥＬ素子４０５は、シール材４６４と対向基板４６６により封止される。この封止処理は、ＥＬ素子４０５を水分から保護するための処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。基板４５０上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体（ポリシリコン）により形成することが好適であり、そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有するパネルは、接続する外部ＩＣの個数が減少するため、小型、軽量、薄型が実現される。
【００８０】
なお上記の図８に示す構成では、ＥＬ素子４０５の第１電極４６１は透光性を有し第２電極４６３は遮光性を有する。従って、ＥＬ素子４０５は基板４５０側に光を放射する。図９（Ａ）で示すように、上記とは異なる構成として、ＥＬ素子４０５の第１電極４６１は遮光性を有し第２電極４６３は透光性を有する構成とすることもできる。この場合、ＥＬ素子４０５は上面から光を発する。また、図９（Ｂ）に示すように、上記とは異なる構成として、ＥＬ素子４０５の第１電極４６１と第２電極４６３の両者を透光性電極として、両面から光を放射する構成とすることも出来る。
【００８１】
なお、画素アレイ４１１は絶縁表面上に形成された非晶質半導体（アモルファスシリコン）をチャネル部としたトランジスタにより構成し、走査線駆動回路４０８及びデータ線駆動回路４０９はドライバＩＣにより構成してもよい。ドライバＩＣは、ＣＯＧ方式により基板４５０上に実装する、又は基板４５０に接続する接続フィルム４６７に実装してもよい。非晶質半導体は、ＣＶＤ法を用いることで、大面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。
【００８２】
このような画素アレイの構成は、実施例１における図３で示す画素アレイ３０１に適用することができる。
【実施例４】
【００８３】
図１０（Ａ）は、パネル１とプリント配線基板２を組み合わせたモジュールを示している。パネル１は、ＥＬ素子が各画素に設けられた画素アレイ３と、第１の走査線駆動回路４、第２の走査線駆動回路５と、選択された画素にビデオ信号を供給するデータ線駆動回路６を備えており、この構成は実施例１と同様である。
【００８４】
プリント配線基板２には、ディスプレイコントローラ７、中央処理装置（ＣＰＵ）８、メモリ９、電源回路１０、音声処理回路１１及び送受信回路１２などが備えられている。プリント配線基板２とパネル１は、フレキシブル配線基板（ＦＰＣ）１３により接続されている。プリント配線基板２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ７、音声処理回路１１、メモリ９、ＣＰＵ８、電源回路１０などは、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式を用いてパネル１に実装することもできる。ＣＯＧ方式により、プリント配線基板２の規模を縮小することができる。
【００８５】
プリント配線基板２に備えられたインターフェース部１４（Ｉ／Ｆ部１４）を介して、キースイッチやスタイラスペンなどの入力手段２５などの各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート１５が、プリント配線基板２に設けられている。
【００８６】
図１０（Ｂ）は、図１０（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ９としてＶＲＡＭ１６、ＤＲＡＭ１７、フラッシュメモリ１８などが含まれている。ＶＲＡＭ１６にはパネルに表示する画像のデータが、ＤＲＡＭ１７には画像データまたは音声データが、フラッシュメモリ１８には各種プログラムが記憶されている。
【００８７】
電源回路１０は、パネル１、ディスプレイコントローラ７、ＣＰＵ８、音声処理回路１１、メモリ９、送受信回路１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路１０に電流源が備えられている場合もある。
【００８８】
ＣＰＵ８は、制御信号生成回路２０、デコーダ２１、レジスタ２２、演算回路２３、ＲＡＭ２４、ＣＰＵ８用のインターフェース１９などを有している。インターフェース１９を介してＣＰＵ８に入力された各種信号は、一旦レジスタ２２に保持された後、演算回路２３、デコーダ２１などに入力される。演算回路２３では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ２１に入力された信号はデコードされ、制御信号生成回路２０に入力される。制御信号生成回路２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路２３において指定された場所、具体的にはメモリ９、送受信回路１２、音声処理回路１１、ディスプレイコントローラ７などに送る。
【００８９】
送受信回路１２では、アンテナ２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ８からの命令に従って、音声処理回路１１に送られる。
【００９０】
ＣＰＵ８の命令に従って送られてきた音声情報を含む信号は、音声処理回路１１において音声信号に復調され、スピーカ２７に送られる。またマイク２６から送られてきた音声信号は、音声処理回路１１において変調され、ＣＰＵ８からの命令に従って、送受信回路１２に送られる。
【００９１】
ディスプレイコントローラ７、ＣＰＵ８、電源回路１０、音声処理回路１１、メモリ９を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【００９２】
本実施例のモジュールは、ディスプレイコントローラによって、画素アレイの集合毎にサブフレームの出現順序を変えることができる。
【実施例５】
【００９３】
本実施例は、実施例４で説明したパネルで携帯電話機９０を完成させる一例について例示する。
【００９４】
図１１で示す携帯電話機は、操作スイッチ類９４、マイクロフォン９５などが備えられた本体（Ａ）９１と、表示パネル（Ａ）９８、表示パネル（Ｂ）９９、スピーカ９６などが備えられた本体（Ｂ）９２とが、蝶番８０で開閉可能に連結されている。表示パネル（Ａ）９８と表示パネル（Ｂ）９９は、回路基板９７と共に本体（Ｂ）９２の筐体９３の中に収納される。表示パネル（Ａ）９８及び表示パネル（Ｂ）９９の画素アレイは筐体９３に形成された開口窓から視認できように配置される。
【００９５】
表示パネル（Ａ）９８と表示パネル（Ｂ）９９は、その携帯電話機の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）９８を主画面とし、表示パネル（Ｂ）９９を副画面として組み合わせることができる。
【００９６】
表示パネル（Ａ）９８を文字や画像を表示する高精細のカラー表示画面とし、表示パネル（Ｂ）９９を文字情報を表示する単色の情報表示画面とすることができる。特に表示パネル（Ｂ）９９をアクティブマトリクス型として、高精細化をすることにより、さまざまな文字情報を表示して、一画面当たりの情報表示密度を向上させることができる。例えば、表示パネル（Ａ）９８を、２〜２．５インチで６４階調、２６万色のＱＶＧＡ（３２０ドット×２４０ドット）とし、表示パネル（Ｂ）９９を、単色で２〜８階調、１８０〜２２０ｐｐｉの高精細パネルとして、ローマ字、ひらがな、カタカナをはじめ、漢字やアラビア文字などを表示することができる。
【００９７】
実施例４で示すモジュールを携帯電話機に搭載することにより、低消費電力化を図ることができる。それにより、モジュールの中にチューナを組み入れ、地上波デジタル放送を受信する場合にも、長時間動画を鑑賞することができ、画質を向上させることができる。
【００９８】
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番８０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類９４、表示パネル（Ａ）９８、表示パネル（Ｂ）９９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施例の構成を適用しても、同様な効果を得ることができる。
【図面の簡単な説明】
【００９９】
【図１】本発明の駆動法の一例を示すタイミングチャート。
【図２】実施例１に示す画素構成。
【図３】実施例１に示す表示装置。
【図４】実施例１に示す電子機器。
【図５】本発明の表示装置に適用できる画素の回路の一例を示す図。
【図６】本発明の表示装置に適用できる画素の一例を示す平面図。
【図７】本発明の表示装置に適用できる画素の一例を示す断面図。
【図８】本発明に係るパネルの構成を示す図。
【図９】本発明に係るパネルの構成を示す図。
【図１０】本発明に係るモジュールの構成例を示す図。
【図１１】本発明に係る携帯電話機の構成例を示す図。
【符号の説明】
【０１００】
１          パネル
２          プリント配線基板
３          画素アレイ
４          第１の走査線駆動回路
５          第２の走査線駆動回路
６          データ線駆動回路
７          ディスプレイコントローラ
８          中央処理装置（ＣＰＵ）
９          メモリ
１０        電源回路
１１        音声処理回路
１２        送受信回路
１３        フレキシブル配線基板（ＦＰＣ）
１４        インターフェース部
１５        アンテナ用ポート
１６        ＶＲＡＭ
１７        ＤＲＡＭ
１８        フラッシュメモリ
１９        インターフェース
２０        制御信号生成回路
２１        デコーダ
２２        レジスタ
２３        演算回路
２４        ＲＡＭ
２６        マイク
２７        スピーカ
２８        アンテナ
８０        蝶番
９１        本体（Ａ）
９２        本体（Ｂ）
９３        筐体
９４        操作スイッチ類
９５        マイクロフォン
９６        スピーカ
９７        回路基板
９８        表示パネル（Ａ）
９９        表示パネル（Ｂ）
１０１      実線
１０２      点線
１０３      点線
２０１      スイッチング用トランジスタ
２０２      容量素子
２０３      駆動トランジスタ
２０４      表示素子
２０５      データ線
２０６      電源線
２０７      走査線
２０８      配線
３０１      画素アレイ
３０２      走査線駆動回路
３０３      シフトレジスタ
３０４      第１ラッチ回路（ＬＡＴ１）
３０５      第２ラッチ回路（ＬＡＴ２）
３０６      増幅回路
３０８      ビデオデータ線
３０９      ラッチ制御線
３１０      データ線駆動回路
３１１ａ    画素アレイ
３１１ｂ    画素アレイ
３１１ｃ    画素アレイ
３１１ｄ    画素アレイ
４０２      導電層
４０２ａ    導電層
４０２ｂ    導電層
４０３      第１絶縁層
４０４      駆動用トランジスタ
４０５      ＥＬ素子
４０６      スイッチング用トランジスタ
４０７      容量素子
４０８      走査線駆動回路
４０９      データ線駆動回路
４１０      画素
４１１      画素アレイ
４２０      第１電源線
４２１      第２電源線
４５０      基板
４５４      配線
４５５      配線
４５６      配線
４５７      配線
４５８      配線
４５９      第２絶縁層
４６０      隔壁層
４６１      第１電極
４６２      発光層
４６３      第２電極
４６４      シール材
４６６      基板
４６７      接続フィルム
４００１    筐体
４００２    支持台
４００３    表示部
４００４    スピーカ部
４００５    ビデオ端子
４１０１    本体
４１０２    筐体
４１０３    受像部
４１０４    操作キー
４１０５    外部接続ポート
４１０６    シャッター
４２０１    本体
４２０２    筐体
４２０３    表示部
４２０４    キーボード
４２０５    外部接続ポート
４２０６    ポインティングマウス
４３０１    本体
４３０２    表示部
４３０３    スイッチ
４３０４    操作キー
４３０５    赤外線ポート
４４０１    本体
４４０２    筐体
４４０３    表示部Ａ
４４０４    表示部Ｂ
４４０５    記憶媒体読み込み部
４４０６    操作キー
４４０７    スピーカ部
４５０１    本体
４５０２    表示部
４５０３    アーム部
４６０１    本体
４６０２    表示部
４６０３    筐体
４６０４    外部接続ポート
４６０５    リモコン受信部
４６０６    受像部
４６０７    バッテリー
４６０８    音声入力部
４６０９    操作キー
４６１０    接眼部
４７０１    本体
４７０２    筐体
４７０３    表示部
４７０４    音声入力部
４７０５    音声出力部
４７０６    操作キー
４７０７    外部接続ポート
４７０８    アンテナ
【図１】
2006189803.tif 000003
【図２】
2006189803.tif 000004
【図３】
2006189803.tif 000005
【図４】
2006189803.tif 000006
【図５】
2006189803.tif 000007
【図６】
2006189803.tif 000008
【図７】
2006189803.tif 000009
【図８】
2006189803.tif 000010
【図９】
2006189803.tif 000011
【図１０】
2006189803.tif 000012
【図１１】
2006189803.tif 000013