(57)【要約】【課題】  余分な部品を必要とせずに、使用される伝送レートに応じて感度特性を変更することが可能な光受信器を提供すること。【解決手段】  この光受信器１は、入力光Ｏｉｎに対応した光電流ＩＰを生成するフォトダイオード２と、該フォトダイオード２に印加されるバイアス信号Ｖｐｄが与えられるリードピンＬＰ４と、該フォトダイオード２が生成した光電流ＩＰを対応する電圧信号ＶＰに変換するプリアンプ４と、リードピンＬＰ４に接続されプリアンプ４の電流電圧変換利得と帯域特性を切り替えるための制御信号Ｓ１，Ｓ２を生成する切替制御部６とを有し、該切替制御部６は、バイアス信号Ｖｐｄに含まれる制御信号Ｖｃを判別し制御信号Ｓ１，Ｓ２を生成する。【選択図】  図１
2006311130.tif 000002
【特許請求の範囲】
【請求項１】
入力光に対応した光電流を生成するフォトダイオードと、
該フォトダイオードに印加されるバイアス信号が与えられる端子と、
該フォトダイオードが生成した光電流を対応する電圧信号に変換する電流電圧変換器と、
前記端子に接続され前記電流電圧変換器の電流電圧変換利得と帯域特性を切り替える制御信号を生成する切替制御部と、
を有し、
該切替制御部は前記バイアス信号に含まれる所定の信号を判別し前記制御信号を生成する、
ことを特徴とする光受信器。
【請求項２】
前記切替制御部は、
前記バイアス信号を所定の基準電位と比較する比較部と、
前記比較部の比較結果に応じて前記制御信号を生成する信号生成部とを有し、
前記バイアス信号が所定のトリガー電位に達した後の所定時間後に、前記バイアス信号に含まれる制御信号を判別する、
ことを特徴とする請求項１記載の光受信器。
【請求項３】
前記切替制御部は、
前記バイアス信号に含まれるパルス信号を検出する比較部と、
前記パルス信号を計数するカウンタ部と、
前記カウント数に応じて前記制御信号を生成して前記電流電圧変換器に出力する信号生成部とを有する、
ことを特徴とする請求項１記載の光受信器。
【請求項４】
前記切替制御部は、前記バイアス信号が所定のトリガー電位に達した後の所定の遅延時間後に、前記バイアス信号に含まれる制御信号を判別することを特徴とする請求項３に記載の光受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信において光信号を受信する光受信器に関するものである。
【背景技術】
【０００２】
近年の光通信においては、様々な伝送レートでのデータ伝送が行われているため、光受信器における感度特性を使用される伝送レートに対応させないと、伝送されたデータを正常に受信することが困難となる。そこで、下記特許文献１記載の光受信器では、受光素子からの入力電圧を増幅する反転増幅器に対して並列に接続された帰還抵抗を、反転増幅器の出力電圧の値に応じて変化させることにより、出力電圧の飽和を回避している。
【特許文献１】特開平１１−３４０７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した光受信器においては、出力電圧の大きさに応じて入力電圧の利得が制御されるため、必ずしも伝送レートに対応した特性に設定されない場合がある。つまり、出力電圧の飽和は防止できても、伝送レートに対応した利得及び帯域特性に設定することは困難である。
【０００４】
このような問題に対処するために外部から伝送レート毎に光受信器の感度特性を制御するための制御信号を入力することも考えられる。しかしながら、その場合は、制御信号入力用のピンが光受信器のパッケージ上に必要となる結果、パッケージの大型化を招き、パッケージ内のＩＣを小さくしない限り光受信器全体の小型化を図ることが困難となる。
【０００５】
そこで、本発明は、かかる課題に鑑みて為されたものであり、余分な部品を必要とせずに、使用される伝送レートに応じて感度特性を変更することが可能な光受信器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の光受信器は、入力光に対応した光電流を生成するフォトダイオードと、該フォトダイオードに印加されるバイアス信号が与えられる端子と、該フォトダイオードが生成した光電流を対応する電圧信号に変換する電流電圧変換器と、端子に接続され電流電圧変換器の電流電圧変換利得と帯域特性を切り替える制御信号を生成する切替制御部と、を有し、該切替制御部はバイアス信号に含まれる所定の信号を判別し制御信号を生成する。
【０００７】
このような光受信器によれば、バイアス信号が印加されたフォトダイオードにおいて入力光に対応する光電流が生成されて電流電圧変換器に入力され、電流電圧変換器によって光電流が電圧信号に変換される。この際、電流電圧変換器における光電流から電圧信号への変換利得及び帯域特性が、フォトダイオードにバイアス信号を印加するための端子に与えられる所定の信号に応じて変更されるので、パッケージに余分な端子を設けることなく、伝送レートに応じた変換利得及び帯域特性の切替が可能となる。
【０００８】
また、切替制御部は、バイアス信号を所定の基準電位と比較する比較部と、比較部の比較結果に応じて制御信号を生成する信号生成部とを有し、バイアス信号が所定のトリガー電位に達した後の所定時間後に、バイアス信号に含まれる制御信号を判別することが好ましい。かかる構成とすれば、電流電圧変換器における変換利得及び帯域特性の切替を、端子に与えられたバイアス信号がトリガー電位に達してから所定時間後にバイアス信号と基準電位とを比較することで行うので、電流電圧変換器の特性の切替時と信号光の受信時とでバイアス信号用の端子を共用する際に、電流電圧変換器の特性の切替をより円滑化することができる。
【０００９】
また、切替制御部は、バイアス信号に含まれるパルス信号を検出する比較部と、パルス信号を計数するカウンタ部と、カウント数に応じて制御信号を生成して電流電圧変換器に出力する信号生成部とを有することも好ましい。この場合、多数の伝送レートに対応させる必要がある場合でも簡易に変換利得及び帯域特性を切り替えることができる。
【００１０】
また、切替制御部は、バイアス信号が所定のトリガー電位に達した後の所定の遅延時間後に、バイアス信号に含まれる制御信号を判別することも好ましい。このような構成を採れば、バイアス信号の変化から切替制御部における検出処理のタイミングを決定することにより、切替処理の円滑化を図ることができる。
【発明の効果】
【００１１】
本発明の光受信器によれば、余分な部品を必要とせずに、使用される伝送レートに応じて感度特性を変更することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しつつ本発明に係る光受信器の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１３】
図１は、本発明の実施形態である光受信器の構成を示す図である。同図に示す光受信器１は、入力された信号光Ｏｉｎに対応した出力信号Ｓｏｕｔ＋，Ｓｏｕｔ−を外部に出力するための光通信モジュールであり、信号光Ｏｉｎに対応した光電流ＩＰを生成するＰＩＮフォトダイオード等のフォトダイオード２と回路（ＩＣ）３とが、パッケージＰ内に実装されて構成されている。回路３においては、フォトダイオード２のアノード電極（陽極）に接続され、光電流ＩＰをその電流に対応する電圧信号ＶＰに変換するプリアンプ（電流電圧変換器）４と、プリアンプ４の出力に接続され、プリアンプ４からの電圧信号ＶＰを増幅し、その電圧信号ＶＰに基づいて互いに位相が反対の２つの差動信号Ｓｏｕｔ＋，Ｓｏｕｔ−を生成して外部に出力するメインアンプ５と、プリアンプ４の変換時の特性を切り替える切替制御部６とが備えられている。
【００１４】
このような光受信器１が外部との間で信号を送受するために、パッケージＰには、５つのリードピン（端子）ＬＰ１，ＬＰ２，ＬＰ３，ＬＰ４，ＬＰ５が設けられ、それぞれのリードピンは導体を介してパッケージＰ内の各素子と接続されている。具体的には、リードピンＬＰ１は、各素子に電源電圧ＶＣＣを供給するためのものであり、リードピンＬＰ２，ＬＰ３は、それぞれ、メインアンプ５の出力に接続され、メインアンプ５からの出力信号Ｓｏｕｔ＋，Ｓｏｕｔ−を外部に出力するためのものであり、リードピンＬＰ５は、各素子をグラウンド電位に接続するためのものである。また、リードピンＬＰ４は、フォトダイオード２のカソード電極（陰極）に接続され、フォトダイオード２にバイアス信号Ｖｐｄを印加するためのものである。さらに、リードピンＬＰ４は、切替制御部６にも接続され、切替制御部６に対してプリアンプ４の特性を切り替えるための制御信号Ｖｃを、バイアス信号Ｖｐｄに含めて与えるための端子として共用される。
【００１５】
以下、回路３におけるプリアンプ４及び切替制御部６の構成について詳細に説明する。
【００１６】
図２は、光受信器１におけるプリアンプ４及び切替制御部６の概略構成を示す図である。同図に示すように、プリアンプ４は、閉ループ回路を有する帰還増幅器として構成されており、この帰還増幅器にはフォトダイオード２から光電流ＩＰが入力される。閉ループ回路を構成する帰還抵抗は、互いに並列に接続された３つの抵抗素子４１，４２，４３からなり、このうち抵抗素子４２，４３には、それぞれ、直列にＦＥＴ等の半導体スイッチ４４，４５が接続されている。また、この半導体スイッチ４４，４５のゲート電極は、パッケージＰ内の端子ＲＳ１，ＲＳ２を介して切替制御部６に接続され、切替制御部６によって半導体スイッチ４４，４５のオン−オフが制御される。プリアンプ４は、半導体スイッチ４４，４５をオン−オフして全体の帰還抵抗の抵抗値を変化させることで、光電流ＩＰから電圧信号ＶＰに対する変換利得及び周波数特性を切り替え可能とされている。すなわち、半導体スイッチ４４，４５がオンされたときは、プリアンプ４の帰還抵抗が小さくなり、光電流ＩＰから電圧信号ＶＰに変換する際の利得が小さくなり周波数帯域が広くなる。また、半導体スイッチ４４，４５がオフされたときは、プリアンプ４の帰還抵抗が大きくなり、光電流ＩＰから電圧信号ＶＰに変換する際の利得が大きくなり周波数帯域がより狭くなる。
【００１７】
切替制御部６は、リードピンＬＰ４から入力された制御信号Ｖｃを判別することによって、プリアンプ４の特性を制御する機能を有する。切替制御部６は、制御信号Ｖｃを基準電位Ｖｒ１，Ｖｒ２と比較する比較部６１と、比較部６１における比較結果に応じて、プリアンプ４の変換利得及び周波数特性を切り替えるための信号を生成する信号生成部６２とを備えている。
【００１８】
比較部６１は、２つの比較器６３及び比較器６４を有し、比較器６３の反転入力端子には、電源電圧Ｖｃｃを抵抗分割することにより得られた第２基準電位Ｖｒ２が入力され、比較器６３の反転入力端子には、電源電圧Ｖｃｃを抵抗分割することにより得られた第１基準電位Ｖｒ１（Ｖｒ２＞Ｖｒ１）が入力されている。これらの基準電位Ｖｒ１，Ｖｒ２は、ともにフォトダイオード２に印加されるバイアス信号Ｖｐｄよりも小さくなるように設定されている。また、比較器６３，６４の非反転入力端子には、リードピンＬＰ４から制御信号Ｖｃが入力される。これにより、比較器６３は、制御信号Ｖｃが第２基準電位Ｖｒ２より高い場合は、論理値“１”を意味する信号を出力し、制御信号Ｖｃが第２基準電位Ｖｒ２より低い場合は、論理値“０”を意味する信号を出力する。同様に、比較器６３は、制御信号Ｖｃの第１基準電位Ｖｒ１に対する高低に応じて論理値“１”または“０”を出力する。さらに、切替制御部６には、比較器６８及び遅延回路６５が直列に接続された比較遅延回路が備えられ、比較器６８の反転入力端子には、リードピンＬＰ４から制御信号Ｖｃが入力される。また、比較器６８の非反転入力端子には、第３基準電位Ｖｒ３（ＶＣＣ＞Ｖｒ３＞Ｖｒ２）が入力されている。これにより、この比較遅延回路は、制御信号Ｖｃが第３基準電位Ｖｒ３より高い場合は、論理値“０”を意味する信号を、制御信号Ｖｃが第３基準電位Ｖｒ３より低い場合は、論理値“１”を意味する信号を、それぞれ遅延時間τだけ遅延させて出力する。
【００１９】
信号生成部６２は、２つのエッジトリガＤフリップフロップ６６，６７から構成され、Ｄフリップフロップ６６，６７は、それぞれ、比較器６３，６４からの信号がＤ信号として入力され、遅延回路６５からの信号がクロック信号（ＣＬＯＣＫ）として入力される。Ｄフリップフロップ６６，６７は、それぞれ、比較器６３，６４の比較結果を保持（ラッチ）し、その結果を制御信号Ｓ２，Ｓ１として、半導体スイッチ４５，４４のゲート電極に出力する。具体的には、Ｄフリップフロップ６６は、比較器６３からの信号が論理値“１”の場合は、遅延回路６５からの信号が立ち上がるタイミング、すなわち、制御信号Ｖｃが電位Ｖｒ３を負の方向に横切るタイミングから遅延時間τだけ遅延したタイミング、に合わせて、ハイレベルの制御信号Ｓ２を出力し、比較器６３からの信号が論理値“０”の場合は、遅延回路６５からの信号が立ち上がるタイミングに合わせて、ローレベルの制御信号Ｓ２を出力する。同様にして、Ｄフリップフロップ６７は、比較器６４からの信号に応じて、ハイレベルあるいはローレベルの２つの状態の制御信号Ｓ１を出力する。
【００２０】
次に、図３及び図４を参照して、光受信器１における制御信号Ｖｃに応じた動作について詳細に説明する。
【００２１】
図３において、（ａ）は、第２基準電位Ｖｒ２より高い制御信号Ｖｃが入力された場合のリードピンＬＰ４の電位変化、（ｂ）は、第２基準電位Ｖｒ２より低く、第１基準電位Ｖｒ１より高い制御信号Ｖｃが入力された場合のリードピンＬＰ４の電位変化、（ｃ）は、第１基準電位Ｖｒ１より低い制御信号Ｖｃが入力された場合のリードピンＬＰ４の電位変化、（ｄ）は、比較器６８の出力変化、（ｅ）は、遅延回路６５の出力変化、（ｆ）は、（ａ）に示す制御信号Ｖｃが入力された場合の制御信号Ｓ１，Ｓ２の出力変化の一例を示すグラフである。
【００２２】
図３（ａ）に示すように、まず、時刻ｔ＝ｔ１において光受信器１の動作が開始され、リードピンＬＰ４を介してフォトダイオード２にバイアス信号Ｖｐｄが印加されることによって光電流ＩＰが生成される。この状態では、Ｄフリップフロップ６６，６７のクロック信号が正方向に変化しないため、すなわち、比較器６８の入力について基準電位Ｖｒ３を負方向に横切らないため、遅延回路６５が何の信号（Ｄフリップフロップのクロック）も出力せず（図３（ｄ）及び（ｅ）参照）、半導体スイッチ４４，４５はオフのままであり、プリアンプ４における帰還抵抗は、抵抗素子４１が単独で接続されたものと等価になる。詳細には、２つのＤフリップフロップ６６，６７にはクロックが入力されていないので、その出力は初期状態、すなわちローレベルに設定される。
【００２３】
その後、時刻ｔ＝ｔ２で、リードピンＬＰ４の制御信号Ｖｃがバイアス信号Ｖｐｄから電位Ｖｃ１（＞Ｖｒ２＞Ｖｒ１）に低下したとき、切替制御部６の比較器６３，６４からは、ともに論理値“１”が出力されている。このとき、遅延回路６５については、比較器６８に基準電位Ｖｒ３を負方向に横切る信号が入力されるので、Ｄフリップフロップ６６，６７には、遅延時間τだけ遅延して立ち上がるクロック信号が入力される（図３（ｄ）及び（ｅ）参照）。
【００２４】
時刻ｔ＝ｔ３＝ｔ２＋τになると、クロック信号が正方向に立ち上がることによって、Ｄフリップフロップ６６，６７の出力はハイレベルに設定され、対応する制御信号Ｓ２，Ｓ１を、半導体スイッチ４５，４４に対して出力する（図３（ｆ）参照）。その結果、半導体スイッチ４４，４５がオンされ、プリアンプ４における帰還抵抗は、抵抗素子４１，４２，４３が互いに並列に接続されたものと等価になる。
【００２５】
その後、時刻ｔ＝ｔ４（＞ｔ３）では、リードピンＬＰ４に印可されるバイアス信号Ｖｐｄが所定の値に復帰し、フォトダイオード２における光電流ＩＰの生成が再開される。
【００２６】
一方、時刻ｔ２におけるリードピンＬＰ４の制御信号Ｖｃの大きさが、第２基準電位Ｖｒ２と第１基準電位Ｖｒ１との間の電位Ｖｃ２に低下する場合は（図３（ｂ）参照）、時刻ｔ＝ｔ２で、切替制御部６の比較器６３，６４からは、それぞれ、論理値“０”、論理値“１”が出力される。その後、時刻ｔ＝ｔ３＝ｔ２＋τになると、クロック信号が正方向に立ち上がることによって、Ｄフリップフロップ６６，６７は、それぞれ、ローレベルの制御信号Ｓ２、ハイレベルの制御信号Ｓ１を、半導体スイッチ４５，４４に対して出力する。その結果、半導体スイッチ４４がオン、半導体スイッチ４５がオフされ、プリアンプ４における帰還抵抗は、抵抗素子４１，４２が互いに並列に接続されたものと等価になる。
【００２７】
他方、時刻ｔ＝ｔ２におけるリードピンＬＰ４の制御信号Ｖｃの大きさが、第１基準電位Ｖｒ１より小さい電位Ｖｃ３に低下する場合は（図３（ｃ）参照）、時刻ｔ＝ｔ２において、切替制御部６の比較器６３，６４からは、ともに論理値“０”が出力される。その後、時刻ｔ＝ｔ３＝ｔ２＋τになると、クロック信号が正方向に立ち上がることによって、Ｄフリップフロップ６６，６７は、それぞれ、ローレベルの制御信号Ｓ２，Ｓ１を、半導体スイッチ４５，４４に対して出力する。その結果、半導体スイッチ４４，４５はともにオフされ、プリアンプ４における帰還抵抗は、抵抗素子４１が単独に接続されたものと等価になる。
【００２８】
また、光受信器１の切替制御部６は、図４に示すような制御信号Ｖｃの変化によってもプリアンプ４の特性を切り替えることができる（０＜Ｖｒ３＜Ｖｒ１）。図４（ａ）〜（ｃ）に示すように、時刻ｔ＝ｔ２〜ｔ３の時間幅を有する負方向のパルス信号をリードピンＬＰ４に加えることによって、時刻ｔ４＝ｔ２＋τ（＞ｔ３）を、半導体スイッチ４４，４５のオン−オフを切り替えるタイミングとすることができる。すなわち、時刻ｔ４においてＤフリップフロップ６６，６７に入力されるクロック信号が立ち上がることによって、制御信号Ｓ２，Ｓ１の電位レベルが遷移し、プリアンプ４の帰還抵抗値が変更される。図２の回路構成においては、Ｖｒ３＞Ｖｒ２という条件が求められるが、図４のように制御信号Ｖｃに対してまずバイアス信号Ｖｐｄから０に向かうパルス信号を入力することで、比較遅延回路に対する基準電位Ｖｒ３を任意に設定できることになる。
【００２９】
以上説明した光受信器１によれば、バイアス信号が印加されたフォトダイオード２において入力光Ｏｉｎに対応する光電流ＩＰが生成されてプリアンプ４に入力され、プリアンプ４によって光電流ＩＰが電圧信号ＶＰに変換される。この際、プリアンプ４における光電流ＩＰから電圧信号ＶＰへの変換利得及び帯域特性の制御が、バイアス信号Ｖｐｄが印可されるリードピンと同一のリードピンを介して提供されるので、パッケージＰに余分なリードピンを設けることなく、伝送レートに応じた変換利得及び帯域特性の切替が可能となる。
【００３０】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、光受信器１は、以下に示す変形態様をとることも可能である。
【００３１】
図５は、本発明の変形例である光受信器１０１の構成を示す図、図６は、光受信器１０１におけるプリアンプ４及び切替制御部１０６の概略構成を示す図である。
【００３２】
図６に示すように、切替制御部１０６は、リードピンＬＰ４の制御信号Ｖｃの電位変化からパルス信号を検出する比較部１６１と、比較部１６１において検出されたパルス信号を計数するカウンタ部１６２とを備えている。
【００３３】
比較部１６１は、２つの比較器１６３及び比較器１６４を有し、比較器１６３の反転入力端子には、電源電圧を抵抗分割することにより得られた第２基準電位Ｖｒ２が入力され、比較器１６４の非反転入力端子には、電源電圧Ｖｃｃを抵抗分割することにより得られた第１基準電位Ｖｒ１（Ｖｒ２＞Ｖｒ１）が入力されている。これらの基準電位Ｖｒ１，Ｖｒ２は、ともにフォトダイオード２に対する所定のバイアス信号Ｖｐｄよりも低い値となるように設定されている。また、比較器１６３の非反転入力端子及び比較器１６４の反転入力端子には、リードピンＬＰ４から制御信号Ｖｃが入力される。これにより、比較器１６３は、制御信号Ｖｃが第２基準電位Ｖｒ２より高い場合は、論理値“１”を意味する信号を出力し、制御信号Ｖｃが第２基準電位Ｖｒ２より低い場合は、論理値“０”を意味する信号を出力する。一方、比較器１６４は、制御信号Ｖｃが第１基準電位Ｖｒ１より低い場合は、論理値“１”を意味する信号を出力し、制御信号Ｖｃが第１基準電位Ｖｒ１より高い場合は、論理値“０”を意味する信号を出力する。
【００３４】
カウンタ部１６２は、２つのＴフリップフロップ１６６，１６７が直列に接続された４進カウンタとして構成され、Ｔフリップフロップ１６７には、比較器１６３からの信号がＴ信号として入力され、Ｔフリップフロップ１６７のＱ出力がＴフリップフロップ１６６のＴ信号として入力されている。また、比較器１６４からの出力信号がＴフリップフロップ１６６，１６７にＲＥＳＥＴ信号として入力されている。Ｔリップフロップ１６６，１６７は、それぞれ、比較器１６３からの出力に基づいて制御信号Ｖｃにおけるパルス数を計数するとともに、その計数結果の第２ビット、及び第１ビットを基に、それぞれ、制御信号Ｓ２及び制御信号Ｓ１を生成して、半導体スイッチ４５，４４のゲート電極に出力する。具体的には、Ｔフリップフロップ１６６，１６７は、パルス数の各ビットの論理値が“１”の場合は、ハイレベルの制御信号Ｓ２，Ｓ１を出力し、パルス数の各ビットの論理値が“０”の場合は、ローレベルの制御信号Ｓ２，Ｓ１を出力する。
【００３５】
図７は、光受信器１０１に入力される制御信号Ｖｃの電位変化の一例を示すグラフである。図７に示すように、まず、時刻ｔ＝ｔ１において光受信器１の動作が開始され、リードピンＬＰ４を介してフォトダイオード２にバイアス信号Ｖｐｄが印加されることによって光電流ＩＰが生成される。その後、時刻ｔ＝ｔ２で、リードピンＬＰ４の制御信号Ｖｃが所定のバイアス信号Ｖｐｄから電位０（＜Ｖｒ１）に低下すると同時に、切替制御部１０６の比較器１６４から論理値“１”が出力される。これにより、Ｔフリップフロップ１６６，１６７のカウント状態がリセットされる。時刻ｔ＝ｔ３になると、制御信号Ｖｃにおいて第２基準電位Ｖｒ２とバイアス信号Ｖｐｄとの間の基準電位範囲に立ち上がるパルス信号が発生すると同時に、Ｔフリップフロップ１６６，１６７は、それぞれ、パルス数を計数することにより“０”、“１”とカウントする。そして、Ｔフリップフロップ１６６、及びＴフリップフロップ１６７は、それぞれ、ローレベルの制御信号Ｓ２及びハイレベルの制御信号Ｓ１を、半導体スイッチ４５，４４に対して出力する。その結果、半導体スイッチ４４がオン、半導体スイッチ４５がオフされ、プリアンプ４における帰還抵抗は、抵抗素子４１，４２が互いに並列に接続されたものと等価になる。
【００３６】
同様にして、時刻ｔ＝ｔ４では、Ｔフリップフロップ１６６，１６７においてパルス信号が２個計数されることにより、半導体スイッチ４４がオフ、半導体スイッチ４５がオンされ、プリアンプ４における帰還抵抗は、抵抗素子４１，４３が互いに並列に接続されたものと等価になる。その後、時刻ｔ＝ｔ５において、所定のバイアス信号Ｖｐｄに復帰し、フォトダイオード２における光電流ＩＰの生成が再開される。
【００３７】
以上説明した光受信器１０１においては、多数の伝送レートに対応させる必要がある場合でも簡易な構成で変換利得及び帯域特性を切り替えることができる。特に、制御信号Ｖｃの判定において基準電位レベルを細分化する必要がないので、特性の切り替え時の誤動作を防止することができる。
【００３８】
また、切替制御部１０６は、切替制御部６と同様にリードピンＬＰ４の電位がトリガー電位に達した後の所定の遅延時間後に、制御信号Ｖｃを検出するように動作してもよい。この場合、バイアス信号Ｖｐｄの変化から切替制御部１０６における検出処理のタイミングを決定することにより、切替処理の円滑化を図ることができる。
【００３９】
また、光受信器１，１０１においては、バイアス信号Ｖｐｄ自体を各伝送レートで異なる値を使用することによって、切替制御部６，１０６でバイアス信号Ｖｐｄの大きさを検出してプリアンプ４の特性を切り替えるように動作してもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の好適な一実施形態である光受信器の構成を示す図である。
【図２】図１の光受信器におけるプリアンプ及び切替制御部の概略構成を示す図である。
【図３】（ａ）は、第２基準電位より高い制御信号が入力された場合のリードピンの電位変化を示すグラフ、（ｂ）は、第２基準電位より低く第１基準電位より高い制御信号が入力された場合のリードピンの電位変化を示すグラフ、（ｃ）は、第１基準電位より低い制御信号が入力された場合のリードピンの電位変化を示すグラフ、（ｄ）は、図２の比較器の出力変化を示すグラフ、（ｅ）は、図２の遅延回路の出力変化を示すグラフ、（ｆ）は、（ａ）に示す制御信号が入力された場合の図２のプリアンプ４に入力される制御信号の出力変化を示すグラフである。
【図４】（ａ）は、第２基準電位より高い制御信号が入力された場合のリードピンの電位変化を示すグラフ、（ｂ）は、第２基準電位より低く第１基準電位より高い制御信号が入力された場合のリードピンの電位変化を示すグラフ、（ｃ）は、第１基準電位より低い制御信号が入力された場合のリードピンの電位変化を示すグラフである。
【図５】本発明の変形例である光受信器の構成を示す図である。
【図６】図５の光受信器におけるプリアンプ及び切替制御部の概略構成を示す図である。
【図７】図５の光受信器に入力される制御信号の電位変化を示すグラフである。
【符号の説明】
【００４１】
１，１０１…光受信器、２…フォトダイオード、４…プリアンプ（電流電圧変換器）、６，１０６…切替制御部、６１，１６１…比較部、６２…信号生成部、１６２…カウンタ部（信号生成部）、ＩＰ…光電流、ＬＰ４…リードピン（入力端子）、Ｏｉｎ…入力光、Ｐ…パッケージ。
【図１】
2006311130.tif 000003
【図２】
2006311130.tif 000004
【図３】
2006311130.tif 000005
【図４】
2006311130.tif 000006
【図５】
2006311130.tif 000007
【図６】
2006311130.tif 000008
【図７】
2006311130.tif 000009