(57)【要約】【課題】  リファレンス電圧を用いることなく、出力ＤＣレベルを調節できる出力増幅部を備えた撮像装置を提供する。【解決手段】  容量素子Ｃ１は、信号出力線６とトランジスタＴｒ１のゲートとを接続する。トランジスタＴｒ１は、容量素子Ｃ１を介して撮像部１の各単位セルの電圧信号をゲートに入力し、増幅信号をソースから出力する。トランジスタＴｒ２は、ゲートにバイアス電圧Ｖbiasが印加されて負荷動作する。トランジスタＴｒ３は、トランジスタＴｒ１のソースから出力される信号をゲートに入力して、反転増幅した信号ＶOUT をドレインから出力する。トランジスタＴｒ４は、デプレッション型の負荷として動作する。トランジスタＴｒ５は、トランジスタＴｒ１のゲートとトランジスタＴｒ４のソースとをドレイン及びソースでそれぞれ接続し、ゲートに印加されるリセット信号RESET に応じてスイッチング動作を行う。【選択図】  図２
2006311335.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電圧を生成する単位セルを備える撮像装置であって、
前記単位セルが行列状に複数個配列された撮像部と、
前記単位セルで生成された電圧を読み出すために、列単位で前記撮像部の単位セルに負荷をかける負荷部と、
所望の単位セルを選択する行選択／列選択部と、
前記負荷部及び前記行選択／列選択部によって行単位で選択かつ読み出された各単位セルの電圧を、信号出力線に出力する信号処理部と、
前記信号処理部から前記信号出力線に出力された各単位セルの電圧を増幅する出力増幅部とを構成に含み、
前記出力増幅部は、
前記信号出力線に接続される容量素子、
前記容量素子を介して前記信号出力線に出力された各単位セルの電圧をゲートに入力する増幅用の第１のｎＭＯＳトランジスタと、バイアス電圧がゲートに印加され、かつ、ドレインが第１のｎＭＯＳトランジスタのソースと接続された負荷動作用の第２のｎＭＯＳトランジスタと、で構成されるソースフォロワ回路、
前記ソースフォロワ回路からの出力をゲートに入力する増幅用のソース接地型第３のｎＭＯＳトランジスタと、ソースが第３のｎＭＯＳトランジスタのドレインと接続された負荷動作用のデプレッション型第４のｎＭＯＳトランジスタと、で構成される反転型増幅回路、及び
前記反転型増幅回路の出力端と前記ソースフォロワ回路の入力端との間に挿入され、所定のスイッチ動作によって出力増幅部の入出力に初期電圧を与えるスイッチング素子、を備えることを特徴とする、撮像装置。
【請求項２】
前記容量素子前段に、前記水平信号線に出力された各単位セルの電圧をゲートに入力する増幅用の第５のｎＭＯＳトランジスタと、バイアス電圧がゲートに印加され、かつ、ドレインが第５のｎＭＯＳトランジスタのソースと接続された負荷動作用の第６のｎＭＯＳトランジスタと、で構成される第２のソースフォロワ回路をさらに設けることを特徴とする、請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を入射して光電変換する単位セルを、半導体基板上に複数個配置してなる撮像装置に関する。
【背景技術】
【０００２】
周知のように、家庭用ビデオカメラ、デジタルスチルカメラ及び携帯電話用カメラ等の、撮像装置を用いた撮像機器が、急速に普及している。特に近年、撮像装置の高画素化及び高性能化への市場要望が高まっている。
【０００３】
これらの撮像機器に用いられる撮像装置として、増幅素子を単位セル毎に備えた増幅型のイメージセンサがある。この増幅型イメージセンサは、低消費電力や低ノイズ等の優れた特徴を有している。また、この増幅型イメージセンサは、更なるノイズ低減を図るために、単位セル毎以外にも別途増幅回路を備えているのが一般的である。
【０００４】
特許文献１には、増幅型ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサで用いられる増幅回路が開示されている。この増幅回路により、固定パターンノイズの低減や外部ノイズの影響を低減することが可能となる。
【０００５】
図１は、本発明及び従来に共通する一般的な撮像装置の構成を示す概略図である。図６は、図１中の出力増幅部７０の回路構成例を示す図である。
増幅型ＭＯＳイメージセンサでは、一般的に図６に示す容量帰還型のオペアンプを用いた増幅回路が、出力増幅部７０に用いられる。単位セルから出力された信号を出力増幅部７０で増幅することで、外部ノイズの影響を低減することができる。
【０００６】
ただし、出力増幅部７０は、消費電力低減のための電流調整や光信号に対する出力信号のリニアリティ最適化のために、出力ＤＣレベルを調整する必要がある。図６に示す容量帰還型のオペアンプを用いた増幅回路において、出力ＤＣレベルの調整は、リファレンス電圧ＶＲＥＦを変更することによって実現している。
また、特許文献１には、オペアンプを使用しない出力増幅部も記載されているが、このオペアンプを使用しない出力増幅部においても、リファレンス電圧ＶＲＥＦを用いて出力ＤＣレベルの調整を行っている。
【特許文献１】特開２００４−３１２７００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したリファレンス電圧ＶＲＥＦを使用する出力増幅部７０を増幅型イメージセンサに用いると、リファレンス電圧ＶＲＥＦの変動がノイズ源になってしまうという問題がある。すなわち、図７に示すように、リファレンス電圧ＶＲＥＦの変動分は、出力増幅部７０でゲイン（増幅利得）倍されてノイズ成分となって出力端子に現れる。このため、そのノイズ成分が出力信号ＶＯＵＴのオフセットとなり、画質が悪化するという問題が生じる。
【０００８】
それ故に、本発明の目的は、リファレンス電圧を用いることなく、出力ＤＣレベルを調節できる出力増幅部を備えた撮像装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、入射光量に応じた電圧を生成する単位セルを備える撮像装置に向けられている。そして、上記目的を達成させるために、本発明の撮像装置は、撮像部、負荷部、行選択／列選択部、信号処理部、及び出力増幅部を構成に含む。
撮像部は、単位セルが行列状に複数個配列されている。負荷部は、単位セルで生成された電圧を読み出すために、列単位で撮像部の単位セルに負荷をかける。行選択／列選択部は、所望の単位セルを選択する。信号処理部は、負荷部及び行選択／列選択部によって行単位で選択かつ読み出された各単位セルの電圧を、水平信号線に出力する。出力増幅部は、信号処理部から水平信号線に出力された各単位セルの電圧を増幅する。
【００１０】
出力増幅部は、容量素子、ソースフォロワ回路、反転型増幅回路、及びスイッチング素子を備える。
容量素子は、水平信号線に接続される。ソースフォロワ回路は、容量素子を介して水平信号線に出力された各単位セルの電圧をゲートに入力する増幅用の第１のｎＭＯＳトランジスタと、バイアス電圧がゲートに印加され、かつ、ドレインが第１のｎＭＯＳトランジスタのソースと接続された負荷動作用の第２のｎＭＯＳトランジスタと、で構成される。反転型増幅回路は、ソースフォロワ回路からの出力をゲートに入力する増幅用のソース接地型第３のｎＭＯＳトランジスタと、ソースが第３のｎＭＯＳトランジスタのドレインと接続された負荷動作用のデプレッション型第４のｎＭＯＳトランジスタと、で構成される。及びスイッチング素子は、反転型増幅回路の出力端とソースフォロワ回路の入力端との間に挿入され、所定のスイッチ動作によって出力増幅部の入出力に初期電圧を与える。
【００１１】
また、好ましくは、容量素子前段に第２のソースフォロワ回路を設けた出力増幅部であってもよい。この第２のソースフォロワ回路は、水平信号線に出力された各単位セルの電圧をゲートに入力する増幅用の第５のｎＭＯＳトランジスタと、バイアス電圧がゲートに印加され、かつ、ドレインが第５のｎＭＯＳトランジスタのソースと接続された負荷動作用の第６のｎＭＯＳトランジスタと、で構成される。
【発明の効果】
【００１２】
上記発明によれば、電位リセット用のトランジスタを用いて、入力端の電位及び出力端の電位を基準電位にリセットすることができる。また、出力増幅部を構成する各トランジスタのトランジスタサイズや閾値電圧、及びバイアス電圧を変更することにより、リファレンス電圧を用いることなく出力ＤＣレベルを調節することができる。これにより、出力増幅部のゲインを低下させることなくリファレンス電圧に起因するノイズを抑圧することが可能となり、良好な画像を得ることができる。さらに、容量素子の前段にソースフォロワ回路を挿入して出力インピーダンスを低くすることにより、容量素子とその後段のトランジスタとで生じるゲイン低下を防ぐために容量素子を大容量化しても、回路の高速駆動が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の撮像装置について、図面を参照しながら説明する。
図１は、本発明の撮像装置の構成を示す概略図である。図１において、本発明の撮像装置は、撮像部１と、負荷部２と、行選択部３と、列選択部４と、信号処理部５と、出力増幅部７とで構成される。信号処理部５と出力増幅部７とは、信号出力線６で接続されている。
【００１４】
撮像部１は、単位セルである画素が２次元に配列された撮像領域である。図１では、３×３の２次元状に配列された９画素を例示しているが、撮像機器に実際に用いられる撮像部１の画素数は、概ね数十万から数百万個程度である。負荷部２は、撮像部１の信号（出力電圧）を読み出すために、列単位で撮像部１の画素に負荷をかける。この負荷部２には、縦１列毎に同一の回路が１つ接続された構成が用いられる。行選択部３は、所定の制御線を用いて、撮像部１の画素に対して、行単位によるリセット（初期化）、リード（読み出し）及び行選択を制御する。列選択部４は、所定の制御線を用いて、撮像部１の画素に対して、列単位による列選択を制御する。信号処理部５は、撮像部１から出力される列単位の画素信号を処理して、信号出力線６に順次出力する。この信号処理部５には、縦１列毎に同一の回路が１つ接続された構成が用いられる。出力増幅部７は、信号出力線６から伝達された各々の画素信号を増幅して出力する。
本発明の撮像装置では、出力増幅部７の回路構成に特徴がある。以下、特徴を有する出力増幅部７について、具体的な説明を行う。
【００１５】
（第１の実施形態）
図２は、本発明の第１の実施形態に係る出力増幅部７の回路構成を示す図である。図２において、第１の実施形態に係る出力増幅部７は、容量素子Ｃ１と、ソースフォロワ回路９と、反転型増幅回路８と、電位リセット用の第５のトランジスタＴｒ５とを備える。ソースフォロワ回路９は、増幅用の第１のトランジスタＴｒ１と、負荷動作用の第２のトランジスタＴｒ２とで構成される。反転型増幅回路８は、増幅用の第３のトランジスタＴｒ３と、負荷動作用の第４のトランジスタＴｒ４とで構成される。典型的には、第１〜第４のトランジスタＴｒ１〜Ｔｒ４はｎＭＯＳトランジスタであり、第５のトランジスタＴｒ５はＭＯＳトランジスタである。
【００１６】
容量素子Ｃ１は、信号出力線６と、ソースフォロワ回路９の入力端、すなわち第１のトランジスタＴｒ１のゲートとを、接続する。第１のトランジスタＴｒ１は、電源ＶＤＤにドレインを接続し、容量素子Ｃ１を介して撮像部１の各単位セルの電圧信号をゲートに入力して、増幅した信号をソースから出力する。第２のトランジスタＴｒ２は、第１のトランジスタＴｒ１のソースにドレインを接続しかつＧＮＤにソースを接続し、ゲートにバイアス電圧Ｖｂｉａｓが印加されて負荷として動作する。
【００１７】
第３のトランジスタＴｒ３は、ＧＮＤにソースを接続し、第１のトランジスタＴｒ１のソースから出力される信号をゲートに入力して、反転増幅した信号ＶＯＵＴをドレインから出力する。第４のトランジスタＴｒ４は、電源ＶＤＤにドレイン及びゲートを接続し、第３のトランジスタＴｒ３のドレインにソースを接続して、デプレッション型の負荷として動作する。第５のトランジスタＴｒ５は、ソースフォロワ回路９の入力端と、反転型増幅回路８の出力端、すなわち第４のトランジスタＴｒ４のソースとを、ドレイン及びソースでそれぞれ接続する。そして、第５のトランジスタＴｒ５は、ゲートに印加されるリセット信号ＲＥＳＥＴに応じてスイッチング動作を行い、ソースフォロワ回路９の入力端と反転型増幅回路８の出力端との電位を一致させる。
【００１８】
図３は、第１の実施形態に係る出力増幅部７で処理される信号のタイミング例を示す図である。図３において、期間Ｔ１は、リセット信号ＲＥＳＥＴにＨｉｇｈ信号が供給されるリセット期間（フィールドスルー期間）であり、出力増幅部７に基準電位を与える期間である。期間Ｔ２は、リセット信号ＲＥＳＥＴにＬｏｗ信号が供給される信号読み出し期間であり、出力増幅部７が信号出力線６に現れる信号を増幅出力する期間である。
【００１９】
期間Ｔ１では、第５のトランジスタＴｒ５がＯＮの状態となり、反転型増幅回路８は、図４に示す等価回路となる。従って、このＯＮ状態における出力信号ＶＯＵＴのＤＣレベル、すなわち基準電位は、抵抗Ｒ１と抵抗Ｒ２との比率によって定まる。抵抗Ｒ１は、第４のトランジスタＴｒ４のサイズ（幅Ｗ×長さＬ）及び閾値で決定され、抵抗Ｒ２は、第３のトランジスタＴｒ３のサイズ（幅Ｗ×長さＬ）及び閾値とゲート電圧とで決定される。ゲート電圧は、ソースフォロワ回路９の入出力電位差によって調整可能である。なお、入出力電位差とは、第１のトランジスタＴｒ１のゲート電位とソース電位との差である。
【００２０】
期間Ｔ２では、第５のトランジスタＴｒ５がＯＦＦの状態となる。このＯＦＦ状態の場合、出力信号ＶＯＵＴには、信号出力線６に伝達された信号Ｖ０をアンプゲイン（電圧利得）倍した信号Ｖ１が出力される。なお、列選択部４によって順次選択されて信号出力線６に伝達される列毎の信号Ｖ０の変化量を列単位で確実に検出するために、信号出力線６のリセットと出力増幅回路７のリセットとを同期させる必要がある。
【００２１】
以上のように、本発明の第１の実施形態に係る出力増幅部によれば、電位リセット用のトランジスタを用いて、入力端の電位及び出力端の電位を基準電位にリセットすることができる。また、出力増幅部を構成する各トランジスタのトランジスタサイズや閾値電圧、及びバイアス電圧を変更することにより、リファレンス電圧を用いることなく出力ＤＣレベルを調節することができる。これにより、出力増幅部のゲインを低下させることなくリファレンス電圧に起因するノイズを抑圧することが可能となり、良好な画像を得ることができる。
【００２２】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る出力増幅部７の回路構成を示す図である。図５において、第２の実施形態に係る出力増幅部７は、容量素子Ｃ１と、第１のソースフォロワ回路９と、反転型増幅回路８と、電位リセット用の第５のトランジスタＴｒ５と、第２のソースフォロワ回路１０とを備える。第１のソースフォロワ回路９は、増幅用の第１のトランジスタＴｒ１と、負荷動作用の第２のトランジスタＴｒ２とで構成される。第２のソースフォロワ回路１０は、増幅用の第６のトランジスタＴｒ６と、負荷動作用の第７のトランジスタＴｒ７とで構成される。反転型増幅回路８は、増幅用の第３のトランジスタＴｒ３と、負荷動作用の第４のトランジスタＴｒ４とで構成される。典型的には、第１〜第４及び第６〜第７のトランジスタＴｒ１〜Ｔｒ４及びＴｒ６〜Ｔｒ７はｎＭＯＳトランジスタであり、第５のトランジスタＴｒ５はＭＯＳトランジスタである。
【００２３】
図５に示すように、第２の実施形態に係る出力増幅部７の回路構成は、上記第１の実施形態に係る出力増幅部７の回路構成に対して容量素子Ｃ１の前段に、第２のソースフォロワ回路１０をさらに加えた構成である。
【００２４】
第６のトランジスタＴｒ６は、電源ＶＤＤにドレインを接続し、信号出力線６を伝達してくる撮像部１の各単位セルの電圧信号をゲートに入力して、増幅した信号をソースから出力する。第７のトランジスタＴｒ７は、第６のトランジスタＴｒ６のソースにドレインを接続しかつＧＮＤにソースを接続し、ゲートにバイアス電圧Ｖｂｉａｓが印加されて負荷として動作する。第６のトランジスタＴｒ６のソースから出力される信号は、容量素子Ｃ１を介して第１のトランジスタＴｒ１のゲートに入力される。
【００２５】
以上のように、本発明の第２の実施形態に係る出力増幅部によれば、容量素子の前段にソースフォロワ回路を挿入することにより、上述した低ノイズ化の効果に加えて、容量素子と信号処理部とで生じるゲイン低下を抑制することが可能となる。
【産業上の利用可能性】
【００２６】
本発明の撮像装置は、高画質化が求められている家庭用ビデオカメラ、デジタルスチルカメラ及び携帯電話用カメラ等の撮像機器に利用可能であり、特にリファレンス電圧に起因するノイズを抑圧して良好な画像を得たい場合等に適している。
【図面の簡単な説明】
【００２７】
【図１】本発明及び従来に共通する一般的な撮像装置の構成を示す概略図
【図２】本発明の第１の実施形態に係る出力増幅部７の回路構成を示す図
【図３】第１の実施形態に係る出力増幅部７で処理される信号のタイミング例を示す図
【図４】本発明の第２の実施形態に係る出力増幅部７の回路構成を示す図
【図５】リセット期間における反転型増幅回路８の等価回路を示す図
【図６】従来の出力増幅部７０の回路構成を示す図
【図７】従来の出力増幅部７０における課題を説明する図
【符号の説明】
【００２８】
１  撮像部
２  負荷部
３  行選択部
４  列選択部
５  信号処理部
６  信号出力線
７、７０  出力増幅部
８  反転増幅回路
９、１０  ソースフォロワ回路
１９  オペアンプ
Ｃ１、Ｃ２１、Ｃ２３  容量素子
Ｒ１、Ｒ２  抵抗
Ｔｒ１〜Ｔｒ７、Ｔｒ２２  トランジスタ
【図１】
2006311335.tif 000003
【図２】
2006311335.tif 000004
【図３】
2006311335.tif 000005
【図４】
2006311335.tif 000006
【図５】
2006311335.tif 000007
【図６】
2006311335.tif 000008
【図７】
2006311335.tif 000009
【手続補正書】
【提出日】平成18年4月28日(2006.4.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
期間Ｔ２では、第５のトランジスタＴｒ５がＯＦＦの状態となる。このＯＦＦ状態の場合、出力信号ＶＯＵＴには、信号出力線６に伝達された信号Ｖ０をアンプゲイン（電圧利得）倍した信号Ｖ１が出力される。なお、列選択部４によって順次選択されて信号出力線６に伝達される列毎の信号Ｖ０の変化量を列単位で確実に検出するために、信号出力線６のリセットと出力増幅部７のリセットとを同期させる必要がある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
１  撮像部
２  負荷部
３  行選択部
４  列選択部
５  信号処理部
６  信号出力線
７、７０  出力増幅部
８  反転型増幅回路
９、１０  ソースフォロワ回路
１９  オペアンプ
Ｃ１、Ｃ２１、Ｃ２３  容量素子
Ｒ１、Ｒ２  抵抗
Ｔｒ１〜Ｔｒ７、Ｔｒ２２  トランジスタ