(57)【要約】【課題】  論理演算により高精度に温度補償を行える温度補償回路を備えた温度補償発振回路を提供する。【解決手段】  温度補償回路を備えた温度補償発振回路は、圧電振動子１２の周囲温度を測定し、当該測定結果をディジタル信号で出力する温度検出部２２と、前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子１２の周波数温度特性を補償する補償信号として出力する変換処理部２８と、所定の周波数で発振する前記圧電振動子１２と、前記補償信号に応じて素子値を変化させて前記圧電振動子１２の発振周波数を調整する周波数調整手段とを備えた構成である。【選択図】    図１
2006166393.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、
前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、
前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、
前記補償信号に応じて前記圧電振動子の発振周波数を調整する周波数調整手段とを備え、
前記変換処理部は、
前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、
前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、
を備えた変換論理回路である、
ことを特徴する温度補償回路を備えた温度補償発振回路。
【請求項２】
圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、
前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、
前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、
前記補償信号に応じて前記発振信号を変化させる周波数調整手段とを備え、
前記変換処理部は、
前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、
前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、
を備えた変換論理回路である、
ことを特徴する温度補償回路を備えた温度補償発振回路。
【請求項３】
前記折り返し回路は、前記ディジタル信号の最上位桁と上位から２桁目以下のとを入力する排他的論理和を備え、
前記抑制回路は、
前記折り返し回路から出力される前記信号の上位３桁を入力する否定論理積と、
前記折り返し回路から出力される前記信号の上位４桁目以下の桁と、否定論理積の出力とを入力する論理積とを備えた、
ことを特徴する請求項１または２に記載の温度補償回路を備えた温度補償発振回路。
【請求項４】
前記折り返し回路は、前記ディジタル信号の最上位桁と上位から２桁目以下の桁とを入力する排他的論理和を備え、
前記抑制回路は、
前記折り返し回路から出力される前記信号と、予め設定された抑制値とを入力してどちらが大きいかを比較判定し、当該判定結果を出力するマグニチュードコンパレータと、
前記折り返し回路から出力される前記信号と、予め設定された前記抑制値とを入力し、  前記マグニチュードコンパレータから出力された当該判定結果に基づいて、前記信号および前記抑制値のいずれか一方を出力するセレクタとを備えた、
ことを特徴する請求項１または２に記載の温度補償回路を備えた温度補償発振回路。
【請求項５】
前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ／ディジタル変換器とを備え、
前記アナログ／ディジタル変換器は、前記アナログ信号およびディジタル／アナログ変換器の出力信号を入力する比較器と、前記比較器に接続した前記逐次比較レジスタと、基準信号および前記逐次比較レジスタの出力信号を入力する前記ディジタル／アナログ変換器とを備えた逐次比較型であり、
前記ディジタル／アナログ変換器は、前記基準信号として電位の異なる第１基準信号と第２基準信号とを入力し、前記第１基準信号と前記アナログ信号とを比較した結果に応じて、前記第１基準信号と前記第２基準信号とのいずれかを選ぶ選択手段を備えた、
ことを特徴とする請求項１または２に記載の温度補償回路を備えた温度補償発振回路。
【請求項６】
前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ／ディジタル変換器とを備え、
前記アナログ／ディジタル変換器は、前記アナログ信号を入力する積分回路と、前記積分回路に接続した放電回路と、前記放電回路に接続したカウンタとを備えた２重積分型であり、
前記放電回路は、カウンタの出力信号に応じて放電電流を調整する電流調整回路を後段に備えた、
ことを特徴とする請求項１または２に記載の温度補償回路を備えた温度補償発振回路。
【請求項７】
前記周波数調整手段は、コンデンサとスイッチとを直列接続した回路を並列に複数接続した容量アレイであることを特徴とする請求項１に記載の温度補償回路を備えた温度補償発振回路。
【請求項８】
前記周波数調整手段は、分周器を備えた論理緩急回路であることを特徴とする請求項２に記載の温度補償回路を備えた温度補償発振回路。
【請求項９】
温度補償された前記圧電振動子の発振周波数の出力段に、計時回路を備えたことを特徴とする請求項１または２に記載の温度補償回路を備えた温度補償発振回路。
【請求項１０】
前記変換処理部と前記周波数調整手段との間に、前記補償信号の情報を入力して、新たな前記補償信号が入力されるまで前記情報を記憶保持するラッチを設けたことを特徴とする請求項１または２に記載の温度補償回路を備えた温度補償発振回路。
【請求項１１】
前記圧電振動子は、２次関数で近似される周波数温度特性を有することを特徴とする請求項１ないし１０のいずれかに記載の温度補償回路を備えた温度補償発振回路。
【請求項１２】
請求項１ないし１１のいずれかに記載の温度補償回路を備えた温度補償発振回路を搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は温度補償回路を備えた温度補償発振回路および電子機器に係り、特にディジタル温度補償方式の発振回路に関する。
【背景技術】
【０００２】
温度補償回路を備えた発振回路は、温度補償圧電発振器やリアルタイムクロックを構成することができる。温度補償圧電発振器１は、図１８に示すように、圧電振動子２に接続された発振回路３と、この発振回路３を制御する制御回路４と、制御回路４の前段に接続されたアナログ／ディジタル（Ａ／Ｄ）変換器５と、Ａ／Ｄ変換器５の前段に接続された温度センサ６とを備えた構成である。前記圧電振動子２に接続された発振回路３は、発振周波数を変えるための容量アレイ等を備えている。また制御回路４には、記憶部７が接続されている。この記憶部７は、温度補償圧電発振器１の動作温度範囲内における、温度に対する容量アレイの容量値を表すデータ（補正値）が保存されている。この補正値は、圧電発振器１を恒温槽内に収容した後、圧電発振器１を発振させた状態で周囲温度を変化させて取得する。
【０００３】
温度センサ６は、圧電振動子２の周囲温度を測定して、この測定結果をアナログ信号としてＡ／Ｄ変換器５に出力する。Ａ／Ｄ変換器５は、前記アナログ信号をディジタル信号に変換した後、このディジタル信号を制御回路４に出力する。制御回路４は、ディジタル信号を入力した後、このディジタル信号の値に応じた補正値を記憶部７から読み出して発振回路３へと出力する。発振回路３は、入力された補正値に応じて容量アレイの容量値を変える等の方法により、発振周波数を調整して出力する。
【０００４】
そして温度補償圧電発振器について開示されたものとして、例えば特許文献１〜３が挙げられる。特許文献２に開示された温度補償圧電発振器は、制御する温度の隣接する二点間の既知の制御値を単純な平均値を用いて補間することで温度補償制御する温度間隔を１／２に狭めて、メモリ回路の容量を増やすことなく、周波数温度補償制御の精度を高めたものである。また特許文献３に開示された温度補償圧電発振器は、補償データの絶対値ではなく、隣接データとの差分をメモリに順次記憶することによって、メモリ消費容量を低減するものである。
【特許文献１】特開昭４８−２５４６３号公報（図９参照）
【特許文献２】特開平５−１５２８４６号公報
【特許文献３】特開平８−１３０４１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、記憶部に記憶される補正値は、圧電発振器を恒温槽内に収容した後、圧電発振器を発振させた状態で周囲温度を変化させて取得しなければならないので、データの取得に時間がかかる問題があった。
【０００６】
また高精度な温度補償を行うにはデータを増やす必要があるので、データの消去が可能なメモリ（ＥＰＲＯＭ）等で構成された記憶部の記憶容量を増やさなくてはならず、データの書き込み時間が長くなる等の問題があった。
【０００７】
本発明は、温度補償のために記憶部を使用することなく、高精度に温度補償を行える温度補償回路を備えた温度補償発振回路を提供することを目的とする。
また、この温度補償回路を備えた温度補償発振回路を搭載した電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る温度補償回路を備えた温度補償発振回路は、圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、前記補償信号に応じて前記圧電振動子の発振周波数を調整する周波数調整手段とを備え、前記変換処理部は、前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、を備えた変換論理回路である、ことを特徴としている。
【０００９】
また本発明に係る温度補償回路を備えた温度補償発振回路は、圧電振動子に接続され、所定の周波数の発振信号を出力する発振回路であって、前記圧電振動子の周囲温度の測定データをディジタル信号で出力する温度検出部と、前記ディジタル信号を論理演算し、当該演算結果を前記圧電振動子の周波数温度特性を補償する補償信号として出力する変換処理部と、前記補償信号に応じて前記発振信号を変化させる周波数調整手段とを備え、前記変換処理部は、前記ディジタル信号を入力して、動作温度範囲の中心温度よりも大きい前記ディジタル信号を反転処理する折り返し回路と、前記折り返し回路からの信号を入力し、前記動作温度範囲の中心温度を含む範囲内の前記信号であれば前記信号を抑制して同値の前記補償信号を出力し、範囲外の前記信号であれば前記信号を前記補償信号として出力する抑制回路と、を備えた変換論理回路である、ことを特徴としている。
【００１０】
温度補償回路を備えた温度補償発振回路は、補償信号の値と周波数調整手段の素子値が１対１に対応付けられているので、補償信号に応じて周波数調整手段を制御することができ、圧電振動子の周波数温度特性を温度補償できる。そして本発明に係る温度補償回路を備えた温度補償発振回路は、論理演算により圧電振動子の周波数温度特性を温度補償するためのデータ（演算結果）を得ることができる。したがって論理演算だけで補償信号が得られるので、短時間で周波数調整手段を制御するデータを得ることができる。また製造時に全ての前記データを記憶させる工程がないので、このデータの書き込みのための時間を削減することができる。
【００１１】
また抑制回路は、入力される信号の値が中心温度を含んだある範囲内であれば、出力信号を同じ値に抑制し、変換処理部から出力される信号波形に平坦領域を形成する。すなわち変換処理部は、出力される補償信号の信号波形を論理演算により台形にしているので、ディジタル信号の値が平坦領域内であれば同じ値の補償信号が出力される。したがって平坦領域内では温度補償後の周波数温度特性が圧電振動子の周波数温度特性に沿う形状になり、平坦領域外では周波数偏差が零に近づく値となり、温度補償を高精度に行うことができる。また変換処理部は、折り返し回路および抑制回路を簡単な論理回路で構成できるので、小規模の回路構成にすることができ、低消費電力化することができる。また論理回路の製造コストを削減することができる。したがって温度補償回路を備えた温度補償発振回路は、小型化、低消費電力化および製造コストの低減ができる。
【００１２】
前記折り返し回路は、前記ディジタル信号の最上位桁ＩＮｎと上位から２桁目以下の桁ＩＮｎ−１，…ＩＮ０とを入力する排他的論理和ＥＸＯＲｎ−１〜ＥＸＯＲ０を備え、前記抑制回路は、前記折り返し回路から出力される前記信号の上位３桁（排他的論理和ＥＸＯＲｎ−１，…ＥＸＯＲｎ−３の出力信号）を入力する否定論理積ＮＡＮＤと、前記折り返し回路から出力される前記信号の上位４桁目以下（排他的論理積ＥＸＯＲｎ−４，…ＥＸＯＲ０）の桁と、否定論理積ＮＡＮＤの出力とを入力する論理積ＡＮＤｎ−４〜ＡＮＤ０とを備えた、ことを特徴としている。これにより排他的論理和でディジタル信号を反転処理することができ、否定論理積および論理積で台形処理することができる。
【００１３】
前記折り返し回路は、前記ディジタル信号の最上位桁ＩＮｎと上位から２桁目以下の桁ＩＮｎ−１，…ＩＮ０とを入力する排他的論理和ＥＸＯＲｎ−１〜ＥＸＯＲ０を備え、前記抑制回路は、前記折り返し回路から出力される前記信号と、予め設定された抑制値とを入力してどちらが大きいかを比較判定し、当該判定結果を出力するマグニチュードコンパレータと、前記折り返し回路から出力される前記信号と、予め設定された前記抑制値とを入力し、前記マグニチュードコンパレータから出力された当該判定結果に基づいて、前記信号および前記抑制値のいずれか一方を出力するセレクタとを備えた、ことを特徴としている。これにより排他的論理和でディジタル信号を反転処理することができ、セレクタおよびマグニチュードコンパレータで台形処理することができる。
【００１４】
前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ／ディジタル変換器とを備え、前記アナログ／ディジタル変換器は、前記アナログ信号およびディジタル／アナログ変換器の出力信号を入力する比較器と、前記比較器に接続した前記逐次比較レジスタと、基準信号および前記逐次比較レジスタの出力信号を入力する前記ディジタル／アナログ変換器とを備えた逐次比較型であり、前記ディジタル／アナログ変換器は、前記基準信号として電位の異なる第１基準信号と第２基準信号とを入力し、前記第１基準信号と前記アナログ信号とを比較した結果に応じて、前記第１基準信号と前記第２基準信号とのいずれかを選ぶ選択手段を備えた、ことを特徴としている。最上位桁を決定するときに用いられる基準信号と、他の桁を決定するときに用いられる基準信号とで異なる基準信号を使用しているので、アナログ／ディジタル変換器から出力される信号波形の傾きを中間点で変えることができる。この中間点は温度補償回路を備えた温度補償発振回路の動作温度範囲の中心温度に対応するので、アナログ／ディジタル変換器から出力される信号波形の傾きを中心温度よりも低温側と高温側とで変えることができる。これにより圧電振動子の左右非対称な周波数温度特性にあわせた温度補償を行うことができる。
【００１５】
前記温度検出部は、前記圧電振動子の周囲温度を測定する温度センサと、前記温度センサから出力されるアナログ信号をディジタル信号に変換するアナログ／ディジタル変換器とを備え、前記アナログ／ディジタル変換器は、前記アナログ信号を入力する積分回路と、前記積分回路に接続した放電回路と、前記放電回路に接続したカウンタとを備えた２重積分型であり、前記放電回路は、カウンタの出力信号に応じて放電電流を調整する電流調整回路を後段に備えた、ことを特徴としている。最上位桁によって放電電流を変化させるので、アナログ／ディジタル変換器から出力される信号波形の傾きを中間点で変えることができる。この中間点は温度補償回路を備えた温度補償発振回路の動作温度範囲の中心温度に対応するので、アナログ／ディジタル変換器から出力される信号波形の傾きを中心温度よりも低温側と高温側とで変えることができる。これにより圧電振動子の左右非対称な周波数温度特性にあわせた温度補償を行うことができる。
【００１６】
前記周波数調整手段は、コンデンサとスイッチとを直列接続した回路を並列に複数接続した容量アレイであることを特徴としている。この容量緩急方式は、容量アレイの容量値を補償信号に応じて変化させて、圧電振動子の発振周波数を調整している。これにより圧電振動子の周波数温度特定を温度補償することができる。
【００１７】
前記周波数調整手段は、分周器を備えた論理緩急回路であることを特徴としている。この論理緩急方式は、分周器の分周比を補償信号に応じて変化させて、発振信号の周波数を変化させている。これにより圧電振動子の周波数温度特性を温度補償することができる。
【００１８】
温度補償された前記圧電振動子の発振周波数の出力段に、計時回路を備えたことを特徴としている。この計時回路により時計やカレンダーの表示や出力をすることができるので、リアルタイムクロックを構成することができる。
【００１９】
前記変換処理部と前記周波数調整手段との間に、前記補償信号の情報を入力して、新たな前記補償信号が入力されるまで前記情報を記憶保持するラッチを設けたことを特徴としている。ラッチの前段に接続されている温度検出部および変換処理部を間欠動作させても、ラッチから連続的に補償信号を出力することができる。したがって温度検出部および変換処理部を間欠動作させることにより、電力消費量を削減することができる。
【００２０】
前記圧電振動子は、２次関数で近似される周波数温度特性を有することを特徴としている。これにより温度補償回路を備えた温度補償発振回路は、２次関数で近似される圧電振動子の周波数温度特性に上述した温度補償を適用すると、正確に温度補償を行うことができる。
【発明を実施するための最良の形態】
【００２１】
以下に、温度補償回路を備えた温度補償発振回路および電子機器の最良の実施形態について説明する。温度補償回路を備えた温度補償発振回路は、温度補償圧電発振器やリアルタイムクロックを構成することができる。したがって以下の実施形態では、温度補償圧電発振器を構成した形態について説明する。
【００２２】
まず第１の実施形態について説明する。図１は温度補償圧電発振器のブロック図である。図２は変換論理回路の説明図である。図３は容量アレイの説明図である。第１の実施形態に係る温度補償圧電発振器１０は、２次関数で近似される周波数温度特性を有する圧電振動子１２を有している。圧電振動子１２は、例えば音叉型圧電振動子や弾性表面波共振子、ＢＴカット圧電振動子等であればよい。この圧電振動子１２には、この振動子１２を発振させるための発振回路１４が接続されている。また発振回路１４には、圧電振動子１２の発振周波数を調整するための周波数調整手段となる容量アレイ１６が設けられている。容量アレイ１６は、容量値の異なる複数のコンデンサ１８を並列に接続し、これらのコンデンサ１８にそれぞれスイッチ２０が接続されたものである。
【００２３】
また温度補償圧電発振器１０は、圧電振動子１２の周囲温度を測定し、当該測定結果を温度検出信号として出力する温度検出部２２を備えている。具体的には、温度検出部２２は、圧電振動子１２の周囲温度を測定し、測定結果をアナログ信号で出力する温度センサ２４と、入力した前記アナログ信号をディジタル信号に変換して出力するアナログ／ディジタル（Ａ／Ｄ）変換器２６とを備えている。したがって温度検出部２２から出力される温度検出信号はディジタル信号となる。
【００２４】
この温度検出部２２の後段には、温度補償圧電発振器１０の動作温度範囲内において圧電振動子１２の周波数温度特性を温度補償する変換処理部２８が接続されている。この変換処理部２８は変換論理回路３０で構成され、前記温度検出信号を論理演算して温度補償の信号（補償信号）を出力するものである。変換論理回路３０は、Ａ／Ｄ変換器２６の出力ビット数に応じた数の入力を有し、最上位桁とそれ以下の桁とを入力する排他的論理和で構成された折り返し回路３２と、この折り返し回路３２から出力される信号を入力する否定論理積および論理積で構成された抑制回路３４とを備えている。
【００２５】
具体的には、折り返し回路３２はＡ／Ｄ変換器２６の出力ビット数に応じた入力ＩＮ０〜ＩＮ５を有し、最上位桁ＩＮ５とそれ以下の桁ＩＮ４，ＩＮ３，…ＩＮ０とを入力する排他的論理和ＥＸＯＲ０〜ＥＸＯＲ４を備えている。そして抑制回路３４は、排他的論理和ＥＸＯＲ２〜ＥＸＯＲ４の出力信号を入力する否定論理積ＮＡＮＤと、否定論理積ＮＡＮＤの出力信号と排他的論理和ＥＸＯＲ０の出力信号とを入力する論理積ＡＮＤ０と、否定論理積ＮＡＮＤの出力信号と排他的論理和ＥＸＯＲ１の出力信号とを入力する論理積ＡＮＤ１とを備えている。なお本実施形態では６ビットの変換論理回路３０を示しているが、ビット数は６ビットに限定されることはない。
【００２６】
このような折り返し回路３２は、温度補償圧電発振器１０の動作温度範囲の中心温度よりも大きい信号を反転処理するものであり、また抑制回路３４は、前記動作温度範囲の中心温度を含む所定の範囲内の信号を抑制するものである。
【００２７】
そして温度補償回路は、温度検出部２２および変換処理部２８から構成されている。この変換処理部２８の後段は発振回路１４に接続され、前記補償信号は容量アレイ１６に設けられた各スイッチ２０のＯＮ／ＯＦＦ制御を行って、容量アレイ１６の容量値（素子値）を変化させる。また補償信号の値と、容量アレイ１６の各スイッチ２０をＯＮ／ＯＦＦ制御する値（容量アレイ１６の容量値）とは１対１に対応付けられている。
【００２８】
次に、第１の実施形態に係る温度補償圧電発振器１０の動作について説明する。図４はＡ／Ｄ変換器２６、折り返し回路３２および抑制回路３４の入力信号と出力信号との関係を示す信号波形の説明図である。なお図４（ｂ），（ｃ）の横軸に示す入力信号は、変換論理回路３０への入力信号を表している。まず温度センサ２４は、圧電振動子１２の周囲温度を測定し、この測定結果をアナログ信号で出力する。Ａ／Ｄ変換器２６は、アナログ信号をディジタル信号に変換する。このとき温度補償圧電発振器１０の動作温度範囲は、Ａ／Ｄ変換によって所定のステップに分割され、本実施の形態では６４段階に分割されている。このときＡ／Ｄ変換器２６における入力信号と出力信号との関係は、図４（ａ）に示すようになる。そして、例えば温度補償圧電発振器１０の動作温度範囲が−３０℃〜８０℃であり、中心温度が２５℃の場合、これを６ビットで分割すると１ステップあたり約１．７℃となる。なお温度センサ２４において測定温度と出力信号との関係にバラツキがある場合は、Ａ／Ｄ変換器２６に温度センサ２４のバラツキを調整するオフセット回路やフルスケール回路を設けることにより、Ａ／Ｄ変換器２６からの出力にバラツキを無くすことが可能になる。
【００２９】
Ａ／Ｄ変換器２６から出力されたディジタル信号は、変換論理回路３０の折り返し回路３２に入力される。この折り返し回路３２により、図４（ｂ）に示すように、温度補償圧電発振器１０の動作温度範囲の中心温度よりも大きい信号が反転処理される。例えば、温度補償圧電発振器１０の動作温度範囲が−３０℃〜８０℃であり、中心温度を２５℃とすると、２５℃よりも大きい信号、すなわち６ビットでＡ／Ｄ変換したディジタル信号の１０進数標記で３２よりも大きい入力値が反転処理される。したがって折り返し回路３２の入力信号と出力信号との関係は、入力値３２を中心とした線対称となり、形状は三角形となる。
【００３０】
折り返し回路３２から出力された信号は抑制回路３４に入力される。この抑制回路３４により、図４（ｃ）に示すように、動作温度範囲の中心温度を含む所定の温度範囲内（入力値範囲内）の信号が抑制（平坦化）される。例えば、温度補償圧電発振器１０の動作温度範囲が−３０℃〜８０℃とし、中心温度を２５℃とした場合、６ビットでＡ／Ｄ変換した後の中心温度は１０進数標記で３２となり、所定の温度範囲（入力値範囲）を１０進数標記で２８〜３５とすると、この２８〜３５範囲の信号が入力されると同じ値を出力する。このように抑制回路３４は、所定の温度範囲内の信号が入力されると一定の値を出力するように抑制するので、抑制回路３４の入力信号と出力信号との関係は、所定の温度範囲が平坦（平坦領域）となり、全体として台形になる。
【００３１】
この抑制回路３４から出力される信号は、変換論理回路３０から出力される補償信号となる。そして補償信号は容量アレイ１６のアドレス値、すなわち容量アレイ１６の各スイッチ２０をＯＮ／ＯＦＦさせて所望の容量値を得るための制御信号となる。そして補償信号に応じて容量アレイ１６の容量値を調整することにより、圧電振動子１２の発振周波数が調整されて、周波数温度特性の周波数偏差が零になるように温度補償される。
【００３２】
図５は温度補償圧電発振器１０の周波数温度特性である。なお図５の実線は温度補償圧電発振器１０の周波数温度特性であり、破線は圧電振動子１２の周波数温度特性である。補償信号は、図４（ｃ）に示すように、前記平坦領域内の入力信号に対しては同じ値の信号を出力するので、容量アレイ１６の容量値は同じになる。したがって圧電発振器の周波数温度特性は、前記平坦領域内では圧電振動子１２の周波数温度特性と同様の形状になる。
【００３３】
前記平坦領域の外側では、補償信号に応じて容量値が調整されるので、この容量値に応じて圧電振動子１２の周波数温度特性が温度補償される。そして平坦領域の外側では、ディジタル方式により温度補償をしているので、温度補償圧電発振器１０の動作温度範囲を複数に分割したステップ毎に温度補償圧電発振器１０の周波数温度特性が裁断される。すなわち温度補償後の周波数温度特性は連続的にはならず、前記ステップ毎に断片化されている。なお温度補償圧電発振器１０の動作温度範囲を分割するビット数を大きくすれば、ビットのステップ毎の振幅は小さくなる。
【００３４】
このように第１の実施形態に係る温度補償圧電発振器１０は、簡単な変換論理回路３０を用いることで、温度センサ２４が測定した温度に応じて容量アレイ１６の容量値を調整することができる。この変換論理回路３０は、小規模な集積回路（ＩＣ）チップで形成することができるので、前記ＩＣチップの製造コストを低減することができる。また温度補償を行うために、温度センサで測定した温度と容量アレイの容量値との対応付けをメモリに記憶する必要がないので、この対応付けるデータの書き込み時間を削減することができる。したがって温度補償圧電発振器１０の製造コストも低減することができる。さらに変換論理回路３０は小型化できるので、温度補償圧電発振器１０も小型化することができる。
【００３５】
また本実施形態に係る温度補償圧電発振器１０は、温度と容量値とを対応付けるための温度補償データを取得する必要がないので、温度補償データを取得するための時間を削減することができる。
さらに本実施形態に係る温度補償圧電発振器１０は、簡単な変換論理回路３０であるために低消費電力化することができる。
【００３６】
なお温度補償圧電発振器１０の温度補償を高精度化するためには、変換処理部２８に入力されるディジタル信号のビット数を大きくすればよい。すなわち温度補償圧電発振器１０の動作温度範囲を細かいステップで分割すればよい。このためには、変換論理回路を次の構成にすればよい。図６はビット数を増やした変換論理回路の説明図である。変換論理回路３０は、ビット数を大きくする場合、図２に示す変換論理回路３０の下側に排他的論理和と論理積とを増やしていけばよい。具体的には、変換論理回路３０は、折り返し回路３２および抑制回路３４を備えた構成である。前記折り返し回路３２は、Ａ／Ｄ変換器２６の出力ビット数に応じた数の入力ＩＮ０〜ＩＮｎを有し、最上位桁ＩＮｎとそれ以下の桁ＩＮｎ−１，ＩＮｎ−２，…ＩＮ０とを入力する排他的論理和ＥＸＯＲ０〜ＥＸＯＲｎ−１を備えている。そして前記抑制回路３４は、排他的論理和ＥＸＯＲｎ−３〜ＥＸＯＲｎ−１の出力信号を入力する否定論理積ＮＡＮＤ、および否定論理積ＮＡＮＤの出力と排他的論理積ＥＸＯＲｎ−４〜ＥＸＯＲ０の桁の１つとを入力する論理積ＡＮＤ０〜ＡＮＤｎ−４を備えている。この抑制回路３４からは、補償信号ＯＵＴ０〜ＯＵＴｎ−１が出力される。このように変換論理回路３０を構成することにより、変換処理部２８はビット数を大きくすることができ、温度補償圧電発振器１０の温度補償を高精度化できる。
【００３７】
次に、第２の実施形態ついて説明する。第２の実施形態では、第１の実施形態に係る温度補償発振器の変形例について説明する。具体的には、第２の実施形態に係る温度補償圧電発振器は、第１の実施形態に係る温度補償圧電発振器と比較して変換論理回路の構成が異なっているので、主に変換論理回路の構成について説明する。なお第１の実施形態に係る温度補償圧電発振器と同構成の部分には同番号を付し、その説明を省略または簡略する。第２の実施形態に係る温度補償圧電発振器１０は、温度センサ２４およびＡ／Ｄ変換器２６を備えた温度検出部２２と、変換論理回路８０を備えた変換処理部２８と、圧電振動子１２を備えた発振回路１４とを備えた構成である（図１を参照）。
【００３８】
図７は第２の実施形態に係る変換論理回路の説明図である。変換論理回路８０は、折り返し回路３２および抑制回路８２を備えている。折り返し回路３２は、温度検出部２２から出力された温度検出信号（ディジタル信号）を入力して、温度補償圧電発振器１０の動作温度範囲の中心温度よりも値の大きいディジタル信号を反転処理するものである。また抑制回路８２は、折り返し回路３２から出力された信号を入力し、この信号が前記動作温度範囲の中心温度を含む所定の範囲内であれば前記信号を抑制して同値の補償信号を出力し、この信号が範囲外であれば前記信号を補償信号として出力するものである。
【００３９】
具体的には、折り返し回路３２は、Ａ／Ｄ変換器２６の出力ビット数に応じた入力ＩＮ０〜ＩＮ５を有し、最上位桁ＩＮ５とそれ以下の桁ＩＮ４，ＩＮ３，…ＩＮ０とを入力する排他的論理和ＥＸＯＲ０〜ＥＸＯＲ４を備えている。抑制回路８２は、折り返し回路３２から出力される信号を入力するセレクタ８４およびマグニチュードコンパレータ８６を備えている。また抑制回路８２には、前記動作温度範囲の中心温度を含む所定の範囲内であれば同じ値を出力するように抑制値ｅ０〜ｅ４が予め設定されており、この抑制値はセレクタ８４およびマグニチュードコンパレータ８６に入力される。
【００４０】
そしてマグニチュードコンパレータ８６は、折り返し回路３２から出力される信号と抑制値とを入力した後、どちらの値が大きいかを比較判定し、当該判定結果をセレクタ８４に出力するものである。またセレクタ８４は、マグニチュードコンパレータ８６からの当該判定結果を入力し、当該判定結果に基づいて前記信号および前記抑制値のいずれか一方を出力するものである。なお本実施形態では６ビットの変換論理回路８０を示しているが、ビット数は６ビットに限定されることはない。
【００４１】
次に、変換論理回路８０の動作について説明する。Ａ／Ｄ変換器２６から出力された温度補償信号（ディジタル信号）は、変換論理回路８０の折り返し回路３２に入力される。この折り返し回路３２により、温度補償圧電発振器１０の動作温度範囲の中心温度よりも大きい値のディジタル信号が反転処理される（図４（ｂ）を参照）。
【００４２】
折り返し回路３２から出力された信号は抑制回路８２に入力される。すなわち前記信号は、セレクタ８４およびマグニチュードコンパレータ８６に入力される。また抑制回路８２には、抑制値が予め設定されており、この抑制値もセレクタ８４およびマグニチュードコンパレータ８６に入力される。なお抑制値は、図４（ｃ）に示す出力値αであり、平坦領域における抑制回路８２の出力値である。したがってマグニチュードコンパレータ８６は、折り返し回路３２から出力された信号と抑制値とを比較して、前記信号が抑制値よりも小さければ、セレクタ８４に対して前記信号を選択するように当該判定結果を出力する。セレクタ８４は、当該判定結果に基づいて、入力されている前記信号と抑制値とから前記信号を選択し、これを抑制回路８２の出力信号ＯＵＴ０〜ＯＵＴ４として出力する。またマグニチュードコンパレータ８６は、前記信号と抑制値とを比較して、前記信号が抑制値よりも大きければ、セレクタ８４に対して抑制値を選択するように当該判定結果を出力する。セレクタ８４は、当該判定結果に基づいて、入力されている前記信号と抑制値とから抑制値を選択し、これを抑制回路８２の出力信号ＯＵＴ０〜ＯＵＴ４として出力する。
【００４３】
このような変換論理回路８０では、抑制値を任意の値に設定することができるので、平坦領域における変換論理回路８０の出力信号ＯＵＴ０〜ＯＵＴ４の値を任意に設定することができ、平坦領域の幅も任意に設定することができる。したがって変換論理回路８０の出力信号ＯＵＴ０〜ＯＵＴ４を細かく設定できるので、圧電振動子１２の周波数温度特性に応じて高精度に温度補償ができる。
【００４４】
なおＡ／Ｄ変換器の出力ビット数が任意の数の場合には、変換論理回路８０を次のような構成にすればよい。図８は任意のビット数が入力される変換論理回路の説明図である。変換論理回路８０は、Ａ／Ｄ変換器２６から任意のビット数の信号を入力する場合、折り返し回路３２から出力される信号のビット数に応じたビット数の抑制値を設定すればよい。
【００４５】
具体的には、折り返し回路３２は、前記ディジタル信号の最上位桁ＩＮｎと上位から２桁目以下の桁ＩＮｎ−１，…ＩＮ０とを入力する排他的論理和ＥＸＯＲｎ−１〜ＥＸＯＲ０を備えている。また抑制回路８２は、折り返し回路３２から出力される信号ｂｎ−１〜ｂ０と、この信号と同じビット数に設定された抑制値ｅｎ−１〜ｅ０とを入力するマグニチュードコンパレータ８６およびセレクタ８４を備えている。そしてマグニチュードコンパレータ８６は、信号ｂｎ−１〜ｂ０と抑制値ｅｎ−１〜ｅ０とを比較して、信号ｂｎ−１〜ｂ０が抑制値ｅｎ−１〜ｅ０よりも小さな値であれば、セレクタ８４に対して信号ｂｎ−１〜ｂ０を選択するように判定結果を出力する。セレクタ８４は、この判定結果に基づいて信号ｂｎ−１〜ｂ０を選択し、これを変換論理回路８０の出力信号ＯＵＴｎ−１〜ＯＵＴ０として出力する。またマグニチュードコンパレータ８６は、信号ｂｎ−１〜ｂ０と抑制値ｅｎ−１〜ｅ０とを比較して、信号ｂｎ−１〜ｂ０が抑制値ｅｎ−１〜ｅ０よりも大きな値であれば、セレクタ８４に対して抑制値ｅｎ−１〜ｅ０を選択するように判定結果を出力する。セレクタ８４は、この判定結果に基づいて抑制値ｅｎ−１〜ｅ０を選択し、これを変換論理回路８０の出力信号ＯＵＴｎ−１〜ＯＵＴ０として出力する。
このような変換論理回路８０の構成にすることにより、変換論理回路８０は、Ａ／Ｄ変換器２６から出力される任意のビット数の温度補償信号ＩＮｎ〜ＩＮ０に対応して、補償信号ＯＵＴｎ−１〜ＯＵＴ０を出力することができる。
【００４６】
次に、第３の実施形態について説明する。第３の実施形態では、第１，第２の実施形態に係る温度補償圧電発振器の変形例について説明するので、第１，第２の実施形態に係る温度補償圧電発振器と同構成の部分には同番号を付し、その説明を省略または簡略する。通常、圧電振動子１２の周波数温度特性は頂点温度を基準として左右非対称な２次曲線であり、頂点温度を基準とした低温側の周波数温度特性（左側の曲線）は、高温側の周波数温度特性（右側の曲線）よりもなだらかである。このため第３の実施形態に係る温度補償圧電発振器１０は、より高精度な温度補償を行うために、左右非対称な圧電振動子１２の周波数温度特性にあわせて温度補償を行う構成となっている。すなわち第３の実施形態に係る温度補償圧電発振器１０は、温度センサ２４およびＡ／Ｄ変換器４２を備えた温度検出部２２と、変換論理回路３０，８０を備えた変換処理部２８と、圧電振動子１２を備えた発振回路１４とを備えた構成である（図１を参照）。温度センサ２４、変換論理回路３０，８０、圧電振動子１２および発振回路１４は、第１，第２の実施形態で説明したものと同構成であればよい。そして圧電振動子１２の周波数温度特性にあわせた温度補償を行うために、Ａ／Ｄ変換器４２は逐次比較型Ａ／Ｄ変換器４２ａまたは２重積分型Ａ／Ｄ変換器４２ｂを用いればよい。
【００４７】
次に、逐次比較型Ａ／Ｄ変換器４２ａについて説明する。図９は逐次比較型Ａ／Ｄ変換器の説明図である。逐次比較型Ａ／Ｄ変換器４２ａは、温度センサ２４から出力されるアナログ信号を入力するサンプル／ホールド（Ｓ／Ｈ）回路４４を備えている。このＳ／Ｈ回路４４の後段には、Ｓ／Ｈ回路４４から出力される信号とディジタル／アナログ（Ｄ／Ａ）変換器４６の出力信号とを入力する比較器４８が設けられている。比較器４８の後段には、比較器４８から出力される信号を入力して、ビットの最上位桁から最下位桁までを出力する逐次比較レジスタ５０を備えている。この逐次比較レジスタ５０の後段には、この逐次比較レジスタ５０から出力される信号、および基準信号として電位の異なる第１基準信号Ｖｒ０と第２基準信号Ｖｒ１とを入力するＤ／Ａ変換器４６が設けられている。
【００４８】
Ｄ／Ａ変換器４６は、第１基準信号Ｖｒ０と第２基準信号Ｖｒ１とを入力する回路を備え、これらの回路の先端に第１基準信号Ｖｒ０と第２基準信号Ｖｒ１とのいずれかを選ぶ選択手段５２が設けられている。選択手段５２は、逐次比較レジスタ５０から出力される最上位桁ｄ５の信号に応じて第１基準信号Ｖｒ０と第２基準信号Ｖｒ１とのいずれかを選択するものである。具体的には、選択手段５２は、最上位桁ｄ５が２進数標記で「０」の場合に第１基準信号Ｖｒ０を選択し、最上位桁ｄ５が２進数標記で「１」の場合に第２基準信号Ｖｒ１を選択するものである。この選択手段５２の前段における第１基準信号Ｖｒ０の回路には、抵抗Ｒが並列接続されている。また選択手段５２の後段に、抵抗値の異なる複数の抵抗２Ｒ，４Ｒ，８Ｒ，１６Ｒ，３２Ｒが並列接続されている。そして各抵抗Ｒ〜３２Ｒの前段には、逐次比較レジスタ５０から出力される信号に応じてＯＮ／ＯＦＦ制御されるスイッチ５４が設けられている。具体的には、スイッチ５４は、各桁ｄ０〜ｄ５が２進数標記で「０」の場合には開放となり、各桁ｄ０〜ｄ５が２進数標記で「１」の場合には短絡となるものである。なお抵抗の数は上述した形態に限定されることはない。さらに、これらの抵抗Ｒ〜３２Ｒの後段には、積分器５６が設けられている。
【００４９】
次に、上述した逐次比較型Ａ／Ｄ変換器４２ａの変換動作について説明する。まず温度センサ２４から出力されたアナログ信号は、Ｓ／Ｈ回路４４を介して比較器４８に入力される。すると最上位桁ｄ５を「１」として、Ｄ／Ａ変換器４６に２進数標記で「１０００００」の信号が入力される。この信号により、選択手段５２は第２基準信号Ｖｒ１を選択するとともに、最上位桁ｄ５によって制御されるスイッチ５４が短絡される。なお逐次比較レジスタ５０から出力される桁ｄ０〜ｄ４の信号によって制御されるスイッチ５４は開放される。そしてＤ／Ａ変換器４６から出力される信号Ｖｃは、Ｖｃ＝Ｖｒ０の電位信号が出力される。この出力信号Ｖｃと前記アナログ信号の電位とを比較して、アナログ信号の電位が出力信号Ｖｃに比べて高ければ最上位桁ｄ５は「１」となり、低ければ「０」となる。
【００５０】
次に逐次比較レジスタ５０から出力される桁ｄ４を「１」として、Ｄ／Ａ変換器４６に２進数標記で「１１００００」または「０１００００」が入力される。この場合、最上位桁ｄ５が「１」ならば「１１００００」が入力され、最上位桁ｄ５が「０」ならば「０１００００」が入力される。２進数標記で「１１００００」が入力される場合、選択手段５２は第２基準信号Ｖｒ１を選択するとともに、逐次比較レジスタ５０から出力される桁ｄ５，ｄ４の信号によって制御されるスイッチ５４は短絡される。そしてＤ／Ａ変換器４６から出力される信号Ｖｃは、Ｖｃ＝Ｖｒ０＋（ｄ４／２）×Ｖｒ１の電位信号が出力される。この出力信号Ｖｃと前記アナログ信号の電位とを比較して、アナログ信号の電位が出力信号Ｖｃに比べて高ければ桁ｄ４は「１」となり、低ければ「０」となる。また２進数標記で「０１００００」が入力される場合、選択手段５２は第１基準信号Ｖｒ０を選択するとともに、逐次比較レジスタ５０から出力される桁ｄ５の信号によって制御されるスイッチ５４を開放し、桁ｄ４の信号によって制御されるスイッチ５４を短絡する。そしてＤ／Ａ変換器４６から出力される信号Ｖｃは、Ｖｃ＝（ｄ４／２）×Ｖｒ０の電位信号が出力される。この出力信号Ｖｃと前記アナログ信号の電位とを比較して、アナログ信号の電位が出力信号Ｖｃに比べて高ければ桁ｄ４は「１」となり、低ければ「０」となる。なお、これ以下の桁ｄ３〜ｄ０は、上述した動作と同様にして「０」または「１」が決定される。
【００５１】
次に、逐次比較型Ａ／Ｄ変換器４２ａの具体的な動作の一例を説明する。図１０は逐次比較型のＡ／Ｄ変換動作の一例を説明する図である。図１０の縦軸はＤ／Ａ変換器４６の出力信号Ｖｃの電位を表し、横軸はディジタル信号の各桁を表す。比較器４８にアナログ信号が入力されると、逐次比較レジスタ５０から「１０００００」の信号が出力されるので、Ｄ／Ａ変換器４６から出力信号Ｖｃ＝Ｖｒ０の電位信号が出力される。このアナログ信号と出力信号Ｖｃとを比較するとアナログ信号が出力信号Ｖｃより大きいので、最上位桁ｄ５が「１」と決定される。次に、逐次比較レジスタ５０から「１１００００」の信号が出力され、Ｄ／Ａ変換器４６から出力信号Ｖｃ＝Ｖｒ０＋（ｄ４／２）×Ｖｒ１の電位信号が出力される。このときアナログ信号は出力信号Ｖｃよりも小さいので、逐次比較レジスタ５０から出力される桁ｄ４が「０」となる。そして、このような動作を繰り返していくと各桁ｄ３〜ｄ０が順次決定され、図１０に示す場合は「１００１０１」となる。
【００５２】
このように、電位の異なる第１基準信号Ｖｒ０と第２基準信号Ｖｒ１と用いると、最上位桁ｄ５が「０」および「１」のいずれかによって出力信号Ｖｃの電位が異なることになる。すなわち選択手段５２において第１基準信号Ｖｒ０が選択される場合と、第２基準信号Ｖｒ１が選択される場合とで、アナログ信号の比較対照となる電位が異なることになる。また出力信号Ｖｃ＝Ｖｒ０となる位置は、Ａ／Ｄ変換器４２ａに入力される信号の中心点（温度補償圧電発振器１０の動作温度範囲の中心温度）となる。したがってＡ／Ｄ変換器４２ａの入力信号と出力信号との関係は、図１１の実線に示すような信号波形となる。
【００５３】
次に、２重積分型Ａ／Ｄ変換器４２ｂについて説明する。図１２は２重積分型Ａ／Ｄ変換器の説明図である。２重積分型Ａ／Ｄ変換器４２ｂは、温度センサ２４から出力されるアナログ信号を入力する積分回路６０を備えている。積分回路６０は、例えば図１２に示すようなＲＣ積分回路６０とすると、抵抗Ｒの後段にスイッチ６２が設けられ、コンデンサＣが積分回路６０の後段に接続される回路と必ず導通する構成となっている。また積分回路６０には、スイッチ６４および電流調整回路６６を備えた放電回路６８と、比較器７０とが並列に接続されている。この比較器７０の後段には、クロック信号を入力して、ビットの最上位桁から最下位桁までの各桁ｄ５〜ｄ０を出力するカウンタ７２が設けられている。そして最上位桁ｄ５を出力する回路は、電流調整回路６６に接続されている。
【００５４】
次に、上述した２重積分型Ａ／Ｄ変換器４２ｂの変換動作について説明する。図１３は２重積分型のＡ／Ｄ変換動作の説明図である。まず積分回路６０に設けられたスイッチ６２を一定時間短絡させるとともに、放電回路６８に設けられたスイッチ６４を開放させると、温度センサ２４から出力されたアナログ信号は積分される。このとき積分回路６０のコンデンサＣには、入力電圧と時間に比例した電荷が蓄えられる。そして一定時間経過後、積分回路６０に設けられたスイッチ６２を開放させる。また放電回路６８に設けられたスイッチ６４を短絡させるのと同時に、カウンタ７２の計数を開始させる。これにより積分回路６０のコンデンサＣに充電された電荷が定電流Ｉ１で放電回路６８に流れ、コンデンサＣが放電される。この放電時間をカウンタ７２で計数することにより各ビットの桁ｄ０〜ｄ５が決定される。このとき放電時間がフルスケールＦＳＲの１／２を超えると最上位桁ｄ５は「１」に決定されるが、この最上位桁が決定された時点で放電電流を定電流Ｉ２に切り換える。すなわち最上位桁ｄ５が「１」に決定されると、カウンタ７２から出力された信号が放電回路６８の電流調整回路６６に入力され、定電流Ｉ１を定電流Ｉ２に切り換える。なお図１３では、フルスケールＦＳＲは定電流Ｉ１で放電しつづけるときの放電時間を示している。また電流調整回路６６は、電流を切り換える動作を有するものであればよく、例えばカレントミラー回路等で構成すればよい。これによりコンデンサＣに充電された電荷が定電流Ｉ２で放電回路６８に流れ、コンデンサＣを放電させる。そしてコンデンサＣの放電が終了するとカウンタ７２は計数を止め、各桁ｄ０〜ｄ５が決定される。
【００５５】
このようにカウンタ７２の計数がフルスケールＦＳＲの１／２を超える場合（図１３の実線を参照）は、コンデンサＣは定電流Ｉ１と定電流Ｉ２で放電され、カウンタ７２の計数がフルスケールＦＳＲの１／２を超えない場合（図１３の破線を参照）は、コンデンサＣは定電流Ｉ１のみで放電される。またフルスケールＦＳＲの１／２となる位置は、Ａ／Ｄ変換器４２ｂに入力される信号の中心点（温度補償圧電発振器１０の動作温度範囲の中心温度）となる。したがってＡ／Ｄ変換器４２ｂの入力信号と出力信号との関係は、逐次比較型のＡ／Ｄ変換器４２ａと同様に、図１１の実線に示すような信号波形となる。
【００５６】
次に、変換処理部２８の動作について説明する。上述した逐次比較型または２重積分型のＡ／Ｄ変換器４２から出力されるディジタル信号は、変換処理部２８に設けられた変換論理回路３０，８０に入力される。変換論理回路３０，８０は、第１，第２の実施形態で説明した変換論理回路と同構成であり、折り返し回路３２および抑制回路３４，８２を備えている。図１４は折り返し回路３２および抑制回路３４，８２の入力信号と出力信号との関係を示す図である。前記折り返し回路３２は、図１４（ａ）の実線に示すように、温度補償圧電発振器１０の動作温度範囲の中心温度、すなわちＡ／Ｄ変換器４２に入力される信号の中心温度よりも大きな値の信号を反転処理する。また前記抑制回路３４，８２は、図１４（ｂ）の実線に示すように、前記動作温度範囲の中心温度を含む所定の温度範囲内（入力値範囲内）の信号を抑制（平坦化）する。
そして変換処理部２８から出力される補償信号に応じて容量アレイの容量値を調整すると、圧電振動子１２の左右非対称な周波数温度特性にあわせた温度補償が可能になる。
【００５７】
このように第３の実施形態に係る温度補償圧電発振器１０は、Ａ／Ｄ変換器４２から出力される温度検出信号において動作温度範囲の中心温度の低温側と高温側とで信号波形の傾きをかえるので、左右非対称な圧電振動子１２の周波数温度特性の高温部および低温部のそれぞれにあった温度補償を行うことができる。
また第３の実施形態に係る温度補償圧電発振器１０は、第１，第２の実施形態にかかる温度補償圧電発振器１０と同様の効果を奏することができる。
【００５８】
次に、第４の実施形態について説明する。第４の実施形態では、温度補償回路を備えた温度補償発振回路で温度補償圧電発振器を構成した例について説明する。図１５は第４の実施形態に係る温度補償圧電発振器の説明図である。第４の実施形態に係る温度補償圧電発振器１００は、第１〜第３の実施形態に係る温度補償圧電発振器と同様の構成であるが、変換論理回路３０，８０と発振回路１４（容量アレイ１６）との間にラッチ１０２が設けられている点で異なる。すなわち第４の実施形態に係る温度補償圧電発振器１００は、温度センサ２４、Ａ／Ｄ変換器２６，４２、変換論理回路３０，８０、ラッチ１０２、圧電振動子１２、容量アレイ１６を備えた発振回路１４および制御論理回路１０４を備えている。
【００５９】
ラッチ１０２は、変換論理回路３０，８０から出力される補償信号の情報を入力して、新たな補償信号が変換論理回路３０，８０から入力されるまで、前記情報を記憶保持するものである。すなわちラッチ１０２は、変換論理回路３０，８０から補償信号を１度入力すると、次の補償信号が入力されるまで、１回目に入力した補償信号を発振回路１４（容量アレイ１６）に出力し続けるものである。
【００６０】
したがって温度補償圧電発振器１００は、制御論理回路１０４によって温度センサ２４、Ａ／Ｄ変換器２６，４２および変換論理回路３０，８０を制御して、温度センサ２４で圧電振動子１２の周囲温度を測定し、当該測定結果をＡ／Ｄ変換器２６，４２でディジタル信号に変換し、このディジタル信号を変換論理回路３０，８０で論理演算して補償信号をラッチ１０２に出力する動作を間欠的に行っても、ラッチ１０２に新たな補償信号が入力されるまで以前の補償信号を出力し続けるので、補償信号に応じて温度補償された周波数信号を連続して出力することができる。
そして温度センサ２４、Ａ／Ｄ変換器２６，４２、変換論理回路３０，８０を動作させると電力が消費されるが、前記動作を間欠的にすることで電力の消費量を削減することができる。
【００６１】
次に、第５の実施形態について説明する。第５の実施形態では、温度補償回路を備えた温度補償発振回路でリアルタイムクロックを構成した例について説明する。図１６は第５の実施形態に係るリアルタイムクロックの説明図である。第５の実施形態に係るリアルタイムクロック１１０は、第４の実施形態に係る温度補償圧電発振器１００の後段に計時回路１１２を設けた構成である。すなわちリアルタイムクロック１１０は、温度センサ２４、Ａ／Ｄ変換器２６，４２、変換論理回路３０，８０、ラッチ１０２、圧電振動子１２、容量アレイ１６を備えた発振回路１４および制御論理回路１０４を備えており、発振回路１４の後段に計時回路１１２が設けられている。
【００６２】
計時回路１１２は、分周器１１４および時計・カレンダー回路１１６を備えている。分周器１１４は、発振回路１４から出力された周波数信号を、所定の分周比で分周するものである。また時計・カレンダー回路１１６は、分周器１１４からの出力信号に基づいて時計またはカレンダーを表示または出力するものである。
【００６３】
このリアルタイムクロック１１０の動作は次のようになる。すなわち制御論理回路１０４により温度センサ２４、Ａ／Ｄ変換器２６，４２および変換論理回路３０，８０を制御して、温度センサ２４で圧電振動子１２の周囲温度を測定する。そして当該測定結果をＡ／Ｄ変換器２６，４２でディジタル信号に変換し、このディジタル信号を変換論理回路３０，８０で論理演算し、ラッチ１０２を介して補償信号を容量アレイ１６に出力する。容量アレイ１６は補償信号に基づいて容量値を変化させて、圧電振動子１２を温度補償する。これにより発振回路１４から周波数信号が出力され、計時回路１１２で時計やカレンダーが表示または出力される。
【００６４】
このような容量緩急式のリアルタイムクロック１１０は、高精度に温度補償された前記周波数信号を用いて時計やカレンダーの表示や出力を行うことができる。またリアルタイムクロック１１０は、ラッチ１０２および制御論理回路１０４を備えているので、温度センサ２４、Ａ／Ｄ変換器２６，４２、変換論理回路３０，８０を間欠的に動作させても連続して前記周波数信号を出力することができ、電力の消費量を削減することができる。
【００６５】
次に、第６の実施形態について説明する。第６の実施形態では、温度補償回路を備えた温度補償発振回路でリアルタイムクロックを構成した例について説明する。図１７は第６の実施形態に係るリアルタイムクロックの説明図である。第６の実施形態に係るリアルタイムクロック１２０は、温度センサ２４、Ａ／Ｄ変換器２６，４２、変換論理回路３０，８０、ラッチ１０２および制御論理回路１０４を備えている。またリアルタイムクロック１２０は、圧電振動子１２が接続された発振回路１４を備えており、この発振回路１４の後段およびラッチ１０２の後段に計時回路１２２が設けられている。
【００６６】
計時回路１２２は、論理緩急回路１２４および時計・カレンダー回路１２６を備えており、論理緩急回路１２４は、ラッチ１０２の後段および発振回路１４の後段に接続されている。この論理緩急回路１２４は、分周器を備えており、ラッチ１０２から出力された補償信号に基づいて分周比を変化させ、発振回路１４から出力された発振信号の周波数を変化させるものである。すなわち論理緩急回路１２４は、分周比を変化させることによって、圧電振動子１２を温度補償するものである。
【００６７】
このリアルタイムクロック１２０の動作は次のようになる。すなわち制御論理回路１０４により温度センサ２４、Ａ／Ｄ変換器２６，４２および変換論理回路３０，８０を制御して、温度センサ２４で圧電振動子１２の周囲温度を測定する。そして当該測定結果をＡ／Ｄ変換器２６，４２でディジタル信号に変換し、このディジタル信号を変換論理回路３０，８０で論理演算し、ラッチ１０２を介して補償信号を論理緩急回路１２４に出力する。論理緩急回路１２４は補償信号に基づいて分周比を変化させて、圧電振動子１２の発振周波数を温度補償する。これにより圧電振動子１２の発振周波数が温度補償され、当該周波数信号が時計・カレンダー回路１２６に入力されて時計やカレンダーが表示または出力される。
【００６８】
このような論理緩急式のリアルタイムクロック１２０は、高精度に温度補償された前記周波数信号を用いて時計やカレンダーの表示や出力を行うことができる。またリアルタイムクロック１２０は、ラッチ１０２および制御論理回路１０４を備えているので、温度センサ２４、Ａ／Ｄ変換器２６，４２、変換論理回路３０，８０を間欠的に動作させても連続して補償信号を出力することができ、電力の消費量を削減することができる。
【００６９】
そして上述した温度補償圧電発振器１０，１００やリアルタイムクロック１１０，１２０は、例えば時計用クロック信号の信号源として時間管理が必要なコンピュータやサーバー等の電子機器に搭載することができる。
またリアルタイムクロック１１０，１２０は、積算カウンタやアラーム機能、タイマ割り込み機能等を備えることもできる。
【図面の簡単な説明】
【００７０】
【図１】温度補償圧電発振器のブロック図である。
【図２】変換論理回路の説明図である。
【図３】容量アレイの説明図である。
【図４】Ａ／Ｄ変換器、折り返し回路および抑制回路の入力信号と出力信号との関係を示す信号波形の説明図である。
【図５】温度補償圧電発振器の周波数温度特性である。
【図６】ビット数を増やした変換論理回路の説明図である。
【図７】第２の実施形態に係る変換論理回路の説明図である。
【図８】任意のビット数が入力される変換論理回路の説明図である。
【図９】逐次比較型Ａ／Ｄ変換器の説明図である。
【図１０】逐次比較型のＡ／Ｄ変換動作の一例を説明する図である。
【図１１】第３の実施形態におけるＡ／Ｄ変換器の入力信号と出力信号との関係を示す図である。
【図１２】２重積分型Ａ／Ｄ変換器の説明図である。
【図１３】２重積分型のＡ／Ｄ変換動作の説明図である。
【図１４】第３の実施形態における折り返し回路および抑制回路の入力信号と出力信号との関係を示す図である。
【図１５】第４の実施形態に係る温度補償圧電発振器の説明図である。
【図１６】第５の実施形態に係るリアルタイムクロックの説明図である。
【図１７】第６の実施形態に係るリアルタイムクロックの説明図である。
【図１８】従来技術に係る温度補償圧電発振器のブロック図である。
【符号の説明】
【００７１】
１０………温度補償圧電発振器、１２………圧電振動子、１４………発振回路、２２………温度検出部、２４………温度センサ、２６………アナログ／ディジタル（Ａ／Ｄ）変換器、２８………変換処理部、３０………変換論理回路、３２………折り返し回路、３４………抑制回路、４２ａ………逐次比較型Ａ／Ｄ変換器、４２ｂ………２重積分型Ａ／Ｄ変換器、８０………変換論理回路、８２………抑制回路。
【図１】
2006166393.tif 000003
【図２】
2006166393.tif 000004
【図３】
2006166393.tif 000005
【図４】
2006166393.tif 000006
【図５】
2006166393.tif 000007
【図６】
2006166393.tif 000008
【図７】
2006166393.tif 000009
【図８】
2006166393.tif 000010
【図９】
2006166393.tif 000011
【図１０】
2006166393.tif 000012
【図１１】
2006166393.tif 000013
【図１２】
2006166393.tif 000014
【図１３】
2006166393.tif 000015
【図１４】
2006166393.tif 000016
【図１５】
2006166393.tif 000017
【図１６】
2006166393.tif 000018
【図１７】
2006166393.tif 000019
【図１８】
2006166393.tif 000020