(57)【要約】【課題】銅箔（配線パターン）の同一平面内に抵抗素子および誘電体（キャパシタ素子）を形成することに起因する寸法精度の低下を回避すると共に、ＬＣＲ回路を形成する配線長が長くなることに起因する電気特性の低下（寄生容量やインダクタンス成分の発生）を解消する上で好適な多層配線板を提案する。【解決手段】絶縁樹脂層と配線パターン層との積層構成からなり、キャパシタ，レジスタ，抵抗，インダクタなどの受動素子部品を内蔵してなる多層配線基板において、少なくとも１層の配線パターン層には、片面に抵抗素子，他面にキャパシタ素子が、別々の側の面に形成された構成の配線パターン層を有する構成とする。【選択図】図３
2006237446.tif 000002
【特許請求の範囲】
【請求項１】
絶縁樹脂層と配線パターン層との積層構成からなり、キャパシタ，レジスタ，抵抗，インダクタなどの受動素子部品を内蔵してなる多層配線基板において、
少なくとも１層の配線層を挟んだ片面に抵抗素子，他面にキャパシタ素子が形成された構造を有することを特徴とする多層配線基板。
【請求項２】
抵抗素子は、前記配線層の一部を加工した電極に接続され、前記電極の表面は、少なくとも抵抗体と接触する表面が置換型無電解銀めっきにより被覆されている構成であることを特徴とする請求項１記載の多層配線基板。
【請求項３】
抵抗体は、熱硬化性樹脂中に導電性フィラーを分散してなる材料であることを特徴とする請求項２記載の多層配線基板。
【請求項４】
抵抗素子の表面に、熱硬化性樹脂中に無機フィラーを分散してなる材料の保護層を被覆してなる構成であるであることを特徴とする請求項１〜３の何れかに記載の多層配線基板。
【請求項５】
キャパシタ素子は、前記配線層の一部を加工した電極と対向する銅電極との間に誘電性材料を挟持した構成であることを特徴とする請求項１〜４の何れかに記載の多層配線基板。
【請求項６】
誘電性材料は、熱硬化性樹脂中に無機フィラーを分散してなる材料であることを特徴とする請求項５記載の多層配線基板。
【請求項７】
前記配線層の表裏に抵抗素子，キャパシタ素子が形成された配線パターン層の一部にインダクタ素子が形成されていることを特徴とする請求項１〜７の何れかに記載の多層配線基板。
【請求項８】
以下の工程を含むことを特徴とする多層配線基板の製造方法。
（ａ）両面に銅箔が積層形成された誘電体シートの銅箔において抵抗体電極部に相当する箇所に部分銀めっきを施し、抵抗体を印刷法によりパターン状に形成し、パターニングされた抵抗体を熱硬化させる工程。
（ｂ）（ａ）で作製した両面銅箔付誘電体シートの抵抗体がパターン形成された側の面と、コア基板とを接着層を介して積層する工程。
（ｃ）両面に銅箔が積層形成された誘電体シートにおいて抵抗素子が形成された面と対抗する面の銅箔を、フォトリソグラフィ手法によりキャパシタ素子の上部電極としてパターニングする工程。
（ｄ）（ｃ）により得られた上部電極をマスクとして、ブラスト法またはエッチングにて誘電体パターンを形成する工程。
（ｅ）（ｄ）で得られた上部電極および誘電体パターンの表面を、フォトリソグラフィ手法によりキャパシタ素子の下部電極としてパターニングする工程。
【請求項９】
以下の工程を含むことを特徴とする多層配線基板の製造方法。
（ａ）銅箔の片側表面に、部分置換銀めっきを施し、抵抗体を印刷法によりパターン状に形成し、熱硬化させる工程。
（ｂ）（ａ）で作製した銅箔の抵抗体が形成された面と、コア基板とを、接着層を介して積層する工程。
（ｃ）片面に銅箔が積層形成された誘電体シートの誘電体側の表面に、（ｂ）で作製した積層体をさらに積層する工程。
（ｄ）前記誘電体シートの銅箔を、フォトリソグラフィ手法によりキャパシタ素子の上部電極としてパターニングする工程。
（ｅ）（ｄ）により得られた上部電極をマスクとして、ブラスト法またはエッチングにて誘電体パターンを形成する工程。
（ｆ）（ｅ）で得られた上部電極および誘電体パターンの表面を、フォトリソグラフィ手法によりキャパシタ素子の下部電極としてパターニングする工程。
【請求項１０】
工程（ａ）での抵抗体の熱硬化処理において、最高到達温度が１８０℃以上となるような温度条件を採用することを特徴とする請求項８または９に記載の多層配線基板の製造方法。
【請求項１１】
抵抗体をトリミングする工程をさらに具備することを特徴とする請求項８または９に記載の多層配線基板の製造方法。
【請求項１２】
エッチング法によりインダクタを形成する工程をさらに具備することを特徴とする請求項８または９に記載の多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板や回路基板（以降、「配線基板」と総称する）に搭載する受動素子部品（キャパシタ，レジスタ，インダクタなど）を基板に内蔵化した配線基板の改良に関する。
特に、配線パターンの多層化による一層の高密度化を図った多層配線基板を構成する絶縁層として、有機樹脂材料が用いられた多層配線基板において、ＬＣＲ回路（ＬとＣの組み合わせで決定する共振周波数を持つ共振回路。Ｌ：インダクタ，Ｃ：キャパシタ）を予め内蔵してなる多層配線基板の改良に関する。
【背景技術】
【０００２】
近年、電子機器の高速化，高機能化，小型化，および軽量化の要求を満たすため、電気機器に用いられている配線基板の中に受動素子を作り込み（内蔵化）、高密度化する技術が広く展開されようとしている。（例えば、特許文献１参照）
【０００３】
配線基板中に受動素子を作り込む方法としては、銅箔上に抵抗ペーストおよび誘電体ペーストをスクリーン印刷にてパターン状に形成した後に、プリプレグシート（炭素繊維に樹脂を含浸させた中間素材）を用いて内層基板に積層し、銅箔をパターニングすることにより抵抗素子，誘電体素子を得る方法が知られている。
この方法では、スクリーン印刷により必要部分にのみ材料を配置できるため効率的に材料が利用でき、工程も少ないという利点がある。
【０００４】
しかしながら、上記方法では銅箔の同一平面内に抵抗ペーストおよび誘電体ペーストをスクリーン印刷にて形成するため、どちらかの材料を先に配置することになり、次に配置する材料をスクリーン印刷する際に、先に印刷した材料の高さが邪魔となり、膜厚および縦横の寸法精度が悪くなる問題があり、同一表面に両素子を形成すると、プロセス上干渉して精度良く形成できない。
【０００５】
この問題を回避するために、抵抗素子，キャパシタ素子を別々の銅箔に作り込み、それらを積層する方法も考えられるが、ＬＣＲ回路を形成する際に配線長が長くなり、寄生容量（導体と外部の導体の間で発生する、回路図で元々意図しないコンデンサ）やインダクタンス成分の発生につながることとなり、電気特性の点で好ましくない。
また、前記方法でキャパシタ素子を形成する場合、銅箔を加工した電極の対抗電極は、導電性ペーストにより形成されるため、導電性ペーストが吸湿しやすく容量が変動しやすい問題がある。
さらに、前記方法で抵抗素子を形成した場合、銅配線からなる電極と抵抗ペーストが直接接触するため（図１参照）、界面における接触抵抗の影響が大きく、例えば高温高湿条件化（温度＝４０℃，相対湿度＝９０％）では界面の腐食等により抵抗値が大きく増加することが報告されている。（参考文献１）
【０００６】
これらの問題を回避すべく銅電極と抵抗ペースト間に電気接続性に優れた銀ペーストを挟み界面の接触抵抗を低下させた構造の抵抗素子（図２参照）や、銅電極部に金めっき処理を施した抵抗素子に係る構造が報告されている。（例えば非特許文献１，特許文献２参照）
【０００７】
【特許文献１】特開２００３−３１８５４８号公報
【特許文献２】特開平１１−３４０６３３号公報
【非特許文献１】師岡  功：「埋め込み受動素子技術に使用されるポリマー抵抗体」エレクトロニクス実装学会誌，Vol.6，No.4，p.294-299,2003
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、銅箔（配線パターン）の同一平面内に抵抗素子および誘電体（キャパシタ素子）を形成することに起因する寸法精度の低下を回避すると共に、ＬＣＲ回路を形成する配線長が長くなることに起因する電気特性の低下（寄生容量やインダクタンス成分の発生）を解消する上で好適な多層配線板を提案することを主目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するためになされた請求項１に係る本発明は、
絶縁樹脂層と配線パターン層との積層構成からなり、キャパシタ，レジスタ，抵抗，インダクタなどの受動素子部品を内蔵してなる多層配線基板において、
少なくとも１層の配線層を挟んだ片面に抵抗素子，他面にキャパシタ素子が形成された構造を有することを特徴とする多層配線基板。
上記構成によれば、１層の導体層を挟んで抵抗素子とキャパシタ素子が形成してあるため、ＬＣＲ回路の形成時に配線長を短くすることが可能となる。
【００１０】
請求項２に係る発明は、
抵抗素子は、前記配線層の一部を加工した電極に接続され、前記電極の表面は、少なくとも抵抗体と接触する表面が置換型無電解銀めっきにより被覆されている構成であることを特徴とする請求項１記載の多層配線基板である。
上記構成によれば、銅電極と抵抗材料の接触抵抗を減らすことが可能となり、銀ペーストを印刷する場合に必要となる印刷位置ずれを考慮したクリアランスの設定が不要となり、素子サイズを小さくすることが可能となる。
【００１１】
請求項３に係る発明は、
抵抗体は、熱硬化性樹脂中に導電性フィラーを分散してなる材料であることを特徴とする請求項２記載の多層配線基板である。
上記構成によれば、一般に高温焼成が必要とされる抵抗体の形成にあたって、２５０℃以下の低い温度で焼成でき、耐熱性の低い有機基板上における抵抗素子の形成が容易となる。
【００１２】
請求項４に係る発明は、
抵抗素子の表面に、熱硬化性樹脂中に無機フィラーを分散してなる材料の保護層を被覆してなる構成であるであることを特徴とする請求項１〜３の何れかに記載の多層配線基板である。
上記構成によれば、抵抗素子の電極面よりトリミングする際に、抵抗素子の下に配置された絶縁層のダメージを回避でき、絶縁信頼性を確保することが可能となる。
【００１３】
請求項５に係る発明は、
キャパシタ素子は、前記配線層の一部を加工した電極と対向する銅電極との間に誘電性材料を挟持した構成であることを特徴とする請求項１〜４の何れかに記載の多層配線基板である。
上記構成によれば、キャパシタ材料への吸湿影響を低減することが可能となる。
【００１４】
請求項６に係る発明は、
誘電性材料は、熱硬化性樹脂中に無機フィラーを分散してなる材料であることを特徴とする請求項５記載の多層配線基板である。
上記構成によれば、一般に高温焼成が必要である誘電体の形成を、高温焼成を不要とし、耐熱性の低い有機基板上でキャパシタ素子の作り込みが可能となる。
【００１５】
請求項７に係る発明は、
片面に抵抗素子，他面にキャパシタ素子が、別々の側の面に形成された配線パターン層の何れかの側の面には、インダクタ素子が形成されていることを特徴とする請求項１〜７の何れかに記載の多層配線基板。
上記構成によれば、ＬＣＲ回路形成時に配線長を短くすることが可能となる。
【００１６】
請求項８に係る発明は、
以下の工程を含むことを特徴とする多層配線基板の製造方法である。
（ａ）両面に銅箔が積層形成された誘電体シートの銅箔において抵抗体電極部に相当する箇所に部分銀めっきを施し、抵抗体を印刷法によりパターン状に形成し、パターニングされた抵抗体を熱硬化させる工程。
（ｂ）（ａ）で作製した両面銅箔付誘電体シートの抵抗体がパターン形成された側の面と、コア基板とを接着層を介して積層する工程。
（ｃ）両面に銅箔が積層形成された誘電体シートにおいて抵抗素子が形成された面と対抗する面の銅箔を、フォトリソグラフィ手法によりキャパシタ素子の上部電極としてパターニングする工程。
（ｄ）（ｃ）により得られた上部電極をマスクとして、ブラスト法またはエッチングにて誘電体パターンを形成する工程。
（ｅ）（ｄ）で得られた上部電極および誘電体パターンの表面を、フォトリソグラフィ手法によりキャパシタ素子の下部電極としてパターニングする工程。
【００１７】
請求項９に係る発明は、
以下の工程を含むことを特徴とする多層配線基板の製造方法である。
（ａ）銅箔の片側表面に、部分置換銀めっきを施し、抵抗体を印刷法によりパターン状に形成し、熱硬化させる工程。
（ｂ）（ａ）で作製した銅箔の抵抗体が形成された面と、コア基板とを、接着層を介して積層する工程。
（ｃ）片面に銅箔が積層形成された誘電体シートの誘電体側の表面に、（ｂ）で作製した積層体をさらに積層する工程。
（ｄ）前記誘電体シートの銅箔を、フォトリソグラフィ手法によりキャパシタ素子の上部電極としてパターニングする工程。
（ｅ）（ｄ）により得られた上部電極をマスクとして、ブラスト法またはエッチングにて誘電体パターンを形成する工程。
（ｆ）（ｅ）で得られた上部電極および誘電体パターンの表面を、フォトリソグラフィ手法によりキャパシタ素子の下部電極としてパターニングする工程。
【００１８】
請求項８，９の多層配線基板の製造方法によれば、抵抗体が形成してある銅箔の裏面（反対側）にキャパシタ素子を形成することが可能となり、さらに両電極の間にのみ誘電体が配置することが可能となる。
【００１９】
請求項１０に係る発明は、
工程（ａ）での抵抗体の熱硬化処理において、最高到達温度が１８０℃以上となるような温度条件を採用することを特徴とする請求項８または９に記載の多層配線基板の製造方法である。
上記方法によれば、一般的な多層プリント配線板用絶縁材料の硬化温度以上で抵抗材料を硬化させることにより、抵抗素子の内蔵前後での抵抗値変化を少なくすることができる。
【００２０】
請求項１１に係る発明は、
抵抗体をトリミングする工程をさらに具備することを特徴とする請求項８または９に記載の多層配線基板の製造方法である。
【００２１】
請求項１２に係る発明は、
エッチング法によりインダクタを形成する工程をさらに具備することを特徴とする請求項８または９に記載の多層配線基板の製造方法である。
上記方法によれば、配線幅，配線長を高精度に制御でき、高精度インダクタを作製することが可能となる。
【００２２】
多層配線基板を構成する絶縁樹脂層を、工程（ａ）における「抵抗体を熱硬化する」温度よりも低い温度条件で形成（プレス，ラミネート，硬化などにより）することが可能な構成とすることが、本発明では、内蔵する抵抗素子上への絶縁層形成工程における熱履歴が、抵抗素子焼成温度より低温になるため、内蔵前後の抵抗値変動を抑制することができる上で有効である。
【発明の効果】
【００２３】
本発明によれば、１層の導体層を挟んでキャパシタ素子および抵抗素子が形成されているためＬＣ回路を形成する際に配線長が短く、寄生容量および伝送損失を低減する効果がある。
また、抵抗体は配線形成がなされていない平らな銅箔上に形成するため、寸法精度良く印刷することが可能となる。
また、キャパシタ素子はフォトリソグラフィーによるエッチング工法とブラスト工法の組み合わせによって加工精度良く形成することができる。
さらに、抵抗ペーストと銅電極の界面に置換型無電解銀めっき皮膜が形成されているため、接触抵抗増大による抵抗値の経時変動を抑制することが可能となる。
【００２４】
以上により、銅箔（配線パターン）の同一平面内に抵抗素子および誘電体（キャパシタ素子）を形成することに起因する寸法精度の低下を回避すると共に、ＬＣＲ回路を形成する配線長が長くなることに起因する電気特性の低下（寄生容量やインダクタンス成分の発生）を解消する上で好適な多層配線板が提供される。
【発明を実施するための最良の形態】
【００２５】
本発明の実施形態のについて、図面を用いて説明する。
図３は、本発明による多層配線板の構成の一部を模式的に示した断面図である。
【００２６】
本実施形態における多層配線板３００ａでは、導体層１（配線パターン層と同義：３２７）の表裏にインダクタ素子３０１，キャパシタ素子３０２，抵抗素子３０３が形成された構造となっている。
尚、導体層２（３２８）の表裏にも各素子を形成した構造をとってもよく、これら各素子が表裏に形成された導体層を多層化しても良い。
つまり、導体層１（３２７）および導体層２（３２８）の表裏にインダクタ素子３０１，キャパシタ素子３０２，抵抗素子３０３が形成されているため、ＬＣＲ回路を形成した際に配線長が短くできるため、寄生容量を減らし、伝送損失を低減することができるというものである。
【００２７】
抵抗素子３０３には保護層（または、保護体）が形成されており（図示せず）、保護層は熱硬化性樹脂と無機フィラーを主成分とする。
熱硬化性樹脂としては、エポキシ樹脂，フェノール樹脂，メラミン樹脂，ポリイミド樹脂等の熱硬化性樹脂、およびこれらを変性した樹脂、またはこれら樹脂と熱可塑性樹脂の混合物等を用いることができる。
中でも基材との密着性、耐薬品性、コストの点からエポキシ樹脂を用いることが好ましい。
無機フィラーとしては、絶縁性を有するSiO2，Al2O3，ZrO3，PbOの安価な金属酸化物が好ましい。
上記保護層が形成されていることで、抵抗値をトリミングにて調整する際に、レーザーによる抵抗体の下に存在する絶縁樹脂層へのダメージを軽減することが可能となる。
【００２８】
本実施形態における抵抗素子は、銅配線の一部が電極の役割を果たし、この銅電極上に置換型無電解銀めっき皮膜を介して抵抗体が形成されているため、抵抗体と銅電極間の接触抵抗を抑えることができる。
また、導体層全面に銀めっき皮膜を形成する方法と比較してめっき面積が少ないため、エレクトロマイグレーションによるショート不良を低減することが可能となり、銀めっきコストを抑えることもできる。置換型無電解銀めっき被膜の厚みは０．２ｕｍ以上、０．５ｕｍ以下であることが好ましい。
これは銀めっき被膜の厚みが０．２ｕｍ以下であると、抵抗体と銅電極間の接触抵抗を十分に下げることができない為であり、０．５ｕｍ以上になると接触抵抗を下げる効果にほとんど差が無くなるためである。
【００２９】
本実施形態における抵抗体は、熱硬化性樹脂と導電性フィラーを主成分としてなる。
熱硬化性樹脂としては、エポキシ樹脂，フェノール樹脂，メラミン樹脂，ポリイミド樹脂などの熱硬化性樹脂、およびこれらを変性した樹脂、またはこれら樹脂と熱可塑性樹脂の混合物などを用いることができる。
中でも、基材との密着性，耐薬品性，コストの点からエポキシ樹脂を用いることが好ましい。
導電性フィラーとしては、ケッチェレンブラック，アセチレンブラック，グラファイト，活性炭素等安価なカーボンを用いることが好ましい。
導電性フィラー以外には、シリカ等無機フィラーが加えてあっても良い。市販のカーボンペーストをそのまま使用することもできる。
【００３０】
本実施形態におけるキャパシタ素子は、誘電体材料が銅電極により挟まれた構造を取っているため、キャパシタ素子の上部および下部からの吸湿を防ぐことができ、片方の電極を導電性ペーストで構成したキャパシタ素子と比較して耐湿性を改善することができる。
【００３１】
本実施形態のキャパシタ素子を構成する好適な誘電体材料は、熱硬化性樹脂と絶縁性の無機フィラーを主成分としてなる。
熱硬化性樹脂としては、エポキシ樹脂，フェノール樹脂，メラミン樹脂，ポリイミド樹脂などの熱硬化性樹脂、およびこれらを変性した樹脂、またはこれら樹脂と熱可塑性樹脂の混合物等を用いることができる。
中でも、基材との密着性、耐薬品性、コストの点からエポキシ樹脂を用いることが好ましい。
絶縁性無機フィラーとしてはBaTiO3，SrTiO3，TIO2，PbTiO3，PZT等、強誘電体および常誘電体等比較的誘電率の高い材料を用いることが好ましい。
市販の誘電体ペーストをそのまま使用することもできる。
【００３２】
本実施形態のインダクタ素子は、抵抗素子およびキャパシタ素子が形成されている導体層１（３２７）を加工した構造を有しており、ＬＣＲを構成した際に配線長が短くできるため、寄生容量を減らし、伝送損失を低減することができるというものである。
インダクタの形状としてはミアンダ構造，スパイラル構造等、適宜選択することができる。
【００３３】
本実施形態においては、両面銅箔付き誘電体シートの片面に置換型無電解銀めっきを抵抗素子の電極に相当する箇所に部分的に形成し、スクリーン印刷にて抵抗体を印刷する。
つまり、平滑な誘電体シート上に抵抗体を印刷するため、抵抗体を寸法精度良く形成することが可能となる。
次に、抵抗体を印刷した面と内層基板をプリプレグ等の接着層にて貼り合わせた後にキャパシタ素子の上部電極に該当する部分にフォトレジストを設け、露光→現像→エッチング→フォトレジスト剥膜を行なうこと（フォトリソグラフィ手法）により形成する。
次に、SiO2を含有したスラリーを高速で噴射するウェットブラストにより上部電極をマスクとして不要な誘電体を除去する。
次に、抵抗素子電極，キャパシタ素子下部電極，インダクタ，配線に該当する箇所にフォトレジストを設け、露光→現像→エッチング→フォトレジスト剥膜工程を経て、抵抗素子，キャパシタ素子およびインダクタ素子を形成する。
上記方法により、同一導体層の表裏に抵抗素子，キャパシタ素子，インダクタ素子を作り込むことが可能となる。
【００３４】
本実施形態においては、銅箔上に置換型無電解銀めっきを抵抗素子の電極に相当する箇所に部分的に形成し、スクリーン印刷にて抵抗体を印刷することも可能である。
つまり、平滑な銅箔上に抵抗体を印刷するため、抵抗体を寸法精度良く形成することが可能となる。
次に、抵抗体を印刷した面と内層基板をプリプレグ等の接着層にて貼り合わせた後に片面銅箔付き誘電体シートを積層し、誘電体シート銅箔上のキャパシタ素子上部電極に該当する部分にフォトレジストを設け、露光→現像→エッチング→フォトレジスト剥膜により形成する。
次に、SiO2を含有したスラリーを高速で噴射するウェットブラストにより上部電極をマスクとして不要な誘電体を除去する。
次に、抵抗素子電極，キャパシタ素子下部電極，インダクタ，配線に該当する箇所にフォトレジストを設け、露光→現像→エッチング→フォトレジスト剥膜工程を経て抵抗素子，キャパシタ素子およびインダクタ素子を形成する。
上記方法により、同一導体層の表裏に抵抗素子、キャパシタ素子、インダクタ素子を作り込むことが可能となる。
【００３５】
本実施形態においては、受動素子を内蔵する絶縁樹脂はプリプレグ，樹脂付き銅箔，ビルドアップ基板用絶縁樹脂フィルムあるいはワニスのいずれの形態であっても構わないが、内蔵素子の埋め込み性や作業性を考慮するとビルドアップ絶縁樹脂フィルムを用いることが好ましい。
また、一般にエポキシ樹脂等の熱硬化性樹脂は、硬化温度が高くなるほど架橋密度が高くなる傾向があり、例えば一度硬化させた抵抗体をさらに高い温度で加熱すると熱硬化性樹脂の硬化が進行し、抵抗値が下がる傾向にある。
従って、抵抗素子の内蔵前後での抵抗値変化を少なくするには絶縁樹脂のプレス・ラミネート・硬化などにおける最高到達温度は抵抗材料の硬化時における最高到達温度より低いことが好ましい。
【００３６】
本実施形態においては、抵抗体を埋め込んだ後に抵抗値をトリミングにより調整するため、積層に伴う抵抗値変動を抑制することが可能となる。
【００３７】
本実施形態においては、キャパシタ電極の下部電極，抵抗素子の電極，配線，およびインダクタ素子が、同一銅箔を公知のフォトリソグラフィーとエッチング工法によってパターニング形成されたものであっても良い。
上記方法を用いることで、キャパシタ電極の下部電極，抵抗素子の電極，配線，およびインダクタ素子を高精度に形成することが可能となる。
【００３８】
以下に実施例および比較例を示して本発明を具体的に説明するが、本発明はこれに限定されるものではない。
各実施例および比較例で製造した抵抗素子を内蔵した多層配線板（受動素子内蔵プリント配線板）について抵抗値測定，キャパシタ容量測定，高温高湿試験，サーマルサイクル試験（ＴＣＴ）を行い、内蔵されている受動素子の特性について評価した。
【００３９】
＜抵抗値測定＞
各実施例および比較例で製造した抵抗素子の設計値が１００Ωである素子１００個について、デジタルマルチメーターにて抵抗値測定を行い平均抵抗値，標準偏差（σ），３σの値を算出し、抵抗値のバラツキを評価した。
【００４０】
＜キャパシタ容量測定＞
各実施例および比較例で製造したキャパシタ素子の設計値が１０ｐＦである素子１００個について、ＬＣＲメーター（商品名：ＨＰ４２８４Ａ）にて１０ｋＨｚにおける容量測定を行い平均容量，標準偏差（σ），３σの値を算出し、キャパシタ容量のバラツキを評価した。
【００４１】
＜高温高湿試験＞
各実施例および比較例で製造した受動素子内層基板について、４０℃，９５％での高温高湿試験を１０００時間行い、試験前後の抵抗値より抵抗値変化を算出した。
【００４２】
＜絶縁信頼性＞
各実施例および比較例で製造した受動素子内蔵基板について、実施例１および実施例２ではＬ／Ｓ＝１００μｍ／１００μｍの櫛形電極上に置換型銀めっき被膜０．５μｍを形成した。
比較例１および比較例２では、Ｌ／Ｓ＝１００μｍ／１００μｍの櫛形電極部分を銀ペーストで印刷形成したパターンを内層部分に配置した。
これら試験片を高速加速寿命試験装置に１２１℃／８５％の条件下で投入して、２０Ｖの電圧を１６８時間印加し、絶縁抵抗の経時測定を行った。
抵抗値が１０６以下を絶縁不良とし、サンプルを４０個投入して試験を行った。
【００４３】
＜ＴＣＴ＞
各実施例および比較例で製造した受動素子内蔵プリント配線板について、低温槽−４０℃、高温槽１２５℃，さらし時間３０分の条件で１０００サイクルＴＣＴを行い、抵抗素子については試験後の抵抗値が１０００Ω以上となった素子をクラックによる不良と判定した。
キャパシタについては、容量値が±１００％以上変化した素子を不良と判断した。
各実施例および比較例について、設計値が１００Ωである抵抗素子１００個および設計値が１０ｐＦのキャパシタ素子１００個についてテストした。
【実施例１】
【００４４】
以下、本発明の実施例について、詳細に説明する。
図４（ａ）〜（ｋ）は、本発明による多層配線板（受動素子内蔵プリント配線版）の製造方法の一例を、工程順に模式的に示した断面図である。
まず、両面銅箔付き誘電体シート４００（商品名：ＢＣ１２  ＯＡＫ三井製）を準備した。（図４ａ）
【００４５】
次いで、上側の銅箔層４０２表面にドライフィルムレジスト４０３（商品名：ＲＹ３２１５  日立化成製）をロールラミネーターにて熱圧着して貼り付け、フィルムマスクを用いた露光，現像により、抵抗素子電極パターンを得た（図４ｂ）。
【００４６】
次に、１０ｗｔ％−硫酸水溶液，液温＝２５℃にて１分間の酸洗浄を行い、純水で洗浄後、プリディップ（商品名：ＳＳＰ−７００Ｐ  四国化成製）、液温＝４０℃にて４０秒間浸漬し、置換銀めっき（商品名：ＳＳＰ−７００Ｍ  四国化成製）、液温＝４０℃にて５分間の処理を施し、ドライフィルムレジスト４０３を剥膜して、抵抗素子電極部に約０．５μｍ厚の置換型無電解銀めっき皮膜４０４を形成した。
【００４７】
次に、カーボンペースト（商品名：ＴＵ−１００−８  アサヒ化学研究所製）を２００メッシュ，線径＝４０μｍのステンレスメッシュ版を用いて、一対の前記置換銀めっき電極間を電気的に接続できるようにスクリーン印刷して、抵抗体４０５を形成した。
印刷に使用したカーボンペーストの粘度を回転粘度計（商品名：ビスコテスターＶＴ−０４  リオン製）にて測定したところ、７００ｄＰａ・s前後であった。
また、前記一対の電極間に挟まれる抵抗体の設計値は、幅０．５ｍｍ，長さ０．６７ｍｍであった。
このようにして、抵抗体が印刷された基板を、９０℃で３０分間乾燥させた後、さらに２００℃で１時間の焼成を施した。（図４ｄ）
【００４８】
次に、導体パターンを形成したコア基板（４０７）にプリプレグ（商品名：ＧＥＡ−６７Ｎ  日立化成製）（４０６）を用いて、先に抵抗体を形成した誘電体シート（図４ｄの構成）を真空プレス機にて貼り合わせた。（図４ｅ）
【００４９】
次に、ドライフィルムレジスト（商品名：ＲＹ３２１５  日立化成製）をロールラミネーターにて熱圧着して貼り付け、フィルムマスクを用いた露光，現像によりレジストパターン４０８を形成した。（図４ｆ）
このレジストパターンをマスクとして、塩化第２鉄液によるエッチング加工およびレジスト剥膜工程を経て、キャパシタ素子の上電極を得た。（図４ｇ）
【００５０】
次に、数μｍのＳｉＯ２と水からなる微細砥粒液をノズルから噴出させ、加工対象物の表面を削り取るウェットブラスト工法を用いて、両面銅箔付き誘電体シートの誘電体材料（４０１）を除去し、誘電体パターンを得た。（図４ｈ）
【００５１】
次に、ドライフィルムレジスト（商品名：ＲＹ３２１５  日立化成製）を真空ラミネーターにて熱圧着して貼り付けフィルムマスクを用いた露光，現像により、抵抗素子の電極、キャパシタ素子の下電極，インダクタ素子，配線パターンを形成し（図４ｉ）、これらレジストパターンをマスクとして塩化第２鉄液によるエッチング加工およびレジスト剥膜工程を経て、各素子のパターンを形成した。（図４ｊ）
各素子パターンは、同図で示すインダクタ素子４１０，キャパシタ素子４１１，抵抗素子４０２である。
このときの抵抗値（初期抵抗値），キャパシタ容量（初期容量）を測定した。
【００５２】
前述のように素子を形成した基板上にプリプレグ（商品名：ＧＥＡ−６７Ｎ  日立化成製）（４０６）を用いて、先に抵抗体を形成した誘電体シートを真空プレス機にて貼り合わせ、ビアホール形成，めっき，配線形成，ソルダーレジストパターン形成，端子部へのニッケル−金めっき仕上げを施し、受動素子内蔵プリント配線板を製造した。
このようにして得られた受像素子内蔵プリント配線板は、１つの導体層の表裏にキャパシタ素子，抵抗素子が形成してあるため、最短の配線長でＣ，Ｒ回路を形成することができることが理解できる。
【実施例２】
【００５３】
厚み１２μｍの銅箔上に、実施例１と同様の方法で抵抗素子電極部に該当する箇所に置換型無電解銀めっき被膜を部分形成し、抵抗体を印刷，焼成した後、コア基板／プリプレグ／銅箔／誘電体シート（片側銅箔付き）の順で積み重ね真空プレス機にて積層した。
以下、実施例１と同様の方法にて受動素子内蔵プリント配線版を得た。
このようにして得た受動素子内蔵プリント配線板は、実施例１と同様に１つの導体層の表裏にキャパシタ素子，抵抗素子が形成してあるため、最短の配線長でＣ，Ｒ回路を形成することができることが理解できる。
【００５４】
＜比較例１＞
コア基板上に、プリプレグ／銅箔の順で積み重ね真空プレス機にて積層した後、ＣＯ2レーザーによりビアホールを形成し、アルカリ性過マンガン酸塩による粗面化処理、無電解銅めっき、電解銅めっきによる電気的接続を施し、エッチングにより抵抗素子の電極、キャパシタ素子の下電極、インダクタ素子パターン、および配線パターンを形成した。
次に、銀ペースト（商品名：ＬＳ−５０４Ｊ  アサヒ化学研究所製）を２００メッシュ、線径＝４０μｍのステンレスメッシュ版を用いてスクリーン印刷により抵抗素子の電極上に銀ペーストパターンを形成した。
このように、銀ペーストパターンが形成された基板を９０℃で３０分間乾燥させた後、さらに１５０℃で３０分間の焼成を施した後に銀ペースト硬化物の厚みを測定したところ、約２０μｍの厚みを有していた。
【００５５】
次に、カーボンペースト（商品名：ＴＵ−１００−８  アサヒ化学研究所製）を２００メッシュ、線径＝４０μｍのステンレスメッシュ版を用いて一対の前記銀ペースト電極間を電気的に接続できるようにスクリーン印刷した。
印刷に使用したカーボンペーストの粘度を回転粘度計（商品名：ビスコテスターＶＴ−０４  リオン製）にて測定したところ７００ｄＰａ・s前後であった。
また、前記一対の電極間に挟まれる抵抗体の設計値は幅０．５ｍｍ、長さ０．６７ｍｍであった。
このようにして抵抗体が印刷された基板を９０℃で３０分間乾燥させた後、さらに２００℃で１時間の焼成を施した。
【００５６】
次に、誘電体ペースト（商品名：ＣＸ−１６  アサヒ化学研究所製）を１００メッシュ，線径＝５０μｍのステンレスメッシュ版を用いてスクリーン印刷により下電極を被覆するように形成した。
このようにして得られた誘電体パターンを９０℃で３０分間乾燥させた後、さらに１５０℃で３０分間の焼成を施した。
次に、銅ペースト（商品名：ＮＦ２０００  タツタシステムエレクトロニクス製）を１００メッシュ、線径＝５０μｍのステンレスメッシュ版を用いて誘電体パターン上と上電極引き出し配線上を跨ぐ様に形成した。
この銅ペーストパターンを９０℃で３０分間乾燥させた後、さらに１５０℃で３０分間の焼成を施し、キャパシタ素子を形成した。
【００５７】
以下、実施例１と同様の方法で受動素子内蔵プリント配線板を製造した。
上記の方法で製造すると、表１に示すように抵抗素子およびキャパシタ素子の作り込み精度が悪く、さらに高温高湿試験の結果および抵抗素子に使用されている銀ペースト線間絶縁信頼性も悪いことより、実施例１および実施例２に記載の構造を有する受動素子内蔵プリント配線板が加工精度，信頼性の点で優れていることが理解できる。
【００５８】
＜比較例２＞
比較例１に記載の抵抗素子において、導体電極パターンと抵抗体パターンを電気的に接続するように形成した受動素子内蔵プリント配線板を製造した。
このようにして得られた抵抗素子は、表１に示すように高温高湿試験において抵抗値の変動が大きく信頼性が悪いことがわかる。
【００５９】
【表１】
2006237446.tif 000003
【図面の簡単な説明】
【００６０】
【図１】銅電極上に直接抵抗材料を接続した従来の抵抗素子を内蔵したプリント配線板の１実施例を示す断面模式図である。
【図２】銅電極上に銀ペーストを介して抵抗材料を接続した従来の抵抗素子を内蔵したプリント配線板の１実施例を示す断面模式図である。
【図３】本発明の受動素子内層プリント配線板の１実施例を示す断面模式図である。
【図４】本発明の受動素子内蔵プリント配線板の一部を抜き出した製造工程説明図である。
【符号の説明】
【００６１】
１１，２１・・・・・・・抵抗体
１２，２２・・・・・・・銅電極
１３，２３・・・・・・・絶縁層
２４・・・・・・・・・・銀ペースト
３００ａ・・・・・・・・受動素子内蔵プリント配線板
３０１・・・・・・・・・インダクタ素子
３０２・・・・・・・・・キャパシタ素子
３０３・・・・・・・・・抵抗素子
３２０・・・・・・・・・コア基板
３２１・・・・・・・・・導体層３
３２２・・・・・・・・・銀めっき皮膜
３２３・・・・・・・・・抵抗体
３２４・・・・・・・・・誘電体
３２５・・・・・・・・・ビアホール
３２６・・・・・・・・ソルダーレジスト
３２７・・・・・・・・導体層１
３２８・・・・・・・・導体層２
４００・・・・・・・・両面銅箔付き誘電体シート
４０１・・・・・・・・誘電材料
４０２・・・・・・・・銅箔
４０３・・・・・・・・ドライフィルムレジスト
４０４・・・・・・・・銀めっき皮膜
４０５・・・・・・・・カーボンペースト（抵抗体）
４０６・・・・・・・・プリプレグ
４０７・・・・・・・・コア基板
４０８・・・・・・・・ドライフィルムレジスト
４０９・・・・・・・・ドライフィルムレジスト
４１０・・・・・・・・インダクタ素子
４１１・・・・・・・・キャパシタ素子
４１２・・・・・・・・抵抗素子
４１３・・・・・・・・ビアホール
４１４・・・・・・・・ソルダーレジスト
【図１】
2006237446.tif 000004
【図２】
2006237446.tif 000005
【図３】
2006237446.tif 000006
【図４】
2006237446.tif 000007