(57)【要約】【課題】  液晶表示装置（または有機ＥＬ表示装置）において、開口率を大きくする。【解決手段】  薄膜トランジスタ５のゲート電極１１はｐ型またはｎ型不純物を含む透明な金属酸化物によって形成され、ソース電極１５およびドレイン電極１６は透明な金属酸化物またはＩＴＯによって形成されている。したがって、薄膜トランジスタ５は光を透過する構造となっており、この薄膜トランジスタ５のほぼ全部を画素電極４で覆っているので、薄膜トランジスタ５と画素電極４との重合部が開口率に寄与することととなり、したがって開口率を大きくすることができる。なお、ゲート電極１１およびドレイン電極１６の各一端部に接続された走査ライン２およびドレインライン３は、ゲート電極１１およびドレイン電極１６と同一の透明な材料によって形成されているが、両ライン２、３は、アルミニウム、クロムなどの遮光性金属からなる補助容量電極６によって覆われている。【選択図】  図１
2006245031.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素用電極が薄膜トランジスタを介して前記走査ラインおよび前記データラインに接続されて設けられた薄膜トランジスタパネルにおいて、前記薄膜トランジスタ、前記走査ラインおよび前記データラインは光を透過する構造となっており、前記画素用電極は前記薄膜トランジスタを覆うように設けられていることを特徴とする薄膜トランジスタパネル。
【請求項２】
請求項１に記載の発明において、前記薄膜トランジスタは、金属酸化物からなる半導体薄膜、不純物を含んだ金属酸化物からなるドレイン電極、ソース電極およびゲート電極を有することを特徴とする薄膜トランジスタパネル。
【請求項３】
請求項２に記載の発明において、前記ドレイン電極および前記ソース電極は、前記半導体薄膜上に設けられていることを特徴とする薄膜トランジスタパネル。
【請求項４】
請求項１に記載の発明において、前記薄膜トランジスタは、金属酸化物からなる半導体薄膜、不純物を含んだ金属酸化物からなるゲート電極、透明導電材料からなるドレイン電極およびソース電極を有することを特徴とする薄膜トランジスタパネル。
【請求項５】
請求項４に記載の発明において、前記ドレイン電極および前記ソース電極は、前記半導体薄膜下に設けられていることを特徴とする薄膜トランジスタパネル。
【請求項６】
請求項２または４に記載の発明において、前記薄膜トランジスタのゲート電極はｐ型不純物を含んだ金属酸化物によって形成されていることを特徴とする薄膜トランジスタパネル。
【請求項７】
請求項２または４に記載の発明において、前記ゲート電極に接続された前記走査ラインは前記ゲート電極と同一の材料によって形成され、前記ドレイン電極に接続された前記データラインは前記ドレイン電極と同一の材料によって形成されていることを特徴とする薄膜トランジスタパネル。
【請求項８】
請求項１に記載の発明において、前記画素用電極は透明導電材料によって形成され、前記薄膜トランジスタのソース電極に接続されていることを特徴とする薄膜トランジスタパネル。
【請求項９】
請求項１に記載の発明において、前記画素用電極間に該画素用電極間よりも幅広の遮光膜が設けられていることを特徴とする薄膜トランジスタパネル。
【請求項１０】
請求項１に記載の発明において、前記画素電極と前記データラインとの間に補助容量電極がそれぞれ絶縁膜を介して設けられ、前記補助容量電極は前記画素電極の全周辺部と重ね合わされていることを特徴とする薄膜トランジスタパネル。
【請求項１１】
請求項１０に記載の発明において、前記補助容量電極は遮光性金属によって格子状に形成され、前記走査ラインおよび前記データラインを覆うように設けられていることを特徴とする薄膜トランジスタパネル。
【請求項１２】
請求項１に記載の発明において、前記薄膜トランジスタは、金属酸化物からなる半導体薄膜、不純物を含んだ金属酸化物からなるドレイン電極、ソース電極およびゲート電極を有し、パネルはさらに、アノード電極、有機ＥＬ層、カソード電極を有する発光部を具備することを特徴とする薄膜トランジスタパネル。
【請求項１３】
請求項１に記載の発明において、薄膜トランジスタのソース電極を延出された部分が前記発光部の前記アノード電極とされていることを特徴とする薄膜トランジスタパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は薄膜トランジスタパネルに関する。
【背景技術】
【０００２】
例えば、液晶表示装置における薄膜トランジスタパネルには、マトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極をスイッチング素子としての薄膜トランジスタを介して走査ラインおよびデータラインに接続させて設けたものがある（例えば、特許文献１参照）。この場合、画素電極は、不純物を含む半導体材料からなり、薄膜トランジスタの半導体薄膜と同一の層上に該半導体薄膜に接続されて形成されている。薄膜トランジスタのゲート電極および該ゲート電極に接続された走査ラインはアルミニウム合金によって形成されている。
【０００３】
【特許文献１】特開２００３−５０４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来の薄膜トランジスタパネルでは、薄膜トランジスタのゲート電極をアルミニウム合金つまり遮光性導電材料によって形成しているので、このゲート電極の部分が開口率に寄与しないことになり、開口率が小さいという問題があった。
【０００５】
そこで、この発明は、開口率を大きくすることができる薄膜トランジスタパネルを提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、マトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素用電極が薄膜トランジスタを介して前記走査ラインおよび前記データラインに接続されて設けられた薄膜トランジスタパネルにおいて、前記薄膜トランジスタ、前記走査ラインおよび前記データラインは光を透過する構造となっており、前記画素用電極は前記薄膜トランジスタのほぼ全部を覆うように設けられていることを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、薄膜トランジスタを光が透過する構造とし、薄膜トランジスタのほぼ全部を画素用電極で覆っているので、薄膜トランジスタと画素用電極との重合部が開口率に寄与することとなり、したがって開口率を大きくすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の平面図を示し、図２（Ａ）は図１のIIＡ−IIＡ線に沿う断面図を示し、図２（Ｂ）は図１のIIＢ−IIＢ線に沿う断面図を示す。この薄膜トランジスタパネルはガラス基板１を備えている。
【０００９】
まず、図１を参照して説明する。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリクス状に設けられ、両ライン２、３で囲まれた領域内には画素電極４が薄膜トランジスタ５を介して走査ライン２およびデータライン３に接続されて設けられ、さらに格子状の補助容量電極６が走査ライン２およびデータライン３と平行して設けられている。ここで、図１を明確にする目的で、画素電極４の縁部に斜めの短い実線のハッチングが記入されている。
【００１０】
この場合、走査ライン２とデータライン３とで囲まれた方形状の領域内に同じく方形状の画素電極４が走査ライン２およびデータライン３に可及的に近づけられた状態で配置されている。画素電極４の四辺の各周縁部は、その周囲に配置された格子状の補助容量電極６と重ね合わされている。薄膜トランジスタ５は、図１において、画素電極４の左下角部の下側に配置され、そのほぼ全部は画素電極４によって覆われている。
【００１１】
格子状の補助容量電極６は、データライン３と重ね合わされた部分を含む第１の補助容量電極部６ａと、走査ライン２と重ね合わされた部分を含む第２の補助容量電極部６ｂとからなっている。この場合、後で説明するが、補助容量電極６は走査ライン２と別の層上に設けられ、且つ、そのうちの特に第１の補助容量電極部６ａは、厚さ方向において、すなわち、図１における紙面垂直方向において、データライン３と画素電極４との間にそれぞれ絶縁膜を介して設けられている。
【００１２】
そして、第１の補助容量電極部６ａの幅はデータライン３の幅よりもある程度大きくなっている。これにより、第１の補助容量電極部６ａは、データライン３と直交する方向の位置ずれがあっても、データライン３が画素電極４と直接対向しないように、データライン３を確実に覆うようになっている。また、第１の補助容量電極部６ａはデータライン３の配置領域のほぼ全域に亘って配置されている。これにより、第１の補助容量電極部６ａは、画素電極４に対し、データライン３と平行な方向の位置ずれがあっても、画素電極４の左右辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。
【００１３】
第２の補助容量電極部６ｂの幅は走査ライン２の幅よりもある程度大きくなっている。これにより、第２の補助容量電極部６ｂは、走査ライン２と直交する方向の位置ずれがあっても、走査ライン２を確実に覆うようになっている。また、第２の補助容量電極部６ｂは走査ライン２の配置領域のほぼ全域に亘って配置されている。これにより、第２の補助容量電極部６ｂは、画素電極４に対し、走査ライン２と平行な方向の位置ずれがあっても、画素電極４の上下辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。
【００１４】
次に、この薄膜トランジスタパネルの具体的な構造について、図２（Ａ）、（Ｂ）を参照して説明する。ガラス基板１の上面の所定の箇所にはゲート電極１１および該ゲート電極１１に接続された走査ライン２が設けられている。この場合、ゲート電極１１および走査ライン２は、ｎ型またはｐ型の不純物を含んだ透明な金属酸化物によって形成されている。透明な金属酸化物としては、例えば、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛などが挙げられる。ｎ型不純物としては、例えば、リン、ひ素、アンチモンなどが挙げられ、ｐ型不純物としては、例えば、ボロン、アルミニウム、ガリウム、インジウムなどが挙げられる。
【００１５】
ゲート電極１１および走査ライン２の形成方法としては、上述のｎ型またはｐ型の不純物を含んだ金属酸化膜をターゲットとしたスパッタ法により成膜して、フォトリソグラフィ技術を用いてパターニングする方法が推奨される。また、ｎ型金属酸化膜はデプレーション型となり、リーク電流が大きくなるため、限定する意味ではないが、ｎ型金属酸化膜よりもｐ型金属酸化膜が推奨される。
【００１６】
ゲート電極１１および走査ライン２を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。ゲート電極１１上におけるゲート絶縁膜１２の上面には、バンドギャップが２．５Ｖ以上の透明で真性な上記金属酸化物からなる半導体薄膜１３が設けられている。バンドギャップが２．５Ｖ以上とワイドな半導体薄膜では、可視光を吸収しないため、光リークがなく、遮光の必要がない。半導体薄膜１３の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜１４が設けられている。
【００１７】
チャネル保護膜１４の上面両側、その両側における半導体薄膜１３の上面およびゲート絶縁膜１２の上面の所定の箇所には、透明なｎ型金属酸化物からなるソース電極１５、ドレイン電極１６および該ドレイン電極１６に接続されたデータライン３が設けられている。金属酸化物およびｎ型不純物の材料は、ゲート電極１１および走査ライン２の場合と同じである。ソース電極１２、ドレイン電極１６およびデータライン３は、ゲート電極１１および走査ライン２と同様に、ｎ型金属酸化膜をターゲットとしたスパッタ法により成膜して、フォトリソグラフィ技術を用いてパターニングする方法により形成される。
【００１８】
ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、ソース電極１５およびドレイン電極１６により、ボトムゲート構造の薄膜トランジスタ５が構成されている。この場合、ゲート電極１１は透明なｐ型金属酸化物またはｎ型金属酸化物により形成され、ソース電極１５およびドレイン電極１６は透明なｎ型金属酸化物により形成されているので、薄膜トランジスタ５は光を透過する構造となっている。
【００１９】
薄膜トランジスタ５およびデータライン３を含むゲート絶縁膜１２の上面には窒化シリコンからなる層間絶縁膜１７が設けられている。層間絶縁膜１７の上面の所定の箇所にはアルミニウム、クロムなどの遮光性金属からなる補助容量電極６が設けられている。補助容量電極６を含む層間絶縁膜１７の上面には窒化シリコンからなるオーバーコート膜（絶縁膜）１８が設けられている。
【００２０】
ソース電極１５の所定の箇所に対応する部分におけるオーバーコート膜１８および層間絶縁膜１７にはコンタクトホール１９が設けられている。オーバーコート膜１８の上面の所定の箇所にはｎ型またはｐ型の不純物を含んだ透明な金属酸化物、あるいはＩＴＯなどの透明導電材料からなる画素電極（画素用電極）４がコンタクトホール１９を介してソース電極１５に接続されて設けられている。この場合、画素電極４は薄膜トランジスタ５のほぼ全部を覆うように設けられている。
【００２１】
以上のように、この薄膜トランジスタパネルでは、薄膜トランジスタ５が光を透過する構造となっており、この薄膜トランジスタ５のほぼ全部を画素電極４で覆っているので、薄膜トランジスタ５と画素電極４との重合部が開口率に寄与することとなり、したがって開口率を大きくすることができる。この場合、薄膜トランジスタ５の透明で真性な上記金属酸化物からなる半導体薄膜１３に光が入射されるが、そのまま透過するので、別に支障はない。
【００２２】
また、この薄膜トランジスタパネルでは、方形状の画素電極４の全周辺部にアルミニウム、クロムなどの遮光性金属からなる補助容量電極６を重ね合わせ、且つ、当該補助容量電極６により、上下の画素電極４間に配置された透明な走査ライン２および左右の画素電極４間に配置された透明なデータライン３を覆っているので、薄膜トランジスタ５の配置領域を含む画素電極４の配置領域のうちの全周辺部を除く実質的な画素領域以外を補助容量電極６で確実に覆うことができ、したがって実質的な画素領域以外を覆うためのブラックマスクを不要とすることができる。
【００２３】
なお、この薄膜トランジスタパネルを用いて液晶表示装置を構成する場合、画素間の表示を仕切り、コントラストを向上するために画素電極４間を遮光することが望ましいが、そのためには下記に示す構成のいずれかを採用することが推奨される。（１）液晶表示装置がノーマルブラックモードの場合には、補助容量電極に印加される電位を、薄膜トランジスタパネルに対向して配置された対向電極パネルに形成された共通電極に印加される電位と同電位にする。（２）液晶表示装置がノーマルホワイトモードの場合には、補助容量電極と共通電極間に黒表示となる電圧を印加する。
【００２４】
上記において、ノーマルブラックモードとは、無電界時に白表示となる液晶表示モードのことで、例えば、捩れ角が９０度のＴＮ液晶では、上下の偏光板をその透過軸を平行に配置したものである。また、ノーマルホワイトモードとは、無電界時に黒表示となる液晶表示モードのことで、例えば、捩れ角が９０度のＴＮ液晶では、上下の偏光板をその透過軸を直交して配置したものである。
【００２５】
また、上記実施形態では、液晶の容量を補充するために補助容量電極を用いているが、本発明は、ゲートラインを補助容量電極に兼用する構成の液晶表示装置に適用することも可能であり、その場合には、画素電極４間の遮光膜を遮光性の樹脂を用いて形成することもできる。
【００２６】
さらに、この薄膜トランジスタパネルでは、データライン３と画素電極４との間にデータライン３の幅よりも広い幅を有する第１の補助容量電極部６ａを設けているので、この第１の補助容量電極部６ａにより、データライン３と画素電極４との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。
【００２７】
（第２実施形態）
図３はこの発明の第２実施形態としての液晶表示装置における薄膜トランジスタパネルの要部の平面図を示し、図４（Ａ）は図３のIVＡ−IVＡ線に沿う断面図を示し、図４（Ｂ）は図３のIVＢ−IVＢ線に沿う断面図を示す。この場合も、図３を明確にする目的で、画素電極４の縁部に斜めの短い実線のハッチングが記入されている。
【００２８】
この薄膜トランジスタパネルにおいて、図１および図２（Ａ）、（Ｂ）に示す薄膜トランジスタパネルと大きく異なる点は、薄膜トランジスタ５をトップゲート構造とした点である。そこで、この薄膜トランジスタパネルにおいて、図１および図２（Ａ）、（Ｂ）に示す薄膜トランジスタパネルと同一の名称のものについては、同一の参照符号を付して説明する。
【００２９】
この薄膜トランジスタパネルでは、ガラス基板１の上面の各所定の箇所に、ＩＴＯなどの透明導電材料からなるソース電極１５、ドレイン電極１６および該ドレイン電極１６に接続されたデータライン３が設けられている。ソース電極１１の上面の所定の箇所、ドレイン電極１２の上面の所定の箇所およびその間のガラス基板１の上面には透明で真性な上記金属酸化物からなる半導体薄膜１３が設けられている。半導体薄膜１３の上面全体には窒化シリコンからなる保護膜２０が設けられている。
【００３０】
半導体薄膜１３および保護膜２０の形成方法としては、まず、ソース電極１５、ドレイン電極１６およびデータライン３を含むガラス基板１の上面に、プラズマＣＶＤ法により、真性金属酸化物からなる半導体薄膜形成用膜および窒化シリコンからなる保護膜形成用膜を連続して成膜する。次に、保護膜形成用膜の上面にレジストパターンを形成し、このレジストパターンをマスクとして保護膜形成用膜をエッチングし、保護膜２０を形成する。
【００３１】
次に、レジストパターンをレジスト剥離液を用いて剥離する。この場合、保護膜２０下以外の領域における半導体薄膜形成用膜の表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜２０下の半導体薄膜形成用膜は保護膜２０によって保護されている。次に、保護膜２０をマスクとして、半導体薄膜形成用膜をエッチングすると、保護膜２０下に半導体薄膜１３が形成される。
【００３２】
保護膜２０、データライン３およびソース電極１５を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。ゲート絶縁膜１２の上面の所定の箇所には、透明なｐ型金属酸化物またはｎ型金属酸化物からなるゲート電１１および該ゲート電極１１に接続された走査ライン２が設けられている。
【００３３】
ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、保護膜２０、ソース電極１５およびドレイン電極１６により、トップゲート構造の薄膜トランジスタ５が構成されている。この場合、ゲート電極１１は透明なｐ型金属酸化物またはｎ型金属酸化物により形成され、ソース電極１５およびドレイン電極１６はＩＴＯなどの透明導電材料により形成されているので、薄膜トランジスタ５は光を透過する構造となっている。
【００３４】
ゲート電極１１および走査ライン２を含むゲート絶縁膜１２の上面には窒化シリコンからなる層間絶縁膜１７が設けられている。層間絶縁膜１７の上面の所定の箇所にはアルミニウム、クロムなどの遮光性金属からなる補助容量電極６が設けられている。補助容量電極６を含む層間絶縁膜１７の上面には窒化シリコンからなるオーバーコート膜１８が設けられている。
【００３５】
ソース電極１５の所定の箇所に対応する部分におけるオーバーコート膜１８、層間絶縁膜およびゲート絶縁膜１２にはコンタクトホール１９が設けられている。オーバーコート膜１８の上面の所定の箇所にはＩＴＯなどの透明導電材料からなる画素電極４がコンタクトホール１９を介してソース電極１５に接続されて設けられている。この場合、画素電極４は薄膜トランジスタ５のほぼ全部を覆うように設けられている。
【００３６】
そして、この薄膜トランジスタパネルでも、薄膜トランジスタ５が光を透過する構造となっており、この薄膜トランジスタ５のほぼ全部を画素電極４で覆っているので、薄膜トランジスタ５と画素電極４との重合部が開口率に寄与することとなり、したがって開口率を大きくすることができる。
【００３７】
（第３実施形態）
図５（Ａ）、（Ｂ）はこの発明の第３実施形態としての有機ＥＬ（エレクトロルミネッセンス）表示装置の要部の断面図を示す。この有機ＥＬ表示装置において、図２（Ａ）、（Ｂ）に示す薄膜トランジスタパネルと同一の構成については、同一の参照符号を付してその説明を省略する。この有機ＥＬ表示装置においては、薄膜トランジスタ５上に有機ＥＬからなる発光部を具備する。
【００３８】
すなわち、薄膜トランジスタ５を含むゲート絶縁膜１２の上面にアクリル樹脂などの透明樹脂からなる平坦化膜２１を設け、平坦化膜２１の上面の所定の箇所にアノード電極（画素用電極）２２を平坦化膜２１に設けられたコンタクトホール２３を介してソース電極１５に接続させて設け、平坦化膜２１の上面の所定の箇所にポリイミドなどからなる仕切り壁２４を設け、仕切り壁２４間におけるアノード電極２２の上面に有機ＥＬ層２５を設け、有機ＥＬ層２５および仕切り壁２４の上面にカソード電極２６を設けた構成を有する。
【００３９】
この場合、アノード電極２２は薄膜トランジスタ５のほぼ全部を覆うように設けられている。また、アノード電極２２はＩＴＯなどの透明導電材料によって形成され、カソード電極２６はアルミニウムなどの高反射性金属によって形成されている。この構成では、有機ＥＬ層２５をで発光した光は該有機ＥＬ層２５をの上部に設けられたカソード電極２６で反射され、ガラス基板１側に出射するため、ボトムエミッション型と言われる。このようなボトムエミッション型有機ＥＬ表示装置において、ソース電極１５およびドレイン電極１６は透明なＩＴＯにより形成され、ゲート電極１１および半導体薄膜１３は透明な金属酸化物により形成されており、有機ＥＬ層２５をで発光し、カソード電極２６で反射された光は、薄膜トランジスタ５を透過するため、薄膜トランジスタ５の全域が発光領域となり、開口率を大きくすることができる。
【００４０】
（第３実施形態の変形例）
上記第３実施形態においては、薄膜トランジスタ５のソース電極１５をｎ型金属酸化物により形成し、発光部のアノード電極２２をＩＴＯなどの透明導電材料によって形成したものであった。しかし、ｎ型金属酸化物からなる薄膜トランジスタ５のソース電極１５に発光部のアノード電極２２の機能を兼用させることも可能である。その場合の一例として、図５（Ａ）において、ｎ型金属酸化物からなるソース電極１５を平坦化膜２１上に右方向に延出してアノード電極とし、該アノード電極上に有機ＥＬ層およびカソード電極を積層して形成すればよい。
【００４１】
（その他の実施形態）
有機ＥＬ表示パネルの場合には、薄膜トランジスタは１組のアノード電極２２、有機ＥＬ層２５をおよびカソード電極２６からなる１画素に対して２個設けるようにしてもよく（例えば、特開２００４−１７１８８２号公報参照）、また３個設けるようにしてもよい（例えば、特開２００３−１９５８１０号公報参照）。
【図面の簡単な説明】
【００４２】
【図１】この発明の第１実施形態としての液晶表示装置における薄膜トランジスタパ    ネルの要部の平面図。
【図２】（Ａ）は図１のIIＡ−IIＡ線に沿う断面図、（Ｂ）は図１のIIＢ−IIＢ線に沿う    断面図。
【図３】この発明の第２実施形態としての液晶表示装置における薄膜トランジスタパ    ネルの要部の平面図。
【図４】（Ａ）は図３のIVＡ−IVＡ線に沿う断面図、（Ｂ）は図３のIVＢ−IVＢ線に沿う    断面図。
【図５】この発明の第３実施形態としての有機ＥＬ表示装置の要部の断面図。
【符号の説明】
【００４３】
１  ガラス基板
２  走査ライン
３  データライン
４  画素電極
５  薄膜トランジスタ
６  補助容量電極
１１  ゲート電極
１２  ゲート絶縁膜
１３  半導体薄膜
１４  チャネル保護膜
１５  ソース電極
１６  ドレイン電極
１７  層間絶縁膜
１８  オーバーコート膜
１９  コンタクトホール
２０  保護膜
２１  平坦化膜
２２  アノード電極
２３  コンタクトホール
２４  仕切り壁
２５  有機ＥＬ層
２６  カソード電極
【図１】
2006245031.tif 000003
【図２】
2006245031.tif 000004
【図３】
2006245031.tif 000005
【図４】
2006245031.tif 000006
【図５】
2006245031.tif 000007