(57)【要約】【課題】  寄生トランジスタによる寄生電流を検出し、寄生電流に応じて制御回路の動作を制御することを目的とし、寄生電流に起因する制御回路の誤動作を確実に防止する。【解決手段】  本発明による半導体装置は、第１導電型の半導体基板と、半導体基板の表面の複数の第２導電型の島領域内にそれぞれ形成された第１及び第２トランジスタの１つ以上の組と、半導体基板の表面に形成され、通常制御信号が入力された場合に第１及び第２トランジスタをオンオフ制御し、寄生信号が入力された場合に第１及び第２トランジスタをオフに制御する第１制御部と、半導体基板の表面の、第１トランジスタ及び第２トランジスタの１つ以上の組と第１制御部との間に形成され、寄生電流を誘導する１つ以上の寄生モニタ素子と、半導体基板の表面に形成され、寄生電流の値に応じて通常制御信号又は寄生信号を第１制御部に出力する寄生検出部と、を有する。【選択図】  図１
2006245405.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の表面に形成された第２導電型島領域内にそれぞれ形成され、高電位側が電源電圧入力端子に接続される第１トランジスタ及び低電位側が接地端子に接続される第２トランジスタの１つ以上の組と、
第２導電型領域を有し、前記半導体基板の表面に形成され、通常制御信号が入力された場合に前記第１トランジスタ及び第２トランジスタをオンオフ制御し、寄生信号が入力された場合に前記第１トランジスタ及び第２トランジスタをオフに制御する第１制御部と、
第２導電型領域を有し、前記半導体基板の表面の、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との間に形成され、寄生電流を誘導する１つ以上の寄生モニタ素子と、
第２導電型領域を有し、前記半導体基板の表面に形成され、前記寄生モニタ素子によって誘導された前記寄生電流の値が所定値未満である場合に通常制御信号を前記第１制御部に出力し、前記寄生電流の値が所定値以上である場合に寄生信号を前記第１制御部に出力する寄生検出部と、を有する
ことを特徴とする半導体装置。
【請求項２】
前記半導体基板の表面の、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との間に形成された第２導電型島領域内に形成され、電源電圧入力端子に接続されるダミーアイランドをさらに有する
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記１つ以上の寄生モニタ素子は、複数の寄生モニタ素子であり、
前記複数の寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との対向辺の間にレイアウトされている
ことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記１つ以上の寄生モニタ素子は、１つの寄生モニタ素子であり、
前記１つの寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との対向辺の間にレイアウトされている
ことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項５】
前記１つ以上の寄生モニタ素子は、複数の寄生モニタ素子であり、
前記複数の寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組を取り囲むようにレイアウトされている
ことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項６】
前記１つ以上の寄生モニタ素子は、１つの寄生モニタ素子であり、
前記１つの寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組を取り囲むようにレイアウトされている
ことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項７】
前記寄生検出部は、
通常制御信号及び寄生信号を前記第１制御部に出力することに代えて、通常制御信号及び寄生信号を半導体装置外部の第２制御部に出力し、
前記第１制御部は、
通常制御信号及び寄生信号を入力することに代えて、前記第２制御部から出力される入力信号を入力し、前記入力信号に応じて前記第１トランジスタ及び第２トランジスタを制御する
ことを特徴とする請求項１乃至請求項６のいずれかの請求項に記載の半導体装置。
【請求項８】
請求項１乃至請求項７のいずれかの請求項に記載の半導体装置を備えることを特徴とするモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びそれを用いたモータ駆動装置に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び低消費電力化に伴い、電子機器に搭載される半導体装置にも小型かつ低消費電力なものが要求されている。例えば、電源やモータ駆動装置等に用いられる半導体装置においては、出力電流能力の高いパワートランジスタを内蔵し、外形寸法の小さいパッケージにパッケージングすることで、小型化を実現している。また、パワートランジスタを制御する制御回路内のバイアス電流の絶対値を下げることで、低消費電力化を実現している。
【０００３】
通常、トランジスタを内蔵した半導体装置においては、Ｐ型の半導体基板とトランジスタのＮ型領域とで構成されるＰＮ接合を、逆方向にバイアスされた状態（逆バイアス状態）に維持することで、半導体基板からトランジスタを互いに電気的に分離している。しかし、トランジスタを内蔵した半導体装置がコイルやモータ等の誘導性負荷を駆動する場合、トランジスタがオンからオフに切り替わる際、誘導性負荷の誘導起電力によって、ＰＮ接合が順方向にバイアスされる（順バイアス状態）。これによって、半導体装置内の寄生トランジスタが動作して制御回路から寄生電流を流し、制御回路の誤動作を引き起こす可能性がある。
【０００４】
上記の寄生電流による制御回路の誤動作を防止するための従来例の半導体装置が、特許文献１に開示されている。以下、図１４を参照して、従来例の半導体装置について説明する。図１４は、従来例の半導体装置１４０１の構成を示す図である。
【０００５】
制御部１４１５からの制御によって、出力トランジスタ１４１Ｂがオンからオフに切り替わると、出力端子ＯＵＴ１に接続される誘導性負荷の誘導起電力が発生する。この誘導起電力によって、Ｐ型の半導体基板１０と、出力トランジスタ１４１Ａの高濃度Ｎ型領域１４２３及びＮ型埋込み層１４２５とで形成されるＰＮ接合が順方向にバイアスされる。これにより、出力端子ＯＵＴ１の電位ＶＯＵＴ１は、一時的に以下の式（１）で表される値にまで低下する。なお、以下の式において、ＰＮ接合によって構成されるダイオードの順方向電圧低下分を１Ｄ、半導体装置１４０１の接地端子ＧＮＤの電位をＶＧＮＤとする。
ＶＯＵＴ１＝ＶＧＮＤ−１Ｄ  ・・・・・・（１）
【０００６】
上記式（１）からわかるように、この時、出力端子ＯＵＴ１の電位ＶＯＵＴ１は、接地端子ＧＮＤの電位ＶＧＮＤよりも低くなり、半導体基板１０内の寄生トランジスタ１４１８のエミッタ−ベース間の電圧が生じるため、寄生トランジスタ１４１８が動作し（オンとなり）、寄生トランジスタ１４１８のコレクタからエミッタの方向に寄生電流が流れる。
【０００７】
一般に、寄生電流は、寄生の発生源（図１４においては、出力トランジスタ１４１Ａの高濃度Ｎ型領域１４２３と半導体基板１０とによって構成されるＰＮ接合）からの距離が近いＮ型領域から多く供給され、寄生の発生源から距離が遠いＮ型領域からはあまり供給されないことが知られている。
【０００８】
従来例の半導体装置１４０１は、出力トランジスタ１４１Ｂを出力トランジスタ１４１Ａと制御部１４１５との間に設け、さらに、出力トランジスタ１４１Ｂと制御部１４１５との間にダミーアイランド１３を設けている。そのため、寄生電流の大部分は、距離が近い出力トランジスタ１４１ＢのＮ型埋込み層１４３５及びダミーアイランド１３の高濃度Ｎ型領域４１から流れ、距離が遠い制御部１４１５から流れる寄生電流が少ない。従来例の半導体装置は、上記の構成により、寄生電流による制御部１４１５の誤動作を防止するものであった。
【０００９】
【特許文献１】特開平７−１３５２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、トランジスタと制御部とが同一半導体基板上でＰＮ接合分離によって構成される接合分離型の半導体装置においては、寄生トランジスタによる制御部からの寄生電流を完全にシャットアウトすることは困難である。図１４において点線で示すように、制御部１４１５から少量の寄生電流が流れる。半導体装置では、今後、消費電力を低減するために制御回路のバイアス電流はさらに小さくなり、トランジスタの出力電流能力はさらに高くなると予測される。そのため、少量であっても制御回路から寄生電流が流れる従来例の半導体装置の構成では、将来的に、寄生電流の制御回路への影響が増大し制御回路の誤動作を引き起こす虞がある、という問題があった。
【００１１】
本発明は、上記問題に鑑み、寄生トランジスタによる寄生電流を検出し、その寄生電流に応じて制御回路の動作を制御することを目的とし、それにより寄生電流に起因する制御回路の誤動作を確実に防止する半導体装置及びそれを用いたモータ駆動装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明は、以下の構成を有する。
請求項１に記載の半導体装置は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型島領域内にそれぞれ形成され、高電位側が電源電圧入力端子に接続される第１トランジスタ及び低電位側が接地端子に接続される第２トランジスタの１つ以上の組と、第２導電型領域を有し、前記半導体基板の表面に形成され、通常制御信号が入力された場合に前記第１トランジスタ及び第２トランジスタをオンオフ制御し、寄生信号が入力された場合に前記第１トランジスタ及び第２トランジスタをオフに制御する第１制御部と、第２導電型領域を有し、前記半導体基板の表面の、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との間に形成され、寄生電流を誘導する１つ以上の寄生モニタ素子と、第２導電型領域を有し、前記半導体基板の表面に形成され、前記寄生モニタ素子によって誘導された前記寄生電流の値が所定値未満である場合に通常制御信号を前記第１制御部に出力し、前記寄生電流の値が所定値以上である場合に寄生信号を前記第１制御部に出力する寄生検出部と、を有する。
【００１３】
この発明によれば、寄生モニタ素子及び寄生検出部を設けることにより、寄生モニタ素子によってその寄生電流を寄生検出部に誘導する。寄生検出部は寄生モニタ素子によって誘導された寄生電流に応じて、第１制御部を制御する信号を出力する。したがって、第１制御部は、寄生電流が高い場合に第１のトランジスタ及び第２のトランジスタの制御を停止させることができるため、寄生電流による第１制御部の誤動作を確実に防止することができる。
【００１４】
請求項２に記載の半導体装置は、請求項１に記載の半導体装置において、前記半導体基板の表面の、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との間に形成された第２導電型島領域内に形成され、電源電圧入力端子に接続されるダミーアイランドをさらに有する。
【００１５】
この発明によれば、第１トランジスタ及び第２トランジスタの１つ以上の組及び第１制御部間にダミーアイランドを設けることによって、第１制御部から流れる寄生電流を低減することができる。
【００１６】
請求項３に記載の半導体装置では、請求項１又は請求項２に記載の半導体装置において、前記１つ以上の寄生モニタ素子は、複数の寄生モニタ素子であり、前記複数の寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との対向辺の間にレイアウトされている。
【００１７】
また、請求項４に記載の半導体装置では、請求項１又は請求項２に記載の半導体装置において、前記１つ以上の寄生モニタ素子は、１つの寄生モニタ素子であり、前記１つの寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組と前記第１制御部との対向辺の間にレイアウトされている。
【００１８】
また、請求項５に記載の半導体装置では、請求項１又は請求項２に記載の半導体装置において、前記１つ以上の寄生モニタ素子は、複数の寄生モニタ素子であり、前記複数の寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組を取り囲むようにレイアウトされている。
【００１９】
また、請求項６に記載の半導体装置では、請求項１又は請求項２に記載の半導体装置において、前記１つ以上の寄生モニタ素子は、１つの寄生モニタ素子であり、前記１つの寄生モニタ素子が、前記第１トランジスタ及び第２トランジスタの１つ以上の組を取り囲むようにレイアウトされている。
【００２０】
これらの発明は、１つ以上の寄生モニタ素子の半導体基板上でのレイアウトに関する。いずれのレイアウトを用いるのかについては任意であるが、第１トランジスタ及び第２トランジスタの１つ以上の組に対する寄生モニタ素子の包囲性が高い程、寄生電流の検知漏れが少なく、寄生電流の検出精度が高い。
【００２１】
請求項７に記載の半導体装置では、請求項１乃至請求項６のいずれかの請求項に記載の半導体装置において、前記寄生検出部は、通常制御信号及び寄生信号を前記第１制御部に出力することに代えて、通常制御信号及び寄生信号を半導体装置外部の第２制御部に出力し、前記第１制御部は、通常制御信号及び寄生信号を入力することに代えて、前記第２制御部から出力される入力信号を入力し、前記入力信号に応じて前記第１トランジスタ及び第２トランジスタを制御する。
【００２２】
この発明によれば、寄生検出部からの寄生検出信号を半導体装置外部の第２制御部に出力することによって、外部の第２制御部から、第１制御部を制御することができる。これにより、半導体装置を組み込む他装置の制御回路が必要に応じて半導体装置の制御部を制御することができるため、汎用性に優れる。
【００２３】
請求項８に記載のモータ駆動装置は、請求項１乃至請求項７のいずれかの請求項に記載の半導体装置を備える。この発明によれば、上記請求項１乃至請求項７に記載の半導体装置と同様の効果を奏するモータ駆動装置を実現することができる。
【発明の効果】
【００２４】
本発明に斯かる半導体装置及びそれを用いたモータ駆動装置によれば、寄生トランジスタによる寄生電流を検出し、その寄生電流に応じて制御回路の動作を制御することにより、寄生電流に起因する制御回路の誤動作を確実に防止することができるという、有利な効果を奏する。
【発明を実施するための最良の形態】
【００２５】
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００２６】
《実施の形態１》
図１〜図６を参照して、本発明の実施の形態１における半導体装置を説明する。本実施の形態における半導体装置は、光ディスク装置に搭載されるモータを駆動するためのモータ駆動装置に用いられる。
【００２７】
まず、図１〜図４を参照して、本実施の形態における半導体装置の構成について説明する。図２は、本実施の形態における半導体装置の基板レイアウトを示す平面図である。図１は、本実施の形態における半導体装置の断面の構成を示す図で、図２に示したＡ−Ａ’線における半導体基板１０の断面の構成を示す。
【００２８】
図２において、本実施の形態における半導体装置は、Ｐ型の半導体基板１０の表面に形成された、３組の出力トランジスタ１Ａと１Ｂ、２Ａと２Ｂ、及び３Ａと３Ｂ、ダミーアイランド１３、複数の寄生モニタ素子１４、制御部（第１制御部）１５、寄生検出部１６、及び複数のコンタクトホール１７を有する。
【００２９】
出力トランジスタ１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ及び３Ｂは、半導体基板１０の表面に形成されたＮ型の島領域内にそれぞれ形成されたＮチャネル型ＭＯＳトランジスタである。出力トランジスタの各組は、制御部１５によって相補的にオンオフ制御される。
【００３０】
ダミーアイランド１３は、半導体基板１０の表面に形成されたＮ型の島領域内に形成され、単体で出力トランジスタの各組を取り囲むようにレイアウトされる。
【００３１】
複数の寄生モニタ素子１４は、ダミーアイランド１３と制御部１５との対向辺の間にレイアウトされる。
【００３２】
寄生検出部１６は、後に図７を参照して説明する構成を有し、制御部１５の左上部に形成される。しかし、この位置に限らず、他の任意の位置に形成されて良い。また、寄生検出部１６は、制御部１５内に含まれていても良い。
【００３３】
コンタクトホール１７は、ダミーアイランド１３と出力トランジスタ１Ｂ、２Ｂ及び３Ｂとのそれぞれの間、及びダミーアイランド１３と寄生モニタ素子１４との間に、それぞれ複数個設けられるが、この位置に限らず、他の任意の位置に設けられて良い。
【００３４】
図１において、半導体装置１は、接地端子ＧＮＤ（以下、「ＧＮＤ端子」と記す。）、モータのコイル２Ｘに接続される出力端子ＯＵＴ１（以下、「ＯＵＴ１端子」と記す。）、及び半導体装置１の電源電圧を入力するための電源電圧入力端子Ｖｃｃ（以下、「Ｖｃｃ端子」と記す。）を有する。ＧＮＤ端子は、半導体装置１が組み込まれるセットの接地端子（通常はゼロ電位）に接続される。
【００３５】
出力トランジスタ１Ａは、Ｎ型領域２１及び２２、高濃度Ｐ型埋込み層（Ｐ型ウェル）２３、高濃度Ｎ型領域２４及び２５、Ｎ型エピタキシャル層２６、及びＮ型埋込み層２７で構成される。出力トランジスタ１Ａは、ソース（Ｓ）及びボディ（高濃度Ｐ型埋込み層２３）がＧＮＤ端子に接続され、ゲート（Ｇ）が制御部１５に接続され、ドレイン（Ｄ）がＯＵＴ１端子に接続され、高濃度Ｎ型領域２５は電極を介してＧＮＤ端子に接続される。
【００３６】
出力トランジスタ１Ｂは、Ｎ型領域３１及び３２、高濃度Ｐ型埋込み層（Ｐ型ウェル）３３、高濃度Ｎ型領域３４及び３５、Ｎ型エピタキシャル層３６、及びＮ型埋込み層３７で構成される。出力トランジスタ１Ｂは、ソース（Ｓ）及びボディ（高濃度Ｐ型埋込み層３３）がＯＵＴ１端子に接続され、ゲート（Ｇ）が制御部１５に接続され、ドレイン（Ｄ）がＶｃｃ端子に接続され、高濃度Ｎ型領域３５が電極を介してＧＮＤ端子に接続される。
【００３７】
ダミーアイランド１３は、高濃度Ｎ型領域４１、Ｎ型エピタキシャル層４２、及びＮ型埋込み層４３で構成される。ダミーアイランド１３は、高濃度Ｎ型領域４１が電極を介してＶｃｃ端子に接続される。ダミーアイランド１３は、寄生トランジスタ１８によって制御部１５から流れる寄生電流を低減するために設けられる。
【００３８】
寄生モニタ素子１４は、寄生トランジスタ１８によって半導体基板１０内に発生する寄生電流（寄生トランジスタ１８のコレクタ電流）のうち、制御部１５から供給されようとする寄生電流の一部を寄生検出部１６に誘導するための素子であり、Ｎ型領域で構成される。寄生モニタ素子１４は寄生検出部１６と接続されているので、寄生トランジスタ１８が寄生モニタ素子１４から流そうとする寄生電流は、寄生モニタ素子１４を介して寄生検出部１６のＮ型領域から供給される。
【００３９】
寄生検出部１６は、Ｎ型領域を含み、寄生モニタ素子１４が誘導する寄生電流を監視する。寄生検出部１６は、寄生モニタ素子１４が誘導する寄生電流が所定値Ｉｔｈ以上であるか否かを調べ、寄生電流が所定値Ｉｔｈ以上である場合に、ロウレベルの寄生検出信号ＤＳを制御部１５に出力し、寄生電流が所定値Ｉｔｈ未満である場合に、ハイレベルの寄生検出信号ＤＳを制御部１５に出力する。所定値Ｉｔｈは、予め実験等によって決定された値を記憶部等に記憶させておいても良く、また、半導体装置１を組み込むセット内の他の制御回路から与えられても良い。
【００４０】
制御部１５は、Ｎ型領域を含み、出力トランジスタ１Ａ及び１Ｂのゲートに接続され、出力トランジスタ１Ａ及び１Ｂを制御する。また、制御部１５は、寄生検出部１６からハイレベルの寄生検出信号ＤＳが入力されている場合、出力トランジスタ１Ａ及び１Ｂのオンオフ制御を行い（動作状態）、寄生検出部１６からロウレベルの寄生検出信号ＤＳが入力されている場合、出力トランジスタ１Ａ及び１Ｂをオフ状態に制御する（停止状態）。出力トランジスタ１Ａ及び１Ｂをオフ状態にするためには、例えば、制御部１５から出力トランジスタ１Ａ及び１Ｂのゲートに出力される出力信号を遮断する。
【００４１】
複数のコンタクトホール１７は、ＧＮＤ端子に接続される。コンタクトホール１７は、半導体基板１０をＧＮＤ端子電位に短絡させるために設けられる。
【００４２】
コイル２Ｘは、一端がＯＵＴ１端子に接続され、他端が接続点Ｌｘに接続された、モータを駆動するための誘導性負荷である。制御部１５は、出力トランジスタ１Ａ及び１Ｂを相補的にオンオフ制御して、ＯＵＴ１端子を介してコイル２Ｘに流れる電流を制御することによって、モータを駆動する。モータは、例えば、図３に示すような、コイル２Ｘ、２Ｙ及び２Ｚが接続点Ｌｘでスター結線された３相駆動方式のモータである。
【００４３】
寄生トランジスタ１９は、エミッタが出力トランジスタ１ＡのＮ型領域２２に接続され、ベースが出力トランジスタ１Ａの高濃度Ｐ型埋込み層２３に接続され、コレクタが出力トランジスタ１ＡのＮ型埋込み層２７に接続されている。
【００４４】
寄生トランジスタ１８は、エミッタが出力トランジスタ１ＡのＮ型埋込み層２７に接続され、ベースが半導体基板１０に接続され、コレクタが出力トランジスタ１ＢのＮ型埋込み層３７、ダミーアイランド１３の高濃度Ｎ型領域４１、寄生モニタ素子１４のＮ型領域及び制御部１５のＮ型領域に接続されている。
図４に、図１に示した本実施の形態における半導体装置１に対応する回路図を示す。
【００４５】
なお、図１において、制御部１５は、出力トランジスタ１Ａ及び１Ｂの２つのトランジスタを制御するが、同様に、出力トランジスタ２Ａと２Ｂ、及び３Ａと３Ｂ（図２参照）をも制御する。出力トランジスタ２Ａ及び２Ｂ（図２参照）は、コイル２Ｘに接続されるＯＵＴ１端子に接続されることに代えて、コイル２Ｙに接続されるＯＵＴ２端子（図３参照）に接続される点において、出力トランジスタ１Ａ及び１Ｂとは異なる。出力トランジスタ３Ａ及び３Ｂ（図２参照）は、コイル２Ｘに接続されるＯＵＴ１端子に接続されることに代えて、コイル２Ｚに接続されるＯＵＴ３端子（図３参照）に接続される点において、出力トランジスタ１Ａ及び１Ｂとは異なる。それ以外の点においては、図１に示した出力トランジスタ１Ａ及び１Ｂとそれぞれ同様の構成であるため、詳細な説明は省略する。制御部１５は、出力トランジスタの各組を順次オンオフ制御し、ＯＵＴ１〜ＯＵＴ３端子（図３参照）から互いに１２０度ずつずれた位相を有する電流を出力する。それにより、モータ３のコイル２Ｘ、２Ｙ及び２Ｚに順次磁界を発生させ、モータ３を回転駆動する。
【００４６】
また、出力トランジスタ２Ａと２Ｂ、及び３Ａと３Ｂの各組は、それぞれ誘導性負荷であるコイル２Ｙ及び２Ｚに接続される故に、出力トランジスタ２Ａと２Ｂ、及び３Ａと３Ｂの各組に対しても寄生トランジスタ１８及び１９と同様の寄生トランジスタが発生する。
以下、出力トランジスタ１Ａ及び１Ｂの組を例にとって、説明を進める。
【００４７】
次に、図１、図４〜図６を参照して、上記の構成による半導体装置１の動作について説明する。図５は、出力トランジスタ１Ａ及び１Ｂ、ＯＵＴ１端子の電位ＶＯＵＴ１を示すタイミング図である。
【００４８】
制御部１５は、図５に示すように、第１の期間において、出力トランジスタ１Ｂをオン、出力トランジスタ１Ａをオフとする。第２の期間において、出力トランジスタ１Ｂをオフ、出力トランジスタ１Ａをオンとする。第３の期間において、出力トランジスタ１Ａ及び１Ｂを両方ともオフとする。第３の期間は、制御の遅延等によって両方の出力トランジスタ１Ａ及び１ＢがオンとなってＶｃｃ端子からＧＮＤ端子に向かって貫通電流が流れることを防止するために設けられる期間である。
【００４９】
第１の期間において、出力トランジスタ１Ｂがオンとなるため、図４において、Ｖｃｃ端子から出力トランジスタ１Ｂのドレイン−ソース間及びＯＵＴ１端子を介して、コイル２Ｘに電源電圧Ｖｃｃが印加される。図５において、ＯＵＴ１端子の電位ＶＯＵＴ１は、Ｖｃｃとなる。コイル２Ｘを流れる電流は、ＯＵＴ１端子から接続点Ｌｘの方向に流れる。
【００５０】
次に、第１の期間の後、第３の期間において、出力トランジスタ１Ｂがオンからオフに変化し、出力トランジスタ１Ａ及び１Ｂが共にオフとなるため、図４において、Ｖｃｃ端子からコイル２Ｘへの電流経路は断たれる。しかし、コイル２Ｘは、第１の期間に蓄積した磁気エネルギーを電気エネルギーに変換して放出することによって、誘導起電力を発生し、ＯＵＴ１端子から接続点Ｌｘの方向に電流を流し続けようとする。そのため、図１において、高濃度Ｐ型埋込み層２３とＮ型領域２２とで形成されるＰＮ接合が順方向にバイアスされる（順バイアス状態）。これにより、図５において、ＯＵＴ１端子の電位ＶＯＵＴ１は、ＰＮ接合で構成されるダイオードの順方向電圧降下によって、一時的に以下の式（２）で表される値にまで低下する。なお、以下の式において、ダイオードの順方向電圧低下分を１Ｄ、ＧＮＤ端子の電位をＶＧＮＤとする。
ＶＯＵＴ１＝ＶＧＮＤ−１Ｄ  ・・・・・・（２）
【００５１】
次に、第２の期間において、出力トランジスタ１Ａがオンとなるため、図４において、ＯＵＴ１端子は、出力トランジスタ１Ａのドレイン−ソースを介して、ＧＮＤ端子に短絡される。図５において、ＯＵＴ１端子の電位ＶＯＵＴ１はＧＮＤ端子の電位ＶＧＮＤとなる。第２の期間の後、第３の期間において、出力トランジスタ１Ａがオンからオフに変化し、出力トランジスタ１Ａ及び１Ｂが再び共にオフとなる。ＯＵＴ１端子の電位ＶＯＵＴ１は、第１の期間の後の第３の期間と同様に、ＰＮ接合で構成されるダイオードの順方向電圧降下によって、上記式（２）で表される値にまで低下する。
【００５２】
図６を参照して、図５の第３の期間における半導体装置１の動作について説明する。図６は、寄生トランジスタ１９及び１８の各動作、コイル２Ｘを流れる電流、寄生モニタ素子１４を流れる電流、及び、寄生検出部１６から出力される寄生検出信号ＤＳの各動作を示すタイミング図である。
【００５３】
前述したように、第３の期間において、図１における出力トランジスタ１Ａの高濃度Ｐ型埋込み層２３とＮ型領域２２とで形成されるＰＮ接合が順方向にバイアスされると、コイル２Ｘの誘導起電力によってＯＵＴ１端子の電位ＶＯＵＴ１が、ＧＮＤ端子の電位ＶＧＮＤに対して負電位となる。これによって、出力トランジスタ１ＡのＮ型領域２２と高濃度Ｐ型埋込み層２３とＮ型埋込み層２７とで形成されるＮＰＮ型の寄生トランジスタ１９のエミッタ−ベース間に電圧が生じ、寄生トランジスタ１９がオンとなる。寄生トランジスタ１９は、Ｎ型埋込み層２７及び高濃度Ｎ型領域２５を介してＧＮＤ端子からＯＵＴ１端子への寄生電流（寄生トランジスタ１９のコレクタ電流）を流す。
【００５４】
この時、出力トランジスタ１ＡのＮ型埋込み層２７には抵抗成分ＲＮ２７が存在するため、出力トランジスタ１ＡのＮ型埋込み層２７の電位ＶＮ２７は、以下の式（３）で表される電位にまで低下しようとする。
ＶＮ２７＝ＶＧＮＤ−ＲＮ２７×寄生トランジスタ１９のコレクタ電流  ・・・・・・（３）
【００５５】
しかし、寄生トランジスタ１９がオン状態であるため、寄生トランジスタ１９のコレクタ−エミッタ間の飽和電圧ＶＳＡＴにより、Ｎ型埋込み層２７の電位ＶＮ２７は、以下の式（４）で表される電位にまでしか低下しない。そのため、寄生トランジスタ１９のコレクタ電流が大きい場合、寄生トランジスタ１９のコレクタ電流の全てを、ＧＮＤ端子から出力トランジスタ１Ａの高濃度Ｎ型領域２５及びＮ型埋込み層２７を通じて供給することはできない。
ＶＮ２７＝ＶＧＮＤ−１Ｄ＋ＶＳＡＴ  ・・・・・・（４）
【００５６】
したがって、図６において、寄生トランジスタ１９がオンとなってから所定時間Ｔｄ経過後、出力トランジスタ１ＡのＮ型埋込み層２７の電位ＶＮ２７が上記式（４）で表される値にまで低下する。すると、図１において、出力トランジスタ１ＡのＮ型埋込み層２７と半導体基板１０とその他のＮ型領域とで形成されるＮＰＮ型の寄生トランジスタ１８のエミッタ−ベース間に電圧が生じ、寄生トランジスタ１８がオンとなる。
【００５７】
寄生トランジスタ１８による寄生電流（寄生トランジスタ１８のコレクタ電流）は、出力トランジスタ１ＢのＮ型埋込み層３７、ダミーアイランド１３の高濃度Ｎ型領域４１、寄生モニタ素子１４、及び制御部１５から供給される。
【００５８】
半導体装置１では、出力トランジスタ１Ｂを出力トランジスタ１Ａと制御部１５との間に設け、さらに、出力トランジスタ１Ｂと寄生モニタ素子１４との間にダミーアイランド１３を設けている。そのため、寄生トランジスタ１８のコレクタ電流の大部分は、寄生の発生源（図１において、出力トランジスタ１ＡのＮ型埋込み層２７と半導体基板１０とによって構成されるＰＮ接合）からの距離が近い出力トランジスタ１ＢのＮ型埋込み層３７及びダミーアイランド１３の高濃度Ｎ型領域４１から流れる。しかし、図１において、点線で示すように、少量ながらも制御部１５から寄生電流が流れる。
【００５９】
寄生モニタ素子１４は、寄生トランジスタ１８が制御部１５から流そうとする寄生電流の一部を誘導する。誘導された寄生電流の一部は、寄生モニタ素子１４を介して寄生検出部１６のＮ型領域から供給される。
【００６０】
寄生検出部１６は、寄生モニタ素子１４によって誘導された寄生電流を監視し、寄生電流が所定値Ｉｔｈ以上になると、ロウレベルの寄生検出信号ＤＳを制御部１５に出力する。図６において、寄生電流が所定値Ｉｔｈ以上になったタイミングで、寄生検出信号ＤＳがロウレベルとなっている。
【００６１】
ロウレベルの寄生検出信号ＤＳを入力した制御部１５は停止状態となり、３組の出力トランジスタ１Ａと１Ｂ、２Ａと２Ｂ、及び３Ａと３Ｂのオンオフ制御を停止して、全ての出力トランジスタをオフ状態に制御する。したがって、寄生トランジスタ１８による寄生電流が高くなった場合、制御部１５は各出力トランジスタの制御を停止するので、寄生電流に起因する制御部１５の誤動作を確実に防止することができる。
【００６２】
なお、一旦制御部１５が停止状態になった後は、例えば、再起動されるまで停止状態を維持するラッチモードや、寄生モニタ素子１４によって誘導された寄生電流が所定値Ｉｔｈを下回った時に自動的に動作状態に戻る自己復帰モード等が必要に応じて選択されて良い。一例として、図６には、ラッチモードの場合の動作を示した。図６では、コイル２Ｘが第１の期間に蓄積した磁気エネルギーの放出を終えて、コイル２Ｘを流れる電流が０Ａになると、寄生トランジスタ１８及び１９が共にオフとなる。それに伴い、寄生モニタ素子１４によって誘導される寄生電流が０Ａとなる。その後、ハイレベルの外部リセット信号が入力されるタイミングで、寄生検出部１６が再起動され、寄生検出部１６から出力される寄生検出信号ＤＳは再びハイレベルとなる。したがって、制御部１５は、各出力トランジスタの制御を再開する。
【００６３】
図７は、寄生検出部１６の構成の一例を示す回路図である。図７において、寄生検出部１６は、トランジスタ１６１及び１６２、スイッチング素子１６５、及び抵抗１６３及び１６４を有する。
【００６４】
トランジスタ１６１は、エミッタがＶｃｃ端子電位に接続され、コレクタが寄生モニタ素子１４に接続され、ベースがトランジスタ１６２のベース及びトランジスタ１６１のコレクタに接続される。トランジスタ１６２は、エミッタがＶｃｃ端子に接続され、コレクタが抵抗１６３の一端に接続され、ベースがトランジスタ１６１のベースに接続される。
【００６５】
抵抗１６３は、一端がトランジスタ１６２のコレクタに接続され、他端が接地電位に接続される。抵抗１６４は、一端がＶｃｃ端子に接続され、他端が制御部１５及びスイッチング素子１６５のコレクタに接続される。
【００６６】
スイッチング素子１６５は、エミッタが接地電位に接続され、コレクタが制御部１５及び抵抗１６４の他端に接続され、ベースが抵抗１６３とトランジスタ１６２との接続点に接続される。
【００６７】
寄生トランジスタ１８による寄生電流が流れていない場合（寄生トランジスタ１８がオフ状態である場合）、トランジスタ１６１及び１６２、スイッチング素子１６５はオフ状態である。抵抗１６４とスイッチング素子１６５との接続点は、抵抗１６４を解して電源電圧Ｖｃｃが印加されるため、寄生検出部１６から出力される寄生検出信号ＤＳはハイレベル（Ｖｃｃ電位）である。
【００６８】
一方、寄生トランジスタ１８による寄生電流が流れている場合（寄生トランジスタ１８がオン状態である場合）、寄生電流は、Ｖｃｃ端子からトランジスタ１６１及び寄生モニタ素子１４を介して流れる。トランジスタ１６１及び１６２、スイッチング素子１６５はカレントミラー回路を構成するため、トランジスタ１６１に電流が流れることによってカレントミラー回路が動作し、スイッチング素子１６５がオンとなる。したがって、抵抗１６４及びスイッチング素子１６５の接続点の電圧はロウレベルとなり、寄生検出部１６から出力される寄生検出信号ＤＳはロウレベルとなる。
【００６９】
以上のように、本実施の形態における半導体装置は、寄生モニタ素子１４及び寄生検出部１６とを設けることによって、寄生トランジスタによる寄生電流を検出し、その寄生電流に応じて制御部の動作を制御する。これにより、寄生電流に起因する制御部の誤動作を確実に防止することができる。
【００７０】
《実施の形態２》
図８を参照して、本発明の実施の形態２における半導体装置について説明する。図８は、本実施の形態における半導体装置のマスクレイアウト平面図である。図８において、半導体基板１０におけるレイアウトが異なる点以外は、実施の形態１と同様の構成であり、同様に動作するため、各構成要素についての詳細な説明は省略する。
【００７１】
図８において、複数の寄生モニタ素子１４は、出力トランジスタの各組及びダミーアイランド１３と制御部１５との対向辺の間にレイアウトされている。寄生モニタ素子１４及び寄生検出部１６による寄生電流の検知、及び寄生電流による誤動作の抑制に関する動作は実施の形態１で既に詳細を説明した。
【００７２】
以上のように、本実施の形態における半導体装置は、寄生モニタ素子１４を上記のようにレイアウトすることにより、寄生トランジスタ１８（図１参照）による寄生電流を検出する。したがって、実施の形態１と同様に、寄生電流に起因する制御部の誤動作を確実に防止することができる。
【００７３】
《実施の形態３》
図９を参照して、本発明の実施の形態３における半導体装置について説明する。図９は、本実施の形態における半導体装置のマスクレイアウト平面図である。図９において、半導体基板１０における寄生モニタ素子１４のレイアウトが異なる点以外は、実施の形態２と同様の構成であり、同様に動作するため、各構成要素についての詳細な説明は省略する。
【００７４】
図９において、１つの寄生モニタ素子１４は、出力トランジスタの各組及びダミーアイランド１３と制御部１５との対向辺の間にレイアウトされている。寄生モニタ素子１４及び寄生検出部１６による寄生電流の検知、及び寄生電流による誤動作の抑制に関する動作は実施の形態１で既に詳細を説明した。
【００７５】
以上のように、本実施の形態における半導体装置は、寄生モニタ素子１４を上記のようにレイアウトすることにより、寄生トランジスタ１８（図１参照）による寄生電流をもれなく検知する。寄生モニタ素子１４を、連続した単体の形状とすることによって、第１トランジスタ及び第２トランジスタの１つ以上の組に対する寄生モニタ素子の包囲性が実施の形態２よりも高い。これにより、寄生モニタ素子１４間の隙間に起因する寄生電流の検知漏れを防止し、より確実に寄生電流を検知できる。したがって、寄生電流に起因する制御部の誤動作をより確実に防止することができる。
【００７６】
《実施の形態４》
図１０を参照して、本発明の実施の形態４における半導体装置について説明する。図１０は、本実施の形態における半導体装置のマスクレイアウト平面図である。図１０において、半導体基板１０における寄生モニタ素子１４のレイアウトが異なる点以外は、実施の形態２と同様の構成であり、同様に動作するため、各構成要素についての詳細な説明は省略する。
【００７７】
図１０において、複数の寄生モニタ素子１４は、出力トランジスタの各組及びダミーアイランド１３を取り囲むようにレイアウトされている。寄生モニタ素子１４及び寄生検出部１６による寄生電流の検知、及び寄生電流による誤動作の抑制に関する動作は実施の形態１で既に詳細を説明した。
【００７８】
以上のように、本実施の形態における半導体装置は、寄生モニタ素子１４を上記のようにレイアウトすることにより、寄生トランジスタ１８（図１参照）による寄生電流をもれなく検知する。寄生モニタ素子１４を、出力トランジスタの各組及びダミーアイランド１３を取り囲む形状に配設することによって、第１トランジスタ及び第２トランジスタの１つ以上の組に対する寄生モニタ素子の包囲性が実施の形態２よりも高い。これにより、寄生電流の検知漏れを防止し、より確実に寄生電流を検知できる。したがって、寄生電流に起因する制御部の誤動作をより確実に防止することができる。
【００７９】
《実施の形態５》
図１１を参照して、本発明の実施の形態５における半導体装置について説明する。図１１は、本実施の形態における半導体装置のマスクレイアウト平面図である。図１１において、半導体基板１０における寄生モニタ素子１４のレイアウトが異なる点以外は、実施の形態２と同様の構成であり、同様に動作するため、各構成要素についての詳細な説明は省略する。
【００８０】
図１１において、１つの寄生モニタ素子１４は、出力トランジスタの各組及びダミーアイランド１３を取り囲むようにレイアウトされている。寄生モニタ素子１４及び寄生検出部１６による寄生電流の検知、及び寄生電流による誤動作の抑制に関する動作は実施の形態１で既に詳細を説明した。
【００８１】
以上のように、本実施の形態における半導体装置は、寄生モニタ素子１４を上記のようにレイアウトすることにより、寄生トランジスタ１８（図１参照）による寄生電流をもれなく検知する。寄生モニタ素子１４を、出力トランジスタの各組及びダミーアイランド１３を取り囲む形状、かつ連続した単体の形状とすることによって、第１トランジスタ及び第２トランジスタの１つ以上の組に対する寄生モニタ素子の包囲性が実施の形態２〜４よりも高い。これにより、寄生電流の検知漏れを防止するとともに、寄生モニタ素子１４間の隙間に起因する寄生電流の検知漏れを防止し、より確実に寄生電流を検知できる。したがって、寄生電流に起因する制御部の誤動作をより確実に防止することができる。
【００８２】
なお、実施の形態１〜５において、出力トランジスタ１Ａ及び出力トランジスタ１Ｂとして、Ｎチャネル型のＭＯＳトランジスタ用いたが、これに限らず、Ｐチャネル型のＭＯＳトランジスタを用いても良く、また、ＤＭＯＳ（Double-diffused MOS：二重拡散型ＭＯＳ）トランジスタ、バイポーラトランジスタ等の他のトランジスタを用いても、実施の形態１〜５と同様の効果を得られる。低消費電力化のために半導体装置での電力損失を低減するには、ベース電流が不要でオン抵抗を低くできる、ＭＯＳトランジスタ又はＤＭＯＳトランジスタが好ましい。ＤＭＯＳトランジスタを用いた場合の半導体装置１２０１の構成を図１２に、バイポーラトランジスタを用いた場合の半導体装置１３０１の構成を図１３に示す。
【００８３】
図１２において、出力トランジスタ（ＤＭＯＳトランジスタ）１２１Ａは、Ｎ型領域１２２１、１２２２、１２２４及び１２２５、Ｐ型領域１２２３、高濃度Ｐ型埋込み層１２２６、高濃度Ｎ型領域１２２７及び１２２８、Ｎ型エピタキシャル層１２２９、及びＮ型埋込み層１２３０を有する。出力トランジスタ（ＤＭＯＳトランジスタ）１２１Ｂは、Ｎ型領域１２３１、１２３２、１２３４及び１２３５、Ｐ型領域１２３３、高濃度Ｐ型埋込み層１２３６、高濃度Ｎ型領域１２３７及び１２３８、Ｎ型エピタキシャル層１２３９、及びＮ型埋込み層１２４０を有する。寄生トランジスタ１２１８は、ベースが半導体基板１０に接続され、エミッタが出力トランジスタ１２１ＡのＮ型領域１２２５に接続され、コレクタが出力トランジスタ１２１ＢのＮ型埋込み層１２４０、ダミーアイランド１３の高濃度Ｎ型領域４１、寄生モニタ素子１４のＮ型領域、及び制御部１５のＮ型領域に接続される。寄生モニタ素子１４及び寄生検出部１６による寄生電流の検知、及び寄生電流による誤動作の抑制に関する動作は、実施の形態１で詳細を説明したＮチャネル型ＭＯＳトランジスタと同様である。
【００８４】
図１３において、出力トランジスタ（バイポーラトランジスタ）１３１Ａは、Ｎ型領域１３２１、高濃度Ｐ型埋込み層１３２２、高濃度Ｎ型領域１３２３、Ｎ型エピタキシャル層１３２４、及びＮ型埋込み層１３２５を有する。出力トランジスタ（バイポーラトランジスタ）１３１Ｂは、Ｎ型領域１３３１、高濃度Ｐ型埋込み層１３３２、高濃度Ｎ型領域１３３３、Ｎ型エピタキシャル層１３３４、及びＮ型埋込み層１３３５を有する。寄生トランジスタ１３１８は、ベースが半導体基板１０に接続され、エミッタが出力トランジスタ１３１Ａの高濃度Ｎ型領域１３２３に接続され、コレクタが出力トランジスタ１３１ＢのＮ型埋込み層１３３５、ダミーアイランド１３の高濃度Ｎ型領域４１、寄生モニタ素子１４のＮ型領域、及び制御部１５のＮ型領域に接続される。寄生モニタ素子１４及び寄生検出部１６による寄生電流の検知、及び誤動作の抑制に関する動作は実施の形態１で既に詳細を説明した。寄生モニタ素子１４及び寄生検出部１６による寄生電流の検知、及び寄生電流による誤動作の抑制に関する動作は、実施の形態１で詳細を説明したＮチャネル型ＭＯＳトランジスタと同様である。
【００８５】
また、実施の形態１〜５において、制御部１５から流れる寄生電流を低減するためのダミーアイランド１３を設けた。これによって、寄生検出部１６が所定値以上の寄生電流を検出して制御部１５が停止状態となる頻度が低減され、半導体装置の安定性面から好ましいからである。しかし、寄生モニタ素子１４及び寄生検出部１６によって所定値を超える寄生電流が検出された場合に制御部１５が停止状態となるため、必ずしもダミーアイランド１３を設けなくとも、制御部１５の誤動作を防止するという本発明の効果が得られる。
【００８６】
また、実施の形態１〜５において、寄生検出部１６からの寄生検出信号ＤＳを制御部１５に出力することに代えて、外部制御部（第２制御部）に与え、外部制御部が制御部１５を制御しても良い。これにより、半導体装置を組み込むセット内の他の制御回路が必要に応じて半導体装置内の制御部を制御することができるため、汎用性に優れる。
【００８７】
また、実施の形態１〜５において、半導体装置は、光ディスク装置に搭載されるモータを駆動するためのモータ駆動装置に用いられた。しかし、これに限らず、半導体装置は、モータ全般、スイッチング電源、誘導性負荷を駆動する半導体等、他の装置に用いられても良い。
【産業上の利用可能性】
【００８８】
本発明にかかる半導体装置は、例えば、光ディスク装置のスピンドルモータを駆動するためのモータ駆動装置に利用することができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の形態１における、半導体装置の断面の構成を示す図
【図２】本発明の実施の形態１における、半導体基板のマスクレイアウト図
【図３】モータの構成を示す図
【図４】本発明の実施の形態１における、半導体装置の回路構成を示す図
【図５】本発明の実施の形態１における、半導体装置の動作を説明するタイミング図
【図６】本発明の実施の形態１における、半導体装置の動作を説明するタイミング図
【図７】本発明の実施の形態１における、寄生検出部の回路構成を示す図
【図８】本発明の実施の形態２における、半導体基板のマスクレイアウト図
【図９】本発明の実施の形態３における、半導体基板のマスクレイアウト図
【図１０】本発明の実施の形態４における、半導体基板のマスクレイアウト図
【図１１】本発明の実施の形態５における、半導体基板のマスクレイアウト図
【図１２】ＤＭＯＳトランジスタを用いた場合の半導体装置の構成を示す図
【図１３】バイポーラトランジスタを用いた場合の半導体装置の構成を示す図
【図１４】従来例における、半導体装置の構成を示す図
【符号の説明】
【００９０】
１  半導体装置
２Ｘ、２Ｙ、２Ｚ  コイル
３  モータ
１０  半導体基板
１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、３Ｂ  出力トランジスタ
１３  ダミーアイランド
１４  寄生モニタ素子
１５  制御部（第１制御部）
１６  寄生検出部
１７  コンタクトホール
１８、１９  寄生トランジスタ
２１、２２、３１、３２  Ｎ型領域
２３、３３  高濃度Ｐ型埋込み層（Ｐ型ウェル）
２４、２５、３４、３５、４１  高濃度Ｎ型領域
２７、３７、４３  Ｎ型埋込み領域
２６、３６、４２  Ｎ型エピタキシャル層
１６１、１６２  トランジスタ
１６５  スイッチング素子
１６３、１６４  抵抗
Ｖｃｃ  電源電圧入力端子
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３  出力端子
ＧＮＤ  接地端子
【図１】
2006245405.tif 000003
【図２】
2006245405.tif 000004
【図３】
2006245405.tif 000005
【図４】
2006245405.tif 000006
【図５】
2006245405.tif 000007
【図６】
2006245405.tif 000008
【図７】
2006245405.tif 000009
【図８】
2006245405.tif 000010
【図９】
2006245405.tif 000011
【図１０】
2006245405.tif 000012
【図１１】
2006245405.tif 000013
【図１２】
2006245405.tif 000014
【図１３】
2006245405.tif 000015
【図１４】
2006245405.tif 000016