(57)【要約】【課題】フィルタ特性の悪化を抑制しながら、小型化を実現できる高周波回路を提供する。【解決手段】減衰極を有するフィルタ３０と、フィルタ３０の両端に設けられたインダクタ１０（１１、１２）とを備えた高周波回路１００であって、インダクタ１０が設けられていないときのフィルタ３０における通過帯域と阻止帯域との間に減衰極が無い場合において、両端におけるインダクタ１０（１１、１２）の相互インダクタ（Ｍ）が負となるようにインダクタ１０（１１、１２）は配置されており、インダクタ１０が設けられていないときのフィルタ３０における通過帯域と阻止帯域との間に減衰極が有る場合において、両端におけるインダクタ１０（１１、１２）の相互インダクタ（Ｍ）が正となるようにインダクタ１０（１１、１２）は配置されている、高周波回路１００である。【選択図】図１
2006101103.tif 000002
【特許請求の範囲】
【請求項１】
減衰極を有するフィルタと、
前記フィルタの両端に設けられたインダクタと
を備えた高周波回路であって、
前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が無い場合において、前記両端におけるインダクタの相互インダクタが負となるように前記インダクタは配置されており、
前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有る場合において、前記両端におけるインダクタの相互インダクタが正となるように前記インダクタは配置されている、高周波回路。
【請求項２】
前記インダクタは、同じ巻き方向からなるインダクタである、請求項１に記載の高周波回路。
【請求項３】
前記フィルタは、モノリシック・クリスタル・フィルタである、請求項１または２に記載の高周波回路。
【請求項４】
前記フィルタの両端に設けられた前記インダクタの他に、さらに他のインダクタが設けられている、請求項１から３の何れか一つの高周波回路。
【請求項５】
減衰極を有するフィルタの両端に、同じ巻き方向からなるインダクタが接続された回路ブロックを備えた高周波回路であって、
前記インダクタは、第１端子および当該第１端子と異なる第２端子と有し、
前記回路ブロックは、前記フィルタの前記両端のうちの一方の端から延びた第１ポートと、当該一方に対する他方の端から延びた第２ポートとを備え、
前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が無い場合において、前記フィルタの前記一方の端側に接続された前記インダクタは、前記第１ポートに対して前記第１端子を接続するように、実装されており、かつ、前記フィルタの前記他方の端側に接続された前記インダクタもまた、前記第２ポートに対して前記第１端子を接続するように、実装されており、
さらに、前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有る場合において、前記フィルタの前記一方の端側に接続された前記インダクタは、前記第１ポートに対して前記第１端子を接続するように、実装されており、かつ、前記フィルタの前記他方の端側に接続された前記インダクタは、前記第２ポートに対して前記第２端子を接続するように、実装されている、高周波回路。
【請求項６】
前記一方の端側に接続された前記インダクタと、前記他方の端側に接続された前記インダクタとは、互いに実質的に電磁気的に結合する程度まで近接して配置されている、請求項５に記載の高周波回路。
【請求項７】
前記前記一方の端側に接続された前記インダクタ、および、前記他方の端側に接続された前記インダクタの他に、さらに他のインダクタが前記回路ブロック内に設けられている、請求項６に記載の高周波回路。
【請求項８】
前記高周波回路は、無線回路からなる、請求項１から７の何れか一つに記載の高周波回路。
【請求項９】
請求項１から８の何れか一つに記載の前記高周波回路を備えた携帯電話。
【請求項１０】
減衰極を有するフィルタを備えた高周波回路におけるフィルタ特性を調整する方法であって、
前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有るか無いかを判断する工程と、
前記通過帯域と阻止帯域との間に前記減衰極が無い場合、相互インダクタンスが負になるように、前記フィルタの両端にインダクタを設ける工程と
を包含する、フィルタ特性調整方法。
【請求項１１】
減衰極を有するフィルタを備えた高周波回路におけるフィルタ特性を調整する方法であって、
前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有るか無いかを判断する工程と、
前記通過帯域と阻止帯域との間に前記減衰極が有る場合、相互インダクタンスが正になるように、前記フィルタの両端にインダクタを設ける工程と
を包含する、フィルタ特性調整方法。
【請求項１２】
前記インダクタは、同じ巻き方向からなるインダクタであり、
前記フィルタは、モノリシック・クリスタル・フィルタである、請求項１０または１１に記載のフィルタ特性調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路およびフィルタ特性調整方法に関する。特に、減衰極を有するフィルタを含む高周波回路およびそのフィルタ特性を調整する方法に関する。
【背景技術】
【０００２】
携帯電話等の無線回路（高周波回路）を含む通信機器は、所定の周波数帯域成分のみを取り出すためにフィルタ（例えば、帯域透過型フィルタ）を備えている。近年、携帯電話等の小型化に伴って、フィルタのサイズが小型化しており、そして、プリント基板上に搭載される部品間の距離も小さくなっている（例えば、特許文献１）。フィルタの両端には、インピーダンスマッチングのためのインダクタが取り付けられることが多く、そのインダクタとしては、例えばチップインダクタが用いられる。
【０００３】
フィルタの両端にインダクタが取り付けられる場合、インダクタ間の距離が小さすぎると、インダクタ相互間で不要な電磁界結合が発生するようになる。この不要な電磁界結合は、フィルタ特性の悪化（特に減衰特性の悪化）を招くので、好ましくない。したがって、通常は、インダクタ相互間の不要な電磁界結合が発生しないように、インダクタ同士を離して配置するのであるが、そうすると、プリント基板上に不要なスペースができてしまう。この不要なスペースは、携帯電話等の更なる小型化の阻害要因となる。
【０００４】
特許文献１では、インダクタ相互間の不要な電磁界結合を抑えながら、小型で安価なフィルタを実現するために、巻き方向が異なる２種の巻線型コイルを用いて、不要な電磁界結合を抑制するようにしている。
【特許文献１】特開２００２−１６３４２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特注品を除けば、巻き方向が同じの同種の巻き型コイルをプリント基板に実装するものであり、特許文献１に開示された手法、すなわち、異なる巻き線型コイルを用いる手法は、一般的に使えるものではない。また、特許文献１に開示された手法を用いると、特別に、逆方向に巻いた巻き型コイルを作製しなければならないので、コスト高になってしまう。
【０００６】
したがって、同じ巻き型コイル（巻き方向が同じの巻き型コイル）を用いる場合には、コイル（インダクタ）相互間の不要な電磁界結合を抑えるために、どうしても、コイル同士を離す必要が出てしまい、不要なスペースが生じ、携帯電話等の小型化を阻害する。
【０００７】
また、帯域透過型フィルタをプリント基板に実装した場合において、帯域透過型フィルタ自体の通過帯域と阻止帯域との領域の設計は正確になされていても、プリント基板上の周囲の影響により、当該領域の設定がずれてしまうことがあり得る。例えば、モノリシック・クリスタル・フィルタは、減衰極によって通過帯域と阻止帯域との領域を比較的明確に分けることができるが、当該フィルタをプリント基板に実装すると、この減衰極がずれてしまうことがある。このような場合、どうしてもフィルタの特性が劣化してしまう。さらに、プリント基板実装前にその影響を調べることは困難であるがゆえに、そのフィルタの特性の劣化を甘受しなければならないことがあり得る。
【０００８】
本発明はかかる点に鑑みてなされたものであり、その主な目的は、フィルタの特性の悪化を抑制しながら、小型化を実現できる高周波回路（無線回路）を提供することに関する。本発明の他の目的は、減衰極を有するフィルタを備えた高周波回路において、効果的にそして簡便に、フィルタ特性を調整できる方法を提供することに関する。
【課題を解決するための手段】
【０００９】
本発明の高周波回路は、減衰極を有するフィルタと、前記フィルタの両端に設けられたインダクタとを備えた高周波回路であり、前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が無い場合において、前記両端におけるインダクタの相互インダクタが負となるように前記インダクタは配置されており、前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有る場合において、前記両端におけるインダクタの相互インダクタが正となるように前記インダクタは配置されている。
【００１０】
前記インダクタは、同じ巻き方向からなるインダクタであることが好ましい。
【００１１】
ある好適な実施形態において、前記フィルタは、モノリシック・クリスタル・フィルタである。
【００１２】
前記フィルタの両端に設けられた前記インダクタの他に、さらに他のインダクタが設けられていてもよい。
【００１３】
本発明の他の高周波回路は、減衰極を有するフィルタの両端に、同じ巻き方向からなるインダクタが接続された回路ブロックを備えた高周波回路であり、前記インダクタは、第１端子および当該第１端子と異なる第２端子と有し、前記回路ブロックは、前記フィルタの前記両端のうちの一方の端から延びた第１ポートと、当該一方に対する他方の端から延びた第２ポートとを備え、前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が無い場合において、前記フィルタの前記一方の端側に接続された前記インダクタは、前記第１ポートに対して前記第１端子を接続するように、実装されており、かつ、前記フィルタの前記他方の端側に接続された前記インダクタもまた、前記第２ポートに対して前記第１端子を接続するように、実装されており、さらに、前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有る場合において、前記フィルタの前記一方の端側に接続された前記インダクタは、前記第１ポートに対して前記第１端子を接続するように、実装されており、かつ、前記フィルタの前記他方の端側に接続された前記インダクタは、前記第２ポートに対して前記第２端子を接続するように、実装されている。
【００１４】
前記一方の端側に接続された前記インダクタと、前記他方の端側に接続された前記インダクタとは、互いに実質的に電磁気的に結合する程度まで近接して配置されていることが好ましい。
【００１５】
前記前記一方の端側に接続された前記インダクタ、および、前記他方の端側に接続された前記インダクタの他に、さらに他のインダクタが前記回路ブロック内に設けられていてもよい。
【００１６】
ある好適な実施形態において、前記高周波回路は、無線回路からなる。
【００１７】
本発明の携帯電話は、上記高周波回路を備えた携帯電話である。
【００１８】
本発明のフィルタ特性調整方法は、減衰極を有するフィルタを備えた高周波回路におけるフィルタ特性を調整する方法であり、前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有るか無いかを判断する工程と、前記通過帯域と阻止帯域との間に前記減衰極が無い場合、相互インダクタンスが負になるように、前記フィルタの両端にインダクタを設ける工程とを包含する。
【００１９】
本発明の他のフィルタ特性調整方法は、減衰極を有するフィルタを備えた高周波回路におけるフィルタ特性を調整する方法であり、前記インダクタが設けられていないときの前記フィルタにおける通過帯域と阻止帯域との間に前記減衰極が有るか無いかを判断する工程と、前記通過帯域と阻止帯域との間に前記減衰極が有る場合、相互インダクタンスが正になるように、前記フィルタの両端にインダクタを設ける工程とを包含する。
【００２０】
ある好適な実施形態において、前記インダクタは、同じ巻き方向からなるインダクタであり、前記フィルタは、モノリシック・クリスタル・フィルタである。
【発明の効果】
【００２１】
本発明によれば、減衰極を有するフィルタの両端にインダクタを設けた高周波回路において、インダクタが設けられていないときのフィルタにおける通過帯域と阻止帯域との間に減衰極が無い場合に相互インダクタが負となるようにインダクタは配置され、一方、減衰極が有る場合には相互インダクタが正となるようにインダクタは配置されているので、フィルタの特性の悪化を抑制しながら、小型化を実現できる高周波回路（無線回路）を提供することができる。すなわち、フィルタの両端に設けられたインダクタの互いの影響が小さくなるように両者を離すのでなく、それらのインダクタを積極的に磁気結合（誘導結合）させて、フィルタの特性を調整するようにし、それにより、フィルタの特性の悪化の抑制および／または小型化が達成されている。
【発明を実施するための最良の形態】
【００２２】
本願発明者は、巻き方向が同じのインダクタ（同種のインダクタ）をフィルタの両端に取り付ける場合に、インダクタ間の距離を近づけて、回路基板（高周波回路基板）上の無駄なスペースを省略できないか検討を行っていた。しかし、当然ながら、インダクタ間の距離が近ければ、インダクタ相互間で不要な電磁界結合が発生するので、例えばフィルタの減衰特性の劣化が生じる結果になった。
【００２３】
本願発明者は、その条件下にもかかわらず、数多くの組み合わせを実験により検討していたところ、従来では想定されていなかったある法則を見出した。それは、減衰極を有するフィルタの両端に位置するインダクタ間の相互インダクタンスを正にするか、負にするかによって、フィルタの減衰極を移動させることができるということである。その移動により、フィルタの特性を調整することができ、その結果、フィルタの特性の悪化を抑制することが可能となる。
【００２４】
本願発明者が見出したインダクタを積極的に磁気結合させて、フィルタの減衰特性の悪化を抑制するという試みは従来行われておらず、この新規なアプローチにより、従来、影響が少なくなるようにインダクタ間を離さざるを得なかった構成を脱却でき、それゆえ、回路基板の小型化を容易に図ることができる。
【００２５】
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００２６】
図１から図３を参照しながら、本発明の実施形態に係る高周波回路１００について説明する。図１は、本実施形態の高周波回路１００の構成を示す回路図であり、図２および図３は、フィルタ特性図である。なお、図２および図３のグラフにおいて、横軸は周波数（例えばＭＨｚ）で、縦軸は減衰量（ｄＢ）である。なお、「ｆｏ」は通過周波数である。
【００２７】
本実施形態の高周波回路１００は、減衰極を有するフィルタ３０と、フィルタの両端に設けられたインダクタ１０（１１、１２）とを備えている。本実施形態における高周波回路１００は、無線回路（ＲＦ回路）からなり、フィルタ３０を含む回路ブロック４０には、入出力端子として、ポート１とポート２が設けられている。フィルタ３０は、バンドパスフィルタ（帯域透過型フィルタ）であり、本実施形態では、モノリシック・クリスタル・フィルタ（ＭＣＦ）を用いている。フィルタ３０の減衰極は、バンドパスフィルタにおける通過帯域と阻止帯域との境界をより明確に分離するために形成されている。
【００２８】
本実施形態においては、図２に示すように、インダクタ１０が設けられていないときのフィルタ３０における通過帯域（通過周波数ｆｏが位置する帯域）と阻止帯域との間に減衰極３２が無い場合（換言すると、減衰極３２は阻止帯域よりも左側に位置している場合）、インダクタ１０（１１、１２）の相互インダクタ（Ｍ）が負となるようにインダクタ１０（１１、１２）は配置されている。一方、図３に示すように、インダクタ１０が設けられていないときのフィルタ３０における通過帯域と阻止帯域との間に減衰極３２が有る場合、インダクタ１０（１１、１２）の相互インダクタ（Ｍ）が正となるように、インダクタ１０（１１、１２）は配置されている。
【００２９】
本願発明者は、数多くのインダクタ１０（１１、１２）の配置例を試験していくうちに、インダクタ１１と１２との相互インダクタ（Ｍ）が負となるようにフィルタ３０の両端にインダクタ１１、１２を配置すると、図２中の矢印３４のように減衰極３２が右側（阻止帯域側）に移動することがわかった。一方、インダクタ１１と１２との相互インダクタ（Ｍ）を正となるように配置すると、図３中の矢印３６のように減衰極３２が左側（阻止帯域側）に移動することもわかった。
【００３０】
この相互インダクタ（Ｍ）の正負と減衰極３２の移動（３４、３６）との関係を利用すると、阻止帯域からずれていた減衰極３２を阻止帯域に近づけることができるので、フィルタ特性の劣化を防止することが可能になる。フィルタ３０の減衰極３２が阻止帯域からずれる理由は、フィルタ自体の精度が悪い場合と、フィルタの精度は良好であるが、フィルタを実装した場合に周囲の影響により減衰極３２がずれてしまう場合とが考えられる。本実施形態の手法は、いずれの場合にも好適に適用可能である。
【００３１】
特に、フィルタ３０を高精度に設計・製造した場合、そのフィルタ３０の価格は高くなるのが一般的であるが、そのような価格の高いフィルタ３０を用いても、フィルタ３０の周囲の影響を受けて、フィルタ３０の減衰極３２が阻止帯域からずれてしまうと、所望のフィルタ特性を発揮することはできず、フィルタ特性が劣化したまま、高周波回路（ＲＦ回路）が構築されてしまう。本実施形態の構成を用いれば、そのずれを調整できるので、高性能の高周波回路を構築することができる。また、その調整に別途新たな部品や回路を設けるのでなく、フィルタ３０のインピーダンス整合のために取り付けるインダクタ１０（１１、１２）の配置によって当該調整を行うことができるので、部品や回路の追加によるコストアップにつながらず、また、新たな工程も追加されないので非常にメリットが大きい。
【００３２】
また、フィルタ３０を実装した後に減衰極３２の調整を行うことができることから、高価なフィルタ３０を用いずに、それより価格の安いフィルタ３０を用いた場合でも、仮にそのフィルタ３０の減衰極３２が阻止帯域からずれていたとしても、本実施形態の手法を採用すれば、減衰極３２を阻止帯域に近づけるように調整することができる。したがって、コストアップを抑制しつつ、性能の優れた高周波回路を構築することも可能となる。
【００３３】
次に、図４（ａ）および（ｂ）を参照しながら、本実施形態の構成の一例を詳述する。図４（ａ）は、インダクタ１０の構成を模式的に示す図であり、図１（ｂ）は、フィルタ３０の両端にインダクタ１０（１１、１２）が接続された回路ブロック４０を含む高周波回路（ＲＦ回路）１００の構成を模式的に示している。
【００３４】
図４（ａ）に示したインダクタ１０は、第１端子２１と第２端子２２と有しており、その第１端子２１と第２端子２２とが互いに磁気的に非対称となる構造を有している。換言すると、第１端子２１と第２端子２２の向きを変えると、磁気的特性が変化するものである。インダクタ１０の磁気的な方向性を特定するために、インダクタ１０にはマーカ２３が付けられており、この例では第２端子２２側にマーカ２３が付けられている。インダクタ１０を複数用いる場合、各インダクタ１０の巻き方向が同じものを用意して使用する。
【００３５】
図４（ｂ）に示した高周波回路１００は、同じ巻き方向からなるインダクタ１０を少なくとも２つ含み、インダクタ１０（１１、１２）は、フィルタ３０の両端（３１ａ、３１ｂ）に接続されている。フィルタ３０の一方の端３１ａは、フィルタ３０の入力端子であり、フィルタ３０の他方の端３１ｂは、フィルタ３０の出力端子である。なお、フィルタ３０は、グランド端子３１ｃを備えている。
【００３６】
第１のインダクタ１１および第２のインダクタ１２は配線基板（不図示）上に実装されており、図４（ｂ）に示した例では、第１のインダクタ１１と第２のインダクタ１２との間の相互インダクタ（Ｍ）が正となる配置である。後述するが、相互インダクタ（Ｍ）を負とするには、第１のインダクタ１１および第２のインダクタ１２の何れか一方の第１端子２１と第２端子２２とを入れ換えればよい。
【００３７】
また、フィルタ３０の入力端子３１ａに接続された第１のインダクタ１１と、出力端子３１ｂに接続された第２のインダクタ１２とは、互いに、実質的に電磁気的に結合（２９）する程度まで近接して配置されている。従来においては、インダクタ１１と１２とが近接して配置されることによってフィルタ特性が劣化することを避けるために、インダクタ１１と１２とは、電磁気的な結合（２９）が実質的になくなるまで離されて配置されていたのであるが、本実施形態の構成ではそれとは逆に、積極的にインダクタ１１と１２とを電磁気的に結合できる程度（一例を挙げると、３ｍｍまたはそれ未満）まで近づけて配置させている。正確な理由はわからないが、この両者の電磁気的な結合（２９）により、フィルタ３０の減衰極３２の調整（３４、３６）が可能になっているのではないかと推測される。この電磁気的な結合（２９）は、インダクタ１１と１２との間の誘導結合と、インダクタ１１と１２との間の寄生容量による容量結合との組み合わせによるものが要因としてあり得る。
【００３８】
本実施形態では、第１のインダクタ１１および第２のインダクタ１２は、フィルタ３０のインピーダンス整合のためにフィルタ３０の両端（３１ａ、３１ｂ）に接続されている。フィルタ３０の入力端子３１ａは、配線２５ａに接続されており、配線２５ａは、フィルタ回路４０の入力ポート（第１ポート）４１まで延びている。第１のインダクタ１１は、配線２５ａに電気的に接続されており、ここでは、第１のインダクタ１１の第２端子２２が配線２５ａに接続されている。なお、第１のインダクタ１１の第１の端子２１はグランド端子２７に接続されて、接地されている。
【００３９】
一方、フィルタ３０の出力端子３１ｂは、配線２５ｂに接続されており、配線２５ｂは、フィルタ回路４０の出力ポート（第２ポート）４２まで延びている。第２のインダクタ１２は、配線２５ｂに電気的に接続されており、ここでは、第２のインダクタ１２の第１端子２１が配線２５ｂに接続されている。なお、第２のインダクタ１２の第１端子２１はグランド端子２７に接続されて、接地されている。
【００４０】
図４（ｂ）に示すように、第１のインダクタ１１の第２端子２２を配線２５ａに接続し、一方、第２のインダクタ１２では第１端子２１を配線２５ｂに接続した場合、第１のインダクタ１１と第２のインダクタ１２との間の相互インダクタ（Ｍ）は正となる。換言すると、第１のインダクタ１１の第１端子２１を接地し、第２のインダクタ１２の第２端子２２を接地した場合、両者間の相互インダクタ（Ｍ）は正となる。この相互インダクタ（Ｍ）が正の関係は、第１のインダクタ１１と第２のインダクタ１２とを入れ換えても成立する。
【００４１】
これとは逆に、第１のインダクタ１１の第１端子２１および第２のインダクタ１２の第１端子２１を接地した場合、あるいは、第１のインダクタ１１の第１端子２１および第２のインダクタ１２の第１端子２１を接地した場合には、両者間の相互インダクタ（Ｍ）は負となる。
【００４２】
本実施形態におけるインダクタ１０（１１、１２）は、チップインダクタである。特に、図５に示すような、積層型チップインダクタ（積層構造インダクタ）を使用している。図５は、積層型チップインダクタの一部切り欠き斜視図である。図３に示した積層型チップインダクタ１０は、コイルパターン５１がガラスセラミック５３内に形成されており、ガラスセラミック５３の両端には、表面実装可能な外部電極５２が設けられている。
【００４３】
図５に示した積層型チップインダクタ１０の場合、それを配線基板（プリント基板）に実装すると、巻き軸方向は、基板と垂直方向になる。したがって、複数のインダクタ１０（１１、１２）を配線基板に実装した場合、各インダクタ１０（１１、１２）の巻き軸方向は互いに平行または略平行になる。積層型チップインダクタの他にも、フィルムチップインダクタ（フィルム構造インダクタ）を用いることも可能である。
【００４４】
なお、図６に示すような巻線構造インダクタ１０’の場合、巻き軸方向は基板と平行（または略平行）となる。この点、図５に示した積層型チップインダクタ１０と異なる。ただし、巻線構造インダクタ１０’を用いても、第１のインダクタ１１と第２のインダクタ１２との両者の相互インダクタ（Ｍ）が正又は負となるように配置することが可能である。図６に示した例の巻線構造インダクタ１０’の構造は、アルミナコア５６にワイヤ５５が巻き付けられており、そこに樹脂コーティング５７が施されている。そして、アルミナコア５６の下部に、外部電極５２が形成されている。
【００４５】
フィルタ３０は、バンドパスフィルタであり、本実施形態では、バンドパスフィルタとして、モノリシック・クリスタル・フィルタ（ＭＣＦ）を用いる。ＭＣＦは、１枚の水晶片の上に２対の電極を適当な距離に配置することにより電極間の音響結合を利用して、フィルタを構築したものである。
【００４６】
以下、図７から図１０を参照しながら、相互インダクタ（Ｍ）の正、負について簡単に説明する。図７から図１０において、各図（ａ）は回路図であり、同図（ｂ）はその等価回路図である。
【００４７】
図７（ａ）に示したインダクタ（コイル）Ｌ１、Ｌ２は、同一巻き方向のインダクタである。インダクタＬ１、Ｌ２は、磁束方向が直線状になるように配置されている。
【００４８】
図７（ａ）に示した回路において、ある瞬間に端子１Ａから１Ｂへと電流ｉ１が流れると、その電流ｉ１によって磁束６１が発生する。すると、磁束６１を打ち消すように磁束６２が発生する。なお、磁束６２によって、端子２Ｂから２Ａへと電流ｉ２が流れる。図７（ａ）の回路を等価回路にすると、図７（ｂ）のようになり、この場合の相互インダクタ（Ｍ）は正となる。
【００４９】
図８（ａ）は、図７（ａ）に示したインダクタＬ２のコイルの巻き方向を逆にしたものである。この場合、図８（ｂ）の等価回路に示すように、相互インダクタ（Ｍ）は負となる。
【００５０】
次に、図９（ａ）は、同一巻き方向のインダクタＬ１、Ｌ２を並行して配置したものである。この場合、図９（ｂ）の等価回路に示すように、相互インダクタ（Ｍ）は負となる。一方、図１０（ａ）は、インダクタＬ２のコイルの巻き方向を逆にしたものであり、その場合、図１０（ｂ）の等価回路の示すように、相互インダクタ（Ｍ）は正となる。
【００５１】
次に、図１１から図１３を参照しながら、本実施形態の構成１００における相互インダクタ（Ｍ）が正となるインダクタ１１および１２の配置を示す。
【００５２】
図１１（ａ）および図１１（ｂ）に示した構成は、基本的に、図４（ｂ）に示した構成と同じである。なお、図１１（ｂ）に示した構成は、図１１（ａ）に示した構成において端子の関係を反転したものである。なお、図１１から図１３において、（ａ）および（ｂ）の関係（反転関係）は同様である。
【００５３】
図１１（ａ）および（ｂ）に示すように、第１のインダクタ１１および第２のインダクタ１２を、それぞれ、異なる端子（２１、２２）がグランド２７に接続されるようにすると、相互インダクタ（Ｍ）は正となる。言い換えると、第１のインダクタ１１および第２のインダクタ１２において、同じ端子（２１同士または２２同士）をグランド２７に接続すると、相互インダクタ（Ｍ）は負となる。そうならないように、同じ端子でないものをグランド２７に接続した場合、相互インダクタ（Ｍ）は正になる。
【００５４】
また、第１ポート４１および第２ポート４２のそれぞれから見て、同一の端子（２１同士または２２同士）が接続されてないように、第１のインダクタ１１および第２のインダクタ１２を接続すると、相互インダクタ（Ｍ）は正となる。言い換えると、異なる端子（２１、２２）が第１ポート４１および第２ポート４２の方へ接続されるように、第１のインダクタ１１および第２のインダクタ１２を配置すると、相互インダクタ（Ｍ）は正となる。この法則は、他の配置についても適用される。
【００５５】
図１２（ａ）および（ｂ）は、第２のインダクタ１２がグランド２７に接続されておらず、配線に直列に接続された構成のものを示している。この構成でも、第１ポート４１および第２ポート４２のそれぞれから見て、異なる端子（２１、２２）が接続されるように、第１のインダクタ１１および第２のインダクタ１２を配置すると、相互インダクタ（Ｍ）は正となる。
【００５６】
図１３（ａ）および（ｂ）は、第１のインダクタ１１および第２のインダクタ１２ともグランド２７に接続されておらず、両者とも配線に直列に接続された構成のものを示している。同様に、この構成においても、第１ポート４１および第２ポート４２のそれぞれから見て、異なる端子（２１、２２）が接続されるように、第１のインダクタ１１および第２のインダクタ１２を配置すると、相互インダクタ（Ｍ）は正となる。
【００５７】
次に、図１４から図１６を参照しながら、本実施形態の構成１００における相互インダクタ（Ｍ）が負となるインダクタ１１および１２の配置を示す。
【００５８】
図１４から図１６に示した構成１００は、それぞれ、図１１から図１３に示したものに対応する。上述したように、図１１から図１３に示した構成における一方のインダクタ１１（又は１２）の端子を反対に入れ換えると、図１４から図１６に示した構成となり、その相互インダクタ（Ｍ）は負となる。また、第１ポート４１および第２ポート４２のそれぞれから見て、同一の端子（２１同士または２２同士）が接続されるように、第１のインダクタ１１および第２のインダクタ１２を接続すると、相互インダクタ（Ｍ）は負となる。
【００５９】
次に、図１７から図２０を参照しながら、本実施形態の構成による効果について説明する。
【００６０】
図１７は、インダクタが設けられていないときに、通過帯域と阻止帯域との間に減衰極が無い場合のフィルタ特性を示すグラフ（フィルタ単体）である。横軸は周波数（ＭＨｚ）で、縦軸は減衰量（ｄＢ）である。なお、図１７は、通過周波数ｆｏは百数十ＭＨｚで、阻止帯域はｆｏ−１ＭＨｚのフィルタ例である。
【００６１】
このフィルタの両端にインダクタを設けた場合におけるフィルタ特性を図１８に示す。図１８には、相互インダクタ（Ｍ）が負となるようにインダクタを配置した特性（Ｍ＝負）、正となるようにインダクタを配置した特性（Ｍ＝正）が示されている。なお、参考として、フィルタ単体の特性（図１７に示した特性）も併記している。
【００６２】
図１８に示すように、相互インダクタ（Ｍ）が負となるように、フィルタの両端にインダクタを配置することにより、フィルタの減衰極３２を阻止帯域の方に近づけることができ、この例では、フィルタの減衰極３２を阻止帯域に一致させることができることがわかる。一方、相互インダクタ（Ｍ）を正にすると、逆にフィルタ特性を悪化させてしまうこともわかる。
【００６３】
図１９は、インダクタが設けられていないときに、通過帯域と阻止帯域との間に減衰極３２が有る場合のフィルタ特性を示すグラフ（フィルタ単体）である。このグラフの条件も、図１７に示したものと同様であり、横軸は周波数（ＭＨｚ）、縦軸は減衰量（ｄＢ）であり、通過周波数ｆｏは百数十ＭＨｚで、阻止帯域はｆｏ−１ＭＨｚである。
【００６４】
このフィルタの両端にインダクタを設けた場合におけるフィルタ特性を図２０に示す。図２０には、相互インダクタ（Ｍ）が正となるようにインダクタを配置した特性（Ｍ＝正）、負となるようにインダクタを配置した特性（Ｍ＝負）が示されている。なお、図１８と同様に、参考として、フィルタ単体の特性（図１９に示した特性）も併記している。
【００６５】
図２０に示すように、相互インダクタ（Ｍ）が正となるように、フィルタの両端にインダクタを配置することにより、フィルタの減衰極３２を阻止帯域の方に近づけることができ、この例では、フィルタの減衰極３２を阻止帯域に一致させることができることがわかる。一方、相互インダクタ（Ｍ）を負にすると、逆にフィルタ特性を悪化させてしまうこともわかる。
【００６６】
上記のことを踏まえると、高周波回路のフィルタ特性を調整するには、図２１に示すようにして実行すればよい。図２１は、本実施形態の高周波回路のフィルタ特性の調整方法を説明するためのフローチャートである。
【００６７】
まず、フィルタ３０の減衰極３２の位置をチェックする（Ｓ１００）。このチェックは、フィルタ３０を配線基板に実装した後に行う方が好ましい。その理由は、フィルタ３０を配線基板に実装することにより、フィルタ周囲の影響でフィルタ３０の減衰極３２の位置がずれてしまうことがあるからである。ただし、フィルタ３０の減衰極３２の位置が実装によってはさほど移動しないことが確認されている場合や、実装後のフィルタ３０の減衰極３２の位置が推測できる場合には、実装前のフィルタ３０の減衰極３２の位置をチェックする工程を実行してもよい。
【００６８】
次に、通過帯域と阻止帯域との間に減衰極３２があるかどうかを判断する（Ｓ２００）。通過帯域と阻止帯域との間に減衰極３２が無い場合には、相互インダクタ（Ｍ）が負となるように、フィルタ３０の両端にインダクタ１０（１１、１２）を配置する（Ｓ３１０）。一方、通過帯域と阻止帯域との間に減衰極３２が有る場合には、相互インダクタ（Ｍ）が正となるように、フィルタ３０の両端にインダクタ１０（１１、１２）を配置する（Ｓ３２０）。このようにすることにより、高周波回路のフィルタ特性を調整することができ、フィルタ特性の低下を抑制することが可能となる。
【００６９】
次に、図２２（ａ）から（ｄ）および表１を参照しながら、インダクタ１１、１２の各配置（配置１〜４）についてのフィルタの阻止帯域における減衰量の実験測定値［ｄＢ］を説明する。
【００７０】
【表１】
2006101103.tif 000003
【００７１】
上記表１におけるインダクタの配置（配置１〜４）は、図２２（ａ）から（ｄ）に示す通りである。表１には、各配置における相互インダクタ（Ｍ）の正負についても記載してある。そして、インダクタを設ける前のフィルタ単体において通過帯域と阻止帯域との間に減衰極３２がなかった場合を「極なし」とし、通過帯域と阻止帯域との間に減衰極３２があった場合を「極あり」とし、それらに配置１〜４のパターンでインダクタを設けた場合の実験測定値［ｄＢ］を表１中に示した。
【００７２】
この例からも理解できるように、「極なし」の場合には相互インダクタ（Ｍ）を負とする配置（配置１、２）にすることが好ましく、一方、「極あり」の場合には相互インダクタ（Ｍ）を正とする配置（配置３、４）にすることが好ましい。
【００７３】
なお、本実施例における条件を述べると、フィルタ３０はモノリシッククリスタルフィルタ、インダクタンス１１，１２のインダクタンス値は１００ｎＨ、そしてインダクタンス１１，１２の距離は３ｍｍである。
【００７４】
上述の説明では、第１のインダクタ１１および第２のインダクタ１２をそれぞれ一つずつフィルタ３０に接続したが、第１のインダクタ１１および第２のインダクタ１２以外にもインダクタを接続することも可能である。
【００７５】
すなわち、第１のインダクタ１１よりも離れて第３のインダクタ、および／または、第２のインダクタ１２よりも離れて第４のインダクタを接続してもよい。さらに、場合によっては、さらに他のインダクタを設けることも可能である。
【００７６】
なお、基本的に、第１のインダクタ１１と第２のインダクタ１２との影響が支配的となると推測されるので、第３または第４のインダクタの配置によって、フィルタの特性の悪化を抑制する効果が増減することがあるものの、本発明によるフィルタの特性の悪化を抑制する効果を得ることができることにはかわりない。ただし、第３のインダクタ（および／または第４のインダクタ）も含めて、相互インダクタ（Ｍ）を正又は負にすることが、フィルタの特性の悪化を抑制する効果にとって好ましいことも生じ得るので、そのような配置を採用することも可能である。
【００７７】
図２３（ａ）から（ｄ）および図２４（ａ）から（ｄ）は、第１のインダクタ１１および第２のインダクタ１２に加えて、第３のインダクタ１３を追加した例（配置１１から１８）を示している。各配置（配置１１〜１８）についてのフィルタの阻止帯域における減衰量の実験測定値［ｄＢ］を下記表２に示す。
【００７８】
【表２】
2006101103.tif 000004
【００７９】
図２３（ａ）から（ｄ）に示した配置１１から１４の構成は、第１のインダクタ１１と第２のインダクタ１２との相互インダクタ（Ｍ）が負である場合を示している。一方、図２４（ａ）から（ｄ）に示した配置１５から１８の構成は、第１のインダクタ１１と第２のインダクタ１２との相互インダクタ（Ｍ）が正である場合を示している。
【００８０】
表２からわかるように、「極なし」の場合には相互インダクタ（Ｍ）を負とする配置（配置１１から１４）にすることが好ましく、一方、「極あり」の場合には相互インダクタ（Ｍ）を正とする配置（配置１５から１８）にすることが好ましい。
【００８１】
本実施形態の構成では、減衰極３２を有するフィルタ３０の両端にインダクタ１０（１１、１２）を設けた高周波回路（無線回路）１００において、インダクタ１０が設けられていないときのフィルタ３０における通過帯域と阻止帯域との間に減衰極３２が無い場合に相互インダクタ（Ｍ）が負となるようにインダクタ１０は配置され、一方、減衰極３２が有る場合には相互インダクタ（Ｍ）が正となるようにインダクタ１０は配置されている。フィルタ３０の両端に設けられたインダクタ１０（１１、１２）は、互いに、実質的に電磁気的に結合（２９）する程度まで近接して配置されているので、インダクタを離して配置していた構成と比較して、高周波回路（無線回路）の小型化を容易に実現することが可能である。また、フィルタの両端に設けられたインダクタの互いの影響が小さくなるように両者を離すのでなく、それらのインダクタを積極的に磁気結合（誘導結合）させて、フィルタの特性を調整することにより、フィルタの特性の悪化の抑制も達成している。したがって、本実施形態の構成によれば、高周波回路におけるフィルタ特性の悪化の抑制と、高周波回路の小型化とを両方達成することができる。さらには、減衰極３２を有するフィルタ３０を配線基板に実装した後に、例えばインピーダンス整合用のインダクタを用いてフィルタ特性を、効果的に且つ簡便に調整することができるので、非常にメリットが大きい。
【００８２】
なお、本実施形態の高周波回路１００では、フィルタ３０の入出力端子（３１ａ、３１ｂ）の配置、グランド端子（２７、３１ｃ）の配置や数などに特に限定されない。例えば、図２５に示した高周波回路１００におけるフィルタ３０は、図４に示したものよりも、多くのグランド端子３１ｃを備えている。また、インダクタとして、インピーダンス整合用のみならず、図２６に示すように、減衰極形成用のインダクタ（例えば、チップインダクタ）１５を使用することも可能である。この例では、減衰極形成用インダクタ１５は、フィルタ減衰極端子３１ｄに電気的に接続されている。
【００８３】
さらに、本実施形態で用いたインダクタ１０（１１、１２）は、例えば、図５に示すように、部品実装用の端子（外部電極）５２を持っているが、インダクタ１０同士の電磁界的結合を安定して形成するために、部品実装用の端子以外に電極を設けることも可能である。なお、部品実装用の端子以外の電極を設ける以外にも、基板に形成するパターン等によって所望の電磁界的結合を安定して形成できる可能性もある。
【００８４】
加えて、図２７は、配線基板６０上にシールド６５を設けた構成を採用することも可能である。図２７に示すように、回路ブロック４０を覆うようにシールド６５を設けても、本発明の実施形態に係る効果を得ることができる。シールド６５は、例えば、アルミや洋白から構成されている。そして、上記実施形態においては、インピーダンス整合用にインダクタ１０（１１，１２）のみを使用した例を示したが、図２８に示すように、インピーダンス整合用にコンデンサ（例えば、チップコンデンサ）６４を、インダクタ１０に加えて使用することも可能である。
【００８５】
本実施形態の高周波回路１００は、無線回路（ＲＦ回路）を備えた通信機器に好適に使用することができる。特に、実装面積が制限されている携帯電話の無線回路ブロック内に用いると、より小型化の効果を発揮する。なお、携帯電話等の携帯用通信機器に限らず、広く電子機器に適用することが可能である。
【００８６】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、インダクタ１０が実装される配線基板としては、リジッド基板のみならず、フレキシブル基板であってもよい。あるいは、例えば、ＳＩＭＰＡＣＴＴＭのような部品内蔵基板を用いることも可能である。
【産業上の利用可能性】
【００８７】
本発明によれば、フィルタの特性の悪化を抑制しながら、小型化を実現できる高周波回路（無線回路）を提供することができる。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施形態に係る高周波回路１００の構成を示す回路図
【図２】通過帯域と阻止帯域との間に減衰極３２が無い場合のフィルタ特性図
【図３】通過帯域と阻止帯域との間に減衰極３２が有る場合のフィルタ特性図
【図４】（ａ）は、インダクタ１０の構成を模式的に示す図、（ｂ）は、フィルタの両端にインダクタ１０が接続された回路ブロック４０を備えた高周波回路１００の構成を模式的に示す図
【図５】積層型チップインダクタの構成を模式的に示す一部切り欠き斜視図
【図６】巻線構造インダクタの構成を模式的に示す斜視図
【図７】（ａ）は、相互インダクタの正、負を説明するための回路図、および（ｂ）はその等価回路図
【図８】（ａ）は、相互インダクタの正、負を説明するための回路図、および（ｂ）はその等価回路図
【図９】（ａ）は、相互インダクタの正、負を説明するための回路図、および（ｂ）はその等価回路図
【図１０】（ａ）は、相互インダクタの正、負を説明するための回路図、および（ｂ）はその等価回路図
【図１１】（ａ）および（ｂ）は、相互インダクタ（Ｍ）が正となるインダクタ１１および１２の配置を示す図
【図１２】（ａ）および（ｂ）は、相互インダクタ（Ｍ）が正となるインダクタ１１および１２の配置を示す図
【図１３】（ａ）および（ｂ）は、相互インダクタ（Ｍ）が正となるインダクタ１１および１２の配置を示す図
【図１４】（ａ）および（ｂ）は、相互インダクタ（Ｍ）が負となるインダクタ１１および１２の配置を示す図
【図１５】（ａ）および（ｂ）は、相互インダクタ（Ｍ）が負となるインダクタ１１および１２の配置を示す図
【図１６】（ａ）および（ｂ）は、相互インダクタ（Ｍ）が負となるインダクタ１１および１２の配置を示す図
【図１７】インダクタが設けられていないときに、通過帯域と阻止帯域との間に減衰極が無い場合のフィルタ特性（フィルタ単体）を示すグラフ
【図１８】相互インダクタ（Ｍ）が負となるようにインダクタを配置した場合（Ｍ＝負）と、正となるようにインダクタを配置した場合（Ｍ＝正）とのフィルタ特性を示したグラフ
【図１９】インダクタが設けられていないときに、通過帯域と阻止帯域との間に減衰極が有る場合のフィルタ特性（フィルタ単体）を示すグラフ
【図２０】相互インダクタ（Ｍ）が負となるようにインダクタを配置した場合（Ｍ＝負）と、正となるようにインダクタを配置した場合（Ｍ＝正）とのフィルタ特性を示したグラフ
【図２１】本発明の実施形態に係る高周波回路のフィルタ特性の調整方法を説明するフローチャート
【図２２】（ａ）から（ｄ）は、インダクタの配置を示す構成図
【図２３】（ａ）から（ｄ）は、インダクタの配置を示す構成図
【図２４】（ａ）から（ｄ）は、インダクタの配置を示す構成図
【図２５】本発明の実施形態に係る高周波回路１００の改変例を模式的に示す図
【図２６】本発明の実施形態に係る高周波回路１００の改変例を模式的に示す図
【図２７】本発明の実施形態に係る高周波回路１００の改変例を模式的に示す図
【図２８】本発明の実施形態に係る高周波回路１００の改変例を模式的に示す図
【符号の説明】
【００８９】
１０    インダクタ
１１，１２    インダクタ
１３    インダクタ
１５    減衰極形成用インダクタ
２１    第１端子
２２    第２端子
２３    マーカ
２７    グランド
３０    フィルタ
３１ａ    入力端子
３１ｂ    出力端子
３１ｃ    グランド端子
３１ｄ    フィルタ減衰極端子
３２    減衰極
４０    回路ブロック（フィルタ回路ブロック）
４１，４２    ポート
５１    コイルパターン
５２    外部電極
５３    ガラスセラミック
５５    ワイヤ
５６    アルミナコア
５７    樹脂コーティング
６０    配線基板
６５    シールド
１００    高周波回路（無線回路）
【図１】
2006101103.tif 000005
【図２】
2006101103.tif 000006
【図３】
2006101103.tif 000007
【図４】
2006101103.tif 000008
【図５】
2006101103.tif 000009
【図６】
2006101103.tif 000010
【図７】
2006101103.tif 000011
【図８】
2006101103.tif 000012
【図９】
2006101103.tif 000013
【図１０】
2006101103.tif 000014
【図１１】
2006101103.tif 000015
【図１２】
2006101103.tif 000016
【図１３】
2006101103.tif 000017
【図１４】
2006101103.tif 000018
【図１５】
2006101103.tif 000019
【図１６】
2006101103.tif 000020
【図１７】
2006101103.tif 000021
【図１８】
2006101103.tif 000022
【図１９】
2006101103.tif 000023
【図２０】
2006101103.tif 000024
【図２１】
2006101103.tif 000025
【図２２】
2006101103.tif 000026
【図２３】
2006101103.tif 000027
【図２４】
2006101103.tif 000028
【図２５】
2006101103.tif 000029
【図２６】
2006101103.tif 000030
【図２７】
2006101103.tif 000031
【図２８】
2006101103.tif 000032