(57)【要約】【課題】  基準電圧が外部より設定できる機能及び読み取り動作中に基準電圧を切り替える機能を有することでクランプレベルと黒レベルのズレを補正することができる画像読取装置を提供することを目的とする。【解決手段】  クランプレベル及び内部の動作基準となる基準電圧をＤ／Ａコンバータ３０３を用いて調整する機能を有する構成とすることで、クランプレベルのズレを補正し、かつ調整時間の短縮を合わせるものである。【選択図】  図１
2006101498.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により原稿画像の反射光をアナログ電子信号に変換する光電変換素子と、
前記光電変換素子から出力されるアナログ電気信号をバッファするアナログバッファ手段と、
アナログ電気信号に対し、ラインクランプ動作を行うアナログクランプ手段と、
前記アナログクランプ手段からのアナログ電気信号をサンプルホールド動作させるサンプルホールド手段と、
前記サンプルホールド手段からの前記アナログ電気信号のゲインを調整するゲイン調整手段とを有するアナログ信号処理部を備えた画像読取装置において、
前記アナログ信号処理部からの出力を基準電圧に基づきデジタル信号に変換を行うＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段からのデジタル信号出力を複数ライン分保持可能なデータ保持手段と、
前記データ保持手段にて保持されているデジタルデータを用いてデジタル信号処理を行うデジタル信号処理手段と、
前記アナログバッファ手段からの出力をＯＮ／ＯＦＦする切換手段を有することを特徴とする画像読取装置。
【請求項２】
前記アナログバッファ手段は、エミッタフォロア回路から構成されていることを特徴とする請求項１記載の画像読取装置。
【請求項３】
前記切換手段へ供給される切り換えを制御する制御信号を生成する制御信号生成手段を備え、
前記制御信号生成手段は、制御信号を任意の電源を分圧して前記切換手段へ供給することを特徴とする請求項１または２記載の画像読取装置。
【請求項４】
前記デジタルデータから前記アナログ信号処理部へ供給される基準電圧を生成する生成手段を備え、
前記生成手段は、前記デジタルデータから算出した黒レベルデータと予め設定された目標黒レベルデータとの差を算出し、差が一定の範囲内になるように前記黒レベルデータを調整することで基準電圧を生成することを特徴とする請求項１記載の画像読取装置。
【請求項５】
前記切換手段は、前記画像読取装置の電源投入時や省エネ復帰時に前記アナログ処理部へ供給されるクランプ信号がＯＮの状態時における第１の基準電圧を前記クランプ信号がＯＦＦの状態時における第２の基準電圧へ切り換えることを特徴とする請求項１記載の画像読取装置。
【請求項６】
前記切換手段は、前記クランプ信号のクランプ期間を任意に広げるクランプ期間制御手段を有することを特徴とする請求項１から５のいずれか１項に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置に関し、特に、ライン状のＣＣＤイメージセンサを用いて画像情報を読み取る画像読取装置に関する。
【背景技術】
【０００２】
従来の縮小光学系での読み取り処理は、走行体が副走査方向に移動しながら、原稿情報として、原稿からの反射光を読み取り、この反射光をレンズを介してＣＣＤラインセンサ上に結像させ、ＣＣＤラインセンサにおいて光電変換によりアナログ電子信号に変換する。得られたアナログ電気信号に対して、アナログ処理、及びデジタル処理を施し、画像情報をデジタルデータとして読み取る。
【０００３】
次に、図７を参照して、従来の画像読取装置の説明をする。
図７は、従来の画像読取装置の構成を示したブロック図である。
従来の画像読取装置は、ＣＣＤ１０、ラインクランプ回路１１、Ｓ／Ｈ（サンプルホールド回路）１２、可変ゲインアンプ１３、Ａ／Ｄコンバータ１４、ＳＷ１５、ＶＲＴ１６、ＶＲＢ１７、基準電位１８、ＣＣＤ駆動パルスドライバ１９、シェーディング・地肌除去部２０、ラインメモリ２１、ゲイン設定値演算部２２、クランプ・Ｓ／Ｈ・ゲイン制御部２３、駆動信号生成部２４から構成されている。
【０００４】
ます、アナログ処理回路でのラインクランプ回路１１にてＣＣＤ１０出力１ライン中の光シールド部分または空転送部分の出力レベルに対してラインクランプ動作を行い１ライン中のオフセットレベルを一定レベルに保つようにし、クランプレベルを画像データの黒レベルとする。
【０００５】
次にラインクランプを施した画像信号を可変ゲインアンプ１３にてあるゲインで増幅する。ゲインは、基準白原稿を読み取った際に目標とする白レベルとなるように定める。このようにゲインを定めることでＡ／Ｄコンバータ１４の入力ダイナミックレンジを有効に使用できる。設定されたゲインにて増幅された画像陣号をサンプルホールド回路１２にてサンプルホールドし、Ａ／Ｄコンバータ１４において基準電圧から生成されるリファレンスレベルに基づきデジタル信号に変換し、原稿情報のデジタルデータを得る。
【０００６】
また、ラインクランプ回路１１では、クランプゲート信号のアサート期間中にコンデンサを予め設定してあるクランプレベルで充電するのだが、コンデンサにクランプレベルとして維持される電荷は、クランプレベルとクランプゲート信号のアサート期間の信号の積分量となる。
【０００７】
一般的なＣＣＤ出力にはリセットパルス成分が含まれるため、この成分も含んだ積分量がクランプレベルとして維持されることになり、ＣＣＤの黒レベルに対してずれてしまう。また、アナログスイッチ１５がクランプゲート信号を入力することによりクランプレベルとの接続のＯＮ／ＯＦＦ制御を行って、クランプレベルを充電するが、アナログスイッチ１５でのＯＮ抵抗と電荷を保持するためのコンデンサにおけるリーク電流、基板上または回路上でのリーク電流などの影響によって、基準電位とクランプ電位との間にずれが生じてしまう。
【０００８】
特にアナログ処理回路部分のＡＳＩＣ化した場合では、外部より基準電圧を供給し、基準電圧を基に内部回路が動作する構成となり、前述のクランプレベルと黒出力レベルのズレが画像データへ影響を及ぼすことになってしまう。
【０００９】
また、画像読取装置の先行技術として、以下に示すものがある。
特許文献１には、省エネルギーモードからの復帰のような状況においてもクランプ電圧が安定するまでの実質的な時間を短縮させることで装置の立ち上がり時間を短縮させ得る画像読取装置が記載されている。
特許文献２には、撮像素子の出力信号を画素毎にクランプできる撮像装置が記載されている。
【特許文献１】特開２０００−６９２８５号公報
【特許文献２】特開２０００−１０６６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の画像読取装置でのアナログ処理部分でのクランプ処理において、基準電圧よりクランプレベルを生成しクランプ動作を行う場合、クランプゲート信号のアサート期間中の電圧を積分したクランプ電位により動作を行う。この場合、ＣＣＤのリセットパルス成分も積分されてしまうためＣＣＤの黒レベルとクランプ電位とがずれてしまう。また、アナログ処理部をＡＳＩＣ化した場合においては基準電圧を用いて内部回路が動作しており、クランプスイッチのＯＮ抵抗及び内部リーク電流とでもまたクランプレベルと内部基準電位とがずれることで黒レベルとクランプレベルとの間でズレが生じてしまう。
【００１１】
本発明は係る問題に鑑みてなされたものであり、基準電圧が外部より設定できる機能及び読み取り動作中に基準電圧を切り替える機能を有することでクランプレベルと黒レベルのズレを補正することができる画像読取装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１記載の画像読取装置は、光電変換により原稿画像の反射光をアナログ電子信号に変換する光電変換素子と、光電変換素子から出力されるアナログ電気信号をバッファするアナログバッファ手段と、アナログ電気信号に対し、ラインクランプ動作を行うアナログクランプ手段と、アナログクランプ手段からのアナログ電気信号をサンプルホールド動作させるサンプルホールド手段と、サンプルホールド手段からのアナログ電気信号のゲインを調整するゲイン調整手段とを有するアナログ信号処理部を備えた画像読取装置において、アナログ信号処理部からの出力を基準電圧に基づきデジタル信号に変換を行うＡ／Ｄ変換手段と、Ａ／Ｄ変換手段からのデジタル信号出力を複数ライン分保持可能なデータ保持手段と、データ保持手段にて保持されているデジタルデータを用いてデジタル信号処理を行うデジタル信号処理手段と、アナログバッファ手段からの出力をＯＮ／ＯＦＦする切換手段を有することを特徴とする。
【００１３】
請求項２記載の発明は、請求項１記載の画像読取装置であって、アナログバッファ手段は、エミッタフォロア回路から構成されていることを特徴とする。
【００１４】
請求項３記載の発明は、請求項１または２記載の画像読取装置であって、切換手段へ供給される切り換えを制御する制御信号を生成する制御信号生成手段を備え、制御信号生成手段は、制御信号を任意の電源を分圧して切換手段へ供給することを特徴とする。
【００１５】
請求項４記載の発明は、請求項１記載の画像読取装置であって、デジタルデータからアナログ信号処理部へ供給される基準電圧を生成する生成手段を備え、生成手段は、デジタルデータから算出した黒レベルデータと予め設定された目標黒レベルデータとの差を算出し、差が一定の範囲内になるように黒レベルデータを調整することで基準電圧を生成することを特徴とする。
【００１６】
請求項５記載の発明は、請求項１記載の画像読取装置であって、切換手段は、画像読取装置の電源投入時や省エネ復帰時にアナログ処理部へ供給されるクランプ信号がＯＮの状態時における第１の基準電圧をクランプ信号がＯＦＦの状態時における第２の基準電圧へ切り換えることを特徴とする。
【００１７】
請求項６記載の発明は、請求項１から５のいずれか１項に記載の画像読取装置であって、切換手段は、クランプ信号のクランプ期間を任意に広げるクランプ期間制御手段を有することを特徴とする。
【発明の効果】
【００１８】
以上の説明から本発明の画像読取装置は、アナログ処理ＡＳＩＣの前段に構成されるアナログバッファ手段において出力を制御する機能を持たせることで、回路動作が不安定な状態の時にアナログ処理ＡＳＩＣへ過大電圧が入力されることを回避することを可能にする。
【発明を実施するための最良の形態】
【００１９】
次に、添付図面を参照して本発明の実施形態を説明する。
図１は、本発明の画像読取装置の構成を示したブロック図である。
図１に示すように、光電変換素子であるＣＣＤ１００とエミッタフォロア１０１、ＡＣ結合部１０２、エミッタフォロアＯＮ／ＯＦＦ  ＳＷ１０３、アナログ処理ＡＳＩＣ２００を構成するラインクランプ２０１、サンプルホールド回路（Ｓ＆Ｈ）２０２、ＳＷ２０３、可変ゲインアンプ２０４、Ａ／Ｄコンバータ２０６、ＶＲＴ２０７、ＶＲＢ２０８、基準電位を生成する基準電位生成部２０５、タイミング制御・画像処理ＡＳＩＣ３００を構成する画像処理部３０１、ゲイン設定値３０２、ＤＡＣ３０３、クランプ・Ｓ＆Ｈ制御部３０４、駆動信号生成部３０５、ＣＣＤ駆動信号ドライバ４００から構成されている。
【００２０】
図１において、光電変換素子（ＣＣＤ）１００にて画像信号をアナログ信号として読み取り、得られたアナログ信号をアナログバッファにて駆動し、ＡＣ結合回路を介して、アナログ処理ＡＳＩＣ２００へ供給する。アナログ処理ＡＳＩＣ２００内部において、クランプ処理、サンプルホールド処理を施した後、可変ゲインアンプ２０４により予め定めた増幅量に応じたゲインにより増幅し、増幅したアナログ信号をＡ／Ｄコンバータ２０６によりタイミング制御・画像処理ＡＳＩＣ３００へ供給する。
【００２１】
本実施形態では、図２に示すように、アナログバッファ部（図６のアナログバッファ１１）をトランジスタによる２段のエミッタフォロア回路１０１にて実現し、また、エミッタフォロア回路１０１を構成するトランジスタの動作電流をＯＮ／ＯＦＦするＳＷ１０３を設け、ＳＷ１０３もまたトランジスタにより実現する。また、本実施形態ではトランジスタによるＳＷを１段目のエミッタフォロア回路部分に構成する。また、ＳＷを構成するトランジスタのベース電圧をエミッタフォロア回路の駆動電圧をある抵抗比で分圧した電圧を供給する。
【００２２】
次に、図２を参照して、エミッタフォロア１０１の動作について説明を行う。
まず、電源がＯＮした時に、エミッタフォロア部の駆動電源Vcc_eが立ち上がる。同時にVcc_eをＲ１、Ｒ２にて分圧した電圧（Vbase）も立ち上がる。このVbaseをTr_SWのベースに供給する。Vbaseが０．７ＶとなるまではTr_SWが動作しない。このため、１段目のエミッタフォロア部に動作電流が供給されず、１段目のエミッタフォロア回路の出力は０Vのままである。
【００２３】
このため、２段目のエミッタフォロア回路のトランジスタTr2へのベース電流も供給されないため２段目のエミッタフォロア回路も動作しないため後段のＡＣ結合部分へは信号を供給しない。
【００２４】
次に、VbaseがTr_SW動作を行うのに必要なベースエミッタ間電圧が０．７Ｖとなった時点でトランジスタＳＷがＯＮとなり、１段目のエミッタフォロア回路からのアナログ信号出力をバッファし、後段のＡＣ結合部に出力する。また、Tr_SWがＯＮ後、ＡＣ結合部にはアナログ信号成分だけでなくエミッタフォロア回路が動作電位となるまでの変化成分も同時に供給することになる。
【００２５】
この時に、Ｒ１、Ｒ２の抵抗を後段にアナログＡＳＩＣの駆動電源とエミッタフォロア回路の駆動電源との各立ち上がり時間に応じて予め設定しておく。Ｒ１、Ｒ２は、後段のアナログ処理ＡＳＩＣの電源が立ち上がったのちにVbaseが０．７Ｖに達するように設定しておく（図３（ａ）を参照）。
【００２６】
このように設定することにより、後段のアナログＡＳＩＣが正常動作となり、入力保護回路などが動作状態となった後に、エミッタフォロア回路部およびＣＣＤでの各動作電位となるまでの電源立ち上げ時の大きな電圧変化が供給されることになり、アナログ処理ＡＳＩＣに過大電圧が入力され、回路破壊となることを避けることが可能となる。このように、本実施形態では、Tr_SWとＲ１、Ｒ２からなる回路を追加することにより、回路破壊につながるリスクを抑えることが可能となる。
【００２７】
また、図３（ｂ）に示すように、電源ＯＦＦ時の場合では、電源ＯＮ時ときと逆のシーケンス動作となる。
まず、Vcc_eが立ち下がると同時にVbaseも立ち下がる。Vbaseが０．７Ｖ以下になったときにTr_SWがＯＦＦ状態となり、１段目のエミッタフォロアへの動作電流が供給されなくなり、１段目のエミッタフォロア回路が動作しなくなる。このため、２段目のエミッタフォロアへのベース電流の供給もストップし、２段目のエミッタフォロアも動作しなくなり、後段のＡＣ結合へはアナログ信号を供給しなくなる。
【００２８】
このとき、エミッタフォロア回路の動作がストップすることにより動作電池も変化し、この変化がＡＣ結合を介し、アナログ処理部へ入力されるが、このタイミングでは、アナログ処理ＡＳＩＣの駆動電源は落ちていないため正常動作であり、過大電圧が入力されても回路破壊を避けることが可能となる。
【００２９】
また、図４に示すように、エミッタフォロア回路１０１での駆動電源をＲ１、Ｒ２により分圧し、電圧をTr_SWのベース電位として供給し、Tr_SWのＯＮ／ＯＦＦ制御に用いたが、システムの電源構成が複雑な場合などは、タイミング制御信号生成部からTr_SWのベース電位を供給することにより任意のタイミングでエミッタフォロア回路１０１からの出力を制御することも可能となる。
【００３０】
また、本実施形態では、クランプレベル及び内部の動作基準となる基準電圧をＤＡＣ（Ｄ／Ａコンバータ）２０３を用いて調整する機能を有する構成とすることで、クランプレベルのズレを補正し、かつ調整時間の短縮を行うことができる。
【００３１】
また、クランプゲート信号のアサート期間も任意に制御可能できる構成とすることでシステム立ち上げ時のコンデンサへのクランプレベルの充電時間を短縮することも可能である（図５参照）。
【００３２】
次に、クランプレベルの調整について説明する。
クランプ動作でのズレ分の補正は、クランプゲート信号がネゲートされている期間の基準電圧の設定値を調整し、ズレ分を吸収する基準設定値２を算出しておき、通常の読み取り動作においてはクランプゲート信号がアサートされている時間は基準設定値１による基準電圧１にてコンデンサを充電させクランプ動作を行い、クランプゲートネゲート期間では基準設定値２による基準電圧２に切り替えてアナログ処理回路部分を基準電圧２にて動作させることでクランプ動作で生じるクランプレベルと黒出力レベルのズレを吸収するものである。
【００３３】
電源ＯＮ時、または省エネ復帰時といったシステムが立ち上がる段階において、まずクランプ回路部分にあるコンデンサへある基準設定値１で設定されたクランプ電位を充電させる。本発明ではＡＣ結合コンデンサに基準電位を充電させる。この時、ランプをＯＦＦとした状態とすることでＣＣＤの有効出力期間においても光シールド部と同じレベルの出力レベルとなり、このときにクランプゲート信号を１ライン期間中に広げることで充電時間を確保し、一定レベルに充電されるまでの時間を短縮することが可能となる。
【００３４】
基準設定値１としては、調整範囲の中心設定値を設定する。基準設定値１で設定された基準電圧１にコンデンサを充電した後にクランプ動作でのズレ分の補正を吸収するための基準設定値２を求める処理を行う。
【００３５】
基準設定値２は、黒レベルとして読み取ったデジタルデータと目標黒レベルとの差がある範囲内となるように何回か更新して求める。クランプ信号がネゲートされている期間の電位を基準設定値２を更新しながら設定していくのだが、クランプ信号がネゲート期間中は、図１に示すラインクランプ２０１、ＳＷ２０３がＯＦＦの状態であり、クランプレベルを保持するための容量を持ったコンデンサがつながっていない状態であるため、基準設定値２の更新処理中にＤＡＣによって精製される基準電圧２となるまでの充電時間が無視でき、基準設定値２の更新処理の時間を大幅に短縮することが可能となる。また、通常の読み取り時の切り替え動作においても充電時間を考慮することなく実現が可能となる。
【００３６】
基準設定値２の更新処理の前にまず、クランプゲートのアサート期間は通常の読み取り動作でのアサート期間に戻す（図５を参照）。この状態にてＣＣＤ出力の光シールド部の値を黒レベルとして読み取り、読み取った値が目標黒レベルとなるように更新処理を行う
【００３７】
クランプレベル設定値２［ｎ＋１］
＝クランプレベル設定値２［ｎ］＋α×（黒目標レベル−読み取りレベル）
α：クランプレベル設定値２  更新係数
クランプレベル設定値２［ｎ］：クランプゲートネゲート期間の基準電圧２を生成
するためのＤ／Ａコンバータへの設定値
【００３８】
また、上記に示す式による処理の際の黒レベルは図１に示したＡＳＩＣ内部でのラインメモリに保持してあるデータより算出する。ノイズの影響を軽減するために複数画素の黒レベル読み取りデータとから平均処理を行って黒レベルを算出する。対象画素は１ライン中の光シールド部に相当する画素を数ライン分平均する（図５及び図６の黒レベル取得期間で示した部分）。
【００３９】
このようにして算出した基準設定値２を用いて、通常読み取り時にクランプゲート信号のネゲート期間中に設定することでクランプ動作におけるズレ分を補正することが可能となる。
また、本発明では基準設定値２を算出する時間も短縮することを可能としており、より早いシステム立ち上げ時間を実現することが可能となる。
【００４０】
さらに、基準電圧設定値２の更新処理をシステム立ち上げ時のみ行うのではなく、通常の読み取り動作時にもＣＣＤ光シールド部の黒読み取りレベルをモニタしておき、常時、基準電圧設定値２の更新及びＤ／Ａコンバータへの設定を行うことで、クランプ動作のズレ分の吸収だけでなく温度変動や経時変動なども吸収することが可能となる。
以上の説明から、アナログバッファ１１を複雑な構成からなる高速オペアンプなどの回路を用いずに、２段のエミッタフォロア回路にて実現することにより低コストであり、簡単な回路構成で実現することを可能とする。
【００４１】
また、アナログバッファ１１の出力を制御する手段を外部に専用の制御ＩＣを用意することなく、トランジスタと２つの抵抗から実現することにより低コストであり、簡単な回路構成で実現することが可能となる。
【００４２】
また、アナログバッファ１１の出力を制御する信号を外部に専用の制御ＩＣを追加することなく、アナログバッファ１１の駆動電源を分圧して供給することで、低コストであり、簡単な回路構成で実現することを可能とする。
【００４３】
さらに、より複雑な電源の対置上がりシーケンスを備えるシステムにおいて、アナログバッファ１１の出力を制御する信号をタイミング制御信号生成部３０５から供給し、任意のタイミングでアナログバッファ１１からの出力のＯＮ／ＯＦＦを制御することによりアナログ処理ＡＳＩＣ２００の回路動作が不安定な状態の時にアナログ処理ＡＳＩＣへ過大電圧が入力されることを回避することができる。
【図面の簡単な説明】
【００４４】
【図１】本実施形態における画像読取装置の構成を示したブロック図である。
【図２】図１に示すエミッタフォロアの構成を示した回路図である。
【図３】図２に示すエミッタフォロアの動作状態を示すグラフである。
【図４】任意のタイミングでエミッタフォロアからの出力を制御可能とする構成を示した画像読取装置の構成を示したブロック図である。
【図５】本実施形態におけるクランプ動作を示すタイムチャートである。
【図６】本実施形態におけるクランプ動作を示すタイムチャートである。
【図７】従来の画像読取装置の構成を示したブロック図である。
【符号の説明】
【００４５】
１００    ＣＣＤ
１０１    エミッタフォロア
１０２    ＡＣ結合部
１０３    エミッタフォロアＯＮ／ＯＦＦ  ＳＷ
２００    アナログ処理ＡＳＩＣ
２０１    ラインクランプ
２０２    Ｓ＆Ｈ（サンプルホールド回路）
２０３    ＳＷ
２０４    可変ゲインアンプ
２０５    基準電位生成部
２０６    Ａ／Ｄコンバータ
２０７    ＶＲＴ
２０８    ＶＲＢ
３００    タイミング制御・画像処理ＡＳＩＣ
３０１    画像処理部
３０２    ゲイン設定値
３０３    ＤＡＣ
３０４    クランプ・Ｓ＆Ｈ制御部
３０５    駆動信号生成部
４００    ＣＣＤ駆動信号ドライブ
【図１】
2006101498.tif 000003
【図２】
2006101498.tif 000004
【図３】
2006101498.tif 000005
【図４】
2006101498.tif 000006
【図５】
2006101498.tif 000007
【図６】
2006101498.tif 000008
【図７】
2006101498.tif 000009