(57)【要約】      （修正有）【課題】微細な配線構造を形成することができるデュアルダマシンプロセスを提供する。【解決手段】半導体基板上に形成された絶縁層３３上に、第１の被エッチング膜２４を形成し、その上に、第１のマスク膜２６と、第２の被エッチング膜２８を形成する。第２の被エッチング膜上に第２のマスク膜３０を形成し、第２のマスク膜に配線パターン３２を形成し、第２のマスク膜をマスクとして、第２の被エッチング膜をエッチングすることにより、第１のマスク膜が底部に露出したパターン３２を形成する。第１のマスク膜をマスクとして、第１の被エッチング膜をエッチングすることにより、第１の被エッチング膜にビアパターン３３を形成する。配線パターンとビアパターンとを用いて前記絶縁層２３を選択的にエッチングし、絶縁層にビアホールを形成するとともに、該ビアホールの上部に配線溝を形成する。【選択図】図１
2006245236.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁層上に、第１の被エッチング膜を形成する工程と、
前記第１の被エッチング膜上に、開口部を有する第１のマスク膜を形成する工程と、
前記第１のマスク膜上に、前記開口部を埋めるように第２の被エッチング膜を形成する工程と、
前記第２の被エッチング膜上に第２のマスク膜を形成する工程と、
前記開口部の上方に位置する前記第２のマスク膜に、配線パターンを形成する工程と、
前記第２のマスク膜をマスクとして、前記第２の被エッチング膜をエッチングすることにより、前記第１のマスク膜が底部に露出した配線パターンを形成し、前記配線パターンの底部に露出した前記第１のマスク膜をマスクとして、前記第１の被エッチング膜をエッチングすることにより、前記第１の被エッチング膜にビアパターンを形成する工程と、
前記配線パターンと前記ビアパターンとを用いて前記絶縁層を選択的にエッチングし、前記絶縁層にビアホールを形成するとともに、該ビアホールの上部に配線溝を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記絶縁層は、第１の絶縁膜、および第２の絶縁膜が順に積層されてなり、
前記ビアホールと前記配線溝とを前記絶縁層に形成する工程は、
前記ビアパターンを用いて前記第２の絶縁膜をエッチングして、前記第２の絶縁膜にビアパターンを形成するとともに、前記配線パターンの直下に位置する前記第１のマスク膜と前記第１の被エッチング膜とをエッチングして、前記第１のマスク膜と前記第１の被エッチング膜とに前記配線パターンを形成する工程と、
前記ビアパターンの直下に位置する前記第１の絶縁膜をエッチングして前記第１の絶縁膜に前記ビアホールを形成するとともに、前記配線パターンの直下に位置する前記第２の絶縁膜をエッチングして前記第２の絶縁膜に前記配線溝を形成する工程と、
からなることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記ビアホールと前記配線溝とを形成する工程の後に
前記配線溝と前記ビアホールとに金属膜を埋設する工程を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記第１および第２の被エッチング膜が、有機膜であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１または４に記載の半導体装置の製造方法において、
前記第１および第２のマスク膜が、シリコン含有膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデュアルダマシン構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
配線溝とビアホールとを層間絶縁膜中に形成した後、配線溝とビアホールとに同時に金属膜を埋め込んで多層配線を形成するデュアルダマシンプロセスが知られている。このデュアルダマシンプロセスとしては、例えば特許文献１に記載されたものがある。同文献に記載されたデュアルダマシンプロセスを図７（ａ）〜（ｄ）に示す。
【０００３】
まず、基板１１０に形成された絶縁膜１１２上に、配線パターン（図示せず）を有するハードマスク１１４を形成する。次いで、ハードマスク１１４を覆うように、絶縁膜１１２上にレジスト膜１１６を形成し、さらにエッチングを行い配線パターン内にビアパターン（図示せず）を形成する（図７（ａ））。次いで、レジスト膜１１６をマスクとしてエッチングを行い、ビアパターン１１８を形成する（図７（ｂ））。ビアパターン１１８を形成した後、レジスト膜１１６を除去し、さらにエッチングを行う。これにより、基板１１０に形成された導電膜１１１に到達する、ビアホール１２０が形成される。さらに、ビアホール１２０の上部に配線溝１２２が形成される（図７（ｃ））。配線溝１２２を形成した後、ハードマスク１１４を除去することにより、デュアルダマシン構造が形成される。
【特許文献１】特開平１１−１６３１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような、特許文献１に記載のデュアルダマシンプロセスにおいては、絶縁膜１１２直上にハードマスク１１４とレジスト膜１１６とにより、セルフアライン用のマスクパターンを形成している。この配線パターンを有するハードマスク１１４を形成する際においては、正確なパターニングができず、さらにハードマスク１１４を除去する際においては容易にエッチングができず、微細な配線構造を形成することが困難であった。したがって、微細な配線構造を形成することができるデュアルダマシンプロセスが求められていた。
【課題を解決するための手段】
【０００５】
本発明によれば、半導体基板上に形成された絶縁層上に、第１の被エッチング膜を形成する工程と、
前記第１の被エッチング膜上に、開口部を有する第１のマスク膜を形成する工程と、
前記第１のマスク膜上に、前記開口部を埋めるように第２の被エッチング膜を形成する工程と、
前記第２の被エッチング膜上に第２のマスク膜を形成する工程と、
前記開口部の上方に位置する前記第２のマスク膜に、配線パターンを形成する工程と、
前記第２のマスク膜をマスクとして、前記第２の被エッチング膜をエッチングすることにより、前記第１のマスク膜が底部に露出した配線パターンを形成し、前記配線パターンの底部に露出した前記第１のマスク膜をマスクとして、前記第１の被エッチング膜をエッチングすることにより、前記第１の被エッチング膜にビアパターンを形成する工程と、
前記配線パターンと前記ビアパターンとを用いて前記絶縁層を選択的にエッチングし、前記絶縁層にビアホールを形成するとともに、該ビアホールの上部に配線溝を形成する工程と、
を有することを特徴とする半導体装置の製造方法が提供される。
この半導体装置の製造方法によれば、第１および第２のマスク膜をマスクにして、第１および第２の被エッチング膜を一度のエッチング工程により除去し、配線パターンとビアパターンとを絶縁層上に同時に形成しているため、微細な配線構造を形成することができる。
【発明の効果】
【０００６】
本発明によれば、第１および第２のマスク膜をマスクにして、選択的に第１および第２の被エッチング膜を一度のエッチング工程により除去し、配線パターンとビアパターンとが絶縁層上に同時に、かつ高精度に形成されるため、微細な配線構造を有するデュアルダマシン構造を高精度に形成することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１〜３は、本発明の半導体装置の製造方法における第１の実施形態を示す概略工程断面図である。
【０００８】
図１（ａ）に示すように、図示しない半導体基板上に、下層配線１２を有する絶縁膜１０が形成されている。この絶縁膜１０上に、ＳｉＣＮ膜１４、第１の低誘電率膜１６、ＳｉＣ膜１８、第２の低誘電率膜２０およびＳｉＯ２膜２２が順に積層され、絶縁層２３が形成されている。なお、絶縁層２３は、少なくとも２層以上積層されていればよいが、本実施形態においては絶縁層２３が５層構造である例によって説明する。
【０００９】
まず、絶縁層２３上に、第１の被エッチング膜２４、および第１のマスク膜２６を形成する。第１のマスク膜２６を所定の形状となるようにパターニングして、開口部２６ａを形成する。この開口部２６ａの大きさは、ビアパターンの設計サイズよりも４０〜１００ｎｍ程度大きくなるようにパターニングする。なお、この開口部２６ａ全体をビアパターンとして用いる場合には、開口部２６ａのサイズはビアパターンのサイズと等しくてもよい。
【００１０】
第１の被エッチング膜２４としては、有機膜が用いられ、通常用いられるノボラック樹脂やアクリル樹脂などが挙げられる。第１のマスク膜２６としては、シリコン含有膜が用いられ、そのようなものとしてシリコン含有レジスト膜、有機ＳＯＧ膜、無機反射防止膜等が挙げられる。なお、有機ＳＯＧ膜や無機反射防止膜を用いる場合には、これらの層上に、開口部２６ａ形状がパターニングされたレジスト膜２６を形成し、次いで、エッチングすることにより、これらの層に開口部２６ａを形成することができる。
【００１１】
第１のマスク膜２６に開口部２６ａを形成すると、次いでこの開口部２６ａを埋め込むように第１のマスク膜２６上に第２の被エッチング膜２８を形成する。次いで、第２の被エッチング膜２８の上に、第２のマスク膜３０を形成する。第２の被エッチング膜２８は、第１の被エッチング膜２４よりも厚く塗布する。
【００１２】
第２の被エッチング膜２８としては、上述した第１の被エッチング膜２４と同様のものが用いられる。一方、第２のマスク膜３０としては、シリコン含有膜が用いられ、そのようなものとしてはシリコン含有レジスト膜、有機ＳＯＧ膜、無機反射防止膜等が挙げられる。なお、第２のマスク膜３０としてシリコン含有レジスト膜を用いる場合には、シリコン含有レジスト膜に直接パターニングして、配線パターンを形成する。また、有機ＳＯＧ膜や無機反射防止膜を用いる場合には、後述するようにレジストを用いてこれらの膜に配線パターンを形成する。
【００１３】
第２のマスク膜３０を形成すると、このマスク膜３０上に、化学増幅ポジ型レジストを塗布し、レジスト膜３２を形成する。このレジスト膜３２を所望の配線パターンに露光し、現像して設計分離幅Ｘで分離されている配線パターン３２ａ，３２ｂを形成する（図１（ｂ））。第１の実施形態においては、図１（ａ）に示すように、開口部２６ａの幅ａが、配線パターン３２ａの幅ｂよりも大きい例によって示すが、特に限定されず、幅ｂが幅ａよりも大きくてもよい。
【００１４】
続いて、所望の配線パターンが形成されたレジスト膜３２をマスクにして、第２のマスク膜３０をエッチングする。さらに、レジスト膜３２および、エッチングされた第２のマスク膜３０をマスクにして、第２の被エッチング膜２８と、第１の被エッチング膜２４とを一度のエッチング工程で除去する。エッチングは、まず第１のマスク膜２６上でストップし、配線パターン３２ａ，３２ｂが形成される。配線パターン３２ａの底部には第１のマスク膜２６の一部が露出しており、この第１のマスク膜２６の一部をマスクとして、さらに第１の被エッチング膜２４がエッチングされ、絶縁膜２３上にビアパターン３３を形成することができる。つまり、第１の被エッチング膜２４と第２の被エッチング膜２８のエッチングは、酸素を含むエッチングガスを用いており、第１のマスク膜２６はほとんどエッチングされず、ビアパターン３３は配線パターン３２ａに対して自己整合的に形成される。つまり、ビアパターン３３の幅ｃは、配線パターン３２ａの幅ｂよりも大きく形成される。また、残ったレジスト膜３２は、アッシング等により除去する（図１（ｃ））。
【００１５】
このように、第１のマスク膜２６および第２のマスク膜３０をマスクにして、選択的に第１の被エッチング膜２４および第２の被エッチング膜２８を一度のエッチング工程で除去し、配線パターン３２ａ，３２ｂと、ビアパターン３３とを絶縁層上に同時に、かつ高精度に形成することができる。したがって、微細な配線構造を有するデュアルダマシン構造を高精度に形成することができる。
【００１６】
このビアパターン３３および配線パターン３２ａ，３２ｂが形成されたマスクを用いて、後述するように順次ドライエッチングを行うことにより、配線分離間隔を保ったデュアルダマシン構造を高精度に形成することができる。
【００１７】
上述のように自己整合的にビアパターン３３を形成した後、さらにエッチングを行う。第１のマスク膜２６と、第２のマスク膜３０とをマスクにして、ビアパターン３３の底部においてエッチングストッパーであるＳｉＣ膜１８上までエッチングする。これにより、ビアパターン３３が、ＳｉＯ２膜２２と第２の低誘電率膜２０との層中に形成される。さらにこのエッチングの際に、第２のマスク膜３０および第２の被エッチング膜２８、第１のマスク膜２６および第１の被エッチング膜２４もエッチングされる（図２（ｄ））。第１の被エッチング膜２４および第２の被エッチング膜２８は厚く形成されており、エッチングが終了した際に、ＳｉＯ２膜２２上には第１の被エッチング膜２４ａが残り、第１のマスク膜２６上には第２の被エッチング膜２８ａが残るように構成されている。
【００１８】
次いで、ＳｉＯ２膜２２上に残る第１の被エッチング膜２４ａをドライエッチング技術等により除去する。一方、第１のマスク膜２６上に残る第２の被エッチング膜２８ａは、エッチングで完全に除去されずに残る。つまり、第２の被エッチング膜２８は、第１の被エッチング膜２４よりも十分厚く形成されているため、第２の被エッチング膜２８は、完全に除去されず、第１のマスク膜２６上に残るように構成されている（図２（ｅ））。
【００１９】
続いて、上記のようにして形成されたビアパターン３３の底部直下に位置する、ＳｉＣ膜１８、第１の低誘電率膜１６、およびＳｉＣＮ膜１４をエッチングし、ビアホール３５を形成する。次いで、ＳｉＣエッチングレートが十分に低くなるようなエッチング条件を用い、配線パターン３２ａ，３２ｂの直下に位置するＳｉＯ２膜２２および第２の低誘電率膜２０をエッチングし、ＳｉＣ膜１８上でエッチングをストップさせる。これにより、配線溝３４ａ，３４ｂが形成される。さらに、ＳｉＯ２膜２２上に残った第１の被エッチング膜２４等をアッシング等の技術を用いて取り除く（図２(ｆ)）。
【００２０】
次いで、配線溝３４ａ，３４ｂおよびビアホール３５内に金属材料を埋め込む。具体的には、絶縁膜の上面にバリアメタル膜を形成し、配線溝内壁およびビアホール内壁をバリアメタル膜で覆う。次いで、絶縁膜の上面に金属膜を形成し、配線溝３４ａ，３４ｂとビアホール３５とに金属膜を埋め込む。その後、ＣＭＰを行い、配線溝３４ａ，３４ｂおよびビアホール３５内に、バリアメタル膜と金属膜を残す。このような工程により、図３（ｇ）の概略断面図および図３（ｈ）の概略上面図に示すような、ビア３６および配線３７ａ，上層配線３７ｂからなるデュアルダマシン構造が形成される。
【００２１】
続いて、本発明における半導体装置の製造方法の効果を説明する。
【００２２】
本発明の半導体装置の製造方法によれば、第１および第２のマスク膜をマスクにして、第１および第２の被エッチング膜を一度のエッチング工程で除去し、配線パターンとビアパターンとを絶縁層上に同時に、かつ高精度に形成することができる。したがって、微細な配線構造を有するデュアルダマシン構造を高精度に形成することができる。
【００２３】
一方、図７に示す従来の半導体装置の製造方法においては、保護膜をエッチングし、所定の配線パターンが形成されたハードマスク１１４を形成した後に、この配線パターンを埋めるようにハードマスク１１４上にレジスト膜１１６を形成する。次いでこのレジスト膜１１６にビアパターンの形成を行っている。この従来の方法によれば、配線パターンを有するハードマスク１１４を形成する際に絶縁膜１１２までエッチングしてしまう。そのため、配線パターンの底部に位置する絶縁膜１１２の表面に、凹凸が形成されてしまう。凹凸を有する絶縁膜１１２の表面に、レジスト膜１１６を形成せざるを得ず、微細パターンの形成が困難となる。また、膜厚の薄い単層のマスクを用いて、配線パターンとビアパターンとを形成している。したがって、エッチング等に対する耐性が低く、配線溝１２２とビアホール１２０とを絶縁膜１１２に高精度に形成することができず、配線分離間隔が狭まり、配線間信頼性が低下する。
【００２４】
また、従来の半導体装置の製造方法においては、窒化膜からなるハードマスク１１４を除去する段階(図７（ｃ）から（ｄ）への工程)において、絶縁膜１１２に対しハードマスク１１４を選択的に除去することが非常に困難である。したがって、ハードマスク１１４をドライエッチング技術により除去する場合においては、絶縁膜１１２上部もエッチングされてしまい配線分離間隔が狭まり、配線間信頼性が低下する。一方、ハードマスク１１４を、例えばリン酸などを用いたウェットエッチング技術により除去する場合においては、導電層１１１をエッチングしてしまい、配線間信頼性が低下する。また、配線間信頼性が低下する傾向は、絶縁膜１１２にｌｏｗ−ｋ膜を使用した場合、さらに顕著になる。このような配線間信頼性の低下は、配線の微細化に伴いアスペクト比が増大することによって顕著になる傾向がある。
【００２５】
これに対し、本発明の半導体装置の製造方法においては、ＳｉＯ２層２２の上に第１および第２の被エッチング膜が形成されており、これらの層と、第１および第２のマスク膜とを組み合わせることにより、デュアルダマシン用のマスクパターンを一度のエッチング工程において形成することができる。したがって、配線パターンとビアパターンの形成を、別工程で行う必要がなく、微細パターンを容易に形成することができる。さらに、ビアパターンが形成された第１の被エッチング膜２４と、絶縁層２３との間、さらに配線パターンが形成された第２の被エッチング膜２８と第１の被エッチング膜２４との間には、有機膜が形成されている。つまり、マスクパターンを厚く形成することができるため、絶縁層にビアホールと配線ホールとを、厚さ方向に深くかつ同時に形成することができる。またさらに、マスクパターンが厚く形成されているため、マスクパターンのエッチング等に対する耐性が向上し、配線溝とビアホールとを絶縁層に高精度に形成することができる。
【００２６】
このように、配線溝とビアホールとを絶縁層に高精度に形成することができ、配線間距離のマージンが拡大するため、電気的に配線が短絡する危険性を回避することができ、信頼性の高いデュアルダマシン構造が実現される。さらに、配線パターンとビアパターンとを一度のエッチング工程で高精度に形成することができるため、従来に比べパターン形成位置のずれ（目ずれ）に対する許容度が大きい。したがって、フォーカスマージンを確保することができるとともに、目ずれマージンも確保することができる。またさらに、第１のマスク膜２６に形成する開口部２６ａをビアパターンよりも大きく形成することができ、ビアパターンを形成する際の露光マージンを確保することができる。このように、配線溝とビアホールとを形成する際の工程において、余裕度が大きいため、半導体素子の微細化、高集積化、高速化に対応することができ、さらに歩留まりが向上する。
【００２７】
本発明の半導体装置の製造方法においては、第１および第２の被エッチング膜を有機膜から形成することができる。したがって、これらの被エッチング膜を、エッチングやアッシングにより容易に除去することができ、パターンの形成が容易である。
【００２８】
さらに、第１および第２のマスク膜をシリコン含有膜から形成することができる。したがって、酸素を含むエッチングガスを用いることにより、有機膜からなる第１および第２の被エッチング膜を選択的にエッチングすることができる。したがって、配線パターンとビアパターンとを同時に、かつ高精度に形成することができる。
【００２９】
以下、半導体装置の製造方法における第２の実施形態を説明する。
【００３０】
図４〜６は、第２の実施形態を示す概略断面図である。
【００３１】
図４（ａ）に示すように、図示しない半導体基板上に、下層配線１２を有する絶縁膜１０が形成されている。下層配線１２上には、第１の実施形態と同様に絶縁層２３が形成されている。絶縁層２３上に第１の被エッチング膜２４、第１のマスク膜４０、有機反射防止膜４２、ポジ型レジスト膜４４を順に積層する。ポジ型レジスト膜４４を所定の形状となるようにパターニングして、開口部４４ａを形成する。この開口部４４ａの大きさは、ビアパターンの設計サイズよりも４０〜１００ｎｍ程度大きくなるようにパターニングする。なお、この開口部４４ａ全体をビアパターンとして用いる場合には、開口部４４ａのサイズはビアパターンのサイズと等しくてもよい。第１のマスク膜としては、低温成膜性の無機膜が用いられ、そのような無機膜として、ＳｉＯ２膜、ＳｉＣＮ膜、ＳｉＮ膜、ＳｉＣ膜等が挙げられる。
【００３２】
次に、ポジ型レジスト膜４４をマスクにして、開口部４４ａの直下に位置する有機反射防止膜４２、第１のマスク膜４０をエッチングする（図４（ｂ））。続いて、残ったレジスト膜４４と有機反射防止膜４２をアッシング等により除去する（図４（ｃ））。
【００３３】
次に、開口部４４ａを埋め込むように第２の被エッチング膜２８を形成する。さらに第２の被エッチング膜２８の上に第２のマスク膜４８を形成する。さらに第２のマスク膜４８上に、有機反射防止膜５０を積層する。有機反射防止膜５０上に化学増幅ポジ型レジストを塗布し、レジスト膜３２を形成する。このレジスト膜３２を所望の配線パターンに露光し、現像して設計分離幅Ｘで分離されている配線パターン３２ａ，３２ｂを形成する（図５（ｄ））。第２のマスク膜４８としては、第１のマスク膜４０と同様のものが用いられる。
【００３４】
続いて、所望の配線パターン３２ａ，３２ｂが形成されたレジスト膜３２をマスクにして、有機反射防止膜５０、第２のマスク膜４８をエッチングし、これらの膜に配線パターン３２ａ，３２ｂを形成する。次いで、エッチングされた、有機反射防止膜５０および第２のマスク膜４８をマスクにして、第１の被エッチング膜２４と第２の被エッチング膜２８とを一度のエッチング工程で除去する。第１の被エッチング膜２４と第２の被エッチング膜２８のエッチングは、酸素を含むエッチングガスを用いて行う。したがって、第２のマスク膜４８をマスクとして、第２の被エッチング膜２８をエッチングすると、エッチングは第１のマスク膜４０上でストップし、配線パターン３２ａ，３２ｂが形成される。この配線パターン３２ａの底部には第１のマスク膜４０の一部が露出しており、この第１のマスク膜４０をマスクとして、第１の被エッチング膜２４をエッチングすることにより、ＳｉＯ２膜２２上にビアパターン３３を形成することができる。つまり、第１のマスク膜４０はほとんどエッチングされず、ビアパターン３３は配線パターン３２ａに対して自己整合的に形成される。さらに、残ったレジスト膜３２および有機反射防止膜５０は、アッシング等により除去する（図５（ｅ））。
【００３５】
このように、ＳｉＯ２膜２２上にビアパターン３３と配線パターン３２ａ，３２ｂを形成すると、上述した第１の実施形態と同様の工程を行い、絶縁層２３中に配線溝３４ａ，３４ｂとビアホール３５とを形成し（図６（ｆ）〜（ｈ））、さらに配線溝３４ａ，３４ｂとビアホール３５とに金属膜を埋設する。このような工程より、図３（ｇ）の概略断面図および図３（ｈ）の概略上面図に示すような、ビア３６および配線３７ａ，上層配線３７ｂからなるデュアルダマシン構造が形成される。
【００３６】
第２の実施形態においては、第１および第２のマスク膜として、第１の実施形態で例示された有機ＳＯＧ膜やシリコン含有レジスト膜に替えて、ＣＶＤ法により形成される低温成膜性の無機膜などが使用される。これにより、有機膜（被エッチング膜）と有機ＳＯＧ膜（マスク膜）との組み合わせ、有機膜（被エッチング膜）とシリコン含有レジスト膜（マスク膜）との組み合わせなど、塗布により形成される膜同士の混ざり合い（ミキシング）を回避することができる。したがって、被エッチング膜とマスク膜の組み合わせを自由に選択することができるようになり、半導体素子の製造における選択性を広げることができる。
【００３７】
このような本発明の実施形態においては、第１のマスク膜と第２のマスク膜との組み合わせとしては、以下のものを例示することができる。
【００３８】
具体的には、順に、第１のマスク膜、第２のマスク膜として、
（１）シリコン含有レジスト膜、有機ＳＯＧ膜、
（２）シリコン含有レジスト膜、無機反射防止膜、
（３）シリコン含有レジスト膜、シリコン含有レジスト膜、
（４）シリコン含有レジスト膜、低温成膜性の無機膜、
（５）有機ＳＯＧ膜、有機ＳＯＧ膜、
（６）有機ＳＯＧ膜、無機反射防止膜、
（７）有機ＳＯＧ膜、シリコン含有レジスト膜、
（８）有機ＳＯＧ膜、低温成膜性の無機膜、
（９）無機反射防止膜、有機ＳＯＧ膜、
（１０）無機反射防止膜、無機反射防止膜、
（１１）無機反射防止膜、シリコン含有レジスト膜、
（１２）無機反射防止膜、低温成膜性の無機膜、
（１３）低温成膜性の無機膜、有機ＳＯＧ膜、
（１４）低温成膜性の無機膜、無機反射防止膜、
（１５）低温成膜性の無機膜、シリコン含有レジスト膜、
（１６）低温成膜性の無機膜、低温成膜性の無機膜、
の組み合わせを用いることができる。このような組み合わせにより、有機膜からなる第１および第２の被エッチング膜を選択的にエッチングすることができ、配線パターンとビアパターンとを高精度に形成することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００３９】
【図１】図１（ａ）〜（ｃ）は、本発明の半導体装置の製造方法における、第１の実施形態を示す概略工程断面図である。
【図２】図２（ｄ）〜（ｆ）は、第１の実施形態の概略工程断面図である。
【図３】図３（ｇ）は、デュアルダマシン構造の概略断面図であり、図３（ｈ）は、概略上面図である。
【図４】図４（ａ）〜（ｃ）は、本発明の半導体装置の製造方法における、第２の実施形態を示す概略工程断面図である。
【図５】図５（ｄ）（ｅ）は、第２の実施形態の概略工程断面図である。
【図６】図６（ｆ）〜（ｈ）は、第２の実施形態の概略工程断面図である。
【図７】図７（ａ）〜（ｄ）は、従来の製造方法を示す概略工程断面図である。
【符号の説明】
【００４０】
１０          絶縁膜
１２          下層配線
１４          ＳｉＣＮ膜
１６          第１の低誘電率膜
１８          ＳｉＣ膜
２０          第２の低誘電率膜
２２          ＳｉＯ２
２３          絶縁層
２４          第１の被エッチング膜
２６          第１のマスク膜
２６ａ        開口部
２８，２８ａ    第２の被エッチング膜
３２          レジスト膜
３２ａ，３２ｂ    配線パターン
３３          ビアパターン
３４ａ，３４ｂ  配線溝
３５          ビアホール
３６          ビア
３７ａ        配線
３７ｂ        上層配線
４０          第１のマスク膜
４２          有機反射防止膜
４４          ポジ型レジスト膜
４４ａ        開口部
４８          第２のマスク膜
５０          有機反射防止膜
１１０        基板
１１１        導電層
１１２        絶縁膜
１１４        ハードマスク
１１６        レジスト膜
１１８        ビアパターン
１２０        ビアホール
１２２        配線溝
【図１】
2006245236.tif 000003
【図２】
2006245236.tif 000004
【図３】
2006245236.tif 000005
【図４】
2006245236.tif 000006
【図５】
2006245236.tif 000007
【図６】
2006245236.tif 000008
【図７】
2006245236.tif 000009