(57)【要約】【課題】  ヒステリシス特性を簡便に回復させることができ、かつ、メモリ回路を動作させなくても強誘電体メモリ装置に保持された情報を消去することができる、強誘電体メモリ装置、半導体パッケージ装置、強誘電体キャパシタの再生方法、強誘電体メモリ装置の初期化方法、および強誘電体メモリ装置の廃却方法を提供する。【解決手段】  本発明の強誘電体メモリ装置１００は、強誘電体キャパシタ１００Ｃと、強誘電体キャパシタ１００Ｃの近傍に配置された発熱用配線２００と、を含む。【選択図】      図１
2006269611.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体キャパシタを含む強誘電体メモリ装置と、
前記強誘電体キャパシタの近傍に配置された発熱用配線と、
を含む、半導体装置。
【請求項２】
請求項１において、
前記強誘電体キャパシタおよび前記発熱用配線は、同一のチップ内に配置される、半導体装置。
【請求項３】
請求項１または２において、
前記発熱用配線は、Ｃｕ、Ａｌ、Ｎｉ、Ｃｏ、Ｔａ、Ｗ、およびＴｉＮから選択される少なくとも１種の材料からなる、半導体装置。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置を含む、半導体パッケージ装置。
【請求項５】
請求項４において、
前記発熱用配線の両端部にそれぞれ電気的に接続された第１および第２のリードをさらに含む、半導体パッケージ装置。
【請求項６】
強誘電体キャパシタを含む強誘電体メモリ装置と、前記強誘電体キャパシタの近傍に配置された発熱用配線とを含む半導体装置の前記発熱用配線を発熱させて、前記強誘電体キャパシタを加熱することにより、該強誘電体キャパシタのヒステリシス特性を回復させる工程を含む、強誘電体キャパシタの再生方法。
【請求項７】
請求項６において、
前記強誘電体キャパシタは、強誘電体膜を含み、
前記強誘電体キャパシタを、前記強誘電体膜を構成する強誘電体物質のキュリー温度以上の温度に加熱する、強誘電体キャパシタの再生方法。
【請求項８】
請求項６または７において、
前記発熱用配線の両端部をそれぞれ第１および第２のリードを介して電源に電気的に接続させ、該電源から該第１および第２のリードを介して前記発熱用配線に電力を供給することにより、該発熱用配線を発熱させる、強誘電体キャパシタの再生方法。
【請求項９】
強誘電体キャパシタを含む強誘電体メモリ装置と、前記強誘電体キャパシタの近傍に配置された発熱用配線とを含む半導体装置の前記発熱用配線を発熱させて、前記強誘電体キャパシタを加熱することにより、前記強誘電体メモリ装置を初期化する工程を含む、強誘電体メモリ装置の初期化方法。
【請求項１０】
請求項９において、
前記発熱用配線の両端部をそれぞれ第１および第２のリードを介して電源に電気的に接続させ、該電源から該第１および第２のリードを介して前記発熱用配線に電力を供給することにより、該発熱用配線を発熱させる、強誘電体メモリ装置の初期化方法。
【請求項１１】
強誘電体キャパシタを含む強誘電体メモリ装置に保持された情報を消去した後、該強誘電体メモリ装置を廃却する工程を含む、強誘電体メモリ装置の廃却方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体パッケージ装置、強誘電体キャパシタの再生方法、強誘電体メモリ装置の初期化方法、および強誘電体メモリ装置の廃却方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
【０００３】
しかしながら、強誘電体メモリ装置においては、強誘電体キャパシタへの電圧印加や高温保存によって、強誘電体キャパシタのヒステリシス特性がシフトして電圧印加方向に対して偏る、いわゆるインプリントと呼ばれる現象が発生する。このインプリントによって強誘電体メモリ装置のデータ保持特性が劣化することがあるため、強誘電体キャパシタのヒステリシス特性を回復させることが求められている。
【０００４】
一方、強誘電体メモリ装置において、強誘電体メモリ装置に保持された情報は原則として、メモリ回路を動作させないと消去することができない。このため、強誘電体メモリ装置に保持された情報を簡便に消去することが求められている。
【特許文献１】特開平５−１３７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ヒステリシス特性を簡便に回復させることができ、かつ、メモリ回路を動作させなくても強誘電体メモリ装置に保持された情報を消去することができる、半導体装置、半導体パッケージ装置、強誘電体キャパシタの再生方法、および強誘電体メモリ装置の初期化方法を提供することである。
【０００６】
また、本発明の他の目的は、メモリ回路を動作させなくても強誘電体メモリ装置に保持された情報を消去することができる、強誘電体メモリ装置の廃却方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、
強誘電体キャパシタを含む強誘電体メモリ装置と、前記強誘電体キャパシタの近傍に配置された発熱用配線と、を含む。
【０００８】
本発明の半導体装置によれば、前記強誘電体キャパシタの近傍に配置された前記発熱用配線を含むことにより、ヒステリシス特性を簡便に回復させることができる。また、メモリ回路を動作させなくても、例えば、メモリ回路以外の回路を動作させるか、あるいは外部電源から前記発熱用配線に電力を供給して発熱させることにより、前記強誘電体キャパシタを加熱することができる。これにより、前記強誘電体メモリ装置に保持された情報を消去することができる。
【０００９】
ここで、上記本発明の半導体装置において、前記強誘電体キャパシタおよび前記発熱用配線は、同一のチップ内に配置することができる。
【００１０】
ここで、上記本発明の半導体装置において、前記発熱用配線は、Ｃｕ、Ａｌ、Ｎｉ、Ｃｏ、Ｔａ、Ｗ、およびＴｉＮから選択される少なくとも１種の材料からなることができる。
【００１１】
本発明の半導体パッケージ装置は、上記本発明の半導体装置を含むことができる。この場合、上記本発明の半導体パッケージ装置は、前記発熱用配線の両端部にそれぞれ電気的に接続された第１および第２のリードをさらに含むことができる。
【００１２】
本発明の半導体パッケージ装置によれば、前記発熱用配線が前記強誘電体キャパシタの近傍に配置されることにより、ヒステリシス特性を簡便に回復させることができる。また、メモリ回路を動作させなくても、例えば、メモリ回路以外の回路を動作させるか、あるいは外部電源から前記発熱用配線に電力を供給して発熱させることにより、前記強誘電体キャパシタを加熱することができる。これにより、前記強誘電体メモリ装置に保持された情報を消去することができる。
【００１３】
本発明の強誘電体キャパシタの再生方法は、強誘電体キャパシタを含む強誘電体メモリ装置と、前記強誘電体キャパシタの近傍に配置された発熱用配線と、を含む半導体装置の前記発熱用配線を発熱させて、前記強誘電体キャパシタを加熱することにより、該強誘電体キャパシタのヒステリシス特性を回復させる工程を含む。
【００１４】
本発明の強誘電体キャパシタの再生方法によれば、前記発熱用配線を発熱させて、前記強誘電体キャパシタを加熱することにより、ヒステリシス特性を簡便に回復させることができる。
【００１５】
ここで、上記本発明の強誘電体キャパシタの再生方法において、前記強誘電体キャパシタは、強誘電体膜を含み、前記強誘電体キャパシタを、前記強誘電体膜を構成する強誘電体物質のキュリー温度以上の温度に加熱することができる。
【００１６】
ここで、上記本発明の強誘電体キャパシタの再生方法において、前記発熱用配線の両端部をそれぞれ第１および第２のリードを介して電源に電気的に接続させ、該電源から該第１および第２のリードを介して前記発熱用配線に電力を供給することにより、該発熱用配線を発熱させることができる。
【００１７】
本発明の強誘電体メモリ装置の初期化方法は、強誘電体キャパシタを含む強誘電体メモリ装置と、前記強誘電体キャパシタの近傍に配置された発熱用配線とを含む半導体装置の前記発熱用配線を発熱させて、前記強誘電体キャパシタを加熱することにより、前記強誘電体メモリ装置を初期化する工程を含む。
【００１８】
本発明の強誘電体メモリ装置の初期化方法によれば、メモリ回路を動作させなくても、例えば、メモリ回路以外の回路を動作させるか、あるいは外部電源から前記発熱用配線に電力を供給して発熱させて、前記強誘電体キャパシタを加熱することにより、該強誘電体メモリ装置に保持された情報を消去することができる。
【００１９】
上記本発明の強誘電体メモリ装置の初期化方法において、前記発熱用配線の両端部をそれぞれ第１および第２のリードを介して電源に電気的に接続させ、該電源から該第１および第２のリードを介して前記発熱用配線に電力を供給することにより、該発熱用配線を発熱させることができる。
【００２０】
本発明の強誘電体メモリ装置の廃却方法は、強強誘電体キャパシタを含む強誘電体メモリ装置に保持された情報を消去した後、該強誘電体メモリ装置を廃却する工程を含む。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
【００２２】
１．第１の実施形態
図１は、本実施形態に係る半導体装置１２０を模式的に示す断面図であり、図２のＡ−Ａ’線における断面を示す。図２は、図１に示される発熱用配線２００の一部および強誘電体キャパシタ１００Ｃを模式的に示す平面図である。すなわち、図２においては、発熱用配線２００および強誘電体キャパシタ１００Ｃのみを示す。
【００２３】
図１に示すように、半導体装置１２０は、強誘電体キャパシタ１００Ｃを含む強誘電体メモリ装置１００と、強誘電体キャパシタ１００Ｃの近傍に配置された発熱用配線２００とを含む。
【００２４】
強誘電体メモリ装置１００は、トランジスタ１２および強誘電体キャパシタ１００Ｃを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
【００２５】
強誘電体キャパシタ１００Ｃは主に、第１電極１０１と、第１電極１０２の上に形成された強誘電体膜１０２と、強誘電体膜１０２の上に形成された第２電極１０３とから構成される。また、強誘電体キャパシタ１００Ｃは、絶縁層８０に形成されたコンタクト部３４の上に形成され、第２電極１０３の上にはコンタクト部３２が配置されている。コンタクト部３４は、第２不純物領域１６の上に形成されている。
【００２６】
強誘電体膜１０２は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。Ｂは、ＺｒおよびＴｉのうちの少なくとも１つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも１つからなる。強誘電体膜１０２は、強誘電体膜として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）が挙げられる。
【００２７】
トランジスタ１０は、ゲート絶縁層１２と、ゲート絶縁層１２上に形成されたゲート導電層１３と、ソース／ドレイン領域である第１および第２不純物領域１４，１６とを含む。
【００２８】
発熱用配線２００は、強誘電体キャパシタ１００Ｃを加熱するために設けられている。すなわち、発熱用配線２００は、強誘電体キャパシタ１００Ｃを加熱するためのヒータとしての機能を有する。例えば、発熱用配線２００に電流を流して発熱用配線２００に電力を供給することにより、発熱用配線２００を発熱させて、その熱により強誘電体キャパシタ１００Ｃを加熱することができる。これにより、強誘電体キャパシタ１００Ｃのヒステリシス特性を回復させることができる。また、強誘電体メモリ装置１００の初期化を行なうことができる。
【００２９】
絶縁層８２，８４は、発熱用配線２００で発生した熱が強誘電体キャパシタ１００Ｃへと良好に伝導できるように、熱伝導性に優れた材質（例えば、ＳｉＯ２）であることがより好ましい。
【００３０】
強誘電体キャパシタ１００Ｃの加熱温度は、強誘電体膜１０２を構成する強誘電体物質のキュリー温度以上で加熱することが好ましい。例えば、強誘電体膜１０２を構成する強誘電体物質がＰＺＴである場合、強誘電体キャパシタ１００Ｃを４００℃以上に加熱することが好ましい。
【００３１】
発熱用配線２００は、上述したように、強誘電体キャパシタ１００Ｃの近傍に配置されている。本実施の形態においては、図１および図２に示されるように、発熱用配線２００が、強誘電体キャパシタ１００Ｃの上方に配置されている。より具体的には、強誘電体キャパシタ１００Ｃの上にはコンタクト部３２、絶縁層８２、および配線２０が形成され、さらにその上方には、絶縁層８４、発熱用配線２００、および絶縁層８６が順に積層されている。
【００３２】
発熱用配線２００の材質は特に限定されないが、例えば、Ｃｕ、Ａｌ、Ｎｉ、Ｃｏ、Ｔａ、Ｗ、およびＴｉＮから選択される少なくとも１種の材料からなることが好ましい。また、発熱用配線２００は、例えば、その材質に応じて、ＣＶＤ法、スパッタリング、めっきなどの公知の方法によって形成することができる。
【００３３】
本実施形態においては、図１に示されるように、強誘電体キャパシタ１００Ｃおよび発熱用配線２００を、同一のチップ内に配置させることができる。
【００３４】
発熱用配線２００の厚さｄ（図１参照）は、０．５〜２μｍであることが好ましい。また、発熱用配線２００に供給される電力は、１０〜１００Ｗであることが好ましい。
【００３５】
図２は、発熱用配線２００の一部を模式的に示す平面図である。図２に示されるように、発熱用配線２００の平面構造は、少なくとも強誘電体キャパシタ１００Ｃの平面構造全体を覆うように配置させることが好ましい。なお、発熱用配線２００の平面構造は、図２に示されるものに限定されるわけではない。
【００３６】
本発明の半導体装置１２０によれば、強誘電体キャパシタ１００Ｃの近傍に配置された発熱用配線２００を含むことにより、ヒステリシス特性を簡便に回復させることができる。また、メモリ回路を動作させなくても、例えば、メモリ回路以外の回路を動作させるか、あるいは外部電源から発熱用配線２００に電力を供給して発熱させることにより、強誘電体キャパシタ１００Ｃを加熱することができる。これにより、強誘電体メモリ装置１００に保持された情報を消去することができる。
【００３７】
２．第２の実施形態
図３は、本発明の一実施の形態の半導体パッケージ装置３００を模式的に示す平面図である。また、図４は、図３のＢ−Ｂ’における断面を模式的に示す図である。
【００３８】
本実施の形態の半導体パッケージ装置３００は、半導体装置１２２および発熱用配線２１０を含む。半導体装置１２２は樹脂６０で封止され、樹脂５２の上に発熱用配線２１０が配置されている。また、樹脂５２および発熱用配線２１０は樹脂６２で封止されている。樹脂６０，６２は、発熱用配線６２で発生した熱が半導体装置１２２に良好に伝導できるように、熱伝導性に優れた樹脂（例えば、シリカ、アルミナ、窒化ホウ素、マグネシア、窒化アルミニウム、窒化ケイ素などのフィラーを充填させたエポキシ樹脂）であることが好ましい。また、本発明の半導体パッケージ装置は、耐熱性のあるセラミックパッケージ等を用いて構成されていてもよい。
【００３９】
図３に示すように、発熱用配線２１０の両端部２１０ａ，２１０ｂはそれぞれ、第１および第２のリード４２，４４に電気的に接続されている。第１および第２のリード４２，４４を介して、発熱用配線２１０に電力を供給することができる。
【００４０】
例えば、図５に示されるように、第１および第２のリード４２，４４を電力供給装置４００に電気的に接続することができる。この電力供給装置４００は、電源４１と、配線４６と、スイッチ４５とを含むことができる。発熱用配線２１０の両端部２１０ａ，２１０ｂをそれぞれ、第１および第２のリード４２，４４を介して配線４６の端部４６ａ，４６ｂと電気的に接続させて、電源４１から発熱用配線２１０へと電力を供給することにより、発熱用配線２１０を発熱させる。これにより、半導体装置１２２内の強誘電体キャパシタを加熱することにより、前記強誘電体キャパシタのヒステリシス特性を回復させることができる。また、前記強誘電体メモリ装置の初期化を行なうことができる。
【００４１】
本実施の形態において、半導体装置１２２は、強誘電体キャパシタ（図示せず）を含む強誘電体メモリ装置（図示せず）と、前記強誘電体キャパシタの近傍に配置された発熱用配線２１０とを含む。半導体装置１２２は、複数の強誘電体メモリ装置からなるメモリセルアレイを含むことができる。すなわち、本実施の形態においては、発熱用配線２１０が強誘電体メモリ装置を含む半導体装置１２２と別途設けられている例を示している。本実施の形態において使用可能な強誘電体キャパシタおよび強誘電体メモリ装置は特に限定されないが、例えば、上述の第１の実施形態において使用された誘電体キャパシタ１００Ｃおよび強誘電体メモリ装置１００を用いることができる。
【００４２】
発熱用配線２１０の材質としては、第１の実施の形態において発熱用配線２００として例示したものを用いることができる。発熱用配線２１０の平面構造も特に限定されないが、半導体装置１２２内の強誘電体キャパシタを十分加熱することができるように、少なくとも強誘電体キャパシタの上方を覆うように発熱用配線２１０の平面構造を形成することが好ましい。また、発熱用配線２１０を発熱させるために発熱用配線２１０に供給される電力量も、第１の実施の形態において発熱用配線２００に供給される電力量として示した量を供給することができる。
【００４３】
本発明の半導体パッケージ装置３００によれば、半導体装置１２２内の強誘電体キャパシタの近傍に配置された発熱用配線２１０を含むことにより、ヒステリシス特性を簡便に回復させることができる。また、メモリ回路を動作させなくても、例えば、メモリ回路以外の回路を動作させるか、あるいは外部電源（例えば、図５の電源供給装置４００の電源４１）から発熱用配線２１０に電力を供給して発熱させて、前記強誘電体キャパシタを加熱することにより、該強誘電体メモリ装置に保持された情報を消去することができる。例えば、半導体装置１２２において、強誘電体メモリ装置以外の回路や電子部品の故障により、強誘電体メモリ装置が正常に動作しない場合、本発明の強誘電体メモリ装置の初期化方法を用いることにより、メモリ回路を動作させずに、強誘電体メモリ装置に保持された情報を消去してから半導体装置１２２を廃却することができる。また、図１の半導体装置１２０においても、上記と同様のこと（すなわち、強誘電体メモリ装置１００に保持された情報の消去や、強誘電体メモリ装置１００に保持された情報を消去した後の半導体装置１２０の廃却）が可能である。
【００４４】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施の形態の半導体装置を模式的に示す断面図であり、図２のＡ−Ａ’における断面を模式的に示す図である。
【図２】図１に示される発熱用配線の一部および強誘電体キャパシタを模式的に示す平面図である。
【図３】本発明の一実施の形態の半導体パッケージ装置を模式的に示す平面図である。
【図４】図３のＢ−Ｂ’における断面を模式的に示す図である。
【図５】本発明の一実施の形態の強誘電体キャパシタの再生方法および強誘電体メモリ装置の初期化方法を説明する図である。
【符号の説明】
【００４６】
１０  トランジスタ、  １１  半導体基板、  １２  ゲート絶縁層、  １３  ゲート導電層、  １４  第１不純物領域、  １５  サイドウォール絶縁層、  １６  第２不純物領域、  １８  素子分離領域、  ２０，２２，２４  配線、  ３０，３２，３４  コンタクト部、  ４０  リード、  ４１  電源、  ４２  リード（第１のリード）、  ４４  リード（第２のリード）、  ４５  スイッチ、  ４６  配線、  ４６ａ，４６ｂ  配線の端部、  ８０，８２，８４，８６  絶縁層、  ５０，５２  ワイヤ、  ６０，６２  樹脂、  ７０  基体、  １００，１１０  強誘電体メモリ装置、  １００Ｃ  強誘電体キャパシタ、  １０１  第１電極、  １０２  強誘電体膜、  １０３  第２電極、  １２０，１２２  半導体装置、  ２００，２１０  発熱用配線、  ２１０ａ，２１０ｂ  発熱用配線の端部、  ３００  半導体パッケージ装置、  ４００  電源供給装置
【図１】
2006269611.tif 000003
【図２】
2006269611.tif 000004
【図３】
2006269611.tif 000005
【図４】
2006269611.tif 000006
【図５】
2006269611.tif 000007