(57)【要約】【課題】  半導体集積回路の面積増加を抑えながら、クロストークノイズの影響を低減させる。【解決手段】  多層配線構造を有する半導体集積回路であって、電源供給を目的とする電源配線層１０１を信号配線層１０２，１０３の間に設け、かつ電源配線層１０１内部に、電源配線層１０１の上下の信号配線層１０２，１０３の信号を電気的に接続するための信号配線と、電源配線層１０１と信号配線が電気的に接続しないためのビアホール１４０とを備えている。これにより電源配線層がシールド効果を発揮し、信号配線が受けるクロストークノイズの影響を抑えることができる。かつ、電源配線層上に予め備えたビアホールが一般の信号配線の自由度を上げ、クロストークノイズ低減のためのチップサイズ増加を抑えることができる。【選択図】  図１
2006344639.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体集積回路であって、電源供給を目的とする電源配線層を信号配線層の間に設け、かつ前記電源配線層内部に、前記電源配線層の上下の前記信号配線層の信号を電気的に接続するための信号配線と、前記電源配線層と前記信号配線が電気的に接続しないためのビアホールとを備えていることを特徴とする半導体集積回路。
【請求項２】
スタンダードセル方式を用いた多層配線構造を有する半導体集積回路であって、スタンダードセル上の能動素子に近い方から２層の配線層を、それぞれ電源供給専用の配線層とグランド供給専用の配線層としたことを特徴とする半導体集積回路。
【請求項３】
スタンダードセル上の能動素子に近い方から３層以上の配線層を信号配線層とし、前記電源供給専用の配線層および前記グランド供給専用の配線層と分離した請求項２記載の半導体集積回路。
【請求項４】
スタンダードセル配置領域にスタンダードセルへの電源供給のためのスペースを削除した請求項２記載の半導体集積回路。
【請求項５】
前記電源供給専用の配線層とグランド供給専用の配線層間で並行平板容量を形成した請求項２記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体集積回路及び、スタンダードセル方式を用いた多層配線構造を有する半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路は、微細化が進むにつれクロストークノイズや電圧降下の問題が顕著になってくる。従来のクロストークノイズを低減させる手法は、クロストークノイズの影響を与える信号配線とクロストークノイズの影響を受ける信号配線の間隔を広げていた。
【０００３】
図５は従来の半導体集積回路での信号配線の構成を示す図である。図５において、１０１は電源配線層、１０２及び１０３は信号配線層、１２１はクロストークノイズの影響を与える信号配線、１２４はクロストークノイズの影響を受ける信号配線、１２５は電源配線をそれぞれ表す。
【０００４】
図５（ａ）のようにクロストークノイズの影響を与える信号配線１２１とクロストークノイズの影響を受ける信号配線１２４が平行に存在した場合、図５（ｂ）のように信号配線１２１と信号配線１２４との間隔を広げてクロストークノイズの影響を低減させていた。さらに、よりクロストークノイズの影響を低減させるために図５（ｃ）のように電源配線層１０１と電気的に接続された電源配線１２５を信号配線１２１と信号配線１２４との間に設けていた。
【０００５】
また、電圧降下の問題に対処する方法として、従来の一般的なスタンダードセル方式による半導体集積回路の設計手順においてスタンダードセルの配置配線の手順は次のように行っていた。
１．幹線となる電源及びグランドの配線。
２．スタンダードセル配置領域での電源及びグランドの配線。
３．スタンダードセルの配置と電源及びグランドの配線接続。
４．信号線の接続。
【０００６】
ここで考慮すべきことは後の工程で行われる電圧降下検証で問題とならないよう幹線となる電源及びグランドの配線幅と配線間隔を決定することである。また、通常、幹線となる電源及びグランド配線は上層のメタル配線、スタンダードセルに存在する電源及びグランド配線はデバイスに近い下層のメタル配線で構成されており、それらを接続する中間層の配線が信号線の配線の妨げとなるため信号線の配線密度にも考慮しなければならない。
【０００７】
信号線の接続や電圧降下検証で問題となると前述手順１の幹線となる電源及びグランドの配線工程まで戻って再度設計をやり直すことになる。従来の設計手法では多大な時間と労力を要するという問題があった。
【０００８】
この問題を解決するため、信号配線に使用するメタル配線層より上層部に電源及びグランド専用のメタル配線層を持ち、通常のスタンダードセルと前述の信号配線に使用するメタル配線層より上層の電源及びグランド専用メタル配線層に積層コンタクトで直接電源接続可能なスタンダードセルとを備えることによって多大な時間と労力を要せずに電圧降下検証の結果を改善させる手法がある（特許文献１参照）。
【特許文献１】特開２００２−２９９４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来のクロストークノイズを低減させる方法は信号配線の間隔を広げようとして増大する配線領域を確保しようと、半導体集積回路の面積が大きくなってしまっていた。
【００１０】
図５の場合、図５（ｂ）及び（ｃ）のいずれも信号配線１２１と信号配線１２４との間を広げるための配線領域が必要となり、結果として半導体集積回路の面積増大の要因となっている。
【００１１】
電圧降下については従来の設計手法では多大な時間と労力、設計やり直しのリスク、電源経路形成による信号線の配線混雑という問題があった。
【００１２】
また、特許文献１に記載した手法を用いても電圧降下解析の結果によって通常のスタンダードセルと電源及びグランド配線層に電源接続可能なスタンダードセルを置き換える作業が必要となる。また、電源及びグランド配線層とスタンダードセルの電源配線との間を接続する積層コンタクトが信号配線の妨げになる問題は残る。
【００１３】
したがって、本発明の目的は、上記問題点を解決するため、半導体集積回路の面積増加を抑えながら、クロストークノイズの影響を低減させるための電源配線層を構成することであり、また、スタンダードセル配置領域に信号線の配線に影響を与えず、かつ、電圧降下を抑制した電源及びグランド配線層を構成する半導体集積回路を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために本発明の請求項１記載の半導体集積回路は、多層配線構造を有する半導体集積回路であって、電源供給を目的とする電源配線層を信号配線層の間に設け、かつ前記電源配線層内部に、前記電源配線層の上下の前記信号配線層の信号を電気的に接続するための信号配線と、前記電源配線層と前記信号配線が電気的に接続しないためのビアホールとを備えている。
【００１５】
請求項２記載の半導体集積回路は、スタンダードセル方式を用いた多層配線構造を有する半導体集積回路であって、スタンダードセル上の能動素子に近い方から２層の配線層を、それぞれ電源供給専用の配線層とグランド供給専用の配線層とした。
【００１６】
請求項３記載の半導体集積回路は、請求項２記載の半導体集積回路において、スタンダードセル上の能動素子に近い方から３層以上の配線層を信号配線層とし、前記電源供給専用の配線層および前記グランド供給専用の配線層と分離した。
【００１７】
請求項４記載の半導体集積回路は、請求項２記載の半導体集積回路において、スタンダードセル配置領域にスタンダードセルへの電源供給のためのスペースを削除した。
【００１８】
請求項５記載の半導体集積回路は、請求項２記載の半導体集積回路において、前記電源供給専用の第１の配線層とグランド供給専用の第２の配線層間で並行平板容量を形成した。
【発明の効果】
【００１９】
本発明の請求項１記載の半導体集積回路によれば、電源供給を目的とする電源配線層を信号配線層の間に設け、かつ電源配線層内部に、電源配線層の上下の信号配線層の信号を電気的に接続するための信号配線と、電源配線層と信号配線が電気的に接続しないためのビアホールとを備えているので、電源配線層がシールド効果を発揮し、信号配線が受けるクロストークノイズの影響を抑えることができる。かつ、電源配線層上に予め備えたビアホールが一般の信号配線の自由度を上げ、クロストークノイズ低減のためのチップサイズ増加を抑えることができ、マスク修正時には電源配線層の変更を行う必要がないため修正マスクが削減できる。
【００２０】
本発明の請求項２記載の半導体集積回路によれば、スタンダードセル上の能動素子に近い方から２層の配線層を、それぞれ電源供給専用の配線層とグランド供給専用の配線層としたので、スタンダードセルを敷き詰めることにより電源及びグランド専用の配線が構築される。このため、予めスタンダードセル領域に電源及びグランド配線を形成する必要がなくなると同時に電圧降下を抑制するに十分な面積で電源及びグランド専用の配線が構築できる。
【００２１】
請求項３では、スタンダードセル上の能動素子に近い方から３層以上の配線層を信号配線層とし、電源供給専用の配線層およびグランド供給専用の配線層と分離したので、電源配線層と能動素子を接続する積層ｖｉａが減少し、電源及びグランド配線による信号線の配線領域の圧迫をなくすことができる。なお、電源配線層には予めスタンダードセル内部で能動素子から信号配線層へ接続される配線経路が設けられており、信号と電源が電気的に接続されることは無い。
【００２２】
請求項４では、スタンダードセル配置領域にスタンダードセルへの電源供給のためのスペースを削除したので、チップサイズの増加を抑えることができる。
【００２３】
請求項５では、請求項２記載の半導体集積回路において、電源供給専用の第１の配線層とグランド供給専用の第２の配線層間で並行平板容量を形成することが好ましい。隣り合う２層の配線層を電源及びグランド配線に利用することで並行平板容量が形成され、安定した電源を供給できる。
【発明を実施するための最良の形態】
【００２４】
以下本発明の実施の形態について図面を用いて説明する。なお、発明は以下の実施の形態に限定されるものではない。
（第１の実施形態）
本発明の第１の実施形態を図１に基づいて説明する。
【００２５】
図１は、本発明の第１の実施形態における多層配線構造を有する半導体集積回路の配線構造を表した図である。
【００２６】
図１に示すように、電源供給を目的とする電源配線層１０１を信号配線層１０２，１０３の間に設け、かつ電源配線層１０１内部に、電源配線層１０１の上下の信号配線層１０２，１０３の信号を電気的に接続するための信号配線と、電源配線層１０１と信号配線が電気的に接続しないためのビアホール１４０とを備えている。
【００２７】
この場合、クロストークノイズの影響を与える信号配線１２１とクロストークノイズの影響を受ける信号配線１２２が存在する一般の信号配線層１０２、同様に一般の信号配線層１０３と信号配線間１０２，１０３の間に電源配線層１０１が存在する構成をしている。図５と同じ構成要素については同じ符号を用い、説明を省略する。
【００２８】
かかる構成によれば、電源配線層１０１を一般の信号配線層１０２，１０３間に配置し、クロストークノイズの影響を受けていた信号配線１２２は電源配線層１０１を介して一般の信号配線層１０３上に信号配線１３２のように配線させることで、電源配線層１０１がシールド効果を発揮し、半導体集積回路の面積を大きくすることなくクロストークノイズの影響を低減することが可能となる。
【００２９】
また、図１において電源配線層１０１には、一定の間隔で予めｖｉａホール１４０が開口されており、ｖｉａホール１４０の中央には、配線パターン（信号配線）１１１，１１２，１１３・・・が存在する構成となっている。
【００３０】
かかる構成によれば、信号配線１２２が信号配線１２１からのクロストークノイズの影響を低減させるため、前述したように電源配線層１０１を介して一般の信号配線層１０３上の信号配線１３２のように配線を変更する際、電源配線層１０１に一定の間隔でｖｉａホール１４０を開口しておくことによって信号配線の修正が容易となり、更にマスク修正時のアルミマスクの枚数を削減することが可能となる。
（第２の実施形態）
本発明の第２の実施形態を図２および図３に基づいて説明する。
【００３１】
図２（ａ）は本発明の実施形態におけるスタンダードセルの平面図、（ｂ）は従来のスタンダードセルの平面図、図３（ａ）は図２（ａ）の境界線１５から矢印の方向に向かった断面図、（ｂ）は第１メタル配線層の平面図、（ｃ）は第２メタル配線層の平面図である。
【００３２】
図２および図３において、１１はスタンダードセルの回路素子、２１はスタンダードセルの回路素子１１の上に覆い被さっている第１メタル配線層、３１は第１メタル配線層２１の上に覆い被さっている第２メタル配線層である。また、１２はコンタクト、１３はスタンダードセル内部を配線するメタル配線層、１４は入出力端子、２２は電源配線層除外領域、４２は第３メタル配線層である。５１は従来の一般的なスタンダードセルの回路素子、５２及び５３は電源配線とグランド配線をそれぞれ表す。
【００３３】
このように、スタンダードセル上の能動素子に近い方から２層の配線層を、それぞれ電源供給専用の配線層２１とグランド供給専用の配線層３１とした。また、スタンダードセル上の能動素子に近い方から３層以上の配線層を信号配線層４２とし、電源供給専用の配線層２１およびグランド供給専用の配線層３１と分離した。
【００３４】
かかる構成によればスタンダードセル内部のメタル配線層や入出力端子に触れることなく電源及びグランド専用のメタル配線を形成することができる。また、電源配線層と能動素子を接続する積層ｖｉａが減少し、電源及びグランド配線による信号線の配線領域の圧迫をなくすことができる。さらに、第1メタル配線層２１、第２メタル配線３１は十分な面積を持つため配線抵抗が小さく、電源及びグランド配線に用いることで電圧降下を抑えることができる。また、従来の一般的なスタンダードセルで必要な電源配線５２、グランド配線５３を必要としないため、スタンダードセル自体を小さくすることができる。さらに、スタンダードセルを敷き詰めることで第１メタル配線層２１と第２メタル配線層３１との間に並行平板容量が形成され、安定した電源を供給できる。
【００３５】
ここで、図２（ａ）および図３は本発明の実施形態によるスタンダードセルの代表例として示している。メタル配線層２１及び３１は必ずしも図に示した形状にする必要は無く、本発明の実施形態によるスタンダードセルを敷き詰めて配置したときにメタル配線層２１及び３１が隣り合うスタンダードセルのメタル配線層２１及び３１と電気的に繋がることを特徴とする。
（第３の実施形態）
本発明の第３の実施形態を図４に基づいて説明する。
【００３６】
図４（ａ）は本発明の実施形態のスタンダードセル方式による半導体集積回路設計の配置配線から電源検証までの設計工程図、（ｂ）は一般的なスタンダードセルを用いたときの設計工程図を表している。
【００３７】
本実施形態の設計工程において用いるスタンダードセルの構成は第２の実施形態と同様である。一般的なスタンダードセルを用いた設計工程では工程中のＤ´の作業が必要となる。Ｄ´の作業内容としては以下のものが挙げられる。
スタンダードセル配置領域の消費電力、電流量を見積もり、電源幅を決定。
スタンダードセル配置領域の消費電力、電流量を見積もり、配線間隔を決定。
スタンダードセル配置領域の電源配線の実施。
【００３８】
これらの作業はいずれも多大な時間と労力を要し、スタンダードセル配置領域の消費電力、電流量の見積もり誤差は電圧降下検証で問題になる要因となる。
【００３９】
本発明の実施形態におけるスタンダードセルを用いた半導体集積回路設計の工程ではＤ´の作業を必要としない。すなわち、ハードマクロ配置、チップリング電源構築とハードマクロへの電源配線構築、スタンダードセル配置、信号線配置、電圧降下検証の順に行う。さらに第２の実施形態で記したように電源及びグランドの電圧降下を抑えることができるため、スタンダードセル配置領域が電圧降下検証で改善すべき対象にならない。
【産業上の利用可能性】
【００４０】
本発明にかかる半導体集積回路は、半導体集積回路の面積増加を抑制しつつクロストーク改善の効果を得られるだけでなく、配線修正に要する工数の削減、及びマスク修正におけるコストの削減として有効である。
【００４１】
本発明の電源配線層の構成は、機能ブロックと機能ブロック間だけでなく、機能ブロックと論理セル領域間、Ｉ／Ｏセル領域と機能ブロック間、及びＩ／Ｏセル領域と論理セル領域間にも活用できる。
【００４２】
スタンダードセル方式を用いた半導体集積回路においては本発明におけるスタンダードセルを用いることで、スタンダードセル配置領域の電源及びグランドの配線形成の必要が無く、かつ、スタンダードセル配置領域の電圧降下を抑制することができるためスタンダードセル方式における半導体集積回路設計において有効である。
【００４３】
また、スタンダードセル上に形成した電源及びグランド専用のメタル配線層が並行平板容量の形成となり、電源及びグランドの安定した供給にも応用できる。
【００４４】
さらに、一般的なスタンダードセルが持つ隣り合うスタンダードセル同士を電気的に接続するための電源及びグランド配線を必要とせず、複数の電源電圧を供給源とするスタンダードセルを混在して配置させることが可能なためスタンダードセル領域を小さくすることができ、しいては半導体集積回路の小面積化に有効である。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態における多層配線構造を有する半導体集積回路の配線構造を表した図である。
【図２】（ａ）は本発明の実施形態におけるスタンダードセルの平面図、（ｂ）は従来のスタンダードセルの平面図である。
【図３】（ａ）は図２（ａ）の境界線１５から矢印の方向に向かった断面図、（ｂ）は第１メタル配線層の平面図、（ｃ）は第２メタル配線層の平面図である。
【図４】（ａ）は本発明の実施形態のスタンダードセル方式による半導体集積回路設計の配置配線から電源検証までの設計工程図、（ｂ）は従来の一般的なスタンダードセルを用いたときの設計工程図である。
【図５】従来技術によるクロストークノイズ回避手法を示す図である。
【符号の説明】
【００４６】
１０１  電源配線層
１０２  一般の信号配線層
１０３  一般の信号配線層
１１１，１１２，１１３，１１４，１１５  電源配線層と同層の配線パターン
１２１，１２２，１２３，１２４，１３１，１３２  信号配線
１２５  電源配線
１１  スタンダードセルの回路素子
１２  デバイスと第１メタル配線層を電気的に接合するためのｖｉａ
１３  スタンダードセル内のメタル配線層
１４  入出力端子
１５  境界線
２１  第１メタル配線層
２２  電源配線層除外領域
３１  第２メタル配線層
４２  第３メタル配線層
５１  従来における一般的なスタンダードセルの回路素子
５２  電源配線
５３  グランド配線
【図１】
2006344639.tif 000003
【図２】
2006344639.tif 000004
【図３】
2006344639.tif 000005
【図４】
2006344639.tif 000006
【図５】
2006344639.tif 000007