(57)【要約】【課題】ゲート領域でのｐ層不純物のばらつきを抑制すると共に、良好なｐｎ接合特性を得る接合ゲート型電界効果トランジスタの製造方法を提供する。【解決手段】ＧａＡｓ基板１上に形成されるゲート電極と接続するｎ＋−ＡｌＧａＡｓ層５の表面に、スパッタリング法によりＺｎＯ薄膜７を堆積する工程と、急熱および急冷の熱処理を行い不純物拡散を行ってｐ型ゲート領域層８を形成する工程と、酒石酸などによるウエットエッチングによって前記ＺｎＯ薄膜７を除去する工程と、前記ｐ型ゲート領域層８を露出してゲート電極９を前記ｐ型ゲート領域層８に接続する工程とを含む製造方法により接合ゲート型電界効果トランジスタを製造する。【選択図】図１
2006344763.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成する不純物領域の表面に対してゲート電極を接続し、該ゲート電極が接続する半導体領域の表面部分にｐ型不純物領域を具備する接合ゲート型電界効果トランジスタの製造方法であって、
前記ゲート電極が接続する前記半導体領域の表面にＺｎＯ薄膜を堆積する工程と、固相拡散により前記ｐ型不純物領域を形成する工程と、前記ＺｎＯ薄膜を除去する工程と、前記不純物領域を露出してゲート金属を接続する工程とを有することを特徴とする接合ゲート型電界効果トランジスタの製造方法。
【請求項２】
前記ＺｎＯ薄膜が燐を含有することを特徴とする請求項１記載の接合ゲート型電界効果トランジスタの製造方法。
【請求項３】
前記ＺｎＯ薄膜から前記半導体領域へのｐ型不純物領域としてのＺｎの固相拡散を、６００℃〜８００℃の加熱温度、および１５秒〜１２０秒の加熱時間の急速・急冷の熱処理を施して行うことを特徴とする請求項１記載の接合ゲート型電界効果トランジスタの製造方法。
【請求項４】
前記ＺｎＯ薄膜を除去する工程において、酒石酸によるウエットエッチングを行うことを特徴とする請求項１記載の接合ゲート型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接合ゲート型電界効果トランジスタの製造方法に関するものであり、特に、固相拡散法によるｐ型ゲート領域層の形成方法に関するものである。
【背景技術】
【０００２】
ＧａＡｓに代表される化合物半導体を使用する電界効果トランジスタは、移動体通信の携帯端末用半導体デバイスとして広く実用化されている。ゲート電極の接合部にｐｎ接合を形成する接合ゲート型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ ＦＥＴ：ＪＦＥＴ）は、ｐｎ接合の空乏層を制御することによって、電流制御を行う電界効果トランジスタであり、ショットキー接合型の電界効果トランジスタに比較して、優れた素子性能を提供することができるため、現在では、携帯電話の高周波デバイスとして一般化している。
【０００３】
接合ゲート型電界効果トランジスタのゲート電極接合部にｐ型領域を形成する方法としては、例えばＺｎ（Ｃ２Ｈ５）２などのｐ型不純物であるＺｎを含むガスを気相拡散源として使用する気相拡散法、あるいはＺｎ薄膜を使用する固相拡散法によるｐ型領域の形成法がある。
【０００４】
接合ゲート型電界効果トランジスタの製造方法として、例えば特許文献１には、Ｐｔのゲート電極にＺｎを添加することにより、合金過程と同時にショットキー接合面からｎ型ＧａＡｓ中にＺｎを拡散して、良好なｐｎ接合特性を得る手法が記載されており、簡易な工程で再現性よく接合ゲート型電界効果トランジスタを製造する方法が開示されている。
【０００５】
図２に、固相拡散によるｐ型領域を形成する方法の一例として、従来の技術による接合ゲート電界効果トランジスタの製造方法を示す。
【０００６】
図２（ａ）には、ＧａＡｓ基板上１上にｎ型チャネル領域層１２を積層した簡略化した場合のエピ構造図を示しており、Ｚｎが添加されたＰｔなどの金属を使用してゲート電極１０を形成する。そして、図２（ｂ）に示すように、Ｚｎが添加されたゲート電極１０とｎ型チャネル領域層１２間において、熱処理による固相拡散を行うことにより、ｐ型ゲート領域層８を形成する。なお、図２中の１１はｎ＋−ＧａＡｓキャップ層を示す。
【特許文献１】特開昭５８−１４３５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、前記従来技術の方法では、ゲート電極にＺｎを添加して、ショットキー接合面およびｐ型ゲート領域を同時に合金過程で形成するために、均一性よく良好なｐｎ接合特性を得ると同時に、均一性の良い所望のｐ型ゲート領域を形成することが困難である。
【０００８】
また、浅く高濃度な不純物プロファイルを得ることが難しく、高歩留の接合ゲート型電界効果トランジスタを提供することが困難であった。
【０００９】
本発明の目的は、前記従来の課題を解決するものであり、容易なプロセスにより、ゲート領域での不純物のばらつきを抑制することができ、良好なｐｎ接合特性が得られる接合ゲート型電界効果トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
前記目的を達成するため、本発明は、化合物半導体基板上に形成するゲート電極と接続する半導体層の表面に、スパッタ法などによりＺｎＯ薄膜を堆積する工程と、固相拡散を行ってｐ型ゲート領域層を形成する工程と、酒石酸などにより前記ＺｎＯ薄膜を除去する工程と、前記ｐ型ゲート領域層を露出してゲート金属を該ｐ型ゲート領域層に接続する工程とを含む製造方法により接合ゲート型電界効果トランジスタを製造することを特徴とする。
【発明の効果】
【００１１】
本発明に係る接合ゲート型電界効果トランジスタの製造方法によれば、従来の固相拡散法の場合よりも、高均一な閾値電圧特性を実現することができ、また、従来のようにゲート電極に不純物を添加して固相拡散する場合に比べて、ｐ型ゲート層の高均一化と共に、ｐｎ接合の高均一化の両立が容易であるなど、高性能で歩留りの高い接合ゲート型電界効果トランジスタを提供することが実現する。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図１を参照しながら具体的に説明する。
【００１３】
図１（ａ）〜（ｅ）は本発明の実施形態における半導体装置の製造工程の一例を示す断面図である。
【００１４】
図１（ａ）において、本実施形態における半導体製造装置のエピ構造の簡略断面を示しており、ＧａＡｓ基板上１に、ｉ−ＧａＡｓおよびｉ−ＡｌＧａＡｓの積層構造で構成されたバッファ層２、ｉ−ＩｎＧａＡｓ層３、ｉ−ＡｌＧａＡｓ層４、ｎ＋−ＡｌＧａＡｓ層５、およびｎ＋−ＧａＡｓキャップ層１１を積層したエピ基板を使用した例である。
【００１５】
また、図１（ａ）においては、ゲート電極を形成するマスクとして使用する絶縁膜（例えば窒化珪素，酸化珪素など）６を、プラズマＣＶＤ法などにより堆積した後に、レジスト（図示せず）をマスクとして、ＣＨＦ３ガスあるいはＳＦ６ガスなどのプラズマを使用した高周波誘導結合型プラズマエッチング法などのドライエッチングによって、ゲート電極が接触するｎ＋−ＡｌＧａＡｓ層５上の絶縁膜６を、所望のゲート長を得る幅を確保して開口した後に、マスクに使用したレジストパターンを除去した状態を示している。
【００１６】
図１（ｂ）に示す状態は、絶縁膜６およびゲート開口部上に所望の膜厚のＺｎＯ薄膜７をスパッタリング法により薄膜形成した状態である。
【００１７】
ＺｎＯ薄膜７は均一性の高いスパッタリング法により全面薄膜形成されており、６インチＧａＡｓ基板のような大面積化合物基板においても、高均一に形成することが可能である。所望のゲート長を得る幅を確保して開口したゲート開口部においても等質なＺｎＯ薄膜７が堆積される。
【００１８】
また、基板を熱処理して不純物拡散を行うに際して、ｎ＋−ＡｌＧａＡｓ層５からの砒素の解離を防止することを目的として、ＺｎＯ薄膜７には燐を添加してもよい。
【００１９】
図１（ｃ）に示す状態は、ＺｎＯ薄膜７中のＺｎをＰ型不純物として用いて、例えば６００℃，１５秒間のランプアニールなどによる急熱および急冷の熱処理を行い、Ｚｎ固相拡散を行うことにより、ｐ型ゲート領域層８を形成した状態である。
【００２０】
高均一なＺｎＯ薄膜７を固相拡散源として使用することにより、６インチのような大面積化合物基板においても、浅く高濃度のｐ型ゲート領域層を高均一に形成することができ、ＦＥＴの閾値電圧の高均一な特性を実現することができる。Ｚｎ固相拡散の熱処理条件としては、温度が６００℃〜８００℃、時間は１５秒〜１２０秒が適当である。
【００２１】
図１（ｄ）に示す状態は、ウエットエッチング法によってＺｎＯ薄膜７を基板全面から除去し、ｐ型ゲート領域層８を露出させた状態を示す。ウエットエッチングとしては、例えば酒石酸を使用することにより、ｎ＋−ＡｌＧａＡｓ層５および絶縁膜６に影響を与えることなく、固相拡散源であるＺｎＯ薄膜７を完全に除去することが可能である。不要となるＺｎＯ薄膜７を除去することにより、ｎ＋−ＡｌＧａＡｓ層５の表面に形成したｐ型ゲート領域層８の半導体製造工程における安定性が向上する。これはゲート電極金属中に拡散源であるＺｎを添加するような従来例に比べて、プロセス制御の飛躍的な向上が可能であるといえる。
【００２２】
図１（ｅ）にはゲート開口部にゲート電極９を形成した状態を示す。全面にＷＳｉあるいはＴｉ／Ｐｔ／Ａｕなどのゲート金属を、スパッタリング法あるいは蒸着法などで堆積する。前記のように酒石酸を使用することにより、固相拡散源であるＺｎＯ薄膜７を完全に除去したｎ＋−ＡｌＧａＡｓ層５に対してゲート金属が接続することによって、良好なゲートを形成することが可能である。
【００２３】
そして、ゲート開口部を中心として所望のゲート電極上部幅を得るべく、レジストパターンニング（図示せず）を行って、高周波誘導結合型プラズマエッチングなどのドライエッチ法、あるいはイオンミリングなどの手法によりゲート電極９を形成する。マスクに用いた不要なレジスト（図示せず）は、酸素アッシングなどの手法により除去することにより、図１（ｅ）に示す断面形状を得る。ゲート電極９の両側に配置されたｎ＋−ＧａＡｓキャップ層１１に対しては、Ａｕ／Ｇｅ／Ｎｉなどのオーミック金属とのシンター処理によりオーミック電極（図示せず）を形成する。
【００２４】
以上の製造方法の工程を経て、本実施形態の接合ゲート型電界効果トランジスタが完成する。
【産業上の利用可能性】
【００２５】
本発明は、ｎ＋−ＡｌＧａＡｓ層にＺｎ拡散する場合だけでなく、ドーピングが低いｎ−およびノンドープＡｌＧａＡｓ層，ＧａＡｓ層，ＩｎＧａＰ層においても適用でき、また、ＧａＡｌＡｓ／ＩｎＧａＡｓ系の電界効果トランジスタ（ＦＥＴ）、およびＧａＩｎＰ系ＦＥＴ，ＩｎＰ系ＦＥＴにも応用できる。
【図面の簡単な説明】
【００２６】
【図１】（ａ）〜（ｅ）は本発明の実施形態における半導体装置の製造工程の一例を示す断面図
【図２】（ａ），（ｂ）は従来の半導体装置の製造工程の一例を示す断面図
【符号の説明】
【００２７】
１  ＧａＡｓ基板
２  バッファ層
３  ｉ−ＩｎＧａＡｓ層
４  ｉ−ＡｌＧａＡｓ層
５  ｎ＋−ＡｌＧａＡｓ層
６  絶縁膜
７  ＺｎＯ薄膜
８  ｐ型ゲート領域層
９  ゲート電極
１１  ｎ＋−ＧａＡｓキャップ層
【図１】
2006344763.tif 000003
【図２】
2006344763.tif 000004