(57)【要約】【課題】  配線層のファインピッチ化に容易に対応できると共に、信頼性の高い配線層を備えたＣＯＦパッケージに適用できるフレキシブル回路基板を提供する。【解決手段】  フレキシブル基板１０の上にインナーリード１２ａとアウターリード１２ｂを含む配線層１２が形成され、さらに、インナーリード１２ａの上に半導体チップ３０が接続されるインナーリード補強電極１６ａが形成され、アウターリードの上にアウターリード補強電極１６ｃが形成され、インナーリード１２ａとアウターリード１２ｂとの間の配線層１２の上に配線補強部１６ｂが形成されている。インナーリード１２ａとアウターリード１２ｂとの間の配線補強部１６ｂが設けられた部分を折り曲げて電子機器に実装される。【選択図】  図１１
2006269605.tif 000002
【特許請求の範囲】
【請求項１】
フレキシブル基板と、
前記フレキシブル基板の上に形成され、インナーリードとアウターリードを含む配線層と、
前記インナーリードの上に形成されたインナーリード補強電極と、
前記アウターリードの上に形成されたアウターリード補強電極と、
前記前記インナーリードとアウターリードとの間の前記配線層の上に形成された配線補強部と、
前記インナーリード及びアウターリードが露出するように前記配線層を被覆するカバーコート層とを有し、
前記インナーリードと前記アウターリードとの間の配線補強部が設けられた部分を折り曲げて電子機器に実装されることを特徴とするフレキシブル回路基板。
【請求項２】
前記インナーリード補強電極に半導体チップが接続され、前記アウターリード補強電極が前記電子機器の接続端子に接続されることを特徴とする請求項１に記載のフレキシブル回路基板。
【請求項３】
前記配線層の膜厚は１〜５μｍであり、前記配線層はライン：スペースが２０：２０μｍ以下で形成されていることを特徴とする請求項１又は２に記載のフレキシブル回路基板。
【請求項４】
前記フレキシブル基板はポリイミドテープからなり、前記配線層、前記補強電極及び前記配線補強部は銅からなることを特徴とする請求項１又は２に記載のフレキシブル回路基板。
【請求項５】
フレキシブル基板と、該フレキシブル基板の上に形成された、インナーリード及びアウターリードを含む配線層とを備え、前記インナーリードと前記アウターリードとの間の部分を折り曲げて電子機器に実装するフレキシブル回路基板の製造方法であって、
片面に金属層が形成された前記フレキシブル基板を用意し、前記金属層をパターニングすることにより、前記インナーリード及び前記アウターリードを含む前記配線層を形成する工程と、
前記配線層の前記インナーリードの部分、前記配線層の折り曲げ部を含む部分、及びアウターリードの部分に開口部がそれぞれ設けられたレジスト膜を形成する工程と、
前記開口部に露出する前記配線層の部分に金属めっき層を形成することにより、前記インナーリードの部分に形成されるインナーリード補強電極、前記配線層の折り曲げ部に形成される配線補強部、及び前記アウターリードの部分に形成されるアウターリード補強電極を得る工程と、
前記レジスト膜を除去する工程とを有することを特徴とするフレキシブル回路基板の製造方法。
【請求項６】
前記レジスト膜を除去する工程の後に、
前記インナーリード及びアウターリードが露出するように、前記配線層を被覆するカバーコート層を形成する工程をさらに有することを特徴とする請求項５に記載のフレキシブル回路基板の製造方法。
【請求項７】
前記レジスト膜を形成する工程において、前記レジストの開口部を複数の前記配線層ごとに独立して形成することを特徴とする請求項５又は６に記載のフレキシブル回路基板の製造方法。
【請求項８】
前記フレキシブル基板上に形成された前記金属層の膜厚は１〜５μｍであり、前記配線層はライン：スペースが２０：２０μｍ以下で形成されることを特徴とする請求項５又は６に記載のフレキシブル回路基板の製造方法。
【請求項９】
前記フレキシブル基板はポリイミドテープからなり、前記金属層及び前記金属めっき層は銅からなることを特徴とする請求項５又は６に記載のフレキシブル回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフレキシブル回路基板及びその製造方法に係り、さらに詳しくは、ＣＯＦ（Chip on Film）タイプのパッケージに適用できるフレキシブル回路基板及びその製造方法に関する。
【背景技術】
【０００２】
近年、液晶装置のドライバＩＣの実装などでは、配線のファインピッチに対応しやすく、折り曲げ性に優れるＣＯＦ（Chip On Film）方式がＴＡＢ（Tape Auto Bonding）方式の代替として採用されつつある。
【０００３】
従来のＣＯＦパッケージの製造方法は、図１に示すように、まず、膜厚が８〜１２μｍの銅層付きのポリイミドテープ１００の銅層をフォトリソグラフィによってパターニングすることにより、インナーリード１０２ａ及びアウターリード１０２ｂを含む配線層１０２を形成する。その後に、インナーリード１０２ａ及びアウターリード１０２ｂが露出するように、カバーコート層１０４を配線層１０２上に形成する。
【０００４】
次いで、図２に示すように、半導体チップが接続されるインナーリード１０２の部分が露出するように連続したスリット状の開口部１０６ａが設けられたレジスト膜１０６を形成する。続いて、図３に示すように、レジスト膜１０６の開口部１０６ａ内に露出するインナーリード１０２ａの部分にＣｕめっきを施すことによりバンプ１０８を形成する。続いて、レジスト膜１０６を除去した後に、カバーコート層１０４から露出するバンプ１０８及び配線層１０２にＮｉ／Ａｕめっきを施す。これにより、図４に示すように、半導体チップに接続するためのバンプ１０８をインナーリード１０２ａに備えたＣＯＦタイプのフレキシブル回路基板が得られる。
【特許文献１】特開２００３−１４２５３５号公報
【特許文献２】特開２００４−３２７９３６号公報
【特許文献３】特開２００４−３２８００１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、配線層のさらなるファインピッチ化が要求されており、一般的な銅層付のポリイミドテープを使用する場合、銅層の膜厚が比較的厚い（８〜１２μｍ）ので、配線層のファインピッチ化に容易に対応できないといった問題がある。
【０００６】
この対策として、ファインピッチパターンを形成可能な膜厚まで銅層全体をハーフエッチングして薄膜化した後に、パターニングする方法が考えられるが、配線層の膜厚が薄くなるのでＣＯＦパッケージを実装する際に配線層の信頼性が低下するおそれがある。特に、電子機器の接続端子に接続されるアウターリード部やＣＯＦパッケージを折り曲げて実装する際の配線層の折り曲げ部の断線による信頼性の低下が懸念される。
【０００７】
本発明は以上の課題を鑑みて創作されたものであり、配線層のファインピッチ化に容易に対応できると共に、信頼性の高い配線層を備えたＣＯＦパッケージに適用できるフレキシブル回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明はフレキジブル回路基板に係り、フレキシブル基板と、前記フレキシブル基板の上に形成され、インナーリードとアウターリードを含む配線層と、前記インナーリードの上に形成されたインナーリード補強電極と、前記アウターリードの上に形成されたアウターリード補強電極と、前記前記インナーリードとアウターリードとの間の配線層の上に形成された配線補強部と、前記インナーリード及びアウターリードが露出するように前記配線層を被覆するカバーコート層とを有し、前記インナーリードと前記アウターリードとの間の配線補強部が設けられた部分を折り曲げて電子機器に実装されることを特徴とする。
【０００９】
本発明のフレキシブル回路基板を製造するには、まず、所望の配線ピッチの配線層を形成できる薄膜（例えば１〜５μｍ）の金属層が片面に形成されたフレキシブル基板（ポリイミドテープなど）が用意され、金属層がフォトリソグラフィによってパターニングされて配線層が形成される。その後に、薄膜の配線層を補強する部分を画定するための開口部が各配線層上に独立して設けられたレジスト膜が形成される。さらに、レジスト膜の開口部に金属めっき層が選択的に形成された後に、レジスト膜が除去される。
【００１０】
これにより、各配線層のインナーリードに半導体チップが接続されるバンプとして機能するインナーリード補強電極が形成され、また各配線層の中央部に配線補強部が形成され、さらに各アウターリードに外部接続端子として機能するアウターリード補強電極が形成される。
【００１１】
本発明のフレキシブル回路基板では、主要な配線層を薄膜で形成することによって配線層のファインピッチ化（ライン：スペース＝２０：２０μｍ以下）を可能にし、信頼性が懸念される配線層の部分に金属めっき層を積層して補強することによって信頼性を確保するようにしている。
【００１２】
配線層は薄膜であるものの、インナーリードにはインナーリード補強電極が形成されているので、半導体チップがインナーリードに信頼性よく電気接続される。また、アウターリードにはアウターリード補強部が設けられているので、アウターリードが電子機器の接続端子に信頼性よく電気接続される。
【００１３】
しかも、フレキシブル回路基板をインナーリードとアウターリードの間の部分で折り曲げて実装する場合であっても、配線層の折り曲げ部には配線補強部が設けられているので、配線層が断線するなどの不具合が発生することはなく、配線層の信頼性を確保することができる。
【００１４】
なお、特許文献１〜３には、フィルム基材上に配線を形成した後に、配線上に開口部が設けられたレジスト膜を形成し、その開口部内にめっき層を形成して接続用の突起電極を形成することが記載されている。しかしながら、特許文献１〜３では、配線層のファインピッチ化を可能にし、かつフィルム基材を折り曲げて実装する際の信頼性を確保するために折り曲げ部の配線部を補強することは関しては何ら考慮されておらず、本発明の構成を示唆するものではない。
【発明の効果】
【００１５】
以上説明したように、本発明のフレキシブル回路基板では、所望のファインピッチの配線層を容易に形成できると共に、折り曲げ実装を行う際にも配線層の高い信頼性が得られる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１７】
（第１の実施の形態）
図５〜図９は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す図、図１０及び図１１は本発明の第１実施形態に係るフレキシブル回路基板に半導体チップが実装された様子を示す図である。本発明の第１実施形態のフレキシブル回路基板の製造方法は、図５（ａ）に示すように、まず、銅（Ｃｕ）などからなる金属層１１が片面に形成されたポリイミドテープ１０（フレキシブル基板）を用意する。金属層１１としては、所望の配線ピッチの配線層（配線パターン）を形成できるように、膜厚が１〜５μｍ（好適には２〜３μｍ）の薄膜金属層が使用される。
【００１８】
そのような金属層１１付きのポリイミドテープ１０を得る方法としては、銅箔上にポリイミドのワニスを塗布して硬化させた後に、銅箔にハーフエッチングを施すことにより、膜厚が１〜５μｍの薄膜金属層を得る方法がある。あるいは、ポリイミドテープ上に銅をスパッタした後に、そのスパッタ膜を給電層にして電解銅めっきを施すことにより、膜厚が１〜５μｍの薄膜金属層を得るようにしてもよい。
【００１９】
その後に、図５（ｂ）に示すように、フォトリソグラフィ及びエッチングにより金属層１１をパターニングして配線層（配線パターン）１２を形成する。このとき、金属層１１の膜厚がファインピッチの配線パターンを形成できる程度に薄膜化されているので、微細な配線層１２（ライン：スペース＝２０：２０μｍ以下）を容易に形成することができる。配線層１２は、半導体チップが接続されるインナーリード１２ａと電子機器の接続端子に接続されるアウターリード１２ｂとを含んで形成される。
【００２０】
本実施形態の特徴の一つは、薄膜の金属層１１を使用して微細な配線層１２を形成し、信頼性が懸念される配線層１２の部分に金属層をさらに積層して補強することにある。すなわち、図６に示すように、配線層１２を補強する部分に第１〜第３開口部１４ａ〜１４ｃ（図６の平面図の塗りつぶし部）が設けられたレジスト膜１４を形成する。レジスト膜１４の第１開口部１４ａはインナーリード１２ａの接続部に形成され、第２開口部１４ｂは配線層１２の中央の補強部分に形成され、さらに第３開口部１４ｃはアウターリード１２ｂの接続部に形成される。
【００２１】
本実施形態では、レジスト膜１４を形成する際に、下地の配線層１２の膜厚が薄く段差が小さいことから、比較的薄膜のレジスト膜１４であっても配線層１２の肩部が露出することなく全体を十分に被覆し、かつフォトリソグラフィの十分な焦点深度が得られるので、微細な開口部１４ａ〜１４ｃを高精度で配線層１２に位置合わせして形成することができる。つまり、本実施形態では、従来技術と違って、各配線層１２上にその幅と同等又はそれよりも小さい開口部がそれぞれ独立して設けられたレジスト膜１４を容易にパターニングすることができる。レジスト膜１４としては、感光性の液状レジストを塗布して形成してもよいし、感光性のドライフィルムレジストをラミネートして形成してもよい。
【００２２】
次いで、図７に示すように、配線層１２をめっき給電層に利用する電解めっきによりレジスト膜１４の第１〜第３開口部１４ａ〜１４ｃに露出する配線層１２の各部分に膜厚が９μｍ程度のＣｕなどからなる金属めっき層１５を形成する（図７の平面図の塗りつぶし部）。なお、図７には特に示されていないが、各配線層１２は共通のめっき給電部に接続されており、後にめっき給電部が切断されて個々の配線層１２となる。その後に、レジスト膜１４が除去される。
【００２３】
これにより、図８に示すように、各配線層１２のインナーリード１２ａにはバンプとして機能するインナーリード補強電極１６ａが形成され、また各配線層１２の中央部には配線補強部１６ｂが形成され、さらに各アウターリード１２ｂには外部接続端子として機能するアウターリード補強電極１６ｃが形成される。
【００２４】
続いて、図９に示すように、インナーリード１２ａ及びアウターリード１２ｂが露出するように各配線層１２の配線補強部１６ｂを含む中央部を被覆するカバーコート層１８をソルダレジストにより形成する。その後に、カバーコート層１８から露出するインナーリード１２ａ及びアウターリード１２ｂ（各補強電極１６ａ、１６ｃを含む）にＮｉ／Ａｕめっきを施す。
【００２５】
これにより、本実施形態のフレキシブル回路基板１が得られる。
【００２６】
以上説明したように、本実施形態のフレキシブル回路基板の製造方法では、まず、ファインピッチの配線層を形成できる程度の薄膜の金属層１１が片面に形成されたポリイミドテープ１０が用意され、金属層１１がフォトリソグラフィによってパターニングされて配線層１２が形成される。本実施形態では、薄膜の金属層１１を使用するのでファインピッチ（ライン：スペース＝２０：２０μｍ以下）の配線層１２が容易に形成される。
【００２７】
その後に、配線層１２を補強する部分を画定するための第１〜第３開口部１４ａ〜１４ｃが配線層１２上に設けられたレジスト膜１４が形成される。このとき、レジスト膜１４は段差の小さい配線層１２上に形成されるので、微細パターンを形成することが可能となり、各配線層１２上に独立した開口部１４ａ〜１４ｃがそれぞれ形成される。さらに、レジスト膜１４の開口部１４ａ〜１４ｃに金属めっき層１５が選択的に形成された後に、レジスト膜１４が除去される。
【００２８】
これにより、各配線層１２のインナーリード１２ａに半導体チップが接続されるバンプとして機能するインナーリード補強電極１６ａが形成され、また各配線層１２の中央部に配線補強部１６ｂが形成され、さらに各アウターリード１２ｂに外部接続端子として機能するアウターリード補強電極１６ｃが形成される。
【００２９】
本実施形態では、従来技術のような複数の配線層を跨ぐスリット状の開口部をもつレジスト膜を形成する場合と違って、各配線層１２上に相互に独立したレジスト膜１４の開口部１４ａ〜１４ｃを形成することができる。従って、各配線層１２の隣接方向に金属めっき層１５が肥大して形成されることがないので、配線層１２がファインピッチ化されても配線層１２同士が電気的にショートするおそれがない。
【００３０】
図１０には、本実施形態のフレキシブル回路基板に半導体チップが実装された一例が示されている。図１０に示すように、本実施形態のフレキシブル回路基板１では、ポリイミドテープ１０上にインナーリード１２ａとアウターリード１２ｂを含む配線層１２が形成されている。インナーリード１２ａは配線層１２によって引き回されて一端側にまとめて設けられたアウターリード１２ｂに繋がっている。
【００３１】
インナーリード１２ａには半導体チップが実装される領域に配置されたインナーリード補強電極１６ａが設けられている。またアウターリード１２ｂには電子機器に接続するための外部接続端子として機能するアウターリード補強電極１６ｃが設けられている。さらには、配線層１２の中央部には配線補強部１６ｂが設けられている。
【００３２】
インナーリード補強電極１６ａが配置された領域（半導体チップが実装される領域）及びアウターリード１２ｂが露出するようにカバーコート層１８が配線層１２上に形成されている。そして、インナーリード補強電極１６ａに半導体チップ３０がフリップチップ接続され、半導体チップ３０の下側の隙間にアンダーフィル樹脂２０が充填されている。
【００３３】
本実施形態のフレキシブル回路基板は、ポリイミドテープ１０をフレキシブル基板として使用するので、折り曲げた状態で各種の電子機器に実装することが可能となる。図１１には図１０に示した半導体チップが実装されたフレキシブル回路基板が折り曲げられた状態で電子機器に接続された様子が示されている。図１１に示すように、図１０に示した半導体チップ３０が実装されたフレキシブル回路基板１が、半導体チップ３０及びアウターリード１２ｂが外側を向くように図１０の折り曲げ部Ａ（配線補強部１６ｂが設けられた部分）で折り曲げられている。そして、アウターリード１２ｂのアウターリード補強電極１６ｃが電子機器の接続端子２２（液晶表示装置のドライバ回路など）に電気的に接続されて実装される。このようにして実装することにより、半導体チップが実装される回路基板の面積を小さくすることができるので、液晶表示装置などの電子機器の小型化を図ることができる。
【００３４】
本実施形態のフレキシブル回路基板１では、主要な配線層１２を薄膜で形成することによって配線層１２のファインピッチ化を可能にし、信頼性が懸念される配線層１２の部分に金属めっき層１５を積層して補強することによって信頼性を確保するようにしている。
【００３５】
インナーリード１２ａにはインナーリード補強電極１６ａが形成されているので、半導体チップ３０がインナーリード１２ａに信頼性よく電気接続される。また、アウターリード１２ｂにはアウターリード補強部１６ｃが設けられているので、アウターリード１２ｂが電子機器の接続端子２２に信頼性よく電気接続される。しかも、フレキシブル回路基板１を折り曲げて実装する場合であっても、折り曲げ部Ａの配線層１２には配線補強部１６ｂが設けられているので、配線層１２が断線するなどの不具合が発生することはなく、配線層１２の信頼性を確保することができる。
【００３６】
以上のように、本実施形態では、フレキシブル回路基板の配線層１２を容易にファインピッチ化することができると共に、インナーリード１２ａと半導体チップ３０との電気接続及びアウターリード１２ｂと電子機器との電気接続の信頼性を向上させることができ、かつ折り曲げて実装する際の配線層１２の信頼性を向上させることができる。
【００３７】
（第２の実施の形態）
図１２及び図１３は本発明の第２実施形態のフレキシブル回路基板の製造方法を示す図である。第２実施形態が第１実施形態と異なる点はインナーリード補強電極の配置を千鳥配列にすることにある。第２実施形態では、第１実施形態と同様な工程についてはその詳しい説明を省略する。
【００３８】
図１２に示すように、まず、第１実施形態と同様に、ポリイミドテープ１０の片面にインナーリード１２ａ及びアウターリード１２ｂを含む配線層１２を形成した後に、配線層１２を補強する部分に第１〜第３開口部１４ａ〜１４ｃが設けられたレジスト膜１４を形成する（図１２の平面図の塗りつぶし部）。第２実施形態では、インナーリード補強電極の配置を千鳥配列とするため、レジスト膜１４の第１開口部１４ａはインナーリード１２ａの隣接する方向において互い違いになるように配列される。
【００３９】
その後に、第１実施形態で説明した図７〜図９の工程を遂行することにより、図１３に示すように、各インナーリード補強電極１６ａは、インナーリード１２ａの隣接する方向において互い違いになった状態で各インナーリード１２ａにそれぞれ位置合わせされて配置され、いわゆる千鳥配列となって形成される。これにより、第２実施形態のフレキシブル回路基板１ａが得られる。
【００４０】
このように、本実施形態では、従来技術と違って、各配線層１２に独立してレジスト膜１４の開口部１４ａ〜１４ｃを形成できるので、インナーリード１２ａの任意の位置にインナーリード補強電極１６ａを高精度で位置合わせして形成することができる。なお、インナーリード補強電極１６ａばかりではなく、配線補強部１６ｂやアウターリード補強電極１６ｃも各配線層１２の任意の位置に配置することができる。
【００４１】
第２実施形態では、インナーリード補強電極１６ａを千鳥配列で配置するので、インナーリード補強電極１６ａをインナーリード１２ａからはみ出して形成する場合であっても、隣接するインナーリード補強電極１６ａ間の電気的ショートが発生しにくくなり、配線層１２のさらなるファインピッチ化が可能になる。
【図面の簡単な説明】
【００４２】
【図１】図１は従来技術のＣＯＦパッケージの製造方法を示す図（その１）である。
【図２】図２は従来技術のＣＯＦパッケージの製造方法を示す図（その２）である。
【図３】図３は従来技術のＣＯＦパッケージの製造方法を示す図（その３）である。
【図４】図４は従来技術のＣＯＦパッケージの製造方法を示す図（その４）である。
【図５】図５は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す図（その１）である。
【図６】図６は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す図（その２）である。
【図７】図７は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す図（その３）である。
【図８】図８は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す図（その４）である。
【図９】図９は本発明の第１実施形態のフレキシブル回路基板の製造方法を示す図（その５）である。
【図１０】図１０は本発明の第１実施形態のフレキシブル回路基板に半導体チップが実装された様子を示す図である。
【図１１】図１１は本発明の第１実施形態のフレキシブル回路基板に半導体チップが実装されたものが折り曲げられて電子機器に実装された様子を示す断面図である。
【図１２】図１２は本発明の第２実施形態のフレキシブル回路基板の製造方法を示す図（その１）である。
【図１３】図１３は本発明の第２実施形態のフレキシブル回路基板の製造方法を示す図（その２）である。
【符号の説明】
【００４３】
１，１ａ…フレキシブル回路基板、１１…金属層、１２…配線層、１２ａ…インナーリード、１２ｂ…アウターリード、１４…レジスト膜、１４ａ〜１４ｃ…開口部、１５…金属めっき層、１６ａ…インナーリード補強電極、１６ｂ…配線補強部、１６ｃ…アウターリード補強電極、１８…カバーコート層、２０…アンダーフィル樹脂、３０…半導体チップ。
【図１】
2006269605.tif 000003
【図２】
2006269605.tif 000004
【図３】
2006269605.tif 000005
【図４】
2006269605.tif 000006
【図５】
2006269605.tif 000007
【図６】
2006269605.tif 000008
【図７】
2006269605.tif 000009
【図８】
2006269605.tif 000010
【図９】
2006269605.tif 000011
【図１０】
2006269605.tif 000012
【図１１】
2006269605.tif 000013
【図１２】
2006269605.tif 000014
【図１３】
2006269605.tif 000015