(57)【要約】【課題】  ファクシミリ受信した画像データを、簡単な構成で良質な画像に変換処理して印字出力する解像度変換方法、及びその方法を実施する装置を提供する。【解決手段】  ファクシミリ受信した画像データに、所定のパターンマッチングを用いてスムージングしながら解像度変換処理を繰り返し行い、所定の解像度の画像データにして出力する解像度変換方法であって、ファクリミリ受信した画像データを原画像データとして、画像データの主走査方向、副走査方向の一方を、スムージングしながら倍密度に変換する第１の変換処理と、主走査方向、副走査方向で解像度が同じになったときには、スムージングしながら、双方の走査方向の解像度を倍密度に同時に変換する第２の変換処理とを繰り返し行うようにする。【選択図】図１
2006166239.tif 000002
【特許請求の範囲】
【請求項１】
ファクシミリ受信した画像データに、所定のパターンマッチングを用いてスムージングしながら解像度変換処理を繰り返し行い、所定の解像度の画像データにして出力する解像度変換方法であって、
ファクリミリ受信した画像データを原画像データとして、画像データの主走査方向、副走査方向の一方をスムージングしながら倍密度に変換する第１の変換処理と、画像データの主走査方向、副走査方向で解像度が同じになったときには、双方の走査方向の解像度をスムージングしながら倍密度に同時に変換する第２の変換処理とを繰り返し行って、所定の解像度に変換された画像データを印字画データとして生成することを特徴とするファクシミリ画像の解像度変換方法。
【請求項２】
請求項１において、
上記原画像は、ファクシミリ受信された画像データに孤立点除去としてスムージングの処理を行ったものである、ファクシミリ画像の解像度変換方法。
【請求項３】
ファクシミリ受信された画像データを原画像データとして、注目画素を含む所定エリアを構成する複数の画素を順次抽出して、スムージングの処理のために所定のパターンマッチングを行い、変換後の画像データにおいて上記注目画素に応じた位置に配置される画素データを出力する画像変換手段を複数接続し、
ファクシミリ受信した画像データを、直列に接続された上記画像変換手段のいずれかの入力に選択して入力させるための選択入力手段を備え、
請求項１、２のいずれかに記載の解像度変換方法に従って、上記画像変換手段のそれぞれでは、画像データに孤立点除去としてスムージングの処理か、画像データの主走査方向、副走査方向の一方をスムージングしながら倍密度に変換する処理か、画像データの双方の走査方向の解像度をスムージングしながら倍密度に同時に変換する処理かのいずれかを実行するファクシミリ画像の解像度変換装置。
【請求項４】
請求項３において、
上記画像変換手段のそれぞれは、解像度変換すべき画像データを入力して、注目画素を含む所定エリアを構成する複数の画素を所定の位置から取り出す記憶手段と、
上記所定エリアを構成する複数の画素と所定のビットパターンとのパターンマッチングを行って、１、２、４個のいずれかの個数の画素データを出力する比較手段とを備えているファクシミリ画像の解像度変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ファクシミリ送受信を行う画像処理装置において実行される印字出力のための画像データの解像度変換処理に関するものである。
【背景技術】
【０００２】
従来、ファクシミリ装置で受信される画像データの解像度は、２００×１００ＤＰＩか２００×２００ＤＰＩである場合が多い。これに対して、ファクシミリ装置のプリンタ部の解像度は、一般に４００×８００ＤＰＩ以上なので、受信された画像データを印字出力する場合には、受信された画像データを印字出力用に解像度変換する必要がある。
【０００３】
この解像度変換処理において、解像度を例えば２００×１００ＤＰＩから４００×８００ＤＰＩに一気に変換すると、スムージングが不充分となって期待される画質が得られない場合がある。パターンマッチングを用いた解像度変換処理で、この画質低下を防止するためには、受信された画像データの注目画素に対応する解像度変換後の画像データの画素を生成するときに、注目画素の周囲の画素を非常に広範囲に渡って考慮して、生成すべき画素のデータを決定しなければならず、処理が複雑になる上、パターンマッチング用のパターンテーブルのデータ数も非常に膨大になるという問題があった。
【０００４】
なお、ファクシミリ装置における解像度変換処理に関して、以下の文献では、ファクシミリの受信画像の解像度よりも高い解像度を持つ記録部を備えたファクシミリ装置で、ファクシミリ制御部では、受信された画像データの主走査方向の解像度変換を行った後、そのラインデータに所定のコマンドを付加して記録部に送出する。このコマンドは副走査方向の解像度変換のために、そのラインデータを何回複写処理するかを示すものであり、記録部では、このコマンドに応じた回数だけ、そのラインデータの複写処理を実行し、プリントバッファに展開することが記載されている。
【特許文献１】特開平０７−１５４５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献では、まず制御部によって、受信された画像データの主走査方向の解像度変換を行っているが、この際に特に注目画素を設定し、その周囲の画素を考慮して解像度変換をしていないので、画質の低下が生じる可能性がある。更に、記録部では、主走査方向の解像度変換が行われたデータの副走査方向の解像度に応じて１ラインごとに所定の複写回数で複写を行うようになっているが、ラインの複写を単純に行えば、スムージングがなされないので、この際にも画質が低下する可能性がある。本発明は、そのような問題を解決する簡単な構成の解像度変換の方法、及び装置の提供を目的としている。
【課題を解決するための手段】
【０００６】
上記の目的のため、第１の発明である請求項１では、ファクシミリ受信した画像データに、所定のパターンマッチングを用いてスムージングしながら解像度変換処理を繰り返し行い、所定の解像度の画像データにして出力する解像度変換方法であって、ファクリミリ受信した画像データを原画像データとして、画像データの主走査方向、副走査方向の一方をスムージングしながら倍密度に変換する第１の変換処理（片方向倍密度変換）と、画像データの主走査方向、副走査方向で解像度が同じになったときには、双方の走査方向の解像度をスムージングしながら倍密度に同時に変換する第２の変換処理（両方向倍密度変換）とを繰り返し行って、所定の解像度に変換された画像データを印字画データとして生成することを特徴とするファクシミリ画像の解像度変換方法を提案している。
【０００７】
請求項２は、請求項１において、上記原画像は、ファクシミリ受信された画像データに孤立点除去としてスムージングの処理を行ったものとしている。
【０００８】
そして、第２の発明である請求項３では、ファクシミリ受信された画像データを原画像データとして、注目画素を含む所定エリアを構成する複数の画素を順次抽出して、スムージングの処理のために所定のパターンマッチングを行い、変換後の画像データにおいて上記注目画素に応じた位置に配置される画素データを出力する画像変換手段を複数接続し、かつファクシミリ受信した画像データを、直列に接続された上記画像変換手段のいずれかの入力に選択して入力させるための選択入力手段を備え、請求項１、２のいずれかに記載の解像度変換方法に従って、上記画像変換手段のそれぞれでは、画像データに孤立点除去としてスムージングの処理か、画像データの主走査方向、副走査方向の一方をスムージングしながら倍密度に変換する処理か、画像データの双方の走査方向の解像度をスムージングしながら倍密度に同時に変換する処理かのいずれかを実行するファクシミリ画像の解像度変換装置を提案している。
【０００９】
請求項４は、請求項３において、上記画像変換手段のそれぞれは、解像度変換すべき画像データを入力して、注目画素を含む所定エリアを構成する複数の画素を所定の位置から取り出す記憶手段と、上記所定エリアを構成する複数の画素と所定のビットパターンとのパターンマッチングを行って、１、２、４個のいずれかの個数の画素データを出力する比較手段とを備えているファクシミリ画像の解像度変換装置を提案している。
【発明の効果】
【００１０】
請求項１〜２では、画像データの主走査方向、副走査方向の一方をスムージングしながら倍密度に変換する第１の変換処理と、画像データの双方の走査方向の解像度をスムージングしながら倍密度に同時に変換する第２の変換処理とを繰り返し行う構成としている。この第１の変換処理、第２の変換処理では解像度が高々４倍までしか変化しないので、パターンマッチングの対象となる画素数を少なく（９画素程度）としても、良好な画質を得ることが可能である。また、特に請求項２では、ファクシミリ受信された画像データに、孤立点除去としてスムージングの処理を行っているので、孤立点を除去した良好な画質が得られる。
【００１１】
請求項３〜４では、請求項１、２のいずれかに記載の解像度変換方法に従って解像度変換するので、上記と同様の効果が得られる。特に請求項４では、画像変換手段のそれぞれは、パターンマッチングのための所定エリアを構成する複数の画素を所定の位置から取り出すメモリを備えている。このメモリはソフトウェア処理によって制御されるハードウェアでアクセスする構成とされるので、シフトレジスタの替わりに通常のメモリを利用することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明による解像度変換装置の例を図に従って説明する。
【実施例１】
【００１３】
図１は、本発明による解像度変換装置Ｓの基本的な回路構成を説明するブロック図である。本発明による解像度変換装置Ｓはファクシミリ装置用で、論理回路等によって構成されており、受信された画像データ、またはその受信された画像データに孤立点除去の処理をした画像データかのいずれかが原画像データとして入力され、所定のパターンマッチングを用いてスムージングしながら解像度変換処理を繰り返し行い、所定の解像度の画像データに変換して印字画データとして出力するようにしている。
【００１４】
図中、画像変換手段２３＃１〜２３＃４のそれぞれは、逐次的に実行される上記の解像度変換処理における各段階の処理を行う回路ブロックである。また、バッファメモリ２６は、各画像変換手段２３＃１〜２３＃４が処理過程で入出力するデータを一時的に格納するためのメモリであり、アドレス生成手段２３ｇは、バッファメモリ２６に対するアドレスを生成する回路ブロックである。これらが、本発明による解像度変換装置Ｓの基本的な構成要素である。
【００１５】
バッファメモリ２６は、ＳＲＡＭを用いて構成してもよく、あるいはＳＤＲＡＭ等を用いて構成することもでき、例えば８ビットのデータ幅とされるイメージバスＩＢＵＳに対してデータを入出力するように接続されている。イメージバスＩＢＵＳには、バッファメモリ２６と、画像変換手段２３＃１〜２３＃４と、入力バッファ２２ａと、出力バッファ２４ａとを接続している。
【００１６】
アドレス生成手段２３ｇは、基本構成として、アドレス情報を保持する複数のアドレスレジスタＡＤ０〜ＡＤｎで構成されるレジスタファイルＲＦと、加算器ＡＤＤＲとを備えている。バッファメモリ２６に対するアドレスは、任意のアドレスレジスタＡＤｍからイメージアドレスバスＩＡＢに出力され、バッファメモリ２６に与えられる。また、イメージアドレスバスＩＡＢに出力されるアドレスは、同時に加算器ＡＤＤＲにも入力され、そこで所定の加算をされて、任意のアドレスレジスタＡＤｍ’に書き戻される。なお、バッファメモリ２６には、アドレスと同時にチップセレクトやリード／ライト等の制御信号も与える必要があるが、それらの制御信号についての説明は省力する。
【００１７】
加算器ＡＤＤＲにおける所定の演算とは、定数「１」または定数ＬＩＮＥのいずれかを、任意のアドレスレジスタＡＤｍから出力されたアドレスの値に加算する演算である。定数ＬＩＮＥとは、画像の１ラインを形成するバイト数であり、画像の１ラインの画素数を１バイトのビット数である８で除した数として得られるが、本発明では解像度変換処理の過程により、画像における１ラインの画素数は段階的に増大していくので、その過程に応じた値を複数用意しておく構成とし、そこから選択して用いるようにする。
【００１８】
ここで、ファクシミリ受信されビットマップに展開された画像データ（２００×１００ＤＰＩ）をバッファメモリ２６に格納する際の動作について説明する。まず格納先となるバッファメモリ２６の領域Ａ１の先頭アドレスをアドレスレジスタＡＤ０にセットし、更に、ビットマップに展開された画像データの最初の１バイトも入力バッファ２２ａにセットしておく。そして、そのアドレスをアドレスレジスタＡＤ０からイメージアドレスバスＩＡＢに出力している間に、入力バッファ２２ａのデータをイメージバスＩＢＵＳに出力して、バッファメモリ２６に書き込む。このときに、加算器ＡＤＤＲでは、アドレスレジスタＡＤ０の出力、すなわちバッファメモリ２６の領域Ａの先頭アドレスに定数「１」を加算する演算を行っており、それによって領域Ａ１の次アドレスを計算して、アドレスレジスタＡＤ０に書き戻している。
【００１９】
次に、画像データの次の１バイトを入カバッファ２２ａにセットし、アドレスレジスタＡＤ０から領域Ａ１の次アドレスをイメージアドレスバスＩＡＢに出力している間に、入カバッファ２２ａのデータをイメージバスＩＢＵＳに出力して、バッファメモリ２６に書き込む。以後このような動作を繰り返して、ビットマップに展開された画像データをバッファメモリ２６に格納する動作が完了する。
【００２０】
画像変換手段２３＃１は、ファクシミリ受信されてバッファメモリ２６の領域Ａ１に転送されて格納された画像データの各画素を注目画素とし、その注目画素を含む所定エリアを構成する複数の画素を画像データから順次抽出して、孤立点除去としてのスムージング処理のために所定のパターンマッチングを行い、変換後の画像データにおいて上記注目画素に応じた位置に配置される画素をバッファメモリ１２の領域Ａ２に出力する機能を有する。
【００２１】
このために、画像変換手段２３＃１は、バッファメモリ２６から読み出されたデータを読み込むための６バイトのリードバッファ２３ｂ＃１と、リードバッファ２３ｂ＃１から所定のエリア、すなわち、３×３の画素（ビットデータ）を選択して抽出するエリア抽出セレクタ２３ｃ＃１と、パターンマッチングのためのデータを読み出すパターンＲＯＭ２３ｆ＃１を備え、そのエリアの画素のビットパターンとパターンＲＯＭ２３ｆ＃１に格納されたビットパターンとのパターンマッチングを行うことによって、エリアの中心の画素に対応する１個の画素を決定して出力する比較手段２３ａ＃１と、その画素をライトバッファ２３ｄ＃１の対応したビット位置に書き込むための画素書込デマルチプレクサ２３ｅ＃１とを備えている。また、パターンＲＯＭ２３ｆ＃１では、エリアを形成する９画素のビットパターンと、そのビットパターンに応じたスムージングによって黒白が決定されるエリアの中央に対応した画素の情報とを対応させて記憶している。
【００２２】
以下、画像変換手段２３＃１についてより詳細に説明する。図２は、バッファメモリ２６の領域Ａ１における画像の全体的なデータの配列を示すものである。また、図３は、リードバッファ２３ｂ＃１に読み込まれたデータの配列の例を示すものである。
【００２３】
バッファメモリ２６の領域Ａ１では、ビットマップに展開された画像データを、その各バイトデータの各ビットに１画素を対応させ、それが黒であれば、値「１」として、白であれば値「０」として格納するようにしている。また、図２において、左上隅のバイトデータが領域の先頭になるように下位アドレスを対応させており、右に向かってアドレスが増加していく配列にして、右下隅のバイトデータが最終になるように上位アドレスを対応させている。
【００２４】
実施例では、所定のエリアが３×３の画素で形成されるので、これらの画素は、領域Ａ１においてバイトデータｂｙ１〜ｂｙ３のように配列さえた３バイトのデータ中に分散しているか、あるいは、バイトデータｂｙ１〜ｂｙ６のように配列された６バイトのデータ中に分散している。このように配列されたバイトデータを読み出すためには、例としてバイトデータｂｙ１〜ｂｙ３について説明すると、バイトデータｂｙ１の格納アドレスを、アドレス生成手段２３ｇのアドレスレジスタＡＤ１にセットしておき、そのアドレスをイメージアドレスバスＩＡＢに出力し、バッファメモリ２６からバイトデータｂｙ１をイメージバスＩＢＵＳに読み出して、そのデータをリードバッファ２３ｂ＃１の図３（Ａ）で示す位置に読み込む。これと同時に、加算器ＡＤＤＲでは、アドレスレジスタＡＤ１から出力させているアドレスに、領域Ａ１に格納された画像データの１ラインを形成するバイト数である定数ＬＩＮＥを加算することによって、バイトデータｂｙ２の格納アドレスを算出し、それをアドレスレジスタＡＤ２に書き戻しておくようにする。
【００２５】
次に、そのアドレスをアドレスレジスタＡＤ２からイメージアドレスバスＩＡＢに出力し、バイトデータｂｙ２をバッファメモリ２６からイメージバスＩＢＵＳに読み出して、そのデータをリードバッファ２３ｂ＃１の図３（Ａ）で示す位置に読み込む。これと同時に、加算器ＡＤＤＲでは、アドレスレジスタＡＤ２から出力されているアドレスに定数ＬＩＮＥを加算することによって、バイトデータｂｙ３の格納アドレスを算出し、それをアドレスレジスタＡＤ２に書き戻しておくようにする。こうすれば、バイトデータｂｙ３も同様に、リードバッファ２３ｄ＃１に読み込むことができる。
【００２６】
その後、バイトデータｂｙ４〜６をバッファメモリ２６から読み出すためには、バイトデータｂｙ４の格納アドレスを生成する必要があるが、これは、アドレスレジスタＡＤ１にセットされているバイトデータｂｙ１の格納アドレスに定数「１」を加算すれば得られるから、アドレスレジスタＡＤ１からバイトデータｂｙ１のアドレスをイメージアドレス
バスＩＡＢに一度出力し、加算器ＡＤＤＲによってそれに定数「１」を加算する演算を行って、その演算結果をアドレスレジスタＡＤ１に書き戻せばよい。もちろん、このときには、リードバッファ２３ｂ＃１には何も読み込まなくてよい。
【００２７】
エリア抽出セレクタ２３ｃ＃１では、リードバッファ２３ｂ＃１に読み込まれたバイトデータｂｙ１〜ｂｙ３やバイトデータｂｙ４〜ｂｙ６の６バイトのデータから、所定のエリアを形成する画素を抽出するようにしている。このためには、エリア抽出セレクタ２３ｃ＃１を構成するスイッチ回路（図示しない）を、その時点でのエリアの位置に応じて切り替えればよい。このような抽出機能を備えた回路は、周知の構成による１６ビットバレルシフタにおいて、その出力を３ビットとしたものを並列に３基設ければ構成できる。すなわち、図３において、１行目の２バイト（例えば、図においてバイトデータｂｙ１、ｂｙ４の位置）、つまり１６ビットから任意の位置の連続した３ビットを抽出するバレルシフタを設け、更に２行目、３行目でも同様にすればよい。
【００２８】
このように構成されたエリア抽出セレクタ２３ｃ＃１を用いて、図３（Ａ）に示した６バイト、すなわち４８ビットの画素から所定エリアを形成する３×３画素（９ビット）の画素を逐次抽出していく。より詳細には、リードバッファ２３ｂ＃１に読み込まれたバイトデータｂｙ１〜ｂｙ３のデータから所定エリアの画素を逐次抽出していき、新たにバイトデータｂｙ４〜ｂｙ６の画素が必要になる時点で、そのバイトデータｂｙ４〜ｂｙ６のデータを図３（Ａ）のように読み込み、そしてバイトデータｂｙ７〜ｂｙ９のデータが必要になる時点で、図３（Ｂ）のように、バイトデータｂｙ７〜ｂｙ９のデータをバイトデータｂｙ１〜３の読み込まれていた位置に読み込む。このようにして、連続的にバッファメモリ２６からデータを読み込んでいく。
【００２９】
従って、この例では、画像変換手段２３＃エについて、バッファメモリ２６と、アドレス生成手段２３ｇと、リードバッファ２３ｂ＃１と、エリア抽出セレクタ２３ｃ＃１とによって、画像変換すべき画像データを入力して、注目画素を含む所定エリアを構成する複数の画素を所定の位置から取り出すための記憶手段を構成している。
【００３０】
比較手段２３ａ＃１では、エリア抽出セレクタ２３ｃ＃１によって抽出された所定エリアの画素のビットパターンと、パターンＲＯＭ２３ｆ＃１に予め格納されているビットパターンとを比較してパターンマッチングを行い、そのエリアの中心画素（注目画素）に応じた画素を決定して出力するようにしている。
【００３１】
特に比較手段２３ａ＃１では、孤立点除去としてのスムージング処理を行い、その際には解像度変換処理は行わない構成なので、ここで出力される画素は１つとなる。なお、ビットパターンの比較を行わず、そのエリアの３×３画素の値を所定の順で並べてアドレスを作成するようにし、そのアドレスに応じてパターンＲＯＭ２３ｆ＃１から画素を読み出す構成とすれば、パターンＲＯＭ２３ｆ＃１の回路構成が簡単になる。
【００３２】
画素書込デマルチプレクサ２３ｅ＃１は、比較手段２３ａ＃１の出力した画素を、ライトバッファ２３ｄ＃１の対応したビット位置に書き込む。このために、画素書込デマルチプレクサ２３ｅ＃１では、１バイトのライトバッファ２３ｄ＃１の任意のビット位置に１ビットのデータを書き込めるようにしている。
【００３３】
ライトバッファ２３ｄ＃１に１バイト分の画素を書き込んでしまえば、そのバイトデータをバッファメモリ２６に書き戻す処理を行う。この書き戻し処理では、バッファメモリ２６の領域Ａ２に対して書き戻しを行う。具体的には、予め領域Ａ２の先頭アドレスをアドレス生成手段２３ｇのアドレスレジスタＡＤ３にセットしておき、ライトバッファ２３ｄ＃１から最初に書き戻す際には、そのアドレスをアドレスレジスタＡＤ３から出力すると同時に、加算器ＡＤＤＲによってそのアドレスに定数「１」を加算する演算を行って次
回の書き戻しのためのアドレスを算出し、そのアドレスでアドレスレジスタＡＤ３を更新しておく。その後も同様に、バッファメモリ２６の領域Ｂに書き戻しを行う毎にアドレスレジスタＡＤ３の値を更新していく。
【００３４】
画像変換手段２３＃２〜２３＃４も、上記画像変換手段２３＃１とほぼ同様な構成である。ただし、画像変換手段２３＃２、２３＃４は、画像データの副走査方向をスムージングしながら倍密度に変換する第１の変換処理を実行する構成にされ、画像変換手段２３＃３は、画像データの双方の走査方向の解像度をスムージングしながら倍密度に同時に変換する第２の変換処理を実行する構成にされるので、その点には違いがある。
【００３５】
そのため、画像変換手段２３＃２の比較手段２３ａ＃２では、エリア抽出セレクタ２３ｃ＃２によって抽出された画素のビットパターンと、パターンＲＯＭ２３＃２に予め格納されているビットパターンとを比較してパターンマッチングを行い、２つの画素を決定して出力するようにしている。２つというのは、副走査方向の解像度変換がなされるためである。従って、画素書込デマルチプレクサ２３ｅ＃２を２重化して２ビットの同時書き込みに対応させ、その２つの画素を、ライトバッファ２３ｄ＃２の対応したビット位置に同時に書き込む。
【００３６】
また、ライトバッファ２３ｄ＃２のデータをバッファメモリ２６の領域Ｂ１に書き戻す処理でも、バイトデータの書き戻しを２回連続して行うことによって、２バイトのデータを書き戻す。その際にバッファメモリ２６に与えるアドレスの算出では、上述したリードバッファ２３ａ＃１へのバイトデータ読み込み時と同様の方法を用いることができる。画像変換手段２３＃４も、画像変換手段２３＃２と同様な構成にされる。
【００３７】
画像変換手段２３＃３の比較手段２３ａ＃３では、エリア抽出セレクタ２３ｃ＃３によって抽出された画素のビットパターンと、パターンＲＯＭ２３＃３に予め格納されているビットパターンとを比較してパターンマッチングを行い、４つの画素を決定して出力するようにしている。４つというのは、走査方向と副走査方向との解像度変換がなされるためである。従って、画素書込デマルチプレクサ２３ｅ＃３を４重化して４ビットの同時書き込みに対応させ、その４つの画素を、ライトバッファ２３ｄ＃３の対応したビット位置に同時に書き込む。
【００３８】
また、ライトバッファ２３ｄ＃３のデータをバッファメモリ２６の領域Ｂ２に書き戻す処理でも、バイトデータの書き戻しを４回連続して行うことによって、４バイトのデータを書き戻す。その際にバッファメモリ２６に与えるアドレスの算出では、上述したリードバッファ２３ａ＃１へのバイトデータ読み込み時と同様の方法を用いることができる。
【００３９】
なお、画像変換手段２３＃４における、２バイトのデータをライトバッファ２３ｄ＃４からバッファメモリ２４の領域Ｃに書き戻す処理を変更して、そのデータをライトバッファ２３ｄ＃４からイメージバスＩＢＵＳを通じて出力バッファ２４ａに書き込むようにしてもよい。そうすれば、バッファメモリ２６に必要な記憶容量を削減できる。また、変形例として、そのデータをシリアル伝送により、ライトバッファ２３ｄ＃４または比較手段２３ａ＃４から直接的に出力バッファ２４ａに送信する構成としてもよい。
【００４０】
図４は、画像変換手段２３＃１〜２３＃４での処理の各段階で、画像データの解像度が変換されていく様子を、処理工程を示すフローチャートと共に示した図面である。このフローチャートに従って説明すると、まず画像変換手段２３＃１での孤立点除去としてのスムージングの処理によって、バッファメモリ２６の領域Ａ１に格納されている画像データのエリアＶの部分（２００×１００ＤＰＩ）は、エリアＷ（２００×１００ＤＰＩ）のように変換され、バッファメモリ２６領域Ａ２に格納される（ステップ２０１）。
【００４１】
次に、画像変換手段２３＃２での画像データの副走査方向をスムージングしながら倍密度に変換する第１の変換処理によって、バッファメモリ２６の領域Ａ２に格納されている画像データのエリアＷ（２００×１００ＤＰＩ）の部分は、エリアＸ（２００×２００ＤＰＩ）のように変換され、バッファメモリ２６の領域Ｂ１に格納される（ステップ２０２）。
【００４２】
そして、画像変換手段２３＃３での画像データの双方の走査方向の解像度をスムージングしながら倍密度に同時に変換する第２の変換処理によって、バッファメモリ２６の領域Ｂ１に格納されているエリアＸ（２００×２００ＤＰＩ）の部分は、エリアＹ（４００×４００ＤＰＩ）のようにに変換され、バッファメモリ２６の領域Ｂ２に格納される（ステップ２０３）。
【００４３】
最後に、画像変換手段２３＃４での画像データの主走査方向をスムージングしながら倍密度に変換する第１の変換処理によって、画像メモリ１２の領域Ｂ１に格納されているエリアＹ（４００×４００ＤＰＩ）の部分は、エリアＺ（４００×８００ＤＰＩ）のように変換され、画像メモリ１２の領域Ｃに格納される（ステップ２０３）。
【００４４】
上述のフローチャートで説明した各段階の処理を実行させるために、アドレス生成手段２３ｇや画像変換手段２３＃１〜２３＃４を制御する制御回路は、ステートマシン等の順序回路を用い、その状態をデコードして各部の制御に必要な各種の制御信号を出力する構成としてもよいし、同様な制御信号のシーケンスを並列に格納したパターンＲＯＭを設け、このＲＯＭの出力として制御信号を逐次読み出すような構成としてもよい。しかしながら、いずれのような構成でも、外部（図示しない）からの制御コード又は制御信号を受け付けて、解像度変換処理を開始することが望ましい。
【００４５】
次に、本発明による解像度変換装置Ｓを組み込んだファクシミリ装置Ｆの例を、図５のブロック図に従って説明する。図において、ＭＰＵ１１は、ＲＯＭ１３に格納されているプログラムを実行して、ソフトウェア制御によってファクシミリ装置Ｆの各部を制御する。また、そのソフトウェアには、上述した解像度変換装置Ｓの画像変換手段２３＃１〜２３＃４を制御するためのプログラムも含まれている。画像メモリ１２はＳＤＲＡＭ等によって構成されており、受信され所定形式に符号化された画像データや送信すべき画像のデータを格納する。ＲＯＭ１３には、ファクシミリ装置Ｆの各部を制御するプログラムやデータを蓄積している。
【００４６】
ＲＡＭ１５では、短縮ダイヤル等の設定値を保存する外、実行すべきジョブを登録するＪＯＢ管理テーブル１５ａを構成している。操作部１６は、各種の操作ボタンやタッチパネルなどで構成されており、ユーザの操作を受け付ける。表示部１７は、タッチパネルやＬＥＤなどで構成されており、ユーザの操作やファクシミリ装置Ｆの状態に応じた情報を表示する。ＣＯＤＥＣ１８では、読み取った画像データをＭＲ（Ｍｏｄｉｆｉｅｄ  ＲＥＡＤ）、ＭＭＲ（Ｍｏｄｉｆｉｅｄ  ＭＲ）方式で符号化し、受信した画像データを復号する。スキャナ１９は、送信される原稿の画像を読み取る。ＭＯＤＥＭ２０、ＮＣＵ２１は、通話回線を通じて画像データの送信や受信を行う通信部である。
【００４７】
プリント用ＣＯＤＥＣ２２は、画像メモリ１２に蓄積されている符号化された画像データをビットマップに展開する処理を行う。なお、実施例では、ここでビットマップに展開したデータを、バッファメモリ２６の領域Ａ１に格納し、それを原画像データとして、上述した解像度変換処理を実行するために、上述の入カバッファ２２ａをプリント用ＣＯＤＥＣ２２の出力部として構成してもよい。
【００４８】
プリント用画像処理回路２３では、上述した解像度変換装置Ｓを備え、バッファメモリ２６に格納されたデータに対する解像度変換処理を実行する一方、用紙に合わせて印字方向を調整するために画像の回転処理も行うようにしている。この画像の回転処理は、解像
度変換処理過程中で、主走査方向の解像度と副走査方向の解像度とが互いに等しく、かつデータ量も少ない状態である領域Ｂ１に格納された画像データについて実行するのが望ましい。
【００４９】
プリント機構制御回路部２５は、プリンタ（図示されない）の機構を駆動制御する回路である。また、ＬＥＤプリンタヘッド部２４では、上述の出力バッファ２４ａをその入力部として備え、解像度変換処理を実行された印字画データを受け付けるようにしている。なお、この例では、印字画データをライトバッファ２３ｄ＃４または比較手段２３ａ＃４からシリアル伝送により直接的にＬＥＤプリンタヘッド部２４へ送信するようにしている。
【００５０】
次に、ファクシミリ装置Ｆの受信時の動作を、簡単に説明する。ＭＯＤＥＭ２０、ＮＣＵ２１を通じて受信された画像データは画像メモリ１２に蓄積される。その画像を印字出力するときには、その画像データを、プリント用ＣＯＤＥＣ２２によってビットマップに展開してバッファメモリ２６に格納する。その際の書き込みエリアとして、その画像の解像度に応じて、領域Ａ１、Ｂ１のいずれかを選択する。その選択を実行するためには、アドレス生成手段２３ｇのアドレスレジスタＡＤ０にセットするアドレスとして、領域Ａ１の先頭アドレスか領域Ｂ１の先頭アドレスかを選択すればよい。すなわち、画像の解像度が２００×１００ＤＰＩであれば領域Ａ１の先頭アドレスを選択すればよく、画像の解像度が２００×２００ＤＰＩであれば領域Ｂ１の先頭アドレスを選択すればよい。すなわち、この例では、アドレス生成手段２３ｇを、ファクシミリ受信した画像データを、直列に接続された上記画像変換手段のいずれかの入力に選択して入力させるための選択入力手段として機能させている。
【００５１】
そして上記のアドレス生成手段２３ｇのアドレスレジスタＡＤ０にセットするアドレスの選択において、領域Ａ１の先頭アドレスを選択した場合は、まず画像変換手段２３＃１によって孤立点除去としてスムージングを行うので、画像変換手段２３＃２〜２３＃４による解像度変換処理に対する入力となる原画像データは、ファクシミリ受信された画像データに孤立点除去としてスムージングの処理を行ったものになる。
【００５２】
一方、アドレスレジスタＡＤ０にセットするアドレスの選択で、領域Ｂ１の先頭アドレスを選択した場合には、まず画像変換手段２３＃１による孤立、点除去としてスムージングをスキップするので、画像変換手段２３＃２〜２３＃４による解像度変換処理に対する入力となる原画像は、ファクシミリ受信された画像データになる。
【００５３】
このあと、プリント用画像処理回路２３の解像度変換装置Ｓは、上述したような解像度変換処理を実行して得た印字画データを、シリアル伝送によりＬＥＤプリンタヘッド部２４に送信する。
【図面の簡単な説明】
【００５４】
【図１】本発明による解像度変換装置の基本的な回路構成を説明するブロック図。
【図２】バッファメモリにおける画像データの全体的なデータの配列を説明する図面。
【図３】画像変換手段のリ一ドバッファ２３ｂ＃１に読み込まれたデータの配列の例。
【図４】画像変換手段での処理で解像度が変換されていく様子を、処理工程を示すフローチャートと共に示した図面。
【図５】ファクシミリ装置Ｆのブロック図。
【符号の説明】
【００５５】
２３  画像変換手段
２３ａ  比較手段
２３ｂ  リードバッファ
２３ｃ  エリア抽出セレクタ
２３ｇ  アドレス生成手段
２６  バッファメモリ
Ｆ  ファクシミリ装置
Ｓ  解像度変換装置
【図１】
2006166239.tif 000003
【図２】
2006166239.tif 000004
【図３】
2006166239.tif 000005
【図４】
2006166239.tif 000006
【図５】
2006166239.tif 000007