(57)【要約】【課題】差動位相偏移変調方式に対応した送信器及びトランスポンダに関し、送信器内のプリコーダの論理演算を低速の動作で行うことを可能にする。【解決手段】高速光伝送を可能にするＤＱＰＳＫ等の差動位相偏移変調方式では、差動位相偏移復調受信器から直接出力される信号が、送信すべきデータ信号Ｉｋ，Ｑｋと合致した信号として出力されるよう、送信器において、送信すべきデータ信号Ｉｋ，Ｑｋと、１シンボル前の変調信号ρｋ−１，ηｋ−１とでプリコードした変調信号ρｋ，ηｋで位相変調したＤＱＰＳＫ信号を送信する。このプリコードを、複数のプリコーダ１−１，１−２，・・・１−８により、同時に並列的に行うことにより、各プリコーダを低速のクロックで動作させる。また、低速動作が可能のことから、ＳＯＮＥＴ／ＳＤＨ又はＯＴＮ等の多重フレームにフレーム化するフレーマ機能部と一体化してＬＳＩ化する構成とすることができる。【選択図】      図１
2006245647.tif 000002
【特許請求の範囲】
【請求項１】
差動位相偏移変調方式に対応した送信器であって、対向する差動位相偏移復調受信器から直接出力される信号が、送信すべきデータ信号と合致した信号として出力されるよう、送信器において、送信すべきデータ信号と１シンボル前の変調信号とを用いてプリコードした変調信号で位相変調した信号を送信する送信器において、
前記送信すべきデータ信号と１シンボル前の変調信号とを用いて変調信号をプリコードするプリコーダを複数個設け、
順番に複数個ずつ取り出した送信すべきデータ信号に対して、該複数のプリコーダにより並列的に同時にプリコードの論理演算を行い、その次の周期で、次の順番の複数のデータ信号に対して同様のプリコードの論理演算を並列的に同時に行う動作を、順次行うことを特徴とする差動位相偏移変調方式に対応した送信器。
【請求項２】
前記複数個のプリコーダは、それぞれ、高速ビットレートの光伝送を行う差動４値位相偏移変調方式に対応したプリコードの論理演算を行うことを特徴とする請求項１に記載の差動位相偏移変調方式に対応した送信器。
【請求項３】
前記複数個のプリコーダを、送信データを多重フレーム化するフレーマ機能部と一体化してＬＳＩ化したことを特徴とする請求項１又は２に記載の差動位相偏移変調方式に対応した送信器。
【請求項４】
差動位相偏移変調方式に対応したトランスポンダであって、対向する差動位相偏移復調受信器から直接出力される信号が、送信すべきデータ信号と合致した信号として出力されるよう、送信部において、送信すべきデータ信号と１シンボル前の変調信号とを用いてプリコードした変調信号で位相変調した信号を送信するトランスポンダにおいて、
前記送信すべきデータ信号と１シンボル前の変調信号とを用いて変調信号をプリコードするプリコーダを複数個設け、
順番に複数個ずつ取り出した送信すべきデータ信号に対して、該複数のプリコーダにより並列的に同時にプリコードの論理演算を行い、その次の周期で、次の順番の複数のデータ信号に対して同様のプリコードの論理演算を並列的に同時に行う動作を、順次行うことを特徴とする差動位相偏移変調方式に対応したトランスポンダ。
【請求項５】
前記複数個のプリコーダは、それぞれ、高速ビットレートの光伝送を行う差動４値位相偏移変調方式に対応したプリコードの論理演算を行うことを特徴とする請求項４に記載の差動位相偏移変調方式に対応したトランスポンダ。
【請求項６】
前記複数個のプリコーダを、送信データを多重フレーム化するフレーマ機能部と一体化してＬＳＩ化したことを特徴とする請求項３又は４に記載の差動位相偏移変調方式に対応したトランスポンダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動位相偏移変調方式に対応した送信器及びトランスポンダに関し、特に、高ビットレートの差動４値位相偏移変調信号光を送受する通信システムに好適に適用される送信器及びトランスポンダに関する。
【背景技術】
【０００２】
近年、４０Ｇｂ／ｓ以上の高ビットレート光伝送を可能にする技術として、例えば、差動位相偏移変調（ＤＰＳＫ：Differential Phase Shift Keying）又は差動４値位相偏移変調（ＤＱＰＳＫ：Differential Quadrature Phase Shift Keying）などの光変調方式が注目されている。
【０００３】
ＤＱＰＳＫ方式は、一般的な非ゼロ復帰（ＮＲＺ：Non-Return-to-Zero）変調方式やＣＳ−ＲＺ（Carrier suppressed Return to Zero）変調方式、ＲＺ−ＤＰＳＫ（Return to Zero Differential Phase Shift Keying）変調方式などの公知の光変調方式と比較して、長距離伝送、高密度多重／大容量伝送及び設計性・使い勝手などの点で優れた特性を有している。なお、本明細書中におけるＤＱＰＳＫ方式は、ＤＱＰＳＫ信号をゼロ復帰（Return-to-Zero）パルス化したＲＺ−ＤＱＰＳＫ方式や、キャリア抑圧（Carrier-Suppressed）ＲＺ−ＤＱＰＳＫ方式を含むものとする。
【０００４】
ここで、ＤＱＰＳＫ方式を適用した光送信器及び光受信器について簡単に説明する。ＤＱＰＳＫ方式を適用した光送信器としては、例えば図３に示すような基本構成を備えたものが知られている。この構成については、例えば下記の特許文献１及び非特許文献１等に詳述されている。
【０００５】
この光送信器では、分布帰還型レーザー（ＤＦＢ：distributed feedback laser）等の光源３−１から出射される連続光を２つに分岐し、一方の分岐光を第１の位相変調器（ＰＭ：Phase Modulator）３−２に与え、他方の分岐光を第２の位相変調器（ＰＭ）３−３及び移相器３−４に与える。
【０００６】
各位相変調器（ＰＭ）３−２，３−３は、二つのデータ信号Ｉｋ，Ｑｋをプリコーダ３−５で生成された変調信号ρｋ，ηｋに従ってそれぞれ独立に駆動され、各々の入力光の位相を選択的に０又はπ[rad]変化させる。位相変調器（ＰＭ）３−２側の光路を伝搬した光に対して、位相変調器（ＰＭ）３−３側の光路を伝搬した光は、移相器３−４によりπ／２の位相差が与えられる。
【０００７】
そのため、位相変調器（ＰＭ）３−２側の光路の出力光は、光源３−１からの光を０又はπの位相偏移によって変調した光信号となるのに対して、位相変調器（ＰＭ）３−３側の光路の出力光は、光源３−１からの光をπ／２又は３π／２の位相偏移によって変調した光信号となる。そして、各光路の出力光を合波することにより、位相がπ／４，３π／４，５π／４，７π／４の４通りに変化するＤＱＰＳＫ信号光が生成される。
【０００８】
このＤＱＰＳＫ信号光のビットレートは、プリコーダ３−５で処理されるデータ信号Ｉｋ，Ｑｋのビットレートの２倍となるので、例えば４０ギガビットレートのＤＱＰＳＫ信号光を送信するためには、２０ギガビットレートのデータ信号を用いて、各位相変調器（ＰＭ）３−２，３−３を駆動すればよい。
【０００９】
上記のＤＱＰＳＫ信号光を、データ信号に同期した５０％のデューティ比を有するクロック信号によって駆動される強度変調器３−６に与えてＲＺ（ゼロ復帰）パルス化することにより、ＲＺ−ＤＱＰＳＫ信号光が生成され、更に、クロック信号のデューティ比を６６％等とすることで、搬送波抑圧ゼロ復帰のＣＳＲＺ−ＤＱＰＳＫ信号光が生成される。
【００１０】
プリコーダ３−５は、次の式（１）に示す論理式を展開及び整理した式（２）の論理式の演算を行う。
【数１】
2006245647.tif 000003
【数２】
2006245647.tif 000004
【００１１】
上記の論理式（１），（２）において、Ｉｋ，Ｑｋは、図３に示すプリコーダ３−５に入力されるｋ番目のクロックタイミングにおける信号の論理値（１又は０）であり、ρｋ，ηｋは、該プリコーダ３−５から出力されるｋ番目のクロックタイミングにおける信号の論理値（１又は０）である。また、添え字ｋ−１はそれぞれの１クロック前の論理値であることを示す。
【００１２】
この論理演算を実現するために、図３の構成例では、プリコーダ３−５の出力信号ρｋ，ηｋが１シンボル時間遅延τの遅延素子３−６を介してプリコーダ３−５の入力にフィードバックされる。プリコーダ３−５の具体的構成を図４に示す。なお、図４において、遅延τを与える遅延素子Ｄを介して、ρｋ，ηｋの１シンボル前の論理値をフィードバックしている。
【００１３】
ＤＱＰＳＫ信号光を復調する光受信器としては、例えば図５に示すような構成のものが知られている。これについては、例えば下記の特許文献１等に詳述されている。この光受信器では、入力されるＤＱＰＳＫ信号光が２つに分岐され、各分岐光が遅延干渉計５−１，５−２にそれぞれ与えられる。
【００１４】
各遅延干渉計５−１，５−２は、例えばシリカ基板上やインジウム燐基板上などに形成したマッハツェンダ型光導波路の２本のアームの光路長を相違させることにより、各アームを伝搬する光の間に、１シンボル分の遅延時間差τを発生させる。また、遅延干渉計５−１の干渉動作点は、一方のアーム上に形成した移相部５−３によりπ／４とされ、遅延干渉計５−２の干渉動作点は、一方のアーム上に形成した移相部５−４により−π／４とされる。
【００１５】
遅延干渉計５−１の出力段カプラから出力される相補２出力は、一対の光検出器及び増幅器から構成される差動受信回路５−５に入力され、差動受信回路５−５から、ＤＱＰＳＫ信号光の同相（in-phase）成分を復調した電気信号Ｉｋが生成される。同様に、遅延干渉計５−２の出力段カプラから出力される相補２出力も、一対の光検出器及び増幅器から構成される差動受信回路５−６に入力され、差動受信回路５−６から、ＤＱＰＳＫ信号光の直交（quadrature）成分を復調した電気信号Ｑｋが生成される。
【００１６】
上記光受信器に用いられる遅延干渉計として、光導波路型の構成以外に、例えば光ファイバ融着カプラの組み合わせによる構成なども知られている。更に、光周波数偏移変調（ＦＳＫ：Frequency Shift Keying）方式又は光位相偏移変調（ＰＳＫ：Phase Shift Keying）方式の信号光を復調する際に、偏光保存ファイバの２つの固有軸間の伝搬遅延時間差を利用してマッハツェンダ型の遅延干渉計を構成したものも、例えば下記の特許文献２等により知られている。
【００１７】
光受信器に入力される信号は、前述の変調信号ρｋ，ηｋにより位相変調したＤＱＰＳＫ信号光であるが、該光受信器から出力される電気信号は、プリコード前のデータ信号Ｉｋ，Ｑｋである。即ち、前述のプリコーダ３−５は、差動位相偏移変調方式の受信器から直接出力される信号が、送信すべきデータ信号Ｉｋ，Ｑｋと合致した信号として出力されるよう、送信データ信号Ｉｋ，Ｑｋに、前述の式（２）の論理演算を施した信号ρｋ，ηｋで位相変調したＤＱＰＳＫ信号を送信する。このようなプリコーダに関しては下記の非特許文献２も紹介されている。
【００１８】
前述の参考技術文献を以下に列挙する。
【特許文献１】特表２００４−５１６７４３号公報
【特許文献２】特開平５−２６８１５９号公報
【非特許文献１】A. H. Gnauck et al., "Spectrally Efficient (0.8 b/s/Hz) 1-Tb/s (25 x 42.7 Gb/s) RZ-DQPSK Transmission Over 28 100-km SSMF Spans With 7 Optical Add/Drops", ECOC2004, PD.4.4.1
【非特許文献２】R.A.Griffin and A.C.Carter,"Optical Differential Quadrature Phase-Shift Key(oDQPSK) for High Capacity Transmission" Technical Digest of OFC2002,WX6
【００１９】
上述の光送信器及び光受信器を用いたＤＱＰＳＫ対応トランスポンダの従来の構成例を図６に示す。同図は、４０ギガビットレートのトランスポンダの構成例を示している。同図において、破線より左側はクライアント（ユーザ）側、破線より右側は波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）伝送のネットワーク側である。
【００２０】
図６のトランスポンダにおいて、クライアント（ユーザ）側からのデータ信号が光ファイバを通して４０ギガビットレートの光受信器（４０Ｇ  ＯＲ  ＶＳＲ）６−１で受信される。該光受信器（４０Ｇ  ＯＲ  ＶＳＲ）６−１からは、電気信号に変換されたデータ信号が２．５ギガビットレートで１６個のパラレルデータ信号として出力される。
【００２１】
光受信器６−１からの出力信号は、フレーマＬＳＩ６−２により、例えば、ＳＯＮＥＴ／ＳＤＨ（Synchronous Optical NETwork/Synchronous Digital Hierarchy）又はＯＴＮ（ＩＴＵ−ＴＧ．７０９勧告の光伝送ネットワークのインタフェース）等の多重フレームにフレーム化され、その際にオーバヘッドが付加されるため、フレーマＬＳＩ６−２から２．７ギガビットレートの１６個のパラレルデータ信号として出力される。
【００２２】
フレーマＬＳＩ６−２からの２．７ギガビットレートの１６個のパラレルデータ信号は、シリアライザ（ＳＥＲ）６−３により、約４３ギガビットレートの直列データ信号に変換され、シリアライザ（ＳＥＲ）６−３からの出力信号は、多重分離部（ＤＥＭＵＸ）６−４により１対２の多重分離が行われ、約２１．５ギガビットレートの２個のパラレルデータ信号Ｉｋ，Ｑｋに変換される。
【００２３】
多重分離部（ＤＥＭＵＸ）６−４の出力信号Ｉｋ，Ｑｋは、前述したプリコーダ６−５に入力され、プリコーダ６−５からは、前述の式（２）の論理演算によるデータ信号ρｋ，ηｋが出力される。該出力信号ρｋ，ηｋは、差動４値位相偏移変調光送信器（４０Ｇ  ＯＳ  ＤＱＰＳＫ）６−６に入力され、該差動４値位相偏移変調光送信器６−６から約４３ギガビットレートの信号光がネットワーク側に送出される。
【００２４】
一方、ネットワーク側から光ファイバを通して入力される約４３ギガビットレートの信号光は、差動４値位相偏移復調光受信器（４０Ｇ  ＯＲ  ＤＱＰＳＫ）６−７で受信され、該差動４値位相偏移復調光受信器６−７から出力される約２１．５ギガビットレートの受信データ信号Ｉｋ，Ｑｋは、多重部（ＭＵＸ）６−８で２対１の多重化が行われ、約４３ギガビットレートの直列信号に変換される。
【００２５】
多重部（ＭＵＸ）６−８からの約４３ギガビットレートの出力信号は、デシリアライザ（ＤＥＳ）６−９により約２．７ギガビットレートの１６個のパラレルデータ信号に変換され、デシリアライザ（ＤＥＳ）６−９の出力信号は、フレーマＬＳＩ６−２により、ＳＯＮＥＴ／ＳＤＨ又はＯＴＮ等の多重フレームから各チャネルのデータ信号として出力され、その約２．５ギガビットレートの１６個のパラレルデータ信号は、光送信器（４０Ｇ  ＳＲ  ＶＳＲ）６−１０により、約４０ギガビットレートのシリアルデータの光信号として光ファイバを介してクライアント側に送出される。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
前述のような例えば４０ギガビットレート以上の高ビットレートの伝送に用いられる差動位相偏移変調方式の送信器のプリコーダは、例えば差動４値位相偏移変調の場合、図４に示すような多段階の論理回路による演算を、送信データ信号のビットレートと同程度の約２０ギガビットレートのような非常に速いクロック速度で行って、データ信号を出力しなければならなかった。本発明は、差動位相偏移変調方式の送信器におけるプリコーダの論理演算を、低速のクロックで行うことを可能にする。
【課題を解決するための手段】
【００２７】
本発明の送信器は、（１）差動位相偏移変調方式に対応した送信器であって、対向する差動位相偏移復調受信器から直接出力される信号が、送信すべきデータ信号と合致した信号として出力されるよう、送信器において、送信すべきデータ信号と１シンボル前の変調信号とを用いてプリコードした変調信号で位相変調した信号を送信する送信器において、前記送信すべきデータ信号と１シンボル前の変調信号とを用いて変調信号をプリコードするプリコーダを複数個設け、順番に複数個ずつ取り出した送信すべきデータ信号に対して、該複数のプリコーダにより並列的に同時にプリコードの論理演算を行い、その次の周期で、次の順番の複数のデータ信号に対して同様のプリコードの論理演算を並列的に同時に行う動作を、順次行うことを特徴とする。
【００２８】
また、（２）前記複数個のプリコーダは、それぞれ、差動４値位相偏移変調方式に対応したプリコードの論理演算を行うことを特徴とする。
【００２９】
また、（３）前記複数個のプリコーダを、送信データを多重フレーム化するフレーマ機能部と一体化してＬＳＩ化したことを特徴とする。
【００３０】
また、本発明のトランスポンダは、（４）差動位相偏移変調方式に対応したトランスポンダであって、対向する差動位相偏移復調受信器から直接出力される信号が、送信すべきデータ信号と合致した信号として出力されるよう、送信部において、送信すべきデータ信号と１シンボル前の変調信号とを用いてプリコードした変調信号で位相変調した信号を送信するトランスポンダにおいて、前記送信すべきデータ信号と１シンボル前の変調信号とを用いて変調信号をプリコードするプリコーダを複数個設け、順番に複数個ずつ取り出した送信すべきデータ信号に対して、該複数のプリコーダにより並列的に同時にプリコードの論理演算を行い、その次の周期で、次の順番の複数のデータ信号に対して同様のプリコードの論理演算を並列的に同時に行う動作を、順次行うことを特徴とする。
【００３１】
また、（５）前記（４）の複数個のプリコーダは、それぞれ、高速ビットレートの光伝送を行う差動４値位相偏移変調方式に対応したプリコードの論理演算を行うことを特徴とする。
【００３２】
また、（６）前記（３）又は（４）の複数個のプリコーダを、送信データを多重フレーム化するフレーマ機能部と一体化してＬＳＩ化したことを特徴とする。
【発明の効果】
【００３３】
本発明によれば、プリコーダを複数個設け、プリコードの論理演算を並列的に行うことにより、各プリコーダの論理演算を低速で動作させることができ、プリコーダの論理回路素子として高速のものを用いる必要がなく、低速動作の安価な安定した回路素子を用いてプリコーダを構成することができ、特に、高速ビットレートの光伝送を行う差動４値位相偏移変調方式のプリコードにおいて低速動作が可能であり好適に適用される。
【００３４】
また、プリコーダの論理演算を低速で行うことができるため、多重伝送する送信データを並列的に処理して多重化フレーム化するフレーマＬＳＩとプリコーダとを一体化してＬＳＩ構成化することにより、差動位相偏移変調方式の送信器を低コストで構成することが可能となる。
【発明を実施するための最良の形態】
【００３５】
図１は本発明によるプリコーダの構成例を示す。同図に示すプリコーダの構成例は、前述の論理式（２）の論理演算を行うプリコーダを８個並列的に設け、順番に８個ずつ取り出したシンボル（データ信号）に対して並列的に同時に論理演算を行い、その次の周期で、再び次の順番の８個のシンボル（データ信号）に対して並列的に同時に論理演算を行い、以降同様の演算処理を繰り返すように構成したものである。
【００３６】
つまり、８ｋ番目のデータ信号Ｉ８ｋ，Ｑ８ｋに対して論理演算を行う第１のプリコーダ１−１と、８ｋ＋１番目のデータ信号Ｉ８ｋ＋１，Ｑ８ｋ＋１に対して論理演算を行う第２のプリコーダ１−２と、８ｋ＋２番目のデータ信号Ｉ８ｋ＋２，Ｑ８ｋ＋２に対して論理演算を行う第３のプリコーダ（図示省略）と、８ｋ＋３番目のデータ信号Ｉ８ｋ＋３，Ｑ８ｋ＋３に対して論理演算を行う第４のプリコーダ（図示省略）と、８ｋ＋４番目のデータ信号Ｉ８ｋ＋４，Ｑ８ｋ＋４に対して論理演算を行う第５のプリコーダ（図示省略）と、８ｋ＋５番目のデータ信号Ｉ８ｋ＋５，Ｑ８ｋ＋５に対して論理演算を行う第６のプリコーダ（図示省略）と、８ｋ＋６番目のデータ信号Ｉ８ｋ＋６，Ｑ８ｋ＋６に対して論理演算を行う第７のプリコーダ（図示省略）と、８ｋ＋７番目のデータ信号Ｉ８ｋ＋７，Ｑ８ｋ＋７に対して論理演算を行う第８のプリコーダ１−８とを設け、各プリコーダの演算結果を、ＤＱＰＳＫの変調信号として出力する。
【００３７】
そして、の演算結果ρ８ｋ，η８ｋを次段の第２のプリコーダ１−２に入力し、第２のプリコーダ１−２の演算結果ρ８ｋ＋１，η８ｋ＋１を次段の第３のプリコーダ（図示省略）に入力し、第３のプリコーダの演算結果ρ８ｋ＋２，η８ｋ＋２を次段の第４のプリコーダ（図示省略）に入力し、第４のプリコーダの演算結果ρ８ｋ＋３，η８ｋ＋３を次段の第５のプリコーダ（図示省略）に入力し、第５のプリコーダの演算結果ρ８ｋ＋４，η８ｋ＋４を次段の第６のプリコーダ（図示省略）に入力し、第６のプリコーダの演算結果ρ８ｋ＋５，η８ｋ＋５を次段の第７のプリコーダ（図示省略）に入力し、第７のプリコーダの演算結果ρ８ｋ＋６，η８ｋ＋６を次段の第８のプリコーダ１−８に入力し、第８のプリコーダ１−８の演算結果ρ８ｋ＋７，η８ｋ＋７を、次段の（次回の論理演算周期において次段となる）第１のプリコーダ１−１に、保持回路１−９を介して入力するように接続する。
【００３８】
第１から第８の各プリコーダ１−１〜１−８で行われる演算の論理式は次式（３）のとおりである。
【数３】
2006245647.tif 000005
【００３９】
このように、複数個のプリコーダを並列的に設けて、複数個のプリコーダで同時に複数のデータ信号に対して論理演算を行うことにより、各プリコーダは低速のクロックで動作させることが可能であり、例えば、従来、約２０ギガビットレートのクロックで動作させていたプリコーダは、８個並列的に備えることにより、８分の１の約２．５ギガビットレートのクロックで動作させることが可能となる。なお、上記ではプリコーダを８個並列的に備える場合について記したが、Ｎ個(Ｎは整数)だけ並列的に備える場合にも上記と同様である。
【実施例１】
【００４０】
図２は本発明によるプリコーダを適用したＤＱＰＳＫ対応トランスポンダの構成例を示す。本発明による送信器を適用したＤＱＰＳＫ対応トランスポンダは、従来、図６に示すように差動４値位相偏移変調光送信器（４０Ｇ  ＯＳ  ＤＱＰＳＫ）６−６の前段にプリコーダ６−５を設けていたものを、図２に示すように、フレーマＬＳＩ２−１の中に、フレーマ機能部２−２の直後に並列プリコーダ２−３を配置し、該並列プリコーダ２−３をフレーマ機能と一体化してＬＳＩ化したものである。
【００４１】
なお、図２の並列プリコーダ２−３は、図１に示した８個並列配置のプリコーダであり、他の構成要素は、図６に示した構成要素と同様のものであるので、同一の構成要素に同一の符号を付し、重複した説明は省略する。
【００４２】
前述したように、プリコーダを８個並列的に設けることにより、従来、約２０ギガビットレートのクロックで動作させていたプリコーダを、その８分の１の約２．５ギガビットレートのクロックで動作させることができ、このため、約２．７ギガビットレートで動作する従来のフレーマＬＳＩと、同一のクロックで動作させることが可能となり、フレーマ機能部とプリコーダとを一体化してＬＳＩ化することが可能となる。なお、上記ではプリコーダを８個並列的に設けた場合について記したが、Ｎ個(Ｎは整数)だけ並列的に備える場合にも上記と同様である。
【図面の簡単な説明】
【００４３】
【図１】本発明によるプリコーダの構成例を示す図である。
【図２】本発明によるプリコーダを適用したＤＱＰＳＫ対応トランスポンダの構成例を示す図である。
【図３】ＤＱＰＳＫ方式を適用した光送信器の構成を示す図である。
【図４】従来のプリコーダの構成例を示す図である。
【図５】ＤＱＰＳＫ信号光を復調する光受信器の構成例を示す図である。
【図６】従来のＤＱＰＳＫ対応トランスポンダの構成例を示す図である。
【符号の説明】
【００４４】
１−１  第１のプリコーダ
１−２  第２のプリコーダ
１−８  第８のプリコーダ
１−９  保持回路
【図１】
2006245647.tif 000006
【図２】
2006245647.tif 000007
【図３】
2006245647.tif 000008
【図４】
2006245647.tif 000009
【図５】
2006245647.tif 000010
【図６】
2006245647.tif 000011