(57)【要約】【課題】  スイッチング素子を大型化せずに高温動作時におけるスイッチング素子の特性劣化や破壊を防止できるスイッチング素子保護回路を提供する。【解決手段】  本発明によるスイッチング素子保護回路は、ＭＯＳ-ＦＥＴ(4)の動作温度を検出する温度検出用サーミスタ(11)と、温度検出用サーミスタ(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較回路(12)と、過電圧保護回路(10)の検出電圧を設定する２つのアバランシェダイオード(5,6)とＭＯＳ-ＦＥＴ(4)の制御端子(G)との間に接続された切換手段(13)を構成するトランジスタ(14)とを備え、比較回路(12)の保全信号が発生したときにトランジスタ(14)をオン状態にして過電圧保護回路(10)の検出電圧を低下させる。これにより、高温動作時のＭＯＳ-ＦＥＴ(4)が低下した安全動作領域内での動作に切り換わるので、高温動作時におけるＭＯＳ-ＦＥＴ(4)の特性劣化や破壊を防止できる。【選択図】  図１
2006352931.tif 000002
【特許請求の範囲】
【請求項１】
直流電源及び負荷に対して直列に接続された第１及び第２の主端子を有するスイッチング素子と、該スイッチング素子の制御端子に制御信号を付与することにより前記スイッチング素子をオン・オフ制御させて前記直流電源から前記負荷に直流電力を供給する駆動回路と、前記スイッチング素子の第１及び第２の主端子の一方と前記制御端子との間に接続された過電圧保護手段とを備え、前記スイッチング素子のターンオフ時に前記スイッチング素子の第１及び第２の主端子間に発生する電圧が所定のレベルを超えるとき、前記過電圧保護手段がオン状態となり、前記スイッチング素子の制御端子に制御信号を付与して、前記スイッチング素子をターンオンさせるスイッチング素子保護回路において、
前記スイッチング素子の動作温度を検出する温度検出手段と、
該温度検出手段により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較手段と、
前記過電圧保護手段の検出電圧を設定する複数の電圧設定素子と前記スイッチング素子の制御端子との間に接続された切換手段とを備え、
該切換手段は、前記比較手段の保全信号が発生したとき、前記過電圧保護手段の検出電圧を低下させることを特徴とするスイッチング素子保護回路。
【請求項２】
前記負荷は、誘導性負荷であり、
前記過電圧保護手段は、降伏特性を有する複数の定電圧素子を直列に接続して構成され、
前記切換手段は、前記複数の定電圧素子の一部と並列に接続され、前記比較手段の保全信号によりオン状態となるスイッチ手段から成る請求項１に記載のスイッチング素子保護回路。
【請求項３】
前記負荷は、誘導性負荷であり、
前記過電圧検出手段は、降伏特性を有する複数の定電圧素子を並列に接続して構成され、
前記切換手段は、前記複数の定電圧素子の一部又は各々と直列に接続された少なくとも一つのスイッチ手段から成り、
前記比較手段は、前記温度検出手段により検出した動作温度に応じて前記スイッチ手段を選択的にオン状態にする請求項１に記載のスイッチング素子保護回路。
【請求項４】
前記温度検出手段を前記スイッチング素子と同一の半導体基板上に取り付けた請求項１〜３の何れか１項に記載のスイッチング素子保護回路。
【請求項５】
少なくとも一つの前記過電圧保護手段と、少なくとも一つの前記温度検出手段と、少なくとも一つの前記スイッチ手段とを設け、
前記スイッチング素子の動作温度又は前記負荷に発生する過電圧の大きさに応じて前記スイッチ手段を切り換えることにより前記過電圧保護手段の検出電圧を調整する請求項１〜４の何れか１項に記載のスイッチング素子保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高温動作時におけるスイッチング素子の電気的特性の劣化や破壊を防止することができるスイッチング素子保護回路に関する。
【背景技術】
【０００２】
一般に、一次及び二次絶縁用のトランスを有するスイッチング電源装置では、スイッチング素子のターンオフ時にトランス等で発生する過電圧によるスイッチング素子の過熱破壊を防止するために、スイッチング素子保護回路が設けられる。図４は、従来から知られているスイッチング素子保護回路の一例を示す。図４に示すスイッチング素子保護回路では、スイッチング素子として自己消弧型のスイッチング素子、例えば図示のようにＭＯＳ-ＦＥＴ(4)が使用され、そのドレインから引き出された第１の主端子(D)を出力端子、ソースから引き出された第２の主端子(S)をＧＮＤ（接地）端子とし、両端子(D,S)間に電流制限抵抗(3)、負荷としてのパルストランス等の誘導性負荷(2)及び直流電源(1)を直列に接続することにより、例えば直流電源(1)から誘導性負荷(2)に直流電力を供給するスイッチング電源装置の主回路が構成される。また、ＭＯＳ-ＦＥＴ(4)のゲートから引き出された制御端子(G)を入力端子とし、制御端子(G)と第２の主端子(S)との間に入力電位規定抵抗(7)を接続すると共に、制御端子(G)に接続されたゲート直列抵抗(8)を介して駆動回路(9)を接続し、駆動回路(9)から出力される制御信号ＶGによってＭＯＳ-ＦＥＴ(4)をオン・オフ制御すれば、誘導性負荷(2)に供給される直流電力を制御信号ＶGの時比率に対応して制御することができる。
【０００３】
図４に示す構成において、ＭＯＳ-ＦＥＴ(4)をオン・オフ制御すると、そのターンオフに際して誘導性負荷(2)に流れる電流ＩLを遮断することにより誘導性負荷(2)のインダクタンスにエネルギが蓄積され、その放出をＭＯＳ-ＦＥＴ(4)が遮断することによりＭＯＳ-ＦＥＴ(4)のドレイン−ソース間、即ち第１及び第２の主端子(D,S)間に過渡的な過電圧が発生する。このような過電圧がＭＯＳ-ＦＥＴ(4)の定格電圧を超えると素子が過熱して破壊されるため、過電圧保護手段としての過電圧保護回路(10)が設けられる。
【０００４】
過電圧保護回路(10)は、ＭＯＳ-ＦＥＴ(4)のドレイン−ゲート間、即ち第１の主端子(D)と制御端子(G)との間に互いに逆極性で直列に接続された２つのアバランシェ（雪崩）ダイオード(5,6)から構成され、各アバランシェダイオード(5,6)はＰＮ接合における逆方向電圧が降伏電圧を超えると逆方向電流が急激に増加するアバランシェ降伏（雪崩降伏）特性を有する。これにより、ＭＯＳ-ＦＥＴ(4)がオンからオフ状態となったときに誘導性負荷(2)のインダクタンスにより発生する過電圧がアバランシェダイオード(5)の降伏電圧を超えると、ＭＯＳ-ＦＥＴ(4)の制御端子(G)に電圧信号が付与され、ターンオフ過程にあるＭＯＳ-ＦＥＴ(4)が一時的にオン状態となる。このとき、誘導性負荷(2)の蓄積エネルギがＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)を介して接地側に放出されるので、ＭＯＳ-ＦＥＴ(4)のドレイン−ソース間に印加される過電圧が安全なレベルに制限され、ＭＯＳ-ＦＥＴ(4)を過電圧から保護することができる。また、アバランシェダイオード(5)に対して逆極性に接続されたもう一方のアバランシェダイオード(6)は、ＭＯＳ-ＦＥＴ(4)の高周波スイッチング過程でＭＯＳ-ＦＥＴ(4)がオンしてドレイン−ゲート間の電圧が０[Ｖ]近くまで低下したとき、ゲートに付与される制御信号ＶGにより制御端子(G)から過電圧保護回路(10)を介して第１の主端子(D)に向けて電流が流れることを防止する。
【０００５】
なお、上記のスイッチング素子保護回路以外に、ＭＯＳ-ＦＥＴ(4)のドレイン−ソース間と並列に図示しないアバランシェダイオードから成る過電圧保護回路、又はスナバ回路を設けて、ドレイン−ソース間に印加される過電圧を制限するスイッチング素子保護回路も知られている。以上で述べた構成と略類似の構成を有するスイッチング素子保護回路は、例えば下記の特許文献１に開示されている。
【特許文献１】特開平７−２８８４５６号公報（第６頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、図４に示す構成の回路では、ＭＯＳ-ＦＥＴ(4)のオフ時に誘導性負荷(2)の蓄積エネルギを放出する必要があり、また一般的なＭＯＳ-ＦＥＴでは順バイアス動作時の安全動作領域（ＳＯＡ：Ｓafe Ｏperation Ａrea）の方が逆バイアス動作時の安全動作領域よりも支配的であるため、ＭＯＳ-ＦＥＴ(4)のドレイン−ゲート間に過電圧保護回路(10)が接続される。即ち、ＭＯＳ-ＦＥＴ(4)のオフ時に誘導性負荷(2)の蓄積エネルギの放出により逆起電圧が発生すると、ＭＯＳ-ＦＥＴ(4)のドレインから引き出された第１の主端子(D)の電位が上昇する。第１の主端子(D)の電位が上昇して過電圧保護回路(10)を構成するアバランシェダイオード(5)が降伏（ブレークダウン）状態になると、第１の主端子(D)から過電圧保護回路(10)を通してＭＯＳ-ＦＥＴ(4)のゲートから引き出された制御端子(G)に電流が流れ込み、ＭＯＳ-ＦＥＴ(4)のゲートの電位が上昇してＭＯＳ-ＦＥＴ(4)がオン状態となる。ＭＯＳ-ＦＥＴ(4)がオンしてドレイン電流ＩDが流れ始めると、第１の主端子(D)の電位の上昇が停止し、誘導性負荷(2)の蓄積エネルギが放出される。このときの動作は、ＭＯＳ-ＦＥＴ(4)において順バイアス動作となるため、安全動作領域が高くなる。
【０００７】
しかしながら、ＭＯＳ-ＦＥＴ(4)の安全動作領域（ＳＯＡ）は温度の上昇に伴い低下するため、ＭＯＳ-ＦＥＴ(4)を連続的にオン・オフ動作させる場合には温度が上昇し、低下した安全動作領域の限界を超えて素子が破壊される場合がある。また、ＭＯＳ-ＦＥＴ(4)の動作温度の上昇に伴ってドレイン−ソース間の内部抵抗が増加するため、ＭＯＳ-ＦＥＴ(4)のドレイン−ソース間の電圧ＶDSが上昇し、最大定格以下で使用していても特性の劣化や破壊を引き起こすことがある。一方、誘導性負荷(2)のインダクタンスの値が変動した場合、例えばインダクタンスの値が増加した場合には、誘導性負荷(2)に流れる電流ＩLの値が同一であっても放出されるエネルギが大きくなるため、結局、安全動作領域の限界を超えて素子が破壊される可能性がある。
【０００８】
ここで、素子の破壊防止対策としては、ＭＯＳ-ＦＥＴ(4)の最大定格を十分に大きくして異常時を含めた全ての動作に対して安全動作領域に余裕を持たせることが考えられるが、ＭＯＳ-ＦＥＴ(4)が大型となり、製造コストも高騰する問題点がある。また、ＭＯＳ-ＦＥＴ(4)のオン時のドレイン電流ＩDの値（図２(Ｂ)の期間Ａ）を制限して誘導性負荷(2)に蓄積されるエネルギを制限することも考えられるが、電流制限抵抗(3)の抵抗値にばらつきがあっても電流制限回路等により対応できる反面、他の要因、例えば温度上昇による安全動作領域の低下等に対しては効果がない問題点がある。更に、温度が上昇したときにＭＯＳ-ＦＥＴ(4)のオン時のドレイン電流ＩD（図２(Ｂ)の期間Ａ）を低下させることも考えられるが、ＭＯＳ-ＦＥＴ(4)のオン時の発熱や平均温度の上昇に対しては効果がある反面、最も発熱量の多い過電圧のクランプ時（図２(Ｃ)の期間Ｂ）に対しては十分な効果が得られない問題点がある。したがって、現実的にはＭＯＳ-ＦＥＴ(4)の最大定格を十分に大きくする以外に方法がなく、このためＭＯＳ-ＦＥＴ(4)が大型となる欠点があった。
【０００９】
そこで、本発明はスイッチング素子を大型化せずに高温動作時におけるスイッチング素子の特性劣化や破壊を防止できるスイッチング素子保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明によるスイッチング素子保護回路は、直流電源(1)及び負荷(2)に対して直列に接続された第１及び第２の主端子(D,S)を有するスイッチング素子(4)と、スイッチング素子(4)の制御端子(G)に制御信号(VG)を付与することによりスイッチング素子(4)をオン・オフ制御させて直流電源(1)から負荷(2)に直流電力を供給する駆動回路(9)と、スイッチング素子(4)の第１及び第２の主端子(D,S)の一方と制御端子(G)との間に接続された過電圧保護手段(10)とを備え、スイッチング素子(4)のターンオフ時にスイッチング素子(4)の第１及び第２の主端子(D,S)間に発生する電圧(VDS)が所定のレベルを超えるとき、過電圧保護手段(10)がオン状態となり、スイッチング素子(4)の制御端子(G)に制御信号(VG)を付与して前記スイッチング素子(4)をターンオンさせる。このスイッチング素子保護回路は、スイッチング素子(4)の動作温度を検出する温度検出手段(11)と、温度検出手段(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較手段(12)と、過電圧保護手段(10)の検出電圧を設定する複数の電圧設定素子(5,6)とスイッチング素子(4)の制御端子(G)との間に接続された切換手段(13)とを備え、切換手段(13)は比較手段(12)の保全信号が発生したときに過電圧保護手段(10)の検出電圧を低下させる。
【００１１】
スイッチング素子(4)の動作温度が上昇すると、スイッチング素子(4)の安全動作領域が低下すると共に、スイッチング素子(4)の第１及び第２の主端子(D,S)間の内部抵抗が増加する。これに伴って第１及び第２の主端子(D,S)間の電圧(VDS)が上昇し、最大定格以下で使用していても特性の劣化や破壊を起こすことがある。そこで、温度検出手段(11)によりスイッチング素子(4)の動作温度を検出し、比較手段(12)は温度検出手段(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する。比較手段(12)の保全信号が発生したとき、過電圧保護手段(10)の検出電圧を設定する複数の電圧設定素子(5,6)とスイッチング素子(4)の制御端子(G)との間に接続された切換手段(13)は、過電圧保護手段(10)の検出電圧を低下させて、スイッチング素子(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、高温動作時に、過電圧保護手段(10)は低下された電圧レベルでオン状態となり、スイッチング素子(4)をターンオンさせるので、スイッチング素子(4)の特性劣化や破壊を防止することができる。
【００１２】
本発明の一実施の形態では、負荷(2)は誘導性負荷であり、過電圧保護手段(10)は降伏特性を有する複数の定電圧素子(5,6)を直列に接続して構成され、切換手段(13)は複数の定電圧素子(5,6)の一部(6)と並列に接続され比較手段(12)の保全信号によりオン状態となるスイッチ手段(14)から成る。負荷(2)が誘導性のときは、スイッチング素子(4)のターンオフ時にスイッチング素子(4)の第１及び第２の主端子(D,S)間に過電圧(VDS)が発生する。この過電圧(VDS)が複数の定電圧素子(5,6)の降伏電圧を超えると、過電圧保護手段(10)がオン状態となり、スイッチング素子(4)の制御端子(G)に制御信号(VG)が付与されてスイッチング素子(4)がターンオンする。これにより、スイッチング素子(4)を過電圧から保護することができる。温度検出手段(11)により検出したスイッチング素子(4)の動作温度が所定のレベルを越えると、比較手段(12)から保全信号が出力され、複数の定電圧素子(5,6)の一部(6)と並列に接続されたスイッチ手段(14)がオン状態となる。これにより、複数の定電圧素子(5,6)の一部(6)が短絡されて過電圧保護手段(10)の検出電圧が低下するので、スイッチング素子(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、高温動作時に、スイッチング素子(4)を過電圧から保護すると共に、スイッチング素子(4)の特性劣化や破壊を防止することができる。
【００１３】
本発明の他の実施の形態では、負荷(2)は誘導性負荷であり、過電圧検出手段(10)は降伏特性を有する複数の定電圧素子(5,6)を並列に接続して構成され、切換手段(13)は複数の定電圧素子(5,6)の一部又は各々と直列に接続された少なくとも一つのスイッチ手段(14a,14b)から成り、比較手段(12)は温度検出手段(11)により検出した動作温度に応じてスイッチ手段(14a,14b)を選択的にオン状態にする。負荷(2)が誘導性のときは、スイッチング素子(4)のターンオフ時にスイッチング素子(4)の第１及び第２の主端子(D,S)間に過電圧(VDS)が発生する。この過電圧(VDS)が複数の定電圧素子(5,6)の降伏電圧を超えると、過電圧保護手段(10)がオン状態となり、スイッチング素子(4)の制御端子(G)に制御信号(VG)が付与されてスイッチング素子(4)がターンオンする。これにより、スイッチング素子(4)を過電圧から保護することができる。温度検出手段(11)により検出したスイッチング素子(4)の動作温度に応じて比較手段(12)により複数の定電圧素子(5,6)と直列に接続されたスイッチ手段(14a,14b)が選択的にオン状態となり、過電圧保護手段(10)の検出電圧が低下するので、スイッチング素子(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、高温動作時に、スイッチング素子(4)を過電圧から保護すると共に、スイッチング素子(4)の特性劣化や破壊を防止することができる。
【００１４】
また、温度検出手段(11)をスイッチング素子(4)と同一の半導体基板上に取り付けた場合は、スイッチング素子(4)の発熱部分と温度検出手段(11)との熱的な結合が密となるため、スイッチング素子(4)の温度上昇を温度検出手段(11)により迅速且つ正確に検出して過熱保護回路を迅速且つ確実に動作させることができる。更に、少なくとも一つの過電圧保護手段(10)と、少なくとも一つの温度検出手段(11)と、少なくとも一つのスイッチ手段(14)とを設け、スイッチング素子(4)の動作温度又は負荷(2)に発生する過電圧の大きさに応じてスイッチ手段(14)を切り換えることにより過電圧保護手段(10)の検出電圧を調整する場合は、スイッチング素子(4)の周囲温度の変化や負荷(2)の変動に対応してスイッチング素子保護回路をきめ細かく動作させることができる。
【発明の効果】
【００１５】
本発明によれば、スイッチング素子の動作温度が上昇して温度検出手段の検出温度が所定のレベルを超えたときは、切換手段により過電圧保護手段の検出電圧を低下させて、スイッチング素子を低下した安全動作領域内での動作に切り換える。このため、高温動作時に、過電圧保護手段が低下された電圧レベルでオン状態となり、スイッチング素子をターンオンさせるので、スイッチング素子の電気的特性の劣化や破壊を防止することができる。したがって、従来のようにスイッチング素子の最大定格を十分に大きくする必要がないので、スイッチング素子を大型化することなく高温動作時におけるスイッチング素子の電気的特性の劣化や過熱による破壊を防止することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明によるスイッチング素子保護回路の２つの実施の形態を図１〜図３に基づいて説明する。但し、これらの図面では図４に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
本発明のスイッチング素子保護回路は、図１に示すように、ＭＯＳ-ＦＥＴ(4)の動作温度を検出する温度検出手段としての温度検出用サーミスタ(11)と、温度検出用サーミスタ(11)により検出した動作温度が所定のレベルを越えるときに保全信号を発生する比較手段としての比較回路(12)と、過電圧保護回路(10)の検出電圧を設定する複数の電圧設定素子としての定電圧素子(5,6)とＭＯＳ-ＦＥＴ(4)の制御端子(G)との間に接続された切換手段(13)とを備え、比較回路(12)の保全信号が発生したときに切換手段(13)により過電圧保護回路(10)の検出電圧を低下させる点で、図４に示す従来のスイッチング素子保護回路と異なる。
【実施例１】
【００１７】
本発明の一実施の形態を示す実施例１の過電圧保護回路(10)は、図１に示すように、ＭＯＳ-ＦＥＴ(4)の第１の主端子(D)と制御端子(G)との間に雪崩降伏特性を有する２つの定電圧素子としてのアバランシェダイオード(5,6)を互いに同極性で直列に接続して構成される。温度検出用サーミスタ(11)は、ＭＯＳ-ＦＥＴ(4)を構成するチップ（素子）の動作温度の変化に対応して抵抗値が変化し、その抵抗値の変化をその両端電圧の変化として検出する。切換手段(13)は、アバランシェダイオード(6)と並列に接続され、比較回路(12)から出力される高い電圧(Ｈ)レベルの保全信号によりオン状態となるスイッチ手段としてのトランジスタ(14)から成る。比較回路(12)は、温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを越えるときに高い電圧(Ｈ)レベルの保全信号をトランジスタ(14)のベースに付与する。その他の構成は、図４に示す従来のスイッチング素子保護回路と略同様である。
【００１８】
上記の構成において、図２(Ａ)に示すように、駆動回路(9)からゲート直列抵抗(8)を介してＭＯＳ-ＦＥＴ(4)の制御端子(G)に付与される制御信号ＶGが時刻ｔ0にて低い電圧(Ｌ)レベルから高い電圧(Ｈ)レベルになると、ＭＯＳ-ＦＥＴ(4)がオン状態となり、誘導性負荷(2)に直流電源(1)の電圧が印加され、誘導性負荷(2)に流れる電流ＩLが徐々に増加してエネルギが蓄積される。誘導性負荷(2)に印加される電圧は、電流制限抵抗(3)で直流電源(1)の電圧を分圧した分だけ低下するので、誘導性負荷(2)に流れる電流ＩLが制限される。これに伴って、ＭＯＳ-ＦＥＴ(4)に流れるドレイン電流ＩDが図２(Ｂ)に示すように徐々に増加し、時刻ｔ1にて電流制限抵抗(3)で制限された電流値になると、次にＭＯＳ-ＦＥＴ(4)がターンオフするまでの期間Ａだけその電流値を保持する。
【００１９】
時刻ｔ2において、図２(Ａ)に示すようにＭＯＳ-ＦＥＴ(4)の制御端子(G)に付与される制御信号ＶGが高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルになると、ＭＯＳ-ＦＥＴ(4)がターンオフし、誘導性負荷(2)に逆起電圧が発生して蓄積されたエネルギが放出される。これにより、ＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間に過渡的な過電圧が発生して図２(Ｃ)に示すようにＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSが急激に上昇し、過電圧保護回路(10)を構成するアバランシェダイオード(5,6)の降伏電圧によりクランプされる。ＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間に発生した過電圧は、過電圧保護回路(10)によりＭＯＳ-ＦＥＴ(4)の制御端子(G)に付与され、制御端子(G)の電圧が一時的に上昇するため、ターンオフ過程にあるＭＯＳ-ＦＥＴ(4)が一時的にオン状態となる。これにより、誘導性負荷(2)に蓄積されたエネルギがＭＯＳ-ＦＥＴ(4)の第１又は第２の主端子(D,S)を介して接地側に放出され、第１及び第２の主端子(D,S)間に印加される過電圧が安全なレベルに制限されるので、ＭＯＳ-ＦＥＴ(4)を過電圧から保護することができる。これと共に、ＭＯＳ-ＦＥＴ(4)に流れるドレイン電流ＩDは図２(Ｂ)に示すように徐々に減少して行くが、ＭＯＳ-ＦＥＴ(4)では第１及び第２の主端子(D,S)間に印加される過電圧ＶDSとドレイン電流ＩDとの積に等しい電力損失が発生するため、ＭＯＳ-ＦＥＴ(4)を構成する素子の温度が急激に上昇する。
【００２０】
ＭＯＳ-ＦＥＴ(4)を構成する素子の動作温度は、温度検出用サーミスタ(11)により電圧として検出され、時刻ｔ3において温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えると、比較回路(12)から切換手段(13)を構成するトランジスタ(14)のベースに高い電圧(Ｈ)レベルの保全信号が付与され、トランジスタ(14)がオン状態となる。これにより、過電圧保護回路(10)のアバランシェダイオード(6)が短絡され、過電圧保護回路(10)の検出電圧、即ちＭＯＳ-ＦＥＴ(4)の第１の主端子(D)と制御端子(G)との間の電圧が低下する結果、図２(Ｃ)に示すようにＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSが低下する。このため、ＭＯＳ-ＦＥＴ(4)を安全動作領域（ＳＯＡ）内での動作に切り換えることができる。一方、ＭＯＳ-ＦＥＴ(4)に流れるドレイン電流ＩDは図２(Ｂ)に示すように引き続き徐々に減少して行き、時刻ｔ5において誘導性負荷(2)の蓄積エネルギの放出が完了するとドレイン電流ＩDは略ゼロとなる。これと共に、図２(Ｃ)に示すようにＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSが時刻ｔ3における値から略０[Ｖ]まで急激に降下する。
【００２１】
ここで、図２(Ｂ)及び(Ｃ)の破線部は図４に示す従来の回路の場合を示す。図４に示す従来の回路の場合は、ＭＯＳ-ＦＥＴ(4)のターンオフ時に第１及び第２の主端子(D,S)間に発生する高い過電圧により誘導性負荷(2)の蓄積エネルギを放出するため、時刻ｔ5よりも早い時刻ｔ4で蓄積エネルギの放出が完了する。しかし、過電圧保護回路(10)により過電圧をクランプする期間ＢにおけるＭＯＳ-ＦＥＴ(4)の動作温度の上昇が大きいため、ＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSとドレイン電流ＩDが動作温度の上昇により低下した安全動作領域を超えると、ＭＯＳ-ＦＥＴ(4)が過熱により破壊される。これに対して、図１に示す実施例１の回路の場合は、誘導性負荷(2)の蓄積エネルギを放出するための電圧ＶDSが低いため、図４に示す従来の回路の場合よりも蓄積エネルギの放出期間が長くなる。しかし、ＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSが低い分だけＭＯＳ-ＦＥＴ(4)で発生する電力損失が低減されるため、過電圧のクランプ期間ＢにおけるＭＯＳ-ＦＥＴ(4)の動作温度の上昇も図４に示す従来の回路の場合に比較して低く抑えられる。
【００２２】
実施例１では、温度検出用サーミスタ(11)によりＭＯＳ-ＦＥＴ(4)の動作温度を検出し、その動作温度が所定のレベルを越えるときに比較回路(12)から切換手段(13)を構成するトランジスタ(14)のベースに高い電圧(Ｈ)レベルの保全信号を付与する。これにより、トランジスタ(14)がオン状態となり、過電圧保護回路(10)を構成する２つのアバランシェダイオード(5,6)の一方(6)が短絡されるので、過電圧保護回路(10)の検出電圧が低下し、この結果、ＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSが低下する。このため、ＭＯＳ-ＦＥＴ(4)を低下した安全動作領域内での動作に切り換えることができる。したがって、ＭＯＳ-ＦＥＴ(4)の高温動作時において、過電圧保護回路(10)が低下された電圧レベルでオン状態となり、ＭＯＳ-ＦＥＴ(4)を一時的にターンオンさせるので、誘導性負荷(2)で発生する過電圧からＭＯＳ-ＦＥＴ(4)を保護することができると共に、ＭＯＳ-ＦＥＴ(4)の電気的特性の劣化や破壊を防止することができる。
【実施例２】
【００２３】
図１に示す実施例１は変更が可能である。例えば、本発明の他の実施の形態を示す実施例２のスイッチング素子保護回路は、図３に示すように、ＭＯＳ-ＦＥＴ(4)の第１の主端子(D)と制御端子(G)との間に２つのアバランシェダイオード(5,6)を並列に接続して過電圧保護回路(10)を構成し、２つのトランジスタ(14a,14b)を２つのアバランシェダイオード(5,6)の各々と直列に接続して切換手段(13)を構成する。比較回路(12)は、温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルよりも低いときは２つのトランジスタ(14a,14b)の何れか一方のベースに高い電圧(Ｈ)レベルの保全信号を付与して何れか一方のトランジスタ(14a,14b)をオン状態にし、温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えたときに２つのトランジスタ(14a,14b)の各ベースに高い電圧(Ｈ)レベルの保全信号を付与して２つのトランジスタ(14a,14b)を同時にオン状態にする。その他の構成は、図１に示す実施例１におけるスイッチング素子保護回路と略同様である。
【００２４】
実施例２では、ＭＯＳ-ＦＥＴ(4)の動作温度が上昇して温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えると、比較回路(12)により２つのトランジスタ(14a,14b)が同時にオン状態となり、過電圧保護回路(10)の検出電圧、即ちＭＯＳ-ＦＥＴ(4)の第１の主端子(D)及び制御端子(G)間の電圧が低下し、ＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSが低下する。これにより、ＭＯＳ-ＦＥＴ(4)を低下した安全動作領域（ＳＯＡ）内での動作に切り換えることができる。このため、図３に示す実施例２においても図１に示す実施例１と同様に、ＭＯＳ-ＦＥＴ(4)の高温動作時において、過電圧保護回路(10)が低下された電圧レベルでオン状態となり、ＭＯＳ-ＦＥＴ(4)を一時的にターンオンさせるので、誘導性負荷(2)で発生する過電圧からＭＯＳ-ＦＥＴ(4)を保護できると共に、ＭＯＳ-ＦＥＴ(4)の電気的特性の劣化や破壊を防止できる。
【００２５】
本発明の実施態様は前記の２つの実施例１及び２に限定されず、更に種々の変更が可能である。例えば、温度検出用サーミスタ(11)をＭＯＳ-ＦＥＴ(4)と同一の半導体基板上に取り付けてもよい。或いは半導体基板に作り付けの半導体素子の順方向電圧や逆漏れ電流等で温度を検出する温度検出手段を設けてもよい。この場合は、ＭＯＳ-ＦＥＴ(4)の発熱部分と温度検出用サーミスタ等の温度検出手段(11)との熱的な結合が密となるため、ＭＯＳ-ＦＥＴ(4)の温度上昇を温度検出手段(11)により迅速且つ正確に検出して過熱保護回路を迅速且つ確実に動作させることができる。また、複数の過電圧保護回路(10)と、複数の温度検出用サーミスタ等の温度検出手段(11)と、複数のトランジスタ(14)とを設け、ＭＯＳ-ＦＥＴ(4)の温度又は誘導性負荷(2)に発生する過電圧の大きさに応じて複数のトランジスタ(14)を適宜切り換えることにより過電圧保護回路(10)の検出電圧を調整してもよい。この場合は、ＭＯＳ-ＦＥＴ(4)の温度又は誘導性負荷(2)に発生する過電圧の大きさに応じて過電圧保護回路(10)の検出電圧が調整されるので、ＭＯＳ-ＦＥＴ(4)の周囲温度の変化や誘導性負荷(2)の変動に対応して過熱保護回路をきめ細かく動作させることができる。また、上記の実施例２では２つのトランジスタ(14a,14b)を２つのアバランシェダイオード(5,6)の各々と直列に接続して切換手段(13)を構成したが、２つのトランジスタ(14a,14b)の何れか一方を省略し、ＭＯＳ-ＦＥＴ(4)の動作温度が上昇して温度検出用サーミスタ(11)の検出電圧が所定の電圧レベルを超えたとき、比較回路(12)によりトランジスタ(14)をオン状態にしてＭＯＳ-ＦＥＴ(4)の第１の主端子(D)及び制御端子(G)間の電圧を低下させ、ＭＯＳ-ＦＥＴ(4)の第１及び第２の主端子(D,S)間の電圧ＶDSを低下させてもよい。また、上記の各実施例１及び２ではＭＯＳ-ＦＥＴ(4)のソースから引き出された第２の主端子(S)を接地電位としたが、ＭＯＳ-ＦＥＴ(4)のドレインから引き出された第１の主端子(D)を接地電位としてもよい。また、上記の各実施例１及び２では複数のアバランシェ（雪崩）ダイオードを使用して過電圧保護回路(10)を構成したが、基準電源、比較器、抵抗及びトランジスタスイッチ等を使用して過電圧保護回路(10)を構成してもよい。更に、本発明はＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）以外の自己消弧型スイッチング素子、例えばＩＧＢＴ（絶縁ゲート型トランジスタ）又はＳＩＴ（静電誘導型トランジスタ）等にも適用が可能である。
【産業上の利用可能性】
【００２６】
本発明は、高温環境下で使用されるスイッチング電源装置のスイッチング素子保護回路及びソレノイド駆動装置に効果が顕著である。
【図面の簡単な説明】
【００２７】
【図１】本発明によるスイッチング素子保護回路の一実施の形態を示す電気回路図（実施例１）
【図２】図１及び図４の各部の電圧波形及び電流波形のタイミングチャート
【図３】本発明によるスイッチング素子保護回路の他の実施の形態を示す電気回路図（実施例２）
【図４】従来のスイッチング素子保護回路を示す電気回路図
【符号の説明】
【００２８】
(1)・・直流電源、  (2)・・誘導性負荷（負荷）、  (3)・・電流制限抵抗、  (4)・・ＭＯＳ-ＦＥＴ（スイッチング素子）、  (5,6)・・アバランシェダイオード（電圧設定素子／定電圧素子）、  (7)・・入力電位規定抵抗、  (8)・・ゲート直列抵抗、  (9)・・駆動回路、  (10)・・過電圧保護回路（過電圧保護手段）、  (11)・・温度検出用サーミスタ（温度検出手段）、  (12)・・比較回路（比較手段）、  (13)・・切換手段、  (14,14a,14b)・・トランジスタ（スイッチ手段）、  (D)・・第１の主端子、  (S)・・第２の主端子、  (G)・・制御端子
【図１】
2006352931.tif 000003
【図２】
2006352931.tif 000004
【図３】
2006352931.tif 000005
【図４】
2006352931.tif 000006