(57)【要約】【課題】  半導体基板に対しダイシングを行って高い寸法精度を有する半導体素子を作製可能とする共に、歩留まりの向上を可能とする。【解決手段】  表面に回路素子が形成された半導体基板に対しダイシングを行って半導体素子に個片化する半導体装置の製造方法が、前記基板の表面側のダイシングラインの両側において、前記基板の厚さの半分以下の深さまでダイシングをそれぞれ行う第１のダイシング工程と、前記基板の裏面側のスクライブラインの中心に一回でダイシングを行う第２のダイシング工程とを有する。【選択図】  図２
2006286968.tif 000002
【特許請求の範囲】
【請求項１】
一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、
前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子のそれぞれに近接する２つの切削溝を形成する第１の切削工程と、
前記半導体基板の他方の主面において、前記第１の切削工程により生じた２つの切削溝に対応してダイシングする第２の切削工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の切削工程において、ステップカット法を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の切削工程において、スクライブライン幅より幅の大きいダイシングブレードを用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１の切削工程において、前記半導体基板に形成される切削溝の深さは、前記第２の切削工程において前記半導体基板に形成される切削溝の深さよりも小さいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記第１の切削工程において、前記半導体基板に形成される切削溝は、前記半導体基板の表面から深さ方向に向かって正のテーパを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記基板の表面の各半導体素子形成部には突起電極が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一方の主面に複数個の半導体素子が形成された半導体基板（ウェハ）をダイシング処理し、前記前記半導体素子を個片化（チップ）する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を複数個隣接して実装し、モジュール化するセンサーチップ等の電子機器においては、各半導体装置間の距離を可能な限り短くして、センサー領域が連続して途切れないように配置する必要がある。このような場合に、外形寸法精度の極めて高い半導体素子を切り出す技術が必要となる。
【０００３】
一方の主面に複数個の半導体素子が形成された半導体基板（ウェハ）を分割し、個片化して半導体素子（チップ）にするには、ダイシング工程と称される切削工程が行われる。
【０００４】
ダイシング工程では、ダイヤモンド砥粒等を埋め込んだブレードを高速で回転させながらウェハを切削することにより、半導体素子（チップ）に分離・分割する。
【０００５】
ブレードによりウェハを機械的に切削することにより、ブレード幅分の半導体基板が損失するため、ダイシングによる切削に必要な領域をウェハに設けておく必要がある。一般に、この領域の幅寸法は、ブレード幅、切削精度、半導体素子へのダメージを考慮して決められる。
【０００６】
また、ダイシングは、半導体基板に切り込む量（深さ）によって、ハーフカットとフルカットの二方法に分けられる。ハーフカット法は、半導体基板厚の途中の深さまで切り込む方式であり、通常ダイシング後に未切断の厚さ分を割る工程（ブレーキング）が必要になる。
【０００７】
これに対し、フルカット法は、半導体基板の全厚にわたり切削し、結果として半導体素子が完全に分離する深さまで切り込む方式である。分離した後、半導体素子が飛散しないように、ダイシング処理前に半導体基板の他方の主面をダイシングテープを用いて、ダイシングフレームと称される治具に固定する工程が必要である。
【０００８】
また、ダイシング工程には、通常、シングルカット法とダブルカット法の２種類が行われている。シングルカット法では、半導体基板に対して、１回の切削工程に於いて１つのダイシング溝が形成され、ダブルカット法では１回の切削工程に於いて２本のダイシング溝が形成される。
【０００９】
ダイシング加工時に切削部の周辺に発生するチッピングの影響を低減し、またブレード磨耗によるブレード幅の減少による影響を低減する目的で、ダブルカット法の採用が注目されている。
【００１０】
半導体装置の製造方法に用いられるダイシング方法に関して、特許文献１、特許文献２、特許文献３に示される技術が従来知られている。
【特許文献１】特開２００３−０４５８２６号公報
【特許文献２】特開平１０−０８３９７４号公報
【特許文献３】特開平０７−１８３２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１に示されるダイシング法では、ダイシングラインに沿って一つのダイシング溝を形成する所謂シングルカット法による半導体装置の製造方法が提案されている。
【００１２】
しかし、かかるシングルカット法では、切削処理を進めるうちにダイシングブレードの厚さが薄くなり、被切削半導体基板に於けるダイシング幅にバラツキを生じ、高い外形寸法精度が要求される半導体素子（例えば、外形寸法が目標値に対し+0/-15μｍ程度の高い精度）を形成する方法としては不適切である。
【００１３】
一方、特許文献２或いは特許文献３に示されるダイシング法では、半導体装置の表面及び裏面の両側から切削する方法が提案されている。
【００１４】
しかし、この方法でも、それぞれ1回のダイシングによって生じるブレードの摩耗によりブレード幅が細くなるため、寸法精度が不足して設計値よりチップの外形寸法が大きくなり、外形寸法精度の極めて高い半導体素子を切り出す方法として不適切である。
【００１５】
この様な、単一のダイシングブレードを用いたダイシング法に於けるダイシング幅の変化、これに基づく半導体素子の外形寸法の変化という課題に対処する為に、ダイシングブレードを２枚適用し、それぞれのダイシングブレードが半導体素子に近接してダイシングを行うことが提案されている。
【００１６】
図１に、かかる２枚のダイシングブレードを適用してのダイシング法により形成されるダイシング溝構造を示す。
【００１７】
図１に於いて、１は半導体基板（シリコン半導体基板）、２は当該半導体基板１の一方の主面（表面）に形成された半導体素子（チップ）の一部を構成する電極層、４Ａ，４Ｂは隣接する半導体素子間のダイシングラインの両側にあって、半導体素子に近接して形成され、且つ半導体基板１の他方の主面（裏面）に至って形成されたダイシング溝、６はダイシング溝４Ａ，４Ｂの内側端部を示す。
【００１８】
かかるダイシング構造にあっては、ダイシング溝４Ａ，４Ｂの内側端部（半導体素子側端部）６が、半導体素子形成部の最外周にある金属層２から一定の距離離れた位置に於いて正確に切削される為、当該半導体素子の外形寸法を高い精度で得ることができる。
【００１９】
しかしながら、かかるダイシング処理にあっては、半導体基板１の上に於けるダイシングラインの両側に於いて、半導体基板１の厚さ全てをカバーする深さまで切り込みを行う所謂フルカット法によりダイシング処理がなされている。
【００２０】
この為、半導体基板１の他方の主面（裏面）側に於いて、各ダイシング溝４Ａ，４Ｂの裏面側部分９に於いて当該半導体基板１にクラックを生じ、及び／或いはダイシング溝４Ａとダイシング溝４Ｂとの間に位置する半導体基板部分７が飛散し、半導体素子部にダメージ・損傷を与える一因となってしまう。
【００２１】
本発明は、上記の点に鑑みてなされたものであり、半導体基板に対して高い寸法精度を有するダイシング処理を行って、所望の外形寸法を有する半導体素子を作製可能とする共に、歩留まりの向上を可能とする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記の課題を解決するために、本発明の半導体装置の製造方法は、一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子のそれぞれに近接する２つの切削溝を形成する第１の切削工程と、前記半導体基板の他方の主面において、前記第１の切削工程により生じた２つの切削溝に対応してダイシングする第２の切削工程とを有することを特徴とする。
【００２３】
また、上記の半導体装置の製造方法は、前記第１の切削工程において、ステップカット法を用いるよう構成してもよい。
【００２４】
また、上記の半導体装置の製造方法は、前記第２の切削工程において、スクライブライン幅より幅の大きいダイシングブレードを用いるよう構成してもよい。
【００２５】
また、上記の半導体装置の製造方法は、前記第１の切削工程において、前記半導体基板に形成される切削溝の深さが、前記第２の切削工程において前記半導体基板に形成される切削溝の深さより小さくなるよう構成してもよい。
【００２６】
また、上記の半導体装置の製造方法は、前記第１の切削工程において、前記半導体基板に形成される切削溝が前記半導体基板の表面から深さ方向に向かって正のテーパを有するよう構成してもよい。
【００２７】
また、上記の半導体装置の製造方法は、前記基板の表面の各半導体素子形成部に突起電極が形成されるよう構成してもよい。
【発明の効果】
【００２８】
本発明の半導体装置の製造方法によれば、高い寸法精度を有する半導体素子を容易に作製でき、かつ、ダイシング処理の際、半導体基板材料等の飛散を防止することができ、もって半導体素子の表面にダメージや損傷を発生することがなく、かつ高い外形寸法精度を有する半導体素子を高い製造歩留まりをもって製造することができる。
【発明を実施するための最良の形態】
【００２９】
本発明を実施するための形態について図面と共に説明する。
【００３０】
本発明の一実施形態に係る半導体装置の製造方法により形成されるダイシング溝の構成を図２（ａ）及び図２（ｂ）に示す。
【００３１】
図２（ａ）及び図２（ｂ）において、１は半導体基板（ウェハ）であり、２は当該半導体基板１の一方の主面（表面）１０にマトリックス状に配列・形成された複数個の半導体素子それぞれの最外周部に配置されて例えば耐湿リングを構成する金属層である。また、１１は当該半導体基板１の他方の主面（裏面）を示す。
【００３２】
ここで、１４Ａ，１４Ｂ及び１５Ａ，１５Ｂは、半導体基板１の表面１０側から、ダイシングラインＤＬｘ，ＤＬｙに沿って、当該半導体基板１の厚さ方向に、且つ縦方向及び横方向に形成されたダイシング溝であり、１６は当該ダイシング溝の側面を示す。
【００３３】
また、破線１８は、後の工程において、半導体基板１の他方の主面(裏面)１１において、前記ダイシング溝１４Ａ，１４Ｂ間に対応して切削されるダイシング溝の形成領域を示す。
【００３４】
図２に示されるダイシング構造を形成する際、半導体基板１の表面１０側におけるダイシング処理は、ダイシングラインＤＬの両側において、半導体素子の最外周に配置された金属層2に沿って、半導体基板１の厚さＴの半分程の深さまで切削を行う所謂ハーフカット法で行われ、ダイシング溝１４Ａ，１４Ｂ及びダイシング溝１５Ａ，１５Ｂが形成される。
【００３５】
このとき、各ダイシング溝はその内端（半導体素子側端部）が、半導体素子の最外周にある金属層２から一定の距離離れた位置となるように切削される。
【００３６】
かかるハーフカット法によりダイシング処理を行うことにより、ダイシング溝１４Ａと１４Ｂとの間、或いはダイシング溝１５Ａと１５Ｂとの間に位置する半導体基板部分１Ａが割れて飛散することを防止できる。
【００３７】
厚さ５５０μｍ程の半導体基板１においては、ダイシング溝１４Ａ，１４Ｂ，１５Ａ，１５Ｂの表面における切削幅は２０〜２５μｍ、切削深さは１００〜２００μｍとされ、隣り合う半導体素子間の最外周の金属層２間の幅Ｂ（スクライブ幅）は１５０μｍ程とされる。
【００３８】
そしてかかるダイジング溝１４，１５は、半導体基板１の表面１０から深さ方向に向かって正のテーパを有する。
【００３９】
図２に示されるダイシング処理工程に次いで、第２のダイシング処理が行われる。
【００４０】
かかる第２のダイシング処理にあっては、半導体基板１の他方の主面（裏面）１１側から、半導体基板１の一方の主面（表面）１０側における２本の切削溝１４Ａ，１４Ｂ（或いは１５Ａ，１５Ｂ）に対応して、ダイシング溝が形成される。
【００４１】
このとき、かかるダイシング溝の最深部が２本の切削溝の間に位置するように、即ちダイシングラインＤＬに対応してダイシング処理がなされる。
【００４２】
図２（ａ）に点線で示す切削面１８は、かかる第２のダイシング工程により半導体基板１の裏面１１に形成されるダイシング溝の外形を示す。
【００４３】
かかる第２のダイシング工程にあっては、厚さの大なる即ち幅広のダイシングブレード1枚を用いて、ダイシング処理を行う。
【００４４】
このとき、半導体基板１の裏面１１におけるダイシング溝１８の外端１８Ａ，１８Ｂは、前記スクライブ幅Ｂよりも大きく、前記半導体素子において最外周に配置されて例えば耐湿リングを構成する金属層２の外縁(エッジ)よりも内側（半導体素子側）に位置する。
【００４５】
また、ダイシング溝１８の深さは、前記ダイシング溝１４，１５の深さよりも深い。即ち、かかるダイシング処理により半導体基板１の裏面１１に形成されるダイシング溝１８は、半導体基板１の表面１０側から深さ方向に向かって負のテーパを有する。
【００４６】
かかる第２のダイシング処理により、前記半導体基板１は、図３に示される様に、個々の半導体素子に分割される。
【００４７】
次に、本発明による半導体装置の製造方法の処理工程を、図７に示す。
【００４８】
図７（ａ）に示すように、表面に回路素子が形成された半導体基板１（ウェハ）の裏面１１を第１のダイシングテープ２２に貼り付け、かかるダイシングテープ２２を介してダイシングフレーム３０に固定する（ウェハマウント工程）。
【００４９】
続いて、図７（ｂ）に示すように、半導体基板１の表面１０側から、隣接するチップ間におけるダイシングラインの両側において、半導体板基板１の厚さの１／２程の深さ迄  ダイシング処理を行う（第１のダイシング工程）。
【００５０】
この結果、隣接する半導体素子間には、そのＸ方向に２本のダイシング溝１４Ａ，１４Ｂ（Ｙ方向には２本のダイシング溝１５Ａ，１５Ｂ）が形成される。
【００５１】
この第１のダイシング工程では、半導体基板１の表面における絶縁層、金属層などの形成層を除去する際に発生するチッピングの影響を低減してダイシング溝１４の正確な位置合わせを行うため、ステップカット法を用いることが望ましい。
【００５２】
ステップカット法によれば、２軸のスピンドルに異なるブレードを装着し、１軸目のブレードにてウェハ表面の形成層を除去する。その直後に、２軸目のブレードにて残りのハーフカットを行うため、高精度の切削加工が可能である。
【００５３】
続いて、図７（ｃ）に示すように、半導体基板１の表面１０側に第２のダイシングテープ２３を貼り付け、裏面１１側のダイシングテープ２２を剥離する（テープ貼り替え工程）。
【００５４】
そして、当該半導体基板１は、その裏面１１を表出してダイシングフレーム３０へ固定する。
【００５５】
続いて、図７（ｄ）に示すように、半導体基板１の裏面１１側から、前記スクライブ幅Ｂよりも幅の大きいブレードを用いて、スクライブラインに沿ってダイシング処理を行い、ダイシング溝２０を形成する（第２のダイシング工程）。
【００５６】
かかるダイシング処理の結果、各半導体素子はダイシングテープ２３に接着した状態で個片化される。
【００５７】
尚、かかる工程において、ダイシングブレードの位置合わせは、ダイシングフレーム３０に固定して配置した赤外線レーザ顕微鏡等を用いて、図７（ｂ）の状態における半導体基板１の表面側を撮影したときの画像を基準にして、図７（ｄ）の状態における半導体基板１の裏面側を撮影したときの画像を表示したモニター上で行われる。
【００５８】
しかる後、個片化された各半導体素子の裏面側に再度ダイシングテープを貼り、表面側のダイシングテープ２３を剥離する。
【００５９】
この結果表出された半導体素子（チップ）は、吸着コレットなどによりピックアップされ、半導体装置収容用容器（パッケージ）形成部材上、或いは電子機器の配線基板（マザーボード或いはインターポーザー）上に実装される。
【００６０】
図４乃至図５は、本発明にかかるダイシング処理法を、外部接続用電極として突起電極（バンプ電極）を具備する半導体装置が形成された半導体基板へのダイシング処理に適用する実施形態を示す。図６は、その変形例における問題点を開示する。
【００６１】
図４において、１は半導体基板（ウェハ）、２は半導体素子（チップ）の一部を形成する電極層、１０は半導体基板１の表面、１１は同半導体基板１の裏面を示し、１４Ａ，１４Ｂは半導体基板１の表面側に形成されたダイシング溝、２２は半導体基板１の裏面１１に貼り付けられたダイシングテープを示す。また、２４は半導体基板１の表面１０に形成された複数個の半導体素子それぞれに配設されたバンプ（突起電極）をそれぞれ示す。
【００６２】
図４に示すダイシング工程にあっては、被処理半導体基板１の裏面１１をダイシングテープ２２に貼り付け、かかるダイシングテープ２２を介してダイシングフレーム（図示せず）に固定する（ウェハマウント工程）。
【００６３】
かかる状態において、半導体基板（ウェハ）１の一方の主面（表面）１０に対して、半導体基板１の表面１０におけるダイシングラインの両側において、且つ形成されるダイシング溝１４Ａ，１４Ｂの内側端部（半導体素子側端部）が半導体素子部の最外周にある金属層２から一定の距離離れた位置となるようダイシング処理が行われる。
【００６４】
このとき、ダイシング溝１４の深さは、半導体基板１の厚さの半分程の深さとされる（ハーフカット）。半導体基板１の表面側に形成される切削面は、半導体基板１の表面から深さ方向に向かって正のテーパを有する。
【００６５】
前記図４に示すダイシング工程に引き続き、半導体基板１の他方の主面（裏面）１１に対するダイシング処理が行われる。即ち、前記半導体基板１の表面１０にダイシングテープ２３が貼り付けられ、一方半導体基板１の他方の主面（裏面）１１に貼り付けられていたダイシングテープ２２は剥離される。
【００６６】
しかる後、半導体基板１の他方の主面（裏面）１１側から、ダイシングライン及び半導体基板１の一方の主面（表面）１０側における２本の切削溝１４Ａ，１４Ｂに対応して、ダイシング溝２０が形成される。
【００６７】
図５は、かかる半導体基板１の他方の主面（裏面）１１に対して、ダイシング処理を行った状態を示す。
【００６８】
かかる第２のダイシング工程にあっては、厚さの大なるブレード1枚を用いて、ダイシング処理を行う。
【００６９】
このとき、半導体基板１の裏面１１におけるダイシング溝２０の外端は、半導体基板１の表面１０におけるスクライブ幅よりも大きく、前記半導体素子部において最外周に配置されて例えば耐湿リングを構成する金属層の外縁(エッジ)よりも内側（半導体素子側）に位置する。
【００７０】
また、ダイシング溝２０の深さは、前記ダイシング溝１４の深さよりも深い。このダイシング処理により半導体基板１の裏面１１に形成されるダイシング溝２０は、半導体基板１の表面１０側からから深さ方向に負のテーパを有する。
【００７１】
本実施形態にあっては、かかるダイシング溝２０を形成する際、半導体基板１の表面１０に貼り付けられるダイシングテープ２３として、柔軟性の高いテープを適用することも特徴とされる。
【００７２】
ダイシングテープ２３として高い柔軟性を有するテープを適用することにより、図５に示されるように、当該ダイシングテープ２３はバンプ電極２４の高さ分を吸収して、当該バンプ電極の表面のみならず、半導体基板１の表面１０における絶縁層等（図示せず）にも接する。
【００７３】
このため、高い接着力が得られ、結果として当該半導体基板１はダイシングフレームに強固に保持される。
【００７４】
また、前記ダイシング溝１４Ａ，１４Ｂ間（或いはダイシング溝１５Ａ，１５Ｂ間）における半導体基板部分１Ａも、ダイシングテープ２３に接している。
【００７５】
従って、ダイシング溝２０が形成され、半導体素子部と半導体基板部分１Ａとが分離されても、当該半導体基板部１Ａはダイシングテープ２３に接着・保持され、飛散することが防止される。
【００７６】
柔軟性が低いダイシングテープ２３Ａを使用した場合、図６に示されるように、バンプ電極２４の高さを吸収できないことから、かかるダイシングテープ２３Ａと半導体基板１としての接着面積が小さく、結果として当該半導体基板１の固定を十分に行うことができない。
【００７７】
このため、ダイシング処理中に半導体基板１に振動を生じ、当該ダイシングテープ２３Ａから剥離してしまう危険がある。
【００７８】
また、ダイシング溝１４Ａ，１４Ｂ間に生ずる半導体基板部１Ａも、ダイシングテープ２３Ａに接着・固定されないことから、ダイシング溝２０の形成の際、洗浄・冷却用水により流されて飛散してしまう。この飛散物が半導体基板１の表面において半導体素子部に接触し、当該半導体素子にダメージを与えて、或いは半導体基板１の表面に残留して、再度の洗浄処理を必要としてしまう。
（付記１）
一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子のそれぞれに近接する２つの切削溝を形成する第１の切削工程と、前記半導体基板の他方の主面において、前記第１の切削工程により生じた２つの切削溝に対応してダイシングする第２の切削工程とを有することを特徴とする半導体装置の製造方法。
（付記２）
前記第１の切削工程において、ステップカット法を用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記第２の切削工程において、スクライブライン幅より幅の大きいダイシングブレードを用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記４）
前記第１の切削工程において、前記半導体基板に形成される切削溝の深さは、前記第２の切削工程において前記半導体基板に形成される切削溝の深さよりも小さいことを特徴とする付記１記載の半導体装置の製造方法。
（付記５）
前記第１の切削工程において、前記半導体基板に形成される切削溝は、前記半導体基板の表面から深さ方向に向かって正のテーパを有することを特徴とする付記１記載の半導体装置の製造方法。
（付記６）
前記基板の表面の各半導体素子形成部には突起電極が形成されることを特徴とする付記１記載の半導体装置の製造方法。
（付記７）
前記テープ貼り替え工程で新たに接着するダイシングテープとして、柔軟層を有するダイシングテープを用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記８）
前記第１のダイシング工程で前記基板の表面から切削して形成されるダイシング溝の外側端部は、前記基板の表面の各半導体素子形成部の最外周にある金属線の外側から所定の距離だけ離れた位置にあり、前記第２のダイシング工程で前記基板の裏面から切削して形成されるダイシング溝の外側端部は、前記金属線の位置より内側にあることを特徴とする付記１記載の半導体装置の製造方法。
（付記９）
前記基板の表面の各半導体素子形成部に平坦な電極層が形成されることを特徴とする付記１記載の半導体装置の製造方法。
（付記１０）
前記第２のダイシング工程で個片化される各半導体素子は、該半導体素子の厚さの中央付近において最大の幅寸法を有することを特徴とする付記１記載の半導体装置の製造方法。  
（付記１１）
前記テープ貼り替え工程で新たに接着されるダイシングテープと、前記第１のダイシング工程で前記基板の表面から切削して形成されるダイシング溝とダイシング溝の間に位置する前記基板の中間部とを隙間なく密着させることを特徴とする付記１記載の半導体装置の製造方法。
（付記１２）
前記第１のダイシング工程において、ダイシングラインに関し外側に位置する側のブレードエッジを、前記基板の表面の各半導体素子形成部の最外周にある金属線の外側から所定の距離だけ離れた位置へ位置決めすることを特徴とする付記１記載の半導体装置の製造方法。
【図面の簡単な説明】
【００７９】
【図１】従来の半導体装置の製造方法によるダイシング溝を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法によるダイシング溝を示す断面図及び平面図である。
【図３】図２の半導体装置に対し第２のダイシング処理を行ってチップ化した状態を示す断面図である。
【図４】本発明の他の実施形態に係る半導体装置の製造方法による第１のダイシング処理を行った状態を示す断面図である。
【図５】図４の半導体装置に対し第２のダイシング処理を行った状態を示す断面図である。
【図６】図５の状態における第２のダイシング処理の問題点を説明するための図である。
【図７】本発明の半導体装置の製造方法の一実施形態の処理フローを説明するための図である。
【符号の説明】
【００８０】
１  半導体基板
２  電極層
４  ダイシング溝
６  ダイシングによる切削面
７  中間部
９  ダイシング溝先端部
１０  半導体基板表面
１１  半導体基板裏面
１４Ａ，１４Ｂ  第１のダイシング工程によるダイシング溝
１５Ａ，１５Ｂ  第１のダイシング工程によるダイシング溝
１６  第１のダイシング工程による切削面
１８  第２のダイシング工程による切削面
２０  第２のダイシング工程によるダイシング溝
２１  金属線
２２  ダイシングテープ
２３  ダイシングテープ
２４  バンプ
３０  ダイシングフレーム
【図１】
2006286968.tif 000003
【図２】
2006286968.tif 000004
【図３】
2006286968.tif 000005
【図４】
2006286968.tif 000006
【図５】
2006286968.tif 000007
【図６】
2006286968.tif 000008
【図７】
2006286968.tif 000009