(57)【要約】  【課題】  高速動作が可能なスイッチングレギュレータを提供する。  【解決手段】  制御信号生成回路１は、出力電圧ＶOと基準電圧源１１から出力される基準電圧とを比較する比較器１０と、比較器１０の出力によってセットされるフリップフロップ１２と、入力電圧ＶIN、基準電圧ＶREF2、及びフリップフロップ１２の反転出力を入力し、入力電圧ＶINと基準電圧ＶREF2との比に応じてオン期間を設定し、フリップフロップ１２の出力パルスが立ち上がってから前記オン期間が経過するとフリップフロップ１２をリセットするパルス制御回路１３と、を備え、フリップフロップ１２の出力パルスを制御信号としてドライバ論理回路２に出力する。ドライバ論理回路２は、前記制御信号に基づいてＮＭＯＳ３及び４をオン／オフ制御する。【選択図】      図１
2006141191.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングレギュレータの出力電圧に基づく電圧と基準電圧とを比較する比較器と、
前記比較器の出力によってセットされるフリップフロップと、
前記フリップフロップの出力パルスが立ち上がってから所定のオン期間が経過すると前記フリップフロップをリセットするパルス制御回路と、
を備え、
前記フリップフロップの出力パルスをスイッチ素子の制御信号として出力することを特徴とするスイッチングレギュレータ用制御信号生成回路。
【請求項２】
前記パルス制御回路が、前記フリップフロップの出力パルスが立ち上がってからの経過時間及び前記スイッチングレギュレータの入力電圧に応じた電圧と第２の基準電圧とを比較するオン期間設定用比較器を有し、前記オン期間設定用比較器の出力によって前記フリップフロップをリセットすることによってオン期間を設定する請求項１に記載のスイッチングレギュレータ用制御信号生成回路。
【請求項３】
最大オン期間を設定し、前記フリップフロップの出力パルスが立ち上がってから前記最大オン期間が経過すると前記フリップフロップをリセットする最大オン期間制御回路を備え、
前記フリップフロップの出力パルスのオン期間を前記最大オン期間以下に制限する請求項１または請求項２に記載のスイッチングレギュレータ用制御信号生成回路。
【請求項４】
前記フリップフロップの出力パルスが立ち上がってから所定のオン期間が経過した時点において前記スイッチングレギュレータの出力電圧に基づく電圧が前記基準電圧より小さい場合に前記パルス制御回路の出力によって前記フリップフロップがリセットされるのを防止するリセット防止手段を備える請求項３に記載のスイッチングレギュレータ用制御信号生成回路。
【請求項５】
前記フリップフロップの出力パルスが立ち上がってから前記最大オン期間が経過した時点から所定の期間が経過するまで前記比較器の出力によって前記フリップフロップがセットされるのを防止するセット防止手段を備える請求項４に記載のスイッチングレギュレータ用制御信号生成回路。
【請求項６】
ＤＣ−ＤＣコンバータと、該ＤＣ−ＤＣコンバータの出力電圧に応じた制御信号を生成する制御信号生成回路と、前記制御信号に基づいて前記ＤＣ−ＤＣコンバータ内のスイッチング素子を駆動するドライバ回路と、を備えたスイッチングレギュレータにおいて、
前記制御信号生成回路が、請求項１〜５のいずれかに記載のスイッチングレギュレータ用制御信号生成回路であることを特徴とするスイッチングレギュレータ。
【請求項７】
前記比較器と前記ＤＣ−ＤＣコンバータが具備する出力コンデンサとの間に抵抗を設ける請求項６に記載のスイッチングレギュレータ。
【請求項８】
前記基準電圧が前記フリップフロップの出力パルスに応じて変動する電圧であって、前記基準電圧と前記スイッチングレギュレータの出力電圧とが略逆位相である請求項６に記載のスイッチングレギュレータ。
【請求項９】
前記ドライバ回路が前記制御信号の反転信号に基づく信号を出力する出力端を有し、
定電圧源と、前記ドライバ回路が有する前記制御信号の反転信号に基づく信号を出力する出力端に一端が接続され前記定電圧源の出力端に他端が接続される抵抗とを備え、
前記定電圧源と前記抵抗との接続点電圧が前記基準電圧である請求項８に記載のスイッチングレギュレータ。
【請求項１０】
定電圧源と、前記フリップフロップの反転出力端子に一端が接続され前記定電圧源の出力端に他端が接続される抵抗とを備え、
前記定電圧源と前記抵抗との接続点電圧が前記基準電圧である請求項８に記載のスイッチングレギュレータ。
【請求項１１】
定電圧源と、前記制御信号に基づく信号に応じて電流を可変する可変電流源と、前記定電圧源に一端が接続され前記可変電流源に他端が接続される抵抗とを備え、
前記抵抗と前記可変電流源との接続点電圧が前記基準電圧である請求項８に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関する。
【背景技術】
【０００２】
従来のスイッチングレギュレータは、エラーアンプが基準電圧とスイッチングレギュレータの出力電圧に基づく電圧との誤差を増幅し、ＰＷＭコンパレータが前記エラーアンプの出力電圧と三角波とを比較してＰＷＭ信号を作成し、そのＰＷＭ信号に基づいてＤＣ−ＤＣコンバータ内のスイッチング素子をオン／オフ制御する構成が一般的であった（例えば、特許文献１参照）。しかしながら、このような構成のスイッチングレギュレータでは、帰還部分に設けられているエラーアンプが増幅動作をするため、高速動作を行うことができなかった。
【０００３】
高速動作が可能なスイッチングレギュレータとして、カレントモード制御スイッチングレギュレータが挙げられる。カレントモード制御スイッチングレギュレータとは、基準電圧とスイッチングレギュレータの出力電圧に基づく電圧との差に応じてオフセットされる可変電圧と、スイッチングレギュレータの出力電流に応じた電圧とを比較し、その比較結果に応じたデューティのパルス信号を生成し、そのパルス信号に基づいてＤＣ−ＤＣコンバータ内のスイッチング素子をオン／オフ制御するスイッチングレギュレータである（例えば、特許文献２参照）。
【特許文献１】特開２００３−２１９６３８号公報（第１図）
【特許文献２】特開２００３−３１９６４３号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、カレントモード制御スイッチングレギュレータでは、基準電圧とスイッチングレギュレータの出力電圧に基づく電圧との差に応じてオフセットされる可変電圧を生成するための帰還がかかるために、ある一定以上の高速動作が困難である。例えば、特許文献２で開示されているカレントモード制御スイッチングレギュレータでは、トランスコンダクタンスアンプ（ｇｍアンプ）が基準電圧とスイッチングレギュレータの出力電圧との差に応じて可変電圧のオフセットを行っており、前記ｇｍアンプがスイッチングレギュレータの出力電圧に応じた増幅動作を行うため、ある一定以上の高速動作を行うことが困難であった。
【０００５】
本発明は、上記の問題点に鑑み、スイッチングレギュレータの高速動作を可能とするスイッチングレギュレータ用制御信号生成回路及び高速動作が可能なスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明に係るスイッチングレギュレータ用制御信号生成回路は、スイッチングレギュレータの出力電圧に基づく電圧と基準電圧とを比較する比較器と、前記比較器の出力によってセットされるフリップフロップと、前記フリップフロップの出力パルスが立ち上がってから所定のオン期間が経過すると前記フリップフロップをリセットするパルス制御回路と、を備え、前記フリップフロップの出力パルスをスイッチ素子の制御信号として出力する。
【０００７】
このような構成のスイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレギュレータでは、帰還部分がスイッチングレギュレータの出力電圧に基づく電圧と基準電圧との比較動作を行うようにすることができるため、高速動作が可能となる。
【０００８】
また、上記構成のスイッチングレギュレータ用制御信号生成回路において、前記パルス制御回路が、前記フリップフロップの出力パルスが立ち上がってからの経過時間及び前記スイッチングレギュレータの入力電圧に応じた電圧（参照電圧）と第２の基準電圧とを比較するオン期間設定用比較器を有し、前記オン期間設定用比較器の出力によって前記フリップフロップをリセットすることによってオン期間を設定するようにしてもよい。
【０００９】
これにより、パルス制御回路において、参照電圧と第２の基準電圧との比較動作が行われる。したがって、当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレギュレータでは、帰還部分がスイッチングレギュレータの出力電圧に基づく電圧と基準電圧との比較動作及び参照電圧と第２の基準電圧との比較動作を主に行うので、高速動作が可能となる。
【００１０】
また、上記いずれかの構成のスイッチングレギュレータ用制御信号生成回路において、最大オン期間を設定し、前記フリップフロップの出力パルスが立ち上がってから前記最大オン期間が経過すると前記フリップフロップをリセットする最大オン期間制御回路を更に備え、前記フリップフロップの出力パルスのオン期間を前記最大オン期間以下に制限するようにしてもよい。
【００１１】
このような構成によると、フリップフロップの出力パルスのオン期間を最大オン期間以下に制限するので、スイッチングレギュレータ用制御信号生成回路から出力される制御信号のＯＮデューティが、当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレギュレータの動作が不安定になるレベルに達することはない。これにより、スイッチングレギュレータ用制御信号生成回路から出力される制御信号のＯＮデューティが１００％付近での当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレギュレータの動作を安定化することができる。
【００１２】
また、最大オン期間制御回路を備えた上記構成のスイッチングレギュレータ用制御信号生成回路において、前記フリップフロップの出力パルスが立ち上がってから所定のオン期間が経過した時点において前記スイッチングレギュレータの出力電圧に基づく電圧が前記基準電圧より小さい場合に前記パルス制御回路の出力によって前記フリップフロップがリセットされるのを防止するリセット防止手段を更に備えるようにしてもよい。
【００１３】
このような構成によると、スイッチングレギュレータの出力電圧がドロップしたときにパルス制御回路の出力によってフリップフロップがリセットされるのを防止するので、スイッチングレギュレータの出力電圧が所定値に復帰するまでにかかる時間を短くすることができる。
【００１４】
また、リセット防止手段を備えた上記構成のスイッチングレギュレータ用制御信号生成回路において、前記フリップフロップの出力パルスが立ち上がってから前記最大オン期間が経過した時点から所定の期間が経過するまで前記比較器の出力によって前記フリップフロップがセットされるのを防止するセット防止手段を更に備えるようにしてもよい。
【００１５】
このような構成によると、スイッチングレギュレータの出力電圧がドロップしている場合でも、フリップフロップの出力パルスが立ち上がってから最大オン期間が経過した時点から所定の期間が経過するまで比較器の出力によってフリップフロップがセットされないので、スイッチングレギュレータ用制御信号生成回路から出力される制御信号のＯＮデューティが、当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレギュレータの動作が不安定になるレベルに達することはない。これにより、スイッチングレギュレータ用制御信号生成回路から出力される制御信号のＯＮデューティが１００％付近での当該スイッチングレギュレータ用制御信号生成回路を搭載したスイッチングレギュレータの動作を安定化することができる。
【００１６】
上記目的を達成するために本発明に係るスイッチングレギュレータは、該ＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの出力電圧に応じた制御信号を生成する制御信号生成回路と、前記制御信号に基づいて前記ＤＣ−ＤＣコンバータ内のスイッチング素子を駆動するドライバ回路と、を備え、前記制御信号生成回路を上記いずれかの構成のスイッチングレギュレータ用制御信号生成回路としている。このような構成によると、高速動作が可能になる。そして、高速動作により、例えば大電流化に対応することができる。
【００１７】
また、上記構成のスイッチングレギュレータにおいて、前記比較器と前記ＤＣ−ＤＣコンバータが具備する出力コンデンサとの間に抵抗を設けてもよく、前記基準電圧を前記フリップフロップの出力パルスに応じて変動する電圧とし、前記基準電圧と前記スイッチングレギュレータの出力電圧とが略逆位相になるようにしてもよい。
【００１８】
前者の構成によると、出力コンデンサに等価直列抵抗の小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合でもスイッチングレギュレータの出力電圧のリップル電圧を大きくすることができる。これにより、出力コンデンサに等価直列抵抗の小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合でも比較器における切り替わり遅れ時間の増加を抑えることができ、スイッチングレギュレータの動作を安定化することができる。また、後者の構成によると、出力コンデンサに等価直列抵抗の小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合でも、スイッチングレギュレータの出力電圧の安定性を悪化させずにスイッチングレギュレータの動作を安定化することができる。
【発明の効果】
【００１９】
本発明によると、スイッチングレギュレータの高速動作を可能とするスイッチングレギュレータ用制御信号生成回路及び高速動作が可能なスイッチングレギュレータを実現することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の一実施形態について図面を参照して以下に説明する。先ず、本発明の第一実施形態について説明する。本発明の第一実施形態に係るスイッチングレギュレータの構成を図１に示す。
【００２１】
図１に示すスイッチングレギュレータは、制御信号生成回路１と、ドライバ論理回路２と、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳあるいはＮＭＯＳトランジスタという）３及び４と、ツェナーダイオード５と、コンデンサ６と、コイル７と、出力コンデンサ８とによって構成されている。なお、入力電圧ＶINは制御信号生成回路１内の回路の駆動電圧ＶDDより大きいものとする。本実施形態では、入力電圧ＶINを＋２５Ｖとし、駆動電圧ＶDDを＋５Ｖにする。また、本実施形態では、ＮＭＯＳ３及び４と、コイル７と、出力コンデンサとによって構成されるＤＣ−ＤＣコンバータが、入力電圧ＶINを出力電圧ＶOに変換する。したがって、出力電圧ＶOは、図１に示すスイッチングレギュレータの出力電圧でもあり、前記ＤＣ−ＤＣコンバータの出力電圧でもある。
【００２２】
制御信号生成回路１は出力信号ＶOを入力しパルス信号（制御信号）を生成してドライバ論理回路２へ送出する。ドライバ論理回路２は、制御信号生成回路１から出力されるパルス信号に基づいてＮＭＯＳ３及び４をオン／オフ制御する。
【００２３】
ＮＭＯＳ３がオフされてＮＭＯＳ４が相補的にオンされると、駆動電圧ＶDDが印加されている端子からショットキーダイオード５を介してコンデンサ６に充電電流が流れ込み、コンデンサ６の両端電圧は約＋５Ｖになる。その後、ＮＭＯＳ３がオンされてＮＭＯＳ４が相補的にオフされると、コンデンサ６とＮＭＯＳ３との接続点の電圧は＋２５Ｖとなり、コンデンサ６とショットキーダイオード５との接続点の電圧は約＋３０Ｖとなる。そして、コンデンサ６とショットキーダイオード５との接続点に発生する約＋３０Ｖが、ドライバ論理回路２に供給される。
【００２４】
ドライバ論理回路２は、コンデンサ６とショットキーダイオード５との接続点から供給される＋３０Ｖを用いて、制御信号生成回路１から出力されるパルス信号を高電位側にレベルシフトし、そのレベルシフトした信号に基づく第１のドライブ信号をＮＭＯＳ３のゲートに供給するとともに、制御信号生成回路１から出力されるパルス信号を反転し、その反転した信号に基づく第２のドライブ信号をＮＭＯＳ４のゲートに供給する。
【００２５】
また、ＮＭＯＳ３とＮＭＯＳ４との接続点の電圧は、コイル７と出力コンデンサ８により平滑されて出力電圧ＶOとなる。
【００２６】
続いて、本発明の特徴部分である制御信号生成回路１について詳細に説明する。制御信号生成回路１は、比較器１０と、基準電圧源１１と、フリップフロップ１２と、パルス制御回路１３とによって構成される。
【００２７】
比較器１０は、出力電圧ＶOと基準電圧源１１から出力される基準電圧ＶREFとを比較し、その比較出力をセット信号としてフリップフロップ１２のセット端子に供給する。また、パルス制御回路１３は、入力電圧ＶIN、基準電圧ＶREF2、及びフリップフロップ１２の反転出力を入力し、下記に示す（１）式を満たすように入力電圧ＶINと基準電圧ＶREF2の比（ＶREF2／ＶIN）に応じて制御信号生成回路１から出力されるパルス信号のオン期間ＴONを設定し、制御信号生成回路１から出力されるパルス信号が立ち上がってからオン期間ＴONが経過するとフリップフロップ１２をリセットさせる周波数ｆの信号をリセット信号としてフリップフロップ１２のリセット端子に供給する。そして、フリップフロップ１２のパルス出力がドライバ論理回路２に供給される。尚、基準電圧ＶREF2はバンドギャップ回路等により設定しても良いし、出力電圧ＶOを用いても良い。
【数１】
2006141191.tif 000003
【００２８】
制御信号生成回路１の一構成例を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し詳細な説明を省略する。図２に示す制御信号生成回路１が具備するパルス制御回路１３は、入力電圧ＶINを分圧する抵抗Ｒ１及びＲ２と、ＮＰＮ形トランジスタＱ３と、トランジスタＱ３のエミッタ電流が流れる抵抗Ｒ３と、入力電圧ＶINの分圧と抵抗Ｒ３の両端電圧との差を増幅してトランジスタＱ３のベースに供給する高速アンプＡＭＰ１と、コンデンサＣ１と、ＰＮＰ形トランジスタＱ１及びＱ２から成りトランジスタＱ３のエミッタ電流と同一値または所定倍の充電電流をコンデンサＣ１に供給するカレントミラー回路と、フリップフロップ１２の反転出力に応じてコンデンサＣ１の充放電を切り替えるＮＭＯＳトランジスタＱ４と、基準電圧ＶREF2を分圧する抵抗Ｒ４及びＲ５と、基準電圧ＶREF2の分圧とコンデンサＣ１の両端電圧とを比較して比較出力をフリップフロップ１２のリセット端子に供給する比較器ＣＯＭ１とによって構成されている。
【００２９】
続いて、図１に示すスイッチングレギュレータ及び図２に示す制御信号生成回路の各部電圧又は電流のタイムチャートを図３に示し、図３を参照して図１に示すスイッチングレギュレータ及び図２に示す制御信号生成回路の動作を説明する。
【００３０】
フリップフロップ１２の出力端子からドライバ論理回路２に供給されるパルス信号ＶQがＬｏｗレベルであるときは、ＮＭＯＳ３がオフでありＮＭＯＳ４が相補的にオンであるため、コイル７を流れる電流ＩL及び出力電圧ＶOは徐々に減少する。また、このときフリップフロップ１２の反転出力はＨｉｇｈレベルであるので、ＮＭＯＳトランジスタＱ４はオンでありコンデンサＣ１の両端電圧ＶC1は零である。したがって、比較器ＣＯＭ１からフリップフロップ１２のリセット端子に供給されるリセット信号ＶRはＬｏｗレベルである。
【００３１】
そして、出力電圧ＶOが基準電圧ＶREFより小さくなると、比較器１０からフリップフロップ１２のセット端子に供給されるセット信号ＶSがＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、パルス信号ＶQがＬｏｗレベルからＨｉｇｈレベルに切り替わり、ＮＭＯＳ３がオンになりＮＭＯＳ４が相補的にオフになるため、出力電圧ＶOが基準電圧ＶREFより大きくなる。したがって、セット信号ＶSはすぐにＬｏｗレベルに戻る。また、このときフリップフロップ１２の反転出力はＨｉｇｈレベルからＬｏｗレベルに切り替わるので、ＮＭＯＳトランジスタＱ４はオフになりコンデンサＣ１に充電電流が供給され始める。
【００３２】
その後、フリップフロップ１２の出力であるパルス信号ＶQがＨｉｇｈレベルである間、コイル７を流れる電流ＩL、出力電圧ＶO、及びコンデンサＣ１の両端電圧ＶC1は徐々に増加する。
【００３３】
そして、コンデンサＣ１の両端電圧ＶC1が閾値ＶTH（抵抗Ｒ４と抵抗Ｒ５の接続点の電圧と同一値）に達すると、リセット信号ＶRがＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、パルス信号ＶQがＨｉｇｈレベルからＬｏｗレベルに切り替わる。パルス信号ＶQがＬｏｗレベルになると、フリップフロップ１２の反転出力がＨｉｇｈレベルになってＮＭＯＳトランジスタＱ４がオンになりコンデンサＣ１の両端電圧ＶC1が零になるので、リセット信号ＶRはすぐにＬｏｗレベルに戻る。
【００３４】
図１に示すスイッチングレギュレータ及び図２に示す制御信号生成回路は、以上のような動作を行うので、パルス信号ＶQのオン期間ＴONは、コンデンサＣ１の充電時間と一致する。したがって、パルス信号ＶQのオン期間ＴONは、下記に示す（２）式で表すことができる。ただし、Ｃ1はコンデンサＣ１の静電容量を示し、ｉはコンデンサＣ１の充電電流値を示し、Ｒ1〜Ｒ5は抵抗Ｒ１〜Ｒ５それぞれの抵抗値を示している。
【数２】
2006141191.tif 000004
【００３５】
ここで、降圧形ＤＣ−ＤＣコンバータを有するスイッチングレギュレータでは、ＤＣ−ＤＣコンバータ内のスイッチング素子のオン／オフ制御に用いられるパルス信号のオン期間ＴON（ＤＣ−ＤＣコンバータ内のコイルにエネルギーが蓄えられる期間）は、上述した（１）式で表せるので、コンデンサＣ１の静電容量Ｃ1と抵抗Ｒ３の抵抗値Ｒ3の積が、パルス信号ＶQの周波数ｆとなる。これにより、たとえ入力電圧ＶINの値を変更しても、制御信号ＶQの周波数ｆを固定することができる。
【００３６】
図１に示すスイッチングレギュレータでは、帰還部分が出力電圧ＶOと基準電圧ＶREFとの比較動作及び充電電圧ＶC1と基準電圧ＶREF2との比較動作を主に行うため、高速動作が可能となる。
【００３７】
次に、本発明の第二実施形態について説明する。本発明の第二実施形態に係るスイッチングレギュレータの構成を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００３８】
図４に示すスイッチングレギュレータは、図１に示すスイッチングレギュレータの制御信号生成回路１を制御信号生成回路１’に置換した構成である。そして、制御信号生成回路１’は、制御信号生成回路１に最大オン期間制御回路１４及びＯＲゲート１５を追加した構成である。パルス制御回路１３の出力と最大オン期間制御回路１４の出力がＯＲゲート１５に入力され、ＯＲゲート１５の出力がリセット信号としてフリップフロップ１２のリセット端子に供給される。
【００３９】
最大オン期間制御回路１４は、フリップフロップ１２の反転出力を入力し、制御信号生成回路１’から出力されるパルス信号の最大オン期間ＴMAXを設定し、制御信号生成回路１’から出力されるパルス信号が立ち上がってから最大オン期間ＴMAXが経過するとフリップフロップ１２をリセットさせる信号を出力する。
【００４０】
ＯＲゲート１５により、パルス制御回路１３の出力と最大オン期間制御回路１４の出力との論理和がリセット信号としてフリップフロップ１２のリセット端子に供給されるので、制御信号生成回路１から出力されるパルス信号のオン期間ＴONを最大オン期間ＴMAX以下に制限することができる。
【００４１】
制御信号生成回路１’の一構成例を図５に示す。なお、図５において図２と同一の部分には同一の符号を付し詳細な説明を省略する。図５に示す制御信号生成回路１’が具備する最大オン期間制御回路１４は、第１基準電圧ＶREF1を出力する第１基準電圧源ＲＥＦ１と、ＮＰＮ形トランジスタＱ７と、トランジスタＱ７のエミッタ電流が流れる抵抗Ｒ６と、第１基準電圧ＶREF1と抵抗Ｒ６の両端電圧との差を増幅してトランジスタＱ７のベースに供給するアンプＡＭＰ２と、コンデンサＣ２と、ＰＮＰ形トランジスタＱ５及びＱ６から成りトランジスタＱ７のエミッタ電流と同一値または所定倍の充電電流をコンデンサＣ２に供給するカレントミラー回路と、フリップフロップ１２の反転出力に応じてコンデンサＣ２の充放電を切り替えるＮＭＯＳトランジスタＱ８と、第２基準電圧ＶREF3を出力する第２基準電圧源ＲＥＦ３と、第２基準電圧ＶREF3とコンデンサＣ２の両端電圧とを比較して比較出力をＯＲゲート１５の一方の入力端子に供給する比較器ＣＯＭ２とによって構成されている。
【００４２】
最大オン期間制御回路１４が上記構成であるので、最大オン期間制御回路１４が設定する最大オン期間ＴMAXは、下記に示す（３）式で表すことができる。ただし、Ｃ2はコンデンサＣ２の静電容量を示し、Ｒ6は抵抗Ｒ６の抵抗値を示している。
【数３】
2006141191.tif 000005
【００４３】
図１に示す本発明の第一実施形態に係るスイッチングレギュレータでは、入力電圧ＶINが小さくなり、制御信号生成回路１から出力されるパルス信号のＯＮデューティが１００％に近づくと、ブートストラップ用コンデンサ６の充電時間が十分に確保できないために動作が不安定になる恐れがあるが、上述した図４に示す本発明の第二実施形態に係るスイッチングレギュレータでは、制御信号生成回路１’から出力されるパルス信号のオン期間ＴONを最大オン期間ＴMAX以下に制限することで、ブートストラップ用コンデンサ６の充電時間を確保することができるので、制御信号生成回路１’から出力されるパルス信号のＯＮデューティが１００％付近での動作を安定化することができる。
【００４４】
次に、本発明の第三実施形態について説明する。上述した図１に示すスイッチングレギュレータ或いは図４に示すスイッチングレギュレータでは、出力電圧ＶOのリップル電圧ΔＶがコイル７を流れる電流ＩLの変動幅ΔＩと出力コンデンサ８の等価直列抵抗（以下、ＥＳＲという）との積になるので、出力コンデンサ８にＥＳＲの小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合、図６に示すように出力電圧ＶOのリップル電圧ΔＶが小さくなり過ぎることがある。出力電圧ＶOのリップル電圧ΔＶが小さくなると、出力電圧ＶOの傾きが小さくなり、比較器１０における切り替わり遅れ時間（出力電圧ＶOが減少して基準電圧ＶREFと一致してから比較器１０の出力がＨｉｇｈレベルに切り替わる迄の時間）が大きくなるので、出力電圧ＶOのリップル電圧ΔＶが小さくなり過ぎると動作が不安定になる。
【００４５】
このような問題点を解消することができる本発明の第三実施形態に係るスイッチングレギュレータの構成を図７に示す。なお、図７において図４と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４６】
図７に示すスイッチングレギュレータは、図４に示すスイッチングレギュレータに抵抗９を新たに設けた構成である。抵抗９の一端はコイル７と比較器１０の反転入力端子との接続点に接続され、抵抗９の他端は出力電圧ＶOを送出する端子と出力コンデンサ８との接続点に接続される。このような構成によると、出力電圧ＶOのリップル電圧ΔＶは、出力コンデンサ８のＥＳＲと抵抗９の抵抗値との加算値にコイル７を流れる電流ＩLの変動幅ΔＩを乗算した値になるので、出力コンデンサ８にＥＳＲの小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合でも出力電圧ＶOのリップル電圧ΔＶを大きくして、動作を安定化することができる。
【００４７】
比較器１０の反転入力端子に入力される電圧は、出力電圧ＶOに抵抗９の両端電圧を加えたものになるが出力電圧ＶOと略同一である。このため、本出願ではこのような場合も比較器１０の反転入力端子に出力電圧ＶOが入力されているものとみなす。
【００４８】
また、抵抗９にはスイッチングレギュレータの出力電流が流れるので、抵抗９を出力電流検出用抵抗として用いることができる。
【００４９】
なお、抵抗９の代わりに、一端がコイル７、比較器１０の反転入力端子、及び出力電圧ＶOを送出する端子との接続点に接続され、他端が出力コンデンサ８に接続される抵抗を設けても構わない。当該抵抗は抵抗９と異なり出力電流検出用抵抗として用いることができない。
【００５０】
次に、本発明の第四実施形態について説明する。上述した本発明の第一実施形態に係るスイッチングレギュレータは、制御信号生成回路１から出力されるパルス信号のオン期間ＴONが上述した（１）式を満たすように動作するので、出力電圧ＶOがドロップしたときに出力電圧ＶOが所定値に復帰するまでに時間がかかるという問題があった。また、出力電圧ＶOのドロップ幅が大きいほど出力電圧ＶOが所定値に復帰するまでにかかる時間が増大する。
【００５１】
このような問題点を解消することができる本発明の第四実施形態に係るスイッチングレギュレータの構成を図８に示す。なお、図８において図４と同一の部分には同一の符号を付し詳細な説明を省略する。
【００５２】
図８に示すスイッチングレギュレータは、図４に示すスイッチングレギュレータの制御信号生成回路１’を制御信号生成回路１００に置換した構成である。そして、制御信号生成回路１００は、制御信号生成回路１’にＡＮＤゲート１６及び１９と、ＯＲゲート１７と、ＮＯＴゲート１８及び２１と、オフ期間制御回路２０を追加した構成である。なお、フリップフロップ１２にはリセット優先のフリップフロップを用いる。
【００５３】
比較器１０の出力端子が、ＡＮＤゲート１６の第１入力端子と、ＮＯＴゲート１８を介してＡＮＤゲート１９の第１入力端子とに接続される。ＡＮＤゲート１６の出力端子がフリップフロップ１２のセット端子及びＯＲゲート１７の第１入力端子に接続される。フリップフロップ１２の出力端子がＯＲゲート１７の第２入力端子に接続され、ＯＲゲート１７の出力端子がドライバ論理回路２に接続される。
【００５４】
また、フリップフロップ１２の反転出力端子がパルス制御回路１３の入力側及び最大オン期間制御回路１４の入力側に接続される。パルス制御回路１３の出力側がＡＮＤゲート１９の第２入力端子に接続され、ＡＮＤゲート１９の出力端子がＯＲゲート１５の第１入力端子に接続される。最大オン期間制御回路１４の出力側がＯＲゲート１５の第２入力端子に接続される。ＯＲゲート１５の出力端子１５がフリップフロップ１５のリセット端子及びオフ期間制御回路２０の入力側に接続される。そして、オフ期間制御回路２０の出力側が、ＮＯＴゲート２１を介してＡＮＤゲート１６の第２入力端子に接続される。
【００５５】
通常動作時（出力電圧ＶOがドロップしていないとき）において、制御信号生成回路１００は、図４に示すスイッチングレギュレータの制御信号生成回路１’と同様のパルス信号を出力する。
【００５６】
続いて、出力電圧ＶOがドロップしたときの制御信号生成回路１００の動作について説明する。出力電圧ＶOがドロップしているので、比較器１０の出力はＨｉｇｈレベルになり、ＡＮＤゲート１９の出力はＬｏｗレベルになる。また、初期においては最大オン期間が経過していないので、最大オン期間制御回路１４の出力はＬｏｗレベルになる。これにより、ＯＲゲート１５の出力がＬｏｗレベルになり、ＮＯＴゲートの出力がＨｉｇｈレベルになるので、ＡＮＤゲートの出力がＨｉｇｈレベルになり、フリップフロップ１２がセットされ、制御信号生成回路１００から出力されるパルス信号が立ち上がる。
【００５７】
その後、制御信号生成回路１００から出力されるパルス信号が立ち上がってからオン期間ＴONが経過してパルス制御回路１３の出力がＨｉｇｈレベルになってもＡＮＤゲート１９の出力はＬｏｗレベルのままであるので、フリップフロップ１２はリセットされない。これにより、出力電圧ＶOが所定値に復帰するまでにかかる時間を短くすることができる。
【００５８】
そして、制御信号生成回路１００から出力されるパルス信号が立ち上がってから最大オン期間ＴMAXが経過すると、最大オン期間制御回路１４の出力はＨｉｇｈレベルになりその後すぐにＬｏｗレベルに戻る。これにより、ＯＲゲート１５の出力が一時的にＨｉｇｈレベルになるので、フリップフロップ１２がリセットされ、制御信号生成回路１００から出力されるパルス信号が立ち下がる。
【００５９】
オフ期間制御回路２０は、ＯＲゲート１５の出力がＨｉｇｈレベルになってから最小オフ期間ＴMINが経過するまでの間出力をＨｉｇｈレベルにする。これにより、制御信号生成回路１００から出力されるパルス信号が立ち上がってから最大オン期間ＴMAXが経過した時点から最小オフ期間ＴMINが経過するまでは、ＡＮＤゲート１６の出力がＬｏｗレベルになり、フリップフロップ１２がセットされない。したがって、ブートストラップ用コンデンサ６の充電期間を確保することができる。
【００６０】
次に、本発明の第五実施形態について説明する。上述した本発明の第三実施形態に係るスイッチングレギュレータは、出力コンデンサ８にＥＳＲの小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合でも動作を安定化することができるが、出力電圧ＶOのリップル電圧が大きくなるので、出力電圧ＶOの安定性が悪化するという問題があった。
【００６１】
このような問題点を解消することができる本発明の第五実施形態に係るスイッチングレギュレータの構成を図９に示す。なお、図９において図７と同一の部分には同一の符号を付し詳細な説明を省略する。
【００６２】
図９に示すスイッチングレギュレータは、図７に示すスイッチングレギュレータの制御信号生成回路１’を制御信号生成回路２００に置換するとともに、抵抗９を取り除き、抵抗２２を追加した構成である。そして、制御信号生成回路２００は、制御信号生成回路１’の基準電圧源１１を抵抗１１ａ及び１１ｂに置換した構成である。抵抗１１ａ及び１１ｂから成る直列接続体の一端に定電圧Ｖｃが印加され、抵抗１１ａ及び１１ｂから成る直列接続体の他端がグランドに接続される。抵抗１１ａと抵抗１１ｂの接続点に比較器１０の非反転入力端子が接続され、抵抗１１ａと抵抗１１ｂの接続点電圧が基準電圧ＶREFとなる。また、抵抗１１ａと抵抗１１ｂの接続点には抵抗２２の一端も接続される。抵抗２２の他端はＮＭＯＳトランジスタ４のゲートに接続される。
【００６３】
図７に示す本発明の第三実施形態に係るスイッチングレギュレータの場合、出力電圧ＶO、基準電圧ＶREF、及びドライバ論理回路２からＮＭＯＳトランジスタ４のゲートに出力されるパルス信号ＬＧの波形は図１０（ａ）に示すようになるので、出力電圧ＶOのリップル電圧が大きくなければ、比較器１０における比較動作が困難になり、動作が不安定になる。
【００６４】
一方、図９に示す本発明の第五実施形態に係るスイッチングレギュレータの場合、出力電圧ＶO、基準電圧ＶREF、及びドライバ論理回路２からＮＭＯＳトランジスタ４のゲートに出力されるパルス信号ＬＧの波形は図１０（ｂ）に示すようになるので、出力電圧ＶOのリップル電圧が大きくなくても、比較器１０における比較動作が容易であり、動作が安定化する。したがって、図９に示す本発明の第五実施形態に係るスイッチングレギュレータは、出力コンデンサ８にＥＳＲの小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合でも、出力電圧ＶOの安定性を悪化させずに動作を安定化することができる。
【００６５】
なお、図９に示すスイッチングレギュレータでは、抵抗２２の他端をＮＭＯＳトランジスタ４のゲートに接続したが、本発明はこれに限定されることはなく、例えば抵抗２２の他端をフリップフロップ１２の反転出力端子に接続しても同様の効果を得ることができる。また、コンデンサ２３はノイズ除去を行うために設けている。
【００６６】
次に、本発明の第五実施形態に係るスイッチングレギュレータと同様の効果を奏する本発明の第六実施形態に係るスイッチングレギュレータについて説明する。本発明の第六実施形態に係るスイッチングレギュレータの構成を図１１に示す。なお、図１１において図９と同一の部分には同一の符号を付し詳細な説明を省略する。
【００６７】
図１１に示すスイッチングレギュレータは、図９に示すスイッチングレギュレータの制御信号生成回路２００を制御信号生成回路３００に置換するとともに、抵抗２２を取り除いた構成である。そして、制御信号生成回路３００は、制御信号生成回路２００からコンデンサ２３を取り除き抵抗２４及び電流源２５を新たに設けた構成である。抵抗１１ａと抵抗１１ｂの接続点に抵抗値がＲ24である抵抗２４の一端が接続され、抵抗２４の他端に比較器１０の非反転入力端子及び電流源２５の一端が接続され、電流源２５の他端がグランドに接続され、抵抗２４と電流源２５の接続点電圧が基準電圧ＶREFとなる。電流源２５は制御信号に応じた電流を出力する電流源であり、本実施形態ではドライバ論理回路２からＮＭＯＳトランジスタ３のゲートに出力されるパルス信号を電流源２５の制御信号として用いている。
【００６８】
図１１に示す本発明の第六実施形態に係るスイッチングレギュレータの場合、抵抗１１ａと抵抗１１ｂの接続点電圧Ｖ11、ドライバ論理回路２からＮＭＯＳトランジスタ３のゲートに出力されるパルス信号ＨＧ、出力電圧ＶO、電流源２５の出力電流Ｉ25、及び基準電圧ＶREF（＝Ｖ11−Ｒ24×Ｉ25）の波形は図１２に示すようになるので、出力電圧ＶOのリップル電圧が大きくなくても、比較器１０における比較動作が容易であり、動作が安定化する。したがって、図１１に示す本発明の第六実施形態に係るスイッチングレギュレータは、出力コンデンサ８にＥＳＲの小さいコンデンサ（例えばセラミックコンデンサ等）を用いた場合でも、出力電圧ＶOの安定性を悪化させずに動作を安定化することができる。
【００６９】
なお、図１１に示すスイッチングレギュレータでは、ドライバ論理回路２からＮＭＯＳトランジスタ３のゲートに出力されるパルス信号ＨＧを電流源２５の制御信号として用いているが、本発明はこれに限定されることはなく、例えばフリップフロップ１２の出力端子から出力される信号を電流源２５の制御信号として用いても同様の効果を得ることができる。
【００７０】
上述した第一実施形態〜第六実施形態では、ブートストラップ方式のＤＣ／ＤＣコンバータを有するスイッチングレギュレータについて説明したが、当然の事ながら本発明は他の構成のＤＣ／ＤＣコンバータを有するスイッチングレギュレータにも適用することができる。また、本発明では全ての実施例においてツェナーダイオード５及びコンデンサ６を用いているが、昇圧電圧を得る方法としては、これに限定されるものではない。また、オン期間ＴONに影響がないのであれば、比較器１０にヒステリシス特性を持たせるようにしても良い。
【図面の簡単な説明】
【００７１】
【図１】は、本発明の第一実施形態に係るスイッチングレギュレータの構成を示す図である。
【図２】は、図１のスイッチングレギュレータが具備する制御信号生成回路の一構成例を示す図である。
【図３】は、図１に示すスイッチングレギュレータ及び図２に示す制御信号生成回路の各部電圧又は電流のタイムチャートである。
【図４】は、本発明の第二実施形態に係るスイッチングレギュレータの構成を示す図である。
【図５】は、図４のスイッチングレギュレータが具備するパルス制御回路の一構成例を示す図である。
【図６】は、図１又は図４のスイッチングレギュレータにおいて出力コンデンサにＥＳＲの小さいコンデンサを用いた場合の各部電圧又は電流のタイムチャートである。
【図７】は、本発明の第三実施形態に係るスイッチングレギュレータの構成を示す図である。
【図８】は、本発明の第四実施形態に係るスイッチングレギュレータの構成を示す図である。
【図９】は、本発明の第五実施形態に係るスイッチングレギュレータの構成を示す図である。
【図１０】は、図７又は図９のスイッチングレギュレータの各部電圧波形を示す図である。
【図１１】は、本発明の第六実施形態に係るスイッチングレギュレータの構成を示す図である。
【図１２】は、図１１のスイッチングレギュレータの各部電圧波形を示す図である。
【符号の説明】
【００７２】
１、１’、１００、２００、３００    制御信号生成回路
２    ドライバ論理回路
３、４    ＮＭＯＳ
５    ツェナーダイオード
６    コンデンサ
７    コイル
８    出力コンデンサ
９、２４    抵抗
１０    比較器
１１    基準電圧源
１１ａ、１１ｂ、２２  抵抗
１２    フリップフロップ
１３    パルス制御回路
１４    最大オン期間制御回路
１５、１７    ＯＲゲート
１６、１９    ＡＮＤゲート
１８、２１    ＮＯＴゲート
２０    オフ期間制御回路
２５    電流源
【図１】
2006141191.tif 000006
【図２】
2006141191.tif 000007
【図３】
2006141191.tif 000008
【図４】
2006141191.tif 000009
【図５】
2006141191.tif 000010
【図６】
2006141191.tif 000011
【図７】
2006141191.tif 000012
【図８】
2006141191.tif 000013
【図９】
2006141191.tif 000014
【図１０】
2006141191.tif 000015
【図１１】
2006141191.tif 000016
【図１２】
2006141191.tif 000017