(57)【要約】【課題】複数の発光素子が一つの画素回路に連結されて発光するようにして発光表示装置の開口率を高めるようにし，しきい値電圧を補償して輝度を均一にすることが可能な画素回路及び発光表示装置を提供する。【解決手段】複数の走査線Ｓｎ，複数のデータ線Ｄｍ，複数の発光制御線Ｅ１ｎ，Ｅ２ｎ及び複数の第１電源線Ｖｄｄに連結され，走査線Ｓｎ及びデータ線Ｄｍによって定義される領域に形成される複数の画素を具備する画像表示部１００を含み，複数の画素の中で一つの走査線と一つの上記第１電源線に連結されて隣接した第１及び第２画素１１０，１２０は，第１及び第２発光素子ＯＬＥＤ１１，ＯＬＥＤ２１，第１及び第２発光素子ＯＬＥＤ１１，ＯＬＥＤ２１を駆動するための駆動回路１１１，１２１及び上記第１及び第２発光素子の駆動を順次制御するためのスイッチング回路１１２，１２２を備える。【選択図】図３
2006146213.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線，複数のデータ線，複数の発光制御線及び複数の第１電源線に連結され，前記走査線及び前記データ線によって定義される領域に形成される複数の画素を有する画像表示部を備え，
前記複数の画素の中で一つの走査線と一つの前記第１電源線に連結され，隣接した第１及び第２画素の各々は，
第１及び第２発光素子と；
前記第１及び第２発光素子と共通連結され，前記第１及び第２発光素子を駆動するための駆動回路と；
前記第１及び第２発光素子と前記駆動回路との間に連結され，前記第１及び第２発光素子の駆動を順次制御するためのスイッチング回路と；
を有し，
前記駆動回路は，
ゲートに印加される第１電圧に対応して前記第１電源線から供給される第１電源の伝達を受けて選択的に前記第１及び第２発光素子に電流を供給する第１トランジスタと；
第１走査信号によってデータ信号を選択的に前記第１トランジスタの第１電極に伝達する第２トランジスタと；
前記第１走査信号によって選択的に前記第１トランジスタをダイオード連結させる第３トランジスタと；
前記第１トランジスタの第１電極にデータ電圧が印加される間に，前記第１トランジスタのゲートに印加された電圧を充電して前記発光素子の発光期間の間，前記第１トランジスタの前記ゲートに前記充電された電圧が維持されるようにするキャパシタと；
第２走査信号によって選択的に前記キャパシタに初期化信号を伝達する第４トランジスタと；
前記第１発光制御信号によって前記第１電源を選択的に前記第１トランジスタに伝達する第５トランジスタと；
前記第２発光制御信号によって前記第１電源を選択的に前記第１トランジスタに伝達する第６トランジスタと；
を有することを特徴とする，発光表示装置。
【請求項２】
前記第１及び第２画素は，それぞれ互いに異なる二つのデータ線と連結されることを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
前記第１及び第２画素は，前記第４トランジスタを共有することを特徴とする，請求項１または２のいずれかに記載の発光表示装置。
【請求項４】
前記スイッチング回路は，
第１発光制御信号によって前記電流を前記第１発光素子に伝達する第７トランジスタと；
第２発光制御信号によって前記電流を前記第２発光素子に伝達する第８トランジスタと；
を有することを特徴とする，請求項１〜３のいずれかに記載の発光表示装置。
【請求項５】
前記第２走査信号は，前記第１走査信号より以前のタイミングにアクティブになるよう走査線から伝達される信号であることを特徴とする，請求項１〜４のいずれかに記載の発光表示装置。
【請求項６】
前記初期化信号は，前記第２走査信号であることを特徴とする，請求項１〜５のいずれかに記載の発光表示装置。
【請求項７】
前記初期化信号の電圧は，前記第１トランジスタを経て電流が流れない時の前記発光素子に印加された電圧であることを特徴とする，請求項１〜５のいずれかに記載の発光表示装置。
【請求項８】
一つの走査線に連結され，隣接した第１及び第２画素を備え，
前記第１及び第２画素の各々は，
電流の伝達を受けて発光する第１及び第２発光素子と；
ドレインは第１ノードに連結され，ソースは第２ノードに連結され，ゲートは第３ノードに連結される第１トランジスタと；
ソースはデータ線に連結され，ドレインは前記第２ノードに連結され，ゲートは第１走査線に連結される第２トランジスタと；
ソースは前記第１ノードに連結され，ドレインは前記第３ノードに連結され，ゲートは前記第１走査線に連結される第３トランジスタと；
ソースは初期化信号線に連結され，ドレインは前記第３ノードに連結され，ゲートは第２走査線に連結される第４トランジスタと；
第１電極は第１電源線に連結され，第２電極は前記第３ノードに連結されるキャパシタと；
ソースは前記第１電源線に連結され，ドレインは前記第２ノードに連結され，ゲートは第１発光制御線に連結される第５トランジスタと；
ソースは前記第１電源線に連結され，ドレインは前記第２ノードに連結され，ゲートは第２発光制御線に連結される第６トランジスタと；
ソースは前記第１ノードに連結され，ドレインは前記第１発光素子に連結され，ゲートは前記第１発光制御線に連結される第７トランジスタと；
ソースは前記第１ノードに連結され，ドレインは前記第２発光素子に連結され，ゲートは前記第２発光制御線に連結される第８トランジスタと；
を有することを特徴とする，発光表示装置。
【請求項９】
一つの走査線に連結され，隣接した第１及び第２画素を備え，
前記第１及び第２画素の各々は，
電流の伝達を受けて発光する第１及び第２発光素子と；
ドレインは第１ノードに連結され，ソースは第２ノードに連結され，ゲートは第３ノードに連結される第１トランジスタと；
ソースはデータ線に連結され，ドレインは前記第２ノードに連結され，ゲートは第１走査線に連結される第２トランジスタと；
ソースは前記第２ノードに連結され，ドレインは前記第３ノードに連結され，ゲートは前記第１走査線に連結される第３トランジスタと；
ソースは初期化信号線に連結され，ドレインは前記第３ノードに連結され，ゲートは第２走査線に連結される第４トランジスタと；
第１電極は第１電源線に連結され，第２電極は前記第３ノードに連結されるキャパシタと；
ソースは前記第１電源線に連結され，ドレインは前記第２ノードに連結され，ゲートは第１発光制御線に連結される第５トランジスタと；
ソースは前記第１電源線に連結され，ドレインは前記第２ノードに連結され，ゲートは第２発光制御線に連結される第６トランジスタと；
ソースは前記第１ノードに連結され，ドレインは前記第１発光素子に連結され，ゲートは前記第１発光制御線に連結される第７トランジスタと；
ソースは前記第１ノードに連結され，ドレインは前記第２発光素子に連結され，ゲートは前記第２発光制御線に連結される第８トランジスタと；
を有することを特徴とする，発光表示装置。
【請求項１０】
前記第１及び第２画素は，前記第４トランジスタを共有することを特徴とする，請求項８または９に記載の発光表示装置。
【請求項１１】
前記初期化信号線より伝達される初期化信号は，前記第２走査線を通じて伝達される第２走査信号であることを特徴とする，請求項８または９に記載の発光表示装置。
【請求項１２】
前記初期化信号線より伝達される初期化信号の電圧は，前記第１トランジスタを経て電流が流れない時の前記発光素子に印加された電圧であることを特徴とする，請求項８または９に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，発光表示装置に関し，さらに詳しく説明すれば，複数の発光素子が一つの画素回路に連結されて発光するようにして，発光表示装置の開口率を高めるようにし，しきい値電圧を補償して輝度を均一にさせる画素回路及び発光表示装置に関する。
【背景技術】
【０００２】
近年，陰極線管に比べて重さと嵩が小さな各種平板表示装置が開発されており，特に，発光效率，輝度及び視野角がすぐれて応答速度の速い発光表示装置が注目されている。
【０００３】
発光素子は光を発散する薄膜である発光層が，カソード電極とアノード電極の間に位置する構造を持って発光層に電子及び正孔を入れ込んでこれらを再結合させることで励起された蛍光体が発光する特性を持っている。
【０００４】
このような発光素子は，発光層が無機物または有機物で構成され，発光層の種類によって無機発光素子と有機発光素子に区分する。
【０００５】
図１は従来の技術による発光表示装置の一部分を示す回路図である。
【０００６】
図１を参照して説明すれば，４個の画素が隣接して形成され，各画素は発光素子ＯＬＥＤ及び画素回路を含む。画素回路は第１トランジスタＭ１，第２トランジスタＭ２，第３トランジスタＭ３及びキャパシタＣｓｔを含む。そして，第１トランジスタＭ１，第２トランジスタＭ２及び第３トランジスタＭ３はそれぞれゲート，ソース及びドレインを持って，キャパシタＣｓｔは第１電極と第２電極を持つ。
【０００７】
各画素は同一の構成である。一番左側上位にある画素を説明すれば，第１トランジスタＭ１はソースが電源供給線Ｖｄｄに連結され，ドレインが第３トランジスタＭ３のソースに連結され，ゲートが第１ノードＡと連結される。第１ノードＡは第２トランジスタＭ２のドレインと連結される。第１トランジスタＭ１はデータ信号に対応される電流を発光素子ＯＬＥＤに供給する機能を遂行する。
【０００８】
第２トランジスタＭ２は，ソースがデータ線Ｄ１に連結され，ドレインが第１ノードＡと連結され，ゲートは第１走査線Ｓ１と連結される。そして，ゲートに印加される走査信号によってデータ信号を第１ノードＡに伝達する。
【０００９】
第３トランジスタＭ３は，ソースが第１トランジスタＭ１のドレインと連結され，ドレインは発光素子ＯＬＥＤのアノード電極に連結され，ゲートが発光制御線Ｅ１に連結され，発光制御信号に応答する。したがって，発光制御信号によって第１トランジスタＭ１から発光素子ＯＬＥＤに流れる電流の流れを制御して発光素子ＯＬＥＤの発光を制御する。
【００１０】
キャパシタＣｓｔは，第１電極が電源供給線Ｖｄｄに連結され，第２電極が第１ノードＡに連結される。そして，データ信号による電荷を充電し，充電された電荷によって一フレームの時間の間第１トランジスタＭ１のゲートに信号を印加するようになって第１トランジスタＭ１の動作を一フレームの時間の間維持させる。
【００１１】
一方，従来の画素回路及び発光表示装置に関する技術を記載した文献としては，下記特許文献１および２等がある。
【００１２】
【特許文献１】特開２００２−２１５０９６号公報
【特許文献２】米国特許出願公開２００５／００５２３６５Ａ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら，このような従来の発光表示装置に採用された画素によれば，一つの画素回路に一つの発光素子ＯＬＥＤが連結され，複数の発光素子を発光するようにするためには複数の画素回路が必要になり，画素回路を具現する素子の数が多くなるという問題点がある。
【００１４】
また，画素行に一つの発光制御線と画素電源線が連結されることによって，配線が複雑になって発光表示装置の開口率が落ちるという問題点がある。
【００１５】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，一つの走査線に連結されて隣接した二つの画素回路が一つの画素電源線を共有するようになって，一つの画素回路に複数の発光素子が連結されて発光するので，素子の数を減らすようにして発光表示装置の配線の数が減少して簡単になり，素子の数の減少によって開口率が増加することが可能な，新規かつ改良された画素回路及び発光表示装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するために，本発明のある観点によれば，複数の走査線，複数のデータ線，複数の発光制御線及び複数の第１電源線に連結され，上記走査線及び上記データ線によって定義される領域に形成される複数の画素を有する画像表示部を備え，上記複数の画素の中で一つの走査線と一つの上記第１電源線に連結され，隣接した第１及び第２画素の各々は，第１及び第２発光素子と；上記第１及び第２発光素子と共通連結され，上記第１及び第２発光素子を駆動するための駆動回路と；上記第１及び第２発光素子と上記駆動回路との間に連結され，上記第１及び第２発光素子の駆動を順次制御するためのスイッチング回路と；を有し，上記駆動回路は，ゲートに印加される第１電圧に対応して上記第１電源線から供給される第１電源の伝達を受けて選択的に上記第１及び第２発光素子に電流を供給する第１トランジスタと；第１走査信号によってデータ信号を選択的に上記第１トランジスタの第１電極に伝達する第２トランジスタと；上記第１走査信号によって選択的に上記第１トランジスタをダイオード連結させる第３トランジスタと；上記第１トランジスタの第１電極にデータ電圧が印加される間に，上記第１トランジスタのゲートに印加された電圧を充電して上記発光素子の発光期間の間，上記第１トランジスタの上記ゲートに上記充電された電圧が維持されるようにするキャパシタと；第２走査信号によって選択的に上記キャパシタに初期化信号を伝達する第４トランジスタと；上記第１発光制御信号によって上記第１電源を選択的に上記第１トランジスタに伝達する第５トランジスタと；上記第２発光制御信号によって上記第１電源を選択的に上記第１トランジスタに伝達する第６トランジスタと；を有することを特徴とする，発光表示装置が提供される。
【００１７】
また，上記第１及び第２画素は，それぞれ互いに異なる二つのデータ線と連結されてもよい。
【００１８】
また，上記第１及び第２画素は，上記第４トランジスタを共有してもよい。
【００１９】
また，上記スイッチング回路は，第１発光制御信号によって上記電流を上記第１発光素子に伝達する第７トランジスタと；第２発光制御信号によって上記電流を上記第２発光素子に伝達する第８トランジスタと；を有してもよい。
【００２０】
また，上記第２走査信号は，上記第１走査信号より以前のタイミングにアクティブになるよう走査線から伝達される信号であってもよい。
【００２１】
また，上記初期化信号は，上記第２走査信号であってもよい。
【００２２】
また，上記初期化信号の電圧は，上記第１トランジスタを経て電流が流れない時の上記発光素子に印加された電圧であってもよい。
【００２３】
上記課題を解決するために，本発明の別の観点によれば，一つの走査線に連結され，隣接した第１及び第２画素を備え，上記第１及び第２画素の各々は，電流の伝達を受けて発光する第１及び第２発光素子と；ドレインは第１ノードに連結され，ソースは第２ノードに連結され，ゲートは第３ノードに連結される第１トランジスタと；ソースはデータ線に連結され，ドレインは上記第２ノードに連結され，ゲートは第１走査線に連結される第２トランジスタと；ソースは上記第１ノードに連結され，ドレインは上記第３ノードに連結され，ゲートは上記第１走査線に連結される第３トランジスタと；ソースは初期化信号線に連結され，ドレインは上記第３ノードに連結され，ゲートは第２走査線に連結される第４トランジスタと；第１電極は第１電源線に連結され，第２電極は上記第３ノードに連結されるキャパシタと；ソースは上記第１電源線に連結され，ドレインは上記第２ノードに連結され，ゲートは第１発光制御線に連結される第５トランジスタと；ソースは上記第１電源線に連結され，ドレインは上記第２ノードに連結され，ゲートは第２発光制御線に連結される第６トランジスタと；ソースは上記第１ノードに連結され，ドレインは上記第１発光素子に連結され，ゲートは上記第１発光制御線に連結される第７トランジスタと；ソースは上記第１ノードに連結され，ドレインは上記第２発光素子に連結され，ゲートは上記第２発光制御線に連結される第８トランジスタと；を有することを特徴とする，発光表示装置が提供される。
【００２４】
上記課題を解決するために，本発明の別の観点によれば，一つの走査線に連結され，隣接した第１及び第２画素を備え，上記第１及び第２画素の各々は，電流の伝達を受けて発光する第１及び第２発光素子と；ドレインは第１ノードに連結され，ソースは第２ノードに連結され，ゲートは第３ノードに連結される第１トランジスタと；ソースはデータ線に連結され，ドレインは上記第２ノードに連結され，ゲートは第１走査線に連結される第２トランジスタと；ソースは上記第２ノードに連結され，ドレインは上記第３ノードに連結され，ゲートは上記第１走査線に連結される第３トランジスタと；ソースは初期化信号線に連結され，ドレインは上記第３ノードに連結され，ゲートは第２走査線に連結される第４トランジスタと；第１電極は第１電源線に連結され，第２電極は上記第３ノードに連結されるキャパシタと；ソースは上記第１電源線に連結され，ドレインは上記第２ノードに連結され，ゲートは第１発光制御線に連結される第５トランジスタと；ソースは上記第１電源線に連結され，ドレインは上記第２ノードに連結され，ゲートは第２発光制御線に連結される第６トランジスタと；ソースは上記第１ノードに連結され，ドレインは上記第１発光素子に連結され，ゲートは上記第１発光制御線に連結される第７トランジスタと；ソースは上記第１ノードに連結され，ドレインは上記第２発光素子に連結され，ゲートは上記第２発光制御線に連結される第８トランジスタと；を有することを特徴とする，発光表示装置が提供される。
【００２５】
また，上記第１及び第２画素は，上記第４トランジスタを共有してもよい。
【００２６】
また，上記初期化信号線より伝達される初期化信号は，上記第２走査線を通じて伝達される第２走査信号であってもよい。
【００２７】
また，上記初期化信号線より伝達される初期化信号の電圧は，上記第１トランジスタを経て電流が流れない時の上記発光素子に印加された電圧であってもよい。
【発明の効果】
【００２８】
以上説明したように，本発明によれば，一つの走査線に連結されて隣接した二つの画素回路が一つの画素電源線を共有するようになって，一つの画素回路に複数の発光素子が連結され，発光するので素子の数を減らすことができる。したがって，発光表示装置の配線の数が減少して簡単になり，素子の数の減少によって開口率が増加するようになる。
【発明を実施するための最良の形態】
【００２９】
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００３０】
図２は，本発明による発光表示装置の第１実施形態を示す構造図である。
【００３１】
図２を参照して説明すれば，発光表示装置は画像表示部１００，データ駆動部２００及び走査駆動部３００を含む。
【００３２】
画像表示部１００は，複数の発光素子を含む複数の画素１１０，１２０，行方向に配列された複数の走査線Ｓ０，Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎ，行方向に配列された複数の第１発光制御線Ｅ１１，Ｅ１２，・・・Ｅ１ｎ−１，Ｅ１ｎ及び第２発光制御線Ｅ２１，Ｅ２２，・・・Ｅ２ｎ−１，Ｅ２ｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍ及び画素電源を供給する複数の画素電源線Ｖｄｄを含む。
【００３３】
一つの画素電源線Ｖｄｄは，行方向に隣接した二つの画素に同時に連結され，画素電源線Ｖｄｄの数は画素１１０数の半分を要することになって画像表示部１００に必要な配線数が減るようになる。そして，画素電源線Ｖｄｄは外部の電源１３０から画素電源の伝達を受ける。
【００３４】
そして，画素１１０，１２０は，走査線Ｓ０，Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎを通じて走査信号と以前走査線の走査信号の伝達を受けて，データ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍから伝達されるデータ信号によってデータ信号に対応される駆動電流を生成し，第１発光制御線Ｅ１１，Ｅ１２，・・・Ｅ１ｎ−１１，Ｅ１ｎ及び第２発光制御線Ｅ２１，Ｅ２２，・・・Ｅ２ｎ−１，Ｅ２ｎを通じて伝達される第１及び第２発光制御信号によって駆動電流が発光素子ＯＬＥＤに伝達されて画像が表現される。
【００３５】
データ駆動部２００は，データ線Ｄ１，Ｄ２，・・・Ｄｍ−１，Ｄｍと連結され，画像表示部１００にデータ信号を伝達する。一つのデータ線は赤，緑，青のデータを順次伝達される。
【００３６】
走査駆動部３００は，画像表示部１００の側面に構成され，複数の走査線Ｓ０，Ｓ１，Ｓ２，・・・Ｓｎ−１，Ｓｎと複数の第１発光制御線Ｅ１１，Ｅ１２，・・・Ｅ１ｎ−１１，Ｅ１ｎ及び第２発光制御線Ｅ２１，Ｅ２２，・・・Ｅ２ｎ−１，Ｅ２ｎに連結され，走査信号と発光制御信号を順次画像表示部１００に伝達する。
【００３７】
図３は，図２の発光表示装置に採用された本発明の第１実施形態にかかる画素を示す回路図である。
【００３８】
図３を参照して説明すれば，一つの走査線に連結されて隣接した二つの画素回路を含む画素を現わし，左側にある画素を第１画素１１０，右側にある画素を第２画素１２０と言う。第１画素１１０は，駆動回路１１１と，スイッチング回路１１２と，第１発光素子ＯＬＥＤ１１と，第２発光素子ＯＬＥＤ２１と，を含む。第２画素１２０は，駆動回路１２１と，スイッチング回路１２２と，第１発光素子ＯＬＥＤ１２と，第２発光素子ＯＬＥＤ２２と，を含む。
【００３９】
第１画素１１０をよく見れば，第１トランジスタＭ１１はドレインが第１ノードＡと連結され，ソースは第２ノードＢに連結され，ゲートは第３ノードＣに連結され，第３ノードＣの電圧によって第２ノードＢ’から第１ノードＡに電流が流れるようにする。
【００４０】
第２トランジスタＭ２１は，ソースが第１データ線Ｄｍに連結され，ドレインは第２ノードＢに連結され，ゲートは第１走査線Ｓｎに連結され，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎによってスイッチング動作をしてデータ線Ｄｍを通じて伝達されるデータ信号を選択的に第２ノードＢに伝達する。
【００４１】
第３トランジスタＭ３１は，ソースが第１ノードＡに連結され，ドレインは第３ノードＣに連結され，ゲートは第１走査線Ｓｎに連結され，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎによって第１ノードＡと第３ノードＣの電位を等しくして第１トランジスタＭ１１がダイオード連結になるようにする。
【００４２】
第４トランジスタＭ４１は，ソースとゲートが第２走査線Ｓｎ−１に連結され，ドレインは第３ノードＣに連結され，第３ノードＣに初期化信号を伝達する。初期化信号は，第１走査信号ｓｎが入力される行より１行先にある行に入力される第２走査信号ｓｎ−１であり，第２走査線Ｓｎ−１を通じて伝達を受ける。第２走査線Ｓｎ−１は第１走査線Ｓｎが連結された行より１行先にある行に連結される走査線を意味する。
【００４３】
第５トランジスタＭ５１は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第１発光制御線Ｅ１ｎに連結され，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎによって画素電源を第２ノードＢに選択的に伝達する。
【００４４】
第６トランジスタＭ６１は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第２発光制御線Ｅ２ｎに連結され，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎによって画素電源を第２ノードＢに選択的に伝達する。
【００４５】
第７トランジスタＭ７１は，ソースが第１ノードＡに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結され，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎによって第１ノードＡに流れる電流を第１発光素子ＯＬＥＤ１１に伝達して第１発光素子ＯＬＥＤ１１が発光するようにする。
【００４６】
第８トランジスタＭ８１は，ソースが第１ノードＡに連結され，ドレインは第２発光素子ＯＬＥＤ２１に連結され，ゲートは第２発光制御線Ｅ２ｎに連結され，第２発光制御線Ｅ１ｎを通じて伝達される第２発光制御信号ｅ２ｎによって第１ノードＡに流れる電流を第２発光素子ＯＬＥＤ２１に伝達して第２発光素子ＯＬＥＤ２１が発光するようにする。
【００４７】
キャパシタＣｓｔ１は，第１電極は画素電源線Ｖｄｄに連結され，第２電極は第３ノードＣに連結され，第４トランジスタＭ４１を通じて第３ノードＣに伝達される初期化信号によってキャパシタＣｓｔ１が初期化され，データ信号に対応される電圧を格納して第３ノードＣに伝達して第１トランジスタＭ１１のゲート電圧を一定期間の間維持させる。
【００４８】
第２画素１２０は，第１画素１１０と同一の構成をし，画素電源は第１画素１１０が連結されている画素電源線を通じて電源の供給を受け，データ信号は第２データ線Ｄｍ＋１を通じてデータ信号の伝達を受ける。したがって，一つの走査線に連結されて隣接した二つの画素は，一つの画素電源線を共有するようになって画素電源線の数が減る。
【００４９】
図４は，図２の発光表示装置に採用された本発明の第２実施形態にかかる画素を示す回路図である。
【００５０】
図４を参照して説明すれば，一つの走査線に連結されて隣接した二つの画素回路を含む画素を現わし，左側にある画素を第１画素１１０，右側にある画素を第２画素１２０と言う。第１画素１１０は，駆動回路１１１と，スイッチング回路１１２と，第１発光素子ＯＬＥＤ１１と，第２発光素子ＯＬＥＤ２１と，を含む。第２画素１２０は，駆動回路１２１と，スイッチング回路１２２と，第１発光素子ＯＬＥＤ１２と，第２発光素子ＯＬＥＤ２２と，を含む。
【００５１】
第１画素１１０を詳細に見れば，第１トランジスタＭ１１はドレインが第１ノードＡと連結され，ソースは第２ノードＢに連結され，ゲートは第３ノードＣに連結され，第３ノードＣの電圧によって第２ノードＢから第１ノードＡに電流を流れるようにする。
【００５２】
第２トランジスタＭ２１は，ソースがデータ線Ｄｍに連結され，ドレインは第２ノードＢに連結され，ゲートは第１走査線Ｓｎに連結され，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎによってスイッチング動作をしてデータ線Ｄｍを通じて伝達されるデータ信号を選択的に第２ノードＢに伝達する。
【００５３】
第３トランジスタＭ３１は，ソースが第２ノードＢに連結され，ドレインは第３ノードＣに連結され，ゲートは第１走査線Ｓｎに連結され，第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎによって第２ノードＢと第３ノードＣの電位を等しくして第１トランジスタＭ１１がダイオード連結になるようにする。
【００５４】
第４トランジスタＭ４１は，ソースは発光素子のアノード電極に連結され，ゲートが第２走査線Ｓｎ−１に連結され，ドレインは第３ノードＣに連結される。第２ノードＣに初期化信号を印加する。初期化信号の電圧は発光素子に電流が流れない時に発光素子に印加されている電圧に相当する。初期化信号は第２走査信号ｓｎ−１によって第３ノードＣに伝達される。
【００５５】
第５トランジスタＭ５１は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第１発光制御線Ｅ１ｎに連結され，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎによって画素電源を第２ノードＢに選択的に伝達する。
【００５６】
第６トランジスタＭ６１は，ソースが画素電源線Ｖｄｄに連結され，ドレインは第２ノードＢに連結され，ゲートは第２発光制御線Ｅ２ｎに連結され，第２発光制御線Ｅ２ｎを通じて伝達される第２発光制御信号ｅ２ｎによって画素電源を第２ノードＢに選択的に伝達する。
【００５７】
第７トランジスタＭ７１は，ソースが第１ノードＡに連結され，ドレインは第１発光素子ＯＬＥＤ１に連結され，ゲートは第１発光制御線Ｅ１ｎに連結され，第１発光制御線Ｅ１ｎを通じて伝達される第１発光制御信号ｅ１ｎによって第１ノードＡに流れる電流を第１発光素子ＯＬＥＤ１１に伝達して第１発光素子ＯＬＥＤ１１が発光するようにする。
【００５８】
第８トランジスタＭ８１は，ソースが第１ノードＡに連結され，ドレインは第２発光素子ＯＬＥＤ２に連結され，ゲートは第２発光制御線Ｅ２ｎに連結され，第２発光制御線Ｅ１ｎを通じて伝達される第２発光制御信号ｅ２ｎによって第１ノードＡに流れる電流を第２発光素子ＯＬＥＤ２１に伝達して第２発光素子ＯＬＥＤ２１が発光するようにする。
【００５９】
キャパシタＣｓｔ１は，第１電極は画素電源線Ｖｄｄに連結され，第２電極は第３ノードＣに連結され，第４トランジスタＭ４１を通じて第３ノードＣに伝達される初期化信号によってキャパシタＣｓｔ１が初期化され，データ信号に対応される電圧を格納して第３ノードＣに伝達して第１トランジスタＭ１１のゲート電圧を一定期間の間維持させる。
【００６０】
第２画素１２０は，第１画素１１０と同一の構成をし，画素電源は第１画素１１０が連結されている画素電源線を通じて電源の供給を受け，データ信号は第２データ線Ｄｍ＋１を通じてデータ信号の伝達を受ける。したがって，一つの走査線に連結されて隣接した二つの画素は，一つの画素電源線を共有するようになって画素電源線の数が減る。
【００６１】
図５は，図３及び図４に図示された画素の動作を示す波形図である。図５を参照して説明すれば，画素１１０は第１及び第２走査信号ｓｎ，ｓｎ−１と第１及び第２発光制御信号ｅ１ｎ及びｅ２ｎの入力を受けて動作する。
【００６２】
まず，第２走査信号ｓｎ−１によって第４トランジスタＭ４１がオン状態になって，第４トランジスタＭ４１を通じて初期化信号がキャパシタＣｓｔ１に伝達されてキャパシタＣｓｔが初期化される。
【００６３】
そして，第１走査信号ｓｎによって第２トランジスタＭ２１と第３トランジスタＭ３１がオン状態になって第２ノードＢと第３ノードＣの電位が等しくなり，第１トランジスタＭ１１がダイオード連結され，第２トランジスタＭ２１を通じてデータ信号が第２ノードＢ（第１トランジスタのソース，本実施形態において第１トランジスタの第１電極に相当する。）に伝達される。したがって，データ信号は第２トランジスタＭ２１と第１トランジスタＭ１１と第３トランジスタＭ３１を経ってキャパシタＣｓｔ１の第２電極に伝達され，キャパシタＣｓｔ１にはデータ信号としきい値電圧の差にあたる電圧がキャパシタＣｓｔ１の第２電極に伝達される。
【００６４】
そして，第１走査信号ｓｎがまたハイ状態に転換された後，第１発光制御信号ｅ１ｎがロー状態に転換されて一定期間の間ロー状態を持続すれば，第１発光制御信号ｅ１ｎによって第５トランジスタＭ５１と第７トランジスタＭ７１がオン状態になって第１トランジスタＭ１１のゲートとソースの間には下記の数式１にあたる電圧が印加される。第１発光制御信号の立ち下がりは第１走査信号Ｓｎの立ち上がりに同期し，立ち上がりは第２走査信号Ｓｎ−１の立下りに同期する。
【００６５】
【数１】
2006146213.tif 000003
【００６６】
ここで，Ｖｓｇは第１トランジスタＭ１１のソースとゲート電極の間の電圧，Ｖｄｄは画素電源電圧，Ｖｄａｔａはデータ信号の電圧，Ｖｔｈは第１トランジスタＭ１１のしきい値電圧を示す。本実施形態において第１電圧とはデータ信号としきい値電圧の差（Ｖｄａｔａ−Ｖｔｈ）のことに相当する。
【００６７】
したがって，第１ノードＡに電流が下記の数式２にあたる電流が流れるようになる。第１ノードＡに流れる電流は第１トランジスタＭ１１のしきい値電圧と関係なく流れるようになる。
【００６８】
【数２】
2006146213.tif 000004
【００６９】
ここで，Ｉは発光素子に流れる電流，Ｖｇｓは第１トランジスタＭ１１のゲートに印加される電圧，Ｖｄｄは画素電源の電圧（本実施形態において画素電源は第１電源に相当する。），Ｖｔｈは第１トランジスタＭ１１のしきい値電圧，Ｖｄａｔａはデータ信号の電圧を示す。
【００７０】
その後，また第１及び第２走査信号ｓｎ及びｓｎ−１とデータ信号によってキャパシタＣｓｔに画素電源とデータ信号の差にあたる電圧値が充電され，上記数式１にあたる電圧が第１トランジスタＭ１１のソースとゲートの間に伝達され，第２発光制御信号ｅ２ｎによって第６トランジスタＭ６１と第８トランジスタＭ８１がオン状態になって上記数式２にあたる電流が第２発光素子ＯＬＥＤ２１に流れるようになる。第２発光制御信号の立ち下がりは第１走査信号Ｓｎの立ち上がりに同期し，立ち上がりは第２走査信号Ｓｎ−１の立下りに同期する。
【００７１】
この時，第１発光制御信号ｅ１ｎはハイ状態の信号で，第２発光制御信号ｅ２ｎはロー状態の信号なので，第７トランジスタＭ７１はオフ状態になって第８トランジスタＭ８１はオン状態になって電流は第８トランジスタＭ８１を通じて第２発光素子ＯＬＥＤ２１に流れるようになる。
【００７２】
したがって，一つの画素回路は２個の発光素子を制御し，２個の発光素子が連結され，同一の走査線に連結されて隣接した２個の画素回路は，一つの画素電源線を共有して画素電源の供給を受けることができる。
【００７３】
ここで，図３及び図４に図示されている画素は，第１〜第８トランジスタＭ１１〜Ｍ８１は，ＰＭＯＳ形態のトランジスタに具現されているが，第１〜第８トランジスタＭ１１〜Ｍ８１はＮＭＯＳ形態のトランジスタに具現されれば図６に図示されている波形が入力されて動作するようになる。
【００７４】
図７は，図２の発光表示装置に採用された本発明の第３実施形態にかかる画素を示す回路図である。
【００７５】
図３を参照して説明すれば，一つの走査線に連結されて隣接した二つの画素回路を含む画素を現わし，左側にある画素を第１画素１１０，右側にある画素を第２画素１２０と言う。第１画素１１０は，駆動回路１１１と，スイッチング回路１１２と，第１発光素子ＯＬＥＤ１１と，第２発光素子ＯＬＥＤ２１と，を含む。第２画素１２０は，駆動回路１２１と，スイッチング回路１２２と，第１発光素子ＯＬＥＤ１２と，第２発光素子ＯＬＥＤ２２と，を含む。
【００７６】
第１画素１１０と第２画素１２０は，初期化信号を伝達する第４トランジスタＭ４１を共有するようにして第１画素１１０と第２画素１２０の開口率が高くなるようにする。
【００７７】
第４トランジスタＭ４１は，ソースは第１画素１１０と第２画素１２０にある発光素子に連結され，ドレインは第１画素のキャパシタと第２画素のキャパシタに共通連結される。（分岐して連結される。）そして，ゲートは第２走査線Ｓｎ−１に連結され，第２走査信号ｓｎ−１によって初期化信号を伝達して第１画素１１０と第２画素１２０は同時に初期化される。
【００７８】
このように，本実施形態では，第１トランジスタＭ１１のしきい値電圧に関係なく発光素子に電流が流れるので，輝度をより均一にすることが可能である。
【００７９】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００８０】
例えば，上述した実施形態においては，すべてＰＭＯＳのトランジスタ及びすべてＮＭＯＳのトランジスタの場合について説明したが，ＰＭＯＳとＮＭＯＳが混在する形態であってもよい。また，本発明の第３実施形態は，第２実施形態をもとに第４トランジスタを共有するように変更したものであるが，第１実施形態をもとに第４トランジスタを共有するように変更してもよい。また，図４及び図７において第４トランジスタＭ４１（Ｍ４２）のソースはＯＬＥＤ２１（ＯＬＥＤ２２）のアノードにしか接続されていないが全てのＯＬＥＤに共通して接続してもよい。
【産業上の利用可能性】
【００８１】
本発明は，画素回路及び発光表示装置に適用可能である。
【図面の簡単な説明】
【００８２】
【図１】従来の技術による発光表示装置の一部分を示す回路図である。
【図２】本発明の第１実施形態にかかる発光表示装置を示す構造図である。
【図３】図２の発光表示装置に採用された本発明の第１実施形態にかかる画素を示す回路図である。
【図４】図２の発光表示装置に採用された本発明の第２実施形態にかかる画素を示す回路図である。
【図５】図３及び図４に図示された画素の動作を示す波形図である。
【図６】図３及び図４に図示された画素がＮＭＯＳトランジスタで構成された場合の動作を示す波形図である。
【図７】図２の発光表示装置に採用された本発明の第３実施形態にかかる画素を示す回路図である。
【符号の説明】
【００８３】
１００      画像表示部
１１０      第１画素
１２０      第２画素
２００      データ駆動部
３００      走査駆動部
【図１】
2006146213.tif 000005
【図２】
2006146213.tif 000006
【図３】
2006146213.tif 000007
【図４】
2006146213.tif 000008
【図５】
2006146213.tif 000009
【図６】
2006146213.tif 000010
【図７】
2006146213.tif 000011