(57)【要約】【課題】簡単かつ正確な不良判定および欠陥箇所の特定の可能な検査回路およびその方法を提供する。【解決手段】複数のシフトレジスタ回路と、複数のラッチ回路と、複数の第１のＮＯＲ回路と、複数の第２のＮＯＲ回路と、複数の第１のＮＡＮＤ回路と、複数の第２のＮＡＮＤ回路と、複数のインバータを有した構成であり、画素部に設けられた複数のソース信号線のそれぞれを前記複数のラッチ回路に接続し、前記インバータの最終段から検査出力を得る。【選択図】図１
2006189809.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を入力するための複数のソース信号線を有する表示装置の検査回路であり、
前記検査回路は、複数のシフトレジスタ回路と、複数のラッチ回路と、複数の第１のＮＯＲ回路と、複数の第２のＮＯＲ回路と、複数の第１のＮＡＮＤ回路と、複数の第２のＮＡＮＤ回路と、複数のインバータを有し、
前記複数のシフトレジスタ回路はそれぞれ直列に接続され、
前記複数のシフトレジスタ回路はそれぞれ前記複数のラッチ回路と電気的に接続され、
前記複数の第１のＮＯＲ回路の第１の入力端はそれぞれ前記複数のシフトレジスタ回路と電気的に接続され、
前記複数の第１のＮＯＲ回路の第２の入力端はそれぞれ前記複数のラッチ回路と電気的に接続され、
前記複数のソース信号線はそれぞれ前記複数のラッチ回路に電気的に接続され、
前記複数の第２のＮＯＲ回路はそれぞれ並列に接続され、
前記複数の第２のＮＯＲ回路はそれぞれ前記複数の第１のＮＯＲ回路と電気的に接続され、
前記複数の第１のＮＡＮＤ回路はそれぞれ並列に接続され、
前記複数の第１のＮＡＮＤ回路はそれぞれ前記複数の第２のＮＯＲ回路と電気的に接続され、
前記複数の第１のＮＡＮＤ回路はそれぞれ前記複数の第２のＮＡＮＤ回路と電気的に接続され、
前記直列接続された第２のＮＡＮＤ回路のうち、一段目の前記ＮＡＮＤ回路の第２の入力端は、電源と電気的に接続され、
前記複数のインバータの入力端は前記複数の第２のＮＡＮＤ回路の出力端と電気的に接続され、
前記複数のインバータの出力端は、前記複数のインバータの入力端と接続された前記複数の第２のＮＡＮＤ回路と異なる前記複数の第２のＮＡＮＤ回路の入力端と電気的に接続され、
最終段目の前記インバータの出力端は、検査出力端子と電気的に接続されたことを特徴とする検査回路。
【請求項２】
請求項１において、
前記検査回路は前記複数の画素と同一基板上に作製されることを特徴とする検査回路を有することを特徴とする表示装置。
【請求項３】
デジタル映像信号を用いて映像表示を行う表示装置の検査回路であり、
前記検査回路は、複数のシフトレジスタ回路と、複数のラッチ回路と、複数の第１のＮＯＲ回路と、複数の第２のＮＯＲ回路と、複数の第１のＮＡＮＤ回路と、複数の第２のＮＡＮＤ回路と、複数のインバータを有し、
前記複数のシフトレジスタ回路はそれぞれ直列に接続され、
前記複数のシフトレジスタ回路はそれぞれ前記複数のラッチ回路と電気的に接続され、
前記複数の第１のＮＯＲ回路の第１の入力端はそれぞれ前記複数のシフトレジスタ回路と電気的に接続され、
前記複数の第１のＮＯＲ回路の第２の入力端はそれぞれ前記複数のラッチ回路と電気的に接続され、
前記複数のソース信号線はそれぞれ前記複数のラッチ回路に電気的に接続され、
前記複数の第２のＮＯＲ回路はそれぞれ並列に接続され、
前記複数の第２のＮＯＲ回路はそれぞれ前記複数の第１のＮＯＲ回路と電気的に接続され、
前記複数の第１のＮＡＮＤ回路はそれぞれ並列に接続され、
前記複数の第１のＮＡＮＤ回路はそれぞれ前記複数の第２のＮＯＲ回路と電気的に接続され、
前記複数の第１のＮＡＮＤ回路はそれぞれ前記複数の第２のＮＡＮＤ回路と電気的に接続され、
前記直列接続された第２のＮＡＮＤ回路のうち、一段目の前記ＮＡＮＤ回路の第２の入力端は、電源と電気的に接続され、
前記複数のインバータの入力端は前記複数の第２のＮＡＮＤ回路の出力端と電気的に接続され、
前記複数のインバータの出力端は、前記複数のインバータの入力端と接続された前記複数の第２のＮＡＮＤ回路と異なる前記複数の第２のＮＡＮＤ回路の入力端と電気的に接続され、
最終段目の前記インバータの出力端は、検査出力端子と電気的に接続されたことを特徴とする検査回路。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記複数のシフトレジスタ回路はクロック信号、クロック反転信号、スタートパルスの入力により順次パルスを出力することを特徴とする表示装置の検査回路。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記複数のソース信号線は前記複数のラッチ回路のクロックドインバータに一方は直接、もう一方はインバータを介して接続されることを特徴とする表示装置の検査回路。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記複数のラッチ回路のインバータの位置は奇数段と偶数段において異なることを特徴とする表示装置の検査回路。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記検査回路はパネルの外部に実装されることを特徴とする表示装置の検査回路。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記検査回路は検査後に切り離すことができることを特徴とする表示装置の検査回路。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
最終段の検査回路に接続した検査出力端子の出力を確認することにより全段にわたり欠陥箇所が特定できることを特徴とする表示装置の検査回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素がマトリクス状に配置された画素領域を有する表示装置に設ける検査回路、および表示装置の検査方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）や、エレクトロルミネッセンス（ＥＬ）ディスプレイ等をはじめとする表示装置においては、近年大画面化、高精細化が進み、さらに、画素部と、画素部を制御するための周辺回路を基板上に一体形成することによる回路の高集積化が進んでいる。
【０００３】
製造工程において、形状不良、静電破壊（ＥＳＤ）等による素子破壊が生じた場合、表示装置自体の正常動作が見込めなくなるため、品質検査によって除外されなければならない。一般的に、表示装置の品質検査は、図１４（Ａ）に示すような、ソースドライバ１２０３、ゲートドライバ１２０４、画素領域１２０５、信号入力端子１２０６等が形成されたＴＦＴ基板１２０１と、対向基板１２０２とを貼り合わせ、完成品であるモジュール１２００となった段階で、図１４（Ｂ）に示すように、実際にジグ等を用いて信号を入力、映像（テストパターン１２１２等）の表示を行い、画面の視認によって表示不良の有無を観察することによって行われる。
【０００４】
しかし、この方法によると、表示装置自体がモジュール１２００としてほぼ完成した段階での検査となるため、不良判定されたモジュールに費やされたコストが大きいといった欠点がある。つまり、回路不良による欠陥は、ＴＦＴ基板１２０１のみに起因するものであり、対向基板１２０２等の貼り合わせに伴う工程が無駄となる。また、画素部や周辺回路がＴＦＴ等によって形成されている基板（ＴＦＴ基板）のみを製造し、半完成品として出荷するなどといった形態も考えられるが、このような場合、実際の表示で品質検査を行うことは事実上不可能である。つまり、ＴＦＴ基板の状態で、回路動作が正常かどうかを判断する手段が必要となる。
【０００５】
図１３は、そのような検査を実現した構成の一例である。基板上に、シフトレジスタ（ＳＲ）、ＮＡＮＤ回路、ラッチ、Ｄ／Ａコンバータ（ＤＡＣ）等でなるデジタルソースドライバ１８、ゲートドライバ５、画素３がマトリクス状に配置された画素領域および、駆動回路３０、アナログスイッチ２５、検査ライン２７、検査端子２８等でなる検査回路が形成されている。
【０００６】
図１３に示した表示装置は、各ゲート信号線６により当該行に接続された画素を制御し、映像信号はデジタルソースドライバ１８に入力され、ソース信号線９へと出力され、各画素に書き込まれる。
【０００７】
検査回路においては、画素に映像信号が書き込まれることによって保持された電荷を、アナログスイッチ２５を駆動回路３０によって制御し、順次検査ライン２７を介して検査端子２８に取り出すことによって、画素への書込みの良否の判定を行うものである（特許文献１参照）。また、ソース信号線９のそれぞれに検査用のパッドを配し、各パッドに探針（プローブ）を当てることによって出力を検査する方法もある（特許文献２参照）。
【０００８】
対向基板を貼り合わせる前のＴＦＴ基板の状態で行う検査方法としては、画素部の駆動用ＴＦＴのドレイン領域に接続した、検査用の容量を設け、その検査用の容量の充放電を確認することによって、駆動用ＴＦＴが正常に動作するかどうかの判断をおこなう方法もある（特許文献３）。また、コイルによる電磁誘導を起こし該起電力を用いて素子基板が有する回路を駆動し、該回路で生じた電磁波または電界の有する情報をモニターする方法もある（特許文献４及び特許文献５）。
【特許文献１】特開２００２−１１６４２３号公報
【特許文献２】特許第２６１８０４２号
【特許文献３】特開２００２−０３２０３５号公報
【特許文献４】特開２００２−３５０５１３号公報
【特許文献５】特開２００３−０３１８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記の特許文献記載の方法によると、高精細、大画面の表示装置においては検査のスループットが著しく低下する点、また、駆動回路３０等による制御が必須であり、基板上における検査回路の実装面積の拡大等といった問題がある。特に、特許文献１のような方法によると、高精細な表示装置においては現実的でない。
【００１０】
本発明は前述の課題に鑑み、極めて簡単な方法により、かつ検査回路を用いて、回路動作、線欠陥の有無、欠陥箇所の特定が極めて正確に可能な検査回路および検査方法を提供するものである。また、本発明における検査回路及び検査方法を用いた表示装置も提供する。
【課題を解決するための手段】
【００１１】
前述した課題を解決するため、本発明においては以下のような手段を講じた。
【００１２】
高精細化に伴って本数の増大した信号線に出力される信号を、それぞれ探針によって検査する方法は現実的でない。そこで本発明においては、全段の信号線出力を検査回路に入力し、それらの入力のある特定のパターンに対する出力のみを測定する。
【００１３】
ある信号線の出力が不正である場合には、前述の出力とは異なる出力が得られるようにする。したがって、１つないしは数箇所の出力を測定し、正常な状態で得られるべき出力の形態と比較することによって、良否の判定と欠陥箇所の特定を行う。
【００１４】
本発明の表示装置の検査回路の構成は、マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を入力するための複数のソース信号線を有する表示装置の検査回路であり、前記検査回路は、複数のシフトレジスタ回路と、複数のラッチ回路と、複数の第１のＮＯＲ回路と、複数の第２のＮＯＲ回路と、複数の第１のＮＡＮＤ回路と、複数の第２のＮＡＮＤ回路と、複数のインバータを有し、前記複数のシフトレジスタ回路はそれぞれ直列に接続され、前記複数のシフトレジスタ回路はそれぞれ前記複数のラッチ回路と電気的に接続され、前記複数の第１のＮＯＲ回路の第１の入力端はそれぞれ前記複数のシフトレジスタ回路と電気的に接続され、前記複数の第１のＮＯＲ回路の第２の入力端はそれぞれ前記複数のラッチ回路と電気的に接続され、前記複数のソース信号線はそれぞれ前記複数のラッチ回路に電気的に接続され、前記複数の第２のＮＯＲ回路はそれぞれ並列に接続され、前記複数の第２のＮＯＲ回路はそれぞれ前記複数の第１のＮＯＲ回路と電気的に接続され、前記複数の第１のＮＡＮＤ回路はそれぞれ並列に接続され、前記複数の第１のＮＡＮＤ回路はそれぞれ前記複数の第２のＮＯＲ回路と電気的に接続され、前記複数の第１のＮＡＮＤ回路はそれぞれ前記複数の第２のＮＡＮＤ回路と電気的に接続され、前記直列接続された第２のＮＡＮＤ回路のうち、一段目の前記ＮＡＮＤ回路の第２の入力端は、電源と電気的に接続され、前記複数のインバータの入力端は前記複数の第２のＮＡＮＤ回路の出力端と電気的に接続し、前記複数のインバータの出力端は、前記複数のインバータの入力端と接続された前記複数の第２のＮＡＮＤ回路と異なる前記複数の第２のＮＡＮＤ回路の入力端と電気的に接続され、最終段目の前記インバータの出力端は、検査出力端子と電気的に接続されたことを特徴とする検査回路。また本発明は当該検査回路を有する基板、当該検査回路を有する表示装置をも含んでいる。
【００１５】
本発明の表示装置の検査方法は、上記の構成を有する表示装置の検査回路を用い、前記表示装置に検査用信号を入力して、検査出力端子に検査出力を得ることを特徴とする。
【００１６】
本発明の検査方法によって得られた上記検査出力を確認することにより、不良箇所を特定できることを特徴とする。
【００１７】
以上の検査回路は、図１１（Ａ）に示すように、画素ＴＦＴと同時に基板上に検査回路１１０２を作製し、またパネル外部に実装することを特徴とし、ソース信号線のそれぞれに検査用のパッドを配し、各パッドに探針（プローブ）１１０１を当てる。画素部を通したソース信号線をパネル外部まで垂直方向に引き伸ばすことによりそれぞれ検査回路と電気的に接続する。対向基板は貼り合わせない。検査後に蒸着などを行い、対向基板を貼り合わせる。検査回路は、検査後に切り離し可能な構成であり、パネル寸法には影響しないことを特徴とする。
【００１８】
図１１（Ｂ）に示すように、駆動回路がなくても、ソース信号線が画素部を通して検査回路１１１３に電気的に接続されていればよく、また、検査回路からの出力端子に入力用探針（プローブ）１１１１とは異なる探針（プローブ）１１１２を用いてもよい。また、２つの駆動回路が画素部を挟む構成において、検査回路と画素部の間に駆動回路が形成されていても、ソース信号線が検査回路に繋がれていれば検査を行うことができる。
【００１９】
本発明の表示装置の検査方法において、前記検査用映像信号としては、前記画素部に設けられた前記ソース信号線の出力が、全段にわたりＨレベル出力、あるいは全段にわたりＬレベル出力となる映像信号を用いている。
【発明の効果】
【００２０】
本発明によって、実際のテストパターン表示の視認による検査を行わなくとも、ＴＦＴ基板の状態での良否が判定可能であり、欠陥箇所の特定が極めて正確に、効率的な品質検査を可能とする。たとえば不良の原因が異物等による配線等の短絡の場合は、即座に異常箇所を特定し、ＴＦＴ基板状態であるため異物の除去等の改善が可能である。
具体的には、デジタル映像信号を入力し、ソース信号線にデジタル出力を行う形式のドライバを用いた表示装置であれば、ＬＣＤ、ＥＬディスプレイ、プラズマディスプレイ等、多種の表示装置において、回路動作の良否の判定を行うことが出来る。加えて、ソース信号線の本数に関係なく、検査出力端子の出力のＨレベルまたはＬレベルを確認するのみで、全段にわたっての欠陥の有無と欠陥箇所の特定が即座に判定可能なため、大画面、高精細なパネルに用いられる表示装置の検査にも有効である。
【００２１】
以上の検査方法によると、線順次デジタル駆動方式を採用した表示装置においては、各ソース信号線の出力、または各ソース信号線に接続された検査回路の出力を全て確認する必要は無く、最終段に接続された検査出力端子の出力を確認するのみで、全段にわたり、欠陥の有無の判定および欠陥箇所の特定が可能である。たとえ、高精細化、大画面化し、ソース信号線の本数が膨大になるような場合にも、非常に高スループットでの検査が可能となる。
【発明を実施するための最良の形態】
【００２２】
（実施の形態１）
図１（Ａ）に、本発明の一実施形態を示す。基板上に、ソースドライバ１０１、ゲートドライバ１０２、画素領域１０６、検査回路、検査出力端子１０７が形成されている。画素領域１０６は、複数の画素１０５がマトリクス状に配置されてなり、各画素は、ソース信号線１０３、ゲート信号線１０４によって制御される。
【００２３】
ソースドライバ１０１は、クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）の入力により、ＳＲ、ＮＡＮＤ回路において順次サンプリングパルスを出力する。その後、レベルシフタ、バッファにおいて、振幅変換あるいは増幅を受け、映像信号（Ｄａｔａ）のサンプリングを行い、順次ソース信号線（Ｓ１〜Ｓｎ）へと出力する。
【００２４】
ゲートドライバ１０２は、クロック信号（ＧＣＫ）、スタートパルス（ＧＳＰ）の入力により、ＳＲ、ＮＡＮＤ回路において順次行選択パルスを出力する。その後、レベルシフタ、バッファにおいて、振幅変換あるいは増幅を受け、順次、各行のゲート信号線（Ｇ１〜Ｇｍ）を選択する。
【００２５】
検査回路の構成を図１（Ｂ）に示す。検査回路１１１は、複数のシフトレジスタ回路１１２がそれぞれ複数のラッチ回路１１３と接続され、ソース信号線１０３のそれぞれとラッチ回路が接続され、複数のシフトレジスタ回路１１２と複数のラッチ回路１１３は複数の第１のＮＯＲ回路１１４と接続され、複数の第１のＮＯＲ回路１１４と次段の複数の第１のＮＯＲ回路１１４は、それぞれ複数の第２のＮＯＲ回路１１５と接続され、複数の第２のＮＯＲ回路１１５と次段の複数の第２のＮＯＲ回路は、それぞれ複数の第１のＮＡＮＤ回路１１６と接続され、複数の第１のＮＡＮＤ回路１１６と次段の複数の第１のＮＡＮＤ回路は、それぞれ複数の第２のＮＡＮＤ回路１１７と接続され、複数の第２のＮＡＮＤ回路１１７は複数のインバータ１１８を介し直列に接続され、最終段の出力は検査出力端子１０７に取り出される。
【００２６】
検査回路におけるシフトレジスタ回路１１２はクロック信号（ＣＣＫ）、クロック反転信号（ＣＣＫＢ）、スタートパルス（ＣＳＰ）の入力により順次パルスを出力する。
【００２７】
検査回路におけるラッチ回路１１３はシフトレジスタ回路１１２と接続される。ソース信号線１０３はラッチ回路におけるクロックドインバータに１方は直接、もう１方はインバータを介して接続され、奇数段と偶数段においてインバータの位置が逆となる。
【００２８】
具体的には、あるｍ段目（１＜ｍ＜ｎ  ｍ、ｎは自然数）のラッチ回路１１３はｍ段目のシフトレジスタ回路１１２の出力であるスキャンパルスと、ソース信号線（Ｓｍ）と接続されている。ｍ段目の第１のＮＯＲ回路１１４の第１の入力端はｍ段目のラッチ回路１１３の出力端と接続され、第２の入力端は第１の入力端に接続されているラッチ回路と接続されているｍ段目のシフトレジスタ回路１１２の出力端と接続されている。ｍ段目の第２のＮＯＲ回路１１５の第１の入力端にはｍ段目の第１のＮＯＲ回路１１４の出力端と接続され、第２の入力端には次段であるｍ＋１段目の第１のＮＯＲ回路の出力端と接続されている。ｍ段目の第１のＮＡＮＤ回路１１６の第１の入力端にはｍ段目の第２のＮＯＲ回路１１５の出力端と接続され、第２の入力端にはｍ＋１段目の第２のＮＯＲ回路の出力端と接続されている。１段目の第２のＮＡＮＤ回路１２０の第１の入力端には電源（ＶＤＤ）が接続され、第２の入力端には１段目の第１のＮＡＮＤ回路１１９の出力端が接続され、一段目の第２のＮＡＮＤ回路１２０の出力端は１段目のインバータ１２１の入力端に接続される。２段目以降、あるｋ（２≦ｋ≦ｎ  ｋは自然数）段目において、ｋ段目の第２のＮＡＮＤ回路の第１の入力端には、ｋ−１段目のインバータ１１８の出力端が接続され、第２の入力端には、ｋ段目の第１のＮＡＮＤ回路の出力端が接続され、出力端は、ｋ段目のインバータの入力端に接続されている。ｋ段目のインバータの出力端は、ｋ＋１段目の第２のＮＡＮＤ回路の第１の入力端に接続されている。最終段のインバータ出力が、検査出力端子１０７に取り出される。
【００２９】
続いて、実際の検査の手順を示す。ここでは、線順次デジタル駆動形式のソースドライバ対象とした例について説明する。
【００３０】
検査にあたり、ソースドライバ１０１を動作させる。動作方法としては、通常の映像表示を行う場合と同様で構わない。ただし、映像信号として、全てのソース信号線をＨレベル出力とする状態と、全てのソース信号線をＬレベル出力とする状態のみとして入力する。
【００３１】
図２に、ソースドライバ１０１の簡単なタイミングチャートを示し、以下にその動作について順次説明する。図２には、入力信号としてクロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）、ラッチパルス（ＳＬＡＴ）、デジタル映像信号（Ｄａｔａ）、出力信号として、１段目〜３段目、最終段のサンプリングパルス（ＳＲＯｕｔ１〜３、最終）、ソース信号線出力（ＳＬｉｎｅ）を示している。
【００３２】
まず、第１ライン期間（Ｐｅｒｉｏｄ１）について説明する。クロック信号とスタートパルス２０１に従ってシフトレジスタが動作し、サンプリングパルス２０５を順次出力する。サンプリングパルス２０５はそれぞれ、デジタル映像信号のサンプリングを行い、ラッチ回路にデータを保持する。
【００３３】
なお、第１ライン期間において、デジタル映像信号２０７は、全てＨレベルを入力している。
【００３４】
最終段でのデジタル映像信号のサンプリングが完了した後、ラッチパルス２０３が入力されると、ラッチ回路にて保持されていたデータが一斉にソース信号線に出力される。このときのソース信号線出力もまた、ラッチ回路によって、次にラッチパルス２０４が入力されるまでの期間、保持される。
【００３５】
ここで、ソース信号線出力は、全段においてＨレベルとなる（２１０）。
【００３６】
次に、第２ライン期間（Ｐｅｒｉｏｄ２）に移る。第１ライン期間と同様に、クロック信号とスタートパルス２０２に従い、サンプリングパルス２０６が順次出力され、デジタル映像信号のサンプリングが行われる。
【００３７】
なお、第２ライン期間において、デジタル映像信号２０８は、全てＬレベルを入力している。
【００３８】
続いて、ラッチパルス２０４が入力されると、ラッチ回路にて保持されていたデータが一斉にソース信号線に出力される。このとき、ソース信号線出力は、全段においてＬレベルとなる（２１１）。
【００３９】
次に、検査回路の動作等について説明する。２１０で示される期間において、ソース信号線には、全段においてＨレベルが出力されている。また２１１で示される期間において、ソース信号線には、全段においてＬレベルが出力されている。図３に示すようにソース信号線（ＳＬｉｎｅ）のそれぞれのレベルの期間が等しくなるようにデジタル映像信号を調節する。具体的にはソース信号線と同じ信号を検査回路のシフトレジスタ回路１１２に入力されるクロック信号（ＣＣＫ）とし、その反転信号をクロック反転信号（ＣＣＫＢ）として、さらにクロック信号１周期分のパルス幅を持つスタートパルス信号（ＣＳＰ）３０１をシフトレジスタ回路に入力する。
【００４０】
シフトレジスタ回路と接続されたラッチ回路１１３の出力パルス（ＬＡＴＯｕｔ１〜３、ｎ）は図３のようにクロック信号半周期分ずつ遅延し、シフトレジスタと同じ動作を行う。１段目の出力３０２はＣＳＰからクロック信号１周期分の遅延となり、順次クロック信号半周期分（ａ）ずつ遅延する。
【００４１】
検査回路の第２のＮＡＮＤ回路１１７の出力端と接続しているインバータ１１８の出力パルス（ＩＮＶＯｕｔ１〜３、ｎ）は、Ｌレベルの期間の１つ段数が進むことによりクロック信号半周期分（ａ）ずつ長くなる。よって検査出力端子１０７に出力されるｎ段目の出力パルス（ＩＮＶＯｕｔｎ）のＬレベルの期間はａ×ｎとなる。
【００４２】
この場合の検査出力端子の状態、すなわちソース信号線出力が全段にわたってＨレベルとＬレベルを交互に繰り返しかつその期間が等しい場合の正常な検査出力である。
【００４３】
ここで、以下のＡ〜Ｆに示される、数種類の動作不良モードを仮定する。
Ａ：ソース信号線（Ｓ４）の出力がＨレベル固定となる場合。
Ｂ：ソース信号線（Ｓ４）の出力がＬレベル固定となる場合。
Ｃ：ソース信号線（Ｓ４）の出力が通常と反転する場合。
Ｄ：ソース信号線（Ｓ３、Ｓ５）の出力がＨレベル固定となる場合
Ｅ：ソース信号線（Ｓ２）の出力がＨレベル固定、ソース信号線（Ｓｎ、ｎは偶数）の出力がＬレベル固定となる場合。
Ｆ：ソース信号線（Ｓ２）の出力がＬレベル固定、ソース信号線（Ｓｎ、ｎは偶数）の出力が通常と反転する場合。
Ｇ：ソース信号線（Ｓ２）の出力がＬレベル固定、ソース信号線（Ｓ３）の出力がＨレベル固定となる場合。
【００４４】
これらの動作不良は、例えばエッチング不良による、ソース信号線と電源線等の短絡や、工程中の静電破壊による素子破壊が生じたことによる回路の動作不良等によってもたらされうるものである。以下に、動作不良Ａ〜Ｇの各々について、検査回路の動作を示す。
【００４５】
図４は、動作不良モードＡにおけるタイミングチャートを示している。この動作不良モードでは、ソース信号線（Ｓ４）が、デジタル映像信号に関係なくＨレベル固定となっている。このとき、４段目のラッチ回路１１３においてＬ固定の出力（ＬＡＴＯｕｔ４）４０１が出力される。４段目のインバータ１１８の出力（ＩＮＶＯｕｔ４）はクロック信号半周期で分割すると、Ｌレベルになってから４番目の出力４０２がＨレベルで出力される。また検査出力端子（ＩＮＶＯｕｔｎ）１０７にはＬレベルの期間（ａ×ｎ）において４番目の出力４０３のみがＨレベルとなり、４番目のソース信号線（Ｓ４）が不良判定となる。
【００４６】
図５は、動作不良モードＢにおけるタイミングチャートを示している。この動作不良モードでは、ソース信号線（Ｓ４）が、デジタル映像信号に関係なくＬレベル固定となっている。このとき、４段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔ４）５０１が出力される。４段目のインバータ１１８の出力（ＩＮＶＯｕｔ４）はクロック信号半周期で分割すると、Ｌレベルになってから４番目の出力５０２がＨレベルで出力される。また検査出力端子（ＩＮＶＯｕｔｎ）１０７にはＬレベルの期間（ａ×ｎ）において４番目の出力５０３のみがＨレベルとなり、４番目のソース信号線（Ｓ４）が不良判定となる。
【００４７】
図６は、動作不良モードＣにおけるタイミングチャートを示している。この動作不良モードでは、ソース信号線（Ｓ４）が、デジタル映像信号に対し、出力が反転している。このとき、４段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔ４）６０１が出力される。４段目のインバータ１１８の出力（ＩＮＶＯｕｔ４）はクロック信号半周期で分割すると、Ｌレベルになってから４番目の出力６０２がＨレベルで出力される。また検査出力端子（ＩＮＶＯｕｔｎ）１０７にはＬレベルの期間（ａ×ｎ）において４番目の出力６０３のみがＨレベルとなり、４番目のソース信号線（Ｓ４）が不良判定となる。
【００４８】
ここまでの例は、全ソース信号線に対し、不良箇所がただ１箇所である場合について述べた。動作不良モードＤ〜Ｆは、複数の不良箇所が存在する場合の例である。
【００４９】
図７は、動作不良モードＤにおけるタイミングチャートを示している。この動作不良モードでは、ソース信号線（Ｓ３、Ｓ５）の２箇所において、いずれもデジタル映像信号に関係なくＨレベル固定となっている。このとき、３段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔ３）７０１が出力される。３段目のインバータ１１８の出力（ＩＮＶＯｕｔ３）はクロック信号半周期で分割すると、Ｌレベルになってから３番目の出力７０３がＨレベルで出力される。同様に５段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔ５）７０２が出力される。５段目のインバータ１１８の出力（ＩＮＶＯｕｔ５）はクロック信号半周期で分割すると、Ｌレベルになってから５番目の出力７０４がＨレベルで出力される。検査出力端子（ＩＮＶＯｕｔｎ）１０７にはＬレベルの期間（ａ×ｎ）において３番目の出力７０５と５番目の出力７０６がＨレベルとなり、３番目と５番目のソース信号線（Ｓ３、Ｓ５）が不良判定となる。このように不良箇所が複数ある場合にも、正確に不良箇所の判定が行われている。
【００５０】
図８は、動作不良モードＥにおけるタイミングチャートを示している。この動作不良モードでは、ソース信号線（Ｓ２）においては、デジタル映像信号に関係なくＨレベル固定となっており、さらにソース信号線（Ｓｎ）において、デジタル映像信号に関係なくＬレベル固定となっている。このとき、２段目のラッチ回路１１３においてＬレベル固定８０１の出力が出力される。２段目のインバータ１１８の出力（ＩＮＶＯｕｔ２）はクロック信号半周期で分割すると、Ｌレベルになってから２番目の出力８０３がＨレベルで出力される。同様にｎ段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔｎ）８０２が出力される。検査出力端子（ＩＮＶＯｕｔｎ）１０７にはＬレベルの期間（ａ×ｎ）において２番目の出力８０４とｎ番目の出力８０５がＨレベルとなり、２番目とｎ番目のソース信号線（Ｓ２、Ｓｎ）が不良判定となる。このように、異なるモードの不良が複数の箇所で生じた場合にも、互いの検査出力を阻害することなく、正確に判定が行われている。
【００５１】
図９は、動作不良モードＦにおけるタイミングチャートを示している。この動作不良モードでは、ソース信号線（Ｓ２）においては、デジタル映像信号に関係なくＬレベル固定となっており、さらにソース信号線（Ｓｎ）において、デジタル映像信号に対し、出力が反転している。このとき、２段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔ２）９０１が出力される。２段目のインバータ１１８の出力（ＩＮＶＯｕｔ２）はクロック信号半周期で分割すると、Ｌレベルになってから２番目の出力９０３がＨレベルで出力される。同様にｎ段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔｎ）９０２が出力される。検査出力端子（ＩＮＶＯｕｔｎ）１０７にはＬレベルの期間（ａ×ｎ）において２番目の出力９０４とｎ番目の出力９０５がＨレベルとなり、２番目とｎ番目のソース信号線（Ｓ２、Ｓｎ）が不良判定となる。このように、異なるモードの不良が複数の箇所で生じた場合にも、互いの検査出力を阻害することなく、正確に判定が行われている。
【００５２】
図１０は、動作不良モードＧにおけるタイミングチャートを示している。この動作不良モードでは、ソース信号線（Ｓ２）においては、デジタル映像信号に関係なくＬレベル固定となっており、さらにソース信号線（Ｓ３）において、デジタル映像信号に関係なくＨレベル固定となっている。このとき、２段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔ２）１００１が出力される。２段目のインバータ１１８の出力（ＩＮＶＯｕｔ２）はクロック信号半周期で分割すると、Ｌレベルになってから２番目の出力１００３がＨレベルで出力される。同様に３段目のラッチ回路１１３においてシフトレジスタ回路１１２から入力されたパルス波形と同じ波形の出力（ＬＡＴＯｕｔ２）１００２が出力される。３段目のインバータ１１８の出力（ＩＮＶＯｕｔ３）はクロック信号半周期で分割すると、Ｌレベルになってから３番目の出力１００４がＨレベルで出力される。検査出力端子（ＩＮＶＯｕｔｎ）１０７にはＬレベルの期間（ａ×ｎ）において２番目と３番目の出力１００５がＨレベルとなり、２番目と３番目のソース信号線（Ｓ２、Ｓ３）が不良判定となる。このように、隣接するソース信号線における不良が生じた場合にも、互いの検査出力を阻害することなく、正確に判定が行われている。
【００５３】
以上のように、本発明の検査回路は、多種の不良モードに対して極めて正確な不良判定および欠陥箇所の特定が可能であり、デジタル映像信号を入力し、ソース信号線にデジタル出力を行う形式のドライバを用いた表示装置であれば、ＬＣＤ、ＥＬディスプレイ、プラズマディスプレイ等、多種の表示装置において、回路動作の良否の判定を行うことが出来る。
【００５４】
また、図１に示した検査回路は、表示装置の実仕様上の動作に関しては必要のない回路である。よって、画素領域を形成し、完成品のモジュールとして基板から所望のサイズに分断する際、同時に除去しても良い。
【００５５】
（実施の形態２）
本発明の検査回路を用いた効率的な検査により良品と判断された、あるいは検査後の改善工程を経て良品と判断された表示装置を用いて作成された電気機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍）、記憶媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）を表示することができる表示装置を備えた装置）等が挙げられる。これらの電気機器の具体例を図１２に示す。なお検査回路は表示部に設けられていてもよいが、実施の形態１に記載したように除去されていてもよい。
【００５６】
図１２（Ａ）は表示装置であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。本発明の表示装置はその表示部１３００３に用いることができる。なお、表示装置は、パーソナルコンピュータ用、テレビ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
【００５７】
図１２（Ｂ）はデジタルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６等を含む。本発明の表示装置をその表示部１３１０２に用いることにより作成される。
【００５８】
図１２（Ｃ）はノート型パーソナルコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６などを含む。本発明の表示装置をその表示部１３２０３に用いることができる。
【００５９】
図１２（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５などを含む。本発明の表示装置は、その表示部１３３０２に用いることができる。
【００６０】
図１２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤなど）読込部１３４０５、操作キー１３４０６、スピーカー部１３４０７などを含む。表示部Ａ１３４０３は主に画像情報を表示し、表示部Ｂ１３４０４は主に文字情報や操作のための情報を表示する。本発明の表示装置を表示部Ａ、Ｂの１３４０３、１３４０４に用いることができる。なお、記録媒体を備えた画像再生装置には、家庭用ゲーム機器なども含まれる。
【００６１】
図１２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウント型ディスプレイ）であり、本体１３５０１、表示部１３５０２、アーム部１３５０３などを含む。本発明の表示装置をその表示部１３５０２に用いることができる。
【００６２】
図１２（Ｇ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９、接眼部１３６１０等を含む。本発明の表示装置をその表示部１３６０２に用いることにより作成される。
【００６３】
図１２（Ｈ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８などを含む。本発明の表示装置をその表示部１３７０３に用いることができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態を示す図。
【図２】ソースドライバタイミングチャートを示す図。
【図３】正常動作時のタイミングチャートを示す図。
【図４】動作不良モードＡにおけるタイミングチャートを示す図。
【図５】動作不良モードＢにおけるタイミングチャートを示す図。
【図６】動作不良モードＣにおけるタイミングチャートを示す図。
【図７】動作不良モードＤにおけるタイミングチャートを示す図。
【図８】動作不良モードＥにおけるタイミングチャートを示す図。
【図９】動作不良モードＦにおけるタイミングチャートを示す図。
【図１０】動作不良モードＧにおけるタイミングチャートを示す図。
【図１１】本発明のモジュール形態と、探針を用いた品質検査の概略を示す図。
【図１２】本発明の表示装置を有する電子機器の例を示す図。
【図１３】従来の検査回路を有する表示装置の構成を示す図。
【図１４】従来のモジュールの形態と、探針を用いた従来の品質検査の概略を示す図。
【符号の説明】
【００６５】
１    ＴＦＴ
２    保持容量
３    画素
５    ゲートドライバ
６    ゲート信号線
９    ソース信号線
１５    共通電極配線
１６    端子
１８    デジタルソースドライバ
２２    デジタルビデオ信号入力端子
２３    デジタルビデオライン
２５    アナログスイッチ
２７    検査ライン
２８    検査端子
３０    駆動回路
１０１    ソースドライバ
１０２    ゲートドライバ
１０３    ソース信号線
１０４    ゲート信号線
１０５    画素
１０６    画素領域
１０７    検査出力端子
１１１    検査回路
１１２    シフトレジスタ回路
１１３    ラッチ回路
１１４    第１のＮＯＲ回路
１１５    第２のＮＯＲ回路
１１６    第１のＮＡＮＤ回路
１１７    第２のＮＡＮＤ回路
１１８    インバータ
１１９    １段目の第１のＮＡＮＤ回路
１２０    １段目の第２のＮＡＮＤ回路
１２１    １段目のインバータ
２０１    スタートパルス
２０２    スタートパルス
２０３    ラッチパルス
２０４    ラッチパルス
２０５    サンプリングパルス
２０６    サンプリングパルス
２０７    デジタル映像信号
２０８    デジタル映像信号
２０９    デジタル映像信号
２１０    期間
２１１    期間
３０１    スタートパルス
３０２    出力
４０１    出力
４０２    出力
４０３    出力
５０１    出力
５０２    出力
５０３    出力
６０１    出力
６０２    出力
６０３    出力
７０１    出力
７０２    出力
７０３    出力
７０４    出力
７０５    出力
７０６    出力
８０１    出力
８０２    出力
８０３    出力
８０４    出力
８０５    出力
９０１    出力
９０２    出力
９０３    出力
９０４    出力
９０５    出力
１００１    出力
１００２    出力
１００３    出力
１００４    出力
１００５    出力
１１０２    検査回路
１１１３    検査回路
１２００    モジュール
１２０１    ＴＦＴ基板
１２０２    対向基板
１２０３    ソースドライバ
１２０４    ゲートドライバ
１２０５    画素領域
１２０６    信号入力端子
１２１１    探針
１２１２    テストパターン
１３００１    筐体
１３００２    支持台
１３００３    表示部
１３００４    スピーカー部
１３００５    ビデオ入力端子
１３１０１    本体
１３１０２    表示部
１３１０３    受像部
１３１０４    操作キー
１３１０５    外部接続ポート
１３１０６    シャッター
１３２０１    本体
１３２０２    筐体
１３２０３    表示部
１３２０４    キーボード
１３２０５    外部接続ポート
１３２０６    ポインティングマウス
１３３０１    本体
１３３０２    表示部
１３３０３    スイッチ
１３３０４    操作キー
１３３０５    赤外線ポート
１３４０１    本体
１３４０２    筐体
１３４０３    表示部Ａ
１３４０４    表示部Ｂ
１３４０５    記録媒体読込部
１３４０６    操作キー
１３４０７    スピーカー部
１３５０１    本体
１３５０２    表示部
１３５０３    アーム部
１３６０１    本体
１３６０２    表示部
１３６０３    筐体
１３６０４    外部接続ポート
１３６０５    リモコン受信部
１３６０６    受像部
１３６０７    バッテリー
１３６０８    音声入力部
１３６０９    操作キー
１３６１０    接眼部
１３７０１    本体
１３７０２    筐体
１３７０３    表示部
１３７０４    音声入力部
１３７０５    音声出力部
１３７０６    操作キー
１３７０７    外部接続ポート
１３７０８    アンテナ
【図１】
2006189809.tif 000003
【図２】
2006189809.tif 000004
【図３】
2006189809.tif 000005
【図４】
2006189809.tif 000006
【図５】
2006189809.tif 000007
【図６】
2006189809.tif 000008
【図７】
2006189809.tif 000009
【図８】
2006189809.tif 000010
【図９】
2006189809.tif 000011
【図１０】
2006189809.tif 000012
【図１１】
2006189809.tif 000013
【図１２】
2006189809.tif 000014
【図１３】
2006189809.tif 000015
【図１４】
2006189809.tif 000016