(57)【要約】【課題】チップ自体の製造、およびその搭載に係る生産性を更に効果的に向上することのできる半導体センサチップの製造方法を提供する。【解決手段】貫通孔２７およびスルーホール３４の同時エッチング形成に際して、貫通孔２７についてはシリコンウェハ３２の下面側から、スルーホール３４についてはシリコンウェハ３２の上面側からエッチングを行う。これにより、貫通孔２７とスルーホール３４とをシリコンウェハ３２の異なった面にそれぞれ開口させた後、シリコンウェハ３２の上面側にめっき処理を行い、貫通孔２７内を中空としたまま、スルーホール３４のみに導電体を埋め込んで、貫通電極を形成する。【選択図】      図８
2006237401.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、
前記半導体基板の上面と下面とを貫通するスルーホールを、前記貫通孔と同時にエッチングにて形成する工程と、
前記形成されたスルーホール内に導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、
を有することを特徴とする半導体センサチップの製造方法。
【請求項２】
半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、
前記半導体基板の上面とその下面とを貫通するスルーホールを前記貫通孔と同時にエッチングにて形成する工程と、
前記貫通孔および前記スルーホールの形成された前記半導体基板の下面に導電性のめっき下地膜を形成する工程と、
前記めっき下地膜の形成された前記半導体基板の下面に、前記貫通孔の部分を含み、かつ前記スルーホールの部分を除くようにめっきレジスト層を形成する工程と、
前記めっきレジスト層の形成された前記半導体基板の下面をめっき浴に浸漬するとともに、前記めっき下地膜に通電してめっき処理を施すことで、前記スルーホールに導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、
前記めっき処理の施された前記半導体基板の下面から前記めっきレジスト層を剥離するとともに、その剥離後の前記半導体基板の下面に露出した前記めっき下地膜を除去する工程と、
を有することを特徴とする半導体センサチップの製造方法。
【請求項３】
半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、
前記半導体基板の下面からその下面側が開口され、その上面側が閉口されるように前記貫通孔を、同半導体基板の上面からその上面側が開口され、その下面側が閉口されるように同半導体基板の上面と下面とを貫通するスルーホールを、それぞれ同時にエッチングにより形成する工程と、
前記半導体基板の上面の開口から前記スルーホールに導電体を埋め込んで、同半導体基板を貫通する貫通電極を形成する工程と、
を有することを特徴とする半導体センサチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の上面に形成されたダイアフラムを備える半導体センサチップの製造方法に関する。
【背景技術】
【０００２】
近年のＭＥＭＳ（微細電気機械システム：Micro Electro Mechanical System ）に関する技術の進展により、半導体基板上に形成された可動なダイアフラムを備える微細な半導体センサチップが数多く開発されている。ＭＥＭＳとは、半導体の微細加工技術を応用して半導体基板に機械部品（可動部品）と電気部品とを形成したものである。上記のようなダイアフラム式半導体センサとしては、例えば音響センサ、圧力センサ、加速度センサなどが実用化されている。
【０００３】
従来、ダイアフラム式音響センサとして、例えば特許文献１に見られるような、静電容量感知型の半導体マイクロフォンが提案されている。静電容量感知型の半導体マイクロフォンは、音圧の伝搬に応じて振動する可動ダイアフラム電極と、半導体基板に固定された固定電極とを備えて構成されている。これらダイアフラム電極と固定電極とは、互いに対向して配設されており、両電極によりキャパシタが形成されるようになっている。音圧の伝搬によってダイアフラム電極が振動すると、それら電極間の距離が変化して、両電極により形成されるキャパシタの静電容量が変化する。静電容量感知型の半導体マイクロフォンは、そうした静電容量の変化に伴う電圧変化に基づいて検出信号を出力するように構成されている。
【０００４】
ちなみに上記のようなダイアフラム式半導体センサの形成された半導体基板（半導体センサチップ）では、振動／圧力変動の伝搬を通じたダイアフラムの振動／変形を許容するため、半導体基板に対してダイアフラムを遊離させた状態で配設する必要がある。そこで多くの半導体センサチップでは、空気抵抗を低減するため、半導体基板のダイアフラムの形成位置に、そのダイアフラムの形成された側の面からその反対側の面までを貫通する貫通孔を形成するようにしている。
【０００５】
通常、上記のような半導体センサチップは、保護のため、パッケージ内に収容された状態で使用される。従来、そうした半導体センサチップのパッケージングは、例えば特許文献２に見られるような態様で行われている。すなわち、上記半導体センサチップを、その制御用の集積回路の形成されたＩＣ（集積回路：Integrated Circuit）チップと共にプリント配線基板に接着するとともに、それらの接着されたプリント配線基板の上面をカバーによって覆うことで、半導体センサのパッケージングがなされている。このとき、半導体センサチップは、ダイアフラムを上面露出させる都合から、そのダイアフラム等のＭＥＭＳ構造は通常、プリント配線基板に接着される側とは反対側の半導体基板の面に形成される。そのため、従来は、パッケージ内でのＩＣチップやプリント配線基板の配線と半導体センサチップとの電気接続は、基本的にワイヤボンディングにて行うようにしていた。
【０００６】
なお本発明に関連する従来技術としては、他にも特許文献３に記載の技術が公知となっている。
【特許文献１】特表昭６０−５００８４１号公報
【特許文献２】特表２００４−５３７１８２号公報
【特許文献３】特開２０００−１２４２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところでワイヤボンディングを行う場合には、プリント配線基板およびセンサチップの双方の上面には、ボンディング用の電極パッドを形成する必要がある。そのため、プリント配線基板およびセンサチップの実装面積は、そうした電極パッドの面積の分、増大してしまうことになり、半導体センサのパッケージモジュールの大型化を招いてしまうことになる。
【０００８】
またワイヤボンディングでは、ボンディング用の電極パッドへのワイヤ接続時に発生する超音波振動によって製造不良が発生する虞がある。ＭＥＭＳ構造を持たない通常の半導体装置は、そのほぼ全体が、隙間や細線部、薄肉部の殆ど無い、強固なバルク構造となっているため、そうした超音波振動に対する耐性は比較的高くなっている。これに対してダイヤフラム等の可動部品を備える半導体センサは、隙間や細線部、薄肉部が形成されることが多く、超音波振動による製造不良が発生し易い構造となっている。特に音響を検出するマイクロフォンでは、その感度を高めるためにダイアフラムの剛性をあまり高めることができないため、圧力センサや加速度センサ等の他のダイアフラム式半導体センサよりも、超音波振動の影響はより顕著なものとなっている。
【０００９】
またワイヤボンディングは生産コストの面でも問題がある。一般にボンディング電極パッドとしては、金またはアルミニウムのいずれかが使用されている。ＭＥＭＳ構造を持たない通常の半導体装置では、より材料コストの低いアルミニウムがその材料として用いられることが多い。ところがＭＥＭＳ構造を有する半導体センサでは、その可動部品の形成にフッ酸による犠牲層の除去が必要となり、フッ酸による溶解性の高いアルミニウムの使用が制限されることから、より高価な金を使用せざるを得ずに生産コストの増大を招いてしまうことがある。
【００１０】
そのため、半導体センサチップの外部への電気接続を、ワイヤボンディング以外の手法を用いて行うようにすることが要望されている。しかしながら、ワイヤボンディング以外の手法で外部への電気接続を可能とすると、半導体センサチップ自体の構造が複雑となることがあり、結局は、十分な生産性の改善がなされなくなってしまう虞がある。
【００１１】
本発明は、こうした実状に鑑みてなされたものであって、その解決しようとする課題は、チップ自体の製造、およびその搭載に係る生産性を更に効果的に向上することのできる半導体センサチップの製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
請求項１に記載の発明は、半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、前記半導体基板の上面と下面とを貫通するスルーホールを、前記貫通孔と同時にエッチングにて形成する工程と、前記形成されたスルーホール内に導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、を有することをその要旨とする。
【００１３】
上記製造方法では、半導体基板の上面とその下面とを貫通する貫通電極が半導体センサチップに形成されるようになる。こうした半導体センサチップでは、半導体基板の上面に形成されたダイアフラムを、同半導体基板の下面に、貫通電極を介して直接電気接続させることができる。そのため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった、ワイヤボンディングに伴う不具合を解消することができる。
【００１４】
なお、上記のような貫通電極を備える半導体センサチップの製造に際しては、ダイアフラムの形成位置に設けられる貫通孔と、貫通電極用のスルーホールとの、半導体基板を貫
通する２種の孔を形成する必要がある。こうした孔の形成は、半導体基板エッチングにより行うことができる。しかしながら、これら貫通孔およびスルーホールの形成を、それぞれ別途のエッチングで行えば、製造工数が増加してしまう。その点、上記製造方法では、貫通孔およびスルーホールを同時にエッチング形成しているため、工数の増加を抑えることができるようにもなる。したがって上記製造方法によれば、半導体センサチップ自体の製造、およびその搭載に係る生産性を効果的に向上することができる。
【００１５】
ところで上記のような貫通電極を備える半導体センサチップでは、貫通電極を形成するスルーホールには、導電体を埋め込む必要があるが、通常の手法では、貫通孔を中空としたまま、スルーホールのみに導電体を選択的に埋め込むことが難しく、スルーホールと同時に貫通孔にも導電体が埋め込まれてしまう虞がある。こうした選択的な導電体の埋め込みは、請求項２、請求項３に記載の製造方法を用いることで、容易且つ的確に行うことができるようになる。
【００１６】
すなわち、請求項２に記載の発明は、半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、前記半導体基板の上面とその下面とを貫通するスルーホールを前記貫通孔と同時にエッチングにて形成する工程と、前記貫通孔および前記スルーホールの形成された前記半導体基板の下面に導電性のめっき下地膜を形成する工程と、前記めっき下地膜の形成された前記半導体基板の下面に、前記貫通孔の部分を含み、かつ前記スルーホールの部分を除くようにめっきレジスト層を形成する工程と、前記めっきレジスト層の形成された前記半導体基板の下面をめっき浴に浸漬するとともに、前記めっき下地膜に通電してめっき処理を施すことで、前記スルーホールに導電体を埋め込んで前記半導体基板を貫通する貫通電極を形成する工程と、前記めっき処理の施された前記半導体基板の下面から前記めっきレジスト層を剥離するとともに、その剥離後の前記半導体基板の下面に露出した前記めっき下地膜を除去する工程と、を有することをその要旨とする。
【００１７】
上記製造方法では、半導体基板裏面のめっき処理に際して、めっきレジスト層によって覆われずにめっき下地膜の露出した部位にのみ、めっき金属の層が析出される。このとき、上記製造方法では、貫通孔の部分を含んでめっきレジスト層が形成されるため、貫通孔の部分には導電体のめっき層は析出されないようになる。一方、めっきレジスト層は、スルーホールの部分を除くように形成されるため、スルーホールには、導電体のめっき層が析出されるようになる。そのため、上記製造方法では、貫通孔およびスルーホールを同時にエッチング形成しながらも、貫通孔内を中空としたまま、容易且つ的確にスルーホールへの選択的な導電体（銅）の埋め込みを行うことができる。
【００１８】
またこうして製造された半導体センサチップでは、半導体基板の上面に形成されたダイアフラムを、同半導体基板の下面に、貫通電極を介して直接電気接続させることができる。そのため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった、ワイヤボンディングに伴う不具合を解消することができる。したがって上記製造方法によれば、半導体センサチップ自体の製造、およびその搭載に係る生産性を更に効果的に向上することができる。
【００１９】
また請求項３に記載の発明は、半導体基板の上面にダイアフラムが形成されるとともに、前記半導体基板の前記ダイアフラムの形成位置に、該半導体基板の上面からその下面までを貫通する貫通孔の形成された半導体センサチップを製造する方法であって、前記半導体基板の下面からその下面側が開口され、その上面側が閉口されるように前記貫通孔を、同半導体基板の上面からその上面側が開口され、その下面側が閉口されるように同半導体基板の上面と下面とを貫通するスルーホールを、それぞれ同時にエッチングにより形成す
る工程と、前記半導体基板の上面の開口から前記スルーホールに導電体を埋め込んで、同半導体基板を貫通する貫通電極を形成する工程と、ことをその要旨とする。
【００２０】
上記製造方法では、貫通孔およびスルーホールの同時エッチング形成に際して、貫通孔については半導体基板の上面側から、スルーホールについては半導体基板の下面側からエッチングを行うことで、貫通孔とスルーホールとが異なった面に開口させるようにしている。そのため、貫通孔およびスルーホールを同時にエッチング形成しながらも、スルーホールが開口され、かつ貫通孔が閉口される半導体基板の上面側から導電体の埋め込みを行うことで、貫通孔内を中空としたまま、スルーホールのみに容易且つ的確に導電体を埋め込むことができる。
【００２１】
またこうして製造された半導体センサチップでは、半導体基板の上面に形成されたダイアフラムを、同半導体基板の下面に、貫通電極を介して直接電気接続させることができる。そのため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった、ワイヤボンディングに伴う不具合を解消することができる。したがって上記製造方法によれば、半導体センサチップ自体の製造、およびその搭載に係る生産性を更に効果的に向上することができる。
【発明の効果】
【００２２】
本発明の半導体センサチップの製造方法によれば、生産性を効果的に向上することができる。
【発明を実施するための最良の形態】
【００２３】
（第１実施形態）
以下、本発明に係る半導体センサチップの製造方法を具体化した第１実施形態を、図１〜図７を参照して詳細に説明する。ここでは、音響の検出部となる対向電極が半導体基板上に形成された静電容量感知型の半導体マイクロフォン用の半導体センサチップの製造に対する本発明の適用例を説明する。なお以下の説明では、半導体センサチップおよびその半導体基板（シリコンウェハ）において、ダイアフラムを備えるＭＥＭＳ構造の形成される側の面を「上面」と記載し、その反対側の面を「下面」と記載する。
【００２４】
半導体センサは、半導体センサチップ１０をパッケージ１１内に収容した、図１にその断面構造を示すようなパッケージモジュールとして使用される。パッケージ１１は、プリント配線基板１２、およびその上面を覆うように取り付けられるカバー１３によって構成されている。半導体センサチップ１０は、その制御用ＩＣが半導体基板上に形成されたＩＣチップ１４と共に、接着剤１５によってプリント配線基板１２の上面に接着されている。半導体センサチップ１０とＩＣチップ１４とは、プリント配線基板１２の上面に形成された配線を介して互いに電気接続されるようになっている。またカバー１３には、その内外を連通する音孔１６が形成されている。そしてその音孔１６を通じてパッケージ１１内の半導体センサチップ１０の音響検出部に、音響振動が外部から伝搬されるようになっている。
【００２５】
次に、上記半導体センサチップ１０の詳細を、図２および図３に基づき説明する。
【００２６】
図２（ａ）にその上面構造を示すように、半導体センサチップ１０の半導体基板２０上面側には、キャパシタとなる対向電極を形成する可動ダイアフラム電極２１および固定電極２２が形成されている。これら可動ダイアフラム電極２１および固定電極２２は、同じく半導体基板２０の上面に形成されたアルミニウム製の電極パッド２３にそれぞれ配線接続されている。また図２（ｂ）にその下面構造を示すように、半導体基板２０の下面側の周縁部には、間隔をおいて複数のはんだボール２４が搭載されている。これらのはんだボール２４は、上記プリント配線基板１２（図１参照）への接着に際して、その上面に当接
されるようになっている。
【００２７】
図３にその断面構造を示すように、半導体基板２０の上記対向電極（可動ダイアフラム電極２１、固定電極２２）の形成位置には、同半導体基板２０の上面からその下面までを貫通する貫通孔２７が形成されている。また半導体基板２０の上面および下面には、酸化シリコン（ＳｉＯ2 ）からなる絶縁保護膜２５，２６，３８，３９が形成されている。固定電極２２の上面側は、その全体が絶縁保護膜２５により固定されている。固定電極２２と可動ダイアフラム電極２１との間には間隙（エアギャップ）が形成されている。これにより、可動ダイアフラム電極２１は、その周縁部のみが固定され、その中心部はその上面側および下面側の双方が、周囲の構造から完全に遊離された状態とされている。なお固定電極２２には、上記エアギャップからの空気抜きを行うための複数のエア抜き孔２２ａが形成されている。
【００２８】
一方、これら可動ダイアフラム電極２１および固定電極２２の配線接続された、半導体基板２０上面の電極パッド２３からは、同半導体基板２０の上面から下面までを貫通するスルーホール３４が形成されている。スルーホール３４の内部には、導電体（例えば銅など）が埋め込まれている。そしてこれにより、半導体基板２０の上面と下面とを連通する貫通電極２８が形成されている。また半導体基板２０の下面には、貫通電極２８と上記はんだボール２４の一部とを電気接続する配線２９が形成されている。
【００２９】
なお図４に拡大断面構造を示すように、貫通電極２８の周囲には、メタルバリア層３０と、絶縁保護膜３１が形成されている。メタルバリア層３０は、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）のいずれかによって形成されている。また絶縁保護膜３１は、酸化シリコンによって形成されている。それらメタルバリア層３０と絶縁保護膜３１とによって、貫通電極２８と半導体基板２０とが隔離されている。
【００３０】
こうした半導体センサチップ１０では、半導体基板２０の上面側に形成される上記対向電極（可動ダイアフラム電極２１、固定電極２２）を、貫通電極２８を介して、同半導体基板２０の下面側に搭載されたはんだボール２４に電気接続させている。そのため、対向電極を直接にプリント配線基板１２（図１参照）の配線に電気接続することが可能となり、ワイヤボンディングは不要となるため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった不具合を解消して、更なる生産性の向上を図ることができる。
【００３１】
さて上記のような半導体センサチップ１０の製造に際しては、可動ダイアフラム電極２１後背の貫通孔２７と、貫通電極２８用のスルーホール３４との、半導体基板２０を貫通する２種の孔を形成する必要がある。こうした孔の形成は、半導体基板２０のエッチングにより行うことができる。ただし、貫通孔２７およびスルーホール３４の同時エッチング形成には、次のような問題がある。すなわち、貫通電極２８とするためにスルーホール３４には、導電体を埋め込む必要があるが、通常の手法では、貫通孔２７を中空としたまま、スルーホール３４にのみ、選択的に導電体の埋め込みを行うことが難しく、スルーホール３４と同時に貫通孔２７にも導電体が埋め込まれてしまう虞がある。もっとも、半導体基板２０への貫通孔２７および貫通電極２８の形成を、スルーホール３４のエッチング形成、スルーホール３４への導電体の埋め込み、貫通孔２７のエッチング形成の順に行えば、導電体の埋め込まれる孔の選択を行うことは可能である。しかしながらそれでは、貫通孔２７およびスルーホール３４のエッチング形成をそれぞれ個別に行わなければならず、工数の増加を招いてしまうことになる。
【００３２】
そこで本実施形態では、特許文献３に見られるような、プリント基板や半導体装置の後
工程に用いられているセミアディティブ法という加工技術を半導体基板に応用することで、半導体基板２０への貫通孔２７および貫通電極２８の形成を容易とするようにしている。セミアディティブ法とは、下記手順（Ａ）〜（Ｅ）を通じて、基板上面の必要な部位にめっき層を選択的に形成する技術であり、一般にはプリント基板や半導体装置の後工程に用いられている。本実施形態では、下記手順（Ｂ）において、半導体基板２０下面の貫通孔２７の部分を含み、かつスルーホール３４の部分を除くようにめっきレジスト層を形成することで、スルーホール３４にのみ、選択的に導電体の埋め込むようにしている。
【００３３】
（Ａ）めっき層を形成する基板表面全体に対する、めっき電極となる導電性の膜（めっき下地膜）の形成。
【００３４】
（Ｂ）フォトリソグラフィ技術等を用いたパターニングによる、めっき不要部位への選択的なめっきレジスト層の形成。
【００３５】
（Ｃ）めっき浴に浸漬および上記めっき下地膜への給電を通じた基板表面のめっき処理。なおこのときの基板表面には、めっきレジスト層が設けられずにめっき下地膜の露出した部位にのみ、選択的にめっき金属が析出される。
【００３６】
（Ｄ）めっきレジスト層の剥離。
【００３７】
（Ｅ）析出されためっき金属の層（めっき層）をマスクとしたエッチングによる、めっき不要部に残存しためっき下地膜の除去（エッチバック）。
【００３８】
以下、そうしたセミアディティブ法を応用した貫通電極２８の形成を含めた本実施形態での半導体センサチップ１０の製造手順の詳細を、図５〜図７に基づいて詳細に説明する。半導体センサチップ１０は、シリコンウェハに多数のチップを同時形成した後、個々のチップに切り離して製造されている。半導体センサチップ１０の製造は、以下の工程１〜工程１２の順に行われる。
【００３９】
（工程１）  ＭＥＭＳ構造の形成
半導体センサチップ１０の製造に際しては、まずシリコンウェハ３２（半導体基板２０）上面へのＭＥＭＳ構造の形成が行われる。これに先立ち、シリコンウェハ３２には、酸化処理によってその上下面に酸化シリコン（ＳｉＯ2 ）の絶縁保護膜２５，２６が形成されている。
【００４０】
ＭＥＭＳ構造の形成は、一般的な半導体プロセスを通じて行われる。すなわち、フォトリソグラフィなどを用いてパターニングしながら半導体基板２０上面に必要な構造を順次積層していくことで、図５（ａ）に示すように可動ダイアフラム電極２１、固定電極２２、電極パッド２３およびそれらを電気接続する配線などのＭＥＭＳ構造を形成する。このとき、可動ダイアフラム電極２１・固定電極２２間のエアギャップやエア抜き孔２２ａ内部には、犠牲層３３を形成しておく。また形成されたＭＥＭＳ構造を覆うように、シリコンウェハ３２の上面側に絶縁保護膜３８を形成する。
【００４１】
（工程２）  貫通孔およびスルーホールのエッチング
本工程では、図５（ｂ）に示すように、ＭＥＭＳ構造の形成されたシリコンウェハ３２（半導体基板２０）の下面側からエッチングを行って、シリコンウェハ３２の下面から上面までを貫通する貫通孔２７およびスルーホール３４を同時に形成する。貫通孔２７は、シリコンウェハ３２の可動ダイアフラム電極２１の形成位置に形成される。またスルーホール３４は、シリコンウェハ３２の上記電極パッド２３の形成位置に形成される。
【００４２】
（工程３）  絶縁保護膜の形成
本工程では、貫通孔２７およびスルーホール３４の形成されたシリコンウェハ３２の下
面に、図５（ｃ）に示すよう、酸化シリコン（ＳｉＯ2 ）の絶縁保護膜３１を成膜する。
【００４３】
（工程４）  絶縁保護膜のボトムエッチング
本工程では、図５（ｄ）に示すように、シリコンウェハ３２の下面側にボトムエッチングを施して、不要な絶縁保護膜３１を除去させる。これにより、先の工程３で形成された絶縁保護膜３１は、貫通孔２７およびスルーホール３４の側周面のみに残される。
【００４４】
以上の工程１〜工程４の後、下記工程５〜８を通じて、上述したセミアディティブ法の応用による貫通電極２８の形成が行われる。
【００４５】
（工程５）  めっきの下地処理
本工程では、シリコンウェハ３２の下面に銅めっきを行うための下地処理を行う。具体的にはシリコンウェハ３２の下面全体に、窒化チタン（ＴｉＮ）からなるメタルバリア層３０（図４参照）、めっき触媒（Ｐｂ）層および下地銅めっき層を順に積層しためっき下地膜３６を、図６（ａ）に示すように形成する。
【００４６】
（工程６）  めっきレジスト層の形成
本工程では、図６（ｂ）に示すように、シリコンウェハ３２の下面に、非導電体のめっきレジスト層３７を形成する。めっきレジスト層３７は、フォトリソグラフィ技術によりパターニングされて、めっきの不要な部位にのみ、選択的に形成される。具体的には、めっきレジスト層３７は、スルーホール３４の部分と上記貫通電極２８と上記はんだボール２４とを電気接続する配線２９（図３参照）の形成される部分とを除いたシリコンウェハ３２の下面全体に形成される。これにより、貫通孔２７の部分を含み、スルーホール３４の部分を除くように、シリコンウェハ３２（半導体基板２０）の下面側に、めっきレジスト層３７が形成されることになる。
【００４７】
（工程７）  めっき処理
本工程では、シリコンウェハ３２の下面側に銅めっきを行う。銅めっきは、シリコンウェハ３２をめっき浴に浸漬し、上記めっき下地膜３６をめっき電極として通電することで行われる。このとき、めっき金属である銅は、めっきレジスト層３７に覆われておらず、めっき下地膜３６の露出した部位にのみ、選択的に析出する。これにより、図６（ｃ）に示すように、シリコンウェハ３２の下面のスルーホール３４の内部および上記配線２９（図３参照）の形成位置にのみ、選択的に銅めっき層４０が形成されるようになる。
【００４８】
（工程８）  めっきレジスト層の剥離、エッチバック
本工程では、銅めっき後のシリコンウェハ３２の下面に残存しためっきレジスト層３７の剥離、および同じく残存しためっき下地膜３６の除去（エッチバック）を行う。めっきレジスト層３７の剥離は、シリコンウェハ３２を剥離液に浸漬することで行う。まためっき下地膜３６の除去は、上記形成された銅めっき層４０をマスクとして、例えば塩化鉄溶液などを用いたウェットエッチングにて行われる。
【００４９】
以上により、シリコンウェハ３２には、図６（ｄ）に示すように、銅からなる貫通電極２８および配線２９が形成される。その後、本実施形態では、下記の工程９〜工程１２が行われる。
【００５０】
（工程９）  絶縁保護膜形成
本工程では、図７（ａ）に示すように、貫通電極２８および配線２９の形成されたシリコンウェハ３２の下面に、それらを覆うように酸化シリコンからなる絶縁保護膜３９を形成する。なおこのときの絶縁保護膜３９の形成は、上記はんだボール２４の搭載位置にマスキングを行った状態で行われる。
【００５１】
（工程１０）  犠牲層の除去
本工程では、図７（ｂ）に示すように、可動ダイアフラム電極２１・固定電極２２間のエアギャップおよびエア抜き孔２２ａの内部に形成された犠牲層３３を、シリコンウェハ３２の上面側からのエッチングによって除去する。これにより、ＭＥＭＳ構造の内部に空間が形成される。
【００５２】
（工程１１）  はんだボールの搭載
この工程では、図７（ｃ）に示すように、シリコンウェハ３２下面の必要な部位に、はんだボール２４が搭載される。以上により、各半導体センサチップ１０を構成する構造のすべてが、シリコンウェハ３２に形成されることになる。
【００５３】
（工程１２）  ダイジング
本工程では、半導体センサチップ１０毎のシリコンウェハ３２の切り離しを行う。
【００５４】
その後、こうして製造された半導体センサチップ１０をプリント配線基板１２（図１参照）上に搭載し、パッケージ１１（同じく図１参照）内に収容することで、半導体マイクロフォンモジュールが完成する。
【００５５】
以上説明した本実施形態の半導体センサチップの製造方法によれば、次の効果を奏することができる。
【００５６】
（１）本実施形態の製造方法を通じて製造される半導体センサチップ１０では、半導体基板２０の上面側に形成される上記対向電極（可動ダイアフラム電極２１、固定電極２２）を、貫通電極２８を介して、同半導体基板２０の下面側に搭載されたはんだボール２４に電気接続させている。そのため、対向電極を直接にプリント配線基板１２の配線に電気接続することが可能となり、ワイヤボンディングは不要となるため、実装面積の増大、超音波振動による製造不良の発生および生産コストの増大といった不具合を解消することができる。
【００５７】
（２）本実施形態の製造方法では、可動ダイアフラム電極２１の後背に、半導体基板２０を貫通して形成される貫通孔２７と、同じく半導体基板２０を貫通する、貫通電極２８を形成するためのスルーホール３４とを、同時にエッチングにて形成するようにしている。これにより、貫通孔２７およびスルーホール３４をそれぞれ形成するためのエッチングに係る工数を削減することができる。
【００５８】
（３）本実施形態の製造方法では、セミアディティブ法を応用してスルーホール３４への導電体（銅）の埋め込みを行っている。そのため、貫通孔２７内を中空としたまま、容易且つ的確にスルーホール３４への選択的な導電体（銅）の埋め込みを行うことができる。
【００５９】
（第２実施形態）
続いて、本発明に係る半導体センサチップの製造方法を具体化した第２実施形態を、図８〜図１０を参照して、第１実施形態と異なる点を中心に説明する。なお本実施形態にあって、第１実施形態と同様の機能、構造を具備する部材については、同一の符号を付してその説明を省略する。
【００６０】
本実施形態では、貫通孔２７およびスルーホール３４の同時エッチング形成に際して、貫通孔２７については半導体基板２０の下面側から、スルーホール３４については半導体基板２０の上面側からエッチングを行うことで、貫通孔２７とスルーホール３４とを半導体基板２０の異なった面に開口させるようにしている。そのため、貫通孔２７およびスルーホール３４を同時にエッチング形成しながらも、スルーホール３４が開口され、かつ貫通孔２７が閉口される半導体基板２０の上面側から導電体の埋め込みを行うことで、貫通
孔２７内を中空としたまま、スルーホール３４のみに容易且つ的確に導電体を埋め込むことができるようにしている。
【００６１】
以下、そうした本実施形態での半導体センサチップ１０'の製造手順の詳細を、図８〜図１０に基づいて詳細に説明する。半導体センサチップ１０'は、上記のような貫通孔２７およびスルーホール３４のエッチング形成の都合上、一部の構成部材のレイアウトが変更されているが、基本的には図２〜図４に示した半導体センサチップ１０と同様の構成となっている。本実施形態での半導体センサチップ１０'の製造は、以下の工程１〜工程１２の順に行われる。
【００６２】
（工程１）  ＭＥＭＳ構造の形成
本工程では、第１実施形態と同様にして、図８（ａ）に示すようにシリコンウェハ３２（半導体基板２０）上面にＭＥＭＳ構造の形成が行われる。
【００６３】
（工程２）  貫通孔およびスルーホールのエッチング
本工程では、貫通孔２７およびスルーホール３４をエッチングにて同時に形成する。このときのエッチングは、シリコンウェハ３２の上面側にはそのスルーホール３４（貫通電極２８）の形成位置以外の部位に、シリコンウェハ３２の下面側にはその貫通孔２７の形成位置以外の部位に、それぞれマスキングを施した状態で行われる。このエッチングには、ドライエッチングやウェットエッチングを適用することができる。ドライエッチングの場合、複数のウェハを同時に処理するバッチ処理を用いることで、図８（ｂ）に示すように、貫通孔２７についてはシリコンウェハ３２の下面側から、スルーホール３４についてはシリコンウェハ３２の上面側から、それぞれ異方性エッチングが行われることになる。一方、ウェットエッチングの場合には、シリコンウェハ３２をアルカリ系のエッチング液に浸すことで、貫通孔２７についてはシリコンウェハ３２の下面側から、スルーホール３４についてはシリコンウェハ３２の上面側から、それぞれ異方性エッチングが行われる。これにより、貫通孔２７は、シリコンウェハ３２の下面側が開口され、その上面側がＭＥＭＳ構造等により閉口されるように形成される。またスルーホール３４は、シリコンウェハ３２の上面側が開口され、その下面側が酸化シリコンの絶縁保護膜２６により閉口されるように形成される。
【００６４】
なお本実施形態では、シリコンウェハ３２の上面側からスルーホール３４をエッチングする都合上、スルーホール３４（貫通電極２８）は、電極パッド２３とは異なる位置に形成するようにしている。
【００６５】
（工程３）  絶縁保護膜の形成
本工程では、図８（ｃ）に示すように、スルーホール３４の側周壁に酸化シリコン（ＳｉＯ2 ）の絶縁保護膜３１を形成する。具体的には、シリコンウェハ３２の上面側全体に、酸化シリコンの絶縁保護膜３１を形成した後、ボトムエッチングを行うことで、スルーホール３４の側周壁のみに、絶縁保護膜３１を残存させるようにしている。
【００６６】
（工程４）  電極パッド上面の開口
本工程では、図８（ｄ）に示すように、電極パッド２３上面の絶縁保護膜３８をエッチングにて除去して、同電極パッド２３を露出させる。この加工は、上記のように異なる位置に形成される電極パッド２３と貫通電極２８（スルーホール３４）とを電気接続する配線を形成するために行われる。
【００６７】
（工程５）  めっき下地処理
本実施形態では、本工程においてシリコンウェハ３２の上面側に、銅めっきを行うための下地処理を行う。具体的には、シリコンウェハ３２の上面側に対し、窒化チタン（Ｔｉ
Ｎ）等からなるメタルバリア層を形成した後、その表面に銅のめっきシード層をスパッタリングにて埋め込むことで、図９（ａ）に示すように、シリコンウェハ３２の上面側の全体にめっき下地膜３６を形成する。
【００６８】
（工程６）  めっき処理
本工程では、シリコンウェハ３２の上面側に銅めっきを行う。銅めっきは、シリコンウェハ３２の上面側をめっき浴に浸漬し、上記めっき下地膜３６をめっき電極として通電することで行われる。これにより、図９（ｂ）に示すように、スルーホール３４の内部を含めた、シリコンウェハ３２の上面側の全体に、銅めっき層４１が形成される。
【００６９】
（工程７）  めっき層のエッチング
本工程では、シリコンウェハ３２の上面側に形成された銅めっき層４１の不要部分をエッチングによって除去する。これにより、銅めっき層４１は、図９（ｃ）に示すように、貫通電極２８を形成するスルーホール３４の内部の部分、およびシリコンウェハ３２の上面に形成される貫通電極２８・電極パッド２３間の配線４２の部分のみに残存される。
【００７０】
（工程８）  絶縁保護膜形成
本工程では、図９（ｄ）に示すように、貫通電極２８および配線４２の形成されたシリコンウェハ３２の上面側に、それらを覆うように、酸化シリコンの絶縁保護膜４３を形成する。
【００７１】
（工程９）  犠牲層の除去
本工程では、図１０（ａ）に示すように、可動ダイアフラム電極２１・固定電極２２間のエアギャップおよびエア抜き孔２２ａの内部に形成された犠牲層３３を、シリコンウェハ３２の上面側からのエッチングによって除去する。これにより、ＭＥＭＳ構造の内部に空間が形成される。
【００７２】
（工程１０）  絶縁保護膜のエッチング
本工程では、図１０（ｂ）に示すように、貫通電極２８の形成位置におけるシリコンウェハ３２の下面側の絶縁保護膜２６を、エッチングにより除去する。
【００７３】
（工程１１）  バンプの形成
本工程では、図１０（ｃ）に示すように、シリコンウェハ３２の下面の上記絶縁保護膜２６の除去された位置に、バンプ４４を形成する。このバンプ４４は、半導体センサチップ１０'をプリント配線基板１２（図１参照）に搭載したときに、プリント配線基板１２上の配線と貫通電極２８とを電気接続するための端子となる。
【００７４】
（工程１２）  ダイジング
本工程では、シリコンウェハ３２を半導体センサチップ１０'毎に切り離す。以上により、図１０（ｄ）に示すような、半導体センサチップ１０'が製造される。
【００７５】
以上説明した本実施形態の半導体センサチップの製造方法によれば、上記（１）および（２）に記載の効果に加え、更に次の効果を奏することができる。
【００７６】
（４）本実施形態では、貫通孔２７およびスルーホール３４の同時エッチング形成に際して、貫通孔２７についてはシリコンウェハ３２の下面側から、スルーホール３４についてはシリコンウェハ３２の上面側からエッチングを行うようにしている。そしてこれにより、貫通孔２７とスルーホール３４とをシリコンウェハ３２の異なった面に開口させるようにしている。そのため、貫通孔２７およびスルーホール３４を同時にエッチング形成しながらも、スルーホール３４が開口され、かつ貫通孔２７が閉口されるシリコンウェハ３２の上面側から導電体（銅）の埋め込み（めっき）を行うことで、貫通孔２７内を中空と
したまま、スルーホール３４のみに容易且つ的確に導電体を埋め込むことができる。
【００７７】
以上説明した各実施形態は、以下のように変更して実施することもできる。
【００７８】
・上記実施形態での各工程における加工態様の細部は、必要に応じて適宜変更しても良い。また各工程の順序を変更したり、その一部を省略したりするようにしても良い。
【００７９】
・本発明の製造方法は、上記各実施形態に例示したの半導体センサチップ１０，１０'以外の構成の半導体センサチップにも適用することができる。例えば、センサの検出部分を構成するＭＥＭＳ構造と、センサ制御用の集積回路とを一体化した構成の半導体センサチップの製造にも本発明を適用することができる。また例えば圧力センサや加速度センサ等、他の静電容量感知型の半導体センサにも適用することができる。更に静電容量感知型以外の半導体センサであれ、半導体基板上に形成されたダイアフラムを備えるものであれば、上記実施形態と同様あるいはそれに準じた態様で、本発明の製造方法を適用することができる。
【図面の簡単な説明】
【００８０】
【図１】本発明の第１実施形態の製造方法にて製造された半導体センサチップの収容されるパッケージの側部断面構造を示す断面図。
【図２】同実施形態の製造方法にて製造された半導体センサチップの（ａ）上面構造および（ｂ）下面構造をそれぞれ示す平面図。
【図３】同半導体センサチップの側部断面構造を示す断面図。
【図４】同半導体センサチップの貫通電極近傍の拡大断面構造を示す断面図。
【図５】（ａ）〜（ｄ）同実施形態の製造方法における各工程での半導体センサチップの断面構造をそれぞれ示す断面図。
【図６】（ａ）〜（ｄ）同じく各工程での半導体センサチップの断面構造をそれぞれ示す断面図。
【図７】（ａ）〜（ｃ）同じく各工程での半導体センサチップの断面構造をそれぞれ示す断面図。
【図８】（ａ）〜（ｄ）本発明の第２実施形態の製造方法についてその各工程での半導体センサチップの断面構造をそれぞれ示す断面図。
【図９】（ａ）〜（ｄ）同じく各工程での半導体センサチップの断面構造をそれぞれ示す断面図。
【図１０】（ａ）〜（ｄ）同じく各工程での半導体センサチップの断面構造をそれぞれ示す断面図。
【符号の説明】
【００８１】
１０，１０'…半導体センサチップ、１１…パッケージ、１２…プリント配線基板、１３…カバー、１４…ＩＣチップ、１５…接着剤、１６…音孔、２０…半導体基板、２１…可変ダイアグラム電極、２２…固定電極、２２ａ…エア抜き孔、２３…電極パッド、２４…はんだボール、２５，２６，３１，３８，３９…絶縁保護膜、２７…貫通孔、２８…貫通電極、２９，４２…配線、３０…メタルバリア層、３２…シリコンウェハ、３３…犠牲層、３４…スルーホール、３６…めっき下地膜、３７…めっきレジスト層、４０…銅めっき層、４４…バンプ。
【図１】
2006237401.tif 000003
【図２】
2006237401.tif 000004
【図３】
2006237401.tif 000005
【図４】
2006237401.tif 000006
【図５】
2006237401.tif 000007
【図６】
2006237401.tif 000008
【図７】
2006237401.tif 000009
【図８】
2006237401.tif 000010
【図９】
2006237401.tif 000011
【図１０】
2006237401.tif 000012