(57)【要約】      （修正有）【課題】起動時の安定動作と定常時の消費電力低減を両立することが可能なＤＣ／ＤＣコンバータを提供する。【解決手段】ＤＣ／ＤＣコンバータ２０は、出力トランジスタとして電界効果トランジスタＮＦ１とバイポーラトランジスタＮＢ１を併用し、そのオン／オフ制御によってエネルギ貯蔵素子であるインダクタＬｅｘを駆動することで、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するＤＣ／ＤＣコンバータであって、電界効果トランジスタＮＦ１及びバイポーラトランジスタＮＢ１をオン／オフ制御する単一の制御電圧信号Ｖ１を生成する手段（スイッチング制御部ＣＴＲＬ）と、出力電圧Ｖｏｕｔが所定の電圧レベルに達しているか否かに応じてバイポーラトランジスタＮＢ１のベースに制御電圧信号Ｖ１を印加するか否かを決定する手段（コンパレータＣＭＰ２、直流電圧源Ｅ２、及び、論理積回路ＡＮＤ）と、を有して成る構成とされている。【選択図】      図２
2006311701.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタとして電界効果トランジスタとバイポーラトランジスタを併用し、そのオン／オフ制御によってエネルギ貯蔵素子の一端を駆動することで、入力電圧から出力電圧を生成するＤＣ／ＤＣコンバータであって、
前記電界効果トランジスタ及び前記バイポーラトランジスタをオン／オフ制御する単一の制御電圧信号を生成する手段と、前記出力電圧が所定の電圧レベルに達しているか否かに応じて前記バイポーラトランジスタのベースに前記制御電圧信号を印加するか否かを決定する手段と、を有して成ることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
一端に入力電圧が印加されるインダクタと；前記インダクタの他端に現れる電圧を整流またはスイッチングして出力電圧を生成する整流素子と；ドレインが前記インダクタの他端に接続され、ソースが接地されたＮチャネル型の電界効果トランジスタと；コレクタが前記インダクタの他端に接続され、エミッタが接地されたｎｐｎ型のバイポーラトランジスタと；前記電界効果トランジスタ及び前記バイポーラトランジスタをオン／オフ制御する制御電圧信号を生成するスイッチング制御部と；前記制御電圧信号を前記出力電圧に基づいた振幅レベルにまで高めて前記電界効果トランジスタのゲートに印加するレベルシフタと；前記出力電圧或いはそれに応じた出力監視電圧と所定の閾値電圧とを比較し、前者が後者よりも低ければ前記バイポーラトランジスタへの信号入力を許可し、逆に、前者が後者よりも高ければ前記バイポーラトランジスタへの信号入力を禁止するための比較結果電圧信号を生成するコンパレータと；前記制御電圧信号と前記比較結果電圧信号との論理信号を前記バイポーラトランジスタのベースに印加する論理回路と；を有して成ることを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
前記出力電圧に応じて変動する帰還電圧と所定の目標設定電圧との差分を増幅して誤差電圧信号を生成する誤差増幅器と、所定波形の電圧信号を生成する発振器と、前記誤差電圧信号と前記所定波形の電圧信号とを比較してＰＷＭ信号を生成するＰＷＭコンパレータと、を有して成り、前記スイッチング制御部は、入力電圧を昇圧して出力電圧を得る際、前記ＰＷＭ信号に基づいて前記制御電圧信号を生成することを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記電界効果トランジスタ及び前記バイポーラトランジスタは、同一の半導体集積回路装置に集積化されて成り、前記バイポーラトランジスタは、前記電界効果トランジスタとその他のアナログ信号回路との間に配設されていることを特徴とする請求項１〜請求項３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項５】
装置電源であるバッテリと、前記バッテリの出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、請求項１〜請求項４のいずれかに記載のＤＣ／ＤＣコンバータを備えて成ることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来より、熱損失が少なく、かつ、入出力較差が大きい場合に比較的効率が良い安定化電源手段の一つとして、出力トランジスタのオン／オフ制御（デューティ制御）によってエネルギ貯蔵素子（コンデンサやインダクタなど）の一端を駆動することで、入力電圧から一定の出力電圧を生成するスイッチングレギュレータ（チョッパ型レギュレータ）が広く用いられている。
【０００３】
なお、本願発明に関連する従来技術としては、上記の出力トランジスタとして、消費電力の小さいＭＯＳ［Metal-Oxide-Silicon］電界効果トランジスタと、低電圧駆動が可能なバイポーラトランジスタとを併用し、負荷への昇圧電圧がＭＯＳ電界効果トランジスタの駆動電圧値に満たないときには、バイポーラトランジスタをスイッチングさせて負荷への昇圧電圧を生成する一方、負荷への昇圧電圧がＭＯＳ電界効果トランジスタの駆動電圧値に達して以後は、バイポーラトランジスタのスイッチングを停止させてＭＯＳ電界効果トランジスタのスイッチングを開始させるＤＣ／ＤＣコンバータが本願出願人によって開示・提案されている（例えば、特許文献１、２を参照）。
【０００４】
また、本願発明に関連するその他の従来技術としては、上記と同様に、出力トランジスタとして、ＭＯＳ電界効果トランジスタとバイポーラトランジスタを併用し、負荷への昇圧電圧がＭＯＳ電界効果トランジスタの駆動電圧値に満たないときには、バイポーラトランジスタをスイッチングさせて負荷への昇圧電圧を生成する一方、負荷への昇圧電圧がＭＯＳ電界効果トランジスタの駆動電圧値に達して以後は、バイポーラトランジスタのベース電流を可及的に絞りながら、ＭＯＳ電界効果トランジスタのスイッチングを開始させるＤＣ／ＤＣコンバータが開示・提案されている（例えば、特許文献３を参照）。
【０００５】
【特許文献１】特開平８−１８６９８０号公報
【特許文献２】特開２００１−２５１８４９号公報
【特許文献３】特開２００１−６９７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、上記従来のＤＣ／ＤＣコンバータであれば、低電圧出力時（起動時や減電時）には、バイポーラトランジスタを用いて装置の安定動作を確保する一方、定常時には、ＭＯＳ電界効果トランジスタを用いて装置の電力ロスを抑えることが可能となる。
【０００７】
しかしながら、特許文献１、２の従来技術は、ＭＯＳ電界効果トランジスタとバイポーラトランジスタの制御回路（発振回路）を個別に設け、負荷への昇圧電圧に応じて、上記制御回路のいずれか一方を駆動させる構成とされていた。このように、装置の起動時や減電時にのみ必要なバイポーラトランジスタを制御する手段として、別途制御回路を設けた従来構成では、その回路規模が不要に大きくなり、延いては、当該ＤＣ／ＤＣコンバータを搭載する電子機器の小型化を阻害する、という課題があった。
【０００８】
また、特許文献３の従来技術では、単一の制御回路でＭＯＳ電界効果トランジスタとバイポーラトランジスタのスイッチング制御が行われていたので、回路規模の拡大は殆ど招かないが、ＭＯＳ電界効果トランジスタの駆動が開始されて以後も、バイポーラトランジスタの駆動が継続されており、該バイポーラトランジスタには、定常時にも少なからずベース電流が流されていた。そのため、当該従来技術では、定常時の消費電力が不要に大きくなり、特に、該ＤＣ／ＤＣコンバータをバッテリ仕様の電子機器に搭載した場合には、バッテリの充電電力を浪費してしまい、電子機器の稼働時間を縮めてしまう、という課題があった。
【０００９】
本発明は、上記の問題点に鑑み、回路規模の拡大を殆ど招くことなく、起動時や減電時の安定動作と定常時の消費電力低減を両立することが可能なＤＣ／ＤＣコンバータを提供し、もってこれを搭載した電子機器の小型化や低消費電力化（長時間動作）に貢献することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく、本発明に係るＤＣ／ＤＣコンバータは、出力トランジスタとして電界効果トランジスタとバイポーラトランジスタを併用し、そのオン／オフ制御によってエネルギ貯蔵素子の一端を駆動することで、入力電圧から出力電圧を生成するＤＣ／ＤＣコンバータであって、前記電界効果トランジスタ及び前記バイポーラトランジスタをオン／オフ制御する単一の制御電圧信号を生成する手段と、前記出力電圧が所定の電圧レベルに達しているか否かに応じて前記バイポーラトランジスタのベースに前記制御電圧信号を印加するか否かを決定する手段と、を有して成る構成（第１の構成）としている。
【００１１】
具体的に述べると、本発明に係るＤＣ／ＤＣコンバータは、一端に入力電圧が印加されるインダクタと；前記インダクタの他端に現れる電圧を整流またはスイッチングして出力電圧を生成する整流素子と；ドレインが前記インダクタの他端に接続され、ソースが接地されたＮチャネル型の電界効果トランジスタと；コレクタが前記インダクタの他端に接続され、エミッタが接地されたｎｐｎ型のバイポーラトランジスタと；前記電界効果トランジスタ及び前記バイポーラトランジスタをオン／オフ制御する制御電圧信号を生成するスイッチング制御部と；前記制御電圧信号を前記出力電圧に基づいた振幅レベルにまで高めて前記電界効果トランジスタのゲートに印加するレベルシフタと；前記出力電圧或いはそれに応じた出力監視電圧と所定の閾値電圧とを比較し、前者が後者よりも低ければ前記バイポーラトランジスタへの信号入力を許可し、逆に、前者が後者よりも高ければ前記バイポーラトランジスタへの信号入力を禁止するための比較結果電圧信号を生成するコンパレータと；前記制御電圧信号と前記比較結果電圧信号との論理信号を前記バイポーラトランジスタのベースに印加する論理回路と；を有して成る構成（第２の構成）としている。
【００１２】
このような構成とすることにより、電界効果トランジスタとバイポーラトランジスタの制御回路を個別に設け、出力電圧に応じて前記制御回路の一方を駆動させる従来構成と異なり、回路規模の拡大を招くことなく、起動時や減電時の安定動作と定常時の消費電力低減を両立することが可能となる。
【００１３】
なお、上記第２の構成から成るＤＣ／ＤＣコンバータは、前記出力電圧に応じて変動する帰還電圧と所定の目標設定電圧との差分を増幅して誤差電圧信号を生成する誤差増幅器と、所定波形の電圧信号を生成する発振器と、前記誤差電圧信号と前記所定波形の電圧信号とを比較してＰＷＭ信号を生成するＰＷＭコンパレータと、を有して成り、前記スイッチング制御部は、入力電圧を昇圧して出力電圧を得る際、前記ＰＷＭ信号に基づいて前記制御電圧信号を生成する構成（第３の構成）にするとよい。このような構成とすれば、出力電圧をその目標設定値に合わせ込むことができる。
【００１４】
また、上記第１〜第３いずれかの構成から成るＤＣ／ＤＣコンバータにおいて、前記電界効果トランジスタ及び前記バイポーラトランジスタは、同一の半導体集積回路装置に集積化されて成り、前記バイポーラトランジスタは、前記電界効果トランジスタとその他のアナログ信号回路との間に配設されている構成（第４の構成）にするとよい。このような素子レイアウトを採用することにより、定常時非駆動のバイポーラトランジスタをノイズ干渉素子として機能させ、電界効果トランジスタからアナログ信号回路へのノイズ重畳を抑制することが可能となる。
【００１５】
また、本発明に係る電子機器は、装置電源であるバッテリと、前記バッテリの出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、上記第１〜第４いずれかの構成から成るＤＣ／ＤＣコンバータを備えて成る構成としている。このような構成とすることにより、電子機器の小型化並びに低消費電力化を図ることが可能となる。
【発明の効果】
【００１６】
上記の通り、本発明に係るＤＣ／ＤＣコンバータであれば、回路規模の拡大を招くことなく、起動時や減電時の安定動作と定常時の消費電力低減を両立することができ、延いては、これを搭載した電子機器の小型化や低消費電力化に貢献することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（例えばＴＦＴ［Thin Film Transistor］液晶パネル）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。
【００１８】
図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＴＦＴ液晶パネルへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１０と、バッテリ１０の出力変換手段であるＤＣ／ＤＣコンバータ２０と、携帯電話端末の表示手段であるＴＦＴ液晶パネル３０と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
【００１９】
ＤＣ／ＤＣコンバータ２０は、バッテリ１０から印加される入力電圧Ｖｉｎから一定の出力電圧Ｖｏｕｔを生成し、該出力電圧ＶｏｕｔをＴＦＴ液晶パネル３０に供給する。
【００２０】
図２は、出力としてキーパッドの照明用等のＬＥＤを負荷として持つＤＣ／ＤＣコンバータ２０の一構成例を示す回路図（一部にブロックを含む）である。本図に示すように、本実施形態のＤＣ／ＤＣコンバータ２０は、スイッチング電源ＩＣ２１のほか、外付けのインダクタＬｅｘ、ダイオードＤｅｘ（ショットキーバリアダイオード）、平滑コンデンサＣｅｘ、及び、抵抗Ｒｅｘ１〜Ｒｅｘ３を有して成る昇圧型スイッチングレギュレータ（チョッパ型レギュレータ）である。
【００２１】
スイッチング電源ＩＣ２１は、回路ブロック的に見ると、スイッチ駆動回路２１１と、出力帰還回路２１２と、起動回路２１３と、を有するほか、外部との電気的な接続手段として、外部端子Ｔ１〜Ｔ４を有して成る。なお、スイッチング電源ＩＣ２１には、上記した回路ブロックのほか、その他の保護回路ブロック（低入力誤動作防止回路や熱保護回路など）を適宜組み込んでも構わない。
【００２２】
スイッチ駆動回路２１１は、スイッチング制御部ＣＴＲＬと、レベルシフタＬＳと、ＮチャネルＭＯＳ電界効果トランジスタＮＦ１、ＮＦ２と、を有して成る。
【００２３】
出力帰還回路２１２は、誤差増幅器ＥＲＲと、直流電圧源Ｅ１と、発振器ＯＳＣと、コンパレータＣＭＰ１と、を有して成る。
【００２４】
起動回路２１３は、ｎｐｎ型バイポーラトランジスタＮＢ１と、コンパレータＣＭＰ２と、直流電圧源Ｅ２と、論理積回路ＡＮＤと、抵抗Ｒ１と、を有して成る。
【００２５】
トランジスタＮＦ１のドレインは、外部端子Ｔ１（スイッチ端子）に接続されている。トランジスタＮＦ１のソースは接地されている。トランジスタＮＦ１のゲートは、レベルシフタＬＳを介してスイッチング制御部ＣＴＲＬの制御信号出力端に接続されている。トランジスタＮＦ２のドレインは、トランジスタＮＦ１のゲートに接続されている。トランジスタＮＦ２のソースは、トランジスタＮＦ１のソースに接続されている。トランジスタＮＦ２のゲートは、自身のソースに接続されている。なお、トランジスタＮＦ２は、トランジスタＮＦ１の静電破壊等を防止する手段として挿入された素子であり、外部端子Ｔ１へのサージ電圧印加時には、当該サージ電圧の放電経路として機能する。
【００２６】
トランジスタＮＦ２が静電破壊保護素子として機能するには、トランジスタＮＦ１のゲート・ドレイン容量がポイントとなる。静電パルス（０→４００［Ｖ］）が外部端子Ｔ１に入ると、上記のゲート・ドレイン容量を介して、トランジスタＮＦ２のドレインに電圧がかかる。トランジスタＮＦ２がないと、トランジスタＮＦ１のソースに対して、ドレイン電圧が定まらなくなり、トランジスタＮＦ１のゲートに耐圧以上のパルスが入ってくることになる。また、トランジスタＮＦ２のドレインに電圧をかけることで、トランジスタＮＦ１をオンすることができ、サージをトランジスタＮＦ１で抜くことが可能となる。これは、トランジスタＮＦ１に一般に取り付けられる保護ダイオード（不図示）を助ける働きとなる。
【００２７】
誤差増幅器ＥＲＲの反転入力端（−）は、外部端子Ｔ２（出力帰還端子）に接続されている。誤差増幅器ＥＲＲの非反転入力端（＋）は、直流電圧源Ｅ１の正極端に接続されている。直流電圧源Ｅ１の負極端は接地されている。コンパレータＣＭＰ１の非反転入力端（＋）は、誤差増幅器ＥＲＲの出力端に接続されている。コンパレータＣＭＰ１の反転入力端（−）は、発振器ＯＳＣの出力端に接続されている。コンパレータＣＭＰ１の出力端は、スイッチング制御部ＣＴＲＬのＰＷＭ信号入力端に接続されている。
【００２８】
コンパレータＣＭＰ２の反転入力端（−）は、外部端子Ｔ３（出力監視端子）に接続されている。コンパレータＣＭＰ２の非反転入力端（＋）は、直流電圧源Ｅ２の正極端に接続されている。直流電圧源Ｅ２の負極端は接地されている。コンパレータＣＭＰ２の出力端は、論理積回路ＡＮＤの一入力端に接続されている。論理積回路ＡＮＤの他入力端は、スイッチング制御部ＣＴＲＬの制御信号出力端に接続されている。トランジスタＮＢ１のコレクタは、外部端子Ｔ１に接続されている。トランジスタＮＢ１のエミッタは接地されている。トランジスタＮＢ１のベースは、論理積回路ＡＮＤの出力端に接続される一方、抵抗Ｒ１を介して、自身のエミッタにも接続されている。なお、抵抗Ｒ１は、トランジスタＮＢ１の静電破壊等を防止する手段として挿入された素子であり、外部端子Ｔ１へのサージ電圧印加時には、当該サージ電圧の放電経路として機能する。すなわち、静電パルス（０→４００［Ｖ］）が外部端子Ｔ１に入った場合に、トランジスタＮＢ１のベース・コレクタ容量を介してトランジスタＮＢ１のベースに印加されるサージは、抵抗Ｒ１を介して接地端へ引き抜かれることになるので、トランジスタＮＢ１が破壊されにくくなる。
【００２９】
外部端子Ｔ１は、スイッチング電源ＩＣ２１の外部において、インダクタＬｅｘの一端に接続される一方、ダイオードＤｅｘのアノードにも接続されている。インダクタＬｅｘの他端は、バッテリ１０から与えられる入力電圧Ｖｉｎの印加端に接続されている。ダイオードＤｅｘのカソードは、平滑コンデンサＣｅｘを介して接地される一方、負荷であるＴＦＴ液晶パネル３０の発光ダイオード列ＬＥＤのアノード端に接続されている。また、ダイオードＤｅｘのカソードは、抵抗Ｒｅｘ２、Ｒｅｘ３を介しても接地されている。外部端子Ｔ２は、抵抗Ｒｅｘ１を介して接地される一方、発光ダイオード列ＬＥＤのカソード端にも接続されている。外部端子Ｔ３は、抵抗Ｒｅｘ２、Ｒｅｘ３の接続ノードに接続されている。外部端子Ｔ４は、外部からの電力供給端子であり、入力電圧Ｖｉｎの印加端に接続されている。
【００３０】
まず、上記構成から成るスイッチング電源ＩＣ２１の起動動作或いは減電動作（バッテリ１０の充電電力低下時の動作）について説明する。
【００３１】
トランジスタＮＦ１、ＮＢ１は、いずれもスイッチング制御部ＣＴＲＬからの制御電圧信号Ｖ１に応じてスイッチング制御（開閉制御）されるパワートランジスタであり、外部端子Ｔ１への高電圧印加時にも容易に破壊されることのない高耐圧素子（例えば、２０〜３６［Ｖ］耐圧）とされている。なお、電界効果トランジスタＮＦ１は、その駆動に際してベース電流を要しない分、バイポーラトランジスタＮＢ１に比べて消費電力が小さい、という利点を有している。一方、バイポーラトランジスタＮＢ１は、電界効果トランジスタＮＦ１に比べて低電圧駆動が可能である、という利点を有している。
【００３２】
レベルシフタＬＳは、スイッチング制御部ＣＴＲＬからの制御電圧信号Ｖ１（矩形パルス信号、例えば、Ｖ１＝２．７［Ｖ］ｐｐ程度）を所定の振幅レベル（電界効果トランジスタＮＦ１を駆動し得る振幅レベルであって、例えば、Ｖ２＝３［Ｖ］ｐｐ程度）にまで高めた制御電圧信号Ｖ２を生成し、当該制御電圧信号Ｖ２を電界効果トランジスタＮＦ１のゲートに印加する手段である。ただし、レベルシフタＬＳは、出力電圧Ｖｏｕｔ（昇圧電圧）に基づいて駆動されるため、出力電圧Ｖｏｕｔが十分に上昇し切っていない起動直後や、バッテリ１０の電圧が乏しい減電時には、制御電圧信号Ｖ２の振幅を所定のレベル（電界効果トランジスタＮＦ１を動作し得るレベル）にまで高めることができない。そのため、後述するバイポーラトランジスタＮＢ１のスイッチングによって出力電圧Ｖｏｕｔが十分上昇されるまでの間は、電界効果トランジスタＮＦ１が効率よくスイッチングされることはない。
【００３３】
一方、スイッチング制御部ＣＴＲＬからの制御電圧信号Ｖ１は、論理積回路ＡＮＤの一入力端にも入力されており、論理積回路ＡＮＤは、上記の制御電圧信号Ｖ１と、コンパレータＣＭＰ２から入力される比較結果電圧信号Ｖ３との論理積信号をバイポーラトランジスタＮＢ１のベースに印加する。すなわち、論理積回路ＡＮＤでは、コンパレータＣＭＰ２から入力される比較結果電圧信号Ｖ３の論理に応じて、バイポーラトランジスタＮＢ１のベースに制御電圧信号Ｖ１をそのまま印加するか否かが決定されている。より具体的に述べると、比較結果電圧信号Ｖ３の論理がハイレベルであるときには、制御電圧信号Ｖ１がそのままバイポーラトランジスタＮＢ１のベースに印加される形となり、逆に、比較結果電圧信号Ｖ３がローレベルであるときには、制御電圧信号Ｖ１が論理積回路ＡＮＤで遮断され、バイポーラトランジスタＮＢ１のベースには、制御電圧信号Ｖ１の論理変遷に依らず、常にローレベルの電圧信号が印加される形となり、バイポーラトランジスタＮＢ１は常にオフされることになる。
【００３４】
ここで、比較結果電圧信号Ｖ３の論理は、抵抗Ｒｅｘ２、Ｒｅｘ３の接続ノードから引き出される出力監視電圧Ｖｍｏｎ（出力電圧Ｖｏｕｔの分圧電圧）と、直流電圧源Ｅ２で生成される閾値電圧Ｖｔｈ（バイポーラトランジスタＮＢ１の駆動可否を決定するための閾値電圧）との高低に応じて変動する。より具体的に述べると、出力監視電圧Ｖｍｏｎが閾値電圧Ｖｔｈより低ければ、比較結果電圧信号Ｖ３の論理はハイレベルとなり、逆に、出力監視電圧Ｖｍｏｎが閾値電圧Ｖｔｈより高ければ、比較結果電圧信号Ｖ３の論理はローレベルとなる。
【００３５】
従って、レベルシフタＬＳで適切な制御電圧信号Ｖ２を生成し得る電圧レベルまで出力電圧Ｖｏｕｔが上昇したときに出力監視電圧Ｖｍｏｎが閾値電圧Ｖｔｈを上回るよう、抵抗Ｒｅｘ２、Ｒｅｘ３の分圧比や閾値電圧Ｖｔｈの電圧値を適宜設定しておくことで、出力電圧Ｖｏｕｔが電界効果トランジスタＮＦ１を駆動し得る電圧値に満たないときには、バイポーラトランジスタＮＢ１をスイッチングさせて出力電圧Ｖｏｕｔを昇圧する一方、出力電圧Ｖｏｕｔが電界効果トランジスタＮＦ１を駆動し得る電圧値に達して以後は、バイポーラトランジスタＮＢ１のスイッチングを停止させて電界効果トランジスタＮＦ１のスイッチングを開始させることが可能となる。
【００３６】
上記したように、本実施形態のＤＣ／ＤＣコンバータ２０は、出力トランジスタとして電界効果トランジスタＮＦ１とバイポーラトランジスタＮＢ１を併用し、そのオン／オフ制御によってエネルギ貯蔵素子であるインダクタＬｅｘを駆動することで、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するＤＣ／ＤＣコンバータであって、電界効果トランジスタＮＦ１及びバイポーラトランジスタＮＢ１をオン／オフ制御する単一の制御電圧信号Ｖ１を生成する手段（スイッチング制御部ＣＴＲＬ）と、出力電圧Ｖｏｕｔが所定の電圧レベルに達しているか否かに応じてバイポーラトランジスタＮＢ１のベースに制御電圧信号Ｖ１を印加するか否かを決定する手段（コンパレータＣＭＰ２、直流電圧源Ｅ２、及び、論理積回路ＡＮＤ）と、を有して成る構成とされている。
【００３７】
このような構成とすることにより、電界効果トランジスタとバイポーラトランジスタの制御回路を個別に設け、出力電圧Ｖｏｕｔに応じて前記制御回路の一方または両方を駆動させ続ける従来構成と異なり、回路規模の大幅な拡大を招くことなく、起動時や減電時の安定動作と定常時の消費電力低減を両立することが可能となる。
【００３８】
次に、上記構成から成るスイッチング電源ＩＣ２１の基本動作（直流／直流変換動作）について説明する。
【００３９】
トランジスタＮＦ１及び／またはトランジスタＮＢ１がオン状態にされると、インダクタＬｅｘには、トランジスタＮＦ１或いはトランジスタＮＢ１を介して、接地端に向けたスイッチ電流が流れ、その電気エネルギが蓄えられる。なお、トランジスタＮＦ１或いはトランジスタＮＢ１のオン期間において、すでに平滑コンデンサＣｅｘに電荷が蓄積されていた場合、負荷である発光ダイオード列ＬＥＤには、平滑コンデンサＣｅｘからの電流が流れることになる。また、このとき、外部端子Ｔ１の電位は、トランジスタＮＦ１或いはトランジスタＮＢ１を介して、ほぼ接地電位まで低下しているため、ダイオードＤｅｘは逆バイアス状態となり、平滑コンデンサＣｅｘからトランジスタＮＦ１或いはトランジスタＮＢ１に向けて電流が流れ込むことはない。
【００４０】
一方、トランジスタＮＦ１及び／またはトランジスタＮＢ１がオフ状態にされると、インダクタＬｅｘに生じた逆起電圧によって、そこに蓄積されていた電気エネルギが放出される。このとき、ダイオードＤｅｘは順バイアス状態となるため、当該ダイオードＤｅｘを介して流れる電流は、負荷である発光ダイオード列ＬＥＤに流れ込むとともに、平滑コンデンサＣｅｘを介して接地端にも流れ込み、当該平滑コンデンサＣｅｘを充電することになる。上記の動作が繰り返されることによって、負荷である発光ダイオード列ＬＥＤには、平滑コンデンサＣｅｘにより昇圧されるとともに平滑された直流出力が供給される。
【００４１】
このように、本実施形態のスイッチング電源ＩＣ２１は、トランジスタＮＦ１或いはトランジスタＮＢ１のスイッチング制御により、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成するチョッパ型昇圧回路の一構成要素として機能するものである。
【００４２】
次に、上記構成から成るスイッチング電源ＩＣ２１の出力帰還制御について説明する。
【００４３】
スイッチング電源ＩＣ２１において、誤差増幅器ＥＲＲは、抵抗Ｒｅｘ１の一端から引き出される出力帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの実際値に相当）と、直流電圧源Ｅ１で生成される参照電圧Ｖｒｅｆ（出力電圧Ｖｏｕｔの目標設定値Ｖｔａｒｇｅｔに相当）との差分を増幅して誤差電圧信号Ｖｅｒｒを生成する。すなわち、誤差電圧信号Ｖｅｒｒの電圧レベルは、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔよりも低いほど、高レベルとなる。一方、発振器ＯＳＣは、所定の三角波電圧信号Ｖｓｌｏｐｅを生成する。
【００４４】
コンパレータＣＭＰ１は、誤差電圧信号Ｖｅｒｒと三角波電圧信号Ｖｓｌｏｐｅとを比較してＰＷＭ［Pulse Width Modulation］信号を生成するＰＷＭコンパレータである。すなわち、ＰＷＭ信号のオンデューティ（単位期間に占めるトランジスタＮＦ１或いはトランジスタＮＢ１のオン期間の比）は、誤差電圧信号Ｖｅｒｒと三角波電圧信号Ｖｓｌｏｐｅとの相対的な高低に応じて逐次変動する。具体的に述べると、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔよりも低いほど、ＰＷＭ信号のオンデューティは大きくなり、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔに近付くにつれて、ＰＷＭ信号のオンデューティは小さくなる。
【００４５】
スイッチング制御部ＣＴＲＬは、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際し、ＰＷＭ信号に応じてトランジスタＮＦ１及び／またはトランジスタＮＢ１をスイッチング制御するよう、制御電圧信号Ｖ１を生成する。具体的に述べると、スイッチング制御部ＣＴＲＬは、ＰＷＭ信号のオン期間には、トランジスタＮＦ１或いはトランジスタＮＢ１をオン状態とする一方、ＰＷＭ信号のオフ期間には、トランジスタＮＦ１或いはトランジスタＮＢ１をオフ状態とする。
【００４６】
このように、本実施形態のスイッチング電源ＩＣ２１は、誤差電圧信号Ｖｅｒｒに基づく出力帰還制御により、出力電圧Ｖｏｕｔをその目標設定値Ｖｔａｒｇｅｔに合わせ込むことができる。
【００４７】
最後に、上記構成から成るスイッチング電源ＩＣ２１の素子レイアウトについて、図３を参照しながら詳細に説明する。本図に示すように、バイポーラトランジスタＮＢ１は、電界効果トランジスタＮＦ１と他の集積回路（スイッチング制御部ＣＴＲＬなど、アナログ信号回路全般）との間に配設されている。このように、定常時にノイズ発生源となる電界効果トランジスタＮＦ１と、ノイズ重畳によって動作に支障を来すおそれのあるアナログ信号回路との間に、定常時には非駆動となるバイポーラトランジスタＮＢ１を挟み込んだ素子レイアウトを採用することにより、バイポーラトランジスタＮＢ１をノイズ干渉素子として機能させ、アナログ信号回路へのノイズ重畳を抑制することが可能となる。
【００４８】
また、図３に示すように、バイポーラトランジスタＮＢ１の素子サイズは、スイッチング電源ＩＣ２１の小型化に鑑み、起動時や減電時の駆動に際して必要十分な電流能力を確保できる大きさ（例えば、電界効果トランジスタＮＦ１の１／５程度）とすればよい。
【００４９】
なお、上記の実施形態では、携帯電話端末に搭載され、バッテリ１０の出力変換手段として用いられるＤＣ／ＤＣコンバータ２０に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、その他の電子機器に搭載されるＤＣ／ＤＣコンバータにも広く適用することが可能である。
【００５０】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、外付けのダイオードＤｅｘに代えて、同期整流素子をスイッチング電源ＩＣ２１に内蔵する構成としても構わない。
【産業上の利用可能性】
【００５１】
本発明は、ＤＣ／ＤＣコンバータを搭載する電子機器の小型化や低消費電力化を図る上で有用な技術であり、バッテリ仕様の電子機器など、ＤＣ／ＤＣコンバータを搭載するあらゆる電子機器に好適な技術である。
【図面の簡単な説明】
【００５２】
【図１】は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。
【図２】は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図である。
【図３】は、スイッチング電源ＩＣ２１の素子レイアウト例を示す図である。
【符号の説明】
【００５３】
１０    バッテリ
２０    ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）
３０    ＴＦＴ液晶パネル
２１    スイッチング電源ＩＣ
２１１    スイッチ駆動回路
２１２    出力帰還回路
２１３    起動回路
ＣＴＲＬ    スイッチング制御部
ＬＳ    レベルシフタ
ＮＦ１〜ＮＦ２    ＮチャネルＭＯＳ電界効果トランジスタ
ＮＢ１    ｎｐｎ型バイポーラトランジスタ
ＥＲＲ    誤差増幅器
Ｅ１〜Ｅ２    直流電圧源
ＯＳＣ    発振器
ＣＭＰ１〜ＣＭＰ２    コンパレータ
ＡＮＤ    論理積回路
Ｒ１    抵抗
Ｔ１〜Ｔ４    外部端子
Ｌｅｘ    インダクタ（外付け）
Ｄｅｘ    ダイオード（外付け）
Ｃｅｘ    平滑コンデンサ（外付け）
Ｒｅｘ１〜Ｒｅｘ３    抵抗（外付け）
【図１】
2006311701.tif 000003
【図２】
2006311701.tif 000004
【図３】
2006311701.tif 000005