(57)【要約】【課題】ＣＯＴ構造で回位(disclination)による光漏れを防止すると共に、製造単価を削減し、透過率の減少を抑えて透過率を安定化させることができる液晶表示装置及びその製造方法を提供する。【解決手段】液晶表示装置のアレイ基板は、互いに交差して基板上に画素領域を定義するゲート配線２０２及びデータ配線２１４と、前記データ配線２１４の両側に配列されるデータライン遮断共通電極２０６ａと、前記ゲート配線２０２とデータ配線２１４との交差地点に形成される薄膜トランジスタＴと、前記ゲート配線２０２及びデータ配線２１４の上部に配置され、前記データ配線２１４及びデータライン遮断共通電極２０６ａの一部とオーバラップするように形成されるブラックマトリックス２２２と、前記ゲート配線２０２とデータ配線２１４とが交差してなる画素領域上に配置されるカラーフィルタ２２４と、前記ゲート配線２０２とデータ配線２１４とが交差してなる画素領域上に配置される共通電極２３２及び画素電極２３０とを含む。【選択図】図１Ｄ
2006189763.tif 000002
【特許請求の範囲】
【請求項１】
基板上に互いに交差してマトリックス状に配置され、画素領域を定義するゲート配線及びデータ配線、
前記データ配線に沿って、前記データ配線の両側に配置された不透明なデータ配線シールド共通電極、
前記ゲート配線とデータ配線との交差地点に形成される薄膜トランジスタ、
前記ゲート配線、前記データ配線及びデータ配線シールド共通電極の上部に形成されたブラックマトリックス、
前記ゲート配線とデータ配線とが交差してなる画素領域上に配置され、前記ブラックマトリックスと接しているカラーフィルタ、及び
前記ゲート配線とデータ配線とが交差してなる画素領域上に配置され、横方向電界を生成するための共通電極及び画素電極とからなり、
前記データ配線に沿った前記ブラックマトリックスとカラーフィルタとの境界が、前記データ配線シールド共通電極領域の内側に位置するよう構成されている液晶表示装置。
【請求項２】
前記薄膜トランジスタは、前記ゲート配線から延びたゲート電極と、前記データ配線から延びたソース／ドレイン電極と、アクティブ層とを含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記カラーフィルタと前記共通電極及び画素電極との間に、絶縁膜が形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記絶縁膜としては、窒化シリコン及び酸化シリコンを含む無期絶縁物質から選択される何れか１つを使用することを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記データ配線シールド共通電極は、前記データ配線から水平方向に離間して配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記データ配線及びデータ配線遮断共通電極は、ジグザグ状に配列されることを特徴とする請求項１に記載の液晶表示装置のアレイ基板。
【請求項７】
前記ブラックマトリックス及びカラーフィルタは同じ高さを有するまたはカラーフィルタとブラックマトリックスの高さの差(H2)がカラーフィルタ２２４の厚さ(Ｈ１)*0.2 より小さく形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
基板上にゲート配線とデータ配線とを交差して形成する段階、
前記データ配線の両側に、前記データ配線に沿ったデータ配線シールド共通電極を形成する段階、
前記ゲート配線とデータ配線とが交差してなる領域に、ゲート電極、アクティブ層、ソース電極及びドレイン電極から構成される薄膜トランジスタを形成する段階、
前記ゲート配線、データ配線及びデータ配線シールド共通電極上にブラックマトリックスを形成する段階、
前記ゲート配線とデータ配線とが交差してなる画素領域上に、前記ブラックマトリックスと接したカラーフィルタを形成する段階、及び
前記ゲート配線とデータ配線とが交差してなる画素領域上に、横方向電界を生成するための共通電極及び画素電極を形成する段階とからなり、
前記データ配線に沿った前記ブラックマトリックスとカラーフィルタとの境界が、前記データ配線シールド共通電極領域の内側に位置するように形成されている液晶表示装置の製造方法。
【請求項９】
前記カラーフィルタと前記共通電極及び画素電極との間に絶縁膜を形成する段階をさらに含むことを特徴とする請求項８に記載の液晶表示装置の製造方法。
【請求項１０】
前記絶縁膜としては、窒化シリコン及び酸化シリコンを含む無期絶縁物質から選択される何れか１つを使用することを特徴とする請求項８に記載の液晶表示装置の製造方法。
【請求項１１】
前記データ配線シールド共通電極は、前記データ配線から水平方向に離間して配置されていることを特徴とする請求項８に記載の液晶表示装置の製造方法。
【請求項１２】
前記データ配線及びデータ配線遮断共通電極は、ジグザグ状に配列することを特徴とする請求項１０に記載の液晶表示装置の製造方法。
【請求項１３】
前記ブラックマトリックス及びカラーフィルタは同じ高さを有するまたはカラーフィルタとブラックマトリックスの高さの差(H2)がカラーフィルタ２２４の厚さ(Ｈ１)*0.2 より小さく形成されていることを特徴とする請求項８に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、詳しくは、ＣＯＴ(Color filter On TFT)構造で光漏れを防止できる液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、液晶表示装置は、液晶分子の光学的異方性及び複屈折特性を利用して画像を表示するもので、電界の印加により液晶の配列が変わり、変わる液晶の配列方向によって光が透過する特性が変わる。
このような液晶表示装置は、電界生成電極がそれぞれ形成されている２つの基板を、各電極が形成されている面が対向するように配置し、これらの基板間に液晶物質を注入した後、各電極に電圧を印加することによって生成される電気場により液晶分子を動かせることにより、これによる光透過率の変化によって画像を表示する装置である。
【０００３】
以下、このような一般の液晶表示装置について図３を参照して説明する。
図３は、一般の液晶表示装置を概略的に示す平面図である。
図３に示すように、一般の液晶表示装置１１は、サブカラーフィルタ(図示せず)、及び各サブカラーフィルタ間に構成されたブラックマトリックス(図示せず)を含むカラーフィルタ(図示せず)と前記カラーフィルタの上部に蒸着される共通電極(図示せず)とが形成される上部基板(図示せず)と、画素電極１７及び薄膜トランジスタＴが構成される画素領域Ｐが定義され、前記画素領域Ｐの周辺にアレイ配線が形成される下部基板(図示せず)と、前記上部基板と下部基板との間に充填される液晶(図示せず)とを含む。
【０００４】
ここで、アレイ基板とも呼ばれる前記下部基板には、スイッチング素子である薄膜トランジスタＴがマトリックス状に配置され、これらの薄膜トランジスタと交差するようにゲート配線１３及びデータ配線１５が形成されている。
【０００５】
また、前記画素領域Ｐは、前記ゲート配線１３とデータ配線１５とが交差して定義される領域であり、前記画素領域Ｐ上には、前述したように、透明な画素電極１７が形成される。ここで、前記画素電極１７は、インジウム-スズ-オキサイド(indium-tin-oxide：ＩＴＯ)のように、光透過率に比較的優れた透明導電性金属から形成される。
【０００６】
また、前記ゲート配線１３の上部には、前記画素電極１７と並列に連結されるストレージキャパシタＣが形成され、前記ストレージキャパシタＣは、第１電極として、前記ゲート配線１３の一部を使用し、第２電極として、ソース／ドレイン電極と同一層に同一物質から形成された島状のソース／ドレイン金属層３０を使用する。ここで、前記ソース／ドレイン金属層３０は、前記画素電極１７と接触して該画素電極の信号を受けるように構成される。
【０００７】
前述したように、カラーフィルタ基板である上部基板とアレイ基板である下部基板とを合着して液晶パネルを製作する場合、これらの上部基板と下部基板との合着誤差(misalign)により光漏れなどが発生する確率が非常に高い。
【０００８】
以下、このように構成される一般の液晶表示装置の製造方法について、図４を参照して説明する。
図４は、図３のII−II線断面図である。
図４に示すように、一般の液晶表示装置の製造方法においては、まず、アレイ基板である下部基板２２とカラーフィルタ基板である上部基板５とを離隔して配置し、これらの下部基板２２と上部基板５との間に液晶層１４を注入する。
また、前記下部基板２２上には、ゲート電極３２、アクティブ層３４、ソース電極３６及びドレイン電極３８を含む薄膜トランジスタＴを形成し、前記薄膜トランジスタＴ上には、これを保護する保護膜４０を形成する。
【０００９】
そして、画素領域Ｐには、前記薄膜トランジスタＴのドレイン電極３８と接触する透明な画素電極１７を形成し、前記画素電極１７と並列に連結されるストレージキャパシタＣをゲート配線１３の上部に構成する。
【００１０】
さらに、前記上部基板５には、前記ゲート配線１３、データ配線１５及び薄膜トランジスタＴに対応するブラックマトリックス６と共に、前記下部基板２２の画素領域Ｐに対応する赤、緑、青のカラーフィルタ８ａ、８ｂ、８ｃを形成する。そしてこの上に共通電極１８がある。ここで、一般のアレイ基板の構成においては、垂直クロストークを防止するために、データ配線１５と画素電極１７とを所定の離隔間隔Ａを隔てて形成し、ゲート配線１３と画素電極１７とも所定の離隔間隔Ｂを隔てて形成する。
【００１１】
また、前記データ配線１５及びゲート配線１３と画素電極１７との離隔間隔Ａ、Ｂは、光漏れ現象が発生する領域であるので、前記上部基板５に形成されたブラックマトリックス６がこれらの離隔間隔Ａ、Ｂを遮蔽する機能をする。
さらに、前記薄膜トランジスタＴの上部に構成されたブラックマトリックス６は、外部から照射される光が保護膜４０を経てアクティブ層３４に影響を与えないように、光を遮断する機能をする。
【００１２】
一方、前記上部基板５と下部基板２２とを合着する工程中に合着誤差が発生する場合があるが、これに鑑みて、前記ブラックマトリックス６の設計時に所定値のマージンをおいて設計するため、それだけ開口率が低下する。
また、前記のマージンを超える合着誤差が発生した場合、離隔間隔Ａ、Ｂがブラックマトリックス６により全て遮蔽されない光漏れが発生し得る。
従って、この場合、外部に光が漏れて画質を低下させるという問題点がある。
【００１３】
前述の液晶表示装置の製造方法は、最も一般的な方式であって、カラーフィルタ基板及びアレイ基板を別の工程を通じて製作し、これらを合着する方式を採択した。
【００１４】
最近は、アレイ基板上にカラーフィルタを形成するＣＯＴ(Color filter On TFT)方式の新しい概念の薄膜トランジスタアレイ設計概念が導入された。
ＣＯＴ構造の液晶表示装置は、スイッチング素子である薄膜トランジスタを形成した後、前記薄膜トランジスタ上に赤、緑、青のカラー樹脂を形成する方式で製作される。
【００１５】
以下、このような従来のＣＯＴ構造の液晶表示装置について図５を参照して説明する。
図５は、従来のＣＯＴ構造につくられた、垂直電界で駆動されるＴＮタイプの液晶表示装置を例に概略的に示す平面図である。
【００１６】
図５に示すように、従来のＣＯＴ構造の液晶表示装置はゲート配線１０２とデータ配線１１６とを交差して形成し、これらの配線１０２、１１６の交差地点に、ゲート電極１０４、アクティブ層１０８及びソース／ドレイン電極１１２、１１４を含んで薄膜トランジスタＴを構成する。
また、前記ゲート配線１０２とデータ配線１１６とが交差して定義される領域には、カラーフィルタ１２４ａ、１２４ｂ、１２４ｃを構成する。
【００１７】
さらに、前記カラーフィルタ１２４ａ、１２４ｂ、１２４ｃの上部に、前記ドレイン電極１１４と接触する透明電極(図示せず)を構成する。これは、前記透明電極(図示せず)を通じてドレイン電極１１４と間接的に接触する形状である。
さらに、前記透明電極は、ゲート配線１０２の上部に構成されたストレージキャパシタＣと並列に連結される。
【００１８】
また、前記ストレージキャパシタＣは、ゲート配線１０２の一部を第１電極とし、前記透明電極と連結される共に前記ソース／ドレイン電極１１２、１１４と同一層に形成されたキャパシタ上部電極１１８を第２電極とする。
【００１９】
また、ＣＯＴ構造は、前記アレイ基板の薄膜トランジスタＴの上部に、ブラックマトリックス１２０及び赤、緑、青のカラーフィルタ１２４ａ、１２４ｂ、１２４ｃが構成された形態である。ここで、前記ブラックマトリックス１２０は、光漏れ領域を遮蔽する機能をする。
【００２０】
さらに、前記ブラックマトリックス１２０は、不透明な有機物質を塗布して形成し、光を遮断する機能と共に薄膜トランジスタＴを保護する保護膜の機能をする。
【００２１】
以下、このように構成される従来のＣＯＴ構造の液晶表示装置の製造方法について、図６Ａ〜図６Ｅを参照して説明する。
図６Ａ〜図６Ｅは、図５のIV−IV線断面図である。
図６Ａに示すように、まず、基板１００上に導電性金属を蒸着し、これをパターニングして、ゲート配線１０２及びゲート電極１０４を形成する。
【００２２】
その後、前記ゲート配線１０２及びゲート電極１０４が形成された基板１００上の全面に、窒化シリコン(ＳｉＮｘ)及び酸化シリコン(ＳｉＯ２)を含む無期絶縁物質群から選択される何れか１つを蒸着して、第１絶縁膜であるゲート絶縁膜１０６を形成する。
【００２３】
次に、前記ゲート絶縁膜１０６上に、純粋非晶質シリコン(ａ−Ｓｉ：Ｈ)及び不純物が含まれた非晶質シリコン(ｎ＋ ａ−Ｓｉ：Ｈ)を蒸着し、これをパターニングして、前記ゲート電極１０４上部のゲート絶縁膜１０６上に、アクティブ層１０８及びオーム接触層１１０を形成する。
【００２４】
その後、前記アクティブ層１０８及びオーム接触層１１０が形成された基板１００上の全面に、クロム(Ｃｒ)、モリブデン(Ｍｏ)、銅(Ｃｕ)、タングステン(Ｗ)、タンタル(Ｔａ)などを含む導電性金属群から選択される何れか１つを蒸着し、これをパターニングして、前記オーム接触層１１０とそれぞれ接触するソース／ドレイン電極１１２、１１４、前記ソース電極１１２と接触するデータ配線１１６、及び前記ゲート配線１０２の上部に位置するストレージノードである島状のキャパシタ上部電極１１８を形成する。
【００２５】
次に、前記ソース／ドレイン電極１１２、１１４が形成された基板１００上の全面に、窒化シリコン及び酸化シリコンを含む無期絶縁物質群の何れか１つを蒸着して第２絶縁膜１１９を形成する。ここで、前記第２絶縁膜１１９は、以後に形成される有機膜(図示せず)とアクティブ層１０８間に発生し得る接触不良を防止するためのものである。また、前記第２絶縁膜１１９は、有機膜とアクティブ層１０８間の接触不良が発生しなければ形成しなくても良い。
【００２６】
その後、前記第２絶縁膜１１９上に不透明な有機物質を塗布して有機膜を形成した後、これをパターニングして、前記薄膜トランジスタＴ、データ配線１１６及びゲート配線１０２の上部にブラックマトリックス１２０を形成する。
ここで、前記薄膜トランジスタＴを保護する保護膜として、ブラックマトリックスを使用することなく、誘電率の低い透明有機絶縁物質または透明無期絶縁物質を使用することができ、この場合、上部基板に別途のブラックマトリックスを形成する。
【００２７】
次に、図６Ｂに示すように、前記薄膜トランジスタＴ及びストレージキャパシタＣ領域にオーバラップするように、前記ブラックマトリックス１２０を選択的にパターニングする。このとき、前記ブラックマトリックス１２０のパターニング時にドレイン電極と接触するために後続工程で形成されるコンタクトホール領域と、キャパシタの上部電極と連結される部分に該当する第２絶縁膜１１９部分には、ブラックマトリックスが残らないようにパターニングする。
その後、前記選択的にパターニングされたブラックマトリックス１２０を含む全体構造の上面にカラー樹脂を塗布して、複数の画素領域Ｐに赤、緑、青のカラーフィルタ１２４ａ、１２４ｂ、１２４ｃをそれぞれ形成する。
【００２８】
次に、図６Ｃに示すように、前記カラーフィルタ１２４ａ、１２４ｂ、１２４ｃを含む全体構造の上面にアクリル樹脂を塗布して、オーバーコート層１２６を形成する。
【００２９】
その後、図６Ｄに示すように、前記オーバーコート層１２６及びブラックマトリックス１２０を選択的にパターニングして、前記ドレイン電極１１４及びキャパシタ上部電極１１８の一部を露出させるドレインコンタクトホール１２８及びキャパシタコンタクトホール１３０を形成する。
【００３０】
次に、図６Ｅに示すように、前記ドレインコンタクトホール１２８及びキャパシタコンタクトホール１３０を含むオーバーコート層１２６上に透明電極物質を蒸着した後、これをパターニングして共通電極１３２を形成する。
【００３１】
前述したような従来の液晶表示装置のアレイ基板及びその製造方法によれば、大型ガラス基板工程で合着マージンの増加による開口率の低下を防止するためのＣＯＴ構造においては、薄膜トランジスタ下部基板にオーバーコート層(即ち、アクリル樹脂)を使用するが、このようなオーバーコート層は、有機膜により下部基板に発生した凸部を平坦化させ、カラーフィルタの不純物イオンが液晶層に湧出することを防止する機能をする。
【発明の開示】
【発明が解決しようとする課題】
【００３２】
しかしながら、アクリル樹脂を使用する場合、コストが増加し、且つ、後露光(post exposure)工程により透過率が一時的に向上するが、以後工程で透過率の減少が発生するため、パネル透過率を低下させるという問題点があった。
【００３３】
本発明は、このような従来技術の問題点を解決するためになされたもので、ＣＯＴ構造で平坦化アクリル樹脂を使用しない液晶表示装置及びその製造方法を提供することを目的とする。 
また、本発明の他の目的は、製造単価を削減し、透過率の減少を抑えて透過率を安定化させることができる液晶表示装置のアレイ基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００３４】
上記の目的を達成するための本発明による液晶表示装置のアレイ基板は、互いに交差して基板上に画素領域を定義するゲート配線及びデータ配線と、前記データ配線の両側に配列されるデータ配線シールド共通電極と、前記ゲート配線とデータ配線との交差地点に形成される薄膜トランジスタと、前記ゲート配線及びデータ配線の上部に配置され、前記データ配線及びデータ配線シールド共通電極の一部とオーバラップするように形成されるブラックマトリックスと、前記ゲート配線とデータ配線とが交差してなる画素領域上に配置されるカラーフィルタと、前記ゲート配線とデータ配線とが交差してなる画素領域上に配置される共通電極及び画素電極とを含むことを特徴とする。
【００３５】
また、上記の目的を達成するための本発明による液晶表示装置のアレイ基板製造方法は、基板上にゲート配線とデータ配線とを交差して形成する段階と、前記データ配線の両側に、前記データ配線と離隔するようにデータ配線シールド共通電極を形成する段階と、前記ゲート配線とデータ配線とが交差してなる領域に、ゲート電極、アクティブ層、ソース電極及びドレイン電極から構成される薄膜トランジスタを形成する段階と、前記ゲート配線及びデータ配線の上部に位置し、前記データ配線及びデータ配線シールド共通電極の一部とオーバラップするようにブラックマトリックスを形成する段階と、前記ゲート配線とデータ配線とが交差してなる画素領域上にカラーフィルタを形成する段階と、前記ゲート配線とデータ配線とが交差してなる画素領域上に共通電極及び画素電極を形成する段階とを含むことを特徴とする。
【００３６】
本発明の液晶表示装置では、データ配線に沿ったブラックマトリックスとカラーフィルタとの境界が、不透明なデータ配線シールド共通電極領域の内側に位置するよう構成されている。
【発明の効果】
【００３７】
本発明による液晶表示装置のアレイ基板及びその製造方法によれば、単価が高く、且つ追加工程により透過率が低下するアクリル樹脂を使用しないことで、単価を削減することができ、透過率が低下することを抑えることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明による液晶表示装置の製造方法の好ましい実施形態について、添付の図面を参照して説明する。
【００３９】
図１Ａ−１Ｄは、本発明によるＣＯＴ構造の液晶表示装置を概略的に示す平面図である。
図１Ａに示すように、本発明によるＣＯＴ構造の液晶表示装置は下部アレイ基板上に、ゲート配線２０２が 配列され、前記ゲート配線２０２と所定間隔離隔して水平方向に共通電極配線２０６が配列されている。ここで、前記共通電極配線２０６は、垂直方向に配列されてクロストークの水準を最少化するためのデータ配線シールド共通電極２０６ａと、水平方向に配列されてキャパシタを構成するストレージキャパシタ部２０６ｂとから構成される。ここで、前記データ配線シールド共通電極２０６ａは、少なくとも２つが所定の間隔をおいて対向して配列されている。また、前記ゲート配線２０２と共通電極配線２０６とは、ゲートパターニング時に同時にパターニングする。
【００４０】
次に、図１Ｂに示すように、下部アレイ基板(図２Ａの２００)上に、前記ゲート配線２０２と交差するように垂直方向に配列されるデータ配線２１４とソース／ドレイン電極２１６、２１８を配列する。このとき、前記データ配線２１４は、共通電極配線２０６のデータ配線シールド共通電極２０６ａ間に離隔して配列されている。また、前記ドレイン電極２１８は、前記共通電極配線２０６のストレージキャパシタ部２０６ｂ上にオーバラップするように配置されている。このとき、前記ドレイン電極２１８と前記共通電極配線２０６のストレージキャパシタ部２０６ｂとはキャパシタを構成する。
【００４１】
その後、図には示していないが、基板全体に絶縁膜(図２Ａの２２０)を蒸着した後、その上に前記データ配線２１４及び前記データ配線シールド共通電極２０６ａとオーバラップするようにブラックマトリックス(図２Ｃの２２２)を形成する。このとき、前記ブラックマトリックス(図２Ｃの２２２)は、データ配線２１４全体とデータ配線シールド共通電極２０６ａの所定部分までオーバラップするように配列されている。また、前記ブラックマトリックス(図２Ｃの２２２)は、後続工程で前記ドレイン電極２１８を露出させるドレインコンタクトホール２２９が形成される平坦化有機膜(図２Ｆの２２８)上にはオーバラップしないように配列する。
【００４２】
次に、図には示していないが、前記ブラックマトリックス(図２Ｃの２２２)の上面一部を含む第２絶縁膜２２０上にカラーフィルタ層(図２Ｅの２２４)を形成する。このとき、前記カラーフィルタ層(図２Ｅの２２４)は、前記ゲート配線２０２とデータ配線２１４とが交差する領域上に形成され、前記ブラックマトリックス(図２Ｃの２２２)の上面一部とオーバラップするように配列する。
その後、図１Ｃに示すように、前記ブラックマトリックス(図２Ｃの２２２)とカラーフィルタ層(図２Ｅの２２４)とを含む基板全体に平坦化有機膜(図２Ｆの２２８)を形成した後、前記平坦化有機膜(図２Ｆの２２８)と前記第２絶縁膜(図２Ａの２２０)を順次パターニングして、前記ドレイン電極２１８を露出させるドレインコンタクトホール２２９を形成する。このとき、前記ドレインコンタクトホール２２９の形成時に、前記平坦化有機膜(図２Ｆの２２８)上には厚いブラックマトリックス(図２Ｃの２２２)又はカラーフィルタ層(図２Ｅの２２４)が位置しないため、ドレインコンタクトホール２２９の形成が可能となる。
次に、図１Ｄに示すように、前記ドレインコンタクトホール２２９を介して前記ドレイン電極２１８と接続する画素電極２３０と共通電極２３２が配列されている。このとき、前記画素電極２３０は、前記ドレイン電極２１８とオーバラップしており、垂直方向２３０ａに延びている。また、前記共通電極２３２は、前記ゲート配線領域とデータ配線領域及びデータ配線シールド共通電極２０６ａにオーバラップしており、前記共通電極２３２から延びた垂直方向２３２ａは、前記画素電極の垂直方向２３０ａの間に配置されている。このとき、前記共通電極２３２は、以前に形成されたゲートパターニング時に形成された共通電極配線と表示外郭領域でコンタクトして互いに等電位状態となる。
【００４３】
以下、このように構成された本発明によるＣＯＴ構造の液晶表示装置の製造方法について、図２Ａ〜図２Ｆを参照して説明する。
図２Ａ〜図２Ｆは、図１のVIａ−VIａ線断面図及びVIｂ−VIｂ線断面図である。
【００４４】
図２Ａに示すように、まず、基板２００上に不透明な導電性金属を蒸着し、これをパターニングして、ゲート配線(図１の２０２)及びゲート電極２０４を形成する。さらに、前記ゲート配線(図１の２０２)の形成と同時に、後続工程で形成されるデータ配線(図１の２１４)の両側に位置する不透明なデータ配線シールド共通電極２０６ａを備えた共通電極配線２０６をゲート配線２０２と離隔して水平方向に対応するように形成する。ここで、前記データ配線シールド共通電極２０６ａは、不透明な金属膜からなり、データ信号が有機膜上部の開口領域(即ち、共通電極２３２と画素電極２３０との間)の電界に影響を与えないように遮蔽する機能、即ち、垂直クロストークレベルを下げる機能をする。
【００４５】
その後、前記データ配線シールド共通電極２０６ａ、ゲート配線(図１の２０２)及びゲート電極２０４が形成された基板２００上の全面に、窒化シリコン(ＳｉＮｘ)及び酸化シリコン(ＳｉＯ２)を含む無期絶縁物質群から選択される何れか１つを蒸着して、第１絶縁膜であるゲート絶縁膜２０８を形成する。
【００４６】
次に、前記ゲート絶縁膜２０８上に純粋非晶質シリコン(ａ−Ｓｉ：Ｈ)及び不純物が含まれた非晶質シリコン(ｎ＋ ａ−Ｓｉ：Ｈ)を蒸着し、これをパターニングして、前記ゲート電極２０４上部のゲート絶縁膜２０８上に、アクティブ層２１０及びオーム接触層２１２を形成する。
【００４７】
その後、図２Ｂに示すように、前記アクティブ層２１０及びオーム接触層２１２が形成された基板上の全面に、クロム(Ｃｒ)、モリブデン(Ｍｏ)、銅(Ｃｕ)、タングステン(Ｗ)、タンタル(Ｔａ)などを含む導電性金属群から選択される何れか１つを蒸着し、これをパターニングして、データ配線２１４と共に、該データ配線２１４から延びて前記オーム接触層２１２とそれぞれ接触するソース電極２１６及びドレイン電極２１８を形成する。さらに、前記データ配線２１４をパターニングするとき、前記ソース電極２１６と接触する前記ゲート配線２０４の上部に、キャパシタ上部電極(図示せず)を共に形成する。また、前記データ配線２１４は、前記データ配線シールド共通電極２０６ａからそれぞれ間隔Ｗ１、Ｗ２を隔てて形成する。
【００４８】
次に、前記ソース電極２１６及びドレイン電極２１８が形成された基板２００上の全面に、窒化シリコン及び酸化シリコンを含む無期絶縁物質群の何れか１つを蒸着して第２絶縁膜２２０を形成する。ここで、前記第２絶縁膜２２０は、以後に形成される有機膜(図示せず)とアクティブ層２１０間に発生し得る接触不良を防止するためのものである。また、前記第２絶縁膜２２０は、有機膜とアクティブ層２１０間の接触不良が発生しなければ形成しなくても良い。
【００４９】
その後、図２Ｃに示すように、前記第２絶縁膜２２０上に不透明な有機物質を塗布してブラックマトリックス２２２を形成する。
【００５０】
次に、図２Ｃの右側(VIｂ)に示すように、前記データ配線２１４及びデータ配線シールド共通電極２０６ａの一部分とオーバラップするように、前記ブラックマトリックス２２２を選択的にパターニングする。即ち、ブラックマトリックス２２２の両側縁がデータ配線シールド共通電極２０６ａの上にあるようにパターンニングする。ここで、前記薄膜トランジスタＴを保護する保護膜として、ブラックマトリックスを使用することなく、誘電率の低い透明有機絶縁物質または透明無期絶縁物質を使用することができ、この場合、上部基板に別途のブラックマトリックスを形成する。さらに、前記ブラックマトリックス２２２をパターニングするとき、該ブラックマトリックス２２２の縁部が前記データ配線シールド共通電極２０６ａの上部にオーバラップするようにする。
また、前記ブラックマトリックスのパターニング時にドレイン電極と接触するために後続工程で形成されるコンタクトホール領域に該当する第２絶縁膜２２０部分にはブラックマトリックスが残らないようにパターニングする。
【００５１】
その後、図２Ｅに示すように、前記選択的にパターニングされたブラックマトリックス２２２を含む全体構造の上面にカラー樹脂を塗布して、複数の画素領域に赤、緑、青のカラーフィルタ２２４を形成する。ここで、アクリル平坦化膜のない状態では、ブラックマトリックス２２２とカラーフィルタ２２４とがオーバラップする領域又はそれらの境界で凸部２２６が形成される。後に、一番上層として配向膜が形成されたとき、配向膜にも凸部が生じ、該凸部２２６の傾斜部でラビング方向が乱れて回位(disclination)が生ずる。しかしながら、図２Ｄに示すように、不透明なデータ配線シールド共通電極２０６ａとがブラックマトリックス２２２の縁（つまり、カラーフィルタの境界）の凸部より外側に延在しているので、この回位の生じている部分におけるバックライトの光はシールド共通電極で遮断される。つまり、ブラックマトリックスの縁、つまりカラーフィルタとの境界がデータ配線シールド共通電極領域の内側になるように配置している。
【００５２】
また、図２Ｅに示すように、カラーフィルタ224とブラックマトリックス222は同じ高さを有するまたは”カラーフィルタ224とブラックマトリックス222の高さの差(H2)”が”カラーフィルタ２２４の厚さ(Ｈ１)*0.2”より小さく形成する。
いずれにしてもこの凸部又は凹部は生じる。
【００５３】
次に、図２Ｆに示すように、前記カラーフィルタ２２４を含む全体構造の上面に、既存に使用されていたアクリル樹脂を使用するオーバーコート層の代わりに、窒化シリコン(ＳｉＮｘ)及び酸化シリコン(ＳｉＯ２)を含む無期絶縁物質群の何れか１つを蒸着して第３絶縁膜２２８を形成する。この膜２２８は、平坦化を目的としていないから薄くとも良い。
その後、前記第３絶縁膜２２８を選択的に除去して、前記ドレイン電極２１８を露出させるドレインコンタクトホール(図示せず)を形成する。
【００５４】
次に、前記ドレインコンタクトホールを含む第３絶縁膜２２８上に透明電極物質(例えば、ＩＴＯ)を蒸着して透明電極層(図示せず)を形成する。
【００５５】
その後、前記透明電極層を選択的にパターニングして、前記ドレイン電極２１８と接続する画素電極２３０及び共通電極２３２を形成する。そして、平坦化層をオーバコートすることなく、最上層として配向膜(図示せず)を形成する。平坦化オーバコートがなくとも、この配向膜に生じた前述した凸部での回位は、不透明なデータ配線シールド共通電極２０６ａによって光遮断される。つまり、データ配線方向（Ｙ方向）に沿ったブラックマトリックスとカラーフィルタとの境界での凸部又は凹部での配向の乱れは光遮断される。ラビング方向はＹ方向であると、Ｙ方向に沿った凸部又は凹部が問題となり、ゲート配線に沿ったＸ方向のブラックマトリクスとカラーフィルタとの境界での凸部と凹部はほとんど問題とはならない。しかしながら、ゲート配線に沿う（Ｘ方向）ブラックマトリックスとカラーフィルタの境界を不透明なゲート配線内に位置するよう構成することもできる。
【図面の簡単な説明】
【００５６】
【図１Ａ】本発明によるＣＯＴ構造の液晶表示装置を段階的に示す平面図の１である。
【図１Ｂ】本発明によるＣＯＴ構造の液晶表示装置を段階的に示す平面図の２である。
【図１Ｃ】本発明によるＣＯＴ構造の液晶表示装置を段階的に示す平面図の３である。
【図１Ｄ】本発明によるＣＯＴ構造の液晶表示装置を段階的に示す平面図の４である。
【図２Ａ】図１の第１工程でのVIａ−VIａ線断面図及びVIｂ−VIｂ線断面図である。
【図２Ｂ】図１の第２工程でのVIａ−VIａ線断面図及びVIｂ−VIｂ線断面図である。
【図２Ｃ】図１の第３工程でのVIａ−VIａ線断面図及びVIｂ−VIｂ線断面図である。
【図２Ｄ】図１の第４工程でのVIａ−VIａ線断面図及びVIｂ−VIｂ線断面図である。
【図２Ｅ】図１の第５工程でのVIａ−VIａ線断面図及びVIｂ−VIｂ線断面図である。
【図２Ｆ】図１の第６工程でのVIａ−VIａ線断面図及びVIｂ−VIｂ線断面図である。
【図３】一般の液晶表示装置を概略的に示す平面図である。
【図４】図３のII−II線断面図である。
【図５】従来のＣＯＴ構造の液晶表示装置を概略的に示す平面図である。
【図６Ａ】図５の第１工程でのIV−IV線断面図である。
【図６Ｂ】図５の第２工程でのIV−IV線断面図である。
【図６Ｃ】図５の第３工程でのIV−IV線断面図である。
【図６Ｄ】図５の第４工程でのIV−IV線断面図である。
【図６Ｅ】図５の第５工程でのIV−IV線断面図である。
【符号の説明】
【００５７】
２００  基板
２０２  ゲート配線
２０４  ゲート電極
２０６  共通電極配線
２０６ａ  データ配線シールド電極
２０６ｂ  ストレージキャパシタ部
２０８  第１絶縁膜
２１０  アクティブ層
２１２  オーム接触層
２１４  データ配線
２１６  ソース電極
２１８  ドレイン電極
２２０  第２絶縁膜
２２２  ブラックマトリックス
２２４  カラーフィルタ
２２６  凸部
２２８  第３絶縁膜
２３０  画素電極
２３２  共通電極 
【図１Ａ】
2006189763.tif 000003
【図１Ｂ】
2006189763.tif 000004
【図１Ｃ】
2006189763.tif 000005
【図１Ｄ】
2006189763.tif 000006
【図２Ａ】
2006189763.tif 000007
【図２Ｂ】
2006189763.tif 000008
【図２Ｃ】
2006189763.tif 000009
【図２Ｄ】
2006189763.tif 000010
【図２Ｅ】
2006189763.tif 000011
【図２Ｆ】
2006189763.tif 000012
【図３】
2006189763.tif 000013
【図４】
2006189763.tif 000014
【図５】
2006189763.tif 000015
【図６Ａ】
2006189763.tif 000016
【図６Ｂ】
2006189763.tif 000017
【図６Ｃ】
2006189763.tif 000018
【図６Ｄ】
2006189763.tif 000019
【図６Ｅ】
2006189763.tif 000020