(57)【要約】【課題】  基板上の成膜時間を短くするとともに、デバイスの特性低下を抑制すること。【解決手段】  真空容器１内に高周波による電磁波を形成し、電磁波によって原料ガスのプラズマを発生させて、基板５上の成膜対象面に成膜を行なうプラズマ成膜方法において、電磁波をパルス状に形成するとともに、変調器１６を用いて電極３のパルスの単位時間当たりのオン時間を膜厚方向で変更させるようにする。これにより、成膜によって形成される層間の界面を良好に保ち、デバイス特性の低下を抑制することができる。また、オン時間を適宜長くすることで、成膜時間を短縮することができる。【選択図】    図２
2006286705.tif 000002
【特許請求の範囲】
【請求項１】
真空容器内に高周波による電磁波を形成し、該電磁波によって原料ガスのプラズマを発生させて、基板上の成膜対象面に成膜を行なうプラズマ成膜方法において、前記電磁波をパルス状に形成するとともに、前記電極のパルスの単位時間当たりのオン時間を膜厚方向で変更することを特徴とするプラズマ成膜方法。
【請求項２】
前記オン時間を、成膜当初は第１のオン時間に設定し、その後前記第１のオン時間よりも長い第２のオン時間に変更し、該第２のオン時間を３以上の段階的又は連続的に長くしていくことを特徴とする請求項１に記載のプラズマ成膜方法。
【請求項３】
前記オン時間を、成膜当初は第１のオン時間に設定し、その後前記第１のオン時間よりも短い第２のオン時間に設定し、該第２のオン時間を３以上の段階的又は連続的に短くしていくことを特徴とする請求項１に記載のプラズマ成膜方法。
【請求項４】
Ｓｉの成膜対象面を有する基材の前記成膜対象面上にＳｉＯ２膜を有し、該ＳｉＯ２膜は、前記成膜対象面に接する領域の欠陥密度が小さく、前記成膜対象面から離れるにつれて３以上の段階的又は連続的に欠陥密度が大きく形成されてなるプラズマ成膜構造。
【請求項５】
成膜対象面を有するガラス基材の前記成膜対象面上にＳｉ膜を有し、該Ｓｉ膜は、前記成膜対象面から離れるにつれて３以上の段階的又は連続的に欠陥密度が小さく形成されてなるプラズマ成膜構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ成膜方法及びプラズマ成膜構造に関する。
【背景技術】
【０００２】
プラズマを利用したＣＶＤ（化学的気相成長法）装置を用いて、基板の表面に薄膜を形成する技術が知られている。例えば、ＴＦＴ（薄膜トランジスタ）の製造においては、アモルファスシリコンや結晶シリコンなどの薄膜（ゲート絶縁膜）を基板上の全域又は所定領域に均一に形成するプラズマＣＶＤ装置が用いられている。このプラズマＣＶＤ装置は、減圧された容器内でプラズマを発生させ、プラズマ中で原料ガスを分解させて生成されるラジカルを基板面に付着させて成膜するものである。
【０００３】
従来から用いられているプラズマＣＶＤ装置は、励起方式として、容量結合方式と誘導結合方式がある。例えば、容量結合方式は、平板状の高周波電極と接地電極を平行に配置するとともに、接地電極側に基板を配置して構成され、容器の容量を大きくして大面積の基板を収容可能とすることで、大面積の基板の表面に比較的均一な薄膜を形成することができる。
【０００４】
ところで、ＴＦＴが用いられる液晶ディスプレイ装置は、近年、ますます高精細化が進み、基板上の絶縁膜には、例えば、リーク電流が低く、絶縁耐圧の高い特性が求められている。しかしながら、例えば、上記従来のプラズマＣＶＤ装置では、絶縁膜を成膜する際に、基板面又は絶縁膜の初層にプラズマ中の電子やイオンが入射して欠陥等が生じ、ＴＦＴの満足な特性が得られないおそれがある。
【０００５】
これに対し、高周波電源を、パルス変調装置を介して電極に接続し、所定のデューティ比でパルス変調した交流電圧を電極に印加させるプラズマＣＶＤ装置が開示されている（特許文献１参照）。
【０００６】
これによれば、成膜中の所定期間において、交流電圧の印加を断続的に停止させることができるため、電圧印加が停止する間、中性ラジカルよりも短命のイオンや電子を消滅させて、中性ラジカルのみで成膜を行なうことができる。これにより、成膜速度は落ちるが、欠陥の少ない高品質の絶縁膜を形成することができる。
【０００７】
【特許文献１】特開２００１−１１０７９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、例えば、ＴＦＴの製造において、Ｓｉ基板上に絶縁膜、つまりＳｉＯ２膜を成膜する場合、両者の界面状態がデバイスの特性上重要となる。このため、例えば、特許文献１の技術を用いて基板上に成膜を行う場合、成膜初期のＳｉとＳｉＯ２との界面付近では、所定のデューティ比で変調された交流電圧により欠陥の少ない良好な絶縁膜を形成し、続いて界面から離れた領域については、欠陥は増えるが、成膜速度を上げるため、変調しない連続的な高周波電力に切り替えて、所定の膜厚に達するまで成膜する方法が考えられる。
【０００９】
しかし、この方法によれば、絶縁膜の２層の間に、例えば、欠陥密度や絶縁耐圧等の特性が大きく異なる界面が存在することになり、結果として、デバイス特性を低下させるおそれがある。
【００１０】
一方、例えば、フラットパネルディスプレイや太陽電池などの製造において、ガラス基板等にＳｉ膜を成膜する場合、デバイスの特性上重要となるのは、ガラスとＳｉ膜の界面ではなく、Ｓｉ膜の表面層となる。そのため、特許文献１を適用した場合、成膜初期は、変調しない高周波電力によって成膜時間を短縮し、表面層付近になると、所定のデューティ比で変調された交流電圧に切り替えて、欠陥密度の小さい膜を形成する方法が考えられる。しかし、この方法においても、上記と同様、特性が大きく異なる２層の界面が存在し、デバイスの特性に影響を与えるおそれがある。
【００１１】
本発明は、基板上の成膜時間を短くするとともに、デバイスの特性低下を抑制することを課題とする。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を解決するため、真空容器内に高周波による電磁波を形成し、その電磁波によって原料ガスのプラズマを発生させて、基板上の成膜対象面に成膜を行なうプラズマ成膜方法において、電磁波をパルス状に形成するとともに、電極のパルスの単位時間当たりのオン時間を膜厚方向で変更することを特徴とする。
【００１３】
すなわち、膜厚方向でデバイスの特性上特に重要となる領域は、パルスの単位時間当たりのオン時間を短く設定して良好な絶縁膜を形成し、それ以外の領域では、パルスのオン時間の変化量を小さくしてオン時間を順次切り替えるようにする。これにより、絶縁膜における界面の特性差を小さくできるため、デバイスの特性低下を抑制することができ、加えて、オン時間が比較的長い領域を確保することで、成膜時間を短縮できる。
【００１４】
具体的に、例えば、ＴＦＴの成膜においては、Ｓｉ基板とＳｉＯ２の絶縁膜との界面における特性差を小さくする必要があるため、成膜当初はオン時間を第１のオン時間に設定し、その後第１のオン時間よりも長い第２のオン時間に変更し、第２のオン時間を３以上の段階的又は連続的に長くしていくようにする。
【００１５】
また、フラットパネルディスプレイや太陽電池などにおいては、オン時間を成膜当初は第１のオン時間に設定し、その後第１のオン時間よりも短い第２のオン時間に設定し、第２のオン時間を３以上の段階的又は連続的に短くしていくようにする。
【発明の効果】
【００１６】
本発明によれば、基板上の成膜時間を短くするとともに、デバイスの特性低下を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に用いるプラズマＣＶＤ装置について図面を参照して実施の形態を説明するが、本発明は以下の構成に限定されるものではない。
【００１８】
図１は、本発明に用いるプラズマＣＶＤ装置の一例を示す平面図である。図２は、図１の側断面図であり、図１で省略した電極から高周波電源までの装置構成を表している。
【００１９】
本実施形態のプラズマＣＶＤ装置は、図に示すように、チャンバ１内に直線状のアンテナ素子、すなわち、棒状の電極３（電磁波結合型電極ともいう）を複数本配列した構成になっている。電極３の下側には、成膜対象となる基板５を載せる基板ホルダー７があり、例えば、基板５を加熱するための発熱体（図示せず）が設けられている。
【００２０】
チャンバ１の上方側壁には、原料ガスを導入するガス供給口９が設けられ、対向する側壁の下方には原料ガスを排気するガス排気口１１が設けられている。本実施形態では、原料ガスとしてＴＥＯＳ（テトラエトキシシラン）と酸素との混合ガスを用いるが、成膜目的に応じて適宜設定することができる。ガス排気口１１は、図示しない真空ポンプと接続され、チャンバ１内の排気を行って設定圧力に調節するようになっている。
【００２１】
電極３は、給電方向が交互に異なるように平行に配置され、隣り合う電極３と一対の電極単位を構成し、基板５の平板面と平行な面内に複数の電極が等間隔で配列されている。各電極３の基端部（給電部）には、図示しない電力供給端子が接続されている。この電極供給端子は、同軸ケーブルなどの電送線路１３により整合器１０、電力分配器１２、電力増幅器１４を介して高周波電源１５に接続されている。また、高周波電源１５には、変調器１６が接続されている。この変調器１６は、高周波電源１５から出力される高周波電力を所定のデューティ比でパルス変調し、電極に印加させるものである。変調器１６によってパルス変調された高周波電力は、電力増幅器１４により増幅された後、電力分配器１２で分配され、各整合器１０を介して各電極３の給電部に供給されるようになっている。各電極３に供給される高周波電力は、例えば、３０〜３００ＭＨｚ（ＶＨＦ）に設定される。
【００２２】
電極３は、例えば、銅、アルミニウム、白金などの非磁性の電気良導体によって棒状又はパイプ状に形成され、その表面を石英などの誘電体で被覆して形成されている。電極３の先端から基端部までの長さ、つまりチャンバ１内に延在する電極長さは、例えば、電極３に供給される高周波電力の波長λに対して（２ｎ＋１）／４倍（ｎは０又は正の整数）となり、少なくとも基板５の幅寸法よりも長めに設定される。
【００２３】
次に、本実施形態のプラズマＣＶＤ装置を用いて基板５表面に薄膜を形成する動作について説明する。先ず、チャンバ１を開放して基板５を基板ホルダー７の上に載せた後、ガス排気口１１に接続される真空ポンプを作動させ、例えば、１×１０−３Ｐａ〜１Ｐａ程度の真空にチャンバ１内を減圧する。ここで、基板５は、基板ホルダー７上の発熱体により所定温度に加熱される。
【００２４】
次に、原料ガスとして、ＴＥＯＳと酸素の混合ガスをガス供給口９からチャンバ１内に供給する。この状態でチャンバ１内の圧力が安定したのち、各電極３に高周波電力を供給し、電極３から高周波の電磁波を放射させることにより、混合ガスが電離し、基板５と電極３との間にプラズマ１９が発生する。プラズマ１９は、導電性を有し、チャンバ１内にプラズマ１９が充満して全体の導電性が増すと、放射された電磁波はプラズマ１９によって反射されるため、電極３の周囲に閉じ込められ、この部分にプラズマ加熱領域が限定されるようになる。なお、図２に示すプラズマ１９は、発生領域を模式的に表したものである。
【００２５】
本実施形態の電極３では、電極３周囲に放射される電磁波エネルギーが軸方向に沿って定在波の振幅の２乗に比例して変化するが、一対の電極単位でみると、給電方向が互いに反対に配置されるため、軸方向の電磁波エネルギーが合成されて相互に補完され、軸方向のエネルギー分布は均一になる。このため、生成するプラズマ１９のチャンバ１内の空間密度は、水平方向で均一となり、膜厚が均一な蒸着膜を得ることができる。
【００２６】
次に、成膜時における変調器１６の操作について説明する。図３〜６は、本実施形態で成膜されたデバイスの一例を示す断面図である。
【００２７】
まず、例えば、ＴＦＴを製造する場合を例に説明すると、Ｓｉ基板上に絶縁膜のＳｉＯ２膜を成膜する場合、ＳｉとＳｉＯ２との界面状態がＴＦＴの特性上特に重要となる。そのため、本実施形態では、図３に示すように、基材の表面に少なくとも３層以上の多層構造からなる絶縁膜を形成するようにする。そして、成膜初期は、変調器１６によってデューティ比、つまりパルスの単位時間当たりのオン時間（以下、適宜、オン時間と略す）を短く設定し、所定の厚みが成膜されたのち、オン時間を膜厚方向で段階的に順次長くなるように設定する。この場合、例えば、成膜開始と同時にタイマを稼動させ、所定の時間帯毎に変調器１６のオン時間を順次変更するように制御する。
【００２８】
すなわち、成膜初期においてオン時間を短くすることにより、プラズマ中の電子やイオンによる基板面又は成膜面へのダメージを低減できるため、ＳｉとＳｉＯ２との界面付近の欠陥を低減し、更に絶縁耐圧を向上させ、デバイスの特性上良好な界面を形成することができる。また、絶縁膜中に存在する界面、つまり各層間の界面は、３以上の多数の層が形成されるため、層の数が増えるほど、界面における層間の欠陥密度や絶縁耐圧等の特性差が小さくなり、デバイスの特性低下を抑制することができる。また、オン時間を徐々に長くすることで、欠陥は増加するが、成膜速度が大きくなるため、処理時間の短縮を図ることができる。
【００２９】
一方、図３はオン時間を段階的に長くして成膜するのに対し、図４は、成膜時のオン時間を絶縁膜の厚み方向で連続的に長くして形成される傾斜膜構造を示している。これによれば、絶縁膜中の界面構造が目立たず、或いは殆ど形成されないため、デバイスの特性低下を一層抑制することができる。
【００３０】
次に、例えば、フラットパネルディスプレイや太陽電池などのデバイスを製造する場合を例に説明すると、ガラス基板上にＳｉ膜を成膜する場合、Ｓｉの表面層の状態がデバイスの特性上特に重要となる。ここで、ガラス基板とＳｉ層との界面状態は、Ｓｉの表層面と比べてデバイス特性に与える影響は小さい。そのため、本実施形態では、図５に示すように、基材の表面に少なくとも３層以上の多層構造からなる膜を形成し、成膜初期は、処理時間を短縮するため、変調器１６によってオン時間を長く設定し、膜厚方向で段階的に短くなるように制御する。
【００３１】
これにより、Ｓｉの表面層は、欠陥が少なくデバイスの特性上良好な層を形成することができ、しかも、膜中に存在する界面において２層間の欠陥密度などの特性差を小さくできるため、界面によるデバイスの特性低下を抑制することができる。
【００３２】
一方、図６は、オン時間を膜厚方向で連続的に短くして成膜した傾斜膜構造を示している。これによれば、膜中で界面構造が目立たず、或いは殆ど形成されないため、デバイスの特性低下を一層抑制することができる。
【００３３】
なお、本実施形態では、成膜時において周波数を固定してパルスの単位時間当たりのオン時間を変化させることで膜品質を制御する例を説明したが、これに限定されず、例えば、周波数を適宜変更して制御するようにしてもよい。
【００３４】
以上述べたように、本実施形態によれば、高周波電源から電極に供給される電力を時間的に変調させ、パルスデューティ制御によりオン時間を適宜変化させることにより、絶縁膜やＳｉ膜の成膜品質を向上させることができ、これにより、半導体装置の特性低下を抑制し、かつ成膜時間の短縮を実現できる。
【００３５】
また、本実施形態の成膜方法は、高周波によってプラズマを発生させる構成であれば、他の電極構成を有するＣＶＤ装置においても適用することができ、薄膜太陽電池の製造、液晶薄膜の製造、薄膜トランジスタの製造、半導体などのエッチングその他の工業的用途に広く用いることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態のプラズマＣＶＤ装置の一例を示す平面図である。
【図２】図１の側断面図であり、図１で省略した電極から高周波電源までの装置構成を表している。
【図３】本実施形態で成膜されたデバイスの一例を示す断面図である。
【図４】本実施形態で成膜されたデバイスの一例を示す断面図である。
【図５】本実施形態で成膜されたデバイスの一例を示す断面図である。
【図６】本実施形態で成膜されたデバイスの一例を示す断面図である。
【符号の説明】
【００３７】
１  チャンバ
３  電極
５  基板
９  ガス供給口
１０  整合器
１１  ガス排気口
１２  電力分配器
１５  高周波電源
１６  変調器
【図１】
2006286705.tif 000003
【図２】
2006286705.tif 000004
【図３】
2006286705.tif 000005
【図４】
2006286705.tif 000006
【図５】
2006286705.tif 000007
【図６】
2006286705.tif 000008