(57)【要約】【課題】  実際の工程上で使用するレイヤのみを用いて、使用電圧に応じたレイアウトルールの検証を行えるようにする。【解決手段】  複数の電圧が使用される集積回路の回路構成要素を配置するレイヤが使用電圧に応じて複数設けられ、かつ複数のレイヤのうち特定のレイヤに高電圧が印加される回路構成要素が分離して配置され、レイヤ毎に使用電圧を認識し当該使用電圧に応じた条件を適用してレイアウト検証を行うようにして、ダミーレイヤ等を新たに発生させたりすることなく、実際の工程上で使用するレイヤだけを用いて、高電圧が印加される回路構成要素をレイアウト上で認識させ、使用電圧に応じたレイアウトルールでのレイアウト検証を行えるようにする。【選択図】  図１
2006286792.tif 000002
【特許請求の範囲】
【請求項１】
電圧値の異なる複数の電圧が使用される集積回路のレイアウト検証方法であって、
当該集積回路の回路構成要素を配置するレイヤが使用電圧に応じて複数設けられ、かつ上記複数のレイヤのうち特定のレイヤに高電圧が印加される上記回路構成要素が分離して配置され、上記レイヤ毎に使用電圧を認識し当該使用電圧に応じた条件を適用してレイアウト検証を行うようにしたことを特徴とするレイアウト検証方法。
【請求項２】
上記レイヤが、上記特定のレイヤに対応する高電圧用レイヤと、通常電圧が印加される上記回路構成要素が配置される通常電圧用レイヤとからなることを特徴とする請求項１記載のレイアウト検証方法。
【請求項３】
上記レイヤが、上記使用電圧毎に設けられていることを特徴とする請求項１記載のレイアウト検証方法。
【請求項４】
電圧値の異なる複数の電圧が使用される集積回路のレイアウト検証方法であって、
当該集積回路の回路構成要素を配置するレイヤが複数設けられ、当該集積回路にて高電圧が印加され得る回路素子を上記レイヤ又はレイヤの組み合わせから認識するとともに、当該認識された回路素子に接続される回路構成要素を高電圧が印加される回路構成要素として認識してレイアウト検証を行うようにしたことを特徴とするレイアウト検証方法。
【請求項５】
高電圧が印加され得ると認識された回路素子に接続されるポリシリコン又は抵抗素子を含む配線を高電圧が印加される配線として認識することを特徴とする請求項４記載のレイアウト検証方法。
【請求項６】
上記回路構成要素に対して使用電圧を示す情報を付加し、当該情報に基づく使用電圧に応じた条件を適用してレイアウト検証を行うようにしたことを特徴とする請求項４記載のレイアウト検証方法。
【請求項７】
上記使用電圧を示す情報は、テキストデータであることを特徴とする請求項６記載のレイアウト検証方法。
【請求項８】
電圧値の異なる複数の電圧が使用される集積回路のレイアウトを検証するレイアウト検証装置であって、
当該集積回路の回路構成要素を配置するレイヤが使用電圧に応じて複数設けられ、かつ上記複数のレイヤのうち特定のレイヤに高電圧が印加される上記回路構成要素が分離して配置されたレイアウトデータを基に、上記レイヤ毎に使用電圧を認識する認識部と、
上記認識部にて認識された使用電圧に応じた条件を適用し、レイアウト検証を行う検証部とを備えたことを特徴とするレイアウト検証装置。
【請求項９】
電圧値の異なる複数の電圧が使用される集積回路のレイアウトを検証するレイアウト検証装置であって、
当該集積回路の回路構成要素を配置するレイヤが複数設けられたレイアウトデータを基に、当該集積回路にて高電圧が印加され得る回路素子を上記レイヤ又はレイヤの組み合わせから認識するとともに、当該認識された回路素子に接続される回路構成要素を高電圧が印加される回路構成要素として認識する認識部と、
上記認識部での認識結果に基づく条件を適用し、レイアウト検証を行う検証部とを備えたことを特徴とするレイアウト検証装置。
【請求項１０】
電圧値の異なる複数の電圧を使用する集積回路のレイアウト設計を行うレイアウト設計装置であって、
当該集積回路の回路構成要素を配置するレイヤを使用電圧に応じて複数設け、
上記複数のレイヤのうち特定のレイヤに高電圧が印加される上記回路構成要素を分離して配置するようにしたことを特徴とするレイアウト設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、使用電圧が異なる素子及び配線が混在するような集積回路のレイアウト検証方法、レイアウト検証装置、及びレイアウト設計装置に関する。
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ）等の設計においては、印加される電圧（使用電圧）に応じてＬＳＩ設計上のレイアウトルールを変更する必要がある。例えば、これらレイアウトルールとしては、電界による層間絶縁膜の絶縁破壊を防止するために設けられた、金属配線間の間隔や図８に示すような配線として使用しているポリシリコン（以下、単に「ポリ」とも称す。）を含む配線と素子領域との間隔などがある。
【０００３】
図８は、レイアウトルールにおける等ノードの概念を説明するための図である。図８において、８１は回路素子が形成される素子領域、８２は金属配線、８３は配線として使用しているポリシリコンである。図８に示すように、金属配線８２とポリシリコン８３とはコンタクト８４により電気的に接続されている。このような構成において、金属配線８２が高電圧の印加されるものであれば、それに電気的に接続しているポリシリコン８３も高電圧が印加されるものとして、素子領域８１との間隔Ｌ８を確保する。
【０００４】
しかし、従来においては、レイアウト上では配線等に何ボルトが印加されるかわからず、レイアウトから印加される電圧を認識する方法がないため、使用電圧に応じたレイアウトルール検証、いわゆるデザインルールチェック（ＤＲＣ）を行うことができなかった。
【０００５】
また、レイアウトルール検証技術として、パッドに付加した耐圧情報、もしくは接続が正しく実現されているか否かを検証するＬＶＳ（レアアウト・バーサス・スキマティック）のデータから素子の電圧を認識して、同じ素子であっても高電圧素子と判定した素子については、実際の工程上では使用されないダミーレイヤを発生させ区別する方法がある（例えば、特許文献１参照。）。
【０００６】
また、接続用の情報（節点属性）をテキストを用いてノードに付加する方法（例えば、特許文献２参照。）や、ノードにテキスト１つの配線パターン層をデザインルールチェックのレベルの異なる複数のサブ配線パターン層に分割するようにネットリストを構成し、これらサブ配線パターン層を透視図法により重ね合わせて配線パターン層を形成するような方法もある（例えば、特許文献３参照。）
【０００７】
【特許文献１】特開２０００−１２４３２０号公報
【特許文献２】特開平４−３０４５６２号公報
【特許文献３】特開平２−９３９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、実際の工程上で使用するレイヤのみを用いて、配線間隔や配線と素子の間の間隔など使用電圧に応じたレイアウトルールの検証を行えるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
本発明のレイアウト検証方法は、複数の電圧が使用される集積回路の回路構成要素を配置するレイヤが使用電圧に応じて複数設けられ、かつ複数のレイヤのうち特定のレイヤに高電圧が印加される回路構成要素が分離して配置され、レイヤ毎に使用電圧を認識し当該使用電圧に応じた条件を適用してレイアウト検証を行うようにしたことを特徴とする。
上記発明によれば、高電圧が印加される回路構成要素が特定のレイヤに分離して配置されることで、高電圧が印加される回路構成要素をレイアウト上で認識させレイアウト検証を行うことができる。
また、本発明のレイアウト検証方法は、複数の電圧が使用される集積回路の回路構成要素を配置するレイヤが複数設けられ、集積回路にて高電圧が印加され得る回路素子をレイヤ又はレイヤの組み合わせから認識するとともに、当該認識された回路素子に接続される回路構成要素を高電圧が印加される回路構成要素として認識してレイアウト検証を行うようにしたことを特徴とする。
上記発明によれば、レイヤ又はレイヤの組み合わせから高電圧が印加され得る回路素子を認識し、それに接続される回路構成要素を高電圧が印加される回路構成要素として認識することで、高電圧が印加される回路構成要素をレイアウト上で認識させレイアウト検証を行うことができる。
【発明の効果】
【００１０】
本発明によれば、レイアウト検証を行う場合に、識別用のダミーレイヤ等を新たに発生させたりすることなく、実際の工程上で使用するレイヤだけを用いて、高電圧が印加される回路構成要素をレイアウト上で認識させ、使用電圧に応じたレイアウトルールでのレイアウト検証を行うことができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態によるレイアウト検証装置の構成例を示すブロック図である。本実施形態におけるレイアウト検証装置は、図１に示すように、レイアウトデータ入力部１１、認識部１２、検証部１３、レイアウトルール記憶部１５、及び結果出力部１８を有する。
【００１２】
レイアウトデータ入力部１１は、集積回路のレイアウトデータを入力するためのものである。
ここで、本実施形態における集積回路は、その内部で電圧値が異なる複数の電圧が使用される集積回路であり、後述する図２に示すように、集積回路の回路構成要素をレイアウト配置するレイヤが複数設けられる。本実施形態では、複数のレイヤが使用電圧に応じて設けられ、特定のレイヤに高電圧が印加される金属配線、配線として使用されるポリシリコン、ビアなどの構成要素が配置される。以下では、説明の便宜上、この特定のレイヤを「高電圧用レイヤ」と称す。すなわち、本実施形態においては、高電圧で使用される回路構成要素と、通常の電圧（低電圧）で使用される回路構成要素とは、それぞれ高電圧用レイヤと通常電圧用レイヤとに分離して配置される。
【００１３】
認識部１２は、レイアウトデータ入力部１１より入力されるレイアウトデータに基づいて、使用電圧を認識する。本実施形態では、使用電圧はレイヤ毎に規定されることとなるので、認識部１２は、レイヤ毎に使用電圧を認識する、言い換えれば高電圧用レイヤであるか通常電圧用レイヤであるかを認識する。
【００１４】
検証部１３は、レイアウトデータ入力部１１より入力されるレイアウトデータに係る集積回路のレイアウトが、レイアウトルール（設計ルール）を満足するか否かを検証する、いわゆるデザインルールチェックを行う。この検証の際に用いるレイアウトルール（設計ルール）は、レイアウトルール記憶部１５に記憶されており、本実施形態では、通常電圧（低電圧）用ルール１６と高電圧用ルール１７とが記憶されている。
【００１５】
具体的には、検証部１３は、レイヤ毎に認識部１２での認識結果に基づいて、レイアウトルール記憶部１５から通常電圧（低電圧）用ルール１６又は高電圧用ルール１７の何れかを読み出す。そして、検証部１３内の判定部１４は、読み出したレイアウトルールに基づいて、入力されるレイアウトデータに係る集積回路のレイアウトにおける配線間隔等が所定の条件を満足するか否かを判定する。これにより、入力されるレイアウトデータを基にレイヤで使用される電圧が認識され、その使用電圧に応じたレイアウトルールを適用して集積回路のレイアウト検証を行うことができる。
【００１６】
結果出力部１８は、検証部１３でのレイアウト検証結果を出力するものであり、例えばレイアウト検証にてレイアウトルール違反（エラー）を検出した場合にはエラー情報を出力する。
【００１７】
図２（Ａ）、（Ｂ）は、第１の実施形態における集積回路のレイアウトの原理を説明するための図である。図２（Ａ）に示すように、３．３Ｖを出力する電源２０より供給される電圧３．３Ｖが印加される３．３Ｖ配線２１、２２と、それとは異なる電圧１．２Ｖが印加される１．２Ｖ配線２３が混在する場合を一例として説明する。なお、図２（Ｂ）には、図２（Ａ）と同様の配置形態で、１．２Ｖを出力する電源２５より供給される電圧１．２Ｖが印加される１．２Ｖ配線２６、２７、２８が配置される場合を一例として示している。
【００１８】
高電圧（３．３Ｖ）が印加される配線２１、２２は、層間絶縁膜の絶縁破壊等の不都合が発生することを防止するために、隣接する回路構成要素（配線、素子領域など）との間の間隔Ｌ２１、Ｌ２２を、最小加工寸法Ｌ２３、Ｌ２４よりも大きくする必要がある。ここで、最小加工寸法Ｌ２３、Ｌ２４は、３．３Ｖよりも低い通常電圧（１．２Ｖ）が互いに印加される回路構成要素間の間隔の最小値であり、この最小加工寸法以上の間隔を設ければ１．２Ｖ系の部分では層間絶縁膜の絶縁破壊等の不都合が発生することを防止できる。
【００１９】
図２（Ａ）に示すように、３．３Ｖ配線２１、２２と、１．２Ｖ配線２３とが混在する場合、本実施形態では、３．３Ｖ配線２１、２２を高電圧用レイヤに配置し、１．２Ｖ配線２３を通常電圧用レイヤに配置する。この高電圧用レイヤと通常電圧用レイヤとを合成する（透視図のように重ね合わせる）ことで、図２（Ａ）に示したように３．３Ｖ配線２１、２２と１．２Ｖ配線２３とが混在する１つの配線層のレイアウトとなる。
【００２０】
ここで、高電圧用レイヤは、レイアウトを行う使用するレベルコードテーブル（レイヤ一覧表）に高電圧用のルールチェックを行うレイヤとして設けておき、レイアウト設計者は、配線の使用条件等を念頭において通常のチェックを行うレイヤ（通常電圧用レイヤ）と高電圧のチェックを行うレイヤ（高電圧用レイヤ）とを使い分けて回路構成要素を配置しレイアウト設計を行う。
【００２１】
次に、第１の実施形態におけるレイアウト検証動作について説明する。
図３は、第１の実施形態におけるレイアウトルールの検証動作を示すフローチャートである。
【００２２】
まず、上述したようにして、高電圧が印加される（高電圧で使用される）回路構成要素を高電圧用レイヤにレイアウトし、通常の電圧が印加される（通常電圧で使用される）回路構成要素を通常電圧用レイヤにレイアウトして集積回路のレイアウト設計を行う（ステップＳ１１）。
【００２３】
ステップＳ１１でのレイアウト設計により得られた複数のレイヤを有するレイアウトデータがレイアウトデータ入力部１１より入力されると、レイヤ毎に高電圧用レイヤであるか、低電圧用レイヤであるかが認識部１２で認識される。つまり、認識部１２は、使用される電圧が高電圧であるか通常電圧であるかをレイヤ毎に認識する（ステップＳ１２）。
【００２４】
その結果、高電圧用レイヤであった場合には、検証部１３が、レイアウトルール記憶部１５から高電圧用ルール１７を読み出し、そのルールに従って高電圧用のレイアウト検証を行う（ステップＳ１３）。一方、通常電圧用レイヤであった場合には、検証部１３が、レイアウトルール記憶部１５から通常電圧用ルール１６を読み出し、そのルールに従って通常電圧用のレイアウト検証を行う（ステップＳ１４）。
そして、レイアウト検証の結果を結果出力部１８より出力し動作を終了する。
【００２５】
以上、説明したように第１の実施形態によれば、集積回路のレイアウト設計において、複数のレイヤを用い、通常の電圧が印加される回路構成要素が配置される通常電圧用レイヤとは異なる高電圧用レイヤに高電圧が印加される回路構成要素を配置する。このように、高電圧が印加される回路構成要素を特定のレイヤに分離することで、ダミーレイヤ等を新たに発生させたりすることなく、実際の工程上で使用するレイヤのみを用いて、高電圧で使用される回路構成要素をレイアウトとして認識させることができ、その電圧に応じたレイアウトルールでのレイアウト検証を行うことができる。
【００２６】
なお、回路構成要素は、上述したものに限定されず、例えば、金属配線、配線として使用されるポリシリコン、ビア、ウェル、素子などがある。また、複数のレイヤは、高電圧用レイヤと通常電圧用レイヤとの２つとしたが、これに限定されるものではなく、例えば使用される電圧毎にそれぞれ設けるようにしても良い。
【００２７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
以下に説明する第２の実施形態は、例えば特定の素子や、高電圧がかかるウェルや、電源など高電圧で使用される可能性がある、つまり高電圧が印加され得る回路素子をレイヤ又はレイヤの組み合わせから認識する。そして、それと等ノードなポリシリコンや抵抗素子を含む配線を高電圧が印加される配線、言い換えれば高電圧が印加され得る回路素子に電気的に接続される回路構成要素を高電圧が印加されるものと認識するようにするものである。
【００２８】
なお、本実施形態における集積回路も、その内部で電圧値が異なる複数の電圧が使用される集積回路であり、集積回路の回路構成要素をレイアウト配置するレイヤが複数設けられる。
【００２９】
第２の実施形態におけるレイアウト検証装置の全体構成は、図１に示した第１の実施形態と同様であるので、説明は省略する。ただし、第２の実施形態では、認識部１２は、レイヤそのものからその使用電圧を認識するのではなく、レイヤ又はそれらの組み合わせから高電圧が印加される回路素子を認識し、さらにその回路素子に接続される回路構成要素を高電圧が印加される回路構成要素として認識する。
また、検証部１３は、認識部１２での認識結果を基に、集積回路を構成する各回路素子や配線等のレイアウトが、レイアウトルールを満足するか否かを検証する。
【００３０】
図４（Ａ）、（Ｂ）は、第２の実施形態における使用電圧判定原理を説明するための図である。
図４（Ａ）、（Ｂ）はともにトランジスタ及びそれに接続される配線を模式的に示した図であり、図４（Ｂ）に示すトランジスタが高電圧で使用される可能性のあるものである。図４（Ａ）、（Ｂ）において、４１はトランジスタに係る素子領域、４２は配線として使用されるポリシリコン、４３Ａ、４３Ｂは金属配線である。素子領域４１と金属配線４３とはコンタクト４４により電気的に接続されている。
【００３１】
ここで、例えば図４（Ｂ）に示すようにトランジスタのゲート酸化膜厚を厚くするために使用されるＦＨというレイヤ４５を被っているトランジスタは、高電圧で使用される可能性のある。そこで、図４（Ｂ）に示したように、ＦＨというレイヤ４５を被っているトランジスタは高電圧が印加される回路素子であると認識し、それに電気的に接続される金属配線４３Ｂは３．３Ｖの電圧が印加される配線であるとみなす。
【００３２】
一方、図４（Ａ）に示したように、ＦＨというレイヤ４５を有しないトランジスタは高電圧が印加されない、つまり通常電圧で動作する回路素子であると認識し、金属配線４３Ａは１．２Ｖの電圧が印加される配線であるとみなす。
【００３３】
このように第２の実施形態では、高電圧に特有のパターンを有する回路素子をレイヤ又はその組み合わせから認識し、それに接続される回路構成要素を高電圧が印加される回路構成要素として認識する。
【００３４】
次に、第２の実施形態におけるレイアウト検証動作について説明する。
図５は、第２の実施形態におけるレイアウトルールの検証動作を示すフローチャートである。
まず、複数のレイヤを用いて、各レイヤに回路構成要素をレイアウトして集積回路のレイアウト設計を行う（ステップＳ２１）。
【００３５】
次に、ステップＳ２１でのレイアウト設計により得られたレイアウトデータがレイアウトデータ入力部１１より入力されると、レイヤ又はその組み合わせから認識部１２により回路素子が認識される（ステップＳ２２）。さらに、認識部１２では、認識した回路素子が、高電圧が印加される回路素子であるか否かを判断する（ステップＳ２３）。
【００３６】
その結果、高電圧が印加される回路素子であった場合には、それに接続されている回路構成要素も高電圧が印加されるものとみなされる。そして、検証部１３が、レイアウトルール記憶部１５から高電圧用ルール１７を読み出し、そのルールに従って高電圧用のレイアウト検証を行う（ステップＳ２４）。
【００３７】
一方、判断の結果、高電圧が印加される回路素子でない、つまり通常電圧が印加される回路素子であった場合には、それに接続されている回路構成要素も通常電圧が印加されるものとみなして、検証部１３が、レイアウトルール記憶部１５から通常電圧用ルール１６を読み出し、そのルールに従って通常電圧用のレイアウト検証を行う（ステップＳ２５）。
【００３８】
以上のようにして、集積回路全体についてのレイアウト検証が終了すると、レイアウト検証の結果を結果出力部１８より出力し動作を終了する。
【００３９】
以上、説明したように第２の実施形態によれば、高電圧が印加される回路素子が有する特有のパターン（レイヤ）を認識し、高電圧が印加される回路素子とそうでない回路素子を認識する。さらに高電圧が印加されると認識された回路素子に関しては、それに接続される回路構成要素も高電圧が印加されるものとみなす。このように、高電圧が印加される回路素子をレイヤ又はレイヤの組み合わせから認識し、それに接続される回路構成要素を高電圧が印加されるものとみなすことで、ダミーレイヤ等を新たに発生させたりすることなく、実際の工程上で使用するレイヤのみを用いて、高電圧で使用される回路構成要素を認識させることができ、その電圧に応じたレイアウトルールでのレイアウト検証を行うことができる。
【００４０】
なお、上述した第２の実施形態では、高電圧が印加されるとみなされた回路素子に接続されるすべての回路構成要素は、無条件で高電圧が印加されるものとしてレイアウト検証を行っている。しかしながら、図６に示すレベルコンバーティング回路（レベル変換回路）のように通常電圧（低電圧）で使用されるトランジスタと高電圧で接続されるトランジスタ間が配線で接続されている場合、１．２Ｖで動作するインバータ６１の入力端、出力端とトランジスタ６２、６３のゲートを接続する配線６４、６５には最大でも１．２Ｖの電圧しか印加されないため、それを１．２Ｖのルールに従ってレイアウトを行うと擬似的にエラーが発生するおそれがある。
【００４１】
そこで、これを回避する方法として、このように高電圧が印加される回路素子には接続されているが通常電圧のみが印加される配線等の回路構成要素には、印加される電圧の情報（例えば、通常電圧のみが印加されることを示す情報）を付与するようにしても良い。そして、認識部１２にて、この情報を認識して印加される電圧に応じたレイアウトルールでレイアウト検証を行うようにしても良い。なお、回路構成要素に付与する印加される電圧の情報は任意であり、あらかじめ定義した記号等のマーク（目印）を用いても良いし、テキストデータにより明示的に示すようにしても良い。このようにすることで、レイアウト検証での不要なエラーの発生を防止することもできる。
【００４２】
図７は、上述したようにして回路構成要素に印加される電圧の情報を付与した場合のレイアウトルールの検証動作を示すフローチャートである。なお、図７においては、高電圧が印加される回路素子に接続されてはいるが、回路構成要素には通常電圧が印加されることを示す情報をテキストデータにより付与するようにした場合を示している。
【００４３】
なお、図７におけるステップＳ２１〜Ｓ２３、Ｓ２４−２及びＳ２５での処理は、上述した図５に示すステップＳ２１〜Ｓ２３、Ｓ２４、及びＳ２５に対応しその動作と同様であるので説明は省略し、図５と相違するステップＳ２４−１での処理についてのみ説明する。
【００４４】
ステップＳ２４−２での動作は以下の通りである。
ステップＳ２３での判断の結果、高電圧が印加される回路素子であった場合には、それに接続されている回路構成要素も高電圧が印加されるものとみなす。しかし、認識部１２は、その回路構成要素に通常電圧が印加されることを示す情報（テキストデータ）が付与されているか否かを判断する。その結果、通常電圧が印加されることを示す情報が回路構成要素に付与されている場合には、ステップＳ２５に進んで通常電圧用のレイアウト検証を行い、そうでない場合にはステップＳ２４−２に進んで高電圧用のレイアウト検証を行う。
【００４５】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００４６】
（付記１）電圧値の異なる複数の電圧が使用される集積回路のレイアウト検証方法であって、
当該集積回路の回路構成要素を配置するレイヤが使用電圧に応じて複数設けられ、かつ上記複数のレイヤのうち特定のレイヤに高電圧が印加される上記回路構成要素が分離して配置され、上記レイヤ毎に使用電圧を認識し当該使用電圧に応じた条件を適用してレイアウト検証を行うようにしたことを特徴とするレイアウト検証方法。
（付記２）上記レイヤが、上記特定のレイヤに対応する高電圧用レイヤと、通常電圧が印加される上記回路構成要素が配置される通常電圧用レイヤとからなることを特徴とする付記１記載のレイアウト検証方法。
（付記３）上記レイヤが、上記使用電圧毎に設けられていることを特徴とする付記１記載のレイアウト検証方法。
（付記４）上記使用電圧に応じた複数のレイヤは、合成することにより上記集積回路の１層のレイアウトを形成することを特徴とする付記１記載のレイアウト検証方法。
（付記５）上記レイヤの使用電圧が登録されたコードテーブルを設けたことを特徴とする付記１記載のレイアウト検証方法。
（付記６）上記回路構成要素には、金属配線、配線として使用されるポリシリコン、ビア、ウェル、及び素子の少なくとも１つを含むことを特徴とする付記１記載のレイアウト検証方法。
（付記７）電圧値の異なる複数の電圧が使用される集積回路のレイアウト検証方法であって、
当該集積回路の回路構成要素を配置するレイヤが複数設けられ、当該集積回路にて高電圧が印加され得る回路素子を上記レイヤ又はレイヤの組み合わせから認識するとともに、当該認識された回路素子に接続される回路構成要素を高電圧が印加される回路構成要素として認識してレイアウト検証を行うようにしたことを特徴とするレイアウト検証方法。
（付記８）高電圧が印加され得ると認識された回路素子に接続されるポリシリコン又は抵抗素子を含む配線を高電圧が印加される配線として認識することを特徴とする付記７記載のレイアウト検証方法。
（付記９）上記回路構成要素に対して使用電圧を示す情報を付加し、当該情報に基づく使用電圧に応じた条件を適用してレイアウト検証を行うようにしたことを特徴とする付記７記載のレイアウト検証方法。
（付記１０）上記使用電圧を示す情報は、高電圧が印加されないことを示す情報であり、当該情報が付加された回路構成要素を、高電圧が印加される回路構成要素から除いてレイアウト検証を行うようにしたことを特徴とする付記９記載のレイアウト検証方法。
（付記１１）上記使用電圧を示す情報は、テキストデータであることを特徴とする付記９記載のレイアウト検証方法。
（付記１２）電圧値の異なる複数の電圧が使用される集積回路のレイアウトを検証するレイアウト検証装置であって、
当該集積回路の回路構成要素を配置するレイヤが使用電圧に応じて複数設けられ、かつ上記複数のレイヤのうち特定のレイヤに高電圧が印加される上記回路構成要素が分離して配置されたレイアウトデータを基に、上記レイヤ毎に使用電圧を認識する認識部と、
上記認識部にて認識された使用電圧に応じた条件を適用し、レイアウト検証を行う検証部とを備えたことを特徴とするレイアウト検証装置。
（付記１３）電圧値の異なる複数の電圧が使用される集積回路のレイアウトを検証するレイアウト検証装置であって、
当該集積回路の回路構成要素を配置するレイヤが複数設けられたレイアウトデータを基に、当該集積回路にて高電圧が印加され得る回路素子を上記レイヤ又はレイヤの組み合わせから認識するとともに、当該認識された回路素子に接続される回路構成要素を高電圧が印加される回路構成要素として認識する認識部と、
上記認識部での認識結果に基づく条件を適用し、レイアウト検証を行う検証部とを備えたことを特徴とするレイアウト検証装置。
（付記１４）電圧値の異なる複数の電圧を使用する集積回路のレイアウト設計を行うレイアウト設計装置であって、
当該集積回路の回路構成要素を配置するレイヤを使用電圧に応じて複数設け、
上記複数のレイヤのうち特定のレイヤに高電圧が印加される上記回路構成要素を分離して配置するようにしたことを特徴とするレイアウト設計装置。
【図面の簡単な説明】
【００４７】
【図１】第１の実施形態におけるレイアウト検証装置の構成例を示す図である。
【図２】第１の実施形態におけるレイアウトの原理を説明するための図である。
【図３】第１の実施形態におけるレイアウトルールの検証動作を示すフローチャートである。
【図４】第２の実施形態における使用電圧判定原理を説明するための図である。
【図５】第２の実施形態におけるレイアウトルールの検証動作を示すフローチャートである。
【図６】第２の実施形態の他の例における使用電圧判定原理を説明するための図である。
【図７】第２の実施形態におけるレイアウトルールの検証動作を示すフローチャートである。
【図８】レイアウトルールにおける等ノードの概念を示す図である。
【符号の説明】
【００４８】
１１  レイアウトデータ入力部
１２  認識部
１３  検証部
１４  判定部
１５  レイアウトルール記憶部
１６  通常電圧（低電圧）用ルール
１７  高電圧用ルール
１８  結果出力部
【図１】
2006286792.tif 000003
【図２】
2006286792.tif 000004
【図３】
2006286792.tif 000005
【図４】
2006286792.tif 000006
【図５】
2006286792.tif 000007
【図６】
2006286792.tif 000008
【図７】
2006286792.tif 000009
【図８】
2006286792.tif 000010