(57)【要約】【課題】  導電性膜の内部応力の影響を受けて基板が変形することを抑制することが可能な複合基板を提供する。【解決手段】  基板１に導電性膜３が設けられる場合に、内部応力Ｆ１として引張応力ＦＴを有する主導電性膜３１および内部応力Ｆ２として圧縮応力ＦＣを有する副導電性膜３２を含む積層構造を有するように導電性膜３を構成する。副導電性膜３２の圧縮応力ＦＣを利用して主導電性膜３１の引張応力ＦＴが相殺されるため、副導電性膜３２を含まずに主導電性膜３１のみを含むように導電性膜３を構成する場合とは異なり、導電性膜３の内部応力Ｆの影響を受けて基板１が変形しにくくなる。【選択図】  図１
2006286971.tif 000002
【特許請求の範囲】
【請求項１】
基板に、
引張応力を有する第１の導電性膜および圧縮応力を有する第２の導電性膜を含む積層構造を有する導電性膜が設けられている
ことを特徴とする複合基板。
【請求項２】
前記第１の導電性膜が、鍍金膜であり、
前記第２の導電性膜が、スパッタ膜である
ことを特徴とする請求項１記載の複合基板。
【請求項３】
前記導電性膜が、前記基板に近い側から順に、前記第１の導電性膜および前記第２の導電性膜が積層された積層構造を有している
ことを特徴とする請求項１または請求項２に記載の複合基板。
【請求項４】
前記導電性膜が、前記基板に近い側から順に、前記第１の導電性膜、前記第２の導電性膜および前記第１の導電性膜が積層された積層構造を有している
ことを特徴とする請求項１または請求項２に記載の複合基板。
【請求項５】
前記導電性膜が、前記基板に近い側から順に、前記第１の導電性膜および前記第２の導電性膜が繰り返して積層された積層構造を有している
ことを特徴とする請求項１または請求項２に記載の複合基板。
【請求項６】
前記導電性膜が、前記基板に近い側から順に、前記第２の導電性膜および前記第１の導電性膜が積層された積層構造を有している
ことを特徴とする請求項１または請求項２に記載の複合基板。
【請求項７】
前記導電性膜が、前記基板に近い側から順に、前記第２の導電性膜、前記第１の導電性膜および前記第２の導電性膜が積層された積層構造を有している
ことを特徴とする請求項１または請求項２に記載の複合基板。
【請求項８】
前記導電性膜が、前記基板に近い側から順に、前記第２の導電性膜および前記第１の導電性膜が繰り返して積層された積層構造を有している
ことを特徴とする請求項１または請求項２に記載の複合基板。
【請求項９】
基板に、
第１の磁性膜および第２の磁性膜と、
前記第１の磁性膜と前記第２の磁性膜との間に配置され、引張応力を有する第１のコイルおよび圧縮応力を有する第２のコイルを含む積層構造を有するコイルと、が設けられている
ことを特徴とする薄膜デバイス。
【請求項１０】
基板に、積層構造を有する導電性膜が設けられた複合基板の製造方法であって、
前記導電性膜を形成する工程が、
引張応力を有するように、前記導電性膜のうちの一部を構成する第１の導電性膜を形成する工程と、
圧縮応力を有するように、前記導電性膜のうちの他の一部を構成する第２の導電性膜を形成する工程と、を含む
ことを特徴とする複合基板の製造方法。
【請求項１１】
電解鍍金法を使用して、前記第１の導電性膜を形成し、
スパッタリング法を使用して、前記第２の導電性膜を形成する
ことを特徴とする請求項１０記載の複合基板の製造方法。
【請求項１２】
圧縮応力を有するようにスパッタリングガスのガス圧を調整しながら成膜することにより、前記第２の導電性膜を形成する
ことを特徴とする請求項１１記載の複合基板の製造方法。
【請求項１３】
前記第２の導電性膜の厚さが下記の関係式を満たすように、その第２の導電性膜を形成する
ことを特徴とする請求項１１または請求項１２に記載の複合基板の製造方法。
Ｔ２≧Ｘ×Ｄ×Ｔ１／［Ｙ×（ＰＳ−Ｐ）］
（ただし、「Ｔ１」は第１の導電性膜の厚さ、「Ｔ２」は第２の導電性膜の厚さ、「Ｄ」は電解鍍金法を使用して第１の導電性膜を形成する際の電流密度、「Ｐ」はスパッタリング法を使用して第２の導電性膜を形成する際のスパッタリングガスのガス圧、「ＰＳ」はスパッタリングガスの種類および鍍金の種類に基づいて規定され、第２の導電性膜の内部に圧縮応力を生じさせるための基準となる圧力（基準圧力）、「Ｘ」は電解鍍金法において使用する鍍金浴の浴条件に基づいて規定される定数、「Ｙ」はスパッタリングガスの種類および鍍金の種類に基づいて規定される定数、をそれぞれ表している。）
【請求項１４】
基板に、第１の磁性膜および第２の磁性膜と、前記第１の磁性膜と前記第２の磁性膜との間に配置された積層構造を有するコイルと、が設けられた薄膜デバイスの製造方法であって、
前記コイルを形成する工程が、
引張応力を有するように、前記コイルのうちの一部を構成する第１のコイルを形成する工程と、
圧縮応力を有するように、前記コイルのうちの他の一部を構成する第２のコイルを形成する工程と、を含む
ことを特徴とする薄膜デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に導電性膜が設けられた複合基板およびその製造方法、ならびに複合基板を適用した薄膜デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
近年、各種用途の薄膜デバイス分野において、基板に導電性膜が設けられた複合構造体（いわゆる複合基板）が広く利用されている。この複合基板を利用した薄膜デバイスの一例としては、上記した導電性膜としてコイルを備えた薄膜インダクタなどが挙げられる。この薄膜インダクタは、主に、支持用の基板にコイルが設けられた構造を有している。
【０００３】
この複合基板に関しては、導電性膜の直流抵抗を低下させるために、その導電性膜の厚さを大きく設定することが要望されている。この要望を踏まえて、複合基板を製造する際には、一般に、導電性膜の形成手法として、厚さを容易に大きく設定することが可能な電解鍍金法を使用している。
【０００４】
この電解鍍金法を使用して導電性膜を形成する技術としては、既にいくつかの技術が提案されている。
【０００５】
具体的には、電極膜（鍍金下地膜）としてシード膜（スパッタＣｕ膜）を形成したのち、そのシード膜を利用して鍍金膜を成長させることにより、導電性膜としてコイル（Ｃｕ鍍金層）を形成する技術が知られている（例えば、特許文献１参照。）。この場合には、コイルの剥離を防止するために、剥離防止膜（スパッタＣｒ膜）を形成したのち、その剥離防止膜上にシード膜を形成している。
【特許文献１】特開平０７−２３５０１４号公報
【０００６】
特に、電解鍍金法を使用して内部応力を制御しながら導電性膜を形成する技術として、鍍金液に応力制御用の添加剤を添加し、その添加剤を含む合金（銅系合金）の鍍金膜を成長させることにより、導電性膜を形成する技術が知られている（例えば、特許文献２，３参照。）。
【特許文献２】特開平０５−０５９４６８号公報
【特許文献３】特開平１１−３３５８００号公報
【０００７】
なお、電解鍍金法を使用して導電性膜を形成する技術ではないが、内部応力を制御しながら導電性膜を形成する技術として、低温スパッタリング法を使用して導電性膜（ＩＴＯ（indium tin oxide）膜）を形成したのち、高温スパッタリング法を使用して他の導電性膜（ＩＴＯ膜）を形成することにより、２つの導電性膜間において内部応力を相殺させる技術が知られている（例えば、特許文献４参照。）。
【特許文献４】特開平０７−４３７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、複合基板を適用した薄膜デバイスを安定に製造するためには、その薄膜デバイスを可能な限り高品質に製造する必要がある。しかしながら、従来の複合基板の製造方法では、電解鍍金法を使用して所望の大きな厚さとなるように導電性膜を形成すると、その導電性膜の内部に残留した応力（いわゆる内部応力）の影響を受けて基板が変形しやすいため、薄膜デバイスを安定に製造することが困難であるという問題があった。
【０００９】
なお、基板の変形に関する問題は、上記した従来の一連の技術を使用することにより改善可能であるが、それらの従来の一連の技術を使用する場合には、基板の変形に関する問題が改善される一方で、新たな問題が生じてしまう。具体的には、鍍金液に応力制御用の添加剤を添加し、その添加剤を含む合金の鍍金膜を成長させることにより導電性膜を形成する場合には、電解鍍金法を使用して所望の大きな厚さとなるように導電性膜を形成することは可能であるが、添加剤の抵抗が導電性膜の抵抗よりも大きいと、その添加剤の存在に起因して導電性膜の抵抗が上昇してしまう。また、低温スパッタリング法および高温スパッタリング法を併用して導電性膜を分割形成する場合には、導電性膜の内部応力を制御することは可能であるが、その導電性膜の形成手法として電解鍍金法を使用できなくなってしまう。これらのことから、複合基板を適用した薄膜デバイスを安定に製造する上で、導電性膜の形成手法として電解鍍金法を使用し、しかも導電性膜の抵抗が上昇することを抑制しながら、導電性膜の内部応力の影響を受けて基板が変形することを抑制することが可能な技術の確立が望まれている。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、導電性膜の内部応力の影響を受けて基板が変形することを抑制することが可能な複合基板またはその製造方法を提供することにある。
【００１１】
また、本発明の第２の目的は、コイルの内部応力の影響を受けて基板が変形することを抑制することが可能な薄膜デバイスまたはその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る複合基板は、基板に、引張応力を有する第１の導電性膜および圧縮応力を有する第２の導電性膜を含む積層構造を有する導電性膜が設けられているものである。この「第１の導電性膜の引張応力」とは、第１の導電性膜の内部において外側から内側へ向かって働く応力であり、一方、「第２の導電性膜の圧縮応力」とは、第２の導電性膜の内部において内側から外側へ向かって働く応力である。すなわち、第２の導電性膜の内部応力（圧縮応力）は、第１の導電性膜の内部応力（引張応力）の方向と反対方向に働き、その第１の導電性膜の内部応力を相殺することにより、導電性膜全体の内部応力を緩和させる応力である。
【００１３】
本発明に係る薄膜デバイスは、基板に、第１の磁性膜および第２の磁性膜と、第１の磁性膜と第２の磁性膜との間に配置され、引張応力を有する第１のコイルおよび圧縮応力を有する第２のコイルを含む積層構造を有するコイルとが設けられているものである。
【００１４】
本発明に係る複合基板の製造方法は、基板に積層構造を有する導電性膜が設けられた複合基板を製造する方法であり、導電性膜を形成する工程が、引張応力を有するように導電性膜のうちの一部を構成する第１の導電性膜を形成する工程と、圧縮応力を有するように導電性膜のうちの他の一部を構成する第２の導電性膜を形成する工程とを含むものである。
【００１５】
本発明に係る薄膜デバイスの製造方法は、基板に、第１の磁性膜および第２の磁性膜と、第１の磁性膜と第２の磁性膜との間に配置された積層構造を有するコイルとが設けられた薄膜デバイスを製造する方法であり、コイルを形成する工程が、引張応力を有するようにコイルの一部を構成する第１のコイルを形成する工程と、圧縮応力を有するようにコイルの他の一部を構成する第２のコイルを形成する工程とを含むものである。
【００１６】
本発明に係る複合基板またはその製造方法では、基板に積層構造を有する導電性膜が設けられる場合に、引張応力を有する第１の導電性膜および圧縮応力を有する第２の導電性膜を含むように導電性膜が構成される。この場合には、第２の導電性膜の圧縮応力を利用して第１の導電性膜の引張応力が相殺されるため、第２の導電性膜を含まずに第１の導電性膜のみを含むように導電性膜が構成される場合とは異なり、導電性膜の内部応力の影響を受けて基板が変形しにくくなる。
【００１７】
本発明に係る薄膜デバイスまたはその製造方法では、基板に積層構造を有するコイルが設けられる場合に、引張応力を有する第１のコイルおよび圧縮応力を有する第２のコイルを含むようにコイルが構成される。この場合には、第２のコイルの圧縮応力を利用して第１のコイルの引張応力が相殺されるため、第２のコイルを含まずに第１のコイルのみを含むようにコイルが構成される場合とは異なり、コイルの内部応力の影響を受けて基板が変形しにくくなる。
【００１８】
本発明に係る複合基板では、第１の導電性膜が鍍金膜であり、第２の導電性膜がスパッタ膜であってもよい。この場合には、導電性膜が基板に近い側から順に、（１）第１の導電性膜および第２の導電性膜が積層された積層構造を有していてもよいし、（２）第１の導電性膜、第２の導電性膜および第１の導電性膜が積層された積層構造を有していてもよいし、（３）第１の導電性膜および第２の導電性膜が繰り返して積層された積層構造を有していてもよいし、（４）第２の導電性膜および第１の導電性膜が積層された積層構造を有していてもよいし、（５）第２の導電性膜、第１の導電性膜および第２の導電性膜が積層された積層構造を有していてもよいし、あるいは（６）第２の導電性膜および第１の導電性膜が繰り返して積層された積層構造を有していてもよい。
【００１９】
また、本発明に係る複合基板の製造方法では、電解鍍金法を使用して第１の導電性膜を形成し、スパッタリング法を使用して第２の導電性膜を形成してもよい。この場合には、圧縮応力を有するようにスパッタリングガスのガス圧を調整しながら成膜することにより第２の導電性膜を形成し、特に、第２の導電性膜の厚さが下記の関係式を満たすように、その第２の導電性膜を形成するのが好ましい。
Ｔ２≧Ｘ×Ｄ×Ｔ１／［Ｙ×（ＰＳ−Ｐ）］
（ただし、「Ｔ１」は第１の導電性膜の厚さ、「Ｔ２」は第２の導電性膜の厚さ、「Ｄ」は電解鍍金法を使用して第１の導電性膜を形成する際の電流密度、「Ｐ」はスパッタリング法を使用して第２の導電性膜を形成する際のスパッタリングガスのガス圧、「ＰＳ」はスパッタリングガスの種類および鍍金の種類に基づいて規定され、第２の導電性膜の内部に圧縮応力を生じさせるための基準となる圧力（基準圧力）、「Ｘ」は電解鍍金法において使用する鍍金浴の浴条件に基づいて規定される定数、「Ｙ」はスパッタリングガスの種類および鍍金の種類に基づいて規定される定数、をそれぞれ表している。）
【発明の効果】
【００２０】
本発明に係る複合基板またはその製造方法によれば、基板に積層構造を有する導電性膜が設けられる場合に、引張応力を有する第１の導電性膜および圧縮応力を有する第２の導電性膜を含むように導電性膜を構成したので、第２の導電性膜の圧縮応力を利用して第１の導電性膜の引張応力が相殺される。したがって、導電性膜の内部応力の影響を受けて基板が変形することを抑制することができる。
【００２１】
本発明に係る薄膜デバイスまたはその製造方法によれば、基板に積層構造を有するコイルが設けられる場合に、引張応力を有する第１のコイルおよび圧縮応力を有する第２のコイルを含むようにコイルを構成したので、第２のコイルの圧縮応力を利用して第１のコイルの引張応力が相殺される。したがって、コイルの内部応力の影響を受けて基板が変形することを抑制することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２３】
まず、図１を参照して、本発明の一実施の形態に係る複合基板の構成について説明する。図１は、複合基板１０の断面構成を表している。
【００２４】
本実施の形態に係る複合基板１０は、各種用途の薄膜デバイス分野において利用されるものであり、例えば、薄膜インダクタ、薄膜トランス、薄膜センサ、薄膜抵抗、薄膜アクチュエータ、薄膜磁気ヘッドまたはＭＥＭＳ（micro electro mechanical systems）などの薄膜デバイスに適用されるものである。この複合基板１０は、図１に示したように、基板１に導電性膜３が設けられた構造を有している。より具体的には、複合基板１０は、例えば、基板１にシード膜２を介して導電性膜３が設けられ、すなわち基板１上にシード膜２および導電性膜３がこの順に積層された構造を有している。
【００２５】
基板１は、複合基板１０全体を支持するものである。この基板１は、例えば、ガラス、シリコン（Ｓｉ）、酸化アルミニウム（Ａｌ2 Ｏ3 ；いわゆるアルミナ）、セラミックス、半導体または樹脂などにより構成されている。なお、基板１の構成材料は、必ずしも上記した一連の材料に限らず、自由に選定可能である。
【００２６】
シード膜２は、電解鍍金法を使用して鍍金膜を成長させるための電極膜であり、より具体的には、電解鍍金法を使用して導電性膜３のうちの一部（後述する主導電性膜３１）を形成するために使用されるものである。特に、シード膜２は、例えば、基板１と導電性膜３（主導電性膜３１）との間に、それらの基板１および導電性膜３（主導電性膜３１）に隣接されるように設けられており、約５００ｎｍ〜１０００ｎｍの厚さを有している。
【００２７】
このシード膜２は、導電性材料により構成されており、そのシード膜２の構成は、自由に設定可能である。具体的には、シード膜２は、例えば、チタン（Ｔｉ）により構成された密着層と銅（Ｃｕ）により構成された電極膜とがこの順に積層された積層構造を有していてもよいし、あるいはクロム（Ｃｒ）により構成された拡散防止層と銅により構成された電極膜とがこの順に積層された積層構造を有していてもよい。この「密着層」とは、電極膜を基板１に密着させる機能を担う層であり、「拡散防止層」とは、高い自己拡散係数を有し、電極膜の構成材料が基板１に拡散することを防止する機能を担う層である。もちろん、シード膜２は、上記した積層構造以外の他の構成の積層構造を有していてもよいし、あるいは単層構造を有していてもよい。
【００２８】
導電性膜３は、複合基板１０が適用される薄膜デバイスにおいて実質的な機能部分（例えば電極部分または磁気発生部分など）として機能するものであり、内部応力Ｆを有している。この導電性膜３は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）または銀（Ａｇ）などの導電性材料により構成されており、厚さＴを有している。特に、導電性膜３は、複数の膜が積層された積層構造を有しており、より具体的には、内部応力Ｆ１を有する主導電性膜３１と、内部応力Ｆ２を有する副導電性膜３２とを含んでいる。
【００２９】
主導電性膜３１は、導電性膜３としての本来の機能を担う第１の導電性膜であり、内部応力Ｆ１として引張応力ＦＴを有すると共に厚さＴ１を有している。この「引張応力ＦＴ」とは、図１に矢印で示したように、主導電性膜３１の内部において外側から内側へ向かって働き、その主導電性膜３１自体を収縮させることにより、導電性膜３側に向かって凹型となるように基板１を引っ張る応力である。この主導電性膜３１は、例えば、電解鍍金法を使用して形成された鍍金膜であり、その電解鍍金法のプロセス的要因に基づいて、上記したように引張応力ＦＴを有している。この「電解鍍金法のプロセス的要因」とは、電解鍍金法を使用して主導電性膜３１を形成した際に、その主導電性膜３１中に引張応力ＦＴを生じさせることとなる電解鍍金法に特有なプロセス上の要因である。なお、主導電性膜３１の内部応力Ｆ１が引張応力ＦＴであることは、例えば、微小角Ｘ線回折を利用して内部応力を測定することにより識別可能である。
【００３０】
副導電性膜３２は、主導電性膜３１と同様に導電性膜３としての本来の機能を担うと共に、その導電性膜３の内部応力Ｆを制御する機能を担う第２の導電性膜であり、内部応力Ｆ２として圧縮応力ＦＣを有すると共に厚さＴ２を有している。すなわち、副導電性膜３２は、主導電性膜３１の内部応力Ｆ１（引張応力ＦＴ）に相対する内部応力Ｆ２（圧縮応力ＦＣ）を有することにより、導電性膜３の内部応力Ｆを緩和（いわゆる応力緩和）させる機能を有している。この「圧縮応力ＦＣ」とは、図１に矢印で示したように、副導電性膜３２の内部において内側から外側へ向かって働き、その副導電性膜３２自体を延伸させることにより、導電性膜３側に向かって凸型となるように基板１を圧縮する応力である。この副導電性膜３２は、例えば、スパッタリング法を使用して形成されたスパッタ膜であり、そのスパッタリング法のプロセス的要因に基づいて、上記したように圧縮応力ＦＣを有している。この「スパッタリング法のプロセス的要因」とは、スパッタリング法を使用して副導電性膜３２を形成した際に、その副導電性膜３２中に圧縮応力ＦＣを生じさせることとなるスパッタリング法に特有なプロセス上の要因である。なお、副導電性膜３２の内部応力Ｆ２が圧縮応力ＦＣであることは、例えば、主導電性膜３１の内部応力Ｆ１が引張応力ＦＴであることを識別する場合と同様に、微小角Ｘ線回折を利用して内部応力を測定することにより識別可能である。
【００３１】
ここでは、例えば、図１に示したように、導電性膜３が、基板１に近い側から順に、主導電性膜３１および副導電性膜３２が積層された積層構造を有している。すなわち、主導電性膜３１がシード膜２上に配置されると共に、副導電性膜３２が主導電性膜３１上に配置されることにより、導電性膜３は、主導電性膜３１および副導電性膜３２を含む積層構造（２層構造）を有している。
【００３２】
なお、導電性膜３（主導電性膜３１／副導電性膜３２）は、例えば、シード膜２の表面を全体に渡って覆う態様（いわゆる層）であってもよいし、あるいはシード膜２の表面に所定のパターン形状（平面形状）を有する状態において選択的に配置された態様（いわゆるパターン）であってもよい。
【００３３】
次に、図１〜図６を参照して、本実施の形態に係る複合基板の製造方法として、図１に示した複合基板１０の製造方法について説明する。図２〜図５は、複合基板１０の製造方法を説明するためのものであり、いずれも図１に対応する断面構成を示している。また、図６は、導電性膜３の内部応力Ｆを制御する原理を説明するためのものであり、「横軸」はスパッタリングガスのガス圧Ｐ（Ｐａ）を示し、「縦軸」は副導電性膜３２の内部応力Ｆ２（ＭＰａ）を示している。以下では、例えば、複合基板１０を製造する過程において、所定のパターン形状となるように導電性膜３を形成する場合について説明する。その際、複合基板１０を構成する一連の構成要素の材質や厚さ等に関しては既に詳細に説明したので、それらの説明を随時省略するものとする。
【００３４】
複合基板１０を製造する際には、まず、図２に示したように、基板１を準備したのち、その基板１上に、電解鍍金法を使用して鍍金膜を成長させるための電極膜としてシード膜２を形成する。このシード膜２の形成手法としては、例えば、スパッタリング法や無電解鍍金法などを使用する。
【００３５】
続いて、シード膜２の表面にフォトレジストを塗布してフォトレジスト膜（図示せず）を形成したのち、フォトリソグラフィ処理を使用してフォトレジスト膜をパターニング（露光・現像）することにより、そのシード膜２上にフォトレジストパターン４を形成する。このフォトレジストパターン４を形成する際には、後工程において導電性膜３（図５参照）が形成されない箇所に選択的に配置させることにより、その導電性膜３が形成される箇所に開口４Ｋを設けるようにすると共に、その開口４Ｋが導電性膜３のパターン形状に対応した開口形状を有するようにする。なお、フォトレジストとしては、フォトリソグラフィ処理を使用してパターニングすることが可能な限り、いかなる種類のレジストをも使用することが可能であり、例えば、一般的に半導体プロセスにおいて広く使用されている液状レジストを使用してもよいし、あるいはフィルムレジストを使用してもよい。
【００３６】
続いて、必要に応じてシード膜２の表面を洗浄（例えば酸洗浄または紫外線（ＵＶ；ultra vioet ）洗浄など）したのち、電解鍍金法を使用して、シード膜２を電極膜として利用して鍍金膜を成長させることにより、図３に示したように、そのシード膜２上のうち、フォトレジストパターン４の開口４Ｋに対応する領域に、導電性膜３のうちの一部を構成する主導電性膜３１を厚さＴ１となるように選択的に形成する。電解鍍金法を使用して主導電性膜３１を形成するために使用する鍍金浴は、その主導電性膜３１の形成材料に応じて自由に選択可能であり、例えば、主導電性膜３１の形成材料として銅（銅鍍金膜）を使用する場合には、硫酸銅鍍金浴を使用する。この場合には、電解鍍金法を使用して主導電性膜３１を形成したプロセス的要因に基づいて、図１に示したように、主導電性膜３１が内部応力Ｆ１として引張応力ＦＴを有することとなる。
【００３７】
続いて、図４に示したように、スパッタリング法を使用して、フォトレジストパターン４およびその周辺の主導電性膜３１を覆うように、導電性膜３のうちの他の一部を構成する副導電性膜３２を厚さＴ２となるように形成する。この場合には、フォトレジストパターン４の開口４Ｋにおいて主導電性膜３１上に副導電性膜３２が形成されると共に、そのフォトレジストパターン４上にも副導電性膜３２が併せて形成される。また、スパッタリング法を使用して副導電性膜３２を形成したプロセス的要因に基づいて、図１に示したように、副導電性膜３２が圧縮応力Ｆ２として圧縮応力ＦＣを有することとなる。この場合には、特に、後述するように、圧縮応力ＦＣを有するようにスパッタリングガスのガス圧を調整しながら成膜することにより、副導電性膜３２を形成する。なお、後工程において導電性膜３を形成することにより複合基板１０を完成させたのち、その導電性膜３上にさらに他の膜を高品質に形成することを目的として、その他の膜の形成下地（すなわち導電性膜３の表面）を可能な限り平坦化しておきたい場合には、例えば、バイアススパッタリング法を使用し、すなわち基板１にバイアスを印加しながらスパッタ成膜することにより、膜表面を平坦化させながら副導電性膜３２を形成するのが好ましい。
【００３８】
最後に、フォトレジストパターン４を除去し、すなわちフォトレジストパターン４と共にそのフォトレジストパターン４上に形成されている副導電性膜３２のうちの一部（不要部分）を併せて除去することにより、図５に示したように、主導電性膜３１の形成領域ごとに副導電性膜３２を分離する。これにより、主導電性膜３１および副導電性膜３２を含む積層構造を有するように導電性膜３が形成される。この場合には、フォトレジストパターン４が配置されていた箇所においてシード膜２が露出し、すなわちフォトレジストパターン４が配置されていた箇所に溝３Ｒが設けられるため、その溝３Ｒにより分離されたパターン形状となるように複数の導電性膜３（主導電性膜３１／副導電性膜３２）が形成される。これにより、複合基板１０が完成する。
【００３９】
特に、上記した手順を経て複合基板１０を製造する際には、副導電性膜３２の形成工程において、その副導電性膜３２の内部応力Ｆ２（圧縮応力ＦＣ）を利用して主導電性膜３１の内部応力Ｆ１（引張応力ＦＴ）を相殺させることにより、導電性膜３の内部において応力緩和が生じるように内部応力Ｆを制御するために、以下の原理に基づいて副導電性膜３２の厚さＴ２を設定する。
【００４０】
すなわち、スパッタリング法を使用して副導電性膜３２を形成する場合には、その副導電性膜３２の内部応力Ｆ２とスパッタリングガスのガス圧Ｐとの間に、図６に示したように、内部応力Ｆ２の種類（圧縮応力ＦＴまたは圧縮応力ＦＣ）がガス圧Ｐに依存して変化する関係が成立している。より具体的には、内部応力Ｆ２は、ガス圧Ｐが増加すると、そのガス圧Ｐの増加に伴って急激に増加したのちに減少するように曲線Ｃを描く。すなわち、内部応力Ｆ２は、ガス圧Ｐが特定の圧力（基準ガス圧ＰＳ）よりも低い範囲（Ｐ＜ＰＳ）において圧縮応力ＦＣとなり、一方、ガス圧Ｐが基準ガス圧ＰＳよりも高い範囲（Ｐ＞ＰＳ）において引張応力ＦＴとなる。この基準ガス圧ＰＳとは、スパッタリングガスの種類および鍍金の種類に基づいて規定される特性値であり、すなわち副導電性膜３２の内部に圧縮応力ＦＣを生じさせるためにガス圧Ｐを調整する際の基準となる圧力である。このことから、電解鍍金法を使用したプロセス的要因に基づいて主導電性膜３１が内部応力Ｆ１として引張応力ＦＴを有する場合に、スパッタリング法を使用したプロセス的要因に基づいて副導電性膜３２が内部応力Ｆ２として圧縮応力ＦＣを有するようにするためには、図６を参照して説明した内部応力Ｆ２とガス圧Ｐとの間の関係から明らかなように、スパッタリング法を使用して副導電性膜３２を形成する際のガス圧Ｐを基準ガス圧ＰＳよりも低くなるように設定すればよい（Ｐ＜ＰＳ）。
【００４１】
ここで、上記したガス圧Ｐの設定範囲（Ｐ＜ＰＳ）に基づいて、図６に示したように、内部応力Ｆ２とガス圧Ｐとの間の相関を表す曲線Ｃのうちの主要部分（内部応力Ｆ２が圧縮応力ＦＣとなる部分）を直線Ｌとして近似すると、主導電性膜３１の内部応力Ｆ１および副導電性膜３２の内部応力Ｆ２は、それぞれ下記の関係式（１），（２）で表される。すなわち、電解鍍金法を使用して主導電性膜３１を形成する際の電流密度をＤ（Ａ／ｄｍ2 ）とすると、鍍金膜である主導電性膜３１の内部応力Ｆ１（ＭＰａ）は、関係式（１）に示したように、電流密度Ｄの関数として表される。なお、関係式（１）中の「Ｘ」は、電解鍍金法において使用する鍍金浴の浴条件に基づいて規定される定数である。この「Ｘ」を規定する鍍金浴の浴条件としては、例えば、鍍金浴の流量や温度などが挙げられる。一方、スパッタリング法を使用して副導電性膜３２を形成する際のスパッタリングガスのガス圧がＰであり、その副導電性膜３２の内部に圧縮応力ＦＣを生じさせるための基準となる圧力（基準圧力）がＰＳであることから、スパッタ膜である副導電性膜３２の内部応力Ｆ２（ＭＰａ）は、関係式（２）に示したように、ガス圧Ｐの関数として表される。なお、関係式（２）中の「Ｙ」は、スパッタリングガスの種類および鍍金の種類に基づいて規定される定数である。
Ｆ１＝Ｘ×Ｄ・・・（１）
Ｆ２＝−Ｙ×（Ｐ−ＰＳ）・・・（２）
【００４２】
上記した関係式（１），（２）が成立している場合に、電解鍍金法を使用して主導電性膜３１を形成する際の厚さがＴ１（μｍ）であり、スパッタリング法を使用して副導電性膜３２を形成する際の厚さがＴ２（μｍ）であることから、副導電性膜３２の内部応力Ｆ２（圧縮応力ＦＣ）を利用して主導電性膜３１の内部応力Ｆ１（引張応力ＦＴ）を相殺させるためには、内部応力Ｆ１，Ｆ２がそれぞれ厚さＴ１，Ｔ２に比例することを考慮して、下記の関係式（３）に示したように、内部応力Ｆ１および厚さＴ１の積が内部応力Ｆ２および厚さＴ２の積以下であればよい。したがって、関係式（３）に上記した関係式（１），（２）を代入することにより副導電性膜３２の厚さＴ２を規定すると、その副導電性膜３２を形成する場合には、厚さＴ２が下記の関係式（４）の関係を満たすようにする必要がある。なお、関係式（４）を導き出す上で関係式（３）に関係式（１），（２）を代入する際には、関係式（１）に関しては、内部応力Ｆ１が常に正の値となることを考慮してそのまま符号を変えないで代入し、一方、関係式（２）に関しては、ガス圧Ｐが基準ガス圧ＰＳよりも低い範囲では内部応力Ｆ２が負の値となることを考慮して符号を変えて代入した。すなわち、厚さＴ２が関係式（４）の関係を満たすように副導電性膜３２を形成することにより、その副導電性膜３２の内部応力Ｆ２（圧縮応力ＦＣ）を利用して主導電性膜３１の内部応力Ｆ１（引張応力ＦＴ）が相殺されるため、導電性膜３の内部応力Ｆを制御可能となるのである。
Ｆ１×Ｔ１≦Ｆ２×Ｔ２（すなわちＦ１×Ｔ１／Ｆ２×Ｔ２≦１．０）・・・（３）
Ｔ２≧Ｘ×Ｄ×Ｔ１／［Ｙ×（ＰＳ−Ｐ）］・・・（４）
【００４３】
具体的な一例を挙げると、スパッタリングガスとしてアルゴンガスを使用すると共に、鍍金浴として硫酸銅鍍金浴を使用して銅鍍金膜を成長させる場合には、上記した関係式（４）中の「ＰＳ」，「Ｘ」，「Ｙ」がそれぞれＰＳ＝０．７，Ｘ＝０．９，Ｙ＝２００となり、すなわち関係式（４）が下記の関係式（５）に示したように表される。この場合には、例えば、電流密度Ｄ＝２．０Ａ／ｄｍ2 ，主導電性膜３１の厚さＴ１＝１０μｍ，ガス圧Ｐ＝０．１Ｐａのとき、導電性膜３の内部応力Ｆを制御するために、副導電性膜３２の厚さＴ２＝０．１５μｍ以上とすればよい。
Ｔ２≧０．９×Ｄ×Ｔ１／［２００×（０．７−Ｐ）］・・・（５）
【００４４】
本実施の形態に係る複合基板またはその製造方法では、基板１に導電性膜３が設けられる場合に、内部応力Ｆ１として引張応力ＦＴを有する主導電性膜３１および内部応力Ｆ２として圧縮応力ＦＣを有する副導電性膜３２を含むように導電性膜３を構成したので、以下の理由により、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することができる。
【００４５】
図７は、本実施の形態に係る複合基板の製造方法に対する比較例としての複合基板の製造方法を説明するためのものであり、図１に示した複合基板１０に対応する複合基板１００の断面構成を表している。また、図８は、図７に示した比較例の複合基板の製造方法の問題点を説明するためのものであり、図７に対応する断面構成を表している。比較例の複合基板の製造方法は、電解鍍金法を使用して主導電性膜３１（厚さＴ１）を形成したのちにスパッタリング法を使用して主導電性膜３１上に副導電性膜３２（厚さＴ２）を形成することにより、それらの主導電性膜３１および副導電性膜３２を含む積層構造を有するように導電性膜３（厚さＴ＝Ｔ１＋Ｔ２）を分割形成する本実施の形態に係る複合基板の製造方法とは異なり、その導電性膜３に代えて、電解鍍金法を使用して単層構造を有するように導電性膜１０３（厚さＴ）を一括形成する点を除き、本実施の形態に係る複合基板の製造方法と同様の手順を経るものである。
【００４６】
比較例の複合基板の製造方法では、図７に示したように、電解鍍金法を使用して導電性膜１０３を一括形成しているため、その電解鍍金法を使用したプロセス的要因に基づいて導電性膜１０３が全体に渡って内部応力Ｆ１として引張応力ＦＴを有することとなる。この場合には、当然ながら、導電性膜１０３の内部応力Ｆが引張応力ＦＴに支配されるため、その引張応力ＦＴが基板１の力学的耐久性（剛性）よりも大きくなると、図８に示したように、導電性膜１０３の内部応力Ｆ（引張応力ＦＴ）の影響を受けて基板１が変形し、より具体的には基板１が導電性膜１０３側に向かって凹型となるように反ってしまう。基板１が変形すると、その変形の影響を受けて導電性膜１０３が歪んだり、あるいは導電性膜１０３が剥離しやすくなる。この導電性膜１０３の内部応力Ｆ（引張応力ＦＴ）の影響を受けて基板１が変形する傾向は、その基板１の厚さが小さいほど顕著になる。
【００４７】
これに対して、本実施の形態に係る複合基板の製造方法では、図１に示したように、導電性膜３を２段階に渡って分割形成し、すなわち電解鍍金法を使用して主導電性膜３１を形成する一方で、スパッタリング法を使用して副導電性膜３２を形成しており、特に、副導電性膜３２の内部応力Ｆ２が主導電性膜３１の内部応力Ｆ１に相対することとなるガス圧条件（ガス圧Ｐ＜基準ガス圧ＰＳ）において副導電性膜３２を形成しているため、電解鍍金法を使用したプロセス的要因に基づいて主導電性膜３１が内部応力Ｆ１として引張応力ＦＴを有する一方で、スパッタリング法を使用したプロセス的要因に基づいて副導電性膜３２が圧縮応力ＦＣを有することとなる。この場合には、導電性膜３の内部応力Ｆが主導電性膜３１の内部応力Ｆ１（引張応力ＦＴ）と副導電性膜３２の内部応力Ｆ２（圧縮応力ＦＣ）との総和に基づいて決定されることから、上記した関係式（４）の関係を満たすように副導電性膜３２の厚さＴ２を設定すれば、その副導電性膜３２の圧縮応力ＦＣを利用して主導電性膜３１の引張応力ＦＴが相殺されるように導電性膜３の内部応力Ｆが決定されるため、比較例の複合基板の製造方法とは異なり、導電性膜３の内部応力Ｆの影響を受けて基板１が変形しにくくなる。これにより、基板１の変形に起因した導電性膜３の歪みや剥離が生じにくくなる。したがって、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することができるのである。
【００４８】
特に、本実施の形態では、上記したように副導電性膜３２の圧縮応力ＦＣを利用して主導電性膜３１の引張応力ＦＴが相殺されるように導電性膜３の内部応力Ｆが決定されることに基づき、その導電性膜３の内部応力Ｆが十分に小さくなるため、複合基板１０を適用した薄膜デバイスの性能確保に寄与することができる。具体的には、例えば、後述する薄膜インダクタ（図１７〜図２３参照）などの薄膜デバイスに複合基板１０を適用した場合には、その複合基板１０（導電性膜３）上に絶縁膜を介して磁性膜が設けられるが、この種の薄膜デバイスでは、導電性膜３の内部応力Ｆが十分に小さくないと、その内部応力Ｆの影響を受けて基板１が変形しないとしても、内部応力Ｆの影響を受けて磁性膜が微視的に歪みやすくなる。この磁性膜が歪むと、磁区構造中の歪みに起因して保磁力が増大すると共に透磁率が低下し、すなわち磁性膜の磁気特性が劣化するため、薄膜デバイスの性能に悪影響を与えてしまう。この点に関して、本実施の形態では、基板１が変形せず、かつ磁性膜が微視的に歪みにくくなるように導電性膜３の内部応力Ｆが十分に小さくなるため、その磁性膜の磁気特性が劣化しないように維持される。したがって、薄膜デバイスの性能確保に寄与することができるのである。
【００４９】
また、本実施の形態では、図１に示したように、主導電性膜３１上に副導電性膜３２が配置されるように導電性膜３を構成したので、スパッタリング法を使用して形成された副導電性膜３２が複合基板１０の最上層となる。この場合には、スパッタリング法のプロセス的特徴に基づき、最上層である副導電性膜３２の膜表面が平坦化され、より具体的には膜表面の表面粗さ（算術平均粗さ）Ｒａが１ｎｍ〜２ｎｍ程度まで小さくなる。これに対して、電解鍍金法を使用して形成された導電性膜１０３が複合基板１００の最上層となる比較例の場合（図７参照）には、その電解鍍金法のプロセス的要因に起因して、最上層である導電性膜１０３の膜表面が平坦化されにくく、より具体的には膜表面の表面粗さＲａが１０ｎｍ〜２０ｎｍ程度まで大きくなる。したがって、本実施の形態では、比較例の場合と比較して、複合基板１０の最表面（副導電性膜３２）が平坦化されるため、その最表面の平坦性に基づいて、複合基板１０を適用した薄膜デバイスの品質確保に寄与することができる。具体的には、例えば、後述する薄膜インダクタ（図１７〜図２３参照）に複合基板１０を適用した場合には、複合基板１０の最表面（副導電性膜３２）の平坦性を利用して磁性膜が平滑に形成され、すなわち均一な厚さとなるように磁性膜が形成されるため、薄膜デバイスの品質確保に寄与することができるのである。
【００５０】
なお、本実施の形態では、副導電性膜３２の内部応力Ｆ２（圧縮応力ＦＣ）を利用して主導電性膜３１の内部応力Ｆ１（引張応力ＦＴ）を相殺させるために、内部応力Ｆ１および厚さＴ１の積と内部応力Ｆ２および厚さＴ２の積との間の関係として、上記した関係式（３）に示したように、内部応力Ｆ１および厚さＴ１の積と内部応力Ｆ２および厚さＴ２の積との比（以下、単に「積比」という。）が１．０以下（Ｆ１×Ｔ１／Ｆ２×Ｔ２≦１．０）となるようにしたが、必ずしもこれに限られるものではなく、導電性膜３の内部応力Ｆを制御可能な範囲内において、積比の設定範囲に余裕を設けてもよい。具体的には、例えば、内部応力Ｆ１（引張応力ＦＴ）が内部応力Ｆ２（圧縮応力ＦＣ）よりも大きすぎることに起因して導電性膜３側に向かって凹型となるように基板１が反ることを抑制すると共に、反対に内部応力Ｆ１（引張応力ＦＴ）が内部応力Ｆ２（圧縮応力ＦＣ）よりも小さすぎることに起因して導電性膜３側に向かって凸型となるように基板１が反る（逆反りする）ことを併せて抑制するように導電性膜３の内部応力Ｆを制御する場合に、積比に±２０％の余裕を設けることが可能であり、すなわち積比が下記の関係式（６）の関係を満たしていればよいとすると、その関係式（６）に基づいて副導電性膜３２の厚さＴ２の範囲を具体的に特定することが可能となる。ここでは、上記した関係式（１），（２），（５）に基づいて関係式（６）が下記の関係式（７）として表されることから、例えば、電流密度Ｄ＝２．０Ａ／ｄｍ2 ，厚さＴ１＝１０μｍ，ガス圧Ｐ＝０．３Ｐａとすると、基板１の反りまたは逆反りを抑制するように導電性膜３の内部応力Ｆを制御するためには、厚さＴ２を０．１８７５０μｍ≦Ｔ２≦０．２８１２５μｍとなるように設定すればよい。
０．８≦Ｆ１×Ｔ１／Ｆ２×Ｔ２≦１．２・・・（６）
０．８≦０．９×Ｄ×Ｔ１／［２００×（０．７−Ｐ）］×Ｔ２≦１．２・・・（７）
【００５１】
参考までに、上記した関係式（６）に示したように積比に±２０％の余裕を設けた理由は、以下の通りである。すなわち、例えば、円形状を有する基板１を使用した場合に、その基板１のヤング率をＥ（Ｐａ）、厚さをＨ（ｍ）、半径をＲ（ｍ）、ポアソン比をγ（−）、反り量（たわみ量）をδ（μｍ）とすると、基板１の内部応力Ｓ（Ｐａ・ｍ）は、下記の関係式（８）に示したように表される。ここで、例えば、基板１としてガラス基板を使用すると、Ｅ＝７×１０10Ｐａ，Ｈ＝１×１０-3ｍ，Ｒ＝７５×１０-3ｍ，γ＝０．３であることから、複合基板１０を薄膜デバイスに適用するプロセスにおいて基板１の吸着現象などの不具合が生じることを防止することを考慮して、その基板１の反り量δを２５μｍ以下に抑えるためには、関係式（８）に基づいて基板１の内部応力Ｓが３４５Ｐａ・ｍ以下であればよいことが導かれる。このとき、電流密度ＤがＤ＝２Ａ／ｄｍ2 ，主導電性膜３１の厚さＴ１がＴ１＝１０μｍであると、上記した関係式（１）に基づいて主導電性膜３１の内部応力Ｆ１がＦ１＝１８００Ｐａ・ｍと算出されるため、基板１に影響を与える応力を３４５Ｐａ／１８００Ｐａ≒約２０％以下にする必要があると見積もられる。したがって、上記したように、積比に±２０％の余裕を設けたのである。
Ｓ＝Ｅ×Ｈ2 ×δ／［３×Ｒ2 ×（１−γ）］・・・（８）
【００５２】
また、本実施の形態では、図６を参照して説明したように、スパッタリング法を使用して副導電性膜３２を形成する際に、その副導電性膜３２の内部応力Ｆ２が圧縮応力ＦＣとなるようにガス圧Ｐを一律に設定したが（Ｐ＜ＰＳ）、必ずしもこれに限られるものではなく、内部応力Ｆ２が圧縮応力ＦＣおよび引張応力ＦＴの双方となるようにガス圧Ｐを変化させてもよい。具体的には、例えば、スパッタリング法を使用して副導電性膜３２を形成する際に、初期段階において意図的に副導電性膜３２の内部応力Ｆ２が引張応力ＦＴとなるようにガス圧Ｐを設定しながら成膜し（Ｐ＞ＰＳ）、その成膜途中において副導電性膜３２の内部応力Ｆ２が圧縮応力ＦＣとなるようにガス圧Ｐを設定しながら成膜することにより（Ｐ＜ＰＳ）、内部応力Ｆ２を引張応力ＦＴから圧縮応力ＦＣに切り換えてもよい。この場合には、内部応力Ｆ１として引張応力ＦＴを有する主導電性膜３１上に副導電性膜３２が形成される際に、その副導電性膜３２が主導電性膜３１と隣接する界面近傍において内部応力Ｆ２として部分的に引張応力ＦＴを有することとなるため、その界面近傍において主導電性膜３１の内部応力Ｆ１および副導電性膜３２の内部応力Ｆ２がいずれも引張応力ＦＴとなることにより力学的にマッチングされる。これにより、副導電性膜３２が主導電性膜３１と隣接する界面近傍において内部応力Ｆ１として圧縮応力ＦＣを有することに起因して、主導電性膜３１の内部応力Ｆ１および副導電性膜３２の内部応力Ｆ２が力学的にマッチングされない上記実施の形態と比較して、主導電性膜３１と副導電性膜３２との界面近傍において力学的な歪みが生じることが抑制される。したがって、内部応力Ｆ１と内部応力Ｆ２との間において力学的なつりあいが確保されるため、導電性膜３の内部応力Ｆを安定化することができる。
【００５３】
また、本実施の形態では、図１に示したように、基板１に近い側から順に、主導電性膜３１および副導電性膜３２が積層された積層構造（２層構造）を有するように導電性膜３を構成したが、必ずしもこれに限られるものではなく、上記したように、副導電性膜３２の圧縮応力ＦＣを利用して主導電性膜３１の引張応力ＦＴを相殺することにより、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することが可能な限り、以下で第１〜第５の変形例（図９〜図１６参照）として順次説明するように、導電性膜３の構成は自由に変更可能である。なお、図９および図１３〜図１６に示した複合基板１０に関する下記以外の構成は、上記実施の形態において図１に示した場合と同様である。
【００５４】
具体的には、第１に、例えば、図１に対応する図９に示したように、基板１に近い側から順に、主導電性膜３１（３１１）、副導電性膜３２および主導電性膜３１（３１２）が積層された積層構造（３層構造）を有するように導電性膜３を構成してもよい。主導電性膜３１１，３１２は、それぞれ厚さＴ１１，Ｔ１２（Ｔ１１＋Ｔ１２＝Ｔ１）を有する点を除き、上記実施の形態において説明した主導電性膜３１と同様の構成（機能および材質等）を有している。すなわち、主導電性膜３１１，３１２は、内部応力Ｆ１として引張応力ＦＴを有している。なお、副導電性膜３２（厚さＴ２）は、上記したように、内部応力Ｆ２として圧縮応力ＦＣを有している。
【００５５】
この導電性膜３（主導電性膜３１１／副導電性膜３２／主導電性膜３１２）を備えた複合基板１０は、図１０〜図１２に示した手順を経ることにより製造可能である。すなわち、主導電性膜３１（厚さＴ１）に代えて主導電性膜３１１（厚さＴ１１）を形成し、その主導電性膜３１１上に副導電性膜３２を形成する点を除き、上記実施の形態において図２〜図５を参照して説明した手順と同様の手順を経ることにより、基板１上にシード膜２、主導電性膜３１１および副導電性膜３２をこの順に形成したのち、まず、図１０に示したように、溝３Ｒにフォトレジストパターン５を形成する。このフォトレジストパターン５を形成する際には、上記実施の形態において説明したフォトレジストパターン４の形成手順と同様の手順を経ることにより、開口５Ｋを設けるようにする。続いて、電解鍍金法を使用して、シード膜２と共に主導電性膜３１１および副導電性膜３２を電極膜として利用して鍍金膜を成長させることにより、図１１に示したように、主導電性膜３１２を形成する。この場合には、フォトレジストパターン５の開口５Ｋにおいて副導電性膜３２上に主導電性膜３１２が形成されると共に、そのフォトレジストパターン５上にも主導電性膜３１２が併せて形成される。最後に、フォトレジストパターン５と共に主導電性膜３１２のうちの一部（不要部分）を併せて除去することにより、図１２に示したように、主導電性膜３１１、副導電性膜３２および主導電性膜３１２を含む積層構造（３層構造）を有するように導電性膜３が形成される。この場合には、フォトレジストパターン５が配置されていた箇所に設けられた溝３Ｒにより分離されたパターン形状となるように複数の導電性膜３（主導電性膜３１１／副導電性膜３２／主導電性膜３１２）が形成される。これにより、複合基板１０が完成する。
【００５６】
この場合においても、基板１に導電性膜３が設けられる場合に、内部応力Ｆ１として引張応力ＦＴを有する主導電性膜３１１，３１２および内部応力Ｆ２として圧縮応力ＦＣを有する副導電性膜３２を含むように導電性膜３が構成されるため、上記した関係式（４）の関係を満たすように副導電性膜３２の厚さＴ２を設定すれば、その副導電性膜３２の圧縮応力ＦＣを利用して主導電性膜３１１，３１２の引張応力ＦＴが相殺される。したがって、上記実施の形態と同様に、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することができる。
【００５７】
第２に、例えば、図１に対応する図１３に示したように、基板１に近い側から順に、主導電性膜３１および副導電性膜３２が繰り返して積層された積層構造を有するように導電性膜３を構成してもよい。この主導電性膜３１および副導電性膜３２の繰り返し積層数、すなわち主導電性膜３１および副導電性膜３２が積層された積層単位の繰り返し数は、１または２以上の範囲で自由に設定可能である。図１３では、例えば、上記した繰り返し積層数を２とし、すなわち基板１に近い側から順に、主導電性膜３１（３１１）、副導電性膜３２（３２１）、主導電性膜３１（３１２）および副導電性膜３２（３２２）が積層された積層構造（４層構造）を有するように導電性膜３が構成されている場合を示している。主導電性膜３１１，３１２は、それぞれ厚さＴ１１，Ｔ１２（Ｔ１１＋Ｔ１２＝Ｔ１）を有する点を除き、上記実施の形態において説明した主導電性膜３１と同様の構成（機能および材質等）を有している。また、副導電性膜３２１，３２２は、それぞれ厚さＴ２１，Ｔ２２（Ｔ２１＋Ｔ２２＝Ｔ２）を有する点を除き、上記実施の形態において説明した副導電性膜３２と同様の構成（機能および材質等）を有している。すなわち、主導電性膜３１１，３１２は、いずれも内部応力Ｆ１として引張応力ＦＴを有しており、副導電性膜３２１，３２２は、いずれも内部応力Ｆ２として圧縮応力ＦＣを有している。
【００５８】
ここでは図面を参照して詳細に説明しないが、図１３に示した導電性膜３（主導電性膜３１１／副導電性膜３２１／主導電性膜３１２／副導電性膜３２２）を備えた複合基板１０は、主導電性膜３１（厚さＴ１）および副導電性膜３２（厚さＴ２）に代えて、主導電性膜３１１（厚さＴ１１）、副導電性膜３２１（厚さＴ２１）、主導電性膜３１２（厚さＴ１２）および副導電性膜３２２（厚さＴ２２）をこの順に形成する点を除き、上記実施の形態において図２〜図５を参照して説明した手順と同様の手順を経ることにより製造可能である。この場合においても、基板１に導電性膜３が設けられる場合に、内部応力Ｆ１として引張応力ＦＴを有する主導電性膜３１１，３１２および内部応力Ｆ２として圧縮応力ＦＣを有する副導電性膜３２１，３２２を含むように導電性膜３が構成されるため、上記実施の形態と同様に、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することができる。この場合には、特に、導電性膜３（主導電性膜３１／副導電性膜３２）の厚さＴを一定としたとき、その導電性膜３の積層構造数（主導電性膜３１の積層数および副導電性膜３２の積層数）が増加するにしたがって各層の厚さが小さくなる（各層に残留する応力が小さくなる）ことに伴い、各層間に生じる歪みも小さくなるため、導電性膜３の内部応力Ｆを安定化することができる。
【００５９】
第３に、例えば、図１に対応する図１４に示したように、基板１に近い側から順に、副導電性膜３２（厚さＴ２）および主導電性膜３１（厚さＴ１）が積層された積層構造（２層構造）を有するように導電性膜３を構成してもよい。
【００６０】
ここでは図面を参照して詳細に説明しないが、図１４に示した導電性膜３（副導電性膜３２／主導電性膜３１）を備えた複合基板１０は、副導電性膜３２を形成したのちに主導電性膜３１を形成する点を除き、上記実施の形態において図２〜図５を参照して説明した手順と同様の手順を経ることにより製造可能である。この場合においても、上記実施の形態と同様に、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することができる。この場合には、特に、副導電性膜３２が鍍金膜を成長させるためのシード膜としての機能を兼ね、その副導電性膜３２をシード膜として利用して鍍金膜を成長させることにより主導電性膜３１を形成可能なため、上記実施の形態において図１に示した場合とは異なり、シード膜２が不要となる。これにより、複合基板１０の構成および製造工程を簡略化することができる。この複合基板１０の構成および製造工程が簡略化される効果は、図１５および図１６に示した複合基板１０においても同様に得られる。
【００６１】
第４に、例えば、図１に対応する図１５に示したように、基板１に近い側から順に、副導電性膜３２（３２１）、主導電性膜３１および副導電性膜３２（３２２）が積層された積層構造（３層構造）を有するように導電性膜３を構成してもよい。副導電性膜３２１，３２２は、それぞれ厚さＴ２１，Ｔ２２（Ｔ２１＋Ｔ２２＝Ｔ２）を有する点を除き、上記実施の形態において説明した副導電性膜３２と同様の構成（機能および材質等）を有している。すなわち、副導電性膜３２１，３２２は、いずれも内部応力Ｆ２として圧縮応力ＦＣを有している。
【００６２】
ここでは図面を参照して詳細に説明しないが、図１５に示した導電性膜３（副導電性膜３２１／主導電性膜３１／副導電性膜３２２）を備えた複合基板１０は、主導電性膜３１（厚さＴ１）および副導電性膜３２（厚さＴ２）に代えて、副導電性膜３２１（厚さＴ２１）、主導電性膜３１（厚さＴ１）および副導電性膜３２２（厚さＴ２２）をこの順に形成する点を除き、上記実施の形態において図２〜図５を参照して説明した手順と同様の手順を経ることにより製造可能である。この場合においても、基板１に導電性膜３が設けられる場合に、内部応力Ｆ１として引張応力ＦＴを有する主導電性膜３１および内部応力Ｆ２として圧縮応力ＦＣを有する副導電性膜３２１，３２２を含むように導電性膜３が構成されるため、上記実施の形態と同様に、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することができる。
【００６３】
第５に、例えば、図１に対応する図１６に示したように、基板１に近い側から順に、副導電性膜３２および主導電性膜３１が繰り返して積層された積層構造を有するように導電性膜３を構成してもよい。この副導電性膜３２および主導電性膜３１の繰り返し積層数、すなわち副導電性膜３２および主導電性膜３１が積層された積層単位の繰り返し数は、１または２以上の範囲で自由に設定可能である。図１６では、例えば、上記した繰り返し積層数を２とし、すなわち基板１に近い側から順に、副導電性膜３２（３２１）、主導電性膜３１（３１１）、副導電性膜３２（３２２）および主導電性膜３１（３１２）が積層された積層構造（４層構造）を有するように導電性膜３が構成されている場合を示している。副導電性膜３２１，３２２は、それぞれ厚さＴ２１，Ｔ２２（Ｔ２１＋Ｔ２２＝Ｔ２）を有する点を除き、上記実施の形態において説明した副導電性膜３２と同様の構成（機能および材質等）を有している。また、主導電性膜３１１，３１２は、それぞれ厚さＴ１１，Ｔ１２（Ｔ１１＋Ｔ１２＝Ｔ１）を有する点を除き、上記実施の形態において説明した主導電性膜３１と同様の構成（機能および材質等）を有している。すなわち、副導電性膜３２１，３２２は、いずれも内部応力Ｆ２として圧縮応力ＦＣを有しており、主導電性膜３１１，３１２は、いずれも内部応力Ｆ１として引張応力ＦＴを有している。
【００６４】
ここでは図面を参照して詳細に説明しないが、図１６に示した導電性膜３（副導電性膜３２１／主導電性膜３１１／副導電性膜３２２／主導電性膜３１２）を備えた複合基板１０は、主導電性膜３１（厚さＴ１）および副導電性膜３２（厚さＴ２）に代えて、副導電性膜３２１（厚さＴ２１）、主導電性膜３１１（厚さＴ１１）、副導電性膜３２２（厚さＴ２２）および主導電性膜３１２（厚さＴ１２）をこの順に形成する点を除き、上記実施の形態において図２〜図５を参照して説明した手順と同様の手順を経ることにより製造可能である。この場合においても、基板１に導電性膜３が設けられる場合に、内部応力Ｆ２として圧縮応力ＦＣを有する副導電性膜３２１，３２２および内部応力Ｆ１として引張応力ＦＴを有する主導電性膜３１１，３１２を含むように導電性膜３が構成されるため、上記実施の形態と同様に、導電性膜３の内部応力Ｆの影響を受けて基板１が変形することを抑制することができる。この場合においても、図１３を参照して説明したように、導電性膜３の積層構造数（主導電性膜３１の積層数および副導電性膜３２の積層数）を増加させることにより、導電性膜３の内部応力Ｆを安定化することができる。
【００６５】
以上をもって、本発明の一実施の形態に係る複合基板およびその製造方法についての説明を終了する。
【００６６】
次に、本発明の一実施の形態に係る複合基板を適用した薄膜デバイスの構成について説明する。図１７および図１８は、上記実施の形態において説明した複合基板１０（図１参照）を適用した薄膜デバイスとしての薄膜インダクタ２０の構成を表しており、図１７は平面構成を示し、図１８は図１７に示したＸＶＩＩＩ−ＸＶＩＩＩ線に沿った断面構成を示している。
【００６７】
薄膜インダクタ２０は、図１７および図１８に示したように、基板２１に、下部磁性膜２２および上部磁性膜２６と、それらの下部磁性膜２２と上部磁性膜２６との間に配置されたコイル２５とが設けられた構造を有している。より具体的には、薄膜インダクタ２０は、例えば、基板２１上に、下部磁性膜２２と、絶縁膜２３により埋設されたシード膜２４およびコイル２５と、上部磁性膜２６とがこの順に積層された構造を有している。
【００６８】
基板２１は、薄膜インダクタ２０全体を支持するものであり、複合基板１０のうちの基板１に相当するものである。この基板２１は、例えば、シリコン（Ｓｉ）などの絶縁性材料により構成されている。なお、基板２１の構成材料は、必ずしも上記したシリコンに限らず、上記実施の形態において説明した基板１の構成材料の範囲内において自由に選定可能である。
【００６９】
下部磁性膜２２および上部磁性膜２６は、薄膜インダクタ２０のインダクタンスを高めるものである。これらの下部磁性膜２２および上部磁性膜２６は、例えば、いずれもコバルト（Ｃｏ）系合金、鉄（Ｆｅ）系合金またはニッケル鉄合金（ＮｉＦｅ；いわゆるパーマロイ）などの磁性材料により構成されている。このうち、コバルト系合金としては、例えば、薄膜インダクタ２０の実用上の観点から、コバルトジルコニウムタンタル（ＣｏＺｒＴａ）系合金またはコバルトジルコニウムニオブ（ＣｏＺｒＮｂ）系合金などが好ましい。
【００７０】
絶縁膜２３は、コイル２５を周辺から電気的に分離するものである。この絶縁膜２３は、例えば、酸化ケイ素（ＳｉＯ2 ）などの絶縁性材料により構成されている。
【００７１】
シード膜２４は、コイル２５のうちの一部（後述する主コイル２５１）を形成するために使用されるものであり、複合基板１０のうちのシード膜２に相当するものである。
【００７２】
コイル２５は、一端（端子２５Ｍ１）と他端（２５Ｍ２）との間にインダクタを構成するものであり、複合基板１０のうちの導電性膜３に相当するものである。このコイル２５は、例えば、銅（Ｃｕ）などの導電性材料により構成されており、端子２５Ｍ１および端子２５Ｍ２が外部へ導出されるようにスパイラル状に巻回された構造を有している。特に、コイル２５は、主導電性膜３１に対応して引張応力を有する主コイル２５１（第１のコイル）と、副導電性膜３２に対応して圧縮応力を有する副コイル２５２（第２のコイル）とを含んでおり、例えば、基板２１に近い側から順に、主コイル２５１および副コイル２５２が積層された積層構造（２層構造）を有している。なお、コイル２５のうちの端子２５Ｍ２に通じる部分は、例えば、コイル２５のうちの端子２５Ｍ１に通じる部分を含む巻回部分と接触せずに外部に導かれるように、その巻回部分よりも下の階層に配置されている。
【００７３】
この薄膜インダクタ２０は、例えば、以下の手順を経ることにより製造することが可能である。すなわち、薄膜インダクタ２０を製造する際には、まず、電解鍍金法またはスパッタリング法を使用して基板２１上に下部磁性膜２２を形成したのち、その下部磁性膜２２上に、スパッタリング法を使用して、シード膜２４およびコイル２５が埋設されるように絶縁膜２３を形成する。この場合には、例えば、絶縁膜２３を分割形成しながらシード膜２４およびコイル２５をこの順に形成することにより、それらのシード膜２４およびコイル２５が絶縁膜２３により埋設されるようにする。なお、シード膜２４およびコイル２５（主コイル２５１，副コイル２５２）の形成手法としては、上記した複合基板の製造方法において使用した形成手法を使用する。具体的には、シード膜２４の形成手法として、シード膜２の形成手法を使用する。また、コイル２５（主コイル２５１，副コイル２５２）の形成手法として、導電性膜３（主導電性膜３１，副導電性膜３２）の形成手法を使用することにより、主コイル２５１が内部応力として引張応力を有すると共に、副コイル２５２が内部応力として圧縮応力を有するようにする。最後に、電解鍍金法またはスパッタリング法を使用して絶縁膜２３上に上部磁性膜２６を形成することにより、図１７および図１８に示した薄膜インダクタ２０が完成する。
【００７４】
この薄膜デバイスまたはその製造方法では、基板２１にコイル２５が設けられる場合に、内部応力として引張応力を有する主コイル２５１および内部応力として圧縮応力を有する副コイル２５２を含むようにコイル２５を構成したので、上記した複合基板またはその製造方法において説明した作用と同様の作用により、副コイル２５２の圧縮応力を利用して主コイル２５１の引張応力が相殺される。したがって、コイル２５の内部応力の影響を受けて基板２１が変形することを抑制することができる。
【００７５】
なお、本実施の形態では、図１７および図１８に示したように、図１に示した複合基板１０を薄膜インダクタ２０に適用することにより、基板２１に近い側から順に主コイル２５１および副コイル２５２が積層された積層構造（２層構造）を有するようにコイル２５を構成したが、必ずしもこれに限られるものではない。具体的には、例えば、図１８に対応する図１９〜図２３に示したように、図９および図１３〜図１６を参照しながら説明した一連の変形例の複合基板１０を薄膜インダクタ２０に適用することにより、コイル２５を構成してもよい。すなわち、第１に、図９に示した複合基板１０を適用することにより、図１９に示したように、基板２１に近い側から順に主コイル２５１（２５１１）、副コイル２５２および主コイル２５１（２５１２）が積層された積層構造（３層構造）を有するようにコイル２５を構成してもよい。第２に、図１３に示した複合基板１０を適用することにより、図２０に示したように、基板２１に近い側から順に主コイル２５１および副コイル２５２が繰り返して積層された積層構造（ここでは例えば主コイル２５１１、副コイル２５２１、主コイル２５１２および副コイル２５２２を含む４層構造）を有するようにコイル２５を構成してもよい。第３に、図１４に示した複合基板１０を適用することにより、図２１に示したように、基板２１に近い側から順に副コイル２５２および主コイル２５１が積層された積層構造（２層構造）を有するようにコイル２５を構成してもよい。第４に、図１５に示した複合基板１０を適用することにより、図２２に示したように、基板２１に近い側から順に副コイル２５２（２５２１）、主コイル２５１および副コイル２５２（２５２２）が積層された積層構造（３層構造）を有するようにコイル２５を構成してもよい。第５に、図１６に示した複合基板１０を適用することにより、図２３に示したように、基板２１に近い側から順に副コイル２５２および主コイル２５１が繰り返して積層された積層構造（ここでは例えば副コイル２５２１、主コイル２５１１、副コイル２５２２および主コイル２５１２を含む４層構造）を有するようにコイル２５を構成してもよい。これらのいずれの場合においても、図１７および図１８に示した薄膜インダクタ２０と同様に、コイル２５の内部応力の影響を受けて基板２１が変形することを抑制することができる。なお、図１９〜図２３に示した一連の薄膜インダクタ２０に関する上記以外の構成は、図１８に示した場合と同様である。
【００７６】
なお、薄膜デバイスまたはその製造方法に関する上記以外の構成、手順、作用、効果および変形は、上記した複合基板またはその製造方法と同様であるので、その説明を省略する。
【００７７】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。具体的には、例えば、上記実施の形態では、本発明の複合基板またはその製造方法を薄膜デバイスとして薄膜インダクタまたはその製造方法に適用する場合について説明したが、必ずしもこれに限られるものではなく、薄膜インダクタ以外の他の薄膜デバイスまたはその製造方法に適用してもよい。この「他の薄膜デバイス」としては、例えば、上記したように、薄膜トランス、薄膜センサ、薄膜抵抗、薄膜アクチュエータ、薄膜磁気ヘッドまたはＭＥＭＳなどが挙げられる。これらの他の薄膜デバイスまたはその製造方法に本発明の複合基板またはその製造方法を適用した場合においても、上記実施の形態と同様の効果を得ることができる。
【００７８】
また、上記実施の形態では、内部応力Ｆ２として圧縮応力ＦＣを有するように副導電性膜３２を形成する手法としてスパッタリング法を使用したが、必ずしもこれに限られるものではなく、内部応力Ｆ２として圧縮応力ＦＣを有し得る限り、副導電性膜３２の形成手法としてスパッタリング法以外の他の手法を使用してもよい。この「他の手法」としては、例えば、蒸着法や化学蒸着（ＣＶＤ；chemical Vapor deposition ）法などが挙げられる。この他の手法を使用して副導電性膜３２を形成した場合においても、上記実施の形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００７９】
本発明に係る複合基板またはその製造方法は、例えば薄膜インダクタなどの薄膜デバイスまたはその製造方法に適用することが可能である。
【図面の簡単な説明】
【００８０】
【図１】本発明の一実施の形態に係る複合基板の断面構成を表す断面図である。
【図２】本発明の一実施の形態に係る複合基板の製造方法を説明するための断面図である。
【図３】図３に続く工程を説明するための断面図である。
【図４】図３に続く工程を説明するための断面図である。
【図５】図４に続く工程を説明するための断面図である。
【図６】導電性膜の内部応力を制御する原理を説明するための図である。
【図７】本発明の一実施の形態に係る複合基板の製造方法に対する比較例としての複合基板の製造方法を説明するための断面図である。
【図８】図７に示した比較例の複合基板の製造方法の問題点を説明するための断面図である。
【図９】本発明の一実施の形態に係る複合基板の構成に関する第１の変形例を表す断面図である。
【図１０】図９に示した複合基板の製造方法を説明するための断面図である。
【図１１】図１０に続く工程を説明するための断面図である。
【図１２】図１１に続く工程を説明するための断面図である。
【図１３】本発明の一実施の形態に係る複合基板の構成に関する第２の変形例を表す断面図である。
【図１４】本発明の一実施の形態に係る複合基板の構成に関する第３の変形例を表す断面図である。
【図１５】本発明の一実施の形態に係る複合基板の構成に関する第４の変形例を表す断面図である。
【図１６】本発明の一実施の形態に係る複合基板の構成に関する第５の変形例を表す断面図である。
【図１７】本発明の一実施の形態に係る複合基板を適用した薄膜デバイスの平面構成を表す平面図である。
【図１８】図１７に示した薄膜デバイスのＸＶＩＩＩ−ＸＶＩＩＩ線に沿った断面構成を表す断面図である。
【図１９】本発明の一実施の形態に係る複合基板を適用した薄膜デバイスの構成に関する第１の変形例を表す断面図である。
【図２０】本発明の一実施の形態に係る複合基板を適用した薄膜デバイスの構成に関する第２の変形例を表す断面図である。
【図２１】本発明の一実施の形態に係る複合基板を適用した薄膜デバイスの構成に関する第３の変形例を表す断面図である。
【図２２】本発明の一実施の形態に係る複合基板を適用した薄膜デバイスの構成に関する第４の変形例を表す断面図である。
【図２３】本発明の一実施の形態に係る複合基板を適用した薄膜デバイスの構成に関する第５の変形例を表す断面図である。
【符号の説明】
【００８１】
１，２１…基板、２，２４…シード膜、３…導電性膜、３１，３１１，３１２…主導電性膜、３２，３２１，３２２…副導電性膜、３Ｒ…溝、４，５…フォトレジストパターン、４Ｋ，５Ｋ…開口、１０…複合基板、２０…薄膜インダクタ、２２…下部磁性膜、２３…絶縁膜、２５…コイル、２５Ｍ１，２５Ｍ２…端子、２６…上部磁性膜、２５１，２５１１，２５１２…主コイル、２５２，２５２１，２５２２…副コイル、Ｃ…曲線、Ｆ，Ｆ１，Ｆ２…内部応力、ＦＣ…圧縮応力、ＦＴ…引張応力、Ｌ…直線、Ｔ１，Ｔ２，Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２…厚さ。
【図１】
2006286971.tif 000003
【図２】
2006286971.tif 000004
【図３】
2006286971.tif 000005
【図４】
2006286971.tif 000006
【図５】
2006286971.tif 000007
【図６】
2006286971.tif 000008
【図７】
2006286971.tif 000009
【図８】
2006286971.tif 000010
【図９】
2006286971.tif 000011
【図１０】
2006286971.tif 000012
【図１１】
2006286971.tif 000013
【図１２】
2006286971.tif 000014
【図１３】
2006286971.tif 000015
【図１４】
2006286971.tif 000016
【図１５】
2006286971.tif 000017
【図１６】
2006286971.tif 000018
【図１７】
2006286971.tif 000019
【図１８】
2006286971.tif 000020
【図１９】
2006286971.tif 000021
【図２０】
2006286971.tif 000022
【図２１】
2006286971.tif 000023
【図２２】
2006286971.tif 000024
【図２３】
2006286971.tif 000025