(57)【要約】【課題】画素を含んだ有機電子デバイスを提供する。【解決手段】有機電子デバイスは画素を含む。この画素は第１のトランジスタおよび容量性電子部品を含む。一実施形態では、第１のトランジスタはアンダーゲートＴＦＴであり、第１の導電性部材の第１の部分は第１のトランジスタのゲート電極である。第１の導電性部材の第２の部分は容量性電子部品の第１の電極である。別の実施形態では、平面図によれば、第１のトランジスタは長さおよび幅を有する。第１のトランジスタの長さは第１のトランジスタの幅よりも大きい。容量性電子部品は長さおよび幅を有する。容量性電子部品の長さは容量性電子部品の幅よりも大きい。第１のトランジスタおよび容量性電子部品は実質的に互いに同一境界である。【選択図】図１
2006189851.tif 000002
【特許請求の範囲】
【請求項１】
画素を含んだ有機電子デバイスであって、
前記画素は、
アンダーゲートＴＦＴであり、かつ第１の導電性部材の第１の部分は第１のトランジスタのゲート電極である第１のトランジスタと、
前記第１の導電性部材の第２の部分は容量性電子部品の第１の電極である容量性電子部品と
を具えたことを特徴とする画素を含んだ有機電子デバイス。
【請求項２】
第２の導電性部材の第１の部分は、前記第１のトランジスタのソース／ドレイン領域のコンタクト構造体であり、かつ
前記第２の導電性部材の第２の部分は、前記容量性電子部品の第２の電極であることを特徴とする請求項１記載の有機電子デバイス。
【請求項３】
第１の層の第１の部分は、前記第１のトランジスタ用のゲート誘電体層の少なくとも一部であり、かつ
前記第１の層の第２の部分は、前記容量性電子部品用のキャパシタ誘電体層の少なくとも一部であることを特徴とする請求項２記載の有機電子デバイス。
【請求項４】
前記第１のトランジスタは、第１の半導体層の一部を含むチャネル領域と、
前記第１の半導体層の上に重なる第２の半導体層の離間された部分であるソース／ドレイン領域と
を具え、
前記第２の半導体層は前記第１のトランジスタのチャネル領域およびソース／ドレイン領域と接し、かつその上に重なることを特徴とする請求項２記載の有機電子デバイス。
【請求項５】
前記画素は、アンダーゲートＴＦＴである選択トランジスタをさらに具えたことを特徴とする請求項１記載の有機電子デバイス。
【請求項６】
前記第１の半導体層は、アモルファスシリコン（ａ−Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、連続粒界シリコン（ＣＧＳ）、またはそれらの任意の組合せとして形成されることを特徴とする請求項３記載の有機電子デバイス。
【請求項７】
前記有機電子デバイスは、ボトムエミッション電子デバイスであり、かつ
前記画素は、少なくとも約４０％の開口率を有することを特徴とする請求項１記載の有機電子デバイス。
【請求項８】
選択トランジスタをさらに具え、
前記選択トランジスタはチャネル領域を含み、
前記選択トランジスタの前記チャネル領域、前記第１のトランジスタ、またはその両方は物理的チャネル長を有し、
前記物理的チャネル長は前記有機電子デバイスの設計基準の最小寸法の２倍以下であることを特徴とする請求項１記載の有機電子デバイス。
【請求項９】
前記物理的チャネル長は、前記有機電子デバイスの設計基準の最小寸法の１．２倍以下であることを特徴とする請求項１記載の有機電子デバイス。
【請求項１０】
画素を含んだ有機電子デバイスであって、
前記画素は、
平面図によれば長さおよび幅を有する第１のトランジスタであり、前記第１のトランジスタの長さは前記第１のトランジスタの幅よりも長い第１のトランジスタと、
平面図によれば長さおよび幅を有する容量性電子部品であり、前記容量性電子部品の長さは前記容量性電子部品の幅よりも大きい容量性電子部品と
を具え、
平面図によれば、前記第１のトランジスタおよび前記第１の容量性電子部品は前記第１のトランジスタおよび前記容量性電子部品の長さに対して実質的に平行であるラインに沿って実質的に互いに同一境界であることを特徴とする有機電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子デバイスに関し、さらに特には、画素を含んだ有機電子デバイスに関する。
【背景技術】
【０００２】
有機電子デバイスを含む電子デバイスは、日常生活において引き続き広範囲に使用されている。有機電子デバイスの例には、有機発光ダイオード（「ＯＬＥＤ」）がある。能動マトリクスＯＬＥＤ（「ＡＭＯＬＥＤ」）ディスプレイは各々画素回路を有する画素を含んでいる。従来の画素は、画素の幅に沿った１対のより短い対向する側および画素の長さに沿ったより長い１対の対向する側を備えた矩形を有する。ある画素の典型的なレイアウトは、平面図によれば、画素駆動回路によって占められる領域がより長い側の間に存在しかつより短い側の一方から他方のより短い側に向かって部分的に延びるように、画素駆動回路を有する。この同じレイアウトは、より長い側の間に存在しかつ他方のより短い側から画素駆動回路に向かって延びるＯＬＥＤによって占められた領域を有する。
【０００３】
【特許文献１】米国特許出願第１０／８４０，８０７号明細書
【非特許文献１】CRC Handbook of Chemistry and Physics, 81st Edition (2000)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このレイアウトを用いた開口率は、典型的にはボトムエミッション電子デバイスについては３５％以下である。このように従来の画素の開口率は低い。
【課題を解決するための手段】
【０００５】
有機電子デバイスは画素を含み、この画素は第１のトランジスタおよび容量性電子部品を含む。一実施形態では、第１のトランジスタはアンダーゲートＴＦＴであり、第１の導電性部材の第１の部分は第１のトランジスタのゲート電極である。第１の導電性部材の第２の部分は容量性電子部品の第１の電極である。
【０００６】
一実施形態では、有機電子デバイスは画素を含む。この画素は第１のトランジスタを含む。平面図によれば、第１のトランジスタは長さおよび幅を有し、第１のトランジスタの長さは第１のトランジスタの幅よりも大きい。この画素は容量性電子部品も含む。平面図によれば、容量性電子部品は長さおよび幅を有し、容量性電子部品の長さは容量性電子部品の幅よりも大きい。平面図によれば、第１のトランジスタおよび容量性電子部品は、第１のトランジスタおよび容量性電子部品の長さに対して実質的に平行なラインに沿って、実質的には互いに同一境界である。
【０００７】
上記の一般的な説明および以下の詳細な説明は、添付の特許請求の範囲で定められるように、例示的および説明的なものに過ぎず、本発明を限定するものではない。
【０００８】
本発明を一例として図示するが、添付図面において限定されるものではない。
【０００９】
当業者は図面の要素はわかりやすくかつ明白にするためのものであり、必ずしも原寸大でないことを理解する。例えば、本発明の実施形態をより理解しやすいように、図面中の要素の一部は他の要素に対して誇張されていることもある。
【発明を実施するための最良の形態】
【００１０】
有機電子デバイスは画素を含み、この画素は第１のトランジスタおよび容量性電子部品を含む。一実施形態では、第１のトランジスタはアンダーゲートＴＦＴであり、第１の導電性部材の第１の部分は第１のトランジスタのゲート電極である。第１の導電性部材の第２の部分は容量性電子部品の第１の電極である。
【００１１】
別の実施形態では、第２の導電性部材の第１の部分は第１のトランジスタのソース／ドレイン領域のコンタクト構造体である。第２の導電性部材の第２の部分は容量性電子部品の第２の電極である。具体的な実施形態では、第１の層の第１の部分は第１のトランジスタ用のゲート誘電体層の少なくとも一部分である。第１の層の第２の部分は容量性電子部品用のキャパシタ誘電体層の少なくとも一部分である。別の具体的な実施形態では、第１のトランジスタは第１の半導体層の一部を含んだチャネル領域を含む。第１のトランジスタは、第１の半導体層の上に重なる第２の半導体層の離間された部分であるソース／ドレイン領域も含む。第２の半導体層は第１のトランジスタのチャネル領域およびソース／ドレイン領域と接し、かつその上に重なる。より具体的な実施形態では、断面図によれば、ソース／ドレイン領域の少なくとも一部分は第１の導電性部材と第２の導電性部材との間に存在する。さらに具体的な実施形態では、画素はアンダーゲートＴＦＴである選択トランジスタをさらに含んでいる。さらに別の具体的な実施形態では、第１の半導体層はアモルファスシリコン（ａ−Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、連続粒界シリコン（ＣＧＳ）、またはそれらの任意の組合せとして形成された。
【００１２】
さらに別の実施形態では、有機電子デバイスはボトムエミッション電子デバイスであり、画素は少なくとも４０％の開口率を有する。またさらに別の実施形態では、有機電子デバイスは選択トランジスタをさらに含む。選択トランジスタはチャネル領域を含み、選択トランジスタのチャネル領域、第１のトランジスタ、またはその両方は物理的チャネル長を有し、物理的チャネル長は有機電子デバイスの設計基準の最小寸法の２倍以下である。具体的な実施形態では、物理的チャネル長は有機電子デバイスの設計基準の最小寸法の１．２倍以下である。
【００１３】
一実施形態では、有機電子デバイスは画素を含む。この画素は第１のトランジスタを含む。平面図によれば、第１のトランジスタは長さおよび幅を有し、この第１のトランジスタの長さは第１のトランジスタの幅よりも大きい。画素は容量性電子部品も含む。平面図によれば、容量性電子部品は長さおよび幅を有し、この容量性電子部品の長さは容量性電子部品の幅よりも大きい。平面図によれば、第１のトランジスタおよび容量性電子部品は、第１のトランジスタおよび容量性電子部品の長さに対して実質的に平行な線に沿って、相互に実質的に隣接している。
【００１４】
別の実施形態では、画素は第１のトランジスタ用のゲート電極および容量性電子部品用の第１の電極である単一の導電性部材を含む。具体的な実施形態では、画素は第１の導電性部材および第２の導電性部材を含む。第１の導電性部材の第１の部分は第１のトランジスタの第１のソース／ドレイン領域であり、第２の導電性部材の第１の部分は容量性電子部品の第２の電極である。より具体的な実施形態では、画素は誘電体層を含む。誘電体層の第１の部分は第１のトランジスタのゲート誘電体層の少なくとも一部分であり、誘電体層の第２の部分は容量性電子部品のキャパシタ誘電体層の少なくとも一部分である。さらに別の具体的な実施形態では、第１のトランジスタは第１の半導体層の一部を含んだチャネル領域を含む。第１のソース／ドレイン領域および第２のソース／ドレイン領域は、第１の半導体層の上に重なる第２の半導体層の離間された部分である。第２の半導体層は第１の半導体層に接し、かつその上に重なる。さらに別のより具体的な実施形態では、第１の半導体層はアモルファスシリコン（ａ−Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、連続粒界シリコン（ＣＧＳ）、またはそれらの任意の組合せとして形成された。
【００１５】
さらに別のより具体的な実施形態では、画素はアンダーゲートＴＦＴである選択トランジスタをさらに含む。またさらに別の実施形態では、選択トランジスタ、第１のトランジスタ、またはその両方はチャネル領域を含む。選択トランジスタのチャネル領域、第１のトランジスタ、またはその両方は物理的チャネル長を有する。物理的チャネル長は有機電子デバイスの設計基準の最小寸法の２倍以下である。さらにまた別の実施形態では、物理的チャネル長は有機電子デバイスの設計基準の最小寸法の１．２倍以下である。
【００１６】
さらに別の具体的な実施形態では、有機電子デバイスはボトムエミッション電子デバイスである。画素は少なくとも４０％の開口率を有する。
【００１７】
詳細な説明ではまず、用語の定義および明示に続いて、回路図、画素レイアウトおよび電子デバイス製造、その他の実施形態、および最後に利点を扱う。
【００１８】
１．用語の定義および明示
以下に記載する実施形態の詳細を扱う前に、いくつかの用語を定義し、明示する。「アモルファスシリコン」（「ａ−Ｓｉ」）という用語は、識別可能な結晶構造を有さないシリコンの１つまたは複数の層を意味する。
【００１９】
「開口率」という用語は、放射を放出または放射に応答するのに使用可能な画素の面積と画素の総面積との比を意味する。開口率は典型的にはパーセントで表される。
【００２０】
「アレイ」、「周辺回路」、および「遠隔回路」という用語は、電子デバイスの種々の領域または構成部品意味する。例えば、アレイは（一般に、行および列で示される）規則的な配置内の画素、セル、またはたの構造体を含み得る。アレイ内の画素、セル、または他の構造体は、同じ基体上であるがアレイ自身の外部に存在し得る周辺回路によってローカルに制御され得る。遠隔回路は典型的には、周辺回路と離れて存在し、（典型的には、周辺回路を介して）アレイに信号を送信することができるか、またはアレイから信号を受信することができる。遠隔回路はアレイに関連しない機能を実行してもよい。遠隔回路はアレイを有する基体の上に存在してもよいし、しなくてもよい。
【００２１】
「黒色層」という用語は、目標波長またはスペクトルの放射の約１０％以下を透過させる層を意味する。
【００２２】
ディスプレイまたは他の電子デバイスに言及する場合に「ボトムエミッション」という用語は、（ａ）放射放出部品からの放射は放射放出部品が上に形成された基板を通って放出されるようになっていること、（ｂ）放射応答部品への放射は放射応答部品が上に形成された基板を通して受け取られるようになっていること、または（ｃ）その任意の組合せを意味する。
【００２３】
「容量性電子部品」という用語は、回路図で示されるときにはキャパシタとして働くように構成された電子部品を意味する。容量性電子部品の一例として、キャパシタ構造体またはトランジスタ構造体がある。
【００２４】
「キャパシタ誘電体層」という用語は、容量性電子部品の電極の間に存在する容量性電子部品内の１つまたは複数の誘電体層を意味する。
【００２５】
「チャネル領域」という用語は、電界効果トランジスタのソース／ドレイン領域間に存在する領域を意味することを意図しており、電界効果トランジスタのゲート電極を介してバイアスをかけると、ソース／ドレイン領域間のキャリヤの流れまたはその欠如に影響が及ぶ。
【００２６】
「回路」という用語は、適した電位で接続かつ供給されているときに、集合的にある機能を実行する電子部品の集合を意味する。有機電子部品用のＴＦＴ駆動回路は回路の一例である。
【００２７】
電子部品、回路、またはそれらの一部に関して「接続」という用語は、２つ以上の電子部品、回路、または少なくとも１つの電子部品および少なくとも１つの回路の任意の組合せがその間に存在する介在電子部品を有さないことを意味する。寄生抵抗、寄生容量、またはその両方はこの定義のための電子部品とはみなされない。一実施形態では、電子部品はそれが電気的に相互に短絡されて、実質的に同電圧にあるときに接続される。光ファイバラインを用いて電子部品を共に接続すれば、そのような電子部品間で光信号を伝達できるようになることに留意されたい。
【００２８】
「隣接」という用語は境界に沿って接していることを意味する。隣接している２つの物体は目に見えて識別可能な境界を有してもよいし、または有さなくてもよい。
【００２９】
「連続粒界シリコン」（「ＣＧＳ」）という用語は、個々の結晶が電界効果トランジスタのチャネル長に平行な方向に配向されたあるタイプのポリシリコンを意味する。この配向された結晶は電荷が粒界に遭遇する周波数を低減させ、その結果、ランダムに配向されたポリシリコンチャネルに比べて全体的により高い移動度のチャネル領域が得られる。
【００３０】
「同一境界」という用語は、同じ境界または同一の境界を有することを意味する。
【００３１】
「結合」という用語は、２つ以上の電子部品、回路、システム、または（１）少なくとも１つの電子部品、（２）少なくとも１つの回路、または（３）信号（例えば、電流、電圧、または光信号）が相互に移送され得る少なくとも１つのシステムのうち少なくとも２つの任意の組合せの接続、連結、または関連を意味する。「結合」の非限定的な例には、電子部品、回路または電子部品、あるいはスイッチ（例えば、トランジスタ）がそれらの間で接続された回路の間の直接接続を含むことができる。
【００３２】
「データライン」という用語は、情報を含んだ１つまたは複数の信号を送信する主要機能を有する信号ラインを意味する。
【００３３】
「設計基準」という用語は、電子部品、電子デバイス、またはそれらの組合せの設計が従わなければならない基準またはガイドラインのセットを意味する。設計基準のあるセットは典型的には、設計基準のセットが支持することのできる形状の最小寸法によって参照される。
【００３４】
「駆動トランジスタ」という用語は、トランジスタ自身でまたは１つまたは複数の他の電子部品と共に、別の電子部品へ流れる信号強度（例えば、電流の量）を制御するトランジスタを意味する。
【００３５】
「電子部品」という用語は、電気的機能を実行する回路の最下位の単位を意味する。電子部品はトランジスタ、ダイオード、抵抗器、キャパシタ、誘電子等を含み得る。電子部品は寄生抵抗（例えば、ワイヤの抵抗）または寄生容量（例えば、導電体間のキャパシタが意図的または付随的である、異なる電子部品に接続された２つの導電体間の容量性結合）を含まない。
【００３６】
「電界効果トランジスタ」という用語は、電流搬送特性がゲート電極上の電圧によって影響を受けるトランジスタを意味する。電界効果トランジスタは、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、金属−窒化物−酸化物−半導体（ＭＮＯＳ）電界効果トランジスタ、またはそれらの任意の組合せなどの、接合型電界効果トランジスタ（ＪＦＥＴ）および金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を含む。電界効果トランジスタはｎ−チャネル（ｎ型キャリヤがチャネル領域内を流れる）またはｐ−チャネル（ｐ型キャリヤがチャネル領域内を流れる）であり得る。電界効果トランジスタはエンハンスメントモードトランジスタ（チャネル領域が同じ電界効果トランジスタのソース／ドレイン領域に比べて異なる導電型を有する）または空乏モードトランジスタ（同じ電界効果トランジスタのチャネル領域およびソース／ドレイン領域が同じ導電型を有する）であってよい。
【００３７】
「ゲート誘電体層」という用語は、電界効果トランジスタのチャネル領域と同電界効果トランジスタのゲート電極との間に存在する１つまたは複数の誘電体層を意味する。
【００３８】
「低温ポリシリコン」（「ＬＴＰＳ」）という用語は、５５０度以下の温度で被着または処理されたポリシリコンの１つまたは複数の層を意味する。ＬＴＰＳを形成する工程の一例として、逐次的横方向結晶化（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）（「ＳＬ  ３６２Ｓ」）があり、この工程では、より大きな大きさの配向された結晶粒を形成するのに改変されたエキシマレーザ結晶化（「ＥＬＣ」）工程を用い、その結果、ＬＴＰＳを形成する従来のＥＬＣ技術に比して、電荷担体用のより高い移動度が得られる。
【００３９】
設計基準に言及する場合、「最小寸法」という用語は、あるセットの設計基準によって許容される形状の最小寸法を意味する。例えば、４μｍの設計基準のための最小寸法は４μｍである。
【００４０】
ある材料、層、または領域に関して、「ｎ＋ドープ」または「ｐ＋ドープ」という用語は、そのような材料、層、または領域が十分な量のｎ型またはｐ型ドーパントを含んでいるので、金属を含んだ材料または層がそのようなドープされた材料、層、または領域と接触するときに、そのようなドープされた材料、層、または領域がオーミックコンタクトを形成することができることを意味する。一実施形態では、ｎ＋ドープ領域は少なくとも１×１０１９個の負電荷キャリヤ／ｃｍ３を有する。
【００４１】
「有機活性層」という用語は１つまたは複数の有機層を意味することを意図しており、有機層の少なくとも１つは、それ自身によるか、または異なる材料と接するときに、整流接合を形成することができる。
【００４２】
「有機電子デバイス」という用語は、１つまたは複数の有機半導体の層または材料を含むデバイスを意味する。有機電子デバイスは、（１）電気的エネルギを放射に変換するデバイス（例えば、発光ダイオード、発光ダイオードディスプレイ、ダイオードレーザ、またはライティングパネル）、（２）電子的プロセスを通して信号を検出するデバイス（例えば、光検出器（例えば、光導電性セル、光抵抗器、光スイッチ、フォトトランジスタ、光導管）、赤外線（「ＩＲ」）検出器、バイオセンサ）、（３）放射を電気エネルギに変換するデバイス（例えば、光起電力素子または太陽電池）、（４）１つまたは複数の有機半導体層を含む１つまたは複数の電子部品を含んだデバイス（例えば、トランジスタまたはダイオード）、または項目（１）〜（４）のデバイスの任意の組合せが挙げられる。
【００４３】
「物理的チャネル長」という用語は、電界効果トランジスタのソース／ドレイン領域の間の実際の距離を意味する。
【００４４】
「画素」という用語は、１つの電子部品に対応するアレイの一部および該当する場合にはその特定の１つの電子部品専用のそれに対応する電子部品を意味する。一実施形態では、画素はＯＬＥＤおよびそれに対応する画素駆動回路を有する。本願明細書で用いられるような画素は、本願明細書外の当業者によって用いられるような画素またはサブ画素であり得ることに留意されたい。
【００４５】
「画素回路」という用語は、画素内の回路を意味する。一実施形態では、画素回路はディスプレイまたはセンサアレイにおいて使用されてよい。
【００４６】
「画素駆動回路」という用語は、そのような回路によって駆動されるせいぜい１つの電子部品用の信号を制御する画素内の回路を意味する。
【００４７】
「ポリシリコン」という用語は、無作為に配向した結晶から作製されたシリコンの層を意味する。
【００４８】
「放射放出部品」という用語は、適切にバイアスされたときに目標の波長または波長のスペクトルの放射を放出する電子部品を意味する。この放射は可視光スペクトルの範囲にあるか、または可視光スペクトル外（紫外線（「ＵＶ」）またはＩＲ）であってよい。発光ダイオードは、放射放出部品の一例である。
【００４９】
「放射応答部品」という用語は、目標の波長または波長のスペクトルの放射に応答することのできる電子部品を意味する。この放射は可視光スペクトルの範囲にあるか、または可視光スペクトル外（紫外線（「ＵＶ」）またはＩＲ）であってよい。ＩＲセンサおよび光起動電池は放射検知部品の例である。
【００５０】
「整流接合」という用語は、半導体層内の接合、または半導体層とあるタイプの電荷担体が反対方向に比べて、接合を通って一方向により容易に流れる異なる材料との間の界面によって形成された接合を意味する。ｐｎ接合とはダイオードとして使用することのできる整流接合の一例である。
【００５１】
「選択ライン」という用語は、特定の信号ラインが起動されるときに１つまたは複数の電子部品、１つまたは複数の回路、またはそれらの任意の組合せを起動するのに用いられる１つまたは複数の信号を送信するという主要な機能を有する信号ラインのセット内の特定の信号ラインを意味する。この場合、特定の信号ラインが起動されるときに信号ラインのセット内の別の信号ラインと結合する他の電子部品、回路、またはそれらの任意の組合せは起動されない。この信号ラインのセット内の信号ラインは時間の関数として起動されてもよいか、または起動されなくてもよい。
【００５２】
「選択トランジスタ」という用語は、選択ライン上の信号によって制御されるトランジスタを意味する。
【００５３】
「半導体」という用語は、その中に形成されるか、またはそのような材料が異なる材料（例えば、金属含有材料）と接するときに形成される整流接合を含むか、または有することのできる材料を意味する。
【００５４】
「信号」という用語は、電流、電圧、光信号、またはそれらの任意の組合せを意味する。信号は電源からの電圧または電流であり得るか、またはそれ自身によるか他の信号と組み合わせて、データまたは他の情報を表すことができる。光信号はパルス、強度、またはそれらの任意の組合せに基づき得る。信号は実質的に一定（例えば、電源電圧）であってよいか、または経時的に変動してよい（例えば、オン用のある電圧およびオフ用の別の電圧）。
【００５５】
「信号ライン」という用語は、１つまたは複数の信号が送信され得るラインを意味する。送信される信号は実質的に一定であってよいか、または変動してよい。信号ラインは制御ライン、データライン、選択ライン、給電ライン、またはそれらの任意の組合せを含むことができる。信号ラインは１つまたは複数の主用機能を提供し得ることを理解されたい。
【００５６】
「ソース／ドレイン領域」という用語は、チャネル領域に電荷担体を注入するかまたはチャネル領域から電荷担体を受け取る電界効果トランジスタの領域を意味する。ソース／ドレイン領域は電界効果トランジスタを通る電流の流れに応じてソース領域またはドレイン領域を含むことができる。ソース／ドレイン領域は電流が電界効果トランジスタを通って一方向に流れるときにソース領域として働き、電流が電界効果トランジスタを通って逆方向に流れるときにドレイン領域として働き得る。
【００５７】
電界効果トランジスタに言及する場合に「アンダーゲート」という用語は、電界効果トランジスタのゲート電極が電界効果トランジスタのチャネル領域と電界効果トランジスタが上に形成された基板との間に存在することを意味する。
【００５８】
本願明細書で用いられるように、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」、「ｉｎｃｌｕｄｉｎｇ」、「ｈａｓ」、「ｈａｖｉｎｇ」いう用語またはそれらの任意の組合せは、非排他的包含をカバーする。例えば、要素の列挙を含んだ方法、工程、物品、または装置はその要素のみに必ずしも限定されるものではなく、明示的に列挙していないかまたはそのような方法、工程、物品、または装置の本来の他の要素を含んでよい。さらに、それとは反対に明示的に述べられない場合、「ｏｒ」は「包括的ｏｒ」を意味し、「排他的ｏｒ」を意味するものではない。例えば、条件ＡまたはＢは次のいずれか１つによって満たされる：Ａは真（すなわち存在する）およびＢは偽（すなわち存在しない）、Ａは偽（すなわち存在しない）およびＢは真（すなわち存在する）、ＡおよびＢ両方が真（すなわち存在する）。
【００５９】
さらに、明確にするためおよび本願明細書に記載の実施形態の範囲の一般的意味を与えるために、「ａ」または「ａｎ」の使用は「ａ」または「ａｎ」が言及する１つまたは複数の冠詞を説明するために用いられている。したがって、この記載は「ａ」または「ａｎ」が使用されるときは常に１つまたは少なくとも１つを含むものとして読まれるべきであり、単数形が複数形を含まないことが意味されることが明らかな場合を除き、単数形は複数形も含む。
【００６０】
特に定めのない限り、本願明細書で用いられる技術的用語または科学的用語は、本発明が属する当業者によって一般に理解されているものと同じ意味を有する。本願明細書では、適した方法および材料は本発明の実施形態または本発明を作製または使用する方法について記載されているが、記載されているものと類似するか同等の他の方法および材料を本発明の範囲から逸脱せずに使用することができる。本願明細書において言及したあらゆる刊行物、特許出願、特許、および他の参照物は参照としてその全体を援用した。矛盾のある場合、定義を含んだ本願明細書が管理するであろう。また、材料、方法、および例は単なる例示であって、制限することを意図したものではない。
【００６１】
元素の周期表内の行に対応する族番号は、非特許文献１に見られるような「Ｎｅｗ  Ｎｏｔａｔｉｏｎ」規則を用いる。
【００６２】
本願明細書に記載されていない範囲において、特定の材料、処理行為、および回路に関する多くの詳細は従来のものであり、有機発光ディスプレイ、光検出器、半導体、およびマイクロ電子回路分野内のテキストおよび他の情報源に見ることができる。放射放出要素、画素、および画素回路に関する詳細は、放射検出要素および回路の詳細を参照する前に扱われるであろう。
【００６３】
２．回路図
図１は電子デバイス１００の一部分の回路図を含んでいる。電子デバイス１００は第１の画素１２０、第２の画素１４０および第３の画素１６０を含んでいる。画素１２０、１４０、および１６０の各々は図１に示したような画素回路を含む。各画素回路は画素駆動回路および電子部品１２８、１４８、または１６８を含んでいる。
【００６４】
第１の画素１２０は選択トランジスタ１２２、容量性電子部品１２４、駆動トランジスタ１２６、および電子部品１２８を含む。電子部品１２８はほぼ、電流によって駆動される任意の電子部品であり得る。一実施形態では、電子部品１２８はＯＬＥＤなどの放射放出部品であるである。
【００６５】
画素１２０内では、画素駆動回路は選択トランジスタ１２２を含んでいる。選択トランジスタ１２２は選択ライン（「ＳＬ」）１３４に接続されたゲート電極、データライン（「ＤＬ」）１３２に接続された第１のソース／ドレイン領域、および容量性電子部品１２４の第１の電極に接続された第２のソース／ドレイン領域、および駆動トランジスタ１２６のゲート電極を含む。選択トランジスタ１２２が起動されると、ＳＬ１３４は制御信号を選択トランジスタ１２２に提供し、ＤＬ１３２は通過されるべきデータ信号を容量性電子部品１２４および駆動トランジスタ１２６のゲート電極に提供する。
【００６６】
画素駆動回路は容量性電子部品１２４も含む。容量性電子部品１２４は第１の電極および第２の電極を含む。容量性電子部品１２４の第１の電極は選択トランジスタ１２２の第２のソース／ドレイン領域および駆動トランジスタ１２６のゲート電極に接続される。容量性電子部品１２４の第２の電極はある実施形態ではＶｄｄ１ライン１３６である第１の電源ラインに接続される。別の実施形態（図示せず）では、任意の抗劣化ユニット（ａｎｔｉｄｅｇｒａｄａｔｉｏｎ  ｕｎｉｔ）が容量性電子部品１２４および画素１２０に接続された電源ライン（例えば、Ｖｓｓライン１３８、Ｖｄｄ１ライン１３８、またはその両方）の少なくとも１つに接続されてよい。
【００６７】
画素駆動回路は駆動トランジスタ１２６をさらに含む。駆動トランジスタ１２６は第１のゲート電極、第１のソース／ドレイン領域、および第２のソース／ドレイン領域を含む。駆動トランジスタ１２６の第１のソース／ドレイン領域は電子部品１２８の第１の電極に接続されており、駆動トランジスタ１２６の第２のソース／ドレイン領域はＶｄｄ１ライン１３６に接続されている。
【００６８】
また画素駆動回路は電子部品１２８をさらに含む。電子部品１２８は第１の電極、およびＶｓｓライン１３８に接続された第２の電極を含む。一実施形態では、第１の電極はアノードであり、第２の電極はカソードである。別の実施形態では、電子部品１２８はＯＬＥＤなどの有機放射放出電子部品である。一実施形態では画素駆動回路である画素回路の残りの部分は、電子部品１２８を駆動するための可変電流減を提供するのによく適している。したがって、電子部品１２８の代わりか、または電子部品１２８と共に、電流で駆動される１つまたは複数の電子部品が使用されてよい。１つまたは複数の電子部品はダイオードを含んでよいか、または含まなくてもよい。
【００６９】
別の実施形態（図示せず）では、電子部品１２８および駆動トランジスタ１２６は逆であってよい。より具体的には、（１）電子部品１２８の第１の電極（例えば、アノード）はＶｄｄ１ライン１３６に接続され、（２）電子部品１２８の第２の電極（例えば、カソード）は駆動トランジスタ１２６のソース／ドレイン領域の一方に接続され、（３）駆動トランジスタ１２６の他方のソース／ドレイン領域はＶｓｓライン１３８に接続される。
【００７０】
第２の画素１４０は第１の画素１２０に類似しているが、第２の画素１４０内では、データライン１５２は選択トランジスタ１２２の第１のソース／ドレイン領域に接続され、Ｖｄｄ２ライン１５６は駆動トランジスタ１２６の第２のソース／ドレイン領域に接続され、電子部品１４８は駆動トランジスタ１２６の第１のソース／ドレイン領域とＶｓｓライン１３８との間に接続される。第３の画素１６０は第１および第２の画素１２０および１４０に類似しているが、第３の画素１６０内では、データライン１７２は選択トランジスタ１２２の第１のソース／ドレイン領域に接続され、Ｖｄｄ３ライン１７６は駆動トランジスタ１２６の第２のソース／ドレイン領域に接続され、電子部品１６８は駆動トランジスタ１２６の第１のソース／ドレイン領域とＶｓｓライン１３８との間に接続される。
【００７１】
一実施形態では、電子部品１２８、１４８、１６８は互いに実質的に同じである。別の実施形態では、電子部品１２８、１４８、および１６８は互いに異なっている。例えば、電子部品１２８は青色発光部品であり、電子部品１４８は緑色発光部品であり、電子部品１６８は赤色発光部品である。Ｖｄｄ１、Ｖｄｄ２、およびＶｄｄ３ライン１３６、１５６、および１７６は互いに比較して同じ電圧または異なる電圧であってよい。別の実施形態（図示せず）では、電子部品１２８、１４８、１６８の第２の第２の電極は、実質的に同じ電圧または著しく異なる電圧で動作し得る異なる電源ラインに接続され得る。本願明細書を読めば、当業者は特定の用途のための要求または要望を満たすための電子デバイス１００を設計することができよう。
【００７２】
選択トランジスタ１２２、駆動トランジスタ１２６、またはそれらの任意の組合せは電界効果トランジスタを含むことができる。図１に示したような画素用の回路では、すべてのトランジスタはｎ−チャネルトランジスタである。ｎ−チャネルトランジスタの任意の１つまたは複数は、任意の１つまたは複数のｐ−チャネルトランジスタに置き換えることができる。他の実施形態では、（ＪＦＥＴトランジスタまたはバイポーラトランジスタを含む）他のトランジスタが、選択トランジスタ１２２内で使用されてよい。
【００７３】
３．画素レイアウトおよび電子デバイス製造
図２〜１４は図１に示したような回路の形成中の電子デバイスの一部の平面図および断面図の例示を含んでいる。この図面は電子部品および回路内のそれらの相互接続を形成するためのレイアウトおよび製造順序の２、３の実施形態を示しているに過ぎない。本願明細書を読めば、当業者は図１に示したような回路を形成する際に他のレイアウトが使用されてよいことを理解するであろう。わかりやすくするために、誘電体層および絶縁層は平面図に示していない。
【００７４】
図２および３は導電性部材２２２および２２４形成後のアレイ２００の一部の平面図および断面図をそれぞれ示す。導電性部材２２２は２列の画素用の選択ライン１３４の部分である。図２の上部に近い方の導電性部材２２２は図１に示した画素用の選択ラインである。図２の下部の方に近い他の導電性部材２２２は形成される画素の下の列内の画素（図示せず）用の選択ラインである。活性領域によって次に被覆される導電性部材２２２の部分は、選択トランジスタ１２２用のゲート電極である。一実施形態では、導電性部材２２４は容量性電子部品１２４の第１の電極および駆動トランジスタ１２６用のゲート電極である。
【００７５】
図３は、基板３００の一部分およびライン３−３で切った所を見た導電性部材１２４の断面図の例示を含む。基板３００は剛性または可撓性であり得、有機材料、無機材料または有機および無機両方の材料の１つまたは複数の層を含んでよい。一実施形態では、電子デバイスはボトムエミッションディスプレイを含み、基板３００は基板３００に入射する放射の少なくとも７０％を該基板に通過させることを可能にする透明な材料を含む。
【００７６】
導電性部材２２２よび２２４の各々は黒色層３２２および誘電体層３２４を含み、基板３００の上に形成されている。一実施形態では、黒色層３２２および誘電体層３２４は従来の堆積順序および任意のパターンニング順序を用いて形成され得る。例えば、黒色層３２２および誘電体層３２４用の層は、ステンシルマスクを用いてパターン化層として堆積され得る。別の実施形態では、黒色層３２２および誘電体層３２４用の層は基板３００の上に順次堆積されてよく、黒色層３２２および誘電体層３２４は従来のリソグラフィ法を用いてパターン化されてよい。さらに別の実施形態では、黒色層３２２は基板３００の実質的に全体の上に形成されてよく、誘電体層３２４は黒色層３２２の上にパターン化層として堆積されてよい。誘電体層３２４はエッチング工程中にハードマスクとして働いて、誘電体層３２４によって被覆されていない黒色層３２２の部分を除去することができる。別の実施形態では、黒色層３２２は省かれてよく、誘電体層３２４は基板３００の表面の上に形成されてよい。本願明細書を読めば、当業者は他の多くの技術が黒色層３２２および誘電体層３２４を形成する際に使用されてよいことを理解するであろう。
【００７７】
黒色層３２２は環境光条件において使用されるときに、電子デバイスのコントラスト比の改善を可能にする。黒色層の材料および厚さは、Ｇａｎｇ  Ｙｕらにより２００４年５月７日に出願された「Array Comprising Organic Electronic Devices With a Black Lattice and Process For Forming the Same」という名称の特許文献１により完全に記載されている。一実施形態では、黒色層３２２はＣｒ、Ｎｉ、またはその両方の１つまたは複数の層を含む。
【００７８】
誘電体層３２４は周期表の４〜６、８および１０〜１４族から選択される少なくとも１つの元素またはそれらの任意の組合せを含む１つまたは複数の層を含み得る。一実施形態では、誘電体層３２４はＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｍｏ、またはそれらの任意の組合せを含むことができる。誘電体層３２４が２つ以上の層を含む別の実施形態では、その層の１つはＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｍｏ、またはそれらの任意の組合せ含むことができ、別の層はＭｏ、Ｃｒ、Ｔｉ、Ｒｕ、Ｔａ、Ｗ、Ｓｉ、またはそれらの任意の組合せを含むことができる。導電性金属酸化物、導電性金属窒化物、またはそれらの任意の組合せは、元素金属またはそれらの合金の代わりにまたはそれらと共に使用されてよい。一実施形態では、第１のゲート電極は約０．２〜５μｍの範囲の厚さを有する。
【００７９】
誘電体層４２２、第１の半導体層４４２、および第２の半導体層４４４は、図４に示したように基板３００および誘電体層３２４の上に順に形成される。誘電体層４２２、第１の半導体層４４２、および第２の半導体層４４４の各々は従来の堆積技術を用いて形成することができる。
【００８０】
誘電体層４２２は二酸化シリコン、アルミナ、酸化ハフニウム、窒化シリコン、窒化アルミニウム、酸窒化シリコン、半導体分野で使用されるような別の従来のゲート誘電体材料、またはそれらの任意の組合せを含んだ１つまたは複数の層を含むことができる。別の実施形態では、誘電体層４２２の厚さは約５０〜１０００ｎｍの範囲にある。
【００８１】
第１および第２の半導体層４４２および４４４の各々は電子部品において半導体として従来使用される１つまたは複数の材料を含むことができる。一実施形態では、第１の半導体層４４２、第２の半導体層４４４、またはその両方は、アモルファスシリウコン（ａ−Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、連続粒界シリコン（ＣＧＳ）、またはそれらの任意の組合せとして形成（例えば、堆積）される。別の実施形態では、他の１４族元素がそれ自身または組み合わせて（シリコンを含む場合または含まない場合）、第１の半導体層４４２、第２の半導体層４４４、またはその両方に使用されてよい。さらに他の実施形態では、第１および第２の半導体層４４２および４４４はＩＩＩ−Ｖ族（１３族−１５族）半導体（例えばＧａＡｓ、ＩｎＰ、ＧａＡｌＡｓ等）、ＩＩ−ＶＩ族（２族−１６族または１２族−１６族）半導体（例えば、ＣｄＴｅ、ＣｄＳｅ、ＣｄＺｎＴｅ、ＺｎＳｅ、ＺｎＴｅ、ＣｕＯ等）、またはそれらの任意の組合せを含む。さらに別の実施形態では、第１および第２の半導体層４４２および４４４はポリアセチレン（ＰＡ）またはその誘導体のいずれも、ポリチオフェン（ＰＴ）またはその誘導体のいずれも、ポリ（ｐ−フェニルビニレン）（ＰＰＶ）またはＭＥＨ−ＰＰＶなどのその誘導体のいずれも、Ｃ６０などのフラーレン分子またはその誘導体のいずれも、バッキーチューブ、アントラセン、テトラセン、ペンタセン、Ａｌｑ３または他の金属キレート（Ｍ−Ｌ３）型有機金属分子、またはそれらの任意の組合せを含む。第１および第２の半導体層４４２および４４４のいずれかまたは両方はまた、有機材料および無機材料を含んだ複合物であり得るか、またはそのような材料の二重層または多層の形態であり得る。
【００８２】
一実施形態では、第１の半導体層４４２は唯一の半導体材料としてシリコンを含み、第２の半導体層４４４はゲルマニウム、シリコンゲルマニウム、またはシリコン単独と異なるか、またはシリコンと混合された別の半導体材料を含む。第１および第２の半導体層４４２および４４４内に異なる材料が存在することの有意さは、本願明細書において後で記載されるようにパターンニング順序に明らかとなろう。
【００８３】
第１の半導体層４４２はドープされていないか、または約１×１０１９個の原子／ｃｍ３以下の濃度のｎ型またはｐ型のドーパントを有する。第２の半導体層４４４は第１の半導体層４４２よりも重い濃度でｎ型またはｐ型のドーパントを含む。一実施形態では、次に形成される金属含有構造体とのオーミックコンタクトを形成するために、第２の半導体層４４４は、少なくとも１×１０１９個の原子／ｃｍ３までｎ＋またはｐ＋にドープされている。別の実施形態では、第２の半導体層４４４内のドーパント濃度は１×１０１９個の原子／ｃｍ３未満であり、次に形成される金属含有構造体と接するときにショットキーコンタクトを形成する。従来のｎ型ドーパント（例えば、リン、ヒ素、アンチモン等）またはｐ型ドーパント（ホウ素、ガリウム、アルミニウム等）を使用することができる。このようなドーパントを堆積中に組み入れることができるか、または別個のドーピング順序（例えば、注入またはアニーリング）中に添加することができる。第１および第２の半導体層４４２および４４４は従来の堆積およびドーピング技術を用いて形成される。一実施形態では、第１の半導体層４４２の厚さは約３０〜５５０ｎｍの範囲であり、第２の半導体層４４４の厚さは約５０〜５００ｎｍの範囲にある。本願明細書を読めば、当業者は他の厚さを用いて駆動トランジスタ１２６の所望の電子的特性を達成され得ることを理解するであろう。
【００８４】
図５に示すように、第１および第２の半導体層４４２および４４４をパターン化して、選択トランジスタ１２２および駆動トランジスタ１２６用の活性領域５２２および５２６が形成される。続いて、活性領域５２２および５２６を順次パターン化して、選択トランジスタ１２２および駆動トランジスタ１２６用のチャネル領域およびソース／ドレイン領域が定められる。
【００８５】
第１および第２の半導体層４４２および４４４は従来のリソグラフィ技術を用いてパターン化される。図６の構造体は１対の端部６２２および６２４を有している。第１および第２の半導体層４４２および４４４は、端部６２２および６２４の各々において同一境界であることに留意されたい。別の実施形態では、第１および第２の半導体層４４２および４４４はステンシルマスクを用いてパターン化層として堆積されて、図６に示すようにパターン化された第１および第２の半導体層４４２および４４４を形成する。誘電体層３２４の一部は図６の端部６２４の右に延びていることに留意されたい。誘電体層３２４のその部分は容量性電子部品１２４用の第１の電極である。端部６２４の右に延びかつ誘電体層３２４と接する誘電体層４２２の部分は、容量性電子部品１２４用のキャパシタ誘電体層である。端部６２４の左に延びかつ誘電体層３２４と接する誘電体層４２２の部分は、駆動トランジスタ１２６用のゲート誘電体層である。
【００８６】
導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６は図７に示したように基板３００の上に形成される。図７では、導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６間の位置関係をわかりやすくするために下側の層は示していない。導電性部材７３２はデータライン１３２の一部であり、部分７３４を含んでいる。図７の上部に近い方の導電性部材７３２の部分７３４は画素１２０内の選択トランジスタ１２２用の第１のソース／ドレインコンタクト構造体である。他方の部分７３４は画素１２０の下の画素（図示せず）内の選択トランジスタ１２２用の第１のソース／ドレインコンタクト構造体である。導電性部材７５２はデータライン１５２の一部であり、部分７５４を含んでいる。図７の上部に近い方の導電性部材７５２の部分７５４は画素１４０内の選択トランジスタ１２２用の第１のソース／ドレインコンタクト構造体である。他方の部分７５４は画素１４０の下の画素（図示せず）内の選択トランジスタ１２２用の第１のソース／ドレインコンタクト構造体である。導電性部材７７２はデータライン１７２の一部であり、部分７７４を含んでいる。図７の上部に近い方の導電性部材７７２の部分７７４は画素１６０内の選択トランジスタ１２２用の第１のソース／ドレインコンタクト構造体である。他方の部分７７４は画素１６０の下の画素（図示せず）内の選択トランジスタ１２２用の第１のソース／ドレインコンタクト構造体である。
【００８７】
導電性部材７４４は選択トランジスタ１２２用の第２のソース／ドレインコンタクト構造体である。導電性部材７４６は駆動トランジスタ１２６用の第１のソース／ドレインコンタクト構造体である。導電性部材７３６はＶｄｄ１ライン１３６用の一部であり、導電性部材７５６はＶｄｄ２ライン１５６用の一部であり、導電性部材７７６はＶｄｄ３ライン１７６の一部である。
【００８８】
図８を参照すると、端部６２４の右に存在する導電性部材７７６の部分は、画素１６０内の容量性電子部品１２４用の第２の電極である。端部６２４の左に存在する導電性部材７７６の部分は、画素１６０内の駆動トランジスタ１２６の第２のソース／ドレイン領域用のコンタクト構造体の一部である。図８において点線で示した容量性電子部品１２４は、端部６２４の右に存在する誘電体層３２４、誘電体層４２２、および導電性部材７７６の一部を含んでいる。画素１２０および１４０用の容量性電子部品１２４は類似する構造を有している。導電性部材７３６および７５６の一部は、それぞれ画素１２０および１４０の容量性電子部品用の第２の電極である。
【００８９】
導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６は従来の技術を用いて形成することができる。一実施形態では、堆積工程中にステンシルマスクを用いて、導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６が形成されてよい。別の実施形態では、導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６は基板３００の実質的に全体の上に１つまたは複数の層を堆積させ、かつ従来のリソグラフィ技術を用いてその層をパターン化することによって形成される。誘電体層３２４に関して記載した材料および厚さの任意のものが導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６に使用されてよい。一実施形態では、導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６は誘電体層３２４と実質的に同じ組成および厚さを有する。別の実施形態では、導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６は誘電体層３２４と比べて異なる組成、厚さ、またはその両方を有する。
【００９０】
図７を参照すると、電子デバイスの平面図によれば、第２の半導体層４４４の露出部分（図７で示さず）は、（１）導電性部材７４４と導電性部材７３２の一部分７３４との間、（２）導電性部材７４４と導電性部材７５２の一部分７５４との間、（３）導電性部材７４４と導電性部材７７２の一部分７７４との間、（４）導電性部材７４６と導電性部材７３６との間、（５）導電性部材７４６と導電性部材７５６との間、および（６）導電性部材７４６と導電性部材７７６との間の各々に存在する。
【００９１】
一実施形態では、第２の半導体層４４４上の導電性部材間の間隔の各々は、使用される設計基準のほぼ最小寸法である。一実施形態では、４μｍの設計基準が使用される場合、間隔は各々約４μｍである。別の実施形態では、この間隔は設計基準の最小寸法以上である。本願明細書を読めば、当業者は特定のトランジスタ設計の要求または要望を最も満たすドレインコンタクトとソースコンタクトの間の間隔を選択することができる。
【００９２】
次に、第２の半導体層４４４の露出部分を除去して、図９に示したような第２の半導体層４４４を通って延びる開口部９０２が形成される。この実施形態では、導電性部材７４６および７７６は第２の半導体層４４４の露出部分を除去するときにハードマスクの一部となる。第２の半導体層８４４の残りの部分は相互に離間されており、選択トランジスタ１２２および駆動トランジスタ１２６用のソース／ドレイン領域である。第３の画素１６０内では、駆動トランジスタ１２６用のチャネル領域は導電性部材７４６および７７６に対して自己整列している。他の駆動トランジスタ１２６および選択トランジスタ１２２用のチャネル領域９２２が、実質的に同時間に実質的に同じ様式で形成される。選択トランジスタ１２２および駆動トランジスタ１２６はアンダーゲートＴＦＴである。これはそのトランジスタ用のゲート電極がそれに対応するチャネル領域９２２の下にあるためである。導電性部材７２２と選択トランジスタ１２２および駆動トランジスタ１２６の重なっているチャネル領域９２２との間に存在する誘電体層４２２の部分は、選択トランジスタ１２２および駆動トランジスタ１２６用のゲート誘電体層である。
【００９３】
チャネル領域９２２の物理的チャネル長９２４の各々は、開口部９０２に沿った第２の半導体層４４４の部分間の距離である。一実施形態では、物理的チャネル長９２４の１つまたは複数は設計基準の最小寸法の僅か２倍である。別の実施形態では、物理的チャネル長９２４の１つまたは複数は設計基準の最小寸法の僅か１．２倍である。別の実施形態では、物理的チャネル長９２４は上記よりも大きくてよいか、または小さくてもよい。
【００９４】
第２の半導体層４４４のエッチングはウェットエッチングまたはドライエッチング法を用いて行われてよい。一実施形態では、導電性部材７３２、７３６、７４４、７４６、７５２、７５６、７７２、および７７６に関して第２の半導体層４４４を選択的（すなわち、より高い率のエッチング）に除去することができるように、エッチング剤を選択することができる。
【００９５】
一実施形態では、ハロゲンを含んだプラズマを用いてドライエッチング法を実行することによって、第２の半導体層４４４の露出部分が除去されてよい。供給ガスはフッ素含有ガスなどのハロゲン含有ガスを含むことができる。このハロゲン含有ガスは化学式ＣａＸｂＨｃを有することができる。ここで、Ｘは１つまたは複数のハロゲンであり、ａは１または２であり、ｂは少なくとも１であり、ａが１の場合にはｂ＋ｃは４でａが２の場合にはｂ＋ｃは４または６である。例えば、ＸがＦのとき、ハロゲン含有ガスはフルオロカーボンである。別の実施形態では、フッ素含有ガスはＦ２、ＨＦ、ＳＦ６、ＮＦ３、フッ素含有ハロゲン間化合物（ＣＩＦ、ＣＩＦ３、ＣＩＦ５、ＢｒＦ３、ＢｒＦ５、およびＩＦ５）、またはそれらの任意の混合物を含むことができる。別の実施形態では、ハロゲン含有ガスはＣｌ２、ＨＣｌ、ＢＣｌ３を含む塩素含有ガス、塩素含有ハロゲン間化合物（ＣＩＦ、ＣＩＦ３、およびＣＩＦ５）、またはそれらの任意の混合物である。さらに別の実施形態では、ハロゲン含有ガスはＢｒ２、ＨＢｒ、ＢＢｒ３を含む臭素含有ガス、臭素含有ハロゲン間化合物（ＢｒＦ３およびＢｒＦ５）、またはそれらの任意の混合物である。さらに別の実施形態では、ハロゲン含有ガスはＩ２を含むヨウ素含有ガス、ＨＩ、またはそれらの任意の混合物である。またさらに別の実施形態では、ハロゲン含有ガスはこのパラグラフに記載したガスの任意の混合物である。具体的な実施形態では、第２の半導体層４４４と第１の半導体層４４２との間のエッチング選択性（すなわち、第２の半導体層４４４のエッチング速度と第１の半導体層４４２のエッチング速度との比）は、フッ素に比べてより重いハロゲンをより多く用いることによって改善することができる。例えば、エッチング選択性はｙが大きくなるにしたがってＣＦ（１−ｙ）Ｃｌｙと共に改善する。
【００９６】
供給ガスはＯ２、Ｏ３、Ｎ２Ｏなどの任意の１つまたは複数の酸素含有ガス、または半導体分野において酸素プラズマを精製するのに従来使用される他の酸素含有ガスを含むことができる。供給ガスは１つまたは複数の不活性ガス（例えば、希ガス、Ｎ２、ＣＯ２、またはそれらの任意の組合せ）も含むことができる。
【００９７】
エッチングはエッチング室内で実行することができる。エッチング中、その圧力は約０．０１〜５０００ｍトールの範囲にある。このような圧力で、供給ガスは約１０〜１０００標準立方センチメートル／分（「ｓｃｃｍ」）の範囲の速度で流れ得る。別の実施形態では、この圧力は約１００〜５００ｍトールの範囲であってよく、供給ガスは約１００〜５００ｓｃｃｍの範囲の速度で流れてよい。電圧および出力を印加してプラズマが発生され得る。出力は典型的には、基板の表面積の線形関数またはほぼ線形関数である。したがって、出力密度（基板の単位面積当たりの出力）が得られる。電圧は約１０〜１０００Ｖの範囲であり、出力密度は約１０〜５０００ｍＷ／ｃｍ２の範囲である。一実施形態では、電圧は約２０〜３００Ｖの範囲であってよく、出力密度は約５０〜５００ｍＷ／ｃｍ２の範囲であってよい。
【００９８】
エッチングは時限式エッチングとして、または時限式のオーバーエッチングと共に終点検出を用いることによって実行されてよい。第１および第２の半導体層４４２および４４４が大部分シリコンの場合、時限式エッチングが使用されてよい。第１および第２の半導体層４４２および４４４に異なる材料が使用される場合、終点検出が使用されてよい。例えば、一実施形態では、第２の半導体層４４４がシリコンゲルマニウムを含む場合、終点検出は第１の半導体層４４２が露出された後にエッチング室からの排出物中にゲルマニウムが存在しないことに基づくものであってよい。別の実施形態では、第２の半導体層４４４が殆どシリコンを有さないゲルマニウムを含む場合、終点検出は第１の半導体層４４２が露出された後にエッチング室からの排出物中にシリコンが存在することに基づくものであってよい。時限式オーバーエッチングを用いて、第２の半導体層４４４の部分をエッチングがよりゆっくりと発生する基板３００の領域から除去されることを確実にしてよい。一実施形態では、エッチング中の出力密度をオーバーエッチング中に低減させて、第１の半導体層４４２に対する第２の半導体層４４４およびエッチングプラズマに曝露される電子デバイスの他の部分の選択性が改善されてよい。
【００９９】
選択される湿式化学エッチング剤は一部には第２の半導体層４４４の組成およびエッチング中に露出される電子デバイスの他の部分に基づくであろう。一実施形態では、エッチング剤は基剤（例えば、ＫＯＨ、水酸化テトラメチルアンモニウム等）、または酸化剤（例えば、ＨＮＯ３）およびＨＦの組合せを含むことができる。湿式化学エッチングには時限式のエッチングが典型的に使用される。
【０１００】
エッチング終了後、第１の半導体層４４２の一部が除去されてよいか、または一切除去されなくてもよい。一実施形態では、第１の半導体層４４２の僅か約５０ｎｍが除去される。
【０１０１】
工程のこの時点では、画素駆動回路内の電子部品の形成は実質的に完了している。図９を参照すると、画素１６０内では、端部６２４の左の誘電体層３２４の部分は駆動トランジスタ１２６用のゲート電極を含む。端部６２４の右の誘電体層３２４の部分は容量性電子部品１２４用の第１の電極である。導電性部材７４６の下にある第２の半導体層４４４の部分は駆動トランジスタ１２６用の第１のソース／ドレイン領域であり、導電性部材７７６の下にある第２の半導体層４４４の部分は駆動トランジスタ１２６用の第２のソース／ドレイン領域である。開口部９０２内の露出した第１の半導体層の部分は駆動トランジスタ１２６のチャネル領域である。端部６２４の右の導電性部材７７６の部分は容量性電子部品１２４用の第２の電極である。他の画素１２０および１４０内の他の駆動トランジスタ１２６および容量性電子部品１２４は、図９に示したものと実質的に同一である。
【０１０２】
絶縁層および絶縁層内の開口部は基板３００の部分の上に形成される。導電性部材１０２２および１０２４は図１０に示したように基板３００の部分の上に形成される。導電性部材１０２２は電子部品１２８、１４８、および１６８用の第１の電極であり、下側の導電性部材７４６に接続されている。画素１２０、１４０、および１６０内では、導電性部材１０２４は導電性部材７４４および導電性部材２２４に接続されている。導電性部材１０２４は選択トランジスタ１２２の第２のソース／ドレイン領域を駆動トランジスタ１２６のゲート電極および容量性電子部品１２４の第１の電極に接続するためのローカルな相互接続である。
【０１０３】
工程のこの時点では、画素駆動回路が形成され、選択トランジスタ１２２、容量性電子部品１２４、および駆動トランジスタ１２６を含んでいる。図１０を参照すると、選択トランジスタ１２２の長さは選択ライン１３４でもある導電性部材２２２の長さと実質的に平行であり、図１０に示したように横に延在している。容量性電子部品１２４および駆動トランジスタ１２６の長さは導電性部材７３６、７５６、および７７６の長さと実質的に平行である。選択トランジスタ１２２、容量性電子部品１２４および駆動トランジスタ１２６の各々に関し、電子デバイスの平面図からわかるように、その長さはそれに対応する幅よりも長い。一実施形態では、容量性電子部品１２４の長さは駆動トランジスタ１２６の長さよりも長い。別の実施形態では、容量性電子部品１２４の長さは駆動トランジスタ１２６の長さより短いか、または実質的にそれと同じである。
【０１０４】
平面図によれば、各画素１２０、１４０、および１６０内では、駆動トランジスタ１２６および容量性電子部品１２４は、駆動トランジスタ１２６および容量性電子部品１２４の長さに実質的に平行なラインに沿って相互に実質的に同一境界である。一実施形態では、このラインは図９に示したような端部６２４に相当する。駆動トランジスタ１２６は端部６２４の左に存在し、容量性電子部品１２４は端部６２４の右に存在する。本願明細書で用いられるように、図９および１０に示したように、同一境界は相互に接する物理的に異なる構造を含むことができるか、またはラインにわたって延在する物理的に異なる構造を含むことができる。より具体的には、導電性部材２２４、誘電体層４２２、および端部６２４の左の導電性部材７７６の一部は、画素１６０内の駆動トランジスタ１２６用のパーツまたはコンタクト構造体である。導電性部材２２４、誘電体層４２２、および端部６２４の右の導電性部材７７６の一部は、画素１６０内の容量性電子部品１２４用のパーツまたはコンタクト構造体である。導電性部材２２４、誘電体層４２２、および導電性部材７７６の各々は、端部６２４にわたって連続的に延びている。したがってｍ容量性電子部品１２４および駆動トランジスタ１２６は画素１６０内で実質的に同一境界である。他の画素１２０および１４０は実質的に同一の形状を有する。
【０１０５】
各画素１２０、１４０、および１６０内では、選択トランジスタ１２２の長さは画素の第１の側に沿って存在し、駆動トランジスタ１２６の長さは画素の第２の側に沿って存在する。具体的な一実施形態では、画素の第１の側の各々は画素の第２の側の各々に対して実質的に平行である。別の具体的な実施形態では、駆動トランジスタ１２６の長さは画素の第２の側の長さの少なくとも半分である。一実施形態では、駆動トランジスタの長さは画素の第２の側の長さの７０％を超えて延在し、より具体的な実施形態では、画素の第２の側の長さの８５％を超えて延在する。
【０１０６】
図１１は図１０のライン１１−１１で切った断面図を含んでおり、導電性部材１０２２および１０２４を形成後の電子デバイスの構成である。絶縁層１１２２および絶縁層１１２２内の開口部は１つまたは複数の従来の技術を用いて形成することができる。一実施形態では、絶縁層１１２２はステンシルマスクを用いてパターン化層として堆積される。別の実施形態では、絶縁層１１２２は基板３００の実質的に全体の上にブランケット堆積（ｂｌａｎｋｅｔ  ｄｅｐｏｓｉｔｅｄ）され得、かつ従来のリソグラフィ技術を用いてパターン化され得る。絶縁層１１２２は誘電体層４２２に関して先に記載した材料のいずれかの１つまたは複数の層を含むことができる。絶縁層１１２２の厚さは約０．１〜５．０μｍの範囲にある。
【０１０７】
導電性部材１０２２および１０２４は従来のＯＬＥＤにおいてアノードに従来使用される１つまたは複数の材料の１つまたは複数の層を含むことができる。導電性部材１０２２および１０２４は従来の堆積を用いて、または従来の堆積およびパターンニング順序によって形成することができる。
【０１０８】
一実施形態では、導電性部材１０２２は次に形成される有機活性層から放出される、またはそれによって応答される放射の少なくとも７０％を伝達する。一実施形態では、導電性部材１０２２および１０２４の厚さは約１００〜２００ｎｍの範囲である。放射が導電性部材１０２２および１０２４を透過する必要がないのであれば、もっと厚くてよく、例えば１０００ｎｍまで、あるいはさらに厚くてよい。
【０１０９】
基板構造体１２２２は図１２に示したように画素駆動回路の上に形成される。一実施形態では、基板構造体１２２２は井戸構造であり、別の実施形態では、基板構造体１２２２は液体ガイド構造体であり得る（すなわち、格子ではなくストリップ形態の形状を有する）。一実施形態では、基板構造体１２２２の少なくとも部分は電子部品１２８、１４８、１６８、またはそれらの任意の組合せと、選択トランジスタ１２２および駆動トランジスタ１２６の少なくとも一部分との間に存在する（例えば、選択トランジスタ１２２および駆動トランジスタ１２６の少なくとも半分）。別の実施形態では、選択トランジスタ１２２および駆動トランジスタ１２６ならびに容量性電子部品１２４を含む画素駆動回路の実質的にすべては、基板構造体１２２２によって被覆される。さらに別の実施形態では、選択トランジスタ１２２および駆動トランジスタ１２６のチャネル領域は基板構造体１２２２によって被覆される。
【０１１０】
図１３は図１２のライン１３−１３で切った断面図を含んでおり、基板構造体１２２２の一部と画素１６０内の下側の駆動トランジスタ１２６および容量性電子部品１２４との間の位置関係を示している。基板構造体１２２２は基板３００および導電性部材１０２２の部分の上に重なっている。基板構造体１２２２は、放射が次に形成される有機活性層へ送られ得るか、またはそこから送られ得る開口部のアレイを定めている。基板構造体１２２２内の開口部は導電性部材１０２２の部分を露出する。
【０１１１】
具体的な実施形態では、基板構造体１２２２は無機材料（例えば、二酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム等）または有機材料（例えば、フォトレジスト、ポリイミド等）、またはそれらの任意の組合せを含む。別の実施形態では、電子デバイスが操作されている間に環境光に対するコントラストを増大させるために基板構造体１２２は黒色層（例えば、炭素を含む層）を含むことができる。例示的な一実施形態では、基板構造体１２２２は１つまたは複数のレジスト層またはポリマー層から形成されてよい。このレジストは、例えば、ネガ型レジスト材料またはポジ型レジスト材料であってよい。
【０１１２】
レジストは従来の技術を用いて基板３００および導電性部材１０２２の上に堆積することができる。基板構造体１２２２は堆積されたものとしてパターン化されてよいか、またはブランケット層として堆積されかつ従来のリソグラフィ技術を用いてパターン化されてよい。特定の一実施形態では、基板構造体１２２２は断面図から見て約２〜１０μｍの厚さを有する。例示的な一実施形態では、基板構造体１２２２内の開口部は平面図から見て、約５０〜１００μｍの範囲の幅および約１００〜５００μｍの範囲の長さである。開口部の基板構造体１２２２の傾斜は導電性部材１０２２の表面に対して９０°未満、約９０°、または９０°超である。
【０１１３】
一実施形態では、次の有機層を形成する前に、基板構造体１２２２は表面処理を受けてよいか、または受けなくてもよい。従来のフッ素化表面処理を行って基板構造体１２２２の表面エネルギが低減されてよい。
【０１１４】
処理を続けて図１４に示したような実質的に完成された電子部品を形成する。有機層１４３０および第２の電極１４４２が基板３００の上に形成される。有機層１４３０は１つまたは複数の層を含んでよい。有機層１４３０は有機活性層１４３４を含み、任意には、電荷注入層、電荷輸送層、電荷阻止層、またはそれらの任意の組合せのうち任意の１つまたは複数を含んでよい。任意の電荷注入層、電荷輸送層、電荷阻止層、またはそれらの任意の組合せは、有機活性層１４３４と導電性部材１０２２との間、有機活性層１４３４と第２の電極１４４２との間、またはそれらの組合せの間に存在してよい。一実施形態では、正孔輸送層１４３２は導電性部材１０２２と有機活性層１４３４との間に存在する。
【０１１５】
有機層１４３０の形成は、ＯＬＥＤにおいて有機層を形成する際に使用される任意の１つまたは複数の技術を用いて実行される。正孔輸送層１４３２は約５０〜２００ｎｍの範囲の厚さを有し、有機活性層１４３４は約５０〜１００ｎｍの範囲の厚さを有する。一実施形態では、唯一の有機活性層がアレイにおいて用いられる。別の実施形態では、異なる有機活性層がアレイ内の異なる部分において用いられてよい。
【０１１６】
第２の電極１４４２は従来のＯＬＥＤにおいてカソードに使用される１つまたは複数の材料の１つまたは複数の層を含む。第２の電極１４４２は１つまたは複数の従来の堆積技術ならびに従来の堆積およびリソグラフィ技術を用いて形成される。一実施形態では、第２の電極１４４２は約０．１〜５．０μｍの範囲の厚さを有する。具体的な実施形態では、第２の電極１４４２はアレイ用の共通のカソードであり得る。
【０１１７】
図１４に示していない他の回路は、任意の数の先に記載した層または付加的な層を用いて形成されてよい。図示していないが、付加的な絶縁層および相互接続レベルはアレイの外部に存在し得る周辺領域（図示せず）において回路を可能にするように形成されてよい。そのような回路は列デコーダまたは行デコーダ、ストローブ（例えば、列アレイストローブ、行アレイストローブ）、またはセンス増幅器を含んでよい。別の場合には、そのような回路は図１４に示した任意の層の形成前、形成中、または形成後に形成されてよい。一実施形態では、第２の電極１４４２はＶｓｓライン１３８の一部である。
【０１１８】
乾燥剤１４６４を有する蓋１４６２を基板３００のアレイ外部の場所（図１４には示さず）に取り付けて、実質的に完成されたデバイスを形成する。空隙１４６６が第２の電極１４４２と乾燥剤１４６４との間にあってもよいか、またはなくてもよい。蓋および乾燥剤に使用される材料ならびに取付け方法は従来のものである。
【０１１９】
４．他の実施形態
上記実施形態は単色ディスプレイまたはフルカラーディスプレイを含むＡＭＯＬＥＤディスプレイによく適している。さらに、本願明細書に記載の概念を他のタイプの放射放出電子部品に使用することができる。他の放射放出電子部品はＩＩＩ−Ｖ族またはＩＩ−ＶＩ族ベースの無機放射放出部品などの、受動マトリスディスプレイ光パネル、無機ＬＥＤを含むことができる。一実施形態では、放射放出電子部品は可視光スペクトル内にある放射を放出してよく、別の実施形態では、放射放出電子部品は可視光スペクトル外の放射（例えば、ＵＶまたはＩＲ）を放出してよい。
【０１２０】
別の実施形態では、本願明細書に記載の概念は他のタイプの電子デバイスに拡大されてよい。一実施形態では、センサアレイは放射応答電子部品のアレイを含んでよい。一実施形態では、異なる放射応答電子部品は同じかまたは異なる活性材料を有してよい。このような活性材料の応答は経時的に変化してよい。さらに、センサアレイの一部は、種々の波長、種々の放射強度、またはそれらの組合せを受け取る種々の部分を含んでよい。放射放出電子部品を有する電子デバイスと同様、放射応答電子部品を有する電子デバイスの寿命は、より長い耐用寿命を有し得る。
【０１２１】
放射は基板３００、蓋１４６２、またはその両方を透過され得る。蓋１４６２に放射を透過させる場合、蓋は放射の少なくとも７０％を透過させるであろう。乾燥剤１４６４は放射が蓋１４６２を介して有機活性層１４３４から放出されるかまたはそれによって受け取られるように、放射の少なくとも７０％を透過させるように修正され得る。例えば、乾燥剤は有機活性層１４３４ではなく、基板構造体１３２２の上に重なってよい。別の実施形態では、導電性部材１０２２および１４４２の組成は逆であってよい。この実施形態では、カソードは共通のアノードに比べて基板３００に近い。画素駆動回路および発光部品間の相互接続はそのような構造体のために変形されてよい。
【０１２２】
容量性電子部品１２４の容量は導電性部材２２４の任意の１つまたは複数とそれに重なる導電性部材７３６、７５６、または７７６との間の重なりにおいて増大または低減され得る。例えば、容量性電子部品１２４の一部である導電性部材２２４、７３６、７５６、７７６、またはそれらの任意の組合せの部分は、図９および１０に示したものに比べ、狭い、幅広い、長い、または短いものであってよい。容量性電子部品１２４の容量の変更は駆動トランジスタ１２６と別個になされてよいか、またはなされなくてもよいことに留意されたい（例えば、駆動トランジスタ１２６内にあるか、駆動トランジスタ１２６とのコンタクト構造体である導電性部材２２４、７３６、７５６、７７６、またはそれらの任意の組合せの部分）。
【０１２３】
同じく、駆動トランジスタ１２６の電子的特性は活性領域５２６の長さ（例えば、活性領域５２６の長さ）を変えることによって変更され得る。駆動トランジスタ１２６の電子的特性の変化は容量性電子部品１２４と別個になされてよいか、またはなされなくてもよいことに留意されたい（例えば、容量性電子部品１２４の一部である導電性部材２２４、７３６、７５６、７７６、またはそれらの任意の組合せの部分）。
【０１２４】
厚さ、幅、および長さを含む多くの寸法をいくつかの実施形態に関して記載した。本発明の範囲はその寸法または寸法の範囲に限定されるものではない。本願明細書を読めば、当業者は他の寸法を用いることができることを理解するであろう。
【０１２５】
５．利点
本願明細書に記載のレイアウトおよび電子部品構造体は、画素内の空間をより有効に使用して、従来の画素に比べて画素の開口率を増大できるようにする。一実施形態では、各画素内では、容量性電子部品１２４および駆動トランジスタ１２６は相互に実質的に同一境界である。そのような構成によって、最小寸法の分離を容量性電子部品１２４と駆動トランジスタ１２６との間で維持する必要がないので、画素駆動回路が画素内で占める面積をより小さくすることが可能となる。また、選択トランジスタ１２２および駆動トランジスタ１２６の長さは画素の異なる側に沿っている。
【０１２６】
少なくとも４０％の開口率が達成され得る。一実施形態では、開口率は少なくとも５０％であり、具体的な一実施形態では、開口率は約５３％であり、さらにより具体的な実施形態では、開口率は約５５％である。このような開口率は従来のボトムエミッション有機電子デバイスでは達成されなかった。開口率が大きくなれば、駆動トランジスタ１２６および電子部品１２８、１４８および１６８を含む画素回路をより弱い条件（すなわち、低い電流）で動作させることができ、さらに所望の強度を得ることができる。電流を低減させれば、駆動トランジスタ１２６および電子部品１２８、１４８、および１６８が急速には劣化されないので、電子デバイスの寿命が延びる。
【０１２７】
一般的な説明または実施形態に記載したすべての行為が必要というわけではなく、特定の行為の一部は必要とされなくてよく、また上記のものに加えてさらなる行為が行われてよいことに留意されたい。またさらに、行為の各々が列挙された順序は、必ずしもそれが実行される順序ではい。本願明細書を読めば、当業者は自分の特定の必要性または要望にどの行為を使用することができるかを決定することができる。
【０１２８】
上記明細書では、具体的な実施形態を参照して本発明を記載した。しかし、当業者は種々の変形および変更が添付の特許請求の範囲に記載の本発明の範囲から逸脱することなくなされ得ることを理解する。したがって、本明細書および図面は限定的意味ではなく例示的なものとみなされるべきであり、そのような変形はすべて本発明の範囲に含まれることが意図される。
【０１２９】
任意の１つまたは複数の有利、１つまたは複数の他の利点、１つまたは複数の問題に対する１つまたは複数の解決策、またはそれらの任意の組合せを、１つまたは複数の具体的な実施形態に関して記載してきた。しかし、有利、利点、問題に対する解決策、または任意の有利、利点、または解決策を想起させ得るか、または顕著にさせ得る任意の要素は、添付の特許請求の範囲の決定的、必要な、または不可欠な特徴または要素であると解釈されるべきではない。
【０１３０】
明確にするために別個の実施形態に関連して上および下に記載した本発明の特定の特徴は、単一の実施形態として組み合わせて提供されてもよいことを理解されたい。逆に、簡略化するために単一の実施形態に関連して記載される本発明の特徴は、別個または任意の副結合で提供されてもよい。さらに、範囲の点で記載した値の参照は、その範囲内のすべての値を含む。
【図面の簡単な説明】
【０１３１】
【図１】電子デバイス内に画素回路を含んだものを示す回路図である。
【図２】基板の上に導電性部材の第１のセットを形成後のアレイの一部を示す平面図である。
【図３】基板の上に導電性部材の第１のセットを形成後のアレイの一部を示す断面図である。
【図４】ゲート誘電体層、第１の半導体層、および第２の半導体層を形成後の図３のアレイの一部を示す断面図である。
【図５】第１および第２の半導体層をパターン化後の図２および図４のアレイの一部を示す平面図である。
【図６】第１および第２の半導体層をパターン化後の図２および図４のアレイの一部を示す断面図である。
【図７】第１および第２の半導体層の部分の上に導電性部材の第２のセットを形成後の図５および図６のアレイの一部を示す平面図である。
【図８】第１および第２の半導体層の部分の上に導電性部材の第２のセットを形成後の図５および図６のアレイの一部を示す断面図である。
【図９】第２の半導体層の一部をエッチングして第１の半導体層内にチャネル領域を形成後の図８のアレイの一部を示す断面図である。
【図１０】基板の部分の上に導電性部材の第３のセットを形成後の図７および図９のアレイの一部を示す平面図である。
【図１１】基板の部分の上に導電性部材の第３のセットを形成後の図７および図９のアレイの一部を示す断面図である。
【図１２】少なくとも画素駆動回路の部分上に基板構造体を形成後の図１０および１１のアレイの一部を示す平面図である。
【図１３】少なくとも画素駆動回路の部分上に基板構造体を形成後の図１０および１１のアレイの一部を示す断面図である。
【図１４】実質的に完成された電子デバイス形成後の図１３のアレイの一部を示す断面図である。
【図１】
2006189851.tif 000003
【図２】
2006189851.tif 000004
【図３】
2006189851.tif 000005
【図４】
2006189851.tif 000006
【図５】
2006189851.tif 000007
【図６】
2006189851.tif 000008
【図７】
2006189851.tif 000009
【図８】
2006189851.tif 000010
【図９】
2006189851.tif 000011
【図１０】
2006189851.tif 000012
【図１１】
2006189851.tif 000013
【図１２】
2006189851.tif 000014
【図１３】
2006189851.tif 000015
【図１４】
2006189851.tif 000016