(57)【要約】【課題】電力変換装置を構成する逆阻止ＩＧＢＴの発生損失を低減し、電力変換装置の効率向上を図る。【解決手段】逆阻止型ＩＧＢＴＱｕｒ，Ｑｒｕを互いに逆並列に接続した双方向スイッチＳＷｒをスイッチング素子とする電力変換装置において、素子Ｑｕｒ，Ｑｒｕのゲート端子に流れる電流を個別に検出する電流検出手段ＣＴｆ，ＣＴｒと、検出された電流値を比較する比較手段とを設け、逆電圧が印加されているＩＧＢＴを検出してそのゲート電圧をオンとすることで、漏れ電流を低減できるようにする。【選択図】図４Ａ
2006166582.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ−エミッタ間に印加される順方向の電圧は、ゲート駆動回路からゲート端子に対して順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を、互いに逆並列に接続した双方向スイッチからなる電力変換装置において、
互いに逆並列に接続される前記逆阻止型半導体素子のゲート端子に流れる電流を個別に検出する電流検出手段と、検出された電流値を比較する比較手段とを設けたことを特徴とする電力変換装置。
【請求項２】
前記比較手段による比較結果に応じて前記逆阻止型半導体素子のオン・オフを決定することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記電流検出手段の出力を、前記双方向スイッチを構成し逆阻止型半導体素子対応に設けられるゲート駆動回路にそれぞれ入力するとともに、前記比較手段をゲート駆動回路に設け、この比較手段にて前記検出された電流値を比較することを特徴とする請求項１または２に記載の電力変換装置。
【請求項４】
前記電流検出手段の出力を全て制御装置に取り込み、制御装置による演算結果に応じて前記逆阻止型半導体素子のオン・オフを決定することを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、双方向スイッチを用いた電力変換装置、例えば、交流から任意の交流電力に直接変換するマトリックスコンバータ（またはサイクロコンバータ）などの電力変換装置、特にスイッチング素子として用いられる逆阻止型半導体素子の駆動方式を改良した電力変換装置に関する。
【背景技術】
【０００２】
現在最も多く使用されている変換装置は例えば図９（ａ）のように、交流電源ＶｓをスイッチＳｒｐ，Ｓｒｎ，Ｓｓｐ，Ｓｓｎ，Ｓｔｐ，Ｓｔｎにより任意にオン・オフさせることで一旦直流に変換し、直流に変換された電力をスイッチＳｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを任意にオン・オフさせて負荷Ｍに供給するタイプである。
一般的な交流交流直接変換装置としては、例えば図９（ｂ）のようなマトリックスコンバータ（またはサイクロコンバータ）がある。これは、電源Ｖｓと負荷Ｍの間に、双方向スイッチＳｒｕ，Ｓｒｖ，Ｓｒｗ，Ｓｓｕ，Ｓｓｖ，Ｓｓｗ，Ｓｔｕ，Ｓｔｖ，Ｓｔｗを図示のように接続することで、交流電源Ｖｓから供給される交流電力を任意の交流に直接変換して、負荷Ｍへ供給するものである。
【０００３】
図９（ｂ）では、図９（ａ）に比べてスイッチが多くなる反面、図９（ａ）のような大きな容量を持つコンデンサＣｄｃが不要になることで、電力変換装置の小型化と長寿命化が期待できる。
図９（ｂ）で用いるスイッチとしては、双方向にオン・オフ制御できるデバイスが必要になる。ところで、電力変換装置に使用されるスイッチングデバイスは、サイリスタを始めＧＴＯサイリスタ、トランジスタ、ＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）などから、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が最も主流となってきた。ＭＯＳＦＥＴを用いたスイッチ回路は、例えば特許文献１に開示されている。
【０００４】
しかしながら、一般のＩＧＢＴは逆方向の耐圧がないため、ダイオードを逆並列に接続する。図１０（ａ）に示すような任意のスイッチＳｉｊ（ｉ＝ｒ，ｓ，ｔ、ｊ＝ｕ，ｖ，ｗ）をＩＧＢＴで実現するためには、例えば図１０（ｂ）のようにＩＧＢＴを互いに逆直列にして用いられる。なお、図１０（ｂ）ではスイッチＳｉｊに流れる電流は、ＩＧＢＴＱｆ→ダイオードＤｒまたはＩＧＢＴＱｒ→ダイオードＤｆのように、２つのデバイスを通流することになる。このため、電流が流れることによってデバイスに発生する損失が２倍になるため、効率の低下を招く。
【０００５】
その解消を図るため、近年逆方向の耐圧を持つ逆阻止型ＩＧＢＴが開発され、この逆阻止型ＩＧＢＴを用いることで電流の流通経路が１つになり、効率を向上させることができる。逆阻止型ＩＧＢＴを用いたスイッチを、図１０（ｃ）に示す。
一方、図９（ｂ）のようなマトリックスコンバータを制御する場合の、双方向スイッチＳｉｊに対するオン・オフ制御指令については、特に次の２点に注意する必要がある。（１）電源Ｖｓの短絡を防止するために、デッドタイムを設ける。
（２）負荷Ｍの開放を防止するために、負荷電流を転流させる重なり期間を設ける。
【０００６】
転流パターンについては、例えば特許文献２，３に開示されている。図１２，１３を参照して転流モードについて説明する。説明を簡単にするため、スイッチ回路として、図１２に示すような回路Ｍｕを用いるものとし、これを逆阻止ＩＧＢＴで構成した例を同図（ａ）に示す。
いま、電源ＶｓのＲ，Ｓ，Ｔ相電圧を、図１２（ｂ）に示すＶｒ，Ｖｓ，Ｖｔで示す３相波形とすると、期間IIIの時刻ｔ０においてそれぞれＥｒ，Ｅｓ，Ｅｔで示される電圧の関係は、Ｅｒ＞Ｅｓ＞Ｅｔである。
【０００７】
図１３（ａ）はＱｒｕ，Ｑｕｒにオン指令が与えられ、Ｑｕｒに電流が流れている状態を示す。ここでＱｒｕにもオン指令が与えられているが、電流方向が逆方向なので電流は流れない。この状態から、Ｅｓ⇒Ｖｕに負荷電流が転流する状態を説明する。
まず、図１３（ｂ）のようにＱｕｓにオン指令を与える。Ｅｒ＞Ｅｓであるから、Ｑｕｓには逆方向に電圧が印加されており、負荷電流の状態は変化しない。
【０００８】
次に、図１３（ｃ）のように、Ｑｕｒにオフ指令を与える。負荷電流は、電流を継続しようとするため、Ｑｕｓを介してＥｓ⇒Ｖｕに転流する。ＱｕｒがオフしＱｕｓが通流したため、ＱｕｒにはＥｒ−Ｅｓの電圧が順方向に印加される。したがって、逆並列に接続されているＱｒｕには逆方向に電圧が印加される。
ついで、図１３（ｄ）のように、Ｑｓｕにオン指令を与える。先にＱｕｓがオンしているため、また、Ｑｓｕは負荷電流の方向と逆向きであるから、負荷電流の状態は変化しない。
さらに、図１３（ｅ）のように、Ｑｒｕにオフ指令を与える。Ｑｒｕには電圧が逆方向に印加されているため、負荷電流の状態は変化しない。
【０００９】
図１３で転流状態の例について説明したが、転流状態を変化させるためには、４つの素子へのオン・オフ指令を変化させるタイミングがあり、さらには電源短絡防止のためのデッドタイム（図１３の例では、ＱｕｒとＱｓｕの同時オン指令防止）、負荷電流開放防止のための重なり期間（図１３の例では、ＱｕｒとＱｕｓの同時オン期間）を設ける必要がある。一方、４つの素子へのオン・オフ信号変化のタイミングで負荷電流の状態が変化するのは、或る１素子のオン・オフ指令が変化したときのみ（図１３の例では、（ｃ）のみ）である。
【００１０】
【特許文献１】特開２０００−２６９３５３号公報
【特許文献２】特開２００３−３３３８５１号公報
【特許文献３】特開２００４−２２９４９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、逆阻止ＩＧＢＴには次のような問題がある。すなわち、図１１のように逆阻止ＩＧＢＴに逆方向の電圧が印加（ＶＣＥ＜０）されている場合は、ゲート端子のオン・オフ信号にかかわらず電流を阻止するが、逆方向に電圧が印加されているときの漏れ電流Ｉｒｅａｋは、ゲート端子にオン信号が与えられているときに比べ、オフ信号が与えられているときの方が大きい（この点について、必要ならば「ＯＨＭ２００３年４月号」ｐ．５４〜５６“新しいパワーデバイス  マトリックスコンバータに適用される逆阻止ＩＧＢＴ”の項参照されたい）。
【００１２】
したがって、逆電圧が印加されている期間にオフ信号が与えられると、漏れ電流が大きいため逆阻止ＩＧＢＴの発生損失が増え、装置の効率低下につながるという問題がある。
また、各逆阻止ＩＧＢＴの電圧印加方向を検出する簡単な手段として、逆阻止ＩＧＢＴの両端に抵抗による分圧回路を接続するものが考えられるが、外部回路が大きくなるだけでなく、例えば制御信号の伝達などに絶縁回路が必要になること、双方向に電圧を検出する必要があるなど、装置の大型化，コストアップにつながるという問題がある。
したがって、この発明の課題は、電力変換装置を構成する逆阻止ＩＧＢＴの発生損失を低減し、電力変換装置の効率を向上させることにある。
【課題を解決するための手段】
【００１３】
このような課題を解決するため、請求項１の発明では、コレクタ−エミッタ間に印加される順方向の電圧は、ゲート駆動回路からゲート端子に対して順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を、互いに逆並列に接続した双方向スイッチからなる電力変換装置において、
互いに逆並列に接続される前記逆阻止型半導体素子のゲート端子に流れる電流を個別に検出する電流検出手段と、検出された電流値を比較する比較手段とを設けたことを特徴とする。
【００１４】
上記請求項１の発明においては、前記比較手段による比較結果に応じて前記逆阻止型半導体素子のオン・オフを決定することができ（請求項２の発明）、請求項１または２の発明においては、前記電流検出手段の出力を、前記双方向スイッチを構成し逆阻止型半導体素子対応に設けられるゲート駆動回路にそれぞれ入力するとともに、前記比較手段をゲート駆動回路に設け、この比較手段にて前記検出された電流値を比較することができる（請求項３の発明）。また、請求項１の発明においては、前記電流検出手段の出力を全て制御装置に取り込み、制御装置による演算結果に応じて前記逆阻止型半導体素子のオン・オフを決定することができる（請求項４の発明）。
【００１５】
この発明は、上記課題を解決するため、ＩＧＢＴのゲート電流特性を利用するものと言える。図７にＩＧＢＴとその駆動回路例を示し、図８にＩＧＢＴのゲート電荷の特性を示す。
一般に、ＩＧＢＴはゲート端子とエミッタ端子間に、任意に電圧を印加することでＩＧＢＴに流れる電流を制御することができる。通常は、制御装置からのオン・オフ信号に基き、ゲート駆動回路（ＧＤＵ）と呼ばれる増幅器などによりＩＧＢＴのゲート電圧を制御する。
【００１６】
ＩＧＢＴの各端子間には図７（ａ）のように、浮遊容量Ｃｇｅ，Ｃｃｇ，Ｃｃｅが存在する。ゲート電圧ＶＧＥをステップ関数で与えると、オン時にはＣｇｅに電荷を充電すると同時にコレクタ・エミッタ間に印加されるコレクタ電圧ＶＣＥが減少することでＣｃｇに充電する動作をするため、図８（ａ）のようにゲート電圧ＶＧＥが一定になる期間が存在する。また、オフ時においても同様に、Ｃｇｅの電荷を放電すると同時にコレクタ電圧ＶＣＥが増加することで、Ｃｃｇの電荷を放電する方向にゲート電流ＩＧが流れ、ゲート電圧ＶＧＥが一定になる期間が存在する。
【００１７】
上記のような現象は、図８（ａ）のようにコレクタ電圧ＶＣＥが大きいほどＣｃｇは大きくなり、その結果、ゲート電流ＩＧの電荷量Ｑｇが大きくなる。例えば、図８（ａ）においてＶＣＥがｘ＜ｚの場合、図８（ｂ）のようにＱｇが大きくなる。その結果、ゲート電流ＩＧは図８（ｂ）のように、ｘ（Ｑｇ１）からｚ（Ｑｇ３）のように波形が変化することになる。
【００１８】
一方、逆阻止ＩＧＢＴも、順方向の電圧に対しては、通常のＩＧＢＴと同様の動作となる。例えば、ＩＧＢＴはゲート端子とエミッタ端子間に順電圧を与えれば電流は通流し、ＩＧもＱｇも一般のＩＧＢＴと同じになる。
このような特徴と、逆阻止ＩＧＢＴに対し逆方向に電圧が印加されているときに、ゲート端子にオン信号を与えれば漏れ電流が減少する特性を利用して、電力変換装置の高効率化を図る、と言うのがこの発明の課題と言える。
【発明の効果】
【００１９】
この発明によれば、逆阻止ＩＧＢＴの漏れ電流特性、およびＩＧＢＴスイッチング時のゲート電流変化の特性に着目することで、逆電圧となっているＩＧＢＴを小型かつ安価な構成で検出することが可能となり、マトリックスコンバータ等の電力変換装置の効率向上を図ることができる。
【発明を実施するための最良の形態】
【００２０】
図１はこの発明の原理を示す回路構成図である。
ここでは、逆阻止ＩＧＢＴＱｒｕ，Ｑｕｒを互いに逆並列に接続して双方向スイッチＳＷｒを構成する。各逆阻止ＩＧＢＴのゲート−エミッタ間には、図示されない制御装置から入力されるオン・オフ信号にもとづき、ゲート電圧を出力するゲート駆動回路ＧＤＵｆ，ＧＤＵｒが接続されている。また、Ｑｒｕ，Ｑｕｒに流れるゲート電流を検出するために電流検出器ＣＴｆ，ＣＴｒを挿入し、その出力信号を判定回路ＩＧＣに入力する。ＣＴｆ，ＣＴｒの出力信号は積分回路Ｉ、サンプルホールド回路Ｓ／Ｈを介して比較器Ｃｍｐに入力される。
【００２１】
図２Ａは図１の応用例を示す回路図、図２Ｂはその動作波形図である。
図２Ａは図１の双方向スイッチＳＷｒと同じ構成の双方向スイッチＳＷｓを、ＳＷｒと直列に接続し、その直列接続回路を可変電源Ｅｒ−ｓに接続するとともに、ＳＷｒとＳＷｓとの接続点とＥｒ−ｓの負極端子間に負荷Ｌを接続したものである。なお、ＳＷｓについてもゲート駆動回路ＧＤＵｆ，ＧＤＵｒと判定回路ＩＧＣが設けられるが、ここでは図示を省略している。
【００２２】
いま、図２Ｂのようにｒ群スイッチにオン指令を与え、Ｅｒ−ｓからＱｒｕを介して負荷Ｌに電流Ｉｏ１が流れている状態から、ｒ群スイッチをオフしｓ群スイッチをオンに切り換える場合について説明する。
ｒ群スイッチがオンのときはＳＷｒをオン、すなわちＱｒｕとＱｕｒをオンさせる。次に、ｒ群スイッチからｓ群スイッチに切り換えるときに、電源短絡および負荷開放を防止するために、以下のようにスイッチを切り換える。
（１）時刻ｔ０でＱｓｕにオン信号を入力する。Ｑｓｕには逆電圧が印加されるため、ＱｓｕのＶＣＥは減少しない。したがって、帰還容量によるＱｇの増加はない。
【００２３】
（２）時刻ｔ１でＱｒｕにオフ信号を入力する。Ｑｒｕはオフしようとし、コレクタ電圧が上昇する。このため、帰還容量を充電する動作が発生するため、図２ＢのようにＱｇが増加する。また、Ｑｒｕのコレクタ電圧が上昇すると、Ｑｕｒに逆電圧が印加される。
さらに、負荷Ｌは電流Ｉｏ１によって蓄えられたエネルギーを放出するために、上記（１）でオン信号によりオンしているＱｓｕを介して電流Ｉｏ２が流れる（図２Ａ参照）。
（３）時刻ｔ２でＱｕｓにオン信号を入力する。（２）でＱｓｕがオンしていることから、Ｑｕｓの飽和電圧ＶＣＥ（ｓａｔ）分のみ逆電圧が印加されている。したがって、Ｑｇの増加はない。
（４）時刻ｔ３でＱｕｒにオフ信号を入力する。Ｑｕｒには逆電圧が印加されているため、オンしない。したがって、Ｑｇの増加はない。
【００２４】
以上のように、Ｑｇの増加はＱｒｕのみである。判定回路ＩＧＣは、Ｑｒｕ，Ｑｕｒのゲート電流を検出する電流検出器ＣＴｆ，ＣＴｒを、積分回路Ｉで積分することでＱｇを測定する。そして、時刻ｔ３以降に各サンプルホールド回路Ｓ／Ｈで検出した信号を、比較器Ｃｍｐで比較することで、どちらの素子がターンオフしたかが判断できる。例えば図２Ｂの場合、ＱｇはＱｒｕ＞Ｑｕｒであるから、Ｑｒｕがターンオフしたことが分かる。すなわち、Ｑｒｕと並列に接続されているＱｕｒには、逆電圧が印加されていることになる。
【００２５】
図２Ａ，２Ｂでは、双方向スイッチＳＷｒのスイッチング動作により転流する動作について説明したが、図３ＡのようにＳＷｒとＳＷｓとの接続点とＥｒ−ｓの正極端子間に負荷Ｌが接続され、ＳＷｓがスイッチングする場合についても、上記と同様に検出することができる。
また、図３Ｂのように、可変電源Ｅｒ−ｓの代わりに交流電源Ｅｒ−ｓを接続した場合も、ＱｒｕとＱｕｒの動作が反転するだけなので、同様に検出可能である。さらに、図３Ｃのように、ＳＷｓがスイッチングする場合についても同様である。この考え方は３相交流電源の場合も同様に成立し、したがって図９（ｂ）に示すマトリックスコンバータにも適用できることは明らかである。
【００２６】
図４Ａに、この発明の実施の形態を示す。以下では、図１との相違点について主として説明する。
図４Ａのように、判定回路ＩＧＣの出力電圧ＶｓはＧＤＵｆへ、またＶｓの反転信号はＧＤＵｒに入力される。各ＧＤＵｆ，ＧＤＵｒに入力されたＶｓは、フォトカプラＰＣを介して、制御装置からのオン・オフ信号とともにオア回路ＯＲに入力され、増幅器Ａｓに入力される。
【００２７】
図４Ｂは図４Ａの動作を説明するための波形図である。なお、これは先の図２Ａのように構成した場合のものである。
図４Ｂにおいて、Ｑｒｕのゲート電流に、帰還電流の放電によりゲート電荷Ｑｇが重畳する。よって、各ゲート電流の積分値はＱ＝∫ｉｄｔであるから、
Ｑｇ（Ｑｒｕ）＜Ｑｇ（Ｑｕｒ）
となる時刻ｔ３以降に、サンプルホールド回路Ｓ／Ｈを介して比較器Ｃｍｐの出力Ｖｓは負となる。したがって、判定回路ＩＧＣの出力電圧ＶｓはＧＤＵｆ，ＧＤＵｒに互いに反転した信号が入力され、フォトカプラＰＣで絶縁された後、オア回路ＯＲでオン・オフ信号とのオアがとられる。
【００２８】
Ｑｒｕ，Ｑｕｒは、時刻ｔ３以降ではオフ信号が入力されているから、判定回路ＩＧＣの出力が負になった方、ここではＱｕｒのゲート電圧がオンとなる。Ｑｕｒには逆電圧が印加されているから電流を流すことはなく、また、逆電圧時にゲート電圧をオンさせていることから、図１３の説明より漏れ電流Ｉｒｅａｋが減少し、ＩＧＢＴの発生損失が低減される。この図４Ａに示す回路は図２Ａと同様に、図３Ａ〜３Ｃの場合にも適用できることは明らかであり、したがって図９（ｂ）のマトリックスコンバータにも適用できるのは勿論である。
【００２９】
図５にこの発明の別の実施の形態を示す。図示のように、ゲート駆動回路ＧＤＵｆ，ＧＤＵｒに判定回路ＩＧＣの機能を持たせるようにしたものと言える。
図５（ａ）ではＱｒｕ，Ｑｕｒのゲート電流を検出する電流検出器ＣＴｆ，ＣＴｒの出力信号を、互いに逆並列に接続されている逆阻止ＩＧＢＴのゲート駆動回路ＧＤＵｆ，ＧＤＵｒに入力する。ここで、電流検出器ＣＴｆ，ＣＴｒは電気的に絶縁されているので、逆並列に接続されているゲート駆動回路ＧＤＵｆ，ＧＤＵｒに入力することができる。
【００３０】
図５（ａ）にはゲート駆動回路ＧＤＵｆのみを詳細に示しているが、これにＱｒｕ，Ｑｕｒのゲート電流検出信号を入力し、積分器Ｉ，サンプルホールド回路Ｓ／Ｈを介して比較器Ｃｍｐに与える。図４Ａ，Ｂと同様に比較器Ｃｍｐの出力Ｖｓより、Ｑｒｕがターンオフしたことを検出したとき、Ｑｕｒには逆電圧が印加されているから、オア回路ＯＲによりオン・オフ信号との論理和がとられ、Ｑｕｒのゲート電圧はオンになる。Ｑｕｒには逆電圧が印加されているため負荷電流は流れず、また、図５（ｂ）の漏れ電流特性より漏れ電流Ｉｒｅａｋは減少することになる。以上の動作は、ＧＤＵｒについても同様である。
【００３１】
また、図５（ｃ）のように、期間IIIの時刻ｔ０以降はＶｒとＶｓの電位差Ｅｒ−ｓは小さくなる。したがって、ＶＣＥが小さくなるから、例えばＱｒｕのターンオフ時のゲート電流から検出される電荷量Ｑｇも、図８（ａ）の特性にしたがって小さくなるので、比較器Ｃｍｐの出力電圧Ｖｓは小さくなる。その結果、オア回路ＯＲの入力はＨ（ハイ）レベルのしきい値まで達しないので、Ｌ（ロー）レベルとなる。よって、期間IIIからIVに
遷移する直前では、逆電圧のゲートをオンしなくなる。ただし、図５（ｂ）の特性より、印加される逆電圧が小さいので、漏れ電流Ｉｒｅａｋも小さく効率低下には寄与しない。なお、図５（ａ）では判定回路をゲート駆動回路に設けるようにしたが、電流検出器の出力は主回路とは絶縁されていることから、図６（ａ）のように制御装置に取り込み、その演算器の結果に応じてオン・オフを決定するようにしても良い。
【図面の簡単な説明】
【００３２】
【図１】この発明の原理を示す構成図
【図２Ａ】図１の応用例を示す回路図
【図２Ｂ】図２Ａの動作を説明する波形図
【図３Ａ】図２Ａの第１変形例を示す回路図
【図３Ｂ】図２Ａの第２変形例を示す回路図
【図３Ｃ】図２Ａの第３変形例を示す回路図
【図４Ａ】この発明の実施の形態を示す回路図
【図４Ｂ】図４Ａの動作を説明する波形図
【図５】この発明の別の実施の形態を説明する説明図
【図６】この発明の他の実施の形態を説明する説明図
【図７】ＩＧＢＴとその駆動回路例を示す説明図
【図８】ＩＧＢＴのゲート電荷を説明する説明図
【図９】一般的なコンバータ例を示す回路図
【図１０】双方向スイッチの説明図
【図１１】逆阻止ＩＧＢＴの漏れ電流特性説明図
【図１２】電力変換装置の一般的な例を示す回路図
【図１３】図１２の動作を説明する遷移図
【符号の説明】
【００３３】
Ｑｒｕ，Ｑｕｒ，Ｑｕｓ，Ｑｓｕ…ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＣＴｆ，ＣＴｒ…電流検出器、ＧＤＵｆ，ＧＤＵｒ…ゲート駆動回路、ＩＧＣ…判定回路、Ｉ…積分回路、Ｓ／Ｈ…サンプルホールド回路、Ｌ…負荷、Ｅｒ−ｓ…可変電源、Ｃｍｐ…比較器、ＰＣ…フォトカプラ、Ａｓ…増幅器、ＯＲ…オア回路。
【図１】
2006166582.tif 000003
【図２Ａ】
2006166582.tif 000004
【図２Ｂ】
2006166582.tif 000005
【図３Ａ】
2006166582.tif 000006
【図３Ｂ】
2006166582.tif 000007
【図３Ｃ】
2006166582.tif 000008
【図４Ａ】
2006166582.tif 000009
【図４Ｂ】
2006166582.tif 000010
【図５】
2006166582.tif 000011
【図６】
2006166582.tif 000012
【図７】
2006166582.tif 000013
【図８】
2006166582.tif 000014
【図９】
2006166582.tif 000015
【図１０】
2006166582.tif 000016
【図１１】
2006166582.tif 000017
【図１２】
2006166582.tif 000018
【図１３】
2006166582.tif 000019