(57)【要約】      （修正有）【課題】蓄積コンデンサの上部電極と下部電極との間に存在する無用な粒子に起因する漏洩電流を防止する修復方法を有する薄膜トランジスタアレイ基板を提供する。【解決手段】基板２１０と、複数の走査線２２０と、複数のデータ線２３０と、複数の薄膜トランジスタ２４０と、複数の画素電極２５０と、複数の共通線２６０と、パターン上部電極２７０とを備えた薄膜トランジスタアレイ基板２００において、前記画素電極２５０の各々と前記共通線２６０の重複部には、前記画素電極２５０に接続された複数の副上部電極２７２を備え、前記複数の副上部電極２７２と前記共通線２６０との間に蓄積コンデンサを形成し、修復が必要な場合には前記画素電極２５０と前記複数の副上部電極２７２との間に開口部２５２を設ける事で電気接続を切断することが可能な構造とする。【選択図】図６
2006047957.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、
複数の薄膜トランジスタと、
複数の画素電極と、
前記基板上に配置された複数の共通線と、
前記画素電極の各々と前記複数の共通線の内の一つの共通線との間に配置されたパターン上部電極と、を備え、
前記パターン上部電極は複数の副上部電極をさらに備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、
前記画素電極の各々の部分域は前記複数の共通線の内の一つの共通線の上部に配置され、
前記副上部電極の各々の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続される、薄膜トランジスタアレイ基板。
【請求項２】
前記パターン上部電極は複数のネック部をさらに備え、前記ネック部の各々は、一対の隣接する前記副上部電極を接続する、請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記複数の画素電極の内の一つの画素電極は、前記副上部電極の各々の前記部分域の周囲に配置される少なくとも一つの開口をさらに備える、請求項１または２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記開口は、縞模様、Ｌ字状またはＵ字状を有する、請求項３に記載の薄膜トランジスタアレイ基板。
【請求項５】
前記開口の各々の部分は前記副上部電極の上方にあるとともに、該開口の前記部分の残余部分は、前記副上部電極の外側の範囲の上方にある、請求項３または４に記載の薄膜トランジスタアレイ基板。
【請求項６】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、
複数の薄膜トランジスタと、  
複数の画素電極と、
前記画素電極の各々と前記複数の走査線の内の一つの走査線との間に配置されたパターン上部電極と、を備え、
前記パターン上部電極は複数の副上部電極をさらに備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、前記画素電極の各々の部分域は前記複数の走査線の内の一つの走査線の上部に配置され、
前記副上部電極の各々の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続される、薄膜トランジスタアレイ基板。
【請求項７】
前記パターン上部電極は複数のネック部をさらに備え、前記ネック部の各々は、一対の隣接する前記副上部電極を接続する、請求項６に記載の薄膜トランジスタアレイ基板。
【請求項８】
前記複数の画素電極の内の一つの画素電極は、前記副上部電極の各々の前記部分域の周囲に位置する、少なくとも一つの開口をさらに備える、請求項６または７に記載の薄膜トランジスタアレイ基板。
【請求項９】
前記開口は、縞模様、Ｌ字状またはＵ字状を有する、請求項８に記載の薄膜トランジスタアレイ基板。
【請求項１０】
前記開口の各々の部分は前記副上部電極の上方にあるとともに、該開口の前記部分の残余部分は、前記副上部電極の外側の範囲の上方にある、請求項８または９に記載の薄膜トランジスタアレイ基板。
【請求項１１】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、
複数の薄膜トランジスタと、
複数の画素電極と、
前記基板上に配置された複数の共通線と、
前記画素電極の各々と前記複数の共通線の内の一つの共通線との間に配置されたパターン上部電極と、を備え、
前記パターン上部電極は複数の副上部電極をさらに備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、
前記画素電極の各々の部分域は前記複数の共通線の内の一つの共通線の上部に配置され、
前記副上部電極の各々の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続され、前記副上部電極は前記共通線と結合して複数のコンデンサを形成し、
該複数のコンデンサの内の一つのコンデンサが欠陥を有するコンデンサである場合、該欠陥を有するコンデンサの副上部電極は前記複数の画素電極の内の一つの画素電極から電気的に絶縁され、その他の副上部電極の部分域は対応する画素電極に電気的に接続される、薄膜トランジスタアレイ基板。
【請求項１２】
前記欠陥を有するコンデンサの前記副上部電極と、前記複数の共通線の内の一つの共通線とは共に溶接されている、請求項１１に記載の薄膜トランジスタアレイ基板。
【請求項１３】
粒子／欠陥が前記画素電極と前記複数の共通線の内の一つの共通線との間に存在する場合、該粒子／欠陥が該画素電極から電気的に絶縁されるように、前記粒子／欠陥の上方の画素電極に開口を設けている、請求項１１または１２に記載の薄膜トランジスタアレイ基板。
【請求項１４】
前記パターン上部電極は複数のネック部をさらに備え、前記ネック部は、前記欠陥を有するコンデンサの前記副上部電極と隣接する副上部電極とを接続する、請求項１１に記載の薄膜トランジスタアレイ基板。
【請求項１５】
前記欠陥を有するコンデンサの前記副上部電極とそれに対応する共通線とは共に溶接されている、請求項１４に記載の薄膜トランジスタアレイ基板。
【請求項１６】
粒子／欠陥が前記画素電極と前記複数の共通線の内の一つの共通線との間に存在する場合、該粒子／欠陥が該画素電極から電気的に絶縁されるように、前記粒子／欠陥の上方の画素電極に開口を設けている、請求項１４または１５に記載の薄膜トランジスタアレイ基板。
【請求項１７】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、
複数の薄膜トランジスタと、
複数の画素電極と、
前記画素電極の各々と前記複数の走査線の内の一つの走査線との間に配置されたパターン上部電極と、を備え、
前記パターン上部電極は複数の副上部電極をさらに備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、前記画素電極の各々の部分域は前記複数の走査線の内の一つの走査線の上部に配置され、
前記副上部電極の各々は前記複数の画素電極の内の一つの画素電極に電気的に接続され、前記副上部電極は前記共通線と結合して複数のコンデンサを形成し、
該複数のコンデンサの内の一つのコンデンサが欠陥を有するコンデンサである場合、該欠陥を有するコンデンサの副上部電極は前記複数の画素電極の内の一つの画素電極から電気的に絶縁され、その他の副上部電極の部分域は対応する画素電極に電気的に接続される、薄膜トランジスタアレイ基板。
【請求項１８】
前記欠陥を有するコンデンサの前記副上部電極と、前記複数の走査線の内の一つの走査線とは共に溶接されている、請求項１７に記載の薄膜トランジスタアレイ基板。
【請求項１９】
粒子／欠陥が前記画素電極と前記複数の走査線の内の一つの走査線との間に存在する場合、該粒子／欠陥が該画素電極から電気的に絶縁されるように、前記粒子／欠陥の上方の画素電極に開口を設けている、請求項１７または１８に記載の薄膜トランジスタアレイ基板。
【請求項２０】
前記パターン上部電極は複数のネック部をさらに備え、前記ネック部は、前記欠陥を有するコンデンサの前記副上部電極と隣接する副上部電極とを接続する、請求項１７に記載の薄膜トランジスタアレイ基板。
【請求項２１】
前記欠陥を有するコンデンサの前記副上部電極とそれに対応する走査線とは共に溶接されている、請求項２０に記載の薄膜トランジスタアレイ基板。
【請求項２２】
粒子／欠陥が前記画素電極と前記複数の走査線の内の一つの走査線との間に存在する場合、該粒子／欠陥が該画素電極から電気的に絶縁されるように、前記粒子／欠陥の上方の画素電極に開口を設けている、請求項２０または２１に記載の薄膜トランジスタアレイ基板。
【請求項２３】
第１の粒子／欠陥が、前記複数の副上部電極の内の一つの副上部電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線との間に存在して欠陥を有するコンデンサを形成している場合に、請求項１に記載の薄膜トランジスタアレイ基板を修復する方法において、前記修復方法は、
前記欠陥を有するコンデンサの副上部電極とそれに対応する画素電極とが電気的に絶縁されるように、該欠陥を有するコンデンサの前記副上部電極に対応する画素電極の部分域を除去する工程を含む、薄膜トランジスタアレイ基板を修復する方法。
【請求項２４】
前記欠陥を有するコンデンサの前記副上部電極に対応する前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項２３に記載の修復方法。
【請求項２５】
前記欠陥を有するコンデンサの前記副上部電極に対応する前記画素電極の前記部分域を除去した後、
前記欠陥を有するコンデンサの前記副上部電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線とを溶接する工程をさらに含む、請求項２３または２４に記載の修復方法。
【請求項２６】
前記欠陥を有するコンデンサの前記副上部電極とそれに対応する前記共通線または前記走査線とを共に溶接する前記工程は、レーザー溶接法を行うことによる、請求項２５に記載の修復方法。
【請求項２７】
第２の粒子／欠陥が、前記複数の画素電極の内の一つの画素電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線との間に存在する場合、
前記第２の粒子／欠陥が前記画素電極から電気的に絶縁されるように、該第２の粒子／欠陥の上方の画素電極の部分域を除去する工程をさらに含む、請求項２３乃至２６のいずれかに記載の修復方法。
【請求項２８】
前記第２の粒子／欠陥の上方の前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項２７に記載の修復方法。
【請求項２９】
第１の粒子／欠陥が、前記複数の副上部電極の内の一つの副上部電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線との間に存在して欠陥を有するコンデンサを形成している場合に、請求項２に記載の薄膜トランジスタアレイ基板を修復する方法において、前記修復方法は、
前記欠陥を有するコンデンサの副上部電極とそれに対応する画素電極とが電気的に絶縁されるように、該欠陥を有するコンデンサの前記副上部電極に対応する画素電極の部分域を除去する工程と、
前記欠陥を有するコンデンサの前記副上部電極の前記ネック部を切断する工程とを含む、薄膜トランジスタアレイ基板を修復する方法。
【請求項３０】
前記欠陥を有するコンデンサの前記副上部電極に対応する前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項２９に記載の修復方法。
【請求項３１】
前記欠陥を有するコンデンサの前記副上部電極の前記ネック部を切断する前記工程は、レーザー切断作業を行うことによる、請求項２９または３０に記載の修復方法。
【請求項３２】
前記欠陥を有するコンデンサの前記副上部電極の前記ネック部を切断した後、
前記欠陥を有するコンデンサの前記副上部電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線とを溶接する工程をさらに含む、請求項２９乃至３１のいずれかに記載の修復方法。
【請求項３３】
前記欠陥を有するコンデンサの前記副上部電極とそれに対応する前記共通線または前記走査線とを共に溶接する前記工程は、レーザー溶接法を行うことによる、請求項３２に記載の修復方法。
【請求項３４】
第２の粒子／欠陥が、前記複数の画素電極の内の一つの画素電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線との間に存在する場合、
前記第２の粒子／欠陥が前記画素電極から電気的に絶縁されるように、該第２の粒子／欠陥の上方の画素電極の部分域を除去する工程をさらに含む、請求項２９乃至３３のいずれかに記載の修復方法。
【請求項３５】
前記第２の粒子／欠陥の上方の前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項３４に記載の修復方法。
【請求項３６】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、  
複数の薄膜トランジスタと、
複数の画素電極と、
前記基板上に配置された複数の共通線と、
前記画素電極の各々と前記複数の共通線の内の一つの共通線との間に配置された上部電極と、を備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、
前記画素電極の各々の部分域は前記共通線の上部に配置され、
前記上部電極は、前記複数の画素電極の内の一つの画素電極に電気的に接続しているとともに、前記共通線と結合してコンデンサを形成し、
該コンデンサが欠陥を有するコンデンサである場合、該欠陥を有するコンデンサの上部電極はそれに対応する画素電極から電気的に絶縁される、薄膜トランジスタアレイ基板。
【請求項３７】
前記欠陥を有するコンデンサの前記上部電極とそれに対応する共通線とは共に溶接されている、請求項３６に記載の薄膜トランジスタアレイ基板。
【請求項３８】
粒子／欠陥が前記画素電極と前記複数の共通線の内の一つの共通線との間に存在する場合、該粒子／欠陥が該画素電極から電気的に絶縁されるように、前記粒子／欠陥の上方の画素電極に開口を設けている、請求項３６または３７に記載の薄膜トランジスタアレイ基板。
【請求項３９】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、
複数の薄膜トランジスタと、
複数の画素電極と、
前記画素電極の各々と前記複数の走査線の内の一つの走査線との間に配置された上部電極と、を備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、前記画素電極の部分域は前記複数の走査線の内の一つの走査線の上部に配置され、
前記上部電極は、前記複数の画素電極の内の一つの画素電極に電気的に接続しているとともに、前記共通線と結合してコンデンサを形成し、
該コンデンサが欠陥を有するコンデンサである場合、該欠陥を有するコンデンサの上部電極はそれに対応する画素電極から電気的に絶縁される、薄膜トランジスタアレイ基板。
【請求項４０】
前記欠陥を有するコンデンサの前記上部電極とそれに対応する走査線とは共に溶接されている、請求項３９に記載の薄膜トランジスタアレイ基板。
【請求項４１】
粒子／欠陥が前記画素電極と前記複数の走査線の内の一つの走査線との間に存在する場合、該粒子／欠陥が該画素電極から電気的に絶縁されるように、前記粒子／欠陥の上方の画素電極に開口を設けている、請求項３９または４０に記載の薄膜トランジスタアレイ基板。
【請求項４２】
基板上の画素電極の各々の部分域は、複数の走査線の内の一つの走査線または複数の共通線の内の一つの共通線の上に配置され、
上部電極が前記画素電極とそれに対応する走査線または共通線との間に配置され、且つ、前記画素電極と前記上部電極とは共に電気的に接続されている、コンデンサ・オン・ゲート構造（Ｃｓｔ・オン・ゲート）またはコンデンサ・オン・共通線構造（Ｃｓｔ・オン・コモン）を有する薄膜トランジスタアレイ基板を修復する方法であって、
前記方法は、第１の粒子／欠陥が、前記上部電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線との間に存在して欠陥を有するコンデンサを形成している場合の修復方法であり、該方法は、
前記欠陥を有するコンデンサの上部電極とそれに対応する画素電極とが電気的に絶縁されるように、該欠陥を有するコンデンサの上部電極に対応する画素電極の部分域を除去する工程を含む、薄膜トランジスタアレイ基板を修復する方法。
【請求項４３】
前記欠陥を有するコンデンサの前記上部電極に対応する前記画素電極の前記部分域を除去した後、
前記欠陥を有するコンデンサの前記上部電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線とを溶接する工程をさらに含む、請求項４２に記載の修復方法。
【請求項４４】
前記欠陥を有するコンデンサの前記上部電極に対応する前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項４２または４３に記載の修復方法。
【請求項４５】
前記欠陥を有するコンデンサの前記上部電極とそれに対応する前記共通線または前記走査線とを共に溶接する前記工程は、レーザー溶接法を行うことによる、請求項４３または４４に記載の修復方法。
【請求項４６】
第２の粒子／欠陥が、前記複数の画素電極の内の一つの画素電極と前記複数の共通線の内の一つの共通線または前記複数の走査線の内の一つの走査線との間に存在する場合、
前記第２の粒子／欠陥が前記画素電極から電気的に絶縁されるように、該第２の粒子／欠陥の上方の画素電極の部分域を除去する工程をさらに含む、請求項４２乃至４５のいずれかに記載の修復方法。
【請求項４７】
前記第２の粒子／欠陥の上方の前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項４６に記載の修復方法。
【請求項４８】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、
複数の薄膜トランジスタと、
複数の画素電極と、
前記基板上に配置された複数の共通線と、
前記画素電極の各々と前記複数の共通線の内の一つの共通線との間に配置された上部電極と、を備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、前記画素電極の各々は、少なくとも一つの第１スリットと少なくとも一つの第２スリットとを有し、前記第２スリットは、前記第１スリットとは異なる方向に伸びているが前記第１スリットに接続され、
前記画素電極の各々の部分域は前記複数の共通線の内の一つの共通線の上部に配置され、前記画素電極の各々の前記第１スリットと前記第２スリットとの間の接続域は、それに対応する共通線上に配置され、
前記上部電極の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続される、薄膜トランジスタアレイ基板。
【請求項４９】
前記画素電極の前記第１スリットと前記第２スリットとの間の前記接続域は、前記上部電極の各々と前記複数の画素電極の内の一つの画素電極とを結ぶ電気的接点に隣接して配置される、請求項４８に記載の薄膜トランジスタアレイ基板。
【請求項５０】
基板と、
前記基板上に配置された複数の走査線と、
前記基板上に配置された複数のデータ線と、
複数の薄膜トランジスタと、
複数の画素電極と、
前記基板上に配置された複数の共通線と、
前記画素電極の各々と前記複数の共通線の内の一つの共通線との間に配置された上部電極と、を備え、
前記複数の走査線と前記複数のデータ線とは、共に複数の画素領域を規定しており、
前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記薄膜トランジスタの各々は前記複数の走査線の内の一つの走査線によって駆動され、
前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域の内側に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続され、前記画素電極の各々は、少なくとも一つの第１スリットと少なくとも一つの第２スリットとを有し、前記第２スリットは、前記第１スリットとは異なる方向に伸びているが前記第１スリットに接続され、
前記画素電極の各々の部分域は前記複数の共通線の内の一つの共通線の上部に配置され、前記画素電極の各々の前記第１スリットと前記第２スリットとの間の接続域は、それに対応する共通線上に配置され、
前記上部電極は、前記複数の画素電極の内の一つの画素電極に電気的に接続しているとともに、前記共通線と結合してコンデンサを形成し、
該コンデンサが欠陥を有するコンデンサである場合、前記欠陥を有するコンデンサの上部電極はそれに対応する画素電極の部分域から電気的に絶縁される、薄膜トランジスタアレイ基板。
【請求項５１】
前記欠陥を有するコンデンサの前記上部電極とそれに対応する共通線とは共に溶接されている、請求項５０に記載の薄膜トランジスタアレイ基板。
【請求項５２】
粒子／欠陥が前記画素電極と前記複数の共通線の内の一つの共通線との間に存在する場合、該粒子／欠陥が該画素電極から電気的に絶縁されるように、前記粒子／欠陥の上方の画素電極に開口を設けている、請求項５０または５１に記載の薄膜トランジスタアレイ基板。
【請求項５３】
第１の粒子／欠陥が、前記上部電極の内の一つの上部電極と前記複数の共通線の内の一つの共通線との間に存在して欠陥を有するコンデンサを形成している場合に、請求項４８に記載の薄膜トランジスタアレイ基板を修復する方法において、前記修復方法は、
前記欠陥を有するコンデンサの上部電極とそれに対応する画素電極とが電気的に絶縁されるように、該欠陥を有するコンデンサの上部電極に対応する画素電極の部分域を除去する工程を含み、
除去される前記画素電極の前記部分域は、前記上部電極とそれに対応する画素電極との間の接点域の周囲である、薄膜トランジスタアレイ基板を修復する方法。
【請求項５４】
前記欠陥を有するコンデンサの前記上部電極に対応する前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項５３に記載の修復方法。
【請求項５５】
前記欠陥を有するコンデンサの前記上部電極に対応する前記画素電極の前記部分域を除去した後、
前記欠陥を有するコンデンサの前記上部電極と前記複数の共通線の内の一つの共通線とを溶接する工程をさらに含む、請求項５３または５４に記載の修復方法。
【請求項５６】
前記欠陥を有するコンデンサの前記上部電極とそれに対応する前記共通線とを共に溶接する前記工程は、レーザー溶接法を行うことによる、請求項５５に記載の修復方法。
【請求項５７】
第２の粒子／欠陥が、前記複数の画素電極の内の一つの画素電極と前記複数の共通線の内の一つの共通線との間に存在する場合、
前記第２の粒子／欠陥が前記画素電極から電気的に絶縁されるように、該第２の粒子／欠陥の上方の画素電極の部分域を除去する工程をさらに含む、請求項５３乃至５６のいずれかに記載の修復方法。
【請求項５８】
前記第２の粒子／欠陥の上方の前記画素電極の前記部分域を除去する前記工程は、レーザーアブレーション法を行うことによる、請求項５７に記載の修復方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板とその修復方法とに関する。さらに詳細には、本発明は漏洩蓄積コンデンサの発生を最小限に抑える薄膜トランジスタアレイ基板とその修復方法とに関するものである。
【背景技術】
【０００２】
半導体素子及びモニターの製造における進展に端を発して、マルチメディア・システムの急速な発展が実現している。これまで、その良好な表示品質と安価であることから、ブラウン管（ＣＲＴ）は市場での主要な表示装置であった。しかしながら、ＣＲＴのかさばりと、有害な電磁波の発生と高電力消費量とに関する環境への懸念から、ＣＲＴは、小型・薄型で軽量なボディを持ち、且つ、より環境にやさしい表示装置によって徐々に減少し置き換えられてきている。そのような表示装置の一つとしては、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）がある。高表示品質、空間利用性に優れる上、低消費電力量及び電磁波輻射を伴わない動作特性のため、ＴＦＴ−ＬＣＤは市場における主流な製品の一つとなった。
【０００３】
従来の薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）は、典型的には、薄膜トランジスタ（ＴＦＴ）アレイ基板と、カラーフィルタリングアレイ基板と、液晶層とを備える。該薄膜トランジスタ基板は、薄膜トランジスタのアレイと、該薄膜トランジスタの各々に対応した画素電極とを備える。各薄膜トランジスタは、各液晶ディスプレイユニットにおいてスイッチとしての役割を果たす。また、走査線とデータ線とを通じて特定の画素ユニットが選択される。適切な作動電圧を印加して走査線とデータ線とを選択することによって、該画素ユニットに画素データが表示される。一般的には、画素電極の部分域が走査線または共通線を覆うことで、該重複する部分域が蓄積コンデンサ（Ｃｓｔ）としての役割を果たすことが可能となるとともに、ＴＦＴ−ＬＣＤ内の各種の画素が正常に動作することを可能とする。
【０００４】
データ線とソースとドレインとを形成する従来の工程では、さらに上部電極が各画素電極とそれに対応する共通線（または走査線）との間に配置される。その上、上部電極と共通線（または走査線）と、それら二つとの間の誘電体層とがともに金属−絶縁体−金属構造を有する蓄積コンデンサを形成するように、画素電極と上部電極とは電気的に接続される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１は、従来の薄膜トランジスタアレイ基板の一部分の上面図である。図２は、図１の薄膜トランジスタアレイ基板のＡ−Ａ'線概略横断面図である。図１及び図２に示すように、従来の薄膜トランジスタアレイ基板１００は、基板１１０と、複数の走査線１２０と、複数のデータ線１３０と、複数の薄膜トランジスタ１４０と、複数の画素電極１５０と、複数の共通線１６０（一つのみ図示）と、複数の上部電極１７０とを主に備える。
【０００６】
走査線１２０とデータ線１３０とは基板１１０上に配置されて複数の画素領域１１２を規定している。薄膜トランジスタ１４０の各々は該複数の画素領域１１２の内の一つの画素領域の内側に配置されており、複数の走査線１２０の内の一つの走査線及び複数のデータ線１３０の内の一つのデータ線とによって駆動される。また、各々の画素電極１５０は複数の画素領域１１２の内の一つの画素領域の内側に配置されており、複数の薄膜トランジスタ１４０の内の一つの薄膜トランジスタに電気的に接続されている。共通線１６０は、画素電極１５０の部分域が該複数の共通線１６０の内の一つの共通線の上方に位置するように、基板１１０上に配置される。
【０００７】
さらに、上部電極１７０が各画素電極１５０と複数の共通線１６０の内の一つの共通線との間に配置される。その上、該上部電極１７０と共通線１６０とを絶縁するため、誘電体層１８０が上部電極１７０とそれに対応する共通線１６０との間に配置される。また、別の誘電体層１９０が上部電極１７０と複数の画素電極１５０の内の一つの画素電極との間に配置される。該誘電体層１９０は、上部電極１７０とそれに対応する画素電極１５０とを共に電気的に接続するための接点１９２を有する。
【０００８】
図２に示すように、上部電極１７０とそれに対応する共通線１６０とは共に、薄膜トランジスタ液晶ディスプレイ内の各種画素の正常な動作を円滑にするための蓄積コンデンサ（Ｃｓｔ）を形成している。しかしながら、加工上の欠陥や他の要因が存在すると、多少の粒子が誘電体層１８０内へと落下し、或いは誘電体層１８０内の該欠陥に捕捉される原因となり得、漏洩コンデンサを発生させてしまう可能性がある。結果として、画素の表示品質が損なわれてしまうことになる。
【０００９】
そこで、本発明の少なくとも一つの目的は、蓄積コンデンサの上部電極と下部電極との間に存在する無用な粒子に起因する、該上部電極と該下部電極との間に流れるいかなる漏洩電流をも防止する薄膜トランジスタアレイ基板とその修復方法とを提供することにある。
【課題を解決するための手段】
【００１０】
上記及び他の優れた効果を達成するため、且つ本発明の目的によれば、本明細書中で具現化され概略を記述するように、本発明は薄膜トランジスタアレイ基板を提供するものである。該薄膜トランジスタアレイ基板は、主に、基板と、複数の走査線と、複数のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、複数の共通線と、パターン上部電極とを備える。前記複数の走査線と前記複数のデータ線とは、前記基板上に配置されて、複数の画素領域を規定している。前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の走査線の内の一つの走査線と前記複数のデータ線の内の一つのデータ線とによって駆動される。前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続される。前記複数の共通線は、前記画素電極の各々の部分域が該複数の共通線の内の一つの共通線の上部に配置されるように、前記基板上に配置される。前記パターン上部電極は、前記画素電極と前記複数の共通線の内の一つの共通線との間に配置される。前記パターン上部電極は、複数の副上部電極を備える。該副上部電極の各々の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続される。
【００１１】
また、本発明は第２の薄膜トランジスタアレイ基板を提供するものである。該第２の薄膜トランジスタアレイ基板は、主に、基板と、複数の走査線と、複数のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、パターン上部電極とを備える。前記複数の走査線と前記複数のデータ線とは、前記基板上に配置されて、複数の画素領域を規定している。前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の走査線の内の一つの走査線と前記複数のデータ線の内の一つのデータ線とによって駆動される。前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続される。前記画素電極の各々の部分域は、前記複数の走査線の内の一つの走査線の上部にある。前記パターン上部電極は、前記画素電極と前記複数の走査線の内の一つの走査線との間に配置される。前記パターン上部電極は、複数の副上部電極を備える。前記副上部電極の各々の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続される。
【００１２】
また、本発明は第３の薄膜トランジスタアレイ基板を提供するものである。該第３の薄膜トランジスタアレイ基板は、主に、基板と、複数の走査線と、複数のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、複数の共通線と、パターン上部電極とを備える。前記複数の走査線と前記複数のデータ線とは、前記基板上に配置されて、複数の画素領域を規定している。前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の走査線の内の一つの走査線と前記複数のデータ線の内の一つのデータ線とによって駆動される。前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続される。前記複数の共通線は、前記画素電極の各々の部分域が該複数の共通線の内の一つの共通線の上部に配置されるように、前記基板上に配置される。前記パターン上部電極は、前記画素電極と前記複数の共通線の内の一つの共通線との間に配置される。前記パターン上部電極は、複数の副上部電極を備える。前記副上部電極と前記共通線とが結合して複数のコンデンサを形成するように、前記副上部電極は前記画素電極に電気的に接続される。前記複数のコンデンサの内の少なくとも一つが欠陥を有するコンデンサである場合、該欠陥を有するコンデンサの副上部電極と前記複数の画素電極の内の一つの画素電極とは電気的に絶縁される。さらに、その他の副上部電極の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続される。
【００１３】
また、本発明は第４の薄膜トランジスタアレイ基板を提供するものである。該第４の薄膜トランジスタアレイ基板は、主に、基板と、複数の走査線と、複数のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、パターン上部電極とを備える。前記複数の走査線と前記複数のデータ線とは、前記基板上に配置されて、複数の画素領域を規定している。前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の走査線の内の一つの走査線と前記複数のデータ線の内の一つのデータ線とによって駆動される。前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続される。前記画素電極の各々の部分域は、前記複数の走査線の内の一つの走査線の上部にある。前記パターン上部電極は、前記画素電極と前記複数の走査線の内の一つの走査線との間に配置される。前記パターン上部電極は、複数の副上部電極を備える。前記副上部電極と前記走査線とが結合して複数のコンデンサを形成するように、前記副上部電極は前記画素電極に電気的に接続される。前記複数のコンデンサの内の少なくとも一つが欠陥を有するコンデンサである場合、該欠陥を有するコンデンサの副上部電極と前記複数の画素電極の内の一つの画素電極とは電気的に絶縁される。さらに、その他の副上部電極の部分域は、前記複数の画素電極の内の一つの画素電極に電気的に接続される。
【００１４】
また、本発明は上述の薄膜トランジスタアレイ基板を修復する方法を提供するものである。欠陥を有するコンデンサは、粒子／欠陥が、副上部電極と共通線または走査線との間に発出した場合に形成される。該欠陥を有するコンデンサを修復する方法は、欠陥を有する蓄積コンデンサの副上部電極に対応する画素電極の部分域を除去することと、前記欠陥を有する蓄積コンデンサの画素電極とそれに対応する副上部電極とを絶縁することとを含む。
【００１５】
また、本発明は第５の薄膜トランジスタアレイ基板を提供するものである。該第５の薄膜トランジスタアレイ基板は、主に、基板と、複数の走査線と、複数のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、複数の共通線と、上部電極とを備える。前記複数の走査線と前記複数のデータ線とは、前記基板上に配置されて、複数の画素領域を規定している。前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の走査線の内の一つの走査線と前記複数のデータ線の内の一つのデータ線とによって駆動される。前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続される。前記複数の共通線は、前記画素電極の各々の部分域が該複数の共通線の内の一つの共通線の上部に配置されるように、前記基板上に配置される。前記上部電極は、前記画素電極と前記複数の共通線の内の一つの共通線との間に配置される。前記上部電極は前記画素電極に電気的に接続されるとともに、前記上部電極と前記共通線とは共に結合して複数のコンデンサを形成する。前記複数のコンデンサの内の少なくとも一つが欠陥である場合、該欠陥を有するコンデンサの上部電極とそれに対応する画素電極とは電気的に絶縁される。さらに、前記欠陥を有するコンデンサの前記上部電極と、それに対応する共通線とは共に溶接される。
【００１６】
また、本発明は第６の薄膜トランジスタアレイ基板を提供するものである。該第６の薄膜トランジスタアレイ基板は、主に、基板と、複数の走査線と、複数のデータ線と、複数の薄膜トランジスタと、複数の画素電極と、上部電極とを備える。前記複数の走査線と前記複数のデータ線とは、前記基板上に配置されて、複数の画素領域を規定している。前記薄膜トランジスタの各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の走査線の内の一つの走査線と前記複数のデータ線の内の一つのデータ線とによって駆動される。前記画素電極の各々は、前記複数の画素領域の内の一つの画素領域に配置されるとともに、前記複数の薄膜トランジスタの内の一つの薄膜トランジスタに電気的に接続される。前記画素電極の各々の部分域は、前記複数の走査線の内の一つの走査線の上部にある。前記上部電極は、前記画素電極と前記複数の走査線の内の一つの走査線との間に配置される。前記上部電極は前記画素電極に電気的に接続されるとともに、前記上部電極と前記共通線とは共に結合して複数のコンデンサを形成する。前記複数のコンデンサの内の少なくとも一つが欠陥である場合、該欠陥を有するコンデンサの上部電極とそれに対応する画素電極とは電気的に絶縁される。さらに、前記欠陥を有するコンデンサの前記上部電極と、それに対応する走査線とは共に溶接される。
【００１７】
また、本発明は薄膜トランジスタアレイ基板を修復する第２の方法を提供するものである。該方法は、薄膜トランジスタアレイ基板の蓄積コンデンサ・オン・ゲート（Ｃｓｔ・オン・ゲート）または蓄積コンデンサ・オン・共通線（Ｃｓｔ・オン・コモン）を修復するのに特に適している。画素電極の各々の部分域は、複数の走査線の内の一つの走査線または複数の共通線の内の一つの共通線の上に配置される。さらに、上部電極が前記画素電極とそれに対応する走査線または共通線との間に配置される。前記画素電極と前記上部電極とは電気的に接続される。欠陥を有するコンデンサは、粒子／欠陥が、前記上部電極と前記共通線または前記走査線との間に発出した場合に形成される。該欠陥を有するコンデンサを修復する方法は、欠陥を有する蓄積コンデンサの上部電極に対応する画素電極の部分域を除去することと、前記欠陥を有する蓄積コンデンサの上部電極とそれに対応する画素電極とを電気的に絶縁することとを含む。その後、前記欠陥を有するコンデンサの前記上部電極と前記走査線または前記共通線とは共に溶接される。
【００１８】
本発明において、複数の副上部電極を備えるパターン上部電極は、各画素電極とそれに対応する共通線（または走査線）との間に配置される。欠陥を有するコンデンサは、複数の副上部電極の内の一つの副上部電極とそれに対応する共通線（または走査線）との間の材料に粒子が形成された場合に形成される。その欠陥を有するコンデンサの副上部電極の上方の画素電極の部分域を除去することで、欠陥を有するコンデンサの副上部電極とそれに対応する画素電極とは電気的に絶縁される。従って、粒子または欠陥が存在することによる、蓄積コンデンサの上部電極と下部電極との間の漏洩を防止することが可能である。
【発明の効果】
【００１９】
要約すると、本発明の薄膜トランジスタアレイ基板及び修復方法は、以下の優れた効果を奏する。
【００２０】
１．この修復方法は、上部電極と下部電極との間に粒子または欠陥が存在する場合でも、該二つの上部電極と下部電極との間のいかなる漏洩をも防止する。
【００２１】
２．パターン上部電極は、データ線とドレインとソースとを含む第２金属層（Ｍ２）と共に形成することが可能である。従って、追加の加工費が発生することがない。
【００２２】
前述の一般的記載と以下の詳細な説明とは、共に例示的なものであり、特許請求の範囲で請求された発明をさらに説明することを意図していることを理解すべきである。
【００２３】
添付図面は、本発明の一層の理解を可能とするために含めたものであり、同図面は、本明細書に組み込まれると同時に、本明細書の一部を構成している。そして図面は本発明の実施態様を図示し、発明の詳細な説明と合まって、この発明の原理を説明する役割を果す。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を実施するための最良の形態を、本発明を例示する添付図面を参照して詳細に説明する。なお、同一或いは類似する部分を参照する際、図面及び本実施の形態においては可能な限り同一の参照番号を用いる。
【実施例】
【００２５】
図３は、本発明の好適な一実施例に係る薄膜トランジスタアレイ基板の上面図である。また、図４は、図３の薄膜トランジスタアレイ基板のＢ−Ｂ'線概略横断面図である。図３及び図４に示すように、薄膜トランジスタアレイ基板２００は、基板２１０と、複数の走査線２２０と、複数のデータ線２３０と、複数の薄膜トランジスタ２４０と、複数の画素電極２５０と、複数の共通線２６０（一つのみ図示）と、パターン上部電極２７０とを主に備える。
【００２６】
走査線２２０とデータ線２３０とは基板２１０上に配置されて複数の画素領域２１２を規定している。薄膜トランジスタ２４０の各々は該複数の画素領域２１２の内の一つの画素領域の内側に配置されており、複数の走査線２２０の内の一つの走査線及び複数のデータ線２３０の内の一つのデータ線によって駆動される。また、各々の画素電極２５０は複数の画素領域２１２の内の一つの画素領域の内側に配置されており、複数の薄膜トランジスタ２４０の内の一つの薄膜トランジスタに電気的に接続されている。共通線２６０は、各画素電極２５０の部分域が該複数の共通線２６０の内の一つの共通線の上方に位置するように、基板２１０上に配置される。
【００２７】
パターン上部電極２７０は、各画素電極２５０とそれに対応する共通線２６０との間に配置される。また、誘電体層２８０が、該パターン上部電極２７０と共通線２６０との間に配置される。さらに、別の誘電体層２９０が、パターン上部電極２７０と画素電極２５０との間に配置される。ここで、パターン上部電極２７０は、複数の副上部電極２７２（それらのうち、二つのみを図示）を含むことに注目すべきである。該副上部電極２７２の各々の部分域は、複数の画素電極２５０の内の一つの画素電極に電気的に接続されている。例えば、副上部電極２７２の各々が複数の画素電極２５０の内の一つの画素電極に電気的に接続されるように、接点２９２が、副上部電極２７２の各々の上方の誘電体層２９０に形成されている。従って、副上部電極２７２と複数の共通線２６０の内の一つの共通線とは、共に蓄積コンデンサ（Ｃｓｔ）を形成している。
【００２８】
図５は、レーザー修復作業を行った後の図３の薄膜トランジスタアレイ基板の上面図である。また、図６は、図５に示す薄膜トランジスタアレイ基板のＣ−Ｃ'線概略横断面図である。図５及び図６に示すように、もし、複数の副上部電極２７２の内の一つの副上部電極と複数の共通線２６０の内の一つの共通線との間の材料に粒子（または欠陥）が存在すると、副上部電極２７２ａと共通線２６０との間に漏洩が発生する場合がある。従って、画素は異常に表示することとなって、修復が必要となる。該画素を修復する方法は、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極２５０とが電気的に絶縁されるように、該欠陥を有するコンデンサの副上部電極２７２ａに対応する画素電極２５０の部分域を除去することを含む。
【００２９】
本実施例において、対応する欠陥を有するコンデンサの副上部電極２７２ａの上方にある画素電極２５０の部分域は、除去されて開口２５２が形成される。該画素電極２５０の部分域を除去する方法は、例えばレーザーアブレーションを含む。開口２５２は、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極２５０との間の接点域の周囲に位置する（即ち、接点２９２の周囲）。開口２５２を形成することによって、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極２５０とは、電気的に絶縁される。この修復は、他の副上部電極を崩壊させないことから、修復された画素電極２５０は正常に機能することができる。
【００３０】
図７は、本発明の好適な一実施例に係る、薄膜トランジスタアレイ基板を修復するための、欠陥を有するコンデンサにおける共通線と副上部電極との間の電気的接続部を示す概略横断面図である。欠陥を有するコンデンサの副上部電極２７２ａに対応する画素電極２５０の部分域を除去して該副上部電極２７２ａと画素電極２５０とを電気的に絶縁した後、副上部電極２７２ａとそれに対応する共通線２６０とは共に溶接される（Ａと図示）。従って、欠陥を有するコンデンサの副上部電極２７２ａと共通線２６０とは同じ電位に設定されて、粒子（または欠陥）を介した、いかなる漏洩も防止する。副上部電極２７２ａとそれに対応する共通線２６０とは、例えば、レーザー溶接法を行うことによって、共に溶接される。
【００３１】
本発明において、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する共通線２６０とが共に溶接される場所は、接点２９２の下部である。ただし、当該技術に精通している者であれば、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する共通線２６０とを共に溶接するのに都合の良い、他の適切な場所を選択しても良い。
【００３２】
図８は、画素電極と共通線との間に粒子が位置する場合における、薄膜トランジスタアレイ基板の補修法を示す概略横断面図である。画素電極と複数の共通線の内の一つの共通線との間の層の内部に粒子３０（または欠陥）が形成された場合、本発明の修復方法は、該粒子３０（または欠陥）の上方の、画素電極２５０の部分域を除去することをも可能とする。例えば、レーザービームを用いて画素電極２５０の部分域を除去して、粒子３０（または欠陥）を露出させる開口２５４を形成する。
【００３３】
図９Ａ乃至図９Ｄは、本発明の他の好適な実施例に係る異なる種類の薄膜トランジスタアレイ基板を示す上面図である。本実施例の薄膜トランジスタアレイ基板は、図３に示すものとほとんど同一である。一つ大きく異なるのは、画素電極２５０が形成された際、各画素電極２５０には一つかそれ以上の開口２５６が形成されるという点である。該開口２５６は、各接点パッド２７２と複数の画素電極２５０の内の一つの画素電極との間の接点領域の周囲に配置される。例えば、直線の開口２５６（図９Ａに示す）、二つの直線の開口２５６（図９Ｂに示す）、Ｌ字状の開口２５６（図９Ｃに示す）、またはＵ字状の開口２５６（図９Ｄに示す）が、各副接点パッド２７２に対応する画素電極２５０上に形成される。全ての画素電極２５０の上部にそれぞれ開口２５６を形成することで、開口２５６の端部を接続するために、いずれか一つの画素電極２５０の部分域を容易に除去することができる。従って、副上部電極２７２と複数の共通線２６０の内の一つの共通線との間に粒子（または欠陥）が存在する場合、図５に示すように接点２９２を取り囲む、開口２５２と同様な開口を形成することができる。本実施例において、画素電極２５０の部分域を除去する方法は、レーザーアブレーション法を行うことを含む。
【００３４】
図９Ａ乃至図９Ｄに示すように、開口２５６の部分域は、副上部電極２７２が占める範囲の上方に配置されており、他方、該開口２５６の残りの部分域は、上部電極２７２が占める該範囲の外側に配置されている。すなわち、修復作業を簡略化して該作業を促進するために、開口２５６は、さらに上部電極２７２の外側の領域をカバーする。また、当該技術に精通している者であれば、各開口２５６の寸法には特に制約がないということに気付くであろう。
【００３５】
図１０は、本発明の他の好適な実施例に係る薄膜トランジスタアレイ基板の上面図である。また、図１１は、レーザー修復作業を行った後の図１０の薄膜トランジスタアレイ基板の上面図である。本実施例において、薄膜トランジスタアレイ基板は、図３に示すものとほとんど同一の構造を有する。本実施例の一つ大きく異なる点は、各画素電極２５０の下部の副上部電極２７２は、修復作業において切離可能なネック部２７４を介して互いに接続されているということである。
【００３６】
複数の副上部電極２７０の内の一つの副上部電極と複数の共通線２６０の内の一つの共通線との間に粒子２０（または欠陥）が存在する際、副上部電極２７２ａと共通線２６０との間に漏洩が発生する可能性がある。そのような欠陥を修復する場合、欠陥を有するコンデンサの副上部電極２７２ａに対応する画素電極２５０の部分域は除去される。その後、欠陥を有するコンデンサ２７２ａの副上部電極２７２ａに接続しているネック部２７４は切断されて、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極２５０とは電気的に絶縁される。本実施例において、画素電極２５０の部分域は除去されて、開口２５２が形成される。該開口２５２は、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極との間の接点域の周囲に配置される。さらに、画素電極２５０の部分域を除去する方法は、レーザーアブレーションを行うことを含み、ネック部２７４を切断する方法は、レーザー切断作業を行うことを含む。欠陥を有するコンデンサの副上部電極２７２ａを接続するネック部２７４を切断した後は、副上部電極２７２ａとそれに対応する画素電極２５０とは電気的に絶縁されて、薄膜トランジスタアレイ基板を修復するという目標が達成される。
【００３７】
上述した実施例は、コンデンサ・オン・共通線構造（Ｃｓｔ  ｏｎ  ｃｏｍｍｏｎ、Ｃｓｔ・オン・コモン）を持つ薄膜トランジスタアレイ基板を修復するために適用される。しかしながら、本発明の修復方法はそれに限定されるものではなく、コンデンサ・オン・走査線構造（Ｃｓｔ  ｏｎ  ｇａｔｅ、Ｃｓｔ・オン・ゲート）を持つ薄膜トランジスタアレイ基板にも適用することが可能である。
【００３８】
図１２及び図１３は、本発明に係る薄膜トランジスタアレイ基板の内部の蓄積コンデンサの走査線構造を修復する方法を示す上面図である。図１２及び図１３に示すように、薄膜トランジスタアレイ基板は、図５に示すものと同様なコンデンサ・オン・走査線構造（Ｃｓｔ・オン・ゲート）を有する。
【００３９】
図１２に示すように、各画素電極２５０の部分域は、複数の走査線２２０の内の一つの走査線の上方の範囲内にまで伸びている。パターン上部電極２７０は、画素電極２５０とそれに対応する走査線２２０との間に配置される。該パターン上部電極２７０は、複数の副上部電極２７２を含む。副上部電極２７２とその下にある走査線２２０とは、各画素の内部において共に蓄積コンデンサを形成する。
【００４０】
図１３に示すように、パターン上部電極２７０は各画素電極２５０と複数の走査線２２０の内の一つの走査線との間に配置される。該パターン上部電極２７０は、複数の副上部電極２７２を含む。さらに、画素電極２５０の下部の副上部電極２７２の各々は、互いを接続するネック部２７４を有する。該ネック部２７４は、修復作業において切断範囲としての役割を果たす。
【００４１】
複数の副上部電極２７２の内の一つの副上部電極と複数の走査線２２０の内の一つの走査線との間の材料に粒子（または欠陥）２０が存在する際、副上部電極２７２ａと走査線２２０との間に漏洩が発生する場合がある。従って、画素は異常に表示することとなって、修復が必要となる。該画素を修復する方法は、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極２５０とが電気的に絶縁されるように、該欠陥を有するコンデンサの副上部電極２７２ａに対応する画素電極２５０の部分域を除去することを含む。
【００４２】
図１２に示すように、対応する欠陥を有するコンデンサの副上部電極２７２ａの上方にある画素電極２５０の部分域は除去されて、開口２５２が形成される。該開口２５２を画素電極２５０に形成することによって、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極２５０とは電気的に絶縁される。画素電極２５０の部分域を除去する方法は、例えば、レーザーアブレーションを含む。
【００４３】
図１３に示すように、修復方法は、欠陥を有するコンデンサの副上部電極２７２ａに対応する画素電極の部分域を除去して開口２５２を形成することを含む。さらに、欠陥を有するコンデンサの副上部電極２７２ａとそれに対応する画素電極２５０とが電気的に絶縁されるように、欠陥を有するコンデンサの副上部電極２７２ａに接続しているネック部２７４は切断される。画素電極２５０の部分域を除去する方法は、レーザーアブレーション処理を含み、ネック部２７４を切断する方法は、レーザー切断作業を含む。
【００４４】
欠陥を有するコンデンサの副上部電極に対応する画素電極の部分域を除去した後は、該欠陥を有するコンデンサの副上部電極と複数の走査線の内の一つの走査線とは、レーザー溶接法を行うことによって電気的に接続することができる。同様に、画素電極と複数の走査線の内の一つの走査線との間に粒子（または欠陥）が発見された場合、該粒子（または欠陥）の上方の画素電極は、レーザー除去方法を用いて除去することができる。また、画素電極を形成する工程は、レーザー修復作業を促進するために、図９Ａ乃至図９Ｄで説明したものと同様な一つかそれ以上の開口を形成することを含んでもよい。
【００４５】
ここで、本発明の修復方法は、パターン上部電極を有する薄膜トランジスタアレイ基板を修復する以外にも、単一の上部電極を有する薄膜トランジスタアレイ基板を修復するためにも適用し得ることに注目すべきである。
【００４６】
図１４及び図１５は、従来の薄膜トランジスタアレイ基板を修復するための本発明の方法を適用した後の形態を示す上面図及び横断面図である。図１４及び図１５に示すように、従来の薄膜トランジスタアレイ基板１００は、各画素電極１５０毎とそれに対応する共通線１６０との間に上部電極１７０を有する。いずれかの上部電極１７０とそれに対応する共通線１６０との間に粒子（または欠陥）１０が存在する場合、該問題を是正するために本発明の修復方法を使用することができる。本実施例の修復方法は、欠陥を有するコンデンサの上部電極１７０ａに対応する画素電極１５０の部分域を除去することを含み、これにより該欠陥を有するコンデンサの上部電極１７０ａと画素電極１５０とが電気的に絶縁される。その後、上部電極１７０ａとそれに対応する共通線１６０とは共に溶接される。言うまでもなく、欠陥を有するコンデンサの上部電極１７０ａと共通線１６０とを共に溶接するか否かは、該欠陥を有するコンデンサにおける漏洩の量によって判断される。
【００４７】
本実施例において、対応する欠陥を有するコンデンサの上部電極１７０ａの上方の画素電極１５０の部分域は除去されて、開口１５２が形成される。該画素電極１５０の部分域を除去する方法は、例えばレーザーアブレーションを含む。該開口１５２は、欠陥を有するコンデンサの上部電極１７０ａとそれに対応する画素電極１５０との間の接点域の周囲に位置する（即ち、接点１９２の周囲）。開口１５２を形成することによって、欠陥を有するコンデンサの上部電極１７０ａとそれに対応する画素電極１５０とは電気的に絶縁される。その後、上部電極１７０ａとそれに対応する共通線１６０とは、例えばレーザー溶接法を行うことによって、共に溶接されて（符号Ｂに示す）、欠陥を有するコンデンサの上部電極１７０ａと共通線１６０とは同じ電位に設定される。
【００４８】
言うまでもなく、画素電極と複数の共通線１６０の内の一つの共通線との間に粒子または欠陥（図示せず）が存在する場合は、該粒子（または欠陥）の上方の画素電極１５０はレーザーアブレーション法において除去することができる。
【００４９】
図１６Ａ乃至図１６Ｄは、従来の薄膜トランジスタアレイ基板の画素電極上に形成された開口の種類を示すものである。修復作業を簡略化して該作業を促進するために、画素電極１５０を形成する工程において、一つかそれ以上の開口１５４が薄膜トランジスタアレイ基板上に形成される。例えば、直線の開口１５４（図１６Ａに示す）、一対の直線の開口１５４（図１６Ｂに示す）、Ｌ字状の開口１５４（図１６Ｃに示す）、またはＵ字状の開口１５４（図１６Ｄに示す）が、画素電極１５０上に形成される。なお、それらの開口１５４は、図９Ａ乃至図９Ｄにて開示した開口と同様であるので、その詳しい説明は省略する。
【００５０】
このように、従来の薄膜トランジスタアレイ基板１１０では、上部電極１７０と、電気的に接続された画素電極１５０と、共通線１６０とは、一体となって金属−絶縁体−金属（ＭＩＭ）蓄積コンデンサ構造を形成している。該上部電極１７０（上部電極１７０ａ）と複数の共通線１６０の内の一つの共通線との間の材料層が粒子１０（または欠陥）を含む場合、そのＭＩＭ蓄積コンデンサは欠陥である。そのような欠陥を有するコンデンサを修復するために、欠陥を有するコンデンサの上部電極１７０ａに対応する画素電極１５０の部分域を除去することができ、従って上部電極１７０ａとそれに対応する画素電極１５０とは、電気的に絶縁される。その後、欠陥を有するコンデンサの上部電極１７０ａとそれに対応する共通線１６０とは互いに溶接されて、これにより該欠陥を有するコンデンサの画素電極１５０と上部電極１７０ａとは、金属−絶縁体−画素電極構造を有する蓄積コンデンサを形成する。
【００５１】
ここで、図１４及び図１５の薄膜トランジスタアレイ基板１００は、コンデンサ・オン・共通線（Ｃｓｔ・オン・コモン）蓄積コンデンサを有することに注目すべきである。しかしながら、当該技術に精通している者であれば、本発明の修復方法をコンデンサ・オン・ゲート（Ｃｓｔ・オン・ゲート）蓄積コンデンサを有する基板に適用することができる。
【００５２】
また、本発明に係る薄膜トランジスタアレイ基板は、マルチドメイン垂直配向液晶ディスプレイ（ＭＶＡ−ＬＣＤ）にも適用することが可能である。該液晶ディスプレイの画素電極は、電界方向が一つの基板ボードから別の基板ボードへと変化するように、スリット状になっている。さらに、該液晶ディスプレイが広視野角を有することができるように、基板ボードとの間の液晶分子を各ドメインにおいて均一に配向させることが可能である。
【００５３】
図１７は、本発明のさらに他の好適な実施例に係る、マルチドメイン垂直配向液晶ディスプレイ（ＭＶＡ−ＬＣＤ）に適用された薄膜トランジスタアレイ基板を示す上面図である。本実施例での薄膜トランジスタアレイ基板３００は、図１にて開示された薄膜トランジスタアレイ基板と非常に類似した構造を有する。従って、異なる部分のみを以下に説明する。
【００５４】
薄膜トランジスタアレイ基板３００は、各画素電極３５０上に配置された少なくとも一つの第１スリット３５２と少なくとも一つの第２スリット３５４とを有する。第１スリット３５２は、第２スリット３５４とは異なる方向に伸びているとともに、第１スリット３５２と第２スリット３５４とが伸びる方向は、走査線３２０、データ線３３０あるいは共通線３６０の方向とは異なっている。また、第１スリット３５２と第２スリット３５４とが形成された際に、第１スリット３５２と複数の第２スリット３５４の内の一つの第２スリットとは、接続域３５６を介して共に接続される。上部電極３７０とそれに対応する画素電極３５０との間の電気的接点域（接点３９２）は、第１スリット３５２と第２スリット３５４との間の接続域３５６に隣接している。さらに、上部電極３７０とそれに対応する共通線３６０とは結合してコンデンサを形成している。
【００５５】
ここで、上部電極３７０と複数の共通線３６０の内の一つの共通線との間に粒子または欠陥が形成されて、上部電極３７０と共通線３６０とが共に欠陥を有するコンデンサを形成する場合に、修復が必要とされることに注目すべきである。図１８は、本発明の方法によって修復された図１７のＭＶＡ−ＬＣＤの薄膜トランジスタアレイ基板の上面図である。該修復方法は、欠陥を有するコンデンサの上部電極に対応する画素電極３５０の部分域を除去することを含む。本実施例において、除去される画素電極３５０の部分域は、上部電極３７０とそれに対応する画素電極３５０との間の電気接点（接点３９２）の周囲の範囲である。これにより、欠陥を有するコンデンサの上部電極３７０とそれに対応する画素電極３５０とは電気的に絶縁される。すなわち、上部電極３７０を覆う画素電極３５０のごく一部（接点３９２の周囲の小領域）を除去することで、欠陥を有するコンデンサの上部電極３７０とそれに対応する画素電極３５０とは電気的に絶縁される。本実施例では上部電極３７０を覆う画素電極３５０のごく一部のみを除去するので、修復作業の後、大きなコンデンサンスを維持することが可能である。
【００５６】
その後、欠陥を有するコンデンサの上部電極３７０とそれに対応する共通線３６０とが同じ電位となるように、欠陥を有するコンデンサの上部電極３７０とそれに対応する共通線３６０とは共に溶接される。言うまでもなく、欠陥を有するコンデンサの上部電極３７０と共通線３６０とを共に溶接するか否かは、該欠陥を有するコンデンサにおける漏洩量によって判断することができる。
【００５７】
このように、薄膜トランジスタアレイ基板３００では、上部電極３７０と、電気的に接続された画素電極３５０と、共通線３６０とは、一緒になって金属−絶縁体−金属（ＭＩＭ）蓄積コンデンサ構造を形成する。該上部電極３７０と複数の共通線３６０の内の一つの共通線との間の材料層が粒子１０または欠陥を含む場合、そのＭＩＭ蓄積コンデンサは欠陥である。そのような欠陥を有するコンデンサを修復する場合、上部電極３７０と画素電極３５０とが電気的に絶縁されるように、接点３９２の周囲の画素電極３５０の部分域を除去する。従って、欠陥を有するコンデンサの画素電極３５０と上部電極３７０とは、共に金属−絶縁体−画素電極構造を有する蓄積コンデンサを形成する。
【００５８】
言うまでもなく、上述の薄膜トランジスタアレイ基板３００の画素電極３５０と複数の共通線３６０の内の一つの共通線との間に粒子または欠陥が発見された場合は、該粒子または欠陥の上方の画素電極３５０を除去することができる。従って、粒子または欠陥は、画素電極３５０から電気的に絶縁される。
【００５９】
当業者であれば、本発明の範囲または精神から逸脱することなく本発明の構成に対して様々な改良や変更が可能であることは容易に分かることであろう。上記の観点から、本発明はこの発明の改良や変更を包含することを意図しており、そのような改良や変更は、特許請求の範囲及びその均等物の範囲内に含まれる。
【図面の簡単な説明】
【００６０】
【図１】従来の薄膜トランジスタアレイ基板の一部分の上面図である。
【図２】図１の薄膜トランジスタアレイ基板のＡ−Ａ'線概略横断面図である。
【図３】本発明の好適な一実施例に係る薄膜トランジスタアレイ基板の上面図である。
【図４】図３の薄膜トランジスタアレイ基板のＢ−Ｂ'線概略横断面図である。
【図５】レーザー修復作業を行った後の図３の薄膜トランジスタアレイ基板の上面図である。
【図６】図５に示す薄膜トランジスタアレイ基板のＣ−Ｃ'線概略横断面図である。
【図７】本発明の好適な一実施例に係る、薄膜トランジスタアレイ基板を修復するための、欠陥を有するコンデンサにおける共通線と副上部電極との間の電気的接続部を示す概略横断面図である。
【図８】画素電極と共通線との間に粒子が位置する場合における、薄膜トランジスタアレイ基板の補修法を示す概略横断面図である。
【図９Ａ】本発明の他の好適な実施例に係る異なる種類の薄膜トランジスタアレイ基板を示す上面図であって、直線の開口を示すものである。
【図９Ｂ】本発明の他の好適な実施例に係る異なる種類の薄膜トランジスタアレイ基板を示す上面図であって、二つの直線の開口を示すものである。
【図９Ｃ】本発明の他の好適な実施例に係る異なる種類の薄膜トランジスタアレイ基板を示す上面図であって、Ｌ字状の開口を示すものである。
【図９Ｄ】本発明の他の好適な実施例に係る異なる種類の薄膜トランジスタアレイ基板を示す上面図であって、Ｕ字状の開口を示すものである。
【図１０】本発明の他の好適な実施例に係る薄膜トランジスタアレイ基板の上面図である。
【図１１】レーザー修復作業を行った後の図１０の薄膜トランジスタアレイ基板の上面図である。
【図１２】本発明に係る薄膜トランジスタアレイ基板の内部の蓄積コンデンサの走査線構造を修復する方法を示す上面図である。
【図１３】本発明に係る薄膜トランジスタアレイ基板の内部の蓄積コンデンサの走査線構造を修復する方法を示す上面図である。
【図１４】従来の薄膜トランジスタアレイ基板を修復するための本発明の方法を適用した後の形態を示す上面図である。
【図１５】従来の薄膜トランジスタアレイ基板を修復するための本発明の方法を適用した後の形態を示す横断面図である。
【図１６Ａ】従来の薄膜トランジスタアレイ基板の画素電極上に形成された開口の種類を示すものであって、直線の開口を示すものである。
【図１６Ｂ】従来の薄膜トランジスタアレイ基板の画素電極上に形成された開口の種類を示すものであって、一対の直線の開口を示すものである。
【図１６Ｃ】従来の薄膜トランジスタアレイ基板の画素電極上に形成された開口の種類を示すものであって、Ｌ字状の開口を示すものである。
【図１６Ｄ】従来の薄膜トランジスタアレイ基板の画素電極上に形成された開口の種類を示すものであって、Ｕ字状の開口を示すものである。
【図１７】本発明のさらに他の好適な実施例に係る、マルチドメイン垂直配向液晶ディスプレイ（ＭＶＡ−ＬＣＤ）に適用された薄膜トランジスタアレイ基板を示す上面図である。
【図１８】本発明の方法によって修復された図１７のＭＶＡ−ＬＣＤの薄膜トランジスタアレイ基板の上面図である。
【符号の説明】
【００６１】
１０  粒子（または欠陥）
２０  粒子（または欠陥）
３０  粒子（または欠陥）
１００  薄膜トランジスタアレイ基板
１１０  基板
１１２  画素領域
１２０  走査線
１３０  データ線
１４０  薄膜トランジスタ
１５０  画素電極
１５２  開口
１５４  開口
１６０  共通線
１７０  上部電極
１７０ａ  上部電極
１８０  誘電体層
１９０  別の誘電体層
１９２  接点
２００  薄膜トランジスタアレイ基板
２１０  基板
２１２  画素領域
２２０  走査線
２３０  データ線
２４０  薄膜トランジスタ
２５０  画素電極
２５２  開口
２５４  開口
２５６  開口
２６０  共通線
２７０  パターン上部電極
２７２  副上部電極
２７２ａ  副上部電極
２７４  ネック部
２８０  誘電体層
２９０  別の誘電体層
２９２  接点
３００  薄膜トランジスタアレイ基板
３２０  走査線
３３０  データ線
３５０  画素電極
３５２  第１スリット
３５４  第２スリット
３５６  接続域
３６０  共通線
３７０  上部電極
３９２  電気的接点域、電気接点（接点）
【図１】
2006047957.tif 000003
【図２】
2006047957.tif 000004
【図３】
2006047957.tif 000005
【図４】
2006047957.tif 000006
【図５】
2006047957.tif 000007
【図６】
2006047957.tif 000008
【図７】
2006047957.tif 000009
【図８】
2006047957.tif 000010
【図９Ａ】
2006047957.tif 000011
【図９Ｂ】
2006047957.tif 000012
【図９Ｃ】
2006047957.tif 000013
【図９Ｄ】
2006047957.tif 000014
【図１０】
2006047957.tif 000015
【図１１】
2006047957.tif 000016
【図１２】
2006047957.tif 000017
【図１３】
2006047957.tif 000018
【図１４】
2006047957.tif 000019
【図１５】
2006047957.tif 000020
【図１６Ａ】
2006047957.tif 000021
【図１６Ｂ】
2006047957.tif 000022
【図１６Ｃ】
2006047957.tif 000023
【図１６Ｄ】
2006047957.tif 000024
【図１７】
2006047957.tif 000025
【図１８】
2006047957.tif 000026