(57)【要約】【課題】  電子供給層および電子走行層を［０００−１］方向に堆積させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きいＨＥＭＴを提供することができる。【解決手段】  基板（３０）面に対する厚さ方向が［０００−１］であるＡｌＧａＮ電子供給層（３２）と、電子供給層上に形成されたＧａＮ電子走行層（３４）と、該電子走行層上に形成されたゲート電極（４０）と、ゲート電極を挟み、電子走行層上に形成されたソース電極（４２）およびドレイン電極（４４）と、を備えた半導体装置。【選択図】  図２
2006269534.tif 000002
【特許請求の範囲】
【請求項１】
基板面に対する厚さ方向が［０００−１］であるＡｌＧａＮ電子供給層と、
該電子供給層上に形成されたＧａＮ電子走行層と、
該電子走行層上に形成されたゲート電極と、
該ゲート電極を挟み、前記電子走行層上に形成されたソース電極およびドレイン電極と、を備えたことを特徴とする半導体装置。
【請求項２】
前記電子走行層と前記ゲート電極の間に、ＡｌＧａＮ半導体層が設けられていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電子供給層は、３００ｎｍ以下の膜厚を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記電子供給層は、０．３以下のＡｌＮの混晶比を有することを特徴とする請求項１または３記載の半導体装置。
【請求項５】
基板面に対する厚さ方向が［０００−１］方向であるＡｌＧａＮ電子供給層とＧａＮ電子走行層を順にＭＯＣＶＤ法を用い形成する第１のステップと、
前記電子走行層上にゲート電極を形成する第２のステップと、
前記電子走行層上に前記ゲート電極を挟んでソース電極およびドレイン電極を形成する第３のステップと、を備えることを特徴とする半導体装置の製造方法。
【請求項６】
前記第１のステップは、前記電子走行層上にＡｌＧａＮ半導体層を形成するステップを含み、
前記第３のステップは、前記ＡｌＧａＮ半導体層上に前記ゲート電極を形成するステップであることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記電子供給層は、３００ｎｍ以下の膜厚で形成することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記電子供給層は、０．３以下のＡｌＮ混晶比で形成することを特徴とする請求項５または７記載の半導体装置の製造方法。
【請求項９】
主面が（０００−１）面の半導体成長用基板と、
該半導体成長用基板上に、［０００−１］方向に成長されたＧａＮ系半導体層と、を備えることを特徴とする半導体装置製造用基板。
【請求項１０】
前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする請求項９記載の半導体装置製造用基板。
【請求項１１】
前記ＧａＮ系半導体層は、ＭＯＣＶＤ法で形成されたことを特徴とする請求項９記載の半導体装置製造用基板。
【請求項１２】
前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層が順にＭＯＣＶＤ法で形成された層を含むことを特徴とする請求項９記載の半導体装置製造用基板。
【請求項１３】
主面が（０００−１）面の半導体成長用基板上に［０００−１］方向に、ＭＯＣＶＤ法を用いＧａＮ系半導体層を形成する工程を備えることを特徴とする半導体装置製造用基板の製造方法。
【請求項１４】
前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする請求項１３記載の半導体装置製造用基板の製造方法。
【請求項１５】
前記ＧａＮ半導体層を形成する工程の後に、ＡｌＧａＮ半導体層を形成する工程を備える請求項１３記載の半導体装置製造用基板の製造方法。
【請求項１６】
前記ＧａＮ系半導体層を形成す工程は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層を順に形成する工程を含むことを特徴とする請求項１３記載の半導体装置製造用基板の製造方法。
【請求項１７】
成長用表面がＧａＮ半導体層を［０００−１］方向に成長させるための（０００−１）面を主面とすることを特徴とする半導体成長用基板。
【請求項１８】
前記半導体成長用基板は、ＳｉＣ、Ｓｉ，サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする請求項１７記載の半導体成長用基板。
【請求項１９】
前記ＧａＮ半導体層はＭＯＣＶＤで成長する層であることを特徴とする請求項１７記載の半導体成長用基板。
【請求項２０】
前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層をこの順で形成する層を含むことを特徴とする請求項１７記載の半導体成長用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板、特に、ＧａＮ系半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板に関する。
【背景技術】
【０００２】
ＧａＮ系半導体、特に窒化ガリウム（ＧａＮ）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子として用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）が知られている。ＧａＮ系半導体とは、例えば、ＧａＮ若しくはＧａＮとＡｌＮまたはＩｎＮの混晶である。
【０００３】
ＧａＮ系半導体を用いたＨＥＭＴにおいては、より高周波数動作、高出力動作を実現するための技術開発が進められている。高周波数動作、高出力動作を実現するため、２次元電子ガス（2 Dimensional Electron Gas：２ＤＥＧ）の電子濃度を高くすること、ソース電極およびドレイン電極と２ＤＥＧとの接触抵抗（オーミック電極接触抵抗）を小さくすることが求められる。また、単一電源で動作可能な増幅器を提供するため、正の閾値電圧を有するエンハンスメント・モード（Ｅモード）のＨＥＭＴの技術開発も進められている。
【０００４】
ＨＥＭＴには、電子走行層上に電子供給層を堆積し、該電子供給層上にゲート電極、ソース電極、およびドレイン電極を設けた通常型ＨＥＭＴと、電子供給層上に電子走行層を堆積し、電子走行層上にゲート電極、ソース電極、およびドレイン電極を設けた反転型ＨＥＭＴが知られている。
【０００５】
通常型ＨＥＭＴについては特許文献1（従来例1）に開示されている。サファイア基板あるいはＳｉＣ基板上に、バッファ層を介し、不純物の添加されていないＧａＮ電子走行層（特許文献１ではチャネル層）、電子走行層上にＡｌＧａＮスペーサ層を介しＮ型のＡｌＧａＮ電子供給層が堆積され、電子供給層上にゲート電極、Ｎ型のＧａＮコンタクト層を介しソース電極およびドレイン電極が形成されている。
【０００６】
一方、特許文献１においては、２ＤＥＧの電子濃度を増大させる手段として、電子供給層と電子走行層のバンドギャップの不連続エネルギーを大きくすることのみならず、電気的分極を用いることが記載されている。すなわち、自発分極とピエゾ分極の和により電子供給層と電子走行層の界面に正電荷が発生すれば、正電荷を打ち消すように電子が誘起し、２ＤＥＧの電子濃度が増大することが記載されている。従来例１においては、スペーサ層のＡｌＮ混晶比を一部大きくすることで、自発分極およびピエゾ分極に起因した正の電荷を２ＤＥＧ付近に誘起させ２ＤＥＧの電子濃度を大きくすることが開示されている。
【０００７】
反転型ＨＥＭＴについては特許文献２の図１（従来例２）に開示されている。サファイア基板の（０００１）面にＡｌＧａＮ下地層、下地層上に下地層よりＡｌＮの混晶比の小さなＮ型のＡｌＧａＮ電子供給層、電子供給層上に電子走行層（特許文献１においては電子蓄積層と記載）が堆積され、電子走行層上にゲート電極、ソース電極およびドレイン電極が形成されている。電子走行層の電子供給層界面付近には２ＤＥＧが形成されている。反転型ＨＥＭＴにおいては、ソース電極およびドレイン電極と２ＤＥＧの間にバンドギャップの大きいＡｌＧａＮ層が存在せず、オーミック電極接触抵抗が低減できる。
【特許文献１】特開２００３−２２９４３９号公報
【特許文献２】特開２００１−７７３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来例１においては、通常型ＨＥＭＴであるがゆえ、ソース電極およびドレイン電極と２DEGの間にバンドギャップの大きいＡｌＧａＮ電子供給層が存在する。このため、オーミック電極接触抵抗が大きくなるという問題がある。
【０００９】
一方、従来例２においては、２ＤＥＧの電子濃度が小さいという問題がある。以下、その原因について考察した結果を説明する。
【００１０】
半導体層の電気的分極には、自発分極とピエゾ分極（圧電分極）がある。自発分極とは、電気陰性度の違いから分極するものであり、結晶種類と結晶方位から決まる。ピエゾ分極は、結晶が歪むことにより生じる分極であり、半導体層に、格子定数が異なる薄層が積層されると発生する。２層の半導体層の界面に誘起される電荷は両半導体層内の自発分極およびピエゾ分極の差となる。半導体層の２ＤＥＧの濃度は、自発分極とピエゾ分極との和になる。このことから、両者それぞれの働く向きが２ＤＥＧの濃度に影響する。
【００１１】
図１は従来例２のゲート電極下の各半導体層を模式的に表している。ここで、各層の横方向の長さは格子定数の大きさを模式的に表している。上方向がウルツ鉱構造の［０００１］方向となる。（０００１）サファイア基板２０上に、ＡｌＧａＮ下地層２２、ＡｌＧａＮ電子供給層２４、ＧａＮ電子走行層２６が堆積されている。ＧａＮ結晶やＡｌＧａＮ結晶では［０００−１］方向が正になるように自発分極する。自発分極の働く方向は、Ｃ軸に沿ったＧａ−Ｎの結合の向きで決まる。このため、［０００１］方向（Ｇａ面成長）では、下地層２２、電子供給層２４、および電子走行層２６の自発分極ＰＳＰ２２、ＰＳＰ２４、およびＰＳＰ２6が、下向きに働く（下向きが正となる）。また、ＡｌＮ結晶はＧａＮ結晶より自発分極が大きいため、ＡｌＮ混晶比が大きいほど自発分極の絶対値は大きくなる。すなわち、以下の関係となる
【数１】
2006269534.tif 000003
【００１２】
下地層２２は格子緩和する程度の厚膜として形成されているのため、下地層２２の電子供給層２４付近にはピエゾ分極はほとんど発生しない。電子供給層２４および電子走行層２６には下地層２２との格子定数の違いによりピエゾ分極が発生する。電子供給層２４および電子走行層２６は、下地層２２に比べ。格子定数が大きいため、電子供給層２４および電子走行層２６のピエゾ分極ＰＰＥ２４、およびＰＰＥ２６は上向きに働く（上向きに正となる）。また、下地層２２に対する格子定数は電子走行層２６が電子供給層２４より大きため、以下の関係になる。
【数２】
2006269534.tif 000004
【００１３】
［０００１］（Ｇａ面成長）では、対象物(この場合には電子供給層２４)に対して対象物と比較する電子走行層２６の格子定数が大きい場合には、ピエゾ電荷は、上向きを正として働く。（ピエゾ分極の働く方向は、（１）結晶に加わる応力の向きと（２）結晶方位（Ｇａ面、Ｎ面）で決まる。この場合には、前述の格子定数の大小の関係とＧａ面成長になることからピエゾ電荷は、上向きに働く）
【００１４】
電子供給層２４内の分極の和、と電子走行層２６内の分極の和、の差が電子供給層２４と電子走行層２６の界面に発生する電荷となるから、電子供給層２４と電子走行層２６の界面には負の電荷が発生し、２ＤＥＧの電子濃度は減少する方向に働いてしまう。図１の場合には、自発分極とピエゾ分極がそれぞれ反対方向に働く。この場合、両者の分極が打ち消し合うため、分極電極が減少し、その結果、２ＤＥＧの電子濃度も減少する。
【００１５】
以上のごとく、通常型ＨＥＭＴにおいては自発分極とピエゾ分極を用い２ＤＥＧの電子濃度を増加させることが可能であるが、オーミック接触抵抗が大きい。一方、反転型ＨＥＭＴにおいては、オーミック接触抵抗を減少させることが可能であるが、自己分極とピエゾ分極に起因し２ＤＥＧの電子濃度が小さいという問題がある。
【００１６】
また、従来例1および２においては、サファイア基板またはＳｉＣ基板にＡｌＧａＮ膜またはＧａＮ膜を堆積させている。ＡｌＧａＮ膜またはＧａＮ膜の堆積の際、サファイア基板またはＳｉＣ基板には、まずＧａが堆積するため、ＡｌＧａＮ膜またはＧａＮ膜を[０００−１]方向に堆積させることは容易ではなかった。
【００１７】
本発明の目的は、電子供給層および電子走行層を［０００−１］方向に堆積させ、オーミック電極接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板を提供することである。
【課題を解決するための手段】
【００１８】
本発明は、基板と相対する厚さ方向が［０００−１］であるＡｌＧａＮ電子供給層と、該電子供給層上に形成されたＧａＮ電子走行層と、該電子走行層上に形成されたゲート電極と、該ゲート電極を挟み、前記電子走行層上に形成されたソース電極およびドレイン電極と、を備えたことを特徴とする半導体装置である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を提供することが可能となる。
【００１９】
本発明は、前記電子走行層と前記ゲート電極の間に、ＡｌＧａＮ半導体層が設けられていることを特徴とする半導体装置とすることができる。また、本発明は、前記電子供給層は、３００ｎｍ以下の膜厚を有することを特徴とする半導体装置とすることができる。さらに、本発明は、前記電子供給層は、０．２５以下のＡｌＮの混晶比を有することを特徴とする半導体装置とすることができる。
【００２０】
本発明は、基板と相対する厚さ方向が［０００−１］方向であるＡｌＧａＮ電子供給層とＧａＮ電子走行層を順にＭＯＣＶＤ法を用い形成する第１のステップと、前記電子走行層上にゲート電極を形成する第２のステップと、前記電子走行層上に前記ゲート電極を挟んでソース電極およびドレイン電極を形成する第３のステップと、を備えることを特徴とする半導体装置の製造方法である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させることができるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置の製造方法を提供することができる。
【００２１】
本発明は、前記第１のステップは、前記電子走行層上にＡｌＧａＮ半導体層を形成するステップを含み、前記第３のステップは、前記半導体層上に前記ゲート電極を形成するステップであることを特徴とする半導体装置の製造方法とすることができる。また、本発明は、前記電子供給層は、３００ｎｍ以下の膜厚で形成することを特徴とする半導体装置の製造方法とするこｔができる。さらに、前記電子供給層は、０．２５以下のＡｌＮ混晶比で形成することを特徴とする半導体装置の製造方法とすることができる。
【００２２】
本発明は、主面が（０００−１）面の半導体成長用基板と、該半導体成長用基板上に、［０００−１］方向に成長されたＧａＮ系半導体層と、を備えることを特徴とする半導体装置製造用基板である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させることができ、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を製造することができる半導体装置製造用基板を提供することができる。
【００２３】
本発明は、前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする半導体装置製造用基板とすることができる。また、本発明は、前記ＧａＮ系半導体層は、ＭＯＣＶＤ法で形成されたことを特徴とする半導体装置製造用基板とすることができる。さらに、前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層が順にＭＯＣＶＤ法で形成された層を含むことを特徴とする半導体装置製造用基板とすることができる。
【００２４】
本発明は、主面が（０００−１）面の半導体成長用基板上に［０００−１］方向に、ＭＯＣＶＤ法を用いＧａＮ系半導体層を形成する工程を備えることを特徴とする半導体装置製造用基板の製造方法である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を製造することができる半導体装置製造用基板の製造方法を提供することができる。
【００２５】
本発明は、前記半導体成長用基板は、ＳｉＣ、Ｓｉ、サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする半導体装置製造用基板の製造方法とすることができる。また、前記ＧａＮ半導体層を形成する工程の後に、ＡｌＧａＮ半導体層を形成する工程を備える半導体装置製造用基板の製造方法とすることができる。さらに、前記ＧａＮ系半導体層を形成す工程は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層を順に形成する工程を含むことを特徴とする半導体装置製造用基板の製造方法とすることができる。
【００２６】
本発明は、成長用表面がＧａＮ半導体層を［０００−１］方向に成長させるための（０００−１）面を主面とすることを特徴とする半導体成長用基板である。本発明によれば、電子供給層および電子走行層を［０００−１］方向に形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置を製造することができる半導体成長用基板を提供することができる。
【００２７】
本発明は、前記半導体成長用基板は、ＳｉＣ、Ｓｉ，サファイアおよびＧａＮ系半導体のいずれか１つからなることを特徴とする半導体成長用基板である。また、本発明は、前記ＧａＮ半導体層はＭＯＣＶＤで成長する層であることを特徴とする半導体成長用基板である。さらに、前記ＧａＮ系半導体層は、ＡｌＧａＮ電子供給層とＧａＮ電子走行層をこの順で形成する層を含むことを特徴とする半導体成長用基板である。
【発明の効果】
【００２８】
本発明によれば、電子供給層および電子走行層を［０００−１］方向に
形成させるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板を提供することができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照し本発明の実施例を説明する。
【実施例１】
【００３０】
実施例１の断面図を図２に示す。ＧａＮ基板３０（半導体成長用基板）の（０００−１）面上に、基板面に対する厚さ方向が［０００−１］であるＳｉをドープしたＮ型のＡｌＧａＮ電子供給層３２がＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い形成されている。電子供給層３２の厚さは２００ｎｍ、Ｓｉドナー濃度は１ｘ１０１６ｃｍ−３、ＡｌＧａＮのＡｌＮ混晶比は０．２５である。電子供給層３２の膜厚は電子供給層３２が格子緩和しない厚さであり、３００ｎｍ以下が好ましく、より好ましくは２００ｎｍ以下である。例えば、２００nｍ以下の場合には、ＡｌＧａＮ電子供給層３２に働く応力が大きく発揮でき、ピエゾ分極の影響が大きく得られる。
【００３１】
さらに、ピエゾ分極の影響が得られる十分な電子供給層３２の膜厚として１０ｎｍ以上が好ましい。ＡｌＧａＮ電子供給層３２のＡｌＮ混晶比は十分な分極の効果を得るため、０．３以下が好ましく、より好ましくは０．２５以下である。混晶比が大きくなるとピエゾ電荷も大きくなる。その結果、２ＤＥＧ濃度も大きくなる。しかし、例えば、電子供給層３２の混晶比が０．３以上の場合には、電子走行層３４であるＧａＮ層との格子不整合が生じるため結晶性は劣化する。例えば、混晶比が０．２５以下の場合には、電子走行層３４であるＧａＮ層との格子不整合が大きく改善される。また、半導体成長用基板としては、ＧａＮ基板が好ましいが、ＳｉＣ基板、Ｓｉ基板、サファイア基板を用いることもできる。
【００３２】
次に電子供給層３２上に不純物を添加しないＧａＮ電子走行層３４がＭＯＣＶＤ法を用い形成されている。電子走行層３４の電子供給層３２界面付近には２ＤＥＧ３３が形成される。電子走行層３４の厚さは２０ｎｍである。電子走行層３４の厚さはオーミック電極接触抵抗が小さくなり、閾値電圧が大きくなる厚さ、５０ｎｍ以下が好ましい、電子走行層３４が例えば５０ｎｍ以上と厚くなる場合には、ソース電極４２およびドレイン電極４４と、電子走行層３４の距離が大きくなる。このため、ソース電極４２およびドレイン電極４４と２ＤＥＧ３３のコンタクト抵抗値が大きくなってしまう。また、ゲート電極の逆方向リーク電流が十分抑制できる厚み、５ｎｍ以上が好ましい。
【００３３】
これにより、ＧａＮ基板３０（半導体成長用基板）と、ＧａＮ基板３０（半導体成長用基板）上に［０００−１］方向に成長されたＧａＮ系半導体層とを備える半導体製造用基板が完成する。次に、電子走行層３３上に蒸着法およびリフトオフ法を用い、ソース電極４２およびドレイン電極４４としてＴｉ／Ａｌが形成され、ゲート電極４０としてＮｉ／Ａｕが形成されている。すなわち、ゲート電極４０を挟みソース電極４２およびドレイン電極４４が形成されている。
【００３４】
実施例１においては、反転型ＨＥＭＴ構造のため、オーミック接触抵抗を小さくすることができる。また、２ＤＥＧの電子濃度を増大させることができる。その２ＤＥＧの電子濃度が増大する原理を以下に説明する。
【００３５】
図３は実施例1におけるゲート電極下の各半導体層を模式的に表している。ここで、各層の横方向の長さは格子定数の大きさを模式的に表している。上方向がウルツ鉱構造の「０００−１」方向となる。ＧａＮ基板の（０００−１）面上に、［０００−１］方向に電子供給層３２、電子走行層３４が堆積されている。電子供給層３２および電子走行層３４の自発分極ＰＳＰ３２、およびＰＳＰ３４は、上向きに働く（上向きが正となる）。自発分極は、［０００−１］（Ｎ面成長）では、Ｃ軸に沿ったＧａ−Ｎの結合の向きにより上向きに働く。また、以下の関係となる。
【数３】
2006269534.tif 000005
【００３６】
一方、電子供給層３２はＧａＮ基板３０に対し格子定数が小さいため、［０００−１］方向、すなわち上方向が正となり、ＰＰＥ３２のピエゾ分極が生じる。電子供給層３２は、厚く積まれていないため格子緩和されない。その結果、電子供給層３２には応力が発生する。［０００−１］（Ｎ面成長）では、対象物（この場合には、基板）に対して、対象物に比較する電子供給層３２の格子定数が小さい場合には、ピエゾ分極は上向きに働く。例えば、ＧａＮ結晶の格子定数は０．３１８９ｎｍに対し、ＡｌＮ混晶比０．２５のＡｌＧａＮ結晶の格子定数は０．３１７０ｎｍである。走行層３４はＧａＮ基板３０と同じ格子定数のためピエゾ分極は発生しない。
【００３７】
以上より、電子供給層３２と電子走行層３４の界面には、自発分極およびピエゾ分極に起因し正電荷が発生する。このため、２ＤＥＧの電子濃度を増加させることができる。従来例２においては、２ＤＥＧの電子濃度は８．１ｘ１０１２ｃｍ−２であったが、実施例１においては、１．３ｘ１０１３ｃｍ−２の２ＤＥＧ電子濃度が得られた。
【００３８】
図４は実施例１の変形例である。ＧａＮ基板３０に電子供給層３２を堆積させる工程の前に、ＧａＮ基板３０の（０００−１）面にＭＯＣＶＤ法により、ＧａＮバッファ層３８を堆積させている。この結果、ＧａＮバッファ層３８の上層の結晶性が向上する。ＧａＮ基板３０とＧａＮバッファ層３８は同じＧａＮであるため、本変形例においても、実施例１と同様の効果が生じる。
【実施例２】
【００３９】
実施例２の断面図を図５に示す。実施例２は、ＡｌＧａＮバリア層３６（ＡｌＧａＮ半導体層）を具備することにより、より高性能なＥモードを可能とする反転型ＨＥＭＴである。以下製造方法について説明する。
【００４０】
まず、図６において、ＧａＮ基板の（０００−１）面上に、ＭＯＣＶＤ法を用い、［０００−１］方向にＳｉ添加したＮ型のＡｌＧａＮ電子供給層を形成させる。電子供給層３２の膜厚は３００ｎｍ、ドナー濃度は１ｘ１０１６ｃｍ−３、ＡｌＮ混晶比は０．２５である。次に、ＭＯＣＶＤ法を用い、電子供給層３２上にＧａＮ電子走行層３４を形成させる。電子走行層３４の厚さは１０ｎｍである。電子走行層３４の厚さが１０ｎｍ以下と薄いのはＥモードの閾値電圧を所望するためである。例えば、電子走行層３４の厚さが１０ｎｍ以上と厚くなる場合には、Ｐ型のバリア層３６と２ＤＥＧ３３との距離が大きくなる。このため、空乏層が低減して閾値電圧が負方向にシフトする。その結果、閾値電圧が０Ｖを下回ればＥモードからＤモードとなる。次に、ＭＯＣＶＤ法を用い、電子走行層３４上にＰ型のＡｌＧａＮバリア層３６（ＡｌＧａＮ半導体層）を形成させる。バリア層３６の厚さは２００ｎｍ、アクセプタ濃度は2ｘ１０１８ｃｍ−３、混晶比は０．３である。このとき、電子走行層３３の電子供給層３２界面には２ＤＥＧ３３、電子走行層３３のバリア層３６界面には２ＤＨＧ３５が形成される。これにより半導体装置製造用基板が完成する。
【００４１】
次に、図７において、ソース電極およびドレイン電極形成予定領域のバリア層３６をドライエッチング法またはウェットエッチング法により除去する。または、バリア層３６は電子走行層３３上に、例えば酸化シリコン膜をマスクにして、ゲート電極４０形成領域にのみ選択成長することも可能である。
【００４２】
次に、図８において、電子走行層３３上に、蒸着法およびリフトオフ法により、ソースで電極およびドレイン電極としてＴｉ／Ａｌを形成する。最後に、バリア層３６上に、蒸着法およびリフトオフ法を用い、ゲート電極４０としてＮｉ／Ａｕを形成し、図５の反転型ＨＥＭＴが完成する。
【００４３】
図９は実施例２におけるゲート電極下の各半導体層を模式的に表している。ここで、各層の横方向の長さは格子定数の大きさを模式的に表している。上方向がウルツ鉱構造の「０００−１」方向となる。ＧａＮ基板の（０００−１）面上に、［０００−１］方向に電子供給層３２、電子走行層３４、バリア層３６を堆積している。電子供給層３２、電子走行層３４、バリア層３６の自発分極ＰＳＰ３２、ＰＳＰ３４、ＰＳＰ３６は、［０００−１］方向、すなわち上向きが正となる。また、以下の関係となる
【数４】
2006269534.tif 000006
【００４４】
一方、電子供給層３２およびバリア層３６は、ＧａＮ基板３０に対し格子定数が小さいため、電子供給層３２およびバリア層３６のピエゾ分極ＰＰＥ３２、およびＰＰＥ３6は上方向が正となる。電子走行層３４はＧａＮ基板３０と同じ格子定数のためピエゾ分極は発生しない。
【００４５】
以上より、電子供給層３２と電子走行層３４の界面には、自発分極およびピエゾ分極に起因した正の電荷が発生する。これにより、実施例１同様に２ＤＥＧ３３の電子濃度を増加させることができる。また、電子走行層３４とバリア層３６の界面には、自発分極およびピエゾ分極に起因した負の電荷が発生する。これにより、電子走行層３４のバリア層３６界面に発生した２ＤＨＧ３５のホール濃度を増加させることができる。
【００４６】
一方、実施例１においては、性能の良好なＥモードを得ることは容易ではなかった。これは、閾値電圧を正とするためには、電子走行層３４を薄くすることが必要である。しかし、電子走行層３４が薄くなると、ゲート電極のリーク電流が大きくなるためである。また、ピンチオフ特性も悪くなってしまう。そこで、実施例２においては、電子走行層３４上にバンドギャップが大きく、電子、ホールにとって障壁となるバリア層３６が配置されている。バリア層３６により、電子走行層３４を薄くしてもゲート電極のリーク電流を抑制できる。また、バリア層３６と２ＤＨＧ３５により、ゲート電極直下の空乏層の伸びを大きくし、ピンチオフ特性の良いＥモードのＨＥＭＴを実現できる。
【００４７】
図１０に実施例２のドレイン電流（Ｉｄｓ）−ゲート・ソース電圧（Ｖｇｓ）特性を示す。本実施例においては、電子供給層３２は不純物を添加しないＡｌＮの混晶比０．２５のＡｌＧａＮ層、電子走行層３４は不純物を添加しないＧａＮ層２０ｎｍ、バリア層はアプセクタ濃度２ｘ１０１８ｃｍ−３で混晶比０．２５のＡｌＧａＮ層３０ｎｍである。実施例２に係るＨＥＭＴにおいては、Ｖｇｓが負の領域ではＩｄが流れておらず、良好なピンチオフ特性を示している。これは、バリア層３６および２ＤＥＧ３５により、ゲート電極直下の空乏層が伸びたためである。これにより、良好なＥモードのＨＥＭＴが実現できている。
【００４８】
以上のように、実施例１および実施例２においては、電子供給層および電子走行層を［０００−１］方向に形成させることができるため、ソース電極およびドレイン電極と２ＤＥＧの接触抵抗が小さく、かつ２ＤＥＧの電子濃度の大きい半導体装置およびその製造方法、半導体装置製造用基板およびその製造方法を提供することができる。さらに、成長用表面がＧａＮ系半導体層を［０００−１］に成長させるための（０００−１）面を主面とする半導体成長用基板もＧａＮ系半導体層を［０００−１］に成長させることにより同様の効果が得られる。
【００４９】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、電子供給層３２と電子走行層３４の間にＡｌＧａＮストッパ層を配置し、あるいは電子供給層内で不純物のドープ濃度を変化させる等の変更を行うこともできる。
【図面の簡単な説明】
【００５０】
【図１】図1は従来例２の問題を説明するための模式図である。
【図２】図２は実施例１の断面図である。
【図３】図３は実施例１の効果を説明する模式図である。
【図４】図４は実施例1にかかる変形例の断面図である。
【図５】図５は実施例２の断面図である。
【図６】図６は実施例２における製造工程の断面図（その１）である。
【図７】図７は実施例２における製造工程の断面図（その２）である。
【図８】図８は実施例２における製造工程の断面図（その３）である。
【図９】図９は実施例２の効果を説明する模式図である。
【図１０】図１０は実施例２における電気的特性を示す図である。
【符号の説明】
【００５１】
２０            サファイア基板
２２            ＡｌＧａＮバッファ層
２４            ＡｌＧａＮ電子供給層
２６            ＧａＮ電子走行層
３０            ＧａＮ基板
３２            ＡｌＧａＡｓ電子供給層
３３            ２ＤＥＧ
３４            電子走行層
３５            ２ＤＨＧ
３６            ＡｌＧａＮバリア層
３８            ＧａＮバッファ層
４０            ゲート電極
４２            ソース電極
４４            ドレイン電極
【図１】
2006269534.tif 000007
【図２】
2006269534.tif 000008
【図３】
2006269534.tif 000009
【図４】
2006269534.tif 000010
【図５】
2006269534.tif 000011
【図６】
2006269534.tif 000012
【図７】
2006269534.tif 000013
【図８】
2006269534.tif 000014
【図９】
2006269534.tif 000015
【図１０】
2006269534.tif 000016