(57)【要約】【課題】ＭＲＡＭの低電流化、微細化、誤書き込み／熱擾乱耐性の向上を図る。【解決手段】本発明の例に関わる磁気ランダムアクセスメモリは、導電線１４Ａと、導電線１４Ａを取り囲む軟磁性材料１４Ｂ，１４Ｃと、軟磁性材料１４Ｂ，１４Ｃの一部に設けられるギャップと、磁気フリー層としての垂直磁化膜１２Ａの一部がギャップ内に位置し、磁気固着層としての垂直磁化膜１２Ｃがギャップ外に位置する磁気抵抗効果素子１２とを備える。【選択図】図３
2006344653.tif 000002
【特許請求の範囲】
【請求項１】
導電線と、前記導電線を取り囲む軟磁性材料と、前記軟磁性材料の一部に設けられるギャップと、磁気フリー層としての強磁性体膜の一部が前記ギャップ内に位置し、磁気固着層が前記ギャップ外に位置する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
導電線と、前記導電線を取り囲む軟磁性材料と、前記軟磁性材料の一部に設けられるギャップと、少なくとも垂直磁化膜を含む複数の強磁性体膜からなる磁気フリー層が前記ギャップ内に位置し、磁化方向が膜面内方向となる磁気固着層を有する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項３】
第１導電線と、前記第１導電線の側面を覆う第１軟磁性材料と、前記第１導電線に交差する第２導電線と、前記第２導電線の側面を覆う第２軟磁性材料と、前記第１及び第２軟磁性材料間の複数のギャップと、磁気フリー層としての強磁性体膜の一部が前記複数のギャップのうちの１つ内に位置し、磁気固着層が前記複数のギャップ外に位置する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項４】
第１導電線と、前記第１導電線の側面を覆う第１軟磁性材料と、前記第１導電線に交差する第２導電線と、前記第２導電線の側面を覆う第２軟磁性材料と、前記第１及び第２軟磁性材料間の複数のギャップと、少なくとも垂直磁化膜を含む複数の強磁性体膜からなる磁気フリー層が前記複数のギャップのうちの１つ内に位置し、磁化方向が膜面内方向となる磁気固着層を有する磁気抵抗効果素子とを具備することを特徴とする磁気ランダムアクセスメモリ。
【請求項５】
第１導電線と、前記第１導電線の側面を覆う第１軟磁性材料と、前記第１導電線に交差する第２導電線と、前記第２導電線の側面を覆う第２軟磁性材料と、前記第１及び第２軟磁性材料間の複数のギャップと、前記複数のギャップに対応するように前記複数のギャップ内に設けられた垂直磁化膜と、前記第１及び第２導電線の交差部に設けられる強磁性層と，磁化方向が膜面内方向に固着される磁気固着層とを具備することを特徴とする磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子(magneto-resistive element)をメモリセルとする磁気ランダムアクセスメモリメモリ(MRAM: magnetic random access memory）に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリは、次世代新規メモリデバイスとして注目されており、実用化に向け、様々な研究、開発が行われている。しかし、そのために解決しなければならない課題として、低電流化、誤書き込み耐性の向上、熱擾乱対策などの多くの問題が残存している。
【０００３】
従来の磁気ランダムアクセスメモリでは、これらの課題を解決するために、磁気抵抗効果素子の形状や、書き込み方式などの面からいくつかの提案がなされている。
【０００４】
例えば、磁気抵抗効果素子の形状の面からは、十字形、そらまめ(bean)形、台形などの形状が提案されている。また、書き込み方式の面からは、トグル(toggle)や、スピン注入(spin-injection)などの方式が提案されている（例えば、特許文献１，２参照）。
【０００５】
しかし、磁気抵抗効果素子の形状に関しては、低電流化については一定の効果が得られるものの、それのみでは十分な誤書き込み耐性を得ることが難しく、また、形状が複雑になると、加工が困難になり、従来の半導体素子形成技術を用いた場合にはメモリセルの微細化に不利となる。
【０００６】
また、書き込み方式のうちトグル方式に関しては、誤書き込み耐性については一定の効果が得られるものの、低電流化が難しいという問題がある。さらに、スピン注入方式については、スピン注入電流（書き込み電流）の低減が難しいために、セルサイズの縮小、熱擾乱対策や、素子破壊などの問題に対して十分に対応できない。
【特許文献１】米国特許第６，５４５，９０６号明細書
【特許文献２】米国特許第６，２５６，２２３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の例では、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる磁気ランダムアクセスメモリについて提案する。
【課題を解決するための手段】
【０００８】
本発明の例に関わる磁気ランダムアクセスメモリは、導電線と、導電線を取り囲む軟磁性材料と、軟磁性材料の一部に設けられるギャップと、磁気フリー層としての強磁性体膜の一部がギャップ内に位置し、磁気固着層がギャップ外に位置する磁気抵抗効果素子とを備える。
【発明の効果】
【０００９】
本発明の例によれば、磁気ランダムアクセスメモリの低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１１】
１．  概要  
本発明の例は、書き込み電流により発生する磁場（電流磁場）を用いて書き込みを行う方式の磁気ランダムアクセスメモリに適用される。本発明の例では、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上という目的を実現するために、従来とは異なる構造及び書き込み方式を提案する。
【００１２】
一つは、磁化方向（磁化容易軸方向）が膜面に垂直な厚さ方向となるいわゆる垂直磁化膜を磁気フリー層(magnetic free layer)として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやることにより、磁気フリー層の全体の磁化方向を面内磁気結合の利用により一斉に変える、という書き込み方式に関する。
【００１３】
この方式によれば、例えば、磁気フリー層の一部を磁力線の通り道となる軟磁性材料（ヨーク材）のギャップ内に配置し、かつ、磁気固着層(magnetic pinned layer)をそのギャップ外に配置することで、ギャップの幅を狭めて、磁気フリー層を書き込み電流の経路となる書き込み線の近くに配置できる。
【００１４】
その結果、電流磁場を効率よく磁気フリー層に印加でき、書き込み電流の低減による低電流化に貢献できる。
【００１５】
他の一つは、磁気フリー層を垂直磁化膜と磁化方向（磁化容易軸方向）が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータにより面内磁化膜の磁化の向きを変化させる、という書き込み方式に関する。
【００１６】
この方式によれば、例えば、垂直磁化膜を軟磁性材料のギャップ内に配置し、この垂直磁化膜にデータを書き込み、かつ、垂直磁化膜のデータを面内磁化膜に転写し、面内磁化膜の磁化方向に基づきデータを読み出すことができる。
【００１７】
その結果、例えば、書き込み時の熱擾乱などによる特性のばらつきが面内磁化膜に発生することがなく、ＭＲ比(magneto-resistive ratio)の向上による読み出しの高速化／安定化を図れる。
【００１８】
また、以上の２つの方式のいずれにおいても、磁気抵抗効果素子の形状については特に制限を受けないため、単純な形状とすることにより、セルサイズの縮小にも貢献できる。また、垂直磁化膜にデータを書き込むため、メモリセルが微細化されても、十分な誤書き込み／熱擾乱耐性を確保できる。
【００１９】
２．  実施の形態  
次に、最良と思われるいくつかの実施の形態について説明する。
【００２０】
電流磁場を用いて書き込みを行う電流磁場方式の磁気ランダムアクセスメモリには、例えば、一軸方向の磁場のみを用いて書き込みを実行する一軸タイプ、二軸方向の磁場を用いて書き込みを実行する二軸タイプなどが知られている。
【００２１】
そこで、以下の実施の形態では、一軸タイプと二軸タイプに分けて、本発明の例を説明することにする。
【００２２】
但し、これは、本発明の例がそれ以外のタイプに適用できないということを意味するものではなく、当然に、それ以外のタイプ、例えば、三軸方向の磁場を用いて書き込みを実行する三軸タイプなどにも適用できる。
【００２３】
(1)   一軸タイプ  
A.  第１実施の形態  
第１実施の形態では、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜を磁気フリー層として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやる。このとき、磁気フリー層内の粒間磁気結合が強く、フリー層全体が単一磁区となる材料を用いた場合、磁気フリー層の全体の磁化方向を一斉に変えることができる。以上の書き込み方式を利用する磁気ランダムアクセスメモリについて提案する。
【００２４】
a.  回路例  
図１は、第１実施の形態の磁気ランダムアクセスメモリを示している。
【００２５】
メモリセルアレイ１０は、アレイ状に配置される複数のメモリセル１１から構成される。また、メモリセル１１は、例えば、直列接続される磁気抵抗効果素子１２と選択素子１３とから構成される。
【００２６】
ここで、磁気抵抗効果素子１２は、例えば、ＭＴＪ(magneto tunnel junction)素子から構成され、選択素子１３は、例えば、ＮチャネルＭＯＳトランジスタから構成される。
【００２７】
磁気抵抗効果素子１２の近傍には、例えば、カラム方向に延びるローカル書き込みビット線(local write bit line)１４が配置される。磁気抵抗効果素子１２の磁化方向は、このローカル書き込みビット線１４に流れる書き込み電流の向きにより決定される。
【００２８】
ローカル書き込みビット線１４の一端は、例えば、グローバル書き込みビット線(global write bit line)１５’に接続される。グローバル書き込みビット線１５’は、例えば、ロウ方向に延び、その一端は、書き込みドライバ／シンカー１７に接続される。
【００２９】
ローカル書き込みビット線１４の他端は、選択素子１３を経由して、例えば、グローバル書き込みビット線１６’に接続される。グローバル書き込みビット線１６’は、例えば、カラム方向に延び、その一端は、書き込みドライバ／シンカー１８に接続される。
【００３０】
書き込みドライバ／シンカー１７，１８は、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのカラムを選択する。また、書き込みドライバ／シンカー１７，１８は、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じてローカル書き込みビット線１４に流れる書き込み電流の向きを決定する。
【００３１】
選択素子１３としてのＮチャネルＭＯＳトランジスタのゲートは、ワード線１９に接続される。ワード線１９は、例えば、ロウ方向に延び、その一端は、書き込み／読み出し時に、メモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０に接続される。
【００３２】
磁気抵抗効果素子１２は、ローカル書き込みビット線１４と読み出しビット線２１との間に接続される。読み出しビット線２１は、例えば、カラム方向に延びる。読み出しビット線２１の一端は、選択素子２２を経由して、センスアンプ２３に接続される。
【００３３】
選択素子２２は、例えば、ＮチャネルＭＯＳトランジスタから構成される。選択素子２２としてのＮチャネルＭＯＳトランジスタのゲートには、読み出し時に、メモリセルアレイ１０内の１つのカラムを選択するためのカラム選択信号φCSLが入力される。
【００３４】
センスアンプ２３は、例えば、差動増幅器から構成され、リファレンス電圧Ｖｒｅｆに基づいて、選択されたメモリセル１１から読み出されるデータの値を判定し、出力信号Ｖｏｕｔを出力する。
【００３５】
b.  構造例  
図２は、第１実施の形態のメモリセルのデバイス構造を示している。図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図である。
【００３６】
ここで示すデバイス構造は、図１のメモリセル１１に対応する。
【００３７】
ローカル書き込みビット線１４の一端は、グローバル書き込みビット線１５’に接続され、他端は、選択素子１３を経由して、グローバル書き込みビット線１６’に接続される。ローカル書き込みビット線１４は、例えば、Al, Cuなどの金属からなる導電線１４Ａと、その導電線１４Ａを取り囲む軟磁性材料（ヨーク材）１４Ｂ，１４Ｃとから構成される。軟磁性材料としては、例えば、パーマロイを用いるのが望ましいが、さらに窒化タンタルなどの拡散防止バリア膜と積層することで、パーマロイや導電線金属の特性劣化を防止することもできる。
【００３８】
軟磁性材料１４Ｂは、例えば、導電線１４Ａの側面及び底面を覆い、軟磁性材料１４Ｃは、例えば、導電線１４Ａの上面を覆う。軟磁性材料１４Ｂ，１４Ｃは、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
【００３９】
軟磁性材料１４Ｂ，１４Ｃの間には、収束された磁力線の通り道となるギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａの一部は、このギャップ内に配置される。
【００４０】
磁気抵抗効果素子１２の磁気フリー層１２Ａは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成される。また、磁気フリー層１２Ａは、その一部の磁化方向が電流磁場により決定されると、それに追従して全体の磁化方向が決定されるように、面内磁気結合（粒間の磁気結合）が強い材料から構成される。
【００４１】
磁気フリー層１２Ａの磁化方向（上向き／下向き）は、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【００４２】
磁気フリー層１２Ａ上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に垂直な厚さ方向となるように強磁性膜から構成され、かつ、その磁化方向は、例えば、白金−マンガン合金からなる反強磁性層１２Ｄにより固着される。
【００４３】
例えば、磁気固着層１２Ｃの磁化方向は、上向きに固着される。
【００４４】
反強磁性層１２Ｄは、読み出しビット線２１に接続される。
【００４５】
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ外に配置される。
【００４６】
従って、磁気フリー層１２Ａをローカル書き込みビット線１４の近くに配置できると共に、軟磁性材料１４Ｂ，１４Ｃ間のギャップの幅を狭くし、電流磁場を効率よく磁気フリー層１２Ａに印加できる。
【００４７】
尚、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
【００４８】
また、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、ＳＡＦ(synthetic anti-ferromagnetic)構造などの特殊な構造を有していてもよい。
【００４９】
さらに、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、垂直磁化膜から構成されるため、それらの平面形状については特に制限されない。
【００５０】
c.  動作  
図１乃至図３の磁気ランダムアクセスメモリの動作について説明する。
【００５１】
書き込みは、選択されたメモリセル１１内のローカル書き込みビット線１４に流れる書き込み電流の向きを制御することにより行う。
【００５２】
まず、ロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、ドライバ／シンカー１７，１８を用いて、選択されたカラム内のローカル書き込みビット線１４に書き込み電流を流す。
【００５３】
“０”−書き込みでは、例えば、ドライバ／シンカー１７からドライバ／シンカー１８に向かう方向に書き込み電流を流す。
【００５４】
この時、例えば、図３において、ローカル書き込みビット線１４には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
【００５５】
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
【００５６】
“１”−書き込みでは、例えば、ドライバ／シンカー１８からドライバ／シンカー１７に向かう方向に書き込み電流を流す。
【００５７】
この時、例えば、図３において、ローカル書き込みビット線１４には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
【００５８】
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【００５９】
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
【００６０】
まず、ロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、読み出しビット線２１に読み出し電流を流す。
【００６１】
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
【００６２】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
【００６３】
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
【００６４】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
【００６５】
d.  変形例  
次に、第１実施の形態に関わるデバイス構造の変形例を説明する。
【００６６】
図４は、第１変形例を示している。  
第１変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
【００６７】
即ち、図３の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
【００６８】
これに対し、図４の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
【００６９】
その他の構造については、第１実施の形態と同じである。
【００７０】
図５は、第２変形例を示している。  
第２変形例の特徴は、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａの一部がローカル書き込みビット線１４の直下に位置している点にある。
【００７１】
即ち、図３の構造では、磁気フリー層１２Ａの一部は、ローカル書き込みビット線１４の直上に配置される。これに対し、図５の構造では、磁気フリー層１２Ａの一部は、ローカル書き込みビット線１４の直下に配置される。
【００７２】
その他の構造については、第１実施の形態と同じである。
【００７３】
図６は、第３変形例を示している。  
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
【００７４】
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
【００７５】
また、磁気フリー層１２Ａの一部は、ローカル書き込みビット線１４の直下に配置される。
【００７６】
その他の構造については、第１実施の形態と同じである。
【００７７】
このような第１乃至第３変形例においても、第１実施の形態と同様の効果を得ることができる。
【００７８】
e.  まとめ  
以上、説明したように、第１実施の形態によれば、垂直磁化膜を磁気フリー層として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやることにより、磁気フリー層の全体の磁化方向を面内磁気結合の利用により一斉に変える、という書き込み方式を利用する。
【００７９】
従って、例えば、磁気フリー層の一部を磁力線の通り道となる軟磁性材料（ヨーク材）のギャップ内に配置し、かつ、磁気固着層をそのギャップ外に配置することで、磁気フリー層を書き込み電流の経路となる書き込み線の近くに配置でき、かつ、ギャップの幅も狭くできる。
【００８０】
その結果、電流磁場を効率よく磁気フリー層に印加でき、書き込み電流の低減による低電流化に貢献できる。
【００８１】
また、第１実施の形態では、磁気抵抗効果素子の形状については特に制限を受けないため、単純な形状とすることにより、セルサイズの縮小にも貢献できる。また、垂直磁化膜にデータを書き込むため、メモリセルが微細化されても、十分な誤書き込み／熱擾乱耐性を確保できる。
【００８２】
B.  第２実施の形態  
第２実施の形態では、磁気フリー層を、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜と磁化方向が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータを面内磁化膜に転写する、という書き込み方式を利用する磁気ランダムアクセスメモリについて提案する。
【００８３】
a.  回路例  
第２実施の形態では、第１実施の形態の回路例、即ち、図１の磁気ランダムアクセスメモリの回路例がそのまま適用される。
【００８４】
b.  構造例  
図７は、第２実施の形態のメモリセルのデバイス構造を示している。図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。
【００８５】
ここで示すデバイス構造は、図１のメモリセル１１に対応する。
【００８６】
ローカル書き込みビット線１４の一端は、グローバル書き込みビット線１５’に接続され、他端は、選択素子１３を経由して、グローバル書き込みビット線１６’に接続される。ローカル書き込みビット線１４は、例えば、Al, Cuなどの金属からなる導電線１４Ａと、その導電線１４Ａを取り囲む軟磁性材料（ヨーク材）１４Ｂ，１４Ｃとから構成される。
【００８７】
軟磁性材料１４Ｂは、例えば、導電線１４Ａの側面及び底面を覆い、軟磁性材料１４Ｃは、例えば、導電線１４Ａの上面を覆う。軟磁性材料１４Ｂ，１４Ｃは、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
【００８８】
軟磁性材料１４Ｂ，１４Ｃの間には、収束された磁力線の通り道となるギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａ，１２Ａ’，２４，２５の一部は、このギャップ内に配置される。
【００８９】
磁気フリー層１２Ａ，１２Ａ’，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が形状異方性により膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
【００９０】
本実施例においては、磁気フリー層１２Ａと強磁性膜２５は、お互いの発生する静磁場を通じてカップリングすればよいため、非磁性膜２４は、例えば、タンタル膜のような非磁性金属膜でもよいが、例えば、窒化タンタルなどの金属化合物膜でも良い。
【００９１】
また、金属化合物を用いることにより、上下磁性膜の相互拡散をより効果的に防止し、素子信頼性を向上することが可能である。
【００９２】
垂直磁化膜１２Ａは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内に位置する。垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【００９３】
一方、垂直磁化膜１２Ａ’は、軟磁性材料１４Ｂ，１４Ｃ間のギャップ外に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
【００９４】
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
【００９５】
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
【００９６】
尚、複数の磁性層の磁化方向を反対方向（１８０°異なる方向）に設定するには、例えば、複数の磁性層をそれぞれキューリー点の異なる材料から構成し、アニール後の冷却工程の途中において、磁場の方向を１８０°異なる方向に向けることで対処できる。
【００９７】
面内磁化膜２５の磁化方向は、静磁場による結合を通じて垂直磁化膜１２Ａの磁化方向に依存する。
【００９８】
垂直磁化膜１２Ａの磁化方向が上向きのとき、書き込み電流が遮断された後、面内磁化膜２５の磁化方向は、右向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、書き込み電流が遮断された後、面内磁化膜２５の磁化方向は、左向きとなる。
【００９９】
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、垂直磁化膜１２Ａの磁化方向のみによって決定される。
【０１００】
結果として、面内磁化膜２５の磁化方向（右向き／左向き）も、間接的にではあるが、ローカル書き込みビット線１４に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【０１０１】
面内磁化膜２５上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより磁化方向が膜面に水平な向きとなるように固着される。
【０１０２】
例えば、磁気固着層１２Ｃの磁化方向は、右向きに固着される。
【０１０３】
反強磁性層１２Ｄは、読み出しビット線２１に接続される。
【０１０４】
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ外に配置される。
【０１０５】
従って、垂直磁化膜１２Ａをローカル書き込みビット線１４の近くに配置できると共に、軟磁性材料１４Ｂ，１４Ｃ間のギャップの幅を狭くし、電流磁場を効率よく垂直磁化膜１２Ａに印加できる。
【０１０６】
尚、本例の場合には、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内に配置しても構わない。
【０１０７】
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
【０１０８】
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
【０１０９】
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
【０１１０】
c.  動作  
図７及び図８の磁気ランダムアクセスメモリの動作について説明する。
【０１１１】
書き込みは、図１のメモリセル１１内のローカル書き込みビット線１４に流れる書き込み電流の向きを制御することにより行う。
【０１１２】
まず、図１のロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、ドライバ／シンカー１７，１８を用いて、選択されたカラム内のローカル書き込みビット線１４に書き込み電流を流す。
【０１１３】
“０”−書き込みでは、例えば、ドライバ／シンカー１７からドライバ／シンカー１８に向かう方向に書き込み電流を流す。
【０１１４】
この時、例えば、図８において、ローカル書き込みビット線１４には、紙面の裏側から表側に（より正確には紙面に対して斜めに）向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される垂直磁化膜１２Ａの磁化方向は上向きに変化する。
【０１１５】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
【０１１６】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、右向き（パラレル状態）となり、“０”−書き込みが完了する。
【０１１７】
“１”−書き込みでは、例えば、ドライバ／シンカー１８からドライバ／シンカー１７に向かう方向に書き込み電流を流す。
【０１１８】
この時、例えば、図８において、ローカル書き込みビット線１４には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
【０１１９】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
【０１２０】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は左向き、磁気固着層１２Ｃの磁化方向は右向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【０１２１】
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
【０１２２】
まず、図１のロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、読み出しビット線２１に読み出し電流を流す。
【０１２３】
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
【０１２４】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
【０１２５】
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、センスアンプ２３からドライバ／シンカー１８に向かう方向に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
【０１２６】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
【０１２７】
d.  変形例  
次に、第２実施の形態に関わるデバイス構造の変形例を説明する。
【０１２８】
図９は、第１変形例を示している。  
第１変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
【０１２９】
即ち、図８の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ，１２Ａ’，２４，２５、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
【０１３０】
これに対し、図９の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
【０１３１】
その他の構造については、第２実施の形態と同じである。
【０１３２】
図１０は、第２変形例を示している。  
第２変形例の特徴は、軟磁性材料１４Ｂ，１４Ｃ間のギャップに配置される磁気フリー層１２Ａ，２４，２５がローカル書き込みビット線１４の直下に位置している点にある。
【０１３３】
即ち、図８の構造では、磁気フリー層１２Ａ，２４，２５は、ローカル書き込みビット線１４の直上に配置される。これに対し、図１０の構造では、磁気フリー層１２Ａ，２４，２５は、ローカル書き込みビット線１４の直下に配置される。
【０１３４】
その他の構造については、第２実施の形態と同じである。
【０１３５】
図１１は、第３変形例を示している。  
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
【０１３６】
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
【０１３７】
また、磁気フリー層１２Ａ，２４，２５は、ローカル書き込みビット線１４の直下に配置される。
【０１３８】
その他の構造については、第２実施の形態と同じである。
【０１３９】
図１２は、第４変形例を示している。  
第４変形例は、図８の垂直磁化膜１２Ａ’が存在しない構造である。
【０１４０】
即ち、図８の構造では、消磁操作が施されたか、又は、全体の磁化が零の垂直磁化膜１２Ａ’が面内磁化膜２５の直下に存在する。これは、ウェハプロセスのステップ数の削減、つまり、同一マスクによる磁気フリー層１２Ａ，１２Ａ’，２４，２５の同時加工を考慮したものである。
【０１４１】
しかし、第２実施の形態の主旨は、面内磁化膜２５の磁化をその端部に存在する垂直磁化膜１２Ａの磁化により決定する点にあるので、理想的には、面内磁化膜２５の磁化方向に影響の与える可能性がある垂直磁化膜１２Ａ’は存在しないほうが好ましい。
【０１４２】
そこで、第４変形例では、図１２に示すように、面内磁化膜２５の直下に配置する磁性膜は、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内の垂直磁化膜１２Ａのみとする。
【０１４３】
その他の構造については、第２実施の形態と同じである。
【０１４４】
図１３は、第５変形例を示している。  
第５変形例は、第４変形例の特徴を含んでいる。
【０１４５】
即ち、図８の垂直磁化膜１２Ａ’が存在しない。また、垂直磁化膜１２Ａ及び非磁性膜２４は、面内磁化膜２５上に配置される。この場合、磁気抵抗効果素子１２の構造がシンプルになる利点がある。
【０１４６】
その他の構造については、第２実施の形態と同じである。
【０１４７】
このような第１乃至第５変形例においても、第２実施の形態と同様の効果を得ることができる。
【０１４８】
e.  まとめ  
以上、説明したように、第２実施の形態によれば、垂直磁化膜を軟磁性材料のギャップ内に配置し、この垂直磁化膜にデータを書き込み、かつ、垂直磁化膜のデータを面内磁化膜に転写し、面内磁化膜の磁化方向に基づきデータを読み出す、という書き込み方式を利用する。
【０１４９】
従って、熱擾乱耐性は、垂直磁化膜の特性で決定され、メモリセルが微細化されても悪化することはない。また、書き込み時の熱擾乱などによる特性のばらつきが面内磁化膜に発生することもなく、ＭＲ比の向上による読み出しの高速化／安定化を図れる。
【０１５０】
また、垂直磁化膜で熱擾乱耐性を、面内磁化膜で読み出し特性（ＭＲ比）を、それぞれ独立に最適化できる。さらに、電流磁場による磁化反転は、軟磁性材料間のギャップに配置される垂直磁化膜についてのみ行えばよく、電流磁場を面内磁化膜に直接作用させて磁化反転を行うことはないため、書き込み電流の値も大幅に低減できる。
【０１５１】
尚、第２実施の形態においても、磁気抵抗効果素子の形状については特に制限を受けないため、単純な形状とすることによりセルサイズの縮小に貢献できる。
【０１５２】
(2)   二軸タイプ  
A.  第３実施の形態  
第３実施の形態では、第１実施の形態と同じ書き込み方式、即ち、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜を磁気フリー層として使用し、磁気フリー層の一部の磁化方向を電流磁場により決定してやることにより、磁気フリー層の全体の磁化方向を面内磁気結合の利用により一斉に変える、という書き込み方式を利用する磁気ランダムアクセスメモリを提案する。
【０１５３】
a.  回路例  
図１４は、第３実施の形態の磁気ランダムアクセスメモリを示している。
【０１５４】
メモリセルアレイ１０は、アレイ状に配置される複数のメモリセル１１から構成される。また、メモリセル１１は、例えば、直列接続される磁気抵抗効果素子１２と選択素子１３とから構成される。磁気抵抗効果素子１２は、例えば、ＭＴＪ素子から構成され、選択素子１３は、例えば、ＮチャネルＭＯＳトランジスタから構成される。
【０１５５】
磁気抵抗効果素子１２の一端は、例えば、カラム方向に延びる書き込みビット線(write bit line)１５に接続される。書き込みビット線１５の一端は、書き込みドライバ／シンカー１７Ａに接続され、その他端は、書き込みドライバ／シンカー１８Ａ接続される。
【０１５６】
書き込みドライバ／シンカー１７Ａ，１８Ａは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのカラムを選択する。また、書き込みドライバ／シンカー１７Ａ，１８Ａは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みビット線１５に流れる書き込み電流の向きを決定する。
【０１５７】
書き込みビット線１５は、読み出しビット線としても機能する。
【０１５８】
書き込みビット線１５の他端は、選択素子２２を経由して、センスアンプ２３に接続される。
【０１５９】
選択素子２２は、例えば、ＮチャネルＭＯＳトランジスタから構成される。選択素子２２としてのＮチャネルＭＯＳトランジスタのゲートには、読み出し時に、メモリセルアレイ１０内の１つのカラムを選択するためのカラム選択信号φCSLが入力される。
【０１６０】
センスアンプ２３は、例えば、差動増幅器から構成され、リファレンス電圧Ｖｒｅｆに基づいて、選択されたメモリセル１１から読み出されるデータの値を判定し、出力信号Ｖｏｕｔを出力する。
【０１６１】
磁気抵抗効果素子１２の近傍には、例えば、ロウ方向に延びる書き込みワード線(write word line)１６が配置される。書き込みワード線１６の一端は、書き込みドライバ／シンカー１７Ｂに接続され、その他端は、書き込みドライバ／シンカー１８Ｂ接続される。
【０１６２】
書き込みドライバ／シンカー１７Ｂ，１８Ｂは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのロウを選択する。また、書き込みドライバ／シンカー１７Ｂ，１８Ｂは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みワード線１６に流れる書き込み電流の向きを決定する。
【０１６３】
磁気抵抗効果素子１２の磁化方向は、書き込みビット線１５に流れる書き込み電流により発生する磁場と、書き込みワード線１６に流れる書き込み電流により発生する磁場との合成磁場により決定される。
【０１６４】
磁気抵抗効果素子１２の他端は、選択素子１３を経由して、例えば、接地端子Ｖｓｓに接続される。
【０１６５】
選択素子１３としてのＮチャネルＭＯＳトランジスタのゲートは、読み出しワード線１９に接続される。読み出しワード線１９は、例えば、ロウ方向に延び、その一端は、読み出し時にメモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０に接続される。
【０１６６】
b.  構造例  
図１５は、第３実施の形態のメモリセルのデバイス構造を示している。図１６は、図１５のＸＶＩ−ＸＶＩ線に沿う断面図である。
【０１６７】
ここで示すデバイス構造は、図１４のメモリセル１１に対応する。
【０１６８】
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
【０１６９】
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
【０１７０】
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａの一部は、複数のギャップのうちの１つ内に配置される。
【０１７１】
磁気抵抗効果素子１２の磁気フリー層１２Ａは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成される。また、磁気フリー層１２Ａは、その一部の磁化方向が電流磁場により決定されると、それに追従して全体の磁化方向が決定されるように、面内磁気結合が強い材料から構成される。
【０１７２】
磁気フリー層１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【０１７３】
磁気フリー層１２Ａ上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
【０１７４】
例えば、磁気固着層１２Ｃの磁化方向は、上向きに固着される。
【０１７５】
反強磁性層１２Ｄは、選択素子１３としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートには、読み出し信号Ｖｒｅａｄが入力される。
【０１７６】
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
【０１７７】
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく磁気フリー層１２Ａに印加できる。
【０１７８】
尚、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
【０１７９】
また、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
【０１８０】
さらに、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、垂直磁化膜から構成されるため、それらの平面形状については特に制限されない。
【０１８１】
c.  動作  
図１４乃至図１６の磁気ランダムアクセスメモリの動作について説明する。
【０１８２】
書き込みは、選択されたメモリセル１１内の書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
【０１８３】
まず、ドライバ／シンカー１７Ａ，１８Ａを用いて、選択されたカラム内の書き込みビット線１５に書き込み電流を流し、ドライバ／シンカー１７Ｂ，１８Ｂを用いて、選択されたロウ内の書き込みワード線１６に書き込み電流を流す。
【０１８４】
“０”−書き込みでは、例えば、ドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
【０１８５】
この時、例えば、図１６において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
【０１８６】
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
【０１８７】
“１”−書き込みでは、例えば、ドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
【０１８８】
この時、例えば、図１６において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
【０１８９】
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【０１９０】
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
【０１９１】
まず、ロウデコーダ２０を用いて、選択されたロウ内の読み出しワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１に向かう読み出し電流を流す。
【０１９２】
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
【０１９３】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
【０１９４】
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
【０１９５】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
【０１９６】
d.  変形例  
次に、第３実施の形態に関わるデバイス構造の変形例を説明する。
【０１９７】
図１７は、第１変形例を示している。  
第１変形例の特徴は、磁気抵抗効果素子１２の磁気フリー層１２Ａが書き込みワード線１６に接続される点にある。
【０１９８】
即ち、図１６の構造では、磁気フリー層１２Ａは、書き込みビット線１５に接続される。つまり、この場合、書き込みビット線１５が読み出しビット線としても機能し、書き込みビット線１５にセンスアンプが接続される。
【０１９９】
これに対し、図１７の構造では、磁気フリー層１２Ａは、書き込みワード線１６に接続される。つまり、この場合には、書き込みワード線１６が読み出しワード線として機能することになるため、書き込みワード線１６にセンスアンプが接続されることになる。
【０２００】
その他の構造については、第３実施の形態と同じである。
【０２０１】
図１８は、第２変形例を示している。  
第２変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
【０２０２】
即ち、図１６の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
【０２０３】
これに対し、図１８の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
【０２０４】
その他の構造については、第３実施の形態と同じである。
【０２０５】
図１９は、第３変形例を示している。  
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
【０２０６】
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａの順序で形成される。
【０２０７】
また、磁気フリー層１２Ａは、書き込みワード線１６に接続される。
【０２０８】
その他の構造については、第３実施の形態と同じである。
【０２０９】
このような第１乃至第３変形例においても、第３実施の形態と同様の効果を得ることができる。
【０２１０】
e.  まとめ  
以上、説明したように、第３実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第１実施の形態と同様の効果、即ち、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
【０２１１】
B.  第４実施の形態  
第４実施の形態は、第３実施の形態の改良例であり、第３実施の形態と同じ書き込み方式に関する。第４実施の形態では、２本の書き込み線（二軸）の交差部に複数の磁気抵抗効果素子を配置し、メモリセルの高集積化によるメモリ容量の増大を図る。
【０２１２】
a.  回路例  
図２０は、第４実施の形態の磁気ランダムアクセスメモリを示している。
【０２１３】
メモリセルアレイ１０は、アレイ状に配置される複数のメモリセル１１(up)，１１(down)から構成される。メモリセル１１(up)は、直列接続される磁気抵抗効果素子１２(up)と選択素子１３(up)とから構成され、メモリセル１１(down)は、直列接続される磁気抵抗効果素子１２(down)と選択素子１３(down)とから構成される。
【０２１４】
磁気抵抗効果素子１２(up)，１２(down)の一端は、例えば、カラム方向に延びる書き込みビット線１５に接続される。書き込みビット線１５の一端は、書き込みドライバ／シンカー１７Ａに接続され、その他端は、書き込みドライバ／シンカー１８Ａ接続される。
【０２１５】
書き込みドライバ／シンカー１７Ａ，１８Ａは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのカラムを選択する。また、書き込みドライバ／シンカー１７Ａ，１８Ａは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みビット線１５に流れる書き込み電流の向きを決定する。
【０２１６】
書き込みビット線１５は、読み出しビット線としても機能する。
【０２１７】
書き込みビット線１５の他端は、選択素子２２を経由して、センスアンプ２３に接続される。
【０２１８】
選択素子２２は、例えば、ＮチャネルＭＯＳトランジスタから構成される。選択素子２２としてのＮチャネルＭＯＳトランジスタのゲートには、読み出し時に、メモリセルアレイ１０内の１つのカラムを選択するためのカラム選択信号φCSLが入力される。
【０２１９】
センスアンプ２３は、例えば、差動増幅器から構成され、リファレンス電圧Ｖｒｅｆに基づいて、選択されたメモリセル１１(up)，１１(down)から読み出されるデータの値を判定し、出力信号Ｖｏｕｔを出力する。
【０２２０】
磁気抵抗効果素子１２(up)，１２(down)の近傍には、例えば、ロウ方向に延びる書き込みワード線１６が配置される。書き込みワード線１６の一端は、書き込みドライバ／シンカー１７Ｂに接続され、その他端は、書き込みドライバ／シンカー１８Ｂ接続される。
【０２２１】
書き込みドライバ／シンカー１７Ｂ，１８Ｂは、デコーダ機能を有し、書き込み時に、メモリセルアレイ１０内の１つのロウを選択する。また、書き込みドライバ／シンカー１７Ｂ，１８Ｂは、書き込み電流の発生／遮断を制御すると共に、書き込みデータの値に応じて書き込みワード線１６に流れる書き込み電流の向きを決定する。
【０２２２】
磁気抵抗効果素子１２(up)，１２(down)の磁化方向は、書き込みビット線１５に流れる書き込み電流により発生する磁場と、書き込みワード線１６に流れる書き込み電流により発生する磁場との合成磁場により決定される。
【０２２３】
ここで、書き込みワード線１６については、隣接する２つのメモリセル１１(up)，１１(down)に共有される。
【０２２４】
磁気抵抗効果素子１２(up)の他端は、選択素子１３(up)を経由して、例えば、接地端子Ｖｓｓに接続される。
【０２２５】
選択素子１３(up)としてのＮチャネルＭＯＳトランジスタのゲートは、読み出しワード線１９(up)に接続される。読み出しワード線１９(up)は、例えば、ロウ方向に延び、その一端は、読み出し時にメモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０(up)に接続される。
【０２２６】
磁気抵抗効果素子１２(down)の他端は、選択素子１３(down)を経由して、例えば、接地端子Ｖｓｓに接続される。
【０２２７】
選択素子１３(down)としてのＮチャネルＭＯＳトランジスタのゲートは、読み出しワード線１９(down)に接続される。読み出しワード線１９(down)は、例えば、ロウ方向に延び、その一端は、読み出し時にメモリセルアレイ１０内の１つのロウを選択するためのロウデコーダ２０(down)に接続される。
【０２２８】
ロウデコーダ２０(up)は、例えば、メモリセルアレイ１０のロウ方向の２つの端部の一方に配置され、ロウデコーダ２０(down)は、例えば、メモリセルアレイ１０のロウ方向の２つの端部の他方に配置される。
【０２２９】
b.  構造例  
図２１は、第４実施の形態のメモリセルのデバイス構造を示している。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図、図２３は、図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。
【０２３０】
ここで示すデバイス構造は、図２０のメモリセル１１(up)，１１(down)に対応する。
【０２３１】
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
【０２３２】
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
【０２３３】
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２(up)，１２(down)の磁気フリー層１２Ａの一部は、複数のギャップのうちの１つ内に配置される。
【０２３４】
磁気抵抗効果素子１２(up)，１２(down)の磁気フリー層１２Ａは、それぞれ磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成される。また、磁気フリー層１２Ａは、その一部の磁化方向が電流磁場により決定されると、それに追従して全体の磁化方向が決定されるように、面内磁気結合が強い材料から構成される。
【０２３５】
磁気フリー層１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【０２３６】
磁気フリー層１２Ａ上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
【０２３７】
例えば、磁気固着層１２Ｃの磁化方向は、上向きに固着される。
【０２３８】
磁気抵抗効果素子１２(up)の反強磁性層１２Ｄは、選択素子１３(up)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(up)に接続される。
【０２３９】
磁気抵抗効果素子１２(down)の反強磁性層１２Ｄは、選択素子１３(down)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(down)に接続される。
【０２４０】
ここで、本例では、書き込みビット線１５と書き込みワード線１６との交差部には、２つの磁気抵抗効果素子１２(up)，１２(down)が配置される。これら磁気抵抗効果素子１２(up)，１２(down)に関しては、後述する動作で説明するように、それぞれ独立に、データの書き込み及び読み出しが可能であるため、メモリセルの高集積化によるメモリ容量の増大を実現できる。
【０２４１】
また、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
【０２４２】
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく磁気フリー層１２Ａに印加できる。
【０２４３】
尚、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
【０２４４】
また、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
【０２４５】
さらに、磁気フリー層１２Ａ及び磁気固着層１２Ｃは、垂直磁化膜から構成されるため、それらの平面形状については特に制限されない。
【０２４６】
c.  動作  
図２０乃至図２３の磁気ランダムアクセスメモリの動作について説明する。
【０２４７】
書き込みは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
【０２４８】
・  磁気抵抗効果素子１２(up)に対する書き込み  
まず、磁気抵抗効果素子１２(up)にデータを書き込む場合を説明する。
【０２４９】
“０”−書き込みでは、図２４に示すように、例えば、ドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０２５０】
この時、図２２において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２４のポイント１）に配置される磁気抵抗効果素子１２(up)の磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
【０２５１】
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
【０２５２】
ここで、図２４に示すように、磁気抵抗効果素子１２(up)に対する“０”−書き込みの最中においては、ポイント１では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に上向きとなるが、ポイント３では、書き込み電流Ｉｗ１による電流磁場は上向き、書き込み電流Ｉｗ２による電流磁場は下向きとなる。
【０２５３】
従って、ポイント３では、上向きの磁場と下向きの磁場が相殺されるため、磁気抵抗効果素子１２(down)に対する誤書き込みが発生することはない。
【０２５４】
“１”−書き込みでは、図２５に示すように、例えば、ドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０２５５】
この時、図２２において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２５のポイント１）に配置される磁気抵抗効果素子１２(up)の磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
【０２５６】
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【０２５７】
ここで、図２５に示すように、磁気抵抗効果素子１２(up)に対する“１”−書き込みの最中においては、ポイント１では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に下向きとなるが、ポイント３では、書き込み電流Ｉｗ１による電流磁場は下向き、書き込み電流Ｉｗ２による電流磁場は上向きとなる。
【０２５８】
従って、ポイント３では、下向きの磁場と上向きの磁場が相殺されるため、磁気抵抗効果素子１２(down)に対する誤書き込みが発生することはない。
【０２５９】
・  磁気抵抗効果素子１２(down)に対する書き込み  
次に、磁気抵抗効果素子１２(down)にデータを書き込む場合を説明する。
【０２６０】
“０”−書き込みでは、図２６に示すように、例えば、ドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０２６１】
この時、図２３において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２６のポイント３）に配置される磁気抵抗効果素子１２(down)の磁気フリー層１２Ａの一部の磁化方向は上向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により上向きに変化する。
【０２６２】
これにより、磁気フリー層１２Ａの磁化方向と磁気固着層１２Ｃの磁化方向は共に上向き（パラレル状態）となり、“０”−書き込みが完了する。
【０２６３】
ここで、図２６に示すように、磁気抵抗効果素子１２(down)に対する“０”−書き込みの最中においては、ポイント３では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に上向きとなるが、ポイント１では、書き込み電流Ｉｗ１による電流磁場は上向き、書き込み電流Ｉｗ２による電流磁場は下向きとなる。
【０２６４】
従って、ポイント１では、上向きの磁場と下向きの磁場が相殺されるため、磁気抵抗効果素子１２(up)に対する誤書き込みが発生することはない。
【０２６５】
“１”−書き込みでは、図２７に示すように、例えば、ドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０２６６】
この時、図２３において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（図２７のポイント３）に配置される磁気抵抗効果素子１２(down)の磁気フリー層１２Ａの一部の磁化方向は下向きに変化する。また、これに追従して、磁気フリー層１２Ａの全体の磁化方向は、強い面内磁気結合により下向きに変化する。
【０２６７】
これにより、磁気フリー層１２Ａの磁化方向は下向き、磁気固着層１２Ｃの磁化方向は上向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【０２６８】
ここで、図２７に示すように、磁気抵抗効果素子１２(down)に対する“１”−書き込みの最中においては、ポイント３では、書き込み電流Ｉｗ１，Ｉｗ２による電流磁場が共に下向きとなるが、ポイント１では、書き込み電流Ｉｗ１による電流磁場は下向き、書き込み電流Ｉｗ２による電流磁場は上向きとなる。
【０２６９】
従って、ポイント１では、下向きの磁場と上向きの磁場が相殺されるため、磁気抵抗効果素子１２(up)に対する誤書き込みが発生することはない。
【０２７０】
読み出しは、磁気抵抗効果素子１２(up)，１２(down)に読み出し電流を流し、磁気抵抗効果素子１２(up)，１２(down)の抵抗値をセンスアンプ２３により検出することにより行う。
【０２７１】
例えば、磁気抵抗効果素子１２(up)のデータを読み出す場合、ロウデコーダ２０(up)を用いて、読み出しワード線１９(up)を“Ｈ”にし、メモリセル１１(up)内の選択素子１３(up)をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１(up)に向かう読み出し電流を流す。
【０２７２】
“０”−読み出しでは、磁気抵抗効果素子１２(up)は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
【０２７３】
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がパラレル状態にあることが検出される。
【０２７４】
“１”−読み出しでは、磁気抵抗効果素子１２(up)は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
【０２７５】
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がアンチパラレル状態にあることが検出される。
【０２７６】
d.  まとめ  
以上、説明したように、第４実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第１実施の形態と同様の効果を得ることができると共に、書き込みビット線と書き込みワード線の交差部に複数の磁気抵抗効果素子を配置することにより高集積化を図れる。
【０２７７】
C.  第５実施の形態  
第５実施の形態では、第２実施の形態と同じ書き込み方式、即ち、磁気フリー層を、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜と磁化方向が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータを面内磁化膜に転写する、という書き込み方式を利用する磁気ランダムアクセスメモリについて提案する。
【０２７８】
a.  回路例  
第５実施の形態では、第３実施の形態の回路例、即ち、図１４の磁気ランダムアクセスメモリの回路例がそのまま適用される。
【０２７９】
b.  構造例  
図２８は、第５実施の形態のメモリセルのデバイス構造を示している。図２９は、図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図である。
【０２８０】
ここで示すデバイス構造は、図１４のメモリセル１１に対応する。
【０２８１】
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
【０２８２】
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
【０２８３】
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２の磁気フリー層１２Ａ，１２Ａ’，２４，２５の一部は、複数のギャップのうちの１つ内に配置される。
【０２８４】
磁気フリー層１２Ａ，１２Ａ’，２４，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
【０２８５】
垂直磁化膜１２Ａは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップのうちの１つ内に位置する。垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【０２８６】
一方、垂直磁化膜１２Ａ’は、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
【０２８７】
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
【０２８８】
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
【０２８９】
面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化方向に依存する。
【０２９０】
垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、右向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、左向きとなる。
【０２９１】
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、垂直磁化膜１２Ａの磁化方向のみによって決定される。
【０２９２】
結果として、面内磁化膜２５の磁化方向（右向き／左向き）も、間接的にではあるが、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【０２９３】
面内磁化膜２５上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
【０２９４】
例えば、磁気固着層１２Ｃの磁化方向は、右向きに固着される。
【０２９５】
反強磁性層１２Ｄは、選択素子１３としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９に接続される。
【０２９６】
ここで、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
【０２９７】
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく垂直磁化膜１２Ａに印加できる。
【０２９８】
尚、本例の場合には、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間のギャップ内に配置しても構わない。
【０２９９】
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
【０３００】
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
【０３０１】
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
【０３０２】
c.  動作  
図２８及び図２９の磁気ランダムアクセスメモリの動作について説明する。
【０３０３】
書き込みは、選択されたメモリセル１１内の書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
【０３０４】
まず、図１４のドライバ／シンカー１７Ａ，１８Ａを用いて、選択されたカラム内の書き込みビット線１５に書き込み電流を流し、ドライバ／シンカー１７Ｂ，１８Ｂを用いて、選択されたロウ内の書き込みワード線１６に書き込み電流を流す。
【０３０５】
“０”−書き込みでは、例えば、図１４のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
【０３０６】
この時、例えば、図２９において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの磁化方向は上向きに変化する。
【０３０７】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
【０３０８】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、右向き（パラレル状態）となり、“０”−書き込みが完了する。
【０３０９】
“１”−書き込みでは、例えば、図１４のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
【０３１０】
この時、例えば、図２９において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気フリー層１２Ａの磁化方向は下向きに変化する。
【０３１１】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
【０３１２】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は左向き、磁気固着層１２Ｃの磁化方向は右向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【０３１３】
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
【０３１４】
まず、図１４のロウデコーダ２０を用いて、選択されたロウ内のワード線１９を“Ｈ”にし、メモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１に向かう読み出し電流を流す。
【０３１５】
“０”−読み出しでは、磁気抵抗効果素子１２は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
【０３１６】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がパラレル状態にあることが検出される。
【０３１７】
“１”−読み出しでは、磁気抵抗効果素子１２は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
【０３１８】
これにより、選択されたメモリセル１１内の磁気抵抗効果素子１２がアンチパラレル状態にあることが検出される。
【０３１９】
d.  変形例  
次に、第５実施の形態に関わるデバイス構造の変形例を説明する。
【０３２０】
図３０は、第１変形例を示している。  
第１変形例の特徴は、磁気抵抗効果素子１２の磁気フリー層１２Ａ，１２Ａ’，２４，２５が書き込みワード線１６に接続される点にある。
【０３２１】
即ち、図２９の構造では、磁気フリー層１２Ａ，１２Ａ’，２４，２５は、書き込みビット線１５に接続される。つまり、この場合、書き込みビット線１５が読み出しビット線としても機能し、書き込みビット線１５にセンスアンプが接続される。
【０３２２】
これに対し、図３０の構造では、磁気フリー層１２Ａ，１２Ａ’，２４，２５は、書き込みワード線１６に接続される。つまり、この場合には、書き込みワード線１６が読み出しワード線として機能することになるため、書き込みワード線１６にセンスアンプが接続されることになる。
【０３２３】
その他の構造については、第５実施の形態と同じである。
【０３２４】
図３１は、第２変形例を示している。  
第２変形例の特徴は、磁気抵抗効果素子１２がボトムピン構造を有している点にある。
【０３２５】
即ち、図２９の構造では、磁気抵抗効果素子１２は、トップピン構造を有し、半導体基板側から、磁気フリー層１２Ａ，１２Ａ’，２４，２５、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ、反強磁性層１２Ｄの順序で形成される。
【０３２６】
これに対し、図３１の構造では、磁気抵抗効果素子１２は、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
【０３２７】
その他の構造については、第５実施の形態と同じである。
【０３２８】
図３２は、第３変形例を示している。  
第３変形例の特徴は、第１及び第２変形例の特徴の双方を含んでいる。
【０３２９】
即ち、磁気抵抗効果素子１２は、ボトムピン構造を有し、半導体基板側から、反強磁性層１２Ｄ、磁気固着層１２Ｃ、トンネルバリア層１２Ｂ、磁気フリー層１２Ａ，１２Ａ’，２４，２５の順序で形成される。
【０３３０】
また、磁気フリー層１２Ａは、書き込みワード線１６に接続される。
【０３３１】
その他の構造については、第５実施の形態と同じである。
【０３３２】
図３３は、第４変形例を示している。  
第４変形例は、図２９の垂直磁化膜１２Ａ’が存在しない構造である。
【０３３３】
即ち、図２９の構造では、消磁操作が施されたか、又は、全体の磁化が零の垂直磁化膜１２Ａ’が面内磁化膜２５の直下に存在する。これは、ウェハプロセスのステップ数の削減、つまり、同一マスクによる磁気フリー層１２Ａ，１２Ａ’，２４，２５の同時加工を考慮したものである。
【０３３４】
しかし、第５実施の形態の主旨は、面内磁化膜２５の磁化をその端部に存在する垂直磁化膜１２Ａの磁化により決定する点にあるので、理想的には、面内磁化膜２５の磁化方向に影響の与える可能性がある垂直磁化膜１２Ａ’は存在しないほうが好ましい。
【０３３５】
そこで、第４変形例では、図３３に示すように、面内磁化膜２５の直下に配置される磁性膜は、軟磁性材料１４Ｂ，１４Ｃ間のギャップ内の垂直磁化膜１２Ａのみとする。
【０３３６】
その他の構造については、第５実施の形態と同じである。
【０３３７】
図３４は、第５変形例を示している。  
第５変形例は、第４変形例の特徴を含んでいる。
【０３３８】
即ち、図２９の垂直磁化膜１２Ａ’が存在しない。また、垂直磁化膜１２Ａ及び非磁性膜２４は、面内磁化膜２５上に配置され、垂直磁化膜１２Ａは、書き込みワード線１６に接続される。この場合、磁気抵抗効果素子１２の構造がシンプルになる利点がある。
【０３３９】
その他の構造については、第５実施の形態と同じである。
【０３４０】
このような第１乃至第５変形例においても、第５実施の形態と同様の効果を得ることができる。
【０３４１】
e.  まとめ  
以上、説明したように、第５実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第２実施の形態と同様の効果、即ち、低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
【０３４２】
D.  第６実施の形態  
第６実施の形態は、第５実施の形態の改良例であり、第５実施の形態と同じ書き込み方式に関する。第６実施の形態では、２本の書き込み線（二軸）の交差部に複数の磁気抵抗効果素子を配置し、メモリセルの高集積化によるメモリ容量の増大を図る。
【０３４３】
a.  回路例  
第６実施の形態では、第４実施の形態の回路例、即ち、図２０の磁気ランダムアクセスメモリの回路例がそのまま適用される。
【０３４４】
b.  構造例  
図３５は、第６実施の形態のメモリセルのデバイス構造を示している。図３６は、図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図、図３７は、図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図である。
【０３４５】
ここで示すデバイス構造は、図２０のメモリセル１１(up)，１１(down)に対応する。
【０３４６】
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
【０３４７】
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
【０３４８】
軟磁性材料１５Ｂ，１６Ｂの間には、収束された磁力線の通り道となる複数のギャップが設けられている。磁気抵抗効果素子１２(up)，１２(down)の磁気フリー層１２Ａ，１２Ａ’，２４，２５の一部は、複数のギャップのうちの１つ内に配置される。
【０３４９】
磁気フリー層１２Ａ，１２Ａ’，２４，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
【０３５０】
垂直磁化膜１２Ａは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ内に位置する。磁気抵抗効果素子１２(up)，１２(down)の垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化できる。
【０３５１】
一方、垂直磁化膜１２Ａ’は、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
【０３５２】
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
【０３５３】
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
【０３５４】
面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化方向に依存する。
【０３５５】
磁気抵抗効果素子１２(up)に関しては、垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、右向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、左向きとなる。
【０３５６】
磁気抵抗効果素子１２(down)に関しては、垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、左向きとなり、垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、右向きとなる。
【０３５７】
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、垂直磁化膜１２Ａの磁化方向のみによって決定される。
【０３５８】
結果として、磁気抵抗効果素子１２(up)，１２(down)の面内磁化膜２５の磁化方向（右向き／左向き）も、間接的にではあるが、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【０３５９】
面内磁化膜２５上には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
【０３６０】
例えば、磁気抵抗効果素子１２(up)に関しては、磁気固着層１２Ｃの磁化方向は、右向きに固着される。また、磁気抵抗効果素子１２(down)に関しては、磁気固着層１２Ｃの磁化方向は、左向きに固着される。
【０３６１】
磁気抵抗効果素子１２(up)の反強磁性層１２Ｄは、選択素子１３(up)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(up)に接続される。
【０３６２】
磁気抵抗効果素子１２(down)の反強磁性層１２Ｄは、選択素子１３(down)としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートは、読み出しワード線１９(down)に接続される。
【０３６３】
ここで、本例では、書き込みビット線１５と書き込みワード線１６との交差部には、２つの磁気抵抗効果素子１２(up)，１２(down)が配置される。これら磁気抵抗効果素子１２(up)，１２(down)に関しては、後述する動作で説明するように、それぞれ独立に、データの書き込み及び読み出しが可能であるため、メモリセルの高集積化によるメモリ容量の増大を実現できる。
【０３６４】
また、本例では、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ外に配置される。
【０３６５】
従って、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップの幅を狭くし、磁気フリー層１２Ａを電流磁場の通り道となる複数のギャップのうちの１つ内に配置することで、電流磁場を効率よく垂直磁化膜１２Ａに印加できる。
【０３６６】
尚、本例の場合には、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄは、軟磁性材料１５Ｂ，１６Ｂ間の複数のギャップ内に配置しても構わない。
【０３６７】
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
【０３６８】
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
【０３６９】
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
【０３７０】
c.  動作  
図３５乃至図３７の磁気ランダムアクセスメモリの動作について説明する。
【０３７１】
書き込みは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
【０３７２】
・  磁気抵抗効果素子１２(up)に対する書き込み  
まず、磁気抵抗効果素子１２(up)にデータを書き込む場合を説明する。
【０３７３】
“０”−書き込みでは、例えば、図２０のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
【０３７４】
この時、図３６において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(up)の垂直磁化膜１２Ａの磁化方向は上向きに変化する。
【０３７５】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
【０３７６】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、右向き（パラレル状態）となり、“０”−書き込みが完了する。
【０３７７】
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(up)に対する“０”−書き込みの最中においては、磁気抵抗効果素子１２(down)に対して誤書き込みが発生することはない。
【０３７８】
“１”−書き込みでは、例えば、図２０のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
【０３７９】
この時、図３６において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(up)の垂直磁化膜１２Ａの磁化方向は下向きに変化する。
【０３８０】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
【０３８１】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は、左向きとなり、磁気固着層１２Ｃの磁化方向は、右向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【０３８２】
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(up)に対する“１”−書き込みの最中においては、磁気抵抗効果素子１２(down)に対して誤書き込みが発生することはない。
【０３８３】
・  磁気抵抗効果素子１２(down)に対する書き込み  
次に、磁気抵抗効果素子１２(down)にデータを書き込む場合を説明する。
【０３８４】
“０”−書き込みでは、例えば、図２０のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流を流す。
【０３８５】
この時、図３７において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(down)の垂直磁化膜１２Ａの磁化方向は上向きに変化する。
【０３８６】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、左向きに変化する。
【０３８７】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、共に、左向き（パラレル状態）となり、“０”−書き込みが完了する。
【０３８８】
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(down)に対する“０”−書き込みの最中においては、磁気抵抗効果素子１２(up)に対して誤書き込みが発生することはない。
【０３８９】
“１”−書き込みでは、例えば、図２０のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流を流し、ドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流を流す。
【０３９０】
この時、図３７において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップに配置される磁気抵抗効果素子１２(down)の垂直磁化膜１２Ａの磁化方向は下向きに変化する。
【０３９１】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、垂直磁化膜１２Ａの磁化に影響され、右向きに変化する。
【０３９２】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向は、右向きとなり、磁気固着層１２Ｃの磁化方向は、左向き（アンチパラレル状態）となり、“１”−書き込みが完了する。
【０３９３】
尚、第４実施の形態で説明した理由と同様の理由により、磁気抵抗効果素子１２(down)に対する“１”−書き込みの最中においては、磁気抵抗効果素子１２(up)に対して誤書き込みが発生することはない。
【０３９４】
読み出しは、磁気抵抗効果素子１２(up)，１２(down)に読み出し電流を流し、磁気抵抗効果素子１２(up)，１２(down)の抵抗値をセンスアンプ２３により検出することにより行う。
【０３９５】
例えば、磁気抵抗効果素子１２(up)のデータを読み出す場合、ロウデコーダ２０(up)を用いて、読み出しワード線１９(up)を“Ｈ”にし、メモリセル１１(up)内の選択素子１３(up)をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１(up)に向かう読み出し電流を流す。
【０３９６】
“０”−読み出しでは、磁気抵抗効果素子１２(up)は、パラレル状態にあり、その抵抗値は低い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも小さくなる。
【０３９７】
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がパラレル状態にあることが検出される。
【０３９８】
“１”−読み出しでは、磁気抵抗効果素子１２(up)は、アンチパラレル状態にあり、その抵抗値は高い状態にあるため、例えば、磁気抵抗効果素子１２(up)に読み出し電流を流すと、センスアンプ２３の入力電圧Ｖｉｎは、リファレンス電圧Ｖｒｅｆよりも大きくなる。
【０３９９】
これにより、メモリセル１１(up)内の磁気抵抗効果素子１２(up)がアンチパラレル状態にあることが検出される。
【０４００】
d.  まとめ  
以上、説明したように、第６実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第２実施の形態と同様の効果を得ることができると共に、書き込みビット線と書き込みワード線の交差部に複数の磁気抵抗効果素子を配置することにより高集積化を図れる。
【０４０１】
E.  第７実施の形態  
第７実施の形態では、第２実施の形態と同じ書き込み方式を採用する。
【０４０２】
即ち、磁気フリー層を、磁化方向が膜面に垂直な厚さ方向となる垂直磁化膜と磁化方向が膜面に水平な方向となる面内磁化膜（水平磁化膜）とから構成し、電流磁場を用いて垂直磁化膜にデータを書き込み、かつ、そのデータを面内磁化膜に転写する。また、第７実施の形態では、１つの磁気抵抗効果素子を２本の書き込み線の交差部に配置することで、その磁気抵抗効果素子に２ビット（４値）データを記憶する構造を提案する。
【０４０３】
a.  回路例  
第７実施の形態では、第３実施の形態の回路例、即ち、図１４の磁気ランダムアクセスメモリの回路例がそのまま適用される。
【０４０４】
b.  構造例  
図３８は、第７実施の形態のメモリセルのデバイス構造を示している。図３９は、図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図である。
【０４０５】
ここで示すデバイス構造は、図１４のメモリセル１１に対応する。
【０４０６】
書き込みビット線１５は、例えば、Al, Cuなどの金属からなる導電線１５Ａと、その導電線１５Ａを取り囲む軟磁性材料（ヨーク材）１５Ｂとから構成される。同様に、書き込みワード線１６は、例えば、Al, Cuなどの金属からなる導電線１６Ａと、その導電線１６Ａを取り囲む軟磁性材料（ヨーク材）１６Ｂとから構成される。
【０４０７】
軟磁性材料１５Ｂは、導電線１５Ａの側面及び下面を覆い、軟磁性材料１６Ｂは、導電線１６Ａの側面及び上面を覆う。軟磁性材料１５Ｂ，１６Ｂは、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁力線を収束させる機能を有する。
【０４０８】
磁気抵抗効果素子１２は、書き込みビット線１５と書き込みワード線１６の交差部に配置される。具体的には、磁気抵抗効果素子１２は、少なくとも軟磁性材料１５Ｂ，１６Ｂ間のギャップの全てを満たす位置に配置される。軟磁性材料１５Ｂ，１６Ｂ間のギャップは、４ヶ所（ポイント１，２，３，４）存在する。
【０４０９】
磁気抵抗効果素子１２は、書き込みビット線１５と書き込みワード線１６の交差部の中心点に対して点対称となる形状、例えば、円形、十字形などの形状に設定される。十字形の場合には、十字の先端が軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１，２，３，４）に位置するようにする。
【０４１０】
磁気抵抗効果素子１２は、磁気フリー層１２Ａ，１２Ａ’，２４，２５、トンネルバリア層１２Ｂ、磁気固着層１２Ｃ及び反強磁性層１２Ｄから構成される。
【０４１１】
本例では、磁気抵抗効果素子１２は、ボトムピン構造となっているが、トップピン構造であっても構わない。
【０４１２】
磁気フリー層１２Ａ，１２Ａ’，２４，２５は、磁化方向が膜面に垂直な厚さ方向となる強磁性膜（垂直磁化膜）１２Ａ，１２Ａ’、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）２５、及び、これらの間に配置される非磁性膜２４から構成される。
【０４１３】
垂直磁化膜１２Ａは、４ヶ所の軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１，２，３，４）内に位置する。垂直磁化膜１２Ａの磁化方向（上向き／下向き）は、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により変化させることができる。
【０４１４】
垂直磁化膜１２Ａ’は、軟磁性材料１５Ｂ，１６Ｂ間のギャップ外（書き込みビット線１５と書き込みワード線１６の交差部内の領域を含む）に位置し、その磁化方向が垂直磁化膜１２Ａの磁化方向に追従して変化しないように、面内磁気結合が弱い材料から構成される。
【０４１５】
また、垂直磁化膜１２Ａ’の合計の磁化は、面内磁化膜２５の磁化方向に影響を与えないようにするため、消磁操作を施すなどして、零に設定される。
【０４１６】
また、消磁操作に代えて、例えば、垂直磁化膜１２Ａ’を、磁化方向が１８０°異なる複数の磁性層のスタック構造から構成することもできる。この場合、垂直磁化膜１２Ａ’全体として特定方向に磁化が生じなければ、消磁と同様の効果を得ることができる。
【０４１７】
垂直磁化膜１２Ａ’に関しては、例えば、図４０及び図４１に示すように、これを、絶縁体、導電体などからなる非磁性膜２８に代えることもできる。
【０４１８】
面内磁化膜２５の磁化方向は、４ヶ所（ポイント１，２，３，４）に設けられた垂直磁化膜１２Ａの磁化方向に依存する。
【０４１９】
例えば、ポイント１における垂直磁化膜１２Ａの磁化方向が上向き、ポイント４における垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、ポイント４からポイント１に向かう方向となり、ポイント１における垂直磁化膜１２Ａの磁化方向が下向き、ポイント４における垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、ポイント１からポイント４に向かう方向となる。
【０４２０】
同様に、ポイント２における垂直磁化膜１２Ａの磁化方向が上向き、ポイント３における垂直磁化膜１２Ａの磁化方向が下向きのとき、面内磁化膜２５の磁化方向は、ポイント３からポイント２に向かう方向となり、ポイント２における垂直磁化膜１２Ａの磁化方向が下向き、ポイント３における垂直磁化膜１２Ａの磁化方向が上向きのとき、面内磁化膜２５の磁化方向は、ポイント２からポイント３に向かう方向となる。
【０４２１】
面内磁化膜２５の磁化方向は、書き込み電流が遮断された後、４ヶ所に設けられた垂直磁化膜１２Ａの磁化方向のみによって決定される。つまり、面内磁化膜２５の磁化方向は、間接的にではあるが、書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流により発生する磁場（電流磁場）により、４つの方向のうちのいずれか１つに設定される。
【０４２２】
面内磁化膜２５下には、絶縁物から構成されるトンネルバリア層１２Ｂを介して、磁気固着層１２Ｃが配置される。磁気固着層１２Ｃは、磁化方向が膜面に水平な方向となる強磁性膜（面内磁化膜）から構成され、かつ、その磁化方向は、反強磁性層１２Ｄにより固着される。
【０４２３】
例えば、磁気固着層１２Ｃの磁化方向は、書き込みビット線１５が延びる方向に対して、θ＝約２６．６°だけ、ポイント１側に傾いた方向に固着される。その主旨は、面内磁化膜２５に記憶される４値データ（抵抗値ｒ０、ｒ１、ｒ２、ｒ３）のマージンを等しくとることにある。
【０４２４】
反強磁性層１２Ｄは、例えば、下部電極２６上に配置され、下部電極２６は、選択素子１３としてのＮチャネルＭＯＳトランジスタを経由して、接地点Ｖｓｓに接続される。このＭＯＳトランジスタのゲートには、読み出し信号Ｖｒｅａｄが供給される。
【０４２５】
垂直磁化膜１２Ａ，１２Ａ’は、例えば、上部電極２７を経由して、書き込みワード線１６に接続される。
【０４２６】
尚、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、１つの磁性層から構成されていても、積み重ねられた複数の磁性層から構成されていてもよい。
【０４２７】
また、垂直磁化膜１２Ａ，１２Ａ’、面内磁化膜２５及び磁気固着層１２Ｃは、ＳＡＦ構造などの特殊な構造を有していてもよい。
【０４２８】
さらに、垂直磁化膜１２Ａ，１２Ａ’の平面形状については、特に制限されない。
【０４２９】
c.  動作  
図３８及び図３９の磁気ランダムアクセスメモリの動作について説明する。
【０４３０】
書き込みは、選択されたメモリセル１１内の書き込みビット線１５及び書き込みワード線１６に流れる書き込み電流の向きを制御することにより行う。
【０４３１】
まず、図１４のドライバ／シンカー１７Ａ，１８Ａを用いて、選択されたカラム内の書き込みビット線１５に書き込み電流を流し、図１４のドライバ／シンカー１７Ｂ，１８Ｂを用いて、選択されたロウ内の書き込みワード線１６に書き込み電流を流す。
【０４３２】
“０”−書き込みでは、例えば、図４２に示すように、図１４のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０４３３】
この時、例えば、図３９及び図４２において、書き込みビット線１５及び書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント４）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
【０４３４】
ここで、“０”−書き込みの最中においては、ポイント２，３では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント２，３での垂直磁化膜１２Ａの磁場は相殺される。
【０４３５】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント１，４における垂直磁化膜１２Ａの磁化に影響され、ポイント４からポイント１に向かう方向に変化する。
【０４３６】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、最もパラレルに近い状態（抵抗値ｒ０）となり、“０”−書き込みが完了する。
【０４３７】
“１”−書き込みでは、例えば、図４３に示すように、図１４のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１７Ｂからドライバ／シンカー１８Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０４３８】
この時、例えば、図３９及び図４３において、書き込みビット線１５には、紙面の表側から裏側に向かう書き込み電流が流れ、書き込みワード線１６には、紙面の裏側から表側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント２）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント３）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
【０４３９】
ここで、“１”−書き込みの最中においては、ポイント１，４では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント１，４での垂直磁化膜１２Ａの磁場は相殺される。
【０４４０】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント２，３における垂直磁化膜１２Ａの磁化に影響され、ポイント３からポイント２に向かう方向に変化する。
【０４４１】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、パラレル寄りの状態（抵抗値ｒ１＞ｒ０）となり、“１”−書き込みが完了する。
【０４４２】
“２”−書き込みでは、例えば、図４４に示すように、図１４のドライバ／シンカー１７Ａからドライバ／シンカー１８Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０４４３】
この時、例えば、図３９及び図４４において、書き込みビット線１５には、紙面の裏側から表側に向かう書き込み電流が流れ、書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント３）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント２）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化する。
【０４４４】
ここで、“２”−書き込みの最中においては、ポイント１，４では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント１，４での垂直磁化膜１２Ａの磁場は相殺される。
【０４４５】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント２，３における垂直磁化膜１２Ａの磁化に影響され、ポイント２からポイント３に向かう方向に変化する。
【０４４６】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、アンチパラレル寄りの状態（抵抗値ｒ２＞ｒ１）となり、“２”−書き込みが完了する。
【０４４７】
“３”−書き込みでは、例えば、図４５に示すように、図１４のドライバ／シンカー１８Ａからドライバ／シンカー１７Ａに向かう方向に書き込み電流Ｉｗ１を流し、図１４のドライバ／シンカー１８Ｂからドライバ／シンカー１７Ｂに向かう方向に書き込み電流Ｉｗ２を流す。
【０４４８】
この時、例えば、図３９及び図４５において、書き込みビット線１５及び書き込みワード線１６には、紙面の表側から裏側に向かう書き込み電流が流れ、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント１）に配置される垂直磁化膜１２Ａの磁化方向は下向きに変化し、軟磁性材料１５Ｂ，１６Ｂ間のギャップ（ポイント４）に配置される垂直磁化膜１２Ａの磁化方向は上向きに変化する。
【０４４９】
ここで、“３”−書き込みの最中においては、ポイント２，３では、書き込み電流Ｉｗ１，Ｉｗ２の一方による電流磁場が上向き、他方による電流磁場が下向きとなるため、ポイント２，３での垂直磁化膜１２Ａの磁場は相殺される。
【０４５０】
この後、書き込み電流を遮断すると、面内磁化膜２５の磁化方向は、ポイント１，４における垂直磁化膜１２Ａの磁化に影響され、ポイント１からポイント４に向かう方向に変化する。
【０４５１】
これにより、磁気フリー層としての面内磁化膜２５の磁化方向と磁気固着層１２Ｃの磁化方向は、最もアンチパラレルに近い状態（抵抗値ｒ３＞ｒ２）となり、“３”−書き込みが完了する。
【０４５２】
読み出しは、磁気抵抗効果素子１２に読み出し電流を流し、磁気抵抗効果素子１２の抵抗値をセンスアンプ２３により検出することにより行う。
【０４５３】
まず、図１４のロウデコーダ２０を用いて、選択されたメモリセル１１内の選択素子１３をオンにする。次に、カラム選択信号φCSLによりカラムを選択し、センスアンプ２３から書き込みビット線（読み出しビット線）１５を経由してメモリセル１１に向かう読み出し電流を流す。
【０４５４】
読み出しデータ“０”，“１”，“２”，“３”に応じて、センスアンプ２３の入力電圧Ｖｉｎが変化するため、例えば、差動アンプに代えて、ラッチ回路を有する多値データの読み出しのための読み出し回路を使用することにより、磁気抵抗効果素子１２に記憶されたデータを検出できる。
【０４５５】
d.  まとめ  
以上、説明したように、第７実施の形態によれば、二軸タイプ磁気ランダムアクセスメモリにおいて、第２実施の形態と同様の効果を得ることができると共に、書き込みビット線と書き込みワード線の交差部に複数ビットデータを記憶できる磁気抵抗効果素子を配置することによりメモリ容量の増大を実現できる。
【０４５６】
(3)   まとめ  
このように、一軸タイプ及び二軸タイプの例で説明したように、本発明の例によれば、磁気ランダムアクセスメモリの低電流化、セルサイズの縮小、誤書き込み／熱擾乱耐性の向上を同時に実現できる。
【０４５７】
３．  材料  
材料の例について説明する。
【０４５８】
(1)   垂直磁化膜は、以下の材料から構成できる。
【０４５９】
・  Fe(鉄), Co(コバルト), Ni(ニッケル)のうち少なくとも１つの元素と、Cr(クロム), Pt(白金) ,Pd(パラジウム)のうち少なくとも１つの元素とを含む合金  
この合金には、規則合金と不規則合金の双方が含まれる。規則合金としては、Fe(50)Pt(50), Fe(50)Pd(50), Co(50)Pt(50)などがあり（括弧内の数字は割合）、不規則合金としては、CoCr合金, CoPt合金, CoCrPt合金, CoCrPtTa合金, CoCrNb合金などがある。
【０４６０】
また、これらの合金に、Cu, Ag, Cr, B, V, Ta, Nb, SiO2, MgO, TiNなどの不純物元素、その合金又は化合物を加えてもよい。
【０４６１】
・  Fe, Co, Ni のうち少なくとも１つの元素又はその元素を含む合金と、Pt ,Pd のうち１つの元素又はその元素を含む合金とが交互に積み重ねられた構造  
この構造には、例えば、Co/Pt人工格子、Co/Pd人工格子、CoCr/Pt人工格子などが含まれる。また、この構造を構成する合金に、Cu, Ag などの不純物元素、その合金又は絶縁物を加えてもよい。
【０４６２】
・  希土類金属のうち少なくとも１つの元素、例えば、Tb(テルビウム), Dy(ジスプロシウム), Gd(ガドリニウム)と、遷移金属のうち少なくとも１つの元素とからなるアモルファス合金  
例えば、TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCoなどがある。
【０４６３】
(2)   非磁性膜は、以下の材料から構成できる。
【０４６４】
・  Ta  
・  TiN, CrRu, Co-Cr-Pt(非磁性となるようにCrとPtの合計の割合を50％以上にする), Au, Ag, Pt, Pd, Ir, Fe, Cr, MgO   
これらの材料を用いて非磁性膜を構成すると共に、非磁性膜上に垂直磁化膜を形成することで、垂直磁化膜の配向性を高めて、その特性を向上させることができる。
【０４６５】
・  CrTi, CrNb, CrV, CoCrPt, CrRu  
これらの材料を用いて非磁性膜を構成すると共に、非磁性膜上に面内磁化膜を形成することで、面内磁化膜の配向性を高めて、その特性を向上させることができる。
【０４６６】
４．  その他  
本発明の例によれば、磁場発生効率を向上させることができ、１ｋＯｅ／ｍＡ以上の効率を実現できる。この場合、書き込み電流を数ｍＡ以下に設定できると共に、磁気抵抗効果素子のスイッチング磁場（反転磁場）については、磁気シールドが不要となるレベル、即ち、外部磁場によって誤書き込みが発生しない程度にまで上げることができる。
【０４６７】
また、例えば、図２８及び図２９の磁気ランダムアクセスメモリに関しては、垂直磁化膜１２Ａ、非磁性膜２４、面内磁化膜２５の厚さを、それぞれ、５ｎｍ、２ｎｍ、３ｎｍに設定し、かつ、面内磁化膜２５と軟磁性材料１６Ｂとの間に配置される保護膜の厚さを２０ｎｍに設定したとすると、書き込みビット線１５と書き込みワード線１６との間のギャップは、３０ｎｍとなり、約２５０Ｏｅ／ｍＡの効率を実現できる。この場合、データ書き込みは、約４ｍＡの書き込み電流で行うことができる。
【０４６８】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０４６９】
【図１】第１実施の形態の磁気ランダムアクセスメモリの回路例を示す回路図。
【図２】第１実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図３】図２のＩＩＩ−ＩＩＩ線に沿う断面図。
【図４】第１実施の形態の第１変形例を示す断面図。
【図５】第１実施の形態の第２変形例を示す断面図。
【図６】第１実施の形態の第３変形例を示す断面図。
【図７】第２実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿う断面図。
【図９】第２実施の形態の第１変形例を示す断面図。
【図１０】第２実施の形態の第２変形例を示す断面図。
【図１１】第２実施の形態の第３変形例を示す断面図。
【図１２】第２実施の形態の第４変形例を示す断面図。
【図１３】第２実施の形態の第５変形例を示す断面図。
【図１４】第３実施の形態の磁気ランダムアクセスメモリの回路例を示す回路図。
【図１５】第３実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図１６】図１５のＸＶＩ−ＸＶＩ線に沿う断面図。
【図１７】第３実施の形態の第１変形例を示す断面図。
【図１８】第３実施の形態の第２変形例を示す断面図。
【図１９】第３実施の形態の第３変形例を示す断面図。
【図２０】第４実施の形態の磁気ランダムアクセスメモリの回路例を示す回路図。
【図２１】第４実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図２２】図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図。
【図２３】図２１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図。
【図２４】第４実施の形態に関わる書き込み動作を示す平面図。
【図２５】第４実施の形態に関わる書き込み動作を示す平面図。
【図２６】第４実施の形態に関わる書き込み動作を示す平面図。
【図２７】第４実施の形態に関わる書き込み動作を示す平面図。
【図２８】第５実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図２９】図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図。
【図３０】第５実施の形態の第１変形例を示す断面図。
【図３１】第５実施の形態の第２変形例を示す断面図。
【図３２】第５実施の形態の第３変形例を示す断面図。
【図３３】第５実施の形態の第４変形例を示す断面図。
【図３４】第５実施の形態の第５変形例を示す断面図。
【図３５】第６実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図３６】図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。
【図３７】図３５のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図。
【図３８】第７実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図３９】図３８のＸＸＸＩＸ−ＸＸＸＩＸ線に沿う断面図。
【図４０】第７実施の形態の磁気ランダムアクセスメモリの構造例を示す平面図。
【図４１】図４０のＸＬＩ−ＸＬＩ線に沿う断面図。
【図４２】第７実施の形態に関わる書き込み動作を示す平面図。
【図４３】第７実施の形態に関わる書き込み動作を示す平面図。
【図４４】第７実施の形態に関わる書き込み動作を示す平面図。
【図４５】第７実施の形態に関わる書き込み動作を示す平面図。
【符号の説明】
【０４７０】
１０：  メモリセルアレイ、  １１，１１(up)，１１(down)：  メモリセル、  １２，１２(up)，１２(down)：  磁気抵抗効果素子、  １２Ａ，１２Ａ’：  垂直磁化膜、  １２Ｂ：  トンネルバリア層、  １２Ｃ：  磁気固着層（ピン層）、  １２Ｄ：  反強磁性層、  １３，１３(up)，１３(down)，２２：  選択素子、  １４：  ローカル書き込みビット線、  １４Ａ，１５Ａ，１６Ａ：  導電線、  １４Ｂ，１４Ｃ，１５Ｂ，１６Ｂ：  軟磁性材料（ヨーク材）、  １５：  書き込みビット線、  １５’，１６’：  グローバル書き込みビット線、  １６：  書き込みワード線、  １７，１８，１７Ａ，１８Ａ，１７Ｂ，１８Ｂ：  書き込みドライバ／シンカー、  １９，１９(up)，１９(down)：  読み出しワード線、  ２０，２０(up)，２０(down)：  ロウデコーダ、  ２１：  読み出しビット線、  ２３：  センスアンプ、  ２４，２８：  非磁性膜、  ２５：  面内磁化膜、  ２６：  下部電極、  ２７：  上部電極。
【図１】
2006344653.tif 000003
【図２】
2006344653.tif 000004
【図３】
2006344653.tif 000005
【図４】
2006344653.tif 000006
【図５】
2006344653.tif 000007
【図６】
2006344653.tif 000008
【図７】
2006344653.tif 000009
【図８】
2006344653.tif 000010
【図９】
2006344653.tif 000011
【図１０】
2006344653.tif 000012
【図１１】
2006344653.tif 000013
【図１２】
2006344653.tif 000014
【図１３】
2006344653.tif 000015
【図１４】
2006344653.tif 000016
【図１５】
2006344653.tif 000017
【図１６】
2006344653.tif 000018
【図１７】
2006344653.tif 000019
【図１８】
2006344653.tif 000020
【図１９】
2006344653.tif 000021
【図２０】
2006344653.tif 000022
【図２１】
2006344653.tif 000023
【図２２】
2006344653.tif 000024
【図２３】
2006344653.tif 000025
【図２４】
2006344653.tif 000026
【図２５】
2006344653.tif 000027
【図２６】
2006344653.tif 000028
【図２７】
2006344653.tif 000029
【図２８】
2006344653.tif 000030
【図２９】
2006344653.tif 000031
【図３０】
2006344653.tif 000032
【図３１】
2006344653.tif 000033
【図３２】
2006344653.tif 000034
【図３３】
2006344653.tif 000035
【図３４】
2006344653.tif 000036
【図３５】
2006344653.tif 000037
【図３６】
2006344653.tif 000038
【図３７】
2006344653.tif 000039
【図３８】
2006344653.tif 000040
【図３９】
2006344653.tif 000041
【図４０】
2006344653.tif 000042
【図４１】
2006344653.tif 000043
【図４２】
2006344653.tif 000044
【図４３】
2006344653.tif 000045
【図４４】
2006344653.tif 000046
【図４５】
2006344653.tif 000047