(57)【要約】【課題】高電圧チップと低電圧チップが同一チップ上若しくは近接した半導体装置にあっては、リードフレーム等で接続されたチップ上の高電圧回路に高電圧が印加されると、周辺の低電圧駆動の半導体チップにも高電界が印加されることになる。その結果、高電界による半導体素子の動作不良が発生する。【解決手段】高圧リードフレーム３が低電圧チップ２の上部を横切る場合に、その高圧リードフレーム３の幅Ｗ３を低電圧チップ２の幅Ｗ２と同幅以下にし、且つ、低電圧チップ２のエッジ２Ｅ３，２Ｅ４を横切る箇所で、例えばＬ字状に折り曲げて高圧リードフレーム３を低電圧チップ２の表面から遠ざけてやる。【選択図】図１
2006237126.tif 000002
【特許請求の範囲】
【請求項１】
リードフレームが半導体チップの上部に配設されている場合に、前記リードフレームの幅を前記半導体チップの幅と同幅以下に設定したことを特徴とする、
半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記リードフレームが前記半導体チップのエッジを横切る場合に、前記リードフレームが前記半導体チップの前記エッジを横切る箇所で前記リードフレームを前記半導体チップから遠ざけることを特徴とする、
半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記リードフレームを前記半導体チップの前記エッジから遠ざける場合の遠ざける分の高さを、前記半導体チップの中央部での前記リードフレームの高さの略１／２以上に設定することを特徴とする、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーデバイスに適用される半導体装置に関する。
【背景技術】
【０００２】
従来のパワーデバイス用半導体装置では、例えば特許文献１に例示されている様に、同一半導体チップ内で部分的に高電圧領域が低電圧領域の横に存在していたり、あるいは、特許文献２に例示されている様に、３次元的にリードフレームやボンディングワイヤが、チップ上の低電圧駆動の半導体回路部分に近接して配線されたり、場合によってはチップの上部を跨ぐ様に配線されている。
【０００３】
【特許文献１】特開昭５２−１０４０６１号公報
【特許文献２】特開２００２−１６２０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この様な半導体装置にあっては、リードフレームやボンディングワイヤで接続されたチップ上の高電圧回路に高電圧が印加されると、周辺の低電圧駆動の半導体チップにも高電界が印加されることになる。その結果、高電界による半導体素子の動作不良が発生する事があるという問題点がある。
【０００５】
尚、この様な問題点は、例えば５Ｖで駆動される様な低電圧駆動の半導体チップ（低電圧チップ）の上部を高電圧が印加されたリードフレームが横切る場合にのみ問題となるものではなく、例えば６００Ｖ〜１２００Ｖで駆動される様な高電圧駆動の半導体チップ（高電圧チップ）の上部を、同等の高電圧が印加されたリードフレームが横切る場合にも生じ得るものである。
【０００６】
その様な意味で、本発明は、比較的高い電圧が印加されたリードフレームがその近傍ないしは直下に位置する半導体チップ（低電圧チップ又は高電圧チップ）に対して及ぼす高電界による半導体素子（半導体チップ）の動作不良の発生を防止することを、その主目的とする。
【課題を解決するための手段】
【０００７】
本発明の主題に係る半導体装置は、リードフレームが半導体チップの上部に配設されている場合に、前記リードフレームの幅を前記半導体チップの幅と同幅以下に設定したことを特徴とする。
【０００８】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【０００９】
本発明の主題によれば、リードフレームに印加された電圧に起因した半導体チップ表面での電界上昇を緩和して、半導体素子をその誤動作や損傷から保護することが出来る。
【発明を実施するための最良の形態】
【００１０】
（実施の形態１）
図１は、本実施の形態に係るパワー半導体装置の内部を透視した当該半導体装置の平面図であり、図１中の断線Ｂ１−Ｂ２に関する縦断面図が図２に相当しており、又、図１中の断線Ａ１−Ａ２に関する縦断面図が図３に相当している。
【００１１】
図１〜図３に例示される通り、第２方向Ｄ２に延在したフレーム４の先端部におけるパッド部（図示せず）には、第２方向Ｄ２に直交する第１方向Ｄ１に沿って延びた低電圧半導体チップ（以下、低電圧チップと称す）２が搭載されている。しかも、低電圧チップ２と対面する様に低電圧チップ２の上部に配置され、且つ、第１方向Ｄ１に沿って延在して低電圧チップ２の第１方向Ｄ１側の両端部（エッジ部）２Ｅ３，２Ｅ４を横切る様に、横断面形状がコの字型の高圧リードフレーム（以下、単にバーと称す）３が配設されている。ここで、低電圧チップ２の第２方向Ｄ２側の長さ、即ち、低電圧チップ２の幅は符号Ｗ２で示されており、他方、バー３の内で低電圧チップ２の上部に位置する部分３Ａの第２方向Ｄ２側の長さ、即ち、バー３の幅は符号Ｗ３で示されている。そして、低電圧チップ２，バー３及びフレーム４は、モールド樹脂４で被覆されている（但し、バー３及びフレーム４の各々の一部はモールド樹脂４の表面から外部に向けて突出している）。特に、図３に例示される様に、低電圧チップ２の第１方向Ｄ１側の両最端部（エッジ部）２Ｅ３，２Ｅ４近傍において、バー３が高さｈ３１分だけ低電圧チップ２の各エッジから遠ざかる様に、その縦断面形状がＬ字型（略直角に折れ曲がっている）に形成されている。尚、符号ｈ３０は、低電圧チップ２の中央部でのバー３（３Ａ）の高さを示している。又、符号２Ｅ１，２Ｅ２は、第２方向Ｄ２側の低電圧チップ２の最端部（エッジ部）を示しており、図３の一例ではＷ３＜Ｗ２に設定されている。
【００１２】
ここで、本実施の形態の構成に於ける特徴点ないしは中核部は、「バー３が低電圧チップ２の上部を横切る場合に、（１）そのバー３の幅Ｗ３を低電圧チップ２の幅Ｗ２と同幅以下に設定し、且つ、（２）バー３が平面図的に見た際に低電圧チップ２のエッジ２Ｅ３，２Ｅ４を横切る箇所に於いて、バー３を低電圧チップ２から遠ざけた」点にある。この様な特徴点（１）及び（２）の具備の必要性及びその利点に関して、以下に論証する。
【００１３】
＜リードフレーム３の幅寸法を半導体チップ２と同幅以下にすることに関する説明＞
バー３（３Ａ）の幅サイズ変化によるＩＣチップ表面電界の変化を図４に示す。同図は、１２００Ｖの電圧が印加されたバー３（３Ａ）の高さｈ３０がチップ表面から１ｍｍの高さにある場合について、電界計算を行った結果を示している。その際、周囲のエポキシ樹脂（モールド樹脂）１の比誘電率は４として、計算を行った。図４の横軸座標Ｘは相対的位置座標であり、図４では、低電圧チップ２の断線Ａ１−Ａ２の方向（チップの長手方向）に平行な最端部２Ｅ１，２Ｅ２の位置座標は、それぞれ２０ｍｍ、３０ｍｍである。又、図４のグラフ下方には、バー３と低電圧チップ２との幅寸法関係に関して、バー幅寸法がチップ幅よりも大きいオーバーサイズの場合のＢ１−Ｂ２縦断面図（２）と、バー幅寸法がチップ幅よりも小さい場合のＢ１−Ｂ２縦断面図（１）とが、模式的に描画されている。
【００１４】
図４のシミュレーション結果より明らかな通り、バー３の幅とチップ２の幅との差（Ｗ３−Ｗ２）がマイナス値から０ｍｍまでの範囲では、チップ２の両側の表面端部（最端部）２Ｅ１，２Ｅ２から内部へ向けて１ｍｍ程度入った領域（端部領域；図４中、矢印で示す点線の円で囲まれた領域）での電界の上昇は、最エッジ部２Ｅ１，２Ｅ２を除き、発生していない。これに対して、バー３の幅サイズＷ３をチップ２の幅サイズＷ２よりも大きくした場合には（バー側オーバーサイズ）、上記の両端１ｍｍ幅程度の領域でチップ表面の電界上昇が発生する。
【００１５】
以上の分析から、チップ表面端部での電界上昇を抑制するためには、チップ２の上部に位置するバー３Ａの幅Ｗ３をチップ２の幅Ｗ２以下に設定すれば良いこととなる（Ｗ３≦Ｗ２）。
【００１６】
尚、図４に於けるチップ最両端での電界上昇は、今回の電界計算モデルにおいて電極角の設定を９０度直角に設定しているため、余計に強く算出されたものであり、実際の電極では角に曲率半径を持っているため、この計算結果程には上昇しない。
【００１７】
又、通常、チップ２の最端部２Ｅ１，２Ｅ２にまで半導体素子を設置することは無いため、実際に問題となるのは、それよりも内側のチップ平面上の端部領域である。
【００１８】
＜エッジ２Ｅ３，２Ｅ４を横切る箇所でバー３をチップ２から遠ざけることに関する説明＞
上記幅設定（Ｗ３≦Ｗ２）により、ＩＣチップ２の一方の対辺端部領域（最端部２Ｅ１，２Ｅ２から１ｍｍ程度内部に入った領域）での電界上昇を防止することが出来るが、もう一方の対辺端部領域（最端部２Ｅ３，２Ｅ４の近傍領域）については、バー３が最端部２Ｅ３，２Ｅ４を横切るため、図４中の上記（２）で言うオーバーサイズの場合と同じこととなり、その部分での電界が上昇することになってしまう。
【００１９】
そこで、第１方向Ｄ１に延在するバー３が半導体チップ２のエッジ２Ｅ３，２Ｅ４を横切る部分での電界上昇を防ぐためには、バー３をチップ表面から遠ざけてやれば良い。
【００２０】
・バー３を立ち上げる位置
バー３を立ち上げてチップ表面から遠ざけてやる位置に関しては、図５の計算結果より、バー幅Ｗ３がチップ幅Ｗ２と同じ幅以下の場合には、両最端部２Ｅ３，２Ｅ４近傍（端部領域）での電界上昇は起きていない。そのため、バー３を立ち上げる位置については、チップ最端部２Ｅ３，２Ｅ４より内側の位置から立ち上げてやれば良い。尚、図５中、「右バー」とは、バー３がエッジ２Ｅ４を横切る箇所でＬ字型に略直角に折り曲げた際の紙面右側へ突出した部分３Ｂを言う。従って、図５中の「右バー無し」とは、Ｌ字型に折り曲げた後のバー３の高さが無限大に相当する場合と等価である。
【００２１】
・バー３を立ち上げる高さ
バー３を略直角に立ち上げる高さに関しては、図５の結果より、バー３を任意の値に立ち上げるだけでも効果有りとは言えるが、好ましくは概ねバー高さｈ３１が＋０．５ｍｍ以上であれば、エッジ２Ｅ３，２Ｅ４側のチップ端部領域の電界上昇を抑制出来ている。即ち、バー３の右バー３Ｂを、ＩＣチップ２の中央部でのバー高さｈ３０の概ね１／２と等しいか、あるいは、それよりも高く設定してやれば良い。この様な設定により、バー３が半導体チップ２のエッジ２Ｅ３，２Ｅ４を横切る部分での電界上昇をより一層防止することが出来る。
【００２２】
（実施の形態２）
図６の（１）〜（３）の様に、チップ端部とその近傍でのみバー３を高く設定して、チップ表面電界を抑制することが出来る。この場合の、折り曲げにより高く設定した部分３Ｂの長手方向Ｄ１における突出距離を検討する。尚、実施の形態１で検討した通り、バー３の幅Ｗ３はチップ２の幅Ｗ２以下に設定されていることが前提である。
【００２３】
図６の（１）に於いて、持ち上げるバー高さを＋０．５ｍｍとした場合に、持ち上げた高さを下げるまでの距離Ｗを変えた場合のＩＣチップ表面電界の変化を計算した結果を、図７に示す。尚、図７に於いて、「右バー＋０．５ｍｍｈ」は、距離Ｗが無限大である場合と等価である。
【００２４】
図７の計算結果より、高さを下げるまでの距離Ｗを概ね１．５ｍｍ以上に設定するならば、上記端部領域に於ける電界上昇を抑制することが出来ている。即ち、バー高さを下げるまでの距離Ｗは、ＩＣチップ中央部でのバー高さｈ３０の概ね３／２倍の距離以上離した距離に設定してやれば良いと言える。
【００２５】
尚、右バー３Ｂの形状として、図６の（２）又は（３）に示す様な形状とする場合には、バー下側同士３Ａ，３Ｃの位置関係（従って、バー高さを下げるまでの距離Ｗに相当）を、概ね、上記した図６の（１）の場合におけるバー下側同士３Ａ，３Ｃで作られる四角形の範囲以上になる様に設定してやれば良い。即ち、図６の（２）又は（３）の場合にも、バー高さを下げるまでの距離Ｗは、同様に、ＩＣチップ中央部でのバー高さｈ３０の概ね３／２倍の距離以上に設定される。
【００２６】
（付記）
実施の形態１及び２で既述した構成・作用効果は、高電圧チップと当該高電圧チップの上部を横切る高圧リードフレームとの関係においても、同様に適用し得る。
【００２７】
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【００２８】
本発明に係る半導体装置は、パワーエレクトロニクス分野の製品に適用され得る。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１に係る半導体装置の構成を模式的に示す平面図である。
【図２】図１のＢ１−Ｂ２に関する半導体装置の縦断面図である。
【図３】図１のＡ１−Ｂ２に関する半導体装置の縦断面図である。
【図４】バーの幅サイズ変化によるＩＣチップ表面電界の変化を示す図である。
【図５】チップから遠ざかる場合の、バー高さ変化によるＩＣチップ表面電界の変化を示す図である。
【図６】本発明の実施の形態２に係るリードフレームの構成例を示す縦断面図である。
【図７】チップから遠ざかった後にバー高さを元に戻すまでの、バー距離変化によるＩＣチップ表面電界の変化を示す図である。
【符号の説明】
【００３０】
１  モールド樹脂、２  低電圧チップ、３  高圧リードフレーム、４  フレーム。
【図１】
2006237126.tif 000003
【図２】
2006237126.tif 000004
【図３】
2006237126.tif 000005
【図４】
2006237126.tif 000006
【図５】
2006237126.tif 000007
【図６】
2006237126.tif 000008
【図７】
2006237126.tif 000009