(57)【要約】【課題】  焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することを目的とする。【解決手段】    積層セラミックコンデンサＣ１は、内層部１０と、当該内層部１０を挟むように配置される一対の外層部２０とを備える。内層部１０は、複数の第１のセラミック層１２と、複数の内部回路要素導体１４と、複数の第３のセラミック層１６とを含む。複数の第１のセラミック層１２と複数の内部回路要素導体１４とは、交互に積層されている。第１のセラミック層１２及び第２のセラミック層２２はガラス成分を含んでおり、第２のセラミック層２２に含まれるガラス成分の融点は、第１のセラミック層１２に含まれるガラス成分の融点よりも低くなっている。【選択図】  図１
2006352041.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、
前記内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層型電子部品であって、
前記第１及び第２のセラミック層が、ガラス成分を含んでおり、
前記第２のセラミック層に含まれるガラス成分の融点が、前記第１のセラミック層に含まれるガラス成分の融点よりも低いことを特徴とする積層型電子部品。
【請求項２】
前記第１のセラミック層は前記ガラス成分としてBa-Ca-Si-O系ガラスを含んでおり、
前記第２のセラミック層は前記ガラス成分としてBa-Ca-B-Si-O系ガラスを含んでいることを特徴とする請求項１に記載の積層型電子部品。
【請求項３】
前記第１のセラミック層及び前記第２のセラミック層は、前記ガラス成分としてBa-Ca-Si-O系ガラスをそれぞれ含んでおり、
前記第２のセラミック層に含まれるBa-Ca-Si-O系ガラスは、前記第１のセラミック層に含まれるBa-Ca-Si-O系ガラスよりもSiの量が多いことを特徴とする請求項１に記載の積層型電子部品。
【請求項４】
前記内層部は、前記内部回路要素導体と同層に位置すると共に、前記内部回路要素導体が形成されない領域に当該内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有し、
前記第３のセラミック層が、ガラス成分を含んでおり、
前記第３のセラミック層に含まれるガラス成分の融点が、前記第１のセラミック層に含まれるガラス成分の融点よりも低いことを特徴とする請求項１に記載の積層型電子部品。
【請求項５】
前記第１のセラミック層は前記ガラス成分としてBa-Ca-Si-O系ガラスを含んでおり、
前記第２のセラミック層及び前記第３のセラミック層は前記ガラス成分としてBa-Ca-B-Si-O系ガラスを含んでいることを特徴とする請求項４に記載の積層型電子部品。
【請求項６】
前記第１のセラミック層、前記第２のセラミック層、及び前記第３のセラミック層は、前記ガラス成分としてBa-Ca-Si-O系ガラスをそれぞれ含んでおり、
前記第２のセラミック層及び前記第３のセラミック層に含まれるBa-Ca-Si-O系ガラスは、前記第１のセラミック層に含まれるBa-Ca-Si-O系ガラスよりもSiの量が多いことを特徴とする請求項４に記載の積層型電子部品。
【請求項７】
前記内部回路要素導体の厚みが１．５μｍ以下であるとともに、
前記第１のセラミック層の厚みが、前記内部回路要素導体の厚みの１．５倍以下であることを特徴とする請求項１〜６の何れか一項に記載の積層型電子部品。
【請求項８】
複数の第１のセラミック層と複数の内部電極とが交互に積層された内層部と、
前記内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層セラミックコンデンサであって、
前記第１及び第２のセラミック層が、ガラス成分を含んでおり、
前記第２のセラミック層に含まれるガラス成分の融点が、前記第１のセラミック層に含まれるガラス成分の融点よりも低いことを特徴とする積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品及び積層セラミックコンデンサに関する。
【背景技術】
【０００２】
この種の積層型電子部品として、複数の内部回路要素導体及びセラミック層が積層された積層体を備えるものが知られている（例えば、特許文献１、特許文献２参照）。特許文献１に記載された積層型電子部品（積層セラミックコンデンサ）は、内部回路要素導体（内部電極）とセラミック層とが交互に積層された内層部と、セラミック層が積層された外層部とを備える。特許文献２に記載された積層型電子部品（積層セラミック電子部品）では、セラミック層が酸化物ガラスを含んでいる。
【特許文献１】特開平９−１２９４８６号公報
【特許文献２】特開平８−１９１０３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明者等は、焼成ムラを抑制し得る積層型電子部品について鋭意検討を行った結果、以下のような事実を新たに見出した。
【０００５】
特許文献１には、内層部と外層部とを備える積層型電子部品が記載されている。本発明者等は、このような積層型電子部品を焼成すると、内層部が外層部よりも低温で焼結し、その結果積層型電子部品に焼成ムラが生じてしまうことを見出した。
【０００６】
上述した焼成ムラは、内層部に合わせた温度で焼成を行っても、あるいは外層部に合わせた温度で焼成を行っても起こる。すなわち、内層部に合わせた温度で焼成を行うと、外層部が十分に焼結されない。一方、外層部に合わせた温度で焼成を行うと、内層部が過度に焼成されてしまう。内層部が過度に焼成されてしまうと、内層部のセラミック層には半導体化の問題が生じ、内部回路要素導体には球状化による被覆率の低下の問題が生じる。
【０００７】
本発明者等は、内層部が外層部よりも低温で焼結することについて検討したところ、内層部においてセラミック層と交互に積層される内部回路要素導体が、焼成時に内層部のセラミック層に対して焼結助剤として機能してしまうのではないかとの考察を得た。近年、電子機器の小型化に伴い、電子機器内に実装される積層型電子部品の薄層化が求められている。したがって、この考察によると、薄層化により内層部での各セラミック層に与える内部回路要素導体の影響が大きくなり、焼成ムラの問題がより顕著になると考えられる。
【０００８】
また、特許文献２には、酸化物ガラスを含むセラミック層を備える積層型電子部品が記載されているが、内層部及び外層部の焼結温度については検討されていない。
【０００９】
このような検討結果を踏まえ、本発明に係る積層型電子部品は、複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層型電子部品であって、第１及び第２のセラミック層が、ガラス成分を含んでおり、第２のセラミック層に含まれるガラス成分の融点が、第１のセラミック層に含まれるガラス成分の融点よりも低いことを特徴とする。
【００１０】
セラミック層にガラス成分を含ませることにより、セラミック層の焼結温度を低くすることが可能となる。この積層型電子部品では、第２のセラミック層に含まれるガラス成分の融点が、第１のセラミック層に含まれるガラス成分の融点より低いので、第２のセラミック層では第１のセラミック層と比べて焼結温度が低くなる。一方、内部回路要素導体と交互に積層されている第１のセラミック層では、内部回路要素導体の影響を受けることによって、焼結温度が実質的に低下すると考えられる。これにより、内層部及び外層部の双方において焼結温度が低下することとなるため、内層部と外層部との間で焼結温度の差が小さくなる。したがって、内層部の焼結温度に合わせて焼成を行っても、外層部を十分に焼結させることができる。その結果、焼成ムラを抑制することが可能となる。また、内層部と外層部との焼結温度の差が小さくなることによって、内層部と外層部との間の縮率差が小さくなるため、クラックの発生も抑制される。
【００１１】
また、第１のセラミック層はガラス成分としてBa-Ca-Si-O系ガラスを含んでおり、第２のセラミック層はガラス成分としてBa-Ca-B-Si-O系ガラスを含んでいることが好ましい。Ba-Ca-B-Si-O系ガラスは、Ba-Ca-Si-O系ガラスにB２O３を添加したものであるため、Ba-Ca-Si-O系ガラスと比べて融点が低い。よって、第２のセラミック層の焼結温度は第１のセラミック層の焼結温度よりも低くなる。第１のセラミック層の焼結温度は内部回路要素導体の影響で実質的に低くなるので、外層部である第２のセラミック層と内層部である第１のセラミック層との間における焼結温度の差は小さくなる。よって、焼成ムラを抑制することが可能となる。
【００１２】
また、第１のセラミック層及び第２のセラミック層は、ガラス成分としてBa-Ca-Si-O系ガラスを共に含んでおり、第２のセラミック層に含まれるBa-Ca-Si-O系ガラスは、第１のセラミック層に含まれるBa-Ca-Si-O系ガラスよりもSiの量が多いことが好ましい。Siの量が多いBa-Ca-Si-O系ガラスは、Siの量が少ないBa-Ca-Si-O系ガラスと比べて融点が低い。よって、第２のセラミック層の焼結温度は第１のセラミック層の焼結温度よりも低くなる。第１のセラミック層の焼結温度は内部回路要素導体の影響で実質的に低くなるので、外層部である第２のセラミック層と内層部である第１のセラミック層との間における焼結温度の差は小さくなる。よって、焼成ムラを抑制することが可能となる。
【００１３】
また、内層部は、内部回路要素導体と同層に位置すると共に、内部回路要素導体が形成されない領域に当該内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有し、第３のセラミック層が、ガラス成分を含んでおり、第３のセラミック層に含まれるガラス成分の融点が、第１のセラミック層に含まれるガラス成分の融点よりも低いことが好ましい。
【００１４】
内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有することによって、この積層型電子部品では、デラミネーションの発生が抑制される。また、第３のセラミック層に含まれるガラス成分の融点は、第１のセラミック層に含まれるガラス成分の融点よりも低いので、第３のセラミック層では第１のセラミック層よりも焼結温度が低くなる。第１のセラミック層では、内部回路要素導体の影響で焼結温度が実質的に低くなっているため、第３のセラミック層と第１のセラミック層との焼結温度の差は小さくなる。よって、内層部内における焼成ムラを抑制することが可能となる。
【００１５】
また、第１のセラミック層はガラス成分としてBa-Ca-Si-O系ガラスを含んでおり、第２のセラミック層及び第３のセラミック層はガラス成分としてBa-Ca-B-Si-O系ガラスを含んでいることが好ましい。Ba-Ca-B-Si-O系ガラスは、Ba-Ca-Si-O系ガラスと比べて融点が低い。よって、第２のセラミック層及び第３のセラミック層の焼結温度は、第１のセラミック層の焼結温度よりも低くなる。第１のセラミック層の焼結温度は実質的に低くなっているため、第２のセラミック層及び第３のセラミック層と第１のセラミック層との焼結温度の差は小さくなる。その結果、外層部と内層部との間、及び内層部内における焼成ムラを抑制することが可能となる。
【００１６】
また、第１のセラミック層、第２のセラミック層、及び第３のセラミック層は、ガラス成分としてBa-Ca-Si-O系ガラスをそれぞれ含んでおり、第２のセラミック層及び第３のセラミック層に含まれるBa-Ca-Si-O系ガラスは、第１のセラミック層に含まれるBa-Ca-Si-O系ガラスよりもSiの量が多いことが好ましい。Siの量が多いBa-Ca-Si-O系ガラスは、Siの量が少ないBa-Ca-Si-O系ガラスと比べて融点が低い。よって、第２のセラミック層及び第３のセラミック層の焼結温度は、第１のセラミック層の焼結温度よりも低くなる。第１のセラミック層の焼結温度は実質的に低くなっているため、第２のセラミック層及び第３のセラミック層と第１のセラミック層との焼結温度の差は小さくなる。その結果、外層部と内層部との間、及び内層部内における焼成ムラを抑制することが可能となる。
【００１７】
また、内部回路要素導体の厚みが１．５μｍ以下であるとともに、第１のセラミック層の厚みが、内部回路要素導体の厚みの１．５倍以下であることが好ましい。この場合、小型化、薄層化の要求を満たすとともに、外層部の過度な焼成を抑制することができる。
【００１８】
また、本発明に係る積層セラミックコンデンサは、複数の第１のセラミック層と複数の内部電極とが交互に積層された内層部と、内層部を挟むように複数の第２のセラミック層がそれぞれ積層された一対の外層部と、を備える積層セラミックコンデンサであって、第１及び第２のセラミック層が、ガラス成分を含んでおり、第２のセラミック層に含まれるガラス成分の融点が、第１のセラミック層に含まれるガラス成分の融点よりも低いことを特徴とする。
【００１９】
この積層セラミックコンデンサでは、外層部と内層部との間で焼結温度の差を小さくでき、焼成ムラを抑制することが可能となる。
【発明の効果】
【００２０】
本発明によれば、焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２２】
まず、図１、図２に基づいて、本実施形態に係る積層セラミックコンデンサＣ１の構成を説明する。図１は本実施形態に係る積層セラミックコンデンサの断面図である。図２は、本実施形態に係る積層セラミックコンデンサの分解斜視図である。
【００２３】
積層セラミックコンデンサＣ１は、図１に示されるように、内層部１０と、この内層部１０を挟んで位置する一対の外層部２０とを備えている。本実施形態に係る積層セラミックコンデンサＣ１は、長手方向の長さが１．０ｍｍに設定され、幅が０．５ｍｍに設定され、高さが０．５ｍｍに設定された、いわゆる１００５タイプの積層セラミックコンデンサである。積層セラミックコンデンサＣ１の外表面には、端子電極３０が形成されている。
【００２４】
内層部１０は、複数（本実施形態では１３層）の第１のセラミック層１２と、複数（本実施形態では１２層）の内部回路要素導体１４と、複数（本実施形態では１２層）の第３のセラミック層１６とを有している。第１のセラミック層１２と内部回路要素導体１４とは、交互に積層されている。内部回路要素導体１４と同じ層の、内部回路要素導体１４が形成されていない領域には、第３のセラミック層１６が形成されている。この第３のセラミック層１６は、内部回路要素導体１４と略同じ厚さを有することで、内部回路要素導体１４によって生じる段差を吸収する。第３のセラミック層１６は、第１のセラミック層１２よりも融点の低いガラス成分を含んでいる。より具体的には、第１のセラミック層１２はBa-Ca-Si-O系ガラスを含み、第３のセラミック層１６はBa-Ca-B-Si-O系ガラスを含んでいる。第３のセラミック層１６に含まれるBa-Ca-B-Si-O系ガラスは、Ba-Ca-Si-O系ガラスにB２O３を添加したものである。
【００２５】
内部回路要素導体１４は、主成分としてＮｉを含んでおり、内部電極として機能する。内部回路要素導体１４の厚さは、１．５μｍ以下である。これに対して、第１のセラミック層１２の厚みは、内部回路要素導体１４の厚さの１．５倍以下となっている。
【００２６】
外層部２０は、第２のセラミック層２２が複数（本実施形態では５層）積層されることにより構成されている。第２のセラミック層２２は、第１のセラミック層１２よりも融点の低いガラス成分を含んでいる。より具体的には、第２のセラミック層２２はBa-Ca-B-Si-O系ガラスを含んでいる。第２のセラミック層２２に含まれるBa-Ca-B-Si-O系ガラスは、Ba-Ca-Si-O系ガラスにB２O３を添加したものである。
【００２７】
以上のように、本実施形態に係る積層セラミックコンデンサＣ１では、第１のセラミック層１２、第２のセラミック層２２、及び第３のセラミック層１６はいずれもガラス成分を含んでいる。したがって、各セラミック層の焼結温度は低くなる。その結果、積層セラミックコンデンサＣ１を焼成する温度を低くすることが可能となる。
【００２８】
本実施形態に係る積層セラミックコンデンサＣ１では、第１のセラミック層１２はBa-Ca-Si-O系ガラスを含み、第２のセラミック層２２はBa-Ca-B-Si-O系ガラスを含んでいる。Ba-Ca-B-Si-O系ガラスは、Ba-Ca-Si-O系ガラスにB２O３を添加したものであるため、Ba-Ca-Si-O系ガラスと比べて融点が低い。よって、第２のセラミック層２２の焼結温度は、第１のセラミック層１２の焼結温度に比べて低くなる。一方、第１のセラミック層１２は、内部回路要素導体１４と交互に積層されているため、内部回路要素導体１４の影響を受ける。内部回路要素導体１４の影響により、第１のセラミック層１２の焼結温度は実質的に低くなる。したがって、第１のセラミック層１２及び第２のセラミック層２２では、どちらも焼結温度が低下することとなる。これにより、第１のセラミック層１２を含む内層部１０と、第２のセラミック層２２を含む外層部２０とにおける焼結温度の差は小さくなる。内層部１０と外層部２０とにおける焼結温度の差が小さいため、外層部２０に合わせた温度で積層セラミックコンデンサＣ１を焼成した場合であっても、内層部１０が過度に焼成されるといったことがなくなる。その結果、積層セラミックコンデンサＣ１に焼成ムラが生じにくくなり、外層部２０と内層部１０とが十分に焼結された、信頼性の高い積層セラミックコンデンサを得ることができる。また、内層部１０の過度な焼成により生じていた、第１のセラミック層１２の半導体化や、内部回路要素導体１４の球状化が抑制される。更に、内層部１０の焼結温度と外層部２０の焼結温度との差が小さくなることにより、内層部１０の縮率と外層部２０の縮率との差も小さくなるので、クラックの発生が抑制される。
【００２９】
本実施形態に係る積層セラミックコンデンサＣ１では、内部回路要素導体１４が形成されない領域に、第３のセラミック層１６が形成されている。第３のセラミック層１６は内部回路要素導体１４と略同じ厚さを有しているので、内部回路要素導体１４と第３のセラミック層１６とによって平坦な平面が構成されることとなる。その結果、内層部１０と外層部２０との間や内層部１０内におけるデラミネーションの発生を抑制することができる。また、第３のセラミック層１６はBa-Ca-B-Si-O系ガラスを含んでいる。このため、第３のセラミック層１６では、Ba-Ca-Si-O系ガラスを含む第１のセラミック層１２よりも焼結温度が低くなる。その結果、内層部１０内での焼成ムラを抑制することが可能となる。
【００３０】
本実施形態に係る積層セラミックコンデンサＣ１では、内部回路要素導体１４の厚さは１．５μｍ以下である。そのため、積層セラミックコンデンサＣ１の薄層化が可能であり、小型化、さらには多層化も可能となる。また、第１のセラミック層１２の厚さは内部回路要素導体１４の厚さの１．５倍以下である。ここで、例えば、第１のセラミック層１２の厚さを内部回路要素導体１４の厚さの１．５倍よりも大きくした場合を考える。この場合、第１のセラミック層１２と内部回路要素導体１４との間の距離が大きくなるため、第１のセラミック層１２に対する内部回路要素導体１４の影響は小さくなる。その結果、第１のセラミック層１２の焼結温度の実質的な低下が起こらず、第２のセラミック層２２の焼結温度のみ低下することとなる。第２のセラミック層２２の焼結温度のみが低下すると、積層セラミックコンデンサＣ１を焼成した際、外層部２０のみが焼けすぎてしまうおそれがある。本実施形態に係る積層セラミックコンデンサＣ１では、第１のセラミック層１２の厚さを内部回路要素導体１４の厚さの１．５倍以下とすることによって、外層部２０の焼けすぎを抑制している。
【００３１】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、本発明を積層セラミックコンデンサに適用した例を示しているが、これに限らず、例えばインダクタ、バリスタ、サーミスタ等の積層型電子部品にも適用可能である。
【００３２】
また、上述した積層セラミックコンデンサＣ１では、第１のセラミック層１２はガラス成分としてBa-Ca-Si-O系ガラスを含み、第２のセラミック層２２及び第３のセラミック層１６はガラス成分としてBa-Ca-B-Si-O系ガラスを含むとした。これを、第１のセラミック層１２、第２のセラミック層２２、及び第３のセラミック層１６は、ガラス成分としてBa-Ca-Si-O系ガラスをそれぞれ含むとしてもよい。この場合、第２のセラミック層２２及び第３のセラミック層１６に含まれるBa-Ca-Si-O系ガラスは、第１のセラミック層１２に含まれるBa-Ca-Si-O系ガラスよりもSiの量が多いものとする。Siの量が多いBa-Ca-Si-O系ガラスは、Siの量が少ないBa-Ca-Si-O系ガラスと比べて融点が低い。よって、第２のセラミック層及び第３のセラミック層１６の焼結温度は第１のセラミック層の焼結温度よりも低くなる。その結果、第１のセラミック層１２だけが過度に焼成されるといったことがなくなり、積層セラミックコンデンサＣ１に焼成ムラが生じにくくなる。
【００３３】
また、上述した積層セラミックコンデンサＣ１では、内部回路要素導体１４の主成分をＮｉとしたが、例えばＣｕとしてもよい。内部回路要素導体１４の厚みを１．５μｍ以下としたが、１．５μｍを超えていてもよい。第１のセラミック層１２の厚さを内部回路要素導体１４の厚さの１．５倍以下としたが、１．５倍を超えていてもよい。
【図面の簡単な説明】
【００３４】
【図１】実施形態に係る積層セラミックコンデンサの断面図である。
【図２】実施形態に係る積層セラミックコンデンサの分解斜視図である。
【符号の説明】
【００３５】
Ｃ１…積層セラミックコンデンサ、１０…内層部、１２…第１のセラミック層、１４…内部回路要素導体、１６…第３のセラミック層、２０…外層部、２２…第２のセラミック層、３０…端子電極。
【図１】
2006352041.tif 000003
【図２】
2006352041.tif 000004