(57)【要約】    【課題】  低コストかつ簡易な工程でサブミクロンオーダのチャネル長を有する半導体装置を製造することができる半導体装置の製造技術を提供する。    【解決手段】  基板２１０の上に第１絶縁膜２２０を形成した後（図３（ａ）参照）、該基板２１０の全面に、絶縁性材料を塗布し、ベーク・アニール処理を施すことにより、第２絶縁膜２４０を形成する。ここで、第１絶縁膜２２０の端部ｅを覆う第２絶縁膜２４０の膜厚Ｄ２は、他の部分の膜厚Ｄ３に較べて薄い。この膜厚差（Ｄ３−Ｄ２）によって生じる膜の収縮度合いの違いにより、第１絶縁膜２２０の端部ｅの直上に位置する第２絶縁膜２４０にスリットＳＴが形成される（図３（ｂ）参照）。このスリットＳＴを利用することで、スリットＳＴの幅に応じたサブミクロンオーダのゲート電極２５０を形成し（図３（ｃ）参照）、その後、ゲート電極２５０を挟んで対向配置されたソース領域及びドレイン領域を形成する。【選択図】    図３
2006269506.tif 000002
【特許請求の範囲】
【請求項１】
基板上の段差部を覆うように液体材料を塗布し塗布膜を形成する工程と、
前記液体材料を乾燥させ前記段差部上の前記塗布膜に亀裂を形成する工程と、
前記亀裂内にゲート電極を形成する工程と、
前記ゲート電極を挟んで対向配置されるソース領域及びドレイン領域を形成する工程と、
前記ソース領域と前記ドレイン領域との間に前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に前記ソース領域と前記ドレイン領域とを接続する半導体膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記ゲート電極を形成する工程では、導電性液体材料を前記亀裂内に塗布し、これを乾燥させることによって前記ゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記ソース領域及び前記ドレイン領域を形成する工程は、
前記ゲート電極の表面を撥液性とする工程と、前記ソース領域及び前記ドレイン領域を形成するための液体材料を基板上に塗布し、これを乾燥させることによって前記ゲート電極を挟んで対向配置されるソース領域及びドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記ゲート電極の表面を撥液性とする工程では、前記ゲート電極の表面に自己組織化膜を形成することで前記ゲート電極の表面を撥液性とすることを特徴とする半導体装置の製造方法。
【請求項５】
基板上の段差部を覆うように液体材料を塗布し塗布膜を形成する工程と、
前記液体材料を乾燥させ前記段差部上の前記塗布膜に亀裂を形成する工程と、
前記亀裂内にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜、半導体膜、不純物を含有する塗布膜を順次形成する工程と、
前記基板の裏面から露光することにより、前記半導体膜における前記ゲート電極と対向する位置にチャネル領域を形成する一方、該チャネル領域を挟む領域に前記不純物が拡散されたソース領域及びドレイン領域を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
基板上に形成された段差部と、
少なくとも前記段差部を覆う塗布膜であって、前記段差部上に亀裂が形成された塗布膜と、
前記亀裂内に形成されたゲート電極と、
前記ゲート電極を挟んで対向配置されたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間に形成された前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された前記ソース領域と前記ドレイン領域とを接続する半導体膜と
を具備することを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項８】
請求項６に記載の半導体装置を備えることを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、電気光学装置及び電子デバイスに関する。
【背景技術】
【０００２】
近年、半導体素子の高集積化に伴ってサブミクロンオーダのチャネル長を有するゲート電極の形成が必要とされている。
このような微細なゲート電極を形成する方法として、微細なマスクパターンを形成する方法や波長が長く解像度の高いＸ線や電子線を用いて露光する方法やホログラム露光など、フォトリソグラフィ技術を応用した様々な方法が提案されている（例えば、特許文献１、２参照）。
【０００３】
【特許文献１】特開２００２−７６３５８号公報
【特許文献２】特開２００４−３４２８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、微細なマスクパターンを形成する方法や、Ｘ線や電子線を用いて露光する方法に用いられる装置は高価であり、スループットも低い。また、上記方法を実現するためには多くの工程が必要であり、さらに、断線の発生などにより歩留まりが低くなるという問題があった。
【０００５】
本発明は以上説明した事情を鑑みてなされたものであり、低コストかつ簡易な工程でサブミクロンオーダのチャネル長を有する半導体装置を製造することができる半導体装置の製造技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、基板上の段差部を覆うように液体材料を塗布し塗布膜を形成する工程と、前記液体材料を乾燥させ前記段差部上の前記塗布膜に亀裂を形成する工程と、前記亀裂内にゲート電極を形成する工程と、前記ゲート電極を挟んで対向配置されるソース領域及びドレイン領域を形成する工程と、前記ソース領域と前記ドレイン領域との間に前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に前記ソース領域と前記ドレイン領域とを接続する半導体膜を形成する工程とを含むことを特徴とする。
【０００７】
かかる構成によれば、段差パターンの端部（段差部）に対応する位置に形成される微細なスリット（亀裂）を利用してサブミクロンオーダのゲート電極を形成する。このため、ゲート電極を形成するために高価な露光装置等は不要であり、簡易な工程でサブミクロンオーダのゲート電極を形成することができる。
【０００８】
ここで、上記製造方法において、前記ゲート電極を形成する工程では、ゲート電極形成用の液体材料をスリット内に塗布し、これを乾燥させることによって前記ゲート電極を形成する態様が好ましい。
【０００９】
また、上記製造方法において、前記ソース領域及び前記ドレイン領域を形成する工程は、前記ゲート電極の表面を撥液性とする工程と、前記ソース領域及び前記ドレイン領域を形成するための液体材料を基板上に塗布し、これを乾燥させることによって前記ゲート電極を挟んで対向配置されるソース領域及びドレイン領域を形成する工程とを含む態様が好ましい。また、上記製造方法において、前記ゲート電極の表面を撥液性とする工程では、前記ゲート電極の表面に自己組織化膜を形成することで前記ゲート電極の表面を撥液性とする態様が好ましい。
【００１０】
また、本発明に係る別の半導体装置の製造方法は、基板上の段差部を覆うように液体材料を塗布し塗布膜を形成する工程と、前記液体材料を乾燥させ前記段差部上の前記塗布膜に亀裂を形成する工程と、前記亀裂内にゲート電極を形成する工程と、前記ゲート電極が形成された基板の表面にゲート絶縁膜、半導体膜、不純物を含有する塗布膜を順次形成する工程と、前記基板の裏面から露光することにより、前記半導体膜における前記ゲート電極と対向する位置にチャネル領域を形成する一方、該チャネル領域を挟む領域に前記不純物が拡散されたソース領域及びドレイン領域を形成する工程とを含むことを特徴とする。
【００１１】
また、本発明に係る半導体装置は、基板上に形成された段差部と、少なくとも前記段差部を覆う塗布膜であって、前記段差部上に亀裂が形成された塗布膜と、前記亀裂内に形成されたゲート電極と、前記ゲート電極を挟んで対向配置されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に形成された前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に形成された前記ソース領域と前記ドレイン領域とを接続する半導体膜とを具備することを特徴とする。
【００１２】
本発明に係る半導体装置は、電気光学装置や電子デバイスに適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子デバイスとは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る実施形態を説明する前に、本発明の基本原理について説明する。
【００１４】
Ａ．基本原理
図１は、ＴＦＴ（Thin Film Transistor）を構成するゲート電極と層間絶縁膜の関係を示す図であり、図２は、図１に示すゲート電極近傍の部分拡大図である。
層間絶縁膜１１０は、導電性材料によって形成されたゲート電極（段差パターン）１２０を含む基板全面を覆う絶縁膜であり、ポリシラザンを含む液体材料（絶縁性膜形成用の液体材料）を塗布し、乾燥等することによって形成する。
【００１５】
図１に示すように、塗布法によって層間絶縁膜１１０を形成すると、ゲート電極（段差パターン）１２０の端部を覆う部分と他の部分との間で段差１３０が形成される。この段差部分について断面ＴＥＭ（Transmission Electron Microscope）やＡＦＭ（Atomic Force Microscope）などの方法によって調査すると、当該段差部分にスリット（亀裂）ＳＴが形成されることが判明した（図２参照）。さらに調査を進めたところ、このスリットＳＴの幅や深さは段差の高さや形状及び層間絶縁膜１１０の形成条件（材料や乾燥条件など）に起因し、また、他の部分の膜厚ｄ１とゲート電極１２０を覆う部分の膜厚ｄ０の膜厚差（ｄ１−ｄ０）は、ゲート電極１２０のパターンサイズに起因することが判明した。
【００１６】
なお、スリットＳＴが形成されるメカニズムについては未だ明らかではないが、ゲート電極１２０を覆う部分の膜厚ｄ０と他の部分の膜厚ｄ１の膜厚差（ｄ１−ｄ０）によって生じる膜の収縮度合いの違いがスリットＳＴの形成に起因したものと推測される。以下、スリットＳＴを利用して微細なゲート電極を形成する実施態様について、図面を参照しながら説明する。
【００１７】
Ｂ．第１実施形態
図３及び図４は、第１実施形態に係る逆スタガ型のＴＦＴの製造プロセスを示す工程図である。
【００１８】
（スリット形成工程）
まず、基板２１０の上に、形成すべきスリットＳＴの形状（例えば矩形など；図５参照）に応じた第１絶縁膜（段差パターン）２２０を形成する。具体的には、スリットＳＴの形状にあわせて基板２１０の上にポリシラザンなどの液体材料（以下、「絶縁性材料」と総称）を塗布し、ベーク・アニール処理（１００℃で５分程度、さらに３５０℃で６０分程度）等を施すことにより、第１絶縁膜２２０を形成する（図３（ａ）参照）。
【００１９】
そして、第１絶縁膜２２０が形成された基板２１０の全面に、絶縁性材料を塗布し、上記と同様のベーク・アニール処理を施すことにより、第２絶縁膜２４０を形成する。ここで、第１絶縁膜２２０の端部ｅを覆う第２絶縁膜２４０の膜厚Ｄ２は、他の部分の膜厚Ｄ３に較べて薄い。かかる膜厚差（Ｄ３−Ｄ２）によって生じる膜の収縮度合いの違いにより、第１絶縁膜２２０の端部ｅの上方に位置する第２絶縁膜２４０（段差パターンの端部、すなわち段差部に対応する位置）にスリットＳＴが形成される（図３（ｂ）参照）。前述したように、このスリットＳＴの幅や深さは、段差の高さや形状、絶縁膜の形成条件（材料や乾燥条件など）に応じて決定される。これらパラメータを適宜設定することで、幅１μｍ以下、深さ１０乃至数１００ｎｍ程度の微細なスリットＳＴを形成することができる。更に、適当な条件で全面エッチングを行うとスリットＳＴの幅を広げることも可能である。
【００２０】
（ゲート電極形成工程）
このように形成したスリットＳＴ内に、ＡｌやＡｇ、Ｃｕなどの金属を含むゲート電極形成用の液体材料（以下、「ゲート電極材料」と総称）を適当量塗布（充填）し、乾燥・焼成等することにより、スリットＳＴの幅に応じたサブミクロンオーダのゲート電極２５０が形成される（図３（ｃ）参照）。なお、ゲート電極材料を塗布する方法としては、インクジェット装置などを用いてスリットＳＴにゲート電極材料を滴下する方法（インクジェット法）が好ましい。スリットＳＴに滴下された液滴は、毛細管現象によってスリットＳＴの内部に流動し、これにより、確実にスリットＳＴ内にゲート電極２５０を形成することができる。なお、インクジェット法以外の他の塗布法（例えばスピンコート法）を用いても良く、さらには塗布法以外の他の方法（例えばスパッタ法など）を用いても良い。例えば、スパッタ法を用いた場合には、スリットＳＴが形成された基板２１０の全面にゲート電極形成用の膜２５５を形成し（図６（ａ）参照）、その後、全面エッチングを施すことにより、スリットＳＴ内にゲート電極２５０を形成することができる（図６（ｂ）参照）。
【００２１】
（ソース領域及びドレイン領域形成工程）
ゲート電極２５０を形成すると、このゲート電極２５０の上に選択的に自己組織化膜（Self-Assembled Monolayer；以下、ＳＡＭ膜という)２６０を形成する（図４（ａ）参照）。ＳＡＭ膜２６０は、基板などの下地層との結合面にチオール基を有しており、最表面にＦ結合を有する単分子膜を選択的に形成することができる。このようなＳＡＭ膜２６０をゲート電極２５０の上に選択的に形成することで、ゲート電極２５０の表面のみを後述の液体材料に対して撥液性とすることができる。ＳＡＭ膜２６０を形成した後、インクジェット法などを利用してソース領域及びドレイン領域を形成するための液体材料（例えば、ゲート電極材料と同じ材料など）を基板全面に塗布する。上述したようにゲート電極２５０の表面には、ＳＡＭ膜２６０が選択的に形成されているため、該液体材料はゲート電極２５０と重ならないように濡れ拡がる。その後、この液体材料を乾燥・焼成等することにより、ゲート電極２５０を挟んで対向配置されたソース領域２７０ｓ及びドレイン領域２７０ｄが形成される（図４（ｂ）参照）。以上説明したように、ソース領域２７０ｓ及びドレイン領域２７０ｄを形成する前に、ゲート電極２５０の上に選択的にＳＡＭ膜２６０を形成しておくことで、ゲート電極２５０とソース領域２７０ｓ及びドレイン領域２７０ｄとの短絡を防止することができる。かかる短絡をより確実に防止するために、ソース領域２７０ｓ及びドレイン領域２７０ｄを形成した後、全面エッチングを施すようにしても良い（図７の点線部分参照）。なお、以下の説明では、ソース領域２７０ｓ及びドレイン領域２７０ｄについて特に区別する必要がない場合には、単にソース・ドレイン領域２７０と呼ぶ。
【００２２】
（ゲート絶縁膜形成工程）
次に、ゲート電極２５０の上にゲート絶縁膜２８０を形成する。具体的には、ポリシラザンを含む液体材料（以下、「絶縁性材料」と総称）をインクジェット法などを利用してゲート電極２５０の上に塗布し、ベーク・アニール処理（１００℃で５分程度、さらに３５０℃で６０分程度）等を施すことにより、ゲート絶縁膜２８０を形成する（図４（ｂ）参照）。
【００２３】
（半導体膜形成工程）
そして、ゲート絶縁膜２８０の上にソース領域２７０ｓとドレイン領域２７０ｄを接続する半導体膜２９０を形成する。具体的には、化学的気相法（ＣＶＤ）や物理的気相法（ＰＶＤ）或いは塗布法（インクジェット法など）を用いて厚さ約３０〜７０ｎｍの半導体膜２９０を形成する（図４（ｃ）参照）。ここで、半導体膜としては、微結晶半導体膜などのアモルファス構造を含む半導体膜や多結晶半導体膜でも良く、アモルファスシリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜であっても良い。続いて、この半導体膜２９０に対してレーザアニール法や、急速加熱法（例えば、ランプアニール法やフラッシュアニール法）などの結晶化工程を行い、半導体膜２９０をポリシリコン膜に結晶化する。レーザアニール法では、例えばエキシマレーザでビームの長寸が４００ｎｍのラインビームを用い、その出力強度は例えば４００ｍＪ／ｃｍ2とする。なお、ＹＡＧレーザの第２高調波或いは第３高調波を用いても良い。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の９０％に相当する部分が各領域ごとに重なるようにラインビームを走査するのが良い。
【００２４】
以上説明したように、本実施形態によれば、簡易な工程でサブミクロンオーダのチャネル長を有するＴＦＴを形成することができる。
また、高価な露光装置などを用いることなく、サブミクロンオーダのチャネル長を実現できるため、製造コストを大幅に低減することができる。
【００２５】
＜変形例＞
図８は、変形例に係る逆スタガ型のＴＦＴの製造プロセスを示す工程図である。なお、ゲート電極を形成するまでの工程は、第１実施形態と同様であるため、図示及び詳細な説明を省略する。
ゲート電極２５０を形成すると、該ゲート電極２５０を覆うゲート絶縁膜２８０を化学的気相法（ＣＶＤ）や物理的気相法（ＰＶＤ）、塗布法などを利用して基板２１０の上に形成する。さらに、ゲート絶縁膜２８０の上に所定の膜厚を有する半導体膜２９０を形成した後、この半導体膜２９０の上にリンなどの不純物を含む不純物含有塗布膜２９５を形成する（図８（ａ）参照）。
【００２６】
次に、不純物含有塗布膜２９５から半導体膜２９０にリンなどの不純物を拡散させるべく、これらゲート電極２５０、ゲート絶縁膜２８０、半導体膜２９０、不純物含有塗布膜２９５が形成された基板２１０の表面の裏側、すなわち裏面から露光（いわゆる裏面露光）し、その後、所定形状にパターニングする（図８（ｂ）、（ｃ）参照）。
このとき、ゲート電極２５０はマスクとして機能するため、半導体膜２９０におけるゲート電極２５０と対向する位置にチャネル領域が形成される一方、該チャネル領域を挟む領域に不純物が拡散されたソース領域２７０ｓ、ドレイン領域２７０ｄが形成される（図８（ｃ）参照）。このように、裏面露光を利用することでサブミクロンオーダのチャネル長を有するＴＦＴを形成するようにしても良い。
【００２７】
また、裏面露光を利用した別の態様によりＴＦＴを形成しても良い。具体的には、まず、図９（ａ）に示すように、ゲート電極２５０の上にＣＶＤやＰＶＤ、塗布法などを利用してゲート絶縁膜２８０、半導体膜２８５、導電型半導体膜２９０’を順次形成する。導電型半導体膜２９０’としては、ボロンなどの不純物を含有するＰ型、あるいはリンなどの不純物を含有するＮ型の導電型半導体膜を用いれば良い。次に、導電型半導体膜２９０’の上にレジストを全面塗布し、裏面露光した後、現像することで非照射領域が除去されたレジストマスク２９８を形成する（図９（ｂ）参照）。このレジストマスク２９８を利用して導電型半導体膜２９０’をエッチングした後、レジストマスク２９８を除去することで、ソース領域２７０ｓ、ドレイン領域ｄを形成する(図９(ｃ)参照）。
【００２８】
Ｃ．第２実施形態
図１０は、第２実施形態に係る電気光学装置の一種である有機ＥＬ装置１０の接続図を示す。
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための制御回路を構成するＴＦＴ１１〜１４などを備えて構成される。一方、駆動回路領域に形成された各駆動回路１５、１６は、上記構成を有する複数のＴＦＴ（図示略）を備えて構成されている。駆動回路１５からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１６からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００２９】
Ｄ．第３実施形態
図１１は、第３実施形態に係る電子デバイスを例示した図である。
図１１（ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）１０、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。図１１（ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）１０、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００３０】
図１１（ｃ）は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１０、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。
【００３１】
図１１（ｄ）は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）１０、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。図１１（ｅ）は、本発明の製造方法によって製造されるリア型プロジェクターの例であり、当該プロジェクター３７０は、電気光学装置（光変調器）１０、光源３７２、合成光学系３７３、ミラー３７４、３７５を筐体３７１内に備えている。本発明は、例えば光変調器１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。図１１（ｆ）は本発明の製造方法によって製造されるフロント型プロジェクターの例であり、当該プロジェクター３８０は、電気光学装置（画像表示源）１０及び光学系３８１を筐体３８２内に備え、画像をスクリーン３８３に表示可能になっている。本発明は、例えば画像表示源１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００３２】
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、他の回路素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【００３３】
【図１】本発明の基本原理を説明するための図である。
【図２】本発明の基本原理を説明するための図で有る。
【図３】第１実施形態に係るＴＦＴの製造プロセスを示す工程図である。
【図４】同実施形態に係るＴＦＴの製造プロセスを示す工程図である。
【図５】同実施形態に係るスリットと第１絶縁膜との位置関係を例示した図である。
【図６】同実施形態に係るＴＦＴの製造プロセスを示す工程図である。
【図７】同実施形態に係るゲート電極部分の拡大図である。
【図８】変形例に係るＴＦＴの製造プロセスを示す工程図である。
【図９】変形例に係るＴＦＴの製造プロセスを示す工程図である。
【図１０】第２実施形態に係る電気光学装置を例示した図である。
【図１１】第３実施形態に係る電子デバイスを例示した図である。
【符号の説明】
【００３４】
１１０・・・層間絶縁膜、１２０・・・ゲート電極、１３０・・・段差、ＳＴ・・・スリット、２１０・・・基板、２２０・・・第１絶縁膜、２４０・・・第２絶縁膜、２５０・・・ゲート電極、２６０・・・ＳＡＭ膜、２７０ｓ・・・ソース領域、２７０ｄ・・・ドレイン領域、２８０・・・ゲート絶縁膜、２９０・・・半導体膜、２９５・・・不純物含有塗布膜。
【図１】
2006269506.tif 000003
【図２】
2006269506.tif 000004
【図３】
2006269506.tif 000005
【図４】
2006269506.tif 000006
【図５】
2006269506.tif 000007
【図６】
2006269506.tif 000008
【図７】
2006269506.tif 000009
【図８】
2006269506.tif 000010
【図９】
2006269506.tif 000011
【図１０】
2006269506.tif 000012
【図１１】
2006269506.tif 000013