(57)【要約】【課題】  出力部にパラレル出力形式であるパラレル出力部とシリアル出力形式であるシリアル出力部とを共に実装してＣＰＵ選択の自由度を高め、かつメモリを排除して回路規模の削減と消費電力の低減をすることを課題とする。【解決手段】  光電変換によりアナログ画像信号を生成するための撮像手段（１２）と、生成されたアナログ画像信号をデジタル画像信号に変換するためのＡ／Ｄ変換手段（１３）と、変換されたデジタル画像信号をパラレル出力するためのパラレル出力手段（１４Ａ）と、変換されたデジタル画像信号をシリアル出力するためのシリアル出力手段（１４Ｂ）とを有する撮像装置が提供される。【選択図】        図１
2006101191.tif 000002
【特許請求の範囲】
【請求項１】
光電変換によりアナログ画像信号を生成するための撮像手段と、
前記生成されたアナログ画像信号をデジタル画像信号に変換するためのＡ／Ｄ変換手段と、
前記変換されたデジタル画像信号をパラレル出力するためのパラレル出力手段と、
前記変換されたデジタル画像信号をシリアル出力するためのシリアル出力手段と
を有することを特徴とする撮像装置。
【請求項２】
さらに、前記撮像手段、前記Ａ／Ｄ変換手段、前記パラレル出力手段及び前記シリアル出力手段にクロックを供給するためのタイミング発生手段を有し、
前記タイミング発生手段は、パラレル出力切替信号が供給されると、前記パラレル出力手段に第１のクロックを供給し、前記撮像手段に前記第１のクロックに同期した撮像クロックを供給し、前記Ａ／Ｄ変換手段に前記第１のクロックに同期したＡ／Ｄ変換クロックを供給し、シリアル出力切替信号が供給されると、前記シリアル出力手段に第２のクロックを供給し、前記撮像手段に前記第２のクロックより低周波数のクロックに同期した撮像クロックを供給し、前記Ａ／Ｄ変換手段に前記第２のクロックより低周波数のクロックに同期したＡ／Ｄ変換クロックを供給することを特徴とする請求項１記載の撮像装置。
【請求項３】
前記タイミング発生手段は、前記第２のクロックを分周又はマスクして前記第２のクロックより低周波数のクロックを生成することを特徴とする請求項２記載の撮像装置。
【請求項４】
前記撮像手段は前記撮像クロックに同期して前記アナログ画像信号を出力し、
前記Ａ／Ｄ変換手段は前記Ａ／Ｄ変換クロックに同期して前記デジタル画像信号を出力し、
前記パラレル出力手段は前記第１のクロックに同期して前記デジタル画像信号をパラレル出力し、
前記シリアル出力手段は前記第２のクロックに同期して前記デジタル画像信号をシリアル出力することを特徴とする請求項２又は３記載の撮像装置。
【請求項５】
前記撮像手段は、前記撮像クロックに同期して光電変換された電荷を蓄積することを特徴とする請求項４記載の撮像装置。
【請求項６】
前記タイミング発生手段は、前記パラレル出力切替信号及び前記シリアル出力切替信号にかかわらず前記第１のクロックに同期した蓄積クロックを前記撮像部に供給し、
前記撮像手段は、前記蓄積クロックに同期して光電変換された電荷を蓄積することを特徴とする請求項４記載の撮像装置。
【請求項７】
前記タイミング発生手段は、第１の蓄積クロック切替信号が供給されると、前記第１のクロックに同期した蓄積クロックを前記撮像部に供給し、第２の蓄積クロック切替信号が供給されると、前記第１のクロックより低周波数のクロックに同期した蓄積クロックを前記撮像部に供給し、
前記撮像手段は、前記蓄積クロックに同期して光電変換された電荷を蓄積することを特徴とする請求項４記載の撮像装置。
【請求項８】
前記タイミング発生手段は、前記第１のクロックを分周又はマスクして前記第１のクロックより低周波数のクロックを生成することを特徴とする請求項７記載の撮像装置。
【請求項９】
前記撮像手段、前記Ａ／Ｄ変換手段、前記パラレル出力手段及び前記シリアル出力手段は半導体チップ上に構成されることを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【請求項１０】
光電変換によりアナログ画像信号を生成する撮像ステップと、
前記生成されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換ステップと、
前記変換されたデジタル画像信号をパラレル出力又はシリアル出力で選択的に出力する出力ステップと
を有することを特徴とする撮像方法。
【請求項１１】
光電変換によりアナログ画像信号を生成する撮像ステップと、
前記生成されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換ステップと、
前記変換されたデジタル画像信号をパラレル出力及びシリアル出力で同時に出力する出力ステップと
を有することを特徴とする撮像方法。
【請求項１２】
請求項１〜９のいずれか１項に記載の撮像装置と、
光学像を前記撮像手段に結像させるためのレンズと、
前記レンズを通る光量を可変するための絞りと
を有することを特徴とするカメラ。
【請求項１３】
請求項１〜９のいずれか１項に記載の撮像装置を指紋入力装置として用いたことを特徴とする個人認証システム。
【請求項１４】
さらに、前記指紋入力装置により読み取られた指の指紋画像を被検体の識別情報として予め登録する指紋登録手段と、
前記指紋入力装置により読み取られた指の指紋画像と前記指紋登録手段の登録画像とが一致するか否かを照合し、その照合結果を個人認証信号として出力する指紋照合手段とを有することを特徴とする請求項１３記載の個人認証システム。
【請求項１５】
請求項１３又は１４記載の個人認証システムを用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像信号の撮像技術に関する。
【背景技術】
【０００２】
従来の固体撮像装置は、撮像部、該撮像部からのアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換部、該Ａ／Ｄ変換部からのデジタル画像信号をＣＰＵへ出力する出力部、該撮像部と該Ａ／Ｄ変換部と該出力部を駆動するタイミング発生回路部から構成されている。
【０００３】
図２は、従来の固体撮像装置の概略構成を示したものである。この固体撮像装置21では、タイミング発生回路部15はＣＰＵ10の出力する第１クロックS1により撮像部タイミング信号S5とＡ／Ｄ変換部タイミング信号S6を生成する。よって撮像部タイミング信号S5とＡ／Ｄ変換部タイミング信号S6は第１クロックS1に同期する。
【０００４】
撮像部12は撮像部タイミング信号S5、Ａ／Ｄ変換部13はＡ／Ｄ変換部タイミング信号S6、出力部14は第１クロックS1により駆動する。よって撮像部12、Ａ／Ｄ変換部13、出力部14は第１クロックS1に同期してアナログ画像信号S2とデジタル画像信号S3と出力画像信号S4を出力する。ＣＰＵ10は第１クロックS1に同期して出力画像信号S4をラッチし、誤り無く固体撮像装置21からの画像信号を取得できる。
【０００５】
また、下記の特許文献１には、データ転送クロックに同期して撮像部及びＡＤ部が駆動される撮像システムが開示されている。そのＣＰＵは、直接、画像信号をラッチし、蓄積開始及び画像信号出力開始はＣＰＵが同期信号によって指示する。
【０００６】
【特許文献１】特開平１１−７５１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した図２の固体撮像装置21には次のような課題がある。固体撮像装置21の出力部14の出力形式が単一のため、ＣＰＵ10の入力部の形式が異なる場合、そのＣＰＵ10は固体撮像装置21の出力画像信号を取得できない。よってＣＰＵ10の選択には固体撮像装置21の出力部14の出力形式と等しい入力部の形式を実装したＣＰＵ10に限定されるため、ＣＰＵ選択の自由度が低いという第１の課題がある。
【０００８】
また、固体撮像装置21の出力部14の出力形式がシリアル出力である場合、該Ａ／D変換部13の出力するデジタル画像信号と該出力部14の出力する出力画像信号とは信号転送レートが異なる為、ＦＩＦＯ等のメモリをＡ／D変換部13と出力部14の間に実装し、デジタル画像信号を保持する必要がある。メモリを実装するため、回路規模の増大と消費電力の増大という第２の課題がある。
【０００９】
本発明は上記従来の課題に対してなされたものであり、固体撮像装置の出力部にパラレル出力形式であるパラレル出力部とシリアル出力形式であるシリアル出力部とを共に実装してＣＰＵ選択の自由度を高め、かつメモリを排除して回路規模の削減と消費電力の低減をすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の撮像装置は、光電変換によりアナログ画像信号を生成するための撮像手段と、前記生成されたアナログ画像信号をデジタル画像信号に変換するためのＡ／Ｄ変換手段と、前記変換されたデジタル画像信号をパラレル出力するためのパラレル出力手段と、前記変換されたデジタル画像信号をシリアル出力するためのシリアル出力手段とを有することを特徴とする。
【００１１】
また、本発明の撮像方法は、光電変換によりアナログ画像信号を生成する撮像ステップと、前記生成されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換ステップと、前記変換されたデジタル画像信号をパラレル出力又はシリアル出力で選択的に出力する出力ステップとを有することを特徴とする。
【００１２】
また、本発明の撮像方法は、光電変換によりアナログ画像信号を生成する撮像ステップと、前記生成されたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換ステップと、前記変換されたデジタル画像信号をパラレル出力及びシリアル出力で同時に出力する出力ステップとを有することを特徴とする。
【００１３】
また、本発明のカメラは、上記の撮像装置と、光学像を前記撮像手段に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とする。
【００１４】
また、本発明の個人認証システムは、上記の撮像装置を指紋入力装置として用いたことを特徴とする。
【００１５】
また、本発明の電子機器は、上記の個人認証システムを用いたことを特徴とする。
【発明の効果】
【００１６】
デジタル画像信号の出力形式にパラレル出力とシリアル出力を実装するため、撮像装置に接続するＣＰＵの選択の自由度を向上させることができる。また、シリアル出力時には撮像手段、Ａ／Ｄ変換手段及びシリアル出力手段のクロックを調整することにより、メモリが不要になり、回路規模削減と消費電力の低減を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。
（第１の実施形態）
図１及び図３は、本発明の第１の実施形態である固体撮像装置及びＣＰＵを示す。図1及び図３の固体撮像装置11の構成は同じであり、その動作が異なる。図１はＣＰＵ10を固体撮像装置11のパラレルポートに接続してパラレル通信する場合を示し、図３はＣＰＵ10を固体撮像装置11のシリアルポートに接続してシリアル通信する場合を示す。
【００１８】
ＣＰＵ10は、出力切替信号S1Bを固体撮像装置11に出力する。出力切替信号S1Bは、図１ではパラレル出力するためのパラレル出力切替信号となり、図３ではシリアル出力するためのシリアル出力切替信号となる。セレクタは、入力端子０及び入力端子１を有し、出力切替信号S1Bに応じて出力を切り替える。図1の場合、出力切替信号S1Bがパラレル出力切替信号であるので、入力端子０に入力される信号が出力端子から出力される。図３の場合、出力切替信号S1Bがシリアル出力切替信号であるので、入力端子１に入力される信号が出力端子から出力される。
【００１９】
図１は、本発明の第１の実施形態である固体撮像装置の最も簡単な構成にパラレル入力を実装したＣＰＵを接続した図である。
【００２０】
撮像部12は、ＣＣＤでもＣＭＯＳセンサでもよく、光電変換によりアナログ画像信号を生成する。また、Ａ／Ｄ変換部13は、撮像部12により生成されたアナログ画像信号をデジタル画像信号に変換する。Ａ／Ｄ変換部13に画像処理部が付加されていてもよい。パラレル入力を実装したＣＰＵ10は、固体撮像装置11に第１クロックS1と出力切替信号S1Bを供給する。
【００２１】
固体撮像装置11では、タイミング発生回路15は出力切替信号S1Bによって撮像部タイミング発生回路部15AとＡ／Ｄ変換部タイミング発生回路部15Bに第１クロックS1を供給する。撮像部タイミング発生回路部15Aは撮像部タイミング信号（撮像クロック）S5を第１クロックS1に同期して出力し、撮像部12は第１クロックS1に同期している撮像部タイミング信号S5により駆動し、アナログ画像信号S2を第１クロックS1に同期して出力する。
【００２２】
同様にＡ／Ｄ変換部タイミング発生回路部15BはＡ／Ｄ変換部タイミング信号（Ａ／Ｄ変換クロック）S6を第１クロックS1に同期して出力し、Ａ／Ｄ変換部13は第１クロックS1に同期しているＡ／Ｄ変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第１クロックS1に同期して行う。
【００２３】
出力部14のパラレル出力部14Aは第１クロックS1により駆動し、デジタル画像信号S3のラッチとパラレル出力画像信号S4Aの出力を第１クロックS1に同期して行う。パラレル入力を実装したＣＰＵ10は第１クロックS1に同期して出力画像信号S4Aをラッチし、誤り無く固体撮像装置11からの画像信号を取得することが可能である。
【００２４】
なお、シリアル出力部14Bは第１クロックS1をマスクしてもよいし、シリアル出力画像信号S4Bをマスクしてもよい。
【００２５】
図３は、本発明の第１の実施形態である固体撮像装置の最も簡単な構成にシリアル入力を実装したＣＰＵを接続した図である。
【００２６】
撮像部12はＣＣＤでもＣＭＯＳセンサでもよい。また、Ａ／Ｄ変換部13に画像処理部が付加されていてもよい。シリアル入力を実装したＣＰＵ10は、固体撮像装置11に第２クロックS1Aと出力切替信号S1Bを供給する。
【００２７】
固体撮像装置11では、タイミング発生回路15は出力切替信号S1Bによって分周部15Cがn分周した第２クロックS1Aのn分周クロック（第２クロックS1Aより低周波数のクロック）を生成して撮像部タイミング発生回路部15AとＡ／Ｄ変換部タイミング発生回路部15Bに供給する。
【００２８】
撮像部タイミング発生回路部15Aは撮像部タイミング信号S5を第２クロックS1Aのn分周クロックに同期して出力する。撮像部12は、第２クロックS1Aのn分周クロックに同期している撮像部タイミング信号S5により駆動し、アナログ画像信号S2を第２クロックS1Aのn分周クロックに同期して出力する。
【００２９】
同様にＡ／Ｄ変換部タイミング発生回路部15BはＡ／Ｄ変換部タイミング信号S6を第２クロックS1Aのn分周クロックに同期して出力する。Ａ／Ｄ変換部13は、第２クロックS1Aのn分周クロックに同期しているＡ／Ｄ変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第２クロックS1Aのn分周クロックに同期して行う。
【００３０】
出力部14のシリアル出力部14Bは第２クロックS1Aにより駆動し、デジタル画像信号S3のラッチとシリアル出力画像信号S4Bの出力を第２クロックS1Aに同期して１ビットずつ行う。シリアル入力を実装したＣＰＵ10は第２クロックS1Aに同期して出力画像信号S4Bを１ビットずつラッチし、誤り無く固体撮像装置11からの画像信号を取得する。
【００３１】
なお、分周部15Cの代わりにｎ−1クロックをマスクするゲーテッド部を用いて、第２クロックS1Aより低周波数のクロックを生成してもよい。パラレル出力部14Aは第２クロックS1Aをマスクしてもよいし、パラレル出力画像信号S4Aをマスクしてもよい。
【００３２】
以上のように、シリアル出力時に第２クロックのn分周クロックに同期させて撮像部のアナログ画像出力とＡ／D変換部のデジタル画像出力を行わせ、シリアル出力部が第２クロックによりデジタル画像信号をラッチするため、メモリを排除して回路規模削減と消費電力の低減が可能である。また、固体撮像装置の出力形式にパラレル出力とシリアル出力を実装するため、ＣＰＵ選択の自由度の向上が可能である。
【００３３】
（第２の実施形態）
図４及び図５は、本発明の第２の実施形態である固体撮像装置及びＣＰＵを示す。図４及び図５の固体撮像装置11の構成は同じであり、その動作が異なる。図４はＣＰＵ10を固体撮像装置11のパラレルポートに接続してパラレル通信する場合を示し、図５はＣＰＵ10を固体撮像装置11のシリアルポートに接続してシリアル通信する場合を示す。
【００３４】
ＣＰＵ10は、出力切替信号S1Bを固体撮像装置11に出力する。出力切替信号S1Bは、図４ではパラレル出力するためのパラレル出力切替信号となり、図５ではシリアル出力するためのシリアル出力切替信号となる。セレクタは、入力端子０及び入力端子１を有し、出力切替信号S1Bに応じて出力を切り替える。図４の場合、出力切替信号S1Bがパラレル出力切替信号であるので、入力端子０に入力される信号が出力端子から出力される。図５の場合、出力切替信号S1Bがシリアル出力切替信号であるので、入力端子１に入力される信号が出力端子から出力される。
【００３５】
図４は、本発明の第２の実施形態である固体撮像装置の構成にパラレル入力を実装したＣＰＵを接続した図である。
【００３６】
撮像部12はＣＣＤでもＣＭＯＳセンサでもよい。また、Ａ／Ｄ変換部13に画像処理部が付加されていてもよい。パラレル入力を実装したＣＰＵ10は、固体撮像装置11に第１クロックS1と出力切替信号S1Bを供給する。
【００３７】
固体撮像装置11では、タイミング発生回路15は出力切替信号S1Bによって撮像部蓄積タイミング発生回路部15Eと撮像部読出しタイミング発生回路部15FとＡ／Ｄ変換部タイミング発生回路部15Bに第１クロックS1を供給する。撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第１クロックS1に同期して出力する。同様に、撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号（撮像クロック）S5Bを第１クロックS1に同期して出力する。
【００３８】
撮像部12は光電変換された電荷の蓄積を第１クロックS1に同期している撮像部蓄積タイミング信号S5Aに同期して行い、蓄積時間は第１クロックS1のクロック長に比例する。また、撮像部12はアナログ画像信号S2の出力を第１クロックS1に同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第１クロックS1に同期して出力する。
【００３９】
同様にＡ／Ｄ変換部タイミング発生回路部15BはＡ／Ｄ変換部タイミング信号S6を第１クロックS1に同期して出力する。Ａ／Ｄ変換部13は、第１クロックS1に同期しているＡ／Ｄ変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第１クロックS1に同期して行う。
【００４０】
出力部14のパラレル出力部14Aは第１クロックS1により駆動し、デジタル画像信号S3のラッチとパラレル出力画像信号S4Aの出力を第１クロックS1に同期して行う。パラレル入力を実装したＣＰＵ10は第１クロックS1に同期して出力画像信号S4Aをラッチし、誤り無く固体撮像装置11からの画像信号を取得することが可能である。
【００４１】
なお、シリアル出力部14Bは第１クロックS1をマスクしてもよいし、シリアル出力画像信号S4Bをマスクしてもよい。
【００４２】
図５は、本発明の第２の実施形態である固体撮像装置の構成にシリアル入力を実装したＣＰＵを接続した図である。
【００４３】
撮像部12はＣＣＤでもＣＭＯＳセンサでもよい。また、Ａ／Ｄ変換部13に画像処理部が付加されていてもよい。シリアル入力を実装したＣＰＵ10は、固体撮像装置11に第１クロックS1と第２クロックS1Aと出力切替信号S1Bを供給する。
【００４４】
固体撮像装置11では、タイミング発生回路15は撮像部蓄積タイミング発生回路部15Eに第１クロックS1を供給する。また、出力切替信号S1Bによって分周部15Cがn分周した第２クロックS1Aのn分周クロックを生成して撮像部読出しタイミング発生回路部15FとＡ／Ｄ変換部タイミング発生回路部15Bに供給する。
【００４５】
撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第１クロックS1に同期して出力する。撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号S5Bを第２クロックS1Aのn分周クロックに同期して出力する。
【００４６】
撮像部12は光電変換された電荷の蓄積を第１クロックS1に同期している撮像部蓄積タイミング信号（蓄積クロック）S5Aに同期して行い、蓄積時間は第１クロックS1のクロック長に比例し、第２クロックS1Aとは独立に決定される。
【００４７】
また、撮像部12はアナログ画像信号S2の出力を第２クロックS1Aに同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第２クロックS1Aのn分周クロックに同期して出力する。
【００４８】
同様にＡ／Ｄ変換部タイミング発生回路部15BはＡ／Ｄ変換部タイミング信号S6を第２クロックS1Aのn分周クロックに同期して出力する。Ａ／Ｄ変換部13は、第２クロックS1Aのn分周クロックに同期しているＡ／Ｄ変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第２クロックS1Aのn分周クロックに同期して行う。
【００４９】
出力部14のシリアル出力部14Bは第２クロックS1Aにより駆動し、デジタル画像信号S3のラッチとシリアル出力画像信号S4Bの出力を第２クロックS1Aに同期して１ビットずつ行う。シリアル入力を実装したＣＰＵ10は第２クロックS1Aに同期して出力画像信号S4Bを１ビットずつラッチし、誤り無く固体撮像装置11からの画像信号を取得する。
【００５０】
なお、分周部15Cの代わりにｎ−1クロックをマスクするゲーテッド部を用いてもよい。パラレル出力部14Aは第２クロックS1Aをマスクしてもよいし、パラレル出力画像信号S4Aをマスクしてもよい。
【００５１】
以上のように、シリアル出力時にシリアル出力は第２クロックに同期させて行い、撮像部の蓄積時間は第１クロックのクロック長で第２クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
【００５２】
（第３の実施形態）
図６及び図７は、本発明の第３の実施形態である固体撮像装置及びＣＰＵを示す。図６及び図７の固体撮像装置11の構成は同じであり、その動作が異なる。図６はＣＰＵ10を固体撮像装置11のパラレルポートに接続してパラレル通信する場合を示し、図７はＣＰＵ10を固体撮像装置11のシリアルポートに接続してシリアル通信する場合を示す。
【００５３】
ＣＰＵ10は、出力切替信号S1Bを固体撮像装置11に出力する。出力切替信号S1Bは、図６ではパラレル出力するためのパラレル出力切替信号となり、図７ではシリアル出力するためのシリアル出力切替信号となる。セレクタは、入力端子０及び入力端子１を有し、出力切替信号S1Bに応じて出力を切り替える。図６の場合、出力切替信号S1Bがパラレル出力切替信号であるので、入力端子０に入力される信号が出力端子から出力される。図７の場合、出力切替信号S1Bがシリアル出力切替信号であるので、入力端子１に入力される信号が出力端子から出力される。
【００５４】
図６は、本発明の第３の実施形態である固体撮像装置の構成にパラレル入力を実装したＣＰＵを接続した図である。
【００５５】
撮像部12はＣＣＤでもＣＭＯＳセンサでもよい。また、Ａ／Ｄ変換部13に画像処理部が付加されていてもよい。パラレル入力を実装したＣＰＵ10は、固体撮像装置11に第１クロックS1と出力切替信号S1Bと分周イネーブル信号S1Cを供給する。
【００５６】
固体撮像装置11では、タイミング発生回路15は撮像部蓄積タイミング発生回路部15Eに分周部15Dと分周イネーブル信号S1Cによって第１クロックS1或いは第１クロックS1をm分周したクロックを供給する。また、撮像部読出しタイミング発生回路部15FとＡ／Ｄ変換部タイミング発生回路部15Bに第１クロックS1を供給する。
【００５７】
撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第１クロックS1或いは第１クロックS1をm分周したクロックに同期して出力する。撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号S5Bを第１クロックS1に同期して出力する。
【００５８】
撮像部12は蓄積を第１クロックS1或いは第１クロックS1をm分周したクロックに同期している撮像部蓄積タイミング信号S5Aにより行い、蓄積時間は第１クロックS1或いは第１クロックS1をm分周したクロックのクロック長に比例する。
【００５９】
また、撮像部12はアナログ画像信号S2の出力を第１クロックS1に同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第１クロックS1に同期して出力する。
【００６０】
同様にＡ／Ｄ変換部タイミング発生回路部15BはＡ／Ｄ変換部タイミング信号S6を第１クロックS1に同期して出力する。Ａ／Ｄ変換部13は、第１クロックS1に同期しているＡ／Ｄ変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第１クロックS1に同期して行う。
【００６１】
出力部14のパラレル出力部14Aは第１クロックS1により駆動し、デジタル画像信号S3のラッチとパラレル出力画像信号S4Aの出力を第１クロックS1に同期して行う。パラレル入力を実装したＣＰＵ10は第１クロックS1に同期して出力画像信号S4Aをラッチし、誤り無く固体撮像装置11からの画像信号を取得することが可能である。
【００６２】
なお、分周部15Dの代わりにｍ−1クロックをマスクするゲーテッド部を用いてもよく、分周部15Cの代わりにｎ−1クロックをマスクするゲーテッド部を用いてもよい。また、シリアル出力部14Bは第１クロックS1をマスクしてもよいし、シリアル出力画像信号S4Bをマスクしてもよい。
【００６３】
図７は、本発明の第３の実施形態である固体撮像装置の構成にシリアル入力を実装したＣＰＵを接続した図である。
【００６４】
撮像部12はＣＣＤでもＣＭＯＳセンサでもよい。また、Ａ／Ｄ変換部13に画像処理部が付加されていてもよい。シリアル入力を実装したＣＰＵ10は、固体撮像装置11に第１クロックS1と第２クロックS1Aと出力切替信号S1Bと分周イネーブル信号S1Cを供給する。
【００６５】
固体撮像装置11では、タイミング発生回路15は撮像部蓄積タイミング発生回路部15Eに分周部15Dと分周イネーブル信号S1Cによって第１クロックS1或いは第１クロックS1をm分周したクロックを供給する。また、出力切替信号S1Bによって分周部15Cがn分周した第２クロックS1Aのn分周クロックを生成して撮像部読出しタイミング発生回路部15FとＡ／Ｄ変換部タイミング発生回路部15Bに供給する。
【００６６】
撮像部蓄積タイミング発生回路部15Eは撮像部蓄積タイミング信号S5Aを第１クロックS1或いは第１クロックS1をm分周したクロックに同期して出力する。撮像部読出しタイミング発生回路部15Fは撮像部読出しタイミング信号S5Bを第２クロックS1Aのn分周クロックに同期して出力する。
【００６７】
撮像部12は蓄積を第１クロックS1或いは第１クロックS1をm分周したクロックに同期している撮像部蓄積タイミング信号S5Aにより行い、蓄積時間は第１クロックS1或いは第１クロックS1をm分周したクロックのクロック長に比例し、第２クロックS1Aとは独立に決定される。
【００６８】
また、撮像部12はアナログ画像信号S2の出力を第２クロックS1Aに同期している撮像部読出しタイミング信号S5Bにより行い、アナログ画像信号S2を第２クロックS1Aのn分周クロックに同期して出力する。
【００６９】
同様にＡ／Ｄ変換部タイミング発生回路部15BはＡ／Ｄ変換部タイミング信号S6を第２クロックS1Aのn分周クロックに同期して出力する。Ａ／Ｄ変換部13は、第２クロックS1Aのn分周クロックに同期しているＡ／Ｄ変換部タイミング信号S6により駆動し、アナログ画像信号S2のラッチとデジタル画像信号S3の出力を第２クロックS1Aのn分周クロックに同期して行う。
【００７０】
出力部14のシリアル出力部14Bは第２クロックS1Aにより駆動し、デジタル画像信号S3のラッチとシリアル出力画像信号S4Bの出力を第２クロックS1Aに同期して１ビットずつ行う。シリアル入力を実装したＣＰＵ10は第２クロックS1Aに同期して出力画像信号S4Bを１ビットずつラッチし、誤り無く固体撮像装置11からの画像信号を取得する。
【００７１】
なお、分周部15Dの代わりにｍ−1クロックをマスクするゲーテッド部を用いて第１クロックS1より低周波数のクロックを生成してもよく、分周部15Cの代わりにｎ−1クロックをマスクするゲーテッド部を用いて第２クロックS1Aより低周波数のクロックを生成してもよい。パラレル出力部14Aは第１クロックS1をマスクしてもよいし、パラレル出力画像信号S4Aをマスクしてもよい。
【００７２】
以上のように、パラレル出力時とシリアル出力時を問わず、撮像部の蓄積時間は第１クロック或いは第１クロックのm分周クロック或いはｍ−１の第１クロックをマスクしたクロックのクロック長で第２クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
【００７３】
図８は、本発明の第３の実施形態である固体撮像装置の構成にシリアル入力とパラレル入力を実装したＣＰＵを接続した図である。
【００７４】
シリアル入力とパラレル入力を実装したＣＰＵ10は、固体撮像装置11に第１クロックS1と第２クロックS1Aと出力切替信号S1Bと分周イネーブル信号S1Cを供給する。ＣＰＵ10は出力切替信号S1Bによって任意に固体撮像装置11のパラレル出力部14Aによってパラレル出力画像信号S4Aの取得とシリアル出力部14Bによってパラレル出力画像信号S4Bの取得とを切替可能である。
【００７５】
以上のように、パラレル入力とシリアル入力を共に実装するＣＰＵの場合、各入力に固体撮像装置以外の任意の装置を接続し、任意の装置の駆動中は出力切替信号により空いている入力側にて画像信号を取得でき、システム構成の自由度の向上が可能である。
【００７６】
以上のように、第１〜第３の実施形態に係る固体撮像装置は出力部にパラレル出力形式であるパラレル出力部とシリアル出力形式であるシリアル出力部とを共に実装し、出力切替信号によりパラレル出力とシリアル出力を選択的に切り替えて出力する。また、画像信号をパラレル出力及びシリアル出力で同時に出力してもよい。固体撮像装置は、半導体チップ上に構成される。
【００７７】
パラレル入力を実装するＣＰＵは固体撮像装置に第１クロックと出力切替信号を供給する。固体撮像装置のタイミング発生回路部は撮像部に撮像部タイミング信号を、Ａ／D変換部にＡ／D変換部タイミング信号を第１クロックに同期させて供給する。よって撮像部とＡ／D変換部は第１クロックに同期して駆動する。また、パラレル出力部は第１クロックにより駆動する。パラレル入力を実装するＣＰＵは第１クロックにより出力画像信号をラッチし。誤りなく画像信号を取得することが可能となる。
【００７８】
また、シリアル入力を実装するＣＰＵは固体撮像装置に第２クロックと出力切替信号を供給する。固体撮像装置のタイミング発生回路部は撮像部に撮像部タイミング信号を、Ａ／D変換部にＡ／D変換部タイミング信号を第２クロックのm分周クロックに同期させて供給する。よって撮像部とＡ／D変換部は第２クロックのm分周クロックに同期して駆動する。また、パラレル出力部は第２クロックにより駆動し、Ａ／D変換部の出力するデジタル画像信号をメモリを介さずに直接第２クロックによりラッチし、ＣＰＵにシリアル出力画像信号として１ビットずつ出力する。シリアル入力を実装するＣＰＵは第２クロックにより出力画像信号をラッチし、誤りなく画像信号を取得することが可能となる。
【００７９】
第１〜第３の実施形態によれば、固体撮像装置の出力形式にパラレル出力とシリアル出力を実装するため、ＣＰＵ選択の自由度の向上が可能である。また、シリアル出力時に第２クロックのn分周クロックに同期させて撮像部のアナログ画像出力とＡ／D変換部のデジタル画像出力を行わせ、シリアル出力部が第２クロックによりデジタル画像信号をラッチするため、メモリを排除して回路規模削減と消費電力の低減が可能である。
【００８０】
また、第２及び第３の実施形態によれば、シリアル出力時にシリアル出力は第２クロックに同期させて行い、撮像部の蓄積時間は第１クロックのクロック長で第２クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
【００８１】
また、第３の実施形態によれば、パラレル出力時とシリアル出力時を問わず、撮像部の蓄積時間は第１クロック或いは第１クロックのm分周クロック或いはｍ−１の第１クロックをマスクしたクロックのクロック長で第２クロックと独立に決定することにより、画像信号出力レートにかかわらず蓄積時間を任意に決定することが可能である。
【００８２】
また、図８の実施形態によれば、パラレル入力とシリアル入力を共に実装するＣＰＵの場合、各入力に固体撮像装置以外の任意の装置を接続し、任意の装置の駆動中は出力切替信号により空いている入力側にて画像信号を取得でき、システム構成の自由度の向上が可能である。
【００８３】
図９に基づいて、上記の第１〜第３の実施形態の固体撮像装置をスチルビデオカメラに適用した場合の一例について詳述する。図９は、スチルビデオカメラの構成例を示すブロック図である。バリア31、レンズ32、絞り33及び固体撮像素子34は図１等の撮像部12に対応し、Ａ／Ｄ変換器36は図１等のＡ／Ｄ変換部13に対応し、タイミング発生部38は図１等のタイミング発生回路部15に対応し、全体制御・演算部39は図１等のＣＰＵ10に対応する。
【００８４】
図９において、31はレンズのプロテクトとメインスイッチを兼ねるバリア、32は被写体の光学像を固体撮像素子34に結像させるレンズ、33はレンズ32を通った光量を可変するための絞り、34はレンズ32で結像された被写体を画像信号として取り込むための固体撮像素子、35は固体撮像素子34より出力される撮像信号（画像信号）をアナログ信号処理する撮像信号処理回路、36は撮像信号処理回路35より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、37はＡ／Ｄ変換器36より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、38は固体撮像素子34、撮像信号処理回路35、Ａ／Ｄ変換器36、信号処理部37に、各種タイミング信号を出力するタイミング発生部、39は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、40は画像データを一時的に記憶する為のメモリ部、１１は記録媒体42に記録または読み出しを行うためのインターフェース部、42は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、43は外部コンピュータ等と通信する為のインターフェース部である。
【００８５】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。バリア31がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器36などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部39は絞り33を開放にし、固体撮像素子34から出力された信号は撮像信号処理回路35を介してＡ／Ｄ変換器36で変換された後、信号処理部37に入力される。そのデータを基に露出の演算を全体制御・演算部39で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部39は絞りを制御する。
【００８６】
次に、固体撮像素子34から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部39で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子34から出力された画像信号は撮像信号処理回路35を介してＡ／Ｄ変換器36でアナログ信号からデジタル信号に変換され、信号処理部37を通り全体制御・演算部39によりメモリ部40に書き込まれる。その後、メモリ部40に蓄積されたデータは、全体制御・演算部39の制御により記録媒体制御インターフェース部41を通り半導体メモリ等の着脱可能な記録媒体42に記録される。また、外部インターフェース部43を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００８７】
次に、図１０を参照して、上記の第１〜第３の実施形態の固体撮像装置を指紋入力装置100として用いた個人認証システムの適用例を説明する。撮像部101及び周辺回路部102が第１〜第３の実施形態の固体撮像装置に相当する。
【００８８】
図１０に示す個人認証システムは、前述の撮像部101、周辺回路部102、ＬＥＤ103を有する指紋入力装置100と、この指紋入力装置100に接続される指紋照合装置110とを備える。指紋照合装置110は、周辺回路部102の通信制御部から出力される通信データを入力する入力インターフェース111と、この入力インターフェース111に接続される画像処理部（指紋照合手段）112と、この画像処理部112に接続される指紋画像データベース（指紋登録手段）113及び出力インターフェース114とを備える。出力インターフェース114は、使用やログイン等に際しセキュリティ確保等のため個人認証が必要とされる電子機器（ソフトウエアも含む）に接続される。
【００８９】
ここで、指紋画像データベース113には、指紋入力装置100により読み取られた個人認証すべき対象者（被検体）の指の指紋画像を対象者の識別情報として予め登録しておく。ここでの対象者は、一人でも複数人でも構わない。対象者の指紋画像は、対象者の個人認証情報として、初期設定時や対象者追加時などに予め指紋入力装置100から入力インターフェース111を介し入力される。
【００９０】
画像処理部112は、指紋入力装置100により読み取られた指の指紋画像を入力インターフェース110を介し入力し、指紋画像データベース113の登録画像と一致するか否かを既知の指紋照合用画像処理アルゴリズムを基に照合し、その照合結果（指紋一致又は不一致）を個人認証信号として出力インターフェース114を介して出力する。
【００９１】
なお、この例では、指紋入力装置100と指紋照合装置110を別デバイスで構成しているが、本発明はこれに限らず、必要に応じ指紋照合装置110の少なくとも一部の機能を指紋入力装置100の周辺回路部102内に一体に構成してもよい。また、この例の個人認証システムは、個人認証が必要とされる電子機器内に一体に組み込んで構成しても、電子機器と別体で構成しても構わない。
【００９２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施形態を説明するためのブロック図である。
【図２】従来技術を説明するためのブロック図である。
【図３】本発明の第１の実施形態を説明するためのブロック図である。
【図４】本発明の第２の実施形態を説明するためのブロック図である。
【図５】本発明の第２の実施形態を説明するためのブロック図である。
【図６】本発明の第３の実施形態を説明するためのブロック図である。
【図７】本発明の第３の実施形態を説明するためのブロック図である。
【図８】本発明の第３の実施形態を説明するためのブロック図である。
【図９】スチルビデオカメラの構成例を示すブロック図である。
【図１０】個人認証システムの構成例を示すブロック図である。
【符号の説明】
【００９４】
１０  ＣＰＵ
１１  固体撮像装置
１２  撮像部
１３  Ａ／D変換部
１４  出力部
１４Ａ  パラレル出力部
１４Ｂ  シリアル出力部
１５  タイミング発生回路部
１５Ａ  撮像部タイミング発生回路部
１５Ｂ  Ａ／D変換部タイミング発生回路部
１５Ｃ  分周部
１５Ｄ  分周部
１５Ｅ  撮像部蓄積タイミング発生回路部
１５Ｆ  撮像部読出しタイミング発生回路部
２１  固体撮像装置
Ｓ１  第１クロック
Ｓ１Ａ  第２クロック
Ｓ１Ｂ  出力切替信号
Ｓ１Ｃ  分周イネーブル信号
Ｓ２  アナログ画像信号
Ｓ３  デジタル画像信号
Ｓ４  出力画像信号
Ｓ４Ａ  パラレル出力画像信号
Ｓ４Ｂ  シリアル出力画像信号
Ｓ５  撮像部タイミング信号
Ｓ５Ａ  撮像部蓄積タイミング信号
Ｓ５Ｂ  撮像部読出しタイミング信号
Ｓ６  Ａ／D変換部タイミング信号
【図１】
2006101191.tif 000003
【図２】
2006101191.tif 000004
【図３】
2006101191.tif 000005
【図４】
2006101191.tif 000006
【図５】
2006101191.tif 000007
【図６】
2006101191.tif 000008
【図７】
2006101191.tif 000009
【図８】
2006101191.tif 000010
【図９】
2006101191.tif 000011
【図１０】
2006101191.tif 000012