(57)【要約】 【課題】  大容量かつ低インピーダンスであり、実装後にも安定した特性を維持できる薄型多端子コンデンサおよびその製造方法を提供すること。【解決手段】  薄板状のアルミ箔を陽極とし、その陽極の表面に形成された酸化皮膜１６ｂを誘電体として、その誘電体の上に導電性高分子層１７を形成して陰極とした薄板形状のコンデンサ素子からアレイ状に端子を引き出してなる薄型多端子コンデンサであり、そのコンデンサ素子の上面側には、コンデンサ素子の変形を抑制するエンボス加工銅箔１１が配設されている。また陽極端子および陰極端子はコンデンサ素子の下面側に引き出され、ｘ軸に沿って陽極端子と陰極端子が交互に等しいピッチで形成され、ｘ軸上のすべての端子に対して、ｘ軸と直交するｙ軸の方向に向かって、交互に陽極端子と陰極端子がｘ軸方向と等しいピッチで配置され、いずれの端子についても、隣り合う位置には異極の端子が配列されている。また、下面側にもコンデンサ素子の変形を抑制する銅箔１９がほぼ全面に配設されている。【選択図】  図１
2006237520.tif 000002
【特許請求の範囲】
【請求項１】
薄板状の弁作用金属を陽極とし、前記陽極の表面に形成された酸化皮膜を誘電体として、前記誘電体の上に導電性高分子または金属酸化物半導体の固体電解質を形成して陰極とした薄板形状のコンデンサ素子からアレイ状に端子を引き出してなる薄型多端子コンデンサにおいて、前記コンデンサ素子の少なくとも片側面には、前記コンデンサ素子の変形を抑制する補強板が配設されたことを特徴とする薄型多端子コンデンサ。
【請求項２】
前記端子は前記コンデンサ素子の片面側に形成され、面上で直交するｘ軸およびｙ軸に対して、ｘ軸に沿って陽極端子と陰極端子が交互に等しいピッチで形成され、前記ｘ軸上のすべての端子について、前記ｙ軸の方向に向かって、交互に陽極端子と陰極端子が前記ｘ軸上のピッチと等しいピッチで配置され、いずれの端子についても、隣り合う位置には異極の端子が配設されたことを特徴とする請求項１記載の薄型多端子コンデンサ。
【請求項３】
前記補強板の大きさは前記コンデンサ素子の片面をほぼ全面にわたって覆う大きさであることを特徴とする請求項１または２記載の薄型多端子コンデンサ。  
【請求項４】
前記補強板の一つが電極端子の機能を兼ね備える補強用電極板であることを特徴とする請求項１から３のいずれかに記載の薄型多端子コンデンサ。
【請求項５】
前記補強用電極板の材質は銅であることを特徴とする請求項４記載の薄型多端子コンデンサ。
【請求項６】
前記弁作用金属がアルミニウムであり、かつ前記補強用電極板の厚みが２５〜５００μｍであることを特徴とする請求項５記載の薄型多端子コンデンサ。
【請求項７】
前記補強用電極板の一つは一定間隔で配列されたエンボス加工部を有する銅板もしくは銅箔であり、前記エンボス加工部の凸部側が前記コンデンサ素子に一定間隔で設けられた穴に嵌合して、逆側の面に導通する電極が形成されたことを特徴とする請求項５または６記載の薄型多端子コンデンサ。
【請求項８】
前記補強板の一つは、厚みが２５〜５００μｍの銅板もしくは銅箔と、絶縁性樹脂薄板との複合板であることを特徴とする請求項１記載の多端子型コンデンサ。
【請求項９】
表面に酸化皮膜を形成した弁作用金属板に一定間隔で配列される穴を開ける工程と、
前記穴をレジスト樹脂で埋める工程と、
前記レジスト樹脂のみを覆うマスク層を形成する工程と、
前記酸化皮膜の露出面に導電性高分子層を形成する工程と、
前記マスク層を剥離して前記レジスト樹脂の面を露出させる工程と、
前記レジスト樹脂の面に合わせて貫通穴が配列された銅箔と前記貫通穴の位置および隣接する前記貫通穴の中点に合わせて穴が配列された絶縁性樹脂フィルムとからなる複合箔を前記銅箔の側を前記導電性高分子層に向けて銀ペースト層を介して接続する工程と、
前記絶縁性樹脂フィルム、前記銅箔、前記銀ペースト層および前記導電性高分子層の積層された複合層に設けられた穴を前記レジスト樹脂と同材質のレジスト樹脂で埋める工程と、
前記弁作用金属板の前記導電性高分子層とは逆側の酸化皮膜を除去して弁作用金属芯を露出させる工程と、
前記レジスト樹脂の中心に貫通穴を開ける工程と、
前記貫通穴の位置に合わせてエンボス加工による凹凸部を形成した銅箔の前記凹凸部が
絶縁性樹脂フィルム、銅箔、銀ペースト層、導電性高分子層、酸化皮膜および弁作用金属芯の複合層に設けられた貫通穴に入るように合わせて平坦部に銀ペースト層を介して前記弁作用金属の露出面に貼り付ける工程とを有することを特徴とする薄型多端子コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器の電源電圧の安定化と高周波ノイズの低減に用いる薄型多端子コンデンサおよびその製造方法に関し、特に半導体のプラスチックパッケージの内部または近傍に配して動作させるのに適した薄型多端子コンデンサおよびその製造方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、サーバ、デジタル家電機器、通信機器などで用いられるマイクロプロセッサあるいはデジタル信号処理用ＬＳＩなどでは、高速化・高周波化が進められ、その電源回路には大容量コンデンサと低インピーダンスのコンデンサが、電源電圧の安定化と高周波ノイズの低減のために使用されている。また、大容量かつ低インピーダンスを一つの素子で実現し、大電流に耐えうる伝送線路型ノイズフィルタとして特許文献１に開示された技術がある。
【０００３】
しかし、特許文献１の伝送線路型ノイズフィルタを数ＧＨｚ以上のさらなる高周波領域で使用するとき、また、はんだボール接続タイプの半導体素子に対して使用するとき、半導体素子との間の配線によってもたらされるインダクタンスの故に、実装状態での低インピーダンス化を図るには、厳密な位置精度で実装する必要があるなどの困難さがある。
【０００４】
このように周波数領域の高周波化・高速化に対応するには、配線の引き回しによるインダクタンスの増大を避ける必要があり、そのためには、半導体のプラスチックパッケージの内部または近傍に配置して使用するタイプのコンデンサが有用である。たとえば、特許文献２に開示された薄膜キャパシタは、配線基板や半導体集積回路に内蔵・搭載するキャパシタであり、キャパシタ製作直後の初期特性が内蔵・搭載後も変化しないように内部応力を緩和する構造を備えたキャパシタである。こうして数ＧＨｚ以上の共振周波数を持ち信頼性の高いデカップリングキャパシタとなっている。
【０００５】
【特許文献１】特開２００４−８０７３３号公報
【特許文献２】特開２００４−７１５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献２の例は、Ｔａ２Ｏ３、ＳｒＴｉＯ３などに代表される容量絶縁膜を用いた薄膜キャパシタに適用できる技術であり、この薄膜キャパシタは、デカップリングコンデンサとして、電源ノイズの低減に寄与するが、静電容量は１０００ｐＦ程度であるため、電源電圧の変動に起因するノイズに対処するためには、別の大容量コンデンサと併用する必要がある。
【０００７】
また特許文献２の例からも分かるように、数ＧＨｚ以上の高周波領域に対応するためには、コンデンサを半導体のプラスチックパッケージの内部または近傍に配置するだけでは十分でなく、配線の引き回しを最小限にするためにコンデンサの厚みをできる限り薄くする必要がある。しかし、薄型構造であると、曲げ応力に弱く、リフローはんだによる実装時などでは、その熱ストレスなどにより、リーク電流（ＬＣ）の増加など、特性劣化が起こりがちである。
【０００８】
この状況にあって、本発明の課題は、大容量かつ低インピーダンスであり、実装後にも安定した特性を維持できる薄型多端子コンデンサおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の薄型多端子コンデンサでは、薄板状の弁作用金属を用い静電容量の増大を図り、端子の引き出し配置を陽極端子と陰極端子の等ピッチの交互配置とすると共に、配線の引き回しによるインダクタンスの増加を回避したコンデンサ素子を用い、そのコンデンサ素子の少なくとも片面側には補強板を配設する構造がとられている。
【００１０】
すなわち、本発明の薄型多端子コンデンサは、薄板状の弁作用金属を陽極とし、前記陽極の表面に形成された酸化皮膜を誘電体として、前記誘電体の上に導電性高分子または金属酸化物半導体の固体電解質を形成して陰極とした薄板形状のコンデンサ素子からアレイ状に端子を引き出してなる薄型多端子コンデンサにおいて、前記コンデンサ素子の少なくとも片側面には、前記コンデンサ素子の変形を抑制する補強板が配設されたことを特徴とする。このように弁作用金属の使用により静電容量を高め、薄型でアレイ状に端子を引き出すことで、半導体素子の間近に配置し、低インピーダンス化を図ると共に、コンデンサ素子の少なくとも片面には補強板を配設する構造とした。
【００１１】
前記端子は前記コンデンサ素子の片面側に形成され、面上で直交するｘ軸およびｙ軸に対して、ｘ軸に沿って陽極端子と陰極端子が交互に等しいピッチで形成され、前記ｘ軸上のすべての端子について、前記ｙ軸の方向に向かって、交互に陽極端子と陰極端子が前記ｘ軸上のピッチと等しいピッチで配置され、いずれの端子についても、隣り合う位置には異極の端子が配設される。この端子配置構造によって、はんだボール接続タイプの半導体素子に対応すると共に、低インピーダンス化を図る。
【００１２】
前記補強板の大きさは前記コンデンサ素子の片面をほぼ全面にわたって覆う大きさとすることで、コンデンサ素子の変形を抑制する。  
【００１３】
前記補強板の一つが電極端子の機能を兼ね備える補強用電極板とすることで、２つの機能を１枚の板で可能にし、全体の構造を簡素化できる。
【００１４】
前記補強用電極板の材質は銅とするとよい。この材質により電気伝導性だけでなく、適度な剛性を確保する。
【００１５】
前記弁作用金属がアルミニウムであり、かつ前記補強用電極板の厚みが２５〜５００μｍとする。大容量を得やすいアルミニウムを用い、この陽極体の酸化皮膜などを劣化させないように、補強用電極板の厚みをその範囲に設定して、適度な剛性を確保すると共に実用上問題のない厚みとする。
【００１６】
前記補強用電極板の一つは一定間隔で配列されたエンボス加工部を有する銅板もしくは銅箔であり、前記エンボス加工部の凸部側が前記コンデンサ素子に一定間隔で設けられた穴に嵌合して、逆側の面に導通する電極を形成することで、一方の面に、陽極端子と陰極端子を交互に等間隔で配列させる。
【００１７】
前記補強板の一つは、厚みが２５〜５００μｍの銅板もしくは銅箔と、絶縁性樹脂薄板との複合板とすることにより、銅板もしくは銅箔により、電極としての導通性および補強機能を確保すると共に、絶縁性樹脂薄板により、表面の絶縁性を確保する。
【００１８】
また本発明の薄型多端子コンデンサの製造方法は、表面に酸化皮膜を形成した弁作用金属板に一定間隔で配列される穴を開ける工程と、前記穴をレジスト樹脂で埋める工程と、前記レジスト樹脂のみを覆うマスク層を形成する工程と、前記酸化皮膜の露出面に導電性高分子層を形成する工程と、前記マスク層を剥離して前記レジスト樹脂の面を露出させる工程と、前記レジスト樹脂の面に合わせて貫通穴が配列された銅箔と前記貫通穴の位置および隣接する前記貫通穴の中点に合わせて穴が配列された絶縁性樹脂フィルムとからなる複合箔を前記銅箔の側を前記導電性高分子層に向けて銀ペースト層を介して接続する工程と、前記絶縁性樹脂フィルム、前記銅箔、前記銀ペースト層および前記導電性高分子層の積層された複合層に設けられた穴を前記レジスト樹脂と同材質のレジスト樹脂で埋める工程と、前記弁作用金属板の前記導電性高分子層とは逆側の酸化皮膜を除去して弁作用金属芯を露出させる工程と、前記レジスト樹脂の中心に貫通穴を開ける工程と、前記貫通穴の位置に合わせてエンボス加工による凹凸部を形成した銅箔の前記凹凸部が絶縁性樹脂フィルム、銅箔、銀ペースト層、導電性高分子層、酸化皮膜および弁作用金属芯の複合層に設けられた貫通穴に入るように合わせて平坦部に銀ペースト層を介して前記弁作用金属の露出面に貼り付ける工程とを有することを特徴とする。この製造方法により、工業的な生産が可能になる。
【発明の効果】
【００１９】
本発明では、薄板状の弁作用金属の酸化皮膜をコンデンサの誘電体として用いたので、大容量化が容易である。また薄板状のコンデンサ素子の少なくとも片面には、補強板を配設したので、製造時または実装時に加えられる外部応力による漏れ電流値などの特性劣化を抑止できる。また、薄板状とし、端子の引き出し構造を陽極端子と陰極端子の等ピッチの交互配置としたので、低インダクタンス化が可能となった。
【発明を実施するための最良の形態】
【００２０】
次に図面に基づいて本発明の実施の形態を説明する。
【００２１】
（実施の形態１）図１は本発明の実施の形態１の薄型多端子コンデンサを示し、図１（ａ）はその模式的断面図であり、図１（ｂ）はその外観斜視図である。１１はエンボス加工銅箔、１２は＋端子（陽極端子）のはんだボール、１３は−端子（陰極端子）のはんだボール、１４は筒状レジスト樹脂、１５ａと１５ｂは銀ペースト層、１６ａはアルミ箔芯、１６ｂはアルミ箔エッチング層の内孔に形成した酸化皮膜、１７は導電性高分子層、１９は銅箔、２０は絶縁性樹脂薄板、２１は陽極用スルーホール、２２は絶縁性樹脂に開けられた陰極端子用ビア、２３はエンボス加工部である。
【００２２】
本実施の形態１はコンデンサ素子の両側の面に銅箔を補強板として有するので、実装時のマウンタなどによる機械的ストレスあるいは熱応力に対して特性劣化を起こすことなく使用できる。なお、１２，１３のはんだボールの端子は、はんだボールに限定されず、バンプあるいはめっきにより形成したものでもよい。また、１５ａ，１５ｂは銀ペーストに限定されず、銅ペーストあるいは銀コートした銅ペーストなどの導電ペーストを用いることができる。
【００２３】
全体の構造を詳しく説明するために、各層の厚みについて、典型的な例を示す。絶縁性樹脂薄板２０は３５μｍ、銅箔１９は３５μｍ、銀ペースト層１５ａは１０μｍ、ポリチオフェン、ポリピロールなどの導電性高分子層１７は１０μｍ、アルミ箔芯１６ａとアルミ箔エッチング層を合わせた厚みは６０μｍ、銀ペースト層１５ｂは５μｍ、エンボス加工銅箔は７０μｍである。また、それらの層は陽極用スルーホール２１の部分を除いて、連続している。図１（ａ）では同じハッチングで同じ高さの位置に示された層は連続している。また、陽極用スルーホール２１は、図１（ｂ）のエンボス加工部２３と同じ位置にあり、正方形の格子点に位置しており、−端子のはんだボール１３が位置する陰極端子用ビア２２は、隣接する陽極用スルーホール２１の２等分点に位置する。また、陽極用スルーホール２１に挿入されたエンボス加工銅箔１１の先端部に＋端子のはんだボール１２が配置される。
【００２４】
このような端子配置を全体にわたって見渡すと、面上のｘ軸に沿って＋端子と−端子が交互に等しいピッチで形成され、ｘ軸上のすべての端子に対して、ｘ軸と直交するｙ軸の方向に向かって、交互に＋端子と−端子がｘ軸上のピッチと等しいピッチで配置され、いずれの端子についても、隣り合う位置には異極の端子が配設されている。  
【００２５】
次にその作製方法を図２から図７に基づいて説明する。図２は実施の形態１の薄型多端子コンデンサの製造工程に係る断面図である。また、図６は第１陽極穴３１の位置を示す平面図である。
【００２６】
工程の順に説明する。図２（ａ）は両面にエッチング層を形成し化成処理により酸化皮膜を設けたアルミ箔を示し、そのアルミ箔にはエッチング層を含めて１００μｍ程度の厚みのものを用いる
【００２７】
図２（ｂ）は陽極穴開け工程を示し、アルミ箔に直径０．８ｍｍ、深さ７０μｍ程度の有底の穴もしくは貫通穴をドリルなどで開ける。図面には有底の穴を開ける場合を図示している。
【００２８】
図２（ｃ）は再化成の後、陽極穴にレジスト樹脂を注入して埋める工程を示し、レジスト樹脂３２により、第１陽極穴３１を埋めて、表面を平坦にする。
【００２９】
図２（ｄ）はレジスト樹脂の表面のみを覆うマスク形成工程を示し、そのマスク層３３の厚みは２０μｍ程度である。
【００３０】
次に図３に基づいて引き続いて行う工程を断面図で説明する。
【００３１】
図３（a）は導電性高分子層の形成工程を示し、導電性高分子層１７はマスク層３３から露出した酸化皮膜１６ｂの表面に形成する。
【００３２】
図３（ｂ）はマスク剥離の工程を示し、マスク層３３を除去すると、そこに穴３４ａが形成される。  
【００３３】
図３（ｃ）は陰極形成の工程を示し、穴３４ａに合わせて穴を開けられた銅箔１９と、穴３４ａおよび陰極端子用ビア２２が開けられた絶縁性樹脂薄板２０とが積層された複合層が銀ペースト層１５ａを介して導電性高分子層１７に積層される。このとき、第１陽極穴に充填されたレジスト樹脂３２ａの上に第２陽極穴３４が形成される。
【００３４】
図４は次の工程を示す断面図であり、図４（ａ）は第２陽極穴３４の穴埋め工程を示し、レジスト樹脂３２ｂは、下側に充填されたレジスト樹脂３２ａと同じ材質である。
【００３５】
図４（ｂ）は陽極引き出し工程を示し、アルミ箔の下側の酸化皮膜１６ｂがレーザ加工などによって除去され、アルミ箔芯１６ａが下面に表出する。アルミ箔芯１６ａはその全面にもしくは部分的に露出させる（図面には全面を露出させた場合を図示している）。なお、３２はレジスト樹脂３２ａと３２ｂが一体となったレジスト樹脂である。
【００３６】
図４（ｃ）は陽極用スルーホールの形成工程を示し、前工程で一体となったレジスト樹脂３２の中央部には陽極用スルーホール２１を開け、その側壁には筒状レジスト樹脂１４が形成される。その陽極用スルーホール２１と陰極端子用ビア２２の配置を平面図で示すと、図７のようになる。なお、２０は絶縁性樹脂薄板である。
【００３７】
図５はさらに次の工程を示す断面図であり、図５（ａ）は陽極端子付けの工程を示し、エンボス加工銅箔１１のエンボス加工部２３には、直径約０．２ｍｍ、深さ１２０μｍ程度のエンボス加工が施され、その凸部を陽極用スルーホール２１に合わせて、銀ペースト層１５ｂを介して、アルミ箔芯１６ａと接続する。こうして、実施の形態１の薄型多端子コンデンサを作製する。なお、図５（ａ）では、図４（ｃ）の素子を上下逆転して表示した。
【００３８】
また、図５（ｂ）はプラスチックパッケージなどの基板に実装するとき、エンボス加工により凸部となった陽極端子に、はんだボール１２を配し、陰極端子用ビア２２に、はんだボール１３を配した様子を示す。
【００３９】
ここで用いたエンボス加工銅箔１１について、さらに説明する。一般に板状のコンデンサ素子の片面から逆側の面へ電極を導通させる技術として、貫通穴を導電ペーストで埋めたり、あるいは銅めっきで電極を引き出す例が知られている。しかし、いずれも欠点があり、たとえば、銅ペーストで導電体を形成した場合には、高湿度雰囲気下に長時間さらされると抵抗が増大し、また、はんだリフロー時の応力により導電体内部にクラックが生じ、抵抗が増大する。他方、銅めっきの場合には製造工程において、銅めっきのコンデンサ素子内部への侵入により、コンデンサ特性が劣化するということがある。それに対し、本願発明のエンボス加工を施した銅箔を用いる場合には、金属材料ゆえに導電ペーストに見受けられる上記のような高湿度雰囲気下における抵抗変化や銅めっきに見受けられるはんだリフロー時の導電体内部に発生するクラックの問題を容易に解消することができる。エンボス加工を施した端子を用いる本技術は、リフロー時の応力緩和に対して極めて効果があり、実装信頼性の向上に寄与する。図５(ｂ)において、エンボス加工銅箔１１と筒状レジスト樹脂１４（絶縁層）との間には空隙が存在する。図面では、この空隙は２１（陽極用スルーホール）と表記されている。スルーホールを開けた後に、エンボス加工銅箔を嵌合させているので、実際には空隙部が存在することになる。この空隙が存在することが重要な意味をもつ。はんだボール１２が搭載されている実装面側の水平方向をみると複数の材料が存在している。スルーホールまわりの筒状レジスト樹脂１４とアルミ箔芯１６ａのような金属材料とは特に大きな熱膨張係数の差があるので、リフロー時のソリの主な原因あるいは温度サイクル環境下における接続信頼性の低下の主な原因となる。本発明はレジスト層（筒状レジスト樹脂１４）とエンボス加工銅箔１１との間に空隙（隙間）を設けることでこれを緩和する作用が生じる。したがって、エンボス加工銅箔を用いて、両面間の導通を確保すると、製造歩留まりおよび信頼性の点で有利である。
【００４０】
このように作製された薄型多端子コンデンサの使用例を図１０に示す。１０１は本発明の薄型多端子コンデンサ、１０２は半導体素子、１０３はインターポーザ、１０４は半導体素子の外装樹脂、１０５はプリント配線板に接続するためのはんだボールである。薄型他端子コンデンサ１０１はインターポーザ１０３を介して半導体素子１０２に接続されている。実装の形態として、図１０（ａ）に示すように半導体素子と同一平面上に配置される場合と、図１０（ｂ）のようにインターポーザ１０３を介して半導体素子１０２の真下に配置される場合がある。このように、薄型で多端子のコンデンサを半導体素子の間近に配置することで、配線に起因するインダクスを低減し、数ＧＨｚのクロック周波数で動作する半導体素子に十分な給電を行うことが可能になる。
【００４１】
（実施の形態２）図８は本発明の実施の形態２の薄型多端子コンデンサを示す模式的断面であり、本実施の形態２ではエンボス加工銅箔１１の側が陰極となり、銅箔１９の側が陽極となっている。アルミ箔１６の上部側に酸化皮膜が形成され銀ペースト層１５ｄを介して導電性高分子層１７と接続され、さらに銀ペースト層１５ｄを介してエンボス加工銅箔１１と接続され、その上面は絶縁性樹脂薄板２０ｂで覆われている。また、アルミ箔１６の下部側が陽極となり、銀ペースト層１５ｃを介して、銅箔１９と接続され、銅箔１９の下面は絶縁性樹脂薄板２０ａで覆われ、その一部に形成された陽極端子用ビア４５に配された、はんだボール１２と繋がっている。なお、図８では同じハッチングで同じ高さの位置に示された層は連続している。
【００４２】
本実施の形態２の薄型多端子コンデンサはアルミ箔の陽極側が実装面（はんだボールの側）に向いており、実施の形態１の薄型多端子コンデンサではアルミ箔の陰極側（導電性高分子層の側）が実装面（はんだボールの側）に向いていることから、本実施の形態２のほうが熱応力を受けたときには有利である。
【００４３】
（実施の形態３）図９は本発明の実施の形態３の薄型多端子コンデンサを示す模式的断面図であり、実施の形態２でのエンボス加工銅箔１１に代えて銅箔１９とスルーホール用銅ペーストあるいは銀コート銅ペースト４６を用いた形態である。アルミ箔１６の陽極側には、銀ペースト１５ｅ、銅箔１９ａが接続され、その下面は絶縁性樹脂薄板２０ｃで覆われ、その一部に形成された陽極端子用ビア４５に配された、はんだボール１２に繋がる。他方、アルミ箔１６の酸化皮膜の陰極側には導電性高分子層１７が形成され、さらに銀ペースト１５ｆにより銅箔１９ｂに接続され、筒状レジスト樹脂１４の穴に充填されたスルーホール用銅ペースト４６を介してはんだボール１３に繋がっている。なお、図９では同じハッチングで同じ高さの位置に示された層は連続している。
【００４４】
この構造はエンボス加工部と筒状レジスト樹脂の穴とを合わせる必要がない分、製造方法が容易である。この場合にも、銅箔１９ａまたは１９ｂの厚みを２５μｍ以上にすることで、実装時の応力によって特性が劣化することを抑制することができる。
【実施例】
【００４５】
次に実施例を挙げて本発明をさらに説明する。
【００４６】
（実施例１）本実施例１の薄型多端子コンデンサの構造は、図１に示した実施の形態１の場合と同様であり、その製造方法についても実施の形態１と同様であるので、その説明を省略する。本実施例１では４×４×０．１ｍｍのアルミ箔を陽極体とし、その片側のエッチング層の内孔の表面に形成した酸化皮膜１６ｂを用いて、その上の導電性高分子層１７を固体電解質とした固体電解コンデンサを作製した。その全体寸法は４×４×０．２ｍｍであり、得られた容量は１０μＦである。また、図１に示したエンボス加工銅箔１１の厚みは２５μｍであり、銅箔１９の厚みは２５μｍである。
【００４７】
（実施例２）本実施例２の薄型多端子コンデンサの構造は実施例１と同様であるので、それに対比して説明する。図１のエンボス加工銅箔１１および銅箔１９の厚みが５０μｍである点だけが実施例１と異なる薄型多端子コンデンサである。
【００４８】
（比較例）本比較例の薄型多端子コンデンサの構造は図９に示した本発明の実施の形態３の構造と似ているので、それとの対比で説明する。本比較例は図９の銅箔１９ａおよび絶縁性樹脂板２０ｃに代えてレジスト印刷層が形成されている。また、コンデンサ素子のほぼ全面を覆う銅箔１９ｂはなく、陰極側の導電性高分子層１７は銀ペースト層１５ｆあるいは銅ペーストなどの導電性樹脂でスルーホール部の導電体と接続している。すなわち、コンデンサ素子をほぼ全面にわたって覆うような厚み２５μｍ以上の補強板のような機械的補強機能を有するものがない構造である。
【００４９】
以上のように作製した薄型多端子コンデンサをリフロー実装したときの漏れ電流特性を表１に示す。
【００５０】
【表１】
2006237520.tif 000003
【００５１】
この表１からわかるように、実施例１の試料では、実装後、漏れ電流の多少の増加はあるが１０μＡ以下であり、実用上、全く問題がない。実施例２の試料は実装後でも１μＡ以下であり、実装後の特性変化がほとんどない良好なものであることがわかる。一方、比較例の試料は実装後の漏れ電流が実施例１および２と比べても大きい。その理由は薄型多端子コンデンサの製造工程中、特に外装時の応力に対する機械的強度が、薄い素子であるが故に、弱いためである。さらに、比較例の試料は実装後には、１ｍＡ以上のショートレベルにまで特性が劣化しているので、実用に耐えうるものではない。
【００５２】
ところで、銅箔またはエンボス加工銅箔の厚みが５００μｍを超えるとき、製造時または実装時に掛かる外部応力による特性劣化については問題がないが、半導体素子のプラスチックパッケージの内部または近傍に配する点で問題があり、好ましくない。なお、銅箔またはエンボス加工銅箔の両方の厚みが２５μｍ未満の場合においても、たとえば１８μｍの場合でも、加工の表面精度が高いときには実装時の特性劣化は小さい。しかし、一般の表面精度を考慮すると２５μｍ以上の厚みが好ましい。
【００５３】
以上、本発明をいくつかの実施の形態および実施例に基づいて説明したが、本発明は上記の実施の形態または実施例に限られるものではなく、本発明の要旨を変更しない範囲で種々の変化を施した薄型多端子コンデンサおよびその製造方法も本発明の範囲に含まれる。たとえば、銅箔に代えて、導電性と剛性を確保した銅合金の箔を用いたものも本発明に含まれる。また、本発明において、弁作用金属として、アルミニウムを用いたが、それに限らず、タンタルやニオブを用いてもよい。この場合、陽極体はタンタル粉末またはニオブ粉末を真空中で焼結することによって形成されることが望ましく、酸化被膜は化成処理によって形成するとよい。さらに、固体電解質としては、導電性高分子に代えて二酸化マンガンなどの金属酸化物半導体を用いてもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１の薄型多端子コンデンサを示し、図１（ａ）はその模式的断面図、図１（ｂ）はその外観斜視図。
【図２】実施の形態１の薄型多端子コンデンサの製造工程を示し、図２（ａ）は両面にエッチング層を形成し化成処理により酸化皮膜を設けたアルミ箔を示す断面図、図２（ｂ）は陽極穴開け工程、図２（ｃ）は再化成の後、陽極穴にレジスト樹脂を注入して埋める工程を示す断面図、  図２（ｄ）はレジスト樹脂の表面のみを覆うマスク形成工程を示す断面図。
【図３】実施の形態１の工程を示し、図３（a）は導電性高分子層の形成工程を示す素子断面、図３（ｂ）はマスク剥離の工程を示す断面図、図３（ｃ）は陰極形成の工程を示す断面図。
【図４】実施の形態１の工程を示し、図４（ａ）は第２陽極穴の穴埋め工程を示す断面図、図４（ｂ）は陽極引き出し工程を示す断面図、図４（ｃ）は陽極用スルーホールの形成工程を示す断面図。
【図５】実施の形態１の工程を示し、図５（ａ）は陽極端子付けの工程を示す断面図、図５（ｂ）は陽極および陰極端子にはんだボールを配した様子を示す断面図。
【図６】実施の形態１での第１陽極穴の位置を示す平面図。
【図７】実施の形態１での陽極用スルーホールと陰極端子用ビアの配置を示す平面図。
【図８】実施の形態２の薄型多端子コンデンサを示す模式的断面図。
【図９】実施の形態３の薄型多端子コンデンサを示す模式的断面図。
【図１０】本発明の薄型多端子コンデンサの使用例を示し、図１０（ａ）は半導体素子と同一平面上に配置される場合の模式図、図１０（ｂ）はインターポーザを介して半導体素子の真下に配置される場合の模式図。
【符号の説明】
【００５５】
１１    エンボス加工銅箔
１２，１３，１０５    はんだボール
１４    筒状レジスト樹脂
１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ    銀ペースト層
１６    アルミ箔
１６ａ    アルミ箔芯
１６ｂ    酸化皮膜
１７    導電性高分子層
１９，１９ａ，１９ｂ    銅箔
２０，２０ａ，２０ｂ，２０ｃ    樹脂薄板
２１    陽極用スルーホール
２２    陰極端子用ビア
２３    エンボス加工部
３１    第１陽極穴
３２，３２ａ，３２ｂ    レジスト樹脂
３３    マスク層
３４    第２陽極穴
３４ａ    穴
４５    陽極端子用ビア
４６    スルーホール用銅ペースト（銀コート銅ペースト）
１０１    薄型多端子コンデンサ
１０２    半導体素子
１０３    インターポーザ
１０４    外装樹脂
【図１】
2006237520.tif 000004
【図２】
2006237520.tif 000005
【図３】
2006237520.tif 000006
【図４】
2006237520.tif 000007
【図５】
2006237520.tif 000008
【図６】
2006237520.tif 000009
【図７】
2006237520.tif 000010
【図８】
2006237520.tif 000011
【図９】
2006237520.tif 000012
【図１０】
2006237520.tif 000013