(57)【要約】【課題】第１絶縁膜のスクライブラインにプラズマを照射することで、第１絶縁膜上に積層される第２絶縁膜の密着性を改善し、第２絶縁膜を研磨したときの剥がれを防止することを可能とする。【解決手段】基板１１上に形成される多層配線構造の配線間を電気的に絶縁する絶縁膜を第１絶縁膜２１と第２絶縁膜２２との積層構造で形成する半導体装置の製造方法において、前記第１絶縁膜２１を形成した後で前記第２絶縁膜２２を形成する前に、前記基板１１に形成されたスクライブライン１３上における前記第１絶縁膜２１表面にプラズマ処理を施す工程を備えている。【選択図】図１
2006344625.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成される多層配線構造の配線間を電気的に絶縁する絶縁膜を第１絶縁膜と第２絶縁膜との積層構造で形成する半導体装置の製造方法において、
前記第１絶縁膜を形成した後で前記第２絶縁膜を形成する前に、前記基板に形成されたスクライブライン上における前記第１絶縁膜表面にプラズマ処理を施す工程
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１絶縁膜を形成した後で前記第２絶縁膜を形成する前に、製品となるチップが存在しない領域からなる前記基板周辺部上における前記第１絶縁膜表面にプラズマ処理を施す
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記プラズマ処理を行う前に、少なくとも製品となるチップが存在する領域上における前記第１絶縁膜上を被覆する保護膜を形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記保護膜をレジスト膜で形成し、
前記プラズマ処理後に前記レジスト膜をウエット処理によって除去する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記プラズマ処理は希ガスを含むプラズマを照射する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記第１絶縁膜は比誘電率が３．０以下の低誘電率絶縁膜からなる
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記第１絶縁膜はシリコンと炭素とを含む絶縁材料からなる
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造で形成されているデバイス形成基板において、
前記基板に形成されたスクライブライン上における前記第１絶縁膜表面にプラズマ処理が施されている
ことを特徴とするデバイス形成基板。
【請求項９】
基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造を有する半導体装置において、
前記基板に形成されたスクライブライン上における前記第１絶縁膜表面にプラズマ処理が施されている
ことを特徴とする半導体装置。
【請求項１０】
製品となるチップが存在しない領域である前記基板周辺部上における前記第１絶縁膜表面にプラズマ処理が施されている
ことを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜に形成された溝内に導電膜を埋め込んだ後、絶縁膜上の余剰な導電膜を研磨によって除去し、溝内のみに上記導電膜を残して溝配線を形成する際に、配線間の絶縁膜の剥がれを抑制することが容易な半導体装置の製造方法およびデバイス形成基板および半導体装置に関するものである。
【背景技術】
【０００２】
多層配線構造の半導体装置の製造方法では、配線間を電気的に絶縁する絶縁膜を２種類以上の絶縁膜を積層した構造に形成している。特に、絶縁膜の誘電率（ｋ）の値を小さくするために、従来から使用されていた酸化シリコン膜や窒化シリコン膜に比べ、密着性の弱い種々の絶縁膜が使われている。
【０００３】
上記多層配線構造を製造する技術としては、絶縁層に形成した溝および穴に導電材料となる銅を埋め込んで形成する、いわゆるデュアルダマシン方法について開示されている（例えば、特許文献１参照。）。この特許文献１に開示されている絶縁層は積層構造であり、特許文献１の図３および段落番号００３２に「誘電絶縁層２、３および４を付着させて高導電率の相互接続を形成するプロセスを開始する。１対の絶縁層はＥＣＲ、スパッタリング、プラズマＣＶＤ、ＣＶＤ、スピンコーティング、またはこれらの方法の任意の組み合わせによって付着させることができる。たとえば、これらの絶縁層はポリイミド、窒化シリコン、アルミナ、二酸化シリコン、リンケイ酸ガラス、酸化イットリウム、酸化マグネシウム、エアロゲル、またはこれらの材料の任意の組み合わせで作ることができる。」ことが記載されている。
【０００４】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、ビア層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜であり、配線層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜である半導体装置が開示されている（例えば、非特許文献１参照。）。
【０００５】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、さらに配線層の絶縁膜が積層構造である半導体装置が開示されている（例えば、特許文献２参照。）。具体的には、ビア層の絶縁膜として、パッシベーション膜１１１を窒化シリコン膜で形成し、その上に第１の層間絶縁膜１１２を酸化シリコン膜で形成すること、および配線層の絶縁膜として、第２の層間絶縁膜１１４を有機ポリマーで形成することおよびマスク層１１５を酸化シリコン膜で形成することが開示されている。
【０００６】
このような密着性の弱い膜を積層して用いた場合、半導体装置製造工程における機械的な力、または熱工程において、剥がれが発生する問題が生じていた。密着性が問題となる工程としては、具体的には、酸化膜を平坦化するためのＣＭＰ工程、配線を溝に埋め込んで形成する溝配線構造を形成するためのＣＭＰ工程、低誘電率膜（半導体プロセス技術の当業者間ではＬｏｗ−ｋ膜ともいう）を架橋するためのアニール工程、銅膜をアニールする工程、パッケージング工程などが上げられる。
【０００７】
特に、ＣＭＰ工程では、機械的な力が係ることから剥がれを回避することが困難であり、低誘電率化、特に誘電率（ｋ）が３．０未満の絶縁膜では大きな問題となってきた。そこで、上記のような剥がれを抑制する方法として、以下に示す解決方法が提案されている。
【０００８】
その解決方法の一つとしては、ＳｉＯ2膜とＳｉＯＣＨ膜との密着性を改善する方法であって、ＳｉＯ2膜とＳｉＯＣＨ膜との間に、上記ＳｉＯＣＨ膜の膜中のＣ濃度とＨ濃度が低くＯ濃度が高いＳｉＯＣＨ膜を有することで密着性を改善する技術が開示されている（例えば、特許文献３参照。）。
【０００９】
しかしながら、一般的に膜中の（炭素（Ｃ）濃度と水素（Ｈ）濃度が低く酸素（Ｏ）濃度が高いＳｉＯＣＨ膜は、通常のＳｉＯＣＨ膜に比べｋ値が上昇することが知られている。上記特許文献３には、Ｎ2Ｏ、ＮＨ3、Ｈ2等のプラズマを用いて下地ＳｉＯＣＨ膜を改質することによって上記ＳｉＯＣＨ膜を形成した場合には、誘電率（ｋ）値の上昇があることが記載されている。
【００１０】
また、上記特許文献３には、上記ＳｉＯＣＨ膜を形成する方法として、ＨｅまたはＡｒのいずれか１つを含み、Ｏ、Ｈ、Ｎを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Ｏを含むガスを用いた雰囲気で熱処理を行う工程を用いて、下地のＳｉＯＣＨを変質させることが記載されている。この効果として、改質の反応を、下地のＳｉＯＣＨ膜の深さ方向に２０ｎｍ程度のみに抑えることによって、深さ方向の制御を容易に行うことができるため、誘電率（ｋ）値の上昇が抑えられるとしている。
【００１１】
上記技術は、プラズマ処理によって誘電率（ｋ）値の上昇を引き起こさないようプラズマのガス種を選択する必要があった。したがって、絶縁膜の選択によっては、十分な密着性が確保できないこともあり得る。また、熱処理による表面の改質層が２０ｎｍであっても、改質層で誘電率（ｋ）値は上昇しており、今後、半導体装置の微細化にともなう縦構造寸法の微細化、さらなる低誘電率化の際には、問題となってくる。
【００１２】
また、別の解決方法としては、ＳｉＯ2膜とＳｉＯＣＨ膜の密着性を改善する方法であって、ＳｉＯ2膜とＳｉＯＣ膜との間に、下地のＳｉＯＣ膜に比べて炭素（Ｃ）濃度が１０％〜９０％の中間層を挿入する方法である。中間層（＝改質層）の膜厚については、１０ｎｍ以上で十分な膜剥がれを抑制でき、５０ｎｍ以下であればリーク電流の増加が抑制されるとされている。この中間層の形成方法としては、ＨｅガスまたはＡｒガス等の希ガスを用いたプラズマ処理が記載されている。また、酸素および窒素の活性種（イオン、ラジカル：例えば、Ｏ2、Ｎ2Ｏ）を含むプラズマ処理により処理した場合は、改質層が増加し、リーク電流が増加することが示唆されている（例えば、特許文献４参照。）。
【００１３】
上記特許文献４に開示されている技術でも、プラズマ処理によってリーク電流の増大を引き起こさないように、プラズマのガス種を選択する必要があった。また、今後の半導体装置の微細化にともなう配線間距離の縮小化や、絶縁膜の低誘電率化にともなう絶縁膜のプラズマ耐性の悪化によって、十分な効果が得られなくなる。
【００１４】
また、有機絶縁材料を用いてＣＭＰ時の膜剥がれを改善する方法が開示されている。この技術は、ウエハ周辺部の有機絶縁材料を硬化させることで、ＣＭＰ時の膜剥がれを改善する技術である。有機絶縁材料を硬化させる方法としては、紫外線照射が開示されている（例えば、特許文献５参照。）。
【００１５】
しかしながら、上記特許文献５に開示された技術では、無機絶縁材料を用いた場合、紫外線照射では密着性を向上させる効果は発生しないという問題点がある。
【００１６】
また、溝配線技術（例えばダマシン法）を用いて配線を形成する方法においては、ダミーパターンを配置することにより、ＣＭＰ時の剥がれを防止する方法が知られている。
【００１７】
しかしながら、ダミーパターンを形成する方法では、スクライブラインにダミーパターンを形成した場合には、ダイシング工程におけるダイサーの目詰まりを引き起こすため、金属膜（Ｃｕなど）を含むダミーパターンをスクライブラインに配置することは困難であった。またＣＭＰ時およびダイシング時のスクライブライン部の剥がれを抑制することも困難であった。
【００１８】
【特許文献１】特許第３０５７０５４号公報
【特許文献２】特開２００１−４４１８９号公報
【特許文献３】特開２００４−２５３７９０号公報
【特許文献４】特開２００４−２０７６０４号公報
【特許文献５】特開２０００−１００９４４号公報
【非特許文献１】西岡康隆著  「ＣＤ制御に基づいた有機Ｌｏｗ−ｋ／Ｃｕインテグレーション技術」、グローバルネット株式会社主催“ｋ＜２．５に向けたＬｏｗ−ｋ膜ダマシンプロセスの基礎理論と配線応用技術”p．４-１-１〜４-１-８、２００２年２月２０日
【発明の開示】
【発明が解決しようとする課題】
【００１９】
解決しようとする問題点は、ＣＭＰ工程またはダイシング工程で絶縁膜が剥がれる点である。特に、ダミーパターンを形成することができないスクライブライン上の絶縁膜の剥がれが発生する点である。
【００２０】
本発明は、スクライブライン上の絶縁膜にプラズマ処理を行うことによって、ダミーパターンを形成することができないスクライブライン上の絶縁膜の剥がれ防止を可能にすることを課題とする。
【課題を解決するための手段】
【００２１】
本発明の半導体装置の製造方法は、基板上に形成される多層配線構造の配線間を電気的に絶縁する絶縁膜を第１絶縁膜と第２絶縁膜との積層構造で形成する半導体装置の製造方法において、前記第１絶縁膜を形成した後で前記第２絶縁膜を形成する前に、前記基板に形成されたスクライブライン上における前記第１絶縁膜表面にプラズマ処理を施す工程を備えたことを特徴とする。
【００２２】
本発明のデバイス形成基板は、基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造で形成されているデバイス形成基板において、前記基板に形成されたスクライブライン上における前記第１絶縁膜表面にプラズマ処理が施されていることを特徴とする。
【００２３】
本発明の半導体装置は、基板上に形成された多層配線構造の配線間を電気的に絶縁する絶縁膜が第１絶縁膜と第２絶縁膜との積層構造を有する半導体装置において、前記基板に形成されたスクライブライン上における前記第１絶縁膜表面にプラズマ処理が施されていることを特徴とする。
【００２４】
上記半導体装置の製造方法では、基板に形成されたスクライブライン上における第１絶縁膜表面にプラズマ処理を施すことから、第１絶縁膜表面または第１絶縁膜表面およびその内部が改質される（例えば酸化、またはダメージを与える）ので、第２絶縁膜を形成した際の第１絶縁膜に対する第２絶縁膜の密着性が向上する。また、スクライブライン以外の領域にはプラズマ処理がなされないので、第１絶縁膜の誘電率（ｋ）値が上昇することやリーク電流が増大するという問題は原理上起こらない。このため、配線パターンやダミーパターンが存在しないスクライブラインにおける第１絶縁膜に対する第２絶縁膜の密着性が向上する。
【００２５】
上記デバイス形成基板では、基板に形成されたスクライブライン上における第１絶縁膜表面にプラズマ処理が施されていることから、第１絶縁膜表面または第１絶縁膜表面とその内部が改質されている。それによって、第１絶縁膜に対する第２絶縁膜の密着性が向上しているので、第２絶縁膜上をＣＭＰ等によって研磨しても、またはスクライブラインにそってダイシングを行っても、第２絶縁膜が剥がれなくなっている。
【００２６】
上記半導体装置では、基板に形成されたスクライブライン上における第１絶縁膜表面にプラズマ処理が施されていることから、第１絶縁膜表面または第１絶縁膜表面とその内部が改質されている。それによって、第１絶縁膜に対する第２絶縁膜の密着性が向上しているので、第２絶縁膜上をＣＭＰ等によって研磨しても、またはスクライブラインにそってダイシングを行っても、第２絶縁膜が剥がれなくなっている。
【発明の効果】
【００２７】
本発明の半導体装置の製造方法は、基板に形成されたスクライブライン上における第１絶縁膜表面にプラズマ処理を施すため、第１絶縁膜表面または第１絶縁膜表面とその内部を第２絶縁膜が密着し易くなるように改質することができるので、ＣＭＰ時またはダイシング時における第１絶縁膜上の第２絶縁膜の剥がれを防止することができるという利点がある。これによって、半導体装置製造における歩留りの向上が図れる。
【００２８】
本発明のデバイス形成基板では、基板に形成されたスクライブライン上における第１絶縁膜表面にプラズマ処理が施されているため、第１絶縁膜に対して第２絶縁膜が密着し易くなるように改質できているので、ＣＭＰ時またはダイシング時における第１絶縁膜上の第２絶縁膜の剥がれを防止することができるという利点がある。これによって、このデバイス形成基板を用いた半導体装置製造における歩留りの向上が図れる。
【００２９】
本発明の半導体装置では、基板に形成されたスクライブライン上における第１絶縁膜表面にプラズマ処理が施されているため、第１絶縁膜に対して第２絶縁膜が密着し易くなるように改質できているので、ＣＭＰ時またはダイシング時における第１絶縁膜上の第２絶縁膜の剥がれを防止することができるという利点がある。これによって、半導体装置製造における歩留りの向上が図れる。
【発明を実施するための最良の形態】
【００３０】
本発明の半導体装置の製造方法に係る一実施の形態を、図１（１）のＡ−Ａ’線概略構成断面図および（２）の平面レイアウト図によって説明する。また、その製造方法の詳細を図２〜図４の製造工程図および図５の部分拡大断面図によって説明する。
【００３１】
本発明の半導体装置の製造方法は、図１に示すように、基板１１上には絶縁膜１２が形成されている。その絶縁膜１２上に第１絶縁膜２１を形成する。第１絶縁膜２１は、例えば、比誘電率が３．０以下の膜で形成する。そのような膜としては、例えばシリコンと炭素とを含む膜がある。
【００３２】
その後、基板１１に形成されたスクライブライン１３上における上記第１絶縁膜２１表面にプラズマ処理を施し、プラズマ処理領域３１を形成する。例えば、上記プラズマ処理領域３１は製品となるチップ１５（図面では代表して一箇所に符号を付したが、スクライブライン１３で囲まれている領域が製品となるチップに該当する。）が存在しない領域である基板１１のスクライブライン１３上の第１絶縁膜２１表面もしくは第１絶縁膜２１表面とその内部に形成される。その後、上記第１絶縁膜２１上に第２絶縁膜２２を形成するという製造方法である。
【００３３】
この製造方法では、半導体装置１の多層配線構造の配線間に形成される絶縁膜の一部を構成する第２絶縁膜２２は、上記第１絶縁膜２１と第２絶縁膜２２との間でかつ上記基板１１のスクライブライン１３上の第１絶縁膜２１に形成されたプラズマ処理領域３１によって、第１絶縁膜２１に対する密着性が高められたものとなっている。
【００３４】
次に、上記半導体装置の製造方法の詳細を図２〜図４の製造工程図によって説明する。
【００３５】
図２（１）に示すように、基板（ウエハ）１１上に絶縁膜１２を形成する。上記基板１１には、例えばシリコン基板が用いられる。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１２上に第１絶縁膜２１を形成する。ここでは第１絶縁膜２１は比誘電率が３．０以下の膜であり、例えばシリコンと炭素とを含むＳｉＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等がある。また上記第１絶縁膜２１は、例えば２００ｎｍの厚さに成膜する。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。
【００３６】
次に、上記第１絶縁膜２１上に保護膜２３を形成する。
【００３７】
次に、図２（２）に示すように、上記スクライブライン１３上の上記保護膜２３を除去して、上記保護膜２３に上記スクライブライン１３にそった溝２４を形成する。この溝２４は、その底部に上記第１絶縁膜２１表面が露出するように形成されるとともに、上記スクライブライン１３をはみ出さないように形成される。すなわち、製品となるチップ１５が形成される領域に溝２４が形成されないようにする。
【００３８】
次に、図３（３）に示すように、上記保護膜２３をプラズマ照射のマスクに用いて、露出しているスクライブライン１３上の第１絶縁膜２１にプラズマを照射する。このプラズマ照射は、例えば、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）等の希ガスのプラズマを用いることができる。このように希ガスのプラズマを用いることにより、保護膜２３をレジストで形成した場合、プラズマ照射によるレジストへのダメージを最小限に抑えることができる。これによって、希ガスのプラズマ照射であっても、十分なパワーを印加して、十分な時間のプラズマ処理を行うことができるため、上述の先行技術文献に開示された技術と比べても大きな効果を得ることができる。
【００３９】
また、上記プラズマ処理では、酸素プラズマもしくは窒素プラズマを用いることもできる。なお、酸素プラズマを用いる場合には、保護膜２３がレジストで形成されている場合、レジストが酸化されるため、長時間のプラズマ照射は困難になる。この場合には、レジスト厚さを例えば１μｍと厚くする。もしくは、保護膜２３を例えば酸化シリコン膜、窒化シリコン膜等の無機系絶縁膜で形成する。なお、下地への応力の影響を考慮すると酸化シリコン膜を用いることが好ましい。
【００４０】
上記プラズマ処理の結果、上記スクライブライン１３上の第１絶縁膜２１には他の第１絶縁膜２１表面より密着性が改善されたプラズマ処理領域３１が形成される。ここでは、格子状に形成されたスクライブライン１３にそってプラズマ処理領域３１が形成されているので、プラズマ処理領域３１も格子状に形成される。
【００４１】
その後、上記保護膜２３を除去する。この際、プラズマ処理を用いてもよいが、第１絶縁膜２１への影響を小さくするために、薬液処理による方法を用いるのが望ましい。薬液処理に用いる薬液は、保護膜２３がレジストの場合は、例えば硫酸過水（Ｈ2ＳＯ4＋Ｈ2Ｏ2）が使用でき、保護膜２３が酸化シリコン膜の場合は、例えばフッ酸（ＨＦ）を使用することができる。また、レジストからなる保護膜２３を研磨により除去してもよい。その結果、図３（４）に示すように、第１絶縁膜２１が露出される。なお、上記保護膜２３を除去した後に必要に応じて第１絶縁膜２１表面を洗浄処理してもよい。
【００４２】
次に、図４（５）に示すように、上記第１絶縁膜２１上に第２絶縁膜２２を成膜する。この第２絶縁膜２２には、例えば酸化シリコン膜を用いた。この第２絶縁膜２２は、例えばプラズマＣＶＤ法により、第１絶縁膜２１上に酸化シリコンを２００ｎｍの厚さに堆積して形成することができる。
【００４３】
図示はしないが、さらに、上記第１絶縁膜２１および第２絶縁膜２２には溝配線構造を形成することができる。例えば、上記第２絶縁膜２２から上記第１絶縁膜２１に貫通するビアホールを形成した後、上記第２絶縁膜２２のみに配線溝を形成する。その後、上記配線溝およびビアホール内部に密着層およびバリア層を介して導電膜を埋め込むように形成する。その後、第２絶縁膜２２上の余剰な導電膜およびバリア層、密着層等を除去する。その結果、図５に示すように、ビアホール４１ｈの内部に密着層およびバリア層を介してビア４１が形成され、配線溝４２ｔの内部に第２絶縁膜２２とは密着層およびバリア層を介してビア４１に接続する溝配線４２が形成される。なお、図面では、一スクライブライン１３付近の溝配線構造を図示したが、スクライブライン１３に囲まれる製品となるチップ１５内ならば如何なる位置にも同様な溝配線構造を適用することができる。
【００４４】
なお、上記第２絶縁膜２２は無機系絶縁膜に限らず有機系絶縁膜を用いても、第１絶縁膜２１との密着性の改善効果が得られる。例えば有機膜として、ポリアリールエーテル膜を、例えば２００ｎｍの厚さに形成する。上記ポリアリールエーテル膜は、例えばＳｉＬＫ−Ｊ（ダウケミカル社）があり、その他には、例えば、ダウケミカル社のＳｉＬＫ−Ｙ、アライドシグナル社製のＦＬＡＲＥ、シューマッカー社製のＶＥ等が知られている。例えば、上記ポリアリールエーテル膜をＳｉＬＫで形成する場合には、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って形成することができる。
【００４５】
また、上記第１絶縁膜２１および第２絶縁膜２２にビア４１および溝配線４２を形成する場合には、上記第１絶縁膜２１、第２絶縁膜２２を形成した後、例えば配線溝４２ｔ、ビアホール４２ｈ等のパターニングを行えばよい。また、溝配線４２とビア４１とを同時形成する、いわゆるデュアルダマシン構造の絶縁膜についても、本発明の構成を用いることができる。例えば、第１絶縁膜２１に配線間の接続を行う接続部（ビア４１）を形成し、第２絶縁膜２２に溝配線４２を形成する。溝配線４２とビア４１とを同時形成する技術については、多くの公知例があり、例えば特開２００１−４４１８９号公報などに詳細な記述がある。これらの公知技術の絶縁膜についても、本発明の如く、スクライブライン１３上の第１絶縁膜２１にプラズマ照射処理を実施した後、第２絶縁膜２２を形成する構成を採用することができる。また、上記第２絶縁膜２２を有機膜で形成した場合、第２絶縁膜を直接的に研磨することがないように、第２絶縁膜２２上に無機膜からなる第３絶縁膜を形成してもよい。
【００４６】
上記半導体装置の製造方法は、基板１１に形成されるスクライブライン１３上の第１絶縁膜２１のみにプラズマ処理を施すため、第１絶縁膜２１表面または第１絶縁膜２１表面とその内部を第２絶縁膜２２が密着し易くなるように改質することができるので、第１絶縁膜２１と第２絶縁膜２２との密着性は高いものとすることができる。しかもスクライブライン１３上の第１絶縁膜２１のみにプラズマを照射しているので、製品となるチップ１５が形成される領域にはプラズマが照射されていないため、製品となるチップ１５が形成される領域の第１絶縁膜２１は、比誘電率が増加することがないので配線間容量の増加の問題が発生しなくなり、またプラズマ照射により脆弱になることがないのでリーク電流が増加するという問題の発生がなくなるという利点がある。
【００４７】
さらに、ＣＭＰ時の膜剥がれは、研磨圧力が集中する基板１１周辺部を起点として発生するため、スクライブライン１３上の第１絶縁膜２１の他に、基板１１周辺部（例えば基板１１のエッジから３ｍｍ〜５ｍｍの範囲）上の第１絶縁膜２１にもプラズマ照射を行って、基板１１周辺部における第１絶縁膜２１と第２絶縁膜２２との間の密着性を高めることは、より好ましい。さらに、本発明の製造方法では、第１絶縁膜は有機絶縁膜であっても無機絶縁膜であっても同様なる効果が得られるという利点がある。
【００４８】
次に、本発明のデバイス形成基板に係る一実施の形態を、図６の概略構成断面図によって説明する。
【００４９】
本発明のデバイス形成基板は、前記半導体装置の製造方法により形成することができるものであり、基板（例えばウエハ）上に第１絶縁膜と第２絶縁膜とが形成され、その第１、第２絶縁膜間において、上記基板の製品となるチップが形成されていない領域（例えば、スクライブライン）上の第１絶縁膜表面にプラズマ処理を施したものである。以下、その構成を具体的に説明する。
【００５０】
図６に示すように、図示していない例えばデバイスを構成する素子、配線等が形成された基板（ウエハ）５１上に絶縁膜５２が形成されている。上記基板５１は、複数のデバイスもしくは一個のデバイスが形成されるものであり、例えば半導体基板が用いられている。また上記絶縁膜５２は、例えば酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。上記絶縁膜５２上には配線間の絶縁膜を構成する第１絶縁膜６１が形成されている。この第１絶縁膜６１は比誘電率が３．０以下のいわゆる低誘電率絶縁膜で形成されていることが好ましい。このような低誘電率絶縁膜には、例えばシリコンと炭素とを含む膜がある。例えば、多孔質ＳｉＯＣ膜、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜があり、また、炭化シリコン（ＳｉＣ）膜、窒化炭化シリコン（ＳｉＣＮ）等がある。本実施の形態の上記第１絶縁膜６１は、例えばプラズマＣＶＤ法により多孔質ＳｉＯＣ膜が２００ｎｍの厚さに成膜されているものである。
【００５１】
上記第１絶縁膜６１のうち、上記基板５１のスクライブライン５３上に形成される上記第１絶縁膜６１上にはプラズマ処理領域７１が形成されている。このプラズマ処理領域７１は、上記第１絶縁膜６１上に形成される第２絶縁膜６２との密着性を高めるためのものである。したがって、上記スクライブライン５３上の第１絶縁膜６１には第１絶縁膜６１表面の密着性を改善するプラズマ処理領域７１がスクライブライン５３にそって、例えば格子状に形成されている。
【００５２】
上記プラズマ処理領域７１は、例えば、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）等の希ガスのプラズマを用いて形成することができる。このように希ガスのプラズマを用いることにより、プラズマ照射の際に用いるマスクをレジストで形成した場合、プラズマ照射によるレジストへのダメージを最小限に抑えることができる。これによって、希ガスのプラズマ照射であっても、十分なパワーを印加して、十分な時間のプラズマ処理を行うことができるため、上述の先行技術文献に開示された技術と比べても大きな効果を得ることができる。
【００５３】
また、上記プラズマ処理では、酸素プラズマもしくは窒素プラズマを用いることもできる。なお、酸素プラズマおよび窒素プラズマを用いる場合には、プラズマ照射の際に用いるマスクがレジストで形成されている場合、レジストが酸化されるため、長時間のプラズマ照射は困難になる。この場合には、レジスト厚さを例えば１μｍと厚くする。もしくは、保護膜２３を例えば酸化シリコン膜、窒化シリコン膜等の無機系絶縁膜で形成する。なお、下地への応力の影響を考慮すると酸化シリコン膜を用いることが好ましい。
【００５４】
上記プラズマ処理の結果、上記スクライブライン５３上の第１絶縁膜２１には他の第１絶縁膜６１表面より密着性が改善されたプラズマ処理領域７１が形成される。ここでは、格子状に形成されたスクライブライン５３にそってプラズマ処理領域７１が形成されているので、プラズマ処理領域７１も格子状に形成される。
【００５５】
さらに、第１絶縁膜６１上には配線間の絶縁膜を構成する第２絶縁膜６２が形成されている。この第２絶縁膜６２は、例えば酸化シリコン（ＳｉＯ2）膜で形成され、その膜厚は、例えば２００ｎｍとなっている。
【００５６】
上記デバイス形成基板３は、複数のデバイスもしくは１個のデバイスが形成されているものであり、上記第１絶縁膜６１と第２絶縁膜６２との間にプラズマ処理領域７１を形成した配線間の絶縁膜を有する多層配線構造が形成され、さらに所定の保護膜が形成された後、例えばスクライブラインにそって所定のデバイス形状に切断されるものである。このように、本発明のデバイス形成基板３は、基板状態のものである。
【００５７】
本発明のデバイス形成基板３は、基板５１に形成されたスクライブライン５３上における第１絶縁膜６１表面にプラズマ処理が施されているため、第１絶縁膜６１に対して第２絶縁膜６２が密着し易くなるように改質できているので、ＣＭＰ時またはダイシング時における第１絶縁膜６１上の第２絶縁膜６２の剥がれを防止することができるという利点がある。これによって、このデバイス形成基板３を用いた半導体装置製造における歩留りの向上が図れる。
【００５８】
しかも基板５１の製品となるチップ５５が形成される領域にはプラズマ処理領域７１が形成されていないため、製品となるチップ５５が形成される領域の第１、第２絶縁膜６１、６２を合わせた絶縁膜においては、比誘電率が増加することがないので配線間容量の増加の問題が発生しなくなる。またプラズマ処理領域膜７１が製品となるチップ５５が形成される領域には形成されないので、導電性を有する膜でプラズマ処理領域７１を形成しても、層間の短絡やリーク電流が増加するという問題の発生がないという利点がある。
【００５９】
さらに、ＣＭＰ時の膜剥がれは、研磨圧力が集中する基板５１周辺部を起点として発生するため、基板５１周辺部上の第１絶縁膜６１にプラズマ処理領域７１の形成を行って、基板５１周辺部における第１絶縁膜６１と第２絶縁膜６２との間の密着性を高めることにより、絶縁膜全面の剥がれを防止することができる。
【００６０】
したがって、従来、密着性を確保することが困難であったＳｉＯＣ膜からなる第１絶縁膜６１との密着性を確保することができるため、第２絶縁膜６２上に形成された配線形成膜を研磨した場合に第１絶縁膜６１から第２絶縁膜６２が剥がれるようなことは起こらない。さらに、本発明のデバイス形成基板３では、第１絶縁膜６１は有機絶縁膜であっても無機絶縁膜であっても同様なる効果が得られるという利点がある。
【００６１】
次に、本発明の半導体装置に係る一実施の形態を、前記図１の平面レイアウト図およびＡ−Ａ’線概略構成断面図および前記図５の部分拡大断面図によって説明する。
【００６２】
本発明の半導体装置は、前記図１〜図５によって説明した半導体装置の製造方法によって形成されるものであり、第２絶縁膜は、基板の製品となるチップが存在しない領域、例えばスクライブライン上の第１絶縁膜表面にプラズマ処理領域が形成された後に、第１絶縁膜表面に形成されたものである。
【００６３】
すなわち、前記図１に示すように、図示していない例えばトランジスタ等の半導体素子、配線等が形成された基板（ウエハ）１１上に絶縁膜１２が形成されている。上記基板１１には、例えばシリコン基板が用いられている。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。上記絶縁膜１２上には配線間の絶縁膜を構成する第１絶縁膜２１が形成されている。この第１絶縁膜２１は比誘電率が３．０以下のいわゆる低誘電率絶縁膜で形成されていることが好ましい。このような低誘電率絶縁膜には、例えばシリコンと炭素とを含む膜がある。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜があり、また、炭化シリコン（ＳｉＣ）膜、窒化炭化シリコン（ＳｉＣＮ）等がある。本実施の形態の上記第１絶縁膜２１は、例えばプラズマＣＶＤ法によりＳｉＯＣ膜が２００ｎｍの厚さに成膜されているものである。
【００６４】
上記基板１１に形成される製品となるチップ１５が存在しない領域上、例えばスクライブライン１３上の上記第１絶縁膜２１上にはプラズマ処理領域３１が形成されている。このプラズマ処理領域３１は、上記第１絶縁膜２１上に形成される第２絶縁膜２２との密着性を高めるためのものである。また、基板１１の製品となるチップ１５が存在しない領域である基板周辺部上に上記プラズマ処理領域３１を形成することもできる。それにより、第１絶縁膜２１の周辺部における密着性を高めることができる。
【００６５】
さらに、第１絶縁膜２１上には配線間の絶縁膜を構成する第２絶縁膜２２が形成されている。この第２絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜で形成され、その膜厚は、例えば２００ｎｍとした。
【００６６】
次に、基板の周囲部付近におけるチップ形成領域に溝配線構造が形成された半導体装置の一例を、前記図５の部分拡大断面図によって説明する。
【００６７】
前記図５に示すように、上記第１絶縁膜２１および第２絶縁膜２２には溝配線構造が形成される。例えば、上記第１絶縁膜２１には第１絶縁膜２１より下層に形成された配線もしくは素子（図示せず）に接続されるビア４１が形成され、上記第２絶縁膜２２には上記ビアに接続される溝配線４２が形成されている。なお、ウエハ中心部側であっても図示したのと同様なる配線構造が形成されることが可能である。
【００６８】
上記半導体装置１は、第１絶縁膜２１を形成した後で第２絶縁膜２２を形成する前に、基板１１のスクライブライン１３上の第１絶縁膜２１表面にプラズマ処理領域３１が形成されるため、第１絶縁膜２１に対して第２絶縁膜２２が密着し易くなるので、ＣＭＰ時やダイシング時における第１絶縁膜２１上の第２絶縁膜２２の剥がれを防止することができるという利点がある。また、スクライブライン１３のような製品となるチップ１５が形成されない領域上の第１絶縁膜２１にプラズマ処理領域３１が形成されるので、プラズマ照射の影響が製品となるチップ１５に及ぶことがないという利点がある。このようなプラズマ処理領域３１を形成することによって、半導体装置１の信頼性を向上することができ、また歩留りの向上が図れる。
【００６９】
なお、通常、半導体装置１は基板１１に複数個が形成される。このような場合には、基板１１に形成されたスクライブラインにそって分割することで、個々の半導体装置１が形成されることになる。
【００７０】
次に、本発明の効果を確認する実験を行った。その方法は、前記図１に示したように、基板１１上に絶縁膜を介して上記第１絶縁膜２１および第２絶縁膜２２を形成した発明サンプル（実施例）を用意し、発明サンプルの第２絶縁膜２２に対してＣＭＰを行った。また、発明サンプルと比較するものとして、第１絶縁膜２１にプラズマ照射を施さないで第１絶縁膜２１上に第２絶縁膜２２を形成した比較サンプル（比較例）を用意した。
【００７１】
次に、上記発明サンプル（実施例）および比較サンプル（比較例）のそれぞれの第２絶縁膜２２をＣＭＰにより研磨した。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、基板回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2、研磨時間は例えば６０ｓｅｃとした。これにより、第２絶縁膜２２のＳｉＯ2膜の表層およそ７０ｎｍの厚さが除去された。
【００７２】
上記プラズマ処理は、一般的な並行平板型プラズマ処理装置を用い、そのパワーは５００Ｗ、処理時間は３０ｓｅｃとした。パラメータとして、ガス種を変更し、剥がれ発生の有無を調べた。また、比較例として、第１絶縁膜２１を成膜した後、プラズマ処理を行わずに第２絶縁膜２２を成膜したものを作成し、同様の評価を行った。
【００７３】
上記ＣＭＰは、発明サンプルおよび比較サンプルの両方に対して同条件にて行った。研磨後、絶縁膜の周辺部を顕微鏡により観察し、第１絶縁膜２１に対する第２絶縁膜２２の剥がれ状態を顕微鏡による目視によって観察した。その結果を表１に示す。表１中、◎印は剥がれ無し、×印は剥がれがあることを示している。
【００７４】
【表１】
2006344625.tif 000003
【００７５】
上記表１から明らかなように、比較例に関しては、スクライブライン１３に集中して第２絶縁膜２２の剥がれが発生し、またスクライブライン１３を起点として、チップ１５の形成領域の一部まで剥がれが達していた。一方、本実施例では、スクライブライン１３、チップ１５の形成領域ともに第２絶縁膜２２の膜剥がれは発生しなかった。この結果から、本発明により、密着性を改善したスクライブライン１３だけでなく、密着性改善処理を行っていないチップ１５の形成領域に対しても、剥がれが効果的に抑制されることがわかった。これは、元々密着性が弱かったＳｉＯＣからなる第１絶縁膜２１とＳｉＯ2からなる第２絶縁膜２２／ＳｉＯＣ界面において、スクライブライン１３の第１絶縁膜２１表面に対するプラズマ処理により、スクライブライン１３の第１絶縁膜２１と第２絶縁膜２２との界面の密着性が改善され、その結果、スクライブライン１３での剥がれを起点としたチップ１５の形成領域の剥がれも抑制される。
【００７６】
また、上記第１絶縁膜２１がｋ≦３．０（ｋ：比誘電率）となる低誘電率絶縁膜で形成されている場合、例えばＳｉとＣを含む材料からなる膜、一例として第１絶縁膜２１がＳｉＯＣ膜で形成されている場合、特に酸化シリコン（ＳｉＯ2）からなる第２絶縁膜２２との密着性の低下が大きい。しかしながら、本発明のように、スクライブラインにプラズマ処理を施すことにより、第１絶縁膜２１に対する第２絶縁膜２２の密着性が向上する。
【００７７】
また、第２絶縁膜２２を酸化シリコン膜の他に、例えば無機膜もしくは有機膜で形成した場合も、また、第１絶縁膜２１を種々のＳｉＯＣ系の膜で形成した場合も上記同様の結果となった。したがって、本発明は、第１絶縁膜２１にＳｉＯＣ系の膜を用い、第２絶縁膜に無機膜もしくは有機膜の全てに有効であるといえる。
【図面の簡単な説明】
【００７８】
【図１】本発明の半導体装置の製造方法および半導体装置に係る一実施の形態を示した平面レイアウト図およびＡ−Ａ’線概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る一実施の形態の詳細を示した製造工程断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態の詳細を示した製造工程断面図である。
【図４】本発明の半導体装置の製造方法に係る一実施の形態の詳細を示した製造工程断面図である。
【図５】本発明の半導体装置の製造方法に係る一実施の形態の詳細を示した部分拡大断面図である。
【図６】本発明のデバイス形成基板に係る一実施の形態を示した概略構成断面図である。
【符号の説明】
【００７９】
１…半導体装置、１１…基板、２１…第１絶縁膜、２２…第２絶縁膜、３１…プラズマ処理領域
【図１】
2006344625.tif 000004
【図２】
2006344625.tif 000005
【図３】
2006344625.tif 000006
【図４】
2006344625.tif 000007
【図５】
2006344625.tif 000008
【図６】
2006344625.tif 000009