(57)【要約】【課題】  半導体チップの周縁部にチッピング、ひび割れ、バリ等が発生する虞の無い半導体ウェーハとそれを用いた半導体素子及びＷＬＣＳＰ並びに半導体素子の製造方法を提供する。【解決手段】  本発明の半導体ウェーハは、シリコン基板２１の表面２１ａにスクライブ領域２２により区画された複数の集積回路形成領域２３、２３を有し、これら集積回路形成領域２３、２３各々には集積回路２４が形成され、これらの集積回路２４、２４を含む表面２１ａ上には樹脂封止層２５が形成され、シリコン基板２１の裏面２１ｂかつスクライブ領域２２に対応する位置には、スクライブ領域２２に形成される切断溝の幅ｗより幅広の溝２６が形成されていることを特徴とする。【選択図】  図１
2006237471.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一主面上にスクライブ領域により区画された複数の集積回路形成領域を有し、これらの集積回路形成領域それぞれに集積回路部を形成し、これらの集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成してなる半導体ウェーハであって、
前記半導体基板の他の一主面の前記スクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成してなることを特徴とする半導体ウェーハ。
【請求項２】
前記溝の底部は、側部より中心部が深くなっていることを特徴とする請求項１記載の半導体ウェーハ。
【請求項３】
前記溝の底部の長手方向の断面は、Ｖ字状、Ｕ字状、円弧状のいずれか１種であることを特徴とする請求項２記載の半導体ウェーハ。
【請求項４】
前記溝の幅は、切断の際に前記スクライブ領域に形成される切断溝の幅の１．２倍以上かつ１．４倍以下であることを特徴とする請求項１、２または３記載の半導体ウェーハ。
【請求項５】
前記溝の最深部の深さは、前記半導体基板の厚みの２０％以上かつ７０％以下であることを特徴とする請求項１ないし４のいずれか１項記載の半導体ウェーハ。
【請求項６】
請求項１ないし５のいずれか１項記載の半導体ウェーハを用いた半導体素子であって、
前記半導体基板及び前記封止層を前記スクライブ領域にて切断してなることを特徴とする半導体素子。
【請求項７】
前記スクライブ領域にて切断された半導体基板の他の一主面の周縁部は、この半導体基板の側面に対して傾斜してなることを特徴とする請求項６記載の半導体素子。
【請求項８】
請求項６または７記載の半導体素子を備えてなることを特徴とするウェーハ・レベル・チップ・サイズ・パッケージ。
【請求項９】
半導体基板の一主面上にスクライブ領域により区画された複数の集積回路形成領域を有し、これらの集積回路形成領域それぞれに集積回路部を形成し、これらの集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成してなる半導体素子の製造方法であって、
前記半導体基板の他の一主面の前記スクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成し、
次いで、前記集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成し、
次いで、前記半導体基板及び前記封止層を前記スクライブ領域に沿って前記封止層側から切断することにより、前記集積回路部を個々に分離することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ（ＷＬＣＳＰ：Wafer lebel Chip Size Package）並びに半導体素子の製造方法に関し、特に、ダイシングブレード等の切断装置を用いて半導体ウェーハをスクライブ領域にて切断・分離し個々の半導体チップとする際に、この半導体チップの周縁部にチッピング（貝殻状の欠け）や割れ等の発生を防止することができる技術に関するものである。
【背景技術】
【０００２】
近年、ノート型パーソナルコンピュータ、デジタル式カメラ付き携帯用電話機等におけるように、電子機器の小型化、薄厚化、軽量化の進歩はめざましく、従来のデュアル・インライン・パッケージ（Dual Inline Package）に替わってチップサイズの半導体素子が用いられてきている。
チップサイズの半導体素子としては、例えば、半導体基板の表面に集積回路を形成し、この集積回路を覆う様に樹脂封止を形成したチップサイズパッケージ（ＣＳＰ：Chip Size Package）が提案され、実用に供されている。
【０００３】
このＣＳＰは、半導体基板の表面に複数の集積回路を縦横に形成して個々の集積回路を囲む格子状の領域をスクライブ領域とし、これらの集積回路を覆う様に樹脂封止を行った後、ダイシングブレードを用いて、この樹脂封止した側からスクライブ領域に沿って半導体基板をダイシング（切断）することにより作製される。
この場合、ダイシングの過程で半導体基板に反りや割れが生じる虞があり、この反りや割れを防ぐために、例えば、次の（１）〜（３）の様な構造のウェーハが提案されている。
【０００４】
（１）シリコン基板の裏面に、ダイシングブレードを用いて集積回路の境界線に対応する境界溝を形成し、このシリコン基板の表面を樹脂封止したウェーハ。
このシリコン基板を上記のダイシングブレードを用いてその表面側から境界溝に沿って切断し、ＣＳＰとする（例えば、特許文献１参照）。
（２）シリコン基板の表面のスクライブ領域に断面矩形状の溝またはＶ溝を形成し、このシリコン基板の表面を溝も含めて樹脂封止したウェーハ。
厚みの薄いダイシングブレードを用いて上記のシリコン基板をその表面側から矩形状の溝またはＶ溝に沿って切断し、ＣＳＰとする（例えば、特許文献２、３参照）。
（３）シリコン基板の表面のスクライブ領域に幅広の溝を形成し、このシリコン基板の表面を溝も含めて樹脂封止したウェーハ。
このシリコン基板の裏面を研削（グラインド）することで、この幅広の溝をシリコン基板の裏面側に表出させ、厚みの薄いダイシングブレードを用いて上記のシリコン基板を表面側から溝に沿って切断し、ＣＳＰとする（例えば、特許文献４参照）。
【０００５】
図８は、上記の（１）のシリコンウェーハを示す断面図であり、図において、１はシリコン基板、２はシリコン基板１の表面（一主面）１ａのスクライブ領域、３はスクライブ領域２により区画された集積回路形成領域、４は集積回路形成領域３に形成された集積回路、５は集積回路４、４を含む表面１ａ全体を覆う樹脂封止層、６はシリコン基板１の裏面（他の一主面）１ｂかつスクライブ領域２に対応する位置に形成された境界溝である。
この境界溝６は、厚みが概ね１００μｍのダイシングブレードを用いて形成される。
このシリコンウェーハを用いてＣＳＰを作製する場合、樹脂封止層５及びシリコン基板１を上記のダイシングブレードを用いてその表面側から境界溝６に沿って切断する方法が採られる。
【特許文献１】特開２０００−１２４１６８号公報
【特許文献２】特開２０００−１９５８６２号公報
【特許文献３】特開平１１−１１１８９６号公報
【特許文献４】特開２００１−０８５３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来の（１）のウェーハでは、ＣＳＰを作製する場合、スクライブ領域２の幅とほぼ同一の厚みのダイシングブレードを用いてシリコン基板１をその表面１ａ側から切断しているために、図９に示す様に、表面１ａ側からダイシングブレード１１により切断されるダイシング溝１２の位置と裏面１ｂ側の境界溝６との間に位置ずれｄが生じ、その結果、ダイシングが完了した時に、図１０に示す様に、シリコン基板１中のダイシング溝１２と境界溝６とが繋がる部分でチッピング（貝殻状の欠け）１３、ひび割れ１４、バリ１５等が発生するという問題点があった。
これらチッピング１３、ひび割れ１４、バリ１５等が発生するという問題点は、従来の（２）または（３）のウェーハにおいても同様に生じていることから、ＣＳＰ作製用のウェーハに共通の問題点である。
【０００７】
本発明は、上記の事情に鑑みてなされたものであって、ダイシングブレード等の切断装置を用いて半導体ウェーハをスクライブ領域にて切断・分離し個々の半導体チップとする際においても、この半導体チップの周縁部にチッピング、ひび割れ、バリ等が発生する虞の無い半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は次の様な半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法を提供した。
すなわち、本発明の半導体ウェーハは、半導体基板の一主面上にスクライブ領域により区画された複数の集積回路形成領域を有し、これらの集積回路形成領域それぞれに集積回路部を形成し、これらの集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成してなる半導体ウェーハであって、前記半導体基板の他の一主面の前記スクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成してなることを特徴とする。
【０００９】
この半導体ウェーハでは、前記半導体基板の他の一主面の前記スクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成したことにより、このスクライブ領域をダイシングブレード等の切断装置を用いて切断する際に、切断装置がスクライブ領域に対して位置ずれを起こした場合であっても、切断装置により形成された切断溝は前記幅広の溝の範囲内に収まることとなり、切断溝と幅広の溝とが繋がる部分の半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞が無くなる。
これにより、ダイシングブレード等の切断装置を用いて半導体ウェーハをスクライブ領域にて切断・分離する際においても、半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞が無くなり、切断・分離後の半導体基板の信頼性が高まる。
【００１０】
前記溝の底部は、側部より中心部が深くなっていることを特徴とする。
前記溝の底部の長手方向の断面は、Ｖ字状、Ｕ字状、円弧状のいずれか１種であることが好ましい。
このような構成とすることで、半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞がさらに無くなる。
【００１１】
前記溝の幅は、切断の際に前記スクライブ領域に形成される切断溝の幅の１．２倍以上かつ１．４倍以下であることを特徴とする。
前記溝の最深部の深さは、前記半導体基板の厚みの２０％以上かつ７０％以下であることを特徴とする。
このような構成とすることで、半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞が無くなると共に、半導体基板の機械的強度を十分に保持することが可能になる。
【００１２】
本発明の半導体素子は、本発明の半導体ウェーハを用いた半導体素子であって、前記半導体基板及び前記封止層を前記スクライブ領域にて切断してなることを特徴とする。
このような構成とすることで、前記半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞が無くなる。これにより、半導体素子の製品歩留まりが向上し、信頼性も高まる。
【００１３】
前記スクライブ領域にて切断された半導体基板の他の一主面の周縁部は、この半導体基板の側面に対して傾斜してなることが好ましい。
このような構成とすることで、前記半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞が無い。これにより、半導体素子の製品歩留まりがさらに向上し、信頼性もさらに高まる。
【００１４】
本発明のウェーハ・レベル・チップ・サイズ・パッケージは、本発明の半導体素子を備えてなることを特徴とする。
このような構成とすることで、チッピング、ひび割れ、バリ等が発生する虞が無くなり、製品歩留まり及び信頼性の高いウェーハ・レベル・チップ・サイズ・パッケージが実現可能になる。
【００１５】
本発明の半導体素子の製造方法は、半導体基板の一主面上にスクライブ領域により区画された複数の集積回路形成領域を有し、これらの集積回路形成領域それぞれに集積回路部を形成し、これらの集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成してなる半導体素子の製造方法であって、前記半導体基板の他の一主面の前記スクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成し、次いで、前記集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成し、次いで、前記半導体基板及び前記封止層を前記スクライブ領域に沿って前記封止層側から切断することにより、前記集積回路部を個々に分離することを特徴とする。
【００１６】
この半導体素子の製造方法では、前記半導体基板の他の一主面の前記スクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成し、次いで、これらの集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成し、次いで、前記スクライブ領域及び前記溝を前記一主面側から切断することにより、前記集積回路部を個々に分離するので、前記半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞が無い半導体素子が得られる。これにより、製品歩留まり及び信頼性が高い半導体素子が得られる。
【発明の効果】
【００１７】
本発明の半導体ウェーハによれば、半導体基板の他の一主面の前記スクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成したので、このスクライブ領域をダイシングブレード等の切断装置を用いて切断する際に、切断装置がスクライブ領域に対して位置ずれを起こした場合であっても、半導体基板の切断面にチッピング、ひび割れ、バリ等の発生を防止することができ、切断・分離後の半導体基板の製品歩留まり及び信頼性を高めることができる。
【００１８】
本発明の半導体素子によれば、前記半導体基板及び前記封止層を前記スクライブ領域にて切断したので、前記半導体基板の切断面にチッピング、ひび割れ、バリ等が発生するのを防止することができる。したがって、半導体素子の製品歩留まりを向上させることができ、信頼性を高めることができる。
【００１９】
本発明のウェーハ・レベル・チップ・サイズ・パッケージによれば、本発明の半導体素子を備えたので、前記半導体基板の切断面にチッピング、ひび割れ、バリ等が発生するのを防止することができる。したがって、製品歩留まり及び信頼性の高いウェーハ・レベル・チップ・サイズ・パッケージを実現することができる。
【００２０】
本発明の半導体素子の製造方法によれば、半導体基板の他の一主面のスクライブ領域に対応する領域に、このスクライブ領域より幅広の溝を形成し、次いで、これらの集積回路部を含む前記一主面上に有機高分子化合物からなる封止層を形成し、次いで、スクライブ領域及び溝を一主面側から切断することにより、集積回路部を個々に分離するので、半導体基板の切断面にチッピング、ひび割れ、バリ等が発生する虞が無い半導体素子を得ることができる。したがって、製品歩留まり及び信頼性が高い半導体素子を得ることができる。
【発明を実施するための最良の形態】
【００２１】
本発明の半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ（ＷＬＣＳＰ）並びに半導体素子の製造方法の各実施の形態について図面に基づき説明する。
なお、これらの実施の形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
【００２２】
「第１の実施形態」
図１は本発明の第１の実施形態のＷＬＣＳＰを製造する際に用いられるシリコンウェーハ（半導体ウェーハ）を示す断面図であり、図において、２１はシリコン基板（半導体基板）、２２はシリコン基板２１の表面（一主面）２１ａのスクライブ領域、２３はシリコン基板２１の表面２１ａのスクライブ領域２２により区画された集積回路形成領域、２４は集積回路形成領域２３に形成された集積回路（部）、２５は集積回路２４、２４を含む表面２１ａ全体を覆う樹脂封止層、２６はシリコン基板２１の裏面（他の一主面）２１ｂかつスクライブ領域２２に対応する位置に形成されスクライブ領域２２より幅広の溝であり、この溝２６の底面は平坦面とされている。
【００２３】
このシリコンウェーハでは、実際には、集積回路２４、２４上に再配線層、Ｃｕポスト、バンプ電極等が形成されているものであるが、ここでは説明を容易にするために、これらの図示及び説明を省略してある。
【００２４】
この溝２６の幅Ｗは、ダイシングブレード等の切断装置を用いて切断する際にスクライブ領域２２に形成される切断溝の幅ｗの１．２倍以上かつ１．４倍以下が好ましく、より好ましくは１．２２倍以上かつ１．３３倍以下、さらに好ましくは１．２８倍である。
例えば、切断溝の幅ｗが２５〜８３μｍの場合、溝２６の幅Ｗは３５〜１００μｍ、また、切断溝の幅ｗがより好ましい３０〜４５μｍの場合、溝２６の幅Ｗは４０〜５５μｍ、さらに、切断溝の幅ｗがさらに好ましい３５μｍの場合、溝２６の幅Ｗは４５μｍとなる。なお、スクライブ領域２２の幅は、切断溝の幅ｗにダイシングブレードの位置ズレ量を加えたもので、概ね１２０μｍである。
【００２５】
ここで、溝２６の幅Ｗを上記の様に限定した理由は、切断溝の幅ｗの１．２倍未満であると、ダイシングブレードの位置ずれを吸収できなくなる虞があるからであり、また、１．４倍を超えると、強度上の問題が生じたり、横のラインとの干渉の影響を受ける虞があるからである。
【００２６】
また、この溝２６の最深部の深さＤは、シリコン基板２１の厚みｔの２０％以上かつ７０％以下が好ましく、より好ましくは３０％以上かつ６０％以下、さらに好ましくは５０％である。
ここで、溝２６の最深部の深さＤを上記の様に限定した理由は、厚みｔの２０％未満であると、溝を設けても設けなくてもその効果に差が生じないからであり、また、７０％を超えると、強度不足となるからである。
【００２７】
次に、本実施形態のＷＬＣＳＰを製造する方法について説明する。
ここでは、切断の際にダイシングブレードによりスクライブ領域２２に形成される切断溝の幅をｗとして説明する。
まず、図２（ａ）に示すように、通常のＷＬＣＳＰ製造プロセスにより、シリコン基板２１の表面２１ａのスクライブ領域２２により区画された集積回路形成領域２３それぞれに集積回路２４を形成する。
【００２８】
次いで、図２（ｂ）に示すように、ブレードの厚みがスクライブ領域２２に形成される切断溝の幅ｗより厚いダイシングブレード３１を用いて、シリコン基板２１の裏面２１ｂのスクライブ領域２２に対応する位置に溝２６を形成する。
ここでは、後述するダイシングブレード３４の厚みに対して、その厚み方向それぞれに５〜２５μｍの位置合わせズレの余裕、好ましくは１５μｍ以上の位置合わせズレの余裕を見込むこととする。
【００２９】
したがって、ダイシングブレード３１の厚みは、切断溝の幅ｗが２５〜８３μｍの場合、３５〜１００μｍとなり、また、切断溝の幅ｗがより好ましい３０〜４５μｍの場合、４０〜５５μｍとなる。さらに、切断溝の幅ｗがさらに好ましい３５μｍの場合、４５μｍとなる。
このダイシングブレード３１の回転数は、２００００〜６００００回転／分、好ましくは３００００回転／分とする。
また、切削速度は、シリコン基板２１に対して３０〜７０ｍｍ／秒、好ましくは４０ｍｍ／秒とする。
これにより、スクライブ領域２２に形成される切断溝の幅ｗより幅広の溝２６が形成される。
【００３０】
次いで、グラインダー等の研削機を用いて、シリコン基板２１の裏面２１ｂを研削する。
例えば、グラインダーの回転数は４０００〜８０００回転／分、好ましくは５０００回転／分とし、裏面２１ｂの研削量を２００〜４５０μｍ、好ましくは２２５μｍとする。
これにより、ダイシングブレード３１による溝２６形成の際に生じたバリ等が削り落とされ、裏面２１ｂは所定の平坦度を有する平坦面となる。
【００３１】
次いで、図２（ｃ）に示すように、液状の絶縁性樹脂３２を集積回路２４、２４を含む表面２１ａ全体を覆うように塗布し、その後、この絶縁性樹脂３２に紫外線（ＵＶ）３３等を照射して硬化させ、樹脂封止層２５とする。液状の絶縁性樹脂３２としては、作業性等を考慮すると２液性のエポキシ樹脂やポリイミド樹脂が好ましいが、工程によっては１液性のものであってもよい。
【００３２】
次いで、化学的機械研磨（ＣＭＰ）等により樹脂封止層２５の表面を研磨し、Ｃｕポスト（図示せず）の表面を露出させる。
次いで、図２（ｄ）に示すように、切断溝の幅ｗのダイシングブレード３４を用い、このスクライブ領域２２に沿って、樹脂封止層２５及びシリコン基板２１を切断する。なお、スクライブ領域２２の幅は概ね１２０μｍである。
【００３３】
この場合、ダイシングブレード３４が図中の矢印方向に位置ずれｄ’（約１０μｍ程度）を起こしたとしても、この位置ずれｄ’が溝２６の範囲内に収まっているので、ダイシングブレード３４による切断が進行し、その切断溝３５が溝２６に到達した場合においても、切断溝３５と溝２６とが繋がる部分のシリコン基板２１の切断面にチッピング、ひび割れ、バリ等が発生する虞が無い。
【００３４】
図３は、この様にして得られたＷＬＣＳＰを示す断面図であり、シリコン基板２１の裏面２１ｂの周縁部に、上記の溝２６の一部を構成する断面矩形状の切欠部３６が形成されている。
この切欠部３６には、ダイシングブレード３４による切断に起因するチッピング、ひび割れ、バリ等は全く発生していない。
したがって、シリコン基板２１の切断面にチッピング、ひび割れ、バリ等の無いＷＬＣＳＰを得ることができ、製品歩留まり及び信頼性が高いＷＬＣＳＰを得ることができる。
【００３５】
以上説明した様に、本実施形態のシリコンウェーハによれば、シリコン基板２１の裏面２１ｂかつスクライブ領域２２に対応する位置に、スクライブ領域２２より幅広の溝２６を形成したので、このスクライブ領域２２をダイシングブレード３４を用いて切断する際に、ダイシングブレード３４が位置ずれｄ’を起こした場合であっても、この位置ずれｄ’を溝２６の範囲内に収めることができ、シリコン基板２１の切断面にチッピング、ひび割れ、バリ等が発生するのを防止することができる。
【００３６】
本実施形態のＷＬＣＳＰの製造方法によれば、スクライブ領域２２の切断溝の幅ｗより厚いダイシングブレード３１を用いて、シリコン基板２１の裏面２１ｂのスクライブ領域２２に対応する位置に、このスクライブ領域２２より幅広の溝２６を形成するので、シリコン基板２１の切断面にチッピング、ひび割れ、バリ等の発生する虞が無いＷＬＣＳＰを得ることができ、したがって、製品歩留まり及び信頼性が高いＷＬＣＳＰを得ることができる。
【００３７】
「第２の実施形態」
図４は本発明の第２の実施形態のＷＬＣＳＰを製造する際に用いられるシリコンウェーハ（半導体ウェーハ）を示す断面図であり、本実施形態のシリコンウェーハが、上述した第１の実施形態のシリコンウェーハと異なる点は、第１の実施形態のシリコンウェーハでは、溝２６の底面が平坦面とされているのに対し、本実施形態のシリコンウェーハでは、溝４１の底面を、その中央部が最深部となるように断面Ｖ字型とした点である。
【００３８】
この溝４１の幅Ｗ及び最深部の深さＤは、第１の実施形態の溝２６の幅Ｗ及び最深部の深さＤと全く同様である。
また、この溝４１の底面の傾斜角（θ）は、３０〜６０°が好ましく、より好ましくは４０〜５０°、さらに好ましくは４５°である。
【００３９】
図５は、本実施形態のシリコンウェーハを用いて製造されたＷＬＣＳＰを示す断面図であり、シリコン基板２１の裏面２１ｂの周縁部に、上記の溝４１の一部を構成する断面台形状の切欠部４２が形成されている。
この切欠部４２の傾斜角（θ）は、溝４１の底面の傾斜角（θ）と一致している。
【００４０】
このＷＬＣＳＰは、第１の実施形態のＷＬＣＳＰと同様にして製造することができる。
この場合、ダイシングブレードの刃先を溝４１の底面と相補形状の凸状（逆Ｖ字型）とすれば、シリコン基板２１の裏面２１ｂのスクライブ領域２２に対応する位置に、断面Ｖ字型の溝４１を形成することができる。
本実施形態においても、第１の実施形態と全く同様の作用・効果を奏することができる。
なお、断面Ｖ字型の溝４１の替わりに断面Ｕ字型の溝を形成しても、同様の作用、効果を奏することができる。
【００４１】
「第３の実施形態」
図６は本発明の第３の実施形態のＷＬＣＳＰを製造する際に用いられるシリコンウェーハ（半導体ウェーハ）を示す断面図であり、本実施形態のシリコンウェーハが、上述した第１の実施形態のシリコンウェーハと異なる点は、第１の実施形態のシリコンウェーハでは、溝２６の底面が平坦面とされているのに対し、本実施形態のシリコンウェーハでは、溝５１の底面を、その中央部が最深部となるように断面円弧状とした点である。
【００４２】
この溝５１の幅Ｗ及び最深部の深さＤは、第１の実施形態の溝２６の幅Ｗ及び最深部の深さＤと全く同様である。
また、この溝５１の底面の曲率半径（ｒ）は、３０〜２５０μｍが好ましく、より好ましくは１００〜１５０μｍ、さらに好ましくは１２５μｍである。
【００４３】
図７は、本実施形態のシリコンウェーハを用いて製造されたＷＬＣＳＰを示す断面図であり、シリコン基板２１の裏面２１ｂの周縁部に、上記の溝５１の一部を構成する断面円弧状の切欠部５２が形成されている。
この切欠部５２の曲率半径（ｒ）は、溝５１の底面の曲率半径（ｒ）と一致している。
【００４４】
このＷＬＣＳＰは、第１の実施形態のＷＬＣＳＰと同様にして製造することができる。
この場合、ダイシングブレードの刃先を溝５１の底面と相補形状の円弧状とすれば、シリコン基板２１の裏面２１ｂのスクライブ領域２２に対応する位置に、断面円弧状の溝５１を形成することができる。
本実施形態においても、第１の実施形態と全く同様の作用・効果を奏することができる。
【産業上の利用可能性】
【００４５】
本発明は、シリコン基板２１の裏面２１ｂのスクライブ領域２２に対応する領域に、このスクライブ領域２２より幅広の溝２６を形成したものであるから、ＷＬＣＳＰはもちろんのこと、この種以外のＣＳＰ等の半導体チップにも適用可能であり、その工業的効果は非常に大きなものである。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態のシリコンウェーハを示す断面図である。
【図２】本発明の第１の実施形態のＷＬＣＳＰの製造方法を示す過程図である。
【図３】本発明の第１の実施形態のＷＬＣＳＰを示す断面図である。
【図４】本発明の第２の実施形態のシリコンウェーハを示す断面図である。
【図５】本発明の第２の実施形態のＷＬＣＳＰを示す断面図である。
【図６】本発明の第３の実施形態のシリコンウェーハを示す断面図である。
【図７】本発明の第３の実施形態のＷＬＣＳＰを示す断面図である。
【図８】従来のシリコンウェーハを示す断面図である。
【図９】従来のダイシングブレードを用いてシリコンウェーハを切断する様を示す断面図である。
【図１０】従来のダイシングによる問題点を示す断面図であり、（ａ）はチッピング及びひび割れを示す断面図、（ｂ）はひび割れ及びバリを示す断面図である。
【符号の説明】
【００４７】
２１…シリコン基板、２１ａ…表面、２１ｂ…裏面、２２…スクライブ領域、２３…集積回路形成領域、２４…集積回路、２５…樹脂封止層、２６、４１、５１…溝、３６，４２、５２…切欠部。
【図１】
2006237471.tif 000003
【図２】
2006237471.tif 000004
【図３】
2006237471.tif 000005
【図４】
2006237471.tif 000006
【図５】
2006237471.tif 000007
【図６】
2006237471.tif 000008
【図７】
2006237471.tif 000009
【図８】
2006237471.tif 000010
【図９】
2006237471.tif 000011
【図１０】
2006237471.tif 000012