(57)【要約】【課題】デジタルフィルタから出力の特定値に対応の変調信号を出力する送信機と、この出力から送信特性を汎用的な測定器で測定可能とする。【解決手段】送信機はクロックジェネレータ２５、同期化回路２１、シフトレジスタ２２、読出アドレス生成デコーダ３３、記憶装置２４を有するデジタルフィルタ、及びＤＡ変換器と変調器で構成される。記憶装置２４の帯域制限された結果は、シフトレジスタ２２のＳＡ１２，ＳＢ１３の出力、つまりＤＩＮ６の送信データに応じクロックジェネレータ２５のＣＬＫＦ１５に同期し、読出アドレス生成デコーダ３３の出力で記憶装置２４から読み出される。ＤＡ変換器でアナログ信号に変換、変調器４で変調されＤＯＵＴ９から出力される。読出アドレス生成デコーダ３３のＣＮＴＡ３０，ＣＮＴＢ３１に与える「Ｈ」か「Ｌ」の組合せで、記憶装置２４に記憶の特定値を読み出し、変調器への入力をある値に固定した変調信号を出力する。【選択図】図２
2006101132.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも送信データの帯域制限を行って、制御端子に入力する信号極性の組合せにより一定値のデジタル信号を出力するデジタルフィルタと、前記一定値のデジタル信号をアナログ信号に変換して出力するデジタル／アナログ変換器と、前記デジタル／アナログ変換器から出力された前記アナログ信号によって振幅シフトキーイング変調を行う変調器とを備え、入力された前記一定値のデジタル信号に応じた信号を前記変調器から出力することを特徴とする送信機。
【請求項２】
前記デジタルフィルタの制御端子に入力する信号極性の組合せとして、独立した信号電圧と送信データの入力端子における信号電圧との組合せにより一定値のデジタル信号を出力することを特徴とする請求項１記載の送信機。
【請求項３】
前記デジタルフィルタに、送信データの入力端子から入力される当該送信機の機能では送信しないパターンを検出する検出手段を設け、前記デジタルフィルタの制御端子に前記検出手段の検出信号を入力することにより一定値のデジタル信号を出力することを特徴とする請求項１記載の送信機。
【請求項４】
少なくとも送信データの帯域制限を行って、制御端子に入力する信号極性の組合せにより一定値のデジタル信号を出力するデジタルフィルタと、前記一定値のデジタル信号をアナログ信号に変換して出力するデジタル／アナログ変換器と、前記デジタル／アナログ変換器から出力された前記アナログ信号によって周波数シフトキーイング変調を行う変調器とを備え、入力された前記一定値のデジタル信号に応じた周波数の信号を前記変調器から出力することを特徴とする送信機。
【請求項５】
前記デジタルフィルタの制御端子に入力する信号極性の組合せとして、独立した信号電圧と送信データの入力端子における信号電圧との組合せにより一定値のデジタル信号を出力することを特徴とする請求項４記載の送信機。
【請求項６】
前記デジタルフィルタに、送信データの入力端子から入力される当該送信機の機能では送信しないパターンを検出する検出手段を設け、前記デジタルフィルタの制御端子に前記検出手段の検出信号を入力することにより一定値のデジタル信号を出力することを特徴とする請求項４記載の送信機。
【請求項７】
前記一定値のデジタル信号に応じた信号を出力する機能を集積回路として集積化して構成することを特徴する請求項１〜６のいずれか１項に記載の送信機。
【請求項８】
請求項１〜３のいずれか１項に記載の送信機における送信特性の測定方法であって、最大ビットレート時の送信データの最大振幅値及び最小振幅値の２つの一定値のデジタル信号をデジタルフィルタから出力して、前記デジタル信号に応じて前記送信機から出力するそれぞれのピーク電力値をスペクトラムアナライザにより測定し、前記測定した２つの信号差を算出して変調度を求めることを特徴とする送信特性の測定方法。
【請求項９】
請求項１〜３のいずれか１項に記載の送信機における送信特性の測定方法であって、送信データの最大振幅値の一定値のデジタル信号をデジタルフィルタから出力して、前記デジタル信号に応じて前記送信機から出力するピーク電力値をスペクトラムアナライザにより測定して無変調キャリアの最大値を求めることを特徴とする送信特性の測定方法。
【請求項１０】
請求項４〜６のいずれか１項に記載の送信機における送信特性の測定方法であって、送信データの最大振幅値及び最小振幅値の２つの一定値のデジタル信号をデジタルフィルタから出力して、前記デジタル信号に応じて前記送信機から出力するそれぞれの周波数の信号をスペクトラムアナライザにより測定し、前記測定した２つの周波数差を算出して最大周波数偏移を求めることを特徴とする送信特性の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルフィルタを用いた送信機、及び送信機における送信特性の測定方法に関するものである。
【背景技術】
【０００２】
従来の通信システムの送信機は図５に示したように構成されている。図５において、少なくとも送信データの帯域制限を行うデジタルフィルタ２と、帯域制限されたデジタル信号をアナログ信号に変換するデジタル／アナログ（以下、ＤＡという）変換器３と、アナログ信号に変換されたＤＡ変換器３から出力の振幅電圧値によって振幅シフトキーイング（以下、ＡＳＫという）変調、もしくは周波数シフトキーイング（以下、ＦＳＫという）変調を行う変調器４を備えている送信機１の構成を示す。
【０００３】
また図５には、デジタルフィルタ２とＤＡ変換器３と変調器４で構成され、送信データ入力端子（以下、ＤＩＮという）６と変調信号出力端子（以下、ＤＯＵＴという）９を備える送信機１と、送信機１のＤＯＵＴ９に接続されたスペクトラムアナライザ５を示す。送信データは送信機１のＤＩＮ６から入力され、低域通過特性を持ったデジタルフィルタ２で帯域制限されてデジタルフィルタ２の出力端子（以下、ＤＦＯＵＴという）７から出力され、ＤＡ変換器３でアナログ信号に変換されてＤＡ変換器３の出力端子（以下、ＤＡＯＵＴという）８から出力され、変調器４で変調されＤＯＵＴ９から出力される。
【０００４】
図６はデジタルフィルタの概略構成を示すブロック図である。図６に示すように、デジタルフィルタ２のＤＩＮ６から入力される送信データをクロックジェネレータ２５で生成されたクロック信号（以下、ＣＬＫＦという）１５と同期を取る同期化回路２１と、同期化回路２１の出力端子（以下、ＳＳという）１１から出力されるシリアルデータをパラレルデータに変換するシフトレジスタ２２と、シフトレジスタ２２の第１，第２出力端子（以下、ＳＡ，ＳＢという）１２，１３の出力から読み出しアドレスを生成する読出アドレス生成デコーダ２３と、読出アドレス生成デコーダ２３のＣＯＬＵＭＮ出力端子（以下、ＣＯＬＵＭＮという）１８、ＲＯＷ出力端子（以下、ＲＯＷという）１９から出力される読み出しアドレスによって、デジタルフィルタ２のＤＩＮ６から入力される送信データに対応し帯域制限された結果をＤＦＯＵＴ７から出力する記憶装置２４によってデジタルフィルタが構成される。
【０００５】
図６の記憶装置２４に記憶されている帯域制限された結果は、例えば図７に示すように記憶されている。図６に示すシフトレジスタ２２のＳＡ１２，ＳＢ１３の出力に対応して、つまりＤＩＮ６の送信データに対応して帯域制限された結果が、クロックジェネレータ２５で生成されたＣＬＫＦ１５に同期した記憶装置２４からＤＦＯＵＴ７に出力される。そして、図５に示すＤＡ変換器３に入力後、ＤＡ変換器３でアナログ信号に変換されてＤＡＯＵＴ８から出力され、変調器４に入力後、変調器４で変調されてＤＯＵＴ９から変調信号が出力される。
【特許文献１】特開平１１−２９８５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような構成のデジタルフィルタを用いた送信機の場合、図５に示す送信機１におけるＤＩＮ６の電圧値を直接には変調器４に入力するＤＡＯＵＴ８に伝えることができず、図６の記憶装置２４に格納された値がＤＡ変換器３に出力されるため、図５の送信機１のＤＩＮ６に入力されるＤＣ電圧値をＤＡ変換器３に出力することができないという課題があった。したがって、変調器４がＡＳＫ変調器であるときは変調度や無変調キャリアの最大値を測定する場合、また変調器４がＦＳＫ変調器であるときは周波数偏移を測定する場合、時間によって変化する信号をリアルタイムで取り込み計算するため専用の高価な測定装置が必要になる。
【０００７】
本発明は、前記従来技術の問題を解決することに指向するものであり、デジタルフィルタからある一定値（特定値）を出力し、それに対応した変調信号を出力することができる送信機、及びこの特定値に対応した変調信号を測定し、変調度，無変調キャリアの最大電力値，最大周波数偏移等の送信特性を、汎用的なスペクトラムアナライザにより測定可能とした送信機における送信特性の測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係る送信機は、少なくとも送信データの帯域制限を行って、制御端子に入力する信号極性の組合せにより一定値のデジタル信号を出力するデジタルフィルタと、一定値のデジタル信号をアナログ信号に変換して出力するＤＡ変換器と、ＤＡ変換器から出力されたアナログ信号によってＡＳＫ変調、もしくはＦＳＫ変調を行う変調器とを備え、入力された前記一定値のデジタル信号に応じた信号や周波数の信号を変調器から出力することを特徴とする。
【０００９】
さらに、デジタルフィルタの制御端子に入力する信号極性の組合せとして、独立した信号電圧と送信データの入力端子における信号電圧との組合せにより一定値のデジタル信号を出力すること、またはデジタルフィルタに、送信データの入力端子から入力される当該送信機の機能では送信しないパターンを検出する検出手段を設け、デジタルフィルタの制御端子に検出手段の検出信号を入力することにより一定値のデジタル信号を出力すること、また一定値のデジタル信号に応じた信号を出力する機能を集積回路として集積化して構成することを特徴する。
【００１０】
また、本発明の送信機における送信特性の測定方法は、前述のＡＳＫ変調する送信機において、最大ビットレート時の送信データの最大振幅値及び最小振幅値の２つの一定値のデジタル信号をデジタルフィルタから出力して、デジタル信号に応じて送信機から出力するそれぞれのピーク電力値をスペクトラムアナライザにより測定し、測定した２つの信号差を算出して変調度を求めること、さらに、送信データの最大振幅値の一定値のデジタル信号をデジタルフィルタから出力して、デジタル信号に応じて送信機から出力するピーク電力値をスペクトラムアナライザにより測定して無変調キャリアの最大値を求めることを特徴とする。
【００１１】
また、本発明の送信機における送信特性の測定方法は、前述のＦＳＫ変調する送信機において、送信データの最大振幅値及び最小振幅値の２つの一定値のデジタル信号をデジタルフィルタから出力して、デジタル信号に応じて送信機から出力するそれぞれの周波数をスペクトラムアナライザにより測定し、測定した２つの周波数差を算出して最大周波数偏移を求めることを特徴とする。
【００１２】
前記の送信機の構成によれば、デジタルフィルタの制御端子に入力する信号極性の組合せによってデジタルフィルタから一定値のデジタル信号を出力し、または、制御端子に入力する値として入力端子の信号極性を用いて、制御端子の１つを入力端子と兼ねること、さらに、送信データの入力端子から入力される当該送信機の機能では送信しないパターンを検出して一定値のデジタル信号を出力することにより、デジタルフィルタを制御する制御端子を減らすことができ、集積回路として送信機の機能をより集積化して構成できる。
【００１３】
また、前記の送信特性の測定方法によれば、変調器がＡＳＫ変調器である場合、最大ビットレート時の変調器への入力信号としての振幅方向の最大電圧値及び最小電圧値に相当する一定値をデジタルフィルタから出力し、これに応じた変調器出力のピーク電力値をスペクトラムアナライザで測定し変調度を求め、また同様に振幅方向の最大電圧値から無変調キャリアのピーク値を求めることができ、さらに、変調器が直接変調を行うＦＳＫ変調器の場合、変調器への入力信号として振幅方向の最大電圧値及び最小電圧値に相当する一定値をデジタルフィルタから出力し、これに応じた変調器出力の周波数の信号をスペクトラムアナライザで測定して周波数偏移を求めることができる。
【発明の効果】
【００１４】
本発明によれば、デジタルフィルタで帯域制限された送信データのある値に出力を固定でき、これにより送信機、もしくは送信機を組み込んだ機器においてもＡＳＫ変調では変調度と無変調キャリアの最大電力値、ＦＳＫ変調では周波数偏移を汎用的なスペクトラムアナライザで測定することができ、また動作的にデジタルフィルタとＤＡ変換器が単相クロックで同期する回路となっているため、送信機を集積化した集積回路として量産を行う際にも、容易にタイミング設計を行うことができ、同期を取るような調整は不要となり、送信機の検査や、送信機を組み込んだ機器の検査において、設備投資のコストを大幅に削減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１６】
図１は本発明の実施の形態１の通信システムにおける送信機の基本構成を示す図であり、また、図２は本実施の形態１における送信機に有するデジタルフィルタの概略構成を示すブロック図である。ここで、前記従来例を示す図５，図６において説明した構成要件に対応し実質的に同等の機能を有するものには同一の符号を付して示し、以下の各図においても同様とする。
【００１７】
図１に示すように、送信機１は送信データの帯域制限を行うデジタルフィルタ３２と、帯域制限されたデジタル信号をアナログ信号に変換するＤＡ変換器３と、アナログ信号に変換された送信データを変調する変調器４で構成される。この送信機１のＤＯＵＴ９から出力された変調信号は、送信機１に接続されたスペクトラムアナライザ５に入力されて変調信号の電力、周波数を測定することができる。変調器４はＡＳＫ変調を行うＡＳＫ変調器、もしくはＦＳＫ変調を行うＦＳＫ変調器である。
【００１８】
また、図２に示すように、デジタルフィルタ３２は、ＤＩＮ６から入力される送信データをクロックジェネレータ２５で生成されたＣＬＫＦ１５と同期を取る同期化回路２１と、同期化回路２１のＳＳ１１から出力されるシリアルデータをパラレルデータに変換するシフトレジスタ２２と、シフトレジスタ２２のＳＡ１２，ＳＢ１３の出力から読み出しアドレスを生成する読出アドレス生成デコーダ３３と、読出アドレス生成デコーダ３３のＣＯＬＵＭＮ１８，ＲＯＷ１９から出力される読み出しアドレスによって、デジタルフィルタのＤＩＮ６から入力される送信データに対応し帯域制限された結果をＤＦＯＵＴ７から出力する記憶装置２４によって構成される。
【００１９】
図２の記憶装置２４に記憶している帯域制限された結果は、例えば図７に示すように記憶されている。図２のシフトレジスタ２２のＳＡ１２，ＳＢ１３の出力に対応して、つまりＤＩＮ６の送信データに対応して帯域制限された結果が、クロックジェネレータ２５で生成されたＣＬＫＦ１５に同期した記憶装置２４からＤＦＯＵＴ７に出力される。そして、図１に示すＤＡ変換器３に入力後、ＤＡ変換器３でアナログ信号に変換されてＤＡＯＵＴ８から出力され、変調器４に入力後、変調器４で変調されてＤＯＵＴ９から変調信号が出力される。
【００２０】
この変調信号として、変調器４の入力をある値に固定したときの変調信号を出力させるために、図１に示すデジタルフィルタ３２の第１，第２制御端子（以下、ＣＮＴＡ，ＣＮＴＢという）３０，３１を制御する。また図２に示すように、ＣＮＴＡ３０，ＣＮＴＢ３１は読出アドレス生成デコーダ３３に接続されている。通常読出アドレス生成デコーダ３３は、シフトレジスタ２２のＳＡ１２及びＳＢ１３から出力の値に対応し帯域制限された結果を、記憶装置２４から読み出すためのアドレスを作成してＣＯＬＵＭＮ１８，ＲＯＷ１９から出力する。また、読出アドレス生成デコーダ３３の制御端子であるＣＮＴＡ３０，ＣＮＴＢ３１には、それぞれ信号極性「Ｈ」か「Ｌ」の電圧が与えられる。
【００２１】
この「Ｈ」，「Ｌ」の組合せは４通りあり、この組合せを図７に示すいずれかの値を選択するように、読出アドレス生成デコーダ３３で作成した読み出しアドレスをＣＯＬＵＭＮ１８とＲＯＷ１９から出力することによって、記憶装置２４に記憶されている帯域制限された後の送信データの特定値をＤＦＯＵＴ７から出力する。
【００２２】
デジタルフィルタ３２から出力された特定値は、ＤＡ変換器３でアナログ信号に変換されＤＡＯＵＴ８から出力されて変調器４に入力される。これによって変調器４の入力をある値に固定したときの変調信号を出力させることができる。
【００２３】
また、デジタルフィルタ３２及びＤＡ変換器３はＣＬＫＦ１５に同期が取られて動作する。つまり、このような動作的に単相クロックで同期した回路となっているため、容易にタイミング設計を行うことができ、設計段階でバラツキを含めた設計をすることができ、よって前述の送信機１を集積化した集積回路として量産を行う際にも同期を取るような調整やタイミング調整は不要となって、さらに送信機１の検査コストの削減を実現できる。
【００２４】
図３は本発明の実施の形態２における送信機に有するデジタルフィルタの概略構成を示すブロック図である。本実施の形態２は、前述の実施の形態１における読み出しアドレス生成デコーダの制御端子の１つＣＮＴＢ３１に、独立な電圧を与える代わりに、ＤＩＮ６に入力される信号電圧を入力する点で実施の形態１と異なる。図３に示すシフトレジスタ２２のＳＡ１２，ＳＢ１３の出力に対応して、つまりＤＩＮ６の送信データに対応して帯域制限された結果が、クロックジェネレータ２５で生成されたＣＬＫＦ１５に同期した記憶装置２４からＤＦＯＵＴ７に出力される。
【００２５】
この変調信号として、図１に示す変調器４の入力をある値に固定したときの変調信号を出力させるために、図３に示すデジタルフィルタのＣＮＴＡ３０とデジタルフィルタのＤＩＮ６により制御する。このＣＮＴＡ３０とデジタルフィルタのＤＩＮ６は読出アドレス生成デコーダ３４に接続されている。通常読出アドレス生成デコーダ３４は、シフトレジスタ２２のＳＡ１２及びＳＢ１３の値に対応して帯域制限された結果を記憶装置２４から読み出すためのアドレスを作成してＣＯＬＵＭＮ１８，ＲＯＷ１９から出力する。このために、読出アドレス生成デコーダ３４のＣＮＴＡ３０と読出アドレス生成デコーダ３４に接続されたデジタルフィルタのＤＩＮ６には、それぞれ信号極性「Ｈ」か「Ｌ」の電圧が与えられる。
【００２６】
この「Ｈ」，「Ｌ」の組合せは４通りあり、この組合せを図７のいずれかの値を選択するように読出アドレス生成デコーダ３４により読み出しアドレスを作成してＣＯＬＵＭＮ１８とＲＯＷ１９から出力することによって、記憶装置２４に記憶されている帯域制限された後の送信データの特定値をＤＦＯＵＴ７から出力する。
【００２７】
本実施の形態２は前述の実施の形態１と異なり、２つの制御端子のうち１つをＤＩＮ６が兼ねるため、デジタルフィルタの制御端子は１つで済み、送信機の外部状況によって制御端子を１つしか付加することができない場合に有効である。
【００２８】
図４は本発明の実施の形態３における送信機に有するデジタルフィルタの概略構成を示すブロック図である。本実施の形態３は、前述の実施の形態１における制御端子のＣＮＴＡ３０，ＣＮＴＢ３１に独立な電圧を与える代わりに、ＤＩＮ６に入力される送信データのパターンにおいて、送信データの実際の使用ではありえないパターンを検出することによって制御する点で実施の形態１と異なる。
【００２９】
この変調信号として、図１に示す変調器４の入力をある値に固定したときの変調信号を出力させるために、図４に示すデジタルフィルタのＤＩＮ６から入力される送信データのパターンを用いる。図４に示すデジタルフィルタに入力された送信データはシフトレジスタ３７に入力される。また、シフトレジスタ３７に入力可能な送信データの長さは任意である。そして、シフトレジスタ３７の送信データの長さと同じ記憶部３８には、実際の通信ではありえない送信データのパターンが記憶されている。
【００３０】
ここで、本実施の形態３における実際の通信ではありえない送信データの特異なパターンとして、例えばマンチェスタ符号を用いたものでは２ビット以上の同符号の連続はありえないので少なくとも２ビット以上の同符号が連続するパターン、あるいは通信規格では同符号の連続が規定されているので規定以上の同符号の連続するパターンとすることによって実現できる。
【００３１】
記憶部３８に記憶され出力されるパターン（ＰＡ）４２とシフトレジスタ３７から出力されるパターン（ＰＢ）４３は、記憶部３８とシフトレジスタ３７が接続されている判定回路３６に入力される。判定回路３６では、この２つのパターンが同じか否かを判定する。判定方法としては、比較するパターンの各ビットの排他的論理和を取り、全体として排他的論理和を取った結果がすべて「Ｌ」であれば一致、いずれかが「Ｈ」であれば不一致とする。
【００３２】
判定回路３６は読出アドレス生成デコーダ３５に接続されており、記憶部３８とシフトレジスタ３７の値が等しければ、そのパターンに応じた信号を読出アドレス生成デコーダ３５の制御端子に、第１出力端子（ＪＡ）４０及び第２出力端子（ＪＢ）４１から判定結果を出力する。読出アドレス生成デコーダ３５は、この組合せを図７のいずれかの値を選択するように、読出アドレス生成デコーダ３５で読み出しアドレスとしてＣＯＬＵＭＮ１８とＲＯＷ１９から出力することによって、記憶装置２４に記憶されている帯域制限された後の送信データの特定値をＤＦＯＵＴ７から出力する。
【００３３】
また、記憶部３８に格納されているパターンの数によって記憶装置２４から読み出す特定値の数を決めることができる。そして、図１に示すようにデジタルフィルタ３２から出力された特定値は、ＤＡ変換器３でアナログ信号に変換されＤＡＯＵＴ８から出力されて変調器４に入力される。これによって変調器４の入力をある値に固定したときの変調信号を出力させることができる。
【００３４】
本実施の形態３は前述の実施の形態１，２と異なり、制御端子を必要とせずデジタルフィルタ３２のＤＩＮ６に入力される送信データの特異なパターンによって制御するため、送信機の外部状況によって制御端子を付加することができない場合に有効である。
【００３５】
また、図１に示す本実施の形態１の送信システムにおける送信機の送信特性の測定方法として、変調器４がＡＳＫ変調器である場合、デジタルフィルタ３２のＤＦＯＵＴ７から出力する特定値を、最大ビットレート時の送信データの最大振幅値の値に指定して送信機１に接続されたスペクトラムアナライザ５によりこのときのピーク電力値を測定し、次に特定値を、最大ビットレート時の送信データの最小振幅値の値に指定して送信機１に接続されたスペクトラムアナライザ５によりこのときのピーク電力値を測定する。そして、この２つの測定値の差を計算するとこれがＡＳＫ変調器における変調度となり、スペクトラムアナライザ５でＡＳＫ変調器における変調度を測定する手段を提供できる。
【００３６】
同様にデジタルフィルタ３２のＤＦＯＵＴ７から出力する特定値を、送信データが取り得る最大振幅値の値に指定して送信機１に接続されたスペクトラムアナライザ５によりこのときのピーク電力値を測定することによって、この測定値がＡＳＫ変調における無変調キャリアのピーク値となり、スペクトラムアナライザ５でＡＳＫ変調器における無変調キャリアの最大値を測定する手段を提供できる。
【００３７】
また、図１に示す送信機において、変調器４がＦＳＫ変調器である場合、デジタルフィルタ３２のＤＦＯＵＴ７から出力する特定値を、送信データが取り得る最大振幅値の値に指定して送信機１に接続されたスペクトラムアナライザ５によりこのときの周波数を測定し、次に特定値を、送信データ取り得る最小振幅値の値に指定して送信機１に接続されたスペクトラムアナライザ５によりこのときの周波数を測定する。そして、この２つの測定値の差を計算するとこれがＦＳＫ変調における周波数偏移となり、スペクトラムアナライザ５でＦＳＫ変調における周波数偏移を測定する手段を提供できる。
【００３８】
以上のことから、これらの送信特性を汎用的なスペクトラムアナライザで測定することができ、これにより送信機の検査、もしくは送信機を組み込んだ機器の検査においても設備投資のコストを大幅に削減することができる。
【産業上の利用可能性】
【００３９】
本発明に係る送信機及び送信特性の測定方法は、制御端子を設けたデジタルフィルタにより帯域制限された送信データのある値に出力値を固定でき、これにより送信機、もしくは送信機を組み込んだ機器において、汎用的な測定器により送信特性を測定でき、またデジタルフィルタとＤＡ変換器が単相クロックで同期した回路のため、送信機を集積化した集積回路においても、容易にタイミング設計ができ、かつ量産を行う際にも調整が不要となり、送信機の検査コストを削減でき、デジタルフィルタを用いた送信機と、この送信特性の測定方法として有用である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１の通信システムにおける送信機の基本構成を示す図
【図２】本発明の実施の形態１における送信機に有するデジタルフィルタの概略構成を示すブロック図
【図３】本発明の実施の形態２における送信機に有するデジタルフィルタの概略構成を示すブロック図
【図４】本発明の実施の形態３における送信機に有するデジタルフィルタの概略構成を示すブロック図
【図５】従来の通信システムにおける送信機の構成を示す図
【図６】従来の通信システムの送信機に有するデジタルフィルタの概略構成を示すブロック図
【図７】送信機の記憶装置に格納されているデータ例を示す図
【符号の説明】
【００４１】
１  送信機
２，３２  デジタルフィルタ
３  ＤＡ変換器
４  変調器
５  スペクトラムアナライザ
６  ＤＩＮ（送信データ入力端子）
７  ＤＦＯＵＴ（デジタルフィルタ出力端子）
８  ＤＡＯＵＴ（ＤＡ変換器出力端子）
９  ＤＯＵＴ（変調信号出力端子）
１１  ＳＳ（同期化回路出力端子）
１２  ＳＡ（シフトレジスタ第１出力端子）
１３  ＳＢ（シフトレジスタ第２出力端子）
１５  ＣＬＫＦ（クロック信号）
１８  ＣＯＬＵＭＮ（ＣＯＬＵＭＮ出力端子）
１９  ＲＯＷ（ＲＯＷ出力端子）
２１  同期化回路
２２，３７  シフトレジスタ
２３，３３，３４，３５  読出アドレス生成デコーダ
２４  記憶装置
２５  クロックジェネレータ
３０  ＣＮＴＡ（デジタルフィルタ第１制御端子）
３１  ＣＮＴＢ（デジタルフィルタ第２制御端子）
３６  判定回路
３８  記憶部
４０  ＪＡ（判定回路第１出力端子）
４１  ＪＢ（判定回路第２出力端子）
４２  ＰＡ（記憶部出力パターン）
４３  ＰＢ（シフトレジスタ出力パターン）
【図１】
2006101132.tif 000003
【図２】
2006101132.tif 000004
【図３】
2006101132.tif 000005
【図４】
2006101132.tif 000006
【図５】
2006101132.tif 000007
【図６】
2006101132.tif 000008
【図７】
2006101132.tif 000009