(57)【要約】【課題】  不純物濃度の製造上のバラツキを保証して所望の耐圧を確保すること。【解決手段】  半導体装置１０は、ｐ−型の半導体基板２２と、半導体基板２２上に形成されているｎ−型のドリフト層を備えている。さらに、ボディ領域３２側のドリフト層２４に接してｐ型の埋込み半導体領域７２が設けられている。これにより、半導体装置１０がオフのときにボディ領域３２とドレイン領域５２を隔てているドリフト層２４が実質的に空乏化する条件がボディ領域３２側とドレイン領域５２側で異なっており、ボディ領域３２側ではドリフト層２４の不純物濃度が所定濃度よりも濃い場合に実質的に空乏化し、ドレイン領域５２側ではドリフト層２４の不純物濃度が所定濃度よりも薄い場合に実質的に空乏化することができる。【選択図】  図１
2006344817.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の不純物を含む半導体基板と、
半導体基板上に形成されており、第２導電型の不純物を低濃度に含むドリフト層と、
ドリフト層の表面側の一部に形成されており、第１導電型の不純物を含むボディ領域と、
ドリフト層の表面側の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域と、
ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域と、
ソース領域とドリフト層を隔てているボディ領域に絶縁膜を介して対向しているゲート電極と、
ソース領域に電気的に接続しているソース電極と、
ドレイン領域に電気的に接続しているドレイン電極を備えており、
ボディ領域とドレイン領域を隔てているドリフト層が実質的に空乏化する条件がボディ領域側とドレイン領域側で異なっており、ボディ領域側ではドリフト層の不純物濃度が所定濃度よりも濃い場合に実質的に空乏化し、ドレイン領域側ではドリフト層の不純物濃度が所定濃度よりも薄い場合に実質的に空乏化する条件を有していることを特徴とする半導体装置。
【請求項２】
第１導電型の不純物を含む半導体基板と、
半導体基板上に形成されており、第２導電型の不純物を低濃度に含むドリフト層と、
ドリフト層の表面側の一部に形成されており、第１導電型の不純物を含むボディ領域と、
ドリフト層の表面側の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域と、
ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域と、
ソース領域とドリフト層を隔てているボディ領域に絶縁膜を介して対向しているゲート電極と、
ソース領域に電気的に接続しているソース電極と、
ドレイン領域に電気的に接続しているドレイン電極を備えており、
ドリフト層の裏面に接するとともに第１導電型の不純物を含む領域の不純物濃度が、ボディ領域側で濃く、ドレイン領域側で薄いことを特徴とする半導体装置。
【請求項３】
第１導電型の不純物を含む半導体基板と、
半導体基板上に形成されており、第２導電型の不純物を低濃度に含むドリフト層と、
ドリフト層の表面側の一部に形成されており、第１導電型の不純物を含むボディ領域と、
ドリフト層の表面側の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域と、
ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域と、
ボディ領域側のドリフト層内に形成されており、ドレイン領域側のドリフト層内に形成されていない第１導電型の不純物を含む第１導電型半導体フローティング領域と、
ソース領域とドリフト層を隔てているボディ領域に絶縁膜を介して対向しているゲート電極と、
ソース領域に電気的に接続しているソース電極と、
ドレイン領域に電気的に接続しているドレイン電極を備えている半導体装置。
【請求項４】
第１導電型の不純物を含む半導体基板と、
半導体基板上に形成されており、第２導電型の不純物を低濃度に含むドリフト層と、
ドリフト層の表面側の一部に形成されており、第１導電型の不純物を含むボディ領域と、
ドリフト層の表面側の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域と、
ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域と、
ドレイン領域側のドリフト層内に形成されており、ボディ領域側のドリフト層内に形成されていない第２導電型の不純物を高濃度に含む第２導電型半導体フローティング領域と、
ソース領域とドリフト層を隔てているボディ領域に絶縁膜を介して対向しているゲート電極と、
ソース領域に電気的に接続しているソース電極と、
ドレイン領域に電気的に接続しているドレイン電極を備えている半導体装置。
【請求項５】
第１導電型の不純物を含む半導体基板と、
半導体基板上に形成されており、第２導電型の不純物を低濃度に含むドリフト層と、
ドリフト層の表面側の一部に形成されており、第１導電型の不純物を含むボディ領域と、
ドリフト層の表面側の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域と、
ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域と、
ボディ領域側のドリフト層内に形成されており、第１導電型の不純物を高濃度に含むボディ側半導体フローティング領域と、
ドレイン領域側のドリフト層内に形成されており、第１導電型の不純物を低濃度に含むドレイン側半導体フローティング領域と、
ソース領域とドリフト層を隔てているボディ領域に絶縁膜を介して対向しているゲート電極と、
ソース領域に電気的に接続しているソース電極と、
ドレイン領域に電気的に接続しているドレイン電極を備えている半導体装置。
【請求項６】
第１導電型の不純物を含む半導体基板と、
半導体基板上に形成されており、第２導電型の不純物を低濃度に含むドリフト層と、
ドリフト層の表面側の一部に形成されており、第１導電型の不純物を含むボディ領域と、
ドリフト層の表面側の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域と、
ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域と、
ソース領域とドリフト層を隔てているボディ領域に絶縁膜を介して対向しているゲート電極と、
ソース領域に電気的に接続しているソース電極と、
ドレイン領域に電気的に接続しているドレイン電極を備えており、
ドレイン領域側のドリフト層の厚みがボディ領域側のドリフト層の厚みよりも厚いことを特徴とする半導体装置。
【請求項７】
ボディ領域側のドリフト層がボディ領域とドレイン領域を結ぶ方向に伸びる巾と、ドレイン領域側のドリフト層がボディ領域とドレイン領域を結ぶ方向に伸びる巾が、略同一であることを特徴とする請求項１〜６のいずれかの半導体装置。
【請求項８】
第２導電型の不純物を低濃度に含む半導体領域と、
半導体領域の表面側の一部に形成されており、第１導電型の不純物を高濃度に含む第１半導体領域と、
その第１半導体領域に電気的に接続している第１電極と、
半導体領域の表面側の一部に形成されており、半導体領域によって第１半導体領域から隔てられているとともに、第２導電型の不純物を高濃度に含む第２半導体領域と、
第２半導体領域に電気的に接続している第２電極を備えており、
第１半導体領域と第２半導体領域を隔てている半導体領域が実質的に空乏化する条件が第１半導体領域側と第２半導体領域側で異なっており、第１半導体領域側では半導体領域の不純物濃度が所定濃度よりも濃い場合に実質的に空乏化し、第２半導体領域側では半導体領域の不純物濃度が所定濃度よりも薄い場合に実質的に空乏化する条件を有していることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造の際に不純物濃度のバラツキが生じたとしても、そのバラツキに抗して所望の耐圧を確保することができる半導体装置に関する。
【背景技術】
【０００２】
例えば、車載用モータをインバータ制御するのに用いられる半導体装置の開発が進んでいる。この種の半導体装置は高電圧をスイッチングすることから、極めて高い耐圧特性が要求される。高い耐圧特性を実現する半導体装置の一例に横型の半導体装置が知られている。横型の半導体装置に関する特許文献を以下に示す。
【特許文献１】特開２００４−３１５１９号公報
【特許文献２】特開２００３−２７３３５５号公報
【特許文献３】特開２００３−１０１０３９号公報
【特許文献４】特開２００２−３１９６７５号公報
【特許文献５】特開平６−３０９９２０号公報
【０００３】
図１１に、横型の半導体装置１０１の断面図を模式的に示す。
半導体装置１０１は、ｐ−型の半導体基板１２２と、半導体基板１２２上に形成されているｎ−型のドリフト層１２４を備えている。ドリフト層１２４の表面側の一部に、ｐ型のボディ領域１３２が形成されている。ドリフト層１２４の表面側の他の一部に、ｎ＋型のドレイン領域１５２が形成されている。ボディ領域１３２とドレイン領域１５２は、ドリフト層１２４によって隔てられている。ボディ領域１３２内には、ｎ＋型のソース領域１３４とｐ＋型のボディコンタクト領域１３６が形成されている。ソース領域１３４は、ボディ領域１３２によってドリフト層１２４から隔てられている。ソース領域１３４とドリフト層１２４を隔てているボディ領域１３２にゲート絶縁膜１４２を介してゲート電極１４４が対向している。ソース領域１３４とボディコンタクト領域１３６はソース電極Ｓに電気的に接続されており、ドレイン領域１５２はドレイン電極Ｄに電気的に接続されている。ボディ領域１３２とドリフト層１２４を貫通して半導体基板１２２まで達するｐ型の貫通半導体領域１６４が形成されている。半導体基板１２２の電位は、貫通半導体領域１６４によってボディ領域１３２の電位に固定されている。また、ドリフト層１２４の表面には層間絶縁膜１６２が形成されており、各領域間の電気的な絶縁を向上させている。
【０００４】
半導体装置１０１がオフすると、半導体基板１２２とドリフト層１２４のｐｎ接合面から空乏層が形成される。空乏層がドリフト層１２４を実質的に空乏化することによって、その空乏層がドレイン電極Ｄとソース電極Ｓの間の電位差を負担する。ドリフト層１２４の不純物濃度と厚みは、半導体装置１０１がオフしたときに実質的に空乏化されるように調整されている。なお本明細書では、ドリフト層１２４の不純物濃度とドリフト層１２４の厚みの積を不純物量という。
図１２に示す半導体装置１０２は、ｐ型の埋込み半導体領域１７２をさらに備えている例である。埋込み半導体領域１７２を設けることによって、ドリフト層１２４の不純物量を多くしてもドリフト層１２４を実質的に空乏化することができる。ドリフト層１２４の厚みが変わらないとすれば、ドリフト層１２４の不純物濃度を濃くすることができる。したがって、埋込み半導体領域１７２を設けることによって、耐圧を維持しながらオン抵抗を小さくすることができる。
図１３に、半導体装置１０１（図１１）及び半導体装置１０２（図１２）のドリフト層１２４の不純物量と耐圧の関係を示す。図中１０１が半導体装置１０１の例であり、図中１０２が半導体装置１０２の例である。図１３に示すように、埋込み半導体領域１７２を設けることによって、最高耐圧が得られるドリフト層１２４の不純物量が多い側にシフトしていることが分かる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１３に示すように、半導体装置の耐圧は、ドリフト層１２４の不純物量が所定の値から外れると大幅に低下する。このことは、半導体装置１０１及び半導体装置１０２の両者の構造に共通している。製造上のバラツキ、なかでも不純物濃度のバラツキによってドリフト層１２４の不純物量が所定の値から外れると、従来の半導体装置では耐圧が大幅に低下してしまう。このため、従来の半導体装置では、ドリフト層１２４の製造バラツキを考慮すると、保証耐圧を低い値にせざるを得ない。例えば、現状の横型の半導体装置では、概ね１２００Ｖが保証耐圧の限界とされている。
耐圧が大幅に低下してしまう現象を詳細に検討してみると、以下のことが分かってきた。ドリフト層１２４の不純物濃度が所定濃度よりも濃くなった場合は、ドリフト層１２４の空乏化が不十分に進行し、ドリフト層１２４のボディ領域１３２側で電界集中が顕著になることが分かってきた。一方、ドリフト層１２４の不純物濃度が所定濃度よりも薄くなった場合は、ドリフト層１２４の空乏化が過剰に進行し、ドリフト層１２４のドレイン領域１５２側で電界集中が顕著になることが分かってきた。
本発明は上記の知見を基づいて創作されたものであり、製造時のバラツキを補償して所望の耐圧を確保することができる横型の半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明は、製造時の不純物量のバラツキ、なかでも不純物濃度のバラツキを補償して所望の耐圧を確保することができる半導体装置を提供する。そのために、本発明のドリフト層（一般化すれば、半導体装置がオフしたときに電位差を負担するための半導体領域ともいえる）内に、ドリフト層の不純物濃度が所定濃度よりも濃くなったときに過不足なく実質的に空乏化する領域と、ドリフト層の不純物濃度が所定濃度よりも薄くなったときに過不足なく実質的に空乏化する領域の両者を備えていることを特徴としている。なお、ドリフト層の不純物濃度が所定濃度になったときには、両者の領域を利用して電位差を負担することができる。ここで、実質的に空乏化するとは、半導体装置に所定の電圧が印加されたときに、ドリフト層の厚み方向に存在するキャリアが過不足無く除かれることによって、イオン化したドナー原子又はイオン化したアクセプタ原子からなる空間電荷領域がドリフト層の厚み方向に応じた厚みで形成されることをいう。実質的に空乏化されたドリフト層は、電位差を負担することができる。所定の電圧は、典型的には半導体装置のオフ電圧に設定される。オフ電圧とはオン・オフが切り替わる過渡的な期間において変動する電圧を含まず、半導体装置がオフしているときの定常的な電圧のことをいう。
さらに、本発明の半導体装置では、ドリフト層の不純物濃度が所定濃度よりも濃くなったときに過不足なく実質的に空乏化する領域が、ドリフト層のうちのボディ領域側に形成されている。これにより、ドリフト層の不純物濃度が所定濃度よりも濃くなったときには、ボディ領域側が実質的に空乏化されるので、この領域において半導体装置がブレークダウンするほどの電界集中が生じない。このとき、ドレイン領域側のドリフト層は空乏層が不十分に進行しているが、ボディ領域側で電位差を負担することができるので問題にならない。一方、ドリフト層の不純物濃度が所定濃度よりも薄くなったときに過不足なく実質的に空乏化する領域が、ドリフト層のうちのドレイン領域側に形成されている。これにより、ドリフト層の不純物濃度が所定濃度よりも薄くなったときには、ドレイン領域側が実質的に空乏化されるので、この領域において半導体装置がブレークダウンするほどの電界集中が生じない。このとき、ボディ領域側のドリフト層では空乏化が過剰に進行しているが、ドレイン領域側で電位差を負担しているので、ボディ領域側で電界集中することもない。
これにより、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造時のバラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
なお、「ボディ領域側の領域」及び「ドリフト領域側の領域」という用語は、両者の相対的な位置関係を指すのであって、例えば、「ボディ領域側の領域」が「ボディ領域近傍」という狭義の意味で解釈されるものではない。
【０００７】
本発明の半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に具現化することができる。
本発明の一つの半導体装置は、第１導電型の不純物を含む半導体基板と、半導体基板上に形成されているとともに第２導電型の不純物を低濃度に含むドリフト層を備えている。本発明の半導体装置は、ドリフト層の表面側の一部に形成されているとともに第１導電型の不純物を含むボディ領域を備えている。さらに、ドリフト層の表面側の他の一部に形成されており、ドリフト層によってボディ領域から隔てられているとともに、第２導電型の不純物を高濃度に含むドレイン領域を備えている。本発明の半導体装置は、ボディ領域内に形成されており、ボディ領域によってドリフト層から隔てられているとともに、第２導電型の不純物を高濃度に含むソース領域を備えている。ソース領域とドリフト層を隔てているボディ領域には、絶縁膜を介してゲート電極が対向している。ソース領域にはソース電極が電気的に接続しており、ドレイン領域にはドレイン電極が電気的に接続している。本発明の半導体装置は、ボディ領域とドレイン領域を隔てているドリフト層が実質的に空乏化する条件が、ボディ領域側とドレイン領域側で異なっていることを特徴としている。ボディ領域側ではドリフト層の不純物濃度が所定濃度よりも濃い場合に実質的に空乏化し、ドレイン領域側ではドリフト層の不純物濃度が所定濃度よりも薄い場合に実質的に空乏化する条件を有していることを特徴としている。
上記の半導体装置によると、ドリフト層の不純物濃度が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層が実質的に空乏化され、実質的に空乏化したボディ領域側のドリフト層で電位差を負担することができる。ドリフト層の不純物濃度が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層が実質的に空乏化されるので、半導体装置がブレークダウンするほどの電界集中が生じない。ドリフト層の不純物濃度が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層が実質的に空乏化され、実質的に空乏化したドレイン領域側のドリフト層で電位差を負担することができる。ドリフト層の不純物濃度が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層が実質的に空乏化されるので、半導体装置がブレークダウンするほどの電界集中が生じない。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造時のバラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
【０００８】
本発明の他の一つの半導体装置は、ドリフト層の裏面に接するとともに第１導電型の不純物を含む領域の不純物濃度を、ボディ領域側で濃く、ドレイン領域側で薄くすることで実現することができる。第１導電型の不純物を含む領域は、半導体基板の一部であることもあるが、半導体基板とは別に設けられた半導体領域であってもよい。
第１導電型の不純物を含む領域の不純物濃度が、ボディ領域側で濃く、ドレイン領域側で薄く調整されていると、ボディ領域側では第１導電型の不純物量が相対的に多くなり、ドレイン領域側では第１導電型の不純物量が相対的に少なくなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
【０００９】
本発明の他の一つの半導体装置は、ボディ領域側のドリフト層内に形成されており、ドレイン領域側のドリフト層内に形成されていない第１導電型の不純物を含む第１導電型半導体フローティング領域を付加することによっても実現することができる。第１導電型半導体フローティング領域の電位は、所定値に固定されておらず、周囲の電位に追随して変動する。
第１導電型の不純物を含む第１導電型半導体フローティング領域を設けることによって、ボディ領域側では第２導電型の不純物量が相対的に少なくなり、ドレイン領域側では第２導電型の不純物量が相対的に多くなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
【００１０】
本発明の他の一つの半導体装置は、ドレイン領域側のドリフト層内に形成されており、ボディ領域側のドリフト層内に形成されていない第２導電型の不純物を高濃度に含む第２導電型半導体フローティング領域を付加することによっても実現することができる。第２導電型半導体フローティング領域の電位は、所定値に固定されておらず、周囲の電位に追随して変動する。
第２導電型の不純物を含む第２導電型半導体フローティング領域を設けることによって、ボディ領域側では第２導電型の不純物量が相対的に少なくなり、ドレイン領域側では第２導電型の不純物量が相対的に多くなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
【００１１】
本発明の他の一つの半導体装置は、ボディ領域側のドリフト層内に形成されており、第１導電型の不純物を高濃度に含むボディ側半導体フローティング領域と、ドレイン領域側のドリフト層内に形成されており、第１導電型の不純物を低濃度に含むドレイン側半導体フローティング領域を付加することによっても実現することができる。
第１導電型の不純物濃度が高く調整されたボディ側半導体フローティング領域と第１導電型の不純物濃度が低く調整されたドレイン側半導体フローティング領域を設けることによって、ボディ領域側では第１導電型の不純物量が相対的に多くなり、ドレイン領域側では第１導電型の不純物量が相対的に少なくなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって実質的に空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
【００１２】
本発明の半導体装置は、ドレイン領域側のドリフト層の厚みをボディ領域側のドリフト層の厚みよりも厚くすることによって実現することができる。ここでいうドリフト層とは、第２導電型の不純物濃度が薄く調整された領域をいう。ドリフト層内に介在して第１導電型の不純物を含む領域が設けられている場合や、不純物が含まれていない領域が設けられている場合は、それらの領域の厚み分を取り除いた残部の厚みをドリフト層の厚みという。
ドリフト層の厚みをドレイン領域側で厚くすることによって、ボディ領域側では第２導電型の不純物量が相対的に少なくなり、ドレイン領域側では第２導電型の不純物量が相対的に多くなる。したがって、ドリフト層に添加する不純物が所定濃度よりも濃くなったときには、ボディ領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。ドリフト層に添加する不純物が所定濃度よりも薄くなったときには、ドレイン領域側のドリフト層の第２導電型の不純物が第１導電型の不純物との間でバランスすることによって空乏化する。
したがって、ドリフト層の不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することができる。製造バラツキを補償することができるので、半導体装置の保証耐圧を高くすることができる。
【００１３】
実質的に空乏化する条件が異なる領域、即ちボディ領域側のドリフト層とドレイン領域側のドリフト層の巾も重要である。ボディ領域側のドリフト層がボディ領域とドレイン領域を結ぶ方向に伸びる巾と、ドレイン領域側のドリフト層がボディ領域とドレイン領域を結ぶ方向に伸びる巾が略同一であることが好ましい。
本発明の半導体装置では、ドリフト層の不純物濃度が所定濃度よりも濃くなったときには主としてボディ領域側のドリフト層が電位差を負担し、ドリフト層の不純物濃度が所定濃度よりも薄くなったときには主としてドレイン領域側のドリフト層が電位差を負担する。両者の巾が略同一であれば、ドリフト層の不純物濃度のバラツキが生じたとしても、略同一の耐圧を保証することができる。歩留まりの良い半導体装置とすることができる。
なお、ボディ領域側のドリフト層及びドレイン領域側のドリフト層の巾のそれぞれが、保証耐圧を確保するのに十分な大きさを持って形成されているのが好ましい。
【００１４】
本発明の技術思想は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はダイオード等の半導体装置においても適用可能である。
本発明の他の一つの半導体装置は、第２導電型の不純物を低濃度に含む半導体領域を備えている。さらに、その半導体領域の表面側の一部に形成されているとともに、第１導電型の不純物を高濃度に含む第１半導体領域と、その第１半導体領域に電気的に接続されている第１電極を備えている。さらに、その半導体領域の表面側の他の一部に形成されており、半導体領域によって第１半導体領域から隔てられているとともに、第２導電型の不純物を高濃度に含む第２半導体領域と、その第２半導体領域に電気的に接続されている第２電極を備えている。
本発明の半導体装置は、第１半導体領域と第２半導体領域を隔てている半導体領域が実質的に空乏化する条件が、第１半導体領域側と第２半導体領域側で異なっていることを特徴としている。詳しくは、第１半導体領域側では半導体領域の不純物濃度が所定濃度よりも濃い場合に実質的に空乏化し、第２半導体領域側では半導体領域の不純物濃度が所定濃度よりも薄い場合に実質的に空乏化することを特徴としている。
【発明の効果】
【００１５】
本発明の半導体装置では、ドリフト層の不純物濃度にバラツキが生じた場合に備えて、不純物濃度が濃い場合に好適に電位差を負担する領域と、不純物濃度が薄い場合に好適に電位差を負担する領域の両者がドリフト層内に設けられている。これにより、ドリフト層の不純物濃度のバラツキが生じたとしても、それに応じてそれぞれの領域で電位差を負担することができ、所望の耐圧を確保することが可能になる。したがって、ドリフト層の不純物濃度のバラツキを補償することができるので、半導体装置の保証耐圧を高くすることもできる。
【発明を実施するための最良の形態】
【００１６】
実施例の主要な特徴を列記する。
（第１形態）  第１領域８２及び第２領域８４のそれぞれの巾は、それぞれの領域で負担する耐圧が、半導体装置に要求される保証耐圧以上となる巾に調整されているのが好ましい。即ち、ボディ領域３２とドレイン領域５２を結ぶ方向において、第１領域８２の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。同様に、ボディ領域３２とドレイン領域５２を結ぶ方向において、第２領域８４の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。
（第２形態）  電位差を負担する半導体領域（例えばドリフト層）の不純物濃度が所定濃度よりも濃くなったときに電位差を負担する第１領域がカソード側（例えばソース側）に形成され、電位差を負担する半導体領域の不純物濃度が所定濃度よりも薄くなったときに電位差を負担する第２領域がアノード側（例えばドレイン側）に形成されているのが好ましい。
【実施例】
【００１７】
図面を参照して以下に実施例を詳細に説明する。以下に説明する半導体装置は、半導体材料にシリコンを利用する例を説明するが、シリコンに代えて他の半導体材料を利用してもよい。
図１に、半導体装置１０の要部断面図を模式的に示す。
半導体装置１０は、ｐ−型の半導体基板２２と、半導体基板２２上に形成されているｎ−型のドリフト層２４を備えている。ドリフト層２４は、半導体基板２２の表面からエピタキシャル成長することによって形成することができる。ドリフト層２４の表面側の一部にｐ型のボディ領域３２が形成されている。ドリフト層２４の表面側の他の一部にｎ＋型のドレイン領域５２が形成されている。ボディ領域３２とドレイン領域５２は、ドリフト層２４によって隔てられている。ボディ領域３２内には、ｎ＋型のソース領域３４とｐ＋型のボディコンタクト領域３６が形成されている。ソース領域３４は、ボディ領域３２によってドリフト層２４から隔てられている。ボディ領域３２、ドレイン領域５２、ソース領域３４、及びボディコンタクト領域３６は、イオン注入技術を利用して形成することができる。
ソース領域３４とドリフト層２４を隔てているボディ領域３２にゲート絶縁膜４２を介してゲート電極４４が対向している。ソース領域３４とボディコンタクト領域３６はソース電極Ｓに電気的に接続しており、ドレイン領域５２はドレイン電極Ｄに電気的に接続している。ボディ領域３２とドリフト層２４を貫通して半導体基板２２まで達するｐ型の貫通半導体領域６４が形成されている。半導体基板２２の電位は、貫通半導体領域６４によってボディ領域３２の電位に固定されている。貫通半導体領域６４は、例えばイオン注入技術を利用して形成することができる。また、ドリフト層２４の表面には層間絶縁膜６２が形成されており、各領域間の電気的な絶縁性を向上させている。ゲート電極４４の一部は層間絶縁膜６２の表面に延設して形成されており、ドリフト層２４の表面部の電界を緩和している。
【００１８】
ボディ領域３２側のドリフト層２４及び半導体基板２２に接してｐ型の埋込み半導体領域７２が形成されている。埋込み半導体領域７２は、ドリフト層２４と半導体基板２２の界面に設けられている。埋込み半導体領域７２の不純物濃度は、半導体基板２２の不純物濃度よりも濃く調整されている。ドリフト層２４の裏面のうちのボディ領域３２側の裏面は、ｐ型の不純物濃度が相対的に高濃度な埋込み半導体領域７２に接しており、ドリフト層２４の裏面のうちのドレイン領域５２側の裏面は、ｐ型の不純物濃度が相対的に低濃度な半導体基板２２に接している。埋込み半導体領域７２の一部は、ドリフト層２４内に侵入している。したがって、ドレイン領域５２側のドリフト層２４の厚みがボディ領域３２側のドリフト層２４の厚みよりも厚くなっている。
埋込み半導体領域７２は、ボディ領域３２とドレイン領域５２を結ぶ方向（紙面左右方向）において、ボディ領域３２とドレイン領域５２の間に存在しているドリフト層２４の略半分に亘って形成されている。ボディ領域３２とドレイン領域５２の間に存在しているドリフト層２４のうち、埋込み半導体領域７２が存在する範囲を第１領域８２といい、埋込み半導体領域７２が存在しない範囲を第２領域８４という。ボディ領域３２とドレイン領域５２を結ぶ方向の第１領域８２の幅Ｗ１と第２領域８４の幅Ｗ２は略同一に調整されている。
【００１９】
埋込み半導体領域７２の不純物濃度は、半導体基板２２の不純物濃度よりも濃く調整されている。したがって、埋込み半導体領域７２が設けられていることによって、第１領域８２に存在するｐ型の不純物量（厚み方向の積算した不純物の総量）は、第２領域８４に存在するｐ型の不純物量よりも相対的に多くなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。即ち、第１領域８２が実質的に空乏化するために必要となるｎ型の不純物量は、第２領域８４のドリフト層２４が実質的に空乏化するために必要となるｎ型の不純物量よりも多くなる。
このため、第１領域８２のドリフト層２４が実質的に空乏化するための不純物濃度の条件と、第２領域８４のドリフト層２４が実質的に空乏化するための不純物濃度の条件は異なることになる。この両者の間の不純物濃度を製造条件（本明細書では、この製造条件を所定濃度という）に設定すると、その製造条件よりも不純物濃度が濃く添加された場合には、第１領域８２において好ましい条件となり、その製造条件よりも不純物濃度が薄く添加された場合には、第２領域８４において好ましい条件となる。
【００２０】
図２、図３、及び図４に、半導体装置１０がオフしたときの等電位線分布を示す。図中２５が等電位線を示す。図２は、ドリフト層２４の不純物濃度に関して、設定された所定濃度よりも不純物濃度が濃く添加された場合である。図３は、ドリフト層２４の不純物濃度に関して、設定された所定濃度に一致して不純物濃度が添加された場合である。図４は、ドリフト層２４の不純物濃度に関して、設定された所定濃度よりも不純物濃度が薄く添加された場合である。
図２に示すように、設定された所定濃度よりも不純物濃度が濃く添加されると、第１領域８２においては好ましい条件となり、第１領域８２は過不足なく実質的に空乏化する。これにより、ドリフト層２４の不純物濃度が所定濃度よりも濃くなったときには、主として第１領域８２が電位差を負担していることが分かる。また、第１領域８２において等電位線も等間隔に並んでおり、電界集中が緩和されている。なお、このとき、第２領域８４の空乏化は不十分に進行しているが、第１領域８２で電位差を負担することができるので、所望の耐圧を確保することができる。
図３に示すように、設定された所定濃度に一致した不純物濃度が添加されると、第１領域８２及び第２領域８４の両者によって電位差を負担していることが分かる。
図４に示すように、設定された所定濃度よりも不純物濃度が薄く添加されると、第２領域８４においては好ましい条件となり、第２領域８４は過不足なく実質的に空乏化する。このとき、第１領域８２では空乏化が過剰に進行しているが、第２領域８４で電位差を負担することができるので、所望の耐圧を確保することができる。
これにより、ドリフト層２４の不純物濃度が所定濃度よりも薄くなったときには、主として第２領域８４が電位差を負担していることが分かる。また、第２領域８４において等電位線も等間隔に並んでおり、電界集中が緩和されている。
【００２１】
図５に、半導体装置１０のドリフト層２４の不純物量と耐圧の関係を示す。図中１０が半導体装置１０の場合の関係を示す。なお、破線で示す図中１０１が図１１に示す半導体装置１０１の場合であり、図中１０２が図１２に示す半導体装置１０２の場合である。
半導体装置１０は、ドリフト層２４の不純物濃度が所定濃度から変動したときに、その変動に応じて電位差を負担することができる第１領域８２及び第２領域８４を備えている。このため、図３に示すように、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。したがって、不純物濃度のバラツキの許容範囲が広くなり、所望の耐圧を確保することが容易になることが分かる。製造バラツキを補償することができるので、半導体装置１０の保証耐圧を高くすることもできる。
また、半導体装置１０はSOA（Safe Operation Area：安全動作領域）が広くなるという効果も有する。一般的に、半導体装置がオンすると、電子の負の電荷が空乏化したドリフト層の正の空間電荷を打ち消すように作用する。即ち、半導体装置のオン状態では、ドリフト層の不純物濃度があたかも変動するように振舞う。不純物濃度のバラツキの許容範囲が広くなるという半導体装置１０の効果は、オン状態のときにも有効である。半導体装置１０は、オン耐圧をも向上させることができる。これにより、半導体装置１０は、広いSOAを実現することができる。
【００２２】
以下に変形例の半導体装置を説明する。なお、半導体装置１０の構成要素と実質的に同一のものに関しては同一の符号を付してその説明を省略する。
図６に示す半導体装置１１は、埋込み半導体領域７４（第１導電型半導体フローティング領域の一例）が、ドリフト層２４内に設けられている例である。埋込み半導体領域７４は、ドリフト層２４の厚み方向に介在して設けられており、その電位がフローティング状態になっている。この場合も同様に、埋込み半導体領域７４が設けられていることによって、第１領域８２に存在するｐ型の不純物量が、第２領域８４に存在するｐ型の不純物量よりも相対的に多くなる。また、ドリフト層２４の厚みに関して、第１領域８２では埋込み半導体領域７４の厚み分を取り除いて評価すると、第２領域８４のドリフト層２４の厚みが第１領域８２のドリフト層２４の厚みよりも厚いということもできる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。
【００２３】
図７に示す半導体装置１２は、ｎ型の埋込み半導体領域７６が、ドレイン領域５２側のドリフト層２４及び半導体基板２２に接して形成されている。埋込み半導体領域７６が、ドリフト層２４と半導体基板２２の間に設けられている。埋込み半導体領域７６の不純物濃度がドリフト層２４の不純物濃度よりも濃く調整されている。この場合は、埋込み半導体領域７６が設けられていることによって、第１領域８２に存在するｎ型の不純物量が、第２領域８４に存在するｎ型の不純物量よりも相対的に少なくなる。また、埋込み半導体領域７６の一部が半導体基板２２内に侵入している。したがって、ドリフト層２４の厚みに関して、第２領域８４では埋込み半導体領域７６の厚み分を加算して評価すると、第２領域８４のドリフト層２４の厚みが第１領域８２のドリフト層２４の厚みよりも厚いということもできる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。
このため、第１領域８２のドリフト層２４が実質的に空乏化するための不純物濃度の条件と、第２領域８４のドリフト層２４が実質的に空乏化するための不純物濃度の条件は異なることになる。この両者の間の不純物濃度を製造条件（所定濃度）に設定すると、その所定濃度よりも不純物濃度が濃く添加された場合には、第１領域８２において好ましい条件となり、その所定濃度よりも不純物濃度が薄く添加された場合には、第２領域８４において好ましい条件となる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。
【００２４】
図８に示す半導体装置１３は、ｎ型の埋込み半導体領域７８（第２導電型半導体フローティング領域の一例）が、ドリフト層２４内に設けられている例である。埋込み半導体領域７８は、ドリフト層２４の厚み方向に介在して設けられており、その電位がフローティング状態になっている。この場合も同様に、埋込み半導体領域７８が設けられていることによって、第１領域８２に存在するｎ型の不純物量は、第２領域８４に存在するｎ型の不純物量よりも相対的に少なくなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。
【００２５】
図９に示す半導体装置１４は、ドレイン領域５２側のドリフト層２４の厚みがボディ領域３２側のドリフト層２４の厚みよりも厚く形成されている例である。この場合は、ドレイン領域５２側のドリフト層２４が厚く形成されることによって、第１領域８２に存在するｎ型の不純物量が、第２領域８４に存在するｎ型の不純物量よりも相対的に少なくなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。
【００２６】
図１０に示す半導体装置１５は、ｐ型の不純物濃度が異なる２つの埋込み半導体領域７７、７９が設けられている例である。第１埋込み半導体領域７７（ボディ側半導体フローティング領域の一例）の不純物濃度は、第２埋込み半導体領域７９（ドレイン側半導体フローティング領域の一例）の不純物濃度よりも濃く調整されている。第１埋込み半導体領域７７及び第２埋込み半導体領域７９は、ドリフト層２４の表面に形成されており、例えばイオン注入技術を利用して形成することができる。第１埋込み半導体領域７７がボディ領域３２側のドリフト層２４に接して形成されており、第２埋込み半導体領域７９がドレイン領域５２側のドリフト層２４に接して形成されている。
ｐ型の不純物濃度が異なる第１埋込み半導体領域７７と第２埋込み半導体領域７９が設けられていることによって、第１領域８２に存在するｐ型の不純物量は、第２領域８４に存在するｐ型の不純物量よりも相対的に多くなる。このため、第１領域８２のドリフト層２４が実質的に空乏化するための条件と、第２領域８４のドリフト層２４が実質的に空乏化するための条件が異なることになる。このため、ドリフト層２４の不純物濃度が所定濃度から外れたとしても、第１領域８２及び第２領域８４のいずれかの領域で電位差を負担することができるので、所望する耐圧を確保することができる。
【００２７】
上記の各半導体装置は、他に次の特徴を有している。
（１）従来の構造において耐圧を高くしようとすると、半導体基板の不純物濃度を小さくする必要がある。例えば、耐圧を１２００Ｖ以上まで向上させようとすると、半導体基板の不純物濃度を２×１０14cm-3以下まで低濃度化する必要がある。この場合、半導体基板の不純物濃度を小さくすると、ドリフト層の不純物濃度が所望の値から外れた場合に耐圧が低下する現象がより顕著になってしまう。このため、耐圧を向上させようとするとドリフト層の不純物量の許容範囲が狭くなり、結果として保証耐圧は小さくなるという問題があった。
一方、本発明によると、ドリフト層の不純物量の許容範囲を広くすることができるので、半導体基板の不純物濃度を低濃度化することもできる。このため、最大耐圧を向上させることもできる。
（２）第１領域８２の巾Ｗ１及び第２領域８４の巾Ｗ２は、それぞれの領域で負担する耐圧が、半導体装置に要求される保証耐圧以上となる巾に調整されているのが好ましい。即ち、ボディ領域３２とドレイン領域５２を結ぶ方向において、第１領域８２の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。同様に、ボディ領域３２とドレイン領域５２を結ぶ方向において、第２領域８４の幅と臨界電界の積が、保証耐圧よりも大きくなるように調整されているのが好ましい。
（３）ドリフト層の不純物濃度が所定濃度よりも濃くなったときに電位差を負担する領域がボディ領域側に形成され、ドリフト層の不純物濃度が所定濃度よりも薄くなったときに電位差を負担する領域がドレイン領域側に形成されているのが好ましい。より一般的には、電位差を負担する半導体領域の不純物濃度が所定濃度よりも濃くなったときに電位差を負担する第１領域がカソード側に形成され、電位差を負担する半導体領域の不純物濃度が所定濃度よりも薄くなったときに電位差を負担する第２領域がアノード側に形成されているのが好ましい。仮に上記の関係が逆になると、ドリフト層の不純物濃度が薄くなったときに、ボディ領域側のドリフト層が過不足なく実質的に空乏化されるものの、ドレイン領域側のドリフト層が過剰に空乏化されているので、その領域で電界集中が生じてしまう。したがって、第１領域と第２領域は前者の関係であるのが好ましい。
【００２８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２９】
【図１】半導体装置１０の要部断面図を模式的に示す。
【図２】ドレイン層の不純物濃度が製造条件よりも多く添加された場合の等電位線分布を示す。
【図３】ドレイン層の不純物濃度が製造条件に一致して添加された場合の等電位線分布を示す。
【図４】ドレイン層の不純物濃度が製造条件よりも少なく添加された場合の等電位線分布を示す。
【図５】実施例の場合のドリフト層の不純物量と耐圧の関係を示す。
【図６】半導体装置１１の要部断面図を模式的に示す。
【図７】半導体装置１２の要部断面図を模式的に示す。
【図８】半導体装置１３の要部断面図を模式的に示す。
【図９】半導体装置１４の要部断面図を模式的に示す。
【図１０】半導体装置１５の要部断面図を模式的に示す。
【図１１】従来構造の半導体装置１０１の要部断面図を模式的に示す。
【図１２】従来構造の半導体装置１０２の要部断面図を模式的に示す。
【図１３】従来構造の場合のドリフト層の不純物量と耐圧の関係を示す。
【符号の説明】
【００３０】
２２：半導体基板
２４：ドリフト層
３２：ボディ領域
３４：ソース領域
３６：ボディコンタクト領域
４２：ゲート絶縁膜
４４：ゲート電極
５２：ドレイン領域
６２：層間絶縁膜
６４：貫通半導体領域
７２、７４：ｐ型の埋込み半導体領域
７６、７８：ｎ型の埋込み半導体領域
７７：第１埋込み半導体領域
７９：第２埋込み半導体領域
【図１】
2006344817.tif 000003
【図２】
2006344817.tif 000004
【図３】
2006344817.tif 000005
【図４】
2006344817.tif 000006
【図５】
2006344817.tif 000007
【図６】
2006344817.tif 000008
【図７】
2006344817.tif 000009
【図８】
2006344817.tif 000010
【図９】
2006344817.tif 000011
【図１０】
2006344817.tif 000012
【図１１】
2006344817.tif 000013
【図１２】
2006344817.tif 000014
【図１３】
2006344817.tif 000015