(57)【要約】【課題】  薄型化が図れ、生産性が良く、安価な非可逆回路素子を提供する。【解決手段】  本発明の非可逆回路素子は、第２のヨーク３の底板３ａと中心導体６，７，８を設けた多層基板５との間において、磁石２より厚みの薄いフェライト部材４と、第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３が配置されて、フェライト部材４とチップ型コンデンサＣ１，Ｃ２，Ｃ３の厚みを同一にしたため、薄型化が図れると共に、第２のヨーク３の構成が簡素化されて、加工性が良く、安価になる上に、同一厚みのチップ型コンデンサＣ１，Ｃ２，Ｃ３が適用できて、共通化でき、安価で、組立性の良好なものが得られる。【選択図】        図２
2006237724.tif 000002
【特許請求の範囲】
【請求項１】
平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側に配置され、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、前記中心導体に接続された複数のチップ型コンデンサとを備え、前記第２のヨークは、平板状の底板を有すると共に、この底板上には、前記磁石よりも厚みの薄い前記フェライト部材が載置され、前記中心導体のそれぞれは、一端側に設けられたポート部と、他端側に設けられたアース部を有し、前記多層基板の下面には、それぞれの前記ポート部に接続された複数の導電体が設けられ、前記チップ型コンデンサは、絶縁体と、この絶縁体の両面に対向して設けられた第１，第２の電極とで構成され、前記第１の電極が前記導電体に接続されると共に、前記第２の電極が平板状の前記底板に接続されて、前記フェライト部材と前記チップ型コンデンサの厚みを同一にしたことを特徴とする非可逆回路素子。
【請求項２】
前記多層基板の積層内、或いは上面には、前記導電体、又は／及び前記チップ型コンデンサの前記第１の電極に対向し、且つ、接地される電極部が設けられ、この電極部と前記導電体、又は／及び前記チップ型コンデンサの前記第１の電極との間でコンデンサを形成したことを特徴とする請求項１記載の非可逆回路素子。
【請求項３】
一つの前記中心導体の前記ポート部に接続される抵抗器を有し、この抵抗器は、前記多層基板の下面側に配置されると共に、前記第２のヨークの前記底板には、切り欠き部からなる逃げ部が前記抵抗器に対応する位置に設けられたことを特徴とする請求項１、又は２記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアンテナ共用器や移動体通信機器等に適用されて好適なアイソレータやサーキュレータからなる非可逆回路素子に関する。
【背景技術】
【０００２】
図７は従来の非可逆回路素子を示す分解斜視図、図８は従来の非可逆回路素子の要部を示す断面図であり、次に、従来の非可逆回路素子の構成を図７，図８に基づいて説明すると、Ｕ字状の第１のヨーク５１内には、矩形状の磁石５２が配置されている。
【０００３】
Ｕ字状の第２のヨーク５３は、底板５３ａと、この底板５３ａから上方に折り曲げられた側板５３ｂと、底板５３ａから上方に向けて突出した高さの異なる複数の凸部５３ｃを有し、この第２のヨーク５３は、絶縁樹脂ケース５４に埋設されて一体化されており、この絶縁樹脂ケース５４には、底板５３ａや凸部５３ｃを露出した状態で、複数の凹部５４ａが設けられると共に、複数の端子５５が埋設されて取り付けられ、そして、第１，第２のヨーク５１，５３は、互いに結合されて、磁気閉回路が形成されている。
【０００４】
絶縁樹脂ケース５４の凹部５４ａ内には、平板状のフェライト部材５６が底板５３ａ上に載置された状態で収納されると共に、厚みの異な複数のチップ型コンデンサＣと抵抗器Ｒが収納されている。
そして、チップ型コンデンサＣは、図８に示すように、下部電極が凸部５３ｃの頂部に載置、半田付けされている。
【０００５】
単板からなる絶縁基板５７には、上下面に設けられた２つの中心導体５８と、この中心導体５８に接続された状態で、下面に設けられた導電体５９を有し、この絶縁基板５７は、絶縁樹脂ケース５４内に収納され、導電体５９がチップ型コンデンサＣの上部電極に半田付によって接続されて、従来の非可逆回路素子が形成されている。（例えば、特許文献１参照）
【０００６】
しかし、従来の非可逆回路素子において、第２のヨーク５３の底板５３ａには、チップ型コンデンサＣを載置するために、高さの異なる複数の凸部５３ｃを設けているため、フェライト部材５６を厚くできて、その割れを少なくできる反面、非可逆回路素子の全体が厚くなって、薄型化が図れないばかりか、凸部５３ｃの存在で加工性が悪く、コスト高で、高さがバラツキ易く、また、厚みの異なるチップ型コンデンサＣを使用するため、コスト高になる。
【０００７】
【特許文献１】特開２００３−３４７８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の非可逆回路素子において、第２のヨーク５３の底板５３ａには、チップ型コンデンサＣを載置するために、高さの異なる複数の凸部５３ｃを設けているため、全体が厚くなって、薄型化が図れないばかりか、凸部５３ｃの存在で加工性が悪く、コスト高になる上に、高さがバラツキ易く、また、厚みの異なるチップ型コンデンサＣを使用するため、コスト高になるという問題がある。
【０００９】
そこで、本発明は薄型化が図れ、生産性が良く、安価な非可逆回路素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための第１の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側に配置され、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、前記中心導体に接続された複数のチップ型コンデンサとを備え、前記第２のヨークは、平板状の底板を有すると共に、この底板上には、前記磁石よりも厚みの薄い前記フェライト部材が載置され、前記中心導体のそれぞれは、一端側に設けられたポート部と、他端側に設けられたアース部を有し、前記多層基板の下面には、それぞれの前記ポート部に接続された複数の導電体が設けられ、前記チップ型コンデンサは、絶縁体と、この絶縁体の両面に対向して設けられた第１，第２の電極とで構成され、前記第１の電極が前記導電体に接続されると共に、前記第２の電極が平板状の前記底板に接続されて、前記フェライト部材と前記チップ型コンデンサの厚みを同一にした構成とした。
【００１１】
また、第２の解決手段として、前記多層基板の積層内、或いは上面には、前記導電体、又は／及び前記チップ型コンデンサの前記第１の電極に対向し、且つ、接地される電極部が設けられ、この電極部と前記導電体、又は／及び前記チップ型コンデンサの前記第１の電極との間でコンデンサを形成した構成とした。
【００１２】
また、第３の解決手段として、一つの前記中心導体の前記ポート部に接続される抵抗器を有し、この抵抗器は、前記多層基板の下面側に配置されると共に、前記第２のヨークの前記底板には、切り欠き部からなる逃げ部が前記抵抗器に対応する位置に設けられた構成とした。
【発明の効果】
【００１３】
本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、フェライト部材の下面側に配置され、第１のヨークとで磁気閉回路を構成する第２のヨークと、中心導体に接続された複数のチップ型コンデンサとを備え、第２のヨークは、平板状の底板を有すると共に、この底板上には、磁石よりも厚みの薄いフェライト部材が載置され、中心導体のそれぞれは、一端側に設けられたポート部と、他端側に設けられたアース部を有し、多層基板の下面には、それぞれのポート部に接続された複数の導電体が設けられ、チップ型コンデンサは、絶縁体と、この絶縁体の両面に対向して設けられた第１，第２の電極とで構成され、第１の電極が導電体に接続されると共に、第２の電極が平板状の底板に接続されて、フェライト部材とチップ型コンデンサの厚みを同一にした構成とした。
即ち、フェライト部材とチップ型コンデンサの厚みを同一にしたため、薄型化が図れると共に、第２のヨークの構成が簡素化されて、加工性が良く、安価になる上に、同一厚みのチップ型コンデンサが適用できて、共通化でき、安価で、組立性の良好なものが得られる。
【００１４】
また、多層基板の積層内、或いは上面には、導電体、又は／及びチップ型コンデンサの第１の電極に対向し、且つ、接地される電極部が設けられ、この電極部と導電体、又は／及びチップ型コンデンサの第１の電極との間でコンデンサを形成したため、コンデンサの存在によって、チップ型コンデンサを厚くできると共に、これに伴ってフェライト部材も厚くできて、割れの少ないものが得られる。
【００１５】
また、一つの中心導体のポート部に接続される抵抗器を有し、この抵抗器は、多層基板の下面側に配置されると共に、第２のヨークの底板には、切り欠き部からなる逃げ部が抵抗器に対応する位置に設けられたため、逃げ部の存在によって、チップ型コンデンサと厚みの異なる抵抗器が容易に配置できると共に、第２のヨークの加工が容易となる。
【発明を実施するための最良の形態】
【００１６】
本発明の非可逆回路素子の図面を説明すると、図１は本発明の非可逆回路素子の第１実施例に係る斜視図、図２は本発明の非可逆回路素子の第１実施例に係る要部断面図、図３は本発明の非可逆回路素子の第１実施例に係る分解斜視図、図４は本発明の非可逆回路素子の第１実施例に係る第１，第２のヨークの斜視図、図５は本発明の非可逆回路素子の第１実施例に係る多層基板を裏から見た斜視図、図６は本発明の非可逆回路素子の第２実施例に係る要部断面図である。
【００１７】
次に、本発明の非可逆回路素子をアイソレータに適用した場合の構成を図１〜図５に基づいて説明すると、Ｕ字型の磁性板（鉄板等）からなる第１のヨーク１は、四角形状の上板１ａと、この上板１ａの辺から下方に対向して折り曲げられた一対の側板１ｂと、突き出し加工によって内方（下方）に突出するように上板１ａに設けられた複数個の突部１ｃと、それぞれの側板１ｂの下端部に近い位置で、幅方向に設けられたＶ字状の嵌合溝１ｄを有する。
【００１８】
また、嵌合溝１ｄは、少なくとも一方の側板１ｂ側において、互いに間隔を置いて配設された第１，第２の溝部１ｅ、１ｆを有し、この第１，第２の溝部１ｅ、１ｆ間には、溝部の存在しない平坦部１ｇが形成されると共に、第１のヨーク１の側板１ｂの内面には、嵌合溝１ｄから側板１ｂの下端部に行くに従って漸次肉厚が薄くなるような傾斜面１ｈが設けられている。
【００１９】
長方形状（四角形状）の磁石２は、第１のヨーク１内に位置し、その側面が突部１ｃによって位置決めされると共に、その上面が上板１ａの内面に磁力によって吸着、或いは、接着剤等の適宜手段によって第１のヨーク１に取り付けられている。
【００２０】
Ｕ字型の磁性板（鉄板等）からなる第２のヨーク３は、四角形状の底板３ａと、この底板３ａの内面の位置において、先端部に向かって傾斜し、且つ、先端部の間隔が広くなった逆ハの字状の複数の突出部３ｃと、底板３ａの側方の中央部から上方の突出した突片３ｄと、底板３ａの一対の辺から上方に対向して折り曲げられた一対の嵌合部３ｅを有する。
【００２１】
この一対の嵌合部３ｅは、底板３ａから先端部に向かって傾斜し、且つ、先端部の間隔が広くなった逆ハの字状に形成されると共に、少なくとも一方の嵌合部３ｅは、突片３ｄの両側に互いに間隔を置いて配設された第１，第２の係止部３ｆ、３ｇを有し、また、第２のヨーク３の一つの角部には、底板３ａと嵌合部３ｅに跨って形成された切り欠き部からなる逃げ部３ｈが設けられている。
【００２２】
そして、この第２のヨーク３の底板３ａが上板１ａと対向し、嵌合部３ｅが第１のヨーク１の傾斜面１ｈに当接した状態で、第２のヨーク３を上板１ａ側に押し込むと、嵌合部３ｅによって側板１ｂを押し広げられながら嵌合部３ｅが嵌合溝１ｄに近づき、嵌合部３ｅが嵌合溝１ｄに至ると、押し広げられた側板１ｂが戻ると共に、嵌合部３ｅが嵌合溝１ｄに嵌合して、所謂、スナップ止めされた状態になる。
【００２３】
この構成によって、第１，第２のヨーク１，３が結合されて、磁気閉回路が形成されると共に、第１，第２の係止部３ｆ、３ｇは、それぞれ第１，第２の溝部１ｅ、１ｆに嵌合する。
これによって、第１，第２のヨーク１，３の横方向のズレに対して、第１，第２の係止部３ｆ、３ｇの端部が平坦部１ｇによって阻止されるようになると共に、平坦部１ｇによって、第１，第２の係止部３ｆ、３ｇの位置決めができるようになっている。
【００２４】
四角形状（長方形状）のＹＩＧ（Ｙｔｔｒｉｕｍ  ｉｒｏｎ  ｇａｒｎｅｔ）等からなる平板状のフェライト部材４は、磁石２の厚みよりも薄く形成され、磁石２に対向した状態で第２のヨーク３内で、底板３ａ上に載置されると共に、底板１ａに接着剤によって接着されている。
この時、フェライト部材４は、突出部３ｃによって位置決めされ、その下面が底板３ａ上に位置した状態となっている。
【００２５】
長方形（四角形状）をなした多層基板５は、フィルム状のフレキシブル基板等からなる複数枚の誘電体層の積層によって構成され、厚み方向に貫通した複数個の孔５ａと、対向する端部側に設けられた一対の延設部５ｂを有する。
【００２６】
第１、第２，第３の中心導体６，７，８は、多層基板５の誘電体層を介して所定の角度（１２０度）で交叉した状態で互いに絶縁されて形成され、第１の中心導体６は、多層基板５の下面に設けられ、また、第２の中心導体７は、多層基板５の積層内に設けられ、更に、第３の中心導体８は、多層基板５の上面に設けられている。
これ等の第１，第２，第３の中心導体６，７，８は、導電材料の印刷等によって形成されると共に、一端側に設けられたポート部６ａ、７ａ、８ａと、他端側に設けられたアース部６ｂ、７ｂ、８ｂを有している。
【００２７】
そして、多層基板５の下面には、特に図５に示すように、４つの導電体１０ａ〜１０ｄが設けられ、導電体１０ａ〜１０ｃは、それぞれ第１，第２，第３の中心導体６，７，８のポート部６ａ、７ａ、８ａに接続されると共に、導電体１０ｄは、導電体１０ｃに近い位置に設けられている。
【００２８】
また、延設部５ｂには、互いに対向する位置に設けられた導電パターン等からなる一対の入出力用端子１１ａ、１１ｂと、互いに対向する位置に設けられた導電パターン等からなる一対の接地用端子１２ａ、１２ｂが設けられ、入出力用端子１１ａには、第１の中心導体６のポート部６ａが接続されると共に、入出力用端子１１ｂには、第２の中心導体７のポート部７ａが接続されている。
【００２９】
更に、接地用端子１２ａには、第１の中心導体６のアース部６ｂが接続されると共に、接地用端子１２ｂには、第２の中心導体７のアース部７ｂと導電体１０ｄが接続されており、この導電体１０ｄは、第３の中心導体８のポート部８ａに接続された導電体１０ａとは離されている。
そして、入出力用端子１１ａ、１１ｂと接地用端子１２ａ、１２ｂへの第２，第３の中心導体７，８の接続は、スルーホール等による接続体や積層内に設けられた引出導体等によって行われている。
【００３０】
３個の第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３は、平板状の絶縁体１３と、この絶縁体１３の一面側に設けられた第１の電極１４ａと、絶縁体１３を挟んで第１の電極１４ａに対向して他面側に設けられた第２の電極１４ｂを有する。
そして、この３個の第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３のそれぞれは、フェライト部材４の厚みと同一厚みを有すると共に、フェライト部材４の外周に配置した状態で、第１の電極１４ａが導電体１０ａ、１０ｂ、１０ｃに半田付によって接続される。
【００３１】
チップ型の抵抗器Ｒは、対向する端面側に設けられた一対の電極１５ａ、１５ｂを有し、この抵抗器Ｒは、一方の電極１５ａが第２のヨーク３に接触しない状態で、ポート部８ａに接続された導電体１０ｃに半田付によって接続されると共に、他方の電極１５ｂは、導電体１０ｄに半田付けされて、接地用端子１２ｂに接続される。
【００３２】
このような構成を有する多層基板５は、第１の中心導体６側を下方にして、第１，第２，第３の中心導体６，７，８が磁石２とフェライト部材４との間に位置した状態で、第１，第２のヨーク１，３内に収納されて、入出力用端子１１ａ、１１ｂと接地用端子１２ａ、１２ｂを含む延設部５ｂが第１，第２のヨーク１，３の両側方から外方に突出した状態になる。
また、フェライト部材４の上面と多層基板５の下面との間、及び多層基板５の上面と磁石２の下面との間は、接着剤によって接着された状態となっている。
【００３３】
そして、多層基板５が取り付けられた際、第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の第２の電極１４ｂは、第２のヨーク３の底板３ａに半田付によって接続されると共に、抵抗器Ｒは、逃げ部３ｈ内に位置して、底板３ａとのぶつかりが回避され、また、底板３ａに設けられた突片３ｄは、多層基板５の孔５ａ内に挿入され、第３の中心導体８のアース部８ｂに半田付によって接続されて、アイソレータからなる本発明の非可逆回路素子が形成されている。
【００３４】
このような構成を有する本発明の非可逆回路素子は、第２のヨーク３の平板状の底板３ａと多層基板５との間において、互いに同一厚みを有するフェライト部材４とチップ型コンデンサＣ１，Ｃ２，Ｃ３が配置された状態となっている。
【００３５】
なお、この実施例では、第１，第２の中心導体６，７のアース部６ｂ、７ｂと接地用端子１２ａ、１２ｂが第１，第２のヨーク１，３に接地されていないが、適宜手段によって接地したり、或いは、非可逆回路素子が電子機器の回路基板に組み込まれた際、第１，第２のヨーク１，３と接地用端子１２ａ、１２ｂが回路基板に設けられた配線パターンの接地用パターンに接続されて、接地するようにしても良い。
また、上記実施例は、アイソレータに適用されたもので説明したが、抵抗器Ｒを無くしたサーキュレータに適用しても良い。
【００３６】
また、図６は本発明の非可逆回路素子の第２実施例を示し、この第２実施例について説明すると、積層基板５の積層内には、それぞれの導電体１０ａ、１０ｂ、１０ｃ、又は／及び第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の第１の電極１４ａに対向する電極部１６が設けられ、この電極部１６は、第１のヨーク１等に接地されて、電極部１６と導電体１０ａ、１０ｂ、１０ｃ、又は／及び第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の第１の電極１４ａとの間で、コンデンサＣ４が形成されたものである。
【００３７】
このコンデンサＣ４の存在によって、第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の厚みを大きくして、容量値が小さくなった第１，第２，第３のチップ型コンデンサＣ１，Ｃ２，Ｃ３の容量を補うことができると共に、フェライト部材４の厚みも大きくできるようにしたものである。
【００３８】
その他の構成は、上記第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、この実施例では、電極部１６が多層基板５の積層内に設けられたもので説明したが、電極部１６が多層基板５の上面に設けられたものでも良い。
【図面の簡単な説明】
【００３９】
【図１】本発明の非可逆回路素子の第１実施例に係る斜視図。
【図２】本発明の非可逆回路素子の第１実施例に係る要部断面図。
【図３】本発明の非可逆回路素子の第１実施例に係る分解斜視図。
【図４】本発明の非可逆回路素子の第１実施例に係る第１，第２のヨークの斜視図。
【図５】本発明の非可逆回路素子の第１実施例に係る多層基板を裏から見た斜視図。
【図６】本発明の非可逆回路素子の第２実施例に係る要部断面図。
【図７】従来の非可逆回路素子を示す分解斜視図。
【図８】従来の非可逆回路素子の要部を示す断面図。
【符号の説明】
【００４０】
１：第１のヨーク
１ａ：上板
１ｂ：側板
１ｃ：突部
１ｄ：嵌合溝
１ｅ：第１の溝部
１ｆ：第２の溝部
１ｇ：平坦部
１ｈ：傾斜面
２：磁石
３：第２のヨーク
３ａ：底板
３ｃ：突出部
３ｄ：突片
３ｅ：嵌合部
３ｆ：第１の係止部
３ｇ：第２の係止部
３ｈ：逃げ部
４：フェライト部材
５：多層基板
５ａ：孔
５ｂ：延設部
６：第１の中心導体
６ａ：ポート部
６ｂ：アース部
７：第２の中心導体
７ａ：ポート部
７ｂ：アース部
８：第３の中心導体
８ａ：ポート部
８ｂ：アース部
１０ａ〜１０ｄ：導電体
１１ａ、１１ｂ：入出力用端子
１２ａ、１２ｂ：接地用端子
Ｃ１：第１のチップ型コンデンサ
Ｃ２：第２のチップ型コンデンサ
Ｃ３：第３のチップ型コンデンサ
Ｃ：チップ型コンデンサ
１３：絶縁体
１４ａ：第１の電極
１４ｂ：第２の電極
Ｒ：抵抗器
１５ａ：電極
１５ｂ：電極
１６：電極部
Ｃ４：コンデンサ
【図１】
2006237724.tif 000003
【図２】
2006237724.tif 000004
【図３】
2006237724.tif 000005
【図４】
2006237724.tif 000006
【図５】
2006237724.tif 000007
【図６】
2006237724.tif 000008
【図７】
2006237724.tif 000009
【図８】
2006237724.tif 000010