(57)【要約】【課題】  光素子１と光素子の周辺回路を形成したＩＣ７とを搭載した光素子モジュールで発生する入出力端子不足を解消し、小型の光素子モジュールを得る。【解決手段】  ＩＣ７を搭載するセラミック基板３の配線層を２層とし、外部との接続パッド２の配置は、内層配線からビアを経由した第１列と、表層配線１６による第２列と第３列との、少なくとも３列で構成する。【選択図】  図１
2006004971.tif 000002
【特許請求の範囲】
【請求項１】
光素子と、該光素子の周辺回路を形成した集積回路と、前記光素子と前記集積回路とを収容するパッケージと、からなる光素子モジュールであって、
前記集積回路は、第１の配線層と第２の配線層とを形成した基板に搭載され、
前記基板は、前記集積回路と接続する第１のパッド部と、外部と接続する第２のパッド部とを、含み、
前記第２のパッド部は、前記第１の配線層の複数の配線と接続したパッド群からなる第１列と、前記第２の配線層の複数の配線と接続したパッド群からなる第２列と第３列とを、含むことを特徴とする光素子モジュール。
【請求項２】
請求項１に記載の光素子モジュールであって、
前記第２のパッド部には、前記第１の配線層と前記第２の配線層とを接続する複数のビアが形成されていることを特徴とする光素子モジュール。
【請求項３】
請求項１または請求項２に記載の光素子モジュールであって、
前記第２列は、前記第１列と前記第２列との中間にあることを特徴とする光素子モジュール。
【請求項４】
光素子と、該光素子の周辺回路である集積回路と、該集積回路を搭載する基板と、からなる光モジュールであって、
前記基板の外部接続パッド部は、少なくとも３列のパッド群で構成されていることを特徴とする光素子モジュール。
【請求項５】
光素子モジュールと、該光素子モジュールの周辺回路と、からなる光モジュールであって、
前記光素子モジュールは、光素子と、該光素子の周辺回路を形成した集積回路と、を含み、
前記集積回路は、第１の配線層と第２の配線層とを形成した基板に搭載され、
前記基板は、前記集積回路と接続する第１のパッド部と、外部と接続する第２のパッド部とを、含み、
前記第２のパッド部は、前記第１の配線層の複数の配線と接続したパッド群からなる第１列と、前記第２の配線層の複数の配線と接続したパッド群からなる第２列と第３列とを、含むことを特徴とする光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ファイバ通信システムに利用される発光素子または受光素子を実装した光素子モジュール、発光素子モジュールを搭載した光送信モジュールおよび受光素子モジュールを搭載した光受信モジュールに関する。
【背景技術】
【０００２】
光ファイバ通信システムに使用される発光素子または受光素子（光素子）を実装したモジュールは、それぞれ発光素子モジュール、受光素子モジュールと呼ばれる。発光素子モジュールと受光素子モジュールとは、光素子モジュールと総称される。また、発光素子モジュールとその周辺回路とを搭載した上位のモジュールは、光送信モジュールと呼ばれる。同様に、受光素子モジュールとその周辺回路とを搭載した上位のモジュールは、光受信モジュールと呼ばれる。しかし、伝送速度の高速化により、発光素子／受光素子の周辺回路を発光素子モジュール／発光素子モジュール内に搭載することも行われる。したがって、光素子モジュールと、光送信モジュールと光受信モジュールとの境界は、あいまいであり、光モジュールと総称する。
【０００３】
光素子モジュールは、光素子と、光ファイバへの光結合のためのレンズなどの部品から構成されている。これらの部品は、パッケージ内に収納され、不活性ガスをパッケージ内部に充填させ封止（気密封止）する。通信システムは、長期間にわたる動作の安定性など高い信頼性が要求されている。このため、光素子モジュールに使われるパッケージは、外部の酸素や水分などの進入を防ぎ、長期間にわたりパッケージ内部の気密を保つことが要求される。パッケージには、特許文献１に記載された金属性基板の上に金属製の枠体を接合したメタルウォールタイプがある。また、特許文献２には、金属製基板上にセラミックなどの誘電体側壁を接合し、電気線路を誘電体基板上に配線したものを枠体側壁に貫通させるいわゆるフィードスルータイプが示されている。
【０００４】
従来の光モジュールは、外部との電気的接続に金属製の棒（リード端子）を用いる。メタルウォールタイプの場合、金属枠体の側壁に開けた穴にリードを貫通させ、パッケージの枠体とリードとの絶縁および気密封止のために、ガラスによってハーメチックシールされる。フィードスルータイプの場合は、枠体の外の誘電体基板上の配線パターン上にリードを銀蝋などで接合する。
【０００５】
【特許文献１】特開２００３-１８８３０４号公報
【０００６】
【特許文献２】特開２００２-３２９８００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
１０Ｇｂｉｔ／ｓを超える高速化においては、受光素子からＬＳＩへ伝達する（またはＬＳＩから発光素子へ伝達する）高速電気信号を安定させるために、これらＬＳＩを受光素子（または発光素子）に近接配置することが行われる。
【０００８】
しかし、ＬＳＩを収納した光素子モジュールの場合、ＬＳＩを制御するためのリード端子が相当数必要となる。上述のメタルウォールやフィードスルータイプのパッケージでは、リード端子の端子幅と間隔は実質、幅０．２ｍｍ、間隔０．７５ｍｍが最小となる。また、フィードスルータイプパッケージにおいて、リード端子と接合しているセラミック基板３上の配線は、リードの並び方向に一次元的に配置するしかない。このことから、パッケージのリード並び方向の長さは、リード幅とリード間隔とで決まる最小値が存在し、それ以上の小型化ができない。リード端子の幅や間隔および配線の一次元配置の事情は、メタルウォールパッケージでも同じである。
【０００９】
本発明の目的は、光素子の周辺回路を光素子モジュールの枠体に取り込んで、しかも小型な光素子モジュールおよび光モジュールを提供することにある。
【課題を解決するための手段】
【００１０】
上述の課題を解決するために、外部との接続は、リードのないフィードスルータイプのパッケージを採用し、ワイヤボンディングまたはフレキシブルプリント基板で行い、配線基板の外部接続パッド部は少なくとも３列のパッド群で構成する。
【発明の効果】
【００１１】
ワイヤボンディングまたはフレキシブルプリント基板で外部と接続することによって、外部接続パッドの大きさと間隔を小さくできる。しかも、３列に配置したことによる高密度化でき、小型の光素子モジュールおよび光モジュールを提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を説明する実施例を、図面を参照しながら説明する。
【実施例１】
【００１３】
本発明の実施の形態である光素子モジュールについて、実施例１を、図１および図３を用いて説明する。ここで、図１は、本発明の実施例１を説明する発光素子モジュールの要部平面図である。また、図３は、実施例１の発光素子モジュールに使用したセラミック基板の外部接続部を拡大した平面図である。
【００１４】
実施例１では、パッケージに金属枠４をセラミック基板３が貫通するセラミックフィードスルータイプを用いた。発光素子５は、キャリア３０上にレンズ６と供に搭載されている。表層配線１６と図示しない内層配線とが形成されたセラミック基板３上には、発光素子の駆動回路等周辺回路であるＬＳＩ７が搭載されている。セラミック基板３の金属枠４内の接続パッドは、ＬＳＩ７および発光素子５の端子と金ワイヤ１８でワイヤボンディング接続されている。セラミック基板３の他端には、発光素子モジュール１の入出力端子である入出力パッド２が、配置されている。本実施例１の発光素子モジュール１は、発光素子５から出た光を、レンズ６で光ファイバ８に結合する。
【００１５】
図３は、セラミック基板３の入出力用パッド２の配置を説明する図である。セラミック基板３の表層配線１６のパッドは、外部接続部でｙ軸方向に一つおきに２列に配置した。このとき図の左下の１番パッドを（０，０）座標としたとき、ｍｍ単位で各パッドの座標を示すと、
奇数パッドは、順に（0,0）（0.45,0）（0.90,0）．．．
偶数パッドは、順に（0.225,0.13）（0.675,0.13）（1.125,0.13）．．．
とした。また、図示しない内層配線は、表層配線１６の各奇数パッドと同じｘ座標でビア１５で表層に立ち上げ、
パッド位置は、順に（0,0.26）（0.45,0.26）（0.90,0.26）．．．
とした。入出力用パッドは、それぞれ０．１５ｍｍ角で、間隔は、簡単な計算で得られるように、それぞれ０．２６ｍｍである。これらの値は、後述するＰＣＢ基板とワイヤボンディングするのに対して、十分な値である。また、間隔が一定とは、すなわち各パッドは正三角形の頂点の位置に配置していることである。これは、パッド間隔は一定値以上確保した上で、パッドをもっとも稠密に配置できるからである。
【００１６】
本実施例では、リードを廃止し、外部との接続をワイヤボンディングまたはフレキシブルプリント版とすることで、従来に比べ３倍以上の端子を設けることができた。またこれによって、端子数で決まっていたｘ軸方向の光素子モジュールの大きさを小さくすることができた。
【００１７】
なお、本実施例は発光素子モジュールで説明したが、光素子がフォトダイオードであって、ＬＳＩが受光信号の増幅用であっても、適用可能であるのはいうまでも無い。すなわち、受光素子モジュールであっても、他の光素子モジュールであっても適用可能である。これは他の実施例でも同様である。また、各パッドは、正三角形の頂点から若干ずれていてもかまわず、奇数パッド群と、偶数パッド群と、ビア経由のパッド群との、３列構成であればよい。この場合、偶数パッド群の列は、奇数パッド群の列とビア経由のパッド群との中間位置であれば好ましい。
【実施例２】
【００１８】
本発明の他の実施の形態である光モジュールについて、実施例２を、図２を用いて説明する。ここで、図２は、本発明の実施例２を説明する送受信モジュールの要部平面図である。
【００１９】
図２に示す送受信モジュール９には、プリント基板（ＰＣＢ基板）１３と、発光素子モジュール１と、受光素子モジュール１０とが、搭載されている。発光素子モジュール１と受光素子モジュール１０とは、ともに実施例１に記載した構造の光素子モジュールである。プリント基板１３と発光素子モジュール１と、プリント基板１３と受光素子モジュール１０とは、それぞれワイヤ径２５μｍ（マイクロメータ）の金ワイヤで接続されている。発光素子モジュール１と受光素子モジュール１０との入出力端子部は、実施例１に記載したとおり、入出力用パッドは、それぞれ０．１５ｍｍ角で、間隔がそれぞれ０．２６ｍｍである。これらの値は、素子モジュール１、１０側で、ボールボンディングするのに、十分である。
【００２０】
プリント基板１３上には、電気信号を入出力するインターフェイス１５と、多数の低速電気信号を高速電気信号にまとめ発光素子モジュール１に送出する多重化回路１１と、受光素子モジュール１０からの高速電気信号を多数の低速電気信号へ変換する分離化回路１２とが、形成されている。また、紙面に垂直に図示しない入出力ピンが、設けられている。
【００２１】
外部からの１６本の６２２Ｍｂｉｔ／ｓ信号は、インターフェイス１５を経由して、多重化回路１１で、１０Ｇｂｉｔｔ／ｓ信号に多重化される。多重化された１０Ｇｂｉｔｔ／ｓ信号は、発光素子モジュールで１０Ｇｂｉｔｔ／ｓの光信号に変換され、図示しない伝送路に送出される。また、伝送路からの１０Ｇｂｉｔｔ／ｓの光信号は、受光素子モジュール１０で１０Ｇｂｉｔｔ／ｓの電気信号に変換され、増幅された後、分離回路１２に送られる。分離回路１２では、１０Ｇｂｉｔｔ／ｓの信号を、１６本の６２２Ｍｂｉｔ／ｓ信号に分離し、インターフェイス１５を経由して、外部に送出する。
【００２２】
本実施例によれば、従来プリント基板上に形成していた発光素子駆動回路と、受信信号増幅回路とを、ＬＳＩ化し、それぞれ光素子モジュール１、１０に搭載したので、ＰＣＢ基板面積を小さくできた。しかも、光素子モジュール１、１０自体も小型化できたので、送受信モジュール９も小型化できた。
【００２３】
なお、本実施例は、送受信モジュールで説明したが、単体機能である光送信モジュールであっても、光受信モジュールであっても、他の光モジュールであってもよい。また、発光素子モジュール１と受光素子モジュール１０とは、ともに本発明の他の実施例に記載した構造の光素子モジュールであってもよい。また、プリント基板の入出力パッドと、発光素子モジュールの入出力用パッドとを、高度に位置決めする場合には、ワイヤボンディングだけではなく、例えばフレキシブルプリント基板を用いての、はんだ付け接続も可能である。
【実施例３】
【００２４】
本発明の実施の形態である光素子モジュールについて、実施例３を、図４および図５を用いて説明する。ここで、図４は、実施例２のＰＣＢ基板と光素子モジュールとの接続部を拡大した平面図である。また、図５は、実施例３のＰＣＢ基板と光素子モジュールとの接続部を拡大した平面図である。
図４のセラミック基板３の入出力用パッド２の配置は、実施例１に記載した稠密配置である。また、ＰＣＢ基板１３の入出力パッド３１は、セラミック基板３側に比べ余裕があり、パッドは、それぞれ０．１５ｍｍ角で、ピッチは、それぞれ０．２６ｍｍで、ｙ軸方向に２列配置とした。
【００２５】
図４では、組立ての公差を考慮して、セラミック基板３に対してＰＣＢ基板１３がｘ方向にΔだけずれたとして、作成した。このシミュレーションの結果、図４のＡ部で、金ワイヤ１８交差することが判明した。この交差は、金ワイヤ１８のループ形状制御によって、ショートは起こさないものの、設計的には避けるべきである。
【００２６】
このように送受信モジュール９の組立て性までを考慮した場合、セラミック基板３上のパッド配置を、配置密度は概ねそのままで、パッドの配置をずらすことによって、問題を回避できる。図５で、この実施例を説明する。
図５の、セラミック基板３のパッド２の配置は、実施例１で同じｘ軸位置の表層配線１６の奇数パッドと、内層配線のパッドとの、ｘ座標をパッドのｘ軸中心の右側と、左側とで逆方向にずらしている。具体的には、１番パッドのｘ座標を０．６０ｍｍ、３、２、１４番パッドを０．４５ｍｍ、５、４、１５番パッドを０．３０ｍｍ、７、６、１６番パッドを０．１５ｍｍ減らし、９、１０、１７番パッドを０．１５ｍｍ、１１、１２番パッドを０．３０ｍｍ、１３番パッドを０．４５ｍｍ増加する。
【００２７】
このように、パッド２を配置することによって、図５に示したように、金ワイヤが平面的にクロスしなくなる。なお、−Δ（マイナスデルタ）ずらしてシミュレーションして、問題の発生のないことも確認済みである。
【００２８】
本実施例に拠れば、半田付けを前提としたリードを廃止し、外部との接続をワイヤボンディングとすることで、従来に比べ３倍以上の端子を設けることができた。またこれによって、端子数で決まっていたｘ軸方向の発光素子モジュールの大きさを小さくすることができた。しかも、組立ての公差を広く採ることができた。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例１を説明する発光素子モジュールの要部平面図である。
【図２】本発明の実施例２を説明する送受信モジュールの要部平面図である。
【図３】本発明の実施例１の発光素子モジュールに使用したセラミック基板の外部接続部を拡大した平面図である。
【図４】本発明の実施例２のＰＣＢ基板と光素子モジュールとの接続部を拡大した平面図である。
【図５】本発明の実施例３のＰＣＢ基板と光素子モジュールとの接続部を拡大した平面図である。
【符号の説明】
【００３０】
１…発光素子モジュール、２…入出力用パッド、３…セラミック基板、４…金属枠、５…発光素子、６…レンズ、７…ＬＳＩ、８…光ファイバ、９…送受信モジュール、１０…受光素子モジュール、１１…多重化回路、１２…分離化回路、１３…プリント基板(ＰＣＢ基板)、１４…インターフェイス、１５…ビア、１６…表層配線、１８…金ワイヤ、３０…キャリア。
【図１】
2006004971.tif 000003
【図２】
2006004971.tif 000004
【図３】
2006004971.tif 000005
【図４】
2006004971.tif 000006
【図５】
2006004971.tif 000007