(57)【要約】【課題】  可変容量素子の接合容量の変化に直線性を持たせながらも、共振器の異常発振や、発振信号のスプリアス成分を無くし、さらに熱雑音の発生を抑制した電圧制御発振器の提供を図る。【解決手段】  電圧制御発振器１１は、共振回路１２と増幅回路１３とを備える。共振回路１２は、複数の可変容量素子ＶＤ１とＶＤ２とを直列に接続した可変容量素子回路１４を備える。可変容量素子ＶＤ１とＶＤ２を逆バイアスにする制御電圧を、制御電圧入力端子Ｖｃ１から入力する。【選択図】  図２
2006352423.tif 000002
【特許請求の範囲】
【請求項１】
可変容量素子を含む共振回路と、前記共振回路に接続された増幅回路と、を備え、前記可変容量素子の制御電圧を入力する制御電圧入力端子を前記共振回路に設けた電圧制御発振器において、
前記共振回路は複数の前記可変容量素子を直列に接続した可変容量素子回路を備え、
前記制御電圧が前記可変容量素子回路に直接印加される電圧制御発振器。
【請求項２】
前記可変容量素子はバラクタダイオードであり、
前記可変容量素子回路は前記バラクタダイオードを同じ向きで直列接続したものである請求項１に記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は共振回路と増幅回路を備えて、制御電圧入力端子からの制御電圧により発振周波数を制御する電圧制御発振器に関するものである。
【背景技術】
【０００２】
従来、電圧制御発振器の共振回路では、ＬＣ発振回路や水晶振動子などの振動子にバラクタダイオード（バリキャップダイオード）などの可変容量素子を接続し、増幅回路ではトランジスタなどの増幅用の能動素子を負性抵抗として作用させ、共振回路と増幅回路とを接続して構成される。
【０００３】
共振回路には、可変容量素子の接合容量を変化させるための制御電圧入力端子が設けられ、可変容量素子が逆バイアスとなるように制御電圧入力端子に制御電圧を外部から印加することで、可変容量素子の接合容量を変化させ、共振回路の合成容量を変化させて発振周波数を制御することになる。
【０００４】
ここで、特許文献１を参考にした従来の電圧制御発振器の構成例を図１に示す。電圧制御発振器１は共振回路２と増幅回路３とからなる。
【０００５】
共振回路２では、水晶振動子ＸＤ１の一方端に発振周波数の調整および設定用のトリマコンデンサＴＣ１とコンデンサＣ２との並列回路が接続され、この並列回路の他端は接地される。このトリマコンデンサＴＣ１の調整によりこの電圧制御発振器１の発振周波数が設計値に設定される。また、水晶振動子ＸＤ１の他方端には増幅回路３が電流遮断用のコンデンサＣ３を介して接続されるとともに、コンデンサＣ１の一端が接続される。コンデンサＣ１の他端にはバラクタダイオードＶＤ１のカソードが接続され、バラクタダイオードＶＤ１のアノードは接地される。さらに制御電圧入力端子Ｖｃには抵抗Ｒ１とＲ２とからなる抵抗分圧回路が接続され、抵抗Ｒ２の他端は接地される。抵抗Ｒ１と抵抗Ｒ２との接続点は、バラクタダイオードＶＤ１のカソードとコンデンサＣ１とに接続される。
【０００６】
このような構成の電圧制御発振器１は、制御電圧入力端子Ｖｃに、バラクタダイオードＶＤ１を逆バイアスとするように制御電圧を印加すると、抵抗分圧回路により制御電圧が分圧され、この分圧された制御電圧がバラクタダイオードＶＤ１に印加され、逆バイアス電圧として作用してバラクタダイオードＶＤ１の接合容量が変化し、共振回路２の等価的なインダクタンス成分が変化して発振周波数が制御可能となるものであった。
【０００７】
このような電圧制御発振器に用いられるバラクタダイオードは、通常、逆バイアス電圧が高い場合には逆バイアス電圧の変化量に対する接合容量の変化の感度が低く、逆バイアス電圧が低い場合には逆バイアス電圧の変化量に対する接合容量の変化の感度が高いといったように、逆バイアス電圧の大きさにより、逆バイアス電圧の変化量に対する接合容量の変化が非線形を示すものであった。
【０００８】
この非線形性は、外部の制御電圧を決定する回路（以下、外部制御電圧回路）にとっては、場合によって不要な性質であり、接合容量の変化が線形を示す性質（以下、このような性質を容量変化の直線性という。）が必要とされる場合があった。
【０００９】
そこで、上述の構成例では抵抗分圧回路により制御電圧を分圧することで、逆バイアス電圧の変化範囲を狭くし、バラクタダイオードの容量変化が比較的直線性を示す範囲となるように共振回路２を構成している。
【特許文献１】特開平８−４６４２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、上述の構成の電圧制御発振器１では、制御電圧入力端子Ｖｃに抵抗Ｒ１と抵抗Ｒ２とからなる抵抗分圧回路が接続されているために、制御電圧入力端子Ｖｃから抵抗Ｒ１，抵抗Ｒ２を介して接地まで電流が流れることになる。
すると、制御電圧入力端子Ｖｃに外部制御電圧回路が接続される場合には、外部制御電圧回路から制御電圧入力端子Ｖｃに電流が流れ込むことになる。
【００１１】
しかし、外部制御電圧回路は、電圧制御発振器１の制御電圧入力端子Ｖｃには電流の流れ込みが無いという想定の下に設計されることがあり、そのような外部制御電圧回路を制御電圧入力端子Ｖｃに接続した場合には、外部制御電圧回路から入力される制御電圧が規定の値ではなくなり、電圧制御発振器１に異常発振が生じたり、発振信号にスプリアス成分が含まれたりする場合があった。
【００１２】
また、抵抗分圧回路が設けられている場合には、抵抗Ｒ１や抵抗Ｒ２が熱雑音の要因となり、電圧制御発振器の位相雑音が悪化する場合もあった。
【００１３】
そこで、この発明の目的は、可変容量素子に容量変化の直線性を持たせながらも、共振器の異常発振や発振信号のスプリアス成分を無くし、さらに熱雑音の発生を抑制した電圧制御発振器を提供することにある。
【課題を解決するための手段】
【００１４】
前記課題を解決するために、この発明の電圧制御発振器は次のような構成とする。
【００１５】
可変容量素子を含む共振回路と、前記共振回路に接続された増幅回路と、を備え、前記可変容量素子の制御電圧を入力する制御電圧入力端子を前記共振回路に設けた電圧制御発振器において、前記共振回路は複数の前記可変容量素子を直列に接続した可変容量素子回路を備え、前記制御電圧が前記可変容量素子回路に直接印加される。
【００１６】
このように電圧制御発振器では、抵抗分圧回路を設けずに、複数の可変容量素子を直列に接続した可変容量素子回路を設けることで制御電圧を分圧して、それぞれの可変容量素子に印加される分圧電圧を逆バイアス電圧とする。すると、抵抗分圧回路を必要とせずに可変容量素子の接合容量に直線性を持たせることができ、したがって制御電圧入力端子を介した電流の流れ込みが無いため、電圧制御発振器に異常発振が生じる問題や、発振信号にスプリアス成分が含まれたりする問題や、抵抗器が熱雑音の要因となり電圧制御発振器の位相雑音が悪化する問題が発生しない。
【００１７】
また、この発明の電圧制御発振器は次のような構成とする。
【００１８】
前記可変容量素子はバラクタダイオードであり、前記可変容量素子回路は前記バラクタダイオードを同じ向きで直列接続したものである。
【００１９】
このように可変容量素子としてバラクタダイオードを用いて、可変容量素子回路を構成することができる。
【発明の効果】
【００２０】
このように本発明では、複数の可変容量素子を直列接続した可変容量素子回路により制御電圧を分圧することで、逆バイアス電圧の変化範囲を狭くして、可変容量素子の容量変化に直線性を持たせることができる。また、可変容量素子回路を設けることにより、抵抗器を用いて制御電圧の分圧を行う必要がなくなるために、当然に制御電圧入力端子を介した電流の流れ込みをなくして、共振器の異常発振や、発振信号のスプリアス成分を確実になくすことができる。また、抵抗器に起因する熱雑音が無くなり、それによる発振器の位相雑音特性の劣化をなくすことができる。
【発明を実施するための最良の形態】
【００２１】
次に、第１の実施形態に係る電圧制御発振器について図２を参照して説明する。
図２は本実施形態の電圧制御発振器１１の回路図である。この電圧制御発振器１１では共振回路１２と増幅回路１３とを結合用のコンデンサＣ１３により結合している。
【００２２】
増幅回路１３は増幅段として作用するトランジスタＴｒ１１とバッファ段として作用するトランジスタＴｒ１２とを備えている。
増幅段のトランジスタＴｒ１１は、共振回路１２からの共振信号をベースに入力するように構成する。また、このトランジスタＴｒ１１のベースには抵抗Ｒ１１，Ｒ１２，Ｒ１３からなるベースバイアス回路からベースバイアス電圧を印加している。そして、このトランジスタＴｒ１１のコレクタをバッファ段のトランジスタＴｒ１２のエミッタに接続するとともに、このコレクタをバイパスコンデンサであるコンデンサＣ１６を介して高周波的に接地し、トランジスタＴｒ１１をコレクタ接地で動作させ、トランジスタTｒ１２をエミッタ接地で動作させている。また、トランジスタＴｒ１１のエミッタはコンデンサＣ１７と抵抗Ｒ１４とを介して接地している。また、この抵抗Ｒ１４により出力電圧を得るとともに、この出力電圧をコンデンサＣ１５を介してトランジスタＴｒ１２のベースに印加している。また、帰還用のコンデンサＣ１４によりトランジスタＴｒ１１のエミッタからベースへと信号を帰還させている。この増幅段の増幅回路と共振回路１２とでコルピッツ型を変形した発振回路を形成している。
【００２３】
また、バッファ段のトランジスタＴｒ１２では、そのコレクタに対してインダクタＬ１３を介して電源電圧を印加し、ベースに抵抗Ｒ１１，Ｒ１２，Ｒ１３からなるベースバイアス回路を接続し、トランジスタＴｒ１１のエミッタとトランジスタＴｒ１２のベース間にはコンデンサＣ１５を接続している。このコンデンサＣ１５を介して増幅段のトランジスタＴｒ１１からの出力電圧をバッファ段のトランジスタＴｒ１２のベースに入力するとともに、コレクタに接続されたコンデンサＣ１８を介して発振信号を出力する。なお、コンデンサＣ１９は高周波バイパス用コンデンサである。
【００２４】
このような構成のために増幅回路１３では、電源電圧端子Ｖｂ１からトランジスタＴｒ１１に対して適正なベースバイアス電流を供給することで、共振回路１２による共振信号をトランジスタＴｒ１１により増幅して発振させ、その発振信号をトランジスタＴｒ１２によるバッファ段を介して出力端子Ｖｏｕｔ１より出力する。
【００２５】
また共振回路１２では、制御電圧入力端子Ｖｃ１に高周波バイパス用のコンデンサＣ１１の一端とインダクタＬ１２の一端を接続し、コンデンサＣ１１の他端を接地し、インダクタＬ１２の他端にバラクタダイオードＶＤ１１のカソードを接続している。バラクタダイオードＶＤ１１のアノードには、さらにバラクタダイオードＶＤ１２のカソードを接続し、このバラクタダイオードＶＤ１２のアノードは接地している。以上のバラクタダイオードＶＤ１１，ＶＤ１２により本発明の可変容量素子回路１４を形成している。また、バラクタダイオードＶＤ１１のカソードにはＬＣ共振回路のキャパシタンス兼ＤＣカット用として作用するコンデンサＣ１２を接続しており、このコンデンサＣ１２を、ＬＣ共振回路のインダクタンスとして主に作用するインダクタＬ１１を介して接地している。また、コンデンサＣ１２とインダクタＬ１１との接続点は増幅回路１３との結合用のコンデンサＣ１３に接続している。
【００２６】
このように本実施形態では、共振回路１２はインダクタンスとキャパシタンスが並列に接続された並列ＬＣ共振回路となっており、インダクタＬ１１によるインダクタンスと，コンデンサＣ１２、バラクタダイオードＶＤ１１，ＶＤ１２の合成キャパシタンス（合成容量）とにより共振周波数が定まる。
【００２７】
この共振回路１２では、バラクタダイオードＶＤ１１，ＶＤ１２を略同一の特性を示す素子とし、バラクタダイオードＶＤ１１のアノードとバラクタダイオードＶＤ１２のカソードとを接続することで、それぞれを直列でカソードとアノードの向きが同方向となるように接続した可変容量素子回路１４とし、この可変容量素子回路１４の両端に制御電圧を印加している。
【００２８】
すると、各バラクタダイオードＶＤ１１，ＶＤ１２にはそれぞれ、制御電圧をバラクタダイオードの数（ここでは、２である。）で割った電圧が逆バイアス電圧として印加されることになり、逆バイアス電圧の変化範囲が狭くなり、各バラクタダイオードＶＤ１１，ＶＤ１２の接合容量の変化が比較的直線性を示すようになる。ここで示したように複数のバラクタダイオードの特性を略同一とすることで、各バラクタダイオードＶＤ１１，ＶＤ１２の容量変化の直線性を改善するとともに、各バラクタダイオードＶＤ１１，ＶＤ１２の設定をより容易なものにし、電圧制御発振器１１の回路設計に貢献できる。
【００２９】
なお、これら複数のバラクタダイオードの特性は、必ずしも略同一である必要は無く、その同一で無い場合であっても、バラクタダイオードＶＤ１１，ＶＤ１２を直列に接続して可変容量素子回路１４としているために、それぞれのバラクタダイオードＶＤ１１，ＶＤ１２に印加される逆バイアス電圧がそれぞれの接合容量に従って分圧される。これにより、バラクタダイオードＶＤ１１，ＶＤ１２の接合容量の変化の直線性を改善した電圧制御発振器を提供できる。
【００３０】
また、本実施形態ではバラクタダイオードに印加する逆バイアス電圧を小さくするために可変容量素子回路１４を用いるために、抵抗分圧回路が必要でなく、制御電圧入力端子Ｖｃ１から制御電圧を入力したとしても、制御電圧入力端子Ｖｃ１を介して電流が流れ込むことが無くなる。
【００３１】
これにより、制御電圧入力端子Ｖｃ１に接続される外部制御電圧回路によって、電圧制御発振器１１が異常発振することや発振信号にスプリアス成分が含まれることを確実に防ぐことができ、また、この共振回路１２には抵抗器が含まれていないために熱雑音の発生も抑制でき、位相雑音の発生を抑制できる。
【００３２】
また例えば、外部制御電圧回路としてＰＬＬ回路のチャージポンプを用い、制御電圧入力端子Ｖｃ１にチャージポンプ端子を接続した場合、通常、ＰＬＬ回路から制御電圧入力端子Ｖｃ１に１ｎＡ以上の電流が流れてしまうとＰＬＬ回路におけるリファレンスリーク性能が悪化し異常発振の要因となるが、本実施形態のように制御電圧入力端子Ｖｃ１を介した電流の流れ込みがないようにすることで、このリファレンスリーク性能の悪化を抑制できる。
【００３３】
また従来、例えば１０００ＭΩ以上の高抵抗な抵抗器で分圧を行ってもリファレンスリークを抑制できたが、このような場合には、この高抵抗な抵抗器のサイズが非常に大きくなってしまうため、例えばＩＣなどの電子部品として実現するにはコスト的にもサイズ的にも現実的ではなかった。
【００３４】
一方で、本実施形態のように可変容量素子回路１４で分圧を行う電圧制御発振器１１を用いれば、リファレンスリークを抑制し、コスト的にもサイズ的にも現実的な、例えばＩＣなどの電子部品として非常に小型化した電圧制御発振器１１を実現できる。
【００３５】
なお、ここで示した増幅回路１３は、本発明の実施においては必ずしもこの構成に限られることは無く、増幅回路１３の構成により本発明は限定されるものではない。例えば、増幅回路１３に備えるトランジスタとして、制御端子を「ベース」、電流被制御端子を「コレクタ」とするバイポーラトランジスタを以上の説明では用いたが、これに代えて、制御端子を「ゲート」、電流被制御端子を「ドレイン」とするユニポーラトランジスタ（ＦＥＴ）を用いてもよく、またコルピッツ型以外の発振回路を構成しても良い。
【００３６】
また、本発明の可変容量素子として、主にバラクタダイオードを用いて説明したが、これに変えて、容量変化の直線性があまりよくない別種の可変容量素子を用いてもよい。
【００３７】
次に、本発明の第２の実施形態について説明する。ここで図３に本実施形態の電圧制御発振器を示す。
【００３８】
図３は本実施形態の電圧制御発振器２１の回路図である。この電圧制御発振器２１では共振回路２２と増幅回路２３とを結合用のコンデンサＣ２３により結合している。なお、本実施形態の増幅回路２３は、前述の第１の実施形態の増幅回路１３とほぼ同様な構成であり、ここでは説明を省く。また、本実施形態の共振回路２２は、前述の第１の実施形態の共振回路１２と類似した構成とし、可変容量素子回路２４がより多くの可変容量素子を直列接続してなる点で主に異なる。
【００３９】
共振回路２２では、制御電圧入力端子Ｖｃ２に高周波バイパス用のコンデンサＣ２１の一端とインダクタＬ２２の一端を接続し、コンデンサＣ２１の他端を接地し、インダクタＬ２２の他端にバラクタダイオードＶＤ２１のカソードを接続している。バラクタダイオードＶＤ２１のアノードには、さらにバラクタダイオードＶＤ２２のカソードを接続し、このバラクタダイオードＶＤ２２のアノードには、さらにバラクタダイオードＶＤ２３のカソードを接続し、このバラクタダイオードＶＤ２３のアノードは接地している。以上のバラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３により本発明の可変容量素子回路２４を形成している。また、バラクタダイオードＶＤ２１のカソードにはＬＣ共振回路のキャパシタンス兼ＤＣカット用として作用するコンデンサＣ２２を接続しており、このコンデンサＣ２２を、ＬＣ共振回路のインダクタンスとして主に作用するインダクタＬ２１を介して接地している。また、コンデンサＣ２２とインダクタＬ２１との接続点は増幅回路２３との結合用のコンデンサＣ２３に接続している。
【００４０】
このように本実施形態では、共振回路２２と増幅回路２３とを接続し、共振回路２２に可変容量素子であるバラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３を設け、さらに制御電圧入力端子Ｖｃ２を設けているために、制御電圧入力端子Ｖｃ２に制御電圧が印加されることで各バラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３のそれぞれの接合容量が変化し、それぞれの接合容量とコンデンサＣ２２との合成容量によりこの共振回路２２の発振周波数が定まる。
【００４１】
また、共振回路２２では、バラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３を直列でカソードとアノードの向きが同方向となるように接続した可変容量素子回路２４とし、この可変容量素子回路２４の両端に制御電圧を印加している。このように、より多くの可変容量素子を直列に接続することで、逆バイアス電圧の変化範囲をより狭くし、各バラクタダイオードの容量変化の直線性をさらに改善することができる。
【００４２】
さらに、各バラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３が略同一の特性を示す場合には、制御電圧をバラクタダイオードの数（ここでは、３である。）で割った電圧が逆バイアス電圧としてそれぞれのバラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３に印加されることになり、逆バイアス電圧の変化範囲が狭くなり、制御電圧の操作に対する各バラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３の容量変化の直線性が向上する。ここで示したように複数のバラクタダイオードの特性を略同一とすることで、各素子の設定がより容易になり、回路設計に貢献できる。
【００４３】
また、各バラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３が略同一の特性では無い場合であっても、バラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３を直列に接続して可変容量素子回路２４としているために、それぞれのバラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３に印加される逆バイアス電圧がそれぞれの接合容量に従って分圧され、バラクタダイオードＶＤ２１，ＶＤ２２，ＶＤ２３の接合容量の変化に直線性を持たせることができる。
【００４４】
このように本実施形態ではバラクタダイオードに印加する逆バイアス電圧を小さくするために可変容量素子回路２４を用いるために、抵抗分圧回路が必要でなく、制御電圧入力端子Ｖｃ２から制御電圧を入力したとしても、制御電圧入力端子Ｖｃ２を介して電流が流れ込むことが無くなる。
【００４５】
これにより、制御電圧入力端子Ｖｃ２に接続される外部制御電圧回路によって、電圧制御発振器２１が異常発振することや発振信号にスプリアス成分が含まれることを確実に防ぐことができ、また、この共振回路２２には抵抗器が含まれていないために熱雑音の発生も抑制でき、位相雑音の発生を抑制できる。
【００４６】
次に、本発明の第３の実施形態について説明する。ここで図４に本実施形態の電圧制御発振器を示す。
【００４７】
図４は本実施形態の電圧制御発振器３１の回路図である。この電圧制御発振器３１は共振回路３２と増幅回路３３とを結合用のコンデンサＣ３３により結合している。
【００４８】
なお、本実施形態の増幅回路３３は、前述の第１の実施形態の増幅回路１３とほぼ同様な構成であり、ここでは説明を省く。
【００４９】
また、本実施形態において共振回路３２は、インダクタンスとキャパシタンスが直列に接続された直列ＬＣ共振回路となっており、インダクタＬ３１によるインダクタンスと，バラクタダイオードＶＤ３１，ＶＤ３２，ＶＤ３３の合成キャパシタンス（合成容量）とにより、共振周波数が定まる。このように共振回路３２が直列ＬＣ共振回路である点で上述の実施形態とは異なる。
【００５０】
共振回路３２では、制御電圧入力端子Ｖｃ３に高周波バイパス用のコンデンサＣ３１の一端とインダクタＬ３２の一端を接続し、コンデンサＣ３１の他端を接地し、インダクタＬ３２の他端にバラクタダイオードＶＤ３１のカソードを接続している。バラクタダイオードＶＤ３１のアノードには、さらにバラクタダイオードＶＤ３２のカソードを接続し、このバラクタダイオードＶＤ３２のアノードには、さらにバラクタダイオードＶＤ３３のカソードを接続し、このバラクタダイオードＶＤ３３のアノードは接地している。以上のバラクタダイオードＶＤ３１，ＶＤ３２，ＶＤ３３により本発明の可変容量素子回路３４を形成し、これらの合成容量がＬＣ共振回路のキャパシタンスとして主に作用する。また、バラクタダイオードＶＤ３１のカソードには、ＬＣ共振回路のインダクタンスとして主に作用するインダクタＬ３１を接続している。また、インダクタＬ３１の他端は増幅回路３３との結合用兼ＤＣカット用のコンデンサＣ３３に接続している。
【００５１】
このように本実施形態では、バラクタダイオードに印加する逆バイアス電圧を小さくするための抵抗分圧回路を必要としないために、制御電圧入力端子Ｖｃ３から制御電圧を入力したとしても、制御電圧入力端子Ｖｃ３を介して電流が流れ込むことが無くなる。
【００５２】
これにより、制御電圧入力端子Ｖｃ３に接続される外部制御電圧回路によって、電圧制御発振器３１が異常発振することや発振信号にスプリアス成分が含まれることを確実に防ぐことができ、また、この共振回路３２には抵抗器が含まれていないために熱雑音の発生も抑制でき、位相雑音の発生を抑制できる。
【００５３】
次に、本発明の第４の実施形態について説明する。ここで図５に本実施形態の電圧制御発振器を示す。
【００５４】
図５は本実施形態の電圧制御発振器４１の回路図である。この電圧制御発振器４１は共振回路４２と増幅回路４３とを結合用のコンデンサＣ４３により結合している。
【００５５】
なお、本実施形態の増幅回路４３は、前述の第１の実施形態の増幅回路１３とほぼ同様な構成であり、ここでは説明を省く。
【００５６】
また、本実施形態の共振回路４２は、前述の第３の実施形態の共振回路３２と類似した構成とし、インダクタＬ４１を可変容量素子回路４４と接地との間に直列接続している点で主に異なる。
【００５７】
共振回路４２では、制御電圧入力端子Ｖｃ４に高周波バイパス用のコンデンサＣ４１の一端とインダクタＬ４２の一端を接続し、コンデンサＣ４１の他端を接地し、インダクタＬ４２の他端にバラクタダイオードＶＤ４１のカソードを接続している。バラクタダイオードＶＤ４１のアノードには、さらにバラクタダイオードＶＤ４２のカソードを接続し、このバラクタダイオードＶＤ４２のアノードには、ＬＣ共振回路のインダクタンスとして主に作用するインダクタＬ４１の一端を接続し、このインダクタＬ４１の他端は接地している。上記のバラクタダイオードＶＤ４１，ＶＤ４２により本発明の可変容量素子回路４４を形成し、これらの合成容量がＬＣ共振回路のキャパシタンスとして主に作用する。また、バラクタダイオードＶＤ４１のカソードは増幅回路４３との結合用兼ＤＣカット用のコンデンサＣ４３に接続している。
【００５８】
このように本実施形態では、可変容量素子回路４４の一端を制御電圧入力端子Ｖｃ４にインダクタＬ４２を介して接続し、可変容量素子回路４４の他端をインダクタＬ４１を介して接地している。
【００５９】
また、本実施形態ではバラクタダイオードに印加する逆バイアス電圧を小さくするための抵抗分圧回路を必要としないために、制御電圧入力端子Ｖｃ４から制御電圧を入力したとしても、制御電圧入力端子Ｖｃ４を介して電流が流れ込むことが無くなる。
【００６０】
これにより、制御電圧入力端子Ｖｃ４に接続される外部制御電圧回路によって、電圧制御発振器４１が異常発振することや発振信号にスプリアス成分が含まれることを確実に防ぐことができ、また、この共振回路４２には抵抗器が含まれていないために熱雑音の発生も抑制でき、位相雑音の発生を抑制できる。
【００６１】
以上の各実施形態で示したように本発明は多様な構成のＬＣ共振回路に適用でき、またここでは特に示していないがＬＣ共振回路ではなく水晶振動子など他の構成を用いた共振回路にも適用できる。可変容量素子回路により分圧を行うことで本発明は実施できる。
【図面の簡単な説明】
【００６２】
【図１】従来の電圧制御発振器の構成を示す回路図である。
【図２】第１の実施形態に係る電圧制御発振器の構成を示す回路図である。
【図３】第２の実施形態に係る電圧制御発振器の構成を示す回路図である。
【図４】第３の実施形態に係る電圧制御発振器の構成を示す回路図である。
【図５】第４の実施形態に係る電圧制御発振器の構成を示す回路図である。
【符号の説明】
【００６３】
１，１１，２１，３１，４１，５１−電圧制御発振器
２，１２，２２，３２，４２，５２−共振回路
３，１３，２３，３３，４３，５３−増幅回路
１４，２４，３４，４４，５４−可変容量素子回路
【図１】
2006352423.tif 000003
【図２】
2006352423.tif 000004
【図３】
2006352423.tif 000005
【図４】
2006352423.tif 000006
【図５】
2006352423.tif 000007