(57)【要約】【課題】ＰＩＮダイオードの並列接続構造を有するスイッチ回路及び，自動利得制御増幅器に適用可能な，強信号入力に対しても容易にＰＩＮダイオードを破壊から保護する。【解決手段】高周波入力信号が供給される第１のＰＩＮダイオードと，前記第１のＰＩＮダイオードに並列接続された，前記高周波入力信号の所定の帯域で高インピーダンスを示す容量のキャパシタと第２のＰＩＮダイオードとの直列接続路と，前記第１のＰＩＮダイオードと第２のＰＩＮ ダイオードのアノード側に接続された直流バイアス回路と，前記第１のＰＩＮダイオードと第２のＰＩＮ ダイオードのカソード側に接続されたスイッチ素子を有し，前記スイッチ素子が導通状態とされる時，前記直流バイアス回路から前記第１のＰＩＮダイオード及び第２のＰＩＮダイオードを導通状態とする直流バイアス電流が供給される。【選択図】  図４
2006352266.tif 000002
【特許請求の範囲】
【請求項１】
高周波入力信号が供給される第１のＰＩＮダイオードと，
前記第１のＰＩＮダイオードに並列接続された，前記高周波入力信号の所定の帯域で高インピーダンスを示す容量のキャパシタと第２のＰＩＮダイオードとの直列接続路と
前記第１のＰＩＮダイオードと第２のＰＩＮ ダイオードのアノード側に接続された直流バイアス回路と，
前記第１のＰＩＮダイオードと第２のＰＩＮ ダイオードのカソード側に接続されたスイッチ素子を有し，
前記スイッチ素子が導通状態とされる時，前記直流バイアス回路から前記第１のＰＩＮダイオード及び第２のＰＩＮダイオードを導通状態とする直流バイアス電流が供給される
ように構成されたことを特徴とするＰＩＮダイオードを用いたスイッチ回路。
【請求項２】
請求項１において，
さらに，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し直列に高インピーダンスを示す素子が接続されていることを特徴とするＰＩＮダイオードを用いたスイッチ回路。
【請求項３】
請求項１において，
さらに，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し並列に低インピーダンスを示す素子が接続されていることを特徴とするＰＩＮダイオードを用いたスイッチ回路。
【請求項４】
請求項１乃至３のいずれかにおいて，更に，
前記第１のＰＩＮダイオードと直列に接続された第３のＰＩＮダイオードと，
前記第１のＰＩＮダイオードと第３のＰＩＮダイオードとの直列接続点と，接地との間に接続挿入されたインダクタとコンデンサの直列接続を有し，
前記インダクタとコンデンサの直列接続は，前記高周波入力信号の通常レベル入力に対し，高インピーダンスを示し，所定レベル以上の高入力電流に対しバイパス路を形成するように
構成されたことを特徴とするスイッチ回路。
【請求項５】
複数のアンテナのそれぞれに接続されたスイッチ回路を有し，前記スイッチ回路を受信信号レベルに応じて切換制御して受信を有効とするアンテナに切り換えるダイバシティーアンテナ切換回路であって，
前記複数のアンテナのそれぞれに接続されたスイッチ回路を請求項１乃至８に記載のいずれかのスイッチ回路で構成し，
前記スイッチ回路のスイッチ素子を前記受信信号レベルに応じて閉接して，対応する受信を有効とするアンテナに切り換える
ことを特徴とするダイバシティーアンテナ切換回路。
【請求項６】
増幅回路と，前記増幅回路の出力レベルを検知し，前記検知される出力レベルに応じて前記増幅回路の入力レベルを制御する自動利得制御増幅器において，
前記増幅回路への高周波入力信号が供給される第１のＰＩＮダイオードと，
前記第１のＰＩＮダイオードに並列接続された，前記高周波入力信号の所定の帯域で高インピーダンスを示す容量のキャパシタと第２のＰＩＮダイオードとの直列接続路と
前記キャパシタの両端のそれぞれと接地との間で，前記第１のＰＩＮダイオード及び第２のＰＩＮダイオードと順方向に接続された第３及び第４のＰＩＮダイオードと，
前記増幅回路の出力レベルを検知し，検知される出力レベルが所定レベル以上である時，前記第１乃至第４のＰＩＮダイオードにバイアス電流を供給する自動利得制御回路を
有して構成されることを特徴とする自動利得制御増幅器。
【請求項７】
請求項６において，
さらに，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し直列に高インピーダンスを示す素子が接続されていることを特徴とする自動利得制御増幅器。
【請求項８】
請求項７において，
さらに，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し並列に低インピーダンスを示す素子が接続されていることを特徴とする自動利得制御増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ＰＩＮダイオードを用いたスイッチ回路，これを使用するダイバシティーアンテナ切換回路及び，自動利得制御増幅器に関する。
【背景技術】
【０００２】
半導体デバイスの一つとして高周波のスイッチに一般的に使用されているＰＩＮダイオードが知られている。ＰＩＮダイオードはＰ型半導体とＮ型半導体の間に真性半導体（Intrinsic）の層・領域が挟まれるような構造である。
【０００３】
かかる構造により，順バイアス時には低インピーダンス状態になり、逆バイアス時には高インピーダンス状態となる。そして，このような特性を用いてスイッチやアッテネータが作られる。
【０００４】
一方，近時車載用の移動無線機において，高感度受信を可能にするためにダイバシティーアンテナが採用され，受信感度の高いアンテナの受信信号に適時切り替えて受信するダイバシティーアンテナシステムが使用されている。
【０００５】
かかるダイバシティーアンテナシステムにおいては，複数のアンテナを切り替えるためのダイバシティーアンテナ切換回路が必要である。ダイバシティーアンテナ切換回路には，小型，安価を実現するためにＰＩＮダイオードを用いたスイッチ回路が採用されている（特許文献１，２）。
【０００６】
図１は，かかるＰＩＮダイオードを用いたスイッチ回路を使用するダイバシティーアンテナ切換回路の概念構成を示す。ダイバシティーアンテナ切換回路は，複数のアンテナATN１，ATN２・・・ATNｎのそれぞれに対応するスイッチ回路ＳＷ１，ＳＷ２・・・ＳＷｎを有して構成される。
【０００７】
スイッチ回路ＳＷ１，ＳＷ２・・・ＳＷｎのそれぞれは，スイッチ素子SWTを有し，図示しない切り替え制御回路により，順次スイッチ回路ＳＷ１，ＳＷ２・・・ＳＷｎのそれぞれのスイッチ素子SWTをＯＮとして，スイッチ素子SWTをＯＮとしたスイッチ回路に属するアンテナANTで受信される受信信号を有効として増幅器AMPに入力する。これにより，最も受信レベルの大きいアンテナの受信出力を増幅器AMPに入力することを可能にする。
【０００８】
図２は，このようなダイバシティーアンテナ切換回路に用いられるスイッチ回路ＳＷ１，ＳＷ２・・・ＳＷｎに共通な従来構成例を拡大して示す図である。
図２において，ＰＩＮダイオードPIN１とスイッチSWTの直列接続が，バイアス供給電源＋と接地GND間に接続されている。さらに，必要により，抵抗バイアス電流調整のために抵抗Ｒと高周波阻止用インダンクＬ１，Ｌ２が接続されている。
【０００９】
ＰＩＮダイオードPIN１には，アンテナANTで受信された信号が入力されるように接続されている。
【００１０】
今，特定のアンテナ入力を有効とする場合，対応するスイッチ回路のスイッチSWTをＯＮ状態とする。これによりＰＩＮダイオードPIN１に順方向電流が流れ，ＰＩＮダイオードPIN１が導通状態と成り切り替えを行われる。これにより有効とされたスイッチ回路からアンテナANTの受信信号が増幅器AMPに導かれる。
【００１１】
ここで，スイッチ回路において，ＰＩＮダイオードPIN１が短絡破壊する場合の保護として図２に示すように第２のＰＩＮダイオードPIN２にＰＩＮダイオードPIN１を並列に接続して，許容電流を緩和することが考えられる。
【００１２】
しかし，かかるＰＩＮダイオードPIN１,PIN２の並列接続構造であっても予期せぬ違法電波等の強信号入力を受けた場合，ＰＩＮダイオードPIN１,PIN２が同時に破壊される場合のあることが想定される。
【００１３】
また，ＰＩＮダイオードを用いる装置として，ＡＧＣ（自動利得制御）を有する高周波増幅器の構成が知られている。図３は，かかるＰＩＮダイオードを用いたＡＧＣ付き高周波増幅器の一構成例である。増幅回路AMPの出力を自動利得制御回路AGCに入力し，ＲＦレベルを検出する。自動利得制御回路AGCは，検出したＲＦレベルを閾値と比較し，閾値を超える時に，所定の直流制御信号を出力する。
【００１４】
ＰＩＮダイオードPIN１，PIN１１の直列接続が，自動利得制御回路AGCと接地GNDとの間に接続されている。さらに，ＰＩＮダイオードPIN１，PIN１１の直列接続点がコンデンサを介して自動利得制御回路AGCに入力端と接続されている。したがって，自動利得制御回路AGCで，ＲＦレベルが閾値を超えていると判断する時，出力される直流制御信号によりＰＩＮダイオードPIN１，PIN１１に順方向バイアスが供給される。これにより，ＰＩＮダイオードPIN１，PIN１１がＯＮ状態となり，自動利得制御回路AGCの強入力信号はＰＩＮダイオードPIN１１を通して接地GNDに落とされる。これにより，ＡＧＣ付き高周波増幅器の利得が一定レベルに制御される。
【００１５】
かかるＡＧＣ付き高周波増幅器においても，図１２に示したように，ＰＩＮダイオードPIN１，PIN１１のそれぞれを別のＰＩＮダイオードと並列接続し，ＰＩＮダイオードの許容電流を緩和することが考えられる。しかし，この場合も強入力信号により並列接続されるＰＩＮダイオードが同時に破壊されることが想定される。
【００１６】
かかる強入力信号に対応する技術として，例えば，受信強度が規定値以上の場合に，受信時であっても送受信を切り替えスイッチが送信系回路側に切り替わり，受信回路を保護するという考えが示されている（特許文献３）。
【特許文献１】特開平９−２３２９３２号公報
【特許文献２】特開平１０−１６３９４１号公報
【特許文献３】特開平９−２３２９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし，車載用ＴＶセレクタアンプ等の放送又は，各種信号受信専用装置においては，上記特許文献３に記載の発明は，適用できないものである。したがって，本発明の目的は，上記のＰＩＮダイオードの並列接続構造を有するスイッチ回路及び，自動利得制御増幅器に適用可能な，強信号入力に対しても容易にＰＩＮダイオードを破壊から保護する構成を提供することにある。
【課題を解決するための手段】
【００１８】
上記の本発明の目的を達成する第１の側面は，ＰＩＮダイオードを用いたスイッチ回路であって，高周波入力信号が供給される第１のＰＩＮダイオードと，前記第１のＰＩＮダイオードに並列接続された，前記高周波入力信号の所定の帯域で高インピーダンスを示す容量のキャパシタと第２のＰＩＮダイオードとの直列接続路と，前記第１のＰＩＮダイオードと第２のＰＩＮ ダイオードのアノード側に接続された直流バイアス回路と，前記第１のＰＩＮダイオードと第２のＰＩＮ ダイオードのカソード側に接続されたスイッチ素子を有し，前記スイッチ素子が導通状態とされる時，前記直流バイアス回路から前記第１のＰＩＮダイオード及び第２のＰＩＮダイオードを導通状態とする直流バイアス電流が供給されるように構成されたことを特徴とする。
【００１９】
上記スイッチ回路において，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し直列に高インピーダンスを示す素子が接続されるようにしてもよい。
【００２０】
また，上記において，前記高周波入力信号に対し直列にインピーダンスを示す素子は，抵抗素子で形成されてもよい。
【００２１】
また，上記スイッチ回路において，前記高周波入力信号に対し直列にインピーダンスを示す素子は，インダクタで形成されてもよい。
【００２２】
さらに，上記において，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し並列に低インピーダンスを示す素子が接続されるように形成されてもよい。
【００２３】
さらにまた，上記スイッチ回路において，前記高周波入力信号に対し並列に低インピーダンスを示す素子が，コンデンサで形成されてもよい。
【００２４】
また，前記高周波入力信号に対し並列に低インピーダンスを示す素子が，ローパスフィルタで形成されてもよい。
【００２５】
さらにまた，上記スイッチ回路において，前記第１のＰＩＮダイオードと直列に接続された第３のＰＩＮダイオードと，前記第１のＰＩＮダイオードと第３のＰＩＮダイオードとの直列接続点と，接地との間に接続挿入されたインダクタとコンデンサの直列接続を有し，前記インダクタとコンデンサの直列接続は，前記高周波入力信号の通常レベル入力に対し，高インピーダンスを示し，所定レベル以上の高入力電流に対しバイパス路を形成するように構成してもよい。
【００２６】
上記の本発明の目的を達成する第２の側面は，複数のアンテナのそれぞれに接続されたスイッチ回路を有し，前記スイッチ回路を受信信号レベルに応じて切換制御して受信を有効とするアンテナに切り換えるダイバシティーアンテナ切換回路であって，前記複数のアンテナのそれぞれに接続されたスイッチ回路を請求項１乃至８に記載のいずれかのスイッチ回路で構成し，前記スイッチ回路のスイッチ素子を前記受信信号レベルに応じて閉接して，対応する受信を有効とするアンテナに切り換えることを特徴とする。
【００２７】
上記の本発明の目的を達成する第３の側面は，増幅回路と，前記増幅回路の出力レベルを検知し，前記検知される出力レベルに応じて前記増幅回路の入力レベルを制御する自動利得制御増幅器であって，前記増幅回路への高周波入力信号が供給される第１のＰＩＮダイオードと，
前記第１のＰＩＮダイオードに並列接続された，前記高周波入力信号の所定の帯域で高インピーダンスを示す容量のキャパシタと第２のＰＩＮダイオードとの直列接続路と，前記キャパシタの両端のそれぞれと接地との間で，前記第１のＰＩＮダイオード及び第２のＰＩＮダイオードと順方向に接続された第３及び第４のＰＩＮダイオードと，前記増幅回路の出力レベルを検知し，検知される出力レベルが所定レベル以上である時，前記第１乃至第４のＰＩＮダイオードにバイアス電流を供給する自動利得制御回路を有して構成されることを特徴とする。
【００２８】
さらに，上記自動利得制御増幅器において，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し直列に高インピーダンスを示す素子を接続してもよい。
【００２９】
上記自動利得制御増幅器において，前記高周波入力信号に対し直列にインピーダンスを示す素子が，抵抗素子で形成されてもよい。
【００３０】
上記自動利得制御増幅器において，前前記高周波入力信号に対し直列にインピーダンスを示す素子が，インダクタで形成されてもよい。
【００３１】
上記自動利得制御増幅器において，さらに，前記キャパシタと第２のＰＩＮダイオードとの直列接続路に，前記高周波入力信号に対し並列に低インピーダンスを示す素子が接続されてもよい。
【００３２】
上記自動利得制御増幅器において，前記高周波入力信号に対し並列に低インピーダンスを示す素子が，コンデンサで形成されてもよい。
【００３３】
さらに，上記自動利得制御増幅器において，前前記高周波入力信号に対し並列に低インピーダンスを示す素子が，ローパスフィルタで形成されてもよい。
【発明の効果】
【００３４】
本発明により，簡単な構成で，強入力信号の場合であって，ＰＩＮダイオードの破壊を防止することができる。
【発明を実施するための最良の形態】
【００３５】
以下に図面に従い，本発明の実施の形態例について説明する。なお，実施の形態例は本発明を理解するためのものであり，本発明の技術的範囲がこれに限定されるものではない。
【００３６】
図４は，本発明に従うスイッチ回路の一実施例である。第２図のスイッチ回路との比較において，特徴は，第１のＰＩＮ ダイオードPIN１と第２のＰＩＮ ダイオードPIN２のカソード間にコンデンサＣ１を挿入し，更に，それぞれインダクタL２と抵抗Ｒ２の直列接続及び，インダクタL３と抵抗Ｒ３の直列接続を通してスイッチSWTに接続されている。
【００３７】
コンデンサC1の容量は，実施例として受信帯域７６MHz〜１０８MHzの時，およそ２７pF程度の小さな容量値を有するものである。したがって，第１のＰＩＮ ダイオードPIN１と第２のＰＩＮ ダイオードPIN２の受信信号に対するインピーダンスが異なる，即ち第２のＰＩＮ ダイオードPIN２の入力側インピーダンスが大きくなる。
【００３８】
これにより，強入力信号に対して，第１のＰＩＮ ダイオードPIN１と第２のＰＩＮ ダイオードPIN２の両方が同時に破壊されるという問題が解決され，一方のＰＩＮ ダイオードにスイッチ回路の機能が維持できる。
【００３９】
なお，図において，抵抗Ｒ２，Ｒ３は，第１のＰＩＮ ダイオードPIN１と第２のＰＩＮ ダイオードPIN２の順方向電流のバランスを調整するためのものである。
【００４０】
図５は，本発明に従うスイッチ回路の第２の実施例である。この実施例は，第１の実施例に対し，更に第１のＰＩＮ ダイオードPIN１と第２のＰＩＮ ダイオードPIN２のカソード間に挿入されるコンデンサＣ１に直列に抵抗Ｒ４を接続した例である。この抵抗Ｒ４の接続により第１のＰＩＮ ダイオードPIN１に対し，第２のＰＩＮ ダイオードPIN２の入力側インピーダンスを周波数全域に渉って大きくし，強入力信号に対する保護の強化を図っている。
【００４１】
図６は，本発明に従うスイッチ回路の第３の実施例である。この実施例は，第２の実施例における抵抗Ｒ４をインダクタＬ４に代えた例である。これによりコンデンサＣ１と，インダクタＬ４のインダクタンスとにより周波数選択性を有して第２のＰＩＮ ダイオードPIN２の入力側インピーダンスを大きくすることができる。
【００４２】
図７，図８は，上記の実施例に変更を加えた更に別のスイッチ回路の実施例である。図７は，図４の実施例におけるコンデンサＣ１と第２のＰＩＮダイオード２の接続点と接地ＧＮＤとの間にコンデンサＣ２を挿入した例である。図８は，図６の実施例におけるインダクタＬ４と第２のＰＩＮダイオード２の接続点と接地ＧＮＤとの間にコンデンサＣ２を挿入した例である。
【００４３】
図９は，更に別の実施例である。上記図４乃至図８に示したスイッチ回路の実施例では，第１のＰＩＮダイオードPIN１に対し第２のＰＩＮダイオードPIN２を並列接続し多構成において，第１のＰＩＮダイオードPIN１と第２のＰＩＮダイオードPIN２が同時に断線破壊することにより受信できなくなることを防止するものであった。
【００４４】
これに対し，図９に示す実施例では，強入力信号によりＰＩＮダイオードが短絡破壊され，受信不能となることを防止するための構成である。
【００４５】
このために，第１のＰＩＮダイオードPIN１に第３のＰＩＮダイオードPIN３を直列に接続している。この構成により，強入力信号時は，第３のＰＩＮダイオードPIN３及びインダクタＬ５及びコンデンサＣ３を通って接地ＧＮＤに入力信号が流れる。したがって，これにより第３のＰＩＮダイオードPIN３が短絡状態とされた場合であっても，第１のＰＩＮダイオードPIN１によりスイッチ機能及び受信機能が維持される。
【００４６】
図１０は，上記図４乃至図９のいずれかのスイッチ回路の実施例を用いて構成されるダイバシティーアンテナ切換回路の実施例である。
【００４７】
４つのアンテナANT１〜ANT４のそれぞれに対応する，４つのスイッチ回路が用意される。そして，各スイッチ回路において，上記各実施例におけるスイッチSWTをトランジスタスイッチSWT1〜SWT4で構成している。
【００４８】
デコーダDECからの周期的な切り替え制御信号が順次に４つのスイッチ回路のトランジスタスイッチSWT1〜SWT4を選択的にＯＮとするように与えられる。
【００４９】
選択されたスイッチ回路即ち，選択されたアンテナANTによる受信信号が増幅器AMPを通して復調器DEMに入力される。復調器DEMでは，受信信号レベルが閾値以下になるとき，アンテナ選択信号をデコーダDECに送る。デコーダDECは，アンテナ選択信号をデコードして対応するスイッチ回路のトランジスタスイッチSWTをＯＮ状態にして対応するアンテナANTの出力を有効とする。
【００５０】
図１１は，本発明を図３のＡＧＣ付き高周波増幅器に適用した構成例である。増幅回路AMPの出力を自動利得制御回路AGCに入力し，ＲＦレベルを検出する。自動利得制御回路AGCは，検出したＲＦレベルを閾値と比較し，閾値を超える時に，所定の直流制御信号を出力する。
【００５１】
ＰＩＮダイオードPIN１，PIN１１の直列接続が，自動利得制御回路AGCと接地GNDとの間に接続されている。本実施例においては，更にＰＩＮダイオードPIN２，PIN２１の直列接続をＰＩＮダイオードPIN１，PIN１１の直列接続に並列に挿入している。
【００５２】
また，コンデンサＣ１をＰＩＮダイオードPIN１とＰＩＮダイオードPIN２のカソード間に接続している。かかる構成の概念は，図４のスイッチ回路におけるコンデンサＣ１の挿入と同様である。
【００５３】
図１１に示す構成により，第１のＰＩＮダイオードPIN１に対し，第２のＰＩＮダイオードPIN２の入力側インピーダンスが大きくされている。これにより，強入力信号に対しても，第１及び第２のＰＩＮダイオードPIN１,PIN２が同時に切断破壊されることが回避できる。
【００５４】
かかる点から，ＡＧＣ付き高周波増幅器に対しても，先にスイッチ回路について実施例として説明した図５乃至図９に示す構成例の概念構成が適用可能であることは，容易に想像ができる。
【産業上の利用可能性】
【００５５】
以上図面に従い本発明の実施の形態例を説明したように，本発明により強入力信号時であっても有効に構成素子であるＰＩＮダイオードを保護し，入力信号の受信の継続が可能なスイッチ回路，これを使用するダイバシティーアンテナ切換回路及び，自動利得制御増幅器が提供可能である。
【図面の簡単な説明】
【００５６】
【図１】ＰＩＮダイオードを用いたスイッチ回路を使用するダイバシティーアンテナ切換回路の概念構成を示す図である。
【図２】ダイバシティーアンテナ切換回路に用いられるスイッチ回路ＳＷ１，ＳＷ２・・・ＳＷｎに共通な従来構成例を拡大して示す図である。
【図３】ＰＩＮダイオードを用いたＡＧＣ付き高周波増幅器の一構成例を示す図である。
【図４】本発明に従うスイッチ回路の一実施例を示す図である。
【図５】本発明に従うスイッチ回路の第２の実施例を示す図である。
【図６】本発明に従うスイッチ回路の第３の実施例を示す図である。
【図７】図４の実施例におけるコンデンサＣ１と第２のＰＩＮダイオード２の接続点と接地ＧＮＤとの間にコンデンサＣ２を挿入した例を示す図である。
【図８】図６の実施例におけるインダクタＬ４と第２のＰＩＮダイオード２の接続点と接地ＧＮＤとの間にコンデンサＣ２を挿入した例を示す図である。
【図９】更に別の実施例を示す図である。
【図１０】図４乃至図９のいずれかのスイッチ回路の実施例を用いて構成されるダイバシティーアンテナ切換回路の実施例を示す図である。
【図１１】本発明を図３のＡＧＣ付き高周波増幅器に適用した構成例を示す図である。
【符号の説明】
【００５７】
ＰＩＮ１〜ＰＩＮ４  ＰＩＮダイオード
ＡＮＴ  アンテナ
Ｃ１〜Ｃ２  コンデンサ
Ｌ１〜Ｌ５  インダクタ
ＡＭＰ  増幅器
ＳＷＴ  スイッチ
【図１】
2006352266.tif 000003
【図２】
2006352266.tif 000004
【図３】
2006352266.tif 000005
【図４】
2006352266.tif 000006
【図５】
2006352266.tif 000007
【図６】
2006352266.tif 000008
【図７】
2006352266.tif 000009
【図８】
2006352266.tif 000010
【図９】
2006352266.tif 000011
【図１０】
2006352266.tif 000012
【図１１】
2006352266.tif 000013