(57)【要約】【課題】  半導体装置の実装不良を抑制する。半導体装置の生産性向上を図る。【解決手段】  前記樹脂封止体は、前記各製品形成領域において、前記半導体チップ及び前記複数のボンディングワイヤを覆う第１の部分と、前記第１の部分に連なり、かつ前記第１の部分よりも厚さが薄い第２の部分とを有し、  前記第１の部分は、前記製品形成領域の角部から離間し、  前記第２の部分は、前記製品形成領域の角部に配置されている。【選択図】        図３
2006344898.tif 000002
【特許請求の範囲】
【請求項１】
平面が方形状の配線基板と、
前記配線基板の主面に搭載された半導体チップと、
前記半導体チップの複数の電極パッドと、前記配線基板の複数の電極パッドとを夫々電気的に接続する複数のボンディングワイヤと、
前記配線基板の主面上に形成され、かつ前記半導体チップ及び複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記樹脂封止体は、前記半導体チップ及び前記複数のボンディングワイヤを覆う第１の部分と、前記第１の部分に連なり、かつ前記第１の部分よりも厚さが薄い第２の部分とを有し、
前記第１の部分は、前記配線基板の角部から離間し、
前記第２の部分は、前記配線基板の角部に配置されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の部分は、前記配線基板の周辺から離間し、
前記第２の部分は、前記第１の部分を囲むようにして前記配線基板の周辺から前記第１の部分に亘って形成されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２の部分の厚さは、前記配線基板の主面から前記半導体チップの主面までの高さよりも薄いことを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記樹脂封止体は、複数のフィラーを含む熱硬化性樹脂からなり、
前記第２の部分の厚さは、前記配線基板の主面から前記半導体チップの主面までの高さよりも薄く、前記フィラーの粒径よりも厚いことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記第２の部分の厚さは、０．１ｍｍ〜０．３ｍｍの範囲内であることを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第１の部分は、平面が多角形になっていることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記第１の部分は、平面が円形状になっていることを特徴とする半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記配線基板は、樹脂基板からなることを特徴とする半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記配線基板の主面と反対側の裏面に複数の突起状電極が配置されている事を特徴とする半導体装置。
【請求項１０】
（ａ）スクライブラインで区画され、かつ平面が方形状で形成された複数の製品形成領域を有するマルチ基板を準備する工程と、
（ｂ）前記各製品形成領域に半導体チップを搭載する工程と、
（ｃ）前記各製品形成領域において、前記半導体チップの主面に配置された複数の電極パッドと前記製品形成領域に配置された複数の電極パッドとを複数のボンディングワイヤで夫々電気的に接続する工程と、
（ｄ）前記マルチ配線基板の主面上に、前記各製品形成領域の前記半導体チップと前記複数のボンディングワイヤとを一括して樹脂封止する樹脂封止体を形成する工程とを有し、
前記樹脂封止体は、前記各製品形成領域において、前記半導体チップ及び前記複数のボンディングワイヤを覆う第１の部分と、前記第１の部分に連なり、かつ前記第１の部分よりも厚さが薄い第２の部分とを有し、
前記第１の部分は、前記製品形成領域の角部から離間し、
前記第２の部分は、前記製品形成領域の角部に配置されていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記第１の部分は、前記製品形成領域の周辺から離間し、
前記第２の部分は、前記第１の部分を囲むようにして前記製品形成領域の周辺から前記第２の部分に亘って形成されていることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０に記載の半導体装置の製造方法において、
前記第２の部分は、前記スクライブラインを覆うようにして形成されていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０に記載の半導体装置の製造方法において、
前記第２の部分の厚さは、前記マルチ配線基板の主面から前記半導体チップの主面までの高さよりも薄いことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１０に記載の半導体装置の製造方法において、
前記樹脂封止体は、複数のフィラーを含む熱硬化性樹脂を用いたトランスファモールディング法で形成され、
前記第２の部分の厚さは、前記マルチ基板の主面から前記半導体チップの主面までの高さよりも薄く、前記フィラーの粒径よりも厚いことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０に記載の半導体装置の製造方法において、
前記第２の部分の厚さは、０．１ｍｍ〜０．３ｍｍの範囲内であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１０に記載の半導体装置の製造方法において、
前記第１の部分は、平面が多角形になっていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１０に記載の半導体装置の製造方法において、
前記第１の部分は、平面が円形状になっていることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１０に記載の半導体装置の製造方法において、
前記マルチ配線基板は、樹脂基板からなることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１０に記載の半導体装置の製造方法において、
前記マルチ配線基板の主面と反対側の裏面に、前記各製品形成領域に対応して複数の突起状電極を形成する工程と、
前記スクライブラインに沿って前記マルチ配線基板及び前記樹脂封止体を分割する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２０】
（ａ）スクライブラインによって区画され、平面が方形状で形成された複数の製品形成領域を有するマルチ配線基板を準備する工程と、
（ｂ）前記マルチ配線基板の主面に、前記複数の製品形成領域に対応して複数の半導体チップを実装する工程と、
（ｃ）上型と下型との間に前記マルチ配線基板を配置した時、前記複数の製品形成領域を覆うようにして前記マルチ配線基板の主面上に位置する樹脂封止体成形部を有する成形金型を準備する工程と、
（ｄ）前記成形金型の上型と下型との間に前記マルチ配線基板を配置し、前記樹脂封止体成形部に樹脂を注入することによって前記マルチ配線基板の主面に実装された前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する工程とを有し、
前記樹脂封止体成形部は、前記各製品形成領域において、前記半導体チップを覆う第１の部分と、前記第１の部分に連なり、かつ前記第１の部分よりも前記マルチ配線基板の主面からの高さが低い第２の部分とを有し、
前記第１の部分は、前記製品形成領域の角部から離間し、
前記第２の部分は、前記製品形成領域の角部に配置されていることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の半導体装置の製造方法において、
前記（ｂ）工程は、前記マルチ配線基板の主面に、前記複数の製品形成領域に対応して複数の半導体チップを搭載する工程と、
前記各製品形成領域において、前記半導体チップの複数の電極パッドと、前記半導体チップが搭載された前記製品形成領域の複数の電極パッドとを複数のボンディングワイヤで夫々電気的に接続する工程とを含み、
前記樹脂封止体成形部の前記第１の部分は、前記各製品形成領域において、前記半導体チップ及び前記複数のボンディングワイヤを覆う形状になっていることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２０に記載の半導体装置の製造方法において、
前記第１の部分は、前記製品形成領域の周辺から離間し、
前記第２の部分は、前記第１の部分を囲むようにして前記製品形成領域の周辺から前記第２の部分に亘って形成されていることを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２０に記載の半導体装置の製造方法において、
前記第２の部分は、前記スクライブラインを覆うようにして形成されていることを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２０に記載の半導体装置の製造方法において、
前記第２の部分の高さは、前記マルチ配線基板の主面から前記半導体チップの主面までの高さよりも薄いことを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２０に記載の半導体装置の製造方法において、
前記樹脂封止体成形部に注入する樹脂は、複数のフィラーを含む熱硬化性樹脂であり、
前記第２の部分の高さは、前記マルチ基板の主面から前記半導体チップの主面までの高さよりも薄く、前記フィラーの粒径よりも高いことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造技術に関し、特に、基板に実装された半導体チップをトランスファモールディング法で樹脂封止してなる半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＢＧＡ（Ｂall Ｇrid Ａrray）型や、ＣＳＰ（Ｃhip Ｓize Ｐackage）型等の半導体装置の製造においては、半導体チップを樹脂封止するトランスファ・モールディング技術として、例えば一括モールディング方式が採用されている。一括モールディング方式は、スクライブラインによって区画され、行列状に平面配置された複数の製品形成領域（デバイス領域）を有するマルチ配線基板（多数個取り配線基板）を使用し、各製品形成領域に対応してマルチ配線基板の主面に実装された複数の半導体チップを１つの樹脂封止体によって樹脂封止する方式である。具体的には、各製品形成領域に対応して複数の半導体チップが実装されたマルチ配線基板を成形金型の上型と下型との間に位置決めして型締めした後、封止用キャビティ（樹脂封止体成形部）の中に溶融した熱硬化性樹脂を注入することにより、各製品形成領域に対応して実装された複数の半導体チップを一括して樹脂封止する。樹脂封止工程後のマルチ配線基板及び樹脂封止体は、スクライブラインに沿って分割され、小片化される。
【０００３】
なお、一括モールディング方式については、例えば特開２００３−１０９９８３号公報（特許文献１）に開示されている。
【０００４】
また、特開２００１−３５８６７号公報（特許文献２）には、樹脂封止体のスクライブラインにおける樹脂厚を薄くし、スクライブラインに沿ってマルチ配線基板及び樹脂封止体を分割するダイシング工程において発生する亀裂を抑制する技術が開示されている。
【０００５】
【特許文献１】特開２００３−１０９９８３号公報
【特許文献２】特開２００１−３５８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一括モールディング方式では、各製品形成領域に対応してマルチ配線基板の主面に実装された複数の半導体チップを一括して樹脂封止するため、マルチ配線基板と樹脂封止体との線膨張係数差や樹脂封止体の熱硬化収縮に起因する応力でマルチ配線基板に反りが生じる。この反りは、樹脂封止工程後の基板搬送や、樹脂封止工程後の基板位置決め等において不具合を生じる要因となり、半導体装置の生産性が低下する。
【０００７】
また、上記応力は、マルチ配線基板及び樹脂封止体を分割して小片化した後も各々の小片に残存するため、半導体装置の配線基板においても反りが生じる。この反りは、実装基板に半導体装置を実装する時の実装不良の要因となる。
【０００８】
上記応力は、封止樹脂の体積（厚さ）に影響する。従来の一括モールディング方式では、封止樹脂の厚さが均一であった。そこで、本発明者は、封止樹脂の厚さに着目し、本発明をなした。
【０００９】
本発明の目的は、半導体装置の実装不良を抑制することが可能な技術を提供することにある。
【００１０】
本発明の他の目的は、半導体装置の生産性向上を図ることが可能な技術を提供することにある。
【００１１】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１３】
上記目的は、半導体チップやボンディングワイヤを覆う部分の樹脂厚よりも、それ以外の部分の樹脂厚を薄くすることで達成される。特に、小片化された半導体装置においては、配線基板の角部に応力が集中するため、配線基板の角部における樹脂厚を薄くする。例えば以下のようにする。
【００１４】
（１）；半導体装置は、
平面が方形状の基板と、
前記配線基板の主面に搭載された半導体チップと、
前記半導体チップの複数の電極パッドと、前記配線基板の複数の電極パッドとを夫々電気的に接続する複数のボンディングワイヤと、
前記配線基板の主面上に形成され、かつ前記半導体チップ及び複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記樹脂封止体は、前記半導体チップ及び前記複数のボンディングワイヤを覆う第１の部分と、前記第１の部分に連なり、かつ前記第１の部分よりも厚さが薄い第２の部分とを有し、
前記第１の部分は、前記配線基板の角部から離間し、
前記第２の部分は、前記配線基板の角部に配置されている。
【００１５】
（２）；前記手段（１）において、
前記第１の部分は、前記配線基板の周辺から離間し、
前記第２の部分は、前記第１の部分を囲むようにして前記配線基板の周辺から前記第２の部分に亘って形成されていることを特徴とする半導体装置。
【００１６】
（３）；前記手段（１）において、
前記樹脂封止体は、複数のフィラーを含む熱硬化性樹脂からなり、
前記第２の部分の厚さは、前記配線基板の主面から前記半導体チップの主面までの高さよりも薄く、前記フィラーの粒径よりも厚くなっている。
【００１７】
（４）；半導体装置の製造において、
（ａ）スクライブラインで区画され、かつ平面が方形状で形成された複数の製品形成領域を有するマルチ基板を準備する工程と、
（ｂ）前記各製品形成領域に半導体チップを搭載する工程と、
（ｃ）前記各製品形成領域において、前記半導体チップの主面に配置された複数の電極パッドと前記製品形成領域に配置された複数の電極パッドとを複数のボンディングワイヤで夫々電気的に接続する工程と、
（ｄ）前記マルチ配線基板の主面上に、前記各製品形成領域の前記半導体チップと前記複数のボンディングワイヤとを一括して樹脂封止する樹脂封止体を形成する工程とを有し、
前記樹脂封止体は、前記各製品形成領域において、前記半導体チップ及び前記複数のボンディングワイヤを覆う第１の部分と、前記第１の部分に連なり、かつ前記第１の部分よりも厚さが薄い第２の部分とを有し、
前記第１の部分は、前記製品形成領域の角部から離間し、
前記第２の部分は、前記製品形成領域の角部に配置されている。
【００１８】
（５）；前記手段（４）において、
前記第１の部分は、前記製品形成領域の周辺から離間し、
前記第２の部分は、前記第１の部分を囲むようにして前記製品形成領域の周辺から前記第２の部分に亘って形成されている。
【００１９】
（６）；前記手段（４）において、
前記樹脂封止体は、複数のフィラーを含む熱硬化性樹脂を用いたトランスファモールディング法で形成され、
前記第２の部分の厚さは、前記マルチ基板の主面から前記半導体チップの主面までの高さよりも薄く、前記フィラーの粒径よりも厚くなっている。
【発明の効果】
【００２０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００２１】
本発明によれば、半導体装置の実装不良を抑制することができる。
【００２２】
本発明によれば、半導体装置の生産性向上を図ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００２４】
本実施例１では、ＢＧＡ（Ｂall Ｇrid Ａrray）型半導体装置に本発明を適用した例について説明する。
【００２５】
図１乃至図１２は、本発明の実施例１である半導体装置に係る図であり、
図１は、半導体装置の模式的平面図、
図２は、半導体装置の内部構造を示す透視的平面図、
図３は、半導体装置の内部構造を示す図（（ａ）は図２のａ−ａ線に沿う模式的断面図，（ｂ）は図２のｂ−ｂ線に沿う模式的断面図）、
図４は、図３（ｂ）の一部を拡大した模式的断面図、
図５は、半導体装置の製造に使用されるマルチ配線基板の構成を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）、
図６は、半導体装置の製造において、（ａ）チップ搭載工程及び（ｂ）ワイヤボンディング工程を示す模式的断面図、
図７は、半導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す模式的断面図、
図８は、図７の一部を拡大した模式的断面図、
図９は、図７の成形金型の封止用キャビティの構成を示す模式的平面図、
図１０は、半導体装置の製造において、樹脂封止工程完了後に成型金型からマルチ配線基板を取り出した状態を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）、
図１１は、図１０（ｂ）の一部を拡大した模式的断面図、
図１２は、半導体装置の製造において、（ａ）バンプ形成工程及び（ｂ）小片化工程を示す模式的断面図である。
【００２６】
図２及び図３（（ａ），（ｂ））に示すように、本実施例１の半導体装置１は、インターポーザと呼称される配線基板４の主面に半導体チップ２が実装され、配線基板４の主面と反対側の裏面に突起状電極として例えばボール形状の半田バンプ１０が複数個配置されたＢＧＡ型パッケージ構造になっている。
【００２７】
半導体チップ２は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では例えば正方形になっている。半導体チップ２は、これに限定されないが、主に、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上に設けられた薄膜積層体、この薄膜積層体を覆うようにして設けられた表面保護膜等を有する構成になっている。前記薄膜積層体は、絶縁層、配線層の夫々を複数段積み重ねた構造になっている。前記半導体基板は、例えば単結晶シリコンで形成されている。前記薄膜積層体の絶縁層は、例えば酸化シリコン膜等の絶縁膜で形成されている。前記薄膜積層体の配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００２８】
半導体チップ２は、互いに反対側に位置する主面（回路形成面，素子形成面）及び裏面を有し、半導体チップ２の主面側には集積回路が形成されている。この集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び薄膜積層体に形成された配線によって構成されている。
【００２９】
半導体チップ２の主面には、接続部として例えば複数の電極パッド３（ボンディングパッド）が形成されている。この複数の電極パッド３は、例えば半導体チップ２の各辺に沿って配置されている。また、複数の電極パッド３は、薄膜積層体の最上層の配線層に形成され、表面保護膜に形成されたボンディング開口から露出している。
【００３０】
配線基板４は、その厚さ方向と交差する平面形状が方形状になっており、本実施例１では例えば正方形になっている。配線基板４は、これに限定されないが、例えば、コア材と、このコア材の主面を覆うようにして形成された第１の保護膜と、前記コア材の主面と反対側の裏面を覆うようにして形成された第２の保護膜とを有する構成になっている。前記コア材は、例えば、その主面及び裏面に配線層（導電層）を有する構造になっている。前記コア材は、例えばガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。前記コア材の各配線層は、例えば、Ｃｕを主成分とする金属膜で形成されている。前記第１及び第２の保護膜は、主に前記コア材の表裏面の配線層に形成された配線を保護する目的で形成されている。前記第１及び第２の保護膜としては、例えば絶縁性の樹脂膜（ソルダーレジスト膜）が用いられている。
【００３１】
配線基板４の主面にはチップ搭載領域（素子搭載領域）が配置され、このチップ搭載領域には接着材７を介在して半導体チップ２の裏面が接着固定されている。また、配線基板４の主面には、接続部として例えば複数の電極パッド５が配置されている。本実施例１において、複数の電極パッド５は半導体チップ２（チップ搭載領域）の周囲に配置されている。また、配線基板４の裏面には、接続部として複数の電極パッド（接続用ランド）６が配置され、この複数の電極パッド６には半田バンプ１０が夫々固着されている。
【００３２】
半導体チップ２の複数の電極パッド３は、配線基板４の複数の電極パッド５と夫々電気的に接続されている。本実施例１において、半導体チップ２の電極パッド３と配線基板４の電極パッド５との電気的な接続は、ボンディングワイヤ８で行われている。ボンディングワイヤ８の一端部側は、半導体チップ２の電極パッド３に接続され、ボンディングワイヤ８の一端部側と反対側の他端部側は、配線基板４の電極パッド５に接続されている。
【００３３】
ボンディングワイヤ８としては、例えば金（Ａｕ）ワイヤが用いられている。また、ボンディングワイヤ８の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法が用いられている。
【００３４】
半導体チップ２、複数のボンディングワイヤ８等は、配線基板４の主面側に片面モールディングによって選択的に形成された樹脂封止体９によって樹脂封止されている。樹脂封止体９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー（例えばシリカ）等が添加されたビフェニール系の熱硬化性樹脂で形成されている。
【００３５】
樹脂封止体９及び配線基板４は、ほぼ同一の平面サイズになっており、樹脂封止体９及び配線基板４の側面は面一になっている。本実施例１の半導体装置１は、後で詳細に説明するが、複数の製品形成領域（デバイス領域）を有するマルチ配線基板（多数個取り配線基板）を使用し、このマルチ配線基板の各製品形成領域に対応して実装された複数の半導体チップを一括して樹脂封止する樹脂封止体（一括用樹脂封止体）を形成した後、前記マルチ配線基板及び一括用樹脂封止体を複数の小片に分割することによって形成される。
【００３６】
図１、図３（（ａ），（ｂ））及び図４に示すように、樹脂封止体９は、半導体チップ２及び複数のボンディングワイヤ８を覆う第１の部分９ａと、この第１の部分９ａに連なり、かつ配線基板４の主面からの厚さが第１の部分９ａよりも薄い第２の部分９ｂとを有する構成（ｔ１＞ｔ２）になっている。
【００３７】
第１の部分９ａは、配線基板４の４つの角部４ｓの各々から離間し、第２の部分９ｂは、配線基板４の４つの角部４ｓの各々に配置されている。本実施例１において、第１の部分９ａは、配線基板４の周辺（周縁）４ａから離間し、第２の部分９ｂは、第１の部分９ａを囲むようにして配線基板４の角部４ｓを含む周辺４ａから第１の部分９ａに亘って形成されている。また、第２の部分９ｂの厚さｔ２は、配線基板４の主面から半導体チップ２の主面までの厚さ（高さ）ｔ３よりも薄くなっている。
【００３８】
本実施例１において、樹脂封止体９の第１の部分９ａの厚さｔ１は、例えば０．７ｍｍに設定されている。樹脂封止体９の第２の部分９ｂの厚さｔ２は、例えば０．１ｍｍ〜０．３ｍｍに設定されている。配線基板４の主面から半導体チップ２の主面までの厚さｔ３は、例えば０．３５ｍｍに設定されている。
【００３９】
次に、半導体装置１の製造に使用されるマルチ配線基板について、図５（（ａ），（ｂ））を用いて説明する。
【００４０】
図５（（ａ），（ｂ））に示すように、マルチ配線基板２０は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では長方形になっている。マルチ配線基板２０の主面（チップ搭載面）にはモールド領域（樹脂封止領域）２１が設けられ、このモールド領域２１の中には平面的に配置された複数の製品形成領域（デバイス領域）２４が設けられ、この各々の製品形成領域２４の中にはチップ搭載領域２２が設けられている。チップ搭載領域２２は、マルチ配線基板２０の主面に配置されている。半導体装置１の製造において、各々のチップ搭載領域２２には、半導体チップ２が搭載され、モールド領域２１には、各々の製品形成領域２４に対応して実装された複数の半導体チップ２を一括して樹脂封止する樹脂封止体（一括用樹脂封止体）が形成される。
【００４１】
各製品形成領域２４は、スクライブライン（分離領域）２３によって区画され、基本的に図２に示す配線基板４と同様の構造及び平面形状になっている。配線基板４は、マルチ配線基板２０の複数の製品形成領域２４を個々に小片化することによって形成される。本実施例１において、マルチ配線基板２０は、これに限定されないが、例えば、Ｘ方向に５個，Ｙ方向に２個の行列状（５×２）で配置された計１０個の製品形成領域２４を有する構成になっている。
【００４２】
次に、半導体装置１の製造工程中のモールディング（樹脂封止）工程で使用される成形金型の構成について、図７乃至図９を用いて説明する。なお、成形金型の構成は、成形金型の上型と下型との間にマルチ配線基板を位置決めして型締めした状態で説明する。
【００４３】
図７乃至図９に示すように、成形金型３０は、上下方向（Ｚ方向）に重ね合う上型３０ａ及び下型３０ｂを有し、更に、ポット、カル部、ランナ（樹脂流通路）３１、樹脂注入ゲート３２、封止用キャビティ（樹脂封止体形成部）３３等を有する構成になっている。マルチ配線基板２０は、図７に示すように、上型３０ａの狭持面（合わせ面）と下型３０ｂの狭持面との間に配置され、上型３０ａと下型３０ｂとを型締めした時の型締め力によって狭持固定される。
【００４４】
図９に示すように、ランナ３１、樹脂注入ゲート３２、及び封止用キャビティ３３は、これに限定されないが、例えば上型３０ａ側に設けられ、上型３０ａの狭持面よりも深さ方向に窪む凹部で構成されている。
【００４５】
図７及び図８に示すように、封止用キャビティ３３は、マルチ配線基板２０に各々の製品形成領域２４に対応して実装された複数の半導体チップ２を覆うようにしてマルチ配線基板２０の主面上に位置し、マルチ配線基板２０の複数の製品形成領域２４を一括して覆う大きさ（平面サイズ）で形成されている。封止用キャビティ３３の平面形状は、マルチ配線基板２０の平面形状に対応して長方形になっている。
【００４６】
図８及び図９に示すように、封止用キャビティ３３は、マルチ配線基板２０の各製品形成領域２４において、半導体チップ２及び複数のボンディングワイヤ８を覆う第１の部分３３ａと、第１の部分３３ａに連なり、かつマルチ配線基板２０の主面からの高さ（厚さ）が第１の部分３３ａよりも低い（厚さが薄い）第２の部分３３ｂとを有する構成（ｈ１＞ｈ２）になっている。
【００４７】
第１の部分３３ａは、平面的に製品形成領域２４の４つの角部２４ｓの各々から離間し、第２の部分３３ｂは、平面的に製品形成領域２４の４つの角部２４ｓの各々に配置されている。本実施例１において、第１の部分３３ａは、平面的に製品形成領域２４の角部２４ｓを含む周辺２４ａから離間し、第２の部分３３ｂは、平面的に第１の部分３３ｂを囲むようにして製品形成領域２４の角部２４ｓを含む周辺２４ａから第１の部分３３ａに亘って形成されている。また、第２の部分３３ｂは、平面的にマルチ配線基板２０のスクライブライン２３を覆うようにして形成されている。また、第２の部分３３ｂの高さｈ２は、マルチ配線基板２０の主面から半導体チップ２の主面までの高さｈ３よりも低くなっている（ｈ２＞ｈ３）。
【００４８】
本実施例１において、封止用キャビティ３３の第１の部分３３ａの高さｈ１は、例えば０．７ｍｍ程度に設定されている。封止用キャビティ３３の第２の部分３３ｂの高さｈ１は、例えば０．１〜０．３ｍｍ程度に設定されている。マルチ配線基板２０の主面から半導体チップ２の主面までの高さｈ３は、例えば０．３５ｍｍに設定されている。
【００４９】
ランナ３１は、複数設けられている。複数のランナ３１は、マルチ配線基板２０の一方の長辺に沿って配置されている。複数のランナ３１は、マルチ配線基板２０の外側からマルチ配線基板２０の一方の長辺を横切って封止用キャビティ３３と連なっている。本実施例１において、複数のランナ３１は、封止用キャビティ３３の第２の部分３３ｂに連なっている。
【００５０】
樹脂注入ゲート３２は、ランナ３１と封止用キャビティ３３との連結部に設けられており、ランナ３１と同数設けられている。
【００５１】
次に、半導体装置１の製造について、図６乃至図１２を用いて説明する。
【００５２】
まず、図５に示すマルチ配線基板２０及び図７乃至図９に示す成形金型３０を準備する。
【００５３】
次に、図６（ａ）に示すように、マルチ配線基板２０の複数ある製品形成領域２４の各々のチップ搭載領域２２に、接着材７を介在して半導体チップ２を接着固定する。半導体チップ２の接着固定は、半導体チップ２の裏面がマルチ配線基板２０の主面と向かい合う状態で行う。
【００５４】
次に、マルチ配線基板２０の各製品形成領域２４において、図６（ｂ）に示すように、製品形成領域２４の複数の電極パッド５（図２参照）と、この製品形成領域２４に搭載された半導体チップ２の複数の電極パッド３（図２参照）とを複数のボンディングワイヤ８で夫々電気的に接続する。この工程により、マルチ配線基板２０の主面に複数の製品形成領域２４に対応して複数の半導体チップ２が実装される。
【００５５】
ここで、実装とは、基板に半導体チップが接着固定され、基板の電極パッドと半導体チップの電極パッドとが電気的に接続された状態を言う。本実施例１では、半導体チップ２の接着固定は、接着材７によって行われており、マルチ配線基板２０の電極パッド（５）と半導体チップ２の電極パッド（３）との電気的な接続は、ボンディングワイヤ８によって行われている。
【００５６】
次に、図７及び図８に示すように、成形金型３０の上型３０ａと下型３０ｂとの間にマルチ配線基板２０を位置決めして型締めする。この時、マルチ配線基板２０の位置決めは、マルチ配線基板２０の位置決め孔に成形金型３０のパイロットピンを挿入することによって行われる。また、マルチ配線基板２０は、上型３０ａと下型３０ｂとを型締めした時の型締め力によって挟持固定される。
【００５７】
次に、成型金型３０のポットからランナ３１及び樹脂注入ゲート３２を通して封止用キャビティ３３の中に樹脂を注入する。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー（例えばシリカ）等が添加されたビフェニール系の熱硬化性樹脂を用いる。
【００５８】
この工程において、マルチ配線基板２０の複数の製品形成領域２４に対応してマルチ配線基板２０の主面に実装された複数の半導体チップ２は、封止用キャビティ３３に注入された熱硬化性樹脂によって樹脂封止され、これらを樹脂封止した熱硬化性樹脂が硬化することにより、封止用キャビティ３３の中に一括用の樹脂封止体３５（図１０参照）が形成される。
【００５９】
次に、樹脂封止体３５の硬化を安定させるキュア工程を施した後、成形金型を型開きして、図１０に示すように、成形金型３０からマルチ配線基板２０を取り出す。
【００６０】
ここで、樹脂封止体３５について、図１０及び図１１を用いて説明する。
【００６１】
樹脂封止体３５は、成型金型３０の封止用キャビティ３３の中に樹脂を注入して形成されるため、封止用キャビティ３３の形状とほぼ同一の形状で形成される。従って、本実施例１の樹脂封止体３５は、マルチ配線基板２０の各製品形成領域２４において、半導体チップ２及び複数のボンディングワイヤ８を覆う第１の部分３５ａと、第１の部分３５ａに連なり、かつマルチ配線基板２０の主面からの厚さが第１の部分３５ａ（ｔ１）よりも薄い第２の部分３５ｂ（ｔ２）とを有し（ｔ１＞ｔ２）、第１の部分３５ａは、製品形成領域２４の角部２４ｓを含む周辺２４ａから離間し、第２の部分３５ｂは、第１の部分３５ａを囲むようにして製品形成領域２４の角部２４ｓを含む周辺２４ａから第１の部分３５ａに亘って形成されている。また、第２の部分３５ｂは、スクライブライン２３を覆うようにして形成されている。また、第２の部分３５ｂは、マルチ配線基板２０の主面から半導体チップ２の主面までの厚さ（ｔ３）よりも薄くなっている（ｔ３＞ｔ２）。
【００６２】
次に、図１２（ａ）に示すように、マルチ配線基板２０の主面と反対側の裏面に、各製品形成領域２４に対応して複数の半田バンプ１０を形成する。半田バンプ１０は、これに限定されないが、例えば、マルチ配線基板２０の裏面の電極パッド（図３の電極パッド６参照）上にフラックス材を塗布し、その後、電極パッド上に半田ボールを供給し、その後、半田ボールを溶融して電極パッドとの接合を行うことによって形成される。
【００６３】
次に、半田バンプ形成工程において使用したフラックスを洗浄にて除去し、その後、マルチ配線基板２０の各製品形成領域２４に対応して樹脂封止体３５の上面に、例えば品名、社名、品種、製造ロット番号等の識別マークを、インクジェットマーキング法、ダイレクト印刷法、レーザマーキング法等を用いて形成する。
【００６４】
次に、図１２（ｂ）に示すように、マルチ配線基板２０及び樹脂封止体３５を各製品形成領域２４に対応して複数の小片に分割する。この分割は、図１１（ｂ）に示すように、例えば、ダイシングシート３６に樹脂封止体３５を貼り付けた状態で、マルチ配線基板２０のスクライブライン２３に沿ってマルチ配線基板２０及び樹脂封止体３５をダイシングブレードでダイシングすることによって行われる。この工程により、図１乃至図３に示す半導体装置１がほぼ完成する。
【００６５】
本実施例１において、樹脂封止体３５は、各製品形成領域２４において、半導体チップ２及び複数のボンディングワイヤ８を覆う第１の部分３５ａと、第１の部分３５ａに連なり、かつマルチ配線基板２０の主面からの厚さが第１の部分３５ａよりも薄い第２の部分３５ｂとを有し、第１の部分３５ａは、製品形成領域２４の周辺２４ａから離間し、第２の部分３５ｂは、第１の部分３５ａを囲むようにして製品形成領域２４の周辺から第１の部分３５ａに亘って形成されている。このような構成にすることにより、樹脂封止体３５の樹脂量が削減され、マルチ配線基板２０と樹脂封止体３５との線膨張係数差や樹脂封止体３５の熱硬化収縮に起因する応力で生じるマルチ配線基板２０の反りを抑制することができるため、樹脂封止後の基板搬送や、樹脂封止工程後の基板位置決め等において生じる不具合を抑制することができる。この結果、半導体装置１の生産性向上を図ることができる。
【００６６】
本実施例１において、樹脂封止体９は、図１、図３（（ａ），（ｂ））及び図４に示すように、半導体チップ２及び複数のボンディングワイヤ８を覆う第１の部分９ａと、この第１の部分９ａに連なり、かつ配線基板４の主面からの厚さが第１の部分９ａよりも薄い第２の部分９ｂとを有する構成（ｔ１＞ｔ２）になっている。第１の部分９ａは、配線基板４の周辺（周縁）４ａから離間し、第２の部分９ｂは、第１の部分９ａを囲むようにして配線基板４の周辺４ａから第１の部分９ａに亘って形成されている。このような構成にすることにより、マルチ配線基板２０と樹脂封止体３５との線膨張係数差や樹脂封止体３５の熱硬化収縮に起因する応力で生じる配線基板４の反りを抑制することができるため、実装基板に対する半導体装置の平坦度を確保することができる。この結果、実装基板に半導体装置１を実装する時の実装不良を抑制することができる。
【００６７】
マルチ配線基板２０の反り対策や配線基板４の反り対策は、樹脂封止体の第２の部分（９ｂ，３５ｂ）の厚さを薄くすればするほど有効である。しかしながら、樹脂封止体の樹脂には多数のフィラーが含まれているため、このフィラーの粒径よりも厚さを薄くすると、未充填による成形不良が発生してしまう。一方、樹脂封止体の第１の部分（９ａ，３５ａ）の厚さと第２の部分（９ｂ，３５ｂ）の厚さとの差が小さすぎると、反りの抑制効果が小さくなってしまう。従って、樹脂封止体の第２の部分（９ｂ，３５ｂ）の厚さは、基板の主面から半導体チップ２の主面までの厚さ（高さ）ｔ３よりも薄く、樹脂のフィラーの粒径よりも厚いことが望ましい。フィラーには、樹脂の流動性に応じて粒径が例えば２５μｍ、５０μｍ、７５μｍのものがある。本実施例１では、第２の部分の厚さは、０．１ｍｍ〜０．３ｍｍの範囲内に設定されている。
【００６８】
マルチ配線基板２０と樹脂封止体３５との線膨張係数差や樹脂封止体３５の熱硬化収縮に起因する応力で生じるマルチ配線基板２０の反りは、マルチ配線基板２０の剛性に影響される。基板の厚さが厚いと、基板の反りは程度抑制できるが、近年、半導体装置の薄型化に伴い、基板を薄くする傾向にある。基板の剛性は厚さが薄くなると小さくなる。従って、本実施例１のように樹脂封止体の樹脂の量を減らして基板の反りを抑制することは半導体装置の薄型化においても重要である。
【００６９】
マルチ配線基板及び樹脂封止体を分割して小片化された半導体装置においては、配線基板の角部に応力が集中する。しかしながら、本実施例１の半導体装置１は、樹脂封止体９において、配線基板４の角部４ｓにおける第２の部分９ｂの厚さが薄くなっているため、配線基板４の角部４ｓに集中する応力を緩和することができる。
【実施例２】
【００７０】
図１３乃至図１７は、本発明の実施例２である半導体装置に係る図であり、
図１３は、半導体装置の模式的平面図、
図１４は、半導体装置の内部構造を示す図（（ａ）は図１３のｃ−ｃ線に沿う模式的断面図，（ｄ）は図１３のｄ−ｄ線に沿う模式的断面図）、
図１５は、半導体装置の製造に使用される成型金型の封止用キャビティの構成を示す模式的平面図、
図１６は、半導体装置の製造において、樹脂封止工程完了後に成型金型からマルチ配線基板を取り出した状態を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）、
図１７は、図１６（ａ）のｅ−ｅ線に沿う模式的断面図である。
【００７１】
前述の実施例１では、樹脂封止体９の構成として、第１の部分９ａを囲むようにして配線基板４の周辺４ａから第１の部分９ａに亘って第２の部分９ｂを設けた例について説明したが、本実施例２では、配線基板４の角部４ｓに第２の部分９ｂを選択的に設けた例について説明する。
【００７２】
本実施例２の樹脂封止体９は、図１３及び図１４に示すように、半導体チップ２及び複数のボンディングワイヤ８を覆う第１の部分９ａと、第１の部分９ａに連なり、かつ第１の部分９ａよりも厚さが薄い第２の部分９ｂとを有し、第１の部分９ａは、配線基板４の角部４ｓから離間し、第２の部分９ｂは、配線基板４の角部４ｓに配置されている。第２の部分９ｂは、配線基板４の角部４ｓに選択的に配置され、第１の部分９ａは、配線基板４の角部４ｓを除いた周辺４ａを覆うようにして形成されている。
【００７３】
本実施例２の半導体装置１は、その製造において、図１５に示す成形金型３０を用いることによって形成される。
【００７４】
図１５に示す成形金型３０の封止用キャビティ３３は、マルチ配線基板２０の各製品形成領域２４において、半導体チップ２及び複数のボンディングワイヤ８を覆う第１の部分３３ａと、第１の部分３３ａに連なり、かつマルチ配線基板２０の主面からの高さ（厚さ）が第１の部分３３ａよりも低い（厚さが薄い）第２の部分３３ｂとを有する構成（ｈ１＞ｈ２）になっている。
【００７５】
第１の部分３３ａは、平面的に製品形成領域２４の４つの角部２４ｓの各々から離間し、第２の部分３３ｂは、平面的に製品形成領域２４の４つの角部２４ｓの各々に配置されている。第２の部分３３ｂは、各製品形成領域２４の角部２４ｓを覆うように点在して配置されている。第２の部分３３ｂは、製品形成領域２４の角部２４ｓに隣接するスクライブライン２３を覆うようにして配置され、第１の部分３３ａは、第２の部分３３ｂで覆われたスクライブラインの第１の部分を除く第２の部分を覆うようにして配置されている。
【００７６】
このような成形金型３０を用いて成形された樹脂封止体３５は、図１６及び図１７に示すように、各製品形成領域２４の角部２４ｓに厚さが薄い第２の部分３ｂが配置された構造になる。
【００７７】
このように、本実施例２においても、前述の実施例１と同様に、マルチ配線基板２０と樹脂封止体３５との線膨張係数差や樹脂封止体３５の熱硬化収縮に起因する応力で生じるマルチ配線基板２０の反りを抑制することができるため、樹脂封止後の基板搬送や、樹脂封止工程後の基板位置決め等において生じる不具合を抑制することができる。この結果、半導体装置１の生産性向上を図ることができる。
【００７８】
また、マルチ配線基板２０と樹脂封止体３５との線膨張係数差や樹脂封止体３５の熱硬化収縮に起因する応力で生じる配線基板４の反りを抑制することができるため、実装基板に対する半導体装置１の平坦度を確保することができる。この結果、実装基板に半導体装置１を実装する時の実装不良を抑制することができる。
【００７９】
図１５に示す成形金型３０において、封止用キャビティ３３の第２の部分３３ｂの辺３３ｂ１は、ランナ３１から樹脂注入ゲート３２を通して封止用キャビティ３３内に注入される樹脂の方向Ｓに対して傾斜している。このような構成にすることにより、封止用キャビティ３３を厚さが異なる第１の部分３３ａ及び第２の部分３３ｂで構成しても、各製品形成領域２４の角部２４ｓにおける樹脂の未充填を抑制することができるため、半導体装置の製造歩留まり向上を図ることができる。
【００８０】
なお、樹脂の未充填の抑制は、第１の部分３３ａの平面形状が円形状の場合が最も有効であるが、成形金型の加工技術では第１の部分３３ａの平面形状を円形状にするのは困難である。従って、円形に近い多角形が望ましい。
【００８１】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施例１である半導体装置の模式的平面図である。
【図２】実施例１の半導体装置の内部構造を示す透視的平面図である。
【図３】実施例１である半導体装置の内部構造を示す図（（ａ）は図２のａ−ａ線に沿う模式的断面図，（ｂ）は図２のｂ−ｂ線に沿う模式的断面図）である。
【図４】図３（ｂ）の一部を拡大した模式的断面図である。
【図５】実施例１の半導体装置の製造に使用されるマルチ配線基板の構成を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。
【図６】実施例１の半導体装置の製造において、（ａ）はチップ搭載工程を示す模式的断面図、（ｂ）はワイヤボンディング工程を示す模式的断面図である。
【図７】実施例１の半導体装置の製造において、成形金型にマルチ配線基板を型締めした状態を示す模式的断面図である。
【図８】図７の一部を拡大した模式的断面図である。
【図９】図７の成形金型の封止用キャビティの構成を示す模式的平面図である。
【図１０】実施例１の半導体装置の製造において、樹脂封止工程完了後に成型金型からマルチ配線基板を取り出した状態を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。
【図１１】図１０（ｂ）の一部を拡大した模式的断面図である。
【図１２】実施例１の半導体装置の製造において、（ａ）はバンプ形成工程を示す模式的断面図、（ｂ）は小片化工程を示す模式的断面図である。
【図１３】本発明の実施例２である半導体装置の模式的平面図である。
【図１４】実施例２の半導体装置の内部構造を示す図（（ａ）は図１３のｃ−ｃ線に沿う模式的断面図，（ｄ）は図１３のｄ−ｄ線に沿う模式的断面図）である。
【図１５】実施例２の半導体装置の製造に使用される成型金型の封止用キャビティの構成を示す模式的平面図である。
【図１６】実施例２の半導体装置の製造において、樹脂封止工程完了後に成型金型からマルチ配線基板を取り出した状態を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。
【図１７】図１６（ａ）のｅ−ｅ線に沿う模式的断面図である。
【符号の説明】
【００８３】
１…半導体装置、２…半導体チップ、３…電極パッド、４…配線基板、４ａ…周辺（周縁）、４ｓ…角部、５…電極パッド、６…電極パッド、７…接着材、８…ボンディングワイヤ、９…樹脂封止体、９ａ…第１の部分、９ｂ…第２の部分、１０…半田バンプ、
２０…マルチ配線基板、２１…封止領域、２２…チップ搭載領域、２３…スクライブライン、２４…製品形成領域、２４ａ…周辺（周縁）、２４ｓ…角部、
３０…成形金型、３０ａ…上型、３０ｂ…下型、３１…ランナ、３２…樹脂注入ゲート、３３…封止用キャビティ（樹脂封止体成形部）、３３ａ…第１の部分、３３ｂ…第２の部分、３５…樹脂封止体、３５ａ…第１の部分、３５ｂ…第２の部分。
【図１】
2006344898.tif 000003
【図２】
2006344898.tif 000004
【図３】
2006344898.tif 000005
【図４】
2006344898.tif 000006
【図５】
2006344898.tif 000007
【図６】
2006344898.tif 000008
【図７】
2006344898.tif 000009
【図８】
2006344898.tif 000010
【図９】
2006344898.tif 000011
【図１０】
2006344898.tif 000012
【図１１】
2006344898.tif 000013
【図１２】
2006344898.tif 000014
【図１３】
2006344898.tif 000015
【図１４】
2006344898.tif 000016
【図１５】
2006344898.tif 000017
【図１６】
2006344898.tif 000018
【図１７】
2006344898.tif 000019