(57)【要約】【課題】  ＣＰＵとＲＯＭとメモリカードでバスを共有するシステムにおいて、メモリカード着脱時のノイズによるシステムの誤動作を防止する。【解決手段】  ＣＰＵ、ＲＯＭとメモリカードで共有するバスとは異なるバスにＲＡＭを結線して、メモリカードの着脱をメモリカードの蓋の開閉で検出して、ＲＡＭ上にＲＯＭにあるプログラムコードをコピーしてメモリカード着脱期間中はＣＰＵのアクセス先をＲＡＭにミラーリングさせる。【選択図】  図１
2006244241.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵとプログラムメモリと着脱可能なメモリカードが結線されている第一のバスと上記第一のバスとは異なった第二のバスに結線されたＲＡＭを有したシステムにおいて、メモリカードの着脱準備を知らせる信号を検知する検知手段とメモリマップを切換える手段を有することを特徴とするシステム制御装置。
【請求項２】
第一の請求項のメモリカード着脱準備を検知する検知手段はメモリカード収納装着部の蓋の開閉をスイッチで検出する手段を含むことを特徴とするシステム制御装置。
【請求項３】
第一の請求項のメモリマップ切換え手段はメモリカード着脱準備を検知後に自動的に切換えを行うことを特徴とするシステム制御装置。
【請求項４】
第一の請求項に記載されているメモリマップのＲＡＭ領域のデータが有効かどうか、ＲＡＭ領域に空きがあるかを判別する手段としてフラグを有していることを特徴とするシステム制御装置。
【請求項５】
前記プログラムメモリの内容をＲＡＭ領域にコピー終了後自動的にメモリマップを切換える手段を有することを特徴とするシステム制御装置。
【請求項６】
第五の請求項のコピー手段とはＤＭＡであることを特徴とするシステム制御装置。
【請求項７】
第五の請求項のコピー手段とはＣＰＵを用いてメモリ間コピーを行うことを特徴とするシステム制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカードを記録媒体として用いるデジタルカメラ、携帯電話や携帯情報機器等を構成するシステム制御装置に関する。
【背景技術】
【０００２】
従来、メモリカードとプログラムメモリで共通に使用する共通バスにおいて、メモリカードソケットはトライステートバッファを介して共通バスから電気的に分離することができる。しかしながら、その場合にはトライステートバッファや制御回路が別途必要となり、部品点数の増加やコストの上昇が問題になる。これを解決するための技術として、特開平１０−９７３５７に記載されているように、メモリカードの着脱期間中はバスアクセスをホールドさせて、メモリカード着脱終了後にバスアクセスを再開させる構成にして、メモリカード着脱時のシステムの誤動作を防止している。
【特許文献１】特開平１０−９７３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上記従来技術ではメモリカードの着脱期間中にバスアクセスをホールドさせてしまうので、その間はバスを使用することができないため、システムを制御することが不可能となる。そのため、メモリカードの着脱期間中は、ＣＰＵは他の仕事をすることができなくなり、携帯情報機器であるならばシステムを低消費電力モードに移行して、電池の消耗を防ぐことができなくなるなどの問題があった。
【課題を解決するための手段】
【０００４】
本発明に係るシステム制御装置に於いては、第１に、ＣＰＵとプログラムメモリと着脱可能なメモリカードが結線されている第一のバスと上記第一のバスとは異なった第二のバスに結線されたＲＡＭを有したシステムにおいて、メモリカードの着脱準備を知らせる信号を検知する検知手段とメモリマップを切換える手段を有することを特徴とする。
【０００５】
第２に、メモリカード着脱準備を検知する検知手段はメモリカード収納装着部の蓋の開閉をスイッチで検出する手段を含むことを特徴とする。
【０００６】
第３に、メモリマップ切換え手段はメモリカード着脱準備を検知後に自動的に切換えを行うことを特徴とする。
【０００７】
第４に、メモリマップのＲＡＭ領域のデータが有効かどうか、ＲＡＭ領域に空きがあるかを判別する手段としてフラグを有していることを特徴とする。
【０００８】
第５に、プログラムメモリの内容をＲＡＭ領域にコピー終了後自動的にメモリマップを切換える手段を有することを特徴とする。
【０００９】
第６に、コピー手段とはＤＭＡであることを特徴とする。
【００１０】
第７に、コピー手段とはＣＰＵを用いてメモリ間コピーを行うことを特徴とする。
【００１１】
上記第１の手段により、メモリカードの着脱準備を知らせる信号を検知することにより、ＲＯＭ領域にあるプログラムコードをＲＯＭとは異なるバスに結線されたＲＡＭにコピーして、ＲＯＭをアクセスしているＣＰＵがＲＡＭ上のミラーリングされたプログラムコードをアクセスしてシステムが動作するため、ＣＰＵの動作を停止させることなくシステムの誤動作を回避することができる。
【００１２】
上記第２の手段により、メモリカードの着脱準備を行う時期を検知することができる。
【００１３】
上記第３の手段により、メモリカードの着脱準備を検知後、メモリマップを切換えることにより、メモリカード収納装着部の開閉蓋を開けてメモリカードを着脱するまでに間にＲＯＭ領域をＲＡＭ領域へミラーすることができる。
【００１４】
上記第４の手段により、ＲＡＭ領域にあるプログラムコードがＲＯＭ領域のものと同一かどうか調べる時間とＲＡＭ上の空き領域を調べる時間を大幅に減少させることができる。
【００１５】
上記第５の手段により、ＲＡＭ領域にあるプログラムコードが有効でなかった場合、新たにＲＯＭ領域からコピーすることができる。
【００１６】
上記第６の手段により、ＣＰＵより短時間でプログラムコードをコピーすることができる。
【００１７】
上記第７の手段により、ＤＭＡを有していないシステム制御装置においても、ＣＰＵを用いてＲＯＭ領域のプログラムコードをＲＡＭ領域にコピーすることができる。
【発明の効果】
【００１８】
以上の説明から容易に理解できるように、本発明によれば、請求項１に記載した発明によると、メモリカードの着脱準備を知らせる信号を検知することにより、ＲＯＭ領域にあるプログラムコードをＲＯＭとは異なるバスに結線されたＲＡＭにコピーして、ＲＯＭをアクセスしているＣＰＵがＲＡＭ上のミラーリングされたプログラムコードをアクセスしてシステムが動作するため、ＣＰＵの動作を停止させることなくシステムの誤動作を回避することが可能となる。
【００１９】
請求項２に記載した発明によると、メモリカードの着脱準備する時期を検知することが可能となる。
【００２０】
請求項３に記載した発明によると、メモリカードの着脱準備を検知後、メモリマップを切換えることにより、メモリカード収納装着部の開閉蓋を開けてメモリカードを着脱するまでに間にＲＯＭ領域をＲＡＭ領域へミラーすることが可能となる。
【００２１】
請求項４に記載した発明によると、ＲＡＭ領域にあるプログラムコードがＲＯＭ領域のものと同一かどうか調べる時間とＲＡＭ上の空き領域を調べる時間を大幅に減少させることが可能となる。
【００２２】
請求項５に記載した発明によると、ＲＡＭ領域にあるプログラムコードが有効でなかった場合、新たにＲＯＭ領域からコピーすることが可能となる。
【００２３】
請求項６に記載した発明によると、ＣＰＵより短時間でプログラムコードをコピーすることが可能となる。
【００２４】
請求項７に記載した発明によると、ＤＭＡを有していないシステム制御装置においても、ＣＰＵを用いてＲＯＭ領域のプログラムコードをＲＡＭ領域にコピーすることが可能となる。
【００２５】
かつ、メモリカードとＲＯＭのデータ、アドレスのピンを共通にすることで、ＬＳＩの面積を小さくすることができ、コストを低減することができる。また、ノイズ防止のトライステートバッファが不要となるため面積の削減ができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施例を説明する。
【００２７】
図１は、本発明の実施例のシステム構成を示す図である。３０はシステムの制御を行う１ＣＰＵを含むマイコンである。１はマイコンに搭載されたＣＰＵである。１ＣＰＵは２バスを有していて、４バスコントローラ１＆ＤＭＡ、１８アドレスデコーダと２１バスコントローラ２が接続されている。３はＤＭＡＥＮＤ信号であり、４バスコントローラ１＆ＤＭＡのＤＭＡ転送が終了したことを示す信号である。４バスコントローラ１＆ＤＭＡは内部に５メモリカードＩＦと６ＲＯＭＩＦを有していて、１５バス１を介して８メモリカードと１６ＲＯＭが接続される。７はメモリカード収納装着部であり、内部に８メモリカードが収納される。また、８メモリカード取り出し口には、９開閉蓋が装備されている。９開閉蓋の開閉状態は１０センサで検出する。１０センサで検出した９開閉蓋の開閉状態は１１蓋開閉信号で１２蓋開閉検出部へ送られて、１３コピー開始信号と１４蓋割り込み信号を生成する。１３コピー開始信号は１ＣＰＵの割り込み入力０ｃｈと４バスコントローラ１＆ＤＭＡへ接続される。１４蓋割り込み信号は１ＣＰＵの割り込み入力１ｃｈへ接続される。
【００２８】
１８はアドレスデコーダであり、２バスのアドレス信号をデコードして１９チップセレクト信号１を１６ＲＯＭへ、２０チップセレクト信号２を２３ＲＡＭへそれぞれ供給する。２１はバスコントローラ２であり、２バスと２２バス２のバスブリッジである。２２はバス２であり、バス１に結線されているメモリカード収納装着部へのメモリカードの着脱により発生したノイズの影響を受けないバス構成になっている。２３はバス２に接続されているＲＡＭであり、メモリカードの着脱時にＲＯＭ領域のプログラム領域をミラーリングさせるリザーブ領域を有している。
【００２９】
図２、図３と図４を用いて実施例１の説明を行う。
【００３０】
図２（ａ）（ｂ）は本発明の実施例であるシステムのメモリマップである。図２（ａ）中の１００は通常のメモリマップであり、１０１ＲＯＭ領域は０ｘ００００００００から０ｘ３ＦＦＦＦＦＦＦまで割り当てられ、１０２ＲＡＭ領域は０ｘＦ８００００００から０ｘＦＦＦＦＦＦＦＦまで割り当てられている。１０３はＲＯＭ領域中のプログラム領域であり、メモリカードの９開閉蓋が閉じている状態では、１ＣＰＵは１０３ＲＯＭ領域中のプログラム領域をアクセスする。１０４はリザーブ領域使用フラグであり、ＤＭＡでプログラムをコピーするＲＡＭ領域中の１０５リザーブ領域の空き状況を示すフラグである。
【００３１】
図２（ｂ）中の１１０はメモリカードの着脱期間中におけるメモリマップである。１１１はＲＡＭ領域であり、０ｘＦ８００００００から０ｘＦＦＦＦＦＦＦＦまで割り当てられている。１１２はＲＡＭ領域中のプログラム領域であり、１０５リザーブ領域に１０３ＲＯＭ領域中のプログラム領域からプログラムコードをコピーした領域である。メモリカードの着脱期間中において１ＣＰＵは１１２ＲＡＭ領域中のプログラム領域を１１３ＲＯＭ領域のミラーリングとしてアクセスする。１１３はＲＯＭ領域であり、０ｘ００００００００から０ｘ３ＦＦＦＦＦＦＦまで割り当てられる。１１４はリザーブ領域使用フラグであり、ＤＭＡでプログラムをコピーするＲＡＭ領域の空き状況を示すフラグである。１１４リザーブ領域使用フラグでは１１２ＲＡＭ領域中のプログラム領域として使用中のリザーブ領域に１がセットされている。
【００３２】
図３は本発明の実施例であるシステム制御装置のフローチャートを示す。図３（ａ）は割り込み処理ルーチンを示し、図３（ｂ）はハード処理フローを示す。
【００３３】
Ｓ１は電源ＯＮ時の割り込み、蓋が閉じた時の割り込みで処理が移行する処理ルーチンである。Ｓ２は電源ＯＮ時の割り込みであるかをチェックする分岐処理であり、電源ＯＮ時の割り込みならば、Ｓ３へ処理を分岐して、電源ＯＮ時以外の割り込みであるならば、Ｓ７へ分岐する。Ｓ３はプログラムコードのコピー先である１０５リザーブ領域の空きを示すリザーブ領域使用フラグをチェックして、リザーブ領域を確保する。Ｓ３でリザーブ領域が全て使用不可と判断された場合、はＳ４へ分岐して異常終了処理を行う。ここでリザーブ領域が全て使用不可と判断した場合に異常終了処理を行う理由は、電源ＯＮ時に１０５リザーブ領域が全く使用不可ということはありえないためであり、システムに異常が発生したためであると判断するからである。Ｓ５は異常処理後のルーチン出口である。Ｓ６はＳ３でリザーブ領域使用可と判断された場合に実行される処理であり、システムに異常のない限りＳ３からＳ６へ処理が移行する。Ｓ６ではメモリカードの９開閉蓋が開いた際に１０３ＲＯＭ領域中のプログラム領域から１１２ＲＡＭ領域中のプログラム領域へプログラムコードをコピーするためのＤＭＡの設定とプログラムコピー先のリザーブ領域のアドレスを１８アドレスデコーダに設定する。Ｓ７は９開閉蓋が閉じられた場合の割り込みをチェックする分岐処理であり、蓋が閉じられた場合はＳ８へ処理が分岐し、それ以外はＳ９へ処理が分岐する。Ｓ８は通常の１００メモリマップ（通常）から１１０メモリマップ（メモリカードの着脱期間中）へ切換えを行う処理である。この切換えは、１８アドレスでコーダ内の１９チップセレクト信号１と２０チップセレクト信号２を制御するレジスタにソフト的な書き込みにより行う。
【００３４】
図３（ｂ）はハード処理のフローを示したものであり、Ｓ３０はハード処理の開始を意味するものであり、割り込みルーチンへの入り口ではない。Ｓ３１はメモリカードの９開閉蓋が開いた時に、１３コピー開始信号がＨｉｇｈレベルとなり、この信号をトリガとしてＤＭＡでコピーを行う処理を示したものである。Ｓ３１では、ＲＯＭ領域中のプログラムをＲＡＭ領域へコピーする。Ｓ３１でのＤＭＡを用いたプログラムのコピーが終了すると、３ＤＭＡＥＮＤ信号がＨｉｇｈレベルとなり、この信号をトリガとして１８アドレスデコーダはチップセレクト信号１をＬｏｗレベルに、チップセレクト信号２をＨｉｇｈレベルにして１０３ＲＯＭ領域中のプログラム領域と１１２ＲＡＭ領域中のプログラム領域を切替え、ＲＯＭ領域をミラーリングする。ここでミラーリングとは、１ＣＰＵは１０３ＲＯＭ領域中のプログラム領域をアクセスしているつもりでも、１８アドレスデコーダによってメモリマップを変更したために、例えばＲＯＭ領域の０ｘ３０００００００をアクセスしても、実際のアクセス先は０ｘＦ９００００００となる。
【００３５】
図４は本発明の実施例であるシステム制御装置のタイミングチャートを示す。１１蓋開閉信号、１４蓋割り込み信号と１３コピー開始信号はメモリカードの９開閉蓋が閉じているときはＬｏｗレベルであり、９開閉蓋が開いているときにはＨｉｇｈレベルになる信号である。２バスはシステムのメインバスである。３ＤＭＡＥＮＤ信号は４バスコントローラ１＆ＤＭＡのＤＭＡ転送が終了した後にＨｉｇｈレベルになる信号である。１９チップセレクト信号１と２０チップセレクト信号２はそれぞれＨｉｇｈアクティブな信号である。
【００３６】
ここで、メモリカードの９開閉蓋の開閉によりメモリマップが１００メモリマップ（通常）と１１０メモリマップ（メモリカードの着脱期間中）に切換る仕組みをまとめる。メモリカードの９開閉蓋が開くと１１蓋開閉信号と１３コピー開始信号はそれぞれＨｉｇｈレベルとなり、ＤＭＡによるＲＯＭ領域からＲＡＭ領域へプログラムコードのコピーが行われる。ＤＭＡ転送が終了すると、３ＤＭＡＥＮＤ信号がＨｉｇｈレベルとなり、１９チップセレクト信号１がＬｏｗレベルとなり、２０チップセレクト信号２がＨｉｇｈレベルとなり、ＲＯＭ領域とＲＡＭ領域がミラーリングされた状態になる。ここまでが、９開閉蓋が閉じた状態から開いた状態へ変化した時のシステムの動きである。
【００３７】
次に、メモリカードの９開閉蓋が開いている状態から閉じた場合の動作を説明する。９開閉蓋が閉じられると１１蓋開閉信号と１４蓋割り込み信号がそれぞれＬｏｗレベルとなり、１４蓋割り込み信号により、１ＣＰＵへ割り込みをかける。１ＣＰＵは割り込みルーチン内の処理で３ＤＭＡＥＮＤ信号をＬｏｗレベルにすると、１８アドレスデコーダは１９チップセレクト信号１をＨｉｇｈレベルに、２０チップセレクト信号２をＬｏｗレベルにして、１ＣＰＵのプログラムコードのアクセス先をＲＯＭ領域に切換える。メモリマップの切換えは例えば、アドレスのｂｉｔ３１、２９、２８、２７を反転させるとアドレスは０ｘ４０００００００から０ｘＦ８０００００となり、ミラーリングを実現することができる。
【００３８】
ここで、実施例１をまとめると、メモリカードの着脱準備を知らせる信号を検知することにより、ＲＯＭ領域にあるプログラムコードをＲＯＭとは異なるバスに結線されたＲＡＭにコピーして、ＲＯＭをアクセスしているＣＰＵがＲＡＭ上のミラーリングされたプログラムコードをアクセスしてシステムが動作するため、ＣＰＵの動作を停止させることなくシステムの誤動作を回避することができる。この際、コピー先の領域が空いているかをフラグによって監視できるので、すみやかにコピー開始できる。
【００３９】
次に、図５、図６を用いて実施例２の説明を行う。
【００４０】
図５はＲＯＭ領域からＲＡＭ領域へのプログラムコードのコピーを４バスコントローラ１＆ＤＭＡのＤＭＡを用いずに１ＣＰＵを用いておこなった場合のシステム制御フローチャートである。１３コピー開始信号がＨｉｇｈレベルになったときに１ＣＰＵに対して９開閉蓋が開いたことによる割り込みをかけてＳ１００割り込みルーチンへ処理を移行する。同様に、１４蓋割り込み信号がＬｏｗレベルになったときに１ＣＰＵに対して９開閉蓋が閉じたことによる割り込みをかけてＳ１００割り込みルーチンへ処理を移行する。Ｓ１０１では電源ＯＮ時の割り込みかどうかをチェックして、電源ＯＮ時ならばＳ１０２へ分岐し、電源ＯＮ時でなければＳ１０６へ移行する。Ｓ１０２はプログラムコードのコピー先である１０５リザーブ領域の空きを示す１０４リザーブ領域使用フラグをチェックして、リザーブ領域を確保する。Ｓ１０２でリザーブ領域が全て使用不可と判断された場合、はＳ１０３へ分岐して異常終了処理を行う。Ｓ１０４は異常処理後のルーチンの出口である。Ｓ１０５はリザーブ領域を確保するために１０４リザーブ領域使用フラグを使用中へセットする処理である。Ｓ１０６は９開閉蓋が開いたかどうかをチェックする処理であり、９開閉蓋が開いた場合はＳ１０７へ処理を移行し、その他の場合はＳ１０９へ処理を移行する。Ｓ１０７は１ＣＰＵを使用してＲＯＭ領域からＲＡＭ領域へプログラムのコピーを行う処理である。Ｓ１０８はメモリカード着脱期間中のメモリマップへ切換える処理であり、１８アドレスデコーダ内のレジスタを１ＣＰＵでアクセスして書き換えることにより、メモリマップの切換えを行う。Ｓ１０９は９開閉蓋が閉じたかどうかをチェックする処理であり、９開閉蓋が閉じたならばＳ１１０へ処理が分岐し、それ以外の場合はＳ１１１へ処理が移行する。Ｓ１１０は９開閉蓋が閉じられた場合、通常のメモリマップへ切換える処理であり、１８アドレスデコーダ内のレジスタを１ＣＰＵでアクセスして書き換えることにより、メモリマップの切換えを行う。Ｓ１１１は割り込み処理ルーチンの出口である。
【００４１】
図６はＲＯＭ領域からＲＡＭ領域へのプログラムコードのコピーを４バスコントローラ１＆ＤＭＡのＤＭＡを用いずに１ＣＰＵを用いておこなった場合のシステム制御タイミングチャートである。１１蓋開閉信号は９開閉蓋が閉じている場合Ｌｏｗであり、９開閉蓋が開いている場合はＨｉｇｈである。９開閉蓋が開いた場合、１１開閉蓋信号はＨｉｇｈとなり、１３コピー開始信号もＨｉｇｈとなる。１３コピー開始信号のＬｏｗからＨｉｇｈになる立ち上がりエッジで１ＣＰＵの９開閉蓋が開いたことを割り込みにより通知して、割り込み処理ルーチンへ処理を移行して、１ＣＰＵによるＲＯＭ領域からＲＡＭ領域へのプログラムコードのコピーと１８アドレスデコーダの１９チップセレクト信号１と２０チップセレクト信号２の切換えを行う。９開閉蓋が閉じられた場合、１１開閉蓋信号はＬｏｗとなり、１４蓋割り込み信号もＬｏｗになる。１４蓋割り込み信号のＨｉｇｈからＬｏｗになる立下りエッジで１ＣＰＵの９開閉蓋が閉じたことを割り込みにより通知して、割り込み処理ルーチンへ処理を移行して、１８アドレスデコーダの１９チップセレクト信号１と２０チップセレクト信号２の切換えを行い、通常動作に戻る。
【００４２】
実施例２において、９開閉蓋が開いたことによる割り込み処理で、リザーブ領域使用フラグでリザーブ領域に存在するプログラムコードが有効かどうか確認して、有効ならばＤＭＡ、或いはＣＰＵによるＲＯＭ領域からプログラムコードのコピーは行わないで、メモリマップの切換えを行う構成にすることもできる。また、１回でもメモリカードの着脱を行えば、ＲＡＭ領域にプログラムコードはコピーされる。あるいは、システムの起動時にＲＯＭ領域からＲＡＭ領域にコピーをしておけば、９開閉蓋が開くたびにプログラムコードをコピーする必要は無くなるので、９開閉蓋が開いてからＲＯＭ領域がＲＡＭ領域へミラーリングされる時間が大幅に短縮できる。
【００４３】
ここで、実施例２をまとめると、ＤＭＡを有していないシステム制御装置においても、ＣＰＵを用いてＲＯＭ領域のプログラムコードをＲＡＭ領域にコピーすることにより、メモリカードの着脱準備を知らせる信号を検知することにより、ＲＯＭ領域にあるプログラムコードをＲＯＭとは異なるバスに結線されたＲＡＭにコピーして、ＲＯＭをアクセスしているＣＰＵがＲＡＭ上のミラーリングされたプログラムコードをアクセスしてシステムが動作するため、ＣＰＵの動作を停止させることなくシステムの誤動作を回避することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施例のシステム構成図である。
【図２】本実施例１における通常のメモリマップ及びメモリカードの着脱期間中におけるのメモリマップの一例である。
【図３】本実施例１の割り込み処理及びハード処理部のフローチャートである。
【図４】本実施例１のタイミングチャートである。
【図５】本実施例２の割り込み処理フローチャートである。
【図６】本実施例２のタイミングチャートである。
【符号の説明】
【００４５】
１  ＣＰＵ
２  バス
３  ＤＭＡＥＮＤ信号
４  バスコントローラ１＆ＤＭＡ
５  メモリカードＩＦ
６  ＲＯＭＩＦ
７  メモリカード収納装着部
８  メモリカード
９  開閉蓋
１０  センサ
１１  蓋開閉信号
１２  蓋開閉検出部
１３  コピー開始信号
１４  蓋割り込み信号
１５  バス１
１６  ＲＯＭ
１８  アドレスデコーダ
１９  チップセレクト信号１
２０  チップセレクト信号２
２１  バスコントローラ２
２２  バス２
２３  ＲＡＭ
３０  システム
１００  通常のメモリマップ
１０１  ＲＯＭ領域
１０２  ＲＡＭ領域
１０３  ＲＯＭ領域中のプログラム領域
１０４  リザーブ領域使用フラグ（０：未使用、１：使用中）
１０５  リザーブ領域
１１０  メモリカードの着脱期間中におけるメモリマップ
１１１  ＲＡＭ領域
１１２  ＲＡＭ領域中のプログラム領域
１１３  ＲＯＭ領域
１１４  リザーブ領域使用フラグ（０：未使用、１：使用中）
【図１】
2006244241.tif 000003
【図２】
2006244241.tif 000004
【図３】
2006244241.tif 000005
【図４】
2006244241.tif 000006
【図５】
2006244241.tif 000007
【図６】
2006244241.tif 000008