(57)【要約】【課題】デジタル回路が同一装置内に実装され、該デジタル回路が発生する電磁雑音が、該高周波回路に混入し、通信特性が劣化する【解決手段】  電磁雑音源であるデジタル回路の動作の基準となるクロックが与えるタイミングに応じて入力端子に印加された信号をサンプリングすることにより入力信号に含まれるクロック周波数の基本波およびその高調波成分の信号レベルを抑制し、出力端子に出力信号を発生する同期型周波数除去フィルタを用いることによって、高周波信号に混入する該デジタル回路の電磁雑音成分の混入を低減し、良好な通信特性あるいは計測性能を得る。【選択図】図１
2006101250.tif 000002
【特許請求の範囲】
【請求項１】
デジタル回路を含むＩＣチップを備えた電子装置であって、
該ＩＣチップ外の回路として、該ＩＣチップのクロック周波数の基本周波数およびその高調波の信号レベルを抑制する処理を行う回路を備えていることを特徴とする電子装置。
【請求項２】
請求項１において、
前記信号レベルを抑制する処理を行う回路は、
前記ＩＣチップのクロック周波数と同じクロック信号を受け取り、そのクロック信号が与えるタイミングに応じて信号をデジタル処理するものであることを特徴とする電子装置。
【請求項３】
請求項１において、
前記信号レベルを抑制する処理を行う回路は、
クロック入力端子から入力されたクロック信号が与えるタイミングに応じて信号入力端子に入力された入力信号をサンプリングするサンプリング回路と、該入力信号に含まれるクロック周波数の基本周波数およびその高調波成分の信号レベルを抑制する回路と、を備えていることを特徴とする電子装置。
【請求項４】
請求項１から３の電子装置において、
前記信号レベルを抑制する処理を行う回路は、前記ＩＣチップとは異なるＩＣチップで構成されていることを特徴とする電子装置。
【請求項５】
信号入力端子と、信号出力端子と、該入力信号端子に入力された信号を増幅して該出力端子に出力する半導体装置において、
クロック信号入力端子を有し、
クロック信号入力端子に入力されたクロック信号の基本周波数およびその高調波成分の信号レベルを抑制する回路を有することを特徴とした半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置内に存在するデジタルＩＣチップによって生じるノイズを抑える技術に関する。
【背景技術】
【０００２】
周波数除去フィルタは、電子装置において所望の周波数成分以外に他の電子回路から混入する電磁雑音を除去し、良好な無線性能など装置としての機能を良好に働かせる目的で用いられる。
【０００３】
例えば、携帯電話などでは、本来の微弱な無線信号を受信し、通信情報を取り出すために増幅回路を設けたり、検波回路を設けたりすることが一般的である。
【０００４】
しかし、近年マルチメディア対応用に高速のCPUやDSPといったデジタル回路を備えたＩＣチップが同一装置内に実装され、該デジタル回路が発生する電磁雑音が、該高周波回路に混入し、通信特性が劣化するという問題が発生している。
【０００５】
雑音を除去する方法として、特定の雑音周波数成分のみ除去するフィルタを実装したり、電磁雑音源であるデジタル回路をシールドしたりするといった方法が取られていた。
【０００６】
その一例が特開昭６２−１１６０９５号公報（特許文献１）に記載されている。
【０００７】
【特許文献１】特開昭６２−１１６０９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来の方法は、特定の雑音周波数成分のみ除去しようとするものであり、その雑音発生源の駆動特性を考慮した雑音抑制がなされていなかった。
【０００９】
そのため、効率よく雑音を抑制することができなかった。
【００１０】
本発明の目的は、電子装置内で処理される信号の雑音を効率よく抑制することにある。
【課題を解決するための手段】
【００１１】
本発明者らは、上述したように、ＣＰＵやＤＳＰといった高速なデジタルＩＣチップが大きな雑音発生源である点に着目し、特に、その駆動特性を雑音抑制に用いる方法を検討し、上記目的を解決した。
【００１２】
その代表的な手段は、入力されたクロック信号を基にそのクロックの基本周波数及び高調波の信号を抑制するフィルタ回路と、該フィルタ回路に他のデジタルＩＣチップに入力されるクロック信号を分配して入力する回路とを備えるようにするものがある。
【００１３】
なお、フィルタ回路の実装形態としては、別のＩＣチップ内の回路として実装する形態や、雑音信号源となったＩＣチップ内の回路に混載する形態や、実装回路基板上に複数の素子や配線で構成する形態がある。
【発明の効果】
【００１４】
本発明によれば、効率よく雑音を抑制できる。
【発明を実施するための最良の形態】
【００１５】
ＣＰＵやＤＳＰといった高速なデジタルＩＣチップが大きな雑音発生源である点に着目した結果考え出されたデジタルＩＣチップの駆動特性を雑音抑制に用いる方法の具体的な態様を次に示す。
【実施例１】
【００１６】
図１は、実施例１の電子装置の機能ブロックである。
【００１７】
電子装置１００は本実施例の場合、携帯電話である。この携帯電話は、高周波アンプ１０１、ＣＰＵ１０２、メモリ１０３、ベースバンド信号処理回路１０４、クロック発生器１０６、ディスプレイ１０５、サンプルホールド回路（フィルタ）２００を備えている。
【００１８】
電波は、アンテナ（図示せず）で受信され、信号となってアンテナに入力端子が接続されている高周波アンプ１０１に入力される。高周波アンプ１０１は信号を増幅して出力端子から出力する。
【００１９】
増幅された信号は、サンプルホールド回路２００の入力端子に入力される。サンプルホールド回路２００は、ノイズを抑制し、その抑制された信号を出力端子から出力する。
【００２０】
ノイズが抑制された信号は、ベースバンド信号処理回路１０４の入力端子に入力される。ベースバンド信号処理回路１０４は、入力された信号を復調し、出力端子から復調されたデータ信号を出力する。
【００２１】
ここで出力された音声や画像といった情報を表すデータ信号に基づき液晶表示部１０５に情報（信号）が伝えられる。
【００２２】
これらの処理はＣＰＵ１０２が、メモリ１０３を含む他のデバイスと連携して行う。そのため、サンプルホールド回路２００はクロック信号用の入力端子を備え、クロック発生器１０６とそのクロック信号用の入力端子とクロック発生器１０６との間が配線で接続されている。
【００２３】
このサンプルホールド回路２００の機能を図２−４を用いて説明する。
【００２４】
図３に電磁雑音の発生原理図を、図２にこのサンプルホールド回路２００のブロック図を、図４にサンプルホールド回路のフィルタ回路図を示す。
【００２５】
図３は、９００ＭＨｚ帯の無線信号を用いる携帯電話の内部に、４０ＭＨｚのクロック信号で動作するＣＰＵ１０２が搭載された例である。
【００２６】
クロック発生器１０６からＣＰＵ１０２にクロック信号が入力されると、ＣＰＵ１０２の内部回路及び素子の駆動によってＣＰＵ１０２のデータ信号あるいは電源配線に電磁雑音が発生する。これらの電磁雑音は、空中あるいは配線基板のグランドパターン、電源配線などを介して筐体内部を伝播し、高周波アンプ１０１の信号に混入する。このとき装置内電磁雑音の周波数スペクトルは図中２のようになり、４０ＭＨｚの２０数倍の高調波成分は９００ＭＨｚ帯の信号と区別がつかなくなり、無線機能が劣化する。具体的には、感度の低下であったり、雑音混入によるデータ化けが発生する。
【００２７】
この混入した雑音を抑制するのがサンプルホールド回路２００である。
【００２８】
図２で示すように、サンプルホールド回路２００には、高周波アンプ１０１で増幅された高周波信号と、ＣＰＵ１０２にクロック信号２０１を供給しているクロック発生器１０６から同じクロック信号２０１が入力され、雑音が抑制された出力信号が出力される。
【００２９】
具体的には、図４のように、信号の入力端子と出力端子との間に、一方が結線され、他方が、他方が接地され、その間にキャパシタ２０２を備え、そのキャパシタ２０２と結線との間をスイッチングするスイッチ２０３とを備え、該スイッチ２０３はクロック信号２０１が入力され、そのクロック信号でスイッチ２０３が制御されるようになっている。
【００３０】
このスイッチ２０３の制御は、図示していないが、クロック信号２０１の基本周波数及び高調波成分を取り出し、その基本周波数及び高調波の周波数でキャパシタと入力端子と出力端子間の回路との接続をオンにし、それ以外のタイミングではオフにするように制御する。
【００３１】
このように、制御されたサンプルホールド回路２００は、クロック信号の基本周波数と高調波の周波数ではスイッチがオンに切り替わった状態となり、キャパシタに充電されるように電流が流れるので、出力端子へ流れる電流値が小さくなり、ノイズを抑制できるようになっている。
【実施例２】
【００３２】
図５は、高周波アンプにサンプルホールド機能を備えたさせた回路ブロック図である。
【００３３】
高周波アンプ２１０は、初段のアンプ２１１と過大信号による飽和を避けるためのＡＧＣ（Auto Gain Control）アンプ２１２および、スイッチ２０３、キャパシタ２０２を備えた構成である。
【００３４】
本実施例の高周波アンプ２１０の特徴は、クロック入力端子２０１を有し、内部でクロック２０１に同期してスイッチ２０３とキャパシタ２０２を用いてサンプルアンドホールドすることによりクロック周波数ｆ１の高調波成分を除去する点にある。
【００３５】
この高周波アンプ２１０は、図１の高周波アンプ１０１の代わりに用いるとともに、図１のサンプルホールド回路２００を用いず、高周波アンプ１０１の出力端子をベースバンド信号処理回路１０４の入力端子に接続して用いる。
【００３６】
この形態でも装置内部の電磁雑音による不具合の発生しない良好な無線回路を構成できる。
【図面の簡単な説明】
【００３７】
【図１】図１は、実施例１の電子装置の機能ブロック図である。
【図２】図２は、サンプルホールド回路２００のブロック図である。
【図３】図３は、電磁雑音の発生原理図である。
【図４】図４は、サンプルホールド回路の概要図である。
【図５】図５は、高周波アンプにサンプルホールド機能を備えたさせた回路ブロック図である。
【符号の説明】
【００３８】
１・・・アンテナ、２・・・装置内電磁雑音の周波数スペクトル、１００・・・電子装置、１０１・・・高周波アンプ、１０２・・・ＣＰＵ（ＩＣチップ）、１０３・・・メモリ、１０４・・・ベースバンド信号処理回路（ＩＣチップ）、１０５・・・液晶表示部、１０６・・・クロック発生回路、２００・・・サンプルホールド回路、２０１・・・クロック信号、２０２・・・キャパシタ、２０３・・・スイッチ
【図１】
2006101250.tif 000003
【図２】
2006101250.tif 000004
【図３】
2006101250.tif 000005
【図４】
2006101250.tif 000006
【図５】
2006101250.tif 000007