(57)【要約】【課題】  ＳＴＩの熱処理を窒素雰囲気で行う技術を用いた場合、熱処理時に付随して発生する第１のゲート層３０１とシリコン基板１０１の界面での窒化シリコン層５０１の発生を抑えることができなくなる。窒化シリコン層５０１の層厚は小さいため、平坦な部分では第２のゲート層４０１は問題なく形成されるが、形状が平坦ではないＳＴＩ領域２０２の近傍では窒化シリコン層５０１の影響で酸化速度が低下し、第２のゲート層４０１には部分的にゲート層厚が薄い領域が生じ、第２のゲート層４０１の信頼性が低下する。【解決手段】  Ａｒ雰囲気中でＳＴＩの熱処理を行う。熱処理時に付随して発生する第１のゲート層３０１とシリコン基板１０１の界面での窒化シリコン層５０１の発生を抑えることができるため、第２のゲート層４０１のゲート層厚の均一性が高くなり、第２のゲート層４０１の信頼性を確保することができる。【選択図】      図５
2006269883.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコンからなるウェハ上に形成され、酸化シリコンから成る浅溝分離型の素子分離層の熱処理方法であって、
（１）前記素子分離層上に位置する導体層に電位が与えられた場合に、前記素子分離層と前記ウェハとの界面での反転層発生を防止することで電気的なリークを抑制可能な前記浅溝の深さを有する前記素子分離層を形成する工程と、
（２）第１の酸化熱処理により第１のゲート層を形成する工程と、
（３）前記第１の酸化熱処理により応力が加わった前記酸化シリコン層の応力を緩和する熱処理であって、前記第１のゲート層と前記単結晶シリコン部との界面に発生し、前記ウェハの酸化を阻害する副次的生成物の発生を防止するために、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは混合ガスの雰囲気中で、
１０００℃での処理では１８０分以上、
１０５０℃での処理では９０分以上、
１１００℃での処理では４０分以上、
１２００℃での処理では２０分以上、
の時間熱処理を行う工程と、
（４）第２のゲート層厚を有する第２のゲート層を形成する領域にある、前記第１のゲート層を除去する工程と、
（５）第２の酸化熱処理により前記第２のゲート層を形成する工程と、
を有することを特徴とする浅溝分離型の素子分離層の熱処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浅溝分離型の素子分離層の熱処理方法に関し、特に結晶欠陥の発生を抑えるために素子分離層にかかる応力を緩和するための浅溝分離型の素子分離層の熱処理方法に関する。
【背景技術】
【０００２】
酸化シリコン層を用いた浅溝分離型の素子分離（以下、「ＳＴＩ」と略記）方法は、ＬＯＣＯＳ（LOCal Oxidation of Silicon：局所酸化したシリコン）を用いた素子分離方法に比べ、狭い面積で素子分離が行える特徴があることから素子の微細化に適しており、素子分離方法の主力となってきている。
【０００３】
しかし、ＳＴＩはＬＯＣＯＳに比べ、狭い領域に酸化シリコン層を形成するため、応力を緩和する領域が小さくなり、酸化シリコン層に応力が残り易く、応力に依存した欠陥が発生し易いという問題点がある。
【０００４】
また、ＳＴＩの製造工程では、シリコン基板を直接エッチングして浅溝状に加工する工程があり、シリコン基板が直接エッチングされた部分には、エッチング起因の欠陥も生じる場合がある。
【０００５】
そのため、前記酸化シリコン層に隣接するシリコン基板には、前記酸化シリコン層の応力に依存した欠陥や、シリコン基板のエッチングに起因する欠陥が生じることとなり、前記欠陥に起因する漏れ電流が発生し、素子分離が不完全なものとなるおそれがあった。
【０００６】
そこで、特許文献１に記載されているように、ＳＴＩ内部を酸化シリコンで充填した後、１０００〜１２００℃のドライ酸化雰囲気で熱処理を行い、ＳＴＩ中の酸化シリコン層にかかる応力に起因する欠陥と、シリコン基板のエッチングに起因する欠陥とを修復し、両欠陥に起因する漏れ電流を抑制している。
【０００７】
また、上記と同様な目的を達成するために、他の公知技術では、ＳＴＩを形成した後、第１のゲート層厚を有する第１ゲート酸化熱処理後に、ＳＴＩ領域の熱処理を窒素雰囲気で行う。
【０００８】
ＳＴＩ構造を形成した後、層厚１５ｎｍ程度の第１のゲート酸化層を形成する酸化熱処理を行うと、ＳＴＩを構成する酸化シリコン層を通して、第１のゲート酸化に伴う酸化種が、ＳＴＩの酸化シリコン層に隣接するシリコン基板に到達し、シリコン基板が酸化されることでおよそ２倍に体積が増加し、圧縮応力が発生する。
【０００９】
この状態で１０００〜１２００℃で窒素雰囲気中での熱処理を行うことで、酸化シリコン層に粘性流動を起こさせることで、ＳＴＩに接しているシリコン基板にかかる応力を緩和し、該応力に起因する漏れ電流を抑制している。
【００１０】
前記後者の技術を用いた後、第２のゲート層厚を有するゲート層を形成する場合には、第２のゲート層厚が必要な部分にある、第１のゲート層をエッチングして除去し、例えば３．５ｎｍ程度の第２のゲート層厚を有する領域を新たに形成することで実現する。
【００１１】
【特許文献１】特開２００３−３１６７９号公報（第４〜６頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記した前者の技術では、ＳＴＩ内部に酸化シリコン層を充填した後で応力緩和のための熱処理を行うため、ＳＴＩ内部に酸化シリコン層を充填した後に行われる、第１のゲート酸化層を形成する工程で生じる応力については緩和されず応力起因の欠陥が発生するという問題点があった。
【００１３】
また、上記した後者の技術では、第２のゲート層の寿命特性が悪くなる現象が発生する。この現象は応力緩和のための熱処理時間が長くなることでより顕著に発生するため、第２のゲート層に必要な寿命特性を得ることと、ＳＴＩ内部の酸化シリコン層の応力を緩和することとの両立は困難であった。
【００１４】
そこで本発明は、ＳＴＩの応力に起因する欠陥による漏れ電流を抑制し、かつ応力を緩和する熱処理工程後に形成されるゲート酸化層の信頼性を向上させる浅溝分離型の素子分離層の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記目的を達成するために本発明の浅溝分離型の素子分離層の熱処理方法は、単結晶シリコンからなるウェハ上に形成され、酸化シリコンから成る浅溝分離型の素子分離層の熱処理方法であって、（１）前記素子分離層上に位置する導体層に電位が与えられた場合に、前記素子分離層と前記ウェハとの界面での反転層発生を防止することで電気的なリークを抑制可能な前記浅溝の深さを有する前記素子分離層を形成する工程と、（２）第１の酸化熱処理により第１のゲート層を形成する工程と、（３）前記第１の酸化熱処理により応力が加わった前記酸化シリコン層の応力を緩和する熱処理であって、前記第１のゲート層と前記単結晶シリコン部との界面に発生し、前記ウェハの酸化を阻害する副次的生成物の発生を防止するために、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは混合ガスの雰囲気中で、１０００℃での処理では１８０分以上、１０５０℃での処理では９０分以上、１１００℃での処理では４０分以上、１２００℃での処理では２０分以上、の時間熱処理を行う工程と、（４）第２のゲート層厚を有する第２のゲート層を形成する領域にある、前記第１のゲート層を除去する工程と、（５）第２の酸化熱処理により前記第２のゲート層を形成する工程と、を有することを特徴とする。
【００１６】
この製造方法によれば、第１の酸化熱処理により第１のゲート層を形成する工程を終えた後、前記素子分離層としての前記酸化シリコン層の応力を緩和するための熱処理を行うため、（１）で素子分離層を形成する工程を行った際に前記酸化シリコン層に残留していた応力と、（２）で第１のゲート酸化熱処理を行った後に前記酸化シリコン層中に発生した応力とを同時に緩和することができる。
【００１７】
また、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは混合ガスの雰囲気中で、１０００℃での処理では１８０分以上、１０５０℃での処理では９０分以上、１１００℃での処理では４０分以上、１２００℃での処理では２０分以上、の時間熱処理を行うため、前記第１のゲート層と前記単結晶シリコン部との界面に発生し、前記ウェハの酸化を阻害する副次的生成物の発生が防止される。
【００１８】
そのため、上記熱処理を行った後、第１のゲート酸化層の一部を除去した後、第２のゲート酸化熱処理工程を行うことで形成される第２のゲート酸化層は、副次的生成物の生成が抑制された状態で生成される。そのため、層厚の均一性が高く、特に浅溝分離領域のエッジ部分での酸化速度が確保できる。
【００１９】
従って、第２のゲート酸化層の厚みが局所的に減少することで発生する第２のゲート酸化層中の電気的な弱点に起因する、絶縁層としての信頼性が低下するという問題点を回避することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る浅溝分離型の素子分離層の製造方法について、図面を参照して説明する。なお、各図では、図面上で認識可能な程度の大きさとするため、各層厚や各部材毎に縮尺を異ならせてある。
図１〜図４は浅溝素子分離（以下「ＳＴＩ」と略記）領域を形成する工程を説明するための工程断面図である。以下、図面に基づいて素子分離領域を形成する工程を説明する。
【００２１】
まず、図１（Ａ）に示すようにシリコン基板１０１を酸化熱処理し、緩衝酸化シリコン層１０２を２０ｎｍの層厚で形成した後、窒化シリコン層１０３を化学気相成長（以下「ＣＶＤ」と略記）法により１５０ｎｍの層厚で形成する。
【００２２】
次に、図１（Ｂ）に示すように、フォトリソグラフ工程（図示せず）を行い、ＳＴＩ領域２０２を形成する部分の窒化シリコン層１０３と緩衝酸化シリコン層１０２とを除去する。
【００２３】
次に、図１（Ｃ）に示すように、窒化シリコン層１０３をマスクとしてエッチングを行い、シリコン基板１０１をエッチングし、２７０ｎｍの深さを持つ溝状に加工し、ドライ酸素雰囲気で１０００℃、３０分の熱処理を行う。この際、３０ｎｍ程度の、充填酸化シリコン層２０１の一部分が形成される。
【００２４】
次に、図２（Ａ）に示すように、高密度プラズマＣＶＤ法により、充填酸化シリコン層２０１を、エッチングされたシリコン基板１０１の溝部に充填する。
【００２５】
次に、図２（Ｂ）に示すように、化学機械研磨法により、窒化シリコン層１０３をエッチングストッパー層として用い、充填酸化シリコン層２０１を平坦化する。
【００２６】
次に、図２（Ｃ）に示すように、窒化シリコン層１０３を熱燐酸を用いて除去し、さらに緩衝弗酸により、緩衝酸化シリコン層１０２を除去することで、ＳＴＩ領域２０２を形成する。
【００２７】
次に、図３（Ａ）に示すように、第１のゲート層厚を持つ第１のゲート層３０１を酸化雰囲気での熱処理により形成する。酸化熱処理の温度は８２０℃で、９５％のウェット雰囲気で行い、第１のゲート層厚が例えば１５ｎｍ程度の層厚となるよう熱処理を行う。第１のゲート層３０１は、後述する第２のゲート層４０１を形成する際の酸化雰囲気での熱処理工程等で酸化され、最終的には１６．５ｎｍ程度の膜厚となる。
【００２８】
次に、図３（Ｂ）に示すように、充填酸化シリコン層２０１がＳＴＩ領域２０２を形成するまでに受けた応力、および８２０℃のウェット酸化で受けた応力を緩和するため、Ａｒ雰囲気で、１０５０℃、１２０分の熱処理を行う。
【００２９】
ＳＴＩ領域２０２を埋める充填酸化シリコン層２０１に残っていた応力は、この熱処理により緩和される。さらに、Ａｒ雰囲気で熱処理しているので、充填酸化シリコン層２０１とシリコン基板１０１との界面に発生する副次的生成物の発生を防ぐことができる。
【００３０】
次に、図３（Ｃ）に示すように、第２のゲート層厚を配置する領域に形成されている第１のゲート層３０１を、フォトリソグラフ工程と緩衝弗酸でのエッチング(図示せず)により除去する。
【００３１】
次に、図４に示すように、第２のゲート層厚を持つ第２のゲート層４０１を酸化雰囲気で熱処理を行うことで形成する。酸化熱処理の温度は７５０℃で、３３％のウェット雰囲気で行い、第２のゲート層厚が３．５ｎｍ程度の層厚となるよう形成することで、ＳＴＩ領域２０２、第１のゲート層３０１、第２のゲート層４０１が形成される。
【００３２】
ここで、図３（Ｂ）で示される工程で例示した、Ａｒ雰囲気での、１０５０℃、１２０分の熱処理の条件範囲について説明する。
【００３３】
雰囲気としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは混合ガスを用いることが可能である。図５は、参照用のデータとして従来用いられていた、窒素を用いた雰囲気で熱処理を行った場合の工程断面図である。
【００３４】
窒素を用いた雰囲気での熱処理では、熱処理時に付随して発生する第１のゲート層３０１とシリコン基板１０１の界面での窒化シリコン層の発生を抑えることができなくなるため、図５（Ａ）に示すように第１のゲート層３０１及び充填酸化シリコン層２０１と、シリコン基板１０１との界面に窒化シリコン層５０１上に形成される。
【００３５】
次に、図５（Ｂ）に示すように、第２のゲート層４０１を形成する部分にある第１のゲート層３０１をフォトリソグラフ工程とエッチング工程（図示せず）を行うことで除去する。
【００３６】
次に、図５（Ｃ）に示すように、第２のゲート層４０１を、７５０℃で、３３％のウェット雰囲気で行い、第２のゲート層厚が平坦部では３．５ｎｍ程度の層厚となるよう形成する。
【００３７】
窒化シリコン層５０１の層厚は小さいため、平坦な部分では第２のゲート層４０１は問題なく形成されるが、形状が平坦ではないＳＴＩ領域２０２の近傍では窒化シリコン層５０１の影響で酸化速度が低下し、第２のゲート層４０１には部分的にゲート層厚が薄い欠陥領域５０２が生じる。
【００３８】
ゲート層厚が薄い欠陥領域５０２には、他の場所と比べて強い電界が掛かり、第２のゲート層４０１はこのゲート層厚が薄い領域で破壊されてしまうため、第２のゲート層４０１の信頼性が低下する。
【００３９】
図６は、熱処理を行わない条件と、窒素雰囲気での熱処理を１０５０℃、１２０分で行った条件と、Ａｒ雰囲気での熱処理を１０５０℃、１２０分で行った条件の、都合３水準の条件で第２のゲート層４０１の寿命を測定し、比較したグラフである。このグラフでは、累積発生頻度を縦軸とし、第２のゲート層４０１を通過した電荷量を横軸としている。
【００４０】
図６に示されているように、窒素雰囲気での熱処理を行った条件で作られた第２のゲート層４０１のみが通過電荷量の少ない条件で破壊されてしまうことがわかる。これから、窒素雰囲気での熱処理に起因する不良が生じていることがわかる。
【００４１】
また、この不良はＡｒ雰囲気での熱処理で発生していないことから、Ａｒ雰囲気を用いることで、前記不良を抑制できることが示される。
【００４２】
なお、図６では、Ａｒ雰囲気での熱処理を行った場合のデータを示したが、これはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは混合ガスを用いた場合に前記不良を抑制できることが確認されている。
【００４３】
次に、熱処理温度と時間について説明する。
【００４４】
応力を緩和するための熱処理を、１０００℃未満の温度で熱処理を行うと、充填酸化シリコン層２０１の粘性流動が十分に起こらず、応力の緩和が十分に行えないため、１０００℃以上の温度で熱処理を行うことが必要である。
【００４５】
１０００℃で熱処理した場合には、充填酸化シリコン層２０１の粘性流動が緩やかであるため、応力の緩和に１８０分以上の時間が必要となる。
【００４６】
同様にして、応力を緩和するためには、１０５０℃では９０分以上、１１００℃では４０分以上、１２００℃では２０分以上、応力を緩和するための熱処理時間が必要となる。
【００４７】
１２００℃を超える温度では、シリコン基板１０１自体に熱起因の転移が発生するため、好ましくない。
【００４８】
また、熱処理時間の上限については、応力緩和という観点からは長い時間処理することでより応力は緩和される。しかしながら、不純物の過剰拡散、熱処理工程のスループット等、他の要因により制限を受ける。
【００４９】
図７は、熱処理を行わない条件と、窒素雰囲気での熱処理を１０５０℃、１２０分で行った条件と、Ａｒ雰囲気での熱処理を１０５０℃、１２０分で行った条件の、都合３水準で、ＳＴＩ領域２０２に流れるリーク電流を測定し、比較したグラフである。
【００５０】
図７より、熱処理無しの場合のデータのみでＳＴＩ領域２０２でのリークが発生していることがわかる。また、Ａｒ雰囲気での熱処理でのリーク電流は、窒素雰囲気での熱処理でのリーク電流と略等しく、Ａｒを雰囲気に用いても、窒素のみの雰囲気の場合と同様に、ＳＴＩ領域２０２でのリーク電流を抑えることができる。
【００５１】
なお、図７では、Ａｒ雰囲気での熱処理を行った場合のデータを示したが、これはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは混合ガスを用いた場合であれば前記リーク電流を抑制できることが確認されている。
【００５２】
次に、上述した本実施形態の効果について説明する。
【００５３】
（１）第２ゲート層の高信頼性化と、ＳＴＩ領域の低リーク化について、図６、図７に示すようにＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは混合ガス中で熱処理を行うことで、２つの問題を同時に解決する熱処理条件が得られる。
【００５４】
（２）第１ゲート層形成後に応力緩和のための熱処理を行うため、第１ゲート層を形成した際の応力も含めて応力を緩和することができる。
【００５５】
（３）窒素雰囲気の代わりにＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの単体ガス若しくは上記したガスの混合雰囲気を用いて熱処理を行うので、製造工程を増やすことなく熱処理を行うことができる。
【図面の簡単な説明】
【００５６】
【図１】ＳＴＩ領域を形成する工程を説明するための工程断面図。
【図２】ＳＴＩ領域を形成する工程を説明するための工程断面図。
【図３】ＳＴＩ領域を形成する工程を説明するための工程断面図。
【図４】ＳＴＩ領域を形成する工程を説明するための工程断面図。
【図５】窒素を用いた雰囲気で熱処理を行った場合の工程断面図。
【図６】第２のゲート層の寿命の熱処理条件依存性を比較したグラフ。
【図７】ＳＴＩ領域のリーク電流の熱処理条件依存性を比較したグラフ。
【符号の説明】
【００５７】
１０１…ウェハとしてのシリコン基板，１０２…緩衝酸化シリコン層，１０３…窒化シリコン層，２０１…素子分離層としての充填酸化シリコン層，２０２…ＳＴＩ領域，３０１…第１のゲート層，４０１…第２のゲート層，５０１…窒化シリコン層，５０２…欠陥領域。
【図１】
2006269883.tif 000003
【図２】
2006269883.tif 000004
【図３】
2006269883.tif 000005
【図４】
2006269883.tif 000006
【図５】
2006269883.tif 000007
【図６】
2006269883.tif 000008
【図７】
2006269883.tif 000009