(57)【要約】【課題】  電源投入時などのリセット時に初期設定用のデータの正常な読み込みを可能にする。【解決手段】  物理層部は、ホストから与えられる第１のリセット信号に基づいて起動処理を行い、当該起動時間を考慮した第２のリセット信号を生成してデータ制御部に出力し、また、この第２のリセット信号に基づいて起動するデータ制御部の起動時間を考慮した待ち時間を予め設けておき、当該待ち時間経過後に上記データ制御部の記憶部に初期設定用データを読み取りに行き、シリアル・バスを介して読み取った初期設定用データを内蔵するデータレジスタへ書き込むようにしたものである。【選択図】        図１
2006101432.tif 000002
【特許請求の範囲】
【請求項１】
初期設定用データを予め記憶する記憶部を持つデータ制御部と、前記初期設定用データをデータ制御部から内部のデータレジスタに転送し、前記データ制御部の前記初期設定用データに基づいて初期設定される物理層部とを備えた光送受信モジュールであって、
前記物理層部は、ホストから与えられる第１のリセット信号に基づいて起動処理を行い、当該起動時間を考慮した第２のリセット信号を生成して前記データ制御部に出力し、また、この第２のリセット信号に基づいて起動する前記データ制御部の起動時間を考慮した待ち時間を予め設けておき、当該待ち時間経過後に前記記憶部に前記初期設定用データを読み取りに行き、シリアル・バスを介して読み取った前記初期設定用データを前記データレジスタへ書き込むようにしたことを特徴とする光送受信モジュール。
【請求項２】
初期設定用データを予め記憶する記憶部を持つデータ制御部と、前記初期設定用データをデータ制御部から内部のデータレジスタに転送し、転送された前記初期設定用データに基づいて初期設定される物理層部とを備えた光送受信モジュールであって、
前記データ制御部は、ホストから与えられる第１のリセット信号に基づいて起動処理を行い、起動処理完了後、シリアル・バスを介して前記記憶部から前記初期設定用データを前記データレジスタへ転送し、
前記物理層部は、前記第１のリセット信号に基づいて起動処理を行い、前記データレジスタへの前記初期設定用データの転送完了を検出して通信動作を開始することを特徴とする光送受信モジュール。
【請求項３】
前記初期設定用データの転送完了は、前記データレジスタの初期設定用データ領域の最終アドレスに設けられた書き込み完了ビットに前記データ制御部からデータが書き込まれたことで検出されることを特徴とする請求項２記載の光送受信モジュール。
【請求項４】
前記データ制御部は、書き込みおよび消去可能な不揮発性メモリを内蔵したマイクロコンピュータからなることを特徴とする請求項１から請求項３のうちいずれか１項記載の光送受信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光伝送技術を用いて高速伝送を行う、例えば１０Ｇｂｐｓイーサネット（登録商標）などに適用する送受信モジュールに関するものである。
【背景技術】
【０００２】
近年、インターネットの普及による伝送容量の増大に対応するため、高速大容量の光ネットワークが構築されて来た。これに対応する通信機器の規格として、情報伝送の大容量化を目的とし、幹線網接続への応用も可能な次世代イーサネット（登録商標）規格ＩＥＥＥ８０２．３ａｅが設けられてきた。また、この規格に準拠するトランシーバ（送受信器）の製品化の動きとして、ＭＳＡ（Multi Source Agreement：複数の企業がグループを構成し、そのグループで決めた１つの仕様で構成企業が製品を出す形態）化が進められており、そこでは、製品のパッケージサイズ、ピン配置、スペック等の共通化が図られている。現在、ＭＳＡによる規格ＩＥＥＥ８０２．３ａｅに準拠した仕様としては、ＸＥＮＰＡＫ（１０Ｇｂｐｓアタッチメントユニット・インタフェースのプロトコル上で動作する光コネクタと光トランシーバの共通仕様）、これを基に派生した光トランシーバ仕様ＸＰＡＫ、Ｘ２、モジュール小型化仕様ＸＦＰ等が存在している。
【０００３】
上述の仕様に準拠した光送受信モジュールは、光信号と電気信号の変換機能、送信回路、受信回路、シリアライザ（パラレル−シリアル変換回路）、デシリアライザ（シリアル−パラレル変換回路）、クロック・リカバリ回路等を一つのパッケージに集約したインターフェース・モジュールとして構成され、送信データおよび受信データを扱う機器に簡単に装着できるコネクタ構造を備えている。この種の光送受信モジュールの構成例については特許文献１に示されている。
従来、この種の光送受信モジュールにおいて、通信機能を持つＰＨＹ（Physical layer：物理層；ＩＳＯにより制定されたコンピュータの持つべき通信機能を階層構造に分割したＯＳＩ階層モデルの第１層で、ネットワークの物理的な接続・伝送方式を定めたもの。以下ＰＨＹとする。）部は、システム立上げ時に同モジュール内に搭載されたＥＥＰＲＯＭ等の不揮発性外部記憶媒体（以下、ＥＥＰＲＯＭとする）からＮＶＲデータをＩ２Ｃバス等経由で読み込み、その初期状態の設定を行ってきた。ここで、ＮＶＲデータとは、ＸＥＮＰＡＫ仕様で規定するＮＶＲ（Non-Volatile Register ：不揮発性レジスタ：ここでは上記ＥＥＰＲＯＭを指す）に予め記憶されている初期設定用のデータのことである。また、Ｉ２Ｃバスは、フィリップス社が提唱しているシリアル・バスで、複数の機器の間を、シリアル・クロックとシリアルデータの２本の信号で結んでやり取りを行うバスのことである。
【０００４】
【特許文献１】特開２００４−１５３４０３号公報
【特許文献２】特開２００１−３２０３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の光送受信モジュールにおいて、ＮＶＲデータを書き込んだＥＥＰＲＯＭを、他の機能に用いているマイクロコンピュータ（以下、マイコンとする）のフラッシュメモリで置換えて構成を簡素化することが考えられる。その場合、マイコンはソフトウェアプログラムに基づいて処理が行われるため、マイコンの方がＡＳＩＣで構成されたＰＨＹ部よりリセット後の起動時間が長くなることが想定される。そのため、リセットにより従来通りにＰＨＹ部が自身の起動終了後にマイコンからＮＶＲデータの読み出しを行うと、マイコンが未だ起動終了していないためにＩ２Ｃバスで通信エラーを発生するという問題があった。
なお、ネットワーク機器における誤動作を防止するためにリセット信号を用いる技術として、例えば特許文献２に記載がある。これは、ネットワーク制御手段に、通信制御手段とネットワークとの接続状態を切り換えるスイッチ手段を備え、ネットワーク機器の再起動のために入力されたリセット信号によりスイッチ手段を非接続状態にし、このことにより、再起動時に他のネットワーク機器からの信号が受信されるのを抑え、ネットワーク機器の誤動作を防止する方法である。しかし、この特許文献２による方法は、解決する誤動作の対象も解決手段も本発明が示すものではない。
【０００６】
この発明は、上記問題点を解決するためになされたもので、リセット時に初期設定用のデータの正常な読み込みを可能にする光送受信モジュールを得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る光送受信モジュールは、初期設定用データを予め記憶する記憶部を持つデータ制御部と、初期設定用データをデータ制御部から内部のデータレジスタに転送し、データ制御部の初期設定用データに基づいて初期設定される物理層部とを備えた光送受信モジュールであって、物理層部は、ホストから与えられる第１のリセット信号に基づいて起動処理を行い、当該起動時間を考慮した第２のリセット信号を生成してデータ制御部に出力し、また、この第２のリセット信号に基づいて起動するデータ制御部の起動時間を考慮した待ち時間を予め設けておき、当該待ち時間経過後に上記記憶部に初期設定用データを読み取りに行き、シリアル・バスを介して読み取った初期設定用データを上記データレジスタへ書き込むようにしたものである。
【発明の効果】
【０００８】
この発明によれば、物理層部とデータ制御部の起動処理時間の違いに起因する初期設定用データの転送時にシリアル・バスで発生する通信エラーを防止する効果がある。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による光送受信モジュールの概略構成を示すブロック図である。以下、この発明に特に関わる部分を中心に説明する。
光送受信モジュール１は、上述したＸＥＮＰＡＫ、ＸＰＡＫ、Ｘ２、ＸＦＰ等の仕様に準拠して構成されたもので、ＡＳＩＣで構成され通信機能を持つ１０Ｇｂｐｓ対応のＰＨＹ部（物理層部）３、マイコンで構成されたデータ制御部２、レーザ発光素子１４ａ、受光素子１４ｂ、ドライバ１３ａ、入力増幅器１３ｂなどを備えている。
データ制御部２は、フラッシュメモリ（記憶部、不揮発性メモリ）１７、ＣＰＵ１６、ＭＤＩＯ（Management Data Input/Output）インタフェース回路６、ＳＲＡＭ９、ＤＡコンバータ２０、ＡＤコンバータ２１、その他周辺機能１８，１９を備えている。この発明では、フラッシュメモリ１７に初期設定用のデータであるＮＶＲデータが予め記憶されている。なお、データ制御部２の本来の主たる機能は、レーザ発光素子１４ａの出力を一定に制御すること、および受光素子１４ｂの寿命や接続状況などの状態を監視することである。そのため、レーザ発光素子１４ａの温度変化に依存するバイアスをドライバ１３ａでモニタし、その信号をＡＤコンバータ２１でデジタル信号に変換し、演算処理を行ってＤＡコンバータ２０よりアナログの制御信号を得、ドライバ１３ａを制御して出力を一定にする。また、入力増幅器１３ｂの電流値を監視し、受光素子１４ｂへのバイアスを監視し、そのバイアスの変化に応じてホスト４に対してアラームを出すようになっている。
【００１０】
ＰＨＹ部３は、ＭＤＩＯインタフェース回路７、ＮＶＲデータレジスタ８ａ、ＤＯＭ（Digital Optical Monitoring）レジスタ８ｂを備えている。ＮＶＲデータレジスタ８ａは、ＰＨＹ部３においてＮＶＲデータによって初期条件の設定が行われるレジスタである。Ｉ２Ｃバス１０は、フラッシュメモリ１７に記憶されているＮＶＲデータをＰＨＹ部３に読込むためのバスである。
一方、ホスト４は、ネットワークプロセッサを用いた交換器で、ＰＨＹ部３とパラレルバス４１，４２を介して送受信のためのデータの通信を行う機器である。光ファイバ１５ａ，１５ｂは、光送受信モジュール１が光ネットワークに対して光信号を入出力させる光ファイバである。リセット信号１１１はホスト４からＰＨＹ部３に与えられ、リセット信号１１２はＰＨＹ部３からデータ制御部２に与えられるようになっている。
【００１１】
光送受信モジュールの一般的動作について説明する。
まず、初期動作時において、Ｉ２Ｃバス１０を介してフラッシュメモリ１７からＮＶＲデータをＮＶＲレジスタ８ａに読み込むと、ＰＨＹ部３はそのＮＶＲデータに基づいて通信処理を開始できるようになる。パラレルバス４１を介してホスト４からパラレルデータが入力されると、ＰＨＹ部３は、これをシリアルデータに変換し、所定の変調を行ってドライバ１３ａへ出力する。ドライバ１３ａを介した変調された信号は、レーザ発光素子１４ａに与えられ、光信号に変換される。変換された光信号は、光ファイバ１５ａを通して光ネットワークへ送信される。一方、光ファイバ１５ｂより光信号が入力されると、これを受光素子１４ｂで受信して電気信号に変換する。ＰＨＹ部３では、その電気信号に変換された受信信号を復調してシリアルデータを得、これをパラレルデータに変換して、パラレルバス４２を介してホスト４に送信する。
【００１２】
次に、この実施の形態１に係る初期動作の詳細について説明する。
光送受信モジュール１は、電源投入時、光送受信モジュール１がホスト４にコネクタ接続された際などのリセット時に、ホスト４側からリセット信号１１１が与えられる。このリセット信号１１１は、ＰＨＹ部３のみのリセット入力端子に入力される。リセット信号を受けたＰＨＹ部３はリセット状態を形成する。その後、ＰＨＹ部３は起動処理を経て、動作状態へと推移する。この時、ＰＨＹ部３はデータ制御部２に対して第２のリセット信号１１２を出力する。データ制御部２は、この第２のリセット信号１１２を受けて起動処理を開始する。ＰＨＹ部３には、第２のリセット信号１１２出力後のデータ制御部２の起動時間を考慮した待ち時間を予め設けておき、その待ち時間経過後にフラッシュメモリ１７に記憶されているＮＶＲデータを読み取りに行き、Ｉ２Ｃバス１０を介してＰＨＹ部３のＮＶＲデータレジスタ８ａへ書き込む。
この場合、第２のリセット信号１１２は、最初のリセット信号１１１の入力後ＰＨＹ部３の起動処理の時間分遅延して発生するようにしているが、そのためにＰＨＹ部３内に設けられる第２のリセット信号１１２の生成手段としては、最初のリセット信号１１１を遅延する一般的な回路手段を用いてもよいし、ＰＨＹ部３において起動処理の時間直後の状態を表す信号変化を検出してパルスを発生させる手段としてもよい。
【００１３】
以上のように、この発明の実施の形態１によれば、ＰＨＹ部３がホスト４側から与えられるリセット信号に対して遅延させた第２のリセット信号を生成して直接的にデータ制御部２を起動し、かつデータ制御部２の起動時間を考慮した待ち時間をＰＨＹ部３に設けて、ＮＶＲデータをデータ制御部２のフラッシュメモリ１７へ読み取りに行くようにしたので、データ制御部２の起動処理が終了していないことによってＩ２Ｃバスで発生する通信エラーを防止する効果が得られる。また、第２のリセット信号はＰＨＹ部３から直接与えられるようにしているので、データ制御部２に外付けのリセット用ＩＣ等の付属部品を設ける必要がない。
【００１４】
実施の形態２．
図２はこの発明の実施の形態２による送受信モジュールの概略構成を示すブロック図である。図２において、図１と異なる点は、リセット信号１１１がホスト４からＰＨＹ部３とデータ制御部２に従来と同様に同時に与えられる構成となっていることである。また、図示していないが、ＮＶＲデータレジスタ８ａにおいて、例えばＮＶＲデータ領域の最終アドレスとして、ＮＶＲ転送終了フラグ（書き込み完了ビット）が設けられ、かつ書き込み完了の検出手段が設けられている。
【００１５】
次に、この実施の形態２に係る初期動作の詳細について説明する。
光送受信モジュール１への電源投入時、あるいは光送受信モジュール１がホスト４にコネクタ接続された際、リセット信号１１１が、ホスト４側からＰＨＹ部３とデータ制御部２の双方のリセット入力端子に対して同時に与えられる。ＰＨＹ部３とデータ制御部２はそれぞれリセット状態になり、その後、それぞれの起動処理を経て、動作状態へと推移する。この時、ＰＨＹ部３は、データ制御部２からのＮＶＲデータ転送待ち状態で待機する。データ制御部２は、起動処理完了後、内蔵されたＮＶＲデータの転送処理ソフトを起動し、フラッシュメモリ１７内に記憶されているＮＶＲデータを、Ｉ２Ｃバス１０を介して転送し、ＰＨＹ部３のＮＶＲデータレジスタ８ａへ書き込みを行う。書き込みが進み、ＮＶＲデータレジスタ８ａに設けられたＮＶＲ転送終了フラグにデータが書き込まれると、ＰＨＹ部３は、データ制御部２からのＮＶＲデータの転送終了を検出し、ＮＶＲデータで設定された初期状態に基づいて動作を開始する。
【００１６】
以上のように、この発明の実施の形態２によれば、システム立上げ時に、データ制御部２からＩ２Ｃバス１０経由でＮＶＲデータをＰＨＹ部３に書き込み、ＮＶＲデータレジスタ８ａのＮＶＲデータ領域の最終番地に設けられた書き込み完了ビットにデータが書き込まれたことを検出するまで、ＰＨＹ部３が動作を開始しないようにしたので、システム立上げ時にデータ制御部２の起動処理が終了していないことによって生じる通信エラーの防止を可能にする効果が得られる。
【図面の簡単な説明】
【００１７】
【図１】この発明の実施の形態１よる送受信モジュールの概略構成を示すブロック図である。
【図２】この発明の実施の形態２よる送受信モジュールの概略構成を示すブロック図である。
【符号の説明】
【００１８】
１  光送受信モジュール、２  データ制御部、３  ＰＨＹ部（物理層部）、４  ホスト、８ａ  ＮＶＲデータレジスタ、１０  Ｉ２Ｃバス、１７  フラッシュメモリ、１１１，１１２  リセット信号。
【図１】
2006101432.tif 000003
【図２】
2006101432.tif 000004