(57)【要約】【課題】本発明は半導体素子に近接した位置に受動素子が配置され、狭いピッチのインナリードを有し且つ薄型化された受動素子内蔵半導体装置を提供することを課題とする。【解決手段】インナリード６とステージ４とを有するリードフレーム２のステージ４に半導体素子１が搭載される。ステージ４上に形成された凹部内に、絶縁部材７を介して受動素子８が搭載される。半導体素子１とインナリード６の間を第１の金属ワイヤ５で電気的に接続する。受動素子８の電極とインナリード６の間を第２の金属ワイヤ５で電気的に接続する。リードフレーム６、半導体素子１、受動素子８、第１の金属ワイヤ５及び第２の金属ワイヤ５を封止樹脂３により封止する。【選択図】図５
2006245618.tif 000002
【特許請求の範囲】
【請求項１】
インナリードとステージとを有するリードフレームと、
該リードフレームの該ステージに搭載された半導体素子と、
前記ステージ上に形成された凹部と、
該凹部内に絶縁部材を介して搭載された受動素子と、
前記半導体素子と前記インナリードの間を電気的に接続する第１の金属ワイヤと、
前記受動素子の電極と前記インナリードの間を電気的に接続する第２の金属ワイヤと、
前記リードフレーム、前記半導体素子、前記受動素子、前記第１の金属ワイヤ及び前記第２の金属ワイヤを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
【請求項２】
請求項１記載の受動素子内蔵半導体装置であって、
前記凹部内に絶縁部材を介して複数の受動素子が搭載され、該複数の受動素子の電極どうしを電気的に接続する第３の金属ワイヤを有することを特徴とする受動素子内蔵半導体装置。
【請求項３】
請求項１又は２記載の受動素子内蔵半導体装置であって、
前記半導体素子と前記受動素子の電極とを電気的に接続する第４の金属ワイヤを更に有することを特徴とする受動素子内蔵半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特にキャパシタやインダクタなどの受動素子をパッケージ内に組み込んだ受動態素子内蔵半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩ等の半導体チップの電源回路と接地回路との間にキャパシタ（コンデンサ）を挿入して、安定した給電を行うことが行われる。例えば、半導体チップ内の回路の同時スイッチングにより生じる電源バウンスやＧＮＤバウンスをキャパシタにより抑制することができる。このようなキャパシタはバイパスコンデンサ（略してパスコン）と称される。
【０００３】
また、電源ラインに入ってくる高周波ノイズをカットするために、電源ラインに対して直列にインダクタを挿入することも行われる。このようなインダクタは電源フィルタと称される。
【０００４】
このようにパスコンや電源フィルタ等の受動素子をＬＳＩに内蔵することにより、ＬＳＩ内の回路に近接した部分にパスコンや電源フィルタを配置することができ、ＬＳＩの動作を安定させることができる。また、ＬＳＩを搭載するシステムボードに個別にパスコンや電源フィルタを搭載する必要がなくなり、システムボード上の部品点数を低減することができる。
【０００５】
特許文献１乃至５は、上述のような受動素子をＬＳＩのインナリード上に配置する構成を開示している。
【特許文献１】特開昭５９−７２７５７号公報
【特許文献２】特開昭５８−１９１４６０号公報
【特許文献３】特開２０００−９１４９１号公報
【特許文献４】特開２００１−２７４３１４号公報
【特許文献５】特開平２−２２９４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の構成では、受動素子をインナリードに直接接続するために、インナリードの配置を予め受動素子の電極に合わせて設計しなくてはならず、狭ピッチで配列されたインナリードを有するＬＳＩには適用できないという問題があった。また、インナリード上に受動素子が搭載されるため、受動素子の厚みがＬＳＩの厚みに影響し、ＬＳＩの薄型化を阻害するという問題もあった。
【０００７】
また、半導体装置の内部であっても、ＬＳＩチップの回路により一層近い部分に受動素子を配置して、さらに電気的特性を向上することが望まれていた。
【０００８】
本発明は上記の点に鑑みてなされたものであり、半導体チップに近接した位置に受動素子が配置され、狭いピッチのインナリードを有し且つ薄型化された受動素子内蔵半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述の目的を達成するために、本発明によれば、インナリードとステージとを有するリードフレームと、該リードフレームの該ステージに搭載された半導体素子と、前記ステージ上に形成された凹部と、該凹部内に絶縁部材を介して搭載された受動素子と、前記半導体素子と前記インナリードの間を電気的に接続する第１の金属ワイヤと、前記受動素子の電極と前記インナリードの間を電気的に接続する第２の金属ワイヤと、前記リードフレーム、前記半導体素子、前記受動素子、前記第１の金属ワイヤ及び前記第２の金属ワイヤを封止する封止樹脂とを有することを特徴とする受動素子内蔵半導体装置が提供される。
【００１０】
本発明による受動素子内蔵半導体装置において、前記凹部内に絶縁部材を介して複数の受動素子が搭載され、該複数の受動素子の電極どうしを電気的に接続する第３の金属ワイヤを有することとしてもよい。また、本発明による受動素子内蔵半導体装置は、前記半導体素子と前記受動素子の電極とを電気的に接続する第４の金属ワイヤを更に有することとしてもよい。
【発明の効果】
【００１１】
本発明によれば、リードフレームのステージ上に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームを僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。また、受動素子をステージの凹部内に配置するので、ステージの裏面からの受動素子突出寸法を小さくすることができ、受動素子搭載による半導体装置の厚みの増大を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
次に、本発明の第１実施例について図１乃至図４を参照しながら説明する。図１は本発明の第１実施例による半導体装置の断面図である。図２は図１に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【００１３】
本発明の第１実施例による半導体装置は、ＱＦＰタイプのＬＳＩパッケージであり、半導体素子１をリードフレーム２に搭載して封止樹脂３にて封止した構成である。半導体素子１はリードフレーム２の中央のアイランド又はステージ４上に載置される。半導体素子１の周囲に配列された電極は、金属ワイヤ（ボンディングワイヤ）５により周囲に延在するインナリード６に電気的に接続される。以上の構成は一般的なリードフレームタイプのＬＳＩパッケージと同様である。
【００１４】
本実施例では、半導体素子１の表面（上面）にポリイミドテープ等の絶縁テープ７が貼り付けられ、その上に受動素子であるチップコンデンサ８が搭載される。絶縁テープ７は半導体素子の電極が配列された周辺部分の内側に貼り付けられる。絶縁テープ７の代わりに半導体素子１の表面に絶縁性樹脂をコーティングするなどして絶縁層を形成することでもよい。すなわち、半導体素子１の回路形成面上に絶縁部材を設けてチップコンデンサ８と半導体素子１の表面との間を絶縁できればよい。
【００１５】
図３（ａ）は図１におけるＡ部の拡大断面図であり、図３（ｂ）はＡ部の拡大平面図である。絶縁テープ７上に搭載されたチップコンデンサ８の電極の一方は金属ワイヤ５により電源電位リード６−１に接続され、他方の電極は金属ワイヤ５によりＧＮＤ（接地）電位リード６−２に接続される。チップコンデンサ８はバイパスコンデンサとして機能する。
【００１６】
図１及び図２に示す例では、絶縁テープ７を半導体素子１の表面を大きく覆うような大きさとし、２つのチップコンデンサ８を搭載している。絶縁テープ７の大きさはこれに限ることなく、チップコンデンサ８を搭載する部分だけに貼り付けてもよい。また、チップコンデンサの数は２つに限ることなく、搭載する領域を確保することができれば任意の数のチップコンデンサ（受動素子）を搭載することができる。
【００１７】
図４（ａ）は図１に示すチップコンデンサ８に加えてチップインダクタ９を搭載した場合のＡ部の拡大断面図であり、図４（ｂ）は拡大平面図である。受動素子であるチップインダクタ９は、チップコンデンサ８と同様に絶縁テープ７上に搭載され、金属ワイヤ５により電気的に接続される。チップインダクタ９は電源フィルタとして機能する。図４に示す例の場合、チップコンデンサ８とチップインダクタ９とは対になって搭載されているが、チップインダクタ９のみであってもよい。
【００１８】
電源電位リード６−１とチップインダクタ９の一方の電極とが金属ワイヤ５により接続され、チップインダクタ９の他方の電極は金属ワイヤ５により半導体素子１の電極に接続される。また、チップインダクタ９の前記一方の電極は隣接して搭載されたチップコンデンサ８の一方の電極に金属ワイヤ５により接続され、チップコンデンサ８の他方の電極はＧＮＤ電位リード６−２に接続される。また、ＧＮＤ電位リード６−２は半導体素子１の電極に金属ワイヤ５により接続される。このような接続方法とすることにより、チップインダクタ９は電源電位リード６−１に対して直列に接続され、チップコンデンサ８は電源電位リード６−１とＧＮＤ電位リード６−２の間に並列に接続される。
【００１９】
本実施例では、半導体素子１の表面に絶縁テープ７を貼り付けて受動素子を搭載し、受動素子とインナリード６又は半導体素子１の電極との間を金属ワイヤ５により接続する。このため、リードフレーム２の設計を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００２０】
次に、本発明の第２実施例について、図５乃至図８を参照しながら説明する。図５は本発明の第２実施例による半導体装置の断面図である。図６は図５に示す半導体装置の樹脂パッケージ内部を示す平面図である。図５及び図６において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００２１】
本発明の第２実施例による半導体装置は、上述の第１実施例による半導体装置において、チップコンデンサ８を半導体素子１の上に搭載する代わりに、リードフレーム２のステージ４上に搭載したものである。ステージ４は半導体素子１を搭載する部分であるが、ステージ４を半導体素子１より大きく形成して、半導体素子１の周囲のステージ４上に絶縁テープ７を介してチップコンデンサ８を搭載する。
【００２２】
ここで、チップコンデンサ８を搭載する部分には凹部４ａが形成される。図７（ａ）は図５におけるＡ部の拡大断面図であり、図７（ｂ）はＡ部の拡大平面図である。凹部４ａはステージ４をハーフエッチングにより除去して溝状としたものであり、凹部４ａの底面に絶縁テープ７が貼り付けられる。そして、凹部４ａ内の絶縁テープ７上にチップコンデンサ８が搭載される。チップコンデンサ８の電極と電源およびＧＮＤ電位リード６−１，６−１との間は、金属ワイヤ５により接続される。また、チップコンデンサ８の電極は、金属ワイヤ５を介して半導体素子１の電極に接続される。
【００２３】
図８は図１に示すチップコンデンサ８に加えてチップインダクタ９を搭載した場合のＡ部の拡大平面図である。受動素子であるチップインダクタ９は、チップコンデンサ８と同様に、凹部４ａ内の絶縁テープ７上に搭載され、金属ワイヤ５により電気的に接続される。図８に示す例の場合、チップコンデンサ８とチップインダクタ９とは対になって搭載されていが、チップインダクタ９のみであてもよい。
【００２４】
電源電位リード６−１とチップインダクタ９の一方の電極とが金属ワイヤ５により接続され、チップインダクタ９の他方の電極は金属ワイヤ５により半導体素子１の電極に接続される。また、チップインダクタ９の前記一方の電極は隣接して搭載されたチップコンデンサ８の一方の電極に金属ワイヤ５により接続され、チップコンデンサ８の他方の電極はＧＮＤ電位リード６−２及び半導体素子１の電極に接続される。このような接続方法とすることにより、チップインダクタ９は電源電位リード６−１に対して直列に接続され、チップコンデンサ８は電源電位リード６−１とＧＮＤ電位リード６−２の間に並列に接続される。
【００２５】
本実施例では、半導体素子１の周囲のステージ４上に絶縁テープ７を貼り付けて受動素子を搭載し、受動素子とインナリード６又は半導体素子１の電極との間を金属ワイヤ５により接続する。このため、リードフレーム２を僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００２６】
また、リードフレームをハーフエッチングして形成した凹部４ａに受動素子を配置するため、受動素子の高さを低くすることができる。これにより、受動素子を接続する金属ワイヤの高さを低くすることができ、半導体装置（樹脂封止部）の厚みを小さくすることができるため、半導体装置の薄型化に寄与する。
【００２７】
次に、本発明の第３実施例について、図９乃至図１４を参照しながら説明する。図９は本発明の第３実施例による半導体装置の断面図である。図１０は図９に示す半導体装置の樹脂パッケージ内部を示す平面図である。図１１は図９に示す半導体装置の樹脂パッケージ内部を裏面側から見た平面図である。図９、図１０及び図１１において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００２８】
本発明の第３実施例による半導体装置は、リードフレームのステージを４分割し、且つチップコンデンサ８をステージ４の裏面に搭載したものである。すなわち、本実施例では、ステージ４を４分割して第１〜第４の分割ステージ４−１１，４−２，４−２，４−４を形成する。第１及び第３の分割ステージ４−１，４−３は半導体素子１の電源電位電極に接続され、電源電位となるように設定される。一方、第２及び第４の分割ステージ４−２，４−４は半導体素子１の接地（ＧＮＤ）電位電極に接続され、接地電位となるように設定される。
【００２９】
したがって、分割ステージ４−１〜４−４は互いに電源電位の分割ステージと接地電位の分割ステージとが互いに隣接した状態に配置される。また、分割ステージの間の間隙は、搭載するチップコンデンサ８の電極間の寸法に対応して決定される。すなわち、チップコンデンサ８の一方の電極が隣り合う分割ステージの一方に接合され、チップコンデンサ８の他方の電極が隣り合う分割ステージの他方に接合されるように、分割ステージ間の間隙が決定される。
【００３０】
なお、分割ステージ４−１〜４−４の各々は、リードフレーム２の対角線上に延在するサポートバー１１により支持される。また、半導体素子１は４つの分割ステージ４−１〜４−４にまたがって配置され、固定用絶縁体１２により固定される。
【００３１】
図１２は図１０におけるＢ部の拡大平面図であり、図１３はＢ部の側面図である。半導体素子１の電極は金属ワイヤ５によりインナリード６に接続されると共に、第４の分割ステージ４−４（及び第２の分割ステージ４−２）は金属ワイヤ５により半導体素子１の接地電位電極に接続され、第１の分割ステージ４−１（第３の分割ステージ４−３）は金属ワイヤ５により半導体素子１の電源電位電極に接続される。
【００３２】
図１４は図９におけるＡ部の拡大図である。分割ステージ４−１〜４−４のチップコンデンサ搭載部には、ハーフエッチングにより凹部４ａが形成される。凹部４ａは隣接する分割ステージにまたがって形成され、チップコンデンサ８が凹部４ａ内に配置される。そして、図１５においては、凹部４ａ内において、チップコンデンサ８の一方の電極が第１の分割ステージ４−１に半田や銀ペースト等の導電性材接合材料１３により接合され、他方の電極が第４の分割ステージ４−４に導電性材接合材料１３により接合されている。
【００３３】
本実施例では、リードフレームのステージを４分割するだけの簡単な変更により、ステージの裏側にチップコンデンサ８を搭載することができる。また、チップコンデンサ８を分割ステージの凹部４ａ内に配置するので、分割ステージの裏面からのチップコンデンサ８の突出寸法を小さくすることができ、チップコンデンサ搭載による半導体装置の厚みの増大を抑制することができる。
【００３４】
また、隣接する一対の分割ステージの間に複数のチップコンデンサを配置することができる。例えば、３個のチップコンデンサ８を一対の分割ステージの間に接続することとし、これらのチップコンデンサの容量を１００ｎＦ、１μＦ、１０μＦとすることにより、電源−ＧＮＤ間のインピーダンスの周波数特性を広範囲に下げることができ、半導体装置の安定した動作を達成することができる。
【００３５】
次に、本発明の第４実施例について、図１５乃至図１９を参照しながら説明する。図１５は本発明の第４実施例による半導体装置の断面図である。図１６は図１５に示す半導体装置の樹脂パッケージ内部を示す平面図である。図１５及び図１６において、図９乃至図１１に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
本発明の第４実施例による半導体装置では、上述の第３実施例と同様にステージを４分割し、半導体素子１を搭載する側の面にチップコンデンサを搭載したものである。すなわち、チップコンデンサ８は半導体素子１の周囲の分割ステージ４−１〜４−４上に搭載される。この場合、固定用絶縁体１２は分割ステージ４−１〜４−４の裏側に貼り付けられ、分割ステージ４−１〜４−４は固定用絶縁体１２により互いに固定される。
【００３６】
図１７は半導体素子１とインナリード６との接続を示す図である。また、図１８は図１７のＡ部の拡大図であり、図１９は図１８におけるＢ部の側面図である。図１７に示すように、第１及び第３の分割ステージ４−１，４−３は金属ワイヤ５により電源電位リードに接続され、第２又は第４の分割ステージ４−２，４−４は金属ワイヤ５により接地電位リードに接続される。また、図１９に示すように、チップコンデンサ８の搭載部分には、上述の第３実施例と同様に凹部４ａが設けられる。これにより、チップコンデンサ８がその上を通過する金属ワイヤ５に接触しないように十分なクリアランスを維持することができる。
【００３７】
以上のように、本実施例では、リードフレームのステージを僅かに大きくして４分割するだけの簡単な変更により、分割ステージの表側にチップコンデンサを搭載することができる。また、チップコンデンサを分割ステージの凹部４ａ内に配置するので、分割ステージの表面からのチップコンデンサの突出寸法を小さくすることができ、チップコンデンサ搭載による半導体装置の厚みの増大を抑制することができる。
【００３８】
次に、本発明の第５実施例について、図２０乃至図２３を参照しながら説明する。図２０は本発明の第５実施例による半導体装置の断面図である。図２１は図２０に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２０及び図２１において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３９】
本発明の第５実施例では、リードフレームのステージを支持するためのサポートバー１１に絶縁テープ７を貼り付けて、その上にチップコンデンサ８やチップインダクタ９のような受動素子を搭載する。サポートバー１１の受動素子を搭載する部分は、ステージ４を同じレベルとして形成し、絞り位置である傾斜部１１ａ（ディプレース又はオフセットともいう）は、ステージ４から離れた部分に形成される。
【００４０】
図２２は図２１におけるＡ部の拡大平面図である。サポートバー１１上の絶縁テープ７に搭載されたチップコンデンサ８の一方の電極は、接地電位とされたステージ４に金属ワイヤ５により接続される。また、チップコンデンサ８の他方の電極は、サポートバー１１に隣接して配置された電源電位リード６−１に接続される。ここで、もとのインナリードの配置において、サポートバー１１に隣接した電源電位リードが無い場合は、電源電位リードをサポートバーに隣接して配置し、本来の電源電位リード６−１との間を接続バー（バスバー）１４により接続して電源電位とする。
【００４１】
図２３はチップコンデンサ８に加えてチップインダクタ９をサポートバー１１上に配置した例を示す。チップコンデンサ８の一方の電極はサポートバー１１に隣接して配置された接地電位電極６−２に金属ワイヤ５により接続され、他方の電極はチップインダクタ９の一方の電極に金属ワイヤ５により接続される。また、チップインダクタ９の前記一方の電極はサポートバー１１に隣接して配置された電源電位リード６−１に金属ワイヤ５により接続され、他方の電極は半導体素子１の電極金属ワイヤにより接続される。
【００４２】
以上のように、本実施例では、リードフレームのサポートバー上にチップコンデンサやチップインダクタ等の受動素子を搭載するので、リードフレームを有効に利用することができ、特別に受動素子の搭載用にリードフレームの形状を変更する必要はない。また、サポートバーの受動素子搭載部をステージと同じレベル（平面）とすることにより、受動素子の高さを抑えることができ、半導体装置の厚みを増大することなく受動素子を内蔵することができる。
【００４３】
次に、本発明の第６実施例について、図２４乃至図２７を参照しながら説明する。図２４は本発明の第６実施例による半導体装置の断面図である。図２５は図２４に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２４及び図２５において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００４４】
本発明の第６実施例による半導体装置は、ステージ４とインナリード６とが同じレベル（平面）として構成されたリードフレームを有する。バイパスコンデンサを搭載する場合はステージ４は接地電位とされ、電源電位リード６−１は搭載するチップコンデンサ８の幅より僅かに大きい幅に形成される。そして、チップコンデンサ８は電源電位リード６−１と接地電位とされたステージ４との間に接続される。
【００４５】
図２６（ａ）はチップコンデンサ８の搭載部分の拡大側面図であり、図２６（ｂ）は拡大平面図である。電源電位リード６−１の端部に対向するステージ４の部分は、チップコンデンサ８の長さに対応して電源電位リード６−１に向かって突出し、電源電位リード６−１の端部とステージ４との間の間隙にチップコンデンサ８が接続されるように構成される。チップコンデンサ８の一方の電極は電源電位リード６−１に導電性接合材料１３により接合され、他方の電極はステージ４に導電性接合材料１３により接合される。
【００４６】
上述の例では電源電位リード６−１と接地電位のステージ４との間にチップコンデンサ８を接続しているが、ステージ４を電源電位として、接地電位リードとの間にチップコンデンサ８を接続することとしてもよい。
【００４７】
図２７（ａ）はチップコンデンサ８の代わりにチップインダクタ９を搭載した例を示す拡大側面図であり、図２７（ｂ）は拡大平面図である。電源フィルタとしてチップインダクタ９を搭載する場合、ステージ４は電源電位となるように構成する必要がある。
【００４８】
以上のように、本実施例の場合、バイパスコンデンサとしてのチップコンデンサ８を全ての電源電位リード６−１に対して接続することができる。また、電源フィルタとしてのチップインダクタ９を全ての電源電位リード６−１に対して接続することができる。したがって、半導体素子１の動作を安定化する効果が大きい。
【００４９】
次に、本発明の第７実施例について、図２８乃至図３１を参照しながら説明する。図２８は本発明の第７実施例による半導体装置の断面図である。図２９は図２８に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２８及び図２９において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００５０】
本発明の第７実施例による半導体装置は、インナリードに受動素子搭載部を形成してチップコンデンサやチップインダクタを搭載したものである。受動素子搭載部は例えば電源電位リード６−１や接地電位リードの一つに対して設けられるものであり、複数のインナリード６にわたって設けられるものではない。受動素子搭載部はインナリード６の幅を部分的に大きくした部分であり、受動素子搭載部には絶縁テープ７が貼り付けられ、その上にチップコンデンサ８やチップインダクタ９が搭載される。
【００５１】
図３０はチップコンデンサ８の搭載部分の拡大平面図である。この例の場合、接地電位リード６−２の一部の幅が広げられ、受動素子搭載部が形成されている。受動素子搭載部には絶縁テープ７が貼り付けられ、絶縁テープ７の上にチップコンデンサ８が搭載されている。チップコンデンサ８の一方の電極は隣接して配置された電源電位リード６−１に金属ワイヤ５により接続される。チップコンデンサ８の他方の電極は、搭載された接地電位リードに対して金属ワイヤ５により接続され、且つ半導体素子１の電極に接続される。これによりチップコンデンサ８は電源電位リード６−１と接地電位リード６−２との間に並列に接続される。
【００５２】
図３１はチップコンデンサ８とチップインダクタ９とをまとめて搭載する部分の拡大平面図である。この例の場合、電源電位リード６−１の一部の幅が広げられ、受動素子搭載部が形成されている。受動素子搭載部には絶縁テープ７が貼り付けられ、絶縁テープ７の上にチップコンデンサ８及びチップインダクタ９が搭載されている。チップコンデンサ８の一方の電極は隣接して配置された接地電位リード６−２に金属ワイヤ５により接続される。チップコンデンサ８の他方の電極は、チップインダクタ９の一方の電極に対して金属ワイヤ５により接続される。チップインダクタ９の前記一方の電極は半導体素子１の電極に金属ワイヤ５により接続され、他方の電極は搭載された電源電位リード６−１に対して金属ワイヤ５により接続される。このような接続により、チップコンデンサ８は電源電位リード６−１と接地電位リード６−２との間に並列に接続され、チップインダクタ９は電源電位リード６−１に直列に接続される。
【００５３】
以上のように、本実施例では、インナリードの形状を一部変更するだけで受動素子を搭載することができ、インナリードのピッチに影響を及ぼすことなく受動素子を搭載することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施例による半導体装置の断面図である。
【図２】図１に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図３】（ａ）は図１におけるＡ部の拡大断面図であり、（ｂ）はＡ部の拡大平面図である。
【図４】（ａ）は図１に示すチップコンデンサに加えてチップインダクタを搭載した場合のＡ部の拡大断面図であり、（ｂ）は拡大平面図である。
【図５】本発明の第２実施例による半導体装置の断面図である。
【図６】図５に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図７】（ａ）は図５におけるＡ部の拡大断面図であり、（ｂ）はＡ部の拡大平面図である。
【図８】図５に示すチップコンデンサに加えてチップインダクタを搭載した場合のＡ部の拡大平面図である。
【図９】本発明の第３実施例による半導体装置の断面図である。
【図１０】図９に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図１１】図９に示す半導体装置の樹脂パッケージ内部を裏面側から見た平面図である。
【図１２】図１０におけるＢ部の拡大平面図である。
【図１３】図１０におけるＢ部の側面図である。
【図１４】図９におけるＡ部の拡大図である。
【図１５】本発明の第４実施例による半導体装置の断面図である。
【図１６】図１５に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図１７】半導体素子とインナリードとの接続を示す図である。
【図１８】図１７のＡ部の拡大図である。
【図１９】図１８におけるＢ部の側面図である。
【図２０】本発明の第５実施例による半導体装置の断面図である。
【図２１】図２０に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図２２】図２１におけるＡ部の拡大平面図である。
【図２３】チップコンデンサに加えてチップインダクタをサポートバー上に配置した例を示す図である。
【図２４】本発明の第６実施例による半導体装置の断面図である。
【図２５】図２４に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図２６】（ａ）はチップコンデンサの搭載部分の拡大側面図であり、（ｂ）は拡大平面図である。
【図２７】（ａ）はチップインダクタ９を搭載した例を示す拡大側面図であり、（ｂ）は拡大平面図である。
【図２８】本発明の第７実施例による半導体装置の断面図である。
【図２９】図２８に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図３０】チップコンデンサの搭載部分の拡大平面図である。
【図３１】チップコンデンサとチップインダクタとをまとめて搭載する部分の拡大平面図である。
【符号の説明】
【００５５】
１  半導体素子
２  リードフレーム
３  封止樹脂
４  ステージ
４ａ  凹部
５  金属ワイヤ
６  インナリード
６−１  電源電位リード
６−２  ＧＮＤ電位リード
７  絶縁テープ
８  チップコンデンサ
９  チップインダクタ
１１  サポートバー
１１ａ  傾斜部
１２  固定用絶縁体
１３  導電性接合材料
１４  接続バー
【図１】
2006245618.tif 000003
【図２】
2006245618.tif 000004
【図３】
2006245618.tif 000005
【図４】
2006245618.tif 000006
【図５】
2006245618.tif 000007
【図６】
2006245618.tif 000008
【図７】
2006245618.tif 000009
【図８】
2006245618.tif 000010
【図９】
2006245618.tif 000011
【図１０】
2006245618.tif 000012
【図１１】
2006245618.tif 000013
【図１２】
2006245618.tif 000014
【図１３】
2006245618.tif 000015
【図１４】
2006245618.tif 000016
【図１５】
2006245618.tif 000017
【図１６】
2006245618.tif 000018
【図１７】
2006245618.tif 000019
【図１８】
2006245618.tif 000020
【図１９】
2006245618.tif 000021
【図２０】
2006245618.tif 000022
【図２１】
2006245618.tif 000023
【図２２】
2006245618.tif 000024
【図２３】
2006245618.tif 000025
【図２４】
2006245618.tif 000026
【図２５】
2006245618.tif 000027
【図２６】
2006245618.tif 000028
【図２７】
2006245618.tif 000029
【図２８】
2006245618.tif 000030
【図２９】
2006245618.tif 000031
【図３０】
2006245618.tif 000032
【図３１】
2006245618.tif 000033