(57)【要約】    【課題】  複数の電源電圧を所定の順番で確実に立ち下げることができる電源装置を提供する。    【解決手段】  コントローラ１０３は、ロジック制御部１０３ｄおよびカウンタ１０３ｅを有する。ロジック制御部１０３ｄは、電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１を所定の順番で立ち下げる立ち下げシーケンスの実行時、複数の電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のうち、立ち下げている１つの電源電圧例えばＶＣＣ３が所定電圧より低くなるまでに立ち下げシーケンス開始からの時間が所定時間Ｔ（Ｖ３）を超えると、次の電源電圧の立ち下げを行うように制御する。【選択図】      図２
2006311748.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、
少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段を有し、
前記制御手段は、前記立ち下げ動作時に、前記複数の電源電圧のうち、立ち下げ動作を行っている１つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置。
【請求項２】
前記制御手段は、前記所定時間内に、前記立ち下げている１つの電源電圧が所定電圧より低くなると、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする請求項１記載の電源装置。
【請求項３】
前記制御手段は、前記立ち下げ動作時に前記立ち上げ制御が要求された場合、前記立ち上げ制御が要求された時点での前記時間計測手段により計測された時間が第２の所定時間を超えると、前記複数の電源電圧に対する立ち下げ動作を行った後に、前記複数の電源電圧を所定の順番で立ち上げ動作を行う立ち上げ制御へ移行するように制御することを特徴とする請求項１記載の電源装置。
【請求項４】
前記制御手段は、前記立ち下げ制御時に前記立ち上げ制御が要求された場合、前記立ち上げ制御が要求された時点での前記時間計測手段により計測された時間が第２の所定時間以内である場合には、前記複数の電源電圧に対して、立ち上げ動作とは逆の順序にて立ち下げ動作を行った後に、前記複数の電源電圧を所定の順番で立ち上げ動作を行う立ち上げ制御へ移行するように制御することを特徴とする請求項１または３記載の電源装置。
【請求項５】
前記制御手段は、前記複数の電源電圧の全てがそれぞれ対応する所定電圧より低くなるまでに、前記複数の電源電圧に対する立ち下げ動作の開始時点での前記時間計測手段により計測された時間から第３の所定時間が経過すると、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御へ移行するように制御することを特徴とする請求項３または４記載の電源装置。
【請求項６】
電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、
少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段と、
前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧をそれぞれ放電するための放電手段とを有し、
前記制御手段は、前記立ち下げ制御時に、前記複数の電源電圧のうち、立ち下げ動作を行っている１つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、前記放電手段により前記立ち下げ動作を行っている１つの電源電圧を放電させた後に、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置。
【請求項７】
前記制御手段は、前記立ち下げ動作時に前記立ち上げ制御が要求された場合、前記立ち上げ制御が要求された時点での前記時間計測手段により計測された時間が第２の所定時間を超えていると、前記複数の電源電圧に対する立ち下げ動作を行った後に、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御へ移行するように制御することを特徴とする請求項６記載の電源装置。
【請求項８】
前記制御手段は、前記立ち下げ制御時に前記立ち上げ制御が要求された場合、前記立ち上げ制御が要求された時点での前記時間計測手段により計測された時間が第２の所定時間以内である場合には、前記複数の電源電圧に対して、立ち上げ動作とは逆の順序にて立ち下げ動作を行った後に、前記複数の電源電圧を所定の順番で立ち上げ動作を行う立ち上げ制御へ移行するように制御することを特徴とする請求項６または７記載の電源装置。
【請求項９】
前記制御手段は、前記複数の電源電圧の全てがそれぞれ対応する所定電圧より低くなるまでに、前記複数の電源電圧に対する立ち下げ動作の開始時点での前記時間計測手段により計測された時間から第３の所定時間が経過すると、前記放電手段により前記複数の電源電圧のうち、所定電圧以上の電源電圧を前記放電手段により放電させた後に、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御へ移行するように制御することを特徴とする請求項７または８記載の電源装置。
【請求項１０】
電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、
前記制御手段は、前記立ち下げ動作時に前記立ち上げ制御が要求された場合、システム側をリセットするためのリセット信号を発生することを特徴とする電源装置。
【請求項１１】
請求項１、６、１０のいずれか１つに記載の電源装置を搭載することを特徴とする機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源電圧を供給する電源装置およびそれを搭載する機器に関する。
【背景技術】
【０００２】
従来、デジタルカメラとして、スイッチングレギュレータコントローラを用いた各種のものが提案されている。この種のデジタルカメラについて図２１〜図２３を参照しながら説明する。図２１は従来のデジタルカメラの電源部の構成を示すブロック図、図２２は図２１の電源部における立ち上げおよび立ち下げシーケンスの動作タイミングを示す図、図２３は図２１の電源部における立ち下げシーケンス途中時に電源電圧の立ち上げが要求された場合の動作タイミングを示す図である。
【０００３】
従来のデジタルカメラの電源部１３は、図２１に示すように、メインスイッチ１４がオンされると、デジタルカメラの各ブロックに電源を供給する。電源部１３は、所定本数の乾電池からなる電源１０１から供給される電源電圧から複数の電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３を所定の順番で生成し、出力する。ここでは、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３が、電源電圧ＶＣＣ１、電源電圧ＶＣＣ２、電源電圧ＶＣＣ３の順に出力されるものとする。
【０００４】
電源部１３は、論理回路１０２と、複数のスイッチングレギュレータ１０４，１０５，１０６を制御するためのコントローラ２０１とを備える。論理回路１０２は、メインスイッチ１４またはデジタルカメラを制御するためのシステム制御部１０から出力される電源ＩＣラッチパルス（以下、ラッチパルスという）のいずれか「ＨＩ」であるときに、「ＨＩ」の信号Ｃｏｎｔを後述する各ドライバ２０１ａ，２０１ｂ，２０１ｃへ出力する。システム制御部１０は、スイッチ１４からの信号を入力し、スイッチ１４の状態を監視する。また、システム制御部１０は、リセット回路（ＲＥＳＥＴ）１０７からリセット信号が入力されると、自身をリセットする。リセット回路１０７は、電源電圧ＶＣＣ３を動作電圧として動作する。
【０００５】
コントローラ２０１は、複数のドライバ２０１ａ，２０１ｂ，２０１ｃ、および複数のコンパレータ２０１ｄ，２０１ｅ，２０１ｆ，２０１ｇを含む。ドライバ２０１ａは、スイッチングレギュレータ１０４を制御する。スイッチングレギュレータ１０４は、ドライバ２０１ａの制御下で、電源１０１から供給される電源電圧から電源電圧ＶＣＣ１を生成し、出力する。ドライバ２０１ｂは、スイッチングレギュレータ１０５を制御する。スイッチングレギュレータ１０５は、ドライバ２０１ｂの制御下で、電源１０１から供給される電源電圧から電源電圧ＶＣＣ２を生成し、出力する。ドライバ２０１ｃは、スイッチングレギュレータ１０６を制御する。スイッチングレギュレータ１０６は、ドライバ２０１ｃの制御下で、電源１０１から供給される電源電圧から電源電圧ＶＣＣ３を生成し、出力する。
【０００６】
ここで、スイッチングレギュレータ１０４から出力された電源電圧ＶＣＣ１は、ドライバ２０１ａへ戻されて入力されるとともに、コンパレータ２０１ｄへ入力される。コンパレータ１０３ｄは、入力された電源電圧ＶＣＣ１と所定電圧Ｖｄとを比較し、その比較結果に応じた信号をドライバ２０１ｂへ出力する。
【０００７】
スイッチングレギュレータ１０５から出力された電源電圧ＶＣＣ２は、ドライバ２０１ｂへ戻されて入力されるとともに、コンパレータ２０１ｅおよびコンパレータ２０１ｆへ入力される。コンパレータ２０１ｅは、入力された電源電圧ＶＣＣ２と所定電圧Ｖｅとを比較し、その比較結果に応じた信号をドライバ２０１ｃへ出力する。コンパレータ２０１ｆは、入力された電源電圧ＶＣＣ２と所定電圧Ｖｆとを比較し、その比較結果に応じた信号をドライバ２０１ａへ出力する。
【０００８】
スイッチングレギュレータ１０６から出力された電源電圧ＶＣＣ３は、ドライバ２０１ｃへ戻されて入力されるとともに、コンパレータ２０１ｇへ入力される。コンパレータ２０１ｇは、入力された電源電圧ＶＣＣ３と所定電圧Ｖｇとを比較し、その比較結果に応じた信号をドライバ２０１ｂへ出力する。
【０００９】
このようにして、ドライバ２０１ａには、論理回路１０２からの信号Ｃｏｎｔ、コンパレータ２０１ｆの出力信号および電源電圧ＶＣＣ１が入力され、ドライバ２０１ａは、上記各入力に基づいてスイッチングレギュレータ１０４を制御する。ドライバ２０１ｂには、論理回路１０２からの信号Ｃｏｎｔ、各コンパレータ２０１ｄ，２０１ｇの出力信号および電源電圧ＶＣＣ２が入力され、ライバ２０１ｂは、上記各入力に基づいてスイッチングレギュレータ１０５を制御する。ドライバ２０１ｃには、論理回路１０２からの信号Ｃｏｎｔ、コンパレータ２０１ｅの出力信号および電源電圧ＶＣＣ３が入力され、ドライバ２０１ｃは、上記各入力に基づいて、スイッチングレギュレータ１０６を制御する。すなわち、各ドライバ２０１ａ，２０１ｂ，２０１ｃにより、対応する他の電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３を監視しながら、対応する電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３を所定の順番で立ち上げ、また所定の順番で立ち下げるように、電源オン、電源オフのタイミングが制御される。
【００１０】
次に、上記電源部１３の動作について図２２を参照しながら説明する。
【００１１】
例えば図２２に示すように、メインスイッチ１４がオンされると（時間ｔ９１）、信号Ｃｏｎｔが「ＨＩ」になり、コントローラ２０１は、スイッチングレギュレータ１０４，１０５，１０６に対する制御を開始する。まず、ドライバ２０１ａがスイッチングレギュレータ１０４の制御を開始し、スイッチングレギュレータ１０４は、電源電圧ＶＣＣ１を生成する。この際、電源電圧ＶＣＣ１は、スロースタート制御により徐々に所定電圧まで立ち上げられる。
【００１２】
電源電圧ＶＣＣ１が所定電圧に達すると（時間ｔ９２）、コンパレータ２０１ｄの出力信号が「ＨＩ」になり、ドライバ２０１ｂがスイッチングレギュレータ１０５の制御を開始する。スイッチングレギュレータ１０５は、スロースタート制御により、電源電圧ＶＣＣ２を徐々に所定電圧まで立ち上げる。
【００１３】
電源電圧ＶＣＣ２が所定電圧に達すると（時間ｔ９３）、コンパレータ２０１ｅの出力信号が「ＨＩ」になり、ドライバ２０１ｃがスイッチングレギュレータ１０６の制御を開始する。スイッチングレギュレータ１０６は、スロースタート制御により、電源電圧ＶＣＣ３を徐々に所定電圧まで立ち上げる。
【００１４】
電源電圧ＶＣＣ３が所定電圧に達すると（時間ｔ９４）、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３を所定の順番で立ち上げる立ち上げシーケンスが終了する。
【００１５】
立ち上げシーケンスが終了した後に、メインスイッチ１４がオフされると（時間ｔ９５）、コントローラ２０１は、各電源電圧ＣＣ１，ＶＣＣ２，ＶＣＣ３を所定の順番で立ち下げる立ち下げシーケンスを開始する。まず、ドライバ２０１ｃがスイッチングレギュレータ１０６をオフするように制御する。これにより、電源電圧ＶＣＣ３は、徐々に下がる。
【００１６】
ＶＣＣ３が基準電圧まで下がると（時間ｔ９６）、コンパレータ２０１ｇの出力信号が「ＬＯＷ」になり、ドライバ２０１ｂはスイッチングレギュレータ１０５をオフするように制御する。これにより、電源電圧ＶＣＣ２は、徐々に下がる。
【００１７】
電源電圧ＶＣＣ２が基準電圧まで下がると（時間ｔ９７）、コンパレータ２０１ｆの出力信号が「ＬＯＷ」になり、ドライバ２０１ａは、スイッチングレギュレータ１０４をオフするように制御する。これにより、電源電圧ＶＣＣ１は、徐々に下がる。
【００１８】
そして、電源電圧ＶＣＣ１が基準電圧まで下がると（時間ｔ９８）、立ち下がりシーケンスが終了する。
【特許文献１】特開２００３−２２４９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、従来の場合、対応する電源電圧をオフする制御中において、当該電源電圧の立ち下がりが遅いと、その制御が終了するまでに長い時間が掛かる。このような電源電圧の立ち下がりが遅い場合において、その制御中に電源の再投入が行われると、その時点から直ちに電源オンの制御へ開始されることになる。その結果、各電源電圧を所定の順番で立ち下げることができない場合がある。また、各電源電圧を所定の順番で立ち上げることができない場合がある。
【００２０】
例えば図２２に示すように、立ち下げシーケンス時において、電源電圧ＶＣＣ３が基準電圧まで下がるのに要する時間Ｔ１（ｔ９５からｔ９６までの時間）が非常に長くなると、電源電圧ＶＣＣ２を立ち下げる制御へ移行することができない。また、基準電圧の設定が適切でない場合には、電源１０１が抜かれるまで、上記状態が持続される可能性がある。これは、電源電圧ＶＣＣ２，ＶＣＣ１の立ち下げ時にも同様に起こり得る。
【００２１】
また、図２３に示すように、立ち下げシーケンスが開始されると（時間ｔ９８）、上述したように、まず電源電圧ＶＣＣ３の立ち下げが行われる。この途中で電源を再度立ち上げる場合（時間ｔ９８）、その時点から直ちに立ち上げシーケンスが開始されるので、各電源電圧を所定の順番で立ち下げることも、所定の順番で立ち上げることもできなくなる。
【００２２】
また、各電源電圧を所定の順番で立ち下げ、また所定の順序で立ち上げることが行われない場合に対しては、所定の順番で生成された電源電圧ＶＣＣ３がリセット回路１０７に供給されないので、リセット回路１０７が正しく動作することができず、その結果、システム制御部１０がラッチアップなどの状態に陥る可能性がある。
【００２３】
本発明の目的は、複数の電源電圧を所定の順番で確実に立ち下げることができる電源装置および機器を提供することにある。
【課題を解決するための手段】
【００２４】
本発明は、上記目的を達成するため、電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段を有し、前記制御手段は、前記立ち下げ動作時に、前記複数の電源電圧のうち、立ち下げ動作を行っている１つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置を提供する。
【００２５】
本発明は、上記目的を達成するため、電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、少なくとも前記立ち下げ動作の開始時点からの時間の計測を行う時間計測手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧をそれぞれ放電するための放電手段とを有し、前記制御手段は、前記立ち下げ動作時に、前記複数の電源電圧のうち、立ち下げ動作を行っている１つの電源電圧が所定電圧より低くなるまでに前記時間計測手段により計測された時間が所定時間を超えると、前記放電手段により前記立ち下げ動作を行っている１つの電源電圧を放電させた後に、次の電源電圧の立ち下げ動作を行うように制御することを特徴とする電源装置を提供する。
【００２６】
本発明は、上記目的を達成するため、電源電圧をそれぞれ生成する複数の電源電圧生成手段と、前記電源電圧生成手段のそれぞれにより生成された複数の電源電圧を監視しながら、前記複数の電源電圧を所定の順序で立ち上げ動作を行う立ち上げ制御および前記複数の電源電圧を所定の順序で立ち下げ動作を行う立ち下げ制御を実行する制御手段とを備える電源装置であって、前記制御手段は、前記立ち下げ制御時に前記立ち上げ制御が要求された場合、システム側をリセットするためのリセット信号を発生することを特徴とする電源装置を提供する。
【００２７】
本発明は、上記目的を達成するため、上記電源装置を搭載することを特徴とする機器を提供する。
【発明の効果】
【００２８】
本発明によれば、複数の電源電圧を所定の順番で確実に立ち下げることができる。また、複数の電源電圧を所定の順番で立ち下げる立ち下げ制御途中で、複数の電源電圧の立ち上げが要求された場合でも、各電源電圧を所定の順番で立ち下げた後に、各電源電圧を所定の順番で立ち上げることができる。
【００２９】
また、本発明によれば、複数の電源電圧を所定の順番で立ち下げる立ち下げ制御途中で、複数の電源電圧の立ち上げが要求された場合でも、リセット信号の発生により、電源電圧の供給先を安定に動作させることができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３１】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る電源装置を搭載するデジタルカメラの構成を示すブロック図、図２は図１の電源部の構成を示すブロック図である。
【００３２】
デジタルカメラは、図１に示すように、被写体の光学像を固体撮像素子３に結像させるためのレンズ１、レンズ１を通過した光量を制御するための絞り機能およびシャッタ機能を有する絞り・シャッタ２を備える。固体撮像素子３は、レンズ１で結像された被写体光を電気信号に変換して出力する。固体撮像素子３から出力される電気信号はＣＤＳ部４へ入力される。ＣＤＳ部４は、固体撮像素子３からの電気信号に対して、クロックの除去、ノイズを軽減するための相関二重サンプリングなどの処理を施し、処理後の信号を出力する。ＣＤＳ部４から出力される信号は、クランプ回路部５へ入力される。クランプ回路部５は、入力されたＣＤＳ部４からの信号を、後述のタイミングパルス発生部８から供給されるクランプパルスのタイミングで所定の基準電源電圧にクランプする。クランプ回路部５から出力される信号は、Ａ／Ｄ変換部６でデジタル信号に変換された後に、信号処理回路部７へ入力される。信号処理回路部７は、入力されたデジタル信号の表示や記録などを行うために、入力されたデジタル信号に対して各種の信号処理、変換処理などを施す。信号処理回路部７で処理された信号は、必要に応じて、表示部１１に表示され、また記録媒体１２へ記録される。表示部１１は、液晶表示装置などからなる。記録媒体１２は、データの記録または読み出しを行うことが可能な半導体メモリなどから構成される。
【００３３】
固体撮像素子３、ＣＤＳ部４、Ａ／Ｄ変換部６は、クランプ回路部５と同様に、タイミングパルス発生部８から供給されるパルスに基づいて動作する。また、レンズ１、絞り・シャッタ２は、光学系駆動部９により駆動される。
【００３４】
上述したＣＤＳ部４、信号処理部７、タイミングパルス発生部８、光学系駆動部９、表示部１１、記録媒体１２、後述する電源部１３などの各ブロックは、システム制御部１０により制御される。システム制御部１０は、ＣＰＵ、ＲＯＭ、ＲＡＭなどから構成される。
【００３５】
電源部１３は、メインスイッチ１４がオンされると、デジタルカメラの各ブロックに電源を供給する。電源部１３は、図２に示すように、所定本数の乾電池からなる電源１０１から供給される電源電圧から複数の電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３を所定の順番で生成し、出力する。ここで、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３は、システム制御部１０へ供給されるものであり、このシステム制御部１０に対しては、その動作を保証しまた破壊されることを回避するために、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３の投入順番およびその切断順番が予め規定されているものとする。本実施の形態においては、上記規程に従って、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３が、電源電圧ＶＣＣ１、電源電圧ＶＣＣ２、電源電圧ＶＣＣ３の順に立ち上げられ、電源電圧ＶＣＣ３、電源電圧ＶＣＣ２、電源電圧ＶＣＣ１の順に立ち下げられる。また、実際には、上記電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３以外の他の電源電圧も出力されるが、ここでは、説明を簡単にするために、他の電源電圧については省略する。
【００３６】
電源部１３は、論理回路１０２と、複数のスイッチングレギュレータ１０４，１０５，１０６を制御するためのコントローラ１０３とを備える。論理回路１０２は、メインスイッチ１４から出力される信号またはシステム制御部１０から出力されるラッチパルスのいずれか「ＨＩ」であるときに、「ＨＩ」の信号Ｃｏｎｔを出力する。システム制御部１０は、スイッチ１４からの信号を入力し、スイッチ１４の状態を監視する。また、システム制御部１０は、リセット回路（ＲＥＳＥＴ）１０７からリセット信号が入力されると、電源部１３の動作をリセットする。リセット回路１０７は、電源電圧Ｖ３を動作電源として動作する。
【００３７】
コントローラ１０３は、複数のドライバ１０３ａ，１０３ｂ，１０３ｃ、ロジック制御部１０３ｄ、カウンタ１０３ｅ、および複数のコンパレータ１０３ｆ，１０３ｇ，１０３ｈを含む。ドライバ１０３ａは、スイッチングレギュレータ１０４を制御する。スイッチングレギュレータ１０４は、ドライバ１０３ａの制御下で、電源１０１から供給される電源電圧から電源電圧ＶＣＣ１を生成し、出力する。ドライバ１０３ｂは、スイッチングレギュレータ１０５を制御する。スイッチングレギュレータ１０５は、ドライバ１０３ｂの制御下で、電源１０１から供給される電源電圧から電源電圧ＶＣＣ２を生成し、出力する。ドライバ１０３ｃは、スイッチングレギュレータ１０６を制御する。スイッチングレギュレータ１０６は、ドライバ１０３ｃの制御下で、電源１０１から供給される電源電圧から電源電圧ＶＣＣ３を生成し、出力する。
【００３８】
ここで、スイッチングレギュレータ１０４から出力された電源電圧ＶＣＣ１は、ドライバ１０３ａへ戻されて入力されるとともに、コンパレータ１０３ｆへ入力される。コンパレータ１０３ｆは、入力された電源電圧ＶＣＣ１と所定電圧Ｖ１ｒｅｆとを比較し、その比較結果に応じた信号を出力する。コンパレータ１０３ｆの出力信号は、ロジック制御部１０３ｄへ入力される。
【００３９】
同様に、スイッチングレギュレータ１０５から出力された電源電圧ＶＣＣ２は、ドライバ１０３ｂへ戻されて入力されるとともに、コンパレータ１０３ｇへ入力される。コンパレータ１０３ｇは、入力された電源電圧ＶＣＣ２と所定電圧Ｖ２ｒｅｆとを比較し、その比較結果に応じた信号を出力する。コンパレータ１０３ｇの出力信号は、ロジック制御部１０３ｄへ入力される。
【００４０】
また、同様に、スイッチングレギュレータ１０６から出力された電源電圧ＶＣＣ３は、ドライバ１０３ｃへ戻されて入力されるとともに、コンパレータ１０３ｈへ入力される。コンパレータ１０３ｈは、入力された電源電圧ＶＣＣ３と所定電圧Ｖ３ｒｅｆとを比較し、その比較結果に応じた信号を出力する。コンパレータ１０３ｈの出力信号は、ロジック制御部１０３ｄへ入力される。
【００４１】
ロジック制御部１０３ｄは、論理回路１０２からの信号Ｃｏｎｔが「ＨＩ」になると、動作を開始し、各コンパレータ１０３ｆ，１０３ｇ，１０３ｈからの出力信号とカウンタ１０３ｅからのカウント値とに基づいて各ドライバ１０３ａ，１０３ｂ，１０３ｃに対して、電源電圧の立ち上げシーケンスおよび立ち下げシーケンスを実行するための動作指示を与える。
【００４２】
このような構成により、各ドライバ１０３ａ，１０３ｂ，１０３ｃは、対応するスイッチングレギュレータ１０４，１０５，１０６が生成する電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３を監視しながら、ロジック制御部１０３ｄからの動作指示に基づいて、対応するスイッチングレギュレータ１０４，１０５，１０６を制御する。そして、各ドライバ１０３ａ，１０３ｂ，１０３ｃによる対応するスイッチングレギュレータ１０４，１０５，１０６に対する制御により、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３が所定の順番で立ち上げられ、また所定の順番で立ち下げられる。
【００４３】
次に、本実施の形態のデジタルカメラの基本動作について図３および図４を参照しながら説明する。図３および図４は図１のデジタルカメラの基本動作の手順を示すフローチャートである。図３および図４のフローチャートに示す手順は、システム制御部１０により実行されるものである。
【００４４】
システム制御部１０は、図３に示すように、まず、メインスイッチ１４がオンされるのを待ち（ステップＳ３０１）、メインスイッチ１４がオンされると、電源部１３は動作を開始し、システム制御部１０および撮像系回路１５に対して電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３，ＶＣＣ４を供給する。これにより、システム制御部１０は制御動作を開始し、撮像系回路１５（固体撮像素子３、タイミングパルス発生部７など）は、動作可能な状態になる。
【００４５】
次いで、システム制御部１０は、動作モードが撮影モードであるか否かを判定する（ステップＳ３０２）。ここで、動作モードが撮影モードである場合、システム制御部１０は、撮影シーケンスを開始する。そして、システム制御部１０は、光学系駆動部９を介して、レンズ１を駆動制御する（ステップＳ３０３）。ここでは、レンズ１をリセット位置まで駆動するなどの制御が行われる。
【００４６】
次いで、システム制御部１０は、光学系駆動部９を介して、絞り・シャッタ２を駆動制御する（ステップＳ３０４）。ここでは、絞り・シャッタ２が開放される。続いて、システム制御部１０は、露光制御値を求めるための第１の測光を実行する（ステップＳ３０５）。この第１の測光においては、固体撮像素子３、ＣＤＳ部４、クランプ回路部、Ａ／Ｄ変換部６を経て信号処理部７に入力されたデジタル信号に対して対応する信号処理が施され、処理後のデジタル信号はシステム制御１０に入力される。システム制御部１０は、入力されたデジタル信号から測光値を取得し、取得された測光値に基づいて露出制御値を算出する。
【００４７】
次いで、システム制御部１０は、プログラム線図を参照して、上記第１の測光により求められた露出制御値に応じた絞り値およびシャッタスピードを決定し、決定された絞り値およびシャッタスピードを絞り・シャッタ２に設定する（ステップＳ３０６）。そして、システム制御部１０は、レンズ１により捕らえられている現在の画像を表示部１１に表示する表示モードが設定されているか否かを判定する（ステップＳ３０７）。ここで、表示モードが設定されている場合、システム制御部１０は、現在の画像を表示部１１に表示するように制御し（ステップＳ３０８）、レリーズスイッチの第１のスイッチがオンされるのを待つ（ステップＳ３０９）。これに対し、表示モードが設定されていない場合、システム制御部１０は、現在の画像の表示（ステップＳ３０８）を行うことなく、レリーズスイッチの第１のスイッチがオンされるのを待つ（ステップＳ３０９）。
【００４８】
上記ステップＳ３０９において第１のスイッチがオンされたと判定されると、システム制御部１０は、第２の測光を実行する（ステップＳ３１０）。この第２の測光は、上記第１の測光と同様の手順で行われる。そして、システム制御部１０は、プログラム線図を参照して、上記第２の測光により求められた露出制御値に応じた絞り値およびシャッタスピードを決定し、決定された絞り値およびシャッタスピードを絞り・シャッタ２に設定する（ステップＳ３１１）。
【００４９】
次いで、システム制御部１０は、被写体までの距離を求めるための測距を行う（ステップＳ３１２）。この測距においては、信号処理部７により、固体撮像素子３、ＣＤＳ部４、クランプ部５、Ａ／Ｄ変換部６を経て入力されたデジタル信号から高周波成分が取り出され、この高周波成分はシステム制御部１０に入力される。システム制御部１０は、入力された高周波成分に基づいて被写体までの距離を算出する。そして、システム制御部１０は、上記測距により求められた距離に対応する位置へレンズ１を駆動し、レンズ１の焦点位置が合焦位置にあるか否かを判定する（ステップＳ３１３）。ここで、レンズ１の焦点位置が合焦位置になければ、システム制御部１０は、再びレンズ１を駆動し、測距を行う（ステップＳ３１２）。
【００５０】
レンズ１の焦点位置が合焦位置に合うと、図４に示すように、システム制御部１０は、レリーズスイッチの第２のスイッチがオンされるのを待ち（ステップＳ３１４）。上記第２のスイッチがオンされると、システム制御部１０は、本露光を行う（ステップＳ３１５）。ここでは、上記第２の測光により求められた露出制御値に応じた絞り値およびシャッタスピードで露光が行われる。露光が終了すると、固体撮像素子３、ＣＤＳ部４、クランプ部５、Ａ／Ｄ変換部６を経て信号処理部７に入力されたデジタル信号に対して対応する信号処理が施され、処理後のデジタル信号は、システム制御部１０の制御により、画像データとして記録媒体１２に記録される。
【００５１】
次いで、システム制御部１０は、上記第２のスイッチがオンされている状態にあるか否かを判定する（ステップＳ３１６）。ここで、上記第２のスイッチがオンされている状態にあれば、すなわち上記第２のスイッチが押され続けられている状態にあれば、システム制御部１０は、撮影中の画像を表示部１１に表示するように制御する（ステップＳ３１７）。この表示は、第２のスイッチがオフされるまで続けられる。そして、画像の表示中に、上記第２のスイッチがオフされると、システム制御部１０は、上記画像の表示を停止し、撮影を終了する。これに対し、上記第２のスイッチが既にオフされている状態にあれば、システム制御部１０は、上記画像の表示を行うことなく、撮影を終了する。
【００５２】
次いで、システム制御部１０は、メインスイッチ１４がオフされたか否かを判定する（ステップＳ３１８）。ここで、メインスイッチ１４がオフされていなければ、システム制御部１０は、上記ステップＳ３０３へ戻る。これに対し、メインスイッチ１４がオフされると、システム制御部１０は、レンズ１などの駆動部品を初期位置に戻すように制御し、動作を終了する。これに合わせて、電源部１３は、動作を停止する。
【００５３】
上記ステップＳ３０２において動作モードが再生モードであると判定された場合、システム制御部１０は、再生シーケンスを開始する。そして、システム制御部１０は、図４に示すように、記録媒体１２から画像データを読み出し、読み出された画像データを信号処理部７に取り込むように制御する（ステップＳ３１９）。この際、信号処理部７においては、読み出された画像データを表示するための処理が行われる。次いで、システム制御部１０は、読み出された画像データを表示部１１に表示するように制御する（ステップＳ３２０）。そして、システム制御部１０は、メインスイッチ１４がオフされたか否かを判定する（ステップＳ３１９）。ここで、メインスイッチ１４がオフされていなければ、システム制御部１０は、上記ステップＳ３１８へ戻り、画像データの表示を続行する。これに対し、メインスイッチ１４がオフされると、システム制御部１０は、画像データの表示を停止し、動作を終了する。これに合わせて、電源部１３は、動作を停止する。
【００５４】
次に、電源電圧の立ち上げシーケンスと立ち上げシーケンスについて図５〜図１２を参照しながら説明する。図５は図２の電源部１３の通常の立ち上げシーケンス時における動作タイミングを示す図、図６は図２の電源部１３の通常の立ち下げシーケンス時における動作タイミングを示す図、図７は通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの一例を示す図、図８は通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの他の例を示す図、図９は図２の電源部１３の立ち上げシーケンスの手順を示すフローチャート、図１０および図１１は図２の電源部１３の立ち下げシーケンスの手順を示すフローチャート、図１２は図１１の全てオフ後の立ち上げシーケンスの手順を示すフローチャートである。
【００５５】
まず、電源電圧の立ち上げシーケンスについて図５および図９を参照しながら説明する。ここで、図９に示す手順は、ロジック制御部１０３ｄにより実行されるものである。
【００５６】
ロジック制御部１０３ｄは、図９に示すように、論理回路１０２から出力される信号Ｃｏｎｔが「ＨＩ」となるのを待つ（ステップＳ５０１）。ここでは、メインスイッチ１４がオンされたことにより、論理回路１０２から出力される信号Ｃｏｎｔが「ＨＩ」となる。上記信号Ｃｏｎｔが「ＨＩ」となると、ロジック制御部１０３ｄは、ドライバ１０３ａに対してスイッチングレギュレータ１０４の制御開始を指示する（ステップＳ５０２）。この指示を受けたドライバ１０３ａによりスイッチングレギュレータ１０４は制御され、スイッチングレギュレータ１０４により電源電圧ＶＣＣ１が生成される。この際、電源電圧ＶＣＣ１は、スロースタート制御により徐々に上昇する。そして、電源電圧ＶＣＣ１は、ドライバ１０３ａおよびコンパレータ１０３ｆに入力される。
【００５７】
次いで、ロジック制御部１０３ｄは、コンパレータ１０３ｆの出力信号に基づいて電源電圧ＶＣＣ１の値が所定値Ｖ１ａより大きくなるのを待つ（ステップＳ５０３）。ここで、電源電圧ＶＣＣ１の値が所定値Ｖ１ａより大きくなると、ロジック制御部１０３ｄはドライバ１０３ｂに対してスイッチングレギュレータ１０５の制御開始を指示する（ステップＳ５０４）。これにより、電源電圧ＶＣＣ２が生成される。この際、電源電圧ＶＣＣ２は、電源電圧ＶＣＣ１と同様に、スロースタート制御により徐々に上昇する。そして、電源電圧ＶＣＣ２は、ドライバ１０３ｂおよびコンパレータ１０３ｇに入力される。
【００５８】
次いで、ロジック制御部１０３ｄは、コンパレータ１０３ｇの出力信号に基づいて電源電圧ＶＣＣ２の値が所定値Ｖ２ａより大きくなるのを待つ（ステップＳ５０４）。電源電圧ＶＣＣ２の値が所定値Ｖ２ａより大きくなると、ロジック制御部１０３ｄは、ドライバ１０３ｃに対してスイッチングレギュレータ１０６の制御開始を指示する（ステップＳ５０６）。これにより、電源電圧ＶＣＣ３が生成される。この際、電源電圧ＶＣＣ３は、電源電圧ＶＣＣ１と同様に、スロースタート制御により徐々に上昇する。そして、電源電圧ＶＣＣ３は、ドライバ１０３ｃおよびコンパレータ１０３ｈに入力される。
【００５９】
次いで、ロジック制御部１０３ｄは、コンパレータ１０３ｈの出力信号に基づいて電源電圧ＶＣＣ３の値が所定値Ｖ３ａより大きくなるのを待つ（ステップＳ５０７）。電源電圧ＶＣＣ３の値が所定値Ｖ３ａより大きくなると、ロジック制御部１０３ｄは、立ち上がりシーケンスを終了する。
【００６０】
例えば図５に示すように、メインスイッチ１４がオンされると（時間ｔ４１）、スイッチングレギュレータ１０４の制御が開始され、電源電圧ＶＣＣ１が徐々に上昇するようにして生成される。次いで、電源電圧ＶＣＣ１の値が所定値Ｖ１ａより大きくなると（時間ｔ４２）、スイッチングレギュレータ１０５に対する制御が開始され、電源電圧ＶＣＣ２が徐々に上昇するようにして生成される。次いで、電源電圧ＶＣＣ２の値が所定値Ｖ２ａより大きくなると（時間ｔ４３）、スイッチングレギュレータ１０６に対する制御が開始され、電源電圧ＶＣＣ３が徐々に上昇するようにして生成される。そして、電源電圧ＶＣＣ３の値が所定値Ｖ３ａより大きくなると、立ち上がりシーケンスは終了する。
【００６１】
このようにして、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３が所定の順番で立ち上げられる。
【００６２】
次に、立ち下げシーケンスについて図１０および図１１を参照しながら説明する。図１０および図１１に示す手順は、ロジック制御部１０３ｄにより実行されるものである。
【００６３】
メインスイッチ１４がオフされると、論理回路１０２からの信号Ｃｏｎｔが「ＬＯＷ」となる。ロジック制御部１０３ｄは、信号Ｃｏｎｔが「ＬＯＷ」となると、ドライバ１０３ｃに対してスイッチングレギュレータ１０６の制御停止を指示する（ステップＳＳ５１１）。この指示を受けたドライバ１０３ｃは、スイッチングレギュレータ１０６の動作を停止するように制御する。これにより、電源電圧ＶＣＣ３は徐々に下がる。この電源電圧ＶＣＣ３は、ドライバ１０３ｃおよびコンパレータ１０３ｈに入力される。
【００６４】
次いで、ロジック制御部１０３ｄは、コンパレータ１０３ｈの出力信号に基づいて電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さいか否かを判定する（ステップＳ５１２）。ここで、電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さくない場合、ロジック制御部１０３ｄは、信号Ｃｏｎｔが「ＨＩ」であるか否かを判定する（ステップＳ５１３）。これは、電源電圧ＶＣＣ３の立ち下げ途中において、立ち上げ制御の割り込みがされたか否かを判定するために行われるものである。ここで、信号Ｃｏｎｔが「ＨＩ」でなければ、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいてＶＣＣ３のオフ開始からの時間Ｔ１が所定値Ｔ（Ｖ３）を超えたか否かを判定する（ステップＳ５１４）。ここで、上記時間Ｔ１が所定値Ｔ（Ｖ３）を超えていない場合、ロジック制御部１０３ｄは、上記ステップＳ５１２へ戻る。
【００６５】
これに対し、上記ステップＳ５１４において上記時間Ｔ１が所定値Ｔ（Ｖ３）を超えたと判定された場合、ロジック制御部１０３ｄは、電源電圧ＶＣＣ２を立ち下げるために、ドライバ１０３ｂに対してスイッチングレギュレータ１０５の制御停止を指示する（ステップＳ５１６）。この指示を受けたドライバ１０３ｂは、スイッチングレギュレータ１０５の動作を停止するように制御する。これにより、電源電圧ＶＣＣ２は徐々に下がる。この電源電圧ＶＣＣ２は、ドライバ１０３ｂおよびコンパレータ１０３ｇに入力される。
【００６６】
上記ステップＳ５１２において電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さいと判定された場合、ロジック制御部１０３ｄは、上記ステップＳ５１６へ進む。
【００６７】
上記ステップＳ５１３において信号Ｃｏｎｔが「ＨＩ」であると判定された場合、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいて、立ち下げシーケンス開始（「ＬＯＷ」信号Ｃｏｎｔの入力時間）から「ＨＩ」の信号Ｃｏｎｔの入力までの時間Ｔ４が所定値Ｔｏｎを超えたか否かを判定する（ステップＳ５１５）。ここで、時間Ｔ４が所定値Ｔｏｎを超えた場合、ロジック制御部１０３ｄは、後述する全てオフ後の立ち上げシーケンスへ移行する。これに対し、時間Ｔ４が所定値Ｔｏｎを超えていない場合、ロジック制御部１０３ｄは、上記ステップＳ５１４へ進む。
【００６８】
ドライバ１０３ｂに対してスイッチングレギュレータ１０５の制御停止が指示された後（ステップＳ５１６）、ロジック制御部１０３ｄは、コンパレータ１０３ｇの出力信号に基づいて電源電圧ＶＣＣ２の値が所定値Ｖ２ｂより小さいか否かを判定する（ステップＳ５１７）。ここで、電源電圧ＶＣＣ２の値が所定値Ｖ２ｂより小さくない場合、ロジック制御部１０３ｄは、立ち上げ制御の割り込みがされたか否かを判定するために、信号Ｃｏｎｔが「ＨＩ」であるか否かを判定する（ステップＳ５１８）。ここで、信号Ｃｏｎｔが「ＨＩ」でなければ、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいてＶＣＣ２のオフ開始からの時間Ｔ２が所定値Ｔ（Ｖ２）を超えたか否かを判定する（ステップＳ５１９）。ここで、上記時間Ｔ２が所定値Ｔ（Ｖ２）を超えていない場合、ロジック制御部１０３ｄは、上記ステップＳ５１７へ戻る。
【００６９】
これに対し、上記ステップＳ５１９において上記時間Ｔ２が所定値Ｔ（Ｖ２）を超えたと判定された場合、図１１に示すように、ロジック制御部１０３ｄは、電源電圧ＶＣＣ１を立ち下げるために、ドライバ１０３ａに対してスイッチングレギュレータ１０４の制御停止を指示する（ステップＳ５２１）。この指示を受けたドライバ１０３ａは、スイッチングレギュレータ１０４の動作を停止するように制御する。これにより、電源電圧ＶＣＣ１は徐々に下がる。この電源電圧ＶＣＣ１は、ドライバ１０３ａおよびコンパレータ１０３ｆに入力される。
【００７０】
上記ステップＳ５１７において電源電圧ＶＣＣ２の値が所定値Ｖ２ｂより小さいと判定された場合、ロジック制御部１０３ｄは、上記ステップＳ５２１へ進む。
【００７１】
上記ステップＳ５１８において信号Ｃｏｎｔが「ＨＩ」であると判定された場合、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいて、上記時間Ｔ４が所定値Ｔｏｎを超えたか否かを判定する（ステップＳ５２０）。ここで、上記時間Ｔ４が所定値Ｔｏｎを超えた場合、ロッジク制御部１０３ｄは、後述する全てオフ後の立ち上げシーケンスへ移行する。これに対し、上記時間Ｔ４が所定値Ｔｏｎを超えていない場合、ロジック制御部１０３ｄは、上記ステップＳ５１９へ進む。
【００７２】
ドライバ１０３ａに対してスイッチングレギュレータ１０４の制御停止が指示された後（ステップＳ５２１）、ロジック制御部１０３ｄは、コンパレータ１０３ｆの出力信号に基づいて電源電圧ＶＣＣ１の値が所定値Ｖ１ｂより小さいか否かを判定する（ステップＳ５２２）。ここで、電源電圧ＶＣＣ１の値が所定値Ｖ１ｂより小さくない場合、ロジック制御部１０３ｄは、立ち上げ制御の割り込みがされたか否かを判定するために、信号Ｃｏｎｔが「ＨＩ」であるか否かを判定する（ステップＳ５２３）。ここで、信号Ｃｏｎｔが「ＨＩ」でなければ、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいてＶＣＣ１のオフ開始からの時間Ｔ３が所定値Ｔ（Ｖ１）を超えたか否かを判定する（ステップＳ５１９）。ここで、上記時間Ｔ３が所定値Ｔ（Ｖ１）を超えていない場合、ロジック制御部１０３ｄは、上記ステップＳ５２２へ戻る。
【００７３】
これに対し、上記ステップＳ５１９において上記時間Ｔ３が所定値Ｔ（Ｖ１）を超えたと判定された場合、ロジック制御部１０３ｄは、本立ち下げシーケンスを終了する。
【００７４】
上記ステップＳ５２２において電源電圧ＶＣＣ１の値が所定値Ｖ１ｂより小さいと判定された場合、ロジック制御部１０３ｄは、本立ち下げシーケンスを終了する。
【００７５】
上記ステップＳ５２３において信号Ｃｏｎｔが「ＨＩ」であると判定された場合、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいて、上記時間Ｔ４が所定値Ｔｏｎを超えたか否かを判定する（ステップＳ５２５）。ここで、上記時間Ｔ４が所定値Ｔｏｎを超えた場合、ロッジク制御部１０３ｄは、後述する全てオフ後の立ち上げシーケンスへ移行する。これに対し、上記時間Ｔ４が所定値Ｔｏｎを超えていない場合、ロジック制御部１０３ｄは、上記ステップＳ５２４へ進む。
【００７６】
ここで、所定値Ｔ（Ｖ１）、Ｔ（Ｖ２）、Ｔ（Ｖ３）は同じ値でもよいし、それぞれの異なる値にしてもよい。また、所定値Ｔ（Ｖ１）、Ｔ（Ｖ２）、Ｔ（Ｖ３）は、各電源電圧の供給先の負荷容量、供給先のデバイスの電気的特性などに応じて決定されるようにしてもよい。また、上述した所定値Ｖ１ａとＶ２ａとＶ３ａ、およびＶ１ｂとＶ２ｂとＶ３ｂの大小関係には特に制限はない。
【００７７】
通常に各電源電圧を立ち下げる場合、例えば図６に示すように、メインスイッチ１４がオフされ、論理回路１０２からの信号Ｃｏｎｔが「ＬＯＷ」となると（時間ｔ４４）、スイッチングレギュレータ１０６を停止させるための制御が開始され、電源電圧ＶＣＣ３が徐々に下げられる。
【００７８】
次いで、電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さくなるか、または電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さくないが電源電圧ＶＣＣ３のオフ開始からの時間Ｔ１が所定値Ｔ（Ｖ３）を超えると（時間ｔ４５）、スイッチングレギュレータ１０５を停止させるための制御が開始され、電源電圧ＶＣＣ２は徐々に下がる。
【００７９】
次いで、電源電圧ＶＣＣ２の値が所定値Ｖ２ｂより小さくなるか、または電源電圧ＶＣＣ２の値が所定値Ｖ２ｂより小さくないが電源電圧ＶＣＣ２のオフ開始からの時間Ｔ２が所定値Ｔ（Ｖ２）を超えると（時間ｔ４６）、スイッチングレギュレータ１０４を停止させるための制御が開始され、電源電圧ＶＣＣ１は徐々に下がる。
【００８０】
このようにして、通常時は、各電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３が所定の順番で立ち下げられる。
【００８１】
次に、全てオフ後の立ち上げシーケンスについて図１２を参照しながら説明する。
【００８２】
立ち下げシーケンス実行中に立ち上げが要求された場合、上述したように、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいて、立ち下げシーケンス開始（「ＬＯＷ」信号Ｃｏｎｔの入力時間）から「ＨＩ」の信号Ｃｏｎｔの入力までの時間Ｔ４が所定値Ｔｏｎを超えたか否かを判定する（ステップＳ５１５，Ｓ５２０，Ｓ５２５）。上記時間Ｔ４が所定値Ｔｏｎを超えていなければ、ロジック制御部１０３ｄは、通常の立ち下げ制御を続行する。これに対し、上記時間Ｔ４が所定値Ｔｏｎを超えると、ロジック制御部１０３ｄは、全てオフ後の立ち上げシーケンスを開始する。ここでは、電源電圧ＶＣＣ３の立ち下げ途中において、立ち上げ要求がされたものとして、以下の全てのオフ後の立ち上げシーケンスについて説明する。
【００８３】
全てのオフ後の立ち上げシーケンスが開始されると、図１２に示すように、ロジック制御部１０３ｄは、電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３のうち、オフされていない電源電圧の全てすなわち電源電圧ＶＣＣ２，ＶＣＣ１をオフするように対応するドライバ１０３ａ，１０３ｂｃに対して指示を与える（ステップＳ５３１）。
【００８４】
次いで、ロジック制御部１０３ｄは、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１がそれぞれ対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくなったか否かを判定する（ステップＳ５３２）。ここで、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１の全てがそれぞれ対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくなると、ロジック制御部１０３ｄは、図１０に示す立ち上げシーケンスへ移行し、当該立ち上げシーケンスを実行する。これに対し、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のいずれかがそれぞれ対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくない場合、ロジック制御部１０３ｄは、カウンタ１０３ｅの出力に基づいて、立ち上げ要求時点からの時間Ｔ５が各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のそれぞれに対応する所定値ｔ(Ｖ１Ｂ)，ｔ(Ｖ２Ｂ)，ｔ(Ｖ３Ｂ)を超えたか否かを判定する（ステップＳ５３３）。ここで、上記時間Ｔ５が対応する所定値ｔ(Ｖ１Ｂ)，ｔ(Ｖ２Ｂ)，ｔ(Ｖ３Ｂ)を超えていない場合、ロジック制御部１０３ｄは、上記ステップＳ５３２へ戻る。これに対し、上記時間Ｔ５が対応する所定値ｔ(Ｖ１Ｂ)，ｔ(Ｖ２Ｂ)，ｔ(Ｖ３Ｂ)を超えている場合、ロジック制御部１０３ｄは、図１０に示す立ち上げシーケンスへ移行し、当該立ち上げシーケンスを実行する。
【００８５】
例えば図７または図８に示すように、立ち下げシーケンスにより電源電圧ＶＣＣ３の立ち下げが実行されている最中に立ち上げが要求された場合、立ち下げシーケンス開始から「ＨＩ」の信号Ｃｏｎｔの入力（時間ｔ４９または時間ｔ５０）までの時間Ｔ４が所定値Ｔｏｎを超えたか否かが判定され、時間Ｔ４が所定値Ｔｏｎを超えている場合、全てのオフ後の立ち上げシーケンスが開始される。図７または図８に示す例の場合、電源電圧ＶＣＣ３が立ち下げ中にあるので、他の電源電圧ＶＣＣ１，ＶＣＣ２の立ち下げが開始されるそして、全ての電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１の値がそれぞれ所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくなるのを待って、立ち上げシーケンスへの移行が行われる。
【００８６】
また、図８に示すように、全ての電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１がそれぞれ所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくないと判定された後（ステップＳ５３２）において、電源電圧ＶＣＣ１，ＶＣＣ２の立ち下げ開始からの時間Ｔ５が対応する所定値ｔ(Ｖ１Ｂ)，ｔ(Ｖ２Ｂ)，ｔ(Ｖ３Ｂ)を超えると、立ち上げシーケンスへの移行が行われる。
【００８７】
このように本実施の形態によれば、負荷条件により電源電圧が所定電圧まで下がるのに長い時間を要するような場合でも、確実に各電源電圧を所定の順番で立ち下げることが可能となる。また、立ち下がりシーケンスの実行中に立ち上げ要求が割り込まれた場合でも、各電源電圧を所定の順番で立ち下げ、かつ所定の順番で立ち上げることが可能となる。
【００８８】
（第２の実施の形態）
次に、本発明の第２の実施の形態について図１３〜図１８を参照しながら説明する。図１３は本発明の第２の実施の形態に係る電源装置の構成を示すブロック図、図１４は図１３の電源部１３の通常の立ち下げシーケンス時における動作タイミングを示す図、図１５は図１３の電源部１３の通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの一例を示す図、図１６は図１３の電源部１３の通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの他の例を示す図、図１７は図１３の電源部１３の立ち上げシーケンスの手順を示すフローチャート、図１８は図１７の全てオフ後の立ち上げシーケンスの手順を示すフローチャートである。
【００８９】
本実施の形態の電源部１３は、上記第１の実施の形態と同様に、デジタルカメラに搭載されており、上記第１の実施の形態と同一の素子、回路などには、同一の符号を付し、その説明は省略する。
【００９０】
本実施の形態は、図１３に示すように、上記第１の実施の形態に対し、複数の放電回路６０１，６０２，６０３が設けられている点で異なる。ここで、放電回路６０１は、ドライバ１０３ａの制御により電源電圧ＶＣＣ１がオフされた際に、負荷容量に残る電圧を放電するための回路である。同様に、各放電回路６０２，６０３は、それぞれ、電圧電源ＶＣＣ２，ＶＣＣ３に対応付けて設けられている回路である。ロジック制御部１０３ｄは、各ドライバ１０３ａ，１０３ｂ，１０３ｃに対して対応する放電回路６０１，６０２，６０３を動作させるように指示する。この指示を受けた各ドライバ１０３ａ，１０３ｂ，１０３ｃは、それぞれ、対応する放電回路６０１，６０２，６０３を動作させる。
【００９１】
まず、本実施の形態における電源の立ち下げシーケンスについて図１７を参照しながら説明する。図１７に示す手順は、ロジック制御部１０３ｄにより実行されるものである。図１７中、図１０のステップと同一のステップには同一の符号を付し、その説明は省略する。
【００９２】
本立ち上げシーケンスにおいては、図１７に示すように、まず、スイッチングレギュレータ１０６を停止させるための制御が開始され、電源電圧ＶＣＣ３が徐々に下げられる（ステップＳ５１１）。そして、電源電圧ＶＣＣ３の値は所定値Ｖ３ｂより小さくないが（ステップＳ５１２）、電源電圧ＶＣＣ３のオフ開始からの時間Ｔ１が所定値Ｔ（Ｖ３）を超えると（ステップＳ５１４）、ロジック制御部１０３ｄは、ドライバ１０３ｃに対して放電回路６０３を動作させるように指示する（ステップＳ８０１）。これにより、ドライバ１０３ｃは放電回路６０３を動作させ、放電回路６０３は、負荷容量に残る電圧を放電する。
【００９３】
次いで、ロジック制御部１０３ｄは、電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さくなったか否かを判定する（ステップＳ８０２）。ここで、電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さくないと、ロジック制御部１０３ｄは、上記ステップＳ８０１へ戻り、ドライバ１０３ｃを介して、放電回路６０３を動作させる。そして、電源電圧ＶＣＣ３の値が所定値Ｖ３ｂより小さくなると、ロジック制御部１０３ｄは、電源電圧ＶＣＣ３をオフする手順と同じ手順で、電源電圧ＶＣＣ２をオフするための制御を行う。次いで、電源電圧ＶＣＣ２の値が所定値Ｖ２ｂより小さくなると、ロジック制御部１０３ｄは、電源電圧ＶＣＣ３をオフする手順と同じ手順で、電源電圧ＶＣＣ１をオフするための制御を行う。
【００９４】
次に、全てのオフ後の立ち上げシーケンスについて図１８を参照しながら説明する。ここでは、電源電圧ＶＣＣ３の立ち下げ途中において、立ち上げ要求がされたものとして、以下の全てのオフ後の立ち上げシーケンスについて説明する。
【００９５】
立ち下げシーケンス実行中に立ち上げが要求されて、全てオフ後の立ち上げシーケンスが開始されると、図１８に示すように、ロジック制御部１０３ｄは、電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のうち、電源電圧ＶＣＣ２，ＶＣＣ１をオフするように対応するドライバ１０３ｂ，１０３ａに対して指示を与える（ステップＳ５３１）。
【００９６】
次いで、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のいずれかは対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくないが（ステップＳ５３２）、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１の立ち下げ開始からの時間Ｔ５が対応する所定値ｔ(Ｖ３ｂ)，ｔ(Ｖ２ｂ)，ｔ(Ｖ１ｂ)を超えると（ステップＳ５３３）、ロジック制御部１０３ｄは、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のうち、対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくない電源電圧に対応するドライバ１０３ａ，１０３ｂ，１０３ｃに対して放電回路６０１，６０２，６０３を動作させるように指示する（ステップＳ８１１）。これにより、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のうち、対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくない電源電圧に対応する放電回路６０１，６０２，６０３が動作され、対応する負荷容量に残る電圧が放電される。
【００９７】
次いで、ロジック制御部１０３ｄは、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１の値が対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくなったか否かを判定する（ステップＳ８１２）。ここで、いずれかの電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１の値が対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくないと、ロジック制御部１０３ｄは、上記ステップＳ８１１へ戻り、対応するドライバ１０３ａ，１０３ｂ，１０３ｃを介して、対応する放電回路６０１，６０２，６０３を動作させる。そして、各電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１の値が対応する所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくなると、ロジック制御部１０３ｄは、図１０に示す立ち上げシーケンスへ移行し、当該立ち上げシーケンスを実行する。
【００９８】
通常に電源が立ち下げられる場合において、例えば図１４に示すように、電源電圧ＶＣＣ３の値は所定値Ｖ３ｂより小さくないが（ステップＳ５１２）、電源電圧ＶＣＣ３のオフ開始からの時間Ｔ１が所定値Ｔ（Ｖ３）を超えると（ステップＳ５１４）、放電回路６０３が動作され、負荷容量に残る電圧が放電される。電源電圧ＶＣＣ２，ＶＣＣ１に関しても、電源電圧ＶＣＣ２，ＶＣＣ１の値は所定値Ｖ２ｂ，Ｖ１ｂより小さくないが、電源電圧ＶＣＣ２，ＶＣＣ１のオフ開始からの時間Ｔ２，Ｔ３が所定値Ｔ（Ｖ２），Ｔ（Ｖ１）を超えると、放電回路６０２，６０１が動作され、負荷容量に残る電圧が放電される。
【００９９】
立ち下げシーケンス中に立ち上げ要求が行われた場合において、例えば図１５に示すように、立ち下げシーケンス開始からｔ４９までの時間Ｔ４が所定値Ｔｏｎを超えると、全てオフ後の立ち上げシーケンスが開始される。この場合、図１５に示すように、ロジック制御部１０３ｄは、電源電圧ＶＣＣ３，ＶＣＣ２，ＶＣＣ１のうち、所定値より小さくない電源電圧の全てをオフするように対応するドライバ１０３ａ，１０３ｂ，１０３ｃに対して指示を与える（ステップＳ５３１）。
【０１００】
次いで、今回オフされた電源電圧はそれぞれの所定値Ｖ３ｂ，Ｖ２ｂ，Ｖ１ｂより小さくなっていないが（ステップＳ５３２）、立ち上げ要求からの時間Ｔ５が対応する所定値ｔ(Ｖ３ｂ)，ｔ(Ｖ２ｂ)，ｔ(Ｖ１ｂ)を超えると（ステップＳ５３３）、ロジック制御部１０３ｄは、今回オフされた電源電圧に対応するドライバ１０３ａ，１０３ｂ，１０３ｃに対して放電回路６０１，６０２，６０３を動作させるように指示する（ステップＳ８１１）。これにより、オフされていない電源電圧に対応する放電回路６０１，６０２，６０３が動作され、対応する負荷容量に残る電圧が放電される。
【０１０１】
（第３の実施の形態）
次に、本発明の第３の実施の形態について図１９および図２０を参照しながら説明する。図１９は本発明の第３の実施の形態に係る電源装置の構成を示すブロック図、図２０は図１９の電源装置の動作タイミングを示す図である。
【０１０２】
本実施の形態の電源部１３は、上記第１の実施の形態と同様に、デジタルカメラに搭載されており、上記第１の実施の形態と同一の素子、回路などには、同一の符号を付し、その説明は省略する。
【０１０３】
本実施の形態は、図１９に示すように、上記第１の実施の形態に対し、ロジック制御部１０３ｄが立ち下げシーケンスを終了した際に所定期間「ＨＩ」または「ＬＯＷ」の信号を出力するように構成されている点で異なる。また、本実施の形態は、上記第１の実施の形態に対し、論理回路１０８が設けられている点で異なる。この論回路１０８は、ロジック制御部１０３ｄから出力されたリセット信号とリセット回路１０７からのリセット信号とを入力し、それらの信号に対してＯＲ演算を行う。この演算結果は、システム制御部１０へ入力される。
【０１０４】
本実施の形態において、立ち下げシーケンス実行中に立ち上げが要求されると、図１０に示すように、全てオフ後の立ち上げシーケンスが開始される。そして、電源電圧ＶＣＣ３，ＶＣＣ２が立ち下げられた後に、電源電圧ＶＣＣ１が立ち下げられる。ここで、電源電圧ＶＣＣ１の値が所定値Ｖ１ｂより小さくなると（時間ｔ５１）、ロジック制御部１０３ｄは「ＨＩ」の信号を出力し、図９に示す立ち上がりシーケンスへ移行する。
【０１０５】
この立ち上がりシーケンスにおいては、各電源電圧が所定の順番で立ち上げられ、最後の電源電圧ＶＣＣ３の値が所定値に達すると（時間ｔ５２）、ロジック制御部１０３ｄは、「ＬＯＷ」のリセット信号を出力する。
【０１０６】
論回路１０８には、ロジック制御部１０３ｄとリセット回路１０７とのそれぞれから「ＬＯＷ」のリセット信号とが入力されるので、その出力は「ＬＯＷ」のリセット信号として、システム制御部１０へ入力されることになる。
【０１０７】
よって、これらの電源電圧ＶＣＣ１，ＶＣＣ２，ＶＣＣ３が供給されるシステム制御部１０のリセットを確実に行うことが可能となり、安定した動作を行うことができるデジタルカメラを提供することが可能となる。
【０１０８】
上記各実施の形態は、本発明の電源装置が搭載されているデジタルカメラについて説明したが、デジタルカメラに限定されることはなく、電池で駆動される携帯機器などの機器に適用することができる。この場合も、同様の効果が得られる。
【図面の簡単な説明】
【０１０９】
【図１】本発明の第１の実施の形態に係る電源装置を搭載するデジタルカメラの構成を示すブロック図である。
【図２】図１の電源部の構成を示すブロック図である。
【図３】図１のデジタルカメラの基本動作の手順を示すフローチャートである。
【図４】図１のデジタルカメラの基本動作の手順を示すフローチャートである。
【図５】図２の電源部１３の通常の立ち上げシーケンス時における動作タイミングを示す図である。
【図６】図２の電源部１３の通常の立ち下げシーケンス時における動作タイミングを示す図である。
【図７】通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの一例を示す図である。
【図８】通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの他の例を示す図である。
【図９】図２の電源部１３の立ち上げシーケンスの手順を示すフローチャートである。
【図１０】図２の電源部１３の立ち下げシーケンスの手順を示すフローチャートである。
【図１１】図２の電源部１３の立ち下げシーケンスの手順を示すフローチャートである。
【図１２】図１１の全てオフ後の立ち上げシーケンスの手順を示すフローチャートである。
【図１３】本発明の第２の実施の形態に係る電源装置の構成を示すブロック図である。
【図１４】図１３の電源部１３の通常の立ち下げシーケンス時における動作タイミングを示す図である。
【図１５】図１３の電源部１３の通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの一例を示す図である。
【図１６】図１３の電源部１３の通常の立ち下げシーケンス途中で再立ち上げが要求された場合の動作タイミングの他の例を示す図である。
【図１７】図１３の電源部１３の立ち上げシーケンスの手順を示すフローチャートである。
【図１８】図１７の全てオフ後の立ち上げシーケンスの手順を示すフローチャートである。
【図１９】本発明の第３の実施の形態に係る電源装置の構成を示すブロック図である。
【図２０】図１９の電源装置の動作タイミングを示す図である。
【図２１】従来のデジタルカメラの電源部の構成を示すブロック図である。
【図２２】図２１の電源部における立ち上げおよび立ち下げシーケンスの動作タイミングを示す図である。
【図２３】図２１の電源部における立ち下げシーケンス途中時に電源電圧の立ち上げが要求された場合の動作タイミングを示す図である。
【符号の説明】
【０１１０】
１０  システム制御部
１３  電源部
１４  メインスイッチ
１０１  電源
１０２，１０８  論理回路
１０３ａ，１０３ｂ，１０３ｃ  ドライバ
１０３ｄ  ロジック制御部
１０３ｅ  カウンタ
１０３ｆ，１０３ｇ，１０３ｈ  コンパレータ
１０４，１０５，１０６  スイッチングレギュレータ
６０１，６０２，６０３  放電回路
【図１】
2006311748.tif 000003
【図２】
2006311748.tif 000004
【図３】
2006311748.tif 000005
【図４】
2006311748.tif 000006
【図５】
2006311748.tif 000007
【図６】
2006311748.tif 000008
【図７】
2006311748.tif 000009
【図８】
2006311748.tif 000010
【図９】
2006311748.tif 000011
【図１０】
2006311748.tif 000012
【図１１】
2006311748.tif 000013
【図１２】
2006311748.tif 000014
【図１３】
2006311748.tif 000015
【図１４】
2006311748.tif 000016
【図１５】
2006311748.tif 000017
【図１６】
2006311748.tif 000018
【図１７】
2006311748.tif 000019
【図１８】
2006311748.tif 000020
【図１９】
2006311748.tif 000021
【図２０】
2006311748.tif 000022
【図２１】
2006311748.tif 000023
【図２２】
2006311748.tif 000024
【図２３】
2006311748.tif 000025