(57)【要約】【課題】  供給電圧及び電力消費を調整する。【解決手段】  プログラム可能なロジックデバイス（ｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ｄｅｖｉｃｅ）｛ピーエルデー（ＰＬＤ）｝は該ピーエルデー内の回路の少なくとも１部分（ブロック、サブブロック、又は領域の様な）の供給電圧を制御する回路を有する。該回路は又該ピーエルデー内のノイズをフイルターする。該供給電圧を制御することは、速度及び電力消費の様な、種々の性能特性をトレードオフすることを可能にする。【選択図】図１
2006166458.tif 000002
【特許請求の範囲】
【請求項１】
プログラム可能なロジックデバイス（ピーエルデー）に於いて、該プログラム可能なロジックデバイス（ピーエルデー）が第２回路の供給電圧を制御するよう構成された第１回路を具備しており、該第１回路が更に該プログラム可能なロジックデバイス（ピーエルデー）内のノイズをフイルターするよう構成されていることを特徴とする該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２】
該第１回路が可変インピーダンスデバイスを備えており、該可変インピーダンスデバイスが該第２回路の該供給電圧を提供するよう構成されていることを特徴とする該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項３】
トランジスターが該プログラム可能なロジックデバイスのネーチブトランジスターを有することを特徴とする請求項１の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項４】
該可変インピーダンスデバイスが更に、プログラム可能なロジックデバイス（ピーエルデー）のコンフィギュレーションデータムに応答して該第２回路の該供給電圧を提供するよう構成されていることを特徴とする請求項２の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項５】
該可変インピーダンスデバイスがトランジスターを有することを特徴とする請求項２のプログラム可能なロジックデバイス（ピーエルデー）。
【請求項６】
該第１回路が更に、該トランジスターのゲートターミナルに接続された制御回路を備えることを特徴とする請求項３のプログラム可能なロジックデバイス（ピーエルデー）。
【請求項７】
該タランジスターが該制御回路の出力信号に応答して該第２回路の該供給電圧を調整することを特徴とする請求項６の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項８】
該第１回路が更に該トランジスターのゲートターミナルに接続された第１キャパシターを備えることを特徴とする請求項４のプログラム可能なロジックデバイス（ピーエルデー）。
【請求項９】
該第１回路が更に該トランジスターのソースターミナルに接続された第２キャパシターを備えることを特徴とする該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１０】
該制御回路の該出力信号が該プログラム可能なロジックデバイス（ピーエルデー）の外の情報ソースから受信した情報から得られることを特徴とする請求項７の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１１】
該制御回路の該出力信号が該プログラム可能なロジックデバイス（ピーエルデー）内の回路の電力消費に依ることを特徴とする請求項６の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１２】
該第２回路がプログラム可能なロジック回路を有することを特徴とする請求項１の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１３】
該プログラム可能なロジック回路が２次元配列として配置された複数のプログラム可能なロジック回路の１つを有することを特徴とする請求項１２の該プログラム可能なロジッ
クデバイス（ピーエルデー）。
【請求項１４】
該プログラム可能なロジック回路がロジック要素を有することを特徴とする請求項１２の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１５】
該プログラム可能なロジック回路がローカルな相互接続回路を有することを特徴とする請求項１４の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１６】
該第２回路がプログラム可能な相互接続回路を有することを特徴とする請求項１の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１７】
該第２回路が該プログラム可能なロジックデバイス（ピーエルデー）のコンフィギュレーションデータを記憶するよう構成されたコンフィギュレーションメモリーを有することを特徴とする請求項１の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項１８】
プログラム可能なロジックデバイス（ピーエルデー）に於いて、該プログラム可能なロジックデバイス（ピーエルデー）が
第１回路を具備しており、該第１回路は第１の深いｎ−ウェル内に定在しており、そして該プログラム可能なロジックデバイスが又
該第１回路に接続された第１可変インピーダンスデバイスを具備しており、該第１可変インピーダンスデバイスが該第１回路の供給電圧を調整するよう構成されていることを特徴とする該プログラム可能なロジックデバイス。
【請求項１９】
更に該第１可変インピーダンスデバイスに接続された第１キャパシターを具備することを特徴とする請求項１８の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２０】
第２回路を具備しており、該第２回路が第２の深いｎ−ウェル内に定在しており、そして又
該第２回路に接続された第２可変インピーダンスデバイスを具備しており、該第２可変インピーダンスデバイスが該第２回路の供給電圧を調整するよう構成されていることを特徴とする請求項１８の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２１】
更に該第２可変インピーダンスデバイスに接続された第２キャパシターを具備することを特徴とする請求項２０の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２２】
該第１回路がノイズに比較的敏感であることを特徴とする請求項２０の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２３】
該第１回路がアナログ回路を備えることを特徴とする請求項２０の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２４】
該第１回路が混合モード回路を備えることを特徴とする請求項２０の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２５】
該第２回路が比較的高いレベルのノイズを発生することを特徴とする請求項２２の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２６】
該第１可変インピーダンスデバイスが、該プログラム可能なロジックデバイス（ピーエルデー）に供給される第１電圧から該第１回路の該供給電圧を得ることを特徴とする請求項２０の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２７】
該第１可変インピーダンスデバイスが第１電圧から該第１回路の該供給電圧を得ており、該第１電圧が、該プログラム可能なロジックデバイス（ピーエルデー）へ供給された第２電圧から、該プログラム可能なロジックデバイス（ピーエルデー）内で、得られることを特徴とする請求項２０の該プログラム可能なロジックデバイス（ピーエルデー）。
【請求項２８】
電子回路を実現するためにプログラム可能なロジックデバイス（ピーエルデー）を構成する方法に於いて、該方法が
該プログラム可能なロジックデバイス（ピーエルデー）により実現されるべき回路を発生するために該電子回路を該プログラム可能なロジックデバイス（ピーエルデー）内の機能的資源に写像する過程と、
少なくとも１つの臨界回路経路を該プログラム可能なロジックデバイス（ピーエルデー）により実現されるべき該回路内で識別する過程と、そして
該臨界回路経路の少なくとも１部分の供給電圧レベルを設定する過程と、を具備することを特徴とする該方法。
【請求項２９】
該臨界回路経路の少なくとも１部分の供給電圧レベルを設定する過程が更に、該プログラム可能なロジックデバイス（ピーエルデー）のコンフィギュレーションメモリー（シーラム）をプログラムする過程を備えることを特徴とする請求項２８の該方法。
【請求項３０】
該臨界回路経路の少なくとも１部分の供給電圧レベルを設定する過程が更に、該コンフィギュレーションメモリー（シーラム）内にプログラムされた値により、可変インピーダンスデバイスのインピーダンスを調整する過程を備えることを特徴とする請求項２９の該方法。
【請求項３１】
更に該臨界回路経路の少なくとも１部分の該供給電圧レベルを調整する過程を具備することを特徴とする請求項２８の該方法。
【請求項３２】
該臨界回路経路の少なくとも１部分の該供給電圧レベルを調整する過程が更に、該臨界回路経路の該少なくとも１部分の速度と電力消費とをトレードオフする過程を備えることを特徴とする請求項３１の該方法。
【請求項３３】
該臨界回路経路の少なくとも１部分の供給電圧レベルを設定する過程が更に、制御回路の出力信号を使う過程を備えることを特徴とする請求項２８の該方法。
【請求項３４】
該臨界経路の少なくとも１部分の供給電圧レベルを設定する過程が更に、該制御回路の該出力信号を使うことにより可変インピーダンスデバイスのインピーダンスを調整する過程を備えることを特徴とする請求項３３の該方法。
【請求項３５】
プログラム可能なロジックデバイス（ピーエルデー）を操作る方法に於いて、該方法が
該プログラム可能なロジックデバイス（ピーエルデー）内の第１回路の供給電圧レベルを第１レベルに設定する過程と、
該プログラム可能なロジックデバイス（ピーエルデー）の性能メザーが基準を充たすかどうかを決定する過程と、そして
該プログラム可能なロジックデバイス（ピーエルデー）の該性能メザーが該基準を充たすかどうかにより該第１回路の該供給電圧レベルを調整する過程と、を具備することを特徴とする該方法。
【請求項３６】
該プログラム可能なロジックデバイス（ピーエルデー）の性能メザーが基準を充たすかどうかを決定する過程が更に、該性能メザーを得る過程を備えることを特徴とする請求項
３５の該方法。
【請求項３７】
該性能メザーを得る過程が更に、該プログラム可能なロジックデバイス（ピーエルデー）内の或る量を検出する過程を有することを特徴とする請求項３６の該方法。
【請求項３８】
該プログラム可能なロジックデバイス（ピーエルデー）内の或る量を検出する過程が更に、温度を検出する過程を有することを特徴とする請求項３７の該方法。
【請求項３９】
該第１回路の該供給電圧レベルを調整する過程が更に
もし該プログラム可能なロジックデバイス（ピーエルデー）の該性能メザーが該基準を充たすならば該第１回路の該供給電圧レベルを変えずに置く過程と、そして
もし該プログラム可能なロジックデバイス（ピーエルデー）の該性能メザーが該基準を充たさないならば該第１回路の該供給電圧レベルを第２レベルへ変える過程と、を備えることを特徴とする請求項３５の該方法。
【請求項４０】
該性能メザーが該第１回路の動作の速度を含むことを特徴とする請求項３５の該方法。
【請求項４１】
該性能メザーが該第１回路の電力消費を含むことを特徴とする請求項３５の該方法。
【請求項４２】
該プログラム可能なロジックデバイス（ピーエルデー）内の第１回路の供給電圧レベルを第１レベルに設定する過程が更に、該供給電圧を、該プログラム可能なロジックデバイスの外のソースから受信した情報から得たレベルに設定する過程を備えることを特徴とする請求項３５の該方法。
【請求項４３】
該プログラム可能なロジックデバイス（ピーエルデー）内の第１回路の供給電圧レベルを第１レベルに設定する過程が更に、該供給電圧を、該プログラム可能なロジックデバイス（ピーエルデー）のコンフィギュレーションデータにより指定されるレベルに設定する過程を備えることを特徴とする請求項３５の該方法。
【請求項４４】
更に、該プログラム可能なロジックデバイス（ピーエルデー）の該性能メザーが該基準を充たすかどうかを決定するためにフイードバック回路を使う過程を具備することを特徴とする請求項３５の該方法。
【請求項４５】
動作環境内で機能するよう構成されたプログラム可能なロジックデバイス（ピーエルデー）を操作する方法に於いて、該方法が
該プログラム可能なロジックデバイス（ピーエルデー）内の第１回路の供給電圧レベルを第１レベルに設定する過程と
該プログラム可能なロジックデバイス（ピーエルデー）の該動作環境の少なくとも１つの特性により該第１回路の該供給電圧レベルを調整する過程と、を具備することを特徴とする該方法。
【請求項４６】
該第１回路の該供給電圧レベルを調整する過程が更に、もし該動作環境の該少なくとも１つの特性が該第１回路の性能が変えられるべきことを示すなら、該第１回路の該供給電圧レベルを第２レベルへ調整する過程を備えることを特徴とする請求項４５の該方法。
【請求項４７】
該第１回路の該供給電圧レベルを調整する過程が更に、もし該動作環境の該少なくとも１つの特性が該第１回路の性能が高められるべきことを示すなら、該第１回路の動作速度を増加する過程を備えることを特徴とする請求項４６の該方法。
【請求項４８】
該第１回路の該供給電圧レベルを調整する過程が更に、該第１回路の該動作速度を該第
１回路の電力消費とトレードオフする過程を備えることを特徴とする請求項４７の該方法。
【請求項４９】
少なくとも１つのトランジスターのボデイバイアスレベルを調整する過程が更に、もし該動作環境の該少なくとも１つの特性が該第１回路の性能が低められるべきことを示すなら、該第１回路の動作速度を減じる過程を有することを特徴とする請求項４６の該方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の概念は一般的にプログラム可能なロジックデバイス（ｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ｄｅｖｉｃｅ）｛ピーエルデーエス（ＰＬＤｓ）｝の性能（ｐｅｒｆｏｒｍａｎｃｅ）の調整（ａｄｊｕｓｔｉｎｇ）に関する。特に、本発明はピーエルデーエスの供給電圧（ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）／電力消費（ｐｏｗｅｒ  ｃｏｎｓｕｍｐｔｉｎ）の調整のみならずピーエルデーエス内のノイズの削減及び分離（ｎｏｉｓｅ  ｒｅｄｕｃｔｉｏｎ  ａｎｄ  ｉｓｏｌａｔｉｏｎ）にも関する。
【背景技術】
【０００２】
ピーエルデーエスは設計者のみならず末端ユーザーにも柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を提供するユビキタス（ｕｂｉｑｕｉｔｏｕｓ）な電子デバイスである。電子回路又はシステムの設計サイクル中、設計者は、各設計用に該ピーエルデーを単にプログラムし直す（ｒｅ−ｐｒｏｇｒａｍｍｉｎｇ）ことにより比較的多数回の設計繰り返しを行ってもよい。かくして、該設計サイクルの長さと支出は、他の代替えに比較して減少する。同様に、末端ユーザーはピーエルデー（複数を含む）を含む設計の機能への望ましいレベルの管理を有する。市場に於いて、或いは、例え実時間ベースに於いても、該ピーエルデー（複数を含む）をプログラムすることにより、ユーザーは該回路又はシステムの動作方法を変更することが出来る。
【０００３】
益々複雑な設計に適合するために、近代のピーエルデーエスは比較的多数のトランジスターを含んでいる。更に、ユーザーは益々高い性能を要求し、それはより高い動作周波数（ｏｐｅｒａｔｉｎｇ  ｆｒｅｑｕｅｎｃｉｅｓ）に帰着する。結果として、ピーエルデーエスの電力消費（ｐｏｗｅｒ  ｃｏｎｓｕｍｐｔｉｏｎ）、パワー放散（ｐｏｗｅｒ  ｄｉｓｓｉｐａｔｉｏｎ）、ダイ温度、そして従って、パワー密度（ｐｗｅｒ  ｄｅｎｓｉｔｙ）（種々の回路又はブロックでのパワー放散）は増加する傾向であった。しかしながら、該パワー密度の上昇志向の進行（ｕｐｗａｒｄ  ｍａｒｃｈ）はピーエルデーエスの設計と実現を非実用的又は失敗傾向にするかも知れない。種々のピーエルデーのブロック及び回路での調整可能な電力消費の様な調整可能な性能を特徴とするピーエルデーエスのニーヅが存在する。
【発明の開示】
【課題を解決するための手段】
【０００４】
開示される新規概念は、ピーエルデーエスの供給電圧／電力消費の調整のみならず、ピーエルデーエス内のノイズの削減と分離をも含む、ピーエルデーエスの性能を調整する装置と方法に関する。本発明の１側面はピーエルデーエスの性能を調整する装置に関する。１実施例では、ピーエルデーは１つの回路を有し、該回路は該ピーエルデー内のもう１つの回路の供給電圧を制御する。該制御回路は更に該ピーエルデー内のノイズをフイルター（ｆｉｌｔｅｒｓ）する。
【０００５】
もう１つの実施例では、ピーエルデーは該ピーエルデー内の深いｎ−ウェル（ｄｅｅｐ
ｎ−ｗｅｌｌ）内に定在（ｒｅｓｉｄｅｓ）する回路を有する。該深いｎ−ウェル内の回路は可変インピーダンスデバイス（ｖａｒｉａｂｌｅ  ｉｍｐｅｄａｎｃｅ  ｄｅｖｉｃｅ）に接続されている。該可変インピーダンスデバイスは該深いｎ−ウェル内の該回路の供給電圧を調整し、かくしてその性能を調整する。
【０００６】
本発明のもう１つの側面はピーエルデーエスの性能を構成（ｃｏｎｆｉｇｕｒｉｎｇ）し、操作（ｏｐｅｒａｔｉｎｇ）し、そして調整する方法に関する。１実施例では、電子
回路を実現（ｉｍｐｌｅｍｅｎｔ）するようピーエルデーを構成する方法は該ピーエルデーにより実現されるべき回路を発生するために該ピーエルデー内の機能的ソース（ｆｕｎｃｔｉｏｎａｌ  ｒｅｓｏｕｒｃｅｓ）へ該電子回路を写像（ｍａｐｐｉｎｇ）する過程を含む。該方法は更に、該ピーエルデーにより実現されるべき回路内の少なくとも１つの臨界回路経路（ｃｒｉｔｉｃａｌ  ｃｉｒｃｕｉｔ  ｐａｔｈ）を識別する過程と、該理解回路経路の少なくとも１部分の供給電圧レベルを設定する過程と、を含む。
【０００７】
もう１つの実施例では、ピーエルデーを操作する方法は該ピーエルデー内の回路の該供給電圧レベルを或る電圧レベルに設定する過程と、該ピーエルデーの性能メザー（ｐｅｒｆｏｒｍａｎｃｅ  ｍｅａｓｕｒｅ）が特定の基準（ｐａｒｔｉｃｕｌａｒ  ｃｒｉｔｅｒｉｏｎ）を充たす（ｍｅｅｔｓ）かどうかを決定する過程と、を含む。該方法は更に該ピーエルデーの該性能メザーが該基準を充たすかどうかにより該回路の供給電圧レベルを調整する過程を含む。
【０００８】
もう１つの実施例は望ましい、又は規定（ｐｒｅｓｃｒｉｂｅｄ）された操作環境内で機能するよう構成されたピーエルデーを操作する方法に関する。特に、該方法は該ピーエルデー内の回路の供給電圧レベルを或る電圧レベルに設定する過程と、該プログラム可能なロジックデバイス（ピーエルデー）の操作環境の少なくとも１つの特性に依り第１回路の該供給電圧レベルを調整する過程と、を含む。
【実施例１】
【０００９】
本発明の概念は、調整可能な供給電圧（そして、従って、電力消費及び性能）、減じられたノイズレベル、そしてノイズ分離を特徴とするピーエルデーエス用の装置及び付随する方法を考えている。該発明概念は従来のピーエルデーエスが受ける過剰なパワー密度レベル（ｅｘｅｓｓｉｖｅ  ｐｏｗｅｒ  ｄｅｎｓｉｔｙ  ｌｅｖｅｌｓ）を克服するのを助ける。更に、本発明のピーエルデーの望まれる部分、回路又はブロック（又は全部の回路及びブロック）の性能レベルを調整してもよい。もう１つの方法に進めば、個別回路ブロックから、ピーエルデー回路全体までに及ぶ全ての経路で、望む粗さのレベルで該ピーエルデー内の回路の供給電圧と付随電力消費をプログラムすることによりその性能を調整してもよい。
【００１０】
特に、下記で詳細に説明する様に、本発明の概念は、可変インピーダンス回路を使うことにより、該ピーエルデー内の１つ以上の回路又は回路ブロックの供給電圧と電力消費の制御を考えている。加えて、該電力消費の調整と同時に、該ピーエルデー内にあるノイズレベルを減ずる傾向のあるフイルターを形成するために可変インピーダンス回路を使ってもよい。減じられたノイズレベルは該ピーエルデー内の敏感な回路を電気ノイズの有害な影響から守るのを助ける。更に、該敏感な回路を電気ノイズのソースから分離するのを助ける該ピーエルデー内の深いｎ−ウェル構造を使うことにより、該ピーエルデー内のノイズに敏感な回路を保護してもよい。
【００１１】
本発明の概念は従来の実施例を上回る下記利点を提供する。第１に、それらは性能と電力消費をトレードオフすること（ｔｒａｄｉｎｇ  ｏｆｆ）、又は性能−電力消費のトレードオフを最適化すること、を可能にする。第２に、望まれる様に、それらの性能を向上させるために、該ピーエルデーの臨界回路経路又は部分の供給電圧又は電力消費を、選択的に設定、プログラム又は調整してもよい。逆に、該ピーエルデーの非臨界回路経路又は部分内の供給電圧及び電力消費を、それらの望まれる性能とつり合った（ｃｏｍｍｅｎｓｕｒａｔｅ）レベルに選択的に設定、プログラム又は調整してもよい。
【００１２】
又熱的逸走（ｔｈｅｒｍａｌ  ｒｕｎａｗａｙ）を防止する（又はその確率を下げる）ために本発明の概念を使ってもよい。特に、従来のピーエルデーでは、比較的高速で動作
している回路はより多く電力を消費する傾向があり、該ピーエルデーの温度上昇に帰着する。増大した電力消費は翻ってそれらの回路により多く電力を消費させる。この正のフイードバック機構はその電力密度を安全でない又は破壊的レベルへ高める。本発明のピーエルデーでは、種々のブロックの供給電圧と電力消費レベルを調整又は制御し、従って熱的逸走の可能性（ｌｉｋｅｌｉｈｏｏｄ）を減じる。更に、本発明の概念は該ピーエルデー内のノイズレベルを下げることにより、よりよい性能を提供し、ノイズに敏感な回路をノイズの望ましくない影響から分離する、のを助ける。
【００１３】
図１は本発明を図解する実施例によるピーエルデー１０３の総合的ブロック線図を示す。ピーエルデー１０３はコンフィギュレーション回路（ｃｏｎｆｉｇｕｒａｔｉｏｎ  ｃｉｒｃｕｉｔｒｙ）１３０、コンフィギュレーションメモリー（ｃｏｎｆｉｇｕｒａｔｏｎ  ｍｅｍｏｒｙ）１３３，制御回路１３６，プログラム可能なロジック１０６，プログラム可能な相互接続（ｐｒｏｇｒａｍｍａｂｌｅ  ｉｎｔｅｒｃｏｎｎｅｃｔ）１０９、そしてＩ／Ｏ回路１１２を有する。加えて、ピーエルデー１０３は、望みにより、テスト／デバッグ（ｔｅｓｔ／ｄｅｂｕｇ）回路１１５，１つ以上のプロセサー１１８，１つ以上の通信回路１２１，１つ以上のメモリー１２４、１つ以上の制御器１２７を有する。
【００１４】
図１がピーエルデー１０３の簡単化されたブロック線図を示すことを注意しておく。かくして、ピーエルデー１０３は、当業者が理解する様に、他のブロック及び回路を有してもよい。この様な回路の例はクロック発生及び分配回路、冗長回路（ｒｅｄｕｎｄａｎｃｙ  ｃｉｒｃｕｉｔｓ）、等を含む。更に、ピーエルデー１０３は、望みにより、アナログ回路、他のデジタル回路、及び／又は混合モード回路（ｍｉｘｅｄ−ｍｏｄｅ  ｃｉｒｃｕｉｔ）を有してもよい。
【００１５】
プログラム可能なロジック１０６は、ルックアップテーブル（ｌｏｏｋ−ｕｐ  ｔａｂｌｅｓ）｛エルユーテーエス（ＬＵＴｓ）｝、積項ロジック（ｐｒｏｄｕｃｔ−ｔｅｒｍ
ｌｏｇｉｃ）、マルチプレクサー（ｍｕｌｔｉｐｌｅｘｅｒｓ）、ロジックゲート、レジスター、メモリー等の様な、構成可能な又はプログラム可能なロジック回路のブロックを有する。プログラム可能な相互接続１０９はプログラム可能なロジック１０６に接続され、該プログラム可能なロジック１０６内の種々のブロックと、ピーエルデー１０３内の又は外の他の回路と、の間の構成可能な相互接続（接続機構）を提供する。
【００１６】
制御回路１３６はピーエルデー１０３内の種々の動作を制御する。制御回路１３６の監視（ｓｕｐｅｒｖｉｓｉｏｎ）下で、ピーエルデーコンフィギュレーション回路１３０はピーエルデー１０３の機能をプログラム又は構成するために（それが記憶装置、ホスト、他の様な外部ソースから得る）コンフィギュレーションデータを使う。該コンフィギュレーションデータは、本発明を説明され有利な当業者が理解する様に、プログラム可能なロジック１０６及び構成可能な相互接続１０９をプログラムすることにより、ピーエルデー１０３の機能を決定する。
【００１７】
Ｉ／Ｏ回路１１２は、本発明を説明され有利な当業者が理解する様に、広い種類のＩ／Ｏデバイス又は回路を構成する。Ｉ／Ｏ回路１１２は、例えば、プログラム可能なロジック１０６及びプログラム可能な相互接続１０９の様な、ピーエルデー１０３の種々の部分に接続される。Ｉ／Ｏ回路１１２は外部回路又はデバイスと通信するためにピーエルデー１０３内の種々のブロック用の機構及び回路を提供する。
【００１８】
テスト／デバッグ回路１１５はピーエルデー１０３内の種々のブロック及び回路のテステイング及びトラブルシューテイング（ｔｅｓｔｉｎｇ  ａｎｄ  ｔｒｏｕｂｌｅｓｈｏｏｔｉｎｇ）を容易化する。テスト／デバッグ回路１１５は、本発明を説明され有利な当業者に既知の、種々のブロック及び回路を有する。例えば、望みにより、ピーエルデー１
０３が電力を与えられた又はリセットされた後、テストを行う回路を有してもよい。又テスト／デバッグ回路１１５は望みによりコーデイング（ｃｏｄｉｎｇ）及びパリテイ（ｐａｒｉｔｙ）回路を有してもよい。
【００１９】
上記で触れた様に、ピーエルデー１０３は１つ以上のプロセサー１１８を有してもよい。プロセサー１１８はピーエルデー１０３内の他のブロック及び回路と接続している。プロセサー１１８はピーエルデー１０３内又は外の回路からデータ及び情報を受信し、本発明を説明され有利な当業者が評価する様に、広い種類の方法で該情報を処理する。１つ以上のプロセサー（複数を含む）１１８はデジタルシグナルプロセサー（ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ）｛デーエスピー（ＤＳＰ）｝を構成してもよい。デーエスピーエスは、望みにより、圧縮（ｃｏｍｐｒｅｓｓｉｏｎ）、分解（ｄｅｃｏｍｐｒｅｓｓｉｏｎ）、オーデイオ処理（ａｕｄｉｏ  ｐｒｏｃｅｓｓｉｎｇ）、ビデオ処理（ｖｉｄｅｏ  ｐｒｏｃｅｓｓｉｎｇ）、フイルタリング等の様な広い種類の信号処理タスクを行うことを可能にする。
【００２０】
又ピーエルデー１０３は１つ以上の通信回路１２１を有してもよい。通信回路１２１は、本発明を説明され有利な当業者が理解する様に、ピーエルデー１０３内の種々の回路とピーエルデー１０３外の回路との間のデータ及び情報の交換を容易化する。例として、通信回路１２１は、望みにより、種々のプロトコル機能［例えば、トランスミッションコントロールプロトコル／インタネットプロトコル（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｃｏｎｔｒｏｌ  Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）｛テーシーピー／アイピー（ＴＣＰ／ＩＰ）｝、ユーザーデータグラムプロトコル（Ｕｓｅｒ  Ｄａｔａｇｒａｍ  Ｐｒｏｔｏｃｏｌ）｛ユーデーピー（ＵＤＰ）｝他］を提供してもよい。もう１つの例として、通信回路１２１は、望みにより、ネットワーク｛例えば、イーサーネット（Ｅｔｈｅｒｎｅｔ）、トークンリング（ｔｏｋｅｎ  ｒｉｎｇ）、他｝又はバスインターフエース回路を有してもよい。
【００２１】
ピーエルデー１０３は更に１つ以上のメモリー１２４と、１つ以上の制御器（複数を含む）１２７を有してもよい。メモリー１２４はピーエルデー１０３内の種々のデータ及び情報（ユーザーデータ、中間結果、計算結果、他の様な）の記憶を可能にする。メモリー１２４は、望みにより、粒状の又はブロックの形式（ｇｒａｎｕｌａｒ  ｏｒ  ｂｌｏｃｋ  ｆｏｒｍ）を有してもよい。制御器１２７は該ピーエルデーの外の回路とインターフエースを形成すること、そして該回路の動作と種々の機能を制御すること、を可能にする。例えば、制御器１２７は、望みにより、外部のシンクロナスダイナミックランダムアクセスメモリー（ｓｙｎｃｈｒｏｎｏｕｓ  ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ
ｍｅｍｏｒｙ）｛エスデーラム（ＳＤＲＡＭ）｝とインターフエースを形成し、それを制御するメモリー制御器（ｍｅｍｏｒｙ  ｃｏｎｔｒｏｌｌｅｒ）を構成する。
【００２２】
図１が示す回路に加えて、ピーエルデー１０３は、時にはアナログ又は混合モード知的特性（アイピー）ブロック｛ａｎａｌｏｇ  ｏｒ  ｍｉｘｅｄ  ｍｏｄｅ  ｉｎｔｅｌｌｅｃｔｕａｌ  ｐｒｏｐｅｒｔｙ（ＩＰ）  ｂｌｏｃｋｓ｝として知られる、アナログ又は混合モード回路１３９を有してもよい。例えば、ピーエルデー１０３は増幅器、Ｄ−Ａ変換器、Ａ−Ｄ変換器、フイルター等を有してもよい。それらの性質により、アナログ／混合モード回路はノイズへの感度を示す傾向がある。下記で詳細に説明する様に、本発明の概念はノイズに敏感な回路（ｎｏｉｓｅ−ｓｅｎｓｉｔｉｖｅ  ｃｉｒｃｕｉｔｒｙ）をノイズ発生回路（ｎｏｉｓｅ−ｇｅｎｅｒａｔｉｎｇ  ｃｉｒｃｕｉｔｒｙ）から分離（ｉｓｏｌａｔｅ）するのを助ける。更に本発明の概念はピーエルデー内にあるノイズレベルを下げる傾向がある技術を有する。
【００２３】
図２は本発明の例示用実施例のピーエルデー１０３の平面図（ｆｌｏｏｒ−ｐｌａｎ）
を示す。ピーエルデー１０３は２次元配列として配置されたプログラム可能なロジック１０６を有する。水平な相互接続及び垂直な相互接続として配置されたプログラム可能な相互接続１０９は、プログラム可能なロジックのブロック１０６を相互に接続する。
【００２４】
望みにより、プログラム可能なロジックの各ブロック１０６、プログラム可能な相互接続の各セグメント１０９、又は両者の、供給電圧、そして引いてはパワー放散レベルを調整してもよい。更に、望みにより、プログラム可能なロジックの１つ以上のブロック１０６の１部分、プログラム可能な相互接続１０９の１部分、又は両者の、供給電圧及びパワー放散レベルを調整してもよい。
【００２５】
図解用実施例では、本発明のピーエルデーエスは階層的アーキテクチャー（ｈｉｅｒａｒｃｈｉｃａｌ  ａｒｃｈｉｔｅｃｔｕｒｅ）を有する。換言すれば、図２のプログラム可能なロジックの各ブロック１０６は、今度は、より小さい又はより粒状の（ｍｏｒｅ  ｇｒａｎｕｌａｒ）プログラム可能なロジック又は回路を有してもよい。望みにより、該ピーエルデーの該階層的アーキテクチャーの各レベルで供給電圧及び電力消費又は放散を調整してもよい。
【００２６】
図３は本発明のピーエルデー内のプログラム可能なロジック１０６の例示用実施例のブロック線図を示す。プログラム可能なロジック１０６は、ロジック要素又はプログラム可能なロジック回路２５０，ローカルな相互接続２５３，インターフエース回路２５６及びインターフエース回路２５９を有する。ロジック要素２５０は、本発明を説明され有利な当業者が理解する様に、例えば、エルユーテーエス、レジスター、積項ロジック、他の様な、構成可能な又はプログラム可能なロジック機能を提供する。ローカルな相互接続２５３は、望みにより、相互に又はプログラム可能な相互接続１０９へ接続する（時には、”グローバル相互接続（ｇｌｏｂａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔ）”と呼ばれる）ために、構成可能な又はプログラム可能な機構をロジック要素２５０に提供する。
【００２７】
インターフエース回路２５６及びインターフエース回路２５９はプログラム可能な相互接続１０９へ（そして引いては図２に示す様に、他のプログラム可能なロジック１０６へ）接続するために、回路のプログラム可能なロジック１０６のブロックに構成可能な又はプログラム可能な方法を提供する。インターフエース回路２５６及びインターフエース回路２５９は、本発明を説明され有利な当業者が理解する様に、マルチプレクサー（ｍｕｌｔｉｐｌｅｘｅｒｓ）｛エムユーエックスエス（ＭＵＸｓ）｝、レジスター、バッフアー、ドライバー等を含んでもよい。
【００２８】
望みにより、ピーエルデー１０３内の回路の各部分又はブロックの供給電圧及び電力消費を調整してもよい（図１−３参照）。更に、望みにより、個別ベース又は集合ベースで、回路の各部分又はブロックの供給電圧及び電力消費を他から独立に調整してもよい。回路の各部分又はブロック内では、望みにより、各サブブロック、又はサブブロックのグループの供給電圧及び電力消費を調整してもよい。
【００２９】
例えば、本発明の例示用実施例のピーエルデー内で、下記回路、すなわち、図１内のブロックの１つ以上（例えば、プログラム可能なロジック１０６，プログラム可能な相互接続１０９、他）、１つ以上のプログラム可能なロジックブロック１０６内の１つ以上のロジック要素２５０，１つ以上のプログラム可能なロジックブロック１０６内の１つ以上のインターフエース回路２５６及び／又は２５９，１つ以上のプログラム可能なロジック１０６内の１つ以上のローカルな相互接続、そして１つ以上のインターフエース回路２５６及び／又は２５９内の１つ以上のエムユーエックスエス、ドライバー、バッフアー、他、の全部又は１部分の供給電圧及び電力消費を調整してもよい。
【００３０】
上記で触れた様に、何等かの望ましい粗さのレベル（ａｎｙ  ｄｅｓｉｒｅｄ  ｌｅｖｅｌ  ｏｆ  ｇｒａｎｕｌａｉｔｙ）で該供給電圧及び電力消費の調整を行ってもよい。換言すれば、望みにより、そして適用可能度により、該調整をサブブロック、ブロック、領域又はピーエルデー全体、に適用可能にしてもよい。例えば、望みにより、該ピーエルデーの１つ以上のこの様な要素への供給電圧及び電力消費調整を該ピーエルデー内の１つ以上の他の要素から独立にさせてもよい。本発明を説明され有利な当業者が理解する様に、望みにより、ピーエルデーの或る部分の供給電圧及び電力消費を調整しても、該ピーエルデーの他の部分用には固定された又はデフオールトの供給電圧及び電力消費（ｆｉｘｅｄ  ｏｒ  ｄｅｆａｕｌｔ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ  ａｎｄ  ｐｏｗｅｒ  ｃｏｎｓｕｍｐｔｉｏｎ）を提供してもよい。
【００３１】
図４は本発明の例示用実施例のピーエルデー内で望まれる回路の供給電圧を、引いては、電力消費を調整するための回路配置を示す。特に、図４の回路配置は制御回路３０３、ピーエルデー回路３０６、そして可変インピーダンスデバイス３０９を有する被制御型ピーエルデー回路（ａ  ｃｏｎｔｒｏｌｌｅｄ  ＰＬＤ  ｃｉｒｃｕｉｔ）３００を示す。
【００３２】
該回路は下記の様に動作する。図４で見えるようには示されてない１つ以上の信号（図１３に関連して説明される、バイアス信号及びコンフィギュレーション信号の様な）に応答して、回路３０３は、可変インピーダンスデバイス３０９がピーエルデー回路３０６に供給する供給電圧を調整するように、対応する制御信号（又は、複数信号、可変インピーダンスデバイス３０９の性質に左右される）を適用する。その結果、制御回路３０３はピーエルデー回路３０６の電力消費（及び、動作速度の様な、他の性能基準）を調整することが出来る。
【００３３】
可変インピーダンスデバイス３０９は供給電圧、ＶＤＤをピーエルデー回路３０６に接続する。可変インピーダンスデバイス３０９が比較的高いインピーダンスを有する時、ピーエルデー回路３０６は比較的小さな電流を導き、殆どゼロの供給電圧を有する。かくして、ピーエルデー回路３０６は事実上停止（ｓｈｕｔｓ  ｄｏｗｎ）するか、或いはオフ状態（ＯＦＦ  ｓｔａｔｅ）又はスリープモード（ｓｌｅｅｐ  ｍｏｄｅ）に入る。この状態では、ピーエルデー回路３０６は殆どゼロの電力を消費する。
【００３４】
もう１つの極端な場合では、可変インピーダンスデバイス３０９が比較的低いインピーダンスを有すると、ピーエルデー回路３０６はその供給電圧として殆ど該電圧ＶＤＤ（から可変インピーダンスデバイス間の何等かの降下を引き算した値）を受ける。この状態では、典型的にピーエルデー回路３０６はより高い電力消費と、しかしながら、より高い速度を有する。かくして、ゼロに近い及びＶＤＤに近い供給電圧の２つの極端の間でピーエルデー回路３０６の有効供給電圧を変えることにより、電力消費と速度の様な、その種々の性能メザー（ｐｅｒｆｏｒｍａｎｃｅ  ｍｅａｓｕｒｅ）をトレードオフしてもよい。
【００３５】
ピーエルデー回路３０６はピーエルデーのそれらの部分の各々のどんな望まれる領域、ブロック、回路、サブブロック又は集まりを構成してもよい。例えば、ピーエルデー回路３０６は、望みにより、プログラム可能な相互接続１０９，ロジック要素２５０，他の様な、図１−３に示す１つ以上の要素を構成してもよい。
【００３６】
下記で詳細に説明するが、望みにより、制御回路３０３は、該ピーエルデーの１つ以上の他の部分の監視下で、又は外部ソース又は内部及び外部ソースの組み合わせの制御下で、動作してもよい。制御回路３０３は該可変インピーダンスデバイスのインピーダンスを変化させる。結果として、ピーエルデー回路３０６に供給される有効供給電圧は変化する。ピーエルデー回路３０６の該有効供給電圧は、動作速度、電力消費等の様なその特性に影響する。ピーエルデー回路３０６用の該供給電圧レベルを調整することにより、速度対
電力消費の様な、その種々の特性をトレードオフしてもよい。
【００３７】
可変インピーダンスデバイス３０９は、本発明を説明され有利な当業者が理解する様に、特定のピーエルデーの実施例、回路そしてプロセス技術等の様な要因に依って、望ましいタイプのデバイスを構成してもよい。１例として、可変インピーダンスデバイス３０９はトランジスターを構成してもよい。
【００３８】
図５は本発明の例示用実施例のピーエルデー内の望ましい回路の供給電圧を調整するためのもう１つの回路配置を図解する。図５の回路配置は図４の回路と同様である。しかしながら、図５は、特定のタイプの可変インピーダンスデバイスとして、トランジスター３２０、特に、金属酸化物半導体電界効果トランジスター（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）｛モスフエット（ＭＯＳＦＥＴ）｝を使う。
【００３９】
本発明を説明され有利な当業者が理解する様に、特定のピーエルデーの実施例、回路そしてプロセス技術等の様な要因に依り、トランジスター３２０はバイポーラー接合トランジスター（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒｓ）｛ビージェイテーエス（ＢＪＴｓ）｝、バイポーラーヘテロ接合トランジスター（ｂｉｐｏｌａｒ  ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ）｛ビーエイチテー（ＢＨＴ）｝等の様な種々のデバイスを構成してもよい。
【００４０】
金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）｛モス（ＮＯＳ）｝又はコンプリメンタリーモス（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）｛シーモス（ＣＭＯＳ）｝技術を使い実施された１実施例では、トランジスター３２０は、望みにより、ネーチブトランジスター（ｎａｔｉｖｅ  ｔｒａｎｓｉｓｔｏｒ）を構成してもよい。ネーチブトランジスターは負の、又は小さな、しきい値電圧、ＶＴを有してもよく、かくして比較的小さなＶＤＤが制御回路３０３の出力電圧内の小さな空き高（ｈｅａｄｒｏｏｍ）に帰着する状況下で、トランジスター３０３をバイアスする、又は駆動する、ことをより容易化する。
【００４１】
上記で触れた様に、本発明のピーエルデーエスはノイズに敏感なアナログ又は混合モード回路（ｎｏｉｓｅ−ｓｅｎｓｉｔｉｖｅ  ａｎａｌｏｇ  ｏｒ  ｍｉｘｅｄ−ｍｏｄｅ
ｃｉｒｃｕｉｔｒｙ）を含んでもよい。該ピーエルデー内の全体的ノイズ、又は該アナログ又は混合モード回路が受けるノイズレベル、を減じるのを助けるためにフイルタリング技術を使ってもよい。
【００４２】
図６は本発明の例示用実施例のピーエルデー内のノイズレベルを減じる回路配置を描いている。図６の被制御型ピーエルデー回路（Ｃｏｎｔｒｏｌｌｅｄ  ＰＬＤ  ｃｉｒｃｕｉｔ）３００は図４に示す回路と類似しており、同様の利点を提供する。かくして図６の回路は、上記で詳細に説明した様に、ピーエルデー回路３０６の供給電圧、そして引いては、性能を制御する能力を提供する。図６の回路では、ピーエルデー回路３０６はアナログ又は混合モード回路の様な、ノイズに比較的高い感度を有する回路（ｃｉｒｃｕｉｔ  ｗｉｔｈ  ｒｅｌａｔｉｖｅｌｙ  ｈｉｇｈ  ｓｅｎｓｉｔｉｖｉｔｙ  ｔｏ  ｎｏｉｓｅ）を構成する。
【００４３】
図４に示す要素に加えて、図６の回路配置はキャパシター３２３とキャパシター３２６とを有する。該回路内にある種々のインピーダンスと共に、それらのキャパシターの各々はフイルターを形成する。例えば、キャパシター３２６は、可変インピーダンスデバイス３０９とピーエルデー回路３０６の並列インピーダンスと共に、低域フイルター（ｌｏｗ−ｐａｓｓ  ｆｉｌｔｅｒ）を形成する。より高い周波数をフイルターすることにより、
該低域フイルターはピーエルデー回路３０６が受ける全体的ノイズレベルを減じる傾向がある。本発明を説明され有利な当業者が理解する様に、フイルタリングの望ましいレベル、部品のサイズと値、等の様な要因により、キャパシター３２３及び３２６の１つを省略してもよいことを注意しておく。
【００４４】
図７は本発明の例示用実施例のピーエルデーのノイズレベルを減じるためのもう１つの回路配置を示す。図７の回路配置は図６の回路のより特定的な実施例を構成する。特に、図６の一般的可変インピーダンスデバイス３０９よりは寧ろ、図７の回路配置はトランジスター３２０を使う。一般的にトランジスター３２０は望みにより図５に関連して上記で説明したデバイスの何れかを構成してもよい。上記で説明したが、本発明を説明され有利な当業者が理解する様に、フイルタリングの望ましいレベル、部品のサイズと値、等の様な要因により、キャパシター３２３及び３２６の１つを省略してもよいことを注意しておく。
【００４５】
上記で説明した被制御型ピーエルデー回路３００を使って、ピーエルデーエスの種々の部分の供給電圧及び電力消費、そしてかくして性能を調整してもよい。図８は本発明の例示用実施例のピーエルデー１０３の種々の部分の性能を調整するために柔軟な機構（ｆｌｅｘｉｂｌｅ  ｍｅｃｈａｎｉｓｍ）を提供するための配置を示す。ピーエルデー１０３は１つ以上のピーエルデー回路領域（ＰＬＤ  ｃｉｒｃｕｉｔ  ｒｅｇｉｏｎｓ）又は”アイランド（ｉｓｌａｎｄｓ）”４００Ａ−４００Ｃを有する。各ピーエルデー回路領域４００Ａ−４００Ｃは、上記で説明した様に、１つ以上の被制御型ピーエルデー回路３００を有する。
【００４６】
ピーエルデー回路領域４００Ａ−４００Ｃの各々はＶＤＤ１−ＶＤＤＮとラベル付けされた１つ以上の電力供給電圧を受ける。例として、ピーエルデー回路領域４００ＡはＶＤＤ１を受けるが、回路領域４００ＢはＶＤＤ１−ＶＤＤ３を、そして回路領域４００ＣはＶＤＤＮを受ける。被制御型ピーエルデー回路３００の各々は、上記で詳細に説明した様に、そのそれぞれのピーエルデー回路３０６に提供される供給電圧を調整することが出来る（例えば、図４を参照）。
【００４７】
ピーエルデー回路領域４００Ａ−４００Ｃの各々へ電力供給電圧の望まれるセットを割り当てることにより、該回路領域内の回路の供給電圧及び電力消費を調整してもよい。更に、与えられた回路領域４００Ａ−４００Ｃ内に望ましいセットの被制御型ピーエルデー回路３００を有することにより、各回路領域４００Ａ−４００Ｃ内の供給電圧調整のタイプを１つ以上の好適な被制御型ピーエルデー回路３００にマッチさせてもよい。かくして、図８の配置は、改良された性能調整能力とより良い全体性能（例えば、速度−電力消費のトレードオフ）を有する効率的実施例を提供するために、種々のピーエルデー資源（ｖａｒｉｏｕｓ  ＰＬＤ  ｒｅｓｏｕｒｃｅｓ）をユーザーの設計及びシステムの適当な部分の実現に割り当てる柔軟な機構を提供する。
【００４８】
外部電力供給電圧（例えば、図８のＶＤＤ１−ＶＤＤＮ）を受けるのに加えて、又は、それよりも寧ろ、ピーエルデー１０３は、望みにより、内部的（ｉｎｔｅｒｎａｌｌｙ）に電力供給電圧を発生してもよいことを注意しておく。図９Ａ−９Ｃは本発明の例示用実施例のピーエルデーエス内で電力供給電圧を分配し、発生するための回路配置を示す。
【００４９】
図９Ａで、ピーエルデー１０３は単に、それが受ける外部電力供給電圧、例えば、ＶＤＤ１−ＶＤＤＮを使う。このシナリオでは、ピーエルデー１０３は、図８の配置の様に、電力分配及び供給電圧調整スキーム（ｐｏｗｅｒ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ａｎｄ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ  ａｄｊｕｓｔｍｅｎｔ  ｓｃｈｅｍｅ）を使う。
【００５０】
図９Ｂでは、ピーエルデー１０３は電力供給電圧ＶＤＤ１−ＶＤＤＮを受ける。ピーエルデー１０３は１つ以上の該電力供給電圧を、１つ以上の内部電力供給電圧を発生するために、調整（ｒｅｇｕｌａｔｅ）する。ピーエルデー１０３は次いで該外部の及び該内部的に発生された電力供給電圧を、例えば図８に示す様に、電力分配及び供給電圧調整スキームで使ってもよい。示された特定の例では、ピーエルデー１０３は、外部電力供給電圧ＶＤＤ２から内部電力供給電圧ＶＤＤ２’を発生するために電圧調整器（ｖｏｌｔａｇｅ
ｒｅｇｕｌａｔｏｒ）４５０を使う。
【００５１】
図９Ｃでは、ピーエルデー１０３は電力供給電圧ＶＤＤ１−ＶＤＤＮを受ける。ピーエルデー１０３は１つ以上の内部電力供給電圧を発生するために１つ以上のチャージポンプ（ｃｈａｒｇｅ  ｐｕｍｐｓ）４５３を使う。ピーエルデー１０３は次いで該外部の及び該内部的に発生された電力供給電圧を、例えば図８に示す様に、電力分配及び供給電圧調整スキームで使ってもよい。特に示された例では、ピーエルデー１０３は外部電力供給電圧ＶＤＤ１から内部電力供給電圧ＶＤＤ１’を発生するためにチャージポンプ４５３を使う。内部電力供給電圧ＶＤＤ１’はＶＤＤ１より高い電圧レベルを有する。
【００５２】
上記で触れた様に、本発明の概念はピーエルデーを用いてノイズに敏感な回路をノイズ発生回路から分離する技術を有する。特に、ＣＭＯＳ技術を使って作られたピーエルデーエスでは、種々のピーエルデー回路が多数の深いｎ−ウェル（ｎ−ｗｅｌｌｓ）内に定在するのが典型的である。戦略的にノイズに敏感な回路を分離されたｎ−ウェル内に置くことにより、該ノイズに敏感な回路をノイズソースから遮蔽（ｓｈｉｅｌｄ）又は分離（ｉｓｏｌａｔｅ）してもよい。かくして、各々がそれ自身の供給電圧、電力消費、ノイズ発生、そしてノイズ分離特性を有するアイランドを該ピーエルデー内に提供してもよい。該アイランドはユーザーの設計又はシステムの柔軟な実施を提供するための機構を本発明のピーエルデー内で提供する。
【００５３】
図１０は本発明の図解用実施例のピーエルデー内でノイズに敏感な回路を分離するためにｎ−ウェルを使う例を示す。該ピーエルデーは基盤５００内に定在する。基盤５００は深いｎ−ウェル５０３，５０６，そして５０９を有する。深いｎ−ウェル５０３，５０６，そして５０９の各々は図１−３に示す回路の様な、種々のピーエルデー回路を有してもよい。
【００５４】
注意した様に、干渉（ｉｎｔｅｒｆｅｒｅｎｃｅ）及びノイズを減じるために、深いｎ−ウェル５０３，５０６，そして５０９内に種々の回路を置いてもよい。例えば、穏当な量のノイズ（ｍｏｄｅｒａｔｅ  ａｍｏｕｎｔｓ  ｏｆ  ｎｏｉｓｅ）を発生する回路（５０６Ｂとラベル付けされた）のみならず比較的高いレベルのノイズを作る回路（５０６Ｃとラベル付けされた）を含むピーエルデー内に比較的高いノイズ感度を有する回路（５０６Ａとラベル付けされた）を置いてもよい。図１０の例が図解する様に、回路５０６Ａ、５０６Ｂ、そして５０６Ｃをそれぞれ深いｎ−ウェル５０３，５０６，そして５０９内に置いてもよい。ノイズと干渉は、ノイズに敏感な回路５０６Ａを、回路５０６Ｃが発生する比較的高いレベルのノイズから最も遠いが、回路５０６Ｂが作る穏当なレベルのノイズにより近く置くことにより減少する傾向がある。
【００５５】
深いｎ−ウェルはピーエルデー製造技術での図解用構造（ｉｌｌｕｓｔｒａｔｉｖｅ  ｃｏｎｓｔｒｕｃｔ）を表していることに注意されたい。本発明を説明され有利な当業者が理解する様に、多数の要因に依り、現在及び将来の製造技術で他の構造とデバイスを使用してもよい。該要因は該技術のタイプと特性、利用出来る該デバイスと構造、望まれる設計と性能仕様（ｄｅｓｉｒｅｄ  ｄｅｓｉｇｎ  ａｎｄ  ｐｅｒｆｏｒｍａｎｃｅ  ｓｐｅｃｉｆｉｃａｔｉｏｎｓ）、コスト、複雑さ（ｃｏｍｐｌｅｘｉｔｙ）、面積効率（ａｒｅａ  ｅｆｆｉｃｉｅｎｃｙ）、等を含む。
【００５６】
例として、ピーエルデー内のノイズ分離と制御を提供するためにシリコンオンインシュレーター（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）｛エスオーアイ（ＳＯＩ）｝技術を使ってもよい。特に、そして、本発明を説明され有利な当業者が理解する様に、エスオーアイ回路は、その絶縁層（ｉｎｓｕｌａｔｏｒ  ｌａｙｅｒ）（典型的な、２酸化珪素）のためトランジスター間の分離を提供する傾向がある。かくしてエスオーアイ回路はノイズに敏感な回路を該ピーエルデーのノイズ発生回路から分離するための機構を提供する。
【００５７】
上記で注意した様に、ユーザーは本発明のピーエルデーの種々の部分の、供給電圧及び電力消費とノイズ曝露（ｎｏｉｓｅ  ｅｘｐｏｓｕｒｅ）すなわち性能を調整してもよい。ユーザーは、設計をピーエルデー上に写像するために使われるソフトウエアを使うことによりそれを行ってもよい。図１１は、本発明の図解様実施例のピーエルデーコンピュータ支援設計（ＰＬＤ  ｃｏｍｐｕｔｏｒ−ａｉｄｅｄ  ｄｅｓｉｇｎ）｛キャド（ＣＡＤ）｝ソフトウエアが使う種々のソフトウエアモジュールを描いている。該モジュールは設計エントリーモジュール（ｄｅｓｉｇｎ−ｅｎｔｒｙ  ｍｏｄｕｌｅ）５５０，合成モジュール（ｓｙｎｔｈｅｓｉｓ  ｍｏｄｕｌｅ）５５３，配置とルートモジュール（ｐｌａｃｅ−ｔｏ−ｒｏｕｔｅ  ｍｏｄｕｌｅ）５５６，そして検証モジュール（ｖｅｒｉｆｉｃａｔｉｏｎ  ｍｏｄｕｌｅ）５５９とを含む。
【００５８】
設計エントリーモジュール５５０は多数の設計フアイルの集積化（ｉｎｔｅｇｒａｔｉｏｎ）を可能にする。ユーザーは、望みにより、設計エントリーモジュール５５０を使うことによるか、又は種々の電子的設計自動化（ｅｌｅｃｔｒｏｎｉｃ  ｄｅｓｉｇｎ  ａｕｔｏｍａｔｉｏｎ）｛イーデーエイ（ＥＤＡ）｝又はキャドツール（ＣＡＤ  ｔｏｏｌｓ）｛産業標準のイーデーエイツール（ｉｎｄｕｓｔｒｙ−ｓｔａｎｄａｒｄ  ＥＤＡ  ｔｏｏｌｓ）の様な｝を使うことにより、設計フアイル（ｄｅｓｉｇｎ  ｆｉｌｅｓ）を発生してもよい。ユーザーは、望みにより、グラフイックフオーマット（ｇｒａｐｈｉｃ
ｆｏｒｍａｔ）で、波形ベースのフオーマット（ｗａｖｅｆｏｒｍ−ｂａｓｅｄ  ｆｏｒｍａｔ）で、略図フオーマット（ｓｃｈｅｍａｔｉｃ  ｆｏｒｍａｔ）で、テキスト又は２進フオーマットで（ｉｎ  ａ  ｔｅｘｔ  ｏｒ  ｂｉｎａｒｙ  ｆｏｒｍａｔ）、又はそれらのフオーマットの組み合わせとして、該設計に入る。
【００５９】
合成モジュール５５３は該設計エントリーモジュール５５０の出力を受け入れる。該ユーザーが提供した設計に基づき、合成モジュール５５３は該ユーザーが提供した設計を実現する適当なロジック回路を発生する。１つ以上のピーエルデー（見えるよう示されてない）が該合成された全体的設計又はシステムを実現する。
【００６０】
又合成モジュール５５３は該ユーザーの設計の中の種々のモジュールの集積化と、適当な動作及びインターフエーシング（ｉｎｔｅｒｆａｃｉｎｇ）と、を可能にする何等かの糊付けロジック（ｇｌｕｅ  ｌｏｇｉｃ）を発生する。例えば、合成モジュール５５３は、１つのブロックの出力がもう１つのブロックの入力と適当にインターフエースするよう適当なハードウエアを提供する。合成モジュール５５３は、全体の設計又はシステム内でモジュールの各々の仕様を充たすように適当なハードウエアを提供する。
【００６１】
更に、合成モジュール５５３は該合成された設計を最適化するためのアルゴリズムとルーチン（ｒｕｔｉｎｅｓ）とを有する。最適化を通して、合成モジュール５５３は該全体の設計又はシステムを実現する１つ以上のピーエルデーの資源を更に効率よく使うことを探求する。或る実施例では、合成モジュール５５３は該合成される設計又はシステム内の臨界経路（ｃｒｉｔｉｃａｌ  ｐａｔｈ）を識別する。合成モジュール５５３はその出力を配置とルートモジュール５５６へ提供する。
【００６２】
配置とルートモジュール５５６は最適なロジック写像（ｌｏｇｉｃ  ｍａｐｐｉｎｇ）と配置を行うために設計者のタイミング仕様を使う。該ロジック写像と配置は該ピーエルデー（複数を含む）内のルーテイング資源（ｒｏｕｔｉｎｇ  ｒｅｓｏｕｒｃｅｓ）の使用を決める。換言すれば、該設計の或る部分用の該ピーエルデーでの特定のプログラム可能な相互接続の使用により、配置とルートモジュール５５６は全体的設計又はシステムの性能の最適化を助ける。
【００６３】
ピーエルデーのルーテイングの資源の適当な使用により、配置とルートモジュール５５６は該全体的設計又はシステムの臨界タイミング経路（ｃｒｉｔｉｃａｌ  ｔｉｍｉｎｇ
ｐａｔｈ）を充たすのを助ける。配置とルートモジュール５５６は、本発明を説明され有利な当業者に既知の仕方で、より速いタイミングクローザー（ｔｉｍｉｎｇ  ｃｌｏｓｕｒｅ）を提供するのを助けるよう該臨界タイミング経路を最適化する。結果として、全体的設計又はシステムはより速い性能を達成出来る｛すなわち、より高いクロック速度で動作するか又はより高いスループット（ｔｈｒｏｕｇｈｐｕｔ）を有する｝。
【００６４】
更に、配置とルートモジュール５５６は、該設計又はシステムを実現する該ピーエルデー（複数を含む）の１部分又は全部の、供給電圧及び電力消費とノイズ性能又は曝露を調整する。配置とルートモジュール５５６はそれを、自動的に、ユーザー指定の基準により、又は該２つの組み合わせにより、行ってもよい。配置とルートモジュール５５６は該ユーザー指定の基準（例えば、パワー放散、ノイズ曝露又は性能、速度、及び／又は電流駆動能力、の様な性能仕様）を使ってもよい。加えて、又は代わりに、配置とルートモジュール５５６は、望みにより、該設計又はシステムの部分又は全部のノイズ発生と曝露、そして電力消費を減じるよう、該供給電圧（複数を含む）、物理的配置を調整するために該設計又はシステム内の臨界経路についての情報を使ってもよい。
【００６５】
例えば、配置とルートモジュール５５６はより高い性能を達成するよう該設計又はシステムの臨界部分（ｃｒｉｔｉｃａｌ  ｐａｒｔｓ）の供給電圧及び電力消費を調整してもよい。配置とルートモジュール５５６は、望みにより、電力と性能をトレードオフさせるようパワー放散基準（例えば、最大パワー密度）を考慮する。配置とルートモジュール５５６は最適化された設計を検証モジュール５５９へ提供する。
【００６６】
検証モジュール５５９はその設計のシミュレーションと検証を行う。該シミュレーションと検証は部分的には該設計がユーザーの規定した仕様に適合することを検証しようと努める。又、該シミュレーションと検証は該設計のプロトタイプを作る前に何等かの設計問題を検出し、修正することを狙っている。かくして、検証モジュール５５９は該全体的設計又はシステムの全体コスト及び市販までの時間（ｔｉｍｅ−ｔｏ−ｍａｒｋｅｔ）を減じるようユーザーを助ける。
【００６７】
検証モジュール５５９は、望みにより、種々の検証及びシミュレーションのオプションをサポートし、実行してもよい。該オプションは、望みにより、設計規則のチェック（ｄｅｓｉｇｎ−ｒｕｌｅ  ｃｈｅｃｋｉｎｇ）、機能検証（ｆｕｎｃｔｉｏｎａｌ  ｖｅｒｉｆｉｃａｔｉｏｎ）、テストベンチ作成（ｔｅｓｔ−ｂｅｎｃｈ  ｇｅｎｅｒａｔｉｏｎ）、静的タイミング解析（ｓｔａｔｉｃ  ｔｉｍｉｎｇ  ａｎａｌｙｓｉｓ）、タイミングシミュレーション、ハードウエア／ソフトウエアシミュレーション、システム内検証（ｉｎ−ｓｙｓｔｅｍ  ｖｅｒｉｆｉｃａｔｉｏｎ）、基板レベルのタイミング解析（ｂｏａｒｄ−ｌｅｖｅｌ  ｔｉｍｉｎｇ  ａｎａｌｙｓｉｓ）、信号完全性解析（ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙ  ａｎａｌｙｓｉｓ）と電磁的適合性（ｅｌｅｃｔｒｏ−ｍａｇｎｅｔｉｃ  ｃｏｍｐａｔｉｂｉｌｉｔｙ）｛イーエムシー（ＥＭＣ）｝、フオーマルネットリスト検証（ｆｏｒｍａｌ  ｎｅｔｌｉｓｔ  ｖｅｒｉｆｉｃａｔｉｏｎ）、ノイ
ズ発生及び曝露、そして電力消費見積を含んでもよい。望みにより、そして本発明を説明され有利な当業者が理解する様に、他の又は追加の検証技術を行ってもよいことを注意しておく。
【００６８】
図１２は本発明の例示様実施例のピーエルデーキャド（ＰＬＤ  ＣＡＤ）ソフトウエア用のフロー線図を図解する。図１２に示すピーエルデーキャドは、該ピーエルデーの各領域についての供給電圧及び電力消費の選択を、タイミング駆動された配置とルートのキャドシステム（ｔｉｍｉｎｇ−ｄｒｉｖｅｎ  ｐｌａｃｅ−ｔｏ−ｒｏｕｔｅ  ＣＡＤ  ｓｙｓｔｅｍ）内へ組み込む。望みにより、本発明を説明され有利な当業者の知識の範囲内にある修正を行うことにより、ノイズ発生、ノイズ曝露、及び／又はノイズ分離用の基準を図１２のピーエルデーキャド内へ含めてもよい。
【００６９】
該過程をスタートして、６０３で、該ピーエルデーキャドは初期供給電圧レベルを設定する（見積電力消費レベルに対応して）。６０６で、該ソフトウエアは初期配置（ｉｎｉｔｉａｌ  ｐｌａｃｅｍｅｎｔ）を発生する。次いでそれは、６０９で、供給電圧設定の様な、種々の設定を反映する遅延見積を使って、その回路のタイミングを解析する。６１２で、該ソフトウエアはそれがタイミング及び電力目標の様な、ユーザーの種々の基準を充たしたかどうかを決定する。もしそうなら、６１５で、それは該配置及び供給電圧選択値（ｐｌａｃｅｍｅｎｔ  ａｎｄ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ  ｓｅｌｅｃｔｉｏｎｓ）を記録する。もしそうでないなら、６１８で、該ソフトウエアはそれが繰り返しのリミットに到達したかどうかを決定するためチェックする。もしそうなら、それは６１５に進み、現在の配置及び供給電圧選択値を記録する。
【００７０】
もし該ソフトウエアが該繰り返しのリミットに到達してなかったなら、それは該繰り返しのカウント（ｉｔｅｒａｔｉｏｎ  ｃｏｕｎｔ）（見えるように示されてない）をインクレメント（ｉｎｃｒｅｍｅｎｔｓ）し、６２１で、該ピーエルデーの少なくとも或る領域、回路、ブロック又は部分の設定を変える。６２４で、それは該変えられた設定を反映する遅延見積を使って回路のタイミングを解析する。３５６で、それは回路の配置を改良し、それがユーザーのタイミング及び電力の目標を充たすかどうかを決定するため６１２へジャンプする。一旦該ピーエルデーキャドが設計を実施すると、該キャドソフトウエアは、該ピーエルデーの種々の部分の供給電圧を設定する該ピーエルデーをプログラムするためのデータを自動的に提供すべきである。
【００７１】
図１３は該ピーエルデーの望まれる部分の供給電圧レベルを調整、プログラム、又は設定するための、本発明の例示用実施例のピーエルデー内の回路のブロック線図を示す。該回路はバイアス回路７０３，複数のコンフィギュレーションメモリー｛コンフィギュレーションランダムアクセスメモリー、すなわちシーラム（ＣＲＡＭ）、又は他のメモリーの実施品｝セル７０９，そして被制御型ピーエルデー回路３００を含む。
【００７２】
バイアス回路７０３は１つ以上の信号７０６を発生し、それらの信号（複数を含む）を被制御型ピーエルデー回路３００へ（より特定的には、例えば、図４に示す様に、制御回路３０３へ）提供する。換言すれば、バイアス回路７０３は１つ以上のグローバルバイアス信号（ｇｌｏｂａｌ  ｂｉａｓ  ｓｉｇｎａｌｓ）を被制御型ピーエルデー回路３００へ提供する。更に、シーラムセル７０９の各々は被制御型ピーエルデー回路３００のそれぞれの１つに備えられている（より特定的には、制御回路３０３に）。シーラムセル７０９からの信号は、上記で説明されたピーエルデーキャドプログラムにより提供される様な、該ピーエルデー内の種々の回路用のコンフィギュレーションデータを表す。シーラムセル７０９からのコンフィギュレーションデータに応答して、被制御型ピーエルデー回路３００の各々内の該制御回路（見えるように示されてない）は信号（複数を含む）７０６の関数として該可変インピーダンスデバイス（見えるように示されてない）のインピーダン
スを制御する１つ以上の信号を発生する。
【００７３】
他の変型品では、シーラムセル７０９の各々は、望みにより、１つより多い被制御型ピーエルデー回路にコンフィギュレーションデータを提供してもよい。逆に、被制御型ピーエルデー回路３００内の制御回路を、望みにより、１つより多いシーラムセル７０９からのコンフィギュレーションデータにそれを応じさせるよう、変型してもよい。
【００７４】
該ピーエルデーの外のソースに応答して供給電圧レベルを調整するか、プログラムするか又は設定してもよいことを注意しておく。例えば、その性能を調整又は修正するために供給電圧レベルをピーエルデーに通信してもよい。図１４は外部ソース７５３に応答してピーエルデー１０３内の供給電圧レベルを調整するための本発明の例示用実施例の回路配置を示す。該回路配置は外部ソース７５３，通信／インターフエース回路７６２，そしてバイアス回路７０３を有する（図１３参照）。
【００７５】
通信／インターフエース回路７６２は通信し情報交換する機構を外部ソース７５３及びバイアス回路７０３に提供する。外部ソース７５３はピーエルデー１０３内の通信／インターフエース回路７６２に１つ以上の制御信号（複数を含む）７５６を提供する。通信／インターフエース回路７６２は外部ソース７５３から受信した情報をバイアス回路７０３に提供する。応答して、バイアス回路７０３は制御信号（複数を含む）７５６に対応するレベルを有する１つ以上の信号７０６を発生する。通信／インターフエース回路７６２は、バイアス回路７０３（又は一般的にピーエルデー１０３から）からの、ステイタス信号の様な、情報を外部ソース７５３へ提供してもよい。
【００７６】
外部ソース７５３は、本発明を説明され有利な当業者が理解する様に、種々のデバイス、構造、又は配置を構成してもよい。例えば、外部ソース７５３は、望みにより、コンピュータネットワーク（例えば、インターネット）、電話線通信リンク、無線通信リンク、バス、他を構成してもよい。
【００７７】
望みにより、変化する条件（例えば、性能仕様の変化）を斟酌するか、又はそれに応答して、動的な又は時間変化するベースで、ピーエルデーエス内の供給電圧レベルを調整、プログラム又は設定してもよいことを注意しておく。１例として、図１４を参照すると、外部ソース７５３は、それがピーエルデー１０３に提供する制御信号（複数を含む）７５６を更新又は修正してもよい。バイアス回路７０３は従って該更新された又は修正された信号（複数を含む）７５６に応答する。
【００７８】
もう１つの例として、ピーエルデー１０３自身内の変化、例えば、ピーエルデー１０３の１つ以上の回路又は範囲の中の、温度、ノイズ、電力消費、等の変化、に応答して供給レベルを変更又は調整してもよい。図１５は本発明の例示用実施例のピーエルデー内の供給電圧レベル（複数を含む）を修正するための回路配置を示す。
【００７９】
該回路配置は、１つ以上のセンサー（複数を含む）８０３、１つ以上の基準ソース（ｒｅｆｅｒｅｎｃｅ  ｓｏｕｒｃｅ）（複数を含む）８０６、引き算器（ｓｕｂｔｒａｃｔｅｒ）８１８、そしてバイアス回路７０３を有する。センサー（複数を含む）８０３はピーエルデー１０３内の１つ以上の範囲、回路、又はブロックの望まれるパラメーター（例えば、温度、ノイズ、他）を検出し、信号（複数を含む）８０９を引き算器８１８へ提供する。基準ソース（複数を含む）８０６は基準信号（複数を含む）８１２を引き算器８１８に提供する。基準信号（複数を含む）８１２は該検出されたパラメーターの種々のレベルに対応する値を有してもよい。
【００８０】
引き算器８１８は信号（複数を含む）８０９から基準信号（複数を含む）８１２を引き
算し、差信号（複数を含む）８１５をバイアス回路７０３へ提供する。差信号（複数を含む）８１５は、ピーエルデー１０３の１つ以上の部分の、現実の検出された値（複数を含む）と望まれる値（複数を含む）の間の差を構成する。差信号（複数を含む）８１５に応答して、バイアス回路７０３は信号（複数を含む）７０６を発生する（又図１３参照）。
【００８１】
バイアス回路７０３は、ピーエルデー１０３の性能の種々の側面に究極的に影響する信号（複数を含む）７０６を発生するために差信号（複数を含む）８１５を用いてもよい。例えば、もし差信号（複数を含む）８１５がしきい値又は最大値より低い検出値（例えば、速度）を示すならば、バイアス回路７０３はピーエルデー１０３の望まれる部分の動作速度を増すために、供給電圧レベル（複数を含む）を増す信号（複数を含む）を発生してもよい。対照的に、もし差信号（複数を含む）が安全な又は最小レベルより高い検出レベルを示すならば、バイアス回路７０３は供給電圧レベル（複数を含む）を（減少した最終速度を有してではあるが）安全な又は望まれるレベルまで減じる信号（複数を含む）を発生してもよい。
【００８２】
より一般的に、特定の性能基準に向かうよう供給電圧レベル（複数を含む）を発生するフイードバックを実施してもよい。もう１つの方法に進むなら、ピーエルデーの現実の性能メザー（ｐｅｒｆｏｒｍａｎｃｅ  ｍｅａｓｕｒｅｓ）を、望まれる又は指定されたメザー（ｍｅａｓｕｒｅｓ）又は基準と比較し、応じて供給電圧レベルを調整、プログラム、又は設定してもよい。
【００８３】
望みによりそして本発明を説明され有利な当業者が理解する様に、当該技術で他の名前で知られる種々のプログラム可能なロジック回路又はアイシーエス（ＩＣｓ）に本発明の概念を有効に適用してもよいことを注意しておく。この様な回路はコンプレックスプログラマブルロジックデバイス（ｃｏｍｐｌｅｘ  ｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ｄｅｖｉｃｅ）｛シーピーエルデー（ＣＰＬＤ）｝、プログラマブルゲートアレイ（ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）｛ピージーエイ（ＰＧＡ）｝、そしてフイールドプログラマブルゲートアレイ（ｆｉｅｌｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）｛エフピージーエイ（ＦＰＧＡ）｝として知られるデバイスを含む。
【００８４】
図を参照すると、当業者は示された種々のブロックが主として概念的機能と信号流れを描いていることに気付くであろう。現実の回路実施例は種々の機能ブロック用の分離して識別可能なハードウエアを含んでも、含まなくてもよく、示された特定回路を使っても使わなくてもよい。例えば、望みにより、種々のブロックの機能を１つの回路ブロックに組み合わせてもよい。更に、望みにより、幾つかの回路ブロックで１つのブロックの機能を実現してもよい。本発明を説明され有利な当業者が理解する様に、回路実施例の選択は、与えられた実施例用の特定の設計及び性能仕様の様な、種々の要因に依る。ここに説明されたそれらに加えて、本発明の他の変型と代わりの実施例が、本発明を説明され有利な当業者に明らかであろう。従って、この説明は当業者に本発明を実行する仕方を開示しており、単なる図解と解釈されるべきである。
【００８５】
示され、説明された本発明の形は現在の好ましい又は図解用の実施例と取られるべきである。当業者はこの文書で説明された本発明の範囲から離れることなく形状、寸法そして部品配置で種々の変更を行ってもよい。例えば、当業者はここで図解され、説明された要素を等価な要素と置き換えてもよい。更に、本発明のこの説明の利点を有する当業者は、本発明の範囲から離れることなく、他の特徴の利用から独立して本発明の或る特徴を使用してもよい。
【００８６】
付属する図面は本発明の例示用実施例のみを図解しており、従ってその範囲を限定する
と考えられるべきでない。本発明を説明され有利な当業者は該開示された本発明の概念が彼等自身を他の同等に有効な実施例へ導くことを評価するであろう。図面では、２つ以上の図面で使われる同じ数字の指定部（ｄｅｓｉｇｎａｔｏｒｓ）は同じ、同様な、又は等価な機能、部品、又はブロックを指す。
【図面の簡単な説明】
【００８７】
【図１】本発明の図解用実施例のピーエルデーの一般的ブロック線図を示す。
【図２】本発明の例示用実施例のピーエルデーの平面図を図解する。
【図３】本発明のピーエルデー内のプログラム可能なロジックの例示用実施例のブロック線図を描く。
【図４】本発明の例示用実施例のピーエルデー内の望ましい回路の供給電圧を調整する回路配置を示す。
【図５】本発明の例示用実施例のピーエルデー内の望ましい回路の供給電圧を調整するもう１つの回路配置を図解する。
【図６】本発明の例示用実施例のピーエルデー内のノイズレベルを減ずる回路配置を描く。
【図７】本発明の例示用実施例のピーエルデー内のノイズレベルを減ずるもう１つの回路配置を示す。
【図８】本発明の例示用実施例のピーエルデーの種々の部分の性能を調整する柔軟な機構を提供する配置を図解する。
【図９】本発明の例示用実施例のピーエルデーエス内の電力供給電圧を分配及び発生する回路配置を描く。
【図１０】本発明の例示用実施例のピーエルデー内のノイズに敏感な回路を分離するためｎ−ウェルを使う例を示す。
【図１１】本発明の図解用実施例のピーエルデーのコンピュータ支援設計｛キャド（ＣＡＤ）｝ソフトウエアが使う種々のソフトウエアモジュールを図解する。
【図１２】本発明の例示用実施例のピーエルデーのキャドソフトウエア用フロー線図を描く。
【図１３】該ピーエルデーの望まれる部分の供給電圧レベルを調整、プログラム、又は設定するためである、本発明の例示用実施例のピーエルデー内の回路のブロック線図を示す。
【図１４】外部ソースに応答してピーエルデー内の供給電圧レベルを調整するためである、本発明の例示用実施例の回路配置を図解する。
【図１５】本発明の例示用実施例のピーエルデー内の供給電圧レベル（複数を含む）を調整するための回路配置を描いている。
【符号の説明】
【００８８】
１０３  ピーエルデー
１０６  プログラム可能なロジック
１０９  プログラム可能な相互接続
１１２  Ｉ／Ｏ
１１５  テスト／デバッグ
１１８  プロセサー
１２１  通信
１２４  メモリー
１２７  制御器
１３０  コンフィギュレーション回路
１３３  コンフィギュレーションメモリー
１３６  制御回路
１３９  アナログ／混合モード
２５０  プログラム可能なロジック回路
２５３  ローカルな相互接続
２５６  インターフエース回路
２５９  インターフエース回路
３００  ピーエルデー回路
３０３  制御回路
３０６  ピーエルデー回路
３０９  可変インピーダンス
３２０  トランジスター
３２３  キャパシター
３２６  キャパシター
４００Ａ、４００Ｂ、４００Ｃ  ピーエルデー回路領域又はアイランド
４５０  電圧調整器
４５３  チャージポンプ
５００  基盤
５０３  深いｎ−ウェル
５０６、５０６Ａ、５０６Ｂ、５０６Ｃ  深いｎ−ウェル
５０９  深いｎ−ウェル
７０３  バイアス回路
７０６  信号
７０９  シーラム
７５３  外部ソース
７５６  制御信号
７６２  通信／インターフエース回路
８０３  センサー
８０６  基準ソース
８０９  信号
８１２  基準信号
８１５  差信号
８１８  引き算器
ＶＤＤ，ＶＤＤ１、ＶＤＤ２、ＶＤＤ３、ＶＤＤＮ  外部電力供給電圧
ＶＤＤ１’、ＶＤＤ２’  内部電力供給電圧
【図１】
2006166458.tif 000003
【図２】
2006166458.tif 000004
【図３】
2006166458.tif 000005
【図４】
2006166458.tif 000006
【図５】
2006166458.tif 000007
【図６】
2006166458.tif 000008
【図７】
2006166458.tif 000009
【図８】
2006166458.tif 000010
【図９】
2006166458.tif 000011
【図１０】
2006166458.tif 000012
【図１１】
2006166458.tif 000013
【図１２】
2006166458.tif 000014
【図１３】
2006166458.tif 000015
【図１４】
2006166458.tif 000016
【図１５】
2006166458.tif 000017