(57)【要約】【課題】複数の機能ブロックを結線してＬＳＩを構成する設計方法において、結線ミスも未然に防ぎ、機能ブロック間の結線の正誤チェックも可能にする。【解決手段】各機能ブロックの信号線の接続先および入出力方向の情報を記述し、また信号線の接続先を接続機能毎に接続単位として束線化し、それらに接続グループ名を与えて登録したライブラリ２５を用意し、さらに、このライブラリ２５の生成に使用する接続グループの結線の規則や入出力方向の規則を記述した共通グループ定義ライブラリ３１を用意する。システム設計２０に対する機能ブロック間の結線２１は、上記のライブラリ２５を用いてＲＴＬ２２を自動生成することで行われる。さらに、共通グループ定義ライブラリ３１を用いて結線結果における信号線の機能の正誤や入出力方向の正誤チェック４１を行う。【選択図】  図４
2006244274.tif 000002
【特許請求の範囲】
【請求項１】
ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）を含めた複数の機能ブロックを、前記機能ブロックの情報を記述するライブラリを用いて結線し、大規模集積回路（ＬＳＩ）を構成するＬＳＩ設計方法であって、前記ライブラリの情報は前記機能ブロックの信号線の接続先および信号線の入出力方向の情報を含み、前記機能ブロックの信号線の接続先の情報に従い自動的に前記機能ブロック間の結線を生成する機能を有することを特徴とするＬＳＩ設計方法。
【請求項２】
前記ライブラリの情報は、前記機能ブロックの信号線の接続先を接続機能毎に接続単位として束線化し接続グループとして定義したものを含み、前記接続グループに従い自動的に前記機能ブロック間の結線を生成する機能を有することを特徴とする請求項１記載のＬＳＩ設計方法。
【請求項３】
前記機能ブロック間を接続する信号線および前記接続グループに共通する結線の規則および信号線の入出力方向の規則を記述した共通グループ定義ライブラリを有し、前記ライブラリを前記共通グループ定義ライブラリから生成することを特徴とする請求項２記載のＬＳＩ設計方法。
【請求項４】
前記機能ブロック間の結線はＲＴＬで構造記述されることを特徴とする請求項１記載のＬＳＩ設計方法。
【請求項５】
前記生成された機能ブロック間の結線および信号線の入出力方向を前記共通グループ定義ライブラリの情報を用いて正誤検証する機能を有することを特徴とする請求項３記載のＬＳＩ設計方法。
【請求項６】
請求項１から５のいずれかに記載のＬＳＩ設計方法を実行するコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）を含めた複数の機能ブロックを結線して構成される大規模集積回路（ＬＳＩ）の設計方法に関し、特に、機能ブロックの結線における機能的、電気的な正誤を判断することを可能にする技術に関するものである。
【背景技術】
【０００２】
ＬＳＩの大規模化に伴い、ＩＰや既に実績のある回路モジュールなどの複数の機能ブロックを結線してＬＳＩを構成する設計手法が一般的となっている。これら機能ブロックは通常ＲＴＬでの構造記述により結線される。
【０００３】
この各機能ブロック同士のＲＴＬでの結線は、機能ブロックの機能及びＬＳＩの仕様を熟知していなければ結線ミスを招き易く、またＬＳＩが大規模になるにつれて結線数も多く複雑になるため結線ミスも増加することになり、さらに設計期間が長くなる要因となる。
【０００４】
そのため、例えば特許文献１においては、標準的な個別のＬＳＩ機能を実現する複数の機能ブロックを個別のライブラリに登録し、そのライブラリに登録された全ての機能ブロックの結線を済ましたものを「回路データ」として予め設計しておく手法が開示されている。
【０００５】
新規ＬＳＩの開発に際しては、ライブラリの中から使用する機能ブロックを選択し、結線済み「回路データ」から使用しない機能ブロックのデータを削除し、代わりに未接続終端データを挿入するようにしている。
【０００６】
これにより、ＣＰＵを中心とする回路群や周辺モジュール群などの標準的な回路グループについては、予め用意されたライブラリの中から所望の機能ブロックを選択するだけで設計することができ、それらを接続する結線データを設計する必要がないため結線ミスが無くなり、ＬＳＩの開発期間が短縮されるとしている。
【特許文献１】特開平７−２６３５６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した特許文献１の技術によれば、「回路データ」に含まれる複数の機能ブロック間を予め全て結線しておかなければならない。これは特定の標準的な機能のＬＳＩには適用することができるが、全く新しいＬＳＩを設計する場合に適用するのは困難である。
【０００８】
また前述したように、ＬＳＩの大規模化に伴い、複数の機能ブロック間の結線は、規模の大きさもさることながら、ブロックの機能及びＬＳＩの機能を熟知していなければ結線ミスを招き易い。さらには、ブロック間の結線を正しくできたかどうかのチェックも特に新規設計では難しく、現在有効な手段は無い。
【０００９】
本発明は、ＩＰを含めた複数の機能ブロックを結線してＬＳＩを構成する設計方法において、結線ミスも未然に防ぐことができ、また機能ブロック間の結線が正しく行われたかをチェックすることができるＬＳＩ設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明においては、機能ブロック間の結線を自動化するためのライブラリとして、各機能ブロックの信号線の接続先および入出力方向の情報を記述し、また信号線の接続先を接続機能毎に接続単位として束線化し、それらに接続グループ名を与えて登録したライブラリを用意する。
【００１１】
また、各機能ブロックにおける接続グループ名と、その接続グループの結線の接続規則や、各機能ブロック間の結線の入出力方向の規則を情報として持ち、任意のＬＳＩの設計で同じ接続グループ名を使用することができる共通グループ定義ライブラリを用意し、これを用いて上記ライブラリを生成する。
【００１２】
機能ブロック間の結線は上記ライブラリを用いてＲＴＬで生成され、さらに、共通グループ定義ライブラリを用いて結線結果における信号線の機能の正誤や入出力方向の正誤検証を行うことができる。
【００１３】
すなわち、本発明のＬＳＩ設計方法は、ＩＰを含めた複数の機能ブロックを、機能ブロックの情報を記述するライブラリを用いて結線してＬＳＩを構成するＬＳＩ設計方法であり、前記ライブラリの情報は機能ブロックの信号線の接続先および信号線の入出力方向の情報を含み、機能ブロックの信号線の接続先の情報に従い自動的に機能ブロック間の結線を生成する機能を有するものである。
【００１４】
上記構成によれば、各種ＩＰを含めて全ての機能ブロックについて、その信号線の接続先および信号線の入出力方向がライブラリに登録され、機能ブロック間の結線の大部分がライブラリの情報に基づいて自動的に行われるため、機能ブロック間の結線ミスの可能性が低くなり、ＬＳＩの設計期間が短縮される。
【００１５】
本発明において、前記ライブラリの情報は、機能ブロックの信号線の接続先を接続機能毎に接続単位として束線化し接続グループとして定義したものを含み、前記接続グループに従い自動的に機能ブロック間の結線を生成する機能を有するものである。
【００１６】
上記構成によれば、信号線が接続機能毎に束線化され、接続グループという単位で扱うことができるようになるため、機能ブロック間の結線を記述する情報量が少なくて済むことになり、処理効率が向上するとともに、結線ミスの発生可能性が一層低減される。
【００１７】
本発明において、機能ブロック間を接続する信号線および前記接続グループに共通する結線の規則および信号線の入出力方向の規則を記述した共通グループ定義ライブラリを有し、前記ライブラリを前記共通グループ定義ライブラリから生成するものである。
【００１８】
上記構成によれば、機能ブロック間の結線に使用されるライブラリが、ある範囲のＬＳＩ設計に共通する結線の規則および信号線の入出力方向の規則を記述した共通グループ定義ライブラリから生成されるため、結線に使用されるライブラリを正しく効率よく生成することができる。
【００１９】
本発明において、機能ブロック間の結線はＲＴＬで構造記述されるものである。
【００２０】
本発明において、前記生成された機能ブロック間の結線および信号線の入出力方向を前記共通グループ定義ライブラリの情報を用いて正誤検証する機能を有するものである。
【００２１】
上記構成によれば、結線の規則および信号線の入出力方向の規則を記述した共通グループ定義ライブラリに照らして結線結果がチェックされるため、機能ブロック間の結線ミスが撲滅され、ＬＳＩの設計期間が短縮される。
【発明の効果】
【００２２】
本発明によれば、機能ブロック間の結線が登録されたライブラリを用いることにより正しく行われ、結線ミスも未然に防ぐことができる。さらに共通グループ定義ライブラリに結線の規則を持たせることにより、結線に用いるライブラリを誤り無く生成するとともに、設計が正しく行われたかのチェックにも使用することができ、ＬＳＩ設計が容易となり、設計期間も短縮される効果が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の好適な実施形態を説明する。図１は以下の各実施形態において設計対象例とするＬＳＩの構成を示すブロック図である。図１において、ＣＰＵコア１０と、メモリ１１と、周辺機能ブロック１２と、ＬＳＩチップにおけるＩＯポート１３がバス１４によって結合されている。
【００２４】
図２は本発明の第一の実施形態におけるＬＳＩ設計方法のフロー図である。ここでは、ＩＰを含めた機能ブロック間の結線用に用いるライブラリとして、（ａ）接続先ライブラリを用いる場合と、（ｂ）グループライブラリを用いる場合の２通りを説明する。
【００２５】
まず、ステップ２０のシステム設計で所望のＬＳＩまたは複数の機能ブロックが集合した大規模回路ブロックについて機能を決定する。次に、ステップ２１で（ａ）または（ｂ）それぞれのライブラリを用いて結線する。結線されたデータはステップ２２でＲＴＬとして出力される。
【００２６】
接続先ライブラリ２３を用いる（ａ）の場合は、ＣＰＵコア１０のデータやアドレスや制御信号線の接続先（この例ではバス１４）が接続先ライブラリ２３記述されている。他の機能ブロックについても同様な情報が接続先ライブラリ２３に用意されている。各種ＩＰを含めて全ての機能ブロックが接続先ライブラリに登録されることにより、機能ブロック間の結線を自動的に行うことができる。
【００２７】
また、グループライブラリ２５を用いる（ｂ）の場合は、接続先ライブラリ２３と同様に信号線の接続先を記述するとともに、データやアドレス信号などを機能によってまとめることができる場合はこれらを接続グループとして束線化する。これにより、使用方法は（ａ）と同様であるが、接続先ライブラリを用いるよりも情報量が少なくて済むという利点がある。
【００２８】
また、本実施形態において、誤った結線をチェックするためにライブラリに信号線の入出力方向を記述することができる。例えば、ＣＰＵコア１０の接続先ライブラリにはバス１４へ接続される全ての信号線とバス１４から接続される全ての信号線が記述されているが、さらに全ての信号線の入出力方向の記述を加える。グループライブラリについても同様である。
【００２９】
図３は本発明の第二の実施形態におけるＬＳＩ設計方法のフロー図である。ここでは、グループライブラリ２５を作成するために、接続グループの結線の規則を定義した共通グループ定義ライブラリ３１を用いる。すなわち、共通グループ定義ライブラリ３１を参照して、ステップ３２でグループライブラリ２５が作成される。
【００３０】
共通グループ定義ライブラリ３１は各機能ブロックにおける信号線の機能の規則を情報として持つ。例えば、ＣＰＵコア１０とバス１４の間のデータ、アドレス、制御信号等の接続規則が記述されており、ＣＰＵコア１０に接続される信号線は、この共通グループ定義ライブラリを用いると、バス１４にのみ接続されるようになる。
【００３１】
これにより、ＬＳＩが新規設計であっても、同じ共通グループ定義ライブラリ３１を用いれば、ＣＰＵコア１０に接続される信号線は共通グループ定義ライブラリ３１で定められたバスに必ず接続される。グループライブラリ２５には、この共通グループ定義ライブラリ３１に記述された規則に対応した機能別の情報が登録される。
【００３２】
このように、あらゆるＬＳＩ設計でも同じ接続グループ名を使用できる共通グループ定義ライブラリを用意し、各機能ブロックにおける接続グループ名と、その接続グループの結線の規則を情報として持つことにより、結線された信号線の機能の正誤をチェックすることができる。
【００３３】
図４は本発明の第三の実施形態におけるＬＳＩ設計方法のフロー図である。ここでは、第二の実施形態のステップ２２で結線されたＲＴＬに対して、ステップ４１で共通グループ定義ライブラリ３１に記述された信号線の機能の情報を用いて結線に関する正誤チェックを行う。
【００３４】
共通グループ定義ライブラリ３１には信号線の接続規則が記述されており、例えば、ＣＰＵコア１０のアドレスはバス１４のアドレスに必ず接続されていなければならないが、これが他の信号線に接続されていたり、バス１４以外の機能ブロックのアドレスと接続されていたりするのは誤りである。
【００３５】
また、共通グループ定義ライブラリ３１には信号線の入出力方向の規則が記述されており、例えば、ＣＰＵコア１０からの出力信号線であるライトデータはバス１４では入力信号線でなければならないが、これがバス１４において出力信号線として扱われているならば誤りである。
【００３６】
このように、共通グループ定義ライブラリ３１を用いることにより、信号線の接続規則や入出力方向のチェックを行うことができ、結線と信号線の機能のチェックを自動的に行うことができる。チェックした結果、誤りがある場合は結線を再確認しなければならない。正しい場合はステップ４２でチェック済みのＲＴＬが出力され、その後の設計に使用することができる。
【００３７】
本発明のＬＳＩ設計方法は機能ブロック間の結線を自動化する技術を有するため、ＬＳＩの開発期間を短縮する方策として応用が可能である。また、本発明における接続先ライブラリ、グループライブラリ、共通グループ定義ライブラリは再利用が可能である。
【産業上の利用可能性】
【００３８】
本発明のＬＳＩ設計方法は、機能ブロック間の結線が登録されたライブラリを用いることにより正しく行われ、結線ミスも未然に防ぐことができる。さらに共通グループ定義ライブラリに結線の規則を持たせることにより、結線に用いるライブラリを誤り無く生成するとともに、設計が正しく行われたかのチェックにも使用することができ、ＬＳＩ設計が容易となり、設計期間も短縮されるという効果を有し、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）を含めた複数の機能ブロックを結線して構成される大規模集積回路（ＬＳＩ）の設計方法等として有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の各実施形態で設計対象例とするＬＳＩの構成を示すブロック図。
【図２】本発明の第一の実施形態におけるＬＳＩ設計方法のフロー図。
【図３】本発明の第二の実施形態におけるＬＳＩ設計方法のフロー図。
【図４】本発明の第三の実施形態におけるＬＳＩ設計方法のフロー図。
【符号の説明】
【００４０】
１０  ＣＰＵコア
１１  メモリ
１２  周辺機能ブロック
１３  ＩＯポート
１４  バス
２０  システム設計
２１  結線
２２  結線されたＲＴＬ
２３  接続先ライブラリ
２４  機能ブロックのＲＴＬ
２５  グループライブラリ
３１  共通グループ定義ライブラリ
３２  グループライブラリの作成
４１  ＲＴＬのチェック
４２  チェック済みのＲＴＬ
【図１】
2006244274.tif 000003
【図２】
2006244274.tif 000004
【図３】
2006244274.tif 000005
【図４】
2006244274.tif 000006