(57)【要約】【課題】維持電極を駆動する駆動ボードを除去することが可能な新規かつ改良されたプラズマ表示装置及びその駆動方法を提供すること。【解決手段】複数の第２電極Ｙは，第１グループＹｏｄｄ及び第２グループＹｅｖｅｎを含む複数のグループに分割され，少なくとも一つのサブフィールドＳＦで，各々表示するセルを選択する段階Ａｏｄｄ及びＡｅｖｅｎと；第１維持期間Ｓｏｄｄでは，複数の第２電極に，第２電圧Ｖｓと第３電圧−Ｖｓとを交互に印加して，少なくとも上記第１グループを含む複数のグループのセルに対して維持放電を発生させる段階と；第２維持期間Ｓｅｖｅｎでは，複数の第２電極に，第４電圧Ｖｓと第５電圧−Ｖｓとを交互に印加して，少なくとも上記第１グループ及び第２グループを含む複数のグループのセルに対して維持放電を発生させる段階と；を含む。このとき第１電極は所定電圧にバイアスされている。【選択図】図９
2006146217.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極及び複数の第２電極を含むプラズマ表示装置で，一つのフレームを複数のサブフィールドに分けて駆動する方法において：
前記複数の第２電極は，第１グループ及び第２グループを含む複数のグループに分割され，前記各グループに各々対応する複数のアドレス期間及び複数の維持期間を含む少なくとも一つのサブフィールドで，
前記第１及び第２グループの各々のアドレス期間で，前記第１及び第２グループのセルのうちで各々表示するセルを選択する段階と；
前記複数の維持期間中の前記第１グループのアドレス期間と前記第２グループのアドレス期間との間に位置する第１維持期間では，前記複数の第１電極を第１電圧にバイアスさせた状態で，前記複数の第２電極に，前記第１電圧より高い第２電圧と前記第１電圧より低い第３電圧とを交互に印加して，少なくとも前記第１グループを含む複数のグループのセルに対して維持放電を発生させる段階と；
前記複数の維持期間中の前記第２グループのアドレス期間以降に位置する第２維持期間では，前記複数の第１電極を前記第１電圧にバイアスさせた状態で，前記複数の第２電極に，前記第１電圧より高い第４電圧と前記第１電圧より低い第５電圧とを交互に印加して，少なくとも前記第１グループ及び第２グループを含む複数のグループのセルに対して維持放電を発生させる段階と；
を含むことを特徴とする，プラズマ表示装置の駆動方法。
【請求項２】
前記第１及び前記第２グループ各々のアドレス期間では，前記複数の第１電極を前記第１電圧にバイアスさせることを特徴とする，請求項１に記載のプラズマ表示装置の駆動方法。
【請求項３】
前記第１維持期間では，最後に前記第３電圧を印加することを特徴とする，請求項１または２に記載のプラズマ表示装置の駆動方法。
【請求項４】
前記第２維持期間では，前記複数の第１電極を前記第１電圧にバイアスさせた状態で，前記第１グループの第２電極に，前記第４電圧レベルと前記第５電圧レベルとの間に相当する第６電圧を少なくとも１回印加する段階をさらに含むことを特徴とする，請求項１〜３のいずれかに記載のプラズマ表示装置の駆動方法。
【請求項５】
前記第１グループの第２電極に前記第６電圧が印加される間，前記第２グループの第２電極には前記第５電圧を印加することを特徴とする，請求項４に記載のプラズマ表示装置の駆動方法。
【請求項６】
前記第２維持期間で，前記第６電圧が印加される期間を除いた期間では，前記複数の第２電極に前記第４電圧と前記第５電圧とを交互に印加することを特徴とする，請求項４または５に記載のプラズマ表示装置の駆動方法。
【請求項７】
前記第６電圧および前記第６電圧に連続して前記第１グループの第２電極に印加される第７電圧によって，前記第１グループの第２電極に形成される放電セルでは，維持放電が発生しないことを特徴とする，請求項４〜６のいずれかに記載のプラズマ表示装置の駆動方法。
【請求項８】
前記第１電圧は，接地電圧であることを特徴とする，請求項１〜７のいずれかに記載のプラズマ表示装置の駆動方法。
【請求項９】
前記第２電圧と前記第３電圧は，互いに大きさが同一で位相が反対であり，
前記第４電圧と前記第５電圧は，互いに大きさが同一で位相が反対であり，
前記第２電圧と前記第４電圧は，互いに同一な電圧レベルであり，
前記第３電圧と前記第５電圧は，互いに同一な電圧レベルであることを特徴とする，請求項１〜７のうちのいずれかに記載のプラズマ表示装置の駆動方法。
【請求項１０】
前記維持期間は，全てのグループに対して一定の期間共通的に維持放電を遂行する共通期間をさらに含むことを特徴とする，請求項１に記載のプラズマ表示装置の駆動方法。
【請求項１１】
複数の第１電極及び複数の第２電極を含むプラズマ表示パネルと；
前記第２電極に，前記プラズマ表示パネルが映像を表示するための駆動波形を印加し，前記映像が表示される間，前記第１電極を第１電圧にバイアスさせる駆動ボードと；
前記プラズマ表示パネルと対向しているシャーシベースと；
を含み，
前記駆動ボードは，
前記複数の第２電極を，第１グループ及び第２グループを含む複数のグループに分割し，前記各グループに各々対応する複数のアドレス期間及び複数の維持期間を含む少なくとも一つのサブフィールドで，
前記第１及び前記第２グループの各々のアドレス期間で，前記第１及び前記第２グループのセルのうちで各々表示するセルを選択し，
前記複数の維持期間中の前記第１グループのアドレス期間と前記第２グループのアドレス期間との間に位置する第１維持期間では，前記複数の第２電極に，前記第１電圧より高い第２電圧と前記第１電圧より低い第３電圧とを交互に印加して，少なくとも前記第１グループを含む複数のグループのセルに対して維持放電を発生させ，
前記複数の維持期間中の前記第２グループのアドレス期間以降に位置する第２維持期間では，前記複数の第２電極に前記第２電圧と前記第３電圧とを交互に印加して，少なくとも前記第１グループ及び前記第２グループを含む複数のグループのセルに対して維持放電を発生させることを特徴とする，プラズマ表示装置。
【請求項１２】
前記第１維持期間では，最後に前記第３電圧を印加することを特徴とする，請求項１１に記載のプラズマ表示装置。
【請求項１３】
前記第２維持期間では，前記第１グループの第２電極に，前記第２電圧レベルと前記第３電圧レベルとの間に相当する第６電圧を少なくとも１回印加することを特徴とする，請求項１１または１２に記載のプラズマ表示装置。
【請求項１４】
前記第１グループの第２電極に前記第６電圧が印加される間，前記第２グループの第２電極には前記第３電圧を印加することを特徴とする，請求項１３に記載のプラズマ表示装置。
【請求項１５】
前記第２維持期間で，前記第６電圧が印加される期間を除いた期間では，前記複数の第２電極に前記第２電圧と前記第３電圧とを交互に印加することを特徴とする，請求項１３または１４に記載のプラズマ表示装置。
【請求項１６】
前記第６電圧，及び前記第６電圧に連続して前記第１グループの第２電極に印加される第７電圧によって前記第１グループの第２電極に形成される放電セルでは維持放電が発生しないことを特徴とする，請求項１３〜１５のいずれかに記載のプラズマ表示装置。
【請求項１７】
前記第１電圧は接地電圧であることを特徴とする，請求項１１〜１６のいずれかに記載のプラズマ表示装置。
【請求項１８】
前記第２電圧と前記第３電圧は，互いに大きさが同一で位相が反対であることを特徴とする，請求項１１〜１７のうちのいずれかに記載のプラズマ表示装置。
【請求項１９】
前記維持期間は，全てのグループに対して一定の期間共通的に維持放電を遂行する共通期間をさらに含むことを特徴とする，請求項１１〜１８のいずれかに記載のプラズマ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマ表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマ表示装置は，気体放電により生成されたプラズマを利用して文字又は映像を表示する表示装置であって，その大きさによって数十から数百万個以上の画素（放電セル）がマトリックス形態に配列されている。このようなプラズマ表示パネルは，印加される駆動電圧波形の形態と放電セルの構造によって直流型と交流型とに区分される。
【０００３】
直流型プラズマ表示パネルは，電極が放電空間にそのまま露出されているため，電圧が印加される間に電流が放電空間にそのまま流れるようになり，そのために電流制限のための抵抗を形成しなければならない短所がある。反面，交流型プラズマ表示パネルでは，電極を誘電体層が覆っていて自然にキャパシタンス成分が形成されて電流が制限され，放電時にイオンの衝撃から電極が保護されるので，直流型に比べて寿命が長いという長所がある。
【０００４】
一般的に，交流型プラズマ表示パネルは，一つのフレームが複数のサブフィールドに分割されて駆動され，各サブフィールドは，リセット期間，アドレス期間，維持期間からなる。
【０００５】
リセット期間は，放電セルにアドレシング動作が円滑に遂行できるようにするために各放電セルの状態を初期化させる期間であり，アドレス期間は，パネルで点灯される放電セルと点灯されない放電セルを選択して，点灯されるセル（アドレシングされたセル）に壁電荷を蓄積する動作を行う期間である。維持期間は，点灯されるセルに実際に映像を表示するための放電を遂行する期間である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし，従来のプラズマ表示パネルによれば，このような動作を行うために，維持期間では，走査電極と維持電極に交互に維持放電パルスが印加され，リセット期間及びアドレス期間では，走査電極にリセット波形と走査波形が印加される。したがって，走査電極を駆動するための走査駆動ボードと，維持電極を駆動するための維持駆動ボードとが別個に存在しなければならない。このように駆動ボードが別に存在すると，シャーシベースに駆動ボードを実装しなければならない問題点があり，二つの駆動ボードによって単価が増加する。
【０００７】
そこで，二つの駆動ボードを一つに統合して走査電極の一端に形成し，維持電極の一端を長く延長して統合ボードに連結する方法が提案された。しかし，このように二つの駆動ボードを統合すると，長く延長された維持電極で形成されるインピーダンス成分が大きすぎるという問題点がある。
【０００８】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，維持電極を駆動する駆動ボードを除去することが可能な新規かつ改良されたプラズマ表示装置及びその駆動方法を提供することにある。
【０００９】
また，本発明は，誤放電を防止するためのプラズマ表示装置及びその駆動方法を提供する。
【課題を解決するための手段】
【００１０】
上記課題を解決するために，本発明のある観点によれば，複数の第１電極及び複数の第２電極を含むプラズマ表示装置で，一つのフレームを複数のサブフィールドに分けて駆動する方法において：上記複数の第２電極は，第１グループ及び第２グループを含む複数のグループに分割され，上記各グループに各々対応する複数のアドレス期間及び複数の維持期間を含む少なくとも一つのサブフィールドで，上記第１及び第２グループの各々のアドレス期間で，上記第１及び第２グループのセルのうちで各々表示するセルを選択する段階と；上記複数の維持期間中の上記第１グループのアドレス期間と上記第２グループのアドレス期間との間に位置する第１維持期間では，上記複数の第１電極を第１電圧にバイアスさせた状態で，上記複数の第２電極に，上記第１電圧より高い第２電圧と上記第１電圧より低い第３電圧とを交互に印加して，少なくとも上記第１グループを含む複数のグループのセルに対して維持放電を発生させる段階と；上記複数の維持期間中の上記第２グループのアドレス期間以降に位置する第２維持期間では，上記複数の第１電極を上記第１電圧にバイアスさせた状態で，上記複数の第２電極に，上記第１電圧より高い第４電圧と上記第１電圧より低い第５電圧とを交互に印加して，少なくとも上記第１グループ及び第２グループを含む複数のグループのセルに対して維持放電を発生させる段階と；を含むことを特徴とする，プラズマ表示装置の駆動方法が提供される。
【００１１】
また，上記第１及び上記第２グループ各々のアドレス期間では，上記複数の第１電極を上記第１電圧にバイアスさせてもよい。
【００１２】
また，上記第１維持期間では，最後に上記第３電圧を印加してもよい。
【００１３】
また，上記第２維持期間では，上記複数の第１電極を上記第１電圧にバイアスさせた状態で，上記第１グループの第２電極に，上記第４電圧レベルと上記第５電圧レベルとの間に相当する第６電圧を少なくとも１回印加する段階をさらに含んでもよい。
【００１４】
また，上記第１グループの第２電極に上記第６電圧が印加される間，上記第２グループの第２電極には上記第５電圧を印加してもよい。
【００１５】
また，上記第２維持期間で，上記第６電圧が印加される期間を除いた期間では，上記複数の第２電極に上記第４電圧と上記第５電圧とを交互に印加してもよい。
【００１６】
また，上記第６電圧および上記第６電圧に連続して上記第１グループの第２電極に印加される第７電圧によって，上記第１グループの第２電極に形成される放電セルでは，維持放電が発生しなくてもよい。
【００１７】
また，上記第１電圧は接地電圧であってもよい。
【００１８】
また，上記第２電圧と上記第３電圧は，互いに大きさが同一で位相が反対であってもよく，上記第４電圧と上記第５電圧は，互いに大きさが同一で位相が反対であってもよく，上記第２電圧と上記第４電圧は，互いに同一な電圧レベルであってもよく，上記第３電圧と上記第５電圧は，互いに同一な電圧レベルであってもよい。
【００１９】
また，上記維持期間は，全てのグループに対して一定の期間共通的に維持放電を遂行する共通期間をさらに含んでもよい。
【００２０】
上記課題を解決するために，本発明の別の観点によれば，複数の第１電極及び複数の第２電極を含むプラズマ表示パネルと；上記第２電極に，上記プラズマ表示パネルが映像を表示するための駆動波形を印加し，上記映像が表示される間，上記第１電極を第１電圧にバイアスさせる駆動ボードと；上記プラズマ表示パネルと対向しているシャーシベースと；を含み，上記駆動ボードは，上記複数の第２電極を，第１グループ及び第２グループを含む複数のグループに分割し，上記各グループに各々対応する複数のアドレス期間及び複数の維持期間を含む少なくとも一つのサブフィールドで，上記第１及び上記第２グループの各々のアドレス期間で，上記第１及び上記第２グループのセルのうちで各々表示するセルを選択し，上記複数の維持期間中の上記第１グループのアドレス期間と上記第２グループのアドレス期間との間に位置する第１維持期間では，上記複数の第２電極に，上記第１電圧より高い第２電圧と上記第１電圧より低い第３電圧とを交互に印加して，少なくとも上記第１グループを含む複数のグループのセルに対して維持放電を発生させ，上記複数の維持期間中の上記第２グループのアドレス期間以降に位置する第２維持期間では，上記複数の第２電極に上記第２電圧と上記第３電圧とを交互に印加して，少なくとも上記第１グループ及び上記第２グループを含む複数のグループのセルに対して維持放電を発生させることを特徴とする，プラズマ表示装置が提供される。
【００２１】
また，上記第１維持期間では，最後に上記第３電圧を印加してもよい。
【００２２】
また，上記第２維持期間では，上記第１グループの第２電極に，上記第２電圧レベルと上記第３電圧レベルとの間に相当する第６電圧を少なくとも１回印加してもよい。
【００２３】
また，上記第１グループの第２電極に上記第６電圧が印加される間，上記第２グループの第２電極には上記第３電圧を印加してもよい。
【００２４】
また，上記第２維持期間で，上記第６電圧が印加される期間を除いた期間では，上記複数の第２電極に上記第２電圧と上記第３電圧とを交互に印加してもよい。
【００２５】
また，上記第６電圧，及び上記第６電圧に連続して上記第１グループの第２電極に印加される第７電圧によって上記第１グループの第２電極に形成される放電セルでは維持放電が発生しなくてもよい。
【００２６】
また，上記第１電圧は接地電圧であってもよい。
【００２７】
また，上記第２電圧と上記第３電圧は，互いに大きさが同一で位相が反対であってもよい。
【００２８】
また，上記維持期間は，全てのグループに対して一定の期間共通的に維持放電を遂行する共通期間をさらに含んでもよい。
【発明の効果】
【００２９】
以上説明したように，本発明によれば，維持電極を一定の電圧にバイアスさせた状態で，走査電極にのみ駆動波形が印加されるので，実質的に一つのボードだけで駆動する統合ボードを実現することができ，単価も節減できる。
【００３０】
また，本発明によれば，駆動回路を追加しなくても，表示パネルを構成するセルを電極ライン別に区分して駆動することができる。また，駆動回路の追加なしで表示パネルを構成するセルを電極ライン別に区分し，フレーム−サブフィールド方式で階調性を表現する際，アドレス期間と維持期間との間の時間的なギャップを最小化して，維持期間で円滑な維持放電が起こるようにすることができる。
【発明を実施するための最良の形態】
【００３１】
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００３２】
そして，本発明で言及される壁電荷とは，セルの壁（例えば，誘電体層）上で各電極に近く形成される電荷を言う。また，壁電荷は実際に電極自体には接触しないが，ここでは電極に“形成される”，“蓄積される”又は“積まれる”のように説明する。また，壁電圧は，壁電荷によってセルの壁に形成される電位差を言う。
【００３３】
次に，本発明の実施形態によるプラズマ表示装置及びその駆動方法について，図面を参照して詳細に説明する。
【００３４】
まず，本発明の第１及び第２実施形態によるプラズマ表示装置の概略的な構造について，図１〜図３を参照して詳しく説明する。
【００３５】
図１は，本発明の第１及び第２実施形態によるプラズマ表示装置の分解斜視図であり，図２は，本発明の実施形態によるプラズマ表示パネルの概略的な概念図である。図３は，本発明の実施形態によるシャーシベースの概略的な平面図である。
【００３６】
図１に示したように，プラズマ表示装置は，プラズマ表示パネル１０，シャーシベース２０，前面ケース３０，及び後面ケース４０を含む。シャーシベース２０は，プラズマ表示パネル１０で映像が表示される面の反対側に配置されてプラズマ表示パネル１０と結合される。前面及び後面ケース３０，４０は，プラズマ表示パネル１０の前面及びシャーシベース２０の後面に各々配置されて，プラズマ表示パネル１０及びシャーシベース２０と結合されてプラズマ表示装置を形成する。
【００３７】
図２に示したように，プラズマ表示パネル１０は，縦方向に延びている複数のアドレス電極（Ａ１〜Ａｍ），そして，横方向に延びている複数の走査電極（Ｙ１〜Ｙｎ）及び複数の維持電極（Ｘ１〜Ｘｎ）を含む。維持電極（Ｘ１〜Ｘｎ）は各走査電極（Ｙ１〜Ｙｎ）に対応して形成され，一般的に，その一端が互いに共通的に連結されている。そして，プラズマ表示パネル１０は，維持及び走査電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）が配列された絶縁基板（図示せず。）と，アドレス電極（Ａ１〜Ａｍ）が配列された絶縁基板（図示せず）とを含む。二つの絶縁基板は，走査電極（Ｙ１〜Ｙｎ）とアドレス電極（Ａ１〜Ａｍ），及び維持電極（Ｘ１〜Ｘｎ）とアドレス電極（Ａ１〜Ａｍ）が各々直交するように放電空間を隔てて対向して配置されている。この時，アドレス電極（Ａ１〜Ａｍ）と維持及び走査電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）の交差部にある放電空間がセル１２を形成する。
【００３８】
そして，図３に示したように，シャーシベース２０には，プラズマ表示パネル１０の駆動に必要なボード１００〜５００が形成されている。アドレスバッファーボード１００は，シャーシベース２０の上部及び下部に各々形成されており，単一ボードからなることも，複数のボードからなることもできる。図３では，デュアル駆動をするプラズマ表示装置を例に挙げて説明しているが，シングル駆動の場合にアドレスバッファーボード１００は，シャーシベース２０の上部及び下部のうちのいずれか１ケ所に配置される。このようなアドレスバッファーボード１００は，映像処理及び制御ボード４００からアドレス駆動制御信号を受信して，表示しようとする放電セルを選択するための電圧を各アドレス電極（Ａ１〜Ａｍ）に印加する。このように，シングル駆動とは，アドレスバッファーボード１００がシャーシベース２０の上部及び下部のうちのいずれか１ヶ所に配置され，アドレス駆動制御信号によってアドレス電極に電圧を印加することである。
【００３９】
走査駆動ボード２００はシャーシベース２０の左側に配置されており，走査バッファーボード３００を経て走査電極（Ｙ１〜Ｙｎ）に電気的に連結されており，維持電極（Ｘ１〜Ｘｎ）は，一定の電圧にバイアスされている。走査バッファーボード３００は，アドレス期間で，走査電極（Ｙ１〜Ｙｎ）を順に選択するための電圧を走査電極（Ｙ１〜Ｙｎ）に印加する。走査駆動ボード２００は，映像処理及び制御ボード４００から駆動信号を受信して走査電極（Ｙ１〜Ｙｎ）に駆動電圧を印加する。そして，図３では，走査駆動ボード２００と走査バッファーボード３００がシャーシベース２０の左側に配置されることを図示したが，シャーシベース２０の右側に配置されることもできる。また，走査バッファーボード３００は，走査駆動ボード２００と一体形に形成されることもできる。
【００４０】
映像処理及び制御ボード４００は，外部から映像信号を受信し，アドレス電極（Ａ１〜Ａｍ）の駆動に必要な制御信号と走査及び維持電極（Ｙ１〜Ｙｎ，Ｘ１〜Ｘｎ）の駆動に必要な制御信号とを生成して，各々アドレス駆動ボード１００と走査駆動ボード２００に印加する。電源ボード５００は，プラズマ表示装置の駆動に必要な電源を供給する。映像処理及び制御ボード４００と電源ボード５００は，シャーシベース２０の中央に配置されることができる。
【００４１】
次に，図４を参照して，本発明の第１実施形態によるプラズマ表示方法について詳細に説明する。
【００４２】
図４は，本発明の第１実施形態によるプラズマ表示装置の駆動方法を示す図である。
【００４３】
本発明の第１実施形態によるプラズマ表示装置の駆動方法は，図４に示したように，第１走査電極ライン（Ｙ１）から最後の走査電極ライン（Ｙｎ）まで順にアドレス動作を完了した後，維持期間で，全てのセルに対して同時に維持放電動作を行うようにした。図４のように，１フィールド（１ｆｉｅｌｄ）を各々の加重値（１Ｔ，２Ｔ，４Ｔ，８Ｔ，１６Ｔ，３２Ｔ，６４Ｔ，１２８Ｔ）を有する複数のサブフィールド（ＳＦ１〜ＳＦ８）に分け，これを時分割制御して階調を実現し，各サブフィールド（ＳＦ１〜ＳＦ８）は，リセット期間（図示せず。），アドレス期間（Ａｄ１〜Ａｄ８），及び維持期間（Ｓ１〜Ｓ８）からなる。
【００４４】
次に，図５を参照して，本発明の第１実施形態によるプラズマ表示装置の駆動方法を適用するための駆動波形について説明する。
【００４５】
図５は，本発明の第１実施形態による駆動方法を適用するための波形図である。以下では便宜上，一つのセルを形成する走査電極（Ｙ），維持電極（Ｘ），及びアドレス電極（Ａ）に印加される駆動波形についてのみ説明する。そして，図５の駆動波形において，走査電極（Ｙ）に印加される電圧は走査駆動ボード２００と走査バッファーボード３００から供給され，アドレス電極（Ａ）に印加される電圧はアドレスバッファーボード１００から供給される。また，維持電極（Ｘ）は基準電圧（図５では接地電圧）にバイアスされているので，維持電極（Ｘ）に印加される電圧については説明を省略する。
【００４６】
図５を参照すると，一つのサブフィールドは，リセット期間，アドレス期間，及び維持期間からなり，リセット期間は上昇期間及び下降期間からなる。
【００４７】
リセット期間の上昇期間では，アドレス電極（Ａ）を基準電圧（図５では０Ｖ）に維持した状態で，走査電極（Ｙ）の電圧をＶｓ電圧からＶｓｅｔ電圧まで漸進的に増加させる。
【００４８】
図５では，走査電極（Ｙ）の電圧がランプ形態に増加することを示した。走査電極（Ｙ）の電圧が増加する途中に，走査電極（Ｙ）と維持電極（Ｘ）との間，及び走査電極（Ｙ）とアドレス電極（Ａ）との間で弱い放電（以下，“弱放電”という）が起こりながら，走査電極（Ｙ）には（−）壁電荷が形成され，維持電極（Ｘ）及びアドレス電極（Ａ）には（＋）壁電荷が形成される。そして，電極の電圧が図５のように漸進的に変わる場合には，セルに弱い放電が起こりながら，外部から印加された電圧とセルの壁電圧との合計が放電開始電圧状態を維持するように，壁電荷が形成される。このような原理については，ウェーバー（Ｗｅｂｅｒ）の米国登録特許第５，７４５，０８６号に開示されている。
【００４９】
リセット期間では全てのセルの状態を初期化しなければならないので，Ｖｓｅｔ電圧は全ての条件のセルで放電が起こることができる程度の高い電圧である。また，Ｖｓ電圧は，一般的に維持期間で走査電極（Ｙ）に印加される電圧と同一な電圧であり，走査電極（Ｙ）と維持電極（Ｘ）との間の放電開始電圧より低い電圧である。
【００５０】
次に，リセット期間の下降期間では，アドレス電極（Ａ）を基準電圧に維持した状態で，走査電極（Ｙ）の電圧をＶｓ電圧からＶｎｆ電圧まで漸進的に減少させる。そうすると，走査電極（Ｙ）の電圧が減少する途中に，走査電極（Ｙ）と維持電極（Ｘ）との間，及び走査電極（Ｙ）とアドレス電極（Ａ）との間で弱い放電が起こりながら，走査電極（Ｙ）に形成された（−）壁電荷と，維持電極（Ｘ）及びアドレス電極（Ａ）に形成された（＋）壁電荷とが消去される。一般的にＶｎｆ電圧の大きさは，走査電極（Ｙ）と維持電極（Ｘ）との間の放電開始電圧の近くに設定される。そうすれば，走査電極（Ｙ）と維持電極（Ｘ）との間の壁電圧がほとんど０Ｖになって，アドレス期間でアドレス放電が起こらないセルが維持放電期間で誤放電することを防止できる。そして，アドレス電極（Ａ）は基準電圧に維持されているので，Ｖｎｆ電圧のレベルによって，走査電極（Ｙ）とアドレス電極（Ａ）との間の壁電圧が決定される。
【００５１】
次に，アドレス期間で点灯されるセルを選択するために，走査電極（Ｙ）とアドレス電極（Ａ）に各々ＶｓｃＬ電圧を有する走査パルス及びＶａ電圧を有するアドレスパルスを印加する。そして，選択されない走査電極（Ｙ）は，ＶｓｃＬ電圧より高いＶｓｃＨ電圧にバイアスさせ，点灯されないセルのアドレス電極（Ａ）には基準電圧を印加する。この時，ＶｓｃＬ電圧を走査電圧といい，ＶｓｃＨ電圧を非走査電圧という。
【００５２】
一方，このような動作を行うために，走査バッファーボード３００は，走査電極（Ｙ１〜Ｙｎ）のうちでＶｓｃＬの走査パルスが印加される走査電極（Ｙ）を選択し，例えば，シングル駆動で縦方向に配列された順序に走査電極（Ｙ）を選択することができる。そして，アドレスバッファーボード１００は，一つの走査電極（Ｙ）が選択される場合に当該走査電極（Ｙ）によって形成されたセルを通過するアドレス電極（Ａ１〜Ａｍ）のうち，Ｖａ電圧のアドレスパルスが印加されるセルを選択する。
【００５３】
具体的に，まず，第１行の走査電極（Ｙ１）にＶｓｃＬ電圧の走査パルスを印加すると同時に，第１行中の点灯されるセルに位置するアドレス電極（Ａ）にＶａ電圧のアドレスパルスを印加する。そうすると，第１行の走査電極（Ｙ１）とＶａ電圧が印加されたアドレス電極（Ａ）との間で放電が起こって，走査電極（Ｙ）に（＋）壁電荷，アドレス電極（Ａ）及び維持電極（Ｘ）に各々（−）壁電荷が形成される。その結果，走査電極（Ｙ）と維持電極（Ｘ）との間に，走査電極（Ｙ）の電位が維持電極（Ｘ）の電位に対して高くなるように壁電圧（Ｖｗｘｙ）が形成される。次いで，第２行の走査電極（Ｙ２）にＶｓｃＬ電圧の走査パルスを印加しながら，第２行中の表示しようとするセルに位置するアドレス電極（Ａ）にＶａ電圧のアドレスパルスを印加する。そうすると，前述のように，Ｖａ電圧が印加されたアドレス電極（Ａ）と，第２行の走査電極（Ｙ２）によって形成されるセルとでアドレス放電が起こって，前述のように，セルに壁電荷が形成される。同様に，残り行の走査電極に対しても順にＶｓｃＬ電圧の走査パルスを印加しながら，点灯されるセルに位置するアドレス電極（Ａ）にＶａ電圧のアドレスパルスを印加して壁電荷を形成させる。
【００５４】
このようなアドレス期間で，ＶｓｃＬ電圧は一般的にＶｎｆ電圧と同一であるか又は低いレベルに設定され，Ｖａ電圧は基準電圧より高いレベルに設定される。例えば，ＶｓｃＬ電圧とＶｎｆ電圧が同一である場合にＶａ電圧が印加される際，セルでアドレス放電が起こる理由について説明する。リセット期間でＶｎｆ電圧が印加された時，アドレス電極（Ａ）と走査電極（Ｙ）との間の壁電圧と，アドレス電極（Ａ）と走査電極（Ｙ）との間の外部電圧（Ｖｎｆ）との合計は，アドレス電極（Ａ）と走査電極（Ｙ）との間の放電開始電圧（Ｖｆａｙ）に決定される。ところが，アドレス期間でアドレス電極（Ａ）に０Ｖが印加され，走査電極（Ｙ）にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合，アドレス電極（Ａ）と走査電極（Ｙ）との間にはＶｆａｙ電圧が形成されるので放電が起こることができるが，一般的に，この場合の放電遅延時間は走査パルスとアドレスパルスの幅より長いために放電は起こらない。ところが，アドレス電極（Ａ）にＶａ電圧が印加され，走査電極（Ｙ）にＶｓｃＬ（＝Ｖｎｆ）電圧が印加される場合に，アドレス電極（Ａ）と走査電極（Ｙ）との間にはＶｆａｙ電圧より高い電圧が形成され，放電遅延時間が走査パルスの幅より短縮されるので放電が起こることができる。この時，アドレス放電がさらに円滑に起こるようにするために，ＶｓｃＬ電圧をＶｎｆ電圧より低い電圧に設定することができる。
【００５５】
次に，アドレス期間でアドレス放電が起こったセルでは，維持電極（Ｘ）に対する走査電極（Ｙ）の壁電圧（Ｖｗｘｙ）が高い電圧に形成されたので，維持期間では，走査電極（Ｙ）にまずＶｓ電圧を有するパルスを印加して，走査電極（Ｙ）と維持電極（Ｘ）との間で維持放電を起こす。この時，Ｖｓ電圧は，走査電極（Ｙ）と維持電極（Ｘ）との間の放電開始電圧（Ｖｆｘｙ）よりは低く，（Ｖｓ＋Ｖｗｘｙ）電圧がＶｆｘｙ電圧より高くなるように設定される。維持放電の結果，走査電極（Ｙ）に（−）壁電荷が形成され，維持電極（Ｘ）とアドレス電極（Ａ）に（＋）壁電荷が形成されて，走査電極（Ｙ）に対する維持電極（Ｘ）の壁電圧（Ｖｆｙｘ）が高い電圧に形成される。
【００５６】
次いで，走査電極（Ｙ）に対する維持電極（Ｘ）の壁電圧（Ｖｆｙｘ）が高い電圧に形成されたので，走査電極（Ｙ）に−Ｖｓ電圧を有するパルスを印加して，走査電極（Ｙ）と維持電極（Ｘ）との間で維持放電を起こす。その結果，走査電極（Ｙ）に（＋）壁電荷が形成され，維持電極（Ｘ）とアドレス電極（Ａ）に（−）壁電荷が形成されて，走査電極（Ｙ）にＶｓ電圧が印加される場合には維持放電が起こることができる状態となる。その後，走査電極（Ｙ）にＶｓ電圧の維持放電パルスを印加する過程と，維持電極（Ｘ）にＶｓ電圧の維持放電パルスを印加する過程とを，当該サブフィールドが表示する加重値に対応する回数だけ反復する。
【００５７】
このように，本発明の第１実施形態では，維持電極（Ｘ）を基準電圧にバイアスさせた状態で走査電極（Ｙ）に印加される駆動波形だけでも，リセット動作，アドレス動作，及び維持放電動作を遂行することができる。したがって，維持電極（Ｘ）を駆動する駆動ボードを除去することができ，単に維持電極（Ｘ）を基準電圧にバイアスさせればよい。そして，維持放電パルスが走査電極（Ｙ）にのみ印加されるので，寄生成分による波形歪曲の影響がなくなる。
【００５８】
一方，本発明の第１実施形態によるプラズマ表示装置の駆動方法は，図４に示したように，第１走査電極ライン（Ｙ１）から最後の走査電極ライン（Ｙｎ）まで順にアドレス動作を完了した後，維持期間で，全てのセルに対して同時に維持放電動作を行うようにした。つまり，ある一つの走査電極ラインにアドレス動作が行われた後の走査電極ラインでの維持放電動作は，最後の走査電極ラインのアドレス動作が完了した後でようやく遂行される。したがって，アドレス動作が起こったセルで維持放電動作が起こるまでに相当な時間的なギャップが発生するため，維持放電動作が不安定になり得るという問題点がある。
【００５９】
したがって，このような時間的なギャップの発生により維持放電動作が不安定になる点を解決することができる実施形態について，図６〜図９を参照して説明する。
【００６０】
まず，図６と図７を参照して，本発明の第２実施形態によるプラズマ表示装置の駆動方法について説明する。
【００６１】
図６は，走査電極ラインを複数（ｎ個）のグループ（Ｇ１，Ｇ２，…，Ｇｎ）に区分して，各グループに対し，一つのフレームを複数のサブフィールドに分割して駆動するプラズマ表示装置の駆動方法を説明するための図である。図６における各グループは，８個のサブフィールド（サブフィールド番号１〜８）の組み合わせによって階調（Ｇｒａｙｓｃａｌｅ）が表現される例を示した。
【００６２】
一方，走査電極ラインを複数個のグループに分ける方式において，走査電極ラインの物理的な配列順に所定の個数ずつ集めてグループを形成することができる。例えば，パネルが８００の走査電極ラインで形成された場合，８個のグループに分け，第１〜１００番目の走査電極ラインを第１グループに，第１０１〜２００番目の走査電極ラインを第２グループに設定することができる。しかし，走査電極ラインをグループ化するにおいて，隣接するライン同士で集めるだけではなく，一定の間隔離れている走査電極ライン同士で同じグループに集めることができる。つまり，第１グループとして第１，９，１７，…（８ｋ＋１）番目の走査電極ラインを割り当て，第２グループとして第２，１０，１８，…（８ｋ＋２）番目の走査電極ラインを割り当てることである。一方，必要に応じて，任意の不規則な方式でも走査電極ラインをグループ化させることが可能である。
【００６３】
図７は，本発明の第２実施形態による駆動方法を適用するための一つのサブフィールドの構造を示す図である。特に，図７は，プラズマ表示パネルの走査電極を４個のグループ（Ｇ１，Ｇ２，Ｇ３，Ｇ４）に区分した場合の，本発明の一つのサブフィールド（１ＳＦ）の構造を示す図である。一つのサブフィールド（１ＳＦ）は，リセット期間（Ｒ），アドレス／維持混合期間（Ｔ１），共通維持期間（Ｔ２），及び輝度補正期間（Ｔ３）で構成される。
【００６４】
リセット期間（Ｒ）は，走査電極ライン全体に対してリセット波形を印加し，セルの壁電荷状態を初期化する。
【００６５】
アドレス／維持混合期間（Ｔ１）は，第１グループ（Ｇ１）において，第１走査電極ライン（Ｙ１１）から最後の走査電極ライン（Ｙ１ｍ）まで順にアドレス動作を行う（ＡＧ１）。第１グループ（Ｇ１）のセルに対してアドレス動作が全て完了すれば，上記第１グループ（Ｇ１）のセルに対して維持放電動作を行う（Ｓ１１）。
【００６６】
第１グループ（Ｇ１）の第１維持期間（Ｓ１１）が終了すれば，第２グループ（Ｇ２）のセルに対するアドレス動作が行われる（ＡＧ２）。
【００６７】
第２グループ（Ｇ２）のアドレス期間（ＡＧ２）が終了すれば，つまり，第２グループ（Ｇ２）に属する走査電極ライン（Ｙ２１，Ｙ２２，…，Ｙ２ｍ）に対するアドレス動作が全て完了すれば，第２グループ（Ｇ２）に対する第１維持期間（Ｓ２１）が遂行される。この時，既にアドレス期間が遂行された第１グループでも第２維持期間（Ｓ１２）が遂行される。しかし，万一，第１グループの第１維持期間（Ｓ１１）で階調度が満たされれば，第１グループの第２維持期間（Ｓ１２）は遂行されないことも可能である。もちろん，まだアドレス期間が遂行されないセルは休止状態を維持する。
【００６８】
第２グループ（Ｇ２）の第１維持期間（Ｓ２１）が終了すれば，第３グループ（Ｇ３）に対し，前述のような方式でアドレス期間（ＡＧ３）と第１維持期間（Ｓ３１）が遂行され，第３グループ（Ｇ３）の第１維持期間（Ｓ３１）が遂行される間，既にアドレス期間が遂行された第１，第２グループ（Ｇ１，Ｇ２）のセルに対しても維持期間（Ｓ１３，Ｓ２２）が遂行されることができる。しかし，万一，第１，第２グループの第１維持期間（Ｓ１１，Ｓ２１）によって階調度が満たされれば，追加的な維持期間（Ｓ１３，Ｓ２２）は遂行されないこともできる。
【００６９】
最後に，前述のような過程を経て，第４グループ（Ｇ４）に対してアドレス期間（ＡＧ４）と第１維持期間（Ｓ４１）が遂行され，第４グループ（Ｇ４）の第１維持期間（Ｓ４１）が遂行される間，既にアドレス期間が遂行された第１，第２，第３グループ（Ｇ１，Ｇ２，Ｇ３）のセルに対しても維持期間（Ｓ１４，Ｓ２３，Ｓ３２）が遂行されることができる。
【００７０】
図７では，いずれか一つのグループのセルに対して維持期間を遂行する間には，その以前にアドレス期間が遂行されたグループのセルに対しても全て維持期間を遂行する例を示している。この時，単位維持期間の間に印加される維持パルスの数が同一であって，これにより発現される輝度が同一であると仮定すれば，第ｎグループのセルに比べて，第１グループのセルはｎ倍の輝度を示すはずである。同様に，第ｎグループのセルに比べて，第２グループのセルはｎ−１倍の輝度を示し，第Ｇｎ−１グループのセルは２倍の輝度を示すはずである。このようなグループ別輝度の差を均等に補正するために所定の追加的な維持期間が必要であり，そのためのものが輝度補正期間（Ｔ３）である。
【００７１】
輝度補正期間（Ｔ３）は，各グループ別セルの階調度が互いに均等に補正されるように，各グループ別に選択的に遂行される維持放電期間である。具体的には，Ｇ１の維持期間がＳ１１〜Ｓ１４まである場合，Ｔ２におけるＧ２の維持期間がＳ２１〜Ｓ２３であったのをＴ３においてＳ２４を加えることにより補正する。同様にＴ２におけるＧ３の維持期間がＳ３１，Ｓ３２であったのをＴ３においてＳ３３，Ｓ３４を加えることにより補正し，Ｔ２におけるＧ４の維持期間がＳ４１であったのをＴ３においてＳ４２，Ｓ４３，Ｓ４４を加えることにより補正する。
【００７２】
共通維持期間（Ｔ２）は，全てのセルに対して一定の期間一斉に共通的に維持パルスを印加する期間であり，アドレス／維持混合期間（Ｔ１）又はアドレス／維持混合期間（Ｔ１）及び輝度補正期間（Ｔ３）によって各サブフィールドに割り当てられた階調度の仕様が満たされなかった場合に選択的に遂行されることができる。共通維持期間（Ｔ２）は図７に示したように，アドレス／維持混合期間（Ｔ１）の後に遂行されることもでき，輝度補正期間（Ｔ３）の後に遂行されることもできる。
【００７３】
また，サブフィールドの加重値に応じて，共通維持期間（Ｔ２）の大きさを適切に変化させて実現することができる。
【００７４】
また，アドレス／維持混合期間（Ｔ１）だけで一つのサブフィールドを実現することもできる。具体的に，一つのグループに対するアドレス動作及び維持放電動作が完了した後に，他のグループのアドレス動作及び維持放電動作を順に行い，第１グループ（Ｇ１）から第４グループ（Ｇ４）までアドレス／維持期間が順に遂行される。
【００７５】
図８は，本発明の第２実施形態による駆動方法を適用するための波形の第１実施形態を示した図である。図８は，図６及び図７で説明した駆動方法を，奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）及び維持電極（Ｘ）に適用したプラズマ表示装置の駆動波形図である。図８は，図６及び図７とは異なり，走査電極を奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）の２種類のグループに分けて駆動させることを例に示した。
【００７６】
リセット期間（Ｒ）では，奇数及び偶数ライングループの走査電極（Ｙｏｄｄ，Ｙｅｖｅｎ）に対してリセット波形を印加し，セルの壁電荷状態を初期化する。図８のリセット波形は図５に示した波形であるので，詳細な説明を省略する。
【００７７】
アドレス／維持混合期間（Ｔ１）では，まず，奇数ライングループの走査電極（Ｙｏｄｄ）のアドレス期間（Ａｏｄｄ）が遂行され，奇数ライングループの走査電極（Ｙｏｄｄ）の維持期間（Ｓｏｄｄ）が遂行される。奇数ライングループの走査電極（Ｙｏｄｄ）の維持期間（Ｓｏｄｄ）が完了した後，偶数ライングループの走査電極（Ｙｅｖｅｎ）のアドレス期間（Ａｅｖｅｎ）が遂行される。その後，奇数ライングループの走査電極（Ｙｏｄｄ）の第２維持期間（Ｓ１２）と，偶数ライングループの走査電極（Ｙｅｖｅｎ）の第１維持期間（Ｓ２１）とが共に遂行される。
【００７８】
より具体的に，まず，奇数ライングループの走査電極（Ｙｏｄｄ）に対し，アドレス／維持混合期間（Ｔ１）のアドレス期間（Ａｏｄｄ）が遂行される。アドレス期間（Ａｏｄｄ）では，偶数ライングループの走査電極（Ｙｅｖｅｎ）がＶｓｃＨ電圧に維持された状態で，奇数ライングループの走査電極（Ｙｏｄｄ）に順にＶｓｃＬ電圧を有する走査パルスが印加される。そして，図示してはいないが，走査パルスが印加された走査電極によって形成されるセルのうち，選択しようとするセルを形成するアドレス電極にアドレス電圧が印加される。そうすると，アドレス電極に印加されたアドレス電圧と走査電極に印加された電圧（ＶｓｃＬ）との差，及びアドレス電極及び走査電極に形成された壁電荷による壁電圧によってアドレス放電が起こり，走査電極と維持電極に壁電圧が形成される。
【００７９】
そして，アドレス／維持混合期間（Ｔ１）の維持期間（Ｓｏｄｄ）では，走査電極（Ｙｏｄｄ，Ｙｅｖｅｎ）に維持放電パルスを印加し，維持電極（Ｘ）は基準電圧（０Ｖ）にバイアスされる。図８では，走査電極（Ｙｏｄｄ，Ｙｅｖｅｎ）に一回の維持放電パルスを印加した例を示した。そして，維持放電パルスは，ハイレバル電圧（図８ではＶｓ電圧）とローレベル電圧（図８では−Ｖｓ電圧）とを有し，Ｖｓ電圧又は−Ｖｓ電圧は，壁電圧と共に維持放電を起こすことのできる電圧である。まず，走査電極（Ｙｏｄｄ，Ｙｅｖｅｎ）にＶｓ電圧が印加され，維持電極（Ｘ）は基準電圧（０Ｖ）にバイアスされており，アドレス期間（Ａｏｄｄ）でアドレス放電により，奇数ライングループの走査電極（Ｙｏｄｄ）と維持電極（Ｘ）との間に壁電圧が形成されたセルでは，この壁電圧と奇数ライングループの走査電極（Ｙｏｄｄ）と維持電極（Ｘ）の電圧差（Ｖｓ）とによって維持放電（Ｌｉｇｈｔ  Ｅｍｉｓｓｉｏｎ）が起こって，奇数ライングループの走査電極（Ｙｏｄｄ）と維持電極（Ｘ）に反対極性の壁電圧が形成される。一方，アドレス／維持混合期間（Ｔ１）の維持期間（Ｓｏｄｄ）で，偶数ライングループの走査電極（Ｙｅｖｅｎ）にも維持放電パルス（Ｖｓ）が印加されるが，アドレス期間（Ａｏｄｄ）で偶数ライングループの走査電極（Ｙｅｖｅｎ）と維持電極（Ｘ）との間に壁電圧が形成されていないため，維持放電は起こらない。このように，奇数ライングループの走査電極（Ｙｏｄｄ）に対し，アドレス／維持混合期間（Ｔ１）のアドレス期間（Ａｏｄｄ）及び維持期間（Ｓｏｄｄ）が完了すれば，次いで偶数ライングループの走査電極（Ｙｅｖｅｎ）に対して，アドレス／維持混合期間（Ｔ１）のアドレス期間（Ａｅｖｅｎ）及び維持期間（Ｓｅｖｅｎ）が遂行される。
【００８０】
偶数ライングループの走査電極（Ｙｅｖｅｎ）に対し，アドレス／維持混合期間（Ｔ１）のアドレス期間（Ａｅｖｅｎ）では，奇数ライングループの走査電極（Ｙｏｄｄ）をＶｓｃＨ電圧に維持した状態で，偶数ライングループの走査電極（Ｙｅｖｅｎ）に順にＶｓｃＬ電圧を有する走査パルスが印加される。そして，前述のように，ＶｓｃＬ電圧が印加された走査電極（Ｙ）によって形成されるセルのうち，選択しようとするセルを形成するアドレス電極（Ａｅｖｅｎ）にアドレス電圧が印加されて，壁電圧が形成される。そして，図８のように，維持期間（Ｓｏｄｄ）とアドレス期間（Ａｅｖｅｎ）は互いに分離されたことを例として示したが，二つの期間（Ｓｏｄｄ，Ａｅｖｅｎ）を，維持期間（Ｓｏｄｄ）の一部とアドレス期間（Ａｅｖｅｎ）とが重なることを示すこともできる。
【００８１】
そして，アドレス／維持混合期間（Ｔ１）の維持期間（Ｓｅｖｅｎ）では，走査電極（Ｙｏｄｄ，Ｙｅｖｅｎ）に維持放電パルスが印加され，維持電極（Ｘ）は基準電圧（０Ｖ）にバイアスされる。維持期間（Ｓｏｄｄ）と同様に維持放電パルスは，ハイレバル電圧（図８ではＶｓ電圧）とローレベル電圧（図８では−Ｖｓ電圧）を有し，Ｖｓ電圧又は−Ｖｓ電圧は，壁電圧と共に維持放電を起こすことのできる電圧である。図８では，アドレス／維持混合期間（Ｔ１）の維持期間（Ｓｅｖｅｎ）で，偶数ライングループの走査電極（Ｙｅｖｅｎ）のセルのうちのアドレス期間（Ａｅｖｅｎ）に壁電圧が形成されたセルでのみ維持放電が起こるように示した。しかし，奇数ライングループの走査電極（Ｙｏｄｄ）のセルのうちでアドレス期間（Ａｏｄｄ）に壁電圧が形成されたセルは，（＋）壁電荷が蓄積された状態で維持期間（Ｓｅｖｅｎ）にハイレバル電圧が印加される場合，維持放電が発生することができる。
【００８２】
その後，共通維持期間（Ｔ２）で，全体走査電極（Ｙｏｄｄ，Ｙｅｖｅｎ）にハイレバル電圧とローレベル電圧を有する維持放電パルスが交互に印加され，維持電極（Ｘ）は基準電圧（０Ｖ）にバイアスされて，全体走査電極（Ｙｏｄｄ，Ｙｅｖｅｎ）に対して共通で維持放電が遂行される。
【００８３】
したがって，図８のサブフィールドにおいて，奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）では，同一に６回の放電が遂行される。
【００８４】
図８のサブフィールドでは，アドレス／維持混合期間（Ｔ１）で既に奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）で発生する維持放電の回数が同一であるので，図７のように別途の輝度補正期間（Ｔ３）は必要としない。
【００８５】
しかし，図８のような駆動波形において，アドレス／維持混合期間（Ｔ１）の偶数ライングループのアドレス期間（Ａｅｖｅｎ）が遂行される間，奇数ライングループの走査電極（Ｙｏｄｄ）で誤放電が起こる可能性がある。
【００８６】
つまり，アドレス／維持混合期間（Ｔ１）の維持期間（Ｓｏｄｄ）で，奇数ライングループの走査電極（Ｙｏｄｄ）にハイレバル電圧が印加されれば，奇数ライングループの走査電極（Ｙｏｄｄ）には負（−）の壁電荷が積まれる。
【００８７】
次に，アドレス期間（Ａｅｖｅｎ）が遂行される間，奇数ライングループの走査電極（Ｙｏｄｄ）に印加される電圧（ＶｓｃＨ）が維持電極（Ｘ）に印加される電圧（０Ｖ）より低いため，奇数ライングループの走査電極（Ｙｏｄｄ）と維持電極（Ｘ）との間の壁電圧が既に大きく形成されたセルでは，奇数ライングループの走査電極（Ｙｏｄｄ）と維持電極（Ｘ）との間の電圧差（ＶｓｃＨ）によって誤放電が起こることである。
【００８８】
したがって，奇数ライングループの走査電極（Ｙｏｄｄ）のセルのうち，アドレス期間（Ａｅｖｅｎ）に誤放電が発生すると，偶数ライングループの走査電極（Ｙｅｖｅｎ）と奇数ライングループの走査電極（Ｙｏｄｄ）の総維持放電回数が異なるようになるため，全体的に輝度が不安定になる。したがって，上記のように奇数ライングループの走査電極（Ｙｏｄｄ）で発生する誤放電により輝度が不安定になる問題点を解決できる，他の駆動波形について図９を参照して説明する。
【００８９】
図９は，本発明の第２実施形態による駆動方法を適用するための波形の第２実施形態を示した図である。図９を参照すれば，一つのサブフィールド（ＳＦ）は，リセット期間（Ｒ），アドレス／維持混合期間（Ｔ１），共通維持期間（Ｔ２），及び輝度補正期間（Ｔ３）からなり，図７と異なって，共通維持期間（Ｔ２）は輝度補正期間（Ｔ３）の後に遂行する。
【００９０】
リセット期間（Ｒ）は上昇期間及び下降期間からなり，全体走査電極ライン（Ｙｏｄｄ，Ｙｅｖｅｎ）に対してリセット波形を印加して，セルの壁電荷を初期化する。図９のリセット波形は図５で説明したので，詳細な説明を省略する。図８と同様にアドレス／維持混合期間（Ｔ１）では，維持電極（Ｘ）は基準電圧（０Ｖ）にバイアスさせた状態で，奇数ライングループの走査電極（Ｙｏｄｄ）に対するアドレス期間（Ａｏｄｄ）と維持期間（Ｓｏｄｄ）が先に遂行され，次に偶数ライングループの走査電極（Ｙｅｖｅｎ）に対するアドレス期間（Ａｅｖｅｎ）と維持期間（Ｓｅｖｅｎ）が遂行される。
【００９１】
図９においては，図８による駆動波形と異なって，維持期間（Ｓｏｄｄ）では，奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）に，各々ハイレバル電圧（図９ではＶｓ電圧）とローレベル電圧（図９では−Ｖｓ電圧）を１回ずつ印加する。
【００９２】
この時，奇数ライングループの走査電極（Ｙｏｄｄ）に最後に印加される電圧が−Ｖｓ電圧であるので，奇数ライングループの走査電極（Ｙｏｄｄ）には（＋）壁電荷が蓄積されるようになる。次に，アドレス期間（Ａｅｖｅｎ）が遂行される間，奇数ライングループの走査電極（Ｙｏｄｄ）に印加される電圧（ＶｓｃＨ）が維持電極（Ｘ）に印加される電圧（０Ｖ）より低いので，奇数ラインの走査電極（Ｙｏｄｄ）と維持電極（Ｘ）との間には誤放電が発生することができない。
【００９３】
そして，奇数ライングループの走査電極（Ｙｏｄｄ）には（＋）壁電荷が蓄積されているので，維持期間（Ｓｅｖｅｎ）に全体走査電極ライン（Ｙｏｄｄ，Ｙｅｖｅｎ）にハイレバル電圧を印加させれば，偶数ライングループの走査電極（Ｙｅｖｅｎ）だけでなく，奇数ライングループの走査電極（Ｙｏｄｄ）にも維持放電（Ｌｉｇｈｔ  Ｅｍｉｓｓｉｏｎ）が起こる。したがって，図９は図８とは異なって，維持期間（Ｓｅｖｅｎ）で，偶数ライングループの走査電極（Ｙｅｖｅｎ）と奇数ライングループの走査電極（Ｙｏｄｄ）の全てで維持放電が起こる。
【００９４】
したがって，図９のように，アドレス／維持混合期間（Ｔ１）で偶数ライングループの走査電極（Ｙｅｖｅｎ）と奇数ライングループの走査電極（Ｙｏｄｄ）に発生する維持放電の回数に差が生じるので，これを補正するために輝度補正期間（Ｔ３）を有する。
【００９５】
輝度補正期間（Ｔ３）は，各グループ別セルの階調度が互いに均等に補正されるように各グループ別に選択的に遂行される維持放電期間である。
【００９６】
つまり，奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）とのセルが同一な輝度を有するようにするために，輝度補正期間（Ｔ３）では，奇数ライングループの走査電極（Ｙｏｄｄ）には維持放電が起こらないようにし，偶数ライングループの走査電極（Ｙｅｖｅｎ）でのみ維持放電が起こるようにする。
【００９７】
したがって，図９のように，輝度補正期間（Ｔ３）に偶数ライングループの走査電極（Ｙｅｖｅｎ）に−Ｖｓ電圧を印加し，奇数ライングループの走査電極（Ｙｏｄｄ）に−Ｖｓ電圧より高い電圧レベルを有するＶｃ電圧を印加する。そうすると，奇数ライングループの走査電極（Ｙｏｄｄ）と維持電極（Ｘ）との間の電圧差が小さいため，放電は起こらず，偶数ラインの走査電極（Ｙｅｖｅｎ）でのみ維持放電が発生する。その後，奇数ラインの走査電極（Ｙｏｄｄ）と偶数ラインの走査電極（Ｙｅｖｅｎ）とに全てＶｓ電圧を印加する。そうすると，奇数ライングループの走査電極（Ｙｏｄｄ）では，直前に維持放電が起こらなかったため，依然として（−）壁電荷が蓄積された状態であるので維持放電が起こらず，偶数ライングループの走査電極（Ｙｅｖｅｎ）でのみ維持放電が起こるようになる。
【００９８】
このような方法で，輝度補正期間（Ｔ３）で，奇数ライングループの走査電極（Ｙｏｄｄ）の維持放電回数をアドレス／維持混合期間（Ｔ１）の維持期間（Ｓｏｄｄ）での維持放電回数だけに制限して，奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）の輝度を同一にする。
【００９９】
次に，共通維持期間（Ｔ２）で，奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）とに維持放電パルスが印加されて，奇数ライングループの走査電極（Ｙｏｄｄ）と偶数ライングループの走査電極（Ｙｅｖｅｎ）に対し，共通で維持放電が遂行される。
【０１００】
本実施形態において，第１電極はＸ電極に，第２電極はＹ電極に，第１グループは奇数ライングループに，第２グループは偶数ライングループに対応する。また，第１維持期間はＳｏｄｄに，第２維持期間はＳｅｖｅｎに対応する。また，第１電圧はＸ電極にバイアスされる電圧（０Ｖ）に，第２電圧，第４電圧はＶｓに，第３電圧，第５電圧は−Ｖｓに，第６電圧はＶｃに，第７電圧はＶｓに対応する。また，共通期間はＴ２に対応する。
【０１０１】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０２】
本発明は，プラズマ表示装置及びその駆動方法に適用可能である。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１及び第２実施形態にかかるプラズマ表示装置の分解斜視図である。
【図２】本発明の第１及び第２実施形態にかかるプラズマ表示パネルの概略的な概念図である。
【図３】本発明の第１及び第２実施形態にかかるシャーシベースの概略的な平面図である。
【図４】本発明の第１実施形態にかかるプラズマ表示装置の駆動方法を示す説明図である。
【図５】本発明の第１実施形態にかかる駆動方法を適用するための波形の一例を示した図である。
【図６】本発明の第２実施形態にかかる走査電極ラインを複数（ｎ個）のグループに区分して，各グループに対して一つのフレームを複数のサブフィールドに分割して駆動するプラズマ表示装置の駆動方法を説明するための説明図である。
【図７】同実施形態にかかる駆動方法を適用するための一つのサブフィールド構造を示す説明図である。
【図８】同実施形態にかかる駆動方法を適用するための波形の一例を示した図である。
【図９】同実施形態にかかる駆動方法を適用するための波形の他の例を示した図である。
【符号の説明】
【０１０４】
１０  プラズマ表示パネル
２０  シャーシベース
３０  前面ケース
４０  後面ケース
１００  アドレスバッファーボード
２００  走査駆動ボード
３００  走査バッファーボード
４００  映像処理及び制御ボード
５００  電源ボード
【図１】
2006146217.tif 000003
【図２】
2006146217.tif 000004
【図３】
2006146217.tif 000005
【図４】
2006146217.tif 000006
【図５】
2006146217.tif 000007
【図６】
2006146217.tif 000008
【図７】
2006146217.tif 000009
【図８】
2006146217.tif 000010
【図９】
2006146217.tif 000011