(57)【要約】【課題】  絶対圧センサにおいて、ブリッジ回路におけるオフセット電圧の温度特性の影響を低減する。【解決手段】  シリコンウェハ上の複数の圧力センサにおけるブリッジ回路のオフセット電圧（ゲージオフセット初期値；ＶｏｆｆＩＮＩＴ）を室温および高温にて測定し、その差分値（ゲージオフセット差分値）を求める。そして、ゲージオフセット初期値に対するゲージオフセット差分値の相関を求め、この分布を近似する相関直線を得る。続いて、この相関直線の傾きおよびＹ軸切片がそれぞれ０となるＡおよびＢの値を上記相関に基づき求める。この後、ブリッジ回路のゲージオフセット初期値ＶｏｆｆＩＮＩＴおよび上記定数Ａ、Ｂに基づきブリッジ回路の出力電圧の狙い値を計算する。そして、計算された狙い値となるようにパラレル抵抗Ｒ７２、Ｒ８２をトリミングする。この後、ブリッジ回路のオフセット電圧が０となるようにシリーズ抵抗Ｒ７、Ｒ８をトリミングする。【選択図】        図２
2006017623.tif 000002
【特許請求の範囲】
【請求項１】
センシング部としてのダイヤフラム（１ａ）を有する半導体基板（１）に台座（２）を接合することで真空室（３）を設けてなる絶対圧を検出する圧力センサの製造方法であって、
前記半導体基板に形成される複数の前記ダイヤフラムにそれぞれ対応するように、４つの歪みゲージ（ＲＡ、ＲＢ、ＲＣ、ＲＤ）から構成されるブリッジ回路と、前記４つの歪みゲージのうち前記ブリッジ回路の電源側の２つの歪みゲージ（ＲＡ、ＲＣ）に、それぞれ並列に接続された第１の調整用抵抗（Ｒ７２、Ｒ８２）と、前記４つの歪みゲージのうち前記ブリッジ回路のアース側の２つの歪みゲージ（ＲＢ、ＲＤ）に、それぞれ直列に接続された第２の調整用抵抗（Ｒ７、Ｒ８）とを形成する工程と、
前記ブリッジ回路から出力されるオフセット電圧をＶｏｆｆＩＮＩＴとし、前記半導体基板に形成された複数のブリッジ回路において並列に接続された前記第１の調整用抵抗のトリミングの狙い値を［Ａ×ＶｏｆｆＩＮＩＴ］＋Ｂとし、ＡおよびＢに任意の定数を決めると共に数水準で前記第１の調整用抵抗をトリミングした後、前記半導体基板を第１の温度および前記第１の温度よりも高い第２の温度としたときのそれぞれの温度におけるオフセット電圧を測定する工程と、
前記第１の温度および前記第２の温度にて測定されたそれぞれのオフセット電圧の差分値を求め、前記オフセット電圧ＶｏｆｆＩＮＩＴに対する前記差分値の相関を求める工程と、
前記差分値の相関を直線でフィッティングし、ＡおよびＢの水準から前記直線の傾きが零になるＡの値および前記直線の切片が零になるＢの値を求める工程と、
求めたＡおよびＢの値をそれぞれ定数とし、前記ブリッジ回路の出力電圧が、
［Ａ×ＶｏｆｆＩＮＩＴ］＋Ｂ
によって得られる値となるように、前記ブリッジ回路に接続された前記第１の調整用抵抗をトリミングする工程と、
前記第１の調整用抵抗をトリミングした後、前記ブリッジ回路の出力電圧が零になるように前記第２の調整用抵抗をトリミングする工程と、を有することを特徴とする圧力センサの製造方法。
【請求項２】
前記トリミングする工程の後に、前記半導体基板をダイシングカットし、それぞれの前記ダイヤフラムに対応する１つ１つのチップに分割することを特徴とする請求項１に記載の圧力センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力を測定する絶対圧型の圧力センサ（以下、絶対圧センサという）の製造方法に関する。
【背景技術】
【０００２】
従来より、基準圧力と測定圧力との差に基づいて圧力検出する相対圧型の圧力センサ（以下、相対圧センサという）が知られている。この相対圧センサにおいては、シリコン基板に肉薄のダイヤフラムが形成されていると共に、その表面にダイヤフラムの変位を検出する４つの拡散ゲージ（歪みゲージ）が形成され、ブリッジ回路として結線されている。このシリコン基板は、ガラス台座と接合されており、このガラス台座にはダイヤフラムに対向する位置にガラス台座を貫通する孔が設けられた状態となっている。
【０００３】
このような相対圧センサにおいて、ダイヤフラムの表面および裏面にそれぞれに圧力がかかると、その圧力差によってダイヤフラムが変形すると共に、ダイヤフラムに形成された歪みゲージの抵抗値が変化する。これにより、ブリッジ回路の出力に電位差が生じ、この電位差に応じた圧力値が得られるようになっている。
【０００４】
しかしながら、上記相対圧センサのダイヤフラムがさらされる温度によって、圧力がかからない状態でブリッジ回路に電位差が生じてしまう。これは、ブリッジ回路の歪みゲージの温度特性が原因であり、ダイヤフラムに圧力がかかっていない場合でも、ダイヤフラムの温度によっては出力に電位差（オフセット電圧）が生じることとなる。
【０００５】
そこで、ブリッジ回路におけるオフセット電圧の温度特性の影響を低減する方法が知られている。この方法では、ブリッジ回路に対して並列および直列に温度特性のない複数の薄膜抵抗を接続する。そして、これらの薄膜抵抗をトリミングすることで抵抗値を調整し、ブリッジ回路のオフセット電圧の温度特性を無くす。
【０００６】
具体的には、まず、上記シリコン基板およびガラス台座を接合したセンサチップを作成し、このセンサチップに対して室温、かつ、大気中にてブリッジ回路の出力のオフセット電圧を測定する。このようにして測定された電圧を初期オフセット電圧という。そして、この初期オフセット電圧値の１／２の値になるように、ブリッジ回路に並列に接続された薄膜抵抗を例えばレーザによってトリミングし、薄膜抵抗の抵抗値を調整する。
【０００７】
このようにして、初期オフセット電圧の１／２の値となるように薄膜抵抗をレーザトリミングすることで、相対圧センサにおいて、ブリッジ回路のオフセット電圧の温度特性を無くしている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の技術では、相対圧センサにおいてオフセット電圧の温度特性の影響を無くすことができるものの、絶対圧センサにおいてオフセット電圧の温度特性の影響を軽減はできるが無くすことはできず、絶対圧センサのオフセット電圧の温度特性を低減するものついてはこれまでに提案されていない。
【０００９】
本発明は、上記点に鑑み、絶対圧センサにおいて、ブリッジ回路におけるオフセット電圧の温度特性の影響を低減できる圧力センサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に記載の発明では、センシング部としてのダイヤフラム（１ａ）を有する半導体基板（１）に台座（２）を接合することで真空室（３）を設けてなる絶対圧を検出する圧力センサの製造方法であって、半導体基板に形成される複数のダイヤフラムにそれぞれ対応するように、４つの歪みゲージ（ＲＡ、ＲＢ、ＲＣ、ＲＤ）から構成されるブリッジ回路と、４つの歪みゲージのうちブリッジ回路の電源側の２つの歪みゲージ（ＲＡ、ＲＣ）に、それぞれ並列に接続された第１の調整用抵抗（Ｒ７２、Ｒ８２）と、４つの歪みゲージのうちブリッジ回路のアース側の２つの歪みゲージ（ＲＢ、ＲＤ）に、それぞれ直列に接続された第２の調整用抵抗（Ｒ７、Ｒ８）とを形成する工程と、ブリッジ回路から出力されるオフセット電圧をＶｏｆｆＩＮＩＴとし、半導体基板に形成された複数のブリッジ回路において並列に接続された第１の調整用抵抗のトリミングの狙い値を［Ａ×ＶｏｆｆＩＮＩＴ］＋Ｂとし、ＡおよびＢに任意の定数を決めると共に数水準で第１の調整用抵抗をトリミングした後、半導体基板を第１の温度および第１の温度よりも高い第２の温度としたときのそれぞれの温度におけるオフセット電圧を測定する工程と、第１の温度および第２の温度にて測定されたそれぞれのオフセット電圧の差分値を求め、オフセット電圧ＶｏｆｆＩＮＩＴに対する差分値の相関を求める工程と、差分値の相関を直線でフィッティングし、ＡおよびＢの水準から直線の傾きが零になるＡの値および直線の切片が零になるＢの値を求める工程と、求めたＡおよびＢの値をそれぞれ定数とし、ブリッジ回路の出力電圧が、［Ａ×ＶｏｆｆＩＮＩＴ］＋Ｂによって得られる値となるように、ブリッジ回路に接続された第１の調整用抵抗をトリミングする工程と、第１の調整用抵抗をトリミングした後、ブリッジ回路の出力電圧が零になるように第２の調整用抵抗をトリミングする工程と、を有することを特徴としている。
【００１１】
このように、半導体基板の温度を変えて測定したオフセット電圧の差分値とオフセット電圧ＶｏｆｆＩＮＩＴとの相関を求め、この相関を直線でフィッティングする。ＡおよびＢの水準から直線の傾きが零になるＡの値および直線の切片が零になるＢの値を求め、これらＡおよびＢの値およびオフセット電圧ＶｏｆｆＩＮＩＴからブリッジ回路に接続された第１の調整用抵抗で調整するブリッジ回路の出力電圧の狙い値を求める。そして、ブリッジ回路の出力が狙い値となるように、第１の調整用抵抗をトリミングする。これにより、半導体基板に形成された複数のブリッジ回路の温度に依存した出力を無くすことができる。その後にブリッジ回路の出力電圧が零になるように第２の調整用抵抗をトリミングする。これにより、ブリッジ回路における電源電圧依存性を無くすことができる。このようにして、絶対圧型の圧力センサにおいて、ブリッジ回路の温度特性の影響を低減することができる。
【００１２】
なお、第２の調整用抵抗を第１の調整用抵抗よりも先にトリミングし、その後、第１の調整用抵抗をトリミングする順序でも良い。この場合、ブリッジ回路の出力電圧が
ＶｏｆｆＩＮＩＴ−｛［ＶｏｆｆＩＮＩＴ×Ａ］＋Ｂ｝
によって計算される狙い値になるように第２の調整用抵抗をトリミングする。そして、第２の調整用抵抗をトリミングした後、ブリッジ回路の出力電圧が零になるように第１の調整用抵抗をトリミングする。このようにしても、ブリッジ回路の温度特性および電源電圧依存性を無くすことができる。
【００１３】
請求項２に記載の発明では、トリミングする工程の後に、半導体基板をダイシングカットし、それぞれのダイヤフラムに対応する１つ１つのチップに分割することを特徴としている。このように、半導体基板をダイシングカットすることにより、ぞれぞれのチップに分割することができる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１５】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。
【００１６】
図１は本発明の一実施形態に係る圧力センサの概略断面図である。また、図２は、圧力センサの回路構成の一例を示した図である。圧力センサは、図２に示される回路が形成されたシリコン基板１と、シリコン基板１に接着固定された台座としてのガラス台座２とを備えて構成されている。
【００１７】
図１に示されるように、半導体基板であるシリコン基板１には、センシング部としての薄肉化したダイヤフラム１ａが形成されている。このダイヤフラム１ａが形成された領域には、拡散抵抗（歪みゲージ）ＲＡ、ＲＢ、ＲＣ、ＲＤが形成されており、これらの歪みゲージＲＡ、ＲＢ、ＲＣ、ＲＤは、図２に示されるように、ブリッジ回路を構成している。このとき、例えばダイヤフラム１ａの表面中央部には歪みゲージＲＡ、ＲＤが形成され、ダイヤフラム１ａの端部には歪みゲージＲＢ、ＲＣが形成された状態とされる。そして、図２中Ｂ−Ｃ間の電位差が測定されることで、この電位差に応じた圧力が検出されるようになっている。なお、このＢ−Ｃ間の電圧を以下では出力電圧ＶＢＣとする。
【００１８】
また、アース側である歪ゲージＲＢ、ＲＤには、温度によって抵抗値が変化しない、すなわち温度特性を有しない薄膜抵抗Ｒ７、Ｒ８がそれぞれ直列に接続されている。一方、電源側である歪みゲージＲＡには、直列に接続された薄膜抵抗Ｒ７２が並列に接続されている。同様に、電源側である歪みゲージＲＣには、直列に接続された薄膜抵抗Ｒ８２が並列に接続されている。
【００１９】
この薄膜抵抗Ｒ７２はブリッジ回路の歪みゲージＲＡと並列（パラレル）に接続されているので、以下では、パラレル抵抗と呼ぶ。同様に、薄膜抵抗Ｒ８２もパラレル抵抗と呼ぶ。また、薄膜抵抗Ｒ７は、ブリッジ回路の歪みゲージＲＢと直列（シリーズ）に接続されているため、以下では、シリーズ抵抗と呼ぶ。同様に、薄膜抵抗Ｒ８もシリーズ抵抗と呼ぶ。なお、パラレル抵抗Ｒ７２、Ｒ８２は本発明の第１の調整用抵抗、シリーズ抵抗Ｒ７、Ｒ８は本発明の第２の調整用抵抗に相当する。
【００２０】
これらパラレル抵抗Ｒ７２、Ｒ８２およびシリーズ抵抗Ｒ７、Ｒ８は、例えばシリコン基板１のダイヤフラム１ａ以外の領域に形成されている。
【００２１】
このような歪みゲージＲＡ、ＲＢ、ＲＣ、ＲＤおよび薄膜抵抗Ｒ７、Ｒ８、Ｒ７２、Ｒ８２を有するシリコン基板１は、ガラス台座２に接着固定されており、図１に示されるように、ダイヤフラム１ａとガラス台座２とによって閉塞されてできた真空室３が設けられた状態となっている。したがって、本実施形態の圧力センサにおいては、ダイヤフラム１ａの表面にかかる圧力と真空室３内との圧力差、すなわち絶対圧が検出される。なお、ガラス台座２には、シリコンに線膨張係数が近い部材が採用され、他の構造部材からの熱応力を緩和する働きをする。
【００２２】
次に、かかる圧力センサの製造方法について説明する。まず、例えばｎ型のシリコン基板１を用意する。ここで、シリコン基板１を１枚のシリコンウェハとして用意し、このシリコンウェハに複数の圧力センサを形成していく。具体的には、シリコン基板１に対してｐ層を形成する。そして、このｐ層を拡散することで拡散ｐ層を形成する。この拡散ｐ層が歪みゲージＲＡ、ＲＢ、ＲＣ、ＲＤとなる。続いて、シリコン基板１において歪みゲージＲＡ、ＲＢ、ＲＣ、ＲＤが形成された面とは反対側の面（シリコン基板１の裏面）を、例えばＫＯＨ水溶液でエッチングしてダイヤフラム１ａを形成する。
【００２３】
なお、歪みゲージＲＡ、ＲＢ、ＲＣ、ＲＤが形成されるシリコン基板１は上記のものに限るわけではなく、どのような構成としても良い。また、基板をシリコン基板１ではない別の基板としても良い。
【００２４】
この後、シリコン基板１のダイヤフラム１ａ以外の領域に、例えば金属薄膜付着工程やリソグラフィー工程等により薄膜抵抗Ｒ７、Ｒ８、Ｒ７２、Ｒ８２を形成する。こうして図２に示される回路を構成すると、例えば真空チャンバ内にてシリコン基板１とガラス台座２とを接合し、シリコン基板１とガラス台座２との間に真空室３を設ける。こうして、図１および図２に示される圧力センサが完成する。
【００２５】
しかしながら、上記のようにして製造された圧力センサが製造されて大気にさらされると、ダイヤフラム１ａに大気圧が印加されるため、ダイヤフラム１ａが大気圧により変形しブリッジ回路のＢ−Ｃ間に電位差（オフセット電圧）が生じた状態になっている。また、圧力センサを製造する上でなされるフォト工程により、１枚のシリコンウェアに形成される複数の圧力センサのそれぞれにおいて、歪みゲージＲＡ、ＲＢ、ＲＣ、ＲＤや、薄膜抵抗Ｒ７、Ｒ８、Ｒ７２、Ｒ８２の各抵抗値が異なる。このため、１枚のシリコン基板１に形成された各圧力センサにおけるブリッジ回路のオフセット電圧の温度特性にもばらつきが生じる。
【００２６】
そこで、このブリッジ回路のオフセット電圧の影響を無くし、さらに、このオフセット電圧の温度特性の影響をも無くす必要がある。以下、このことについて、図３および図４を参照して説明する。なお、以下で示される物理量は大気圧中にて測定される。
【００２７】
まず、ブリッジ回路から出力される室温でのオフセット電圧をＶｏｆｆＩＮＩＴとし、シリコンウェハに形成された複数のブリッジ回路において並列に接続されたパラレル抵抗Ｒ７２、Ｒ８２のトリミングの狙い値を、［Ａ×ＶｏｆｆＩＮＩＴ］＋Ｂとし、ＡとＢに任意の定数を決めて数水準を室温中でトリミングを行う。その後、シリコンウェハに形成された各圧力センサにおけるトリミング後のオフセット電圧の温度特性つまりゲージオフセット差分値を調べる。図３は、ゲージオフセット初期値に対するゲージオフセット差分値の相関を示した図である。ここで、ゲージオフセット初期値とは、室温・大気圧中にて測定される圧力センサの出力電圧ＶＢＣ、すなわちオフセット電圧（ＶｏｆｆＩＮＩＴ）である。また、ゲージオフセット差分値とは、圧力センサの温度を変えて測定したそれぞれのオフセット電圧の差分値である。
【００２８】
次のようにして図３に示される相関を求める。すなわち、複数の圧力センサに対して電源電圧ＶＩＮを印加した状態で、ブリッジ回路のＢ−Ｃ間の出力電圧ＶＢＣを、第１の温度である室温（例えば２５℃）、第２の温度である高温（例えば１００℃）にて測定する（図示しない）。ここで、室温で測定したブリッジ回路のオフセット電圧をＶ１とする。さらに、高温で測定したブリッジ回路のオフセット電圧をＶ２とする。このようにして得られた電圧Ｖ１、Ｖ２の値は、それぞれの圧力センサの温度によって変化している。ここで、これらＶ１およびＶ２の電圧差分値（Ｖ２−Ｖ１）を求める。このようにして得られた電圧差分値（すなわちゲージオフセット差分値；Ｖ２―Ｖ１）を、ゲージオフセット初期値に対してプロットする。こうして、図３に示される相関が得られる。
【００２９】
図３に示されるゲージオフセット差分値の相関をＢの水準ごとに直線にてフィッティングすると、所定の傾きおよびＹ軸切片が０でないことがわかる（以下、この直線を相関直線という）。相関直線が傾きおよび切片を有するということは、圧力センサが温度特性を有することを意味している。したがって、この相関直線の傾きおよびＹ軸切片を０にし、ひいては、ゲージオフセット初期値までも０にすることで、圧力センサに圧力が印加されない状態でブリッジ回路のオフセット電圧が生じないようにする。
【００３０】
本実施形態では、まず、相関直線のＹ軸切片を０にする。つまり、ゲージオフセット初期値に対して定数を加算することにより、相関直線の切片をシフトすることができる。すなわち、図３に示されるように、＋１［ｍＶ］、０［ｍＶ］、―１［ｍＶ］、―２［ｍＶ］というようにＢの定数の値を変えていくと、相関直線が図３中下部にほぼ平行に移動していく様子がわかる。本実施形態では、相関直線に対して―２．５［ｍＶ］を加算することにより、Ｙ軸切片の値を０にすることができる。
【００３１】
続いて相関直線の傾きを０つまりフラットにする。これは、以下のようにしてなされる。まず、従来の相対圧センサと同様に、ゲージオフセット初期値×０．５を演算する。絶対圧センサの場合、圧力媒体の圧力がダイヤフラム１ａにかかっていなくても大気圧がかかっている。このため、この大気圧によるオフセット成分が生じ、上記計算のみでは、相関直線の傾きを０とすることができない。そこで、ゲージオフセット初期値×０．５の値、すなわち相関直線の傾きに重みを乗ずることで相関直線の傾きを変える。このことについて、図４を参照して説明する。
【００３２】
図４は、相関直線の傾きを変更する様子を示した図である。図４に示されるように、ゲージオフセット初期値×０．５の相関直線に対して＋５％の重みをかける、すなわち０．９５を乗ずると、相関直線の傾きはマイナス方向に変化し傾きが大きくなる。一方、ゲージオフセット初期値×０．５の相関直線に対して−５％の重みをかける、すなわち１．０５を乗ずると、相関直線の傾きはプラス方向に変化し、０となる。
【００３３】
このように、ゲージオフセット初期値×０．５の相関直線の傾きに対してどれくらいの重みを乗ずるとその傾きがゲージオフセット初期値に対してフラットになるかがわかる。本実施形態では、図４に示されるように、ゲージオフセット初期値×０．５に１．０５の重みを乗ずることで、相関直線の傾きを無くすことができる。
【００３４】
以上に基づき、圧力センサにおいてオフセット電圧の温度特性を無くすためには、ブリッジ回路の出力電圧ＶＢＣ、すなわち狙い値が以下に示される数式１により得られる値とすれば良い。
【００３５】
（数式１）
狙い値＝（ＶｏｆｆＩＮＩＴ×０．５×１．０５）―２．５  ［ｍＶ］
数式１は、定数ＡおよびＢを用いて以下の数式２のように書き替えることができる。
【００３６】
（数式２）
狙い値＝Ａ×ＶｏｆｆＩＮＩＴ＋Ｂ  ［ｍＶ］
したがって、数式１により、Ａ＝０．５２５、Ｂ＝―２．５を得る。なお、これらの定数Ａ、Ｂは、ダイヤフラム１ａの厚みや径、プロセス条件等により異なる。言い換えると、ダイヤフラム１ａの厚みや径、プロセス条件が同じシリコンウェハにおいては、上記計算を１回行えば、他のシリコンウェハにおいても同じ定数ＡおよびＢにて狙い値を適用できる。
【００３７】
例えば、ゲージオフセット初期値が１０［ｍＶ］である場合、狙い値は数式３により以下のように求められる。
【００３８】
（数式３）
狙い値＝（０．５２５×１０）―２．５＝２．７５  ［ｍＶ］
つまり、ゲージオフセット初期値が１０［ｍＶ］である場合、狙い値、すなわちブリッジ回路の出力電圧ＶＢＣが２．７５［ｍＶ］になれば、ブリッジ回路の温度特性を無くすことができる。
【００３９】
したがって、ブリッジ回路の温度特性を無くすためには、ブリッジ回路の出力電圧ＶＢＣが上記狙い値となるようにパラレル抵抗Ｒ７２、Ｒ８２をトリミングする。本実施形態では、レーザを抵抗に照射してカットするレーザトリミングの方法を採用する。そして、ブリッジ回路のＢ−Ｃ間に電圧計を接続し、電圧計にてブリッジ回路の出力電圧ＶＢＣが数式２で得られた狙い値になるまで、パラレル抵抗Ｒ７２、Ｒ８２をトリミングする。上記に示される例においてはブリッジ回路の出力電圧ＶＢＣが２．７５［ｍＶ］になるまでパラレル抵抗Ｒ７２、Ｒ８２をトリミングする。なお、パラレル抵抗Ｒ７２、Ｒ８２のうちいずれか一方の抵抗がトリミングされることとなる。また、レーザトリミングは図３、図４のＡ、Ｂの水準を振ったトリミングを行った時と同じ室温・大気圧中にてなされる。
【００４０】
こうして、パラレル抵抗Ｒ７２、Ｒ８２をトリミングすることにより、ブリッジ回路のオフセット電圧の温度特性を無くすことができる。しかしながら、ブリッジ回路の出力電圧ＶＢＣは、上記のトリミングによって２．７５［ｍＶ］になっている。このため、ブリッジ回路のオフセット電圧が、上記パラレル抵抗Ｒ７２、Ｒ８２のトリミングのみで完全に解消されてはいない。したがって、温度に依存しないブリッジ回路のオフセット電圧を補償する必要がある。これは、ブリッジ回路に直列に接続されたシリーズ抵抗Ｒ７、Ｒ８をトリミングすることにより実現する。
【００４１】
上記例では、パラレル抵抗Ｒ７２、Ｒ８２をトリミングし終えた状態で、ブリッジ回路の出力電圧ＶＢＣが２．７５［ｍＶ］となっている。そこで、シリーズ抵抗Ｒ７、Ｒ８をトリミングすることにより、このオフセット電圧を無くす、すなわち０［ｍＶ］にする。具体的には、パラレル抵抗Ｒ７２、Ｒ８２と同様に、ブリッジ回路のＢ−Ｃ間に電圧計を接続し、このＢ−Ｃ間の電圧が０［ｍＶ］になるようにシリーズ抵抗Ｒ７、Ｒ８をトリミングする。このようしてブリッジ回路の出力電圧ＶＢＣを０［ｍＶ］にすることができ、ブリッジ回路の電源電圧依存性を無くすことができる。
【００４２】
以上のように、シリコンウェハに形成されたそれぞれの圧力センサのブリッジ回路において、数式２からそれぞれのブリッジ回路に対応した狙い値を求め、それぞれのブリッジ回路においてパラレル抵抗Ｒ７２、Ｒ８２、およびシリーズ抵抗Ｒ７、Ｒ８をトリミングする。
【００４３】
そして、シリコンウェハ上の各圧力センサのパラレル抵抗Ｒ７２、Ｒ８２、シリーズ抵抗Ｒ７、Ｒ８をトリミングした後、シリコンウェハをダイシングカットすると、１つ１つのチップである圧力センサに分断することができる。限定するものではないが、こうして製造された圧力センサは、例えば車両のブレーキ圧力、オイル圧力の測定に用いられる。
【００４４】
上記圧力センサにおいて、ダイヤフラム１ａに印加される圧力は以下のように測定される。すなわち、ダイヤフラム１ａの表面に圧力が印加されると、ダイヤフラム１ａがたわむ。これにより、歪みゲージＲＡ、ＲＤが形成されたダイヤフラム１ａの表面中央部には引っ張り応力が発生し、歪みゲージＲＢ、ＲＣが形成されたダイヤフラム１ａの端部には圧縮応力が発生する。このため、歪ゲージＲＡ、ＲＤの抵抗値はピエゾ抵抗効果で増加し、歪みゲージＲＢ、ＲＣの抵抗値は減少する。
【００４５】
したがって、図２に示されるブリッジ回路のＢ−Ｃ間に電位差が生じる。この電位差である出力電圧ＶＢＣを測定し、この出力電圧ＶＢＣに応じた圧力値に変換することで、ダイヤフラム１ａに印加される圧力値を求める。
【００４６】
以上説明したように、本実施形態では、シリコンウェハ上に形成された複数のブリッジ回路のオフセット電圧を測定し、このオフセット電圧の温度特性を求めることで、ブリッジ回路の温度特性を補償するようにしている。つまり、オフセット電圧（ゲージオフセット初期値）に対する温度変化による差分値（ゲージオフセット差分値）の相関を求め、この相関を相関直線でフィッティングする。この相関直線の傾きおよびＹ軸切片が零になるようなＡおよびＢを求め、ブリッジ回路の出力電圧ＶＢＣ、すなわち狙い値を求める。そして、ブリッジ回路の出力電圧ＶＢＣが狙い値となるように、それぞれのブリッジ回路に接続されているパラレル抵抗Ｒ７２、Ｒ８２をトリミングする。これにより、シリコンウェハに形成された複数のブリッジ回路の温度に依存した出力をそれぞれ無くすことができる。その後にブリッジ回路の出力電圧ＶＢＣが零になるようにシリーズ抵抗７、Ｒ８をトリミングする。これにより、ブリッジ回路における電源電圧依存性を無くすことができる。このようにして、絶対圧型の圧力センサにおいて、ブリッジ回路の温度特性の影響を低減することができる。
【００４７】
（他の実施形態）
上記第１実施形態では、２つのパラレル抵抗Ｒ７２、Ｒ８２が電源側の歪みゲージＲＡ、ＲＣに対して並列に接続され、２つのシリーズ抵抗Ｒ７、Ｒ８はアース側の歪みゲージＲＢ、ＲＤに直列に接続されている。しかしながら、図５に示すように、２つのパラレル抵抗Ｒ７２、Ｒ８２がアース側の歪みゲージＲＡ、ＲＣに対してそれぞれ並列に接続され、２つのシリーズ抵抗Ｒ７、Ｒ８が電源側の歪みゲージＲＢ、ＲＤにそれぞれ直列に接続されても良い。
【００４８】
また、上記第１実施形態では、シリコン基板１に対してｐ層を形成し、このｐ層を拡散することで拡散ｐ層を形成することで歪みゲージＲＡ、ＲＢ、ＲＣ、ＲＤを構成していたが、歪みゲージの構成はこれに限るものではない。
【００４９】
上記第１実施形態では、先にパラレル抵抗Ｒ７２、Ｒ８２をトリミングした後、シリーズ抵抗Ｒ７、Ｒ８をトリミングしているが、この順序が逆になっても構わない。なお、逆の場合において、最初にトリミングを行うシリーズ抵抗Ｒ７、Ｒ８のトリミングの狙い値は、以下に示す数式４にて求めることができる。
【００５０】
（数式４）
狙い値＝ゲージオフセット初期値（ＶｏｆｆＩＮＩＴ）−
｛［ゲージオフセット初期値（ＶｏｆｆＩＮＩＴ）×Ａ］＋Ｂ｝  ［ｍＶ］
上記数式４にてシリーズ抵抗Ｒ７、Ｒ８をトリミングする狙い値を求め、求めた狙い値となるようにシリーズ抵抗Ｒ７、Ｒ８をトリミングする。続いて、オフセット電圧が０［ｍＶ］となるように、パラレル抵抗Ｒ７２、Ｒ８２をトリミングする。このように、先にシリーズ抵抗Ｒ７、Ｒ８をトリミングした後、パラレル抵抗Ｒ７２、Ｒ８２をトリミングしても良い。
【００５１】
上記第１実施形態では、パラレル抵抗Ｒ７２、Ｒ８２およびシリーズ抵抗Ｒ７、Ｒ８をトリミングした後、シリコンウェハをダイシングカットしているが、先にシリコンウェハをダイシングカットした後、上記パラレル抵抗Ｒ７２、Ｒ８２およびシリーズ抵抗Ｒ７、Ｒ８をトリミングすることもできる。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態に係る圧力センサの概略断面図である。
【図２】図１に示す圧力センサの回路構成の一例を示した図である。
【図３】ゲージオフセット初期値に対するゲージオフセット差分値の分布を示した図である。
【図４】ゲージオフセット差分値の相関直線の傾きを変更する様子を示した図である。
【図５】図１に示す圧力センサの回路構成の他の実施例を示した図である。
【符号の説明】
【００５３】
１…シリコン基板、１ａ…ダイヤフラム、２…ガラス台座、３…真空室、
ＲＡ、ＲＢ、ＲＣ、ＲＤ…歪みゲージ、
Ｒ７、Ｒ８、Ｒ７２、Ｒ８２…薄膜抵抗。
【図１】
2006017623.tif 000003
【図２】
2006017623.tif 000004
【図３】
2006017623.tif 000005
【図４】
2006017623.tif 000006
【図５】
2006017623.tif 000007