(57)【要約】【課題】ＩＰＳ方式のアクティブマトリクス型液晶表示装置の開口率を向上し、視野角が広く、かつ、鮮明で明るい画像表示を実現することを目的とする。【解決手段】第１の基板上に形成された信号配線と、画素電極と、共通電極と、を有し、画素電極と共通電極とは、基板面と平行な電界が生じるように配置され、第１の基板に対向する第２の基板は、画素部の各画素に対応した赤色、青色、緑色のカラーフィルター層と、第２の基板の前記カラーフィルター層が形成された反対側の面に形成された透光性導電膜と、を有し、各画素に対応した赤色、青色、緑色のカラーフィルター層は、それぞれ、隣接する画素間において該隣接する画素のカラーフィルター層と重なる部分を有し、第１の基板上の信号配線は、第２の基板上のカラーフィルター層が重なる部分と重畳するように配置される液晶表示装置。【選択図】図１０
2006146283.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に画素部が設けられ、
前記画素部は、第１の基板上に形成された薄膜トランジスタと、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された信号配線と、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された画素電極と、
前記第１の基板上に形成された共通電極と、を有し、
前記画素電極と前記共通電極とは、基板面と平行な電界が生じるように配置され、
前記第１の基板に対向する第２の基板は、
前記画素部の各画素に対応した赤色、青色、緑色のカラーフィルター層と、
前記第２の基板の前記カラーフィルター層が形成された反対側の面に形成された透光性導電膜と、を有し、
前記各画素に対応した赤色、青色、緑色のカラーフィルター層は、それぞれ、隣接する画素間において該隣接する画素のカラーフィルター層と重なる部分を有し、
前記第１の基板上の前記信号配線は、前記第２の基板上の前記カラーフィルター層が重なる部分と重畳するように配置されることを特徴とする液晶表示装置。
【請求項２】
第１の基板上に画素部が設けられ、
前記画素部は、第１の基板上に形成された薄膜トランジスタと、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された信号配線と、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された画素電極と、
前記第１の基板上に形成された共通電極と、を有し、
前記画素電極と前記共通電極とは、基板面と平行な電界が生じるように配置され、
前記第１の基板に対向する第２の基板は、
前記画素部の各画素に対応した赤色、青色、緑色のカラーフィルター層と、
前記第２の基板の前記カラーフィルター層が形成された反対側の面に形成された透光性導電膜と、を有し、
前記各画素に対応した赤色、青色、緑色のカラーフィルター層は、それぞれ、隣接する画素間において該隣接する画素のカラーフィルター層と重なる部分を有し、
前記第１の基板上の前記信号配線は、前記第２の基板上の前記カラーフィルター層が重なる部分と重畳するように配置され、
前記画素電極と前記共通電極とはそれぞれ、くの字型の構造を有することを特徴とする液晶表示装置。
【請求項３】
第１の基板上に画素部が設けられ、
前記画素部は、第１の基板上に形成された薄膜トランジスタと、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された信号配線と、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された画素電極と、
前記第１の基板上に形成された共通電極と、を有し、
前記画素電極と前記共通電極とは、基板面と平行な電界が生じるように配置され、
前記第１の基板に対向する第２の基板は、
前記画素部の各画素に対応した赤色、青色、緑色のカラーフィルター層と、
前記第２の基板の前記カラーフィルター層が形成された反対側の面に形成された透光性導電膜と、を有し、
前記各画素に対応した赤色、青色、緑色のカラーフィルター層は、それぞれ、隣接する画素間において該隣接する画素のカラーフィルター層と重なる部分を有し、
前記第１の基板上の前記信号配線は、前記第２の基板上の前記カラーフィルター層が重なる部分と重畳するように配置され、
前記共通電極と前記信号配線とは、絶縁層を介して重畳するように配置されることを特徴とする液晶表示装置。
【請求項４】
第１の基板上に画素部が設けられ、
前記画素部は、第１の基板上に形成された薄膜トランジスタと、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された信号配線と、
前記第１の基板上に形成され、前記薄膜トランジスタに電気的に接続された画素電極と、
前記第１の基板上に形成された共通電極と、を有し、
前記画素電極と前記共通電極とは、基板面と平行な電界が生じるように配置され、
前記第１の基板に対向する第２の基板は、
前記画素部の各画素に対応した赤色、青色、緑色のカラーフィルター層と、
前記第２の基板の前記カラーフィルター層が形成された反対側の面に形成された透光性導電膜と、を有し、
前記各画素に対応した赤色、青色、緑色のカラーフィルター層は、それぞれ、隣接する画素間において該隣接する画素のカラーフィルター層と重なる部分を有し、
前記第１の基板上の前記信号配線は、前記第２の基板上の前記カラーフィルター層が重なる部分と重畳するように配置され、
前記画素電極と前記共通電極とはそれぞれ、くの字型の構造を有し、
前記共通電極と前記信号配線とは、絶縁層を介して重畳するように配置されることを特徴とする液晶表示装置。
【請求項５】
請求項２または請求項４において、前記くの字型の角度は、１２０〜１６０度であることを特徴とする液晶表示装置。
【請求項６】
請求項３または請求項４において、前記絶縁層は、酸化シリコンまたは窒化シリコンまたは酸化窒化シリコンから成る第１の絶縁膜と、有機絶縁物材料から成る第２の絶縁膜とから成ることを特徴とする液晶表示装置。
【請求項７】
請求項１乃至６のいずれか一において、前記画素電極と前記共通電極との間隔は１０〜２０μｍであることを特徴とする液晶表示装置。
【請求項８】
請求項１乃至７のいずれか一に記載の前記液晶表示装置を用いた電子機器。
【請求項９】
請求項８に記載の前記電子機器は、携帯電話、ビデオカメラ、モバイルコンピュータ、ヘッドマウントディスプレイ、テレビ、携帯書籍、パーソナルコンピュータ、記録媒体を用いるプレーヤー、またはデジタルカメラであることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型の液晶表示装置に関し、特にＩＰＳ(In-Plane Switching)方式（＝横電界方式）のアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）などの能動素子を用いたアクティブマトリクス型の液晶表示装置が知られている。アクティブマトリクス型の液晶表示装置は画素密度を高くすることが可能であり、小型軽量でしかも低消費電力であることから、ＣＲＴの代替品としてパーソナルコンピュータのモニタや液晶テレビなどの製品が開発されている。特に、ＴＦＴの活性層を多結晶シリコンに代表される結晶質半導体膜で形成する技術は、画素部のスイッチ用ＴＦＴ（以下、画素ＴＦＴと記す）のみならず駆動回路を同一基板上に作り込むことを可能とし、液晶表示装置の小型軽量化に寄与する技術と位置付けられている。
【０００３】
液晶表示装置は一対の基板間に液晶を封入し、一方の基板の画素電極（個別電極）と他方の基板の対向電極（共通電極）との間に印加される基板面にほぼ垂直な電界により液晶分子を配向させている。しかし、このような液晶の駆動方法では基板面に対して垂直な方向なら見たときは正常な表示状態でも、斜めから見ると色調が変化し不鮮明になってしまうといった視野角が狭いという欠点があった。
【０００４】
この欠点を克服する方法としてＩＰＳ方式がある。この方式は画素電極と共通配線との両方を一方の基板に形成し電界を横方向に切換えることに特徴があり、液晶分子が立ち上がることなく基板面にほぼ平行な方向に配向を制御している。
この動作原理により視野角を広げることが可能となっている。
【０００５】
図５は従来のＩＰＳ方式のアクティブマトリクス型液晶表示装置における画素構造の一例を示す。図５において３０１はゲート配線、３０２はＴＦＴの半導体膜、３０３は共通配線、３０４と３０８は信号配線（ソース配線）、３０５は画素電極、３０７は対向電極、３０６は保持容量部である。
【０００６】
しかし、この画素構造では対向電極３０７と信号配線３０４、３０８との間に隙間があり、信号配線３０４、３０８上を含めてこの隙間の部分では画像信号に従って液晶を駆動することができないので光漏れの問題が発生する。これを防止するためにこの部分に遮光膜を形成する必要があるが、その結果画素部の開口率が低下してしまう。図５で示すような画素構造では、開口率はせいぜい３０〜４０％程度を確保するのが限度であり、明るさを確保するためにはバックライトの輝度を高くする必要がある。しかし、バックライトの輝度を高くすることは消費電力の増加をもたらすのみでなく、バックライト自体の寿命を短くしてしまう懸念がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＩＰＳ方式のアクティブマトリクス型液晶表示装置は視野角を広げることができるが、開口率が低くなってしまうという欠点がある。本発明はこのような問題点を解決するための手段を提供し、ＩＰＳ方式のアクティブマトリクス型液晶表示装置の開口率を向上し、視野角が広く、かつ、鮮明で明るい画像表示を実現することを目的とする。
【課題を解決するための手段】
【０００８】
画素部にＩＰＳ方式を用いたアクティブマトリクス型の液晶表示装置においてその開口率を向上させるために、絶縁表面上に島状半導体膜とゲート配線と画素電極と共通配線とが形成され、ゲート配線と信号配線とは、半導体膜上に形成されたゲート絶縁膜となる第１の絶縁層上に形成され、画素電極と共通電極とは第１の絶縁層上に形成された第２の絶縁層上に形成され、かつ、画素電極と共通配線とは、基板面と平行な電界が生じるように配置されていて、さらに、共通電極と信号配線とは第２の絶縁層を介して重畳するように配置され、信号配線と半導体膜とは、第２の絶縁層上に形成された接続電極を介して接続していることを特徴としている。
【０００９】
または、絶縁表面上に画素部と駆動回路とが設けられ、画素部には半導体膜と第１の絶縁層上に形成されたゲート電極とゲート配線とを有するＴＦＴと、第２の絶縁層を介してゲート配線と交差する共通配線と、第２の絶縁層上に形成されていて画素部のＴＦＴに接続する画素電極と、共通配線の下方に形成され第２の絶縁層を介して重畳するように配置された信号配線とを有し、画素電極と共通配線とは基板面と平行な電界が生じるように配置され、信号配線と半導体膜とは第２の絶縁層上に形成された接続電極を介して接続した構造を備えた構造を有することを特徴とする。さらに、カラーフィルターが形成される他方の基板には、画素部の各画素に対応した赤色、青色、緑色のカラーフィルター層と、画素部のＴＦＴと重畳するように設けられ、赤色カラーフィルター層から成る遮光膜、または赤色カラーフィルター層と青色カラーフィルター層とが積層された遮光膜とを有することを特徴としている。
【００１０】
また、上記課題を解決するために本発明の液晶表示装置の作製方法は、基板上に結晶質半導体膜から成る島状半導体膜を形成する第１の工程と、島状半導体膜上に第１の絶縁層を形成する第２の工程と、第１の絶縁層上にゲート配線と信号配線を形成する第３の工程と、ゲート配線及び信号配線上に第２の絶縁層を形成する第４の工程と、第２の絶縁層上に画素電極と、共通配線と前記半導体膜とを接続する接続電極と、信号配線に重畳するように共通配線を形成する第５の工程とを有することを特徴としている。
【００１１】
或いは、基板上に結晶質半導体膜から成る島状半導体膜を形成する第１の工程と、島状半導体膜上に第１の絶縁層を形成する第２の工程と、第１の絶縁層上にゲート電極とゲート配線と信号配線を形成する第３の工程と、ゲート配線及び信号配線上に第２の絶縁層を形成する第４の工程と、第２の絶縁層上に前記半導体膜に接続する画素電極と、共通配線と半導体膜とを接続する接続電極と、信号配線に重畳するように共通配線を形成する第５の工程と、一対の基板の他方の基板に、各画素に対応した赤色、青色、緑色のカラーフィルター層を形成する第６の工程と、少なくとも前記薄膜半導体膜と重畳するように、赤色カラーフィルター層と青色カラーフィルター層とを積層して遮光膜を形成する第７の工程と、他方の基板のカラーフィルター層が形成された反対側の面に透光性導電膜を形成する第８の工程とを有することを特徴としている。
【発明の効果】
【００１２】
本発明のＩＰＳ方式の画素構造を有するアクティブマトリクス基板は、信号配線と共通電極を異なる層で形成し、図２、４、１７、１８で示すような画素構造とすることにより開口率を向上させることができる。また、ゲート配線を低抵抗導電材料で形成することにより、配線抵抗を十分低減でき、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。画素部の電極の構成は実施形態１または実施形態２のいずれの形態も適用することができる。
【００１３】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚（島状半導体膜パターン、ゲート電極パターン、ｎチャネル領域のマスクパターン、コンタクトホールパターン、配線パターン）とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【発明を実施するための最良の形態】
【００１４】
[実施形態１]  ＩＰＳ方式のアクティブマトリクス型液晶表示装置の画素部はｐチャネルまたはｎチャネル型ＴＦＴから成る画素ＴＦＴ、画素電極及び保持容量、信号配線、共通配線などから構成される。本発明は特に信号配線と共通配線の形状に特徴がある。以下に本発明の画素部の構成を図１〜３を用いて説明する。
【００１５】
図１は画素部のほぼ一画素分を示し、絶縁表面上に島状半導体膜１０１、１０２とゲート電極１０３、ゲート配線１０４、信号線１０６が形成されている様子を示す。基板は無アルカリガラス基板や石英基板等が好ましく、その他にプラスチック基板を使用することもできる。島状半導体膜１０１はＴＦＴのチャネル形成領域やソースまたはドレイン領域、ＬＤＤ領域等を形成し、島状半導体膜１０２は保持容量を形成するために設ける。図示していないが、島状半導体膜１０１、１０２上及び少なくとも画素部を形成する基板上には第１の絶縁膜（ゲート絶縁膜に相当する膜）が形成され、その上にゲート電極１０３が形成される。ゲート電極１０３はタングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素または該元素を成分とする合金材料で形成する。または、多結晶シリコン膜や前記元素のシリサイド膜を組み合わせて形成しても良い。
【００１６】
ゲート配線１０４、容量配線１０５はゲート電極と同じ材料で形成しても良いが、上記材料はシート抵抗値が１０Ω／□以上の値であり、画面サイズが４インチクラスかそれ以上の液晶表示装置を作製する場合には必ずしも適切でない。画面サイズの大型化に伴って配線の長さが増大し、配線抵抗の影響による信号の遅延時間（配線遅延）を無視することができなくなる。例えば、１３インチクラスでは対角線の長さが３４０ｍｍとなり、１８インチクラスでは４６０ｍｍとなる。従って、ゲート配線１０４や容量配線１０５はシート抵抗値を低くするアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする材料で形成することが望ましい。
【００１７】
ゲート配線１０４をゲート電極１０３と別な材料で形成する場合には、そのコンタクト部を図１で示すように島状半導体膜１０１の外側に設ける。Ａｌはエレクトロマイグレーションなどでゲート絶縁膜中にしみ出すことがあるので、Ａｌで形成するゲート配線を直接ゲート絶縁膜に接する形で島状半導体膜上に設けることは適切でない。ゲート電極とゲート配線のコンタクトはコンタクトホールを必要とせず、ゲート電極とゲート配線とを重ね合わせて形成する。また、信号配線１０６はゲート配線１０４と同時に形成する。
【００１８】
その後、層間絶縁膜（図示せず）を形成し、図２に示すように画素電極１１２、共通配線１１３、接続電極１１１を形成する。画素電極１１２は層間絶縁膜に設けたコンタクト部１０８で島状半導体膜１０１と接続する。島状半導体膜１０１のこの部分はｎ型またはｐ型の不純物元素が添加されたソースまたはドレインが形成されている領域である。画素電極１１２の一方の端は、コンタクト部１０９で島状半導体膜１０２と接続している。
【００１９】
接続電極１１１は、信号配線１０６と島状半導体膜１０１とをコンタクト部１１０、１０７を介して接続し、コンタクト部１１４で隣接する画素の信号配線と接続している。即ち、本発明の実施形態によれば、信号配線はゲート配線と同じ層上に形成され、その交差は層間絶縁膜上に形成された接続電極を用いて行っている。
【００２０】
図２に示すように、共通配線１１３は層間絶縁膜上に形成され、かつ、信号配線１０６上に重なるように形成する。このように、共通配線と信号配線を重ね合わせて形成することにより、透過型で形成されるＩＰＳ方式のアクティブマトリクス型液晶表示装置の画素部の開口率を向上させることが可能となる。
【００２１】
こうして、画素ＴＦＴ１１５と保持容量１１６が形成される。図２において画素ＴＦＴ１１５は一対のソースまたはドレイン間に二つのゲート電極が設けられたマルチゲートの構造を示しているが、ゲート電極の数に限定はなくシングルゲートの構造で形成しても良い。保持容量１１６は半導体膜１０２とゲート絶縁膜と同層の絶縁膜（図示せず）と容量配線１０５で形成される。図３は画素部の回路図を示し、点線１１７で囲まれた部分がほぼ一画素分に相当する。
【００２２】
画素電極の幅は基板面と平行な方向への電界の広がりを考慮して３μｍ以上であることが望ましい。また、画素電極と共通配線との間隔は１０〜２０μｍ、好ましくは１２〜１４μｍとする。図１と２では本発明のＩＰＳ方式の基本的な画素構成を示したが、一画素のサイズや画像の視認性を考慮して画素電極と共通配線を櫛形に形成しても良い。
【００２３】
図１７はその一例を示し、画素ＴＦＴ１０１５、保持容量１０１６、画素電極１０１２、共通電極１０１３が設けられている。画素ＴＦＴ１０１５は島状半導体膜１００１、ゲート電極１００３などから構成され、コンタクト部１００８で画素電極１０１２と接続している。信号配線１００６はコンタクト部１０１０で接続配線１０１１と接続し、接続配線１０１１はコンタクト部１００７で島状半導体膜１００１と、コンタクト部１０１４で隣接する画素の信号配線と接続している。共通配線１０１３と層間絶縁膜を介して信号配線１００６と重なるように設けられている。
【００２４】
図２または図１７で示す画素構造は信号配線と共通配線とを層間絶縁膜を介して重畳させて設けることにより、これらの配線部分を覆う遮光膜を必ずしも必要としないで済む。従って、透過型の液晶表示装置において透過光が遮られる面積を減少させることができ、開口率を５０〜６０％と向上させることができる。その結果、従来のＩＰＳ方式の液晶表示装置と比較してバックライトが消費する電力化を低減させることができる。
【００２５】
[実施形態２]  ＩＰＳ方式では白色調を含めた視野角を広げる方法として、くの字型の電極構造が知られている。図４は実施形態１において説明した本発明の画素構造で、くの字型の電極構造を採用した例を示す。画素は画素ＴＦＴ２１５、保持容量２１６、画素電極２１２、共通電極２１３が設けられている。画素ＴＦＴ２１５は島状半導体膜２０１、ゲート電極２０３などから構成され、コンタクト部２０８で画素電極２１２と接続している。信号配線２０６はコンタクト部２１０で接続配線２１１と接続し、接続配線２１１はコンタクト部２０７で島状半導体膜２０１と、コンタクト部２１４で隣接する画素の信号配線と接続している。共通配線２１３と層間絶縁膜を介して信号配線２０６と重なるように設けられ、くの字型の角度は１２０〜１６０度、好ましくは１５０度で形成する。くの字型の電極構造を採用すると、視野角がさらに広がり、基板面と垂直な方向はもとより、６０〜５０度程度傾けた角度から見ても色調の変化がなく、コントラストの低下も少なくすることができる。
【００２６】
[実施形態３]  図１８（Ａ）はＩＰＳ方式の画素構造の他の一例を示す。画素は画素ＴＦＴ１１１５、保持容量１１１６、画素電極１１１２、共通電極１１１３が設けられている。画素ＴＦＴ１１１５は島状半導体膜１１０１、ゲート電極１１０３などから構成され、コンタクト部１１０８で画素電極１１１２と接続している。信号配線１１０６はコンタクト部１１１０で接続配線１１１１と接続し、接続配線１１１１はコンタクト部１１０７で島状半導体膜１１０１と、コンタクト部１１１４で隣接する画素の信号配線と接続している。共通配線１１１３と層間絶縁膜を介して信号配線１１０６と重なるように設けられている。このような画素の回路図を図１８（Ｂ）に示す。
【００２７】
保持容量１１１６を形成する半導体膜１１０２はボロンに代表されるｐ型の不純物元素が添加されて一方の電極を形成し、ゲート絶縁膜と同じ層で形成された絶縁膜を介して隣接する画素のゲート配線１１０５を他方の電極としている。半導体膜１１０２をｐ型の導電型とするのは、ゲート配線１１０５がＬｏｗレベルのときにＯＮ状態とするためである。
【００２８】
図１８（Ａ）のような画素構造とすると容量配線を省略することが可能となり、画素部及び駆動回路を含めた回路構成を簡略化することができると共に、開口率をさらに向上させることができる。
【実施例１】
【００２９】
本実施例ではＩＰＳ方式の画素構造で形成した画素部と、画素部の周辺に設ける駆動回路のＴＦＴを同時に作製する方法について詳細に説明する。
【００３０】
本実施例で示すＴＦＴのゲート電極は２層構造を有している。その第１層目と第２層目とはいずれもＴａ、Ｗ、Ｔｉ、Ｍｏから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成する。或いは、第１層目をリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜で形成しても良い。好ましい組み合わせの一例は、第１層目をＴａまたは窒化タンタル（ＴａＮ）、若しくは窒化タンタル（ＴａＮ）とＴａの積層構造で形成し、第２層目をＷで形成する。
【００３１】
ゲート電極の第１層目に半導体膜を用いる場合も同様であるが、Ｔａ、Ｗ、Ｔｉ、Ｍｏから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料は面積抵抗が約１０Ω以上の値であり、画面サイズが４インチクラスかそれ以上の表示装置を作製する場合には必ずしも適していない。画面サイズの大型化に伴って基板上において配線を引回す長さが必然的に増大し、配線抵抗の影響による信号の遅延時間の問題を無視することができなくなるためである。また、配線抵抗を下げる目的で配線の幅を太くすると、画素部以外の周辺の領域の面積が増大し表示装置の外観を著しく損ねることになる。
【００３２】
まず、図６（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５０１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５０２ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜５０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では下地膜５０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造で形成しても良い。
【００３３】
この絶縁表面上に形成する島状半導体層５０３〜５０６及び５６３は、非晶質構造を有する半導体膜をレーザー結晶化法や熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５０３〜５０６及び５６３の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００３４】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーに代表されるガスレーザーやＹＡＧレーザー、ＹＶＯ4レーザーに代表される固体レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状または長方形状または矩形状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ/ｃｍ2(代表的には２００〜３００ｍＪ/ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ/ｃｍ2(代表的には３５０〜５００ｍＪ/ｃｍ2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００３５】
ゲート絶縁膜５０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ/ｃｍ2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００３６】
そして、ゲート絶縁膜５０７上にゲート電極を形成するための第１の導電膜５０８と第２の導電膜５０９とを形成する。本実施例では、第１の導電膜５０８をＴａで５０〜１００ｎｍの厚さに形成し、第２の導電膜をＷで１００〜３００ｎｍの厚さに形成する。
【００３７】
Ｔａ膜はスパッタ法で形成し、ＴａのターゲットをＡｒでスパッタする。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００３８】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００３９】
次に図６（Ｂ）に示すように、レジストによるマスク５１０〜５１３を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Ｐａ、好ましくは１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（13.56ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００４０】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。
ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５１５〜５１８（第１の導電層５１５ａ〜５１８ａと第２の導電層５１５ｂ〜５１８ｂ）を形成する。５１４はゲート絶縁膜であり、第１の形状の導電層５１５〜５１８で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００４１】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。
ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５１５〜５１８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５１９〜５２３が形成される。第１の不純物領域５１９〜５２３には１×１０20〜１×１０21atoms/ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４２】
次に図６（Ｃ）に示すように第２のエッチング処理を行う。同様にＩＣＰエッチング法を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56ＭＨｚ)を供給し、プラズマを生成して行う。基板側（試料ステージ）には５０ＷのＲＦ（13.56ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度で第１の導電層であるＴａを異方性エッチングして第２の形状の導電層５２９〜５３２（第１の導電層５２９ａ〜５３２ａと第２の導電層５２９ｂ〜５３２ｂ）
を形成する。５２８はゲート絶縁膜であり、第２の形状の導電層５２９〜５３２で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【００４３】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００４４】
そして、図７（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13atoms/ｃｍ2のドーズ量で行い、図６（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新な不純物領域を形成する。ドーピングは、第２の形状の導電層５２９〜５３２を不純物元素に対するマスクとして用い、第１の導電層５２９ａ〜５３２ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第１の導電層５２９ａ〜５３２ａと重なる第３の不純物領域５３７〜５４０と、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５３３〜５３６とを形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０19atoms/ｃｍ3の濃度となるようにし、第３の不純物領域で１×１０16〜１×１０18atoms/ｃｍ3の濃度となるようにする。
【００４５】
そして図７（Ｂ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５０４に一導電型とは逆の導電型の第４の不純物領域５４４〜５４６を形成する。第２の導電層５３０を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層５０３、５０５、５０６はレジストのマスク５４１〜５４３で全面を被覆しておく。不純物領域５４４〜５４６にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21atoms/ｃｍ3となるようにする。
【００４６】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第２の形状の導電層５２９〜５３２がゲート電極として機能する。
【００４７】
こうして導電型の制御を目的として図７（Ｃ）に示すように、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【００４８】
レーザーアニール法では波長４００ｎｍ以下のエキシマレーザー光やＹＡＧレーザー、ＹＶＯ4レーザーの第２高調波（５３２ｎｍ）を用いる。活性化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜３００ｍＪ/ｃｍ2とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を２００〜４００ｍＪ/ｃｍ2とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００４９】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００５０】
活性化および水素化処理の後、ゲート配線、信号配線、容量配線を低抵抗の導電性材料で形成する。低抵抗の導電性材料はＡｌやＣｕを主成分とするものであり、このような材料でゲート配線を形成する。本実施例ではＡｌを用いる例を示し、Ｔｉを０．１〜２重量％含むＡｌ膜を低抵抗導電層として全面に形成する（図示せず）。厚さは２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）で形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート配線５４７、５４９、信号配線５４８、容量配線５５０を形成する。これらの配線のエッチング処理は、リン酸系のエッチング溶液によるウエットエッチングで行うと、下地との選択加工性を保って形成することができる。
【００５１】
Ｃｕをゲート配線に使用する場合には、密着性を高めるために下地に窒化Ｔａ膜を５０〜２００ｎｍの厚さに形成しておく。Ｃｕはスパッタ法やメッキ法で２００〜５００ｎｍの厚さに形成しエッチング処理により配線を形成する。Ｃｕ配線はＡｌ配線に比べエレクトロマイグレーションの耐性が高く配線の微細化が可能となる。
【００５２】
図８において、第１の層間絶縁膜５５１は酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５５２を形成する。第２の層間絶縁膜５５２は１．０〜２．０μｍの平均膜厚で形成する。有機絶縁物材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００５３】
そして、駆動回路４０６において島状半導体層のソース領域とコンタクトを形成するソース配線５５３〜５５５、ドレイン領域とコンタクトを形成するドレイン配線５５６〜５５８を形成する。また、画素部４０７においては、共通配線５５９、画素電極５６１、容量配線５６２、接続電極５６０を形成する。この接続電極５６０により信号配線５４８は画素ＴＦＴ４０４と電気的な接続が形成される。これら第２の層間絶縁膜５５２上に形成する配線は、例えば、図１４（Ｃ）
に示すように５０〜２００ｎｍのＴｉ膜７６８ａ、１００〜３００ｎｍのＡｌ膜７６８ｂ、５０〜２００ｎｍのスズ（Ｓｎ）膜またはＴｉ膜で形成する。このような構成で形成されたソース配線５５３〜５５５、ドレイン配線５５６〜５５８、画素電極５６１は、第２の層間絶縁膜に形成されたコンタクトホールを介して、ＴＦＴのソースまたはドレイン領域７６５とＴｉ膜７６８ａで接触を形成し、Ａｌと半導体が直接接して反応することを防ぎ、コンタクト部分の信頼性を高めている。
【００５４】
以上の様にして、ｎチャネル型ＴＦＴ４０１、ｐチャネル型ＴＦＴ４０２、ｎチャネル型ＴＦＴ４０３を有する駆動回路４０６と、画素ＴＦＴ４０４、保持容量４０５とを有する画素部４０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００５５】
駆動回路４０６のｎチャネル型ＴＦＴ４０１はチャネル形成領域５６３、ゲート電極を形成する第２の形状の導電層５２９と重なる第３の不純物領域５３７（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５３３（Lightly Doped Drain：ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５１９を有している。ｐチャネル型ＴＦＴ４０２にはチャネル形成領域５６４、ゲート電極を形成する第２の形状の導電層５３０と重なる第４の不純物領域５４６、ゲート電極の外側に形成される第４の不純物領域５４５、ソース領域またはドレイン領域として機能する第４の不純物領域５４４を有している。ｎチャネル型ＴＦＴ４０３にはチャネル形成領域５６５、ゲート電極を形成する第２の形状の導電層５３１と重なる第３の不純物領域５３９（ＧＯＬＤ領域）、ゲート電極の外側に形成される第２の不純物領域５３５（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５２１を有している。
【００５６】
画素部の画素ＴＦＴ４０４にはチャネル形成領域５６６、ゲート電極を形成する第２の形状の導電層５３２と重なる第３の不純物領域５４０（ＧＯＬＤ領域）
、ゲート電極の外側に形成される第２の不純物領域５３６（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域５２２を有している。また、保持容量４０５の一方の電極として機能する半導体層５２３には第１の不純物領域と同じ濃度でｎ型を付与する不純物元素が添加されており、容量配線５５０とその間の絶縁層（ゲート絶縁膜と同じ層）とで保持容量を形成している。但し、図８で示す保持容量４０５は隣接する画素の保持容量を示している。
【００５７】
本実施例で作製するアクティブマトリクス基板の画素部の上面図は、図８のＡ−Ａ'は、図２で示すＡ−Ａ'線に対応している。即ち、図８で示す共通配線５５９、信号配線５４８、接続配線５６０、画素電極５６１、ゲート配線５４９、容量配線５５０は図２で示す共通配線１１３、信号配線１０６、接続電極１１１、画素電極１１２、ゲート配線１０４、容量配線１０５'と対応している。
【００５８】
このように、本発明のＩＰＳ方式の画素構造を有するアクティブマトリクス基板は、信号配線と共通電極を異なる層で形成し、図２で示すような画素構造とすることにより開口率を向上させることができる。また、ゲート配線を低抵抗導電材料で形成することにより、配線抵抗を十分低減でき、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。画素部の電極の構成は実施形態１または実施形態２のいずれの形態も適用することができる。
【実施例２】
【００５９】
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図９はアクティブマトリクス基板と対向基板５６９とを貼り合わせた状態を示している。最初に、図８の状態のアクティブマトリクス基板上に配向膜５６７を形成しラビング処理を行う。対向基板５６９にはカラーフィルター層５７０、５７１、オーバーコート層５７３、配向膜５７４を形成する。カラーフィルター層はＴＦＴの上方で赤色のカラーフィルター層５７０と青色のカラーフィルター層５７１とを重ねて形成し遮光膜を兼ねる構成とする。また、接続電極に合わせて赤色のカラーフィルター層５７０、青色のカラーフィルター層５７１、緑色のカラーフィルター層５７２とを重ね合わせてスペーサを形成する。各色のカラーフィルターはアクリル樹脂に顔料を混合したもので１〜３μｍの厚さで形成する。これは感光性材料を用い、マスクを用いて所定のパターンに形成することができる。スペーサの高さはオーバーコート層の厚さ１〜４μｍを考慮することにより２〜７μｍ、好ましくは４〜６μｍとすることができ、この高さによりアクティブマトリクス基板と対向基板とを貼り合わせた時のギャップを形成する。オーバーコート層は光硬化型または熱硬化型の有機樹脂材料で形成し、例えば、ポリイミドやアクリル樹脂などを用いる。スペーサの配置は任意に決定すれば良いが、例えば図９で示すように接続配線上にその位置を合わせて形成すると良い。その後、アクティブマトリクス基板と対向基板とを貼り合わせる。
【００６０】
図１２はアクティブマトリクス基板と対向基板とを貼り合わせる様子を模式的に示す。アクティブマトリクス基板６５０は、画素部６５３、走査線側駆動回路６５２、信号線側駆動回路６５１、外部入力端子６５４、外部入力端子から各回路の入力部までを接続する配線６５９などが形成されている。対向基板６５５にはアクティブマトリクス基板６５０の画素部及び駆動回路が形成されている領域に対応してカラーフィルター層６５６が形成されている。このようなアクティブマトリクス基板６５０と対向基板６５５とはシール材６５７を介して貼り合わせ、液晶を注入してシール材６５７の内側に液晶層６５８を設ける。さらに、アクティブマトリクス基板６５０の外部入力端子６５４にはＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）６６０を貼り付ける。ＦＰＣ６６０の接着強度を高めるために補強板６５９を設けても良い。
【００６１】
図９の画素部におけるＡ−Ａ'の切断線は図２で示す画素部の上面図のＡ−Ａ'線に対応している。画素ＴＦＴの上面には対向基板側に赤色のカラーフィルターと青色のカラーフィルターとが積層して形成されこれを遮光膜として用いている。
【００６２】
図１１はこのようにして作製されたアクティブマトリクス基板を正面から見た図を示す。図１１（Ａ）で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子７１２、外部入力端子７１２と各回路の入力部までを接続する配線７１４などが形成されたアクティブマトリクス基板７１０と、カラーフィルターなどが形成された対向基板７１１とがシール材７１３を介して貼り合わされている。
【００６３】
走査線側駆動回路７１６と信号線側駆動回路７１５の上面には対向基板側に赤色カラーフィルターまたは赤色と青色のカラーフィルターを積層させた遮光膜７１８が形成されている。また、画素部７１７上の対向基板側に形成されたカラーフィルター７１９は赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色のカラーフィルター層が各画素に対応して設けられている。その画素の一部を拡大した模式図を図１１（Ｂ）に示す。実際の表示に際しては、赤色（Ｒ）カラーフィルター層７０１、緑色（Ｇ）カラーフィルター層７０３、青色（Ｂ）カラーフィルター層７０２の３色で一画素を形成するが、これら各色のカラーフィルターの配列は任意なものとする。各画素のＴＦＴが形成されている領域７０５、柱状スペーサ７０６が形成される領域には遮光膜７０４として、赤色（Ｒ）カラーフィルター、または赤色（Ｒ）カラーフィルター層と青色（Ｂ）カラーフィルター層とを積層して形成している。
【００６４】
図１１（Ｂ）で示すＢ−Ｂ'線の沿ったカラーフィルターの配列を持つ画素部の断面構造を図１０に示す。赤（Ｒ）画素６２６、青（Ｂ）画素６２７、緑（Ｇ）画素６２８が形成されている。アクティブマトリクス基板側では基板６０１上に下地膜６０２、ゲート絶縁膜６０３、信号配線６０４〜６０７、層間絶縁膜６０９、画素電極６１１、６１３、６１５、共通配線６１０、６１２、６１４、６１６、配向膜６２４が形成されている。対向基板６１７側には、赤色（Ｒ）カラーフィルター６１８、青色（Ｂ）カラーフィルター６１９、緑色（Ｇ）カラーフィルター６２０が順次形成されその上にオーバーコート層６２１、配向膜６２２が形成されている。そして、その間に液晶層６２３が形成されている。隣接する画素間は、信号配線と共通配線が重畳して形成され、遮光部６２５を形成している。
【００６５】
図１３は外部入力端子部の構成を示す図である。外部入力端子はアクティブマトリクス基板側に形成され、層間容量や配線抵抗を低減し、断線による不良を防止するために層間絶縁膜７５０を介して信号配線７５１と共通配線７５２と同じ層で形成する。外部入力端子にはベース樹脂７５３と配線７５４から成るＦＰＣが異方性導電性樹脂７５５で貼り合わされている。さらに補強板７５６で機械的強度を高めている。
【００６６】
図１４（Ａ）はその詳細図を示し、図１１で示す外部入力端子７１２のＣ−Ｃ'線に対する断面図を示している。アクティブマトリクス基板側に設けられる外部入力端子が信号配線と同じ層で形成される配線７５７と共通配線と同じ層で形成される配線７６０とから形成されている。勿論、これは端子部の構成を示す一例であり、どちらか一方の配線のみで形成しても良い。例えば、信号配線と同じ層で形成される配線７５７で形成する場合にはその上に形成されている層間絶縁膜を除去する必要がある。共通配線と同じ層で形成される配線７６０は実施例１で示す構成に従えば、Ｔｉ膜７６０ａ、Ａｌ膜７６０ｂ、Ｓｎ膜７６０ｃの３層構造で形成されている。ＦＰＣはベースフィルム７６１と配線７６２から形成され、配線７６２と共通配線と同じ層で形成される配線７６０とは、熱硬化型の接着剤７６４とその中に分散している導電性粒子７６３とから成る異方性導電性接着剤で貼り合わされ、電気的な接続構造を形成している。
【００６７】
一方、図１４（Ｂ）は図１１（Ａ）で示す外部入力端子７１２のＤ−Ｄ'線に対する断面図を示している。導電性粒子７６３の外径は配線７６０のピッチよりも小さので、接着剤７６４中に分散する量を適当なものとすると隣接する配線と短絡することなく対応するＦＰＣ側の配線と電気的な接続を形成することができる。
【００６８】
以上のようにして作製されるＩＰＳ方式を用いたアクティブマトリクス型の液晶表示装置は各種電子機器の表示装置として用いることができる。
【実施例３】
【００６９】
本実施例では、アクティブマトリクス基板のＴＦＴ構造が異なる他の例を図１５を用いて説明する。
【００７０】
図１５に示すアクティブマトリクス基板は、第１のｐチャネル型ＴＦＴ８５０と第１のｎチャネル型ＴＦＴ８５１を有するロジック回路部８５５と第２のｎチャネル型ＴＦＴ８５２から成るサンプリング回路部８５６とを有する駆動回路８５７と、画素ＴＦＴ８５３と保持容量８５４を有する画素部８５８とが形成されている。駆動回路８５７のロジック回路部８５５のＴＦＴはシフトレジスタ回路やバッファ回路などを形成し、サンプリング回路８５６のＴＦＴは基本的にはアナログスイッチで形成する。
【００７１】
これらのＴＦＴは基板８０１に形成した下地膜８０２上の島状半導体膜８０３〜８０６にチャネル形成領域やソース・ドレイン領域及びＬＤＤ領域などを設けて形成する。下地膜や島状半導体膜は実施例１と同様にして形成する。ゲート絶縁膜８０８上に形成するゲート電極８０９〜８１２は端部がテーパー形状となるように形成することに特徴があり、この部分を利用してＬＤＤ領域を形成している。このようなテーパー形状は実施例１と同様に、ＩＣＰエッチング装置を用いたＷ膜の異方性エッチング技術により形成することができる。
【００７２】
テーパー形状の部分を利用して形成されるＬＤＤ領域はｎチャネル型ＴＦＴの信頼性を向上させるために設け、これによりホットキャリア効果によるオン電流の劣化を防止する。このＬＤＤ領域はイオンドープ法により当該不純物元素のイオンを電界で加速して、ゲート電極の端部及び該端部の近傍におけるゲート絶縁膜を通して半導体膜に添加する。
【００７３】
第１のｎチャネル型ＴＦＴ８５１にはチャネル形成領域８３２の外側に第１のＬＤＤ領域８３５、第２のＬＤＤ領域８３４、ソースまたはドレイン領域８３３が形成され、第１のＬＤＤ領域８３５はゲート電極８１０と重なるように形成されている。また、第１のＬＤＤ領域８３５と第２のＬＤＤ領域８３４とに含まれるｎ型の不純物元素は、上層のゲート絶縁膜やゲート電極の膜厚の差により第２のＬＤＤ領域８３４の方が高くなっている。第２のｎチャネル型ＴＦＴ８５２も同様な構成とし、チャネル形成領域８３６、ゲート電極と重なる第１のＬＤＤ領域８３９、第２のＬＤＤ領域８３８、ソースまたはドレイン領域８３７から成っている。一方、ｐチャネル型ＴＦＴ８５０はシングルドレインの構造であり、チャネル形成領域８２８の外側にｐ型不純物が添加された不純物領域８２９〜８３１が形成されている。
【００７４】
画素部８５８において、ｎチャネル型ＴＦＴで形成される画素ＴＦＴはオフ電流の低減を目的としてマルチゲート構造で形成され、チャネル形成領域８４０の外側にゲート電極と重なる第１のＬＤＤ領域８４３、第２のＬＤＤ領域８４２、ソースまたはドレイン領域８４１が設けられている。また、保持容量８５４は島状半導体膜８０７とゲート絶縁膜８０８と同じ層で形成される絶縁層と容量配線８１５とから形成されている。島状半導体膜８０７にはｎ型不純物が添加されていて、抵抗率が低いことにより容量配線に印加する電圧を低く抑えることができる。
【００７５】
層間絶縁膜は酸化シリコン、窒化シリコン、または酸化窒化シリコンなどの無機材料から成り、５０〜５００ｎｍの厚さの第１の層間絶縁膜８１６と、ポリイミド、アクリル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）などの有機絶縁物材料から成る第２の層間絶縁膜８１７とで形成する。このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、第１の層間絶縁膜８１６と組み合わせて形成することが好ましい。
【００７６】
その後、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜８１６をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切換えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００７７】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、レジストマスクパターンを形成し、エッチングによってソース及びドレイン配線８１８〜８２３と、画素電極８２６、共通配線８２４、８２７、接続配線８２５を形成する。このようにして図２または図４で示すような構成のＩＰＳ方式の画素部を有するアクティブマトリクス基板を形成することができる。また、本実施例のアクティブマトリクス基板を用いても、実施例２で示すアクティブマトリクス型の液晶表示装置を作製することができる。
【実施例４】
【００７８】
本実施例では、アクティブマトリクス基板のＴＦＴ構造が異なる他の例を図１６を用いて説明する。
【００７９】
図１６で示すアクティブマトリクス基板は、第１のｐチャネル型ＴＦＴ９５０と第１のｎチャネル型ＴＦＴ９５１を有するロジック回路部９５５と第２のｎチャネル型ＴＦＴ９５２から成るサンプリング回路部９５６とを有する駆動回路９５７と、画素ＴＦＴ９５３と保持容量９５４を有する画素部９５８とが形成されている。駆動回路９５７のロジック回路部９５５のＴＦＴはシフトレジスタ回路やバッファ回路などを形成し、サンプリング回路９５６のＴＦＴは基本的にはアナログスイッチで形成する。
【００８０】
本実施例で示すアクティブマトリクス基板は、まず、基板９０１上に下地膜９０２を酸化シリコン膜、酸化窒化シリコン膜などで５０〜２００ｎｍの厚さに形成する。その後、レーザー結晶化法や熱結晶化法で作製した結晶質半導体膜から島状半導体膜９０３〜９０７を形成する。その上にゲート絶縁膜９０８を形成する。そして、ｎチャネル型ＴＦＴを形成する島状半導体膜９０４、９０５と保持容量を形成する島状半導体膜９０７に１×１０16〜１×１０19atoms/ｃｍ3の濃度でリン（Ｐ）に代表されるｎ型を付与する不純物元素を選択的に添加する。
【００８１】
そして、ＷまたはＴａを成分とする材料でゲート電極９０９〜９１２、ゲート配線９１４、容量配線９１５、及び信号配線９１３を形成する。ゲート配線、容量配線、信号配線は実施例１または３のようにＡｌ等の低効率の低い材料で別途形成しても良い。そして、島状半導体膜９０３〜９０７ゲート電極９０９〜９１２及び容量配線９１５の外側の領域に１×１０19〜１×１０21atoms/ｃｍ3の濃度でリン（Ｐ）に代表されるｎ型を付与する不純物元素を選択的に添加する。こうして第１のｎチャネル型ＴＦＴ９５１、第２のｎチャネル型ＴＦＴ９５２には、それぞれチャネル形成領域９３１、９３４、ＬＤＤ領域９３３、９３６、ソースまたはドレイン領域９３２、９３５が形成される。画素ＴＦＴ９５３のＬＤＤ領域９３９はゲート電極９１２を用いて自己整合的に形成するものでチャネル形成領域９３７の外側に形成され、ソースまたはドレイン領域９３８は。第１及び第２のｎチャネル型ＴＦＴと同様にして形成されている。
【００８２】
層間絶縁膜は実施例３と同様に、酸化シリコン、窒化シリコン、または酸化窒化シリコンなどの無機材料から成る第１の層間絶縁膜９１６と、ポリイミド、アクリル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）などの有機絶縁物材料から成る第２の層間絶縁膜９１７とで形成する。その後、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。そして、導電性の金属膜をスパッタ法や真空蒸着法で形成しソース及びドレイン配線９１８〜９２３と、画素電極９２６、共通配線９２４、９２７、接続配線９２５を形成する。このようにして図２または図４で示すような構成のＩＰＳ方式の画素部を有するアクティブマトリクス基板を形成することができる。また、本実施例のアクティブマトリクス基板を用いても、実施例２で示すアクティブマトリクス型の液晶表示装置を作製することができる。
【００８３】
ロジック回路９５５の第１のｎチャネル型ＴＦＴ９５１はドレイン側にゲート電極と重なるＧＯＬＤ領域が形成された構造としてある。このＧＯＬＤ領域によりドレイン領域近傍に発生する高電界領域を緩和して、ホットキャリアの発生を防ぎ、このＴＦＴの劣化を防止することができる。このような構造のｎチャネル型ＴＦＴはバッファ回路やシフトレジスタ回路に適している。一方、サンプリング回路９５６の第２のｎチャネル型ＴＦＴ９５２はＧＯＬＤ領域とＬＤＤ領域をソース側及びドレイン側に設けた構造であり、極性反転して動作するアナログスイッチにおいてホットキャリアによる劣化を防ぎ、さらにオフ電流を低減することを目的とした構造となっている。画素ＴＦＴ９５３はＬＤＤ構造を有し、マルチゲートで形成され、オフ電流の低減を目的とした構造となっている。一方、ｐチャネル型ＴＦＴはシングルドレイン構造で形成され、チャネル形成領域９２８の外側にｐ型の不純物元素が添加された不純物領域９２９、９３０を形成する。
【００８４】
このように、図１６で示すアクティブマトリクス基板は、画素部及び駆動回路が要求する仕様に応じて各回路を構成するＴＦＴを最適化し、各回路の動作特性と信頼性をさせることを特に考慮した構成となっている。
【実施例５】
【００８５】
実施例１ではゲート電極をＴａ、Ｗ、Ｔｉ、Ｍｏから選ばれた元素または該元素を成分とする合金材料若しくは化合物材料で形成し、ゲート配線をＡｌやＣｕなどの抵抗率の低い材料を用いて形成する例について示した。本実施例では、ゲート電極にＡｌを用いる例について示す。アクティブマトリクス基板を作製する工程は図６〜８に従い、実施例１とほぼ同等であるので、ここではその差異について説明する。
【００８６】
図６（Ａ）において、第１の導電膜５０８はＴａ、Ｗ、Ｔｉを成分とする導電膜で形成する。例えば、Ｔａ膜やＷ膜、または窒化Ｔａ膜などをスパッタ法や真空蒸着法で形成する。第２の導電膜５０９はＡｌやＣｕを成分とする導電膜で形成する。例えば、スカンジウム（Ｓｃ）を０．５〜２atomic%含むＡｌ膜で形成する。
【００８７】
図６（Ｂ）で示す第１のエッチング処理において、Ａｌ膜のテーパーエッチングはＩＣＰエッチング装置を用い、三塩化ホウ素（ＢＣｌ3）と塩素（Ｃｌ2）との混合ガスを用いてドライエッチング法で行う。また、図６（Ｃ）で示す第２のエッチング処理は、第１のエッチング処理と同様にドライエッチング法で行っても良いが、Ａｌのエッチングをリン酸溶液を用いたウエットエッチング処理でも良い。
【００８８】
また、図では詳細に示さないが、信号配線５４８、ゲート配線５４９、容量配線５５０はゲート電極と同時に、本実施例で示す第１の導電層と第２の導電層とから形成する。
【００８９】
図６（Ｂ）〜図７（Ｂ）で示すドーピング処理を行った後、ゲート電極５２９〜５３２、信号配線５４８、ゲート配線５４９、容量配線５５０上に第１の層間絶縁膜を窒化シリコン膜または酸化窒化シリコン膜で５０〜２００ｎｍの厚さにプラズマＣＶＤ法で形成する。その後、１〜３％の水素を含む窒素または不活性ガス雰囲気中で３００〜５００℃、好ましくは３５０〜４５０℃で水素化処理を行う。島状半導体膜に添加されたｐ型またはｎ型の不純物元素の活性化はレーザーアニール法により行う。レーザー光はＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザーなどの固体レーザーを用い、その第２高調波（５３２ｎｍ）によりレーザーアニールを行う。レーザー発振器から出射するレーザー光は光学系にて線状または長方形状、或いは矩形状に集光して第１の層間絶縁膜を通して島状半導体膜に照射する。波長５３２ｎｍの第２高調波は第１の層間絶縁膜として形成される窒化シリコン膜または酸化窒化シリコン膜を殆ど透過して半導体膜で吸収されるので、半導体膜を加熱して不純物元素を活性化するのに適している。また、波長５３２ｎｍの第２高調波のレーザー光は、ゲート電極のＡｌ表面では殆ど反射されるため、島状半導体膜を優先的に加熱するので、耐熱性の低いＡｌを変質させることなく不純物元素の活性化を行うことができる。
【００９０】
以降の工程は実施例１に従えば良く、図８に示すアクティブマトリクス基板を作製することができる。こうして作製されたアクティブマトリクス基板を用いても実施例２で示すような液晶表示装置を作製することができる。
【実施例６】
【００９１】
本実施例では本発明に適用できる半導体膜の作製方法について説明する。図２１（Ａ）は、基板１６０１の主表面に、酸化窒化シリコン膜からなる下地膜１６０２を形成し、その上に非晶質半導体膜１６０３を形成する。非晶質半導体膜の厚さは、１０〜２００ｎｍ、好ましくは３０〜１００ｎｍに形成すれば良い。さらに、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して、触媒元素含有層１６０４を非晶質半導体膜１６０３の全面に形成する。また、触媒元素含有層１６０４はスパッタ法や真空蒸着法で該当する元素を含む層を１〜５ｎｍの厚さに形成しても良い。或いは、該当する元素から成る電極に高周波電力を印加して発生するグロー放電プラズマ中に基板を晒しても良い。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）の以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素である。結晶化のための熱処理は、最初に３５０〜５００℃で膜中に残留する水素を放出させ、その後、５００〜６００℃で４〜１２時間、例えば５５０℃で４時間の熱処理を行うことで図２１（Ｂ）に示す結晶質半導体膜１６０５を形成する。
【００９２】
次に、結晶化の工程で用いた触媒元素を結晶質半導体膜から除去するゲッタリングの工程を行う。このゲッタリングの工程により結晶質半導体膜中の触媒元素の濃度を１×１０17atoms/ｃｍ3以下、好ましくは１×１０16atoms/ｃｍ3にまで低減する。まず、結晶質半導体層１６０５の表面にマスク絶縁膜膜１６０６を１５０ｎｍの厚さに形成し、パターニングにより開口部１６０７が設け、結晶質半導体層を露出させた領域を設ける。その部分にイオンドープ法などでリンを添加して、結晶質半導体膜にリン含有領域１６０８を設ける（図２１（Ｃ））。
【００９３】
この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行うと、リン含有領域１６０８がゲッタリングサイトとして働き、結晶質半導体膜１６０５に残存していた触媒元素をリン含有領域１６０８に偏析させることができる（図２１（Ｄ））。そして、マスク絶縁膜膜１６０６と、リン含有領域１６０８とをエッチングして除去することにより、結晶化の工程で使用した触媒元素の濃度を１×１０17atoms/ｃｍ3以下にまで低減された結晶質半導体膜を得ることができる。その後、結晶性半導体膜１６０９上にゲート絶縁膜１６１０を形成する（図２１（Ｅ））。
【００９４】
また、図２２で示す例では、基板１７０１上に、下地膜１７０２、非晶質半導体膜１７０３の順に形成し、そして、非晶質半導体膜１７０３の表面に酸化シリコン膜１７０４を形成する。この時、酸化シリコン膜１７０４の厚さは１５０ｎｍとした。さらに、酸化シリコン膜１７０４をパターニングして、選択的に開口部１７０５を形成し、その後、重量換算で１０ｐｐｍの触媒元素を含む水溶液を塗布する。これにより、触媒元素含有層１７０６が形成され、触媒含有層１７０６は開口部１７０５のみで非晶質半導体膜１７０３と接触する構造とする（図２２（Ａ））。
【００９５】
次に、５００〜６５０℃で４〜２４時間、例えば５７０℃、１４時間の熱処理を行い、結晶質半導体膜１７０７を形成する。この結晶化の過程では、触媒元素が接した非晶質半導体膜の領域が最初に結晶化し、そこから横方向へと結晶化が進行する。こうして形成される結晶質半導体膜１７０７は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある(図２２（Ｂ）)。
【００９６】
次に、図２１と同様に結晶化の工程で用いた触媒元素を結晶質半導体膜から除去する工程を行う。図２２（Ｂ）と同じ状態の基板に対し、リンを添加する工程を実施して結晶質半導体膜にリン含有領域１７０９を設ける。この領域のリンの含有量は１×１０19〜１×１０21atoms/ｃｍ3とする（図２２（Ｃ））。この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行うと、リン含有領域１７０９がゲッタリングサイトとして働き、結晶質半導体層１７０７に残存していた触媒元素をリン含有領域１７０９に偏析させることができる（図２２（Ｄ））。
【００９７】
そして、マスク用酸化膜と、リン含有領域１７０９とをエッチングして除去して、島状の結晶質半導体膜１７１０を形成する。そして、結晶質半導体膜１７１０に密接してゲート絶縁膜１７１１を形成する。ゲート絶縁膜１７１１には、酸化シリコン膜、酸化窒化シリコン膜から選ばれた一層もしくは複数の層から形成する。その厚さは１０〜１００ｎｍ、好ましくは５０〜８０ｎｍとして形成すれば良い（図２２（Ｅ））。
【００９８】
或いは、このリンゲッタリングの工程を行わず、ハロゲン（代表的には塩素）
と酸素を含む雰囲気中で熱処理を行い、触媒元素を結晶質半導体膜中から除去する方法を適用することもできる。また、ゲート絶縁膜１７１１を形成した後、ハロゲンと酸素を含む雰囲気中で例えば９５０℃、３０分の熱処理を行うと結晶質半導体膜１７１０とゲート絶縁膜１７１１との界面で熱酸化膜が形成され、界面準位密度の低い良好な界面を形成することができる。尚、処理温度は７００〜１１００℃の範囲で選択すれば良く、処理時間も１０分から８時間の間で選択すれば良い。
【００９９】
また、図２１及び図２２で説明したリンによるゲッタリング処理は実施例１の図７（Ｃ）で示す活性化における熱アニール工程で同時に行うこともできる。その場合には、リンが添加されている不純物領域がゲッタリングサイトとなり、チャネル形成領域から触媒元素を該不純物領域に偏析させることができる。
【０１００】
このようしして作製した島状半導体膜を用い、実施例１、３、４、５に示すアクティブマトリクス基板を作製することができる。
【実施例７】
【０１０１】
実施例１、３、４で示すアクティブマトリクス基板において、ゲート電極と、ゲート配線、信号配線、容量配線を同じ材料で同時に形成することにより工程で使用するフォトマスクの枚数を５枚とすることができる。即ち、フォトマスクは島状半導体膜の形成、ゲート電極及びその他の配線形成、ｐ型不純物添加時のマスク、コンタクトホール形成、画素電極及び共通配線などの形成用の計５枚となる。マスク数の削減は単にフォトリソ工程が削減されるのみでなく、その前後に行う成膜、洗浄、エッチング工程なども不要となるので、製造コストの低減のみならず、工程における歩留まりを向上させることができる。
【実施例８】
【０１０２】
本実施例では、実施例２で示すよアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図１９、２０で説明する。
【０１０３】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１９と図２０に示す。
【０１０４】
図１９（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本発明はアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０１０５】
図１９（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明はアクティブマトリクス基板を備えた表示装置９１０２に適用することができる。
【０１０６】
図１９（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明は受像部９２０３として設けられるイメージセンサーの読み取り回路を構成するＴＦＴやアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０１０７】
図１９（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本発明は表示装置９３０２に適用することができる。
【０１０８】
図１９（Ｅ）はテレビであり、本体９４０１、スピーカー９４０２、表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。本発明のアクティブマトリクス型液晶表示装置は表示装置９４０３に適用することができる。
【０１０９】
図１９（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり本発明はこれらに適用することができる。
【０１１０】
図２０（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。本発明のアクティブマトリクス型液晶表示装置は表示装置９６０３に適用することができる。
【０１１１】
図２０（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明のアクティブマトリクス型液晶表示装置は表示装置９７０２に適用することができる。
【０１１２】
図２０（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明のアクティブマトリクス型液晶表示装置は表示装置９８０２に適用することができる。
【図面の簡単な説明】
【０１１３】
【図１】本発明の一実施形態における画素部の工程を示す上面図。
【図２】本発明の一実施形態における画素部の工程を示す上面図。
【図３】本発明の一実施形態における画素部の回路図。
【図４】本発明の一実施形態における画素部の上面図。
【図５】従来のＩＰＳ方式の画素部の構造を説明する上面図。
【図６】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を説明する断面図。
【図７】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を説明する断面図。
【図８】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を説明する断面図。
【図９】本発明のアクティブマトリクス型液晶表示装置の断面図。
【図１０】本発明のアクティブマトリクス型液晶表示装置の画素部の構造を説明する断面図。
【図１１】アクティブマトリクス型液晶表示装置の上面図及び画素の一部を拡大した模式図。
【図１２】アクティブマトリクス型液晶表示装置の組立図。
【図１３】端子部の構成を説明する断面図。
【図１４】端子部及び配線の構成を詳細に説明する断面図。
【図１５】画素ＴＦＴ、駆動回路のＴＦＴの構成を説明する断面図。
【図１６】画素ＴＦＴ、駆動回路のＴＦＴの構成を説明する断面図。
【図１７】本発明の一実施形態における画素部の上面図。
【図１８】本発明の一実施形態における画素部の上面図。
【図１９】本発明のアクティブマトリクス型液晶表示装置を用いた電子機器の一例を説明する図。
【図２０】本発明のアクティブマトリクス型液晶表示装置を用いた電子機器の一例を説明する図。
【図２１】結晶質半導体膜を作製する工程を説明する図。
【図２２】結晶質半導体膜を作製する工程を説明する図。
【図１】
2006146283.tif 000003
【図２】
2006146283.tif 000004
【図３】
2006146283.tif 000005
【図４】
2006146283.tif 000006
【図５】
2006146283.tif 000007
【図６】
2006146283.tif 000008
【図７】
2006146283.tif 000009
【図８】
2006146283.tif 000010
【図９】
2006146283.tif 000011
【図１０】
2006146283.tif 000012
【図１１】
2006146283.tif 000013
【図１２】
2006146283.tif 000014
【図１３】
2006146283.tif 000015
【図１４】
2006146283.tif 000016
【図１５】
2006146283.tif 000017
【図１６】
2006146283.tif 000018
【図１７】
2006146283.tif 000019
【図１８】
2006146283.tif 000020
【図１９】
2006146283.tif 000021
【図２０】
2006146283.tif 000022
【図２１】
2006146283.tif 000023
【図２２】
2006146283.tif 000024