(57)【要約】【課題】アナログ処理回路に供給される電位の上限や下限に近いアナログデータの処理を精度良く行うことが可能な集積回路装置、マイクロコンピュータ、電子機器を提供すること。【解決手段】本集積回路装置１０は、アナログ信号の処理を行う回路２０を含む集積回路装置であって、Ａ／Ｄ変換回路４０と、基準電源に基づきＡ／Ｄ変換回路の参照電源をプログラマブルに変更する参照電源変更回路４２、４４と、Ａ／Ｄ変換回路に入力されたリファレンス信号の出力値に基づいて補正情報を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する補正処理部５０と、を含み、参照電源変更回路４２、４５は、Ａ／Ｄ変換回路のスケールを変えずに参照電源範囲を変更するように構成されていることを特徴とする。【選択図】      図１
2006352442.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号の処理を行う回路を含む集積回路装置であって、
Ａ／Ｄ変換回路と、
基準電源に基づきＡ／Ｄ変換回路の参照電源をプログラマブルに変更する参照電源変更回路と、
Ａ／Ｄ変換回路に入力されたリファレンス信号の出力値に基づいて補正情報を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する補正処理部と、を含み、
参照電源変更回路は、
Ａ／Ｄ変換回路のスケールを変えずに参照電源範囲を変更するように構成されていることを特徴とする集積回路装置。
【請求項２】
アナログ信号の処理を行う回路を含む集積回路装置であって、
アナログ信号増幅回路と、
アナログ信号増幅回路の出力であるアナログ信号を入力してデジタル信号に変換するＡ／Ｄ変換回路と、
アナログ信号増幅回路への入力により増幅され、その後にＡ／Ｄ変換回路でデジタル信号に変換して出力されたリファレンス信号の出力値に基づいて補正情報を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する補正処理部と、を含むことを特徴とする集積回路装置。
【請求項３】
請求項１乃至２のいずれかにおいて、
基準電源に基づきアナログ信号増幅回路の高電位側の電源電圧を生成する昇圧電源回路、及び低電位側の電源電圧を生成する降圧電源回路の少なくとも一方を含むことを特徴とする集積回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて
前記集積回路装置はＳＯＩプロセスで製造されていることを特徴とする半導体集積回路装置。
【請求項５】
リファレンス信号供給回路は、
前記リファレンス信号として正弦波を供給することを特徴とする集積回路装置。
【請求項６】
アナログ信号の処理を行う回路を含む半導体集積回路装置であって、
前記集積回路装置はＳＯＩプロセスで製造され、
アナログ信号増幅回路と、
基準電源に基づきアナログ信号増幅回路の高電位側の電源電圧を生成する昇圧電源回路、及び低電位側の電源電圧を生成する降圧電源回路の少なくとも一方を含むことを特徴とする半導体集積回路装置。
【請求項７】
請求項１乃至６のいずれかに記載の集積回路装置を含むマイクロコンピュータ。
【請求項８】
請求項７に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力源と、
前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、マイクロコンピュータ及び電子機器に関する。
【背景技術】
【０００２】
アナログデータを処理する集積回路装置では、微少なアナログ信号を増幅するためのオペアンプやアナログ信号をデジタル信号に変換するＡ／Ｄ変換回路等のアナログ信号処理回路を含む。
【０００３】
一般にアナログデータをＡ／Ｄ変換回路に入力して変換する場合、変換レンジは、供給される電位よりも狭い範囲でのみの変換となる。
【特許文献１】特開昭６２−１８３７４１号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
アナログ処理回路に供給される電位のＭａｘ値、Ｍｉｎ値に近いアナログデータの処理を行う場合、電位よりも狭い範囲のＭａｘ値、Ｍｉｎ値に変換され、正確なデータを得ることができなかった。
【０００５】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、アナログ処理回路に供給される電位の上限や下限に近いアナログデータの処理を精度良く行うことが可能な集積回路装置、マイクロコンピュータ、電子機器を提供することである。
【課題を解決するための手段】
【０００６】
（１）本発明は、
アナログ信号の処理を行う回路を含む集積回路装置であって、
Ａ／Ｄ変換回路と、
基準電源に基づきＡ／Ｄ変換回路の参照電源をプログラマブルに変更する参照電源変更回路と、
Ａ／Ｄ変換回路に入力されたリファレンス信号の出力値に基づいて補正情報を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する補正処理部と、を含み、
参照電源変更回路は、
Ａ／Ｄ変換回路のスケールを変えずに参照電源範囲を変更するように構成されていることを特徴とする。
【０００７】
リファレンス信号（リファレンス電圧、例えばＤＣリファレンス）は、内部の基準電源から作ったものでもよいし、外部からテスト用の端子を通じて与えたものでもよい。なお後者の場合、集積回路装置内にＡ／Ｄ変換回路の入力にリファレンス信号を供給するリファレンス信号供給回路を設けるようにしても良い。
【０００８】
本発明によれば、Ａ／Ｄ変換回路のスケールを変えずに参照電源範囲を変更することができる。ここでスケールを変えずに参照電源範囲を変更するとは、参照電源の上下の幅がおなじになるように参照電源のＭａｘ値とMin値を変更することである。
【０００９】
またＡ／Ｄ変換回路の参照電源をどのように変更するかは、例えば処理内容に応じて予め変更するようにしてもよいし、処理中の値に基づき変更を判断して変更する（処理値をフィードバックする）ようにしてもよい。
【００１０】
参照電源変更回路は、例えばチャージポンプ等で構成することができる。
【００１１】
補正処理部は、例えばＡ／Ｄ変換回路に入力されたリファレンス信号（リファレンス電圧、例えばＤＣリファレンス）の実際の出力値（デジタル値）と予定出力値の誤差を求め、当該誤差を補正情報としてもよい。ここにおいて補正処理部は、例えば情報処理回路に含まれるＣＰＵが補正処理用のプログラムを実行することにより実現することができる。
【００１２】
一般にＡ／Ｄ変換回路の変換範囲を広げると変換精度が落ちるが、本発明によれば、変換精度を落とすことなく広い電位範囲をＡ／Ｄ変換することができる。
【００１３】
また本発明ではＡ／Ｄ変換回路に入力されたリファレンス信号の出力値に基づいて補正情報（誤差情報）を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する。例えば非動作時にリファレンス電圧を入力し、Ａ／Ｄ変換回路に対する電源のオフセット分を計測して、動作時にオフセット分を差し引くようにしてもよい。このようにすることで参照電源範囲を変更することより生じる誤差の補正も行うことができる。
【００１４】
（２）本発明は、
アナログ信号の処理を行う回路を含む集積回路装置であって、
アナログ信号増幅回路と、
アナログ信号増幅回路の出力であるアナログ信号を入力してデジタル信号に変換するＡ／Ｄ変換回路と、
アナログ信号増幅回路への入力により増幅され、その後にＡ／Ｄ変換回路でデジタル信号に変換して出力されたリファレンス信号の出力値に基づいて補正情報を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する補正処理部と、を含むことを特徴とする。
【００１５】
リファレンス信号（リファレンス電圧、例えばＤＣリファレンス）は、内部の基準電源から作ったものでもよいし、外部からテスト用の端子を通じて与えたものでもよい。なお後者の場合、集積回路装置内にＡ／Ｄ変換回路の入力にリファレンス信号を供給するリファレンス信号供給回路を設けるようにしても良い。
【００１６】
補正処理部は、例えばアナログ信号増幅回路入力されＡ／Ｄ変換回路から出力されたリファレンス信号（リファレンス電圧、例えばＤＣリファレンス）の実際の出力値（デジタル値）と予定出力値の誤差を求め、当該誤差を補正情報としてもよい。ここにおいて補正処理部は、例えば情報処理回路に含まれるＣＰＵが補正処理用のプログラムを実行することにより実現することができる。
【００１７】
本発明によればアナログ信号増幅回路に入力され、Ａ／Ｄ変換回路から出力されたリファレンス信号入出力値に基づいて補正情報（誤差情報）を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する。例えば非動作時にリファレンス電圧を入力し、Ａ／Ｄ増幅回路に対する電源のオフセット分を計測して、動作時にオフセット分を差し引くようにしてもよい。このようにするとＡ／Ｄ増幅回路における電源電圧に対するオフセットを除去することができる。
【００１８】
（３）本発明の集積回路装置は、
基準電源に基づきアナログ信号増幅回路の高電位側の電源電圧を生成する昇圧電源回路、及び低電位側の電源電圧を生成する降圧電源回路の少なくとも一方を含むことを特徴とする。
【００１９】
昇圧電源回路や降圧電源回路は例えばチャージポンプ等で構成することができる。
【００２０】
一般にオペアンプのＭａｘ値（上限）やＭｉｎ値（下限）に近い電位が入力された場合、出力される増幅値にひずみが生じると問題点があった。しかし本発明によれば昇圧電源回路によってオペアンプのＭａｘ値（上限）を引き上げたり、降圧電源回路によってＭｉｎ値（下限）を引き下げたりできる。従って実際の入力範囲よりもＭａｘ値を引き上げ、Ｍｉｎ値を引き下げることにより、最高電圧部分と最低電圧部分のひずみによる誤差を防ぐことができる。
【００２１】
（４）本発明の集積回路装置は、
前記集積回路装置はＳＯＩプロセスで製造されていることを特徴とする。
【００２２】
内部で複数電源を併用する場合、通常プロセスではラッチアップを誘発する。したがって電源分離された多ウェル電位プロセスを使用する必要がある。
【００２３】
しかしＳＯＩプロセスで製造されている場合には、トランジスタ毎に電位をとれるために、多ウェル電位プロセスでなくても内部で複数電源を併用することができる。
【００２４】
（５）本発明の集積回路装置は、
リファレンス信号供給回路は、
前記リファレンス信号として正弦波（オシュレータの出力等）を供給することを特徴とする。
【００２５】
（６）本発明は、
アナログ信号の処理を行う回路を含む半導体集積回路装置であって、
前記集積回路装置はＳＯＩプロセスで製造され、
アナログ信号増幅回路と、
基準電源に基づきアナログ信号増幅回路の高電位側の電源電圧を生成する昇圧電源回路、及び低電位側の電源電圧を生成する降圧電源回路の少なくとも一方を含むことを特徴とする。
【００２６】
（７）本発明は、上記のいずれかに記載の集積回路装置を含むマイクロコンピュータである。
【００２７】
（８）本発明は、
上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力源と、
前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２９】
１．集積回路装置
図１は、第１の実施の形態の集積回路装置の構成について説明するための図である。
【００３０】
第１の実施の集積回路装置１０は、アナログ信号の処理を行う回路を含む集積回路装置であってアナログ信号処理回路２０と補正処理部５０等を含む。
【００３１】
アナログ信号処理回路２０は、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）４０と、基準電源に基づきＡ／Ｄコンバータの参照電源をプログラマブルに変更する参照電源変更回路（第１のプログラマブル電源回路４２、第２のプログラマブル電源回路４４）を含む。参照電源変更回路は、Ａ／Ｄコンバータのスケール（参照電源の上下の幅）を変えずに参照電源範囲を変更するように構成されている。
【００３２】
第１のプログラマブル電源回路４２、第２のプログラマブル電源回路４４は例えばチャージポンプ等で構成することができる。
【００３３】
なおＡ／Ｄ変換回路の参照電源をどのように変更するかは、例えば処理内容に応じて予め変更するようにしてもよいし、処理中の値に基づき変更内容を判断して変更する（処理値をフィードバックする）ようにしてもよい。
【００３４】
第１の実施の形態によれば、Ａ／Ｄ変換回路のスケールを変えずに参照電源範囲を変更することができる。ここでスケールを変えずに参照電源範囲を変更するとは、例えば参照電源の上下の幅がおなじになるように参照電源のＭａｘ値とMin値を変更することである。
【００３５】
一般にＡ／Ｄ変換回路の変換範囲を広げると変換精度が落ちるが、本発明によれば、変換精度を落とすことなく広い電位範囲をＡ／Ｄ変換することができる。
【００３６】
アナログ信号処理回路２０は、アナログ信号増幅回路（ＯＰアンプ）３０を含む。アナログ信号増幅回路（ＯＰアンプ）３０の出力であるアナログ信号３８はＡ／Ｄ変換回路４０に入力される。
【００３７】
またアナログ信号処理回路２０は、基準電源に基づきアナログ信号増幅回路（ＯＰアンプ）の高電位側の電源電圧を生成する昇圧電源回路３２、及び低電位側の電源電圧を生成する降圧電源回路３４の少なくとも一方を含むようにしてもよい。昇圧電源回路３２や降圧電源回路３４は、例えばチャージポンプ等で構成することができる。
【００３８】
一般にオペアンプのＭａｘ値（上限）やＭｉｎ値（下限）に近い電位が入力された場合、出力される増幅値にひずみが生じるが、本実施の形態によれば昇圧電源回路によってオペアンプのＭａｘ値（上限）を引き上げたり、降圧電源回路によってＭｉｎ値（下限）を引き下げたりできる。従って実際の入力範囲よりもＭａｘ値を引き上げ、Ｍｉｎ値を引き下げることにより、最高電圧部分と最低電圧部分のひずみによる誤差を防ぐことができる。
【００３９】
アナログ信号処理回路２０は、第１の信号（例えば測定値）１２と第２の信号６４（ここではリファレンス信号）を入力し、いずれかの信号を選択して出力する選択回路３６を含む。
【００４０】
また補正処理部５０は、Ａ／Ｄコンバータに入力されたリファレンス信号６２の出力値に基づいて補正情報（誤差情報）を求め、補正情報に基づきＡ／Ｄコンバータの出力値を補正するようにしてもよい。例えば非動作時にリファレンス電圧を入力し、Ａ／Ｄ変換回路に対する電源のオフセット分を計測して、動作時にオフセット分を差し引くようにしてもよい。このようにすることで参照電源範囲を変更することより生じる誤差の補正も行うことができる。
【００４１】
また補正処理部５０は、アナログ信号増幅回路（ＯＰアンプ）への入力により増幅され、その後にＡ／Ｄ変換回路でデジタル信号に変換して出力されたリファレンス信号の出力値に基づいて補正情報（誤差情報）を求め、補正情報に基づきＡ／Ｄコンバータの出力値を補正するようにしてもよい。
【００４２】
補正処理部は、例えばアナログ信号増幅回路入力されＡ／Ｄ変換回路から出力されたリファレンス信号（リファレンス電圧、例えばＤＣリファレンス）の実際の出力値（デジタル値）と予定出力値の誤差を求め、当該誤差を補正情報としてもよい。
【００４３】
ここにおいて補正処理部は、例えば情報処理回路に含まれるＣＰＵが補正処理用のプログラムを実行することにより実現することができる。
【００４４】
第１の実施の形態によればアナログ信号増幅回路に入力され、Ａ／Ｄ変換回路から出力されたリファレンス信号入出力値に基づいて補正情報（誤差情報）を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する。例えば非動作時にリファレンス電圧を入力し、Ａ／Ｄ増幅回路に対する電源のオフセット分を計測して、動作時にオフセット分を差し引くようにしてもよい。このようにするとＡ／Ｄ増幅回路における電源電圧に対するオフセットを除去することができる。
【００４５】
リファレンス信号（リファレンス電圧、例えばＤＣリファレンス）は、内部の基準電源から作ったものでもよいし、外部からテスト用の端子を通じて与えたものでもよい。なお後者の場合、集積回路装置内にＡ／Ｄ変換回路の入力にリファレンス信号を供給するリファレンス信号供給回路６０を設けるようにしても良
リファレンス信号供給回路６０は、前記リファレンス信号６２、６４として正弦波（オシュレータの出力等）を供給するようにしてもよい。
【００４６】
図２は、第２の実施の形態の集積回路装置の構成について説明するための図である。
【００４７】
第２の実施の形態の集積回路装置１１０はアナログ信号の処理を行う回路１２０を含む集積回路装置であって、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０と、基準電源に基づきＡ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０の参照電源をプログラマブルに変更する参照電源変更回路（第１のプログラマブル電源回路１４２、第２のプログラマブル電源回路１４４）と、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０に入力されたリファレンス信号１６２の出力値に基づいて補正情報を求め、補正情報に基づきＡ／Ｄ変換回路の出力値を補正する補正処理部１５０とを含む。
【００４８】
参照電源変更回路（第１のプログラマブル電源回路１４２、第２のプログラマブル電源回路１４４）は、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０のスケールを変えずに参照電源範囲を変更するように構成されている。
【００４９】
リファレンス信号（リファレンス電圧、例えばＤＣリファレンス）１６２は、内部の基準電源から作ったものでもよいし、外部からテスト用の端子を通じて与えたものでもよい。なお後者の場合、集積回路装置内にＡ／Ｄ変換回路の入力にリファレンス信号を供給するリファレンス信号供給回路１６０を設けるようにしても良い。
【００５０】
第２の実施の形態によれば、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０のスケールを変えずに参照電源範囲を変更することができる。ここでスケールを変えずに参照電源範囲を変更するとは、参照電源の上下の幅がおなじになるように参照電源のＭａｘ値とMin値を変更することである。
【００５１】
またＡ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０の参照電源をどのように変更するかは、例えば処理内容に応じて予め変更するようにしてもよいし、処理中の値に基づき変更を判断して変更する（処理値をフィードバックする）ようにしてもよい。
【００５２】
参照電源変更回路（第１のプログラマブル電源回路１４２、第２のプログラマブル電源回路１４４）は、例えばチャージポンプ等で構成することができる。
【００５３】
補正処理部１５０は、例えばＡ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０に入力されたリファレンス信号（リファレンス電圧、例えばＤＣリファレンス）の実際の出力値（デジタル値）と予定出力値の誤差を求め、当該誤差を補正情報としてもよい。ここにおいて補正処理部１５０は、例えば情報処理回路に含まれるＣＰＵが補正処理用のプログラムを実行することにより実現することができる。
【００５４】
一般にＡ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０の変換範囲を広げると変換精度が落ちるが、第２の実施の形態によれば、変換精度を落とすことなく広い電位範囲をＡ／Ｄ変換することができる。
【００５５】
また第２の実施の形態によれば、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０に入力されたリファレンス信号１６２の出力値に基づいて補正情報（誤差情報）を求め、補正情報に基づきＡ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０の出力値を補正する。例えば非動作時にリファレンス電圧を入力し、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）１４０に対する電源のオフセット分を計測して、動作時にオフセット分を差し引くようにしてもよい。このようにすることで参照電源範囲を変更することより生じる誤差の補正も行うことができる。
【００５６】
図３は、第３の実施の形態の集積回路装置の構成について説明するための図である。
【００５７】
第３の実施の形態の集積回路装置２１０は、アナログ信号の処理を行う回路２２０を含む集積回路装置であって、アナログ信号増幅回路２３０と、アナログ信号増幅回路２３０の出力であるアナログ信号２３８を入力してデジタル信号２４２に変換するＡ／Ｄコンバータ（Ａ／Ｄ変換回路）２４０と、アナログ信号増幅回路２３０への入力により増幅され、その後にＡ／Ｄコンバータ（Ａ／Ｄ変換回路）２４０でデジタル信号２４２に変換して出力されたリファレンス信号２６４の出力値に基づいて補正情報を求め、補正情報に基づきＡ／Ｄコンバータ（Ａ／Ｄ変換回路）２４０の出力値を補正する補正処理部２５０と、を含む。
【００５８】
アナログ信号処理回路２２０は、第１の信号（例えば測定値）２１２と第２の信号２６４（ここではリファレンス信号）を入力し、いずれかの信号を選択して出力する選択回路３６を含む。
【００５９】
リファレンス信号（リファレンス電圧、例えばＤＣリファレンス）２６４は、内部の基準電源から作ったものでもよいし、外部からテスト用の端子を通じて与えたものでもよい。なお後者の場合、集積回路装置内にＡ／Ｄ変換回路の入力にリファレンス信号を供給するリファレンス信号供給回路２６０を設けるようにしても良い。
【００６０】
補正処理部２５０は、例えばアナログ信号増幅回路２３０に入力されＡ／Ｄコンバータ（Ａ／Ｄ変換回路）２４０から出力されたリファレンス信号２６４（リファレンス電圧、例えばＤＣリファレンス）の実際の出力値（デジタル値）と予定出力値の誤差を求め、当該誤差を補正情報としてもよい。ここにおいて補正処理部２５０は、例えば情報処理回路に含まれるＣＰＵが補正処理用のプログラムを実行することにより実現することができる。
【００６１】
本発明によればアナログ信号増幅回路２３０に入力され、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）２４０から出力されたリファレンス信号の出力値に基づいて補正情報（誤差情報）を求め、補正情報に基づきＡ／Ｄコンバータ（Ａ／Ｄ変換回路）２４０の出力値を補正する。例えば非動作時にリファレンス電圧を入力し、Ａ／Ｄ増幅回路に対する電源のオフセット分を計測して、動作時にオフセット分を差し引くようにしてもよい。このようにするとＡ／Ｄコンバータ（Ａ／Ｄ変換回路）２４０における電源電圧に対するオフセットを除去することができる。
【００６２】
また第３の実施の形態の集積回路装置２１０は、基準電源に基づきアナログ信号増幅回路２３０の高電位側の電源電圧を生成する昇圧電源回路２３２、及び低電位側の電源電圧を生成する降圧電源回路２３４の少なくとも一方を含むようにしてもよい。
【００６３】
昇圧電源回路２３２や降圧電源回路２３４は例えばチャージポンプ等で構成することができる。
【００６４】
一般にアナログ信号増幅回路（オペアンプ）２３０のＭａｘ値（上限）やＭｉｎ値（下限）に近い電位が入力された場合、出力される増幅値にひずみが生じると問題点があった。しかし第３の実施の形態によれば昇圧電源回路２３２によってオペアンプのＭａｘ値（上限）を引き上げたり、降圧電源回路２３４によってＭｉｎ値（下限）を引き下げたりできる。従って実際の入力範囲よりもＭａｘ値を引き上げ、Ｍｉｎ値を引き下げることにより、最高電圧部分と最低電圧部分のひずみによる誤差を防ぐことができる。
【００６５】
図４は、第４の実施の形態の集積回路装置の構成について説明するための図である。
【００６６】
第４の実施の形態の集積回路装置３１０は、アナログ信号の処理を行う回路を含む半導体集積回路装置であって、ＳＯＩプロセスで製造され、
アナログ信号増幅回路３３０と、基準電源に基づきアナログ信号増幅回路３３０の高電位側の電源電圧を生成する昇圧電源回路３３２、及び低電位側の電源電圧を生成する降圧電源回路３３４の少なくとも一方を含む。
【００６７】
昇圧電源回路３３２や降圧電源回路３３４は例えばチャージポンプ等で構成することができる。
【００６８】
一般にアナログ信号増幅回路（オペアンプ）３３０のＭａｘ値（上限）やＭｉｎ値（下限）に近い電位が入力された場合、出力される増幅値にひずみが生じると問題点があった。しかし第４の実施の形態によれば昇圧電源回路３３２によってオペアンプのＭａｘ値（上限）を引き上げたり、降圧電源回路３３４によってＭｉｎ値（下限）を引き下げたりできる。従って実際の入力範囲よりもＭａｘ値を引き上げ、Ｍｉｎ値を引き下げることにより、最高電圧部分と最低電圧部分のひずみによる誤差を防ぐことができる。
【００６９】
一般に内部で複数電源を併用する場合、通常プロセスではラッチアップを誘発する。したがって電源分離された多ウェル電位プロセスを使用する必要がある。
【００７０】
しかし第４の実施の形態の集積回路装置３１０はＳＯＩプロセスで製造されているので、トランジスタ毎に電位をとれるために、多ウェル電位プロセスでなくても内部で複数電源を併用することができる。
【００７１】
図５は、本実施の形態のＡ／Ｄ変換回路の参照電源の変更について説明するための図である。
【００７２】
Ｌ１は時刻ｔ０からｔ１における参照電源範囲を示しており、Ｍａｘ値が３Ｖで、Min値が０Ｖであり、参照電源の電位差は３Ｖである。
【００７３】
またＬ２は時刻ｔ１からｔ２における参照電源範囲を示しており、Ｍａｘ値が０Ｖで、Min値が−３Ｖであり、参照電源の電位差は３Ｖである。
【００７４】
このように本実施の形態では、例えばＬ１、Ｌ２のように参照範囲は変更されるが、参照電源の電位差は同じである。したがって、Ａ／Ｄコンバータ（Ａ／Ｄ変換回路）のスケールを変えずに参照電源範囲を変更することがでる。
【００７５】
一般にＡ／Ｄ変換回路の変換範囲を広げると変換精度が落ちるが、本実施の形態によれば、変換精度を落とすことなく広い電位範囲をＡ／Ｄ変換することができる。
【００７６】
図６、図７は、本実施の形態の補正処理について説明するためのフローチャートである。
【００７７】
図６は自己構成モードの処理の流れを示しており、図７は実測定モードにおける処理の流れを示している。
【００７８】
本実施の形態では非動作時には図６に示すよな自己校正モードの処理を行う。
【００７９】
まずオペアンプ（アナログ信号増幅回路）入力＝参照電圧（図１の６４）と設定する（ステップＳ１０）。
【００８０】
次にオペアンプ（アナログ信号増幅回路）出力をＡ／Ｄ変換する（ステップＳ２０）。
【００８１】
次に変換後の測定値をレジスタに格納する（ステップＳ３０）。
【００８２】
オペアンプ（アナログ信号増幅回路）入力＝参照電圧（図１の６４）時には、理論的には出力は０となるので、このとき測定された値はオフセットとなる。
【００８３】
そして実際の測定時には図７に示すような実測定モードの処理を行う。
【００８４】
まずオペアンプ（アナログ信号増幅回路）入力＝測定入力（図１の１２）と設定する（ステップＳ１１０）。
【００８５】
次にオペアンプ（アナログ信号増幅回路）出力をＡ／Ｄ変換する（ステップＳ１２０）。
【００８６】
次に変換後の測定値からレジスタに格納されたオフセット値を引く（ステップＳ１３０）。
【００８７】
図８はオペアンプ（アナログ信号増幅回路）のゲインの自動調整について説明するためのフローチャートである。
【００８８】
測定値をうけとる（ステップＳ２１０）。
【００８９】
次にオペアンプ（アナログ信号増幅回路）に入力された測定値を増幅し、オペアンプ（アナログ信号増幅回路）出力をＡ／Ｄ変換する（ステップＳ２２０）。
【００９０】
変換語の測定値が測定レンジ内であるかどうか判断し、レンジ外であればＵＰ／ＤＯＷＮ処理（例えば図９における抵抗値デジタル制御信号によるプログラマブル抵抗素子のスイッチのＯＮ／ＯＦＦの制御）を行い、ステップＳ２２０に戻る（ステップＳ２３０、Ｓ２４０）。
【００９１】
変換語の測定値が測定レンジ内であれば参照パターンに一致するかどうか判断し、一致する場合には、パターンの指示する将来予想した事前ＵＰ／ＤＯＷＮ処理（例えば図９における抵抗値デジタル制御信号によるプログラマブル抵抗素子のスイッチのＯＮ／ＯＦＦの制御）を行い、ステップＳ２２０に戻る（ステップＳ２５０、Ｓ２６０）。
【００９２】
一致しない場合にはステップＳ２２０に戻る。
【００９３】
図９はオペアンプ（アナログ信号増幅回路）のゲインの自動調整にかかる回路図である。
【００９４】
オペアンプ（アナログ信号増幅回路）４４０の負の入力端子はプログラマブル抵抗素子（スイッチアレイ）４９０に接続され、正の入力端子には測定値入力が接続される。
【００９５】
プログラマブル抵抗素子（スイッチアレイ）４９０は抵抗値デジタル制御信号４９４に基づきスイッチのＯＮ／ＯＦＦの制御を行い、抵抗値を変更する。
【００９６】
図１０（Ａ）（Ｂ）は、本実施の形態と比較例の半導体集積回路装置のプロセスについて説明するための図である。
【００９７】
図１０（Ａ）にしめすようにＳＯＩプロセスで製造された半導体集積回路装置（本実施の形態の半導体集積回路装置）では、各トランジスタが絶縁物４１０で分離されているので、各トランジスタの電源の選択が自由にできる。
【００９８】
これに対し図１０（Ｂ）のように通常ＣＭＯＳプロセスで製造された半導体集積回路装置（比較例の半導体集積回路装置）では、ウエル４５０と呼ぶ不純物タイプと濃度の異なる領域を「逆バイアス」（上記例では、基板P型、ウエルN型、接合面はP->N順方向のダイオードとなるので基板側がLowになるようバイアスしている。）することで各トランジスタの電源決定している。したがって複数電源の共存には複数ウエルの並存と相互の電気的分離必要となる。
【００９９】
したがって通常ＣＭＯＳプロセスで実施する場合、アンプ用の＋電源（変動）、ー電源（変動）でP,N 計２つ、A/D用の＋電源（変動）、ー電源（変動）でP,N 計２つ、他の変動しない論理デバイス等に対してP,N 計２つ、合計最低６つの分離されたウエル構造を必要とする。
【０１００】
これに対しＳＯＩプロセスで実施する場合、P,N両タイプのトランジスタが必要であることは通常ＣＭＯＳプロセスと変わりないが、原理的に電源に対するウエル作りわけは必要ない。
【０１０１】
２．マイクロコンピュータ
図１１は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【０１０２】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＲＡＭ７２０、ＲＯＭ７１０、ＭＭＵ７３０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ５７０、割り込みコントローラ５８０、通信制御回路（シリアルインターフェース）５９０、バスコントローラ６００、アナログ信号処理回路６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置６６０、プリスケーラ６７０及びそれらを接続する汎用バス６８０、補正回路７４０、専用バス７５０等、各種ピン６９０等を含む。
【０１０３】
３．電子機器
図１２に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【０１０４】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。
【０１０５】
音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【０１０６】
図１３（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【０１０７】
図１３（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【０１０８】
図１３（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【０１０９】
本実施の形態のマイクロコンピュータを図１３（Ａ）〜図１３（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。
【０１１０】
なお、本実施形態を利用できる電子機器としては、図１３（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【０１１１】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【０１１２】
【図１】第１の実施の形態の集積回路装置の構成について説明するための図。
【図２】第２の実施の形態の集積回路装置の構成について説明するための図。
【図３】第３の実施の形態の集積回路装置の構成について説明するための図。
【図４】第４の実施の形態の集積回路装置の構成について説明するための図。
【図５】Ａ／Ｄ変換回路の参照電源の変更について説明するための図。
【図６】自己構成モードの処理の流れを示す図。
【図７】実測定モードにおける処理の流れを示す図。
【図８】オペアンプのゲインの自動調整について説明するためのフローチャート。
【図９】オペアンプのゲインの自動調整にかかる回路図。
【図１０】図１０（Ａ）（Ｂ）は、本実施の形態と比較例の半導体集積回路装置のプロセスについて説明するための図。
【図１１】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例。
【図１２】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図１３】図１３（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
【０１１３】
１０  集積回路装置、１２  測定信号、２０  アナログ信号処理回路、３０アナログ信号増幅回路、３２  昇圧電源回路、３４  降圧電源回路、３６  選択回路４０  Ａ／Ｄコンバータ、４２  第１のプログラマブル電源回路、４４  第１のプログラマブル電源回路、５０  補正回路、６０  リファレンス信号供給部、５１０  ＣＰＵ、５２０  キャッシュメモリ５３０  ＬＣＤコントローラ、５４０  リセット回路、５５０  プログラマブルタイマ、５６０  リアルタイムクロック（ＲＴＣ）、５７０  ＤＲＡＭコントローラ兼バスＩ／Ｆ、５８０  割り込みコントローラ、５９０  通信制御回路、６００  バスコントローラ、６１０  アナログ信号処理回路、６２０  Ｄ／Ａ変換器、６３０  入力ポート、６４０  出力ポート、６５０  Ｉ／Ｏポート、６６０  クロック発生装置（ＰＬＬ）、６７０  プリスケーラ、６８０  汎用バス、６９０  各種ピン、７００  マイクロコンピュータ、７１０  ＲＯＭ、７２０  ＲＡＭ、７３０  ＭＭＵ、７４０  特徴抽出処理回路、７５０  専用バス、８００  電子機器、８１０  マイクロコンピュータ（ＡＳＩＣ）、８２０  入力部、８３０  メモリ、８４０  電源生成部８５０  ＬＣＤ、８６０  音出力部、９５０  携帯電話、９５２  ダイヤルボタン、９５４  ＬＣＤ、９５６  スピーカ、９６０  携帯型ゲーム装置、９６２  操作ボタン、９６４  十字キー、９６６  ＬＣＤ、９６８  スピーカ、９７０  パーソナルコンピュータ、９７２  キーボード、９７４  ＬＣＤ、９７６  音出力部
【図１】
2006352442.tif 000003
【図２】
2006352442.tif 000004
【図３】
2006352442.tif 000005
【図４】
2006352442.tif 000006
【図５】
2006352442.tif 000007
【図６】
2006352442.tif 000008
【図７】
2006352442.tif 000009
【図８】
2006352442.tif 000010
【図９】
2006352442.tif 000011
【図１０】
2006352442.tif 000012
【図１１】
2006352442.tif 000013
【図１２】
2006352442.tif 000014
【図１３】
2006352442.tif 000015