(57)【要約】【課題】  ＺｎＯ系化合物半導体層のヘテロ接合を有する積層部を形成して半導体素子を形成しても、駆動電圧の上昇を引き起こさず、しかも結晶性を良好にして素子特性の優れた酸化亜鉛系化合物半導体素子を提供する。【解決手段】  Ａ面（１１−２０）またはＭ面（１０−１０）を主面とするＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)からなる基板１の主面上に、主面と平行な面が｛１１−２０｝面または｛１０−１０｝面で、かつ、主面と垂直な面が｛０００１｝面に配向してＺｎＯ系化合物半導体単結晶層２〜６がエピタキシャル成長されている。【選択図】        図１
2006269821.tif 000002
【特許請求の範囲】
【請求項１】
Ａ面（１１−２０）またはＭ面（１０−１０）を主面とするＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)からなる基板と、該ＭｇxＺｎ1-xＯからなる基板の前記主面上に、該主面と平行な面が｛１１−２０｝面または｛１０−１０｝面で、かつ、前記主面と垂直な面が｛０００１｝面に配向してエピタキシャル成長されたＺｎＯ系化合物半導体単結晶層とからなる酸化亜鉛系化合物半導体素子。
【請求項２】
前記基板上にエピタキシャル成長されるＺｎＯ系化合物半導体単結晶層が、発光ダイオードまたはレーザダイオードの発光層を形成するようにヘテロ接合を含む半導体積層部として積層され、酸化亜鉛系化合物半導体発光素子を構成する請求項１記載の酸化亜鉛系化合物半導体素子。
【請求項３】
前記半導体積層部が、ＭｇyＺｎ1-yＯ(０≦ｙ≦０.３)半導体層の積層構造からなり、活性層を該活性層のバンドギャップより大きいバンドギャップの半導体層により挟持することにより形成される発光層形成部を有し、前記活性層を挟む両側から駆動電圧が印加されることにより４６０ｎｍ以下の短波長域で発光するように形成されてなる請求項２記載の酸化亜鉛系化合物半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＺｎＯやＭｇＺｎＯ系（ＭｇとＺｎとの混晶比率が変り得ることを意味する、以下同じ）化合物などの酸化亜鉛系（以下、ＺｎＯ系ともいう）半導体を用いた発光ダイオード（ＬＥＤ）やレーザダイオードなどの発光素子、ＨＥＭＴなどのトランジスタ素子など、ＺｎＯ系化合物半導体素子に関する。さらに詳しくは、ＺｎＯとＭｇＺｎＯ系化合物などとをヘテロ接合で積層して半導体素子を形成し、その積層方向に電圧（電界）が印加されるような場合でも、ピエゾ電界の発生に起因する駆動電圧の上昇など、印加する電圧への影響を抑制することができるＺｎＯ系化合物半導体素子に関する。
【背景技術】
【０００２】
近年、窒化物半導体を用いた青色系発光ダイオード（ＬＥＤ）やレーザダイオードなどの窒化物半導体発光素子が実用化されている。一方、ＺｎＯ系化合物はＧａＮ系化合物（Ｇａの一部または全部が他のIII族元素と置換した化合物を意味する、以下同じ）よりも短波長域での発光特性が優れている。具体的には、ホールと電子が固体内で結合したＺｎＯの励起子の束縛エネルギーが６０ｍｅＶと大きく、室温でも安定に存在する（ＧａＮは２４ｍｅＶ）。さらに、ＧａＮ系化合物では、Ｉｎを加えてＩｎＧａＮ系化合物（ＩｎとＧａの混晶比率が種々変り得る化合物を意味する、以下同じ）にすると高効率で発光するが、Ｉｎが少なくなればなるほど効率が落ちる。ＩｎＧａＮ系化合物の場合、Ｉｎの組成変調により部分的にポテンシャルの小さいところができ、そこにキャリアが捕獲されるため、結晶欠陥に鈍感になると言われている。一方、Ｉｎが少なくなると組成が均一化されて、とくにキャリアが捕獲されやすい部分がなくなるため、結晶欠陥が見えやすくなるからであると考えられている。ＺｎＯ系化合物では、短波長化してもこのような問題は起こらず、波長が短くなればなるほどＩｎＧａＮ系化合物は不利になる。もちろん、更なる短波長化でＧａＮそのものや、ＡｌＧａＮ系化合物（ＡｌとＧａの混晶比率が種々変り得る化合物を意味する、以下同じ）を使っても同じように不利になる。
【０００３】
このようなＺｎＯ系化合物を用いた発光素子としては、たとえば図７に示されるような構造のものが知られている（たとえば特許文献１参照）。すなわち、図７において、サファイア基板３１上に、ＺｎＯからなるバッファ層３２、ｎ形のＺｎＯからなるｎ形コンタクト層３３が形成され、その上にＭｇＺｎＯ系化合物からなるｎ形クラッド層３４、ＣｄＺｎＯ系化合物からなる活性層３５、ＭｇＺｎＯ系化合物からなるｐ形クラッド層３６とで発光層形成部３８が積層され、さらにＺｎＯからなるｐ形コンタクト層３７が積層され、半導体積層部の一部をエッチングしてｎ形コンタクト層３３を露出させ、その表面にｎ側電極３９、ｐ形コンタクト層３７の表面にｐ側電極４０が設けられることにより形成されている。
【特許文献１】特開２００２−９４１１４号公報
【特許文献２】ＷＯ０１／７３１７０Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述のように、ＺｎＯ系化合物層を積層する場合、一般的には基板としてサファイア基板が用いられ、そのＣ面を主面としてｃ軸配向するようにＺｎＯ系化合物半導体層が積層される。しかし、本発明者らは、このようにＣ面を主面とする基板を用いてｃ軸配向させて基板材料と異なるＺｎＯやＭｇＺｎＯ系化合物のようなヘテロ接合を有する半導体積層部を形成し、前述のような発光素子などの素子を形成すると、後述するように順方向の印加電圧が上昇して、余計なジュール熱が発生し、素子寿命を短くするという問題があることを見出した。
【０００５】
一方、結晶性の向上を図るため、サファイア基板のＡ面を主面としてその表面に［１１−２０］軸を配向させて酸化亜鉛層を成長することも知られている（たとえば特許文献２参照）。しかしながら、サファイア基板とＺｎＯとは格子整合していないため、このような配向にすると、ｃ軸方向に転位が多く入り、よい結晶が得られない。
【０００６】
本発明はこのような問題を解決するためになされたもので、短波長の発光にＧａＮ系化合物よりも有利なＺｎＯ系化合物半導体を用いながら、ＺｎＯ系化合物半導体層のヘテロ接合を有する積層部を形成して半導体素子を形成しても、駆動電圧の上昇を引き起こさず、しかも結晶性を良好にして素子特性の優れた酸化亜鉛系化合物半導体素子を提供することを目的とする。
【０００７】
本発明の他の目的は、とくに４６０ｎｍ以下のような短波長域で効率よく発光させることができる半導体発光素子を提供することにある。
【課題を解決するための手段】
【０００８】
本発明者らは、ＺｎＯ系化合物半導体層を積層して発光素子などを形成すると、駆動電圧が上昇して余計なジュール熱が発生し、素子の寿命を低下させる現象があることを見出し、その原因について鋭意検討を重ねて検討した結果、ＺｎＯ系化合物が圧電体で、サファイア基板とＺｎＯ層、ＺｎＯ層とＭｇＺｎＯ系化合物層との積層などのようにヘテロ接合が形成されていると、その基板とＺｎＯ系化合物層間または積層される両半導体層間で格子定数の差に基づく歪みが発生し、その歪みに基づいてピエゾ電界（応力により発生する電界）が発生することに原因があることを見出した。すなわち、このピエゾ電界は、キャリアにとって、新たに加えられたポテンシャル障壁になり、ダイオードなどのビルトイン（built-in）電圧を上昇させることにより、駆動電圧が上昇するものである。
【０００９】
詳述すると、ピエゾ電界は、圧電効果を有する結晶に応力が加わると図６（ａ）および（ｂ）に示されるように、圧縮力の場合と引張り力の場合とでその発生する電荷の＋と−とが逆になる。一方、ＺｎＯのような六方晶系の結晶では、ｃ軸方向に対称性がなく、ｃ軸方向（Ｃ面と垂直な面）は電荷の偏りで区別される２つの方向が存在する無極性面となる。そのため、前述の応力による電荷は結晶のＣ面の両面に＋と−の電荷が生じ、Ａ面およびＭ面は非極性面となって電荷が発生しないか、非常に小さくなる。そのため、Ｃ面上に積層されたＺｎＯ層３３とＭｇＺｎＯ層３４とでは、図５（ｃ）に示されるように、圧縮歪みの発生するＭｇＺｎＯ層３４のＺｎＯ層３３側に＋の電荷が、反対側にその逆の電荷が発生してビルトイン電圧を上昇させ、後述する図３のＣで示されるように駆動電圧を上昇させる原因であることを見出した。
【００１０】
そして、本発明者らは、この応力により電荷が発生する面を素子に印加する電界の方向と平行になるように（ピエゾ電界が素子に印加する電界と垂直になるように）、ＺｎＯ系化合物半導体層を積層することにより、ピエゾ電界による問題を解決することができ、さらに、基板にＺｎＯ系化合物基板を用いることにより、ＺｎＯ系化合物間での格子定数の差はサファイアとＺｎＯ系化合物との差ほど大きくないため、面内でｃ軸も配向して非常に結晶性の優れた単結晶層を得ることができることを見出した。
【００１１】
ここに酸化亜鉛（ＺｎＯ）系化合物半導体とは、Ｚｎを含む酸化物を意味し、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。
【００１２】
本発明による酸化亜鉛系化合物半導体素子は、Ａ面（１１−２０）またはＭ面（１０−１０）を主面とするＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)からなる基板と、該ＭｇxＺｎ1-xＯからなる基板の前記主面上に、該主面と平行な面が｛１１−２０｝面または｛１０−１０｝面で、かつ、前記主面と垂直な面が｛０００１｝面に配向してエピタキシャル成長されたＺｎＯ系化合物半導体単結晶層とからなっている。
【００１３】
ここに（１１−２０）、（１０−１０）、｛１１−２０｝、｛１０−１０｝は、厳密にはそれぞれ、
【００１４】
【数１】
2006269821.tif 000003
【００１５】
を指すが、便宜的に上記のように略記する。また、たとえば｛１１−２０｝面は、結晶のもつ対称性により、（１１−２０）面と等価な面も含む総称であることを示している。
【００１６】
具体例としては、前記基板上にエピタキシャル成長されるＺｎＯ系化合物半導体単結晶層が、発光ダイオードまたはレーザダイオードの発光層を形成するようにヘテロ接合を含む半導体積層部として積層され、酸化亜鉛系化合物半導体発光素子を構成することにより、駆動電圧が低く、余計なジュール熱の発生を抑制して素子特性の優れた半導体発光素子が得られる。
【００１７】
さらに、前記半導体積層部が、ＭｇyＺｎ1-yＯ(０≦ｙ≦０.３)半導体層の積層構造からなり、活性層を該活性層のバンドギャップより大きいバンドギャップの半導体層により挟持することにより形成される発光層形成部を有し、前記活性層を挟む両側から駆動電圧が印加されることにより４６０ｎｍ以下の短波長域で発光するように形成されることにより、とくにＧａＮ系化合物で短波長域の発光素子を形成するには、結晶欠陥が多くなって発光特性が低下するが、本発明ではそのような問題がなく低い駆動電圧で内部量子効率の優れた短波長の半導体発光素子が得られる。
【発明の効果】
【００１８】
本発明によれば、Ａ面（１１−２０）またはＭ面（１０−１０）を主面とするＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)からなる基板表面に、ＺｎＯ系化合物半導体層がエピタキシャル成長されている。そのため、基板上に主面と平行な面が｛１１−２０｝面または｛１０−１０｝面に配向して積層されると共に、基板が積層されるＺｎＯ系化合物と同種の化合物であるため、主面と垂直な面も｛０００１｝面に配向（面内のｃ軸に関しても配向）した完全な単結晶層として成長する。しかも、結晶のＣ面は半導体層を積層する面内には現れないで、積層面と直角の方向に現れる。その結果、基板と積層される半導体層との間、または積層される半導体層間でＭｇなどの混晶比の相違によるヘテロ接合により層間に応力が生じてピエゾ電界が発生しても、半導体素子として一般に印加される半導体積層部と垂直方向に印加される電界と直角方向の電界となり、素子としての印加電圧に何らの影響を及ぼさない。その結果、たとえばＺｎＯ系化合物半導体層をヘテロ接合で積層して発光素子を形成する場合に、格子不整合を緩和する勾配層やバッファ層などを介在させなくても、駆動電圧を上昇させるような問題は生じない。そのため、素子特性の劣化や素子寿命の低下も生じない。
【発明を実施するための最良の形態】
【００１９】
つぎに、図面を参照しながら本発明の酸化亜鉛系（ＺｎＯ系）化合物半導体素子について説明をする。本発明によるＺｎＯ系化合物半導体素子は、図１にその一実施形態である発光ダイオード（ＬＥＤ）の断面説明図が示されるように、Ａ面（１１−２０）またはＭ面（１０−１０）を主面とするＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)からなる基板１の主面上に、主面と平行な面が｛１１−２０｝面または｛１０−１０｝面で、かつ、前記主面と垂直な面が｛０００１｝面に配向してＺｎＯ系化合物半導体単結晶層（以下、単にＺｎＯ系化合物半導体層という）２〜６がエピタキシャル成長されている。
【００２０】
基板１は、ＭｇxＺｎ1-xＯ（たとえばｘ＝０のＺｎＯ）からなり、主面がＡ面またはＭ面になるように研磨されている。前述のように、主面をＡ面またはＭ面にすることにより、ヘテロ接合に伴う応力が半導体層に働いても、そのピエゾ電界の影響が素子の駆動電圧に及ばないからである。ＺｎＯ系化合物、たとえばＭｇxＺｎ1-xＯは、結晶構造の概念図が図２に斜視図と平面図で示されるような六方晶構造であり、Ａ面およびＭ面はそれぞれ図２に示されるような面であり、いずれもＣ面と直交する面である。このＡ面またはＭ面が半導体層の成長面になるように基板１は形成されている。一方、そのＣ面は主面と垂直方向（ｃ軸は主面内）にあるが、基板と成長する半導体層は同種のＺｎＯ系化合物であるため、Ｃ面（ｃ軸）も配向して成長する。この基板１は、ｘ＝０のＺｎＯでもよいし、Ｍｇが５０ａｔ％以下の割合で混晶されたＭｇＺｎＯ系化合物でもよい。Ｍｇが５０ａｔ％を超えると、ＭｇＯはＮａＣｌ型結晶であるため、六方晶系のＺｎＯ系化合物と整合しないため好ましくない。
【００２１】
このＭｇxＺｎ1-xＯ基板は、水熱合成法により形成されたインゴットをウェハに切り出すことにより形成される。その切り出しの際に、前述のように、主面がＡ面またはＭ面になるように切り出される。なお、基板１のＭｇの混晶比率が０でも、その上に成長するＺｎＯ系化合物の結晶性（ｃ軸配向性）には殆ど影響ないが、発光させる光の波長（活性層の組成）により、その波長の光よりバンドギャップの大きい材料にすることが、発光した光が基板１により吸収されないため好ましい。
【００２２】
半導体積層部８は、図１に示される例では、ｎ形ＺｎＯからなり、たとえば１０ｎｍ程度の厚さのバッファ層２と発光層形成部７とｐ形ＺｎＯからなり、１０〜３０ｎｍ程度の厚さのコンタクト層６とで構成されている。しかし、簡単な構造例で示したもので、この積層構造に限定されるものではない。
【００２３】
発光層形成部７は、図１に示される例では、活性層４をそれよりバンドギャップの大きいＭｇyＺｎ1-yＯ（０≦ｙ≦０.３、たとえばｙ＝０.１）からなるｎ形層３およびｐ形層５とでサンドイッチするダブルへテロ構造に形成されている。活性層４は、図示されていないが、たとえば下層側からｎ形ＭｇzＺｎ1-zＯ（０≦ｚ≦０.１５、たとえばｚ＝０.０５）からなり、０〜１５ｎｍ程度の厚さのｎ形ガイド層と、６〜１５ｎｍ程度厚のＭｇ0.1Ｚｎ0.9Ｏ層および１〜５ｎｍ程度厚のＺｎＯ層を交互に６周期積層した積層部と、ｐ形ＭｇzＺｎ1-zＯからなり、０〜１５ｎｍ程度の厚さのｐ形ガイド層との積層構造に形成された多重量子井戸（ＭＱＷ）構造に形成され、たとえば３６５ｎｍ程度の波長の光を発光するように形成されている。しかし、発光層形成部７の構造は、この例に限定されるものではなく、たとえば活性層４が単一量子井戸（ＳＱＷ）構造でも、バルク構造でもよく、また、ダブルヘテロ接合構造でなくて、シングルヘテロ接合のｐｎ構造でもよい。さらに、ｎ形層３やｐ形層５も障壁層とコンタクト層との積層構造にしたり、また、ヘテロ接合の層間に勾配層を設けたり、さらには基板側に反射層を形成したりすることもできる。
【００２４】
そして、基板１の裏面を研磨して基板１の厚さを１００μｍ程度にした後に、その裏面にＴｉ、Ａｌを積層してシンターすることによりｎ側電極９を形成し、さらに、ｐ形コンタクト層６の表面にリフトオフ法により、Ｎｉ／Ａｕの積層構造でｐ側電極１０を形成し、ウェハからチップ化することにより、図１に示される構造の発光素子チップが形成されている。なお、ｎ側電極９は、基板１の裏面に形成しないで、積層された半導体積層部８の一部をエッチングして露出するｎ形層３の表面に形成することもできる。
【００２５】
この発光ダイオードを製造するには、まず、たとえば水熱合成法で作られたＺｎＯのインゴットをＡ面（１１−２０）またはＭ面（１０−１０）で切り出してＣＭＰ（chemical mechanical polish）研磨することによりウェハを作る。そして、ＺｎＯ系化合物の成長には、ＲＦプラズマで酸素ガスの反応活性を上げた酸素ラジカルを作り出すラジカル源を備えたＭＢＥ装置を用いる。同じラジカル源をｐ形ＺｎＯのドーパンとである窒素のために用意する。Ｚｎ源、Ｍｇ源、Ｇａ源（ｎ形ドーパント）は、それぞれ純度６Ｎ（９９.９９９９％）以上の金属Ｚｎ、金属Ｍｇなどを使用して、クヌーセンセル（蒸発源）から供給する。ＭＢＥチャンバの周りには液体窒素が流れるシュラウドを用意し、壁面がセルや基板ヒータからの熱放射で暖まらないようにしておく。そうすることにより、チャンバ内を１×１０-9Ｔｏｒｒ程度の高真空に保つことができる。
【００２６】
このようなＭＢＥ装置内に、ＣＭＰ研磨された前述のＺｎＯからなるウェハを導入後、７００℃程度でサーマルクリーニングをした後、基板温度を６００℃程度に下げ、ｎ形バッファ層２を成長し、さらに、前述の構成の各半導体層を順次成長することにより半導体積層部８を形成する。そして、前述のように、基板１を薄くして表面側のｐ形コンタクト層6上にリフトオフ法により真空蒸着法などを用いて、Ｎｉ／Ａｕ積層構造のｐ側電極１０を、基板１の裏面にＴｉ／Ａｌを積層して６００℃、１分程度のシンターを行うことにより、オーミック性を確保したｎ側電極９を形成する。その後、ダイシングなどによりウェハからチップ化する。
【００２７】
このように形成したＬＥＤのＶ−Ｉ特性を図３に示す。すなわち、図３は、横軸が順方向電圧Ｖ（単位Ｖ）、縦軸が順方向電流Ｉ（単位Ａ）で、両者の関係を示したもので、Ａで示されているＶ−Ｉ特性が本願発明のＡ面を主面とした基板に、主面と平行な面が｛１１−２０｝面で、かつ、前記主面と垂直な面が｛０００１｝面に配向して成長したＺｎＯ系化合物半導体層により形成したＬＥＤで、Ｃで示されるＶ−Ｉ特性が、従来のＣ面を主面としてｃ軸配向で形成したＬＥＤである。図３から明らかなように、本願発明によれば、動作電流が２０ｍＡ程度のＬＥＤで、数Ｖ程度の駆動電圧の低下を果たすことができる。
【００２８】
前述の例は、ＬＥＤの例であったが、レーザダイオード（ＬＤ）でも、同様にヘテロ接合の半導体積層部が形成され、その積層部と垂直方向に駆動電圧が印加されるため、Ａ面またはＭ面を主面とするＭｇxＺｎ1-xＯ(０≦ｘ≦０.５、たとえばｘ＝０)からなる基板１を用いて、主面と平行な面が｛１１−２０｝面または｛１０−１０｝面に配向して成長させると共に、主面と垂直な面も｛０００１｝面に配向させて成長することにより、低い駆動電圧でしきい値電流の小さい高特性の半導体レーザが得られる。図４にそのような半導体レーザの構造例を示す。
【００２９】
図４において、基板１およびバッファ層２は図１に示される例と同じである。この例ではｎ形層３がＺｎＯからなるｎ形コンタクト層３ａ、ＭｇyＺｎ1-yＯ(０≦ｙ≦０.３、たとえばｙ＝０.２)からなる障壁層（クラッド層）３ｂとで構成され、活性層４は、前述の例と同様であるが、ｎ形ＭｇzＺｎ1-zＯ（たとえばｚ＝０.０５）からなるｎ形ガイド層４ａとＭｇ0.1Ｚｎ0.9Ｏ／ＺｎＯの積層部４ｂ、ｐ形ＭｇzＺｎ1-zＯからなるｐ形ガイド層４ｃとが図上でも示されており、ｐ形層５が同じＭｇyＺｎ1-yＯ(０≦ｙ≦０.３)からなる第１層５ａおよび第２層５ｂに分割され、その間にストライプ溝１１ａが形成されたｉまたはｎ形のＭｇaＺｎ1-aＯ（０＜ａ≦０.３、たとえばａ＝０.１５）からなる電流狭窄層１１が挿入される構造に形成され、これらにより発光層形成部７が構成されている。そして、その表面には、ｐ形ＺｎＯからなるｐ形コンタクト層６が積層されることにより、バッファ層２からコンタクト層６までで半導体積層部８が形成されている。そして、コンタクト層６上にｐ側電極１０が前述と同様の材料により形成されているが、この場合は積層面の表面側から光を取り出さないため、ほぼ全面に形成され、半導体積層部８の一部がエッチングにより除去されて露出するｎ形コンタクト層３ａにｎ側電極９が形成されている。このｎ側電極９は、図１に示される例と同様に、基板１の裏面に形成することもできる。
【００３０】
このようなＬＤでも、ヘテロ接合による応力に起因して、ピエゾ電界が発生するが、Ａ面またはＭ面を主面とした基板１に半導体層を積層しているため、ＬＤの駆動電圧に対して、殆ど影響を与えることなく、半導体層の結晶性も優れていて、しきい電流値の小さい非常に高性能なＬＤが得られる。
【００３１】
図５は、前述のＡ面（１１−２０）またはＭ面（１０−１０）を主面とするＺｎＯ基板１の主面上に、主面と平行な面が｛１１−２０｝面または｛１０−１０｝面で、かつ、前記主面と垂直な面が｛０００１｝面に配向して成長されたＺｎＯ系化合物半導体層により、トランジスタを構成した断面説明図である。この例では、アンドープのＺｎＯ層２３を４μｍ程度、ｎ形ＭｇＺｎＯ系化合物電子走行層２４を１０ｎｍ程度、アンドープのＭｇＺｎＯ系化合物層２５を５ｎｍ程度、順次成長し、ゲート長とする１.５μｍ程度の幅を残してアンドープのＭｇＺｎＯ系化合物層２５をエッチング除去して電子走行層２４を露出させる。そして、エッチングにより露出した電子走行層２４上にソース電極２６とドレイン電極２７を、たとえばＴｉ膜とＡｌ膜とで形成し、アンドープのＭｇＺｎＯ系化合物層２５の表面に、たとえばＰｔ膜とＡｕ膜との積層によりゲート電極２８を形成することにより、トランジスタを構成している。このようなＡ面またはＭ面を主面とするＭｇxＺｎ1-xＯ(０≦ｘ≦０.５)からなる基板１の主面上に、ＺｎＯ系化合物半導体層を成長することにより、ヘテロ接合に伴う応力が働いても、その応力により発生するピエゾ電界はゲート電圧の印加方向とは異なる方向であり、トランジスタ特性に影響を与えることはなく、しかもａ軸方向のみならず、ｃ軸方向にも配向されているため、非常に結晶性に優れ、リーク電流が小さく、耐圧の優れた高速のトランジスタ（ＨＥＭＴ）が得られる。
【図面の簡単な説明】
【００３２】
【図１】本発明によるＺｎＯ系化合物半導体素子の一実施形態であるＬＥＤの断面説明図である。
【図２】本発明の半導体素子に用いる基板のＡ面およびＭ面を示す図である。
【図３】図１に示す構造のＬＥＤのＶ−Ｉ特性（Ａ）を従来のＣ面を主面としてＺｎＯ系化合物層を積層したＬＥＤのＶ−Ｉ特性（Ｃ）と対比して示した図である。
【図４】本発明により形成したＬＤの構成の一例を示す断面説明図である。
【図５】本発明により形成したトランジスタの構成例の断面説明図である。
【図６】圧電結晶体に応力が働いた場合の電荷の発生を説明する図である。
【図７】従来のＺｎＯ系化合物半導体を用いたＬＥＤの構造例を示す図である。
【符号の説明】
【００３３】
１    基板
２    ｎ形バッファ層
３    ｎ形層
４    活性層
５    ｐ形層
６    ｐ形コンタクト層
７    発光層形成部
８    半導体積層部
９    ｎ側電極
１０    ｐ側電極
【図１】
2006269821.tif 000004
【図２】
2006269821.tif 000005
【図３】
2006269821.tif 000006
【図４】
2006269821.tif 000007
【図５】
2006269821.tif 000008
【図６】
2006269821.tif 000009
【図７】
2006269821.tif 000010