(57)【要約】【課題】高電圧で、かつ高周波である静電気に対して、この静電気パルスをバイパスさせて機器内部の電気回路に印加される電圧を抑制することができる高周波回路に適した静電気対策部品を提供することを目的とする。【解決手段】インダクタ導体１ａ〜１ｅと、このインダクタ導体１ａ〜１ｅと直接接触するように構成され、かつバリスタ特性を有するバリスタ材料により構成されるセラミックシート３ａ〜３ｉからなるセラミック焼結体３とを備えた構成とすることにより、高周波回路において効果的な静電気対策を行わせるようにしたものである。【選択図】図２
2006245368.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ導体と、このインダクタ導体と直接接触するように構成され、かつバリスタ特性を有するバリスタ材料からなるセラミック焼結体とを備えた静電気対策部品。
【請求項２】
インダクタ導体を形成する金属としてＡｇあるいはＣｕを用いた請求項１記載の静電気対策部品。
【請求項３】
バリスタ材料としてＺｎＯを主成分とするものを用いた請求項１記載の静電気対策部品。
【請求項４】
インダクタ導体をスパイラル状に形成し、かつこのスパイラル状のインダクタ導体におけるｎターン目のインダクタ導体と（ｎ＋１）ターン目のインダクタ導体との間のバリスタ材料を介する距離を、前記ｎターン目のインダクタ導体と（ｎ＋１）ターン目のインダクタ導体との間の少なくとも１ヶ所以上で１００μｍ以下とした請求項１記載の静電気対策部品。
【請求項５】
スパイラル状のインダクタ導体のターン数ｎを１０以下とした請求項４記載の静電気対策部品。
【請求項６】
インダクタ導体を複数の長辺部とこの複数の長辺部間を結ぶ複数の短辺部からなるメアンダ状に形成し、かつこのメアンダ状のインダクタ導体におけるｎ回目の長辺部と（ｎ＋１）回目の長辺部との間のバリスタ材料を介する距離を、前記ｎ回目の長辺部と（ｎ＋１）回目の長辺部との間の少なくとも１ヶ所以上で１００μｍ以下とした請求項１記載の静電気対策部品。
【請求項７】
メアンダ状のインダクタ導体における長辺部の数ｎを１０以下とした請求項６記載の静電気対策部品。
【請求項８】
インダクタ導体を、バリスタ材料からなるセラミック焼結体の内部に形成した請求項１記載の静電気対策部品。
【請求項９】
インダクタ導体を、バリスタ材料からなるセラミック焼結体の外表面に形成した請求項１記載の静電気対策部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器を静電気から保護する静電気対策部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話等の電子機器の小型化、高性能化が急速に進み、それに伴い電子機器に用いられる電子部品の小型化も急速に進んでいる。しかしながら、その反面、この小型化に伴って電子機器や電子部品の耐電圧は低下するもので、これにより、人体と電子機器の端子が接触した時に発生する静電気パルスによって機器内部の電気回路が破壊するのが増えてきている。これは静電気パルスによって１ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧が機器内部の電気回路に印加されるからである。
【０００３】
従来においては、このような静電気パルスへの対策として、静電気が入るラインとグランド間にインダクタや静電容量の小さいバリスタを設け、そして静電気をバイパスさせて機器内部の電気回路に印加される電圧を抑制する方法が提案されている。
【０００４】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平８−１６２３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
携帯電話やパソコン等の電子機器の回路周波数は、年々高周波化が進み、特にアンテナ回路などでは数百ＭＨｚ〜数ＧＨｚといった高周波になっている。このような高周波回路に用いられる静電気対策部品は、静電容量が信号の挿入損失に大きな影響を与えるため、低静電容量であることが望ましく、信号ラインとグランド間に設ける場合、静電容量は数ｐＦ以下が望ましい。
【０００６】
静電気対策部品として用いられる代表的なものとしては、積層タイプの酸化亜鉛バリスタが挙げられるが、この酸化亜鉛バリスタは誘電率が大きい（ε：２００以上）ため、数ｐＦ以下の低静電容量を実現するためには、電極間厚みを厚くするか、あるいは電極面積を低減させなければならないが、積層の内部電極構造では極めて困難を伴うものである。また、前者の電極間厚みを厚くした場合は、バリスタのバリスタ電圧が高くバイパスする電圧が高くなるため、静電気が印加された際、電気回路に印加される抑制後の電圧も高くなって保護効果が小さくなるものである。
【０００７】
一方、静電気対策部品としてインダクタを用いた場合には、静電容量値に留意する必要は無い。しかしながら、インダクタは、その周波数特性より低周波のサージ・パルスをバイパスさせることはできるが、高周波のパルスはバイパスさせることができない。このため、電圧波形が１ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧である静電気に対しては、インダクタでは特に電圧立ち上がり部の高電圧部分をバイパスさせて抑制することができないという問題点を有していた。
【０００８】
本発明は上記従来の問題点を解決するもので、高電圧で、かつ高周波である静電気に対して、この静電気パルスをバイパスさせて機器内部の電気回路に印加される電圧を抑制することができる高周波回路に適した静電気対策部品を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１０】
本発明の請求項１に記載の発明は、インダクタ導体と、このインダクタ導体と直接接触するように構成され、かつバリスタ特性を有するバリスタ材料からなるセラミック焼結体とを備えたもので、この構成によれば、高周波回路においてインダクタ導体とバリスタ特性を有するバリスタ材料により効果的な静電気対策を行わせることができるという作用効果を有するものである。
【００１１】
本発明の請求項２に記載の発明は、特に、インダクタ導体を形成する金属としてＡｇあるいはＣｕを用いたもので、この構成によれば、インダクタ導体を形成する金属として導電率の高いＡｇあるいはＣｕを用いているため、インダクタの高周波特性を良化させることができ、また静電気が印加された際には、この静電気がインダクタ導体をバイパスしやすくなって、機器内部の電気回路に印加される電圧を抑制することができるという作用効果を有するものである。
【００１２】
本発明の請求項３に記載の発明は、特に、バリスタ材料としてＺｎＯを主成分とするものを用いたもので、この構成によれば、バリスタ材料として良好な電流−電圧非直線性を発現するＺｎＯを主成分とするものを用いているため、高周波回路においてインダクタ導体とバリスタ特性を有するバリスタ材料により効果的な静電気対策を行わせることができるという作用効果を有するものである。
【００１３】
本発明の請求項４に記載の発明は、特に、インダクタ導体をスパイラル状に形成し、かつこのスパイラル状のインダクタ導体におけるｎターン目のインダクタ導体と（ｎ＋１）ターン目のインダクタ導体との間のバリスタ材料を介する距離を、前記ｎターン目のインダクタ導体と（ｎ＋１）ターン目のインダクタ導体との間の少なくとも１ヶ所以上で１００μｍ以下としたもので、この構成によれば、インダクタ導体間のバリスタ材料を介する距離を１００μｍ以下と小さくしているため、インダクタ導体間のバリスタ材料を介する距離で発現するバリスタ電圧を小さくすることができ、これにより、静電気吸収効果をより大きくすることができるという作用効果を有するものである。
【００１４】
本発明の請求項５に記載の発明は、特に、スパイラル状のインダクタ導体のターン数ｎを１０以下としたもので、この構成によれば、スパイラル状のインダクタ導体のターン数ｎを１０以下と小さくしているため、インダクタ導体間のバリスタ材料を介する距離で発現するバリスタ電圧を小さくすることができ、これにより、静電気吸収効果を大きくすることができるという作用効果を有するものである。
【００１５】
本発明の請求項６に記載の発明は、特に、インダクタ導体を複数の長辺部とこの複数の長辺部間を結ぶ複数の短辺部からなるメアンダ状に形成し、かつこのメアンダ状のインダクタ導体におけるｎ回目の長辺部と（ｎ＋１）回目の長辺部との間のバリスタ材料を介する距離を、前記ｎ回目の長辺部と（ｎ＋１）回目の長辺部との間の少なくとも１ヶ所以上で１００μｍ以下としたもので、この構成によれば、メアンダ状のインダクタ導体におけるｎ回目の長辺部と（ｎ＋１）回目の長辺部との間のバリスタ材料を介する距離を１００μｍ以下と小さくしているため、インダクタ導体間のバリスタ材料を介する距離で発現するバリスタ電圧を小さくすることができ、これにより、静電気吸収効果をより大きくすることができるという作用効果を有するものである。
【００１６】
本発明の請求項７に記載の発明は、特に、メアンダ状のインダクタ導体における長辺部の数ｎを１０以下としたもので、この構成によれば、メアンダ状のインダクタ導体における長辺部の数ｎを１０以下と小さくしているため、インダクタ導体間のバリスタ材料を介する距離で発現するバリスタ電圧を小さくすることができ、これにより、静電気吸収効果を大きくすることができるという作用効果を有するものである。
【００１７】
本発明の請求項８に記載の発明は、特に、インダクタ導体を、バリスタ材料からなるセラミック焼結体の内部に形成したもので、この構成によれば、高周波回路においてインダクタ導体とバリスタ特性を有するバリスタ材料により効果的な静電気対策を行わせることができるという作用効果を有するものである。
【００１８】
本発明の請求項９に記載の発明は、特に、インダクタ導体を、バリスタ材料からなるセラミック焼結体の外表面に形成したもので、この構成によれば、高周波回路においてインダクタ導体とバリスタ特性を有するバリスタ材料により効果的な静電気対策を行わせることができるという作用効果を有するものである。
【発明の効果】
【００１９】
以上のように本発明の静電気対策部品は、インダクタ導体と、このインダクタ導体と直接接触するように構成され、かつバリスタ特性を有するバリスタ材料からなるセラミック焼結体とを備えているため、このインダクタ導体とバリスタ特性を有するバリスタ材料からなるセラミック焼結体により、高周波回路において効果的な静電気対策を行わせることができるという優れた効果を奏するものである。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１、２）
以下、実施の形態１、２を用いて、本発明の特に請求項１〜８に記載の発明について説明する。
【００２１】
図１は本発明の実施の形態１における静電気対策部品の斜視図、図２は図１のＡ−Ａ線断面図を示したもので、この図１、図２において、１はインダクタ導体で、このインダクタ導体１は、複数のインダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅによりスパイラル状に形成されている。２ａは前記インダクタ導体１ａと１ｂを接続するビア導体、２ｃは前記インダクタ導体１ｃと１ｄを接続するビア導体、３は前記インダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅを内部に形成してなるセラミック焼結体で、このセラミック焼結体３は、図２に示すようにバリスタ特性を有するバリスタ材料により構成される第１〜第９のセラミックシート３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３ｉを積層して焼結することにより一体化しているものである。そして前記インダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅは、図２に示すように第１〜第５のセラミックシート３ａ，３ｂ，３ｃ，３ｄ，３ｅに形成するようにしている。そしてまた、前記セラミック焼結体３の両端部には図１に示すように外部電極４，５を設けている。
【００２２】
図３は本発明の実施の形態２における静電気対策部品の斜視図、図４は図３のＢ−Ｂ線断面図を示したもので、この図３、図４において、１１は複数の長辺部１１ａとこの複数の長辺部１１ａ間を結ぶ複数の短辺部１１ｂからなるメアンダ状に形成されたインダクタ導体、１２は前記インダクタ導体１１と直接接触するように構成されたセラミック焼結体で、このセラミック焼結体１２はバリスタ特性を有するバリスタ材料により構成されている。そして前記インダクタ導体１１は図４に示すように、バリスタ材料からなるセラミック焼結体１２の内部に形成されており、かつこのセラミック焼結体１２の両端部には外部電極１３，１４を設けている。
【００２３】
図５は上記本発明の実施の形態１における静電気対策部品の製造方法を説明するための模式分解斜視図を示したもので、図１、図２で説明したセラミック焼結体３は、この図５に示すように、バリスタ材料により構成される第１〜第５のセラミックシート３ａ，３ｂ，３ｃ，３ｄ，３ｅと、前記第１のセラミックシート３ａの上に配設され、かつバリスタ材料により構成される第６、第７のセラミックシート３ｆ，３ｇと、前記第５のセラミックシート３ｅの下に配設され、かつバリスタ材料により構成される第８、第９のセラミックシート３ｈ，３ｉを備えている。
【００２４】
そして、前記第１〜第５のセラミックシート３ａ，３ｂ，３ｃ，３ｄ，３ｅにはインダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅを形成し、かつこのインダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅのうち、インダクタ導体１ａと１ｂはビア導体２ａを介して接続し、またインダクタ導体１ｂと１ｃはビア導体２ｂを介して接続し、さらにインダクタ導体１ｃと１ｄはビア導体２ｃを介して接続し、さらにまたインダクタ導体１ｄと１ｅはビア導体２ｄを介して接続することにより、インダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅをスパイラル状に構成し、そして前記第１〜第９のセラミックシート３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３ｉを焼成することにより、図２に示すように、複数のインダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅによりスパイラル状に形成されているインダクタ導体１を内部に備えたセラミック焼結体３を得ている。また、前記インダクタ導体１の両端を構成するインダクタ導体１ａの一端部とインダクタ導体１ｅの他端部はセラミック焼結体３の両端部に引き出して形成し、そして、このセラミック焼結体３の両端部には、図１に示すようにインダクタ導体（図示せず）と電気的に接続される外部電極４，５を設けている。
【００２５】
図６は上記本発明の実施の形態２における静電気対策部品の製造方法を説明するための模式分解斜視図を示したもので、図４で説明したセラミック焼結体１２は、この図６に示すように、バリスタ材料により構成される第１のセラミックシート１２ａと、この第１のセラミックシート１２ａの上に配設され、かつバリスタ材料により構成される第２〜第５のセラミックシート１２ｂ，１２ｃ，１２ｄ，１２ｅと、前記第１のセラミックシート１２ａの下に配設され、かつバリスタ材料により構成される第６〜第９のセラミックシート１２ｆ，１２ｇ，１２ｈ，１２ｉを備えている。
【００２６】
そして、前記第１のセラミックシート１２ａには、複数の長辺部１１ａとこの複数の長辺部１１ａ間を結ぶ複数の短辺部１１ｂからなるメアンダ状に構成されたインダクタ導体１１を形成し、そして前記第１〜第９のセラミックシート１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１２ｉを焼成することにより、図４に示すように、複数の長辺部１１ａとこの複数の長辺部１１ａ間を結ぶ複数の短辺部１１ｂからなるメアンダ状に構成されたインダクタ導体１１を内部に形成したセラミック焼結体１２を得ている。また、前記インダクタ導体１１の両端はセラミック焼結体１２の両端部に引き出して形成し、そして、このセラミック焼結体１２の両端部には、図３、図４に示すようにインダクタ導体１１と電気的に接続される外部電極１３，１４を設けている。
【００２７】
上記したような構成とすることにより、通常の使用時には図７に示す等価回路のようにインダクタ導体１，１１だけが動き、そして静電気等の高電圧の印加時には、図８に示す等価回路のようにインダクタ導体１，１１とバリスタ材料からなるセラミック焼結体３，１２が並列に接続された回路になって、バリスタ材料からなるセラミック焼結体３，１２のインピーダンスが著しく低下するのに対し、静電気の波頭部は高周波であることからインダクタ導体１，１１のインピーダンスは相対的に大きくなるため、電流はインダクタ導体１，１１とバリスタ材料からなるセラミック焼結体３，１２の双方にバイパスすることになり、これにより、静電気の吸収効果が向上するものである。
【００２８】
続いて、本発明の実施の形態１、２における静電気対策部品の製造方法および静電気に対する抑制効果について説明する。
【００２９】
まず、ＺｎＯを主成分とし、かつ添加物として少なくともＢｉ2Ｏ3を０．０１〜５ｍｏｌ％、Ｃｏ3Ｏ4を０．０１〜５ｍｏｌ％含むセラミック粉末にブチラール樹脂等のバインダ、フタル酸ジブチル等の可塑剤、酢酸ブチル等の溶剤を適量加えたものをボールミルで混合、分散させてスラリーを作製した。このスラリーをドクターブレード法等によりシート状に成形し、１５〜５０μｍの厚みのセラミック生シートを作製した。
【００３０】
次に、図５における第１〜第９のセラミックシート３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３ｉと、図６における第１〜第９のセラミックシート１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１２ｉを次のようにして準備した。まず、インダクタ導体１，１１を形成しないセラミックシート３ｆ，３ｇ，３ｈ，３ｉおよび１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１２ｉは上記したセラミック生シートをそのまま用いた。
【００３１】
そして、図５におけるインダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅを形成するセラミックシート３ａ，３ｂ，３ｃ，３ｄ，３ｅは、まず、上記したセラミック生シートに５０〜３００μｍの穴径でビアホールを形成し、そしてこのビアホールにＡｇ等の金属粉末と有機ビヒクル、有機溶剤とからなる導体ペーストを充填してビア導体２ａ，２ｂ，２ｃ，２ｄを形成し、さらにこのセラミック生シート上に、前記ビア導体２ａ，２ｂ，２ｃ，２ｄと電気的に接続されるインダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅを構成する幅２５〜２００μｍの導体パターンを印刷形成して準備した。
【００３２】
一方、図６におけるインダクタ導体１１を形成するセラミックシート１２ａは、上記したセラミック生シート上に、インダクタ導体１１を構成する幅２５〜２００μｍの導体パターンを複数の長辺部１１ａとこの複数の長辺部１１ａ間を結ぶ複数の短辺部１１ｂからなるメアンダ状に印刷形成して準備した。
【００３３】
次に、上記したそれぞれのセラミックシートを用いて大判の積層体ブロックを得る場合、本発明の実施の形態１においては、図５に示すように、まず、第８のセラミックシート３ｈと第９のセラミックシート３ｉを積層し、そして、この上に、インダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅを有する第１〜第５のセラミックシート３ａ〜３ｅを積層し、さらにこの上に、第６のセラミックシート３ｆと第７のセラミックシート３ｇを積層し、そしてこれらを５００ｋｇ／ｃｍ2で加圧して大判の積層体ブロックを得た。
【００３４】
一方、本発明の実施の形態２においては、図６に示すように、まず、第６〜第９のセラミックシート１２ｆ〜１２ｉを積層し、そして、この上に、インダクタ導体１１を有する第１のセラミックシート１２ａを積層し、さらにこの上に、第２〜第５のセラミックシート１２ｂ〜１２ｅを積層し、そしてこれらを５００ｋｇ／ｃｍ2で加圧して大判の積層体ブロックを得た。
【００３５】
なお、図５は本発明の実施の形態１における静電気対策部品の製造方法を説明するための模式分解斜視図を示したものであり、また、図６は本発明の実施の形態２における静電気対策部品の製造方法を説明するための模式分解斜視図を示したものであるが、これらは大判のセラミックシートを所望の寸法に切断分離して個片化した後の状態を示したものであり、そしてこの個片化する前の状態は、図５においては印刷形成したインダクタ導体１ａ，１ｂ，１ｃ，１ｄ，１ｅが、また図６においては印刷形成したインダクタ導体１１が、所望の寸法に切断分離した際に図５または図６に示した形状となるように、図５または図６に示した形状を多数個縦横に配列したパターン形状の大判のセラミックシートを複数用い、そしてこれらを積層し、その後、この積層した複数の大判のセラミックシートを５００ｋｇ／ｃｍ2で加圧して大判の積層体ブロックを得ているものである。
【００３６】
次に、上記大判の積層体ブロックを所望の寸法に切断分離して、個片化された積層体を得た。そしてこの個片化された積層体を、２００〜７００℃で熱処理しバインダを除去した後、９００〜１２００℃で０．５〜５時間焼成し、図２に示すようなセラミック焼結体３および図４に示すようなセラミック焼結体１２を得た。
【００３７】
そして最後に、本発明の実施の形態１におけるセラミック焼結体３および本発明の実施の形態２におけるセラミック焼結体１２の両端面にＡｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ等の金属粉末と有機ビヒクル、適量のガラスフリットからなるペーストを塗布し、かつ乾燥させ、さらに５００〜９００℃で焼き付けを行うことにより外部電極４，５および１３，１４を形成して本発明の実施の形態１、２における静電気対策部品の完成品をそれぞれ作製した。
【００３８】
続いて、上記のようにして作製した本発明の実施の形態１における静電気対策部品および本発明の実施の形態２における静電気対策部品について、静電気試験を行い評価した。また、比較のために、従来のインダクタについても同様の静電気試験を行い評価した。
【００３９】
静電気試験は、図９に示す静電気試験回路により行った。この図９において、２１は直流電源、２２は抵抗、２３はスイッチ、２４は容量ボックス、２５はスイッチ、２６は抵抗、２７は信号ライン、２８はグランドライン、２９は評価試料、３０は被保護機器である。そしてこの図９において、スイッチ２３を閉じて直流電源２１より所定の電圧（２〜８ｋＶ）を印加すると、静電容量１５０ｐＦの容量ボックス２４に電荷がチャージされる。その後、スイッチ２３を開放するとともに、次のスイッチ２５を閉じると、容量ボックス２４にチャージされた電荷が静電気パルスとして抵抗２６を介して信号ライン２７より被保護機器３０に印加されるものである。この場合、静電気対策部品は評価試料２９として、被保護機器３０が接続される信号ライン２７とグランドライン２８間に接続した。
【００４０】
そして静電気パルスを印加した時の被保護機器３０の直前の信号ライン２７とグランドライン２８間の電圧波形を測定することにより、静電気パルスをバイパスさせて被保護機器３０に印加される電圧を抑制する結果、つまり、評価試料２９である静電気対策部品の静電気パルスに対する吸収抑制効果を評価した。
【００４１】
図１０、図１１、図１２は上記した図９の静電気試験回路において被保護機器３０に印加される電圧波形図の一例を示したもので、図１０は評価試料２９として静電気対策部品を信号ライン２７とグランドライン２８間に設けていない場合の電圧波形図、すなわち図９の静電気試験回路において被保護機器３０に印加される静電気パルスの電圧波形図を示す。図１１は図９の静電気試験回路において評価試料２９として従来のインダクタを信号ライン２７とグランドライン２８間に接続した場合の被保護機器３０に印加される電圧波形図を示す。図１２は図９の静電気試験回路において評価試料２９として本発明の実施の形態１、２における静電気対策部品を信号ライン２７とグランドライン２８間に接続した場合の被保護機器３０に印加される電圧波形図を示す。
【００４２】
評価試料２９として従来のインダクタを信号ライン２７とグランドライン２８間に接続した場合には、図１１の電圧波形図に示すように、波形の立ち上がり部の電圧の抑制効果が小さいため、被保護機器３０へかかる電圧は高いが、数十ナノ秒後にはグランドライン２８側にバイパスさせて被保護機器３０にかかる電圧を弱めていることがわかる。これは、従来のインダクタにおいては、インピーダンスが高周波領域で高いため、数百ＭＨｚ程度の高周波の静電気波形に対しては特に立ち上がり部でバイパスさせて吸収抑制することができないためであると考えられる。
【００４３】
これに対し、評価試料２９として本発明の実施の形態１、２における静電気対策部品を信号ライン２７とグランドライン２８間に接続した場合には、図１２の電圧波形図に示すように、従来のインダクタで対策した図１１に示す静電気波形に比べて静電気の抑制電圧が低いことがわかる。これは本発明の実施の形態１、２における静電気対策部品を用いた場合は、静電気印加時にはインダクタ導体とバリスタ材料からなるセラミック焼結体とが並列に接続された回路となるため、図１２に示したように静電気の立ち上がり部ではインダクタ導体中よりもバリスタ材料からなるセラミック焼結体中の方がインピーダンスは低く、そしてそのインピーダンス比に応じて分流するため、従来のインダクタを用いた場合よりも静電気の抑制電圧は低くなるものである。
【００４４】
（表１）は、上記した静電気試験により、本発明の実施の形態１、２における静電気対策部品の静電気パルスに対する吸収抑制効果を評価した結果について、従来のインダクタの評価結果とともに示したものである。
【００４５】
【表１】
2006245368.tif 000003
【００４６】
（表１）における従来のインダクタと本発明の実施の形態１、２における静電気対策部品は、測定周波数が１００ＭＨｚにおいてインダクタンスが１０ｎＨになるように試作した。また素子設計はインダクタのｎターン目と（ｎ＋１）ターン目の間のバリスタ層が５０μｍになるように設計し、ターン数は５ターン（実際は５．５ターン）とした。
【００４７】
評価は、図９に示す静電気試験回路により印加される静電気パルスの電圧（図１０に示すＶｐｐ）を、２ｋＶ，４ｋＶ，８ｋＶと電圧を変えて印加し、それぞれの部品を評価試料２９として接続した場合の被保護機器３０に印加される電圧波形を測定し、この電圧波形の電圧の最大値をＶｐ、印加後５０ナノ秒後の電圧をＶ50として、その抑制効果を評価した。
【００４８】
（表１）に示すように、本発明の実施の形態１、２における静電気対策部品は、従来のインダクタに比べ、電圧波形の電圧の最大値Ｖｐが極めて小さいため、静電気パルスに対する抑制効果は大きく、被保護機器３０に対する保護効果が大きいことがわかる。
【００４９】
次に、本発明の実施の形態１、２における静電気対策部品の特性とその静電気パルスに対する吸収抑制効果の関係を評価した結果について具体的に説明する。
【００５０】
（表２）は本発明の実施の形態１における静電気対策部品のように、インダクタ導体を図２に示すようにスパイラル状に形成した際のｎターン目と（ｎ＋１）ターン目の間のバリスタ材料からなるセラミックシートの厚み（距離Ａ）を変えた時の静電気８ｋＶ印加時の抑制電圧を示したもので、ターン数は５ターンとし、かつインダクタンスは１０ｎＨになるように作製したものを評価した。
【００５１】
【表２】
2006245368.tif 000004
【００５２】
（表２）から明らかなように、バリスタ材料からなるセラミックシートの厚み（距離Ａ）を厚くすると、静電気８ｋＶ印加時の抑制電圧は高くなるもので、厚み（距離Ａ）が１２５μｍになると、（表１）における従来のインダクタと静電気８ｋＶ印加時の抑制電圧値はほとんど変わらなくなっていることがわかる。これはバリスタ材料からなるセラミックシートのインピーダンスがインダクタ導体間の厚みに比例するためで、インダクタ導体のインピーダンスよりもバリスタ材料からなるセラミックシートのインピーダンスが高くなったことを意味するものである。これにより、バリスタ材料からなるセラミックシート側にはバイパスしなくなるため、従来のインダクタの抑制電圧と同じ値になったと考えられる。このことから、インダクタ導体間のバリスタ材料からなるセラミックシートの厚み（距離Ａ）は１００μｍ以下にするのが望ましい。
【００５３】
（表３）は本発明の実施の形態２における静電気対策部品のように、インダクタ導体をメアンダ状に形成した際のｎ回目の長辺部と（ｎ＋１）回目の長辺部の間のバリスタ材料からなるセラミックシートの厚み（距離Ａ）を変えた時の静電気８ｋＶ印加時の抑制電圧を示したものである。
【００５４】
【表３】
2006245368.tif 000005
【００５５】
（表３）から明らかなように、インダクタ導体をメアンダ状に形成した場合においても、（表２）で示したインダクタ導体をスパイラル状に形成した場合とほぼ同様の結果を示すものであり、このことからも、インダクタ導体間のバリスタ材料からなるセラミックシートの厚み（距離Ａ）は１００μｍ以下にするのが望ましい。
【００５６】
（表４）はインダクタ導体をスパイラル状に形成した際のターン数を変えた時の静電気８ｋＶ印加時の抑制電圧を示したもので、インダクタ導体間のバリスタ材料からなるセラミックシートの厚みは５０μｍ、インダクタンスは１０ｎＨになるようにインダクタ導体の厚みを調整して作製したものを評価した。
【００５７】
【表４】
2006245368.tif 000006
【００５８】
（表４）から明らかなように、ターン数を増やせば増やすほど、静電気８ｋＶ印加時の抑制電圧は高くなっているもので、これはバリスタ材料からなるセラミックシートの厚みがターン数の増加に従って厚くなるため、バリスタ材料からなるセラミックシートでの抑制電圧が高くなるからである。この抑制効果から考えると、ターン数は１０ターン以下にするのが望ましい。
【００５９】
（表５）はインダクタ導体をメアンダ状に形成した際の直線部の数ｎと静電気８ｋＶ印加時の抑制電圧を示したものである。
【００６０】
【表５】
2006245368.tif 000007
【００６１】
（表５）から明らかなように、インダクタ導体をメアンダ状に形成した場合においても、（表４）で示したインダクタ導体をスパイラル状に形成した場合とほぼ同様の結果を示すものであり、このことからも、直線部の数ｎは１０以下にするのが望ましい。
【００６２】
なお、上記本発明の実施の形態１、２においては、セラミック焼結体３，１２を構成するバリスタ特性を有するバリスタ材料として、ＺｎＯを主成分とするセラミック材料を用いているが、これと同等の特性が出るのであれば、ＳｉＣ等の他の材料を用いても構わないものである。
【００６３】
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項９に記載の発明について説明する。
【００６４】
図１４は本発明の実施の形態３における静電気対策部品の斜視図、図１５は同静電気対策部品の一部断面正面図を示したもので、この図１４、図１５において、３１はインダクタ導体で、このインダクタ導体３１はバリスタ特性を有するバリスタ材料により構成されたセラミック焼結体３２の外表面に螺旋状に設けられているものである。そして、前記セラミック焼結体３２の両端部には前記インダクタ導体２１と電気的に接続される外部電極３３，３４を設けているものである。
【００６５】
上記した本発明の実施の形態３における静電気対策部品は、バリスタ特性を有するバリスタ材料により構成されたセラミック焼結体３２の外表面にインダクタ導体３１が設けられているため、前述した本発明の実施の形態１、２における静電気対策部品と同様に、インダクタを構成するインダクタ導体３１の間をバリスタ材料からなるセラミック焼結体３２が占めることになり、これにより、インダクタとバリスタの双方が静電気に対して機器の電気回路に印加される電圧を抑制する効果を発揮し得るものである。また、前記インダクタ導体３１はセラミック焼結体３２の外表面に螺旋状に設けているため、インダクタンス特性の調整も容易となり、かつ高精度の特性を有するものが得られるものである。
【００６６】
続いて、本発明の実施の形態３における静電気対策部品の製造方法および静電気に対する抑制効果について説明する。
【００６７】
まず、前述した本発明の実施の形態１、２においてセラミック生シートを作製したと同様に、セラミック生シートを作製し、そしてこのセラミック生シートを複数積層することにより積層体ブロックを作製し、その後、この積層体ブロックを所望の寸法に切断分離して個片化された積層体を作製し、そしてこの個片化された積層体を熱処理してバインダを除去した後、焼成を行って、バリスタ材料からなるセラミック焼結体３２を作製した。
【００６８】
次に、このセラミック焼結体３２の外表面全体に乾式メッキ法、無電解メッキ法等を用いてＡｇ，ＮｉあるいはＣｕ等の下地膜を０．５〜５μｍ形成し、その後、電解メッキ法を用いてＡｇの金属膜を３０〜５０μｍ形成した。
【００６９】
次に、レーザートリミング装置を用いて、セラミック焼結体３２の外表面全体に形成した金属膜にレーザーを照射することにより、金属膜を部分的に除去して、螺旋状にインダクタ導体３１を形成した。この場合、除去幅を５〜５０μｍ、残存させる導体部の幅を５〜５０μｍとして螺旋状にインダクタ導体３１を形成した。
【００７０】
次に、前述したレーザー照射により不安定相になったセラミック焼結体３２におけるインダクタ導体３１間のセラミックを安定化させるために５００〜９００℃で熱処理して、本発明の実施の形態３における静電気対策部品を得た。
【００７１】
上記したインダクタ導体３１は、セラミック焼結体３２の外表面に形成した金属膜をトリミングして形成するようにしているため、インダクタンス値を測定しながら形成することができ、これにより、インダクタンスのバラツキが小さい極めて高精度の特性が得られうものである。さらに、バリスタの特性に応じてインダクタンス値を微調整して形成できるため、良品率が向上するものである。
【００７２】
次に、本発明の実施の形態３における静電気対策部品について、静電気パルスに対する抑制効果を評価した結果について説明する。この場合、評価に供した本発明の実施の形態３における静電気対策部品は、インダクタンスが１０ｎＨのものを試料とした。
【００７３】
本発明の実施の形態３における静電気対策部品の評価は、前述した本発明の実施の形態１、２で説明した静電気試験と同様に実施し、その評価結果を本発明の実施の形態１、２における静電気対策部品の静電気パルスに対する吸収抑制効果を評価した結果とあわせて（表１）に示した。
【００７４】
（表１）から明らかなように、本発明の実施の形態３における静電気対策部品は、本発明の実施の形態１、２における静電気対策部品と同様に、従来のバリスタや従来のインダクタを単独で用いた場合に比べ、電圧波形の電圧の最大値Ｖｐが小さくなっているため、静電気パルスに対する抑制効果は大きいもので、被保護機器３０に対する保護効果が大きいことがわかる。
【００７５】
また、本発明の実施の形態３における静電気対策部品においても、インダクタ導体３１のｎターン目と（ｎ＋１）ターン目の間のバリスタ材料からなるセラミック焼結体３２の厚み（距離Ａ）は、上記した本発明の実施の形態１、２における静電気対策部品と同様、（表２）からも明らかなように、厚み（距離Ａ）が厚いほど静電気８ｋＶ印加時の抑制電圧は高くなるため、１００μｍ以下にするのが望ましい。
【００７６】
そしてまたターン数に関しても、上記した本発明の実施の形態１、２における静電気対策部品と同様、（表４）からも明らかなように、ターン数を増やせば増やすほど、静電気８ｋＶ印加時の抑制電圧は高くなるため、１０ターン以下が望ましいものである。
【００７７】
なお、上記本発明の実施の形態３においては、セラミック焼結体３２の外表面全体に金属膜を形成してインダクタ導体３１を形成することにより、外部電極３３，３４は改めて形成していなかったが、セラミック焼結体３２の外表面全体に金属膜を形成してインダクタ導体３１を形成した後に、外部電極３３，３４を形成しても良く、また、外部電極３３，３４を塗布焼付けして形成した後に、セラミック焼結体３２の外表面全体に金属膜を形成してインダクタ導体３１を形成しても良いものである。
【００７８】
また、上記本発明の実施の形態３においては、インダクタ導体３１を構成する金属膜の表面には特に処理を施していないが、エポキシ樹脂等のオーバーコートを施すことにより、さらに高い耐候性、信頼性を得ることができるものである。
【００７９】
そしてまた、本発明の実施の形態３においても、上記した本発明の実施の形態１、２と同様、セラミック焼結体３２を構成するバリスタ特性を有するバリスタ材料としては、ＺｎＯを主成分とするセラミック材料を用いているが、これと同等の特性が出るのであれば、ＳｉＣ等の他の材料を用いても構わないものである。また、バリスタ材料の形成においては、上記したものと同等の特性が確保できるのであればセラミック焼結体である必要はなく、例えばバリスタ粉末を硬化性樹脂成分と混合した後、これをインダクタ導体間に充填する等の方法で形成しても良いものである。
【産業上の利用可能性】
【００８０】
本発明にかかる静電気対策部品は、インダクタ導体と、このインダクタ導体と直接接触するように構成され、かつバリスタ特性を有するバリスタ材料からなるセラミック焼結体とを備えた構成としているため、インダクタ導体による静電気吸収効果とインダクタ導体間のバリスタ材料からなるセラミック焼結体による静電気吸収効果の複合的な効果を有するもので、特に携帯電話等の高周波回路において効果的な静電気対策を行うことが可能となるものである。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態１における静電気対策部品の斜視図
【図２】図１のＡ−Ａ線断面図
【図３】本発明の実施の形態２における静電気対策部品の斜視図
【図４】図３のＢ−Ｂ線断面図
【図５】本発明の実施の形態１における静電気対策部品の製造方法を説明するための模式分解斜視図
【図６】本発明の実施の形態２における静電気対策部品の製造方法を説明するための模式分解斜視図
【図７】本発明の実施の形態１、２における静電気対策部品の通常時の等価回路図
【図８】本発明の実施の形態１、２における静電気対策部品の静電気印加時の等価回路図
【図９】本発明の実施の形態１、２における静電気対策部品の静電気試験回路図
【図１０】同静電気試験回路により印加される静電気パルスの電圧波形図
【図１１】同静電気試験回路において従来のインダクタを接続した場合の被保護機器に印加される電圧波形図
【図１２】同静電気試験回路において本発明の実施の形態１、２における静電気対策部品を接続した場合の被保護機器に印加される電圧波形図
【図１３】本発明の実施の形態１、２における静電気対策部品に静電気電流が流れる場合の経路を示す模式図
【図１４】本発明の実施の形態３における静電気対策部品の斜視図
【図１５】同静電気対策部品の一部断面正面図
【符号の説明】
【００８２】
１  インダクタ導体
１ａ〜１ｅ  インダクタ導体
３  セラミック焼結体
３ａ〜３ｉ  第１〜第９のセラミックシート
１１  インダクタ導体
１１ａ  長辺部
１１ｂ  短辺部
１２  セラミック焼結体
１２ａ〜１２ｉ  第１〜第９のセラミックシート
３１  インダクタ導体
３２  セラミック焼結体
【図１】
2006245368.tif 000008
【図２】
2006245368.tif 000009
【図３】
2006245368.tif 000010
【図４】
2006245368.tif 000011
【図５】
2006245368.tif 000012
【図６】
2006245368.tif 000013
【図７】
2006245368.tif 000014
【図８】
2006245368.tif 000015
【図９】
2006245368.tif 000016
【図１０】
2006245368.tif 000017
【図１１】
2006245368.tif 000018
【図１２】
2006245368.tif 000019
【図１３】
2006245368.tif 000020
【図１４】
2006245368.tif 000021
【図１５】
2006245368.tif 000022