(57)【要約】【課題】高速処理を実現することができる光メモリを提供する。【解決手段】光信号ＯＳと光クロック信号ＯＣＳによりキャリア発生層１４２で生成されたキャリアのうち、電子は、第１ｎ型領域１４１に保持される。この電子は、ゲート電極１５２に対する電圧印加により、第２ｎ型領域１６１に移動し、キャリア結合層１６２において第２電極１６３から供給される正孔と結合し、再生光信号ＲＯＳが発光する。このように、第１電極１４４および第２電極１６３に対するバイアス印加およびゲート電極１５２に対する電圧印加のみで光信号ＯＳの保持および再生ができ、従来のように制御回路を必要とする記憶装置を必要としないので、結果として、信号処理を高速に行うことできる。【選択図】  図２
2006344261.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなる第１の光導波路と、
この第１の光導波路と交差する少なくとも１つの第２の光導波路と、
前記第１の光導波路と前記第２の光導波路とが交わる交差領域と電気的に接続され、この交差領域内で前記第１の光導波路および前記第２の光導波路それぞれを伝播する光信号により発生したキャリアを保持するキャリア保持部と、
このキャリア保持部に保持されたキャリアから光信号を生成する光生成部と、
前記キャリア保持部に保持されたキャリアの前記光生成部への移動を制御する制御電極と
を備えたことを特徴とする光メモリ。
【請求項２】
前記キャリアは、前記第１の光導波路を伝播する第１の光パルス信号と、前記第２の光導波路を伝播する第２の光パルス信号とを前記交差領域内において衝突させることにより生成される
ことを特徴とする請求項１記載の光メモリ。
【請求項３】
前記キャリアは、半導体中の多光子吸収過程により生成される
ことを特徴とする請求項２記載の光メモリ。
【請求項４】
前記第２の光パルス信号の波長は、前記第１の光パルス信号に対して共鳴多光子吸収の条件を満足する
ことを特徴とする請求項２記載の光メモリ。
【請求項５】
前記第１および前記第２の光導波路は、間接遷移型のバンド構造を有する材料から構成される
ことを特徴とする請求項１または２記載の光メモリ。
【請求項６】
前記キャリア保持部は、前記交差領域内において生成された電子および正孔のうち何れか一方を保持する
ことを特徴とする請求項１乃至５の何れか１項に記載の光メモリ。
【請求項７】
前記キャリア保持部は、前記交差領域に隣接して設けられた不純物半導体領域から構成される
ことを特徴とする請求項１または２記載の光メモリ。
【請求項８】
前記第１および第２の光導波路は、半導体基板上に形成されており、
前記キャリア保持部は、前記半導体基板に選択的に形成されたｐ型またはｎ型の半導体領域であり、
前記制御電極は、前記半導体基板表面に前記キャリア保持部と前記光生成部とを電気的に接続する反転キャリア伝播路を形成する
ことを特徴とする請求項１または２記載の光メモリ。
【請求項９】
前記キャリア保持部は、トンネル絶縁層により前記光生成部と隔てられたｐ型またはｎ型の半導体領域であり、
前記制御電極は、トンネリングにより前記キャリアを前記キャリア保持部から前記光生成部に移動させる
ことを特徴とする請求項１または２記載の光メモリ。
【請求項１０】
前記光生成部は、二重ヘテロ接合からなるキャリア閉じ込め構造を有する
ことを特徴とする請求項１または２記載の光メモリ。
【請求項１１】
前記光生成部は、半導体と金属とに挟まれたトンネル絶縁層を有する
ことを特徴とする請求項１または２記載の光メモリ。
【請求項１２】
前記光生成部は、半導体と金属とに挟まれた領域に発光性媒質を挿入した構造を有する
ことを特徴とする請求項１または２記載の光メモリ。
【請求項１３】
前記光生成部において生成された光を伝播させる第３の光導波路をさらに備え、
前記光生成部は、前記第３の光導波路内に埋め込まれた半導体からなる粒子を備え、前記粒子の前記第３の光導波路の長手方向の長さが前記半導体のバルクにおける電子波長の高々１０倍である
ことを特徴とする請求項１または２記載の光メモリ。
【請求項１４】
前記第２の光導波路は、隣り合う前記第２の光導波路と所定の間隔で略平行に配設され、
前記第２の光パルス信号は、他の前記光導波路を伝播する第２の光パルス信号と同時に前記交差領域において前記第１の光パルス信号と衝突する
ことを特徴とする請求項１または２記載の光メモリ。
【請求項１５】
前記制御電極に接続され、前記光生成部に任意の速度で光信号を生成させる回路部をさらに備える
ことを特徴とする請求項１または２記載の光メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号の記憶および再生を行う光メモリに関するものである。
【背景技術】
【０００２】
１００Gbpsを超える超高速光信号とこの信号処理に関する技術は、情報通信システムの性能を向上させる重要な基盤技術である。デジタル光信号のフォーマットは、大別してＮＲＺ(Non-Return-to-Zero)とＲＺ(Return-to-Zero)という二つのフォーマットがあるが、信号速度限界の向上やＳＮＲ(Signal to Noise Ratio)の向上という点では、ＲＺフォーマットが有利である。このため、従来よりＲＺフォーマットによる超高速光伝送法の検討が数多くなされてきた。
【０００３】
従来より光信号の信号処理には、光信号を電気信号に変換し、この電気信号からなるデータ信号の一部を一時記憶して加工した後、再び光信号を再生することが必要である。データ信号の一時記憶や加工は、電子回路においては、例えばＳＲＡＭ(Static Random Access Memory)などの電子メモリを用いて行われる。この電子メモリでは、電子をメモリセル内に捕獲することにより、データ信号の記憶を行う。図１３に従来の電子メモリの回路構成を示す。
【０００４】
図１３に示すように、電子メモリは、コンデンサを有するキャリア蓄積領域Ｃと、このキャリア蓄積部Ｃを挟むように設けられた二つのトランジスタＴ１，Ｔ２とから構成される。このような電子メモリは、メモリセルの選択と、キャリア蓄積領域Ｃとビット線ＢＬおよびワード線ＷＬとの接続を、おのおのゲート制御線ＧＬ１およびＧＬ２により行う。具体的には、書き込みは、ビット線ＢＬがＯＦＦのときに、書き込み電源線ＰＬに電圧を印加することよりキャリア蓄積領域Ｃの浮遊ゲート１０８に電子をトンネルにより輸送して蓄積する。これによって、データを記憶することができる。一方、読み出しは、ビット線ＢＬをＯＮにして蓄積されたデータを読み出すことにより行われる。この読み出しは、適当な制御ゲートのバイアス下でワード線ＷＬとビット線ＢＬの間を伝播する電気パルスを識別することにより行う。このような電子メモリの素子構造の詳細を図１４に示す。図１４は、メモリセルの詳細な断面図である。
【０００５】
メモリ１００は、ｐ型半導体基板１０１と、このｐ型半導体基板１０１上にそれぞれ離間して形成され例えばＰなどの不純物が導入された第１〜４ｎ型領域１０２〜１０５を有する。ここで、第１ｎ型領域上にはビット線ＢＬ、第４ｎ型領域１０５上にはワード線ＷＬがそれぞれ形成されている。
【０００６】
また、第１ｎ型領域１０２、ｐ型半導体基板１０１および第２ｎ型領域１０３上には第１絶縁層１０６が形成されている。これにより、ｐ型半導体基板１０１、第１ｎ型領域１０２、第２ｎ型領域１０３および第１絶縁層１０６からなるトランジスタＴ１が構成される。なお、第１絶縁層１０６上にはゲート制御線ＧＬ１が形成されている。
【０００７】
また、第２ｎ型領域１０３、ｐ型半導体基板１０１および第３ｎ型領域１０４上には第２絶縁層１０７、この第２絶縁層１０７上には浮遊ゲート１０８、この浮遊ゲート１０８上には絶縁膜１０９がそれぞれ形成されている。これにより、ｐ型半導体基板１０１、第２ｎ型領域１０３、第３ｎ型領域１０４、第２絶縁層１０７、浮遊ゲート１０８および絶縁膜１０９からなるキャリア蓄積領域Ｃが形成される。なお、絶縁膜１０９上には書き込み電源線ＰＬが形成されている。
【０００８】
また、第３ｎ型領域１０４、ｐ型半導体基板１０１および第４ｎ型領域１０５上には第３絶縁層１１０が形成されている。これにより、ｐ型半導体基板１０１、第３ｎ型領域１０４、第４ｎ型領域１０５および第３絶縁層１１０からなるトランジスタＴ１が構成される。なお、第３絶縁層１１０上にはゲート制御線ＧＬ２がそれぞれ形成されている。
【０００９】
ここで、トランジスタＴ１，Ｔ２は、第１，３絶縁層１０６，１１０を介して書き込みゲート制御線ＧＬ１，ＧＬ２からの電圧を印加することにより生成されるｐ型半導体基板１０１表面の反転層によって、素子選択等のスイッチングを行う。また、キャリア蓄積領域Ｃは、書き込み電源線ＰＬから電圧を印加してｐ型半導体基板１０１表面に形成される反転層を介して浮遊ゲート１０８により電子を輸送することにより、データの蓄積を行う。
【００１０】
このようなメモリ１００では、適当なゲートの適当なバイアスの下にトランジスタＴ１，Ｔ２を制御して反転層による電子の伝達路を形成することにより、ビット線ＢＬおよびワード線ＷＬの間のチャネルを開き、キャリア蓄積領域Ｃを通過する電気パルスをセンシングすることによりデータを識別する。キャリア蓄積領域Ｃでは、一定のゲート電圧の下では、蓄積される電荷による分極により実効的な印加電圧が変化するので、反転層の電子密度も変化する。プローブパルスの高さは電子密度に依存するので、蓄積されたデータを識別することが可能となる。
【００１１】
一方、光信号処理の場合、ランダムアクセス可能な電子メモリのような光メモリを実現することはできない。これは、光またはフォトンを電子のように微小領域に局在させることができないことによる。ここで光の局在とは、光のエネルギー密度の高いところを局所的に形成するという意味ではなく、光そのものを凍結して光またはフォトンをある場所に局在化するという意味である。相対性理論により光を静止させることはできないので、電子メモリにおいて電子に施す操作と同様の操作をフォトンに対して行うことはできない。
【００１２】
このため、従来では、超高速の光信号処理を実現するために、図１５に示すような回路を構成していた。図１５は、従来の光メモリの回路構成を示す図である。光メモリ２００は、光信号を電気信号に変換するＰＤ(Photo Diode)２０１と、電気信号を光信号に変換するＬＤ(Laser Diode)等の発光素子２０２と、ＰＤ２０１から出力される電気信号のタイミングを抽出するタイミング抽出部２０３と、ＰＤ２０１から出力される電気信号からなるデータ信号をバスＢに入力する入出力インターフェース（Ｉ／Ｏ）２０４と、光信号処理回路のシステムクロックを生成するクロック生成部２０５と、データ信号を記憶するメモリ２０６と、光信号処理回路の動作制御を行うＣＰＵ２０７と、発光素子２０２の駆動信号を送出する入出力インターフェース（Ｉ／Ｏ）２０８と、このＩ／Ｏ２０８から入力された駆動信号に基づいて駆動電流を発光素子２０２に入力する電流源２０９とから構成される。このような光メモリ２００では、光信号をＰＤ２０１により電気信号に変換し、電子回路によるデータ記憶・加工を行った後、レーザダイオード等の発光素子２０２により光信号を再び再生する。
【００１３】
具体的には、光信号の検出は、ｐ型半導体とｎ型半導体の接合によりなるＰＩＮ型のＰＤ２０１により行う。このＰＤ２０１では、閉回路により光の吸収により発生するキャリア、すなわち、電子と正孔により光電流を発生させ、抵抗Ｒによりその電流を電圧に変換して光信号の検出を行っている（ＯＥ変換）。なお、キャリアを高速で移動させ、広い検出帯域を確保するため、逆バイアス電圧が印加される。
【００１４】
光信号を検出して得る電気信号からなるデータ信号は、一部がタイミング抽出部２０３に送出され、このタイミング抽出部２０３で抽出されたタイミングごとにＩ／Ｏ２０４およびバスＢを介してメモリ２０６に格納される。これら一連の記憶動作は、光信号のタイミングとシステムクロックとを管理するＣＰＵ２０７により行われる。
【００１５】
また、光信号の発生は、ＬＤ等からなる発光素子２０２により行われる。具体的には、ＣＰＵ２０７は、メモリ２０６に格納されたデータに基づいて電気信号の駆動信号を発生させ、Ｉ／Ｏ２０８を介して電流源２０９を制御してレーザ光を直接変調することにより、電気信号を光信号に変換する（ＥＯ変換）。
【００１６】
このようなＯＥ／ＥＯ変換による光信号の記憶のメリットは、光信号に基づくデータ信号を電子メモリに変換した段階でＣＰＵによるデータの加工が可能となること、光信号生成のタイミングと速度を任意に設定できること等が挙げられる。
【００１７】
【非特許文献１】Hiromitsu Kimura, et al.、Implementations of a DRAM-cell-based multiple-valued logic-in-memory circuits、IEICE Trans. Electron.,Vol. E85-C, No.11, pp.1814-1823、２００２
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上述したＯＥ／ＥＯ変換による従来の光メモリでは、電子回路における信号処理の速度に限界があるため、適用可能な信号速度が制限されるという問題があった。
【００１９】
電子回路の物理的限界自体は高く、３５０GHz程度のスイッチング速度域帯域が可能であることが理論的に指摘されている。また、ＰＤも広帯域化が進み、ＤＣ〜５０GHzの帯域を保証する素子も商用化されている。
【００２０】
ところが、実際の電子回路では、図１５に示した光メモリのように、データ信号をメモリ２０６に格納するためには、例えば、バスＢを介してＩ／Ｏ２０４を制御しながらメモリ２０６のアドレスを指定して、メモリ２０６の所定のセルにデータを書き込むといったＣＰＵ２０７による種々の処理が必要である。ＣＰＵ２０７の処理独度は、クロックやＳＲＡＭにより制限を受け、これが電子回路の処理速度の上限を規定している。特定の目的のみに限定した回路や、汎用ＣＰＵによらない専用のゲートアレイを用いた信号処理回路を用いた場合であっても、処理速度の制限を除去することはできない。このため、電子的な処理速度は、高々数GHzである。
【００２１】
そこで、本願発明は上述したような課題を解決するためになされたものであり、高速処理を実現することができる光メモリを提供することを目的とする。
【課題を解決するための手段】
【００２２】
上述したような課題を解決するために、本発明にかかる光メモリは、半導体からなる第１の光導波路と、この第１の光導波路と交差する少なくとも１つの第２の光導波路と、第１の光導波路と第２の光導波路とが交わる交差領域と電気的に接続され、この交差領域内で第１の光導波路および第２の光導波路それぞれを伝播する光信号により発生したキャリアを保持するキャリア保持部と、このキャリア保持部に保持されたキャリアから光信号を生成する光生成部と、キャリア保持部に保持されたキャリアの光生成部への移動を制御する制御電極とを備えたことを特徴とする。
【００２３】
上記光メモリにおいて、キャリアは、第１の光導波路を伝播する第１の光パルス信号と、第２の光導波路を伝播する第２の光パルス信号とを交差領域内において衝突させることにより生成されるようにしてもよい。
【００２４】
また、上記光メモリにおいて、キャリアは、半導体中の多光子吸収過程により生成されるようにしてもよい。また、第２の光パルス信号の波長は、第１の光パルス信号に対して共鳴多光子吸収の条件を満足するようにしてもよい。
【００２５】
また、上記光メモリにおいて、第１および第２の光導波路は、間接遷移型のバンド構造を有する材料から構成されるようにしてもよい。
【００２６】
また、上記光メモリにおいて、キャリア保持部は、交差領域内において生成された電子および正孔のうち何れか一方を保持するようにしてもよい。
【００２７】
また、上記光メモリにおいて、キャリア保持部は、交差領域に隣接して設けられた不純物半導体領域から構成されるようにしてもよい。
【００２８】
また、上記光メモリにおいて、第１および第２の光導波路は、半導体基板上に形成されており、キャリア保持部は、半導体基板に選択的に形成されたｐ型またはｎ型の半導体領域であり、制御電極は、半導体基板表面にキャリア保持部と光生成部とを電気的に接続する反転キャリア伝播路を形成するようにしてもよい。
【００２９】
また、上記光メモリにおいて、キャリア保持部は、トンネル絶縁層により光生成部と隔てられたｐ型またはｎ型の半導体領域であり、制御電極は、トンネリングによりキャリアをキャリア保持部から光生成部に移動させるようにしてもよい。
【００３０】
また、上記光メモリにおいて、光生成部は、二重ヘテロ接合からなるキャリア閉じ込め構造を有するようにしてもよい。
【００３１】
また、上記光メモリにおいて、光生成部は、半導体と金属とに挟まれたトンネル絶縁層を有するようにしてもよい。
【００３２】
また、上記光メモリにおいて、光生成部は、半導体と金属とに挟まれた領域に発光性媒質を挿入した構造を有するようにしてもよい。
【００３３】
また、上記光メモリにおいて、光生成部において生成された光を伝播させる第３の光導波路をさらに備え、光生成部は、第３の光導波路内に埋め込まれた半導体からなる粒子を備え、粒子の第３の光導波路の長手方向の長さが半導体のバルクにおける電子波長の高々１０倍であるようにしてもよい。
【００３４】
また、上記光メモリにおいて、第２の光導波路は、隣り合う第２の光導波路と所定の間隔で略平行に配設され、第２の光パルス信号は、他の光導波路を伝播する第２の光パルス信号と同時に交差領域において第１の光パルス信号と衝突するようにしてもよい。
【００３５】
また、上記光メモリにおいて、制御電極に接続され、光生成部に任意の速度で光信号を生成させる回路部をさらに備えるようにしてもよい。
【発明の効果】
【００３６】
本発明によれば、半導体からなる第１の光導波路と、この第１の光導波路と交差する少なくとも１つの第２の光導波路と、第１の光導波路と第２の光導波路とが交わる交差領域と電気的に接続され、この交差領域内で第１の光導波路および第２の光導波路それぞれを伝播する光信号により発生したキャリアを保持するキャリア保持部と、このキャリア保持部に保持されたキャリアから光信号を生成する光生成部と、キャリア保持部に保持されたキャリアの光生成部への移動を制御する制御電極とを備えることにより、制御回路を必要とする記憶装置を必要としないので、高速処理を実現することができる。
【発明を実施するための最良の形態】
【００３７】
［第１の実施の形態］
以下、図面を参照して本発明の第１の実施の形態について詳細に説明する。図１は、本実施の形態にかかる光メモリの構成を示す平面図、図２は、図１のI-I線断面図である。
【００３８】
本実施の形態にかかる光メモリ１は、絶縁基板１０と、この絶縁基板１０上において所定の方向に延在するように形成された第１の導波路１１と、絶縁基板１０上において第１の導波路１１と直交し、かつ、それぞれ所定間隔離間して形成された４本の第２の導波路１２と、絶縁基板１０上において第１の導波路１１と所定距離離間し、かつ、平面視略平行に形成された第３の導波路１３と、第１の導波路１１と第２の導波路１２とが直交する領域にそれぞれ形成された捕獲ユニット１４と、第１の導波路１１と第３の導波路１３の間の第２の導波路１２と対向する位置にそれぞれ形成された制御ユニット１５と、第３の導波路１３において制御ユニット１５と隣接する箇所にそれぞれ形成された結合ユニット１６と、入力されるトリガー信号ＴＳに基づいて、対応する制御ユニット１５に電圧を印加する遅延回路１７と、この遅延回路１７にトリガー信号ＴＳを入力することより光メモリ１の動作を制御する電気信号発生器１８とを備える。なお、結合領域１６には、Ｗヘテロ構造を有する半導体やＥＬ（Electro Luminescence）を挿入することにより後述する再生光信号ＲＯＳを発生させるようにしてもよい。
【００３９】
絶縁基板１０は、例えばＢなどのｐ型の不純物が導入されたＳｉからなる半導体の基板から構成される。この絶縁基板１０の上面には、この上面から絶縁基板１０に例えばＰなどのｎ型の不純物が導入された後述する第１，第２ｎ型半導体領域１４１，１６１が所定間隔離間して平面視略平行に形成されている。
【００４０】
第１の導波路１１は、半導体、特に間接遷移型の半導体、例えばＩｎＰＡｌＡｓ，ＧａＡｓ，ＧａＮ等の化合物半導体やＳｉ，Ｇｅ，ＳｉＧｅ等のIV族半導体から構成される半導体光導波路であり、外部から入力されるパルス状の光信号ＯＳを導波させる。
【００４１】
第２の導波路１２は、半導体、特に間接遷移型の半導体、例えばＩｎＰＡｌＡｓ，ＧａＡｓ，ＧａＮ等の化合物半導体やＳｉ，Ｇｅ，ＳｉＧｅ等のIV族半導体から構成される半導体光導波路であり、外部回路から入力されるパルス状の光クロック信号ＯＣＳを導波させる。第１の導波路１１の構成材料の屈折率はいずれも３〜４の範囲であり、光信号の伝播速度は約０．１ｍｍ／ｐｓである。この速度と信号速度にしたがって、第２の導波路の間隔が設定される。例えば、実効屈折率が３．０、伝播速度が１００Ｇｂｐｓの光信号の場合、第２の導波路１２の間隔は１ｍｍとなる。
【００４２】
第３の導波路１３は、半導体、例えばＩｎＰＡｌＡｓ，ＧａＡｓ，ＧａＮ等の化合物半導体やＳｉ，Ｇｅ，ＳｉＧｅ等のIV族半導体から構成される半導体光導波路であり、結合ユニット１６で生成された再生光信号ＲＯＳを導波させる。なお、第３の導波路１３には、周囲に形成されるクラッドより屈折率が高い材料であるならば、各種材料を用いることができる。
【００４３】
捕獲ユニット１４は、図２に示すように、絶縁基板１０の上面側に例えばＰなどのｎ型の不純物が導入された第１ｎ型領域１４１と、この第１ｎ型領域１４１上に形成された例えばＰなどのｎ型の不純物が導入された半導体層またはノンドープの半導体層からなるキャリア発生層１４２と、このキャリア発生層１４２上に形成された例えばＢなどのｐ型の不純物が導入された半導体層からなる第１ｐ型層１４３と、この第１ｐ型層１４３上に形成された金属などからなる第１電極１４４と、この第１電極１４４に接続された第１配線１４５とから構成される。ここで、キャリア発生層１４２は、図２を正面視した際、奥行き方向には第１の導波路１１，左側には第２の導波路１２が接続され領域から構成される。
【００４４】
制御ユニット１５は、図２に示すように、絶縁基板１０、第１ｎ型領域１４１および第２ｎ型領域１６１上に形成された例えばＳｉＯ2などからなるゲート絶縁膜１５１と、このゲート絶縁膜１５１上に形成された金属からなるゲート電極１５２とから構成される。
【００４５】
結合ユニット１６は、図２に示すように、絶縁基板１０の上面に形成された第２ｎ型領域１６１と、この第２ｎ型領域１６１上に形成された例えばＰなどのｎ型の不純物が導入された半導体層またはノンドープの半導体層からなるキャリア結合層１６２と、このキャリア結合層１６２上に形成された金属からなる第２電極１６３と、この第２電極１６３に接続された第２配線１６４とから構成される。ここで、第２ｎ型領域１６１は、例えば半導体レーザと同様の二重へテロ接合により形成してもよい。
【００４６】
遅延回路１７は、電気信号発生器１８からの指示に基づいてトリガー信号ＴＳを生成する回路からなり、対応する制御ユニット１５のゲート電極１５２に入力する。
電子信号発生器１８は、データ等を読み出すためのトリガー信号を生成する回路から構成される。
なお、遅延回路１７および電子信号発生器１８は、絶縁基板１０上に形成してもよく、絶縁基板１０以外の部分に形成するようにしてもよい。
【００４７】
次に、本実施の形態にかかる光メモリ１の動作について説明する。まず、外部回路から、第１の導波路１１に入力された光信号ＯＳと、第２の導波路１２に光クロック信号ＯＣＳとが第１の導波路１１と第２の導波路１２とが交差する領域における捕獲ユニット１４のキャリア発生層１４２で衝突すると、キャリアが発生する。
【００４８】
通常、光は、他の光と交差しても互いに作用を及ぼさない透明性という性質を有する。ところが、媒質中において光が交差した場合には、媒質の物質との相互作用による影響が生じる。例えば、媒質が半導体である場合には、光が媒質を吸収してキャリアが発生する。ここで、キャリアとは、電子と正孔の対である。
【００４９】
光のエネルギーがバンドギャップ以下となるような半導体では、線形の吸収過程がなく、導波路は透明である。しかし、光のエネルギーが半導体のバンドギャップを超えるときには、その吸収過程は線形であって、１光子を吸収して１対のキャリアを発生する。半導体中の光強度が著しく大きいときには、非線形光学効果による多光子吸収過程に基づき、キャリアが発生する。この吸収過程では、図３に示すように、同一の光の吸収のみならず、エネルギーが異なる二つの光子が同時に吸収される場合もある。このような吸収過程は、通常の導波路では、伝播損失を著しく増大させる要因であって望ましくない。本願は、上述したような非線形光学効果によりキャリアを発生させるものである。
【００５０】
光吸収により生成されたキャリアは、通常、再結合して再び光子を放出して消滅する。しかし、図４に示すように、価電子帯の頂点と伝導帯の底が一致しないバンド構造を有する半導体では、励起されたキャリアは散乱によりただちにバンド内を遷移してバンドの底に移動する。このため、間接遷移のみ許容されるキャリアの寿命は長くなる。
【００５１】
本発明では、上述したような光吸収により発生するキャリアを光信号の記憶に利用する。図５は、本実施の形態にかかる光メモリの概念を示す模式図である。上述したように、本実施の形態にかかる光メモリ１は、第１の導波路１１を伝播する光信号ＯＳと、第１の導波路１１と直交する第２の導波路１２を伝播する複数の光クロック信号ＯＣＳとを、キャリア発生層１４２で交差させる。光クロック信号ＯＣＳは光パルスからなり、光信号ＯＳのビット列に整合している。このため、第２の導波路１２を等間隔に並列配置して、光クロック信号ＯＣＳを一斉に光信号ＯＳに衝突させると、光信号ＯＳの１，０の状態に応じて、キャリア発生層１４２で非線形光学効果によりキャリアが発生する。このとき、例えば、光信号ＯＳのフォーマットをＲＺとし、「１」をパルス有り、「０」をパルスなしとすると、光信号ＯＳが１の状態のときにキャリア発生層１４２でキャリアが発生する。
【００５２】
キャリア発生層１４２で発生したキャリアは、第１電極１４４にバイアスを印加することにより第１ｎ型領域１４１および第２ｎ型領域１４３に移動する。これを、図６を参照して説明する。図６は、本実施の形態にかかる光メモリ１の構造とエネルギーの関係を模式的に表す図である。
【００５３】
光吸収により発生したキャリア、すなわち、電子と正孔は、バイアス印加のもとでそれぞれ第１ｎ型領域１４１と第１ｐ型層１４３とに分離される。具体的には、正孔は、第１ｐ型層１４３から第１電極１４４を介して外部に排出される。一方、電子は、第１ｎ型領域１４１に捕獲され、ゲート電極１５２下方の絶縁基板１０におけるポテンシャル障壁により第１ｎ型領域１４１に保持される。
【００５４】
したがって、図５に示すように、光信号ＯＳが「１」の状態に対応する捕獲ユニット１４の第１ｎ型領域１４１にのみ電子が捕獲されることとなる。
【００５５】
第１ｎ型領域１４１に電子が保持された状態において、制御ユニット１５のゲート電極１５２にゲート電圧が印加されると、第１ｎ型領域１４１に保持された電子は、結合ユニット１６に移動する。これを図７を参照して説明する。図７は、本実施の形態にかかる光メモリ１の構造を模式的に表す図である。
【００５６】
ゲート電極１５２下方の絶縁基板１０におけるポテンシャル障壁は、ゲート電極１５２により制御される。ゲート電極１５２に電圧を印加すると、ゲート電極１５２直下のｐ型半導体からなる絶縁基板１０に反転層が形成され、ｎ型のチャネルが出現する。このチャネルにより、二つのｎ型領域、すなわち第１ｎ型領域１４１と第２ｎ型領域１６１とが電気的に結合する。このように絶縁基板１０のポテンシャル障壁が除去されると、図７に示すように、第１ｎ型領域１４１に保持された電子は、第２電極１６３いバイアス電圧を印加することによって、さらにエネルギー準位の低くなった第２ｎ型領域１６１に移動する。この第２ｎ型領域１６１に移動した電子は、キャリア結合層１６２で第２電極１６３から供給される正孔と再結合し、光を発生する。この光は、再生光信号ＲＯＳとして第３の導波路１３を伝播し、この第３の導波路１３に接続された外部回路に導出される。
【００５７】
このように、本実施の形態によれば、第１〜第３の導波路１１〜１３、捕獲ユニット１４、制御ユニット１５および結合ユニット１６を設けることにより、光信号ＯＳの保持および再生ができる。このため、制御回路を必要とする記憶装置を必要としないので、結果として信号処理を高速に行うことできる。
【００５８】
上述したように、捕獲ユニット１４と結合ユニット１６は、ともにｐｎ接合により構成されており、トポロジカルにはｐｎｐｎｐのように縦列接続されている。捕獲ユニット１４におけるｐｎ接合は、印加電圧に対して逆方向である。このため、光吸収により発生した電子を除き捕獲ユニット１４外部から電子は供給されない。したがって、捕獲ユニット１４内を移動できるのは、キャリア発生層１４２で発生したキャリアである電子と正孔である。第１電極１４４にバイアスを印加することにより、電子は、第１ｎ型領域１４１に移動してそこに捕獲され、正孔は、第１ｐ型層１４３に移動し、第１電極１４４および第１配線１４５を介して外部回路に吸い出される。
【００５９】
一方、結合ユニット１６のｐｎ接合は、順方向であり、外部から正孔を注入することができる。したがって、捕獲ユニット１４と結合ユニット１６との間のチャネルが開くと、結合ユニット１６に移動した電子は、外部から注入された正孔と再結合する。このとき、結合ユニット１６には、捕獲ユニット１４以外からは電子が供給されない。このため、余分な発光が発生しないので、結果として、信号のＳＮＲの劣化を防ぐことができる。
【００６０】
なお、ゲート電極１５２への電圧印加は、電気信号発生器１８からのトリガー信号ＴＳに基づき遅延回路１７により行われる。この遅延回路１７は、各ゲート電極１５２にゲート電圧を印加するタイミングを制御することができる。これにより、任意のタイミングと速度をもつ再生光信号ＲＯＳを再生できる。
【００６１】
キャリア結合層１６２における再生光信号ＲＯＳの発光には、各種方法を用いることができる。本実施の形態では、電子の移動に伴って第１ｎ型領域１６１と第２電極１６３との間のポテンシャルの差を励起エネルギーとして利用するＥＬ（Electro Luminescence）発光素子を一例として示しているが、通常の二重へテロ構造を有する発光ダイオードやトンネル絶縁膜を利用した発光機構等を用いることもできる。
【００６２】
なお、本実施の形態では、第２の導波路１２を４本設けるようにしたが、第２の導波路１２の数量は４本に限定されず、適宜自由に設定することができる。
【００６３】
［第２の実施の形態］
次に、本発明の第２の実施の形態について詳細に説明する。図８は、本実施の形態にかかる光メモリの構成を示す要部断面図である。なお、本実施の形態において、上述した第１の実施の形態と同等の構成要素には、同じ名称および符号を付し適宜説明を省略する。
【００６４】
本実施の形態にかかる光メモリ２は、キャリア発生層２１と、このキャリア発生層２１上に形成されｎ型の不純物が導入された半導体層（第１ｎ型半導体層）２２と、この第１ｎ型半導体層２２上に形成されたトンネル絶縁膜２３と、このトンネル絶縁膜２３上に形成されｎ型の不純物が導入された半導体層（第２ｎ型半導体層）２４と、この第２ｎ型半導体層２４上に形成されたキャリア結合層２５と、このキャリア結合層２５上に形成されｐ型の不純物が導入された半導体層（第１ｐ型半導体層）２６と、この第１ｐ型半導体層２６上に形成された第１電極２７と、この第１電極２７に接続された第１配線２８とを有する。また、キャリア発生層２１の下に形成されｐ型の不純物が導入された半導体層（第２ｐ型半導体層２９）と、この第２ｐ型半導体層２９の下に形成された第２電極３０と、この第２電極３０に接続された第２配線３１とをさらに有する。
【００６５】
キャリア発生層２１は、例えばＰなどのｎ型の不純物が導入された半導体層またはノンドープの半導体層から構成される。このようなキャリア発生層２１には、上述した第１の実施の形態における第１の導波路１１と第２の導波路１２（図示せず）とが接続されており、それぞれから光信号ＯＳおよび光クロック信号ＯＣＳが入力され、キャリア発生層２１において交差する。
【００６６】
第１ｎ型半導体層２２は、キャリア発生層２１上に形成され例えばＰなどのｎ型の不純物が導入された半導体層である。
【００６７】
トンネル絶縁層２３は、第１ｎ型半導体層２２上に形成され例えばＢなどのｐ型の不純物が導入された半導層または絶縁層から構成される。
【００６８】
第２ｎ型半導体層２４は、トンネル絶縁層２３上に形成され例えばＰなどのｎ型の不純物が導入された半導体層から構成される。
【００６９】
キャリア結合層２５は、第２ｎ型半導体層２４上に形成され例えばＰなどのｎ型の不純物が導入された半導体層またはノンドープの半導体層から構成される。このようなキャリア結合層２５には、上述した第１の実施の形態における第３の導波路１３（図示せず）が接続されている。この第３の導波路１３は、キャリア結合層２５で再生された再生光信号ＲＯＳを伝播させる。
【００７０】
第１ｐ型半導体層２６は、キャリア結合層２５上に形成され例えばＢなどのｐ型の不純物が導入された半導体層から構成される。
【００７１】
第１電極２７は、第１ｐ型半導体層２６上に形成され金属から構成される。この第１電極２７には、第１配線２８が接続されている。この第１配線２８は、例えばバイアス印加を行う外部回路に接続される。
【００７２】
第２ｐ型半導体層２９は、キャリア発生層２１の下に形成され例えばＢなどの不純物が導入された半導体層から構成される。
【００７３】
第２電極３０は、第２ｐ型半導体層２９の下に形成され金属から構成される。この第２電極３０には、第２配線３１が接続されている。この第２配線３１は、例えばバイアス印加を行う外部回路に接続される。
【００７４】
次に、本実施の形態にかかる光メモリ１の動作について説明する。まず、外部回路から第１の導波路１１および第２の導波路１２に光信号ＯＳおよび光クロック信号ＯＣＳがそれぞれ入力されると、光信号ＯＳの状態に応じて光信号ＯＳと光クロック信号ＯＣＳがキャリア発生層２１において衝突し、キャリアが発生する。
【００７５】
キャリア発生層２１で発生したキャリアは、第１，２の電極２７，３０にバイアスを印加することにより移動する。これを、図９，１０を参照して説明する。図９，１０は、本実施の形態にかかるメモリ２の構造とエネルギーの関係を模式的に表す図である。
【００７６】
光吸収により発生したキャリア、すなわち、電子と正孔は、第１，２の電極２７，３０にバイアス電圧を印加することにより、それぞれ第１ｎ型半導体層２２と第２ｐ型半導体層２９に分離される。具体的には、正孔は、第２ｐ型半導体層２９から第２電極３０を介して第２配線３１から外部に排出される。一方、電子は、第１ｎ型半導体層２２に捕獲される。
【００７７】
このとき、第１，２電極２７，３０に印加されるバイアス電圧の値が低い場合、第１ｎ型半導体層２２に捕獲された電子は、図９に示すように、トンネル絶縁層２３のトンネル障壁によって第１ｎ型半導体層２２に閉じ込められる。
【００７８】
ここで、第１，２電極２７，３０に印加するバイアス電圧の値を高くすると、第１ｎ型半導体層２２に捕獲された電子は、図１０に示すように、トンネル絶縁層２３を通過して第２ｎ型半導体層２４に移動する。この第２ｎ型半導体層２４に移動した電子は、第１ｐ型半導体層２６に注入された正孔とキャリア結合層２５で再結合し、光を発生する。この光が、再生光信号ＲＯＳとして第３の導波路１３を伝播する。このとき、キャリア結合層２５には、第２ｎ型半導体層２４以外からは電子が供給されない。したがって、入力された光信号ＯＳ、すなわち第１ｎ型半導体層２２で捕獲された電子数に対応した光パルスが、再生光信号ＲＯＳとして出力されることになる。
【００７９】
このように、本実施の形態によれば、上述した構成を有することにより、光信号ＯＳの保持および再生ができるため、従来のように制御回路を必要とする記憶装置を必要としないので、結果として、信号処理を高速に行うことできる。
【００８０】
なお、本実施の形態において、第１，２の電極２７，３０へのバイアス印加は、第１の実施の形態で示した遅延回路１７および電気信号発生器１８により行うようにしてもよい。
【００８１】
上述した集積型の光メモリ２の変形例を図１１，１２に示す。図１１は、光メモリの変形例を示す要部断面図、図１２は、図１１の光メモリを複数配設した斜視図である。なお、図１１，１２において、図１，８で示した光メモリと同等の構成要素については、同じ名称および符号を付し適宜説明を省略する。
【００８２】
図１１，１２に示す光メモリ３は、図８に示した光メモリ２を絶縁基板１０上に複数設けたものである。このような光メモリ３は、絶縁基板１０と、この絶縁基板１０上において所定の方向に延在するように形成された第１の導波路１１と、絶縁基板１０上において第１の導波路１１と直交し、かつ、それぞれ所定間隔離間して形成された複数の第２の導波路１２と、第１の導波路１１と第２の導波路１２とが直交する領域に形成されたキャリア発生層２１と、このキャリア発生層２１上に形成された第１ｎ型半導体層２２と、この第１ｎ型半導体層２２上に形成されたトンネル絶縁層２３と、このトンネル絶縁層２３上に形成された第２ｎ型半導体層２４と、この第２ｎ型半導体層２４上に形成された第３の導波路１３と、この第３の導波路１３上に形成された第１ｐ型半導体層２６と、この第１ｐ型半導体層２６上に形成された第１電極２７と、この第１電極２７に接続された第１配線２８とを有する。
【００８３】
第１の導波路１１は、絶縁基板１０おいて所定方向に延在するように配設される。この第１の導波路１１には、第１の導波路の長手方向に対して直交するように第２の導波路１２が接続される。これらの第１の導波路１１および第２の導波路とが直交する領域が、キャリア発生層２１を構成する。
【００８４】
第３の導波路１３は、第１の導波路１１の上方において、第１の導波路１１と略平行に配設される。図１２に示すように、第３の導波路１３は、第２ｎ型半導体層２４と第１ｐ型半導体層２６とにより挟持され、隣接する光メモリ２により架設されるな状態で配設される。このような第３の導波路１３は、発光させる再生光信号ＲＯＳに対応する波長に整合した材料であるならば、例えばIV族半導体など各種材料を用いることができる。IV族半導体を用いた場合、微小ドット（量子ドット）１３ａにキャリアを注入すると不確定原理により運動量の範囲が広がることにより直接遷移の確率が高くなり、光子を発生する。この場合、バンドギャップエネルギーが大きく、可視帯の発光であるため、再生用光導波路としては、この波長帯で透明な材料を用いる必要がある。この材料としては、ガラスの他、ポリマーやさらにバンドギャップが大きいＧａＮ等の化合物半導体を用いることができる。なお、IV族半導体を用いる場合は、長手方向がバルク半導体における電子波長の高々１０倍であるように設定する。また、上記量子ドットは、自己形成法やＮＭ（Nana Mold）加工法等により形成することができる。
【００８５】
このような光メモリ３は、外部回路から第１の導波路１１および第２の導波路１２に光信号ＯＳおよび光クロック信号ＯＣＳがそれぞれ入力されると、光信号ＯＳの状態に応じて光信号ＯＳと光クロック信号ＯＣＳとがキャリア発生層２１において衝突し、キャリアが発生する。
【００８６】
第１電極２７にバイアス電圧を印加すると、光吸収により発生したキャリアのうち、正孔は、第２ｐ型半導体層２９から第２電極３０を介して第２配線３１から外部に排出される。一方、その光吸収により発生したキャリアのうち、電子は、第１電極２７にバイアスを印加することにより、第１ｎ型半導体層２２に捕獲される。
【００８７】
このとき、第１，２電極２７に印加されるバイアス電圧の値が低い場合、第１ｎ型半導体層２２に捕獲された電子は、トンネル絶縁層２３のトンネル障壁によって第１ｎ型半導体層２２に閉じ込められる。
【００８８】
一方、第１電極２７に印加されるバイアス電圧の値が高い場合、第１ｎ型半導体層２２に捕獲された電子は、トンネル絶縁層２３を通過して第２ｎ型半導体層２４に移動する。この第２ｎ型半導体層２４に移動した電子は、第１ｐ型半導体層２６に注入された正孔とキャリア結合層２５で再結合し、光を発生する。この光が、再生光信号ＲＯＳとして第３の導波路１３を伝播する。このとき、キャリア結合層２５には、第２ｎ型半導体層２４以外からは電子が供給されない。したがって、入力された光信号ＯＳ、すなわち第１ｎ型半導体層２２に捕獲された電子数に対応した光パルスが再生光信号ＲＯＳとして出力されることになる。
【００８９】
このように本実施の形態によれば、上述した構成を有することにより、光信号ＯＳの保持および再生ができるため、従来のように制御回路を必要とする記憶装置を必要としないので、結果として、信号処理を高速に行うことできる。
【００９０】
また、本実施の形態によれば、図１２に示すように、光メモリ２を基板１０上に立体的に配設することにより、光メモリの高集積化を実現できる。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１の本実施の形態にかかる光メモリの構成を示す平面図である。
【図２】図１のI-I線断面図である。
【図３】多光子吸収過程を説明するための図である。
【図４】間接遷移を説明するための図である。
【図５】第１の実施の形態にかかる光メモリの概念を示す模式図である。
【図６】第１の実施の形態にかかる光メモリの構造とエネルギーの関係を模式的に表す図である。
【図７】第１の実施の形態にかかる光メモリの構造を模式的に表す図である。
【図８】第２の実施の形態にかかる光メモリの構成を示す要部断面図である。
【図９】第２の実施の形態にかかる光メモリの構造とエネルギーの関係を模式的に表す図である。
【図１０】第２の実施の形態にかかる光メモリの構造とエネルギーの関係を模式的に表す図である。
【図１１】光メモリの変形例を示す要部断面図である。
【図１２】図１１の光メモリの斜視図である。
【図１３】従来の電子メモリの回路図である。
【図１４】図１３の電子メモリの構成を示す要部断面図である。
【図１５】従来の光メモリの回路構成を示す図である。
【符号の説明】
【００９２】
１，２，３…光メモリ、１０…絶縁基板、１１…第１の導波路、１２…第２の導波路、１３…第３の導波路、１３ａ…量子ドット、１４…捕獲ユニット、１４１…第１ｎ型領域、１４２…キャリア発生層、１４３…第１ｐ型層、１４４…第１電極、１４５…第１配線、１５…制御ユニット、１５１…ゲート絶縁膜、１５２…ゲート電極、１６…結合ユニット、１６１…ｎ型領域、１６２…キャリア結合層、１６３…第２電極、１６４…第２配線、１７…遅延回路、１８…電気信号発生器、２１…キャリア発生層、２２…第１ｎ型半導体層、２３…トンネル絶縁層、２４…第２ｎ型半導体層、２５…キャリア発生層、２６…第１ｐ型半導体層、２７…第１電極、２８…第１配線、２９…第２ｐ型半導体層、３０…第２電極、３１…第２配線。
【図１】
2006344261.tif 000003
【図２】
2006344261.tif 000004
【図３】
2006344261.tif 000005
【図４】
2006344261.tif 000006
【図５】
2006344261.tif 000007
【図６】
2006344261.tif 000008
【図７】
2006344261.tif 000009
【図８】
2006344261.tif 000010
【図９】
2006344261.tif 000011
【図１０】
2006344261.tif 000012
【図１１】
2006344261.tif 000013
【図１２】
2006344261.tif 000014
【図１３】
2006344261.tif 000015
【図１４】
2006344261.tif 000016
【図１５】
2006344261.tif 000017