(57)【要約】【課題】複数のディスク記憶デバイスを制御する制御モジュールを有するストレージシステムに関し、複数のディスクデバイスとの経路が不具合となっても、システム情報の読み出し／書き込みを実現する。【解決手段】複数のディスク記憶デバイス（２−０〜２−１５）を、制御する制御モジュール（４−０〜４−３）に、システム情報を格納するシステムディスクデバイスユニット（４４）を内蔵する。制御モジュール（４−０〜４−３）は、ディスク記憶デバイス（２−０〜２−１５）にアクセスしなくても、システム情報の読み出し／書き込みが可能となる。【選択図】図２
2006244123.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する複数のディスク記憶デバイスと、
前記複数のディスク記憶デバイスに接続され、上位からのアクセス指示に応じて、前記ディスク記憶デバイスをアクセス制御する制御モジュールとを有し、
前記制御モジュールは、
前記ディスク記憶デバイスに記憶されたデータの一部を格納するキャッシュ領域を有するメモリと、
前記アクセス制御を行う制御ユニットと、
前記上位とのインターフェース制御を行う第１のインターフェース部と、
前記複数のディスク記憶デバイスとのインターフェース制御を行う第２のインターフェース部と、
前記制御ユニットに接続され、前記制御ユニットのためのシステム情報を格納するシステムディスクユニットとを有する
ことを特徴とするデータストレージシステム。
【請求項２】
前記システムディスクユニットは、少なくとも前記制御ユニットのログデータを格納する
ことを特徴とする請求項１のデータストレージシステム。
【請求項３】
前記制御ユニットは、停電発生時に、前記メモリの前記キャッシュ領域のデータを、前記システムディスクユニットに書き込む
ことを特徴とする請求項１のデータストレージシステム。
【請求項４】
データを記憶する複数のディスク記憶デバイスに接続され、上位からのアクセス指示に応じて、前記ディスク記憶デバイスをアクセス制御するデータストレージ制御装置において、
前記ディスク記憶デバイスに記憶されたデータの一部を格納するキャッシュ領域を有するメモリと、
前記アクセス制御を行う制御ユニットと、
前記上位とのインターフェース制御を行う第１のインターフェース部と、
前記複数のディスク記憶デバイスとのインターフェース制御を行う第２のインターフェース部と、
前記制御ユニットに接続され、前記制御ユニットのためのシステム情報を格納するシステムディスクユニットとを有する
ことを特徴とするデータストレージ制御装置。
【請求項５】
前記システムディスクユニットは、少なくとも前記制御ユニットのログデータを格納する
ことを特徴とする請求項４のデータストレージ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータの外部記憶装置として用いられるデータストレージシステム及びデータストレージ制御装置の構成に関し、特に、多数のディスクデバイスの内、ユーザーが使用するディスクデバイスと装置が使用するシステムディスクデバイスとを有するデータストレージシステム及びデータストレージ制御装置に関する。
【背景技術】
【０００２】
近年、様々なデータが電子化され、コンピュータ上で扱われるのに従い、データの処理を実行するホストコンピュータとは独立して、大量のデータを効率よく、高い信頼性で格納することのできるデータストレージ装置（外部記憶装置）の重要性が増加している。
【０００３】
このデータストレージ装置として、大量のディスクデバイス（例えば、磁気ディスクや光ディスク）と、これら大量のディスクデバイスを制御するディスクコントローラとから構成されるディスクアレイ装置が利用されている。このディスクアレイ装置は、同時に複数のホストコンピュータからのディスクアクセス要求を受け付けて、大量のディスクに対する制御を行なうことができる。
【０００４】
このようなディスクアレイ装置は、ディスクのキャッシュの役割を果たすメモリを内蔵する。これにより、ホストコンピュータからリード要求及びライト要求を受信した際の、データへのアクセス時間を短縮し、高性能化を実現できる。
【０００５】
一般に、ディスクアレイ装置は、複数の主要ユニット、即ち、ホストコンピュータとの接続部分であるチャネルアダプタ，ディスクドライブとの接続部分であるディスクアダプタ，キャッシュメモリ，キャッシュメモリの制御を担当するキャッシュ制御部及び大量のディスクドライブから構成される。
【０００６】
図１０は、従来技術の説明図である。図１０に示すディスクアレイ装置１０２は、キャッシュマネージャ（キャッシュメモリとキャッシュ制御部）１０が２つそなえられ、且つ各キャッシュマネージャ１０には、チャネルアダプタ１１及びディスクアダプタ１３が接続される。
【０００７】
また、２つのキャッシュマネージャ１０，１０は、バス１０ｃによって、互いに通信可能に直接接続されている。この２つのキャッシュマネージャ１０，１０間、並びに、キャッシュマネージャ１０とチャネルアダプタ１１との間、及び、キャッシュマネージャ１０とディスクアダプタ１３との間は、低いレイテンシが要求されるためＰＣＩバスによって接続される。
【０００８】
更に、チャネルアダプタ１１は、例えば、ファイバチャネルもしくはEthernet（登録商標）によって、ホストコンピュータ（図示略）に接続される。ディスクアダプタ１３は、例えば、ファイバチャネルのケーブルによってディスクエンクロージャ１２の各ディスクドライブに接続される。
【０００９】
また、ディスクエンクロージャ１２は、２つのポート（例えば、ファイバチャネルポート）を有し、これら２つのポートが、異なるディスクアダプタ１３に接続されている。これにより、冗長性を持たせ、耐故障性を高めている。（例えば、特許文献１参照）
このような大容量のデータストレージシステムでは、コントローラ（キャッシュ制御部、チャネルアダプタ、ディスクアダプタ等）の制御のための大量の情報（システム情報という）を必要とする。例えば、コントローラを動作するためのファームウェアや、装置構成のバックアップデータや、各タスクやスレッドのログデータ等である。
【００１０】
ファームウェアは、コントローラの制御プログラムであり、特に、ディスクアレイ（ＲＡＩＤ構成）では、多数の制御プログラムを必要とする。又、装置構成のバックアップデータは、ホスト論理アドレスから物理ディスクのアドレスに変換するためのデータであり、ディスクデバイスの数や、ホストの数に応じて、多数のデータを必要とする。ログデータは、障害復旧又は予防障害のため、各タスクやスレッド毎の状態データであり、これも大量のデータとなる。
【００１１】
このようなシステムデータは、一般に不揮発性の大容量記憶装置に格納され、従来は、図１０に示すように、ディスクアダプタ１３にケーブル接続されたディスクエンクロージャ１２の一部のディスクドライブ１２０を、このデータの格納に使用していた。このシステムデータを格納するディスクドライブを、システムディスクと言われている。
【００１２】
即ち、コントローラに接続された多数のディスクドライブの一部を、システムディスクとして、使用し、他のディスクドライブをユーザーディスクとして使用する。この従来技術は、図１０に示すように、いずれのコントローラ１０もシステムディスク１２０をアクセスできる。
【特許文献１】特開２００１−２５６００３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、近年のストレージシステムには、冗長性の他に、いかなる部分で障害が生じても、動作を継続することが要求されている。この従来技術では、コントローラと、ディスクエンクロージャ間の経路に、例えば、ディスクアダプタとディスクエンクロージャ間の経路に、不具合が発生すると、システムディスク１２０にデータのリード／ライトが実行できない。
【００１４】
このため、コントローラや他の経路が正常であっても、コントローラは、システムディスクから、ファームウェアや装置構成のバックアップデータを読み出すことができず、他の経路を利用した動作が困難となる。又、コントローラは、システムディスクに、ログデータの読み出し、書き込みができず、障害時の解析や、予防障害の診断等に支障をきたす。
【００１５】
更に、停電発生時には、バッテリに切り替え、キャッシュメモリのデータをシステムディスクにバックアップする必要がある。従来技術では、この場合に、ディスクエンクロージャにも電力供給する必要があり、多大なバッテリ容量を必要とする。しかも、ディスクアダプタ、ケーブルを介しシステムディスクに、バックアップデータを書き込むため、比較的時間がかかり、キャッシュメモリの容量が大きい場合には、多大なバッテリ容量を要する。
【００１６】
従って、本発明の目的は、コントローラとディスクドライブ群との経路に不具合が生じても、システムディスクへのリード／ライトを実行するためのデータストレージシステム及びデータストレージ制御装置を提供することにある。
【００１７】
又、本発明の他の目的は、停電発生時のバックアップのためのバッテリ容量を小さくして、安価な構成を実現するためのデータストレージシステム及びデータストレージ制御装置を提供することにある。
【００１８】
更に、本発明の更に他の目的は、コントローラとディスクドライブ群との経路に不具合が生じても、システムディスクへのログデータのリード／ライトを実現するためのデータストレージシステム及びデータストレージ制御装置を提供することにある。
【００１９】
更に、本発明の更に他の目的は、停電発生時に、小さいバッテリ容量で、キャッシュメモリのデータをバックアップするためのデータストレージシステム及びデータストレージ制御装置を提供することにある。
【課題を解決するための手段】
【００２０】
この目的の達成のため、本発明のデータストレージシステムは、データを記憶する複数のディスク記憶デバイスと、前記複数のディスク記憶デバイスに接続され、上位からのアクセス指示に応じて、前記ディスク記憶デバイスをアクセス制御する制御モジュールとを有し、前記制御モジュールは、前記ディスク記憶デバイスに記憶されたデータの一部を格納するキャッシュ領域を有するメモリと、前記アクセス制御を行う制御ユニットと、前記上位とのインターフェース制御を行う第１のインターフェース部と、前記複数のディスク記憶デバイスとのインターフェース制御を行う第２のインターフェース部と、前記制御ユニットに接続され、前記制御ユニットのためのシステム情報を格納するシステムディスクユニットとを有する。
【００２１】
又、本発明のデータストレージ制御装置は、データを記憶する複数のディスク記憶デバイスに接続され、上位からのアクセス指示に応じて、前記ディスク記憶デバイスをアクセス制御するデータストレージ制御装置であり、前記ディスク記憶デバイスに記憶されたデータの一部を格納するキャッシュ領域を有するメモリと、前記アクセス制御を行う制御ユニットと、前記上位とのインターフェース制御を行う第１のインターフェース部と、前記複数のディスク記憶デバイスとのインターフェース制御を行う第２のインターフェース部と、前記制御ユニットに接続され、前記制御ユニットのためのシステム情報を格納するシステムディスクユニットとを有する。
【００２２】
更に、本発明では、好ましくは、前記システムディスクユニットは、少なくとも前記制御ユニットのログデータを格納する。
【００２３】
更に、本発明では、好ましくは、前記制御ユニットは、停電発生時に、前記メモリの前記キャッシュ領域のデータを、前記システムディスクユニットに書き込む。
【００２４】
更に、本発明では、好ましくは、前記制御ユニットは、前記システムディスクユニットに前記ログデータを書き込む。
【００２５】
更に、本発明では、好ましくは、前記システムディスクユニットは、少なくとも一対のシステムディスクドライブで構成された。
【００２６】
更に、本発明では、好ましくは、前記制御ユニットは、ＣＰＵと、前記ＣＰＵと前記メモリと前記システムディスクユニットを接続するメモリコントローラとを有する。
【００２７】
更に、本発明では、好ましくは、前記システムディスクユニットは、前記制御ユニットのファームウェアプログラムを格納する。
【００２８】
更に、本発明では、好ましくは、前記制御モジュールを複数設け、前記複数の制御モジュールが、前記複数のディスク記憶デバイスに接続する。
【００２９】
更に、本発明では、好ましくは、前記制御モジュールの各々を前記複数のディスク記憶ユニットに接続するための第１のスイッチユニットを有する。
【００３０】
更に、本発明では、好ましくは、前記制御ユニットは、前記上位からのリードアクセスに応じて、前記メモリの前記キャッシュ領域を検索し、前記キャッシュ領域に該当するデータが存在する時は、前記キャッシュメモリから前記第１のインターフェース部を介し前記上位へ前記該当するデータを転送し、前記キャッシュ領域に該当するデータが存在しない時は、前記第２のインターフェース部を介し前記データを格納する前記ディスク記憶デバイスをリードアクセスする。
【発明の効果】
【００３１】
本発明では、制御モジュールにシステムディスクを内蔵したので、制御モジュールと、ディスク記憶デバイスとの経路が不具合となっても、制御モジュールや他の経路が正常であれば、制御モジュールは、システムディスクから、ファームウェアや装置構成のバックアップデータを読み出すことができ、他の経路を利用した動作が可能となる。又、制御モジュールは、システムディスクに、ログデータの読み出し、書き込みができ、障害時の解析や、予防障害の診断等が可能となる。
【００３２】
更に、停電発生時には、バッテリに切り替え、キャッシュメモリ領域のデータをシステムディスクにバックアップする際も、接続されたディスク記憶デバイスに、電力供給する必要がないため、バッテリ容量を小さくできる。しかも、ディスクアダプタ、ケーブルを介しシステムディスクに、バックアップデータを書き込む必要がないため、書き込み時間も削減でき、キャッシュメモリの容量が大きくても、バッテリ容量を小さくできる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を、データストレージシステム、リード／ライト処理、実装構造、他の実施の形態の順で説明する。
【００３４】
［データストレージシステム］
図１は、本発明の一実施の形態のデータストレージ装置の構成図、図２は、図１のコントロールモジュールの構成図、図３は、図１のバックエンドルータとディスクエンクロージャの構成図、図４は、図１及び図３のディスクエンクロージャの構成図である。
【００３５】
図１は、データストレージ装置として、４台のコントロールモジュールを持つ中規模なディスクアレイ装置を例に示す。図１に示すように、ディスクアレイ装置１は、データを保持する複数のディスクエンクロージャ２−０〜２−１５と、図示しないホストコンピュータ（データ処理装置）と、複数のディスクエンクロージャ２−０〜２−１５との間に、配置された複数（ここでは４つ）の制御モジュール４−０〜４−３と、これら複数の制御モジュール４−０〜４−３と複数のディスクエンクロージャ２−０〜２−１５との間に設けられた複数（ここでは４つ）のバックエンドルータ（第１スイッチユニット；以下、ＢＲＴという）５−０〜５−３と、複数（ここでは２つ）のフロントエンドルータ（第２スイッチユニット；以下、ＦＲＴという）６−０，６−１とを有する。
【００３６】
制御モジュール４−０〜４−３のそれぞれは、コントローラ４０と、チャネルアダプタ（第１インターフェース部；以下、ＣＡという）４１と、ディスクアダプタ（第２インターフェース部；以下、ＤＡという）４２ａ，４２ｂと、ＤＭＡ（Direct Memory Access）エンジン（通信部；以下、ＤＭＡという）４３とを有する。
【００３７】
なお、図１では、図の簡略化のため、これらコントローラの符号“４０”、ディスクアダプタの符号“４２ａ”，“４２ｂ”、ＤＭＡの符号“４３”を、制御モジュール４−０に対してのみ付しており、他の制御モジュール４−１〜４−３におけるこれら構成要素の符号は省略している。
【００３８】
図２により、制御モジュール４−０〜４−３を説明する。コントローラ４０は、ホストコンピュータからの処理要求（リード要求もしくはライト要求）に基づいて、リード／ライト処理を行なうものであり、メモリ４０ｂと制御部４０ａと、システムディスクドライブ部４０ｃとを備える。
【００３９】
メモリ４０ｂは、ディスクエンクロージャ２−０〜２−１５の複数のディスクに保持されたデータの一部を保持する、所謂、複数のディスクに対するキャッシュの役割を果たすキャッシュ領域と、構成定義格納領域と、その他のワーク領域とを有する。
【００４０】
制御部４０ａは、メモリ４０ｂ，チャネルアダプタ４１、デバイスアダプタ４２、ＤＭＡ４３の制御を行う。このため、１つ又は複数（図では、２つ）のＣＰＵ４００，４１０と、メモリコントローラ４２０とを有する。メモリコントローラ４２０は、メモリのリード／ライトを制御し、且つパスの切り替えを行う。
【００４１】
メモリコントローラ４２０は、メモリバス４３４を介しメモリ４０ｂと接続し、ＣＰＵバス４３０，４３２を介しＣＰＵ４００，４１０と接続し、更に、メモリコントローラ４２０は、４レーンの高速シリアルバス（例えば、ＰＣＩ−Ｅｘｐｒｅｓｓ）４４０，４４２を介しディスクアダプタ４２ａ，４２ｂに接続する。
【００４２】
同様に、メモリコントローラ４２０は、４レーンの高速シリアルバス（例えば、ＰＣＩ−Ｅｘｐｒｅｓｓ）４４３，４４４，４４５，４４６を介しチャネルアダプタ４１（ここでは、４つのチャネルアダプタ４１ａ，４１ｂ、４１ｃ，４１ｄ）に接続し、４レーンの高速シリアルバス（例えば、ＰＣＩ−Ｅｘｐｒｅｓｓ）４４７，４４８を介しＤＭＡ４３（ここでは、２つのＤＭＡ４３−ａ，４３−ｂ）に接続する。
【００４３】
このＰＣＩ−Ｅｘｐｅｓｓ等の高速シリアルバスは、パケットで通信し、且つシリアルバスを複数レーン設けることにより、信号線本線を減らしても、遅延の少ない、速い応答速度で、所謂、低レンテンシで通信することができる。
【００４４】
更に、メモリコントローラ４２０は、シリアルバス４３６を介しシステムディスクドライブ部４０ｃと接続する。システムディスクドライブ部４０ｃは、ブリッジ回路４５０と、ファイバチャネル回路４５２と、システムディスクドライブ４５３，４５４とを有する。
【００４５】
ブリッジ回路４５０は、メモリコントローラ４２０を、ファイバチャネル回路４５２と、制御モジュール４−０の外部に設けられたサービスプロセッサ４４とに接続する。サービスプロセッサ４４は、例えば、パーソナルコンピュータで構成され、システムの状態確認、診断、保守に利用される。
【００４６】
このファイバチャネル回路４５２に、システムディスクドライブ４５３，４５４（ここでは、２台のＨＤＤ）が接続される。従って、ＣＰＵ４００，４１０等は、メモリコントローラ４２０を介しシステムディスクドライブ４５３，４５４に直接アクセスできる。又、サービスプロセッサ４４も、ブリッジ回路４５０を介しシステムディスクドライブ４５３，４５４にアクセスできる。即ち、システムディスクドライブ４５３，４５４が、制御モジュール４−０に内蔵されており、ＣＰＵ４００，４１０は、システムディスクドライブ４５３，４５４を、ＤＡ４２ａ，４２ｂ，ＢＲＴ５−０を介することなく、アクセスできる。
【００４７】
チャネルアダプタ４１ａ〜４１ｄは、ホストコンピュータに対するインターフェースであり、チャネルアダプタ４１ａ〜４１ｄは、それぞれ異なるホストコンピュータと接続される。また、チャネルアダプタ４１ａ〜４１ｄは、それぞれ対応するホストコンピュータのインターフェース部に、バス、例えば、ファイバチャネル（Fiber Channel）やEthernet（登録商標）によって接続されることが好ましく、この場合、バスとしては、光ファイバや同軸ケーブルが用いられる。
【００４８】
さらに、これらチャネルアダプタ４１ａ〜４１ｄそれぞれは、各制御モジュール４−０〜４−３の一部として構成されている。このチャネルアダプタ４１ａ〜４１ｄが、対応するホストコンピュータと制御モジュール４−０〜４−３とのインターフェース部として、複数のプロトコルをサポートする。
【００４９】
又、対応するホストコンピュータによって実装すべきプロトコルが同一ではないため、各チャネルアダプタ４１ａ〜４１ｄを必要に応じて容易に交換できるように、制御モジュール４−０〜４−３の主要ユニットであるコントローラ４０とは、別のプリント基板に実装されている。
【００５０】
例えば、チャネルアダプタ４１ａ〜４１ｄがサポートすべきホストコンピュータとの間のプロトコルとしては、上述のように、ファイバチャネルや、Ethernet（登録商標）に対応するｉＳＣＳＩ（Internet Small Computer System Interface）等がある。
【００５１】
更に、各チャネルアダプタ４１ａ〜４１ｄは、前述のように、ＰＣＩ−Ｅｘｐｒｅｓｓバスのように，ＬＳＩ（Large Scale Integration）やプリント基板の間を接続するために設計されたバス４４３〜４４６によって、コントローラ４０と直接結合される。これにより、各チャネルアダプタ４１ａ〜４１ｄとコントローラ４０と間に要求される高いスループットを実現することができる。
【００５２】
次に、ディスクアダプタ４２ａ，４２ｂは、ディスクエンクロージャ２−０〜２−１５の各ディスクドライブに対するインターフェースであり、ディスクエンクロージャ２−０〜２−１５に接続されたＢＲＴ５−０〜５−３に接続され，ここでは、４つのＦＣ(Ｆｉｂｅｒ  Ｃｈａｎｎｅｌ)ポートを有する。
【００５３】
又、各ディスクアダプタ４２ａ、４２ｂは、前述のように、ＰＣＩ−Ｅｘｐｒｅｓｓバスのように，ＬＳＩ（Large Scale Integration）やプリント基板の間を接続するために設計されたバスによって、コントローラ４０と直接結合されている。これにより、各ディスクアダプタ４２ａ、４２ｂとコントローラ４０と間に要求される高いスループットを実現することができる。
【００５４】
図１及び図３に示すように、ＢＲＴ５−０〜５−３は、各制御モジュール４−０〜４−３のディスクアダプタ４２ａ，４２ｂと各ディスクエンクロージャ２−０〜２−１５とを選択的に切り替えて、通信可能に接続する多ポートスイッチである。
【００５５】
図３に示すように、各ディスクディスクエンクロージャ２−０〜２−７は、複数（ここでは２つ）のＢＲＴ５−０，５−１に接続される。図４に示すように、各ディスクエンクロージャ２−０は、各々２つのポートを有する複数台（例えば、１５台）のディスクドライブ２００を搭載する。このディスクエンクロージャ２−０の構成は、４つの接続ポート２１０，２１２，２１４，２１６を有する単位ディスクエンクロージャ２０−０〜２３−０を、必要数分直列接続して、容量の増大を実現する。ここでは、最大４台の単位ディスクエンクロージャ２０−０〜２０−３を接続できる。
【００５６】
そして、単位ディスクエンクロージャ２０−０〜２３−０内では、２つのポート２１０，２１２からの一対のＦＣケーブルにより、各ディスクドライブ２００の各ポートが、２つのポート２１０，２１２に接続される。この２つのポート２１０，２１２は、図３で説明したように、異なるＢＲＴ５−０，５−１に接続される。
【００５７】
図１に示すように、各制御モジュール４−０〜４−３のディスクアダプタ４２ａ，４２ｂそれぞれを、すべてのディスクエンクロージャ２−０〜２−１５に接続する。即ち、各制御モジュール４−０〜４−３のディスクアダプタ４２ａは、ディスクエンクロージャ２−０〜２−７に接続されたＢＲＴ５−０（図３参照）と、ディスクエンクロージャ２−０〜２−７に接続されたＢＲＴ５−０と、ディスクエンクロージャ２−８〜２−１５に接続されたＢＲＴ５−２と、ディスクエンクロージャ２−８〜２−１５に接続されたＢＲＴ５−２とにそれぞれ接続される。
【００５８】
又、同様に、各制御モジュール４−０〜４−３のディスクアダプタ４２ｂは、ディスクエンクロージャ２−０〜２−７に接続されたＢＲＴ５−１（図３参照）と、ディスクエンクロージャ２−０〜２−７に接続されたＢＲＴ５−１と、ディスクエンクロージャ２−８〜２−１５に接続されたＢＲＴ５−３と、ディスクエンクロージャ２−８〜２−１５に接続されたＢＲＴ５−３とに、それぞれ接続される。
【００５９】
このように、各ディスクエンクロージャ２−０〜２−１５は、複数（ここでは２つ）のＢＲＴに接続されるとともに、同一のディスクエンクロージャ２−０〜２−１５に接続された２つのＢＲＴのそれぞれに、同一の制御モジュール４−０〜４−３における異なるディスクアダプタ４２ａ，４２ｂが接続される。
【００６０】
このような構成により、各制御モジュール４−０〜４−３が、いずれのディスクアダプタ４２ａ，４２ｂを通じて、且ついずれのパスを通じても、すべてのディスクエンクロージャ（ディスクドライブ）２−０〜２−１５にアクセスできる。
【００６１】
又、図２に示すごとく、各ディスクアダプタ４２ａ，４２ｂは、対応するＢＲＴ５−０〜５−３に、バス、例えば、ファイバチャネル（Fiber Channel）やEthernet（登録商標）、によって接続される。この場合、バスは、後述するように、バックパネルのプリント基板に電気的配線で設けられる。
【００６２】
各制御モジュール４−０〜４−３のディスクアダプタ４２ａ，４２ｂとＢＲＴ５−０〜５−３との間は、前述のように、全てのディスクエンクロージャと接続するため、１対１のメッシュ接続になるため、制御モジュール４−０〜４−３の数（つまり、ディスクアダプタ４２ａ，４２ｂの数）が増大するほど、接続数が増加して接続関係が複雑になり、物理的な実装が困難になる。しかし、ディスクアダプタ４２ａ，４２ｂとＢＲＴ５−０〜５−３との間の接続に、インターフェースを構成する信号数が少ないファイバチャネルを採用することにより、プリント基板での実装が可能となる。
【００６３】
なお、各ディスクアダプタ４２ａ，４２ｂと対応するＢＲＴ５−０〜５−３とがファイバチャネル接続される場合、ＢＲＴ５−０〜５−３は，ファイバチャネルのスイッチとなる。また、各ＢＲＴ５−０〜５−３と対応するディスクエンクロージャ２−０〜２−１５との間も、例えば、ファイバチャネルによって接続され、この場合には、モジュールが異なるため、光ケーブル５００，５１０で接続される。
【００６４】
図１に示すように、ＤＭＡエンジン４３は、各制御モジュール４−０〜４−３と相互に通信を行うものであり、他の制御モジュール間との通信とデータ転送処理を担当する。各制御モジュール４−０〜４−３のＤＭＡエンジン４３のそれぞれは、制御モジュール４−０〜４−３の一部として構成されており、制御モジュール４−０〜４−３の主要ユニットであるコントローラ４０の基板上に実装される。そして、前述の高速シリアルバスによって、コントローラ４０と直接結合されるとともに、ＦＲＴ６−０，６−１を介して他の制御モジュール４−０〜４−３のＤＭＡエンジン４３と互いに通信する。
【００６５】
ＦＲＴ６−０，６−１は、複数（特に３以上、ここでは４つ）の制御モジュール４−０〜４−３のＤＭＡエンジン４３に接続され、これら制御モジュール４−０〜４−３の相互間を選択的に切り替え，通信可能に接続するものである。
【００６６】
このような構成により、各制御モジュール４−０〜４−３のＤＭＡエンジン４３のそれぞれは、ＦＲＴ６−０，６−１を介して、自身に接続されたコントローラ４０と他の制御モジュール４−０〜４−３のコントローラ４０との間で、ホストコンピュータからのアクセス要求等に応じて生じる通信やデータ転送処理（例えば、ミラーリング処理）を実行する。
【００６７】
また、図２に示すように、各制御モジュール４−０〜４−７のＤＭＡエンジン４３が複数（ここでは２つ）のＤＭＡエンジン４３−ａ，４３−ｂで構成され、これら２つのＤＭＡエンジン４３−ａ，４３−ｂの各々が、各々２つのＦＲＴ６−０，６−１を使用する。
【００６８】
さらに、ＤＭＡエンジン４３−ａ，４３−ｂは、図２に示したように、例えば、PCI−Expressバスによって、コントローラ４０に接続されている。即ち、各制御モジュール４−０〜４−３間（つまり、各制御モジュール４−０〜４−３のコントローラ４０間）の通信やデータ転送（ＤＭＡ）処理では、データ転送量が多く、通信制御にかかる時間を短くすることが望ましく、高いスループットと同時に低いレイテンシ（速い応答速度）が要求される。このため、図１、図２に示すように、各制御モジュール４−０〜４−３のＤＭＡエンジン４３とＦＲＴ６−０，６−１とは、高いスループットと低いレイテンシとの両方の要求を満たすべく設計された、高速シリアル伝送を利用したバス（PCI-ExpressやRapid-IO）によって、接続される。
【００６９】
これらPCI-ExpressやRapid-IOは、２．５Gbpsの高速シリアル伝送を利用したものであり、これらのバスインターフェースには、LVDS（Low Voltage Differential Signaling）という小振幅差動インターフェースが採用される。
【００７０】
[リード/ライト処理]
次に、図１乃至図４のデータストレージシステムのリード処理を説明する。図５は、図１乃至図２の構成のリード動作の説明図である。
【００７１】
先ず、制御部（キャッシュマネージャ）４０は、ホストコンピュータのいずれかから対応するチャネルアダプタ４１ａ〜４１ｄを介してリード要求を受け取った場合、当該リード要求の対象データをキャッシュメモリ４０ｂが保持していれば、キャッシュメモリ４０ｂに保持された当該対象データを、チャネルアダプタ４１ａ〜４１ｄを介してホストコンピュータに送る。
【００７２】
一方、当該対象データがキャッシュメモリ４０ｂに保持されていなければ、キャッシュマネージャ（制御部）４０ａが、当該対象データを保持しているディスクドライブ２００から対象データを、キャッシュメモリ４０ｂ上に読み出してから、対象データを、リード要求を発行したホストコンピュータに送信する。
【００７３】
このディスクドライブとのリード処理を、図５で説明する。
【００７４】
（１）キャッシュマネージャ４０の制御部４０ａ（ＣＰＵ）は、キャッシュメモリ４０ｂのディスクリプタ領域に、ＦＣヘッダとディスクリプタを作成する。ディスクリプタは、データ転送回路に対して、データ転送を要求する命令であり、ＦＣヘッダのキャッシュメモリ上のアドレス、転送したいデータのキャッシュメモリ上でのアドレスとデータバイト数、データ転送のディスクの論理アドレスを含む。
【００７５】
（２）ディスクアダプタ４２のデータ転送回路を起動する。
【００７６】
（３）ディスクアダプタ４２の起動されたデータ転送回路は、キャッシュメモリ４０ｂからディスクリプタを読み出す。
【００７７】
（４）ディスクアダプタ４２の起動されたデータ転送回路は、キャッシュメモリ４０ｂからＦＣヘッダを読み出す。
【００７８】
（５）ディスクアダプタ４２の起動されたデータ転送回路は、ディスクリプタを解読し、要求ディスク、先頭アドレス、バイト数を得て、ＦＣヘッダを、ファイバチャネル５００（５１０）より、対象ディスクドライブ２００に転送する。ディスクドライブ２００は、要求された対象データを読み出し、ファイバチャネル５００（５１０）を介しディスクアダプタ４２のデータ転送回路に送信する。
【００７９】
（６）ディスクドライブ２００は、要求された対象データを読み出し、送信を完了すると、完了通知を、ファイバチャネル５００（５１０）を介しディスクアダプタ４２のデータ転送回路に送信する。
【００８０】
（７）ディスクアダプタ４２の起動されたデータ転送回路は、完了通知を受けると、ディスクアダプタ４２のメモリからリードデータを読み出し、キャッシュメモリ４０ｂに格納する。
【００８１】
（８）ディスクアダプタ４２の起動されたデータ転送回路は、リード転送が完了すると、キャッシュマネージャ４０に、割り込みによる完了通知を行う。
【００８２】
（９）キャッシュマネージャ４０の制御部４２ａは、ディスクアダプタ４２の割り込み要因を得て、リード転送を確認する。
【００８３】
（１０）キャッシュマネージャ４０の制御部４２ａは、ディスクアダプタ４２の終了ポインタを調べ、リード転送完了を確認する。
【００８４】
このように、十分な性能を得るためには、全ての接続が高いスループットを持つ必要があるが、キャッシュ制御部４０ａとディスクアダプタ４２との間には、信号のやり取りが多く（図では、７回）、特に、低いレイテンシのバスが必要となる。
【００８５】
この実施例では、PCI-Express(4レーン)と、Fibre Channel(４G)を、どちらも高いスループットの接続として採用しているが、PCI-Expressが低いレイテンシの接続なのに対して、Fibre Channelは比較的レイテンシの大きな(データ転送に時間のかかる) 接続である。
【００８６】
この実施の形態では、図１の構成のため、ＢＲＴ５−０〜５−３に，Fibre Channelを採用することができる。又、低いレイテンシを実現するためには、バスの信号本数をある程度より減らすことができないが、この実施の形態では、ディスクアダプタ４２とＢＲＴ５−０間の接続には、信号線本数の少ないFibre Channelを採用することができ、バックパネル上の信号本数が少なくなり、実装上で有効である。
【００８７】
次に、ライト動作を説明する。ホストコンピュータのいずれかから対応するチャネルアダプタ４１ａ〜４１ｄを介してライト要求を受け取った場合、当該ライト要求のコマンドとライトデータとを受信したチャネルアダプタ４１ａ〜４１ｄは、キャッシュマネージャ４０に対して、ライトデータを書き込むべきキャッシュメモリ４０ｂのアドレスを尋ねる。
【００８８】
そして、このチャネルアダプタ４１ａ〜４１ｄがキャッシュマネージャ４０からの応答を受け取ると、キャッシュマネージャ４０のキャッシュメモリ４０ｂにライトデータを書き込むとともに、当該キャッシュマネージャ４０とは異なる少なくとも１つのキャッシュマネージャ４０（つまり、異なる制御モジュール４−０〜４−３のキャッシュマネージャ４０）内のキャッシュメモリ４０ｂにもライトデータを書き込む。このため、ＤＭＡエンジン４３を起動し、ＦＲＴ６−０，６−１を介し、他の制御モジュール４−０〜４−７のキャッシュマネージャ４０内のキャッシュメモリ４０ｂにもライトデータを書き込む。
【００８９】
ここで、少なくとも異なる２つの制御モジュール４−０〜４−３のキャッシュメモリ４０ｂにライトデータを書き込むのは、データを２重化（ミラーリング）することで、予期しない制御モジュール４−０〜４−３もしくはキャッシュマネージャ４０のハード故障の場合にも、データの喪失を防ぐためである。
【００９０】
最後に、これら複数のキャッシュメモリ４０ｂへのライトデータの書き込みが正常に終了すると、チャネルアダプタ４１ａ〜４１ｄが、ホストコンピュータに対して完了通知を行ない、処理を終了する。
【００９１】
更に、このライトデータを、対象とするディスクドライブに、書き戻す（ライトバックという）必要がある。キャッシュ制御部４０ａは、内部スケジュールに従い、キャッシュメモリ４０ｂのライトデータを、当該対象データを保持しているディスクドライブ２００にライトバックする。このディスクドライブとのライト処理を、図６で説明する。
【００９２】
（１）キャッシュマネージャ４０の制御部４０ａ（ＣＰＵ）は、キャッシュメモリ４０ｂのディスクリプタ領域に、ＦＣヘッダとディスクリプタを作成する。ディスクリプタは、データ転送回路に対して、データ転送を要求する命令であり、ＦＣヘッダのキャッシュメモリ上のアドレス、転送したいデータのキャッシュメモリ上でのアドレスとデータバイト数、データ転送のディスクの論理アドレスを含む。
【００９３】
（２）ディスクアダプタ４２のデータ転送回路を起動する。
【００９４】
（３）ディスクアダプタ４２の起動されたデータ転送回路は、キャッシュメモリ４０ｂからディスクリプタを読み出す。
【００９５】
（４）ディスクアダプタ４２の起動されたデータ転送回路は、キャッシュメモリ４０ｂからＦＣヘッダを読み出す。
【００９６】
（５）ディスクアダプタ４２の起動されたデータ転送回路は、ディスクリプタを解読し、要求ディスク、先頭アドレス、バイト数を得て、キャッシュメモリ４０ｂからデータを読み出す。
【００９７】
（６）読み出し完了後、ディスクアダプタ４２のデータ転送回路は、ＦＣヘッダとデータを、ファイバチャネル５００（５１０）より、対象ディスクドライブ２００に転送する。ディスクドライブ２００は、転送されたデータを内臓するディスクに書き込む。
【００９８】
（７）ディスクドライブ２００は、データの書き込みを完了すると、完了通知を、ファイバチャネル５００（５１０）を介しディスクアダプタ４２のデータ転送回路に送信する。
【００９９】
（８）ディスクアダプタ４２の起動されたデータ転送回路は、完了通知を受けると、キャッシュマネージャ４０に、割り込みによる完了通知を行う。
【０１００】
（９）キャッシュマネージャ４０の制御部４２ａは、ディスクアダプタ４２の割り込み要因を得て、ライト動作を確認する。
【０１０１】
（１０）キャッシュマネージャ４０の制御部４２ａは、ディスクアダプタ４２の終了ポインタを調べ、ライト動作完了を確認する。
【０１０２】
この図６でも、図５でも、矢印は、データなどのパケットの転送を示し、コの字型の矢印は、データのリードを表しており、一方のデータ要求に対してデータが送り返されているのを示す。このように、ＤＡ内の制御回路の起動と終了状態の確認が必要となるため、一回のデータ転送を行うのにＣＭ４０とＤＡ４２の間では、７回のやり取りが行われている。ＤＡ４２とディスク２００の間は２回である。
【０１０３】
これによって、キャッシュ制御部４０とディスクアダプタ４２との間の接続に、低いレイテンシが要求され、一方、ディスクアダプタ４２とディスクデバイス２００とは、信号本数の少ないインターフェースを利用できることが理解できる。
【０１０４】
つぎに、前述のシステムディスクドライブ４５３，４５４へのリード／ライトアクセスを説明する。このＣＭ（ＣＰＵ）からのリード／ライトアクセスも、図５及び図６と同様であり、メモリ４０ｂとシステムディスクドライブ４５３，４５４との間のＤＭＡ転送を行う。即ち、図２のファイバチャネル回路４５２に、ＤＭＡ回路を設け、ＣＰＵ４００（４１０）が、ディスクリプタを用意して、ファイバチャネル回路４５２のＤＭＡ回路を起動する。
【０１０５】
例えば、システムディスクドライブのファームウェア、ログデータ、バックアップデータ（キャッシュ領域からの退避データを含む）の読み出しは、図５と同様に、ＣＰＵ４００（４１０）が、ＦＣヘッダとディスクリプタを作成し、ファイバチャネル回路４５２のＤＭＡ回路を起動（リード起動）することにより、システムディスクドライブ４５３，４５４からメモリ４０ｂに、ファームウェア、ログデータ、バックアップデータが、ＤＭＡ転送される。
【０１０６】
同様に、ログデータ、バックアップデータの書き込みは、図６と同様に、ＣＰＵ４００（４１０）が、ＦＣヘッダとディスクリプタを作成し、ファイバチャネル回路４５２のＤＭＡ回路を起動（ライト起動）することにより、システムディスクドライブ４５３，４５４へメモリ４０ｂから、ログデータ、バックアップデータが、ＤＭＡ転送される。
【０１０７】
このように、コントローラにシステムディスクを内蔵したので、コントローラとＢＲＴ、ディスクエンクロージャとの経路が不具合となっても、コントローラや他の経路が正常であれば、コントローラは、システムディスクから、ファームウェアや装置構成のバックアップデータを読み出すことができ、他の経路を利用した動作が可能となる。又、コントローラは、システムディスクに、ログデータの読み出し、書き込みができ、障害時の解析や、予防障害の診断等が可能となる。
【０１０８】
更に、停電発生時には、バッテリに切り替え、キャッシュメモリのデータをシステムディスクにバックアップする際も、ディスクエンクロージャに、電力供給する必要がないため、バッテリ容量を小さくできる。しかも、ディスクアダプタ、ケーブルを介しシステムディスクに、バックアップデータを書き込む必要がないため、書き込み時間も削減でき、キャッシュメモリの容量が大きくても、バッテリ容量を小さくできる。
【０１０９】
しかも、システムディスクドライブを一対設け、冗長化構成を採用しているので、一方のシステムディスクドライブに障害が発生しても、他のシステムディスクドライブでバックアップできる。即ち、ＲＡＩＤ−１の構成を採用できる。
【０１１０】
尚、図２のサービスプロセッサ４４も、システムディスクドライブ４５３，４５４を、ブリッジ回路４５０を介してアクセスできる。サービスプロセッサ４４からフィームウェア、装置構成データをシステムディスクドライブ４５３，４５４へダウンロードする。更に、制御部４０ａが異常となっても、サービスプロセッサ４４からシステムディスクのログデータを取り出し、障害の診断等を実行できる。
【０１１１】
［実装構造］
図７は、本発明による制御モジュールの実装構成例を示す図、図８は、図７の制御モジュールとディスクエンクロージャとを含む実装構成例を示す図、図９は、かかる実装構成によるデータストレージシステムのブロック図である。
【０１１２】
図８に示すように、ストレージ装置の筐体の上側には、４台のディスクエンクロージャ２−０，２−１，２−８，２−９が搭載される。ストレージ装置の下側半分は、制御回路を搭載する。この下側半分は、図７のように、バックパネル７によって前後に分割されている。バックパネル７の前方、後方には、それぞれスロットが設けられる。この例では、図９の大規模構成のストレージシステムの構成の実装構造であるが、図１の構成のものも、ＣＭの数は、異なるが、同様である。
【０１１３】
即ち、図９の構成は、８台の制御モジュール（ＣＭ）４−０〜４−７と、８台のＢＲＴ５−０〜５−７と、３２台のディスクエンクロージャ２−０〜２−３１とを有する。その他は、図１と同一である。
【０１１４】
図７に示すように、図９の構成では、前方側（Ｆｒｏｎｔ）には、８枚（８個）のＣＭ４−０〜４−７が、後方には、２枚（２個）のＦＲＴ６−０，６−１、８枚（８個）のＢＲＴ５−０〜５−７及び、電源制御などを担当するサービスプロセッサＳＶＣ(図２の記号「４４」)が配置される。
【０１１５】
更に、ＣＭ４−０〜４−７には、各々２台のシステムディスクドライブ４５３，４５４が、設けられる。尚、図７では、ＣＭ４−０に、システムディスクドライブ（ＳＤ）の符号４５３，４５４を付しているが、他のＣＭ４−１〜４−７も同様であり、図７では、図面の煩雑を避けるため、省略してある。
【０１１６】
図７では、８枚のＣＭ４−０〜４−７と２枚のＦＲＴ６−０，６−１が、バックパネル７を経由して、４レーンのPCI-Expressで接続される。ＰＣＩ−Ｅｘｐｅｓｓは、４本（差動、両方向のため）の信号線であり、４レーン分で、１６本の信号線となるから、この信号本数は１６×１６＝２５６本となる。また、８枚のＣＭ４−０〜４−７と８枚のＢＲＴ５−０〜５−７がバックパネル７を経由して、Fibre Channelで接続される。Fibre  Channelは、差動、両方向のため、１×２×２＝４の信号線であり、この信号本数は、８×８×４＝２５６本となる。
【０１１７】
このように、接続箇所毎にバスを使い分けることにより、図９のような大規模構成のストレージシステムでも、ＣＭ４−０〜４−７の８枚、ＦＲＴ６−０，６−１の２枚、ＢＲＴ５−０〜５−７の８枚の接続が、５１２本の信号線によって実現できる。この信号線数は、バックパネル基板７に十分に実装可能な信号数であり、また基板の信号層数も６層で十分であり、コスト的にも実現可能な範囲内にある。
【０１１８】
又、図８では、４台のディスクエンクロージャ２−０，２−１，２−８，２−９（図９参照）を搭載するが、他のディスクエンクロージャ２−３〜２−７、２−１０〜２−３１は、別の筐体に設けられる。
【０１１９】
更に、各制御モジュール４−０〜４−７のディスクアダプタ４２ａ，４２ｂとＢＲＴ５−０〜５−７との間は、１対１のメッシュ接続になるため、システムがそなえる制御モジュール４−０〜４−７の数（つまり、ディスクアダプタ４２ａ，４２ｂの数）が増大しても、ディスクアダプタ４２ａ，４２ｂとＢＲＴ５−０〜５−７との間の接続に、インターフェースを構成する信号数が少ないファイバチャネルを採用することができ、実装の課題を解決することができる。
【０１２０】
このように、例えば、２．５インチ程度のシステムディスクドライブであれば、ＣＭ４−０等に、容易に実装（内蔵）でき、実装上も、問題はない。
【０１２１】
［他の実施の形態］
前述の実施の形態では、制御モジュール内の信号線を、PCI-Expressで説明したが,  Rapid-IO等の他の高速シリアルバスを利用できる。制御モジュール内のチャネルアダプタやディスクアダプタの数は、必要に応じて、増減できる。
【０１２２】
又、ディスクドライブとしては、ハードディスクドライブ、光ディスクドライブ、光磁気ディスクドライブ等の記憶デバイスを適用できる。更に、ストレージシステムやコントローラ（制御モジュール）の構成は、図１、図９の構成のみならず、他の構成（例えば、図１０）にも適用できる。
【０１２３】
以上、本発明を実施の形態により説明したが、本発明の趣旨の範囲内において、本発明は、種々の変形が可能であり、本発明の範囲からこれらを排除するものではない。
【０１２４】
（付記１）データを記憶する複数のディスク記憶デバイスと、前記複数のディスク記憶デバイスに接続され、上位からのアクセス指示に応じて、前記ディスク記憶デバイスをアクセス制御する制御モジュールとを有し、前記制御モジュールは、前記ディスク記憶デバイスに記憶されたデータの一部を格納するキャッシュ領域を有するメモリと、前記アクセス制御を行う制御ユニットと、前記上位とのインターフェース制御を行う第１のインターフェース部と、前記複数のディスク記憶デバイスとのインターフェース制御を行う第２のインターフェース部と、前記制御ユニットに接続され、前記制御ユニットのためのシステム情報を格納するシステムディスクユニットとを有することを特徴とするデータストレージシステム。
【０１２５】
（付記２）前記システムディスクユニットは、少なくとも前記制御ユニットのログデータを格納することを特徴とする付記１のデータストレージシステム。
【０１２６】
（付記３）前記制御ユニットは、停電発生時に、前記メモリの前記キャッシュ領域のデータを、前記システムディスクユニットに書き込むことを特徴とする付記１のデータストレージシステム。
【０１２７】
（付記４）前記制御ユニットは、前記システムディスクユニットに前記ログデータを書き込むことを特徴とする付記２のデータストレージシステム。
【０１２８】
（付記５）前記システムディスクユニットは、少なくとも一対のシステムディスクドライブで構成されたことを特徴とする付記１のデータストレージシステム。
【０１２９】
（付記６）前記制御ユニットは、ＣＰＵと、前記ＣＰＵと前記メモリと前記システムディスクユニットを接続するメモリコントローラとを有することを特徴とする付記１のデータストレージシステム。
【０１３０】
（付記７）前記システムディスクユニットは、前記制御ユニットのファームウェアプログラムを格納することを特徴とする付記１のデータストレージシステム。
【０１３１】
（付記８）前記制御モジュールを複数設け、前記複数の制御モジュールが、前記複数のディスク記憶デバイスに接続することを特徴とする付記１のデータストレージシステム。
【０１３２】
（付記９）前記制御モジュールの各々を前記複数のディスク記憶ユニットに接続するための第１のスイッチユニットを有することを特徴とする付記１のデータストレージシステム。
【０１３３】
（付記１０）前記制御ユニットは、前記上位からのリードアクセスに応じて、前記メモリの前記キャッシュ領域を検索し、前記キャッシュ領域に該当するデータが存在する時は、前記キャッシュメモリから前記第１のインターフェース部を介し前記上位へ前記該当するデータを転送し、前記キャッシュ領域に該当するデータが存在しない時は、前記第２のインターフェース部を介し前記データを格納する前記ディスク記憶デバイスをリードアクセスすることを特徴とする付記１のデータストレージシステム。
【０１３４】
（付記１１）データを記憶する複数のディスク記憶デバイスに接続され、上位からのアクセス指示に応じて、前記ディスク記憶デバイスをアクセス制御するデータストレージ制御装置において、前記ディスク記憶デバイスに記憶されたデータの一部を格納するキャッシュ領域を有するメモリと、前記アクセス制御を行う制御ユニットと、前記上位とのインターフェース制御を行う第１のインターフェース部と、前記複数のディスク記憶デバイスとのインターフェース制御を行う第２のインターフェース部と、前記制御ユニットに接続され、前記制御ユニットのためのシステム情報を格納するシステムディスクユニットとを有することを特徴とするデータストレージ制御装置。
【０１３５】
（付記１２）前記システムディスクユニットは、少なくとも前記制御ユニットのログデータを格納することを特徴とする付記１１のデータストレージ制御装置。
【０１３６】
（付記１３）前記制御ユニットは、停電発生時に、前記メモリの前記キャッシュ領域のデータを、前記システムディスクユニットに書き込むことを特徴とする付記１１のデータストレージ制御装置。
【０１３７】
（付記１４）前記制御ユニットは、前記システムディスクユニットに前記ログデータを書き込むことを特徴とする付記１２のデータストレージ制御装置。
【０１３８】
（付記１５）前記システムディスクユニットは、少なくとも一対のシステムディスクドライブで構成されたことを特徴とする付記１１のデータストレージ制御装置。
【０１３９】
（付記１６）前記制御ユニットは、ＣＰＵと、前記ＣＰＵと前記メモリと前記システムディスクユニットを接続するメモリコントローラとを有することを特徴とする付記１１のデータストレージ制御装置。
【０１４０】
（付記１７）前記システムディスクユニットは、前記制御ユニットのファームウェアプログラムを格納することを特徴とする付記１１のデータストレージ制御装置。
【０１４１】
（付記１８）前記メモリと、前記制御ユニットと、前記第１のインターフェース部と、前記第２のインターフェース部と、前記システムディスクユニットとを有する制御モジュールを複数有し、前記複数の制御モジュールが、前記複数のディスク記憶デバイスに接続することを特徴とする付記１１のデータストレージ制御装置。
【０１４２】
（付記１９）前記制御モジュールの前記第２のインターフェース部の各々を前記複数のディスク記憶ユニットに接続するための第１のスイッチユニットを有することを特徴とする付記１１のデータストレージ制御装置。
【０１４３】
（付記２０）前記制御ユニットは、前記上位からのリードアクセスに応じて、前記メモリの前記キャッシュ領域を検索し、前記キャッシュ領域に該当するデータが存在する時は、前記キャッシュメモリから前記第１のインターフェース部を介し前記上位へ前記該当するデータを転送し、前記キャッシュ領域に該当するデータが存在しない時は、前記第２のインターフェース部を介し前記データを格納する前記ディスク記憶デバイスをリードアクセスすることを特徴とする付記１１のデータストレージ制御装置。
【産業上の利用可能性】
【０１４４】
制御モジュールにシステムディスクを内蔵したので、制御モジュールと、ディスク記憶デバイスとの経路が不具合となっても、制御モジュールや他の経路が正常であれば、制御モジュールは、システムディスクから、システム情報を読み出すことができ、他の経路を利用した動作が可能となる。又、制御モジュールは、システムディスクに、ログデータの読み出し、書き込みができ、障害時の解析や、予防障害の診断等が可能となる。
【０１４５】
更に、停電発生時には、バッテリに切り替え、キャッシュメモリ領域のデータをシステムディスクにバックアップする際も、接続されたディスク記憶デバイスに、電力供給する必要がないため、バッテリ容量を小さくできる。しかも、ディスクアダプタ、ケーブルを介しシステムディスクに、バックアップデータを書き込む必要がないため、書き込み時間も削減でき、キャッシュメモリの容量が大きくても、バッテリ容量を小さくでき、ストレージシステムのコストダウンに寄与できる。
【図面の簡単な説明】
【０１４６】
【図１】本発明の一実施の形態のデータストレージシステムの構成図である。
【図２】図１の制御モジュールの構成図である。
【図３】図１及び図２のバックエンドルータとディスクエンクロージャの構成図である。
【図４】図１及び図３のディスクエンクロージャの構成図である。
【図５】図１及び図２の構成のリード処理の説明図である。
【図６】図１及び図２の構成のライト処理の説明図である。
【図７】本発明の一実施の形態の制御モジュールの実装構成を示す図である。
【図８】本発明の一実施の形態のデータストレージシステムの実装構成例を示す図である。
【図９】本発明の一実施の形態の大規模ストレージシステムのブロック図である。
【図１０】従来のストレージシステムの構成図である。
【符号の説明】
【０１４７】
１  ストレージシステム
２−０〜２−３５  ディスクエンクロージャ
４−０〜４−７  制御ユニット
５−０〜５−７  バックエンドルータ
６−０〜６−１  フロントエンドルータ
７  バックパネル
４０  制御モジュール
４０ａ 制御ユニット
４０ｂ  メモリ
４１  チャネルアダプタ
４２  デバイスアダプタ
４３  通信ユニット（DMAエンジン）
４４  システムディスクユニット
【図１】
2006244123.tif 000003
【図２】
2006244123.tif 000004
【図３】
2006244123.tif 000005
【図４】
2006244123.tif 000006
【図５】
2006244123.tif 000007
【図６】
2006244123.tif 000008
【図７】
2006244123.tif 000009
【図８】
2006244123.tif 000010
【図９】
2006244123.tif 000011
【図１０】
2006244123.tif 000012