(57)【要約】【課題】電圧制御リング発振器用回路および周期信号の生成方法。【解決手段】標準の集積回路構成要素を用いて発振器出力を生成する回路および方法が提供される。基本的な回路は回路入力および／あるいは出力の遅延を構成するために一般的に２つのインバータおよび１つの可変コンデンサを含む。発振器回路は一般的に複数のインバータ回路を含み、その内少なくとも１つは段の間の遅延を調節し、それにより発振の周波数を調節するための可変コンデンサを用いる。このように、発振器の出力は１つの制御電圧を用いて同調することができる。方法は一般的に(1)複数の段を含むリング発振器に動作電圧を印加するステップ、および(2) これらの少なくとも２段の間のノードに連結された可変コンデンサに制御電圧を印加するステップを含む。回路は直交発振器において特に利点を有し、広く利用可能なＣＭＯＳ技術を用いて簡単に実施することができる。【選択図】図３
2006311561.tif 000002
【特許請求の範囲】
【請求項１】
第１入力を受信するように構成され、第１出力を有する第１インバータ、
前記第１入力を受信するように構成され、第２出力を有する第２インバータ、および
前記第１入力、前記第１出力、または前記第２出力の１つと接続される可変コンデンサ、
を含むことを特徴とする回路。 
【請求項２】
前記第１および第２の各インバータが、
供給電圧に直接連結されたｐ−チャンネル・トランジスタ、および
接地に直接連結されたｎ−チャンネル・トランジスタ、
を含むことを特徴とする、請求項１に記載される回路。
【請求項３】
前記可変コンデンサは制御電圧が入力され、前記制御電圧により少なくとも部分的に決定される容量を有することを特徴とする請求項１に記載される回路。
【請求項４】
前記可変コンデンサが可変容量ダイオードを含むことを特徴とする請求項３に記載される回路。
【請求項５】
複数の段を含み、前記段の少なくとも１つは請求項１に記載される回路を含み、先行する段の少なくとも１つから出力は、後続する段の少なくとも１つに入力されるよう構成されることを特徴とする発振器。
【請求項６】
第１から第４段を含み、前記第１から第４段の各々が請求項１に記載される回路を含むことを特徴とする発振器。
【請求項７】
前記第１から第４段の前記可変コンデンサは制御電圧を受けるように構成されることを特徴とする請求項６に記載される発振器。
【請求項８】
前記制御電圧により少なくとも部分的に決定される周波数を有する第１発振器・出力を含むことを特徴とする請求項７に記載される発振器。
【請求項９】
第２、第３、および第４発振器出力を含み、
前記第２発振器出力は前記第１発振器出力と約90° 位相がずれており、
前記第３発振器出力は前記第１発振器出力と約180° 位相がずれており、
前記第４発振器出力は前記第１発振器出力と約270° 位相がずれていることを特徴とする
請求項８に記載される発振器。
【請求項１０】
第１から第ｎ（ｎは２以上の自然数）のインバータ段ならびに第１および第２インバータ段の間の第１ノードに連結された可変コンデンサを含み、前記可変コンデンサは制御電圧を受けるように構成されることを特徴とするリング発振器。 
【請求項１１】
前記第１から第ｎインバータ段の各々が第１インバータおよび第２インバータを含み、前記インバータ段の各々は、先行する段少なくとも１つからの出力を受信し、後続するインバータ段の少なくとも１つに入力を提供するよう構成されることを特徴とする請求項１０に記載されるリング発振器。
【請求項１２】
前記第１から第ｎのインバータ段の各々は第１出力および第２出力を提供し、先行するインバータ段から前記第１出力を、また別の先行する段から前記第２出力を受信するように構成されることを特徴とする請求項１１に記載されるリング発振器。
【請求項１３】
前記ｎは偶数であることを特徴とする請求項１０に記載されるリング発振器。
【請求項１４】
各段の前記第１出力上の発振信号は先行する段の第１出力上の発信信号と位相が直交していることを特徴とする請求項１３に記載されるリング発振器。
【請求項１５】
前記第１から第ｎのインバータ段の少なくとも１つからの出力および前記インバータ段の少なくとも１つの入力の間の信号遅延が少なくとも部分的に前記制御電圧により決定されることを特徴とする請求項１０に記載されるリング発振器。
【請求項１６】
前記第１から第ｎのインバータ段の少なくとも１つの出力発振信号が少なくとも部分的に前記制御電圧により決定されることを特徴とする請求項１０に記載されるリング発振器。
【請求項１７】
前記可変コンデンサが可変容量ダイオードを含むことを特徴とする請求項１０に記載されるリング発振器。
【請求項１８】
前記第１から第ｎの各インバータ段が第１および第２ＣＭＯＳインバータを含むことを特徴とする請求項１０に記載されるリング発振器。
【請求項１９】
請求項１８に記載されるリング発振器を含むことを特徴とする集積回路。
【請求項２０】
複数の発振信号を生成する方法であって、
動作電圧を複数の段を含むリング発振器に印加すること、および
少なくとも２つの前記段の間に連結された可変コンデンサに制御電圧を印加すること、
を特徴とする複数の発振信号を生成する方法。
【請求項２１】
前記可変コンデンサが可変容量ダイオードを含むことを特徴とする請求項２０に記載される複数の発振信号を生成する方法。
【請求項２２】
さらに前記複数の発振信号の位相を直交させて生成することを特徴とする請求項２０に記載される複数の発振信号を生成する方法。
【請求項２３】
前記発振信号の少なくとも１つが入力信号の周波数と実質的に同等の周波数を有するように前記制御電圧を調節することを特徴とする請求項２０に記載される複数の発振信号を生成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はクロック・ソースに関し、さらに詳しくは特にデジタル論理および通信用途用の高周波数リング発振器に関する。
【背景技術】
【０００２】
デジタル論理または通信用途用のデータ処理は一般的にデータの周波数においてクロック・ソースを必要とする。リング発振器は高周波数クロック・ソースとして広く使用されており、特に位相ロック・ループ（ＰＬＬ）用途では安定した低周波数クロック・ソースの周波数を増加させるために使用することができる。リング発振器はその設計の容易さおよびチップに集積した場合のシリコン面積が非常に小さいために使用される。通常のリング発振器は安定した発振を得るために奇数の反転を使用する。これは発振器内の段（stages）が奇数であるか、各段に対し完全差動回路設計を使用していること示唆している。各段に対し完全差動回路を使用することは回路面積を増やし、用途によっては望ましくない。
【０００３】
クロック・ソースはしばしば真および相補出力のみならず、直交出力（quadrature）を生成できることが必要である。２つの出力において、片方が他方に対し約１／４周期位相シフトされると２つの出力は位相が直交している。リング発振器が奇数の段を有すると直交した２つの出力を生成するのは難しい（回路を追加しない限り）。従ってリング発振器には偶数の段があることが望ましいが、これは差動回路設計以外の従来の設計では一般的不可能である。
【０００４】
この問題を解決するためにアレー発振器技法が適用されている。最近では2003年ヨーロッパ・ソリッドステート回路会議（ESSCIRC 2003）においてM. Grozing 他により「直交出力および100 MHzから3.5 GHzの同調範囲を有するＣＭＯＳリング発振器」（“CMOS Ring Oscillator with Quadrature Outputs and 100 MHz to 3.5 GHz Tuning Range”）と題した例がある。彼らの構造は正方向送り（a feed-forward）のアレーとして接続された８つの相等しいＣＭＯＳインバータの段を用い、図１に示される。正方向送りのインバータにより通常の４段リングが発振し周波数を速めることができる。４つの相等しい出力ノードを有するリングであるため、連続するノードは一般的に位相が直交する。
【０００５】
図１に示す構造は発振の周波数を変える手段が示されておらず、これはＰＬＬ用途の多くに必要であるとまで行かなくても非常に望ましい。Grozing他は各インバータの対に対し図２に示す回路を使用した。図２の回路は例えば図１のインバータ102および106を表している。Ｐ−チャンネル・バイアス・トランジスタ203およびｎ−チャンネル・バイアス・トランジスタ204が連続段（a successive stage）をオン・オフにするための電流を制御（または操縦）し、それにより回路遅延を、従って発振器の周波数を制御する。
【０００６】
電流操縦技法は２つの望ましくない特性を有する。第１に、電流が変化するにつれ、信号の上下レベルが変わる。この変動レベルに応答できる出力回路を発振器に含む必要があるかもしれない。信号レベルが下がるとノイズも増加する。第２の望ましくない特性はｐ−チャンネル・バイアス・トランジスタ203に印加される周波数制御電圧が一般的にｎ−チャンネル・バイアス・トランジスタ204に印加される周波数制御電圧と異なるが、一般的にトランジスタ・パラメータの製造変動に影響を受ける定数により関連していることである。Grozing他は電圧調整器回路を用いて上述の２つの制御電圧を調整することを開示する。
【０００７】
【特許文献１】米国特許出願公開第2002/0057135号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の考察から標準ＣＭＯＳインバータの段をアレー発振器構成で使用する簡単な回路が望ましいことが明らかである。またアレー発振器（an array oscillator）の周波数を１つの制御電圧を用いて制御できることが望ましい。
【課題を解決するための手段】
【０００９】
本発明の回路は、第１入力を受信するように構成され、第１出力を有する第１インバータ、前記第１入力を受信するように構成され、第２出力を有する第２インバータ、および前記第１入力、前記第１出力、または前記第２出力の１つと接続される可変コンデンサを含む。
【００１０】
また、本発明の実施形態は標準的集積回路部品を用いて発振器出力を生成する回路および方法に関する。基本的な回路は一般的に回路入力および／あるいは出力の遅延を設定するために２つのインバータおよび可変コンデンサを含む。発振器回路は一般的に複数のインバータ回路を含み、その内少なくとも１つは段間の遅延を調節するために可変コンデンサを用い、それにより発振の周波数を調節する。従って発振器の出力は１つの制御電圧を用いて同調することができる。方法は一般的に(1) 動作電圧を複数の段を含むリング発振器に印加し、(2) これらの少なくとも２つの段間のノードに連結した可変コンデンサに制御電圧を印加するステップを含む。これらの回路は直交発振器において特に利点があり、広範囲に入手可能なＣＭＯＳ技術を用いて容易に実施できる。
【００１１】
本発明は周波数を１つの制御電圧で同調できる発振出力を有利に提供する。本発明のこれらおよび他の利点は以下の好ましい実施形態の詳細な説明から容易に明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
添付図面に例が示される発明の好ましい実施形態について詳細に言及する。発明は好ましい実施形態に関連して説明されるが、これは発明をこれらの実施形態に限定するものではないことが理解されよう。逆に、発明は添付請求項に定義される発明の精神および範囲に含まれる代替、変更、および同等のものも対象になることを意図している。さらに、本発明に関する以下の詳細な説明において、本発明を充分理解するために多数の具体的な詳細が述べられる。しかし、当業者にはすぐ明らかであるように、本発明はこれら具体的な詳細なしでも実施することができる。その他、本発明を不必要に不明瞭にしないために周知の方法、手順、構成要素、および回路は詳細に説明されていない。
【００１３】
便宜および簡素化上、「接続され」、「結合され」、「連結され」、および「通信して」の用語は２つ以上の接続または結合された要素の直接的または間接的な関係を示すことができるが、これらの用語は全般的に技術上認知された意味をも与えられている。
【００１４】
本発明は発振器出力を生成するための回路および方法に関する。回路は一般的に第１および第２インバータを含む。第１インバータは一般的に第１入力を受信し、第１出力を提供するように構成される。第２インバータは一般的に第１インバータと同じ入力を受信し、第２出力を提供するように構成される。可変コンデンサが一般的に入力および／あるいは出力の１つに連結されている。回路は複数の段を含む発振器の一部で有り得、段の内少なくとも１つが上記デュアル・インバータ回路からなり、(i)先行する段の少なくとも１つからの出力を受入れ、(ii) 後続する段の少なくとも１つに入力を提供する。
【００１５】
発明の別の態様は複数のインバータ段および２つのインバータ段の間のノードに連結した可変コンデンサを含むリング発振器に関する。可変コンデンサは一般的に制御電圧を受けるように構成される。
【００１６】
発明のさらに別の態様は複数の発振信号を生成する方法に関し、複数の段を有するリング発振器に動作電圧を印加し、少なくとも２段の間のノードに連結された可変コンデンサに制御電圧を印加するステップを含む。
【００１７】
各種態様における発明は典型的な実施形態に関連して以下により詳細に説明される。
【００１８】
回路
一態様において、本発明は一般的に第１および第２インバータを含む回路（「デュアル・インバータ回路」）に関する。第１インバータは一般的に第１入力を受信し第１出力を提供するように構成される。第２インバータは一般的に第１インバータと同じ入力を受信し、第２出力を提供するように構成される。可変コンデンサが入力および／あるいは少なくとも第１のインバータの出力または第２のインバータの出力の一方に接続される。回路はリング発振器や、特に直交リング発振器、の段としての使用に適している。回路の入力（可変コンデンサが入力にある場合）、および／あるいは回路の出力（可変コンデンサが出力にある場合）における信号の遅延は部品の固定特性と、可変コンデンサの容量とに依存する。本明細書に開示される発明的に概念の基調はこの回路が類似した回路および／または他の段とともに複数段のリングに以下に説明されるように構成されると、可変コンデンサの容量が各段の遅延を、それにより発振器の周波数を、調節、変更し、それに影響を与え、および／あるいはそれを制御することになる点である。
【００１９】
図３は本回路の例を示し、各インバータ331および332はｐ−チャンネル・トランジスタ（各々341および343）およびｎ−チャンネル・トランジスタ（各々342および344）を含む。一実施形態でｐ−チャンネル・トランジスタ341および343は供給電圧302に直接連結されていることができ、ｎ−チャンネル・トランジスタ342および344は接地303に直接連結する。インバータ331においてｐ−チャンネル・トランジスタ341およびｎ−チャンネル・トランジスタ342双方のゲートは回路の入力線に連結する。ｐ−チャンネル・トランジスタ341およびｎ−チャンネル・トランジスタ342 各々の１つのソース／ドレーン端子は通常回路321の第１出力に連結されている。第２インバータのトランジスタ343 および344は同じように構成されており、両方のトランジスタは回路の単独入力311および第２出力322に連結されている。
【００２０】
また、可変コンデンサは制御電圧Vcontrol 350を受け、少なくとも部分的にその制御電圧で決定される容量を有するように構成されることができる。このように、回路遅延、従って発振器の周波数は単独の制御電圧Vcontrol 350により所定の関係に依存し、関連し、またはそれに従い制御されることができる。本実施は、ｐ−チャンネル・バイアス・トランジスタ203に印加される周波数制御電圧がｎ−チャンネル・トランジスタ204に印加される周波数制御電圧と一般的に異なる（但し関連していることができる）、図２に示す回路の実施より簡単である（但し本回路も望ましければこのようなバイアス・トランジスタを含むことができる）。
【００２１】
可変コンデンサをリング発振器の段の間に使用した結果、可変コンデンサは入力311および／あるいは出力321および322のいずれかまたは双方と連結されることができる。例えば、図５に示すような完全に接続されたリング発振器において可変コンデンサ516はノード515において第２段520の入力、第１段510の第１出力、第４段540の第２出力542に連結されている。
【００２２】
可変コンデンサはバラクタ・ダイオード（可変容量ダイオード）を含むことができ、本明細書で説明される利点を有する。図３は可変コンデンサとしてバラクタ・ダイオード301の使用を示し、その陽極は第１入力321に連結され、陰極は制御電圧350（Vcontrol）に連結されている。あるいは、可変コンデンサはk行およびm 列の個々のコンデンサを有するプログラマブル・コンデンサ・アレーを含むことができ（kおよびmは各々は少なくとも１の整数で、kおよびmのいずれかは少なくとも２である）、個々のコンデンサは各々独立した設定信号を受信するように構成されるトランジスタまたはスイッチに連結される。アレー内の各コンデンサは所定の容量を有することができ、従って設定信号は特定の発信周波数に対応する容量を設定するのに用いることができる。一実施形態で、各コンデンサは（実質的に）同じ容量を有する。別の実施形態で、コンデンサの容量は連続的により高くまたはより低くなる（例えば各コンデンサはc・2kの容量を有し、ここでcは基礎容量で、kはk x 1のアレーにおけるコンデンサの位置である）。
【００２３】
本回路はリング発振器において特に好ましい利点を有する。従って発明はさらに、複数の段を含み、段の少なくとも１つが本明細書で説明される典型的なデュアル・インバータ回路を含む発振器に関する。さらに別の実施形態で、発振器は少なくとも４つのデュアル・インバータの段を含む（例えば4n段で、ここでnは1以上の整数である）。これらのデュアル・インバータの段は先行する段の少なくとも１つからの出力を受信し、後続する段の少なくとも１つに（より詳しくは後続する段の少なくとも２つに）入力を提供するように構成することができる。
【００２４】
好ましい実施において、発振器は４つのデュアル・インバータの段を含むことができ、ここで４つの段の各々は本デュアル・インバータ回路を含む。各段は一般的に第１入力を受信し（例えば両方のインバータが同じ入力を受信し）、少なくとも１つの出力を後続する段の少なくとも１つに提供するように構成される。各段の第２インバータは一般的に第２出力を第２の、異なった段に提供するように構成される。可変コンデンサは各段の入力および／あるいは少なくとも１つの出力に連結されている。各段は先行する段の少なくとも１つの出力（より詳しくは先行する段の少なくとも２つの出力）を受信し、後続する段の少なくとも１つ（より詳しくは後続する段の少なくとも２つ）に入力を提供するように構成されることができる。
【００２５】
さらに別の実施形態では、可変コンデンサ（単数または複数）が制御電圧を受けるように構成される。可変コンデンサの容量は所定の関係に基づき少なくとも部分的に制御電圧により決定されることができる。発振器も少なくとも部分的に制御電圧により決定される周波数を有し、一般的に１つ以上の発振器出力を提供する。
【００２６】
リング発振器
本発明は複数のインバータの段ならびに第１および第２インバータ段の間のノードに連結した可変コンデンサを含むリング発振器に関する。可変コンデンサは一般的に制御電圧を受けるように構成される。各インバータ段は第１インバータおよび第２インバータを含むことができ、(i) 先行する段から少なくとも１つの出力を受信し、(ii) 後続する段に少なくとも１つの出力を提供するように構成されることができる。
【００２７】
一実施形態で、各インバータ段は一般的に(i) 第１および第２出力を後続する段に提供し、(ii) 先行する段から第１出力および第２出力を受信するように構成される。設計によっては後続する段の１つが先行する段となる場合もある。例えば図４Ａは第３インバータ430が出力431および432を各々段440および410に提供し、先行する段420の第１出力および先行する段410の第２出力を受信することを示している。
【００２８】
図４Ａをみると、インバータ段の典型的な相互接続が示されている。各インバータ段410、420、430、および440は２つの後続する段に入力を提供し、２つの先行する段からの出力を受信する。各段の入力は１つの先行する段の第１出力および別の先行する段の第２出力を含むことができる。図４Ａの典型的アーキテクチャにおいて、各段の入力はさらに可変コンデンサ450に接続されている。例えば、第１インバータ段410はインバータ段440の第１出力441およびインバータ段430の第２出力432を受信する。インバータ段410はさらに出力411をインバータ段420に、および出力412をインバータ段430に提供する。インバータ段410の入力ならびに出力441および432に接続されている段間ノード445はさらに可変コンデンサ・ブロック450に接続されている。
【００２９】
本実施形態で、出力411および421の位相は直交しており、すべての隣接段の出力も同様である。出力411および431は互いに反転しており、すなわち真および相補信号を表している。発振器の周波数は制御電圧（Vcontrol）を調節することにより同調することができる。回路400の同調範囲は各トランジスタ段の物理的構成要素に部分的に依存し、部分的にはVcontrolの関数として可変コンデンサの容量変動に依存する。制御電圧Vcontrolは回路設計中に決定しても良く、または望む出力周波数を作り出すために動的に生成されても良い。所定のまたは望む周波数を決定し、そのような周波数を作る適当なVcontrolを生成するための回路構成は従来のものを用いることができる。複雑な調整器は必要でない（但し望ましければVcontrolを提供する電圧調整器を使用しても良い）。可変コンデンサがプログラマブル・コンデンサ・アレーを含む実施例においてはVcontrolが約0ボルト（接地）になる。
【００３０】
リング発振器は偶数の段を含むことができる。リング発振器は各段の第１出力上の発振信号が先行する段の第１出力上の発振信号に直交しているように有利に構成することができる。例えば、図４Ａに示されるリング発振器400は４つの段を有する。各段が同一である場合、各段の遅延は発振周期の1/nに等しく、ここでnは発振器内の段数である。リング発振器400の４つの段は発振周期の約1/4の遅延をもたらすので出力は直交する。これは各段の出力が先行する段に直交する、すなわち位相が90°ずれている、ことを意味する。例えば、第３段430の発振は第１段410と180°位相がずれており（すなわち相補的であり）、第４段440の出力は第１段410と270°位相がずれている。８つ（または任意の４の倍数）の段を有する発振器も直交出力を生成することができることが認識されよう。
【００３１】
可変コンデンサ・ブロック450は一般的に複数の可変コンデンサを含む。可変コンデンサ（Vcontrolを受けるコンデンサ以外の）の端子は複数のノードに連結されることができる。例えば、２つの可変コンデンサが各々２つのノードに連結することができる。各段間ノード（ノード415、425、435、および445）は固有の可変コンデンサ（各々Vcontrolを受ける） に連結されていることが好ましい。例えば図４Ｂは各段間ノード415、425、435、および445は各々別個の可変コンデンサ416、426、436、および446に連結されている可変コンデンサ・ブロック450を示す。各可変コンデンサはさらにVcontrol 455に連結されている。あるいは図４Ｃは段間ノード415および435双方が可変コンデンサ416’に連結され、段間ノード425および445双方が可変コンデンサ426’に連結される典型的な可変コンデンサ・ブロック450’を示す。可変コンデンサ416および426は各々さらにVcontrol 455に連結されている。
【００３２】
別の実施形態で、前記インバータ段の内第１のものの出力および前記インバータ段の内第２のものの入力間の信号遅延は少なくとも部分的に制御電圧により決定される。さらに少なくとも１つのインバータ段の出力発振周波数も少なくとも部分的に制御電圧により決定されることができる。
【００３３】
可変コンデンサは有利にバラクタ・ダイオードを含むことができる。バラクタ・ダイオードは通常逆バイアス電圧のある既知の範囲において逆バイアス電圧およびダイオード・容量間で直線的関係を示す。本発明においてこの直線的関係は回路の同調を促進する。次に図５に関し、制御電圧（Vcontrol）は可変コンデンサ516、526、536、および546に印加されることができ、可変コンデンサはバラクタ・ダイオードを含む。回路の同調範囲は各インバータの物理的構成要素に部分的に依存し（例えば段510のインバータ）、また可変コンデンサのVcontrolの関数としての容量変動に部分的に依存する。Vcontrolと各バラクタ・ダイオード516、526、536、および 546の容量との間が実質的に直線的関係であることを鑑み、生じる出力周波数は一般的に電圧の既知範囲においてVcontrolに対し実質的に直線的関係になる。図６は本発明に関する典型的なプリング曲線（pulling curve）を示し、図５の発振器の出力周波数を制御電圧Vcontrolの関数として典型的なバラクタ・ダイオードの直線範囲にわたりグラフ化している。
【００３４】
図５は典型的な完全に相互接続された発振器を示す。発振器は４つの段を含み、各段は図３の回路300を含む。各回路の第１出力は可変コンデンサおよび後続する段の少なくとも１つとの双方に連結されている。さらに第２出力は第２の異なった後続する段の入力に連結されている。従って本実施形態において、各段は２つの先行する段の出力を受信する。
【００３５】
例えば図５において、第１デュアル・インバータ段510は入力501および502を各々後続の第２インバータ段520および第３インバータ段に提供する一方、入力504および505を各々先行する第４インバータ段540および第３インバータ段530から受信する。これら段の正方向送りのインバータはリングを特有の、または所定の、周波数で発振せしめる。可変コンデンサ516、526、536、および546 は本明細書に説明されるように、所定の関係（例えばVcontrolと発振周波数との関係）に従ってインバータ段の遅延を調節、変更し、これらに影響を与え、および／あるいはこれらを制御する。
【００３６】
可変コンデンサ516、526、536、および546は一般的に制御電圧（Vcontrol）を受け、少なくとも部分的にVcontrolにより決定される容量を有するように構成される。本実施形態においてはさらに各段の遅延を、従って発振器の周波数を、調節、変更し、これに影響を与え、および／あるいはこれを制御することができる。各段の出力は一般的に同じ周波数で発振するが、各出力の位相は特有の量により決定され、一般的には段数（例えば360°/nで、ここでn＝段数）により決定される分オフセットされる。段への入力および段のコンデンサ連結出力間のこの遅延は部分的に構成要素の固定特性に、また部分的に可変コンデンサの容量に依存する。可変コンデンサの容量を変えても一般的に出力の信号の揺れには影響しない。バイアス・トランジスタ、複雑な（またはチップ外の）調整器回路、または特別な出力回路は必要でない。
【００３７】
このように、各インバータ段は第１および第２ＣＭＯＳインバータを含むことができる。次にリング発振器全体、１つ以上の制御電圧発生器（電圧調整器、電圧分割器、等々を含むことができる）、１つ以上の周波数逓倍器および／あるいは分割器、1つ以上のフィルタ、複数のクロック・バッファ（各々３ステートになり得るものであって良い）、等々、を含む集積回路を形成することができる。従来のリング発振器は一般的にチップに集積されると非常に小さいシリコン面積を有する。バラクタ・ダイオードを用いる本発明も非常に小さいシリコン面積に有利に実施することができる。このような回路に用いられるバラクタ・ダイオードはすべて共有拡散のシングル・ウェルで有利に加工することができる。当業者であれば容易にこのような集積回路を設計し使用できるであろう。
【００３８】
方法
本発明はさらに発振周波数の制御方法および／あるいは複数の発振信号の生成方法に関する。制御方法は複数の段を含むリング発振器に動作電圧を印加し、少なくとも２段の間のノードに連結した可変コンデンサに制御電圧を印加するステップを含む。好ましい実施形態において、可変コンデンサはバラクタ・ダイオードを含む。発振周波数の生成方法はさらにリング発振器から出力信号を生成するステップを含むことができる。各種実施形態において、方法はさらに出力をpおよびqの係数で各々逓倍および／あるいは分割することを含むことができ、ここでpおよびqは独立した１以上の整数である（pまたはqのいずれか一方が１の場合他方は少なくとも２である）。一つの具体的な実施において、方法は複数の位相が直交する出力信号を生成する。
【００３９】
別の実施形態において、方法はさらに発振信号の少なくとも１つが入力信号の周波数と実質的に等しい（またはこのような信号のp/qの倍数で、pおよびqは独立して１以上の整数であり、pおよびqの少なくとも１つは少なくとも２である）周波数を有するように制御電圧を調節するステップを含む。例えば入力信号は基準信号を含むことができる。別の例では、デジタル論理または通信用のデータ処理の用途において入力信号と実質的に同じ（またはp/qの倍数である）周波数を有するクロック・ソースが有利に用いられる。入力データの周波数が決定されると（例えば従来のクロック・リカバリ回路を用いて）、入力信号の周波数と実質的に同じ（またはそのp/qの倍数である）周波数を生成するように制御電圧を設定または調節することができる。
【００４０】
このように、本発明は発振器出力を生成する回路および方法を提供する。回路は広く入手可能なＣＭＯＳ技術を用いて簡単に実施でき、発振器出力は一つの制御電圧を用いて同調することができる。
【００４１】
本発明の具体的な実施形態に関する前記の説明は例示および説明の目的で提示される。説明は網羅的であることまたは発明を開示された正確な形態に限定することを意図しておらず、上述の教示を踏まえて多数の変更および変形が可能である。実施形態は発明の原理およびその実際的な適用を最も良く明らかにし、それにより他の当業者が検討される具体的な用途に適した各種の変更を加えた上発明および各種実施形態を最もうまく利用できるために選ばれ、説明されている。発明の範囲は本明細書に添付される請求項およびそれらの相当語句で定義されることが意図される。
【図面の簡単な説明】
【００４２】
【図１】正方向送りのアレーとして接続された８つの相等しいＣＭＯＳインバータの段を用いたアレー発振器を示す図である。
【図２】図１の発振器で用いる従来のデュアル・インバータ回路を示す図である。
【図３】本発明による典型的なデュアル・インバータ回路を示す図である。
【図４Ａ】本発明による典型的なリング発振器を示す図である。
【図４Ｂ】各インバータ・段に対し１つの可変コンデンサを用いた可変コンデンサ・ブロック450の詳細図である。
【図４Ｃ】２つのインバータ段毎に１つの可変コンデンサを用いた可変コンデンサ・ブロック450の詳細図である。
【図５】本発明により、図３の回路を用いた典型的なアレー発振器を示す図である。
【図６】本発明の典型的なプリング曲線を示し、発振器の出力周波数を制御電圧Vcontrolの関数として示している。
【符号の説明】
【００４３】
102  インバータ
106  インバータ
203  Ｐ−チャンネル・バイアス・トランジスタ
204  ｎ−チャンネル・トランジスタ
300  回路
301  可変コンデンサ
302  供給電圧
303  接地
321  回路
331  インバータ
332  インバータ
341  ｐ−チャンネル・トランジスタ
342  ｎ−チャンネル・トランジスタ
343  ｐ−チャンネル・トランジスタ
344  ｎ−チャンネル・トランジスタ
350  制御電圧（Vcontrol）
400  リング発振器400
410  インバータ段
415  ノード
416  可変コンデンサ
416’  可変コンデンサ
420  インバータ段
425  ノード
426  可変コンデンサ
426’  可変コンデンサ
430  インバータ段
435  ノード
436  可変コンデンサ
440  インバータ段
445  ノード
446  可変コンデンサ
450  可変コンデンサ・ブロック
450’  可変コンデンサ・ブロック
455  制御電圧（Vcontrol）
510  第１デュアル・インバータ段
515  ノード
516  可変コンデンサ
520  第２インバータ段
526  可変コンデンサ
530  第３インバータ段
536  可変コンデンサ
540  第４インバータ段
546  可変コンデンサ
【図１】
2006311561.tif 000003
【図２】
2006311561.tif 000004
【図３】
2006311561.tif 000005
【図４Ａ】
2006311561.tif 000006
【図４Ｂ】
2006311561.tif 000007
【図４Ｃ】
2006311561.tif 000008
【図５】
2006311561.tif 000009
【図６】
2006311561.tif 000010