(57)【要約】【課題】高温環境下で放電を安定化したプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】４０℃以上の高温環境下で、ｎ−１番目サブフィールド（ＳＦｎ−１）の最後のサステインパルス（ＬＳＴＳＵＳＰ）の上昇時点と、ｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ）が始まるポジディブランプ波形（ＰＲ）の上昇時点との間に、空間電荷の減衰（Ｄｅｃａｙ）を誘発するための空間電荷減衰期間（Ｔｄｅｃａｙ）を設定する。空間電荷減衰期間は、常温環境に比べて４０℃ 以上の高温環境でさらに長く設定されて、その時間はおおよそ１００μｓ以上、１ｍｓ以下である。最後のサステインパルスが、スキャン電極またはサステイン電極に供給された後、一定時間の間、スキャン電極またはサステイン電極は、グラウンドレベルの電圧を維持する。【選択図】図７
2006146229.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極とサステイン電極を含むプラズマディスプレイパネルと、
一つ以上のサブフィールドのリセット期間より前に、前記スキャン電極またはサステイン電極にプリ−リセット波形を供給する駆動部と、
前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度によって、ｎ-１（ｎは正の定数)番目サブフィールドのサステイン期間の間、前記スキャン電極またはサステイン電極に供給される最後のサステインパルスと、ｎ番目サブフィールドのリセット期間の間、前記スキャン電極に供給される初期化信号の間の期間を調節するように制御する制御部と、
を含むことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記制御部は、
前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度が常温より高くなるとき、ｎ-１（ｎは正の定数)番目サブフィールドのサステイン期間の間、発生される最後のサステインパルスと、ｎ番目サブフィールドのリセット期間の間、発生される初期化信号の間の期間を、常温での期間よりさらに長くすることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記ｎ−1番目サブフィールドのサステイン期間の間、発生される最後のサステインパルスと、前記ｎ番目サブフィールドのリセット期間の間、発生される初期化信号の間の期間は、おおよそ１００μｓ以上、１ｍｓ以下であることを特徴とする請求項２記載のプラズマディスプレイ装置。
【請求項４】
前記制御部は、前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度が常温より高い時、 前記サステインパルスの上昇期間と下降期間を、おおよそ３２０ｎｓ以上、３６０ｎｓ以下にすることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項５】
前記最後のサステインパルスの幅は、１μs以上、１ｍｓ以下であることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項６】
前記スキャン電極または前記サステイン電極に供給される前記最後のサステインパルスの供給が終わった以後に、前記スキャン電極または前記サステイン電極の電圧は、接地電圧に維持されることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項７】
前記スキャン電極または前記サステイン電極の電圧が、接地電圧に維持される期間の長さは、１００μs以上、１ｍｓ以下であることを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項８】
前記プリ−リセット波形は、複数のサブフィールドの中の少なくとも一つのサブフィールドのリセット期間より前に供給されることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項９】
前記プリ−リセット波形は、前記フレームの複数のサブフィールドの中の階調加重値が一番低いサブフィールドのリセット期間より前に供給されることを特徴とする請求項８記載のプラズマディスプレイ装置。
【請求項１０】
スキャン電極とサステイン電極を含むプラズマディスプレイパネルと、
前記スキャン電極またはサステイン電極に、一つ以上のサブフィールドのリセット期間より前に、プリ−リセット波形を供給する駆動部と、
前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度が実質的に高温である時、 前記スキャン電極または前記サステイン電極に供給される最後のサステインパルスの供給時点と、次のサブフィールドの初期化信号の供給時点の間の間隔を調節する制御部と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項１１】
前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度の高温は、４０℃以上であることを特徴とする請求項１０記載のプラズマディスプレイ装置。
【請求項１２】
前記最後のサステインパルスの供給時点と、次のサブフィールドの初期化信号の供給時点の間の間隔は、前記最後のサステインパルスの幅によって調節されることを特徴とする請求項１０記載のプラズマディスプレイ装置。
【請求項１３】
前記最後のサステインパルスの幅は、１μｓ以上、１ｍｓ以下であることを特徴とする請求項１１記載のプラズマディスプレイ装置。
【請求項１４】
前記スキャン電極または前記サステイン電極に供給される前記最後のサステインパルスの供給後、前記スキャン電極または前記サステイン電極の電圧は、接地電圧が維持されることを特徴とする請求項１１記載のプラズマディスプレイ装置。
【請求項１５】
スキャン電極及びサステイン電極を含むプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の駆動方法において、
前記スキャン電極またはサステイン電極に、リセット期間より前に、プリ−リセット波形を供給する段階と、
前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度によって、ｎ-１（ｎは正の定数)番目サブフィールドのサステイン期間の間、前記スキャン電極またはサステイン電極に供給される最後のサステインパルスと、ｎ番目サブフィールドのリセット期間の間、前記スキャン電極に供給される初期化信号の間の期間を調節する段階と、
を含むことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１６】
前記ｎ−１番目サブフィールドのサステイン期間の間、発生される最後のサステインパルスと、前記ｎ番目サブフィールドのリセット期間の間、発生される初期化信号の間の期間を、おおよそ１００μｓ以上、１ｍｓ以下にすることを特徴とする請求項１５記載のプラズマディスプレイ装置の駆動方法。
【請求項１７】
前記サステイン期間中、前記スキャン電極またはサステイン電極に印加されるサステインパルスの上昇期間と下降期間を、おおよそ３２０ｎｓ以上、３６０ｎｓ以下にすることを特徴とする請求項１５記載のプラズマディスプレイ装置の駆動方法。
【請求項１８】
前記最後のサステインパルスの幅は、１μｓ以上、１ｍｓ以下であることを特徴とする請求項１５記載のプラズマディスプレイ装置の駆動方法。
【請求項１９】
前記スキャン電極または前記サステイン電極に供給される前記最後のサステインパルスの供給後に、前記スキャン電極または前記サステイン電極の電圧は、接地電圧を維持することを特徴とする請求項１５記載のプラズマディスプレイ装置の駆動方法。
【請求項２０】
前記スキャン電極または前記サステイン電極の電圧が、接地電圧を維持する期間の長さは、１００μｓ以上、１ｍｓ以下であることを特徴とする請求項１９記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的にプラズマ表示装置は、 He＋Xe、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスの放電中に発生する紫外線を利用して、蛍光体を励起して発光させることにより、画像を表示する。 このようなプラズマ表示装置は、薄型化と大画面化が容易であるだけでなく、最近の技術開発によって画質が向上している。
【０００３】
プラズマ表示装置は画像の階調を実現するために、 一フレームを異なる放射をする多くのサブフィールドに分けて、時分割駆動する。 各サブフィールドは全画面を初期化するためのリセット期間と、走査ラインを選択して選択された走査ラインで放電セルを選択するためのアドレス期間と、放電回数によって階調を実現するサステイン期間に分けられる。
【０００４】
例えば、２５６階調で画像を表示しようとする場合に、図１のように１／６０秒にあたるフレーム期間（１６.６７ｍｓ）は、８個のサブフィールド（ＳＦ１ないしＳＦ８）に分けられる。 ８個のサブフィールド（ＳＦ１ないしＳＦ８）は、それぞれは前述したように、初期化期間、アドレス期間及びサステイン期間に分けられる。各サブフィールドの初期化期間とアドレス期間は、各サブフィールドで等しい。一方、サステイン期間とそれに割り当てされるサステインパルスの数は、各サブフィールドで２ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。
【０００５】
図２は、従来の３電極交流面放電型プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ ：以下 「ＰＤＰ」という）の電極配置を概略的に示す。
図２を参照すると、従来の３電極交流面放電型ＰＤＰは、上部基板に形成されたスキャン電極（Ｙ１ないしＹｎ）及びサステイン電極（Ｚ）と、上記スキャン電極（Ｙ１ないしＹｎ）及びサステイン電極（Ｚ）と直交するように下部基板に形成されるアドレス電極（Ｘ１ないしＸｍ）を備える。
【０００６】
スキャン電極（Ｙ１ないしＹｎ）、サステイン電極（Ｚ）及びアドレス電極（Ｘ１ないし Ｘｍ）の交差部には、赤色、緑色及び青色の中でいずれか一つを表示するための放電セル１がマトリックス形態に配置される。
【０００７】
スキャン電極（Ｙ１ないしＹｎ）とサステイン電極（Ｚ）が形成された上部基板上には、図示しない誘電体層とＭｇＯ保護層が積層される。
【０００８】
アドレス電極(Ｘ１ないしＸｍ)が形成された下部基板上に接した放電セル１の間に、光学的、電気的混信を防止するための隔壁が形成される。下部基板と隔壁表面には、紫外線によって励起されて可視光を放出する蛍光体が形成される。
【０００９】
このようなＰＤＰの上部基板と下部基板の間の放電空間には、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスが注入される。
【００１０】
図３は、図２のようなＰＤＰに供給される駆動波形を示す。 図３の駆動波形を、図４ａないし図４ｅの壁電荷分布に関して説明する。
【００１１】
図３のように、それぞれのサブフィールド（ＳＦｎ−１、ＳＦｎ）は、全画面の放電セル１を初期化するためのリセット期間（ＲＰ）、放電セルを選択するためのアドレス期間（ＡＰ）、選択された放電セル１の放電を維持させるためのサステイン期間（ＳＰ）及び放電セル１内の壁電荷を消去するための消去期間（ＥＰ）を含む。
【００１２】
ｎ−１番目のサブフィールド（ＳＦｎ−１）の消去期間（ＥＰ）において、サステイン電極（Ｚ）に消去ランプ波形（ＥＲＲ）が印加される。この消去期間（ＥＰ）間では、スキャン電極（Ｙ）とアドレス電極（Ｘ）に０Ｖが印加される。消去ランプ波形（ＥＲＲ）は、電圧が０Ｖから正極性のサステイン電圧（Ｖｓ）まで漸進的に上昇するポジディブランプ波形である。この消去ランプ波形（ＥＲＲ）によって、サステイン放電が起きたオンセル（Ｏｎ−ｃｅｌｌｓ）内に、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間で消去放電が起きる。この消去放電によってオンセル内の壁電荷が消去される。その結果、各放電セル１は、消去期間（ＥＰ）の直後に、図４ａのような壁電荷分布を持つようになる。
【００１３】
ｎ番目サブフィールド（ＳＦｎ）が始まるリセット期間（ＲＰ）のセットアップ期間（ＳＵ）では、すべてのスキャン電極（Ｙ）にポジディブランプ波形（ＰＲ）が印加され、サステイン電極（Ｚ）とアドレス電極（Ｘ）には０Ｖが印加される。セットアップ期間（ＵＰ）のポジディブランプ波形（ＰＲ）によって、スキャン電極（Ｙ）上の電圧は、正極性のサステイン電圧（Ｖｓ）からそれより高いリセット電圧（Ｖｒ）まで、次第に上昇する。このポジディブランプ波形（ＰＲ）によって、全画面の放電セル内でスキャン電極（Ｙ）とアドレス電極（Ｘ）の間に光がほとんど発生されない暗放電（Ｄａｒｋ  ｄｉｓｃｈａｒｇｅ）が発生される共に、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間にも暗放電が起きる。
【００１４】
このような暗放電の結果、セットアップ期間（ＳＵ）の直後に、図４ｂのように、アドレス電極（Ｘ）とサステイン電極（Ｚ）上には、正極性の壁電荷が残り、スキャン電極（Ｙ）上には負極性の壁電荷が残る。セットアップ期間（ＳＵ）で暗放電が発生されるうちに、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間のギャップ電圧（Ｇａｐ ｖｏｌｔａｇｅ、 Ｖｇ）と、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間のギャップ電圧は、放電を起こすことができる放電点火電圧（Ｆｉｒｉｎｇ Ｖｏｌｔａｇｅ、 Ｖｆ）に近い電圧に初期化される。
【００１５】
セットアップ期間（ＳＵ）に引き継いで、 リセット期間（ＲＰ）のセットダウン期間（ＳＤ）には、ネガティブランプ波形（ＮＲ）がスキャン電極（Ｙ）に印加される。これと共に、 サステイン電極（Ｚ）には正極性のサステイン電圧（Ｖｓ）が印加され、アドレス電極（Ｘ）には０Ｖが印加される。ネガティブランプ波形（ＮＲ）によって、スキャン電極（Ｙ）上の電圧は、正極性のサステイン電圧（Ｖｓ）から負極性の消去電圧（Ｖｅ）まで次第に低くなる。
【００１６】
このネガティブランプ波形（ＮＲ）によって全画面の放電セル内で、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間に暗放電が発生されることと共に、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間にも暗放電が起きる。このセットダウン期間（ＳＤ）の暗放電の結果、 各放電セル１内の壁電荷分布は、図４ｃのようにアドレスの最適条件に変わる。この時、各放電セル１内でスキャン電極（Ｙ）とアドレス電極（Ｘ）上には、アドレス放電に不必要な過渡壁電荷が消去され、一定な量の壁電荷が残る。
【００１７】
そして、サステイン電極（Ｚ）上の壁電荷の極性は、スキャン電極（Ｙ）から移動される負極性の壁電荷がサステイン電極（Ｚ）に蓄積されるので、正極性から負極性に反転する。リセット期間（ＲＰ）のセットダウン期間（ＳＤ）で暗放電が発生される間、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間のギャップ電圧と、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間のギャップ電圧は、放電点火電圧（Ｖｆ）に近くなる。
【００１８】
アドレス期間（ＡＰ）において、負極性のスキャンパルス（−ＳＣＮＰ）がスキャン電極（Ｙ）に順次に印加されると共に、そのスキャンパルス（−ＳＣＮＰ）に同期して、アドレス電極（Ｘ）に正極性のデータパルス（ＤＰ）が印加される。スキャンパルス（−ＳＣＮＰ）の電圧は、０Ｖあるいはそれに近い負極性スキャンバイアス電圧（Ｖｙｂ）から、負極性のスキャン電圧（−Ｖｙ）まで低くなるスキャン電圧（Ｖｓｃ）である。データパルス（ＤＰ）の電圧は、正極性データ電圧（Ｖａ）である。 このアドレス期間の間（ＡＰ）、 サステイン電極（Ｚ）には、正極性サステイン電圧（Ｖｓ）より低い正極性Ｚバイアス電圧（Ｖｚｂ）が印加される。
【００１９】
リセット期間（ＲＰ）の直後、放電点火電圧（Ｖｆ）と近い電圧にギャップ電圧が調整された状態で、スキャン電圧（Ｖｓｃ）とデータ電圧（Ｖａ）が印加されるオンセル（Ｏｎ−ｃｅｌｌｓ）内には、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間のギャップ電圧が放電点火電圧（Ｖｆ）を超過しながら、その電極（Ｙ、 Ｘ）の間にアドレス放電が発生される。 スキャン電極（Ｙ）とアドレス電極（Ｘ）の間の１次アドレス放電は、放電セル内のプライミング荷電粒子を発生させ、図４ｄのようにスキャン電極（Ｙ）とサステイン電極（Ｚ） の間の２次放電を誘導する。 アドレス放電が発生したオンセル内の壁電荷分布は、図４ｅのようである。
【００２０】
一方、 アドレス放電が発生されないオフセル（Ｏｆｆ−ｃｅｌｌｓ）内の壁電荷分布は、実質的に図４ｃの状態を維持する。
【００２１】
サステイン期間（ＳＰ）において、正極性サステイン電圧（Ｖｓ）のサステインパルス（ＳＵＳＰ）が、スキャン電極（Ｙ）とサステイン電極（Ｚ）に、相互に印加される。図４ｅの壁電荷分布のために、毎サステインパルス（ＳＵＳＰ）ごとのアドレス放電によって選択されたオンセル内で、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間でサステイン放電が発生する。これに反して、オフセルは、サステイン期間の間、放電が起きない。これは、オフセルの壁電荷分布が図４ｃの状態で維持されるので、最初の正極性サステイン電圧（Ｖｓ）がスキャン電極（Ｙ）に印加される時、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間のギャップ電圧が、放電点火電圧（Ｖｆ）を越えることができないからである。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところで従来のプラズマ表示装置は、ｎ−１番目サブフィールド（ＳＦｎ−１）の消去期間（ＥＰ）とｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ）中、放電セル１の初期化と壁電荷を制御するために、数回の放電が発生する。そのため、暗室コントラスト値が低くなって、 それによってコントラスト比が低くなる問題点がある。下記の表１は、従来のプラズマ表示装置において、前のサブフィールド（ＳＦｎ−１）の消去期間（ＥＰ）とリセット期間（ＲＰ）で発生される放電の形態と回数を整理したのである。
【００２３】
【表１】
2006146229.tif 000003
【００２４】
表１から分かるように、ｎ−１番目サブフィールド（ＳＦｎ−１）でターンオンしたオンセルは、消去期間（ＥＰ）とリセット期間（ＲＰ）の間、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の面放電が３回発生し、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間の対向放電が２回発生する。 そして、前のサブフィールド（ＳＦｎ）で消えた（ターンオフした）オフセルは、消去期間（ＥＰ）とリセット期間（ＲＰ）の間、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の面放電が２回発生し、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間の対向放電が２回発生する。
【００２５】
消去期間とリセット期間で何回も発生される放電は、コントラスト特性を考慮する時、たとえ発光量が適切なコントラストを維持するために最小にされなければならないとしても、消去期間とリセット期間での発光量を大きくし、それによって暗い室でのコントラスト値を減少させる原因になる。特に、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の面放電は、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間の対向放電に比べて光の発光量が多いから、対向放電に比べて暗い室でのコントラストにさらに大きい悪影響を与える。
【００２６】
また、従来のプラズマ表示装置では、ｎ−１番目サブフィールド（ＳＦｎ−１）の消去期間（ＥＰ）において、壁電荷の消去がよくできない。そのため、スキャン電極（Ｙ）上に負極性壁電荷が過剰に蓄積される場合に、ｎ番目サブフィールド（ＳＦｎ）のセットアップ期間（ＳＵ）で暗放電が発生されない。セットアップ期間（ＳＵ）で暗放電が正常に発生されなければ、放電セルは初期化されない。この場合に、セットアップ期間で放電が起きることができるようにするために、リセット電圧（Ｖｒ）がさらに高くならなければならない。
【００２７】
セットアップ期間（ＳＵ）で暗放電が発生されなければ、リセット期間直後、放電セル内の条件が、アドレス最適条件にならないから、異常放電や誤放電が発生するようになる。
【００２８】
また、ｎ−１番目サブフィールド（ＳＦｎ−１）の消去期間（ＥＰ）直後に、スキャン電極（Ｙ）上に正極性壁電荷が過剰に蓄積される場合には、ｎ番目サブフィールド（ＳＦｎ）のセットアップ期間（ＳＵ）で、ポジディブランプ波形（ＰＲ）の最初の電圧である正極性サステイン電圧（Ｖｓ）が、スキャン電極（Ｙ）に印加される時、放電が強く発生し、放電セルで初期化が均一にならない。 このような問題点に対して、図５に関して後述される。
【００２９】
図５は、セットアップ期間（ＳＵ）において、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の外部印加電圧（Ｖｙｚ）及び放電セル内のギャップ電圧（Ｖｇ）を示す。図５で実線で表示された外部印加電圧（Ｖｙｚ）は、スキャン電極（Ｙ）とサステイン電極（Ｚ） それぞれに印加される外部電圧である。０Ｖの外部電圧（Ｖｙｚ）は、サステイン電極（Ｚ）に印加されるから、実質的にポジディブランプ波形（ＰＲ）の電圧と同じである。 図５において、（１）、（２）、（３）の点線は、放電セル内の壁電荷によって放電ガスに形成されるギャップ電圧（Ｖｇ）である。 
ギャップ電圧（Ｖｇ）は、前のサブフィールドで放電が起きたかどうかによって、放電セル内の壁電荷量が変わるから、（１）、（２）、（３）の点線のように異なる。 スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の外部印加電圧（Ｖｙｚ）と、放電セル内の放電ガスに形成されたギャップ電圧（Ｖｇ）の関係は、下記の式１の通りである。
Ｖｙｚ ＝ Ｖｇ＋Ｖｗ・・・（式１）
【００３０】
図５で（１）のギャップ電圧（Ｖｇ）は、放電セル内の壁電荷が充分に消去され、壁電荷が充分に小さな場合である。ギャップ電圧（Ｖｇ）は外部印加電圧（Ｖｙｚ）に比例して増加し、もし、ギャップ電圧が放電点火電圧（Ｖｆ）に略等しくなれば、暗放電が発生する。この暗放電によって、放電セル内のギャップ電圧は、放電点火電圧（Ｖｆ）に初期化される。
【００３１】
図５で（２）のギャップ電圧（Ｖｇ）は、ｎ−１番目サブフィールド（ＳＦ）の消去期間（ＥＰ）中、強い放電が発生する場合であり、放電セル内の壁電荷分布で壁電荷の極性を反転させる。この時、消去期間（ＥＰ）直後に、スキャン電極（Ｙ）上に蓄積した壁電荷の極性は強い放電によって正極性に反転される。
【００３２】
そのようなケースは、放電セルの均一度が低いとか、大型のＰＤＰで温度変化にしたがって、消去ランプ波形（ＥＲＲ）の傾きが変わる時に発生する。この場合、初期ギャップ電圧（Ｖｇ）が図５の（２）と同じく過度に高くなるので、セットアップ期間（ＳＵ）に、正極性サステイン電圧（Ｖｓ）がスキャン電極（Ｙ）に印加されると共に、ギャップ電圧（Ｖｇ）が放電点火電圧（Ｖｆ）を越え、強放電が発生する。
【００３３】
この強い放電によってセットアップ期間（ＳＵ）とセットダウン期間（ＳＤ）で放電セルがアドレス最適条件の壁電荷分布、すなわち、 図４ｃの壁電荷分布に初期化されないから、消えなければならない（ターンオフされなければならない）オフセルで、アドレス放電が起きることができる。すなわち、リセット期間に先だった消去期間で消去放電が強く起きる場合に、誤放電が起きる。
【００３４】
図５で（３）のギャップ電圧（Ｖｇ）は、ｎ−１番目サブフィールド（ＳＦ）の消去期間（ＥＰ）中、消去放電が発生されないか、あるいは、非常に弱い消去放電が発生するので、消去放電直前に、発生したサステイン放電の結果として形成された、放電セル内の壁電荷分布をそのまま維持した場合である。 詳しくいえば、図３のように最後のサステイン放電は、スキャン電極（Ｙ）にサステインパルス（ＳＵＳＰ）が印加される時、発生する。
この最後のサステイン放電の結果、スキャン電極（Ｙ）上には負極性壁電荷が残り、サステイン電極（Ｚ）上には正極性壁電荷が残る。このような壁電荷は、次のサブフィールドで初期化が正常に成り立つために消去されなければならないが、消去放電が起きないか、あるいは消去放電が非常に弱く起きれば、その極性がそのまま維持される。
【００３５】
こんなに消去放電が起きないか、あるいは非常に弱い放電が発生する理由は、ＰＤＰで放電セルの均一度が低いか、あるいは温度変化に従って消去ランプ波形（ＥＲＲ）の傾きが変わることによって発生する。この場合、初期ギャップ電圧（Ｖｇ）が図５の（３）のように負極性で非常に低いので、セットアップ期間で、ポジディブランプ波形（ＰＲ）がリセット電圧（Ｖｒ）まで上昇しても、放電セル内のギャップ電圧（Ｖｇ）が放電点火電圧（Ｖｆ）に到逹しない。そのため、セットアップ期間（ＳＵ）とセットダウン期間（ＳＤ）で、暗放電が起きない。その結果、リセット期間に先だった消去期間で、消去放電が起きないか、あるいは非常に弱く起きる場合でも、初期化が正常にならないので、誤放電や異常放電が発生する。
【００３６】
図５の（２）のような場合に、ギャップ電圧（Ｖｇ）と放電点火電圧（Ｖｆ）の関係は、式２のようであり、 図５の（３）のような場合に、ギャップ電圧（Ｖｇ）と放電点火電圧（Ｖｆ）の関係は式３の通りである。
Ｖｇｉｎｉ＋Ｖｓ＞ Ｖｆ・・・（式２）
Ｖｇｉｎｉ＋Ｖｒ＜ Ｖｆ・・・（式３）
ここで、Ｖｇｉｎｉは、図５のように、セットアップ期間（ＳＵ）が始まる直前の初期ギャップ電圧である。
【００３７】
上のような問題点を考慮して、消去期間（ＥＰ）とリセット期間（ＲＰ）で初期化が正常に進行されるようにするためのギャップ電圧条件(または壁電圧条件)は、式２と式３を満足する下記の式４と同じである。
Ｖｆ−Ｖｒ＜ Ｖｇｉｎｉ＜ Ｖｆ−Ｖｓ・・・（式4）
【００３８】
結果的に、セットアップ期間（ＳＵ）前に、初期ギャップ電圧（Ｖｇｉｎｉ）が式４の条件を満足しなければ、従来のプラズマ表示装置は、誤放電、ミス放電または異常放電を発生し、動作マージンが細くなるようになる。言い換えれば、従来のプラズマ表示装置で動作信頼性と動作マージンを確保するためには、消去期間（ＥＰ）での消去動作が正常でなければならない。しかし、前述のように、ＰＤＰの放電セル均一度や使用温度によって、消去放電が異常になることがある。
【００３９】
また、 従来のプラズマ表示装置では、高温環境下で現われる過度な空間電荷と、その空間電荷に活発な運動量によって壁電荷分布が不安定になって、誤放電、ミス放電または異常放電が発生し、それによって動作マージンの細くなる問題点がある。これを図６ａないし図６ｃを参照して詳しく説明する。
【００４０】
高温環境下での、放電の時に発生される空間電荷の量と運動量は、常温や低温時に比べて多くなる。したがって、ｎ−１番目サブフィールド（ＳＦｎ−１）のサステイン放電の時、実質的に多い空間電荷が発生される。ｎ番目サブフィールド（ＳＦｎ）のセットアップ期間（ＳＵ）直後にも、図６ａのように、放電空間内に多くの空間電荷６１が活発に運動する状態で存在する。
【００４１】
図６ａのように、運動量が活発な空間電荷６１が放電空間内に存在する状態で、アドレス期間の間、アドレス電極（Ｘ）にデータ電圧（Ｖａ）が印加され、スキャン電極（Ｙ）にスキャン電圧（−Ｖｙ）が印加されれば、図６ｂのように、正極性空間電荷６１は、セットアップ期間（ＳＵ）のセットアップ放電結果として、スキャン電極（Ｙ）上に蓄積した負極性壁電荷と再結合し、負極性空間電荷６１は、セットアップ放電の結果としてアドレス電極（Ｙ）上に蓄積した正極性壁電荷と再結合する。
【００４２】
その結果、図６ｃのように、セットアップ放電によって形成されたスキャン電極（Ｙ）上の負極性壁電荷と、アドレス電極（Ｘ）上の正極性壁電荷が消去される。データ電圧（Ｖａ）とスキャン電圧（−Ｖｙ）がアドレス電極（Ｘ）とスキャン電極（Ｙ）に印加されるが、ギャップ電圧（Ｖｇ）が放電点火電圧（Ｖｆ）に等しくならない。そのため、アドレス放電が起きない。 したがって、 図３のような駆動波形を高温環境下で使われるＰＤＰに適用すれば、オンセルのミスライティングがしばしば発生する。
【００４３】
本発明の目的は、高温環境下で放電を安定化するようにしたプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００４４】
本発明によるプラズマディスプレイ装置は、スキャン電極とサステイン電極を含むプラズマディスプレイパネルと、 スキャン電極またはサステイン電極に、一つ以上のサブフィールドのリセット期間以前に、プリ−リセット波形を供給する駆動部と、プラズマディスプレイパネルの温度またはプラズマディスプレイパネルの周辺温度によって、（ｎ-１）番目サブフィールド（ｎは正の定数）のサステイン期間中、スキャン電極またはサステイン電極に供給される最後のサステインパルスと、ｎ番目サブフィールドのリセット期間中、スキャン電極に供給される初期化信号の間の期間を制御する制御部とを含む。
【００４５】
本発明によるスキャン電極とサステイン電極を含むプラズマディスプレイ装置の駆動方法は、スキャン電極またはサステイン電極にリセット期間以前にプリ−リセット波形を供給する段階、プラズマディスプレイパネルの温度またはプラズマディスプレイパネルの周辺温度によってｎ-１番目サブフィールド（ｎは正の定数）のサステイン期間中、前記スキャン電極またはサステイン電極に供給される最後のサステインパルスと、ｎ番目サブフィールドのリセット期間中、前記スキャン電極に供給される初期化信号の間の期間を調節する段階を含む。
【００４６】
前記制御部は、前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度が、常温より高くなることによってｎ-１番目サブフィールド（ｎは正の定数）のサステイン期間中、発生される最後のサステインパルスと、ｎ番目サブフィールドのリセット期間中、発生される初期化信号の間の期間を、常温の時よりさらに長くすることを特徴とする。
【００４７】
前記ｎ−１番目サブフィールドのサステイン期間中、発生される最後のサステインパルスと、前記ｎ番目サブフィールドのリセット期間中、発生される初期化信号の間の期間は、おおよそ１００μｓ以上１ｍｓ以下であることを特徴とする。
【００４８】
前記制御部は、前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度が常温より高い時、前記サステインパルスの上昇期間と下降期間を、おおよそ３２０ｎｓ以上３６０ｎｓ以下にすることを特徴とする。
【００４９】
前記最後のサステインパルスの幅は、１μｓ以上、１ｍｓ以下であることを特徴とする。
【００５０】
前記スキャン電極または前記サステイン電極に供給される前記最後のサステインパルスの供給が終わった以後に、前記スキャン電極または前記サステイン電極の電圧は、グラウンドレベルの電圧を維持することを特徴とする。
【００５１】
前記スキャン電極または前記サステイン電極の電圧が、グラウンドレベルを維持する期間の長さは、１００μｓ以上１ｍｓ以下なのを特徴とする。
【００５２】
前記プリ−リセット波形は、複数のサブフィールドの中で、少なくともいずれか一つのサブフィールドのリセット期間以前に供給されることを特徴とする。
【００５３】
前記プリ−リセット波形は、前記フレームの複数のサブフィールドの中で、階調加重値が一番低いサブフィールドのリセット期間以前に供給されることを特徴とする。
【００５４】
本発明による他のプラズマディスプレイ装置は、スキャン電極とサステイン電極を含むプラズマディスプレイパネルと、前記スキャン電極またはサステイン電極に一つ以上のサブフィールドのリセット期間以前にプリ−リセット波形を供給する駆動部と、前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度が実質的に高温である時、前記スキャン電極または前記サステイン電極に供給される最後のサステインパルスの供給時点と、次のサブフィールドの初期化信号の供給時点の間の間隔を調節する制御部とを含む。
【００５５】
前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの周辺温度は、４０℃以上であることを特徴とする。
【００５６】
前記最後のサステインパルスの供給時点と次のサブフィールドの初期化信号の供給時点の間の間隔は、前記最後のサステインパルスの幅によって調節されることを特徴とする。
【発明の効果】
【００５７】
本発明は、高温環境下でＰＤＰ駆動の時ミスライティングなしに安定した放電ができる效果がある。
【発明を実施するための最良の形態】
【００５８】
以下、本発明によるプラズマディスプレイ装置及びその駆動方法に対して、添付の図面を参照して説明する。
【００５９】
図７は、本発明の第１実施形態によるプラズマ表示装置の駆動方法を示す波形図である。  図７の駆動波形は、図２に示す３電極交流面放電型ＰＤＰに適用される。
【００６０】
図７を参照すれば、サブフィールド（ＳＦｎ−１、ＳＦｎ）のそれぞれは、全画面の放電セルを初期化するためのリセット期間（ＲＰ）、  放電セルを選択するためのアドレス期間（ＡＰ）、選択された放電セルの放電を維持させるためのサステイン期間（ＳＰ）及び放電セル１内の壁電荷を消去するための消去期間（ＥＰ）を含む。
【００６１】
リセット期間（ＲＰ）、アドレス期間（ＡＰ）及びサステイン期間（ＳＰ）は、図３の駆動波形と実質的に等しいのでそれに対する詳細な説明を省略する。ただ、本発明によるプラズマディスプレイ装置の駆動方法の中で、サステイン電極に印加されるバイアス電圧（Ｖｚｂ）は、リセット期間の中のセットダウン期間からアドレス期間にかけて、サステイン電極に印加される。しかし、 望ましくは図７に示すように、バイアス電圧（Ｖｚｂ）は、セットダウン期間が終わる時点からサステイン電極に印加されて、アドレス期間中維持される。
【００６２】
本発明によるプラズマ表示装置の駆動方法は、４０℃以上の高温環境下で、ｎ−１番目サブフィールド（ＳＦｎ−１）の最後のサステインパルス（ＬＳＴＳＵＳＰ）の上昇時点と、ｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ）が始まるポジディブランプ波形（ＰＲ）の上昇時点との間に、空間電荷の減衰（Ｄｅｃａｙ）を誘発するための空間電荷減衰期間（Ｔｄｅｃａｙ）を設定する。空間電荷減衰期間は、常温環境に比べて４０℃ 以上の高温環境でさらに長く設定されて、その時間はおおよそ１００μｓ以上、１ｍｓ以下である。
【００６３】
この時、最後のサステインパルスの幅は、１μｓ以上、１ｍｓ以下の範囲を持つ。
【００６４】
一方、 最後のサステインパルスは、スキャン電極にだけ供給されているが、サステイン電極にも供給されることができる。そして、最後のサステインパルスが、スキャン電極またはサステイン電極に供給された後、一定時間の間、スキャン電極またはサステイン電極は、グラウンドレベルの電圧を維持する。この時、スキャン電極または前記サステイン電極の電圧が、グラウンドレベルを維持する期間は、１００μｓ以上、１ｍｓ以下である。
【００６５】
この空間電荷減衰期間（Ｔｄｅｃａｙ）の間、ｎ−１番目サブフィールド（ＳＦｎ−１）のサステイン放電時に発生される空間電荷が、互いの再結合と、壁電荷の再結合によって減衰する。このような空間電荷の減衰後、ｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ）の間、セットアップ放電とセットダウン放電が連続的に起きる。その結果、ｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ）直後には、図４ｃのように、空間電荷がほとんどなしに、アドレス放電の最適壁電荷分布条件で各放電セルが初期化される。
【００６６】
空間電荷減衰期間（Ｔｄｅｃａｙ）内に存在する消去期間（ＥＰ）中、放電セル内に消去放電を誘導するための消去ランプ波形（ＥＲＲ）が、サステイン電極（Ｚ）に印加される。消去ランプ波形（ＥＲＲ）は、電圧が０Ｖから正極性のサステイン電圧（Ｖｓ）まで、徐々に上昇するポジディブランプ波形である。この消去ランプ波形（ＥＲＲ）によって、サステイン放電が起きたオンセル内では、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間で、消去放電が起きて、壁電荷が消去される。
【００６７】
図８は、本発明の第２実施形態によるプラズマ表示装置の駆動方法を示す波形図である。  図８の駆動波形は、セットアップ放電なしに、前のサブフィールドでの最後のサステイン放電と、それに続くその次のサブフィールドでのセットダウン放電だけで、放電セルの初期化が可能なＰＤＰ、すなわち、放電セルの均一度が高く、駆動マージンが広いＰＤＰに、適用可能である。
【００６８】
図８を参照すると、ｎ−１番目サブフィールド（ＳＦｎ−１）は、リセット期間（ＲＰ）、 アドレス期間（ＡＰ）、及びサステイン期間（ＳＰ）を含む。ｎ番目サブフィールド（ＳＦｎ）は、セットアップ期間なしにセットダウン期間だけを含むリセット期間（ＲＰ）、アドレス期間（ＡＰ）、サステイン期間（ＳＰ）及び消去期間（ＥＰ）を含む。
【００６９】
アドレス期間（ＡＰ）とサステイン期間（ＳＰ）は、図３の駆動波形及び前述の図７の実施形態と実質的に等しいので、それに対する詳細な説明を略する事にする。
【００７０】
本発明の第２実施形態によるプラズマ表示装置の駆動方法は、高温環境下で、ｎ−１番目サブフィールド（ＳＦｎ−１）の最後のサステインパルス（ＬＳＴＳＵＳＰ２）の上昇時点と、ｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ）が始まるネガティブランプ波形（ＰＲ）の下降時点との間に、空間電荷の減衰（Ｄｅｃａｙ）を誘発するための空間電荷減衰期間（Ｔｄｅｃａｙ２）を設定する。
【００７１】
空間電荷減衰期間（Ｔｄｅｃａｙ２）の時間は、最後のサステインパルスのパルス幅と等しく、常温環境に比べて４０℃ 以上の高温環境でさらに長く設定される。この空間電荷減衰期間（Ｔｄｅｃａｙ２）は、高温でおおよそ１００μｓ以上、 １ｍｓ以下である。
【００７２】
この空間電荷減衰期間（Ｔｄｅｃａｙ２）の 間、スキャン電極（Ｙ）には、サステイン電圧（Ｖｓ）の最後のサステインパルス（ＬＳＴＳＵＳＰ）が印加され、そのサステイン電圧（Ｖｓ）とサステインパルスが維持される。スキャン電極（Ｙ）に、最後のサステインパルス（ＬＳＴＳＵＳＰ）が印加された時点から所定時間（Ｔｄ）に続いて、サステイン電極（Ｚ）にサステイン電圧（Ｖｓ）が印加される。このような電圧によって空間電荷減衰期間（Ｔｄｅｃａｙ２）の間、負極性の空間電荷は、スキャン電極（Ｙ）上に蓄積し、正極性の空間電荷は、アドレス電極（Ｘ）上に蓄積する。したがって、空間電荷減衰期間（Ｔｄａｃａｙ２）直後には、既にあるセットアップ放電結果と類似の壁電荷分布、すなわち、放電セルそれぞれで空間電荷が大部分消滅し、図４ｂと類似の壁電荷分布で、各放電セルが初期化される。
【００７３】
空間電荷減衰期間（Ｔｄｅｃａｙ２）に続いて、ｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ（ＳＤ））には、スキャン電極（Ｙ）にネガティブランプ波形（ＮＲ）が印加される。このリセット期間（ＲＰ（ＳＤ））の間、サステイン電極（Ｚ）に正極性のサステイン電圧（Ｖｓ）が印加されて、アドレス電極（Ｘ）には０Ｖが印加される。ネガティブランプ波形（ＮＲ）によって、スキャン電極（Ｙ）上の電圧は、正極性のサステイン電圧（Ｖｓ）から負極性の消去電圧（Ｖｅ）まで、次第に低くなる。このネガティブランプ波形（ＮＲ）によって、全画面の放電セル内で、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間に、暗放電が発生されると共に、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間にも、暗放電が起きる。このセットダウン期間（ＳＤ）の暗放電の結果、各放電セル１内の壁電荷分布は、図４ｃのようにアドレスの最適条件に変わる。
【００７４】
図９は、本発明の第３実施形態によるプラズマ表示装置の駆動方法を示す波形図である。  図９の駆動波形に対して、図１０ａ ないし図１０ｅの壁電荷分布を参照して説明する。
【００７５】
図９を参照すると、本発明によるプラズマ表示装置の駆動方法は、高温環境下で少なくともある一サブフィールド、例えば一番目サブフィールドでは、スキャン電極（Ｙ）上に正極性壁電荷を形成し、サステイン電極（Ｚ）上に負極性壁電荷を形成するためのプリ−リセット期間（ＰＲＥＲＰ）、プリ−リセット期間（ＰＲＥＲＰ）によって形成された壁電荷分布を使用して全画面の放電セルを初期化するためのリセット期間（ＲＰ）、アドレス期間（ＡＰ）、 及び選択された放電セルの放電を維持するためのサステイン期間（ＳＰ）に、時分割駆動する。サステイン期間（ＳＰ）と、その次のサブフィールドのリセット期間との間には、消去期間が含まれてもよい。
【００７６】
プリ−リセット期間は、複数のサブフィールドの中で、少なくともいずれか一つのサブフィールドに含まれる。このようなプリ−リセット期間には、複数のサブフィールドの中で階調加重値が一番低いサブフィールドに含まれることが望ましく、リセット期間以前に、スキャン電極またはサステイン電極にプリ−リセット波形が供給される。
【００７７】
プリ−リセット波形は、次のように、すべてのサステイン電極（Ｚ）に正極性のサステイン電圧（Ｖｓ）が印加された後、所定時間（Ｔｄ２）が経過した時点からすべてのスキャン電極（Ｙ）に、０Ｖや基底電圧（ＧＮＤ）から負極性の−Ｖ１電圧まで低くなる第１Ｙネガティブランプ波形（ＮＲＹ１）が印加される。ここで、所定時間（Ｔｄ２）は、パネル特性によって変えることができる。サステイン電極（Ｚ）の電圧が維持される間、スキャン電極（Ｙ）の電圧は低くなった後、−V１電圧を一定時間の間、維持する。このプリ−リセット期間（ＰＲＥＲＰ）の間、アドレス電極（Ｘ）には０Ｖが印加される。
【００７８】
プリ−リセット期間（ＰＲＥＲＰ）の初期所定時間（Ｔｄ２）間、サステイン電極（Ｚ）に印加されるサステイン電圧（Ｖｓ）と、スキャン電極（Ｙ）に印加される０Ｖの電圧によって、放電セル内の負極性空間電荷は、スキャン電極（Ｙ）上に蓄積し、壁電荷に変わる。放電セル内の正極性空間電荷は、サステイン電極(Y)上に蓄積し、壁電荷に変わる。空間電荷が消去された後、サステイン電極（Ｚ）に印加されるサステイン電圧（Ｖｓ）と、スキャン電極（Ｙ）に印加される第１Ｙネガティブランプ波形（ＮＲＹ１）は、全放電セルで、スキャン電極（Ｙ）とサステイン電極（Ｚ）との間、サステイン電極（Ｚ）とアドレス電極（Ｘ）との間に、暗放電を起こす。
【００７９】
この放電の結果、プリ−リセット期間（ＰＲＥＲＰ）直後に、前の放電セル内で図１０aのように、スキャン電極（Ｙ）上には正極性壁電荷が蓄積し、サステイン電極（Ｚ）上には負極性壁電荷が蓄積する。そして、アドレス電極（Ｘ）上には正極性壁電荷が蓄積する。 図１０aの壁電荷分布によって、全放電セル内には、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に充分に大きいポジディブギャップ電圧が形成され、各放電セル内にスキャン電極（Ｙ）からサステイン電極（Ｚ）の方に電界が形成される。
【００８０】
リセット期間（ＲＰ）のセットアップ期間（ＳＵ）には、すべてのスキャン電極（Ｙ）に第１Ｙポジディブランプ波形（ＰＲＹ１）と第２Ｙ ポジディブランプ波形（ＰＲＹ２）が連続的に印加され、サステイン電極（Ｚ）とアドレス電極（Ｘ）には、０Ｖが印加される。  第１Ｙポジディブランプ波形（ＰＲＹ１）の電圧は、０Ｖから正極性サステイン電圧（Ｖｓ）まで上昇し、第２Ｙポジディブランプ波形（ＰＲＹ２）の電圧は、正極性サステイン電圧（Ｖｓ）からそれより高い正極性 Ｙリセット電圧（Ｖｒｙ）まで上昇する。第２Ｙポジディブランプ波形（ＰＲＹ２）の傾きは、第１Ｙポジディブランプ波形（ＰＲＹ１）より低い。
【００８１】
一方、パネル特性によって、第１Ｙポジディブランプ波形（ＰＲＹ１）と第２Ｙポジディブランプ波形（ＰＲＹ２）の傾きは、等しく設定することもできる。第１Ｙポジディブランプ波形（ＰＲＹ１）と、放電セル内で、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に形成された電界の電圧が加わるので、全放電セルで、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間と、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間に、暗放電が発生する。
この放電の結果、セットアップ期間（ＳＵ）直後に、全放電セル内で図１０ｂのように、スキャン電極（Ｙ）上には負極性壁電荷が蓄積するが、その極性が正極性から負極性に反転されて、アドレス電極（Ｘ）上には、正極性壁電荷がさらに蓄積する。そして、サステイン電極（Ｚ）上に蓄積した壁電荷は、スキャン電極（Ｙ）の方に負極性壁電荷が移動し、その量が一部減るけれども、その極性は負極性で維持される。
【００８２】
一方、プリ−リセット期間（ＰＲＥＲＰ） 直後の壁電荷分布によって、セットダウン期間（ＳＵ）で暗放電が発生される前に、全放電セル内でポジディブギャップ電圧が充分に大きいので、Ｙリセット電圧（Ｖｒ）は、図３の従来のリセット電圧（Ｖｒ）より低くなる。また、プリ−リセット期間（ＰＲＥＲＰ）とセットアップ期間（ＳＵ）の間、アドレス電極（Ｘ）上には正極性壁電荷が十分に蓄積するので、アドレス放電の時、必要な外部印加電圧、すなわち、データ電圧（Ｖａ）とスキャン電圧（−Ｖｙ）の絶対値を低めることができる。
【００８３】
セットアップ期間（ＳＵ）に続いて、リセット期間（ＲＰ）のセットダウン期間（ＳＤ）において、第２Ｙネガティブランプ波形（ＮＲＹ２）がスキャン電極（Ｙ）に印加されると共に、サステイン電極（Ｚ）に第２Ｚネガティブランプ波形（ＮＲＺ２）が印加される。第２Ｙネガティブランプ波形（ＮＲＹ２）の電圧は、正極性サステイン電圧（Ｖｓ）から負極性の−Ｖ２電圧まで低下する。第２Ｚネガティブランプ波形（ＮＲＺ２）の電圧は、正極性サステイン電圧（Ｖｓ）から０Ｖ、すなわち基底電圧まで低くなる。 電圧（−Ｖ２）は、プリ−リセット期間（ＰＲＥＲＰ）の電圧（−Ｖ１）と等しいか、あるいは異なるように設定される。
【００８４】
セットダウン期間（ＳＤ）の間、スキャン電極（Ｙ）とサステイン電極（Ｚ）の電圧は、同時に低くなる。そのため、スキャン電極（Ｙ）とサステイン電極（Ｚ）の電圧間に放電が起きないが、一方、スキャン電極（Ｙ）とアドレス電極（Ｘ） の間に暗放電が発生する。この暗放電は、スキャン電極（Ｙ）上に蓄積した消去されるべき過剰な負極性の壁電荷と、アドレス電極（Ｘ）上に蓄積した消去されるべき過剰な正極性の壁電荷とを生じる。その結果、全放電セルは、図１０cのような壁電荷分布を均一に持つようになる。図１０cの壁電荷分布において、スキャン電極（Ｙ）上に負極性壁電荷が充分に蓄積し、アドレス電極（Ｘ）上に正極性壁電荷が充分に蓄積する。スキャン電極（Ｙ）とアドレス電極（Ｘ）の間のギャップ電圧は、放電点火電圧（Ｖｆ）に近く上昇させる。したがって、全放電セルの壁電荷分布は、セットダウン期間（ＳＤ）直後にアドレス最適条件に変化する。
【００８５】
アドレス期間（ＡＰ）において、負極性のスキャンパルス（−ＳＣＮＰ）がスキャン電極（Ｙ）に順に印加されると共に、そのスキャンパルス（−ＳＣＮＰ）に同期して、アドレス電極（Ｘ）に正極性のデータパルス（ＤＰ）が印加される。スキャンパルス（−ＳＣＮＰ）の電圧は、０Ｖやそれと近い負極性スキャンバイアス電圧（Ｖｙｂ）から負極性のスキャン電圧（−Ｖｙ）まで低くなるスキャン電圧（Ｖｓｃ）である。 このアドレス期間（ＡＰ）の間、サステイン電極（Ｚ）には、正極性サステイン電圧（Ｖｓ）より低い正極性Ｚバイアス電圧（Ｖｚｂ）が供給される。
リセット期間（ＲＰ）の直後に、全放電セルのギャップ電圧がアドレス最適条件で調整された状態で、スキャン電圧（Ｖｓｃ）とデータ電圧（Ｖａ）が印加されるオンセル内で、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間のギャップ電圧が、放電点火電圧（Ｖｆ）を越える。そのため、電極（Ｙ、Ｘ）の間で、アドレス放電が発生される。アドレス放電が発生したオンセル内の壁電荷分布は、図１０ｄに示されている。アドレス放電が起きた直後、オンセル内の壁電荷分布は、アドレス放電によって、スキャン電極（Ｙ）上に正極性の壁電荷が蓄積し、また、アドレス電極（Ｘ）上に負極性の壁電荷が蓄積し、図１０ｅのように変わる。
【００８６】
一方、アドレス電極（Ｘ）に０Ｖや基底電圧が印加されるか、あるいはスキャン電極（Ｙ）に０Ｖやスキャンバイアス電圧（Ｖｙｂ）が印加されるオフセルは、ギャップ電圧が放電点火電圧以下である。したがって、アドレス放電が発生されないオフセルは、その壁電荷分布が実質的に図１０cの状態を維持する。
【００８７】
サステイン期間（ＳＰ）において、スキャン電極（Ｙ）とサステイン電極（Ｚ）に、正極性サステイン電圧（Ｖｓ）のサステインパルス（ＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ）が、交互に印加される。サステイン期間（ＳＰ）の間、アドレス電極（Ｘ）には、０Ｖや基底電圧が供給される。スキャン電極（Ｙ）とサステイン電極（Ｚ）それぞれに最初に印加されるサステインパルス（ＦＳＴＳＵＳＰ）は、サステイン放電開始を安定させるために、そのパルス幅が正常サステインパルス（ＳＵＳＰ）に比べて広く設定される。  また、 最後のサステインパルス（ＬＳＴＳＵＳＰ）はサステイン電極（Ｚ）に印加される。
セットアップ期間（ＳＵ）の初期状態において、サステイン電極（Ｚ）に負極性壁電荷を充分に蓄積させるために、サステインパルス（ＦＳＴＳＵＳＰ）のパルス幅は、正常サステインパルス（ＳＵＳＰ）に比べて広く設定される。 このサステイン期間の間、アドレス放電によって選択されたオンセルは、図１０eの壁電荷分布から生じる毎サステインパルス（ＳＵＳＰ）ごとに、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間でサステイン放電が起きる。これに反して、オフセルはサステイン期間（ＳＰ）の初期壁電荷分布が図１０cのようなので、サステインパルス（ＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ）が印加されても、そのギャップ電圧が放電点火電圧（Ｖｆ）以下に維持され、オフセル内で放電は起きない。
【００８８】
サステイン放電時発生した空間電荷の量を減らすために、各サステインパルス（ＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ）の上昇期間と下降期間は、おおよそ３２０ｎｓ以上、３６０ｎｓ以下で、比較的長い。
【００８９】
図９の駆動波形は、一番目サブフィールドにだけ限定されるのではなく、その一番目サブフィールドを含むいくつかの初期サブフィールドに適用されることができ、一フレーム期間に含まれた全サブフィールドに適用されることもできる。
【００９０】
図１１は、本発明の第３実施形態によるプラズマ表示装置の駆動方法で、ｎ−１（ただ、ｎは２以上の正の定数）番目サブフィールド（ＳＦｎ）のサステイン期間（ＳＰ）と、ｎ番目サブフィールド（ＳＦｎ）の間の、図２のようなＰＤＰに供給される駆動波形を示す。図１１の駆動波形に対して、図１２及び図１３の壁電荷分布と関連して説明する。
【００９１】
図１１において、ｎ番目サブフィールド（ＳＦｎ）は、ｎ−１番目サブフィールド（ＳＦｎ−１）、例えば、一番目サブフィールドでサステイン期間直後に形成された壁電荷分布を使用して、ＰＤＰの全セルを初期化する。
【００９２】
ｎ−１番目サブフィールド（ＳＦｎ−１）とｎ番目サブフィールド（ＳＦｎ）のそれぞれは、サステイン電極（Ｚ）上に負極性壁電荷が十分に蓄積している壁電荷分布から生じる全セルを初期化するためのリセット期間（ＲＰ）と、セルを選択するためのアドレス期間（ＡＰ）及び選択されたセルの放電を維持させるためのサステイン期間（ＳＰ）を含む。
【００９３】
ｎ−１番目サブフィールド（ＳＦｎ−１）のサステイン期間で、最後のサステインパルス（ＬＳＴＳＵＳＰ３）は、サステイン電極（Ｚ）に印加される。この時、スキャン電極（Ｙ）とアドレス電極（Ｘ）には、０Ｖや基底電圧が印加される。最後のサステインパルス（ＬＳＴＳＵＳＰ３）のパルス幅にあたる空間電荷減衰期間（Ｔｄｅｃａｙ３）は、空間電荷が壁電荷に変わることができるほどの十分な時間に設定され、オンセル内でサステイン放電を誘導すると共に、ｎ番目サブフィールド（ＳＦｎ）のリセット期間（ＲＰ）前に、放電セル内の空間電荷を消去させる役目をする。最後のサステインパルス（ＬＳＴＳＵＳＰ３）がサステイン電圧（Ｖｓ）で維持される空間電荷減衰期間（Ｔｄｅｃａｙ３）は、おおよそ３００μｓ±５０μｓ程度に設定される。
【００９４】
最後のサステインパルス（ＬＳＴＳＵＳＰ３）によって発生されるスキャン電極（Ｙ）とサステイン電極（Ｚ）の間での放電によって、図１２のように空間電荷がほとんどなしで、
スキャン電極（Ｙ）上には正極性壁電荷が充分に蓄積し、サステイン電極（Ｚ）上には負極性壁電荷が蓄積する。
【００９５】
ｎ番目サブフィールド（ＳＦｎ）のセットアップ期間（ＳＵ）において、図１２の壁電荷分布を利用して、全セルに暗放電を起こし、図１０ｂのような壁電荷分布を備える全セルを初期化する。 このセットアップ期間（ＳＵ）と、その後のセットダウン初期化、アドレス及びサステイン動作は、図９の駆動波形と実質的に等しい。
【００９６】
本発明の第３実施形態によるプラズマ表示装置とその駆動方法は、高温環境下で空間電荷を壁電荷に変わるようにして高温環境で壁電荷分布を安定的に初期化する。前のサブフィールドのサステイン期間と、その次のサブフィールドのリセット期間の間に、壁電荷を消去するための消去期間なしに、次のサブフィールドのセットアップ期間は、前のサブフィールドの最後のサステイン放電にすぐにつながる。 サステイン放電は、強いグロー放電（Ｇｌｏｗ ｄｉｓｃｈａｒｇｅ）なので、スキャン電極（Ｙ）とサステイン電極（Ｚ）上に充分に多い壁電荷を蓄積し、スキャン電極（Ｙ）上の正極性壁電荷とサステイン電極（Ｚ）上の負極性壁電荷それぞれの極性を安定的に維持することができる。
【００９７】
図１３は、最後のサステイン放電やプリ−リセット期間（ＰＲＥＲＰ）の放電によって形成されるセルのギャップ電圧状態を現わしたのである。
【００９８】
図１３において、 最後のサステインパルス（ＬＳＴＳＵＳＰ）やプリ−リセット期間（ＰＲＥＲＰ）の波形（ＮＲＹ１、ＰＲＺ、ＮＲＺ１）によって、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に放電が起きる。セットアップ期間（ＳＵ）直前に、Ｙ−Ｚ間初期ギャップ電圧（Ｖｇｉｎｉ−ｙｚ）が、スキャン電極（Ｙ）からサステイン電極（Ｚ）に向かう電界によってセル内に形成される。Ｙ−Ｚ間初期ギャップ電圧（Ｖｇｉｎｉ−ｙｘ）は、スキャン電極（Ｙ）からアドレス電極（Ｘ）に向かう電界によってセル内に形成される。
【００９９】
セットアップ期間（ＳＵ）前に、図１３の壁電荷分布によって、Ｙ−Ｚの間初期ギャップ電圧（Ｖｇｉｎｉ−ｙｚ）が放電セル内に形成される。もし、外部電圧が、放電点火電圧（Ｖｆ）とＹ−Ｚ間初期ギャップ電圧（Ｖｇｉｎｉ−ｙｚ）の間で印加されれば、セットアップ期間（ＳＵ）の間、放電セル内で暗放電が発生する。これを式で表現すれば下記の式５の通りである。
【０１００】
Ｖｙｚ≧Ｖｆ−（Ｖｇｉｎｉ−ｙｚ）・・・（式５）
Ｖｙｚ＝Ｖｆ−（Ｖｇｉｎｉ−ｙｚ）
【０１０１】
ここで、「Ｖｙｚ」は、セットアップ期間（ＳＵ）の間、スキャン電極（Ｙ）とサステイン電極（Ｚ）に印加される外部電圧(以下、「Ｙ−Ｚ間外部電圧」という)である。電圧Ｖｙｚは、スキャン電極（Ｙ）に印加されるポジディブランプ波形を示し、図９及び図１１の駆動波形で（ＰＲＹ１、ＰＲＹ２）の電圧とサステイン電極（Ｚ）に印加される０Ｖである。
式 ５と図１４で分かるように、セットアップ期間（ＳＵ）の間、もしＹ−Ｚの間外部電圧（Ｖｙｚ）が放電点火電圧（Ｖｆ）とＹ−Ｚの間初期ギャップ電圧（Ｖｇｉｎｉ−ｙｚ）の差以上に充分に高まれば、広い駆動マージンで、放電セル内に暗放電が安定的に発生させることができる。
【０１０２】
本発明の第３実施形態によるプラズマ表示装置において、各サブフィールド別リセット期間で発生する発光量は、従来に比べて非常に小さい。 これは、各サブフィールドのリセット期間の間、セル内で発生する放電の回数が、従来に比べて小さく、特に、面放電の回数が小さいからである。
表２は、図９の駆動波形で説明された一番目サブフィールドのプリ−リセット期間（ＰＲＥＲＰ）とリセット期間（ＲＰ）で発生する放電の形態と発生回数を整理したものである。表３は、図１１の駆動波形で説明されたプリ−リセット期間（ＰＲＥＲＰ）がない、残りのサブフィールドそれぞれのリセット期間（ＲＰ）で発生される放電の形態と発生回数を整理したものである。
【０１０３】
【表２】
2006146229.tif 000004
【０１０４】
【表３】
2006146229.tif 000005
【０１０５】
表２で分かるように、図９の一番目サブフィールド駆動波形において、プリ−リセット期間（ＰＲＥＲＰ）とリセット期間（ＲＰ）の間、最大３回の対向放電と２回の面放電が発生する。引き続くサブフィールドで、表３のように、リセット期間（ＲＰ）の間、１回の対向放電と最大２回の面放電が発生し、前のサブフィールドで消えたオフセルの場合に１回の対向放電だけが発生される。 本発明の第３実施形態によるプラズマ表示装置は、従来のプラズマ表示装置に比べて、一フレーム期間を１２個のサブフィールドに時分割駆動する場合に、ブラック画面の輝度が１/３以下で低くなる。したがって、本発明によるプラズマ表示装置は、従来に比べて低い暗室コントラスト値でブラック画面を表示することができるので、より鮮かに映像を表示することができる。
リセット期間（ＲＰ）で発生される放電の回数が小さいということは、放電セル内で、壁電荷の変動や極性変化が、小さいということを意味する。 例えば、従来のプラズマ表示装置では、図１５のように、ｎ−１番目サブフィールド（ＳＦｎ−１）の最後のサステイン放電直後から、ｎ番目サブフィールド（ＳＦｎ）のセットダウン期間（ＳＤ）の暗放電直後まで、サステイン電極（Ｚ）上の壁電荷の極性が、正極性→消去&負極性(図４ａ)→正極性(図４ｂ)→負極性(図４ｃ)のように変わる。
【０１０６】
これに比べて、本発明によるプラズマ表示装置では、図１６のように、ｎ−１番目サブフィールド（ＳＦｎ−１）の最後のサステイン放電直後から、ｎ番目サブフィールド（ＳＦｎ）のセットダウン期間（ＳＤ）の暗放電直後まで、サステイン電極（Ｚ）上の壁電荷の極性が、負極性で維持される。すなわち、本発明によるプラズマ表示装置は、図１０ａ、図１０ｂ及び図１０ｃのように、初期化過程でサステイン電極（Ｘ）上の壁電荷の極性が負極性で一定に維持されながら、アドレス期間（ＡＰ）が進行する。
【０１０７】
図１７は、本発明の第４実施形態によるプラズマ表示装置の駆動方法で、一番目のサブフィールド期間の駆動波形を示す。  図１８は、本発明の第４実施形態によるプラズマ表示装置の駆動方法において、ｎ−１(但し、ｎは２以上の正の定数)番目サブフィールド（ＳＦｎ）のサステイン期間（ＳＰ）及びｎ番目サブフィールド（ＳＦｎ）の駆動波形を示す。
【０１０８】
図１７及び図１８を参照すると、本発明によるプラズマ表示装置の駆動方法での、それぞれのサブフィールドにおいて、セットダウン期間（ＳＤ）の間、０Ｖや基底電圧（ＧＮＤ）から低くなる電圧を、スキャン電極（Ｙ）に印加し、セットアップ期間（ＳＵ）で初期化される全放電セルの壁電荷の分布を均一にさせる。
【０１０９】
一番目サブフィールドは、図１７のようにプリ−リセット期間（ＰＲＥＲＰ）、リセット期間（ＲＰ）、アドレス期間（ＡＰ）及びサステイン期間（ＳＰ）を含み、その以外のサブフィールド（ＳＦｎ）は、図１８のようにリセット期間（ＲＰ）、アドレス期間（ＡＰ）及びサステイン期間（ＳＰ）を含む。
【０１１０】
一番目サブフィールドのプリ−リセット期間（ＰＲＥＲＰ）において、空間電荷を壁電荷に変わるようにして空間電荷を消去すると共に、図１０ａのような壁電荷分布を各放電セル内に形成するために、すべてのサステイン電極（Ｚ）に正極性のサステイン電圧（Ｖｓ）が印加された後、所定時間（Ｔｄ２）が経過した時点から、すべてのスキャン電極（Ｙ）に０Ｖや基底電圧（ＧＮＤ）から負極性の−Ｖ１電圧まで低くなる第１Ｙネガティブランプ波形（ＮＲＹ１）が印加される。
【０１１１】
一番目サブフィールドを除いたｎ番目サブフィールドのリセット期間（ＲＰ）以前に、サステイン電極（Ｚ）に印加される最後のサステインパルス（ＬＳＴＳＵＳＰ３）は、おおよそ３００μｓ±５０μｓ程度の空間電荷減衰期間（Ｔｄｅｃａｙ３）の間、正極性サステイン電圧（Ｖｓ）を維持する。空間電荷減衰期間（Ｔｄｅｃａｙ３）の間、空間電荷が壁電荷に変わって、消去される。
【０１１２】
各サブフィールド（ＳＦｎ−１、ＳＦｎ）からリセット期間（ＲＰ）のセットダウン期間（ＳＤ）において、第２Ｙネガティブランプ波形（ＮＲＹ２）が、スキャン電極（Ｙ）に印加されると共に、サステイン電極（Ｚ）に第２Ｚネガティブランプ波形（ＮＲＺ２）が印加される。 第２Ｙネガティブランプ波形（ＮＲＹ２）の電圧は、前述の実施形態と異なり、０Ｖや基底電圧（ＧＮＤ）から負極性の−Ｖ２電圧まで低くなる。第２Ｚネガティブランプ波形（ＮＲＺ２）の電圧は、正極性サステイン電圧（Ｖｓ）から０Ｖや基底電圧まで低くなる。
このセットダウン期間（ＳＤ） 間、スキャン電極（Ｙ）とサステイン電極（Ｚ）の電圧は、同時に低くなる。したがって、それら電極の間に放電が起きない一方、スキャン電極（Ｙ）とアドレス電極（Ｘ）の間に、暗放電が発生する。
この暗放電は、スキャン電極（Ｙ）上に蓄積していた過剰な、負極性の壁電荷を生じ、アドレス電極（Ｘ）上に蓄積していた消去されるべき過剰な、正極性の壁電荷を消去するようにする。一方、第２Ｚネガティブランプ波形（ＮＲＺ２）は、省略されることもできる。
【０１１３】
第２Ｙネガティブランプ波形（ＮＲＹ２）の電圧が、０Ｖや基底電圧から低くなるようになれば、前述の実施形態に比べて、セットダウン期間（ＳＤ）が短くなる。また、第２Ｙネガティブランプ波形（ＮＲＹ２） の電圧が、０Ｖや基底電圧から低くなっても、スキャン電極（Ｙ）とサステイン電極（Ｙ）の間の電圧差が小さい。この実施形態のプラズマ表示装置は、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の放電をさらに效果的に抑制し、初期化をさらに安定するようにできる。したがって、この実施形態は、セットダウン期間（ＳＤ）の縮小によって駆動時間を確保することができるし、セットダウン期間（ＳＤ）の初期化動作をより安定にできる。
【０１１４】
サステイン放電時、発生される空間電荷の量を減らすために、各サステインパルス（ＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ）の上昇期間と下降期間は、おおよそ３２０ｎｓ以上、３６０ｎｓ以下で比較的長くされる。
【０１１５】
図１９は、本発明の第５実施形態によるプラズマ表示装置の駆動方法を説明し、高温環境下に適用される駆動波形の波形図である。
【０１１６】
図１９を参照すると、本発明によるプラズマ表示装置の駆動方法は、ｎ−１番目サブフィールド（ＳＦｎ−１）の後期の間、おおよそ３００μｓ±５０μｓ（３００μｓから５００μｓ）の空間電荷減衰期間（Ｔｄｅｃａｙ３）の間、正極性サステイン電圧を維持する最後のサステインパルス（ＬＳＴＳＵＳＰ）を、サステイン電極（Ｚ）に印加した後、サステイン電極（Ｚ）に０Ｖや基底電圧（ＧＮＤ）を印加する。
【０１１７】
そして本発明によるプラズマ表示装置の駆動方法は、すべてのサステイン電極（Ｚ）に正極性のサステイン電圧（Ｖｓ）を印加した後、所定時間（Ｔｄ２）が経過した時点から、すべてのスキャン電極（Ｙ）に、０Ｖや基底電圧（ＧＮＤ）から負極性の−Ｖ１電圧まで低くなる第１Ｙネガティブランプ波形（ＮＲＹ１）を印加する。したがって、サステイン電極（Ｚ）の電圧がサステイン電圧（Ｖｓ）で維持される状態で、スキャン電極（Ｙ）に第１Ｙネガティブランプ波形（ＮＲＹ１）が印加される。
本発明によるプラズマ表示装置の駆動方法は、スキャン電極（Ｙ）に０Ｖや基底電圧（ＧＮＤ）を印加した後、サステイン電極（Ｚ）に、サステイン電圧（Ｖｓ）から０Ｖや基底電圧（ＧＮＤ）まで電圧が次第に低くなる第１Ｚネガティブランプ波形（ＮＲＺ１）を印加する。
【０１１８】
サステイン放電時、発生する空間電荷の量を減らすために、各サステインパルス（ＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ)の上昇期間と下降期間は、おおよそ３２０ｎｓ以上、３６０ｎｓ以下で比較的長くされる。
【０１１９】
このような一連の駆動波形によって、高温環境下で発生する空間電荷が、ｎ番目サブフィールド（ＳＦｎ）より前にほとんど消去され、あるいは壁電荷に変わる。図１０aのような壁電荷分布で、各放電セルが初期化される。
【０１２０】
図２０は、本発明の実施形態によるプラズマ表示装置を説明するためのブロック図である。
【０１２１】
図２０を参照すると、本発明の実施形態によるプラズマ表示装置は、ＰＤＰ２００と、ＰＤＰ２００の温度を感知するための温度センサー２０６と、ＰＤＰ２００のアドレス電極（Ｘ１ないしＸｍ）にデータを供給するためのデータ駆動部２０２と、ＰＤＰ２００のスキャン電極（Ｙ１乃至Ｙｎ）を駆動するためのスキャン駆動部２０３と、ＰＤＰ２００のサステイン電極（Ｚ）を駆動するためのサステイン駆動部２０４と、ＰＤＰ２００の温度によって各駆動部(２０２、２０３、２０４)を制御するためのコントローラ２０１と、各駆動部(２０２、２０３、２０４)に必要な駆動電圧を発生するための駆動電圧発生部２０５を備える。
【０１２２】
温度センサー２０６は、ＰＤＰの温度を感知して感知電圧を発生し、その感知電圧をデジタル信号に変換してコントローラ２０１に供給する。
【０１２３】
データ駆動部２０２には、図示されない逆ガンマ補正回路及び誤差拡散回路（error diffusion circuit）等によって逆ガンマ補正及び誤差拡散が実行された後、サブフィールドマッピング回路によって、あらかじめ設定されたサブフィールドパターンにマッピングされたデータが供給される。このデータ駆動部２０２は、図７、図８、図９、図１１、図１７、図１８及び図１９のように、プリ−リセット期間（ＰＲＥＲＰ）、リセット期間（ＲＰ）及びサステイン期間（ＳＰ）に、０Ｖや基底電圧をアドレス電極（Ｘ１ないしＸｍ）に印加する。また、データ駆動部２０２は、タイミングコントローラ２０１の制御の下に、各サブフィールドのアドレス期間（ＡＰ）間データをサンプリングしてラッチした後、そのデータ電圧（Ｖａ）をアドレス電極（Ｘ１ないしＸｍ）に供給する。
【０１２４】
スキャン駆動部２０３は、タイミングコントローラ２０１の制御の下に、図７、図８、図９、 図１１、図１７、図１８及び図１９のように、プリ−リセット期間（ＰＲＥＲＰ）とリセット期間（ＲＰ）の間で全放電セルを初期化するために、ランプ波形（ＮＲＹ１、ＰＲＹ１、ＰＲＹ２、ＮＲＹ２）をスキャン電極（Ｙ１ないしＹｎ）に供給した後、アドレス期間（ＡＰ）の間、データが供給されるスキャンラインを選択するために、スキャンパルス（ＳＣＮＰ）をスキャン電極（Ｙ１ないしＹｎ）に順に供給する。
そして、スキャン駆動部２０３は、ＰＤＰが高温である時、サステイン期間（ＳＰ）中、選択されたオンセル内でサステイン放電が起きることができるようにするために、上昇期間と下降期間が、おおよそ３４０ｎｓ±２０ｎｓ程度であるサステインパルス（ＦＳＴＳＵＳＰ、ＳＵＳＰ）を、スキャン電極（Ｙ１ないしＹｎ）に供給する。
【０１２５】
サステイン駆動部２０４は、コントローラ２０１の制御の下に、図６、図８、図１４ないし図２３のようにプリ−リセット期間（ＰＲＥＲＰ）とリセット期間（ＲＰ）の間に、全放電セルを初期化するために、ランプ波形（ＮＲＺ１、ＮＲＺ２）をサステイン電極（Ｚ）に供給した後、アドレス期間（ＡＰ）にＺバイアス電圧（Ｖｚｂ）をサステイン電極（Ｚ）に供給する。そして、サステイン駆動部２０４は、サステイン期間（ＳＰ）に、スキャン駆動部２０３と交互に動作して、サステインパルス（ＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ）をサステイン電極（Ｚ）に供給する。
【０１２６】
ＰＤＰが高温である時、サステイン駆動部２０４で発生される最後のサステインパルス(ＬＳＴＳＵＳＰ)のパルス幅は、長く、３００μｓ±５０μｓである。各サステインパルス(ＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ)の上昇期間と下降期間は、おおよそ３４０ｎｓ±２０ｎｓ程度である。
【０１２７】
タイミングコントローラ２０１は、垂直/水平同期信号とクロック信号の入力を受け、各駆動部(２０２、２０３、２０４)に必要な、タイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を発生し、そのタイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を該当の駆動部(２０２、２０３、２０４)に供給することにより、各駆動部(２０２、２０３、２０４)を制御する。
【０１２８】
データ駆動部２０２に供給されるタイミング制御信号（ＣＴＲＸ）には、データをサンプリ−ングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スィッチ素子のオン・オフタイムを制御するためのスィッチ制御信号が含まれる。スキャン駆動部２０３に印加されるタイミング制御信号（ＣＴＲＹ）には、スキャン駆動部２０３内のエネルギー回収回路と駆動スィッチ素子のオン・オフタイムを制御するためのスィッチ制御信号が含まれる。そして、サステイン駆動部２０４に印加されるタイミング制御信号（ＣＴＲＺ）には、サステイン駆動部２０４内のエネルギー回収回路と駆動スィッチ素子のオン・オフタイムを制御するためのスィッチ制御信号が含まれる。
【０１２９】
ＰＤＰ２００の温度が高温である時、コントローラ２０１は、温度センサー２０６の出力電圧を入力受け、スキャン駆動部２０３とサステイン駆動部２０４を制御する。その結果、最後のサステインパルス（ＬＳＴＳＵＳＰ）のパルス幅が、３００μｓ±５０μｓ程度に長くなり、各サステインパルス（ＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰ）の上昇期間と下降期間が３４０ｎｓ±２０ｎｓ程度になる。
また、タイミングコントローラ２０１は、第１Ｙネガティブランプ波形（ＮＲＹ１）に先立って、サステイン電極（Ｚ）に正極性サステイン電圧（Ｖｓ）が供給されるように、スキャン駆動部２０３とサステイン駆動部２０４を制御する。
【０１３０】
駆動電圧発生部２０５は、ＰＤＰ２００に供給される駆動電圧、すなわち、 図６、 図８、 図１４ないし図２３に示すＶｒｙ、Ｖｓ、−Ｖ１、−Ｖ２、−Ｖｙ、Ｖａ、Ｖｙｂ、Ｖｚｂを発生する。このような駆動電圧は、ＰＤＰ２００の解像度、モデルなどによって変わる、放電特性や放電ガスの成分によって変えることができる。
【図面の簡単な説明】
【０１３１】
【図１】図１は、プラズマ表示装置で、２５６階調を実現するための８ビットデフォルトコードのサブフィールドパターンを示す図である。
【図２】図２は、３電極交流面放電型プラズマディスプレイパネルの電極配置を、概略的に示す平面図である。
【図３】図３は、典型的なプラズマディスプレイパネルの駆動波形を示す波形図である。
【図４】図４ａないし図４ｅは、図３のような駆動波形によって変化される放電セル内の壁電荷分布を段階的に示す図である。
【図５】図３のような駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間で、スキャン電極とサステイン電極の間の外部印加電圧と放電セル内のギャップ電圧の変化を示す図である。
【図６】図６ａないし図６ｃは、図３のような駆動波形によってプラズマディスプレイパネルが高温環境で駆動される時、空間電荷とその空間電荷の挙動を示す図である。
【図７】図７は、本発明の第１実施形態によるプラズマ表示装置の駆動方法を示す波形図である。
【図８】図８は、本発明の第２実施形態によるプラズマ表示装置の駆動方法で、一番目サブフィールド期間の駆動波形を示す波形図である。
【図９】図９は、本発明の第３実施形態によるプラズマ表示装置の駆動方法で、一番目サブフィールド期間の駆動波形を示す波形図である。
【図１０】図１０ａないし図１０ｅは、図９のような駆動波形によって変化される放電セル内の壁電荷分布を段階的に示す図である。
【図１１】図１１は、本発明の第３実施形態によるプラズマ表示装置の駆動方法で、一番目サブフィールド期間以外の残りサブフィールド期間の駆動波形を示す波形図である。
【図１２】図１２は、 図１１に示す駆動波形によってサステイン期間直後、放電セル内に形成される壁電荷分布を示す図である。
【図１３】図１３は、図９及び図１１の駆動波形によって、セットアップ期間の前に形成される放電セル内の壁電荷分布とギャップ電圧を示す図である。
【図１４】図１４は、図９及び図１１のような駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間でスキャン電極とサステイン電極の間の外部印加電圧と放電セル内のギャップ電圧の変化を示す図である。
【図１５】図１５は、図３のような従来の駆動波形によって、消去期間とリセット期間の間サステイン電極上の壁電荷極性変化を示す図である。
【図１６】図１６は、図９及び図１１のような駆動波形によって、リセット期間の間サステイン電極上の壁電荷の極性の変化を示す図である。
【図１７】図１７は、本発明の第４実施形態によるプラズマ表示装置の駆動方法で、一番目サブフィールド期間の駆動波形を示す図である。
【図１８】図１８は、本発明の第４実施形態 によるプラズマ表示装置の駆動方法で、一番目サブフィールド期間以外の残りサブフィールド期間の駆動波形を示す波形図である。
【図１９】図１９は、本発明の第５実施形態によるプラズマ表示装置の駆動方法を示す波形図である。
【図２０】図20は、本発明の実施形態によるプラズマ表示装置を示すブロック図である。
【符号の説明】
【０１３２】
サブフィールド（ＳＦｎ−１、ＳＦｎ）
リセット期間（ＲＰ）
アドレス期間（ＡＰ）
サステイン期間（ＳＰ）
消去期間（ＥＰ）
サステイン電極に印加されるバイアス電圧（Ｖｚｂ）
ｎ−１番目サブフィールド（ＳＦｎ−１）
サステインパルス（ＬＳＴＳＵＳＰ）
ｎ番目サブフィールド（ＳＦｎ）
ポジディブランプ波形（ＰＲ）
空間電荷減衰期間（Ｔｄｅｃａｙ）
消去ランプ波形（ＥＲＲ）
正極性のサステイン電圧（Ｖｓ）
消去ランプ波形（ＥＲＲ）
【図１】
2006146229.tif 000006
【図２】
2006146229.tif 000007
【図３】
2006146229.tif 000008
【図４】
2006146229.tif 000009
【図５】
2006146229.tif 000010
【図６】
2006146229.tif 000011
【図７】
2006146229.tif 000012
【図８】
2006146229.tif 000013
【図９】
2006146229.tif 000014
【図１０】
2006146229.tif 000015
【図１１】
2006146229.tif 000016
【図１２】
2006146229.tif 000017
【図１３】
2006146229.tif 000018
【図１４】
2006146229.tif 000019
【図１５】
2006146229.tif 000020
【図１６】
2006146229.tif 000021
【図１７】
2006146229.tif 000022
【図１８】
2006146229.tif 000023
【図１９】
2006146229.tif 000024
【図２０】
2006146229.tif 000025