(57)【要約】【課題】本発明は、センシング回路に関する。特に、数十から数百マイクロアンペアオーダの非常に低い電流パルスを検出することのできるセンシング回路に関するものである。【解決手段】数十から数百マイクロアンペアオーダの非常に低い電流パルスを検出することのできるセンシング回路。センシング回路は、センス電流を増幅可能なコモンゲート増幅段と、前記増幅されたセンス電流を入力とする比較段と、前記比較段の出力を前記コモンゲート増幅段に戻すことが可能な帰還段とを含む。【選択図】図３
2006286182.tif 000002
【特許請求の範囲】
【請求項１】
センス電流を増幅可能なコモンゲート増幅段と、前記増幅されたセンス電流を入力とする比較段と、前記比較段の出力を前記コモンゲート増幅段に戻すことが可能な帰還段とを含むセンシング回路。
【請求項２】
前記増幅段はコモンゲートトランジスタを含む、特許請求の範囲第１項に記載のセンシング回路。
【請求項３】
前記コモンゲートトランジスタは第１と第２の負荷の間に直列に接続される、特許請求の範囲第２項に記載のセンシング回路。
【請求項４】
前記第1と第２の負荷は抵抗である、特許請求の範囲第３項に記載のセンシング回路。
【請求項５】
前記負荷の少なくとも一つはトランジスタであり、該トランジスタのゲートはバイアス回路によってバイアスされている、特許請求の範囲第３項に記載のセンシング回路。
【請求項６】
前記コモンゲート増幅段は第２のセンス電流を増幅可能である、上記特許請求の範囲のいずれか一項に記載のセンシング回路。
【請求項７】
前記比較段は更に前記の増幅された第２センス電流を入力とする、特許請求の範囲第６項に記載のセンシング回路。
【請求項８】
前記コンパレータは差動電圧コンパレータである、上記特許請求の範囲のいずれか一項に記載のセンシング回路。
【請求項９】
前記比較段の出力がバッファ段に入力される、上記特許請求の範囲のいずれか一項に記載のセンシング回路。
【請求項１０】
前記バッファ段はコモンドレイントランジスタを含む、特許請求の範囲第９項に記載のセンシング回路。
【請求項１１】
前記バッファ段の出力が前記帰還段および第２のバッファ段に入力される、上記特許請求の範囲のいずれか一項に記載のセンシング回路。
【請求項１２】
前記第２のバッファ段はコモンドレイントランジスタを含む、特許請求の範囲第１１項に記載のセンシング回路。
【請求項１３】
前記回路は１００μＡ以下の信号をセンスできる、上記特許請求の範囲のいずれか一項に記載のセンシング回路。
【請求項１４】
フォトダイオードがセンスされる電流を生成する、上記特許請求の範囲のいずれか一項に記載のセンシング回路。
【請求項１５】
図３または図４を参照して以上に述べたセンシング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センシング回路に関する。特に、数十から数百マイクロアンペアオーダの非常に低い電流パルスを検出することのできるセンシング回路に関するものである。
【背景技術】
【０００２】
従来の基本的なセンシング回路は、センシングフロントエンドとそれに続くラッチ段で構成され、メモリセルマトリクス内で選択されたメモリエレメントに記憶された電荷を検出し、その選択されたメモリエレメントが「１」あるいは「０」を記憶しているかどうかを判定する機能を有している。
【０００３】
現行のセンシング回路のほとんどは、記憶容量マトリクスの電圧検出に基づいており、記憶容量両端の電圧レベルが論理値（「１」あるいは「０」）に対応している。最も簡単な方法としては、この電圧を中間値と比較し、その差を増幅することである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のセンシング回路では、プリ増幅用コモンソーストランジスタが使われており、トランジスタのソースは接地され、電圧Ｖinがトランジスタのゲートに入力されている。トランジスタは電圧Ｖinを増幅し、電圧Ｖoutとしてドレインに出力する。
【０００５】
集積回路では、フロントエンドでのビットエラーレートを低くするために感電流プリアンプが使用される。これらシステムのデジタル大量インストールに対して、同一チップ上にコストパフォーマンスの高いＣＭＯＳ技術のデジタル回路で集積された受光器フロントエンドが、低コストの解決法を提供する。
【０００６】
プリアンプとしては、以下の4つの基本形態が一般的に集積受光器用として使用される。
１）単純低抵抗終端増幅器
２）ハイインピーダンス増幅器
３）トランスインピーダンス増幅器
４）進行波（ＴＷ）増幅器あるいは分布増幅器
【０００７】
図１は、従来の作動トランスインピーダンス増幅回路を示す。
【０００８】
フロントエンド段は、二つのコモンソーストランジスタＭ１とＭ２とから構成されている。電圧Ｖin+がコモンソーストランジスタＭ１のゲートに入力され、電圧Ｖin-がコモンソーストランジスタＭ２のゲートに入力される。コモンソーストランジスタＭ１、Ｍ２のドレインは、其々カスコード接続トランジスタＭ３、Ｍ５およびＭ４、Ｍ６のソースに接続し、コモンソーストランジスタＭ１、Ｍ２のドレインにハイインピーダンス出力を生成する。
【０００９】
カスコード接続トランジスタＭ３、Ｍ５およびＭ４、Ｍ６のゲートは、電圧バイアス１、バイアス２によってバイアスされている。トランジスタＭ５、Ｍ６のドレインは、其々カスコード接続トランジスタＭ７、Ｍ９およびＭ８、Ｍ１０のソースに接続し、トランジスタＭ１１、Ｍ１２のソースに接続するトランジスタＭ９、Ｍ１０のドレインからの出力のインピーダンスを更に増加させる。
【００１０】
また、コモンソーストランジスタＭ１、Ｍ２のドレインは、トランジスタＭ１１、Ｍ１２のゲートに其々接続し、かつ抵抗Ｒf1、Ｒf2およびＣf1、Ｃf2を介してトランジスタＭ１１、Ｍ１２のソースに其々接続し、コモンソーストランジスタＭ１、Ｍ２の出力はコモンソーストランジスタＭ１、Ｍ２の入力に帰還している。
【００１１】
図１に示す従来の差動トランスインピーダンス増幅器は、数十から数百マイクロアンペアオーダの非常に低い電流パルスを検出する事ができない。
【００１２】
図２は、従来のシングルエンドトランスインピーダンスプリアンプを示し、増幅を行うフロントエンド段と、バッファ段とから構成されている。
【００１３】
フロントエンド段はコモンソーストランジスタＭ１で構成されている。コモンソーストランジスタＭ１のドレインは、抵抗Ｒdを介して電圧ＶＤＤに接続し、コモンソーストランジスタＭ１のソースは、接地されている。電流ＩinがコモンソーストランジスタＭ１のゲートに入力され、電圧ＶinがコモンソーストランジスタＭ１のドレインから出力される。
【００１４】
出力電圧ＶinはコモンドレイントランジスタＭ２のゲートに入力され、コモンドレイントランジスタＭ２はバッファ段の一部を形成している。コモンドレイントランジスタＭ２のドレインは電圧ＶＤＤに接続し、コモンドレイントランジスタＭ２のソースは抵抗Ｒsを介して接地している。コモンドレイントランジスタＭ２のソースは、また抵抗Ｒfを介してコモンソーストランジスタＭ１のゲートに接続し、帰還回路を形成している。コモンドレイントランジスタＭ２のソースは信号Ｖoutを出力する。
【００１５】
図２に示す従来のトランスインピーダンス増幅器は、数十から数百マイクロアンペアオーダの非常に低い電流パルスを検出する事ができない。
【課題を解決するための手段】
【００１６】
本発明によれば、センシング回路は、センス電流を増幅することのできるコモンゲート増幅段と、前記センス電流を入力とする比較段と、該比較段の出力を前記コモンゲート増幅段へ戻すことのできる帰還段とを含む。
【００１７】
他の実施形態として、前記増幅段は、コモンゲートトランジスタを含む。
【００１８】
他の実施形態として、前記コモンゲートトランジスタは、第１と第２の負荷の間に直列に接続される。
【００１９】
他の実施形態として、前記第1と第２の負荷は抵抗である。
【００２０】
他の実施形態として、前記負荷の少なくとも一つはトランジスタであり、該トランジスタのゲートはバイアス回路によってバイアスされる。
【００２１】
他の実施形態として、前記コモンゲート増幅段は第２のセンス電流を増幅することができる。
【００２２】
他の実施形態として、前記比較段は更に前記第２のセンス電流を入力とする。
【００２３】
他の実施形態として、前記比較器は差動電圧比較器である。
【００２４】
他の実施形態として、前記比較段の出力はバッファ段に入力される。
【００２５】
他の実施形態として、前記バッファ段はコモンドレイントランジスタを含む。
【００２６】
他の実施形態として、前記バッファ段の出力は帰還段および第２のバッファ段に入力される。
【００２７】
他の実施形態として、前記第２のバッファ段はコモンドレイントランジスタを含む。
【００２８】
他の実施形態として、本回路は１００μＡ以下の信号をセンスできる。
【００２９】
他の実施形態として、フォトダイオードがセンスされる電流を生成する。
【発明を実施するための最良の形態】
【００３０】
本発明について、図面を参照しながら例として説明する。
【００３１】
本発明は、第1段増幅を行う低インピーダンスフロントエンド段と、第２段電圧増幅を行う差動電圧コンパレータ段と、ＤＣレベルをシフトさせる第1のバッファ段と、帰還段と、第２のバッファ段とを含むセンシング回路を提供する。
【００３２】
図３は本発明の一実施形態のトランスインピーダンスプリアンプセンシング回路を示す。
【００３３】
本発明のトランスインピーダンスプリアンプセンシング回路は、第1段増幅を行う低インピーダンスフロントエンド段を含む。フロントエンド段は、二つのコモンゲート増幅段を含む。各コモンゲート増幅段は、抵抗のような二つの受動デバイスであるＰ１、Ｐ２およびＰ３、Ｐ４の間に其々直列に接続するコモンゲートトランジスタＴ１、Ｔ２を含む。更に、コモンゲートトランジスタＴ１、Ｔ２両者のゲートはバイアスされている。
【００３４】
2006286182.tif 000003
【００３５】
2006286182.tif 000004
【００３６】
2006286182.tif 000005
【００３７】
センシング回路のフロントエンド段にコモンゲートトランジスタＴ１、Ｔ２を使用することで、センシング回路は数十から数百マイクロアンペアオーダの非常に低い電流パルスを検出する事ができるようになる。従って、本発明のセンシング回路の感度は、従来のそれらを凌駕する極めて向上したものとなる。更に、本センシング回路はノイズを最小限に抑えながら、従来の回路よりも大きい増幅度を提供するものである。
【００３８】
コモンゲートトランジスタＴ１、Ｔ２は、従来のセンシング回路の入力構成に比べて、ノイズを最小にするよう最適な大きさとなっており、これによりフロントエンド段の感度を向上させている。更に、フロントエンド段のコモンゲートトランジスタが、センシング回路の動作周波数、従って帯域幅に直接影響する。
【００３９】
2006286182.tif 000006
【００４０】
コモンソーストランジスタＴ３、Ｔ４は、共に差動電圧コンパレータ段の一部を形成する。コモンソーストランジスタＴ３、Ｔ４の其々のソースは接地ＧＮＤに接続され、コモンソーストランジスタＴ３、Ｔ４の其々のドレインは抵抗のような受動デバイスであるＰ５、Ｐ６を介して電圧ＶＤＤに接続している。
【００４１】
2006286182.tif 000007
【００４２】
2006286182.tif 000008
【００４３】
コモンドレイントランジスタＴ５、Ｔ６は共に第1のバッファ段の一部を形成する。コモンドレイントランジスタＴ５、Ｔ６の其々のソースは抵抗のような受動デバイスであるＰ７、Ｐ８を介して電圧源ＶＳＳに接続され、コモンドレイントランジスタＴ５、Ｔ６の其々のドレインは電圧源ＶＤＤに接続している。
【００４４】
コモンドレイントランジスタＴ５、Ｔ６はバッファとして機能し、ＤＣレベルをシフトさせる。
【００４５】
2006286182.tif 000009
【００４６】
コモンドレイントランジスタＴ５、Ｔ６のソースからの出力は、其々コモンゲートトランジスタＴ１、Ｔ２のドレインに帰還しており、この配置が帰還段を形成する。
【００４７】
帰還段は、入力が集積受光器における光ダイオードのようなフォトダイオードによって供給される電流である場合には特に有益である。何故ならば、フォトダイオードは高入力容量を生成し易いからである。帰還段は如何なる入力容量も分離し、帯域幅を広げる。
【００４８】
コモンドレイントランジスタＴ５のソースからの出力はコモンドレイントランジスタＴ７のゲートにも帰還し、コモンドレイントランジスタＴ６のソースからの出力はコモンドレイントランジスタＴ８のゲートに帰還している。
【００４９】
コモンドレイントランジスタＴ７、Ｔ８は共に第２バッファ段の一部を形成している。コモンドレイントランジスタＴ５、Ｔ６の其々のソースは抵抗のような受動デバイスであるＰ９、Ｐ１０を介して電圧源ＶＳＳに接続し、コモンドレイントランジスタＴ７、Ｔ８の其々のドレインは電圧源ＶＤＤに接続している。
【００５０】
コモンドレイントランジスタＴ７、Ｔ８はバッファとして機能し、低インピーダンス負荷の駆動することができる。
【００５１】
2006286182.tif 000010
【００５２】
図４は、受動デバイスではなく能動デバイスで構成される機能強化入力段を有する本発明の更なる実施形態であるトランスインピーダンスプリアンプを示す。
【００５３】
図３と図４の比較からわかるように、図４に示す回路は、図３に示すのと同一の第２段電圧増幅を行う差動電圧コンパレータ段、第１のバッファ段、帰還段、第２のバッファ段を有している。それらの説明は省略する。
【００５４】
一方、図４のフロントエンド段は、図３の低インピーダンスフロントエンド段とは異なる。具体的には、コモンゲート入力段の其々にある受動デバイスＰ１、Ｐ３はトランジスタ方式の能動デバイスＡ１、Ａ２に置き換えられている。各トランジスタは其々のバイアス回路でバイアスされている。
【００５５】
加工の観点からは、能動デバイスは、抵抗のような受動デバイスに比べてデバイスばらつきがずっと少ない。抵抗であれば、ポリ抵抗かＮウェル抵抗かによって１０％から１５％の許容差を生じてしまうものである。従って、実際には図３に示す抵抗Ｐ１、Ｐ３の値がかなり異なり、結果として、図３に示す回路のフロントエンド段における其々のコモンゲート増幅段の増幅度は、かなり異なる可能性がある。本回路がセンスしようとする小電流の観点からすると、これは問題となる。
【００５６】
この問題は、バイアスされたトランジスタＡ１、Ａ２の特性が抵抗Ｐ１、Ｐ３の抵抗値よりも容易に整合できるので、図３の抵抗Ｐ１、Ｐ３を図４のバイアスされたトランジスタＡ１、Ａ２に交換することにより大幅に低減される。従って、より小さい電流をより精度よく検出することが要求される場合には、図４の回路が好ましい。
【００５７】
図３および図４に示す回路は、非常に小さい入力信号を検出し、小さい出力を生成できる。例えば、本発明のセンシング回路は、約１００μＡの入力電流をセンスし、約１００ｍＶの電圧を出力できる。更に、従来のセンシング回路に比べ、本回路は、高速で小型のトランジスタを使用しているのでより高速であり、また非常に広い帯域幅で動作する。本発明のセンシング回路は約５ＧＨｚ/秒で−３dＢの帯域幅と約１０Ｇビット/秒のデータレートを有する。
【００５８】
2006286182.tif 000011
【００５９】
本発明のプリアンプ回路は、アクティブおよびパッシブマトリクスＦＥＲＡＭ、ＤＲＡＭ、ＳＲＡＭ型の用途におけるセンシング回路として使用することができる。更に、本発明のプリアンプ回路は、医療用途、バイオセンサー回路、高速光送受信機へ使用することができる。その他、当業者にとって理解できる用途へ使用できる。
【００６０】
図３および図４に示す回路を含め、本発明はＣＭＯＳトランジスタを用いて実施されるのが好ましい。更に、様々なデバイスが回路に用いられるのが好ましい。
【００６１】
一方、異なる形態が必要かもしれないが、ＣＭＯＳ以外に、例えばＴＦＴも実施可能である。更に、図示したような特別な回路の実施用件は必要ではない。従って、異なる段構成を用いる事ができる。更に、個別の段に於ける回路も使用する必要はない。Ｐ型およびＮ型トランジスタの異なる組み合わせ、あるいは他のスイッチングデバイスを用いた他の配置も可能である。
【００６２】
上記実施形態におけるコモンゲートおよび差動入力構造用の回路形態は、低電圧トランジスタの使用によって達成可能な、更なる省電力の向上を意図するものである。
【００６３】
図５から図９は本発明のトランスインピーダンスプリアンプレシーバを用いて得られたシミュレーション結果を示す。これらのシミュレーションの設定仕様は次の通りであった。差動幅帯域幅は５．６GHzで−３dB、差動トランスインピーダンスゲインは５７．０ｄＢ、入力換算ノイズはサプライレール±３．３Ｖ、５ＧＨｚで測定して８．１８ｐＡ/√Ｈｚ、動作温度範囲は−４０℃から＋８５℃、入力電流感度は１００μＡ、そして差動出力であった。
【００６４】
図５は、本発明のトランスインピーダンスプリアンプレシーバの受光器のアイ・ダイアグラムを示し、受光器の出力を測定した。図６は、−３dＢ、ゲイン５７．０ｄＢ、５．６ＧＨｚで動作差動帯域幅を有する本発明のトランスインピーダンスプリアンプレシーバの差動出力に対する周波数応答を示す。図７は、本発明のトランスインピーダンスプリアンプレシーバからの過渡差動出力を示す。図８は、本発明のトランスインピーダンスプリアンプレシーバからの差動出力のＡＣ応答を示す。最後に、図９は、本発明のトランスインピーダンスプリアンプレシーバの５ＧＨｚの測定に於ける８．１８ｐＡ/√Ｈｚの入力換算ノイズ電流密度を示す。
【００６５】
上述の記載は単なる例示であり、本発明の範囲から逸脱しない範囲で改良が可能なものであることは当業者により理解できるものである。
【図面の簡単な説明】
【００６６】
【図１】従来の差動トランスインピーダンス増幅回路の模式図である。
【図２】シングルエンドトランスインピーダンスプリアンプの模式図である。
【図３】本発明の一実施形態によるトランスインピーダンスプリアンプの模式図である。
【図４】本発明の更なる実施形態によるトランスインピーダンスプリアンプの模式図である。
【図５】本発明のトランスインピーダンスプリアンプレシーバの受光器のアイ・ダイアグラムであり、レシーバの出力を測定したものである。
【図６】本発明のトランスインピーダンスプリアンプレシーバの周波数応答を示す。
【図７】本発明のトランスインピーダンスプリアンプレシーバの過渡差動出力を示す。
【図８】本発明のトランスインピーダンスプリアンプレシーバからの差動出力のＡＣ応答を示す。
【図９】本発明のトランスインピーダンスプリアンプレシーバの等価入力換算ノイズ電流密度を示す。
【符号の説明】
【００６７】
2006286182.tif 000012
【図１】
2006286182.tif 000013
【図２】
2006286182.tif 000014
【図３】
2006286182.tif 000015
【図４】
2006286182.tif 000016
【図５】
2006286182.tif 000017
【図６】
2006286182.tif 000018
【図７】
2006286182.tif 000019
【図８】
2006286182.tif 000020
【図９】
2006286182.tif 000021