(57)【要約】【課題】前段のフリップフロップ回路の電流調整なしに、その出力信号の振幅の減衰を容易に抑えることができ、次段のフリップフロップ回路の誤動作を確実に回避することができる半導体集積回路を提供する。【解決手段】フリップフロップ回路２５１のマスター部とスレーブ部の回路構成が同一で、前段のフリップフロップ回路２５１に例えば後段のフリップフロップ回路として多くのフリップフロップ回路が接続される場合でも、レベルシフト用のバッファ回路２５２の電流を調整するだけで、前段のフリップフロップ回路２５１からの出力信号の振幅を増大することにより、その出力信号に対して、後段のフリップフロップ回路における寄生容量等の影響による振幅低減を補う。【選択図】図２
2006352285.tif 000002
【特許請求の範囲】
【請求項１】
同一構成のマスター部およびスレーブ部からなるフリップフロップ回路と、バッファ回路とを有し、前記フリップフロップ回路の出力信号を前記バッファ回路を通じて次段の回路ブロックに供給するための回路構成を、半導体により集積化した半導体集積回路であって、前記バッファ回路は、その電流の調整により、前記フリップフロップ回路からの出力信号を、その振幅が増大する方向にレベルシフトした状態で前記次段の回路ブロックに供給するよう構成したことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路であって、前記フリップフロップ回路は、前記マスター部および前記スレーブ部の各電流を共通に調整するためのカレントミラー構成を有し、前記バッファ回路は、前記フリップフロップ回路のカレントミラー構成に共通接続したカレントミラー構成を有し、そのカレントミラー構成により電流調整を行うよう構成したことを特徴とする半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路であって、前記バッファ回路は、そのカレントミラー構成を形成するトランジスタのサイズ調整により電流調整を行うよう構成したことを特徴とする半導体集積回路。
【請求項４】
請求項１に記載の半導体集積回路であって、前記フリップフロップ回路は、前記マスター部および前記スレーブ部の各電流を共通に調整するためのカレントミラー構成を有し、前記バッファ回路は、前記フリップフロップ回路のカレントミラー構成とは独立したカレントミラー構成を有し、そのカレントミラー構成により電流調整を行うよう構成したことを特徴とする半導体集積回路。
【請求項５】
請求項１から請求項４に記載の半導体集積回路であって、前記次段の回路ブロックは、複数のフリップフロップ回路を並列に接続して構成したことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波用の複数の回路ブロックからなる回路構成を半導体により集積化した半導体集積回路に関するものである。
【背景技術】
【０００２】
従来から、高周波回路において例えば高周波信号を分周する場合に、高周波用の複数の回路ブロックからなる回路構成が半導体により集積化され、複数の回路ブロックとして複数のフリップフロップ回路を直列接続して構成されたプリスケーラ回路の回路構成を有する半導体集積回路が広く利用されている。
【０００３】
このような半導体集積回路においては、通常、前段の回路ブロックであるフリップフロップ回路からの出力信号の振幅が次段の回路ブロックの寄生容量等により低減するが、このような出力信号の低減により、後段の回路ブロックであるフリップフロップ回路の誤動作を引き起こすことがあり、このような誤動作を回避する技術が要求されている。
【０００４】
この要求に対して、同一構成のマスター部およびスレーブ部からなるフリップフロップ回路とバッファ回路とを有し、フリップフロップ回路の出力信号をバッファ回路を通じて次段の回路ブロックに供給するための回路構成を、半導体により集積化した半導体集積回路が提案されている。
【０００５】
以上のような高周波用の半導体集積回路において、例えば複数のフリップフロップ回路を直列接続してプリスケーラ回路を構成した場合に、前段のフリップフロップ回路からの出力信号の振幅の低減により起こりえる次段のフリップフロップ回路の誤動作を回避する方法について、図面を用いて以下に説明する。
【０００６】
図１は従来の半導体集積回路として、バイポーラトランジスタを用いて構成したフリップフロップ回路およびバッファ回路を搭載した半導体集積回路の構成を示す回路図である。図１において、１５１はフリップフロップ回路、１５２はバッファ回路、１１１〜１２４はトランジスタ、１３１は電源電圧入力端子、１０１〜１０４は負荷抵抗、１４１〜１４４は定電流源である。
【０００７】
トランジスタ１１１とトランジスタ１１４、トランジスタ１１２とトランジスタ１１３、トランジスタ１１５とトランジスタ１１８、トランジスタ１１６とトランジスタ１１７、トランジスタ１２１とトランジスタ１２２、トランジスタ１２３とトランジスタ１２４のそれぞれの対は差動対を形成している。データ信号入力端子１３２からのデータ信号Ｄはバイポーラトランジスタ１１１のベースに入力され、データ信号入力端子１３３からのデータ信号ＮＤはバイポーラトランジスタ１１４のベースに入力される。クロック信号入力端子１３５、１３４からのクロック信号ＣＫ、ＮＣＫは、クロック信号ＣＫがバイポーラトランジスタ１２２、１２３に入力され、クロック信号ＮＣＫがバイポーラトランジスタ１２１、１２４に入力される。
【０００８】
以上のように構成された半導体集積回路における動作原理を以下に説明する。
図１において、クロック信号入力端子１３４にクロック信号ＮＣＫとして「Ｈ：ハイ」を入力した場合（このときクロック信号入力端子１３５にクロック信号ＣＫとして「Ｌ：ロー」を入力）、バイポーラトランジスタ１２１、１２４がオンし、バイポーラトランジスタ１１１、１１４で形成する差動対とバイポーラトランジスタ１１６、１１７で形成する差動対が動作する。バイポーラトランジスタ１１１、１１４で形成する差動対が動作することにより、負荷抵抗１０１、１０２の出力は、データ信号入力端子１３２、１３３に入力されるデータ信号Ｄ、ＮＤの信号に応じて出力される。負荷抵抗１０１、１０２の出力データはバイポーラトランジスタ１１５、１１８の差動対に入力される。バイポーラトランジスタ１１５、１１８の動作がオフ、バイポーラトランジスタ１１６、１１７の動作がオンし、負荷抵抗１０３、１０４の出力信号は、クロック信号入力端子１３４、１３５にクロック信号ＮＣＫ、ＣＫとして「Ｈ：ハイ」、「Ｌ：ロー」を入れる前のデータが保持される。
【０００９】
一方、クロック信号入力端子１３５にクロック信号ＣＫとして「Ｈ：ハイ」を入力した場合（このときクロック信号入力端子１３４にクロック信号ＮＣＫとして「Ｌ：ロー」を入力）、バイポーラトランジスタ１２２、１２３がオンし、バイポーラトランジスタ１１２、１１３で形成する差動対とバイポーラトランジスタ１１５、１１８で形成する差動対が動作する。バイポーラトランジスタ１１２、１１３で形成する差動対の動作により、負荷抵抗１０１、１０２の出力は前の出力状態を保持する。負荷抵抗１０１、１０２の出力信号はバイポーラトランジスタ１１５、１１８の差動対に入力される。バイポーラトランジスタ１１５、１１８の動作がオン、バイポーラトランジスタ１１６、１１７の動作がオフのため、負荷抵抗１０３、１０４の出力信号は、クロック信号入力端子１３４、１３５のクロック信号ＮＣＫ、ＣＫとして「Ｌ：ロー」、「Ｈ：ハイ」の状態により、上記で保持された負荷抵抗１０１、１０２の出力状態に対応して出力される。
【００１０】
フリップフロップ回路１５１から出力された信号は、バッファ回路１５２を通して、出力端子１３７、１３８に出力される。ここで、出力端子１３７、１３８に多数個の回路ブロックが接続されると、寄生成分の影響により、出力振幅の減衰が生じる。その減衰がバッファ回路１５２に接続される次段の回路ブロックの誤動作を生じる原因となる。
【００１１】
以上のような半導体集積回路において、次段のフリップフロップ回路の誤動作を回避する従来技術の一つ（例えば、特許文献１を参照）として、前段のフリップフロップ回路におけるスレーブ部の電流を増加し、前段のフリップフロップ回路からの出力信号の振幅を増大する方法により、次段のフリップフロップ回路の誤動作を回避するようにしている。
【特許文献１】特開平８−２５６０４３号公報（第２頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら上記のような従来の半導体集積回路においては、図４に示すように、フリップフロップ回路４０１に付属接続されるバッファ回路４１１に、次段のフリップフロップ回路４０２を接続した場合を想定すると、バッファ回路４１１の出力にフリップフロップ回路４０２を接続することにより、バッファ回路４１１とフリップフロップ回路４０２を接続する配線容量等の寄生成分や、フリップフロップ回路４０２の入力端の寄生成分が存在しており、これらの寄生成分の影響によりバッファ回路４１１の出力信号の振幅が減衰して、フリップフロップ回路４０２の入力端に、フリップフロップ回路４０２のオン／オフを切り換えるための信号として十分な振幅の信号が得られない場合が起こり、この場合には、フリップフロップ回路４０２に誤動作が生じるという問題点を有していた。
【００１３】
また、図５に示す構成例のように、フリップフロップ回路５０１に付属接続されるバッファ回路５１１に、多数のフリップフロップ回路５０２、５０３、５０４、５０５、５０６・・・を接続した場合には、それらのフリップフロップ回路５０２、５０３、５０４、５０５、５０６・・・による入力端の寄生成分の総計の方が、図４に示す構成例における次段のフリップフロップ回路４０２の入力端の寄生成分に比べて大きくなり、その影響により、図５に示す構成例の方が、図４に示す構成例の場合に比べて、バッファ回路５１１の出力信号の振幅が大きく減衰し、フリップフロップ回路５０２、５０３、５０４、５０５、５０６・・・の入力端に、それらのオン／オフを切り換えるための信号として十分な振幅の信号が得られない場合が起こり、この場合には、フリップフロップ回路５０２、５０３、５０４、５０５、５０６に誤動作が生じるという問題点も有していた。
【００１４】
これらに対し現状の対策として、バッファ回路の前段のフリップフロップ回路のマスター部の電流や負荷を調整することにより、一応上記の問題点を解決しているが、この場合には、低電力化に向けての電流調整を、全てのフリップフロップ回路で行う必要があるという問題点をも有していた。
【００１５】
本発明は、上記従来の問題点を解決するもので、前段のフリップフロップ回路の電流を調整することなしに、その出力信号の振幅の減衰を容易に抑えることができ、次段のフリップフロップ回路（回路ブロック）の誤動作を確実に回避することができる半導体集積回路を提供する。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明の請求項１に記載の半導体集積回路は、同一構成のマスター部およびスレーブ部からなるフリップフロップ回路と、バッファ回路とを有し、前記フリップフロップ回路の出力信号を前記バッファ回路を通じて次段の回路ブロックに供給するための回路構成を、半導体により集積化した半導体集積回路であって、前記バッファ回路は、その電流の調整により、前記フリップフロップ回路からの出力信号を、その振幅が増大する方向にレベルシフトした状態で前記次段の回路ブロックに供給するよう構成したことを特徴とする。
【００１７】
また、本発明の請求項２に記載の半導体集積回路は、請求項１に記載の半導体集積回路であって、前記フリップフロップ回路は、前記マスター部および前記スレーブ部の各電流を共通に調整するためのカレントミラー構成を有し、前記バッファ回路は、前記フリップフロップ回路のカレントミラー構成に共通接続したカレントミラー構成を有し、そのカレントミラー構成により電流調整を行うよう構成したことを特徴とする。
【００１８】
また、本発明の請求項３に記載の半導体集積回路は、請求項２に記載の半導体集積回路であって、前記バッファ回路は、そのカレントミラー構成を形成するトランジスタのサイズ調整により電流調整を行うよう構成したことを特徴とする。
【００１９】
以上により、バッファ回路の電流を調整するだけで前段のフリップフロップ回路の出力信号を増大することにより、その出力信号の次段の回路ブロックに対する振幅低減を補って、次段の回路ブロックの誤動作を回避することができる。
【００２０】
また、本発明の請求項４に記載の半導体集積回路は、請求項１に記載の半導体集積回路であって、前記フリップフロップ回路は、前記マスター部および前記スレーブ部の各電流を共通に調整するためのカレントミラー構成を有し、前記バッファ回路は、前記フリップフロップ回路のカレントミラー構成とは独立したカレントミラー構成を有し、そのカレントミラー構成により電流調整を行うよう構成したことを特徴とする。
【００２１】
以上により、バッファ回路の電流端子を前段のフリップフロップ回路と別端子にすることで、前段のフリップフロップ回路とは関係なく、バッファ回路に対して単独で電流を調整することを可能とすることにより、低電流で次段の回路ブロックの誤動作を回避するように電流を調整することができる。
【００２２】
また、本発明の請求項５に記載の半導体集積回路は、請求項１から請求項４に記載の半導体集積回路であって、前記次段の回路ブロックは、複数のフリップフロップ回路を並列に接続して構成したことを特徴とする。
【００２３】
以上により、バッファ回路の電流調整のみにより、前段のフリップフロップ回路からの出力信号の振幅低減を補って、次段に接続される回路ブロックの個数に関係なく、それらの回路ブロックの誤動作を回避することができる。
【発明の効果】
【００２４】
以上のように本発明によれば、前段の回路ブロックとして設けたフリップフロップ回路におけるマスター部およびスレーブ部の回路構成が同一の場合に、それらマスター部およびスレーブ部の電流調整を不要とし、前段のフリップフロップ回路と次段の回路ブロック間にレベルシフト用として設けたバッファ回路の電流を調整するだけで、前段のフリップフロップ回路からの出力信号の振幅を増大することにより、その出力信号の次段の回路ブロックに対する振幅低減を補うことができる。
【００２５】
以上により、前段のフリップフロップ回路の電流を調整することなしに、その出力信号の振幅の減衰を容易に抑えることができ、次段の回路ブロックの誤動作を確実に回避することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を示す半導体集積回路について、図面を参照しながら具体的に説明する。
本実施の形態の半導体集積回路は、基本的に、同一構成のマスター部およびスレーブ部からなるフリップフロップ回路とバッファ回路とを有し、フリップフロップ回路の出力信号をバッファ回路を通じて次段の回路ブロックに供給するための回路構成を、半導体により集積化したものである。
（実施の形態１）
本発明の実施の形態１の半導体集積回路を説明する。
【００２７】
図２は本実施の形態１の半導体集積回路内に形成されたフリップフロップ回路およびフリップフロップ回路に付属するバッファ回路の構成を示す回路図である。図２に示すように、フリップフロップ回路２５１の出力端に、４個のトランジスタ２１９、２２０、２２７、２２８と２個の抵抗２０７、２０８とで構成されたバッファ回路２５２を接続している。トランジスタ２１９、２２０は、フリップフロップ回路２５１の出力信号をドライブする。また、トランジスタ２１９、２２０としてバイポーラトランジスタを用いた場合は、フリップフロップ回路２５１の出力信号の電圧レベルを、バイポーラトランジスタのＶｂｅだけシフトさせる。
【００２８】
また、トランジスタ２２７、２２８と抵抗２０７、２０８からなるカレントミラー構成によって、バッファ回路２５２のドライブ電流を決定する電流源を形成するとともに、トランジスタ２２５、２２６と抵抗２０５、２０６からなるカレントミラー構成によって、フリップフロップ回路２５１におけるマスター部およびスレーブ部の負荷電流を決定する電流源を形成し、バッファ回路２５２における電流源のトランジスタ２２７、２２８を、共通電流調整端子２３６により、フリップフロップ回路２５１における電流源のトランジスタ２２５、２２６とともに共通制御し、トランジスタ２２７、２２８とトランジスタ２２５、２２６の各コレクタ電流を調整する。なお、トランジスタ２２７、２２８の各コレクタ電流に関して、その流す電流範囲の大きさはトランジスタ２２７、２２８の素子サイズにより調整することが可能である。
【００２９】
また、図５に示すように、次段の回路ブロックであるフリップフロップ回路としてフリップフロップ回路５０１、５０２、５０３、５０４、５０５、５０６・・・とバッファ回路５１１とからなる構成例の場合、バッファ回路５１１に対してフリップフロップ回路が多数個並列で接続されているために、そのフリップフロップ回路の個数の数だけ寄生容量等の寄生成分が大きくなり、それに伴い、バッファ回路５１１の出力信号の振幅が減衰する。フリップフロップ回路の個数に伴うバッファ回路５１１からの出力信号の振幅の減衰を図６に示す。図６から、次段のフリップフロップ回路の個数が増すに従って、バッファ回路５１１の出力信号の振幅が減衰しているのが分かる。このように、バッファ回路５１１の出力信号の振幅の減衰が大きくなると、次段のフリップフロップ回路５０２、５０３、５０４、５０５、５０６・・・の誤動作が生じる可能性も増してくる。
【００３０】
このような次段のフリップフロップ回路５０２、５０３、５０４、５０５、５０６・・・に発生する誤動作は、図２に示すバッファ回路２５２におけるトランジスタ２２７、２２８と抵抗２０７、２０８で形成したカレントミラー構成の電流源によって、フリップフロップ回路２５１の出力信号に対するドライブ電流を調整することにより、回避することができる。
【００３１】
この誤動作の回避について次に説明する。
図７は図５においてバッファ回路５１１におけるドライブ電流を増加させた時の出力振幅の変化を示している。図７から分かるように、バッファ回路５１１の電流を増加させることにより、バッファ回路５１１の出力信号の振幅を大きくすることができ、この特性によれば、図２に示すバッファ回路２５２のトランジスタ２２７、２２８と抵抗２０７、２０８で形成したカレントミラー構成の電流源によって、フリップフロップ回路２５１の出力信号に対するドライブ電流を調整することにより、フリップフロップ回路２５１からの出力信号の振幅を大きくし、バッファ回路２５２に接続された次段の回路ブロックである例えばフリップフロップ回路の誤動作を回避することができる。
（実施の形態２）
本発明の実施の形態２の半導体集積回路を説明する。
【００３２】
図３は本実施の形態２の半導体集積回路内に形成されたフリップフロップ回路およびフリップフロップ回路に付属するバッファ回路の構成を示す回路図である。図３に示すように、フリップフロップ回路３５１の出力端に、４個のトランジスタ３１９、３２０、３２７、３２８と２個の抵抗３０７、３０８とで構成されたバッファ回路３５２を接続している。トランジスタ３１９、３２０は、フリップフロップ回路３５１の出力信号をドライブする。また、トランジスタ３１９、３２０としてバイポーラトランジスタを用いた場合は、フリップフロップ回路３５１の出力信号の電圧レベルを、バイポーラトランジスタのＶｂｅだけシフトさせる。
【００３３】
また、本実施の形態２の半導体集積回路においても、トランジスタ３２７、３２８と抵抗３０７、３０８からなるカレントミラー構成によって、バッファ回路３５２のドライブ電流を決定する電流源を形成するとともに、トランジスタ３２５、３２６と抵抗３０５、３０６からなるカレントミラー構成によって、フリップフロップ回路３５１におけるマスター部およびスレーブ部の負荷電流を決定する電流源を形成するが、実施の形態１とは異なり、バッファ回路３５２のカレントミラー構成を制御するための電流調整端子３３８を、フリップフロップ回路３５１のカレントミラー構成を制御するための電流調整端子３３６とは別個に独立させて設けることにより、バッファ回路３５２のカレントミラー構成を、フリップフロップ回路３５１のカレントミラー構成から分離し、バッファ回路３５２における電流源のトランジスタ３２７、３２８を、電流調整端子３３８により、フリップフロップ回路３５１における電流源のトランジスタ３２５、３２６を制御するための電流調整端子３３６とは別に単独で制御し、トランジスタ３２７、３２８だけのコレクタ電流のみを、トランジスタ３２５、３２６のコレクタ電流の調整とは関係なく、単独で調整可能なように構成している。
【００３４】
また、図５に示すように、次段の回路ブロックであるフリップフロップ回路としてフリップフロップ回路５０１、５０２、５０３、５０４、５０５、５０６・・・とバッファ回路５１１とからなる構成例の場合、バッファ回路５１１に対してフリップフロップ回路が多数個並列で接続されているために、そのフリップフロップ回路の個数の数だけ寄生容量等の寄生成分が大きくなり、それに伴い、バッファ回路５１１の出力信号の振幅が減衰する。その出力信号の減衰に関しては、実施の形態１で説明した図６に示すものと同じである。実施の形態１の場合と同様に、図６から、次段のフリップフロップ回路の個数が増すに従って、バッファ回路５１１の出力信号の振幅が減衰しているのが分かる。このように、バッファ回路５１１の出力信号の振幅の減衰が大きくなると、次段のフリップフロップ回路５０２、５０３、５０４、５０５、５０６・・・の誤動作が生じる可能性も増してくる。
【００３５】
このような次段のフリップフロップ回路５０２、５０３、５０４、５０５、５０６・・・に発生する誤動作は、電流調整端子３３８によりバッファ回路３５２の外部から、図３に示すバッファ回路３５２におけるトランジスタ３２７、３２８と抵抗３０７、３０８で形成したカレントミラー構成の電流源によって、フリップフロップ回路３５１の出力信号に対するドライブ電流を調整することにより、回避することができる。
【００３６】
この誤動作の回避について次に説明する。
実施の形態１の場合と同様に、図７から分かるように、図５に示すバッファ回路５１１の電流を増加させることにより、バッファ回路５１１の出力信号の振幅を大きくすることができ、この特性によれば、図３に示すバッファ回路３５２のトランジスタ３２７、３２８と抵抗３０７、３０８で形成したカレントミラー構成の電流源を、電流調整端子３３８により制御し、フリップフロップ回路３５１の出力信号に対するドライブ電流を調整することにより、フリップフロップ回路３５１からの出力信号の振幅を大きくし、バッファ回路３５２に接続された次段の回路ブロックである例えばフリップフロップ回路の誤動作を回避することができる。
【産業上の利用可能性】
【００３７】
本発明の半導体集積回路は、前段のフリップフロップ回路の電流を調整することなしに、その出力信号の振幅の減衰を容易に抑えることができ、次段のフリップフロップ回路（回路ブロック）の誤動作を確実に回避することができるもので、高周波用の例えばプリスケーラ回路等におけるフリップフロップ回路とバッファ回路の構成として有用である。
【図面の簡単な説明】
【００３８】
【図１】従来の半導体集積回路としてフリップフロップ回路とバッファ回路を有する回路構成例を示す回路図
【図２】本発明の実施の形態１の半導体集積回路における電流源をトランジスタと抵抗で構成したフリップフロップ回路とバッファ回路を有する回路構成例を示す回路図
【図３】本発明の実施の形態２の半導体集積回路における電流源をフリップフロップ回路とバッファ回路とで分離した回路構成例を示す回路図
【図４】フリップフロップ回路とバッファ回路を有する半導体集積回路の構成を示すブロック図
【図５】図４における次段のフリップフロップ回路として複数個のフリップフロップ回路を設けた場合の構成を示すブロック図
【図６】本発明の実施の形態の半導体集積回路における次段のフリップフロップ回路の個数を増加した場合の個数と出力信号の振幅減少の関係説明図
【図７】同実施の形態の半導体集積回路におけるバッファ回路のみの電流を増加させた場合の電流増加と出力信号の振幅増加の関係説明図
【符号の説明】
【００３９】
１０１、１０２、１０３、１０４    負荷抵抗
２０１、２０２、２０３、２０４、２０５、２０６、２０７、２０８    抵抗
３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８    抵抗
１１１、１１２、１１３、１１４、１１５、１１６、１１７    トランジスタ
１１８、１１９、１２０、１２１、１２２、１２３、１２４    トランジスタ
２１１、２１２、２１３、２１４、２１５、２１６    トランジスタ
２１７、２１８、２１９、２２０、２２１、２２２    トランジスタ
２２３、２２４、２２５、２２６、２２７、２２８    トランジスタ
３１１、３１２、３１３、３１４、３１５、３１６    トランジスタ
３１７、３１８、３１９、３２０、３２１、３２２    トランジスタ
３２３、３２４、３２５、３２６、３２７、３２８    トランジスタ
１３１、２３１、３３１    電源電圧入力端子
１３２、２３２、３３２    正のデータ信号入力端子
１３３、２３３、３３３    負のデータ信号入力端子
１３４、２３４、３３４    負のクロック信号入力端子
１３５、２３５、３３５    正のクロック信号入力端子
１３６、２３７、３３７    接地端子（ＧＮＤ）
１３７、２３８、３３９    正の出力端子
１３８、２３９、３４０    負の出力端子
１４１、１４２、１４３、１４４    定電流源
１５１、２５１、３５１    フリップフロップ回路
１５２、２５２、３５２    バッファ回路
２３６    （フリップフロップ回路とバッファ回路の）共通電流調整端子
３３６    （フリップフロップ回路の）電流調整端子
３３８    （バッファ回路の）電流調整端子
４０１、４０２    フリップフロップ回路
４１１、５１１    バッファ回路
５０１、５０２、５０３、５０４、５０５、５０６    フリップフロップ回路
【図１】
2006352285.tif 000003
【図２】
2006352285.tif 000004
【図３】
2006352285.tif 000005
【図４】
2006352285.tif 000006
【図５】
2006352285.tif 000007
【図６】
2006352285.tif 000008
【図７】
2006352285.tif 000009