(57)【要約】【課題】  デザインルールが厳しい場合でもトレンチの埋め込み特性を向上することができる半導体装置及びその製造方法を得る。【解決手段】  本発明に係る半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、トレンチの内壁に第１の絶縁膜を形成する工程と、異方性のある成膜方法によりトレンチの底面に第２の絶縁膜を形成する工程と、第１の絶縁膜上よりも第２の絶縁膜上において成長速度が速い第３の絶縁膜をトレンチ内に埋め込む工程とを有する。【選択図】      図３
2006237081.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にトレンチを形成する工程と、
前記トレンチの内壁に第１の絶縁膜を形成する工程と、
異方性のある成膜方法により前記トレンチの底面に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜上よりも前記第２の絶縁膜上において成長速度が速い第３の絶縁膜を前記トレンチ内に埋め込む工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記異方性のある成膜方法としてスパッタ法を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記異方性のある成膜方法としてイオン注入を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板と、
前記半導体基板に形成されたトレンチと、
前記トレンチの側壁を覆う第１の絶縁膜と、
前記トレンチの底面を覆う第２の絶縁膜と、
前記トレンチ内に埋め込まれた、前記第１の絶縁膜上よりも前記第２の絶縁膜上において成長速度が速い第３の絶縁膜とを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチの埋め込み特性を向上することができる半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来（65nmノード以前）は、デバイスのトレンチ分離形成のための埋め込み酸化膜として、HDP-CVD（High Density Plasma Chemical Vapor Deposition）によるプラズマCVD膜が用いられる場合が多かった。しかし、今後（45nmノード以降）は、常圧又は減圧での03/TEOS系の熱CVD酸化膜がメインになると考えられている。
【０００３】
03/TEOS系のシリコン酸化膜（以下、USG膜（Un-doped Silicate Glass）と記載）は埋め込み性に優れるものの、アスペクト比が大きくなれば埋め込みにくくなるのは自明であり、何らかの工夫が必要になる。
【０００４】
そこで、シリコン酸化膜をトレンチ内壁側面に形成して、トレンチをUSG膜で埋め込むという技術が提案されている（例えば、特許文献１参照）。ここで、USG膜の成長速度はシリコン膜上よりもシリコン酸化膜上の方が小さい。従って、USG膜はトレンチ底面のシリコン膜上で「選択的に」成膜するため、トレンチの埋め込み特性を向上することができる。
【０００５】
【特許文献１】特開平５−１４４９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来技術では、シリコン酸化膜をトレンチ内壁側面のみに形成するために、相対的にエッチング速度が低いトレンチ底面のシリコン酸化膜を除去するまでドライエッチングする必要があった。そして、アスペクト比が高く、トレンチ側面のテーパの角度が大きい場合、トレンチの底面の面積が小さくなるため、トレンチ底面のシリコン酸化膜を除去できるまでエッチング時間を十分長くとると、トレンチ内壁側面のシリコン酸化膜は殆ど除去されていた。
【０００７】
図７はデザインルールが厳しくなったときのトレンチの断面図である。シリコン基板２１にトレンチ２２が設けられ、そのトレンチ２２の内壁にシリコン酸化膜２３が設けられている。ここで、トレンチ２２のテーパ角度が７５°の場合、１／cos75°＝3.86より、約286％のオーバーエッチを行うと、トレンチ２２内壁側面のシリコン酸化膜２３は殆ど除去される。
【０００８】
このように、従来技術では、デザインルールが厳しい場合、トレンチ底面のシリコン酸化膜を除去できるまでエッチング時間を十分長くとると、トレンチ内壁側面の酸化膜が除去されるため、上記の従来技術の効果が期待できず、トレンチの埋め込み特性を向上することができないという問題があった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的は、デザインルールが厳しい場合でもトレンチの埋め込み特性を向上することができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置の製造方法は、半導体基板にトレンチを形成する工程と、トレンチの内壁に第１の絶縁膜を形成する工程と、異方性のある成膜方法によりトレンチの底面に第２の絶縁膜を形成する工程と、第１の絶縁膜上よりも第２の絶縁膜上において成長速度が速い第３の絶縁膜をトレンチ内に埋め込む工程とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
本発明により、デザインルールが厳しい場合でもトレンチの埋め込み特性を向上することができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図１〜図３を用いて説明する。
【００１３】
まず、図１（ａ）に示すように、シリコンからなる半導体基板１１上に、膜厚１００ｎｍのシリコン窒化膜１２を形成する。次に、図１（ｂ）に示すように、半導体基板１１及びシリコン窒化膜１２にトレンチ１３をドライエッチングにより形成する。そして、図１（ｃ）に示すように、酸素と水分を含む雰囲気中で１０００℃の熱処理を行うことにより、半導体基板１１を酸化してトレンチ１３の内壁にシリコン酸化膜１４Ａ（第１の絶縁膜）を形成し、シリコン窒化膜１２を酸化してシリコン酸化膜１４Ｂを形成する。ただし、シリコン酸化膜１４Ａの膜厚が５〜１０ｎｍ程度になるよう熱処理時間を調整する。
【００１４】
次に、図２（ａ）に示すように、異方性のある成膜方法であるスパッタ法により、トレンチ１３の底面にシリコン窒化膜１５Ａ（第２の絶縁膜）を形成し、シリコン酸化膜１４Ｂ上にシリコン窒化膜１５Ｂを形成する。これにより、トレンチ１３の側面はシリコン酸化膜１４Ｂで覆われ、トレンチ１３の底面はシリコン窒化膜１５Ａで覆われた状態になる。
【００１５】
そして、図２（ｂ）に示すようにレジスト等の埋め込み材１６をトレンチ１３の内部に埋め込み、図２（ｃ）に示すようにエッチバックによりシリコン酸化膜１４Ｂ上のシリコン窒化膜１５Ｂを除去する。
【００１６】
次に、図３（ａ）に示すように、トレンチ１３内部の埋め込み材１６を除去する。そして、図３（ｂ）に示すように、熱CVDによりUSG膜１７（第３の絶縁膜）をトレンチ１３内部に埋め込む。ここで、USG膜１７は、シリコン酸化膜１４Ａよりもシリコン窒化膜１５Ａ上において成長速度が速い。これにより、トレンチ１３の底面にUSG膜１７が厚く成膜され、埋め込むべき深さが浅くなり、USG膜１７の成膜中のアスペクト比が小さくなるため、トレンチ１３の埋め込み特性を向上することができる。
【００１７】
次に、図３（ｃ）に示すように、トレンチ１３内部をUSG膜１７で完全に埋め込む。そして、図４（ａ）に示すように、USG膜１７、シリコン酸化膜１４Ｂ及びシリコン窒化膜１２を半導体基板１１の上面までＣＭＰにより研磨することでトレンチ分離を形成する。
【００１８】
次に、図４（ｂ）に示すように、半導体基板１１上にシリコン酸化膜１８及びポリシリコン１９を形成する。そして、図４（ｃ）に示すように、シリコン酸化膜１８及びポリシリコン１９をフォトリソグラフィ等によりパターニングすることでゲート電極を形成する。その後、従来の方法を用いてソース・ドレイン等を形成することで半導体装置を製造する。
【００１９】
なお、上記の半導体装置の製造方法は、トレンチ分離が必要な半導体製品一般や、一部配線間埋め込みに適用することができる。
【００２０】
実施の形態２．
実施の形態１では、図２（ａ）に示すようにスパッタ法によりシリコン窒化膜１５Ａ及びシリコン窒化膜１５Ｂを形成した。これに対し、実施の形態２では、異方性のある成膜方法として、窒素をイオン注入して表面の窒素濃度を高くする方法を用いる。これにより、図５に示すように、トレンチ１３の底面にシリコン酸窒化膜１５Ｃ（第２の絶縁膜）を形成し、シリコン酸化膜１４Ｂの表面にシリコン酸窒化膜１５Ｄを形成する。その他の工程は実施の形態１と同様である。これにより、実施の形態１と同様の効果を得ることができる。
【００２１】
実施の形態３．
実施の形態３は、図２（ａ）までの工程は実施の形態１と同様である。その後、図６に示すように、シリコン窒化膜１５Ｂを残したまま、熱CVDによりUSG膜１７をトレンチ１３内部に埋め込む。なお、トレンチ１３の閉塞を防ぐため、スパッタエッチ等によりトレンチ１３の開口部を丸めておくとよい。
【００２２】
これにより、実施の形態１と同様の効果を得ることができ、更にシリコン窒化膜１５Ｂ除去のための工程を削減することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
【図７】デザインルールが厳しくなったときのトレンチの断面図である。
【符号の説明】
【００２４】
１１  半導体基板
１３  トレンチ
１４Ａ  シリコン酸化膜（第１の絶縁膜）
１５Ａ  シリコン窒化膜（第２の絶縁膜）
１５Ｃ  シリコン酸窒化膜（第２の絶縁膜）
１７  USG膜（第３の絶縁膜）
【図１】
2006237081.tif 000003
【図２】
2006237081.tif 000004
【図３】
2006237081.tif 000005
【図４】
2006237081.tif 000006
【図５】
2006237081.tif 000007
【図６】
2006237081.tif 000008
【図７】
2006237081.tif 000009