(57)【要約】  【課題】  コスト負担が少ない簡単な処理により電子放出特性に優れた電界電子放出素子を製造方法を提供する。  【解決手段】  基板４上に、カソード電極５を形成し、このカソード電極５上に、電子放出部６（エミッタ）を、真空蒸着法で形成し、該エミッタ６に対して、機械的な表面処理、例えば、スクラッチ処理、スクライブ処理、ブラスト処理、あるいは、バフ処理を行って当該エミッタ６の表面を荒らして微細な凹凸を形成し、電界が集中して電子を放出する電子放出サイトを増加させるようにしている。【選択図】        図１
2006004798.tif 000002
【特許請求の範囲】
【請求項１】
電子放出部を有する電界電子放出素子の製造方法であって、
前記電子放出部に対して、機械的な表面処理を施すことを特徴とする電界電子放出素子の製造方法。
【請求項２】
前記表面処理が、前記電子放出部の表面にスクラッチをつけて表面を荒らす処理である請求項１に記載の電界電子放出素子の製造方法。
【請求項３】
前記表面処理が、ブラスト処理、スクライブ処理またはバフ処理である請求項１または２に記載の電界電子放出素子の製造方法。
【請求項４】
前記電子放出部が、炭素系材料からなる膜である請求項１ないし３のいずれか１項に記載の電界電子放出素子の製造方法。
【請求項５】
前記電子放出部を、陰極アーク蒸着法を用いて成膜する請求項４に記載の電界電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界中で電子を放出する電界電子放出素子の製造方法に関する。
【背景技術】
【０００２】
ＦＥＤは、真空中で電界を印加することでカソード基板から電子を放出させ、この放出した電子を加速してアノード基板に衝突させることで、該アノード基板に塗布した蛍光体を発光させて表示を行うものであり、電力消費が小さく済む上、高精細な表示が可能としてＦＰＤ用に好適な表示として注目されてきている(例えば、特許文献１参照)。
【０００３】
このようなＦＥＤに用いられる電界電子放出素子では、電子を放出する電子放出部（エミッタ）を備えており、このエミッタには、半導体製造プロセスを用いたスピントタイプ、高温ＣＶＤを用いたカーボンナノチューブ、あるいは、蒸着法を用いたダイヤモンド薄膜など、各種あり、材料や形状などに応じた電子放出特性を有している。
【０００４】
このようなエミッタにおける電子の放出特性を向上させるには、従来から、例えば、レーザー照射やプラズマ照射などの手法によって表面を改質しているが、複雑で高価な装置が要求されるために、コスト増を来たしている。
【特許文献１】特開平９−３２０４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明により解決すべき課題は、コスト増を来たすことなく、優れた電子放出特性を有する電界電子放出素子の製造可能にすることである。
【課題を解決するための手段】
【０００６】
本発明による製造方法は、電界電子放出素子の電子放出部に機械的な表面処理を施すことを特徴とするものである。上記「機械的な表面処理」とは、力学的な作用による表面処理をいい、化学的な表面処理や熱的な表面処理以外の表面処理をいい、この機械的な表面処理は、前記電子放出部の表面にスクラッチをつけて表面を荒らす処理であるのが好ましく、針や微細粒子などを用いてスクラッチをつけるのが好ましい。
【０００７】
また、この表面処理は、ブラスト処理、スクライブ処理またはバフ処理のいずれでもよく、電子放出部の表面に、微細な凹凸を形成し、微細で鋭い先端やエッジが形成することができて好ましい。ブラスト処理とは、微細粒子をノズル等から噴出させて衝突させる処理をいい、スクライブ処理とは、カッターなどを用いて微細な溝を形成する処理をいい、バフ処理とは、微細砥粒を保持したバフを用いて表面を荒らす処理をいう。
【０００８】
本発明によると、機械的な表面処理によって、電子放出部の表面に、電界が集中しやすい微細な凸部、鋭い先端、あるいは、エッジを形成することが可能となり、レーザー照射やプラズマ照射などの従来の手法に比べて、簡単な構成で、電子の放出特性を向上させることができる。
【０００９】
本発明の一実施態様として、前記電子放出部を炭素系材料からなる膜により構成する。炭素系材料としては、ダイヤモンドライクカーボン、アモルファスダイヤモンド、結晶性ダイヤモンド、グラファィト、フラーレン等を挙げることができる。この実施態様によると、電子放出部に炭素系材料を用いるので、比較的低い電界で電子を放出させることができる。
【００１０】
本発明の一実施態様として、前記電子放出部を、陰極アーク蒸着法を用いて成膜する。この実施態様によると、陰極アーク蒸着法、いわゆる、カソーディックアーク蒸着法(真空アーク蒸着法)を用いて電子放出部を形成するので、比較的低温で電子放出部を形成することができる。
【発明の効果】
【００１１】
本発明によれば、比較的簡単な機械的な表面処理によって、電子放出部の表面を荒らして、電界が集中しやすい微細な凸部、鋭い先端、あるいは、エッジを形成することが可能となり、レーザー照射やプラズマ照射などの従来の手法に比べて、低い製造コストで優れた電子放出特性を有する電界電子放出素子を製造することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面によって本発明の実施の形態について詳細に説明する。
【００１３】
図１を参照して、本発明の一実施形態に係る製造方法による電界電子放出素子を備えた平面光源を説明する。この平面光源１は、カソード基板を構成する電界電子放出素子２と、この電界電子放出素子２に対向するアノード基板３と、これらを真空状態で収納支持する図示しない枠体とを備えている。
【００１４】
電界電子放出素子２は、例えば、ガラスからなる絶縁性の基板４と、この基板４上に形成された、例えば、ＩＴＯ(インジウム‐スズ酸化物)、Ａｌ、Ｃｕ、Ｃｒ、Ｎｉなどからなるカソード電極５と、このカソード電極５上に形成された、電子放出部としてのエミッタ６とを備えている。このエミッタ６は、ダイヤモンドライクカーボン、アモルファスダイヤモンド、結晶性ダイヤモンド、グラファィト、フラーレン等の炭素系材料からなる。
【００１５】
アノード基板３は、ガラスからなる絶縁性の基板７と、この基板７上に形成されたＩＴＯなどからなるアノード電極８と、このアノード電極８上に形成された蛍光体層９とを備えている。
【００１６】
以上の構成を備えた平面光源１においては、カソード電極５とアノード電極８との間に、電圧が印加され、これによって、エミッタ６から電子が放出されるとともにアノード電極８に引き付けられて、蛍光体層９に衝突して発光する。
【００１７】
図２を参照して上記電界電子放出素子２の製造方法を説明する。
【００１８】
先ず、図２(ａ)に示すように、絶縁性の基板４上に、例えば、ＩＴＯからなるカソード電極５を、例えば、スパッタ法などを用いて形成する。
【００１９】
次に、図３に示す成膜装置１３を用いて電子放出部としてのエミッタ６を成膜する。この成膜装置１３は、陰極アーク放電によって陰極材料を衝撃して基板に成膜する、いわゆるカソーディックアーク成膜装置(真空アーク蒸着装置)である。この成膜装置１３は、垂直型の真空チャンバ１４を備えており、この真空チャン１４内の下方位置には、カソードアークプラズマを生成するためのアノード１５およびカソード１６が設けられている。
【００２０】
中央部に貫通孔を有するカソード１６の外周には、絶縁リング１７を介してアノード１５が設けられており、貫通孔を介して真空チャンバ１４内には、雰囲気制御ガスが供給される。
【００２１】
カソード１６は、蒸着物質であるターゲットで構成されており、このターゲットとしては、例えば、ダイヤモンドライクカーボン等の炭素膜を成膜する場合には、グラファイトターゲットが用いられる。
【００２２】
カソード１６とアノード１５との間には、アーク放電用電源１８によって電圧が印加される。
【００２３】
真空チャンバ１４内の上方には、カソード１６に対向するように、基板４が配置される。この基板４は、基板ホルダ２１に保持されており、基板ホルダ２１は、絶縁体２０を介して支持されている。
【００２４】
この成膜装置１３では、図示しない真空排気装置によって、例えば、１０−７ｔｏｒｒまで真空引きすることができる。
【００２５】
この成膜装置１３では、カソード１６とアノード１５との間に高電圧を印加して矢符Ａで示されるようにアーク放電を発生させる。このアーク放電の発生により、陰極材料（ターゲット材料）が蒸発するとともに、イオン化され、ターゲット表面付近にプラズマが生成される。このプラズマ中のイオンを、上方の基板４に導いて堆積させてエミッタ６を形成するものである。このエミッタ６の膜厚としては、好ましくは数ｎｍから数μｍの範囲であり、より好ましくは数ｎｍから数百ｎｍの範囲である。
【００２６】
これによって、図２(ｂ)に示すように、カソード電極５上に、炭素膜からなる電子放出部としてのエミッタ６が形成される。
【００２７】
次に、電子放出特性を向上させるために、エミッタ６上に、図２(ｃ)に示すように、機械的な表面処理であるスクラッチ処理(スクラッチつけ処理)を行う。この実施の形態のスクラッチ処理では、後述する図４の領域Ａ１に示されるように、例えば、カッターや針などを用いて微細な線状のスクラッチ２５を格子状に形成している。この線状のスクラッチ２５の幅は、好ましくは数十μｍ以下、より好ましくは、数μｍ以下である。また、格子状に形成されたスクラッチ２５の間隔は、任意に選択することができ、例えば、０．５ｍｍ程度が好ましい。
【００２８】
このように、炭素膜からなるエミッタ６の表面を、カッターや針などを用いてスクラッチ処理することにより、エミッタ６の表面には、微細な凹凸が形成され、例えば、図２(ｃ)に示すような鋭い先端６ａが形成される。
【００２９】
このエミッタ６に対する機械的な表面処理は、ダイヤモンドカッターなどを用いて微細な溝を形成するスクライブ処理、圧縮空気等のキャリヤーガスにより加速された数μｍから数十μｍの微細砥粒をノズルから噴出させエミッタ６に高速かつ高密度に衝突させるブラスト処理、あるいは、バフに保持された微細砥粒によりエミッタ６の表面を荒らすバフ処理などであってもよい。
【００３０】
このようにして、電界電子放出素子２の電子放出部であるエミッタ６の表面を機械的な表面処理によりスクラッチして(荒らして)、電界が集中しやすい微細な凸部、鋭い先端、あるいは、エッジを形成する。
【００３１】
次に、エミッタ６に対して機械処理を施した電界電子放出素子の電子放出特性を次のようにして評価した。
【００３２】
図４に示す３０ｍｍ×４０ｍｍのガラス基板に、カソード電極を形成するとともに、上述の成膜装置１３によって、電子放出部である炭素膜からなるエミッタを全面に成膜して電界電子放出素子を製作した。
【００３３】
この全面にエミッタが成膜された矩形の電界電子放出素子の下側の半分の領域にカッターナイフによりスクラッチ処理を施して格子状のスクラッチ２５を形成したスクラッチ領域Ａ１を形成する一方、上側の半分の領域をスクラッチの無い非スクラッチ領域Ａ２とした。
【００３４】
かかる電界電子放出素子を用いて、上述の図１に示す平面光源を作製し、カソード電極とアノード電極との間に、電圧を印加して発光特性を目視によって比較した。
【００３５】
図５および図６は、その結果を示すものであり、図５は、２．５ＫＶの電圧を印加した場合の発光状態を示しており、図６は、３．０ＫＶの電圧を印加した場合の発光状態を示しており、下側の破線で囲んだ領域Ａ１が、表面処理(スクラッチ処理)を施した領域であり、上側の領域Ａ２が、表面処理を施していない領域である。
【００３６】
これらの図には示していないが、２．５ＫＶ未満の電圧印加では、機械的な表面処理が施されていない非スクラッチ領域Ａ２では、発光ポイントが確認できなかったのに対して、表面処理を施したスクラッチ領域Ａ１では、２点の発光ポイントが確認でき、低い電圧で電子放出を起こさせることができた。
【００３７】
また、これらの図に示されるように、表面処理を施したスクラッチ領域Ａ１では、表面処理を施していない非スクラッチ領域Ａ２に比べて、同じ電圧では、電子放出ポイントが増加しており、電子放出特性が向上していることが分かる。
【００３８】
(その他の実施の形態)
上述の実施の形態では、カソーディックアーク法を用いてエミッタを形成したけれども、カソーディックアーク法に限らず、プラズマＣＶＤ法やスパッタ法などの他の方法を用いてもよい。
【００３９】
上述の実施の形態では、電子放出部を全面に形成した平面光源に適用して説明したけれども、カソード電極、絶縁層、ゲート電極および電子放出部を所定のパターンに形成してＦＥＤに適用してもよいのは勿論である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の一形態に係る電界電子放出素子の製造方法によって製造した電界電子放出素子を備える平面光源の模式的な概略断面図である。
【図２】本発明の各製造工程の説明に供する概略断面図である。
【図３】成膜装置の概略構成図である。
【図４】発光特性の評価に用いた電界電子放出素子の平面図である。
【図５】図４の電界電子放出素子の発光特性を示す図である。
【図６】図４の電界電子放出素子の発光特性を示す図である。
【符号の説明】
【００４１】
１  平面光源              ２  電界電子放出素子
４  基板                  ５  カソード電極
６  エミッタ(電子放出部)  ２５  スクラッチ
【図１】
2006004798.tif 000003
【図２】
2006004798.tif 000004
【図３】
2006004798.tif 000005
【図４】
2006004798.tif 000006
【図５】
2006004798.tif 000007
【図６】
2006004798.tif 000008