(57)【要約】【課題】  スリープモード時の消費電力が少なく、且つ信頼性と耐久性を向上させた電子回路を提供すること。【解決手段】  携帯情報端末装置がスリープモードへ移行するために電源供給線用リレースイッチ７０によって電源回路５０から周辺ＬＳＩ２０，３０，４０への電源供給が停止された後、リセットＩＣ６０が周辺ＬＳＩ２０，３０，４０への供給電源の電圧の低下を検出してリセット信号をＣＰＵ１０に出力するまでの間にＣＰＵ１０がＲＯＭ３０からスリープモードに移行する処理に要するプログラムを読み出し、実行する。その後、リセットＩＣ６０からのリセット信号によって制御信号線用リレースイッチ８０がＣＰＵ１０と周辺ＬＳＩ２０，３０，４０とを接続しているリード／ライト制御信号線を遮断し、ＣＰＵ１０から周辺ＬＳＩ２０，３０，４０に対して出力されるＨｉｇｈ信号を停止する。【選択図】  図１
2006244117.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ及び前記ＣＰＵで利用されるデータを記憶した記憶回路を含む周辺集積回路への電源供給を行う電源回路と、
前記電源回路から前記周辺集積回路への電源供給線を前記ＣＰＵからの制御によって切断する電源供給線切断手段と、
前記電源供給線切断手段による前記周辺集積回路への電源供給線の切断後、前記ＣＰＵと前記周辺集積回路とを接続する制御信号線を切断する制御信号線切断手段と
を備えたことを特徴とする電子回路。
【請求項２】
前記制御信号線切断手段により前記ＣＰＵとの接続を切断された前記制御信号線の前記周辺集積回路側の電位を、前記電源供給線切断手段によって切断された前記周辺集積回路への供給電源の電位と同電位に保持する電圧保持手段
を備えたことを特徴とする請求項１に記載の電子回路。
【請求項３】
前記電源供給線切断手段により電源供給線が切断された前記周辺集積回路にかかる電源電圧を検出すると共に、前記検出した電源電圧が所定の電圧に達したら、前記制御信号線切断手段へ検出信号を送信する検出手段を備え、
前記制御信号線切断手段は、前記検出信号を受信することによって前記制御信号線を切断する
ことを特徴とする請求項１または２に記載の電子回路。
【請求項４】
前記検出信号は、前記制御信号線切断手段へ送信されると同時に、前記ＣＰＵへも送信されることを特徴とする請求項１乃至３のいずれかに記載の電子回路。
【請求項５】
前記ＣＰＵは、前記電源供給線切断手段による前記電源回路から前記周辺集積回路への電源供給線の切断後、且つ前記検出信号の受信前に、前記電子回路の消費電力を低減させる低消費電力モードへの移行準備を行うことを特徴とする請求項１乃至４のいずれかに記載の電子回路。
【請求項６】
前記ＣＰＵは、前記検出信号を受信することによって低消費電力モードに移行することを特徴とする請求項１乃至５のいずれかに記載の電子回路。
【請求項７】
前記検出手段はリセット用ＩＣであることを特徴とする請求項３乃至６のいずれかに記載の電子回路。
【請求項８】
請求項１乃至７のいずれかに記載の電子回路を備えた携帯情報端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一部の回路に対して電源供給を停止して、消費電力を低減させる機能を備えた電子回路及び当該電子回路を備えた携帯情報端末装置に関する。
【背景技術】
【０００２】
従来、バッテリーで動作する携帯情報端末装置においては、内蔵されたバッテリーによって長時間使用できるように、特定の条件下において一時的に回路の消費電力を低減させることが行われている。具体的には、携帯情報端末装置に内蔵されたバッテリーが消耗して、バッテリー残量が所定の値にまで低下した際に、ＣＰＵのシステムクロックの周波数が引き下げられたり、携帯情報端末装置の回路に設けられているＲＯＭ，ＲＡＭ，液晶パネル、キーボード等、各種回路への電源供給が一時的に停止されることによって携帯情報端末装置全体の消費電力が低減される。このように、バッテリーで動作する携帯情報端末装置においては、バッテリーの消耗によって携帯情報端末装置が停止する前に、一時的に携帯情報端末装置の消費電力が低減されることによって、所定の終了プログラムを実行するために要する電力の確保が行われていた（例えば、特許文献１参照）。
【特許文献１】特開平４−３０６７１６号公報
【０００３】
また、バッテリーが十分に残っている場合でも、一定時間、携帯情報端末装置に入力操作等がされない場合においては、節電のために携帯情報端末装置を構成する回路の一部への電源供給を停止させて、消費電力が低減されることがある（以下、このように消費電力を低減させた電子回路の状態を「スリープモード」という）。このようなスリープモードを備えた携帯情報端末装置の電子回路には、通常、ＲＡＭを内蔵したＣＰＵ（以下、単に「ＣＰＵ」とする）と当該ＣＰＵに接続されるＲＯＭ、ＲＡＭ等の周辺ＬＳＩが備わっている。そして、携帯情報端末装置の動作が通常の動作モード（以下「通常モード」という）からスリープモードへ移行すると、ＣＰＵからの命令によって携帯情報端末装置を構成する一部の周辺ＬＳＩへの電源供給が停止されることにより、携帯情報端末装置全体の消費電力が低減されていた。その詳細を図４〜５を用いて以下に説明する。
【０００４】
図４は従来の携帯情報端末装置の電子回路２の構成を示す回路図である。図４に示されるように電子回路２は、ＣＰＵ１０と、その主な周辺ＬＳＩとしてのＲＯＭ２０，ＲＡＭ３０，ＬＣＤＣ４０、そして電源回路５０，リセットＩＣ６０，電源供給線用リレースイッチ７０を備えている。なお、同回路図はスリープモードにおいて電源供給が停止される主だった部品のみによる構成を示したものであり、携帯情報端末装置としての詳細な構成については省略してある。
【０００５】
この電子回路２では、ＣＰＵ１０はＲＯＭ２０に記録されたプログラムに基づいて携帯情報端末装置の制御を行う。ＲＯＭ２０はＣＰＵ１０が実行するプログラムやデータ等を記録しており、電源供給が停止されてもその記録内容は保持される不揮発性のメモリである。また、ＲＯＭ２０内にはＣＰＵ１０がスリープモードに移行する際に行う処理プログラムも記録されている。ＲＡＭ３０は揮発性のメモリであり、電源供給が停止されるとＲＡＭ３０内に記録されているデータは揮発し、消失する。ＬＣＤＣ４０は液晶ディスプレイコントローラであり、ＣＰＵ１０の制御に基づいて、図示されていない液晶ディスプレイの表示等を行う。ＣＰＵ１０のリード／ライト制御信号端子１４とＲＯＭ２０，ＲＡＭ３０，ＬＣＤＣ４０の各リード／ライト制御信号端子２４，３４，４４はリード／ライト制御信号線２００によって接続されている。なお、ここではＲＯＭ２０，ＲＡＭ３０，ＬＣＤＣ４０をまとめて「周辺ＬＳＩ２０，３０，４０」と称する。
【０００６】
続いて電源回路５０について説明する。電源回路５０はＣＰＵ１０に電源を供給すると共に、電源供給線用リレースイッチ７０を介して周辺ＬＳＩ２０，３０，４０にも電源を供給する。具体的には、電源回路５０のＶｄｄ端子５６は、上流側Ｖｄｄライン１００ａによってＣＰＵ１０のＶｄｄ端子１６及び電源供給線用リレースイッチ７０の電源線用第一端子７４と接続され、電源供給線用リレースイッチ７０の電源線用第二端子７６は、下流側Ｖｄｄライン１００ｂによって周辺ＬＳＩ２０，３０，４０の各Ｖｄｄ端子２６，３６，４６、リセットＩＣ６０の電圧検出用第一端子６４と接続されている。また、電源回路５０のＶｓｓ端子５８は、Ｖｓｓライン３００によってＣＰＵ１０のＶｓｓ端子１８、周辺ＬＳＩ２０，３０，４０の各Ｖｓｓ端子２８，３８，４８及びリセットＩＣ６０の電圧検出用第二端子６６と接続されている。
【０００７】
次にリセットＩＣ６０について説明する。リセットＩＣ６０は、周辺ＬＳＩ２０，３０，４０への供給電源の電圧を検出し、その検出結果に応じてリセット信号を出力する。同リセット信号を出力するリセット出力端子６２はＣＰＵ１０のリセット入力端子１２に接続されている。このように接続されたリセットＩＣ６０は、周辺ＬＳＩ２０，３０，４０への供給電源の電圧が所定値まで低下したことを検知すると、リセット出力端子６２からＣＰＵ１０のリセット入力端子１２へＬｏｗ信号であるリセット信号を出力する。
【０００８】
次に電源供給線用リレースイッチ７０について説明する。電源回路５０から周辺ＬＳＩ２０，３０，４０への電源供給線上に設置された電源供給線用リレースイッチ７０は、ＣＰＵ１０のコントロール端子１１と接続されている切替入力端子７２を備えている。電源供給線用リレースイッチ７０はＣＰＵ１０から出力される電源供給制御信号によって、周辺ＬＳＩ２０，３０，４０への電源の供給及び停止を行う。具体的には、ＣＰＵ１０のコントロール端子１１から出力されたＨｉｇｈ信号が電源供給線用リレースイッチ７０の切替入力端子７２に入力されると、電源供給線用リレースイッチ７０の内部スイッチ７８が閉じられて、周辺ＬＳＩ２０，３０，４０に対して電源供給が行われる。また、切替入力端子７２にＬｏｗ信号が入力されると、内部スイッチ７８が開かれて、周辺ＬＳＩ２０，３０，４０に対して電源供給が停止される。
【０００９】
次に図５及び図６を用いて電子回路２の各所の電圧の変化について説明する。図５は従来の携帯情報端末装置が通常モードからスリープモードに移行した場合に周辺ＬＳＩへ漏れ電流が生じた場合の電子回路２の各所の電圧の変化を示すグラフである。また、図６は従来の携帯情報端末装置が通常モードからスリープモードに移行した場合に周辺ＬＳＩに逆電圧がかかった場合の電子回路２の各所の電圧の変化を示すグラフである。各グラフでは、縦軸に電圧が、横軸に時間が示されている。また、図５及び図６中の各グラフは上から順に、ＣＰＵ１０のコントロール端子１１の電圧、周辺ＬＳＩ２０，３０，４０の各電源端子の電圧、リセットＩＣ６０のリセット出力端子６２の電圧、そしてＣＰＵ１０、周辺ＬＳＩ２０，３０，４０の各リード／ライト制御信号端子１４，２４，３４，４４をつなぐリード／ライト制御信号線の電圧の変化を示している。
【００１０】
まず、図５を用いて従来の携帯情報端末装置が通常モードからスリープモードに移行する際の各所の電圧の変化について説明する。従来の携帯情報端末装置が通常モードからスリープモードに移行する際には、まず、図５中のＣＴＲＬ端子の電圧欄のＡ点に示されるように、ＣＰＵ１０のコントロール端子１１から電源供給線用リレースイッチ７０の切替入力端子７２にＬｏｗ信号が送られ、電源供給線用リレースイッチ７０の内部スイッチ７８が開かれる。電源供給線用リレースイッチ７０の内部スイッチ７８が開かれると、図５中の周辺ＬＳＩ側の各電源供給線欄のＢ点に示されるように、電源回路５０から周辺ＬＳＩ２０，３０，４０への電源供給が停止され、周辺ＬＳＩ２０，３０，４０の各Ｖｄｄ端子２６，３６，４６にかかる供給電源の電圧が低下し始める。そして、図５中の周辺ＬＳＩの各電源端子の電圧欄のＣ点に示されるように、各Ｖｄｄ端子２６，３６，４６にかかる供給電源の電圧が所定の値Ｖ１にまで低下すると、図５中のリセット出力端子の電圧欄のＤ点に示されるように、供給電源の電圧の低下を検知したリセットＩＣ６０がリセット出力端子６２からＣＰＵ１０のリセット入力端子１２へリセット信号としてＬｏｗ信号を出力する。そして、同リセット信号を受信したＣＰＵ１０は、スリープモードに入るためにリセット動作を開始する。ＣＰＵ１０は、そのリセット動作において、ＣＰＵ１０のリード／ライト制御信号端子１４と周辺ＬＳＩ２０，３０，４０のリード／ライト制御信号端子２４，３４，４４とを接続するリード／ライト制御信号線２００を誤動作させないようにするため、図５中のリード／ライト制御信号線の電圧欄のＥ点に示されるように、リード／ライト制御信号端子１４からＨｉｇｈ信号を出力し、負論理で動作するリード／ライト制御信号線をＨｉｇｈ状態に維持しようとする。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、電源供給が停止された周辺ＬＳＩ２０，３０，４０に対して、ＣＰＵ１０のリード／ライト制御信号端子１４からＨｉｇｈ信号が周辺ＬＳＩ２０，３０，４０のリード／ライト制御信号端子２４，３４，４４へ送信されると、図５中の周辺ＬＳＩの各電源端子の電圧欄のＦ点及びリード／ライト制御信号線の電圧欄のＧ点に示されるように、同Ｈｉｇｈ信号がリード／ライト制御信号端子２４，３４，４４から周辺ＬＳＩ２０，３０，４０の内部を通じて周辺ＬＳＩ２０，３０，４０の各Ｖｄｄ端子２６，３６，４６を通じて漏れ電流として流れ、不要な電力として消費されることがあった。
【００１２】
また、周辺ＬＳＩ２０，３０，４０の各リード／ライト制御信号端子２４，３４，４４等に対して電源電圧以上の電圧が加わる、いわゆる逆電圧が加わる場合があった。具体的には、リード／ライト制御信号線の誤動作を防止するためにＣＰＵ１０から出力されたＨｉｇｈ信号が、電源供給が停止された周辺ＬＳＩ２０，３０，４０の各リード／ライト制御信号端子２４，３４，４４に印加されるため、周辺ＬＳＩ２０，３０，４０の電源電圧に対して逆電圧がかかる場合である。その状態を、電子回路２の周辺ＬＳＩに逆電圧がかかった場合の電圧の変化を示すグラフである図６を用いて説明する。なお、通常モードからスリープモードに移行する手順は図５と同じであるため、図６中の符号ＡからＥ及びＶ１についての説明は省略する。
【００１３】
リード／ライト制御信号線の誤動作を防止するために、ＣＰＵ１０から同リード／ライト制御信号線にＨｉｇｈ信号が出力された場合、各リード／ライト制御信号端子２４，３４，４４のインピーダンスが高ければ、図６中のリード／ライト制御信号線欄のＨ点に示されるように、Ｈｉｇｈ信号が各リード／ライト制御信号端子２４，３４，４４から周辺ＬＳＩ２０，３０，４０に流れ込まないで、周辺ＬＳＩ２０，３０，４０に対して逆電圧として印加される場合がある。この場合、スリープモード中は常に各リード／ライト制御信号端子２４，３４，４４に逆電圧が印加され続けることになり、周辺ＬＳＩ２０，３０，４０の耐久性に影響を与え、電子回路全体の信頼性が低下される恐れがあるという問題点もあった。
【００１４】
本発明は、上記課題を解決するために成されたものであり、スリープモード時の消費電力が少なく、回路の信頼性を向上させた電子回路及び当該電子回路を備えた携帯情報端末装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、請求項１に係る発明の電子回路では、ＣＰＵ及び前記ＣＰＵで利用されるデータを記憶した記憶回路を含む周辺集積回路への電源供給を行う電源回路と、前記電源回路から前記周辺集積回路への電源供給線を前記ＣＰＵからの制御によって切断する電源供給線切断手段と、前記電源供給線切断手段による前記周辺集積回路への電源供給線の切断後、前記ＣＰＵと前記周辺集積回路とを接続する制御信号線を切断する制御信号線切断手段とを備えている。
【００１６】
また、請求項２に係る発明の電子回路では、請求項１に記載の発明の構成に加え、前記制御信号線切断手段により前記ＣＰＵとの接続を切断された前記制御信号線の前記周辺集積回路側の電位を、前記電源供給線切断手段によって切断された前記周辺集積回路への供給電源の電位と同電位に保持する電圧保持手段とを備えている。
【００１７】
また、請求項３に係る発明の電子回路では、請求項１または２に記載の発明の構成に加え、前記電源供給線切断手段により電源供給線が切断された前記周辺集積回路にかかる電源電圧を検出すると共に、前記検出した電源電圧が所定の電圧に達したら、前記制御信号線切断手段へ検出信号を送信する検出手段を備え、前記制御信号線切断手段は、前記検出信号を受信することによって前記制御信号線を切断する。
【００１８】
また、請求項４に係る発明の電子回路では、請求項１乃至３のいずれかに記載の発明の構成に加え、前記検出信号は、前記制御信号線切断手段へ送信されると同時に、前記ＣＰＵへも送信される。
【００１９】
また、請求項５に係る発明の電子回路では、請求項１乃至４のいずれかに記載の発明の構成に加え、前記ＣＰＵは、前記電源供給線切断手段による前記電源回路から前記周辺集積回路への電源供給線の切断後、且つ前記検出信号の受信前に、前記電子回路の消費電力を低減させる低消費電力モードへの移行準備を行う。
【００２０】
また、請求項６に係る発明の電子回路では、請求項１乃至５のいずれかに記載の発明の構成に加え、前記ＣＰＵは前記検出信号を受信することによって回路を低消費電力モードに移行させる。
【００２１】
また、請求項７に係る発明の電子回路では、請求項３乃至６のいずれかに記載の発明の構成に加え、前記検出手段にはリセット用ＩＣが用いられる。
【００２２】
また、請求項８に係る発明の携帯情報端末装置では、請求項１乃至７のいずれかに記載の電子回路を備えている。
【発明の効果】
【００２３】
請求項１に係る発明の電子回路では、電源供給線切断手段により周辺集積回路への電源供給線を切断することによって周辺集積回路への電源供給を停止させた後に、ＣＰＵと周辺集積回路とを接続する制御信号線を切断するため、制御信号線を通じて周辺集積回路の電源供給線から流出する漏れ電流を無くすことができる。また、制御信号線を切断することで電源供給線の切断後、周辺集積回路の制御信号線の端子に逆電圧が印加されることがなくなるため、周辺集積回路への負担が軽減され、電子回路の耐久性及び信頼性が向上される。
【００２４】
また、請求項２に係る発明の電子回路では、請求項１に記載の発明の効果に加えて、制御信号線を周辺集積回路へ供給される電源電圧と同電位に保つ電圧保持手段を備えることによって、切断された制御信号線の電位を、電源供給が停止された電源供給線の電位に合わせて、安定して降下させることができる。
【００２５】
また、請求項３に係る発明の電子回路では、請求項１または２に記載の発明の効果に加えて、電源供給線が切断されたことにより低下する周辺集積回路への供給電源の電圧の低下を検出してから制御信号線を切断するので、電源供給線と制御信号線を同時に切断する場合に比して、電子回路の動作を安定して終了させることができる。
【００２６】
また、請求項４に係る発明の電子回路では、請求項１乃至３のいずれかに記載の発明の効果に加えて、周辺集積回路への供給電源の電圧が低下したことを検出した検出信号をＣＰＵへ送信することによって、ＣＰＵにリセット動作を確実に行わせることができる。
【００２７】
また、請求項５に係る発明の電子回路では、請求項１乃至４のいずれかに記載の発明の効果に加えて、制御信号線が切断される前に低消費電力モードへの移行処理を行うことができるため、回路をより安定して動作させることができる。
【００２８】
また、請求項６に係る発明の電子回路では、請求項１乃至５のいずれかに記載の発明の効果に加えて、供給電源の電圧の低下が検出されてから適切に低消費電力モードに移行することができる。
【００２９】
また、請求項７に係る発明の電子回路では、請求項３乃至６のいずれかに記載の発明の効果に加えて、検出手段にリセット用ＩＣを用いることによって、効果的に周辺集積回路への供給電源の電圧の低下を検出し、その結果を出力することができる。
【００３０】
請求項８に係る発明の携帯情報端末装置では、請求項１乃至７のいずれかに記載の電子回路を備えていることにより、低消費電力モード時の消費電力をより低減できると共に、電子回路の耐久性及び信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の一実施の形態であるスリープモードを備えた電子回路について、図１〜図３を参照して説明する。図１はスリープモードを備えた携帯情報端末装置の電子回路１の回路図である。図２は携帯情報端末装置が通常モードからスリープモードに移行した場合の電子回路１の各所における電圧の変化を示すグラフである。図３は携帯情報端末装置が通常モードからスリープモードに移行する場合のＣＰＵ１０の動作を示すフローチャートである。
【００３２】
まず、図１を用いて電子回路１の構成を説明する。図１に示されるように電子回路１は、ＣＰＵ１０、ＲＯＭ２０、ＲＡＭ３０、ＬＣＤＣ４０、電源回路５０、リセットＩＣ６０、電源供給線用リレースイッチ７０、制御信号線用リレースイッチ８０及びプルアップ抵抗９０を備えている。なお、同回路図はスリープモードにおいて電源供給が停止される主だった部品のみによる構成を示したものであり、携帯情報端末装置としての詳細な構成については省略してある。
【００３３】
次に各部品について説明する。ＣＰＵ１０はＲＯＭ２０に記録されたプログラムに基づいて携帯情報端末装置の制御を行う。また、ＣＰＵ１０は内部にＲＡＭを備えると共に、制御信号を出力するコントロール端子１１，リセット信号の入力を受けるリセット入力端子１２，書き込み及び読み出し処理の制御信号を出力するリード／ライト制御信号端子１４及び電源供給を受けるためのＶｄｄ端子１６，Ｖｓｓ１８端子を備えている。
【００３４】
続いてＲＯＭ２０について説明する。ＲＯＭ２０はＣＰＵ１０が実行するプログラムやデータ等を記録しており、電源供給が停止されてもその記録内容は保持される不揮発性のメモリである。また、ＲＯＭ２０内にはＣＰＵ１０がスリープモードに移行する際に行う処理プログラムも記録されている。ＲＯＭ２０は書き込み及び読み出し処理の制御信号を受けるためのリード／ライト制御信号端子２４及び電源供給を受けるためのＶｄｄ端子２６，Ｖｓｓ２８端子を備えている。次にＲＡＭ３０について説明する。ＲＡＭ３０は揮発性のメモリであり、電源供給が停止されるとＲＡＭ３０内に記録されているデータは揮発し、消失する。ＲＡＭ３０は書き込み及び読み出し処理の制御信号を受けるためのリード／ライト制御信号端子３４及び電源供給を受けるためのＶｄｄ端子３６，Ｖｓｓ３８端子を備えている。次にＬＣＤＣ４０について説明する。ＬＣＤＣ４０は液晶ディスプレイコントローラであり、ＣＰＵ１０の制御に基づいて、図示されていない液晶ディスプレイの表示等を行う。ＬＣＤＣ４０は書き込み及び読み出し処理の制御信号を受けるためのリード／ライト制御信号端子４４及び電源供給を受けるためのＶｄｄ端子４６，Ｖｓｓ４８端子を備えている。なお、以降、ＲＯＭ２０，ＲＡＭ３０，ＬＣＤＣ４０をまとめて「周辺ＬＳＩ２０，３０，４０」と称する。
【００３５】
続いて電源回路５０について説明する。電源回路５０はＣＰＵ１０及び周辺ＬＳＩ２０，３０，４０に電源を供給する。電源回路５０はＣＰＵ１０及び周辺ＬＳＩ２０，３０，４０へ電源を供給するためのＶｄｄ端子５６及びＶｓｓ５８端子を備えている。
【００３６】
続いてリセットＩＣ６０について説明する。リセットＩＣ６０は周辺ＬＳＩ２０，３０，４０へ供給される電源の電圧を検出し、同電圧が所定値に達したらリセット信号を出力する。そのため、リセットＩＣ６０は対象の電圧を検出するための電圧検出用第一端子６４及び電圧検出用第二端子６６、そして検出結果に基づいてリセット信号を出力するリセット出力端子６２を備えている。
【００３７】
続いて電源供給線用リレースイッチ７０について説明する。電源供給線用リレースイッチ７０は電源回路５０と周辺ＬＳＩ２０，３０，４０とをつなぐ電源供給線上に設けられ、内部に設けた内部スイッチ７８を開閉させることにより電源回路５０から周辺ＬＳＩ２０，３０，４０への電源供給及び停止を行う。電源供給線用リレースイッチ７０は、リレー動作の切替信号を受ける切替入力端子７２と、同切替信号に応じて接続及び切断が行われる電源線用第一端子７４及び電源線用第二端子７６を備えている。
【００３８】
続いて制御信号線用リレースイッチ８０について説明する。制御信号線用リレースイッチ８０はＣＰＵ１０と周辺ＬＳＩ２０，３０，４０とをつなぐ制御信号線上に設けられ、内部に設けた内部スイッチ８８を開閉させることによりＣＰＵ１０と周辺ＬＳＩ２０，３０，４０を接続する制御信号線の電気的接続及び切断を行う。制御信号線用リレースイッチ８０は、リレー動作の切替信号を受ける切替入力端子８２と、同切替信号に応じて接続及び切断が行われる制御線用第一端子８４及び制御線用第二端子８６を備えている。
【００３９】
続いてプルアップ抵抗９０について説明する。プルアップ抵抗９０は後述する周辺ＬＳＩ側制御信号線２００ｂの電位を下流側Ｖｄｄライン１００ｂと同電位に保つための抵抗であり、両端に接続用の第一端子９０ａ及び第二端子９０ｂを備えている。
【００４０】
なお、以上に述べた各部品の説明については、本実施例の説明に必要な部分のみについて述べたものであり、携帯情報端末装置を構成する部品としての詳細な構成については省略してある。
【００４１】
次に、上述した各部品の接続状態を説明する。まず、電子回路１の電源の接続状態について説明する。電源回路５０のＶｄｄ端子５６は、上流側Ｖｄｄライン１００ａによってＣＰＵ１０のＶｄｄ端子１６及び電源供給線用リレースイッチ７０の電源線用第一端子７４と接続されている。そして、電源供給線用リレースイッチ７０の電源線用第二端子７６は、下流側Ｖｄｄライン１００ｂによって周辺ＬＳＩ２０，３０，４０の各Ｖｄｄ端子２６，３６，４６、リセットＩＣ６０の電圧検出用第一端子６４及びプルアップ抵抗の第一端子９０ａと接続されている。また、電源回路５０のＶｓｓ端子５８は、Ｖｓｓライン３００によってＣＰＵ１０のＶｓｓ端子１８、周辺ＬＳＩ２０，３０，４０の各Ｖｓｓ端子２８，３８，４８及びリセットＩＣ６０の電圧検出用第二端子６６と接続されている。
【００４２】
続いて電子回路１の制御信号線の接続状態に付いて説明する。ＣＰＵ１０のリード／ライト制御信号端子１４は、ＣＰＵ側制御信号線２００ａによって制御信号線用リレースイッチ８０の制御線用第一端子８４と接続されている。そして、制御信号線用リレースイッチ８０の制御線用第二端子８６は、周辺ＬＳＩ側制御信号線２００ｂによって周辺ＬＳＩ２０，３０，４０の各リード／ライト制御信号端子２４，３４，４４及びプルアップ抵抗９０の第二端子９０ｂと接続されている。
【００４３】
また、ＣＰＵ１０のコントロール端子１１は電源供給線用リレースイッチ７０の切替入力端子７２と接続されている。さらに、リセットＩＣ６０のリセット出力端子６２はＣＰＵ１０のリセット入力端子１２及び制御信号線用リレースイッチ８０の切替入力端子８２と接続されている。
【００４４】
次に、各部品の動作について説明する。まず、ＣＰＵ１０、周辺ＬＳＩ２０，３０，４０及び電源回路５０について説明する。ＣＰＵ１０及び周辺ＬＳＩ２０，３０，４０はＲＯＭ２０に記憶されたプログラムに基づいて、ＣＰＵ１０がＲＡＭ３０、ＬＣＤＣ４０を制御して電子回路１を動作させる。また、電源回路５０は、通常モード時において、ＣＰＵ１０及び周辺ＬＳＩ２０，３０，４０へ電源供給することにより電子回路１を動作させる。
【００４５】
続いてリセットＩＣ６０の動作について説明する。リセットＩＣ６０は、下流側Ｖｄｄライン１００ｂ及びＶｓｓライン３００に渡されて設置されており、周辺ＬＳＩ２０，３０，４０に供給される供給電源の電圧を検出する。そして、周辺ＬＳＩ２０，３０，４０への供給電源の電圧が所定値まで低下したことを検知すると、リセット出力端子６２からＣＰＵ１０のリセット入力端子１２及び制御信号線用リレースイッチ８０の切替入力端子８２へリセット信号を出力する。
【００４６】
続いて電源供給線用リレースイッチ７０の動作について説明する。電源供給線用リレースイッチ７０は電源回路５０から周辺ＬＳＩ２０，３０，４０への電源供給線上に設けられている。そして、電源供給線用リレースイッチ７０の切替入力端子７２はＣＰＵ１０のコントロール端子１１と接続されている。このように接続された電源供給線用リレースイッチ７０はＣＰＵ１０から出力される電源供給制御信号によって、周辺ＬＳＩ２０，３０，４０への電源の供給及び停止を行う。具体的には、ＣＰＵ１０のコントロール端子１１からＨｉｇｈ信号が電源供給線用リレースイッチ７０の切替入力端子７２に入力されると、電源供給線用リレースイッチ７０の内部スイッチ７８が閉じられ、電源線用第一端子７４と電源線用第二端子７６が接続されることにより周辺ＬＳＩ２０，３０，４０に対して電源供給が行われる。また、切替入力端子７２にＬｏｗ信号が入力されると、内部スイッチ７８が開かれて、電源線用第一端子７４と電源線用第二端子７６が切断されることにより周辺ＬＳＩ２０，３０，４０に対して電源供給が停止される。
【００４７】
続いて制御信号線用リレースイッチ８０の動作について説明する。制御信号線用リレースイッチ８０はＣＰＵ１０のリード／ライト制御信号端子１４と周辺ＬＳＩ２０，３０，４０の各リード／ライト制御信号端子２４，３４，４４とつなぐリード／ライト制御信号線上に設けられている。そして、制御信号線用リレースイッチ８０の切替入力端子８２はＣＰＵ１０のリセット入力端子１２及びリセットＩＣ６０のリセット出力端子６２と接続されている。このように接続された制御信号線用リレースイッチ８０は、リセットＩＣ６０から出力されるリセット信号によって、ＣＰＵ１０のリード／ライト制御信号端子１４と周辺ＬＳＩ２０，３０，４０のリード／ライト制御信号端子２４，３４，４４との電気的接続及び切断を行う。具体的には、通常モードにおいては、リセットＩＣ６０のリセット出力端子６２から制御信号線用リレースイッチ８０の切替入力端子８２に、Ｈｉｇｈ信号が入力され、制御信号線用リレースイッチ８０の内部スイッチ８８が閉じられて、制御線用第一端子８４と制御線用第二端子８６が接続されることによりＣＰＵ１０のリード／ライト制御信号端子１４と周辺ＬＳＩ２０，３０，４０のリード／ライト制御信号端子２４，３４，４４とが電気的に接続される。また、周辺ＬＳＩ２０，３０，４０への供給電源の電圧の低下が検出されると、リセット出力端子６２から切替入力端子８２にＬｏｗ信号が入力され、内部スイッチ８８が開かれて、制御線用第一端子８４と制御線用第二端子８６が切断されることによりＣＰＵ１０のリード／ライト制御信号端子１４と周辺ＬＳＩ２０，３０，４０のリード／ライト制御信号端子２４，３４，４４とが電気的に切断される。
【００４８】
続いてプルアップ抵抗９０の動作について説明する。プルアップ抵抗９０は、下流側Ｖｄｄライン１００ｂと周辺ＬＳＩ側制御信号線２００ｂとの間に渡って設けられている。プルアップ抵抗９０は、周辺ＬＳＩ側制御信号線２００ｂがＣＰＵ側制御信号線２００ａと電気的に切断されて信号が入力されていない状態になった際に、その電位を下流側Ｖｄｄライン１００ｂと同電位に保って安定させる。
【００４９】
次に、上記のように構成された電子回路１を備えた携帯情報端末装置が通常モードからスリープモードに移行する場合の電圧の変化及びＣＰＵ１０の動作について図２及び図３を用いて説明する。図２は、携帯情報端末装置が通常モードからスリープモードに移行した場合の電子回路１の各所における電圧の変化を示すグラフである。図２中の各グラフでは、縦軸に電圧が、横軸に時間が示されている。また、各グラフは上から順に、ＣＰＵ１０のコントロール端子１１の電圧、周辺ＬＳＩ２０，３０，４０の各電源端子の電圧、周辺ＬＳＩの各リード／ライト制御信号端子２４，３４，４４の電圧、リセットＩＣ６０のリセット出力端子６２の電圧、そして、ＣＰＵ１０のリード／ライト制御信号端子１４の電圧の変化を示している。そして図３は、携帯情報端末装置が通常モードからスリープモードに移行する場合のＣＰＵ１０の動作を示すフローチャートである。
【００５０】
携帯情報端末装置は通常モード時においては、電源供給線用リレースイッチ７０の内部スイッチ７８及び制御信号線用リレースイッチ８０の内部スイッチ８８は閉じられている。そのため、電源回路５０から周辺ＬＳＩ２０，３０，４０へ電源供給がされており、またＣＰＵ１０のリード／ライト制御信号端子１４と周辺ＬＳＩの各リード／ライト制御信号端子２４，３４，４４は電気的に接続されており、ＣＰＵ１０と周辺ＬＳＩ２０，３０，４０との間でリード／ライト制御信号の入出力が行われている。携帯情報端末装置が通常モードからスリープモードに移行する場合、まず初めに、電源回路５０から周辺ＬＳＩ２０，３０，４０への電源供給を停止するために、図２中のＣＴＲＬ端子の電圧欄のＡ点に示されるように、ＣＰＵ１０のコントロール端子１１から電源供給線用リレースイッチ７０の切替入力端子７２に電源供給制御信号としてＬｏｗ信号が送られる（Ｓ１０）。そして、電源供給制御信号を受けた電源供給線用リレースイッチ７０は、内部スイッチ７８を開いて電源線用第一端子７４と電源線用第二端子７６とを切断することにより、上流側Ｖｄｄライン１００ａと下流側Ｖｄｄライン１００ｂとを電気的に切断し、電源回路５０から周辺ＬＳＩ２０，３０，４０への電源供給を停止する。電源回路５０からの電源供給が停止されると、図２中の周辺ＬＳＩの各電源端子の電圧欄のＢ点に示されるように、周辺ＬＳＩ２０，３０，４０の各Ｖｄｄ端子２６，３６，４６にかかる供給電源の電圧は低下し始める。また、電子回路１のＣＰＵ１０は、電源供給線用リレースイッチ７０へ電源供給制御信号としてのＬｏｗ信号を出力した直後から、図２中の周辺ＬＳＩの各リード／ライト制御信号端子の電圧欄のＮ期間及びＣＰＵのリード／ライト制御信号端子の電圧欄のＯ期間に示されるように、スリープモードへ移行する際に必要な処理プログラムをＲＯＭ２０から読み出して実行すると共に、保管すべきデータをＲＡＭ３０から読み出してＣＰＵ１０内のＲＡＭに退避させる（Ｓ２０）。保管すべきデータの退避が完了し、スリープモードへの移行準備が整ったら、ＣＰＵ１０はリセットＩＣ６０からのリセット信号を待つ（Ｓ３０：ＮＯ）。
【００５１】
そして、図２中の周辺ＬＳＩの各電源端子の電圧欄のＣ点に示されるように、電源供給の停止により周辺ＬＳＩ２０，３０，４０の各Ｖｄｄ端子２６，３６，４６にかかる供給電源の電圧が所定の値Ｖ１まで低下すると、図２中のリセット出力端子の電圧欄のＤ点に示されるように、供給電源の電圧の低下を検知したリセットＩＣ６０がＣＰＵ１０のリセット入力端子１２に対して、リセット信号としてのＬｏｗ信号を出力する。なお、同リセット信号はスリープモードが解除されるまで出力され続ける。
【００５２】
リセット信号を受信したことによりリセット動作を開始したＣＰＵ１０（Ｓ３０：ＹＥＳ）は、図２中のＣＰＵのリード／ライト制御信号端子の電圧欄のＩ点及び周辺ＬＳＩの各リード／ライト制御信号端子の電圧欄のＪ点に示されるように、負論理で動作するリード／ライト制御信号の誤動作を防止するために、リード／ライト制御信号端子１４からＨｉｇｈ信号を出力する（Ｓ４０）。なお、同Ｈｉｇｈ信号はスリープモードが解除されるまで出力され続ける。
【００５３】
一方、周辺ＬＳＩ２０，３０，４０への供給電源の電圧の低下を検出したリセットＩＣ６０から出力されたリセット信号はＣＰＵ１０に出力されると同時に制御信号線用リレースイッチ８０にも出力される。同リセット信号が切替入力端子８２に入力された制御信号線用リレースイッチ８０は、内部スイッチ８８を開いて、制御線用第一端子８４と制御線用第二端子８６とを切断することにより、ＣＰＵ側制御信号線２００ａと周辺ＬＳＩ側制御信号線２００ｂを電気的に切断する。これによりＣＰＵ１０のリード／ライト制御信号端子１４と電気的に切断された周辺ＬＳＩ２０，３０，４０の各リード／ライト制御信号端子２４，３４，４４の電位は、図２中の周辺ＬＳＩの各電源端子の電圧欄のＫ点及び周辺ＬＳＩの各リード／ライト制御信号端子の電圧欄のＬ点に示されるように、プルアップ抵抗９０を介して、電源供給が停止されて低下しつつある周辺ＬＳＩ２０，３０，４０の電源端子の電圧と同電位に保たれながら緩やかに低下する。なお、電源供給が停止された周辺ＬＳＩ２０，３０，４０への供給電源の電圧は、図２中の周辺ＬＳＩの各電源端子の電圧欄のＰ点に示されるように、やがて０ボルトに達するので、同電位に保たれた各リード／ライト制御信号端子２４，３４，４４の電圧も、図２中の周辺ＬＳＩ側のリード／ライト制御信号線欄のＭ点に示されるように、最終的には０ボルトに達し、スリープモードへの移行が完了する。
【００５４】
なお、上記実施の形態において、電源回路５０が本発明の「電源回路」に相当し、ＣＰＵ１０が本発明の「ＣＰＵ」に相当し、ＲＯＭ２０、ＲＡＭ３０及びＬＣＤＣ４０が本発明の「周辺集積回路」に相当し、電源供給線用リレースイッチ７０が本発明の「電源切断手段」に相当し、制御信号線用リレースイッチ８０が本発明の「制御信号切断手段」に相当し、プルアップ抵抗９０が本発明の「電圧保持手段」に相当し、リセットＩＣ６０が本発明の「検出手段」に相当する
【００５５】
以上、本実施の形態による電子回路１によれば、通常モードからスリープモードへ移行した際に、ＣＰＵ側制御信号線２００ａと周辺ＬＳＩ側制御信号線２００ｂが電気的に切断されることにより、リセット動作に伴ってＣＰＵ１０から周辺ＬＳＩ２０，３０，４０に出力されるＨｉｇｈ信号によって周辺ＬＳＩ２０，３０，４０の各Ｖｄｄ端子２６，３６，４６を通じて流出する漏れ電流をなくすことができる。したがって、電子回路１における漏れ電流による無駄な消費電力を減らすことができる。また、同様にリード／ライト制御信号端子２４，３４，４４がＣＰＵ１０のリード／ライト制御信号端子１４から電気的に切断されることにより、各リード／ライト制御信号端子２４，３４，４４に電圧が印加されることも無いので周辺ＬＳＩ２０，３０，４０の信頼性及び耐久性が向上され、ひいては電子回路１の信頼性及び耐久性を向上させることができる。
【００５６】
また、本実施例では、ＣＰＵ１０が電源供給線用リレースイッチ７０に電源供給制御信号を出力して、周辺ＬＳＩ２０，３０，４０への電源供給を停止した直後から、同ＣＰＵ１０はスリープモードに移行する処理、例えばＲＯＭ２０からのスリープモード移行用プログラムの読み出しや、ＲＡＭ３０に記録されているデータのＣＰＵ１０に内蔵されたＲＡＭへの退避を行う。したがって、周辺ＬＳＩ２０，３０，４０への供給電源の電圧の低下が始まってからリセットがかかるまでの間に、ＣＰＵ１０はスリープモードに移行する処理を確実に実行することができる。
【００５７】
さらに、本実施例では、プルアップ抵抗９０によって、ＣＰＵ１０と電気的に切断された周辺ＬＳＩ側制御信号線２００ｂの電圧を、電源供給が停止された下流側Ｖｄｄライン１００ｂの電位に合わせて安定して降下させることができるため、入力信号が絶たれた周辺ＬＳＩ２０，３０，４０の各リード／ライト制御信号端子２４，３４，４４の電位が不定になることなく、電子回路１が誤動作を起こす可能性を低減させることができる。
【００５８】
加えて、上述の様に構成された電子回路１を携帯情報端末装置に組み込むことにより、そのスリープモード時において消費電力を低減させることができると共に、内部の電子回路１の信頼性及び耐久性を向上させることができる。
【００５９】
なお、本実施例においては、電源切断手段として機械式リレーである電源供給線用リレースイッチ７０を用いたが、代わりに半導体リレーとしてトランジスタやＭＯＳ−ＦＥＴ等を使用しても同様の効果を得ることができる。
【００６０】
また、本実施例においては、制御信号切断手段として機械式リレーである制御信号線用リレースイッチ８０を用いたが、代わりに半導体リレーとしてのスリーステートバッファやトランジスタ、ＭＯＳ−ＦＥＴ等を使用しても同様の効果を得ることができる。
【００６１】
さらに、本実施例では制御信号線としてリード／ライト制御信号線を切断したが、電子回路に用いるＣＰＵとその周辺ＬＳＩの種類に応じて、リード制御信号線、ライト制御信号線、チップセレクト信号線等、スリープモード時にＨｉｇｈ信号を出力する信号線を切断してもよい。このようにしても、同様に漏れ電流が低減され、電子回路の消費電力を低減させることができる。
【００６２】
加えて、本実施例では周辺ＬＳＩとしての周辺ＬＳＩ２０，３０，４０への電源供給線及び制御信号線を切断したが、電子回路の構成に応じて外部記録装置やタブレット等への電源供給線及び制御信号線を切断してもよい。このようにしても、電子回路の消費電力を低減させることができる。
【産業上の利用可能性】
【００６３】
本発明の電子回路及び携帯情報端末装置は、バッテリーにより動作する各種装置に適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明におけるスリープモードを備えた携帯情報端末装置の電子回路１の回路図である。
【図２】携帯情報端末装置が通常モードからスリープモードに移行した場合の電子回路１の各所における電圧の変化を示すグラフである。
【図３】携帯情報端末装置が通常モードからスリープモードに移行する場合のＣＰＵ１０の動作を示すフローチャートである。
【図４】関連技術におけるスリープモードを備えた携帯情報端末装置の電子回路２の回路図である。
【図５】漏れ電流が生じた場合の電子回路２の電圧の変化を示すグラフである。
【図６】逆電圧がかかった場合の電子回路２の電圧の変化を示すグラフである。
【符号の説明】
【００６５】
１    電子回路
１０    ＣＰＵ
２０    ＲＯＭ
３０    ＲＡＭ
４０    ＬＣＤＣ
５０    電源回路
６０    リセットＩＣ
７０    電源供給線用リレースイッチ
８０    制御信号線用リレースイッチ
９０    プルアップ抵抗
【図１】
2006244117.tif 000003
【図２】
2006244117.tif 000004
【図３】
2006244117.tif 000005
【図４】
2006244117.tif 000006
【図５】
2006244117.tif 000007
【図６】
2006244117.tif 000008