(57)【要約】【課題】  回路基板にフリップチップ接続されているＬＳＩパッケージの消費電力を低減する。【解決手段】ＬＳＩパッケージ２１は、信号を入出力するためのパッド２２，…，２２が所定の位置に設けられ、信号を入出力するためのパッド２３，…，２３が同パッド２２，…，２２に対応する位置に設けられているプリント基板２４に対して、バンプ２５，…，２５を介してフリップチップ接続されている。バンプ２５，…，２５は、パッド２２，…，２２とパッド２３，…，２３の間に挟装されることによりキャパシタを構成するための誘電体材料で形成されている。このＬＳＩパッケージ２１では、パッド２２，…，２２とバンプ２５，…，２５とパッド２３，…，２３とで構成されるキャパシタを介して信号が入出力される。【選択図】    図１
2006344896.tif 000002
【特許請求の範囲】
【請求項１】
信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられている回路基板又は電子部品に対して接続するためのバンプが前記第１の表面電極上に形成されているＬＳＩパッケージであって、
前記バンプは、
前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴とするＬＳＩパッケージ。
【請求項２】
前記第１の表面電極と各バンプと第２の表面電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴とする請求項１記載のＬＳＩパッケージ。
【請求項３】
前記回路基板又は電子部品に対する当該ＬＳＩパッケージの接続は、フリップチップ接続であることを特徴とする請求項１又は２記載のＬＳＩパッケージ。
【請求項４】
前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して支えるための支持用部材が設けられていることを特徴とする請求項１、２又は３記載のＬＳＩパッケージ。
【請求項５】
前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して該回路基板又は電子部品に対する高さを調整するための高さ調整用部材が設けられていることを特徴とする請求項１、２又は３記載のＬＳＩパッケージ。
【請求項６】
請求項１乃至５のいずれか一に記載のＬＳＩパッケージが実装されていることを特徴とする回路基板。
【請求項７】
信号を入出力するための表面電極が所定の位置に設けられている回路基板であって、
当該基板の内層部に、当該基板を構成する誘電体を前記表面電極との間に挟装することによりキャパシタを構成するための内部電極が設けられていることを特徴とする回路基板。
【請求項８】
前記表面電極と誘電体と内部電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴とする請求項７記載の回路基板。
【請求項９】
信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられているＬＳＩパッケージに対してフリップチップ接続するためのバンプが前記第１の表面電極上に形成されている回路基板であって、
前記バンプは、
前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴とする回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＬＳＩ（大規模集積回路）パッケージ及び回路基板に係り、たとえば、携帯電話機などのように、バッテリを電源として動作し、消費電力の低減を要求されている携帯用電子機器に用いて好適なＬＳＩパッケージ及び回路基板に関する。
【背景技術】
【０００２】
信号を入出力するための表面電極が設けられている回路基板（又は半導体チップ）上にＬＳＩパッケージを実装する場合、従来からワイヤ・ボンディングによる接続が行われている。この場合、ワイヤ・ボンディングの配線長が長いため、インダクタンスなどが大きくなってＲＬＣ特性が劣化し、高速で信号を入出力することが困難になるという問題点がある。このため、近年では、ＬＳＩパッケージと回路基板（又は半導体チップ）とをバンプ（ｂｕｍｐ、突起電極）を介してフリップチップ接続するチップ・オン・ボード（又はチップ・オン・チップ）方式による接続が行われるようになってきている。
【０００３】
この種のチップ・オン・ボード方式による接続が行われるＬＳＩパッケージは、従来では、たとえば図７に示すものがあった。
同図に示すように、ＬＳＩパッケージ１は、信号を入出力するための複数のパッド（表面電極）２，…，２が所定の位置に設けられ、信号を入出力するための複数のパッド（表面電極）３，…，３が同パッド２，…，２に対応する位置に設けられているプリント基板４に対してフリップチップ接続するための半田バンプ５，…，５を有している。この場合、パッド２，…，２及びパッド３，…，３は、たとえば、直径が１ｍｍの円柱状に形成され、同パッド２，…，２とパッド３，…，３との距離（すなわち、半田バンプ５の高さ）は、１０μｍに設定されている。また、半田バンプ５，…，５は、ほぼ球状となっている。
【０００４】
図８は、図７中のＬＳＩパッケージ１がフリップチップ接続されているプリント基板４の要部の電気的構成を示す回路図である。
このプリント基板４では、同図８に示すように、パッド３に伝送路（パターン）１１を介して容量性部品１２の一方の端子及び抵抗部品１３の一方の端子が接続され、同容量性部品１２の他方の端子及び抵抗部品１３の他方の端子がグラウンド（ＧＮＤ）に接続されている。伝送路１１は、たとえば、特性インピーダンスが１００Ω、伝搬遅延時間は７．５ｎｓ／ｍ、及び線長が５０ｃｍとなっている。また、容量性部品１２の容量は２０ｐＦ、抵抗部品１３の抵抗値が１００Ωとなっている。
【０００５】
図９は、図８中のＬＳＩパッケージ１の出力側のインタフェースとして用いられる図示しない出力バッファの消費電流の測定値の例を示す図であり、縦軸に電流値、及び横軸に時間がとられている。
同図９に示すように、電流値は、最小値が−１２ｍＡ、及び最大値が１９．５ｍＡであり、これらの差分は３１．５ｍＡとなっている。
【０００６】
上記のＬＳＩパッケージの他、従来、この種の技術としては、たとえば、次のような文献に記載されるものがあった。
特許文献１に記載されたバイパスコンデンサは、グリッドアレイタイプの電子部品とプリント基板との間に配されて電源電極と接地電極とに接続される誘電体材料で構成されている。このため、電子部品との間のインダクタンスがなくなり、同電子部品への給電が効率的に行われる。また、電子部品とプリント基板とは、基板装着用電極を介して接続されている。
【特許文献１】特開平０９−１０２４３２号公報（要約書、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来のＬＳＩパッケージでは、次のような問題点があった。
すなわち、図７のＬＳＩパッケージでは、消費電流の最小値と最大値との差分が３１．５ｍＡであり、比較的大きい。このため、消費電力の低減が困難であり、このＬＳＩパッケージを携帯電話機などのような携帯用電子機器に用いた場合、バッテリの寿命が短いという問題点がある。また、消費電力が大きいため、発熱に対する対策も煩雑になるという問題点がある。
【０００８】
特許文献１に記載されたバイパスコンデンサでは、電子部品とプリント基板とが基板装着用電極を介して接続され、同基板装着用電極の導電性が確保されている。また、誘電体材料は、電源電極と接地電極とに接続されている。このため、この発明とは主旨や構成が異なり、上記の問題点は、改善されない。
【０００９】
この発明は、上述の事情に鑑みてなされたもので、消費電力が低減され、携帯電話機などのような携帯用電子機器に用いても、バッテリの寿命が長くなり、発熱に対する対策も容易になるＬＳＩパッケージ及び回路基板を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１記載の発明は、信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられている回路基板又は電子部品に対して接続するためのバンプが前記第１の表面電極上に形成されているＬＳＩパッケージに係り、前記バンプは、前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴としている。
【００１１】
請求項２記載の発明は、請求項１記載のＬＳＩパッケージに係り、前記第１の表面電極と各バンプと第２の表面電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴としている。
【００１２】
請求項３記載の発明は、請求項１又は２記載のＬＳＩパッケージに係り、前記回路基板又は電子部品に対する当該ＬＳＩパッケージの接続は、フリップチップ接続であることを特徴としている。
【００１３】
請求項４記載の発明は、請求項１、２又は３記載のＬＳＩパッケージに係り、前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して支えるための支持用部材が設けられていることを特徴としている。
【００１４】
請求項５記載の発明は、請求項１、２又は３記載のＬＳＩパッケージに係り、前記第１の表面電極が設けられている領域以外の領域に、前記回路基板又は電子部品を接続して該回路基板又は電子部品に対する高さを調整するための高さ調整用部材が設けられていることを特徴としている。
【００１５】
請求項６記載の発明は、回路基板に係り、請求項１乃至５のいずれか一に記載のＬＳＩパッケージが実装されていることを特徴としている。
【００１６】
請求項７記載の発明は、信号を入出力するための表面電極が所定の位置に設けられている回路基板に係り、当該基板の内層部に、当該基板を構成する誘電体を前記表面電極との間に挟装することによりキャパシタを構成するための内部電極が設けられていることを特徴としている。
【００１７】
請求項８記載の発明は、請求項７記載の回路基板に係り、前記表面電極と誘電体と内部電極とで構成される前記キャパシタを介して前記信号を入出力する構成とされていることを特徴としている。
【００１８】
請求項９記載の発明は、信号を入出力するための第１の表面電極が所定の位置に設けられ、前記信号を入出力するための第２の表面電極が前記第１の表面電極に対応する位置に設けられているＬＳＩパッケージに対してフリップチップ接続するためのバンプが前記第１の表面電極上に形成されている回路基板に係り、前記バンプは、前記第１の表面電極と前記第２の表面電極との間に挟装されることによりキャパシタを構成するための誘電体材料により形成されていることを特徴としている。
【発明の効果】
【００１９】
この発明の構成によれば、第１の表面電極と第２の表面電極の間に誘電体材料でバンプが形成され、キャパシタが構成されているので、ＬＳＩパッケージと電子部品との間で入出力される信号に対応する電流が直接流れないため、消費電力を低減できる。このため、このＬＳＩパッケージを携帯電話機などのような携帯用電子機器に用いた場合、バッテリの寿命を長くできる。また、発熱も少ないため、放熱対策も容易にできる。また、ＬＳＩパッケージに、電子部品を接続して支えるための支持用部材が設けられているので、同電子部品の接続状態の信頼性を向上できる。また、ＬＳＩパッケージに、電子部品を接続して同電子部品に対する高さを調整するための高さ調整用部材が設けられているので、第１の表面電極、バンプ又は第２の表面電極の高さを調整する必要がある場合でも、容易に対応できる。
【００２０】
また、回路基板の内層部に、当該基板を構成する誘電体を表面電極との間に挟装することによりキャパシタを構成するための内部電極が設けられているので、同表面電極と同内部電極との間で入出力される信号に対応する電流が直接流れないため、消費電力を低減できる。また、通常では、回路基板にＬＳＩパッケージを接続する前には、誘電体材料のバンプは同ＬＳＩパッケージ側に形成されているが、同バンプを同ＬＳＩパッケージ側には形成せず、回路基板側に形成しても、上記とほぼ同様の効果が得られる。
【発明を実施するための最良の形態】
【００２１】
プリント基板に対してフリップチップ接続するためのバンプを有し、同バンプが誘電体材料で形成されているＬＳＩパッケージ、及び内層部に内部電極が設けられている回路基板を提供する。
【実施例１】
【００２２】
図１は、この発明の第１の実施例であるＬＳＩパッケージが実装されている回路基板の要部の構成を示す図である。
この例のＬＳＩパッケージ２１は、同図に示すように、信号を入出力するための複数のパッド（上部電極）２２，…，２２が所定の位置に設けられ、信号を入出力するための複数のパッド（下部電極）２３，…，２３が同パッド２２，…，２２に対応する位置に設けられているプリント基板２４に対してフリップチップ接続するためのバンプ２５，…，２５を有している。この場合、パッド２２，…，２２及びパッド２３，…，２３は、たとえば、直径が１ｍｍの円柱状に形成され、同パッド２２，…，２２とパッド２３，…，２３との距離（すなわち、バンプ２５，…，２５の高さ）は、１０μｍに設定されている。また、バンプ２５，…，２５は、ほぼ円柱状となっている。バンプ２５，…，２５は、パッド２２，…，２２とパッド２３，…，２３の間に挟装されることによりキャパシタを構成するための誘電体材料で形成されている。誘電体材料としては、たとえば、ポリイミドで不純物を増加したものや、薄膜セラミックが用いられ、比誘電率は、たとえば２０となっている。ＬＳＩパッケージ２１をプリント基板２４に接続する場合、たとえば、所定の温度条件のもとでリフローにより行われる。
【００２３】
このＬＳＩパッケージ２１では、パッド２２，…，２２とバンプ２５，…，２５とパッド２３，…，２３とで構成されるキャパシタを介して信号が入出力される。また、ＬＳＩパッケージ２１に対する電源は、図示しない給電ラインから供給されるようになっている。
【００２４】
図２は、図１中のＬＳＩパッケージ２１がフリップチップ接続されているプリント基板２４の要部の電気的構成を示す回路図である。
このプリント基板２４では、同図２に示すように、パッド２３に伝送路（パターン）３１を介して容量性部品３２の一方の端子及び抵抗部品３３の一方の端子が接続され、同容量性部品３２の他方の端子及び抵抗部品３３の他方の端子がグラウンド（ＧＮＤ）に接続されている。伝送路３１は、たとえば、特性インピーダンスが１００Ω、伝搬遅延時間は７．５ｎｓ／ｍ、及び線長が５０ｃｍとなっている。また、容量性部品３２の容量は２０ｐＦ、抵抗部品３３の抵抗値が１００Ωとなっている。
【００２５】
図３は、図２中のＬＳＩパッケージ２１の出力側のインタフェースとして用いられる図示しない出力バッファの消費電流の測定値の例を示す図であり、縦軸に電流値、及び横軸に時間がとられている。
同図３に示すように、電流値は、最小値が−４０μＡ、及び最大値が２２０μＡであり、これらの電流差分は、０．２６ｍＡとなっている。この電流差分を従来のＬＳＩパッケージ１の電流差分（３１．５ｍＡ）と比較すると、１２１分の１の電流量となり、低電力化が実現する。すなわち、従来では、図７中のＬＳＩパッケージ１とプリント基板４との間で入出力される信号に対応する電流が半田バンプ５を介して直接流れるようになっていたが、この実施例では、ＬＳＩパッケージ２１とプリント基板２４との間で入出力される信号に対応する電流がバンプ２５を介して直接流れないため、消費電力が低減される。
【００２６】
以上のように、この第１の実施例では、パッド２２，…，２２とパッド２３，…，２３との間に誘電体材料でバンプ２５，…，２５が形成され、キャパシタが構成されているので、ＬＳＩパッケージ２１とプリント基板２４との間で電流が直接流れないため、消費電力が低減できる。このため、このＬＳＩパッケージ２１を携帯電話機などのような携帯用電子機器に用いた場合、バッテリの寿命が長くなる。また、発熱も少ないため、放熱対策も容易になる。
【実施例２】
【００２７】
図４は、この発明の第２の実施例であるＬＳＩパッケージの要部の構成を示す図であり、第１の実施例を示す図１中の要素と共通の要素には共通の符号が付されている。また、同図（ａ）は平面図、及び同図（ｂ）が同図（ａ）のＡ−Ａ線断面図である。
この例のＬＳＩパッケージ２１Ａでは、同図４（ａ），（ｂ）に示すように、パッド２２，…，２２が設けられている領域以外の領域に、プリント基板２４を接続して支えるための補強ピン２６，…，２６が設けられている。補強ピン２６，…，２６の材質は、プリント基板２４を確実に支えるものであれば、任意のもので良い。このＬＳＩパッケージ２１Ａでは、補強ピン２６，…，２６によりプリント基板２４が確実に支えられるので、同プリント基板２４の接続状態の信頼性が向上する。
【実施例３】
【００２８】
図５は、この発明の第３の実施例であるＬＳＩパッケージの要部の構成を示す図である。
この例のＬＳＩパッケージ２１Ｂでは、同図５に示すように、パッド２２，…，２２が設けられている領域以外の領域に、プリント基板２４を接続して同プリント基板２４に対する高さを調整するための高さ調整用部材２７が設けられている。このＬＳＩパッケージ２１Ｂでは、高さ調整用部材２７によりプリント基板２４に対する高さが調整されるので、パッド２２，…，２２、バンプ２５，…，２５又はパッド２３，…，２３の高さを調整する必要がある場合でも、容易に対応できる。
【実施例４】
【００２９】
図６は、この発明の第４の実施例である回路基板の要部の構成を示す図である。
この例の回路基板は、同図６に示すように、プリント基板２４Ａであり、信号を入出力するための複数のパッド（表面電極）２３，…，２３が所定の位置に設けられ、内層部に、当該基板２４Ａを構成する誘電体２９，…，２９をパッド２３，…，２３との間に挟装することによりキャパシタを構成するための複数のパッド（内部電極）３０，…，３０が設けられている。パッド３０，…，３０には、図示しないパターンが接続されている。また、パッド２３，…，２３には、半田バンプ２８，…，２８及びパッド２２，…，２２を介してＬＳＩパッケージ２１が接続されている。
【００３０】
このプリント基板２４Ａでは、パッド２３，…，２３と誘電体２９，…，２９とパッド３０，…，３０とで構成されるキャパシタを介して、ＬＳＩパッケージ２１との間で信号が入出力される。これにより、ＬＳＩパッケージ２１とプリント基板２４Ａとの間で入出力される信号に対応する電流が直接流れないため、消費電力が低減される。
【００３１】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成は同実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、パッド２２の形状は、円柱状に限らず、プリント基板２３上のパターンに応じて多角柱状としても良い。また、上記第１乃至第３の実施例では、ＬＳＩパッケージ２１，２１Ａ，２１Ｂがプリント基板２４にチップ・オン・ボード方式により接続されているが、同プリント基板２４に代えて、半導体チップを設け、チップ・オン・チップ方式により接続しても、上記実施例とほぼ同様の作用、効果が得られる。また、誘電体材料で形成されているバンプ２５は、たとえば多数の半導体チップを３次元的に接続してＳＩＰ（システム・イン・パッケージ）を構成する場合に用いても良い。
【００３２】
また、バンプ２５を形成する誘電体材料としては、たとえば、酸化タンタル（Ｔａ2Ｏ5）、チタン酸バリウム（ＢａＴｉＯ3）、ＰＺＴ（ＰｂＺｒＯ3−ＰｂＴｉＯ3）、酸フッ化シリコン（ＳｉＯxＦy）などを用いても良い。また、上記第１乃至第３の実施例では、バンプ２５は全て誘電体材料で形成されているが、必要に応じて半田バンプを混在させるようにしても良い。この場合、プリント基板２４に対するＬＳＩパッケージ２１の接続は、リフローの他、たとえば超音波方式なども用いられる。また、上記第１乃至第３の実施例では、プリント基板２４にＬＳＩパッケージ２１を接続する前には、バンプ２５は同ＬＳＩパッケージ２１側に形成されているが、請求項９に対応して、同バンプ２５を同ＬＳＩパッケージ２１側には形成せず、プリント基板２４側に形成しても、上記実施例とほぼ同様の作用、効果が得られる。
【産業上の利用可能性】
【００３３】
この発明は、半導体チップをフリップチップ接続する場合全般に適用できる。また、消費電力の低減を要求されている携帯電話機や携帯情報端末などの携帯用電子機器に用いると、効果が顕著である。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１の実施例であるＬＳＩパッケージの要部の構成を示す図である。
【図２】図１中のＬＳＩパッケージ２１がフリップチップ接続されているプリント基板２４の要部の電気的構成を示す回路図である。
【図３】図２中のＬＳＩパッケージ２１の出力側のインタフェースとして用いられる出力バッファの消費電流の測定値の例を示す図である。
【図４】この発明の第２の実施例であるＬＳＩパッケージの要部の構成を示す図である。
【図５】この発明の第３の実施例であるＬＳＩパッケージの要部の構成を示す図である。
【図６】この発明の第４の実施例である回路基板の要部の構成を示す図である。
【図７】従来のＬＳＩパッケージの要部の構成を示す図である。
【図８】図７中のＬＳＩパッケージ１がフリップチップ接続されているプリント基板４の要部の電気的構成を示す回路図である。
【図９】図８中のＬＳＩパッケージ１の出力側のインタフェースとして用いられる出力バッファの消費電流の測定値の例を示す図である。
【符号の説明】
【００３５】
２１，２１Ａ，２１Ｂ      ＬＳＩパッケージ
２２，２３      パッド（表面電極）
２４      プリント基板（電子部品）
２４Ａ      プリント基板（回路基板）
２５      バンプ
２６      補強ピン（支持用部材）
２７      高さ調整用部材
２９      誘電体
３０      パッド（内部電極）
【図１】
2006344896.tif 000003
【図２】
2006344896.tif 000004
【図３】
2006344896.tif 000005
【図４】
2006344896.tif 000006
【図５】
2006344896.tif 000007
【図６】
2006344896.tif 000008
【図７】
2006344896.tif 000009
【図８】
2006344896.tif 000010
【図９】
2006344896.tif 000011