(57)【要約】【課題】  降伏電圧が低い事と端子間容量が低い事とを充分に両立出来るサージ保護用半導体装置とその製造方法を提供すること。【解決手段】  アノード電極６とカソード電極７とに繋がれた第一のＰ型半導体層２と第三のＰ型半導体層４との間に第二のＰ型半導体層３を形成する事によってアノード電極６とカソード電極７間に逆バイアスを掛けた際の降伏電圧は第一のＰ型半導体層２と第二のＰ型半導体層３との間隙の距離に比例し、端子間容量は第一のＰ型半導体層２と第二のＰ型半導体層３及び該Ｐ型半導体層３と第三のＰ型半導体層４との間隙の距離の和に反比例するので降伏電圧が低い事と端子間容量が低い事を両立でき、アノード電極６直下の低濃度Ｎ型半導体層１に該アノード電極６の電界が及ぶので更に降伏電圧を下げる方向への効果を有する。【選択図】  図１
2006269790.tif 000002
【特許請求の範囲】
【請求項１】
低濃度第一導電型半導体層の表面から層内へ延在して直列に整列された複数の反対導電型半導体層が三箇所以上形成され、
複数の前記反対導電型半導体層の内、少なくとも一箇所の前記反対導電型半導体層を間に挟む二箇所の前記反対導電型半導体層の一方をアノード電極、他方をカソード電極とする外部接続電極へ繋がれ、
前記アノード電極は絶縁薄膜を介して前記低濃度第一導電型半導体層と前記反対導電型半導体層を含み且つ前記カソード電極へ繋がれた前記反対導電型層を除く列上に延在し、
前記アノード電極に比して前記カソード電極を高電位にバイアスを掛けて行くと前記バイアスの電位差の影響で前記反対導電型半導体層と前記低濃度第一導電型半導体層との界面より多数キャリアが遠退く事と、前記アノード電極直下の前記低濃度第一導電型半導体層の多数キャリアが該アノード電極からの電界の影響を受けて前記アノード電極より遠退く事と、によって現れた空乏層が複数の前記反対導電型半導体層を連続一体に包み込んでパンチスルー現象に及び降伏電位が決定される事を特徴とする、サージ保護用半導体装置。
【請求項２】
前記絶縁薄膜の厚さが５０〜１０００Åである事を特徴とする、請求項１に記載のサージ保護用半導体装置。
【請求項３】
低濃度第一導電型半導体層の表面に、熱酸化法によって酸化膜である絶縁皮膜を形成して覆う初期酸化工程と、
前記初期酸化工程終了後の前記絶縁皮膜上の、上面視直列に整列された位置関係に有る部分三箇所以上の複数箇所にフォトリソグラフィーを用いた該絶縁皮膜の選択的エッチング除去によって三箇所以上の複数の窓を形成し、該窓内に前記低濃度第一導電型半導体層を露出させ、前記絶縁皮膜をマスクとして前記低濃度第一導電型半導体層表面に反対導電型ドーパントを含む膜を形成し、熱拡散法によって前記反対導電型ドーパントを前記低濃度第一導電型半導体層内にドライブ拡散して各々低濃度第一導電型半導体層表面から層内へ延在した反対導電型半導体層を形成する反対導電型半導体層形成工程と、
前記反対導電型半導体層形成工程終了後の、上面視直列に整列された列上の対向する、少なくとも一箇所の前記反対導電型半導体層を挟む二箇所の前記反対導電型半導体層の外側同士の各々辺と、該辺の先端同士を結んで形成される四辺形の仮想面の外周縁に沿った内周の辺に囲まれた領域の前記絶縁皮膜をフォトリソグラフィーを用いた選択的エッチングによって除去して窓形成し、前記低濃度第一導電型半導体層と前記反対導電型半導体層とを含む面を露出させた後、前記二箇所の反対導電型半導体層の前記反対導電型半導体層外周縁に沿った内側の辺で且つ露出した辺同士の間に位置する面をフォトリソグラフィーを用いて選択的に、絶縁薄膜を熱酸化法にて形成して、前記二箇所の反対導電型半導体層上面の外周縁に沿った内周辺に囲まれた面のみを露出させた第一の外部接続用窓と第二の外部接続用窓とを形成する絶縁薄膜形成工程と、
前記絶縁薄膜形成工程終了後の、前記絶縁皮膜と、前記絶縁薄膜と、前記第一の外部接続用窓と前記第二の外部接続用窓とに露出した前記反対導電型半導体層表面と、で占められた半導体基板の第一主面の全面上に金属を蒸着して金属層を形成して覆い、該金属層にフォトリソグラフィーを用いた選択的エッチングを施して、前記第一の外部接続用窓に囲まれた前記反対導電型半導体層の表面から前記絶縁皮膜表面周辺と、前記絶縁薄膜の表面で、前記第一の外部接続用窓に囲まれた前記反対導電型半導体層の表面から前記低濃度第一導電型半導体層と前記第二の外部接続用窓側の前記反対導電型半導体層との境界に位置する領域まで連続一体に延在するアノード電極と、前記第二の外部接続用窓に囲まれた前記反対導電型半導体層の表面から前記絶縁皮膜と前記絶縁薄膜との表面周辺へ延在して前記アノード電極と離間したカソード電極とを形成する電極形成工程と、を含む事を特徴とするサージ保護用半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は低端子間容量を維持して降伏電圧を下げる事が可能なサージ保護用半導体装置に関する。
【背景技術】
【０００２】
サージ保護用半導体装置の一例として、定電圧ダイオードが広く知られている。定電圧ダイオードは逆方向電圧を印加されており、その降伏電圧を越えるサージが発生した際に、サージ電流をグランド方向へ流して、接続された機器へサージが掛る事を防いでいる。一般にサージ保護用半導体装置は、接続される機器の動作電圧を確保した範囲で降伏電圧（クランプ電圧）を低く設定し、且つ接続される機器の通常動作時の特性に影響を及ぼすことが無いように端子間容量を低く設定する事が求められる。
【０００３】
従来のサージ保護用半導体装置としては、高濃度Ｎ型半導体基板の上層に低濃度Ｎ型半導体層を有し、該低濃度Ｎ型半導体層の表面から層内へ延在したＰ型半導体層が形成され、該Ｐ型半導体層の表面から層内へ延在した高濃度Ｎ型半導体層が形成され、半導体基板の第一主面を占める低濃度Ｎ型半導体層の表面とＰ型半導体層の表面と高濃度Ｎ型半導体層の表面とを覆いＰ型半導体層の表面域と高濃度Ｎ型半導体層の表面域との環状な境界よりも内側の高濃度Ｎ型層の表面に窓開けされた絶縁皮膜を有し、高濃度Ｎ型層の表面から絶縁皮膜の表面周辺へ延在したカソード電極が形成され、半導体基板の第二主面である高濃度Ｎ型半導体基板の表面にアノード電極が形成されたものが有った（例えば、特許文献１参照）。
【０００４】
図４は、前記特許文献１に記載された従来のサージ保護用半導体装置を示すものである。図４において、２０１は高濃度Ｎ型半導体基板、２０２は低濃度Ｎ型半導体層、２０３はＰ型半導体層、２０４は高濃度Ｎ型半導体層、２０５はカソード電極、２０６はアノード電極、Ｊ２１はＰ型半導体層と低濃度Ｎ型半導体層との界面、Ｊ２２はＰ型半導体層と高濃度Ｎ型半導体層との界面を各々示しており、カソード電極２０５を正電位に、アノード電極２０６をグランド側に繋いだ場合、逆バイアスと成るＰ型半導体層と高濃度Ｎ型半導体層との界面Ｊ２２から空乏層が現れて耐電圧を得ており、該界面Ｊ２２から垂直方向への空乏層の厚さ方向への拡がりの大きさが降伏電圧（クランプ電圧）を決定させる主要因であるので、この場合はＰ型半導体層２０３の不純物濃度によって空乏層の厚さ方向の拡がりをコントロールする事によって希望する降伏電圧（クランプ電圧）を得ていた。
【特許文献１】特開２００３−１１０１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来の構成では、降伏電圧（クランプ電圧）は空乏層の厚さ方向への拡がりの大きさに対して比例関係にあり、カソード電極とアノード電極との端子間容量と成る寄生容量は空乏層の厚さ方向への拡がりの大きさに対して反比例関係にあって各々がトレードオフの関係となって、降伏電圧（クランプ電圧）を低く設定する事と、端子間容量を低く設定する事とを充分に両立させることが出来ないという課題を有していた。
【０００６】
本発明は、前記従来の課題を解決するもので、降伏電圧（クランプ電圧）を低く設定する事と端子間容量を低く設定する事とを充分に両立させることが出来るサージ保護用半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るサージ保護用半導体装置は、低濃度第一導電型半導体層の表面から層内へ延在して直列に整列された複数の反対導電型半導体層が三箇所以上形成され、複数の反対導電型半導体層の列両端に位置する二箇所の該反対導電型半導体層の一方をアノード電極、他方をカソード電極とする外部接続電極へ繋がれ、アノード電極は絶縁薄膜を介して低濃度第一導電型半導体層と反対導電型半導体層を含み且つカソード電極へ繋がれた反対導電型層を除く列上に延在し、アノード電極に比してカソード電極を高電位にバイアスを掛けて行くとバイアスの電位差の影響で反対導電型半導体層と低濃度第一導電型半導体層との界面より多数キャリアが遠退く事と、アノード電極直下の低濃度第一導電型半導体層の多数キャリアが該アノード電極からの電界の影響を受けてアノード電極より遠退く事と、によって現れた空乏層が複数の反対導電型半導体層を連続一体に包み込んでパンチスルー現象に及び、降伏電位が決定される事を特徴とする。
【０００８】
本発明に係るサージ保護用半導体装置において、絶縁薄膜の厚さが５０〜１０００Åである事が好ましい。
【０００９】
本発明に係るサージ保護用半導体装置の製造方法は、低濃度第一導電型半導体層の表面に、熱酸化法によって酸化膜である絶縁皮膜を形成して覆う初期酸化工程と、初期酸化工程終了後の絶縁皮膜上の、上面視直列に整列された位置関係に有る部分三箇所以上の複数箇所にフォトリソグラフィーを用いた該絶縁皮膜の選択的エッチング除去によって三箇所以上の複数の窓を形成し、該窓内に低濃度第一導電型半導体層を露出させ、絶縁皮膜をマスクとして低濃度第一導電型半導体層表面に反対導電型ドーパントを含む膜を形成し、熱拡散法によって反対導電型ドーパントを低濃度第一導電型半導体層内にドライブ拡散して各々低濃度第一導電型半導体層表面から層内へ延在した反対導電型半導体層を形成する反対導電型半導体層形成工程と、反対導電型半導体層形成工程終了後の、上面視直列に整列された列上の対向する両端の反対導電型半導体層の外側同士の各々辺と、該辺の先端同士を結んで形成される四辺形の仮想面の外周縁に沿った内周の辺に囲まれた領域の絶縁皮膜をフォトリソグラフィーを用いた選択的エッチングによって除去して窓形成し、低濃度第一導電型半導体層と反対導電型半導体層とを含む面を露出させた後、列上両端の、反対導電型半導体層外周縁に沿った内側の辺で且つ露出した辺同士の間に位置する面をフォトリソグラフィーを用いて選択的に、絶縁皮膜よりも薄い膜厚の絶縁薄膜を熱酸化法にて形成して、列上両端の、反対導電型半導体層上面の外周縁に沿った内周辺に囲まれた面のみを露出させた第一の外部接続用窓と第二の外部接続用窓とを形成する絶縁薄膜形成工程と、絶縁薄膜形成工程終了後の、絶縁皮膜と、絶縁薄膜と、第一の外部接続用窓と第二の外部接続用窓とに露出した反対導電型半導体層表面と、で占められた半導体基板の第一主面の全面上に金属を蒸着して金属層を形成して覆い、該金属層にフォトリソグラフィーを用いた選択的エッチングを施して、第一の外部接続用窓に囲まれた反対導電型半導体層の表面から絶縁皮膜表面周辺と、絶縁薄膜の表面で、第一の外部接続用窓に囲まれた反対導電型半導体層の表面から低濃度第一導電型半導体層と第二の外部接続用窓側の反対導電型半導体層との境界に位置する領域まで連続一体に延在するアノード電極と、第二の外部接続用窓に囲まれた反対導電型半導体層の表面から絶縁皮膜と絶縁薄膜との表面周辺へ延在してアノード電極と離間したカソード電極とを形成する電極形成工程とを含む事を特徴とする。
【００１０】
本構成によって、降伏電位は一対の隣り合った反対導電型半導体層間の距離に比例し、寄生容量は複数の反対導電型半導体層間の距離の総和に反比例するので降伏電位が低い事と、寄生容量が低い事とを両立することが出来る。
【発明の効果】
【００１１】
以上のように、本発明のサージ保護用半導体装置とその製造方法によれば、降伏電圧（クランプ電圧）を低く設定する事と端子間容量を低く設定する事とを充分に両立することができる。
【発明を実施するための最良の形態】
【００１２】
以下本発明の実施の形態について、図面を参照しながら説明する。図１（ａ）は、本発明におけるサージ保護用半導体装置の、半導体基板上に形成された絶縁皮膜と電極構造体とを省略した上面図で、そのＡ−Ａ線断面を示したものが図１（ｂ）である。
【００１３】
図１（ａ），（ｂ）において、１０はＮ型半導体基板、１は低濃度Ｎ型半導体層、２は第一のＰ型半導体層、３は第二のＰ型半導体層、４は第三のＰ型半導体層、５は絶縁皮膜、５ａは絶縁薄膜、５ｂは第一の外部接続用窓、５ｃは第二の外部接続用窓、６はアノード電極、７はカソード電極、Ｊ１は第一の界面、Ｊ２は第二の界面、Ｊ３は第三の界面、Ｄ１は第四の界面、Ｄ２は第五の界面を各々示しており、Ｎ型半導体基板１０の上層に形成された低濃度Ｎ型半導体層１の各々表面から略同様の深さに層内へ延在した三箇所のＰ型半導体層が上面視直列に整列され、その列方向を現す線とも考えられるＡ−Ａ仮想線に沿った側方断面視（図１（ｂ））で、左側を第一のＰ型半導体層２とし中央を第二のＰ型半導体層３とし右側を第三のＰ型半導体層４とするＰ型半導体層を有し、低濃度Ｎ型半導体層１表面と第一のＰ型半導体層２表面と第二のＰ型半導体層３表面と第三のＰ型半導体層４表面とで占める半導体基板の第一主面を、低濃度Ｎ型半導体層１との境界を含まない内側の第一のＰ型半導体層２上面と第三のＰ型半導体層４上面とに第一の外部接続用窓５ｂと第二の外部接続用窓５ｃとを窓開けされ、第一のＰ型半導体層２表面一端から、第一のＰ型半導体層２と第二のＰ型半導体層３との間に位置する低濃度Ｎ型半導体層１表面と、第二のＰ型半導体層３表面と、第二のＰ型半導体層３と第三のＰ型半導体層４との間に位置する低濃度Ｎ型半導体層１表面とを含んで第三のＰ型半導体層４表面一端に係る面上の部分を絶縁薄膜５ａとする絶縁皮膜５が覆って形成され、第一のＰ型半導体層２の表面から絶縁皮膜５表面周辺と、絶縁薄膜５ａの表面で、第一のＰ型半導体層２から、低濃度Ｎ型半導体層１と第三のＰ型半導体層４との境界に位置する領域までに連続一体に延在する外部接続電極であるアノード電極６と、第三のＰ型半導体層４の表面から絶縁皮膜５周辺と絶縁薄膜５ａとの表面へ延在してアノード電極６と離間した外部接続電極であるカソード電極７とが形成され、絶縁薄膜５ａはアノード電極６に電界を掛けた際に該絶縁薄膜５ａを介して直下の半導体層に電界が及ぼす事が出来る膜厚であるサージ保護用半導体装置とする。
【００１４】
かかる構成によれば、アノード電極６をグランド方向へ繋いでカソード電極７を電源側へ繋いだ場合にカソード電極７がゼロ電位の初期では低濃度Ｎ型半導体層１と第一のＰ型半導体層２との界面である第一の界面Ｊ１と、低濃度Ｎ型半導体層１と第二のＰ型半導体層３との界面である第二の界面Ｊ２と、低濃度Ｎ型半導体層１と第三のＰ型半導体層４との界面である第三の界面Ｊ３と、から各々低濃度Ｎ型半導体層１の側と各々Ｐ型半導体層側へ現れている多数キャリアが存在しない領域である空乏層が元々存在するが、この時点では各々の空乏層は離間して存在出来る様に第一のＰ型半導体層２と第二のＰ型半導体層３と及び該第二のＰ型半導体層３と第三のＰ型半導体層４との間隙が設定されている。
【００１５】
カソード電極７に正電位を加えて行くと逆バイアスを掛けた事となり電位差の影響で、第一の界面Ｊ１と第二の界面Ｊ２から多数キャリアが遠退き、主に低濃度側の低濃度Ｎ型半導体層１側に現れた空乏層が更に低濃度Ｎ型半導体層１内へ共に拡がって大きくなって行き、更に正電位を高くして行くと第一の界面Ｊ１と第二の界面Ｊ２とから現れた多数キャリアが存在しない領域である空乏層がさらに拡がって行き、やがて第一の界面Ｊ１と第二の界面Ｊ２と第三の界面Ｊ３とからの各々空乏層同士が繋がって一体の空乏層と成る。
【００１６】
この際に、第一のＰ型半導体層２と第二のＰ型半導体層３との間でパンチスルー現象にて降伏電圧（クランプ電圧）と成り、電位をこれ以上に高くすることが出来ずグランド方向へ電流が流れる事となる。また、この際の空乏層と寄生容量との関係は第一のＰ型半導体層２と第二のＰ型半導体層３との間隙に相当する距離と、第二のＰ型半導体層３と第三のＰ型半導体層４との間隙に相当する距離との和（等価的にはコンデンサーの電極間の距離に相当）に寄生容量が反比例する。
【００１７】
仮に、第二のＰ型半導体層３を削除した構成で上述と同様の事を考えると、寄生容量は第一のＰ型半導体層２と第三のＰ型半導体層４との間隙に相当する距離（等価的にはコンデンサーの電極間の距離に相当）に反比例するので第一のＰ型半導体層２と第三のＰ型半導体層４との距離を離す程低く抑えられるが、第一のＰ型半導体層２と第三のＰ型半導体層４との間でパンチスルー現象が起きるまでカソード電極７の電位を高くして行かねば降伏電圧（クランプ電圧）とならないので低容量と降伏電圧が低い事とは両立できない。
【００１８】
即ち、第一のＰ型半導体層２と第三のＰ型半導体層４との間に第二のＰ型半導体層３を設ける事によって第一のＰ型半導体層２と第三のＰ型半導体層４との距離よりも近い距離の第一のＰ型半導体層２と第二のＰ型半導体層３との間隙に降伏電圧が比例して決定され、降伏電圧を決定した第一のＰ型半導体層２と第二のＰ型半導体層３との間隙の距離に第二のＰ型半導体層３と第三のＰ型半導体層４との間隙の距離を加えた距離が寄生容量の低容量化方向へ働くので、降伏電圧が低い事と寄生容量が低い事とが両立できる。
【００１９】
また、アノード電極６が第一のＰ型半導体層２表面から絶縁薄膜５ａの上面に延在しており、アノード電極６の電界が絶縁薄膜５ａを介して低濃度Ｎ型半導体層１に電界を及ぼすのでアノード電極６の直下に位置する低濃度Ｎ型半導体層１の多数キャリアが該アノード電極６から遠退く事となり、絶縁薄膜５ａと低濃度Ｎ型半導体層１との界面で、第一のＰ型半導体層２と第二のＰ型半導体層３との間に位置する第四の界面Ｄ１と、第二のＰ型半導体層３と第三のＰ型半導体層４との間に位置する第五の界面Ｄ２とから共に低濃度Ｎ型半導体層１の層内へ空乏層を発生させる作用が働くので一層アノード電極６の電位が低い時点から空乏層が拡がる事と成り、より一層降伏電圧を低くする効果を有する。
【００２０】
ここで一例として、降伏電圧３．３Ｖ、電力２００Ｗ、寄生容量０．１ｐＦ以下とした場合、低濃度Ｎ型半導体層１の濃度と厚さは１０14ｃｍ-3と２０μｍ程度、第一のＰ型半導体層２の深さと濃度は５μｍと１０20ｃｍ-3程度で第一のＰ型半導体層２の側面と低濃度Ｎ型半導体層１との界面の面積が２０００μｍ2程度で、第二のＰ型半導体層３と第三のＰ型半導体層４も同様とし、第一のＰ型半導体層２と第二のＰ型半導体層３との間隙は１μｍ程度、第二のＰ型半導体層３と第三のＰ型半導体層４との間隙も１μｍ程度、絶縁皮膜５の厚さは０．５〜２μｍ程度、絶縁薄膜５ａの厚さは５０〜１０００Å程度である事が好ましい。
【００２１】
なお、本実施の形態において、Ｐ型半導体層を第一のＰ型半導体層２と第二のＰ型半導体層３と第三のＰ型半導体層４の三箇所としたが、第一のＰ型半導体層２と第三のＰ型半導体層４との間に同様な複数のＰ型半導体層を設ける構成としても良い。また、第一導電型をＮ型として反対導電型をＰ型として説明したが、第一導電型をＰ型として反対導電型をＮ型としても良く、この場合は電圧電流が逆方向となってカソード電極とアノード電極とが入れ替わる事となる。
【００２２】
この様なサージ保護用半導体装置の製造方法は図２（ａ），（ｂ）及び図３（ｃ），（ｄ）を参考に出来る。図２（ａ），（ｂ）及び図３（ｃ），（ｄ）において、１０はＮ型半導体基板、１は低濃度Ｎ型半導体層、２は第一のＰ型半導体層、３は第二のＰ型半導体層、４は第三のＰ型半導体層、５は絶縁皮膜、５ａは絶縁薄膜、５ｂは第一の外部接続用窓、５ｃは第二の外部接続用窓、６はアノード電極、７はカソード電極を各々示している。
【００２３】
図２（ａ）は、Ｎ型半導体基板１０の上にエピタキシャル成長させた低濃度Ｎ型半導体層１の表面に熱酸化法によって酸化膜である絶縁皮膜５を形成して覆う初期酸化工程の終了時点の断面を示している。ここで、低濃度Ｎ型半導体層１の濃度と厚さは１０14ｃｍ-3と２０μｍ程度、絶縁皮膜５の厚さは０．５〜２μｍ程度、熱酸化時の温度は１１００℃程度とすることが好ましい。
【００２４】
図２（ｂ）は、初期酸化工程終了後の絶縁皮膜５上の、上面視直列に整列させた位置関係に有る部分三箇所にフォトリソグラフィーを用いた該絶縁皮膜５の選択的エッチング除去によって低濃度Ｎ型半導体層１を露出させる窓を形成し、絶縁皮膜５をマスクとして低濃度Ｎ型半導体層１表面にボロン等のＰ型ドーパントを含む膜を形成し、熱拡散法によってＰ型ドーパントを低濃度Ｎ型半導体層１層内にドライブ拡散して三箇所の低濃度Ｎ型半導体層１表面から層内へ延在したＰ型半導体層を形成するＰ型半導体層形成工程の終了時点の絶縁皮膜５を省略した上面と断面とを示している。上述の上面視直列に整列させた位置関係の列方向に対して垂直視した側方断面（図２（ｂ）の断面）の、左側Ｐ型半導体層を第一のＰ型半導体層２、中央Ｐ型半導体層を第二のＰ型半導体層３、右側Ｐ型半導体層を第三のＰ型半導体層４とする。尚、熱拡散法の熱にて酸化膜である絶縁皮膜５が再度形成されて第一のＰ型半導体層２と第二のＰ型半導体層３と第三のＰ型半導体層４とを覆う事となる。
【００２５】
ここで、第一のＰ型半導体層２と第二のＰ型半導体層３と第三のＰ型半導体層４との深さは共に５μｍ程度、濃度は共に１０20ｃｍ-3程度で、熱拡散時の温度は１１５０℃程度とすることが好ましい。
【００２６】
図３（ｃ）は、Ｐ型半導体層形成工程終了後の、上面視直列に整列された面である第一のＰ型半導体層２と第三のＰ型半導体層４の領域の対向する外側同士の各々辺と、該辺の先端同士を結んで形成される四辺形の仮想面の外周縁に沿った内周の辺に囲まれた領域の絶縁皮膜５をフォトリソグラフィーを用いた選択的エッチングによって除去して窓形成して低濃度Ｎ型半導体層１と第一のＰ型半導体層２と第二のＰ型半導体層３と第三のＰ型半導体層４とを含む面を露出させた後、露出した低濃度Ｎ型半導体層１と第二のＰ型半導体層３との全面と、第一のＰ型半導体層２と第三のＰ型半導体層４の低濃度Ｎ型半導体層１との境界全てを含んで第一のＰ型半導体層２及び第三のＰ型半導体層４の端面に及ぶ面上にフォトリソグラフィーを用いて選択的に、絶縁皮膜５よりも薄い膜厚の絶縁薄膜５ａを水分を用いない熱酸化法にて形成して、第一のＰ型半導体層２と第三のＰ型半導体層４との上面の外周縁に沿った内周辺に囲まれた面のみを露出させて第一の外部接続用窓５ｂと第二の外部接続用窓５ｃとを形成する絶縁薄膜形成工程の終了時点の上面と、断面を示している。ここで、絶縁薄膜５ａの厚さは５０〜１０００Å程度、熱酸化時の温度は１１００℃程度とすることが好ましい。
【００２７】
図３（ｄ）は、薄膜形成工程終了後の、絶縁皮膜５と絶縁薄膜５ａと第一のＰ型半導体層２と第三のＰ型半導体層４とで占められた半導体基板の第一主面の全面上にアルミや銀あるいは、それらを含む合金を蒸着して金属層を形成して覆い、フォトリソグラフィーを用いた選択的エッチングを施して、第一のＰ型半導体層２の表面から絶縁皮膜５表面周辺と、絶縁薄膜５ａの表面で、第一のＰ型半導体層２から、低濃度Ｎ型半導体層１と第三のＰ型半導体層４との境界に位置する領域までに連続一体に延在するアノード電極６と、第三のＰ型半導体層４の表面から絶縁皮膜５と絶縁薄膜５ａとの表面へ延在してアノード電極６と離間したカソード電極７とを形成する電極形成工程を終了し、サージ保護用半導体装置として完成させた断面を示している。ここで、アノード電極６とカソード電極７との厚さは５μｍ程度とすることが好ましい。
【産業上の利用可能性】
【００２８】
サージ保護用半導体装置として有用であり、特に低電圧で動作する回路の保護に適している。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態におけるサージ保護用半導体装置の上面及び側方断面図
【図２】本発明の実施の形態におけるサージ保護用半導体装置の製造方法を示す図
【図３】図２の続図
【図４】従来のサージ保護用半導体装置の断面図
【符号の説明】
【００３０】
１、２０２  低濃度Ｎ型半導体層
２  第一のＰ型半導体層
３  第二のＰ型半導体層
４  第三のＰ型半導体層
５  絶縁皮膜
５ａ  絶縁薄膜
５ｂ  第一の外部接続用窓
５ｃ  第二の外部接続用窓
６、２０６  アノード電極
７、２０５  カソード電極
１０  Ｎ型半導体基板
２０１  高濃度Ｎ型半導体基板
２０３  Ｐ型半導体層
２０４  高濃度Ｎ型半導体層
Ｊ１  第一の界面
Ｊ２  第二の界面
Ｊ３  第三の界面
Ｊ２１  Ｐ型半導体層と低濃度Ｎ型半導体層との界面
Ｊ２２  Ｐ型半導体層と高濃度Ｎ型半導体層との界面
Ｄ１  第四の界面
Ｄ２  第五の界面
【図１】
2006269790.tif 000003
【図２】
2006269790.tif 000004
【図３】
2006269790.tif 000005
【図４】
2006269790.tif 000006