(57)【要約】【課題】  定常時の省エネ化と異常時のラッチ解除時間短縮で、すなわち、ラッチ保護付きの電源装置において、通常時は、電源の制御を行なう端子に接続されている放電抵抗をＧＮＤから切断しておき、過負荷時に前記放電抵抗をＧＮＤに接続することで、消費電力の増大無くラッチ解除時間を短縮することの出来る電源装置を提供する。【解決手段】  ラッチ保護回路付きの電源装置で、電源の制御を行なう端子に接続されている放電抵抗のＧＮＤへの接続を切り換える、スイッチ手段をもつ。通常時は、上記スイッチ手段を切断しておき、過負荷時に上記スイッチ手段が接続される過負荷検出及び、放電抵抗切り換え手段をもつ。なお、このスイッチ手段は、ラッチ保護回路駆動電圧以下で駆動できる。【選択図】        図１
2006166561.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧波形を整流する為のダイオードブリッジと、前記ダイオードブリッジにより整流された電圧を平滑する１次平滑コンデンサと、１次巻き線、補助巻き線、２次巻き線を有したトランスと、前記トランスの１次巻き線と前記平滑コンデンサにより平滑された直流電源との間に接続され、前記トランスの１次巻き線をスイッチングするスイッチング素子と、前記トランスの２次巻き線より発生した交流電圧を平滑する整流平滑部と、前記補助巻き線間より電力を供給され前記整流平滑部から出力される直流電圧に応じて前記スイッチング素子を制御する制御部と、前記１次平滑コンデンサから前記制御部に駆動開始時の電力を供給する起動抵抗と、前記１次巻き線に流れる電流を検出し所定の電流以上の電流が流れた場合前記スイッチング素子をターンオフする過電流保護回路と、前記過電流保護が所定の時間以上継続された場合、前記スイッチング素子を遮断すると共に前記制御回路を停止させる過負荷保護回路と、前記過負荷保護回路が動作した場合、前記制御回路の電源電圧が所定の電圧以下になるまで前記制御回路の停止状態を保持するラッチ回路と、前記ラッチ回路が動作した状態で、交流電源が切られた場合、前記制御部の電源に接続されている平滑コンデンサ、及び、前期１次平滑コンデンサの電荷を放電する為の放電抵抗を有する低圧電源において、
２次側の電流を検出する２次過電流検出回路と、前記過電流情報を１次側に伝達するフォトカプラと、前記放電抵抗の１次側ＧＮＤとの接続切り換えを行なうラッチ解除時間短縮回路を設け、前記ラッチ解除時間短縮回路により２次側の過電流を検出した場合前記放電抵抗をＧＮＤに接続することを特徴とした電源装置。
【請求項２】
請求項１記載の電源装置において、前記制御回路の電力を交流電源側から供給する為に前記交流入力電圧を整流する起動ダイオードと前記起動抵抗を前記ダイオードブリッジよりも前記交流入力電源側に設けたことを特徴とする電源装置。
【請求項３】
請求項２記載の電源装置において、
前記ラッチ解除時間短縮回路が、ラッチ動作を停止する電圧であるラッチ解除電圧以下で動作することを特徴とした電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次側の負荷電流が低い場合の消費電力を抑えると共に、ラッチ解除時間を短縮する手段に関するもので、特に電源装置に係る。
【背景技術】
【０００２】
従来の電源装置のラッチ解除手段としては、特許文献１等の従来技術に記載されているように、ラッチ動作を行なっている時に交流電源を切断すると電源の制御を行なっている制御部の電源電圧は、徐々に減少していき、前記制御部に接続されている平滑コンデンサ及び、１次平滑コンデンサが放電され、ラッチ解除電圧以下になるとラッチ解除を行なう。また、ラッチ解除の時間を短くする為に、前記平滑コンデンサとＧＮＤ間に前記平滑コンデンサを放電する為の放電抵抗が設けられる事もある。本提案は、正常時は、前記放電抵抗をＧＮＤから切り離し、過電流が発生した時のみ、放電抵抗をＧＮＤに接続することで、消費電力を増加させること無くラッチ解除時間を短くする手段を説明するものである。
【０００３】
図３は、従来の電源装置における回路構成を説明する図であり、部分共振型フライバック電源を例とした動作を説明するものである。
【０００４】
１は商業ＡＣ電源である。６は前記ＡＣ入力電源１の電圧を整流するダイオードブリッジであり、７は前記ダイオードブリッジ６により整流された電圧を平滑する１次平滑コンデンサである。８は１次電圧を２次電圧に変換する電源トランス９の１次巻き線１０をスイッチングするＦＥＴであり、前記ＦＥＴ８は、前記電源の制御を行なう電源制御部１１によりスイッチングのＯＮ／ＯＦＦタイミングを制御される。ここで、前記ＦＥＴ８と前記電源制御部１１を１つにしたパッケージを電源ＩＣ２５と呼ぶことにする。前記ＦＥＴ８に流れる電流は、前記１次巻き線１０から前記ＦＥＴ８を経由し、過電流を防止する為の電流検出抵抗２３を経由し前記１次平滑コンデンサ７のマイナス端子へ流れる。前記電流検出抵抗２３に流れた電流により、前記電流検出抵抗２３両端に電圧が発生し、前記電圧は、前記電源制御部１１の過電流を検出するボトム検出／ＯＣＰ端子２０へノイズ除去用抵抗２４を経由し伝送される。また、４１は、前記ノイズ除去用抵抗２４と１次ローパスフィルタを構成する為のノイズ除去用コンデンサである。なお、前記ボトム検出／ＯＣＰ端子２０は、後述する前記ＦＥＴのターンＯＦＦタイミングで前記ＦＥＴのドレインとソース間に発生する共振電圧波形の最小電圧が発生するタイミングを検出する機能と兼用している。前記制御部１１は、電源立上げ直後は、前記制御部の初期電力を供給する起動抵抗１２により起動し、前記ＦＥＴが駆動し、２次側出力に電圧が発生すると、前記電源制御部１１の電源端子４２に電力を供給する補助巻き線１３により、電力が連続的に前記電源制御部１１へ供給される。前記補助巻き線１３から出力される電圧は、前記電圧を軽減する電圧軽減抵抗１４にて軽減され、前記電圧を直流電圧に整流する制御部整流ダイオード１５にて整流され、１６の制御部平滑コンデンサにて平滑される。前記ＦＥＴがＯＦＦするタイミングから、前記ＦＥＴのドレインとソース間電圧が、前記１次巻き線１０のインダクタンスと、１９の共振コンデンサの容量で共振動作する。前記共振波形から正電圧信号のみを波形成形するためにボトム検出信号用整流ダイオード１７にて整流し、前記電源制御部１１へ過大電圧が印加されないように電圧を軽減するボトム検出信号保護用抵抗２１を設け、ＯＣＰ信号保護用ダイオード２２を経由して、前記電源制御部１１の前記共振電圧波形の最小値を検出する前記ボトム検出／ＯＣＰ端子２０へ出力される。前記電源制御部１１は、前記ボトム検出／ＯＣＰ端子２０へ入力された信号の正電圧から０Ｖになるタイミングを検出し、前記タイミングから所定の時間経過した後、前記ＦＥＴ８をターンＯＮする。また、２６は、前記共振電圧波形の微小な遅延時間を設定する為のボトム点調整用コンデンサであり、前記ＦＥＴ８のドレイン−ソース間に発生する電圧が最も小さくなるタイミングで前記ＦＥＴ８がターンＯＮするように調整するものである。前記２次巻き線１８より出力された２次電流は、前記２次電流を整流する為の２次整流ダイオード２７にて整流され２次平滑コンデンサ２８にて平滑される。続いて、前記電圧制御部１１の動作について説明する。２９は、２次側の電圧の誤差量を負帰還する為の電圧制御オペアンプである。２次側電圧は、２次側電圧分圧用抵抗３０により分圧され２次側電圧の基準電圧を生成する基準電圧ツェナーダイオード３１の電圧と比較される。なお、前記基準電圧ツェナーダイオード３１は、バイアス用抵抗３２によりバイアス電流が供給され、一定電圧を発生する。３３、３４は、位相補償用の抵抗とコンデンサであり、３５は前記電圧制御オペアンプの利得を調整する為の利得調整用抵抗である。３６は、２次側の電圧誤差量を１次側へ伝達する為のフォトカプラであり、前記電圧制御オペアンプ２９の出力電圧に反比例した電流が前記フォトカプラの発光ダイオードに流れ、前記発光ダイオードの光をフォトトランジスタが受け、１次側へ前記誤差量を伝達する。前記フォトトランジスタから出力される電流は、前記電源制御部への電流量を制限する為のフォトカプラ電流制限抵抗３７を経由し、前記誤差量は前記電源制御部１１のＦＢ端子３８へ送信される。また、３９、４０は、１次側の位相補償用抵抗とコンデンサである。続いて、過負荷保護の説明をする。２次側の出力端子が短絡した場合、２次側電流に比例した電流が、前記電流検出抵抗２３に流れ、所定の電流に到達すると強制的に前記ＦＥＴ８はターンオフする。そして、前記電源トランス９のフライバック動作が終了すると再び前記ＦＥＴ８はターンオンする。前期電源制御部１１は、前記動作を連続的に行なっている状態を過負荷状態と認識し、過負荷保護機能が動作する。具体的には、過負荷検出用端子４３から電流が過負荷検出用コンデンサ４４に流れ前記過負荷検出用コンデンサ４４の両端の電圧が所定の電圧に達すると、前記電源制御部１１は持続的に前記ＦＥＴ８を停止する。そして、前記ＦＥＴ８がスイッチングを行なっていない為、前記補助巻き線１８から前記制御部平滑コンデンサへの電力供給が断たれる為、前記電源端子４２の電圧は減少して行く。やがて、前記電源端子４２の電圧が所定の電圧まで減少すると前記電源制御部１１は駆動を停止する為、前記電源端子電圧４２は増加を始める。前記電源端子４２が、所定の電圧まで上昇すると前記電源制御部１１は駆動を開始するが、前記過負荷検出端子４２の電圧が上昇している為、再び、連続的に前記ＦＥＴ８とＯＦＦさる。前記動作を繰り返し、前記電源制御部１１は、前記ＦＥＴを持続的にＯＦＦさせる動作をおこなう。前述した過負荷時の保護動作をラッチ動作と呼ぶことにする。前記ラッチ動作を解除するには、前記商業ＡＣ電源を切断する必要がある。前記商業ＡＣ電源を切断すると、前記制御部平滑コンデンサ１６に接続された放電抵抗４５を経由し、前記制御部平滑コンデンサ１６と前記１次平滑コンデンサ７の電荷を放電する。
【特許文献１】特開平０７−０２８５３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来例では以下に示す問題点があった。
【０００６】
ラッチ解除を行なう際には、商業ＡＣ電源を切断する必要があるが、切断した後もラッチ解除電圧まで電源制御回路の電源電圧が低下しなければラッチ状態は解除されない。何らかの要因で過負荷状態になった場合、その要因を取り除いても、ラッチ解除するまでには、商業ＡＣ電源を切断してからしばらく待機する必要があり、ユーザに対して煩わしさを与えていた。ラッチ解除時間を短縮する為には、放電抵抗を小さく設定する必要があるが、常時バイアス電流が流れることになり消費電力を増大してしまう。特に近年においては、機器の待機時の消費電力を軽減することが要求されており重要な問題となっている。
【０００７】
本発明は、消費電力の増大無く、ラッチ解除時間を短縮する手段を提供するものであり、第１の目的とするところは、ラッチ時のみ放電抵抗にバイアス電流を流し、ラッチ解除時間の短縮を行なうことである。
【０００８】
第２の目的とするところは、ラッチ時のみ、ラッチ解除電圧以下になるまで放電抵抗にバイアス電流を流し、ラッチ解除時間の短縮を行なうことである。
【課題を解決するための手段】
【０００９】
上記目的１を達成する為に請求項１記載の電源装置では、放電抵抗とＧＮＤ間にスイッチ回路を設け、ラッチ時のみ前記スイッチ回路をＯＮさせ電源制御回路に接続されている平滑コンデンサ及び、１次平滑コンデンサの電荷を放電させる。
【００１０】
すなわち、交流入力電圧波形を整流する為のダイオードブリッジと、前記ダイオードブリッジにより整流された電圧を平滑する１次平滑コンデンサと、１次巻き線、補助巻き線、２次巻き線を有したトランスと、前記トランスの１次巻き線と前記平滑コンデンサにより平滑された直流電源との間に接続され、前記トランスの１次巻き線をスイッチングするスイッチング素子と、前記トランスの２次巻き線より発生した交流電圧を平滑する整流平滑部と、前記補助巻き線間より電力を供給され前記整流平滑部から出力される直流電圧に応じて前記スイッチング素子を制御する制御部と、前記１次平滑コンデンサから前記制御部に駆動開始時の電力を供給する起動抵抗と、前記１次巻き線に流れる電流を検出し所定の電流以上の電流が流れた場合前記スイッチング素子をターンオフする過電流保護回路と、前記過電流保護が所定の時間以上継続された場合、前記スイッチング素子を遮断すると共に前記制御回路を停止させる過負荷保護回路と、前記過負荷保護回路が動作した場合、前記制御回路の電源電圧が所定の電圧以下になるまで前記制御回路の停止状態を保持するラッチ回路と、前記ラッチ回路が動作した状態で、交流電源が切られた場合、前記制御部の電源に接続されている平滑コンデンサ、及び、前期１次平滑コンデンサの電荷を放電する為の放電抵抗を有する低圧電源において、
２次側の電流を検出する２次過電流検出回路と、前記過電流情報を１次側に伝達するフォトカプラと、前記放電抵抗の１次側ＧＮＤとの接続切り換えを行なうラッチ解除時間短縮回路を設け、前記ラッチ解除時間短縮回路により２次側の過電流を検出した場合前記放電抵抗をＧＮＤに接続することを特徴とする。
【００１１】
上記目的１を達成する為に請求項２記載の電源装置では、放電抵抗とＧＮＤ間にスイッチ回路を設け、ラッチ時のみ前記スイッチ回路をＯＮさせ電源制御回路に接続されている平滑コンデンサの電荷を放電させる。
【００１２】
上記目的２を達成する為に請求項３記載の電源装置では、放電抵抗に設けられたスイッチ回路の動作電圧をラッチ解除電圧以下で駆動する部品で構成することにより、ラッチ動作時は、電源制御回路に接続されている平滑コンデンサ及び、１次平滑コンデンサを放電抵抗により、放電を行なう。
【発明の効果】
【００１３】
目的１を達成するために請求項１電源装置では、放電抵抗にスイッチ回路を設け、ラッチ時のみ前記スイッチ回路をＯＮさせ電源制御回路に接続されている平滑コンデンサ及び、１次平滑コンデンサの電荷を放電させることが出来る。
【００１４】
上記目的１を達成する為に請求項２記載の電源装置では、放電抵抗にスイッチ回路を設け、ラッチ時のみ前記スイッチ回路をＯＮさせ電源制御回路に接続されている平滑コンデンサの電荷を放電させることが出来る。
【００１５】
上記目的２を達成する為に請求項３記載の電源装置では、放電抵抗に設けられたスイッチ回路の動作電圧をラッチ解除電圧以下で駆動する部品で構成することにより、ラッチ動作時は、電源制御回路に接続されている平滑コンデンサ及び、１次平滑コンデンサを放電抵抗により、放電を行なうことが出来る。
【発明を実施するための最良の形態】
【００１６】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００１７】
図１は本実施例１の技術を説明する図である。
【００１８】
電源の回路構成は、従来例に対して後述する回路が追加されている。ここでは、追加された回路の説明を行なう。
【００１９】
５０は、２次側の負荷電流を検出する負荷電流検出抵抗である。前記負荷電流検出抵抗５０に所定の電流が流れ、負荷電流検出トランジスタ５１のＶｆ以上の電圧が前記負荷電流検出抵抗５０の両端に発生すると、前記負荷電流検出トランジスタ５１がＯＮする。前記前記負荷電流検出トランジスタ５１がＯＮすると、２次側から１次側に情報を伝達する為の負荷電流検出用フォトカプラ５２のフォトダイオードに前記フォトダイオードバイアス用抵抗５３で制限される電流が流れる。前記フォトダイオードに電流が流れると、前記負荷電流検出用フォトカプラ５２のフォトトランジスタに前記フォトトランジスタバイアス用抵抗５４、５５で制限される電流が流れる。前記フォトトランジスタに電流が流れると前記フォトトランジスタバイアス用抵抗５４、５５にて分圧された電圧が、前記フォトトランジスタバイアス用抵抗５４、５５の接点に発生する。前記フォトトランジスタのＯＮにより発生した電圧は、ＳＲフィリップフロップ５６のＳ端子に入力され、リセット状態にある前記ＲＳフリップフロップ５６の出力ＱをＬ→Ｈへ変化させる。前期ＲＳフリップフロップ５６の出力がＨになると、前記放電抵抗４５をＧＮＤへ接続する為の放電抵抗切り換えトランジスタ５７をＯＮさせる。また、５８は放電抵抗切り換えトランジスタのベース電流を制限するベース抵抗である。続いて、電源起動時の前記ＲＳフリップフロップ５６のリセット動作を説明する。電源が起動すると、前記制御部平滑コンデンサ１６へ前記起動抵抗１２を経由し充電が開始され、前記電源端子４２の電圧が上昇する。前記電源端子４２の電圧が、所定の電圧に到達すると、前記電源ＩＣ２５が起動し、前記ＦＥＴ８がスイッチングを開始する。前記スイッチング開始のタイミングでは、２次側出力には電圧が発生していないため、前記負荷電流検出抵抗５０には、過大な電流が流れ、前記ＲＳフリップフロップをセットしてしまう。そこで、前記ＲＳフリップフロップ５６のＲ端子に電源起動時には、リセット状態になるように、リセットバイアス用抵抗５９、６０とリセット遅延コンデンサ６１を設ける。リセット状態にある場合は、前記放電抵抗４５はＧＮＤに接続されておらず、電源が立ち上がった後の通常駆動時には、前記放電抵抗４５に電流が流れ続けることは無い。また、２次側が過負荷状態になった場合は、前記放電抵抗４５はＧＮＤに接続され、前記商業ＡＣ電源１が切断されると、前記放電抵抗４５を経由し、前記制御部平滑コンデンサ１６及び、前記１次平滑コンデンサ７を放電し、早急にラッチ状態の解除を行なうことが出来る。また、本構成は、外部ノイズの影響により前記放電抵抗切り換えトランジスタ５７がＯＮしたとしても、多少、消費電力は大きくなるものの、電源の機能上、影響を受けない。例えば、前記放電抵抗４５が無い状態（ショート状態）の場合、２次側が過負荷状態になると急峻に前記制御部平滑コンデンサ１６が放電され前記電源制御部１１は停止し、前記起動抵抗１２により電源起動を開始する。つまり、ラッチ動作をしなくなる。しかし、前記構成では、外部ノイズにて誤動作した場合、電源装置が機能しなくなってしまう。
【００２０】
また、前記ＲＳフリップフロップ５６は、前記制御部平滑コンデンサから電源を供給されている為、ラッチ解除時、つまり、商業ＡＣ電源が切断されると徐々に電源電圧は減少していく。少なくとも、ラッチ動作を行なっている間は、ＲＳフリップフロップ５６は駆動している必要がある。
【実施例２】
【００２１】
図２は、は本実施例２の技術を説明する図である。
【００２２】
電源の回路構成は、実施例１に対して後述する回路が変更、追加されている。ここでは、追加、変更された回路の説明を行なう。電源起動時の電力を前記商業ＡＣ入力１から直流に整流する為の起動ダイオード６２と起動抵抗１２から供給する。前記構成の場合、ラッチ解除時は、前記制御部平滑コンデンサ７のみを放電すれば良いため、実施例１よりも早い時間でラッチ解除を行なうことが出来る。
【００２３】
なお、実施例１、２においては、２次側の過電流検出回路を用いて前記放電抵抗４５のＧＮＤへの接続を切り換える構成の説明をしたが、２次側の負荷電流は１次側の前記ＦＥＴ８へ流れるドレイン電流に比例するため、１次側の電流検出でも過負荷の検出は可能である。前記１次側で過負荷の検知を行い前期放電抵抗４５のＧＮＤへの接続切り換えを行なっても同様の効果が得られることは容易に想像がつくことである。
【図面の簡単な説明】
【００２４】
【図１】第１の実施例における電源装置の回路図
【図２】第２の実施例における電源装置の回路図
【図３】従来例における電源装置の回路図
【符号の説明】
【００２５】
１  商業ＡＣ電源
６  ダイオードブリッジ
７  １次平滑コンデンサ
８  ＦＥＴ
９  電源トランス
１０  １次巻き線
１１  電源制御部
１２  起動抵抗
１３  補助巻き線
１４  電圧軽減抵抗
１５  制御部整流ダイオード
１６  制御部平滑コンデンサ
１７  ボトム検出信号用整流ダイオード
１８  ２次巻き線
１９  共振コンデンサ
２０  ボトム検出／ＯＣＰ端子
２１  ボトム検出信号保護用抵抗
２２  ＯＣＰ信号保護用ダイオード
２３  電流検出抵抗
２４  ノイズ除去用抵抗
２５  電源ＩＣ
２６  ボトム点調整用コンデンサ
２７  ２次整流ダイオード
２８  ２次平滑コンデンサ
２９  電圧制御オペアンプ
３０  ２次側電圧分圧用抵抗
３１  基準電圧ツェナーダイオード
３２  バイアス用抵抗
３３  位相補償用抵抗
３４  位相補償用コンデンサ
３５  利得調整用抵抗
３６  フォトカプラ
３７  フォトカプラ電流制限抵抗
３８  ＦＢ端子
３９  １次側の位相補償用抵抗
４０  １次側の位相補償用コンデンサ
４１  ノイズ除去用コンデンサ
４２  電源端子
４３  過負荷検出用端子
４４  過負荷検出用コンデンサ
４５  放電抵抗
５０  負荷電流検出抵抗
５１  負荷電流検出トランジスタ
５２  負荷電流検出用フォトカプラ
５３  フォトダイオードバイアス用抵抗
５４  フォトトランジスタバイアス用抵抗
５５  フォトトランジスタバイアス用抵抗
５６  ＲＳフリップフロップ
５７  放電抵抗切り換えトランジスタ
５８  ベース抵抗
５９  リセットバイアス用抵抗
６０  リセットバイアス用抵抗
６１  リセット遅延コンデンサ
６２  起動ダイオード
【図１】
2006166561.tif 000003
【図２】
2006166561.tif 000004
【図３】
2006166561.tif 000005