(57)【要約】      （修正有）【課題】半導体素子をセラミック基板等の表面の粗い基板に接合する場合であっても、信頼性が高く、かつ、良好な接合を低コストで実現する。【解決手段】セラミック基板４０の接続電極４３に金バンプ５０を超音波併用熱圧着する工程と、金バンプ５０を、平坦ツール６０で加圧して平坦化する工程と、金バンプ５０上にフラックスを供給する工程を備える。ＬＥＤの端子にははんだ膜が形成され、ＬＥＤをセラミック基板４０にマウントする工程と、セラミック基板４０を加熱し、はんだ膜を溶融してＬＥＤの端子と接続電極４３とを接合する工程とを備えている。【選択図】      図６
2006286666.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の端子を基板の接続電極に接合する半導体装置の製造方法において、
上記接続電極に金属バルク材を超音波併用熱圧着する工程と、
上記金属バルク材を、接触面が平坦なツールで加圧して平坦化する工程と、
上記基板を加熱する工程と、
上記基板に、上記端子にはんだ膜が形成された半導体素子をマウントし、上記はんだ膜を溶融して上記端子と上記接続電極とを接合する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
半導体素子の端子を基板の接続電極に接合する半導体装置の製造方法において、
上記接続電極に金錫系の金属バルク材を超音波併用熱圧着する工程と、
上記金属バルク材を、接触面が平坦なツールで加圧して平坦化する工程と、
上記基板を加熱する工程と、
上記基板に、上記端子に錫系の金属膜が成形された半導体素子をマウントし、上記金属膜を溶融して上記端子と上記接続電極とを接合する工程とを備えていることを特徴とする半導体装置の製造方法
【請求項３】
半導体素子の端子を基板の接続電極に接合する半導体装置の製造方法において、
上記接続電極に金属バルク材を超音波併用熱圧着する工程と、
上記金属バルク材を、接触面が平坦なツールで加圧して平坦化する工程と、
上記基板に、上記端子に金属膜が形成された半導体素子を超音波振動を併用して熱圧着する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項４】
上記平坦化する工程において、超音波振動を上記ツールの荷重方向に印加することを特徴とする請求項１〜３記載の半導体装置の製造方法。
【請求項５】
半導体素子を基板にダイマウントする半導体装置の製造方法において、
上記基板に金属バルク材を超音波振動を併用して熱圧着する工程と、
上記金属バルク材に、接合面にはんだ膜が形成された半導体素子をマウントする工程と、
上記基板を加熱し、上記はんだ膜を溶融させると共に、上記半導体素子と上記基板とを金属接合することを特徴とする半導体装置の製造方法。
【請求項６】
半導体素子を基板にダイマウントする半導体装置の製造方法において、
上記基板に金属バルク材を超音波併用熱圧着する工程と、
上記基板を加熱する工程と、
上記基板に、上記半導体素子をマウントし、上記金属バルク材を溶融させて接合させる工程を備えていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を基板にはんだ付け接合する半導体装置の製造方法に関し、特に表面粗さの厚い基板に良好に接合できるものに関する。
【背景技術】
【０００２】
近年、窒化ガリウム（ＧａＮ）系化合物半導体に関するプロセス技術の進展と、蛍光体に関する技術の進展とにより、半導体発光素子（以下、「ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ」とする。）の応用分野は飛躍的に拡大している。
【０００３】
特に、紫外光から可視光までの波長帯の光を放射できるＬＥＤと適正な蛍光体とを組み合わせた半導体発光装置は、演色性に優れた白色光が得られるため、液晶ディスプレイのバックライト、ボタン照明、自動車の各種照明等への応用が益々増加している。また、懐中電灯やカメラのフラッシュ等の光源として用いる高出力型の半導体発光装置の開発も進められている。
【０００４】
ところで近年、図２２に示すような、複数のＬＥＤチップを１つのパッケージ内に実装した新規パッケージが製品化された。このパッケージは、セラミック基板１００上に、複数のチップ２００をダイマウントしたものである。
【０００５】
セラミック基板１００にジャンクションダウン構造のＬＥＤチップ２００をダイマウントする場合、図２３に示すように、セラミック基板１００の電極表面１０１がＲｚで３〜７μｍ前後と粗いため、従来から使用されている２〜３μｍの厚さのはんだ膜１０２（例えば、特許文献１参照。）では、セラミック基板１００の電極表面１０１の粗さを吸収することができず、接合不良が発生することがある。
【０００６】
この問題を解決するためには、はんだ膜１０２の厚さをセラミック基板１００の電極表面１０１の粗さと同程度にする方法が考えられる。しかしながら、セラミック基板１００の表面粗さにもばらつきがあるため、ばらつきの小さい電極表面１０１にＬＥＤチップ２００をダイマウントした場合に、溶融したはんだがＬＥＤチップの側面にはみ出し、ＬＥＤチップ２００の側壁と接触するという問題がある。
【特許文献１】特開２００３−２３４４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した半導体装置の製造方法では、次のような問題があった。すなわち、上述のようなセラミック基板１００上にジャンクションダウン構造のＬＥＤチップ２００をダイマウントする場合、セラミック基板１００の電極表面１０１がＲｚ３〜７μｍ前後と粗いため、２〜３μｍ厚さのはんだ膜１０２をそのまま載せただけでは、図２４に示すように、粗さを緩和できず、隙間が残る。このため、この部分から気泡１１１が発生しやすい。固化したはんだ材中に気泡１１１が残ると、発熱したＬＥＤチップ２００から熱をセラミック基板１００側に逃がしにくいという問題があった。また、はんだにクラックが入ると、気泡の部分はクラックが発展しやすく、接続抵抗が増大する等、信頼性の点で問題があった。
【０００８】
この問題を解決するためには、はんだ膜の厚さを電極表面の粗さと同程度にする方法があるが、蒸着やスパッタにより生成されるはんだ膜の厚膜化はコストの面から困難である。
【０００９】
また、はんだ膜を厚く形成できた場合であっても、配線基板の表面粗さにもばらつきがあるため、ばらつきの小さい電極にダイマウントした場合、加圧加熱してチップをマウントする従来の接合方式では、溶融したはんだがチップ側面にはみ出し側壁と接触するため、プロセスの難易度が高くなるという問題もある。
【００１０】
このため、２〜３μｍのはんだ膜厚さが接続電極に形成された半導体素子を用いて、セラミックなどの電極表面の粗い接続基材に良好なはんだ接合を低コストで実現する製造方法が必要となっている。
【００１１】
そこで本発明は、半導体素子をセラミック基板等の表面の粗い基板に接合する場合であっても、信頼性が高く、かつ、良好な接合を低コストで実現することができる半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
前記課題を解決し目的を達成するために、本発明の半導体装置の製造方法は次のように構成されている。
【００１３】
（１）半導体素子の端子を基板の接続電極に接合する半導体装置の製造方法において、上記接続電極に金属バルク材を超音波併用熱圧着する工程と、上記金属バルク材を、接触面が平坦なツールで加圧して平坦化する工程と、上記基板を加熱する工程と、上記基板に、上記端子にはんだ膜が形成された半導体素子をマウントし、上記はんだ膜を溶融して上記端子と上記接続電極とを接合する工程とを備えていることを特徴とする。
【００１４】
（２）半導体素子の端子を基板の接続電極に接合する半導体装置の製造方法において、上記接続電極に金錫系の金属バルク材を超音波併用熱圧着する工程と、上記金属バルク材を、接触面が平坦なツールで加圧して平坦化する工程と、上記基板を加熱する工程と、上記基板に、上記端子に錫系の金属膜が成形された半導体素子をマウントし、上記金属膜を溶融して上記端子と上記接続電極とを接合する工程とを備えていることを特徴とする。
【００１５】
（３）半導体素子の端子を基板の接続電極に接合する半導体装置の製造方法において、上記接続電極に金属バルク材を超音波併用熱圧着する工程と、上記金属バルク材を、接触面が平坦なツールで加圧して平坦化する工程と、上記基板に、上記端子に金属膜が形成された半導体素子を超音波振動を併用して熱圧着する工程とを備えていることを特徴とする。
【００１６】
（４）前記（１）〜（３）に記載された半導体装置の製造方法であって、上記平坦化する工程において、超音波振動を上記ツールの荷重方向に印加することを特徴とする。
【００１７】
（５）半導体素子を基板にダイマウントする半導体装置の製造方法において、上記基板に金属バルク材を超音波振動を併用して熱圧着する工程と、上記金属バルク材に、接合面にはんだ膜が形成された半導体素子をマウントする工程と、上記基板を加熱し、上記はんだ膜を溶融させると共に、上記半導体素子と上記基板とを金属接合することを特徴とする。
【００１８】
（６）半導体素子を基板にダイマウントする半導体装置の製造方法において、上記基板に金属バルク材を超音波併用熱圧着する工程と、上記基板を加熱する工程と、上記基板に、上記半導体素子をマウントし、上記金属バルク材を溶融させて接合させる工程を備えていることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、半導体素子をセラミック基板等の表面の粗い基板に接合する場合であっても、信頼性が高く、かつ、良好な接合を低コストで実現することが可能である。
【発明を実施するための最良の形態】
【００２０】
図１〜図３は、本発明の各実施の形態に適用されるＬＥＤ３０の一例を示す図であって、図１は平面図、図２は側面図、図３は底面図である。また、図４は、同様に各実施の形態に適用されるセラミック基板４０を示す平面図である。
【００２１】
ＬＥＤ３０は、ジャンクションダウン構造の両面電極ＬＥＤであり、Ｓｉ化合物により形成された四角錐台状のチップ本体３１を有している。ダイマウント面（図２中下側）のチップサイズは０．３ｍｍ角であり、その対面（図２中上側）は０．２ｍｍ角である。
【００２２】
チップ本体３１の上面３１ａには、ワイヤボンディングパッド３２が設けられ、下面３１ｂにはエピタキシャル層３３が形成され、その下面に端子電極３４が形成されている。端子電極３４は、バリアメタルの上にＮｉ膜が成膜されており、さらに接合のための金錫系のはんだ膜が２．０μｍの厚さで形成されている。
【００２３】
なお、はんだの這い上がりによる短絡不良を防ぐために、端子電極３４のサイズはチップ面積よりも小さく、例えば０．２ｍｍ角である。チップ本体３１の下面３１ｂの端子電極３４以外の領域は、ポリイミドによりパシベーション膜３５が成膜されている。
【００２４】
セラミック基板４０は、アルミナ材製の基材４１を備え、この基材４１上にはタングステンにより形成された配線４２が設けられている。基材４１のサイズは、例えば５．０ｍｍ角、厚さ０．３ｍｍである。配線４２のタングステン表面にはＮｉが５．０μｍの厚さで電解メッキされ、さらにＮｉ上に金が０．５μｍの厚さで電解メッキされている。さらに配線４２の一部には、接続電極４３が形成されている。その配線幅は、ＬＥＤ３０の端子電極３４よりも広く形成されており、例えば０．４ｍｍである。セラミック基板４０の基材４１は、焼成により成形されているため、接続電極４３の表面は粗く、Ｒｚで７．０μｍ前後である。
【００２５】
図５〜図１０は、本発明の第１の実施の形態に係るＬＥＤ製造方法を模式的に示す断面図、図１１は加熱プロファイルを示すグラフである。なお、金属バンプ（金属バルク材）を形成するための金属ワイヤに、純度９９．９９％でワイヤ径２５μｍの金ワイヤを使用した。また、フラックスには、ＲＭＡの活性力を有するロジン系フラックスを使用した。
【００２６】
最初に、セラミック基板４０を２５０℃に加熱し、金ワイヤの先端に形成したφ７０μｍの金ボールを、キャピラリを用いて、０．６Ｎの荷重で加圧し、振幅１．０μｍの超音波振動を３０ｍｓ印加する。これにより、接続電極４３上に金バンプ（金属バルク材）５０が接合される（図５）。キャピラリはアルミナセラミック製のものを使用する。金バンプを形成する変わりに、ウェッジボンディングにより、接続電極４３に金属（金属バルク材）を供給してもよい。
【００２７】
次に、セラミック基板４０を２００℃に加熱し、平面粗さＲａ０．１μｍ、平面度１．０μｍの平坦化ツール６０を１バンプあたり１０Ｎの荷重で押し付け、２５０μｍφのフラット面を形成する（図６）。平坦化ツール６０は例えば超硬合金Ｄ３０で成形され、先端は気相成長させた人工ダイヤでコートされている。
【００２８】
平坦化ツール６０で押し付けることにより、接続電極４３表面にメッキされたＮｉも変形し、直径２５０μｍのフラット面の形成が可能になる。また、平坦化ツール６０に振幅２．０μｍの超音波振動を印加して、金バンプ５０を平坦化することにより、押し広げられた金バンプ５０が接続電極４３にメッキされた金と固相拡散し、より良好な接合の確保が可能となる。
【００２９】
さらに、超音波の印加を平坦化ツール６０の荷重印加方向に印加することにより、金バンプ５０を同心円上に押し広げることができる。振幅を荷重方向に対して直交する方向に印加する場合には、振幅方向に金バンプ５０が押し広げられ、フラット面が楕円形になる。この対策として、平坦化工程を２回に分け、セラミック基板４０の面方向であって、互いに直交する２方向に超音波を印加することにより、真円に近い平坦化面を形成することが可能である。
【００３０】
平坦化した後、金バンプ５０上にディスペンスによりフラックス５１を供給し（図７）、ＬＥＤ３０を０．５Ｎの荷重でマウントする（図８）。ＬＥＤ３０をマウント後、セラミック基板４０をリフロー炉に通して、端子電極３４に形成された金錫はんだ膜を溶融させ、はんだ接合する（図９）。加熱プロファイルは、例えば図１１に示すように、室温から３００℃まで６０秒で一定速度昇温した後、冷却する。リフローの後、イソプロピルアルコールにサンプルを浸漬し、３８ｋＨｚの超音波を１５分間印加して、フラックス５１の残渣の洗浄を行い、ダイマウント工程を完了する（図１０）。
【００３１】
上述したように、本第１の実施の形態に係る半導体装置の製造方法によれば、ＬＥＤ３０を表面が粗いセラミック基板４０に実装する場合において、ＬＥＤ３０側の端子電極３４に厚くはんだ膜を形成できない場合であっても金バンプ５０等により十分、かつ、気泡の無い金属バルク材を供給することで、セラミック基板４０の粗さを緩和でき、リフロー溶融の際にボイドの発生等による接合不良を防止することができる。
【００３２】
なお、金バンプ５０の平坦化後にフラックス５１を供給せず、セラミック基板４０を端子電極３４の金錫系はんだ膜の融点よりも高い温度に加熱し、Ｎ２９５％＋Ｈ２５％の還元雰囲気下で半導体素子３０をセラミック基板４０にマウントするようにしてもよい。この場合も、良好なはんだ接合を実施するこがも可能である。
【００３３】
図１２〜図１５は、本発明の第２の実施の形態に係る半導体装置の製造方法を模式的に示す断面図である。本実施の形態においては、上述した平坦膜状の金属バルク材を形成する際に金バンプ５０の代わりに金属膜５２を用いている（図１２）。金属膜５２は純度９９．９９％で端子電極３４よりも１辺が５０μｍ大きい２５０μｍ角、１０μｍ厚さに形成されている。金薄膜５２を加熱した接続電極４３にマウントし、平坦化ツール６０を使用して、超音波を印加しながら加圧する（図１３）。平坦化した後、金薄膜５２上にディスペンスによりフラックス５１を供給し、ＬＥＤ３０を０．５Ｎの荷重でマウントする（図１４）。ＬＥＤ３０をマウント後、セラミック基板４０をリフロー炉に通して、端子電極３４に形成された金錫はんだ膜を溶融させ、はんだ接合する。リフローの後、イソプロピルアルコールにサンプルを浸漬し、３８ｋＨｚの超音波を１５分間印加して、フラックス５１の残渣の洗浄を行い、ダイマウント工程を完了する（図１５）。
【００３４】
本第２の実施の形態における半導体装置の製造方法においても、上述した第１の実施の形態である半導体装置の製造方法と同様に良好なはんだ接合可能な金属平坦化膜を形成することが可能である。
【００３５】
図１６〜図１８は、本発明の第３の実施の形態に係る半導体装置の製造方法を模式的に示す断面図である。なお、ＬＥＤ３０の端子電極３４には錫系のはんだ膜が形成されている。
【００３６】
本実施の形態においては、接続電極４３上に金錫共晶合金バンプ５３を形成する（図１６）。次に、金錫共晶合金バンプ５３上にフラックス５１を滴下し（図１７）、接続電極４３に端子電極３４を位置合わせしてＬＥＤ３０をマウントする。次に、リフロー炉で加熱し、金錫共晶合金バンプ５３及び端子電極３４上の錫系のはんだ膜を溶融させてはんだ接合をする（図１８）。これははんだ材内部の錫の割合を十分に多くすることで、液相から固相となるまで時間を長くし、気泡が抜けやすいようにするためである。したがって、気泡の少ないはんだ接合が可能になる。最後にフラックス残渣を洗浄し、チップと基板のはんだ接合を完了する。
【００３７】
また、本実施の形態によれば、接続電極４３に形成した金錫共晶合金バンプ５３を溶融させることができるので、端子電極３４にはんだ以外の金属、例えばＡｕ、Ｎｉなどの金属膜を成膜した場合であっても良好なはんだ接合を行うことができる。
【００３８】
なお、上述した工程においては、金錫共晶合金バンプ５３を平坦化していないが、第１の実施の形態と同様に平坦化ツール６０を用いて、金錫共晶合金バンプ５３を平坦化してもよい。これにより、ＬＥＤ３０をマウントする際に接続電極４３が受けるダメージを軽減することが可能である。
【００３９】
図１９〜図２１は、本発明の第４の実施の形態に係る半導体装置の製造方法を模式的に示す断面図である。なお、ＬＥＤ３０の端子電極３４にはスパッタ若しくは蒸着により、０．１μｍ厚さで金膜が形成されている。
【００４０】
本製造方法では、上述した第１の実施の形態に係る半導体の製造方法と同様に、金バンプ５０を形成し（図１９）、金バンプ５０を平坦化した後（図２０）、２００℃に加熱した基板上にＬＥＤ３０をボンディングツール６１で吸着し、振幅１．０μｍの超音波振動を印加しながら４Ｎの荷重をかけて３０ｍｓ間加圧する（図２１）。これにより、端子電極３４の金膜と金バンプ５０とにおいて、金と金の固相拡散が行われ、良好な接合を確保することができる。なお、ボンディングツール６１は、平坦化ツール６０と同様に、超硬合金Ｄ３０で作製し、先端は気相成長させた人工ダイヤでコートされている。
【００４１】
本第４の実施の形態における半導体装置の製造方法においても、上述した第１の実施の形態である半導体装置の製造方法と同様に良好なはんだ接合可能な金属平坦化膜を形成することが可能である。
【００４２】
なお、上述した各実施の形態では、半導体素子の端子を基板の接続電極に接合する場合について説明したが、単に半導体素子を基板上に接着するためのいわゆるダイボンディングにも適用可能である。
【００４３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の各実施の形態に用いられる半導体発光素子を示す平面図。
【図２】同半導体発光素子を示す側面図。
【図３】同半導体発光素子を示す底面図。
【図４】同実施の形態に用いられるセラミック基板を示す平面図。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法の工程を模式的に示す断面図。
【図６】同工程を模式的に示す断面図。
【図７】同工程を模式的に示す断面図。
【図８】同工程を模式的に示す断面図。
【図９】同工程を模式的に示す断面図。
【図１０】同工程を模式的に示す断面図。
【図１１】同工程でのリフロー加熱プロファイルを示すグラフ。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造方法の工程を模式的に示す断面図。
【図１３】同工程を模式的に示す断面図。
【図１４】同工程を模式的に示す断面図。
【図１５】同工程を模式的に示す断面図。
【図１６】本発明の第３の実施の形態に係る半導体装置の製造方法の工程を模式的に示す断面図。
【図１７】同工程を模式的に示す断面図。
【図１８】同工程を模式的に示す断面図。
【図１９】本発明の第４の実施の形態に係る半導体装置の製造方法の工程を模式的に示す断面図。
【図２０】同工程を模式的に示す断面図。
【図２１】同工程を模式的に示す断面図。
【図２２】従来例に係る複数のＬＥＤチップを１つのパッケージ内に実装した新規パッケージの半導体装置の斜視図。
【図２３】従来例に係る電極表面が粗いセラミック基板を使用した半導体装置の構成図。
【図２４】従来例に係る接合部に気泡が入った半導体装置の構成図。
【符号の説明】
【００４５】
３０…ＬＥＤ、３４…端子電極、４０…セラミック基板、４３…接続電極、５０…金バンプ、５１…フラックス、５２…金属膜、５３…金錫共晶合金バンプ、６０…平坦化ツール、６１…ボンディングツール。
【図１】
2006286666.tif 000003
【図２】
2006286666.tif 000004
【図３】
2006286666.tif 000005
【図４】
2006286666.tif 000006
【図５】
2006286666.tif 000007
【図６】
2006286666.tif 000008
【図７】
2006286666.tif 000009
【図８】
2006286666.tif 000010
【図９】
2006286666.tif 000011
【図１０】
2006286666.tif 000012
【図１１】
2006286666.tif 000013
【図１２】
2006286666.tif 000014
【図１３】
2006286666.tif 000015
【図１４】
2006286666.tif 000016
【図１５】
2006286666.tif 000017
【図１６】
2006286666.tif 000018
【図１７】
2006286666.tif 000019
【図１８】
2006286666.tif 000020
【図１９】
2006286666.tif 000021
【図２０】
2006286666.tif 000022
【図２１】
2006286666.tif 000023
【図２２】
2006286666.tif 000024
【図２３】
2006286666.tif 000025
【図２４】
2006286666.tif 000026