(57)【要約】【課題】チップサイズパッケージを用いた半導体に関して、チップサイズパッケージの製造工数を増やさず、半導体の電気特性に影響を及ぼさず、半導体チップの方向認識を可能にして、半導体チップ面積を低減し、小型で軽量にする。【解決手段】他のはんだボール９の寸法と異なるように形成されたはんだボール１０を形成することにより、半導体チップ１の方向認識を可能にし、また、直流電圧を与える端子を、他のはんだボール９の寸法と異なるように形成されたはんだボール１０に割り当てることにより、半導体の電気特性に影響を及ぼさない。また、他のはんだボール９の寸法と異なるはんだボール１０を複数備えることによって、チップの方向認識が可能となり、半導体の電気特性に影響を及ぼさず、チップサイズパッケージの製造工数を増やすことなく、半導体チップ１の面積を低減して、半導体を小型で軽量にすることができる。【選択図】図１
2006237470.tif 000002
【特許請求の範囲】
【請求項１】
複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部端子と複数のはんだボールを備えた半導体装置において、前記複数のはんだボールの内、一部のはんだボールの寸法が、それら以外のはんだボールの寸法と異なることを特徴とする半導体装置。
【請求項２】
複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部端子と複数のはんだボールを備えた半導体装置において、前記複数のはんだボールの内、一部のはんだボールの形状が、それら以外のはんだボールの形状と異なることを特徴とする半導体装置。
【請求項３】
複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部端子と複数のはんだボールを備えた半導体装置において、前記複数のはんだボールの内、一部のはんだボール間の間隔が、それら以外のはんだボールの列の間隔と異なることを特徴とする半導体装置。
【請求項４】
複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部端子と複数のはんだボールを備えた半導体装置において、前記複数のはんだボールの内、一部のはんだボールの列の間隔が、それら以外のはんだボールの列の間隔と異なることを特徴とする半導体装置。
【請求項５】
複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部端子と複数のはんだボールを備えた半導体装置において、前記複数のはんだボールの内、一部のはんだボールとはんだボールが結合していることを特徴とする半導体装置。
【請求項６】
複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部端子と複数のはんだボールを備えた半導体装置において、前記複数のはんだボール以外に、複数のダミーのはんだボールを備えていることを特徴とする半導体装置。
【請求項７】
複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部端子と複数のはんだボールを備えた半導体装置において、すべてのはんだボールがある一定方向に偏って配列されていることを特徴とする半導体装置。
【請求項８】
前記メタルとしてアルミニウムを用いることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項９】
前記メタルとして銅を用いることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１０】
前記メタルとして金を用いることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１１】
前記樹脂としてエポキシ樹脂を用いることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１２】
前記樹脂としてポリイミド樹脂を用いることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１３】
前記絶縁層にエポキシ樹脂を用いることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１４】
前記絶縁層にポリイミド樹脂を用いることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１５】
前記はんだボールの代わりにはんだバンプであることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１６】
パッケージがＣＳＰ（Chip Size Package）であることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１７】
パッケージがＢＧＡ（Ball Grid Array）であることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１８】
パッケージがＢＯＣ（Board On Chip）であることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項１９】
パッケージがＬＧＡ（Land Grid Array）であることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項２０】
パッケージがＳＯＮ（Small Outline Non-leaded package）であることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項２１】
パッケージがＱＦＮ（Quad Flat Non-leaded package）であることを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型化，軽量化，低コスト化を実現するチップサイズパッケージを用いた半導体装置に関するものである。
【背景技術】
【０００２】
近年、市場が拡大している携帯型情報機器分野では、小型化，軽量化が進んでいる。そのため、半導体チップも、小型化，軽量化が要望されており、半導体パッケージが占める実装面積を縮小することが課題となっている。
【０００３】
この課題を解決するために、半導体チップと同じサイズのパッケージを作ることが可能であるチップサイズパッケージが用いられている。
【０００４】
しかしながら、チップサイズパッケージは同じ寸法の端子が等間隔で配置されており（特許文献１参照）、半導体ユーザにおいて、チップサイズパッケージの半導体をオートメーションで実装するとき、半導体チップの方向認識ができず、半導体を実装することができないという課題を有している。
【０００５】
そのため、半導体チップの最外周の端子を１個以上抜くことによって、半導体チップの方向認識を可能にして、半導体を実装している。
【０００６】
以下、図８〜図１０を参照しながら、従来の半導体装置について説明する。
【０００７】
図８は従来のチップサイズパッケージを用いた半導体装置の断面図、図９（ａ）は従来のチップサイズパッケージを用いた半導体装置の斜視図、図９（ｂ）は平面図、図９（ｃ）は側面図、図１０（ａ）は半導体チップの方向認識を可能にした従来のチップサイズパッケージを用いた半導体装置の平面図、図１０（ｂ）は側面図である。
【０００８】
図８において、１は、シリコンチップからなり、集積回路とその集積回路に接続されたメタルパッド３を備えた半導体チップ（半導体素子）、２は半導体チップ１を覆う保護層、３は半導体素子１の電極となるメタルパッド、４は半導体チップ１とメタル配線５を絶縁する絶縁層、５は半導体チップ１上のメタルパッド３とポスト電極７を接続するメタル配線、６は半導体チップ１，メタル配線５などを覆い封止する封止樹脂、７は、メタル配線５から垂直に電極を取り出し、はんだボール９を支えるポスト電極、８はポスト電極７とはんだボール９を接続して固定する外部電極、９は基板に半導体を実装するはんだボールであり、図１０（ａ）において、１７は半導体チップの方向を認識するために設けられた端子スペースである。
【０００９】
ウェハに集積回路やメタルパッド３を形成し、メタルパッド３に接続されるメタル配線５やポスト電極７をウェハに形成し、ウェハの表面及びポスト電極７を樹脂で封止し、外部電極８にはんだボール９を付け、リフローを行い、ウェハをダイシングして個々の半導体チップ１を含むチップサイズパッケージの半導体を製造している。
【００１０】
本来では、半導体チップ１のメタルパッド３の端子数と同じ個数のはんだボール９の端子数で製造されるのであるが、実際には、チップサイズパッケージの最外周に端子スペースを設けてチップサイズパッケージを製造している。それは、半導体ユーザにおいて、チップサイズパッケージの半導体をオートメーションで実装するとき、端子スペースの位置で半導体チップ１の方向を認識させているためである。しかし、その端子スペースを設けることによって、必要以上の半導体チップ１の面積を確保しなければならず、小型化，軽量化，低コスト化が妨げられている。
【００１１】
例えば、端子数が１５ピンの半導体チップをチップサイズパッケージに組み込むとき、図１０（ａ）に示すように端子スペース１７を設けて製造されている。しかしながら、端子数が１５ピンの半導体チップであるチップサイズパッケージは、本来では、図９に示すようなはんだボール９の端子数，端子配列にすれば、半導体チップ１の面積が小さく製造できるが、半導体チップ１の方向を認識するため、図１０は端子スペース１７が必要となる分、半導体チップ１の面積が図９の半導体チップ１の面積に比べて、２０％大きくなっている。
【特許文献１】特開２００１−１１８８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したように、従来技術では、半導体チップの方向を認識するための端子スペースを設けているために、半導体チップの面積が大きくなり、小型化，軽量化が妨げられるという問題が生じる。
【００１３】
本発明は、前記従来技術の課題を解決し、チップサイズパッケージの製造工数を増やさず、半導体の電気特性に影響を及ぼさず、半導体チップの方向認識が可能になり、また半導体チップの面積を低減し、小型で軽量にすることを目的とする。
【課題を解決するための手段】
【００１４】
前記目的を達成するため、本発明に係る半導体装置は、複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部電極と複数のはんだボールを備えているが、前記複数のはんだボールの内、一部のはんだボールと異なる寸法のはんだボールを複数備えている。
【００１５】
本発明に係る半導体装置によれば、直流電圧を与える端子を、その他のはんだボールと異なる寸法のはんだボールの端子に割り当てることによって、半導体の電気特性に影響を及ぼさず、また、ポスト電極と外部電極の径を変えて、その他のはんだボールと異なる寸法のはんだボールを形成することによって、チップサイズパッケージの製造工数を増やすことなく、半導体チップの方向認識が可能になり、また、必要最小のはんだボールの端子数になり、必要以上の半導体チップの面積をとらないことによって、半導体チップの面積が低減されるので、小型で軽量にすることができる。
【００１６】
あるいは、本発明に係る半導体装置は、複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部電極と複数のはんだボールを備えているが、前記複数のはんだボールの内、一部のはんだボールと異なる形状のはんだボールを複数備えている。
【００１７】
本発明に係る半導体装置によれば、直流電圧を与える端子を、その他のはんだボールと異なる形状のはんだボールの端子に割り当てることによって、半導体の電気特性に影響を及ぼさず、また、ポスト電極と外部電極の形状を変えて、その他のはんだボールと異なる形状のはんだボールを形成することによって、チップサイズパッケージの製造工数を増やすことなく、半導体チップの方向認識が可能になり、また、必要最小のはんだボールの端子数になり、必要以上の半導体チップの面積をとらないことによって、半導体チップの面積が低減されるので、小型で軽量にすることができる。
【００１８】
あるいは、本発明に係る半導体装置は、複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部電極と複数のはんだボールを備えているが、前記複数のはんだボールの内、一部のはんだボールの列と異なる間隔のはんだボールを複数備えている。
【００１９】
本発明に係る半導体装置によれば、直流電圧を与える端子を、その他のはんだボールの列と異なる間隔のはんだボールの端子に割り当てることによって、半導体の電気特性に影響を及ぼさず、また、ポスト電極と外部電極間のメタル配線の長さを変えて、その他のはんだボールの列とはんだボールとの間隔を変えることによって、チップサイズパッケージの製造工数を増やすことなく、半導体チップの方向認識が可能になり、また、必要最小のはんだボールの端子数になり、必要以上の半導体チップの面積をとらないことによって、半導体チップの面積が低減されるので、小型で軽量にすることができる。
【００２０】
あるいは、本発明に係る半導体装置は、複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部電極と複数のはんだボールを備えているが、前記複数のはんだボールの列の内、一部のはんだボールの列と異なる間隔のはんだボールの列を複数備えている。
【００２１】
本発明に係る半導体装置によると、直流電圧を与える端子を、その他のはんだボールの列と異なる間隔のはんだボールの列の端子に割り当てることによって、半導体の電気特性に影響を及ぼさず、また、ポスト電極と外部電極間のメタル配線の長さを変えて、その他のはんだボールの列とはんだボールの列の間隔を変えることによって、チップサイズパッケージの製造工数を増やすことなく、半導体チップの方向認識が可能になり、また、必要最小のはんだボールの端子数になり、必要以上の半導体チップの面積をとらないことによって、半導体チップの面積が低減されるので、小型で軽量にすることができる。
【００２２】
あるいは、本発明に係る半導体装置は、複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部電極と複数のはんだボールを備えているが、前記複数のはんだボールの内、一部のはんだボールと結合しているはんだボールを複数備えている。
【００２３】
本発明に係る半導体装置によると、例えば、半導体チップ内では分離しているＧＮＤ端子をポスト電極まで分離して、外部電極及びはんだボールを結合させることによって、半導体の電気特性に影響を及ぼさず、チップサイズパッケージの製造工数を増やすことなく、また、結合したはんだボールを設けることによって、半導体チップの方向認識が可能になり、また、必要最小のはんだボールの端子数になり、必要以上の半導体チップの面積をとらないことによって、半導体チップの面積が低減されるので、小型で軽量にすることができる。
【００２４】
あるいは、本発明に係る半導体装置は、複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部電極と複数のはんだボールを備えているが、前記複数のはんだボール以外にダミーのはんだボールを複数備えている。
【００２５】
本発明に係る半導体装置によれば、メタルパッドに接続していないダミーのはんだボールを小さく形成し、メタルパッドに接続しているはんだボールの列の間に設けることによって、半導体の電気特性に影響を及ぼさず、チップサイズパッケージの製造工数を増やすことなく、半導体チップの方向認識が可能になり、また、必要最小のはんだボールの端子数になり、必要以上の半導体チップの面積をとらないことによって、半導体チップの面積が低減されるので、小型で軽量にすることができる。
【００２６】
あるいは、本発明に係る半導体装置は、複数のメタルパッドを有する半導体チップと、前記複数のメタルパッドに接続された複数のポスト電極と、前記半導体チップ及び前記ポスト電極を覆う樹脂層と、前記ポスト電極に電気的に接続されるように前記樹脂層の表面に配置された外部電極と複数のはんだボールを備えているが、前記すべてのはんだボールの位置を全体的にずらして、ある一定方向に偏って配置されている。
【００２７】
本発明に係る半導体装置によれば、外部電極及びはんだボールの位置を全体的にずらして、ある一定方向に偏って配置することによって、半導体の電気特性に影響を及ぼさず、チップサイズパッケージの製造工数を増やすことなく、半導体チップの方向認識が可能になり、また、必要最小のはんだボールの端子数になり、必要以上の半導体チップの面積をとらないことによって、半導体チップの面積が低減されるので、小型で軽量にすることができる。
【発明の効果】
【００２８】
本発明に係る半導体装置によれば、チップサイズパッケージの製造工数を増やさず、かつ半導体の電気特性に影響を及ぼさず、半導体チップの方向認識が可能になり、また半導体チップの面積を低減し、小型で軽量にすることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。なお、本実施形態の半導体装置の基本構成は図８にて説明した構成と同様なものである。
【００３０】
（第１の実施形態）
図１（ａ）は本発明の第１の実施形態に係るチップサイズパッケージを用いた半導体装置の平面図、図１（ｂ）は側面図である。
【００３１】
図１（ａ），（ｂ）において、１は半導体チップ（半導体素子）、６は封止樹脂、９ははんだボールであり、１０は他のはんだボール９の寸法と異なるように作られたはんだボールである。
【００３２】
第１の実施形態によると、他のはんだボール９の寸法と異なるように形成されたはんだボール１０があるため、半導体チップ１の方向認識が可能になり、また、直流電圧を与える端子を他のはんだボール９の寸法と異なるように形成されたはんだボール１０に割り当てるので、半導体の電気特性に影響を及ぼさない。
【００３３】
また、ポスト電極と外部電極の径を変えて、はんだボールの寸法を変えているだけなので、チップサイズパッケージの製造工数を増やすことなく、また、必要最小のはんだボール９の端子数になり、必要以上の半導体チップ１の面積をとらず、半導体チップ１の面積が低減されるので、小型で軽量にすることができる。
【００３４】
（第２の実施形態）
図２（ａ）は本発明の第２の実施形態に係るチップサイズパッケージを用いた半導体装置の平面図、図２（ｂ）は側面図である。
【００３５】
図２（ａ），（ｂ）において、１は半導体チップ（半導体素子）、６は封止樹脂、９ははんだボールであり、１１は他のはんだボール９の形状と異なるように形成されたはんだボールである。
【００３６】
第２の実施形態によると、他のはんだボール９の形状と異なるように形成されたはんだボール１１があるため、半導体チップ１の方向認識が可能になり、また、直流電圧を与える端子を他のはんだボール９の形状と異なるように作られたはんだボール１１に割り当てるので、半導体の電気特性に影響を及ぼさない。
【００３７】
また、ポスト電極と外部電極の形状を変えて、はんだボール９の形状を変えているだけなので、チップサイズパッケージの製造工数を増やすことなく、また、必要最小のはんだボール９の端子数になり、必要以上の半導体チップ１の面積をとらず、半導体チップ１の面積が低減されるので、小型で軽量にすることができる。
【００３８】
（第３の実施形態）
図３（ａ）は本発明の第３の実施形態に係るチップサイズパッケージを用いた半導体装置の平面図、図３（ｂ）は側面図である。
【００３９】
図３（ａ），（ｂ）において、１は半導体チップ（半導体素子）、６は封止樹脂、９ははんだボールであり、１２は他のはんだボール９の列と異なる間隔で作られたはんだボールである。
【００４０】
第３の実施形態によると、他のはんだボール９の列と異なる間隔で作られたはんだボール１２があるため、半導体チップ１の方向認識が可能になり、ポスト電極あるいは外部電極の位置を変えているだけなので、半導体の電気特性に影響を及ぼさず、チップサイズパッケージの製造工数を増やすことなく、また、必要最小のはんだボール９の端子数であり、必要以上の半導体チップ１の面積をとらず、半導体チップ１の面積が低減されるので、小型で軽量にすることができる。
【００４１】
（第４の実施形態）
図４（ａ）は本発明の第４の実施形態に係るチップサイズパッケージを用いた半導体装置の平面図であり、図４（ｂ）は側面図である。
【００４２】
図４（ａ），（ｂ）において、１は半導体チップ（半導体素子）、６は封止樹脂、９ははんだボールであり、１３は他のはんだボール９の列と異なる間隔で形成されたはんだボールの列である。
【００４３】
第４の実施形態によると、他のはんだボール９の列と異なる間隔で形成されたはんだボールの列１３があるため、半導体チップ１の方向認識が可能になり、ポスト電極あるいは外部電極の位置を変えているだけなので、半導体の電気特性に影響を及ぼさず、チップサイズパッケージの製造工数を増やすことなく、また、必要最小のはんだボール９の端子数であり、必要以上の半導体チップ１の面積をとらず、半導体チップ１の面積が低減されるので、小型で軽量にすることができる。
【００４４】
（第５の実施形態）
図５（ａ）は本発明の第５の実施形態に係るチップサイズパッケージを用いた半導体装置の平面図、図５（ｂ）は側面図である。
【００４５】
図５（ａ），（ｂ）において、１は半導体チップ（半導体素子）、６は封止樹脂、９ははんだボールであり、１４は結合しても電気特性に影響がない端子どうしで結合したはんだボールである。
【００４６】
第５の実施形態によると、結合したはんだボール１４があるため、半導体チップ１の方向認識が可能になり、また、半導体チップ１内では分離している端子をポスト電極まで分離して、外部電極及びはんだボール９を結合させているので、半導体の電気特性に影響を及ぼさず、また、外部電極を結合して、はんだボール９を付着し、リフローしているだけなので、チップサイズパッケージの製造工数を増やすことなく、また、必要最小のはんだボール９の端子数になり、必要以上の半導体チップ１の面積をとらず、半導体チップ１の面積が低減されるので、小型で軽量にすることができる。
【００４７】
また、結合しても電気特性に影響がない端子どうしで結合したはんだボール１４をＧＮＤ端子に割り当てると、従来のチップサイズパッケージでは、ポスト電極を通じてＧＮＤをとるため、他のパッケージに比べてＧＮＤが弱いという問題を有していたが、第５の実施形態をとることによって、ポスト電極やはんだボールを大きくとっているので、ＧＮＤを強くすることができる。
【００４８】
（第６の実施形態）
図６（ａ）は本発明の第６の実施形態に係るチップサイズパッケージを用いた半導体装置の平面図、図６（ｂ）は側面図である。
【００４９】
図６（ａ），（ｂ）において、１は半導体チップ（半導体素子）、６は封止樹脂、９ははんだボールであり、１５は半導体チップ１の方向を認識するために配置されたダミーのはんだボールである。
【００５０】
第６の実施形態によると、ダミーのはんだボール１５があるため、半導体チップ１の方向認識が可能になり、また、メタルパッドに接続していないダミーのはんだボール１５を小さく形成し、他のメタルパッドに接続しているはんだボール９の列の間に設けているので、半導体の電気特性に影響を及ぼさず、また、外部電極を別個に形成し、はんだボール９を付着し、リフローしているだけなので、チップサイズパッケージの製造工数を増やすことなく、また、必要最小のはんだボール９の端子数になり、必要以上の半導体チップ１の面積をとらず、半導体チップ１の面積が低減されるので、小型で軽量にすることができる。
【００５１】
また、従来のチップサイズパッケージでは、端子スペースがあったり、等間隔で端子が並んでいなかったりしたので、実装強度が弱いという問題を有していたが、第６の実施形態をとることによって、同じ寸法の端子が等間隔で配列され、高密度な実装が可能になるので、実装強度を強くすることができる。
【００５２】
（第７の実施形態）
図７（ａ）は本発明の第７の実施形態に係るチップサイズパッケージを用いた半導体装置の平面図であり、図７（ｂ）は側面図である。
【００５３】
図７（ａ），（ｂ）において、１は半導体チップ（半導体素子）、６は封止樹脂、９ははんだボールであり、１６はある一定方向に偏って配置されたはんだボール（本例では図において全部が右側に偏位している）である。
【００５４】
第７の実施形態によると、ある一定方向に偏って配置されたはんだボール１６があるため、半導体チップ１の方向認識が可能になり、ポスト電極あるいは外部電極の位置を変えているだけなので、半導体の電気特性に影響を及ぼさず、チップサイズパッケージの製造工数を増やすことなく、また、必要最小のはんだボール９の端子数であり、必要以上の半導体チップ１の面積をとらず、半導体チップ１の面積が低減されるので、小型で軽量にすることができる。
【００５５】
また、従来のチップサイズパッケージでは、端子スペースがあったり、等間隔で端子が並んでいなかったりしたので、はんだボールをマウントする製造工程で、はんだボールの実装配列を変えるための工数が発生したり、端子スペースを空ける分、はんだボールのマウント時間のロスが発生するという問題を有していたが、第７の実施形態をとることによって、同じ寸法の端子が等間隔で配列されているので、はんだボールをマウントする製造工程の一括処理が可能になり、製造工数の低減ができる。
【産業上の利用可能性】
【００５６】
本発明に係る半導体装置は、特に半導体チップの方向認識が必要なチップサイズパッケージの半導体に有用である。
【図面の簡単な説明】
【００５７】
【図１】（ａ）は本発明の第１の実施形態に係る、端子側から見たチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【図２】（ａ）は本発明の第２の実施形態に係る、端子側から見たチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【図３】（ａ）は本発明の第３の実施形態に係る、端子側から見たチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【図４】（ａ）は本発明の第４の実施形態に係る、端子側から見たチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【図５】（ａ）は本発明の第５の実施形態に係る、端子側から見たチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【図６】（ａ）は本発明の第６の実施形態に係る、端子側から見たチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【図７】（ａ）は本発明の第７の実施形態に係る、端子側から見たチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【図８】従来のチップサイズパッケージを用いた半導体装置を示す断面図
【図９】（ａ）は従来のチップサイズパッケージを用いた半導体装置を示す斜視図、（ｂ）は平面図、（ｃ）は側面図
【図１０】（ａ）は半導体チップの方向認識を可能にした従来のチップサイズパッケージを用いた半導体装置を示す平面図、（ｂ）は側面図
【符号の説明】
【００５８】
１  半導体チップ（半導体素子）
２  保護層
３  メタルパッド
４  絶縁層
５  メタル配線
６  封止樹脂
７  ポスト電極
８  外部電極
９  はんだボール
１０  異なる寸法で形成されたはんだボール
１１  異なる形状で形成されはんだボール
１２  異なる間隔で形成されたはんだボール
１３  異なる間隔で形成されたはんだボールの列
１４  結合したはんだボール
１５  ダミーのはんだボール
１６  ある一定方向に偏って配置されたはんだボール
１７  端子スペース
【図１】
2006237470.tif 000003
【図２】
2006237470.tif 000004
【図３】
2006237470.tif 000005
【図４】
2006237470.tif 000006
【図５】
2006237470.tif 000007
【図６】
2006237470.tif 000008
【図７】
2006237470.tif 000009
【図８】
2006237470.tif 000010
【図９】
2006237470.tif 000011
【図１０】
2006237470.tif 000012