(57)【要約】【課題】絶縁性に優れたノンドープの半導体層を実現し、更には、チャネル中を移動するキャリアの移動度と素子の耐圧性とが共に高い半導体デバイスを実現すること。【解決手段】ＡｌＮから成る核形成層が供する結晶成長面上に成長温度が１１５０℃で、Ｖ／III 比が１４７３の結晶成長条件下で、（ｅ）６５９Å／ｍｉｎ，（ｆ）８２７Å／ｍｉｎ，（ｇ）９６８Å／ｍｉｎの各結晶成長速度毎にノンドープの高抵抗半導体層を積層して、それぞれのリーク電流を測定した。図５−Ａのグラフは、この時の高抵抗半導体層の結晶成長速度（（ｅ）〜（ｇ））と、印加電圧４０Ｖに対する各リーク電流との関係を示している。この結果より、ノンドープのＧａＮ層から高抵抗半導体層を形成する場合、リーク電流を１×１０-8〔Ａ〕以下に抑えるためには、結晶成長速度を約６５〔ｎｍ／ｍｉｎ〕以上にすると良いことが判る。【選択図】図５−Ａ
2006004976.tif 000002
【特許請求の範囲】
【請求項１】
Ａｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から成る半導体の結晶成長面に、高抵抗半導体層Ａを結晶成長させる方法であって、
前記高抵抗半導体層Ａは、
ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から成り、
少なくとも前記高抵抗半導体層Ａの結晶成長初期段階において、
前記高抵抗半導体層Ａの結晶成長温度は、
１１２０℃以上、１１６０℃以下である
ことを特徴とする半導体の結晶成長方法。
【請求項２】
少なくとも前記高抵抗半導体層Ａの結晶成長初期段階において、
前記高抵抗半導体層Ａの結晶成長速度は、
６５ｎｍ／ｍｉｎ以上である
ことを特徴とする請求項１に記載の半導体の結晶成長方法。
【請求項３】
前記高抵抗半導体層Ａは、
ノンドープのＧａＮ結晶から成る
ことを特徴とする請求項１または請求項２に記載の半導体の結晶成長方法。
【請求項４】
少なくとも前記高抵抗半導体層Ａの結晶成長初期段階において、
前記高抵抗半導体層Ａの結晶成長速度は、
１００ｎｍ／ｍｉｎ以下である
ことを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体の結晶成長方法。
【請求項５】
少なくとも前記高抵抗半導体層Ａの結晶成長初期段階において、
前記高抵抗半導体層Ａの結晶成長速度は、
７０ｎｍ／ｍｉｎ以上、９０ｎｍ／ｍｉｎ以下である
ことを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体の結晶成長方法。
【請求項６】
少なくとも前記高抵抗半導体層Ａの結晶成長初期段階において、
前記高抵抗半導体層Ａの結晶成長温度は、
１１３０℃以上、１１５０℃以下である
ことを特徴とする請求項１乃至請求項５の何れか１項に記載の半導体の結晶成長方法。
【請求項７】
少なくとも前記高抵抗半導体層Ａの結晶成長初期段階において、
前記高抵抗半導体層Ａの結晶成長工程において、反応室内に供給する結晶材料ガスのＶ／III 比は、
１４００以上、１５５０以下である
ことを特徴とする請求項１乃至請求項６の何れか１項に記載の半導体の結晶成長方法。
【請求項８】
ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から成る III族窒化物系化合物半導体であって、
請求項１乃至請求項７の何れか１項に記載の半導体の結晶成長方法によって得られ、
１×１０8 Ωｃｍ以上の抵抗率を有する
ことを特徴とする III族窒化物系化合物半導体。
【請求項９】
結晶成長基板上に III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、前記バッファ層の前記バリア層に対する界面側にチャネルが形成される電界効果トランジスタにおいて、
前記バッファ層の少なくとも一部分は、
ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から形成された、抵抗率が１×１０8 Ωｃｍ以上の高抵抗半導体層Ａを用いて形成されている
ことを特徴とする電界効果トランジスタ。
【請求項１０】
結晶成長基板上に III族窒化物系化合物半導体より成る複数の半導体層を積層することにより形成される半導体デバイスにおいて、
電流漏れを阻止又は抑制する高抵抗層を有し、
前記高抵抗層は、
ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から形成された、抵抗率が１×１０8 Ωｃｍ以上の高抵抗半導体層Ａを用いて形成されている
ことを特徴とする半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い絶縁性を示す半導体の結晶成長方法と、その半導体を用いて構成される半導体デバイスに関する。
本発明は、例えば電界効果トランジスタの製造などに大いに有用なものである。
【背景技術】
【０００２】
従来の電界効果トランジスタとしては、例えば、ノンドープのＧａＮ層をチャネル層として導入したＨＥＭＴなどの半導体デバイスが開発されているが、これらの従来のデバイスでは、核形成層（即ち、格子定数差緩和層）の上側の界面近傍に短絡経路の一部を構成する、望ましくない導電層が形成されてしまうという問題があった。この様な導電層が素子内に生じると、素子の耐圧性が劣化するので望ましくない。
【０００３】
そこで、この問題を解決するために、例えば下記の特許文献１に記載されている電界効果トランジスタなどが考案されている。この電界効果トランジスタは、核形成層の次に積層されるバッファ層に対して例えばＺｎなどのIIＢ族の不純物を添加することにより、チャネル層に不純物が拡散し難い高抵抗率の半導体層からバッファ層を形成する点に特徴があり、これにより、この電界効果トランジスタでは、電気的な素子分離と絶縁耐圧の向上を図っている。
【０００４】
また、パワーＨＦＥＴに使用されたシート抵抗の高い半導体層としては、例えば下記の非特許文献１に記載されているノンドープのＧａＮ層などが公知である。ここで用いられたノンドープのＧａＮ層は、１０５０℃の結晶成長温度で２μｍの膜厚に積層されたもので、このＧａＮ層ではシート抵抗を１００ＭΩ／ｃｍ2 （抵抗率：２×１０4 Ωｃｍ）より大きくすることができるとの報告がされている。
【特許文献１】特開２００２−５７１５８
【非特許文献１】吉田清輝、「ＡｌＧａＮ／ＧａＮパワーＦＥＴ」古河電工時報、第１０９号、平成１４年１月
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、不純物を高濃度に添加した半導体層を形成した場合、その後に不純物濃度が十分に低いノンドープ層を積層することは、必ずしも容易ではない。これは、結晶成長炉に不純物が残留してしまうことや、或いは積層後の各半導体層間で、依然としてその不純物が拡散してしまう等の事情による。
チャネルを形成すべき半導体中にこの様な不純物が混入すると、高い移動度を有するチャネルを形成することは難しくなる。これは、チャネルを形成する半導体層に含まれる不純物によって、キャリアが移動中に散乱されてしまうためである。
【０００６】
一方、耐圧性の高い半導体デバイスを製造しようとする場合に、１００ＭΩ／ｃｍ2 程度のシート抵抗では必ずしも十分とは言い難く、よって、上記の非特許文献１に記載されている技術では、近年の更に高い要求性能に見合う程十分に高い絶縁性を有する半導体を結晶成長させることは難しい。また、それらの具体的な対策について、上記の非特許文献１からは、上記の他に何も知ることができない。
【０００７】
本発明は、上記の課題を解決するために成されたものであり、その目的は、絶縁性に優れたノンドープの半導体層を実現することである。
また、本発明の更なる目的は、チャネル中を移動するキャリアの移動度と素子の耐圧性とがそれぞれ共に高い半導体デバイスを実現することである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか１つによって、個々に達成されれば十分であって、本願の個々の発明（下記の個々の手段）は、上記の全ての課題を同時に解決する具体的実施形態が存在することを必ずしも保証するものではない。
【課題を解決するための手段】
【０００８】
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、Ａｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から成る半導体の結晶成長面に、高抵抗半導体層Ａ（：抵抗率が高い半導体層）を結晶成長させる工程において、ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から高抵抗半導体層Ａを形成し、この高抵抗半導体層Ａの少なくとも結晶成長初期段階におけるこの高抵抗半導体層Ａの結晶成長温度を１１２０℃以上、１１６０℃以下とすることである。
ただし、上記の初期段階とは、高抵抗半導体層Ａの結晶成長を開始してから最初のおよそ１分間程度のことを言う。
【０００９】
また、本発明の第２の手段は、上記の第１の手段において、少なくとも結晶成長初期段階における上記の高抵抗半導体層Ａの結晶成長速度を６５ｎｍ／ｍｉｎ以上にすることである。
【００１０】
また、本発明の第３の手段は、上記の第１又は第２の手段において、上記の高抵抗半導体層ＡをノンドープのＧａＮ結晶から形成することである。
【００１１】
また、本発明の第４の手段は、上記の第１乃至第３の何れか１つの手段において、少なくともこの高抵抗半導体層Ａの結晶成長初期段階における結晶成長速度を１００ｎｍ／ｍｉｎ以下にすることである。
【００１２】
また、本発明の第５の手段は、上記の第１乃至第４の何れか１つの手段において、少なくともこの高抵抗半導体層Ａの結晶成長初期段階における結晶成長速度を７０ｎｍ／ｍｉｎ以上、９０ｎｍ／ｍｉｎ以下にすることである。
【００１３】
また、本発明の第６の手段は、上記の第１乃至第５の何れか１つの手段において、少なくともこの高抵抗半導体層Ａの結晶成長初期段階における結晶成長温度を１１３０℃以上、１１５０℃以下にすることである。更に望ましくは、その結晶成長温度を１１３０℃以上、１１４０℃以下にすることである。
【００１４】
また、本発明の第７の手段は、上記の第１乃至第６の何れか１つの手段における、少なくとも高抵抗半導体層Ａの結晶成長初期段階において、反応室内に供給する結晶材料ガスのＶ／III 比を１４００以上、１５５０以下にすることである。
ただし、ここで言う結晶材料ガスのＶ／III 比とは、結晶成長させるべき半導体層を構成するＶ族元素の結晶材料ガスの単位体積当たりのモル数の、同 III族元素の結晶材料ガスの単位体積当たりのモル数に対する比のことである。
【００１５】
また、本発明の第８の手段は、ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から成る III族窒化物系化合物半導体を請求項１乃至請求項７の何れか１項に記載の半導体の結晶成長方法によって製造して、その抵抗率を１×１０8 Ωｃｍ以上にすることである。
【００１６】
また、本発明の第９の手段は、結晶成長基板上に III族窒化物系化合物半導体より成るバッファ層とバリア層とを有し、バッファ層のバリア層に対する界面側にチャネルが形成される電界効果トランジスタにおいて、ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から形成された抵抗率が１×１０8 Ωｃｍ以上の高抵抗半導体層Ａを用いて、バッファ層の少なくとも一部分を形成することである。
【００１７】
また、本発明の第１０の手段は、結晶成長基板上に III族窒化物系化合物半導体より成る複数の半導体層を積層することにより形成される半導体デバイスにおいて、電流漏れを阻止又は抑制する高抵抗層を備え、この時、ノンドープのＡｌx Ｇａ1-x Ｎ（０≦ｘ≦１）から形成された抵抗率が１×１０8 Ωｃｍ以上の高抵抗半導体層Ａを用いて、この高抵抗層を形成することである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【発明の効果】
【００１８】
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、高い抵抗率を有する半導体層が結晶成長するので、この半導体層（高抵抗半導体層Ａ）の絶縁性を従来よりも高くすることができる。したがって、本発明の第１の手段によれば、上側の界面の良好な平坦性と良好な結晶性とを兼ね備えた理想的なノンドープの高抵抗層を形成することができる。
【００１９】
この様な結晶成長条件下において、絶縁性の高い半導体層が形成できる作用原理に付いては、未だ今のところ十分には解明されていないが、核形成層とその上に結晶成長される半導体層との間の界面に従来形成されていた界面準位が、上記の結晶成長条件下においては形成され難くなり、その結果、その界面近傍に形成されていた前述の従来の導電層が消滅するために、上記の効果が得られるものと思われる。この界面準位の形成に、特に深く係わる結晶成長工程上の期間は、上記の高抵抗半導体層Ａの結晶成長工程の初期段階であり、その期間は、最初の数分以内と思われる。
【００２０】
また、上記の高抵抗半導体層Ａの、より望ましい結晶成長速度（成長レート）は、６５ｎｍ／ｍｉｎ以上である（本発明の第２の手段）。即ち、少なくとも、高抵抗半導体層Ａの結晶成長工程の初期段階において、この様に比較的高い成長レートで高抵抗半導体層Ａを結晶成長させることにより、より確実に上記の作用・効果を得ることができる。
【００２１】
また、本発明の第３の手段によれば、上記の高抵抗半導体層ＡをノンドープのＧａＮから成る半導体層で形成することができる。ノンドープのＧａＮから成る半導体層は、あらゆる半導体デバイスの下地基板や下地層などとして非常に有用である。また、例えば後述の実施例でも例示する様に、電界効果トランジスタのバッファ層などにも非常に有用である。したがって、本発明の第３の手段によれば、ＧａＮから成る産業上極めて有用な高抵抗の半導体層を製造することができる。
【００２２】
また、以下に示す第４乃至第７の手段に記載されている結晶成長条件は、上記の高抵抗半導体層Ａに関する任意のアルミニウム組成比ｘに対して十分に有効であるが、特にＧａＮ結晶（ｘ＝０）に対して最適となる様に設定したものである。
【００２３】
例えば、高抵抗半導体層Ａの結晶成長速度は、１００ｎｍ／ｍｉｎ以下にすると良い（本発明の第４の手段）。この場合、高抵抗半導体層Ａの良好な絶縁性を維持しつつ高抵抗半導体層Ａの結晶性をも良好に確保することができる。また、更に、高抵抗半導体層Ａの上側の界面或いは表面の平坦性若しくは平滑性を良好に確保することができる。
したがって、例えば電界効果トランジスタのバッファ層をこの様な高抵抗半導体層Ａで形成すると、チャネル中を移動するキャリアの散乱が起り難くなるため、キャリアの移動度が高い素子を製造することができる。
【００２４】
この高抵抗半導体層Ａの結晶成長速度に関するより望ましい範囲は、７０ｎｍ／ｍｉｎ以上、９０ｎｍ／ｍｉｎ以下である（本発明の第５の手段）。
また、この高抵抗半導体層Ａの結晶成長速度に関するより望ましい範囲は、１１３０℃以上、１１５０℃以下である（本発明の第６の手段）。
また、本発明の結晶成長条件を実際に容易に実現するためには、上記の結晶材料ガスのＶ／III 比を、１４００以上、１５５０以下にすると良い（本発明の第７の手段）。
【００２５】
これらの結晶成長条件に従えば、上側の界面の良好な平坦性と良好な結晶性とを兼ね備えた理想的なノンドープの高抵抗層をより確実に形成することができる。即ち、これらの結晶成長条件は、半導体層の界面又は表面の平坦性の確保と、半導体デバイスの耐圧性の確保と言う相異なる２つの課題に対する解決策を非常に高い次元で両立させる上で極めて重要な条件となる。
また、これらの条件を満たすノンドープの高抵抗層を利用すれば、例えば電界効果トランジスタのバッファ層を極めて良好に形成することができ、素子の作動性能や耐圧性が、同時に向上する。
【００２６】
また、核形成層（即ち、格子定数差緩和層）の結晶成長温度を８００℃未満に設定すれば、高抵抗半導体層Ａに対して結晶成長面を提供する半導体（核形成層）の核密度や個々の核形状などが好適化若しくは最適化されて、この半導体と高抵抗半導体層Ａとの界面付近における高抵抗半導体層Ａの好適なＥＬＯ成長若しくは上記のファセット成長が良好に促進される。この結果、高抵抗半導体層Ａの結晶性と絶縁性とが双方共に良好に確保される。この方法は、サファイア基板を用いる時には特に有効であるが、その他の基板を用いる場合にも勿論有用である。
【００２７】
この時の上記の半導体（核形成層）の成長温度は、６００℃以下がより望ましく、更に望ましくは約４００℃程度が良い。これらの条件下においてより良い結果が得られるのは、上記の核形成層の核密度や個々の核形状などが、これらの条件下において最適化されるためだと考えられる。
なお、この様なファセット成長若しくはＥＬＯ成長の作用としては、例えば次の参考文献１などに、関連する公知事例が記載されている。
（参考文献１）：天野、赤崎、「サファイア基板上 III族窒化物」応用物理、第６８巻、第７号（１９９９）、ｐ．７００〜７７２．
【００２８】
また、以上の様な方法、即ち、本発明の第１乃至第７の何れか一つの手段によって製造された  II族窒化物系化合物半導体（：上記の高抵抗半導体層Ａ）は、上記の通り、１×１０8 Ωｃｍ以上もの非常に高い抵抗率を示すので、これらの半導体は産業上極めて有用なものとなる（本発明の第８の手段）。
【００２９】
また、本発明の第９の手段によれば、電界効果トランジスタにおいて、上側の界面の良好な平坦性と良好な結晶性とを兼ね備えた理想的なノンドープのバッファ層を形成することができるので、高い移動度を備えた目的の高性能な電界効果トランジスタの耐圧性を従来よりも大幅に高く確保することができる。
【００３０】
また、本発明の第１０の手段によれば、上側の界面の良好な平坦性と良好な結晶性とを兼ね備えた理想的なノンドープの高抵抗層を形成することができる。このため、目的の半導体デバイスにおいて、少なくともその高抵抗層の結晶品質を良好に確保すると同時に、その半導体デバイスの耐圧性を従来よりも大幅に高く確保することができる。
【発明を実施するための最良の形態】
【００３１】
なお、上記の半導体層を結晶成長させる方法としては、有機金属化合物気相成長法（ＭＯＶＰＥ）の他にも、分子線気相成長法（ＭＢＥ）や、ハライド気相成長法（ＨＶＰＥ）等が有効である。
【００３２】
また、結晶成長の際に半導体層の結晶材料ガスを運ぶのに使用するキャリアガスとしては、水素（Ｈ2 ）ガスの他にも不活性ガスを使用することができる。これらの不活性ガスとしては、希ガス（Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎ）や、窒素（Ｎ2 ）ガスや、或いはこれらの混合気体を用いることができる。また、不活性ガスとしてこれらの混合気体を用いる場合には、その混合比は任意で良い。また、主なキャリアガス（即ち、キャリアガスの主成分）としてこれらの不活性ガスを用いる場合、結晶成長させるべき半導体結晶中に、望ましくない原子や分子が残留する恐れがない限り、例えば水素（Ｈ2 ）ガスなどのその他の気体が、そのキャリアガス中に微量若しくは若干量混合されていても、特段本発明の作用を妨げるものではない。
【００３３】
また、本発明の電界効果トランジスタを構成する結晶成長基板の材料としては、耐熱性や放熱性の点で炭化シリコン（ＳｉＣ）が最も適しているが、比較的安価なサファイアやシリコン（Ｓｉ）などを用いても良い。また、ＧａＮ基板を用いることは、価格や放熱性などの点で必ずしも有利とは言えないが、ＧａＮ基板の採用は、特に本発明の適用を妨げるものではない。
また、本発明の電界効果トランジスタを構成するオーミック電極やショットキー電極の形成形態としては、周知の任意の形態を採用することができる。例えば、ゲート電極は、バリア層の最上層の上に薄膜の絶縁膜を介して形成しても良い。
【００３４】
また、本発明の電界効果トランジスタを構成するバリア層は、素子の種類や機能に応じて、ノンドープの半導体層から形成しても、不純物を添加した半導体層から形成しても良い。また、これらのバリア層は、互いに組成の異なる複数の半導体層から形成しても良い。これらの事情は、本発明の電界効果トランジスタを構成するバッファ層についても同様である。ただし、チャネルを構成する半導体層は、キャリアの散乱を防止してキャリアの移動度を向上させるために、ノンドープの半導体層から形成することが望ましい。したがって、バッファ層を構成する半導体層の内の少なくとも最上層は、ノンドープの半導体層から形成することが望ましい。
【００３５】
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
【実施例１】
【００３６】
図１は、ノンドープの高抵抗半導体層１３を有する本実施例１のＭＯＶＰＥ法で作製した試料１０の断面図である。基板１１は、炭化シリコン（４Ｈ−ＳｉＣ）から形成されており、その上には、成長温度１１４０℃にて結晶成長された膜厚約２００ｎｍのＡｌＮから成る高温成長核形成層１２が積層されている。高温成長核形成層１２の上に積層されているノンドープのＧａＮから成る高抵抗半導体層１３の膜厚は約２μｍであり、その結晶成長条件は以下の通りとした。
【００３７】
（高抵抗半導体層１３の結晶成長条件）
キャリアガス  ：  水素（Ｈ2 ）ガス
成長炉内全圧  ：  １０１３〔ｈＰａ〕
結晶成長速度  ：  ８０〔ｎｍ／ｍｉｎ〕
Ｖ／III 比    ：  １４７３
結晶成長温度  ：（ａ）１１２０〔℃〕，（ｂ）１１３０〔℃〕，
（ｃ）１１４０〔℃〕，（ｄ）１１５０〔℃〕
【００３８】
（耐圧性に対する評価）
上記の各結晶成長条件に従って上記のノンドープの高抵抗半導体層１３を積層して、図１の試料１０を各結晶成長温度（ａ）〜（ｄ）毎に合計４種類作製した。その各高抵抗半導体層１３の上側表面の左右両端付近にそれぞれ厚さ約１５ｎｍのバナジウム（Ｖ）層から成る電極を形成して、高抵抗半導体層１３のリーク電流を測定した。
【００３９】
図２は、この時の高抵抗半導体層１３の結晶成長温度（（ａ）〜（ｄ））と、印加電圧２００Ｖでのリーク電流との関係を示している。この結果より、ノンドープのＧａＮ層から高抵抗半導体層を形成する場合などでは、印加電圧２００Ｖにおけるリーク電流を１×１０-4〔Ａ〕以下に抑えるためには、結晶成長温度を１１２０℃以上にする必要があることが判る。また、リーク電流を１×１０-6〔Ａ〕以下に抑えるためには、結晶成長温度を１１３０℃以上にすると良い。
なお、結晶成長温度（ｃ）１１４０〔℃〕にて形成したノンドープのＧａＮから成る高抵抗半導体層１３は、１×１０8 Ωｃｍもの非常に高い抵抗率を示した。
【００４０】
（結晶性に対する評価）
一方、上記と同一の試料１０（（ａ）〜（ｄ））を用いて、各試料１０の各高抵抗半導体層１３のＦＷＨＭ（：Full Width Half Maximum ）を測定した結果、図３のグラフを得た。この図３はその各高抵抗半導体層１３の結晶成長温度とＦＷＨＭとの関係を示している。このＦＷＨＭの値は、小さい時ほど結晶性は良質であり、逆にこの値が３００（ａｒｃｓｅｃ）を超えると、高抵抗半導体層１３の結晶性は徐々に劣化し始め、更にこの値が４００（ａｒｃｓｅｃ）を超えると、キャリアの移動度等のデバイス特性に悪影響を及ぼす程度にまで、高抵抗半導体層１３の表面の平坦性が劣悪となっている場合が多いことが経験的に分っている。
【００４１】
したがって、この様なノンドープのＧａＮから成る高抵抗半導体層１３を用いて、高性能な電界効果トランジスタを製造する場合には、結晶成長温度は１１６０℃以下とすべきである。これらの結晶性に係わる諸傾向は、光学顕微鏡を用いて視覚的にも確認することができたものである。
【００４２】
以上の実験結果より、少なくとも高性能な電界効果トランジスタを製造する場合には、高抵抗半導体層１３の結晶成長温度は、１１２０℃〜１１６０℃の範囲内が望ましく、更に望ましくは、１１３０℃〜１１５０℃の範囲が最も適していると言うことができる。
【実施例２】
【００４３】
図４は、ノンドープの高抵抗半導体層２３を有する本実施例２のＭＯＶＰＥ法で作製した試料２０の断面図である。基板２１は、ｃ面を主面とするサファイアから形成されており、その上には、成長温度４００℃にて結晶成長された膜厚約４０ｎｍのＡｌＮから成る低温成長核形成層２２が積層されている。高温成長核形成層２２の上に積層されているノンドープの高抵抗半導体層２３の膜厚は約２μｍであり、その結晶成長条件は以下の通りとした。
【００４４】
（高抵抗半導体層２３の結晶成長条件）
キャリアガス  ：  水素（Ｈ2 ）ガス
成長炉内全圧  ：  １０１３〔ｈＰａ〕
結晶成長温度  ：  １１５０〔℃〕
Ｖ／III 比    ：  １４７３
結晶成長速度  ：（ｅ）６５９〔Å／ｍｉｎ〕，（ｆ）８２７〔Å／ｍｉｎ〕，
（ｇ）９６８〔Å／ｍｉｎ〕
【００４５】
（耐圧性に対する評価）
上記の各結晶成長条件に従って上記のノンドープの高抵抗半導体層２３を積層して、図４の試料２０を各結晶成長速度（ｅ）〜（ｇ）毎に合計３種類作製した。その各高抵抗半導体層２３の上側表面の左右両端付近にそれぞれ厚さ約１５ｎｍのバナジウム（Ｖ）層から成る電極を形成して、高抵抗半導体層２３のリーク電流を測定した。
【００４６】
図５−Ａ，−Ｂのグラフ及び表は何れも、高抵抗半導体層２３の結晶成長速度（（ｅ）〜（ｇ））と、印加電圧４０Ｖでのリーク電流との関係を示している。この結果より、ノンドープのＧａＮ層から高抵抗半導体層を形成する場合、印加電圧４０Ｖにおけるリーク電流を１×１０-8〔Ａ〕以下に抑えるためには、結晶成長速度を約６５〔ｎｍ／ｍｉｎ〕以上にすると良いことが判る。
なお、結晶成長速度（ｇ）９６８〔Å／ｍｉｎ〕にて形成したノンドープのＧａＮから成る高抵抗半導体層２３は、１×１０8 Ωｃｍもの非常に高い抵抗率を示した。
【００４７】
（結晶性に対する評価）
一方、結晶成長速度を約９０〔ｎｍ／ｍｉｎ〕以上にすると、高抵抗半導体層２３の結晶性は徐々に劣化し始め、更に約１００〔ｎｍ／ｍｉｎ〕を超えると、キャリアの移動度等のデバイス特性に悪影響を及ぼす程度にまで、高抵抗半導体層２３の表面の平坦性が劣悪となっている場合が多いことが経験的に分っている。したがって、この様なノンドープのＧａＮから成る高抵抗半導体層２３を用いて、高性能な電界効果トランジスタを製造する場合には、結晶成長速度は１００ｎｍ／ｍｉｎ以下とすべきである。これらの結晶性に係わる諸傾向は、光学顕微鏡を用いて視覚的にも確認することができたものである。
【００４８】
以上の実験結果より、少なくとも高性能な電界効果トランジスタを製造する場合には、高抵抗半導体層２３の結晶成長速度は、６５ｎｍ／ｍｉｎ〜１００ｎｍ／ｍｉｎの範囲内が望ましく、更に望ましくは、７０ｎｍ／ｍｉｎ〜９０ｎｍ／ｍｉｎの範囲が最も適していると言うことができる。
【実施例３】
【００４９】
図６は、本実施例３の電界効果トランジスタ１００の断面図である。この電界効果トランジスタ１００は、結晶成長によって III族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板１０１は、厚さ約５００μｍの炭化シリコン（４Ｈ−ＳｉＣ）から形成されている。この結晶成長基板１０１の上には、厚さ約２００ｎｍのＡｌＮから形成された核形成層１０２（：格子定数差緩和層）が積層されている。
【００５０】
そして、この核形成層１０２の上には厚さ約２μｍのノンドープのＧａＮから成る半導体層１０３が形成されている。そして、この半導体層１０３が本発明の高抵抗半導体層Ａに相当する。また、この半導体層１０３（高抵抗半導体層Ａ）の上には、厚さ約４０ｎｍのノンドープのＡｌ0.25Ｇａ0.75Ｎから成るバリア層１０４が積層されている。このバリア層１０４の膜厚は、半導体層１０３の上側の界面近傍に形成されるチャネルと下記の個々のオーミック電極（１０５，１０７）との間におけるキャリア（電子）のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
【００５１】
また、符号１０５，１０６，１０７はそれぞれ、ソース電極（オーミック電極）、ゲート電極（ショットキー電極）、ドレイン電極（オーミック電極）を示している。各オーミック電極（ソース電極１０５とドレイン電極１０７）は、何れもチタン（Ｔｉ）から成る膜厚約１００Åの薄い金属層を蒸着によって積層し、その上にアルミニウム（Ａｌ）から成る膜厚約３０００Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、１秒未満のフラッシュアニール処理による約７００℃〜９００℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極１０６は、約１００Åのニッケル（Ｎｉ）から成る金属層を蒸着によって積層し、その上に、金（Ａｕ）から成る金属層を更に約３０００Å蒸着して形成したショットキー電極である。
【００５２】
以下、上記の電界効果トランジスタ１００の製造方法を、本発明の特徴部分（半導体層１０３：高抵抗半導体層Ａ）を中心に説明する。
上記の電界効果トランジスタ１００の各半導体層（半導体層１０２，１０３，１０４）は何れも、有機金属化合物気相成長法（ＭＯＶＰＥ）による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス（Ｈ2 又はＮ2 ）と、アンモニアガス（ＮＨ3 ）と、トリメチルガリウム（Ｇａ(CH3)3) と、トリメチルアルミニウム（Ａｌ(CH3)3) などである。
【００５３】
まず、この気相成長では、最初に１１４０℃にて結晶成長基板１０１をベーキングし、この結晶成長基板１０１の上に、ＡｌＮから成る核形成層１０２（：格子定数差緩和層）を同１１４０℃にて厚さ約２００ｎｍまで結晶成長させた。
次に、厚さ約２μｍのノンドープのＧａＮ結晶から成る上記の半導体層１０３の結晶成長は、次の結晶成長条件にしたがって実施した。
（半導体層１０３の結晶成長条件）
（１）結晶成長温度  ：  １１４０〔℃〕
（２）結晶成長速度  ：  ８０〔ｎｍ／ｍｉｎ〕
次に、厚さ約４０ｎｍのノンドープのＡｌ0.25Ｇａ0.75Ｎ結晶から成る上記の半導体層１０４（バッファ層）を積層した。ただし、この時の結晶成長温度は、約１０００℃にした。
【００５４】
これらの結晶成長工程を経て、図６の電界効果トランジスタ１００を製造したところ、高い移動度を有する電気特性の極めて良好なリーク電流の少ない所望の電界効果トランジスタ（ＨＦＥＴ）を実現することができた。この様な電界効果トランジスタ（ＨＦＥＴ）は、従来のものに比べ、素子の高性能化や高信頼化などの観点の他にも、素子の小型化や高集積化などの点でも非常に有利である。
【実施例４】
【００５５】
図７は、本実施例４の電界効果トランジスタ２００（ＭＩＳＦＥＴ）の断面図である。先の電界効果トランジスタ１００に対するこの電界効果トランジスタ２００の最も大きな違いは、窒化シリコン（ＳｉＮ）から成る絶縁膜２０８が、ゲート電極２０６とバリア層２０４との間に設けられている点にあり、他の部位（２０１〜２０７）は、先に説明した電界効果トランジスタ１００の対応する各部位（１０１〜１０７）と同様に形成されている。
【００５６】
この様な構成に従えば、ＭＩＳＦＥＴを製造する際にも、本発明の手段に基づいて、実施例３と同様に本発明の作用・効果を得ることができる。また、この構成に従えば、ゲート耐圧の優れて高い電界効果トランジスタを製造することができる。
【００５７】
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
【００５８】
（変形例１）
例えば、上記の実施例３では、電界効果トランジスタの基板に炭化シリコン（ＳｉＣ）を用いたが、結晶成長基板としてはサファイア基板なども有用である。先の実施例２で例示した低温成長核形成層２２やノンドープの高抵抗半導体層２３と同様の積層構成や結晶成長条件に従って、図６の電界効果トランジスタ１００の半導体層１０２や、半導体層１０３を形成すれば、この様な場合にも、本発明の手段に基づいて、本発明の作用・効果を得ることができる。
【００５９】
この場合、先の実施例２などからも判る様に、核形成層（図６の半導体層１０２）としては、膜厚約４０ｎｍのＡｌＮから成る半導体層を約４００℃で低温成長させることが望ましい。またバッファ層を構成する高抵抗半導体層Ａ（図６の半導体層１０３）としては、ノンドープのＧａＮ結晶を成長温度１１５０℃、結晶成長速度９０ｎｍ／ｍｉｎで２μｍ程度積層することが望ましい。
【００６０】
（変形例２）
また、例えば半導体層１０４や半導体層２０４などの各種のバリア層は、ＩｎＡｌＮや或いはＩｎＡｌＧａＮなどから形成しても良い。これらのバリア層は、直下のバッファ層（例：半導体層１０３や半導体層２０３など）のバンドギャップエネルギーよりも必要かつ十分に大きなバンドギャップエネルギーを有する、一般の III族窒化物系化合物半導体から形成することができる。
【００６１】
（変形例３）
また、これらのバリア層の代わりに、そこにｎ型の半導体層を積層しても良い。例えば、図６の半導体層１０４の代わりに、そこにｎ型の半導体層を積層することにより、ＭＥＳＦＥＴを製作することも可能である。
【００６２】
即ち、以上の各実施例や変形例に対して、これらの各種の諸変形を任意に施すことによっても、ＨＦＥＴ，ＭＩＳＦＥＴ，ＭＥＳＦＥＴなどの各種の電界効果トランジスタを製造することができる。
【産業上の利用可能性】
【００６３】
本発明の高抵抗で絶縁性に優れたノンドープの半導体層（高抵抗半導体層Ａ）は、不純物の悪影響を完全に払拭しつつ、極めて高い絶縁性を実現するものであるので、ＦＥＴやＨＥＭＴなどの電界効果トランジスタなどに限らず、半導体レーザやＬＥＤなどの半導体発光素子や半導体受光素子、或いは圧力センサなどのその他のあらゆる半導体デバイスに利用することができる。
【図面の簡単な説明】
【００６４】
【図１】ノンドープの高抵抗半導体層１３を有する試料１０の断面図（実施例１）
【図２】高抵抗半導体層１３の結晶成長温度とリーク電流との関係を示すグラフ
【図３】高抵抗半導体層１３の結晶成長温度とＦＷＨＭとの関係を示すグラフ
【図４】ノンドープの高抵抗半導体層２３を有する試料２０の断面図（実施例２）
【図５−Ａ】高抵抗半導体層２３の成長速度とリーク電流との関係を示すグラフ
【図５−Ｂ】高抵抗半導体層２３の成長速度とリーク電流との関係を示す表
【図６】実施例３の電界効果トランジスタ１００の断面図
【図７】実施例４の電界効果トランジスタ２００の断面図
【符号の説明】
【００６５】
１０  ：  ノンドープの高抵抗半導体層を有する試料（実施例１）
１１  ：  炭化シリコン基板（４Ｈ−ＳｉＣ）
１２  ：  高温成長核形成層（ＡｌＮ）
１３  ：  ノンドープの高抵抗半導体層
２０  ：  ノンドープの高抵抗半導体層を有する試料（実施例２）
２１  ：  サファイア基板
２２  ：  低温成長核形成層（ＡｌＮ）
２３  ：  ノンドープの高抵抗半導体層
１００  ：  電界効果トランジスタ（実施例３）
１０１  ：  結晶成長基板（ＳｉＣ）
１０２  ：  ＡｌＮ層（バッファ層）
１０３  ：  ＧａＮから成る半導体層（バッファ層）
１０４  ：  ＡｌＧａＮから成る半導体層（バリア層）
１０５  ：  ソース電極（オーミック電極）
１０６  ：  ゲート電極（ショットキー電極）
１０７  ：  ドレイン電極（オーミック電極）
２０８  ：  絶縁膜（ＳｉＮ）
【図１】
2006004976.tif 000003
【図２】
2006004976.tif 000004
【図３】
2006004976.tif 000005
【図４】
2006004976.tif 000006
【図５−Ａ】
2006004976.tif 000007
【図５−Ｂ】
2006004976.tif 000008
【図６】
2006004976.tif 000009
【図７】
2006004976.tif 000010