(57)【要約】【課題】  高周波電力増幅回路の出力電力を検出してフィードバック制御を行なう無線通信システムに使用され、基準となる電圧と検波出力との差分を増幅して出力する出力電力検出回路の検出出力の精度を向上させる。【解決手段】  高周波電力増幅回路の出力から取り出された交流信号を検波する検波回路（２２１）と、該検波回路の動作点を与える電圧を生成するバイアス生成回路（２２２）と、上記検波回路の出力と上記バイアス生成回路で生成された電圧との差に比例した電圧を出力する減算回路（２２５）とを含む出力電力検出回路（２２０）を設け、前記減算回路として２つの反転増幅器（２６１，２６２）を従属接続したものを使用し、後段の反転増幅器の出力と所定の電圧とを入力としその差電圧を前段の反転増幅器に基準電圧として与えるフィードバック用の反転増幅器（２６４）を設けるとともに、該反転増幅器の出力側にオン／オフ・スイッチ（ＳＷ０）と該反転増幅器の出力を保持可能な容量素子（Ｃ０）を設けるようにした。【選択図】  図２
2006101072.tif 000002
【特許請求の範囲】
【請求項１】
高周波の送信信号を増幅する電力増幅回路と、該電力増幅回路の出力電力のレベルを検出する出力電力検出回路とを備え、
前記出力電力検出回路は、前記電力増幅回路の出力から取り出された交流信号を検波する検波回路と、該検波回路の動作点を与える電圧を生成するバイアス生成回路と、上記検波回路の出力と上記バイアス生成回路で生成された電圧との差に比例した電圧を出力する減算回路とを含み、
前記減算回路は、従属接続された２つの反転増幅器と、後段の反転増幅器の出力と所定の電圧とを入力としその差電圧を前段の反転増幅器に基準電圧として与える第３の反転増幅器と、前記第３の反転増幅器の出力側に設けられたオン／オフ・スイッチおよび前記第３の反転増幅器の出力を保持可能な容量素子とを備えてフィードバックループを形成可能にされ、上記２つの反転増幅器への入力がない状態で上記スイッチをオンさせて上記ループを閉じて上記第３の反転増幅器の出力を上記容量素子に取り込んだ後、上記スイッチをオフさせた状態で上記２つの反転増幅器へ前記検波回路の出力および前記バイアス生成回路で生成された電圧を入力させてそれらの電位差に応じた電圧を出力することを特徴とする高周波電力増幅回路。
【請求項２】
前記減算回路は、前記第３の反転増幅器の出力端子と前記前段の反転増幅器の入力端子との間に設けられたインピーダンス変換用のバッファアンプを備えることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
前記減算回路は、前記後段の反転増幅器の出力をインピーダンス変換して出力する第２のバッファアンプを備えることを特徴とする請求項１または２に記載の高周波電力増幅回路。
【請求項４】
前記前段の反転増幅器と前記後段の反転増幅器は、それぞれオペアンプと該オペアンプの反転入力端子に接続された入力抵抗と該オペアンプの出力端子と反転入力端子との間に接続された帰還抵抗とからなり、前記前段の反転増幅器の入力抵抗と前記後段の反転増幅器の入力抵抗の抵抗値は同一であり、前記前段の反転増幅器の入力抵抗と帰還抵抗の抵抗比と、前記後段の反転増幅器の入力抵抗と帰還抵抗の抵抗比とは同一であることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅回路。
【請求項５】
前記検波回路は、前記電力増幅回路の出力部からから取り出された交流信号が制御端子に印加された第１トランジスタと、該第１トランジスタと直列に接続された第２トランジスタと、該第２トランジスタとカレントミラー接続された第３トランジスタと、該第３トランジスタと直列に接続された電流−電圧変換手段とからなり、前記第１トランジスタの制御端子に前記バイアス生成回路で生成された電圧が印加されていることを特徴とする請求項１〜４のいずれかに記載の高周波電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機等の無線通信システムに使用され高周波の送信信号を増幅して出力する高周波電力増幅回路に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力電力の検出回路に利用して有効な技術に関する。
【背景技術】
【０００２】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路が設けられている。従来の無線通信装置においては、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路もしくはアンテナの出力電力を検出して帰還をかけることが行なわれている（例えば、特許文献１参照）。そして、出力電力の検出は、従来は一般に、カプラやダイオード検波回路などを使用して行なっており、ダイオード検波回路は高周波電力増幅回路とは別個の半導体集積回路またはディスクリートの部品で構成されることが多い。
【０００３】
カプラを使用した従来の高周波電力増幅回路の出力電力検出方式にあっては、カプラ自身の大きさもさることながら、その検出出力を検波するためダイオードが必要であり、高周波電力増幅回路とは別の半導体集積回路や電子部品を数多く使用しているため、モジュールの小型化を困難になっていた。また、カプラを使用すると、電力損失も比較的大きいという不具合がある。
【０００４】
さらに、近年の携帯電話機においては、８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Global System for Mobile Communication）と呼ばれる方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Digital Cellular System）のような方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。かかる携帯電話機に使用される高周波電力増幅モジュールでは、出力パワーアンプも各バンドに応じて設けられるため、その出力電力を検出するカプラや検波回路も各バンドに応じてそれぞれ必要になる。そのため、一層モジュールの小型化が困難になる。
【０００５】
そこで、本出願人は、カプラを使用しない高周波電力増幅回路の出力電力の検出方式として、図５に示すように、高周波電力増幅回路の最終増幅段の後段に接続されたインピーダンス整合回路の途中から容量素子を介して出力電力の交流成分を取り出して出力電力検出回路で検出するようにした発明をなし、先に出願した（特願２００３−１２３０４０）。
【特許文献１】特開２０００−１５１３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図５の先願発明に係る出力電力検出回路は、高周波電力増幅回路２１０の出力部から結合容量Ｃｉを介して取り出された交流信号を制御端子に受け出力電力に比例した電流を流す出力検出用トランジスタＱ１と、該トランジスタの制御端子に動作点を与えるバイアス生成回路２２３と、上記出力検出用トランジスタに流れる電流を転写するカレントミラー回路Ｑ２，Ｑ３と、転写された電流を電圧に変換する電流−電圧変換用トランジスタＱ４と、インピーダンス変換用のバッファアンプ２２２，２２４と、トランジスタＱ４により変換された電圧から前記バイアス生成回路２２３の電圧を差し引いて出力する減算回路２２５などから構成したもので、これにより、減算回路２２５の出力は、バイアス生成回路２２３により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧Ｖdetとなる。
【０００７】
上記先願発明に係る出力電力検出回路（図５）は、入力インピーダンスが低くバッファアンプ２２２，２２４が不可欠であるとともに、抵抗のばらつきによって検出電圧Ｖdetがばらつくという不具合がある。そこで、図６に示すように３つのオペアンプ（演算増幅器）ＡＭＰ１〜ＡＭＰ３を従属接続した減算回路を用いることについて検討した。なお、図６に示す減算回路は、例えば（株）ＣＱ出版、１９９０年１月発行、「アナログＩＣ活用ハンドブック」ｐ６５，ｐ６６に記載されており、公知の回路である。
【０００８】
図６に示す減算回路の出力Ｖdetは、各反転増幅器の入力抵抗Ｒinと帰還抵抗Ｒｆの抵抗比を１：（Ｎ−１）、２つの入力電圧Ｖin1，Ｖin2の差をΔＶin（＝Ｖin2−Ｖin1）とおくと、Ｖdet≒Ｖdc＋Ｎ・ΔＶinで表わされる。交流信号が無信号の場合、Ｖdet≒Ｖdcであるが、実際にはこの式には示されていないが、オペアンプＡＭＰ１，ＡＭＰ２，ＡＭＰ３がそれぞれ入力オフセットＶoff1，Ｖoff2，Ｖoff3を有しているため、図６に示す減算回路はその出力ＶdetがオペアンプＡＭＰ１〜ＡＭＰ３の入力オフセットによってずれてしまうという不具合がある。
【０００９】
図６に示す減算回路は、基準となる電圧Ｖdcを抵抗分圧回路による抵抗分割で定電圧を分圧して生成した場合には、抵抗分圧回路を構成する抵抗の値を調整する必要性が生じ、製造工程で抵抗値の検出および調整作業のために比較的長い時間を要するためチップコストの上昇を招くおそれがある。
【００１０】
本発明の目的は、高周波電力増幅回路の出力電力を検出してフィードバック制御を行なう無線通信システムに使用され、基準となる電圧と検波出力との差分を増幅して出力する出力電力検出回路の検出出力の精度を向上させることにある。
本発明の他の目的は、出力電力を検出してフィードバック制御を行なう無線通信システムに使用され基準となる電圧と検波出力との差分を増幅して出力する検出精度の高い出力電力検出回路を内蔵した安価な高周波電力増幅用半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、高周波電力増幅回路の出力から取り出された交流信号を検波する検波回路と、該検波回路の動作点を与える電圧を生成するバイアス生成回路と、上記検波回路の出力と上記バイアス生成回路で生成された電圧との差に比例した電圧を出力する減算回路とを含む出力電力検出回路を設け、前記減算回路として２つの反転増幅器を従属接続したものを使用し、後段の反転増幅器の出力と所定の直流電圧とを入力としその差電圧を前段の反転増幅器に基準電圧として与えるフィードバック用の反転増幅器を設けて、該反転増幅器の出力側にオン／オフ・スイッチと該反転増幅器の出力を保持可能な容量素子を設けるとともに、上記２つの反転増幅器への被演算値の入力がない状態で上記スイッチをオンさせてフィードバックループを閉じて上記フィードバック用の反転増幅器の出力を上記容量素子に取り込んだ後、上記スイッチをオフさせた状態で上記２つの反転増幅器へ被演算値を入力させてそれらの電位差に応じた電圧を出力させるようにしたものである。
【００１２】
上記した手段によれば、フィードバックループによって減算回路を構成する３つの反転増幅器のオフセットを含んだ電圧が容量素子に保持され、その後フィードバックループがオープンにされて容量素子に保持された電圧を基準にして２つの入力の電位差が増幅される。つまり、本来の基準となる直流電圧を３つの反転増幅器のオフセットに応じて補正した電圧を基準となる電圧とするため、精度の高い出力電力検出信号を得ることができる。このため、基準となる電圧を調整するトリミング回路を設ける必要がなく製造工程でのトリミング作業も不要となるので、出力電力検出回路を内蔵した高周波電力増幅回路の製造コストを低減することができる。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、高周波電力増幅回路の出力電力を検出してフィードバック制御を行なう無線通信システムに使用され、基準となる電圧と検波出力との差分を増幅して出力する出力電力検出回路の検出出力の精度を向上させることができる。また、本発明に従うと、出力電力を検出してフィードバック制御を行なう無線通信システムに使用され基準となる電圧と検波出力との差分を増幅して出力する検出精度の高い出力電力検出回路を内蔵した安価な高周波電力増幅回路を実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明の出力電力検出回路を適用した高周波電力増幅器（以下、パワーモジュールと称する）の実施例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００１５】
この実施例のパワーモジュール２００は、入力高周波信号ＲＦinを増幅する増幅用ＦＥＴを含む高周波電力増幅部２１０と、該高周波電力増幅部２１０の出力電力を検出する出力電力検出回路２２０と、前記高周波電力増幅部２１０の各段の増幅用ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２３０とからなる。
【００１６】
特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。
【００１７】
バイアス回路２３０は、外部から供給される定電流Ｉcontを電圧に変換するダイオード接続のＭＯＳトランジスタＱ１０と、該トランジスタＱ１０とゲート共通接続されてカレントミラー回路を構成するＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ１３と、これらのトランジスタＱ１１，Ｑ１２，Ｑ１３とそれぞれ直列に接続されたダイオード接続のＭＯＳトランジスタＱｂ１，Ｑｂ２Ｑｂ３とから構成され、Ｑ１１，Ｑ１２，Ｑ１３に転写された電流がＱｂ１，Ｑｂ２，Ｑｂ３により電圧に変換され、これがそれぞれ抵抗Ｒ１,Ｒ２，Ｒ３を介して前記増幅用ＦＥＴ２１１，２１２，２１３のゲートにバイアス電圧として印加される。
【００１８】
上記ＭＯＳトランジスタＱ１０とＱ１１，Ｑ１２，Ｑ１３は増幅用ＦＥＴ２１１〜２１３に応じてそれぞれ所定のサイズ比となるように設定され、これによって、外部から供給される定電流Ｉcontに比例したアイドル電流がＦＥＴ２１１〜２１３に流される。抵抗Ｒ１〜Ｒ３は、入力端子からの高周波信号の漏れによってバイアス用トランジスタＱｂ１〜Ｑｂ３の電流が変化しないように抑制する働きをする。各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれ電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｐｉｎとの間には、直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＲＦinがＦＥＴ２１１のゲート端子に入力される。
【００１９】
初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には直流カットの容量素子Ｃ２が、また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４１および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号ＲＦinの直流成分をカットし交流成分を増幅した信号ＲＦoutを出力する。
【００２０】
この実施例の出力電力検出回路２２０は、最終段の増幅用ＦＥＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとを接続する出力線の途中に設けられたカプラ２４２を構成するマイクロストリップラインに一方の端子が接続された容量Ｃ５および該容量Ｃ５と直列に接続された抵抗Ｒ４，容量Ｃ６と、該容量Ｃ６の他方の端子がゲートに接続された検波用ＭＯＳトランジスタＱ１、該トランジスタＱ１と直列に接続されたＰチャネルＭＯＳトランジスタＱ２、該トランジスタＱ２とカレントミラー接続されたＭＯＳトランジスタＱ３、該トランジスタＱ３と直列に接続された電流−電圧変換用ＭＯＳトランジスタＱ４からなる検波回路２２１と、上記ＭＯＳトランジスタＱ１に動作点としてのゲートバイアス電圧を与えるバイアス生成回路２２３と、上記検波回路２２１の出力とバイアス生成回路２２３で生成されたバイアス電圧の電位差を増幅して出力する差動増幅部（減算回路）２２５とから構成されている。
【００２１】
なお、図１の実施例では、カプラ２４２により高周波電力増幅部２１０の出力の交流成分を取り出すように構成されているが、前述の先願の出力電力検出回路（図５参照）におけるように高周波電力増幅部２１０の出力線上に設けられているインピーダンス整合回路２４１から交流成分を取り出すように構成しても良い。また、その場合、図１の容量Ｃ５を省略して抵抗Ｒ４の一方の端子を、インピーダンス整合回路２４１を構成するマイクロストリップラインに接続して高周波電力増幅部２１０の出力の交流成分を取り出すようにすることができる。
【００２２】
また、この実施例の出力電力検出回路２２０においては、バイアス生成回路２２３は、定電流源ＣＳ０と該定電流源ＣＳ０からの定電流Ｉｃを電圧に変換するダイオード接続のＭＯＳトランジスタＱ９と抵抗Ｒ６とから構成されている。定電流Ｉｃを流す上記定電流源ＣＳ０は、バンドギャップリファランス回路のような温度依存性の少ない定電圧を発生する定電圧回路と、生成された定電圧を電流に変換するトランジスタと、このトランジスタに流れる電流に比例した電流を流すカレントミラー回路などで構成することができる。定電流源ＣＳ０を内部回路として構成する代わりに、チップ外部から与えるように構成しても良い。また、定電流の代わりに、チップ外部から定電圧として与えるようにしても良い。定電圧として与える場合には、前述の先願の出力電力検出回路（図５参照）におけるように、図１の定電流源ＣＳ０の代わりに抵抗をトランジスタＱ９と直列に接続すれば良い。
【００２３】
本実施例では、検波回路２２１の検波用ＭＯＳトランジスタＱ１のゲートバイアス電圧の値として、該トランジスタＱ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳトランジスタＱ１には、容量Ｃ６を介して入力される交流信号に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流は入力交流信号の振幅に比例した直流成分を含むようにされる。
【００２４】
このトランジスタＱ１のドレイン電流がＱ２とＱ３のカレントミラー回路によりＱ３側に転写され、ダイオード接続のトランジスタＱ４によって電圧に変換される。ここで、ＭＯＳトランジスタＱ１とＱ４およびＱ２とＱ３は、それぞれ所定のサイズ比になるように設定されている。これにより、例えば製造バラツキでＭＯＳトランジスタＱ１とＱ２の特性（特にしきい値電圧）がばらつくと、これらと対を成すＭＯＳトランジスタＱ４とＱ３の特性も同じようにばらつく。その結果、特性ばらつきによる影響が相殺され、ＭＯＳトランジスタＱ４のドレイン端子にはＭＯＳトランジスタのばらつきの影響を受けない検波電圧が現われるようになる。
【００２５】
また、この実施例では、上記バイアス生成回路２２３で生成され検波用ＭＯＳトランジスタＱ１のゲート端子に印加されるバイアス電圧と同一の電圧が差動増幅部（減算回路）２２５に供給され、検波回路２２１の出力との電位差を増幅した電圧が検出電圧Ｖdetとして出力される。これにより、差動増幅部２２５の出力は、バイアス生成回路２２３により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧Ｖdetとなる。
【００２６】
なお、この実施例のパワーモジュール２００は、電力増幅部２１０の各素子（直流カットの容量素子Ｃ１〜Ｃ３を除く）およびバイアス回路２３０の各素子と、出力電力検出回路２２０の各素子（容量Ｃ５を除く）が、単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成されている。そして、この半導体集積回路と、電力増幅部２１０の容量素子Ｃ１〜Ｃ３と、インピーダンス整合回路２４１、直流カットの容量素子Ｃ４、カプラ２４２と、出力電力検出回路２２０の容量Ｃ５とが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インピーダンス整合回路２４１を構成するインダクタは、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインにより形成することができる。
【００２７】
このように、本実施例の出力電力検出回路を適用したパワーモジュールにおいては、出力電力検出回路２２０を電力増幅部２１０およびそのバイアス回路２３０とともに半導体集積回路化することが容易となるため、部品点数を減らしモジュールを小型化することができるようになる。また、図示しないが、この実施例の半導体集積回路には、出力電力検出回路２２０により検出された検出電圧Ｖdetとベースバンド回路からの出力レベル指示信号Ｖrampとを比較して電位差に応じた制御信号Ｖrampを生成する誤差アンプ（ＡＰＣ回路）を設け、該誤差アンプで生成された制御信号Ｖrampをバイアス回路２３０に供給して高周波電力増幅部２１０のバイアス電圧Ｖｂ１〜Ｖｂ３を生成させるように構成することも可能である。
【００２８】
図２には、上記実施例の出力電力検出回路２２０の差動増幅部（減算回路）２２５の具体的な回路例が示されている。
本実施例の差動増幅部（減算回路）２２５は、従属接続された２つの非反転増幅回路２６１，２６２と、その後段に設けられたインピーダンス変換用のボルテージフォロワ２６３と、基準となる直流電圧Ｖdc０と上記非反転増幅回路２６１，２６２のうち後段の非反転増幅回路２６２の出力電圧とを入力とする反転増幅回路２６４と、該反転増幅回路２６４の出力をインピーダンス変換して上記非反転増幅回路２６１，２６２のうち前段の非反転増幅回路２６１に基準電位としてフィードバックするボルテージフォロワ２６５とから構成されている。
【００２９】
そして、上記非反転増幅回路２６１はオペアンプＡＭＰ１と入力抵抗Ｒ１１および帰還抵抗Ｒ１２とから構成され、非反転増幅回路２６２はオペアンプＡＭＰ２と入力抵抗Ｒ２１および帰還抵抗Ｒ２２とから構成されており、非反転増幅回路２６１のオペアンプＡＭＰ１の非反転入力端子に前記バイアス回路２２３からのバイアス電圧が入力電圧Ｖin1として入力され、非反転増幅回路２６２のオペアンプＡＭＰ２の非反転入力端子に前記検波回路２２１からの出力電圧が入力電圧Ｖin2として入力されている。入力抵抗Ｒ１１と帰還抵抗Ｒ１２の抵抗比および入力抵抗Ｒ２１と帰還抵抗Ｒ２２の抵抗比は、それぞれ１：（Ｎ−１）に設定されている。
【００３０】
また、上記反転増幅回路２６４とボルテージフォロワ２６５との間には、反転増幅回路２６４の出力をボルテージフォロワ２６５へ伝達したり遮断したりするオン／オフ・スイッチＳＷ０と、スイッチオン時の反転増幅回路２６４の出力電圧を保持する容量素子Ｃ０と、前記オペアンプＡＭＰ１，ＡＭＰ２およびボルテージフォロワ２６３，２６５，反転増幅回路２６４を構成するオペアンプＡＭＰ３，ＡＭＰ５，ＡＭＰ４の電源電圧Ｖpdの立ち上がりを検出し前記スイッチＳＷ０のオン／オフ信号ON/OFFを生成する電源電圧検出回路２６７とが設けられている。前記オペアンプＡＭＰ１〜ＡＭＰ５はこの実施例ではバイポーラ・トランジスタに比べて入力インピーダンスの高いＭＯＳトランジスタにより構成されている。
【００３１】
図３には、本実施例の差動増幅部（減算回路）２２５の動作タイミングが示されている。電源電圧Ｖpdが立ち上がると、オン／オフ信号ON/OFFがハイレベルに変化されてスイッチＳＷ０がオン状態にされて、アンプＡＭＰ１−ＡＭＰ２−ＡＭＰ４−ＡＭＰ５−ＡＭＰ１のループがクローズされる。このとき、非反転増幅回路２６１，２６２の入力電圧Ｖin1，Ｖin2は同一レベルであるため、アンプＡＭＰ４のイマジナリショート作用により、アンプＡＭＰ２の出力が基準となる電圧Ｖdc０と一致するようにフィードバックがかかる。
【００３２】
このとき、アンプＡＭＰ１，ＡＭＰ２，ＡＭＰ４，ＡＭＰ５がそれぞれ入力オフセットを有していたとすると、アンプＡＭＰ４の出力はそれらの入力オフセットの総和と基準となる電圧Ｖdc０に応じた電圧Ｖdc１となり、その電圧によって容量素子Ｃ０がチャージされる。なお、ＧＳＭ方式の携帯電話機のような通信システムでは、受信モードおよび送信モードはそれぞれタイムスロットと呼ばれる５７７μ秒のような比較的短い時間単位で実行され、送信モードでは送信開始毎に電源電圧Ｖpdの立ち上げが行なわれるので、上記容量素子Ｃ０の容量値をそれほど大きな値に設定しなくても、送信途中で容量素子Ｃ０の電荷がリークして減算回路の出力が変化してしまうおそれはない。
【００３３】
電源電圧検出回路２６７から出力されるオン／オフ信号ON/OFFは所定時間後にロウレベルに変化されるように構成されており、オン／オフ信号ON/OFFがロウレベルになるとスイッチＳＷ０がオフ状態にされて、直前の容量素子Ｃ０の電圧Ｖdc１がそのまま保持される。その後、検波回路２２１の動作によって変化する電圧Ｖin1，Ｖin2が非反転増幅回路２６１，２６２に入力され、その電位差が増幅されて検出電圧Ｖdetとして出力される。この実施例の差動増幅部（減算回路）によれば、このときの出力電圧ＶdetにはアンプＡＭＰ３の入力オフセットのみが含まれ、アンプＡＭＰ１，ＡＭＰ２，ＡＭＰ４，ＡＭＰ５の入力オフセットは含まれないようになる。そのため、図６の回路に比べてオペアンプの入力オフセットによる検出電圧の誤差が大幅に低減される。その結果、実施例の出力電力検出回路は出力電力の検出精度が向上される。
【００３４】
その結果、実施例の出力電力検出回路は、減算回路に供給される基準となる電圧を調整するトリミング回路を設ける必要がなく製造工程でのトリミング作業も不要となるので、出力電力検出回路を内蔵した高周波電力増幅回路のコストを低減することができる。
【００３５】
図４は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。
図４において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調や復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する高周波信号処理回路（ベースバンド回路）１１０や受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２等が１つの半導体チップ上に形成されてなる高周波信号処理用半導体集積回路（ベースバンドＩＣ）と送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されてなる電子デバイス（以下、ＲＦデバイスと称する）である。Tx‐MIX1，Tx-MIX2は各々ＧＳＭとＤＣＳの送信信号をアップコンバートするミキサ、Rx‐MIX1，Rx-MIX2は各々ＧＳＭとＤＣＳの受信信号をダウンコンバートするミキサである。
【００３６】
ベースバンド回路１１０には、ＧＳＭとＤＣＳの送信信号をそれぞれアップンコンバートするミキサTx‐MIX1，Tx-MIX2、ＧＳＭとＤＣＳの受信信号をそれぞれダウンコンバートするミキサRx‐MIX1，Rx-MIX2、これらのミキサで送信信号や受信信号とミキシングされる発振信号を発生する発振器ＶＣＯ１〜ＶＣＯ４、ＧＳＭとＤＣＳの送信信号をそれぞれ増幅する可変利得アンプＧＣＡ１，ＧＡＣ２、これらのアンプの利得を制御して所望の振幅の信号を出力させる利得制御回路１１１が設けられている。
【００３７】
また、図４において、２００はベースバンド回路１１０から供給される高周波の送信信号を増幅する前記実施例のパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。パワーモジュール２００には、ＧＳＭ用の高周波電力増幅回路（パワーアンプ）２１０ａとＤＣＳ用の高周波電力増幅回路２１０ｂとが設けられている。
【００３８】
図４に示されているように、この実施例では、ベースバンド回路１１０から高周波電力増幅回路２１０ａ，２１０ｂのバイアス回路２３０に対してＧＳＭかＤＣＳかを示すモード選択信号ＶBANDと、定電流Ｉcontが供給され、バイアス回路２３０はこの制御信号ＶBANDと定電流Ｉcontに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１０ａと２１０ｂのいずれかに供給する。バイアス回路２３０は、図１のトランジスタＱ１０〜Ｑ１３からなるカレントミラー回路とバイアス用トランジスタＱｂ１〜Ｑｂ３をＧＳＭ用とＤＣＳ用にそれぞれ備えるとともに、選択回路などを付加した回路である。
【００３９】
また、この実施例では、パワーモジュール２００内の出力電力検出回路２２０により出力された検出電圧Ｖdetがベースバンド回路１１０の利得制御回路１１１に供給され、利得制御回路１１１は出力検出電圧Ｖdetと内部の出力レベル指示信号Ｖrampとを比較して可変利得アンプＧＣＡ１，ＧＣＡ２に対するパワー制御信号ＰＣＳを生成してそれらのゲインを制御し、これに応じてパワーアンプ２１０ａ，２１０ｂに入力される高周波信号の振幅が制御されるようになっている。
【００４０】
なお、上記のようなＧＳＭとＤＣＳのデュアルバンド通信システムにおいては、ＧＳＭ側のパワーアンプ２１０ａの出力電力とＤＣＳ側のパワーアンプ２１０ｂの出力電力の最大レベルはそれぞれ規格によって規定されていて異なっている。そのため、図４には示されていないが、図４の出力電力検出回路２２０には、図１および図２に示されているような構成を有する検出回路がＧＳＭ用とＤＣＳ用にそれぞれ設けられており、制御信号ＶBANDに応じていずれか一方を選択的に動作状態にさせることができるように構成されている。
【００４１】
図４の実施例では、出力電力検出回路２２０より出力された検出電圧Ｖdetをベースバンド回路１１０の利得制御回路１１１に供給して、可変利得アンプＧＣＡ１，ＧＣＡ２のゲインを制御しているが、パワーモジュール２００内に、出力電力検出回路２２０により検出された検出電圧Ｖdetとベースバンド回路からの出力レベル指示信号Ｖrampとを比較して電位差に応じた制御信号Ｖrampを生成する誤差アンプ（ＡＰＣ回路）を設けた場合には、ベースバンド回路１１０からパワーモジュール２００内のＡＰＣ回路（誤差アンプ）へ出力レベル指示信号Ｖrampを供給し、ＡＰＣ回路（誤差アンプ）が出力レベル指示信号Ｖrampと出力電力検出回路２２０からの検出電圧Ｖdetとを比較してバイアス回路２３０に対する出力制御信号Ｖapcを生成し、バイアス回路２３０が出力制御信号Ｖapcに応じてパワーアンプ２１０ａ，２１０ｂのゲインを制御するように構成することができる。
【００４２】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、高周波電力増幅部の増幅用トランジスタ２１１〜２１３にＦＥＴを用いているが、増幅用トランジスタ２１１〜２１３は、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いることも可能である。また、前記実施例では、高周波電力増幅部の増幅段が３段の場合を示したが、増幅段は１段あるいは２段であっても良い。また、検波回路２２１を構成する電流−電圧変換用トランジスタＱ４は抵抗素子であっても良い。
【００４３】
さらに、前記実施例では、減算回路２２５を構成するオペアンプＡＭＰ１〜ＡＭＰ５はＭＯＳトランジスタにより構成されているとしたが、バイポーラ・トランジスタにより構成されたオペアンプを用いるようにしても良い。ただし、その場合には、各アンプはＭＯＳトランジスタからなるアンプに比べて入力インピーダンスが低くなるので、前記先願の実施例（図５参照）のバッファアンプ２２２，２２４に相当するものを設けるのが望ましい。
【００４４】
また、前記実施例では、高周波電力増幅部２１０を構成する増幅用ＦＥＴ２１１〜２１３のゲートバイアスを生成するバイアス回路２３０として、外部からの制御電流Ｉcontを受けてカレントミラー回路で増幅用ＦＥＴ２１１〜２１３にアイドル電流を流すように構成したものを示したが、バイアス回路２３０は外部から供給される制御電圧を抵抗で分圧してＦＥＴ２１１〜２１３のゲートバイアスを生成する抵抗分割回路により構成するようにしても良い。
【産業上の利用可能性】
【００４５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる高周波電力増幅回路およびパワーモジュールに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮを構成する高周波電力増幅回路およびパワーモジュールなどに利用することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明に係る出力電力検出回路およびそれを適用した高周波電力増幅器（パワーモジュール）の一実施例を示す回路構成図である。
【図２】出力電力検出回路を構成する差動増幅部（減算回路）の具体的な回路例を示す回路構成図である。
【図３】図２の差動増幅部（減算回路）の動作タイミングを示すタイミングチャートである。
【図４】本発明の高周波電力増幅回路を適用したＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示すブロック図である。
【図５】従来の出力電力検出回路の一例を示す回路構成図である。
【図６】本発明に先立って検討した出力電力検出回路の減算回路の構成例を示す回路構成図である。
【符号の説明】
【００４７】
１００  ＲＦデバイス
１１０  ベースバンド回路
２００  パワーモジュール
２１０  高周波電力増幅部
２１０ａ，２１０ｂ  高周波電力増幅回路（パワーアンプ）
２１１，２１２，２１３  電力増幅用ＦＥＴ
２２０  出力電力検出回路
２２１  検波部
２２２，２２４  バッファ回路
２２３  バイアス生成回路
２２５  減算回路
２３０  バイアス回路
２４１〜２４４  インピーダンス整合回路
２５０  誤差アンプ（ＡＰＣ回路）
３００  フロントエンド・モジュール
【図１】
2006101072.tif 000003
【図２】
2006101072.tif 000004
【図３】
2006101072.tif 000005
【図４】
2006101072.tif 000006
【図５】
2006101072.tif 000007
【図６】
2006101072.tif 000008