(57)【要約】【課題】  III-V族窒化物半導体からなる半導体装置に関して、ゲートリーク電流を低減すると共に、III-V族窒化物半導体とゲート絶縁膜との良好な界面を実現する。【解決手段】  III-V族窒化物半導体からなる半導体装置であって、III-V族窒化物半導体からなる半導体層１１１−１１４と、前記半導体層１１１−１１４表面に形成されたゲート絶縁膜１２１と、前記ゲート絶縁膜１２１上に形成されたゲート電極１３３とを備え、前記ゲート絶縁膜１２１は、Ｔａ（タンタル）酸化物，Ｈｆ（ハフニウム）酸化物，ＨｆＡｌ（ハフニウムアルミニウム）酸化物，Ｌａ（ランタン）酸化物，又はＹ（イットリウム）酸化物からなる。【選択図】  図１
2006245317.tif 000002
【特許請求の範囲】
【請求項１】
III-V族窒化物半導体からなる半導体装置であって、
III-V族窒化物半導体からなる半導体層と、
前記半導体層表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを備え、
前記ゲート絶縁膜は、
Ｔａ（タンタル）酸化物，
Ｈｆ（ハフニウム）酸化物，
ＨｆＡｌ（ハフニウムアルミニウム）酸化物，
Ｌａ（ランタン）酸化物，
又はＹ（イットリウム）酸化物からなる半導体装置。
【請求項２】
前記半導体層として、
キャリアが走行するキャリア走行層と、
キャリアを供給するキャリア供給層と、
前記キャリア供給層を保護する保護層とを備え、
前記ゲート絶縁膜は、
前記保護層表面に形成されている請求項１記載の半導体装置。
【請求項３】
前記半導体層として、
キャリアが走行するキャリア走行層と、
キャリアを供給するキャリア供給層とを備え、
前記ゲート絶縁膜は、
前記キャリア供給層表面に形成されている請求項１記載の半導体装置。
【請求項４】
前記キャリア走行層としてＧａＮからなる半導体層を備え、
前記キャリア供給層としてＡｌＧａＮからなる半導体層を備え、
前記保護層としてＧａＮからなる半導体層を備える請求項２記載の半導体装置。
【請求項５】
前記キャリア走行層としてＧａＮからなる半導体層を備え、
前記キャリア供給層としてＡｌＧａＮからなる半導体層を備える請求項３記載の半導体装置。
【請求項６】
前記半導体層表面に更に、
前記ゲート絶縁膜の材料と異なる材料からなる絶縁膜が形成されている請求項１乃至５のいずれか１項記載の半導体装置。
【請求項７】
前記ゲート電極は、
前記ゲート絶縁膜の凹部に形成されている請求項１乃至６のいずれか１項記載の半導体装置。
【請求項８】
III-V族窒化物半導体からなる半導体装置の製造方法であって、
III-V族窒化物半導体からなる半導体層を形成する工程と、
前記半導体層表面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
前記ゲート絶縁膜は、
Ｔａ（タンタル）酸化物，
Ｈｆ（ハフニウム）酸化物，
ＨｆＡｌ（ハフニウムアルミニウム）酸化物，
Ｌａ（ランタン）酸化物，
又はＹ（イットリウム）酸化物からなる半導体装置の製造方法。
【請求項９】
前記半導体層として、
キャリアが走行するキャリア走行層を形成する工程と、
キャリアを供給するキャリア供給層を形成する工程と、
前記キャリア供給層を保護する保護層を形成する工程とを備え、
前記ゲート絶縁膜を、
前記保護層表面に形成する請求項８記載の半導体装置の製造方法。
【請求項１０】
前記半導体層として、
キャリアが走行するキャリア走行層を形成する工程と、
キャリアを供給するキャリア供給層を形成する工程とを備え、
前記ゲート絶縁膜を、
前記キャリア供給層表面に形成する請求項８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ（窒化ガリウム）系半導体等のIII-V族窒化物半導体からなる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＧａＮ系半導体からなるＦＥＴ（電界効果トランジスタ）の研究・開発が活発化している（特許文献１等）。ＧａＮ系半導体の特徴として、バンドギャップが大きいこと、破壊電界強度が大きいこと、飽和電子速度が大きいことなどが挙げられる。従って、ＧａＮ系半導体からなるＦＥＴの用途として、高出力・高電圧動作が要求されるデバイスなどが考えられる。例えば、４０Ｖ以上の高電圧動作が要求される携帯電話基地局用のパワーデバイスなどが有望と考えられる。ＧａＮ系半導体からなるＦＥＴの具体例として、ＧａＮ（窒化ガリウム）からなる電子走行層とＡｌＧａＮ（窒化アルミニウムガリウム）からなる電子供給層を備えるＨＥＭＴ（高電子移動度トランジスタ）などが考えられる。
【０００３】
なお、特許文献１には、ＧａＮ系半導体からなるＦＥＴに関して、ソースドレイン電極間に形成するＳｉＮ（窒化シリコン）絶縁膜に係る発明が開示されている。特許文献２や特許文献３には、Ｓｉ（シリコン）系半導体からなるＦＥＴに関して、Ｔａ２Ｏ５（五酸化二タンタル）ゲート絶縁膜に係る発明が開示されている。非特許文献１，２，３，４にはそれぞれ、ＭＩＳ（Ｍ：金属／Ｉ：絶縁体／Ｓ：半導体）のゲート絶縁膜の材料として、所定の材料（後述）を採用した発明が開示されている。
【特許文献１】特開2002−359256号公報
【特許文献２】特開2001−185548号公報
【特許文献３】特開昭54−36190号公報
【非特許文献１】Applied PhysicsLetters, vol.77, pp.1339 (2000)
【非特許文献２】Applied PhysicsLetters, vol.80, pp.1661 (2002)
【非特許文献３】Applied PhysicsLetters, vol.73, pp.3893 (1998)
【非特許文献４】ElectronicsLetters, vol.34, pp.592 (1998)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＧａＮ系半導体からなるＦＥＴでは、ゲート電極としてＮｉ（ニッケル）やＰｔ（白金）からなるショットキー電極が使用される。ショットキー電極と半導体層との界面のショットキー障壁の大きさは、ショットキー電極をなす金属の仕事関数と半導体層をなす半導体の電子親和力により規定される。ＧａＮ系半導体からなるＦＥＴでのゲート電極と半導体層との界面のショットキー障壁の大きさは、１Ｖから１．２Ｖ程度である。ＧａＮ系半導体からなるＦＥＴを高出力・高電圧動作が要求されるデバイスなどで使用するにはゲートリーク電流を低減する必要があるが、ショットキー障壁の大きさがその程度だと高出力・高電圧動作の際には大きなゲートリーク電流が生じてしまう。ゲートリーク電流を低減するには、ゲート電極と半導体層との間にゲート絶縁膜を介在させて、ゲート電極と半導体層とが直接接触しないようにすることが望ましいと言える。
【０００５】
ゲートリーク電流を低減する上で重要になるのが、ゲート絶縁膜の材料である。ゲート絶縁膜の材料として、非特許文献１にはＳｉＯ２（酸化シリコン）が、非特許文献２にはＭｇＯ（酸化マグネシウム）及びＳｃ２Ｏ３（酸化スカンジウム）が、非特許文献３にはＧａ２Ｏ３（酸化ガリウム）が、非特許文献４にはＡｌＮ（窒化アルミニウム）が開示されている。しかしながら、これら材料は、誘電率が小さい、バンドギャップが小さい、ＧａＮ系半導体との界面に悪影響を与えてしまうなどのいずれかの欠点があり、ＧａＮ系半導体からなるＦＥＴのゲート絶縁膜には適していない。
【０００６】
従って、本発明は、III-V族窒化物半導体からなる半導体装置に関して、ゲートリーク電流を低減すると共に、III-V族窒化物半導体とゲート絶縁膜との良好な界面を実現することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、III-V族窒化物半導体からなる半導体装置であって、III-V族窒化物半導体からなる半導体層と、前記半導体層表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ゲート絶縁膜は、Ｔａ（タンタル）酸化物，Ｈｆ（ハフニウム）酸化物，ＨｆＡｌ（ハフニウムアルミニウム）酸化物，Ｌａ（ランタン）酸化物，又はＹ（イットリウム）酸化物からなる半導体装置に係る。
【０００８】
本発明は、III-V族窒化物半導体からなる半導体装置の製造方法であって、III-V族窒化物半導体からなる半導体層を形成する工程と、前記半導体層表面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、前記ゲート絶縁膜は、Ｔａ（タンタル）酸化物，Ｈｆ（ハフニウム）酸化物，ＨｆＡｌ（ハフニウムアルミニウム）酸化物，Ｌａ（ランタン）酸化物，又はＹ（イットリウム）酸化物からなる半導体装置の製造方法に係る。
【発明の効果】
【０００９】
本発明により、III-V族窒化物半導体からなる半導体装置に関して、ゲートリーク電流を低減すると共に、III-V族窒化物半導体とゲート絶縁膜との良好な界面を実現することを可能になる。
【発明を実施するための最良の形態】
【００１０】
図１と図２は、III-V族窒化物半導体からなる半導体装置とその製造方法の第１実施例を表す。第１実施例では、ＧａＮ系半導体からなるＦＥＴとして、ＧａＮからなる電子走行層とＡｌＧａＮからなる電子供給層を備えるＨＥＭＴが作製される。
【００１１】
図１の半導体装置は、基板１０１と、半導体層１１１−１１４と、半導体層１１１−１１４表面に形成されたゲート絶縁膜１２１と、ゲート絶縁膜１２１表面に形成された絶縁膜１２２と、ソース電極１３１と、ドレイン電極１３２と、ゲート絶縁膜１２１上に形成されたゲート電極１３３を備える。半導体層１１１が電子が走行する電子走行層であり、半導体層１１３が電子を供給する電子供給層である。半導体層１１１の表面付近には、２次元電子ガスが存在する。
【００１２】
図１の半導体装置の製造方法について図２に基づいて説明する。
【００１３】
先ず、図２（Ａ）のように、ＳｉＣ（サファイア）からなる基板１０１上に、層厚３μｍのｉ型ＧａＮからなる電子走行層１１１を堆積させる。その層上に、層厚３ｎｍのｉ型Ａｌ０．２５Ｇａ０．７５Ｎからなる半導体層１１２を堆積させる。その層上に、層厚２０ｎｍかつＳｉドーピング濃度２×１０１８ｃｍ−３のｎ型Ａｌ０．２５Ｇａ０．７５Ｎからなる電子供給層１１３を堆積させる。その層上に、層厚５ｎｍかつＳｉドーピング濃度２×１０１８ｃｍ−３のｎ型ＧａＮからなる半導体層１１４を堆積させる。電子走行層１１１と、半導体層１１２と、電子供給層１１３と、半導体層１１４は、ＭＯＶＰＥ（有機金属気相成長エピタキシ）により形成される。次に、図２（Ｂ）のように、半導体層１１４表面に、膜厚１０ｎｍのＴａ２Ｏ５（酸化タンタル（五酸化二タンタル））からなるゲート絶縁膜１２１を堆積させる。ゲート絶縁膜１２１は、スパッタリングにより形成される。
【００１４】
次に、ゲート絶縁膜１２１表面に、フォトレジストを塗布する。次に、フォトリソグラフィにより、ソース電極１３１とドレイン電極１３２（オーミック電極）の形成予定領域に当たるフォトレジストに開口部を設ける。次に、フッ酸（ＨＦ）によるウェットエッチングにより、ソース電極１３１とドレイン電極１３２の形成予定領域に当たるゲート絶縁膜１２１に開口部を設ける。次に、塩素ガス（Ｃｌ２）によるドライエッチングにより、ソース電極１３１とドレイン電極１３２の形成予定領域に当たる半導体層１１４に開口部を設ける。続いて、図２（Ｃ）のように、電子供給層１１３上に、リフトオフにより、Ｔｉ（チタン）部分とＡｌ（アルミニウム）部分からなるソース電極１３１とドレイン電極１３２を形成する。続いて、これらの電極を摂氏５５０度でアニールする。
【００１５】
次に、ゲート絶縁膜１２１表面に、フォトレジストを塗布する。次に、フォトリソグラフィにより、ゲート電極（ショットキー電極）１３３の形成予定領域に当たるフォトレジストに紙面上横方向の幅が１μｍの開口部を設ける。続いて、図２（Ｄ）のように、ゲート絶縁膜１２１上に、リフトオフにより、厚さ３０ｎｍかつ紙面上横方向の幅が１μｍのＮｉ（ニッケル）部分と厚さ３００ｎｍかつ紙面上横方向の幅が１μｍのＡｕ（金）部分からなるゲート電極１３３を形成する。次に、図２（Ｅ）のように、ゲート絶縁膜１２１表面に、膜厚１０ｎｍのＳｉＮ（窒化シリコン）からなる絶縁膜１２２を堆積させる。絶縁膜１２２は、ＣＶＤ（化学気相成長）により形成される。
【００１６】
図３と図４は、III-V族窒化物半導体からなる半導体装置とその製造方法の第２実施例を表す。第２実施例では、ＧａＮ系半導体からなるＦＥＴとして、ＧａＮからなる電子走行層とＡｌＧａＮからなる電子供給層を備えるＨＥＭＴが作製される。
【００１７】
図３の半導体装置は、基板１０１と、半導体層１１１−１１４と、半導体層１１１−１１４表面に形成されたゲート絶縁膜１２１と、半導体層１１１−１１４表面に形成された絶縁膜１２２と、ソース電極１３１と、ドレイン電極１３２と、ゲート絶縁膜１２１上に形成されたゲート電極１３３を備える。第１実施例と第２実施例の差異は、ゲート絶縁膜１２１が半導体層１１１−１１４の表面をカバーしている領域が全体的か部分的かの差異にある。
【００１８】
図３の半導体装置の製造方法について図４に基づいて説明する。
【００１９】
先ず、図４（Ａ）のように、基板１０１上に、電子走行層１１１、半導体層１１２、電子供給層１１３、半導体層１１４を堆積させる。図２と同様である。
【００２０】
次に、半導体層１１４表面に、フォトレジストを塗布する。次に、フォトリソグラフィにより、ソース電極１３１とドレイン電極１３２の形成予定領域に当たるフォトレジストに開口部を設ける。次に、塩素ガスによるドライエッチングにより、ソース電極１３１とドレイン電極１３２の形成予定領域に当たる半導体層１１４に開口部を設ける。続いて、図４（Ｂ）のように、電子供給層１１３上に、リフトオフにより、Ｔｉ部分とＡｌ部分からなるソース電極１３１とドレイン電極１３２を形成する。続いて、これらの電極を摂氏５５０度でアニールする。
【００２１】
次に、半導体層１１４表面に、フォトレジストを塗布する。次に、フォトリソグラフィにより、ゲート電極１３３の形成予定領域に当たるフォトレジストに紙面上横方向の幅が１μｍの開口部を設ける。続いて、図４（Ｃ）のように、半導体層１１４表面に、膜厚１０ｎｍかつ紙面上横方向の幅が１μｍのＴａ２Ｏ５（酸化タンタル（五酸化二タンタル））からなるゲート絶縁膜１２１を堆積させる。ゲート絶縁膜１２１は、スパッタリングにより形成される。続いて、図４（Ｄ）のように、ゲート絶縁膜１２１上に、リフトオフにより、厚さ３０ｎｍかつ紙面上横方向の幅が１μｍのＮｉ部分と厚さ３００ｎｍかつ紙面上横方向の幅が１μｍのＡｕからなるゲート電極１３３を形成する。続いて、図４（Ｅ）のように、半導体層１１４表面に、膜厚１０ｎｍのＳｉＮ（窒化シリコン）からなる絶縁膜１２２をゲート絶縁膜１２１に接するように堆積させる。絶縁膜１２２は、ＣＶＤにより形成される。
【００２２】
第１実施例や第２実施例では、ＧａＮ系半導体からなるＭＩＳ（Ｍ：金属／Ｉ：絶縁体／Ｓ：半導体）のゲート絶縁膜１２１としてＴａ２Ｏ５が採用されている。ＧａＮ系半導体からなるＭＩＳを作製する際にゲート絶縁膜１２１としてＳｉＯ２を採用すると（図５）、ＧａＮ系半導体との界面に悪影響を与えてしまい、高出力・高電圧動作の際のオン抵抗が増加してしまう。よって、ＳｉＯ２は、比誘電率が３．８程度と比誘電率が小さいこともあり、ＧａＮ系半導体からなるＭＩＳのゲート絶縁膜１２１には適していない。しかし、本願発明者による鋭意検討の結果、ＧａＮ系半導体からなるＭＩＳを作製する際にゲート絶縁膜１２１としてＴａ２Ｏ５を採用すると（図１，図２）、ＧａＮ系半導体との界面への影響が少ないことが解った。よって、第１実施例や第２実施例では、ＧａＮ系半導体からなるＭＩＳのゲート絶縁膜１２１としてＴａ２Ｏ５が採用されている。これにより、ＧａＮ系半導体との界面への影響が抑えられると共にゲートリーク電流が低減される。さらに、ＳｉＯ２の比誘電率が３．８程度なのに対してＴａ２Ｏ５の比誘電率が２５程度というように、Ｔａ２Ｏ５は、比誘電率が比較的大きく絶縁破壊電界も比較的大きいためゲート絶縁膜１２１として適している。
【００２３】
第１実施例や第２実施例では、ＧａＮ系半導体からなるＦＥＴとして、ＧａＮからなる電子走行層とＡｌＧａＮからなる電子供給層を備えるＨＥＭＴが作製される。ＧａＮ系半導体からなるＦＥＴの用途として高出力・高電圧動作が要求されるデバイスなどが考えられるが、ＨＥＭＴは正に高出力・高電圧動作に適したＦＥＴである。よって、第１実施例や第２実施例では、ＧａＮ系半導体からなるＦＥＴの構造としてＨＥＭＴを採用することで、半導体材料（ＧａＮ系半導体）の面だけでなくＦＥＴ構造（ＨＥＭＴ構造）の面からも高出力・高電圧動作に適したＦＥＴを実現している。なお、半導体材料としてＧａＮ系半導体を採用できているのは、ゲート絶縁膜１２１としてＴａ２Ｏ５を採用するとＧａＮ系半導体との界面への影響が少ない、という本願発明者による鋭意検討の結果によるものである。
【００２４】
図６は、本願実施例のＦＥＴの電流電圧特性に関する測定結果を表す。横軸はドレイン電圧を表し、縦軸はドレイン電流を表す。図中Ａ１，Ａ２，Ａ３，Ａ４，Ａ５がそれぞれ−２Ｖ，−１Ｖ，±０Ｖ，＋１Ｖ，＋２Ｖのパルス特性（ゲート電圧をパルス電圧とするときの電流電圧特性）の測定結果に当たり、図中Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５がそれぞれ−２Ｖ，−１Ｖ，±０Ｖ，＋１Ｖ，＋２ＶのＤＣ特性（ゲート電圧をＤＣ電圧とするときの電流電圧特性）の測定結果に当たる。パルス特性の測定結果とＤＣ特性の測定結果とが重なっていることから、本願実施例のＦＥＴはパルスに対する応答が速く、本願実施例のＦＥＴのＴａ２Ｏ５とＧａＮ系半導体（ここでは半導体層１１４をなすＧａＮ）との界面では界面準位のトラップが少ないことが解る。このように、Ｔａ２Ｏ５とＧａＮ系半導体との界面では界面準位のトラップが少ないため、Ｔａ２Ｏ５はＧａＮ系半導体からなるＦＥＴのゲート絶縁膜１２１として適していることが解る。
【００２５】
図７は、本願実施例のＦＥＴのゲート特性に関する測定結果を表す。横軸はゲート電圧を表し、縦軸はゲート電流を表す。図中Ａが実施例のＦＥＴ（Ｔａ２Ｏ５からなるゲート絶縁膜１２１を備えているＦＥＴ）の測定結果に当たり、図中Ｂが比較例のＦＥＴ（ゲート絶縁膜１２１を備えていないＦＥＴ）の測定結果に当たる。図中Ａの実施例の方は＋１０Ｖ程度でもゲートリーク電流が小さいのに対して、図中Ｂの比較例の方は＋１Ｖ程度でゲートリーク電流が大きくなっている。このように、本願実施例のＦＥＴではゲートリーク電流が低減されていることが解る。
【００２６】
第１実施例と第２実施例の相違点としては、半導体層表面に形成されている絶縁膜がＴａ２Ｏ５（ゲート絶縁膜）のみであるかＴａ２Ｏ５（ゲート絶縁膜）とＳｉＮ（ゲート絶縁膜を形成している材料と異なる材料からなる絶縁膜）とであるかという点が挙げられる。第１実施例では、Ｔａ２Ｏ５はソース電極１３１とドレイン電極１３２との間の全領域をカバーしているが、第２実施例では、Ｔａ２Ｏ５はゲート電極１３３の直下の領域のみをカバーしている。第１実施例のほうが第２実施例よりも製造容易である。
【００２７】
第１実施例や第２実施例では、Ａｌ０．２５Ｇａ０．７５Ｎからなる電子供給層１１３表面にＧａＮからなる半導体層１１４が形成される。半導体層１１４は、電子供給層１１３を保護する保護層として作用する。半導体層１１４により、電子供給層１１３中のＡｌの酸化が防止されることになる。なお、図１，２や図３，４では電子供給層１１３表面に半導体層１１４を形成することにしているが、図８や図９のように電子供給層１１３表面に半導体層１１４を形成しないことにしてもよい。図８や図９の半導体装置の製造方法としては例えば、図２や図４の半導体装置の製造方法において半導体層１１４に関する工程を省略すればよい。なお、半導体層１１４を形成しないより形成したほうが電子供給層１１３の保護上望ましく、Ｔａ２Ｏ５とＡｌ０．２５Ｇａ０．７５Ｎとが直接接触するよりもＴａ２Ｏ５とＧａＮとが直接接触するほうが界面特性上比較的望ましい。
【００２８】
本願実施例の変形例として、図１０のように、ゲート電極１３３をゲート絶縁膜１２１の凹部に形成する例が考えられる。これにより、ゲート電極１３３の直下のゲート絶縁膜１２１に電界が集中することを防止することができる。ゲート絶縁膜１２１の膜厚はここでは、凹部内部では１０ｎｍであり、凹部外部では１００ｎｍである。図１０の半導体装置の製造方法としては例えば、図２の半導体装置の製造方法においてゲート電極１３３の形成直前にエッチングによりゲート絶縁膜１２１に凹部を設ける工程を挿入すればよい。なお、図１０において、Ｔａ２Ｏ５からなるゲート絶縁膜１２１がソース電極１３１とドレイン電極１３２の間の領域すべてをカバーしている必要はない。
【００２９】
以上、ＧａＮ系半導体からなるＦＥＴのゲート絶縁膜１２１としてＴａ２Ｏ５（タンタル酸化物（五酸化二タンタル））を採用した実施例について説明した。しかしながら、ＧａＮ系半導体からなるＦＥＴのゲート絶縁膜１２１の材料は、Ｔａ２Ｏ５に限定されるものではなく、ＨｆＯ２（ハフニウム酸化物（二酸化ハフニウム）），ＨｆＸＡｌ１−ＸＯ（ハフニウムアルミニウム酸化物（ハフニウムアルミネート））(０＜Ｘ＜１)，Ｌａ２Ｏ３（ランタン酸化物（三酸化二ランタン）），Ｙ２Ｏ３（イットリウム酸化物（三酸化二イットリウム））等を採用することもできる。その根拠として、図１１と図１２を示す。図１１は、これらの材料の比誘電率の値とバンドギャップの値を表し、図１２は、それをグラフ化したものである。図１１と図１２に示すように、これらの材料は、比誘電率の値がいずれも１０を超えており、バンドギャップの値がいずれも５ｅＶを超えており、ゲート絶縁膜１２１の材料として適していると言える。
【００３０】
本発明は、具体的に開示された実施例に限られるものではなく、特許請求の範囲で請求された本発明の範囲から逸脱することなく種々の変形例や実施例が考えられる。例えば、ＧａＮ系半導体からなるＦＥＴとして、ＨＥＭＴの他にはＭＥＳＦＥＲやＨＥＴやＲＨＥＴなどが考えられる。例えばまた、ＧａＮ系半導体以外のIII-V族窒化物半導体からなるＦＥＴなどが考えられる。最後に、付記を記載することにする。
（付記１）
III-V族窒化物半導体からなる半導体装置であって、
III-V族窒化物半導体からなる半導体層と、
前記半導体層表面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを備え、
前記ゲート絶縁膜は、
Ｔａ（タンタル）酸化物，
Ｈｆ（ハフニウム）酸化物，
ＨｆＡｌ（ハフニウムアルミニウム）酸化物，
Ｌａ（ランタン）酸化物，
又はＹ（イットリウム）酸化物からなる半導体装置。
（付記２）
前記半導体層として、
キャリアが走行するキャリア走行層と、
キャリアを供給するキャリア供給層と、
前記キャリア供給層を保護する保護層とを備え、
前記ゲート絶縁膜は、
前記保護層表面に形成されている付記１に記載の半導体装置。
（付記３）
前記半導体層として、
キャリアが走行するキャリア走行層と、
キャリアを供給するキャリア供給層とを備え、
前記ゲート絶縁膜は、
前記キャリア供給層表面に形成されている付記１に記載の半導体装置。
（付記４）
前記キャリア走行層としてＧａＮからなる半導体層を備え、
前記キャリア供給層としてＡｌＧａＮからなる半導体層を備え、
前記保護層としてＧａＮからなる半導体層を備える付記２に記載の半導体装置。
（付記５）
前記キャリア走行層としてＧａＮからなる半導体層を備え、
前記キャリア供給層としてＡｌＧａＮからなる半導体層を備える付記３に記載の半導体装置。
（付記６）
前記半導体層表面に更に、
前記ゲート絶縁膜の材料と異なる材料からなる絶縁膜が形成されている付記１乃至５のいずれか１記載の半導体装置。
（付記７）
前記ゲート電極は、
前記ゲート絶縁膜の凹部に形成されている付記１乃至６のいずれか１記載の半導体装置。
（付記８）
III-V族窒化物半導体からなる半導体装置の製造方法であって、
III-V族窒化物半導体からなる半導体層を形成する工程と、
前記半導体層表面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
前記ゲート絶縁膜は、
Ｔａ（タンタル）酸化物，
Ｈｆ（ハフニウム）酸化物，
ＨｆＡｌ（ハフニウムアルミニウム）酸化物，
Ｌａ（ランタン）酸化物，
又はＹ（イットリウム）酸化物からなる半導体装置の製造方法。
（付記９）
前記半導体層として、
キャリアが走行するキャリア走行層を形成する工程と、
キャリアを供給するキャリア供給層を形成する工程と、
前記キャリア供給層を保護する保護層を形成する工程とを備え、
前記ゲート絶縁膜を、
前記保護層表面に形成する付記８記載の半導体装置の製造方法。
（付記１０）
前記半導体層として、
キャリアが走行するキャリア走行層を形成する工程と、
キャリアを供給するキャリア供給層を形成する工程とを備え、
前記ゲート絶縁膜を、
前記キャリア供給層表面に形成する付記８記載の半導体装置の製造方法。
（付記１１）
前記キャリア走行層としてＧａＮからなる半導体層を形成する工程を備え、
前記キャリア供給層としてＡｌＧａＮからなる半導体層を形成する工程を備え、
前記保護層としてＧａＮからなる半導体層を形成する工程を備える付記９記載の半導体装置の製造方法。
（付記１２）
前記キャリア走行層としてＧａＮからなる半導体層を形成する工程を備え、
前記キャリア供給層としてＡｌＧａＮからなる半導体層を形成する工程を備える付記１０記載の半導体装置の製造方法。
（付記１３）
前記半導体層表面に更に、
前記ゲート絶縁膜の材料と異なる材料からなる絶縁膜を形成する付記８乃至１２のいずれか１に記載の半導体装置の製造方法。
（付記１４）
前記ゲート電極を、
前記ゲート絶縁膜の凹部に形成する付記８乃至１３のいずれか１に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００３１】
【図１】III-V族窒化物半導体からなる半導体装置の第１実施例を表す。
【図２】III-V族窒化物半導体からなる半導体装置の製造方法の第１実施例を表す。
【図３】III-V族窒化物半導体からなる半導体装置の第２実施例を表す。
【図４】III-V族窒化物半導体からなる半導体装置の製造方法の第２実施例を表す。
【図５】従来のＭＩＳの欠点について説明するための図である。
【図６】本願実施例のＦＥＴの電流電圧特性に関する測定結果を表す。
【図７】本願実施例のＦＥＴのゲート特性に関する測定結果を表す。
【図８】第１実施例の変形例を表す。
【図９】第２実施例の変形例を表す。
【図１０】本願実施例の変形例を表す。
【図１１】各種材料の比誘電率の値とバンドギャップの値の表である。
【図１２】各種材料の比誘電率の値とバンドギャップの値のグラフである。
【符号の説明】
【００３２】
１０１  基板
１１１  電子走行層
１１２  半導体層
１１３  電子供給層
１１４  半導体層
１２１  ゲート絶縁膜
１２２  絶縁膜
１３１  ソース電極
１３２  ドレイン電極
１３３  ゲート電極
【図１】
2006245317.tif 000003
【図２】
2006245317.tif 000004
【図３】
2006245317.tif 000005
【図４】
2006245317.tif 000006
【図５】
2006245317.tif 000007
【図６】
2006245317.tif 000008
【図７】
2006245317.tif 000009
【図８】
2006245317.tif 000010
【図９】
2006245317.tif 000011
【図１０】
2006245317.tif 000012
【図１１】
2006245317.tif 000013
【図１２】
2006245317.tif 000014