(57)【要約】【課題】  ライトコマンドが連続して入力された場合に、ライトコマンド間でセルフリフレッシュを行うことができるメモリ装置を提供することを課題とする。【解決手段】  内部でリフレッシュコマンドを生成するリフレッシュ制御回路（１０７）と、外部からライトコマンドが入力されると所定期間リフレッシュコマンドを受け付けるためのリフレッシュ割り込み信号を生成するリフレッシュ割り込み制御回路（２０４）と、外部からライトコマンドが入力されると、リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示するコマンドデコーダ（１０９）と、リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間にリフレッシュコマンドが生成されるとリフレッシュ動作を指示する比較回路（２０５）とを有するメモリ装置が提供される。【選択図】        図２
2006012357.tif 000002
【特許請求の範囲】
【請求項１】
内部でリフレッシュコマンドを生成するリフレッシュ制御回路と、
外部からライトコマンドが入力されると所定期間前記リフレッシュコマンドを受け付けるためのリフレッシュ割り込み信号を生成するリフレッシュ割り込み制御回路と、
外部からライトコマンドが入力されると、前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示するコマンドデコーダと、
前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間に前記リフレッシュコマンドが生成されるとリフレッシュ動作を指示する比較回路と
を有するメモリ装置。
【請求項２】
前記コマンドデコーダは、外部からリードコマンドが入力されると、その後にリフレッシュコマンドが生成されても優先してリード動作を指示し、前記比較回路は、前記リード動作終了後にリフレッシュ動作を指示する請求項１記載のメモリ装置。
【請求項３】
前記ライトコマンドは、アウトプットディセーブルコマンドの後に入力される請求項１記載のメモリ装置。
【請求項４】
前記ライトコマンドは、アウトプットディセーブル状態でない状態で入力される請求項１記載のメモリ装置。
【請求項５】
前記比較回路は、前記アウトプットディセーブルコマンドが入力されてから前記ライトコマンドが入力されるまでの間にリフレッシュコマンドが生成されるとリフレッシュ動作を待機させる請求項３記載のメモリ装置。
【請求項６】
前記リフレッシュ制御回路は、定期的にリフレッシュコマンドを生成する請求項１記載のメモリ装置。
【請求項７】
さらに、前記ライトコマンド及び前記リフレッシュコマンドに応じてライト動作及びリフレッシュ動作を行うためのメモリセルを有する請求項１記載のメモリ装置。
【請求項８】
前記コマンドデコーダは、アドレスを確定させるためにリードコマンド入力後所定期間経過後にリード動作を指示する請求項２記載のメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置に関し、特にリフレッシュを行うメモリ装置に関する。
【背景技術】
【０００２】
ＤＲＡＭ（dynamic random access memory）は、１個のトランジスタと１個のキャパシタからなるメモリセルを利用していることから、データを記憶保持するためには定期的なリフレッシュが必要である。リフレッシュには、外部からのリフレッシュコマンドに応じてリフレッシュを行うものと、メモリ装置が自動的に内部でセルフリフレッシュを行うものとがある。
【０００３】
下記の特許文献１には、リフレッシュを自動的に実施し、外部からのリフレッシュ指示を必要としないＤＲＡＭが記載されている。
【０００４】
【特許文献１】特開２００１−１１８３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ライトコマンドが連続して入力された場合に、ライトリカバリ時間を長くすることなく、ライトコマンド間でセルフリフレッシュを行うことができるメモリ装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、内部でリフレッシュコマンドを生成するリフレッシュ制御回路と、外部からライトコマンドが入力されると所定期間リフレッシュコマンドを受け付けるためのリフレッシュ割り込み信号を生成するリフレッシュ割り込み制御回路と、外部からライトコマンドが入力されると、リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示するコマンドデコーダと、リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間にリフレッシュコマンドが生成されるとリフレッシュ動作を指示する比較回路とを有するメモリ装置が提供される。
【発明の効果】
【０００７】
ライト時にはライト動作を開始する直前までリフレッシュを行えるようにすることにより、ライトリカバリ時間を短くすることができる。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明の実施形態による半導体メモリ装置の構成例を示すブロック図である。アドレス信号ＡＤＤは、入力バッファ１０１でバッファリングされ、ラッチ回路１１１に供給される。チップイネーブル信号／ＣＥは、半導体メモリ装置（半導体チップ）をイネーブル状態にするための信号であり、入力バッファ１０２でバッファリングされ、ＲＥＦ−ＡＣＴ選択回路１０８及びコマンドデコーダ１０９に供給される。アウトプットイネーブル信号／ＯＥは、データをリードする（読み出す）ための信号であり、入力バッファ１０３でバッファリングされ、コマンドデコーダ１０９に供給される。ライトイネーブル信号／ＷＥは、データをライトする（書き込む）ための信号であり、入力バッファ１０４でバッファリングされ、ＲＥＦ−ＡＣＴ選択回路１０８及びコマンドデコーダ１０９に供給される。クロック信号ＣＬＫは、入力バッファ１０５でバッファリングされ、タイミング制御回路１１０に供給される。データＤＱは、リードデータ又はライトデータであり、入出力バッファ１０６でバッファリングされ、データ制御回路１１３に対して入力又は出力される。
【０００９】
セルフリフレッシュ制御回路１０７は、タイマを有し、内部で定期的にメモリセルをリフレッシュするためのリフレッシュコマンド信号を生成し、ＲＥＦ−ＡＣＴ選択回路１０８に出力する。コマンドデコーダ１０９は、信号／ＣＥ、／ＷＥ及び／ＯＥを基にライトコマンド信号、リードコマンド信号及びアウトプットディセーブル（output disable）信号を生成する。ライトコマンド信号は、信号／ＣＥ及び／ＷＥをローレベルにすることにより生成される。リードコマンド信号は、信号／ＣＥ及び／ＯＥをローレベルにすることにより生成される。アウトプットディセーブル（以下、ＯＤという）コマンド信号は、信号／ＣＥをローレベルにし、信号／ＷＥ及び／ＯＥをハイレベルにすることにより生成される。ＯＤ状態は、メモリセルにアクセスしない状態である。仕様によっては、ＯＤ状態の後にリード動作又はライト動作を指示する場合がある。
【００１０】
ＲＥＦ−ＡＣＴ選択回路１０８は、リフレッシュ（ＲＥＦ）コマンド信号とアクセス（ＡＣＴ）コマンド信号とを比較し、どちらのコマンドを行うかを選択する。アクセスコマンド信号は、外部から供給されるライトコマンド信号、リードコマンド信号及びＯＤコマンド信号等のコマンド信号である。すなわち、リフレッシュコマンド信号とアクセスコマンド信号とが競合した場合には、どちらを優先させるかを決める。
【００１１】
タイミング制御回路１１０は、メモリセルアレイ１１４を動作させるタイミング、ラッチ回路１１１がアドレス信号ＡＤＤをラッチするタイミング、及びデータ制御回路１１３がメモリセルアレイ１１４にデータＤＱを入出力するタイミングを制御する。タイミング制御回路１１０は、同期動作時には、クロック信号ＣＬＫによりレイテンシー及びバースト長のカウントを行う。
【００１２】
デコーダ１１２は、ラッチ回路１１１から供給されるアドレス信号ＡＤＤに応じて、メモリセルアレイ１１４内の１つのメモリセルを選択する。選択されたメモリセルは、コマンドに応じて、データのリード、ライト又はリフレッシュが行われる。
【００１３】
図２は図１の半導体メモリ装置の一部の詳細な構成例を示すブロック図であり、図４（Ａ）、（Ｂ）、図５（Ａ）、（Ｂ）、図６及び図７はその動作を説明するためのタイミングチャートである。ＲＥＦ−ＡＣＴ選択回路１０８は、制御回路２０１、パルス幅拡張回路２０２、ディレイ回路２０３、リフレッシュ割り込み制御回路２０４及びＲＥＦ−ＡＣＴ比較回路２０５を有する。タイミング制御回路１１０は、リフレッシュ制御回路２０６及びリード／ライト制御回路２０７を有する。
【００１４】
制御回路２０１は、チップイネーブル信号／ＣＥが立ち下がるとパルス信号ｓｔｄｚを生成する。パルス幅拡張回路２０２は、信号ｓｔｄｚのパルス幅を拡張した信号ｓｔｄｗｚを生成する。ディレイ回路２０３は、信号ｓｔｄｚをディレイ（遅延）させた信号ｓｔｄｄｚを出力する。リフレッシュ割り込み制御回路２０４は、信号ｓｔｄｚがハイレベルかつライトイネーブル信号／ＷＥがローレベルであるときにハイレベルとなる信号ｒｅｆｅｎｚ及びｒｅｆｅｎｗｚを生成する。信号ｒｅｆｅｎｚ及びｒｅｆｅｎｗｚは、パルス幅が異なる。セルフリフレッシュ制御回路１０７は、定期的にパルス状のリフレッシュコマンド信号ｓｒｅｆｚを出力する。
【００１５】
ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュコマンド信号ｓｒｅｆｚが入力されると、アクセスコマンド信号ｒｄｚ，ｗｒｚ，ｏｄｚ及び信号ｓｔｄｚ，ｓｔｄｗｚ，ｒｅｆｅｎｚに応じて、リフレッシュコマンド信号ｒｅｆｐｚを出力する。リフレッシュコマンドとアクセスコマンドが競合する場合には、いずれかが優先される。アクセスコマンドが優先された場合には、そのアクセス動作後にリフレッシュコマンド信号ｒｅｆｐｚが出力される。
【００１６】
コマンドデコーダ１０９は、信号ｓｔｄｄｚ、アウトプットイネーブル信号／ＯＥ、ライトイネーブル信号／ＷＥ、信号ｒｅｆｅｎｗｚ及びリフレッシュ信号ｒｅｆｚを入力し、リードコマンド信号ｒｄｐｚ、ライトコマンド信号ｗｒｐｚ及びＯＤコマンド信号ｏｄｐｚを出力する。リフレッシュ信号ｒｅｆｚがハイレベルのときには、リフレッシュ中であるので、リフレッシュが終了するまでアクセスコマンド信号ｒｄｐｚ，ｗｒｐｚ，ｏｄｐｚが待機させられる。
【００１７】
リフレッシュ制御回路２０６は、リフレッシュコマンド信号ｒｅｆｐｚが入力されると、リフレッシュ動作中であることを示すリフレッシュ信号ｒｅｆｚを出力する。リード／ライト制御回路２０７は、アクセスコマンド信号ｒｄｐｚ，ｗｒｐｚ，ｏｄｐｚが入力されると、アクセス動作中であることを示すアクセス信号ｒｄｚ，ｗｒｚ，ｏｄｚを出力する。リード信号ｒｄｚはリード動作中であることを示し、ライト信号ｗｒｚはライト動作中であることを示し、ＯＤ信号ｏｄｚはＯＤ状態であることを示す。
【００１８】
図３は、図２のリフレッシュ割り込み制御回路２０４の構成例を示す回路図である。パルス幅拡張回路３０１は、信号ｓｔｄｚのパルス幅を拡張して信号ｎ１を出力する。インバータ３０２は、ライトイネーブル信号／ＷＥを論理反転した信号を出力する。否定論理積（ＮＡＮＤ）回路３０３は、インバータ３０２の出力信号及び信号ｎ１を入力し、それらのＮＡＮＤ信号を出力する。インバータ３０４は、ＮＡＮＤ回路３０３の出力信号を論理反転した信号を出力する。ディレイ回路３０５は、ライトイネーブル信号／ＷＥをディレイさせた信号を出力する。インバータ３０６は、ディレイ回路３０５の出力信号を論理反転した信号を出力する。否定論理和（ＮＯＲ）回路３０７は、インバータ３０６の出力信号及びライトイネーブル信号／ＷＥを入力し、それらのＮＯＲ信号を出力する。ＮＯＲ回路３０８は、インバータ３０４及びＮＯＲ回路３０７の出力信号を入力し、それらのＮＯＲ信号を出力する。インバータ３０９は、ＮＯＲ回路３０８の出力信号を論理反転した信号ｒｅｆｅｎｚを出力する。ディレイ回路３１０は、ＮＯＲ回路３０８の出力信号をディレイさせた信号を出力する。ＮＡＮＤ回路３１１は、ＮＯＲ回路３０８及びディレイ回路３１０の出力信号を入力し、それらのＮＡＮＤ信号ｒｅｆｅｎｗｚを出力する。
【００１９】
図４（Ａ）は、リフレッシュコマンド及びリードコマンドが競合し、リフレッシュ動作が優先する動作を示すタイミングチャートである。内部で定期的にリフレッシュを行っている半導体メモリ装置では、アクセスコマンドが入力させたときにリフレッシュが行われないように内部でリフレッシュ動作を止めている。
【００２０】
リフレッシュコマンド信号ｓｒｅｆｚは、セルフリフレッシュ制御回路１０７により定期的に出力される。信号ｓｔｄｚは、制御回路２０１により信号／ＣＥ，／ＷＥの立ち下がり又はアドレス信号ＡＤＤの変化を検出すると出力される。この場合、チップイネーブル信号／ＣＥの立ち下がり及びアドレス信号ＡＤＤの変化により、リードコマンドが検出され、信号ｓｔｄｚが出力される。ＲＥＦ−ＡＣＴ比較回路２０５は、このリフレッシュコマンド信号ｓｒｅｆｚと信号ｓｔｄｚを比較し、先に入力された方の動作を行い、その動作が終わるまで後から入力された動作を待たせる制御を行う。
【００２１】
具体的には、ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュコマンド信号ｓｒｅｆｚの立ち上がりが入力されたときに、信号ｓｔｄｚがローレベルであるので、リフレッシュコマンド信号ｒｅｆｐｚを出力する。リフレッシュ制御回路２０６は、リフレッシュコマンド信号ｒｅｆｐｚを入力し、リフレッシュ動作が行なわれていることを示すリフレッシュ信号ｒｅｆｚを出力する。すなわち、リフレッシュコマンドがリードコマンドよりも早い場合には、リフレッシュコマンドが優先される。
【００２２】
信号ｓｔｄｄｚは、パルス幅拡張回路２０２により信号ｓｔｄｚのパルス幅が拡張された信号である。コマンドデコーダ１０９は、リードコマンドが入力されている状態で、信号ｓｔｄｄｚが立ち上がると、リフレッシュ信号ｒｅｆｚがローレベルになるのを待ち、ローレベルになると、リードコマンドｒｄｐｚを出力する。リード／ライト制御回路２０７は、リードコマンドｒｄｐｚが入力されると、リード動作が行なわれていることを示すリード信号ｒｄｚを出力する。
【００２３】
図４（Ｂ）は、リフレッシュコマンド及びリードコマンドが競合し、リード動作が優先する動作を示すタイミングチャートである。
【００２４】
コマンドデコーダ１０９は、信号ｓｔｄｚが立ち上がると、リフレッシュコマンド信号ｓｒｅｆｚがローレベルであるので、リードコマンド信号ｒｄｐｚを生成してリード動作を行う。このとき、信号ｓｔｄｚをディレイさせた信号ｓｔｄｄｚを基にリードコマンド信号ｒｄｐｚを生成している。これは、チップイネーブル信号／ＣＥに対するアドレス信号ＡＤＤのセットアップ時間がマイナスの場合があるためである。すなわち、チップイネーブル信号／ＣＥの立ち下がり時にはアドレス信号ＡＤＤが確定しておらず、その所定時間後にアドレス信号ＡＤＤが確定する場合がある。チップイネーブル信号／ＣＥの立ち下がりから信号ｓｔｄｚを生成してすぐにリード動作を開始しようとしても、アドレス信号ＡＤＤが確定していないため、アドレス信号ＡＤＤが確定してからリード動作を開始するようにするためにディレイ回路２０３を入れている。コマンドデコーダ１０９は、アドレス信号ＡＤＤを確定させるためにリードコマンド入力後所定期間経過後にリード動作を指示する。
【００２５】
リード信号ｒｄｚはリード動作が行われていることを示す信号である。ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュコマンド信号ｓｒｅｆｚが入力されても、信号ｓｔｄｗｚがハイレベル又はリード信号ｒｄｚがハイレベルである間はリフレッシュコマンドを止めている。リード動作が終わりリード信号ｒｄｚがローレベルになると、リフレッシュコマンド信号ｒｅｆｐｚが出力され、リフレッシュ動作が行われていることを示すリフレッシュ信号ｒｅｆｚを出力する。信号ｓｔｄｚの立ち下がりから信号ｒｄｚの立ち上がりまで隙間が空くので、リフレッシュコマンドが割り込まないように信号ｓｔｄｚのパルス幅を拡張させた信号ｓｔｄｗｚでもリフレッシュコマンドを止めている。
【００２６】
以上のように、コマンドデコーダ１０９は、外部からリードコマンドが入力されると、その後にリフレッシュコマンド信号ｓｒｅｆｚが生成されても優先してリード動作を指示し、ＲＥＦ−ＡＣＴ比較回路２０５は、そのリード動作終了後にリフレッシュ動作を指示する。
【００２７】
図５（Ａ）は、ライトコマンドが連続して入力された場合の非同期式の半導体メモリ装置の動作を示すタイミングチャートである。
【００２８】
ライト動作時には、チップイネーブル信号／ＣＥ及びライトイネーブル信号／ＷＥはローレベルになる。制御回路２０１は、チップイネーブル信号／ＣＥ（及びライトイネーブル信号／ＷＥ）が立ち下がると、信号ｓｔｄｚを出力する。信号ｓｔｄｗｚは、信号ｓｔｄｚのパルス幅を拡張した信号である。コマンドデコーダ１０９は、信号ｓｔｄｚをディレイさせた信号ｓｔｄｄｚが立ち上がると、ライトコマンド信号ｗｒｐｚを出力する。リード／ライト制御回路２０７は、ライトコマンド信号ｗｒｐｚが入力されると、ライト動作が行われていることを示すライト信号ｗｒｚをハイレベルにする。
【００２９】
その後、チップイネーブル信号／ＣＥ及びライトイネーブル信号／ＷＥの立ち上がりでライトデータＤＱを取り込み、メモリセルにライト動作を行い、ライト信号ｗｒｚをローレベルにしてライト動作を終了する。次に、チップイネーブル信号／ＣＥ及びライトイネーブル信号／ＷＥが立ち下がると、次のライト動作が行われる。このメモリセルにデータを書き込むための時間としてライトリカバリ時間ｔＷＲが規定されている。ライトリカバリ時間ｔＷＲは、チップイネーブル信号／ＣＥ及びライトイネーブル信号／ＷＥがハイレベルになっている期間である。ライトリカバリ時間ｔＷＲが短くなると、ライト信号ｗｒｚがローレベルになる前に信号／ＣＥ及び／ＷＥがローレベルになり、信号ｓｔｄｚが出力される。ライト信号ｗｒｚのハイレベル期間と信号ｓｔｄｚのハイレベル期間が重なると、リフレッシュ動作を行えず、セルのデータが消えてしまう。したがって、ライトリカバリ時間ｔＷＲは、リフレッシュを行えるかどうかで決まる。外部からリフレッシュコマンドが入力される半導体メモリ装置では、ライトコマンドとライトコマンドの間にリフレッシュを行わなくてよいので、ライトコマンド信号ｗｒｐｚが出力される前にライト信号ｗｒｚがローレベルになっていればよい。このため、リフレッシュコマンドを内部で生成する半導体メモリ装置では、ライト動作の後にリフレッシュを行う必要があるため、ライトリカバリ時間ｔＷＲを長くしなければならない。
【００３０】
図５（Ｂ）は、ライトコマンドが連続して入力された場合の同期式の半導体メモリ装置の動作を示すタイミングチャートである。
【００３１】
この同期動作では最後のデータＤＱをメモリセルに書き込んでライト動作を終了する。図５（Ａ）の非同期動作との違いは、データＤＱの取り込みタイミングである。図５（Ａ）の非同期動作では、チップイネーブル信号／ＣＥ及びライトイネーブル信号／ＷＥの立ち上がりで、データＤＱを取り込む。図５（Ｂ）の同期動作では、クロック信号ＣＬＫに同期してデータＤＱを取り込み、メモリセルに書き込む。ライトリカバリ時間ｔＷＲに関しては、非同期動作と同様に、ライト信号ｗｒｚがローレベルになる前に、チップイネーブル信号／ＣＥの立ち下がりを基に信号ｓｔｄｚが出力されると、リフレッシュが行えなくなる。このタイミングで、ライトリカバリ時間ｔＷＲが決まる。
【００３２】
ライトデータＤＱは、非同期式では信号／ＣＥ及び／ＷＥの立ち上がり、同期式ではレイテンシー後に入力させるので、信号／ＣＥの立ち下がりからデータＤＱが入力されるまでには時間がある。このため、信号／ＣＥの立ち下がりですぐにライト動作を始める必要はない。図４（Ａ）及び（Ｂ）のリード動作ではアクセスを速くするため、信号／ＣＥの立ち下がりで信号ｓｔｄｚを出力し、リフレッシュを止めていたが、ライト動作では信号ｓｔｄｚが出力された後にリフレッシュを行っても問題ない。反対に、ライト動作の前にリフレッシュを割り込ませることにより、ライトリカバリ時間ｔＷＲを改善することができる。つまり、ライト動作とリード動作でリフレッシュを止めておく期間を変え、ライト時はライト動作が開始される直前までリフレッシュを行えるようにすることでライトリカバリ時間ｔＷＲを短くできる。
【００３３】
図２において、ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュコマンド及びアクセスコマンドの比較を行い、リフレッシュ動作が選択された場合はリフレッシュコマンド信号ｓｒｅｆｚを基にすぐにリフレッシュコマンド信号ｒｅｆｐｚを生成する。リフレッシュ制御回路２０６は、リフレッシュコマンド信号ｒｅｆｐｚが入力されたらリフレッシュ信号ｒｅｆｚをハイレベルにし、リフレッシュ動作が終わったらリフレッシュ信号ｒｅｆｚをローレベルにする。コマンドデコーダ１０９は、信号ｓｔｄｄｚを基にアクセスコマンド信号ｒｄｐｚ，ｗｒｐｚ，ｏｄｐｚを出力するが、リフレッシュ信号ｒｅｆｚがハイレベルの間は出力を待たせている。リード／ライト制御回路２０７は、アクセスコマンド信号ｒｄｐｚ，ｗｒｐｚ，ｏｄｐｚが入力されたらそれぞれアクセス信号ｒｄｚ，ｗｒｚ，ｏｄｚをハイレベルにし、リード／ライト動作が終わったら、信号ｒｄｚ／ｗｒｚをローレベルに、ＯＤ状態ではなくなったらＯＤ信号ｏｄｚをローレベルにする。ＲＥＦ−ＡＣＴ比較回路２０５は、信号ｓｔｄｚ，ｓｔｄｗｚ，ｒｄｚ，ｗｒｚ，ｏｄｚのいずれかがハイレベルになっている場合は、リフレッシュコマンド信号ｓｒｅｆｚが入力されても出力信号ｒｅｆｐｚを止めておくが、信号ｒｅｆｅｎｚがハイレベルの場合は信号ｓｔｄｚ，ｓｔｄｗｚを無視して信号ｒｅｆｐｚを出力する。信号ｒｅｆｅｎｚは、ライト動作の前にリフレッシュを行う時間を作るための信号でリフレッシュ割り込み制御回路２０４で生成される。リフレッシュ割り込み制御回路２０４は、信号／ＷＥがローレベルで信号ｓｔｄｚがハイレベルの時及び信号／ＷＥの立ち下がりから一定期間だけ信号ｒｅｆｅｎｚをハイレベルにしてリフレッシュを行えるようにしている。また、この期間はライト動作が行われないように信号ｒｅｆｅｎｗｚを出力して、コマンドデコーダ１０９にて信号ｗｒｐｚの出力を止めている。
【００３４】
ライト動作は、ＯＤ状態からライトする場合とＯＤ状態を介さずにライトする場合の２つに分けられる。すなわち、ライトコマンドがＯＤコマンドの後に入力される場合とライトコマンドがＯＤ状態でない状態で入力される場合がある。それら２つの場合を図６及び図７に示す。
【００３５】
図６は、ＯＤ状態を介さないライト動作を示すタイミングチャートである。ライト動作の場合は、信号／ＣＥのローレベルと同時、又は信号／ＣＥのローレベルより先に信号／ＷＥがローレベルになっている。
【００３６】
制御回路２０１は、チップイネーブル信号／ＣＥ（及びライトイネーブル信号／ＷＥ）が立ち下がると、信号ｓｔｄｚを出力する。信号ｓｔｄｗｚは、信号ｓｔｄｚのパルス幅を拡張した信号である。信号ｎ１は、パルス幅拡張回路３０１により信号ｓｔｄｚのパルス幅が拡張された信号である。信号ｒｅｆｅｎｚは、信号／ＷＥがローレベルで信号ｓｔｄｚを拡張した信号ｎ１がハイレベルの時及び信号／ＷＥの立ち下がりから一定期間だけハイレベルになる。信号ｒｅｆｅｎｗｚは、信号ｒｅｆｅｎｚの立ち下がりをディレイさせた信号である。
【００３７】
コマンドデコーダ１０９は、信号ｓｔｄｚをディレイさせた信号ｓｔｄｄｚが立ち上がると、ライトコマンド信号ｗｒｐｚを出力しようとするが、信号ｒｅｆｅｎｗｚがハイレベル又はリフレッシュ信号ｒｅｆｚがハイレベルである期間は、ライトコマンド信号ｗｒｐｚを出力しない。
【００３８】
信号ｎ１がハイレベルの時に、信号／ＷＥがローレベルになっているので信号ｒｅｆｅｎｚがハイレベルになる。信号ｒｅｆｅｎｚがハイレベルの間に、信号ｓｒｅｆｚが出力された場合は、ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュコマンド信号ｒｅｆｐｚを出力する。リフレッシュ制御回路２０６は、リフレッシュコマンド信号ｒｅｆｐｚが入力されると、リフレッシュ信号ｒｅｆｚをハイレベルにする。この場合は、リフレッシュ動作が先に行われ、ライト動作は待たされることになる。
【００３９】
リフレッシュ動作が終わってリフレッシュ信号ｒｅｆｚがローレベルになると、コマンドデコーダ１０９は、ライトコマンド信号ｗｒｐｚを出力する。リード／ライト制御回路２０７は、ライトコマンド信号ｗｒｐｚが入力されると、ライト動作中はライト信号ｗｒｚをハイレベルにする。その後、チップイネーブル信号／ＣＥ及びライトイネーブル信号／ＷＥの立ち上がりでライトデータＤＱを取り込み、メモリセルにライト動作を行い、ライト信号ｗｒｚをローレベルにしてライト動作を終了する。
【００４０】
連続して外部からライトコマンドが入力されると、上記と同様の動作が行われる。その際、ライト信号ｗｒｚの立ち下がりから信号ｒｅｆｅｎｚの立ち下がりまでの期間Ｔ１がリフレッシュコマンドを受け付ける期間である。期間Ｔ１の間にリフレッシュコマンド信号ｓｒｅｆｚが発生すれば、リフレッシュ動作が優先して行われる。このように期間Ｔ１を設けることにより、連続するライトコマンドの間にセルフリフレッシュを優先して行わせることができる。
【００４１】
また、ライト動作の前にリフレッシュを割り込ませることにより、ライトリカバリ時間ｔＷＲを改善することができる。つまり、ライト動作とリード動作でリフレッシュを止めておく期間を変え、ライト時はライト動作が開始される直前までリフレッシュを行えるようにすることでライトリカバリ時間ｔＷＲを短くできる。
【００４２】
図７は、ＯＤ状態の後のライト動作を示すタイミングチャートである。ＯＤ状態は、信号／ＣＥがローレベル、信号／ＷＥ及び／ＯＥがハイレベルの状態である。ライトコマンドは、信号／ＣＥ及び／ＷＥをローレベルにすることにより外部から指示される。コマンドデコーダ１０９は、信号／ＣＥがローレベル、信号／ＷＥ及び／ＯＥがハイレベルの状態で、信号ｓｔｄｚが立ち上がると、ＯＤコマンド信号ｏｄｐｚを出力する。リード／ライト制御回路２０７は、ＯＤコマンド信号ｏｄｐｚが入力されると、信号／ＷＥがローレベルになるまでＯＤ信号ｏｄｚをハイレベルにする。
【００４３】
ＯＤ状態から信号／ＯＥがローレベルとなった場合はデータをリードしてすぐに出力しなければならないので、ＯＤ状態ではリフレッシュを止めておく必要がある。ＯＤ状態ではＯＤ信号ｏｄｚがハイレベルであるので、ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュコマンド信号ｓｒｅｆｐｚの出力を止めている。その後、信号／ＯＥがローレベルになればリードコマンド信号ｒｄｐｚが出力され、ＯＤ信号ｏｄｚがローレベル、リード信号ｒｄｚがハイレベルになり、リード動作が行われる。
【００４４】
ＲＥＦ−ＡＣＴ比較回路２０５は、ＯＤコマンドが入力されてからライトコマンドが入力されるまでの間にリフレッシュコマンド信号ｓｒｅｆｚが生成されるとリフレッシュ動作を待機させる。
【００４５】
また、ＯＤ状態から信号／ＷＲがローレベルになり、リフレッシュコマンド信号ｓｒｅｆｚがなければ、ライトコマンド信号ｗｒｐｚが出力され、ＯＤ信号ｏｄｚがローレベル、ライト信号ｗｒｚがハイレベルになりライト動作が行われる。
【００４６】
次に、ライトコマンドとリフレッシュコマンドが競合する場合を説明する。ＯＤ状態の後にライトコマンドが外部から入力されると、リフレッシュ割り込み制御回路２０４は、信号／ＷＥの立ち下がりを基にパルスを生成して信号ｒｅｆｅｎｚをハイレベルにする。信号ｒｅｆｅｎｚがハイレベルの期間にリフレッシュコマンド信号ｓｒｅｆｚが立ち上がると、ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュコマンド信号ｒｅｆｐｚを出力する。リフレッシュ制御回路２０６は、リフレッシュコマンド信号ｒｅｆｐｚが入力されると、リフレッシュ動作が終了するまでリフレッシュ信号ｒｅｆｚをハイレベルにする。
【００４７】
コマンドデコーダ１０９は、信号／ＷＥが立ち下がると、ライトコマンド信号ｗｒｐｚを出力しようとするが、信号ｒｅｆｅｎｗｚがハイレベル又はリフレッシュ信号ｒｅｆｚがハイレベルである期間は、ライトコマンド信号ｗｒｐｚを出力しない。リフレッシュ信号ｒｅｆｚがローレベルになると、ライトコマンド信号ｗｒｐｚが出力される。リード／ライト制御回路２０７は、ライトコマンド信号ｗｒｐｚが入力されると、ライト信号ｗｒｚをハイレベルにする。その後、チップイネーブル信号／ＣＥ及びライトイネーブル信号／ＷＥの立ち上がりでライトデータＤＱを取り込み、メモリセルにライト動作を行い、ライト信号ｗｒｚをローレベルにしてライト動作を終了する。
【００４８】
これにより、ライト動作の前にリフレッシュを割り込ませることができる。リフレッシュ動作終了後にライト動作を行う処理は、図６のＯＤ状態を介さないライト動作と同様である。リード時はリードコマンドが入力されたらすぐにリフレッシュコマンドを止めるが、ライト時はライト動作を始める直前までリフレッシュを行えるようにすることで、アクセス時間を遅くすることなくライトリカバリ時間ｔＷＲを短くすることができる。
【００４９】
以上のように、セルフリフレッシュ制御回路１０７は、内部でリフレッシュコマンド信号ｓｒｅｆｚを生成する。リフレッシュ割り込み制御回路２０４は、外部からライトコマンドが入力されると所定期間リフレッシュコマンド信号ｓｒｅｆｚを受け付けるためのリフレッシュ割り込み信号ｒｅｆｅｎｚ及びｒｅｆｅｎｗｚを生成する。コマンドデコーダ１０９は、外部からライトコマンドが入力されると、リフレッシュ割り込み信号ｒｅｆｅｎｗｚによるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示する。ＲＥＦ−ＡＣＴ比較回路２０５は、リフレッシュ割り込み信号ｒｅｆｅｎｚによるリフレッシュコマンド受け付け期間にリフレッシュコマンド信号ｓｒｅｆｚが生成されるとリフレッシュ動作を指示する。
【００５０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５１】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５２】
（付記１）
内部でリフレッシュコマンドを生成するリフレッシュ制御回路と、
外部からライトコマンドが入力されると所定期間前記リフレッシュコマンドを受け付けるためのリフレッシュ割り込み信号を生成するリフレッシュ割り込み制御回路と、
外部からライトコマンドが入力されると、前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示するコマンドデコーダと、
前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間に前記リフレッシュコマンドが生成されるとリフレッシュ動作を指示する比較回路と
を有するメモリ装置。
（付記２）
前記コマンドデコーダは、外部からリードコマンドが入力されると、その後にリフレッシュコマンドが生成されても優先してリード動作を指示し、前記比較回路は、前記リード動作終了後にリフレッシュ動作を指示する付記１記載のメモリ装置。
（付記３）
前記ライトコマンドは、アウトプットディセーブルコマンドの後に入力される付記１記載のメモリ装置。
（付記４）
前記ライトコマンドは、アウトプットディセーブル状態でない状態で入力される付記１記載のメモリ装置。
（付記５）
前記比較回路は、前記アウトプットディセーブルコマンドが入力されてから前記ライトコマンドが入力されるまでの間にリフレッシュコマンドが生成されるとリフレッシュ動作を待機させる付記３記載のメモリ装置。
（付記６）
前記リフレッシュ制御回路は、定期的にリフレッシュコマンドを生成する付記１記載のメモリ装置。
（付記７）
さらに、前記ライトコマンド及び前記リフレッシュコマンドに応じてライト動作及びリフレッシュ動作を行うためのメモリセルを有する付記１記載のメモリ装置。
（付記８）
前記コマンドデコーダは、アドレスを確定させるためにリードコマンド入力後所定期間経過後にリード動作を指示する付記２記載のメモリ装置。
（付記９）
前記リフレッシュ制御回路は、定期的にリフレッシュコマンドを生成する付記２記載のメモリ装置。
（付記１０）
さらに、前記ライトコマンド及び前記リフレッシュコマンドに応じてライト動作及びリフレッシュ動作を行うためのメモリセルを有する付記９記載のメモリ装置。
（付記１１）
前記コマンドデコーダは、アドレスを確定させるためにライトコマンド入力後所定期間経過後にライト動作を指示する付記１０記載のメモリ装置。
（付記１２）
前記ライトコマンドは、アウトプットディセーブルコマンドの後に入力される付記１１記載のメモリ装置。
（付記１３）
前記ライトコマンドは、アウトプットディセーブル状態でない状態で入力される付記１１記載のメモリ装置。
（付記１４）
前記比較回路は、前記アウトプットディセーブルコマンドが入力されてから前記ライトコマンドが入力されるまでの間にリフレッシュコマンドが生成されるとリフレッシュ動作を待機させる付記１２記載のメモリ装置。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態による半導体メモリ装置の構成例を示すブロック図である。
【図２】図１の半導体メモリ装置の一部の詳細な構成例を示すブロック図である。
【図３】図２のリフレッシュ割り込み制御回路の構成例を示す回路図である。
【図４】図４（Ａ）及び（Ｂ）はリフレッシュコマンド及びリードコマンドが競合したときの動作を示すタイミングチャートである。
【図５】図５（Ａ）及び（Ｂ）はライトコマンドが連続して入力された場合の半導体メモリ装置の動作を示すタイミングチャートである。
【図６】ＯＤ状態を介さないライト動作を示すタイミングチャートである。
【図７】ＯＤ状態の後のライト動作を示すタイミングチャートである。
【符号の説明】
【００５４】
１０１〜１０５  入力バッファ
１０６  入出力バッファ
１０７  セルフリフレッシュ制御回路
１０８  ＲＥＦ−ＡＣＴ選択回路
１０９  コマンドデコーダ
１１０  タイミング制御回路
１１１  ラッチ回路
１１２  デコーダ
１１３  データ制御回路
１１４  メモリセルアレイ
２０１  制御回路
２０２  パルス幅拡張回路
２０３  ディレイ回路
２０４  リフレッシュ割り込み制御回路
２０５  ＲＥＦ−ＡＣＴ比較回路
２０６  リフレッシュ制御回路
２０７  リード／ライト制御回路
【図１】
2006012357.tif 000003
【図２】
2006012357.tif 000004
【図３】
2006012357.tif 000005
【図４】
2006012357.tif 000006
【図５】
2006012357.tif 000007
【図６】
2006012357.tif 000008
【図７】
2006012357.tif 000009