(57)【要約】【課題】  電気光学装置において高品質な表示を可能とする。【解決手段】  走査線駆動部及びデータ線駆動部の少なくとも一方は、転送信号を順次出力するシフトレジスタと、転送信号よりも狭い第１のパルス幅を有する複数系列の第１イネーブル信号を供給する第１イネーブル供給線と、第１のパルス幅よりも狭い第２のパルス幅を有する一系列からなる第２イネーブル信号を供給する第２イネーブル供給線と、転送信号と第１及び第２イネーブル信号とが入力されるパルス幅制限手段とを含む。パルス幅制限手段は、入力された転送信号の各パルスを第１イネーブル信号の夫々を基に整形することによって転送信号のパルス幅を第１のパルス幅に制限すると共に、第１のパルス幅に制限された後の転送信号におけるパルス全体を第２イネーブル信号を基に整形することによって転送信号のパルス幅を第２のパルス幅に制限する。【選択図】      図４
2006047981.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、
前記複数の走査線に走査信号を供給する走査線駆動部と、前記複数のデータ線に画像信号を供給するデータ線駆動部とを備えており、
前記走査線駆動部及び前記データ線駆動部の少なくとも一方は、
所定周期のクロック信号に基づいて複数の段から夫々転送信号を順次出力するシフトレジスタと、
前記複数の段から出力される前記転送信号のパルスよりも狭い第１のパルス幅を有する複数系列の第１イネーブル信号を供給する第１イネーブル供給線と、
前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を供給する第２イネーブル供給線と、
前記転送信号と前記第１及び第２イネーブル信号とが入力され、該入力された転送信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に整形することによって前記転送信号のパルス幅を前記第１のパルス幅に制限すると共に、前記第１のパルス幅に制限された後の前記転送信号におけるパルスを前記一系列の第２イネーブル信号を基に整形することによって前記転送信号のパルス幅を前記第２のパルス幅に制限するパルス幅制限手段と
を含むことを特徴とする電気光学装置用駆動回路。
【請求項２】
前記パルス幅制限手段は、前記第１のパルス幅に制限された後の前記転送信号における全てのパルスを、前記一系列の第２イネーブル信号を基に整形することを特徴とする請求項１に記載の電気光学装置用駆動回路。
【請求項３】
前記パルス幅制限手段は、前記第２イネーブル信号を基に前記転送信号のパルスを整形することによって、前記パルス幅制限手段の出力における前記転送信号のパルス周期を規定することを特徴とする請求項１又は２に記載の電気光学装置用駆動回路。
【請求項４】
前記パルス幅制限手段は、前記転送信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に粗く整形する一次整形を行うと共に、前記第１のパルス幅に制限された後の前記転送信号のパルスを前記一系列の第２イネーブル信号を基に前記一次整形よりも高精度に整形する二次整形を行うことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用駆動回路。
【請求項５】
前記パルス幅制限手段は、前記転送信号と前記第１イネーブル信号との論理積を演算することによって前記転送信号のパルス幅を前記第１のパルス幅に制限すると共に、該論理積の演算結果に基づく信号に対して前記第２イネーブル信号との論理積を演算することによって前記第１のパルス幅に制限された後の前記転送信号のパルス幅を前記第２のパルス幅に制限する論理回路を有することを特徴とする請求項１から４のいずれか一項に記載の電気光学装置用駆動回路。
【請求項６】
前記データ線駆動部は、前記シフトレジスタ、前記第１及び第２イネーブル供給線及び前記パルス幅制限手段を含むと共に、前記第２のパルス幅に制限された後の転送信号によって規定されるタイミングで前記画像信号をサンプリングするサンプリング回路を更に含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置用駆動回路。
【請求項７】
前記データ線駆動部における前記パルス幅制限手段は、前記画像信号がサンプリングされる期間に先行するプリチャージ期間内に前記転送信号に代えてプリチャージタイミング信号が入力されることを特徴とする請求項６に記載の電気光学装置用駆動回路。
【請求項８】
請求項１から請求項７のいずれか一項に記載の電気光学装置用駆動回路と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素部とを備えたことを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１０】
互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置に適用される電気光学装置用駆動方法であって、
所定周期のクロック信号に基づいて順次出力された転送信号の各パルスを前記転送信号よりも狭い第１のパルス幅を有する複数系列の第１イネーブル信号を基に整形することによって、前記転送信号のパルス幅を前記第１のパルス幅に制限する一次整形工程と、
前記一次整形工程の後に、前記第１のパルス幅に制限された前記転送信号のパルス全体を前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を基に整形することによって、前記転送信号のパルス幅を前記第２のパルス幅に制限する二次整形工程と
を含むことを特徴とする電気光学装置用駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に搭載される電気光学装置用駆動回路及びその駆動方法、並びに、該電気光学装置、更に該電気光学装置を備えて構成される電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の駆動回路は、例えば液晶装置等の電気光学装置の基板上に、データ線を駆動するためのデータ線駆動回路や走査線を駆動するための走査線駆動回路等として作り込まれる。その動作時には、データ線駆動回路は、画像信号線に供給される画像信号をサンプリングパルスのタイミングでサンプリングし、データ線に供給するように構成されている。ここで特に高い駆動周波数になると、サンプリングに用いられる時間的に相前後するサンプリングパルスの先端と後端とが僅かに重なってしまうため、相異なる時間にサンプリングされる筈の画像信号が部分的に重畳されてデータ線に供給されてしまう。この結果、解像度劣化やゴーストが発生する。
【０００３】
このため従来から、高い駆動周波数に追従して高精細な画像表示を実現するために、サンプリングパルスの各パルスを、順に選択される複数系列のイネーブル信号により夫々規定する技術がある。但し、サンプリングパルスの位相がずれると、やはり、相異なる時間にサンプリングされる筈の画像信号が重畳されてしまい、解像度劣化やゴーストが発生することがある。例えば特許文献１に記載された技術によれば、シフトレジスタ出力（一次クロック信号）を、二次クロック信号で整形してサンプリングパルスを生成し、サンプリングスイッチの開閉制御に用いる。この場合、サンプリングパルスのばらつきは、二次クロック信号のばらつき内に収められる。
【０００４】
【特許文献１】特開平８−２８６６４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、サンプリングパルスの形状やパルス幅は、イネーブル信号の系列間誤差に起因して系列毎に異なる場合がある。その場合は、表示面に系列に対応した筋状の輝度斑が発生するおそれがあるが、特許文献１に記載されているような技術はこうした問題に十分に対応していない。駆動周波数が高くなる程、このようなイネーブル信号の系列間誤差の影響は相対的に増大するので、この問題は深刻さを増す。尚、以上の問題は液晶装置に限ったものではなく、他の電気光学装置であっても原理的に同様の問題が生じる可能性がある。
【０００６】
本発明は、例えば上記問題点に鑑みなされたものであり、高品質な表示を可能とする電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、これらを適用した電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置用駆動回路は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、前記複数の走査線に走査信号を供給する走査線駆動部と、前記複数のデータ線に画像信号を供給するデータ線駆動部とを備えており、前記走査線駆動部及び前記データ線駆動部の少なくとも一方は、所定周期のクロック信号に基づいて複数の段から夫々転送信号を順次出力するシフトレジスタと、前記複数の段から出力される前記転送信号のパルスよりも狭い第１のパルス幅を有する複数系列の第１イネーブル信号を供給する第１イネーブル供給線と、前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を供給する第２イネーブル供給線と、前記転送信号と前記第１及び第２イネーブル信号とが入力され、該入力された転送信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に整形することによって前記転送信号のパルス幅を前記第１のパルス幅に制限すると共に、前記第１のパルス幅に制限された後の前記転送信号におけるパルスを前記一系列の第２イネーブル信号を基に整形することによって前記転送信号のパルス幅を前記第２のパルス幅に制限するパルス幅制限手段とを含む。
【０００８】
本発明の電気光学装置用駆動回路によれば、駆動時に、走査線駆動部による水平走査で選択された画素部列に、データ線駆動部からデータ線を通じて画像信号が供給され、データが書き込まれる。走査線駆動部における走査信号、及びデータ線駆動部におけるサンプリングパルスのうち一方又は両方は、シフトレジスタから出力される転送信号のパルス幅をイネーブル信号のパルス幅で制限することで、パルス幅が一定となるように調整される。例えば、走査線駆動部では、調整後の転送信号が走査信号として、対応する走査線に入力される。例えば、データ線駆動部では、調整後の転送信号がサンプリングパルスとして画像信号をサンプリングし、サンプリングされた画像信号が対応するデータ線に入力される。尚、サンプリングパルスとは、前述のように、画像信号線に供給される画像信号をデータ線に選択的に供給するためのサンプリングの際のタイミング制御用の信号であり、一般には、画像信号線とデータ線との間に設けたサンプリングスイッチの開閉を制御するように構成されている。また、シフトレジスタからの転送信号は各段から「順次」出力されるが、これは、各段から次々に出力される、といった意味であり、必ずしも、転送信号の時系列が各段の物理的な配列と対応している場合に限定されない。
【０００９】
このような転送信号は、高周波化の常套手段として、パルス幅制限手段において複数系列のイネーブル信号によって整形される。即ち、転送信号のパルス幅は、より幅が狭い、複数系列のイネーブル信号のパルス幅によって制限される。ここで「複数系列」というのは、例えば同一構成又は異なる構成を有すると共に相互に独立して設けられる、複数のイネーブル信号生成回路や複数のイネーブル信号供給経路など、信号の発生起源又は供給経路が互いに異なっていることを指しており、最終的に重畳されて一つの連続信号として取り扱われる場合であっても、この概念に含まれる。そのような場合には、たとえ元々同一波形であることが意図されていても、回路素子の特性や素子や配線の電気的影響によって波形が僅かながら異なることがあり得る。複数系列のイネーブル信号は互いに独立した信号として取り扱うことができるため、一つの転送信号を時分割して複数の信号線に分配供給することができる。
【００１０】
但し、仮にこのような複数系列のイネーブル信号を用いた波形整形のみでは、系列差に起因して表示上の不具合が生じるおそれがある。例えば、データ線駆動部では、イネーブル信号のパルス形状が画像信号に反映されるため、系列間でのパルス幅の違いが輝度差として顕在化し、表示品質を低下させることがある。具体的には、系列周期に対応する縦筋状の輝度斑となって現れる。また、走査線駆動部では、イネーブル信号のパルス形状が走査信号に反映されるため、系列間でのパルス幅の違いが横筋状の輝度斑となることがある。
【００１１】
そこで、本発明の電気光学装置用駆動回路は、パルス幅制限手段において、このような複数系列のイネーブル信号による整形の後に、転送信号を更に一系列のイネーブル信号で整形するように構成されている。このイネーブル信号は、第２イネーブル信号線から供給され、例えば最終的な出力信号のパルス幅とパルス周波数とを備えている。ここで「一系列」というのは、発生起源又は供給経路が同一であることを指しており、そのような場合には、信号の各パルスの幅や間隔（即ち、周波数）、立ち上がり時及び立ち下がり時の歪み具合を含めた形状等はほぼ一定となる。少なくとも、複数系列のイネーブル信号と比べると、極めて顕著に同一系列のイネーブル信号におけるパルス幅等は均一になる。そのため、この整形により、転送信号における各パルスの幅は均一化される。即ち、先の整形段階で生じた転送信号のパルス幅の系列差による変動を、この整形段階で解消することが可能となる。尚、一系列のイネーブル信号のパルス幅（即ち、「第２のパルス幅」）は、パルス幅を複数系列のイネーブル信号のパルス幅（即ち、「第１のパルス幅」）で制限された転送信号を整形することから、複数系列のイネーブル信号のパルス幅よりも小さい。
【００１２】
このように、複数系列のイネーブル信号と一系列のイネーブル信号の各々を用い、転送信号に少なくとも２段階の整形を施すようにすれば、最終的にパルス幅一定の信号を得ることが可能である。或いは、このような２段階の整形を施すようにすれば、１段目の複数系列のイネーブル信号のみを用いて波形整形をおこなった場合と比較して、最終的に出力される、サンプリングパルス等の転送信号におけるパルス幅を、格段に一定にできると言える。即ち、本発明においては、少なくとも以上に説明した２段階の整形が必要であるが、例えば同様の整形工程を更に行うことも可能である。但し、その場合には、一系列のイネーブル信号による整形工程を必ず最後に入れるようにする必要がある。
【００１３】
走査線駆動部は転送信号に基づいて走査信号を生成出力し、データ線駆動部は転送信号に基づいて画像信号のサンプリングを行うことから、走査線駆動部及びデータ線駆動部の少なくとも一方において上述の２段階の整形がなされれば、画像信号及び走査信号の少なくとも一方は、整形後の転送信号のパルス幅に応じてパルス幅が一定化される。
【００１４】
従って、本発明の電気光学装置用駆動回路によれば、転送信号の処理に際して複数系列のイネーブル信号を用いながらも、イネーブル信号の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。
【００１５】
本発明の電気光学装置用駆動回路の一態様では、前記パルス幅制限手段は、前記第１のパルス幅に制限された後の前記転送信号における全てのパルスを、前記一系列の第２イネーブル信号を基に整形する。
【００１６】
この態様によれば、１段目の複数系列の第１イネーブル信号を基にした整形がなされた転送信号のパルスの全てに対して、２段目の一系列の第２イネーブル信号を基にした整形がなされる。そのため、イネーブル信号の系列差に起因する輝度斑を時間的、空間的に、確実に低減させることが可能である。
【００１７】
本発明の電気光学装置用駆動回路の他の態様では、前記パルス幅制限手段は、前記第２イネーブル信号を基に前記転送信号のパルスを整形することによって、前記パルス幅制限手段の出力における前記転送信号のパルス周期を規定する。
【００１８】
この態様によれば、転送信号は、第２イネーブル信号による整形時に、パルス幅だけでなくパルス周期も規定されるので、タイミング信号を適正な形状（パルス幅及びパルス周期）に生成し出力することができる。また、このように第２イネーブル信号のパルス波形が適正な形状でありさえすれば、第１イネーブル信号のパルス波形はそれよりもかなりの誤差を含むことが許される。
【００１９】
本発明の電気光学装置用駆動回路の他の態様では、前記パルス幅制限手段は、前記転送信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に粗く整形する一次整形を行うと共に、前記第１のパルス幅に制限された後の前記転送信号のパルスを前記一系列の第２イネーブル信号を基に前記一次整形よりも高精度に整形する二次整形を行う。
【００２０】
この態様によれば、転送信号は、一次整形により粗く調整された後に、二次整形により、より高精度に調整される。ここでいう「整形」とは、パルス信号におけるパルス幅の他に、そのパルス周期や、立ち上がり時及び立ち下がり時の歪み具合を含めたパルス形状を所定値或いは所定形状に規定することを意味している。
【００２１】
一次整形では、転送信号に第１イネーブル信号の系列差による変動以外にもパルス形状の誤差が残されていてよく、それらの誤差は、二次整形にて第２イネーブル信号の精度に応じて修正することができる。また、一次整形では、第２イネーブル信号とのパルス幅やパルス形状の差を、二次整形におけるマージンとして意図的に残しておくこともできる。
【００２２】
本発明の電気光学装置用駆動回路の他の態様では、前記パルス幅制限手段は、前記転送信号と前記第１イネーブル信号との論理積を演算することによって前記転送信号のパルス幅を前記第１のパルス幅に制限すると共に、該論理積の演算結果に基づく信号に対して前記第２イネーブル信号との論理積を演算することによって前記第１のパルス幅に制限された後の前記転送信号のパルス幅を前記第２のパルス幅に制限する論理回路を有する。
【００２３】
この態様によれば、論理回路において論理積をとることで、転送信号のパルス幅がイネーブル信号によって制限される。この場合、上記２段階の整形工程は、論理的には通常は一段しか設けられないＡＮＤ回路を２段にすることで実現でき、例えばその間やその前後で他の信号との論理演算を行う場合等には、等価な演算回路によって実際の回路規模を縮小することが可能である。また、整形工程を実現する極めて単純に行うには、ＴＦＴ等のトランジスタのソース−ドレイン間に転送信号を供給し、そのゲートをイネーブル信号で制御する方法が考えられるが、論理回路で構成する方が入力信号に対する出力信号の動作安定性が格段に良好である。
【００２４】
本発明の電気光学装置用駆動回路の他の態様では、前記データ線駆動部は、前記シフトレジスタ、前記第１及び第２イネーブル供給線及び前記パルス幅制限手段を含むと共に、前記第２のパルス幅に制限された後の転送信号に規定されるタイミングで前記画像信号をサンプリングするサンプリング回路を更に備えている。
【００２５】
この態様によれば、前記タイミング信号は、前記データ線駆動部において前記画像信号のサンプリングタイミングを規定する。そのため、駆動時には、表示上の縦筋状の輝度斑を殆ど又は実践上全く生じさせないで済む。
【００２６】
この態様では、前記データ線駆動部における前記パルス幅制限手段は、前記画像信号がサンプリングされる期間に先行するプリチャージ期間内に前記転送信号に代えてプリチャージタイミング信号が入力されるようにしてもよい。
【００２７】
この場合、プリチャージ期間のデータ線駆動部では、パルス幅制限手段が転送信号に代えてプリチャージタイミング信号を整形して出力する。プリチャージとは、データ線自体の寄生容量等に起因してデータ線の電位に生じる画像信号の電圧レベルからの時間遅れを補正するため、画像信号の印加に先立ち、データ線を所定電位に充放電することをいう。具体的には、プリチャージ期間内のデータ線に、画像信号配線からプリチャージ信号を供給する“ビデオプリチャージ”が知られている。そのような方式でプリチャージを行うには、本発明のタイミング信号が、サンプリング回路がプリチャージ期間は画像信号線をデータ線と電気的に接続するように動作させる必要がある。ここで、プリチャージ期間におけるタイミング信号はプリチャージタイミング信号に応じて出力されるので、“ビデオプリチャージ”タイプのプリチャージ動作が実現可能となる。因みに、プリチャージタイミング信号は、ＡＮＤ回路からなるパルス幅制限手段内にＯＲ回路として組み込むことができる。
【００２８】
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用駆動回路（但し、その各種態様を含む）と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素部とを備える。
【００２９】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用駆動回路を具備するので、高品位の表示が可能である。この電気光学装置は、例えば液晶装置、有機ＥＬ装置、電子ペーパ等の電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の各種表示装置を実現することが可能である。
【００３０】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００３１】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備している。この電気光学装置は、本発明の電気光学装置用駆動回路を搭載していることから、高品位の表示が可能である。この電子機器は、例えば、投射型表示装置、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種の電子機器に適用が可能である。
【００３２】
本発明の電気光学装置用駆動方法は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置に適用される電気光学装置用駆動方法であって、所定周期のクロック信号に基づいて順次出力された転送信号の各パルスを前記転送信号よりも狭い第１のパルス幅を有する複数系列の第１イネーブル信号を基に整形することによって、前記転送信号のパルス幅を前記第１のパルス幅に制限する一次整形工程と、前記一次整形工程の後に、前記第１のパルス幅に制限された前記転送信号のパルス全体を前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を基に整形することによって、前記転送信号のパルス幅を前記第２のパルス幅に制限する二次整形工程とを含んでいる。
【００３３】
本発明の電気光学装置用駆動方法によれば、本発明の電気光学装置用駆動回路の項で前述したように、複数系列のイネーブル信号による一次整形工程を行い、その後、一系列のイネーブル信号による二次整形工程を行うことで、転送信号には少なくとも２段階の整形が施される。二次整形工程後の信号のパルス幅は、単一系列からなる第２イネーブル信号の第２パルス幅により制限されていることから、最終的にパルス幅一定のタイミング信号を得ることが可能である。
【００３４】
従って、本発明の電気光学装置用駆動方法によれば、転送信号の処理に際して複数系列のイネーブル信号を用いながらも、イネーブル信号の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。
【００３５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３６】
本発明の実施の形態について図１から図６を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００３７】
＜液晶装置の構成＞
先ず、本実施形態における液晶装置の全体構成について、図１から図３を参照して説明する。図１は、対向基板側から見た液晶装置の平面図であり、図２は、図１のＨ−Ｈ'断面図である。
【００３８】
図１及び図２において、液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００３９】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域では、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０及び対向基板２０の間には、両基板間の電気的導通を確保するための上下導通端子１０６が配置されている。
【００４０】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極９ａが、更にその上から配向膜が形成されている。他方、対向基板２０上の画像表示領域１０ａには、液晶層５０を介して複数の画素電極９ａと対向する対向電極２１が形成されている。即ち、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。この対向電極２１上には、格子状又はストライプ状の遮光膜２３が形成され、更にその上を配向膜が覆っている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００４１】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、後述するサンプリング回路７等が形成されている。これに加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。以上が、この液晶装置の構成の概要である。
【００４２】
次に、この液晶装置の主要な構成について図３から図５を参照して説明する。ここに、図３は、当該液晶装置の要部の構成を示している。図４は、図３に示した構成のうち転送信号の整形に関する回路系を表しており、図５は、図４の回路系における論理回路の回路構成を表している。
【００４３】
図３において、液晶装置は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０と対向基板２０（ここでは図示せず）とが液晶層を介して対向配置され、画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。この液晶装置はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線２及びデータ線３とが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線３との間には、走査線２を介して夫々供給される走査信号に応じて導通、非導通が制御されるトランジスタまたは薄膜トランジスタ（ＴＦＴ）などのスイッチング素子や、画素電極９ａに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域１０ａの周辺領域には、データ線駆動回路１０１等の駆動回路が形成されている。
【００４４】
データ線駆動回路１０１は、シフトレジスタ５１、論理回路５２及びサンプリング回路７からなる。シフトレジスタ５１は、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸ'）、シフトレジスタスタート信号ＤＸに基づいて、各段から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を順次出力するように構成されている。
【００４５】
論理回路５２は、本発明の「パルス幅制限手段」の一具体例であり、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）をイネーブル信号に基づいて整形し、それを基にして最終的にサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）を出力する機能を有している。図４において、論理回路５２は、ＡＮＤ回路５１Ａ及びＡＮＤ回路５２Ｂからなる。ＡＮＤ回路５２Ａは、シフトレジスタ５１から入力される転送信号Ｐｉ（ｉ＝１、・・・、ｎ）と、４本のイネーブル供給線８１の夫々から供給されるイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちの一つとの論理積を、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）として出力するように構成されている。ＡＮＤ回路５２Ｂは、その後段に設けられ、一次整形信号Ｑｉ（ｉ＝１、・・・、ｎ）とイネーブル供給線８２から供給されるマスターイネーブル信号Ｍ−ＥＮＢとの論理積をサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）として出力するように構成されている。論理積を求めることにより、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）や一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）の波形は、よりパルス幅の狭いイネーブル信号ＥＮＢ１〜ＥＮＢ４やマスターイネーブル信号Ｍ−ＥＮＢの波形に基づいてトリミングされ、パルス幅がイネーブル信号のパルス幅に制限される。ここで、イネーブル信号ＥＮＢ１〜ＥＮＢ４、及びマスターイネーブル信号Ｍ−ＥＮＢは、本発明の「複数系列の第１イネーブル信号」及び「一系列からなる第２イネーブル信号」の一例である。
【００４６】
また、ＡＮＤ回路５２Ａは、一対の組毎にシフトレジスタ５１から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が入力されるように構成されている。即ち、この部分では配線本数が半減されていることから、このような構成のデータ線駆動回路１０１では、レイアウトを省スペースに設計でき、狭ピッチ化に寄与する。そして、対をなすＡＮＤ回路５２Ａは、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が同時に入力されるので、夫々が相異なるタイミングで一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）を出力するように、イネーブル信号ＥＮＢ１〜ＥＮＢ４のうち相異なる信号が入力されるように構成されている。
【００４７】
論理回路５２は、図５（Ａ）に示したＡＮＤ回路５２ＡとＡＮＤ回路５２Ｂからなる単位回路５４を一単位として構成されており、各単位回路５４は転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の分岐した配線の夫々に対応するように配列されている。単位回路５４は、図５（Ｂ）の論理回路５２Ｃと等価であることから、具体的にはＴＦＴを用いて図５（Ｃ）のように構築できる。
【００４８】
サンプリング回路７は、画像信号線６に供給される画像信号ＶＩＤを、基準クロック信号であるサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）に応じてサンプリングし、夫々をデータ信号としてデータ線３に印加する。サンプリング回路７は、例えば図４に示したように、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７１からなる。これらサンプリング回路駆動信号Ｓｉは、本発明の「タイミング信号」の一例である。
【００４９】
尚、ここでは説明の簡便のために画像信号線６は一本とし、いずれのサンプリングスイッチ７１もこの画像信号線６から画像信号ＶＩＤが供給されるようにしたが、画像信号は、シリアル−パラレル展開（即ち、相展開）されていてもよい。例えば、画像信号を画像信号ＶＩＤ１〜ＶＩＤ６の６相にシリアル−パラレル展開した場合、これらの画像信号は、６本の画像信号線を夫々介してサンプリング回路７に入力される。複数の画像信号線に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、データ線３への画像信号入力をグループ毎に行うことができ、駆動周波数が抑えられる。
【００５０】
走査線駆動回路１０４は、マトリクス状に配置された複数の画素電極９ａをデータ信号及び走査信号により走査線２の配列方向に走査するために、走査信号印加の基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転信号ＣＬＹ'）、シフトレジスタスタート信号ＤＹに基づいて生成される走査信号を、複数の走査線２に順次印加するように構成されている。その際には、各走査線２には、両端から同時に電圧が印加される。
【００５１】
尚、クロック信号等の各種タイミング信号は、図示しないタイミングジェネレータにて生成され、ＴＦＴアレイ基板１０上の各回路に供給される。また、各駆動回路の駆動に必要な電源電圧等もまた外部回路から供給される。更に、上下導通端子１０６から引き出された信号線には、外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して対向電極２１に供給される。対向電極電位ＬＣＣは、画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極２１の基準電位となる。
【００５２】
＜液晶装置の駆動方法＞
次に、この液晶装置の動作、特に転送信号Ｐｉ（ｉ＝１、・・・、ｎ）をサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）に整形する過程について図３から図６を参照して説明する。図６は、図４に示した駆動系における各種信号のタイミングチャートである。
【００５３】
図６のタイミングチャートに示したように、データ線駆動回路１０１では、先ずシフトレジスタ５１から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）がＰ１、Ｐ２、・・・と順に出力される。その際、奇数番目の転送信号Ｐ2ｋ-1と偶数番目の転送信号Ｐ2ｋ（但し、ｋ＝１、・・・、ｎ／２）とは、相補のタイミングで出力される。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の夫々は、ＡＮＤ回路５２Ａにおいて、イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかとの論理積をとることによって、そのパルス幅がイネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅ｄ１に制限される（即ち、イネーブル信号ＥＮＢ１〜ＥＮＢ４によって整形される）。イネーブル信号ＥＮＢ１〜ＥＮＢ４は、互いのパルスが重なり合わないように位相がずれているため、同一の転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が分岐して入力されるＡＮＤ回路５２Ａの対においては、夫々に入力されたイネーブル信号に基づいて相異なるタイミングのパルス波形が出力される。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）は、シフトレジスタ５１に入力されるクロック信号ＣＬＸ等に応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このように論理回路５２にてイネーブル信号との論理積をとることでパルス幅を制限すれば、狭小化することができる。
【００５４】
ＡＮＤ回路５２Ａの各出力は、ここで一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）とされる。ここで、イネーブル信号ＥＮＢ１〜ＥＮＢ４は夫々系列の異なる信号であるために、波形が完全に揃わない場合が考えられる。そのような場合、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）内に他のパルスと比べて幅が異なるパルスが混在することになる。例えば、図６に示したように、イネーブル信号ＥＮＢ３が、基準とするパルス幅ｄ１よりも広いパルス幅ｄ１'を有するとき、対応する一次整形信号Ｑ３のパルス幅もまたパルス幅ｄ１'となる。
【００５５】
以上のＡＮＤ回路５２Ａにおける転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の整形工程は、一次整形工程に過ぎず、続いてＡＮＤ回路５２Ｂにおける二次整形工程が行われる。
【００５６】
一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）の夫々は、ＡＮＤ回路５２Ｂにおいて、マスターイネーブル信号Ｎ−ＥＮＢとの論理積をとることによって、そのパルス幅がマスターイネーブル信号Ｍ−ＥＮＢのパルス幅ｄ２に制限される（即ち、マスターイネーブル信号Ｍ−ＥＮＢによって整形される）。マスターイネーブル信号Ｍ−ＥＮＢは、イネーブル信号ＥＮＢ１〜ＥＮＢ４とは異なり、単一の系列からなることから、そのパルス幅ｄ２は常に一定とされる。また、パルス幅ｄ２は、パルス幅ｄ１より更に狭い。そのため、ＡＮＤ回路５２Ｂでは、一次整形信号Ｑ３のパルス幅ｄ１'もまたパルス幅ｄ２によって制限され、サンプリング回路駆動信号Ｓ３が生成出力される。
【００５７】
このように、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）の各パルスは、単一のマスターイネーブル信号Ｍ−ＥＮＢの波形に基づいて整形されるので、生成出力されるサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、パルス幅がパルス幅ｄ２に揃えられる。即ち、論理回路５２では、最終的にパルス幅がパルス幅ｄ２に規定されたサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）が得られる。尚、本実施形態においては、一次整形工程及び二次整形工程の夫々で出力される信号は、パルス幅だけでなく、パルス周波数若しくはパルス同士の間隔、更に立ち上がり及び立ち下がりの歪み具合を含むパルス形状もまた、イネーブル信号の波形に支配されている。即ち、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、マスターイネーブル信号Ｍ−ＥＮＢによってパルス周波数若しくはパルス同士の間隔も所定値に規定され、パルス形状も所定形状に規定されている。
【００５８】
サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、サンプリング回路７のサンプリングスイッチ７１群を駆動し、サンプリングスイッチ７１に画像信号線６から画像信号ＶＩＤを供給する。こうして画像信号ＶＩＤはサンプリングされるが、ここでサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス幅がパルス幅ｄ２に揃っているために、生成されるデータ信号のパルス幅もパルス幅ｄ２に規定されており、また一様に揃えられている。また、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス周波数若しくはパルス間隔が所定値をとることから、生成されるデータ信号のパルス周波数若しくはパルス間隔も所定値に規定される。更に、ここではサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス形状が所定形状に規定されているため、生成されるデータ信号のパルス形状も所定形状に規定される。よって、パルス幅やパルス形状等が適正に制御されたデータ信号を得ることができる。
【００５９】
データ信号は、各データ線３から選択画素列の画素電極９ａに印加され、また図示しない蓄積容量を充電又は放電して、データの書き込みを行う。その際、データ信号は、上述したようにパルス幅やパルス形状等が揃っているために輝度を相対的な適正値として表すことができ、表示像におけるパルス幅の差に基づく輝度斑の発生を低減或いは防止することができる。即ち、表示上の輝度は、画素電極９ａに供給されるデータ信号の高さ、幅、そして立ち上がり時及び立ち下がり時の歪み具合等によって左右されるからである。
【００６０】
このように本実施形態によれば、上述のように２段階の整形工程を経て生成されたサンプリング回路駆動信号Ｓｉによってデータ信号のパルス幅が規定されるようにしたので、一次整形工程に複数系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４を用いながらも、イネーブル信号ＥＮＢ１〜ＥＮＢ４の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。また、サンプリング回路駆動信号Ｓｉによりデータ信号のパルス周波数若しくはパルス間隔、及びパルス形状が夫々所定値及び所定形状に規定されるようにしたので、適正な駆動が可能である。
【００６１】
また、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス幅は、最終的にマスターイネーブル信号Ｍ−ＥＮＢのパルス幅ｄ２に規定され、そのパルス形状も所定形状に規定されることから、一次整形工程における出力波形はそれほど形状精度が良くなくともよい。そこで、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）のパルス幅や周期、パルス形状等を、一次整形により粗く調整し、更に二次整形により高精度に調整することが考えられる。例えば、一次整形工程では、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）にイネーブル信号ＥＮＢ１〜ＥＮＢ４の系列差による変動以外にも形状誤差が残されていてよく、それらの誤差は、二次整形工程においてマスターイネーブル信号Ｍ−ＥＮＢの精度に応じて修正することができる。尚、一次整形工程では、マスターイネーブル信号Ｍ−ＥＮＢとのパルス幅やパルス形状等の差を、二次整形工程におけるマージンとして意図的に残しておいてもよい。
【００６２】
尚、上記実施形態では、一次整形工程のイネーブル信号をイネーブル信号ＥＮＢ１〜ＥＮＢ４の４系列としたが、イネーブル信号の系列数はこれより少なくても（例えば２系列）、多くても（例えば８系列、或いはそれ以上）よい。高精細化に対応して駆動周波数の高周波化が更に進めば、パルス幅を狭めるためにイネーブル信号の系列数は増大する。そのような場合は、系列間でパルス形状が異なる状況が一層起こりやすいので、このように複数系列のイネーブル信号による整形後に一系列のイネーブル信号による整形を行う手法が表示品質保持に有効である。
【００６３】
＜２：変形例＞
上記実施形態では、画像信号ＶＩＤの書き込み期間（即ち、サンプリング期間）の動作について説明したが、このような液晶装置は、サンプリング期間に先立ってプリチャージ動作を行うようにしてもよい。その場合の液晶装置は、例えば以下のように構成することができる。ここで、図７は、実施形態の変形例に係る液晶装置のうち、転送信号の整形に関する回路系を表している。図８は、図７の回路系における論理回路の回路構成を表している。
【００６４】
本変形例における液晶装置は、実施形態と基本構成はほぼ同様であるが、データ線駆動回路１０１の論理回路５２を論理回路５５に置き換え、駆動時にプリチャージを行うように構成されている点で異なっている。従って、実施形態と同様の構成要素については同一の符号を付し、その説明を適宜省略するものとする。
【００６５】
図７において、論理回路５５はＡＮＤ回路５２Ａ、ＯＲ回路５２Ｄ及びＡＮＤ回路５２Ｂの３段で構成されている。ＯＲ回路５２Ｄは、ＡＮＤ回路５２Ａの後段、かつ、ＡＮＤ回路５２Ｂの前段に設けられており、ＡＮＤ回路５２Ａの出力、及び、プリチャージタイミング信号ＮＲＧ（Noise Reduction Gate）が入力されるように構成され、これらの信号の少なくとも一方が入力されたときに“Ｈｉｇｈ”を出力する。プリチャージタイミング信号ＮＲＧは、ＴＦＴアレイ基板１０の外部から供給される。
【００６６】
このようなデータ線駆動回路は、例えば以下のようにして駆動される。
【００６７】
プリチャージタイミング信号ＮＲＧは、画像信号ＶＩＤのサンプリング期間に先立つプリチャージ期間を規定し、ＯＲ回路５２Ｄに一斉に供給される。その間、ＡＮＤ回路５２Ｂには、イネーブル供給線８２を介してプリチャージタイミング信号ＮＲＧと同様の信号が入力される。従って、プリチャージタイミング信号ＮＲＧの入力期間には、全てのサンプリングスイッチ７１が同時に導通し、全データ線３が一斉に画素信号線６に接続された導通状態とされる。論理回路５５は、プリチャージタイミング信号ＮＲＧの入力期間には、全てのサンプリングスイッチ７１が同時に導通し、全データ線３が一斉に画素信号線６に接続された導通状態とされるように動作する。このとき、データ線３は、プリチャージ期間において画像信号線６から画像信号の供給を受けるようにされてもよいし、画像信号の電位とは別の所定電位に接続されてもよい。或いは、画像信号線６により導通状態とされるのみで、画像信号線６から信号の供給は受けないようにされてもよい。
【００６８】
そして、サンプリング期間では、論理回路５５は、論理回路５２と同様に、イネーブル信号ＥＮＢ１〜ＥＮＢ４とマスターイネーブル信号Ｍ−ＥＮＢとに応じてサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）を生成出力する。即ち、この期間のＯＲ回路５２Ｄは、プリチャージタイミング信号ＮＲＧが入力されないので、ＡＮＤ回路５２Ａが出力する一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）に対応して“Ｈｉｇｈ”を出力する。
【００６９】
プリチャージ期間では、データ線３と対向電極２１との間に生じる容量や、サンプリングスイッチ７１のトランジスタ容量及び画像信号線６の配線容量が、画像信号線６を通じて、充電又は放電される。そのため、プリチャージ後のデータ線３相互間の電位ばらつきは殆ど又は実践上全く問題となることは無くなる。その結果、後続するサンプリング期間でのデータ信号の書き込みばらつきが抑制され、表示斑が低減された高品位の表示が可能となる。
【００７０】
以上、本発明の実施形態及びその変形例について具体的に説明したが、本発明はそれに限定されず、種々の変形実施が可能である。例えば、上記実施形態では、シフトレジスタ５１からの各出力を、ＡＮＤ回路５２Ａの各対に分岐して入力させるようにしたが、そのような分岐入力は必ずしも必要とされない。例えば、データ線駆動回路全体を個々のデータ線に対応する単位回路の集合として構成する場合には、各種信号は複数の回路で共用されず、単位回路毎に入出力される。
【００７１】
また、実施形態では、転送信号に対する整形工程はＡＮＤ回路５２Ａ及び５２Ｂの夫々による２段階しか行わないが、本発明においては少なくとも以上に説明した２段階の工程を行えばよく、例えば同様の整形工程を更に行うようにしてもよい。但し、その場合には、一系列のイネーブル信号による整形工程を必ず最後に入れるようにする必要がある。
【００７２】
また、実施形態では、データ線駆動回路１０１における転送信号の整形について説明したが、走査線駆動回路１０４における転送信号もまた同様に整形することができる。
【００７３】
次に、図１０を参照しながら図８（Ａ）に示した転送信号に整形に関する回路系として実用的な回路構成を説明する。図１０は、図８に示した転送信号に整形に関する回路系の他の例を示す論理回路図である。
【００７４】
すなわち、図４、５、７及び８に示した各論理回路５２（ＡＮＤ回路及びＯＲ回路）はそれぞれの否定論理回路（ＮＡＮＤ回路やＮＯＲ回路）で構成することができる。図１０に示した回路はこのことを具体的に示した例であり、図７における論理回路５５の実用的な回路構成の一例である。
【００７５】
なお、図１０の論理回路からプリチャージのための構成（ＯＲ回路６２Ｄ及びインバータ回路６４及びプリチャージタイミング信号ＮＲＧの入力）を取り除けば、図４の論理回路５２の実用的な回路構成の一例となる。
【００７６】
図１０において、論理回路６６はＮＡＮＤ回路６２Ａ、ＯＲ回路６２Ｄ、ＮＡＮＤ回路６２Ｂ及びインバータ回路６３の４段で構成されている。ＯＲ回路６２Ｄは、ＮＡＮＤ回路６２Ａの後段、かつ、ＮＡＮＤ回路６２Ｂの前段に設けられており、ＮＡＮＤ回路６２Ａの出力、及び、インバータ回路６４を介してプリチャージタイミング信号ＮＲＧ（Noise Reduction Gate）が入力されるように構成され、これらの信号の少なくとも一方が入力されたときに“Ｈｉｇｈ”を出力する。プリチャージタイミング信号ＮＲＧは、ＴＦＴアレイ基板１０の外部から供給される。インバータ回路６３は、ＮＡＮＤ回路６２Ｂの後段に順次接続された３つのインバータ回路６３Ａ、６３Ｂ及び６３Ｃを備えている。インバータ回路６３Ａ、６３Ｂ及び６３Ｃは、この順で信号の出力を増大させるようにチャネル幅が順に大きく形成されたトランジスタで形成されている。より具体的には、インバータ回路６３Ｂが備えるトランジスタのチャネル幅はインバータ回路６３Ａが備えるトランジスタのチャネル幅より大きい。インバータ回路６３Ｃが備えるトランジスタのチャネル幅はインバータ回路６３Ｂのトランジスタのチャネル幅より大きい。論理回路６６によれば、論理回路５５を用いる場合に比べて大きな出力のサンプリング回路駆動信号Ｓｉによって、論理回路６６の後段に電気的に接続されるサンプリングスイッチ７１を駆動できる。
【００７７】
次に、図１１を参照しながらＡＮＤ回路５２Ｂ及びＮＡＮＤ回路６２Ｂに置き換え可能な論理回路の一例を説明する。図１１は、ＡＮＤ回路５２Ｂ及びＮＡＮＤ回路６２Ｂに置き換え可能な等価回路の一例を示した論理回路図である。
【００７８】
図１１において、等価回路７２Ｂは、ｎチャネル型トランジスタ７４ｎ及びｐチャネル型トランジスタ７４ｐを一組とするトランスミッションゲート７４と、トランスミッションゲート７４を構成するトランジスタのゲート間を電気的に接続するインバータ回路７３とを備えている。マスターイネーブル信号Ｍ−ＥＮＢは、トランジスタ７４ｎのゲートに入力される。等価回路７２Ｂによれば、ＡＮＤ回路５２Ｂ及びＮＡＮＤ回路６２Ｂを介してサンプリング回路駆動信号Ｓｉを出力する場合に比べて、パルス幅を狭く整形することができ、高周波数でサンプリングスイッチ７１を駆動する場合に好適なサンプリング回路駆動信号Ｓｉを出力できる。また、回路規模を大幅に縮小することができるので、画素ピッチを狭める際により有利な構成である。
【００７９】
＜３：電子機器＞
以上に説明した液晶装置は、例えばプロジェクタに適用される。ここでは、上記実施形態の液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【００８０】
図９は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１００Ｒ、１００Ｂ及び１００Ｇに入射される。液晶装置１００Ｒ、１００Ｂ及び１００Ｇの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、各色の画像が合成され、カラー画像として射出される。カラー画像は、投射レンズ１１１４を介して、スクリーン１１２０等に投写される。
【００８１】
この投射型カラー表示装置では、上記実施形態の液晶装置を用いたことにより、輝度斑が少ない或いは殆ど生じない、高品位な表示が可能である。
【００８２】
尚、上記実施形態の液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板２０上における画素電極９ａに対向する領域に、ＲＧＢのカラーフィルタをその保護膜と共に形成すればよい。或いは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、以上の各場合において、対向基板２０上に画素と１対１に対応するマイクロレンズを設けるようにすれば、入射光の集光効率が向上し、表示輝度を向上させることができる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
【００８３】
以上では、液晶装置及び液晶プロジェクタを例に挙げて本発明について説明したが、液晶装置以外のマトリクス駆動が可能な電気光学装置も本発明の適用範囲である。そのような電気光学装置としては、例えば、エレクトロルミネッセンス装置や電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等が挙げられる。また、本発明の電子機器は、このような本発明の電気光学装置を備えることで実現され、上述したプロジェクタの他に、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の各種の電子機器として実現可能である。
【００８４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、該電気光学装置及びそれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００８５】
【図１】実施形態に係る電気光学装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´断面図である。
【図３】実施形態に係る電気光学装置のＴＦアレイ基板上の回路構成を示す平面図である。
【図４】実施形態に係る電気光学装置の主要な駆動系の構成を示すブロック図である。
【図５】図４の回路系における論理回路の構成を示す図であり、（Ａ）は論理回路図、（Ｂ）は（Ａ）の等価回路を示す論理回路図、（Ｃ）は回路図である。
【図６】実施形態に係る電気光学装置の駆動方法を説明するためのタイミングチャートである。
【図７】実施形態の変形例に係る電気光学装置の主要な駆動系の構成を示すブロック図である。
【図８】図７の回路系における論理回路の構成を示す図であり、（Ａ）は論理回路図、（Ｂ）は（Ａ）の等価回路を示す論理回路図、（Ｃ）は回路図である。
【図９】本発明の電気光学装置を適用した電子機器の実施形態としての投射型カラー表示装置の一例を示す図式的断面図である。
【図１０】図７に示す回路系における論理回路の他の例を示す論理回路図である。
【図１１】図８に示す論理回路の一部を他の回路で置き換えた論理回路図である。
【符号の説明】
【００８６】
２・・・走査線、３・・・データ線、６・・・画像信号線、７・・・サンプリング回路、１０・・・ＴＦＴアレイ基板、１０ａ・・・画像表示領域、５１・・・シフトレジスタ、５２、５５・・・論理回路、５２Ａ、５２Ｂ・・・ＡＮＤ回路、５２Ｄ・・・ＯＲ回路、５４・・・単位回路、７１・・・サンプリングスイッチ、８１、８２・・・イネーブル供給線、１０１・・・データ線駆動回路、１０４・・・走査線駆動回路、ｄ１、ｄ２・・・パルス幅、Ｐｉ・・・転送信号、ＥＮＢ１〜ＥＮＢ４・・・イネーブル信号、Ｍ−ＥＮＢ・・・マスターイネーブル信号、Ｑｉ・・・一次整形信号、Ｓｉ・・・サンプリング回路駆動信号、ＮＲＧ・・・プリチャージタイミング信号
【図１】
2006047981.tif 000003
【図２】
2006047981.tif 000004
【図３】
2006047981.tif 000005
【図４】
2006047981.tif 000006
【図５】
2006047981.tif 000007
【図６】
2006047981.tif 000008
【図７】
2006047981.tif 000009
【図８】
2006047981.tif 000010
【図９】
2006047981.tif 000011
【図１０】
2006047981.tif 000012
【図１１】
2006047981.tif 000013