(57)【要約】【課題】  クランプ精度やクランプの引き込み動作に影響を与えることなく、回路規模と消費電流を低減可能にしたクランプ回路及びそれを用いたデジタルカメラシステムを提供する。【解決手段】  Ａ／Ｄ変換器12と、Ａ／Ｄ変換信号と第１の基準電圧13との差を検出する電位差検出回路14と、該電位差の上位と下位のビットを切り換える bit切換回路17と、該回路の出力を変換するＤ／Ａ変換器18と、 bit切換回路が上位から下位のビットに切り換わる直前の上位ビットのＤ／Ａ変換器の出力をホールドするＳ／Ｈ回路19と、該回路の出力とＤ／Ａ変換器の出力を加算する加算回路20と、該回路の出力とＡ／Ｄ変換前の信号とを減算し、その出力を前記Ａ／Ｄ変換器に入力する減算回路11と、電位差検出回路の出力と第２の基準電圧とを比較し、 bit切換回路とＤ／Ａ変換器のリファレンス値とＳ／Ｈ回路の出力とを制御する差電圧検出回路21とでクランプ回路を構成する。【選択図】        図  １
2006166411.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ電圧信号からクランプ補正電圧を減算する減算器と、該減算器からのアナログ電圧信号をＭビットのデジタル電圧信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器から出力されるデジタル電圧信号と予め設定されたクランプ電圧との電位差を検出する電位差検出回路と、該電位差検出回路から出力される電位差を表すＭビットのデジタル信号の内、Ｎビット（但し、Ｎ＜Ｍ）のデジタル信号をアナログ信号に変換するＤ／Ａ変換器と、前記電位差検出回路から出力される電位差と、該電位差に関して設定されている閾値電圧とに基づき、調整電圧を生成する調整電圧生成回路と、前記Ｄ／Ａ変換器からの出力と前記調整電圧生成回路から出力される調整電圧とを加算し、前記クランプ補正電圧を生成する加算回路とを有することを特徴とするクランプ回路。
【請求項２】
前記調整電圧生成回路は、前記電位差と前記閾値電圧との差電圧に応じた制御信号を生成する制御回路と、前記制御信号に応じた調整電圧を生成する調整電圧生成部とを有することを特徴とする請求項１に係るクランプ回路。
【請求項３】
前記調整電圧生成部は、前記Ｄ／Ａ変換器に入力される前記電位差検出回路から出力される電位差を表すデジタル信号のビットを下位ビットに切り換えるビット切換回路と、前記Ｄ／Ａ変換器の参照電圧を、前記下位ビットに対応する参照電圧に切り換える参照電圧切換回路と、前記Ｄ／Ａ変換器の出力を保持し、調整電圧として出力するサンプルホールド回路とを有し、前記ビット切換回路、前記参照電圧切換回路、及び前記サンプルホールド回路は、前記差電圧が所定電圧以下であることを示す前記制御信号が入力されたときに、各々、その機能をアクティブとするように構成されていることを特徴とする請求項２に係るクランプ回路。
【請求項４】
前記調整電圧生成部は、前記制御信号に応じた調整電圧を生成する可変電圧源を有することを特徴とする請求項２に係るクランプ回路。
【請求項５】
前記Ｄ／Ａ変換器を第１のＤ／Ａ変換器とし、前記調整電圧生成部は、前記電位差検出回路からのＭビットの前記デジタル信号の内、Ｌビット（但し、Ｌ＜Ｍ）のデジタル信号をアナログ信号に変換して前記調整電圧を出力する第２のＤ／Ａ変換器と、前記電位差検出回路からのＭビットの前記デジタル信号の内、上位Ｎビットのデジタル信号を前記第１のＤ／Ａ変換器に、下位Ｌビットのデジタル信号を前記第２のＤ／Ａ変換器に出力すると共に、前記制御信号に応じ、上位Ｎビットのデジタル信号を固定出力とするビット分配回路とを有することを特徴とする請求項２に係るクランプ回路。
【請求項６】
前記Ｄ／Ａ変換器に入力される、前記電位差検出回路から出力される電位差を表すデジタル信号を、所定期間において平均化する平均化回路を更に有することを特徴とする請求項１〜４のいずれか１項に係るクランプ回路。
【請求項７】
前記第１及び第２のＤ／Ａ変換器に入力される、前記電位差検出回路から出力される電位差を表すデジタル信号を、所定期間において平均化する平均化回路を更に有することを特徴とする請求項５に係るクランプ回路。
【請求項８】
被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項１に係るクランプ回路とを有するデジタルカメラシステム。
【請求項９】
露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記調整電圧生成回路は、前記判定回路による判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とする請求項８に係るデジタルカメラシステム。
【請求項１０】
入力アナログ電圧信号をデジタル電圧信号に変換して出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器によりＡ／Ｄ変換されたデジタル出力信号とクランプ電圧としての第１の基準電圧との電位差を検出する電位差検出回路と、該電位差検出回路のデジタル出力信号の上位ビットと下位ビットを切り換えるビット切換回路と、該ビット切換回路のデジタル出力信号をアナログ信号に変換するＤ／Ａ変換器と、前記ビット切換回路が上位ビットから下位ビットに切り換わる直前の上位ビットによる前記Ｄ／Ａ変換器の出力をホールドして出力するサンプルホールド回路と、該サンプルホールド回路の出力と前記Ｄ／Ａ変換器の出力を加算しクランプ補正電圧として出力する加算回路と、該加算回路の出力と前記Ａ／Ｄ変換器によるＡ／Ｄ変換前の前記入力アナログ電圧信号とを減算し、その減算出力を前記Ａ／Ｄ変換器に入力する減算回路と、前記電位差検出回路の出力と第２の基準電圧とを比較し、該比較出力により前記ビット切換回路と前記Ｄ／Ａ変換器のリファレンス値と前記サンプルホールド回路の出力とを制御する差電圧検出回路と、前記Ａ／Ｄ変換器の出力端から前記Ｄ／Ａ変換器の入力端までの間で、デジタル出力信号を平均化して出力する平均化回路とを有することを特徴とするクランプ回路。
【請求項１１】
入力アナログ電圧信号をデジタル電圧信号に変換して出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器でＡ／Ｄ変換されたデジタル出力信号とクランプ電圧としての第１の基準電圧との電位差を検出する電位差検出回路と、該電位差検出回路のデジタル出力信号をアナログ信号に変換するＤ／Ａ変換器と、前記電位差検出回路の出力と第２の基準電圧とを比較する差電圧検出回路と、該差電圧検出回路の出力により出力電圧が変更できる可変電圧源と、該可変電圧源の出力電圧と前記Ｄ／Ａ変換器の出力を加算しクランプ補正電圧として出力する加算回路と、該加算回路の出力と前記Ａ／Ｄ変換器によるＡ／Ｄ変換前の前記入力アナログ電圧信号とを減算し、その減算出力を前記Ａ／Ｄ変換器に入力する減算回路と、前記Ａ／Ｄ変換器の出力端から前記Ｄ／Ａ変換器の入力端までの間で、デジタル出力信号を平均化して出力する平均化回路とを有することを特徴とするクランプ回路。
【請求項１２】
入力アナログ電圧信号をデジタル電圧信号に変換して出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器によりＡ／Ｄ変換されたデジタル出力信号とクランプ電圧としての第１の基準電圧との電位差を検出する電位差検出回路と、該電位差検出回路のデジタル出力信号の上位ビットと下位ビットを出力するビット分配回路と、該ビット分配回路の上位ビットによるデジタル出力信号をアナログ信号に変換する第１のＤ／Ａ変換器と、前記ビット分配回路の下位ビットによるデジタル出力信号をアナログ信号に変換する第２のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力と前記第２のＤ／Ａ変換器の出力を加算しクランプ補正電圧として出力する加算回路と、該加算回路の出力と前記Ａ／Ｄ変換器によるＡ／Ｄ変換前の前記入力アナログ電圧信号とを減算し、その減算出力を前記Ａ／Ｄ変換器に入力する減算回路と、前記電位差検出回路の出力と第２の基準電圧とを比較し、該比較出力により前記ビット分配回路の上位ビットによる出力を固定出力とする差電圧検出回路と、前記Ａ／Ｄ変換器の出力端から前記第１のＤ／Ａ変換器の入力端までの間で、デジタル出力信号を平均化して出力する平均化回路とを有することを特徴とするクランプ回路。
【請求項１３】
被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項10に係るクランプ回路とを有するデジタルカメラシステム。
【請求項１４】
露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記差電圧検出回路及び前記サンプルホールド回路は、前記判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とする請求項13に係るデジタルカメラシステム。
【請求項１５】
被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項11に係るクランプ回路とを有するデジタルカメラシステム。
【請求項１６】
露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記差電圧検出回路及び前記可変電圧源は、前記判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とする請求項15に係るデジタルカメラシステム。
【請求項１７】
被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項12に係るクランプ回路とを有するデジタルカメラシステム。
【請求項１８】
露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記差電圧検出回路及び前記第１のＤ／Ａ変換器は、前記判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とする請求項17に係るデジタルカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アナログ−デジタル変換（Ａ／Ｄ変換）における入力信号をクランプするクランプ回路に関し、特に、ＣＣＤ等の固体撮像素子を用いたデジタルカメラ等の映像機器における撮像信号を、Ａ／Ｄ変換後にデジタルで設定された値にクランプされた信号となるように処理するクランプ回路と、そのクランプ回路を搭載したデジタルカメラシステムに関する。
【背景技術】
【０００２】
近年、固体撮像素子などの撮像素子を用いた映像機器では、アナログ映像信号をデジタル映像信号に変換して、メモリ等に記憶するデジタルカメラなどが開発されている。このような映像機器において取り扱われる映像信号は、デジタル信号処理回路に入力されるまでの過程で、例えば容量結合された増幅器を用いて映像信号を増幅するときに直流分が失われたり、直流成分そのものが変動するなどの場合がある。このような場合には、暗い画面（黒レベル）と明るい画面とでペデスタルレベル（帰線消去時のレベル：基準電位）が異なる信号となり、本来画面に白として表示されるべき部分が灰色になり、あるいは、コントラストが変化した画面になる等の不都合が生じる。そのため、そのままの信号では、その映像信号に各種の補正を施したり、デジタル信号処理を正確に施したりすることができない。
【０００３】
このため、映像機器においては、デジタル信号処理前に、黒レベル、すなわちペデスタルレベルを固定させることが必要である。ＣＣＤ（Charge Coupled Device ）等の固体撮像素子を用いたデジタルカメラでは、この黒レベル部分として、図９に示すような、固体撮像素子101 の有効撮像領域103 の周辺部にある無効撮像領域102 の一部を遮光し、その遮光されたオプティカル・ブラック（ＯＢ）部104 を用いて、映像信号から誤差が少ない正確な直流成分を再生する。そして、再生した直流成分を映像信号に重畳して、基準黒レベル、すなわちペデスタルレベルを強制的に固定させている。このような直流成分の再生処理を行う従来のフィードバッククランプ回路は、例えば特開平６−４６２８７号公報に開示されている。
【０００４】
図10は、上記公報に開示のフィードバッククランプ回路の一例を示すブロック図である。このフィードバッククランプ回路は、差動増幅器201 ，Ａ／Ｄ変換器202 ，第１のレジスタ203 ，減算回路204 ，加算回路205 ，第２のレジスタ206 ，Ｄ／Ａ変換器207 及びタイミング発生回路208 を有している。
【０００５】
差動増幅器201 は、該差動増幅器に入力されるアナログ映像信号に対し、該差動増幅器201 の反転入力部へ補正電位を入力することによりクランプ処理する。Ａ／Ｄ変換器202 は、差動増幅器201 でクランプされたアナログ映像信号をデジタル信号に変換する。第１のレジスタ203 は、クランプされたデジタル映像信号に対し、タイミング発生回路208 から与えられるタイミングで、黒レベル（ペデスタルレベル）を保持する。
【０００６】
減算回路204 は、第１のレジスタ203 で保持されたペデスタルレベルと、予め設定された規定のペデスタルレベルとの誤差を検出する。加算回路205 は、減算回路204 で検出された誤差電位と、前回の処理で計算された補正電位との加算を行って、補正電位を更新する。第２のレジスタ206 は、更新された補正電位をタイミング発生回路208 からのタイミングで保持する。Ｄ／Ａ変換器207 は、更新された新補正電位をアナログ信号に変換し、入力されるアナログ映像信号のクランプ電位として差動増幅器201 の反転入力部にフィードバックする。
【０００７】
次に、上記従来のフィードバッククランプ回路の動作を図10及び図11を参照して説明する。図11の（Ａ）〜（Ｃ）は、従来のフィードバッククランプ回路の動作を説明するための信号波形を示すタイミングチャートである。同図における横方向は時間軸、縦方向は信号軸を夫々示しており、（Ａ）は直流成分を失いペデスタルレベルに位置した映像信号（信号Ａ），（Ｂ）はクランプタイミング信号（信号Ｂ），（Ｃ）はセット信号（信号Ｃ）を夫々示している。
【０００８】
まず、直流成分を持たないアナログ映像信号（図11の信号Ａ）が差動増幅器201 に入力されると、差動増幅器201 では、この入力アナログ映像信号が、Ｄ／Ａ変換器207 から送られるレベル補正電位でクランプされて出力される。クランプされたアナログ映像信号は、Ａ／Ｄ変換器202 でデジタル信号に変換され、図示していない出力部（通常はデジタル信号処理部）と第１のレジスタ203 とに向かって夫々出力される。
【０００９】
クランプされたデジタル映像信号が第１のレジスタ203 に入力されると、このデジタル映像信号のペデスタル（帰線消去）のタイミングに対応したクランプタイミング信号によって、入力されたデジタル映像信号のペデスタルレベルが抽出、保持されて出力される。クランプタイミング信号は、タイミング発生回路208 で発生されて第１のレジスタ203 と第２のレジスタ206 とに夫々送られる信号（図11の信号Ｂ）である。
【００１０】
次いで、第１のレジスタ203 から出力されたペデスタルレベルが減算回路204 に入力されると、減算回路204 では、このペデスタルレベルから、予め設定された規定のペデスタルレベルが減算される。減算回路104 での減算結果は、入力されたデジタル映像信号のペデスタルレベルと予め設定された規定のペデスタルレベル（図10に示す設定値）との誤差データである。
【００１１】
更に、上記誤差データが加算回路205 に入力されると、加算回路205 はこの誤差データと、前回の処理でＤ／Ａ変換器207 を介して差動増幅器201 に与えた、第２のレジスタ206 からの補正電位とを加算し、新たな補正電位として出力する。このとき、加算回路205 からの補正電位出力値がオーバフローした場合には、その最大値が、負の場合には零の値が夫々出力される。
【００１２】
加算回路205 から出力された新たな補正電位は、第２のレジスタ206 に入力され、クランプタイミング信号（図11の信号Ｂ）よりも遅れ、且つ、水平ブランキング（帰線消去）期間中に一度のタイミングで発生するセット信号（図11の信号Ｃ）によって更新され、１水平期間中保持される。このセット信号がタイミング発生回路208 から第２のレジスタ206 に入力され、第２のレジスタ206 から出力される補正電位は、上記クランプタイミング信号が発生する度に更新される。第２のレジスタ206 から出力された新たな補正電位は、Ｄ／Ａ変換器207 によってアナログ信号に変換されて差動増幅器201 に入力される。これにより、直流成分を持たない入力アナログ映像信号は、新たな補正電位にクランプされ、直流成分を与えられることになる。
【特許文献１】特開平６−４６２８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述の特開平６−４６２８７号公報に開示されているような構成のフィードバッククランプ回路においては、保持されたペデスタルレベルと、予め設定された規定のペデスタルレベルとの誤差を検出するのに、Ａ／Ｄ変換されたデジタル信号を使っている。そのため、直流電圧（前述の場合は基準黒レベル）の再生精度、すなわちクランプ精度は、Ａ／Ｄ変換器の量子化ステップで決定される。
【００１４】
図12は、Ａ／Ｄ変換器の基本的動作を示すもので、縦軸はＡ／Ｄ変換器のアナログ入力信号レベルを表している。ここで、アナログ信号の最大振幅値に対して、デジタル信号の最上位ビットＭＳＢ〜最下位ビットＬＳＢの範囲を割り当て、その範囲内をＡ／Ｄ変換器の使用ビット数で細分化し、量子化するものである。Ａ／Ｄ変換器の量子化ビット数が８ビットの場合、 256の量子化ステップに、14ビットの場合、 16384の量子化ステップに、分けられる。
【００１５】
例えば、Ａ／Ｄ変換器のアナログ入力信号レベルが２Ｖで、Ａ／Ｄ変換器のビット（bit ）数が14bit である場合、量子化ステップは、
（アナログ入力信号レベル）／（Ａ／Ｄ変換器のbit 数）＝２Ｖ／２14  →  約 122μＶとなる。よって、図10に示したフィードバッククランプ回路において、クランプ精度をＡ／Ｄ変換器の量子化ステップレベルとするためには、フィードバッククランプ回路におけるデジタル演算ブロック（第１のレジスタ203 ，減算回路204 ，加算回路205 ，第２のレジスタ206 ，Ｄ／Ａ変換器207 ）のbit 数を、Ａ／Ｄ変換器のbit 数以上に設定するか、各演算ブロックの量子化ステップをＡ／Ｄ変換器の量子化ステップ以下にして、デジタル演算を行う必要がある。
【００１６】
以上述べた如く、上記構成のフィードバッククランプ回路においては、入力信号レベル範囲内で均等に量子化ステップを割り当て、更にクランプ精度をＡ／Ｄ変換器の量子化ステップと同等とするため、フィードバッククランプ回路の各デジタル演算ブロックをＡ／Ｄ変換器のbit 数以上にして構成していた。その結果、回路規模が大きくなり、また、消費電力も多くなっていた。
【００１７】
通常、回路規模が大きくなることを避けるため、フィードバッククランプ回路におけるＤ／Ａ変換器207 のbit 数をＡ／Ｄ変換器202 のbit 数より小さくするようにしているが、この場合、クランプ精度を確保するために、Ｄ／Ａ変換器207 の量子化ステップをＡ／Ｄ変換器202 の量子化ステップ以下にし、Ａ／Ｄ変換器202 の下位bit を用いてＤ／Ａ変換を行っている。
【００１８】
例えば、Ａ／Ｄ変換器202 のbit 数を14bit ，またＡ／Ｄ変換器202 のリファレンスレベル（量子化するレベル）を１Ｖとした場合、Ａ／Ｄ変換器202 の量子化ステップは、
１Ｖ／２14≒61μＶ
となる。この量子化ステップをＤ／Ａ変換器207 の量子化ステップとした場合、Ｄ／Ａ変換器207 が８bit のときは、Ａ／Ｄ変換器202 の下位８bit 分をＤ／Ａ変換しているので、Ｄ／Ａ変換後のアナログ補正電位の最大値は、
61μＶ×２8 ＝15.6ｍＶ
となる。よって、減算回路104 の誤差データが15.6ｍＶ以上になるような第１のレジスタ203 で保持されたデジタル信号レベルと、予め設定された規定のクランプレベル（図10の設定値）との差が大きい場合、クランプが掛からない等の問題が生じることがあった。
【００１９】
本発明は、従来のフィードバッククランプ回路における上記問題点を解消するためになされたもので、クランプ精度やクランプの引き込み動作に影響を与えることなく、回路規模と消費電流を低減するようにしたクランプ回路、及びそれを用いたジデタルカメラシステムを提供することを目的としている。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、請求項１に係る発明は、入力アナログ電圧信号からクランプ補正電圧を減算する減算器と、該減算器からのアナログ電圧信号をＭビットのデジタル電圧信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器から出力されるデジタル電圧信号と予め設定されたクランプ電圧との電位差を検出する電位差検出回路と、該電位差検出回路から出力される電位差を表すＭビットのデジタル信号の内、Ｎビット（但し、Ｎ＜Ｍ）のデジタル信号をアナログ信号に変換するＤ／Ａ変換器と、前記電位差検出回路から出力される電位差と、該電位差に関して設定されている閾値電圧とに基づき、調整電圧を生成する調整電圧生成回路と、前記Ｄ／Ａ変換器からの出力と前記調整電圧生成回路から出力される調整電圧とを加算し、前記クランプ補正電圧を生成する加算回路とを備えてクランプ回路を構成するものである。
【００２１】
この請求項１に係る発明に対応する実施例には、図１〜図３に示したクランプ回路の実施例１〜３が対応しており、構成要素の調整電圧生成回路には、図１に示した実施例１においては、差電圧検出回路、ビット切換回路、参照電圧切換回路及びサンプルホールド回路が対応し、図２に示した実施例２においては、差電圧検出回路及び可変電圧源が対応しており、図３に示した実施例３においては、差電圧検出回路、ビット分配回路及び第２のＤ／Ａ変換器が対応し、また、クランプ電圧には、第１の基準電圧13が、閾値電圧には、第２の基準電圧15がそれぞれ対応している。
【００２２】
そして、このように構成されたクランプ回路においては、減算器によりクランプ補正電圧が減算されたアナログ電圧信号は、Ａ／Ｄ変換器によりＭビットのデジタル電圧信号に変換された後、電位差検出回路により、クランプ電圧との電位差が検出される。ここで、この検出された電位差を表すＭビットのデジタル信号の内、Ｎビット（但し、Ｎ＜Ｍ）のデジタル信号が、Ｄ／Ａ変換器によりアナログ信号に変換され、加算器の一方の入力端子に入力される。一方、前記電位差と、該電位差に関して設定されている閾値電圧とに基づき、調整電圧生成回路により、調整電圧が生成され、加算器の他方の入力端子に入力される。そして、加算器による、Ｄ／Ａ変換器からの出力と調整電圧との加算結果は、クランプ補正電圧として減算器の一方の入力端子に入力される。そして、前述の電位差検出回路以降の動作が繰り返され、入力アナログ電圧信号は、クランプ電圧にクランプされる。
【００２３】
以上のように、入力アナログ電圧信号をクランプ電圧にクランプするクランプ補正電圧を、調整電圧とＤ／Ａ変換器からの出力との加算により得るようにしているので、Ｄ／Ａ変換器の変換ビット数Ｎを、Ａ／Ｄ変換器の変換ビット数Ｍを下回る変換ビット数に抑えつつも、クランプ引き込み範囲を落とすことなく、クランプ精度を確保することができ、回路規模及び消費電流を低減することができる。
【００２４】
請求項２に係る発明は、請求項１に係るクランプ回路において、前記調整電圧生成回路は、前記電位差と前記閾値電圧との差電圧に応じた制御信号を生成する制御回路と、前記制御信号に応じた調整電圧を生成する調整電圧生成部とを有することを特徴とするものである。
【００２５】
この請求項２に係る発明に対応する実施例には、図１〜図３に示したクランプ回路の実施例１〜３が対応しており、構成要素の制御回路には、差電圧検出回路が対応している。そして、このように構成したクランプ回路においては、調整電圧生成回路は、電位差と前記閾値電圧との差電圧に応じた制御信号を制御回路により生成し、この制御信号に応じた調整電圧を調整電圧生成部により生成する。これにより、差電圧に応じた調整電圧の生成が可能となる。
【００２６】
請求項３に係る発明は、請求項２に係るクランプ回路において、前記調整電圧生成部は、前記Ｄ／Ａ変換器に入力される前記電位差検出回路から出力される電位差を表すデジタル信号のビットを下位ビットに切り換えるビット切換回路と、前記Ｄ／Ａ変換器の参照電圧を、前記下位ビットに対応する参照電圧に切り換える参照電圧切換回路と、前記Ｄ／Ａ変換器の出力を保持し、調整電圧として出力するサンプルホールド回路とを有し、前記ビット切換回路、前記参照電圧切換回路、及び前記サンプルホールド回路は、前記差電圧が所定電圧以下であることを示す前記制御信号が入力されたときに、各々、その機能をアクティブとするように構成されていることを特徴とするものである。
【００２７】
この請求項３に係る発明に対応する実施例には、図１に示したクランプ回路の実施例１が対応する。そして、このように構成されたクランプ回路においては、調整電圧生成部は、差電圧が所定電圧以下であることを示す制御信号が入力されたとき、前記ビット切換回路、前記参照電圧切換回路、及び前記サンプルホールド回路の機能をアクティブにする。すなわち、Ｄ／Ａ変換器に入力される電位差を表すデジタル信号のビットを、ビット切換回路により下位ビットに切り換えると共に、Ｄ／Ａ変換器の参照電圧を、参照電圧切換回路により、下位ビットに対応する参照電圧に切り換え、且つ下位ビットに切り換わった時点でのＤ／Ａ変換器の出力をサンプルホールド回路により保持し、調整電圧として出力する。これにより、クランプ電圧、閾値電圧等の変更に応じた、Ｄ／Ａ変換器に入力させる電位差を表すデジタル信号のビット数の設定変更を容易に行うことができる。
【００２８】
請求項４に係る発明は、請求項２に係るクランプ回路において、前記調整電圧生成部は、前記制御信号に応じた調整電圧を生成する可変電圧源を有することを特徴とするものである。
【００２９】
この請求項４に係る発明に対応する実施例には、図２に示したクランプ回路の実施例２が対応する。そして、このように構成されたクランプ回路においては、調整電圧生成部は、制御信号に応じた調整電圧を、可変電圧源により生成する。これにより、制御信号の変化に追随した調整電圧を生成することが可能となる。
【００３０】
請求項５に係る発明は、請求項２に係るクランプ回路において、前記Ｄ／Ａ変換器を第１のＤ／Ａ変換器とし、前記調整電圧生成部は、前記電位差検出回路からのＭビットの前記デジタル信号の内、Ｌビット（但し、Ｌ＜Ｍ）のデジタル信号をアナログ信号に変換して前記調整電圧を出力する第２のＤ／Ａ変換器と、前記電位差検出回路からのＭビットの前記デジタル信号の内、上位Ｎビットのデジタル信号を前記第１のＤ／Ａ変換器に、下位Ｌビットのデジタル信号を前記第２のＤ／Ａ変換器に出力すると共に、前記制御信号に応じ、上位Ｎビットのデジタル信号を固定出力とするビット分配回路とを有することを特徴とするものである。
【００３１】
この請求項５に係る発明に対応する実施例には、図３に示したクランプ回路の実施例３が対応する。そして、このように構成されたクランプ回路においては、調整電圧生成部は、ビット分配回路により、電位差検出回路からのＭビットのデジタル信号の内、上位Ｎビットのデジタル信号を第１のＤ／Ａ変換器に、下位Ｌビットのデジタル信号を第２のＤ／Ａ変換器に出力すると共に、制御信号に応じ、上位Ｎビットのデジタル信号を固定出力とするので、Ａ／Ｄ変換器のビット数＞Ｄ／Ａ変換器のビット数の場合も、クランプの引き込む範囲を落とすことなく、クランプ精度を上げることが可能となる。
【００３２】
請求項６に係る発明は、請求項１〜４のいずれか１項に係るクランプ回路において、前記Ｄ／Ａ変換器に入力される、前記電位差検出回路から出力される電位差を表すデジタル信号を、所定期間において平均化する平均化回路を更に有することを特徴とするものである。
【００３３】
この請求項６に係る発明に対応する実施例には、図１及び図２に示したクランプ回路の実施例１及び２が対応する。そして、このように構成されたクランプ回路においては、前記電位差を表すデジタル信号は、所定期間において平均化回路により平均化されて、Ｄ／Ａ変換器に入力される。これにより、前記電位差の変化に過敏に追随することなく、安定したフィードバック動作を行うことができる。
【００３４】
請求項７に係る発明は、請求項５に係るクランプ回路において、前記第１及び第２のＤ／Ａ変換器に入力される、前記電位差検出回路から出力される電位差を表すデジタル信号を、所定期間において平均化する平均化回路を更に有することを特徴とするものである。
【００３５】
この請求項７に係る発明に対応する実施例には、図３に示したクランプ回路の実施例３が対応する。そして、このように構成されたクランプ回路においては、前記電位差を表すデジタル信号は、所定期間において平均化回路により平均化されて、第１及び第２のＤ／Ａ変換器に入力される。これにより、前記電位差の変化に過敏に追随することなく、安定したフィードバック動作を行うことができる。
【００３６】
請求項８に係る発明は、被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項１に係るクランプ回路とを備えてデジタルカメラシステムを構成するものである。
【００３７】
この請求項８に係る発明に対応する実施例には、図４及び図５に示すデジタルカメラシステムの実施例１及びその変形例並びに実施例２が対応する。そして、このように構成されたデジタルカメラシステムにおいては、特に一眼デジタルカメラ等の撮影時に行われる長時間露光（夜景などの撮影時に露光時間を長くする）撮影時における撮像素子（例えば、ＣＣＤ）の映像出力信号に暗電流分が増加し、ＯＢ（黒レベル）クランプの引き込みレベル（ＯＢ電圧レベルがずれた場合に所定の基準電圧にクランプできる電圧範囲）が通常露光時より大きく必要とされる場合でも、クランプ精度とクランプ引き込みレベルを確保できる。
【００３８】
請求項９に係る発明は、請求項８に係るデジタルカメラシステムにおいて、露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記調整電圧生成回路は、前記判定回路による判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とするものである。
【００３９】
この請求項９に係る発明に対応する実施例には、図６〜図８に示すデジタルカメラシステムの実施例３〜５が対応する。そして、このように構成されたデジタルカメラシステムにおいては、露光時間を検出する判定回路を備えることにより、通常露光時に不必要な調整電圧生成回路の動作を停止して、デジタルカメラシステムにおける消費電流を小さくすることが可能となる。
【００４０】
請求項10に係る発明は、入力アナログ電圧信号をデジタル電圧信号に変換して出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器によりＡ／Ｄ変換されたデジタル出力信号とクランプ電圧としての第１の基準電圧との電位差を検出する電位差検出回路と、該電位差検出回路のデジタル出力信号の上位ビットと下位ビットを切り換えるビット切換回路と、該ビット切換回路のデジタル出力信号をアナログ信号に変換するＤ／Ａ変換器と、前記ビット切換回路が上位ビットから下位ビットに切り換わる直前の上位ビットによる前記Ｄ／Ａ変換器の出力をホールドして出力するサンプルホールド回路と、該サンプルホールド回路の出力と前記Ｄ／Ａ変換器の出力を加算しクランプ補正電圧として出力する加算回路と、該加算回路の出力と前記Ａ／Ｄ変換器によるＡ／Ｄ変換前の前記入力アナログ電圧信号とを減算し、その減算出力を前記Ａ／Ｄ変換器に入力する減算回路と、前記電位差検出回路の出力と第２の基準電圧とを比較し、該比較出力により前記ビット切換回路と前記Ｄ／Ａ変換器のリファレンス値と前記サンプルホールド回路の出力とを制御する差電圧検出回路と、前記Ａ／Ｄ変換器の出力端から前記Ｄ／Ａ変換器の入力端までの間で、デジタル出力信号を平均化して出力する平均化回路とを備えてクランプ回路を構成するものである。
【００４１】
この請求項10に係る発明に対応する実施例には、図１に示すクランプ回路の実施例１が対応している。そして、このように構成したクランプ回路においては、電位差検出回路の出力レベルによってＤ／Ａ変換器に入力されるＡ／Ｄ変換器の出力ビットの上位と下位のビットを切り換え、合わせてＤ／Ａ変換器のリファレンス値を切り換えることにより、Ａ／Ｄ変換器のビット数＞Ｄ／Ａ変換器のビット数の場合でも、クランプの引き込む範囲を落とすことなく、クランプ精度を上げる（Ａ／Ｄ変換の精度と同等）ことができる。
【００４２】
請求項11に係る発明は、入力アナログ電圧信号をデジタル電圧信号に変換して出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器でＡ／Ｄ変換されたデジタル出力信号とクランプ電圧としての第１の基準電圧との電位差を検出する電位差検出回路と、該電位差検出回路のデジタル出力信号をアナログ信号に変換するＤ／Ａ変換器と、前記電位差検出回路の出力と第２の基準電圧とを比較する差電圧検出回路と、該差電圧検出回路の出力により出力電圧が変更できる可変電圧源と、該可変電圧源の出力電圧と前記Ｄ／Ａ変換器の出力を加算しクランプ補正電圧として出力する加算回路と、該加算回路の出力と前記Ａ／Ｄ変換器によるＡ／Ｄ変換前の前記入力アナログ電圧信号とを減算し、その減算出力を前記Ａ／Ｄ変換器に入力する減算回路と、前記Ａ／Ｄ変換器の出力端から前記Ｄ／Ａ変換器の入力端までの間で、デジタル出力信号を平均化して出力する平均化回路とを備えてクランプ回路を構成するものである。
【００４３】
この請求項11に係る発明に対応する実施例には、図２に示すクランプ回路の実施例２が対応している。そして、このように構成したクランプ回路においては、請求項10に係るクランプ回路におけるサンプルホールド回路の電圧を可変電圧源に置き換えて、該可変電圧源のレベルを差電圧検出回路の出力レベルにより可変させる。また、Ｄ／Ａ変換器へは、Ａ／Ｄ変換器の下位ビットによるデータを用いてクランプ処理を行う。これにより、Ａ／Ｄ変換器のビット数＞Ｄ／Ａ変換器のビット数の場合でも、クランプの引き込む範囲を落とすことなく、クランプ精度を上げる（Ａ／Ｄ変換の精度と同等）ことができる。
【００４４】
請求項12に係る発明は、入力アナログ電圧信号をデジタル電圧信号に変換して出力するＡ／Ｄ変換器と、該Ａ／Ｄ変換器によりＡ／Ｄ変換されたデジタル出力信号とクランプ電圧としての第１の基準電圧との電位差を検出する電位差検出回路と、該電位差検出回路のデジタル出力信号の上位ビットと下位ビットを出力するビット分配回路と、該ビット分配回路の上位ビットによるデジタル出力信号をアナログ信号に変換する第１のＤ／Ａ変換器と、前記ビット分配回路の下位ビットによるデジタル出力信号をアナログ信号に変換する第２のＤ／Ａ変換器と、前記第１のＤ／Ａ変換器の出力と前記第２のＤ／Ａ変換器の出力を加算しクランプ補正電圧として出力する加算回路と、該加算回路の出力と前記Ａ／Ｄ変換器によるＡ／Ｄ変換前の前記入力アナログ電圧信号とを減算し、その減算出力を前記Ａ／Ｄ変換器に入力する減算回路と、前記電位差検出回路の出力と第２の基準電圧とを比較し、該比較出力により前記ビット分配回路の上位ビットによる出力を固定出力とする差電圧検出回路と、前記Ａ／Ｄ変換器の出力端から前記第１のＤ／Ａ変換器の入力端までの間で、デジタル出力信号を平均化して出力する平均化回路とを備えてクランプ回路を構成するものである。
【００４５】
この請求項12に係る発明に対応する実施例には、図３に示すクランプ回路の実施例３が対応している。そして、このように構成されたクランプ回路においては、電位差検出回路の出力レベルによって、第１及び第２のＤ／Ａ変換器に入力されるＡ／Ｄ変換器の出力ビットの上位と下位のビットにより、Ａ／Ｄ変換器のビット数＞第１及び第２のＤ／Ａ変換器のビット数の場合でも、クランプの引き込む範囲を落とすことなく、クランプ精度を上げる（Ａ／Ｄ変換の精度と同等）ことができる。
【００４６】
請求項13に係る発明は、被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項10に係るクランプ回路とを備えてデジタルカメラシステムを構成するものである。
【００４７】
この請求項13に係る発明に対応する実施例には、図４に示すデジタルカメラシステムの実施例１が対応している。そして、このように構成したデジタルカメラシステムにおいては、特に一眼デジタルカメラ等の撮影時に行われる長時間露光（夜景などの撮影時に露光時間を長くする）撮影時におけるＣＣＤ撮像素子の映像出力信号に暗電流分が増加し、ＯＢ（黒レベル）クランプの引き込みレベル（ＯＢ電圧レベルがずれた場合に所定の基準電圧にクランプできる電圧範囲）が通常露光時より大きく必要とされる場合でも、請求項10に係るクランプ回路を採用することにより、クランプ精度とクランプ引き込みレベルを確保できる。
【００４８】
請求項14に係る発明は、請求項13に係るデジタルカメラシステムにおいて、露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記差電圧検出回路及び前記サンプルホールド回路は、前記判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とするものである。
【００４９】
この請求項14に係る発明に対応する実施例には、図６に示すデジタルカメラシステムの実施例３が対応しており、構成要素の判定回路には、露光時間検出回路34が対応している。そして、このように構成したデジタルカメラシステムにおいては、露光時間を検出する判定出回路を請求項13に係るデジタルカメラシステムのクランプ回路に更に備えることにより、通常露光時に不必要な回路を不動作とすることによって、デジタルカメラシステムにおける消費電流を小さくすることが可能となる。
【００５０】
請求項15に係る発明は、被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項11に係るクランプ回路とを備えてデジタルカメラシステムを構成するものである。
【００５１】
この請求項15に係る発明に対応する実施例には、図４に示すデジタルカメラシステムの実施例１の変形例が対応している。そして、このように構成したデジタルカメラシステムにおいては、特に一眼デジタルカメラ等の撮影時に行われる長時間露光（夜景などの撮影時に露光時間を長くする）撮影時におけるＣＣＤ撮像素子の映像出力信号に暗電流分が増加し、ＯＢ（黒レベル）クランプの引き込みレベル（ＯＢ電圧レベルがずれた場合に所定の基準電圧にクランプできる電圧範囲）が通常露光時より大きく必要とされる場合でも、請求項11に係るクランプ回路を採用することにより、請求項10に係るクランプ回路を採用した場合と同様に、クランプ精度とクランプ引き込みレベルを確保できる。
【００５２】
請求項16に係る発明は、請求項15に係るデジタルカメラシステムにおいて、露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記差電圧検出回路及び前記可変電圧源は、前記判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とするものである。
【００５３】
この請求項16に係る発明に対応する実施例には、図７に示すデジタルカメラシステムの実施例４が対応しており、構成要素の判定回路には、露光時間検出回路34が対応している。そして、このように構成したデジタルカメラシステムにおいては、露光時間を検出する判定回路を請求項15に係るデジタルカメラシステムのクランプ回路に更に備えることにより、通常露光時に不必要な回路を不動作とすることによって、デジタルカメラシステムにおける消費電流を小さくすることが可能となる。
【００５４】
請求項17に係る発明は、被写体像を映像信号に変換して出力する撮像素子と、前記入力アナログ電圧信号として前記撮像素子からの映像信号が入力され、前記クランプ電圧として前記映像信号の黒レベルが設定されると共に、前記Ａ／Ｄ変換器の出力をデジタル映像信号として出力する請求項12に係るクランプ回路とを備えてデジタルカメラシステムを構成するものである。
【００５５】
この請求項17に係る発明に対応する実施例には、図５に示すデジタルカメラシステムの実施例２が対応している。そして、このように構成したデジタルカメラシステムにおいては、特に一眼デジタルカメラ等の撮影時に行われる長時間露光（夜景などの撮影時に露光時間を長くする）撮影時におけるＣＣＤ撮像素子の映像出力信号に暗電流分が増加し、ＯＢ（黒レベル）クランプの引き込みレベル（ＯＢ電圧レベルがずれた場合に所定の基準電圧にクランプできる電圧範囲）が通常露光時より大きく必要とされる場合でも、請求項12に係るクランプ回路を採用することにより、クランプ精度とクランプ引き込みレベルを確保できる。
【００５６】
請求項18に係る発明は、請求項17に係るデジタルカメラシステムにおいて、露光時間が設定値以上か以下かを判定する判定回路を更に有し、前記差電圧検出回路及び前記第１のＤ／Ａ変換器は、前記判定結果が、前記露光時間が設定値以下のとき、その動作を停止するように構成されていることを特徴とするものである。
【００５７】
この請求項18に係る発明に対応する実施例には、図８に示すデジタルカメラシステムの実施例５が対応しており、構成要素の判定回路には、露光時間検出回路34が対応している。そして、このように構成したデジタルカメラシステムにおいては、露光時間を検出する判定回路をデジタルカメラシステムのクランプ回路に更に備えることにより、通常露光時に不必要な回路を不動作とすることによって、デジタルカメラシステムにおける消費電流を小さくすることが可能となる。
【発明の効果】
【００５８】
本発明に係るクランプ回路によれば、回路規模を大きくすることなく、信号の直流成分とクランプ設定値との誤差が大きい場合でも、クランプの基本動作を損なうことなく、クランプ精度が高く誤差の少ない一定な直流成分の再生をすることが可能となる。また、本発明に係るクランプ回路を搭載したデジタルカメラシステムによれば、システムの消費電力の削減も行うことが可能となる。
【発明を実施するための最良の形態】
【００５９】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００６０】
まず、本発明に係るクランプ回路の実施例について説明する。図１は、本発明に係るクランプ回路の実施例１を示すブロック構成図である。本実施例１に係るクランプ回路は、減算回路11，Ａ／Ｄ変換器12，第１の基準電圧13，電位差検出回路14，第２の基準電圧15，平均化回路16， bit切換回路17，Ｄ／Ａ変換器18，サンプルホールド（Ｓ／Ｈ）回路19，加算回路20，差電圧検出回路21及び参照電圧切換回路22を有している。
【００６１】
そして、クランプさせる入力アナログ電圧信号とフィードバッククランプの補正信号である加算回路20の出力を減算回路11へ入力接続し、該減算回路11の出力をデジタル電圧信号に変換するＡ／Ｄ変換器12へ入力接続する。そして、Ａ／Ｄ変換されたデジタル電圧信号と予め設定されたクランプ基準値としての第１の基準電圧13との誤差を検出出力するため、Ａ／Ｄ変換器12の出力と第１の基準電圧13とを電位差検出回路14へ入力する。そして、その電位差検出回路14の出力信号は２つの回路に入力接続する。すなわち、出力信号の一方は平均化回路16に入力し、他方は、差電圧検出回路21に入力する。なお、差電圧検出回路21には、更に第２の基準電圧15が入力されている。
【００６２】
平均化回路16の出力は、 bit切換回路17に入力され、 bit切換回路17では、前記電位差検出回路14の出力レベルによって、平均化回路16の出力データ全bit における上位（ＭＳＢ）側の所定bit 数又は下位（ＬＳＢ）側の所定bit 数を切り換え出力する。 bit切換回路17の出力は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器18に入力し、Ｄ／Ａ変換器18の出力は、上位bit から下位bit へ切り換わった直前のＤ／Ａ変換されたアナログ信号をホールドして出力するサンプルホールド（Ｓ／Ｈ）回路19へ入力する。更に、Ｓ／Ｈ回路19の出力とＤ／Ａ変換器18のＤ／Ａ変換されたアナログ信号を、加算回路20へ入力接続するように構成されている。
【００６３】
また、Ｄ／Ａ変換器18には、上位bit から下位bit への切換に伴い、該Ｄ／Ａ変換器18の参照電圧（レファレンスレベル）を切り換える参照電圧切換回路22が接続されている。なお、 bit切換回路17，参照電圧切換回路22，及びＳ／Ｈ回路19の動作は、差電圧検出回路21により制御されるようになっている。
【００６４】
次に、上記のように構成されたクランプ回路の動作について説明する。クランプ動作の初期においては、入力されるアナログ信号は、その直流成分が所望の値でクランプされていない。まず、アナログ信号は減算回路11に入力される。この減算回路11において、入力されたアナログ信号は、加算回路20から出力されるクランプ補正電圧によってクランプされて出力される。このクランプされたアナログ信号は、Ａ／Ｄ変換器12に入力されデジタル信号化されて２方向に出力される。一方は、図示されていないデジタル信号処理回路へ出力され、もう一方はクランプ期間に電位差検出回路14に入力され、クランプ電圧としての第１の基準電圧13のレベルと減算される。この電位差検出回路14の出力は、Ａ／Ｄ変換器12の出力信号のクランプ期間におけるレベルと第１の基準電圧13のレベルとの誤差データとなる。
【００６５】
次に、電位差検出回路14から出力される上記誤差データは２方向へ出力され、一方はノイズを除去するための平均化回路16に入力されて、クランプ期間における誤差データの平均値を演算して平均化データとして出力し、その平均化データは bit切換回路17に入力される。誤差データのもう一方は、差電圧検出回路21に入力されて第２の基準電圧15のレベルと比較される。この差電圧検出回路21の出力は、上記誤差データのレベルが第２の基準電圧15の設定レベル以上か以下かを判定した比較データとなる。
【００６６】
また、平均化データが入力された bit切換回路17は、電位差検出回路14からの誤差データのレベルが第２の基準電圧15の設定レベル以上の場合（クランプがまだ整定していない状態）は、差電圧検出回路21からの比較データ出力により平均化データの上位bit （bit 数はＤ／Ａ変換器18のbit 数）を選択して出力し、誤差データのレベルが第２の基準電圧15の設定レベル以下の場合（クランプがほぼ整定している状態）は、比較データ出力により平均化データの下位bit （bit 数はＤ／Ａ変換器18のbit 数）を選択して出力する。
【００６７】
次に、 bit切換回路17の出力はＤ／Ａ変換器18に入力されアナログ信号化される。ここで差電圧検出回路21の比較データ出力により、参照電圧切換回路22は、上記誤差データのレベルが第２の基準電圧15の設定レベル以上の場合は、Ｄ／Ａ変換器18の出力がＡ／Ｄ変換器12のダイナミックレンジに合うように、Ｄ／Ａ変換器18のレファレンスレベルを切り換える。例えば、Ａ／Ｄ変換器の入力レンジが最大１ＶP-P である場合は、Ｄ／Ａ変換器の出力も最大１ＶP-P 以上となるようなリファレンスレベルに切り換える。一方、誤差データのレベルが第２の基準電圧15の設定レベル以下の場合は、参照電圧切換回路22は、Ｄ／Ａ変換器18のリファレンスレベルを、 bit切換回路17が上位bit を選択したときのＤ／Ａ変換器18のリファレンスレベル対して bit切換回路17によるbit シフト分を除算したＤ／Ａ変換器18のリファレンスレベルに切り換える。例えば、Ａ／Ｄ変換器12のbit 数とＤ／Ａ変換器18のbit 数の差が４bit の場合は、１／２4 に除算したリファレンスレベルに切り換える。
【００６８】
次に、Ｄ／Ａ変換されたアナログ信号を、 bit切換回路17が上位bit から下位bit に切り換わった直前のＤ／Ａ変換出力信号をホールドして出力するＳ／Ｈ回路19と、加算回路20に入力する。そして、Ｓ／Ｈ回路19の出力とＤ／Ａ変換器18からの出力が入力された加算回路20からの加算出力は、新たなクランプ補正信号として減算回路11に入力され、入力されたアナログ信号を、このクランプ補正電圧で新たにクランプする。そして、上記一連の動作を繰り返すことにより、最終的にＡ／Ｄ変換されたデジタル信号は、クランプ電圧としての第１の基準電圧13の電圧レベルにクランプされる。
【００６９】
なお、本実施例における平均化回路16は、電位差検出回路14の出力データを平均化しているが、クランプ回路におけるＡ／Ｄ変換器12の出力からＤ／Ａ変換器18の入力までの間であれば、どの出力のデータを平均化してもよい。また平均化回路16は、クランプ期間での信号ノイズを除去する目的の回路であるため、同様の効果が得られる回路（デジタルフィルタ等）であれば、置き換えは可能である。また、 bit切換回路17を備えていることにより、第１の基準電圧13，第２の基準電圧15等の変更に応じた、Ｄ／Ａ変換器18に入力させる差電圧のビット数の設定変更を容易に行うことができる。
【００７０】
以上のように構成した実施例１に係るクランプ回路においては、電位差検出回路の出力レベルによってＤ／Ａ変換器に入力されるＡ／Ｄ変換器の出力ビットの上位と下位のビットを切り換え、合わせてＤ／Ａ変換器のリファレンス値を切り換えることにより、Ａ／Ｄ変換器のビット数＞Ｄ／Ａ変換器のビット数の場合でも、クランプの引き込む範囲を落とすことなく、クランプ精度を上げる（Ａ／Ｄ変換の精度と同等）ことができる。
【００７１】
次に、本発明に係るクランプ回路の実施例２について説明する。図２は、実施例２に係るクランプ回路を示すブロック構成図であり、図１に示した実施例１と同一又は対応する構成要素には同一符号を付して示している。本実施例に係るクランプ回路においては、クランプさせる入力アナログ信号とフィードバッククランプの補正信号である加算回路20の出力を減算回路11へ接続し、減算回路11の出力をデジタル信号に変換するＡ／Ｄ変換器12へ接続し、Ａ／Ｄ変換されたデジタル信号と予め設定されたクランプ基準値としての第１の基準電圧13との誤差を検出するため、Ａ／Ｄ変換されたデジタル信号と第１の基準電圧13を電位差検出回路14へ入力する。そして、その電位差検出回路14の出力デジタル信号は２方向に入力接続する。すなわち、出力信号の一方は平均化回路16に接続し、他方は、差電圧検出回路21に入力接続する。平均化回路16の出力は、デジタル信号をアナログ信号に変換するＤ／Ａ変換器18に入力する。差電圧検出回路21は、電位差検出回路14の出力と第２の基準電圧15とのレベルを比較し、差電圧検出回路21の出力は可変電圧源23に入力接続する。そして、可変電圧源23の出力とＤ／Ａ変換器18でＤ／Ａ変換されたアナログ信号を加算回路20へ入力接続して、クランプ回路を構成している。
【００７２】
次に、上記のように構成されたクランプ回路の動作について説明する。クランプ動作の初期においては、入力されるアナログ信号は、その直流成分が所望の値でクランプされていない。まず、アナログ信号は減算回路11に入力される。この減算回路11において入力されるアナログ信号は、加算回路20から出力されるクランプ補正電圧によってクランプされて出力される。このクランプされたアナログ信号は、Ａ／Ｄ変換器12に入力されデジタル信号化されて２方向に出力される。一方は、図示されていないデジタル信号処理回路へ出力され、もう一方はクランプ期間に電位差検出回路14に入力され、クランプ電圧としての第１の基準電圧13のレベルと減算される。この電位差検出回路14の出力は、Ａ／Ｄ変換器12の出力信号のクランプ期間におけるレベルと第１の基準電圧13のレベルとの誤差データとなる。
【００７３】
次に、電位差検出回路14から出力される上記誤差データは２方向へ出力され、一方は、ノイズを除去するための平均化回路16に入力されて、クランプ期間における誤差データの平均値を演算して平均化データとして出力する。誤差データのもう一方は、差電圧検出回路21に入力されて第2 の基準電圧15のレベルと比較される。この差電圧検出回路21の出力は、上記誤差データのレベルが第２の基準電圧15の設定レベル以上か以下かを判定した比較データとなる。
【００７４】
次に、平均化データは下位bit （Ｄ／Ａ変換器18のbit 数）をＤ／Ａ変換器18に入力し、Ａ／Ｄ変換器12の量子化ステップ（１ＬＳＢ）と同じレベルとなるように設定されたＤ／Ａ変換器18により、アナログ信号に変換する。また、差電圧検出回路21の出力である比較データは、可変電圧源23の出力レベルを、電位差検出回路14の誤差データが第２の基準電圧15のレベルに近づくように制御し、電位差検出回路14の誤差データが第２の基準電圧15と等しくなるまで可変電圧源23を制御し続ける。
【００７５】
次に、Ｄ／Ａ変換されたアナログ信号と可変電圧源23の出力が加算回路20により加算出力され、この加算回路20の出力は新たなクランプ補正信号として減算回路11に入力され、入力されたアナログ信号をこのクランプ補正電圧で新たにクランプする。上記動作を繰り返すことにより、最終的にＡ／Ｄ変換されたデジタル信号は、クランプ電圧としての第１の基準電圧13の電圧レベルにクランプされる。
【００７６】
以上のように、可変電圧源23の出力レベルは、電位差検出回路14の誤差データが第２の基準電圧15のレベルに近づくように、差電圧検出回路21の比較データにより制御される。そして、電位差検出回路14の誤差データが第２の基準電圧15と等しくなるまで可変電圧源23を制御し続けるので、誤差データの変化に追随した電圧を生成することが可能となる。
【００７７】
なお、本実施例においても、平均化回路16は、電位差検出回路14の出力データを平均化しているが、クランプ回路におけるＡ／Ｄ変換器12の出力からＤ／Ａ変換器18の入力までの間であれば、どの出力のデータを平均化してもよい。また平均化回路16は、クランプ期間での信号ノイズを除去する目的の回路であるため、同様の効果が得られる回路（デジタルフィルタ等）であれば、置き換えは可能である。
【００７８】
以上のように構成した実施例２に係るクランプ回路においては、図１に示した実施例１に係るクランプ回路におけるサンプルホールド回路の電圧を可変電圧源に置き換えて、該可変電圧源のレベルを差電圧検出回路の出力レベルにより可変させている。また、Ｄ／Ａ変換器へは、Ａ／Ｄ変換器の下位ビットによるデータを用いてクランプ処理を行うようにしている。これにより、Ａ／Ｄ変換器のビット数＞Ｄ／Ａ変換器のビット数の場合でも、クランプの引き込む範囲を落とすことなく、クランプ精度を上げる（Ａ／Ｄ変換の精度と同等）ことができる。
【００７９】
次に、本発明に係るクランプ回路の実施例３について説明する。図３は、クランプ回路の実施例３を示すブロック構成図であり、図１に示した実施例１と同一又は対応する構成要素には同一符号を付して示している。本実施例に係るクランプ回路においては、クランプさせる入力アナログ信号とフィードバッククランプの補正信号である加算回路20の出力を減算回路11へ接続し、該減算回路11の出力をデジタル信号に変換するＡ／Ｄ変換器12へ入力接続する。そして、Ａ／Ｄ変換されたデジタル信号と予め設定されたクランプ基準値としての第１の基準電圧13との誤差を検出出力するため、Ａ／Ｄ変換器12の出力と第１の基準電圧13とを電位差検出回路14へ入力し、その電位差検出回路14の出力信号は２つの回路に入力接続する。すなわち、電位差検出回路14の出力信号の一方は平均化回路16に入力し、他方は、差電圧検出回路21に入力する。なお、差電圧検出回路21には、更に第２の基準電圧15が入力されている。
【００８０】
また、平均化回路16の出力は、 bit分配回路35に入力接続し、 bit分配回路35は、平均化回路16の出力データにおける上位（ＭＳＢ）側の所定bit 数と下位（ＬＳＢ）側の所定bit 数を、出力する。 bit分配回路35の出力は、夫々のデジタル信号をアナログ信号に変換する第１のＤ／Ａ変換器18ａと第２のＤ／Ａ変換器18ｂに夫々入力し、第１のＤ／Ａ変換器18ａの出力と第２のＤ／Ａ変換器18ｂの出力を、加算回路20へ入力接続するように構成されている。また、 bit分配回路35の動作は、差電圧検出回路21により制御されるようになっている。
【００８１】
次に、上記のように構成されたクランプ回路の動作について説明する。クランプ動作の初期においては、入力されるアナログ信号は、その直流成分が所望の値でクランプされていない。まず、アナログ信号は減算回路11に入力される。この減算回路11において、入力されたアナログ信号は、加算回路20から出力されるクランプ補正電圧によってクランプされて出力される。このクランプされたアナログ信号は、Ａ／Ｄ変換器12に入力されデジタル信号化されて２方向に出力される。一方は、図示されていないデジタル信号処理回路へ出力され、もう一方はクランプ期間に電位差検出回路14に入力され、クランプ電圧としての第１の基準電圧13のレベルと減算される。この電位差検出回路14の出力は、Ａ／Ｄ変換器12の出力信号のクランプ期間におけるレベルと第１の基準電圧13のレベルとの誤差データとなる。
【００８２】
次に、電位差検出回路14から出力される上記誤差データは２方向へ出力され、一方はノイズを除去するための平均化回路16に入力されて、クランプ期間における誤差データの平均値を演算して平均化データとして出力し、その平均化データは bit分配回路35に入力される。誤差データのもう一方は、差電圧検出回路21に入力されて第２の基準電圧15のレベルと比較される。この差電圧検出回路21の出力は、上記誤差データのレベルが第２の基準電圧15の設定レベル以上か以下かを判定した比較データとなる。
【００８３】
また、平均化データが入力された bit分配回路35は、電位差検出回路14からの誤差データのレベルが第２の基準電圧15の設定レベル以上の場合（クランプがまだ整定していない状態）は、差電圧検出回路21からの比較データの出力により、平均化データの上位側bit （bit 数は第１のＤ／Ａ変換器18ａのbit 数）と下位側bit （bit 数は第２のＤ／Ａ変換器18ｂのbit 数）を出力する。一方、誤差データのレベルが第２の基準電圧15の設定レベル以下の場合（クランプがほぼ整定している状態）は、上記比較データの出力により、上位側bit 出力を固定出力として出力する。
【００８４】
ここで第１のＤ／Ａ変換器18ａの出力がＡ／Ｄ変換器12のダイナミックレンジに合うように、第１のＤ／Ａ変換器18ａのレファレンスレベルを設定しておく。例えば、Ａ／Ｄ変換器12の入力レンジが最大１ＶP-P である場合は、第１のＤ／Ａ変換器18ａの出力も最大１ＶP-P 以上となるようなリファレンスレベルに設定しておく。一方、第２のＤ／Ａ変換器18ｂのリファレンスレベルは、第２のＤ／Ａ変換器18ｂの１ＬＳＢでの出力がＡ／Ｄ変換器12の量子化ステップレベル（１ＬＳＢ又はそれ以下）になるように設定しておく。
【００８５】
次に、第１のＤ／Ａ変換器18ａと第２のＤ／Ａ変換器18ｂにより出力されたアナログ信号を、加算回路20に入力する。そして、加算回路20の出力は、新たなクランプ補正信号として減算回路11に入力され、入力されたアナログ信号を、このクランプ補正電圧で新たにクランプする。そして、上記一連の動作を繰り返すことにより、最終的にＡ／Ｄ変換されたデジタル信号は、クランプ電圧としての第１の基準電圧13の電圧レベルにクランプされる。
【００８６】
なお、本実施例においても、平均化回路16は、電位差検出回路14の出力データを平均化しているが、クランプ回路におけるＡ／Ｄ変換器12の出力から第１のＤ／Ａ変換器18ａの入力までの間であれば、どの出力のデータを平均化してもよい。また平均化回路16は、クランプ期間での信号ノイズを除去する目的の回路であるため、同様の効果が得られる回路（デジタルフィルタ等）であれば、置き換えは可能である。
【００８７】
次に、本発明に係るデジタルカメラシステムの実施例１について説明する。図４は、本実施例に係るデジタルカメラシステムの構成を示すブロック構成図である。本実施例は、図１に示したクランプ回路を、レンズ系31，ＣＣＤ撮像素子32，アナログ信号処理回路33等を備えたデジタルカメラにおける、映像信号の黒レベルクランプに用いて構成したデジタルカメラシステムである。
【００８８】
上記のように構成されているデジタルカメラシステムにおけるクランプ回路について、その動作を説明する。デジタルカメラのような映像機器においては、黒レベル、すなわちペデスタルレベルを固定させることが必要である。ＣＣＤ撮像素子を用いたデジタルカメラでは、この黒レベル部分として、ＣＣＤ撮像素子の遮光されたオプティカル・ブラック部（図９参照）を用いて、映像信号から誤差が少ない正確な直流成分を再生する。そして、再生した直流成分を映像信号に重畳して、基準黒レベル、すなわちペデスタルレベルを強制的に固定させている。
【００８９】
デジタルカメラ等で使用されるＣＣＤ撮像素子のアナログ映像信号においては、クランプ電圧として用いるオプティカルブラック部の画素信号（黒レベル）の暗電流成分が、露光時間が長くなるに従い増加する。特に、夜景撮影での長時間露光時においては、ＣＣＤ撮像素子のオプティカルブラック部のアナログ映像信号は、暗電流増加のためクランプ基準電位（第１の基準電圧13）と大きく異なっている。その結果、電位差検出回路14の出力である誤差データも大きい状態となっている。
【００９０】
本実施例においては、長時間露光等でＣＣＤ撮像素子のオプティカルブラック部のアナログ映像信号レベルがクランプ基準レベルより大きく異なる場合でも、誤差データのレベルを差電圧検出回路21で検出することにより、適切なアナログ補正電圧を得ることができる。すなわち、誤差データが設定値（第２の基準電圧15）より大きければ、 bit切換回路17により平均化回路16の出力データの上位bit を選択し、更に参照電圧切換回路22により、Ｄ／Ａ変換器18の量子化ステップをＡ／Ｄ変換器12の量子化ステップ以上になるようにＤ／Ａ変換器18のリファレンスレベルを設定することで、Ｄ／Ａ変換器18より誤差データの変動に対してリニアなステップで大きなアナログ補正電圧を得ることができる。
【００９１】
例えば、Ａ／Ｄ変換器12のbit 数を14bit ，Ａ／Ｄ変換器12のリファレンスレベル（量子化するレベル）を１Ｖとした場合、Ａ／Ｄ変換器12の量子化ステップは、
１Ｖ／２14≒61μＶ
となる。ここで、誤差データが第２の基準電圧15より大きければ、 bit切換回路17により平均化回路16の出力データの上位bit を選択し、更にＤ／Ａ変換器18の量子化ステップを、Ａ／Ｄ変換器12の量子化ステップの10倍となるようにＤ／Ａ変換器18のリファレンスレベルを設定すると、Ｄ／Ａ変換器18のbit 数が８bit であっても、Ｄ／Ａ変換後のアナログ補正電圧の最大値は、
61μＶ×２8 ×10＝ 156ｍＶ
となる。したがって、電位差検出回路14の誤差データが 100ｍＶであるようなオプティカルブラック部のアナログ映像信号が入力された場合でも、そのアナログ映像信号をクランプできることになる。
【００９２】
また、誤差データが第２の基準電圧15より小さければ、 bit切換回路17により平均化回路16の出力データの下位bit を選択して、更にＤ／Ａ変換器18の量子化ステップをＡ／Ｄ変換器12の量子化ステップ以下になるようにＤ／Ａ変換器18のリファレンスレベルを設定する。これにより、クランプが安定した状態（整定状態）での誤差データの変動に対して、Ａ／Ｄ変換器12の量子化精度を確保できるアナログ補正電圧を、Ｄ／Ａ変換器18から得ることができる。したがって、クランプ精度を悪くすることなく、ＣＣＤ撮像素子31のオプティカルブラック部のアナログ映像信号レベルが大きく変化するようなデジタルカメラシステムにおいても、黒レベルのクランプが可能となる。
【００９３】
上記図４に示したデジタルカメラシステムの実施例においては、図１に示したクランプ回路を適用したものを示したが、図２に示したクランプ回路を適用することもできる。この変形例については、図示を省略するが、図４に示したデジタルカメラシステムと同等の作用効果が得られる。
【００９４】
また、図４に示したデジタルカメラシステムの実施例１においては、図３に示したクランプ回路を適用することも可能である。図５は、図１に示した実施例１のクランプ回路の代わりに、図３に示すクランプ回路を適用したデジタルカメラシステムの実施例２の構成を示すブロック構成図である。
【００９５】
本実施例に係るデジタルカメラシステムにおいては、長時間露光等でＣＣＤ撮像素子のオプティカルブラック部のアナログ映像信号レベルがクランプ基準レベルより大きく異なる場合でも、誤差データのレベルを差電圧検出回路21で検出することにより、適切なアナログ補正電圧を得ることができる。すなわち、誤差データが設定値（第２の基準電圧15）より大きければ、 bit分配回路35により平均化回路16の出力データの上位側bit と下位側bit を夫々第１のＤ／Ａ変換器18ａ及び第２のＤ／Ａ変換器18ｂに出力する。ここで、第１のＤ／Ａ変換器18ａの量子化ステップをＡ／Ｄ変換器12の量子化ステップ以上になるように第１のＤ／Ａ変換器18ａのリファレンスレベルを設定し、また第２のＤ／Ａ変換器18ｂの量子化ステップをＡ／Ｄ変換器12の量子化ステップ以下になるように第２のＤ／Ａ変換器18ｂのリファレンスレベルを設定しておくことで、第１のＤ／Ａ変換器18ａと第２のＤ／Ａ変換器18ｂにより誤差データの変動に対してリニアなステップで大きなアナログ補正電圧を得ることができる。
【００９６】
例えば、Ａ／Ｄ変換器12のbit 数を14bit ，Ａ／Ｄ変換器12のリファレンスレベル（量子化するレベル）を１Ｖとした場合、Ａ／Ｄ変換器12の量子化ステップは、
１Ｖ／２14≒61μＶ
となる。ここで、誤差データが第２の基準電圧15より大きければ、 bit分配回路35により平均化回路16の出力データの上位側bit を第１のＤ／Ａ変換器18ａに入力し、更に第１のＤ／Ａ変換器18ａの量子化ステップを、Ａ／Ｄ変換器12の量子化ステップの10倍となるように第１のＤ／Ａ変換器18ａのリファレンスレベルを設定しておくと、第１のＤ／Ａ変換器18ａのbit 数が８bit であっても、Ｄ／Ａ変換後のアナログ補正電圧の最大値は、
61μＶ×２8 ×10＝ 156ｍＶ
となる。したがって、電位差検出回路14の誤差データが 100ｍＶであるようなオプティカルブラック部のアナログ映像信号が入力された場合でも、そのアナログ映像信号をクランプできることになる。
【００９７】
また、誤差データが第２の基準電圧15より小さければ、 bit分配回路35により上位側出力bit は固定出力とされ、平均化回路16の出力データの下位側bit を第２のＤ／Ａ変換器18ｂに入力し、更に第２のＤ／Ａ変換器18ｂの量子化ステップをＡ／Ｄ変換器12の量子化ステップ以下になるように第２のＤ／Ａ変換器18ｂのリファレンスレベルを設定しておくことで、クランプが安定した状態（整定状態）での誤差データの変動に対して、Ａ／Ｄ変換器12の量子化精度を確保できるアナログ補正電圧を、第２のＤ／Ａ変換器18ｂから得ることができる。これにより、クランプ精度を悪くすることなく、ＣＣＤ撮像素子31のオプティカルブラック部のアナログ映像信号レベルが大きく変化するようなデジタルカメラシステムにおいても、黒レベルのクランプが可能となる。
【００９８】
図６は、本発明に係るデジタルカメラシステムの実施例３の要部（クランプ回路部分）を示すブロック構成図である。この実施例は、図４に示したデジタルカメラシステムにおいて、更に、露光時間が設定値以上か以下かを判定する露光時間検出回路34を設け、露光時間が設定値以下の場合、第２の基準電圧15，差電圧検出回路21及びＳ／Ｈ回路19をディスイネーブルにさせるように構成したものである。
【００９９】
このように構成したデジタルカメラシステムにおいては、露光時間を検出する露光時間検出回路34を、図４に示したクランプ回路を搭載したデジタルカメラシステムに合わせて備えることにより、通常露光時に不必要な回路をディスイネーブルにして、カメラシステムにおける消費電流を小さくすることが可能となる。
【０１００】
図７は、本発明に係るデジタルカメラシステムの実施例４の要部（クランプ回路部分）を示すブロック構成図である。この実施例は、図２に示したクランプ回路を備えたデジタルカメラシステムにおいて、露光時間が設定値以上か以下かを判定する露光時間検出回路34を更に設け、露光時間が設定値以下の場合、第２の基準電圧15，差電圧検出回路21及び可変電圧源23の動作をディスイネーブルにさせるように構成したものである。
【０１０１】
このように構成したデジタルカメラシステムにおいては、露光時間を検出する露光時間検出回路34を図２に示したクランプ回路を搭載したデジタルカメラシステムに合わせて備えることにより、通常露光時に不必要な回路をディスイネーブルにして、カメラシステムにおける消費電流を小さくすることが可能となる。
【０１０２】
図８は、本発明に係るデジタルカメラシステムの実施例５の要部（クランプ回路部分）を示すブロック構成図である。この実施例は、図５に示したクランプ回路を備えたデジタルカメラシステムにおいて、露光時間が設定値以上か以下かを判定する露光時間検出回路34を更に設け、露光時間が設定値以下の場合、第２の基準電圧15及び差電圧検出回路21をディスイネーブルにさせるように構成したものである。
【０１０３】
このように構成したデジタルカメラシステムにおいては、露光時間を検出する露光時間検出回路34を、図５に示したクランプ回路を搭載したデジタルカメラシステムに合わせて備えることにより、通常露光時に不必要な回路をディスイネーブルにして、カメラシステムにおける消費電流を小さくすることが可能となる。
【図面の簡単な説明】
【０１０４】
【図１】本発明に係るクランプ回路の実施例１の構成を示すブロック構成図である。
【図２】本発明に係るクランプ回路の実施例２の構成を示すブロック構成図である。
【図３】本発明に係るクランプ回路の実施例３の構成を示すブロック構成図である。
【図４】本発明に係るデジタルカメラシステムの実施例１の構成を示すブロック構成図である。
【図５】本発明に係るデジタルカメラシステムの実施例２の構成を示すブロック構成図である。
【図６】本発明に係るデジタルカメラシステムの実施例３の要部の構成を示すブロック構成図である。
【図７】本発明に係るデジタルカメラシステムの実施例４の要部の構成を示すブロック構成図である。
【図８】本発明に係るデジタルカメラシステムの実施例５の要部の構成を示すブロック構成図である。
【図９】撮像素子の光学的黒レベル検出部の位置を示す図である。
【図１０】従来のフィードバッククランプ回路の構成を示すブロック構成図である。
【図１１】図10に示したクランプ回路におけるクランプ動作を示すタイムチャートである。
【図１２】Ａ／Ｄ変換器における量子化態様を示す説明図である。
【符号の説明】
【０１０５】
11  減算回路
12  Ａ／Ｄ変換器
13  第１の基準電圧
14  電位差検出回路
15  第２の基準電圧
16  平均化回路
17   bit切換回路
18  Ｄ／Ａ変換器
18ａ  第１のＤ／Ａ変換器
18ｂ  第２のＤ／Ａ変換器
19  サンプルホールド（Ｓ／Ｈ）回路
20  加算回路
21  差電圧検出回路
22  参照電圧切換回路
23  可変電圧源
31  レンズ系
32  ＣＣＤ撮像素子
33  アナログ信号処理回路
34  露光時間検出回路
35   bit分配回路
【図１】
2006166411.tif 000003
【図２】
2006166411.tif 000004
【図３】
2006166411.tif 000005
【図４】
2006166411.tif 000006
【図５】
2006166411.tif 000007
【図６】
2006166411.tif 000008
【図７】
2006166411.tif 000009
【図８】
2006166411.tif 000010
【図９】
2006166411.tif 000011
【図１０】
2006166411.tif 000012
【図１１】
2006166411.tif 000013
【図１２】
2006166411.tif 000014