(57)【要約】【課題】  例えば、ＴＦＴのソース電極及びドレイン電極と半導体層とのコンタクト抵抗を低減しつつ、オフ電流の発生を抑制する。【解決手段】  レジスト膜３０９に形成された開口部３１０を介してソース領域３０２ｂ´及びドレイン領域３０２ｃ´の夫々に不純物をドープする。ここで、ソース領域３０２ｂ´及びドレイン領域３０２ｃ´のうち開口部３１０に臨む領域、即ち最終的にソース電極及びドレイン電極が半導体層３０２の表面と接触する領域である接続領域３１１ａ及び３１１ｂに開口部３１０を介して選択的に不純物がドープされる。そして、レジスト膜３０９及び窒化膜３０８を除去した後、接続領域３１１ａ及び３１１ｂ、ゲート絶縁膜３０４、ゲート電極膜３０６を覆うように絶縁膜３１２を形成する。この状態で、半導体層３０２をアニール処理し、半導体層３０２におけるソース領域３０２ｂ´、ドレイン領域３０２ｃ´、接続領域３１１ａ及び３１１ｂ、並びにＬＤＤ領域３０３ａ及び３０３ｂを活性化する。【選択図】  図２
2006245260.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、不純物が低濃度でドープされたソース領域及びドレイン領域を含む半導体層を備えたトランジスタ素子を形成する素子形成工程と、
該トランジスタ素子上に、前記ソース領域及び前記ドレイン領域のうち前記トランジスタ素子と電気的に接続されるべき接続領域を避けるようにレジスト膜を形成するレジスト膜形成工程と、
前記接続領域における前記不純物の濃度が前記ソース領域及び前記ドレイン領域のうち前記接続領域を除く他の領域に比べて高くなるように、前記レジスト膜を介して前記接続領域に選択的に前記不純物をドープするドープ工程と、
前記レジスト膜を除去した後、前記トランジスタ素子を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記半導体層をアニール処理することによって、前記ソース領域及び前記ドレイン領域を活性化させるアニール処理工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記レジスト膜形成工程において、前記トランジスタ素子を覆うように前記レジスト膜を形成した後、前記接続領域が露出するように前記レジスト膜に開口部を形成すること
を特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ドープ工程において、前記接続領域に前記不純物を打ち込むことによって前記接続領域に前記不純物をドープすること
を特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記接続領域の少なくとも一部と接触するように、端子部を形成する端子部形成工程を更に備えたこと
を特徴とする請求項１から３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記他の領域における前記不純物の濃度は、１．３×１０１５／ｃｍ２未満であり、
前記接続領域における前記不純物の濃度は、１．３×１０１５／ｃｍ２以上であること
を特徴とする請求項１から４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記素子形成工程は、前記半導体層のうち前記他の領域から見てチャネル領域に近い側の領域に前記低濃度より低い濃度で前記不純物がドープされたＬＤＤ構造を形成するＬＤＤ構造形成工程を含むこと
を特徴とする請求項１から５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記基板上の画像形成領域に複数の画素電極を形成する画素電極形成工程を更に備え、
前記素子形成工程において、前記トランジスタ素子を、前記複数の画素電極を含む画像表示部を駆動する駆動素子として前記基板の基板面における前記画像形成領域の周辺に延在する周辺領域に形成すること
を特徴とする請求項１から６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記基板上の画像形成領域に複数の画素電極を形成する画素電極形成工程を更に備え、
前記素子形成工程において、前記トランジスタ素子を、前記画素電極の動作を制御する制御素子として前記画像表示領域に形成すること
を特徴とする請求項１から６の何れか一項に記載の半導体装置の製造方法。
【請求項９】
基板上の画像形成領域に、不純物が低濃度でドープされたソース領域及びドレイン領域を含む半導体層を備えたトランジスタ素子を形成する素子形成工程と、
前記画像形成領域に、前記トランジスタ素子と電気的に接続されるように複数の画素電極を形成する画素電極形成工程と
を備えたことを特徴とする電気光学装置の製造方法。
【請求項１０】
前記ソース領域及び前記ドレイン領域における前記不純物の濃度は、１．３×１０１５／ｃｍ２未満であること
を特徴とする請求項９に記載の電気光学装置の製造方法。
【請求項１１】
請求項１から８の何れか一項に記載の半導体装置の製造方法によって製造されたこと
を特徴とする半導体装置。
【請求項１２】
請求項９又は１０に記載の電気光学装置の製造方法によって製造されたこと
を特徴とする電気光学装置。
【請求項１３】
請求項１１に記載の半導体装置、又は請求項１２に記載の電気光学装置を具備してなること
を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばトランジスタ素子を備えた半導体装置及びその製造方法、並びに例えば液晶装置等の電気光学装置及びその製造方法の技術分野に関する。また、そのような半導体装置、又は電気光学装置を具備してなる、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の半導体装置に設けられる回路の一例であるＣＣＤシフトレジスタでは、半導体層における不純物濃度を調整するために不純物となるイオン注入を２回に分けて打ち込む技術が開示されている（例えば、特許文献１を参照。）また、不純物を拡散させた拡散層及びこの拡散層に接触する配線層のコンタクト抵抗を低減するために、拡散層の表面に凹凸形状を形成する技術も開示されている（例えば、特許文献２を参照。）。また、高濃度Ｎ＋拡散層と接するチャネルストッパ部の耐圧低下を抑制するための半導体装置の製造方法も開示されている（例えば、特許文献３を参照。）。
【０００３】
【特許文献１】特開平５−５５５４０号公報
【特許文献２】特開平５−１０９６４３号公報
【特許文献３】特開平９−７９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この種の半導体装置では、ソース電極及びドレイン電極の夫々が半導体層のソース領域及びドレイン領域と接触する領域におけるコンタクト抵抗を下げることによって、ＴＦＴ等のトランジスタ素子の動作性能を高める技術的要請がある。特に、液晶装置等の電気光学装置を駆動するために表示パネルの周辺領域に形成される駆動用ＴＦＴでは、電極及び半導体層のコンタクト抵抗を低減することによって高速動作を可能にする動作性能を高めることは重要になる。このような技術的要請に対して、駆動用ＴＦＴを形成した後、ソース領域及びドレイン領域に形成された絶縁膜にコンタクトホールを形成し、そのコンタクトホールを介して不純物をソース領域及びドレイン領域に打ち込むことによって、ソース電極及びドレイン電極と、ソース領域及びドレイン領域の夫々に形成されたコンタクト部とのコンタクト抵抗を下げることも考えられる。
【０００５】
しかしながら、コンタクトホールを介して不純物をドープした後に、半導体層を活性化するためにそのまま半導体層をアニール処理した場合、素子外部に不純物が拡散してしまう製造プロセス上の問題点がある。
【０００６】
また、コンタクト抵抗を下げるためにソース領域及びドレイン領域における不純物のドーズ量を増やした場合、液晶装置等の画素部に設けられるＴＦＴのオフ電流が増大し、光るべきでない画素部が点灯されることによって画像表示領域に輝点を発生させてしまう。その結果、画質の低下を招く技術的問題点もある。
【０００７】
よって、本発明は上記技術的要請及び問題点を鑑みてなされたものであり、ソース電極及びドレイン電極と半導体層とのコンタクト抵抗を低減しつつ、オフ電流の発生を抑制できる、例えばＴＦＴ等のトランジスタ素子を含む半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置、及びそのような装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は上記課題を解決するために、基板上に、不純物が低濃度でドープされたソース領域及びドレイン領域を含む半導体層を備えたトランジスタ素子を形成する素子形成工程と、該トランジスタ素子上に、前記ソース領域及び前記ドレイン領域のうち前記トランジスタ素子と電気的に接続されるべき接続領域を避けるようにレジスト膜を形成するレジスト膜形成工程と、前記接続領域における前記不純物の濃度が前記ソース領域及び前記ドレイン領域のうち前記接続領域を除く他の領域に比べて高くなるように、前記レジスト膜を介して前記接続領域に選択的に前記不純物をドープするドープ工程と、前記レジスト膜を除去した後、前記トランジスタ素子を覆うように絶縁膜を形成する絶縁膜形成工程と、前記半導体層をアニール処理することによって、前記ソース領域及び前記ドレイン領域を活性化させるアニール処理工程とを備える。
【０００９】
本発明の半導体装置の製造方法によれば、例えば、液晶装置等を構成する基板上に形成された半導体層に低濃度で不純物をドープし、所定の導電型のソース領域及びドレイン領域が形成されたＴＦＴ等のトランジスタ素子を形成する。ここで、「低濃度」とは、例えば、後述する接続領域における不純物濃度及び半導体層のチャネル領域における不純物濃度の中間の値に設定されており、接続領域からチャネル領域に渡る半導体層における不純物濃度を傾斜分布させることによって、半導体層における不純物濃度の分布が急激に変化しないように設定される。このような不純物の濃度分布によれば、例えば、トランジスタ素子のオフ電流、及びトランジスタ素子の動作時におけるソース領域及びドレイン領域における寄生抵抗、即ちコンタクト抵抗を実使用上問題にならない程度に低減することが可能であり、ＴＦＴ等のトランジスタ素子に要求される技術的要請にかなうように素子特性を高めることができる。
【００１０】
レジスト膜形成工程では、トランジスタ素子のソース領域及びドレイン領域のうち、例えば外部回路等との電気的な接続を施すための接続領域、即ちソース電極及びドレイン電極の夫々がソース領域及びドレイン領域の夫々と接触するコンタクト領域を避けるようにレジスタ膜を形成する。レジスト膜は、トランジスタ素子上に予め接続領域を避けるようにパターニングされていてもよいし、トランジスタ素子上を覆うように形成された後に接続領域上の部分が精度良く除去されていてもよい。このようなレジスタ膜によれば、接続領域のみがレジスト膜から露出していることになる。
【００１１】
ドープ工程では、接続領域が露出したレジスト膜を介して接続領域に選択的に不純物をドープする。したがって、接続領域のみに不純物がドープされ、ソース領域及びドレイン領域のうち接続領域を除く他の領域では先のトランジスタ素子形成工程で不純物がドープされた状態の不純物濃度が維持される。これにより、接続領域は、ソース領域及びドレイン領域ののうち接続領域の除く他の領域に比べて不純物濃度が高い領域となる。より具体的には、例えば、ソース領域及びドレイン領域がＮ型或いはＰ型のうち所定の導電型となるように選択されたドーパントが半導体層の接続領域にドープされる。ここで、「選択的に」とは、「接続領域にのみ不純物がドープされるように」という意味であり、ドープ工程において、結果的に接続領域にのみ不純物がドープされる方法であれば如何なる方法であってもよいことを意味する。例えば、接続領域のみ不純物となるイオンを打ち込んでもよいし、レジスト膜上の全体から不純物を供給し、他の領域に不純物がドープされることをレジスト膜で阻害しながらレジスト膜から露出する接続領域にのみ不純物をドープしてもよい。このように不純物が高濃度でドープされた接続領域に、ソース電極及びドレイン電極の夫々を接触させることにより、これら電極及び接続領域における半導体層間のコンタクト抵抗を抑制でき、トランジスタ素子の高い動作性能を実現できる。
【００１２】
絶縁膜形成工程では、レジスト膜を除去した後、トランジスタ素子を覆うように絶縁膜を形成する。絶縁膜は、例えば、トランジスタ素子と、トランジスタ素子上に更に形成される配線層或いは他の素子が形成される層との間に形成される層間絶縁膜である。このような層間絶縁膜は、続くアニール処理工程で半導体層をアニール処理した際に、接続領域を含むソース領域及びドレイン領域から不純物が素子外部に拡散することを抑制できる。加えて、絶縁膜が設けられている分、例えば、半導体層がポリシリコンで構成されている場合に行われる水素化処理において、半導体層の表面が水素イオンから受けるダメージを低減できる。より具体的には、絶縁膜にソース電極及びドレイン電極を形成するためのコンタクトホールを形成した後に水素化処理を行う場合に比べて、水素イオンが半導体層の接続領域に直接供給されない分、半導体層のダメージを低減できる。
【００１３】
このように絶縁膜を形成した後に半導体層のソース領域及びドレイン領域をアニール処理することにより、ソース領域及びドレイン領域を活性化できると共に、不純物が素子外部に拡散することを抑制することが可能である。加えて、水素化処理を行った場合でも半導体層にダメージが加わることを低減できる。
【００１４】
以上説明したように、本発明に係る半導体装置の製造方法によれば、例えば、電極及び半導体層のコンタクト抵抗を低減しつつ、オフ状態のトランジスタ素子に流れるオフ電流を低減できる優れた性能を有するトランジスタ素子を含む半導体装置を製造できる。加えて、半導体装置の製造方法は、製造プロセスにおいて半導体層が受けるダメージを低減しつつ、上述した優れた性能を有する半導体装置を製造できる点において従来の方法では得られかった格別の効果を奏する。
【００１５】
本発明に係る半導体装置の製造方法の一の態様においては、前記レジスト膜形成工程において、前記トランジスタ素子を覆うように前記レジスト膜を形成した後、前記接続領域が露出するように前記レジスト膜に開口部を形成してもよい。
【００１６】
この態様によれば、レジスト膜を形成した後、例えば、接続領域に合わせて精度良くレジスト膜をエッチングすることによって開口部を形成できる。このような開口部を介して露出する接続領域に不純物をドープすれば、ソース領域及びドレイン領域のうち接続領域を除く他の領域に不純物がドープされることを抑制でき、接続領域を不純物濃度が高い領域にすることが可能である。
【００１７】
本発明に係る半導体装置の製造方法の他の態様においては、前記ドープ工程において、前記接続領域に前記不純物を打ち込むことによって前記接続領域に前記不純物をドープしてもよい。
【００１８】
この態様によれば、例えば接続領域にドープされる不純物、例えばイオンの打ち込み数を正確に制御でき、接続領域の不純物濃度を精度良く調整できる。したがって、トランジスタ素子に要求されるオフ電流の抑制できることに加え、例えば電極及び半導体層のコンタクト抵抗を正確に制御することが可能である。
【００１９】
本発明に係る半導体装置の製造方法の他の態様においては、前記接続領域の少なくとも一部と接触するように、端子部を形成する端子部形成工程を更に備えていてもよい。
【００２０】
この態様によれば、例えばソース電極及びドレイン電極は、接続領域の少なくとも一部と接触していれば、これら電極及び半導体層間のコンタクト抵抗を相応に低減できる。勿論、接続領域全体と電極が接触するように電極を形成すれば、より効果的にコンタクト抵抗を低減できることは言うまでもない。
【００２１】
本発明に係る半導体装置の製造方法の他の態様においては、前記他の領域における前記不純物の濃度は、１．３×１０１５／ｃｍ２未満であり、前記接続領域における前記不純物の濃度は、１．３×１０１５／ｃｍ２以上であってもよい。
【００２２】
この態様によれば、ソース領域及びドレイン領域のうち接続領域及び接続領域を除いた他の領域の不純物濃度間に、１．３×１０１５／ｃｍ２を境にして差を設けることにより、例えば、電極及び接続領域間のコンタクト抵抗の低減とオフ電流の発生の低減とを両立でき、半導体装置の実使用上問題ない水準に設定することが可能である。より好ましくは、接続領域の不純物濃度を１．８×１０１５／ｃｍ２以上に設定すれば、より効果的に上述した効果が得られる。尚、「不純物の濃度」とは、半導体層の所定の領域に含まれる実際の不純物の濃度を意味し、例えば、燐（Ｐ）を不純物としてドープした場合には、接続領域、或いはソース領域及びドレイン領域の夫々に結果的に含まれるＰイオンの濃度を意味する。
【００２３】
本発明に係る半導体装置の製造方法の他の態様においては、前記素子形成工程は、前記半導体層のうち前記他の領域から見てチャネル領域に近い側の領域に前記低濃度より低い濃度で前記不純物がドープされたＬＤＤ構造を形成するＬＤＤ構造形成工程を含んでいてもよい。
【００２４】
この態様によれば、ソース領域及びドレイン領域の夫々が、ＬＤＤ領域、不純物が低濃度の領域、及び接続領域のように不純物濃度が高い領域の夫々異なる３つの領域に分けられることになる。ここで、接続領域から見て半導体層のチャネル領域の近い側に設けられるＬＤＤ領域の不純物濃度は、ソース領域及びドレイン領域のうち接続領域を除いた他の領域の不純物濃度より低くなるように設定されている。このように不純物濃度が互いに異なり、且つチャネル領域に近づくほど不純物濃度が低く設定されている半導体層によれば、オフ電流を効果的に低減することが可能である。尚、半導体層がＬＤＤ構造を有していない場合でも、ソース領域及びドレイン領域におけるオフ電流の低減及びコンタクト抵抗の抑制する効果は相応に得られる。
【００２５】
本発明に係る半導体装置の製造方法の他の態様においては、前記基板上の画像形成領域に複数の画素電極を形成する画素電極形成工程を更に備え、前記素子形成工程において、前記トランジスタ素子を、前記複数の画素電極を含む画像表示部を駆動する駆動素子として前記基板の基板面における前記画像形成領域の周辺に延在する周辺領域に形成してもよい。
【００２６】
この態様によれば、例えば、液晶パネル等を素子形成基板に形成された各種素子のうち、特に電極及び半導体層間のコンタクト抵抗の低減が要求される駆動素子の動作性能を高めることができる。ここで、「駆動素子」とは、例えば、画素部を含む画像表示領域の周辺領域に形成された駆動回路に含まれている駆動用ＴＦＴである。このような駆動用ＴＦＴを形成する際に、ドープ工程において、駆動用ＴＦＴの接続領域にのみ不純物をドープすることによって、接続領域における電極及び半導体層間のコンタクト抵抗を低減でき、動作性能に優れた駆動用ＴＦＴを形成できる。
【００２７】
本発明に係る半導体装置の製造方法の他の態様においては、前記基板上の画像形成領域に複数の画素電極を形成する画素電極形成工程を更に備え、前記素子形成工程において、前記トランジスタ素子を、前記画素電極の動作を制御する制御素子として前記画像表示領域に形成してもよい。
【００２８】
この態様によれば、画素電極を制御するための制御素子であるＴＦＴにおける電極及び半導体層のコンタクト抵抗を低減でき、動作時にＴＦＴに流れるオン電流を増大させることが可能である。ここで、「制御素子」とは、例えばアクティブマトリクス駆動される液晶装置の画素部に設けられるスイッチング用ＴＦＴを意味する。これにより、画素電極が所定の電位に維持される際、これに応じて、例えば画素部に設けられた蓄積容量に液晶の配向を一定時間維持するために十分な電位を確保することができる電流を流すことができ、表示品質を高めることが可能である。
【００２９】
本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上の画像形成領域に、不純物が低濃度でドープされたソース領域及びドレイン領域を含む半導体層を備えたトランジスタ素子を形成する素子形成工程と、前記画像形成領域に、前記トランジスタ素子と電気的に接続されるように複数の画素電極を形成する画素電極形成工程とを備える。
【００３０】
本発明に係る電気光学装置の製造方法によれば、例えば、画素電極の動作を制御するために画像表示領域の画素部毎に設けられたスイッチング用ＴＦＴのオフ電流を低減でき、オフ電流を一因として発生する液晶装置のリークビット等の画像表示上の不具合を低減できる。
【００３１】
本発明に係る電気光学装置の製造方法の一の態様においては、前記ソース領域及び前記ドレイン領域における前記不純物の濃度は、１．３×１０１５／ｃｍ２未満であってもよい。
【００３２】
この態様によれば、ソース領域及びドレイン領域における不純物の濃度が、１．３×１０１５／ｃｍ２未満に設定されているため、オフ電流の発生を抑制でき、液晶装置等の電気光学装置によって表示される画像の画質を高めることが可能である。
【００３３】
本発明に係る半導体装置は上記課題を解決するために、上述した本発明の半導体装置の製造方法によって製造されている。
【００３４】
本発明に係る半導体装置によれば、上述した半導体装置の製造方法と同様に、電極及び半導体層のコンタクト抵抗を低減しつつ、オフ状態のトランジスタ素子に流れるオフ電流を低減できる優れた性能を有するトランジスタ素子を含む半導体装置を製造できる。加えて、半導体装置の製造方法は、製造プロセスにおいて半導体層が受けるダメージを低減しつつ、上述した優れた性能を有する半導体装置を製造できる点において従来の方法では得られかった格別の効果を奏する。
【００３５】
本発明に係る電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置の製造方法によって製造されている。
【００３６】
本発明に係る電気光学装置によれば、上述した電気光学装置の製造方法と同様に、例えば、画素電極の動作を制御するために画像表示領域の画素部毎に設けられた制御用ＴＦＴのオフ電流を低減でき、オフ電流を一因として発生する液晶装置のリークビット等の画像表示上の不具合を低減でき、高品質な画像表示を行うことができる。
【００３７】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の半導体装置又は電気光学装置を具備してなる。
【００３８】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてDLP（Digital  Light  Processing）等を実現することも可能である。
【００３９】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００４０】
以下、図面を参照しながら本実施形態に係る半導体装置の製造方法、電気光学装置の製造方法、半導体装置及び電気光学装置、並びにそのような半導体装置及び電気光学装置を具備してなる電子機器を説明する。本実施形態は、本発明に係る半導体装置の製造方法を液晶装置の製造方法に適用したものである。
【００４１】
＜１；半導体装置の製造方法＞
先ず、図１乃至図２を参照しながら本実施形態の液晶装置の製造方法を説明する。尚、図１及び図２では、主として、液晶パネルを構成するＴＦＴアレイ基板における画像形成領域の周辺に配設されるＴＦＴの製造方法に注目して説明する。このようなＴＦＴは、走査線駆動回路及びデータ線駆動回路等のように画像表示領域の周辺の配設される周辺回路に含まれるＴＦＴである。
【００４２】
図１及び図２は、液晶装置を製造する一連の製造工程を示す工程断面図である。尚、図１及び図２では、周辺回路に含まれる駆動用ＴＦＴと共に同一基板上の画素部に含まれるスイッチング用ＴＦＴを形成することもできる。
【００４３】
図１（ａ）において、基板３００上に順次形成された半導体層３０２、ゲート絶縁膜３０４、及びゲート電極膜３０６の上側から半導体層３０２に不純物をドープし、図１（ｂ）に示すように、半導体層３０２にチャネル領域３０２ａ、後述するソース領域３０２ｂ´及びドレイン領域３０２ｃ´よりドーズ量が低い低ドーズ領域３０２ｂ及び３０２ｃを形成する。ここで、ゲート電極膜３０６がマスクとして機能し、所謂自己整合的にゲート電極膜３０６の下層側に位置する半導体層３０２のうちゲート電極膜３０６の両側に対応する夫々の領域を、低ドーズ領域３０２ｂ及び３０２ｃにすることができる。半導体層３０２にドープされる不純物がボロンイオン等のＩＩＩ族元素である場合には最終的にＰチャネル型のＴＦＴが形成される。また、不純物がリンイオン、或いはヒ素イオン等のＶ族元素である場合にはＮチャネル型のＴＦＴが形成される。本実施形態では、低ドーズ領域３０２ｂ及び３０２ｃにおける不純物濃度が、例えば２．５×１０１３／ｃｍ２となるように不純物がドープされる。
【００４４】
基板３００は、例えばガラス、石英、プラスチック等から構成されている。半導体層３０２は、基板３００上にポリシリコン膜が形成された後、フォトリソグラフィ及びエッチングにより、ＴＦＴのソース領域、チャネル領域及びドレイン領域を含む所定パターンのポリシリコン膜をパターニングすることによって形成されている。尚、半導体層３０２は、低温ポリシリコン膜でもよいし、高温ポリシリコン膜、又はアモルファスシリコンでもよい。ゲート絶縁膜３０４は、例えば半導体層３０２の表面に形成された熱酸化シリコン膜である。熱酸化シリコン膜は、例えば半導体層３０２の表面をドライ酸化することによって形成される。尚、熱酸化シリコン膜を形成する方法は、ドライ酸化による方法の他、ウェット酸化による方法や、ＣＶＤ法を利用してＴＥＯＳ（テトラ・エチル・オルソ・シリケート）膜を形成する方法、あるいはプラズマを利用して酸化膜を形成する方法のいずれか少なくとも一つを含むようにしてもよい。また、ドライ酸化を経て熱酸化膜を形成した後、その上にプラズマ酸化膜を形成してもよい。ゲート電極膜３０６は、例えば、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリンを熱拡散して導電化することによって形成されている。尚、ゲート電極膜３０６は、基板３００の全面にいったんポリシリコン膜を堆積した後これを元の膜とし、フォトリソグラフィ法を利用して、所望のパターンを有するようにパターニングされていてもよく、それ以外の材料からなる、あるいはそれ以外の製造方法によって、ゲート電極膜３０６が形成されていてもよい。
【００４５】
次に、図１（ｃ）において、ゲート電極膜３０６上にゲート電極膜３０６より幅が広いサイドウォールの一例として窒化膜３０８を形成する。窒化膜３０８は、例えばシリコン窒化膜（ＳｉＮ膜、ＳｉＯＮ膜）からなる。窒化膜３０８は、例えば、減圧ＣＶＤによる窒化処理、プラズマによる窒化処理又はスパッタ法により形成される。
【００４６】
次に、図１（ｄ）において、窒化膜３０８上から半導体層３０２に不純物を更にドープし、図１（ｅ）に示すように、ＬＤＤ領域３０３ａ及び３０３ｂ、並びにソース領域３０２ｂ´及びドレイン領域３０２ｃ´を形成する。窒素膜３０８は、図中横方向に沿ってゲート電極膜３０６の端から外側に向かって延びているため、ＬＤＤ領域３０３ａ及び３０３ｂには、新たに不純物がドープされることがない。ＬＤＤ領域３０３ａ及び３０３ｂは、ＬＤＤ領域３０３ａ及び３０３ｂの外側のソース領域３０２ｂ´及びドレイン領域３０２ｃ´より不純物濃度が低い領域であり、例えば、２．５×１０１３／ｃｍ２のドーズ量で不純物がドープされている。逆に言えば、ＬＤＤ領域３０３ａ及び３０３ｂの外側のソース領域３０２ｂ´及びドレイン領域３０２ｃ´の不純物濃度はＬＤＤ領域３０３ａ及び３０３ｂより高くなっており、最終的に形成されるＴＦＴは、ＬＤＤ領域３０３ａ及び３０３ｂを含むＬＤＤ構造を備えることになる。このようなＬＤＤ構造を備えたＴＦＴは、後述するようにＬＤＤ領域３０３ａ及び３０３ｂの外側に従来の不純物濃度より低濃度の領域を有しているため、ＴＦＴのオフ電流を効果的に低減できる。尚、本実施形態では、ＬＤＤ構造を備えたＴＦＴを例に挙げるが、本発明の半導体装置の製造方法を用いて形成されるＴＦＴは、ＬＤＤ構造を有していなくてもよいことは勿論である。
【００４７】
次に、図２（ａ）において、ゲート絶縁膜３０４及び窒化膜３０８上にレジスト膜３０９を形成する。レジスト膜３０９の一部は、例えばフォトリソグラフィを用いて除去され、レジスト膜３０９に開口部３１０が形成されている。開口部３１０は、後の工程でソース領域３０２ｂ´及びドレイン領域３０２ｃ´の夫々に含まれる接続領域に対応する領域のレジスト膜３０９を除去することによって形成されている。尚、開口部３１０は、レジスト膜３０９をエッチングにより除去して形成されている場合に限定されるものではなく、後述する接続領域を避けるようにレジスト膜３０９をパターニングすることによって形成されていてもよい。また、低加速でソース領域３０２ｂ´及びドレイン領域３０２ｃ´に浅く不純物をドープする場合には、レジスト膜３０９と合わせてゲート絶縁膜３０４を除去することによって開口部３１０を形成してもよい。
【００４８】
次に、図２（ｂ）において、レジスト膜３０９上から半導体層３０２のソース領域３０２ｂ´及びドレイン領域３０２ｃ´の夫々に不純物をドープする。ここで、ソース領域３０２ｂ´及びドレイン領域３０２ｃ´のうち開口部３１０に臨む領域、即ち最終的にソース電極及びドレイン電極が半導体層３０２の表面と接触する領域である接続領域３１１ａ及び３１１ｂに開口部３１０を介して選択的に不純物がドープされる。例えば、不純物がＰイオンである場合には、接続領域３１１ａ及び３１１ｂにおけるＰイオンのドーズ量が１．３×１０１５／ｃｍ２以上になるようにＰイオンがドープされる。このように、半導体層３０２のチャネル領域３０２ａから見てソース領域側及びドレイン領域側の夫々は、互いに不純物濃度が異なる複数の領域で分けられている。
【００４９】
次に、図２（ｃ）において、レジスト膜３０９を除去した後、接続領域３１１ａ及び３１１ｂ、ゲート絶縁膜３０４、窒化膜３０８を覆うように絶縁膜３１２を形成する。この状態で、半導体層３０２をアニール処理し、半導体層３０２におけるソース領域３０２ｂ´、ドレイン領域３０２ｃ´、接続領域３１１ａ及び３１１ｂ、並びにＬＤＤ領域３０３ａ及び３０３ｂを活性化する。ここで、絶縁膜３１２が接続領域３１１ａ及び３１１ｂを覆っているため、絶縁膜３１２は、接続領域３１１ａ及び３１１ｂにドープされた不純物がアニール処理によって素子外部に拡散することを抑制できる。
【００５０】
尚、アニール処理に先立ち、或いはアニール処理と共に、ファーネス（拡散炉）内にて、水素原子を含む雰囲気中でアニール処理することにより、半導体層３０２に水素を含ませる水素化処理を行ってもよい。このような水素化処理によれば、ソース電極及びドレイン電極を形成するための開口部３１０を形成した後に水素化処理を行う場合に比べて半導体層３０２に加わるダメージを低減しつつ、半導体層３０２に存在するダングリングボンドに起因する界面準位の発生を抑制できる。これにより、例えば薄膜トランジスタのオン・オフ特性を良好に維持することが可能である。より具体的には、半導体層３０２中及び半導体層３０２と他の層との界面におけるダングリングボンドは、水素Ｈを絡ませた形、すなわちＳｉ−Ｈ結合やＳｉ−ＯＨ結合等で終端されることにより、界面準位の発生を抑制でき、且つ薄膜トランジスタのオン・オフ特性を良好に維持することが可能である。
【００５１】
本実施形態では、アニール処理と共に半導体層３０２を水素化する例を挙げたが、本発明においては、半導体層３０２に対して水素を導入する方法として水素プラズマを利用することによる方法や、水素を含むシンター処理又は水素イオンを注入する処理等により、水素化処理を行ってもよい。これらの水素化処理を行う場合でも、絶縁膜３１２を介して水素イオンが半導体層３０２に供給されるため、水素イオンが直接半導体層３０２に供給されない分、水素イオンから受ける半導体層３０２のダメージを低減する効果は相応に得られる。
【００５２】
尚、画素部に含まれるスイッチング用ＴＦＴも同様の工程を経ることにより形成できる。画素部におけるスイッチング用ＴＦＴは、ソース電極及びドレイン電極と半導体層とのコンタクト抵抗を低減することに比べて、スイッチング用ＴＦＴのオフ電流を低減することによってリークビット等の発生による画質の低下を抑制することが重要であるため、接続領域の不純物濃度はソース領域及びドレイン領域内の他の領域より高められていなくてもよい。したがって、同一の基板上に、周辺回路に含まれる駆動用ＴＦＴ及び画素部に含まれるスイッチング用ＴＦＴを一連の工程で同時に形成する場合、図２（ａ）乃至（ｃ）に示す工程は、周辺回路に含まれるＴＦＴを形成するために選択的に実施され、画素部に設けられるスイッチング用ＴＦＴには実施されないことになる。即ち、スイッチング用ＴＦＴのオフ電流を低減する観点から、スイッチング用ＴＦＴのソース領域及びドレイン領域における不純物濃度が、後述する低濃度に設定されていればよいことになる。勿論、スイッチング用ＴＦＴのソース領域及びドレイン領域のうちソース電極及びドレイン電極が半導体層と直接接触する接続領域の不純物濃度を高めることにより、スイッチング用ＴＦＴのオン電流を高めてもよいことは言うまでもない。
【００５３】
次に、図２（ｄ）において、絶縁膜３１２の一部をエッチングして半導体層３０２に至るコンタクトホール２１３を形成する。コンタクトホール２１３は、半導体層３０２の接続領域３１１ａ及び３１１ｂが露出するように絶縁膜３１２を除去することによって形成されている。
【００５４】
次に、図２（ｅ）において、コンタクトホール３１３の内壁及び接続領域３１１ａ及び３１１ｂにおける半導体層３０２の表面にスパッタ法等を用いて導電膜を形成することによって、本発明の「端子部」の一例であるソース電極３１４及びドレイン電極３１４を形成する。尚、ソース電極２１４及びドレイン電極２１５がこれら電極に電気的に接続される配線層或いは回路の配置に合わせて絶縁膜３０９表面に沿って所要の形状にパターングされていてもよい。
【００５５】
以上の工程を経て、液晶装置の周辺回路に含まれる駆動用ＴＦＴ３２０が形成された後、更にＴＦＴ３２０上に所要の層間絶縁膜或いは各種配線等を形成する。更に、基板３００上の画像表示領域に設けられる画素部毎に、スイッチング用ＴＦＴのドレイン側と電気的に接続される画素電極を形成する工程を経て、最終的に液晶装置が形成される。
【００５６】
次に、図３乃至図５を参照しながら、半導体層３０２の不純物濃度の分布状態を具体的に説明し、加えて本願発明者が行った実験結果について説明する。
【００５７】
図３は、半導体層３０２における不純物の濃度分布を示した濃度分布図である。図３では、半導体層３０２にドープされる不純物としてＰ（燐）を例に挙げている。また、以下では主にソース領域について説明するが、ドレイン領域もソース領域と同様の不純物濃度の濃度分布を有する。
【００５８】
図３において、本願発明者は、従来ＬＤＤ領域３０３ａを除くソース領域全体の不純物濃度を１．３×１０１５／ｃｍ２に設定していた（図中点線で示す部分）。このような不純物濃度では、ソース電極３１４及び半導体層３０２のコンタクト抵抗及びオフ電流を低減し、駆動用ＴＦＴ及びスイッチング用ＴＦＴとして要求される性能を維持することが困難であった。より具体的には、例えば、液晶装置の周辺回路に含まれる駆動用ＴＦＴに要求されるコンタクト抵抗は、画素部に設けられるスイッチング用ＴＦＴより低い値が求められるため、コンタクト抵抗の低減が液晶装置の動作及び画質を向上させるためには重要であった。加えて、画素部に設けられるスイッチング用ＴＦＴでは、オフ電流を低減することがリークビットを抑制するうえで重要になる。
【００５９】
そこで、本発明の半導体装置の製造方法によれば、ソース電極３１４及びドレイン電極３１５が半導体層３０２と接触する接続領域３１１ａ及び３１１ｂの不純物濃度を従来の不純物濃度より高めると共に、接続領域３１１ａ及び３１１ｂからみてチャネル領域に近い側のソース領域３０２ｂ´及びドレイン領域３０２ｃ´の不純物濃度を従来の不純物濃度より下げることにより、上述のコンタクト抵抗及びオフ電流の低減を実現することが可能である。より具体的には、図中点線で示す従来の不純物濃度の分布に比べて、図中実線で示すように、接続領域３１１ａの不純物濃度を従来の不純物濃度より高め、ソース領域３０２ａのうち接続領域３１１ａから見てチャネル領域に近い側の領域であるソース領域３０２ｂ´の不純物濃度を従来の不純物濃度より低く設定する。ソース領域３０２ｂ´は、接続領域３１１ａにおける不純物濃度及び半導体層３０２のチャネル領域における不純物濃度の中間の値に設定されており、接続領域３１１ａからチャネル領域３０２ａに渡る不純物濃度を段階的に低くすることにより、半導体層３０２における不純物濃度の分布が急激に変化しないようにする。このような不純物の濃度分布によれば、例えば、ＴＦＴのオフ電流、及びＴＦＴの動作時におけるソース領域及びドレイン領域における寄生抵抗、即ちコンタクト抵抗を低減することが可能である。より具体的には、接続領域３１１ａの不純物濃度を１．３×１０１５／ｃｍ２以上にし、低濃度領域２０２ｂ´における不純物濃度を１．３×１０１５／ｃｍ２未満にすることによって実使用上問題にならない程度に上述の効果は相応に得られる。また、より効果的にコンタクト抵抗及びオフ電流を低減するためには、接続領域３１１ａの不純物濃度を１．８×１０１５／ｃｍ２以上にすることが好ましく、更に効果的に上述の効果を得るためには接続領域の不純物濃度は２．０×１０１５／ｃｍ２にすることが好ましい。
【００６０】
図４は、本願発明者がコンタクト抵抗のドーズ量依存性を評価した評価結果である。横軸はドーズ量の逆数である。
【００６１】
図４に示すように、不純物濃度、即ちドーズ量が増大するほどコンタクト抵抗は低下する傾向にある。したがって、ソース領域におけるドーズ量を増やすことにより、コンタクト抵抗を低減することが可能であることが分かる。例えば、液晶装置の周辺回路、より具体的には走査線駆動回路或いはデータ線駆動回路等の駆動回路に含まれる駆動用ＴＦＴは、コンタクト抵抗が１０ｋΩ以下であることが要求される場合がある。したがって、図４に示すように、接続領域２１１ａにおけるドーズ量を２．０×１０１５／ｃｍ２以上にすることでコンタクト抵抗を１０ｋΩ以下にすることが可能である。
【００６２】
図５は、本実施形態の半導体層の製造方法によって形成されたＴＦＴを評価した評価結果であり、ドーズ量に対するＴＦＴの耐圧依存性を示すグラフである。ここで、ＴＦＴのオフ電流は、図５に示すソース／ドレイン間耐圧に依存しており、耐圧が高いほどＴＦＴのオフ電流は低い。
【００６３】
図５に示すように、ソース領域３０２ｂ´のドーズ量を低減するほど耐圧特性が向上することが分かる。即ち、画素部に設けられたスイッチング用ＴＦＴのオフ電流を低減するためには、ソース領域３０２ｂ´におけるドーズ量を低減すればよいことが分かる。より具体的には、例えば、スイッチング用ＴＦＴのソース／ドレイン間に３０Ｖの電圧が印加された場合でもリーク電流が流れないようにするためには、ソース領域３０２ｂ´におけるＰイオン濃度、即ち不純物濃度を１．５×１０１５／ｃｍ２以下にすることが好ましいことが分かる。したがって、本実施形態では、ソース領域３０２ｂ´の不純物濃度を１．３×１０１５／ｃｍ２未満に設定している。
【００６４】
このように、本実施形態の半導体装置の製造方法により画素部のスイッチング用ＴＦＴを形成すれば、オフ電流を低減できると共に、画素電極のオン・オフを切り換えるスイッチング用ＴＦＴにおける電極及び半導体層のコンタクト抵抗を低減でき、動作時にスイッチング用ＴＦＴに流れるオン電流を増大させることも可能である。これにより、画素電極が所定の電位に維持される際、これに応じて、例えば画素部に設けられた蓄積容量に液晶の配向を一定時間維持するために十分な電位を確保することができる電流を流すことができ、液晶装置の表示品質を高めることが可能である。
【００６５】
以上説明したように、本実施形態の半導体装置の製造方法によれば、ソース電極及びドレイン電極と半導体層とのコンタクト抵抗を低減しつつ、オフ状態に流れるオフ電流を低減できる優れた性能を有するＴＦＴを備えた液晶装置を製造できる。加えて、本実施形態の半導体装置の製造方法は、製造プロセスにおいて半導体層が受けるダメージを低減しつつ、上述した優れた性能を有する液晶装置を製造できる点において従来の方法では得られかった格別の効果が得られる。
【００６６】
＜２；液晶パネルの全体構成＞
次に、図６及び図７を参照しながら、上述の方法によって形成された液晶装置が備える液晶パネルの具体的な構成を説明する。図６は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た液晶パネル１００の概略的な平面図であり、図７は、図６のＨ−Ｈ´断面図である。尚、本実施形態の液晶パネル１００は、本発明の電気光学装置の一例であり、液晶パネル１００を備える液晶装置１は、駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式を採用している。
【００６７】
図６及び図７において、液晶パネル１００では、ＴＦＴアレイ基板１０と、ＴＦＴアレイ基板１０に対向配置された対向基板２０とを備えている。ＴＦＴアレイ基板１０及び対向基板２０間には液晶層５０が封入されており、ＴＦＴアレイ基板１０及び対向基板２０は、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２を介して相互に接着されている。
【００６８】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００６９】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００７０】
画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺のいずれかに沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。尚、走査線駆動回路１０４を、データ線駆動回路１０１及び外部回路接続端子１０２が設けられたＴＦＴアレイ基板１０の一辺に隣接する２辺に沿って設けるようにしてもよい。この場合、ＴＦＴアレイ基板１０の残る一辺に沿って設けられた複数の配線によって、二つの走査線駆動回路１０４は互いに接続される。
【００７１】
対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これら上下導通端子及び上下導通材１０６により、ＴＦＴアレイ基板１０及び対向基板２０間で電気的な導通をとることができる。
【００７２】
図７において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。尚、図６及び図７には図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路，及びプリチャージ回路が形成されている。尚、液晶装置１は、サンプリング回路やプリチャージ回路のほか、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための検査回路を備えていてよい。
【００７３】
＜３；液晶装置の電気的な構成＞
図８において、液晶装置１は、ＴＦＴアレイ基板１０の周辺領域に走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路２００、並びにプリチャージ回路２０５を有する液晶パネル１００を備えている。これら画像表示領域の周辺に形成される周辺回路は、上述した半導体装置の製造方法を用いて形成されたＴＦＴを備えている。
【００７４】
走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで、走査信号Ｙ１、・・・、Ｙｍを順次生成して出力する。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＸＣＬＸｉｎｖに基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。走査線駆動回路１０４及びデータ線駆動回路１０１の夫々は、ＴＦＴアレイ基板における画像表示領域１０ａの周辺領域に形成された複数のＴＦＴを含むシフトレジスタ等の信号処理手段を備えている。サンプリング回路２００は、データ線毎に設けられた複数のサンプリングスイッチ２０２を備えている。サンプリングスイッチ２０２は、例えば、電気的に直列に接続された２つのＴＦＴから構成されており、これらＴＦＴの夫々は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴである。プリチャージ回路２０５は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたプリチャージスイッチ２０４を複数備える。液晶パネル１００は更に、そのＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａに、縦横に配線されたデータ線１１４及び走査線１１２を備え、それらの交点に対応する位置にマトリクス状に画素部７０が設けられている。画素部７０は、液晶素子１１８、画素電極９ａ、及び画素電極９ａをスイッチング制御するためのＴＦＴ１１６、並びに蓄積容量１１９を備える。蓄積容量１１９は、液晶素子１１８と並列に付加されている。画素電極９ａの電圧は、ソース電圧が印加された時間よりも、例えば３桁も長い時間だけ蓄積容量１１９により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。尚、本実施形態では特に、走査線１１２の総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線１１４の総本数はｎ本（但し、ｎは２以上の自然数）である。
【００７５】
画像表示領域１０ａの周辺の形成された走査線駆動回路１０４等に含まれるＴＦＴであって、図１及び図２に示すＴＦＴ３２０、及び画素部７０に含まれるＴＦＴ１１６は、本実施形態の半導体装置の製造方法を用いて形成されているため、液晶装置１は高い画質で画像を表示できる。
【００７６】
＜４；液晶装置における画素部の具体的な構成＞
次に、図９乃至図１２を参照しながら、図８に示した液晶装置１に含まれる画素部７０の具体的な構成を説明する。尚、画素部が備えるスイッチグ用ＴＦＴは、上述した半導体装置の製造方法を用いて形成されており、図６及び図７と共通する部分については共通の参照符号を付して説明する。図９は、液晶装置が備えるＴＦＴアレイ基板上の画素部群の平面図であって、下層部分（図１２における符号１１９（蓄積容量）までの下層の部分）に係る構成のみを示すものである。図１０は、ＴＦＴアレイ基板上の画素群の平面図であって、上層部分（図１２における符号７０（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。図１１は、図９及び図１０を重ね合わせた場合の平面図であって、一部を拡大したものである。図１２は、図９及び図１０を重ね合わせた場合のＡ−Ａ´線断面図である。
【００７７】
図９から図１２では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板、石英基板、ＳＯＩ基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。また、各回路要素は、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含む第２層、蓄積容量１１９の固定電位側容量電極を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、画素電極９ａ等を含む第６層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３、第５層−第６層間には第４層間絶縁膜４４がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図９に示され、第４層から第６層が上層部分として図１０に示されている。
【００７８】
（第１層の構成−走査線等−）
第１層は、走査線１１ａで構成される。走査線１１ａは、図９のＸ方向に沿って延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
【００７９】
（第２層の構成−ＴＦＴ等−）
第２層は、ＴＦＴ３０及び中継電極７１９で構成されている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。ここで、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅのうちコンタクトホール８１及び８３下の部分が、図１及び図２で説明した接続領域３１１ａ及び３１１ｂの夫々に相当する。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。また、中継電極７１９は、例えばゲート電極３ａと同一膜として形成される。
【００８０】
ＴＦＴ３０のゲート電極３ａは、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。
【００８１】
（第３層の構成−蓄積容量等−）
第３層は、蓄積容量１１９で構成されている。蓄積容量１１９は、容量電極３００と下部電極７１とが誘電体膜７５を介して対向配置された構成となっている。このうち、容量電極３００は、容量配線４００に電気的に接続されている。下部電極７１は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａの夫々に電気的に接続されている。
【００８２】
下部電極７１と高濃度ドレイン領域１ｅとは、第１層間絶縁膜４１に開口されたコンタクトホール８３を介して接続されている。また、下部電極７１と画素電極９ａとは、コンタクトホール８８１、８８２、８０４が、中継電極７１９、第２中継電極６ａ２の各層を中継して構成した経路によって、電気的に接続されている。
【００８３】
このような容量電極３００には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。また、下部電極７１には、例えば導電性のポリシリコンが用いられる。
【００８４】
誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等からなる。
【００８５】
また、第１層間絶縁膜４１は、例えば、ＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【００８６】
尚、この場合の蓄積容量１１９は、図９の平面図からわかるように、画素電極９ａの形成領域にほぼ対応する画素開口領域に至らないように（非開口領域内に収まるように）形成されているので、画素開口率が比較的大きく維持されている。
【００８７】
（第４層の構成−データ線等−）
第４層は、データ線６ａで構成されている。データ線６ａは、下から順にアルミニウム、窒化チタン、窒化シリコンの３層膜として形成されている。窒化シリコン層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。また、第４層には、データ線６ａと同一膜として、第２中継電極６ａ２が形成されている。これらは、図１０に示したように、夫々が分断されるように形成されている。
【００８８】
このうち、データ線６ａは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。また、第２中継電極６ａ２は、前述したように、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８８２を介して中継電極７１９に電気的に接続されている。このような第２層間絶縁膜４２は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【００８９】
（第５層の構成−容量配線等−）
第５層は、容量配線４００により構成されている。容量配線４００は、画素電極９ａを、その下層のデータ線６ａ等の配線から電磁遮蔽する機能を有しており、画像表示領域１０ａの周囲にまで延設され、定電位源と電気的に接続されることで、固定電位とされている。また、容量配線４００は、その下層のデータ線６ａ、走査線１１ａ、ＴＦＴ３０等を覆うように、これら回路要素の構造よりも幅広に形成されている。そのため、各回路要素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が防止されている。尚、容量配線４００は、例えばアルミニウム、窒化チタンを積層した二層構造となっている。
【００９０】
更に、容量配線４００のＸ方向延在部分とＹ方向延在部分とが丁度交差する角部は、略三角形の庇部がわずかに突き出すような形状となっている。この庇部により、ＴＦＴ３０の半導体層１ａに対する遮光を効果的に行うことができる。即ち、半導体層１ａに対して斜め上方から進入する光を、庇部が反射又は吸収することにより、ＴＦＴ３０における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
【００９１】
容量配線４００は、第３層間絶縁膜４３及び第２層間絶縁膜４２を一つながりに貫通するコンタクトホール８０１を介して、蓄積容量１１９の容量電極３００と電気的に接続されている。コンタクトホール８０１内には、容量配線４００が埋め込まれるため、その底面及び側壁面は、光を反射又は吸収する。また、コンタクトホール８０１は、図１１に示したように、非開口領域の延在方向（即ち図１１のＸ方向）においてＴＦＴ３０と並列したうえ、ＴＦＴ３０の一端に一部重なり合うように配置されている。また、その穴径は大きく、非開口領域の幅方向における幅は、ＴＦＴ３０の幅と同等以上となっている。更に、コンタクトホール８０１は、図１２に示したように底面が第３層に位置し、容量配線４００等の他の遮光層よりも半導体層１ａに近接している。よって、ＴＦＴ３０とりわけ半導体層１ａを、より確実に遮光することができる。
【００９２】
即ち、コンタクトホール８０１の側壁面は、層間絶縁膜４２から層間絶縁膜４３までの高さの衝立となって、ＴＦＴ３０に対し斜め上方から入射する光をよく遮断することが可能である。また、その幅広の底面は、ＴＦＴ３０をよく遮光することが可能である。
【００９３】
ところで、第３層間絶縁膜４３から第２層間絶縁膜４２までの深さに対するエッチングは比較的困難と考えられているため、通常は、第２層間絶縁膜４２上に中継層を設け、この中継層によって各層間絶縁膜に形成したコンタクトホールを層面に垂直方向に連結する方法が採られる。但し、画素部を狭ピッチ化する場合には、コンタクトホールの深さよりも、その形成領域の大きさが問題となってくる。即ち、各コンタクトホールは、平面的に見て一箇所に重ねて形成することができず（例えば図１１、図１２におけるコンタクトホール８８２，８０４及び８９を参照）、互いにずれた位置に設けられる。よって、各コンタクトホールの周辺にはマージン領域を確保する必要があることから、結果的にコンタクトホール全体の形成領域は大きくなる。図１２からわかるように、容量配線４００と蓄積電極３００とを接続するコンタクトホールは、データ線６ａと第２中継電極６ａ２の間隙を通って貫通するように設けねばならないが、狭ピッチ化によりこの間隙が狭まると、こうした構造のコンタクトホールの形成が困難となる。本発明の発明者によれば、画素ピッチが１０μｍ程度になると、コンタクトホールの形成領域が十分確保されなくなることが確認されている。
【００９４】
これに対し、本実施形態では、コンタクトホール８０１だけで容量配線４００と蓄積電極３００とを接続する構造となっている。コンタクトホール８０１の形成領域は、他のコンタクトホールと相対比較すると大きいが、従来の構造に対しては同等以下の大きさである。
【００９５】
また、前述の構造では、コンタクトホール同士の隙間からＴＦＴ３０側へ光が漏れ、光リーク電流の原因となるおそれがある。これに対し、本実施形態では、図１２に示したように、上記コンタクトホール８０１が斜め上方から進入する光を遮断し、ＴＦＴ３０側への光漏れが防止される。
【００９６】
更に、ここでは、コンタクトホール８０１のアスペクト比、即ち幅に対する深さの比率を１以下としている。通常、コンタクトホールが深い（即ち、アスペクト比が１より大きいである場合）と、内部の配線をスパッタ法で形成すると、コンタクトホール内部におけるカバレッジが低下して不連続部分が発生するおそれがある。しかし、コンタクトホール８０１は、穴径が大きいので、こうした接続不良の発生を防止することができ、穴径が狭い場合よりは開口自体も容易に行うことができる。
【００９７】
こうした第５層の下には、全面に第３層間絶縁膜４３が形成されている。第３層層間絶縁膜４３は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【００９８】
（第６層の構成−画素電極等−）
第５層の全面には第４層間絶縁膜４４が形成され、更にその上に、第６層として画素電極９ａが形成されている。第４層間絶縁膜４４は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【００９９】
尚、第４層間絶縁膜４４は、穴径の大きなコンタクトホール８０１上に形成されるため、形成直後の表面はコンタクトホール８０１の直上で窪むことがある。しかしながら、本実施形態では、第４層間絶縁膜４４は予め厚めに形成され、更にその表面にＣＭＰ処理を施すようにしている。ＣＭＰ処理では、例えば研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー（化学研磨液）を流しつつ基板表面を回転接触させ、化学的、機械的に表面研磨が行われる。その他の平坦化処理には、機械的研磨処理等が挙げられる。このような処理により第４層間絶縁膜４４の表面は平坦化され、液晶層５０における液晶配向の乱れを防止し、高品質な画像を表示することを可能とする。
【０１００】
画素電極９ａ（図１０中、破線９ａ'で輪郭が示されている）は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図９及び図１０参照）。また、画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。
【０１０１】
このような画素電極９ａは、層間絶縁膜４４及び４３を一つながりに貫通するコンタクトホール８０４を介して、第２中継電極６ａ２と電気的に接続されている（図１２参照）。よって、コンタクトホール８０４の形成領域は、他のコンタクトホールと相対比較すると大きいが、層間絶縁膜４４及び４３に形成したコンタクトホールを、中継僧を介して層面に垂直方向に連結する構造に対しては同等以下の大きさとなっている。そのため、この電気光学装置は、狭ピッチ化に対応することが可能である。
【０１０２】
また、コンタクトホール８０４は、非開口領域のなかでも他のコンタクトホールを避けるように、非開口領域の延在方向（即ち、図１１のＸ方向）に延びており、限られた領域内で穴径をできるだけ大きくとっている。そのため、コンタクトホール８０４内部に形成される画素電極９ａのカバレッジは良好となり、接続不良の発生を防止することができる。また、穴径が小さい場合に比べ、比較的容易に深い穴を形成できる。尚、該画素電極９ａ上には配向膜１６が形成されている。以上が、ＴＦＴアレイ基板１０側の画素部の構成である。
【０１０３】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図１１では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【０１０４】
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【０１０５】
以上に説明した画素部の構成は、図９及び図１０に示すように、各画素部に共通である。前述の画像表示領域１０ａには、かかる画素部が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域１０ａの周囲に位置する周辺領域に、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。
【０１０６】
＜５；電子機器＞
次に、図１３乃至図１５を参照しながら上述した液晶装置を各種の電子機器に適用する場合について説明する。
【０１０７】
＜５−１：プロジェクタ＞
まず、上述した液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面配置図である。
【０１０８】
図１３において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。ランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブ１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。これら３つのライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇは夫々液晶装置を含む液晶モジュールを用いて構成されている。
【０１０９】
ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇにおいて液晶パネル１００は、画像信号供給回路３００から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。これらの液晶パネル１００によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１０】
ここで、各ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、ライトバルブ１１１０Ｇによる表示像は、ライトバルブ１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１１１】
尚、ライトバルブ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１２】
＜５−２：モバイル型コンピュータ＞
次に、上述した液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図１４において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１１３】
＜５−３；携帯電話＞
更に、上述した液晶装置を、携帯電話に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図１４において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１４】
尚、図１３乃至図１５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、本発明に係る電気光学装置は、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１５】
また、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の駆動回路及びこれを備えた電気光学装置、並びにこの電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１６】
【図１】本実施形態に係る半導体装置の製造方法の工程断面図（その１）である。
【図２】本実施形態に係る半導体装置の製造方法の工程断面図（その２）である。
【図３】半導体層における不純物の濃度分布を示した濃度分布図である。
【図４】コンタクト抵抗のドーズ量依存性を示すグラフである。
【図５】ソース／ドレイン耐圧のドーズ量依存性を示すグラフである。
【図６】液晶パネルの全体構成を示す平面図である。
【図７】図６のＨ−Ｈ´断面図である。
【図８】液晶装置の電気的な構成を示すブロック図である。
【図９】ＴＦＴアレイ基板上の画素群の平面図であって、下層部分（図７における符号１１９（蓄積容量）までの下層の部分）に係る構成のみを示すものである。
【図１０】ＴＦＴアレイ基板上の画素群の平面図であって、上層部分（図７における符号１１９（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。
【図１１】図９及び図１０を重ね合わせた場合の平面図であって、一部を拡大したものである。
【図１２】図９及び図１０を重ね合わせた場合のＡ−Ａ´線断面図である。
【図１３】本発明に係る電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１４】本発明に係る電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す断面図である。
【図１５】本発明に係る電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す断面図である。
【符号の説明】
【０１１７】
１・・・液晶装置、１０・・・ＴＦＴアレイ基板、１００・・・液晶パネル、１０１・・・データ線駆動回路、１０４・・・走査線駆動回路、２００・・・サンプリング回路、２０２・・・サンプリングスイッチ
【図１】
2006245260.tif 000003
【図２】
2006245260.tif 000004
【図３】
2006245260.tif 000005
【図４】
2006245260.tif 000006
【図５】
2006245260.tif 000007
【図６】
2006245260.tif 000008
【図７】
2006245260.tif 000009
【図８】
2006245260.tif 000010
【図９】
2006245260.tif 000011
【図１０】
2006245260.tif 000012
【図１１】
2006245260.tif 000013
【図１２】
2006245260.tif 000014
【図１３】
2006245260.tif 000015
【図１４】
2006245260.tif 000016
【図１５】
2006245260.tif 000017