(57)【要約】【課題】  受信バッファのオーバーフローやアンダーフローの回避ができるとともに、再生されるクロック信号の周波数が変動する頻度や程度を小さく抑えて、高精度な音声の再生などができるようにする。【解決手段】  検知回路１０６で受信バッファ１０２に読み込まれている受信データの量を検知する。受信バッファ１０２の受信データが所定量より多い場合は、伝送路９１０を介して入力されたマスタークロック信号等に基づいて、電圧制御発振器１１０等により構成されたＰＬＬ回路がオーディオクロック信号を復元し、受信リード制御回路１０３は復元されたクロック信号に同期して、受信バッファ１０２からデータを読み出す。受信データが所定量より少ない場合は、電圧制御発振器１１０の出力周波数を低周波側にシフトさせ、受信リード制御回路１０３の読み出し速度を遅くする。【選択図】  図１
2006101029.tif 000002
【特許請求の範囲】
【請求項１】
受信データを一旦蓄積した後、所定のクロック信号に同期してデータ処理が行われる装置に出力するデータ受信装置であって、
受信データが蓄積される受信バッファと、
受信バッファに蓄積された受信データを前記クロック信号に同期して読み出す読み出し制御回路と、
受信バッファのデータ蓄積量が所定の範囲内である場合に、所定の基準周波数に等しい周波数の前記クロック信号を出力する一方、
データ蓄積量が所定の閾値以下である場合に前記所定の基準周波数よりも低い周波数の前記クロック信号を出力するか、または
データ蓄積量が所定の閾値以上である場合に前記所定の基準周波数よりも高い周波数の前記クロック信号の出力するかの少なくとも一方を行うクロック信号生成回路と、
を備えたことを特徴とするデータ受信装置。
【請求項２】
請求項１のデータ受信装置であって、
前記クロック信号生成回路が、出力する前記クロック信号を分周する分周器と、分周された分周クロック信号と所定の参照クロック信号との位相を比較する位相比較器とを有するＰＬＬ回路を備えたことを特徴とするデータ受信装置。
【請求項３】
請求項２のデータ受信装置であって、
前記分周器の分周比が前記受信バッファのデータ蓄積量に応じて制御されるように構成されていることを特徴とするデータ受信装置。
【請求項４】
請求項２のデータ受信装置であって、
さらに、所定の周波数のクロック信号を分周して前記参照クロック信号を生成する参照クロック用分周器を備え、
前記参照クロック用分周器の分周比が前記受信バッファのデータ蓄積量に応じて制御されるように構成されていることを特徴とするデータ受信装置。
【請求項５】
請求項４のデータ受信装置であって、
さらに、前記分周器の分周比が前記受信バッファのデータ蓄積量に応じて制御されるように構成されていることを特徴とするデータ受信装置。
【請求項６】
請求項１のデータ受信装置であって、
前記クロック信号生成回路が、
受信バッファのデータ蓄積量が所定の閾値以下になった場合に、前記所定の基準周波数よりも低い周波数の前記クロック信号を出力する一方、
データ蓄積量が前記所定の閾値よりも大きい所定の閾値以上になった場合に、所定の基準周波数に等しい周波数の前記クロック信号を出力するように構成されていることを特徴とするデータ受信装置。
【請求項７】
請求項１のデータ受信装置であって、
前記クロック信号生成回路が、
受信バッファのデータ蓄積量が所定の閾値以上になった場合に、前記所定の基準周波数よりも高い周波数の前記クロック信号を出力する一方、
データ蓄積量が前記所定の閾値よりも小さい所定の閾値以下になった場合に、所定の基準周波数に等しい周波数の前記クロック信号を出力するように構成されていることを特徴とするデータ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）プレイヤーや、ＤＶＤレコーダー、液晶テレビ、デジタルテレビなどに適用され、他の装置から伝送されるオーディオデータ等の入力インターフェイスとして用いられるデータ受信装置に関するものである。
【背景技術】
【０００２】
ＤＶＤレコーダーなどの機器間では、非同期の伝送路などを介して、オーディオデータなどがリアルタイムに伝送される。これらの装置には、伝送路を介して受信したデータを一旦受信バッファに保持し、保持した受信データを所定のクロック信号に同期して読み出し、出力するデータ受信装置が設けられている。
【０００３】
前記のようなデータ受信装置では、受信バッファにオーバーフローやアンダーフローが生じると、出力された受信データに対する復号動作等の連続性が失われ、オーディオデータの場合であれば音声の途切れが生じたりノイズが発生したりする。そこで、受信バッファのデータ蓄積量を監視する回路を設け、蓄積量が所定以上になるとクロック信号の周波数を低く変位させる一方、蓄積量が所定以下になるとクロック信号の周波数を高く変位させることにより、平均的に送信側のシステムクロックと同期させて、オーバーフローやアンダーフローを防止する技術が知られている（例えば、特許文献１参照。）。
【特許文献１】特開平９−２５２２９２号公報（図２、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来のデータ受信装置では、受信バッファのオーバーフローやアンダーフローを回避することによって音声の途切れ等を防止することは可能であるが、音質を高く保つことなどは困難であるという問題を有していた。
【０００５】
すなわち、前記のように周波数が制御されたクロック信号は、周波数が常に変動し、大きなジッタを含むことになる。このため、そのようなクロック信号を用いて、受信バッファから読み出されたデータの復号化などの処理が行われる場合、例えば再生される音声の周波数がずれたものになってしまう。
【０００６】
本発明は、前記の問題に着目してなされたものであり、受信バッファのオーバーフローやアンダーフローの回避ができるとともに、再生されるクロック信号の周波数が変動する頻度や程度を小さく抑えて、高精度な音声の再生などができるようにすることを課題とする。
【課題を解決するための手段】
【０００７】
前記の課題を解決するため、請求項１の発明は、
受信データを一旦蓄積した後、所定のクロック信号に同期してデータ処理が行われる装置に出力するデータ受信装置であって、
受信データが蓄積される受信バッファと、
受信バッファに蓄積された受信データを前記クロック信号に同期して読み出す読み出し制御回路と、
受信バッファのデータ蓄積量が所定の範囲内である場合に、所定の基準周波数に等しい周波数の前記クロック信号を出力する一方、
データ蓄積量が所定の閾値以下である場合に前記所定の基準周波数よりも低い周波数の前記クロック信号を出力するか、または
データ蓄積量が所定の閾値以上である場合に前記所定の基準周波数よりも高い周波数の前記クロック信号の出力するかの少なくとも一方を行うクロック信号生成回路と、
を備えたことを特徴とする。
【０００８】
これにより、受信バッファのデータ蓄積量に応じて、受信データの読み出し速度が適正に制御され、受信バッファのアンダーフローやオーバーフローが回避される。しかも、アンダーフローやオーバーフローを回避する場合にのみ、前記クロック信号の周波数の変更が行われ、その他の期間には、所定の基準周波数に保たれるので、例えば音声周波数のずれ、およびジッタの生じる頻度や程度を少なくすることができる。
【０００９】
また、請求項２の発明は、
請求項１のデータ受信装置であって、
前記クロック信号生成回路が、出力する前記クロック信号を分周する分周器と、分周された分周クロック信号と所定の参照クロック信号との位相を比較する位相比較器とを有するＰＬＬ回路を備えたことを特徴とする。
【００１０】
これにより、前記クロック信号の位相を参照クロック信号に同期させて、前記所定の基準周波数に等しい周波数のクロック信号を容易に生成することができる。
【００１１】
また、請求項３の発明は、
請求項２のデータ受信装置であって、
前記分周器の分周比が前記受信バッファのデータ蓄積量に応じて制御されるように構成されていることを特徴とする。
【００１２】
また、請求項４の発明は、
請求項２のデータ受信装置であって、
さらに、所定の周波数のクロック信号を分周して前記参照クロック信号を生成する参照クロック用分周器を備え、
前記参照クロック用分周器の分周比が前記受信バッファのデータ蓄積量に応じて制御されるように構成されていることを特徴とする。
【００１３】
また、請求項５の発明は、
請求項４のデータ受信装置であって、
さらに、前記分周器の分周比が前記受信バッファのデータ蓄積量に応じて制御されるように構成されていることを特徴とする。
【００１４】
これらにより、前記分周器または参照クロック用分周器の分周比が制御されることによって、基準周波数よりも高い周波数のクロック信号や参照クロック、低い周波数のクロック信号や参照クロックが生成される。
【００１５】
また、請求項６の発明は、
請求項１のデータ受信装置であって、
前記クロック信号生成回路が、
受信バッファのデータ蓄積量が所定の閾値以下になった場合に、前記所定の基準周波数よりも低い周波数の前記クロック信号を出力する一方、
データ蓄積量が前記所定の閾値よりも大きい所定の閾値以上になった場合に、所定の基準周波数に等しい周波数の前記クロック信号を出力するように構成されていることを特徴とする。
【００１６】
また、請求項７の発明は、
請求項１のデータ受信装置であって、
前記クロック信号生成回路が、
受信バッファのデータ蓄積量が所定の閾値以上になった場合に、前記所定の基準周波数よりも高い周波数の前記クロック信号を出力する一方、
データ蓄積量が前記所定の閾値よりも小さい所定の閾値以下になった場合に、所定の基準周波数に等しい周波数の前記クロック信号を出力するように構成されていることを特徴とする。
【００１７】
これらにより、周波数の切り替わる頻度を容易に少なくすることができ、例えば、受信データを再生処理した音声の周波数のずれ、およびジッタの生じる頻度や程度をより容易に低減できる。
【発明の効果】
【００１８】
本発明によれば、受信バッファのオーバーフローやアンダーフローの回避ができるとともに、再生されるクロック信号の周波数が変動する頻度や程度を小さく抑えて、高精度な音声を再生することなどが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２０】
《発明の実施形態１》
図１は、発明の実施形態１に係るデータ受信装置１００の構成、およびこのデータ受信装置１００に対してオーディオデータ等を送信するデータ送信装置９００の構成を示すブロック図である。
【００２１】
（データ送信装置の構成）
まず、データ送信装置９００について説明する。このデータ送信装置９００は、送信ライト制御回路９０１、送信バッファ９０２、送信リード制御回路９０３、分周器９０４、レジスタ９０５、およびカウンター９０６を備え、例えば送信データとしてのオーディオデータ等を伝送路９１０に送出するようになっている。
【００２２】
送信ライト制御回路９０１は、周波数がＭ×ｆｓのオーディオクロック信号に同期して、データ送信装置９００の外部から入力された送信データを送信バッファ９０２へ書き込むようになっている。ここで、ｆｓはサンプリング周波数であり、例えば、ＣＤ（ｃｏｍｐａｃｔ  ｄｉｓｃ）では４４．１ｋＨｚ、ＤＶＤでは４８ｋＨｚである。また、Ｍの値には、１２８、２５６等が用いられ、Ｍ＝１２８の場合、ｆｓ＝４８ｋＨｚならば、Ｍ×ｆｓ＝６１４４ｋＨｚ＝約６ＭＨｚである。
【００２３】
送信バッファ９０２は、送信ライト制御回路９０１によって書き込まれた送信データを保持するようになっている。
【００２４】
送信リード制御回路９０３は、オーディオクロック信号とは別途入力されたマスタークロック信号に同期して、送信バッファ９０２からオーディオデータを読み出し、伝送路９１０へ送出するようになっている。ここで、マスタークロック信号の周波数は、例えば、２７ＭＨｚや７４．２５ＭＨｚであり、一般的には、前記オーディオクロック信号の周波数よりも高い周波数である。なお、マスタークロック信号をビデオデータで使用される２７ＭＨｚ（スタンダード時）や７４．２５ＭＨｚ（ハイビジョン時）とすれば、ビデオデータとオーディオデータを多重して伝送することが可能である。
【００２５】
なお、前記マスタークロック信号による送信バッファ９０２からのデータの読み出し、および後述するデータ受信装置１００の受信バッファ１０２への書き込みは、実際には間欠的に行われ、データの欠落や化けによるデータ量の増減を考慮しなければ、平均的にはオーディオクロック信号の周波数に応じた速度で、読み出しや書き込みが行われる。
【００２６】
分周器９０４は、レジスタ９０５に格納された値（Ｎ）を分周比として、前記オーディオクロック信号を分周し、カウンター９０６に出力するようになっている。
【００２７】
レジスタ９０５は、分周器９０４の分周比（Ｎ）を保持するようになっている。
【００２８】
カウンター９０６は、分周器９０４でＮ分周された前記オーディオクロック信号のハイレベルまたはローレベルの期間がマスタークロック信号で何クロック分であるかを計数し、計数結果（Ｃ）を出力するようになっている。具体的には、例えば前記のようにＭ×ｆｓ＝６１４４ＫＨｚの場合に、Ｎ＝６１４４とすれば、分周器９０４の出力は１ｋＨｚである。そこで、マスタークロック信号が７４．２５ＭＨｚの場合、Ｃ＝７４２５０となる。
【００２９】
前記レジスタ９０５に保持された分周比（Ｎ）、カウンター９０６による計数結果（Ｃ）、およびマスタークロック信号は、オーディオデータとともに伝送路９１０を介して伝送され、後述するようにデータ受信装置１００で受信側オーディオクロック信号を復元するために用いられる。前記のように送信データ伴にマスタークロック信号を伝送する伝送路９１０としては、種々のものが適用でき、例えば、ＨＤＭＩ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）を用いることができる。
【００３０】
（データ受信装置の構成）
データ受信装置１００は、図１に示すように、受信ライト制御回路１０１、受信バッファ１０２、受信リード制御回路１０３、第１の分周器１０４、Ｎ値制御回路１０５、検知回路１０６、第２の分周器１０７、位相比較器１０８、ローパスフィルタ１０９（ＬＰＦ）、および電圧制御発振器１１０（ＶＣＯ）を備え、受信バッファ１０２に残存するデータ量が所定量よりも多い場合には、送信側のオーディオクロック信号と同じ周波数のクロック信号を電圧制御発振器１１０に出力させ、受信リード制御回路１０３がこのクロック信号を用いて、一定速度で受信データをデータ受信装置１００の外部に出力するようになっている。また、受信バッファ１０２に残存するデータ量が所定量以下に減少した場合には、受信リード制御回路１０３の読み出し速度を減少させることによって、受信バッファ１０２のアンダーフローを回避するようになっている。
【００３１】
受信ライト制御回路１０１は、伝送路９１０を介して受信したマスタークロック信号に同期して、受信データを受信バッファ１０２に書き込むようになっている。
【００３２】
受信バッファ１０２は、受信ライト制御回路１０１によって書き込まれた受信データを保持するようになっている。
【００３３】
受信リード制御回路１０３は、電圧制御発振器１１０から後述するように周波数制御されて出力される受信側オーディオクロック信号に同期して、受信バッファ１０２に保持された受信データを読み出して出力するようになっている。出力された受信データは、前記受信側オーディオクロック信号に同期して、音声の再生処理などが行われる。
【００３４】
第１の分周器１０４は、伝送路９１０を介して、マスタークロック信号、および前記計数結果（Ｃ）を受信し、これを分周比（Ｃ）としてマスタークロック信号を分周することにより、データ送信装置９００の分周器９０４から出力されるのと同じ周波数のクロック信号を位相比較器１０８に出力するようになっている。
【００３５】
Ｎ値制御回路１０５は、検知回路１０６の制御に応じて、所定の値Ｎ´（データ送信装置９００から受信した分周比Ｎ、またはその分周比Ｎよりも小さな、例えば、Ｎ−１）を第２の分周器１０７に出力するようになっている。
【００３６】
検知回路１０６は、受信バッファ１０２のアンダーフローを事前に検知して、前記検知回路１０６から出力される値Ｎ´を制御するようになっている。すなわち、検知回路１０６は、受信バッファ１０２の受信データの残存量が所定の閾値量ＴＨＮ（受信バッファ１０２の容量がＡとすれば、例えば、ＴＨＮ＝Ａ／４）以下である場合に、Ｎ´＝Ｎ−１、ＴＨＮよりも多い場合には、Ｎ´＝Ｎとなるように、Ｎ値制御回路１０５を制御するようになっている。
【００３７】
第２の分周器１０７、位相比較器１０８、ローパスフィルタ１０９、および電圧制御発振器１１０は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を構成し、前記マスタークロック信号を第１の分周器１０４で分周した信号と、電圧制御発振器１１０から出力される前記受信側オーディオクロック信号を第２の分周器１０７で分周したクロック信号とが位相ロックするように、電圧制御発振器１１０の出力周波数が制御されるようになっている。
【００３８】
すなわち、第２の分周器１０７は、Ｎ値制御回路１０５から入力された値（Ｎ´）を分周比として、前記受信側オーディオクロック信号を分周し、位相比較器１０８に出力するようになっている。
【００３９】
位相比較器１０８は、入力された２つの信号の位相差を検出し、位相差に応じた位相差信号をローパスフィルタ１０９に出力するようになっている。
【００４０】
ローパスフィルタ１０９は、前記位相差信号の高周波成分を除去して電圧制御発振器１１０に出力するようになっている。
【００４１】
電圧制御発振器１１０は、ローパスフィルタ１０９を介して入力された位相差信号に応じて、位相比較器１０８で検出される位相差が減少するように出力周波数を制御し、受信側オーディオクロック信号として、受信リード制御回路１０３、および第２の分周器１０７に出力するとともに、データ受信装置１００の外部に出力するようになっている。
【００４２】
（データ受信装置の動作）
前記のように構成されたデータ受信装置１００では、データ送信装置９００から伝送されたデータが受信がされると、受信ライト制御回路１０１は、やはりデータ送信装置９００から伝送されたマスタークロックに同期して、受信データを受信バッファ１０２に書き込んで保持させる。受信リード制御回路１０３は、受信バッファ１０２に保持された受信データを前記ＰＬＬ回路から出力される受信側オーディオクロック信号に同期して読み出し、データ受信装置１００の外部に出力する。
【００４３】
前記受信側オーディオクロック信号の周波数は、ＰＬＬ回路によって以下のように制御される。第１の分周器１０４は、マスタークロック信号を分周比Ｃで分周して位相比較器１０８に出力する。第２の分周器１０７は、電圧制御発振器１１０の出力する受信側オーディオクロック信号を後述するように設定される分周比Ｎ´で分周して位相比較器１０８に出力する。位相比較器１０８は、第１の分周器１０４が出力する信号と、第２の分周器１０７が出力する信号との位相比較を行い、位相差に応じた位相差信号をローパスフィルタ１０９を介して電圧制御発振器１１０に出力する。電圧制御発振器１１０は、ローパスフィルタ１０９を介して入力された前記位相差信号に応じて、位相比較器１０８に入力される２つの信号の位相が同じになるように出力周波数を変化させたオーディオクロック信号を第２の分周器１０７等に出力する。このような帰還ループによって、電圧制御発振器１１０から出力される受信側オーディオクロック信号の周波数が、マスタークロック信号の周波数のＮ´／Ｃ倍になるように制御される。
【００４４】
受信側オーディオクロック信号の周波数の制御は、具体的には、受信データの残存量に応じて、以下のように行われる。
【００４５】
まず、第１の分周器１０４の分周比Ｃ＝７４２５０、マスタークロック信号の周波数が７４．２５ＭＨｚであるとすれば、第１の分周器１０４から位相比較器１０８に入力される信号の周波数は、１ｋＨｚとなる。そこで、受信バッファ１０２の受信データの残存量がＴＨＮよりも多い場合に、検知回路１０６が第２の分周器１０７の分周比Ｎ´が６１４４（＝Ｎ）に制御することによって、受信側オーディオクロック信号の周波数が、送信側と等しい６１４４ｋＨｚになる（第２の分周器１０７の出力周波数が１ｋＨｚとなって、位相がロックする。）。それゆえ、このように制御された周波数の受信側オーディオクロック信号に同期して受信バッファ１０２からの読み出しや再生処理が行われることによって、適正な周波数で音声が再生される。
【００４６】
受信バッファ１０２のデータの残存量は、例えば伝送路９１０の伝送品質が悪化して伝送データの欠落や化けが生じるなどして、データ送信装置９００から１００００個のデータを送信したうちの９９９９個しかデータ受信装置１００で受信されないような場合には、前記のように送信側のオーディオクロック信号と受信側オーディオクロック信号との周波数が等しい場合、送信データ１００００個につき１個の割合で減少していく。そこで、例えば、図２（ａ）に示すように、時刻Ｔ０でデータの欠落が発生し始めると、受信バッファ１０２の残存データ量が徐々に減少し、やがて（例えば時刻Ｔ１で）、受信バッファ１０２の残存データ量がＴＨＮ以下になる。このように受信データの残存量がＴＨＮ以下になった場合は、検知回路１０６が第２の分周器１０７の分周比Ｎ´を６１４３（＝Ｎ−１）にする。これによって、受信側オーディオクロック信号の周波数が送信側よりも低い６１４３ｋＨｚになる（第２の分周器１０７の出力周波数が一旦、１．０００２ｋＨｚになった後、やがて１ｋＨｚとなって位相ロックする。）。そこで、受信リード制御回路１０３の読み出し速度が遅くなり、受信バッファ１０２の残存データ量は徐々に増加する。その後、例えば図２（ａ）に示す時刻Ｔ２で残存データ量がＴＨＮを超えると、第２の分周器１０７の分周比Ｎ´はＮ−１からＮに戻るように制御される。これにより、受信側オーディオクロック信号の周波数も、送信側のオーディオクロック信号に等しい周波数に復帰する。なお、ＰＬＬの時定数の影響で、時刻Ｔ１、Ｔ２付近の受信バッファ１０２の残存データ量は、ＴＨＮとは必ずしも一致したままにはならず、図２（ａ）に示すように、ＴＨＮをはさんで滑らかに遷移する。
【００４７】
前記のように、本実施形態では、受信バッファが十分な容量を有していれば、受信データの残存量に応じて受信データの読み出し速度が制御されることにより、受信バッファのアンダーフローが回避される。しかも、従来のデータ受信装置のように、常に、送信側のオーディオクロック信号の周波数よりも高い周波数か、または低い周波数に制御するのではなく、アンダーフローを回避する場合にのみ、受信側オーディオクロック信号の周波数を変化させるので、音声周波数のずれ、およびジッタの生じる頻度や程度を少なくすることが可能になる。
【００４８】
なお、上記の例では、アンダーフローが防止される受信装置の例を示したが、オーバーフローが防止される受信装置を構成することも容易にできる。すなわち、例えば、受信バッファ１０２の残存データ量が所定の閾値量以上の場合に、第２の分周器１０７の分周比Ｎ´がデータ送信装置９００から受信した分周比Ｎより大きな値（例えばＮ＋１）となるように制御すれば、受信側オーディオクロック信号の周波数が高周波側に変化して受信リード制御回路１０３の読み出し速度が速くなる。それゆえ、例えばデータ化けにより、データ送信装置９００が送信したデータよりも受信装置に受信されるデータが増加するような場合等に、オーバーフローを回避することが可能になる。また、受信バッファ１０２の残存データ量が第１の閾値を下回った場合に分周比Ｎ´を減少させ、第２の閾値を上回った場合に分周比Ｎ´を増加させるようにすることにより、アンダーフローおよびオーバーフローが何れも回避されるようにすることができ、この場合でも、残存データ量が上記２つの閾値の間である限り、送信側と同じ周波数の受信側オーディオクロック信号で受信バッファ１０２からの読み出しや再生処理を行わせることができる。
【００４９】
また、前記よりも分周比Ｎ´の増減量は±１に限らず、より大きく変化させれば、電圧制御発振器１１０の発振周波数がより大きく遷移するため、アンダーフローやオーバーフローの回避がより素早くなる。さらにバッファ残量に対する閾値を複数段階設け、これに応じて分周比も段階的に変化させるようにしてもよい。
【００５０】
また、マスタークロック信号がデータ送信装置９００から伝送路９１０を介して送信される例を示したが、これに限らず、例えば水晶発振子を用いるなどして、所定の周波数精度のクロック信号が得られれば、これに基づいて受信側オーディオクロック信号を生成するようにしてもよい。このように、マスタークロック信号を伝送する必要がない場合には、伝送路として例えばＩＥＥＥ１３９４シリアルインターフェースなどを用いることができる。
【００５１】
《発明の実施形態２》
発明の実施形態２に係るデータ受信装置２００は、実施形態１のように、第２の分周器１０７の分周比を変化させるのではなく、第１の分周器１０４の分周比を変化させることによって、受信側オーディオクロック信号の周波数を制御するものである。なお、以下の実施形態において前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００５２】
データ受信装置２００は、実施形態１のデータ受信装置１００に対し、図３に示すように、Ｎ値制御回路１０５に代えてＣ値制御回路２０５を備え、さらに検知回路１０６に代えて検知回路２０６を備えて構成されている点が異なっている。
【００５３】
Ｃ値制御回路２０５は、検知回路２０６の制御に応じて、所定の値Ｃ´（伝送路９１０を介して受信したＣ、またはＣよりも大きな、例えば、Ｃ＋１０）を第１の分周器１０４の分周比として第１の分周器１０４に出力するようになっている。
【００５４】
検知回路２０６は、受信バッファ１０２の受信データの残存量が所定の閾値量ＴＨＣ（例えば、ＴＨＣ＝Ａ／４）以下である場合に、Ｃ＋１０を出力し、ＴＨＣより多い場合に、Ｃを出力するようにＣ値制御回路２０５を制御するようになっている。
【００５５】
このように構成されたデータ受信装置２００は、前記受信バッファ１０２に残存するデータ量がＴＨＣよりも多い場合は、第１の分周器１０４の分周比Ｃ´がＣに等しい７４２５０に制御されることによって、受信側オーディオクロック信号の周波数が６１４４ｋＨｚ（＝Ｍ×ｆｓ）に制御される。すなわち、送信側のオーディオクロック信号と同じ周波数の受信側オーディオクロック信号に同期して受信バッファ１０２からの読み出しが行われ、適正な周波数の音声が再生される。
【００５６】
また、受信データの残存量がＴＨＣ以下になった場合は、第１の分周器１０４の分周比Ｃ´が７４２６０（＝Ｃ＋１０）に制御されることによって、第１の分周器１０４の出力周波数は、１ｋＨｚから０．９９９９ｋＨｚになり、第２の分周器１０７の出力信号とは位相差を生じる。第２の分周器１０７の分周比Ｎ´は、６１４４なので受信側オーディオクロック信号の周波数が６１４３ｋＨｚとなった場合に、第２の分周器１０７の出力周波数が０．９９９９ｋＨｚとなって位相ロックし、受信側オーディオクロック信号の周波数が送信側のオーディオクロック信号の周波数よりも低くく制御される。これにより、受信リード制御回路１０３の読み出し速度が遅くなる。なお、受信バッファ１０２の残存データ量の時間に対する推移は、図２（ａ）と同様である。
【００５７】
また、受信バッファ１０２の残存データ量がＴＨＣを超えた後は、第１の分周器１０４の分周比Ｃ´がＣ＋１０からＣに戻るように制御される。これにより、受信側オーディオクロック信号の周波数も、送信側のオーディオクロック信号に等しい周波数に復帰する。
【００５８】
前記のように、やはり本実施形態でも、受信バッファのアンダーフローが回避される。しかも、音声周波数のずれ、およびジッタの生じる頻度や程度を少なくすることが可能になる。
【００５９】
《発明の実施形態３》
発明の実施形態３に係るデータ受信装置３００は、受信側オーディオクロック信号の周波数を制御する場合に、前記のように、第１の分周器１０４、または第２の分周器１０７の何れか一方の分周比を変化させるのではなく、両方の分周比を変化させることによって制御を行うものである。
【００６０】
データ受信装置３００は、図４に示すように、実施形態１の検知回路１０６に代えて検知回路３０６を備え、さらにＣ値制御回路２０５を備えて構成される。
【００６１】
検知回路３０６は、受信バッファ１０２の受信データの残存量が所定の閾値量ＴＨＮ（例えば、ＴＨＮ＝Ａ／４）以下、かつＴＨＣ（例えば、ＴＨＣ＝Ａ／４）以下である場合には、Ｎ−１を出力するようにＮ値制御回路１０５を制御するとともに、Ｃ値制御回路２０５がＣ＋１０を出力するように制御し、また、受信バッファ１０２の受信データの残存量がＴＨＮ、またはＴＨＣより多い場合には、Ｎを出力するようにＮ値制御回路１０５を制御するとともに、Ｃを出力するようにＣ値制御回路２０５を制御するようになっている。
【００６２】
このように構成されたデータ受信装置３００は、前記受信バッファ１０２に残存するデータ量がＴＨＮ、またはＴＨＣよりも多い場合は、第２の分周器１０７の分周比Ｎ´が６１４４（＝Ｎ）に制御され、第１の分周器１０４の分周比Ｃ´が７４２５０（＝Ｃ）に制御されることによって、前記ＰＬＬ回路の出力周波数は、前記ＰＬＬの効果で６１４４ｋＨｚ（＝Ｍ×ｆｓ）に制御される。これにより、送信側のオーディオクロック信号と同じ周波数の受信側オーディオクロック信号に同期して読み出しが行われ、適正な音声周波数での再生が可能になる。
【００６３】
また、受信バッファ１０２の受信データの残存量がＴＨＮ以下、かつＴＨＣ以下になった場合には、第２の分周器１０７の分周比Ｎ´が６１４３（＝Ｎ−１）に制御され、第１の分周器１０４の分周比Ｃ´が７４２６０（＝Ｃ＋１０）に制御されることによって、前記ＰＬＬ回路の出力周波数が送信側のオーディオクロック信号の周波数よりも低い周波数に制御される。これにより、受信リード制御回路１０３の読み出し速度が遅くなる。なお、受信バッファ１０２の残存データ量の時間に対する推移は、図２（ａ）と同様である。
【００６４】
前記のように、やはり本実施形態でも、受信バッファのアンダーフローが回避される。また、音声周波数のずれ、およびジッタの生じる頻度や程度を少なくすることが可能になる。
【００６５】
しかも、分周比Ｃ´、および分周比Ｎ´の両方を操作するので、Ｃ´、またはＮ´の何れか一方だけを操作する場合に比べ、電圧制御発振器１１０の発振周波数がより低周波側へ遷移するので、よりすばやくアンダーフローを回避することが可能になる。
【００６６】
なお、本実施形態では、ＴＨＣとＴＨＮが等しい例を説明したが、異なる値をとってもよい。異なる値をとる場合には、実施形態１で説明したようにＮ´（またはＣ´）についてバッファ残量に対する閾値を複数段階設けるのと同様の制御を行うことができる。
【００６７】
《発明の実施形態４》
発明の実施形態４に係るデータ受信装置４００は、前記のように、受信側オーディオクロック信号の周波数を低周波側にシフトさせる場合の閾値量（低周波側シフト用閾値量）、および低周波側にシフトさせた周波数を元に戻す場合の閾値量（周波数復帰用閾値量）に、同じ値の閾値量を用いて第２の分周器１０７を制御するのではなく、それぞれの場合に対し、互いに異なる閾値量を用いて第２の分周器１０７を制御することによって、受信側オーディオクロック信号の周波数を制御するようにしたものである。
【００６８】
データ受信装置４００は、実施形態１に対し、図５に示すように、検知回路１０６に代えて検知回路４０６を備えて構成されている点が異なっている。
【００６９】
この検知回路４０６は、受信データの残存量が低周波側シフト用閾値量ＴＨＮ１（例えば、ＴＨＮ１＝Ａ／４）以下になった場合に、Ｎ値制御回路１０５の出力がＮからＮよりも小さな値（例えばＮ−１）となるようにＮ値制御回路１０５を制御し、受信データの残存量がＴＨＮ１以下の状態から、周波数復帰用閾値量ＴＨＮ２（ただし、ＴＨＮ２＞ＴＨＮ１。例えば、ＴＨＮ２＝Ａ×３／８）以上の状態になった場合に、Ｎ値制御回路１０５の出力がＮ−１から元のＮに戻るようにＮ値制御回路１０５を制御するようになっている。
【００７０】
このように構成されたデータ受信装置４００では、例えば、図２（ｂ）に示すように、時刻Ｔ０でデータ抜けが発生し始めて、受信バッファ１０２に保持されている受信データ量が減少し、時刻Ｔ１で残存量がＴＨＮ１以下になったとすると、第２の分周器１０７の分周比Ｎ´がＮ−１に制御され、受信側オーディオクロック信号の周波数が低周波側へシフトする。これにより、受信リード制御回路１０３の読み出し速度が遅くなり、例えば、図２（ｂ）に示すように、受信バッファ１０２の残存データ量が徐々に増加し、アンダーフローが回避され、音切れが防止される。図２（ｂ）の例では、時刻Ｔ２でＴＨＮ１を超える。
【００７１】
さらに受信バッファ１０２の残存データ量が増加し、ＴＨＮ２超えた後、第２の分周器１０７の分周比Ｎ´がＮ−１からＮに戻るように制御され、受信側オーディオクロック信号の周波数は、送信側のオーディオクロック信号に同期したＭ×ｆｓに復帰し、適正な周波数で音声が再生される。
【００７２】
なお、ＰＬＬの時定数の影響で、時刻Ｔ１、Ｔ２、Ｔ３付近の受信バッファ１０２の残存データ量は、ＴＨＮ１、ＴＨＮ２とは必ずしも一致せず、図２（ｂ）に示すように、ＴＨＮ１、ＴＨＮ２をはさんで滑らかに遷移する。
【００７３】
前記のように、やはり本実施形態でも、受信バッファのアンダーフローが回避される。また、音声周波数のずれ、およびジッタの生じる頻度や程度を少なくすることが可能になる。
【００７４】
しかも、前記のように、アンダーフロー回避後の受信バッファ１０２の残存データ量をＴＨＮ１よりも十分多くすることができるので、アンダーフローの回避が行われる頻度、すなわち音声周波数がずれる頻度を実施形態１〜３のデータ受信装置よりも、さらに減少させることが容易にできる。
【００７５】
《発明の実施形態５》
発明の実施形態５に係るデータ受信装置５００は、実施形態４と比べ、受信側オーディオクロック信号の周波数を制御する場合に、第２の分周器１０７の分周比を制御するのではなく、第１の分周器１０４の分周比を制御する点が異なっている。
【００７６】
具体的には、データ受信装置５００は、図６に示すように、実施形態２の検知回路１０６に代えて検知回路５０６を備えて構成される。
【００７７】
検知回路５０６は、受信データの残存量が低周波側シフト用閾値量ＴＨＣ１（例えば、ＴＨＣ１＝Ａ／４）以下になった場合に、Ｃ値制御回路２０５の出力がＣからＣよりも大きな値（例えばＣ＋１０）となるようにＣ値制御回路２０５を制御し、受信データの残存量がＴＨＣ１以下の状態から、周波数復帰用閾値量ＴＨＣ２（ただしＴＨＣ２＞ＴＨＣ１。例えば、ＴＨＣ２＝Ａ×３／８）以上の状態になった場合に、Ｃ値制御回路２０５の出力がＣよりも大きな値から元のＣに戻るようにＣ値制御回路２０５を制御するようになっている。
【００７８】
このように構成されたデータ受信装置５００では、受信バッファ１０２の受信データの残存量がＴＨＣ１以下になった場合、第１の分周器１０４の分周比Ｃ´がＣ＋１０に制御されることによって、受信側オーディオクロック信号の周波数が低周波側へシフトさせられる。これにより、受信リード制御回路１０３の読み出し速度が遅くなり、受信バッファ１０２の残存データ量が徐々に増加し、アンダーフローが回避される。
【００７９】
さらに受信バッファ１０２の残存データ量が増加し、ＴＨＣ２を超えると、第１の分周器１０４の分周比Ｃ´がＣ＋１０からＣに戻るように制御されることによって、送信側のオーディオクロック信号と同じ周波数の受信側オーディオクロック信号に同期して読み出しが行われ、適正な周波数で音声が再生される。
【００８０】
前記のように、やはり本実施形態でも、受信バッファのアンダーフローが回避される。また、音声周波数のずれ、およびジッタの生じる頻度や程度を少なくすることが可能になる。
【００８１】
しかも、前記のように、アンダーフロー回避後の受信バッファ１０２の残存データ量をＴＨＣ１よりも十分多くすることができるので、アンダーフローの回避が行われる頻度、すなわち音声周波数がずれる頻度を実施形態１〜３のデータ受信装置よりも、さらに減少させることが容易にできる。
【００８２】
《発明の実施形態６》
発明の実施形態６に係るデータ受信装置６００は、第１の分周器１０４、および第２の分周器１０７のそれぞれの分周器を前記低周波側シフト用閾値量、および周波数復帰用閾値量を用いて制御し、受信側オーディオクロック信号の周波数を制御するようにしたものである。
【００８３】
データ受信装置６００は、図７に示すように、実施形態３の検知回路３０６に代えて検知回路６０６を備えて構成されている。
【００８４】
検知回路６０６は、受信データの残存量が低周波側シフト用閾値量ＴＨＮ１（例えば、ＴＨＮ１＝Ａ／４）以下、かつ低周波側シフト用閾値量ＴＨＣ１（例えば、ＴＨＣ１＝Ａ／４）以下になった場合に、Ｎ値制御回路１０５の出力がＮからＮよりも小さな値（例えばＮ−１）となるようにＮ値制御回路１０５を制御するとともに、Ｃ値制御回路２０５の出力がＣからＣよりも大きな値（例えばＣ＋１０）となるようにＣ値制御回路２０５を制御し、受信データの残存量がＴＨＮ１以下、かつＴＨＣ１以下の状態から、周波数復帰用閾値量ＴＨＮ２（例えば、ＴＨＮ２＝Ａ×３／８）より多く、かつ周波数復帰用閾値量ＴＨＣ２（例えば、ＴＨＣ２＝Ａ×３／８）より多い状態になった場合に、Ｎ値制御回路１０５の出力が元のＮに戻るようにＮ値制御回路１０５を制御するとともに、Ｃ値制御回路２０５の出力が元のＣに戻るようにＣ値制御回路２０５を制御するようになっている。
【００８５】
このように構成されたデータ受信装置６００では、受信バッファ１０２に保持されている受信データ量が減少し、残存量がＴＨＮ１以下、かつＴＨＣ１以下になった場合、第２の分周器１０７の分周比Ｎ´をＮ−１に制御し、さらに、第１の分周器１０４の分周比Ｃ´をＣ＋１０に制御する。これにより電圧制御発振器１１０の出力周波数は、低周波側へシフトし、受信リード制御回路１０３の読み出し速度が遅くなり、受信バッファ１０２の残存データ量が徐々に増加して、ＴＨＮ１、およびＴＨＣ１を超え、アンダーフローが回避される。
【００８６】
受信バッファ１０２の残存データ量がＴＨＮ２、およびＴＨＣ２を超えた後、第２の分周器１０７の分周比Ｎ´をＮ−１からＮに戻るように制御し、さらに第１の分周器１０４の分周比Ｃ´をＣ＋１０からＣに戻るように制御する。これにより、送信側のオーディオクロック信号と同じ周波数の受信側オーディオクロック信号に同期して読み出しが行われ、適正な周波数で音声が再生される。
【００８７】
前記のように、やはり本実施形態でも、受信バッファのアンダーフローが回避される。また、音声周波数のずれ、およびジッタの生じる頻度や程度を少なくすることが可能になる。
【００８８】
しかも、分周比Ｃ´、および分周比Ｎ´の両方を操作するので、Ｃ´、またはＮ´の何れか一方だけを操作する場合に比べ、受信側オーディオクロック信号の周波数がより低周波側へ遷移するので、よりすばやくアンダーフローを回避することが可能になる。
【００８９】
さらに、前記のように、アンダーフロー回避後の受信バッファ１０２の残存データ量を十分多くすることができるので、アンダーフローの回避が行われる頻度、すなわち音声周波数がずれる頻度を実施形態１〜３のデータ受信装置よりも、さらに減少させることが容易にできる。
【００９０】
《発明の実施形態７》
本発明の実施形態７によるデータ受信装置の構成を図８に示す。図８において、７００はデータ受信装置、７０６は検知回路、７０５は電圧制御発振器制御回路である。以下図８を用いて、データ送信装置９００が伝送路９１０を介してオーディオデータを送信し、データ受信装置７００がこれを受信し、受信バッファ１０２がアンダーフローを発生させる場合について説明する。
【００９１】
検知回路７０６は、受信バッファ１０２の読み出し位置がアンダーフローを検知する閾値ＴＨ１以下になった時、アンダーフローを検知する。例えば、受信バッファ１０２の容量がＡの時、通常動作時の読み出し位置はＡ／２付近であり、閾値ＴＨ１＝Ａ／４である。この時、検知回路７０６に制御され、電圧制御発振器制御回路７０５は出力にオフセットを付加させることで、電圧制御発振器１１０の出力周波数を低周波側へシフトさせる。すると受信リード制御回路１０３の読み出しが遅くなり、受信バッファ１０２の残存データ量が徐々に増加し、閾値ＴＨ１を超える。閾値ＴＨ１を超えた時点で、検知回路７０６に制御された電圧制御発振器制御回路７０５は、付加したオフセットをゼロに戻す。以上の動作でアンダーフローを回避させることができる。
【００９２】
以上のように実施形態７によれば、ＰＬＬの動作で受信データのジッタ量が極めて少なく、かつ受信バッファ１０２でのアンダーフローが発生しないデータ受信装置を提供することができる。
なお、アンダーフローを例にとって説明したが、検知回路７０６でオーバーフローを検知し、電圧制御発振器制御回路７０５を制御して電圧制御発振器１１０の発振周波数を高周波側へ遷移させれば、同様にオーバーフローを回避することができる。
また、図８ではローパスフィルタ１０９の後段に電圧制御発振器制御回路７０５を設ける構成としたが、電圧制御発振器制御回路７０５の後段にローパスフィルタ１０９を設ける構成としても効果は同じである。
【００９３】
《発明の実施形態８》
本発明の実施形態８によるデータ受信装置の構成を図９に示す。図９において、８００はデータ受信装置、８０６は検知回路である。以下図９を用いて、データ送信装置９００が伝送路９１０を介してオーディオデータを送信し、データ受信装置８００がこれを受信し、受信バッファ１０２がアンダーフローを発生させる場合について説明する。
【００９４】
検知回路８０６は、受信バッファ１０２の読み出し位置がアンダーフローを検知する第１の閾値である閾値ＴＨ１以下になった時、アンダーフローを検知する。例えば、受信バッファ１０２の容量がＡの時、通常動作時の読み出し位置はＡ／２付近であり、閾値ＴＨ１＝Ａ／４である。この時、検知回路８０６に制御され、電圧制御発振器制御回路７０５は出力にオフセットを付加させることで、電圧制御発振器１１０の出力周波数を低周波側へシフトさせる。すると受信リード制御回路１０３の読み出しが遅くなり、受信バッファ１０２の残存データ量が徐々に増加し、第２の閾値である閾値ＴＨ２を超える。以上の動作でアンダーフローを回避させることができる。閾値ＴＨ２を超えた時点で、検知回路８０６に制御された電圧制御発振器制御回路７０５は、付加したオフセットをゼロに戻す。ここで第２の閾値ＴＨ２はＴＨ１よりも大きく、例えばＡ・３／８である。このように第２の閾値ＴＨ２を設けることで、アンダーフロー回避後の受信バッファ１０２の残存データ量をＡ／２に近づけることができ、容易にＴＨ１を下回りアンダーフローが発生することを回避することができる。
【００９５】
以上のように実施形態８によれば、ＰＬＬの動作で受信データのジッタ量が極めて少なく、かつ受信バッファ１０２でのアンダーフローが発生しないデータ受信装置を提供することができる。
【００９６】
なお、アンダーフローを例にとって説明したが、検知回路８０６でオーバーフローを検知し、電圧制御発振器制御回路７０５を制御して電圧制御発振器１１０の発振周波数を高周波側へ遷移させれば、同様にオーバーフローを回避することができる。
【００９７】
また、図９ではローパスフィルタ１０９の後段に電圧制御発振器制御回路７０５を設ける構成としたが、電圧制御発振器制御回路７０５の後段にローパスフィルタ１０９を設ける構成としても効果は同じである。
【００９８】
なお、実施形態１で示した各変形例は、実施形態２〜６においても同様に適用してもよい。
【産業上の利用可能性】
【００９９】
本発明に係るデータ受信装置は、受信バッファのオーバーフローやアンダーフローの回避ができるとともに、再生されるクロック信号の周波数が変動する頻度や程度を小さく抑えて、高精度な音声を再生することなどが可能になるという効果を有し、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）プレイヤーや、ＤＶＤレコーダー、液晶テレビ、デジタルテレビなどに適用され、他の装置から伝送されるオーディオデータ等の入力インターフェイスとして用いられるデータ受信装置等として有用である。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施形態１に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【図２】受信バッファの受信データの残存量の遷移を示す図である。
【図３】本発明の実施形態２に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【図４】本発明の実施形態３に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【図５】本発明の実施形態４に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【図６】本発明の実施形態５に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【図７】本発明の実施形態６に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【図８】本発明の実施形態７に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【図９】本発明の実施形態８に係るデータ受信装置、およびデータ受信装置にデータ等を送信するデータ送信装置の構成を示すブロック図である。
【符号の説明】
【０１０１】
１００      データ受信装置
１０１      受信ライト制御回路
１０２      受信バッファ
１０３      受信リード制御回路
１０４      第１の分周器
１０５      Ｎ値制御回路
１０６      検知回路
１０７      第２の分周器
１０８      位相比較器
１０９      ローパスフィルタ
１１０      電圧制御発振器
２００      データ受信装置
２０５      Ｃ値制御回路
２０６      検知回路
３００      データ受信装置
３０６      検知回路
４００      データ受信装置
４０６      検知回路
５００      データ受信装置
５０６      検知回路
６００      データ受信装置
６０６      検知回路
７００      データ受信装置
７０５      電圧制御発振器制御回路
７０６      検知回路
８００      データ受信装置
８０６      検知回路
９００      データ送信装置
９０１      送信ライト制御回路
９０２      送信バッファ
９０３      送信リード制御回路
９０４      分周器
９０５      レジスタ
９０６      カウンター
９１０      伝送路
【図１】
2006101029.tif 000003
【図２】
2006101029.tif 000004
【図３】
2006101029.tif 000005
【図４】
2006101029.tif 000006
【図５】
2006101029.tif 000007
【図６】
2006101029.tif 000008
【図７】
2006101029.tif 000009
【図８】
2006101029.tif 000010
【図９】
2006101029.tif 000011