(57)【要約】    【課題】  対象表示画面に適切な階調数で画像を表示可能とする電気光学装置及び画像表示方法を提供する。    【解決手段】  所定の階調を有する画素データに対応づけられた画素を表示する画素要素（ＧＥ）、画素要素（ＧＥ）の各々に対応づけられた画素ドライバ（ＧＤ）、画素ドライバ（ＧＤ）の各々に対応づけられており、隣接する画素要素（ＧＥ）のための誤差データを参照して当該画素要素のために供給された画素データを異なる階調数に補正する演算をし、当該演算で生じた誤差データを隣接する画素要素（ＧＥ）のために出力するエレメントプロセッサ（ＥＰ）を備えたことを特徴とする。【選択図】  図１
2006047901.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素要素と、
前記画素要素の各々に対応づけられた画素ドライバと、
前記画素ドライバの各々に対応づけられており、隣接する前記画素要素からの誤差データを参照して当該画素要素のために供給された画素データを異なる階調数に変更する階調変更演算をして、階調変更された画素データを前記画素ドライバに供給し、当該演算で生じた誤差データを隣接する前記画素要素のために出力するエレメントプロセッサと、を備えたことを特徴とする電気光学装置。
【請求項２】
下位の前記エレメントプロセッサの各々に対応づけられており、所定の画像に対して演算処理して物理空間で定義された１以上の画素データを生成し、生成された前記画素データを前記下位のエレメントプロセッサに供給する上位のエレメントプロセッサをさらに備える、請求項１に記載の電気光学装置。
【請求項３】
前記下位のエレメントプロセッサの各々は、参照すべき隣接した前記エレメントプロセッサからの前記誤差データが存在しない場合に、当該誤差データとして固定値を代入し演算する、請求項１に記載の電気光学装置。
【請求項４】
複数の画素要素と、
前記画素要素の各々に対応づけられた画素ドライバと、
前記画素ドライバの各々に対応づけられており、隣接する前記画素要素からの誤差データを参照して当該画素要素のために供給された画素データを異なる階調数に変更する階調変更演算をして、階調変更された画素データを前記画素ドライバに供給し、当該演算で生じた誤差データを隣接する前記画素要素のために出力する第１エレメントプロセッサと、
前記第１エレメントプロセッサの各々に前記画素データを供給する第２エレメントプロセッサと、を備えたことを特徴とする電気光学装置。
【請求項５】
前記第２エレメントプロセッサは、所定の元画像データに対して演算処理して物理空間で定義された１以上の画素データを生成し、生成された当該画素データを前記第１エレメントプロセッサに供給するように構成されている、請求項３に記載の電気光学装置。
【請求項６】
前記第１エレメントプロセッサの各々は、参照すべき隣接した前記エレメントプロセッサからの前記誤差データが存在しない場合に、当該誤差データとして固定値を代入し演算する、請求項４に記載の電気光学装置。
【請求項７】
前記第２エレメントプロセッサは、前記画素データを生成する際に、内挿法または外挿法のいずれかによって当該画素データを生成するように構成されている、請求項５に記載の電気光学装置。
【請求項８】
前記エレメントプロセッサの各々は、非同期回路により構成されており、隣接する前記エレメントプロセッサとは、ハンド・シェイキング接続されている、請求項１乃至７のいずれか一項に記載の電気光学装置。
【請求項９】
各前記エレメントプロセッサは、逆ポーリッシュ記述されたソフトウェアプログラムを実行可能に構成されている、請求項１乃至８のいずれか一項に記載の電気光学装置。
【請求項１０】
前記画素要素に表示される画素の濃度をそれぞれ測定する濃度測定装置と、
隣接する前記画素要素における前記濃度を測定し、当該隣接する画素の濃度差に対応する濃度誤差データを前記エレメントプロセッサに供給する濃度誤差補完回路とをさらに備える、請求項１乃至９のいずれか一項に記載の電気光学装置。
【請求項１１】
前記濃度測定装置を任意の前記画素要素に搬送させる搬送装置をさらに備える、請求項１０に記載の電気光学装置。
【請求項１２】
所定の画素要素について、画素データを入力する入力ステップと、
隣接する前記画素要素からの誤差データを参照して前記画素データを異なる階調数に変更する階調変更ステップと、
前記演算で生じた誤差データを隣接する前記画素要素のために出力する出力ステップとにより構成される画素要素演算を実施することを特徴とする画像表示方法。
【請求項１３】
下位の前記画素要素演算の各々に供給される前記画素データを供給するための上位の画素要素演算であって、
当該上位の画素要素演算は、
所定の画像に関する元画像データを入力する入力ステップと、
前記元画像データに基づいて物理空間で定義された１以上の画素データを生成する画素データ生成ステップと、により実施される、請求項１２に記載の画像表示方法。
【請求項１４】
請求項１乃至１１のいずれか一項に記載の電気光学装置を表示体として備えたことを特徴とする電子機器。
【請求項１５】
請求項１乃至１１のいずれか一項に記載の電気光学装置が組み込まれたことを特徴とする表示構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置に係り、特に大画面であっても高精細で色再現性のよい画像表示を提供する表示技術に関する。
【背景技術】
【０００２】
近年の大画面表示が可能なフラットパネルディスプレイは、高精細度であり、高品質な映像が提供可能に構成されている。特に、プラズマディスプレイや液晶ディスプレイ等の分野では、薄膜半導体装置（ＴＦＴ）の製造技術が進化して、様々な場所に大画面ディスプレイが設けられるようになってきた。
【０００３】
従来、高精細で色再現性よく画像を印刷するための量子化技術としては、多階調画像データを誤差拡散法や平均誤差最小法を用いて２階調画像データに変換する画像処理装置が提案されていた。例えば、特開平８−３０７６８０号公報には、このような量子化方法において低濃度領域や高濃度領域におけるしきい値の設定方法を規定することにより、低濃度領域または高濃度領域の立ち上がり部で発生するドット生成の遅延やそれら領域の後部に発生する尾引きといった現象を防止するための画像処理装置が記載されている（特許文献１）。
【０００４】
【特許文献１】特開平８−３０７６８０号公報（段落００１８等）
【０００５】
【特許文献２】特開平９−１６３１４１号公報（段落００４７〜００５０等）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のディスプレイ装置は、精細度や色再現性は高く、適正な距離、適正な画角で画像表示面を観察する限りは十分な性能を備えていた。しかしながら、様々な場所に大型ディスプレイ装置が装備されるようになってきた昨今、いくつかの不都合が生じるようになってきた。
【０００７】
まず、通常のディスプレイ装置では、画像表示面から一定の距離をおいて画面全体を一定の視野角で望んだ場合に高精細・色再現性のよい画像表示が得られるように設計されている。しかし、最近では画像表示面に接近して観察されるような状況が出現していた。例えば壁面にイメージ映像を表示したり広告宣伝情報を表示したりする巨大ディスプレイが存在するが、それほど広くない通路からこのようなディスプレイを見ざるを得ない場合が存在する。このような状態では、その映像に想定されていた精細度や色再現性を得ることができなかった。
【０００８】
また精細度（解像度）はディスプレイ装置ごとに固有のものであり、その画像表示面に、異なる精細度で表示するために作られた他の映像ソースからの画像を表示することはできなかった。
【０００９】
さらに、従来のディスプレイ装置で従来の方法で高精細を実現しようとすれば、その画像表示面のサイズが大きければ大きいほど重量とコストが嵩んでしまうため、極端に大きな、例えば壁面に貼り付けるディスプレイ装置を提供することが現実には難しかった。
【００１０】
またさらに、大型ディスプレイを、低温ポリシリコンなどを用いたＴＦＴプロセスで製造する場合、一体成形可能な基板面積が限られているので、複数の基板（タイル）を製造し、それら基板を貼り合わせる、いわゆるタイリングが必要となる。このとき基板間に生じるトランジスタ特性のバラツキに基づく表示濃度の差が人間の知覚限界を超えて認識されてしまうという問題点があった。
【００１１】
上記した特許文献は、量子化により若干の精細度を犠牲にして色再現性を高めるものであったが、主としてプリンタに関するものであり、ディスプレイ装置に対する具体的な構成を示すものではなかった。
【００１２】
そこで、本発明は、画像表示面に高精細度で色再現性のよい画像を表示可能とする電気光学装置及び画像表示方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明は、複数の画素要素と、画素要素の各々に対応づけられた画素ドライバと、画素ドライバの各々に対応づけられており、隣接する画素要素からの誤差データを参照して当該画素要素のために供給された画素データを異なる階調数に変更する階調変更演算をして、階調変更された画素データを前記画素ドライバに供給し、当該演算で生じた誤差データを隣接する画素要素のために出力するエレメントプロセッサと、を備えたことを特徴とする。
【００１４】
また、本発明によれば、複数の画素要素と、画素要素の各々に対応づけられた画素ドライバと、画素ドライバの各々に対応づけられており、隣接する画素要素からの誤差データを参照して当該画素要素のために供給された画素データを異なる階調数に変更する階調変更演算をして、階調変更された画素データを前記画素ドライバに供給し、当該演算で生じた誤差データを隣接する画素要素のために出力する第１エレメントプロセッサと、第１エレメントプロセッサの各々に画素データを供給する第２エレメントプロセッサと、を備えたことを特徴とする。
【００１５】
さらにこのような電気光学装置における画像処理方法としては、所定の画素要素について、画素データを入力する入力ステップと、隣接する画素要素からの誤差データを参照して画素データを異なる階調数に変更する階調変更ステップと、演算で生じた誤差データを隣接する画素要素のために出力する出力ステップとにより構成される画素要素演算を実施することを特徴とする。
【００１６】
上記構成によれば、エレメントプロセッサが画素要素ごとに設けられており、物理空間で定義される個々の画素データが、その画素要素に適合する、異なる階調数に変更されるのと並行して、隣接する画素要素の演算で出力された誤差データを含めて、当該画素要素のための画素データの誤差演算を実施し、さらに個々の画素要素について算出された新たな誤差データが隣接する他のエレメントプロセッサのために出力される。当該構成によれば、当該電気光学装置の持つ精細度（解像度）に応じて元となる画像が誤差分散され、高精細で色再現性のよい画像が表示される。
【００１７】
なお本発明のような誤差演算は、例えば誤差拡散法（二次元誤差拡散法）や平均誤差最小法を利用する。当該二次元誤差拡散法では、ある画素要素に隣接し先に演算される、例えば４つの画素要素から出力された分配誤差データを入力し、当該誤差データと本来の画素データと加えて新たな補正後の画素データを算出する。さらに当該誤差演算による誤差データを所定の分配率で後に演算される画素要素のために出力する。
【００１８】
本発明において「画素要素」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる表示要素をいい、その形態を問わない。例えば画素要素として、液晶表示装置、ＥＬ（エレクトロルミネッセンス）装置、プラズマ発光装置の他、電気泳動装置、電界の印加により発生した電子を発光板に当てて発光させる電子放出装置を備えたものをも含む。
【００１９】
また本発明では、１乃至複数の第１層のエレメントプロセッサに対応づけられており、所定の元画像データに対して演算処理して論理画素空間で定義された論理画素データを生成し、生成された論理画素データを第１層のエレメントプロセッサに供給する第２層のエレメントプロセッサをさらに備えて構成されている。第２層における演算処理の方法及びマッピングの方法は、それぞれ別途、前もって上位層から入力されるように構成されている。第２層における演算は、解像度変換、解像度変換の為の内挿・外挿演算、色変換等が考えられる。第３層を含む上位層の演算は、ベクター・データからラスタ・データへの変換、各種エンコード・データのデコード等が考えられる。
【００２０】
下位（例えば第１）の前記エレメントプロセッサの各々に対応づけられており、所定の画像に対して演算処理して物理空間で定義された１以上の画素データを生成し、生成された前記画素データを前記下位のエレメントプロセッサに供給する上位（例えば第２）のエレメントプロセッサをさらに備える。階層数に限定は無い。
【００２１】
上記構成によれば、エレメントプロセッサが多層構造に設けられており、上位のエレメントプロセッサ間において所定の画像に対して演算処理して物理空間で定義された１以上の画素データが生成され、生成された画素データが誤差拡散を担う下位のエレメントプロセッサに供給される。
【００２２】
例えば上位の画素要素における演算処理としては、回転、拡大・縮小、移動、ページめくり等の３次元画像処理、色反転等の色変更処理等を適用することができる。また、さらに上位のエレメントプロセッサを設けることも可能である。そのようなさらに上位のエレメントプロセッサでは、例えば圧縮画像データの伸張、ベクタ画像からラスタ画像への変換などの処理が考えられる。なお、「元画像データ」は、ラスタ画像であるかベクタ画像であるかを問わない。また圧縮画像データである場合も含む。
【００２３】
ここで、第１エレメントプロセッサまたは最下層のエレメントプロセッサの各々は、参照すべき隣接したエレメントプロセッサからの誤差データが存在しない場合に、当該誤差データとして固定値を代入し演算する。この構成によれば、例えば最上位ラインや各ラインの先頭画素など、隣接する画素要素が存在しない場合でも適切な誤差演算が行える。ここで固定値とは、例えばゼロであるが限定はない。
【００２４】
ここで、エレメントプロセッサの各々は、非同期回路により構成されており、隣接するエレメントプロセッサとは、ハンド・シェイキング接続されている。誤差演算は、所定の画素要素の誤差データが揃って初めてその画素要素についての演算をスタートさせればよいという、非同期回路というイベント起動型演算回路に非常に適した演算内容となっているため整合性がよい。しかも非同期回路はステータスの変化時にのみ電流が流れるため、消費電力が極めて少なく、また、その演算内容と素子特性によって定まる最大速度で動作可能なので、大画面表示用の回路として、可能な限りの省電力化と高速表示化が行える。
【００２５】
ここで、各エレメントプロセッサは、逆ポーリッシュ記述されたソフトウェアプログラムを実行可能に構成されている。逆ポーリッシュ記述されたソフトウェアプログラムは、コーディング量を少なくでき、個々の演算が単純に記載されるため、多数のスタックが不要であり、構成能動素子数の限られる画素要素ごとに設けられる演算回路の演算記述法として適するからである。例えばプログラミング言語としてForthを利用可能である。
【００２６】
このとき、エレメントプロセッサは、画素データを生成する際に、内挿法または外挿法のいずれかによって画素データを生成するように構成されている。この構成によれば、処理演算の結果、論理空間上に与えられる階調データの位置がオフグリッド（画素に対応する格子から外れる場合）となるような場合であっても、自然な画像とするために必要とされる画素データが、内挿法または外挿法等の手法により生成されるので、自然な画像が表示可能である。
【００２７】
また本発明は、画素要素に表示される画素の濃度をそれぞれ測定する濃度測定装置と、隣接する画素要素における濃度を測定し、当該隣接する画素の濃度差に対応する濃度誤差データをエレメントプロセッサに供給する濃度誤差補完回路とをさらに備えていてもよい。この構成によれば、濃度測定装置が、所定の画素要素間に発生する濃度の差を読み取ってその濃度の誤差に対応する濃度誤差データを生成するので、エレメントプロセッサがこの濃度誤差データによって示される濃度誤差を解消する方向に補完演算することにより、境界に生ずる濃度差を視覚的に緩和することができる。さらに、濃度測定装置を任意の画素要素に搬送させる搬送装置を備えていてもよい。
【００２８】
これが画素データ上は同一階調であっても画素ドライバまたは画素要素間のバラツキによって実際の表示に濃度差が生じる場合であっても、当該構成によれば、実際の表示上の濃度差に基づいて演算されるので、その視覚上の濃度差を緩和することができる。ここで「濃度」というときは、視覚上表示される色の強さのことをいう。
【００２９】
本発明は、上記したような電気光学装置を表示体として備えたことを特徴とする電子機器でもあり、上記したような電気光学装置が組み込まれたことを特徴とする表示構造体でもある。
【００３０】
ここで、「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、上記電気光学装置を含むテレビジョン装置、ロールアップ形テレビジョン装置、パーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、ＩＣカード、宣伝公告用ディスプレイ等が含まれる。
【００３１】
また、「表示構造体」とは、可搬性のある動産的な装置を超える概念であり、自動車、電車、飛行機等の移動体の壁面、不動産である建築上の構造体である壁面、床面、天井などに、半導体装置等を用いた画素要素を埋め込み、他のエレメントプロセッサから画素データを供給可能に構成したものも含まれる。
【発明を実施するための最良の形態】
【００３２】
次に、本発明を実施するための好適な実施形態を、図面を参照しながら説明する。以下に説明する本発明の実施形態は、本発明の適用方法の単なる例示に過ぎず、本発明は以下の実施形態に限定されることなく種々に変形して適用することが可能である。
【００３３】
< 実施形態１ >
図１及び図２に基づいて、本実施形態に係る電気光学装置を説明する。
図１は、模式的に本実施形態１における電気光学装置の接続関係を示したものである。図１に示すように、本実施形態の電気光学装置１は、複数の画素を表示する画素要素ＧＥ、画素要素ＧＥの各々に対応づけられた画素ドライバＧＤ、画素ドライバＧＤの各々に対応づけられた第１エレメントプロセッサＥＰ１を備えて構成されている。例えば、画素マトリックスのなかでＭ行Ｎ列に配置されている第１エレメントプロセッサＥＰ１MNは、Ｍ行Ｎ列目の画素ドライバＧＤを駆動し、Ｍ行Ｎ列目の画素要素ＤＥに画素表示させるための画素データを供給するように構成されている。
【００３４】
また第１エレメントプロセッサＥＰ１の各々に対しては、上位の階層である第２エレメントプロセッサＥＰ２が第１エレメントプロセッサＥＰ１に対し、多階調画素データＸ（ｍビット）を供給するようになっている。具体的には、第２エレメントプロセッサＥＰ２は、３行×３行の第１エレメントプロセッサＥＰ１のマトリックスの各々に対して一個対応しており、第１エレメントプロセッサＥＰ１の各々に画素データＸを供給するようになっている。
【００３５】
さらに第２エレメントプロセッサＥＰ２は、第１エレメントプロセッサＥＰ１の各々に、誤差拡散演算に必要な制御情報を一括して供給することが可能になっている。例えば、制御情報としては、誤差データの分配先となるエレメントプロセッサの相対的な配置、分配先ごとに定められる量子化誤差Ｄのための重み付け係数である分配率Ｗ、量子化のためのしきい値yth、画素ドライバＧＤや画素要素ＧＥのコンフィギュレーション情報、必要に応じて適用されるγ補正情報を供給可能に構成されている。これらの制御情報は、画素データＸの送信と前後して所定のシーケンスで供給されるものである。また画像が所定のタイミングで一括表示されるような場合には、その同期情報も供給する。
【００３６】
第１エレメントプロセッサＥＰ１は、これら多階調画素データＸと制御情報とを入力し、誤差拡散演算を実施する。隣接する画素要素ＧＥのための誤差データを参照して当該画素要素ＧＥのために供給された画素データＸを異なる階調数に変更し、当該演算で生じた誤差データを隣接する画素要素ＧＥのために出力するように構成されている。
【００３７】
この構成によって、第１エレメントプロセッサＥＰ１の各々は、第２エレメントプロセッサＥＰ２から供給された多階調画素データＸを、誤差拡散演算し、当該画素要素については階調数を下げた画素データＹを生成する。そして、画素データＹを一つの画素ドライバＧＤを通じて一つの画素要素ＧＥに供給することで、精細度と色再現性の改善された画像表示をするように構成されている。
【００３８】
なお、カラー表示をするためには、原色に対応させて、当該第１エレメントプロセッサＥＰ１、それに接続する画素ドライバＧＤ、それに接続する画素要素ＧＥを設け、カラー画素を構成する複数の原色に対応する画素要素の組によって任意の色彩表示が可能とする。本発明は、色再現性改善をその目的の一つとしているが、それぞれの原色で実施される誤差拡散処理は同様のものであるため、以下の説明では、話を簡単にするために、単色の構成に対応した構成のみを説明する。
【００３９】
ここで、各エレメントプロセッサＥＰ、画素ドライバＧＤ、画素要素ＧＥの構成には限定が無く、公知の技術を種々に利用可能である。例えば、第１エレメントプロセッサＥＰ１には、通常のコンピュータ装置として例えば小型マイクロコンピュータとしての構成を備えている。当該第１エレメントプロセッサＥＰ１は少なくとも隣接する第１エレメントプロセッサＥＰ１との通信が可能であり、本実施形態で示されるような規定の誤差拡散演算が可能に構成されている必要がある。特に、第１エレメントプロセッサＥＰ１は、次の実施形態２に示すような非同期回路で構成されていることは好ましい。
【００４０】
また各画素ドライバＧＤは、基板上に形成される薄膜半導体装置（例えば薄膜トランジスタ（ＴＦＴ））等であって、上記画素要素ＧＥに出力端子が接続されており、与えられた画素データの階調に応じた電流（電力）を画素要素ＧＥに供給可能に構成されている。
【００４１】
画素要素ＧＥは、例えば液晶表示装置、プラズマ発光装置、ＥＬ装置の他、電気泳動装置、電子放出装置を備えたものをも含み、与えられる画素データの階調に応じた濃度で光を発したり、光と透過したり、反射させたりが可能に構成されている。これら第１エレメントプロセッサ、画素ドライバ等は、基板上に形成される薄膜半導体装置（ＴＦＴ）で構成されているが、特にＬＴＰＳ（Low Temperature Poly Silicon:低温ポリシリコン）やＨＴＰＳ（High temperature Poly Silicon）、アモルファスシリコンで構成されていることが好ましい。また有機ＴＦＴを用いることも可能である。これらのＴＦＴは、液滴吐出法で製造可能であり、微細であって高性能なものが製造可能だからである。
【００４２】
図３Ａに、画素要素ＧＥの例である液晶表示装置の断面図を示す。図３Ａでは、一つの画素のみを示している。この液晶表示装置は、ガラス基板２００上に、ＩＴＯ等の透明電極材料で個別電極２０１が形成され、スペーサ２０２で仕切られた空間に液晶材料２０３が充填されている。液晶材料２０３は、透明電極材料で共通電極２０４が設けられ、保護膜２０５が形成されている。個別電極２０１と共通電極２０４の表面は、液晶材料２０３中の液晶分子を配向させるためのラビング処理がされている。本発明の画素ドライバＧＤは例えば薄膜半導体装置で形成されており、個別電極２０１に所定の電圧を印加可能に構成されている。上記構成において、この液晶表示装置は、第１エレメントプロセッサＥＰ１から供給される画素データＹに対応する電圧が個別電極２０１に印加され、画素データＹの濃度に対応した量の光を反射または透過するようになる。
【００４３】
図３Ｂに、画素要素ＧＥの他の例であるＥＬ装置の断面図を示す。このＥＬ装置は、透明基板３００上に、仕切り部であるバンク３０１が形成され、その開口部に透明電極材料で個別電極３０２、正孔輸送層３０３、発光層３０４が形成され、複数の画素を覆って共通電極３０５が設けられている。上記構成において、第１エレメントプロセッサＥＰ１から画素データＹに対応する電圧が個別電極３０２に印加されると、陰極である共通電極側３０５から電子が、陽極である個別電極３０２側から正孔が、それぞれ注入される。そして発光層３０４内で両者が結合する際に、ＥＬ材料に係る分子を励起し発光する。この発光量は、個別電極３０２に印加される電流量に対応するため、結局画素データＹの濃度に対応した光量で発光することになる。
【００４４】
図２に示すように、第１エレメントプロセッサＥＰ１の各々は、少なくとも９つのチャネルを介して隣接する第１エレメントプロセッサＥＰ１に接続している。図２では、Ｍ行Ｎ列目の第１エレメントプロセッサＥＰ１MNに注目した場合の入出力関係を示している。
【００４５】
具体的には図２に示すように、第１エレメントプロセッサＥＰ１MNは、誤差データとして、隣接する第１エレメントプロセッサＥＰ１(M-1)(N-1)、ＥＰ１(M-1)N、ＥＰ１(M-1)(N+1)、及びＥＰ１M(N-1)から、重みづけられた量子化誤差である誤差データＷ(1、1)・Ｄ(M-1)(N-1)、Ｗ(1、0)・Ｄ(M-1)N、Ｗ(1、-1)・Ｄ(M-1)(N+1)、及びＷ(0、1)・ＤM(N-1)を入力する。そして自らの画素データＸMNを量子化して画像データＹMNを生成し、当該量子化に伴って発生した量子化誤差ＤMNに重み付けを行って得られた誤差データＷ(1、-1)・ＤMN、Ｗ(1、0)・ＤMN、Ｗ(1、1)・ＤMN、及びＷ(0、1)・ＤMNを隣接する第１エレメントプロセッサＥＰ１(M+1)(N-1)、ＥＰ１(M+1)N、ＥＰ１(M+1)(N+1)、及びＥＰ１M(N+1)の各々に分配出力する。
【００４６】
上述したように、一つの第１エレメントプロセッサは、隣接する４つの第１エレメントプロセッサＥＰ１から分配された誤差データを入力し、また、誤差分散演算の結果算出された誤差データを隣接する４つの第１エレメントプロセッサＥＰ１に出力する。一つの誤差データに着目すると、二つの第１エレメントプロセッサＥＰ１の間では、一対一通信が行われているだけなので、そのデータの入出力を司る第１エレメントプロセッサＥＰ１は、対応する通信相手のポートの特性が定まれば一義的にそのポートの特性も定まる。すなわち、相手側のポートがActive Input（アクティブ入力）であれば受け手はPassive Output（パッシブ出力）でなければならず、相手側のポートがActive Output（アクティブ出力）であれば受け手はPassive Input（パッシブ入力）でなければならない。
【００４７】
図４に、第１エレメントプロセッサＥＰ１間のポート接続図を示す。本実施形態１の第１エレメントプロセッサＥＰ１は、Active InputのポートＡとPassive OutputのポートＢとが要求信号Ｒｅｑと確認信号Ａｃｋとを通信可能に接続され、互いにハンドシェイキング（handshaking）動作により通信を行うように構成されている。相互のポートは、要求信号Ｒｅｑと確認信号Ａｃｋとをそれぞれ交換できるように接続されている。なお、多量のデータを送る場合には、読み出しクロックを別途供給して、データ読み出しタイミングが把握できようにしてもよい。
【００４８】
図５Ａに、Active InputのポートＡとPassive OutputのポートＢとが接続される場合のタイミングチャートを示す。図５Ａに示すように、第１エレメントプロセッサＥＰ１間で、通信を開始する場合、Active Input側のポートＡは、要求信号Ｒｅｑをアクティブ状態（例えばＨレベル）にしてアサート処理する。ポートＢ側では、要求信号Ｒｅｑがアクティブ状態になったことを受け、さらに内部の演算結果が揃うなどデータ出力が可能な状態になれば、確認信号Ａｃｋとしてこのデータを送出する。このデータは符号化されていてもよい。例えば、本実施形態１では、二線式エンコーダにより符号化されたデータが送信されるものとする。この確認信号Ａｃｋとしてのデータの送出によって、ポートＡ側ではデータが送信されてきたことを認識する。
【００４９】
図５Ｂに、Passive InputのポートＡとActive OutputのポートＢとが接続される場合のタイミングチャートを示す。この図に示すように、ポートＡがPassive Inputであり、ポートＢがActive Outputである場合には、ポートＢ側においてデータが揃った場合に先に要求信号Ｒｅｑとしてデータを送信し、ポートＡ側では、このデータを受け取ると同時に確認信号Ａｃｋを送信することになる。
【００５０】
このようなハンドシェイキング動作はお互いの状態に応じて確実に、かつ、単純な手順でデータの送受信が可能であるため、一対一通信経路が多数存在し、各々の回路構成を簡単にしたい本実施形態の第１エレメントプロセッサＥＰ１のための通信ポート構成として好ましい。
【００５１】
次に、上記したハンドシェイキング通信により実施される、第１エレメントプロセッサＥＰ１で行われる二次元誤差拡散演算の手順を、具体的に説明する。本実施形態では、誤差演算の順番が、対象領域の最も上の行から下の行へ、また、最も左の画素要素から右側の画素要素へ移るようにプログラムされている。ある行の右端の画素要素に達すると一段下の行の左端の画素要素から演算が続行される。これらの演算の順序は任意に変更することが可能である。以下、話を簡単にするため、実際には２４ビット構成のカラー画像データのうち一原色、８ビットの画素データに着目し、２５６階調（８ビット）から８階調（３ビット）へ変換する二次元誤差拡散について演算について説明する。
【００５２】
１）  まず、第１エレメントプロセッサＥＰ１は演算対象となる画素要素、例えばＭ行Ｎ列目であれば画素要素ＧＥMNについて、第２エレメントプロセッサＥＰ２から供給されてきた画素データＸMNを量子化し画素データＹMNを生成し、さらにその画素要素ＧＥMNについての量子化誤差ＤMNを算出する。演算の順番は、演算対象領域の左上の画素要素、すなわち対象領域の１行１列目から行う。量子化演算のために量子化関数Ｑ83を利用する。
【００５３】
Ｑ83：ＸMN→ＹMN
ここで、第１エレメントプロセッサＥＰ１は、量子化関数Ｑ83を用いてすべての画素要素に対して以下のアルゴリズムにより量子化するようにプログラムされている。
【００５４】
i)  量子化関数Ｑ83は、（２3―１）個、すなわち７個のしきい値で定義される。その中でｎ番目のしきい値ythnは、式（１）を満たす整数として定義されている。
【００５５】
（（ｎ−１）・２５５／７）≦ythn≦（ｎ・２５５／７）  …（１）
例えば、式（１）の範囲の中間値をしきい値とする場合、しきい値ythnは、式（２）となる。
【００５６】
ythn＝（２ｎ―１）・２５５／１４      …（２）
ｎを１〜７に変化させて７つのしきい値を求めると、式（３）となる。
【００５７】
〔yth1、yth2、yth3、yth4、yth5、yth6、yth7〕
＝〔１８、５５、９１、１２８、１６４、２００、２３７〕  …（３）
【００５８】
ii)  次に第１エレメントプロセッサＥＰ１は、その画素要素ＧＥMNに供給されている画素データＸMNとその画素要素に供給されている誤差データとの合計をこのしきい値を比較し、式（４）を満たすときのｎを決定する。例えば、対象領域の左上の画素要素であれば、隣接する画素要素からの誤差データがゼロである。
【００５９】
ythn＜  ＸMN（＋誤差データの合計）  ＜  ythn+1        …（４）
ただし、０＜ｎ＜７、yth0＝０、yth8＝２５５とする。
そして３ビットベクトル〔000、 001、 010、 011、 100、 101、 110、 111〕のｎ番目の値を、階調変更された８階調（３ビット）の画素データＹMNとして出力する。
【００６０】
iii)  次に第１エレメントプロセッサＥＰ１は、量子化誤差Ｄを求める。上記３ビットベクトル〔000、 001、 010、 011、 100、 101、 110、 111〕のｎ番目の要素を８ビット値に正規化した値は、ｎ・２５５／７から求められることから、正規化したベクトルは、式（５）となる。
〔０、３６、７２、１０９、１４５、１８２、２１８、２５５〕      …（５）
この式（５）のうちｎ番目の値を、入力値である画素データＸMNから減算した値が、この画素要素ＧＥMNについての量子化誤差ＤMNとなる。
【００６１】
（２）  次に、第１エレメントプロセッサＥＰ１は、求められた量子化誤差ＤMNをその画素要素の左下、真下、右下、右横の各画素要素に一定の分配率〔Ｗ(1、-1)、Ｗ(1、0)、Ｗ(1、1)、Ｗ(0、1)〕で分配する演算を実行する。ここで、該当する画素要素が存在しない場合には、固定値、ここではゼロ（０）に分配率Ｗを置き換えて演算を実行する。例えば、画素要素ＧＥ11についての量子化誤差Ｄ11は、左下（２行目０列目）、真下（２行目１列目）、右下（２行目２列目）、右横（１行目２列目）の各画素要素に対し、それぞれ分配率
〔０、Ｗ(1、0)、Ｗ(1、1)、Ｗ(0、1)〕  …（６）
で分配されることになる。以上で、一つの画素要素に関する誤差拡散演算が終了する。
なお、該当する画素要素が存在しない場合にゼロ以外の固定値を入力するようにしてもよい。
【００６２】
（３）  同様にして、第１エレメントプロセッサＥＰ１は演算対象を次の右横の画素要素に移し、再び上記（１）（２）の演算を実行する。上述したように、対象領域の最も左上の画素要素に対しては、式（４）において誤差データをゼロとしてしきい値ythとの比較が行えたが、一つ横の画素要素からは、先に演算された画素要素からの誤差データが存在するため、式（４）において、誤差データを加えた値としきい値とを比較する。例えば画素要素ＧＥ12に対する演算では、画素要素ＧＥ11に対する量子化誤差Ｄ11が重みづけられた誤差データを加え、次のような比較になる。
【００６３】
ythn＜  Ｘ12＋Ｗ(0、1)・Ｄ11  ＜  ythn+1       …（７）
そして、さらに上記（２）の誤差データ演算を実施し、新たな量子化誤差Ｄ12を式（６）の分配率で分配する。第１エレメントプロセッサＥＰ１はこのような誤差拡散演算を上記演算順序で繰り返していく。
【００６４】
（４）  誤差拡散演算が右端の画素要素について行われる場合には、右下と右横の画素要素が存在しないので、分配率
〔Ｗ(1、-1)、Ｗ(1、0)、０、０〕  …（８）
を用いる。
【００６５】
（５）  ２行目からの誤差拡散演算は、一つ上の行の画素要素及び左横の画素要素からの誤差データが存在する。このため、第１エレメントプロセッサＥＰ１は、例えばＭ行Ｎ列の画素要素ＧＥMNについて、式（９）の一般式に基づくしきい値比較を実施する。
【００６６】
ythn＜  ＸMN＋Ｗ(1、1)・Ｄ(M-1)(N-1)＋Ｗ(1、0)・Ｄ(M-1)N＋Ｗ(1、-1)・Ｄ(M-1)(N+1)＋Ｗ(0、1)・ＤM(N-1)  ＜  ythn+1    …（９）
【００６７】
（６）  なお、対象領域の左端における画素要素及び右端における画素要素については、領域を超えて誤差データが供給されないので、式（９）の対応する分配率がゼロとなり、左端の場合は式（１０）に、右端の場合は式（１１）にそれぞれなる。
【００６８】
ythn＜  ＸMN＋Ｗ(1、0)・Ｄ(M-1)N＋Ｗ(1、-1)・Ｄ(M-1)(N+1)  ＜  ythn+1   …（１０）
【００６９】
ythn＜  ＸMN＋Ｗ(1、1)・Ｄ(M-1)(N-1)＋Ｗ(1、0)・Ｄ(M-1)N＋Ｗ(0、1)・ＤM(N-1)  ＜  ythn+1 …（１１）
【００７０】
図６に、本実施形態１における具体的な電気光学装置１の全体構成を示す。この電気光学装置１では、エレメントプロセッサが３つの階層に分かれて設けられ、互いに接続されている。すなわち、最も下層から順に第１エレメントプロセッサ群ＥＰＧ１、第２エレメントプロセッサ群ＥＰＧ２、及び第３エレメントプロセッサＥＰ３が設けられている。第３エレメントプロセッサＥＰ３は、メインプロセッサＭから画像データＵを入力している。
【００７１】
最も下層の第１エレメントプロセッサ群ＥＰＧ１は、９行×９列のマトリックス状に画素要素ＧＥが設けられている。第１エレメントプロセッサ群ＥＰＧ１の８１個のエレメントプロセッサＥＰ１は、互いに隣接する３行×３列の９個の第１エレメントプロセッサＥＰ１によって九つの領域に分割されている。
【００７２】
第２エレメントプロセッサ群ＥＰＧ２を構成するそれぞれの第２エレメントプロセッサＥＰ２は、この第１エレメントプロセッサ群ＥＰＧ１の９つの領域の各々に画素データを供給するようになっている。さらに第２エレメントプロセッサ群ＥＰＧ２の各々の第２エレメントプロセッサＥＰ２には、最上位の第３エレメントプロセッサＥＰ３から画素データが供給されるようになっている。
【００７３】
第１エレメントプロセッサ群ＥＰＧ１の領域の境界、例えばＥＰ１13とＥＰ１14との間、ＥＰ１23とＥＰ１24との間は、境界線を跨いでいるが、お互いのエレメントプロセッサに対する誤差データは境界を越えて供給され、不連続とならずに誤差分散が計れるように、互いに通信チャネルが設けられている。
【００７４】
本実施形態において、第３エレメントプロセッサＥＰ３は、符号化された元画像データＵの復号化を行い復号化された画像データＶを出力する。復号化の他に、ベクタデータからラスタデータを発生させるような処理も可能である。第２エレメントプロセッサ群ＥＰＧ２は、復号化された画像データＶの演算処理を行う。すなわち、論理画素空間内での所定の処理、回転、拡大／縮小、ページめくり等の３次元的処理、色反転等を含む色変換処理を行い、ラスタ画像である物理画素空間で位置（アドレス）の定まった個々の画素データＸを出力する。第１エレメントプロセッサ群ＥＰＧ１は、個々の画素データＸに量子化（誤差拡散）処理を施して誤差拡散され、階調を落とした画素データＹを出力する。画素ドライバＧＤはこの画素データＹに対応した電流（電力）量で、表示要素ＧＥを駆動し、画素データＹの濃度に対応した画素表示を行う。各階層のエレメントプロセッサ（群）は、それぞれに割り当てられた画像処理を実施するために足りる構成を備えるものとする。例えば第３エレメントプロセッサＥＰ３は、第２エレメントプロセッサＥＰ２へのピクセルベースの画像データＶを供給可能であって圧縮された画像データＵを復号化するに足りるコ・プロセッサ、フレームメモリ、ＲＡＭ等のメモリ、時間軸を整合させるためのＦＩＦＯメモリ等を具備する。第２エレメントプロセッサＥＰ２は、座標変換処理を行うためのコ・プロセッサやＤＳＰ、フレームメモリ、ＲＡＭ等のメモリ、ＦＩＦＯメモリ等を具備する。
【００７５】
上記構成において、まずメインプロセッサＭからは、元画像データＵが供給される。当該元画像データＵは、例えば所定の動画圧縮規格（ここではＪＰＥＧとする。）に従って圧縮符号化された画像データであるものとする。ただし第３エレメントプロセッサＥＰ３がベクタデータからラスタデータを生成するような処理を行うものである場合には、元画像データＵとしは、ベクトル情報が提供される。
【００７６】
第３エレメントプロセッサＥＰ３は、この元画像データＵを入力し、公知の復号化技術に基づいてフレーム画像の補完処理を行って、復元された画像データＶを生成し第２エレメントプロセッサ群ＥＰＧ２に出力する。ＪＰＥＧやＭＰＥＧなどの動画の復号化は、時間軸補完を行うものであるため、一定のフレーム数ごとに時間軸補完を行って、省略されているフレーム画像を復元するなどの処理を行う。
【００７７】
第２エレメントプロセッサ群ＥＰＧ２は、復号化された画像データＶに対し、所定の演算処理、例えば論理画像空間における画像の回転処理を実施する。例えば第２エレメントプロセッサ群ＥＰＧ２は、まず画像データＶをメモリに格納し、そこから回転等の演算処理のための論理画素空間内のマトリクス演算を実施し、物理画素空間におけるアドレスを確定して画像データＷとしてフレームメモリに格納する。そして第２エレメントプロセッサＥＰ２の各々が、フレームメモリに格納された画像データＷのアドレスに応じて部分的に画像データＷを読み出し、誤差拡散演算前の画素データＸとして第１エレメントプロセッサ群ＥＰＧ１の各領域に出力する。
【００７８】
第１エレメントプロセッサ群ＥＰＧ１の各領域は、上記原理において説明したように、第２エレメントプロセッサＥＰ２の各々から供給される画素データＸに基づいて二次元誤差拡散演算を実行し、画素データＸの階調を、画素要素ＧＥの表示に適する階調の画素データＹに量子化して、対応する画素要素ＧＥに画像表示する。
【００７９】
ここで、各画素要素における誤差分配の方向は、本実施形態では左下、真下、右下、右横の４つとするため、ＥＰ１11→ＥＰ１12→…→ＥＰ１19、ＥＰ１21→ＥＰ１22→…→ＥＰ１29、…、ＥＰ１91→ＥＰ１92→…→ＥＰ１99という順序で実施される。従って、第２エレメントプロセッサ群ＥＰＧ２において同期処理をしない限り、この順序で誤差拡散演算が実行され、この順序で表示画素データが揃い、画素表示されていく。本実施形態では、第３エレメントプロセッサＥＰ３や第２エレメントプロセッサＥＰ２における処理はフレーム画像を用いて実施されるものであるため、同期処理が必要であるが、第１エレメントプロセッサ群ＥＰＧ１における誤差拡散処理は、同期処理をすることは可能であるが、演算が終了したものから表示をしていくようにしてもよい。
【００８０】
なお、第２エレメントプロセッサＥＰ２では画像の所定の演算処理を行うが、論理画素空間における演算で得られる変更先のアドレスが、メモリで提供される物理画素空間のアドレス、すなわち画素マトリックスの格子上に位置しない場合がある。例えば、回転処理や拡大処理などでは、多くのピクセルがこのようなオフグリッド状態となる。また、表示面１０の一定領域に精細度（解像度）の異なる他の映像ソースからの画像を表示させるような場合、直線等がギザギザに表示される場合がある。
【００８１】
そこで、本実施形態では、第２エレメントプロセッサＥＰ２または第１エレメントプロセッサＥＰ１に内挿データ発生手段または外挿データ発生手段を設け、これらの不都合を補償するように構成してもよい。これらの手段は、ＤＳＰのような高速演算回路で構成したり、ソフトウェアプログラムによるソフトウェア処理で構成したりすることができる。
【００８２】
例えば内挿データ発生手段では、演算処理の結果として得られた論理画素空間におけるアドレスが、物理画素空間で提供される格子上から外れている場合、最も近いアドレスの画素データの階調を推定しその画素データを生成する。また、演算処理の結果、得られた隣接する二つのピクセルアドレスが所定距離以上の場合に、その間に存在する格子上に画素データを所定の階調で生じさせて、滑らかな画像が表示されるように処理する。このような内挿法としては画像処理で一般的に用いられる、最隣接格子点法や縦・横方向にリニアーな内挿を行う媒リニアー法、縦・横方向にＳＩＮＣ関数の近似式である三次式を使って内挿を行うキュービックコンボリューション法等を適用可能である。
【００８３】
また外挿データ発生手段では、物理画素空間における端点のアドレスを公知の外挿法によって生成し、視覚上違和感の無い画像を表示させるようにする。この処理により、例えば画像を回転させたり、表示面１０内部に別の精細度に対応した画像データに基づく画像を表示させたりする場合に、境界線が滑らかに表示され違和感の無い画像を表示させることが可能になる。
【００８４】
上記したように、本実施形態１における構成によれば、次のような作用効果を奏する。
１）まず、本実施形態によれば、大画面ディスプレイの画像表示面に極端に近づいて観察せざる得ない状態になったとしても、第１エレメントプロセッサが誤差拡散演算を実施するので、高精細度であって色再現性のよい画像表示を提供することが可能である。また、映像ソースがどのような解像度のものであっても画素ドライバに表現可能な適切な階調に変更することができる。
【００８５】
２）また、本実施形態によれば、その画像表示面に、異なる精細度で表示するために作られた他の映像ソースからの画像を表示するような場合でも、その映像ソースに基づいて第１エレメントプロセッサＥＰ１が誤差分散演算により量子化するので、違和感のない精細度で色再現性よく異なる映像ソースに対応した映像を表示することができる。
【００８６】
３）また、本実施形態によれば、第１エレメントプロセッサを含めて薄膜半導体装置で構成できるので、その画像表示面のサイズが大きくても、その重量を低く、コストを下げ、かつ歩留まりのよい電気光学装置を提供することができる。
【００８７】
４）また、本実施形態によれば、エレメントプロセッサによるマトリックスが階層的に設けられているので、それぞれの処理負荷を階層ごとに分散することができ、元画像からは何段階もの複雑な処理の必要な場合でも、各階層のエレメントプロセッサでは比較的簡単な処理に限定できるので、薄膜半導体装置のようなもので構成することもでき、また、階層ごとに異なる独立した処理をするように構成したので、階層ごとの処理内容を独立して規定し設計することができ、設計工程を単純化することが可能である。
【００８８】
５）また、本実施形態によれば、誤差拡散演算により、隣接する画素要素間の濃度変化が緩和されるので、製造上のバラツキによって薄膜半導体装置の特性に変化が生じたとしても、視覚的にそのバラツキを目立たなくすることが可能である。また、本実施形態によれば、第１エレメントプロセッサ同士の通信をハンドシェイキングにより実施しているので、ポートの回路構成を簡単にでき、薄膜半導体装置で構成することができる。このため第１エレメントプロセッサを小型に安価にできるとともに、消費電力を下げることができる。
【００８９】
< 実施形態２ >
本発明の実施形態２は、各エレメントプロセッサの構成に関する。本実施形態２における電気光学装置は、基本的に上記した実施形態１と同様の構成を備えるが、第１エレメントプロセッサＥＰ１が、非同期ＣＰＵを含む非同期回路としての構成を備えている。
【００９０】
図７に、本実施形態の第１エレメントプロセッサＥＰ１のブロック図を示す。図７に示すように、この第１エレメントプロセッサＥＰ１は、非同期ＣＰＵ１００、ＲＯＭ１０１、ＲＡＭ１０２、ドライバインターフェース回路１０３、入力ポートＰＩ０、入力ポートＰＩ１〜ＰＩ４、出力ポートＰＯ１〜ＰＯ４が、相互に内部バス１０４で接続されて構成されている。
【００９１】
非同期ＣＰＵ１００は、当該エレメントプロセッサの中心となる演算手段であって、イベント起動型の非同期回路の構成を有しており、ＲＯＭ１０１に格納されているソフトウェアプログラムを順次実行していくことが可能になっている。ＲＯＭ１０１には、非同期ＣＰＵ１００を動作させるためのソフトウェアプログラムデータが格納されているが、特に本実施形態では、逆ポーリッシュ記述された記述言語をコンパイラにより機械語化されたデータが格納されているものとする。ＲＡＭ１０２は、非同期ＣＰＵ１００の動作領域として利用される。
【００９２】
ドライバインターフェース回路１０３は、画素ドライバＧＤへ、階調変更された画素データを供給するもので、画素ドライバＧＤがアナログの電流増幅回路として構成されている場合には、ＰＷＭ（Pulse Width Modulation）出力や電流値変調が可能に構成されており、所定の階調に階調変更された画素データをその階調に対応する電流（電力）値の信号として出力可能になっている。
【００９３】
入力ポートＰＩ０は、チャネルＣＩ０を通じて、対応する第２エレメントプロセッサＥＰ２から供給される画素データＸを受信するPassive Inputポートになっている。入力ポートＰＩ１〜ＰＩ４は、それぞれが隣接する第１エレメントプロセッサＥＰ１からの誤差データを、チャネルＣＩ１〜ＣＩ４を介して受信するPassive Inputポートになっている。出力ポートＰＯ１〜ＰＯ４は、この第１エレメントプロセッサＥＰ１による誤差分散演算によって発生した誤差データを隣接する第１エレメントプロセッサＥＰ１にチャネルＣＯ１〜ＣＯ４を介して出力するActive Outputポートになっている。
【００９４】
図８に、非同期ＣＰＵ１００の詳細な等価ブロック図を示す。図８に示すように、この非同期ＣＰＵ１００は、マスターユニット１３０、コントロールユニット１３１、インストラクションデコーダ１３２、メモリユニット１３３、レジスタファイル１３４、演算ユニット１３５、論理演算ユニット１３６、シフト／ローテートユニット１３７、トランスファユニット１３８、各ユニット間のデータバスである、Ｍバス、Ｓバス、Ｔバス、Ｕバス、Ｆバスを備えて構成される。
【００９５】
マスターユニット１３０は、コントロールユニット１３１、インストラクションデコーダ１３２とメモリユニット１３３を制御するよう構成されている。コントロールユニット１３１は、マスターユニット１３０の指示を受けて、メモリユニット１３３、レジスタファイル１３４、コントロールユニット１３１、演算ユニット１３５、論理演算ユニット１３６、シフト／ローテートユニット１３７、トランスファユニット１３８の制御を行う。インストラクションデコーダ１３２は、マスターユニット１３０の指示に基づいて、ＲＯＭ１０１から読み出された命令のデコードを行う。メモリユニット１３３は、マスターユニット１３０とコントロールユニット１３１との指示に基づいて、ＲＡＭ１０２やＲＯＭ１０１へのアクセスを行う。レジスタファイル１３４は、プログラムカウンタやステータスレジスタ等の演算のための各種専用レジスタ及び各種汎用レジスタによって構成されている。演算ユニット１３５は、アキュムレータとしてレジスタファイル１３４の各専用レジスタや汎用レジスタを用いてプログラムで指示された演算処理を行う。論理演算ユニット１３６はプログラムで指示された論理演算を行う。シフト／ローテートユニット１３７は、キャリー有りやキャリー無しのシフト、データのローテートが指示された場合のビット操作を実行する。トランスファユニット１３８は、レジスタ間の内容を入れ替えたり、レジスタ内に格納されたデータの上位ビットと下位ビットとを入れ替えたりする。
【００９６】
また、各種バスについて説明する。Ｍバスはレジスタファイル１３４中のプログラムカウンタ等からメモリユニット１３３にアドレスを送出するためのバスである。Ｓバスは、メモリユニット１３３及びレジスタファイル１３４中から演算ユニット１３５や論理演算ユニット１３６、シフト／ローテートユニット１３７、トランスファユニット１３８にソースデータを送出するためのものである。Ｔバスは、メモリユニット１３３及びレジスタファイル１３４から演算ユニット１３５や論理演算ユニット１３６、シフト／ローテートユニット１３７、トランスファユニット１３８にソースデータを送出する他、レジスタの内容を他のレジスタまたはメモリユニット１３３に転送するためのものである。Ｕバスは、演算ユニット１３５や論理演算ユニット１３６、シフト／ローテートユニット１３７、トランスファユニット１３８からの演算・ビット操作の結果を、レジスタファイル１３４やメモリユニット１３３に送出し、またメモリユニット１３３やレジスタ内の内容を他のレジスタに転送する。Ｆバスは、演算ユニット１３５や論理演算ユニット１３６、シフト／ローテートユニット１３７の演算・ビット操作結果をステータスレジスタにセットする。
【００９７】
上記した非同期ＣＰＵ１００は、ブロック構成上は通常のマイクロコンピュータのブロック構成と同様であるが、グローバルクロック、すなわち基準クロックによって駆動される構成ではなく、非同期に動作が進行する非同期回路としての構成を備えている。すなわち、非同期回路は、イベント駆動型の構成を備え、外部からの信号の変化に対応して非同期に動作するように設計されているものである。このような非同期回路は、基準クロックによって各ブロックが動作するものではないため、それらを調整する回路が必要である。ランデブー回路やアービター回路がその役割を担うものであり、一つのブロックにおける処理が、終わりデータが総て揃ったら次のブロックの処理が始まるように互いの動作順序を規定する特別の回路として局所的な協調をとっている。具体的に、ランデブー回路は、非同期ＣＰＵの動作を協調させ中央制御のクロックが無くてもデータが順序立てて流れるようにパイプライン形式で制御する回路であり、例えばマラーＣ素子が用いられる。アービター回路は、二つのブロックがほぼ同時にあるブロックにアクセスしようとした場合にどちらか一方の処理を優先させる調停処理を行う回路である。非同期ＣＰＵについては、昔から研究されている種々の公知技術を利用できる。例えば、「非同期チップで限界を破れ」、Ｉ．Ｅ．サザーランド等、日経サイエンス  ２００２  １１月号、ｐ６８〜７６にはその概略が開示されている。
【００９８】
非同期ＣＰＵ１００内部では、例えば、各内部バスの動作を中心として、全てのユニット・レジスタ間のイベントは、４相または２相のハンドシェイキングによって非同期に駆動されるようになっている。また、非同期ＣＰＵ１００のみならず、ＲＯＭ１０１、ＲＡＭ１０２や入出力ポートまでもが非同期型で動作するよう構成されていることが好ましい。特に、第１エレメントプロセッサＥＰ１の間の通信はハンドシェイキングであるため、一つの動作が契機となって次の動作が開始する非同期回路の動作と整合がよいため、第１エレメントプロセッサ群ＥＰＧ１全体を非同期回路で構成することも可能である。
【００９９】
さて、上記構成において、非同期ＣＰＵ１００に電源が入力されると、マスターユニット１３０に内蔵されている図示しないリセット信号発生器により出力されていたリセット信号が解除され、全てのユニットの動作が開始する。マスターユニット１３０は、まずコントロールユニット１３１、メモリユニット１３３、インストラクションデコーダ１３２に指示をして、ＲＯＭ１０１の規定のアドレスから読み出される命令のフェッチを行う。つまり、メモリユニット１３３は最初にアドレスバスにアドレスを出力し、データバス経由でＲＡＭ１０２やＲＯＭ１０１からの命令を入力する。そしてインストラクションデコーダ１３２は、フェッチした命令をデコードし、その結果をコントロールユニット１３１に出力する。コントロールユニット１３１は、マスターユニット１３０の制御に基づき、インストラクションデコーダ１３２からのデコード結果により規定される各種ユニットを制御して、フェッチした命令の実行を完遂する。命令実行の結果は、必要に応じてレジスタファイル１３４中の各種レジスタに格納され、また、メモリユニット１３３を介してＲＡＭ１０２に格納される。
【０１００】
このような動作によりＲＯＭ１０１の命令を次々フェッチして、対応する演算や入出力処理を実行することによって、当該非同期ＣＰＵ１００は、第１エレメントプロセッサＥＰ１に、実施形態１で説明したような誤差分散演算を実行させていく。
【０１０１】
ここで、ＲＯＭ１０１に格納されている命令を含む機械語は、Forth言語により記載されたプログラムをコンパイリングしたものである。Forth言語は、演算子であるオペレータが変数や数値等の被演算子であるオペランドの後に続くように記載された逐次実行性の高いもので、演算が直前のオペランドとオペレータとの関係で定まるため、スタックの入れ子が深くならない。したがって、比較的簡単な演算を高速に行う小型のシステムのために適するものであり、まさに第１エレメントプロセッサＥＰ１のように定まった演算を逐次、高速に実行していくプロセッサのための記述言語として適している。
【０１０２】
なお、当該非同期ＣＰＵ１００のためのプログラミング言語は、非同期ＣＰＵ１００の処理能力に応じて変更することが可能であり、その種類に限定されるものではない。また、これら非同期回路は、いずれもＬＴＰＳやＨＴＰＳ、アモルファスシリコン等のＴＦＴ，有機ＴＦＴを基本素子として、画素要素や画素ドライバと同一基板上に形成することが可能である。
【０１０３】
以上、本実施形態２によれば、上記実施形態１と同様の作用効果を備える他、第１エレメントプロセッサＥＰ１が非同期ＣＰＵによって構成されているので、活動のしていないユニットが電力を消費しないため、極めて消費電力を低く抑えることができる。このため、多数のエレメントプロセッサを用いても、消費電力が大きくならず発熱量も少なくなる。またクロックの同期のために待ち時間を設ける必要が無く、スイッチング速度で規定されるその素子の物理的な限度まで動作速度を上げることができる。
【０１０４】
< 実施形態３ >
本発明の実施形態３は、大きな表示面積を製作した場合などに発生しうる比較的大きな色相、濃度の不連続を補正する装置を適用した電気光学装置に関する。
大画面の電気光学装置、例えば壁面に掲示する画像表示装置では、一つの基板で表示面全体を形成することができないため、いくつかのタイルに分割して画素要素及び画素ドライバを形成して、分割したタイルを組み合わせて表示面全体を形成する。このとき、タイルごとに製造時期や製造条件のバラツキが生じることがあるため、隣接するタイルに同一の画素データを供給したとしても、視覚上同一の濃度や輝度で画素が表示されない場合が生じる。これが３つの原色に対応したピクセルそれぞれに生じると、カラー画素としての色相（Hue）、彩度（Saturation）、明度（Brightness）の差となって現れる。本実施形態３では、このような視覚上の濃度不連続性を補償するための手段を設ける。以下、濃度というときは、単色の色の濃さのみならず、カラー画素として見た場合の色相や彩度、明度をも含むものとする。
【０１０５】
図９に、本実施形態３における電気光学装置の構成を示す。図９に示すように、本実施形態３における電気光学装置２は、実施形態１と同様の第１エレメントプロセッサ群ＥＰＧ１と第２エレメントプロセッサ群ＥＰＧ２、第３エレメントプロセッサＥＰ３の他に、カメラＣ、搬送装置１１、濃度誤差補完回路１２を備えている。第１エレメントプロセッサ群ＥＰＧ１は、３行×３列の画素要素ごとに一つのタイルＴに分割されて形成され、後に繋ぎ合わされて構成されたものとする。つまり、図９に示す９つのタイルＴ１〜Ｔ９によって、表示面１０の全体が構成されている。
【０１０６】
カメラＣは、本発明の濃度測定装置、いわゆる測色器であり、実際の画素要素ＧＥまたは所定の測定領域に表示される色の濃度（輝度）を測定して、その濃度に対応する濃度信号を出力する。搬送装置１１は、図示しないステッピングモータとベルト、プーリ等から構成されており、カメラＣを固定し、濃度誤差補完回路１２の制御に応じてカメラＣを任意の位置に搬送させることが可能になっている。濃度誤差補完回路１２は、カメラＣによって検出される濃度信号を参照して、隣接する測定領域におけるそれぞれの濃度を測定し、当該隣接する測定領域の濃度差に対応する濃度誤差データをエレメントプロセッサである第２エレメントプロセッサＥＰ２に供給可能に構成されている。濃度誤差補完回路１２は、画像処理機能の他に、メモリを含めたコンピュータ装置としての構成を備えており、カメラＣからの濃度信号に対応した値を測定領域に対応させて記憶し、所定の誤差演算を実施可能に構成されている。上記の構成中、搬送装置１１は任意であり、例えば予め濃度の不連続が生じる可能性のある位置、タイルの境界領域に固定的に測色器であるカメラＣを定置させて測定するようにしてもよい。
【０１０７】
上記構成における作用を説明する。上述したような濃度の不連続は、タイルの境界部分で生じる。すなわち、隣接するタイルそれぞれの端部に配置された画素要素ＧＥによって表示される画素の濃度が異なっている。そこで本実施形態ではタイルの境界に沿ってカメラＣを移動させ、端部の画素要素ＧＥ、または所定の測定領域における表示濃度を検出していく。測定領域は、画素要素より大きい測定単位としては、表示させるカラータイル、またはカラーバーの単位とする。目的がタイル同士の境界線上における明度差、色相差、彩度差を官能限界以下に下げることであるため、同一のカラータイル内における画素要素間では、明度差、色相差、彩度差がないものと考えることができる。
【０１０８】
図９に示すように、まずタイルＴ１とＴ２、Ｔ４とＴ５、Ｔ７とＴ８の境界における測定領域の濃度を検出していくため、搬送装置１１は、境界領域ＳＬ１に沿ってカメラＣを搬送していく。カメラＣは、この動きにあわせて、境界領域ＳＬ１に含まれる左右のタイルの画素要素ＧＥによって表示される画素の表示濃度を検出して濃度信号として出力する。濃度誤差補完回路１２は、搬送装置１１の動きにあわせて測定中の測定領域または画素要素ＧＥを特定し、測定領域または画素要素ＧＥに対応させて濃度信号の相対値を記憶していく。例えば、画素要素ＧＥ13に対する濃度をＣ13、画素要素ＧＥ14に対する濃度をＣ14というように記憶していく。一般に、画素要素ＧＥMNに対する濃度がＣMN、画素要素ＧＥM(N+1)に対する濃度がＣM(N+1)として記憶されていく。所定の測定領域を測定単位とする場合には、測定領域ごとに濃度信号の相対値を記憶していく。
【０１０９】
次いで濃度誤差補完回路１２は、隣接する測定領域または画素要素、例えばＧＥ13とＧＥ14との間における濃度の差ΔＣを演算する。ここで、それぞれの画素要素のために演算された階調変更された画素データＹの差が、そのままこの濃度の差ΔＣに対応していれば、タイル間の表示濃度のバラツキは存在しないと考えられる。逆に階調変更された画素データの差が濃度差ΔＣに対応していない場合、タイルごとに異なる濃度で表示されるバラツキが生じていると考えられる。
【０１１０】
そこで濃度誤差補完回路１２は、画素データＹと濃度Ｃとの対応関係を規定する係数ｋ（Ｙ＝ｋ・Ｃ）を予め定めておき、比較対象の画素要素に供給されている画素データＹの差ΔＹと濃度差ΔＣとを比較する。例えば、画素要素ＧＥMNと画素要素ＧＥM(N+1)に対し、次の計算を行う。
【０１１１】
ΔＰ＝ΔＹ−ｋ・ΔＣ（ただし、ΔＹ＝（ＹMN−ＹM(N+1)）、ΔＣ＝（ＣMN−ＣM(N+1)））
このΔＰを画素要素に対する画素データＸM(N+1)の補償係数として、画素要素に対応する第２エレメントプロセッサＥＰ２に加算する。この処理により、タイルの表示特性に由来する濃度差が緩和されていく。一つの境界領域ＳＬ１の測定と濃度補償が終わったら、他の境界領域ＳＬ２の測定と濃度補償を行う。
【０１１２】
図１０に示すように、縦方向の境界線の測定が終了したら、今度は、搬送装置１１はカメラＣを横方向の境界線に沿って動かし、上下に並べられたタイル間のバラツキを検出する。例えば図１０に示すように、タイルＴ１とＴ４、Ｔ２とＴ５、Ｔ３とＴ６との間の境界における測定領域または画素要素間の濃度を検出していくため、搬送装置１１は、境界領域ＳＬ３に沿ってカメラＣを搬送していく。カメラＣは、この動きにあわせて、境界領域ＳＬ３に含まれる左右のタイルの測定領域または画素要素ＧＥに表示される濃度を検出して濃度信号として出力する。そして、上記と同様に、濃度誤差補完回路１２は、搬送装置１１の動きにあわせて測定中の測定領域または画素要素ＧＥを特定し、測定領域または画素要素ＧＥに対応させて濃度信号の相対値を記憶し、階調変更された画像データＹを参照して濃度補償演算を実施していく。以上の処理が終わったら境界領域ＳＬ４の検査と濃度補償演算も行う。
【０１１３】
なお、上記演算では、量子化演算のための画像データＸに対して補正成分を加算していったが、階調変更された画像データＹそのものを変更するように構成してもよい。また、画素ドライバＧＤの電流増幅率などの制御要素を直接制御して表示濃度を補償するように構成してもよい。
【０１１４】
以上、本実施形態３によれば、タイル間に表示濃度のバラツキが生じたとして、濃度誤差補完回路が所定の測定領域または画素要素間に発生する濃度の差を読み取ってその濃度の誤差に対応する濃度誤差データを生成するので、エレメントプロセッサがこの濃度誤差データによって示される濃度誤差を解消する方向に補完演算することにより、境界に生ずる濃度差（色相、彩度、明度の差）を視覚的に緩和することができる。すなわちタイル間のバラツキによって実際の表示に濃度差が生じる場合であっても、当該構成によれば、実際の表示上の濃度差に基づいて演算されるので、その視覚上の濃度差を緩和することができる。このため、大画面の電気光学装置や表示構造物を複数のタイルや基板等で構成する場合に、バラツキによる表示濃度差を考慮する必要が無くなり、電気光学装置の製造が容易になり、均一な濃度表示をする大画面の電気光学装置の構成が容易になる。
【０１１５】
< 実施形態４ >
本発明の実施形態４は、本発明の電気光学装置を備えた応用製品に関する。
本発明は、いままで説明した電気光学装置を表示体として備えた電子機器に適用することも、上記したような電気光学装置が組み込まれた表示構造体に適用することも可能である。
図１１Ａ及び図１１Ｂに、電気光学装置１の電子機器への応用例を示す。
図１１Ａは、フラットディスプレイ装置に適用した例であり、図示しないチューナ、アンプ、画像処理装置を内蔵するテレビジョン装置本体３０に本発明の電気光学装置１が組み込まれている。図１１Ｂは、ロールアップ形テレビジョン装置に適用した例であり、本発明の電気光学装置１がフレキシブル基板上に形成され、筐体から引き出し自在に構成されている。このような大画面の画像表示装置のために本発明の電気光学装置は適する。
【０１１６】
図１２に、電気光学装置１の表示構造体への応用例を示す。図１２に示すように、本発明の電気光学装置１が、建設された壁構造４０の一つの壁面４１に組み込まれている。この電気光学装置１の表示面はＴ１〜Ｔ１６の合計１６枚のタイルによって組み合わせられている。各タイルＴ１〜Ｔ１６に表示される色濃度のバラツキは、例えば実施形態３の濃度誤差補正回路によって補償されている。
【０１１７】
その他、本発明の電気光学装置は、表示面が必要な装置、例えば、パーソナルコンピュータ、携帯電話、ビデオカメラ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、ＩＣカード、宣伝公告用ディスプレイ等に適用可能である。特に、本発明によれば、大画面の表示を高精細度・高い色再現性で表現できるため、超大型画面のＨＤＴＶ，会議システム用表示装置、航空管制用表示装置、交通管制用表示装置、ホームシアター、映画用表示装置等に利用可能である。
【０１１８】
また本発明の電気光学装置は、壁面、床面、天井などの建築構造体の他に、自動車、電車、飛行機等の移動体の壁面に組み込んで製造することも可能である。特に、本発明によれば、表示面に近づいても自然な精細度と色再現性で画像を表示できるので、それほど広くない通路の壁面に貼り付ける画像表示体として、また、同一表示面内に異なる映像ソースからの異なる精細度の表示を行う表示体に適用することが好ましい。
【０１１９】
< その他の変形可能性 >
本発明は、条規実施形態に限定されることなく、種々に変形して適用することが可能である。
１）例えば、実施形態１では、エレメントプロセッサの階層を３階層としたがこれに限定はしない。メインプロセッサＭから直接画素データを第１エレメントプロセッサ群ＥＰＧ１に供給し、誤差分散による量子化のみを実施させてもよい。このとき、画素データを各第１エレメントプロセッサＥＰ１に供給する端子を設けることで、第１エレメントプロセッサＥＰ１を含めた表示面１０を単体で独立させることができる。このように構成すれば、必要な時に画素データを供給する装置を接続して画像表示をさせ、画像表示が不要なときは単なる壁面として用いるような構造体を提供できる。
【０１２０】
２）第１エレメントプロセッサＥＰ１の各々にプログラムデータを供給可能とし、量子化演算のアルゴリズムを変更可能に構成してもよい。例えば、量子化の演算法を本実施形態で説明した二次元誤差拡散法から他の演算法へ、例えば平均誤差最小法へ変更することができる。また、最終的に出力する画素データＹの階調数を変更することもできる。このようにプログラム変更可能に構成すれば、表示対象に応じて適切な階調に都度変更できることになる。
【０１２１】
３）上位層においてエレメントプロセッサが果たす役割として、トラフィック（流通情報量）の緩和がある。上位層においてトポロジーの動的変更が可能に構成することもできる。すなわち、第１層及び第２層後半で物理画素空間データを移動させるよりも、より上位層でピクセルデータ（画素データ）やベクトルデータ、あるいはＭＰＥＧ形式にエンコードされたデータをＸ軸、Ｙ軸方向に移動させながらＺ軸、すなわち層間移動させた方が転送効率がよい。複数階層からなるヒエラルキー的なエレメントプロセッサの階層構造において、階層構造のピラミッドの頂上近くで移動させておいた方が、下層近くで移動させるよりも移動距離が短いのである。
また、同一底辺を共有する複数の階層構造のピラミッド構造をもつトポロジーも構成可能である。さらに、固定的なトポロジーに限定せず、ダイナミックに再構成可能なトポロジーも構成可能である。非同期回路を前提とした非同期設計は、固定的なタイミング設計が無いので、このような階層的なトポロジーを構成するための設計方法に向いている。
【図面の簡単な説明】
【０１２２】
【図１】本発明の電気光学装置の基本構成図。
【図２】第１エレメントプロセッサにおける二次元誤差拡散演算の入出力関係図。
【図３Ａ】画素要素ＧＥの構成例であり、液晶表示装置の画素付近拡大断面図。
【図３Ｂ】画素要素ＧＥの構成例であり、ＥＬ装置の画素付近拡大断面図。
【図４】エレメントプロセッサのポート間通信図。
【図５Ａ】アクティブ入力とパッシブ出力を接続する場合のタイミングチャート。
【図５Ｂ】パッシブ入力とアクティブ出力を接続する場合のタイミングチャート。
【図６】実施形態１の電気光学装置の全体構成図。
【図７】第２実施形態のエレメントプロセッサのブロック図。
【図８】第２実施形態の非同期ＣＰＵのブロック図。
【図９】実施形態３におけるバラツキ補償装置の構成及び作用図。
【図１０】実施形態３におけるバラツキ補償装置の構成及び作用図２。
【図１１Ａ】電子機器の例であり、フラットパネルディスプレイの全体図。
【図１１Ｂ】電子機器の例であり、ロールアップ形ディスプレイの全体図。
【図１２】表示構造体の例であり、壁面に本発明の電気光学装置を組み込んだ概念図。
【符号の説明】
【０１２３】
１、２  電気光学装置、１０  表示面、１１  搬送装置、１２  濃度誤差補完回路、３０  テレビジョン装置本体、４０  壁構造、４１  壁面、１０３  ドライバインターフェース回路、１０４  内部バス
１３０  マスターユニット、１３１、  コントロールユニット、１３１  コントロールユニット、１３２  インストラクションデコーダ、１３３  メモリユニット、１３３  メモリユニット、１３４  レジスタファイル、１３５  演算ユニット、１３６  論理演算ユニット、１３７  ローテートユニット、１３８  トランスファユニット、２００  ガラス基板、２０１  個別電極、２０２  スペーサ、２０３  液晶材料、２０４  共通電極、２０５  保護膜、３００  透明基板、３０１  バンク、３０２  個別電極、３０３  正孔輸送層、３０４  発光層、３０５  共通電極、Ｃ  カメラ、ＣＩ０、ＣＩ１-ＣＩ４  チャネル、ＣＯ１-ＣＯ４  チャネル、Ｄ  量子化誤差、ＥＰ１  第１エレメントプロセッサ、ＥＰ２  第２エレメントプロセッサ、ＥＰ３  第３エレメントプロセッサ、ＥＰＧ１  第１エレメントプロセッサ群、ＥＰＧ２  第２エレメントプロセッサ群、ＧＤ  画素ドライバ、ＧＥ  画素要素、Ｍ  メインプロセッサ、ＰＩ０、ＰＩ１-ＰＩ４  入力ポート、ＰＯ１-ＰＯ４  出力ポート、Ｒｅｑ  要求信号、ＳＬ１〜ＳＬ３  境界領域、Ｔ、Ｔ１-Ｔ１６  タイル、Ｗ  分配率、Ｘ  画素データ、Ｙ  画素データ
【図１】
2006047901.tif 000003
【図２】
2006047901.tif 000004
【図３Ａ】
2006047901.tif 000005
【図３Ｂ】
2006047901.tif 000006
【図４】
2006047901.tif 000007
【図５Ａ】
2006047901.tif 000008
【図５Ｂ】
2006047901.tif 000009
【図６】
2006047901.tif 000010
【図７】
2006047901.tif 000011
【図８】
2006047901.tif 000012
【図９】
2006047901.tif 000013
【図１０】
2006047901.tif 000014
【図１１Ａ】
2006047901.tif 000015
【図１１Ｂ】
2006047901.tif 000016
【図１２】
2006047901.tif 000017