(57)【要約】【課題】ＰＲＡＭ素子及びその製造方法を提供する。【解決手段】トランジスタと、トランジスタに連結されるデータ保存部と、を備え、データ保存部は、上部電極と、下部電極と、上部電極と下部電極との間に介在する多孔性の相変化物質層と、を備えるＰＲＡＭ素子及びその製造方法である。【選択図】図１
2006237615.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、
前記トランジスタに連結されるデータ保存部と、を備え、
前記データ保存部は、
上部電極と、
下部電極と、
前記上部電極と前記下部電極との間に介在する多孔性の相変化物質層と、を備えることを特徴とするＰＲＡＭ素子。
【請求項２】
前記多孔性の相変化物質層は、ナノエアポアを備えることを特徴とする請求項１に記載のＰＲＡＭ素子。
【請求項３】
前記ナノエアポアの平均直径は、１ｎｍ〜１０ｎｍの範囲にあることを特徴とする請求項２に記載のＰＲＡＭ素子。
【請求項４】
前記相変化物質は、カルコゲナイド物質であることを特徴とする請求項２に記載のＰＲＡＭ素子。
【請求項５】
前記カルコゲナイド物質は、ＧｅＳｅＴｅ系の物質であることを特徴とする請求項４に記載のＰＲＡＭ素子。
【請求項６】
基板上にトランジスタを形成する段階と、
前記トランジスタに連結されるデータ保存部を形成する段階と、を含み、
前記データ保存部を形成する段階は、
下部電極を形成する段階と、
前記下部電極上にナノエアポアを備える多孔性の相変化物質層を形成する段階と、
前記多孔性の相変化物質層上に上部電極を形成する段階と、を含むことを特徴とするＰＲＡＭ素子の製造方法。
【請求項７】
前記多孔性の相変化物質層を形成する段階は、
前記下部電極上にポロゲン物質層を形成する段階と、
前記ポロゲン物質層上に相変化物質層を形成する段階と、により積層結果物を作製する段階、および
前記積層結果物をアニーリングして前記ポロゲン物質を分解する段階を含むことを特徴とする請求項６に記載のＰＲＡＭ素子の製造方法。
【請求項８】
前記ポロゲン物質は、シクロデキストリン化合物であること
を特徴とする請求項７に記載のＰＲＡＭ素子の製造方法。
【請求項９】
前記アニーリングは、３００℃〜５００℃の温度範囲で０．１時間〜３時間行われることを特徴とする請求項７に記載のＰＲＡＭ素子の製造方法。
【請求項１０】
前記ナノエアポアの平均直径は、１ｎｍ〜１０ｎｍの範囲にあることを特徴とする請求項７に記載のＰＲＡＭ素子の製造方法。
【請求項１１】
前記相変化物質は、カルコゲナイド物質であることを特徴とする請求項７に記載のＰＲＡＭ素子の製造方法。
【請求項１２】
前記カルコゲナイド物質は、ＧｅＳｅＴｅ系の物質であることを特徴とする請求項１１に記載のＰＲＡＭ素子の製造方法。
【請求項１３】
前記多孔性の相変化物質層を形成する段階は、
前記下部電極上に、第１のポロゲン物質と前記第１のポロゲン物質より相対的に高い分解温度を有する第２のポロゲン物質とが混合された、混合ポロゲン物質層を形成する段階と、
前記混合ポロゲン物質層を１次アニーリングして前記第１のポロゲン物質を分解することによって多孔性の第２のポロゲン物質層を形成する段階と、
前記多孔性の第２のポロゲン物質層上に相変化物質層を形成する段階と、により積層結果物を作製する段階、および
前記積層結果物を２次アニーリングして前記第２のポロゲン物質を分解する段階、を含むことを特徴とする請求項６に記載のＰＲＡＭ素子の製造方法。
【請求項１４】
前記第１及び第２のポロゲン物質は、シクロデキストリン化合物であることを特徴とする請求項１３に記載のＰＲＡＭ素子の製造方法。
【請求項１５】
前記１次及び２次アニーリングは、それぞれ３００℃〜５００℃の温度範囲で０．１時間〜３時間行われ、
前記２次アニーリングは１次アニーリングより相対的にさらに高温範囲で行われることを特徴とする請求項１３に記載のＰＲＡＭ素子の製造方法。
【請求項１６】
前記ナノエアポアの直径は、１ｎｍ〜１０ｎｍの範囲にあることを特徴とする請求項１３に記載のＰＲＡＭ素子の製造方法。
【請求項１７】
前記相変化物質は、カルコゲナイド物質であることを特徴とする請求項１３に記載のＰＲＡＭ素子の製造方法。
【請求項１８】
前記カルコゲナイド物質は、ＧｅＳｅＴｅ系の物質であることを特徴とする請求項１７に記載のＰＲＡＭ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子に係り、より詳しくは、リセット電流を下げることができる構造を有するＰＲＡＭ素子及びその製造方法に関する。
【背景技術】
【０００２】
ＰＲＡＭ（ｐｈａｓｅ−ｃｈａｎｇｅ  ＲＡＭ）は、ＧｅＳｂＴｅのような相変化物質が、電気的なパルスによる局部的な熱発生によってクリスタルとアモルファス状態に変化する特性を用いて二進情報を記憶する素子である。このようなＰＲＡＭにおいて、二進情報を記憶するメモリセルは、相変化層、レジスタ及びスイッチトランジスタから構成される。トランジスタは、一般にシリコンウェーハ上に作られ、レジスタと相変化層は、前記トランジスタ上に作られる。相変化層は、所謂ＧｅＳｂＴｅ基盤の物質であるが、これは、ＤＶＤやＣＤ−ＲＷのような磁気記録装置に用いられるものと類型の物質でカルコゲナイドと称する。レジスタは、相変化層を過熱する目的に用いられる。加熱される程度によって相変化層がクリスタルとアモルファス状態に相変化を起こして抵抗値が変わり、抵抗に流れる電流によって電圧が変わるため二進情報を保存及び判読できる。
【０００３】
揮発性メモリであるＤＲＡＭ、ＳＲＡＭや不揮発性メモリであるフラッシュメモリは、二進情報の保存を“電荷”の形態で保存する反面、ＰＲＡＭの二進情報の保存は、“抵抗値”の形態で保存するため、前記ＰＲＡＭ素子は、他のメモリ素子とは区別できる。
【０００４】
ＰＲＡＭに用いられる薄膜材料は、主にＧｅＳｂＴｅ系の物質を合金化して使用しているが、この物質は、約０．６Ｖ〜０．９Ｖの電圧が印加されると、負の微分抵抗特性が現れて抵抗性が急激に減少する特性を有する。
【０００５】
このようなＰＲＡＭは、二進情報を保存する記憶装置としての機能性を判別する基準の一つであるｏｎ／ｏｆｆ比率が他のメモリ素子より大きいため、回路で二進情報を判別しやすいだけではなく、高電圧を維持する回路が不要である。前記比率を抵抗比で示せば、４０倍以上であって広いダイナミック領域が確保できる。従って、こうしたＰＲＡＭは、半導体集積回路の技術が小型化、集積化する傾向にあって、その縮小性に強みがある。こうした縮小性は、将来商用化に有利な点であり、フラッシュメモリと比較すれば、その差異が明らかに現れる。フラッシュメモリの書き取り及び消去動作には、電源電圧以上の高電圧が必要であるため回路設計が複雑になる一方で、ＰＲＡＭは印加される電源電圧の範囲で、全ての電気的な動作が成されうるため、電力消費が少ないという長所を持つ。
【０００６】
こうしたＰＲＡＭ素子の商用化のため、ＰＲＡＭ素子のリセット電流を減らすための多様な研究が進められている。例えば、下部電極コンタクト（Ｂｏｔｔｏｍ  Ｅｌｅｃｔｒｏｄｅ  Ｃｏｎｔａｃｔ；ＢＥＣ）の面積サイズを縮めて電流密度を上昇させることによって、ＰＲＡＭ素子のリセット電流を減らすことができる。しかしながら、前記コンタクト部の面積を縮めるＰＲＡＭ素子の構造には限界があり、ＰＲＡＭ素子のリセット電流を減らすための他の手段の開発が要求される。従来のＰＲＡＭが開示されている文献として特許文献１を挙げる。
【特許文献１】特表２００５−５２２０４５号公表
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の技術的課題は、リセット電流を下げることができる構造を有するＰＲＡＭ素子及びその製造方法を提供するところにある。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するために、トランジスタと、前記トランジスタに連結されるデータ保存部と、を備え、前記データ保存部は、上部電極と、下部電極と、前記上部電極と下部電極との間に介在する多孔性の相変化物質（ｐｈａｓｅ−ｃｈａｎｇｅ  ｍａｔｅｒｉａｌ；ＰＣＭ）層と、を備えることを特徴とするＰＲＡＭ素子を提供する。
【０００９】
また、基板上にトランジスタを形成する段階と、前記トランジスタに連結されるデータ保存部を形成する段階と、を含み、前記データ保存部を形成する段階は、下部電極を形成する段階と、前記下部電極上にナノエアポアを備える多孔性の相変化物質（ＰＣＭ）層を形成する段階と、前記多孔性の相変化物質層上に上部電極を形成する段階と、を含むＰＲＡＭ素子の製造方法を提供する。
【００１０】
前記のような構成を有する本発明によれば、相変化物質層の電流密度が上昇して、リセット電流を下げることができる構造を有するＰＲＡＭ素子を得ることができる。
【発明の効果】
【００１１】
前記のような本発明によるＰＲＡＭ素子は、相変化物質層の電流密度を上昇させるので、より低い電流で前記多孔性相変化物質層の相変化が起こり得る。このような本発明によれば、リセット電流を下げることができる構造を有するＰＲＡＭ素子を具現できる。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面に基づき本発明によるＰＲＡＭ素子及びその製造方法の好適な実施形態を詳細に説明する。図面に示された層や領域の厚さは、明細書の明確性のため誇張されており、本発明を限定するものではない。
【００１３】
図１は、本発明の好適な実施形態によるＰＲＡＭ素子の概略的断面図である。
【００１４】
図１を参照すれば、本発明によるＰＲＡＭ素子は、トランジスタ２０と前記トランジスタ２０に連結されるデータ保存部Ｓとを含む。
【００１５】
基板１０上に設けられている前記トランジスタ２０は、導電性不純物がドーピングされたソース１２と、ドレーン１４と、ソース１２およびドレーン１４に挟まれたチャネル領域１６と、前記チャネル領域１６上に形成されたゲート積層物（１８、１９）と、を備える。前記ゲート積層物（１８、１９）は順次に積層されたゲート絶縁膜１８とゲート電極１９とを備える。こうしたトランジスタ２０上に絶縁層２２が積層されており、前記絶縁層２２に設けられたコンタクトホールに導電性プラグ２４が充填されており、前記導電性プラグ２４が前記トランジスタ２０とデータ保存部Ｓとを連結する。
【００１６】
本発明で、前記データ保存部Ｓは、上部電極４０と、下部電極３０と、前記上部電極４０と下部電極３０との間に介在する多孔性の相変化物質層３８と、を備えることを特徴とする。特に、本発明で前記多孔性の相変化物質層３８は、ナノエアポアを備えることが好ましい。ここで、ナノエアポアとは、ナノスケールのエアポアを称し、前記エアポアの平均直径は、１ｎｍ〜１０ｎｍの範囲にあることが好ましい。相変化物質層３８にエアポアが含まれることにより、相変化物質層３８の電流密度を上昇させうる。具体的に説明すれば、前記相変化物質層３８内で、前記エアポアを迂回して相変化物質を通過して電流が流れる電流経路が形成されるので、相変化物質層３８の電流密度が上昇しうる。こうした電流密度の上昇は、他の側面でも説明できる。すなわち、前記相変化物質層３８は、エアポアを含まない同体積の相変化物質層より相対的に少ない量の相変化物質からなる。従ってエアポアを含まない相変化物質層の相変化に要求される電流よりも、さらに低い電流で相変化が起こり得る。前記エアポアが上述のナノエアポアであると、更に効果的である。
【００１７】
このような多孔性の相変化物質層３８は、ポロゲン物質を用いて形成でき、これに対しては後述のＰＲＡＭの製造方法の部分で詳細に説明する。
【００１８】
ここで、前記相変化物質は、カルコゲナイド物質、例えばＧｅＳｅＴｅ（ＧＳＴ）系の物質であることが好ましいが、本発明では、従来のＰＲＡＭ素子に用いられる相変化物質を用いることもできる。従来の相変化物質として、例えば、ＰＲＡＭ素子に用いられる相変化物質として、ＧｅＳｂＴｅ、ＡｇＳｂＴｅ、ＡｇＩｎＴｅ、Ａｓ（Ｉｎ）ＳｂＴｅ、ＧｅＴｅ、ＳｅＳｂＴｅ、ＡｓＳｅＴｅ又はＰｂ（Ｂｉ）Ｇｅ（Ｉｎ）Ｓｅなどがある。
【００１９】
このような本発明によれば、リセット電流を下げることができる構造を有するＰＲＡＭ素子を実現できる。
【００２０】
図２は、本発明によるＰＲＡＭ素子の二進情報保存動作を示すグラフである。前記グラフを用いることで、ＰＲＡＭ素子のメモリセルにデータを記憶及び消去させる方法が説明できる。ここで、横軸は、時間を示し、縦軸は相転移物質膜に加えられる温度を示す。
【００２１】
二進情報を保存するときは、ＰＲＡＭにセットパルスとリセットパルスとを加える。セットパルスは、相変化物質、例えばカルコゲナイド薄膜を結晶質状態にするためのものであり、ほぼ５０ｎｓ以下の幅を有するパルスである。前記セットパルスを加えることにより材料が結晶化するのに必要な適正温度以上を加えることができる。リセットパルスは、前記薄膜を非晶質状態にするためのパルスであり、材料が非晶質状態となるように溶融させられる温度以上を加えるためのものである。
【００２２】
図２を参照すれば、相変化物質層を溶融温度（Ｔｍ）より高温で短時間（この時間をＴ１とする）加熱した後に、早い速度で冷却すれば、前記相変化物質層は、非晶質状態に変わる（第１の曲線）。これに反して、相変化物質層を溶融温度Ｔｍより低く、結晶化温度（ＴＣ）より高温でＴ１時間より長い時間の間加熱した後に徐々に冷却させれば、相変化物質層は、結晶状態に変わる（第２の曲線）。非晶質状態の相変化物質層の比抵抗は、結晶質状態の相変化物質層の比抵抗より高い。従って、読み取りモードで前記相変化物質層を通じて流れる電流を感知することによって、前記ＰＲＡＭメモリセルに保存された情報が論理“１”であるか、又は論理“０”であるかを判別できる。
【００２３】
図３Ａ〜図３Ｇに、本発明の好適な実施形態によるＰＲＡＭ素子の製造方法を示すが、本発明はこれらに限定されない。
【００２４】
まず、図３Ａに示すように、基板１０上にトランジスタ２０を形成する。通常、シリコンウェーハからなる基板１０に導電性不純物をドーピングしてソース１２とドレーン１４とを形成し、これらの間にチャネル領域１６が設けられる。そして、前記チャネル領域１６上にゲート絶縁膜１８とゲート電極１９とを順次に積層してトランジスタ２０を形成できる。このようなトランジスタ２０の形成物質及び形成方法としては従来公知の技術を適用することができる。
【００２５】
次に、図３Ｂに示すように、前記トランジスタ２０上に絶縁層２２を積層し、前記絶縁層２２にコンタクトホールを形成して、前記コンタクトホールを導電性プラグ２４に充填する。その後、前記導電性プラグ２４にコンタクトするように下部電極３０を形成する。ＰＲＡＭ素子において、下部電極３０の材質及び形成方法は従来公知の技術を適用することができる。例えば、前記下部電極３０上に狭いコンタクト面積を有する抵抗性発熱体を、さらに形成できる（図示せず）。
【００２６】
次に、図３Ｃに示すように、前記下部電極３０上にポロゲン物質層３２を形成する。一般に、ポロゲン物質層３２の形成方法にはスピンコーティング法が用いられるか、これに限定されず、公知の他の薄膜形成方法も用いられうる。前記ポロゲン物質は、多孔性の相変化物質層を形成するため用いられる。ポロゲン物質は、所定の温度範囲（例えば、３００℃〜５００℃）で熱分解できる。
【００２７】
例えば、前記ポロゲン物質として、シクロデキストリン（ｃｙｃｌｏｄｅｘｔｒｉｎ；ＣＤ）化合物が好ましい。シクロデキストリン化合物は、グルコピラノース単位がα,１−４結合で連結された環形構造を持った化合物である。一般に普及されており入手し易いシクロデキストリンとして、グルコピラノース単位が６であるαシクロデキストリン、グルコピラノース単位が７であるβシクロデキストリン、またはグルコピラノース単位が８であるγシクロデキストリンが挙げられる。βシクロデキストリン化合物は、最大半径が約１５．４Åを有する３次元構造を有する。こうしたシクロデキストリン化合物は、シロキサン系前駆体内にナノ粒子形態で均一に分散された後、薄膜の高温硬化工程で２ｎｍ以内の非常に狭いナノ気孔を薄膜内に生成させうる。βシクロデキストリンは、７個のグルコピラノース単位から構成されており、これにより総２１個のヒドロキシル基を有することができる。こうしたヒドロキシル基の機能化過程を通じて色々の機能基を有する化合物の製造が可能であり、こうした化合物をポロゲンとして用いる場合、同じ気孔度を有しながら、気孔のサイズ、サイズ分布、連結度を調節することもできる。
【００２８】
本発明を具現するための熱的に不安定なポロゲン物質は、化学式１で示したようなシクロデキストリン誘導体である。
【００２９】
【化１】
2006237615.tif 000003
【００３０】
前記化学式１において、ｑ＝３〜１２であり、Ｒ１、Ｒ２、およびＲ３は、独立的に水素原子、Ｃ２〜Ｃ３０のアシル基、Ｃ１〜Ｃ２０のアルキル基、Ｃ３〜Ｃ１０のアルケン、Ｃ３〜Ｃ２０のアルキン、トシル基、メシル基、アミノ基、Ｃ１〜Ｃ１０のアミノ基誘導体、アジド基、ハロゲン、フォスフォラス基、Ｃ３〜Ｃ２０のイミダゾール基、ピリジノ基、硫黄、Ｃ１〜Ｃ１０の硫黄を含む官能基、Ｃ３〜Ｃ１０のシクロアルキル基、Ｃ６〜Ｃ３０のアリール基、ヒドロキシアルキル基、カルボキシル基、カルボキシアルキル基、Ｃ６〜Ｃ１２のグルコシル基、マルトシル基、Ｃ１〜Ｃ１０のシアノ基、Ｃ２〜Ｃ１０のカーボネート基、Ｃ１〜Ｃ１０のカルバメート基、または、Ｓｉｒ１ｒ２ｒ３で示される珪素化合物である。前記ｒ１、ｒ２、およびｒ３はそれぞれ独立的にＣ１〜Ｃ５のアルキル基、Ｃ１〜Ｃ５のアルコキシ基、またはＣ６〜Ｃ２０のアリール基であり、好ましくはメチル基である。
【００３１】
Ｃ２〜Ｃ３０のアシル基としてはアセチル基、プロパノイル基、またはベンゾイル基が好ましい。
【００３２】
Ｃ１〜Ｃ２０のアルキル基としてはメチル基、エチル基、またはプロピル基が好ましい。
【００３３】
Ｃ１〜Ｃ１０のアミノ基誘導体としては、メチルアミノ基、ジメチルアミノ基、またはアニリノ基などが好まし挙げられる。
【００３４】
本発明においてポロゲン物質として、ヘキサキス（２，３，６−トリ−ｏ−アセチル）−α−シクロデキストリン、ヘプタキス（２，３，６−トリ−ｏ−アセチル）−β−シクロデキストリン、オクタキス（２，３，６−トリ−ｏ−アセチル）−γ−シクロデキストリン、ヘキサキス（２，３，６−トリ−ｏ−メチル）−α−シクロデキストリン、ヘプタキス（２，３，６−トリ−ｏ−メチル）−β−シクロデキストリン、またはオクタキス（２，３，６−トリ−ｏ−メチル）−β−シクロデキストリンが好ましく、得に好ましくは、ヘプタキス（２，３，６−トリ−ｏ−メチル）−β−シクロデキシトリンであり、その分解温度は、３２０℃〜３９０℃である。
【００３５】
次に、図３Ｄに示すように、前記ポロゲン物質層３２上に相変化物質層３４を形成する。前記相変化物質層は、スパッタリング方法によって形成できるが、これに限定されず、他の公知の薄膜形成方法も用いられうる。
【００３６】
前記相変化物質は、カルコゲナイド物質、例えばＧｅＳｅＴｅ（ＧＳＴ）系の物質である。ＰＲＡＭ素子に用いられる相変化物質としては、従来公知の物質を適宜用いることができる。例えば、ＰＲＡＭ素子に用いられる相変化物質として、ＧｅＳｂＴｅ、ＡｇＳｂＴｅ、ＡｇＩｎＴｅ、Ａｓ（Ｉｎ）ＳｂＴｅ、ＧｅＴｅ、ＳｅＳｂＴｅ、ＡｓＳｅＴｅ又はＰｂ（Ｂｉ）Ｇｅ（Ｉｎ）Ｓｅなどがある。
【００３７】
前記相変化物質層３４の形成過程で、前記ポロゲン物質層３２と相変化物質層３４との間に境界領域３２ａが形成される。前記境界領域３２ａは、前記相変化物質とポロゲン物質とが混合された物質層である。こうした境界領域３２ａは、スパッタリング中に前記相変化物質がポロゲン物質層３２の所定深さまで混入されるか、或いは染み込むので形成されると推測できる。
【００３８】
図３Ｅ及び図３Ｆに示すように、前記積層結果物をアニーリングして、前記ポロゲン物質を分解する。前記アニーリングは、３００℃〜５００℃の温度範囲で行うことが好ましい。また、前記アニーリングは０．１時間〜３時間行うことが好ましい。前記アニーリング過程で、前記ポロゲン物質が熱分解されて、これと共にナノエアポアを備える多孔性の相変化物質層３８を得ることができる。ここで、前記エアポアの直径は、１ｎｍ〜１０ｎｍの範囲にあることが好ましい。このようなナノエアポアを備える多孔性相変化物質層３８の面抵抗値（ｋΩ／ｓｑ．）の一例を挙げると、平均０．４９５と、従来エアポアを含まない相変化層の面抵抗値である０．１５より約３倍程度大きい。こうした面抵抗値の増大は、前記多孔性相変化物質層３８内にナノスケールのエアポアが形成されたことを示す。
【００３９】
図３Ｇに示すように、前記多孔性の相変化物質層３８上に導電性物質に上部電極を形成する。従って、前記のような工程過程を通じて相変化物質層で電流密度が上昇して、リセット電流を下げることができる構造を有するＰＲＡＭ素子を得ることができる。
【００４０】
図４及び図５は、それぞれ図３Ｄ及び図３Ｆに対応する相変化物質層の断面ＳＥＭ写真を示す。
【００４１】
図６Ａ〜図６Ｉは、本発明の他の実施形態によるＰＲＡＭ素子の製造方法を示す工程フローチャートである。ここで、図３Ａ〜図３Ｇの実施形態と重複される部分については説明を省略し、同一な構成要素については、同一な参照符号をそのまま引用する。
【００４２】
ここで、下部電極３０の形成過程までは、上述の実施形態と同一である。
【００４３】
図６Ｃに示すように、前記下部電極３０上に第１のポロゲン物質と第２のポロゲン物質とが混合された混合ポロゲン物質層３３を形成する。前記混合ポロゲン物質層３３の形成方法としてスピンコーティング法又は公知の他の薄膜形成方法が用いられうる。前記混合ポロゲン物質は、前記第１のポロゲン物質と第２のポロゲンとを混合して製造できる。ここで、前記第２のポロゲン物質は、前記第１のポロゲン物質より相対的に高い分解温度を有する物質である。例えば、前記第１のポロゲン物質と第２のポロゲン物質は、前述したシクロデキストリン化合物の中から、分解温度を考慮して選択できる。本発明で使用された第１のポロゲン物質としては、ヘプタキス（２，３，６−トリ−ｏ−ヒドロキシ）−β−シクロデキシトリンが好ましく、その分解温度は、３００℃〜３５０℃である。また、第２のポロゲン物質としては、ヘプタキス（２，３，６−トリ−ｏ−ベンゾイル）−β−シクロデキシトリンが好ましく、その分解温度は、３７０℃〜４３９℃である。
【００４４】
図６Ｄ及び図６Ｅに示すように、前記混合ポロゲン物質層３３を１次アニーリングする。前記アニーリングは、３００℃〜５００℃の温度範囲で行うことが好ましい。また、前記アニーリングは０．１時間〜３時間行われることが好ましい。前記アニーリング過程で、前記混合ポロゲン物質層３３内に含まれた第１のポロゲン物質が分解されて除去されることによって、多孔性の第２のポロゲン物質層３３ａを得ることができる。このような多孔性の第２のポロゲン物質層３３ａには、さらに多くの量の相変化物質が混入でき、その結果、多孔性の相変化物質層内にさらに多量のエアポアが形成され得る。すなわち、エアポアを備える相変化物質層内でエアポアの密度を上昇させうる。
【００４５】
図６Ｆに示すように、前記多孔性の第２のポロゲン物質層上に相変化物質（ＰＣＭ）層を形成する。前記相変化物質層は、スパッタリング方法によって形成できるが、これに限定されず、他の公知の薄膜形成方法が用いられうる。前記相変化物質は、カルコゲナイド物質、例えばＧｅＳｅＴｅ（ＧＳＴ）系の物質である。ＰＲＡＭ素子に用いられる相変化物質は、既に広く公知になっているため、これについての詳細な説明は省略する。例えば、ＰＲＡＭ素子に用いられる相変化物質として、ＧｅＳｂＴｅ、ＡｇＳｂＴｅ、ＡｇＩｎＴｅ、Ａｓ（Ｉｎ）ＳｂＴｅ、ＧｅＴｅ、ＳｅＳｂＴｅ、ＡｓＳｅＴｅ又はＰｂ（Ｂｉ）Ｇｅ（Ｉｎ）Ｓｅなどがある。
【００４６】
前記相変化物質層３４の形成過程で、前記多孔性の第２のポロゲン物質層３３ａと相変化物質層３４との間に境界領域３３ｂが形成される。前記境界領域３３ｂは、前記相変化物質と多孔性の第２のポロゲン物質とが混合された物質層である。こうした境界領域３３ｂは、スパッタリング中に前記相変化物質が多孔性の第２のポロゲン物質層３３ａの所定深さまで注入されるか、或いは染み込むことにより形成されると推測できる。特に、前記多孔性の第２のポロゲン物質層３３ａには、さらに多量の相変化物質が混入され、以後にナノエアポアを備える相変化物質層内でエアポアの密度が上昇され得る。
【００４７】
図６Ｇ及び図６Ｈに示すように、前記積層結果物をアニーリングして、前記第２のポロゲン物質を分解する。前記アニーリングは、３００℃〜５００℃の温度範囲で０．１時間〜３時間行われうる。ここで、２次アニーリングは、前記１次アニーリングより相対的により高温範囲で行われねばならない。前記アニーリング過程で、前記第２のポロゲン物質が熱分解されて除去され、これと共にナノエアポアを備える多孔性の相変化物質（ＰＣＭ）層３９を得ることができる。
【００４８】
図６Ｉに示すように、前記多孔性の相変化物質層３９上に導電性物質で上部電極を形成する。従って、前記のような工程過程を通じて相変化物質層で電流密度が上昇するため、リセット電流を下げることができる構造を有するＰＲＡＭ素子を得ることができる。
【００４９】
図７及び図８は、それぞれ図６Ｆ及び図６Ｈに対応する相変化物質層の断面ＳＥＭ写真を示す。
【００５０】
かかる本願発明の理解を助けるために幾つの模範的な実施形態が説明され、添付した図面に示されたが、こうした実施形態は単に広い発明を例示し、これを制限しないという点が理解され、そして本発明は示され説明された構造と配列に局限されないという点が理解されねばならず、これは、多様な異なる修正が当業者に可能であるためである。
【産業上の利用可能性】
【００５１】
本発明は、メモリ関連の技術分野に効果的に用いられうる。
【図面の簡単な説明】
【００５２】
【図１】本発明の好適な実施形態によるＰＲＡＭ素子の断面概略図である。
【図２】本発明によるＰＲＡＭ素子の二進情報記録動作を示すグラフである。
【図３Ａ】本発明の好適な実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図３Ｂ】本発明の好適な実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図３Ｃ】本発明の好適な実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図３Ｄ】本発明の好適な実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図３Ｅ】本発明の好適な実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図３Ｆ】本発明の好適な実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図３Ｇ】本発明の好適な実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図４】図３Ｄに対応する相変化物質層の断面ＳＥＭ写真を示す図面である。
【図５】図３Ｆに対応する相変化物質層の断面ＳＥＭ写真を示す図面である。
【図６Ａ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｂ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｃ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｄ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｅ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｆ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｇ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｈ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図６Ｉ】本発明の他の実施形態によるＰＲＡＭ素子の製造方法の一過程を示す断面概略図である。
【図７】図６Ｆに対応する相変化物質層の断面ＳＥＭ写真を示す図面である。
【図８】図６Ｈに対応する相変化物質層の断面ＳＥＭ写真を示す図面である。
【符号の説明】
【００５３】
１０    基板、
１２    ソース、
１４    ドレーン、
１６    チャネル領域、
１８    ゲート絶縁膜、
１９    ゲート電極、
２０    トランジスタ、
２２    絶縁層、
２４    導電性プラグ、
３０    下部電極、
３２    ポロゲン物質層、
３２ａ    境界領域、
３３    混合ポロゲン物質層、
３３ａ    第２のポロゲン物質層、
３３ｂ    境界領域、
３４    相変化物質層、
３８    多孔性の相変化物質（ＰＣＭ）層、
３９    多孔性の相変化物質（ＰＣＭ）層、
４０    上部電極、
Ｓ    データ保存部。
【図１】
2006237615.tif 000004
【図２】
2006237615.tif 000005
【図３Ａ】
2006237615.tif 000006
【図３Ｂ】
2006237615.tif 000007
【図３Ｃ】
2006237615.tif 000008
【図３Ｄ】
2006237615.tif 000009
【図３Ｅ】
2006237615.tif 000010
【図３Ｆ】
2006237615.tif 000011
【図３Ｇ】
2006237615.tif 000012
【図６Ａ】
2006237615.tif 000013
【図６Ｂ】
2006237615.tif 000014
【図６Ｃ】
2006237615.tif 000015
【図６Ｄ】
2006237615.tif 000016
【図６Ｅ】
2006237615.tif 000017
【図６Ｆ】
2006237615.tif 000018
【図６Ｇ】
2006237615.tif 000019
【図６Ｈ】
2006237615.tif 000020
【図６Ｉ】
2006237615.tif 000021
【図４】
2006237615.tif 000022
【図５】
2006237615.tif 000023
【図７】
2006237615.tif 000024
【図８】
2006237615.tif 000025