(57)【要約】【課題】  楽音発生手段が使用する記憶メモリのみならず、効果付加手段が使用する記憶メモリも、中央演算装置（ＣＰＵ）と共用して使用するようにすることを課題とする。【解決手段】  楽音の内容を表す楽音データ及び楽音を生成放音するための処理プログラムを記憶する第１の記憶手段（２１７）と、楽音に効果を付加するために楽音の内容を表すデータを一時的に記憶するための第１のテンポラリ領域及び楽音を生成放音するための処理に必要な第２のテンポラリ領域を含む第２の記憶手段（２１８）と、第１の記憶手段から楽音データを読み出すための楽音発生手段（２１３）と、第２の記憶手段の第１のテンポラリ領域にアクセスするための効果付加手段（２１４）と、第１の記憶手段から処理プログラムを読み出し、第２の記憶手段の第２のテンポラリ領域にアクセスするための中央演算装置（２１２）とを有する楽音情報処理装置が提供される。【選択図】        図１
2006047864.tif 000002
【特許請求の範囲】
【請求項１】
楽音の内容を表す楽音データ及び楽音を生成放音するための処理プログラムを記憶する第１の記憶手段と、
楽音に効果を付加するために楽音の内容を表すデータを一時的に記憶するための第１のテンポラリ領域及び楽音を生成放音するための処理に必要な第２のテンポラリ領域を含む第２の記憶手段と、
前記第１の記憶手段から前記楽音データを読み出して楽音を生成するための楽音発生手段と、
前記第２の記憶手段の第１のテンポラリ領域にアクセスして前記楽音発生手段により生成された楽音に効果を付加するための効果付加手段と、
前記第１の記憶手段から前記処理プログラムを読み出し、前記第２の記憶手段の第２のテンポラリ領域にアクセスし、前記楽音発生手段及び前記効果付加手段を制御するための中央演算装置とを有し、
前記第１の記憶手段は前記中央演算装置及び前記楽音発生手段により共用され、前記第２の記憶手段は前記中央演算装置及び前記効果付加手段により共用される楽音情報処理装置。
【請求項２】
さらに、前記中央演算装置及び前記楽音発生手段の前記第１の記憶手段へのアクセスが競合する場合にはいずれか一つのアクセスを選択的に許可する第１の選択手段と、
前記中央演算装置及び前記効果付加手段の前記第２の記憶手段へのアクセスが競合する場合にはいずれか一つのアクセスを選択的に許可する第２の選択手段と
を有する請求項１記載の楽音情報処理装置。
【請求項３】
さらに、前記中央演算装置、前記楽音発生手段及び前記効果付加手段の前記第１又は第２の記憶手段へのアクセスが競合する場合にはいずれか一つのアクセスを選択的に許可する選択手段を有する請求項１記載の楽音情報処理装置。
【請求項４】
前記楽音発生手段は、前記第１の記憶手段にアクセスしているときには第１のアクセス信号を出力し、
前記効果付加手段は、前記第２の記憶手段にアクセスしているときには第２のアクセス信号を出力し、
前記中央演算装置は、前記第１及び第２のアクセス信号に応じて、前記第１及び第２の記憶手段にアクセス可能である請求項１〜３のいずれか１項に記載の楽音情報処理装置。
【請求項５】
前記第１の選択手段は、前記中央演算装置及び前記楽音発生手段の前記第１の記憶手段へのアクセスが競合する場合には前記楽音発生手段のアクセスを優先的に許可し、
前記第２の選択手段は、前記中央演算装置及び前記効果付加手段の前記第２の記憶手段へのアクセスが競合する場合には前記効果付加手段のアクセスを優先的に許可する請求項２記載の楽音情報処理装置。
【請求項６】
前記選択手段は、前記中央演算装置及び前記楽音発生手段の前記第１の記憶手段へのアクセスが競合する場合には前記楽音発生手段のアクセスを優先的に許可し、前記中央演算装置及び前記効果付加手段の前記第２の記憶手段へのアクセスが競合する場合には前記効果付加手段のアクセスを優先的に許可する請求項３記載の楽音情報処理装置。
【請求項７】
前記第１の記憶手段へのアクセスサイクルは、前記中央演算装置がアクセス可能な中央演算区間と、前記楽音発生手段がアクセス可能な楽音発生区間とを有し、
前記第２の記憶手段へのアクセスサイクルは、前記中央演算装置がアクセス可能な中央演算区間と、前記効果付加手段がアクセス可能な効果付加区間とを有する請求項２又は５記載の楽音情報処理装置。
【請求項８】
前記楽音発生区間では前記中央演算装置も前記第１の記憶手段にアクセス可能であり、前記中央演算装置及び前記楽音発生手段の前記第１の記憶手段へのアクセスが競合する場合には前記楽音発生手段のアクセスを優先的に許可し、
前記効果付加区間では前記中央演算装置も前記第２の記憶手段にアクセス可能であり、前記中央演算装置及び前記効果付加手段の前記第２の記憶手段へのアクセスが競合する場合には前記効果付加手段のアクセスを優先的に許可する請求項７記載の楽音情報処理装置。
【請求項９】
前記第１及び第２の記憶手段へのアクセスサイクルは、前記中央演算装置が前記第１又は第２の記憶手段にアクセス可能な中央演算区間と、前記楽音発生手段が前記第１の記憶手段にアクセス可能な楽音発生区間と、前記効果付加手段が前記第２の記憶手段にアクセス可能な効果付加区間とを有する請求項３又は６記載の楽音情報処理装置。
【請求項１０】
前記楽音発生区間では前記中央演算装置も前記第１の記憶手段にアクセス可能であり、前記中央演算装置及び前記楽音発生手段の前記第１の記憶手段へのアクセスが競合する場合には前記楽音発生手段のアクセスを優先的に許可し、
前記効果付加区間では前記中央演算装置も前記第２の記憶手段にアクセス可能であり、前記中央演算装置及び前記効果付加手段の前記第２の記憶手段へのアクセスが競合する場合には前記効果付加手段のアクセスを優先的に許可する請求項９記載の楽音情報処理装置。
【請求項１１】
前記中央演算装置、前記楽音発生手段及び前記効果付加手段は１つの半導体集積回路で構成される請求項１〜１０のいずれか１項に記載の楽音情報処理装置。
【請求項１２】
前記中央演算装置、前記楽音発生手段、前記効果付加手段、前記第１及び第２の選択手段は１つの半導体集積回路で構成される請求項２、５、７及び８のうちのいずれか１項に記載の楽音情報処理装置。
【請求項１３】
前記中央演算装置、前記楽音発生手段、前記効果付加手段及び前記選択手段は１つの半導体集積回路で構成される請求項３、６、９及び１０のうちのいずれか１項に記載の楽音情報処理装置。
【請求項１４】
前記第１の記憶手段はＲＯＭであり、前記第２の記憶手段はＲＡＭである請求項１〜１３のいずれか１項に記載の楽音情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、楽音情報処理装置に関し、特に楽音を生成するための情報を処理する楽音情報処理装置に関する。
【背景技術】
【０００２】
下記の特許文献１には、楽音の内容を表すデータを記憶するデータ記憶手段と、楽音を生成放音するための処理プログラムを記憶するプログラム記憶手段とを一体に設け、両記憶手段の読み出しを切り換える楽音情報記憶装置が開示されている。
【０００３】
また、下記の特許文献２には、通常は動作制御用のデータを利用する制御部をメモリにアクセス可能にしておき、楽音形成用のデータを必要とするとき、音源部より利用要求信号を発生するようにし、この利用要求信号が与えられたとき、楽音形成用のデータの読み出しに必要な時間だけ音源部をメモリにアクセス可能にする電子楽器が開示されている。
【０００４】
また、下記の特許文献３には、少なくとも制御プログラムの一部と波形データとを記憶した第１の記憶手段と、該第１の記憶手段から読み出された制御プログラムに従って動作する処理手段と、該第１の記憶手段から読み出された波形データに基づいて楽音信号を発生する楽音信号発生手段とを有し、該処理手段及び該楽音信号発生手段は前記第１の記憶手段に交互にアクセスする電子楽器の制御装置が開示されている。
【０００５】
しかしながら、特許文献１〜３には、効果付加用の遅延メモリに関しては特に対応していない。
【０００６】
【特許文献１】特開平２−１２６２９６号公報
【特許文献２】特開平５−１８８９５２号公報
【特許文献３】特開平８−２２１０６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、楽音発生手段が使用する記憶メモリのみならず、効果付加手段が使用する記憶メモリも、中央演算装置（ＣＰＵ）と共用して使用するようにすることである。
【課題を解決するための手段】
【０００８】
本発明の楽音情報処理装置は、楽音の内容を表す楽音データ及び楽音を生成放音するための処理プログラムを記憶する第１の記憶手段と、楽音に効果を付加するために楽音の内容を表すデータを一時的に記憶するための第１のテンポラリ領域及び楽音を生成放音するための処理に必要な第２のテンポラリ領域を含む第２の記憶手段と、前記第１の記憶手段から前記楽音データを読み出して楽音を生成するための楽音発生手段と、前記第２の記憶手段の第１のテンポラリ領域にアクセスして前記楽音発生手段により生成された楽音に効果を付加するための効果付加手段と、前記第１の記憶手段から前記処理プログラムを読み出し、前記第２の記憶手段の第２のテンポラリ領域にアクセスし、前記楽音発生手段及び前記効果付加手段を制御するための中央演算装置とを有し、前記第１の記憶手段は前記中央演算装置及び前記楽音発生手段により共用され、前記第２の記憶手段は前記中央演算装置及び前記効果付加手段により共用される。
【発明の効果】
【０００９】
第１の記憶手段には、楽音発生手段のための楽音データと中央演算装置のための処理プログラムとを一体化して記憶させる。第２の記憶手段には、効果付加手段のための第１のテンポラリ領域と中央演算装置のための第２のテンポラリ領域とを一体化して記憶させる。これにより、第１及び第２の記憶手段をコンパクトにすることができ、回路構成を簡単にすることができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
図２（Ａ）は、一般的な電子楽器の機能的な構成を簡略的に記載したシステム１００の構成例を示すブロック図である。キーボード部（演奏するための複数の鍵（タッチ検出用の構造となっている）を有する鍵盤）、操作パネル部（音色選択及び設定するためのスイッチ、ボリュームと選択及び設定状態を表示するＬＣＤ（液晶表示器）あるいはＬＥＤ（発光ダイオード）よりなる表示装置を有する）及びＤＡＣ（Ｄ／Ａ変換器）１０６以降のアナログ信号処理部（アナログ楽音信号に対して簡単なフィルタ処理（ノイズ除去）、増幅処理を施す処理部）、アンプ（アナログ処理されたアナログ楽音信号をスピーカで発生させるために増幅をするパワーアンプ）、スピーカ（アナログ楽音信号を可聴信号として放音するスピーカで１ないし複数個よりなる）等は省略してある。
【００１１】
まず、ＣＰＵ１０１について説明する。ＣＰＵ１０１は、本電子楽器の制御をつかさどる中央演算装置で、ＲＯＭ１０２に格納されているプログラムに応じて、キーボード部（省略）の鍵、操作パネル部（省略）の音色設定スイッチ等を走査し、キーボード部の鍵の押鍵・離鍵に伴う鍵（キー）情報（キーオン／オフ、鍵番号、タッチ情報等）の楽音発生部１０４への割当て処理、操作パネル部の音色設定スイッチ、ボリュームに応じて楽音発生部１０４より所望の楽音信号を発生させるように制御する。
【００１２】
次に、ＲＯＭ１０２について説明する。ＲＯＭ１０２は、ＣＰＵ１０１のためのプログラムと楽音発生に必要なパラメータデータを格納する読出し専用のメモリである。
【００１３】
次に、ＲＡＭ１０３について説明する。ＲＡＭ１０３は、プログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリで、一部あるいは全部はバッテリーバックアップされて、操作パネル部の音色設定に応じた必要なデータを電源がオフになっても格納保持しておくことができる。
【００１４】
次に、ＬＳＩ１０７について説明する。ＬＳＩ１０７は、楽音発生部１０４の機能を格納している半導体集積回路である。
【００１５】
次に、楽音発生部１０４について説明する。楽音発生部１０４は、操作パネル部で選択及び設定された音色で、キーボード部で演奏された鍵に応じた楽音信号を発生する楽音発生器などを含む。
【００１６】
次に、ＲＯＭ（波形メモリ）１０５について説明する。ＲＯＭ１０５は、楽音波形データが、音色及び音域（音高）に対応して記憶されており、音色選択及び鍵情報に応じて所望の楽音周波数に従って楽音発生部１０４からの読み出し信号で読み出される。
【００１７】
次に、ＤＡＣ１０６について説明する。ＤＡＣ１０６は、上記楽音発生部１０４で生成されたデジタル楽音信号をアナログ楽音信号に変換するデジタル−アナログ変換器である。
【００１８】
図２（Ｂ）は、図２（Ａ）で示した電子楽器において、ＣＰＵと楽音発生部を１つのＬＳＩに格納する機能的な構成を簡略的に記載したシステム１１０の構成例を示すブロック図である。本構成も同様に、キーボード部（演奏するための複数の鍵（タッチ検出用の構造となっている）を有する鍵盤）、操作パネル部（音色選択及び設定するためのスイッチ、ボリュームと選択及び設定状態を表示するＬＣＤあるいはＬＥＤよりなる表示装置を有する）及びＤＡＣ１１７以降のアナログ信号処理部（アナログ楽音信号に対して簡単なフィルタ処理（ノイズ除去）、増幅処理を施す処理部）、アンプ（アナログ処理されたアナログ楽音信号をスピーカで発生させるために増幅をするパワーアンプ）、スピーカ（アナログ楽音信号を可聴信号として放音するスピーカで１ないし複数個よりなる）等は省略してある。
【００１９】
まず、ＬＳＩ１１１について説明する。ＬＳＩ１１１は、ＣＰＵ１１２と楽音発生部１１３、及び外部に設けられたＲＯＭ１１５とＲＡＭ１１６をＣＰＵ１１２と楽音発生部１１３が共用するために設けられた選択部１１４よりなる半導体集積回路である。
【００２０】
次に、ＣＰＵ１１２について説明する。ＣＰＵ１１２は、本電子楽器の制御をつかさどる中央演算装置で、ＲＯＭ１１５に格納されているプログラムに応じて、キーボード部（省略）の鍵、操作パネル部（省略）の音色設定スイッチ等を走査し、キーボード部の鍵の押鍵・離鍵に伴う鍵（キー）情報（キーオン／オフ、鍵番号、タッチ情報等）の楽音発生部１１３への割当て処理、操作パネル部の音色設定スイッチ、ボリュームに応じて楽音発生部１１３より所望の楽音信号を発生させるように制御する。
【００２１】
次に、楽音発生部１１３について説明する。楽音発生部１１３は、操作パネル部で選択及び設定された音色で、キーボード部で演奏された鍵に応じた楽音信号を発生する楽音発生器などを含む。
【００２２】
次に、選択部１１４について説明する。選択部１１４は、外部に設けられたＲＯＭ１１５とＲＡＭ１１６をＣＰＵ１１２と楽音発生部１１３が共用するためそれぞれから及びそれぞれへのアドレス及びデータバスを選択する。
【００２３】
次に、ＲＯＭ１１５について説明する。ＲＯＭ１１５は、ＣＰＵ１１２のためのプログラムと楽音発生に必要なパラメータデータ、及び音色選択及び鍵情報に応じて所望の楽音周波数に従って楽音発生部１１３からの読み出し信号で読み出される音色及び音域（音高）に対応した楽音波形データが記憶されている。
【００２４】
次に、ＲＡＭ１１６について説明する。ＲＡＭ１１６は、プログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリで、一部あるいは全部はバッテリーバックアップされて、操作パネル部の音色設定に応じた必要なデータを電源がオフになっても格納保持しておくことができる。ＲＡＭ１１６は、必要に応じて書換え可能な楽音波形データを格納してもいい。
【００２５】
次に、ＤＡＣ１１７について説明する。ＤＡＣ１１７は、上記楽音発生部１１３で生成されたデジタル楽音信号をアナログ楽音信号に変換するデジタル−アナログ変換器である。
【００２６】
図１（Ａ）は、他の電子楽器の機能的な構成を簡略的に記載したシステム２００の構成例を示すブロック図である。キーボード部（演奏するための複数の鍵（タッチ検出用の構造となっている）を有する鍵盤）、操作パネル部（音色選択及び設定するためのスイッチ、ボリュームと選択及び設定状態を表示するＬＣＤあるいはＬＥＤよりなる表示装置を有する）及びＤＡＣ２０９以降のアナログ信号処理部（アナログ楽音信号に対して簡単なフィルタ処理（ノイズ除去）、増幅処理を施す処理部）、アンプ（アナログ処理されたアナログ楽音信号をスピーカで発生させるために増幅をするパワーアンプ）、スピーカ（アナログ楽音信号を可聴信号として放音するスピーカで１ないし複数個よりなる）等は省略してある。
【００２７】
まず、ＣＰＵ２０１について説明する。ＣＰＵ２０１は、本電子楽器の制御をつかさどる中央演算装置で、ＲＯＭ２０２に格納されているプログラムに応じて、キーボード部（省略）の鍵、操作パネル部（省略）の音色設定スイッチ等を走査し、キーボード部の鍵の押鍵・離鍵に伴う鍵（キー）情報（キーオン／オフ、鍵番号、タッチ情報等）の楽音発生部２０５への割当て処理、操作パネル部の音色設定スイッチ、ボリュームに応じて楽音発生部２０５より所望の楽音信号を発生させるように制御するとともに、楽音発生部２０５より発生された楽音に効果付加部２０６で所望の効果を付加するように制御する。
【００２８】
次に、ＲＯＭ２０２について説明する。ＲＯＭ２０２は、ＣＰＵ２０１のためのプログラムと楽音発生に必要なパラメータデータを格納する読出し専用のメモリである。
【００２９】
次に、ＲＡＭ２０３について説明する。ＲＡＭ２０３は、プログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリで、一部あるいは全部はバッテリーバックアップされて、操作パネル部の音色設定に応じた必要なデータを電源がオフになっても格納保持しておくことができる。
【００３０】
次に、ＬＳＩ２０４について説明する。ＬＳＩ２０４は、楽音発生部２０５と効果付加部２０６の機能を格納している半導体集積回路である。
【００３１】
次に、楽音発生部２０５について説明する。楽音発生部２０５は、操作パネル部で選択及び設定された音色で、キーボード部で演奏された鍵に応じた楽音信号を発生する楽音発生器などを含む。
【００３２】
次に、効果付加部２０６について説明する。効果付加部２０６は、楽音発生部２０５で発生された楽音に、操作パネル部で選択及び設定された音色に応じた効果（リバーブ、コーラス等々）あるいは操作パネル部で選択された効果を付加する部分である。
【００３３】
次に、ＲＯＭ（波形メモリ）２０７について説明する。ＲＯＭ２０７は、楽音波形データが、音色及び音域（音高）に対応して記憶されており、音色選択及び鍵情報に応じて所望の楽音周波数に従って楽音発生部２０５からの読み出し信号で読み出される。
【００３４】
次に、ＲＡＭ２０８について説明する。ＲＡＭ２０８は、効果付加部２０６が使用するメモリで、楽音を遅延させたサンプルポイントを得るために楽音発生部２０５より発生された楽音を蓄えておく記憶装置である。
【００３５】
次に、ＤＡＣ２０９について説明する。ＤＡＣ２０９は、上記効果付加部２０６で効果付加されたデジタル楽音信号をアナログ楽音信号に変換するデジタル−アナログ変換器である。
【００３６】
図１（Ｂ）は、本発明の第１の実施形態による電子楽器の機能的な構成を簡略的に記載したシステム２１０の構成例を示すブロック図である。第１の実施形態では、ＣＰＵ２１２、楽音発生部２１３及び効果付加部２１４を１つのＬＳＩ２１１に格納する。また、本構成も同様に、キーボード部（演奏するための複数の鍵（タッチ検出用の構造となっている）を有する鍵盤）、操作パネル部（音色選択及び設定するためのスイッチ、ボリュームと選択及び設定状態を表示するＬＣＤあるいはＬＥＤよりなる表示装置を有する）及びＤＡＣ２２０以降のアナログ信号処理部（アナログ楽音信号に対して簡単なフィルタ処理（ノイズ除去）、増幅処理を施す処理部）、アンプ（アナログ処理されたアナログ楽音信号をスピーカで発生させるために増幅をするパワーアンプ）、スピーカ（アナログ楽音信号を可聴信号として放音するスピーカで１ないし複数個よりなる）等は省略してある。
【００３７】
まず、ＬＳＩ２１１について説明する。ＬＳＩ２１１は、ＣＰＵ２１２、楽音発生部２１３及び効果付加部２１４、更に外部に設けられたＲＯＭ２１７とＲＡＭ２１９をＣＰＵ２１２と楽音発生部２１３が共用するために設けられた選択部２１５、及び外部に設けられたＲＡＭ２１８をＣＰＵ２１２と効果付加部２１４が共用するために設けられた選択部２１６よりなる半導体集積回路である。ＣＰＵ２１２、楽音発生部２１３、効果付加部２１４、選択部２１５及び２１６は、１つのＬＳＩで構成される。
【００３８】
次に、ＣＰＵ２１２について説明する。ＣＰＵ２１２は、本電子楽器の制御をつかさどる中央演算装置で、ＲＯＭ２１７に格納されているプログラムに応じて、キーボード部（省略）の鍵、操作パネル部（省略）の音色設定スイッチ等を走査し、キーボード部の鍵の押鍵・離鍵に伴う鍵（キー）情報（キーオン／オフ、鍵番号、タッチ情報等）の楽音発生部２１３への割当て処理、操作パネル部の音色設定スイッチ、ボリュームに応じて楽音発生部２１３より所望の楽音信号を発生させるように制御するとともに、楽音発生部２１３より発生された楽音に効果付加部２１４で所望の効果を付加するように制御する。
【００３９】
次に、楽音発生部２１３について説明する。楽音発生部２１３は、操作パネル部で選択及び設定された音色で、キーボード部で演奏された鍵に応じた楽音信号を発生する楽音発生器などを含む。
【００４０】
次に、効果付加部２１４について説明する。効果付加部２１４は、楽音発生部２１３で発生された楽音に、操作パネル部で選択及び設定された音色に応じた効果（リバーブ、コーラス等々）あるいは操作パネル部で直接選択された効果を付加する部分である。
【００４１】
次に、選択部２１５について説明する。選択部２１５は、外部に設けられたＲＯＭ２１７とＲＡＭ２１９をＣＰＵ２１２と楽音発生部２１３が共用するためそれぞれから及びそれぞれへのアドレス及びデータバスを選択する。
【００４２】
次に、選択部２１６について説明する。選択部２１６は、外部に設けられたＲＡＭ２１８をＣＰＵ２１２と効果付加部２１４が共用するためそれぞれから及びそれぞれへのアドレス及びデータバスを選択する。
【００４３】
次に、ＲＯＭ２１７について説明する。ＲＯＭ２１７は、ＣＰＵ２１２のためのプログラムと楽音発生に必要なパラメータデータ、及び音色選択及び鍵情報に応じて所望の楽音周波数に従って楽音発生部２１３からの読み出し信号で読み出される音色及び音域（音高）に対応した楽音波形データが記憶されている。
【００４４】
次に、ＲＡＭ２１８について説明する。ＲＡＭ２１８は、効果付加部２１４が楽音を遅延させたサンプルポイントを得るために楽音発生部２１３より発生された楽音を蓄えておくとともに、ＣＰＵ２１２のプログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリで、操作パネル部の音色設定に応じた必要なデータを格納保持しておくことができる。
【００４５】
次に、ＲＡＭ２１９について説明する。ＲＡＭ２１９は、必要に応じて追加可能で、ここも、ＣＰＵ２１２のプログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリで、一部あるいは全部はバッテリーバックアップされて、操作パネル部の音色設定に応じた必要なデータを電源がオフになっても格納保持しておくことができる。ＲＡＭ２１９は、必要に応じて書換え可能な楽音波形データを格納してもいい。
【００４６】
次に、ＤＡＣ２２０について説明する。ＤＡＣ２２０は、上記効果付加部２１４で効果付加されたデジタル楽音信号をアナログ楽音信号に変換するデジタル−アナログ変換器である。
【００４７】
図３は、ＣＰＵ２１２の基本的な動作例を示すタイミングチャートである。動作としては、リード動作、ウェイト時のリード動作、ライト動作及びウェイト時のライト動作の４状態を例示して、アドレスバスＣＡＢ、出力イネーブル信号ＣＯＥＸ、ライト信号ＣＷＲＸ及び処理が問に合わない周辺に対して処理時間を拡張するために必要なウェイト信号端子ＷＩＴへの入力信号の状態を記す。これらの信号は、図４に示されている。
【００４８】
まず、リード動作を説明する。ウェイト信号端子ＷＩＴの入力信号がハイレベルであるときには、ＣＰＵ２１２は、待機する必要はなく、出力イネーブル信号ＣＯＥＸをローレベルにするとともに、アドレスバスＣＡＢにアドレスを出力する。このアドレスに応じて、ＲＯＭ２１７、ＲＡＭ２１９又はＲＡＭ２１８からデータを読み出すことができる。
【００４９】
次に、ウェイト時のリード動作を説明する。ＣＰＵ２１２が出力イネーブル信号ＣＯＥＸをローレベルにするとともに、アドレスバスＣＡＢにアドレスを出力しても、ウェイト信号端子ＷＩＴの入力信号がローレベルであるときは、リード動作を待機する。その後、ウェイト信号端子ＷＩＴの入力信号がハイレベルに変化する（周辺がリード可能状態になる）と、ＣＰＵ２１２は、ローレベルになっている出力イネーブル信号ＣＯＥＸ、及びアドレスバスＣＡＢのアドレスでリード動作を行い、その後出力イネーブル信号ＣＯＥＸがハイレベルになってリード動作を完了し、上記と同様にデータを読み出すことができる。
【００５０】
次に、ライト動作を説明する。ウェイト信号端子ＷＩＴの入力信号がハイレベルであるときには、ＣＰＵ２１２は、待機する必要はなく、ライト信号ＣＷＲＸをローレベルにするとともに、アドレスバスＣＡＢにアドレスを出力する。このアドレスに応じて、ＲＯＭ２１７、ＲＡＭ２１９又はＲＡＭ２１８にデータを書き込むことができる。
【００５１】
次に、ウェイト時のライト動作を説明する。ＣＰＵ２１２がライト信号ＣＷＲＸをローレベルにするとともに、アドレスバスＣＡＢにアドレスを出力しても、ウェイト信号端子ＷＩＴの入力信号がローレベルであるときは、ライト動作を待機する。その後、ウェイト信号端子ＷＩＴの入力信号がハイレベルに変化する（周辺がライト可能状態になる）と、ＣＰＵ２１２は、ローレベルになっているライト信号ＣＷＲＸ、及びアドレスバスＣＡＢのアドレスでライト動作を行い、その後ライト信号ＣＷＲＸがハイレベルになってライト動作を完了し、上記と同様にデータを書き込むことができる。
【００５２】
図４は、図１（Ｂ）に記載のブロックを詳細に記載したシステム３００の構成例を示す回路図である。本構成も、上記と同様に、キーボード部（演奏するための複数の鍵（タッチ検出用の構造となっている）を有する鍵盤）、操作パネル部（音色選択及び設定するためのスイッチ、ボリュームと選択及び設定状態を表示するＬＣＤあるいはＬＥＤよりなる表示装置を有する）及びＤＡＣ３２６以降のアナログ信号処理部（アナログ楽音信号に対して簡単なフィルタ処理（ノイズ除去）、増幅処理を施す処理部）、アンプ（アナログ処理されたアナログ楽音信号をスピーカで発生させるために増幅をするパワーアンプ）、スピーカ（アナログ楽音信号を可聴信号として放音するスピーカで１ないし複数個よりなる）等は省略してある。
【００５３】
まず、ＬＳＩ３３０について説明する。ＬＳＩ３３０は、ＣＰＵ３０１、楽音発生部３０２及び効果付加部３０３、更に外部に設けられたＲＯＭ３０８とＲＡＭ３１３（必要に応じて付加）をＣＰＵ３０１と楽音発生部３０２が共用するために設けられた選択器３０６、及び外部に設けられたＲＡＭ３０９をＣＰＵ３０１と効果付加部３０３が共用するために設けられた選択器３０７、その他にタイミング発生器３０４、及び必要に応じて内部ＲＯＭ３１０、内部ＲＡＭ３１２等々よりなる半導体集積回路である。
【００５４】
次に、ＣＰＵ３０１について説明する。ＣＰＵ３０１は、本電子楽器の制御をつかさどる中央演算装置でＲＯＭ３０８（必要によっては内部ＲＯＭ３１０）に格納されているプログラムに応じて、キーボード部（省略）の鍵、操作パネル部（省略）の音色設定スイッチ等を走査し、キーボード部の鍵の押鍵・離鍵に伴う鍵（キー）情報（キーオン／オフ、鍵番号、タッチ情報等）の楽音発生部３０２への割当て処理、操作パネル部の音色設定スイッチ、ボリュームに応じて楽音発生部３０２より所望の楽音信号を発生させるように制御するとともに、楽音発生部３０２より発生された楽音に効果付加部３０３で所望の効果を付加するように制御する。ＣＰＵ３０１は、電源投入時のリセット信号ＲＳＴＸでリセットされる。クロックＣＰＵＣＬＫを受けて、アドレスバスＣＡＢ、データバスＣＤＢ、ライト信号ＣＷＲＸ、出力イネーブル信号ＣＯＥＸを出力する。一方、処理が間に合わない周辺に対して処理時間を拡張するために必要なウェイト信号端子ＷＩＴも有する。
【００５５】
次に、楽音発生部３０２について説明する。楽音発生部３０２は、操作パネル部で選択及び設定された音色で、キーボード部で演奏された鍵に応じた楽音信号を発生する楽音発生器などを含む。そのために、楽音発生部３０２は、クロックＴＧＣＬＫを受けるとともに、操作パネル部で選択及び設定された音色でキーボード部で演奏された鍵に対応してＣＰＵ３０１が制御信号（ＣＡＢ，ＣＤＢ，ＣＷＲＸ，ＣＯＥＸ）と楽音発生部３０２を選択するセレクト信号ＣＳＸ０によって楽音生成に必要な制御パラメータ（例えば、波形読出しパラメータ、フィルタ制御パラメータ、振幅制御パラメータ、出力制御パラメータ等々）を供給すると、楽音波形データを記憶している波形データメモリ（ＲＯＭ３０８あるいはＲＡＭ３１３）から楽音波形データを読み出すための読出しアドレスＴＡＢを出力する。波形データメモリから読出されたデータＷＤＢはバッファ３１６を経て楽音発生部３０２に供給される。そして、楽音発生部３０２は、供給された楽音波形データに、フィルタによる音色制御、エンベロープによる振幅制御をほどこした後、後段の効果付加部３０３に供給する。
【００５６】
また、後述するが、楽音発生部３０２は、外部メモリ（ＲＯＭ３０８とＲＡＭ３１３）をＣＰＵ３０１と共用するために、ＣＰＵ３０１が使用可能かどうかを知らせる各チャンネルタイミングでの状態を表す状態信号ＴＣＯＮも出力している。状態信号ＴＣＯＮは、ローレベル（“Ｌ”）のとき楽音発生部３０２が楽音波形データの読出しに使いたいとき、ハイレベル（“Ｈ”）のとき当該チャンネルで発音中でなくＣＰＵ３０１サイドが使用してもいいとき、の状態を示す。楽音発生部３０２は、電源投入時に発生されるリセット信号ＲＳＴＸを受けてリセットされる。
【００５７】
次に、効果付加部３０３について説明する。効果付加部３０３は、楽音発生部３０２で発生された楽音に、操作パネル部で選択及び設定された音色に応じた効果（リバーブ、コーラス等々）あるいは操作パネル部で直接選択された効果を付加する部分である。そのために、効果付加部３０３は、クロックＥＦＦＣＬＫを受けるとともに、操作パネル部で選択及び設定された音色に応じた効果（リバーブ、コーラス等々）あるいは操作パネル部で直接選択された効果に対応してＣＰＵ３０１が制御信号（ＣＡＢ，ＣＤＢ，ＣＷＲＸ，ＣＯＥＸ）と効果付加部３０３を選択するセレクト信号ＣＳＸ１によって効果付加に必要な制御パラメータ（演算処理手順を示すインストラクション、処理過程で使用する係数データ等々）を供給すると、遅延させた楽音波形データを得るために楽音波形データを波形データメモリ（ＲＡＭ３０９）に書き込むため、及び過去に発生して波形データメモリ（ＲＡＭ３０９）に記憶している波形データメモリを読み出すためのアドレスＥＡＢ、ライト信号ＥＷＲＸ、出力イネーブル信号ＥＯＥＸ等を出力する。ＲＡＭ３０９からのデータはバッファ３１８ａを経て効果付加部３０３に出力され、ＲＡＭ３０９へのデータはバッファ３１８ｂを経て効果付加部３０３から供給される。また、効果付加部３０３は、楽音発生部３０２から供給された楽音波形データ及びＲＡＭ３０９から供給される遅延された楽音波形データをベースに演算処理をほどこすことによって、楽音発生部３０２から供給された楽音波形データに効果付加をほどこした後、後段のＤＡＣ３２６に供給する。
【００５８】
また、後述するが、効果付加部３０３は、外部メモリ（ＲＡＭ３０９）をＣＰＵ３０１と共用するために、ＣＰＵ３０１が使用可能かどうかを知らせる各インストラクションタイミングでの状態を表す状態信号ＥＣＯＮも出力している。状態信号ＥＣＯＮは、“Ｌ”のとき効果付加部３０３が楽音波形データの読み書きに使いたいとき、“Ｈ”のとき当該インストラクションでアクセスを必要としないでＣＰＵ３０１サイドが使用してもいいとき、の状態を示す。効果付加部３０３は、電源投入時に発生されるリセット信号ＲＳＴＸを受けてリセットされる。
【００５９】
次に、タイミング発生器３０４について説明する。タイミング発生器３０４は、供給されるマスタークロックＭＣＫを受けて、少なくともＣＰＵ３０１用のクロックＣＰＵＣＬＫ、楽音発生部３０２用のクロックＴＧＣＬＫ及び効果付加部３０３用のクロックＥＦＦＣＬＫ等を発生する。
【００６０】
次に、デコーダ３０５について説明する。デコーダ３０５は、ＣＰＵ３０１からのアドレスＣＡＢの一部をデコードして周辺回路であるＲＯＭ、ＲＡＭ、楽音発生部３０２、効果付加部３０３を選択するためのアクティブ“Ｌ”の選択信号を作り出す。それぞれの選択信号は、次のようになっている。選択信号ＣＳＸ０は楽音発生部３０２、選択信号ＣＳＸ１は効果付加部３０３、選択信号ＣＳＸ２は外部ＲＯＭ３０８とＲＡＭ３１３、選択信号ＣＳＸ３は外部ＲＡＭ３０９、選択信号ＣＳＸ４は内部ＲＯＭ３１０、選択信号ＣＳＸ５は内部ＲＡＭ３１２をそれぞれ選択するための信号である。
【００６１】
次に、選択器３０６について説明する。選択器３０６は、外部に設けられたＲＯＭ３０８とＲＡＭ３１３をＣＰＵ３０１と楽音発生部３０２が共用するためそれぞれから及びそれぞれへのアドレス及びデータバスを選択する。Ｓ端子に供給される選択信号が“Ｌ”のときはＡ入力側が選択され、Ｓ端子に供給される選択信号が“Ｈ”のときはＢ入力側が選択され、出力される。図５に、その真理値表を示す。Ｓ端子に供給される選択信号は、上述したＣＰＵ３０１が使用可能かどうかを知らせる各チャンネルタイミングでの状態を表す状態信号ＴＣＯＮである。
【００６２】
次に、選択器３０７について説明する。選択器３０７は、外部に設けられたＲＡＭ３０９をＣＰＵ３０１と効果付加部３０３が共用するためそれぞれから及びそれぞれへのアドレス及びデータバスを選択する。Ｓ端子に供給される選択信号が“Ｌ”のときはＡ入力側が選択され、Ｓ端子に供給される選択信号が“Ｈ”のときはＢ入力側が選択され、出力される。図６に、その真理値表を示す。Ｓ端子に供給される選択信号は、上述したＣＰＵ３０１が使用可能かどうかを知らせる各インストラクションタイミングでの状態を表す状態信号ＥＣＯＮである。
【００６３】
次に、ＲＯＭ３０８について説明する。ＲＯＭ３０８は、ＣＰＵ３０１のためのプログラムと楽音発生に必要なパラメータデータ、及び音色選択及び鍵情報に応じて所望の楽音周波数に従って楽音発生部３０２からの読み出し信号で読み出される音色及び音域（音高）に対応した楽音波形データが記憶されている。
【００６４】
次に、ＲＡＭ３０９について説明する。ＲＡＭ３０９は、効果付加部３０３が楽音を遅延させたサンプルポイントを得るために楽音発生部３０２より発生された楽音を蓄えておくとともに、ＣＰＵ３０１のプログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリで、操作パネル部の音色設定に応じた必要なデータを格納保持しておくことができる。
【００６５】
次に、内部ＲＯＭ３１０について説明する。内部ＲＯＭ３１０は、ＣＰＵ３０１のためのプログラムと楽音発生に必要なパラメータデータを記憶しているメモリで、ＣＰＵ３０１にウェイト動作をかけることなくアクセスできる。内部ＲＯＭ３１０は、必要に応じてＬＳＩ３３０に組み入れてもいい。組み入れた場合は、このメモリ３１０にはシステムを構築する上で、仕様的に変更のない基本プログラムを格納するようにすればいい。
【００６６】
次に、内部ＲＡＭ３１２について説明する。内部ＲＡＭ３１２は、必要に応じて追加可能で、ここも、ＣＰＵ３０１のプログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリとして利用する。内部ＲＡＭ３１２は、ＣＰＵ３０１にウェイト動作をかけることなくアクセスできる。
【００６７】
次に、ＲＡＭ３１３について説明する。ＲＡＭ３１３は、必要に応じて追加可能で、ここも、ＣＰＵ３０１のプログラム処理での処理段階のデータを一時記憶しておいたり、エディット可能なパラメータデータを記憶しておく読み書き可能なメモリで、一部あるいは全部はバッテリーバックアップされて、操作パネル部の音色設定に応じた必要なデータを電源がオフになっても格納保持しておくことができる。
【００６８】
次に、デコーダ３１４について説明する。デコーダ３１４は、選択器３０６の選択信号を示すＷＣＳＸとアドレスバスＷＡＢの一部より、ＲＯＭ３０８またはＲＡＭ３１３を選択する選択信号を出力する。
【００６９】
次に、バッファ３１５ａ及び３１５ｂについて説明する。バッファ３１５ａ及び３１５ｂは、外部のメモリ（ＲＯＭ３０８とＲＡＭ３１３）とＣＰＵ３０１がデータを遣り取りするための３ステートをとるバッファで、ＯＲ（論理和）ゲート３１９ａ及び３１９ｂからのコントロール信号が“Ｌ”のときアクティブとなって、入力側の信号を出力側に出力する。バッファ３１５ａはＣＰＵ３０１がリード動作するときにデータを通し、バッファ３１５ｂはＣＰＵ３０１がライト動作するときにデータを通す。
【００７０】
次に、バッファ３１６について説明する。バッファ３１６は、外部のメモリ（ＲＯＭ３０８とＲＡＭ３１３）から楽音発生部３０２にデータを供給するための３ステートをとるバッファで、状態信号ＴＣＯＮが“Ｌ”のときアクティブとなって、入力側の信号を出力側に出力する。
【００７１】
次に、バッファ３１７ａ及び３１７ｂについて説明する。バッファ３１７ａ及び３１７ｂは、外部のメモリ（ＲＡＭ３０９）とＣＰＵ３０１がデータを遣り取りするための３ステートをとるバッファで、ＯＲゲート３２０ａ及び３２０ｂからのコントロール信号が“Ｌ”のときアクティブとなって、入力側の信号を出力側に出力する。バッファ３１７ａはＣＰＵ３０１がリード動作するときにデータを通し、バッファ３１７ｂはＣＰＵ３０１がライト動作するときにデータを通す。
【００７２】
次に、バッファ３１８ａ及び３１８ｂについて説明する。バッファ３１８ａ及び３１８ｂは、外部のメモリ（ＲＡＭ３０９）と効果付加部３０３がデータを遣り取りするための３ステートをとるバッファで、ＯＲゲート３２０ｃ及び３２０ｄからのコントロール信号が“Ｌ”のときアクティブとなって、入力側の信号を出力側に出力する。バッファ３１８ａは効果付加部３０３がリード動作するときにデータを通し、バッファ３１８ｂは効果付加部３０３がライト動作するときにデータを通す。
【００７３】
次に、ＯＲゲート３１９ａ及び３１９ｂについて説明する。ＯＲゲート３１９ａ及び３１９ｂは、バッファ３１５ａ及び３１５ｂの入力側の信号を出力側に通過させるかどうかのコントロール信号（アクティブ“Ｌ”）を発生するものである。ＯＲゲート３１９ａは、信号ＴＣＯＮのＮＯＴ（論理否定）バッファ（インバータ）３２１による反転信号が“Ｌ”、すなわち、ＴＣＯＮ＝“Ｈ”で当該チャンネルで発音中でなくＣＰＵ３０１サイドが使用してもいいとき、ＣＳＸ２＝“Ｌ”（外部メモリＲＯＭ３０８、ＲＡＭ３１３が指定）で、ＣＯＥＸ＝“Ｌ”（ＣＰＵ３０１がリード動作）のときアクティブ“Ｌ”を出力する。ＯＲゲート３１９ｂは、信号ＴＣＯＮのＮＯＴバッファ３２１による反転信号がＬ、すなわち、ＴＣＯＮ＝“Ｈ”で当該チャンネルで発音中でなくＣＰＵ３０１サイドが使用してもいいとき、ＣＳＸ２＝“Ｌ”（外部メモリＲＯＭ３０８、ＲＡＭ３１３が指定）で、ＣＷＲＸ＝“Ｌ”（ＣＰＵ３０１がライト動作）のときアクティブ“Ｌ”を出力する。
【００７４】
次に、ＯＲゲート３２０ａ、３２０ｂ、３２０ｃ及び３２０ｄについて説明する。ＯＲゲート３２０ａ、３２０ｂ、３２０ｃ及び３２０ｄは、バッファ３１７ａ，３１７ｂとバッファ３１８ａ，３１８ｂの入力側の信号を出力側に通過させるかどうかのコントロール信号（アクティブ“Ｌ”）を発生するものである。ＯＲゲート３２０ａは、信号ＥＣＯＮのＮＯＴバッファ３２２による反転信号が“Ｌ”、すなわち、ＥＣＯＮ＝“Ｈ”で当該インストラクションでアクセスを必要としないでＣＰＵ３０１サイドが使用してもいいとき、ＣＳＸ３＝“Ｌ”（外部メモリＲＡＭ３０９が指定）で、ＣＯＥＸ＝Ｌ（ＣＰＵ３０１がリード動作）のときアクティブ“Ｌ”を出力する。ＯＲゲート３２０ｂは、信号ＥＣＯＮのＮＯＴバッファ３２２による反転信号が“Ｌ”、すなわち、ＥＣＯＮ＝“Ｈ”で当該インストラクションでアクセスを必要としないでＣＰＵ３０１サイドが使用してもいいとき、ＣＳＸ３＝“Ｌ”（外部メモリＲＡＭ３０９が指定）で、ＣＷＲＸ＝“Ｌ”（ＣＰＵ３０１がライト動作）のときアクティブ“Ｌ”を出力する。ＯＲゲート３２０ｃは、信号ＥＣＯＮが“Ｌ”、すなわち、効果付加部３０３が当該インストラクションでアクセスするとき、ＥＯＥＸ＝“Ｌ”（効果付加部３０３がリード動作）のときアクティブ“Ｌ”を出力する。ＯＲゲート３２０ｄは、信号ＥＣＯＮが“Ｌ”、すなわち、効果付加部３０３が当該インストラクションでアクセスするとき、ＥＷＲＸ＝“Ｌ”（効果付加部３０３がライト動作）のときアクティブ“Ｌ”を出力する。
【００７５】
次に、インバータ３２１及び３２２について説明する。インバータ３２１は、信号ＴＣＯＮを反転するＮＯＴバッファである。インバータ３２２は、信号ＥＣＯＮを反転するＮＯＴバッファである。
【００７６】
次に、ＡＮＤ（論理積）ゲート３２３について説明する。ＡＮＤゲート３２３は、ＯＲゲート３２４及び３２５からの信号のうち少なくともどちらか一方が“Ｌ”のとき、“Ｌ”を出力して、ＣＰＵ３０１の端子ＷＩＴにアクティブ“Ｌ”のウェイト信号として供給する。
【００７７】
次に、ＯＲゲート３２４について説明する。ＯＲゲート３２４は、ＣＳＸ２＝“Ｌ”（外部メモリＲＯＭ３０８、ＲＡＭ３１３が指定）のとき、ＴＣＯＮ＝“Ｌ”なら楽音発生部３０２が当該チャンネルで発音中で、ＣＰＵ３０１サイドが使用できないので、次のタイミングで使用するようにＣＰＵ３０１にウェイトをかける信号を出力する。
【００７８】
次に、ＯＲゲート３２５について説明する。ＯＲゲート３２５は、ＣＳＸ３＝“Ｌ”（外部メモリＲＡＭ３０９が指定）のとき、ＥＣＯＮ＝“Ｌ”なら効果付加部３０３が当該インストラクションでアクセスを必要とするので、ＣＰＵ３０１サイドが使用できないので、次のタイミングで使用するようにＣＰＵ３０１にウェイトをかける信号を出力する。
【００７９】
次に、ＤＡＣ３２６について説明する。ＤＡＣ３２６は、上記効果付加部３０３で効果付加されたデジタル楽音信号をアナログ楽音信号に変換するデジタル−アナログ変換器である。
【００８０】
図７（Ａ）は、ＣＰＵ３０１と楽音発生部３０２との関係を表すタイミングチャートである。信号ＴＣＯＮは、“Ｌ”のとき楽音発生部３０２がＲＯＭ３０８を使用中であることを示し、“Ｈ”のとき楽音発生部３０２がＲＯＭ３０８を使用していないことを示す。選択信号ＣＳＸ２は、ウェイト信号端子ＷＩＴの信号を考慮せず、ＣＰＵ３０１がＲＯＭ３０８にアクセスするために選択しようとするアクティブ“Ｌ”の信号である。ＣＰＵ３０１のアドレスＣＡＢは、アドレスの切り換えタイミングを示す。選択信号ＣＳＸ２’は、ウェイト信号端子ＷＩＴの信号を考慮し、ＣＰＵ３０１がＲＯＭ３０８にアクセスするために選択するアクティブ“Ｌ”の信号である。
【００８１】
ＣＰＵ３０１は、選択信号ＣＳＸ２が“Ｌ”のときに、信号ＴＣＯＮが“Ｈ”であれば、楽音発生部３０２がＲＯＭ３０８を使用していないので、直ちにＲＯＭ３０８にアクセスすることができる。すなわち、選択信号ＣＳＸ２’は、選択信号ＣＳＸ２と同じになる。
【００８２】
ＣＰＵ３０１は、選択信号ＣＳＸ２が“Ｌ”のときに、信号ＴＣＯＮが“Ｌ”であれば、楽音発生部３０２がＲＯＭ３０８を使用しているので、ＲＯＭ３０８へのアクセスを待たされ、その後に信号ＴＣＯＮが“Ｈ”になった後のサイクルでアクセスすることができる。すなわち、選択信号ＣＳＸ２’の“Ｌ”期間は、選択信号ＣＳＸ２のものより長くなる。
【００８３】
第ｎのサイクル等の１個のサイクルは、それぞれ第１〜第３の３個の区間を有する。第１及び第２の区間は、ＣＰＵ３０１がＲＯＭ３０８にアクセスするための区間である。第３の区間は、楽音発生部３０２がＲＯＭ３０８にアクセスするための区間であり、楽音発生部３０２がアクセスしていないときにはＣＰＵ３０１がＲＯＭ３０８にアクセスすることができる。
【００８４】
図７（Ｂ）は、ＣＰＵ３０１と効果付加部３０３との関係を表すタイミングチャートである。信号ＥＣＯＮは、“Ｌ”のとき効果付加部３０３がＲＡＭ３０９を使用中であることを示し、“Ｈ”のとき効果付加部３０２がＲＡＭ３０９を使用していないことを示す。選択信号ＣＳＸ３は、ウェイト信号端子ＷＩＴの信号を考慮せず、ＣＰＵ３０１がＲＡＭ３０９にアクセスするために選択しようとするアクティブ“Ｌ”の信号である。ＣＰＵ３０１のアドレスＣＡＢは、アドレスの切り換えタイミングを示す。選択信号ＣＳＸ３’は、ウェイト信号端子ＷＩＴの信号を考慮し、ＣＰＵ３０１がＲＡＭ３０９にアクセスするために選択するアクティブ“Ｌ”の信号である。
【００８５】
ＣＰＵ３０１は、選択信号ＣＳＸ３が“Ｌ”のときに、信号ＥＣＯＮが“Ｌ”であれば、効果付加部３０３がＲＡＭ３０９を使用しているので、ＲＡＭ３０９へのアクセスを待たされ、その後に信号ＥＣＯＮが“Ｈ”になった後のサイクルでアクセスすることができる。すなわち、選択信号ＣＳＸ３’の“Ｌ”期間は、選択信号ＣＳＸ３のものより長くなる。
【００８６】
ＣＰＵ３０１は、選択信号ＣＳＸ３が“Ｌ”のときに、信号ＥＣＯＮが“Ｈ”であれば、効果付加部３０３がＲＡＭ３０９を使用していないので、直ちにＲＡＭ３０９にアクセスすることができる。すなわち、図示しないが、選択信号ＣＳＸ３’は、選択信号ＣＳＸ３と同じになる。
【００８７】
第ｉのサイクル等の１個のサイクルは、それぞれ第１〜第３の３個の区間を有する。第１及び第２の区間は、ＣＰＵ３０１がＲＡＭ３０９にアクセスするための区間である。第３の区間は、効果付加部３０３がＲＡＭ３０９にアクセスするための区間であり、効果付加部３０３がアクセスしていないときにはＣＰＵ３０１がＲＡＭ３０９にアクセスすることができる。
【００８８】
図７（Ｃ）は、図７（Ａ）のＣＰＵ３０１と楽音発生部３０２との関係、及び図７（Ｂ）のＣＰＵ３０１と効果付加部３０３との関係の両方が絡んだときの関係を表すタイミングチャートである。ウェイト信号端子ＷＩＴの信号は、信号ＴＣＯＮ及びＣＳＸ２が“Ｌ”のときに“Ｌ”になり、信号ＥＣＯＮ及び信号ＣＳＸ３が“Ｌ”のときにも“Ｌ”になる。
【００８９】
ＣＰＵ３０１は、選択信号ＣＳＸ２が“Ｌ”のときに、ウェイト信号端子ＷＩＴの信号が“Ｌ”（信号ＴＣＯＮが“Ｌ”）であれば、ＲＯＭ３０８へのアクセスを待たされ、その後にウェイト信号端子ＷＩＴの信号が“Ｈ”になった後のサイクルでアクセスすることができる。
【００９０】
ＣＰＵ３０１は、選択信号ＣＳＸ３が“Ｌ”のときに、ウェイト信号端子ＷＩＴの信号が“Ｌ”（信号ＥＣＯＮが“Ｌ”）であれば、ＲＡＭ３０９へのアクセスを待たされ、その後にウェイト信号端子ＷＩＴの信号が“Ｈ”になった後のサイクルでアクセスすることができる。
【００９１】
ＣＰＵ３０１は、選択信号ＣＳＸ２又はＣＳＸ３が“Ｌ”のときに、ウェイト信号端子ＷＩＴの信号が“Ｈ”（信号ＴＣＯＮ又はＥＣＯＮが“Ｈ”）であれば、ＲＯＭ３０８又はＲＡＭ３０９へ直ちにアクセスすることができる。
【００９２】
上記の図７（Ａ）〜（Ｃ）の説明では、ＲＡＭ３１３がない場合を例に説明したが、ＲＡＭ３１３がある場合には、ＣＰＵ３０１はＲＡＭ３１３にはＲＯＭ３０８と同様にアクセスが可能である。
【００９３】
なお、信号ＴＣＯＮや信号ＥＣＯＮをノンアクティブな状態にして、よりＣＰＵ３０１が利用できる状態にするためには、例えば、楽音発生部３０２で発音中のチャンネルをトランケート処理して非発音チャンネルの状態にすることをＣＰＵ３０１が制御してもいい。
【００９４】
以上のように、本実施形態によれば、ＲＯＭ（第１の記憶手段）３０８には、楽音の内容を表す楽音データ及び楽音を生成放音するための処理プログラムが記憶され、ＲＡＭ（第２の記憶手段）３０９には、楽音に効果を付加するために楽音の内容を表すデータを一時的に記憶するための第１のテンポラリ領域及び楽音を生成放音するための処理に必要な第２のテンポラリ領域が含まれる。楽音発生部３０２は、ＲＯＭ３０８から楽音データを読み出して楽音を生成する。効果付加部３０３は、ＲＡＭ３０９の第１のテンポラリ領域にアクセスして楽音発生部３０２により生成された楽音に効果を付加する。ＣＰＵ３０１は、ＲＯＭ３０８から処理プログラムを読み出し、ＲＡＭ３０９の第２のテンポラリ領域にアクセスし、楽音発生部３０２及び効果付加部３０３を制御する。ＲＯＭ３０８はＣＰＵ３０１及び楽音発生部３０２により共用され、ＲＡＭ３０９はＣＰＵ３０１及び効果付加部３０３により共用される。
【００９５】
選択器３０６は、ＣＰＵ３０１及び楽音発生部３０２のＲＯＭ３０８へのアクセスが競合する場合にはいずれか一つのアクセスを選択的に許可する。選択器３０７は、ＣＰＵ３０１及び効果付加部３０３のＲＡＭ３０９へのアクセスが競合する場合にはいずれか一つのアクセスを選択的に許可する。
【００９６】
具体的には、選択器３０６は、ＣＰＵ３０１及び楽音発生部３０２のＲＯＭ３０８へのアクセスが競合する場合には楽音発生部３０２のアクセスを優先的に許可する。選択器３０７は、ＣＰＵ３０１及び効果付加部３０３のＲＡＭ３０９へのアクセスが競合する場合には効果付加部３０３のアクセスを優先的に許可する。
【００９７】
楽音発生部３０２は、ＲＯＭ３０８にアクセスしているときにはアクティブ“Ｌ”の第１のアクセス信号ＴＣＯＮを出力する。効果付加部３０３は、ＲＡＭ３０９にアクセスしているときにはアクティブ“Ｌ”の第２のアクセス信号ＥＣＯＮを出力する。ＣＰＵ３０１は、第１のアクセス信号ＴＣＯＮ及び第２のアクセス信号ＥＣＯＮに応じて、ＲＯＭ３０８及びＲＡＭ３０９にアクセス可能である。
【００９８】
ＲＯＭ３０８へのアクセスサイクルは、ＣＰＵ３０１がアクセス可能な中央演算区間と、楽音発生部３０２がアクセス可能な楽音発生区間とを有する。ＲＡＭ３０９へのアクセスサイクルは、ＣＰＵ３０１がアクセス可能な中央演算区間と、効果付加部３０３がアクセス可能な効果付加区間とを有する。
【００９９】
楽音発生区間ではＣＰＵ３０１もＲＯＭ３０８にアクセス可能であり、ＣＰＵ３０１及び楽音発生部３０２のＲＯＭ３０８へのアクセスが競合する場合には楽音発生部３０２のアクセスを優先的に許可する。効果付加区間ではＣＰＵ３０１もＲＡＭ３０９にアクセス可能であり、ＣＰＵ３０１及び効果付加部３０３のＲＡＭ３０９へのアクセスが競合する場合には効果付加部３０３のアクセスを優先的に許可する。
【０１００】
以上のように、ＲＯＭ３０８には、楽音発生部３０２のための楽音データとＣＰＵ３０１のための処理プログラムとを一体化して記憶させる。ＲＡＭ３０９には、効果付加部３０３のための第１のテンポラリ領域とＣＰＵ３０１のための第２のテンポラリ領域とを一体化して記憶させる。これにより、ＲＯＭ３０８及びＲＡＭ３０９をコンパクトにすることができ、回路構成を簡単にすることができる。
【０１０１】
（第２の実施形態）
図８は、本発明の第２の実施形態による電子楽器の機能的な構成を簡略的に記載したシステム６００の構成例を示すブロック図である。本実施形態は、基本的には第１の実施形態と同じである。以下、両者が異なる点を説明する。ＬＳＩ６０１は、ＣＰＵ６０２、楽音発生部６０３、効果付加部６０４及び選択部６０５を構成する１つの半導体集積回路である。本実施形態では、ＣＰＵ６０２、楽音発生部６０３及び効果付加部６０４は、選択部６０５を介して、ＲＯＭ６０６及びＲＡＭ６０７を共用するものである。
【０１０２】
ＣＰＵ６０２、楽音発生部６０３、効果付加部６０４及びＤＡＣ６０８は、図１（Ｂ）のＣＰＵ２１２、楽音発生部２１３、効果付加部２１４及びＤＡＣ２２０の説明と同じである。ＲＯＭ６０６は、図１（Ｂ）のＲＯＭ２１７に対応し、ＣＰＵ２１２が読み出し可能なプログラムとパラメータデータ、及び楽音発生部６０３が読み出し可能な楽音波形データを記憶している。ＲＡＭ６０７は、図１（Ｂ）のＲＡＭ２１８に対応し、効果付加部６０４が楽音を遅延させるためにアクセス可能な楽音蓄積領域、及びＣＰＵ６０２がアクセス可能なデータを一時記憶するための領域等を有する。選択部６０５は、ＣＰＵ６０２、楽音発生部６０３及び効果付加部６０４のアクセスが競合した場合には、そのうちのいずれか１つにのみ、ＲＯＭ６０６又はＲＡＭ６０７へのアクセスを許可する。
【０１０３】
図９は、ＣＰＵ６０２と楽音発生部６０３と効果付加部６０４との関係を表すタイミングチャートである。第ｎ（ｉ）のサイクル等の１個のサイクルは、それぞれ第１〜第３の３個の区間を有する。第１の区間は、ＣＰＵ６０２がＲＯＭ６０６又はＲＡＭ６０７にアクセスするための区間である。第２の区間は、楽音発生部６０３がＲＯＭ６０６にアクセスするための区間であり、楽音発生部６０３がアクセスしていないときにはＣＰＵ６０２がＲＯＭ６０６又はＲＡＭ６０７にアクセスすることができる。第３の区間は、効果付加部６０４がＲＡＭ６０７にアクセスするための区間であり、効果付加部６０４がアクセスしていないときにはＣＰＵ６０２がＲＯＭ６０６又はＲＡＭ６０７にアクセスすることができる。
【０１０４】
信号ＴＣＯＮは、第２の区間において、“Ｌ”のとき楽音発生部６０３がＲＯＭ６０６を使用中であることを示し、“Ｈ”のとき楽音発生部６０３がＲＯＭ６０６を使用していないことを示す。信号ＥＣＯＮは、第３の区間において、“Ｌ”のとき効果付加部６０４がＲＡＭ６０７を使用中であることを示し、“Ｈ”のとき効果付加部６０４がＲＡＭ６０７を使用していないことを示す。
【０１０５】
選択信号ＣＳＸ２３は、ＣＰＵ６０２がＲＯＭ６０６又はＲＡＭ６０７にアクセスするためにＲＯＭ６０６又はＲＡＭ６０７を選択するための信号である。第ｎ−２（ｉ−２）のサイクルの第２の区間において、ＣＰＵ６０２が選択信号ＣＳＸ２３を“Ｌ”にすると、その時点では信号ＴＣＯＮが“Ｌ”であり、楽音発生部６０３がＲＯＭ６０６にアクセス中であるので、ＣＰＵ６０２はＲＯＭ６０６又はＲＡＭ６０７へのアクセスを待機させられる。その次の第３の区間では、信号ＥＣＯＮが“Ｌ”であり、効果付加部６０４がＲＡＭ６０７にアクセス中であるので、ＣＰＵ６０２はＲＯＭ６０６又はＲＡＭ６０７へのアクセスを待機させられる。その次の第ｎ−１（ｉ−１）のサイクルの第１の区間では、信号ＴＣＯＮ及びＥＣＯＮが共に“Ｈ”であるので、ＣＰＵ６０２はＲＯＭ６０６又はＲＡＭ６０７にアクセスすることができる。
【０１０６】
以上のように、本実施形態によれば、選択部６０５は、ＣＰＵ６０２、楽音発生部６０３及び効果付加部６０４のＲＯＭ６０６又はＲＡＭ６０７へのアクセスが競合する場合にはいずれか一つのアクセスを選択的に許可する。
【０１０７】
具体的には、選択部６０５は、ＣＰＵ６０２及び楽音発生部６０３のＲＯＭ６０６へのアクセスが競合する場合には楽音発生部６０３のアクセスを優先的に許可し、ＣＰＵ６０２及び効果付加部６０４のＲＡＭ６０７へのアクセスが競合する場合には効果付加部６０４のアクセスを優先的に許可する。
【０１０８】
ＲＯＭ６０６及びＲＡＭ６０７へのアクセスサイクルは、ＣＰＵ６０２がＲＯＭ６０６又はＲＡＭ６０７にアクセス可能な中央演算区間と、楽音発生部６０３がＲＯＭ６０６にアクセス可能な楽音発生区間と、効果付加部６０４がＲＡＭ６０７にアクセス可能な効果付加区間とを有する。
【０１０９】
楽音発生区間ではＣＰＵ６０２もＲＯＭ６０６にアクセス可能であり、ＣＰＵ６０２及び楽音発生部６０３のＲＯＭ６０６へのアクセスが競合する場合には楽音発生部６０３のアクセスを優先的に許可する。効果付加区間ではＣＰＵ６０２もＲＡＭ６０７にアクセス可能であり、ＣＰＵ６０２及び効果付加部６０４のＲＡＭ６０７へのアクセスが競合する場合には効果付加部６０４のアクセスを優先的に許可する。
【０１１０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【０１１１】
【図１】図１（Ａ）は電子楽器の機能的な構成を簡略的に記載したシステムの構成例を示すブロック図であり、図１（Ｂ）は本発明の第１の実施形態による電子楽器の機能的な構成を簡略的に記載したシステムの構成例を示すブロック図である。
【図２】図２（Ａ）は一般的な電子楽器の機能的な構成を簡略的に記載したシステムの構成例を示すブロック図であり、図２（Ｂ）はＣＰＵと楽音発生部を１つのＬＳＩに格納する機能的な構成を簡略的に記載したシステムの構成例を示すブロック図である。
【図３】ＣＰＵの基本的な動作例を示すタイミングチャートである。
【図４】図１（Ｂ）に記載のブロックを詳細に記載したシステムの構成例を示す回路図である。
【図５】選択器３０６の真理値表を示す図である。
【図６】選択器３０７の真理値表を示す図である。
【図７】図７（Ａ）はＣＰＵと楽音発生部との関係を表すタイミングチャートであり、図７（Ｂ）はＣＰＵと効果付加部との関係を表すタイミングチャートであり、図７（Ｃ）は図７（Ａ）のＣＰＵと楽音発生部との関係及び図７（Ｂ）のＣＰＵと効果付加部との関係の両方が絡んだときの関係を表すタイミングチャートである。
【図８】本発明の第２の実施形態による電子楽器の機能的な構成を簡略的に記載したシステムの構成例を示すブロック図である。
【図９】ＣＰＵと楽音発生部と効果付加部との関係を表すタイミングチャートである。
【符号の説明】
【０１１２】
２００  システム
２０１  ＣＰＵ
２０２  ＲＯＭ
２０３  ＲＡＭ
２０４  ＬＳＩ
２０５  楽音発生部
２０６  効果付加部
２０７  ＲＯＭ
２０８  ＲＡＭ
２０９  ＤＡＣ
２１０  システム
２１１  ＬＳＩ
２１２  ＣＰＵ
２１３  楽音発生部
２１４  効果付加部
２１５  選択部
２１６  選択部
２１７  ＲＯＭ
２１８  ＲＡＭ
２１９  ＲＡＭ
２２０  ＤＡＣ
【図１】
2006047864.tif 000003
【図２】
2006047864.tif 000004
【図３】
2006047864.tif 000005
【図４】
2006047864.tif 000006
【図５】
2006047864.tif 000007
【図６】
2006047864.tif 000008
【図７】
2006047864.tif 000009
【図８】
2006047864.tif 000010
【図９】
2006047864.tif 000011