(57)【要約】【課題】  アンテナセルのレイアウトの余っている領域を使用し、チップコストを増加させることなく、ノイズ耐性の強い半導体集積回路装置を提供することにある。【解決手段】  Ｎウエル上に形成したｎ＋拡散領域１１は、コンタクト孔、配線層を経て電源に接続され、また、Ｐウエル上に形成したｐ＋拡散領域１５は、同様にコンタクト孔、配線層を経てグランドに接続される。１２は、Ｎウエルとｐ＋拡散で形成されるｐ＋拡散−Ｎウエル型ダイオードであり、１４は、Ｐウエルとｎ＋拡散で形成されるｎ＋拡散−Ｐウエル型ダイオードである。１７はコンタクト孔、１６は金属配線層であって本アンテナセルの端子である。この端子は回路における信号配線と接続される。【選択図】  図１
2006269513.tif 000002
【特許請求の範囲】
【請求項１】
予めセルライブラリに登録される多種セルを組み合わせて配置し、与えられた論理回路仕様に従って形成される半導体集積回路装置であって、
前記多種セルの内のアンテナセルは、製造工程におけるアンテナ効果により発生するゲートの損傷を防ぐｎ＋拡散−Ｐウエル型保護ダイオードを備え、
前記アンテナセルの余っている領域にｐ＋拡散−Ｎウエル型ダイオードを形成し、形成したｐ＋拡散−Ｎウエル型ダイオードを電源グランド間に接続することを特徴とする半導体集積回路装置。
【請求項２】
予めセルライブラリに登録される多種セルを組み合わせて配置し、与えられた論理回路仕様に従って形成される半導体集積回路装置であって、
前記多種セルの内のアンテナセルは、製造工程におけるアンテナ効果により発生するゲートの損傷を防ぐｐ＋拡散−Ｎウエル型保護ダイオードを備え、
前記アンテナセルの余っている領域にｎ＋拡散−Ｐウエル型ダイオードを形成し、形成したｎ＋拡散−Ｐウエル型ダイオードを電源グランド間に接続することを特徴とする半導体集積回路装置。
【請求項３】
半導体集積回路装置を設計するためのインバータやフリップフロップを含むスタンダードセルによって構成されるソフトマクロブロックの周辺に前記アンテナセルを１以上配置することを特徴とする請求項１又は請求項２に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、特にアンテナ効果対策用ライブラリセルに関するものである。
【背景技術】
【０００２】
従来、半導体集積回路装置は、一般的に、マスクレイアウトと呼ばれるレイアウトパターンに基づいて、ウエハ上にトランジスタ、ダイオード、抵抗などの回路素子を形成し、これらの回路素子を、層間孔と呼ばれるコンタクトホールおよびスルーホール（もしくはビアホール）と金属配線とによって接続することにより、所望の回路形成を実現する。
【０００３】
回路素子の上層に金属配線を形成する段階で、設計上のトランジスタのポリシリコンに接続された金属配線のいくつかは、上層のメタル層がまだ形成されていないため、回路素子の拡散部分と接続されずに浮いている可能性がある。この浮いている金属配線は、プラズマ・エッチングといった製造工程における処理の際に、電荷を収集するアンテナとして動作してしまう可能性がある。
【０００４】
もし、金属配線に蓄積されたエネルギーがしきい値に達した場合、接続されたポリシリコンは損傷を受ける。この現象はアンテナ効果と称されており、アンテナ効果が発生するとトランジスタの性能劣化や致命的な破壊を生じることがある。
【０００５】
アンテナ効果への対策としてレイアウトパターンに対してアンテナルールが設けられている。アンテナルールは、通常、各メタルやビアホールレイヤーのサイズとゲートサイズの比率を設定し、比率を越えないように各メタルやビアホールレイヤーのサイズを制限するか、制限を超える場合はアンテナダイオードとも呼ばれる保護ダイオードを接続することを義務付けるものである。
【０００６】
アンテナ効果対策の従来技術の開示例として特許文献１（「特開２００３−２８２７１３号公報」）がある。図４は、特許文献１に開示されているダイオードセルの構成を示す図である。
【０００７】
同図において、ダイオードセルは、電源ＶＤＤ線４１と、グランドＶＳＳ線４２と、ｎ＋拡散層−Ｐウエル型保護ダイオード４３と、ｐ＋拡散層−Ｎウエル型保護ダイオード４４とを備えて構成されている。特許文献１においては、図４に示すダイオードセルを、他のスタンダードセルと同一の高さで、かつ電源ＶＤＤ線４１およびグランドＶＳＳ線４２の位置も他のスタンダードセルと同一である構成とし、セルライブラリへ登録して使用している。
【０００８】
ここで、半導体集積回路装置におけるダイオード構造について図５を例に説明する。図５において（ａ）は、簡易断面図であり、（ｂ）は、簡易レイアウト図であり、（ｃ）は等価回路図である。各図において、５１は、Ｎウエル領域に形成したｎ＋拡散層、５２はＮウエル領域に形成したｐ＋拡散層、５３はＰウエル領域に形成したｎ＋拡散層、５４はＰウエル領域に形成したｐ＋拡散層である。
【０００９】
ダイオードＤ１は、ｐ＋拡散５２とＮウエルとによって形成され、ｎ＋拡散層５１及びｐ＋拡散層５２から電極に取り出すことによりダイオード素子として使用される。
【００１０】
同様に、ダイオードＤ２は、ｎ＋拡散５３とＰウエルによって形成され、ｎ＋拡散層５３、ｐ＋拡散層５４から電極に取り出すことによりダイオード素子として使用される。
【００１１】
一方、ＮウエルとＰウエルによっても寄生素子としてダイオードＤ３を形成している。この寄生ダイオードは電源グランド間に接続され電源グランド間のノイズを吸収する。
【００１２】
特許文献１に開示されている図４（ａ）に示すダイオードセルの構成は、図５に示すダイオードＤ２とＤ３を使用して構成されている。また、図４（ｂ）に示すダイオードセルの構成は、図５に示すダイオードＤ１とＤ３を使用して構成されている。
【００１３】
しかし、図４（ａ）に示すダイオードセルの場合は、図５（ｂ）におけるＮウエル領域が、図４（ｂ）に示すダイオードセルの場合は、Ｐウエル領域が、余剰の領域となりコスト増加になるという欠点があった。
【００１４】
Ｎウエル領域、Ｐウエル領域の双方にダイオードを形成しアンテナ効果対策のダイオードセルとして使用する技術が特許文献２（「特開２０００−１０６４１９号公報」）に開示されている。
【００１５】
以下に、特許文献２に開示されている技術について図６を参照して説明する。
【００１６】
図６は、従来技術であるアンテナ効果対策用ダイオードセルのレイアウト図とその等価回路図である。
【００１７】
図中、電源線６１、接地線６２は、それぞれ電源、グランドに接続される。６３ａと６３ｂはダイオードであり、６４は他の回路素子のゲートと接続される端子である。アンテナルールを満たしてないトランジスタのゲートに端子６４を接続することによりメタル配線に蓄積された電荷を、ダイオード６３ａ、６３ｂを介し、電源線６１及び接地線６２に逃がすことによりトランジスタのゲートを保護している。
【００１８】
このような構成にすれば、特許文献１に開示されているダイオードセルにおける余剰な領域は存在しなくなる。また、同時に電源グランド間に直列にダイオードが挿入されるので、図５の寄生ダイオードＤ３と同様に電源グランド間のノイズを吸収する役目を果たすので信頼性向上に繋がる。
【特許文献１】特開２００３−２８２７１３号公報
【特許文献２】特開２０００−１０６４１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、特許文献２に開示されているダイオードセルの構成では、信号配線にとって過負荷になる場合がある。すなわち、ダイオード１個でアンテナルールが満たされるゲートに対し、特許文献１で開示されているダイオードセルを接続すると信号線に２つのダイオードが接続されてしまい信号線の容量負荷が増加することになる。
【００２０】
結果として、セルのドライブ能力を増加させる必要性が生じ、セルサイズの大きなセルを使うことになり、チップ面積の増加に繋がる。また、電源グランド間に電位変動や外部要因によるノイズが発生した場合に信号線に影響を及ぼすこともある。
【００２１】
このように信号線に余計な負荷を接続させない、電源グランドノイズの影響を受けにくい、という点では、図４に示した特許文献１に開示された構成のダイオードセルにおいて、拡散面積をデザインルールに規定される最小限のサイズにして使用する方が良い場合もある。
【００２２】
以上述べてきたように、従来例におけるアンテナルール用ダイオードセルには以下の問題点がある。
【００２３】
ｎ＋拡散層−Ｐウエル型ダイオード、ｐ＋拡散層−Ｎウエル型保護ダイオードのどちらか一方のダイオードを有するダイオードセルは余剰な領域を生じ、コスト増加に繋がるという問題点がある。
【００２４】
また、ｎ＋拡散層−Ｐウエル型ダイオード、ｐ＋拡散層−Ｎウエル型保護ダイオードの両方を有するダイオードセルは、信号配線に対し過負荷となり信号配線を駆動するセルの駆動力が高いものを使用することになりチップ増加に繋がり、信号線に対し、電源グランド間のノイズの影響を受けやすく誤動作を発生させることがあるという問題点がある。
【００２５】
そこで、本発明は、上記問題を解決することを図るべく、提案されたもので、アンテナセルのレイアウトの余っている領域を使用し、チップコストを増加させることなく、ノイズ耐性の強い半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【００２６】
上記課題を解決するために、本発明に係る半導体集積回路装置は、以下に記載する構成を採用し、下記に示す特徴を備えている。
【００２７】
本発明に係る半導体集積回路装置は、予めセルライブラリに登録される多種セルを組み合わせて配置し、与えられた論理回路仕様に従って形成される半導体集積回路装置であって、前記多種セルの内のアンテナセルは、製造工程におけるアンテナ効果により発生するゲートの損傷を防ぐｎ＋拡散−Ｐウエル型保護ダイオードを備え、前記アンテナセルの余っている領域にｐ＋拡散−Ｎウエル型ダイオードを形成し、形成したｐ＋拡散−Ｎウエル型ダイオードを電源グランド間に接続することを特徴とする。
【００２８】
また、本発明に係る半導体集積回路装置は、予めセルライブラリに登録される多種セルを組み合わせて配置し、与えられた論理回路仕様に従って形成される半導体集積回路装置であって、前記多種セルの内のアンテナセルは、製造工程におけるアンテナ効果により発生するゲートの損傷を防ぐｐ＋拡散−Ｎウエル型保護ダイオードを備え、前記アンテナセルの余っている領域にｎ＋拡散−Ｐウエル型ダイオードを形成し、形成したｎ＋拡散−Ｐウエル型ダイオードを電源グランド間に接続することを特徴とする。
【００２９】
また、本発明に係る半導体集積回路装置は、半導体集積回路装置を設計するためのインバータやフリップフロップを含むスタンダードセルによって構成されるソフトマクロブロックの周辺に前記アンテナセルを１以上配置することを特徴とする。
【発明の効果】
【００３０】
以上説明したように、本発明に係る半導体集積回路装置によれば、アンテナルールを満たすための保護ダイオードを有するアンテナセルに関して、アンテナセルの余っている領域にダイオードを構成し電源グランド間に挿入することによりノイズを吸収しデバイスの信頼性の向上を実現するものである。
【００３１】
上述してきたような構成にすることにより本発明は、従来例におけるアンテナセルの構成において課題であったチップコストの増加、信号線への電源グランド間ノイズの影響による信頼性の低下といった問題点を解決できる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る半導体集積回路装置の実施形態について、図１から図３を参照して詳細に説明する。
【００３３】
＜第１の実施形態＞
図１は、本発明に係る半導体集積回路装置の第１の実施形態を示すレイアウト構成図である。（ａ）はアンテナセルのレイアウト構成図であり、（ｂ）は、（ａ）に対応する等価回路図である。
【００３４】
以下に、図１を用いて、本発明に係るアンテナセルの第１の実施形態を示す構成を説明する。
【００３５】
同図において、１１は、Ｎウエル上に形成したｎ＋拡散領域であり、コンタクト孔、配線層を経て電源に接続され、同様に、１５は、Ｐウエル上に形成したｐ＋拡散領域であり、コンタクト孔、配線層を経てグランドに接続される。
【００３６】
１２は、Ｎウエルとｐ＋拡散で形成されるｐ＋拡散−Ｎウエル型ダイオードであり、１４は、Ｐウエルとｎ＋拡散で形成されるｎ＋拡散−Ｐウエル型ダイオードである。また、１７はコンタクト孔、１６は金属配線層であって本アンテナセルの端子である。この端子は他の回路の信号配線と接続される。
【００３７】
さらに、１３は、ｐ＋拡散−Ｎウエル型ダイオード１２のｐ＋拡散領域とｎ＋拡散−Ｐウエル型ダイオード１４のｐ＋拡散領域とを接続するための金属配線層であり、金属配線層１６とショートしないようにグランド線と接続される（図１（ｂ）に図示）。
【００３８】
ここで、コンタクト孔／配線層間孔１９は、ｐ＋拡散−Ｎウエル型ダイオード１２のｐ＋拡散領域と金属配線層１３とを接続し、コンタクト孔／配線層間孔１８は、ｎ＋拡散−Ｐウエル型ダイオード１４のｐ＋拡散領域と金属配線層１３とを接続する。これによって、ｐ＋拡散−Ｎウエル型ダイオード１２のｐ＋拡散領域とｎ＋拡散−Ｐウエル型ダイオード１４のｐ＋拡散領域とが接続されたことになる。
【００３９】
コンタクト孔／配線層間孔１８、１９は、コンタクト孔と、配線層間孔すなわちスルーホールとから構成され、図１（ａ）には、コンタクト孔と、配線層間孔すなわちスルーホールとをまとめて表示している。
例えば、金属配線層１６を第１層メタル、金属配線層１３を第３層メタルとすれば，コンタクト孔／配線層間孔１８，１９とメタル層は、上記各拡散領域と結合するコンタクト孔と、第１層メタル、第１層メタルと第２層メタルを接続するスルーホール、第２層メタル、第２層メタルと第３層メタルを接続するスルーホールの順に形成される。もちろん、金属配線層１３に第４層メタルや第５層メタルを使用しても良い。
【００４０】
上述した構成にすることにより、アンテナルールを満たすためのダイオード１４を構成しつつ、電源／グランド線に接続するダイオード１２も同時に構成できるようになり、ダイオード１４のみでは吸収できない電源線上に発生するノイズをダイオード１２により吸収することが可能になる。また、グランド線に発生するノイズは、ダイオード１４に加えてダイオード１２でも吸収可能になるためノイズ吸収量が増加し、高信頼性を実現できるようになる。
【００４１】
このように、図１に示した構成にすると、図４（ａ）で示した従来例（「特許文献１」）におけるアンテナセルにおいては、寄生素子のみでしか電源線のノイズを吸収できなかったが、ｐ＋拡散Ｎウエルダイオードでもノイズを吸収できるようになるため信頼性の向上を実現できるようになる。また本実施形態に係るダイオードセルは、図４（ａ）において余っている領域を使用しているためコストも増加しない。
【００４２】
図６で示した従来例（「特許文献２」）と比較すると、図１と図６では電源グランド間に寄生ダイオード以外にダイオードが配置されるという点で同じである。しかし、図１における本実施形態のダイオードセルでは、図６に示すようにダイオードの接続方法が異なり、２つのダイオードが直列に電源グランド間に接続されている特許文献１に開示されているダイオードセルよりも容量としては大きくなりノイズの吸収を改善することが可能である。
【００４３】
また、特許文献１に開示されているダイオードセルにおいて、電源グランド間の２つのダイオードが信号線に直接接続されるため電源グランド線に発生したノイズが信号線に載ってしまうという欠点もなくすことができる。
【００４４】
＜第２の実施形態＞
図２は、本発明に係る半導体集積回路装置の第２の実施形態を示すレイアウト構成図である。（ａ）はアンテナセルのレイアウト構成図であり、（ｂ）は、（ａ）に対応する等価回路図である。
【００４５】
図中の記号は図１と同様であるので説明は省略する。図２は、図１のダイオードの接続方法を変更したものであり、第一の実施形態と同様に余剰であった領域にダイオード（図２に示すダイオード１４）を構成し、電源グランド間に接続する。これによりアンテナ効果対策用ダイオード（図２に示すダイオード１２）のみでは吸収できなかったグランド線のノイズをダイオード１４により吸収することが可能になり電源線のノイズはダイオード１２に加えダイオード１４でも吸収できるようになるので信頼性の向上を実現できる。
【００４６】
このように、図２に示す本実施形態においても、従来例における問題点を解決することができる。
【００４７】
＜第３の実施形態＞
図３は、本発明に係る半導体集積回路装置の第３の実施形態を示すレイアウト構成図であり、図１、図２の実施例において示したアンテナセルを論理セルブロックの外周に配置する例を示す図である。
【００４８】
同図に示すような構成にすることにより、論理セルの外周に電源グランド間にノイズを吸収するダイオードが配置されることになり論理回路ブロックの信頼性が向上する。図３（ｂ）に示した構成は一例であり、アンテナセルを必ずしもブロックの外周のみに配置するものではなく、図３（ｂ）における論理セルの領域に配置してもよい。
【００４９】
半導体集積回路装置におけるブロック設計方法は、図３（ａ）に示すようにＩＯセル、ソフトマクロ、ハードマクロ等をそれぞれ設計／配置し、チップの最上層においてそれらの信号線、電源幹線を接続するものである。この場合、各ブロック同士を接続する配線は長くなりやすく、アンテナルールエラーが発生しやすい。そのためブロックの外周にアンテナセルを配置しアンテナルールを満たしてない信号線にはアンテナセルを接続することでアンテナルールを満たすことができるようになる。
【００５０】
また、全てのアンテナセルが信号線と接続されなくても、図１、図２で示したように、全てのアンテナセルに電源グランド間にダイオードが挿入されているのでノイズが吸収され動作の信頼性が向上することができる。
【００５１】
尚、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る半導体集積回路装置の第１の実施形態を示す構成図である。（ａ）はアンテナセルのレイアウト構成図であり、（ｂ）は、（ａ）に対応する等価回路図である。
【図２】本発明に係る半導体集積回路装置の第２の実施形態を示すレイアウト構成図である。（ａ）はアンテナセルのレイアウト構成図であり、（ｂ）は、（ａ）に対応する等価回路図である。
【図３】本発明に係る半導体集積回路装置の第３の実施形態を示すレイアウト構成図であり、図１、図２の実施例において示したアンテナセルを論理セルブロックの外周に配置する例を示す図である。
【図４】従来例のダイオードセルの構成を示す構成図である。
【図５】半導体におけるダイオード構造を説明する図である。（ａ）は、簡易断面図であり、（ｂ）は、簡易レイアウト図であり、（ｃ）は等価回路図である。
【図６】従来技術であるアンテナ効果対策用ダイオードセルのレイアウト図とその等価回路図である。
【符号の説明】
【００５３】
１１        Ｎウエル上に形成したｎ＋拡散
１２        ｐ＋拡散−Ｎウエル型ダイオード
１３        金属配線層
１４        ｎ＋拡散−Ｐウエル型ダイオード
１５        Ｐウエル上に形成したｐ＋拡散
１６        金属配線層（端子）
１７        コンタクト孔
１８，１９  コンタクト孔、スルーホール
４１        電源線
４２        グランド線
４３        ｎ＋拡散層−Ｐウエル型保護ダイオード
４４        ｐ＋拡散層−Ｎウエル型保護ダイオード
５１        Ｎウエル領域に形成したｎ＋拡散層
５２        Ｎウエル領域に形成したｐ＋拡散層
５３        Ｐウエル領域に形成したｎ＋拡散層
５４        Ｐウエル領域に形成したｐ＋拡散層
Ｄ１，Ｄ２，Ｄ３    ダイオード
６１        電源線
６２        グランド線
６３ａ      ダイオード
６３ｂ      ダイオード
６４        端子
【図１】
2006269513.tif 000003
【図２】
2006269513.tif 000004
【図３】
2006269513.tif 000005
【図４】
2006269513.tif 000006
【図５】
2006269513.tif 000007
【図６】
2006269513.tif 000008