(57)【要約】【課題】映像クロックの総累積値を制御入力としながら、送信側から伝送するクロック情報を小さくすることができるクロック再生情報生成回路及びクロック再生回路を提供する。【解決手段】送信側のクロック再生情報生成回路は、伝送クロックから基準期間パルスを作成するカウンタ１と、映像クロックを０から自然数Ｃ−１又はＩ−１までカウントするカウンタ２と、カウンタ２の値を基準期間パルス毎に保持するレジスタ３と、コントロールパルスによりＣ又はＩの値を切り替えるセレクタ４と、カウンタ２のカウント値を比較してカウンタを０に戻すクリア部５と、レジスタ３の値よりクロック再生情報データを演算により算出し、コントロールパルスを出力するクロック再生情報データ演算部６とから構成される。【選択図】図１
2006237811.tif 000002
【特許請求の範囲】
【請求項１】
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でＰＬＬを用いて映像クロックを再生するときに使用するクロック再生情報を生成する回路であって、
前記同期クロックをカウントする伝送クロックカウンタと、
前記映像クロックを第１の自然数又は第２の自然数でカウントする映像クロックカウンタと、
前記伝送クロックカウンタでカウントされる基準期間ごとに前記映像クロックカウンタの出力を保持するレジスタと、
前記レジスタの値を前記第２の自然数と比較する第１の判定手段と、
前記レジスタの値を一つ前の基準期間の値と比較して、差分値を所定値と比較する第２の判定手段と、
前記第１及び第２の判定手段の結果により前記映像クロックカウンタのカウント値を切り替える切替手段と、
前記第１及び第２の判定手段の結果により、前記レジスタの値を前記第１の自然数又は第２の自然数と演算する演算手段とを具え、
前記演算手段の出力をクロック再生情報として生成することを特徴とするクロック再生情報生成回路。
【請求項２】
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でＰＬＬを用いて映像クロックを再生するクロック再生回路であって、
送信側から伝送された送信側クロック再生情報を受信する手段と、
前記同期クロックをカウントする伝送クロックカウンタと、
前記映像クロックを第１の自然数又は第２の自然数でカウントする映像クロックカウンタと、
前記伝送クロックカウンタでカウントされる基準期間ごとに前記映像クロックカウンタの出力を保持するレジスタと、
前記レジスタの値を前記第２の自然数と比較する第１の判定手段と、
前記レジスタの値を一つ前の基準期間の値と比較して、差分値を所定値と比較する第２の判定手段と、
前記第１及び第２の判定手段の結果により前記映像クロックカウンタのカウント値を切り替える切替手段と、
前記第１及び第２の判定手段の結果により、前記レジスタの値を前記第１の自然数又は第２の自然数と演算する演算手段と、
前記送信側クロック再生情報及び前記演算手段の出力から累積値を算出する手段とを具え、
前記累積値を、前記ＰＬＬの制御量に用いたことを特徴とするクロック再生回路。
【請求項３】
前記累積値を算出する手段が、
前記送信側クロック再生情報及び前記演算手段の出力から桁上がり及び桁下がりを判定する手段と、
前記桁上がり及び桁下がりの累積回数を計数する手段とを具え、
前記桁上がり及び桁下がりの累積回数と、前記送信側クロック再生情報とを用いて、前記累積値を算出することを特徴とする請求項２記載のクロック再生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＨＤＴＶ方式やＳＤＴＶ方式のシステムで利用され、映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロック（以下、「映像クロック」という。）とは非同期の伝送路の同期クロック（以下、「伝送クロック」という。）を用いた同期伝送路で映像を伝送する伝送装置において、送信側では受信側で映像クロックを再生するときに使用するクロック再生情報を生成するクロック再生情報生成回路と受信側でＰＬＬを用いて映像クロックを再生するクロック再生回路に関する。
【背景技術】
【０００２】
このような伝送装置では、映像クロックを受信側で再生する必要がある。受信側において、映像データは、ＦＩＦＯなどの映像バッファメモリを介してクロック変換されるが、送信側に入力された映像クロックの完全な再生が行われていない場合には、映像バッファがオーバーフロー又はアンダーフローし、映像の乱れが生じる。
【０００３】
したがって、映像クロックを再生するための情報（以下、「クロック再生情報」という。）を映像ともに受信側に送信する必要があるが、伝送路のビットレートの制約からクロック再生情報をできるだけ小さくするのが好ましい。一方、出力する映像信号におけるジッタが規格を満足する必要があるので、クロック再生情報の精度を所定の値以上にする必要がある。
【０００４】
クロック再生情報は、一般に、ＰＬＬのサンプリング期間（以下、「基準期間」という。）におけるクロック数そのもの、すなわち、その期間に連続して動作するカウンタの値である。これは、基準時間が短ければ値としては小さいものの送る回数が多くなり、基準時間が長ければ送る回数が少なくなるが値が大きくなる。
【０００５】
ＰＬＬは、クロック再生情報を制御の目標値として入力（以下、「制御入力」という。）し、それに相対するフィードバック量との差分を制御偏差（以下、「制御量」という。）として、制御量が０となるように出力を変化させ、入力された目標値と一致する出力として、再生された映像クロックを得るものである。
【０００６】
映像クロックを受信側で再生する際の入力量をデジタルで扱うＰＬＬにおいては、通常、一基準期間に存在するクロック数（以下、「デルタ値」という。）のみを制御入力としている（例えば、特許文献１参照）。デルタ値をクロック再生情報とした場合、伝送するビット数を減少するに際し、入力映像クロックの周波数偏差が限定されているために上位ビットが変化しないので、例えば、本来のデルタ値のうちの下位数ビットのみを伝送し、受信側で既知の上位ビットを付け加えればデルタ値を再生することができる。
【特許文献１】特許第２５９４６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、映像クロックを受信側で再生する際のＰＬＬの制御入力をデルタ値とする場合、再生されるクロックの低域のジッタを抑制するためにＰＬＬの応答を遅くすると、映像バッファのデータ占有量が変動し、長期間には映像バッファのオーバーフローまたはアンダーフローにより映像の乱れが生じるという不都合がある。この不都合を解決するには、ＰＬＬの制御入力をデルタ値ではなく、映像が流れ始めてからのクロックの総数（以下、「総累積値」という。）とすればよいが、基準期間ごとにほぼ一定の範囲の値を示すデルタ値と違い、総累積値は時間経過とともに値が大きくなるので、クロック再生情報として伝送するにも、ＰＬＬの回路を構成するにも、扱いにくい。
【０００８】
本発明の目的は、映像クロックの総累積値をＰＬＬの制御入力としながら、送信側から伝送するクロック再生情報を小さくすることができるクロック再生情報生成回路及びクロック再生回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明によるクロック再生情報生成回路は、
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でＰＬＬを用いて映像クロックを再生するときに使用するクロック再生情報を生成する回路であって、
前記同期クロックをカウントする伝送クロックカウンタと、
前記映像クロックを第１の自然数又は第２の自然数でカウントする映像クロックカウンタと、
前記伝送クロックカウンタでカウントされる基準期間ごとに前記映像クロックカウンタの出力を保持するレジスタと、
前記レジスタの値を前記第２の自然数と比較する第１の判定手段と、
前記レジスタの値を一つ前の基準期間の値と比較して、差分値を所定値と比較する第２の判定手段と、
前記第１及び第２の判定手段の結果により前記映像クロックカウンタのカウント値を切り替える切替手段と、
前記第１及び第２の判定手段の結果により、前記レジスタの値を前記第１の自然数又は第２の自然数と演算する演算手段とを具え、
前記演算手段の出力をクロック再生情報として生成することを特徴とする。
【００１０】
本発明によるクロック再生回路は、
映像信号をサンプリングしてデジタル信号に変換し、映像信号のサンプリングクロックとは非同期の伝送路の同期クロックを用いた同期伝送路で映像を伝送する際に、受信側でＰＬＬを用いて映像クロックを再生するクロック再生回路であって、
送信側から伝送された送信側クロック再生情報を受信する手段と、
前記同期クロックをカウントする伝送クロックカウンタと、
前記映像クロックを第１の自然数又は第２の自然数でカウントする映像クロックカウンタと、
前記伝送クロックカウンタでカウントされる基準期間ごとに前記映像クロックカウンタの出力を保持するレジスタと、
前記レジスタの値を前記第２の自然数と比較する第１の判定手段と、
前記レジスタの値を一つ前の基準期間の値と比較して、差分値を所定値と比較する第２の判定手段と、
前記第１及び第２の判定手段の結果により前記映像クロックカウンタのカウント値を切り替える切替手段と、
前記第１及び第２の判定手段の結果により、前記レジスタの値を前記第１の自然数又は第２の自然数と演算する演算手段と、
前記送信側クロック再生情報及び前記演算手段の出力から累積値を算出する手段とを具え、
前記累積値を、前記ＰＬＬの制御量に用いたことを特徴とする。
【発明の効果】
【００１１】
映像データは、連続データであり、途切れることはない。映像が送信側に入力され、受信側から出力されるまでの間の全てを一つの大きな映像バッファとして見た場合、一度映像が流れ始めると、映像バッファでは常に書込みと読出しが行われる。
【００１２】
ある時点での映像バッファのデータ占有量は、映像が流れ始めてからその時点までの「総書込み量」から「総読出し量」を減算したものとなる。したがって、バッファがオーバーフロー又はアンダーフローしない（すなわち、映像が乱れない）ようにする制御とは、「総書込み量」から「総読出し量」を減算したものが一定となるようにすることである。
【００１３】
このことは、映像クロックを再生するＰＬＬとして見れば、「映像が流れ始めてからの映像クロックの総数」から「映像が流れ始めてからのＰＬＬの発振器クロックの総数」を減算したものを制御量（制御入力とフィードバック量の差分）とすることに他ならない。このことから、映像クロックを再生するＰＬＬは、映像クロックの総累積値を制御入力とするのが好ましい。
【００１４】
上記特許文献１に記載された回路では、デルタ値をクロック再生情報としているので、総累積値を伝送することができない。また、デルタ値を受信側で累積して総累積値を求めようとする場合、一度でもクロック再生情報の伝送を失敗すると、それ以降は総累積値の正確な再現ができなくなり、伝送の失敗が生じる度に誤差が蓄積される。
【００１５】
ＰＬＬの制御入力をクロックの総累積値とする場合、例えば、ＭＰＥＧにおけるＰＣＲはクロックの総累積値そのものであるが、データ量が比較的大きく（４２ビット）、カウンタが一周して零に戻ったときの更なる処理が必要となる。
【００１６】
さらに、ＰＬＬでロックさせるクロックの周波数を高くすると、そのクロックの総累積値をカウントするカウンタの桁数も動作速度も上るので、クロック再生情報のビット数が更に増加し、カウンタ回路の実現が困難になる。
【００１７】
本発明によれば、映像の伝送開始時点からの映像信号のサンプリングクロックの累積値と等価となる周波数偏差の累積値を、ＰＬＬの制御入力に用いるので、再生されるクロックの低域のジッタを抑制するためにＰＬＬの応答を遅くしても映像バッファのデータ占有量が変動せず、その結果、映像が乱れることのない映像クロック再生が実現できる。
【００１８】
また、総累積値を直接伝送する代わりに、総累積値を第１の自然数で除算したときの剰余を基にした演算値を用いることによって、クロック再生情報を少ないビット数で構成することができるので、伝送のオーバーヘッドを低減することができる。
【００１９】
また、クロック再生情報を伝送しない場合でも、周波数偏差の累積値をＰＬＬの制御入力に用いているため扱うビット数が小さいので、クロック周波数を高くしても、カウンタの実現が可能になり、高い周波数のクロックを同期させるＰＬＬを実現することができる。
【００２０】
さらに、第１の自然数及び第１の自然数とは値の異なる第２の自然数の２種類の自然数を、映像信号のサンプリングクロック（映像クロック）と伝送路の同期クロック（伝送クロック）との周波数偏差に応じて設定することによって、映像クロックを再生するための情報（クロック再生情報）の値の変化量を小さくすることができ、その結果、伝送エラーによる情報の欠落があったとしても、受信側で欠落した値の推定が容易にできるため、ＰＬＬ回路への伝送エラーによる影響が小さくなる。
【００２１】
周波数偏差の累積値を得るためには、クロック再生情報の他に、後に説明する桁上がり・桁下がりの情報を別途伝送する必要がある。好適には、受信側に前記クロック再生情報から桁上がり及び桁下がりを判定する手段を具えることで、桁上がり及び桁下がり情報を伝送する必要がない。また、前記桁上がり及び桁下がりの累積回数を計数する手段を具え、周波数偏差の累積値を算出する際に桁上がり・桁下がりの成分と伝送されるクロック再生情報の成分とに分けて計算することによって、大きなビット数のカウンタを必要としないので、少ないビット数で回路を構成することができ、クロック再生情報を伝送しない場合でも、回路規模を小さくすることができる。
【発明を実施するための最良の形態】
【００２２】
本発明によるクロック再生回路の実施の形態を、図面を参照して詳細に説明する。
図１は、クロック再生情報生成回路を含む伝送装置の送信側の構成を示す図である。なお、この伝送装置は、例えばＨＤＴＶ方式やＳＤＴＶ方式のシステムで利用され、後に説明するように、本発明によるクロック再生回路を受信側に具える。
【００２３】
送信側は、カウンタ１，２と、レジスタ３と、セレクタ４と、クリア部５と、クロック再生情報データ演算部６と、多重化器７と、出力端子８とを具える。カウンタ１は、伝送クロックにより動作し、基準期間に１度づつ等間隔のパルス（以下、「基準期間パルス」という。）を発生する。カウンタ２は、映像クロックにより連続して動作し、セレクタ４によって決まる数をカウントする。
【００２４】
レジスタ３は、カウンタ１によって生成された基準期間パルスによりカウンタ２の値を保持し、レジスタ３によって保持された値は、クロック再生情報データ演算部６に出力される。セレクタ４は、第１の自然数（Ｃとする。）と第２の自然数（Ｉとする。）のうちのいずれか一方を選択し、クリア部５は、カウンタ２の出力がＩ又はＣと等しくなったときにカウンタ２の値を０に戻す。すなわち、カウンタ２の取り得る値は、Ｉ個又はＣ個に切り替えられることができる。クロック再生情報データ演算部６は、レジスタ３の値（ｒとする。）から数値演算し、その結果を、クロック再生情報（ｘとする。）として基準期間ごとに生成して出力するが、セレクタ４で切り替える値をＩとしたい場合のみコントロールパルスをセレクタ４に付与する。多重化器７は、クロック再生情報と映像データとを多重化する。出力端子８は、多重化されたデータを伝送路に出力する。
【００２５】
セレクタ４は、通常、カウンタ２が０からＣ−１までカウントするように選択するが、クロック再生情報データ演算部６からコントロールパルスを１個付与される度に１度だけ、カウンタ２が０からＩ−１までカウントするように切り替える。
【００２６】
図２は、本発明によるクロック再生回路を含む伝送装置の受信側の構成を示す図である。受信側は、カウンタ１１，１２と、レジスタ１３と、セレクタ１４と、クリア部１５と、クロック再生情報データ演算部１６と、入力端子１７と、分離器１８と、レジスタ１９と、初期値レジスタ２０と、第１の桁上がり・桁下がり判定器２１，２２と、アップダウンカウンタ２３と、乗算器２４と、加算器２５と、ＰＬＬ積分器２６と、Ｄ／Ａコンバータ２７と、電圧制御水晶発振器（ＶＣＸＯ）２８とを具える。
【００２７】
入力端子１７には、伝送路からの信号が入力される。分離器１８は、図１の多重化器７とは逆の動作を行うものであり、映像データとクロック再生情報とを分離する。レジスタ１９は、伝送されたクロック再生情報を一時蓄積する。初期値レジスタ２０は、最初にＰＬＬの制御に使用するクロック再生情報を保持する。
【００２８】
カウンタ１２は、図１のカウンタ２と同一構成を有し、初期値レジスタ２０に保持されたクロック再生情報が初期値として与えられ、ＶＣＸＯ２８の出力クロックによって動作する。カウンタ１１は、図１のカウンタ１と同一構成を有し、受信側の基準期間パルスを生成する。レジスタ１３は、図１のレジスタ３と同一構成を有し、カウンタ１１が生成する基準期間パルスによりカウンタ１２の値を保持する。セレクタ１４、クリア部１５及びクロック再生情報データ演算部１６はそれぞれ、図１のセレクタ４、クリア部５及びクロック再生情報データ演算部６と同一構成を有し及び同一動作を行う。
【００２９】
第１の桁上がり・桁下がり判定器２１は、レジスタ１９の値から桁上がり又は桁下がりが発生した否かを判定し、第１の桁上がり・桁下がり判定器２２は、クロック再生情報データ演算部１６の値から桁上がり又は桁下がりが発生した否かを判定する。なお、桁上がり・桁下がりについては、後に詳細に説明する。アップダウンカウンタ２３は、第１の桁上がり・桁下がり判定器２１，２２の桁上がり又は桁下がりの回数に応じて値を増減する。
【００３０】
乗算器２４は、アップダウンカウンタ２３からの出力をＩ倍（Ｉ倍する理由は後に説明する。）する。加算器２５は、レジスタ１９の値とクロック再生情報データ演算部１６の値との差分値を乗算器２４の出力に加算する。加算器２５の出力は、ＰＬＬ積分器２６の入力となり、ＰＬＬ積分器２６を通過した後、Ｄ／Ａコンバータ２７でアナログ化された電圧によりＶＣＸＯ２８を制御する。ＶＣＸＯ２８は、映像クロックと同一の周波数のクロックを出力する（ＶＣＸＯ２８の出力を逓倍して映像クロックと同一の周波数となる場合を含む）。
【００３１】
ここで、先ず、Ｉ＝Ｃの場合についての動作を説明する。この場合、図１又は図２の中のクロック再生情報データ演算部での処理は何もなく、図１においては、レジスタ３の値ｒがそのままクロック再生情報ｘとして出力される（すなわち、ｒ＝ｘとなる）。同様に、図２においては、レジスタ１３の値がそのままクロック再生情報データ演算部１６の出力となる。また、セレタタ４又はセレクタ１４は、Ｉ＝Ｃの場合にはどちらを選択していても変化はない。クロック再生情報データ演算部１６は、Ｉ≠Ｃの場合に必要となるので、Ｉ≠Ｃの場合にて構成を説明する。
【００３２】
例として、映像クロックをＳＤＴＶ方式のシステムにおいて一般的である２７０ＭＨｚとし、伝送クロックにより生成される基準期間を１／（８ｋＨｚ）＝１２５μｓとした場合についての動作を説明する。先ず、送信側でのクロック再生情報の生成について説明すると、カウンタ２は、２７０ＭＨｚで常にカウントアップし、取り得る値がＣ（＝Ｉ）個である。基準期間パルスが示すタイミングでのカウンタ２の値すなわちクロック再生情報は、１／（８ｋＨｚ）の基準期間の累積を２７０ＭＨｚのクロックの個数で表し、それをＣで除算したときの剰余（ｒとする。）と見ることができる。すなわち、１／（８ｋＨｚ）の１期間１２５μｓを２７０ＭＨｚでカウントすれば、２７０００００００÷８０００＝３３７５０個のクロックとなり、Ｃ＝１０と設定すれば、３３７５０÷１０＝３３７５となって割り切れ、剰余ｒ＝０となる。クロック再生情報は、基準期間ごとに更新されて伝送されるが、この場合、映像を伝送する期間がどれだけ長くても、クロック再生情報（剰余ｒ）の値は毎回０となる。
【００３３】
一般に、定常状態において、映像クロックの２７０ＭＨｚと基準期間１／（８ｋＨｚ）を作る基となる伝送クロックのいずれか一方又は両方に周波数の偏差（僅かなズレ）があるため、剰余ｒは０とならず、Ｃ−１を最大値として、値が更新されるごとに一定の速度（変化量）で増加又は減少する。
【００３４】
このことを、基準時間ごとにサンプルされるクロック総累積値の数列で表現する。一つ目のクロック再生情報をｒ１とし、二つ目のクロック再生情報をｒ２とし、{ｒ１，ｒ２，・・・}のように表す。今、伝送クロックを基準とすると、映像クロック２７０ＭＨｚが伝送クロックに同期している場合、基準期間ごとに示される総累積値は、
{２７０００００００÷８０００＝３３７５０，２７０００００００÷８０００×２＝３３７５０×２，２７０００００００÷８０００×３＝３３７５０×３，・・・}
＝{３３７５０，６７５００，１０１２５０}・・・（１）
となり、それに対して、基準期間ごとに計算される剰余ｒは、
{３３７５０÷１０＝３３７５剰余０，３３７５０×２÷１０＝３３７５×２剰余０，３３７５０×３÷１０＝３３７５×３剰余０，・・・}
＝{０，０，０，・・・}・・・（２）
となる。
【００３５】
伝送クロックと映像クロックが同期していない場合、映像クロックが偏差を持ち２７０００８０００Ｈｚであるとすると、基準期間ごとに示される総累積値は、
{２７０００８０００÷８０００＝３３７５１，２７０００８０００÷８０００×２＝３３７５１×２，２７０００８０００÷８０００×３＝３３７５１×３，・・・}
＝{３３７５１，６７５０２，１０１２５３，・・・}・・・（３）
であり、基準期間ごとに計算される剰余ｒは、
{３３７５１÷１０＝３３７５剰余１、３３７５１×２÷１０＝３３７５×２剰余２、３３７５１×３÷１０＝３３７５×３剰余３，・・・}
＝{１，２，３，・・・}・・・（４）
となる。すなわち、映像クロックの周波数偏差によって発生した総累積値の変化量は、数列（３）から数列（１）を減算したものであり、これは、数列（４）と（厳密にはＣ−１項までは）一致する。
【００３６】
ＰＬＬは、「映像クロックの総累積値からＰＬＬが持つ発振器（ＶＣＯＸ２８）クロックの総累積値を減算したものを制御量とする」が、これら両者に共通して含まれる数列（１）の結果の分は、差を取ることによって０となるために、「映像クロックの周波数偏差によって生じるクロック数の増加分（又は減少分）の総累積値から発振器クロックの周波数偏差によって生じるクロック数の増加分（又は減少分）の総累積値を減算したものを制御量とする」ことと等価である。すなわち、総累積値の代わりに剰余ｒのみを伝送すればよいこととなる。
【００３７】
しかしながら、数列（３）から数列（１）を減算したものが{・・・，８，９，１０，１１，・・・}と増加し続けるのに対して、数列（４）は{・・・，８，９，０，１，・・・}のように最大値Ｃ−１を境にして０に戻る。このことは、Ｃ進数の桁上がりが発生した（１０進数であれば、十の位が１増えたことを表す。以下、「桁上がり」という。同様に、桁下がりとは、１０進数であれば、十の位が１減ったことを表す。）ということである。したがって、総累積値を得るには、桁上がり及び桁下がりの情報を伝送し又は受信側で桁上がり・桁下がりを検出する必要がある。
【００３８】
受信側での桁上がり・桁下がりの検出は、次のように行うことができる。
剰余ｒの前回の値と今回の値の差（以下、「一度の変化量」という。）が比較的小さい場合、剰余ｒの一度の変化量が一定量以上急速に変化すると、桁上がり・桁下がりが発生したと判定できる。すなわち、前回の剰余ｒから今回の剰余ｒを減算したものが桁上がり・桁下がり判定のしきい値（Ｓとする。ＳはＣより小さい自然数となる。）以上である場合には桁上がりであり、今回の剰余ｒから前回の剰余ｒを減算したものがＳ以上である場合には桁下がりである。このような桁上がり・桁下がりの判定を、受信側の桁上がり・桁下がり判定器２１，２２で行う。
【００３９】
また、総累積値を求めるためには、桁上がり・桁下がりの発生した回数を累積する必要がある。この累積値にＣを乗算したものと、最新の剰余ｒのみを加算すれば「映像クロックの周波数偏差の総累積値」（又は「発振器クロックの周波数偏差の総累積値」）が算出できる。
【００４０】
剰余ｒは±１の計測誤差を伴うが、桁上がり・桁下がりの発生回数は、桁上がり・桁下がりの判定を誤らない限り誤差を含まず、求められる周波数偏差の総累積値には、常に±１の誤差しか含まないことになる。
【００４１】
図１０は、図２の桁上がり・桁下がり判定器２１，２２の構成を示す図である。桁上がり・桁下がり判定器２１，２２は、レジスタ１０１，１０２と、減算器１０３と、比較器１０４，１０５，１０６と、ＡＮＤゲート１０７，１０８とを有する。
【００４２】
レジスタ１０１は、今回のクロック再生情報を保持するレジスタであり、レジスタ１０２は、前回のクロック再生情報を保持するレジスタである。減算器１０３は、レジスタ１０１の値とレジスタ１０２の値のうち、値が大きい方から値が小さい方を減算する。その減算結果がしきい値Ｓより大きい場合、比較器１０４は、桁上がり・桁下がりが生じたことを示す。前回大きかった値がしきい値Ｓを超えて急速に減少した場合、桁上がりが生じたと判断でき、前回小さかった値がしきい値Ｓを超えて急速に増加した場合、桁下がりが生じたと判断できる。
【００４３】
数列（３）に対して、映像クロックの偏差が２倍に増えて２７００１６０００Ｈｚになったとすると、基準期間ごとに示される総累積値は、
{２７００１６０００÷８０００＝３３７５２，２７００１６０００÷８０００×２＝３３７５２×２，２７００１６０００÷８０００×３＝３３７５２×３，・・・}
＝{３３７５２，６７５０４，１０１２５６，・・・}・・・（５）
であり、基準期間ごとに計算される剰余ｒは、
{３３７５２÷１０＝３３７５剰余２，３３７５２×２÷１０＝３３７５×２剰余４，３３７５２×３÷１０＝３３７５×３剰余６，・・・}
＝{２，４，６，・・・}・・・（６）
となり、数列（４）に対して剰余ｒが増加する速度が高くなる（すなわち、一度の変化量が大きくなる。）。
【００４４】
更に偏差が増大して映像クロックが２７００４００００Ｈｚとなると、剰余ｒが{０，５，０，５，・・・}のように変化し、桁上がり・桁下がりが発生したか否かの区別が不可能となる。したがって、映像クロックと伝送クロックの最大偏差によって決定される剰余ｒの一度の変化量がＣ／２未満となるようにＣの値を選択する必要があり、しきい値ＳはＣ／２となる（Ｉ＝Ｃの場合のみ）。
【００４５】
Ｃ＝１０の場合、Ｃ／２未満の最大の自然数は４であるが、剰余ｒに±１の計測誤差があるので、レジスタ１０１，１０２がそれぞれ±１の誤差を有するために、許容される剰余ｒの一度の変化量が２であり、（３３７５０＋２）×８０００＝２７００１６０００Ｈｚとなるから、偏差が約±５９ｐｐｍ以内であれば桁上がり・桁下がりを正しく判定できることになる。このときの剰余ｒの最大値がＣ−１＝９であるので、クロック再生情報として伝送するのに必要なビット数は４ビットである。
【００４６】
上記例のように映像クロックが２７０ＭＨｚであるとともに伝送クロックによって作られる基準期間が１／（８ｋＨｚ）である関係においては、数列（２）に示すように映像クロックと基準期間が割り切れる関係にあるが、映像クロックと基準期間が割り切れない関係にある場合は、割り切れない剰余がクロック再生情報の一度の変化量として加算され、周波数偏差が増加した場合と同様に考えて、剰余ｒの一度の変化量の最大値がＣ／２未満となるようにＣを選択する。すなわち、映像クロックと基準期間の周波数の関係、映像クロックと伝送クロックの周波数偏差の組合せによっては、剰余ｒの一度の変化量が増えるためにクロック再生情報のビット数を増やす必要がある。
【００４７】
以上において、伝送クロックを基準としたときの、映像クロックの総累積値をＣで除算したときの商と受信側のＶＣＸＯ２８の総累積値をＣで除算したときの商とが一致していることを前提としている。Ｃは両者の商が一致するように設定されなければならない。例えば、数列（２）の２７０００００００ＨｚでのＣ＝１０としたときの剰余計算における商３３７５剰余０に対し、２７００８００００Ｈｚのときの商は２７００８００００÷８０００÷１０＝３３７６剰余０となり、クロック周波数は一致していないが、剰余は一致するためＰＬＬはロックしない。この場合、例えばｃ＝３０とすれば両者の商が１１２５で一致する。
【００４８】
次に、Ｉ＝Ｃの場合の受信側の動作を説明する。ＰＬＬのＶＣＸＯ２８のクロックに対しても、送信側と同様に剰余ｒを用いて周波数偏差の総累積値を求める。カウンタ１１によって、送信側と同一の伝送クロックから受信側での基準期間パルスを生成する。
【００４９】
カウンタ１２で剰余ｒをカウントし、基準期間パルスにより値をレジスタ１３に保持する。この際、送られてきたクロック再生情報のうちのＰＬＬの制御を開始するときに使用する最初のクロック再生情報の値を保持したレジスタ２０によって、カウンタ１２の動作開始時の初期値を与え、受信側のカウンタ１１で生成する基準期間パルスが到来するとカウントを開始する。これによって、受信側のカウンタ１１で生成される基準期間パルスが到来したときのカウンタ１２の値が、送信側のカウンタ１で生成される基準期間パルスが到来したときのカウンタ２の値（使用する最初のクロック再生情報）と一致する。ＰＬＬの最初の制御量は必ず０となるので、使用する最初のクロック再生情報の値にかかわらず、ＰＬＬは動作を開始することができる。
【００５０】
また、送信側と受信側の二つの基準期間パルスの位相は必ずしも一致しないが、送信側の基準期間パルスから受信側の基準期間パルスまでの遅延は、クロック再生情報の伝送の固定遅延とみなすことができる。この遅延の量によって、使用する最初のクロック再生情報の値やカウンタ１２の初期値が変化することはないのでＰＬＬの制御量は変わらない。単に受信側の基準期間パルスによってＰＬＬが動作を開始できる時点が、１基準期間以内すなわちＰＬＬの１サンプリング以内で遅延するだけであり、ＰＬＬ動作上の問題とはならない。
【００５１】
ＰＬＬは、伝送クロックを基準とした「映像クロックの周波数偏差の総累積値」と「発振器クロックの周波数偏差の総累積値」との差を制御量とするが、「映像クロックの周波数偏差の総累積値」は、レジスタ１３で示される剰余ｒ（すなわち、１０進数での一の位）と桁上がり・桁下がり判定器２１による桁上がり・桁下がり累積回数（すなわち、１０進数での十以上の位）の二つの要素の和であり、「発振器クロックの周波数偏差の総累積値」も同様にして二つの要素に分けられるので、「映像クロックの周波数偏差の桁上がり・桁下がりの累積回数」から「発振器クロックの周波数偏差の桁上がり・桁下がりの累積回数」を減算したものを先に計算してもよく、これをアップダウンカウンタ２３で行っている。すなわち、クロック再生情報の桁上がり・桁下がり判定の結果と、レジスタ１３の値（クロック再生情報データ演算部１６の結果）による桁上がり・桁下がり判定の結果から、桁上がり・桁下がり回数の累積差分値をアップダウンカウンタ２３に保持する。なお、アップダウンカウンタ２３の増分方法を、以下の表１に示す。
【００５２】
【表１】
2006237811.tif 000003
【００５３】
表１における「伝送されたクロック再生情報」とは、レジスタ１９の値であり、その「桁上がり」、「桁下がり」及び「桁変化なし」とは、桁上がり・桁下がり判定器２１の結果である。同様に、「ＶＣＸＯクロックでの剰余ｒ」とは、レジスタ１３の値であり、その「桁上がり」、「桁下がり」及び「桁変化なし」とは、桁上がり・桁下がり判定器２２の結果である。
【００５４】
ＰＬＬがロックした定常状態では、アップダウンカウンタ２３は、常に０近辺の値をとり、総累積値を扱っているものの、実際には、累積値をカウントするための大きなビット数のカウンタを一つも必要としない。アップダウンカウンタ２３の値は、Ｃ進数のＣ位以上を表すので、Ｃ倍し、レジスタ１９で示されるクロック再生情報からレジスタ１３で示される剰余ｒを減算したものとともに加算器２５で加算される。
【００５５】
次に、Ｉ≠Ｃの場合について説明する。既に説明したように映像クロックが２７０００８０００Ｈｚの場合、Ｉ＝Ｃ＝１０としたときの剰余ｒの変化は、数列（４）で示したように｛１，２，３，・・・｝のようになるが、ここでＣ＝８，Ｉ＝７とし、一基準期間の３３７５１クロックに対して１回だけ０からＩ−１までをカウントし、それ以外は全てＣ−１までをカウントするものとすれば、レジスタ３（図１）の値ｒは、基準期間の累積を表すクロ
ック数から基準期間ごとにＩを１回減算しそれをＣで除算したときの剰余と見ることができる。したがって、（３３７５１−７）÷８＝４２１８剰余０となって割り切れるので、レジスタ３の値ｒを常に０とすることができる。すなわち、自然数Ｉの値と自然数Ｃの値は、基準期間の累積を表すクロック数から基準期間ごとに自然数Ｉを１回減算しそれを自然数Ｃで除算したときの剰余ｒの、一度の変化量が最小となるように設定されるものである。クロック再生情報は、Ｉ個の値として伝送される。
【００５６】
図５〜９において、カウンタ２（図１）が０から取り得る最大値まで一通りカウントしたことをボックスで表現し、カウントしたクロック数をボックスの中に表示する。例えば、カウンタ２（図１）が０から１５（Ｉ＝１６又はＣ＝１６のとき）までをカウントしたことを、１６と表記された四角で表している。なお、実線は実ボックスを表し、破線は仮想ボックスを表す。
【００５７】
図５に示すように基準期間パルスの位置を基準にして見ると、レジスタ３（図１）の値は、基準を跨ぐボックスのみに注目したときの基準に対するボックスの位置であり、基準を跨ぐボックスが隣のボックスに移ったときに桁上がり・桁下がりが生じたことになる。ここで、基準を跨ぐボックスが必ずＩのボックスだと仮定する（すなわち、仮想ボックス）と、周波数偏差によって発生するクロック数の総累積値を得るためのクロック再生情報ｘは、Ｉのボックスにおけるカウント値を基準期間パルスで保持した値とすることができる。その理由は、ｘの値の増減が基準を越えたクロック数を示しており、基準を越えたクロック数の累積が周波数偏差によって発生するクロック数の総累積値に他ならないからである。ｘは、基準を越えたクロックの総累積値をＩ進数で表した時の、一の位を示す。すなわち、基準期間パルスに対するＩのボックスの位置（クロック再生情報）及び基準を越えたＩのボックスの累積個数（桁上がり・桁下がりの累積回数）がわかれば、周波数偏差によって発生するクロック数の総累積値が算出できる。
【００５８】
したがって、基準を跨がない位置に存在するＣのボックスのサイズ（Ｃの値）又はＣのボックスが一基準位置に存在する個数は、基準を跨ぐＩのボックスの位置ができるだけずれないように（すなわち、ｘの一度の変化量が小さくなるように）設定されればよい。
【００５９】
しかしながら、実際に基準を跨ぐボックスが必ずＩのボックスになるようにするには、２７０ＭＨｚのような高周波数で動作するカウンタ２（図１）の回路が複雑になり、望ましくない。したがって、Ｃのボックスにおけるｒを計測し、それを元にしてＩのボックスにおけるｘを算出する。このｒからのｘの算出をクロック再生情報データ演算部６で行っている。なお、Ｉのボックスは、実際には次の基準を跨ぐボックスとならない任意の場所に挿入される（図６〜９においては、基準を跨ぐボックスの次にＩのボックスを挿入するものとして表している。）。
【００６０】
図３は、図１又は図２のクロック再生情報データ演算部の構成を示す図である。このクロック再生情報データ演算部は、入力端子３１と、クロック再生情報ｘを計算する部分を構成する演算器３２及びレジスタ３３と、カウンタ２（図１）又はカウンタ１２（図２）のカウント数をＩ個に変更するための部分を構成する演算器３４、レジスタ３５、比較器３６及びパルス発生器３７と、その両方を行うために必要な条件を検出する部分を構成する第２の桁上がり・桁下がり判定器３８及びアップダウンカウンタ３９と、ＡＮＤゲート４０，４１と、出力端子４２，４３とを具える。
【００６１】
入力端子３１には、レジスタ３（図１）又はレジスタ１３（図２）の出力値ｒが入力される。アップダウンカウンタ３９の値に応じた数値演算を行う演算器３４によってｒの値を変換し、レジスタ３５に保持する。
【００６２】
第２の桁上がり・桁下がり判定器３８は、第１の桁上がり・桁下がり判定器２１，２２の構成に加え、保持する前回のクロック再生情報の値を変更できるようにしたものであり、後に詳細に説明するように、桁上がり・桁下がり判定のしきい値ＳはＣ／２となる。アップダウンカウンタ３９は、第２の桁上がり・桁下がり判定器３８の判定が桁上がりなら＋１をカウントし、桁下がりなら−１をカウントする。
【００６３】
演算器３４の演算結果を保持するレジスタ３５の値がＩ以上になる場合があり、比較器３６でＩ以上と判断されると、それをトリガとして第２の桁上がり・桁下がり判定器３８、アップダウンカウンタ３９及びパルス発生器３７が、後に詳細に説明するように通常と異なる動作を行う。
【００６４】
クロック再生情報を計算する演算器３２は、ｒの値を元にしてアップダウンカウンタ３９の値に応じた数値演算を行い、演算によって得られた値をレジスタ３３に保持し、クロック再生情報ｘとして出力端子４２から出力する。レジスタ３３の値がＩ以上になることはない。すなわち、演算器３２での演算結果がＩ以上の場合には、演算結果からＩを減じた値を保持する。
【００６５】
アップダウンカウンタ３９は、比較器３６のトリガによって出力端子４３にパルスを出力した後に値をクリアする。また、パルス発生器３７は、通常、ｒが入力される度に１個のパルスを出力端子４３に出力するが、レジスタ３５の値がＩ以上の値になる場合に限り、アップダウンカウンタ３９の値が正であれば２個のパルスを出力端子４３に出力し、アップダウンカウンタ３９の値が負であればパルスを発生しない。
【００６６】
図４は、図３の第２の桁上がり・桁下がり判定器３８の構成を示す図である。この桁上がり・桁下がり判定器３８は、入力端子５１，５２，５３と、レジスタ５４と、セレクタ５５と、レジスタ５６と、比較器５７，５８，５９と、減算器６０と、ＡＮＤゲート６１，６２とを具える。
【００６７】
入力端子５１，５２，５３にはそれぞれ、ｒ、レジスタ３３（図３）の出力及び比較器３６（図３）の出力が入力される。レジスタ５４は、ｒの値を保持するレジスタである。セレクタ５５は、比較器３６（図３）の出力に応じた切替動作を行い、レジスタ５６に保持する値を、レジスタ５４の値とレジスタ３３（図３）の値のうちのいずれかから選択する。減算器６０は、レジスタ５４の値とレジスタ５６の値のうち、値が大きい方から値が小さい方を減算する。その減算結果がしきい値Ｓより大きい場合、比較器５９は、桁上がり・桁下がりが生じたことを示す。前回大きかった値がしきい値Ｓを超えて急速に減少した場合、桁上がりが生じたと判断でき、前回小さかった値がしきい値Ｓを超えて急速に増加した場合、桁下がりが生じたと判断できる。
【００６８】
以下、クロック再生情報データ演算部６でのｘの算出方法について、図６〜９を用いて説明する。ここでは、Ｉ＝１０，Ｃ＝１６とする。図６において、ｒの値は増加傾向にある。レジスタ３（図１）の示すｒがｘの最大値より大きな値（ｒ＞Ｉ）となることが生じうる（図６のｒ３）。このことは、基準を跨ぐボックスが本来のＩのボックスであったとした場合、Ｉのボックスにおける桁上がり（以下、「Ｉの桁上がり・桁下がり」という。）を起こしているといえる。
【００６９】
レジスタ３（図１）が示す値ｒは、ｘよりＩだけ大きな値となるので、ｒからＩを減ずることによってｘが得られる。すなわち、ｘ＝ｒ−Ｉとなる。この際、次の基準期間パルスが発生するまでの間に一つだけ挿入するはずのＩのボックスを二つ挿入すると、実際にその期間においてＩの分だけボックスの位置がずれ、以降レジスタ３（図１）が示す値ｒはｘと一致するようになる。したがって、レジスタ３（図１）の示す値ｒからＩを減じる必要があるのは、Ｉの桁下がりを起こしたときだけということになる。
【００７０】
また、Ｉのボックスを挿入する数を変更したことに伴い、レジスタ５６（図４）に保持される前回のｒの値もｘに変更する必要がある。これらｒとｘとを一致させる操作は全て比較器３６（図３）の判定をトリガにして行われる。判定式を与えるレジスタ３５（図３）の値をｙとすると、比較器３６（図３）によりｙがＩ以上になることが条件となるので、演算器３４（図３）の演算をｙ＝ｒとすれば、判定式はｒ＞Ｉとなる。演算器３２（図３）では、ｘ＝ｒとし、レジスタ３３（図３）では、ｒ≧Ｉのとき、ｒからＩを減じた値を出力するので、結果的にはｘ＝ｒ−Ｉとなる値をクロック再生情報として取得する。
【００７１】
以上の操作を、図３を用いて説明する。演算器３２の演算は通常ｘ＝ｒであるが、入力端子３１から入力されるｒは、０からｒ−１（＝Ｃ−１）までの値であり、ｒがＩ以上になると比較器３６からの出力をトリガにして、演算器３２の値からＩを減じた値をｘとして出力端子４２から出力するとともに、出力端子４３から２個のパルスを出力することによってカウンタ２（図１）を二度だけＩ回カウントする。また、桁上がり・桁下がり判定器３８（図３）のレジスタ５６（図４）の値をレジスタ３３の値に更新する。
【００７２】
図７において、ｒは減少傾向にある。図７のｒ３のとき、Ｃのボックスにおける桁下がり（以下、「Ｃの桁上がり・桁下がり」という。）を起こしているが、同時にＩの桁下がりを起こしていると仮想している。Ｉの桁下がりのときに実際にはＣの桁下がりであるため、レジスタ３（図１）が示す値ｒは、ｘよりＣ−Ｉ（この場合、１６−１０＝６）だけ大きな値となるので、ｒからＣ−Ｉを減じればｘが得られる。すなわち、演算器３２での演算は、ｘ＝ｒ−（Ｃ−Ｉ）となる。
【００７３】
ｒ４において、ｒ−（Ｃ−Ｉ）＜Ｃとなると、次の基準期間パルスが発生するまでの間に一つだけ挿入するＩのボックスの代わりにＣのボックスを挿入すると、実際にその期間においてＣ−Ｉの分だけボックスの位置がずれ、以降レジスタ３（図１）が示す値ｒはｘと一致するようになる。
【００７４】
セレクタ４（図１）は、通常Ｃを選択しているので、「一つだけ挿入するＩのボックスの代わりにＣのボックスを挿入する」という操作は、Ｉのボックスを挿入しないことと実質的に同一である。また、Ｉのボックスを挿入する数を変更することによって、レジスタ５６（図４）に保持される前回のｒの値もｘに変更する必要がある。
【００７５】
仮想のＩの桁下がりはｒ３の時点であるが、実際にｘとｒとを一致させる操作は、その後も演算器３２での演算をｘ＝ｒ−（Ｃ−Ｉ）とすればどの時点で行ってもよい。ｒ−（Ｃ−Ｉ）＜Ｃは、式を変形すると２Ｉ−ｒ＞Ｉとなるので、比較器３６（図３）からの出力をトリガとして実際にｘとｒとを一致させる操作を行うことができる。
【００７６】
演算器３４（図３）では、ｙ＝２Ｉ−ｒとし、判定式は２Ｉ−ｒ＞Ｉとなる。演算器３２では、ｘ＝ｒ−（Ｃ−Ｉ）とする。また、実際にｘとｒとを一致させる操作を行った後は、次にＣの桁上がり・桁下がりが起きるまでｒ＝ｘであるので、演算器３２での演算をｘ＝ｒとするためにアップダウンカウンタ３７（図３）の値を±０にする。
【００７７】
以上の操作を、図３を用いて説明する。入力端子３１から入力されるｒは０からＣ−１までの値であるが、第２の桁上がり・桁下がり判定器３８でＣの桁下がりを検出すると、アップダウンカウンタ３７がカウントダウンし、それに応じてレジスタ３３の値ｒ−（Ｃ−Ｉ）をｘとして出力端子４２から出力するとともに、演算器３４でｙ＝２Ｉ−ｒを算出する。第２の桁上がり・桁下がり判定器３８はＣの桁上がり・桁下がりを検出するので、そのしきい値ＳはＣ／２となる。
【００７８】
ｙがＩより大きくなったとき、比較器３６からの出力をトリガにして出力端子４３からパルスを出力しないことによって、カウンタ２（図１）を一度もＩ回までカウントさせない。また、桁上がり・桁下がり判定器３８（図３）のレジスタ５６（図４)の値をレジスタ３３の値に更新し、アップダウンカウンタ３９をクリアする。
【００７９】
以上の説明から、演算器３２で行う演算の内容は、以下のようにまとめられる。
アップダウンカウンタ３９の値が−１のとき、ｘ＝ｒ−（Ｃ−Ｉ）
アップダウンカウンタ３９の値が±０のとき、ｘ＝ｒ
同様に、演算器３４で行う演算の内容は、以下のようにまとめられる。
アップダウンカウンタ３９の値が−１のとき、ｙ＝２Ｉ−ｒ
アップダウンカウンタ３９の値が±０のとき、ｙ＝ｒ
【００８０】
これまではＣ＞Ｉの場合について説明したが、Ｃ＜Ｉの場合でも同様の操作を行うことができ、次にＣ＝１０，Ｉ＝１６のときについて説明する。
図８は、ｒが増加傾向にある場合である。ｒ３においてｒがＣの桁上がりを起こすと、実際にレジスタ３（図１）が示す値ｒはｘよりＣだけ小さい値となるので、ｒにその分を加算すればｘが得られる。すなわち、ｘ＝ｒ＋Ｃとなる。
【００８１】
ｒ５でｙ＝ｒ＋ＣがＩより大きな値となったときにはＩの桁上がりが発生したこととなるので、次の基準期間パルスが発生するまでの間に一つだけ挿入するはずのＩのボックスを二つ挿入すると、実際にその期間において（Ｉ−Ｃ）の分だけボックスの位置がずれ、次にレジスタ３（図１）が示す値ｒは、ｘと一致するようになる。この際、桁上がり・桁下がり判定器３８（図３）のレジスタ５６（図４）の値をレジスタ３３（図３）の値に更新し、アップダウンカウンタ３９（図３）をクリアする点については、Ｃ＞Ｉの場合と同様である。
【００８２】
図９は、ｒが減少傾向にある場合を示す。ｒ２においてｒがＣの桁下がりを起こすと、実際にレジスタ３（図１）が示す値ｒは、ｘよりＩ−Ｃだけ小さな値となるので、レジスタ３（図１）の示す値にその分を加算すればｘが得られる。すなわち、ｘ＝ｒ＋（Ｉ−Ｃ）となる。
【００８３】
ｒ３においてｒ＋（Ｉ−Ｃ）＜Ｃとなったときには、次の基準期間パルスが発生するまでの間に一つだけ挿入するＩのボックスの代わりにＣのボックスを挿入すると、実際にその期間において（Ｉ−Ｃ）の分だけボックスの位置がずれ、次にレジスタ３（図１）が示す値ｒはｘと一致するようになる。セレクタ４（図１）は、通常Ｃを選択しているので、「一つだけ挿入するＩのボックスの代わりにＣのボックスを挿入する」操作は、Ｉのボックスを挿入しないことと実質的に同一である。
【００８４】
仮想のＩの桁下がりはｒ２の時点であるが、実際にｘとｒとを一致させる操作は、その後もｘ＝ｒ＋（Ｉ−Ｃ）とすればどの時点で行ってもよい。ｒ＋（Ｉ−Ｃ）＜Ｃの式を変形すると２Ｃ−ｒ＞Ｉとなるので、比較器３６（図３）からのトリガを用いて実際にｘとｒとを一致させる操作を行うことができる。
【００８５】
以上の説明から、演算器３２（図３）で行う演算の内容は、以下のようにまとめられる。
アップダウンカウンタ３９（図３）の値が−１のとき、ｘ＝ｒ＋（Ｉ−Ｃ）。
アップダウンカウンタ３９（図３）の値が＋１のとき、ｘ＝ｒ＋Ｃ。
同様に、演算器３２（図１）で行う演算の内容は、以下のようにまとめられる。
アップダウンカウンタ３９（図３）の値が−１のとき、ｙ＝２Ｃ−ｒ。
アップダウンカウンタ３９（図３）の値が±０のとき、ｙ＝ｒ。
【００８６】
Ｃ＞Ｉの場合と比較し、まとめると、クロック再生情報を求める演算器３２（図３）で行う演算の内容は、次のようにまとめられる。
アップダウンカウンタ３９（図３）の値が−１のとき、ｘ＝ｒ＋（Ｉ−Ｃ）。
アップダウンカウンタ３９（図３）の値が±０のとき、ｘ＝ｒ。
アップダウンカウンタ３９（図３）の値が＋１のとき、ｘ＝ｒ＋Ｃ。
また、ｒとｘとを一致させるための判定式求める演算器３４（図３）で行う演算の内容は、以下のようにまとめられる。
アップダウンカウンタ３９（図３）の値が−１のとき、ｙ＝２Ｚ−ｒ（Ｚは、ＣとＩのうちの値の小さい方）。
アップダウンカウンタ３９（図３）の値が±０のとき、ｙ＝ｒ。
アップダウンカウンタ３９（図３）の値が＋１のとき、ｙ＝ｒ＋Ｃ。
演算器３２，３４で行う演算は、アップダウンカウンタ３９（図３）の値が−１のとき以外は同一である。
【００８７】
Ｉの値を、Ｃ±αと設定するものとすると、一基準期間における映像クロックと伝送クロックの周波数の関係及び各周波数偏差に応じて生じる増加分（又は減少分）を１の単位で設定できるαによって補正することができるので、クロック再生情報の一度の変化量は０．５以下に抑えられる。映像クロックと伝送クロックの周波数の関係及び各周波数偏差に応じたＣとＩの値を選択し、クロック再生情報の一度の変化量が０．５以下となるように設定することで、伝送エラーによりクロック再生情報を受信できなかった場合でも値の推測が容易となる（値の一度の変化量を０か１に限定して推測しても大きな誤差とならない）。
【００８８】
Ｉの値の設定により、クロック再生情報の一度の変化量が０．５以下に抑えられることを説明する。
今、伝送クロックを基準として、映像クロックが偏差を持ち、２７０００８０００Ｈｚだとすると、基準期間ごとに示される総累積値は、前述の数列（３）より、
{３３７５１，６７５０２，１０１２５３，・・・}
であり、Ｉ＝Ｃ＝１０としたときには、基準期間ごとに計算される剰余ｒは、前述の数列（４）より
{１，２，３，・・・}
であるが、ここで、Ｃ＝８，Ｉ＝７とすると、クロック再生情報は、一基準期間ごとに７を一つ減じたものを８で除算するときの剰余であるから、
{（３３７５１−７）÷８＝４２１８剰余０，（３３７５１−７）×２÷８＝４２１８×２剰余０，（３３７５１−７）×３÷８＝４２１８×３剰余０，・・・}
＝{０，０，０，・・・}・・・（１０）
となる。
【００８９】
同様に、映像クロックの偏差が２倍に増え２７００１６０００Ｈｚだとすると、基準期間ごとに示される総累積値は数列（５）より
{３３７５２，６７５０４，１０１２５６，・・・}
であり、Ｉ＝Ｃ＝１０としたときには、基準期間ごとに計算される剰余ｒは、数列（６）より
{２，４，６，・・・}
となるが、Ｃ＝Ｉ＝８とすれば、
{（３３７５２−８）÷８＝４２１８剰余０，（３３７５２−８）×２÷８＝４２１８×２剰余０，（３３７５２−８）×３÷８＝４２１８×３剰余０，・・・}
＝{０，０，０，・・・}・・・（１１）
となる。さらに、映像クロックが２７００２４０００Ｈｚのとき、Ｃ＝８，Ｉ＝９とすると、
{（３３７５３−９）÷８＝４２１８剰余０，（３３７５３−９）×２÷８＝４２１８×２剰余０，（３３７５３−９）×３÷８＝４２１８×３剰余０，・・・}
＝{０，０，０，・・・}・・・（１２）
となる。
【００９０】
すなわち、伝送クロックを基準として、映像クロックの持つ偏差が８０００Ｈｚ（基準期間の周波数）増えるごとにＩによる調整量を１増やせばクロック再生情報は０となる。このことから、映像クロックの持つ偏差が８０００Ｈｚ，１６０００Ｈｚ，・・・の中間である４０００Ｈｚ，１２０００Ｈｚ，・・・のとき、クロック再生情報の一度の変化量が最大となる。例えば、映像クロックが２７００１２０００Ｈｚだとすると、基準期間ごとに示される総累積値は
{２７００１２０００÷８０００＝３３７５１．５，２７００１２０００÷８０００×２＝３３７５１．５×２，２７００１２０００÷８０００×３＝３３７５１．５×３，・・・}
＝{３３７５１．５，６７５０３，１０１２５４．５，・・・}・・・（１３）
であり、Ｃ＝８，Ｉ＝７とすると、基準期間ごとに計算されるクロック再生情報は、
{（３３７５１．５−７）÷８＝４２１８剰余０．５，（３３７５１．５−７）×２÷８＝４２１８×２剰余１，（３３７５１．５−７）×３÷８＝４２１８×３剰余１．５，・・・}・・・（１４）
と一度の変化量が０．５となるが、剰余ｒはカウンタ２が示す自然数であるから、実際には
＝{０，１，１，２，２，・・・}・・・（１５）
のように、２回に１回づつ値が増える場合が一度の変化量の最大となる。
【００９１】
したがって、Ｉの値が適切に設定されれば、クロック再生情報が伝送エラーにより伝達されなくても、受信側では受信できなかったクロック再生情報が前回と同値である（又は前回の値＋１である）と推測しても最大誤差はたかだか１であり、ＰＬＬ動作上の大きな影響とはならない。
【００９２】
また、伝送エラーの後正常なクロック再生情報が得られれば、総累積値は最新のクロック再生情報によって算出されるので、桁上がり・桁下がりの判定を誤らない限り、この推測による誤差は以降には含まれない。桁上がり・桁下がりの判定は、伝送エラーによってクロック再生情報が得られない場合が連続し、伝送エラーとなる直前のクロック再生情報の値と伝送エラーが終わった直後のクロック再生情報の値との差が桁上がり・桁下がり判定のしきい値Ｓに達しない限り、誤らない。
【００９３】
逆に、Ｉの値が適切であるかどうかは、出力されるクロック再生情報の一度の変化量を見れば分かる。すなわち、出力されるクロック再生情報の一度の変化量が０．５を超える場合は適切でない。クロック再生情報の一度の変化量を観察し、変化量が適切でない場合はＩの値を±１変化させ一度の変化量が０．５以下になるまで繰り返せば適切な設定を行うことが可能である。
【００９４】
映像クロックと伝送クロックよって生成される基準期間が割り切れない関係である場合、その割り切れない剰余はクロック再生情報の一度の変化量として重畳される。Ｉを選定することにより、映像クロックと基準期間が割り切れない関係であっても、クロック再生情報の一度の変化量を低減することができる。
【００９５】
運用上の設定方法として、Ｃの値は固定値とし、周波数偏差に応じてＩの値を設定し、それをＰＬＬ動作前に予め受信側に通達する場合も考えられるが、通達しなくても、クロック再生情報の一度の変化量が１以下であるから、取り得るすべての値が必ず現れ、受信側でその最大値（Ｉ−１）を検知する回路を設けることで、受信したクロック再生情報からＩの値を得ることは可能である。例えば、クロック再生情報を保持できるレジスタを設け、次に到来するクロック再生情報と保持された値を比較し、値の大きいはうを順次レジスタに保持するようにすれば、クロック再生情報が次に０となるまでのうちにＩ−１を得られる。
【００９６】
Ｃの値を固定値とし、周波数偏差に応じてＩの値を変化させると、クロック再生情報の取り得る最大値が変化するが、Ｉの変化はクロック再生情報のビット数が変化しない範囲とすればよい。例えば、クロック再生情報が４ｂｉｔであれば、Ｉは１５以下の範囲で自由に設定できる。
【００９７】
次に、図２における受信側のクロック再生回路の動作について説明する。
送信側から伝送されるクロック再生情報は、クロック再生情報生成回路において、図５での基準を跨ぐボックスが（実際はCのボックスであるが）Ｉのボックスだとした場合に値がどうなるかをクロック再生情報データ演算器6の演算により求めたものである。したがって、クロック再生情報は、Ｉのボックスにおいて図５での基準を超えたクロックの数を表しており、桁上がり・桁下がり判定器２１によりＩのボックスにおける桁上がり・桁下がり判定を行えば「周波数偏差によって生じるクロック数の増加分（又は減少分）の総累積値」が求まるので、これを直接ＰＬＬの制御入力とすることができる。
【００９８】
受信側でも、ＶＣＸＯ２８の出力をクロックとして送信側と同じクロック再生情報生成回路を持ち、送信側と同様にクロック再生情報データ演算器により演算で値を求めるが、それ以外の第１の桁上がり・桁下がり判定器２１，２２、アップダウンカウンタ２３、乗算器２４、加算器２５、ＰＬＬ積分器２６、Ｄ／Ａ変換器２７、ＶＣＸＯ２８は回路構成、動作ともにＩ＝Ｃの場合と同じである。ただし、初期レジスタは、最初に制御に使用するクロック再生情報を初期値としてカウンタ１２に与えるほか、更にクロック再生情報データ演算部１６の第２の桁上がり・桁下がり判定器３８のレジスタ５６にも、同じ初期値を与える。
【００９９】
図２において、点線枠内はクロック再生情報生成回路と構成、動作共に同一で、カウンタ１２に入力されるクロックがＶＣＸＯ２８の出力クロックであるというだけの違いである。したがって、クロック再生情報データ演算部１６で行われる演算は、先のクロック再生情報生成回路と同一である。
【０１００】
以下、演算とボックスの増減操作によってＣ進数がＩ進数に変換され、クロック再生情報がＩ進数で表されていることを説明をする。ここでは、前述のＳＤＴＶ方式のシステムを例とし、Ｉ＝７，Ｃ＝８の場合（Ｉ＜Ｃ）とする。
映像クロックが２７０００８０００Ｈｚの場合、一基準期間に３３７５１クロックで1度だけＩをカウントし残りはすべてCをカウントするから、クロック再生情報は、
（３３７５１−Ｉ）÷Ｃ＝（３３７５１−７）÷８＝４２１８剰余ｒ＝０
となる。
【０１０１】
映像クロックが２７００１６０００Ｈｚの場合、一基準期間は３３７５２クロックで、1度だけＩをカウントし残りはすべてCをカウントするから、
（３３７５２−Ｉ）÷C＝（３３７５２−７）÷８＝４２１８剰余1
となる。これは、Ｉのボックスを最初とし、それにＣのボックス４２１８個が続き、その次のボックスが基準を跨ぐボックスとなり、レジスタが示す値ｒ＝１となることを表している。基準を跨ぐボックスは実際にはＣのボックスであるから、４２１９個目のＣのボックスが基準を跨ぎ、rの変化を数列で表せば、Ｃ進数の一の位、すなわち、
｛１，２，３，４，５，６，７，０，１，・・・｝
のようになる。今、演算によって基準を跨ぐボックスをＩのボックスと仮想しているので、４２１９個目のＣのボックスの代わりにＩのボックスが基準を跨ぐと考えると、
｛１，２，３，４，５，６｝
までは同じだが、次のｒ＝７はＩ（＝７）のボックスでは割り切れて桁上がりとなるので、ｘ＝ｒ−Ｉなる演算により７−７＝０に置き換える。７項目はｘ＝０となり、
｛１，２，３，４，５，６，０｝
さらに、Ｉ（＝７）のボックスを挿入することでこの剰余ｒ＝７を消去し、剰余ｒ＝０（＝ｘ）となるようにする。これで、
｛１，２，３，４，５，６，０，１，２，・・・｝
のように続く。
【０１０２】
これは、Ｉ進数の一の位を表している。すなわち、演算とボックスの増減操作により、Ｃ進数をＩ進数に変換しているのである。クロック再生情報も受信側のクロック再生情報生成回路と等しい回路（点線枠内）の出力も、Ｉ進数で表された値であるから、桁上がり・桁下がり判定器２１，２２の判定しきい値ＳはＩ／２であり、乗算器２４で乗算する値はＩとなる。ＰＬＬの制御量となる値がＣ進数で表現されようがＩ進数で表現されようが示す量は等しい。したがって、以降のＰＬＬ積分器もＩ＝Ｃの場合と同一である。
【０１０３】
ＰＬＬが非定常状態の場合、クロック再生情報の数列と、受信側のクロック再生情報生成回路と等しい回路〈点線枠内〉が出力する値の数列とは、それぞれ数列の位相も周期も（値をグラフにプロットしたときの波形の位相と周期）一致していないので、両者は同じタイミングで同じ演算や処理を行ってはいないが、そのことはＰＬＬの動作とは直接関係ない。
【０１０４】
ＰＬＬはそれぞれの数列の位相と周期とを一致させるように動作し、ＰＬＬがロックして定常状態になれば、結果として、両者は同じタイミングで同じ演算や処理を行うことになる。すなわち、Ｉ進数変換の処理とＰＬＬの動作はそれぞれ独立している。
【０１０５】
以下、他の三つのケースにおいても、演算とボックス増減操作が単にＩ進数への変換を行っていることを説明する。
映像クロックが２７０００００００Ｈｚの場合、一基準期間は３３７５０クロックで、1度だけＩをカウントし、残りはすべてＣをカウントするから、
（３３７５０−Ｉ）÷Ｃ＝（３３７５０−７）÷８＝４２１７剰余７
となる。Ｃのボックスの数は４２１７個である。基準を跨ぐボックスは実際にはＣのボックスであるから、４２１８個目のＣのボックスが基準を跨ぎ、ｒの値はＣが取り得る最大値７となる。ｒの変化を数列で表せば、Ｃ進数の一の位、すなわち、
｛７，６，５，４，３，２，１，０，７，・・・｝
のようになる。今、演算によって基準を跨ぐボックスをＩのボックスと仮想しているので、４２１８個目のＣのボックスの代わりにＩのボックスが基準を跨ぐと考えると、ｒ＝７はＩ（＝７）のボックスの最大値６より大きいので、ｘ＝ｒ−（Ｃ−Ｉ）なる演算により７−（８−７）＝６に置き換える。１項目はｘ＝６となり、
｛６，｝
さらに、Ｉ（＝７）のボックスを一つ減らしＣのボックスを一つ増やすことによりＣ−Ｉ＝１だけボックスの位置をずらす操作で、この剰余ｒ＝７を剰余ｒ＝６（＝ｘ）となるようにする。これで、
｛６，５，４，３，２，１，０，６，５，・・・｝
のようになる。
【０１０６】
Ｉ＝９，Ｃ＝８とした場合（Ｉ＞Ｃ）についても同様である。
映像クロックが２７００３２０００Ｈｚの場合、一基準期間は３３７５４クロックで１度だけＩをカウントし残りは全てＣをカウントするから、
（３３７５４−Ｉ）÷Ｃ＝（３３７５４−９）÷８＝４２１８剰余１
となる。Ｃのボックスの数は４２１８個である。基準を跨ぐボックスは実際にはＣのボックスであるから、４２１９個目のＣのボックスが基準を跨ぎ、ｒの値は１となる。ｒの変化を数列で表せば、Ｃ進数の一の位、すなわち、
｛１，２，３，４，５，６，７，０，１，・・・｝
のようになる。今、演算によって基準を跨ぐボックスをＩのボックスと仮想しているので、４２１９個目のＣのボックスの代わりにＩのボックスが基準を跨ぐと考えると、
｛１，２，３，４，５，６，７｝
までは同じだが、次のｒ＝０はＩ（＝９）のボックスでは８となるはずであるから、ｘ＝ｒ＋Ｃなる演算により０＋８＝８に置き換える。８項目はｘ＝８となり、
｛１，２，３，４，５，６，７，８｝
となる。次に、ｒ＝１のときＩのボックスでは割り切れて桁上がりとなるので、ｘ＝ｒ＋Ｃ−Ｉなる演算により１＋８−９＝０に置き換える。９項目はｘ＝０となり、さらに、Ｉのボックス（＝９）を一つ減らし、Ｃのボックスを一つ増やすことによりＩ−Ｃ＝１だけボックスの位置をずらす操作で、この剰余ｒ＝１を剰余ｒ＝０（＝ｘ）となるようにする。これで、
｛１，２，３，４，５，６，７，８，０，１，２・・・｝
のように続く。映像クロックが２７００１６０００Ｈｚの場合、一基準期間は３３７５２クロックで、１度だけＩをカウントし、残りは全てＣをカウントするから、
（３３７５２−Ｉ）÷Ｃ＝（３３７５２−９）÷８＝４２１７剰余７
となる。Ｃのボックスの数は４２１７個である。基準を跨ぐボックスは実際にはＣのボックスであるから、４２１８個目のＣのボックスが基準を跨ぎ、ｒの値はＣが取り得る最大値７となる。ｒの変化を数列で表せば、Ｃ進数の一の位、すなわち、
｛７，６，５，４，３，２，１，０，７，・・・｝
のようになる。今、演算によって基準を跨ぐボックスをＩのボックスと仮想しているので、４２１８個目のＣのボックスの代わりにＩのボックスが基準を跨ぐと考えると、ｒ＝７はＩ（＝９）のボックスの最大値８より小さいので、ｘ＝ｒ＋（Ｉ−Ｃ）なる演算により７＋（９−８）＝８に置き換える。１項目はｘ＝８となり、
｛８｝
さらに、ｒ＝６のときｘ＝７で、Ｉのボックス（＝９）を一つ増やしＣのボックスを一つ減らすことによりＩ−Ｃ＝１だけボックスの位置をずらす操作で、この剰余ｒ＝６を剰余ｒ＝７（＝ｘ）となるようにする。これで、
｛８，７，６，５，４，３，２，１，０，８，７，・・・｝
のようになる。これは、Ｉ進数の一の位を表している。いずれの場合であっても、Ｃ進数をＩ進数に変換しているのである。
【０１０７】
前述のように、一基準期間には１回だけＩのボックスが入りそれ以外はＣのボックスである。しかし、クロック再生情報データ演算部６での処理において、ｒが増加傾向でＩの桁上がりが発生するごとにＩのボックスを一つ余分に挿入し、ｒが減少傾向でＩの桁下がりが発生するごとにＩのボックスを一つ削除している。すなわち、映像クロックの周波数偏差によりクロック数がＩ個増加すると実際にＩのボックスを挿入する、または、映像クロックの周波数偏差によりクロック数がＩ個減少すると実際にＩのボックスを削除する、という操作をしているのである。このことは、周波数偏差によって増加又は減少するクロック数は、挿入又は削除されるＩのボックスのみによって表されており、一基準期間に存在するＣのボックスの個数は常に一定であることを意味する。
【０１０８】
したがって、桁上がり・桁下がり判定器を用いなくても、コントロールパルスによりＩのボックスを余分に挿入するときは桁上がり、Ｉのボックスを削除するときは桁下がりと判定することは可能である。
【０１０９】
一基準期間に存在するＣのボックスの個数が常に一定であり、また、送信側での映像クロックの総累積値での除算における商と、受信側での発振器クロックの総累積値での除算における商は一致することが前提であり、商はＣのボックスの個数であることから、結局、映像クロックの総累積値の中に含まれるＣのボックスの個数と発振器クロックの総累積値の中に含まれるＣのボックスの個数とは一致する。
【０１１０】
今、映像クロックの総累積値をＸ、発振器クロックの総累積値をＹ、それらに同数が含まれるＣのボックスによるクロックの総数をＡとすると、ＰＬＬの制御量すなわち映像クロックの総累積値と発振器クロックの総累積値との差分値は、
（Ｘ−Ｙ）
であり、Ｘの代わりに（Ｘ−Ａ）、Ｙの代わりに（Ｙ−Ａ）を用いても、
(Ｘ−Ａ)−（Ｙ−Ａ）＝（Ｘ−Ｙ）−Ａ＋Ａ＝（Ｘ−Ｙ）
であるから、ＰＬＬの制御量は同じとなる。すなわち、Ｃの値とＣのボックスの個数は、ＰＬＬの制御量とは関係がなく、独立している。
【０１１１】
クロック再生情報は、前述の通り、（Ｘ−Ａ）をＩ進数で表したときの一の位と見ることができるから、桁上がり・桁下がり判定器２１，２２はＩにおける桁上がり・桁下がりを判定するものであり、判定のしきい値ＳはＩ／２となる。アップダウンカウンタ２３は、桁上がり・桁下がり判定器２１，２２のＩにおける桁上がり・桁下がりの回数を累積するものであるから、乗算器２４はＩ倍し、加算器２５は（Ｘ−Ａ）と（Ｙ−Ａ）との差分値すなわち（Ｘ−Ｙ）を求める。
【０１１２】
本実施の形態では、映像クロックと伝送クロックの周波数偏差に応じてＩとＣ（Ｉを任意の自然数とし、ＣをＩとは異なる任意の自然数とする。）を選択することによって、映像クロックと伝送クロックの周波数偏差に対して、クロック再生情報がカバーできる範囲を適切に設定することができる。また、映像クロックと伝送クロックの周波数偏差に応じてＩとＣとを適切に設定することによってクロック再生情報の変化量が少なくなり、伝送するクロック再生情報が大きく変化しないということは、クロック再生情報が欠落しても値を容易に推定できることを意味し、その結果、桁上がり・桁下がりの判定を誤らないので、欠落以降も誤差±１の累積値を得ることができる。
【０１１３】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、上記実施の形態において、説明の簡単のために、映像クロックを、ＳＤＴＶ方式のシステムにおいて一般的である２７０ＭＨｚとし、伝送クロックにより生成される基準期間を１／（８ｋＨｚ）＝１２５μｓとした場合についての動作を説明したが、ＨＤＴＶ方式のシステムで採用されるような他の映像クロック及び基準期間を用いることもできる。
【図面の簡単な説明】
【０１１４】
【図１】クロック再生情報生成回路を含む伝送装置の構成を示す図である。
【図２】本発明によるクロック再生回路を含む伝送装置の受信側の構成を示す図である。
【図３】クロック再生情報データ演算部の構成を示す図である。
【図４】桁上がり・桁下がり判定器の構成を示す図である。
【図５】本発明によるクロック再生回路の動作を説明するための図である。
【図６】本発明によるクロック再生回路の動作を説明するための図である。
【図７】本発明によるクロック再生回路の動作を説明するための図である。
【図８】本発明によるクロック再生回路の動作を説明するための図である。
【図９】本発明によるクロック再生回路の動作を説明するための図である。
【図１０】桁上がり・桁下がり判定器の構成を示す図である。
【符号の説明】
【０１１５】
１，２，１１，１２  カウンタ
３，１３，１９，３３，３５，５４，５６  レジスタ
４，１４，５５  セレクタ
５，１５  クリア部
６，１６  クロック再生情報データ演算部
７  多重化器
８，４２，４３  出力端子
１７，３１，５１，５２，５３  入力端子
１８  分離器
２０  初期値レジスタ
２１，２２，３８  桁上がり・桁下がり判定器
２３  アップダウンカウンタ
２４  乗算器
２５  加算器
２６  ＰＬＬ積分器
２７  Ｄ／Ａコンバータ
２８  電圧制御水晶発振器（ＶＣＸＯ）
３２，３４  演算器
３６，５７，５８，５９  比較器
３７  パルス発生器
３９  アップダウンカウンタ
４０，４１，６１，６２  ＡＮＤゲート
６０  減算器
【図１】
2006237811.tif 000004
【図２】
2006237811.tif 000005
【図３】
2006237811.tif 000006
【図４】
2006237811.tif 000007
【図５】
2006237811.tif 000008
【図６】
2006237811.tif 000009
【図７】
2006237811.tif 000010
【図８】
2006237811.tif 000011
【図９】
2006237811.tif 000012
【図１０】
2006237811.tif 000013
【手続補正書】
【提出日】平成17年3月1日(2005.3.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
したがって、基準を跨がない位置に存在するＣのボックスのサイズ（Ｃの値）又はＣのボックスが一基準期間に存在する個数は、基準を跨ぐＩのボックスの位置ができるだけずれないように（すなわち、ｘの一度の変化量が小さくなるように）設定されればよい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
受信側でも、ＶＣＸＯ２８の出力をクロックとして送信側と同じクロック再生情報生成回路を持ち、送信側と同様にクロック再生情報データ演算器により演算で値を求めるが、それ以外の第１の桁上がり・桁下がり判定器２１，２２、アップダウンカウンタ２３、乗算器２４、加算器２５、ＰＬＬ積分器２６、Ｄ／Ａ変換器２７、ＶＣＸＯ２８は回路構成、動作ともにＩ＝Ｃの場合と同じである。ただし、初期レジスタ２０は、最初に制御に使用するクロック再生情報を初期値としてカウンタ１２に与えるほか、更にクロック再生情報データ演算部１６の第２の桁上がり・桁下がり判定器３８のレジスタ５６にも、同じ初期値を与える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１００
【補正方法】変更
【補正の内容】
【０１００】
以下、演算とボックスの増減操作によってＣ進数がＩ進数に変換され、クロック再生情報がＩ進数で表されていることを説明をする。ここでは、前述のＳＤＴＶ方式のシステムを例とし、Ｉ＝７，Ｃ＝８の場合（Ｉ＜Ｃ）とする。
映像クロックが２７０００８０００Ｈｚの場合、一基準期間は３３７５１クロックで1度だけＩをカウントし残りはすべてCをカウントするから、クロック再生情報は、
（３３７５１−Ｉ）÷Ｃ＝（３３７５１−７）÷８＝４２１８剰余ｒ＝０
となる。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2006237811.tif 000014