(57)【要約】【課題】  回路基板に回路素子を搭載した回路装置の耐熱信頼性を向上させる。【解決手段】  回路装置は、層間絶縁膜４０５および配線４０７からなる配線層が複数層積層した多層配線構造体５００と、その表面に形成された回路素子４１０ａおよび４１０ｂにより構成される。回路素子４１０ａは、導電性ペーストなどの接着層４３０ａによって固定され、金線ボンディング４１２により配線４０７と導通される。回路素子４１０ｂは、Ｎｉ合金核、Ｎｉめっき層、及びＳｎ−Ｓｂ−Ｂｉはんだ層の３層構造を有するはんだ材４３０ｂによって固着され、さらにはんだ材４３０ｂを介して配線４０７と電気的に接続している。多層配線構造体５００の裏面には、はんだボール４２０が設けられ、回路素子４１０ａおよび４１０ｂは、封止樹脂４１５により封止された構造となっている。【選択図】図２
2006245070.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板の一方の面に搭載された回路素子と、
前記回路基板に、前記回路素子を固定する第１接続部材と、
前記回路基板の他方の面に設けられた第２接続部材と、を備え、
前記第１接続部材は、熱収縮性を有するＮｉ合金を核とした接続部材であることを特徴とした回路装置。
【請求項２】
前記第１接続部材は、Ｎｉ合金核、Ｎｉめっき層、及びＳｎを主体とするはんだ層の３層構造を有するはんだ材であることを特徴とした請求項１に記載の回路装置。
【請求項３】
前記回路素子と前記第１接続部材は、樹脂で覆われていることを特徴とした請求項１または２に記載の回路装置。
【請求項４】
前記第２接続部材は、熱膨張性を有する接続部材であって、前記第１接続部材を設けた後に前記第２接続部材を設けることを特徴とした請求項１〜３のいずれか１項に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板にＩＣチップ（回路素子）などを搭載した回路装置に関するものである。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。
【０００３】
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。
【０００４】
ＢＧＡ（回路装置）の概略構成として、図１にＩＳＢ（Integrated System in Board；登録商標）の一例を示す。ＩＳＢとは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア（基材）を使用しない独自のコアレスシステム・イン・パッケージである。特許文献１には、こうしたシステム・イン・パッケージが記載されている。
【０００５】
図１ではＩＳＢの全体構造をわかりやすくするため、単一の配線層のみ示しているが、実際には、複数の配線層が積層した構造となっている。このＩＳＢでは、ＬＳＩベアチップ２０１、Ｔｒベアチップ２０２、及びチップＣＲ２０３が銅パターン２０５からなる配線により結線された構造となっている。ＬＳＩベアチップ２０１は、引き出し電極や配線に対し、金線ボンディング２０４により導通されている。また、チップＣＲ２０３は、はんだ等のロウ材からなる接着部材２０９により銅パターン２０５上に固定され、接着部材２０９を介して銅パターン２０５と導通する構造となっている。ＬＳＩベアチップ２０１の直下には、導電性ペースト２０６が設けられ、これを介してＩＳＢがプリント配線基板に実装される。ＩＳＢ全体はエポキシ樹脂などからなる樹脂パッケージ２０７により封止された構造となっている。
【特許文献１】特開２００２−１１０７１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＢＧＡ２００をプリント配線基板に実装する際（具体的には、はんだボール２０８をプリント配線基板上の電極と接続固定する際）に加わる熱処理によって、ＢＧＡ２００内のはんだ接着部材２０９が体積膨張し、ＢＧＡ２００内で剥離の起点となることがあるため、ＢＧＡ２００を実装したプリント配線基板の信頼性が劣化する問題がある。
【０００７】
さらに、ＢＧＡ２００の製造工程において、はんだ等のロウ材からなる接着部材２０９を設けた後にはんだボール２０８を設ける場合には、はんだボール２０８を形成する際に加わる熱処理によって、ＢＧＡ２００内のはんだ接着部材２０９が体積膨張し、ＢＧＡ２００内で剥離の起点となったりすることがあるため、ＢＧＡ２００の信頼性が著しく劣化する問題がある。
【０００８】
本発明は、上記事情に鑑みなされたものであって、回路基板に回路素子を搭載した回路装置の耐熱信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある態様の回路装置は、回路基板と、回路基板の一方の面に搭載された回路素子と、回路基板に、回路素子を固定する第１接続部材と、回路基板の他方の面に設けられた第２接続部材と、を備え、第１接続部材は、熱収縮性を有するＮｉ合金を核とした接続部材であることを特徴とする。
【００１０】
この態様によると、回路装置をプリント実装基板上に実装する際に加わる熱処理によって発生する回路基板と回路素子との剥離による断線や回路素子の位置ずれを抑制することができる。このため、回路装置の耐熱信頼性が向上する。これは、第１接着部材が加わる熱処理によって熱収縮する機能を有しているので、従来の接続部材を用いた場合に発生する体積膨張に起因した応力負荷が抑制されるためである。
【００１１】
また別の態様によると、第１接続部材は、Ｎｉ合金核、Ｎｉめっき層、及びＳｎを主体とするはんだ層の３層構造を有するはんだ材であることが好ましい。このようにすることにより、Ｎｉめっき層がＮｉ合金核とＳｎを主体とするはんだ層とが熱混合することがなくなり、Ｎｉ合金核の熱収縮性を効果的に機能させるはんだ材とすることができる。この結果、熱処理によって発生する回路基板と回路素子との剥離による断線や回路素子の位置ずれをより効果的に抑制することができる。
【００１２】
本発明の別の態様の回路装置は、回路素子と第１接続部材は、樹脂で覆われていることを特徴とする。このようにすることにより、回路装置を実装する際に加わる熱処理によって発生する樹脂の剥離欠陥やクラック発生も抑制することができる。
【００１３】
さらに別の態様によると、第２接続部材は、熱膨張性を有するはんだ材であって、第１接続部材を設けた後に第２接続部材を設けることを特徴とする。このようにすることにより、第２接続部材を形成する際に加わる熱処理によって発生する回路基板と回路素子との剥離による断線や回路素子の位置ずれを抑制することができる。
【発明の効果】
【００１４】
本発明によれば、回路基板に回路素子を搭載した回路装置の耐熱信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具現化した実施形態について図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、多層配線構造体に対して、回路素子が存在する方向が上であると規定している。
【００１６】
図２は、本発明の実施形態に係る回路装置の断面構造の一例を示す図である。この回路装置は、層間絶縁膜４０５および配線４０７からなる配線層が複数層積層した多層配線構造体５００と、その表面に形成された回路素子４１０ａおよび４１０ｂにより構成されている。回路素子４１０ａは、導電性ペーストなどの接着層４３０ａによって固定され、金線ボンディング４１２により配線４０７と導通されている。回路素子４１０ｂは、Ｎｉ合金核、Ｎｉめっき層、及びＳｎ−Ｓｂ−Ｂｉはんだ層の３層構造を有するはんだ材４３０ｂによって固着され、さらにはんだ材４３０ｂを介して配線４０７と電気的に接続している。
【００１７】
はんだ材４３０ｂとしては、例えば、Ｎｉ：３２％、Ｃｏ：５％、Ｆｅ：６３％（重量％）の合金に冷間加工を施したものを核とし、Ｎｉ−Ｐの無電解めっき（めっき厚３μｍ）でバリア膜を形成し、Ｓｎ：８５％、Ｓｂ：１０％、Ｂｉ：５％（重量％）はんだを用いる。上記Ｎｉを核とした合金は、３０％の冷間加工により熱収縮性を発現する。
【００１８】
多層配線構造体５００の裏面には、はんだボール４２０が設けられている。回路素子４１０ａおよび４１０ｂは、封止樹脂４１５により封止された構造となっている。尚、はんだ材４３０ｂは、本発明の「第１接続部材」、はんだボール４２０は、本発明の「第２接続部材」の一例である。
【００１９】
こうした回路装置においては、回路装置をプリント実装基板に実装する際に加わる熱処理によって発生する回路基板と回路素子との剥離による断線や回路素子の位置ずれを抑制することができる。また、封止樹脂の剥離欠陥やクラック発生も抑制することができる。これは、従来のはんだ接続部材を用いた場合では、回路装置をプリント実装基板などに実装接続する際に加わる熱処理によって、回路基板と回路素子を接続固定している部分の接続部材が体積膨張し、回路素子や封止樹脂に応力負荷がかかることに起因している。本実施形態では、熱収縮性を有するＮｉ合金核としたはんだ材を接続部剤として用いているので、回路装置をプリント実装基板などに実装接続する際の熱処理が加わっても応力負荷はかからないため、回路基板と回路素子との剥離や封止樹脂のクラックといった欠陥は生じない。
【００２０】
次に本発明の実施形態として、支持基板のない回路装置の製造方法を例に挙げ、図３〜図５を参照して説明する。
【００２１】
まず、図３（Ａ）のように、金属箔４００上に所定の表面に選択的に導電被膜４０２を形成する。具体的には、フォトレジスト４０１で金属箔４００を被覆した後、電界めっき法により、金属箔４００の露出面に導電被膜４０２を形成する。導電被膜４０２の膜厚は、例えば１〜１０μｍ程度とする。この導電被膜４０２は、最終的に回路装置の裏面電極となるので、はんだ等のロウ材との接着性の良い金、または銀を用いて形成することが好ましい。 金属箔４００の主材料は、Ｃｕ、Ａｌ、Ｆｅ−Ｎｉ等の合金等とすることが好ましい。ロウ材の付着性やめっき性が良好だからである。金属箔４００の厚さは、ここでは７０μｍとするが、特に制限はない。通常は１０μｍ〜３００μｍ程度とする。
【００２２】
つづいて図３（Ｂ）に示すように、金属箔４００上に、第一層目の配線パターンを形成する。まず金属箔４００を化学研磨して表面のクリーニングと表面粗化を行う。次に、金属箔４００上に熱硬化性樹脂で導電被膜４０２全面を覆い、加熱硬化させて平坦な表面を有する膜とする。つづいてこの膜中に、導電被膜４０２に到達する直径１００μｍ程度のビアホール４０４を形成する。ビアホール４０４を設ける方法としては、本実施形態では炭酸ガスレーザーを用いた加工によったが、その他、機械加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などを用いることもできる。
【００２３】
その後、エキシマレーザーを照射してエッチング滓を除去し、つづいて、ビアホール４０４を埋め込むように全面に銅めっき層を形成する。この銅めっき層はビアホール４０４の段差で断線しないように、まず無電界銅めっきして全面に約０．５μｍと薄く形成した後、電界めっきにより合計約２０μｍの厚みに形成する。無電解めっき用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁基材に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。通常は、このような操作をするために、被めっき物を、アルコールや酸で洗浄し、表面に付着した油分を除去しておく。
【００２４】
銅めっき層の形成時に、形成条件を調整することにより、所望の表面粗さや表面形態を実現し、その後に形成される層間絶縁膜との密着性を向上させることもできる。たとえば、無電界めっきを行う際、めっき液に添加剤を含有させ、その後、所定の条件でパルス電流による電界めっきを施し、さらに薬液により表面処理することにより、平滑表面に微細銅粒子の凹凸面が形成される。これにより、層間絶縁膜との密着性が向上する。微細銅粒子の凹凸面を好適に形成するためには、無電界めっきの段階で、銅のグレインサイズを小さくするとともに結晶軸が様々な方向を向くようにすることが好ましい。本実施形態と同様の工程により形成した銅めっきの表面凹凸を測定したところ、約０．８μｍ程度であった。
【００２５】
その後、フォトレジストをマスクとして銅めっき層をエッチングし、銅からなる配線４０７を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。エッチングレジストは、通常のプリント配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅箔の上にラミネートして、その上に配線導体の形状に光を透過するフォトマスクを重ね、紫外線を露光し、露光しなかった箇所を現像液で除去して形成することができる。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常のプリント配線板に用いる化学エッチング液を用いることができる。
【００２６】
同様の手順により、層間絶縁膜４０５の形成、ビアホール形成、銅めっき層の形成および銅めっき層のパターニングの手順を繰り返し行うことにより、図３（Ｃ）に示すような多層配線構造を形成する。すなわち、配線４０７および層間絶縁膜４０５からなる配線層が積層した多層配線構造を形成する。
【００２７】
つづいて図４（Ａ）に示すように、回路素子４１０ａ、４１０ｂを搭載する。まず多層配線パターンの表面にソルダーレジスト層４０８を形成する。ソルダーレジスト層４０８を構成する材料としては、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、ポリイミド樹脂等の樹脂、および、これらの混合物、さらに、これらの樹脂にカーボンブラック、アルミナ、窒化アルミニウム、窒化ホウ素、酸化スズ、酸化鉄、酸化銅、タルク、雲母、カオリナイト、炭酸カルシウム、シリカ、酸化チタン等の無機フィラーを混合したもの等が例示される。ここでは、フィラー含有エポキシ樹脂を用いる。
【００２８】
次に、ソルダーレジスト層４０８の表面に回路素子４１０ａ、４１０ｂを搭載する。回路素子４１０ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子であり、回路素子４１０ｂとしては、チップコンデンサ、チップ抵抗等の受動素子である。なお、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。図４（Ａ）の構造では、回路素子４１０ａがベアーのトランジスタチップであり、回路素子４１０ｂがチップコンデンサである。回路素子４１０ａは、樹脂からなる接着層４３０ａによりソルダーレジスト層４０８に固着する。接着層４３０ａとして、熱硬化性樹脂で構成される絶縁ペーストを用いる場合は、１００℃以上に加熱することにより、ソルダーレジスト層４０８と固着する。その後、配線４０７と金線４１２により結線する。回路素子４１０ｂは、Ｎｉ合金核、Ｎｉめっき層、及びＳｎ−Ｓｂ−Ｂｉはんだ層の３層構造を有するはんだ材４３０ｂにより配線層４０７に固着される。上記はんだ材を微粒子にし、クリームはんだとして用いる場合は、リフロー工程をさらに経ることで、固着される。これらを絶縁性樹脂４１５でモールドする。回路素子のモールドは、金属箔４００に設けた複数個のモジュールに対して、金型を用いて同時に行う。この工程は、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００２９】
はんだ材４３０ｂとしては、例えば、Ｎｉ：３２％、Ｃｏ：５％、Ｆｅ：６３％（重量％）の合金に冷間加工を施したものを核とし、Ｎｉ−Ｐの無電解めっき（めっき厚３μｍ）でバリア膜を形成し、Ｓｎ：８５％、Ｓｂ：１０％、Ｂｉ：５％（重量％）はんだを用いる。上記Ｎｉを核とした合金は３０％の冷間加工により、熱収縮性を発現する。
【００３０】
その後、図４（Ｂ）に示すように、多層配線構造から金属箔４００を除去し、裏面にはんだボール４２０を形成する。金属箔４００の除去は、研磨、研削、エッチング、レーザの金属蒸発等により行うことができる。本実施形態では以下の方法を採用する。すなわち、研磨装置または研削装置により金属箔４００全面を５０μｍ程度削り、残りの金属箔４００を化学的にウェットエッチングにより除去する。なお、金属箔４００全部をウェットエッチングにより除去してもよい。こうした工程を経ることにより、回路素子の搭載された側と反対側の面に、第１層目の配線４０７の裏面が露出する構造となる。これにより、本実施形態で得られるモジュールでは裏面が平坦となり、回路装置のマウント時にはんだ等の表面張力でそのまま水平に移動し、容易にセルフアラインできるというプロセス上の利点が得られる。つづいて露出した導電被膜４０２にはんだ等の導電材を被着してはんだボール４２０を形成し、回路装置を完成する。
【００３１】
はんだボール４２０としては、例えば、Ｓｎ：８５％、Ｓｂ：１０％、Ｂｉ：５％（重量％）はんだを用いる。
【００３２】
なお、はんだ材４３０ｂとはんだボール４２０の溶融温度は、それぞれ２４０℃と２２０℃である。このため、はんだボール４２０を形成する際においても、はんだ材４３０ｂは溶融することはなく、安定して回路装置を形成することができる。
【００３３】
上記した金属箔４００の除去工程を行うまでは、金属箔４００が支持基板となる。金属箔４００は、配線４０７形成時の電解めっき工程において電極としても利用される。また、封止樹脂４１５をモールドする際にも、金型への搬送、金型への実装の作業性を良好にすることができる。
【００３４】
次に、封止樹脂４１５を回路装置毎にダイシングにより分離する。図５は、ダイシングの方法を説明するための図である。絶縁樹脂層４５５上に、複数の回路装置形成領域がマトリクス状に配置されている。配線パターン４６５が形成されていない部分は絶縁樹脂４６０が露出している。ダイシングは、ダイシングライン４９０に沿って行われるため、絶縁樹脂のみの切断となり、金属箔の切断やモールド樹脂の切断によって引き起こされる切断面の荒れやブレードの消耗等が抑制される。なお、本例では位置合わせマーク４７０を設けているため、ダイシングラインの位置を迅速かつ正確に把握することができる。なお、ＢＧＡ等の従来のＣＳＰにおいては、基板上に形成されたモジュールを金型で打ち抜く方法が採用されている。本実施形態ではダイシングにより絶縁樹脂を切断することによりモジュールを得ることができ、製造プロセス上、大きなメリットがある。
【００３５】
以上の工程により、支持基板を有しない回路装置を作製することができる。なお、本発明の回路装置は上記実施の形態以外の方法で作製することもできる。
【図面の簡単な説明】
【００３６】
【図１】ＩＳＢ（登録商標）の構造を説明するための図である。
【図２】実施の形態に係る回路装置の構造を説明するための図である。
【図３】実施の形態に係る回路装置の製造方法を説明するための図である。
【図４】実施の形態に係る回路装置の製造方法を説明するための図である。
【図５】実施の形態に係る回路装置の製造方法を説明するための図である。
【符号の説明】
【００３７】
２００  回路装置
２０１  ＬＳＩベアチップ
２０２  Ｔｒベアチップ
２０３  チップＣＲ
２０４  金線ボンディング
２０５  銅パターン
２０６  導電性ペースト
２０７  樹脂パッケージ
２０８  はんだボール
２０９  接続部材
４００  金属箔
４０１  フォトレジスト
４０２  導電被膜
４０５  層間絶縁膜
４０７  配線
４０８  ソルダーレジスト層
４１０ａ  回路素子
４１０ｂ  回路素子
４１２  金線
４１５  絶縁性樹脂
４２０  はんだボール
４３０ａ  接着層
４３０ｂ  Ｎｉ合金核、Ｎｉめっき層、及びＳｎを主体とするはんだ層の３層構造を有するはんだ材
４５５  絶縁樹脂層
４６０  絶縁樹脂
４６５  配線パターン
４７０  マーク
４９０  ダイシングライン
５００  回路装置
【図１】
2006245070.tif 000003
【図２】
2006245070.tif 000004
【図３】
2006245070.tif 000005
【図４】
2006245070.tif 000006
【図５】
2006245070.tif 000007