(57)【要約】【課題】工程を単純化できる液晶表示装置及びその製造方法を提供する。【解決手段】本発明による液晶表示装置は、薄膜トランジスタと接続されたゲートライン及びデータラインと、前記ゲートラインと接続されたゲートパッド、及び前記データラインと接続され、前記ゲートパッドと同一な断面構造を有したデータパッドと、前記データパッドから伸張されて、第１コンタクトホールを通じて前記データラインと接続されるデータリンクと、を備え、前記データライン及び前記第１コンタクトホールは、シーラントにより密封された領域の内側に形成される。【選択図】図３
2006189776.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタと接続されたゲートライン及びデータラインと、
前記ゲートラインと接続されたゲートパッド、及び前記データラインと接続され、前記ゲートパッドと同一な断面構造を有したデータパッドと、
前記データパッドから伸張されて、第１コンタクトホールを通じて前記データラインと接続されるデータリンクと
を備え、
前記データライン及び前記第１コンタクトホールは、シーラントにより密封された領域の内側に形成される
ことを特徴とする液晶表示装置。
【請求項２】
前記ゲートライン、前記ゲートパッド、前記データパッド及び前記データリンクは、金属層が透明導電層上に形成された二重層構造を有する
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ゲートパッド及び前記データパッドは、第１絶縁膜及び前記金属層を貫通する第２コンタクトホールを通じて露出された前記透明導電層を備える
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記ゲート及び前記データパッドの前記金属層が、前記第２コンタクトホールの周囲に位置する
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第１コンタクトホールが、前記データリンクの前記金属層を貫通して、前記透明導電層を露出させる
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項６】
前記データラインが、選定された長さだけ前記シーラントと離隔される
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記薄膜トランジスタは、
基板上の活性層と、
二重層構造を有し、第２絶縁膜を挟んで前記活性層と交差するゲート電極と、
前記ゲート電極を挟んで、前記活性層のソース領域及びドレイン領域と接続されたソース電極及びドレイン電極と
を備えることを特徴とする請求項３に記載の液晶表示装置。
【請求項８】
前記ゲート電極が前記ゲートラインと接続され、前記ソース電極が前記データラインと接続される
ことを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記第２絶縁膜上の画素電極をさらに備え、
前記画素電極は、前記薄膜トランジスタの前記ドレイン電極と接続され、二重層構造を有する
ことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記画素電極が、前記第１絶縁膜を貫通する透過ホールを通じて露出される
ことを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記金属層が、前記透過ホールの周囲を取り囲む
ことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
データラインと交差し、二重層構造を有したストレージラインと、
前記活性層と接続されたストレージ下部電極と、
前記ストレージ下部電極が、第２絶縁膜を挟んで前記ストレージラインと重なることによって形成されたストレージキャパシタと
をさらに備えることを特徴とする請求項７に記載の液晶表示装置。
【請求項１３】
前記ドレイン電極が、前記第１絶縁膜を挟んで前記ストレージラインと重なることによって形成された第２ストレージキャパシタをさらに備える
ことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記ドレイン電極が、前記ストレージラインを横切って、前記透過ホールを通じて露出された画素電極と接続される
ことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記データリンクが、前記データラインに沿って延長され、複数のコンタクトホールを通じて前記データラインと並列に接続される
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項１６】
薄膜トランジスタ、前記薄膜トランジスタと接続されたゲートライン及びデータラインを形成する工程と、
前記ゲートラインと接続されたゲートパッド、及び前記データラインと接続され、前記ゲートパッドと同一な断面構造を有したデータパッドを形成する工程と、
前記データパッドから伸張されて、第１コンタクトホールを通じて前記データラインと接続されるデータリンクを形成する工程と
を含み、
前記データライン及び前記第１コンタクトホールは、シーラントにより密封された領域の内側に形成される
ことを特徴とする液晶表示装置の製造方法。
【請求項１７】
前記ゲートライン、前記ゲートパッド、前記データパッド及び前記データリンクは、金属層が透明導電層上に形成された二重層構造を有する
ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項１８】
前記ゲートパッド及び前記データパッド上に第１絶縁膜を形成するステップと、
前記第１絶縁膜及び前記金属層を貫通して、前記ゲートパッド及び前記データパッドの透明導電層を露出させる第２コンタクトホールを形成するステップと
をさらに含むことを特徴とする請求項１７に記載の液晶表示装置の製造方法。
【請求項１９】
前記金属層が、前記第２コンタクトホールの周囲を取り囲む
ことを特徴とする請求項１８に記載の液晶表示装置の製造方法。
【請求項２０】
前記第１コンタクトホールが、前記データリンクの前記金属層を貫通して、前記透明導電層を露出させる
ことを特徴とする請求項１７に記載の液晶表示装置の製造方法。
【請求項２１】
前記データラインが、選定された長さだけ前記シーラントと離隔される
ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項２２】
前記薄膜トランジスタを形成する工程が、
基板上に活性層を形成する工程と、
二重層構造を有し、第２絶縁膜を挟んで前記活性層と交差するゲート電極を形成する工程と、
前記ゲート電極を挟んで、前記活性層のソース領域及びドレイン領域と接続されたソース電極及びドレイン電極を形成する工程と
を含むことを特徴とする請求項１８に記載の液晶表示装置の製造方法。
【請求項２３】
前記ゲート電極が前記ゲートラインと接続され、前記ソース電極が前記データラインと接続される
ことを特徴とする請求項２２に記載の液晶表示装置の製造方法。
【請求項２４】
前記第２絶縁膜上に画素電極を形成するステップをさらに含み、
前記画素電極は、前記薄膜トランジスタの前記ドレイン電極と接続され、二重層構造を有する
ことを特徴とする請求項２２に記載の液晶表示装置の製造方法。
【請求項２５】
前記第１絶縁膜及び金属層を貫通して、前記画素電極の透明導電層を露出させる透過ホールを形成する工程をさらに含む
ことを特徴とする請求項２４に記載の液晶表示装置の製造方法。
【請求項２６】
二重層構造を有したストレージラインを形成する工程と、
前記活性層と接続されたストレージ下部電極を形成する工程と
をさらに含み、
前記ストレージキャパシタが、前記ストレージ下部電極が第２絶縁膜を挟んで前記ストレージラインと重なることによって形成される
ことを特徴とする請求項２４に記載の液晶表示装置の製造方法。
【請求項２７】
前記ストレージラインが、前記データラインと交差する
ことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
【請求項２８】
前記ドレイン電極が、前記第２絶縁膜を挟んで前記ストレージラインと重なることによって形成された第２ストレージキャパシタをさらに備える
ことを特徴とする請求２７に記載の液晶表示装置の製造方法。
【請求項２９】
前記データリンクが、前記データラインに沿って延長され、複数のコンタクトホールを通じて前記データラインと並列に接続される
ことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項３０】
基板上に活性層を形成する工程と、
前記活性層上に第１絶縁膜を形成する工程と、
ゲート電極、ゲートライン、ゲートパッド、データパッド、データリンク及び画素電極を備え、金属層が透明導電層上に形成される二重層構造を有した第１導電パターンを前記第１絶縁膜上に形成する工程と、
前記活性層内に不純物をドーピングすることによって、ソース及びドレイン領域を形成する工程と、
前記第１導電パターン上に第２絶縁膜を形成する工程と、
前記活性層の前記ソース及びドレイン領域を露出させるソースコンタクトホール及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過ホールを形成し、前記ゲートパッド及び前記データパッドの前記透明導電層を露出させるゲートパッドコンタクトホール及びデータパッドコンタクトホールを形成する工程と、
前記第２絶縁膜上にデータライン、ソース電極及びドレイン電極を形成する工程と
を含み、
前記データライン、前記ソース電極及び前記ドレイン電極が、シーラントにより密封された領域の内側に形成される
ことを特徴とする液晶表示装置の製造方法。
【請求項３１】
前記ゲート電極が、前記活性層と交差する
ことを特徴とする請求項３０に記載の液晶表示装置の製造方法。
【請求項３２】
前記ゲートラインが前記ゲート電極と接続され、前記ゲートパッドが前記ゲートラインと接続される
ことを特徴とする請求項３０に記載の液晶表示装置の製造方法。
【請求項３３】
前記データラインが、前記コンタクトホールを通じて前記データリンクと接続される
ことを特徴とする請求項３０に記載の液晶表示装置の製造方法。
【請求項３４】
前記ソース及び前記ドレイン電極が、前記活性層のソース及びドレイン領域と接続される
ことを特徴とする請求項３０に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポリシリコンを利用した液晶表示装置及びその製造方法に係り、特に工程を単純化できる液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
通常、液晶表示装置は、液晶表示パネル（以下、液晶パネルと称す）にマトリックス状に配列された液晶セルそれぞれがビデオ信号によって光透過率を調節することによって画像を表示する。
【０００３】
液晶セルそれぞれには、ビデオ信号を独立的に供給するためのスイッチ素子として薄膜トランジスタ（ＴＦＴと称す）が利用される。このようなＴＦＴの活性層としては、非結晶のシリコンまたはポリシリコンが利用される。ここで、非結晶のシリコンより電荷移動度が約１００倍程度速いポリシリコンを利用する場合、高い応答速度を必要とする駆動回路を液晶パネルに内蔵できる。
【０００４】
このようなポリシリコン型の液晶パネルは、ＴＦＴと共に駆動回路が形成されたＴＦＴ基板と、カラーフィルタが形成されたカラーフィルタ基板とが、液晶を挟んで接合されて形成される。
【０００５】
図１は、ポリシリコン型の液晶パネルのうち、ＴＦＴ基板の一部分を示す平面図であり、図２は、図１に示したＴＦＴ基板をI−I´線に沿って切断した断面図である。
【０００６】
図１及び図２に示したＴＦＴ基板は、ゲートライン２及びデータライン４と接続されたＴＦＴ３０、及びＴＦＴ３０と接続された画素電極２２を備える。ＴＦＴ３０は、ＮＭＯＳ ＴＦＴまたはＰＭＯＳ ＴＦＴで形成されるが、以下では、ＮＭＯＳ ＴＦＴに形成された場合のみを説明する。
【０００７】
ＴＦＴ３０は、ゲートライン２と接続されたゲート電極６、データライン４に含まれたソース電極、及び保護膜１８を貫通する画素コンタクトホール２０を通じて画素電極２２と接続されたドレイン電極１０を備える。ゲート電極６は、ゲート絶縁膜１６を挟んで、バッファ膜１２上に形成された活性層１４のチャンネル領域１４Ｃと重なるように形成される。ソース電極及びドレイン電極１０は、ゲート電極６及び層間絶縁膜２６を挟んで形成される。そして、ソース電極及びドレイン電極１０は、層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ、及びドレインコンタクトホール２４Ｄそれぞれを通じて、ｎ＋不純物が注入された活性層１４のソース領域１４Ｓ及びドレイン領域１４Ｄそれぞれと接続される。
【０００８】
しかしながら、上述した従来のポリシリコン型のＴＦＴ基板は、製造工程が複雑であるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、工程を単純化できる液晶表示装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明の目的を達成するために、本発明による液晶表示装置は、薄膜トランジスタと接続されたゲートライン及びデータラインと、前記ゲートラインと接続されたゲートパッド、及び前記データラインと接続され、前記ゲートパッドと同一な断面構造を有したデータパッドと、前記データパッドから伸張されて、第１コンタクトホールを通じて前記データラインと接続されるデータリンクとを備え、前記データライン及び前記第１コンタクトホールは、シーラントにより密封された領域の内側に形成される。
【００１１】
また、本発明による液晶表示装置の製造方法は、薄膜トランジスタ、前記薄膜トランジスタと接続されたゲートライン及びデータラインを形成する工程と、前記ゲートラインと接続されたゲートパッド、及び前記データラインと接続され、前記ゲートパッドと同一な構造を有したデータパッドを形成する工程と、前記データパッドから伸張されて、第１コンタクトホールを通じて前記データラインと接続されるデータリンクを形成する工程とを含み、前記データライン及び前記第１コンタクトホールは、シーラントにより密封された領域の内側に形成される。
【００１２】
さらに、本発明による液晶表示装置の製造方法は、基板上に活性層を形成する工程と、前記活性層上に第１絶縁膜を形成する工程と、ゲート電極、ゲートライン、ゲートパッド、データパッド、データリンク及び画素電極を備え、金属層が透明導電層上に形成される二重層構造を有した第１導電パターンを前記第１絶縁膜上に形成する工程と、前記活性層内に不純物をドーピングすることによって、ソース及びドレイン領域を形成する工程と、前記第１導電パターン上に第２絶縁膜を形成する工程と、前記活性層の前記ソース及びドレイン領域を露出させるソースコンタクトホール及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過ホールを形成し、前記ゲートパッド及び前記データパッドの前記透明導電層を露出させるゲートパッドコンタクトホール及びデータパッドコンタクトホールを形成する工程と、前記第２絶縁膜上にデータライン、ソース電極及びドレイン電極を形成する工程とを含み、前記データライン、前記ソース電極及び前記ドレイン電極が、シーラントにより密封された領域の内側に形成される。
【発明の効果】
【００１３】
本発明による製造方法は、４マスク工程に工程を単純化できる。その結果、前記ＴＦＴ基板のデータライン及びドレイン電極は、保護膜が露出される。しかし、前記データライン及びドレイン電極は、シーラントにより密封される領域に位置するので、その上に塗布される配向膜だけでなく、密封領域に充填される液晶により十分に保護可能である。さらに、前記シーラントがこのような方式で位置することによって、前記シーラントに含まれたガラスファイバにより引き起こされる断線問題を防止できる。
【００１４】
また、データパッドと接続されたデータリンクが、コンタクトホールを通じてデータラインと接続され、シーラントにより密封される領域の内側に位置して、保護膜の不在によるイルミネーション問題以外にも、データリンクとシーラントに含まれたガラスファイバとの間の接触による断線問題などを防止するか、または最小化できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の望ましい実施の形態を、図３ないし図６Ｄを参照して詳細に説明する。
【００１６】
図３は、本発明の実施の形態によるポリシリコンＴＦＴ基板の一部分を示す平面図であり、図４は、図３に示したＴＦＴ基板をIII−III´、IV−IV´、Ｖ−Ｖ´線に沿って切断した断面図である。
【００１７】
図３及び図４に示したポリシリコンＴＦＴ基板は、ゲートライン１０２及びデータライン１０４と接続されたＴＦＴ１３０、ＴＦＴ１３０と接続された画素電極１２２及びストレージキャパシタ１６０、ゲートライン１０２と接続されたゲートパッド１７０、及びデータライン１０４と接続されたデータパッド１８０を備える。
【００１８】
データライン１０４は、層間絶縁膜１１８を挟んでゲートライン１０２及びストレージライン１５２と交差して、画素電極１２２が形成される画素領域を定義する。
【００１９】
ＴＦＴ１３０は、ゲートライン１０２のゲート信号に応答して、データライン１０４のビデオ信号を画素電極１２２に供給する。このために、ＴＦＴ１３０は、ゲートライン１０２と接続されたゲート電極１０６、データライン１０４に含まれたソース電極、画素電極１２２と接続されたドレイン電極１１０、及びソース電極とドレイン電極１１０との間にチャンネルを形成する活性層１１４を備える。このようなＴＦＴ１３０は、ＮＭＯＳ ＴＦＴまたはＰＭＯＳ ＴＦＴに形成されるが、以下では、ＮＭＯＳ ＴＦＴに形成された場合のみを説明する。
【００２０】
ゲートライン１０２及びゲート電極１０６は、ストレージライン１５２と共に透明導電層１０１、及びその上にゲート金属層１０３が積層された二重層構造を有する。
【００２１】
活性層１１４は、バッファ膜１１２を挟んで下部基板１００上に形成される。活性層１１４は、ゲート絶縁膜１１６を挟んでゲート電極１０６と重なったチャンネル領域１１４Ｃ、チャンネル領域１１４Ｃを挟んでｎ＋不純物が注入されたソース領域１１４Ｓ及びドレイン領域１１４Ｄを備える。活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄは、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通するソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄそれぞれを通じて、データライン１０４に含まれたソース電極、ドレイン電極１１０とそれぞれ接続される。そして、活性層１１４は、オフ電流を減少させるために、チャンネル領域１１４Ｃ、ソース領域１１４Ｓ及びドレイン領域１１４Ｄ間に、ｎ−不純物が注入されたＬＤＤ（Lightly Doped Drain）領域（図示せず）をさらに備える。
【００２２】
画素電極１２２は、画素領域のゲート絶縁膜１１６上に形成された透明導電層１０１、及び透明導電層１０１上のエッジに沿って残存するゲート金属層１０３を備える。すなわち、画素電極１２２の透明導電層１０１は、層間絶縁膜１１８及びゲート金属層１０３を貫通する透過ホール１２０を通じて露出される。これと異なり、画素電極１２２は、残存するゲート金属層１０３なしに透明導電層１０１のみで形成されることもある。このような画素電極１２２は、ＴＦＴ１３０からストレージライン１５２を横切って、透過ホール１２０の側面に沿って延びたドレイン電極１１０と接続される。具体的に、ドレイン電極１１０は、透過ホール１２０を通じて露出された画素電極１２２のゲート金属層１０３及び透明導電層１０１と接続される。このような画素電極１２２は、ＴＦＴ１３０から供給されたビデオ信号を充電して、カラーフィルタ基板（図示せず）に形成された共通電極と電位差を発生させる。この電位差により、ＴＦＴ基板とカラーフィルタ基板とに位置する液晶が誘電異方性により回転し、光源（図示せず）から画素電極１２２を経由して入射される光の透過量を調節して、カラーフィルタ基板側に透過させる。
【００２３】
ストレージキャパシタ１６０は、ストレージライン１５２とＴＦＴ１３０との間に並列接続された第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン１５２が、活性層１１４から延びたストレージ下部電極１５０及びゲート絶縁膜１１２を挟んで重なって形成される。第２ストレージキャパシタＣｓｔ２は、ドレイン電極１１０が、層間絶縁膜１１８を挟んでストレージライン１５２と交差して形成される。このような第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２の並列連結により容量が増加したストレージキャパシタ１６０は、画素電極１２０に充電されたビデオ信号を安定的に維持させる。
【００２４】
ゲートライン１０２は、ゲートパッド１７０を通じてゲートドライバー（図示せず）と接続される。ゲートライン１０２と接続されたゲートパッド１７０は、ゲート絶縁膜１１６上に、透明導電層１０１及びゲート金属層１０３が積層された構造で形成される。そして、ゲートパッド１７０は、層間絶縁膜１１８及びゲート金属層１０３を貫通する第１コンタクトホール１７２を通じて、透明導電層１０１が露出される。この際、ゲートパッド１７０は、残存するゲート金属層１０３なしに透明導電層１０１のみで形成されることもある。
【００２５】
データライン１０４は、データパッド１８０を通じてデータドライバー（図示せず）と接続される。データライン１０２と接続されるデータパッド１８０は、ゲートパッド１７０と同一な構造で形成される。すなわち、データパッド１８０は、ゲート絶縁膜１１６上に、透明導電層１０１及びゲート金属層１０３が積層された構造で形成される。そして、データパッド１８０は、層間絶縁膜１１８及びゲート金属層１０３を貫通する第２コンタクトホール１７２を通じて、透明導電層１０１が露出される。この際、データパッド１８０は、残存するゲート金属層１０３なしに透明導電層１０１のみで形成されることもある。
【００２６】
そして、データライン１０４は、データパッド１８０から延びたデータリンク１８４及び第３コンタクトホール１８６を通じて接続される。データリンク１８４は、データパッド１８０から、透明導電層１０１及びゲート金属層１０３が積層された構造でデータライン１０４と重なるように延びる。データライン１０４は、層間絶縁膜１１８及びデータリンク１８４のゲート金属層１０３を貫通する第３コンタクトホール１８６を通じて、データリンク１８４と接続される。
【００２７】
このようなデータライン１０４は、保護膜の不在により露出されてイルミネーション問題が発生すると共に、データライン１０４を横切るシーラントに含まれたガラスファイバによる断線問題が発生することがある。このような問題の発生を防止するために、図５に示すように、データライン１０４は、シーラント２００により密封される領域内にシーラント２００と離隔されて位置する。これにより、データライン１０４と接続されるデータリンク１８４は、シーラント２００により密封される領域内に延びねばならず、このようなデータリンク１８４とデータライン１０４とを接続させる第３コンタクトホール１８６も、シーラント２００により密封される領域内に位置する。
【００２８】
具体的に、本発明の実施の形態によるポリシリコンＴＦＴ基板及びカラーフィルタ基板２１０は、図５に示すようにシーラント２００により合着され、シーラント２００により密封された二つの基板間のセルギャップに液晶が充填される。この際、液晶は、二つの基板を合着した後に液晶を注入する真空注入方式以外にも、少なくとも一つの基板に液晶を滴下した後に合着することによって液晶層を形成する液晶滴下方式で形成されうる。シーラント２００は、データライン１０４と接触されないように離隔されて塗布されることによって、ガラスファイバによるデータライン１０４の断線問題を防止できる。これにより、ＴＦＴ基板に形成されたデータライン１０４、ソース電極１１０及びドレイン電極１１２は、いずれもシーラント２００により密封される領域に位置し、その上に塗布される配向膜（図示せず）だけでなく、密封領域に充填された液晶により十分に保護可能である。
【００２９】
そして、データライン１０４の抵抗を減少させるために、データリンク１８４は、図６Ａ及び図６Ｂに示すように、データライン１０４に沿って長く延び、複数の第３コンタクトホール１８６を通じて並列接続される。その結果、データライン１０４の抵抗が減少することによって、画質を向上できる。
【００３０】
このように、本発明によるポリシリコン型のＴＦＴ基板は、画素電極１２２が二重層構造のゲートライン１０２、ゲート電極１０６、ストレージライン１５２などと共にゲート絶縁膜１１６上に形成されることによって、工程を単純化できる。
【００３１】
図７Ａないし図７Ｄは、図４に示したポリシリコンＴＦＴ基板の製造方法を段階的に説明する断面図である。
【００３２】
図７Ａに示すように、下部基板１００上にバッファ膜１１２が形成され、その上に第１マスク工程で一体化した活性層１１４及びストレージ下部電極１５０が形成される。
【００３３】
バッファ膜１１２は、下部基板１００上にＳｉＯ２のような無機絶縁物質が全面蒸着されて形成される。
【００３４】
次いで、バッファ膜１１２上に、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）、ＰＥＣＶＤ（Plasma Enhanced ＣＶＤ）などの方法で非結晶のシリコン薄膜を形成した後、結晶化してポリシリコン薄膜を形成する。この際、非結晶のシリコン薄膜を結晶化する前に、非結晶のシリコン薄膜内に存在する水素原子を除去するための脱水素化工程を進めることもある。非結晶のシリコン薄膜を結晶化する方法としては、エキシマーレーザーアニーリング方法のうち一つとして、ラインビームを水平方向にスキャンしてグレーンを水平方向に成長させることによって、グレーンのサイズを増大させた逐次的横方向結晶化（Sequential Lateral Solidification：ＳＬＳ）方法が主に利用される。
【００３５】
そして、ポリシリコン薄膜を、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングして一体化した活性層１１４及びストレージ下部電極１５０を形成する。
【００３６】
図７Ｂに示すように、活性層１１４及びストレージ下部電極１５０が形成されたバッファ膜１１２上に、ゲート絶縁膜１１６が形成され、その上に第２マスク工程で二重層構造を有するゲートライン１０２、ゲート電極１０６、ストレージライン１５２、画素電極１２２、ゲートパッド１７０、データパッド１８０及びデータリンク１８４を備える二重層導電パターンが形成される。
【００３７】
ゲート絶縁膜１１６は、活性層１１４及びストレージ下部電極１５０が形成されたバッファ膜１１２上に、ＳｉＯｘ、ＳｉＮｘのような無機絶縁物質が全面蒸着されて形成される。
【００３８】
次いで、ゲート絶縁膜１１６上に、透明導電層１０１及びゲート金属層１０３がスパッタリング方法などで積層される。透明導電層１０１としては、ＩＴＯ（Indium Tin Oxide）、ＴＯ（Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＴＺＯなどが、ゲート金属層１０３としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金のような金属物質が単一層または少なくとも二重層構造で利用される。次いで、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程で、ゲート金属層１０３及び透明導電層１０１をパターニングすることによって、二重層構造を有するゲートライン１０２、ゲート電極１０６、ストレージライン１５２、画素電極１２２、ゲートパッド１７０、データパッド１８０及びデータリンク１８４を備える二重層導電パターンが形成される。
【００３９】
そして、ゲート電極１０６をマスクとして利用して、活性層１１４にｎ＋不純物を注入して、活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄが形成される。このような活性層１１４のソース及びドレイン領域１１４Ｓ、１１４Ｄは、ゲート電極１０６と重なるチャンネル領域１１４Ｃを挟んで対向する。
【００４０】
図７Ｃに示すように、第３マスク工程で二重層導電パターンが形成されたゲート絶縁膜１１６上に、層間絶縁膜１１８が形成され、それを貫通するソース及びドレインコンタクトホール１２４Ｓ、１２４Ｄ、透過ホール１２０、第１ないし第３コンタクトホール１７２、１８２、１８６が形成される。
【００４１】
層間絶縁膜１１８は、二重層導電パターンが形成されたゲート絶縁膜１１６上に、ＳｉＯ２、ＳｉＮｘのような無機絶縁物質が全面蒸着されて形成される。
【００４２】
次いで、第３マスクを利用したフォトリソグラフィ工程及びエッチング工程で、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通するソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄ、層間絶縁膜１１８を貫通する透過ホール１２０、及び第１ないし第３コンタクトホール１７２、１８２、１８６が形成される。ソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄは、活性層１１４のソース領域１１４Ｓとドレイン領域１１４Ｄそれぞれを露出させる。透過ホール１２０は、画素電極１２２の上部層であるゲート金属層１０３を、第１コンタクトホール１７２は、ゲートパッド１７０の上部層であるゲート金属層１０３を、第２コンタクトホール１８２は、データパッド１８０の上部層であるゲート金属層１０３を、第３コンタクトホール１８６は、データリンク１８４の上部層であるゲート金属層１０３を露出させる。
【００４３】
次いで、透過ホール１２０及び第１ないし第３コンタクトホール１７２、１８２、１８６を通じて露出された画素電極１２２、ゲートパッド１７０、データパッド１８０、データリンク１８６のゲート金属層１０３をエッチングして、透明導電層１０１を露出させる。この際、透明導電層１０１の周辺部には、層間絶縁膜１１８と重なったゲート金属層１０３が残存することもある。
【００４４】
図７Ｄに示すように、第４マスク工程で層間絶縁膜１１８上に、ソース電極を含んだデータライン１０４及びドレイン電極１１０が形成される。
【００４５】
データライン１０４及びドレイン電極１１０は、層間絶縁膜１１８上にソース／ドレイン金属層を形成した後、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程で、ソース／ドレイン金属層をパターニングすることによって形成される。データライン１０４及びドレイン電極１１０は、ソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄを通じて、活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄそれぞれと接続される。また、データライン１０４は、第３コンタクトホール１８６を通じてデータリンク１８４と接続される。
【００４６】
前述したように、本発明によるポリシリコンＬＣＤのＴＦＴ基板の製造方法は、４マスク工程に工程を単純化できる。その結果、前記ＴＦＴ基板のデータライン１０４及びドレイン電極１１０は、保護膜が露出される。しかし、前記データライン１０４及びドレイン電極１１０は、シーラントにより密封される領域に位置するので、その上に塗布される配向膜だけでなく、密封領域に充填される液晶により十分に保護可能である。さらに、前記シーラントがこのような方式で位置することによって、前記シーラントに含まれたガラスファイバにより引き起こされる断線問題を防止できる。
【００４７】
また、データパッドと接続されたデータリンクが、コンタクトホールを通じてデータラインと接続され、シーラントにより密封される領域の内側に位置して、保護膜の不在によるイルミネーション問題以外にも、データリンクとシーラントに含まれたガラスファイバとの間の接触による断線問題などを防止するか、または最小化できる。
【００４８】
以上、説明した内容を通じて、当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であるということが分かる。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により決まらねばならない。
【図面の簡単な説明】
【００４９】
【図１】従来のポリシリコン型の液晶パネルのうち、ＴＦＴ基板の一部分を示す平面図である。
【図２】図１に示したＴＦＴ基板をI−I´線に沿って切断した断面図である。
【図３】本発明の実施の形態によるポリＴＦＴ基板を部分的に示す平面図である。
【図４】図３に示したポリシリコンＴＦＴ基板をIII−III´、IV−IV´、Ｖ−Ｖ´線に沿って切断した断面図である。
【図５】図４に示したポリシリコンＴＦＴ基板が適用された液晶パネルのデータパッド領域を示す断面図である。
【図６Ａ】本発明の他の実施の形態によるデータライン及びデータリンクのコンタクト部分を示す平面図である。
【図６Ｂ】本発明の他の実施の形態によるデータライン及びデータリンクのコンタクト部分を示す断面図である。
【図７Ａ】本発明の実施の形態によるポリシリコンＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図７Ｂ】本発明の実施の形態によるポリシリコンＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図７Ｃ】本発明の実施の形態によるポリシリコンＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図７Ｄ】本発明の実施の形態によるポリシリコンＴＦＴ基板の製造方法を段階的に説明する断面図である。
【符号の説明】
【００５０】
１，１００：基板
２，１０２：ゲートライン
４，１０４：データライン
６，１０６：ゲート電極
１０，１１０：ドレイン電極
１２，１１２：バッファ膜
１４，１１４：活性層
１４Ｓ，１１４Ｓ：ソース領域
１４Ｄ，１１４Ｄ：ドレイン領域
１４Ｃ，１１４Ｃ：チャンネル領域
１６，１１６：ゲート絶縁膜
１８：保護膜
２０：画素コンタクトホール
２２，１２２：画素電極
２４Ｓ，１２４Ｓ：ソースコンタクトホール
２４Ｄ，１２４Ｄ：ドレインコンタクトホール
２６，１１８：層間絶縁膜
３０，１３０：ＴＦＴ
１０１：透明導電層
１０３：ゲート金属層
１５０：ストレージ下部電極
１６０：ストレージキャパシタ
１７０：ゲートパッド
１７２，１８２，１８６：コンタクトホール
１８０：データパッド
１８４：データリンク
【図１】
2006189776.tif 000003
【図２】
2006189776.tif 000004
【図３】
2006189776.tif 000005
【図４】
2006189776.tif 000006
【図５】
2006189776.tif 000007
【図６Ａ】
2006189776.tif 000008
【図６Ｂ】
2006189776.tif 000009
【図７Ａ】
2006189776.tif 000010
【図７Ｂ】
2006189776.tif 000011
【図７Ｃ】
2006189776.tif 000012
【図７Ｄ】
2006189776.tif 000013