(57)【要約】【課題】容量素子をトランジスタで形成し、さらにこのトランジスタをダミートランジスタとしても機能するように配設することにより、面積の増加を抑えた集積回路を提供する。【解決手段】差動増幅回路を形成する第２及び第４のトランジスタと、ドレインが第２及び第３のトランジスタの仮想接地点に接続されると共に、ソースが接地される電流源を形成する第４のトランジスタと、第２および第３のトランジスタの仮想接地点に接続されたゲートと、接地点にソースとドレインを接続した第１のトランジスタを備える。【選択図】図１
2006286990.tif 000002
【特許請求の範囲】
【請求項１】
ソースとドレインとを接続して接地するとともにゲートを仮想接地点に接続することにより仮想接地の電位を安定させるための容量素子として動作する第１のトランジスタを含む増幅回路を備えた集積回路。
【請求項２】
前記集積回路は差動増幅回路を含み、該差動増幅回路は差動信号を入力する第２及び第３のトランジスタと、
一端が該第２及び第３のトランジスタの仮想接地点に接続されると共に他端が接地されることにより電流源として動作する第４のトランジスタとからなり、
前記第１のトランジスタのゲートは前記第２および第３のトランジスタの前記仮想接地点に接続されることを特徴とする請求項１記載の集積回路。
【請求項３】
第４のトランジスタのソース、ドレイン、ゲート領域を中央部に配置し、該第４のトランジスタの両外側に前記第１のトランジスタを配設したことを特徴とする請求項２記載の集積回路。
【請求項４】
前記第１のトランジスタの拡散領域は前記第４のトランジスタの拡散領域と共用することを特徴とする請求項３記載の集積回路。
【請求項５】
ソースとドレインとを接続して接地するとともにゲートを回路素子に接続することにより容量素子として動作するトランジスタを有し、
前記トランジスタは前記回路素子の両外側に配設されることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は容量素子を有する集積回路に関する。
【背景技術】
【０００２】
従来、様々な用途において差動増幅器が利用されている。
図３は、公知の差動増幅器の一例の構成を示す図である。
図３において、１組のトランジスタＴｒ１、Ｔｒ２は、それぞれ入力トランジスタとして動作する。すなわちトランジスタＴｒ１、Ｔｒ２のゲートには、差動信号が入力される。また、トランジスタＴｒ１、Ｔｒ２のドレインには、それぞれ負荷としての抵抗ＲA、ＲBを介して電源電圧Ｖｃｃが印加される。トランジスタＴｒ１、Ｔｒ２のソースは接続され、トランジスタＴｒ３を介して接地される。つまり、トランジスタＴｒ１、Ｔｒ２のソースの接続点は仮想接地点として働く。
【０００３】
トランジスタＴｒ３はゲートに電圧が入力され、ドレインが仮想接地点に接続され、ソースが接地される。つまりトランジスタＴｒ３は、電流源として動作する。
ここで、差動増幅器では、仮想接地点の電位が変動するとコモンモード信号除去能力（ＣＭＲＲ）が悪化するなどの現象が発生するため、容量やインダクタなどを付加して仮想接地点の電位を安定させることで差動増回路の歪み特性などを改善することが行われている。図３においては、トランジスタＴｒ１、Ｔｒ２の仮想接地点と接地間にメタル容量Ｍが接続されている。
【０００４】
他方、集積回路の製造プロセスの影響で、回路素子にばらつきが生じることを低減するために、集積回路を構成する回路素子の両外側に、ダミートランジスタを設けることが行われている。すなわち回路素子は、できるだけ中央部に形成することが望ましい。
【０００５】
図３においては、ダミートランジスタＴｒＤ１、ＴｒＤ２はトランジスタＴｒ３のソース接地間に接続され、接地されている。ダミートランジスタＴｒＤ１，ＴｒＤ２はゲート、ドレイン、ソースが全て共通接続されているので、回路的には無意味なものである。
【０００６】
図４は、図３に示した回路図の内、トランジスタＴｒ３及びダミートランジスタＴｒＤ１、ＴｒＤ２及びメタル容量Mを抜き出した集積回路を上面から見た図である。斜線部はトランジスタＴｒ３を示し、破線部はダミートランジスタＴｒＤ１、ＴｒＤ２を示す。
【０００７】
トランジスタＴｒ３は、ドレイン領域３の外側に第1のゲート電極２、第２のゲート電極４が形成され、第１のゲート電極２の外側に第１のソース領域１、第２のゲート電極４の外側に第２のソース領域５がそれぞれ形成されることにより構成される。そして、第１のゲート電極２と第２のゲート電極４は、配線により接続されており、第１のソース領域１、第２のソース領域５は配線により接続され、接地されている。なお、ゲート電極の下面には酸化膜が設けられており、第１のソース領域１、第２のソース領域５、ドレイン領域３は、拡散領域である。図４においてトランジスタＴｒ３が形成された両外側（ソース領域１の外側と、ソース領域５の外側）にはダミートランジスタＴｒＤ１、ＴｒＤ２が配設されている。
【０００８】
ダミートランジスタＴｒＤ１は第１のソース領域１の外側にゲート電極６が形成され、ゲート電極６の外側にドレイン領域７が形成されることにより構成される。ダミートランジスタＴｒＤ１のソース領域は、トランジスタＴｒ３の第１のソース領域１であり、トランジスタＴｒ３と共用している。
【０００９】
ダミートランジスタＴｒＤ２は第２のソース領域５の外側にゲート電極９が形成され、ゲート電極９の外側にドレイン領域８が形成されることにより構成される。ダミートランジスタＴｒＤ２のソース領域は第２のソース領域５であり、トランジスタＴｒ３と共用している。
【００１０】
さらにトランジスタＴｒ３及びダミートランジスタＴｒＤ２の外側にはメタル容量Ｍが配設される。メタル容量Ｍは、多層基板の最上位の配線用メタルの下に形成される容量用メタルと多層基板の上から２層目の配線用メタルとで形成される。トランジスタＴｒ３のドレインは、メタル容量Ｍの前記最上位の配線用メタルに接続され、メタル容量Ｍの前記２層目の配線用メタルは、トランジスタＴｒ３のソースに接続されて接地される。メタル容量Ｍの面積は、例えば、２５μｍ×２５μｍ〜３０μｍ×３０μｍ程度である。
【００１１】
なお、特許文献１には容量素子をトランジスタを用いて形成することが開示されている。
【特許文献１】特開平５−３１５９１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記の従来例は、集積回路における仮想接地点の電位を安定させるための容量素子をメタル容量Ｍで形成するので面積的に大きいだけでなく、トランジスタ形成のプロセスとは異なるプロセスで作らなければならない。さらにメタル容量ＭとダミートランジスタＴｒＤ１、ＴｒＤ２とを別々に形成しているので、集積回路の面積が大きくなるという欠点があった。
【００１３】
特許文献１は、アナログ増幅器の仮想接地点の電位を安定させるため、トランジスタで作った容量素子を用いることについては開示がない。
本発明は容量素子をトランジスタで形成し、さらにこのトランジスタをダミートランジスタとしても機能するように配設することにより、面積の増加を抑えた集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記問題点を解消するために、本発明は以下の構成を採用する。
本発明の集積回路は、ソースとドレインとを接続して接地するとともにゲートを仮想設置点に接続することにより仮想接地点の電位を安定させるための容量素子として動作する第１のトランジスタを含む増幅回路を備える。
【００１５】
これにより、仮想接地点の電位を安定させるための容量素子をトランジスタで構成したので、集積回路の面積を小さくでき、かつ、容量素子を他のトランジスタと同一プロセスで作ることができる。
【００１６】
また、集積回路は差動増幅回路を含み、差動増幅回路は差動信号を入力する第２及び第３のトランジスタと、一端が第２及び第３のトランジスタの仮想接地点に接続されると共に他端が接地されることにより電流源として動作する第４のトランジスタとからなり、第１のトランジスタのゲートは第２および第３のトランジスタの仮想接地点に接続されることを特徴とする。
【００１７】
これにより、差動増幅器の仮想接地点の電位を安定させるための容量素子をトランジスタで構成したので、集積回路の面積を小さくでき、かつ、容量素子を他のトランジスタと同一プロセスで作ることができる。
【００１８】
さらに、第４のトランジスタのソース、ドレイン、ゲート領域を中央部に配置し、第４のトランジスタの両外側に前記第１のトランジスタを配置したことを特徴とする。
これにより、容量素子として動作する第１のトランジスタとダミートランジスタを別々に形成した場合に比べ、トランジスタ１つ分少ない面積で集積回路を形成することができる。
【００１９】
さらに、前記第１のトランジスタの拡散領域は第４のトランジスタの拡散領域と共用する。
これにより、集積回路の面積をさらに抑えることができる。
【００２０】
さらに、ソースとドレインとを接続して接地するとともにゲートを回路素子に接続することにより容量素子として動作するトランジスタを有し、トランジスタは回路素子の両外側に配設されることを特徴とする。
【００２１】
これにより、容量素子として動作するトランジスタとダミートランジスタを別々に形成した場合に比べ、トランジスタ１つ分少ない面積で集積回路を形成することができる。
【発明の効果】
【００２２】
本発明によって、容量素子をトランジスタで形成し、さらにこのトランジスタをダミートランジスタとしても機能するように配設することにより、面積の増加を抑えた集積回路を提供することができる。
【発明を実施するための最良の形態】
【００２３】
図１は本発明の１実施例の差動増幅器を示す図である。
図１において、１組のトランジスタ１１（第２のトランジスタ）およびトランジスタ１２（第３のトランジスタ）は、それぞれ入力トランジスタとして動作する。すなわち、トランジスタ１１、１２のゲートには、差動信号が入力される。また、トランジスタ１１、１２のドレインには、それぞれ負荷としての抵抗１４、１５を介して電源電圧Ｖｃｃが印加される。トランジスタ１１、１２のソースは共通に接続され、トランジスタ１３を介して接地される。つまり、トランジスタ１１、１２のソースの共通接続点は仮想接地点として働く。
【００２４】
トランジスタ１３（第４のトランジスタ）は、ゲートに電圧が入力され、ドレインが仮想接地点に接続され、ソースが接地される。したがって、トランジスタ１３は、電流源として動作する。
【００２５】
トランジスタ３０、３１（第１のトランジスタ）は、ゲートが仮想接地点に接続され、ソースとドレインは、トランジスタ１３のソース接地間に接続され、接地される。したがって、トランジスタ３０、３１は、容量素子として動作し、トランジスタ１１、１２の各ソースの共通接続点（以下、仮想接地点）の電位を安定させる容量素子として動作する。
【００２６】
図２は図１においてトランジスタ１３及びトランジスタ１４を抜き出した集積回路を上面から見た図である。
トランジスタ１３は、斜線部で示されており、ドレイン領域２３の外側に第１のゲート電極２２、第２のゲート電極２４が形成され、第１のゲート電極２２の外側に第１のソース領域２１、第２のゲート電極２４の外側に、第２のソース領域２５がそれぞれ形成されることにより構成される。そして、第１のゲート電極２２と第２のゲート電極２４は、配線により接続されており、第１のソース領域２１、第２のソース領域２５は配線により接続され、接地されている。なお、第１のゲート電極２２、第２のゲート電極２４の下面には酸化膜が設けられており、第１のソース領域２１、第２のソース領域２５、ドレイン領域２３は、拡散領域である。
【００２７】
図２においてトランジスタ１３の両外側には、このトランジスタ１３の製造プロセスの影響による特性のばらつきを防止するために仮想接地点の電位を安定させるためのトランジスタ３０、３１が設けられている。
【００２８】
トランジスタ３０は、第１のソース領域２１の外側にゲート電極２７が形成され、ゲート電極２７の外側にドレイン領域２６が形成される。トランジスタ３０のソース領域は、第１のソース領域２１であり、トランジスタ１３と共用している。
【００２９】
トランジスタ３１は第１のソース領域２１の外側にゲート電極２８が形成され、ゲート電極２８の外側にドレイン領域２９が形成される。トランジスタ３１のソース領域は、第２のソース領域２５であり、トランジスタ１３と共用している。そして、トランジスタ３０、３１のゲート電極２７、２８は、配線によってトランジスタ１３のドレイン領域２３に接続されており、トランジスタ３０、３１のドレイン領域２６，２９および第１のソース領域２１、第２のソース領域２５は、接続され、接地される。このように仮想接地点を安定させるためのトランジスタ３０、３１をトランジスタ１３の両外側に配設することにより、仮想接地点を安定させるためのトランジスタ３０、３１に、ダミートランジスタの機能を持たせることができる。よって、容量素子として動作するトランジスタとダミートランジスタを別々に形成した場合に比べ、トランジスタ１つ分少ない面積で集積回路を形成することができる。
【００３０】
また、上述した実施例の差動増幅回路によれば、仮想接地点の電位を安定させるためのトランジスタ３０、３１のソース領域と、電流源として動作するトランジスタ１３のソース領域とを共用することができるため、トランジスタ３０、３１のソース領域とトランジスタ１３のソース領域が別々に形成された場合に比べ、ソース領域２つ分少ない面積で集積回路を形成することができる。
【００３１】
また、仮想接地点の電位を安定させるための容量素子をトランジスタで構成したので、集積回路の面積を小さくでき、かつ、容量素子を他のトランジスタと同一プロセスで作ることができる。
【００３２】
なお、本実施の形態では、仮想接地点の電位を安定させるための容量素子をトランジスタで構成し、該トランジスタをダミートランジスタとしても機能するよう配設する構成であるが、仮想接地点の電位を安定させるためのトランジスタに限られない。例えば、高周波成分を除去するための容量素子をトランジスタで構成し、該トランジスタをダミートランジスタとしても機能するよう配設する構成にしてもよい。
【００３３】
また、本実施の形態では、ｎチャネルトランジスタを用いているが、ｎチャネルＭＯＳトランジスタの代わりにｐチャネルＭＯＳトランジスタを用いてもよい。この場合、図１の電源電圧Ｖｃｃを接地とし、図１の接地を電源電圧Ｖｃｃとする。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る実施例を示す図である。
【図２】本発明に係る実施例における容量素子の形成レイアウトを表す図である。
【図３】従来の回路図である。
【図４】従来の回路のレイアウトを表す図である。
【符号の説明】
【００３５】
１，５，２１，２５  トランジスタのソース領域
２，４，７，８，２２，２４，２７，２８  トランジスタのゲート電極
３，６，９，２３，２６，２９  トランジスタのドレイン領域
１１，１２，１３  トランジスタ
１４、１５  負荷としての抵抗
３０、３１  ダミートランジスタ
【図１】
2006286990.tif 000003
【図２】
2006286990.tif 000004
【図３】
2006286990.tif 000005
【図４】
2006286990.tif 000006