(57)【要約】【課題】同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができるとともに、利得を小さくする場合にも、出力信号の歪みが増大することがないようにする。【解決手段】電圧電流変換回路５０は、２個のＭＯＳ差動対を有し、入力電圧Ｖｉｎを出力電流ｉｏ１に変換する。電圧電流変換回路６０は、２個のＭＯＳ差動対を有し、入力電圧Ｖｉｎを出力電流ｉｏ２に変換する。負荷抵抗４５によって、電流ｉｏ１と、これに対して逆相の電流ｉｏ２とを加算し、かつ、加算後の電流（ｉｏ１＋ｉｏ２）を出力電圧Ｖｏｕｔに変換する。増幅回路の利得Ｇは、電圧ＶＣ１，ＶＣ２を調整することによって制御することができ、電圧ＶＣ１を固定し、電圧ＶＣ２を大きくすれば、利得Ｇを小さくすることができる。【選択図】図５
2006166306.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ素子によって入力電圧を第１の出力電流に変換する第１の電圧電流変換器と、
アクティブ素子によって前記入力電圧を第２の出力電流に変換する第２の電圧電流変換器と、
前記第１の出力電流と前記第２の出力電流とを加算した電流を出力電圧に変換する電流電圧変換器と、
を備える増幅回路。
【請求項２】
請求項１の増幅回路において、
前記第１および第２の電圧電流変換器は、それぞれ、
第１、第２、第３、第４および第５のＭＯＳトランジスタを有し、
前記第１のＭＯＳトランジスタのソースが前記第３のＭＯＳトランジスタのドレインに接続され、
前記第２のＭＯＳトランジスタのソースが前記第４のＭＯＳトランジスタのドレインに接続され、
前記第３のＭＯＳトランジスタのドレインが前記第４のＭＯＳトランジスタのゲートに接続され、
前記第４のＭＯＳトランジスタのドレインが前記第３のＭＯＳトランジスタのゲートに接続され、
前記第３および第４のＭＯＳトランジスタのソース間に第１および第２の抵抗が直列に接続され、
前記第１および第２の抵抗の接続点と基準電位点との間に前記第５のＭＯＳトランジスタのドレイン・ソースが接続され、
前記第１および第２のＭＯＳトランジスタのゲートに前記入力電圧として互いに逆極性の信号電圧が供給され、
前記第５のＭＯＳトランジスタのゲートにバイアス電圧が供給されるものであり、
前記第１の電圧電流変換器の前記第１のＭＯＳトランジスタのドレインと、前記第２の電圧電流変換器の前記第２のＭＯＳトランジスタのドレインとが接続され、その接続点に負荷が接続されて、その接続点から前記出力電圧が取り出されることを特徴とする増幅回路。
【請求項３】
請求項２の増幅回路において、
前記第１および第２の電圧電流変換器の、前記第１、第２、第３、第４および第５のＭＯＳトランジスタが、ＮＭＯＳトランジスタであることを特徴とする増幅回路。
【請求項４】
請求項２の増幅回路において、
前記第１および第２の電圧電流変換器の、前記第１、第２、第３、第４および第５のＭＯＳトランジスタが、ＰＭＯＳトランジスタであることを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどを用いた増幅回路に関する。
【背景技術】
【０００２】
受信機における高周波信号の増幅用や、各種機器におけるアナログ信号の処理用の増幅回路としては、低消費電力化の観点や、デジタル・アナログ混載のワンチップ化が容易であることなどから、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）プロセスによるＭＯＳトランジスタを用いた増幅回路、例えば、ＭＯＳ差動対（ＭＯＳトランジスタの差動対）を用いた増幅回路が好適である。
【０００３】
従来、このＭＯＳ差動対を用いた増幅回路は、基本的に、図８に示すように、ＭＯＳトランジスタ１０１および１０２のソースが接続され、その接続点とグランドとの間に、電流Ｉｏの電流源１０３が接続され、ＭＯＳトランジスタ１０１および１０２のドレインが、それぞれ抵抗値がＲｏの負荷抵抗１０５および１０６を介して、電源電圧Ｖｄｄが得られる電源１０７に接続され、ＭＯＳトランジスタ１０１，１０２のゲートに、互いに逆極性の入力電圧＋Ｖｉｎ，−Ｖｉｎが供給され、ＭＯＳトランジスタ１０１，１０２のドレインから、互いに逆極性の出力電圧＋Ｖｏｕｔ，−Ｖｏｕｔが取り出される。
【０００４】
しかし、この図８に示す従来の増幅回路では、ＭＯＳ差動対の回路のコンダクタンス（電圧電流変換係数）ｇｍが小さいため、１段当りの利得を大きくすることができず、利得を大きくするには、図８に示す増幅回路を多段に渡って接続する必要がある。
【０００５】
そのため、低消費電力というＣＭＯＳの利点を発揮することができず、消費電力が大きくなるだけでなく、ノイズや歪みが増大する問題がある。
【０００６】
そこで、特許文献１（特開２００１−３６３５６号公報）には、図９に示すような、２個のＭＯＳ差動対を用いることによって高利得を実現した増幅回路が示されている。
【０００７】
具体的に、この図９の増幅回路では、ＭＯＳトランジスタ２０１および２０２のソースに、それぞれＭＯＳトランジスタ２０３および２０４のドレインが接続され、ＭＯＳトランジスタ２０３および２０４は、それぞれ自身のドレインが相手方のゲートに接続される。すなわち、ＭＯＳトランジスタ２０３のドレインがＭＯＳトランジスタ２０４のゲートに接続され、ＭＯＳトランジスタ２０４のドレインがＭＯＳトランジスタ２０３のゲートに接続される。
【０００８】
ＭＯＳトランジスタ２０３および２０４のソースは、それぞれ電流源２０５および２０６を介して接地され、ＭＯＳトランジスタ２０３および２０４のソース間に、抵抗２０７が接続される。
【０００９】
ＭＯＳトランジスタ２０１および２０２のドレインは、それぞれ負荷抵抗２１３および２１４を介して電源２１５に接続される。
【００１０】
そして、ＭＯＳトランジスタ２０１，２０２のゲートに、それぞれバイアス電圧Ｖｅに重畳されて、互いに逆極性の入力電圧＋Ｖｉｎ，−Ｖｉｎが供給され、ＭＯＳトランジスタ２０１，２０２のドレインから出力端２１１，２１２に、互いに逆極性の出力電圧＋Ｖｏｕｔ，−Ｖｏｕｔが取り出される。
【００１１】
この図９に示す増幅回路では、電流源２０５および２０６の電流をＩｏ、抵抗２０７の抵抗値を２Ｒ１、抵抗２０７に流れる電流をｉ、負荷抵抗２１３および２１４の抵抗値をＲｏとすると、入力電圧＋Ｖｉｎ，−Ｖｉｎの差の電圧２Ｖｉｎが、抵抗２０７の両端の電圧ｉ×２Ｒ１となるので、電圧Ｖｉｎは、図１０の式（５１）で表され、電流ｉは、図１０の式（５２）で表される。
【００１２】
さらに、負荷抵抗２１３に流れる電流Ｉ１は、図１０の式（５３）で表され、負荷抵抗２１４に流れる電流Ｉ２は、図１０の式（５４）で表されるので、電流Ｉ１は、図１０の式（５５）で表され、電流Ｉ２は、図１０の式（５６）で表される。
【００１３】
上に挙げた先行技術文献は、以下の通りである。
【特許文献１】特開２００１−３６３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図９に示した従来の増幅回路は、ＭＯＳトランジスタのバイアス電流（動作電流）を変えることによって利得を制御することができるが、利得を小さくするには、バイアス電流を小さくする必要がある。
【００１５】
そのため、入力信号が大きい状況下で、利得を小さくすると、出力信号の歪みが増大し、高周波増幅回路として使用した場合に混変調特性が劣化するなどの特性劣化を生じるおそれがある。
【００１６】
そこで、この発明は、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができるとともに、利得を小さくする場合にも、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができるようにしたものである。
【課題を解決するための手段】
【００１７】
この発明の増幅回路は、
アクティブ素子によって入力電圧を第１の出力電流に変換する第１の電圧電流変換器と、
アクティブ素子によって前記入力電圧を第２の出力電流に変換する第２の電圧電流変換器と、
前記第１の出力電流と前記第２の出力電流とを加算した電流を出力電圧に変換する電流電圧変換器と、
を備えるものである。
【００１８】
上記の構成の、この発明の増幅回路では、第１の電圧電流変換器のコンダクタンス（電圧電流変換係数）をｇｍａ、第２の電圧電流変換器のコンダクタンス（電圧電流変換係数）をｇｍｂ、出力側の電流電圧変換器における、電流を電圧に変換するためのインピーダンスをＺ０とすると、増幅回路の利得Ｇは、Ｇ＝Ｚ０（ｇｍａ＋ｇｍｂ）で表されるように、コンダクタンスｇｍａ，ｇｍｂの和に比例したものとなる。
【００１９】
したがって、コンダクタンスｇｍａ，ｇｍｂを制御することによって、増幅回路の利得Ｇを変化させることができる。
【００２０】
しかも、第１および第２の電圧電流変換器を、それぞれＭＯＳトランジスタなどのアクティブ素子による負性インピーダンスによって入力電圧を出力電流に変換するものとすることによって、コンダクタンスｇｍａ，ｇｍｂを著しく大きくすることができ、増幅回路の利得Ｇを著しく大きくすることができるので、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができる。
【００２１】
さらに、利得Ｇを小さくする場合にも、ＭＯＳトランジスタなどのアクティブ素子のバイアス電流を小さくする必要がないので、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる。
【発明の効果】
【００２２】
以上のように、この発明によれば、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができるとともに、利得を小さくする場合にも、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる。
【発明を実施するための最良の形態】
【００２３】
［１．基本的な例：図１および図２］
図１は、この発明の増幅回路の基本的な例を示す。
【００２４】
この例の増幅回路では、入力端１と加算回路２との間に、２つの電圧電流変換器１０および２０が並列に接続され、加算回路２と出力端３との間に、電流電圧変換器３０が接続される。
【００２５】
電圧電流変換器１０は、ＭＯＳトランジスタなどのアクティブ素子によって、入力端１に与えられる電圧、すなわち増幅回路の入力電圧Ｖｉｎを、電流Ｉ１に変換するものである。したがって、そのアクティブ素子による電圧電流変換器１０のコンダクタンスをｇｍａとすると、電流Ｉ１は、図２の式（１）で表される。
【００２６】
電圧電流変換器２０は、ＭＯＳトランジスタなどのアクティブ素子によって、同じ入力電圧Ｖｉｎを、電流Ｉ２に変換するものである。したがって、そのアクティブ素子による電圧電流変換器２０のコンダクタンスをｇｍｂとすると、電流Ｉ２は、図２の式（２）で表される。
【００２７】
加算回路２では、上記の電流Ｉ１と電流Ｉ２とが加算される。したがって、加算回路２の出力電流Ｉ３は、図２の式（３）で表される。
【００２８】
電流電圧変換器３０は、抵抗などのインピーダンス素子によって、この加算回路２の出力電流Ｉ３を、増幅回路の出力電圧Ｖｏｕｔに変換するものである。したがって、そのインピーダンス素子のインピーダンスをＺ０とすると、出力電圧Ｖｏｕｔは、図２の式（４）で表される。
【００２９】
したがって、増幅回路の利得Ｇは、図２の式（５）で表されるように、ｇｍａとｇｍｂの和に比例したものとなり、ｇｍａ，ｇｍｂを制御することによって、利得Ｇを変化させることができる。
【００３０】
しかも、電圧電流変換器１０および２０を、それぞれＭＯＳトランジスタなどのアクティブ素子による負性インピーダンスによって入力電圧を出力電流に変換するものとすることによって、ｇｍａ，ｇｍｂを著しく大きくすることができ、利得Ｇを著しく大きくすることができるので、同じ回路を多段に渡って接続しなくても高利得を実現することができ、低消費電力化を図ることができる。
【００３１】
さらに、利得Ｇを小さくする場合にも、ＭＯＳトランジスタなどのアクティブ素子のバイアス電流を小さくする必要がないので、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる。
【００３２】
［２．ＭＯＳ差動対を用いた例：図３〜図７］
（２−１．電圧電流変換器の例：図３および図４）
図１の電圧電流変換器１０および２０としては、それぞれ、図３に電圧電流変換回路５０として示すような、２個のＭＯＳ差動対を用いた電圧電流変換回路を用いることができる。
【００３３】
具体的に、この電圧電流変換回路５０では、ＭＯＳトランジスタ５１および５２のソースに、それぞれＭＯＳトランジスタ５３および５４のドレインが接続される。ＭＯＳトランジスタ５３および５４は、それぞれ自身のドレインが相手方のゲートに接続される。すなわち、ＭＯＳトランジスタ５３のドレインがＭＯＳトランジスタ５４のゲートに接続され、ＭＯＳトランジスタ５４のドレインがＭＯＳトランジスタ５３のゲートに接続される。
【００３４】
さらに、ＭＯＳトランジスタ５３および５４のソース間に、抵抗５５および５６が直列に接続され、抵抗５５および５６の接続点とグランドとの間に、ＭＯＳトランジスタ５７のドレイン・ソースが接続される。
【００３５】
また、電圧電流変換回路５０の外部回路として、ＭＯＳトランジスタ５１および５２のドレインと、電源電圧Ｖｄｄが得られる電源４７との間に、それぞれ抵抗値がＲｏの負荷抵抗４５および４６が接続される。
【００３６】
そして、入力端４１，４２からＭＯＳトランジスタ５１，５２のゲートに、互いに逆極性の入力電圧＋Ｖｉｎ，−Ｖｉｎが供給され、入力端５８からＭＯＳトランジスタ５７のゲートに、制御電圧ＶＣ１が供給され、ＭＯＳトランジスタ５１，５２のドレインから出力端４３，４４に、互いに逆極性の出力電圧＋Ｖｏｕｔ，−Ｖｏｕｔが取り出される。
【００３７】
この電圧電流変換回路５０では、ＭＯＳトランジスタ５１および５２の相互コンダクタンスをｇｍ１，ＭＯＳトランジスタ５３および５４の相互コンダクタンスをｇｍ２、ＭＯＳトランジスタ５７の相互コンダクタンスをｇｍ３、抵抗５５および５６の抵抗値をＲｓ、ＭＯＳトランジスタ５１のソース電位（ＭＯＳトランジスタ５３のドレイン電位、すなわちＭＯＳトランジスタ５４のゲート電位）を＋Ｖｓ、ＭＯＳトランジスタ５２のソース電位（ＭＯＳトランジスタ５４のドレイン電位、すなわちＭＯＳトランジスタ５３のゲート電位）を−Ｖｓ、ＭＯＳトランジスタ５７に流れる電流をＩｄ３とすると、電圧電流変換回路５０の出力電流であるＭＯＳトランジスタ５１に流れる電流ｉ１は、図４の式（１１）で表され、抵抗５５および５６を通じてＭＯＳトランジスタ５３および５４に流れる電流ｉ２は、図４の式（１２）で表される。
【００３８】
さらに、ｉ１＝ｉ２から、図４の式（１３）の関係が成立し、式（１４）の関係が成立するので、Ｖｓ／Ｖｉｎは、図４の式（１５）で表され、式（１１）および式（１５）から、電流ｉは、図４の式（１６）で表される。
【００３９】
したがって、この電圧電流変換回路５０のトータルのコンダクタンスｇｍ０は、図４の式（１７）で表される。
【００４０】
したがって、この電圧電流変換回路５０では、コンダクタンスｇｍ１，ｇｍ２および抵抗値Ｒｓを調整し、ｇｍ１＝ｇｍ２、またはｇｍ１≒ｇｍ２とすることによって、トータルのコンダクタンスｇｍ０を、図８に示したような１個のＭＯＳ差動対による場合のコンダクタンスに比べて著しく大きくすることができ、結果として高利得の増幅回路を実現することができる。
【００４１】
すなわち、この電圧電流変換回路５０は、コンダクタンスｇｍ１に対してコンダクタンスｇｍ２を負性コンダクタンスとして帰還して、コンダクタンスｇｍ１およびｇｍ２を互いに相殺することによって、トータルのコンダクタンスｇｍ０として非常に大きなコンダクタンスを作り出すことができ、結果として高利得かつ低消費電力の増幅回路を実現することができるものである。
【００４２】
抵抗値Ｒｓの抵抗５５および５６は、ＭＯＳトランジスタ５３および５４のソースを直接接続した場合に、ｇｍ１＝ｇｍ２になることにより式（１７）の分母がゼロになることによって電圧電流変換回路５０が発振するのを防止する機能を有し、抵抗５５および５６を接続することによって、半導体製造プロセス上のバラツキにかかわらず、電圧電流変換回路５０として安定な回路を得ることができるものである。
【００４３】
（２−２．増幅回路の例：図５〜図７）
図１の電圧電流変換器１０および２０としては、それぞれ以上のような電圧電流変換回路を用いることができ、したがって、図１の増幅回路は、図５の例に示すように、２個の電圧電流変換回路５０および６０を組み合わせることによって構成することができる。
【００４４】
すなわち、図５の例の増幅回路では、電圧電流変換回路５０が図１の電圧電流変換器１０を構成し、電圧電流変換回路６０が図１の電圧電流変換器２０を構成する。
【００４５】
電圧電流変換回路６０では、電圧電流変換回路５０と同様に、ＭＯＳトランジスタ６１および６２のソースに、それぞれＭＯＳトランジスタ６３および６４のドレインが接続され、ＭＯＳトランジスタ６３のドレインがＭＯＳトランジスタ６４のゲートに接続され、ＭＯＳトランジスタ６４のドレインがＭＯＳトランジスタ６３のゲートに接続され、ＭＯＳトランジスタ６３および６４のソース間に、抵抗６５および６６が直列に接続され、抵抗６５および６６の接続点とグランドとの間に、ＭＯＳトランジスタ６７のドレイン・ソースが接続され、入力端４１，４２からＭＯＳトランジスタ６１，６２のゲートに、互いに逆極性の入力電圧＋Ｖｉｎ，−Ｖｉｎが供給され、入力端６８からＭＯＳトランジスタ６７のゲートに、制御電圧ＶＣ２が供給される。
【００４６】
さらに、電圧電流変換回路５０および６０の外部回路として、電圧電流変換回路５０の正相側のＭＯＳトランジスタ５１のドレインと電圧電流変換回路６０の逆相側のＭＯＳトランジスタ６２のドレインとが接続されて、その接続点と電源４７との間に抵抗値がＲｏの負荷抵抗４５が接続され、その接続点が増幅回路の一方の出力端４３とされるとともに、電圧電流変換回路５０の逆相側のＭＯＳトランジスタ５２のドレインと電圧電流変換回路６０の正相側のＭＯＳトランジスタ６１のドレインとが接続されて、その接続点と電源４７との間に抵抗値がＲｏの負荷抵抗４６が接続され、その接続点が増幅回路の他方の出力端４４とされる。
【００４７】
すなわち、図５の例の増幅回路では、負荷抵抗４５および４６が、それぞれ図１の加算回路２および電流電圧変換器３０を構成するが、負荷抵抗４５では、互いに逆相（逆極性）の電流ｉｏ１およびｉｏ２が加算され、負荷抵抗４６でも、互いに逆相の電流が加算される。
【００４８】
この例の増幅回路では、ＭＯＳトランジスタ５１，５２，６１および６２の相互コンダクタンスをｇｍ１，ＭＯＳトランジスタ５３，５４，６３および６４の相互コンダクタンスをｇｍ２、ＭＯＳトランジスタ５７の相互コンダクタンスをｇｍ３、ＭＯＳトランジスタ６７の相互コンダクタンスをｇｍ４、ＭＯＳトランジスタ５１，５２，６１および６２のドレイン電流係数をＭ１、ＭＯＳトランジスタ５３，５４，６３および６４のドレイン電流係数をＭ２、ＭＯＳトランジスタ５７のドレイン電流係数をＭ３、ＭＯＳトランジスタ６７のドレイン電流係数をＭ４、抵抗５５，５６，６５および６６の抵抗値をＲｓ、ＭＯＳトランジスタ５７および６７の閾値電圧をＶｔｈとすると、電圧電流変換回路５０のＭＯＳトランジスタ５７に流れる電流Ｉｄ３は、図６の式（２１）で表されるので、ＭＯＳトランジスタ５７のゲートに与えられる制御電圧ＶＣ１は、図６の式（２２）で表される。
【００４９】
また、電圧電流変換回路５０のトータルのコンダクタンスは、図４の式（１７）に、
ｇｍ１＝√（２Ｍ１・Ｉｄ３）  …（３１）
ｇｍ２＝√（２Ｍ２・Ｉｄ３）  …（３２）
を代入することによって、図６の式（２３）で表される。
【００５０】
したがって、ＭＯＳトランジスタ５１に流れる電流ｉｏ１は、図６の式（２４）で表され、制御電圧ＶＣ１を変えることによって、電流ｉｏ１を制御することができる。
【００５１】
同様に、電圧電流変換回路６０のＭＯＳトランジスタ６７に流れる電流Ｉｄ４は、図７の式（２５）で表されるので、ＭＯＳトランジスタ６７のゲートに与えられる制御電圧ＶＣ２は、図７の式（２６）で表される。
【００５２】
また、電圧電流変換回路６０のトータルのコンダクタンスは、図４の式（１７）に、
ｇｍ１＝√（２Ｍ１・Ｉｄ４）  …（３３）
ｇｍ２＝√（２Ｍ２・Ｉｄ４）  …（３４）
を代入したものとなる。
【００５３】
したがって、ＭＯＳトランジスタ６２に流れる電流ｉｏ２は、図７の式（２７）で表され、制御電圧ＶＣ２を変えることによって、電流ｉｏ２を制御することができる。
【００５４】
さらに、図５の例の増幅回路の出力電圧Ｖｏｕｔは、図７の式（２８）で表され、利得Ｇは、図７の式（２９）で表され、制御電圧ＶＣ１，ＶＣ２を調整することによって、利得Ｇを制御することができる。
【００５５】
しかも、利得Ｇを小さくするには、制御電圧ＶＣ１を固定し、制御電圧ＶＣ２を大きくすればよい。そのため、利得Ｇを小さくする場合にも、図９に示した従来の増幅回路で利得を小さくするためにＭＯＳトランジスタのバイアス電流を小さくする場合とは異なり、出力信号の歪みが増大することがなく、高周波増幅回路として使用した場合の混変調特性の劣化などの特性劣化を回避することができる。
【００５６】
なお、図５の例は、電圧電流変換回路５０および６０の各ＭＯＳトランジスタをＮＭＯＳトランジスタとした場合であるが、それぞれの電圧電流変換回路の各ＭＯＳトランジスタをＰＭＯＳトランジスタとすることもできる。
【図面の簡単な説明】
【００５７】
【図１】この発明の増幅回路の基本的な構成を示す図である。
【図２】図１の増幅回路の説明に供する式を示す図である。
【図３】この発明の増幅回路に用いて好適な電圧電流変換回路の一例を示す図である。
【図４】図３の電圧電流変換回路の説明に供する式を示す図である。
【図５】この発明の増幅回路の具体例を示す図である。
【図６】図５の例の増幅回路の説明に供する式を示す図である。
【図７】図５の例の増幅回路の説明に供する式を示す図である。
【図８】従来の増幅回路の一例を示す図である。
【図９】従来の増幅回路の他の例を示す図である。
【図１０】図９の増幅回路の説明に供する式を示す図である。
【符号の説明】
【００５８】
主要部については図中に全て記述したので、ここでは省略する。
【図１】
2006166306.tif 000003
【図２】
2006166306.tif 000004
【図３】
2006166306.tif 000005
【図４】
2006166306.tif 000006
【図５】
2006166306.tif 000007
【図６】
2006166306.tif 000008
【図７】
2006166306.tif 000009
【図８】
2006166306.tif 000010
【図９】
2006166306.tif 000011
【図１０】
2006166306.tif 000012