(57)【要約】      （修正有）【課題】より高性能、高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供する。【解決手段】第１の導電層５０と第２の導電層５３との間に、絶縁層５１と、有機化合物層５２とを含む記憶素子を有し、有機化合物層５２の有機化合物は溶融すると有機化合物の表面張力によって凝集し、第１の導電層５０と第２の導電層５３とに電圧を印加することにより記憶素子に書き込みを行う半導体装置とする。【選択図】図１
2006352104.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と第２の導電層との間に、絶縁層と、有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記有機化合物の表面張力によって凝集し、
前記第１の導電層と前記第２の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。
【請求項２】
第１の導電層と第２の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記絶縁層より大きな前記有機化合物の表面張力によって凝集し、
前記第１の導電層と前記第２の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。
【請求項３】
第１の導電層と第２の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低く、
前記第１の導電層と前記第２の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。
【請求項４】
第１の導電層と第２の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低いため、凝集が促進され、
前記第１の導電層と前記第２の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。
【請求項５】
第１の導電層と第２の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記絶縁層より大きな前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低く、
前記第１の導電層と前記第２の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。
【請求項６】
第１の導電層と第２の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記絶縁層より大きな前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低いため、凝集が促進され、
前記第１の導電層と前記第２の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記記憶素子の書き込み後、前記第１の導電層と前記第２の導電層とは一部接することを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記記憶素子の書き込み後、前記有機化合物層の膜厚が変化することを特徴とする半導体装置。
【請求項９】
請求項１乃至８のいずれか一項において、前記有機化合物が溶融して前記記憶素子に書き込みを行うことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。
【０００３】
これらの半導体装置の多くは、シリコン（Ｓｉ）等の半導体基板を用いた回路（以下、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも記す）とアンテナとを有し、当該ＩＣチップは記憶回路（以下、メモリとも記す）や制御回路等から構成されている。また、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタ（以下、ＴＦＴとも記す）や有機メモリ等の開発が盛んに行われている（例えば特許文献１）。
【特許文献１】特開平７−２２６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、一対の電極間に有機化合物を設けて記憶素子を形成する有機化合物を用いた記憶回路において、記憶回路の大きさによっては、有機化合物層の膜厚が厚いと、書き込み電圧が上昇してしまうという問題があり、一方素子サイズが小さく有機化合物層の膜厚が薄いと、ゴミや電極層表面の凹凸形状の影響を受けやすくなり、メモリの特性（書き込み電圧など）にバラツキが生じる、正常な書き込みができないなどという問題がある。
【０００５】
よって、本発明は、より高性能、高信頼性の記憶素子、及びその記憶素子を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。
【課題を解決するための手段】
【０００６】
有機化合物材料として用いられる物質は、その物質のガラス転移温度まで温度が上昇すると、流動性を有するようになる。よって有機化合物材料を含む物質からなる有機化合物層は、ガラス転移温度以上では、一定の形状を保たない流動性を有する組成物（物質）となり、液体状態に近い挙動を示す。流動性を有するようになると、その材料の固体時の形状は保持されず、時間と共に変化する。組成物の形状の変化、材料の流動する方向や速度などには、固体の状態では大きな影響を受けなかった材料（物質）が有する表面張力や、材料に対する被形成領域表面のぬれ性が、大きく影響するようになる。
【０００７】
表面張力は液体が自身の表面積を小さくする（表面積を減らそうとする）ように働く力であり、液体が球のように凝集する力（凝集力）であるといえる。よって材料の表面張力が大きいと流動性を有する材料は、移動、凝集し、球のように丸まりやすい。また、表面張力による材料の移動しやすさ、方向や速度などは、材料に対する被形成領域表面のぬれ性にも大きく関係する。
【０００８】
被形成物質である固体表面のぬれ性は、表面の化学的性質にも影響をうける。流動性を有する組成物に対して、ぬれ性が低い物質であるとその表面は流動性を有する組成物に対してぬれ性の低い領域（以下、低ぬれ性領域ともいう）となり、材料との接触角も大きい。よって、流動性を有する材料は領域表面上で広がらずにはじかれ、表面をぬらさない。逆に流動性を有する材料に対して、ぬれ性の高い物質であるとその表面は、流動性を有する組成物に対してぬれ性の高い領域（以下、高ぬれ性領域ともいう）となり、材料との接触角も小さい。よって、流動性を有する材料は領域表面上で広がり、よく表面をぬらす。また、ぬれ性は、表面エネルギーとも関係し、ぬれ性が低い領域における表面の、表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。
【０００９】
有機化合物材料が形成される被形成領域表面のぬれ性がその材料と低い（ぬれ性が悪い）と、表面張力による材料の凝集はより促進される。有機化合物層を形成する有機化合物材料が移動する力は大きくなり、材料は表面において、よって、有機化合物層が形成される第１の導電層上に、有機化合物層とぬれ性の悪い絶縁層を設けることで、短時間かつ確実に有機化合物層の膜厚を不均一とすることができ、有機化合物層が変形し、第１の導電層と第２の導電層とが短絡する。また、絶縁層の膜厚の薄い領域に電界が集中し、絶縁破壊が生じて第１の導電層と第２の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
【００１０】
本発明では、半導体装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくても一方の導電層との間に、有機化合物層に用いられる有機化合物材料に対してぬれ性の低い（ぬれ性の悪い）絶縁層を形成する。本発明において、絶縁層は絶縁性を有する。絶縁層は、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。導電層と有機化合物層の界面に存在する絶縁層によりキャリアのトンネル注入が可能になり、トンネル電流が流れる。よって、第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。組成物（有機化合物材料）の表面張力と、被形成物質である絶縁層表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層との一部が接して第１の導電層と第２の導電層とが確実に短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
【００１１】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて多層配線層を有する集積回路や、プロセッサチップなどの半導体装置を作製することができる。
【００１２】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、絶縁層と、有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると有機化合物の表面張力によって凝集し、第１の導電層と第２の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
【００１３】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると絶縁層より大きな有機化合物の表面張力によって凝集し、第１の導電層と第２の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
【００１４】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低く、第１の導電層と第２の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
【００１５】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低いため、凝集が促進され、第１の導電層と第２の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
【００１６】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると絶縁層より大きな有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低く、第１の導電層と第２の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
【００１７】
本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると絶縁層より大きな有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低いため、凝集が促進され、第１の導電層と第２の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
【００１８】
上記半導体装置において、記憶素子の書きこみ後、第１の導電層と第２の導電層とは一部接する、または、有機化合物層の膜厚が変化する場合がある。
【００１９】
上記半導体装置において、第１の導電層と第２の導電層とに電圧を印加して記憶素子に書きこみを行うとき、有機化合物層中の有機化合物は溶融する。
【発明の効果】
【００２０】
本発明により、より高性能、高信頼性の記憶素子、及び半導体装置を低コストで、歩留まりよく作製することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、記憶装置の構成がパッシブマトリクス型の場合に関して示す。
【００２３】
本発明の記憶素子とその動作機構を、図１、図９を用いて説明する。本実施の形態では、記憶装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくても一方の導電層との間に、有機化合物層に用いられる有機化合物材料に対してぬれ性の低い（ぬれ性の悪い）絶縁層を形成する。この絶縁層を設けることで、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。
【００２４】
絶縁層は、導電層と有機化合物層との間に設けられておれば良く、第１の導電層と有機化合物層との間でも、第２の導電層と有機化合物層との間どちらか一方に設けてもよいし、両方に設けてもよい。
【００２５】
図９（Ａ）は、第１の導電層と有機化合物層との間に、絶縁層を設けた例であり、第１の導電層５０上に、絶縁層５１が形成され、順に有機化合物層５２、第２の導電層５３が形成されている。
【００２６】
図９（Ｂ）は、第２の導電層と有機化合物層との間に、絶縁層を設けた例であり、第１の導電層６０上に、有機化合物層６２が形成され、順に有機化合物層６２上に絶縁層６１、第２の導電層６３が形成されている。
【００２７】
図９（Ｃ）は、第１の導電層と有機化合物層との間にも、第２の導電層と有機化合物層との間にも両方絶縁層を設けた例であり、順に第１の導電層７０、第１の絶縁層、有機化合物層７２、第２の絶縁層７４、第２の導電層７３が形成されている。
【００２８】
第１の導電層５０、第１の導電層６０、第１の導電層７０、第２の導電層５３、第２の導電層６３、及び第２の導電層７３の材料には導電性の高い元素や化合物等用いる。本実施の形態において有機化合物層５２、有機化合物層６２、及び有機化合物層７２の材料には電気的作用により、結晶状態や導電性、形状が変化する物質を用いる。上記構成を有する記憶素子は電圧印加前後で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２つの値を記憶させることができる。電圧印加前後での記憶素子の導電性の変化について説明する。
【００２９】
本実施の形態において、本発明の有機メモリの原理を図９（Ａ）の有機メモリを用いて、図１にて説明する。図１（Ａ）における有機メモリは電圧印加前であり、第１の導電層５０、絶縁層５１、有機化合物層５２、及び第２の導電層５３より構成され、第１の導電層５０と有機化合物層５２の間に絶縁層５１が設けられている。有機化合物層５２を構成する有機化合物が液状に状態変化した液状の組成物は、表面張力が大きい。また、接して設けられている絶縁層５１表面とのぬれ性が低い（ぬれ性が悪い。）ため、絶縁層５１表面によくぬれ拡がらず、はじかれる。
【００３０】
有機化合物材料として用いられる物質は、その物質のガラス転移温度まで温度が上昇すると、流動性を有するようになる。よって有機化合物材料を含む物質からなる有機化合物層は、ガラス転移温度以上では、一定の形状を保たない流動性を有する組成物（物質）となり、液体状態に近い挙動を示す。流動性を有するようになると、その材料の固体時の形状は保持されず、時間と共に変化する。組成物の形状の変化、材料の流動する方向や速度などには、固体の状態では大きな影響を受けなかった材料（物質）が有する表面張力や、材料に対する被形成領域表面のぬれ性が、大きく影響するようになる。
【００３１】
表面張力は液体が自身の表面積を小さくする（表面積を減らそうとする）ように働く力であり、液体が球のように凝集する力（凝集力）であるといえる。よって材料の表面張力が大きいと流動性を有する材料は、移動、凝集し、球のように丸まりやすい。また、表面張力による材料の移動しやすさ、方向や速度などは、材料に対する被形成領域表面のぬれ性にも大きく関係する。
【００３２】
第１の導電層５０と第２の導電層５３との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する有機化合物材料は、流動性を有する組成物となる。有機化合物層を構成する有機化合物材料は表面張力が大きいため、絶縁層５１より凝集して丸く球状になりやすい。大きな表面張力により、流動性を有する組成物には、凝集するように力が働き、矢印４５のように移動するので、有機化合物層４２ａのように形状が変化する。有機化合物層４２ａの形状変化に伴い、第２の導電層５３も第２の導電層４３ａのように形状が変化する（図１（Ｂ）参照。）。
【００３３】
有機化合物材料が形成される被形成領域表面のぬれ性がその材料と低い（ぬれ性が悪い）と、表面張力による材料の凝集はより促進される。絶縁層５１は、有機化合物層５２を形成する有機化合物材料とぬれ性が低い（ぬれ性が悪い）ので、絶縁層５１表面において、有機化合物材料が矢印４６のように移動する力はより大きくなり、より膜厚の不均一な有機化合物層４２ｂの形状に変化する。有機化合物層４２ｂの形状変化に伴い、第２の導電層４３ａも第２の導電層４３ｂのようにさらに形状が変化する（図１（Ｃ）参照。）。
【００３４】
結果として、有機化合物層４２ｂは有機化合物層４２ｃのように変形し、絶縁層５１上で不連続な層となり、絶縁層５１上で有機化合物が存在しない領域４７が形成される（図１（Ｄ）参照。）。その後第１の導電層５０と第２の導電層４３ｃとの一部が接して第１の導電層５０と第２の導電層４３ｃとが短絡する。また、有機化合物層の膜厚の薄い領域に電界が集中し、高電界の影響により第１の導電層と第２の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
【００３５】
図１（Ｄ）では、一つの記憶素子内の複数個所において第１の導電層と第２の導電層との短絡が生じている例を示すが、本発明はこれに限定されない。記憶素子内で少なくとも一個所有機化合物層の膜厚が薄くなり第１の導電層と第２の導電層との短絡が生じれば記憶素子に書き込みを行うことができる。勿論図１（Ｄ）のように複数個所で第１の導電層と第２の導電層との短絡が生じれば確実に記憶素子に書き込みを行うことができるので信頼性が向上する。
【００３６】
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層が形成される第１の導電層上に、有機化合物層とぬれ性の悪い絶縁層を設けることで、有機化合物層の形状変化を促進し、有機化合物層の膜厚を不均一とすることができるため、第１の導電層と第２の導電層とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。よって、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。
【００３７】
本実施の形態において、有機化合物層に接して設けられる絶縁層は、有機化合物材料に対してぬれ性が低い（ぬれ性が悪い。）。また、有機化合物材料は、表面張力が大きく、絶縁層よりも表面張力が大きいので、液状になった場合、凝集しやすく、被形成領域に対してぬれ性が悪い。従って、本実施の形態のように、有機化合物層の形成される絶縁層として、有機化合物材料に対して絶縁層表面のぬれ性が低い材料を用いると、絶縁層表面において、有機化合物材料の凝集はさらに促進され、有機化合物層は変形する。
【００３８】
一方、有機化合物に金属酸化物や金属窒化物などの無機化合物を混合すると、耐熱性が高い安定した有機化合物と無機化合物との混合層となり得る。これは有機化合物と無機化合物との分子レベルの密着性が非常に良い可能性があるからであある。よって、有機化合物材料が加熱され、溶融し流動性を有する液状になり、凝集して表面張力で丸まって球状に変形しようとしても、分子レベルの密着性が非常に良い無機化合物が存在するので有機化合物の変形を阻止する場合がある。このような安定した混合層を、記憶素子の第１の導電層と第２の導電層との間に設けると、無機化合物との高い密着性により有機化合物の凝集が妨げられるので有機化合物層の変形が生じにくいうえ、無機化合物も絶縁物であるので、第１の導電層と第２の導電層との間に絶縁物が安定して存在していることになり、第１の導電層と第２の導電層との短絡（ショート）を防止する可能性がある。つまり、第１の導電層を形成後、有機化合物層を成膜する際に少し、それが薄膜であっても有機化合物と無機化合物との混合層が覆うように形成されてしまうと、第１の導電層と第２の導電層との短絡（ショート）は容易には起こせないと考えることができる。従って、本実施の形態のように、有機化合物だけであると、有機化合物は加熱により溶融した後表面張力によって凝集するので、第１の導電層及び第２の導電層間において有機化合物層は不連続に存在することになり、有機化合物が不在の領域で第１の導電層と第２の導電層とが接触し短絡が生じうるのである。
【００３９】
本実施の形態において、絶縁層は絶縁性を有し、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。本明細書中の他の図面において、絶縁層を連続的な層として記載しているが、絶縁層は不連続な島状の形状である場合も含むものとする。導電層と有機化合物層の界面に存在する絶縁層によりキャリアのトンネル注入が可能になり、トンネル電流が流れる。よって、第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。組成物（有機化合物材料）の表面張力と、被形成物質である絶縁層表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層との一部が接して第１の導電層と第２の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
【００４０】
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【００４１】
なお、本発明の記憶素子に印加する電圧は、第２の導電層より第１の導電層により高い電圧をかけてもよいし、第１の導電層より第２の導電層により高い電圧をかけてもよい。記憶素子が整流性を有する場合も、順バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよいし、逆バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよい。
【００４２】
図３に示したのは本発明の記憶装置が有する一構成例であり、メモリセル７２１がマトリクス状に設けられたメモリセルアレイ７２２、カラムデコーダ７２６ａと読み出し回路７２６ｂとセレクタ７２６ｃを有するビット線駆動回路７２６、ロウデコーダ７２４ａとレベルシフタ７２４ｂを有するワード線駆動回路７２４、書き込み回路等を有し外部とのやりとりを行うインターフェイス７２３を有している。なお、ここで示す記憶装置７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００４３】
メモリセル７２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の導電層と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【００４４】
メモリセルアレイ７２２の上面図を図２（Ａ）に、図２（Ａ）における線Ａ−Ｂの断面図を図２（Ｂ）、及び図２（Ｃ）に示す。また、図２（Ａ）には、絶縁層７５４は省略され図示されていないが、図２（Ｂ）で示すようにそれぞれ設けられている。
【００４５】
メモリセルアレイ７２２は、第１の方向に延びた第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃ及び隔壁（絶縁層）７５５、第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃ及び隔壁（絶縁層）７５５を覆って設けられた有機化合物層７５２と、第１の方向と垂直な第２の方向に延びた第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａとを有している（図２（Ａ）参照。）。第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃと第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａとの間に有機化合物層７５２が設けられている。また、第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａを覆うように、保護膜として機能する絶縁層７５４を設けている（図２（Ｂ）参照。）。第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃ上には、絶縁層７５６が形成され、絶縁層上には有機化合物層７５２が形成されている。なお、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層７５２を分離してもよい。また、絶縁層７５６も同様にメモリセルごとに分離してもよい。
【００４６】
図２（Ｃ）は、図２（Ｂ）の変形例であり、基板７６０上に、第１の導電層７６１ａ、第１の導電層７６１ｂ、第１の導電層７６１ｃ、有機化合物層７６２、第２の導電層７６３ｂ、保護層である絶縁層７６４を有している。第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃ上には、絶縁層７９６が形成され、絶縁層７９６上には有機化合物層７９２が形成されている。図２（Ｃ）の第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃのように、第１の導電層は、テーパーを有する形状でもよく、曲率半径が連続的に変化する形状でもよい。第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃのような形状は、液滴吐出法などを用いて形成することができる。このような曲率を有する曲面であると、積層する有機化合物層や導電層のカバレッジがよい。
【００４７】
また、第１の導電層の端部を覆うように隔壁（絶縁層）を形成してもよい。隔壁（絶縁層）は、他の記憶素子間を隔てる壁のような役目を果たす。図８（Ａ）、（Ｂ）に第１の導電層の端部を隔壁（絶縁層）で覆う構造を示す。
【００４８】
図８（Ａ）に絶縁層７７６を、第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃと、有機化合物層７７２との間に形成した例を示す。本実施の形態では、隔壁となる隔壁（絶縁層）７７５を、第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃの端部を覆うようにテーパーを有する形状で形成される。基板７７０上に設けられた第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃ、絶縁層７７６上に、隔壁（絶縁層）７７５を形成し、有機化合物層７７２、第２の導電層７７３ｂ、絶縁層７７４を形成する。
【００４９】
図１５（Ｂ）に示す記憶装置は、隔壁（絶縁層）７６５が曲率を有し、その曲率半径が連続的に変化する形状であり、第１の導電層７６１ａ、第１の導電層７６１ｂ、第１の導電層７６１ｃ上にはそれぞれ絶縁層７６６ａ、絶縁層７６６ｂ、絶縁層７６６ｃが形成されている。図１５（Ｂ）にように、記憶素子ごとに絶縁層を分離してもよい。基板７６０上に設けられた第１の導電層７６１ａ、第１の導電層７６１ｂ、第１の導電層７６１ｃ、絶縁層７６６ａ、絶縁層７６６ｂ、絶縁層７６６ｃ上に有機化合物層７６２、第２の導電層７６３ｂ、絶縁層７６４が形成される。
【００５０】
本発明において、熱的及び化学的に安定で、キャリア注入されない無機絶縁物、有機化合物を用いて、絶縁層を形成する。好ましくは、有機化合物層に混入する絶縁物は、電気伝導率が１０−１０ｓ／ｍ以下、より好ましくは１０−１０以上１０−１４ｓ／ｍ以下のものを用いることができる。以下に絶縁層に用いることのできる、無機絶縁物、有機化合物の具体例を述べる。
【００５１】
本発明において、絶縁層に用いることのできる無機絶縁物として、酸化リチウム（Ｌｉ２Ｏ）、酸化ナトリウム（Ｎａ２Ｏ）、酸化カリウム（Ｋ２Ｏ）、酸化ルビジウム（Ｒｂ２Ｏ）、酸化ベリリウム（ＢｅＯ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、酸化ストロンチウム（ＳｒＯ）、酸化バリウム（ＢａＯ）、酸化スカンジウム（Ｓｃ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化ラザホージウム（ＲｆＯ２）、酸化タンタル（ＴａＯ）、酸化テクネチウム（ＴｃＯ）、酸化鉄（Ｆｅ２Ｏ３）、酸化コバルト（ＣｏＯ）、酸化パラジウム（ＰｄＯ）、酸化銀（Ａｇ２Ｏ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化ビスマス（Ｂｉ２Ｏ３）などの酸化物を用いることができる。
【００５２】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、フッ化リチウム（ＬｉＦ）、フッ化ナトリウム（ＮａＦ）、フッ化カリウム（ＫＦ）、フッ化ルビジウム（ＲｂＦ）、フッ化ベリリウム（ＢｅＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）、フッ化アルミニウム（ＡｌＦ３）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、フッ化銀（ＡｇＦ）、フッ化マンガン（ＭｎＦ３）などのフッ化物を用いることができる。
【００５３】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、塩化リチウム（ＬｉＣｌ）、塩化ナトリウム（ＮａＣｌ）、塩化カリウム（ＫＣｌ）、塩化ベリリウム（ＢｅＣｌ２）、塩化カルシウム（ＣａＣｌ２）、塩化バリウム（ＢａＣｌ２）、塩化アルミニウム（ＡｌＣｌ３）、塩化珪素（ＳｉＣｌ４）、塩化ゲルマニウム（ＧｅＣｌ４）、塩化スズ（ＳｎＣｌ４）、塩化銀（ＡｇＣｌ）、塩化亜鉛（ＺｎＣｌ）、四塩化チタン（ＴｉＣｌ４）、三塩化チタン（ＴｉＣｌ３）、塩化ジルコニウム（ＺｒＣｌ４）、塩化鉄（ＦｅＣｌ３）、塩化パラジウム（ＰｄＣｌ２）、三塩化アンチモン（ＳｂＣｌ３）、二塩化アンチモン（ＳｂＣｌ２）、塩化ストロンチウム（ＳｒＣｌ２）、塩化タリウム（ＴｌＣｌ）、塩化銅（ＣｕＣｌ）、塩化マンガン（ＭｎＣｌ２）、塩化ルテニウム（ＲｕＣｌ２）などの塩化物を用いることができる。
【００５４】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、臭化カリウム（ＫＢｒ）、臭化セシウム（ＣｓＢｒ）、臭化銀（ＡｇＢｒ）、臭化バリウム（ＢａＢｒ２）、臭化珪素（ＳｉＢｒ４）、臭化リチウム（ＬｉＢｒ）などの臭化物を用いることができる。
【００５５】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、ヨウ化ナトリウム（ＮａＩ）、ヨウ化カリウム（ＫＩ）、ヨウ化バリウム（ＢａＩ２）、ヨウ化タリウム（ＴｌＩ）、ヨウ化銀（ＡｇＩ）、ヨウ化チタン（ＴｉＩ４）、ヨウ化カルシウム（ＣａＩ２）、ヨウ化珪素（ＳｉＩ４）、ヨウ化セシウム（ＣｓＩ）などのヨウ化物を用いることができる。
【００５６】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、炭酸リチウム（Ｌｉ２ＣＯ３）、炭酸カリウム（Ｋ２ＣＯ３）、炭酸ナトリウム（Ｎａ２ＣＯ３）、炭酸マグネシウム（ＭｇＣＯ３）、炭酸カルシウム（ＣａＣＯ３）、炭酸ストロンチウム（ＳｒＣＯ３）、炭酸バリウム（ＢａＣＯ３）、炭酸マンガン（ＭｎＣＯ３）、炭酸鉄（ＦｅＣＯ３）、炭酸コバルト（ＣｏＣＯ３）、炭酸ニッケル（ＮｉＣＯ３）、炭酸銅（ＣｕＣＯ３）、炭酸銀（Ａｇ２ＣＯ３）、炭酸亜鉛（ＺｎＣＯ３）などの炭酸塩を用いることができる。
【００５７】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、硫酸リチウム（Ｌｉ２ＳＯ４）、硫酸カリウム（Ｋ２ＳＯ４）、硫酸ナトリウム（Ｎａ２ＳＯ４）、硫酸マグネシウム（ＭｇＳＯ４）、硫酸カルシウム（ＣａＳＯ４）、硫酸ストロンチウム（ＳｒＳＯ４）、硫酸バリウム（ＢａＳＯ４）、硫酸チタン（Ｔｉ２（ＳＯ４）３）、硫酸ジルコニウム（Ｚｒ（ＳＯ４）２）、硫酸マンガン（ＭｎＳＯ４）、硫酸鉄（ＦｅＳＯ４）、三硫酸二鉄（Ｆｅ２（ＳＯ４）３）、硫酸コバルト（ＣｏＳＯ４）、硫酸コバルト（Ｃｏ２（ＳＯ４）３）、硫酸ニッケル（ＮｉＳＯ４）、硫酸銅（ＣｕＳＯ４）、硫酸銀（Ａｇ２ＳＯ４）、硫酸亜鉛（ＺｎＳＯ４）、硫酸アルミニウム（Ａｌ２（ＳＯ４）３）、硫酸インジウム（Ｉｎ２（ＳＯ４）３）、硫酸スズ（ＳｎＳＯ４）、硫酸スズ（Ｓｎ（ＳＯ４）２）、硫酸アンチモン（Ｓｂ２（ＳＯ４）３）、硫酸ビスマス（Ｂｉ２（ＳＯ４）３）などの硫酸塩を用いることができる。
【００５８】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、硝酸リチウム（ＬｉＮＯ３）、硝酸カリウム（ＫＮＯ３）、硝酸ナトリウム（ＮａＮＯ３）、硝酸マグネシウム（Ｍｇ（ＮＯ３）２）、硝酸カルシウム（Ｃａ（ＮＯ３）２）、硝酸ストロンチウム（Ｓｒ（ＮＯ３）２）、硝酸バリウム（Ｂａ（ＮＯ３）２）、硝酸チタン（Ｔｉ（ＮＯ３）４）、硝酸ストロンチウムＳｒ（ＮＯ３）２）、硝酸バリウム（Ｂａ（ＮＯ３）２）、硝酸ジルコニウム（Ｚｒ（ＮＯ３）４）、硝酸マンガン（Ｍｎ（ＮＯ３）２）、硝酸鉄（Ｆｅ（ＮＯ３）２）、硝酸鉄（Ｆｅ（ＮＯ３）３）、硝酸コバルト（Ｃｏ（ＮＯ３）２）、硝酸ニッケル（Ｎｉ（ＮＯ３）２）、硝酸銅（Ｃｕ（ＮＯ３）２）、硝酸銀（ＡｇＮＯ３）、硝酸亜鉛（Ｚｎ（ＮＯ３）２）、硝酸アルミニウム（Ａｌ（ＮＯ３）３）、硝酸インジウム（Ｉｎ（ＮＯ３）３）、硝酸スズ（Ｓｎ（ＮＯ３）２）、硝酸ビスマス（Ｂｉ（ＮＯ３）３）などの硝酸塩を用いることができる。
【００５９】
本発明において、絶縁層に用いることのできる他の無機絶縁物として、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）などの窒化物、カルボン酸リチウム（ＬｉＣＯＯＣＨ３）、酢酸カリウム（ＫＣＯＯＣＨ３）、酢酸ナトリウム（ＮａＣＯＯＣＨ３）、酢酸マグネシウム（Ｍｇ（ＣＯＯＣＨ３）２）、酢酸カルシウム（Ｃａ（ＣＯＯＣＨ３）２）、酢酸ストロンチウム（Ｓｒ（ＣＯＯＣＨ３）２）、酢酸バリウム（Ｂａ（ＣＯＯＣＨ３）２）などのカルボン酸塩を用いることができる。
【００６０】
本発明において、絶縁層に用いることのできる無機絶縁物として、上記無機絶縁物の一種、または複数種を用いることができる。
【００６１】
本発明において、絶縁層に用いることのできる有機化合物として、キャリア注入されにくいもの、バンドギャップが３．５ｅＶ以上、好ましくは４ｅＶ以上６ｅＶ以下ものを用いることができる。例えば、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂、シロキサン樹脂を用いることができる。
【００６２】
本発明において、絶縁層に用いることのできる有機化合物として、上記有機化合物の一種、または複数種を用いることができる。
【００６３】
本発明において、絶縁層は、上記無機絶縁物、上記有機化合物の一種または複数種を用いて形成することができる。本発明において、絶縁層は絶縁性を有する。
【００６４】
絶縁層は、共蒸着などの蒸着法、スピンコート法など塗布法、ゾル−ゲル法を用いることができる。また、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターンに形成することが可能な、液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）、物体が所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）なども用いることができる。
【００６５】
上記メモリセルの構成において、基板７５０、基板７６０、基板７７０、基板７８０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイ７２２を設けることができる。
【００６６】
また、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃ、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ、第２の導電層７７３ａ〜７７３ｃ、第２の導電層７９３ａ〜７９３ｃには、導電性の高い元素や化合物等用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉを含んだ合金Ａｌ、ＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００６７】
第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃ、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ、第２の導電層７７３ａ〜７７３ｃ、第２の導電層７８３ａ〜７８３ｃは、蒸着法、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法を用いて形成することができる。
【００６８】
また、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃ、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ、第２の導電層７７３ａ〜７７３ｃ、第２の導電層７９３ａ〜７９３ｃのうち、一方または両方が透光性を有するように設けてもよい。透光性を有する導電層は、透明な導電性材料を用いて形成するか、または、透明な導電性材料でなくても光を透過する厚さで形成する。透明な導電性材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、酸化珪素を含んだ酸化インジウムに、２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された酸化物導電性材料を用いても良い。
【００６９】
有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２は、有機化合物、電気的作用により導電性が変化する有機化合物で形成する。有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２は、単層で設けてもよいし、複数の層を積層させて設けてもよい。また、電気的作用により導電性が変化する有機化合物からなる層を積層させて設けてもよい。
【００７０】
有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２を構成することが可能な有機化合物としては、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、エポキシ等に代表される有機樹脂を用いることができる。
【００７１】
また、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２を構成することが可能な、電気的作用により導電性が変化する有機化合物としては、正孔輸送性を有する有機化合物材料又は電子輸送性を有する有機化合物材料を用いることができる。
【００７２】
正孔輸送性を有する有機化合物材料としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上、より好ましくは１０−６ｃｍ２／Ｖｓ以上１０−２ｃｍ２／Ｖｓ以下の正孔移動度を有する物質である。
【００７３】
電子輸送性を有する有機化合物材料としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上、より好ましくは１０−６ｃｍ２／Ｖｓ以上１０−２ｃｍ２／Ｖｓ以下の電子移動度を有する物質である。
【００７４】
本発明において、有機化合物層に用いることのできる有機化合物材料は、上記有機化合物材料の一種、または複数種を用いることができる。
【００７５】
有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、複数の材料を用いて有機化合物層を形成する場合、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
【００７６】
なお、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２は、電気的作用により記憶素子の導電性が変化する膜厚で形成する。
【００７７】
隔壁（絶縁層）７６５、隔壁（絶縁層）７７５としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られるＴＯＦ膜やＳＯＧ膜なども用いることができる。
【００７８】
また、液滴吐出法により、導電層、絶縁層などを、組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしたりしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。
【００７９】
また、本実施の形態の上記構成において、第１の導電層５０、第１の導電層６０、第１の導電層７０、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃと、絶縁層５１、有機化合物層６２、絶縁層７１、絶縁層７５６、絶縁層７６６ａ、絶縁層７６６ｂ、絶縁層７７６、絶縁層７９６との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオードである。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、整流性を有する素子は、有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２と、第２の導電層５３、第２の導電層６３、第２の導電層７３、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ、第２の導電層７７３ａ〜７７３ｃ、第２の導電層７９３ａ〜７９３ｃとの間に設けてもよい。
【００８０】
本発明の記憶素子によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実かつ正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。この結果、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
【００８１】
（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。
【００８２】
図５に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル２３１がマトリクス状に設けられたメモリセルアレイ２３２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェイス２２３を有している。なお、ここで示す記憶装置２１７の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００８３】
メモリセル２３１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線と、トランジスタ２１０ａと、記憶素子２１５ｂと、メモリセル２３１とを有する。記憶素子２１５ｂは、一対の導電層の間に、有機化合物層が挟まれた構造を有する。
【００８４】
メモリセルアレイ２３２の上面図を図４（Ａ）に、図４（Ａ）における線Ｅ−Ｆの断面図を図４（Ｂ）に示す。また、図４（Ａ）には、絶縁層２１６、有機化合物層２１２、第２の導電層２１３及び絶縁層２１４は省略され図示されていないが、図４（Ｂ）で示すようにそれぞれ設けられている。
【００８５】
メモリセルアレイ２３２は、第１の方向に延びた第１の配線２０５ａ及び第１の配線２０５ｂと、第１の方向と垂直な第２の方向に延びた第２の配線２０２とがマトリクス状に設けられている。また、第１の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのソース電極又はドレイン電極に接続されており、第２の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのゲート電極に接続されている。さらに、第１の配線と接続されていないトランジスタ２１０ａ及びトランジスタ２１０ｂのソースまたはドレイン電極に、それぞれ第１の導電層２０６ａ及び第１の導電層２０６ｂが接続され、それぞれ第１の導電層２０６ａ及び第１の導電層２０６ｂ、絶縁層２１６、有機化合物層２１２、第２の導電層２１３の積層構造によって記憶素子２１５ａ、記憶素子２１５ｂが設けられている。隣接する各々のメモリセル２３１の間に隔壁（絶縁層）２０７を設けて、第１の導電層と隔壁（絶縁層）２０７上に有機化合物層２１２および第２の導電層２１３を積層して設けている。第２の導電層２１３上に保護層となる絶縁層２１４を有している。また、トランジスタ２１０ａ、トランジスタ２１０ｂとして、薄膜トランジスタを用いている（図４（Ｂ）参照。）。
【００８６】
図４（Ｂ）の記憶装置は基板２００上に設けられており、絶縁層２０１ａ、絶縁層２０１ｂ、絶縁層２０８、絶縁層２０９、絶縁層２１１、トランジスタ２１０ａを構成する半導体層２０４ａ、ゲート電極層２０２ａ、ソース電極層又はドレイン電極層を兼ねる配線２０５ａ、トランジスタ２１０ｂを構成する半導体層２０４ｂ、ゲート電極層２０２ｂを有している。実施の形態１において示した図８では、絶縁層を、隔壁を形成する前に形成する構成としたが、本実施の形態では、絶縁層２１６を、隔壁（絶縁層）２０７形成後に形成する例を示す。本発明においては、導電層と、有機化合物層との間に絶縁層を設ける構成であればよいので、絶縁層を形成する工程は、隔壁を形成する構成と前後にしても構わない。第１の導電層２０６ａ、第１の導電層２０６ｂ、隔壁（絶縁層）２０７上に絶縁層２１６が形成され、絶縁層２１６上に、順に有機化合物層２１２、第２の導電層２１３が形成されている。本実施の形態では、第１の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態１で示したように、有機化合物層と第２の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第１の導電層、第１の絶縁層、有機化合物層、第２の絶縁層、第２の導電層の積層構造としてもよい。
【００８７】
本実施の形態において、絶縁層は絶縁性を有し、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。導電層と有機化合物層の界面に存在する絶縁層２１６によりキャリアのトンネル注入が可能になり、有機化合物層２１２に安定して電流が流れる。よって、第１の導電層２０６ａ、第１の導電層２０６ｂと第２の導電層２１３とに電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。組成物（有機化合物材料）の表面張力と、被形成物質である絶縁層表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層との一部が接して第１の導電層と第２の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
【００８８】
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層２１２が形成される第１の導電層２０６ａ、第１の導電層２０６ｂ上に、有機化合物層２１２とぬれ性の悪い絶縁層２１６を設けることで、有機化合物層２１２の形状変化を促進し、有機化合物層２１２の膜厚を不均一とすることができるため、第１の導電層と第２の導電層とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
【００８９】
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【００９０】
また、図６に示すように、単結晶半導体基板２５０上に設けられた電界効果トランジスタ２６０ａ、電界効果トランジスタ２６０ｂに記憶素子２６５ａ、記憶素子２６５ｂが接続されていてもよい。ここでは、電界効果トランジスタ２６０ａ及び電界効果トランジスタ２６０ｂのソース電極層又はドレイン電極層２５５ａ〜２５５ｄを覆うように絶縁層２７０を設け、絶縁層２７０上に第１の導電層２５６ａ、第１の導電層２５６ｂ、隔壁（絶縁層）２６７、絶縁層２６６ａ、絶縁層２６６ｂ、有機化合物層２６２ａ、有機化合物層２６２ｂ、第２の導電層２６３で記憶素子２６５ａ、記憶素子２６５ｂを構成する。絶縁層２６６ａ、絶縁層２６６ｂ、有機化合物層２６２ａ、有機化合物層２６２ｂのように絶縁層及び有機化合物層は、各メモリセルのみに、マスク等を用いて選択的に設けてもよい。また、図６に示す記憶装置は、素子分離領域２６８、絶縁層２６９、絶縁層２６１、絶縁層２６４も有している。第１の導電層２５６ａ、第１の導電層２５６ｂ、隔壁２６７上に絶縁層２６６ａ、絶縁層２６６ｂが形成され、絶縁層２６６ａ、絶縁層２６６ｂ上に、有機化合物層２６２ａ、有機化合物層２６２ｂ、第２の導電層２６３が形成されている。本実施の形態では、第１の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態１で示したように、有機化合物層と第２の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第１の導電層、第１の絶縁層、有機化合物層、第２の絶縁層、第２の導電層の積層構造としてもよい。
【００９１】
本実施の形態において、絶縁層２６６ａ、絶縁層２６６ｂは絶縁性を有しており、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第１の導電層２５６ａ、第１の導電層２５６ｂと有機化合物層２６２ａ、有機化合物層２６２ｂの界面に存在する絶縁層２６６ａ、絶縁層２６６ｂによりキャリアのトンネル注入が可能になり、有機化合物層２６２ａ、有機化合物層２６２ｂに安定して電流が流れる。よって、第１の導電層２５６ａ、第１の導電層２５６ｂと第２の導電層２６３とに電圧を印加すると、有機化合物層２６２ａ、有機化合物層２６２ｂに電流が流れて熱が発生する。そして、有機化合物層２６２ａ、有機化合物層２６２ｂの温度が、ガラス転移温度まで上昇すると、有機化合物層２６２ａ、有機化合物層２６２ｂを形成する材料は、流動性を有する組成物となる。組成物（有機化合物材料）の表面張力と、被形成物質である絶縁層２６６ａ、絶縁層２６６ｂ表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層２６２ａ、有機化合物層２６２ｂの膜厚は不均一となり、有機化合物層２６２ａ、有機化合物層２６２ｂが変形し、第１の導電層２５６ａ、第１の導電層２５６ｂと第２の導電層２６３との一部が接して第１の導電層２５６ａ、第１の導電層２５６ｂと第２の導電層２６３とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
【００９２】
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層２６２ａ、有機化合物層２６２ｂが形成される第１の導電層２５６ａ、第１の導電層２５６ｂ上に、有機化合物層２６２ａ、有機化合物層２６２ｂとぬれ性の悪い絶縁層２６６ａ、絶縁層２６６ｂを設けることで、有機化合物層２６２ａ、有機化合物層２６２ｂの形状変化を促進し、有機化合物層２６２ａ、有機化合物層２６２ｂの膜厚を不均一とすることができるため、第１の導電層２５６ａ、第１の導電層２５６ｂと第２の導電層２６３とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
【００９３】
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【００９４】
このように、絶縁層２７０を設けて記憶素子を形成することによって第１の導電層を自由に配置することができる。つまり、図４（Ｂ）の構成では、トランジスタ２１０ａ、トランジスタ２１０ｂのソース電極層又はドレイン電極層を避けた領域に記憶素子２１５ａ、記憶素子２１５ｂを設ける必要があったが、上記構成とすることによって、例えば、トランジスタ２１０ａ、トランジスタ２１０ｂの上方に記憶素子２１５ａ、記憶素子２１５ｂを形成することが可能となる。その結果、記憶装置２１７をより高集積化することが可能となる。
【００９５】
トランジスタ２１０ａ、トランジスタ２１０ｂはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。図４（Ａ）では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
【００９６】
図７に、逆スタガ型の構造の薄膜トランジスタを用いた例を示す。基板２８０上に、逆スタガ型の構造の薄膜トランジスタであるトランジスタ２９０ａ、トランジスタ２９０ｂが設けられている。トランジスタ２９０ａは、絶縁層２８８、ゲート電極層２８１、非晶質半導体層２８２、一導電型を有する半導体層２８３ａ、一導電型を有する半導体層２８３ｂ、ソース電極層又はドレイン電極層２８５を有し、ソース電極層又はドレイン電極層は記憶素子を構成する第１の導電層２８６である。第１の導電層２８６ａ、第１の導電層２８６ｂの端部を覆うように隔壁（絶縁層）２８７を積層し、第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７上に有機化合物層２９２、第２の導電層２９３、保護層である絶縁層２９４が形成され、記憶素子２９５ａ、記憶素子２９５ｂを構成している。第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７上に絶縁層２９６が形成され、絶縁層２９６上に、有機化合物層２９２、第２の導電層２９３が形成されている。本実施の形態では、第１の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態１で示したように、有機化合物層と第２の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第１の導電層、第１の絶縁層、有機化合物層、第２の絶縁層、第２の導電層の積層構造としてもよい。
【００９７】
本実施の形態において、絶縁層２９６は絶縁性を有しており、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第１の導電層２８６ａ、第１の導電層２８６ｂと有機化合物層２９２の界面に存在する絶縁層２９６によりキャリアのトンネル注入が可能になり、有機化合物層２９２に安定して電流が流れる。よって、第１の導電層２８６ａ、第１の導電層２８６ｂと第２の導電層２９３とに電圧を印加すると、有機化合物層２９２に電流が流れて熱が発生する。そして、有機化合物層２９２の温度が、ガラス転移温度まで上昇すると、有機化合物層２９２を形成する材料は、流動性を有する組成物となる。組成物（有機化合物材料）の表面張力と、被形成物質である絶縁層２９６表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層２９２の膜厚は不均一となり、有機化合物層２９２が変形し、第１の導電層２８６ａ、第１の導電層２８６ｂと第２の導電層２９３との一部が接して第１の導電層２８６ａ、第１の導電層２８６ｂと第２の導電層２９３とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
【００９８】
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層２９２が形成される第１の導電層２８６ａ、第１の導電層２８６ｂ上に、有機化合物層２９２とぬれ性の悪い絶縁層２９６ａ、絶縁層２９６ｂを設けることで、有機化合物層２９２の形状変化を促進し、有機化合物層２９２の膜厚を不均一とすることができるため、第１の導電層２８６ａ、第１の導電層２８６ｂと第２の導電層２９３とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
【００９９】
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【０１００】
図７に示す記憶装置は、ゲート電極層２８１、ソース電極層又はドレイン電極層２８５、第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７を液滴吐出法を用いて形成する。液滴吐出法とは流動体である構成物形成材料を含む組成物を、液滴として吐出（噴出）し、所望なパターン形状に形成する方法である。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。
【０１０１】
液滴吐出法に用いる液滴吐出装置の一態様を図１５に示す。液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２は制御手段１４０７に接続され、それがコンピュータ１４１０で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板１４００上に形成されたマーカー１４１１を基準に行えば良い。或いは、基板１４００の縁を基準にして基準点を確定させても良い。これを撮像手段１４０４で検出し、画像処理手段１４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生させて制御手段１４０７に送る。撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体（ＣＭＯＳ）を利用したイメージセンサなどを用いることができる。勿論、基板１４００上に形成されるべきパターン形状の情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給される。
【０１０２】
ヘッド１４０５内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
【０１０３】
液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層（または絶縁層）においては、スパッタ法などで形成した導電層（または絶縁層）が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
【０１０４】
また、トランジスタに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１０５】
本実施の形態で示した第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂと第２の導電層２１３、２６３、２９３の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。
【０１０６】
また、有機化合物層２１２、２６２ａ、２６２ｂ、２９２は、上記実施の形態１で示した有機化合物層７５２と同様の材料および形成方法を用いて設けることができる。
【０１０７】
また、第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂと絶縁層２１６、２６６ａ、２６６ｂ、２９６との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、有機化合物層２１２、２６２ａ、２６２ｂ、２９２と第２の導電層２１３、２６３、２９３との間に設けてもよい。
【０１０８】
本発明の記憶素子によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。この結果、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
【０１０９】
（実施の形態３）
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。
【０１１０】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【０１１１】
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図１０を用いて説明する。
【０１１２】
図１０はアクティブマトリクス型で構成される記憶装置を有する半導体装置を示しており、基板３００上にトランジスタ３１０ａ、３１０ｂを有するトランジスタ部３３０、トランジスタ３２０ａ、トランジスタ３２０ｂを有するトランジスタ部３４０、絶縁層３０１ａ、３０１ｂ、３０８、３１１、３１６、３１４を含む素子形成層３３５が設けられ、素子形成層３３５の上方に記憶素子部３２５とアンテナとして機能する導電層３４３が設けられている。
【０１１３】
なお、ここでは素子形成層３３５の上方に記憶素子部３２５またはアンテナとして機能する導電層３４３を設けた場合を示しているが、この構成に限られず記憶素子部３２５またはアンテナとして機能する導電層３４３を、素子形成層３３５の下方や同一の層に設けることも可能である。
【０１１４】
記憶素子部３２５は、記憶素子３１５ａ、３１５ｂで構成され、記憶素子３１５ａは第１の導電層３０６ａ上に、隔壁（絶縁層）３０７ａ、隔壁（絶縁層）３０７ｂ、有機化合物層３１２及び第２の導電層３１３が積層して構成され、記憶素子３１５ｂは、第１の導電層３０６ｂ上に、隔壁（絶縁層）３０７ｂ、隔壁（絶縁層）３０７ｃ、絶縁層３２６、有機化合物層３１２及び第２の導電層３１３が積層して設けられている。また、第２の導電層３１３を覆って保護膜として機能する絶縁層３１４が形成されている。また、複数の記憶素子３１５ａ、３１５ｂが形成される第１の導電層３０６ａ、第１の導電層３０６ｂは、トランジスタ３１０ａ、トランジスタ３１０ｂそれぞれのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子はそれぞれひとつのトランジスタに接続されている。また、絶縁層３２６及び有機化合物層３１２が第１の導電層３０６ａ、３０６ｂおよび隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃを覆うように全面に形成されているが、各メモリセルに選択的に形成されていてもよい。なお、記憶素子３１５ａ、３１５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１１５】
本発明においては、導電層と、有機化合物層との間に絶縁層を設ける構成であればよいので、絶縁層を形成する工程は、隔壁を形成する工程の前に行っても後に行っても構わない。本実施の形態では、第１の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態１で示したように、有機化合物層と第２の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第１の導電層、第１の絶縁層、有機化合物層、第２の絶縁層、第２の導電層の積層構造としてもよい。
【０１１６】
本実施の形態において、絶縁層３２６は絶縁性を有しており、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第１の導電層３０６ａ、第１の導電層３０６ｂと有機化合物層３１２の界面に存在する絶縁層３２６によりキャリアのトンネル注入が可能になり、有機化合物層３１２に安定して電流が流れる。よって、第１の導電層３０６ａ、第１の導電層３０６ｂと第２の導電層３１３とに電圧を印加すると、有機化合物層３１２に電流が流れて熱が発生する。そして、有機化合物層３１２の温度が、ガラス転移温度まで上昇すると、有機化合物層３１２を形成する材料は、流動性を有する組成物となる。組成物（有機化合物材料）の表面張力と、被形成物質である絶縁層３２６表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層３１２の膜厚は不均一となり、有機化合物層３１２が変形し、第１の導電層３０６ａ、第１の導電層３０６ｂと第２の導電層３１３との一部が接して第１の導電層３０６ａ、第１の導電層３０６ｂと第２の導電層３１３とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
【０１１７】
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層３１２が形成される第１の導電層３０６ａ、第１の導電層３０６ｂ上に、有機化合物層３１２とぬれ性の悪い絶縁層３２６を設けることで、有機化合物層３１２の形状変化を促進し、有機化合物層３１２の膜厚を不均一とすることができるため、第１の導電層３０６ａ、第１の導電層３０６ｂと第２の導電層３１３とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
【０１１８】
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【０１１９】
また、記憶素子３１５ａにおいて、上記実施の形態で示したように、第１の導電層３０６ａと絶縁層３２６との間、または有機化合物層３１２と第２の導電層３１３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述したものを用いることが可能である。なお、記憶素子３１５ｂにおいても同様である。
【０１２０】
ここでは、アンテナとして機能する導電層３４３は第２の導電層３１３と同一の層で形成された導電層３４２上に設けられている。なお、第２の導電層３１３と同一の層でアンテナとして機能する導電層を形成してもよい。
【０１２１】
アンテナとして機能する導電層３４３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３４３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
【０１２２】
素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１２３】
また、素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。この場合、基板３００としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３３５を形成することができる。印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
【０１２４】
また、素子形成層３３５、記憶素子３１５ａ、３１５ｂ、アンテナとして機能する導電層３４３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタは基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層の上方にスイッチング素子として機能するトランジスタを印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
【０１２５】
なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。
【０１２６】
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図１１を用いて説明する。
【０１２７】
図１１はパッシブマトリクス型の記憶装置を有する半導体装置を示しており、基板３５０上に素子形成層３８５が設けられ、素子形成層３８５の上方に記憶素子部３７５が設けられ、基板３９６に設けられたアンテナとして機能する導電層３９３が素子形成層３８５と接続するように設けられている。なお、ここでは素子形成層３８５の上方に記憶素子部３７５またはアンテナとして機能する導電層３９３を設けた場合を示しているが、この構成に限られず記憶素子部３７５を素子形成層３８５の下方や同一の層に、またはアンテナとして機能する導電層３９３を素子形成層３８５の下方に設けることも可能である。
【０１２８】
記憶素子部３７５は、記憶素子３６５ａ、３６５ｂで構成され、記憶素子３６５ａは第１の導電層３５６上に、隔壁（絶縁層）３５７ａ、隔壁（絶縁層）３５７ｂ、絶縁層３７６ａ、有機化合物層３６２ａ及び第２の導電層３６３ａが積層して構成され、記憶素子３６５ｂは、第１の導電層３５６上に、隔壁（絶縁層）３５７ｂ、隔壁（絶縁層）３５７ｃ、絶縁層３７６ｂ、有機化合物層３６２ｂ及び第２の導電層３６３ｂが積層して設けられている。また、第２の導電層３６３ａ、３６３ｂを覆って保護膜として機能する絶縁層３６４が形成されている。また、複数の記憶素子３６５ａ、３６５ｂが形成される第１の導電層３５６は、トランジスタ３６０ｂひとつのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子は同じひとつのトランジスタに接続されている。また、有機化合物層３６２ａ、有機化合物層３６２ｂはメモリセルごとに絶縁層を分離するための隔壁（絶縁層）３５７ａ、３５７ｂ、３５７ｃを設けているが、隣接するメモリセルにおいて横方向への電界の影響が懸念されない場合は、全面に形成してもよい。なお、記憶素子３６５ａ、３６５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１２９】
本発明においては、導電層と、有機化合物層との間に絶縁層を設ける構成であればよいので、絶縁層を形成する工程は、隔壁を形成する工程の前に行っても後に行っても構わない。本実施の形態では、第１の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態１で示したように、有機化合物層と第２の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第１の導電層、第１の絶縁層、有機化合物層、第２の絶縁層、第２の導電層の積層構造としてもよい。
【０１３０】
本実施の形態において、絶縁層３７６ａ、絶縁層３７６ｂは絶縁性を有しており、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第１の導電層３５６と有機化合物層３６２ａ、有機化合物層３６２ｂの界面に存在する絶縁層３７６ａ、絶縁層３７６ｂによりキャリアのトンネル注入が可能になり、有機化合物層３６２ａ、有機化合物層３６２ｂに安定して電流が流れる。よって、第１の導電層３５６と第２の導電層２６３ａ、第２の導電層２６３ｂとに電圧を印加すると、有機化合物層３６２ａ、有機化合物層３６２ｂに電流が流れて熱が発生する。そして、有機化合物層３６２ａ、有機化合物層３６２ｂの温度が、ガラス転移温度まで上昇すると、有機化合物層３６２ａ、有機化合物層３６２ｂを形成する材料は、流動性を有する組成物となる。組成物（有機化合物材料）の表面張力と、被形成物質である絶縁層３７６ａ、絶縁層３７６ｂ表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層３６２ａ、有機化合物層３６２ｂの膜厚は不均一となり、有機化合物層３６２ａ、有機化合物層３６２ｂが変形し、第１の導電層３５５と第２の導電層３６３ａ、第２の導電層３６３ｂとの一部が接して第１の導電層３５６と第２の導電層３６３ａ、第２の導電層３６３ｂとが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
【０１３１】
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層３６２ａ、有機化合物層３６２ｂが形成される第１の導電層３５６上に、有機化合物層３６２ａ、有機化合物層３６２ｂとぬれ性の悪い絶縁層３７６ａ、絶縁層３７６ｂを設けることで、有機化合物層３６２ａ、有機化合物層３６２ｂの形状変化を促進し、有機化合物層３６２ａ、有機化合物層３６２ｂの膜厚を不均一とすることができるため、第１の導電層３５６と第２の導電層３６３ａ、第２の導電層３６３ｂとをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
【０１３２】
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
【０１３３】
また、素子形成層３８５と記憶素子部３７５とを含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６は、接着性を有する樹脂３９５により貼り合わされている。そして、素子形成層３８５と導電層３９３とは樹脂３９５中に含まれる導電性微粒子３９４を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３８５と記憶素子部３７５を含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６とを貼り合わせてもよい。
【０１３４】
このように、記憶装置およびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、基板上に薄膜トランジスタを形成して素子形成層を設けることもできるし、基板としてＳｉ等の半導体基板を用いて、基板上に電界効果トランジスタを形成することによって素子形成層を設けてもよい。また、基板としてＳＯＩ基板を用いて、その上に素子形成層を設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。
【０１３５】
さらには、記憶素子部を、アンテナとして機能する導電層が設けられた基板に設けてもよい。またトランジスタに接続するセンサを設けてもよい。
【０１３６】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。また本実施の形態で作製した半導体装置を、基板より公知の剥離工程により剥離し、フレキシブルな基板上に接着することで、フレキシブルな基体上に設けることができ、可撓性を有する半導体装置を得ることができる。フレキシブルな基体とは、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、基体に接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０１３７】
本発明の記憶素子によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。この結果、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
【０１３８】
（実施の形態４）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
【０１３９】
上記構成を有する半導体装置へのデータの書き込みは、電気的作用を加えることにより行うことができる。電気的作用を加えることによりデータの書き込みを行う場合について説明する（図３）。
【０１４０】
電気的作用を加えることによりデータの書き込みを行う場合、ロウデコーダ７２４ａ、カラムデコーダ７２６ａ、セレクタ７２６ｃにより、１つのメモリセル７２１を選択し、その後、書き込み回路を用いて、当該メモリセル７２１にデータを書き込む。具体的には、所望する部分の有機化合物層７５２に選択的に大きい電圧を印加して大電流を流し、第１の導電層７５１ｂと第２の導電層７５３ｂの間をショート（短絡）させる。
【０１４１】
ショートした部分は他の部分と比較すると電気抵抗が大幅に小さくなる。このように、電気的作用を加えることにより、２つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない有機化合物層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機化合物層に選択的に大きい電圧を印加して大電流を流すことによって、ショートさせて電気抵抗を小さくする。
【０１４２】
続いて、記憶素子からデータの読み出しを行う際の動作について説明する（図１６参照。）。ここでは、読み出し回路７２６ｂは、抵抗素子７４６とセンスアンプ７４７を含む構成とする。但し、読み出し回路７２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。
【０１４３】
データの読み出しは、第１の導電層７５１ｂと第２の導電層７５３ｂの間に電圧を印加して、有機化合物層７５２の電気抵抗を読み取ることにより行う。例えば、上述したように、電気的作用を加えるによりデータの書き込みを行う場合、電気的作用を加えていないときの抵抗値Ｒａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｒｂ１は、Ｒａ１＞Ｒｂ１を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【０１４４】
例えば、メモリセルアレイ７２２が含む複数のメモリセル７２１から、ｘ列目ｙ行目に配置されたメモリセル７２１のデータの読み出しを行う場合、まず、ロウデコーダ７２４ａ、カラムデコーダ７２６ａ、セレクタ７２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、メモリセル７２１が含む有機化合物層と、抵抗素子７４６とは、直列に接続された状態となる。このように、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、有機化合物層７５２の抵抗値Ｒａ又はＲｂに従って、抵抗分割された電位となる。そして、ノードαの電位は、センスアンプ７４７に供給され、当該センスアンプ７４７において、「０」と「１」のどちらの情報を有しているかを判別される。その後、センスアンプ７４７において判別された「０」と「１」の情報を含む信号が外部に供給される。
【０１４５】
上記の方法によると、有機化合物層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、有機化合物層に電気的作用を加えていないときの電流値Ｉａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｉｂ１は、Ｉａ１＜Ｉｂ１を満たすことを利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
【０１４６】
上記構成を有する記憶素子および当該記憶素子を備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を有機化合物層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。
【０１４７】
なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の記憶素子および当該記憶素子を備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様にデータの書き込みまたは読み出しを行うことができる。
【０１４８】
ここで、アクティブマトリクス型の場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図１４に具体例を挙げて説明する。
【０１４９】
図１４は、記憶素子部に「０」のデータの書き込みを行った記憶素子部の電流電圧特性９５１と、「１」のデータの書き込みを行った記憶素子部電流電圧特性９５２と、抵抗素子２４６の電流電圧特性９５３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。また、データを読み出す際の動作電圧として、第１の導電層２４３と第２の導電層２４５の間に３Ｖを印加した場合について説明する。
【０１５０】
図１４において、「０」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５１とトランジスタの電流電圧特性９５３との交点９５４が動作点となり、このときのノードαの電位はＶ１（Ｖ）となる。ノードαの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「０」と判別される。
【０１５１】
一方、「１」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５２とトランジスタの電流電圧特性９５３との交点９５５が動作点となり、このときのノードαの電位はＶ２（Ｖ）（Ｖ１＞Ｖ２）となる。ノードαの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「１」と判別される。
【０１５２】
このように、記憶素子部２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
【０１５３】
なお、本実施の形態は、上記実施の形態に示した記憶素子および当該記憶素子を備えた半導体装置の構成と自由に組み合わせて行うことができる。
（実施の形態５）
【０１５４】
本実施形態の半導体装置の構成について、図１２を参照して説明する。図１２に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８、センサ２１、センサ回路２２を有する。
【０１５５】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０１５６】
記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
【０１５７】
センサ２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１４に信号を出力する。
（実施の形態６）
【０１５８】
本発明によりプロセッサチップ（無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
【０１５９】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサチップ９０を設けることができる（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサチップ９１を設けることができる（図１３（Ｂ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサチップ９７を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサチップ９３を設けることができる（図１３（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサチップ９４を設けることができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサチップ９５を設けることができる（図１３（Ｆ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサチップ９６を設けることができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１６０】
本発明の半導体装置は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１６１】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１２（Ｂ）参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０１６２】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と組み合わされる。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０１６３】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
【０１６４】
また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【０１６５】
また、本発明の半導体装置が有する記憶装置は、電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【０１６６】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【０１６７】
（実施の形態７）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
【０１６８】
図１７に示したのは本発明の半導体装置が有する一構成例であり、メモリセル１７２１がマトリクス状に設けられたメモリセルアレイ１７２２、読み出し回路及び書き込み回路を有する回路１７２６、デコーダ１７２４、デコーダ１７２３を有している。なお、ここで示す記憶装置１７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
【０１６９】
メモリセル１７２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の導電層と、絶縁層とを有する。絶縁層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【０１７０】
まず、パッシブマトリクス型の記憶装置において記憶素子にデータの書き込みを行う際の動作について図１７、図１８を用いて説明する。データの書き込みは、電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【０１７１】
メモリセル１７２１にデータ「１」を書き込む場合、まず、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択する。具体的には、デコーダ１７２４によって、メモリセル１７２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコーダ１７２３とセレクタ１７２５によって、メモリセル１７２１に接続されるビット線Ｂ３を回路１７２６に接続する。そして、回路１７２６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、メモリセル１７２１を構成する第１の導電層と第２の導電層の間には電位（電圧）Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電位Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１７２】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【０１７３】
一方、メモリセル１７２１にデータ「０」を書き込む場合は、メモリセル１７２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択するが、回路１７２６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル１７２１を構成する第１の導電層と第２の導電層の間に、メモリセル１７２１の電気特性を変化させない程度の電圧（例えばー５〜５Ｖ）を印加すればよい。
【０１７４】
続いて、パッシブマトリクス型の記憶装置において、記憶素子からデータの読み出しを行う際の動作について説明する（図１７参照）。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図１７（Ｂ）に示す抵抗素子１７４６と差動増幅器１７４７を用いた回路１７２６を考えることができる。抵抗素子１７４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１７４６の代わりにトランジスタ１７４８を用いても良いし、差動増幅器の代わりにクロックドインバータ１７４９を用いることも可能である（図１７（Ｃ））。クロックドインバータ１７４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図１７に限定されない。
【０１７５】
メモリセル１７２１からデータの読み出しを行う場合、まず、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択する。具体的には、デコーダ１７２４によって、メモリセル１７２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、デコーダ１７２３とセレクタ１７２５によって、メモリセル１７２１に接続されるビット線Ｂｘを回路１７２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子１７４６（抵抗値Ｒｒ）とメモリセル１７２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル１７２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル１７２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１７（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１７（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１７６】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１７７】
上記の方法によると、絶縁層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１７８】
次に、アクティブマトリクス型の記憶装置において記憶素子にデータの書き込みを行うときの動作について説明する（図１８参照。）。
【０１７９】
図１８に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセルアレイ１２３２がマトリクス状に設けられたメモリセルアレイ１２３２、回路１２２６、デコーダ１２２４、デコーダ１２２３を有している。回路１２２６は読み出し回路及び書き込み回路を有している。なお、ここで示す記憶装置１２１７の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
【０１８０】
メモリセル１２３１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の配線と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の配線と、トランジスタ１２１０ａと、記憶素子１２１５ｂと、メモリセル１２３１とを有する。記憶素子１２１５ｂは、一対の導電層の間に、絶縁層が挟まれた構造を有する。トランジスタのゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子が有する２端子の一方と接続される。記憶素子の残る１端子は共通電極（電位Ｖｃｏｍ）と接続される。
【０１８１】
まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【０１８２】
ここでは、ｎ行ｍ列目のメモリセル１２３１にデータを書き込む場合について説明する。メモリセル１２３１にデータ「１」を書き込む場合、まず、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択する。具体的には、デコーダ１２２４によって、メモリセル１２３１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、デコーダ１２２３とセレクタ１２２５によって、メモリセル１２３１に接続されるビット線Ｂｍを読み出し回路及び書き込み回路を有する回路１２２６に接続する。そして、回路１２２６からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【０１８３】
こうして、メモリセルを構成するトランジスタ１２１０ａをオン状態とし、記憶素子１２１５ｂに、ビット線を電気的に接続し、おおむねＶｗ＝ＶｃｏｍーＶ２１の電位（電圧）を印加する。なお、記憶素子１２１５ｂの一方の電極は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電位Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１８４】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０１８５】
一方、メモリセル１２３１にデータ「０」を書き込む場合は、メモリセル１２３１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択するが、回路１２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、記憶素子１２１５ｂには、小さい電位（例えば−５〜５Ｖ）が印加されるか、電圧（電位）が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
【０１８６】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。ここでは、回路１２２６は、抵抗素子１２４６と差動増幅器１２４７を含む構成とする。但し、回路１２２６の構成は上記構成に制約されず、どのような構成を有していてもよい。
【０１８７】
次に、アクティブマトリクス型の記憶装置において電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子１２１５ｂの電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図１８（Ｂ）に示す抵抗素子１２４６と差動増幅器１２４７を用いた回路１２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１２４６の代わりに、トランジスタ１２４９を用いても良いし、差動増幅器の代わりにクロックドインバータ１２４８を用いることも可能である（図１８（Ｃ））。勿論、回路構成は図１８に限定されない。
【０１８８】
ｘ行ｙ列目メモリセル１２３１からデータの読み出しを行う場合、まず、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択する。具体的には、デコーダ１２２４によって、メモリセル１２３１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ１２１０ａをオン状態にする。また、デコーダ１２２３とセレクタ１２２５によって、メモリセル１２３１に接続されるビット線Ｂｘを回路１２２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０の抵抗素子１２４６（抵抗値Ｒｒ）と記憶素子１２１５ｂ（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル１２３１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル１２３１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１８（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１８（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１８９】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ１２１０ａのオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１９０】
上記の方法によると、記憶素子１２１５ｂの抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１９１】
上記構成を有する記憶素子および当該記憶素子を備えた記憶装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の記憶装置及び半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を絶縁層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した記憶装置及び半導体装置を提供することができる。
【０１９２】
なお、本実施の形態は、上記実施の形態に示した記憶素子、当該記憶素子を備えた記憶装置及び半導体装置の構成と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０１９３】
【図１】本発明を説明する概念図。
【図２】本発明の記憶装置を説明する図。
【図３】本発明の記憶装置を説明する図。
【図４】本発明の記憶装置を説明する図。
【図５】本発明の記憶装置を説明する図。
【図６】本発明の記憶装置を説明する図。
【図７】本発明の記憶装置を説明する図。
【図８】本発明の記憶装置を説明する図。
【図９】本発明の記憶装置を説明する図。
【図１０】本発明の半導体装置を説明する図。
【図１１】本発明の半導体装置を説明する図。
【図１２】本発明の半導体装置の作製方法を説明する図。
【図１３】本発明の半導体装置を説明する図。
【図１４】本発明の記憶装置を説明する図。
【図１５】本発明に適用することのできる液滴吐出装置の構成を説明する図。
【図１６】本発明の記憶装置を説明する図。
【図１７】本発明の記憶装置を説明する図。
【図１８】本発明の記憶装置を説明する図。
【図１】
2006352104.tif 000003
【図２】
2006352104.tif 000004
【図３】
2006352104.tif 000005
【図４】
2006352104.tif 000006
【図５】
2006352104.tif 000007
【図６】
2006352104.tif 000008
【図７】
2006352104.tif 000009
【図８】
2006352104.tif 000010
【図９】
2006352104.tif 000011
【図１０】
2006352104.tif 000012
【図１１】
2006352104.tif 000013
【図１２】
2006352104.tif 000014
【図１３】
2006352104.tif 000015
【図１４】
2006352104.tif 000016
【図１５】
2006352104.tif 000017
【図１６】
2006352104.tif 000018
【図１７】
2006352104.tif 000019
【図１８】
2006352104.tif 000020