(57)【要約】【課題】チップと回路線との間の接続線を短くして、高密度、軽薄短小化を図ったチップ内蔵型プリント回路基板およびその製造方法を提供する。【解決手段】チップ内蔵型プリント回路基板は、オープン領域が設けられた銅張積層板（ＣＣＬ）内にチップが内蔵され、銅張積層板の上部および下部に内層回路パターンが形成され、該内層回路パターンとチップの間を電気的に接続するためのビアホールを有する中心層と、前記中心層の上部および下部に積層され、ビアホールを有する絶縁層と、前記絶縁層上に形成された外層回路パターンなどで構成される。【選択図】図２
2006245574.tif 000002
【特許請求の範囲】
【請求項１】
オープン領域が設けられた銅張積層板内にチップが内蔵され、銅張積層板の上部および下部に内層回路パターンが形成され、該内層回路パターンとチップの間を電気的に接続するためのビアホールを有する中心層と、
前記中心層の上部および下部に積層され、ビアホールを有する絶縁層と、
前記絶縁層上に形成された外層回路パターンと、を含むことを特徴とするチップ内蔵型プリント回路基板。
【請求項２】
前記内蔵されたチップを除いた前記オープン領域に、ポリマー材料が充填されたことを特徴する請求項１に記載のチップ内蔵型プリント回路基板。
【請求項３】
前記中心層のビアホールは、内層間を電気的に接続するためのスルーホール、および上部でチップと回路パターンの間を電気的に接続するためのブラインドビアホールであることを特徴とする請求項１に記載のチップ内蔵型プリント回路基板。
【請求項４】
多数の絶縁層と多数の回路層が形成されたベース基板内にオープン領域が設けられ、前記オープン領域内にチップが内蔵され、前記ベース基板の上部および下部に内層回路パターンが形成され、該内層回路パターンとチップの間を電気的に接続するためのビアホールを有する中心層と、
前記中心層の上部および下部に積層され、ビアホールを有する絶縁層と、
前記絶縁層上に形成された外層回路パターンと、を含むことを特徴とするチップ内蔵型プリント回路基板。
【請求項５】
銅張積層板内に、片面のみが開放したオープン領域を設ける第１工程と、
前記オープン領域の底部にポリマー材料を入れ、前記オープン領域にチップを内蔵する第２工程と、
前記チップを除いた前記オープン領域をポリマー材料で充填し、表面を平坦化する第３工程と、
前記チップが内蔵された銅張積層板にビアホールを設け、メッキする第４工程と、
前記基板上にフォトリソグラフィプロセスを用いて前記銅張積層板上に内層回路パターンを形成する第５工程と、
前記内層回路パターン上に絶縁層を積層し、ビアホールを設けた後、セミアディティブプロセスを用いて外層回路パターンを形成する第６工程と、を含むことを特徴とするチップ内蔵型プリント回路基板の製造方法。
【請求項６】
前記オープン領域は、銅張積層板の片面にドリル加工によって設けられることを特徴とする請求項５に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項７】
前記第１工程の前に、絶縁層の片面に銅箔層が形成されたＲＣＣを銅張積層板に積層する工程をさらに含むことを特徴とする請求項５に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項８】
前記第１工程のオープン領域は、前記内蔵されるチップの高さより深いことを特徴とする請求項５に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項９】
前記第４工程のビアホールを設ける工程は、
前記充填されたポリマー材料内に、チップと回路パターンの間を電気的に接続するためのブラインドビアホールを設ける第４−１工程と、
前記銅張積層板に、内層間を電気的に接続するためのスルーホールを設ける第４−２工程と、を含むことを特徴とする請求項５に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１０】
前記第４工程のメッキは、無電解銅メッキおよび電解銅メッキであることを特徴とする請求項５に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１１】
前記ポリマー材料は、液状エポキシ材料であることを特徴とする請求項５に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１２】
前記第６工程の外層回路パターンを形成する工程は、
前記ビアホールを有する絶縁層にシード層を形成する第６−１工程と、
前記シード層上に、紫外線照射によって硬化処理されるドライフィルムを被覆する第６−２工程と、
前記ドライフィルム上に、所定の回路パターンが形成されたアートワークフィルムを整合させる第６−３工程と、
前記アートワークフィルムを介して紫外線照射を行ってドライフィルムに対する硬化処理を行う第６−４工程と、
前記紫外線照射によって未硬化処理されたドライフィルムを除去して、前記シード層を露出させる第６−５工程と、
前記露出したシード層に電解銅メッキを施して、メッキ層を形成する第６−６工程と、
前記メッキ層が形成された領域以外に存在するドライフィルムを除去して、所定の外層回路パターンを形成する第６−７工程と、
前記外層回路パターンが形成されていない残り領域に存在するシード層をエッチング処理して除去する第６−８工程と、を含むことを特徴とする請求項５に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１３】
銅張積層板内に、片面のみが開放したオープン領域を設ける第１工程と、
前記オープン領域の底部にポリマー材料を入れ、前記オープン領域にチップを内蔵する第２工程と、
前記チップを除いた前記オープン領域をポリマー材料で充填し、表面を平坦化する第３工程と、
前記チップが内蔵された銅張積層板にビアホールを設け、メッキする第４工程と、
フォトリソグラフィプロセスを用いて、前記銅張積層板上に内層回路パターンを形成する第５工程と、
前記内層回路パターン上にＲＣＣを積層し、ビアホールを設けて、メッキまたは充填メッキする第６工程と、
フォトリソグラフィプロセスを用いて、前記ＲＣＣ上に外層回路パターンを形成する第７工程と、を含むことを特徴とするチップ内蔵型プリント回路基板の製造方法。
【請求項１４】
前記オープン領域は、銅張積層板の片面にドリル加工によって設けられることを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１５】
前記第１工程の前に、絶縁層の片面に銅箔層が形成されたＲＣＣを銅張積層板に積層する工程をさらに含むことを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１６】
前記第１工程のオープン領域は、前記内蔵されるチップの高さより深いことを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１７】
前記第４工程のビアホールを設ける工程は、
前記充填されたポリマー材料内にチップと回路パターンの間を電気的に接続するためのブラインドビアホールを設ける第４−１工程と、
前記銅張積層板に、内層間を電気的に接続するためのスルーホールを設ける第４−２工程と、を含むことを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１８】
前記第４工程のメッキは、無電解銅メッキおよび電解銅メッキであることを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項１９】
前記第６工程のメッキは、無電解銅メッキおよび電解銅メッキであることを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項２０】
前記第６工程の充填メッキは、無電解銅メッキおよび電解銅メッキであることを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【請求項２１】
前記ポリマー材料は、液状エポキシ材料であることを特徴とする請求項１３に記載のチップ内蔵型プリント回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ内蔵型プリント回路基板およびその製造方法に関し、より具体的には、チップと回路線との接続長さを減らして集積度を向上させた、チップ内蔵型プリント回路基板およびその製造方法に関する。
【背景技術】
【０００２】
最近、電子産業の発達による電子製品の小型化と高機能化の要求に応えるために、電子産業の技術は、抵抗、キャパシタ、ＩＣ(integrated circuit)などの役割を基板に付与する方向に発展している。
【０００３】
従来、大部分のプリント回路基板（ＰＣＢ）の表面には、一般的なディスクリート部品のチップ抵抗または一般的なディスクリート部品のチップキャパシタを実装しているが、最近では、抵抗やキャパシタなどのチップタイプの部品を内蔵したプリント回路基板が開発されている。
【０００４】
このようなチップ部品内蔵型プリント回路基板の技術は、新しい材料とプロセスを用いて基板の内層に抵抗やキャパシタなどのチップ部品を挿入して、既存の表面に実装されていたチップ抵抗やチップキャパシタなどの受動部品の役割を代替する技術をいう。
【０００５】
換言すると、チップ内蔵型プリント回路基板は、基板自体の内層に、例えば、チップタイプのキャパシタが埋め込まれている形態であって、基板自体の大きさを問わずにチップがプリント回路基板の一部分に一体化されているものを「チップ内蔵型」といい、このような基板をチップ内蔵型プリント回路基板(Chip Embedded PCB)という。
【０００６】
このようなチップ内蔵型プリント回路基板は、外部で製作されて性能が確認された部品を挿入しているため、その最も重要な特徴は、基板上に直接製作する場合と比べて、より安定した歩留まりを維持できることにある。
【０００７】
一方、従来のチップ内蔵型プリント回路基板の技術は、３つの方法に分類できる。以下、これについて詳細に説明する。
【０００８】
第１は、ポリマーキャパシタペーストを塗布し、熱硬化、すなわち乾燥させてキャパシタを実現するポリマー厚膜型(Polymer Thick Film Type)キャパシタを実現する方法である。この方法は、プリント回路基板の内層にポリマーキャパシタペーストを塗布し、これを乾燥させた後、電極を形成するように銅ペーストを印刷して乾燥させることにより、内蔵型キャパシタを製造する。
【０００９】
第２は、セラミック充填感光性樹脂(photo-dielectric resin)をプリント回路基板にコートして、ディスクリートタイプの内蔵型キャパシタを実現する方法であって、米国モトローラ(Motorola）社が関連特許技術を保有している。この方法は、セラミック粉末を含有した感光性樹脂を基板に塗布した後、銅箔を積層させ、それぞれの上部電極および下部電極を形成し、続いて回路パターンを形成し、感光性樹脂をエッチングすることで、ディスクリート部品のキャパシタを実現する。
【００１０】
第３は、プリント回路基板の表面に実装されたデカップリングキャパシタと置換するように、プリント回路基板の内層に容量特性の誘電層を別途に挿入してキャパシタを実現する方法であって、米国サンミナ(Sanmina)社が関連特許技術を保有している。この方法は、プリント回路基板の内層に、電源電極およびグランド電極を有する誘電層を挿入して、電源分散型デカップリングキャパシタ(Power distributed decoupling capacitor)を実現している。
【００１１】
図１Ａ〜図１Ｆは、従来のチップ内蔵型プリント回路基板の製造方法の流れを示す断面図であって、特許文献１に開示されている。
【００１２】
まず、図１Ａに示すように、所定の回路パターンが形成されたコア基板１０にチップ挿入用溝１１を加工し、溝１１の底面に接着剤１２を塗布する。
【００１３】
その後、図１Ｂに示すように、チップ１３を溝１１内に挿入して、接着剤１２上に固定する。
【００１４】
上述したようにチップ１３を溝１１内に固定した後、図１Ｃに示すように、チップ１３と溝１１内壁との間の空間を熱硬化性樹脂１４で充填する。
【００１５】
その後、図１Ｄに示すように、コア基板１０上に熱硬化性エポキシ系樹脂シートを積層し、５０℃〜１５０℃の温度、５ｋｇ／ｃｍ２の圧力で真空圧縮して樹脂絶縁層１５を形成する。
【００１６】
上述したように樹脂絶縁層１５を形成した後、図１Ｅに示すように、レーザを用いて樹脂絶縁層１５を加工することにより、チップ１３の第１電極および第２電極と導通するためのビアホール１６を形成する。
【００１７】
図１Ｆに示すように、通常のプリント回路基板のビルドアップ(build-up)方式を用いてチップ内蔵型プリント回路基板１７を製造する。
【００１８】
上述したようなチップ内蔵型プリント回路基板の製造方法は、チップを内蔵した後、樹脂絶縁層を積層し、ビアホールを形成して、チップと回路層間を電気的に導通させているため、回路接続線が長くなり、回路空間を大きく占めることにより、製品の軽薄短小化が困難であるという問題点がある。
【００１９】
また、上述したようなチップ内蔵型プリント回路基板の製造方法は、全体回路の長さが長くなるにつれてインダクタンスが増加するという問題点がある。
【００２０】
【特許文献１】特開２００２−１１８３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的は、チップと回路線との間の接続線を短くして、高密度、軽薄短小化を図ったチップ内蔵型プリント回路基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
上記課題を解決するために、本発明のある観点によれば、オープン領域が設けられた銅張積層板（ＣＣＬ）内にチップが内蔵され、銅張積層板の上部および下部に内層回路パターンが形成され、該内層回路パターンとチップの間を電気的に接続するためのビアホールを有する中心層と、
前記中心層の上部および下部に積層され、ビアホールを有する絶縁層と、
前記絶縁層上に形成された外層回路パターンと、を含むことを特徴とするチップ内蔵型プリント回路基板が提供される。
【００２３】
また、本発明の他の観点によれば、銅張積層板内に、片面のみが開放したオープン領域を設ける第１工程と、
前記オープン領域の底部にポリマー材料を入れ、前記オープン領域にチップを内蔵する第２工程と、
前記チップを除いたオープン領域をポリマー材料で充填し、表面を平坦化する第３工程と、
前記チップが内蔵された銅張積層板にビアホールを設け、メッキする第４工程と、
フォトリソグラフィプロセスを用いて、前記銅張積層板上に内層回路パターンを形成する第５工程と、
前記内層回路パターン上に絶縁層を積層し、ビアホールを設けた後、セミアディティブ(semi-additive)プロセスを用いて外層回路パターンを形成する第６工程と、を含むことを特徴とするチップ内蔵型プリント回路基板の製造方法が提供される。
【００２４】
また、本発明の別の観点によれば、銅張積層板内に、片面のみが開放したオープン領域を設ける第１工程と、
前記オープン領域の底部にポリマー材料を入れ、前記オープン領域にチップを内蔵する第２工程と、
前記チップを除いたオープン領域をポリマー材料で充填し、表面を平坦化する第３工程と、
前記チップが内蔵された銅張積層板にビアホールを設け、メッキする第４工程と、
フォトリソグラフィプロセスを用いて、前記銅張積層板上に内層回路パターンを形成する第５工程と、
前記内層回路パターン上にＲＣＣ(Resin Coated Copper:樹脂付銅箔)を積層し、ビアホールを設けて、メッキする第６工程と、
フォトリソグラフィプロセスを用いて、前記ＲＣＣ上に外層回路パターンを形成する第７工程と、を含むことを特徴とするチップ内蔵型プリント回路基板の製造方法が提供される。
【発明の効果】
【００２５】
上述したように、本発明に係るチップ内蔵型プリント回路基板およびその製造方法によれば、チップと回路線とを電気的に接続するためのビアホールの長さを、チップとチップ内蔵のために設けられたオープン領域との間の高さの差程度に短くすることにより、回路線による表面空間が減少して、基板の集積度を向上させる効果をもたらす。すなわち、チップと、チップが挿入された層の銅箔とを、他の層を貫通するビアホールを経由させることなく、直接に接続することができる。
【００２６】
また、本発明は、チップと回路線との間の長さを減少させることにより、インダクタンスが減少して、高周波における電圧の細かい変動(wavelet)を減少させるという効果をもたらす。
【発明を実施するための最良の形態】
【００２７】
以下に添付図面を参照しながら、本発明に係るチップ内蔵型プリント回路基板およびその製造方法について詳細に説明する。
【００２８】
図２は、本発明に係るチップ内蔵型プリント回路基板を示す断面図である。
【００２９】
本発明に係るチップ内蔵型プリント回路基板の構造は、絶縁層の両面に薄い銅箔が張られた銅張積層板（ＣＣＬ：copper clad laminate）内にチップが内蔵され、銅張積層板の上部および下部に内層回路パターンが形成され、回路層とチップの間を電気的に接続するためのビアホールを有する中心層１１０と、前記中心層１１０の上部および下部に積層され、ビアホールを有する絶縁層１２０と、前記絶縁層１２０上に積層され、外層回路パターンが形成された外層回路層１３０などで構成されている。
【００３０】
すなわち、中心層１１０は、銅張積層板の上面をドリル加工して、片面のみが開放した収納空間を設け、そこにチップを内蔵し、そして回路層の間およびチップと回路層の間を電気的に接続するためのビアホールを設け、そして銅張積層板の上部および下部に内層回路パターンを形成することによって得られる。
【００３１】
その際、開放した収納空間がチップの高さより深く設けられ、収納空間とチップとの間の空間はポリマー材料で充填される。
【００３２】
中心層１１０のビアホールは、内層間を電気的に接続するためのスルーホール、および上部でチップと回路パターンとの間を電気的に接続するためのブラインドビアホールから構成されている。
【００３３】
絶縁層１２０は、前記中心層１１０の上部および下部に形成され、前記中心層１１０と前記外層回路層１３０との間を電気的に接続するためのビアホールを含んでいる。
【００３４】
外層回路層１３０は、前記絶縁層１２０上に外層回路パターンを形成したものである。
【００３５】
図３Ａ〜図３Ｍは、本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【００３６】
まず、図３Ａに示すように、絶縁層１０１の両面に、薄膜の銅箔層１０２が形成された銅張積層板を用意する。
【００３７】
ここで、銅張積層板の絶縁層１０１は、樹脂とガラス繊維の複合材料で形成される。この複合材料は、優れた電気的な特性および全方向で高い強度を有するものであり、機械的強度が不十分で、金属と比べて１０倍程度の温度寸法変化（熱膨張率）を有する樹脂の欠点を補完する。銅箔層１０２は、電気分解法により回転ドラム上に銅をメッキした後、回転ドラムから剥離する方法によって形成され、絶縁層１０１の上に形成することにより銅張積層板が得られる。
【００３８】
その際、実施形態において、銅張積層板の代わりに、絶縁層と銅層を所望の層数分だけ積層したベース基板を使用してもよい。
【００３９】
その後、図３Ｂに示すように、銅張積層板の上面にドリル加工を施して、片面のみが開放し、且つチップの高さより深いオープン領域１０３を形成する。
【００４０】
ドリル加工は、ＹＡＧ(Yttrium Aluminum Garnet)レーザまたはＣＯ２レーザを使用することができ、銅箔層あるいは絶縁層の所望の深さまで加工するときは、深さ調節が可能なドリルビット(Drill bit)を使用することができる。
【００４１】
ドリルビットの場合、図４Ａ、図４Ｂおよび図４Ｃに示すように、後に内蔵されるチップ１０５の大きさを考慮に入れて、ドリルビットの大きさに応じて１回または２回使用して加工する。ＣＯ２レーザの場合は、チップ１０５の大きさより少し大きく加工する。オープン領域１０３の深さは、内蔵すべきチップの高さより深くなるように調節加工して、チップと内層回路層との間のビアホールを形成できるようにする。
【００４２】
上述したようにオープン領域１０３を設けた後、図３Ｃに示すように、オープン領域１０３の底部に所定のポリマー材料１０４を入れて、そしてチップ１０５を挿入する。
【００４３】
ここで、ポリマー材料１０４は、液状エポキシ材料であって、チップ１０５を基板に固定するために用いられる。
【００４４】
その後、図３Ｄに示すように、チップ１０５以外のオープン領域１０３の空き空間をポリマー材料１０４で充填した後、銅箔と同じ高さになるように平坦化する。
【００４５】
こうしてポリマー材料１０４を用いてオープン領域１０３とチップ１０５との間の空き空間を充填して絶縁層を形成することにより、後に形成されるチップと回路との間の接続線の長さを減らすことができる。すなわち、チップと、チップが挿入された層の銅箔とを、他の層を貫通するビアホールを経由させることなく、直接に接続することができる。
【００４６】
その後、図３Ｅに示すように、ビアホール１０６を形成する。
【００４７】
ここで、ビアホール１０６は、機械的ドリル加工によって設けられたスルーホール、あるいはＹＡＧレーザやＣＯ２レーザなどのレーザドリルによって精密に加工されたブラインドビアホールである。
【００４８】
上述したようにビアホール１０６を設けた後、図３Ｆに示すように、無電解銅メッキおよび電解銅メッキによってビアホール１０６の内部をメッキあるいは充填メッキし、メッキ層１０７を形成する。
【００４９】
ここで、析出反応によって行われる無電解銅メッキの後に電解銅メッキを施す理由は、ドリル加工された孔の内壁が絶縁体からなり、電気分解による電解銅メッキを施すことができないためである。また、無電解メッキによって形成されたメッキ膜は、その厚さが薄いうえ、物性が劣ってそのまま使用できないため、さらに電解銅メッキを施して補強しなければならない。
【００５０】
その際、ビアホール１０６の内部を充填メッキする代わりに、電気伝導性インクを用いて充填し、表面に合わせて平坦化した後にメッキしてもよい。
【００５１】
その後、図３Ｇと図３Ｈに示すように、フォトリソグラフィプロセスを用いて内層回路パターン１０８を形成する。
【００５２】
フォトリソグラフィプロセスは、アートワークフィルムに印刷された回路パターンを基板上に転写する方法である。転写方法にはいろいろの方法があるが、最もよく使用される方法は、感光性のドライフィルムを用いて、アートワークフィルムに印刷された回路パターンを紫外線によってドライフィルムに転写する方法である。
【００５３】
その際、回路パターンが転写されたドライフィルムは、エッチングレジストとして機能する。エッチング処理を行うと、エッチングレジストパターンが形成されていない領域の銅箔層が除去されることにより、内層回路パターン１０８が形成された中心層１１０を完成する。
【００５４】
その後、図３Ｉに示すように、絶縁層１２０を中心層１１０の上部および下部に積層する。
【００５５】
絶縁層１２０は、一般に、半硬化状態のプリプレグ(prepreg)を使用しており、所定の熱と圧力で硬化する熱硬化性樹脂とガラス繊維の複合材料からなる。
【００５６】
上述したように、絶縁層１２０を積層した後、図３Ｊに示すように、ドリル加工を行ってビアホール１２１を設ける。
【００５７】
その後、図３Ｋに示すように、無電解メッキを用いてシード層１２２を形成する。
【００５８】
ここで、高密度の微細回路パターンを形成するためには、前記シード層１２２を構成するメッキ層の厚さは薄くしながら、ビアホール１２１の内部に均一に分布するようにする。
【００５９】
一般に、無電解メッキには、銅が多く用いられるが、ニッケルや錫など無電解メッキが可能な金属材料であればいずれも使用可能である。
【００６０】
上述したように、シード層１２２を形成した後、図３Ｌに示すように、レジストパターン１２３を形成する。
【００６１】
ここで、レジストパターン１２３は、外層回路パターンを形成するためのもので、感光性のドライフィルムを用いて、アートワークフィルムに印刷された回路パターンを紫外線によって基板に転写する方式を多く使用する。
【００６２】
その後、図３Ｍに示すように、銅メッキを施し、レジストパターン１２３を除去した後、露出したシード層１２０をエッチング処理して外層回路パターン１３０を完成する。
【００６３】
図５Ａ〜図５Ｌは、本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【００６４】
まず、図５Ａに示すように、絶縁層２０１の両面に、薄膜の銅箔層２０２が形成された銅張積層板を用意する。
【００６５】
ここで、銅張積層板の絶縁層２０１は、樹脂とガラス繊維の複合材料で形成される。この複合材料は、優れた電気的な特性および全方向で高い強度を有するものであり、機械的強度が不十分で、金属と比べて１０倍程度の温度寸法変化（熱膨張率）を有する樹脂の欠点を補完する。銅箔層２０２は、電気分解法により回転ドラム上に銅をメッキした後、回転ドラムから剥離する方法によって形成され、絶縁層２０１の上に形成することにより銅張積層板が得られる。
【００６６】
その際、銅張積層板の代わりに、絶縁層と銅層を所望の層数分だけ積層したベース基板を使用してもよい。
【００６７】
その後、図５Ｂに示すように、銅張積層板の上面にドリル加工を施して、片面のみが開放したオープン領域２０３を設ける。
【００６８】
ドリル加工は、ＹＡＧレーザやＣＯ２レーザを使用することができ、銅箔層あるいは絶縁層の所望の深さまで加工するときは、容易でかつ深さ調節が可能なドリルビットを使用することができる。
【００６９】
ドリルビットの場合は、図４Ａ、図４Ｂおよび図４Ｃに示すように、後に内蔵されるチップの大きさを考慮に入れて、１回または２回使用して加工する。ＣＯ２レーザの場合は、チップ１０５の大きさより少し大きく加工することができる。
【００７０】
上述したようにオープン領域２０３を設けた後、図５Ｃに示すように、オープン領域２０３の底部に所定のポリマー材料２０４を入れて、そしてチップ２０５を挿入する。
【００７１】
ここで、ポリマー材料２０４は、液状エポキシ材料であって、チップ２０５を基板に固定するために用いられる。
【００７２】
その後、図５Ｄに示すように、チップ２０５以外のオープン領域２０３の空き空間をポリマー材料２０４で充填した後、銅箔と同じ高さになるように平坦化する。
【００７３】
こうしてポリマー材料２０４を用いてオープン領域２０３とチップ２０５との間の空き空間を充填することにより、後に形成されるチップと回路との間の接続線の長さを減らすことができる。すなわち、チップと、チップが挿入された層の銅箔とを、他の層を貫通するビアホールを経由させることなく、直接に接続することができる。
【００７４】
その後、図５Ｅに示すように、ビアホール２０６を形成する。
【００７５】
ここで、ビアホール２０６は、機械的ドリル加工によって設けられたスルーホール、あるいはＹＡＧレーザやＣＯ２レーザなどのレーザドリルによって精密に加工されたブラインドビアホールである。
【００７６】
上述したようにビアホール２０６を設けた後、図５Ｆに示すように、無電解銅メッキおよび電解銅メッキによってビアホール２０６の内部をメッキあるいは充填メッキし、メッキ層２０７を形成する。
【００７７】
ここで、析出反応によって行われる無電解銅メッキの後に電解銅メッキを施す理由は、ドリル加工された孔の内壁が絶縁体からなり、電気分解による電解銅メッキを施すことができないためである。また、無電解メッキで形成されたメッキ膜は、その厚さが薄いうえ、物性が劣ってそのまま使用することができないため、さらに電解銅メッキを施して補強しなければならない。
【００７８】
その際、ビアホール２０６の内部を充填メッキする代わりに、電気伝導性インクを用いて充填し、表面に合わせて平坦化した後にメッキしてもよい。
【００７９】
その後、図５Ｇに示すように、フォトリソグラフィプロセスを用いて内層回路パターン２０８を形成する。
【００８０】
フォトリソグラフィプロセスは、アートワークフィルムに印刷された回路パターンを基板上に転写する方法である。転写方法にはいろいろの方法があるが、最もよく使用される方法は、感光性のドライフィルムを用いて、アートワークフィルムにプリントされた回路パターンを紫外線によってドライフィルムに転写する方法である。
【００８１】
その際、回路パターンが転写されたドライフィルムは、エッチングレジストとして機能する。また、エッチング処理を行うと、エッチングレジストパターンが形成されていない領域の銅箔層が除去されることにより、内層回路パターン２０８が形成された中心層２１０を完成することになる。
【００８２】
その後、図５Ｈに示すように、中心層２１０の上部および下部に、絶縁層と銅箔を順次形成してＲＣＣ２２０を形成するか、あるいは銅箔の片面に絶縁層がコートされたＲＣＣ２２０を中心層２１０の上部および下部に積層する。
【００８３】
ＲＣＣ２２０は、樹脂層の片面に銅箔層が形成された基板であって、樹脂層は、層間を絶縁する機能を有し、銅箔層は、後述する外層回路パターンを形成する回路層のベースとなる。
【００８４】
上述したようにＲＣＣ２２０を積層した後、図５Ｉに示すように、ドリル加工を行ってビアホール２２１を設ける。
【００８５】
ビアホール２２１は、レーザドリルまたは機械ドリルを用いて、層間導通のためのブラインドビアホール、または外層間を接続するスルーホールの形で設けられる。
【００８６】
その後、図５Ｊに示すように、無電解メッキおよび電解銅メッキによってビアホール２２１をメッキあるいは充填メッキし、メッキ層２２２を形成する。
【００８７】
ビアホール２２１をメッキあるいは充填メッキすることにより、層間を電気的に接続する。メッキ層２２２は、前記ＲＣＣ２２０の銅箔層と共に外層回路パターンを形成する。
【００８８】
その際、ビアホール２２１の内部を充填メッキする代わりに、電気伝導性インクを用いて充填し、表面に合わせて平坦化した後にメッキしてもよい。
【００８９】
上述したようにメッキ層２２２を形成した後、図５Ｋに示すように、エッチングレジストパターン２２３を形成する。
【００９０】
ここで、エッチングレジストパターン２２３を形成するためには、アートワークフィルムに印刷された回路パターンを基板上に転写しなければならない。転写方法にはいろいろの方法があるが、最もよく使用される方法は、感光性のドライフィルムを用いて、アートワークフィルムに印刷された回路パターンを紫外線によってドライフィルムに転写する方法である。最近では、ドライフィルムの代わりに、ＬＰＲ(Liquid Photo Resist：液体フォトレジスト)を使用することもある。
【００９１】
回路パターンが転写されたドライフィルムまたはＬＰＲは、エッチングレジスト２２３として機能する。また、基板をエッチング液に浸漬すると、図５Ｌに示すように、エッチングレジストパターン２２３が形成されていない領域の銅箔層およびメッキ層２２２が除去されることにより、所定の外層回路パターン２３０が形成されたチップ内蔵型プリント回路基板を完成することになる。
【００９２】
本発明は、チップと内層回路パターンとの間の絶縁を、チップとオープン領域との間の高さの差に応じてポリマー材料を充填することにより実現しているため、チップと回路線との間の接続線を短くすることができる。
【００９３】
これにより、回路線による回路空間、すなわち表面空間を減少させる効果だけでなく、インダクタンスが減少する効果ももたらす。
【００９４】
また、図６Ａは、チップと回路線との間の接続線が長い、従来のチップ内蔵型プリント回路基板における高周波での電圧の時間変化を示す図である。図６Ｂは、本発明のチップ内蔵型プリント回路基板における高周波での電圧の時間変化を示す図である。図６Ａおよび図６Ｂより、細かい変動(wavelet)が著しく減少したことが分かる。
【００９５】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はこれらの実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された本発明の思想及び範囲から逸脱することなく、各種の変更例または修正例に想到し得ることは理解できるであろう。
【図面の簡単な説明】
【００９６】
【図１Ａ】従来のチップ内蔵型プリント回路基板の製造方法による工程図である。
【図１Ｂ】従来のチップ内蔵型プリント回路基板の製造方法による工程図である。
【図１Ｃ】従来のチップ内蔵型プリント回路基板の製造方法による工程図である。
【図１Ｄ】従来のチップ内蔵型プリント回路基板の製造方法による工程図である。
【図１Ｅ】従来のチップ内蔵型プリント回路基板の製造方法による工程図である。
【図１Ｆ】従来のチップ内蔵型プリント回路基板の製造方法による工程図である。
【図２】本発明に係るチップ内蔵型プリント回路基板の断面図である。
【図３Ａ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｂ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｃ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｄ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｅ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｆ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｇ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｈ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｉ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｊ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｋ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｌ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図３Ｍ】本発明の第１実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図４Ａ】本発明に係るチップが内蔵されたオープン領域の断面図である。
【図４Ｂ】本発明に係るチップが内蔵されたオープン領域の断面図である。
【図４Ｃ】本発明に係るチップが内蔵されたオープン領域の断面図である。
【図５Ａ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｂ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｃ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｄ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｅ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｆ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｇ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｈ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｉ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｊ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｋ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図５Ｌ】本発明の第２実施形態に係るチップ内蔵型プリント回路基板の製造方法を示す工程図である。
【図６Ａ】従来のチップ内蔵型プリント回路基板における高周波での電圧の時間変化を示す図である。
【図６Ｂ】本発明のチップ内蔵型プリント回路基板における高周波での電圧の時間変化を示す図である。
【符号の説明】
【００９７】
１０１、２０１    絶縁層
１０２、２０２    銅箔層
１０３、２０３    オープン領域
１０４、２０４    ポリマー材料
１０５、２０５    チップ
１０６、２０６    ビアホール
１０７、２０７    メッキ層
１０８、２０８    内層回路パターン
１１０、２１０    中心層
１２０    絶縁層
１２１、２２１    ビアホール
１２２    シード層
１２３    レジストパターン
１３０、２３０    外層回路層
２２０    ＲＣＣ
２２２    メッキ層
２２３    エッチングレジストパターン
【図１Ａ】
2006245574.tif 000003
【図１Ｂ】
2006245574.tif 000004
【図１Ｃ】
2006245574.tif 000005
【図１Ｄ】
2006245574.tif 000006
【図１Ｅ】
2006245574.tif 000007
【図１Ｆ】
2006245574.tif 000008
【図２】
2006245574.tif 000009
【図３Ａ】
2006245574.tif 000010
【図３Ｂ】
2006245574.tif 000011
【図３Ｃ】
2006245574.tif 000012
【図３Ｄ】
2006245574.tif 000013
【図３Ｅ】
2006245574.tif 000014
【図３Ｆ】
2006245574.tif 000015
【図３Ｇ】
2006245574.tif 000016
【図３Ｈ】
2006245574.tif 000017
【図３Ｉ】
2006245574.tif 000018
【図３Ｊ】
2006245574.tif 000019
【図３Ｋ】
2006245574.tif 000020
【図３Ｌ】
2006245574.tif 000021
【図３Ｍ】
2006245574.tif 000022
【図４Ａ】
2006245574.tif 000023
【図４Ｂ】
2006245574.tif 000024
【図４Ｃ】
2006245574.tif 000025
【図５Ａ】
2006245574.tif 000026
【図５Ｂ】
2006245574.tif 000027
【図５Ｃ】
2006245574.tif 000028
【図５Ｄ】
2006245574.tif 000029
【図５Ｅ】
2006245574.tif 000030
【図５Ｆ】
2006245574.tif 000031
【図５Ｇ】
2006245574.tif 000032
【図５Ｈ】
2006245574.tif 000033
【図５Ｉ】
2006245574.tif 000034
【図５Ｊ】
2006245574.tif 000035
【図５Ｋ】
2006245574.tif 000036
【図５Ｌ】
2006245574.tif 000037
【図６Ａ】
2006245574.tif 000038
【図６Ｂ】
2006245574.tif 000039