(57)【要約】【課題】  本発明は、高音質のスイッチングアンプにおいて無駄な発熱及び消費電力を低減する。【解決手段】  本発明は、第１のオン抵抗を有するトランジスタをプッシュプル接続した第１のプッシュプル回路と、第１のオン抵抗よりも低い第２のオン抵抗を有するトランジスタをプッシュプル接続した第２のプッシュプル回路との双方の出力端に接続され、その出力を平滑するローパスフィルタＬＰＦとによって構成されたアンプ出力手段に対し外部からの入力信号Ｓ１に応じた駆動電圧を供給し、入力信号Ｓ１が無信号又は小信号であるか否かの判定結果に応じ第１又は第２のプッシュプル回路を選択的に切り換えるため、入力信号Ｓ１が無信号又は小信号のときには入力容量の少ない第１のプッシュプル回路を用いて無駄な発熱や消費電力の増大を防止し得ると共に、入力信号Ｓ１がそれ以外のときにはオン抵抗の小さな第２のプッシュプル回路を用いて高音質化を達成する。【選択図】        図１
2006166391.tif 000002
【特許請求の範囲】
【請求項１】
第１のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第１の出力段と、
上記第１のオン抵抗よりも低い第２のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第２の出力段と、
上記第１の出力段及び上記第２の出力段における双方の出力端に接続され、当該第１の出力段及び当該第２の出力段からの出力を平滑する平滑手段と、
入力信号に応じた駆動電圧を上記第１の出力段及び上記第２の出力段へ供給する駆動電圧供給手段と、
上記入力信号が無信号もしくは上記入力信号が所定レベル以下の小信号であるか否かを判定する判定手段と、
上記判定手段による判定結果に応じて上記第１の出力段又は上記第２の出力段を選択的に切り換える制御手段と
を具えることを特徴とするスイッチングアンプ。
【請求項２】
上記制御手段は、上記判定結果に基づいて上記入力信号が無信号もしくは上記小信号時であると認識したときには、上記第１の出力段に切り換え、それ以外のときには上記第２の出力段に切り換える
ことを特徴とする請求項１に記載のスイッチングアンプ。
【請求項３】
上記制御手段は、上記判定結果に基づいて上記入力信号が無信号もしくは上記小信号時であると認識したときには上記第１の出力段に切り替え、それ以外のときには上記第１の出力段及び上記第２の出力段の双方を併せて用いるように切り換える
ことを特徴とする請求項１に記載のスイッチングアンプ。
【請求項４】
上記駆動電圧供給手段は、上記第１の出力段及び上記第２の出力段に対してそれぞれ専用に設けられている
ことを特徴とする請求項１に記載のスイッチングアンプ。
【請求項５】
上記スイッチングアンプは、当該スイッチングアンプに対して逆動作する他のスイッチングアンプとＢＴＬ（バランスドトランスレス）接続されている
ことを特徴とする請求項１に記載のスイッチングアンプ。
【請求項６】
第１のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第１の出力段と、上記第１のオン抵抗よりも低い第２のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第２の出力段とが複数並列接続された出力段郡と、
上記出力段郡における各出力段に接続され、当該各出力段からの出力を平滑する平滑手段と、
入力信号に応じた駆動電圧を上記出力段郡における各出力段へ供給する駆動電圧供給手段と、
上記入力信号の状態を判定する判定手段と、
上記判定手段による判定結果に応じて上記出力段郡における各出力段を選択的に切り換えるセレクタ手段と
を具えることを特徴とするスイッチングアンプ。
【請求項７】
第１のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第１の出力段と、上記第１のオン抵抗よりも低い第２のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第２の出力段との双方の出力端に接続され、当該第１の出力段及び当該第２の出力段からの出力を平滑する平滑手段とによって構成されたアンプ出力手段に対し、外部からの入力信号に応じた駆動電圧を供給する駆動電圧供給ステップと、
上記入力信号が無信号もしくは上記入力信号が所定レベル以下の小信号であるか否かを判定する判定ステップと、
上記判定ステップによる判定結果に応じて上記第１の出力段又は上記第２の出力段を選択的に切り換える制御ステップと
を具えることを特徴とするスイッチングアンプの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングアンプ及びスイッチングアンプの駆動方法に関し、例えばＰＷＭ(Pulse Wide Modulation)アンプに適用して好適なものである。
【背景技術】
【０００２】
従来、ＰＷＭアンプにおいては、ＭＯＳ(Metal Oxide Semiconductor)−ＦＥＴ(Field Effect Transistor)をアンプ出力段におけるスイッチング素子として用いており、スピーカ出力の高音質化を追求するために当該ＭＯＳ−ＦＥＴ（以下、これをＦＥＴと呼ぶ）におけるオン抵抗（スイッチング素子をオンさせたときの抵抗）を極力小さくすることが求められている。
【０００３】
一方、Ｄ級増幅器においては、オン抵抗が低抵抗となるＣＭＯＳトランジスタによってスイッチング回路を構成することにより電源効率を良くするようになされたものがある（例えば、特許文献１参照）。
【特許文献１】特開2004-146981公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところでかかる構成のＰＷＭアンプにおいては、スイッチング素子として用いられるＦＥＴを並列に複数並べたり、チップサイズを大きくすることにより、いわゆるオン抵抗を小さくすることができるが、チップサイズを大きくして大電流を流すようにした分だけＦＥＴにおけるゲートの入力容量が大きくなってしまう。
【０００５】
実際上ＰＷＭアンプにおいては、無信号時におけるＰＷＭパルスのデューティー比が５０％であるのに対し、有信号時にはＰＷＭパルスのデューティー比が変化するようになされているが、スイッチング動作については無信号時であってもデューティー比５０％の割合でＦＥＴをオンオフ動作させており、その際にも僅かながら電力消費が発生する。
【０００６】
この電力消費は入力容量に比例して大きくなるためＰＷＭアンプにおいては、オン抵抗を小さくするためにチップサイズを大きくすると、入力容量が大きくなる分だけＦＥＴを動作させるプリドライバー段の電流増加につながって消費電力を増大させると共に、ＦＥＴのスイッチング動作に伴う発熱量の増大をも招くという問題があった。
【０００７】
本発明は以上の点を考慮してなされたもので、無駄な発熱及び消費電力を低減し得る高音質のスイッチングアンプ及びスイッチングアンプの駆動方法を提案しようとするものである。
【課題を解決するための手段】
【０００８】
かかる課題を解決するため本発明においては、第１のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第１の出力段と、第１のオン抵抗よりも低い第２のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第２の出力段と、第１の出力段及び第２の出力段における双方の出力端に接続され、当該第１の出力段及び当該第２の出力段からの出力を平滑する平滑手段と、入力信号に応じた駆動電圧を第１の出力段及び第２の出力段へ供給する駆動電圧供給手段と、入力信号が無信号もしくは入力信号が所定レベル以下の小信号であるか否かを判定する判定手段と、当該判定手段による判定結果に応じて第１の出力段又は第２の出力段を選択的に切り換える制御手段とを設けることにより、入力信号が無信号もしくは小信号のときにはオン抵抗は大きいが入力容量の少ない第１の出力段を用いて無駄な発熱や消費電力の増大を防止して高効率化を図ると共に、入力信号がそれ以外のときには入力容量は大きいが第１の出力手段よりもオン抵抗の小さな第２の出力段を用いてスイッチングアンプの高音質化を達成することができる。
【０００９】
また本発明においては、第１のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第１の出力段と、第１のオン抵抗よりも低い第２のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第２の出力段とが複数並列接続された出力段郡と、当該出力段郡における各出力段に接続され、当該各出力段からの出力を平滑する平滑手段と、入力信号に応じた駆動電圧を出力段郡における各出力段へ供給する駆動電圧供給手段と、入力信号の状態を判定する判定手段と、当該判定手段による判定結果に応じて出力段郡における各出力段を選択的に切り換えるセレクタ手段とを設けることにより、出力段郡における各出力段を入力信号の状態に応じた任意の組合せにより最適化した状態で用いることができるため、無駄な発熱や消費電力の増大を防止して高効率化を図りながら、スイッチングアンプの高音質化を達成することができる。
【００１０】
また発明においては、第１のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第１の出力段と、第１のオン抵抗よりも低い第２のオン抵抗を有するトランジスタをプッシュプル接続することにより構成された第２の出力段との双方の出力端に接続され、当該第１の出力段及び当該第２の出力段からの出力を平滑する平滑手段とによって構成されたアンプ出力手段に対し、外部からの入力信号に応じた駆動電圧を供給する駆動電圧供給ステップと、入力信号が無信号もしくは入力信号が所定レベル以下の小信号であるか否かを判定する判定ステップと、当該判定ステップによる判定結果に応じて第１の出力段又は第２の出力段を選択的に切り換える制御ステップとを設けることにより、入力信号が無信号時もしくは小信号のときにはオン抵抗は大きいが入力容量の少ない第１の出力段を用いて無駄な発熱や消費電力の増大を防止して高効率化を図ると共に、入力信号がそれ以外のときには入力容量は大きいが第１の出力手段よりもオン抵抗の小さな第２の出力段を用いてアンプ出力手段の高音質化を達成することができる。
【発明の効果】
【００１１】
本発明によれば、入力信号が無信号時もしくは小信号のときにはオン抵抗は大きいが入力容量の少ない第１の出力段を用いることにより無駄な発熱や消費電力の増大を防止して高効率化を図ると共に、入力信号がそれ以外のときには入力容量は大きいが第１の出力手段よりもオン抵抗の小さな第２の出力段を用いることにより高音質化を達成し得るスイッチングアンプ及びスイッチングアンプの駆動方法を実現することができる。
【００１２】
また本発明によれば、出力段郡における各出力段を入力信号の状態に応じた任意の組合せにより最適化した状態で用いることができるため、無駄な発熱や消費電力の増大を防止して高効率化を図りながら、スイッチングアンプの高音質化を達成し得るスイッチングアンプを実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面について、本発明の一実施の形態を詳述する。
【００１４】
（１）第１の実施の形態
図１において、１は全体として第１の実施の形態におけるＰＷＭアンプの構成を示し、当該ＰＷＭアンプ１では入力端子２から供給された入力信号Ｓ１をＰＷＭプロセッサー３に入力する。
【００１５】
ＰＷＭプロセッサー３は、入力信号Ｓ１をパルス幅変調することにより当該入力信号Ｓ１に応じたデューティー比でなるＰＷＭパルスに変換し、当該ＰＷＭパルスにおけるプラスの駆動電圧信号及びマイナスの駆動電圧信号をプリドライバー４へ供給する。
【００１６】
プリドライバー４は、プラスの駆動電圧信号に応じた駆動電圧をスイッチ回路ＳＷ１を介してＦＥＴＱ１のゲートに印加することにより当該ＦＥＴＱ１をオン動作させ、またマイナスの駆動電圧信号に応じた駆動電圧をスイッチ回路ＳＷ２を介してＦＥＴＱ３のゲートに印加することにより当該ＦＥＴＱ３をオン動作させるようになされている。
【００１７】
このＦＥＴＱ１及びＱ３は、主にスイッチング素子として用いられており、当該ＦＥＴＱ１がオン動作するときにはＦＥＴＱ３がオフ動作し、逆にＦＥＴＱ３がオン動作するときにはＦＥＴＱ１がオフ動作することにより第１のプッシュプル回路を構成するようになされている。
【００１８】
なおＦＥＴＱ１及びＱ３のゲートにはそれぞれバイアス抵抗Ｒ１及びＲ３が接続されており、これによりスイッチ回路ＳＷ１及びＳＷ２の切替端子ＳＷ１Ａ及びＳＷ２Ａが端子Ｔ１及びＴ３に接続された場合に所定電位の駆動電圧がＦＥＴＱ１及びＱ３に供給されると共に、スイッチ回路ＳＷ１及びＳＷ２の切替端子ＳＷ１Ａ及びＳＷ２Ａが端子Ｔ２及びＴ４に接続された場合に当該ＦＥＴＱ１及びＱ３のゲートキャリアを早く引き抜きＦＥＴＱ１及びＱ３が動作し続けてしまうことを防止している。
【００１９】
またＦＥＴＱ１及びＱ３は、当該ＦＥＴＱ１のソースとＦＥＴＱ３のソースとが接続され、その接続中点がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されると共に、ＦＥＴＱ１のドレインがプラス電源Ｖｃｃに接続され、ＦＥＴＱ３のドレインがマイナス電源Ｖｓｓに接続されている。
【００２０】
ところで端子Ｔ２及びＴ４は、ＦＥＴＱ２のゲート及びＦＥＴＱ４のゲートに接続されると共に、当該ＦＥＴＱ２のゲート及びＦＥＴＱ４のゲートにはＦＥＴＱ１及びＱ３と同様にそれぞれバイアス抵抗Ｒ２及びＲ４が接続されている。
【００２１】
またＦＥＴＱ２及びＱ４は、当該ＦＥＴＱ２のソースとＦＥＴＱ４のソースとが接続され、その接続中点がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されている。
【００２２】
この場合のＦＥＴＱ２のドレインについても、ＦＥＴＱ１と同様にプラス電源Ｖｃｃに接続されると共にＦＥＴＱ４のドレインがＦＥＴＱ３と同様にマイナス電源Ｖｓｓに接続されている。
【００２３】
このＦＥＴＱ２及びＱ４も、スイッチング素子として用いられており、当該ＦＥＴＱ２がオン動作するときにはＦＥＴＱ４がオフ動作し、逆にＦＥＴＱ４がオン動作するときにはＦＥＴＱ２がオフ動作することにより第２のプッシュプル回路を構成するようになされている。
【００２４】
このＰＷＭアンプ１では、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路の出力と、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路によって増幅された出力がローパスフィルタＬＰＦによって平滑された後、スピーカ出力としてスピーカ（図示せず）に供給される。
【００２５】
すなわちＰＷＭアンプ１では、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路及びローパスフィルタＬＰＦによってアンプ出力段を構成するようになされている。
【００２６】
ここでＦＥＴＱ１及びＱ３は、ＦＥＴＱ２及びＱ４よりもオン抵抗が大きくゲートの入力容量が小さなチップで構成されているのに対し、ＦＥＴＱ２及びＱ４は、ＦＥＴＱ１及びＱ３よりもオン抵抗が小さくゲートの入力容量が大きなチップで構成されている。
【００２７】
従ってマイクロコンピュータ５は、入力端子２から入力された入力信号Ｓ１を監視し、信号入力がない場合や、若しくは入力信号Ｓ１が例えば２〜３[W]の微弱な小信号である場合に該当するか否かを判別し、入力信号Ｓ１が無信号もしくは小信号であると認識したときには、効率を考慮してスイッチ回路ＳＷ１及びＳＷ２の切替端子ＳＷ１Ａ及びＳＷ２Ａを端子Ｔ１及びＴ３に接続させることにより、ＦＥＴＱ１又はＱ３を駆動させてゲートの入力容量が小さな第１のプッシュプル回路だけを動作させるようになされている。
【００２８】
またマイクロコンピュータ５は、入力信号Ｓ１を監視した結果として当該入力信号Ｓ１が例えば５０〜１００[W]程度の大信号時であると認識したときには、音質を考慮してスイッチ回路ＳＷ１及びＳＷ２の切替端子ＳＷ１Ａ及びＳＷ２Ａを端子Ｔ２及びＴ４に接続させることにより、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路における動作を停止させたうえでＦＥＴＱ２又はＱ４を駆動させて第２のプッシュプル回路だけを動作させるようになされている。
【００２９】
以上の構成において、ＰＷＭアンプ１ではオン抵抗が大きいがゲートの入力容量の小さなＦＥＴＱ１及びＱ３、ゲートの入力容量は大きいがオン抵抗の小さなＦＥＴＱ２及びＱ４をスイッチング素子として有し、入力信号Ｓ１が無信号時もしくは小信号時であるときにはスイッチ回路ＳＷ１及びＳＷ２の切替端子ＳＷ１Ａ及びＳＷ２Ａを端子Ｔ１及びＴ３に接続し、入力容量の小さなＦＥＴＱ１又はＱ３を駆動させて第１のプッシュプル回路だけを動作させるようにしたことにより、不必要で無駄なドライブ電流を削減し消費電力が増大することや無駄な発熱を防止し、高効率化を図ることができる。
【００３０】
またＰＷＭアンプ１では、入力信号Ｓ１が大信号時であるときにはスイッチ回路ＳＷ１及びＳＷ２の切替端子ＳＷ１Ａ及びＳＷ２Ａを端子Ｔ２及びＴ４に切り換え、ＦＥＴＱ１及びＱ３よりもオン抵抗が小さなＦＥＴＱ２又はＱ４を駆動させて第２のプッシュプル回路だけをオン動作させるようにしたことにより、ＦＥＴＱ２及びＱ４のゲートに対する充放電を短時間で実行し得、かくしてオン抵抗の低減により高音質化を達成することができる。
【００３１】
以上の構成によれば、ＰＷＭアンプ１では入力信号Ｓ１の監視結果に応じてＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路と、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路とを切り換えて用いるようにしたことにより、無駄な発熱や消費電力の増大を防止し得ると共に高音質化を実現することができる。
【００３２】
（２）第２の実施の形態
図１との対応部分に同一符号を付して示す図２において、１１は全体として第２の実施の形態におけるＰＷＭアンプの構成を示し、当該ＰＷＭアンプ１１においても第１の実施の形態と同様に入力端子２から供給された入力信号Ｓ１をＰＷＭプロセッサー３に入力する。
【００３３】
ＰＷＭプロセッサー３は、入力信号Ｓ１をパルス幅変調することにより当該入力信号Ｓ１に応じたデューティー比でなるＰＷＭパルスに変換し、当該ＰＷＭパルスにおけるプラスの駆動電圧信号及びマイナスの駆動電圧信号をプリドライバー４へ供給する。
【００３４】
プリドライバー４は、プラスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ１のゲートに直接印加することにより当該ＦＥＴＱ１をオン動作させ、またマイナスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ３のゲートに直接印加することにより当該ＦＥＴＱ３をオン動作させるようになされている。
【００３５】
すなわちプリドライバー４は、ＦＥＴＱ１及びＱ３に対して駆動電圧を常時印加するようになされており、これにより当該ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路を常時動作させるようになされている。
【００３６】
因みに第２の実施の形態におけるＰＷＭアンプ１１においては第１の実施の形態とは異なり、プリドライバー４の出力とＦＥＴＱ１及びＱ３のゲートとが直接接続されており、当該ＦＥＴＱ１及びＱ３のゲートにバイアス抵抗は接続されていない。
【００３７】
またＦＥＴＱ１及びＱ３は、第１の実施の形態と同様に当該ＦＥＴＱ１のソースとＦＥＴＱ３のソースとが接続され、その接続中点がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されると共に、ＦＥＴＱ１のドレインがプラス電源Ｖｃｃに接続されると共にＦＥＴＱ３のドレインがマイナス電源Ｖｓｓに接続されている。
【００３８】
ところでプリドライバー４の出力は、端子Ｔ５及びＴ６に対しても供給されており、スイッチ回路ＳＷ３及びＳＷ４の切替端子ＳＷ３Ａ及びＳＷ４Ａが端子Ｔ５及びＴ６に接続された場合にはＦＥＴＱ２及びＱ４のゲートに対しても駆動電圧をそれぞれ印加するようになされている。
【００３９】
なおＦＥＴＱ２及びＦＥＴＱ４は、第１の実施の形態と同様に当該ＦＥＴＱ２のゲート及びＦＥＴＱ４のゲートにバイアス抵抗Ｒ２及びＲ４が接続されている。
【００４０】
またＦＥＴＱ２及びＦＥＴＱ４は、当該ＦＥＴＱ２のソースとＦＥＴＱ４のソースとが接続され、その接続中点がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されている。
【００４１】
この場合のＦＥＴＱ２のドレインも、ＦＥＴＱ１と同様にプラス電源Ｖｃｃに接続されると共にＦＥＴＱ４のドレインがＦＥＴＱ３と同様にマイナス電源Ｖｓｓに接続されている。
【００４２】
このＦＥＴＱ２及びＱ４は、ＦＥＴＱ１及びＱ３と同様にスイッチング素子として用いられており、当該ＦＥＴＱ２がオン動作するときにはＦＥＴＱ４がオフ動作し、逆にＦＥＴＱ４がオン動作するときにはＦＥＴＱ２がオフ動作することにより第２のプッシュプル回路を構成している。
【００４３】
このＰＷＭアンプ１１では、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路と、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路との出力がローパスフィルタＬＰＦによって平滑された後、スピーカ出力としてスピーカ（図示せず）に供給される。
【００４４】
すなわちＰＷＭアンプ１１においても、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路及びローパスフィルタＬＰＦによってアンプ出力段を構成するようになされている。
【００４５】
ここでＦＥＴＱ１及びＱ３は、第１の実施の形態と同様にＦＥＴＱ２及びＱ４よりもオン抵抗が大きく入力容量が小さなチップであるのに対し、ＦＥＴＱ２及びＱ４は、第１の実施の形態と同様にＦＥＴＱ１及びＱ３よりもオン抵抗が小さく入力容量が大きなチップである。
【００４６】
従ってマイクロコンピュータ５は、入力端子２から入力された入力信号Ｓ１を監視し、信号入力がない場合や、若しくは入力信号Ｓ１が例えば２〜３[W]の微弱な小信号である場合か否かを判別し、入力信号Ｓ１が無信号もしくは小信号であるときには効率を考慮してスイッチ回路ＳＷ３及びＳＷ４の切替端子ＳＷ３Ａ及びＳＷ４Ａを端子Ｔ５及びＴ６から切り離し、ＦＥＴＱ１又はＱ３からなる第１のプッシュプル回路だけを動作させるようになされている。
【００４７】
またマイクロコンピュータ５は、入力信号Ｓ１を監視した結果として当該入力信号Ｓ１が例えば５０〜１００[W]程度の大信号時であるときには、音質を考慮してスイッチ回路ＳＷ３及びＳＷ４の切替端子ＳＷ３Ａ及びＳＷ４Ａを端子Ｔ５及びＴ６に接続させることにより、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路については引き続き動作させると共に、ＦＥＴＱ２又はＱ４についても駆動させて第２のプッシュプル回路を動作させ、当該第１のプッシュプル回路及び第２のプッシュプル回路を併用して用いるようになされている。
【００４８】
以上の構成において、ＰＷＭアンプ１１ではオン抵抗が大きく入力容量の小さなＦＥＴＱ１及びＱ３と、オン抵抗が小さく入力容量の大きなＦＥＴＱ２及びＱ４をスイッチング素子として有し、入力信号Ｓ１が無信号時もしくは小信号時であるときにはスイッチ回路ＳＷ３及びＳＷ４の切替端子ＳＷ３Ａ及びＳＷ４Ａを端子Ｔ５及びＴ６から切り離し、入力容量の小さなＦＥＴＱ１又はＱ３を駆動させて第１のプッシュプル回路だけを動作させるようにしたことにより、無駄なドライブ電流を削減し消費電力が増大することや無駄な発熱を防止して高効率化を図ることができる。
【００４９】
またＰＷＭアンプ１１では、入力信号Ｓ１が大信号時であるときにはスイッチ回路ＳＷ３及びＳＷ４の切替端子ＳＷ３Ａ及びＳＷ４Ａを端子Ｔ５及びＴ６に接続させ、ＦＥＴＱ１又はＱ３からなる第１のプッシュプル回路を引き続き動作させると共に、オン抵抗が小さく入力容量の大きなＦＥＴＱ２又はＱ４を駆動させて第２のプッシュプル回路についても動作させるようにしたことにより、ＦＥＴＱ２及びＱ４のゲートに対する充放電を短時間で実行し、第１のプッシュプル回路及び第２のプッシュプル回路を併用して高音質化を達成することができる。
【００５０】
以上の構成によれば、ＰＷＭアンプ１では入力信号Ｓ１の監視結果に応じてＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路だけを動作させる場合と、当該第１のプッシュプル回路に加えてＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路についても併せて動作させる場合とを切換えることができるようにしたことにより、無駄な発熱や消費電力の増大を防止し得ると共に高音質化を実現することができる。
【００５１】
（３）第３の実施の形態
図１との対応部分に同一符号を付して示す図３において２１は全体として第３の実施の形態におけるＰＷＭアンプの構成を示し、当該ＰＷＭアンプ２１においても第１の実施の形態と同様に入力端子２から供給された入力信号Ｓ１をＰＷＭプロセッサー３に入力する。
【００５２】
ＰＷＭプロセッサー３は、入力信号Ｓ１をパルス幅変調することにより当該入力信号Ｓ１に応じたデューティー比でなるＰＷＭパルスに変換し、当該ＰＷＭパルスにおけるプラスの駆動電圧信号及びマイナスの駆動電圧信号をスイッチ回路ＳＷ５及びＳＷ６を介して端子Ｔ７、Ｔ８もしくは端子Ｔ９、Ｔ１０へ出力する。
【００５３】
スイッチ回路ＳＷ５及びＳＷ６は、端子Ｔ７、Ｔ８又は端子Ｔ９、Ｔ１０に切り換え可能であり、当該スイッチ回路ＳＷ５及びＳＷ６の切替端子ＳＷ５Ａ及びＳＷ６Ａが第１のドライバー回路２２に接続されている。
【００５４】
第１のドライバー回路２２は、内部のプリドライバー２２Ａによりスイッチ回路ＳＷ５及びＳＷ６を介してＰＷＭプロセッサー３から供給されるプラスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ１のゲートに印加することにより当該ＦＥＴＱ１をオン動作させ、またマイナスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ３のゲートに印加することにより当該ＦＥＴＱ３をオン動作させる。
【００５５】
このＦＥＴＱ１及びＱ３は、第１の実施の形態と同様に第１のプッシュプル回路を構成し、当該第１のプッシュプル回路の出力がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されている。
【００５６】
一方、端子Ｔ９及びＴ１０は、第２のドライバー回路２３に接続されており、当該第２のドライバー回路２３は内部のプリドライバー２３Ａによりスイッチ回路ＳＷ５及びＳＷ６を介してＰＷＭプロセッサー３から供給されるプラスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ２のゲートに印加することにより当該ＦＥＴＱ２をオン動作させ、またマイナスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ４のゲートに印加することにより当該ＦＥＴＱ４をオン動作させる。
【００５７】
このＦＥＴＱ２及びＱ４についても、第１の実施の形態と同様に第２のプッシュプル回路を構成し、当該第２のプッシュプル回路の出力がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されている。
【００５８】
このＰＷＭアンプ２１でも、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路と、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路の出力がローパスフィルタＬＰＦによって平滑された後、スピーカ出力としてスピーカ（図示せず）に供給される。
【００５９】
すなわちＰＷＭアンプ２１においても、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路及びローパスフィルタＬＰＦによってアンプ出力段を構成するようになされている。
【００６０】
ここでＦＥＴＱ１及びＱ３は、第１の実施の形態と同様にＦＥＴＱ２及びＱ４よりもオン抵抗が大きく入力容量が小さなチップであるのに対し、ＦＥＴＱ２及びＱ４は、第１の実施の形態と同様にＦＥＴＱ１及びＱ３よりもオン抵抗が小さく入力容量が大きなチップである。
【００６１】
従ってマイクロコンピュータ５は、入力端子２から入力された入力信号Ｓ１を監視し、信号入力がない場合や、若しくは小信号である場合であるか否かを判別し、入力信号Ｓ１が無信号もしくは小信号であると認識したときには効率を考慮してスイッチ回路ＳＷ５及びＳＷ６の切替端子ＳＷ５Ａ及びＳＷ６Ａを端子Ｔ７及びＴ８に接続し、第１のドライバー回路２２のＦＥＴＱ１又はＱ３からなる第１のプッシュプル回路だけを動作させるようになされている。
【００６２】
またマイクロコンピュータ５は、入力信号Ｓ１を監視した結果として当該入力信号Ｓ１が例えば５０〜１００[W]程度の大信号であると認識したときには、音質を考慮してスイッチ回路ＳＷ５及びＳＷ６の切替端子ＳＷ５Ａ及びＳＷ６Ａを端子Ｔ９及びＴ１０に接続させることにより、ＦＥＴＱ２又はＱ４を駆動させて第２のプッシュプル回路だけを動作させるようになされている。
【００６３】
以上の構成において、ＰＷＭアンプ２１ではオン抵抗が大きく入力容量の小さなＦＥＴＱ１及びＱ３とプリドライバー２２Ａとが一体化された第１のドライバー回路２２と、オン抵抗が小さく入力容量の大きなＦＥＴＱ２及びＱ４とプリドライバー２３Ａとが一体化された第２のドライバー回路２３とを有し、入力信号Ｓ１が無信号もしくは小信号であるときにはスイッチ回路ＳＷ５及びＳＷ６の切替端子ＳＷ５Ａ及びＳＷ６Ａを端子Ｔ７及びＴ８に接続し、第１のドライバー回路２２により入力容量の小さなＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路だけを動作させるようにしたことにより、無駄なドライブ電流を削減し消費電力が増大することや無駄な発熱を防止して高効率化を図ることができる。
【００６４】
またＰＷＭアンプ２１では、入力信号Ｓ１が大信号であるときにはスイッチ回路ＳＷ５及びＳＷ６の切替端子ＳＷ５Ａ及びＳＷ６Ａを端子Ｔ９及びＴ１０に接続し、第２のドライバー回路２３によりオン抵抗が小さく入力容量の大きなＦＥＴＱ２又はＱ４からなる第２のプッシュプル回路だけを動作させるようにしたことにより、ＦＥＴＱ２及びＱ４のゲートに対する充放電を短時間で実行し高音質化を達成することができる。
【００６５】
以上の構成によれば、ＰＷＭアンプ２１では入力信号Ｓ１の監視結果に応じてプリドライバー２２Ａ及びＦＥＴＱ１、Ｑ３が一体化された第１のドライバー回路２２と、プリドライバー２３Ａ及びＦＥＴＱ２、Ｑ４が一体化された第２のドライバー回路２３とを切り換えて用いるようにしたことにより、無駄な発熱や消費電力の増大を防止し得ると共に高音質化を実現することができる。
【００６６】
（４）第４の実施の形態
図３との対応部分に同一符号を付して示す図４において３１は全体として第４の実施の形態におけるＰＷＭアンプの構成を示し、当該ＰＷＭアンプ２１においても第１の実施の形態と同様に入力端子２から供給された入力信号Ｓ１をＰＷＭプロセッサー３に入力する。
【００６７】
ＰＷＭプロセッサー３は、入力信号Ｓ１をパルス幅変調することにより当該入力信号Ｓ１に応じたデューティー比でなるＰＷＭパルスに変換し、当該ＰＷＭパルスにおけるプラスの駆動電圧信号及びマイナスの駆動電圧信号を第１のドライバー回路２２へ直接出力する。
【００６８】
第１のドライバー回路２２は、内部のプリドライバー２２Ａによってプラスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ１のゲートに印加することにより当該ＦＥＴＱ１をオン動作させ、またマイナスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ３のゲートに印加することにより当該ＦＥＴＱ３をオン動作させるようになされている。
【００６９】
すなわち第１のドライバー回路２２は、ＦＥＴＱ１及びＱ３に対して駆動電圧を常時印加するようになされており、当該ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路を常時動作させるようになされている。
【００７０】
因みに第４の実施の形態におけるＰＷＭアンプ３１では、第３の実施の形態とは異なり、ＰＷＭプロセッサー３の出力と第１のドライバー回路２２とが直接接続されており、当該第１のドライバー回路２２におけるＦＥＴＱ１及びＱ３のゲートにバイアス抵抗は接続されていない。
【００７１】
またＦＥＴＱ１及びＱ３は、第３の実施の形態と同様に当該ＦＥＴＱ１のソースとＦＥＴＱ３のソースとが接続され、ＦＥＴＱ１のドレインがプラス電源Ｖｃｃに接続されると共にＦＥＴＱ３のドレインがマイナス電源Ｖｓｓに接続されている。
【００７２】
このＦＥＴＱ１及びＱ３は、第３の実施の形態と同様に第１のプッシュプル回路を構成し、当該第１のプッシュプル回路の出力がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されている。
【００７３】
ところでＰＷＭプロセッサー３の出力は、スイッチ回路ＳＷ７及びＳＷ８に対しても供給されており、スイッチ回路ＳＷ７及びＳＷ８の切替端子ＳＷ７Ａ及びＳＷ８Ａが端子Ｔ１１及びＴ１２に接続された場合には第１のドライバー回路２２だけではなく、第２のドライバー回路２３のプリドライバー２３Ａを介してＦＥＴＱ２及びＱ４のゲートに対しても駆動電圧を印加するようになされている。
【００７４】
第２のドライバー回路２３は、内部のプリドライバー２３Ａによってプラスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ２のゲートに印加することにより当該ＦＥＴＱ２をオン動作させ、またマイナスの駆動電圧信号に応じた駆動電圧をＦＥＴＱ４のゲートに印加することにより当該ＦＥＴＱ４をオン動作させるようになされている。
【００７５】
すなわち第２のドライバー回路２３は、スイッチ回路ＳＷ７及びＳＷ８の切替端子ＳＷ７Ａ及びＳＷ８Ａが端子Ｔ１１及びＴ１２に接続されたときだけ、ＦＥＴＱ２及びＱ４に対して駆動電圧を印加して当該ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路を動作させるようになされている。
【００７６】
この第２のプッシュプル回路の出力についても、コイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されている。
【００７７】
このＰＷＭアンプ３１においても、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路と、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路の出力がローパスフィルタＬＰＦによって平滑された後、スピーカ出力としてスピーカ（図示せず）に供給される。
【００７８】
すなわちＰＷＭアンプ３１においても、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路及びローパスフィルタＬＰＦによってアンプ出力段を構成するようになされている。
【００７９】
ここでＦＥＴＱ１及びＱ３は、第３の実施の形態と同様にＦＥＴＱ２及びＱ４よりもオン抵抗が大きく入力容量が小さなチップであるのに対し、ＦＥＴＱ２及びＱ４は、第３の実施の形態と同様にＦＥＴＱ１及びＱ３よりもオン抵抗が小さく入力容量が大きなチップである。
【００８０】
従ってマイクロコンピュータ５は、入力端子２から入力された入力信号Ｓ１を監視し、信号入力がない場合や、若しくは小信号である場合か否かを判別し、入力信号Ｓ１が無信号もしくは小信号であると認識したときには効率を考慮してスイッチ回路ＳＷ７及びＳＷ８の切替端子ＳＷ７Ａ及びＳＷ８Ａを端子Ｔ１１及びＴ１２から切り離し、第１のドライバー回路２２におけるＦＥＴＱ１又はＱ３からなる第１のプッシュプル回路だけを動作させるようになされている。
【００８１】
またマイクロコンピュータ５は、入力信号Ｓ１を監視した結果として当該入力信号Ｓ１が例えば５０〜１００[W]程度の大信号であると認識したときには音質を考慮してスイッチ回路ＳＷ７及びＳＷ８の切替端子ＳＷ７Ａ及びＳＷ８Ａを端子Ｔ１１及びＴ１２に接続させることにより、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路については引き続き動作させると共に、ＦＥＴＱ２又はＱ４についても駆動させて第２のプッシュプル回路についても動作させ、当該第１のプッシュプル回路及び第２のプッシュプル回路を併用するようになされている。
【００８２】
以上の構成において、ＰＷＭアンプ３１ではオン抵抗が大きく入力容量の小さなＦＥＴＱ１及びＱ３とプリドライバー２２Ａとが一体化された第１のドライバー回路２２と、オン抵抗が小さく入力容量の大きなＦＥＴＱ２及びＱ４とプリドライバー２３Ａとが一体化された第２のドライバー回路２３とを有し、入力信号Ｓ１が無信号もしくは小信号であるときにはスイッチ回路ＳＷ７及びＳＷ８の切替端子ＳＷ７Ａ及びＳＷ８Ａを端子Ｔ１１及びＴ１２から切り離し、第１のドライバー回路２２により入力容量の小さなＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路だけを動作させるようにしたことにより、無駄なドライブ電流を削減し消費電力が増大することや無駄な発熱を防止して高効率化を図ることができる。
【００８３】
またＰＷＭアンプ３１では、入力信号Ｓ１が大信号であるときにはスイッチ回路ＳＷ７及びＳＷ８の切替端子ＳＷ７Ａ及びＳＷ８Ａを端子Ｔ１１及びＴ１２に接続し、第１のドライバー回路２２により入力容量の小さいＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路を引き続き動作させると共に、第２のドライバー回路２３によりオン抵抗が小さく入力容量の大きなＦＥＴＱ２又はＱ４からなる第２のプッシュプル回路についても動作させるようにしたことにより、ＦＥＴＱ２及びＱ４のゲートに対する充放電を短時間で実行し得、当該第１のプッシュプル回路及び第２のプッシュプル回路を併用させてスピーカ出力の高音質化を達成することができる。
【００８４】
以上の構成によれば、ＰＷＭアンプ３１では入力信号Ｓ１の監視結果に応じて、第１のドライバー回路２２における第１のプッシュプル回路だけを動作させる場合と、当該第１のドライバー回路２２に加えて第２のドライバー回路２３における第２のプッシュプル回路についても併せて動作させる場合とを切り換え可能としたことにより、無駄な発熱や消費電力の増大を防止し得ると共に高音質化を実現することができる。
【００８５】
（５）第５の実施の形態
図１との対応部分に同一符号を付して示す図５において、４１は全体として第５の実施の形態におけるＰＷＭアンプの構成を示し、当該ＰＷＭアンプ４１では入力端子２から供給された入力信号Ｓ１をＰＷＭプロセッサー３に入力する。
【００８６】
ＰＷＭプロセッサー３は、入力信号Ｓ１をパルス幅変調することにより当該入力信号Ｓ１に応じたデューティー比でなるＰＷＭパルスに変換し、当該ＰＷＭパルスにおけるプラスの駆動電圧信号及びマイナスの駆動電圧信号をプリドライバー４へ供給する。
【００８７】
プリドライバー４は、プラスの駆動電圧信号に応じた駆動電圧をセレクタ４２を介してＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ５及びＦＥＴＱ６のゲートに印加することにより当該ＦＥＴＱ１、ＦＥＴＱ２、ＦＥＴＱ５及びＦＥＴＱ６をオン動作させ、またマイナスの駆動電圧信号に応じた駆動電圧をセレクタ４２を介してＦＥＴＱ３、ＦＥＴＱ４、ＦＥＴＱ７及びＦＥＴＱ８のゲートに印加することにより当該ＦＥＴＱ３、ＦＥＴＱ４、ＦＥＴＱ７及びＦＥＴＱ８をオン動作させるようになされている。
【００８８】
ＦＥＴＱ１及びＱ３は、主にスイッチング素子として用いられており、当該ＦＥＴＱ１がオン動作するときにはＦＥＴＱ３がオフ動作し、逆にＦＥＴＱ３がオン動作するときにはＦＥＴＱ１がオフ動作することにより第１のプッシュプル回路を構成するようになされている。
【００８９】
ＦＥＴＱ２及びＱ４も、スイッチング素子として用いられており、当該ＦＥＴＱ２がオン動作するときにはＦＥＴＱ４がオフ動作し、逆にＦＥＴＱ４がオン動作するときにはＦＥＴＱ２がオフ動作することにより第２のプッシュプル回路を構成するようになされている。
【００９０】
同様にＦＥＴＱ５及びＱ７、ＦＥＴＱ６及びＦＥＴＱ８も、スイッチング素子として用いられており、当該ＦＥＴＱ５、ＦＥＴＱ６がオン動作するときにはＦＥＴＱ７、ＦＥＴＱ８がオフ動作し、逆にＦＥＴＱ７、ＦＥＴＱ８がオン動作するときにはＦＥＴＱ５、ＦＥＴＱ６がオフ動作することにより第３のプッシュプル回路及び第４のプッシュプル回路を構成するようになされている。
【００９１】
またＦＥＴＱ１及びＱ３、ＦＥＴＱ２及びＱ４、ＦＥＴＱ５及びＱ７、ＦＥＴＱ６及びＱ８は、当該ＦＥＴＱ１、Ｑ２、Ｑ５、Ｑ６のソースとＦＥＴＱ３、Ｑ４、Ｑ７、Ｑ８のソースとが接続され、その接続中点がコイルＬ１及びコンデンサＣ１からなるローパスフィルタＬＰＦを介してスピーカ出力に接続されると共に、ＦＥＴＱ１、Ｑ２、Ｑ５、Ｑ６のドレインがプラス電源Ｖｃｃに接続され、ＦＥＴＱ３、Ｑ４、Ｑ７、Ｑ８のドレインがマイナス電源Ｖｓｓに接続されている。
【００９２】
このＰＷＭアンプ４１では、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路と、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路と、ＦＥＴＱ５及びＱ７からなる第３のプッシュプル回路と、ＦＥＴＱ６及びＱ８からなる第４のプッシュプル回路とによって増幅された出力がローパスフィルタＬＰＦによって平滑された後、スピーカ出力としてスピーカ（図示せず）に供給される。
【００９３】
すなわちＰＷＭアンプ４１では、ＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路、ＦＥＴＱ２及びＱ４からなる第２のプッシュプル回路、ＦＥＴＱ５及びＱ７からなる第３のプッシュプル回路、ＦＥＴＱ６及びＱ８からなる第４のプッシュプル回路及びローパスフィルタＬＰＦによってアンプ出力段を構成するようになされている。
【００９４】
ここでＦＥＴＱ１及びＱ３は、ＦＥＴＱ２及びＱ４よりもオン抵抗が大きくゲートの入力容量が小さなチップで構成されているのに対し、ＦＥＴＱ２及びＱ４は、ＦＥＴＱ１及びＱ３よりもオン抵抗が小さくゲートの入力容量が大きなチップで構成されている。
【００９５】
またＦＥＴＱ５及びＱ７やＦＥＴＱ６及びＱ８は、ＦＥＴＱ２及びＱ４と同様に、ＦＥＴＱ１及びＱ３よりもオン抵抗が小さくゲートの入力容量が大きなチップで構成されている。
【００９６】
従ってマイクロコンピュータ５は、入力端子２から入力された入力信号Ｓ１の状態を監視し、信号入力がない場合や、若しくは入力信号Ｓ１が例えば２〜３[W]の微弱な小信号である場合に該当するか否かを判別し、入力信号Ｓ１が無信号もしくは小信号であると認識したときには、効率を考慮してセレクタ４２を介してＦＥＴＱ１又はＱ３を駆動させ、ゲートの入力容量が小さな第１のプッシュプル回路だけを動作させるようになされている。
【００９７】
またマイクロコンピュータ５は、入力信号Ｓ１を監視した結果として当該入力信号Ｓ１が例えば５０〜１００[W]程度の大信号時であると認識したときには、音質を考慮してセレクタ４２を介してＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路における動作を停止させたうえでＦＥＴＱ２又はＱ４を駆動させて第２のプッシュプル回路だけを動作させたり、ＦＥＴＱ２又はＱ４、ＦＥＴＱ５又はＱ７、ＦＥＴＱ６又はＦＥＴＱ８を全て駆動させて第２のプッシュプル回路〜第４のプッシュプル回路を動作させるようになされている。
【００９８】
さらにマイクロコンピュータ５は、入力信号Ｓ１の状態を監視した結果として当該入力信号Ｓ１の音量レベルがこれまでよりも急激に増大したこと認識したときや、当該入力信号Ｓ１の振幅レベルがこれまでよりも急激に増大したことを認識したとき等には、例えばＦＥＴＱ１又はＦＥＴＱ３、ＦＥＴＱ２又はＱ４、ＦＥＴＱ５又はＱ７、ＦＥＴＱ６又はＦＥＴＱ８を全て駆動させて第１のプッシュプル回路〜第４のプッシュプル回路を全て動作させることもできる。
【００９９】
すなわちマイクロコンピュータ５は、入力信号Ｓ１の状態に応じて第１のプッシュプル回路〜第４のプッシュプル回路を如何なる組合せにより用いるのが最良かを適宜判断し、最良と考えられる組合せで選択した第１のプッシュプル回路〜第４のプッシュプル回路を動作させるようになされている。
【０１００】
因みに、マイクロコンピュータ５は、入力信号Ｓ１の状態に応じて第１のプッシュプル回路〜第４のプッシュプル回路のいずれか若しくは全てを用いるのかを表したテーブルを用意しておき、当該テーブルに従って第１のプッシュプル回路〜第４のプッシュプル回路における組合せを決定することもできる。
【０１０１】
以上の構成において、ＰＷＭアンプ４１ではオン抵抗が大きいがゲートの入力容量の小さなＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路と、ゲートの入力容量は大きいがオン抵抗の小さなＦＥＴＱ２及びＱ４、ＦＥＴＱ５及びＦＥＴＱ７、ＦＥＴＱ６及びＦＥＴＱ８からなる第２のプッシュプル回路〜第４のプッシュプル回路を有し、入力信号Ｓ１の状態に応じて第１のプッシュプル回路〜第４のプッシュプル回路を適宜組み合わせて用いるようにしたことにより、不必要で無駄なドライブ電流を削減し消費電力が増大することや、無駄な発熱、大電流によるＦＥＴＱ１〜ＦＥＴＱ８の破壊等を防止することができる。
【０１０２】
またＰＷＭアンプ４１では、入力信号Ｓ１が微弱な小信号であるときにはセレクタ４２を介してＦＥＴＱ１及びＱ３からなる第１のプッシュプル回路だけを動作させ、第２のプッシュプル回路〜第４のプッシュプル回路の動作を停止させることもできるので、第１の実施の形態と同様に、消費電力を低減して高効率化を図ることもできる。
【０１０３】
以上の構成によれば、ＰＷＭアンプ４１では入力信号Ｓ１の状態に合わせた最適な組合せにより第１のプッシュプル回路〜第４のプッシュプル回路を用いることができるため、当該入力信号Ｓ１の状態に合わせた最適な増幅処理を実行することができる。
【０１０４】
（６）他の実施の形態
なお上述の第１〜第５の実施の形態においては、スイッチング素子としてＭＯＳ−ＦＥＴでなるＦＥＴＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７及びＱ８を用いるようにした場合について述べたが、本発明はこれに限らず、バイポーラ形トランジスタや単なるＦＥＴ等を用いるようにしても良い。
【０１０５】
また上述の第１〜第５の実施の形態においては、スピーカ出力に対して１個のＰＷＭアンプ１、１１、２１、３１、４１を設けるようにした場合について述べたが、本発明はこれに限らず、図６に示すように、スピーカ出力に対して同時に逆動作するＰＷＭアンプ５１及びＰＷＭアンプ６１をＢＴＬ（バランスドトランスレス）接続することにより、スピーカ出力を２倍にするようにしても良い。
【０１０６】
さらに上述の第１〜第５の実施の形態においては、本発明のスイッチングアンプを、ＰＷＭアンプについて適用するようにした場合について述べたが、本発明はこれに限らず、Ｄ級アンプについて適用するようにしても良い。
【０１０７】
さらに上述の第５の実施の形態においては、第２〜第４のプッシュプル回路におけるＦＥＴＱ２及びＱ４、ＦＥＴＱ５及びＱ７及びＦＥＴＱ６及びＱ８を、第１のプッシュプル回路におけるＦＥＴＱ１及びＱ３よりもオン抵抗が小さくゲートの入力容量が大きな全て同じ特性のチップで構成されているようにした場合について述べたが、本発明はこれに限らず、全て異なる特性のチップで構成されるようにしたり、一部だけ異なる特性のチップで構成されるようにする等、任意の特性のチップで構成されるようにしても良い。
【０１０８】
さらに上述の第５の実施の形態においては、第１のプッシュプル回路〜第４のプッシュプル回路を４個用いるようにした場合について述べたが、本発明はこれに限らず、任意の個数のプッシュプル回路を用いてセレクタ４２により使い分けるようにしても良い。
【０１０９】
さらに上述の第１〜第４の実施の形態においては、第１の出力段としての第１のプッシュプル回路と、第２の出力段としての第２のプッシュプル回路と、平滑手段としてのローパスフィルタＬＰＦと、駆動電圧供給手段としてのプリドライバー４、２２Ａ、２３Ａと、判定手段及び制御手段としてのマイクロコンピュータ５とによってスイッチングアンプとしてのＰＷＭアンプ１、１１、２１及び３１を構成するようにした場合について述べたが、本発明はこれに限らず、その他種々の回路構成によりスイッチングアンプを構成するようにしても良い。
【０１１０】
さらに上述の第５の実施の形態においては、出力段郡としての第１〜第４のプッシュプル回路と、平滑手段としてのローパスフィルタＬＰＦと、駆動電圧供給手段としてのプリドライバー４と、判定手段としてのマイクロコンピュータ５と、セレクタ手段としてのセレクタ４２とによってスイッチングアンプとしてのＰＷＭアンプ４１を構成するようにした場合について述べたが、本発明はこれに限らず、その他種々の回路構成によりスイッチングアンプを構成するようにしても良い。
【産業上の利用可能性】
【０１１１】
本発明のスイッチングアンプ及びスイッチングアンプの駆動方法は、例えばパルス波形を基に増幅動作するアンプに適用することができる。
【図面の簡単な説明】
【０１１２】
【図１】第１の実施の形態におけるＰＷＭアンプの構成を示す略線的ブロック図である。
【図２】第２の実施の形態におけるＰＷＭアンプの構成を示す略線的ブロック図である。
【図３】第３の実施の形態におけるＰＷＭアンプの構成を示す略線的ブロック図である。
【図４】第４の実施の形態におけるＰＷＭアンプの構成を示す略線的ブロック図である。
【図５】第５の実施の形態におけるＰＷＭアンプの構成を示す略線的ブロック図である。
【図６】他の実施の形態におけるＰＷＭアンプの構成を示す略線的ブロック図である。
【符号の説明】
【０１１３】
１、１１、２１、３１、４１、５１、６１……ＰＷＭアンプ、２……入力端子、３……ＰＷＭプロセッサー、４……プリドライバー、５……マイクロコンピュータ、４２……セレクタ、ＳＷ１〜ＳＷ８……スイッチ回路、Ｔ１〜Ｔ１２……端子、Ｑ１〜Ｑ４……ＦＥＴ、Ｒ１〜Ｒ４……バイアス抵抗、Ｌ１……コイル、Ｃ１……コンデンサ。
【図１】
2006166391.tif 000003
【図２】
2006166391.tif 000004
【図３】
2006166391.tif 000005
【図４】
2006166391.tif 000006
【図５】
2006166391.tif 000007
【図６】
2006166391.tif 000008