(57)【要約】【課題】アナログ／デジタル変換器の入力レンジを調整することにより、迅速に適切なダイナミックレンジが得られる画像信号処理方法及び画像信号処理装置を提供すること。【解決手段】イメージセンサが暗状態で画像を読取って出力するアナログ画像信号のレベルを検出し、検出した前記アナログ画像信号のレベルに、入力レンジが初期設定されたアナログ／デジタル変換器の入力レンジの最低値が一致ないし近接するようにその入力レンジをシフトし、イメージセンサが明状態で画像を読取って出力するアナログ画像信号のレベルを検出し、前記検出した２つのアナログ画像信号のレベル、前記シフト後の入力レンジ及び前記アナログ／デジタル変換器の分解能に基づき所定の演算式により前記アナログ／デジタル変換器の入力レンジを再設定する画像信号処理方法。【選択図】      図３
2006166356.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサからのアナログ画像信号をアナログ／デジタル変換器によりデジタル画像信号に変換する画像信号処理方法において、イメージセンサが暗状態で画像を読取って出力するアナログ画像信号のレベルを検出するステップと、検出した前記アナログ画像信号のレベルに、入力レンジが初期設定されたアナログ／デジタル変換器の入力レンジの最低値が一致ないし近接するようにその入力レンジをシフトするステップと、該ステップの後、イメージセンサが明状態で画像を読取って出力するアナログ画像信号のレベルを検出するステップと、前記検出した２つのアナログ画像信号のレベル、前記シフト後の入力レンジ及び前記アナログ／デジタル変換器の分解能に基づき所定の演算式により前記アナログ／デジタル変換器の入力レンジを再設定するステップと、を含んでなることを特徴とする画像信号処理方法。
【請求項２】
前記所定の演算式は、前記再設定される入力レンジが前記検出した２つのアナログ画像信号のレベルに対して所定のマージンを持つように定めれらていることを特徴とする請求項１記載の画像信号処理方法。
【請求項３】
前記イメージセンサが暗状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を消灯した状態で基準板を読取って出力するアナログ画像信号であり、前記イメージセンサが明状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を点灯した状態で基準板を読取って出力するアナログ画像信号である、ことを特徴とする請求項１又は２記載の画像信号処理方法。
【請求項４】
イメージセンサからのアナログ画像信号をアナログ／デジタル変換器によりデジタル画像信号に変換する画像信号処理装置において、イメージセンサが暗状態で画像を読取って出力するアナログ画像信号のレベルを検出する第１検出手段と、検出した前記アナログ画像信号のレベルに、入力レンジが初期設定されたアナログ／デジタル変換器の入力レンジの最低値が一致ないし近接するようにその入力レンジをシフトする手段と、前記シフト後、イメージセンサが明状態で画像を読取って出力するアナログ画像信号のレベルを検出する第２検出手段と、前記検出した２つのアナログ画像信号のレベル、前記シフト後の入力レンジ及び前記アナログ／デジタル変換器の分解能に基づき所定の演算式により前記アナログ／デジタル変換器の入力レンジを再設定する再設定手段と、を備えることを特徴とする画像信号処理装置。
【請求項５】
前記所定の演算式は、前記再設定される入力レンジが前記検出した２つのアナログ画像信号のレベルに対して所定のマージンを持つように定めれらていることを特徴とする請求項４記載の画像信号処理装置。
【請求項６】
前記イメージセンサが暗状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を消灯した状態で基準板を読取って出力するアナログ画像信号であり、前記イメージセンサが明状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を点灯した状態で基準板を読取って出力するアナログ画像信号である、ことを特徴とする請求項４又は５記載の画像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサから出力されるアナログ画像信号をアナログ／デジタル変換器にてデジタル画像信号に変換処理する画像信号処理方法及び画像信号処理装置に関し、詳しくは、アナログ／デジタル変換器の入力レンジをイメージセンサから出力されるアナログ画像信号に対して最適なレンジに設定してアナログ／デジタル変換処理を行う画像信号処理方法及び画像信号処理装置に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge  Coupled  Device）イメージセンサで原稿等の画像を読取って出力された画像信号のレベルは、読取時のランプ光量、ＣＣＤイメージセンサの感度、ミラー反射率、レンズｆ値等のばらつきにより変化する。したがって、ＣＣＤイメージセンサで読取って出力される画像信号に対する画像信号処理のパラメータを設計段階から固定すると、機台によってそのレベルにばらつきが生じるため、適切なレベルの画像信号が得られず、得られた画像の階調性が損なわれることがある。
【０００３】
機台によって生じる上記出力画像信号のレベルのばらつきをなくすために、出力画像信号のオフセット調整、レンジ調整を行って、ＣＣＤイメージセンサで得られた画像信号のダイナミックレンジを画像処理回路のダイナミックレンジに一致させる調整方法が採られる。
【０００４】
例えば、特許文献１に開示されている画像信号処理回路は、ＣＣＤイメージセンサからの出力をアナログ信号処理回路（ＡＦＥ；アナログフロントエンド）にてゲイン調整及びオフセット調整をすることで、ＣＣＤイメージセンサで得られた画像信号のダイナミックレンジを画像処理回路のダイナミックレンジに合わせるものである。
【特許文献１】特開２００１−２６８３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の画像信号処理回路は、カットアンドトライでゲインを微調整しながら最適のゲイン及びオフセット値を設定するものであるため、調整に時間がかかるという問題がある。近年、多値画像のビット数は５１２、１０２４等に増える傾向にあり、そうなると、尚更上記調整に多くの時間を要することになる。
【０００６】
本発明は、かかる問題に鑑みてなされたものであり、アナログ／デジタル変換器の入力レンジを調整することにより、迅速に適切なダイナミックレンジが得られる画像信号処理方法及び画像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１記載の画像信号処理方法は、イメージセンサからのアナログ画像信号をアナログ／デジタル変換器によりデジタル画像信号に変換する画像信号処理方法において、イメージセンサが暗状態で画像を読取って出力するアナログ画像信号のレベルを検出するステップと、検出した前記アナログ画像信号のレベルに、入力レンジが初期設定されたアナログ／デジタル変換器の入力レンジの最低値が一致ないし近接するようにその入力レンジをシフトするステップと、該ステップの後、イメージセンサが明状態で画像を読取って出力するアナログ画像信号のレベルを検出するステップと、前記検出した２つのアナログ画像信号のレベル、前記シフト後の入力レンジ及び前記アナログ／デジタル変換器の分解能に基づき所定の演算式により前記アナログ／デジタル変換器の入力レンジを再設定するステップと、を含んでなることを特徴としている。
【０００８】
請求項２記載の画像信号処理方法は、請求項１記載の画像信号処理方法において、前記所定の演算式は、前記再設定される入力レンジが前記検出した２つのアナログ画像信号のレベルに対して所定のマージンを持つように定めれらていることを特徴としている。
【０００９】
請求項３記載の画像信号処理方法は、請求項１又は２記載の画像信号処理方法において、前記イメージセンサが暗状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を消灯した状態で基準板を読取って出力するアナログ画像信号であり、前記イメージセンサが明状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を点灯した状態で基準板を読取って出力するアナログ画像信号である、ことを特徴としている。
【００１０】
請求項４記載の画像信号処理装置は、イメージセンサからのアナログ画像信号をアナログ／デジタル変換器によりデジタル画像信号に変換する画像信号処理装置において、イメージセンサが暗状態で画像を読取って出力するアナログ画像信号のレベルを検出する第１検出手段と、検出した前記アナログ画像信号のレベルに、入力レンジが初期設定されたアナログ／デジタル変換器の入力レンジの最低値が一致ないし近接するようにその入力レンジをシフトする手段と、前記シフト後、イメージセンサが明状態で画像を読取って出力するアナログ画像信号のレベルを検出する第２検出手段と、前記検出した２つのアナログ画像信号のレベル、前記シフト後の入力レンジ及び前記アナログ／デジタル変換器の分解能に基づき所定の演算式により前記アナログ／デジタル変換器の入力レンジを再設定する再設定手段と、を備えることを特徴としている。
【００１１】
請求項５記載の画像信号処理装置は、請求項４記載の画像信号処理装置において、前記所定の演算式は、前記再設定される入力レンジが前記検出した２つのアナログ画像信号のレベルに対して所定のマージンを持つように定めれらていることを特徴としている。
【００１２】
請求項６記載の画像信号処理装置は、請求項４又は５記載の画像信号処理装置において、前記イメージセンサが暗状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を消灯した状態で基準板を読取って出力するアナログ画像信号であり、前記イメージセンサが明状態で読取って出力するアナログ画像信号は、前記イメージセンサが光源を点灯した状態で基準板を読取って出力するアナログ画像信号である、ことを特徴としている。
【発明の効果】
【００１３】
本発明に係る画像信号処理方法及び画像信号処理装置によれば、迅速にアナログ／デジタル変換器の入力レンジを調整することができるので、イメージセンサから出力される画像信号に対して、迅速に適切なダイナミックレンジが得られる。
【００１４】
また、本発明に係る画像信号処理方法及び画像信号処理装置によれば、再設定される入力レンジが検出した２つのアナログ画像信号のレベルに対して所定のマージンを持つので、デジタル画像信号がオーバーフロー又はアンダーフローすることが防止される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態に係る画像信号処理方法及び画像信号処理装置について、図面に基づき説明する。図１は、本発明の実施の形態に係る画像信号処理装置を備えるファクシミリ複合機１の構成例を示したブロック図である。ファクシミリ複合機１は、図示するように、ＣＰＵ（Central  Processing  Unit）２、ＦｌａｓｈＲＯＭ（Flash  Read  Only  Memory）３、ＲＡＭ（Random  Access  Memory）４、画像メモリ５、Ｂ／Ｗプリント用画像処理回路６、Ｂ／Ｗプリント機構制御回路７、操作部８、ＮＣＵ９、モデム（ＭＯＤＥＭ）１０、画像処理部１１Ａ、１１Ｂ、スキャナ機構制御回路１２、Ｂ／Ｗ用ＣＯＤＥＣ（Coder  and  Decoder）１３、表示部１４、ＵＳＢ（Universal  Serial  Bus）コントローラ１５等を備える。各部２乃至１５は、システムバス１６によって接続されている。
【００１６】
ＣＰＵ２は、このファクシミリ複合機１を構成する各部を制御する。ＦｌａｓｈＲＯＭ３は、ＣＰＵ２によってファクシミリ複合機１の各部が制御されるための制御プログラムを格納している。ＲＡＭ４は、ＣＰＵ２の主メモリ、ワークエリア等として機能し、各種設定情報を格納している。本実施の形態では不揮発性のものが使用されている。
【００１７】
画像メモリ５は、スキャナで読取られた画像データ、ファクシミリ受信した画像データなどを記憶する。Ｂ／Ｗプリント用画像処理回路６は、プリントすべき画像データに処理を施して、ＬＥＤプリントヘッド１７へ処理後の画像データを供給する。Ｂ／Ｗプリント機構制御回路７は、プリント機構の動作を制御する。
【００１８】
操作部８は、原稿の読取動作の開始を指示するためのスタートキー、ファクシミリ番号やコピー部数等を指示するためのテンキー、各種設定を行うためのカーソルキーなど各種操作キーを備えている。
【００１９】
ＮＣＵ９は、電話回線を制御してモデム１０とＰＳＴＮ（公衆交換電話網）１８との接続及び切断をする回線網制御装置である。モデム１０は、例えばＩＴＵ−Ｔ（国際電気通信連合）の勧告Ｖ．３４規格又はこれと同様のものに従った送受信データの変調及び復調を行う。
【００２０】
画像処理部１１は、Ｂ／Ｗ（白黒）画像処理部１１Ａとカラー画像処理部１１Ｂを備える。これら画像処理部１１Ａ、１１Ｂは、イメージセンサの１つであるＣＣＤラインイメージセンサ１９と接続されており、ＣＣＤラインイメージセンサ１９で読取ったアナログ画像信号に対してアナログ／デジタル変換、シェーディング補正、ガンマ補正、２値化等の処理を施す。ＣＣＤラインイメージセンサ１９は、原稿、白基準板等の画像を読取ってアナログ画像信号を出力する。
【００２１】
スキャナ機構制御回路１２は、図示しないスキャナ内の機構及び蛍光灯１２ａの点灯消灯などの制御を行う。蛍光灯１２ａは、スキャナ内にセットされ、ＣＣＤラインイメージセンサ１９が原稿、白基準板等の画像を読取る際にこれらを照らすものである。Ｂ／Ｗ（白黒）用コーデック１３は、プリントすべき画像データやファクシミリ送受信する画像データなどの符号化及び復号を行う。
【００２２】
表示部１４は、各種の設定状態や自装置１の動作状態などを文字や図形などで表示する。表示部１４は、例えば液晶表示装置（ＬＣＤ：Liquid  Crystal  Display）１５、点灯又は消灯で表示するＬＥＤランプ１６などを備えている。ＵＳＢコントローラ１５は、ＵＳＢによるデバイスとの接続を確立するなどの制御を行う。例えばＵＳＢコントローラ１５が装備するＵＳＢポートに接続されたＰＣ（パーソナルコンピュータ）にＲＧＢ多値データを出力する。
【００２３】
ファクシミリ複合機１が、ＣＣＤラインイメージセンサ１９から出力されたアナログ画像信号を処理するＢ／Ｗ画像処理部１１Ａの構成を図２に示す。図２に示すように、Ｂ／Ｗ画像処理部１１Ａは、アナログ／デジタル変換器２１、シェーディング補正回路２２、ガンマ補正回路２３、主走査多値解像度変換回路２４、２値化回路２５、レジスタ２６、２７、デジタル／アナログ変換器２８、２９等を備える。
【００２４】
アナログ／デジタル変換器２１は、ＣＣＤラインイメージセンサ１９から出力され、ＡＦＥ（アナログフロントエンド）３０によりゲイン調整されたアナログ画像信号をデジタル画像信号に変換して出力する。アナログ／デジタル変換器２１には、ＣＰＵ２の指令に従ったリファレンス電圧Ｖｒｅｆと中心基準電圧Ｖｉｎが入力され、アナログ／デジタル変換器２１の入力レンジが設定される。なお、本発明の実施の形態に係る画像信号処理装置は、このアナログ／デジタル変換器２１のほか、ＣＰＵ２、ＲＡＭ４、ＦｌａｓｈＲＯＭ３に格納された制御プログラム、レジスタ２６、２７、デジタルアナログ変換器２８、２９、シェーディング補正回路２２、シェーディングＲＡＭ２３ａ等で構成される。
【００２５】
レジスタ２６、２７は、ＣＰＵから書き込まれた値に従って、それぞれデジタルアナログ変換器２８、２９へデジタル信号を入力し、デジタルアナログ変換器２８、２９は、入力されたデジタル信号をアナログ信号に変換して、それぞれリファレンス電圧Ｖｒｅｆ、中心基準電圧Ｖｉｎとしてアナログ／デジタル変換器２１へアナログ信号を入力する。
【００２６】
シェーディング補正回路２２は、ＣＣＤラインイメージセンサ１９により蛍光灯１２ａが消灯状態で白基準板が読取られて出力され、アナログ／デジタル変換器２１によりアナログ／デジタル変換処理が施された画像信号に基づき黒シェーディングデータを生成してＲＡＭ２２ａに格納する。ＣＣＤラインイメージセンサ１９により蛍光灯１２ａが点灯状態で白基準板が読取られて出力され、アナログ／デジタル変換器２１によりアナログ／デジタル変換処理が施された画像信号に基づき白シェーディングデータを生成してＲＡＭ２２ａに格納する。シェーディング補正回路２２は、ＲＡＭ２２ａに格納した前記シェーディングデータに従って、アナログ／デジタル変換器２１から出力されるデジタル画像信号に対してシェーディング補正を行い、シェーディング補正後のデータをガンマ補正回路２３へ出力する。
【００２７】
ガンマ補正回路２３は、所定のガンマ補正テーブルを格納するＲＡＭ２３ａを備え、ガンマ補正テーブルに従ってシェーディング補正回路２２から入力される画像信号の階調特性を補正する。
【００２８】
主走査多値解像度変換回路２４は、ガンマ補正回路２３から入力された画像信号に対し主走査方向への解像度変換処理を行う。２値化回路２５は、主走査多値解像度変換回路２５から入力された画像信号に対し所定のしきい値で２値化する。２値化された画像信号はシステムバス１６へ出力される。
【００２９】
上記に説明した構成を備える画像信号処理装置は、シェーディング補正データを取得するのに先立って、アナログ／デジタル変換器２１の入力レンジを調整する。図３に、アナログ／デジタル変換器２１の入力レンジが調整されるときの概略手順を示す。図３（ｘ）は、ＣＣＤラインイメージセンサ１９からＡＦＥ３０を通じて出力されたアナログ画像信号の出力レベルのレンジを表している。すなわち、図３（ｘ）は、蛍光灯１２ａが点灯された状態でＣＣＤラインイメージセンサ１９により白基準板が読取られ得られたアナログ画像信号がＡＦＥ３０を通じて出力された場合のアナログ画像信号のレベル（例えば図示１．８Ｖ；以下該レベルを「白レベル」という。）と、蛍光灯１２ａが消灯された状態でＣＣＤラインイメージセンサ１９により白基準板が読取られ得られたアナログ画像信号がＡＦＥ３０を通じて出力された場合のアナログ画像信号のレベル（例えば図示０．９Ｖ；以下該レベルを「黒レベル」という。）を示している。図３（ａ）乃至（ｃ）の目盛りは、アナログ／デジタル変換器２１の入力レンジを示している。図示「Ｖｔ」は、入力レンジの最高値、図示「Ｖｉｎ」は入力レンジの中心基準電圧、図示「Ｖｂ」は入力レンジの最低値、図示「Ｖｒｅｆ」はリファレンス電圧、つまり、入力レンジの幅を示している。
【００３０】
前記画像信号処理装置は、まず、アナログデジタル変換器２１の入力レンジを初期設定する（図３（ａ）参照）。初期設定では、入力レンジの最低値Ｖｂは、０Ｖに設定され、入力レンジの幅Ｖｒｅｆは、ＣＣＤラインイメージセンサ１９からＡＦＥ３０を通じて出力されるダイナミックレンジより広く設定される。初期設定の後、アナログ／デジタル変換器２１の入力レンジの最低値Ｖｂが黒レベルに低レベル側で近接するように、入力レンジ全体が高電圧側へシフトされる（図３（ｂ）参照）。そして、黒レベル、白レベル、シフト後の前記入力レンジ、及びアナログ／デジタル変換器２１の分解能に基づき後述する演算式１、２により、最適なアナログ／デジタル変換器２１の入力レンジが算出され、これがアナログ／デジタル変換器２１に再設定される（図３（ｃ）参照）。なお、前記最適なアナログ／デジタル変換器２１の入力レンジとは、ＣＣＤラインイメージセンサ１９からのアナログ画像信号のレンジと同一のレンジ又はそのアナログ画像信号のレンジの上限及び下限に所定幅のマージンを持たせたレンジである。
【００３１】
図４のフローチャートに基づいて、上記画像信号処理方法を更に詳細に説明する。なお、後述するＡＦＴ３０によるゲイン調整の増幅率は一定であるとする。
【００３２】
操作部８において、シェーディング補正データを取得するための所定操作がなされると、スキャナ機構制御回路１２により蛍光灯１２ａが消灯された状態、つまり暗状態が確保される（ステップＳ１）。そして、ＣＰＵ２は、変数「Ｖｉｎ」に、所定の中心基準電圧（０．７５Ｖ）に相当する値「０Ｆｈ」を、変数「Ｖｒｅｆ」に、所定のリファレンス電圧（例えば１．５Ｖ）に相当する値「１Ｃｈ」をＲＡＭ４上で設定する。また、ＣＰＵ２は設定した値「１Ｃｈ」と「０Ｆｈ」をレジスタ２６、２７にそれぞれ書き込む。レジスタ２６、２７に書き込まれた値は、デジタル／アナログ変換器２８、２９によりそれぞれアナログ信号に変換され、アナログ／デジタル変換器２１に前記所定のリファレンス電圧Ｖｒｅｆと中心基準電圧Ｖｉｎとして入力され、アナログ／デジタル変換器２１の入力レンジが初期設定される（ステップＳ２）。ここで初期設定されるアナログ／デジタル変換器２１の入力レンジは、ＣＣＤラインイメージセンサ１９からＡＦＥ３０を通じて出力されるダイナミックレンジより広範囲となるように設定される。このときのアナログ／デジタル変換器２１の入力レンジと白レベル及び黒レベルの関係は、図３（ａ）に示したようになる。図３（ａ）は、初期設定として、リファレンス電圧Ｖｒｅｆが１．５Ｖ、中心基準電圧Ｖｉｎが０．７５Ｖに設定された場合の例を示している。
【００３３】
引き続き暗状態で、ＣＣＤラインイメージセンサ１９により、白基準板の画像の一部、例えばＣＣＤラインイメージセンサ１９の読取範囲の中心１０００画素分、が読取られて得られたアナログ画像信号がＡＦＥ３０を通じてアナログ／デジタル変換器２１に入力され、更にアナログ／デジタル変換器２１にてデジタル画像信号に変換されたものが、シェーディング補正回路２２によりＲＡＭ２３ａに一時的に格納される。ここでは、シェーディング補正回路２２は入力された画像信号をＲＡＭ２３ａに格納する処理のみを行う。
【００３４】
ＣＰＵ２は、ＲＡＭ２３ａに格納された１０００画素分のデジタル画像信号を読み出して、その平均値ＶＢを算出し、これを黒レベルのデジタル値として検出する（ステップＳ３）。ここで、ＣＰＵ２がＲＡＭ２３ａから読み出すデジタル画像信号の値は、初期設定されたアナログ／デジタル変換器２１を通じて読取った値である。つまり、黒レベルから該アナログ／デジタル変換器２１の入力レンジの最低値Ｖｂ（例えば図示０Ｖ）を差し引いたアナログ画像信号のレベルに対応する値がアナログ／デジタル変換器の分解能（例えば１０ビット）に従ってデジタル値で表現されたものである。なお、（入力レンジの最低値Ｖｂ）＝（中心基準電圧Ｖｉｎ）−（リファレンス電圧Ｖｒｅｆ）／２である。
【００３５】
ステップＳ３の処理動作に続いて、ＣＰＵ２は、検出した平均値ＶＢが０以下であるか否かを判断し（ステップＳ４）、平均値ＶＢが０より大きい場合は（ステップＳ４：ＮＯ）、変数「Ｖｉｎ」に「０１ｈ」を加算し、加算後の値をレジスタ２７に書き込んでアナログ／デジタル変換器２１に入力する中心基準電圧Ｖｉｎを高電圧側へシフトさせる。つまり、アナログ／デジタル変換器２１の入力レンジ全体を高電圧側へシフトし（ステップＳ５）、繰返しステップＳ３、ステップＳ４の処理を行う。
【００３６】
ステップＳ４において、検出した平均値ＶＢが０以下である場合は（ステップＳ４：ＹＥＳ）、ＣＰＵ２は、変数「Ｖｉｎ」から「０１ｈ」を減算し、減算後の値をレジスタ２７に書き込んでアナログ／デジタル変換器２１に入力する中心基準電圧Ｖｉｎを低電圧側へシフトする。つまり、アナログ／デジタル変換器２１の入力レンジ全体を低電圧側へ僅かにシフトし（ステップＳ６）、入力レンジの最低値Ｖｂが黒レベルより少し低くなる。前記ステップＳ３乃至Ｓ６の手順は、ＣＣＤラインイメージセンサ１９が暗状態で白基準板の画像を読取って出力するアナログ画像信号のレベルに、アナログ／デジタル変換器２１の入力レンジの最低値Ｖｂを近似させるためのアルゴリズムである。なお、これはアルゴリズムの一例であり、実施にあたっては別のアルゴリズムを適用することも可能である。ステップＳ６の手順を実行したとき、アナログ／デジタル変換器２１の入力レンジと、白レベル及び黒レベルの関係は、例えば図３（ｂ）に示すようになる。図３（ｂ）は、リファレンス電圧Ｖｒｅｆが１．５Ｖのままで、中心基準電圧Ｖｉｎが０．７５Ｖから１．５Ｖにシフトされた場合の例を示している。
【００３７】
次いで、ＣＰＵ２は、ＲＡＭ４上で変数「ＶＩＮＮ＿ｏ」に前記変数「Ｖｉｎ」の値を設定するとともに、変数「ＶＲＥＦ＿ｏ」に前記変数「Ｖｒｅｆ」の値を設定する（ステップＳ７）。さらに、ＣＣＤラインイメージセンサ１９により、白基準板の画像の一部、例えばＣＣＤラインイメージセンサ１９の読取範囲の中心１０００画素分、が読取られて得られたアナログ画像信号がＡＦＥ３０を通じて出力され、更にアナログ／デジタル変換器２１にてデジタル画像信号に変換されたものが、シェーディング補正回路２２によりＲＡＭ２３ａに一時的に格納される。そしてＣＰＵ２は、ＲＡＭ２３ａに格納された１０００画素分のデジタル画像信号の値を読み出して、その平均値ＶＡＤＢ＿ｏを算出し、これを黒レベルのデジタル値として検出する（ステップＳ８）。ここで、ＣＰＵ２がＲＡＭ２３ａから読み出すデジタル画像信号の値は、アナログ／デジタル変換器２１を通じて読取った値である。つまり、黒レベルからアナログ／デジタル変換器２１の入力レンジの最低値Ｖｂ（例えば図示０．７５Ｖ）を差し引いたアナログ画像信号のレベルに対応する値がアナログ／デジタル変換器の分解能（例えば１０ビット）に従ってデジタル値で表現されたものである。
【００３８】
つぎに、スキャナ機構制御回路１２により蛍光灯１２ａが点灯された明状態で（ステップＳ９）、ＣＣＤラインイメージセンサ１９により、白基準板の画像の一部、例えばＣＣＤラインイメージセンサ１９の読取範囲の中心１０００画素分、が読取られて得られたアナログ画像信号がＡＦＥ３０にてゲイン調整され、更にアナログ／デジタル変換器２１にてデジタル画像信号に変換されたものが、シェーディング補正回路２２によりＲＡＭ２３ａに一時的に格納される。ＣＰＵ２は、ＲＡＭ２３ａに格納された１０００画素分のデジタル画像信号を読み出して、その平均値ＶＡＤＷ＿ｏ算出し、これを白レベルのデジタル値として検出する（ステップＳ１０）。ここで、ＣＰＵ２がＲＡＭ２３ａから読み出すデジタル画像信号の値は、アナログ／デジタル変換器２１を通じて読取った値である。つまり、白レベルからアナログ／デジタル変換器２１の入力レンジの最低値Ｖｂ（例えば図示０．７５Ｖ）を差し引いたアナログ画像信号のレベルに対応するデジタル値がアナログ／デジタル変換器の分解能（例えば１０ビット）に従ってデジタル値で表現されたものである。
【００３９】
次いで、ＣＰＵ２は、検出した白レベルの値ＶＡＤＷ＿ｏ及び黒レベルの値ＶＡＤＢ＿ｏと、ステップＳ７で設定されたシフト後のアナログ／デジタル変換器２１の入力レンジを表す変数ＶＩＮＮ＿ｏ及び変数ＶＲＥＦ＿ｏの値を演算式１及び演算式２に代入して、ＶＩＮＮ＿ｎ、ＶＲＥＦ＿ｎを算出する。ここで、演算式１、演算式２のＶＡＤＷ＿ｎ、ＶＡＤＢ＿ｎは目標値であり、１０２４はアナログ／デジタル変換器の分解能である。演算式１、演算式２のＶＡＤＷ＿ｎ、ＶＡＤＢ＿ｎには予め設計された目標値が代入されている。例えば分解能が１０２４である場合、ＣＣＤラインイメージセンサ１９から出力される画像信号のレンジに対して、上下１０％のマージンを持つようにアナログ／デジタル変換器２１の入力レンジを設定する場合には、ＶＡＤＷ＿ｎにアナログ／デジタル変換器のビット数「１０２４」の９０％の値、ＶＡＤＢ＿ｎにアナログ／デジタル変換器のビット数「１０２４」の１０％の値をそれぞれ適用すればよい。
【数１】
2006166356.tif 000003
【数２】
2006166356.tif 000004
【００４０】
次いで、ＣＰＵ２は、算出したＶＲＥＦ＿ｎ、ＶＩＮＮ＿ｎをレジスタ２６、２７にそれぞれ書き込んで、アナログ／デジタル変換器２１にＶＲＥＦ＿ｎ、ＶＩＮＮ＿ｎに相当するアナログ電圧がそれぞれリファレンス電圧及び入力され、アナログ／デジタル変換器２１の入力レンジが、例えば図３（ｃ）のような状態に、再設定される（ステップＳ１２）。図３（ｃ）は、アナログ／デジタル変換器２１の分解能が１０ビットであり、入力レンジの上下にそれぞれ１０％のマージンが設定された場合の例を示している。
【００４１】
その後、蛍光灯１２ａが点灯されたままの状態で、ＣＣＤラインイメージセンサ１９により、白基準板の画像が読取られて得られたアナログ画像信号がＡＦＥ３０を通じて出力され、ステップＳ１２で入力レンジが再設定されたアナログ／デジタル変換器２１にてデジタル画像信号に変換された画像信号がシェーディング補正回路２２に入力される。そして、該シェーディング補正回路２２により、入力された画像信号に基づき白シェーディング補正データが生成されＲＡＭ２３ａに格納される（ステップＳ１３）。
【００４２】
さらに、スキャナ機構制御回路１２により蛍光灯１２ａが消灯され（ステップＳ１４）、ＣＣＤラインイメージセンサ１９により、白基準板の画像が読取られて得られたアナログ画像信号がＡＦＥ３０を通じて出力され、ステップＳ１２で入力レンジが再設定されたアナログ／デジタル変換器２１に変換された画像信号がシェーディング補正回路２２に入力される。そして該シェーディング補正回路２２により、入力された画像信号に基づき黒シェーディング補正データが生成されＲＡＭ２３ａに格納される（ステップＳ１５）。
【００４３】
以上説明した手順を経て最終的に設定されたリファレンス電圧に相当する値ＶＲＥＦ＿ｎ、中心基準電圧に相当する値ＶＩＮＮ＿ｎ、シェーディング補正データ等はＲＡＭ４にも記憶され、ファクシミリ複合機１の電源立ち上げ時にＣＰＵ２により読み出され、レジスタ２６、２７、ＲＡＭ２３ａに書き込まれるようになっている。
【００４４】
以上の説明から明らかなように、本発明の実施の形態に係る画像信号処理装置が実施する画像信号処理方法によれば、アナログ／デジタル変換器２１の入力レンジを調整することにより、ＣＣＤラインイメージセンサ１９で得られた画像信号のダイナミックレンジを画像処理回路のダイナミックレンジに一致させることができるので、迅速に最適なダイナミックレンジを得ることが可能となる。また、ＡＦＥ等の回路構成を従来より格段にシンプルなものとすることができる。
【産業上の利用可能性】
【００４５】
本発明は、イメージセンサから出力されるアナログ画像信号をデジタル画像信号に変換処理する画像信号処理方法及び画像信号処理装置に適用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態に係る画像信号処理装置を備えるファクシミリ複合機の構成例を示したブロック図である。
【図２】ＣＣＤラインイメージセンサ、ＡＦＥ、画像処理部の構成例を示したブロック図である。
【図３】アナログ／デジタル変換器の入力レンジとＣＣＤラインイメージセンサから出力されるアナログ画像信号のダイナミックレンジとを比較記載した図である。縦軸方向はアナログ信号の電圧レベルを示す。
【図４】本発明の実施の形態に係る複合機においてシェーディング補正データを取得する際に画像信号処理装置により実行される画像信号処理方法の手順を示したフローチャートである。
【符号の説明】
【００４７】
２    ＣＰＵ
３    ＦｌａｓｈＲＯＭ
４    ＲＡＭ
１１    画像処理部
１２    スキャナ機構制御回路
１２ａ    蛍光灯
１９    ＣＣＤラインイメージセンサ
２１    アナログ／デジタル変換器
２２    シェーディング補正回路
２３ａ    ＲＡＭ
２６、２７    レジスタ
２８、２９    デジタル／アナログ変換器
【図１】
2006166356.tif 000005
【図２】
2006166356.tif 000006
【図３】
2006166356.tif 000007
【図４】
2006166356.tif 000008