(57)【要約】【課題】  半導体集積回路装置の信頼性を向上させる。【解決手段】  プラズマ処理装置１Ａの前段のＥＦＥＭ部２Ａにアルカリ除去用のケミカルフィルタＣＨＦを設置する。プラズマ処理装置１Ａにおいて、半導体ウエハ３に対して、フッ素（Ｆ）を含むガスを用いたプラズマ処理を施した後、半導体ウエハ３を搬送室ＴＲＣ、ロードロック室Ｌ/ＬおよびＥＦＥＭ室ＭＣを介してキャリア４に収容する。この際、ケミカルフィルタＣＨＦにより、ＥＦＥＭ室ＭＣ内のアミン類の濃度が、その外部のクリーンルールのアミン類の濃度よりも低くなるようにする。【選択図】  図１５
2006344762.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を有する半導体集積回路装置の製造方法：
（ａ）ウエハを用意する工程、
（ｂ）前記ウエハを収容したキャリアを第１エッチング装置の前段の第１モジュール機器の第１ロードポートに載置する工程、
（ｃ）前記第１ロードポートの前記キャリア内の前記ウエハを、前記第１モジュール機器の第１室を介して、前記第１エッチング装置の第１エッチング処理室内に収容する工程、
（ｄ）前記第１エッチング処理室内において、前記ウエハに対して、フッ素を含む第１ガスを用いた第１プラズマエッチング処理を施す工程、
（ｅ）前記第１プラズマエッチング処理後の前記ウエハを前記第１室を介して前記第１ロードポートの前記キャリア内に収容する工程、
（ｆ）前記第１プラズマエッチング処理後の前記ウエハを収容する前記キャリアを、搬送経路を通じて第２エッチング装置の前段の第２モジュール機器の第２ロードポートに搬送し載置する工程、
（ｇ）前記第２ロードポートの前記キャリア内の前記ウエハを、前記第２モジュール機器の第２室を介して、前記第２エッチング装置の第２エッチング処理室内に収容する工程、
（ｈ）前記第２エッチング処理室内において、前記ウエハに対して、フッ素を含む第２ガスを用いた第２プラズマエッチング処理を施す工程、
（ｉ）前記第２プラズマエッチング処理後の前記ウエハを前記第２室を介して前記第２ロードポートの前記キャリア内に収容する工程を有し、
前記第１モジュール機器にアルカリ除去用のケミカルフィルタを設け、前記（ｅ）工程において、前記第１室内のアルカリ系の汚染の量が、前記第１室の外部のアルカリ系の汚染の量よりも少なくなるようにする。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法において、前記第２モジュール機器にアルカリ除去用のケミカルフィルタを設け、前記（ｇ）工程において、前記第２室内のアルカリ系の汚染の量が、前記第２室の外部のアルカリ系の汚染の量よりも少なくなるようにする。
【請求項３】
請求項２記載の半導体集積回路装置の製造方法において、
前記（ｉ）工程後、
（ｊ）前記第２プラズマエッチング処理後の前記ウエハを収容する前記キャリアを、搬送経路を通じて第１後処理装置の前段の第３モジュール機器の第３ロードポートに搬送し載置する工程、
（ｋ）前記第３ロードポートの前記キャリア内の前記ウエハを、前記第３モジュール機器の第３室を介して、前記第１後処理装置のプラズマ処理室内に収容する工程、
（ｌ）前記プラズマ処理室内において、前記ウエハに対して、フッ素を含む第３ガスを用いたプラズマ処理を施す工程、
（ｍ）前記プラズマ処理後の前記ウエハを前記第３室を介して前記第３ロードポートの前記キャリア内に収容する工程を有し、
前記第３モジュール機器にアルカリ除去用のケミカルフィルタを設け、前記（ｉ）工程および前記（ｋ）工程において、前記第２室および前記第３室内のアルカリ系の汚染の量が、前記第２室および前記第３室の外部のアルカリ系の汚染の量よりも少なくなるようにする。
【請求項４】
請求項３記載の半導体集積回路装置の製造方法において、前記第１後処理装置がアッシング装置であり、前記（ｌ）工程のプラズマ処理はアッシング処理である。
【請求項５】
請求項１記載の半導体集積回路装置の製造方法において、
前記第１プラズマエッチング処理は、前記ウエハ上の反射防止膜をエッチング除去する処理であり、
前記第２プラズマエッチング処理は、前記ウエハ上の前記反射防止膜から露出される多結晶シリコン膜を除去する処理である。
【請求項６】
請求項１記載の半導体集積回路装置の製造方法において、前記第１ガスおよび前記第２ガスはフルオロカーボン系のガスを有する。
【請求項７】
請求項１記載の半導体集積回路装置の製造方法において、前記キャリアは密閉型のキャリアである。
【請求項８】
請求項７記載の半導体集積回路装置の製造方法において、前記キャリアはＦＯＵＰ、ＦＯＳＢ、ＦＩＭＳ、ＳＭＩＦまたはユニファイドポッドである。
【請求項９】
以下の工程を有する半導体集積回路装置の製造方法：
（ａ）ウエハを用意する工程、
（ｂ）前記ウエハを収容したキャリアを第１エッチング装置の前段の第１モジュール機器の第１ロードポートに載置する工程、
（ｃ）前記第１ロードポートの前記キャリア内の前記ウエハを、前記第１モジュール機器の第１室を介して、前記第１エッチング装置の第１エッチング処理室内に収容する工程、
（ｄ）前記第１エッチング処理室内において、前記ウエハに対して、フッ素を含む第１ガスを用いた第１プラズマエッチング処理を施す工程、
（ｅ）前記第１プラズマエッチング処理後の前記ウエハを前記第１室を介して前記第１ロードポートの前記キャリア内に収容する工程を有し、
前記第１モジュール機器にアルカリ除去用のケミカルフィルタを設け、前記（ｅ）工程において、前記第１室内のアルカリ系の汚染の量が、前記第１室の外部のアルカリ系の汚染の量よりも少なくなるようにする。
【請求項１０】
請求項９記載の半導体集積回路装置の製造方法において、
前記（ｅ）工程後、
（ｆ）前記第１プラズマエッチング処理後の前記ウエハを収容する前記キャリアを、搬送経路を通じて第１後処理装置の前段の第３モジュール機器の第３ロードポートに搬送し載置する工程、
（ｇ）前記第３ロードポートの前記キャリア内の前記ウエハを、前記第３モジュール機器の第３室を介して、前記第１後処理装置のプラズマ処理室内に収容する工程、
（ｈ）前記プラズマ処理室内において、前記ウエハに対して、第３ガスを用いたプラズマ処理を施す工程、
（ｉ）前記プラズマ処理後の前記ウエハを前記第３室を介して前記第３ロードポートの前記キャリア内に収容する工程を有し、
前記第３モジュール機器にアルカリ除去用のケミカルフィルタを設け、前記（ｅ）工程および前記（ｇ）工程において、前記第１室および前記第３室内のアルカリ系の汚染の量が、前記第１室および前記第３室の外部のアルカリ系の汚染の量よりも少なくなるようにする。
【請求項１１】
請求項１０記載の半導体集積回路装置の製造方法において、前記第１後処理装置がアッシング装置であり、前記（ｈ）工程のプラズマ処理はアッシング処理である。
【請求項１２】
請求項９記載の半導体集積回路装置の製造方法において、
前記第１プラズマエッチング処理は、前記ウエハに溝を形成する処理である。
【請求項１３】
請求項９記載の半導体集積回路装置の製造方法において、前記第１ガスおよび前記第３ガスはフルオロカーボン系のガスを有する。
【請求項１４】
請求項９記載の半導体集積回路装置の製造方法において、前記キャリアは密閉型のキャリアである。
【請求項１５】
請求項１４記載の半導体集積回路装置の製造方法において、前記キャリアはＦＯＵＰ、ＦＯＳＢまたはＳＭＩＦである。
【請求項１６】
以下の工程を有する半導体集積回路装置の製造方法：
（ａ）ウエハを用意する工程、
（ｂ）前記ウエハを収容したキャリアを第１エッチング装置の前段の第１モジュール機器の第１ロードポートに載置する工程、
（ｃ）前記第１ロードポートの前記キャリア内の前記ウエハを、前記第１モジュール機器の第１室を介して、前記第１エッチング装置の第１エッチング処理室内に収容する工程、
（ｄ）前記第１エッチング処理室内において、前記ウエハに対して、フッ素を含む第１ガスを用いた第１プラズマエッチング処理を施すことにより、前記ウエハの主面に、その主面に交差する方向に延びる溝を形成する工程、
（ｅ）前記第１プラズマエッチング処理後の前記ウエハを前記第１室を介して前記第１ロードポートの前記キャリア内に収容する工程を有し、
前記第１モジュール機器にアルカリ除去用のケミカルフィルタを設け、前記（ｅ）工程において、前記第１室内のアルカリ系の汚染の量が、前記第１室の外部のアルカリ系の汚染の量よりも少なくなるようにする。
【請求項１７】
請求項１６記載の半導体集積回路装置の製造方法において、
前記（ｅ）工程後、
（ｆ）前記第１プラズマエッチング処理後の前記ウエハを収容する前記キャリアを、搬送経路を通じて第１後処理装置の前段の第３モジュール機器の第３ロードポートに搬送し載置する工程、
（ｇ）前記第３ロードポートの前記キャリア内の前記ウエハを、前記第３モジュール機器の第３室を介して、前記第１後処理装置のプラズマ処理室内に収容する工程、
（ｈ）前記プラズマ処理室内において、前記ウエハに対して、第３ガスを用いたプラズマ処理を施す工程、
（ｉ）前記プラズマ処理後の前記ウエハを前記第３室を介して前記第３ロードポートの前記キャリア内に収容する工程を有し、
前記第３モジュール機器にアルカリ除去用のケミカルフィルタを設け、前記（ｅ）工程および前記（ｇ）工程において、前記第１室および前記第３室内のアルカリ系の汚染の量が、前記第１室および前記第３室の外部のアルカリ系の汚染の量よりも少なくなるようにする。
【請求項１８】
請求項１７記載の半導体集積回路装置の製造方法において、
前記（ｉ）工程後、前記ウエハの主面に形成された前記溝内に絶縁膜を埋め込む工程を有する。
【請求項１９】
請求項１６記載の半導体集積回路装置の製造方法において、前記第１後処理装置がアッシング装置であり、前記（ｈ）工程のプラズマ処理はアッシング処理である。
【請求項２０】
請求項１６記載の半導体集積回路装置の製造方法において、前記第１ガスおよび前記第３ガスはフルオロカーボン系のガスを有する。
【請求項２１】
請求項１６記載の半導体集積回路装置の製造方法において、前記キャリアは密閉型のキャリアである。
【請求項２２】
請求項２１記載の半導体集積回路装置の製造方法において、前記キャリアはＦＯＵＰ、ＦＯＳＢまたはＳＭＩＦである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造技術に関し、特に、フッ素（Ｆ）を含むガスを用いたプラズマ処理技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
本発明者が検討したプラズマ処理は、例えばフッ素を含むガスを用いたプラズマエッチング処理である。このエッチング処理を行うエッチング装置の前段には、ＥＦＥＭ（Equipment Front End Module）が設置されている。このＥＦＥＭは、前面に設けられたロードポートと、ロードポートの後段のＥＦＥＭ室とを備え、ＥＦＥＭ室に、ＥＦＥＭ室内を清浄に保つためのＦＦＵ（Fan Filter Unit）と、半導体ウエハの移載に寄与する移載ロボットとを備えるモジュール機器である。
【０００３】
上記エッチング装置のプラズマ処理室内においてエッチング処理が施された半導体ウエハは、そのエッチング装置の前段のＥＦＥＭ室の移載ロボットを介して、ＥＦＥＭのロードポートに載置されたキャリアに収容される。このキャリアは、搬送経路を通じて、続く製造工程を行う製造装置の前段に設置されたＥＦＥＭのロードポートに載置される。このキャリア内の半導体ウエハは、ＥＦＥＭ室の移載ロボットを介して、続く製造工程を行う製造装置の処理室内に収容される。
【０００４】
なお、例えば特開平１０−２１４７７５号公報（特許文献１）の段落００２９、段落００３９および図１には、化学増幅型レジストを使用するプロセスでは、プロセス雰囲気中のアンモニア成分が現像不良の原因となるため、それを回避すべく、化学増幅型レジストを用いたフォトリソグラフィ工程で使用される装置のエア調節ユニットにアンモニア除去フィルタを備えた構成が開示されている。
【０００５】
また、例えば特開２００１−１４３９８５号公報（特許文献２）の段落００７５および図１１には、レジスト塗布・現像処理装置の温度・湿度制御装置の熱交換機の供給管路の途中にアンモニア除去フィルタを備えた構成が開示されている。
【０００６】
また、例えば特開２００２−１００５９８号公報（特許文献３）の段落００２５および図１には、ケミカルフィルタを備えた洗浄装置が開示されている。
【０００７】
また、例えば特開平１１−１２５９１４号公報（特許文献４）の段落００２３および図１には、化学増幅型レジストを用いたフォトリソグラフィ工程で使用される装置のウエハ保管装置にケミカルフィルタを備えた構成が開示されている。
【特許文献１】特開平１０−２１４７７５号公報（段落００２９、段落００３９、図１）
【特許文献２】特開２００１−１４３９８５号公報（段落００７５、図１１）
【特許文献３】特開２００２−１００５９８号公報（段落００２５、図１）
【特許文献４】特開平１１−１２５９１４号公報（段落００２３、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上記発明者が検討した技術ではフッ素（Ｆ）を含むガスを用いたプラズマ処理後に続く製造工程に移行する過程において、以下の課題があることを本発明者が初めて見出した。
【０００９】
すなわち、本発明者が検討したエッチング装置の前段のＥＦＥＭのＦＦＵにはケミカルフィルタが設置されていないため、クリーンルーム中のアンモニア（ＮＨ３）等のようなアミン類がＥＦＥＭ室内やキャリア内部に入り込む。その結果、フッ素（Ｆ）を含むガスを用いたプラズマ処理により半導体ウエハの表面に吸着したフッ素（Ｆ）と、ＥＦＥＭ室内やキャリア内に含まれるアミン類とが反応し、フッ化アンモニウム（ＮＨ４Ｆ）等のような塩が生成され、それが、続く製造工程においてエッチングマスクとして作用したり、ボイドの発生原因として作用したりする問題がある。特に、上記キャリアとしてＦＯＵＰ（Front-Opening Unified Pod）等のような密閉型のキャリアを使用した場合、半導体ウエハの表面やキャリア内にフッ素が残され易くなるため、上記塩が生成され易くなり、上記問題が顕著になる。このため、半導体集積回路装置の信頼性および歩留まりが低下する問題がある。
【００１０】
そこで、本発明の目的は、半導体集積回路装置の信頼性を向上させることのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
すなわち、本発明は、ウエハに対してプラズマ処理装置でフッ素を含むガスを用いたプラズマ処理を行う場合に、前記プラズマ処理装置の前段に設置されているモジュール機器にアルカリ除去用のケミカルフィルタを設け、前記プラズマ処理後の工程において、前記モジュール機器の室内のアルカリ系の汚染の量が、前記モジュール機器の外部のアルカリ系の汚染の量よりも少なくなるようにするものである。
【００１４】
また、本発明は、ウエハに対して異なるプラズマ処理装置でフッ素を含むガスを用いたプラズマ処理を行う場合に、前記異なるプラズマ処理装置の各々の前段に設置されているモジュール機器の少なくとも一方にアルカリ除去用のケミカルフィルタを設け、前記プラズマ処理後の工程において、前記モジュール機器の少なくとも一方の室内のアルカリ系の汚染化学物質の量が、前記モジュール機器の外部のアルカリ系の汚染化学物質の量よりも少なくなるようにするものである。
【００１５】
また、本発明は、ウエハに対して異なるプラズマエッチング装置でフッ素を含むガスを用いたプラズマエッチング処理を行う場合に、前記異なるプラズマエッチング装置の各々の前段に設置されているモジュール機器の少なくとも一方にアルカリ除去用のケミカルフィルタを設け、前記プラズマエッチング処理後の工程において、前記モジュール機器の少なくとも一方の室内のアルカリ系の汚染化学物質の量が、前記モジュール機器の外部のアルカリ系の汚染化学物質の量よりも少なくなるようにするものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
すなわち、プラズマ処理後のウエハの表面に吸着したフッ素と、モジュール機器室内のアルカリ系の汚染化学物質との反応を低減でき、塩の生成を低減できるので、その塩がプラズマ処理後の工程においてエッチングマスクとして作用したり、ボイド発生原因として作用したりする現象を低減または防止できるので、半導体集積回路装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
本願の実施の形態を詳細に説明する前に、本願の実施の形態における用語の意味を説明すると次の通りである。
【００１９】
１．ウエハとは、集積回路の製造に用いるシリコン単結晶基板（半導体ウエハ：一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。
【００２０】
２．半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００２１】
３．デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面を言う。
【００２２】
４．エッチングガスは、反応ガスと、希釈ガスと、その他のガスを有している。反応ガスは、主反応ガスと、添加反応ガスに分類できる。絶縁膜や多結晶シリコン膜をエッチングする際の主反応ガスとしては、例えばフルオロカーボン(fluorocarbon)系のガスがあり、添加反応ガスとしては酸素（Ｏ２）を含むガスがある。フルオロカーボン系のガスは、飽和型と不飽和型とに分類できる。
【００２３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは可能な限り同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２４】
まず、図１および図２は本発明者が検討したプラズマ処理部Ｐの構成の一例を示している。図１はプラズマ処理部Ｐの断面構成例の説明図、図２は図１のプラズマ処理部Ｐの平面構成例の説明図である。
【００２５】
このプラズマ処理部Ｐは、プラズマ処理装置１と、ＥＦＥＭ（Equipment Front End Module）部２とを有している。プラズマ処理装置１は、ロードロック室（真空予備室）Ｌ/Ｌ（Ｌ/ＬＡ，Ｌ/ＬＢ）、搬送室ＴＲＣおよびプロセスチャンバＣｈ（ＣｈＡ，ＣｈＢ）を有している。
【００２６】
ロードロック室Ｌ/Ｌは、プロセスチャンバＣｈを大気中に開放しないで半導体ウエハ３の取り入れ、取り出しを行うことを目的とした真空室である。このロードロック室Ｌ/Ｌは、搬送室ＴＲＣの前段にバルブを介して配置され、バルブと真空排気系動作の組み合わせでプロセスチャンバＣｈ内を常に真空に保持することができるようになっている。
【００２７】
このロードロック室Ｌ/Ｌの後段には上記搬送室ＴＲＣが設置されている。この搬送室ＴＲＣには、移載ロボットＴＲＲＡが設置されており、この移載ロボットＴＲＲＡによりロードロック室Ｌ/ＬとプロセスチャンバＣｈとの間での半導体ウエハ３の移載が行われるようになっている。
【００２８】
この搬送室ＴＲＣの後段には上記プロセスチャンバＣｈが設置されている。このプロセスチャンバＣｈは、プラズマ処理を行うための処理室である。このプロセスチャンバＣｈ内では、例えば主反応ガスとしてフルオロカーボン系のガス等のようにフッ素（Ｆ）を含むガスを用いたプラズマエッチング処理またはレジスト等のような有機系の異物の除去を主目的としたアッシング処理が行われるようになっている。
【００２９】
このようなプラズマ処理装置１の前段には上記ＥＦＥＭ部２が設置されている。ＥＦＥＭ部２は、エンクロージャとも呼ばれ、半導体ウエハ３を汚染源から隔離するための閉空間を形成し清浄な環境を形成する部分である。ＥＦＥＭ部２は、前面に設置されたロードポートＬＰ（ＬＰＡ，ＬＰＢ）と、ロードポートＬＰの後段のＥＦＥＭ室（ミニエンバイロンメント）ＭＣと、ファンフィルタユニット（Fan Filter Unit）ＦＦＵと、移載ロボットＴＲＲＢとを有するモジュール機器である。
【００３０】
上記ロードポートＬＰは、半導体ウエハ３をプラズマ処理装置１に供給するインターフェイス部である。ロードポートＬＰは、ホストコンピュータ等からキャリア４の供給を受け、半導体ウエハ３をプラズマ処理装置１に送り込み、プラズマ処理が終了した半導体ウエハ３をキャリア４に収納し、搬送系に渡す役割を有している。ロードポートＬＰは、キャリア４のクランプ、ドッキング、アンドッキングおよびキャリアドア４ａの開閉等の機能を有している。キャリア４内の半導体ウエハ３をマッピングする機能を持つロードポートＬＰもある。ロードポートＬＰは、ＳＥＭＩにより高度に標準化されており、各社のキャリアやロードポートの間で機械的互換性を有している。
【００３１】
上記ファンフィルタユニットＦＦＵは、例えばＵＬＰＡ（Ultra Low Penetration Air）フィルタなどと小型送風機とを一体化した空気清浄装置であり、空気中の微小塵埃を除去する機能を有している。キャリア４のキャリアドア４ａが開けられるのは上記ＥＦＥＭ室ＭＣ内であることと、上記ファンフィルタユニットＦＦＵを設けたことにより、ＥＦＥＭ室ＭＣ内の清浄度は、ＥＦＥＭ室ＭＣの外部のクリーンルームの清浄度がクラス１０００に対して、例えばクラス１の清浄度に保たれている。ＵＬＰＡフィルタは、定格風量で粒径が０．１５μｍの粒子に対して９９．９９９５％以上の粒子捕集率を持ち、かつ、初期圧力損失が一般に３００Ｐａ以下の性能を持つエアフィルタである。
【００３２】
ただし、このファンフィルタユニットＦＦＵは、アルカリ除去用のケミカルフィルタを有しておらず、ＥＦＥＭ室ＭＣ内のアンモニア（ＮＨ３）等のようなアミン類の濃度は、ＥＦＥＭ室ＭＣ外部のクリーンルームのアミン類の濃度と同一またはほぼ等しく、例えば５〜２０μｇ／ｍ３程度である。
【００３３】
なお、清浄度クラスとは、１ｆｔ３（１ｆｔ＝３０．４８ｃｍ）の空気中に含まれる粒径０．１μｍ程度以上の塵埃の個数を指標として空間の清浄度を示したものであり、クラス１は、１ｆｔ３の空気中に含まれる粒径０．１μｍ程度以上の塵埃が１個以下である清浄度を示し、クラス１０００は、１ｆｔ３の空気中に含まれる粒径０．１μｍ程度以上の塵埃が１０００個以下である清浄度を示している。また、図１の矢印Ａは、ＥＦＥＭ室ＭＣの外部のクリーンルームからファンフィルタユニットＦＦＵを介してＥＦＥＭ室ＭＣ内へ流れてきた空気の流れを示している。
【００３４】
上記移載ロボットＴＲＲＢは、キャリア４内の半導体ウエハ３を取り出し、ロードロック室Ｌ/Ｌに搬入したり、ロードロック室Ｌ/Ｌの半導体ウエハ３を取り出し、キャリア４内に搬入したりする等、半導体ウエハ３の移載に寄与する搬送ロボットである。
【００３５】
次に、図３は、図１および図２のような構成を有する２台のプラズマ処理部ＰＡ，ＰＢ（Ｐ）でプラズマ処理を行う場合の一例を示している。
【００３６】
図３の上段のプラズマ処理部ＰＡのプラズマ処理装置１Ａ（１）のプロセスチャンバＣｈ内においてプラズマ処理が施された半導体ウエハ３は、そのプラズマ処理装置１Ａの前段のＥＦＥＭ部２Ａ（２）のＥＦＥＭ室ＭＣを経て、ＥＦＥＭ部２ＡのロードポートＬＰに載置されたキャリア４に収容される。このキャリア４は、搬送系ＴＲＳを通じて、図３の下段のプラズマ処理部ＰＢのＥＦＥＭ部２Ｂ（２）のロードポートＬＰに載置される。このキャリア４内の半導体ウエハ３は、ＥＦＥＭ部２ＢのＥＦＥＭ室ＭＣを経て、プラズマ処理装置１Ｂ（１）のプロセスチャンバＣｈ内に収容される。その後、プラズマ処理装置１ＢのプロセスチャンバＣｈ内において半導体ウエハ３に対して所望のプラズマ処理が施される。
【００３７】
しかし、上記のようなプラズマ処理部Ｐおよびプラズマ処理工程では、以下のような課題があることを本発明者が初めて見出した。この課題を図４〜図７および図８〜図１１により説明する。
【００３８】
図４〜図７は、例えば１ＧＢのＡＧ−ＡＮＤ型のフラッシュメモリを有する半導体集積回路装置の製造工程中の半導体ウエハ３の要部断面図を示している。
【００３９】
まず、図４はプラズマエッチング処理前の半導体ウエハ３の要部断面図を示している。半導体ウエハ３の半導体基板（以下、基板という）３Ｓは、例えばｐ型のシリコン（Ｓｉ）単結晶により形成されている。この基板３Ｓのメモリ領域の主面（デバイス面）上にはゲート絶縁膜５を介して補助ゲート電極６Ａが形成されている。また、基板３Ｓの周辺領域の主面（デバイス面）にはゲート絶縁膜５を介して導体パターン６Ｂが形成されている。補助ゲート電極６Ａおよび導体パターン６は、例えば低抵抗な多結晶シリコンにより形成されている。この補助ゲート電極６Ａおよび導体パターン６の上面にはキャップ絶縁膜７が形成されている。また、補助ゲート電極６Ａおよび導体パターン６の側面にはサイドウォール８が形成されている。このような基板３Ｓの主面上には、上記キャップ絶縁膜７およびサイドウォール８を覆うように浮遊ゲート電極形成用の導体膜９が堆積されている。導体膜９は、例えば低抵抗な多結晶シリコンにより形成されている。さらに、導体膜９上には、反射防止膜１０Ａが堆積されており、その上面上には、レジストパターンＲ１が形成されている。
【００４０】
続いて、図４の半導体ウエハ３を図３のプラズマ処理装置１ＡのプロセスチャンバＣｈ内に収容し、半導体ウエハ３の主面上の反射防止膜１０Ａを、例えば四フッ化炭素（ＣＦ４）と酸素（Ｏ２）とアルゴン（Ａｒ）との混合ガスを用いたプラズマエッチング処理によりエッチングする。図５は、そのプラズマエッチング処理後の半導体ウエハ３の要部断面図を示している。補助ゲート電極６Ａの隣接間およびレジストパターンＲ１下には反射防止膜１０Ａが残されている。この段階では、半導体ウエハ３の表面にフッ素（Ｆ）が吸着した状態となっている。
【００４１】
続いて、上記プラズマ処理装置１Ａでのプラズマエッチング処理後の半導体ウエハ３をプラズマ処理装置１Ａのロードロック室Ｌ/Ｌから搬出し、図３の下段のプラズマ処理装置１Ｂのロードロック室Ｌ/Ｌに搬入する。図６は、プラズマ処理装置１Ａのロードロック室Ｌ/Ｌを出てからプラズマ処理装置１Ｂのロードロック室Ｌ/Ｌに搬入されるまでの半導体ウエハ３の要部断面図を示している。この際、本発明者が検討したプラズマ処理装置１Ａ，１Ｂの前段のＥＦＥＭ部２Ａ，２ＢのファンフィルタユニットＦＦＵにはケミカルフィルタが設置されていないため、クリーンルーム中のアンモニア（ＮＨ３）等のようなアミン類がＥＦＥＭ室ＭＣ内やキャリア４内部に入り込む。その結果、上記プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素（Ｆ）と、ＥＦＥＭ室ＭＣ内やキャリア２内に含まれるアミン類とが反応し、フッ化アンモニウム（ＮＨ４Ｆ）等のような塩５２が生成される。特に、上記キャリア４としてＦＯＵＰ（Front-Opening Unified Pod：フープ）等のような密閉型のキャリア４を使用した場合、半導体ウエハ３の表面やキャリア４内にフッ素が残され易くなるため、上記塩５２が生成され易くなり、後述の問題が顕著となる。
【００４２】
続いて、図６の半導体ウエハ３を図３の下段のプラズマ処理装置１ＢのプロセスチャンバＣｈ内に収容し、半導体ウエハ３の主面上の導体膜９を、例えば四フッ化炭素（ＣＦ４）またはＣＨＦ３とアルゴン（Ａｒ）との混合ガスを用いたプラズマエッチング処理によりエッチングする。図７は、そのプラズマエッチング処理後の半導体ウエハ３の要部断面図を示している。このプラズマエッチング処理では、反射防止膜１０Ａから露出される導体膜９が除去され、補助ゲート電極６Ａの隣接間に浮遊ゲート電極形成用の導体パターン９Ａが形成される。しかし、上記のように半導体ウエハ３の周辺領域の主面上に残された塩５２がエッチングマスクとして作用し、半導体ウエハ３の周辺領域の主面上に意図しない導体パターン９Ｂも形成されてしまう。この導体パターン９Ｂは、下地に段差を生じさせ、その後の工程で導体パターン９Ｂの上方に形成される配線に短絡不良や断線不良を生じさせる原因となる。この結果、半導体集積回路装置の信頼性および歩留まりが低下する問題がある。
【００４３】
次に、図８〜図１１は、半導体ウエハ３の主面に素子分離溝を形成する工程中の半導体ウエハ３の要部断面図を示している。
【００４４】
まず、図８はプラズマエッチング処理前の半導体ウエハ３の要部断面図を示している。半導体ウエハ３の基板３Ｓ主面（デバイス面）上には絶縁膜１２，１３が下層から順に堆積されている。絶縁膜１２は、例えば酸化シリコン（ＳｉＯ２等）、絶縁膜１３は、例えば窒化シリコン（Ｓｉ３Ｎ４等）により形成されている。さらに、絶縁膜１３上には、素子分離溝形成用のレジストパターンＲ２が形成されている。
【００４５】
続いて、レジストパターンＲ２から露出する絶縁膜１３を、図９に示すように、プラズマエッチング処理によりエッチングした後、レジストパターンＲ２をアッシング処理により除去する。その後、半導体ウエハ３を図３の上段のプラズマ処理装置１ＡのプロセスチャンバＣｈ内に収容し、絶縁膜１３から露出される絶縁膜１２および基板３Ｓを、例えば四フッ化炭素（ＣＦ４）またはＣＨＦ３とアルゴン（Ａｒ）との混合ガスを用いたプラズマエッチング処理によりエッチングする。これにより、図１０に示すように、基板３Ｓに素子分離溝１４を形成する。この段階では、半導体ウエハ３の表面にフッ素（Ｆ）が吸着した状態となっている。
【００４６】
続いて、半導体ウエハ３を図３の上段のプラズマ処理装置１ＡのプロセスチャンバＣｈから搬出し、プラズマ処理装置１Ａのロードロック室Ｌ/Ｌから搬出し、キャリア４に収容した状態で搬送系ＴＲＳを介して図３の下段のプラズマ処理装置１ＡのプロセスチャンバＣｈ内に収容する。この際、図１０に示すように、上記と同様の理由から半導体ウエハ３の表面上に塩５２が生成される。図１０では塩５２が素子分離溝１４の底部に付着している様子を例示している。
【００４７】
続いて、プラズマ処理装置１ＢのプロセスチャンバＣｈ内において半導体ウエハ３に対して、酸素（Ｏ２）を含むガスを用いたアッシング処理を施す。このアッシング処理後も塩５２は除去されずに半導体ウエハ３の表面上に残されたままとなる。
【００４８】
続いて、半導体ウエハ３をプラズマ処理装置１Ｂから搬出し、絶縁膜の堆積用の製造装置に搬送する。ここでは、図１１に示すように、半導体ウエハ３の主面上に、例えば酸化シリコンからなる絶縁膜１５をＣＶＤ（Chemical Vapor Deposition）法等により堆積する。この際、塩５２は、その融点が、例えば１２４．６℃程度なので、絶縁膜１５の堆積工程において融解しガス化する結果、素子分離溝１４内等にボイドが形成されてしまう問題がある。
【００４９】
そこで、本実施の形態においては、プラズマ処理装置１の前段のＥＦＥＭ部２のＥＦＥＭ室ＭＣ内のアミン類の量を、ＥＦＥＭ室ＭＣ外部のクリーンルームのアミン類の量よりも少なくなるようにする。これにより、プラズマ処理で用いたフッ素と、ＥＦＥＭ室ＭＣ内のアミン類（アルカリ系の汚染化学物質）との反応を低減でき、塩の生成を低減できるので、その塩がプラズマ処理後の工程においてエッチングマスクとして作用したり、ボイド発生原因として作用したりする現象を低減または防止できるので、半導体集積回路装置の信頼性を向上させることができる。
【００５０】
次に、本実施の形態の半導体集積回路装置の製造構成の具体例を説明する。
【００５１】
まず、図１２は本実施の形態の半導体製造ラインの工程内搬送部の一例の要部斜視図を示している。
【００５２】
この半導体製造ラインには、複数台の製造装置１８が並んで配置されている。この製造装置１８には、上記プラズマ処理部Ｐの他、熱処理装置、イオン注入装置、成膜装置、洗浄装置、フォトレジスト塗布装置および露光装置等のような半導体集積回路装置の製造工程で用いる各種の処理装置がある。各製造装置１８の前段には上記ＥＦＥＭ部２が設置されている。
【００５３】
また、この半導体製造ラインの天井レベルの空間には、複数の製造装置１８の整列方向に沿って搬送レール（搬送系ＴＲＳ）２０が設置されている。この搬送レール２０には、例えばＯＨＴ（Overhead Hoist Transport）のような搬送手段（搬送系ＴＲＳ）２１が搬送レール２０に沿って移動可能な状態で設置されている。ＯＨＴは、天井レベルの空間を搬送レール２０に沿って走行する無人搬送車である。ＯＨＴは、ホイスト（Hoist）機構２３により昇降動作が可能になっており、これによりキャリア４を搬送レール２０とＥＦＥＭ部２のロードポートＬＰとの間で移動させることが可能になっている。ただし、搬送手段２１は、ＯＨＴに限定されるものではなく種々変更可能であり、例えばＲＧＶ（Rail Guided Vehicle）やＡＧＶ（Automatic Guided Vehicle）を用いても良い。
【００５４】
次に、図１３はキャリア４の一例であるＦＯＵＰを示している。このＦＯＵＰは、ＳＥＭＩスタンダードＥ４７．１に規定されている、ミニエンバイロメント方式の半導体工場で使用される３００ｍｍウエハ用の搬送、保管を目的とした密閉型のキャリアである。
【００５５】
このＦＯＵＰのシェル４ｂは、複数枚の半導体ウエハ３を収容するための容器の外形を形成する部分である。このシェル４ｂの一側面には開口部が設けられており、その開口部を通じて半導体ウエハ３の出し入れが行われるようになっている。この開口部には、上記キャリアドア４ａが開閉可能な状態で取り付けられている。このキャリアドア４ａの外壁面には、キャリア４の位置を決めるためのレジストレーションピン穴４ａｐと、ロボットによりキャリアドア４ａを開けるためのラッチキー穴４ａｋとが形成されている。
【００５６】
また、シェル４ｂの他の側面には、マニュアルハンド４ｃおよびサイドレール４ｄが設けられている。マニュアルハンド４ｃは、例えばキャリア４を手動により持ち上げる際に用いられる。また、サイドレール４ｃは、例えばキャリア４をロボットによりすくい上げる際に用いられる。さらに、シェル４ｂの上面には、キャリア４をロボットにより自動搬送する際に掴むトップフランジ４ｅが設けられている。また、シェル４ｂの底部にはブリージングフィルタが設けられている。
【００５７】
ただし、キャリア４はＦＯＵＰに限定されるものではなく、例えばオープンカセットのような開放型のキャリアを用いても良い。また、密閉型のキャリアとして、例えばＳＭＩＦ（Standard Mechanical Interface）またはＦＯＳＢ（Front Opening Shipping Box）を用いても良い。
【００５８】
次に、図１４は上記製造装置１８のうちの本実施の形態のプラズマ処理部ＰＣの構成例を示している。本実施の形態のプラズマ処理部ＰＣは、ＥＦＥＭ部２のファンフィルタユニットＦＦＵに、ケミカルフィルタＣＨＦが一体的に組み込まれている。ケミカルフィルタＣＨＦは、アルカリ系（アンモニア（ＮＨ３）等のようなアミン類）のガス等のようなガス状の汚染化学物質（異物）を分解除去するアルカリ除去用のフィルタである。ケミカルフィルタＣＨＦのろ材には、例えばイオン交換樹脂が使用されている。
【００５９】
このようなケミカルフィルタＣＨＦによれば、ＥＦＥＭ室ＭＣ内のアルカリ系のガスの量を、プラズマ処理部ＰＣの外部のクリーンルームのアルカリ系のガスの８０〜９５％以下にすることができる。これにより、プラズマ処理部ＰＣのＥＦＥＭ室ＭＣ内やキャリア４内のアンモニア（ＮＨ３）等のようなアミン類の濃度を、ＥＦＥＭ室ＭＣ外部のクリーンルームのアミン類の濃度（例えば５〜２０μｇ／ｍ３程度）よりも低く、例えば１μｇ／ｍ３以下、あるいは０．５μｇ／ｍ３以下にすることができる。これ以外の構成は、前記図１および図２で説明したのと同じである。また、プラズマ処理部ＰＣの外部のクリーンルームの清浄度やＥＦＥＭ室ＭＣ内の清浄度も前記図１および図２で説明したのと同じである。
【００６０】
次に、図１５は、図１４および図２の構成を有する２台のプラズマ処理部ＰＣＡ，ＰＣＢ（ＰＣ）でプラズマ処理を行う場合の一例を示している。
【００６１】
まず、図１５の上段のプラズマ処理部ＰＣＡのプラズマ処理装置１Ａ（１）のプロセスチャンバＣｈ内において、例えばフッ素（Ｆ）を含むガスを用いたプラズマエッチグ処理のようなプラズマ処理を半導体ウエハ３に対して施す。このエッチング工程は、上記反射防止膜のエッチング工程や基板３Ｓに溝を形成するためのエッチング処理に該当する。半導体ウエハ３の表面には上記したようにフッ素が吸着している。
【００６２】
続いて、プラズマ処理が終了した半導体ウエハ３を、搬送室ＴＲＣ、ロードロック室Ｌ/ＬおよびＥＦＥＭ室ＭＣを介してＥＦＥＭ部２ＡのロードポートＬＰに載置されたキャリア４内に収容する。この際、ケミカルフィルタＣＨＦによりＥＦＥＭ室ＭＣ内およびキャリア４内のアミン類の濃度が、外部のクリーンルームのアミン類の濃度よりも低くなるようにされている。このため、プラズマ処理部ＰＣＡのＥＦＥＭ室ＭＣ内およびキャリア４内において、プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応を低減できるので、上記塩の生成を低減できる。
【００６３】
その後、搬送系ＴＲＳを介してキャリア４を搬送する。この途中でキャリア４をストッカ（保管庫、保管棚）で保管する場合もある。
【００６４】
次いで、上記キャリア４を搬送系ＴＲＳを介して、図１５の下段のプラズマ処理部ＰＣＢのＥＦＥＭ部２Ｂ（２）のロードポートＬＰに載置する。続いて、このキャリア４内の半導体ウエハ３を、ＥＦＥＭ部２ＢのＥＦＥＭ室ＭＣを介して、プラズマ処理装置１Ｂ（１）のプロセスチャンバＣｈ内に収容する。この際もケミカルフィルタＣＨＦによりＥＦＥＭ室ＭＣ内のアミン類の濃度が、外部のクリーンルームのアミン類の濃度よりも低くなるようにされている。このため、プラズマ処理部ＰＣＢのＥＦＥＭ室ＭＣ内において、プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応をさらに低減できるので、上記塩の生成をさらに低減できる。
【００６５】
その後、プラズマ処理装置１ＢのプロセスチャンバＣｈ内においてプラズマ処理を半導体ウエハ３に対して施す。このプラズマ工程は、上記多結晶シリコン膜のエッチング工程や基板３Ｓに溝を形成した後のアッシング処理に該当する。
【００６６】
このように本実施の形態ではケミカルフィルタＣＨＦを設けたことにより、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類の濃度を、ＥＦＥＭ室ＭＣ外部のクリーンルームのアミン類の濃度よりも低くすることができる。このため、プラズマエッチング処理等のようなプラズマ処理後の半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応を低減でき、塩の生成を低減できるので、その塩がプラズマ処理後の工程においてエッチングマスクとして作用したり、ボイド発生原因として作用したりするのを抑制または防止できる。したがって、半導体集積回路装置の信頼性および歩留まりを向上させることができる。図１６は、ケミカルフィルタＣＨＦを設置したことによる効果の一例を示している。矢印Ｂ以降がケミカルフィルタＣＨＦを設けた結果を示している。ケミカルフィルタＣＨＦを設置したことによりエッチ残り数が低減していることが分かる。
【００６７】
次に、本実施の形態の半導体集積装置の製造方法の一例を図１７〜図２６により説明する。図１７〜図２６は、例えば１ＧＢのＡＧ−ＡＮＤ型のフラッシュメモリを有する半導体集積回路装置の製造工程中の半導体ウエハ３の要部断面図を示している。図１７〜図２６の符号Ｍはメモリ領域、符号ＰＲ１はメモリ領域に隣接する第１周辺領域、符号ＰＲ２はメモリ領域から離れた第２周辺領域を示している。また、図１７〜図２６の最も左側の図はワード線に平行する方向に沿って半導体ウエハ３切断した断面図、その隣はワード線に直交する方向に沿って半導体ウエハ３を切断した断面図、その隣はワード線に直交する方向に沿って半導体ウエハ３を切断した断面図、その隣はゲート電極に直交する方向に沿って半導体ウエハ３を切断した断面図を示している。
【００６８】
まず、図１７に示すように、半導体ウエハ３のｐ型のシリコン（Ｓｉ）単結晶からなる基板３Ｓの主面（デバイス面）上に、熱酸化法等により上記絶縁膜１２を形成した後、さらにその上に上記絶縁膜１３をＣＶＤ法により形成する。続いて、レジスト塗布、露光および現像等のような一連のリソグラフィ工程を経て絶縁膜１３上に分離溝形成用のレジストパターンＲ２を形成する。レジストパターンＲ２は、分離溝の形成領域が露出され、それ以外が覆われるような平面形状に形成されている。
【００６９】
次いで、このレジストパターンＲ２をエッチングマスクとして、エッチング処理を施すことにより、図１８に示すように、レジストパターンＲ２から露出される絶縁膜１３をエッチングした後、レジストパターンＲ２をアッシング処理によって除去する。続いて、この半導体ウエハ３を上記図１５のプラズマ処理部ＰＣＡのプラズマ処理装置（第１エッチング装置）１Ａ（１）のプロセスチャンバ（第１エッチング処理室）Ｃｈ内に収容し、絶縁膜１３から露出される絶縁膜１２および基板３Ｓを、例えば四フッ化炭素（ＣＦ４）またはＣＨＦ３とアルゴン（Ａｒ）との混合ガスを用いたプラズマエッチング処理によりエッチングする。これにより、図１９に示すように、基板３Ｓに素子分離溝１４を形成する。この段階では、半導体ウエハ３の表面にフッ素（Ｆ）が吸着した状態となっている。その後、プラズマエッチング処理が終了した半導体ウエハ３を、プラズマ処理部ＰＣＡの搬送室ＴＲＣ、ロードロック室Ｌ/ＬおよびＥＦＥＭ室（第１室）ＭＣを介してＥＦＥＭ部（第１モジュール機器）２Ａのロードポート（第１ロードポート）ＬＰに載置されたキャリア４内に収容する。この際、プラズマ処理部ＰＣＡのＥＦＥＭ部２ＡのケミカルフィルタＣＨＦにより、プラズマ処理部ＰＣＡのＥＦＥＭ室ＭＣ内およびキャリア４内のアミン類の濃度が、その外部のクリーンルームのアミン類の濃度よりも低くなるようにされている。このため、プラズマ処理部ＰＣＡのＥＦＥＭ室ＭＣ内およびキャリア４内において、プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応を低減できるので、上記塩の生成を低減できる。
【００７０】
次いで、プラズマ処理部ＰＣＡのロードポートＬＰから搬送系ＴＲＳを介してキャリア４を搬送する。この途中でキャリア４をストッカ（保管庫、保管棚）で保管する場合もある。続いて、上記キャリア４を搬送系ＴＲＳを介して、図１５の下段のプラズマ処理部ＰＣＢのＥＦＥＭ部（第３モジュール機器）２Ｂ（２）のロードポート（第３ロードポート）ＬＰに載置する。このキャリア４内の半導体ウエハ３を、ＥＦＥＭ部２ＢのＥＦＥＭ室（第３室）ＭＣを介して、プラズマ処理装置（第１後処理装置）１Ｂ（１）のプロセスチャンバ（プラズマ処理室）内に収容する。この際もプラズマ処理部ＰＣＢのＥＦＥＭ部２ＢのケミカルフィルタＣＨＦにより、プラズマ処理部ＰＣＢのＥＦＥＭ室ＭＣ内のアミン類の濃度が、その外部のクリーンルームのアミン類の濃度よりも低くなるようにされている。このため、プラズマ処理部ＰＣＢのＥＦＥＭ室ＭＣ内において、プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応をさらに低減できるので、上記塩の生成をさらに低減できる。その後、プラズマ処理装置１ＢのプロセスチャンバＣｈ内において、半導体ウエハ３に対して、例えば酸素（Ｏ２）を含むガスを用いたプラズマアッシング処理を施すことにより、主としてレジスト材異物を除去する。
【００７１】
次いで、半導体ウエハ３を成膜装置に搬送し、成膜装置内において、半導体ウエハ３の主面上に、例えば酸化シリコンからなる絶縁膜をＣＶＤ法等により堆積した後、その絶縁膜のうちの素子分離溝１４の外部の不要な部分をＣＭＰ（Chemical Mechanical Polishing）法またはエッチバック法等によりエッチングする。これにより、図２０に示すように、素子分離部２５を形成する。素子分離部２５は、素子分離溝１４内に絶縁膜１５が埋め込まれることで形成されている。この際、本実施の形態では、上記のように塩の生成を低減できるので、素子分離部２５内に塩の融解およびガス化に起因するボイドの発生を抑制または防止できる。したがって、半導体集積回路装置の信頼性および歩留まりを向上させることができる。
【００７２】
続いて、図２１に示すように、ｎ型の埋込領域ＮＩＳ、ｎ型のウエルＮＷおよびｐ型のウエルＰＷをイオン注入法等により形成した後、メモリ領域Ｍにしきい値調整用の不純物を注入し、さらに、ｎ型の半導体領域ＭＤを形成する。その後、基板３Ｓの主面上に、例えば酸化シリコンからなるゲート絶縁膜５を熱酸化法等により形成した後、その上に、例えば低抵抗な多結晶シリコンからなる導体膜６をＣＶＤ法等により堆積し、さらに、その上に、例えば酸化シリコンからなるキャップ絶縁膜７をＣＶＤ法等により堆積する。その後、その導体膜６をリソグラフィ処理およびエッチング処理によりパターニングすることにより、基板３Ｓの主面上に補助ゲート電極６Ａおよび導体パターン６Ｂを形成する。
【００７３】
次いで、半導体ウエハ３の主面上に、例えば酸化シリコンからなる絶縁膜をＣＶＤ法等により堆積した後、これをエッチバックすることにより、補助ゲート電極６Ａおよび導体パターン６Ｂの側面にサイドウォール８を形成する。続いて、半導体ウエハ３の主面に対して斜め方向から不純物をイオン注入することにより、補助ゲート電極６Ａの一方の端部下方の基板３Ｓ部分に、ｎ型の半導体領域２６を形成する。
【００７４】
続いて、図２２に示すように、半導体ウエハ３の基板３Ｓの主面に、例えば酸化シリコンからなる絶縁膜２７を熱酸化法等により形成した後、半導体ウエハ３の主面上に、例えば低抵抗な多結晶シリコンからなる導体膜９をＣＶＤ法等により堆積し、さらに、その上に、反射防止膜（バーク：ＢＡＲＣ）１０ＡをＣＶＤ法等により堆積する。反射防止膜１０Ａは、例えば下記の式（１）に示すような材料とされている。
【００７５】
【化１】
2006344762.tif 000003
【００７６】
続いて、この半導体ウエハ３を上記図１５のプラズマ処理部ＰＣＡのプラズマ処理装置（第１エッチング装置）１Ａ（１）プロセスチャンバ（第１エッチング処理室）Ｃｈ内に収容し、半導体ウエハ３に対して、例えば四フッ化炭素（ＣＦ４）と酸素（Ｏ２）とアルゴン（Ａｒ）との混合ガスを用いたプラズマエッチング処理を施すことにより反射防止膜１０Ａをエッチングする。図２３は、そのプラズマエッチング処理後の半導体ウエハ３の要部断面図を示している。補助ゲート電極６Ａ上の導体膜９部分は露出されているが、補助ゲート電極６Ａの隣接間の導体膜９部分はその隣接間に残された反射防止膜１０Ａにより覆われている。この段階では、半導体ウエハ３の表面にフッ素（Ｆ）が吸着した状態となっている。
【００７７】
その後、プラズマエッチング処理が終了した半導体ウエハ３を、プラズマ処理部ＰＣＡの搬送室ＴＲＣ、ロードロック室Ｌ/ＬおよびＥＦＥＭ室（第１室）ＭＣを介してＥＦＥＭ部（第１モジュール機器）２Ａのロードポート（第１ロードポート）ＬＰに載置されたキャリア４内に収容する。この際、プラズマ処理部ＰＣＡのＥＦＥＭ部２ＡのケミカルフィルタＣＨＦにより、プラズマ処理部ＰＣＡのＥＦＥＭ室ＭＣ内およびキャリア４内のアミン類の濃度が、その外部のクリーンルームのアミン類の濃度よりも低くなるようにされている。このため、プラズマ処理部ＰＣＡのＥＦＥＭ室ＭＣ内およびキャリア４内において、プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応を低減できるので、上記塩の生成を低減できる。
【００７８】
次いで、プラズマ処理部ＰＣＡのロードポートＬＰから搬送系ＴＲＳを介してキャリア４を搬送する。この途中でキャリア４をストッカ（保管庫、保管棚）で保管する場合もある。続いて、上記キャリア４を搬送系ＴＲＳを介して、図１５の下段のプラズマ処理部ＰＣＢのプラズマ処理装置（第２エッチング装置）１Ｂ（１）のＥＦＥＭ部（第２モジュール機器）２Ｂ（２）のロードポート（第２ロードポート）ＬＰに載置する。このキャリア４内の半導体ウエハ３を、ＥＦＥＭ部２ＢのＥＦＥＭ室（第２室）ＭＣを介して、プラズマ処理装置１Ｂ（１）のプロセスチャンバ（第２エッチング処理室）Ｃｈ内に収容する。この際もプラズマ処理部ＰＣＢのＥＦＥＭ部２ＢのケミカルフィルタＣＨＦにより、プラズマ処理部ＰＣＢのＥＦＥＭ室ＭＣ内のアミン類の濃度が、その外部のクリーンルームのアミン類の濃度よりも低くなるようにされている。このため、プラズマ処理部ＰＣＢのＥＦＥＭ室ＭＣ内において、プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応をさらに低減できるので、上記塩の生成をさらに低減できる。
【００７９】
その後、プラズマ処理装置１ＢのプロセスチャンバＣｈ内において、半導体ウエハ３に対して、例えば四フッ化炭素（ＣＦ４）またはＣＨＦ３とアルゴン（Ａｒ）との混合ガスを用いたプラズマエッチング処理を施すことにより、反射防止膜１０Ａから露出される導体膜９をエッチングする。図２４は、そのプラズマエッチング処理後の半導体ウエハ３の要部断面図を示している。このプラズマエッチング処理により、補助ゲート電極６Ａの隣接間に浮遊ゲート電極形成用の導体パターン９Ａを形成する。この際、半導体ウエハ３の表面に上記塩が存在すると、その塩がエッチングマスクとして作用し、意図しない導体パターンが残されてしまう場合がある。この意図しない導体パターンは、下地に段差を生じさせ、その後の工程でその導体パターンの上方に形成される配線に短絡不良や断線不良を生じさせる原因となる。この結果、半導体集積回路装置の信頼性および歩留まりが低下する問題がある。これに対して、本実施の形態では、上記のように塩の生成を低減できるので、そのような問題の発生を低減または防止できる。したがって、半導体集積回路装置の信頼性および歩留まりを向上させることができる。
【００８０】
次いで、プラズマ処理部ＰＣＢのロードポートＬＰから搬送系ＴＲＳを介してキャリア４を搬送する。この途中でキャリア４をストッカ（保管庫、保管棚）で保管する場合もある。続いて、上記キャリア４を搬送系ＴＲＳを介して、さらに別のプラズマ処理部ＰＣのプラズマ処理装置（第１後処理装置）１のＥＦＥＭ部（第３モジュール機器）２のロードポート（第３ロードポート）ＬＰに載置する。このキャリア４内の半導体ウエハ３を、ＥＦＥＭ部２のＥＦＥＭ室ＭＣを介して、プラズマ処理装置１のプロセスチャンバ（プラズマ処理室）Ｃｈ内に収容する。この際もプラズマ処理部ＰのＥＦＥＭ部２のケミカルフィルタＣＨＦにより、プラズマ処理部ＰのＥＦＥＭ室（第３室）ＭＣ内のアミン類の濃度が、その外部のクリーンルームのアミン類の濃度よりも低くなるようにされている。このため、プラズマ処理部ＰのＥＦＥＭ室ＭＣ内において、プラズマエッチング処理により半導体ウエハ３の表面に吸着したフッ素と、ＥＦＥＭ室ＭＣ内やキャリア４内のアミン類との反応をさらに低減できるので、上記塩の生成をさらに低減できる。
【００８１】
その後、上記プラズマ処理部Ｐのプラズマ処理装置１のプロセスチャンバＣｈ内において、半導体ウエハ３に対して、例えば酸素（Ｏ２）を含むガスを用いたプラズマアッシング処理を施すことにより、主としてレジスト材異物を除去する。
【００８２】
次いで、図２５に示すように、半導体ウエハ３の主面上に、例えば酸化シリコン、窒化シリコンおよび酸化シリコンを下層から順に形成することにより、層間用の絶縁膜３０を形成する。この際、薄い層間用の絶縁膜３０の下地に上記塩が存在すると層間用の絶縁膜３０の膜質が劣化する場合もある。これに対して、本実施の形態では、上記塩の生成を低減できるので、層間用の絶縁膜３０の信頼性を向上させることができる。続いて、その層間用の絶縁膜３０上に、例えば低抵抗な多結晶シリコンからなる導体膜３１ａ、例えばタングステンシリサイドからなる導体膜３１ｂおよび酸化シリコンからなるキャップ絶縁膜３２を下層から順に堆積した後、これらをリソグラフィ処理およびエッチング処理によりパターニングすることにより、ワード線ＷＬおよび浮遊ゲート電極９ＡＧ（９Ａ）を形成する。
【００８３】
続いて、図２６に示すように、導体パターン６Ｂをリソグラフィ処理およびエッチング処理によりパターニングして周辺領域ＰＲ１，ＰＲ２にゲート電極６ＢＧ１，６ＢＧ２（６Ｂ）を形成した後、ソース・ドレイン用のｎ型の半導体領域３３，３４を形成する。その後、半導体ウエハ３の主面上に、例えば酸化シリコンからなる絶縁膜をＣＶＤ法等により堆積した後、これをエッチバックすることにより、ワード線ＷＬの側面および隣接間に絶縁膜３５ａを形成するとともに、ゲート電極６ＢＧ１，６ＢＧ２の側面等にサイドウォール３５ｂを形成する。その後、半導体ウエハ３の主面上に、例えば酸化シリコンからなる絶縁膜３６をＣＶＤ法等により堆積した後、絶縁膜３６にコンタクトホール３７を形成する。その後、コンタクトホール３７内に導体膜を埋め込んでプラグ３８を形成した後、絶縁膜３６上に、例えばアルミニウムやタングステン等のような導体膜からなる第１層配線３９を形成する。本実施の形態では、上記のように塩の生成を低減できるので、第１層配線３９等における短絡不良や断線不良の発生を低減または防止できるので、半導体集積回路装置の信頼性および歩留まりを向上させることができる。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
【００８５】
例えばＳＡＣ（Self Aligned Contact hole）加工技術にも適用できる。ＳＡＣ加工技術では、半導体ウエハの基板上や基板上に形成された配線（ゲート電極を含む）上に、例えば窒化シリコンからなるエッチングストッパ用の絶縁膜を介して、例えば酸化シリコンからなる層間絶縁膜を形成する。この層間絶縁膜にコンタクトホール等を形成する際に、酸化シリコンと窒化シリコンとの選択比を大きくした状態でプラズマエッチング処理を施す。エッチングガスには、例えばＣ４Ｆ８等のような主反応ガスを用いる。この場合もプラズマエッチング装置の前段のＥＦＥＭ部にアルカリ除去用のケミカルフィルタを設けることで、ＥＦＥＭ室内のアミン類の量をクリーンルーム内よりも小さくする。これにより、塩の生成を低減できる。これにより、ＳＡＣ加工技術を用いる半導体集積回路装置の信頼性および歩留まりを向上させることができる。
【００８６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばマイクロマシンの製造方法にも適用できる。
【産業上の利用可能性】
【００８７】
本発明は、半導体集積回路装置の製造業に適用できる。
【図面の簡単な説明】
【００８８】
【図１】本発明者が検討したプラズマ処理部の断面構成例の説明図である。
【図２】図１のプラズマ処理部の平面構成例の説明図である。
【図３】図１および図２のような構成を有する２台のプラズマ処理部を用いたプラズマ処理の説明図である。
【図４】本発明者が見出した課題を説明するための半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図５】図４に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図６】図５に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図７】図６に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図８】本発明者が見出した課題を説明するための半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図９】図８に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図１０】図９に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図１１】図１０に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図１２】本発明の一実施の形態である半導体集積回路装置の製造に使用される半導体製造ラインの工程内搬送部の一例の要部斜視図である。
【図１３】本発明の一実施の形態である半導体集積回路装置の製造工程で用いるキャリアの一例である斜視図である。
【図１４】図１２の製造装置のうちのプラズマ処理部の構成の説明図である。
【図１５】図１４および図２の構成を有する２台のプラズマ処理部を用いたプラズマ処理の説明図である。
【図１６】ケミカルフィルタを設置したことによる効果の一例を示すグラフ図である。
【図１７】本発明の一実施の形態である半導体集積装置の製造工程中の半導体ウエハの要部断面図である。
【図１８】図１７に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図１９】図１８に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図２０】図１９に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図２１】図２０に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図２２】図２１に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図２３】図２２に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図２４】図２３に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図２５】図２４に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【図２６】図２５に続く半導体集積回路装置の製造工程中の半導体ウエハの要部断面図である。
【符号の説明】
【００８９】
１，１Ａ，１Ｂ  プラズマ処理装置
２，２Ａ，２Ｂ  ＥＦＥＭ部
３  半導体ウエハ
３Ｓ  半導体基板
４  キャリア
４ａ  キャリアドア
４ａｐ  レジストレーションピン穴
４ａｋ  ラッチキー穴
４ｂ  シェル
４ｃ  マニュアルハンド
４ｄ  サイドレール
４ｅ  トップフランジ
５  ゲート絶縁膜
６  導体膜
６Ａ  補助ゲート電極
６Ｂ  導体パターン
６ＢＧ１，６ＢＧ２  ゲート電極
７  キャップ絶縁膜
８  サイドウォール
９  導体膜
９Ａ  導体パターン
９ＡＧ  浮遊ゲート電極
１０Ａ  反射防止膜
１２，１３  絶縁膜
１４  素子分離溝
１５  絶縁膜
２０  搬送レール
２１  搬送手段
２３  ホイスト機構
２５  素子分離部
２６  ｎ型の半導体領域
２７  絶縁膜
３０  層間用の絶縁膜
３１ａ  導体膜
３１ｂ  導体膜
３２  キャップ絶縁膜
３３，３４  ｎ型の半導体領域
３５ａ  絶縁膜
３５ｂ  サイドウォール
３６  絶縁膜
３７  コンタクトホール
３８  プラグ
３９  第１層配線
Ｐ，ＰＡ，ＰＢ，ＰＣ  プラズマ処理部
５２  塩
Ｌ/Ｌ，Ｌ/ＬＡ，Ｌ/ＬＢ  ロードロック室
ＴＲＣ  搬送室
Ｃｈ，ＣｈＡ，ＣｈＢ  プロセスチャンバ
ＬＰ，ＬＰＡ，ＬＰＢ  ロードポート
ＭＣ  ＥＦＥＭ室
ＴＲＲＡ，ＴＲＲＢ  移載ロボット
ＴＲＳ  搬送系
Ｒ１，Ｒ２  レジストパターン
ＦＦＵ  ファンフィルタユニット
ＣＨＦ  ケミカルフィルタ
ＮＩＳ  ｎ型の埋込領域
ＮＷ  ｎ型のウエル
ＰＷ  ｐ型のウエル
ＭＤ  ｎ型の半導体領域
ＷＬ  ワード線
【図１】
2006344762.tif 000004
【図２】
2006344762.tif 000005
【図３】
2006344762.tif 000006
【図４】
2006344762.tif 000007
【図５】
2006344762.tif 000008
【図６】
2006344762.tif 000009
【図７】
2006344762.tif 000010
【図８】
2006344762.tif 000011
【図９】
2006344762.tif 000012
【図１０】
2006344762.tif 000013
【図１１】
2006344762.tif 000014
【図１２】
2006344762.tif 000015
【図１３】
2006344762.tif 000016
【図１４】
2006344762.tif 000017
【図１５】
2006344762.tif 000018
【図１６】
2006344762.tif 000019
【図１７】
2006344762.tif 000020
【図１８】
2006344762.tif 000021
【図１９】
2006344762.tif 000022
【図２０】
2006344762.tif 000023
【図２１】
2006344762.tif 000024
【図２２】
2006344762.tif 000025
【図２３】
2006344762.tif 000026
【図２４】
2006344762.tif 000027
【図２５】
2006344762.tif 000028
【図２６】
2006344762.tif 000029