(57)【要約】【課題】不揮発性メモリ素子を提供する。【解決手段】ソース領域３２及びドレイン領域３４とチャンネル領域３６とが設けられた半導体基板３９と、チャンネル領域上に形成されたトンネリング酸化膜４１と、トンネリング酸化膜上にフラーレン物質で形成されたフローティングゲート４４と、フローティングゲート上に形成されたブロッキング酸化膜４６と、ブロッキング酸化膜上に形成されたゲート電極４８と、を備える。【選択図】図２
2006237577.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板と、
前記チャンネル領域上に形成されたトンネリング酸化膜と、
前記トンネリング酸化膜上にフラーレン物質で形成されたフローティングゲートと、
前記フローティングゲート上に形成されたブロッキング酸化膜と、
前記ブロッキング酸化膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性メモリ素子。
【請求項２】
前記フラーレン物質は、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４及び炭素ナノチューブからなる群から選択されたいずれか一の物質のナノ粒子を含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項３】
前記フラーレン物質は、その内部に金属原子を含むエンドヘドラル・メタロフラーレン物質であることを特徴とする請求項２に記載の不揮発性メモリ素子。
【請求項４】
前記金属原子はＬａ、Ｅｒ、Ｇｄ、Ｈｏ及びＮｄを含むランタン系金属群のうち選択された少なくともいずれか一の金属の原子であることを特徴とする請求項３に記載の不揮発性メモリ素子。
【請求項５】
ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板を備える工程と、
前記チャンネル領域上にトンネリング酸化膜を形成する工程と、
前記トンネリング酸化膜上に、フラーレン物質でフローティングゲートを形成する工程と、
前記フローティングゲート上にブロッキング酸化膜を形成する工程と、
前記前記ブロッキング酸化膜上にゲート電極を形成する工程と、を含むことを特徴とする不揮発性メモリ素子の製造方法。
【請求項６】
前記フラーレン物質は、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４及び炭素ナノチューブからなる群から選択されたいずれか一の物質のナノ粒子を含むことを特徴とする請求項５に記載の不揮発性メモリ素子の製造方法。
【請求項７】
前記フラーレン物質は、その内部に金属原子を含むエンドヘドラル・メタロフラーレン物質であることを特徴とする請求項６に記載の不揮発性メモリ素子の製造方法。
【請求項８】
前記金属原子は、Ｌａ、Ｅｒ、Ｇｄ、Ｈｏ及びＮｄを含むランタン系金属群のうち選択された少なくともいずれか一の金属の原子であることを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
【請求項９】
フラーレン物質でフローティングゲートを形成する工程は、
フラーレン物質を備える工程と、
前記フラーレン物質を気相化する工程と、
前記トンネリング酸化膜上に前記気相のフラーレン物質を蒸着させる工程と、を含むことを特徴とする請求項５に記載の不揮発性メモリ素子の製造方法。
【請求項１０】
前記気相のフラーレン物質を蒸着させる工程は、
前記気相のフラーレン物質を熱処理する工程と、
前記熱処理された気相のフラーレン物質を前記トンネリング酸化膜上に蒸着させる工程と、を含むことを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。
【請求項１１】
前記熱処理は、Ａｒ、Ｎ２、Ｏ２及びＮＨ３からなる群から選択された少なくともいずれか一つを含むガス雰囲気、及び２００〜１２００℃温度範囲で行われることを特徴とする請求項１０に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子及びその製造方法に係り、より詳細には、トラップサイトの密度が上昇した不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子、例えば、ＤＲＡＭの場合、単位メモリセルは、一つのトランジスタ及び一つのキャパシタを含む。したがって、半導体メモリ素子の集積度を高めるためには、トランジスタの体積やキャパシタの体積あるいは両方の体積をいずれも減らす必要がある。
【０００３】
半導体メモリ素子の集積度が大きい問題にならなかった初期の半導体メモリ素子の場合、写真及びエッチング工程が十分な工程マージンを持って行われた。このために、メモリ素子を構成する要素等の体積を減らす方法を使用して、半導体メモリ素子の集積度をある程度高めることができた。
【０００４】
しかし、さらに高い集積度を持つ半導体メモリ素子への需要が高まりつつ、既存の方法と異なる新たな方法が必要になった。
【０００５】
半導体メモリ素子の集積度は、デザインルールと密接な関係がある。したがって、半導体メモリ素子の集積度を高めるためには、デザインルールがさらに厳しくなければならないが、この場合に、写真及びエッチング工程の工程マージンは非常に小さくなりうる。これは、前記写真及びエッチング工程が既存よりさらに精密に行われねばならないということを意味する。
【０００６】
写真及びエッチング工程の工程マージンが小さくなる場合、収率も共に低くなるため、収率低下を防止しつつ半導体メモリ装置の集積度を高めることができる新たな方法が要求されている。
【０００７】
このような要求に応じて、トランジスタの上側に電荷を保存できる、既知のキャパシタとデータ保存作用の異なるデータ保存媒体を備えて、既存の半導体メモリ素子と全く異なる構造を持つ半導体メモリ素子が紹介されている。
【０００８】
ＳＯＮＯＳメモリ素子も、新たに登場した半導体メモリ素子のうち一つであるが、図１は、従来技術によるＳＯＮＯＳメモリ素子（以下、従来のメモリ素子）の断面を示す。
【０００９】
図１を参照すれば、ｐ型半導体基板１０（以下、半導体基板）に、ｎ型導電性不純物が注入されたソース領域１２とドレイン領域１４とが形成されている。そして、ソース領域１２とドレイン領域１４との間にチャンネル領域１６が設定されている。また、半導体基板１０のチャンネル領域１６上には、ゲート積層物１８が形成されている。ゲート積層物１８は、トンネリング酸化膜１８ａ、窒化膜（Ｓｉ３Ｎ４）１８ｂ、ブロッキング酸化膜１８ｃ及びゲート電極１８ｄで構成される。ここで、窒化膜１８ｂは、所定密度のトラップサイトを持っている。したがって、ゲート電極１８ｄに所定の電圧が印加されつつ、トンネリング酸化膜１８ａを通過した電子は、窒化膜１８ｂの前記トラップサイトにトラップされる。ブロッキング酸化膜１８ｂは、前記電子がトラップされる過程で、電子がゲート電極１８ｄに移動することを遮断する。
【００１０】
前述した従来のメモリ素子は、窒化膜１８ｂの前記トラップサイトに電子がトラップされた時とトラップされていない時とで、しきい電圧が変わる特性を利用して、二進情報を保存して読み取ることができる。
【００１１】
ここで、トラップサイトの密度が上昇すれば、さらに多くの電子がトラップされ、しきい電圧の変動幅が大きくなる。すなわち、トラップサイトの密度は、前記メモリ素子のメモリ特性に相当な影響を与えることができる。このようなトラップサイトの密度を上昇させるために、従来ナノスケールの粒子、例えば、Ｓｉ−ナノ粒子を薄膜表面に噴射または蒸着させる技術が開発されたが、このような方法により単位面積当りトラップサイトの密度を上昇させるには限界がある。特に、粒子サイズ及び粒子分布の不均一性で多くの問題点を持つために、このような方法が実際のフラッシュメモリに適用されるには多くの技術上の問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するために、トラップサイトの密度が上昇した不揮発性メモリ素子及びその製造方法を提供するところにある。
【課題を解決するための手段】
【００１３】
本発明による不揮発性メモリ素子は、ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板と、前記チャンネル領域上に形成されたトンネリング酸化膜と、前記トンネリング酸化膜上にフラーレン物質で形成されたフローティングゲートと、前記フローティングゲート上に形成されたブロッキング酸化膜と、前記ブロッキング酸化膜上に形成されたゲート電極と、を備える。
【００１４】
また、本発明による不揮発性メモリ素子の製造方法は、ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板を備える工程と、前記チャンネル領域上にトンネリング酸化膜を形成する工程と、前記トンネリング酸化膜上に、フラーレン物質でフローティングゲートを形成する工程と、前記フローティングゲート上にブロッキング酸化膜を形成する工程と、前記前記ブロッキング酸化膜上にゲート電極を形成する工程と、を含む。
【発明の効果】
【００１５】
本発明によれば、トラップサイトの密度が上昇した不揮発性メモリ素子を得ることができる。このように、トラップサイトの密度が上昇した不揮発性メモリ素子は、電子がトラップされる場合に、大きい変動幅のしきい電圧特性を持つ。したがって、メモリ素子の信号処理速度が速くなり、また、単位セルへのマルチビットのデータ保存が可能であって、メモリ素子が高容量化される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明による不揮発性メモリ素子及びその製造方法の望ましい実施形態を、添付された図面を参照して詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張して図示されたものである。
【００１７】
図２は、本発明の望ましい実施形態による不揮発性メモリ素子の概略的断面図である。
【００１８】
図２を参照すれば、本発明による不揮発性メモリ素子は、ソース領域３２とドレイン領域３４及びチャンネル領域３６が設けられた半導体基板３０と、前記チャンネル領域３６上に順次に積層されたトンネリング酸化膜４１、フラーレン物質で形成されたフローティングゲート４４、ブロッキング酸化膜４６及びゲート電極４８を備える。ここで、前記トンネリング酸化膜４１とブロッキング酸化膜４６及びゲート電極４８とは、不揮発性メモリ素子であって、一般的にその機能及び材質が公知のものであり、したがって、それらについての詳細な説明は省略する。例えば、前記トンネリング酸化膜４１は、ＳｉＯ２物質である。また、前記トンネリング酸化膜４１は、シリコン酸化物より高い誘電定数（ｈｉｇｈ−ｋ）を持つ物質、例えば、Ａｌ２Ｏ３、ＺｒＯ２で形成できる。
【００１９】
前記半導体基板３０に、導電性不純物が注入されたソース領域３２とドレイン領域３４とが設けられ、前記ソース領域３２とドレイン領域３４との間にチャンネル領域３６が設けられる。
【００２０】
本発明で、前記フローティングゲート４４は、フラーレン物質、例えば、フラーレンナノ粒子で形成されることを特徴とする。ここで、前記フラーレン物質の例として、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４または炭素ナノチューブなどがある。また、前記フラーレン物質は、その内部に金属原子を含むエンドヘドラル・メタロフラーレン物質でありうる。ここで、前記金属原子は、Ｌａ、Ｅｒ、Ｇｄ、Ｈｏ及びＮｄを含むランタン系金属群のうち選択された少なくともいずれか一の金属の原子である。前記フラーレン物質は、その種類と構造及び物理的特性（電気的、光学的特性）が公知の物質であるので、これについての詳細な説明は省略する。例えば、Ｃ６０フラーレン分子は、６０個の炭素原子で作られた分子であり、炭素が結合されて作られる６角形と５角形とを含んでおり、全体的な形態はサッカーボール状であり、特に光を吸収して電子をよく受け取る性質を持つという事実は、公知のものである。
【００２１】
このようなフラーレン物質は、所定密度のトラップサイトを持ち、前記フラーレン物質で形成されたフローティングゲート４４は、例えば、Ｃ６０の直径が約０．７ｎｍと非常に小さいために、従来のＳｉ窒化物またはＳｉナノクリスタルで形成されたフローティングゲートよりさらに多くの電子をトラップできる。したがって、フラーレン物質で形成されたフローティングゲート４４では電子のトラップ効率がさらに優秀であり、不揮発性メモリ素子のメモリ効果が向上できる。特に、小さな大きさ、例えば、０．７ｎｍサイズのＣ６０フラーレンナノ粒子を利用してフローティングゲート４４を形成する場合、メモリ素子を小さくしつつも、依然として優秀なメモリ特性を維持できるために、素子の信頼性を確保できる。
【００２２】
前記ブロッキング酸化膜４６は、電子がトラップされる過程で、トラップされた電子がゲート電極４８に移動することを遮断し、このようなブロッキング酸化膜４６は、通常ＳｉＯ２物質で形成されるが、これに限定されるものではなく、他の酸化物で形成されることもできる。例えば、前記ブロッキング酸化膜４６は、シリコン酸化物より高い誘電定数（ｈｉｇｈ−ｋ）を持つ物質、例えば、Ａｌ２Ｏ３、ＺｒＯ２で形成できる。
【００２３】
前記のような構造を持つ不揮発性メモリ素子で、前記ゲート電極４８に所定の電圧が印加されれば、トンネリング酸化膜４１に流入された電子は、フラーレン物質で形成されたフローティングゲート４４にトラップされる。前記ブロッキング酸化膜４６は、前記電子がトラップされる過程中に、トラップされた電子がゲート電極４８に移動することを遮断する。したがって、本発明による不揮発性メモリ素子は、フローティングゲート４４に電子がトラップされた時とトラップされていない時、しきい電圧が変わる特性を利用して、二進情報を保存して読み取ることができる。
【００２４】
従来トラップサイトの密度を上昇させるために、従来フローティングゲートを形成するための、Ｓｉナノクリスタルを薄膜表面に噴射または蒸着させる技術が開発されたが、このような方法により、単位面積当りトラップサイトの密度を上昇させるには限界があった。しかし、前記のような本発明によれば、フローティングゲート４４の形成物質をフラーレン物質に替えることによって、トラップサイトの密度が従来よりも上昇した不揮発性メモリ素子を得られる。したがって、前記のような構造を持つ不揮発性メモリ素子において、メモリ素子の信号処理速度が速くなり、単位セルにマルチビットのデータ保存が可能であってメモリ素子が高容量化できる。また、不揮発性メモリ素子のメモリ効果が向上し、メモリ素子の体積を減らすことができて、高集積度のメモリ素子の具現に適している。
【００２５】
図３Ａないし図３Ｅは、本発明の望ましい実施形態による不揮発性メモリ素子の製造方法を示すフローチャートである。本発明の製造方法において、それぞれの薄膜は、公知の薄膜蒸着法、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法により形成できる。
【００２６】
図３Ａ及び図３Ｂを参照すれば、まず、ソース領域３２及びドレイン領域３４とチャンネル領域３６とが設けられた半導体基板３０を準備する。例えば、前記半導体基板３０に導電性不純物が注入されたソース領域３２とドレイン領域３４とが形成され、ソース領域３２とドレイン領域３４との間にチャンネル領域３６が形成される。次いで、前記チャンネル領域３６上にトンネリング酸化膜４１を形成する。このようなトンネリング酸化膜４１は、通常ＳｉＯ２物質で形成されるが、これに限定されるものではなく、他の酸化物で形成されもする。例えば、前記トンネリング酸化膜４１は、シリコン酸化物より高い誘電定数（ｈｉｇｈ−ｋ）を持つ物質、例えば、Ａｌ２Ｏ３、ＺｒＯ２で形成できる。
【００２７】
図３Ｃを参照すれば、前記トンネリング酸化膜４１上にフラーレン物質、例えば、Ｃ６０フラーレンナノ粒子でフローティングゲート４４を形成する。ここで、前記フラーレン物質の例として、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４または炭素ナノチューブなどがある。また、前記フラーレン物質は、その内部に金属原子を含むエンドヘドラル・メタロフラーレン物質でありうる。ここで、前記金属原子は、Ｌａ、Ｅｒ、Ｇｄ、Ｈｏ及びＮｄを含むランタン系金属群のうち選択された少なくともいずれか一の金属の原子である。前記フラーレン物質は、その種類と構造及び物理的特性（電気的、光学的特性）が公知の物質であるので、これについての詳細な説明は省略する。
【００２８】
まず、フラーレン物質を準備して、それを所定の温度範囲、例えば、３００〜６００℃に加熱する。加熱により前記フラーレン物質は気相化、例えば、エアゾール化でき、このような気相のフラーレン物質を前記トンネリング酸化膜４１上に蒸着させて、所定厚さのフローティングゲート４４を得ることができる。ここで、望ましくは、前記気相のフラーレン物質を、Ａｒ、Ｎ２、Ｏ２及びＮＨ３からなる群から選択された少なくともいずれか一つを含むガス雰囲気及び２００〜１２００℃温度範囲で熱処理した後、前記熱処理された気相のフラーレン物質を前記トンネリング酸化膜４１上に蒸着させる。例えば、前記熱処理は、Ａｒ、Ｎ２、Ｏ２及びＮＨ３のうち少なくとも一つを含むガスをキャリアガスとして、前記気相のフラーレン物質を所定の熱処理管に通過させることによって行われる。ここで、前記熱処理管は、２００〜１２００℃温度範囲で維持されなければならない。
【００２９】
このような熱処理を通じて、フラーレンナノ粒子で形成されたフローティングゲート４４のトラップサイトの密度がさらに上昇できる。
【００３０】
図３Ｄを参照すれば、前記フローティングゲート４４上にブロッキング酸化膜４６を形成する。前記ブロッキング酸化膜４６は、電子がトラップされる過程中に、トラップされた電子がゲート電極４８に移動することを遮断し、このようなブロッキング酸化膜４６は、通常ＳｉＯ２物質で形成されるが、これに限定されるものではなく、他の酸化物で形成されることもできる。例えば、前記ブロッキング酸化膜４６は、シリコン酸化物より高い誘電定数（ｈｉｇｈ−ｋ）を持つ物質、例えば、Ａｌ２Ｏ３、ＺｒＯ２で形成できる。
【００３１】
図３Ｅを参照すれば、前記ブロッキング酸化膜４６上にゲート電極４８を形成する。前記ゲート電極４８は、一般的に公知のように導電性物質、例えば、アルミニウム（Ａｌ）で形成される。したがって、前記のような工程過程を通じて、トラップサイトの密度が上昇した不揮発性メモリ素子を得られる。
【００３２】
図４ないし図６は、本発明による不揮発性メモリ素子のＣ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）特性を示すグラフである。それぞれＮ２、ＮＨ３及びＯ２ガス雰囲気で、気相のフラーレン（Ｃ６０）物質を熱処理してフローティングゲートを形成し、このようなフローティングゲートを備えた不揮発性メモリ素子のＣ−Ｖ特性が比較された。図４ないし図６を比較すれば、Ｎ２雰囲気で熱処理された場合において、トラップサイトの密度が最も上昇したことが分かる。
【００３３】
このような本願発明の理解を助けるために、いくつかのの模範的な実施形態が説明され、かつ添付された図面に図示されたが、このような実施形態は、単に広い発明を例示するだけで、それを制限しないという点が理解されねばならず、そして、本発明は、図示かつ説明された構造及び配列に限定されないという点が理解されねばならないが、これは、多様な他の修正が当業者により行われうるからである。
【産業上の利用可能性】
【００３４】
本発明は、不揮発性メモリ素子及びその製造方法に関連した技術分野に利用できる。
【図面の簡単な説明】
【００３５】
【図１】従来技術によるＳＯＮＯＳメモリ素子の概略的な断面図である。
【図２】本発明の望ましい実施形態による不揮発性メモリ素子の概略的断面図である。
【図３Ａ】本発明の望ましい実施形態による不揮発性メモリ素子の製造方法を示す図である。
【図３Ｂ】本発明の望ましい実施形態による不揮発性メモリ素子の製造方法を示す図である。
【図３Ｃ】本発明の望ましい実施形態による不揮発性メモリ素子の製造方法を示す図である。
【図３Ｄ】本発明の望ましい実施形態による不揮発性メモリ素子の製造方法を示す図である。
【図３Ｅ】本発明の望ましい実施形態による不揮発性メモリ素子の製造方法を示す図である。
【図３Ｆ】本発明の望ましい実施形態による不揮発性メモリ素子の製造方法を示す図である。
【図４】本発明による不揮発性メモリ素子のＣ−Ｖ特性を示すグラフである。
【図５】本発明による不揮発性メモリ素子のＣ−Ｖ特性を示すグラフである。
【図６】本発明による不揮発性メモリ素子のＣ−Ｖ特性を示すグラフである。
【符号の説明】
【００３６】
３０    半導体基板、
３２    ソース領域、
３４    ドレイン領域、
３６    チャンネル領域、
４１    トンネリング酸化膜、
４４    フローティングゲート、
４６    ブロッキング酸化膜、
４８    ゲート電極。
【図１】
2006237577.tif 000003
【図２】
2006237577.tif 000004
【図３Ａ】
2006237577.tif 000005
【図３Ｂ】
2006237577.tif 000006
【図３Ｃ】
2006237577.tif 000007
【図３Ｄ】
2006237577.tif 000008
【図３Ｅ】
2006237577.tif 000009
【図３Ｆ】
2006237577.tif 000010
【図４】
2006237577.tif 000011
【図５】
2006237577.tif 000012
【図６】
2006237577.tif 000013