(57)【要約】【課題】アレイ基板の製造工程を単純化して製造単価を節減して、画素電極オープン不良を防止する。【解決手段】複数の画素領域が定義された基板２１０と、画素領域の所定部分に一方向に構成された複数のゲート配線と、絶縁膜を介して交差するデータ配線と、ゲート配線とデータ配線との交差地点に位置して、ゲート配線から延長されたゲート電極、アクティブ層、ソース電極及びドレイン電極を含む薄膜トランジスタと、薄膜トランジスタでソース電極及びドレイン電極間のアクティブ層上に形成されたチャネル絶縁膜２４２と、画素領域でドレイン電極と接触して形成される画素電極２８１と、ゲート配線から延長されて一端に形成され、ゲート絶縁膜を介して透明電極パターンと接触するゲートパッド２７７と、データ配線から延長されて一端に形成され、アクティブ層パターン上に形成されたデータパッド２７８とを含む。【選択図】図４
2006047985.tif 000002
【特許請求の範囲】
【請求項１】
基板にゲート配線層と第１ゲート絶縁膜と第１フォトレジストを形成する段階と、
前記第１フォトレジストが段差部分を有するように露光及び現像し、前記ゲート配線層及び前記第１ゲート絶縁膜をエッチングしてゲートパッド上にゲートパッドコンタクトホールを形成し、前記第１フォトレジストを除去してゲート配線及びゲート電極を形成する段階と、
前記基板上に第２ゲート絶縁膜、半導体層、データ配線層、及び第２フォトレジストを順次積層する段階と、
前記第２フォトレジストが段差部分を有するように露光及び現像し、前記第２ゲート絶縁膜、前記半導体層、前記データ配線層をエッチングしてソース電極及びドレイン電極を含むデータ配線とデータパッド及びアクティブ層を形成し、前記第２フォトレジストを除去する段階と、
前記基板上に透明伝導層を形成して、前記ドレイン電極と接触する画素電極と、前記ゲートパッド及びデータパッド上に形成される透明電極パターンとを形成する段階と
を含んで構成されることを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項２】
前記透明電極パターンは、第１ゲート絶縁膜を介して前記ゲートパッドと電気的に接触することを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項３】
前記透明電極パターンを形成する段階は、前記ゲート配線と前記第１、２ゲート絶縁膜との間で前記ゲート配線とオーバーラップするキャパシター電極を形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項４】
前記ソース及び前記ドレイン電極を含む前記データ配線と前記データパッドを形成して前記第２フォトレジストを除去する段階以前に、前記露出するアクティブ層上にチャネル絶縁膜を形成する段階をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
【請求項５】
複数の画素領域が定義された基板と、
前記画素領域の所定部分に一方向に構成された複数のゲート配線、及び絶縁膜を介して前記複数のゲート配線と交差する複数のデータ配線と、
前記ゲート配線とデータ配線との交差地点に位置して、前記ゲート配線から延長されたゲート電極と、アクティブ層と、ソース電極及びドレイン電極を含む薄膜トランジスタと、
前記薄膜トランジスタで前記ソース電極及びドレイン電極間のアクティブ層上に形成されたチャネル絶縁膜と、
前記画素領域で前記ドレイン電極と接触して形成される画素電極と、
前記ゲート配線から延長されて一端に形成され、ゲート絶縁膜を介して透明電極パターンと接触するゲートパッドと、
前記データ配線から延長されて一端に形成され、アクティブ層パターン上に形成されたデータパッドと
を含んで構成されることを特徴とする液晶表示装置用アレイ基板。
【請求項６】
前記ゲート配線及びゲートパッドは、二重配線構造であることを特徴とする請求項５に記載の液晶表示装置用アレイ基板。
【請求項７】
前記ゲート配線及びゲートパッドは、三重配線構造であることを特徴とする請求項５に記載の液晶表示装置用アレイ基板。
【請求項８】
前記チャネル絶縁膜は、酸化シリコン（ＳｉＯｘ）膜であることを特徴とする請求項５に記載の液晶表示装置用アレイ基板。
【請求項９】
前記ゲート配線上の一部に重なって形成されたアクティブ層パターン及びキャパシター電極をさらに含むことを特徴とする請求項５に記載の液晶表示装置用アレイ基板。
【請求項１０】
前記データ配線上には透明電極パターンが形成されていることを特徴とする請求項５に記載の液晶表示装置用アレイ基板。
【請求項１１】
前記ゲートパッド上のゲート絶縁膜にはゲートパッドコンタクトホールが形成されていることを特徴とする請求項５に記載の液晶表示装置用アレイ基板。
【請求項１２】
基板に相異なる物質が積層された三重構造を有するゲート配線層と、第１ゲート絶縁膜と、第１フォトレジストとを形成する段階と、
前記第１フォトレジストを露光及び現像し、前記ゲート配線層と第１ゲート絶縁膜をエッチングしてゲートパッド上にゲートパッドコンタクトホールを形成し、前記第１フォトレジストを除去してゲート配線及びゲート電極を形成する段階と、
前記基板上に第２ゲート絶縁膜、半導体層、データ配線層、及び第２フォトレジストを積層する段階と、
前記第２フォトレジストが段差部分を有するように露光及び現像し、前記第２ゲート絶縁膜、半導体層、データ配線層をエッチングしてソース電極及びドレイン電極を含むデータ配線とデータパッド及びアクティブ層を形成し、前記第２フォトレジストを除去する段階と、
前記ドレイン電極と接触する画素電極を形成するための透明伝導層と、三層構造を有する前記ゲートパッド及びデータパッド上に形成される透明電極パターンとを前記基板上に積層してパターン形成する段階と
を含んで構成されることを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項１３】
複数の画素領域が定義された基板と、
前記画素領域の所定部分に一方向に構成されて相異なる物質が積層された三重構造を有するゲート配線及び絶縁膜を介して前記ゲート配線と交差するデータ配線と、
前記三重構造を有するゲート配線とデータ配線との交差地点に位置して、前記ゲート配線から延長された三重構造を有するゲート電極と、アクティブ層と、ソース電極及びドレイン電極を含む薄膜トランジスタと、
前記薄膜トランジスタで前記ソース電極及びドレイン電極間のアクティブ層上に形成されたチャネル絶縁膜と、
前記画素領域で前記ドレイン電極と接触して形成される画素電極と、
前記ゲート配線から延長されて一端に形成された三重構造を有するゲートパッドと、
前記データ配線から延長されて一端に形成され、アクティブ層パターン上に形成されたデータパッドと
を含んで構成されることを特徴とする液晶表示装置用アレイ基板。
【請求項１４】
前記ゲートパッド上に形成される画素電極パターンをさらに含むことを特徴とする請求項１３に記載の液晶表示装置用アレイ基板。
【請求項１５】
前記三重構造を有するゲート配線は、最上層が透明な導電性物質からなることを特徴とする請求項１３に記載の液晶表示装置用アレイ基板。
【請求項１６】
前記透明な導電性電極物質は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）のうちから選択されることを特徴とする請求項１５に記載の液晶表示装置用アレイ基板。
【請求項１７】
前記チャネル絶縁膜は、酸化シリコン（ＳｉＯｘ）膜であることを特徴とする請求項１３に記載の液晶表示装置用アレイ基板。
【請求項１８】
前記データ配線上には透明電極パターンが形成されていることを特徴とする請求項１３に記載の液晶表示装置用アレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、マスク工程を減らした液晶表示装置用アレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、時代が情報化社会に急発展しており、薄形化、軽量化、低消費電力化などの面で優れた特性を有する平板表示装置（ｆｌａｔ  ｐａｎｅｌ  ｄｉｓｐｌａｙ）の必要性が増大している。そのうち、色再現性などに優れた液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）が活発に開発されている。
【０００３】
一般的に、液晶表示装置は、それぞれの内面に電極が形成された２枚の基板を備え、電極が形成された基板面が互いに向かい合うように配置した後に、両基板間に液晶物質を注入する。
【０００４】
そして、それぞれの基板に形成された電極に電圧を印加して、ここから生成される電界により液晶分子を動かすことによって、光の透過率を調節して画像を表示する装置である。
【０００５】
液晶表示装置は、多様な形態で構成され得るが、現在、薄膜トランジスタと薄膜トランジスタに連結された画素電極がマトリックス方式で配列されたアクティブマトリックス液晶表示装置（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＬＣＤ：ＡＭ−ＬＣＤ）が、解像度及び動画像再生能力が優秀であって、最も注目されている。
【０００６】
このような液晶表示装置は、下部のアレイ基板に画素電極が形成されていて、上部基板であるカラーフィルター基板に共通電極が形成されている構造であり、上下基板間の垂直方向の電界により、液晶分子を駆動する方式である。これは、透過率と開口率などの特性に優れ、上板の共通電極が接地としての役割をするようになって、静電気による液晶セルの破壊を防止することができる。
【０００７】
ここで、液晶表示装置の上部基板は、画素電極以外の部分で発生する光漏れ現象を防止するためにブラックマトリックスをさらに含む。
【０００８】
一方、液晶表示装置の下部基板であるアレイ基板は、薄膜を蒸着したマスクを利用して、フォトリソグラフィ（露光パターン形成）工程を複数回繰り返すことによって形成されるが、通常は、５枚ないし６枚のマスクが使われており、マスクの数がアレイ基板を製造する工程数を示す。
【０００９】
以下、添付した図面を参照して、従来の液晶表示装置用アレイ基板及びその製造方法について説明する。
【００１０】
図１は、従来の液晶表示装置用アレイ基板の平面図であって、図２は、図１でＩ−Ｉ´線に沿って切った断面図である。
【００１１】
図１及び図２に示したように、液晶表示装置用アレイ基板は、透明な絶縁基板１１０と、透明な絶縁基板１１０上に横方向に形成されたゲート配線１２１と、ゲート配線１２１から延長されたゲート電極１２２とを備えている。
【００１２】
前記ゲート配線１２１とゲート電極１２２上部にはゲート絶縁膜１３０が形成されており、その上にアクティブ層１４１とオーミックコンタクト層１５１、１５２が順次形成されている。
【００１３】
そして、前記オーミックコンタクト層１５１、１５２上にゲート配線１２１と直交するデータ配線１６１、データ配線１６１から延長されたソース電極１６２、ゲート電極１２２を中心にしてソース電極１６２と向かい合っているドレイン電極１６３及びゲート配線１２１と重なるキャパシター電極１６５が形成されている。
【００１４】
ここで、前記データ配線１６１、ソース電極１６２、ドレイン電極１６３、そしてキャパシター電極１６５は、保護層１７０で覆われており、保護層１７０は、ドレイン電極１６３とキャパシター電極１６５をそれぞれ露出する第１及び第２コンタクトホール１７１、１７２を有する。
【００１５】
前記ゲート配線１２１とデータ配線１６１が交差して定義される画素領域の保護層１７０上部には、画素電極１８１が形成されているが、画素電極１８１は、第１及び第２コンタクトホール１７１、１７２を介してそれぞれドレイン電極１６２及びキャパシター電極１６５と連結されている。
【００１６】
このように、前記構成を有している液晶表示装置用アレイ基板は、一般的に５枚のマスクを利用したフォトリソグラフィ工程で製造することができるが、フォトリソグラフィ工程には、基板洗浄と感光膜の塗布、露光及び現像、エッチングなど多くの工程を伴っている。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
したがって、フォトリソグラフィ工程を一回なくすことにより、製造時間が相当に減って、製造費用も減少させることができる。そして、基板の不良発生率が減るため、マスク数を減らしてアレイ基板を製造することが望ましい。
【００１８】
さらに、前記構成を有する液晶表示装置用アレイ基板は、薄膜トランジスタを含んで基板全面に保護膜を形成しているが、保護膜蒸着工程で高価なプラズマＣＶＤ装置（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）が必要であり、製造費用が上昇する問題がある。
【００１９】
また、保護膜には、ドレイン電極とキャパシター電極を画素電極と連結するためにコンタクトホールを形成するが、この時、フォトリソグラフィ工程が追加されることによって製造費用上昇とデータ配線オープン不良が発生する原因となる。
【００２０】
また、画素電極形成時に前記コンタクトホール段差部によって画素電極オープンに起因する製品不良が発生する原因となり、ポイント欠陥によって画質が低下する。
【００２１】
さらに、保護膜が均一に形成されない場合には、ストレージキャパシタンス低下によって画面にむらが生じる原因となる。
【００２２】
本発明は、液晶表示装置のアレイ基板に形成する保護膜を除去してマスク工程を減らして、基板上に形成されるレイヤの数を低減する液晶表示装置用アレイ基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
前記目的を達成するために、本発明による液晶表示装置用アレイ基板の製造方法は、基板にゲート配線層と第１ゲート絶縁膜と第１フォトレジストを形成する段階と、前記第１フォトレジストが段差部分を有するように露光及び現像し、前記ゲート配線層及び前記第１ゲート絶縁膜をエッチングしてゲートパッド上にゲートパッドコンタクトホールを形成し、前記第１フォトレジストを除去してゲート配線及びゲート電極を形成する段階と、前記基板上に第２ゲート絶縁膜、半導体層、データ配線層、及び第２フォトレジストを順次積層する段階と、前記第２フォトレジストが段差部分を有するように露光及び現像し、前記第２ゲート絶縁膜、前記半導体層、前記データ配線層をエッチングしてソース電極及びドレイン電極を含むデータ配線とデータパッド及びアクティブ層を形成し、前記第２フォトレジストを除去する段階と、前記基板上に透明伝導層を形成して、前記ドレイン電極と接触する画素電極と、前記ゲートパッド及びデータパッド上に形成される透明電極パターンとを形成する段階とを含んで構成されることを特徴とする。
【００２４】
また、前記した目的を達成するために、本発明による液晶表示装置用アレイ基板は、複数の画素領域が定義された基板と、前記画素領域の所定部分に一方向に構成された複数のゲート配線、及び絶縁膜を介して前記複数のゲート配線と交差する複数のデータ配線と、前記ゲート配線とデータ配線との交差地点に位置して、前記ゲート配線から延長されたゲート電極と、アクティブ層と、ソース電極及びドレイン電極を含む薄膜トランジスタと、前記薄膜トランジスタで前記ソース電極及びドレイン電極間のアクティブ層上に形成されたチャネル絶縁膜と、前記画素領域で前記ドレイン電極と接触して形成される画素電極と、前記ゲート配線から延長されて一端に形成され、ゲート絶縁膜を介して透明電極パターンと接触するゲートパッドと、前記データ配線から延長されて一端に形成され、アクティブ層パターン上に形成されたデータパッドとを含んで構成されることを特徴とする。
【００２５】
また、前記目的を達成するために、本発明による液晶表示装置用アレイ基板の製造方法の他の実施形態は、基板に相異なる物質が積層された三重構造を有するゲート配線層と、第１ゲート絶縁膜と、第１フォトレジストとを形成する段階と、前記第１フォトレジストを露光及び現像し、前記ゲート配線層と第１ゲート絶縁膜をエッチングしてゲートパッド上にゲートパッドコンタクトホールを形成し、前記第１フォトレジストを除去してゲート配線及びゲート電極を形成する段階と、前記基板上に第２ゲート絶縁膜、半導体層、データ配線層、及び第２フォトレジストを積層する段階と、前記第２フォトレジストが段差部分を有するように露光及び現像し、前記第２ゲート絶縁膜、半導体層、データ配線層をエッチングしてソース電極及びドレイン電極を含むデータ配線とデータパッド及びアクティブ層を形成し、前記第２フォトレジストを除去する段階と、前記ドレイン電極と接触する画素電極を形成するための透明伝導層と、三層構造を有する前記ゲートパッド及びデータパッド上に形成される透明電極パターンとを前記基板上に積層してパターン形成する段階とを含んで構成されることを特徴とする。
【００２６】
また、前記目的を達成するために、本発明による液晶表示装置用アレイ基板の他の実施形態は、複数の画素領域が定義された基板と、前記画素領域の所定部分に一方向に構成されて相異なる物質が積層された三重構造を有するゲート配線、及び絶縁膜を介して前記ゲート配線と交差するデータ配線と、前記三重構造を有するゲート配線とデータ配線との交差地点に位置して、前記ゲート配線から延長された三重構造を有するゲート電極と、アクティブ層と、ソース電極及びドレイン電極を含む薄膜トランジスタと、前記薄膜トランジスタで前記ソース電極及びドレイン電極間のアクティブ層上に形成されたチャネル絶縁膜と、前記画素領域で前記ドレイン電極と接触して形成される画素電極と、前記ゲート配線から延長されて一端に形成された三重構造を有するゲートパッドと、前記データ配線から延長されて一端に形成され、アクティブ層パターン上に形成されたデータパッドとを含んで構成されることを特徴とする。
【発明の効果】
【００２７】
本発明は、液晶表示装置用アレイ基板で保護膜を形成しないでドレイン電極と画素電極を接触させることで、３マスクを用いた製造により、製造工程を単純化して製造単価を節減する効果がある。
【００２８】
また、本発明は、前記画素電極パターンをデータ配線上にも形成することによって、データ配線オープン不良発生時にセルフリペアできるようにして製品不良を防止し、工程時間を短縮して製造収率を向上させる効果がある。
【００２９】
また、本発明は、薄膜トランジスタでアクティブ層のチャネル上にプラズマ処理をすることによって、汚染を防止して保護することによって信号特性を向上させる効果がある。
【００３０】
そして、前記プラズマ処理は、その前工程であるドライエッチング工程中に行うことができるので、別途の装置が不要で工程を減らすことができ、製造費用を節減する効果がある。
【００３１】
また、本発明は、画素電極とドレイン電極を直接接触させることで画素電極オープン不良を防止する効果がある。
【発明を実施するための最良の形態】
【００３２】
以下、添付した図面を参照にして、本発明の具体的な実施形態について詳細に説明する。
【００３３】
図３は、本発明による一実施形態であって、液晶表示装置のアレイ基板の平面図である。また、図４は、図３のＩＩ−ＩＩ´に沿った断面図である。
【００３４】
図３及び図４に示したように、本発明による液晶表示装置用アレイ基板は、透明な絶縁基板２１０と、透明な絶縁基板２１０上に横方向に形成されたゲート配線２２１と、ゲート配線２２１から突出して延長されたゲート電極２２２とを備えている。
【００３５】
そして、前記ゲート配線２２１から延長された一端に、ゲートパッド２７７が形成されている。
【００３６】
前記ゲートパッド２７７上には、ゲートパッドコンタクトホール２７１を形成する第１ゲート絶縁膜２３０ａが形成されていて、前記第１ゲート絶縁膜２３０ａ上には透明電極パターン２８７が形成されていて、前記ゲートパッドコンタクトホール２７１を介して前記ゲートパッド２７７と電気的に連結される。
【００３７】
一方、前記ゲート配線２２１とゲート電極２２２上部には、第１ゲート絶縁膜２３０ａ、第２ゲート絶縁膜２３０ｂが形成されており、その上にアクティブ層２４１とオーミックコンタクト層（図示せず）が順次形成されている。
【００３８】
そして、前記オーミックコンタクト層上に、ゲート配線２２１と直交するデータ配線２６１、前記データ配線２６１から突出して延長されたソース電極２６２、ゲート電極２２２を中心にしてソース電極２６２と向かい合っているドレイン電極２６３、及び前記ゲート配線２２１と重なるキャパシター電極２６５が形成されている。
【００３９】
この時、前記キャパシター電極２６５上には、前記画素電極２８１から延長される透明な導電性電極物質が形成されている。
【００４０】
したがって、前記画素電極２８１とゲート配線２２１間にストレージキャパシタンスを形成するようになって、前記画素電極２８１とゲート配線２２１間に形成されたゲート絶縁膜２３０ａは、その厚さが薄く、ストレージキャパシタンスを補償することによってむら不良を防止する。
【００４１】
すなわち、前記キャパシター電極２６５から延長された画素電極２８１とゲート配線２２１との間に一様にストレージキャパシタンスが形成されるため、ストレージキャパシタンスが補償される。
【００４２】
この時、前記ソース電極２６２とドレイン電極２６３間でチャネルを形成しているアクティブ層２４１上には、酸化シリコン膜（ＳｉＯｘ）のようなチャネル絶縁膜２４２が形成されている。
【００４３】
前記チャネル絶縁膜２４２は、アクティブ層２４１の汚染を防止して、汚染源からアクティブ層を保護する役割をする。
【００４４】
ここで、前記データ配線２６１とキャパシター電極２６５の下には、アクティブ層パターン２４５が形成されている。
【００４５】
そして、前記データ配線２６１上には、画素電極パターン２８１ａが形成されている。
【００４６】
ここで、前記データ配線２６１上に形成された画素電極パターン２８１ａは、データ配線オープン不良時に自己修復パターンとして用いることができる。
【００４７】
そして、前記データ配線２６１から延長された一端には、データパッド２７８を形成している。
【００４８】
前記データパッド２７８の下には、アクティブ層パターン２４３を形成しており、前記データパッド２７８上には、透明電極パターン２８８を形成している。
【００４９】
ここで、前記アクティブ層２４１とデータ配線２６１は、順次積層された後に一括して形成されるため、前記データ配線２６１の下にはアクティブ層パターン２４１ａが形成されることとなる。
【００５０】
この時、前記ゲート配線２２１とデータ配線２６１が交差して定義される画素領域には、透明な導電性電極で構成される画素電極２８１が形成されているが、前記画素電極２８１は、前記ドレイン電極２６３及びキャパシター電極２６５と電気的に連結されている。
【００５１】
そして、前記画素電極２８１は、前記キャパシター電極２６５を覆い、電気的に連結されている。
【００５２】
前記のように構成される液晶表示装置用アレイ基板の製造方法について、次に説明する。
【００５３】
図５Ａないし図５Ｇは、本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図である。
【００５４】
図５Ａに示したように、基板２１０上に金属物質であるゲート配線層２２１ａを蒸着し、さらに、前記ゲート配線層２２１ａ上に第１ゲート絶縁膜２３０ａを蒸着する。
【００５５】
前記ゲート配線層２２１ａは、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム合金（Ａｌ  ａｌｌｏｙ）などを含む導電性金属グループのうちの一つで形成される。
【００５６】
前記第１ゲート絶縁膜２３０ａは、窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成される。
【００５７】
そして、前記第１ゲート絶縁膜２３０ａ上にフォトレジスト２９１を形成する。
【００５８】
前記フォトレジスト２９１が形成された基板２１０上に所定のパターンを有する回折マスクをかぶせて光を照射する。
【００５９】
この時、前記フォトレジスト２９１は、光を受けた部分が現像液により現像されるポジティブフォトレジストを用いる。
【００６０】
前記回折マスクは、光をそのまま通過させる部分と、格子で構成されて光の回折及び干渉現象を利用して光を一部だけ通過させる部分と、光を完全に遮断させる部分とで構成されている。
【００６１】
したがって、前記回折マスクにより露光された前記フォトレジストは、所定の段差が形成されたフォトレジストパターンを形成するようになる。
【００６２】
すなわち、前記フォトレジスト２９１が形成された基板２１０に所定のパターンを有する回折マスクをかぶせて光を照射することで、ゲートパッド２７７上には段差部分を有するフォトレジストパターンが形成されて、ゲート配線２２１及びゲート電極２２２にフォトレジストパターンが形成される。
【００６３】
そして、前記ゲート配線２２１及びゲート電極２２２上部を除外したすべてのフォトレジスト２９１が光により露光されて硬化し、その後、現像工程で除去されて、図５Ａに示したようなフォトレジスト２９１パターンを形成する。
【００６４】
続いて、図５Ｂに示したように、前記フォトレジスト２９１パターンをマスクにして、露出している第１ゲート絶縁膜２３０ａをドライエッチングして、続いて前記ゲート配線２２１物質をウェットエッチングする。
【００６５】
そして、前記ゲートパッド２７７上に形成されている段差が低いフォトレジスト２９１パターンと、ゲート配線２２１及びゲート電極２２２上に残っているフォトレジスト２９１パターンをアッシングにより除去する。
【００６６】
前記アッシング工程を行えば、前記ゲートパッド２７７上に形成されている段差の低い部分のフォトレジスト２９１が除去されて、前記第１ゲート絶縁膜２３０ａの一部を露出するようになる。
【００６７】
そして、前記露出した第１ゲート絶縁膜２３０ａをドライエッチングする。
【００６８】
そうすれば、図５Ｃに示したように、前記基板２１０上にゲートパッド２７７、ゲート電極２２２、及びゲート配線２２１が形成され、前記ゲートパッド２７７、ゲート電極２２２、及びゲート配線２２１上には第１ゲート絶縁膜２３０ａが形成されている。
【００６９】
そして、前記ゲートパッド２７７上には、ゲートパッドコンタクトホール２７１を形成している第１ゲート絶縁膜２３０ａが形成されている。
【００７０】
そして、前記ゲートパッド２７７上に残っているフォトレジスト２９１パターンは、除去される。
【００７１】
この時、前記ゲートパッド２７７上にゲートパッドコンタクトホール２７１が形成されている第１ゲート絶縁膜２３０ａを形成する理由は、前記ゲートパッド２７７を電蝕及び腐蝕と、工程中に発生する酸化現象による接触不良から保護するためである。
【００７２】
例えば、前記ゲート配線２２１物質をチタン（Ｔｉ）のような金属物質を用いる場合には、ゲートパッド２７７上にゲート絶縁膜を形成しないでオープンとすることもできる。
【００７３】
続いて、図５Ｄに示したように、前記ゲート配線２２１、ゲート電極２２２及びゲートパッド２７７が形成された基板２１０上の全面に、第２ゲート絶縁膜２３０ｂ、半導体層２４１ａ、金属物質であるデータ配線物質２６１ａを順次積層する。
【００７４】
ここで、前記第２ゲート絶縁膜２３０ｂは、窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成される。
【００７５】
そして、前記データ配線物質２６１ａは、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム合金などを含む導電性金属グループのうちの一つで形成される。
【００７６】
そして、前記データ配線物質２６１ａ上にフォトレジスト２９１を塗布する。
【００７７】
ここで、前記基板２１０上部に所定のパターンを有する回折マスクを配置させて露光して現像する。
【００７８】
ここで、前記回折マスクを利用した回折露光方法は、先に説明したような原理であり、前記回折露光によって前記データ配線物質上に所定の段差部分を有するフォトレジストパターンが形成される。
【００７９】
具体的には、フォトレジスト２８１は、前記ゲート電極２２２上部の全面を覆う段差を有する第１の部分と、前記ゲート配線２２１上の一部を覆う第２の部分と、データパッド２７８が形成される領域と重なり前記ゲート配線２２１上の所定部分を覆う第３の部分に形成される。
【００８０】
そして、前記フォトレジスト２９１パターンをマスクにして、フォトレジスト２９１パターンが形成されていない前記第２ゲート絶縁膜２３０ｂ、半導体層２４１ａ、データ配線物質２６１ａがエッチングされてパターニングされる。
【００８１】
図５Ｅに示したように、前記データ配線物質２６１ａは、ウェットエッチングされて、前記半導体層２４１ａと第２ゲート絶縁膜２３０ｂは、ドライエッチングされて、前記ゲートパッド２７７上には、ゲートパッドコンタクトホール２７１を形成する第１ゲート絶縁膜２３０ａを形成する。
【００８２】
そして、前記ゲート電極２２２上には第２ゲート絶縁膜２３０ｂが、前記第２ゲート絶縁膜２３０ｂ上にはアクティブ層２４１が、そして前記アクティブ層２４１上にはデータ配線物質２６１ａが、それぞれパターニングされて形成される。
【００８３】
そして、前記データ配線物質２６１ａ上にフォトレジスト２９１パターンの一部が残っている。
【００８４】
また、前記ゲート配線２２１の一部と重なって、第２ゲート絶縁膜２３０ｂと、前記第２ゲート絶縁膜２３０ｂ上のアクティブ層パターン２４１と、前記アクティブ層２４１パターン上のキャパシター電極２６５とが形成されており、前記キャパシター電極２６５上にフォトレジスト２９１パターンの一部が残っている。
【００８５】
ここで、前記キャパシター電極２６５と重ならない部分には、第１ゲート絶縁膜２３０ａが形成されている。
【００８６】
そして、前記データ配線２６１の一端には、データパッド２７８が形成されるが、基板２１０上には、第２ゲート絶縁膜２３０ｂ、アクティブ層パターン２４３、データパッド２７８が順次形成され、前記データパッド２７８上に所定のフォトレジスト２９１パターンが残っている。
【００８７】
続いて、前記データ配線２６１物質上に形成されている段差が低いフォトレジスト２９１パターンと、ゲート配線２２１の一部及びデータパッド２７８上に残っているフォトレジスト２９１パターンをアッシングした後、前記露出したデータ配線物質２６１ａをエッチングしてアクティブ層２４１の一部を露出させる。
【００８８】
そして、図５Ｆに示したように、前記アクティブ層２４１上に相互に所定間隔離隔するソース電極２６２及びドレイン電極２６３が形成され、前記ソース電極２６２及びドレイン電極２６３上には、フォトレジスト２９１パターンが残っている。
【００８９】
続けて、前記アクティブ層２４１にチャネルを形成するために、図示しなかったが、前記アクティブ層２４１上に形成されている不純物層をｎ＋ドライエッチングして、ソース電極２６２及びドレイン電極２６３下部にオーミックコンタクト層（図示せず）を形成する。
【００９０】
前記ｎ＋ドライエッチング時に、基板２１０全面をＯ２プラズマで露光し、非晶質シリコンで構成される前記アクティブ層２４１の露出した表面にオキサイドイオンを加速化させて、酸化膜と同じチャネル絶縁膜２４２を形成する。
【００９１】
前記Ｏ２プラズマ露出は、ｎ＋ドライエッチング装置を利用して、容易に工程を進行させることができる。
【００９２】
ここで、前記プラズマ処理時に、酸素（Ｏ２）プラズマだけでなく、窒素プラズマ、タングステンプラズマなどを利用することもできる。
【００９３】
前記チャネル絶縁膜２４２は、前記アクティブ層２４１の汚染を防止して保護する役割をする。
【００９４】
続いて、前記ソース電極２６２及びドレイン電極２６３上部に残っているフォトレジスト２９１パターンを除去する。
【００９５】
最終的に、図５Ｇに示したように、前記基板２１０全面に透明な導電性電極物質を塗布して画素電極２８１及び透明電極パターン２８７、２８８を形成する。
【００９６】
前記透明な導電性電極物質は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）などから選択された物質にする。
【００９７】
この時、前記画素電極２８１は、前記ゲート配線２２１とデータ配線２６１とが交差して定義される画素領域上で形成され、前記ドレイン電極２６３と電気的に接触される。そして、前記画素電極２８１は、隣接した前記ゲート配線２２１まで拡張形成されて、前記キャパシター電極２６５を覆っている。
【００９８】
本発明では、前記ドレイン電極２６３と画素電極２８１は、直接接触して連結するため、従来保護膜上にコンタクトホールを形成した後に、画素電極を形成する時に発生していた画素電極とドレイン電極間のコンタクト不良を防止することができる。
【００９９】
前記透明電極パターン２８７、２８８は、前記データ配線２６１上にも形成され、これは、前記データ配線２６１オープン不良時にセルフリペア用電極で用いることができて有用である。
【０１００】
そして、前記透明電極パターン２８７、２８８は、前記ゲートパッド２７７及びデータパッド２７８上に形成される。
【０１０１】
この時、前記ゲートパッド２７７上に形成された透明電極パターン２８７は、前記ゲートパッドコンタクトホール２７１を介してゲートパッド２７７と電気的に接触する。
【０１０２】
図６Ａないし図６Ｃは、本発明による他の実施形態であって、液晶表示装置用アレイ基板でゲートパッドを製造する工程の一部を示す工程順序図である。
【０１０３】
図６Ａ及び図５Ｃを参照すると、基板２１０、３１０上にゲートパッド２７７、３７７を形成するが、前記ゲートパッド２７７、３７７上に形成される第１ゲート絶縁膜２３０ａ、３３０ａには、前記ゲートパッド２７７、３７７を露出させないゲートパッドコンタクトホール２７１、３７１が形成されている。
【０１０４】
このために、前記基板２１０、３１０上に金属物質であるゲート配線物質を蒸着して、前記ゲート配線物質上に第１ゲート絶縁膜３３０ａを塗布して形成する。
【０１０５】
そして、前記基板２１０、３１０上にフォトレジスト２９１を形成して所定のパターンを有する回折マスクをかぶせて光を照射することにより、ゲートパッド２７７、３７７上には段差部分を有するフォトレジスト２９１パターンが形成される。
【０１０６】
この時、前記フォトレジスト２９１パターンをマスクにして露出している第１ゲート絶縁膜２３０ａ、３３０ａをドライエッチングして、前記ゲートパッド２７７、３７７上に形成されている段差が低いフォトレジスト２９１パターンとゲート配線２２１及びゲート電極２２２、３２２上に残っているフォトレジストパターンをアッシングする。
【０１０７】
前記アッシング工程を行えば、前記ゲートパッド２７７、３７７上に形成されている段差が低い部分のフォトレジストが除去されて、前記第１ゲート絶縁膜２３０ａ、３３０ａの一部を露出するようになる。
【０１０８】
そして、前記露出した第１ゲート絶縁膜２３０ａ、３３０ａを所定部分ドライエッチングする。
【０１０９】
そうすれば、図６Ａに示したように、ゲートパッド３７７上にゲートパッド３７７を露出しないゲートパッドコンタクトホール３７１を有する第１ゲート絶縁膜３３０ａが形成される。
【０１１０】
続いて、前記ゲート配線物質をウェットエッチングして、前記ゲートパッド３７７、ゲート配線、及びゲート電極３２２を形成する。
【０１１１】
そして、前記ゲートパッド３７７上に残っているフォトレジストパターンは、除去される。
【０１１２】
このようにゲートパッド３７７を形成するようになれば、前記第１ゲート絶縁膜３３０ａをドライエッチングする工程と、アッシング工程と、第１ゲート絶縁膜３３０ａでゲートパッドコンタクトホール３７１を形成するためのドライエッチング工程とをすべて一つの装置内で進行した後、前記ゲート配線物質をウェットエッチングするためのウェットエッチング装置に移動するようになるので、工程が容易で簡単になる。
【０１１３】
そして、前記ゲートパッドコンタクトホール３７１に残っている第１ゲート絶縁膜３３０ａによって、前記ゲートパッド３７７が工程中で保護されるので、以後、透明電極パターン３８７と接続時に接触不良を防止するようになる。
【０１１４】
続いて、図６Ｂ及び図５Ｅを参照すると、前記基板２１０、３１０上に形成されている薄膜トランジスタ領域でソース電極２６２及びドレイン電極２６３を形成するために、フォトレジスト２９１パターンをマスクにして前記データ配線物質をエッチングするが、この時、前記ゲートパッドコンタクトホール２７１、３７１に残っている第１ゲート絶縁膜２３０ａ、３３０ａも除去される。
【０１１５】
そして、図６Ｃに示したように、前記ゲートパッド３７７は、前記ゲートパッドコンタクトホール３７１を介して前記透明電極パターン３８７と電気的に接触される。
【０１１６】
一方、本発明による液晶表示装置用アレイ基板で、ゲート配線は、二重または三重配線構造で形成することができる。
【０１１７】
前記ゲート配線層として用いられる物質は、信号遅延の防止のために１５μΩｃｍ−１以下の低い抵抗率を有するアルミニウム、アルミニウム合金、モリブデン、銅等のような低抵抗性金属が適合するが、そのうち、アルミニウムまたはＡｌＮｄを用いることが一般的である。
【０１１８】
しかし、前記アルミニウムまたはＡｌＮｄは、その物理的特性が弱くて、空気中に露出した時、アルミニウムイオンの外部拡散と空気の酸素イオン内部拡散により、その表面に酸化被膜（Ａｌ２Ｏ３）が形成されて、透明画素電極であるＩＴＯとの接触時、ＩＴＯ内の酸素により接触部分が酸化されて電気抵抗値が上昇するという問題点がある。
【０１１９】
したがって、アルミニウム層だけで配線を形成することは、素子の特性を低下させる要因になるので、抵抗率が１２〜１４μΩｃｍ−１程度に小さくて、ＩＴＯとの接触特性が悪くなく、単独でも配線として利用可能なモリブデンをアルミニウム層上に積層して配線を形成する。
【０１２０】
図７は、本発明による他の実施形態であって、液晶表示装置用アレイ基板におけるゲートパッドの断面図である。
【０１２１】
図７に示したように、本発明による液晶表示装置用アレイ基板で二重ゲート配線の一端に形成されるゲートパッド４７７は、二重配線構造で形成されている。
【０１２２】
前記ゲートパッド４７７は、バリヤ金属層４７７ｂ／低抵抗金属層４７７ａで構成されており、前記バリヤ金属４７７ｂとしてはモリブデン（Ｍｏ）などが、前記低抵抗金属４７７ａとしてはアルミニウムまたはアルミニウム合金（例えば、ＡｌＮｄ等）などが使われる。
【０１２３】
前記ゲート絶縁膜４３０ａは、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質で構成される。
【０１２４】
そして、前記ゲートパッド４７７上に形成されたゲート絶縁膜４３０ａは、ゲートパッドコンタクトホール４７１を有している。
【０１２５】
前記ゲート絶縁膜４３０ａ上には、透明電極パターン４８７が形成されており、前記透明電極パターン４８７は、前記ゲートパッドコンタクトホール４７１を介してゲートパッド４７７と接触する。
【０１２６】
このように、前記ゲート配線及びゲートパッド４７７を二重配線構造で形成するようになれば、特に、前記ゲートパッド形成後に、アクティブ層上にチャネル絶縁膜を形成するためのＯ２プラズマ処理時において、前記ゲートパッドコンタクトホールを介して露出するゲートパッド上に酸化膜が生成されることを防止することができる。
【０１２７】
また、前記ゲートパッド４７７上に透明電極パターン４８７を形成する時に、接触特性を向上させて素子の特性を向上させる。
【０１２８】
図８は、本発明による他の実施形態であって、液晶表示装置用アレイ基板におけるゲートパッドの断面図である。
【０１２９】
図８に示したように、本発明による液晶表示装置用アレイ基板で三重ゲート配線の一端に形成されるゲートパッドは、ゲート配線と同一な物質から形成され、ゲート配線と同様に三重構造で形成されている。
【０１３０】
前記ゲートパッドは、低抵抗金属層５７７ａ／第１バリヤ金属層５７７ｂ／第２バリヤ金属層５７７ｃで構成されており、前記第１バリヤ金属層５７７ｂとしてはモリブデン（Ｍｏ）、前記第２バリヤ金属層５７７ｃとしては透明な導電性電極物質であるＩＴＯ、ＩＺＯ、ＩＴＺＯなどを利用する。
【０１３１】
そして、前記低抵抗金属５７７ａとしては、アルミニウムまたはアルミニウム合金（例えば、ＡｌＮｄ等）などが使われる。
【０１３２】
前記ゲート絶縁膜５３０ａは、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質で構成される。
【０１３３】
そして、前記ゲートパッド５７７上に形成されたゲート絶縁膜５３０ａは、ゲートパッドコンタクトホール５７１を有している。
【０１３４】
前記ゲート絶縁膜５３０ａ上には、透明電極パターン５８７が形成されており、前記透明電極パターン５８７は、前記ゲートパッドコンタクトホール５７１を介してゲートパッド５７７と接触する。
【０１３５】
このように、前記ゲート配線及びゲートパッド５７７を三重配線構造で形成するようになれば、特に、前記ゲートパッド形成後に、アクティブ層上にチャネル絶縁膜を形成するためのＯ２プラズマ処理時において、前記ゲートパッドコンタクトホールを介して露出する第２バリヤ金属層によって酸化膜が生成されることを防止して、工程中に発生する配線の電蝕及び腐蝕を防止して不良発生を防止することができる。
【０１３６】
ここで、前記プラズマ処理時に酸素（Ｏ２）プラズマだけでなく窒素プラズマ、タングステンプラズマなどを利用することもできる。
【０１３７】
図９Ａないし図９Ｇは、本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図である。
【０１３８】
図９Ａに示したように、基板６１０上に金属物質であるゲート配線物質６２１ａ、６２１ｂ、６２１ｃを蒸着して、前記ゲート配線物質６２１ａ、６２１ｂ、６２１ｃ上に第１ゲート絶縁膜６３０ａを塗布する。
【０１３９】
前記ゲート配線物質６２１ａ、６２１ｂ、６２１ｃは、低抵抗金属層６２１ａ／第１バリヤ金属層６２１ｂ／第２バリヤ金属層６２１ｃが三重に積層されて形成される。
【０１４０】
前記低抵抗金属層６２１ａとしては、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム合金などを含む導電性金属グループのうちの一つで形成する。
【０１４１】
前記第１バリヤ金属層６２１ｂとしては、モリブデン（Ｍｏ）などが使われる。
【０１４２】
そして、前記第２バリヤ金属層６２１ｃとしては、透明な導電性電極物質であるＩＴＯ、ＩＺＯ、ＩＴＺＯなどを利用する。
【０１４３】
前記第１ゲート絶縁膜６３０ａは、窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成される。
【０１４４】
そして、前記第１ゲート絶縁膜６３０ａ上にフォトレジストを形成する。
【０１４５】
前記フォトレジスト６９１が形成された基板６１０上に所定のパターンを有するマスクをかぶせて光を照射する。
【０１４６】
前記ゲート配線６２１及びゲート電極６２２の上部を除外したすべてのフォトレジスト６９１が光により露光されて硬化して、以後、現像工程で除去されれば、図９Ａに示したように、ゲートパッド６７７、ゲート配線６２１及びゲート電極６２２にフォトレジスト６９１パターンが形成される。
【０１４７】
続いて、図９Ｂに示したように、前記フォトレジスト６９１パターンをマスクにして露出している第１ゲート絶縁膜６３０ａをドライエッチングして、続いて前記ゲート配線物質６２１ａ、６２１ｂ、６２１ｃをウェットエッチングすれば、前記基板６１０上にゲートパッド６７７、ゲート電極６２２、及びゲート配線６２１が形成される。
【０１４８】
そして、前記ゲートパッド６７７、ゲート電極６２２、及びゲート配線６２１上には、第１ゲート絶縁膜６３０ａが形成されている。
【０１４９】
以後、図９Ｃに示したように、前記ゲートパッド６７７、ゲート電極６２２及びゲート配線６２１上に残っているフォトレジスト６９１パターンは、除去される。
【０１５０】
続いて、図９Ｄに示したように、前記ゲート配線６２１、ゲート電極６２２及びゲートパッド６７７が形成された基板６１０上の全面に、第２ゲート絶縁膜６３０ｂ、半導体層６４１ａ、金属物質であるデータ配線物質６６１ａを順次積層する。
【０１５１】
ここで、前記第２ゲート絶縁膜６３０ｂは、窒化シリコン（ＳｉＮｘ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成する。
【０１５２】
そして、前記データ配線物質６６１ａは、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム合金などを含む導電性金属グループのうちの一つで形成される。
【０１５３】
そして、前記データ配線物質６６１ａ上にフォトレジストを塗布する。
【０１５４】
ここで、前記基板６１０上部に所定のパターンを有する回折マスクを配置させて露光して現像する。
【０１５５】
この回折マスクを利用した回折露光方法は、先に説明したような原理であり、図９Ｅに示したように、前記回折露光によって前記データ配線物質６６１ａ上に所定の段差部分を有するフォトレジスト６９１パターンが形成される。
【０１５６】
具体的には、前記ゲート電極６２２上部の所定領域には段差部分を有するフォトレジスト６９１パターンが形成されて、前記ゲート配線上と、前記ゲート配線６２１上の一部と重なるデータパッド６７８上にフォトレジスト６９１パターンが形成される。
【０１５７】
そして、前記フォトレジスト６９１パターンをマスクにして、フォトレジスト６９１パターンが形成されていない前記第２ゲート絶縁膜６３０ｂ、半導体層６４１ａ、データ配線物質６６１ａがエッチングされてパターニングされる。
【０１５８】
この時、前記ゲートパッド６７７上に形成されている第１ゲート絶縁膜６３０ａは、第２ゲート絶縁膜６３０ｂをエッチングする工程で一緒に除去してオープンする。
【０１５９】
一方、前記ゲートパッド６７７をオープンする工程は、ゲート配線６２１及びゲート電極６２２形成時に回折露光方法を利用して、前記ゲートパッド６７７上の第１ゲート絶縁膜６３０ａを除去してオープンすることもできる。
【０１６０】
続いて、図９Ｆに示したように、前記データ配線物質６６１ａ上に形成されている段差が低いフォトレジスト６９１パターンと、ゲート配線６２１の一部及びデータパッド６７８上に残っているフォトレジスト６９１パターンをアッシングした後、前記露出したデータ配線６６１物質をエッチングしてアクティブ層６４１の一部を露出させる。
【０１６１】
このようにして、前記アクティブ層６４１上に相互に所定間隔離隔されるソース電極６６２及びドレイン電極６６３が形成される。
【０１６２】
この時、前記ソース電極６６２及びドレイン電極６６３上には、フォトレジスト６９１パターンが残っている。
【０１６３】
続けて、前記アクティブ層６４１にチャネルを形成するために、図示しなかったが、前記アクティブ層６４１上に形成されている不純物層ｎ＋ドライエッチングして、ソース電極６６２及びドレイン電極６６３の下部にオーミックコンタクト層を形成させる。
【０１６４】
前記ｎ＋ドライエッチング時に、基板全面をＯ２プラズマで露光し、非晶質シリコンで構成される前記アクティブ層６４１の露出した表面にオキサイドイオンを加速化させて、酸化膜と同じチャネル絶縁膜６４２を形成する。
【０１６５】
前記Ｏ２プラズマ露出は、ｎ＋ドライエッチング装置を利用して、容易に工程を進行させることができる。
【０１６６】
ここで、前記プラズマ処理時に、酸素（Ｏ２）プラズマだけでなく、窒素プラズマ、タングステンプラズマなどを利用することもできる。
【０１６７】
前記チャネル絶縁膜６４２は、前記アクティブ層６４１の汚染を防止して保護する役割をする。
【０１６８】
続いて、前記ソース電極６６２及びドレイン電極６６３上部に残っているフォトレジスト６９１パターンを除去する。
【０１６９】
最終的に、図９Ｇに示したように、前記基板６１０全面に透明な導電性電極物質を塗布して画素電極６８１及び透明電極パターン６８７、６８８を形成する。
【０１７０】
前記透明な導電性電極物質は、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）などから選択された物質にする。
【０１７１】
この時、前記画素電極６８１は、前記ゲート配線６２１とデータ配線とが交差して定義される画素領域上で形成され、前記ドレイン電極６６３と電気的に接触される。そして、前記画素電極６８１は、隣接した前記ゲート配線６２１まで拡張形成されて、前記キャパシター電極６６５上を覆っている。
【０１７２】
前記ドレイン電極６６３と画素電極６８１は、直接接触して連結することによって画素電極６８１オープン不良による不良を防止することができる。
【０１７３】
前記透明電極パターンは、前記データ配線上にも形成され、これは、前記データ配線オープン不良時にセルフリペア用電極で用いることができて有用である。
【０１７４】
そして、前記透明電極パターン６８７、６８８は、前記ゲートパッド６７７及びデータパッド６７８上に形成される。
【０１７５】
本発明を具体的な実施形態を用いて詳細に説明したが、これは、本発明を具体的に説明するためのことであって、本発明による液晶表示装置用アレイ基板及びその製造方法は、これに限定されず、本発明の技術的思想内で当分野の通常の知識を有する者により、その変形や改良が可能なことが明白である。
【図面の簡単な説明】
【０１７６】
【図１】従来の液晶表示装置用アレイ基板に対する平面図。
【図２】図１でＩ−Ｉ´線に沿って切った断面図。
【図３】本発明による一実施形態で、液晶表示装置のアレイ基板の平面図。
【図４】図３のＩＩ−ＩＩ´線に沿った断面図。
【図５Ａ】本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図５Ｂ】本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図５Ｃ】本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図５Ｄ】本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図５Ｅ】本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図５Ｆ】本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図５Ｇ】本発明による液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図６Ａ】本発明による他の実施形態であって、液晶表示装置用アレイ基板でゲートパッドを製造する工程の一部を示す工程順序図。
【図６Ｂ】本発明による他の実施形態であって、液晶表示装置用アレイ基板でゲートパッドを製造する工程の一部を示す工程順序図。
【図６Ｃ】本発明による他の実施形態であって、液晶表示装置用アレイ基板でゲートパッドを製造する工程の一部を示す工程順序図。
【図７】本発明による他の実施形態であって、液晶表示装置用アレイ基板におけるゲートパッドの断面図。
【図８】本発明による他の実施形態であって、液晶表示装置用アレイ基板におけるゲートパッドの断面図。
【図９Ａ】本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図９Ｂ】本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図９Ｃ】本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図９Ｄ】本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図９Ｅ】本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図９Ｆ】本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【図９Ｇ】本発明による他の実施形態であって、液晶表示装置用アレイ基板の製造方法を工程順に示した断面図。
【符号の説明】
【０１７７】
２１０、３１０、４１０、５１０、６１０  基板、２２１、６２１  ゲート配線、２２１ａ、６２１ａ  ゲート配線物質、６２１ａ  低抵抗金属層、６２１ｂ  第１バリヤ金属層、６２１ｃ  第２バリヤ金属層、２２２、３２２、６２２  ゲート電極、２３０ａ、３３０ａ、４３０ａ、５３０ａ、６３０ａ  第１ゲート絶縁膜、２３０ｂ、６３０ｂ  第２ゲート絶縁膜、２４１、６４１  アクティブ層、２４１ａ、６４１ａ  半導体層、２４２、６４２  チャネル絶縁膜、２４３、２４５、６４３、６４５  アクティブ層パターン、２６１、６６１  データ配線、２６２、６６２  ソース電極、２６３、６６３  ドレイン電極、２６５、６６５  キャパシター電極、２７１、３７１、４７１、５７１、６７１  ゲートパッドコンタクトホール、２７７、３７７、４７７、５７７、６７７  ゲートパッド、２７８、６７８  データパッド、２８１、６８１  画素電極、２８１ａ  画素電極パターン、２８７、２８８、３８７、４８７、５８７、６８７、６８８  透明電極パターン、２９１、６９１  フォトレジスト。
【図１】
2006047985.tif 000003
【図２】
2006047985.tif 000004
【図３】
2006047985.tif 000005
【図４】
2006047985.tif 000006
【図５Ａ】
2006047985.tif 000007
【図５Ｂ】
2006047985.tif 000008
【図５Ｃ】
2006047985.tif 000009
【図５Ｄ】
2006047985.tif 000010
【図５Ｅ】
2006047985.tif 000011
【図５Ｆ】
2006047985.tif 000012
【図５Ｇ】
2006047985.tif 000013
【図６Ａ】
2006047985.tif 000014
【図６Ｂ】
2006047985.tif 000015
【図６Ｃ】
2006047985.tif 000016
【図７】
2006047985.tif 000017
【図８】
2006047985.tif 000018
【図９Ａ】
2006047985.tif 000019
【図９Ｂ】
2006047985.tif 000020
【図９Ｃ】
2006047985.tif 000021
【図９Ｄ】
2006047985.tif 000022
【図９Ｅ】
2006047985.tif 000023
【図９Ｆ】
2006047985.tif 000024
【図９Ｇ】
2006047985.tif 000025