(57)【要約】【課題】ＣＰＵへの接続本数の削減及び絶縁回路素子の削減を達成でき、ＣＰＵ演算負荷を軽減することができるインバータ温度検出装置を提供する。【解決手段】インバータを構成する各電力スイッチング素子１１の温度を測定するためのインバータ温度検出装置であって、各相電力スイッチング素子が通電しているかどうかを判定し、通電状態にあるときのみ、電力スイッチング素子の温度を示す非同期パルス幅変調信号を出力する温度検出回路１３を設けるとともに、各相インバータ入力母線電圧間に上下直列接続されているスイッチング相Ｐ、Ｎからそれぞれ出力されるパルス幅変調信号を、絶縁回路素子１４、１７を介してＯＲ接続しＣＰＵ１０の端子へそれぞれ接続する。【選択図】図１
2006238546.tif 000002
【特許請求の範囲】
【請求項１】
インバータを構成する各電力スイッチング素子の温度を測定するためのインバータ温度検出装置であって、各相電力スイッチング素子が通電しているかどうかを判定し、通電状態にあるときのみ、電力スイッチング素子の温度を示す非同期パルス幅変調信号を出力する温度検出回路を設けるとともに、各相インバータ入力母線電圧間に上下直列接続されているスイッチング相からそれぞれ出力されるパルス幅変調信号を、絶縁回路素子を介してＯＲ接続しＣＰＵ端子へそれぞれ接続することを特徴とするインバータ温度検出装置。
【請求項２】
（１）各相電力スイッチング素子毎に非同期の三角波生成回路を設け、電力スイッチング素子毎に設けた温度検出用ダイオード素子の出力電圧と三角波生成回路の出力電圧とをコンパレータにより電圧比較し、パルス幅変調信号に変換出力し；
（２）電力スイッチング素子からのセンス電流を抵抗により電圧変換し、ローパスフィルタを通過させ、任意のコレクタ電流値と等価であることを意味するように設定された所定電圧とローパスフィルタ出力電圧とを電圧比較し、電力スイッチング素子が通電の有無を表す通電状態信号としてコンパレータ出力し；
（３）パルス幅変調信号と通電状態信号とをＡＮＤ素子により論理演算し、電力スイッチング素子が通電状態のときに限り、パルス幅変調信号を出力する；ように構成したことを特徴とする請求項１に記載のインバータ温度検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータを構成する各電力スイッチング素子の温度を測定するためのインバータ温度検出装置に関するものである。
【背景技術】
【０００２】
電力用スイッチング素子のひとつであるＩＧＢＴを用いて負荷を駆動する３相インバータ等のシステムでは、制御上各相ＩＧＢＴ素子の温度モニタを行うことが一般的である（例えば、特許文献１参照）。各相ＩＧＢＴ素子毎に設けられたオンチップ温度検出回路からの温度情報は、ＩＧＢＴ素子保護という観点から、上位コントローラへ伝達することが望まれる。
【特許文献１】特開２００１−８５６２９号公報
【０００３】
しかし、コントローラ等の基準電位は温度検出回路側の電位と異なる箇所にあるため、温度情報となるオンチップ温度検出回路のアナログ電圧信号の伝送方法としては、フォトカプラなどの絶縁回路素子を介して三角波を利用したパルス幅変調（ＰＷＭ）方式のデジタル電圧信号として伝送する方法が比較的容易に考えられる（例えば、非特許文献１参照）。この場合、各相から絶縁伝送されたパルス上のデジタル電圧信号は非同期信号のため、コントローラ側のＣＰＵにて同期後、アナログ電圧に再変換処理する必要がある。
【非特許文献１】トランジスタ技術SPECIAL No.54  ”特集：実践パワーエレクトロニクス入門”１６１頁、ＣＱ出版社、１９９６
【０００４】
一方、電気自動車等に適用される３相インバータ等において、モータロック時などを想定した場合、集中的に温度上昇する相は不特定なので、ＩＧＢＴ素子のオンチップ温度検出素子を利用した温度検出回路は、インバータを構成する各相毎に設けることが必要となる。従来技術による３相インバータ回路構成時の温度検出信号の結線状態を図５に示す。図５において、電力用スイッチング素子の一つであるＩＧＢＴ３０１には、同一チップ上に形成された温度検出用ダイオード素子３０２が設けられている。温度検出用ダイオード素子３０２からの出力信号は、ＩＧＢＴ毎に設けられた非同期パルス幅変調変換式の温度検出回路３０３に入力され、絶縁回路素子の一つであるフォトカプラ３０４を介してそれぞれＣＰＵ端子へ接続される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図５に示した従来技術によるインバータ回路３０５構成において、全相に設けたＩＧＢＴ素子オンチップ温度検出回路から出力されるアナログ電圧を、比較的簡単に絶縁伝送するために、非同期式パルス幅変調（ＰＷＭ）信号に変換し、コントローラ側ＣＰＵ割り込み端子へ別々に入力し、それぞれの信号をアナログ電圧へ再度変換処理するという構成になっていたため、全相分の非同期式パルス幅変調（ＰＷＭ）信号を入力するためのＣＰＵポート数（接続本数）が増加し、かつ、主に同期化のためのＣＰＵ処理の負担も増大するという問題があった。
【０００６】
本発明の目的は上述した問題点を解消して、ＣＰＵへの接続本数の削減及び絶縁回路素子の削減を達成でき、ＣＰＵ演算負荷を軽減することができるインバータ温度検出装置を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明のインバータ温度検出装置は、インバータを構成する各電力スイッチング素子の温度を測定するためのインバータ温度検出装置であって、各相電力スイッチング素子が通電しているかどうかを判定し、通電状態にあるときのみ、電力スイッチング素子の温度を示す非同期パルス幅変調信号を出力する温度検出回路を設けるとともに、各相インバータ入力母線電圧間に上下直列接続されているスイッチング相からそれぞれ出力されるパルス幅変調信号を、絶縁回路素子を介してＯＲ接続しＣＰＵ端子へそれぞれ接続することを特徴とするものである。
【発明の効果】
【０００８】
本発明では、電力スイッチング素子が通電しているときのみ温度検出を行うことで、非同期のパルス幅変調信号を各相毎に一本にまとめてＣＰＵへ絶縁伝送することができる。そのため、ＣＰＵへの接続本数の削減や絶縁回路素子（フォトカプラ）の削減ができ、ＣＰＵ演算負荷を軽減することができる。
【０００９】
なお、本発明のインバータ温度検出装置では、（１）各相電力スイッチング素子毎に非同期の三角波生成回路を設け、電力スイッチング素子毎に設けた温度検出用ダイオード素子の出力電圧と三角波生成回路の出力電圧とをコンパレータにより電圧比較し、パルス幅変調信号に変換出力し；（２）電力スイッチング素子からのセンス電流を抵抗により電圧変換し、ローパスフィルタを通過させ、任意のコレクタ電流値と等価であることを意味するように設定された所定電圧とローパスフィルタ出力電圧とを電圧比較し、電力スイッチング素子が通電の有無を表す通電状態信号としてコンパレータ出力し；（３）パルス幅変調信号と通電状態信号とをＡＮＤ素子により論理演算し、電力スイッチング素子が通電状態のときに限り、パルス幅変調信号を出力する；ように構成してもよい。このように構成することで、上記本発明のインバータ温度検出装置をより好適に構成することができる。
【発明を実施するための最良の形態】
【００１０】
図１は本発明のインバータ温度検出装置の全体構成の一例を示す図である。図１に示す例は、電流検出用センス端子付きの電力スイッチング素子の一つであるＩＧＢＴを用いた３相交流インバータの回路構成を示している。図１において、ＩＧＢＴ(Insulated Gate Bipolor Transistor)１１には、同一チップ上に形成された温度検出用ダイオード素子１２が設けられている。温度検出用ダイオード素子１２からの出力信号は、ＩＧＢＴ１１毎に設けられた非同期パルス幅変調変換式の温度検出回路１３に入力される。温度検出回路１３からの出力信号は、ＩＧＢＴ１１の通電時のみ出力されるよう構成されており、上下アームＰ１、Ｎ１の組；Ｐ２、Ｎ２の組；Ｐ３、Ｎ３の組のそれぞれからのパルス幅変調変換式の温度信号を、絶縁回路素子の一つであるフォトカプラ１７、１４を介してＯＲ接続後、それぞれＣＰＵ端子へ接続される。
【００１１】
上述した構成の本発明のインバータ温度検出装置では、ＩＧＢＴの温度上昇そのものはＩＧＢＴが通電することにより発生するとの前提に基づき、ＩＧＢＴが通電しているときのみ温度検出を行うよう構成することで、非同期のＰＷＭ温度信号を各相毎に一本にまとめてＣＰＵへ絶縁伝送できる。そのため、従来に比べて、ＣＰＵへの接続本数の削減や絶縁回路素子（フォトカプラ）の削減、さらにＣＰＵ演算の軽減化を図ることができる。
【００１２】
図２は本発明のインバータ温度検出装置の具体的な構成の一例を示す図である。図２に示す例は、電流検出用センス端子付きの電力スイッチング素子であるＩＧＢＴを用いた３相交流インバータの１相分のインバータ回路を示す回路図である。図２に示す例では、基準電位ＶＳと負荷用電源ＶＢの間に直列に２つのＩＧＢＴ：Ｑ１０１、Ｑ１０２及びダイオードＤ１０１、Ｄ１０２が接続されており、これらＩＧＢＴ：Ｑ１０１、Ｑ１０２が交互にオン／オフすることにより、負荷Ｌ１へ交流出力電流Ｉｏを出力する。
【００１３】
ＩＧＢＴ：Ｑ１０１、Ｑ１０２のゲート端子Ｇはそれぞれ、ゲート抵抗Ｒ１０２、Ｒ１０４を介してゲート駆動回路１０１、１０５の出力に接続されている。ゲート駆動回路１０１、１０５へ供給する電源および基準電位は、互いに絶縁された電源ＶＰ、ＶＮに接続されている。また、ゲート駆動回路１０１、１０５の入力端子は、制御装置であるＣＰＵ１１０が出力する制御信号ＰＤ、ＮＤをフォトカプラＩ１１０、Ｉ１１１により絶縁伝送して接続する。
【００１４】
ところで、ＩＧＢＴ：Ｑ１０１、Ｑ１０２にはＩＧＢＴチップの主面に形成されたオンチップ温度検出素子を構成する接合ダイオードＤ１０３、Ｄ１０４が設けられている。ダイオードＤ１０３、Ｄ１０４には、アノード端子Ａとカソード端子Ｋとが設けられており、アノード端子Ａへ定電流回路１０４、１０８がそれぞれ接続されている。ダイオードＤ１０３、Ｄ１０４の出力電圧すなわちアノード・カソード電圧Ｖａｋは、コンパレータＩ１０１、Ｉ１０５の入力マイナス端子へ接続される。コンパレータＩ１０１、Ｉ１０５の他方の入力プラス端子には、三角波生成回路１０２、１０６の出力信号が入力され、コンパレータＩ１０１、Ｉ１０５からパルス幅変調（ＰＷＭ）化した温度信号が出力される。
【００１５】
一方、ＩＧＢＴ：Ｑ１０１、Ｑ１０２の電流検出用センス端子Ｓには、コレクタ電流Ｉｃ＿Ｐ、Ｉｃ＿Ｎに比例して流れ込むセンス電流Ｉｓ＿Ｐ、Ｉｓ＿Ｎを電圧変換できるようセンス抵抗Ｒ１０１、Ｒ１０３を設ける。センス抵抗Ｒ１０１、Ｒ１０３は、センス端子Ｓとエミッタ端子Ｅとの間に接続する。センス端子Ｓは、ローパスフィルタを意味するＬＦ１０３、ＬＦ１０７を介して、もう一つのコンパレータＩ１０２、Ｉ１０６の入力プラス端子へ接続する。コンパレータＩ１０２、Ｉ１０６の入力マイナス端子へは、基準電圧Ｖｔｈ１、Ｖｔｈ２が入力され、コンパレータＩ１０２、Ｉ１０６により、ＩＧＢＴ：Ｑ１０１、Ｑ１０２の通電の有無を判定する。上述したＰＷＭ温度信号生成用コンパレータＩ１０１、Ｉ１０５と、ＩＧＢＴ通電判定用コンパレータＩ１０２、Ｉ１０６の出力端子は、２入力ＡＮＤ素子Ｉ１０３、Ｉ１０７の入力へそれぞれ接続する。ＡＮＤ素子の出力は絶縁回路素子のフォトカプラＩ１０８、Ｉ１０９の入力へ接続する。
【００１６】
上アームＰ、下アームＮからそれぞれ絶縁出力されるフォトカプラＩ１０８、Ｉ１０９の出力信号は、ＯＲ接続できるよう抵抗Ｒ１０８を介して下アームＮ用電源ＶＮに接続する。このＯＲ接続されたフォトカプラＩ１０８、Ｉ１０９の出力は、ＮＯＴ素子Ｉ１１２を介してＣＰＵ端子ＴＭＰ＿１へ接速される。同様に３相インバータを構成する他相からのＰＷＭ温度信号がＣＰＵ端子ＴＭＰ＿２、ＴＭＰ＿３へ接続される。なお、フォトカプラＩ１０８、Ｉ１０９、Ｉ１１０、Ｉ１１１の入力端子に接続されるＲ１０４、Ｒ１０５、Ｒ１０６、Ｒ１０８は電流制限のために設ける。
【００１７】
図３は本発明のインバータ温度検出装置における動作の一例を説明するための図である。図３は図２で示した回路各部の波形である。また、図４は一般的な３相交流インバータの概略図を示している。図４に示す例において、図４中の記号は、Ｐ：正側直流母線、Ｎ：負側直流母線、Ｕ：インバータＵ相交流出力線、Ｖ：インバータＶ相交流出力線、Ｗ：インバータＷ相交流出力線をそれぞれ示している。
【００１８】
図３より、インバータに接続された電動機が安定動作するように、ＣＰＵ１１０にて負荷Ｌ１に出力される負荷電流がＩｏになるよう制御信号ＰＤ、ＮＤをＰＷＭ駆動・制御している。負荷電流Ｉｏが正であるとき、すなわち、ＩＧＢＴ：Ｑ１０１から負荷Ｌ１側へ電流が流れ出す動作において、インバータ相電圧Ｖｏは図に示すように振る舞い、コレクタ電流Ｉｃ＿Ｐが流れる。このとき、ＩＧＢＴ：Ｑ１０１のセンス端子Ｓからは、コレクタ電流Ｉｃ＿Ｐに大して所定の割合に応じたセンス電流Ｉｓ＿Ｐが図に示すように流れる。センス電流Ｉｓ＿Ｐは、抵抗Ｒ１０１によって電圧に変換（センス電圧）され、ローパスフィルタＬＦ１０３によって負荷電流Ｉｏを縮小したような波形になる（ＬＦ１０３出力電圧）。このローパスフィルタＬＦ１０３通過後のセンス電圧が所定のしきい値Ｖｔｈ１よりも大きい、すなわち、ＩＧＢＴ：Ｑ１０１が所定のコレクタ電流Ｉｃ＿Ｐで通電状態であれば、コンパレータＩ１０２の出力信号２００はＨｉレベルになる。
【００１９】
また、ＩＧＢＴ：Ｑ１０１上の温度検出用ダイオードＤ１０３の出力電圧Ｖａｋは、温度が情報するに従い電圧が小さくなる（２０１の曲線）。三角波生成回路１０２の出力信号（２０１の三角波）との電圧比較結果をコンパレータＩ１０２より出力する。これにより、アナログ電圧であるダイオードＤ１０３の出力電圧Ｖａｋは、パルス幅変調化したＰＷＭ温度信号２０１に変換される。ＩＧＢＴ：Ｑ１０１は、通電制御しているときに温度上昇するので、通電時にＩＧＢＴ：Ｑ１０１の温度情報が必要となる。このため、通電時のみＩＧＢＴ：Ｑ１０１の温度情報がＣＰＵ側に伝達できるように、パルス化したＰＷＭ温度信号２０１は、前記のＩＧＢＴ：Ｑ１０１の通電状態を表すコンパレータ出力信号２００とＡＮＤされＰＷＭ出力２０２される。
【００２０】
一方、負荷電流Ｉｏが負であるとき、すなわち、負荷Ｌ１側からＩＧＢＴ：Ｑ１０２へ電流が流れ出す動作において、下アームＮ各部の動作は、前述した上アームＰと全く同様の振る舞いのため、ここでは省略する。
【００２１】
各アームＰまたはＮの各ＡＮＤ素子Ｉ１０３、Ｉ１０７からのＰＷＭ温度信号２０２と２０５は、基準電位が異なるため、絶縁回路素子のフォトカプラＩ１０８、Ｉ１０９を介してＣＰＵ側へ出力される。インバータ負荷電流Ｉｏを制御する場合、上下に直列接続されたＩＧＢＴ：Ｑ１０１とＩＧＢＴ：Ｑ１０２とが同時に通電することはない。よって、それぞれのＩＧＢＴ：Ｑ１０１、Ｑ１０２上の温度信号ＡＮＤ素子Ｉ１０３、Ｉ１０７からの非同期出力信号２０２と２０５とは、ＯＲ接続することが可能となる。
【００２２】
このＯＲ論理演算したＰＷＭ信号２０６はＣＰＵ１１０の割り込み端子へ入力され、ＣＰＵ内タイマー演算を用いたデューティー計測により、アナログ電圧（温度）へ変換される。なお、前述したとおり、上下アームからのＰＷＭ信号２０２と２０５は非同期であるため、アナログ電圧（温度）へ変換する際、負荷電流Ｉｏの正負が切り替わる前後の値（図中演算非対称として白抜きで示した）は、デューティー値が異常値を示すため、演算対象から除外するように動作させる。
【産業上の利用可能性】
【００２３】
本発明によれば、各相電力スイッチング素子が通電しているかどうかを判定し、通電状態にあるときのみ、電力スイッチング素子の温度を示す非同期パルス幅変調信号を出力する温度検出回路を設けるとともに、各相インバータ入力母線電圧間に上下直列接続されているスイッチング相からそれぞれ出力されるパルス幅変調信号を、絶縁回路素子を介してＯＲ接続しＣＰＵ端子へそれぞれ接続することで、非同期のパルス幅変調信号を各相毎に一本にまとめてＣＰＵへ絶縁伝送することができる。そのため、ＣＰＵへの接続本数の削減や絶縁回路素子（フォトカプラ）の削減ができ、ＣＰＵ演算負荷を軽減することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明のインバータ温度検出装置の全体構成の一例を示す図である。
【図２】本発明のインバータ温度検出装置の具体的な構成の一例を示す図である。
【図３】本発明のインバータ温度検出装置における動作の一例を説明するための図である。
【図４】一般的な３相交流インバータの概略図を示す図である。
【図５】従来技術による３相インバータ回路構成時の温度検出信号の結線状態を示す図である。
【符号の説明】
【００２５】
１０  ＣＰＵ
１１  ＩＧＢＴ
１２  温度検出用ダイオード素子
１３  温度検出回路
１４、１７  フォトカプラ
【図１】
2006238546.tif 000003
【図２】
2006238546.tif 000004
【図３】
2006238546.tif 000005
【図４】
2006238546.tif 000006
【図５】
2006238546.tif 000007