(57)【要約】【課題】  入力信号のレベルによらず、同等の動作が得られる可変利得増幅器及び信号処理方法を提供すること。【解決手段】  それぞれ異なる減衰量を有するとともに、互いに並列接続され、それぞれ入力信号が入力される複数の減衰器１２−２〜１２−ｎと、前記各減衰器１２−２〜１２−ｎの出力信号をそれぞれ増幅する複数の第１差動増幅器１０−２〜１０−ｎと、第１差動増幅器１０−１〜１０−ｎの出力信号を合成してなる信号が入力され、該信号を増幅する第２差動増幅器１６と、前記各第１差動増幅器１０〜１〜１０−ｎの利得を制御するインターポレータ２２と、を含んで構成される。【選択図】        図１
2006033521.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ異なる減衰量を有するとともに、互いに並列接続され、それぞれ入力信号が入力される複数の減衰器と、
前記各減衰器の出力信号をそれぞれ増幅する複数の第１の増幅器と、
前記複数の第１の増幅器の出力信号を合成する合成手段と、
前記各第１の増幅器の利得を制御する利得制御器と、
を含むことを特徴とする可変利得増幅器。
【請求項２】
請求項１に記載の可変利得増幅器において、
前記合成手段により合成される信号が入力され、該信号を増幅する第２の増幅器をさらに含むことを特徴とする可変利得増幅器。
【請求項３】
請求項１又は２に記載の可変利得増幅器において、
前記各第１の増幅器は差動増幅器であり、
前記利得制御器は、定電流回路により生成される定電流を所与の制御電圧に応じた割合で分割してなる各電流を前記各第１の増幅器に流す、
ことを特徴とする可変利得増幅器。
【請求項４】
請求項１乃至３のいずれかに記載の可変利得増幅器において、
前記複数の減衰器は、いずれもラダー型の抵抗器であり、
前記各減衰器には、前記入力信号とその反転信号が入力される、
ことを特徴とする可変利得増幅器。
【請求項５】
請求項１乃至３のいずれかに記載の可変利得増幅器において、
前記複数の減衰器を介さずに前記入力信号が入力され、該入力信号を増幅する第３の増幅器をさらに備え、
前記合成手段は、前記各第１の増幅器の出力信号とともに、前記第３の増幅器により増幅された信号をさらに合成し、
前記利得制御器は、前記第３の増幅器の利得も制御する、
ことを特徴とする可変利得増幅器。
【請求項６】
並列接続され、それぞれ異なる減衰量を有する複数の減衰器に信号を入力し、
複数の第１の増幅器により前記各減衰器の出力信号をそれぞれ増幅し、
前記複数の第１の増幅器の出力信号を合成し、
前記各第１の増幅器の利得を所与の制御電圧に従って制御する、
ことを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変利得増幅器及び信号処理方法に関する。
【背景技術】
【０００２】
可変利得増幅器（ＶＧＡ；Variable Gain Amplifier）は、振幅差が大きな信号が入力されたり、環境変化により入力信号のレベルが変化する場合等に、後段回路がその影響を受けずに所期の信号処理ができるよう、入力信号の振幅管理を行う回路であって、通信機器、オーディオ機器、計測機器等、様々な装置に利用されている。こうした可変利得増幅器の構成例は、例えば下記特許文献１に開示されている。
【特許文献１】米国特許第５，０７７，５４１号
【０００３】
図４は、上記特許文献１に開示されている可変利得増幅器の回路構成を示す図である。同図に示すように、この可変利得増幅器は、第１差動増幅器１００−１〜１００−ｎ、第２差動増幅器１０４、ラダー抵抗１０２を含んで構成されている。各第１差動増幅器１００の一方の入力端子には、ラダー抵抗１０２の各ノードで取り出された信号が入力されており、他方の入力端子には、第２差動増幅器１０４の出力がフィードバックされて入力されている。また、各第１差動増幅器１００の出力は、第２差動増幅器１０４に並列に接続されている。各第１差動増幅器１００には制御電圧Ｖａｇｃにより制御される定電流ＩＥ１〜ＩＥｎがそれぞれ流れるようになっている。そして、各定電流ＩＥ１〜ＩＥｎの大きさを制御することにより、各第１差動増幅器１００の利得が制御されるようになっている。ここで、制御電圧Ｖａｇｃは、例えば入力信号のレベルに対応している。
【０００４】
図５は、制御電圧Ｖａｇｃと各第１差動増幅器１００を流れる定電流量ＩＥ１〜ＩＥｎとの関係を示す図である。同図において、定電流量ＩＥ１〜ＩＥｎの合計は一定となっており、制御電圧Ｖａｇｃに応じて、その一定量のうち、どの第１差動増幅器１００に多くの定電流が分流するかが変わるようになっている。具体的には、制御電圧Ｖａｇｃが小さくなるにつれて、第１差動増幅器１００−１、第１差動増幅器１００−２、…、第１差動増幅器１００−ｎの順に、最も多くの電流が流れる第１差動増幅器１００が交代するようになっている。このとき、各第１差動増幅器１００には、制御電圧Ｖａｇｃが所定値に近づくにつれてピークに近づき、そこから離れるにつれて零に近づく、ガウス関数型の変化を示す電流が流れるようになっている。
【０００５】
図６は、図５に示す電流を生成するためのインターポレータ（挿入器）の構成を示す図である。同図に示すように、インターポレータでは、複数のｎｐｎ型トランジスタ１０６のベースが抵抗を介して順に接続されており、各ベースには共通の大きさの電流を供給する定電流源１１０が接続されている。また、コレクタはそれぞれ第１差動増幅器１００に接続されている。さらに各エミッタは定電流源１０８に接続され、特に両端のトランジスタのベースは、制御電圧Ｖａｇｃ及びその反転電圧を印加するための端子として用いられるようになっている。同図に示すインターポレータによれば、各トランジスタ１０６のベースに印加された電圧に応じて、いわば差動増幅器のように、定電流源１０８により引かれる電流Ｉｇｍが、１又は複数のトランジスタ１０６を集中的に流れるようになっている。
【０００６】
すなわち、最も高い電圧が印加されたトランジスタ１０６、及びそれと同等の電圧が印加されたトランジスタ１０６（もしそのようなものがあれば）について、コレクタ電流が大きく流れ、その他のトランジスタ１０６については、コレクタ電流が少量しか流れず、或いは無視しうる程のコレクタ電流しか流れないようになっている。そして、制御電圧Ｖａｇｃが大きな値（正値）をとる場合には、図６において最も左のトランジスタ１０６−１のベース電圧が高くなり、制御電圧Ｖａｇｃが０に近づくにつれて、定電流源から供給される電流が抵抗を流れることによる電圧降下が支配的となり、それ故、中央部分のトランジスタ１０６のベース電圧が最も高くなる。また、制御電圧Ｖａｇｃが小さな値（負値）をとる場合には、図６において最も右のトランジスタ１０６−ｎのベース電圧が高くなる。こうして、定電流源１０８により引かれる電流Ｉｇｍのうち大部分が流れるトランジスタ１０６が、図６において、制御電圧Ｖａｇｃに応じてシフトするようになっている。
【０００７】
上記可変利得増幅器では、各第１差動増幅器１００に異なる減衰量だけ減衰された入力信号が入力されており、それら第１差動増幅器１００のうち１又は複数が選択的に増幅信号を生成するので、制御電圧Ｖａｇｃを設定することにより、様々な利得にて信号増幅することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のように従来の可変利得増幅器では、ラダー抵抗１０２により入力信号が徐々に減衰され、ラダー抵抗１０２の各ノードにて各第１差動増幅器１００への入力信号が取り出されていた。しかしながら、従来の可変利得増幅器の構成では、制御電圧Ｖａｇｃの大きさによって、出力信号の位相等、回路動作が変化してしまう虞があった。すなわち、従来の可変利得増幅器では、第１差動増幅器１００毎に入力信号端子までの距離が異なり、第１差動増幅器１００によって、そこから入力信号端子までに介在するラダー抵抗１０２のノード数が異なる。これらのノードに接続された他の第１差動増幅器１００は入力信号の位相等に変化を与える存在であるため、各第１差動増幅器１００に入力される信号は、振幅のみならず、位相等にまで変化が与えられてしまっていた。すなわち、従来の可変利得増幅器では、ラダー抵抗１０２の各ノードに接続された第１差動増幅器１００には、振幅のみならず位相等にまで変化が与えられた信号が入力されることとなっており、それ故、制御電圧Ｖａｇｃにより、出力信号の位相等、回路動作が変化してしまう虞があった。
【０００９】
本発明は上記課題に鑑みてなされたものであって、その目的は、設定された利得によらず同等の動作が得られる可変利得増幅器及び信号処理方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明に係る可変利得増幅器は、それぞれ入力信号が入力されるとともに、異なる減衰量を有し、互いに並列接続された複数の減衰器と、前記各減衰器の出力信号をそれぞれ増幅する複数の第１の増幅器と、前記複数の第１の増幅器の出力信号を合成する合成手段と、前記各第１の増幅器の利得を制御する利得制御器と、を含むことを特徴とする。
【００１１】
また、本発明に係る信号処理方法は、並列接続され、それぞれ異なる減衰量を有する複数の減衰器に信号を入力し、複数の第１の増幅器により前記各抵抗器の出力信号をそれぞれ増幅し、前記複数の第１の増幅器の出力信号を合成し、前記各第１の増幅器の利得を所与の制御電圧に従って制御する、ことを特徴とする。
【００１２】
本発明によれば、並列接続された減衰器により減衰量の異なる複数の信号を生成し、それらを複数の第１の増幅器で増幅するようにしている。そして、各第１の増幅器の利得を制御し、各第１の増幅器の出力信号を合成するようにしている。本発明では、減衰器を並列接続し、各減衰器により減衰された信号を複数の第１の増幅器で増幅するようにしているので、各第１の増幅器から見た他の第１の増幅器の数・位置が同等であり、各第１の増幅器に振幅以外の変化（差）の少ない入力信号が供給されることになる。このため、本発明によれば、入力信号のレベルによらず同等の動作を得ることができるようになる。
【００１３】
なお、前記合成手段により合成される信号が入力され、該信号を増幅する第２の増幅器をさらに含むようにしてもよい。
【００１４】
また、前記各第１の増幅器を差動増幅器として構成し、前記利得制御器により、定電流回路により生成される定電流を所与の制御電圧に応じた割合で分割してなる各電流を前記各第１の増幅器に流すようにしてもよい。
【００１５】
また、前記複数の減衰器は、いずれもラダー型の抵抗器であってよく、この場合、前記各減衰器には、前記入力信号とその反転信号が入力されてよい。
【００１６】
また、前記複数の減衰器を介さずに前記入力信号を増幅する第３の増幅器をさらに備えるようにして、前記合成手段は、前記各第１の増幅器の出力信号とともに、前記第３の増幅器により増幅された信号をさらに合成し、前記利得制御器は、前記第３の増幅器の利得も制御するようにしてもよい。こうすれば、微弱な入力信号も好適に処理することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態について図面に基づき詳細に説明する。
【００１８】
図１は、本発明の実施形態に係る可変利得増幅器の回路構成を示す図である。同図に示すように、この可変利得増幅器は、第１差動増幅器１０−１〜１０−ｎ、減衰器１２−２〜１２−ｎ、インターポレータ２２及び第２差動増幅器１６を中心に構成されている。同図に示す回路では、第１差動増幅器１０−１〜１０−ｎからインターポレータ２２に向かう配線以外は、本来２本線で描くべきところ、簡単のため１本線で描いている。すなわち、第１差動増幅器１０−１〜１０−ｎからインターポレータ２２に向かう配線以外は、互いに位相反転した関係にある２信号を流すようになっている。
【００１９】
第１差動増幅器１０−１には、減衰器１２−２〜１２−ｎを介さずに入力端子２０から入力される信号（入力信号自体とその反転信号から構成される。）が直接入力されており、該信号をインターポレータ２２から引かれる定電流ＩＥ１に応じた利得にて、それを増幅している。第１差動増幅器１０−１は、本発明の「第３の増幅器」に相当する。
【００２０】
一方、第１差動増幅器１０−２〜１０−ｎには、減衰器１２−２〜１２−ｎにより減衰された入力信号がそれぞれ入力されており、インターポレータ２２から引かれる定電流ＩＥ２〜ＩＥｎに応じた利得にて、それら信号を増幅している。第２差動増幅器１０−２〜１０−ｎは、本発明の「第１の増幅器」に相当する。
【００２１】
図２は、第１差動増幅器１０−ｎ（ｎ＝１，２，…）の回路構成を示している。同図に示すように、第１差動増幅器１０−ｎは、ｎｐｎ型のトランジスタＴｒ１〜Ｔｒ４、及び電流増幅回路２４を含んで構成されている。電流増幅回路２４は、インターポレータ２２から引かれる電流ＩＥｎに応じた３つの定電流を生成し、それらをトランジスタＴｒ３とトランジスタＴｒ４により構成される差動増幅器、トランジスタＴｒ１のエミッタ、及びＴｒ２のエミッタから、それぞれ引き込むようになっている。
【００２２】
トランジスタＴｒ１のベースは非反転入力端子２３ｐに接続されており、入力端子２０から入力される信号、又は減衰器１２−ｎで減衰された信号のうち、非反転信号が印加されるようになっている。トランジスタＴｒ１のコレクタは電源Ｖｃｃに接続されており、エミッタは電流増幅回路２４内の定電流源に接続されており、非反転入力端子２３ｐに入力された信号を増幅して、それをｎｐｎ型のトランジスタＴｒ３に印加するようになっている。同様に、トランジスタＴｒ２のベースは反転入力端子２３ｍに接続されており、入力端子２０から入力される信号、又は減衰器１２−ｎで減衰された信号のうち、反転信号が印加されるようになっている。トランジスタＴｒ２のコレクタは電源Ｖｃｃに接続されており、エミッタは電流増幅回路２４内の定電流源（トランジスタＴｒ１のエミッタに接続されているものとは別のもの）に接続されており、反転入力端子２３ｍに入力された信号を増幅して、それをｎｐｎ型のトランジスタＴｒ４に印加するようになっている。トランジスタＴｒ３，Ｔｒ４は差動増幅器を構成しており、各エミッタは電流増幅回路２４内の定電流源（トランジスタＴｒ１，Ｔｒ２のエミッタに接続されたものとは別のもの）に接続されている。トランジスタＴｒ３のコレクタは、非反転端子２５ｐを介して第２差動増幅器１６の非反転入力に接続されている。また、トランジスタＴｒ４のコレクタは、反転端子２５ｍを介して第２差動増幅器１６の反転入力に接続されている。第２差動増幅器１６の各入力には、図１に示すように、抵抗を介して電源Ｖｃｃが接続されており、トランジスタＴｒ３，Ｔｒ４のコレクタ電流が電圧変換され、第２差動増幅器１６に入力されるようになっている。
【００２３】
図１に戻り、減衰器１２−２〜１２−ｎは、この順で減衰量が大きくなるように設定されたものであり、入力端子２０から入力される信号を減衰し、減衰後の信号を、それぞれ対応する第１差動増幅器１０−２〜１０−ｎに入力している。減衰器１２−２〜１２−ｎは、具体的には図３に示すようにラダー抵抗として構成されている。すなわち、減衰器１２−ｎ（ｎ＝２，３，…）は、入力端子２０及び第１差動増幅器１０−ｎの間に設けられるものであり、ｎ−１個のラダー要素２６−１〜２６−（ｎ−１）を直列に連接した構成を有している。このため、減衰器１２−ｎの減衰量は、減衰器１２−２の減衰量のｎ−１倍となっている。
【００２４】
ラダー要素２６−１に設けられた非反転端子２８ｐからは入力信号自体が入力され、ラダー要素２６−１に設けられた反転端子２８ｍからは入力信号の反転信号が入力されている。また、ラダー要素２６−（ｎ−１）に設けられた非反転端子３０ｐは第１差動増幅器１０−ｎの非反転端子２３ｐに接続され、ラダー要素２６−（ｎ−１）に設けられた反転端子３０ｍは第１差動増幅器１０−ｎの反転入力端子２３ｍに接続されている。ラダー要素２６−１〜２６−（ｎ−１）は、それぞれ、非反転端子２８ｐと非反転端子３０ｐを結ぶ配線上に設けられた非反転信号抵抗器Ｒと、反転端子２８ｍと反転端子３０ｍを結ぶ配線上に設けられた反転信号抵抗器Ｒと、各抵抗器Ｒの端部を連結するブリッジ抵抗２Ｒと、から構成されている。
【００２５】
再び図１に戻り、第２差動増幅器１６は例えば公知の演算増幅回路を含んで構成されており、反転入力及び非反転入力を有し、増幅信号を出力端子１８から出力するようになった回路である。第２差動増幅器１６の各入力には第１差動増幅器１０−１〜１０−ｎが並列に接続されており、それらの出力信号が合成され、第２差動増幅器１６に入力されている。インターポレータ２２は、制御端子１４に印加される制御電圧Ｖａｇｃに応じた割合にて、第１差動増幅器１０−１〜１０−ｎから定電流ＩＥ１〜ＩＥｎを引っ張るようになっている。このとき、定電流ＩＥ１〜ＩＥｎの合計はＩｇｍに固定されている。インターポレータ２２には、例えば図６に示される回路構成を採用してもよい。
【００２６】
以上の構成を有する可変利得増幅器によれば、減衰器１２−２〜１２−ｎを並列に設けるようにしたことで、第１差動増幅器１０−１〜１０−ｎに入力される信号の位相等の差を可及的に無くすことができ、制御電圧Ｖａｇｃによらず、同等の出力を出力端子１８から得ることができるようになる。
【００２７】
なお、本発明は上記実施形態に限定されるものではない。例えば、以上の説明ではｎｐｎ型トランジスタを中心に回路を構成したが、他のタイプの半導体素子を用いて回路を構成してもよい。また、増幅器についても差動増幅器だけでなく、他の形式の増幅器を用いてよい。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係る可変利得増幅器の回路構成を示す図である。
【図２】第１差動増幅器の回路構成を示す図である。
【図３】減衰器の回路構成を示す図である。
【図４】従来の可変利得増幅器の回路構成を示す図である。
【図５】各第１差動増幅器に流される定電流量と制御電圧との関係を示す図である。
【図６】従来の可変利得増幅器に用いられるインターポレータの回路構成を示す図である。
【符号の説明】
【００２９】
１０  第１差動増幅回路（第１の増幅器、第３の増幅器）、１２  減衰器、１４  制御端子、１６  第２差動増幅器（第２の増幅器）、２２  インターポレータ、２４  電流増幅回路。
【図１】
2006033521.tif 000003
【図２】
2006033521.tif 000004
【図３】
2006033521.tif 000005
【図４】
2006033521.tif 000006
【図５】
2006033521.tif 000007
【図６】
2006033521.tif 000008