(57)【要約】【課題】信頼性及びオフ電流特性に優れ、動作電圧の低電圧化等に有効なゲート絶縁膜の薄膜化を実現することができる薄膜トランジスタを備えた薄膜トランジスタ基板、その製造方法、並びに、それを備える半導体装置及び液晶表示装置を提供する。【解決手段】半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を基板上に有する薄膜トランジスタ基板であって、上記ゲート絶縁膜は、酸化シリコン膜が半導体層側に設けられ、窒化シリコン膜等の酸化シリコンよりも誘電率が高い材料からなる膜がゲート電極側に設けられた２層構造を有し、上記酸化シリコン膜は、半導体層とゲート電極とが対向する領域にて、酸化シリコンよりも誘電率が高い材料からなる膜よりも膜厚が大きい薄膜トランジスタ基板である。【選択図】図１
2006229185.tif 000002
【特許請求の範囲】
【請求項１】
半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を基板上に有する薄膜トランジスタ基板であって、
該ゲート絶縁膜は、酸化シリコン膜が半導体層側に設けられ、酸化シリコンよりも誘電率が高い材料からなる膜がゲート電極側に設けられた２層構造を有し、
該酸化シリコン膜は、半導体層とゲート電極とが対向する領域にて、酸化シリコンよりも誘電率が高い材料からなる膜よりも膜厚が大きいことを特徴とする薄膜トランジスタ基板。
【請求項２】
前記酸化シリコンよりも誘電率が高い材料からなる膜は、窒化シリコン膜であることを特徴とする請求項１記載の薄膜トランジスタ基板。
【請求項３】
前記ゲート絶縁膜は、酸化シリコン膜の膜厚をＴ１とし、窒化シリコン膜の膜厚をＴ２としたときに、０．３≦Ｔ２／Ｔ１を満たすことを特徴とする請求項２記載の薄膜トランジスタ基板。
【請求項４】
前記ゲート絶縁膜は、０．５≦Ｔ２／Ｔ１≦０．８を満たすことを特徴とする請求項３記載の薄膜トランジスタ基板。
【請求項５】
前記ゲート絶縁膜は、酸化シリコン膜の膜厚をＴ１、酸化シリコンの誘電率をε１とし、酸化シリコンよりも誘電率が高い材料からなる膜の膜厚をｔ２、酸化シリコンよりも誘電率が高い材料の誘電率をε２としたときに、５０ｎｍ≦Ｔ１＋ｔ２×ε１／ε２≦８０ｎｍを満たすことを特徴とする請求項１〜４のいずれかに記載の薄膜トランジスタ基板。
【請求項６】
請求項１〜５のいずれかに記載の薄膜トランジスタ基板を製造する方法であって、
該製造方法は、ゲート絶縁膜を構成する酸化シリコン膜と酸化シリコンよりも誘電率が高い材料からなる膜とを連続的に形成する工程を含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項７】
請求項１〜５のいずれかに記載の薄膜トランジスタ基板を含んで構成されたことを特徴とする半導体装置。
【請求項８】
請求項１〜５のいずれかに記載の薄膜トランジスタ基板を含んで構成されたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置に関する。より詳しくは、モノリシック液晶ディスプレイ等の構成部材として好適な薄膜トランジスタ基板、その製造方法、並びに、それを備える半導体装置及び液晶表示装置に関するものである。
【背景技術】
【０００２】
ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタは、ＭＯＳ構造をゲートに用いた電界効果トランジスタのことであり、ＭＯＳ−ＦＥＴと略称される。ＭＯＳトランジスタは、ＭＯＳ構造が集積回路化に適していることから、メモリ、マイクロプロセッサ等の大部分に多数用いられている。中でも、シリコン等からなる半導体薄膜層を活性層として用いる薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）は、液晶ディスプレイにおけるスイッチング素子等として用いられる等、幅広い分野で利用されている。
【０００３】
このようなＴＦＴが用いられるモジュールの低電圧化、すなわちＴＦＴの閾値電圧（Ｖｔｈ）の低減を実現するためには、ＴＦＴを構成するゲート絶縁膜の薄膜化が必須となる。ゲート絶縁膜としては、通常、界面特性に優れた酸化シリコン膜が用いられているが、ゲート絶縁膜が酸化シリコン膜の単層構造からなる場合には、単に酸化シリコン膜を薄膜化すると、絶縁耐圧が低下してしまう。その結果、ＴＦＴでは、酸化シリコン膜を介して配置された半導体薄膜層とゲート電極層との間で、リーク（短絡）が発生しやすくなり、これを液晶表示パネルにおけるスイッチング素子として用いた場合には、パネル初期状態での点欠陥不良やデバイスの信頼性不良といった不良が増加し、歩留りの低下を招くこととなる。
【０００４】
これに対し、近年、窒化シリコン等の酸化シリコンよりも誘電率が高い材料をゲート絶縁膜に用いることが検討されてきており、例えば、特許文献１には、上層（ゲート電極側）の窒化シリコン膜の膜厚よりも下層の酸化シリコン膜の膜厚を薄くしたゲート絶縁膜が開示されている。窒化シリコン膜の単層構造からなるゲート絶縁膜や、酸化シリコン膜と窒化シリコン膜とを積層した２層構造からなるゲート絶縁膜では、酸化シリコンと窒化シリコンとの誘電率の違いから、酸化シリコン膜の単層構造からなるゲート絶縁膜を用いる場合と比べ、同等の静電容量を得るのに必要な膜厚が大きくなり、絶縁耐圧の低下を抑制することができ、更には絶縁耐圧の向上を図ることも可能となる。
【０００５】
しかしながら、特許文献１に開示されているような構造のＴＦＴでは、ＴＦＴがオフ状態のときに流れる電流（リーク電流又はオフ電流）が大きいという点で改善の余地があった。例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）回路を構成するＴＦＴにリーク電流が発生した場合には、回路の安定した動作が妨げられたり、モジュールの消費電力が増大したりしてしまう。また、ゲート絶縁膜に窒化シリコンを導入することで、膜厚が増大し、後工程で不純物イオンをドーピングする際に、加速エネルギが高くなり、デバイスに与える影響（ＴＦＴ特性ばらつき）が大きくなるという点でも改善の余地があった。
【０００６】
また、酸化シリコン膜と窒化シリコン膜とを含むゲート絶縁膜のその他の構成、及び、これに類似する構成としては、以下の（１）〜（５）の構成が開示されている。（１）特許文献２〜４には、窒化シリコン膜を下層（ゲート電極側）とし、酸化シリコン膜を上層とする構成が開示されており、例えば、特許文献２の表１には、酸化シリコン膜の膜厚が１３００Åとされ、窒化シリコン膜の膜厚が５００Åとされたゲート絶縁膜が記載されている。（２）特許文献５には、酸化シリコン膜を下層とし、窒化シリコン膜を上層（ゲート電極側）とし、更に酸化シリコン膜と窒化シリコン膜の膜厚とを同じにした構成が開示されている。（３）特許文献６には、酸窒化シリコン膜を下層（ゲート電極側）とし、窒化シリコン膜を上層とし、更に酸窒化シリコン膜の膜厚をＳｉＮｘ膜の膜厚よりも大きくした構成が開示されている。（４）特許文献７には、反射率低減膜兼ゲート絶縁膜として酸化シリコン膜と窒化シリコン膜との積層膜を用いることが開示されている。（５）特許文献８には、酸化膜を下層とし、窒化膜を上層（ゲート電極側）とする構成が開示されている。しかしながら、これら（１）〜（５）の構成のゲート絶縁膜は、いずれもオフ電流の低減や絶縁耐圧の確保を実現するうえで、工夫の余地があった。
【特許文献１】特許第３１３１３８５０号明細書
【特許文献２】特開平１１−２８１９４３号公報
【特許文献３】特開２０００−６６２３９号公報
【特許文献４】特開２００２−２５２３５３号公報
【特許文献５】特開平９−２５２１３６号公報
【特許文献６】特開平８−２５４７１３号公報
【特許文献７】特開平９−９２６１８号公報
【特許文献８】特開平７−１１５２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記現状に鑑みてなされたものであり、信頼性及びオフ電流特性に優れ、動作電圧の低電圧化等に有効なゲート絶縁膜の薄膜化を実現することができる薄膜トランジスタを備えた薄膜トランジスタ基板、その製造方法、並びに、それを備える半導体装置及び液晶表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明者らは、ゲート絶縁膜の薄膜化を可能とする薄膜トランジスタ（ＴＦＴ）の構成について種々検討したところ、ゲート絶縁膜に窒化シリコン膜等の酸化シリコンよりも誘電率が高い材料からなる膜を用いることにまず着目した。しかしながら、この場合には、ゲート絶縁膜の絶縁耐性しいてはＴＦＴの信頼性を向上させることができる反面、オフ電流特性やＴＦＴ特性ばらつきの点で改善の余地があった。そこで、酸化シリコン膜が半導体層側に設けられ、酸化シリコンよりも誘電率が高い材料からなる膜がゲート電極側に設けられた２層構造のゲート絶縁膜とし、更に酸化シリコン膜の膜厚を酸化シリコンよりも誘電率が高い材料からなる膜の膜厚よりも大きくすることにより、ＴＦＴのオフ電流特性やＴＦＴ特性ばらつきの改善が可能となることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【０００９】
すなわち、本発明は、半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を基板上に有する薄膜トランジスタ基板であって、上記ゲート絶縁膜は、酸化シリコン膜が半導体層側に設けられ、酸化シリコンよりも誘電率が高い材料からなる膜がゲート電極側に設けられた２層構造を有し、上記酸化シリコン膜は、半導体層とゲート電極とが対向する領域にて、酸化シリコンよりも誘電率が高い材料からなる膜よりも膜厚が大きい薄膜トランジスタ基板である。なお、本発明の薄膜トランジスタ基板は、ＴＦＴを基板上に有するものであれば特に限定されないが、液晶表示装置に用いられる周辺回路一体型のアクティブマトリクス基板等に好適に用いられる。
【００１０】
本発明において、上記ゲート絶縁膜は、酸化シリコン膜が半導体層側に設けられ、酸化シリコンよりも誘電率が高い材料からなる膜がゲート電極側に設けられた２層構造を有する。これにより、酸化シリコン膜の単層構造からなるゲート絶縁膜よりも、同じ静電容量での膜厚を大きくすることができるので、ゲート絶縁膜の絶縁耐性を向上させてＴＦＴの信頼性を向上させることができる。また、上記酸化シリコン膜は、酸化シリコンよりも誘電率が高い材料からなる膜よりも膜厚が大きいものである。一般に、窒化シリコン膜等の酸化シリコンよりも誘電率が高い材料からなる膜中には固定電荷が多く含まれているため、ゲート絶縁膜に窒化シリコン等の酸化シリコンよりも誘電率が高い材料を導入したＴＦＴでは、閾値電圧が低電圧側に大きくシフトし、オフ電流が増大する傾向がある。これに対し、本発明では、酸化シリコン膜と酸化シリコンよりも誘電率が高い材料からなる膜との２層構造において、固定電荷が特に酸化シリコン膜と酸化シリコンよりも誘電率が高い材料からなる膜との界面に溜まりやすいことから、半導体層側の酸化シリコン膜の膜厚を酸化シリコンよりも誘電率が高い材料からなる膜よりも大きくしており、固定電荷により発生するＴＦＴのオフ電流を効果的に低減させることができる。
【００１１】
上記酸化シリコン膜を構成する酸化シリコンとしては、例えば、二酸化ケイ素（ＳｉＯ２）等が挙げられる。上記酸化シリコンよりも誘電率が高い材料からなる膜としては特に限定されないが、窒化シリコン膜が好適に用いられる。窒化シリコン膜を構成する窒化シリコンとしては、例えば、ＳｉＮｘ（ｘは、任意の数字）等が挙げられ、中でも、四窒化三珪素（Ｓｉ３Ｎ４）、シリコンオキシナイトライド等が好適に用いられる。また、本発明では、窒化シリコン以外の酸化シリコンよりも誘電率が高い材料として、例えば、二酸化チタン（ＴｉＯ２）、三酸化二アルミニウム（Ａｌ２Ｏ３）、五酸化二タンタル（Ｔａ２Ｏ５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）等を用いることができる。上記酸化シリコンよりも誘電率が高い材料からなる膜を構成する材料の誘電率としては、酸化シリコンの誘電率に対して１．５倍以上が好ましい。
【００１２】
また、本発明のＴＦＴ基板は、半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造、すなわちトップゲート構造を基板上に有するものである。半導体層は、ゲート電極の下の領域にチャネル領域、ゲート電極の下以外の領域にソース・ドレイン領域を有することが好ましい。半導体層を構成する材料としては、低温プロセスで成膜することができるとともに、電界効果移動度に優れることから、連続粒界結晶シリコン（ＣＧシリコン）、多結晶シリコン（ポリシリコン）等が好ましい。なお、半導体層のうち、ソース・ドレイン領域には、通常、不純物がドーピングされる。ゲート電極は、上層ゲート絶縁膜の内部におけるフォノン振動を抑える観点から、金属を含んで構成されることが好ましく、例えば、Ａｌ、Ｔａ、Ｗ、Ｍｏ等を含んだ化合物が用いられる。基板は、絶縁材料により構成されることが好ましく、ガラス等が好適に用いられる。
本発明のＴＦＴ基板の構成としては、上述の構成を必須として備えるとともに、ＴＦＴ基板が通常有する構成要素を備えたものであればよく、その他の構成において特に限定されるものではない。
【００１３】
本発明において、酸化シリコンよりも誘電率が高い材料からなる膜として窒化シリコン膜が用いられる場合には、上記ゲート絶縁膜は、酸化シリコン膜の膜厚をＴ１とし、窒化シリコン膜の膜厚をＴ２としたときに、０．３≦Ｔ２／Ｔ１を満たすことが好ましい。これにより、本発明のＴＦＴ基板を液晶表示装置に用いた場合に、パネル初期状態での点欠陥不良やデバイスの信頼性の低下等を防止するのに充分なゲート絶縁膜の絶縁耐性が得られ、歩留りの低下を防ぐことができる。また、ゲート絶縁膜は、０．５≦Ｔ２／Ｔ１≦０．８を満たすことがより好ましい。０．５≦Ｔ２／Ｔ１を満たすことにより、ゲート絶縁膜の絶縁耐性をより充分に確保することができる。Ｔ２／Ｔ１≦０．８を満たすことにより、ＴＦＴのオフ電流を充分に低減させることができ、ゲート絶縁膜の薄膜化による閾値電圧の低減も可能となる。その結果、液晶表示装置の消費電力の低減等を実現することができる。
なお、上述の膜厚条件は、Ｎチャネル型のＴＦＴに設けられるゲート絶縁膜において満たされることが特に好ましい。
【００１４】
本発明において、上記ゲート絶縁膜は、酸化シリコン膜の膜厚をＴ１、酸化シリコンの誘電率をε１とし、酸化シリコンよりも誘電率が高い材料からなる膜の膜厚をｔ２、酸化シリコンよりも誘電率が高い材料の誘電率をε２としたときに、５０ｎｍ≦Ｔ１＋ｔ２×ε１／ε２≦８０ｎｍを満たすことが好ましい。すなわち、ゲート絶縁膜の容量は、４４．３〜７０．８ｎＦ／ｃｍ２であることが好ましい。このように、Ｔ１＋ｔ２×ε１／ε２、すなわちゲート絶縁膜のＳｉＯ２換算膜厚が上述の関係を満たすことにより、ＴＦＴの絶縁耐性やオフ電流特性を充分に確保しつつ、ゲート絶縁膜の薄膜化による閾値電圧の低減を実現することができる。
【００１５】
本発明はまた、上記薄膜トランジスタ基板を製造する方法であって、上記製造方法は、ゲート絶縁膜を構成する酸化シリコン膜と酸化シリコンよりも誘電率が高い材料からなる膜とを連続的に形成する工程を含む薄膜トランジスタ基板の製造方法でもある。これによれば、単層からなるゲート絶縁膜の成膜工程と比べ、特に複雑化させることなく、本発明における２層構造のゲート絶縁膜を形成することができる。したがって、本発明のＴＦＴ基板の製造プロセスを簡略化することができ、生産性の確保や、製造コストの増大を防止することができる。また、ゲート絶縁膜の成膜時に、酸化シリコン膜と酸化シリコンよりも誘電率が高い材料からなる膜との界面が汚染されることを防止して、良質なゲート絶縁膜を形成することも可能となる。
【００１６】
本発明はまた、上記薄膜トランジスタ基板を含んで構成された半導体装置又は液晶表示装置でもある。本発明の半導体装置としては、例えば、ＣＭＯＳを含む回路が形成された装置等が挙げられる。本発明の液晶表示装置としては、例えば、薄膜トランジスタ基板に周辺回路を一体化させたモノリシック液晶表示装置が好適である。本発明の半導体装置及び液晶表示装置によれば、本発明のＴＦＴ基板を含んで構成されることから、信頼性を確保したうえで、動作電圧の低電圧化や低電流化を実現することができる。
【発明の効果】
【００１７】
本発明の薄膜トランジスタ基板によれば、信頼性及びオフ電流特性に優れ、動作電圧の低電圧化等に有効なゲート絶縁膜の薄膜化を実現することができる薄膜トランジスタを備えた薄膜トランジスタ基板を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下に実施例を掲げ、本発明を更に詳細に説明するが、本発明はこの実施例のみに限定されるものではない。
【００１９】
＜実施例１＞
図１は、本発明の一実施形態である薄膜トランジスタ（ＴＦＴ）基板におけるＴＦＴの構成を示す断面模式図である。図２（ａ）〜（ｆ）は、本発明の実施例１に係るＴＦＴ基板の製造工程フローを示す断面模式図である。
実施例１のＴＦＴ基板におけるＴＦＴは、図１に示すように、トップゲート構造を有するＴＦＴであり、ゲート絶縁膜１３として、酸化シリコン（ＳｉＯ２）膜１３ａと窒化シリコン（ＳｉＮｘ）膜１３ｂとの積層膜が用いられている。具体的には、ガラス基板（絶縁基板）１０上に、ベースコート絶縁膜としての酸化シリコン（ＳｉＯ２）膜１１と、チャネル領域１７、ソース領域１６ａ及びドレイン領域１６ｂからなる半導体層１２と、ゲート絶縁膜１３と、ゲート電極１４と、層間絶縁膜１８とがこの順に積層されるとともに、半導体層１２のソース領域１６ａ及びドレイン領域１６ｂが、それぞれコンタクトホール１９ａ，１９ｂを介して、層間絶縁膜１８上のソース電極２０ａ及びドレイン電極２０ｂに電気的に接続された構造を有している。
【００２０】
以下に、図２（ａ）〜（ｆ）に基づき、実施例１のＴＦＴ基板におけるＴＦＴの製造方法を説明する。
まず、図２（ａ）に示すように、ガラス基板１０の表面に、ベースコート膜として絶縁膜１１を形成した後、アモルファスシリコン（ａ−Ｓｉ）膜２を形成する。絶縁膜１１としては、ＳｉＯ２膜やＳｉＮｘ膜を形成してもよいし、これらの膜の積層体を形成してもよい。ａ−Ｓｉ膜２の厚さは、例えば５０ｎｍとする。ａ−Ｓｉ膜２の形成方法としては特に限定されず、例えば、ＰＣＶＤ（Ｐｌａｓｍａ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等で形成することができる。
【００２１】
続いて、ａ−Ｓｉ膜２を結晶化させることにより、ポリシリコン（ｐｏｌｙ−Ｓｉ）膜を形成する。具体的には、ａ−Ｓｉ膜２の結晶化は、エキシマレーザを用いた光照射によって行うことができる（エキシマレーザアニール法）。または、ａ−Ｓｉ膜に対して６００℃の熱処理を行うことによって結晶化させてもよい（固相成長法：Ｓｏｌｉｄ−ｐｈａｓｅ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）。次いで、ｐｏｌｙ−Ｓｉ膜の上にレジスト層を形成し、レジスト層をパターニングマスクとして、ドライエッチングすることにより、ｐｏｌｙ−Ｓｉ膜のパターニングを行う。これによって、図２（ｂ）に示すように、島状の半導体層１２が得られる。
【００２２】
続いて、図２（ｃ）に示すように、半導体層１２を覆うゲート絶縁膜１３を形成する。ゲート絶縁膜１３は、ＳｉＯ２膜１３ａとＳｉＮｘ膜１３ｂとの積層構造とし、例えば下層のＳｉＯ２膜１３ａの膜厚を５０ｎｍ、上層のＳｉＮｘ膜１３ｂの膜厚を４０ｎｍとする。このとき、ＳｉＯ２膜１３ａとＳｉＮｘ膜１３ｂとは、同一装置（チャンバー）で連続的に形成することが好ましい。分割して処理すると、ＳｉＯ２膜１３ａとＳｉＮｘ膜１３ｂとの界面が汚染されるおそれもあるため、良質のゲート絶縁膜１３を形成するには、連続処理が好ましい。
【００２３】
続いて、図２（ｄ）に示すように、半導体層１２のうちチャネル領域となる部分を覆うように、ゲート絶縁膜１３の上にゲート電極１４を形成する。ゲート電極１４は、ゲート絶縁膜１３の上に導電膜をスパッタ法又はＣＶＤ法等を用いて堆積し、これを所定の形状にパターニングすることによって形成することができる。ゲート電極１４の材質としては、例えば、Ａｌ、Ｔａ、Ｗ、Ｍｏ等を含んだ金属化合物が好ましい。
【００２４】
続いて、図２（ｅ）に示すように、ゲート電極１４をマスクとして半導体層１２に不純物イオン１５を注入することにより、ソース領域１６ａ及びドレイン領域１６ｂを形成する。本実施例では、ＰチャネルのＴＦＴを形成するために、不純物イオン１５としてリンイオンを用いた。なお、不純物イオン１５としては、リンイオンに限定されない。
【００２５】
続いて、基板表面を覆うように層間絶縁膜１８を形成した後、層間絶縁膜１８及びゲート絶縁膜１３を貫通し、ソース領域１６ａ及びドレイン領域１６ｂにそれぞれ達するコンタクトホール１９ａ及び１９ｂを設ける。最後に、コンタクトホール１９ａ及び１９ｂの内部及び層間絶縁膜１８上に、ソース領域１６ａ及びドレイン領域１６ｂとそれぞれ電気的に接続されたソース電極２０ａ及びドレイン電極２０ｂを形成する。このようにして、図２（ｆ）に示すように、ＴＦＴが完成する。
なお、ＴＦＴを表示領域内のスイッチング素子として用いる場合には、上述した工程の後に、ＴＦＴを覆うパッシベーション膜や、ドレイン電極２０ｂに接続された画素電極（ＩＴＯ電極）を更に形成する。
【００２６】
以下に、ゲート絶縁膜１３を構成するＳｉＯ２膜１３ａとＳｉＮｘ膜１３ｂとの膜厚比を変更したときの絶縁破壊電圧及び閾値電圧の挙動について測定した結果を示す。
以下の実験では、図１に示すように、ゲート絶縁膜１３について、ＳｉＯ２膜１３ａを下層とし、ＳｉＮｘ膜１３ｂを上層とする２層構造を採用した。また、ＳｉＯ２膜１３ａの膜厚をＴ１とし、ＳｉＮｘ膜１３ｂの膜厚をＴ２としたときの膜厚比Ｔ２／Ｔ１について、表１に示すように、膜厚７０ｎｍの単層ＳｉＯ２膜を用いたときの静電容量（５０．６ｎＦ／ｃｍ２）と一致させるように変更し、Ｔ２／Ｔ１と絶縁破壊電圧との関係、及び、Ｔ２／Ｔ１と閾値電圧との関係について検証した。
【００２７】
【表１】
2006229185.tif 000003
【００２８】
＜実験１＞  ＳｉＮｘ膜／ＳｉＯ２膜の膜厚比と絶縁破壊電圧との関係の検証
図３は、ＳｉＮｘ膜／ＳｉＯ２膜の膜厚比と絶縁耐性の指標である絶縁破壊電圧との関係について検証した結果を示すグラフである。
図３より、ＳｉＮｘ膜１３ｂの膜厚が厚くなるに伴い、絶縁破壊電圧が高くなり、絶縁耐性が向上していることが分かる。ここで、液晶表示装置に用いられるＴＦＴ基板のＴＦＴに求められる絶縁破壊電圧としては、絶縁破壊に至るまでの電界強度が５〜６ＭＶ／ｃｍであるため、本実験のゲート絶縁膜１３の膜厚（ＳｉＯ２換算膜厚７０ｎｍ相当）では、３５〜４２Ｖとなる。この絶縁破壊電圧以上の範囲であれば、パネル初期状態での点欠陥不良やデバイスの信頼性の低下といった歩留りの低下を防ぐことが可能となる。したがって、図３より、０．３≦Ｔ２／Ｔ１を満たすことが好ましく、０．５≦Ｔ２／Ｔ１を満たすことがより好ましいことが分かる。
【００２９】
＜実験２＞  ＳｉＮｘ膜／ＳｉＯ２膜の膜厚比と閾値電圧との関係の検証
図４は、ＳｉＮｘ膜／ＳｉＯ２膜の膜厚比と閾値電圧（Ｎｃｈ−Ｖｔｈ）との関係について検証した結果を示すグラフである。
図４より、ＳｉＮｘ膜１３ｂの膜厚が厚くなるに伴い、閾値電圧が小さくなり、オフ電流が大きくなることが分かる。液晶表示装置に用いられるＴＦＴ基板のＴＦＴにおいては、ＴＦＴのゲート電極１４に電圧が印加されない状態（Ｖｇ＝０Ｖ）、すなわちオフ状態のＴＦＴにゲート電流が流れることを防止する必要がある。したがって、図４より、Ｔ２／Ｔ１≦０．８を満たすことが好ましいことが分かる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態である薄膜トランジスタ（ＴＦＴ）基板におけるＴＦＴの構成を示す断面模式図である。
【図２】（ａ）〜（ｆ）は、本発明の実施例１に係るＴＦＴ基板の製造工程フローを示す断面模式図である。
【図３】一定の静電容量を有するゲート絶縁膜におけるＳｉＮｘ膜／ＳｉＯ２膜の膜厚比と絶縁破壊電圧との関係を示すグラフである。
【図４】一定の静電容量を有するゲート絶縁膜におけるＳｉＮｘ膜／ＳｉＯ２膜の膜厚比と閾値電圧（Ｎｃｈ−Ｖｔｈ）との関係を示すグラフである。
【符号の説明】
【００３１】
２：アモルファスシリコン（ａ−Ｓｉ）膜
１０：ガラス基板
１１：ベースコート絶縁膜
１２：半導体層
１３：ゲート絶縁膜
１３ａ：酸化シリコン（ＳｉＯ２）膜
１３ｂ：窒化シリコン（ＳｉＮｘ）膜
１４：ゲート電極
１５：リンイオン（不純物イオン）
１６ａ：ソース領域
１６ｂ：ドレイン領域
１７：チャネル領域
１８：層間絶縁膜
１９ａ，１９ｂ：コンタクトホール
２０ａ：ソース電極
２０ｂ：ドレイン電極
【図１】
2006229185.tif 000004
【図２】
2006229185.tif 000005
【図３】
2006229185.tif 000006
【図４】
2006229185.tif 000007