(57)【要約】【課題】スイッチングレギュレータにおいて、出力容量にセラミックコンデンサを使用した場合においても、制御ループ系が安定したスイッチングレギュレータの提供。【解決手段】零点をつくることができる位相補償回路を、制御ループ系の中のエラーアンプに内蔵する。【選択図】    図１
2006238640.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を分圧抵抗で分圧した分圧電圧と基準電圧をエラーアンプで比較して、入力電圧を昇圧するスイッチングパルスを制御するスイッチングレギュレータ制御回路において、位相補償回路を前記エラーアンプの差動対の間に挿入したことを特徴とするスイッチングレギュレータ制御回路。
【請求項２】
前記位相補償回路が、容量であることを特徴とする請求項１記載のスイッチングレギュレータ制御回路。
【請求項３】
前記位相補償回路が、直列に接続した容量と抵抗で構成されることを特徴とする請求項１記載のスイッチングレギュレータ制御回路。
【請求項４】
請求項１から３記載のいずれかのスイッチングレギュレータ制御回路を備えた特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングレギュレータに関し、特に出力電圧を安定化させる位相補償回路を設けたスイッチングレギュレータ制御回路に関する。
【背景技術】
【０００２】
従来のスイッチングレギュレータの回路構成を図６に示す。一般にスイッチングレギュレータにおいて、出力電圧を安定化させる制御ループ系で位相補償を行わないと安定動作を確保できない。例えばエラーアンプ６０５の入力側を切断し、その切り口から測定したオープンループ利得と位相特性の安定化条件をみると、位相を遅らせる極（ポール）や位相を戻す零（ゼロ）点を用いて、この制御ループ系のオープンループ利得が１以上のとき、制御ループ系の位相遅れを１８０度以下に抑えなければならない。（特許文献１参照）。
【０００３】
従来のスイッチングレギュレータの制御ループ系の利得、位相特性を表したボード線図を図７に示す。この制御ループ系の利得７０１と位相特性７０２は主にコイルＬと出力容量Ｃｏｕｔで決定される。この場合、利得は式１で表される周波数ｆｐ１を始点として４０ｄＢ／ｄｅｃで低下し、位相は約９０度の遅れを生じる。
【０００４】
【数１】
2006238640.tif 000003
【０００５】
さらにその周波数ｆｐ１より周波数が上がると最大１８０度の位相遅れが生じ、安定した出力電圧を得られない。
【０００６】
そこで、出力電圧を分割する分割抵抗Ｒ１、Ｒ２と容量Ｃｆｂで位相を戻す零点をつくり、制御ループ系のオープンループ利得７０１が１以上のとき、制御ループ系の位相７０２が１８０度遅れることを抑止している。このときの零点は式２で表される周波数ｆ０１で、周波数ｆ０１で４５度の位相を戻し、さらにその周波数ｆ０１より周波数が上がると最大９０度まで位相を戻す。従って、周波数ｆ０１の点での位相は約９０度の遅れとなる。
【０００７】
【数２】
2006238640.tif 000004
【０００８】
また、分割抵抗Ｒ１およびＲ２と容量Ｃｆｂは周波数ｆ０１より大きな式３で表される周波数ｆｐ２で極をもち、周波数ｆｐ２で周波数ｆ０１の点から４５度の位相遅れを生じ、周波数ｆｐ２より周波数が上がると最大１８０度の位相遅れが生じる。
【０００９】
【数３】
2006238640.tif 000005
【００１０】
一般に、オープンループ利得が１のときの位相遅れを示した位相余裕度という制御ループ系安定動作の指標が広く用いられており、この種の電源回路では位相余裕度は４５度以上確保しなければ、安定動作しないと言われている。このため分割抵抗Ｒ１およびＲ２と容量Ｃｆｂでつくられた零点だけでは位相余裕度を４５度以上確保することが難しい。そこで出力容量Ｃｏｕｔと出力容量Ｃｏｕｔに直列に挿入した抵抗Ｒｅｓｒを用い、さらにもうひとつの零点をつくっている。このときの零点は、式４で表される周波数ｆ０２で、周波数ｆ０２で４５度の位相を戻し、さらにその周波数ｆ０２より周波数が上がると最大９０度まで位相を戻す。従って、周波数ｆ０２の点での位相は約９０度の遅れとなる。
【００１１】
【数４】
2006238640.tif 000006
【００１２】
すなわち、このｆ０１、ｆ０２のふたつの零点で位相補償を行い、制御ループ系の安定動作を確保している。特にｆ０２においては、出力容量がタンタルコンデンサの場合、抵抗Ｒｅｓｒは容量自体に内蔵されているため、部品の追加なしで位相補償が簡単にできることが特徴である。
【００１３】
ところが、タンタルコンデンサが何かの拍子で破壊したとき、そのタンタルコンデンサの両端の端子は短絡状態になることが知られている。出力容量にタンタルコンデンサを使用した状態でタンタルコンデンサが何かの拍子に破壊した場合、出力がＶＳＳと短絡し、出力に多大な電流が流れ、発熱、発火の恐れが生じる。このため近年、破壊したときそのコンデンサの両端の端子がオープン状態になるセラミックコンデンサを出力容量として使用することが多い。
【特許文献１】特開平７‐２７４４９５号公報（第２頁）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、出力容量にセラミックコンデンサを使用した場合はＲｅｓｒが非常に小さいため、タンタルコンデンサでは存在していた周波数ｆ０２での零点が存在しなくなる。すなわち、周波数ｆ０２での位相補償が行なわれないという問題が発生する。このときの制御ループ系の利得と位相特性を図８のボード線図に示す。図７と比較して、ｆ０２がないのでｆ０１の周波数帯で４５度しか位相を戻せないため、位相余裕度４５度を確保できなく、安定動作を確保することが難しい。また外付けで抵抗Ｒｅｓｒを代用すると部品が多くなるためスイッチングレギュレータ全体としてみるとコストアップしてしまう。
【課題を解決するための手段】
【００１５】
上記問題を解決するために、本発明のスイッチングレギュレータにおいて、制御ループ系での安定動作を目的とし、零点をつくることができる位相補償回路を制御ループ系の中のエラーアンプの差動対の間に挿入した。
【発明の効果】
【００１６】
スイッチングレギュレータにおいて、出力容量にセラミックコンデンサを使用した場合においても、零点をつくることができる位相補償回路を制御ループ系の中のエラーアンプの差動対の間に挿入したことで、出力に抵抗を追加することなく制御ループ系での安定動作を確保することができる。
【発明を実施するための最良の形態】
【００１７】
【実施例１】
【００１８】
図２は、本発明の第１の実施例のスイッチングレギュレータのエラーアンプの差動対の回路図である。エラーアンプの差動対１に抵抗３と並列に挿入した、位相補償回路である容量６を備えている。
【００１９】
図３に、本発明の第１の実施例のスイッチングレギュレータの制御ループ系の利得、位相特性を表したボード線図を示す。制御ループ系の利得３０１、位相特性３０２、エラーアンプ単体の利得３０３を表したボード線図である。従来、出力容量Ｃｏｕｔと出力容量Ｃｏｕｔに直列に挿入した抵抗Ｒｅｓｒを用いてつくられていた零点ｆ０２と同じ周波数帯にエラーアンプに内蔵した位相補償回路を用いて零点ｆ０３をつくり、零点ｆ０２と同じ効果により制御ループ系での安定動作を確保する。また零点の特性より、零点ｆ０３から２０ｄＢ／ｄｅｃで利得が増えていくため、高周波領域においてエラーアンプの過渡特性も良くなる。容量６の容量値をＣｅｒｒすると、零点ｆ０３の周波数は式５で表される。
【００２０】
【数５】
2006238640.tif 000007
【００２１】
従来の出力容量Ｃｏｕｔと出力容量Ｃｏｕｔに直列に挿入した抵抗Ｒｅｓｒを用いてつくられていた零点ｆ０２と同じ周波数帯になるよう、容量値Ｃｅｒｒを調整しｆ０３を設定することで、抵抗Ｒｅｓｒがないセラミックコンデンサでも簡単に制御ループ系での安定動作を確保することができる。
【実施例２】
【００２２】
図４は、本発明の第２の実施例のスイッチングレギュレータのエラーアンプの差動対の回路図である。エラーアンプの差動対１に抵抗３と並列に挿入した、位相補償回路である直列に接続した容量６と抵抗７を備えている。
【００２３】
図５に、本発明の第２の実施例のスイッチングレギュレータの制御ループ系の利得、位相特性を表したボード線図を示す。制御ループ系の利得５０１、位相特性５０２、エラーアンプ単体の利得５０３を表したボード線図である。このとき零点ｆ０４の周波数は式６で、極はｆｐ４の周波数は式７で表される。
【００２４】
【数６】
2006238640.tif 000008
【００２５】
【数７】
2006238640.tif 000009
【００２６】
これにより、Ｃｅｒｒ、Ｒｅｒｒを調整し、零点ｆ０２と同じ周波数帯に零点をもたせる実施例１で説明した同様のメカニズムで制御ループ系での安定動作を確保することができる。
【００２７】
さらに、零点ｆ０４よりも高い周波数ｆｐ３に極をもたせ、極ｆｐ３である一定の利得にすることで高周波領域におけるエラーアンプの過渡特性を制御することもできる。
【図面の簡単な説明】
【００２８】
【図１】本発明のスイッチングレギュレータのエラーアンプの差動対の回路図である。
【図２】本発明の第１の実施例のスイッチングレギュレータのエラーアンプの差動対の回路図である。
【図３】本発明の第１の実施例のスイッチングレギュレータの制御ループ系の利得、位相特性、エラーアンプの利得を表したボード線図である。
【図４】本発明の第２の実施例のスイッチングレギュレータのエラーアンプの差動対の回路図である。
【図５】本発明の第２の実施例のスイッチングレギュレータの制御ループ系の利得、位相特性、エラーアンプの利得を表したボード線図である。
【図６】従来のスイッチングレギュレータの回路図である。
【図７】従来のスイッチングレギュレータのＲｅｓｒがあるときの制御ループ系の利得、位相特性を表したボード線図である。
【図８】従来のスイッチングレギュレータのＲｅｓｒがないときの制御ループ系の利得、位相特性を表したボード線図である。
【符号の説明】
【００２９】
１        エラーアンプの差動対
２        位相補償回路
６０１    入力電源
６０２    スイッチ素子
６０３    ＰＷＭ制御回路
６０４    整流素子
６０５    エラーアンプ回路
６０６    基準電圧
【図１】
2006238640.tif 000010
【図２】
2006238640.tif 000011
【図３】
2006238640.tif 000012
【図４】
2006238640.tif 000013
【図５】
2006238640.tif 000014
【図６】
2006238640.tif 000015
【図７】
2006238640.tif 000016
【図８】
2006238640.tif 000017