(57)【要約】【課題】アナログ信号（４０）をデジタル信号に変換するシステムおよび方法を提供する。【解決手段】本技術は、サンプリングされたアナログ信号を受け取り、ＤＡＣ出力値と所望のＡＤＣ入力値との間のセグメント化された関係（６４）の複数のセグメント（６６、７０、７２、７４、７６、および７８）のうちの１つを選択するものである。選択されたセグメントに基づいて、所望のゲインおよびオフセット値がＤＡＣ出力値またはサンプリングされたアナログ信号に適用される。サンプリングされたアナログ信号は、所望のゲインおよびオフセット値に基づいてデジタル信号に変換される。【選択図】図１
2006191588.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号（４０）をデジタル信号に変換する方法であって、
サンプリングされたアナログ信号を受け取る段階と、
ＤＡＣ出力値と所望のＡＤＣ入力値との間のセグメント化された関係の複数のセグメント（６６、７０、７２、７４、７６、および７８）のうちの１つを選択する段階と、
前記選択されたセグメントに基づいて、所望のゲインおよびオフセット値を前記ＤＡＣ出力値または前記サンプリングされたアナログ信号に適用する段階と、
前記所望のゲインおよびオフセット値に基づいて、前記サンプリングされたアナログ信号をデジタル信号に変換する段階とを含む方法。
【請求項２】
サンプリングされたアナログ信号を受け取る前記段階が、サンプリングされた複数のアナログ信号を受け取ることを含む、請求項１記載の方法。
【請求項３】
前記ＤＡＣ出力値と前記所望のＡＤＣ入力値との間のセグメント化された関係の複数のセグメント（６６、７０、７２、７４、７６、および７８）のうちの１つを選択する前記段階が、前記ＤＡＣ出力値と前記所望のＡＤＣ入力値との間に線形−多項式関係（６４）を有する前記複数のセグメント（６６、７０、７２、７４、７６、および７８）のうちの１つを選択することを含む、請求項１記載の方法。
【請求項４】
所望のゲインおよびオフセット値を適用する前記段階が、複数のチャネル（３８）それぞれによって受け取られるサンプリングされたアナログ信号にそれぞれ基づいて、前記ＤＡＣ出力値を共有する前記複数のチャネル（３８）それぞれに所望のゲインおよびオフセット値を独立して適用することを含む、請求項１記載の方法。
【請求項５】
前記サンプリングされたアナログ信号を前記デジタル信号に変換する前記段階が、前記ＤＡＣ出力値から導出される値と前記サンプリングされたアナログ信号値から導出される値とを比較器（５０）に適用することを含む、請求項１記載の方法。
【請求項６】
ＤＡＣ出力値から導出される値を適用する前記段階が、前記ＤＡＣ出力値に所望のゲインを乗じることを含む、請求項５記載の方法。
【請求項７】
前記サンプリングされたアナログ信号値から導出される値を適用する前記段階が、前記サンプリングされたアナログ信号値に前記所望のゲインを乗じることを含む、請求項６記載の方法。
【請求項８】
前記ＤＡＣ出力値から導出される値を適用する前記段階が、前記ＤＡＣ出力値を所望のオフセット値によって修正することを含む、請求項５記載の方法。
【請求項９】
前記サンプリングされたアナログ信号を前記デジタル信号に変換する前記段階が、前記比較器（５０）に適用された前記ＤＡＣ出力値と前記サンプリングされたアナログ信号値との間の所望の関係に基づいて、前記デジタル信号をカウンタ値によって表すことを含む、請求項５記載の方法。
【請求項１０】
アナログ入力信号（４０）を表すデジタル出力信号を提供するように構成されたアナログデジタル変換器であって、
複数のＡＤＣチャネル（３８）を含んでおり、前記複数のＡＤＣチャネル（３８）それぞれが、
前記アナログ入力信号（４０）を事前にコンディショニングする働きが可能なアナログフロントエンドと、
セグメントデータを提供し、かつ前記セグメントデータに基づいてベースランプ（６６）から複数のセグメント（６６、７０、７２、７４、７６、および７８）のうちの１つを作り出す働きが可能なゲイン／オフセットセレクタ（８２）とを含んでおり、前記アナログデジタル変換器がさらに、
前記ベースランプ（６６）および前記セグメントデータに基づいてＤＡＣ出力信号を提供する働きが可能なＤＡＣを含んでおり、前記アナログ入力信号（４０）が、前記デジタル出力信号を提供するために前記ＤＡＣ出力信号の選択されたセグメント内で前記ＤＡＣ出力信号と比較されるアナログデジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、信号処理に関し、より詳細には、画像信号処理を支援するためにアナログドメインとデジタルドメインとの間の画像信号の変形に使用されるシステムおよび方法に関する。
【背景技術】
【０００２】
信号処理は、データ伝送やデータ記憶などを伴う様々な用途に有益なツールである。信号処理の一態様は、特定の用途では、記憶、伝送、実行可能性、信号コンディショニング、ノイズフィルタリングなどを容易にするために、アナログ信号をデジタル等価信号に変換することである。例えば、デジタルＸ線パネルは、スキャンされたＸ線画像を、その後の処理、記憶、および画像再構成のために、デジタル形式に変換することができる。
【０００３】
アナログドメインとデジタルドメインとの間で画像信号の変形をもたらす、様々な信号処理技術が存在する。そのようなアナログデジタル（Ａ／Ｄ）信号変換を実施する一方法は、変換を必要とする入力アナログ信号と比較するためのベースアナログ信号を提供する、単一のデジタルアナログ変換器（ＤＡＣ）を使用する。
【０００４】
そのような方法は、高い確度をもたらすが、単一のＤＡＣを使用するＡ／Ｄ変換に関する１つの欠点は、処理が遅いことである。これは、各入力アナログ信号が専用チャネルによって個々にデジタル等価信号に変換され、かつすべてのチャネルが同一のＤＡＣによって駆動されるからである。したがって、ＤＡＣにデジタルカウントを提供するカウンタは、すべてのチャネルが各入力アナログ信号をデジタル等価信号に変換する前に、最低カウントから最高カウントまで動作しなければならない。
【０００５】
Ａ／Ｄ変換処理の速度を高めるための試みがなされている。速度を高める一方法は、各チャネルが専用ＤＡＣをもつように、ＤＡＣの数を増加させることによる。しかし、そのような方法は、用途によっては費用効果が低いことがある。例えば、Ａ／Ｄ変換処理に単一のＤＡＣを使用するデジタルＸ線パネルは、毎秒３０フレーム（ｆｐｓ：ｆｒａｍｅｓ  ｐｅｒ  ｓｅｃｏｎｄ）の速度をもつが、これは、より高いフレームレートを必要とする用途には適していないことがある。速度は、ＤＡＣの数を増加させることによって改善することができる。しかし、追加回路のコストおよび複雑性の増大により、そのようなデジタルＸ線パネルは、法外に高価で複雑なものとなる。
【特許文献１】米国特許第６７９８８６４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、Ａ／Ｄ変換処理の速度を改善するためのシステムおよび方法が必要である。
【課題を解決するための手段】
【０００７】
本技術の一態様によれば、アナログ信号をデジタル信号に変換するシステムおよび方法が提供される。該技術には、サンプリングされたアナログ信号を受け取る段階と、ＤＡＣ出力値と所望のＡＤＣ入力値との間のセグメント化された関係の複数のセグメントのうちの１つを選択する段階とが含まれる。選択されたセグメントに基づいて、所望のゲインおよびオフセット値がＤＡＣ出力値またはサンプリングされたアナログ信号に適用される。次いで、所望のゲインおよびオフセット値に基づいて、サンプリングされたアナログ信号がデジタル信号に変換される。該システムおよび方法は、デジタルＸ線システムに実装することができる。
【０００８】
本発明の前述および他の特徴、態様、ならびに利点は、以下の詳細な説明を添付図面に即して読めば、より良く理解される。諸図面では、類似の文字は、全図面を通じて類似の部品を表す。
【発明を実施するための最良の形態】
【０００９】
以下のパラグラフでは、信号変換のための技術の様々な態様について詳細に説明する。本技術の様々な態様を、以下では、ほんの一例として諸図を用いて説明する。図１を全体的に参照し、アナログ信号をデジタル信号に変換するための本技術について、全体が数字１０によって示された例示的なデジタルＸ線システムに即して記載する。ただし、該技術が、様々な設定およびシステムに用途を見出すことができ、ここに示すＸ線システムでの該技術の使用が、そのような用途の１つにすぎないことに留意すべきである。
【００１０】
図１のデジタルＸ線システム１０は、検診を受けている被検体１２の身体の一部分のＸ線投影を捕捉する働きをすることが可能である。ただし、当業者には理解されるように、該デジタルＸ線システム１０は、また、鋳物、鍛造物、パイプラインや、部品、小包、および手荷物の検査、他の同様の用途など、材料の非破壊評価（ＮＤＥ：ｎｏｎ−ｄｅｓｔｒｕｃｔｉｖｅ  ｅｖａｌｕａｔｉｏｎ）に使用することもできる。デジタルＸ線システム１０は、被検体１２をスキャンするために使用されるＸ線源１４を含む。Ｘ線源１４は、被検体１２を貫通するＸ線ビームを発生する。通常の医療用途では、Ｘ線ビームは、被検体１２の身体の様々な部分で、臓器、皮膚、病変、筋肉、骨などのテクスチャに基づいて減衰することがある。減衰したＸ線は、図１に示したような、ピクセルアレイを形成する複数のフォトダイオードを含むデジタルＸ線パネル１６によって捕捉される。こうして形成される投影は、１つもしくは複数のデータモジュール１８によって横列ごとまたは縦列ごとに読み取られるが、その際、各ピクセルラインを１つもしくは複数のスキャンモジュール２０によってスキャン可能にすることができる。制御回路２２は、データモジュール１８およびスキャンモジュール２０の動作を制御するために使用される。
【００１１】
図２は、例示的なデジタルＸ線パネル１６の略図である。デジタルＸ線パネル１６は、複数の横列２４を含んでおり、各横列が、ピクセルマトリックスもしくはピクセルアレイを形成するように連続して配置された複数のピクセル２６を画定する複数のフォトダイオードを含む。Ｘ線パネル１６の動作中、受け取られたＸ線照射は、より低いエネルギー形態に変換され、また、各フォトダイオード２６は、初期電荷を有していて、この初期電荷が各フォトダイオード２６のそれぞれの場所のＸ線入射量に対応する量だけ減少する。データモジュール１８は、各フォトダイオード２６から電荷量を読み取る働きをすることが可能である。各横列２４は、スキャンモジュール２０とともにデータモジュール１８によってスキャンされて、その横列２４（もしくは縦列）内のすべてのピクセル２６から電荷量が読み取られる。横列２４に対応するスキャンモジュール２０は、その横列２４内のピクセル２６の読取りを有効にする。ピクセル２６が読取り可能になると、そのピクセル２６に対応するデータモジュール１８が、フォトダイオードを再充電することによって該フォトダイオードもしくはピクセル２６上に蓄積された電荷を読み取る。複数のフォトダイオード２６から電荷値を読み取ったら、データモジュール１８は、さらなる処理のために該電荷値をデジタル等価値に変換する。
【００１２】
次に図３を見ると、図２のデジタルＸ線パネル１６のための例示的なデジタル収集システム２８の略図が示されている。デジタル収集システム２８は、Ｘ線パネル１６内のフォトダイオード２６から電荷（実際にはフォトダイオード２６への再充電）を読み取る回路を含む、アナログ読出しチップ（ＡＲＣ：ａｎａｌｏｇ  ｒｅａｄｏｕｔ  ｃｈｉｐ）３０を含む。ＡＲＣ３０は、フォトダイオード２６からの電荷を処理してデジタル化する。ＡＲＣ３０の詳細な機能については、後で説明する。フォトダイオード２６からの電荷のデジタル化を容易にするために、デジタルアナログ変換器（ＤＡＣ）３２を使用することができる。カウンタによって駆動されると、ＤＡＣ３２は、フォトダイオード２６から読み取られた電荷値を比較するために、ＡＲＣ３０内の回路にＤＡＣ出力信号を提供する。ＤＡＣ出力信号は、線形部分、２次部分、３次部分など、線形部分および多項式部分を定義することができる。ＤＡＣ出力信号については、後でさらに詳細に説明する。
【００１３】
本技術によれば、ピクセル２６の横列２４全体をスキャンする速度、したがってＸ線画像をデジタル化する全体的な速度を改善するために、ＤＡＣ出力信号を複数のセグメントに分割することができる。したがって、電荷値（入力信号）の場所を含むセグメントの場所を、望ましくは探索することができる。セグメントの場所を探索するには、セグメント−ゲイン情報が必要な場合があり、該情報は、プログラミング素子３４によって提供することができる。さらに、動的帯域幅制御やデータ読出しなど、他のプログラマブルオプションを、プログラミング素子３４によって設定することができる。データロガー３６は、ＡＲＣ３０からデジタル化されたデータを収集し、画像処理および有用な画像の再構成のために該データをデジタル回路に送信する。
【００１４】
図４は、本技術の諸態様による、図３に示した例示的なＡＲＣ３０の略図である。ＡＲＣ３０は、複数のチャネル３８を含んでおり、各チャネルが、フォトダイオードもしくはピクセル２６から電荷値を読み取り、かつデジタル等価値を提供する働きをすることが可能である。ＤＡＣ３２は、すべてのチャネル３８に共通であるので、ＤＡＣ３２は、各チャネル３８にＤＡＣ出力信号を提供し、各チャネル３８がそれぞれ電荷値を共通のＤＡＣ出力信号と比較する。図示したように、フォトダイオードもしくはピクセル２６からの電荷値を含む入力信号４０が、チャネル３８に提供される。各チャネルは、積分器（ｉｎｔｅｇｒａｔｏｒ）４２を含んでおり、該積分器が、入力信号４０（電荷値Ｑｉｎ）を積分して等価の電圧値Ｖｉｎｔへと変換し、該電圧値が、ノイズ低減のためにローパスフィルタ４４へと送られる。ローパスフィルタ４４から出力された電圧信号Ｖｌｐｆは、Ｖｌｐｆに所望のゲインを与える２重サンプリング増幅器（ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ  ａｍｐｌｉｆｉｅｒ）４６へと送られる。２重サンプリング増幅器４６の出力Ｖｄｓａは、サンプルホールド（Ｓ／Ｈ：ｓａｍｐｌｅ  ａｎｄ  ｈｏｌｄ）回路４８で、サンプリングかつホールドされる。２重サンプリング増幅器４６は、ローパスフィルタ４４とともに、オフセットおよびフリッカーノイズを低減するための相関２重サンプリング処理を提供する。積分器４２、ローパスフィルタ４４、および２重サンプリング増幅器４６は、合わせてアナログフロントエンドを形成する。したがって、Ｓ／Ｈ回路４８によって、該アナログフロントエンドをチャネル３８の残りの部分から切り離すことができる。これで、Ｓ／Ｈ回路４８を用いて、パイプライン型変換が達成される。
【００１５】
Ｓ／Ｈ回路４８の出力ＶｓｈとＤＡＣ３２によって提供されるＤＡＣ出力信号とを、比較のために入力として比較器５０に送り込むことができる。比較器５０は、ＶｓｈとＤＡＣ３２によって提供されるＤＡＣ出力信号との比較に基づいて、ハイ（ｈｉｇｈ）またはロー（ｌｏｗ）の出力を提供する。チャネル３８は、また、レジスタ５２も含んでおり、カウンタ５４から該レジスタ５２にカウンタ値が提供される。カウンタ５４によって提供されるカウンタ値は、ＤＡＣ出力信号を生成するためにＤＡＣ３２に提供されるデジタルコードに比例する。比較器５０の出力は、Ｓ／Ｈ回路４８の出力とＤＡＣ３２によって提供されるＤＡＣ出力信号とが等しいときにレジスタ５２内のカウンタ値をフリーズさせるように構成することができる。ＤＡＣ３２およびレジスタ５２に提供されるカウンタ値が比例しているので、レジスタ５２内のフリーズされたカウンタ値は、チャネル３８によって読み取られた対応するピクセル２６の入力信号（電荷値）のデジタル化された出力を表す。
【００１６】
状態機械５６を使用して、カウンタ５４とＤＡＣ３２に提供されるカウンタ値とを任意の瞬間に同期させることができる。積分器４２、ローパスフィルタ４４、２重サンプリング増幅器４６、Ｓ／Ｈ回路４８、比較器５０、およびレジスタ５２が、単一のフォトダイオードもしくはピクセル２６を読み取る単一のチャネル３８を構成することがわかる。一実施形態では、異なる３２個のチャネル３８が単一のＡＲＣ３０に配線で接続される。ＤＡＣ３２は、システム全体に共通である。しかし、カウンタ５４および状態機械５６は、３２個のチャネル３８すべてに共通の、ＡＲＣ３０内の別個のコンポーネントである。図２に関して前述した各データモジュール１８は、８個のアナログ読出しチップ３０と、単一のデジタルアナログ読出しチップとを含むことができる。したがって、各データモジュール１８は、２５６ピクセルを同時に読み取ってデジタル化することができる。ゆえに、１０２４個のピクセル２６の横列を同時に読み取らなければならない場合、４個（＝１０２４／２５６）のデータモジュール１８を使用することができる。ＡＲＣ３０の詳細な動作については、後で説明する。
【００１７】
次に図５を参照すると、ＤＡＣ出力信号が従う軌道のグラフ図５８が示されている。図５８は、ｘ軸６２のランプカウンタ値に対してｙ軸６０にプロットされた、カウントで表された出力信号値を示す。ランプカウンタ値６２は、線形−多項式ランプ６４に従うＤＡＣ出力信号を生成するためにＤＡＣ３２に送り込まれるデジタルコード値に比例する。したがって、ＤＡＣ出力信号は、ステップまたはカウントが増加する。ＤＡＣ出力信号によって定義される線形−多項式ランプ６４は、線形部分６６から始まって、所望のランプカウンタ値Ｃに達する。ランプカウンタ値Ｃを超えると、ランプは、有利には、スキャンされたＸ線画像のデジタル出力の信号対ノイズ比を改善するために多項式部分６８を定義することができる。
【００１８】
量子ノイズは、Ｘ線画像に固有のノイズである。Ｘ線ビームによって生じる量子ノイズの量は、検出器１６に入射するＸ線の数の平方根に等しい。したがって、システムは、高いＸ線フラックスでは、量子ノイズが多くなり、電子ノイズが比較的少なくなる傾向にある。有利には、情報の損失なしに、量子化ステップを量子ノイズに比例させることができる。言い換えれば、信号が小さいときには小さいステップを使用することができ、信号が大きいときにはステップサイズを増大させることができる。
【００１９】
特定の一実施形態では、線形−多項式ランプ６４は、線形部分６６とそれに続く２次部分６８とを定義することができ、したがって線形−２次ランプと呼ぶことができる。さらに、多項式部分６８は、３次曲線、または有利に使用できる他の多項式曲線を定義することができる。入力値と出力（カウント）値との間の特定の関係は、他の用途では、他のプロファイルおよび関係に従うことができる。さらに、関係のセグメンテーションは、後述するように、本明細書に記載したよりも多数または少数のセグメントをもたらすことができ、また、やはり後述するように、通常、セグメントごとに異なるオフセットおよびゲイン（傾き）をもたらすことになる。
【００２０】
図４に戻って参照すると、Ｓ／Ｈ回路４８の出力は、比較器５０に提供される。ＤＡＣ出力信号の値（初めはゼロ）がＶｓｈに対して照合される。その瞬間のＤＡＣ出力信号がＳ／Ｈ回路４８の出力に等しくない場合、ＤＡＣ３２およびレジスタ５２にカウントを提供するランプカウンタ値は、次のカウント値へと増加される。ランプカウンタとデジタルコードとの間の線形−多項式関係（線形−２次、線形−３次など）は、用途に基づいて適切に実装することができる。例えば、線形部分では、ランプカウンタとＤＡＣへのデジタルコードとを等しくすることができる。特定のランプカウンタ値、例えば、図５のＣを超えたら、関係を多項式にすることができる。図５のランプカウンタおよび図４のカウンタ５４は、直線的にインクリメントする。しかし、ＤＡＣ３２に提供されるデジタルコードと得られるアナログ信号とは、線形−多項式になる。ＤＡＣ出力信号がＶｓｈに等しくなるときには、比較器５０は、レジスタ５２内にあるカウンタ値をフリーズさせる信号を提供する。したがって、レジスタ５２は、各チャネルからの入力信号（すなわち、Ｘ線システム実装環境における図２のフォトダイオードもしくはピクセル２６の電荷値）に対応するデジタル値を含む。ＤＡＣデジタルコードとランプカウンタ値との間の関係を適用することによって、カウンタ値と等価のＤＡＣデジタルコードから、フォトダイオード２６上に蓄積された電荷値が得られる。
【００２１】
Ｓ／Ｈ回路４８の可能な最大出力値が、より多くの総カウント数によって除される場合（すなわち、より密な比較の場合）、入力信号に対応するデジタル出力の分解能が増大することが、当業者には理解されよう。例えば、Ｓ／Ｈ回路４８の出力が到達する最大値が５ボルトで、ＤＡＣ３２に提供できる総カウント数が１０２４である場合、ランプカウンタ値のステップサイズは、５／１０２４になる。しかし、ＤＡＣ３２に提供できる総カウント数が２０４８である場合、ランプカウンタ値のステップサイズは、５／２０４８となり、これは、より小さいので、より高い分解能を提供する。また、Ｓ／Ｈ回路４８においてより高いレンジ（例えば、５ボルト）で信号をデジタル化するには、約２０４８ステップをＤＡＣ３２に提供しなければならないこともある。さらに、デジタル化すべき信号がより大きい場合（例えば、１０ボルト）、所望の分解能をもたらすには、より多くのステップ数（ランプカウンタ値）が必要なこともある。
【００２２】
前述のＸ線システム実装環境では、異なる３２個のチャネル３８に、各チャネル３８で比較に使用される同一のＤＡＣ出力信号が提供されるので、これらの異なるチャネル３８が比較すべき異なる電荷値をもち得ることを考えると、ＤＡＣ３２が最小カウントから最大カウントまですべてのカウントに提供されることがある。したがって、全画像をデジタル化するのに必要な時間量は、ＤＡＣ３２が最小カウントから最大カウントまで進むのに要する時間によって制限される。したがって、このことが、デジタルＸ線パネルをスキャンするフレームレートを制限する可能性がある。しかし、線形−多項式ランプ６４を用いると、５ボルトのレンジを動的にカバーするのに必要なステップが２０４８よりもはるかに少なくなり得ることが理解されよう。
【００２３】
グラフ図５８は、さらに、より速い信号変換速度を達成するセグメンテーション処理を示す。セグメンテーションは、概ね線形の部分６６を使用し、それを変形して多項式部分６８の部分を作成することによって達成することができる。言い換えれば、ＤＡＣ３２に提供されるカウンタ値は、ランプカウンタ値Ｃまで線形ランプに従い、以下、これをベースランプ６６と呼ぶ。ベースランプ６６は、ランプ６４全体に共通である。曲線６４の残りの部分は、ベースランプ６６にゲインおよびオフセット値を適用することによって、チャネルごとにＡＲＣ３０内で作成することができる。
【００２４】
さらに、入力信号４０をデジタル化する間、ＡＲＣ３０は、Ｖｓｈをランプカウント値Ｃ、２Ｃ、３Ｃ、４Ｃ、および５Ｃに対して粗く比較することができる。所与のチャネルで上記ランプカウント値のいずれかの適用を受けて比較器５０が作動する（すなわち、出力状態を変化させる）場合、そのような作動は、Ｖｓｈがそのランプカウント値を終了させるセグメント内にあることを示している。例えば、２Ｃで比較器５０が作動せず、３Ｃで比較器５０が作動して、Ｖｓｈが３Ｃ未満であることを示す場合、粗（ｃｏａｒｓｅ）Ａ／Ｄ変換は、Ｓ／Ｈ回路４８の出力がカウント２Ｃと３Ｃとの間またはセグメント７２内にあるものと登録する。この特定のチャネル３８によって受け取られたベースランプ６４は、ゲインおよびオフセット値を適用してセグメント７２を再作成することによって操作される。あるセグメントがＳ／Ｈ回路４８の出力のデジタル等価値を有すると確認されたら、線形−多項式ランプ６４に関して前述したのに類似の密（ｆｉｎｅ）Ａ／Ｄ変換を実施することができる。例えば、２Ｃと３Ｃとの間のカウントがＳ／Ｈ回路４８の出力に対して比較され、その結果、カウントが、セグメント７２によって定義される軌道に従う。そのような自動レンジ調節処理が、Ａ／Ｄ変換の速度を高める。トレースすべきいずれのセグメントも、ベースランプ６６を使用し、オフセットを加え、かつゲイン値を乗じることによって作成できることがわかる。これを実施して、対応するセグメント内で、所望の初期値および傾きを有する所望の線形部分を達成することができる。したがって、セグメントｉを一般に次の等式によって記述することができ：
Ｖ（ｉ）＝Ｖオフセット（ｉ）＋Ｇａｉｎ（ｉ）＊Ｖベース
式中、Ｖ（ｉ）は、セグメントｉ内で比較するための所望の出力電圧であり；
Ｖベースは、線形部分６６のベース電圧であり；
Ｇａｉｎ（ｉ）は、ゲイン値であり、Ｖベースをセグメントｉ内の所望の傾きに変形するためにベース電圧Ｖベースに乗じられ；
Ｖオフセット（ｉ）は、セグメントｉに達するためにＧａｉｎ（ｉ）＊Ｖベースに加えられる所望のオフセット電圧である。
【００２５】
ベースランプは、前述の例では、線形−多項式ランプ６４の概ね線形の部分６６であるが、いずれのセグメントにも入り得ることが、当業者には理解されよう。言い換えれば、概ね線形の部分６６が線形−多項式ランプ６４の中央にある場合、ベースランプの左側のセグメントｉに対応するオフセット電圧Ｖオフセット（ｉ）は、負になる。
【００２６】
次に図６を参照すると、図３のＡＲＣ３０の例示的な一実施形態の略図が示されている。検出器１６からの電荷値Ｑｉｎ４０は、積分器４２によって電圧に変換される。積分器４２の出力は、ローパスフィルタ４４へと送られ、２重サンプリング増幅器４６によって増幅される。適切なセグメントを決定するために、ブロック８０によって粗Ａ／Ｄ変換が実施される。ブロック８０によって処理された後、出力は、セグメント情報のデジタル等価値を含む。このセグメント情報は、セグメントを示す１つもしくは複数のビットを含むことができる。これらのビットは、また、電荷値Ｑｉｎ４０のデジタル出力の指数を形成する。セグメント情報に基づいて、適切なゲインＧａｉｎ（ｉ）およびオフセット値Ｖオフセット（ｉ）をゲイン／オフセットセレクタ８２によって選択することができる。ゲインおよびオフセット値が選択されたら、積分器４２にゲインＧｉｎｔ、２重サンプリング増幅器４６にゲインＧｄｓａ、Ｓ／Ｈ回路４８にゲインＧｓ、密Ａ／Ｄ変換ブロック８４にゲインＧｐなど、適切なゲイン値が提供される。したがって、ゲイン／オフセットセレクタ８２は、ゲインＧｉｎｔ、Ｇｄｓａ、Ｇｓ、Ｇｐ、およびＶオフセット（ｉ）を適用してｉ番目のセグメントを作成することによって、ＤＡＣ３２からベースランプ６６を操作する。オフセット電圧Ｖオフセットは、オフセットマルチプレクサ８６によって生成される。したがって、チャネル３８の信号ゲインを、Ｇチャネル＝Ｇｉｎｔ＊Ｇｄｓａ＊Ｇｓによって定義することができる。次いで、転置された（ｔｒａｎｓｐｏｓｅｄ）信号は、Ｓ／Ｈ回路４８によってサンプリングかつホールドされてから、密Ａ／Ｄ変換ブロック８４によってデジタル化されて、仮数（ｍａｎｔｉｓｓａ）を提供する。粗ＡＤＣおよび密ＡＤＣについてのセグメントオフセットならびにリファレンスは、ＤＡＣの時分割多重化およびＳ／Ｈ回路４８内の電荷値Ｑｉｎ４０のパイプライン化によって生成される。
【００２７】
密Ａ／Ｄ変換ブロック８４の出力は、デジタル値の仮数を含む。ゆえに、電荷値Ｑｉｎ４０に対応するデジタル化された信号は、ブロック８０からのセグメント情報と、密Ａ／Ｄ変換ブロック８４の出力とを含む。
【００２８】
図７は、図６に示したＡＲＣ３０のアーキテクチャの詳細な図である。検出器１６からの電荷値Ｑｉｎ４０は、増幅器９０のフィードバックループ内に積分コンデンサ８８を含む、積分器４２へと送られる。積分器４２は、電荷値Ｑｉｎ４０を一時的に記憶するのに加えて、電荷値Ｑｉｎ４０を電圧等価値に変換する働きをすることができる。コンデンサ８８に蓄積された電荷を除去するために、新しい電荷値Ｑｉｎ４０を読み取る前に、低ノイズ積分器４２が毎回リセットされることがわかる。この電圧は、可調整抵抗器Ｒ９２と、可調整コンデンサＣｂ９４およびＣｄｓ９６とを含む、ローパスフィルタ４４へと送られる。抵抗器Ｒ９２とコンデンサＣｂ９４およびＣｄｓ９６とが調整可能であるので、ローパスフィルタ４２を使用して、より速い整定時間およびよりノイズの少ない有効帯域幅が得られるように、Ａ／Ｄ変換の間にチャネル３８のローパスフィルタ帯域幅を動的に変更することができる。
【００２９】
増幅器１００のフィードバックループ内に積分コンデンサ９８を含む、２重サンプリング増幅器４６は、ローパスフィルタ４４の出力を増幅する。リセット−オフセットペデスタルならびに積分器４２のｋＴＣおよびリセットノイズを除去するために、２重サンプリング増幅器４６を、相関２重サンプリング増幅器にすることができる。
【００３０】
２重サンプリング増幅器４６の出力は、比較器５０の入力のところで、Ｓ／Ｈ回路４８内のコンデンサＣｓｈ１０２でサンプリングかつホールドされる。デジタル化は、線形−多項式ランプ６４がサンプルホールドコンデンサＣｓｈ１０２でホールドされた値を超えるときに、レジスタ５２に提供されるカウンタ値の並列ロードを無効にすることによって達成される。得られる変換は、８個のシリアル出力（シリアル出力ごとに４チャネル）のうちの１つを介して同時に送信され、それによって、異なる３２個のチャネル３８すべてから同時にデジタルデータを送信可能になる。パイプライン型変換は、Ｓ／Ｈ回路４８によって容易になる。積分、変換、および送信は、読取りサイクルを含む連続同期サイクルでパイプライン伝送される。複数の積分コンデンサ８６のバンクを設けることによって、システムのダイナミックレンジをさらに拡張することができる。
【００３１】
密ＡＤＣの間に電荷値Ｑｉｎ４０が線形−多項式ランプ６４と比較されるので、線形−多項式ランプ６４または電荷値Ｑｉｎ４０のいずれかを操作することができる。あるいは、線形−多項式ランプ６４および電荷値Ｑｉｎ４０の両方を操作することもできる。電荷値Ｑｉｎ４０を含むセグメントを作成するように線形−多項式ランプ６４が操作される場合、Ｇｐだけを変更し、オフセットＶオフセット（ｉ）を適用して、等式Ｖ（ｉ）＝Ｖオフセット（ｉ）＋Ｇａｉｎ（ｉ）＊Ｖベースを実装することによって、線形−多項式ランプ６４のゲインを変更することができる。
【００３２】
線形−多項式ランプ６４は、比較器５０の前に、コンデンサＣｄａｃ１０４の代わりにコンデンサＣ１、Ｃ２、およびＣ３（図示せず）を有するスイッチ選択可能コンデンサバンクを代替使用することによって作り出すことができる。ゲイン／オフセットセレクタ８２がゲイン値Ｇａｉｎ（ｉ）およびオフセット値Ｖオフセットを選択したら、オフセットマルチプレクサ８６によって提供されるオフセット値Ｖオフセットを、コンデンサＣｏｓ１０６を通じて適用することができる。しかし、セグメントを作成するために線形−多項式ランプ６４のゲインＧｐだけを変更すると、Ｃｄａｃ１０４が、ゲインすべてを実装するにはきわめて大きくなることがある。有利には、線形−多項式ランプ６４のゲインＧｐを変更するために、ゲイン分解（ｇａｉｎ  ｄｅｃｏｍｐｏｓｉｔｉｏｎ）を実装することができる。ランプに基づいた密Ａ／Ｄ変換は、コンデンサＣ１〜Ｃ３の電荷を比較する。コンデンサＣ１は、ゲイン分解実装環境ではＣｄａｃ１０４と同一にすることができ、ベースランプ６６の増幅されたバージョンを提供する。コンデンサＣ２は、Ｃｓｈ１０２と同一にすることができ、サンプリングかつホールドされた、２重サンプリング増幅器４６からの信号を含む。オフセットＶオフセットは、Ｃ３を使用して適用され、このＣ３を、Ｃｏｓ１０６と同一にすることができる。ノード１０８の電圧ＶＸは、次式によって与えられ：
Ｖｘ＝（Ｇ＊Ｖランプ＊Ｃ１＋Ｖオフセット＊Ｃ３−Ｖ信号＊Ｃ２）／（Ｃ１＋Ｃ２＋Ｃ３）
したがって、
Ｖｘ＝（Ｇ／（Ｃ１＋Ｃ２＋Ｃ３））＊［Ｖランプ＊Ｃ１＋（Ｖオフセット＊Ｃ３）／Ｇ−（Ｖ信号＊Ｃ２）／Ｇ］
となる。
【００３３】
ノード１０８の電圧ＶＸが正から負に、またはその逆に転じるときには、Ｃ１（＝Ｃｄａｃ）の電荷がＣ２（＝Ｃｓｈ）およびＣ３（＝Ｃｏｓ）からの電荷を上回るので、比較器５０がトリップする（すなわち、作動される）。この等式は、積分器４２のゲイン（Ａｉｎｔ＝１／Ｇｉｎｔ）、２重サンプリング増幅器４６のゲイン（Ａｄｓａ＝１／Ｇｄｓａ）、Ｓ／Ｈ回路４８のゲイン（Ａｓ＝１／Ｇｓ）、およびゲインＧｐに分配した単一チャネルゲインＧチャネルの分解として、次式のように書き直すことができ：
Ｖｘ＝（Ａｉｎｔ＋Ａｄｓａ＋Ａｓ）／（Ｃ１＋Ｃ２＋Ｃ３））＊［Ｇｐ＊Ｖランプ＊Ｃ１＋（Ｖオフセット＊Ｃ３）／（Ａｉｎｔ＋Ａｄｓａ＋Ａｓ）−（Ｖ信号＊Ｃ２）／（Ａｉｎｔ＋Ａｄｓａ＋Ａｓ）］
ここで、Ａｉｎｔ、Ａｄｓａ、Ａｓは、それぞれ、積分器４２、２重サンプリング増幅器４４、およびサンプリングコンデンサ比Ｃｓｈ１０２のゲインを低減するために適用される減衰係数（ａｔｔｅｎｕａｔｉｏｎ  ｆａｃｔｏｒ）である。したがって、実際のチャネルゲインは、元のＧチャネル＝Ｇｉｎｔ＊Ｇｄｓａ＊Ｇｓから、
Ｇチャネル＝（Ｇｉｎｔ／Ａｉｎｔ）＊（Ｇｄｓａ／Ａｄｓａ）＊（Ｇｓ／Ａｓ）
へと変わる。
【００３４】
ゲイン値Ｇｉｎｔ、Ｇｄｓａ、Ｇｓ、およびＧｐは、スイッチ選択可能コンデンサバンクＣｉｎｔ８８、Ｃｄｓａ９６、Ｃｓ１０２、およびＣｄａｃ１０４として実装することができる。オフセットは、ノード１０８または１１０のところでコンデンサＣｏｓ１０６を通じてＶオフセットを適用することによって実装することができる。ノード１１０を選ぶことによって、２重サンプリング増幅器４６のゲインを実装する単一コンデンサバンクが、信号およびオフセットの両方を最適に操作する。したがって、チャネルのゲインは、信号に応じて変化して、最適な信号対ノイズ性能をもたらす。
【００３５】
一実施形態では、検出器１６は、該検出器１６から電荷値Ｑｉｎ４０を放出するためのスイッチとして、アモルファスシリコン電界効果トランジスタ（ＦＥＴ）を使用することができる。アモルファスシリコンＦＥＴは、検出器１６を過渡電流に曝すことがあり、それが不適切な自動レンジ調節をもたらすことがある。ゆえに、このアーキテクチャでは、不適切な自動レンジ調節を克服するために、Ｇｉｎｔが定数として設定される。Ｇｉｎｔの値は、用途に固有のものにすることができる。これにより、一般性を失うことなく、全ゲインを、Ｇ＝Ａｄｓａ＊Ａｓ＊Ａｐと見なすことができる。言い換えれば、全ゲインＧが、Ａｄｓａ、Ａｓ、およびＡｐに動的に分配される。２重サンプリング増幅器４６がバックエンドステージでノイズ特性に対して最大の影響を有するので、ノイズ特性を最適化するために、Ａｄｓａを最小限に抑える（すなわち、Ｇｄｓａを最大にする）ことができ、また、Ａｓを最小限に抑える（すなわち、Ｇｓを最大にする）ことができる。Ａｄｓａが小さい場合、Ｇｐを最小限に抑えることができる。ＡｄｓａおよびＡｓの両方が最小である場合、Ｇｐが最大となる。
【００３６】
例えば、例示的な用途では、Ｇｄｓａを、１、２、または４に、Ｇｓを、１、２、または４に、Ｇｐを、１または２に設定することができる。これらの条件を所与とすれば、全ＤＡＣゲインＧ＝４を達成するには、Ｇｄｓａを次の方法に従って設定することができる：すなわち、Ａｄｓａを１に設定でき、すなわち、Ｇｄｓａ＝４となり、これは、２重サンプリング増幅器４６の最大ゲインである。ゆえに、
Ａｓ＊Ｇｐ＝Ｇ／Ａｄｓａ＝４／１＝４
となり、これが、ＡｓおよびＧｐに分配される。Ｇｓの最大ゲインが４であるので、本発明者らは、Ａｄｓａ＝２、すなわち、Ｇｓ＝２に設定した。さらに、
Ｇｐ＝Ｇ／（Ａｄｓａ＊Ａｓ）＝４／１＊２＝２
であるので、全ＤＡＣゲイン４についての最終的なゲイン分配は、Ａｄｓａ＝１、Ａｓ＝２、Ｇｐ＝２である。あるいは、Ａｄｓａ＝２、Ａｓ＝２、Ｇｐ＝１であり、または、Ａｄｓａ＝４、Ａｓ＝１、Ｇｐ＝１である。しかし、このような代替形態は、信号ゲインが最大ではないので、より良好な信号対ノイズ比を達成しない可能性がある。ゆえに、各セグメントは、それに関係したゲイン（Ｇｄｓａ、Ｇｓ、Ｇｐ）およびオフセットＶオフセットのプロパティを有する。これらのプロパティをエンコードして、ＡＲＣ３０内のレジスタファイルに格納することができる。
【００３７】
従うことのできる自動レンジ調節アルゴリズムは、次の通りである：
Ｖｏｓ０≦Ｖｄｓａ＜Ｖｏｓ１の場合、Ｖｏｓ＝０、Ｇ＝１；
Ｖｏｓ１≦Ｖｄｓａ＜Ｖｏｓ２の場合、Ｖｏｓ＝Ｖｏｓ１、Ｇ＝Ｇ１；
Ｖｏｓ２≦Ｖｄｓａ＜Ｖｏｓ３の場合、Ｖｏｓ＝Ｖｏｓ２、Ｇ＝Ｇ２；
Ｖｏｓ３≦Ｖｄｓａ＜Ｖｏｓ４の場合、Ｖｏｓ＝Ｖｏｓ３、Ｇ＝Ｇ３；
ＶｏｓＮ−１≦Ｖｄｓａ＜ＶｏｓＮの場合、Ｖｏｓ＝ＶｏｓＮ−１、Ｇ＝ＧＮ；。
【００３８】
ＳＮＲを最大にする代替アルゴリズムは、次の通りである：
Ｖｏｓ０≦Ｖｄｓａ＜Ｖｏｓ１の場合、Ｖｏｓ＝０、Ｇチャネル＝Ｇｍａｘ；
Ｖｏｓ１≦Ｖｄｓａ＜Ｖｏｓ２の場合、Ｖｏｓ＝Ｖｏｓ１（Ｇｍａｘ／Ｇ１）、Ｇチャネル＝Ｇｍａｘ／Ｇ１；
Ｖｏｓ２≦Ｖｄｓａ＜Ｖｏｓ３の場合、Ｖｏｓ＝Ｖｏｓ２（Ｇｍａｘ／Ｇ２）、Ｇチャネル＝Ｇｍａｘ／Ｇ２；
Ｖｏｓ３≦Ｖｄｓａ＜Ｖｏｓ４の場合、Ｖｏｓ＝Ｖｏｓ３（Ｇｍａｘ／Ｇ３）、Ｇチャネル＝Ｇｍａｘ／Ｇ３；
ＶｏｓＮ−１≦Ｖｄｓａ＜ＶｏｓＮの場合、Ｖｏｓ＝ＶｏｓＮ−１、Ｇチャネル＝１；
ここで、
【００３９】
【数１】
2006191588.tif 000003
【００４０】
である。電力供給全体にわたるには、元のベースランプ６６にＧｍａｘを乗じる。２重サンプリング増幅器４６の出力のところにある比較器５０がセグメントを決定した後で、チャネルゲインが選択されることがわかる。
【００４１】
ゲインの分配は、図７に示したアーキテクチャ内に実装することができる。ＤＡＣ３２は、密Ａ／Ｄ変換の間、２重サンプリング増幅器４６およびサンプリングコンデンサ比に分配される。粗ＡＤＣは、信号レンジを決定するために２重サンプリング増幅器４６の出力を量子化し、次いで、ゲイン／オフセットセレクタ８２が、２重サンプリング増幅器４６の入力へと適切なオフセットＶオフセットを適用し、２重サンプリング増幅器４６を含めた次のステージへとゲインを適用する。
【００４２】
図８を全体的に参照すると、デジタル収集システムで使用される例示的なメモリスタック１１２の略図が示されている。メモリスタック１１２は、複数のレジスタ１１４に格納された情報を含んでおり、各レジスタが、Ｇｉｎｔ、Ｇｄｓａ、Ｇｓ、Ｖオフセットなど、様々なゲインおよびオフセット値のためのビット割当てを有する。図示したように、レジスタ１１４では、Ｍ１ビットをＧｉｎｔに、Ｍ２ビットをＧｄｓａに、Ｍ３ビットをＧｓに、Ｍ４ビットをＶオフセットに割り当てることができる。粗Ａ／Ｄ変換の間にセグメントが決定される。セグメントが決定されたら、ゲイン／オフセットセレクタ８２は、メモリスタック１１２から前述の様々なゲインおよびオフセット値を選択する。ゆえに、メモリスタック１１２は、所与のセグメントで使用される様々なゲイン／オフセットの組合せを格納するルックアップテーブルの役割を果たす。メモリスタック１１２では、レジスタをＮ個にすることができ、したがってメモリスタック１１２のサイズをＮ＊（Ｍ１＋Ｍ２＋Ｍ３＋Ｍ４）ビットに等しくできることがわかる。本技術のこのような実装を使用して、同一の基本システムおよびハードウェアを、広範な用途、システム、変換、および入力信号と出力信号（カウント値）との間の関係に適合したものにすることができる。
【００４３】
セグメントが確認されたら、いくつかのＤＡＣ（セグメント数に等しい）を使用して、各チャネルに密Ａ／Ｄ変換を提供できることがわかる。例えば、ＤＡＣ出力信号が６個のセグメントに分割される場合、各ＤＡＣが単一のセグメント専用になるように、６個のＤＡＣを３２個のチャネルすべてに共通に設けることができる。さらに、そのような場合、各セグメントのゲインおよびオフセット値を該セグメントについて予め定義することができ、システムは、密Ａ／Ｄ変換を実施する間に、該ゲインおよびオフセット値を自動的に適用することになる。
【００４４】
図９を全体的に参照すると、ＤＡＣ出力信号が従う、セグメント化された線形−多項式軌道のグラフ図１１６が示されている。図示したように、ＤＡＣ出力信号は、Ｃカウントごとに、線形−多項式軌道６４に合致する線形セグメントになる。ベースランプ６６を所望のセグメントに変形する間に最適でないゲイン値が提供されると、デッドバンドをまねくことがある。同様に、オフセット値の非理想的実装のばらつきも、デッドバンドをまねくことがある。そのような結果は、電荷値Ｑｉｎ４０のデジタル出力の誤りを引き起こす虞がある。しかし、コンデンサのミスマッチ、オフセットの誤り、および他のチップ処理の欠陥に起因したデッドゾーンを回避するために、セグメント間に十分なオーバーラップ１１８を与えることができる。
【００４５】
図１０は、デジタル信号変換処理１２０を示すフローチャートである。処理１２０に示したように、粗Ａ／Ｄ変換がＡＲＣ３０によって実施される（ブロック１２２）。この粗Ａ／Ｄ変換を使用して、セグメント情報を決定することができる（ブロック１２４）。該セグメント情報は、入力信号（例えば、電荷値Ｑｉｎ）４０のデジタル等価値が位置するセグメントを含む。セグメントが決定されたら、デジタル信号変換処理１２０は、次に密Ａ／Ｄ変換を実施して、入力信号（例えば、電荷値Ｑｉｎ）４０のデジタル等価値を決定する（ブロック１２６）。
【００４６】
本技術の教示は、複数のアナログ値のＡ／Ｄ変換が単一のＤＡＣによって実施されるシステムに実装することができる。そのようなシステムには、デジタルＸ線システム、デジタルカメラ、ならびに画像化分野以外の他の用途を含めることができる。本技術の教示は、より高速の信号変換を可能にする。さらに、本技術の利点には、より低い電力消費量でより速い変換速度をもつダイナミックレンジの増大、変換前の適切な信号コンディショニング、最適化されたノイズ特性、および厳密な電荷量を提供する外部刺激に依存せずにシステムを検証する自己診断機能が含まれる。スキャンの間に帯域幅を動的に変化させると、より速い整定時間およびよりノイズの少ない有効帯域幅が得られるようになる。
【００４７】
本発明について、限られた数の実施形態だけに関して詳細に説明したが、本発明がそのような開示された諸実施形態だけに制限されないことが容易に理解されるはずである。もっと正確に言えば、本明細書では記載していないが、本発明の精神および範囲に等しい、任意の数の変形、変更、置換え、または同等の配置を包含するように本発明を修正することができる。さらに、本発明の様々な実施形態を記載したが、本発明の諸態様に、記載した諸実施形態の一部だけを含めることができることを理解すべきである。したがって、本発明は、前述の説明だけに制限されるものと見なすべきではなく、冒頭の特許請求の範囲によってのみ制限される。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
【図面の簡単な説明】
【００４８】
【図１】本技術の諸態様に従って信号変換が実装される、例示的なデジタルＸ線システムの略図である。
【図２】本技術の諸態様に従ってデジタル信号に変換されるアナログ信号を生成する、図１のようなシステムで使用できるタイプの例示的なデジタルＸ線パネルの略図である。
【図３】図２に示したデジタルＸ線パネルのための例示的なデジタル収集システムの略図である。
【図４】本技術の諸態様による、図３に示した例示的なシステムの略図である。
【図５】本技術の諸態様によるセグメンテーション処理を示す、ＤＡＣ出力信号が従う軌道のグラフ図である。
【図６】本技術の諸態様による、図３に示したシステムの例示的な一実施形態の略図である。
【図７】図６に示したシステムのアーキテクチャの詳細な図である。
【図８】本技術の諸態様によるデジタル収集システムで使用される例示的なメモリスタックの略図である。
【図９】本技術の諸態様による、ＤＡＣ出力信号が従うセグメント化された線形−多項式軌道のグラフ図である。
【図１０】本発明の例示的な一実施形態による例示的なデジタル信号変換処理を示すフローチャートである。
【符号の説明】
【００４９】
１０  デジタルＸ線システム
１２  被検体
１４  Ｘ線源
１６  デジタルＸ線パネル
１８  データモジュール
２０  スキャンモジュール
２６  ピクセル、フォトダイオード
２８  デジタル収集システム
３０  アナログ読出しチップ
３２  デジタルアナログ変換器
３８  チャネル
４０  アナログ入力信号
４４  ローパスフィルタ
４８  サンプルホールド回路
５０  比較器
１１２  メモリスタック
１１４  レジスタ
【図１】
2006191588.tif 000004
【図２】
2006191588.tif 000005
【図３】
2006191588.tif 000006
【図４】
2006191588.tif 000007
【図５】
2006191588.tif 000008
【図６】
2006191588.tif 000009
【図７】
2006191588.tif 000010
【図８】
2006191588.tif 000011
【図９】
2006191588.tif 000012
【図１０】
2006191588.tif 000013