(57)【要約】【課題】  ＨＢＴ（Hetero-junction Bipolar Transistor）の特性を向上させる。【解決手段】  ＨＢＴ（Ｑ）は、化合物からなる基板の主面上に順に形成されたコレクタ層、ベース層、エミッタ層およびそれぞれに電気的に接続されたコレクタ電極９ａ、ベース電極８、エミッタ電極７を有し、さらにエミッタ電極７とエミッタ層との間に形成されたエミッタコンタクト層６を有する。その基板の主面に平行な平面において、エミッタコンタクト層６およびエミッタ電極７の平面形状は、ベース電極８を囲う略環状形状を有し、エミッタコンタクト層６の最小寸法Ｌｅは、１．２μｍ以上である。【選択図】  図１
2006147911.tif 000002
【特許請求の範囲】
【請求項１】
化合物からなる基板と、
前記基板の主面上に形成されたコレクタ層と、
前記コレクタ層上に形成されたベース層と、
前記ベース層上に形成されたエミッタ層と、
前記コレクタ層と電気的に接続されたコレクタ電極と、
前記ベース層と電気的に接続されたベース電極と、
前記エミッタ層上に形成され、前記エミッタ層と電気的に接続されたエミッタコンタクト層と、
前記エミッタコンタクト層と電気的に接続されたエミッタ電極と、
を有するバイポーラトランジスタを含む半導体装置であって、
前記基板の主面に平行な平面において、前記ベース層の平面形状は、略円形形状を有し、
前記基板の主面に平行な平面において、前記エミッタ層、エミッタコンタクト層およびエミッタ電極の平面形状は、前記ベース電極を囲う略環状形状を有し、
前記基板の主面に平行な方向において、前記エミッタコンタクト層の最小寸法は、１．２μｍ以上であることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記基板の主面に平行な平面において、前記ベース層およびエミッタコンタクト層の外周は、円弧部と弦部および前記弦部に接続した突起部からなる平面形状を有することを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記基板の主面に平行な平面において、前記ベース層、エミッタ層、エミッタコンタクト層およびエミッタ電極の外周は、円弧部と弦部からなる平面形状を有し、
前記弦部において前記エミッタコンタクト層は、最小寸法となることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記半導体装置はさらに、
前記エミッタ電極およびベース電極上に形成された層間絶縁膜と、
前記層間絶縁膜内に形成されたエミッタ用コンタクトホールおよびベース用コンタクトホールと、
前記エミッタ用コンタクトホールおよびベース用コンタクトホールを介し、それぞれ前記エミッタ電極およびベース電極と電気的に接続されたエミッタ引き出し配線およびベース引き出し配線と、を有し、
前記エミッタ用コンタクトホールは、前記ベース用コンタクトホールの周辺に形成され、
前記エミッタ用コンタクトホールは、前記エミッタ電極の円弧部に沿って形成されていることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記ベース引き出し配線は、前記エミッタ電極の弦部直上を通過するように延在することを特徴とする半導体装置。
【請求項６】
請求項４記載の半導体装置において、
前記エミッタ引き出し配線およびベース引き出し配線は、同一配線層からなることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記基板は、ＧａＡｓからなり、
前記エミッタ層は、ＩｎＧａＰまたはＡｌＧａＡｓからなることを特徴とする半導体装置。
【請求項８】
電力増幅装置を含む電子装置であって、
前記電力増幅装置は、１または複数のバイポーラトランジスタから構成され、
前記バイポーラトランジスタは、
化合物からなる基板と、
前記基板の主面上に形成されたコレクタ層と、
前記コレクタ層上に形成されたベース層と、
前記ベース層上に形成されたエミッタ層と、
前記コレクタ層と電気的に接続されたコレクタ電極と、
前記ベース層と電気的に接続されたベース電極と、
前記エミッタ層上に形成され、前記エミッタ層と電気的に接続されたエミッタコンタクト層と、
前記エミッタコンタクト層と電気的に接続されたエミッタ電極と、を有し、
前記基板の主面に平行な平面において、前記ベース層の平面形状は、略円形形状を有し、
前記基板の主面に平行な平面において、前記エミッタ層、エミッタコンタクト層およびエミッタ電極の平面形状は、前記ベース電極を囲う略環状形状を有し、
前記基板の主面に平行な方向において、前記エミッタコンタクト層の最小寸法は、１．２μｍ以上であることを特徴とする電子装置。
【請求項９】
請求項８記載の電子装置において、
前記電子装置は、無線通信機器に搭載され、
前記電力増幅装置の動作周波数は、５００ＭＨｚ以上であることを特徴とする電子装置。
【請求項１０】
請求項８記載の電子装置において、
前記電力増幅装置は、複数の前記バイポーラトランジスタが多段接続されて構成され、
各バイポーラトランジスタ間には、整合回路用の受動部品が接続されていることを特徴とする電子装置。
【請求項１１】
請求項８記載の電子装置において、
前記基板の主面に平行な平面において、前記ベース層およびエミッタコンタクト層の外周は、円弧部と弦部および前記弦部に接続した突起部からなる平面形状を有することを特徴とする電子装置。
【請求項１２】
化合物からなる基板と、前記基板の主面上に形成されたコレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成されたエミッタ層と、前記コレクタ層と電気的に接続されたコレクタ電極と、前記ベース層と電気的に接続されたベース電極と、前記エミッタ層上に形成され、前記エミッタ層と電気的に接続されたエミッタコンタクト層と、前記エミッタコンタクト層と電気的に接続されたエミッタ電極と、を有するバイポーラトランジスタを含む半導体装置の製造方法であって、
（ａ）前記基板の主面に平行な平面において、前記エミッタ電極の平面形状を、前記ベース電極を囲う略環状形状とする工程と、
（ｂ）前記基板の主面に平行な平面において、前記エミッタコンタクト層の平面形状を、前記ベース電極を囲う略環状形状とする工程と、
（ｃ）前記基板の主面に平行な平面において、前記エミッタ層の平面形状を、前記ベース電極を囲う略環状形状とする工程と、
（ｄ）前記基板の主面に平行な平面において、前記ベース層の平面形状を、略円形形状とする工程と、を有し、
前記（ｂ）工程により、前記基板の主面に平行な方向において、前記エミッタコンタクト層の最小寸法が、１．２μｍ以上となることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記基板の主面に平行な平面において、前記ベース層およびエミッタコンタクト層の外周は、円弧部と弦部および前記弦部に接続した突起部からなる平面形状を有することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２記載の半導体装置の製造方法において、
前記基板の主面に平行な平面において、前記ベース層、エミッタ層、エミッタコンタクト層およびエミッタ電極の外周は、円弧部と弦部からなる平面形状を有し、
前記弦部において前記エミッタコンタクト層は、最小寸法となることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記半導体装置の製造方法はさらに、
（ｅ）前記エミッタ電極およびベース電極上に層間絶縁膜を形成する工程と、
（ｆ）前記層間絶縁膜内にエミッタ用コンタクトホールおよびベース用コンタクトホールを形成する工程と、
（ｇ）前記エミッタ用コンタクトホールおよびベース用コンタクトホールを介し、それぞれ前記エミッタ電極およびベース電極と電気的に接続されたエミッタ引き出し配線およびベース引き出し配線を形成する工程と、を有し、
前記（ｆ）工程により、前記エミッタ用コンタクトホールが、前記ベース用コンタクトホールの周辺で、かつ前記エミッタ電極の円弧部に沿って形成されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記（ｇ）工程により、前記ベース引き出し配線が、前記エミッタ電極の弦部直上を通過するように延在することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１５記載の半導体装置の製造方法において、
前記（ｇ）工程では、前記エミッタ引き出し配線およびベース引き出し配線を、同一配線層で形成することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１２記載の半導体装置の製造方法において、
前記基板は、ＧａＡｓからなり、
前記エミッタ層は、ＩｎＧａＰまたはＡｌＧａＡｓからなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴ；Hetero-junction Bipolar Transistorと称する）に適用して有効な技術に関するものであり、さらにはそれを用いた電子装置に関するものである。
【背景技術】
【０００２】
例えばＧａＡｓなどの化合物からなる基板（半導体基板）上に順々形成されたコレクタ層、ベース層およびエミッタ層からなるバイポーラトランジスタにおいて、エミッタ、ベースを形成した表面が基板に比べて小さい台形状断面のメサトランジスタ（メサ型接合バイポーラトランジスタ）が知られている。このメサトランジスタは、接合面が平面であるため、プレーナ接合より高耐圧が得られるとともに、接合面積が小さく、容量（キャパシタンス）を小さくできるので高周波性能を向上することができる。
【０００３】
一方、バイポーラトランジスタの１つである、エミッタ層とベース層に異なった半導体材料（例えばＡｌＧａＡｓ／ＧａＡｓ、ＩｎＧａＰ／ＧａＡｓなど）を用いたＨＢＴは、エミッタ層／ベース層界面の障壁により、ホールのエミッタ層への漏れを抑えられるので電流増幅率を低下させずにコレクタ電流を増加することが可能であるとともに、ベース層を薄膜化することで、電子の走行時間が短くなりトランジスタの応答速度の増大、すなわち高周波動作が可能である。このようにＨＢＴは大電流・高周波動作といった高周波電力増幅装置、パワーアンプモジュールなどの半導体装置、電子装置に適した特徴を備えているが、電力増幅器の性能向上、特に電力付加効率、電力利得などの向上には、単位面積当たりのベース／コレクタ接合容量の低減が必須とされている。
【０００４】
そこで、ベースメサ、エミッタメサを有するＨＢＴでは、エミッタ／ベース接合面積当たりのベース／コレクタ接合面積の比を低減する必要がある。すなわち、エミッタメサのエミッタ／ベース接合面積に対し、ベースメサのベース／コレクタ接合面積を小さくする必要がある。
【０００５】
このため、特開２００２−２４６５８７号公報（特許文献１参照）には、エミッタ面積に対してベースメサ領域の面積比を小さくするために、ＨＢＴのベース層およびエミッタ層の平面形状を円形形状とするレイアウトを取る方法が提案されている。
【特許文献１】特開２００２−２４６５８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者らは、ベース電極を円形状、エミッタ電極を環状としたＨＢＴを検討している。図２９に、本発明者らが検討したＨＢＴを備えた半導体装置の要部平面図を示す。図中、５１はＨＢＴ、５２はベース電極、５３はエミッタ電極、５３Ｄはエミッタ電極の最小寸法、５４はコレクタ電極、５５は第１層配線（点線で示す）、５６は第２層配線、５７はエミッタ用のコンタクトホールである。このＨＢＴ５１は、ベース電極５２を円形形状としてその面積を極小にし、加えてエミッタ電極５３を略環状としてベース／コレクタ接合面積のエミッタ面積に対する比を極小にすることにより、ベース／コレクタ間の容量が極小となって、高利得、高効率を実現することができる。
【０００７】
しかしながら、略環状のエミッタ電極５３を備えるＨＢＴ５１では、ベース電極５２を第１層配線５５からなるベース引き出し配線に接続し、エミッタ電極５３を第２層配線５６からなるエミッタ引き出し配線に接続しているため、エミッタ電極５３の直上に位置する第１層配線５５が障害となって、エミッタ電極５３の全面にエミッタ用のコンタクトホール５７を設けることができない。その結果、エミッタ電極５３下のエミッタ領域で発生した熱は、エミッタ電極５３に繋がる引き出し配線（第２層配線５６）を通じて放散され難くなっている。このため、ＨＢＴ５１を通電動作した時、エミッタ電極５３の温度が局所的（特に、相対的に太い一点破線で囲んだ領域）に上昇し、特性劣化が加速されて、動作（通電）試験時のＨＢＴ５１の寿命が短縮するという問題が生ずる。特に、ＨＢＴ５１の製造過程に、エミッタ電極５３をマスクとしたエッチング工程がある場合、一般にマスクとして有効なＷＳｉ（タングステンシリサイド）がエミッタ電極５３に用いられるが、ＷＳｉの熱伝導率が比較的低いことから、ＷＳｉからなるエミッタ電極５３の局所的な温度上昇は深刻な問題となる。
【０００８】
このため本発明者らは、エミッタ電極５３の最小寸法５３Ｄを小さくして、すなわち第１層配線５５からなるベース引き出し配線下のエミッタ領域をできるだけ小さくすることを検討したが、第１層配線５５からなるベース引き出し配線下のエミッタ領域を小さくしすぎると、ＨＢＴ５１を動作させた場合、その低電流の電流増幅ｈＦＥが低下し易く、信頼度不良も発生し易い問題が生じることがわかった。
【０００９】
本発明の目的は、バイポーラトランジスタの特性を向上させる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による半導体装置は、化合物からなる基板と、前記基板の主面上に形成されたコレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成されたエミッタ層と、前記コレクタ層と電気的に接続されたコレクタ電極と、前記ベース層と電気的に接続されたベース電極と、前記エミッタ層上に形成され、前記エミッタ層と電気的に接続されたエミッタコンタクト層と、前記エミッタコンタクト層と電気的に接続されたエミッタ電極と、を有するバイポーラトランジスタを含み、前記基板の主面に平行な平面において、前記ベース層の平面形状は、略円形形状を有し、前記基板の主面に平行な平面において、前記エミッタ層、エミッタコンタクト層およびエミッタ電極の平面形状は、前記ベース電極を囲う略環状形状を有し、前記基板の主面に平行な方向において、前記エミッタコンタクト層の最小寸法は、１．２μｍ以上であることを特徴とする。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
半導体基板の主面に平行な方向のエミッタコンタクト層の最小寸法を最適化することで、バイポーラトランジスタの特性を向上することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
本実施の形態１で示すヘテロ接合バイポーラトランジスタ（以下、ＨＢＴ；Hetero-junction Bipolar Transistorと称する）を含む半導体装置の一例について、図１〜図２５により説明する。概略すると、まず本実施の形態で示すＨＢＴの構造について図１〜図１１により説明した後、ＨＢＴを含む半導体装置の製造方法を図１２〜図２５により説明する。
【００１７】
まず、本実施の形態で示すＨＢＴを含む半導体装置の構造について説明する。図１は本実施の形態で示すＨＢＴ（Ｑ）の一例を示す平面図であり、基板上に形成されたＨＢＴ（Ｑ）のベース電極８、エミッタ電極７、コレクタ電極９ａ、ベースメサ４ＢＭ、エミッタコンタクト層６、コンタクトホール１０ｅ１およびベース引き出し配線Ｍ１ｂのレイアウトが示されている。なお、このレイアウトは、ＨＢＴ（Ｑ）が形成される基板の主面に平行な平面におけるものである。
【００１８】
図１に示すように、ＨＢＴ（Ｑ）には、ベース電極８が配置され、ベース電極８を中心に囲んでエミッタ電極７が配置され、エミッタ電極７を囲むようにコレクタ電極９ａが配置されている。そのベース電極８の平面形状（平面パターン）は、円形形状である。また、エミッタ電極７の平面形状は、ベース電極８を囲う略環状形状であり、その外周が円弧部７ａと弦部７ｂおよびその弦部７ｂに接続した突起部７ｃからなる。
【００１９】
コレクタ電極９ａは、エミッタ電極７の周囲を完全に囲む形状ではなく、２箇所の切り欠き部２０ａ、２０ｂにより分離された第１部９ａ１と、第２部９ａ２との対よりなる。その第１部９ａ１および第２部９ａ２の平面形状は、略Ｃ字状となっている。この切り欠き部２０ａ、２０ｂは、ベース電極８に対し、ほぼ対称に配置されている。しかし、常に正反対の位置、即ち、ＨＢＴ（Ｑ）が形成される領域の中心に対して両側にある必要はない。例えば、２箇所の切り欠き部と、ＨＢＴ形成領域の中心部とを結ぶ線のなす角が９０度以上であればよい。また、２箇所以上の切り欠き部を設けてもよい。
【００２０】
図１に示すように、２箇所の切り欠き部２０ａ、２０ｂのうち、１箇所をエミッタ電極７の弦部７ｂまたは突起部７ｃ側に配置すれば、ベース引き出し配線Ｍ１ｂを形成しやすくなる。また、ベース引き出し配線Ｍ１ｂとコレクタ電極９ａと電気的に接続されるコレクタ引き出し配線との間の寄生容量を低減することができる。
【００２１】
エミッタコンタクト層６は、エミッタ電極７下に形成され、ベースメサ４ＢＭは、ベース電極８とエミッタ電極７下に形成されている。また、エミッタ用のコンタクトホール１０ｅ１は、ベース電極８の周辺に形成され、エミッタ電極７の円弧部７ａに沿って形成されている。
【００２２】
エミッタコンタクト層６の平面形状は、その形成方法がエミッタ電極７をマスクとしてウエットエッチング技術により、エミッタ電極７の平面形状とほぼ相似する形状となる。したがって、エミッタコンタクト層６の平面形状も、ベース電極８を囲う略環状形状であり、その外周が円弧部６ａと弦部６ｂおよびその弦部６ｂに接続した突起部６ｃからなる。また、ベースメサ４ＢＭの平面形状は、その形成方法がフォトリソグラフィおよびウエットエッチング技術により、略円形形状となっており、その外周が円弧部４ａと弦部４ｂおよびその弦部４ｂに接続した突起部４ｃとからなる。なお、図示しないが、基板の厚さ方向において、エミッタコンタクト層６とベースメサ４ＢＭとの間には、ベース電極８を囲うエミッタ層が形成されており、そのエミッタ層の平面形状は、略環状形状となっており、その外周が円弧部と弦部およびその弦部に接続した突起部とからなる。
【００２３】
また、エミッタ用のコンタクトホール１０ｅ１は、エミッタ電極７と電気的に接続されるエミッタ引き出し配線Ｍ１ｅがコンタクトホール１０ｅ１に形成されるように、エミッタ電極７上に、その円弧部７ａに沿って形成される。また、このエミッタ用のコンタクトホール１０ｅ１は、ベース用（ベース引き出し配線Ｍ１ｂ用）のコンタクトホールの周辺に形成されている。なお、このエミッタ用のコンタクトホール１０ｅ１の平面形状は、寸法１０Ｄの幅を持ったＣ字状をしている。
【００２４】
また、ベース引き出し配線Ｍ１ｂは、ベース電極８と電気的に接続され、エミッタ電極７の弦部７ｂまたは突起部７ｃ直上を通過するように延在している。なお、ベース引き出し配線Ｍ１ｂおよびエミッタ引き出し配線Ｍ１ｅは、同一層配線から形成されている（後述する図２および図３参照）。
【００２５】
ここで、具体的な設計寸法を以下に示しておく。ベース引き出し配線Ｍ１ｂと交差する方向のエミッタ電極７の寸法７Ｄ１が例えば２．０μｍである。また、ベース電極８の直径の寸法Ｄ１が例えば２．０μｍであり、ベース電極８とエミッタ電極７との間の寸法Ｄ２が例えば１．５μｍである。また、エミッタ電極７の環状（円弧部７ａ）の幅の寸法７Ｄ２が例えば４．０μｍであり、エミッタ電極７とコレクタ電極９ａとの間の寸法Ｄ３が例えば２．０μｍ程度であり、コレクタ電極９ａのベース引き出し配線Ｍ１ｂと垂直な方向の幅の寸法Ｄ４が例えば４．５μｍである。また、切り欠き部２０ａ、２０ｂのベース引き出し配線Ｍ１ｂと垂直な方向の幅の寸法Ｄ５が例えば４．５μｍである。ここで、寸法７Ｄ１は平面形状が略環状形状のエミッタ電極７において内周と外周の寸法が最も小さい寸法（最小寸法）であり、一方、寸法７Ｄ２が最も大きい寸法（最大寸法）となる。また、図１中Ｌｅは、エミッタコンタクト層６の最小寸法であり、その最小寸法Ｌｅの設計寸法は、例えば１．４μｍである。図１に示すＨＢＴ（Ｑ）では、エミッタコンタクト層６の弦部６ｂに接続した突起部６ｃで最小寸法Ｌｅとなっている。なお、突起部６ｃが接続されないＨＢＴ（Ｑ）、例えば後述する図４に示すＨＢＴ（Ｑ）では、弦部６ｂで最小寸法Ｌｅとなる。
【００２６】
図２は図１に示すＡ−Ａ’線の断面図であり、図３は図１に示すＢ−Ｂ’線の断面図である。なお、後述する製造方法の説明により、その構造がより明確となると思われるため、ここでは、特徴的な構成について説明する。
【００２７】
図２および図３に示すように、例えばＧａＡｓ（ガリウム砒素）などの化合物からなる基板１の主面上には、ＨＢＴ（Ｑ）が形成され、基板１の裏面には裏面電極４０が形成されている。
【００２８】
基板１の主面上には、順にｎ＋型ＧａＡｓからなるサブコレクタ層２、ｎ型ＧａＡｓからなるコレクタ層３、ｐ型ＧａＡｓからなるベース層４、およびｎ型ＩｎＧａＰ（インジウムガリウム燐）またはｎ型ＡｌＧａＡｓ（アルミニウムガリウム砒素）からなるエミッタ層５が形成されている。なお、このｎ型ＧａＡｓからなるコレクタ層３とｎ＋型ＧａＡｓからなるサブコレクタ層２とを併せてコレクタ層と考えることもできる。また、このコレクタ層３とベース層４との接合部の台形断面状の部分は、ベースメサ４ＢＭであり、本実施の形態では、ベースメサ４ＢＭはベース層４を含んでなるものとする。
【００２９】
ベースメサ４ＢＭの周囲には、コレクタ電極９ａが形成され、このコレクタ電極９ａは、コレクタ層３と電気的に接続されている。また、コレクタ引き出し配線Ｍ１ｃは、図１に示した第１部９ａ１と第２部９ａ２との対よりなるコレクタ電極９ａを電気的に接続している。
【００３０】
また、ベースメサ４ＢＭの中心部には、ベース層４と電気的に接続されたベース電極８が形成され、ｎ型ＩｎＧａＰからなるエミッタ層５上には、ベース電極８を囲むように、エミッタコンタクト層６およびエミッタ電極７が形成されている。このエミッタコンタクト層６は、エミッタ層５上に形成され、エミッタ層５と電気的に接続されている。また、エミッタ電極７は、エミッタコンタクト層６上に形成され、エミッタコンタクト層６と電気的に接続されている。
【００３１】
エミッタコンタクト層６は、ｎ型ＧａＡｓと、ｎ型ＩｎＧａＡｓ（インジウムガリウム砒素）からなり、このｎ型ＩｎＧａＡｓはエミッタ電極７とオーミックコンタクトを取るために形成されている。また、エミッタコンタクト層６は、ｎ型ＧａＡｓのみで形成される場合もある。なお、図２および図３に示すように、断面台形状したエミッタコンタクト層６がいわゆるエミッタメサとなり、エミッタ層５側のエミッタコンタクト層６下部の寸法がエミッタメサ幅となる。また、エミッタメサ幅の最小寸法は、エミッタコンタクト層６の最小寸法Ｌｅとなる。
【００３２】
エミッタ電極７およびベース電極８上には、酸化シリコン膜等の絶縁膜（層間絶縁膜）１３ｂ、１３ｃ、１３ｄが形成され、層間絶縁膜１３ｂには、エミッタ用のコンタクトホール１０ｅ１およびベース用のコンタクトホール１０ｂ１が形成されている。このエミッタ用のコンタクトホール１０ｅ１およびベース用のコンタクトホール１０ｂ１を介し、それぞれエミッタ電極７およびベース電極８と電気的に接続されたエミッタ引き出し配線Ｍ１ｅおよびベース引き出し配線Ｍ１ｂが形成されている。
【００３３】
図３に示すように、ベース電極８と接続されたベース引き出し配線Ｍ１ｂは、エミッタ電極７の直上を通って、ベースメサ４ＢＭの外側へ引き出されている（延在している）。このため、ベース引き出し配線Ｍ１ｂの下のエミッタ電極７上には、コンタクトホール１０ｅ１および第１層配線のエミッタ引き出し電極Ｍ１ｅを形成することができず、さらにその上層のコンタクトホール１０ｅ２および第２層配線のエミッタ引き出し配線Ｍ２ｅも形成できないことがわかる。したがって、エミッタ領域から発生する熱を放散する役割もするエミッタ引き出し配線Ｍ１ｅ、Ｍ２ｅが形成できず、ベース引き出し配線Ｍ１ｂ下のエミッタ領域では、ベース引き出し配線Ｍ１ｂ下以外のエミッタ領域より温度が高くなってしまうのである。なお、エミッタ領域による発熱は、ＨＢＴ（Ｑ）の動作時に電子がエミッタ電極７より注入され、エミッタコンタクト層６、エミッタ層５およびベース層４を通りぬけコレクタ層３へ到達する過程において生じている。
【００３４】
そこで、本発明者らは、ベース引き出し配線Ｍ１ｂの下のエミッタ領域面積をできるだけ小さくし、発熱を緩和させるために、図４に示すようなエミッタコンタクト層６の平面形状を略環状形状とし、その外周が円弧部６ａと弦部６ｂとから構成されるＨＢＴ（Ｑ）も併せて検討した。すなわち、本発明者らはベース引き出し配線Ｍ１ｂ下のエミッタ領域の面積を小さくするために、エミッタコンタクト層６の最小寸法Ｌｅを小さくしてＨＢＴ（Ｑ）を形成することとした。なお、図４に示すようにＨＢＴ（Ｑ）が形成される基板の主面に平行な平面において、そのＨＢＴ（Ｑ）のベースメサ４ＢＭ（ベース層４）、エミッタ層５（図示せず）、エミッタコンタクト層６およびエミッタ電極７のそれぞれの外周は、円弧部と弦部とからなる平面形状であり、図１で示した突起部がない平面形状となっている。
【００３５】
しかし、エミッタコンタクト層６の最小寸法Ｌｅを例えば１．０μｍと小さくした場合に、ＨＢＴを通電動作させた時の低電流の電流増幅ｈＦＥが低下し易く、信頼度不良も発生し易い問題が生じた。この問題を解決するにあたり、以下に説明する検討を本発明者らが行った結果、エミッタコンタクト層６の最小寸法Ｌｅと電流増幅ｈＦＥの低下率との間に相関があることを見出した。これにより、エミッタコンタクト層６の最小寸法Ｌｅを最適化することで、ＨＢＴ（Ｑ）の特性を向上することができた。
【００３６】
図５は電流増幅ｈＦＥとコレクタ電流Ｉｃとの相関を示す説明図である。図６は設計寸法のエミッタコンタクト層６の最小寸法ＬｅとｈＦＥ低下率との相関を示す説明図である。図７は図３の要部拡大断面図である。図８は設計寸法１．０μｍおよび２．０μｍに対する完成後の最小寸法Ｌｅの分布図である。
【００３７】
まず、ｈＦＥ低下率とは、図５に示すように、ＨＢＴを動作させた場合の低電流である１０−６Ａのコレクタ電流Ｉｃにおける、正常品の（平均的な）ＨＢＴに対する、不良品のＨＢＴのｈＦＥの低下率（ｈＦＥの比率）を示す。なお、ＨＢＴのエミッタ面積はほぼ１００μｍ２程度であり、ＨＢＴのコレクタ−エミッタ間電圧ＶＣＥ＝３．５Ｖ程度とした。
【００３８】
したがって、例えばエミッタコンタクト層６の最小寸法Ｌｅの設計寸法を１．０μｍ程度としてＨＢＴを動作させた場合、１０−６Ａ（低電流）のコレクタ電流ＩｃでのｈＦＥの低下率は、動作正常品のｈＦＥが５５、不良品のｈＦＥは２０であるので、３５％となる。なお、ｈＦＥ低下率が３５％のようなＨＢＴで、信頼性試験を行ったところ信頼度不良も発生している。
【００３９】
図６に示すように、エミッタコンタクト層６の最小寸法Ｌｅの設計寸法を種々変化させて形成したＨＢＴを動作させた場合、１０−６Ａ（低電流）のコレクタ電流ＩｃでのｈＦＥの低下率は、エミッタコンタクト層６の最小寸法Ｌｅが４．０μｍ程度から１．０μｍ程度へ小さくなるに従い、大きくなることが解る。
【００４０】
このように、エミッタコンタクト層６の最小寸法Ｌｅが小さくなるに従い、ｈＦＥ低下率が大きくなる原因について、図７を用いて説明する。電子（ｅ）がエミッタ電極７より注入され、通常はベース層４を通りぬけコレクタ層３へ到達する（なお、このエミッタ領域で発熱も生じる）。しかし、エミッタ電極７より注入された電子（ｅ）とベース層４のホール（ｈ）とが、エミッタ層５とエミッタコンタクト層６との界面のエミッタ層５表面近傍、またエミッタ層５とエミッタコンタクト層６との界面のエミッタコンタクト層表面近傍で再結合する場合がある。特に、図７に示すように、エミッタコンタクト層６を形成するために、エッチングされたエミッタコンタクト層６およびエミッタ層５の表面近傍の領域Ａ１、Ａ２（太線で図示）において、より再結合される。すなわち、この領域Ａ１、Ａ２のエミッタ層５を構成するｎ型ＩｎＧａＰないしエミッタコンタクト層６を構成するｎ型ＧａＡｓにある表面トラップ準位での再結合が発生し、この領域Ａ１、Ａ２での再結合電流によりｈＦＥの低下が起こる。したがって、エミッタコンタクト層６の最小寸法Ｌｅが小さいと表面再結合電流が相対的に大きくなり、ｈＦＥの極端な低下が起こるものと考えられる。なお、他の原因としては、エミッタコンタクト層６の加工（形成）直後の金属不純物が結晶表面に付着し、表面トラップ準位が増加することも考えられる。またエミッタの領域Ａ１側の表面だけでなく、場合により金属不純物の拡散により領域Ａ１からエミッタ層５内部に入った近傍の領域での再結合の増加も考えられる。
【００４１】
これまでの考察により、ＨＢＴを通電動作させた場合、エミッタコンタクト層６の最小寸法Ｌｅが大きいほど、低電流時の時間の経過に伴うｈＦＥの低下率を抑えることができることがわかった。しかし、エミッタコンタクト層６の最小寸法Ｌｅが大きいと、エミッタ領域が大きくなるため、上述したようにエミッタ領域による発熱が大きくなる、すなわちＨＢＴの熱抵抗が大きくなってしまう。よって、低電流時の時間の経過に伴うｈＦＥの低下率を抑え、かつ熱抵抗を抑えることができるエミッタコンタクト層６の最小寸法Ｌｅに最適化する必要がある。そこで、エミッタコンタクト層６の最小寸法Ｌｅの寸法を種々変えたＨＢＴの動作試験、信頼性試験を行ったところ、ｈＦＥ低下率が１５％以下であれば、問題がない程度であることがわかった。すなわち図６から、ｈＦＥ低下率１５％以下となるエミッタコンタクト層６の最小寸法Ｌｅは、１．２μｍ程度であることがわかった。
【００４２】
一方、図８に示すように、エミッタコンタクト層６の最小寸法Ｌｅの設計寸法を、１．０μｍおよび２．０μｍとして数個ＨＢＴを形成して、その完成寸法を測定したところ、エミッタコンタクト層６の最小寸法Ｌｅは、それぞれ±０．２μｍ程度のばらつきをもって形成されていることがわかった。エミッタコンタクト層６を形成する場合、エミッタ電極７をマスクにウエットエッチングにより行われる。したがって、マスクであるエミッタ電極７の形状、ウエットエッチング条件によって、設計寸法に対し、完成寸法のエミッタコンタクト層６の最小寸法Ｌｅは、±０．２μｍ程度のばらつきを持ってしまうことが考えられる。なお、図６で示すエミッタコンタクト層６の最小寸法Ｌｅは設計寸法であるため、例えば１．０μｍとした場合は、その完成寸法が０．８〜１．２μｍ程度のばらつきをもって形成されたＨＢＴのｈＦＥ低下率を併せてプロットしていることとなる。
【００４３】
したがって、本実施の形態では、完成寸法のエミッタコンタクト層６の最小寸法Ｌｅが１．２μｍ程度となるように、ばらつきを考慮して、エミッタコンタクト層６の最小寸法Ｌｅの設計寸法を１．４μｍ程度としている。このため、低電流時のｈＦＥの低減を抑えることができる最適値であるエミッタコンタクト層６の最小寸法Ｌｅの完成寸法を１．２μｍ程度となるＨＢＴを形成することができる。
【００４４】
以上のことから、本発明のＨＢＴを含む半導体装置は、エミッタコンタクト層６の最小寸法Ｌｅが完成寸法で１．２μｍ以上であることを特徴とする。これにより、ＨＢＴの連続動作時における低電流（本実施の形態では、Ｉｃ＝１０−６Ａ時）のｈＦＥの低下率増加を抑え、かつＨＢＴの信頼性も向上することができる。すなわち、本発明により、ＨＢＴの特性を向上させることができる。
【００４５】
このようにエミッタコンタクト層６の最小寸法Ｌｅが、完成寸法で１．２μｍ程度以上となるＨＢＴ（Ｑ）であれば、図９に示すように、エミッタコンタクト層６の平面形状が、環状であっても良い。また、図１０に示すように、エミッタコンタクト層６の平面形状が、矩形形状であっても良い。さらに、例えばエミッタコンタクト層６の平面形状がＵ字型、Ｃ字型に折れ曲がった変形例でも良い。すなわち、これらＨＢＴ（Ｑ）のエミッタコンタクト層６の最小寸法Ｌｅが、完成寸法で１．２μｍ程度以上あれば、ＨＢＴ（Ｑ）の連続動作時における低電流のｈＦＥの低下率増加を抑え、かつＨＢＴの信頼性も向上することができると解される。
【００４６】
図１０に示すＨＢＴ（Ｑ）では、例えば図１に示したＨＢＴ（Ｑ）のような環状のエミッタ電極７の一部、すなわち円弧部７ａに沿って形成されるコンタクトホール１０ｅ１に対し、図１０で示したＨＢＴ（Ｑ）のエミッタ用コンタクトホール１０ｅ１は、エミッタ電極７上のほぼ全体に形成することができる。このため、図１０で示すＨＢＴ（Ｑ）では、その動作時のエミッタ領域からの発熱をコンタクトホール１０ｅ１に形成されたエミッタ引き出し配線Ｍ１ｅから均一に放散することができる。なお、Ｃは、ベース電極８上のコンタクト部である。
【００４７】
図９に示すＨＢＴ（Ｑ）では、ベースメサ４ＢＭの平面形状は、その形成方法がフォトリソグラフィおよびウエットエッチング技術により、エミッタ電極７の平面形状とほぼ相似する形状となり、ベースメサ４ＢＭの平面形状を円形とすることができるので、ベース／コレクタ接合面積の比を低減する効果を有する。
【００４８】
しかし、完成寸法で１．２μｍ程度の最小寸法Ｌｅで形成された図９に示すような環状のエミッタコンタクト層６では、以下の事を考慮しなければならない。エミッタコンタクト層６を形成する場合、エミッタ電極７をマスクとしたウエットエッチングで行われるが、このエミッタ電極７の電極面積をある程度確保する必要がある。すなわち、図１に示すように、エミッタ電極７上には、エミッタ電極７と接続されるエミッタ引き出し配線Ｍ１ｅが形成されるコンタクトホール１０ｅ１の寸法１０Ｄを、ばらつきを含めた最小加工寸法以上で形成できる領域を確保しなければならない。このため、図１に示すエミッタ電極７では、コンタクトホール１０ｅ１が形成される円弧部７ａを有する環状の幅の寸法７Ｄ２を例えば４．０μｍとして、寸法１０Ｄが最小加工寸法以上のコンタクトホール１０ｅ１を形成するための領域を確保している。その一方で、設計寸法で１．４μｍ（完成寸法で１．２μｍ）程度以上の最小寸法Ｌｅのエミッタコンタクト層６を形成するために、図１に示すエミッタ電極７では、突起部７ｃの寸法７Ｄ１を例えば２．０μｍとしている。なお、この寸法７Ｄ１＝２．０μｍのエミッタ電極７をマスクにエミッタコンタクト層６をエッチングするので、例えば完成寸法のエミッタコンタクト層６の最小寸法Ｌｅは１．８μｍと少し小さくなる。このことからもエミッタコンタクト層６の最小寸法Ｌｅの設計寸法を１．４μｍ以上となるように設定し、完成寸法が１．２μｍ以上となるようにしている。
【００４９】
ここで、図１および図４に示すＨＢＴ（Ｑ）において、それぞれのエミッタコンタクト層６の最小寸法Ｌｅを例えば設計寸法で１．４μｍと同一とし、またエミッタ電極７の寸法７Ｄ１を例えば設計寸法で２．０μｍと同一とした場合について以下に説明する。図１および図４に示すＨＢＴ（Ｑ）では、上述したように、その完成寸法のエミッタコンタクト層６の最小寸法Ｌｅが１．２μｍ程度以上となるので低電流時のｈＦＥの低減を抑えることができるとともに、それらのエミッタ電極７上には、エミッタ電極７と接続されるエミッタ引き出し配線Ｍ１ｅが形成されるコンタクトホール１０ｅ１の寸法１０Ｄを、ばらつきを含めた最小加工寸法以上で形成できる領域が確保される。このような場合、図１に示すＨＢＴ（Ｑ）は、図４に示すＨＢＴ（Ｑ）より、エミッタコンタクト層６の面積が小さい。なぜなら、図４に示すエミッタコンタクト層６の外周が円弧部６ａと弦部６ｂとからなる平面形状のＨＢＴ（Ｑ）に対し、図１に示すエミッタコンタクト層６の外周は、円弧部６ａと弦部６ｂが交差する領域のエミッタコンタクト層６を除去した平面形状、すなわち円弧部６ａと弦部６ｂおよび弦部６ｂに接続した突起部６ｃからなる平面形状だからである。なお、図４に示したエミッタコンタクト層６の円弧部６ａと弦部６ｂが交差する領域は、図２９を用いて発明が解決しようとする課題で説明した、ＨＢＴ５１を動作させた時にエミッタ電極５３の温度が局所的（特に、相対的に太い一点破線で囲んだ領域）に上昇する領域に対応する領域である。このような局所的に温度が上昇する領域、すなわち熱の発生源となるエミッタ領域の面積を取り除くことで、図４に示したＨＢＴ（Ｑ）に対し、図１に示したＨＢＴ（Ｑ）は、その動作時のエミッタ領域から生じる熱をより抑えることができる効果を有する。
【００５０】
このように図１に示すＨＢＴ（Ｑ）のエミッタコンタクト層６の平面形状は、その外周が円弧部６ａと弦部６ｂおよび弦部６ｂに接続した突起部６ｃとからなる平面形状とすることで、ＨＢＴ（Ｑ）が動作した時のエミッタ領域から生じる熱を緩和することができるとともに、エミッタコンタクト層６の最小寸法Ｌｅが完成寸法で１．２μｍ程度以上に形成されるのでＨＢＴ（Ｑ）の低電流動作時のｈＦＥの低減を抑えることができる。
【００５１】
この図１に示す突起部６ｃは、弦部６ｂ側が下底となるような台形状であるが、これに限らず、多角形状または円弧状であっても良い。図１１は、突起部６ｃを円弧状としたＨＢＴ（Ｑ）の平面形状を示している。この円弧状の突起部６ｃを外周としたエミッタコンタクト層６の最小寸法Ｌｅ部分の平面形状は、扇状となっている。図１１と図１のＨＢＴ（Ｑ）の最小寸法Ｌｅを同一とした場合、図１１に示すような円弧状の突起部６ｃとしたＨＢＴ（Ｑ）は、図１に示したような突起部６ｃが台形状のＨＢＴ（Ｑ）より、エミッタコンタクト層６の面積すなわちエミッタ領域の面積が若干小さい。したがって、図１に示したＨＢＴ（Ｑ）に対し、図１１に示したＨＢＴ（Ｑ）は、動作させた時のエミッタ領域から生じる熱をより緩和することができる。なお、図１１のエミッタコンタクト層６の平面形状は、図９に示した最小寸法Ｌｅの幅を持った環状形状に、それより一回り大きい略環状形状（Ｃ字状形状）が追加された平面形状になっているともいえる。
【００５２】
次に、例えば図１を用いて説明した本実施の形態で示すＨＢＴ（Ｑ）を含む半導体装置をその製造工程に従って説明する。
【００５３】
図１２に示すように、厚さ約６００μｍの半絶縁性のＧａＡｓからなる基板１上に、有機金属気相成長（ＭＯＣＶＤ；metal organic chemical vapor deposition）法により、ｎ＋型ＧａＡｓからなるサブコレクタ層２を約７００ｎｍ成長させる。次いで、その上部に７００ｎｍ程度のｎ型ＧａＡｓからなるコレクタ層３および１００ｎｍ程度のｐ型ＧａＡｓからなるベース層４を順次ＭＯＣＶＤ法で形成する。次いで、３５ｎｍ程度のｎ型ＩｎＧａＰまたはｎ型ＡｌＧａＡｓからなるエミッタ層５をＭＯＣＶＤ法で堆積し、さらに、その上部にエミッタコンタクト層６を４００ｎｍ形成する。このエミッタコンタクト層６は、ｎ型ＧａＡｓ層とその上部のｎ型ＩｎＧａＡｓ層との積層膜よりなる。エミッタコンタクト層６中のｎ型ＩｎＧａＡｓ層は、後述するエミッタ電極７とのオーミックコンタクトを図るために用いられる。このように、ベース層４にはｐ型ＧａＡｓ、エミッタ層５にはｎ型ＩｎＧａＰが適用され、これによりヘテロ接合が形成される。
【００５４】
次いで、導電性膜として例えばタングステンシリサイド（ＷＳｉ）膜を例えばスパッタ法を用いて３００ｎｍ程度堆積した後、フォトリソグラフィおよびドライエッチング技術を用いてＷＳｉ膜を加工し、エミッタ電極７および裏面ビア電極７ｖを形成する。
【００５５】
このエミッタ電極７は、図１に示したように、エミッタ電極７の平面形状が、その外周が円弧部７ａと弦部７ｂおよび弦部７ｂに接続した突起部７ｃとからなる略環状形状となるように形成される。なお、図４に示したＨＢＴ（Ｑ）のエミッタ電極７のように、その外周が円弧部７ａと弦部７ｂとからなる略環状形状のエミッタ電極７を形成しても良い。
【００５６】
ここで、図１２では、１つのＨＢＴ形成領域しか記載していない。しかしながら、後述する図２１に示すように、複数のＨＢＴが形成されるブロックが存在し、裏面ビア電極７ｖは、このブロック間に形成されることとなる。
【００５７】
次いで、図１３に示すように、エミッタ電極７および裏面ビア電極７ｖをマスクに、エミッタコンタクト層６をウエットエッチングし、エミッタ層５を露出させる。なお、この際、エミッタ層５をエッチングし、ベース層４を露出させてもよい。
【００５８】
ここで、図１に示したように、エミッタコンタクト層６の平面形状が、その外周が円弧部６ａと弦部６ｂおよび弦部６ｂに接続した突起部６ｃとからなる略環状形状となるように、エミッタコンタクト層６は形成される。その際、上述したように、基板１の主面に平行な方向においてエミッタコンタクト層６の最小寸法Ｌｅ（図３参照）が、１．２μｍ以上となるように、エミッタコンタクト層６は形成される。これにより、上述したように、ＨＢＴ（Ｑ）を動作させた場合、その低電流の電流増幅ｈＦＥの低下率増加を抑えることができる。また、弦部６ｂまたは弦部６ｂと接続した突起部６ｃにおいてエミッタコンタクト層６が最小寸法Ｌｅとなることで、上述したように、ベース引き出し配線Ｍ１ｂ直下となるエミッタコンタクト層６下部のエミッタ領域からの発熱を緩和することができる。なお、図４に示したＨＢＴ（Ｑ）のエミッタコンタクト層６のように、その外周が円弧部６ａと弦部６ｂとからなる略環状形状のエミッタコンタクト層６を形成しても良い。
【００５９】
次いで、図１４に示すように、下層から白金（Ｐｔ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、Ｔｉおよび金（Ａｕ）の積層膜よりなるベース電極８を形成する。その厚さは例えば３００ｎｍ程度である。このベース電極８は、例えば、リフトオフ法により形成することができる。その後、熱処理（アロイ処理）を施すことにより、ベース電極８の下層のＰｔとｎ型ＩｎＧａＰからなるエミッタ層５およびｐ型ＧａＡｓ層からなるベース層４を反応させる。この反応部によりベース電極８とベース層４とをオーミック接続することができる。
【００６０】
その後、図１５に示すように、フォトリソグラフィおよびウエットエッチング技術を用いて、エミッタ層５およびベース層４をエッチングし、ベースメサ４ＢＭを形成する。図中のＢＭＡは、ベースメサ４ＢＭの形成領域を示す。エッチング液として、例えばリン酸と過酸化水素との混合水溶液を用いる。このエッチングによりエミッタ層５およびベースメサ４ＢＭがトランジスタ毎に分離する。
【００６１】
このベースメサ４ＢＭ（ベース層４）は、図１に示したように、その平面形状が、その外周が円弧部４ａと弦部４ｂおよび弦部４ｂに接続した突起部４ｃとからなる略円形形状となるように形成される。同様に、エミッタ層５は、その平面形状が、その外周が円弧部と弦部および弦部に接続した突起部とからなる略環状形状となるように形成される。このエミッタ層５の中心にはベース電極８が形成されており、その中心部（ベース電極８）以外の領域は、エミッタ層５とベース層４（ベースメサ４ＢＭ）とのｐｎ接合部となる。なお、図４に示したＨＢＴ（Ｑ）のベースメサ４ＢＭ（ベース層４）のように、その外周が円弧部４ａと弦部４ｂとからなる略円形形状のベースメサ４ＢＭ（ベース層４）を形成しても良い。同様に、その外周が円弧部と弦部とからなる略環状形状のエミッタ層５を形成してもよい。
【００６２】
ここで、高周波特性の観点からは、同一のエミッタ層の面積に対し、ベース層とコレクタ層の接合容量が低い方が好ましい。即ち、同一のエミッタ層の面積に対し、ベースメサの形成領域が相対的に小さいほど好ましい。
【００６３】
従って、本実施の形態のように、エミッタ層５の外周とほぼ同じ大きさにベースメサ４ＢＭを形成することで、エミッタ層５に対するベースメサ４ＢＭの形成領域ＢＭＡを小さくでき、接合容量を下げることができる。
【００６４】
このベースメサ４ＢＭのほぼ中心部上にベース電極８が位置し、ベースメサ４ＢＭ上であって、ベース電極８の外周部にエミッタ電極７およびエミッタコンタクト層６が位置する。また、ベースメサ４ＢＭの形成の際、裏面ビア電極７ｖの周囲のエミッタ層５およびベース層４もエッチング除去する。さらに、このベース層４等のエッチングの際、その下層のコレクタ層３も３００ｎｍ程度エッチングする。
【００６５】
次いで、図１６に示すように、基板１上に絶縁膜（例えば酸化シリコン膜）１３ａを１００ｎｍ程度堆積する。この絶縁膜１３ａは、ベース電極８を保護するために形成するが、省略することも可能である。次いで、選択的に絶縁膜１３ａおよびコレクタ層３をエッチングすることによりサブコレクタ層２の一部を露出させる。なお、この露出領域を領域ＯＡ１とする。
【００６６】
次いで、図１７に示すように、基板１の全面にフォトレジスト膜（以下、単に「レジスト膜」という）Ｒを形成し、フォトリソグラフィ工程により領域ＯＡ１上のレジスト膜Ｒを除去する。その結果、領域ＯＡ１のサブコレクタ層２が露出する。但し、レジスト膜Ｒの開口部ＯＡ２を領域ＯＡ１より小さくする。言い換えれば、レジスト膜Ｒをその下層の層である絶縁膜１３ａやコレクタ層３の端部から張り出させる（オーバーハング状態とする）。なお、レジスト膜Ｒを逆テーパー状としてもよい。
【００６７】
次いで、図１８に示すように、基板１の全面に下層から金ゲルマニウム（ＡｕＧｅ）、ニッケル（Ｎｉ）およびＡｕを順次形成し、これらの積層膜９、９ａを形成する。図示するように、レジスト膜Ｒの上部および開口部ＯＡ２内に上記積層膜９、９ａが形成される。また、レジスト膜Ｒをオーバーハング状態としたので、絶縁膜１３ａやコレクタ層３の側壁には、積層膜９は堆積しない。また、レジスト膜Ｒの下面が絶縁膜１３ａの端部から露出している。
【００６８】
次いで、図１９に示すように、剥離液（エッチング液）によってレジスト膜Ｒを除去する。この際、レジスト膜Ｒの下面の露出部から剥離液が入り込み、レジスト膜Ｒを溶かす。このようにレジスト膜Ｒが除去されると、その上部の積層膜９も剥離され、開口部ＯＡ２内（領域ＯＡ１上）にのみ積層膜９ａが残存し、コレクタ電極９ａとなる。ここで、本実施の形態においては、図１に示したようにコレクタ電極９ａの形状に２箇所の切り欠き部２０ａ、２０ｂを設けている。この切り欠き部２０ａ、２０ｂは、レジスト膜Ｒ（積層膜９）の接続部とも言える。即ち、領域ＯＡ１の外周とベースメサ４ＢＭが形成された領域との接続部上にもレジスト膜Ｒ（積層膜９）を形成した結果、切り欠き部２０ａ、２０ｂが形成される。なお、コレクタ電極９ａの形状は、切り欠き部２０ａ、２０ｂによって分離され、第１部９ａ１と第２部９ａ２よりなる２つの形状となる。また、２箇所の切り欠き部２０ａ、２０ｂのうち、１箇所をベースメサ４ＢＭの領域の突起部側に配置すれば、後述するベース引き出し配線Ｍ１ｂを形成しやすくなる。また、ベース引き出し配線Ｍ１ｂとコレクタ引き出し配線Ｍ１ｃ（コレクタ電極９ａ）との間の寄生容量を低減することができる。
【００６９】
次いで、図１９に示すように、絶縁膜１３ａを除去し、コレクタ電極９ａの外側のコレクタ層３およびサブコレクタ層２をエッチングし、各トランジスタを電気的に分離する。この際、裏面ビア電極７ｖの周囲のコレクタ層３およびサブコレクタ層２も除去する。なお、トランジスタ間の分離は、コレクタ電極９ａの外側のサブコレクタ層２にｐ型の不純物を打ち込むことにより行うこともできる（ｐｎ分離）。
【００７０】
次いで、図２０に示すように、基板１上に酸化シリコン膜等の絶縁膜（層間絶縁膜）１３ｂをＣＶＤ法で堆積する。なお、絶縁膜１３ａを残存させたまま、分離のためのコレクタ層３およびサブコレクタ層２のエッチングを行い、絶縁膜１３ａ上に絶縁膜１３ｂを形成してもよい。
【００７１】
次いで、エミッタ電極７、ベース電極８およびコレクタ電極９ａ上の絶縁膜１３ｂを除去し、コンタクトホール１０ｅ１、１０ｂ１、１０ｃ１を形成する。次いで、コンタクトホール１０ｅ１、１０ｂ１、１０ｃ１内を含む絶縁膜１３ｂ上に導電性膜として例えばモリブデン（Ｍｏ）、ＡｕおよびＭｏの積層膜（以下、「Ｍｏ／Ａｕ／Ｍｏ膜」という）を堆積する。次いで、Ｍｏ／Ａｕ／Ｍｏ膜をエッチングすることによりエミッタ引き出し配線Ｍ１ｅ、ベース引き出し配線Ｍ１ｂおよびコレクタ引き出し配線Ｍ１ｃを形成する。また、この際、裏面ビア電極７ｖ上に配線Ｍ１ｖを形成する。これらの配線は同一配線層に形成された第１層配線となる。また、ベース引き出し配線Ｍ１ｂは、図１に示したようにエミッタ電極７の弦部７ｂまたは弦部７ｂと接続した突起部７ｃの直上を通過して延在するように形成される。なお、図２１に、第１層配線形成後の要部平面図を示す。
【００７２】
次いで、図２２に示すように、エミッタ引き出し配線Ｍ１ｅなどの第１層配線を覆うように基板１上に酸化シリコン膜等の絶縁膜（層間絶縁膜）１３ｃを例えばＣＶＤ法で堆積する。次いで、エミッタ引き出し配線Ｍ１ｅ上の絶縁膜１３ｃを除去し、コンタクトホール１０ｅ２を形成する。次いで、コンタクトホール１０ｅ２内を含む絶縁膜１３ｃ上に導電性膜として例えばＭｏ／Ａｕ／Ｍｏ膜を堆積した後、そのＭｏ／Ａｕ／Ｍｏ膜をエッチングすることによりエミッタ引き出し配線（第２層配線）Ｍ２ｅを形成する。図２３および図２４に、第２層配線形成後の要部平面図を示す。図示するように、エミッタ引き出し配線Ｍ２ｅは、裏面ビア電極７ｖ上まで延在している。例えば、図２２は、図２４のＣ−Ｃ’線の断面部に対応する。なお、エミッタ引き出し配線Ｍ２ｅの幅を広くし、エミッタ引き出し配線Ｍ１ｅを覆うように形成してもよい。また、ＶＨは、後述するビアホールを示す。
【００７３】
次いで、図２５に示すように、エミッタ引き出し配線Ｍ２ｅを覆うように基板１上に酸化シリコン膜等の絶縁膜（層間絶縁膜）１３ｄを堆積する。次いで、必要に応じて抵抗素子や容量素子等を基板１上の図示しない領域に形成し、基板１表面を保護膜で覆う。
【００７４】
次いで、上記保護膜側（素子形成面）を下側とし、基板１の裏面を研磨することによりその厚さを７０〜１００μｍとする。次いで、図示しないレジスト膜をマスクに、第１層配線Ｍ１ｖ上の基板１、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５およびエミッタコンタクト層６をエッチングすることによりビアホールＶＨを形成する。このエッチングは、例えばドライエッチング法を用いて行われ、その後、ドライエッチング時に生成した堆積物をウエット処理により除去する。このウエット処理には、例えば、アンモニアと過酸化水素の混合液を用いる。
【００７５】
また、この際、第１層配線Ｍ１ｖをエッチングストッパーとし、裏面ビア電極（ＷＳｉ）７ｖもエッチングする。また、第１層配線（Ｍｏ／Ａｕ／Ｍｏ膜）Ｍ１ｖの下層に位置するＭｏもエッチングする。従って、ビアホールＶＨの周囲には、裏面ビア電極（ＷＳｉ）７ｖおよびＭｏが環状に位置する。言い換えれば、ビアホールＶＨの横に裏面ビア電極（ＷＳｉ）７ｖとＭｏの積層膜が残存する。
【００７６】
次いで、ビアホールＶＨ内を含む基板１の裏面上に金属膜としてＡｕを例えばメッキ法により形成し、裏面電極４０を形成する。この裏面電極４０は、第１層配線Ｍ１ｖを構成するＡｕの部分と接触するため接触抵抗が低減される。また、Ａｕ自身は低抵抗材料のため、裏面電極４０との接続用の配線（この場合、Ｍ１ｖ、Ｍ２ｅ）に用いて好適である。この他、Ａｕ／Ｍｏ／ＷＳｉやＡｕ／Ｐｔ／Ｔｉ等を配線として用いてもよい。
【００７７】
以上により、複数のＨＢＴ（Ｑ）、抵抗素子、容量素子、ビアホールＶＨを作り込んだ半導体装置が完成する。
【００７８】
（実施の形態２）
本実施の形態２では、前記実施の形態１で示したヘテロ接合バイポーラトランジスタ（以下、ＨＢＴ；Hetero-junction Bipolar Transistorと称する）を１または複数備えた電力増幅装置を含む電子装置の一例について、パワーアンプモジュールを用いて図２６〜図２８より説明する。図２６は、本実施の形態で示すパワーアンプモジュールＰＡＭの要部平面図である。図２７は、パワーアンプモジュールＰＡＭを構成する半導体チップ（以下、単にチップと略する）ＣＨＰの要部平面図である。図２８は、パワーアンプモジュールＰＡＭの要部回路図である。
【００７９】
本実施の形態で示すパワーアンプモジュールＰＡＭは、その使用周波数が約５００ＭＨｚ以上であり、たとえば使用周波数が約８００ＭＨｚ〜９００ＭＨｚのＧＳＭ（Global System for Mobile Communication）方式、使用周波数が約１．８ＧＨｚ〜１．９ＧＨｚのＤＣＳ（Digital Cellular System）方式、またはそれら２方式の両方に対応する送信用パワーアンプモジュールＰＡＭである。
【００８０】
図２６に示すように、このパワーアンプモジュールＰＡＭを形成する配線基板ＰＬＳ上には、チップＣＨＰ、容量素子ＣＢ１、ＣＢ２、ＣＣ１、ＣＣ２、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４およびインダクタＬＣ１、ＬＣ２、ＬＨ１などが搭載されている。容量素子ＣＢ１、ＣＢ２、ＣＣ１、ＣＣ２、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、およびインダクタＬＣ１、ＬＣ２、ＬＨ１は、例えばフェイスダウンボンディングにより直接配線基板ＰＬＳへ実装された個々のチップである。
【００８１】
図２７に示すように、この増幅段用ＨＢＴ（Ｑａ）は、図１に示したＨＢＴ（Ｑ）を基本ＨＢＴ（Ｑｂ）として複数個並列に配置している。したがって、この基本ＨＢＴ（Ｑｂ）は、そのベース層およびエミッタコンタクト層の外周が、円弧部と弦部およびその弦部に接続した突起部からなる平面形状を有している。
【００８２】
図２７では、基本ＨＢＴ（Ｑｂ）の数を１６個としたが、これ以上の数の基本ＨＢＴ（Ｑｂ）でレイアウトをした増幅段用ＨＢＴも可能である。一般には３０〜１００個程度の基本ＨＢＴによって増幅段用ＨＢＴは構成される。なお、チップＣＨＰには、複数のＨＢＴの他に、抵抗素子、容量素子およびインダクタなどが形成されている。
【００８３】
この基本ＨＢＴ（Ｑｂ）には、各列に１つずつビアホールＶＨを配置して、基本ＨＢＴ（Ｑｂ）のエミッタ電極を第２層配線からなるエミッタ取り纏め配線２４を通じてビアホールＶＨに接続されている。また基本ＨＢＴ（Ｑｂ）のコレクタ電極は第１層配線からなるコレクタ取り纏め配線２５を通じてコレクタ出力端子パッド２６に接続され、基本ＨＢＴ（Ｑｂ）のベース電極は第１層配線からなるベース取り纏め配線２７を通じてベース入力端子パッド２８に接続される。
【００８４】
図２８に示すように、パワーアンプモジュールＰＡＭにおける外部電極端子は、入力端子としてのＲＦ−ｉｎ、出力端子としてのＲＦ−ｏｕｔ、基準電位（電源電位）としてのＶｃｃ１、Ｖｃｃ２、およびバイアス端子としてのＶｂｂ１、Ｖｂｂ２である。
【００８５】
ＲＦ−ｉｎとＲＦ−ｏｕｔとの間には、２段の増幅段が従属接続されている。第１段増幅段および第２段増幅段は、それぞれ第１回路ブロックＣＣＢ１および第２回路ブロックＣＣＢ２で形成され、第１回路ブロックＣＣＢ１および第２回路ブロックＣＣＢ２には、それぞれＨＢＴ（Ｑ１）およびＨＢＴ（Ｑ２）が形成されている。なお、本実施の形態では増幅段が２段のパワーアンプモジュールＰＡＭの一例を示しているが、増幅段が多段であっても良い。また、例えば増幅段が３段の場合においては、３段ともＨＢＴを適用する場合と、第１段増幅段、第２段増幅段にはＭＩＳトランジスタを適用し、第３段増幅段にはＨＢＴを適用する場合が考えられる。
【００８６】
ＲＦ−ｉｎは所定の段間整合回路を介して第１回路ブロックＣＣＢ１に含まれるＨＢＴ（Ｑ１）のベース電極に電気的に接続されている。このＨＢＴ（Ｑ１）によって高周波電力の増幅を行うものである。また、この段間整合回路は、受動部品（受動素子）である容量素子ＣＭ１およびインダクタＬＭ１によって形成されている。増幅系は２段構成であることから、第２段増幅段である第２回路ブロックＣＣＢ２に含まれるＨＢＴ（Ｑ２）のベース電極は、前段のＨＢＴ（Ｑ１）のコレクタ電極に所定の段間整合回路を介して接続されている。また、ＨＢＴ（Ｑ１）とＨＢＴ（Ｑ２）との間に配置された段間整合回路は、受動部品（受動素子）である容量素子ＣＭ３、ＣＭ４およびインダクタＬＭ３によって形成されている。
【００８７】
本実施の形態で示す電子装置は、前記実施の形態１で示したＨＢＴから構成された電力増幅装置を含み、ＨＢＴのｈＦＥを低電流時においても低減せず動作させることができるので、電力利得を向上することができる。
【００８８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８９】
例えば、前記実施の形態１では、エミッタコンタクト層（エミッタメサ）を形成するためのマスクとして、エミッタ電極を用いたが、最小寸法が完成寸法で１．２μｍ以上であれば、例えばフォトレジスト膜などを適用してウエットエッチングすることができる。このような場合、エミッタ電極の最小寸法が例えば１．０μｍ、さらに０μｍ（エミッタ電極が無い場合も有り得る）であってもエミッタコンタクト層の最小寸法の設計寸法を１．４μｍもしくは１．４μｍ以上となるように設定し、最小寸法の完成寸法が１．２μｍもしくは１．２μｍ以上となれば良い。
【産業上の利用可能性】
【００９０】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施の形態１における半導体装置の一例を示す平面図である。
【図２】図１で示した半導体装置のＡ−Ａ’線の断面図である。
【図３】図１で示した半導体装置のＢ−Ｂ’線の断面図である。
【図４】本発明の実施の形態１における半導体装置の一例を示す平面図である。
【図５】本発明の実施の形態１における半導体装置の特性を説明するための図である。
【図６】本発明の実施の形態１における半導体装置の特性を説明するための図である。
【図７】図３で示した半導体装置の要部断面図である。
【図８】本発明の実施の形態１における半導体装置の特性を説明するための図である。
【図９】本発明の実施の形態１における半導体装置の一例を示す平面図である。
【図１０】本発明の実施の形態１における半導体装置の一例を示す平面図である。
【図１１】本発明の実施の形態１における半導体装置の一例を示す平面図である。
【図１２】本発明の実施の形態１における半導体装置の製造方法を説明する要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２０】図１９に続く半導体装置の製造工程中の要部断面図である。
【図２１】図２０に示した半導体装置の製造方法を説明する要部平面図である。
【図２２】図２０に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２に示した半導体装置の製造方法を説明する要部平面図である。
【図２４】図２２に示した半導体装置の製造方法を説明する要部平面図である。
【図２５】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２６】本発明の実施の形態２における電子装置の要部平面図である。
【図２７】図２６に示した半導体チップの要部平面図である。
【図２８】図２６に示した電子装置の要部回路図である。
【図２９】本発明者らが検討した半導体装置を示す平面図である。
【符号の説明】
【００９２】
１  基板
２  サブコレクタ層
３  コレクタ層
４  ベース層
４ａ  円弧部
４ｂ  弦部
４ｃ  突起部
４ＢＭ  ベースメサ
５  エミッタ層
６  エミッタコンタクト層
６ａ  円弧部
６ｂ  弦部
６ｃ  突起部
７  エミッタ電極
７ａ  円弧部
７ｂ  弦部
７ｃ  突起部
７Ｄ１、７Ｄ２  寸法
７ｖ  裏面ビア電極
８  ベース電極
９  積層膜
９ａ  コレクタ電極（積層膜）
９ａ１  第１部
９ａ２  第２部
１０ｂ１、１０ｃ１、１０ｅ１、１０ｅ２  コンタクトホール
１０Ｄ  寸法
１３ａ  絶縁膜
１３ｂ  絶縁膜（層間絶縁膜）
１３ｃ  絶縁膜（層間絶縁膜）
１３ｄ  絶縁膜（層間絶縁膜）
２０ａ、２０ｂ  切り欠き部
２４  エミッタ取り纏め配線
２５  コレクタ取り纏め配線
２６  コレクタ出力端子パッド
２７  ベース取り纏め配線
２８  ベース入力端子パッド
４０  裏面電極
５１  ＨＢＴ
５２  ベース電極
５３  エミッタ電極
５３Ｄ  最小寸法
５４  コレクタ電極
５５  第１層配線
５６  第２層配線
５７  コンタクトホール
Ａ１、Ａ２  領域
ＢＭＡ  形成領域
Ｃ  コンタクト部
ＣＨＰ  半導体チップ（チップ）
ＣＭ１、ＣＭ３、ＣＭ４  容量素子
ＣＢ１、ＣＢ２、ＣＣ１、ＣＣ２、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４  容量素子
ＣＣＢ１  第１回路ブロック
ＣＣＢ２  第２回路ブロック
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５  寸法
Ｌｅ  最小寸法
ＬＣ１、ＬＣ２、ＬＨ１、ＬＭ１、ＬＭ３、ＷＢ  インダクタ
Ｍ１ｂ  ベース引き出し配線（第１層配線）
Ｍ１ｃ  コレクタ引き出し配線（第１層配線）
Ｍ１ｅ  エミッタ引き出し配線（第１層配線）
Ｍ１ｖ  第１層配線
Ｍ２ｅ  エミッタ引き出し配線（第２層配線）
ＯＡ１  領域
ＯＡ２  開口部
ＰＡＭ  パワーアンプモジュール
ＰＬＳ  配線基板
Ｒ  レジスト膜
Ｑ、Ｑ１、Ｑ２、Ｑａ、Ｑｂ  ＨＢＴ
ＶＨ  ビアホール
【図１】
2006147911.tif 000003
【図２】
2006147911.tif 000004
【図３】
2006147911.tif 000005
【図４】
2006147911.tif 000006
【図５】
2006147911.tif 000007
【図６】
2006147911.tif 000008
【図７】
2006147911.tif 000009
【図８】
2006147911.tif 000010
【図９】
2006147911.tif 000011
【図１０】
2006147911.tif 000012
【図１１】
2006147911.tif 000013
【図１２】
2006147911.tif 000014
【図１３】
2006147911.tif 000015
【図１４】
2006147911.tif 000016
【図１５】
2006147911.tif 000017
【図１６】
2006147911.tif 000018
【図１７】
2006147911.tif 000019
【図１８】
2006147911.tif 000020
【図１９】
2006147911.tif 000021
【図２０】
2006147911.tif 000022
【図２１】
2006147911.tif 000023
【図２２】
2006147911.tif 000024
【図２３】
2006147911.tif 000025
【図２４】
2006147911.tif 000026
【図２５】
2006147911.tif 000027
【図２６】
2006147911.tif 000028
【図２８】
2006147911.tif 000029
【図２９】
2006147911.tif 000030
【図２７】
2006147911.tif 000031