(57)【要約】【課題】比較的小さいアイドル電流でも良好な応答性を示すＡＢ級増幅器を比較的小さな回路規模で実現する。【解決手段】ＡＢ級増幅器は、差動入力電圧を増幅する入力増幅部（１０）、入力増幅部１０の電流出力を増幅する出力増幅部（２０）、差動入力電圧に応じて入力増幅部（１０）のゲインを制御するゼロゲイン補償部（４０）を備えている。ゼロゲイン補償部（４０）は、差動入力電圧に基づいて、差動入力電圧がゼロのときを中心とする上に凸の電流を生成し、これを入力増幅部（１０）のバイアス電流として供給する。【選択図】図１
2006229773.tif 000002
【特許請求の範囲】
【請求項１】
差動入力電圧を増幅する差動増幅部と、
前記差動入力電圧がゼロに近づくにつれ前記差動増幅部のゲインを上げ、前記差動入力電圧がゼロから離れるにつれ前記ゲインを下げるゼロゲイン補償部とを備えた
ことを特徴とするＡＢ級増幅器。
【請求項２】
請求項１に記載のＡＢ級増幅器において、
前記ゼロゲイン補償部は、前記差動入力電圧の逆数の絶対値の線形関数で表される電流を生成し、当該電流を前記差動増幅部のバイアス電流として供給する
ことを特徴とするＡＢ級増幅器。
【請求項３】
請求項２に記載のＡＢ級増幅器において、
前記ゼロゲイン補償部は、
前記差動入力電圧を第１の電流に変換する電圧電流変換回路と、
前記第１の電流の絶対値に相当する第２の電流を生成する絶対値生成回路と、
前記第２の電流の逆数の所定倍に相当する第３の電流を生成する逆数生成回路とを有し、
前記第３の電流を前記バイアス電流として供給するものである
ことを特徴とするＡＢ級増幅器。
【請求項４】
請求項３に記載のＡＢ級増幅器において、
前記絶対値生成回路及び前記逆数生成回路は、いずれも、バイポーラトランジスタで構成されている
ことを特徴とするＡＢ級増幅器。
【請求項５】
請求項１に記載のＡＢ級増幅器において、
前記差動入力電圧が最大振幅に近づくにつれ前記ゲインを上げ、前記差動入力電圧が最大振幅から離れるにつれ前記ゲインを下げる最大振幅ゲイン補償部を備えた
ことを特徴とするＡＢ級増幅器。
【請求項６】
請求項１に記載のＡＢ級増幅器において、
前記最大振幅ゲイン補償部は、前記差動入力電圧の絶対値が閾値よりも小さいとき大きさがゼロとなる一方、前記絶対値が前記閾値よりも大きいとき前記絶対値の線形関数で表される電流を生成し、当該電流を前記差動増幅部のバイアス電流として供給する
ことを特徴とするＡＢ級増幅器。
【請求項７】
請求項６に記載のＡＢ級増幅器において、
前記最大振幅ゲイン補償部は、
前記差動入力電圧を第１の電流に変換する電圧電流変換回路と、
前記第１の電流の絶対値に相当する第２の電流を生成する絶対値生成回路と、
前記第２の電流が前記閾値よりも小さいとき大きさがゼロとなる一方、前記第２の電流が前記閾値よりも大きいとき、前記第２の電流から前記閾値を差し引いた大きさの第３の電流を生成するスライス回路とを有し、
前記第３の電流を前記バイアス電流として供給するものである
ことを特徴とするＡＢ級増幅器。
【請求項８】
請求項７に記載のＡＢ級増幅器において、
前記絶対値生成回路は、バイポーラトランジスタで構成されている
ことを特徴とするＡＢ級増幅器。
【請求項９】
差動入力電圧を増幅する差動増幅部と、
前記差動増幅部の入出力間に設けられた可変容量回路と、
前記差動入力電圧がゼロに近づくにつれ前記可変容量回路の容量値を下げ、前記差動入力電圧がゼロから離れるにつれ前記容量値を上げる容量値制御部とを備えた
ことを特徴とするＡＢ級増幅器。
【請求項１０】
請求項９に記載のＡＢ級増幅器において、
前記容量値制御部は、前記差動入力電圧が最大振幅に近づくにつれ前記容量値を下げ、前記差動入力電圧が最大振幅から離れるにつれ前記容量値を上げる
ことを特徴とするＡＢ級増幅器。
【請求項１１】
請求項９に記載のＡＢ級増幅器において、
前記可変容量回路は、
複数の容量と、
前記複数の容量のそれぞれに対応する複数のスイッチとを有するものであり、
前記複数のスイッチは、それぞれ、前記容量値制御部の制御により開閉動作をする
ことを特徴とするＡＢ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＢ級増幅器に関し、特に、チャネルドライバ等に用いられるリニアドライバとして好適なＡＢ級増幅器に関する。
【背景技術】
【０００２】
図１４は、リニアドライバとして用いられる、従来の完全差動型のＡＢ級増幅器の構成を示す。入力増幅器１０は、差動入力電圧を４つの電流出力へ変換する電圧電流変換増幅器である。出力増幅器２０は、入力増幅器１０の電流出力を増幅し、抵抗とコイルとからなる外部負荷１００を駆動する。コモンモードフィードバック回路３０は、出力増幅器２０の出力側の端子ＦＯ及びＲＯの中点電圧が電源電圧Ｖｃｃの半分（Ｖｃｃ／２）となるように制御する。なお、端子ＦＯ及びＲＯの中点電圧は、これら端子間に直列に挿入された抵抗Ｒ５及びＲ６の接続点から得られる。また、電圧Ｖｃｃ／２は、電源とグランドとの間に直列に挿入された抵抗Ｒ７及びＲ８の接続点から得られる。
【０００３】
上記のＡＢ級増幅器において、系の開ループゲインが十分に高いことを仮定すると、差動入力から端子ＦＯへの出力に係るゲインは、抵抗Ｒ１と抵抗Ｒ２との比で決定される。同様に、差動入力から端子ＲＯへの出力に係るゲインは、抵抗Ｒ３と抵抗Ｒ４との比で決定される。
【０００４】
図１５は、出力増幅器２０の端子ＦＯ側の構成を示す。端子ＦＯ側の出力用パワートランジスタ２１及び２２には、通常、オン抵抗が低くなるように比較的大きなサイズのものが用いられる。ＡＢ級制御回路２３は、端子ＦＯの電圧のＡＢ級動作を制御する。特に、ＡＢ級制御回路２３は、入力電圧Ｖｉｎが基準電圧Ｖｒｅｆを含むその近傍のとき、すなわち、差動入力電圧がゼロを含むその近傍（以下、ゼロ近傍と称する）のとき、パワートランジスタ２１及び２２に流れるアイドル電流（電源からグランドへの貫通電流）を制御し、差動増幅の線形性を改善する。
【０００５】
図１６は、入力電圧Ｖｉｎに対するパワートランジスタ２１（上側）及びパワートランジスタ２２（下側）のゲート−ソース間電圧Ｖｇｓのグラフである。また、図１７は、入力電圧Ｖｉｎに対するパワートランジスタ２１（上側）及びパワートランジスタ２２（下側）のドレイン電流Ｉｄのグラフである。これらグラフにより、差動入力電圧がゼロ近傍のときのアイドル電流の存在が示されている。なお、出力増幅器２０の端子ＲＯ側についても上述した端子ＦＯ側と同様の構成となっている。図１８は、従来のＡＢ級増幅器の入出力特性グラフである。上記の構成により、入力電圧Ｖｉｎの変化に応じて入力増幅器１０の電流出力、及び出力増幅器２０の入力側の端子ＲＵ，ＲＤ，ＦＵ，ＦＤの電圧及び出力側の端子ＦＯ及びＲＯの電圧が変化し、外部負荷１００に流れる電流が制御される。この結果、アクチュエータ等のメカニズムの動作スピードの制御が可能となる。
【０００６】
図１９は、従来のＡＢ級増幅器の出力ゲイン特性グラフである。従来のＡＢ級増幅器では、差動入力電圧がゼロ近傍のときのゲインが著しく低下する。これは、図１６に示したように、差動入力信号がゼロ近傍のとき、上側のパワートランジスタ２１及び下側のパワートランジスタ２２のゲート−ソース間電圧Ｖｇｓがいずれも小さくなるためである。特に、上記のアイドル電流を絞ると、差動入力電圧がゼロ近傍のときのゲインはより一層低下してしまう。また、出力電圧が飽和する領域では出力電流量が大きくなる等の原因により出力トランジスタを形成するデバイスの特性によりゲインが低下する。
【０００７】
従来、リニアドライバ等に使用されるＡＢ級増幅器には、差動入力電圧がゼロ近傍のとき、全体のループゲインが低くなり、ユニティーゲイン周波数が低下し、応答性が悪化するという問題があった。差動入力電圧がゼロのときに流れるアイドル電流を増やせば応答性は良くなるが、発熱が大きくなるという副作用があった。そこで、入力増幅器に並列にトランスコンダクタンス回路を追加して、差動入力電圧がゼロ近傍のときのゲイン低下を補償し、応答性を改善しているものがある（例えば、特許文献１参照）。
【特許文献１】特表２００２−５２６９６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、差動入力電圧がゼロ近傍のときのゲイン低下を補償するためにトランスコンダクタンス回路を追加する手法では、ＡＢ級増幅器全体としての回路面積が大きくなってしまい、実用化の点で不利である。また、この手法では、出力電圧が飽和する領域でのゲイン補償まで実現可能であるとは言えない。
【０００９】
上記問題に鑑み、本発明は、比較的小さいアイドル電流でも良好な応答性を示すＡＢ級増幅器を比較的小さな回路規模で実現することを課題とする。さらに、出力電圧が飽和する領域でゲイン補償が可能なＡＢ級増幅器を実現することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明が講じた手段は、ＡＢ級増幅器として、差動入力電圧を増幅する差動増幅部と、前記差動入力電圧がゼロに近づくにつれ前記差動増幅部のゲインを上げ、前記差動入力電圧がゼロから離れるにつれ前記ゲインを下げるゼロゲイン補償部とを備えたものとする。
【００１１】
この発明によると、差動入力電圧がゼロに近づくにつれ差動増幅部のゲインが上がり、差動入力電圧がゼロから離れるにつれ差動増幅部のゲインが下がる。これにより、差動入力電圧がゼロ近傍でのＡＢ級増幅器の出力ゲインの低下を、アイドル電流を増加させることなく補償することができる。
【００１２】
具体的には、前記ゼロゲイン補償部は、前記差動入力電圧の逆数の絶対値の線形関数で表される電流を生成し、当該電流を前記差動増幅部のバイアス電流として供給する。
【００１３】
より具体的には、前記ゼロゲイン補償部は、前記差動入力電圧を第１の電流に変換する電圧電流変換回路と、前記第１の電流の絶対値に相当する第２の電流を生成する絶対値生成回路と、前記第２の電流の逆数の所定倍に相当する第３の電流を生成する逆数生成回路とを有し、前記第３の電流を前記バイアス電流として供給するものである。
【００１４】
好ましくは、前記絶対値生成回路及び前記逆数生成回路は、いずれも、バイポーラトランジスタで構成されているものとする。
【００１５】
また、好ましくは、上記のＡＢ級増幅器は、前記差動入力電圧が最大振幅に近づくにつれ前記ゲインを上げ、前記差動入力電圧が最大振幅から離れるにつれ前記ゲインを下げる最大振幅ゲイン補償部を備えたものとする。
【００１６】
この発明によると、差動入力電圧が最大振幅に近づくにつれ差動増幅部のゲインが上がり、差動入力電圧が最大振幅から離れるにつれ差動増幅部のゲインが下がる。これにより、差動入力電圧が最大振幅に近づく領域、すなわち、出力電圧が飽和する領域でのＡＢ級増幅器の出力ゲインの低下を補償することができる。
【００１７】
具体的には、前記最大振幅ゲイン補償部は、前記差動入力電圧の絶対値が閾値よりも小さいとき大きさがゼロとなる一方、前記絶対値が前記閾値よりも大きいとき前記絶対値の線形関数で表される電流を生成し、当該電流を前記差動増幅部のバイアス電流として供給する。
【００１８】
より具体的には、前記最大振幅ゲイン補償部は、前記差動入力電圧を第１の電流に変換する電圧電流変換回路と、前記第１の電流の絶対値に相当する第２の電流を生成する絶対値生成回路と、前記第２の電流が前記閾値よりも小さいとき大きさがゼロとなる一方、前記第２の電流が前記閾値よりも大きいとき、前記第２の電流から前記閾値を差し引いた大きさの第３の電流を生成するスライス回路とを有し、前記第３の電流を前記バイアス電流として供給するものである。
【００１９】
好ましくは、前記絶対値生成回路は、バイポーラトランジスタで構成されているものとする。
【００２０】
一方、上記課題を解決するために本発明が講じた手段は、ＡＢ級増幅器として、差動入力電圧を増幅する差動増幅部と、前記差動増幅部の入出力間に設けられた可変容量回路と、前記差動入力電圧がゼロに近づくにつれ前記可変容量回路の容量値を下げ、前記差動入力電圧がゼロから離れるにつれ前記容量値を上げる容量値制御部とを備えたものとする。
【００２１】
この発明によると、差動入力電圧がゼロに近づくにつれ可変容量回路の容量値が下がり、差動入力電圧がゼロから離れるにつれ可変容量回路の容量値が上がる。これにより、差動入力電圧がゼロ近傍でのＡＢ級増幅器の出力ゲインの低下を、可変容量回路による位相補償によって、アイドル電流を増加させることなく補償することができる。
【００２２】
好ましくは、前記容量値制御部は、前記差動入力電圧が最大振幅に近づくにつれ前記容量値を下げ、前記差動入力電圧が最大振幅から離れるにつれ前記容量値を上げるものとする。
【００２３】
この発明によると、差動入力電圧が最大振幅に近づくにつれ可変容量回路の容量値が下がり、差動入力電圧が最大振幅から離れるにつれ可変容量回路の容量値が上がる。これにより、差動入力電圧が最大振幅に近づく領域、すなわち、出力電圧が飽和する領域でのＡＢ級増幅器の出力ゲインの低下を、可変容量回路による位相補償によって補償することができる。
【００２４】
具体的には、前記可変容量回路は、複数の容量と、前記複数の容量のそれぞれに対応する複数のスイッチとを有するものであり、前記複数のスイッチは、それぞれ、前記容量値制御部の制御により開閉動作をする。
【発明の効果】
【００２５】
本発明によると、差動入力電圧がゼロ近傍さらには出力電圧が飽和する領域におけるＡＢ級増幅器の出力ゲイン低下が補償され、良好な応答性及びループ安定性が得られる。上記のゲイン補償のために追加される回路の規模は、ＡＢ級増幅器全体から比べて極めて小さいため、本発明に係るＡＢ級増幅器は比較的小さな回路規模で実現される。また、アイドル電流を特に増加させることなく上記のゲイン補償が行われるため、ＡＢ級増幅器の発熱量が抑制される。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＡＢ級増幅器の構成を示す。本実施形態に係るＡＢ級増幅器は、例えば、リニアドライバとして用いられる。本実施形態に係るＡＢ級増幅器は、図１４に示した従来のＡＢ級増幅器に、さらに、入力増幅器１０のゲインを制御するゼロゲイン補償部４０及び最大振幅ゲイン補償部５０を備えた構成をしている。
【００２８】
入力増幅部１０は、バイポーラトランジスタ及びＭＯＳトランジスタのいずれを用いても構成してもよい。図２は、バイポーラトランジスタを用いた場合の入力増幅部１０の構成例を示す。入力増幅器１０をバイポーラトランジスタで構成した場合、入力増幅器１０のゲインはバイアス電流としてのテール電流ＩTに比例する。一方、図３は、ＭＯＳトランジスタを用いた場合の入力増幅器１０の構成例を示す。入力増幅器１０をＭＯＳトランジスタで構成した場合、入力増幅器１０のゲインはバイアス電流としてのテール電流ＩTの平方根に比例する。したがって、入力増幅器１０を構成するトランジスタの種類にかかわらず、テール電流ＩTを制御することで入力増幅部１０のゲイン制御が可能である。
【００２９】
図１に戻り、ゼロゲイン補償部４０は、入力増幅器１０への差動入力電圧を受け、この差動入力電圧がゼロに近づくにつれ入力増幅器１０のゲインが上がり、差動入力電圧がゼロから離れるにつれゲインが下がるように、上記のテール電流ＩTを制御する。具体的には、ゼロゲイン補償部４０は、電圧電流変換回路４１、絶対値生成回路４２及び絶対値生成回路４３を備えている。
【００３０】
図４は、電圧電流変換回路４１の回路構成例を示す。電圧電流変換回路４１は、入力増幅器１０への差動入力電圧を受け、これを電流Ｉ１に変換する。電圧電流変換回路４１の電圧電流変換ゲインは、抵抗１４１及び１４２の抵抗値で決定される。なお、差動入力電圧がゼロ近傍での電流出力特性を急峻にするために、抵抗１４１及び１４２の抵抗値をゼロにして、電圧電流変換ゲインを高く設定する場合が多い。
【００３１】
図５は、絶対値生成回路４２の回路構成例を示す。この例では、絶対値生成回路４２はバイポーラトランジスタで構成される。絶対値生成回路４２は、電流Ｉ１を受け、その絶対値に相当する電流Ｉ２を出力する。すなわち、絶対値生成回路４２は、入力電圧Ｖｉｎに対して基準電圧Ｖｒｅｆを中心としたＶ字特性の電流Ｉ２を生成する。
【００３２】
図６は、逆数生成回路４３の回路構成例を示す。この例では、逆数生成回路４３はバイポーラトランジスタで構成される。逆数生成回路４３は、電流Ｉ２を受け、その逆数の所定倍に相当する電流Ｉｚを出力する。ここで、電流Ｉｚは次式で表される。
Ｉｚ＝Ｉａ2／（ｇｍ１｜ΔＶ｜＋Ｉｂ）＋Ｉｃ
ただし、ｇｍ１は電圧電流変換回路４１の電圧電流変換ゲイン、ΔＶは差動入力電圧、そしてＩａ，Ｉｂ及びＩｃは、図６に示した逆数生成回路４３における各バイアス電流である。すなわち、逆数生成回路４３は、入力電圧Ｖｉｎに対して基準電圧Ｖｒｅｆを中心とした上に凸の電流Ｉｚを生成する。図７は、入力電圧Ｖｉｎに対する電流Ｉｚのグラフである。なお、上記式では電流Ｉｚは電流Ｉａの２乗に比例するように表されているが、逆数生成回路４３の回路構成を適宜変更することにより同式における電流Ｉａのべき乗数は変わり得る。
【００３３】
図１に戻り、最大振幅ゲイン補償部５０は、入力増幅器１０への差動入力電圧を受け、この差動入力電圧が最大振幅（０又は２＊Ｖｒｅｆ）に近づくにつれ入力増幅器１０のゲインが上がり、差動入力電圧が最大振幅から離れるにつれゲインが下がるように、上記のテール電流ＩTを制御する。差動入力電圧が最大振幅近くになるとＡＢ級増幅器の出力電圧は飽和する。具体的には、最大振幅ゲイン補償部５０は、電圧電流変換回路５１、絶対値生成回路５２及びスライス回路５３を備えている。このうち電圧電流変換回路５１及び絶対値生成回路５２は、上記の電圧電流変換回路４１及び絶対値生成回路４２と同様である。
【００３４】
図８は、スライス回路５３の回路構成例を示す。スライス回路５３は、絶対値生成回路５２から出力された電流Ｉ２を受け、電流Ｉ２が閾値よりも小さいとき大きさがゼロとなる一方、電流Ｉ２が閾値よりも大きいとき、電流Ｉ２から閾値を差し引いた大きさの電流Ｉｓを出力する。ここで、電流Ｉｓは次式で表される。
Ｉｓ＝ｇｍ２｜ΔＶ｜−Ｉｄ  ただし、Ｉｓ≧０
ただし、ｇｍ２は電圧電流変換回路５１の電圧電流変換ゲイン、ΔＶは差動入力電圧、そしてＩｄは、図８に示したスライス回路５３におけるバイアス電流である。すなわち、スライス回路５３は、入力電圧Ｖｉｎの基準電圧Ｖｒｅｆからの差が閾値の範囲内では電流Ｉｓをゼロに保ち、閾値を超えると入力電圧Ｖｉｎの絶対値に比例して電流Ｉｓを増加させる。なお、この閾値は、電流Ｉｄによって決定される。
【００３５】
ゼロゲイン補償部４０によって生成される電流Ｉｚと最大振幅ゲイン補償部５０によって生成される電流Ｉｓとを合わせたものが入力増幅器１０のテール電流ＩTとなる。図９は、入力電圧Ｖｉｎに対するテール電流ＩTのグラフである。図９に示したように、差動入力電圧がゼロ近傍のとき、ゼロゲイン補償部４０によって比較的大きな電流Ｉｚが生成されるため、テール電流ＩTもまた比較的大きくなる。したがって、差動入力電圧がゼロ近傍での入力増幅部１０のゲインが増加し、これにより、図１９に示した差動入力電圧がゼロ近傍での出力ゲインの低下が補償される。
【００３６】
差動入力電圧がゼロから離れるにつれ出力ゲインは上昇するため、テール電流ＩTが過剰に引き込まれるとループの安定性を損なうおそれがある。その点、図９に示したように、差動入力電圧がゼロから離れるにつれ、ゼロゲイン補償部４０によって生成される電流Ｉｚが減少するため、テール電流ＩTもまた減少する。したがって、差動入力電圧がゼロから離れるにつれ入力増幅部１０のゲインは減少し、これにより、ループ全体としての安定性が確保される。
【００３７】
一方、図９に示したように、差動入力電圧が閾値を超え最大振幅に近づくにつれ最大振幅ゲイン補償部５０によって生成される電流Ｉｓが増大するため、テール電流ＩTもまたこれに伴い増大する。したがって、図９に示したように、出力電圧が飽和する領域において入力増幅部１０のゲインが増加し、これにより、図１９に示した出力電圧が飽和する領域での出力ゲインの低下が補償される。特に、最大振幅ゲイン補償部５０について、電流電圧変換ゲインｇｍ２と電流Ｉｄとを適宜変更することにより、出力電圧が飽和する近傍でのＡＢ級増幅器のゲイン低下を精度よく補償することができる。なお、電圧電流変換回路５１の電圧電流変換ゲインｇｍ２は、電圧電流変換回路５１の回路構成が図４に示した例と同じであるとした場合、抵抗１４１及び１４２によって決定されるため、これら抵抗１４１及び１４２の抵抗値を適宜設定することによって容易に変更可能である。
【００３８】
以上、本実施形態によると、差動入力電圧がゼロ近傍及び出力電圧が飽和する領域でのＡＢ級増幅器の出力ゲイン低下が補償される。このようなゲイン補償を可能にするゼロゲイン補償部４０及び最大振幅ゲイン補償部５０の回路規模は出力増幅部２０の回路規模と比較すると十分に小さい。したがって、これら補償部の追加によるＡＢ級増幅器全体としての回路規模の増大は問題とならない程度に十分に抑制されたものである。
【００３９】
なお、上記説明では入力増幅部１０をＮＰＮトランジスタ又はＮｃｈトランジスタで構成した例を示したが、ＰＮＰトランジスタ又はＰｃｈトランジスタを用いて構成してもよい。また、幅広い入力電圧レンジに対して一定のゲインを得るべく、Ｐｃｈトランジスタ及びＮｃｈトランジスタ、又はＮＰＮトランジスタ及びＰＮＰトランジスタによる並列差動段を構成してもよい。
【００４０】
また、出力電圧が飽和する領域におけるゲイン低下を補償する必要がない場合には、最大振幅ゲイン補償部５０を省略してもよい。この場合、図７に示した電流Ｉｚがそのまま入力増幅部１０のテール電流ＩTとなる。
【００４１】
（第２の実施形態）
図１０は、本発明の第２の実施形態に係るＡＢ級増幅器の構成を示す。本実施形態に係るＡＢ級増幅器は、第１の実施形態に係るＡＢ級増幅器におけるコモンモードフィードバック回路３０を省略し、必要な変形を加えた構成をしている。
【００４２】
バッファ６０ａはゲインが“１”の増幅器であり、差動入力電圧と同相の電圧信号を生成する。バッファ６０ｂはゲインが“１”の増幅器であり、差動入力電圧とは逆相の電圧信号を生成する。ゲイン補償部７０ａ及び７０ｂは、それぞれ、図１に示したゼロゲイン補償部４０を備え、必要に応じて最大振幅ゲイン補償部５０をも備えている。ゲイン補償部７０ａ及び７０ｂは、それぞれ、入力増幅器１０ａ及び１０ｂのテール電流ＩTを制御することで入力増幅器１０ａ及び１０ｂのゲインを制御し、ループの安定性を保ちつつ、差動入力電圧がゼロ近傍その他での出力増幅器２０ａ及び２０ｂの出力ゲイン低下を補償する。
【００４３】
以上、本実施形態によると、コモンモードフィードバック回路を備えないＡＢ級増幅器においても、差動入力電圧の同相及び逆相の電圧信号のそれぞれの増幅に係る出力ゲインの低下を補償することにより、第１の実施形態と同様の効果が奏される。
【００４４】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係るＡＢ級増幅器の構成を示す。本実施形態に係るＡＢ級増幅器は、例えば、リニアドライバとして用いられる。本実施形態に係るＡＢ級増幅器は、図１４に示した従来のＡＢ級増幅器に、さらに、４つの可変容量回路８０及びこれらの容量値を制御する容量値制御部９０を備えた構成をしている。すなわち、本実施形態に係るＡＢ級増幅器は、出力増幅器２０のゲイン変動を吸収すべく、出力増幅器２０の入出力位相を補償するものである。
【００４５】
４つの可変容量回路８０は、それぞれ、出力増幅器２０の端子ＦＵと端子ＦＯとの間、端子ＲＵと端子ＦＯとの間、端子ＦＤと端子ＲＯとの間、及び端子ＲＤと端子ＲＯとの間に設けられ、容量値制御部９０からの制御信号ＣＴＬに応じて容量値が変更可能となっている。基本的に、端子ＦＯ及びＲＯ側の回路構成及び特性が対称であれば、４つの可変容量回路８０はいずれも同じ回路構成となるとともに、４つの可変容量回路８０の容量値は常に同じ値となる。
【００４６】
図１２は、可変容量回路８０の回路構成例を示す。可変容量回路８０は、複数の容量８１、及び各容量８１に対応した複数のスイッチ８２ａ及び８２ｂを備えている。各スイッチ８２ａ及び８２ｂは、与えられた制御信号ＣＴＬに応じて開閉動作をする。これにより、可変容量回路８０において電気的に接続される容量８１の個数が変化し、可変容量回路８０の容量値が変化する。
【００４７】
一般に、位相補償の容量値を大きくするとループの安定性は良化するが、バンド幅が低くなり、ループの応答性が悪化する。そこで、容量値制御部９０は、出力ゲインが低下する差動入力電圧がゼロ近傍及び出力電圧が飽和する領域では、バンド幅を広くして高速応答可能なように位相補償容量値を小さくする。一方、これ以外の領域では出力ゲインが大きく、位相補償容量値を大きくしてもバンド幅が狭くなることはないため、ループの安定性を保つべく位相補償容量値を大きくする制御を行う。図１３は、入力電圧Ｖｉｎに対する可変容量回路８０の容量値の変化を示したグラフである。
【００４８】
以上、本実施形態によると、差動入力電圧がゼロ近傍及び出力電圧が飽和する領域でのＡＢ級増幅器の出力ゲイン低下が補償される。このようなゲイン補償を可能にする可変容量回路８０及び容量値制御部９０の回路規模は出力増幅部２０の回路規模と比較すると十分に小さい。したがって、これら補償部の追加によるＡＢ級増幅器全体としての回路規模の増大は問題とならない程度に十分に抑制されたものである。
【００４９】
なお、出力電圧が飽和する領域におけるゲイン低下を補償する必要がない場合には、容量値制御部９０は、特に同領域における位相補償を制御しなくてもよい。
【００５０】
以上、本発明の実施形態についていくつか説明したが、本発明に係るＡＢ級増幅器は２段の増幅器に限定されるものではない。３段以上の増幅段を有するＡＢ級増幅器についても本発明により上記と同様の効果が得られる。また、複数段について上記のゲイン補償を行うようにしても上記と同様の効果が得られることは言うまでもない。
【産業上の利用可能性】
【００５１】
本発明に係るＡＢ級増幅器は、比較的小規模な回路構成で、差動入力電圧がゼロ近傍でのゲイン補償をしつつ入力電圧の全範囲にわたって良好な応答性及びループ安定性を示すため、チャネルドライバ等に使用されるリニアドライバとして有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係るＡＢ級増幅器の構成図である。
【図２】バイポーラトランジスタを用いた場合の入力増幅器の構成図である。
【図３】ＭＯＳトランジスタを用いた場合の入力増幅器の構成図である。
【図４】電流電圧変換回路の回路構成図である。
【図５】絶対値生成回路の回路構成図である。
【図６】逆数生成回路の回路構成図である。
【図７】ゼロゲイン補償部によって生成された電流のグラフである。
【図８】スライス回路の回路構成図である。
【図９】図１のＡＢ級増幅器における入力増幅器のテール電流のグラフである。
【図１０】本発明の第２の実施形態に係るＡＢ級増幅器の構成図である。
【図１１】本発明の第３の実施形態に係るＡＢ級増幅器の構成図である。
【図１２】可変容量回路の回路構成図である。
【図１３】入力電圧に対する可変容量回路の容量値のグラフである。
【図１４】従来の完全差動型のＡＢ級増幅器の構成図である。
【図１５】図１４に示した出力増幅器におけるＦＯ側の構成図である。
【図１６】入力電圧に対する出力パワートランジスタのゲート−ソース間電圧のグラフである。
【図１７】入力電圧に対する出力パワートランジスタのドレイン電流のグラフである。
【図１８】従来のＡＢ級増幅器の入出力特性グラフである。
【図１９】従来のＡＢ級増幅器の出力ゲイン特性グラフである。
【符号の説明】
【００５３】
１０  入力増幅器（差動増幅部）
２０  出力増幅器（差動増幅部）
４０  ゼロゲイン補償部
４１  電圧電流変換回路
４２  絶対値生成回路
４３  逆数生成回路
５０  最大振幅ゲイン補償部
５１  電流電圧変換回路
５２  絶対値生成回路
５３  スライス回路
８０  可変容量回路
８１  容量
８２ａ，８２ｂスイッチ
９０  容量値制御部
【図１】
2006229773.tif 000003
【図２】
2006229773.tif 000004
【図３】
2006229773.tif 000005
【図４】
2006229773.tif 000006
【図５】
2006229773.tif 000007
【図６】
2006229773.tif 000008
【図７】
2006229773.tif 000009
【図８】
2006229773.tif 000010
【図９】
2006229773.tif 000011
【図１０】
2006229773.tif 000012
【図１１】
2006229773.tif 000013
【図１２】
2006229773.tif 000014
【図１３】
2006229773.tif 000015
【図１４】
2006229773.tif 000016
【図１５】
2006229773.tif 000017
【図１６】
2006229773.tif 000018
【図１７】
2006229773.tif 000019
【図１８】
2006229773.tif 000020
【図１９】
2006229773.tif 000021