(57)【要約】【課題】受光部と、信号処理回路部とを備えた受光素子において、信号処理回路部の最表面に形成された遮光膜を配線として利用し、高性能かつ低コストの受光素子を提供する。【解決手段】本発明の受光素子には、光ディスク（不図示）からの戻り光を受ける受光部１００、信号処理回路部２００、ボンディングパッド部３００などが形成されている。信号処理回路部２００には、各種トランジスタや配線８、１０などが配置されて、その上に保護膜としてＳｉＮ膜１１が全面に形成されている。ＳｉＮ膜の上にはさらに、Ａｕ／Ｔｉ層１３が形成されている。Ａｕ／Ｔｉ層１３は、遮光膜の役割を果たすとともに、スルーホール１２を介して配線１０と電気的に接続され、配線の一部あるいはボンディングパッドの一部として機能する。【選択図】図１
2006147749.tif 000002
【特許請求の範囲】
【請求項１】
受光された光を検知するための受光部と、前記受光部で発生した光信号を処理するための信号処理回路部と、外部との電気的接続を行うためのボンディングパッド部と、を備えた受光素子であって、
前記信号処理回路部および前記ボンディングパッド部を保護するための保護膜上に形成された導電性遮光膜の一部が、前記保護膜に形成されたスルーホールを通じて前記保護膜の下に設けられた金属配線と電気的に接続されてなることを特徴とする受光素子。
【請求項２】
前記導電性遮光膜は、前記ボンディングパッド部に形成された少なくとも一つのボンディングパッドと一体化して延びるように形成されていることを特徴とする請求項１記載の受光素子。
【請求項３】
前記ボンディングパッドから延びた領域の任意の部分に外部との電気的接続のためのワイヤがボンディングされていることを特徴とする請求項２記載の受光素子。
【請求項４】
前記ボンディングパッド部には、少なくとも２つ以上の同一機能を有するボンディングパッドが設けられており、
同一機能を有する前記ボンディングパッド間を前記導電性遮光膜で電気的に接続したことを特徴とする請求項１ないし３のいずれかに記載の受光素子。
【請求項５】
前記導電性遮光膜の下に接してバリアメタルが設けられており、
前記導電性遮光膜と前記保護膜下の前記金属配線とが前記バリアメタルを介して電気的に接続されてなることを特徴とする請求項１ないし４のいずれかに記載の受光素子。
【請求項６】
前記金属配線の最表面に形成された反射防止用バリアメタルと、前記バリアメタルとが電気的に接続されてなることを特徴とする請求項５記載の受光素子。
【請求項７】
発光素子を載置するための発光素子搭載部と、前記発光素子からの発光を反射するための光学反射部とをさらに備え、
前記光学反射部は、前記受光部および前記信号処理回路部が形成された半導体基板表面と４５度の角度を有する面を反射面として用いることを特徴とする請求項１ないし６のいずれかに記載の受光素子。
【請求項８】
前記導電性遮光膜がＡｕ、Ｐｔより選択される少なくとも一つの材料を用いることを特徴とする請求項１ないし７のいずれかに記載の受光素子。
【請求項９】
前記保護膜がＳｉＮ、ＳｉＯ2、ポリイミドより選択される少なくとも一つの材料を用いることを特徴とする請求項１ないし８のいずれかに記載の受光素子。
【請求項１０】
前記バリアメタルがＴｉ、ＴｉＮ、ＴｉＷ、Ｗ、Ｍｏ、Ｃｒ、Ｔａより選択される少なくとも一つの材料を用いることを特徴とする請求項５または６記載の受光素子。
【請求項１１】
半導体基板に受光部と、少なくとも１層以上の金属配線を有する信号処理回路部と、ボンディングパッド部と、を形成する工程と、
前記半導体基板上に保護膜を形成する工程と、
前記保護膜に、前記金属配線表面に至るスルーホールを形成する工程と、
前記スルーホールを含む前記保護膜全面にバリアメタルと導電性遮光膜との積層膜を形成する工程と、
前記バリアメタルと前記導電性遮光膜との積層膜をパターニングする工程と、を備え、
前記導電性遮光膜と前記金属配線とを、前記スルーホールを通じて電気的に接続することを特徴とする受光素子の製造方法。
【請求項１２】
前記金属配線の表面には反射防止用バリアメタルが設けられており、
前記スルーホールを形成する工程において、前記反射防止用バリアメタルに対し選択性の高いケミカルドライエッチング法を用いて前記保護膜をエッチングすることを特徴とする請求項１１記載の受光素子の製造方法。
【請求項１３】
前記受光部上の前記保護膜を除去する工程をさらに備えた請求項１１または１２記載の受光素子の製造方法。
【請求項１４】
前記半導体基板の所定の領域の上に形成された前記保護膜を除去し、前記半導体基板の表面を露出させる工程と、
前記半導体基板の露出面に対して異方性ウエットエッチングを行い、前記半導体基板表面と４５度の角度をなす傾斜面を前記半導体基板に形成する工程と、
前記傾斜面上に反射ミラーを形成する工程と、をさらに備えた請求項１１ないし１３のいずれかに記載の受光素子の製造方法。
【請求項１５】
前記反射ミラーは、
前記バリアメタルと導電性遮光膜との積層膜を形成する工程と、
前記バリアメタルと前記導電性遮光膜との積層膜をパターニングする工程とにより同時に形成されることを特徴とする請求項１１ないし１４のいずれかに記載の受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ピックアップ装置などに用いられる受光素子およびその製造方法に関し、高機能かつ低コストで生産可能な受光素子に関する。
【背景技術】
【０００２】
従来、光ピックアップ装置などに用いられる受光素子において、受光部、および受光部により発生した電流を増幅演算処理するための信号処理回路がシリコン等の半導体基板に一体に形成する構成が広く用いられている。このうち、信号処理回路に光ディスクでの反射光が入射し、ノイズとなるのを防止するため、信号処理回路部を金属膜等で遮光する技術が提案されている（例えば、特許文献１参照）。
【０００３】
図８に、上記従来の受光素子の構成を示す。
【０００４】
ｐ型シリコン基板８０１上に、外部との電気的接続を行うためのボンディングパッド部８２１、受光された光を検知するためのフォトダイオード部８２２、受光される光信号を処理するための信号処理回路部８２３が形成されている。
【０００５】
ボンディングパッド部８２１では、メタル層８０９上の表面保護絶縁膜８１２を開口し、その開口部にＴｉＷ層８１３、Ａｕ層８１４ａ、８１４ｂを積層してなるボンディングパッドを設けている。ボンディングパッドには、金属ワイヤ（図示せず）がボンディングされ、ワイヤがさらに、例えばリードフレーム（図示せず）とボンディングされて、外部と電気的に接続される。
【０００６】
フォトダイオード部８２２では、ｐ型基板８０１の上にｎ型エピタキシャル層８０５が設けられ、さらにエピタキシャル層８０５の上に形成された層間絶縁膜８０７の一部が開口されて受光面が形成されている。受光面となるｎ型エピタキシャル層８０５表面にはＳｉ3Ｎ4からなる反射防止膜８１７が形成されている。また、ｎ型エピタキシャル層８０５の表面に設けられたｎ+拡散層８０８にメタル層８０９が接続されており、エピタキシャル層８０５の電位が固定される。さらにｐ+埋込分離拡散層８０３を挟んで受光面の外周にｐ+拡散層８０６が設けられ、さらにｐ+拡散層８０６はメタル層８０９と接続されている。ｐ+拡散層８０６はガードリングの役割を果たす。
【０００７】
信号処理回路部８２３では、ｐ型基板８０１とｎ型エピタキシャル層８０５との間に、ｎ+埋込分離拡散層８０２が設けられ、さらにｎ型エピタキシャル層８０５の表面にベース領域となるｐ+拡散層８０６とコレクタ領域となるｎ+拡散層が形成されてそれぞれがメタル層８０９と接続されている。ｐ+拡散層８０６の内部にはエミッタ領域となるｎ+拡散層が形成され、さらにメタル層８０９と接続されている。
【０００８】
フォトダイオード部８２２の受光面を除くエピタキシャル層８０５の表面は、層間絶縁膜８０７で覆われており、その上にメタル層８０９が設けられている。メタル層８０９の上は表面保護絶縁膜８１２で覆われており、信号処理回路部８２３では保護膜８１２の上をさらにＴｉＷ層８１３、Ａｕ層８１４ａ、８１４ｂを積層してなる遮光膜が覆っている。この遮光膜とボンディングパッドとは同じ工程で形成される。
【特許文献１】特開平９−９７８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、光ディスク産業の需要に応じ、高機能かつ低コストで生産できる受光素子の開発が望まれている。
【００１０】
この点から言えば、上記従来の構成では、信号処理回路部の最表面を覆う金等の金属膜を単に遮光膜として用いているのみであり、その利用効率が高いとは言えず、製造コストの上昇に見合うだけの高機能化を達成することが困難である。
【００１１】
そこで、本発明は、上記従来の課題を解決するもので、最表面の保護膜上に形成された導電性遮光膜を保護膜のスルーホールを通じて保護膜の下の金属配線と電気的に接続することにより、ボンディングパッド間の電気的接続を容易にし、高機能かつ低コストで生産できる受光素子、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の受光素子は、受光された光を検知するための受光部と、前記受光部で発生した光信号を処理するための信号処理回路部と、外部との電気的接続を行うためのボンディングパッド部と、を備えた受光素子であって、前記信号処理回路部および前記ボンディングパッド部を保護するための保護膜上に形成された導電性遮光膜の一部が、前記保護膜に形成されたスルーホールを通じて前記保護膜の下に設けられた金属配線と電気的に接続されてなることを特徴とする受光素子。
【００１３】
前記導電性遮光膜は、前記ボンディングパッド部に形成された少なくとも一つのボンディングパッドと一体化して延びるように形成されていることが好ましい。
【００１４】
前記ボンディングパッドから延びた領域の任意の部分に外部との電気的接続のためのワイヤがボンディングされていることが好ましい。
【００１５】
前記ボンディングパッド部には、少なくとも２つ以上の同一機能を有するボンディングパッドが設けられており、同一機能を有する前記ボンディングパッド間を前記導電性遮光膜で電気的に接続したことが好ましい。
【００１６】
前記導電性遮光膜の下に接してバリアメタルが設けられており、前記導電性遮光膜と前記保護膜下の前記金属配線とが前記バリアメタルを介して電気的に接続されてなることが好ましい。
【００１７】
前記金属配線の最表面に形成された反射防止用バリアメタルと、前記バリアメタルとが電気的に接続されてなることが好ましい。
【００１８】
発光素子を載置するための発光素子搭載部と、前記発光素子からの発光を反射するための光学反射部とをさらに備え、前記光学反射部は、前記受光部および前記信号処理回路部が形成された半導体基板表面と４５度の角度を有する面を反射面として用いることが好ましい。
【００１９】
前記導電性遮光膜がＡｕ、Ｐｔより選択される少なくとも一つの材料を用いることが好ましい。
【００２０】
前記保護膜がＳｉＮ、ＳｉＯ2、ポリイミドより選択される少なくとも一つの材料を用いることが好ましい。
【００２１】
前記バリアメタルがＴｉ、ＴｉＮ、ＴｉＷ、Ｗ、Ｍｏ、Ｃｒ、Ｔａより選択される少なくとも一つの材料を用いることが好ましい。
【００２２】
また、本発明の受光素子の製造方法は、半導体基板に受光部と、少なくとも１層以上の金属配線を有する信号処理回路部と、ボンディングパッド部と、を形成する工程と、前記半導体基板上に保護膜を形成する工程と、前記保護膜に、前記金属配線表面に至るスルーホールを形成する工程と、前記スルーホールを含む前記保護膜全面にバリアメタルと導電性遮光膜との積層膜を形成する工程と、前記バリアメタルと前記導電性遮光膜との積層膜をパターニングする工程と、を備え、前記導電性遮光膜と前記金属配線とを、前記スルーホールを通じて電気的に接続することを特徴とする。
【００２３】
前記金属配線の表面には反射防止用バリアメタルが設けられており、前記スルーホールを形成する工程において、前記反射防止用バリアメタルに対し選択性の高いケミカルドライエッチング法を用いて前記保護膜をエッチングすることが好ましい。
【００２４】
前記受光部上の前記保護膜を除去する工程をさらに備えたことが好ましい。
【００２５】
前記半導体基板の所定の領域の上に形成された前記保護膜を除去し、前記半導体基板の表面を露出させる工程と、前記半導体基板の露出面に対して異方性ウエットエッチングを行い、前記半導体基板表面と４５度の角度をなす傾斜面を前記半導体基板に形成する工程と、前記傾斜面上に反射ミラーを形成する工程と、をさらに備えたことが好ましい。
【００２６】
前記反射ミラーは、前記バリアメタルと導電性遮光膜との積層膜を形成する工程と、前記バリアメタルと前記導電性遮光膜との積層膜をパターニングする工程とにより同時に形成されることが好ましい。
【発明の効果】
【００２７】
本発明に係る受光素子によれば、従来配線ができなかった保護膜上の領域に配線レイアウトが拡張され、限られたチップ面積内での配線領域が付加されることにより、小さなチップ面積でも高密度な配線をレイアウトすることが可能となり、高機能かつ低コストの受光素子を提供することができる。
【発明を実施するための最良の形態】
【００２８】
（実施の形態１）
（受光素子の構成）
本発明の実施の形態１に係る受光素子について、図１および図２を用いて説明する。図１、２は、それぞれ本実施の形態に係る受光素子の断面図および上から見た平面図を示している。
【００２９】
図１、２に示すように、本実施の形態に係る受光素子には、光ディスク（不図示）からの戻り光を受ける受光部１００、信号処理回路部２００、ボンディングパッド部３００などが形成されている。
【００３０】
信号処理回路部２００には、各種トランジスタや配線８、１０などが配置されており、これら回路を構成する素子の上に保護膜としてＳｉＮ膜１１が全面に形成されている。ＳｉＮ膜の上にはさらに、Ａｕ／Ｔｉ層１３が形成されており、遮光膜の役割を果たしている。Ａｕ／Ｔｉ層１３はＳｉＮ膜１１に形成されたスルーホール１２を介して２層目配線１０と電気的に接続されている。また、ボンディングパッド部３００において、ＳｉＮ膜が開口して２層目配線１０が露出した部分を覆うようにＡｕ／Ｔｉ層１３が形成されており、ボンディングパッドとして機能する。なお、ボンディングパッドおよび遮光膜としてのＡｕ／Ｔｉ層は後述するように、同じ工程で形成されている。
【００３１】
また、図２に示すように、信号処理回路部を覆うＡｕ／Ｔｉ層１３は、（１）一部のボンディングパッドと一体化している領域、（２）ボンディングパッド間を接続するように延びて配置されている領域、（３）スルーホール１２を介して離れた信号処理回路ブロック間を接続するように配置された領域、（４）パッドとの接続が無く、単独で配置されている領域に分かれている。
【００３２】
本実施の形態によれば、上記のように遮光膜を配置することで、次に示すような効果を得ることが可能となる。
【００３３】
まず、第一に、遮光膜をチップ内配線の一部として利用するため、実質的に配線領域が拡張され、小さなチップ面積でも高密度な配線をレイアウトすることが可能となり、信号処理回路の高機能化が実現できる。さらに遮光膜と配線とを一部共用する構成であるため、ＳｉＮ膜上に配線を形成する工程を追加する必要がなく、製造コストの上昇を抑制できる。
【００３４】
遮光膜をチップ内配線として利用する場合、配線幅が広く、かつＡｕ等を利用しているので配線の低抵抗化が可能であるから、特に（４）のようなブロック間配線や、電源ラインに適している。
【００３５】
また、（１）の領域のように、ボンディングパッド自体を拡張した構成とすることで、ワイヤボンド時に高精度の位置決めが不要となるという効果が得られる。つまり、図３に示すように、パッドピッチが狭ピッチ化した場合にも、ボンディングピッチは実効的に広げることができ、高性能のボンディング設備が不要となるため、製造コストを低減できる。
【００３６】
さらに、グランド端子が２つ以上ある場合に、（２）の領域のように遮光膜を介してボンディングパッド間を接続することで、従来の構成に比べ、グランド端子間の電気的接続が強化され、従来よりも安定した電位を保つことができる。その結果、例えば、信号処理回路内でのオペアンプ等の発振等の問題を回避することができる。
【００３７】
なお、グランド端子に限らず、電源端子等が２つ以上ある場合にも、このように遮光膜をレイアウトすれば、電位の安定化が図れ、信頼性の高い確実な回路動作を行うことができる。
【００３８】
また、本実施の形態のように、ＳｉＮ保護膜１１の下にある２層目Ａｌ配線１０とＡｕ／Ｔｉ層１３とを接続するバリアメタルのＴｉがＡｕとＡｌの間に挿入されることにより、ＡｌのＡｕへの拡散が抑制され、パープルプレーグなどの信頼性に関わる問題が回避できるという点で優位である。
【００３９】
また、図２に示すようにＡｕ／Ｔｉ層１３層は耐腐食性金属のため、ＳｉＮ膜１１から覆われていなくても信頼性上の問題はない。
【００４０】
（受光素子の製造方法）
次に、上記受光素子の製造方法について、同じく図１、２を用いて説明する。
【００４１】
ｐ型シリコン基板１上にｎ型エピタキシャル層２を形成し、埋め込みによる素子分離層３を形成した後、ｐ型拡散層４、ｎ型拡散層５によりトランジスタを形成する。このとき、不純物を拡散する過程において、１０００℃以上の熱履歴が加わることにより、ｎ型エピタキシャル層上にはシリコンの熱酸化膜６（以下、ＳｉＯ2という）が形成される。
【００４２】
次に、容量形成のため、シリコン基板全面にＳｉＮ膜７を形成し、パターニングを行うことにより所望の容量を得る。このとき、受光部１００の表面はＳｉＮ／ＳｉＯ2構造となり、反射防止膜として機能する。
【００４３】
次に、ｎ型エピタキシャル層２上にある層間絶縁膜９にスルーホールを形成し、１層目のＴｉＮ／Ａｌ／Ｔｉのメタル配線８が形成され、層間絶縁膜９内のスルーホールを介して、ｐ型拡散層４、ｎ型拡散層５とそれぞれ電気的に接続される。２層メタル配線の素子構造を採用する場合、ＴｉＮ／Ａｌ／Ｔｉの積層構造からなる１層目配線８とＴｉＮ／Ａｌ／Ｔｉの積層構造からなる２層目配線１０との間に形成された層間絶縁膜９としてＢＰＳＧ膜９を用いる。
【００４４】
また、最表面の保護膜は、Ａｌ配線形成後の保護膜形成のため、ｐ−ＳｉＮ膜１１を用いた。ここまでの工程で、信号処理回路部２００が完成する。
【００４５】
次に、受光部１００の反射防止膜構造を最適化し、さらにボンディングパッド部３００の表面を露出させるために、受光部１００と、ボンディングパッド部３００領域上のｐ−ＳｉＮ膜１１を除去後、受光部１００上のＢＰＳＧ膜９を除去して、ＳｉＮ膜７／ＳｉＯ2膜６からなる反射防止膜を受光部１００の表面に残すようにする。
【００４６】
さらに、ｐ−ＳｉＮ膜１１にスルーホール１２を設け、Ａｕ／Ｔｉ層１３を形成・パターニングすることにより、信号処理回路部２００、ボンディングパッド部３００における最表面には、ＳｉＮ膜１１上にＡｕ／Ｔｉ層１３の配線パターン兼遮光膜パターンが形成される。
【００４７】
ＳｉＮ膜１１上にＡｕ／Ｔｉ層１３からなるパターン形成を行うことは、上述したとおりであるが、さらに、この構成を採用することにより、耐腐食性の高いＡｕで素子表面を覆うことにより、腐食から素子を保護するという効果も得られる。
【００４８】
以上のように、本実施の形態の製造方法では、従来、配線が施されなかったＳｉＮ保護膜１１の上の領域に配線レイアウトが拡張され、限られたチップ面積内での配線領域が付加されることにより、小さなチップ面積でも高密度な配線をレイアウトすることが可能となり、高機能かつ低コストで生産できる受光素子を提供することができる。
【００４９】
なお、受光素子の製造方法は、保護膜であるｐ−ＳｉＮ膜１１上に耐腐食性金属のＡｕ／Ｔｉ層１３が形成でき、保護膜のｐ−ＳｉＮ層１１の下にあるＴｉＮ／Ａｌ／Ｔｉ配線１０と接続され、かつ電気的にオーミック特性を示す材料であれば、上記図１、２の工程、材料に限定を受けるものではなく、例えば、Ａｕの代わりにＰｔを用いることが可能であり、保護膜も信頼性上の問題が無ければ、ＳｉＯ2、ポリイミドを使用することが可能である。
【００５０】
また、耐腐食性金属であるＡｕ層の下層には、バリアメタルとしてＴｉ層を介挿させたが、Ｔｉの代わりにＴｉＮ、あるいはＴｉＷ、Ｗ、Ｍｏ、Ｃｒ、Ｔａなどを構成要素として用いてもよく、同様の効果が得られるが、バリア性、オーミック性の観点から、Ｔｉ、ＴｉＮあるいはそれらの積層膜を用いることが好ましい。
【００５１】
また、各工程において用いる方法についても、上記に限定されるものではない。例えば、Ａｕ／Ｔｉ層１３の形成には、スパッタ法以外の真空蒸着法やＣＶＤ法を用いるなどしてもよい。
【００５２】
なお、スルーホール１２内で、２層目配線１０のＴｉＮが残存し、Ａｕ／Ｔｉ層１３のＴｉ層と電気的に接続されていることが好ましい。
【００５３】
このような構成とすれば、導電性遮光膜であるＡｕ層と同時形成されたバリアメタルＴｉ層の膜厚を薄くすることが可能となり、２層目配線１０へのＡｕ拡散に対するバリア性を維持できるとともに低抵抗の電気的接続が可能となる。
【００５４】
このことについて、もう少し説明する。
【００５５】
上記したスルーホール１２の形成工程において、通常、レジストパターンをマスクとして、ＲＩＥ等の異方性ドライエッチングを行うことが多いが、この場合、ｐ−ＳｉＮ膜１１に対するＴｉＮの選択性が低いことから、２層目配線１０の上層にあるＴｉＮがエッチングされて、Ａｌ表面が露出する。
【００５６】
これに対し、ケミカルドライエッチングを行った場合、ｐ−ＳｉＮ膜１１に対するＴｉＮの選択性が高く、ＴｉＮはエッチングされない。ＡｕがＡｌ中に拡散すると、その接触部の抵抗が急激に増加し、このようなＡｕの拡散は、通電状態で加速されることが知られている。
【００５７】
一方、ＴｉＮはＡｕとＡｌに対するバリア膜として有効に働くことから、Ａｕ／Ｔｉ層１３におけるＴｉ膜を薄くしても、Ａｕの拡散に対するバリア性は十分に維持することが可能であり、長期にわたり特性変動のない高い信頼性を有する高品質な受光素子を提供することが可能となる。さらにＴｉ膜を薄くすることにより、スルーホール内での抵抗が低減できる他、膜厚が薄くすることにより、使用材料の低減、スループットの向上が図れる。
【００５８】
（実施の形態２）
（全体構成）
以下、図４、５を参照しながら、本発明の実施の形態２に係る受光素子について説明する。
【００５９】
図４、５は、それぞれ本実施の形態に係る受光素子の断面図および上から見た平面図を示している。
【００６０】
本実施の形態に係る受光素子の基本構成は、上記実施の形態１に係る受光素子と同一であるが、半導体レーザ１５を受光素子内に搭載している点で実施の形態１の構成と異なる。具体的には、発光素子搭載部４００、半導体レーザ１５から出射された光を反射する光学反射部５００が新たに付加されている。
【００６１】
本実施の形態によれば、光学反射部５００に、耐腐食性金属のＡｕ／Ｔｉ層１３を同時形成し、発光素子１６から出射された光を反射するための反射ミラーとして兼用することができる。反射部５００は、半導体プロセスの一部として一貫形成されるため、パターン精度および半導体レーザ１５や受光部２００との相対位置精度が高く、組立時の位置調整が簡易かつ光学的位置精度が高いなどの優位性が得られる。
【００６２】
以下、本実施の形態における受光素子の製造方法について説明する。
【００６３】
ｐ−ＳｉＮ膜１１を形成した後、半導体レーザ１５の搭載領域４００にあたる所定の領域において、ｐ−ＳｉＮ膜１１、ＢＰＳＧ膜９、ＳｉＮ膜７、ＳｉＯ2膜６を順次除去してｎ型エピタキシャル層２の表面を露出させる。
【００６４】
さらに、ＳｉＯ2膜６のパターンをハードマスクとして、異方性ウエットエッチングにより、ｎ型エピタキシャル層２およびｐ型シリコン基板１の異方性エッチングを行い、基板表面に対して４５度となる傾斜面を有する光学反射部５００を形成する。
【００６５】
なお、上記異方性エッチングには、２０ｗｔ％ＫＯＨ水溶液を用い、ｎ型エピタキシャル層２表面からのエッチング深さは約４０μｍであった。
【００６６】
また、本実施の形態におけるシリコン基板１は、９．７度のオフアングルをもった（１００）基板を用いており、この場合、異方性エッチエッチングによって露出する（１１１）面が基体表面と４５度の角度でもって形成され、光学反射部５００となる。
【００６７】
シリコン基板のエッチング後、再びｐ−ＳｉＮ膜１１を全面に形成し、実施の形態１に示したプロセスフローと同様、受光部１００と、ボンディングパッド部３００領域上のｐ−ＳｉＮ膜１１を除去した後、受光素子全面にＡｕ／Ｔｉ膜１３を形成し、さらにこれをパターニングして、ボンディングパッド部３００と信号処理回路部２００、発光素子部４００、光学反射部５００を分離する。
【００６８】
さらに受光部１００上のＢＰＳＧ膜９を除去することにより、ボンディングパッド部３００と信号処理回路部２００、発光素子部４００、光学反射部５００の最表面がＡｕ／Ｔｉ膜１３で被覆された受光素子が完成する。
【００６９】
（実施の形態３）
（全体構成）
以下、図６、７を参照しながら、本発明の実施の形態３に係る受光素子について説明する。
【００７０】
図６、７は、それぞれ本実施の形態に係る受光素子の断面図および上から見た平面図を示している。
【００７１】
本実施の形態に係る受光素子の基本構成は、上記実施の形態１に係る受光素子と同一であり、１つのボンディングパッドから拡張されたＡｕ／Ｔｉ膜１３が複数に分岐されている点で異なる。
【００７２】
具体的には、図６に示したように、Ａｕ／Ｔｉ膜１３が一部の領域でさらにもう１層積層されて形成されている。この積層部分は、図７に示したように、各々独立した信号処理回路ブロック上に設けられたＡｕ／Ｔｉ層を相互に接続するように設けられている。また、接続されるＡｕ／Ｔｉ層の一端はボンディングパッドと一体化している。
【００７３】
本実施の形態によれば、１つのボンディングパッドから拡張されたＡｕ／Ｔｉ層が別の独立した信号処理回路ブロック上に設けられたＡｕ／Ｔｉ層と相互に接続されていることから、同一端子から分岐する配線レイアウトが可能となり、限られたチップ面積内での配線領域が付加されることにより、小さなチップ面積でも高密度な配線を高精度にレイアウトすることが可能となり、高機能かつ低コストの受光素子を提供することができる。
【００７４】
なお、本実施の形態では、Ａｕ／Ｔｉ層をさらに積層して各配線間を接続したが、配線レイアウトに余裕があれば、Ａｕ／Ｔｉ層は１層であってもよい。
【００７５】
（その他の事項）
上記実施の形態１〜６では、本発明の特徴、効果について、光ピックアップ装置における受光素子を一例に説明したが、本発明は、光ピックアップ装置に用いられる受光素子に限定を受けるものではなく、半導体プロセスに係わる全てのデバイスに対しても適用することができる。
【産業上の利用可能性】
【００７６】
本発明に係る受光素子およびその製造方法は光ピックアップ装置に用いられる受光素子にのみならず、光通信用の受光素子や発光素子を同一チップ上にマウントした受光素子に対しても有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１に係る受光素子の断面図
【図２】本発明の実施の形態１に係る受光素子を上から見た平面図
【図３】本発明の実施の形態１に係る受光素子を上から見た平面図の別の一例を示した図
【図４】本発明の実施の形態２に係る受光素子の断面図
【図５】本発明の実施の形態２に係る受光素子を上から見た平面図
【図６】本発明の実施の形態３に係る受光素子の断面図
【図７】本発明の実施の形態３に係る受光素子を上から見た平面図
【図８】従来の技術に係る受光素子の断面図
【符号の説明】
【００７８】
１  ｐ型シリコン基板
２  ｎ型エピタキシャル層
３  素子分離層
４  ｐ型拡散層
５  ｎ型拡散層
６  シリコン熱酸化膜
７  ＳｉＮ膜
８  １層目配線
９  ＢＰＳＧ膜
１０  ２層目配線
１１  ｐ−ＳｉＮ膜
１２  スルーホール
１３  Ａｕ／Ｔｉ層
１４  ワイヤボンディング
１５  半導体レーザ
１６  発光素子
１００  受光部
２００  信号処理回路部
３００  ボンディングパッド部
４００  発光素子搭載部
５００  光学反射部
８０１  ｐ型シリコン基板
８０２  ｎ+埋込分離拡散層
８０３  ｐ+埋込分離拡散層
８０５  ｎ型エピタキシャル層
８０６  ｐ+拡散層
８０７  層間絶縁膜
８０８  ｎ+拡散層
８０９  メタル層
８１２  保護膜
８１３  ＴｉＷ層
８１４ａ、８１４ｂ  Ａｕ層
８１７  Ｓｉ3Ｎ4反射防止膜
８２１  ボンディングパッド部
８２２  フォトダイオード部
８２３  信号処理回路部
【図１】
2006147749.tif 000003
【図２】
2006147749.tif 000004
【図３】
2006147749.tif 000005
【図４】
2006147749.tif 000006
【図５】
2006147749.tif 000007
【図６】
2006147749.tif 000008
【図７】
2006147749.tif 000009
【図８】
2006147749.tif 000010