(57)【要約】【課題】  クロックドインバータに遅延機能を付加する。【解決手段】  クロックドインバータ１１ｎは、反転回路２０、第１回路２１、及び第２回路２２を備える。第１及び第２回路２１及び２２がオン状態になると反転回路２０に電源が供給され、クロックドインバータ１１ｎがアクティブになる。第１回路２１は、直列に接続された第１及び第２トランジスタＴｒ１及びＴｒ２、並びに遅延回路ｔｄｎを備える。第２トランジスタＴｒ２は反転クロック信号によって制御され、第１トランジスタＴｒ２は遅延回路ｔｄｎによって遅延された反転クロック信号によって制御される。従って、反転クロック信号の立ち上がりエッジのみを遅らせて第１回路２１のオン・オフを制御することができる。【選択図】      図４
2006191264.tif 000002
【特許請求の範囲】
【請求項１】
第１回路と第２回路とを備え、前記第１回路を介して低電位側電源が供給され、前記第
２回路を介して高電位側電源が供給され、入力信号を反転した出力信号を生成する反転回
路を有するクロックドインバータ回路において、
前記第１回路は第１クロック信号によってオン・オフが制御される第１スイッチ手段を
備え、
前記第２回路は前記第１クロック信号を反転した第２クロック信号によってオン・オフ
が制御される第２スイッチ手段を備え、
前記第１回路又は前記第２回路の少なくとも一方は、前記第１クロック信号又は前記第
２クロック信号を遅延する遅延手段を備え、前記遅延手段の出力信号を用いて前記第１ス
イッチ手段又は前記第２スイッチ手段のオン・オフを制御する、
ことを特徴とするクロックドインバータ回路。
【請求項２】
前記第１回路には前記遅延手段が設けられ、当該遅延手段は、前記第１クロック信号の
立ち下がりエッジと立ち上がりエッジのうち前記立ち上がりエッジのみを遅延させること
を特徴とする請求項１に記載のクロックドインバータ回路。
【請求項３】
前記第１スイッチ手段は、前記高電位側電源と前記反転回路との間に直列に接続された
Ｎチャネルの第１トランジスタ及び第２トランジスタを備え、
前記第１トランジスタ又は前記第２トランジスタの一方に前記第１クロック信号が供給
され、
前記第１トランジスタ又は前記第２トランジスタの他方に前記遅延手段の出力信号が供
給される、
ことを特徴とする請求項３に記載のクロックドインバータ回路。
【請求項４】
前記第１回路に用いられる遅延手段は、
前記第１トランジスタ及び前記第２トランジスタのうち当該遅延手段の出力信号が供給
されるトランジスタと前記低電位側電源との間に設けられ、遅延を有効化することを指示
する有効化信号によってオン・オフが制御される第３トランジスタと、
前記第１トランジスタのゲートと前記第２トランジスタのゲートとの間に設けられ、前
記有効化信号を反転した反転有効化信号によってオン・オフが制御される第４トランジス
タと、
を備えることを特徴とする請求項３に記載のクロックドインバータ回路。
【請求項５】
前記第２回路には前記遅延手段が設けられ、当該遅延手段は、前記第２クロック信号の
立ち下がりエッジと立ち上がりエッジのうち前記立ち下がりエッジのみを遅延させること
を特徴とする請求項１に記載のクロックドインバータ回路。
【請求項６】
前記第２スイッチ手段は、前記低電位側電源と前記反転回路との間に直列に接続された
Ｐチャネルの第５トランジスタ及び第６トランジスタを備え、
前記第５トランジスタ又は前記第６トランジスタの一方に前記第２クロック信号が供給
され、
前記第５トランジスタ又は前記第６トランジスタの他方に前記遅延手段の出力信号が供
給される、
ことを特徴とする請求項５に記載のクロックドインバータ回路。
【請求項７】
前記第２回路に用いられる遅延手段は、
前記第５トランジスタ及び前記第６トランジスタのうち当該遅延手段の出力信号が供給
されるトランジスタと前記高電位側電源との間に設けられ、遅延を有効化することを指示
する有効化信号によってオン・オフが制御される第７トランジスタと、
前記第５トランジスタのゲートと前記第６トランジスタのゲートとの間に設けられ、前
記有効化信号を反転した反転有効化信号によってオン・オフが制御される第８トランジス
タと、
を備えることを特徴とする請求項６に記載のクロックドインバータ回路。
【請求項８】
パルスを順次転送する複数の単位回路を備えたシフトレジスタであって、
前記単位回路は、
請求項１乃至７のうちいずれか１項に記載のクロックドインバータ回路と、
前記クロックドインバータ回路の出力信号をラッチするラッチ回路と、
を備えることを特徴とするシフトレジスタ。
【請求項９】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設け
られた電気光学素子とを備えた電気光学装置に用いられる走査線駆動回路であって、
請求項８に記載のシフトレジスタと、
前記パルスをシフトして前記複数の単位回路から出力される各出力信号に基づいて、前
記複数の走査線を排他的に順次選択する複数の走査線選択信号を生成する生成手段と、
を備える走査線駆動回路。
【請求項１０】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設け
られた電気光学素子とを備えた電気光学装置に用いられるデータ線駆動回路であって、
請求項８に記載のシフトレジスタと、
前記パルスをシフトして前記複数の単位回路から出力される各出力信号に基づいて、前
記複数のデータ線を排他的に順次選択する複数のデータ線選択信号を生成する生成手段と
、
を備えるデータ線駆動回路。
【請求項１１】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線の交差に対応して設けられた電気光学素子と、
請求項９に記載の走査線駆動回路又は請求項１０に記載のデータ線駆動回路と、
を備えることを特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆
動回路、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変
化により表示を行う電気光学装置は、情報処理機器やテレビジョンなどの表示装置して広
く用いられている。電気光学装置には、画素スイッチにより画素を駆動するアクティブ・
マトリクス型がある。即ち、アクティブ・マトリクス型の電気光学装置においては、行方
向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成さ
れる。また、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走
査信号にしたがってオンオフする薄膜トランジスタなどの画素スイッチが介挿される。一
方、電気光学物質を介して画素電極と対向するように対向電極が設けられる。
【０００３】
このような構成において、走査線にオン電圧の走査信号が印加されると、当該走査線に
接続された画素スイッチがオン状態となる。このオン状態の際に、データ線に、階調（濃
度）に応じたデータ信号を供給すると、当該データ信号は画素スイッチを介して画素電極
に印加されるので、当該画素電極および対向電極の間に挟持された電気光学物質には、当
該データ信号に応じた電圧が印加されることになる。これによって該電気光学物質は電気
光学的に変化する結果、画素における透過光量、反射光量または発光量（いずれにせよ、
観察者側に視認される光量）が、画素電極に印加されたデータ信号の電圧に応じたものと
なる。したがって、このような制御を画素毎に実行することによって、所定の表示が可能
になる。
【０００４】
ここで、データ線駆動回路は複数のデータ線の各々にデータ信号を供給するため、各デ
ータ線を選択するサンプリング信号を生成する。サンプリング回路は、サンプリング信号
に従って画像信号をサンプリングしてデータ信号を生成する。ところで、時間的に隣接す
るサンプリング信号がアクティブになる期間が重複すると、データ信号を供給すべき本来
のデータ線だけでなく、これに隣接するデータ線にもデータ信号が供給される。この結果
、色のにじみや解像度の劣化が発生し表示品質の低下を招く。
【０００５】
この点を解決するために、特許文献１には、単方向に開始パルスをシフトさせる駆動回
路として、図３２に示す駆動回路８００が開示されている。駆動回路８００は、単方向シ
フトレジスタ８１０と駆動パルス生成回路８２０とを備える。単方向シフトレジスタ８１
０は、クロック信号ＣＫ及び反転クロック信号ＣＫＢに同期してパルスを順次転送する複
数の単位回路Ｕを備える。各単位回路Ｕはクロック信号ＣＫの１／２周期だけパルスをシ
フトして出力する。駆動パルス生成回路８２０は、各単位回路Ｕに対応して遅延回路８２
１、ＮＡＮＤ回路８２２、及びインバータ８２３を備える。以上の構成によれば、各単位
回路から出力される出力信号は遅延回路によって遅延されるので、図３３に示すようにイ
ンバータ１２３０の各出力信号Ｓj、Ｓj+1のアクティブ期間が重複することがなくなる。
【０００６】
また、特許文献１には、双方向に開始パルスをシフトさせる駆動回路として、図３４に
示す駆動回路９００が開示されている。この駆動回路９００は、双方向シフトレジスタ９
１０と駆動パルス生成回路９２０とを備える。双方向シフトレジスタ９１０は、クロック
信号ＣＫ及び反転クロック信号ＣＫＢに同期してパルスを順次転送する複数の単位回路Ｕ
’を備える。各単位回路Ｕは、転送方向を指示する転送方向制御信号ＤＩＲに従ってクロ
ック信号ＣＫの１／２周期だけパルスをシフトして出力する。駆動パルス生成回路９２０
は、各単位回路Ｕ’に対応して遅延回路９２１、ＮＡＮＤ回路９２２、及びＮＯＲ回路９
２３を備える。以上の構成によれば、各単位回路から出力される出力信号は遅延回路９２
１とＮＡＮＤ回路９２２によって立ち上がりエッジが遅延されるので、ＮＯＲ回路９２３
の各出力信号Ｓn、Ｓn+1、Ｓn+2のアクティブ期間が重複することがなくなる。
【特許文献１】特開平９−２１２１３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図３２及び３４に示す駆動回路８００及び９００においては、駆動パル
スの重なりを防止するために遅延回路８２１及び９２１が必要となり、回路規模が大きく
なる。また、デジタル回路における遅延回路は、特許文献１の図４に開示されているよう
に複数のインバータを直列に接続して構成するのが一般的である。このため、遅延回路８
２１及び９２１の追加によって、消費電力が増加するといった欠点がある。くわえて、図
３２に示す単方向の駆動回路８００では開始パルスの転送方向を切り替えるころができず
、図３４に示す双方向の駆動回路９００では転送方向を切り替えるころはできるが、イン
バータ８２３に比較して回路規模が大きいＮＯＲ回路９２３が必要となる。
【０００８】
本発明は、このような事情に鑑みてなされたものであり、低消費電力に寄与し回路規模
を小さくすることが可能なクロックドインバータ回路、シフトレジスタ、走査線駆動回路
、データ線駆動回路電気光学装置及び電子機器を提供することを解決課題とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明に係るクロックドインバータ回路は、第１回路
と第２回路とを備え、前記第１回路を介して低電位側電源が供給され、前記第２回路を介
して高電位側電源が供給され、入力信号を反転した出力信号を生成する反転回路を有する
ものであって、前記第１回路は第１クロック信号によってオン・オフが制御される第１ス
イッチ手段を備え、前記第２回路は前記第１クロック信号を反転した第２クロック信号に
よってオン・オフが制御される第２スイッチ手段を備え、前記第１回路又は前記第２回路
の少なくとも一方は、前記第１クロック信号又は前記第２クロック信号を遅延する遅延手
段を備え、前記遅延手段の出力信号を用いて前記第１スイッチ手段又は前記第２スイッチ
手段のオン・オフを制御する、ことを特徴とする。
この発明によれば、遅延手段によって第１クロック信号（例えば、実施形態のクロック
信号ＣＬＫ）又は第２クロック信号（例えば、実施形態の反転クロック信号ＣＬＫＢ）を
遅延するから、第１スイッチ手段又は第２スイッチ手段においてオフ状態からオン状態へ
切り替わるタイミングが遅延されることになる。従って、出力信号を第１クロック信号又
は第２クロック信号に対して遅延させることが可能となる。
【００１０】
ここで、前記第１回路に前記遅延手段が設けられる場合には、当該遅延手段は、前記第
１クロック信号の立ち下がりエッジと立ち上がりエッジのうち前記立ち上がりエッジのみ
を遅延させることが好ましい。より具体的には、前記第１スイッチ手段は、前記高電位側
電源と前記反転回路との間に直列に接続されたＮチャネルの第１トランジスタ及び第２ト
ランジスタを備え、前記第１トランジスタ又は前記第２トランジスタの一方に前記第１ク
ロック信号が供給され、前記第１トランジスタ又は前記第２トランジスタの他方に前記遅
延手段の出力信号が供給されることが好ましい。Ｎチャネルの第１トランジスタ及び第２
トランジスタはゲートの論理レベルがＬレベルからＨレベルに遷移するとオフ状態からオ
ン状態に変化するが、この発明によれば立ち上がりエッジのみが遅延されるので、クロッ
クドインバータ回路の入力データ信号の立ち上がりエッジのみを遅延させて出力すること
が可能となる。
【００１１】
さらに、前記第１回路の遅延手段は、前記第１トランジスタ及び前記第２トランジスタ
のうち当該遅延手段の出力信号が供給されるトランジスタと前記低電位側電源との間に設
けられ、遅延を有効化することを指示する有効化信号によってオン・オフが制御される第
３トランジスタと、前記第１トランジスタのゲートと前記第２トランジスタのゲートとの
間に設けられ、前記有効化信号を反転した反転有効化信号によってオン・オフが制御され
る第４トランジスタとを備えることが好ましい。この場合には、有効化信号の論理レベル
を制御することによって、クロックドインバータ回路に遅延機能を持たせるか否かを制御
することが可能となる。
ここで、第１回路は反転回路に低電位側電源を供給するものであり、反転回路をＮチャ
ネルのトランジスタとＰチャネルのトランジスタとを直列に接続して構成する場合、Ｎチ
ャネルのトランジスタに接続される。この場合、第１回路の遅延手段を構成する第３トラ
ンジスタ及び第４トランジスタはＮチャネル型であることが好ましい。この構成によれば
、チャネル型が同じトランジスタを近傍に配置することができるので、ドーピングの打ち
分けが容易になる。
【００１２】
次に、前記第２回路には前記遅延手段が設けられる場合には、当該遅延手段は、前記第
２クロック信号の立ち下がりエッジと立ち上がりエッジのうち前記立ち下がりエッジのみ
を遅延させることが好ましい。より具体的には、前記第２スイッチ手段は、前記低電位側
電源と前記反転回路との間に直列に接続されたＰチャネルの第５トランジスタ及び第６ト
ランジスタを備え、前記第５トランジスタ又は前記第６トランジスタの一方に前記第２ク
ロック信号が供給され、前記第５トランジスタ又は前記第６トランジスタの他方に前記遅
延手段の出力信号が供給されることが好ましい。Ｐチャネルの第３トランジスタ及び第４
トランジスタはゲートの論理レベルがＨレベルからＬレベルに遷移するとオフ状態からオ
ン状態に変化するが、この発明によれば立ち下がりエッジのみが遅延されるので、クロッ
クドインバータ回路の入力データ信号の立ち上がりエッジのみを遅延させて出力すること
が可能となる。
【００１３】
さらに、前記第２回路に用いられる遅延手段は、前記第５トランジスタ及び前記第６ト
ランジスタのうち当該遅延手段の出力信号が供給されるトランジスタと前記高電位側電源
との間に設けられ、遅延を有効化することを指示する有効化信号によってオン・オフが制
御される第７トランジスタと、前記第５トランジスタのゲートと前記第６トランジスタの
ゲートとの間に設けられ、前記有効化信号を反転した反転有効化信号によってオン・オフ
が制御される第８トランジスタとを備えることが好ましい。この場合には、有効化信号の
論理レベルを制御することによって、クロックドインバータ回路に遅延機能を持たせるか
否かを制御することが可能となる。
【００１４】
ここで、第２回路は反転回路に高電位側電源を供給するものであり、反転回路をＮチャ
ネルのトランジスタとＰチャネルのトランジスタとを直列に接続して構成する場合、Ｐチ
ャネルのトランジスタに接続される。この場合、第２回路の遅延手段を構成する第７トラ
ンジスタ及び第８トランジスタはＰチャネル型であることが好ましい。この構成によれば
、チャネル型が同じトランジスタを近傍に配置することができるので、ドーピングの打ち
分けが容易になる。
なお、第１回路と第２回路の両方に遅延手段を設け、いずれか一方を有効にしてもよい
。この場合には、入力信号が正のパルスあっても負のパルスであっても転送することが可
能となる。この場合には、同一構成で素子形成することができるため、同じ素子作製管理
（レイアウト、線幅など）でクロックドインバータ回路を形成することが可能となる。
【００１５】
次に、本発明に係るシフトレジスタは、パルスを順次転送する複数の単位回路を備えた
シフトレジスタであって、前記単位回路は、上述したクロックドインバータ回路と、前記
クロックドインバータ回路の出力信号をラッチするラッチ回路と、を備えることを特徴と
する。このシフトレジスタによれば、各単位回路の出力信号の立ち上がりエッジ又は立ち
下がりエッジを第１クロック信号又は第２クロック信号に対して遅延させることができる
。遅延機能は、クロックドインバータ回路によって達成されるので、外部に特別な遅延回
路を備える必要がなくなるので、構成を簡易にすることができる。さらに、電源パスを増
加させることなく信号を遅延させるので消費電力を大幅に削減することが可能となる。
【００１６】
次に、本発明に係る走査線駆動回路は、複数の走査線と、複数のデータ線と、前記走査
線と前記データ線の交差に対応して設けられた電気光学素子とを備えた電気光学装置に用
いられるものであって、上述したシフトレジスタと、前記パルスをシフトして前記複数の
単位回路から出力される各出力信号に基づいて、前記複数の走査線を排他的に順次選択す
る複数の走査線選択信号を生成する生成手段と、を備える。この走査線駆動回路によれば
、シフトレジスタの出力信号の論理積を演算して走査信号を生成することによって、隣接
する走査信号が同時にアクティブになることを防止することができる。この結果、複数の
走査線が同時に選択されることが無くなるので、垂直解像度の劣化を防止して表示品質を
向上させることが可能となる。さらに、上述したシフトレジスタは入力信号を双方向に転
送することができるので、これを用いた電気光学装置は、走査線を双方向に走査すること
が可能となる。この結果、電気光学装置を各種の電子機器に適用することが容易になる。
【００１７】
次に、本発明に係るデータ線駆動回路は、複数の走査線と、複数のデータ線と、前記走
査線と前記データ線の交差に対応して設けられた電気光学素子とを備えた電気光学装置に
用いられるものであって、上述したシフトレジスタと、前記パルスをシフトして前記複数
の単位回路から出力される各出力信号に基づいて、前記複数のデータ線を排他的に順次選
択する複数のデータ線選択信号を生成する生成手段と、を備える。このデータ線駆動回路
によれば、シフトレジスタの出力信号の論理積を演算してサンプリング信号を生成するこ
とによって、隣接するデータ信号が同時にアクティブになることを防止することができる
。この結果、複数のデータ線が同時に選択されることが無くなるので、水平解像度の劣化
を防止して表示品質を向上させることが可能となる。さらに、上述したシフトレジスタは
入力信号を双方向に転送することができるので、これを用いた電気光学装置は、データ線
を双方向に走査することが可能となる。この結果、電気光学装置を各種の電子機器に適用
することが容易になる。
【００１８】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線
と前記データ線の交差に対応して設けられた電気光学素子と、上述した走査線駆動回路又
は上述したデータ線駆動回路と、を備えることを特徴とする。この発によれば、垂直解像
度又は水平解像度の少なくも一方を改善して表示品質を向上させることが可能となる。加
えて、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。この
ような電子機器としては、例えば、携帯情報端末、携帯電話機、ノート型コンピュータ、
ビデオカメラ、及びプロジェクタなどが該当する。
【発明を実施するための最良の形態】
【００１９】
＜１．第１実施形態形態＞
まず、本発明に係るシフトレジスタ１について説明する。このシフトレジスタ１は、ス
タートパルスＳＰを順次転送する単方向のタイプのものである。
図１にシフトレジスタ１のブロック図を示す。この図に示すようにシフトレジスタ１は
、ｎ個の単位回路Ｕａ1、Ｕａ2、…、Ｕａj（jは、２以上ｎ未満の自然数）…、Ｕａnを
備える。奇数番目の単位回路Ｕａ1、Ｕａ3、…、Ｕａj-1、Ｕａj+1、…において、クロッ
ク入力端子Ａにはクロック信号ＣＬＫが供給され、クロック入力端子Ｂにはクロック信号
ＣＬＫを反転した反転クロック信号ＣＬＫＢが供給される。一方、偶数番目の単位回路Ｕ
ａ2、Ｕａ4、…、Ｕａj、…、Ｕａnにおいて、クロック入力端子Ｂにはクロック信号ＣＬ
Ｋが供給され、クロック入力端子Ａには反転クロック信号ＣＬＫＢが供給される。また、
データ入力端子Ｄにパルスが供給され、データ出力端子Ｑからパルスが出力される。
【００２０】
図２に単位回路Ｕａjの構成を示す。なお、他の単位回路も単位回路Ｕａjと同様に構成
されている。単位回路Ｕａjはクロックドインバータ１１ｎ及び１３、並びにインバータ
１２を備える。クロックドインバータ１３は、クロック入力端子Ｂの論理レベルがＨレベ
ルのときインバータとして機能し、インバータ１２と共にラッチ回路を構成する。一方、
クロック入力端子Ｂの論理レベルがＬレベルのときクロックドインバータ１３の出力端子
はハイインピーダンス状態となる。以下の説明では、図２に示すインバータ１２の記号を
用いる場合、その回路は図３（Ａ）に示すように構成され、図２に示すクロックドインバ
ータ１３の記号を用いる場合、その回路は図３（Ｂ）に示すように構成される。なお、図
３（Ｂ）の符号ＸＣは、信号Ｃの論理レベルを反転させた信号を意味する。
【００２１】
さらに、図２に示すクロックドインバータ１１ｎの記号を用いる場合、その回路は図４
に示すように構成される。このクロックドインバータ１１ｎは、反転回路２０、第１回路
２１及び第２回路２２を備える。反転回路２０は図５に示すようにＰチャネルのトランジ
スタｐ１とＮチャネルのトランジスタｎ１とが直列に接続されて構成される。Ｎチャネル
のトランジスタｎ１には第１回路２１を介して低電位側電源（この例では、接地電位）が
供給され、Ｐチャネルのトランジスタｐ１には第２回路２２を介して高電位側電源が供給
される。この例の第２回路２２は、Ｐチャネルのトランジスタｐ２を備える。
【００２２】
一方、第１回路２１は、Ｎチャネルの第１トランジスタＴｒ１及び第２トランジスタＴ
ｒ２、並びに遅延回路ｔｄｎを備える。上述したようにｊ（ｊは偶数）番目の単位回路Ｕ
ａjには、反転クロック信号ＣＬＫＢが供給され、クロック入力端子Ａは、遅延回路ｔｄ
ｎ及び第２トランジスタＴｒ２のゲートに接続されている。遅延回路ｔｄｎは、反転クロ
ック信号ＣＬＫＢを遅延して第１トランジスタＴｒ２に供給する。ここで、遅延回路ｔｄ
ｎは、図６に示すように高電位側電源Ｖｄｄと第１トランジスタＴｒ１のゲートとの間に
、第３トランジスタＴｒ３及び第４トランジスタＴｒ４を直列に接続して構成される。第
３トランジスタＴｒ３と第４トランジスタＴｒ４の接続点には、寄生容量Ｃａが付随する
。この寄生容量Ｃａは、主として第１トランジスタＴｒ１のゲート容量によって占められ
る。なお、容量素子を第１トランジスタＴｒ１のゲートと接地との間に設けてもよいこと
は勿論である。このような構成において、第４トランジスタＴｒ４がオン状態になると、
そのオン抵抗と寄生容量Ｃａによってローパスフィルタが構成される。これよって、反転
クロック信号ＣＬＫＢが遅延される。
【００２３】
また、遅延回路ｔｄｎには、Ｈレベルでアクティブとなる有効化信号Ｓと有効化信号Ｓ
を反転した反転有効化信号ＸＳが供給される。図２示す例では、有効化信号Ｓの替わりに
高電位側電源Ｖｄｄが供給され、反転有効化信号ＸＳの替わりに接地電位が供給される。
有効化信号ＳがＨレベルの場合、第３トランジスタＴｒ３はオフ状態となる一方、第４ト
ランジスタＴｒ４はオン状態となる。従って、有効化信号Ｓがアクティブ（Ｈレベル）に
なると、遅延回路ｔｄｎは入力信号を遅延させる。一方、有効化信号ＳがＬレベルの場合
、第４トランジスタＴｒ４はオフ状態となり、第３トランジスタＴｒ３はオン状態となる
。従って、有効化信号Ｓが非アクティブ（Ｌレベル）になると、遅延回路ｔｄｎは入力信
号を遅延させない。即ち、有効信号Ｓによって、入力信号を遅延させるか、遅延させない
かを制御することができる。
【００２４】
図７に遅延回路ｔｄｎのタイミングチャートを示す。まず、有効化信号ＳがＨレベルの
場合の場合、第２トランジスタＴｒ２のゲートＧ２には反転クロック信号ＣＬＫＢが供給
されるので、時刻ｔ１から時刻３までの期間に第２トランジスタＴｒ２がオン状態となり
、時刻ｔ３から時刻ｔ４までの期間に第２トランジスタＴｒ２がオフ状態となる。一方、
第１トランジスタＴｒ１のゲートＧ１には、遅延された反転クロック信号ＣＬＫＢが供給
されるので、時刻ｔ２から時刻ｔ３までの期間に第１トランジスタＴｒ１がオン状態とな
り、時刻ｔ３から時刻ｔ４までの期間に第１トランジスタＴｒ１がオフ状態となる。第１
トランジスタＴｒ１と第２トランジスタＴｒ２は直列に接続されているので、両者が共に
オン状態とならない限り、図４に示す反転回路２０に電流は流れない。従って、遅延回路
ｔｄｎを有する第１回路２１は、時刻ｔ２から時刻ｔ３までの期間に低電位側電源（接地
電位）を反転回路２０に供給する。換言すれば遅延回路ｔｄｎは、反転クロック信号ＣＬ
ＫＢの立ち上がりエッジのみを遅延させる遅延手段として機能する。
【００２５】
次に、有効化信号ＳがＬレベルの場合について説明する。この場合、第３トランジスタ
Ｔｒ３は常にオン状態となるから、第１トランジスタＴｒ２のゲートＧ１は常にＨレベル
となる。一方、第２トランジスタＴｒ２のゲートＧ２には反転クロック信号ＣＬＫＢが供
給される。従って、第１トランジスタＴｒ１は常にオン状態となる一方、第２トランジス
タＴｒ２は反転クロック信号ＣＬＫＢがＨレベルの期間にオン状態となり、反転クロック
信号ＣＬＫＢがＬレベルの期間にオフ状態となる。従って、有効化信号Ｓが非アクティブ
の場合、遅延回路ｔｄｎは動作を停止し、第１回路２１は反転クロック信号ＣＬＫＢに従
ってオンオフする。
【００２６】
図８にシフトレジスタ１のタイミングチャートを示す。ここで、単位回路Ｕａjに着目
すると、時刻ｔ１において反転クロック信号ＣＬＫＢが立ち上がっても、直ちに単位回路
Ｕａjの出力信号Ｑjが立ち上がるのではなく、時刻ｔ２から遅延時間ｔｄが経過した時刻
ｔ３において出力信号Ｑjの論理レベルがＬレベルからＨレベルに変化する。これは、単
位回路Ｕａjの遅延回路ｔｄｎが反転クロック信号ＣＬＫＢを遅延時間ｔｄだけ遅延させ
るからである。一方、単位回路Ｕａj-1及びＵａj+1においては、第１回路２１にクロック
信号ＣＬＫが供給されるので、クロック信号ＣＬＫの立ち上がりに対して出力信号Ｑj-1
及びＱj+1の立ち上がりが遅延時間ｔｄだけ遅延する。
【００２７】
このようにクロックドインバータ１１ｎを用いることによって、クロック信号ＣＬＫ又
は反転クロック信号ＣＬＫＢの立ち上がりエッジのみを所定時間だけ遅延させてシフトレ
ジスタ１を動作させることができる。これにより、従来の技術のようにシフトレジスタの
出力信号に対して遅延回路を設ける必要がなくなるので、構成を簡易にできる。さらに、
シフトレジスタの出力信号を遅延させる遅延回路は、一般に複数のインバータを直列に接
続して構成されるため、電源パスが増加して消費電力が増大する。これに対して、上述し
たクロックドインバータ１１ｎの遅延回路ｔｄｎは、電源パスが増加しないので、消費電
力を削減することが可能になる。くわえて、遅延回路ｔｄｎに有効化信号Ｓを供給すれば
、入力信号を遅延させるか否かを制御することが可能となる。
【００２８】
なお、上述したシフトレジスタ１の各単位回路Ｕａ1〜Ｕａnにおいてクロックドインバ
ータ１３は、遅延回路ｔｄｎを備えないものを一例として説明したが、図９に示すように
クロックドインバータ１３ｎとして遅延回路ｔｄｎを備えるものを用いてもよい。この場
合、有効化信号Ｓとして接地電位を供給してクロックドインバータ１３ｎの遅延回路ｔｄ
ｎを無効化し、遅延機能を有しない通常のクロックドインバータとして機能させればよい
。
【００２９】
＜２．第１実施形態の変形例＞
上述したシフトレジスタ１は、スタートパルスＳＰがＨレベルでアクティブとなる正パ
ルスに対応するものであったが、以下の変形により、スタートパルスＳＰがＬレベルでア
クティブとなる負パルスに適用することができる。
図１０に負パルスに対応する単位回路Ｕａj’の構成を示す。なお、他の単位回路も同
様に構成されている。図１０に示す単位回路Ｕａj’はクロックドインバータ１１ｎの替
わりにクロックドインバータ１１ｐを用いる点を除いて、図２に示す単位回路Ｕａjと同
様に構成されている。クロックドインバータ１１ｐは、図１１に示すように第２回路２２
に遅延回路ｔｄｐを備え、第１回路２１はＮチャンネルのトランジスタのみで構成されて
いる。この例の第２回路２２は、ＰチャネルのトランジスタＴｒ５及びＴｒ６、並びに遅
延回路ｔｄｐを備え、第１回路２１はＰチャネルのトランジスタｐ２を備える。ｊ（ｊは
偶数）番目の単位回路Ｕａjのクロック入力端子Ｂにはクロック信号ＣＬＫが供給され、
クロック入力端子Ｂは、遅延回路ｔｄｐ及び第６トランジスタＴｒ６のゲートに接続され
ている。遅延回路ｔｄｐは、クロック信号ＣＬＫを遅延して第５トランジスタＴｒ５に供
給する。ここで、遅延回路ｔｄｐは、図１２に示すように低電位側電源と第６トランジス
タＴｒ６のゲートとの間に、第７トランジスタＴｒ７及び第８トランジスタＴｒ８を直列
に接続して構成される。第７トランジスタＴｒ７と第８トランジスタＴｒ８の接続点には
、寄生容量Ｃａが付随する。この寄生容量Ｃａは、主として第５トランジスタＴｒ５のゲ
ート容量によって占められる。なお、容量素子を第５トランジスタＴｒ１のゲートと接地
との間に設けてもよいことは勿論である。このような構成において、第７トランジスタＴ
ｒ７がオン状態になると、そのオン抵抗と寄生容量Ｃａによってローパスフィルタが構成
される。これよって、クロック信号ＣＬＫが遅延される。
【００３０】
また、遅延回路ｔｄｐには、Ｌレベルでアクティブとなる有効化信号Ｓと反転有効化信
号ＸＳが供給される。図１０に示す例では、有効化信号Ｓの替わりに低電位側電源（接地
電位）が供給され、反転有効化信号ＸＳの替わりに高電位側電源Ｖｄｄが供給される。有
効化信号ＳがＬレベルの場合、第８トランジスタＴｒ８はオフ状態となる一方、第７トラ
ンジスタＴｒ７はオン状態となる。従って、有効化信号Ｓがアクティブ（Ｌレベル）にな
ると、遅延回路ｔｄｐは入力信号を遅延させる。一方、有効化信号ＳがＨレベルの場合、
第７トランジスタＴｒ７はオフ状態となり、第８トランジスタＴｒ８はオン状態となる。
従って、有効化信号Ｓが非アクティブ（Ｈレベル）になると、遅延回路ｔｄｐは入力信号
を遅延させない。即ち、有効信号Ｓによって、入力信号を遅延させるか、遅延させないか
を制御することができる。
【００３１】
図１３に遅延回路ｔｄｐのタイミングチャートを示す。まず、有効化信号ＳがＬレベル
の場合の場合、第６トランジスタＴｒ６のゲートＧ６にはクロック信号ＣＬＫが供給され
るので、時刻ｔ５から時刻ｔ７までの期間に第６トランジスタＴｒ６がオン状態となり、
時刻ｔ７から時刻ｔ８までの期間に第６トランジスタＴｒ６がオフ状態となる。一方、第
５トランジスタのゲートＧ５には、遅延されたクロック信号ＣＬＫが供給されるので、時
刻ｔ６から時刻ｔ７までの期間に第５トランジスタＴｒ５がオン状態となり、時刻ｔ７か
ら時刻ｔ８までの期間に第５トランジスタＴｒ５がオフ状態となる。第５トランジスタＴ
ｒ５と第６トランジスタＴｒ６は直列に接続されているので、両者が共にオン状態となら
ない限り、図１１に示す反転回路２０に電流は流れない。従って、遅延回路ｔｄｐを有す
る第２回路２２は、時刻ｔ６から時刻ｔ７までの期間に高電位側電源Ｖｄｄを反転回路２
０に供給する。換言すれば遅延回路ｔｄｐは、クロック信号ＣＬＫの立ち下がりエッジの
みを遅延させる遅延手段として機能する。
【００３２】
次に、有効化信号ＳがＨレベルの場合について説明する。この場合、第７トランジスタ
Ｔｒ７は常にオン状態となるから、第５トランジスタＴｒ５のゲートＧ５は常にＬレベル
となる。一方、第６トランジスタＴｒ６のゲートＧ６にはクロック信号ＣＬＫが供給され
る。従って、第５トランジスタＴｒ５は常にオン状態となる一方、第６トランジスタＴｒ
５はクロック信号ＣＬＫがＬレベルの期間にオン状態となり、クロック信号ＣＬＫがＨレ
ベルの期間にオフ状態となる。従って、有効化信号Ｓが非アクティブの場合、遅延回路ｔ
ｄｐは動作を停止し、第２回路２２はクロック信号ＣＬＫＢに従ってオンオフする。
【００３３】
図１４にシフトレジスタ１のタイミングチャートを示す。ここで、単位回路Ｕａjに着
目すると、時刻ｔ５においてクロック信号ＣＬＫＢが立ち下がっても、直ちに単位回路Ｕ
ａjの出力信号Ｑjが立ち下がるのではなく、時刻ｔ５から遅延時間ｔｄが経過した時刻ｔ
６において出力信号Ｑjの論理レベルがＨレベルからＬレベルに変化する。これは、単位
回路Ｕａjの遅延回路ｔｄｐがクロック信号ＣＬＫを遅延時間ｔｄだけ遅延させるからで
ある。一方、単位回路Ｕａj-1及びＵａj+1においては、第２回路２２に反転クロック信号
ＣＬＫＢが供給されるので、反転クロック信号ＣＬＫＢの立ち下がりに対して出力信号Ｑ
j-1及びＱj+1の立ち下がりが遅延時間ｔｄだけ遅延する。
【００３４】
このようにクロックドインバータ１１ｐを用いることによって、クロック信号ＣＬＫ又
は反転クロック信号ＣＬＫＢの立ち下がりエッジのみを所定時間だけ遅延させてシフトレ
ジスタ１を動作させることができる。これにより、構成を簡易にでき、消費電力を削減す
ることが可能になる。くわえて、遅延回路ｔｄｐに有効化信号Ｓを供給すれば、入力信号
を遅延させるか否かを制御することが可能となる。
【００３５】
なお、シフトレジスタ１の各単位回路Ｕａ1〜Ｕａnにおいてクロックドインバータ１３
は、遅延回路ｔｄｐを備えないものを一例として説明したが、図１５に示すようにクロッ
クドインバータ１３ｐとして遅延回路ｔｄｐを備えるものを用いてもよい。この場合、有
効化信号Ｓとして高電位側電源Ｖｄｄを供給してクロックドインバータ１３ｐの遅延回路
ｔｄｐを無効化し、遅延機能を有しない通常のクロックドインバータとして機能させれば
よい。
【００３６】
＜３．第２実施形態＞
次に、本発明に係る第２実施形態について説明する。
図１６に、第２実施形態に係るシフトレジスタ２のブロック図を示す。シフトレジスタ
２は、トランスファーゲートＴＧ１及びＴＧ２、並びにｎ個の単位回路Ｕｂ1〜Ｕｂnを備
える。このシフトレジスタ２には、転送方向を指示する転送方向制御信号ＤＩＲが供給さ
れる。転送方向制御信号ＤＩＲは、その論理レベルがＨレベルの場合に右方向の転送を指
示し、その論理レベルがＬレベルの場合に左方向の転送を指示する。なお、反転転送方向
制御信号ＤＩＲＢは転送方向制御信号ＤＩＲの論理レベルを反転したものである。
【００３７】
ここで、トランスファーゲートＴＧ１及びＴＧ２は、図１７に示すように構成されてい
る。トランスファーゲートＴＧ１には制御信号Ｃとして転送方向制御信号ＤＩＲが供給さ
れ、トランスファーゲートＴＧ２には制御信号Ｃとして反転方向制御信号ＤＩＲＢが供給
される。このため、転送方向制御信号ＤＩＲがＨレベルのとき、トランスファーゲートＴ
Ｇ１がオン状態となり、トランスファーゲートＴＧ２がオフ状態となる。一方、転送方向
制御信号ＤＩＲがＬレベルのとき、トランスファーゲートＴＧ１がオフ状態となり、トラ
ンスファーゲートＴＧ２がオン状態となる。即ち、転送方向制御信号ＤＩＲがＨレベルで
右方向のシフトを指示する場合、スタートパルスＳＰは右端の単位回路Ｕｂ１に供給され
、転送方向制御信号ＤＩＲがＨレベルで左方向のシフトを指示する場合、スタートパルス
ＳＰは左端の単位回路Ｕｂｎに供給される。
【００３８】
図１８にj番目の単位回路Ｕｂjの回路図を示す。なお、他の単位回路も同様に構成され
ている。同図に示すように単位回路Ｕｂjは、クロックドインバータ１１ｎ及び１３ｎ、
並びに１４及び１５を備える。転送方向を右方向としたとき、転送方向制御信号ＤＩＲは
Ｈレベルとなるので、クロックドインバータ１１ｎの遅延回路ｔｄｎが有効となる一方、
クロックドインバータ１３ｎは遅延回路ｔｄｎが無効となる。さらに、クロックドインバ
ータ１５はインバータとして機能する一方、クロックドインバータ１４の出力端子はハイ
インピーダンス状態となる。この結果、転送方向が右方向の場合、単位回路Ｕｂjは図２
示す第１実施形態の単位回路Ｕａjと等価となる。この場合、シフトレジスタ２のタイミ
ングチャートは、図８に示すものと同様となる。
【００３９】
また、転送方向を左方向としたとき、転送方向制御信号ＤＩＲはＬレベルとなるので、
クロックドインバータ１３ｎの遅延回路ｔｄｎが有効となる一方、クロックドインバータ
１１ｎは遅延回路ｔｄｎが無効となる。さらに、クロックドインバータ１４はインバータ
として機能する一方、クロックドインバータ１５の出力端子はハイインピーダンス状態と
なる。この結果、転送方向が左方向の場合、単位回路Ｕｂjは図２示す第１実施形態の単
位回路Ｕａjの左右を逆転した構成と等価となり、左から右へパルスを転送することが可
能となる。この場合、シフトレジスタ２のタイミングチャートは、図１９に示すものとな
り、出力信号Ｑj+1→Ｑj→Ｑj-1の順にアクティブとなる。
【００４０】
このようにシフトレジスタ２によれば、クロックドインバータ１１ｎ及び１３ｎの遅延
機能を制御可能であるので、転送方向制御信号ＤＩＲ又は反転転送方向制御信号ＤＩＲＢ
に基づいて開始パルスＳＰの転送方向を制御することが可能となる。これにより、従来の
技術のようにシフトレジスタの出力信号に対して遅延回路を設ける必要がなくなるので、
構成を簡易にできる。さらに、シフトレジスタの出力信号を遅延させる遅延回路は、一般
に複数のインバータを直列に接続して構成されるため、電源パスが増加して消費電力が増
大する。これに対して、上述したクロックドインバータ１１ｎ及び１３ｎの遅延回路ｔｄ
ｎは、電源パスが増加しないので、消費電力を削減することが可能になる。
なお、上述したシフトレジスタ２の各単位回路Ｕｂ1〜Ｕｂnではクロックドインバータ
１４及び１５を用いたが、これらの替わりに図２０に示すようにインバータ１７とトラン
スファーゲート１８及び１９を用いてもよい。この場合にも、転送方向を切り替えること
が可能となる。
【００４１】
＜３．第２実施形態の変形例＞
上述したシフトレジスタ２は、スタートパルスＳＰがＨレベルでアクティブとなる正パ
ルスに対応するものであったが、以下の変形により、スタートパルスＳＰがＬレベルでア
クティブとなる負パルスに適用することができる。
図２１に負パルスに対応する単位回路Ｕｂj’の構成を示す。なお、他の単位回路も同
様に構成されている。図２１に示す単位回路Ｕｂjはクロックドインバータ１１ｎ及び１
３ｎの替わりにクロックドインバータ１１ｐ及び１３ｐを用いる点を除いて、図１９に示
す単位回路Ｕｂjと同様に構成されている。クロックドインバータ１１ｐ及び１３ｐは、
図１１に示すように第２回路２２に遅延回路ｔｄｐを備える。このため、クロック信号Ｃ
ＬＫ又は反転クロック信号ＣＬＫＢの立ち下がりエッジのみを所定時間だけ遅延させてシ
フトレジスタ２を動作させることができる。これにより、構成を簡易にでき、消費電力を
削減することが可能になる。
なお、負パルスに対応するのシフトレジスタ２の各単位回路Ｕｂ1〜Ｕｂnではクロック
ドインバータ１４及び１５を用いたが、これらの替わりに図２２に示すようにインバータ
１７とトランスファーゲート１８及び１９を用いてもよい。この場合にも、転送方向を切
り替えることが可能となる。
【００４２】
＜４．第３実施形態＞
次に、上述したシフトレジスタ２を駆動回路に用いた電気光学装置について説明する。
図１５は、本発明に係る電気光学装置５００の電気的構成を示すブロック図である。こ
の電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要
部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トラ
ンジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対
向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙
に液晶が挟持されている。
【００４３】
また、電気光学装置５００は、液晶パネルＡＡ、タイミング発生回路３００および画像
処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線
駆動回路１００、データ線駆動回路２００、サンプリング回路２４０および画像信号供給
線Ｌを備える。この電気光学装置５００に供給される入力画像データＤは、例えば、３ビ
ットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期して
Ｙクロック信号ＹＣＫ、Ｘクロック信号ＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パル
スＤＸ、及び転送方向制御信号ＤＩＲを生成して、走査線駆動回路１００およびデータ線
駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を
制御する各種のタイミング信号を生成し、これを出力する。なお、Ｙクロック信号ＹＣＫ
及びＸクロック信号ＸＣＫは上述したクロック信号ＣＫに相当し、Ｙ転送開始パルスＤＹ
及びＸ転送開始パルスＤＸは上述したスタートパルスＳＰに相当する。
【００４４】
ここで、Ｙクロック信号ＹＣＫは、走査線５２を選択する期間を特定し、Ｘクロック信
号ＸＣＫは、データ線５２を選択する期間を特定する。また、Ｙ転送開始パルスＤＹは走
査線５２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線５
２の選択開始を指示するパルスである。さらに、転送方向制御信号ＤＩＲは、走査線５２
およびデータ線５２の選択順序を指示する信号である。その論理レベルがＨレベルのとき
、転送方向制御信号ＤＩＲは、各走査線５２を上から下に順次選択するとともに各データ
線５２を左から右に選択することを指示する。以下の説明では、この場合の表示態様を正
転画像表示と称する。一方、転送方向制御信号ＤＩＲの論理レベルがＬレベルのとき、転
送方向制御信号ＤＩＲは、各走査線５２を下から上に順次選択するとともに各データ線５
２を右から左に選択することを指示する。以下の説明では、この場合の表示態様を反転画
像表示と称する。この例では、走査線駆動回路１００およびデータ線駆動回路２００に対
して、共通の転送方向制御信号ＤＩＲを供給しているが、タイミング発生回路３００にお
いて、走査線の選択用の信号とデータ線の選択用の信号とを個別に生成して、これらを走
査線駆動回路１００およびデータ線駆動回路２００に供給してもよいことは勿論である。
【００４５】
次に、画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮し
たガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号ＶＩＤ
を生成して液晶パネルＡＡに供給する。
次に、画像表示領域Ａには、図２３に示されるように、ｍ（ｍは２以上の自然数）本の
走査線５２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数
）本のデータ線５２が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線
５２とデータ線５２との交差付近においては、ＴＦＴ５０のゲートが走査線５２に接続さ
れる一方、ＴＦＴ５０のソースがデータ線５２に接続されるとともに、ＴＦＴ５０のドレ
インが画素電極５６に接続される。そして、各画素は、画素電極５６と、対向基板に形成
される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される
。この結果、走査線５２とデータ線５２との各交差に対応して、画素はマトリクス状に配
列されることとなる。
【００４６】
また、ＴＦＴ５０のゲートが接続される各走査線５２には、走査信号Ｙ１、Ｙ２、…、
Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線５２に
走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線
５２から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素
に順番に書き込まれた後、所定の期間保持されることとなる。
【００４７】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調
による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモー
ドであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードで
あれば、印加電圧が高くなるにつれて緩和されるので、電気光学装置５００全体では、画
像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が
可能となる。また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、
画素電極５６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素
電極５６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１
により保持されるので、保持特性が改善される結果、高コントラスト比が実現されること
となる。
【００４８】
次に、データ線駆動回路２００は、Ｘクロック信号ＸＣＫに同期して順次アクティブと
なるサンプリング信号ＳＲ１〜ＳＲｎを生成する。また、データ線駆動回路２００は、転
送方向制御信号ＤＩＲによってサンプリング信号ＳＲ１〜ＳＲｎをアクティブにする順番
を制御することが可能である。具体的には、転送方向制御信号ＤＩＲがＨレベルである場
合、サンプリング信号はＳＲ１→ＳＲ２→…ＳＲｎの順にアクティブとなり、転送方向制
御信号ＤＩＲがＬレベルである場合、サンプリング信号はＳＲｎ→ＳＲｎ−１→…ＳＲ１
の順にアクティブとなる。
【００４９】
サンプリング回路２４０は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ
１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリ
ング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オ
ン状態となる。すると、画像信号供給線Ｌを介して供給される画像信号ＶＩＤがサンプリ
ングされ、各データ線５２に順次供給される。したがって、ＳＲ１→ＳＲ２→…ＳＲｎの
順にサンプリング信号がアクティブとなれば、データ線５２は左から右に順次選択される
一方、ＳＲｎ→ＳＲｎ−１→…ＳＲ１の順にサンプリング信号がアクティブとなれば、デ
ータ線５２は右から左に順次選択されることになる。なお、サンプリング回路２４０をデ
ータ線駆動回路２００に含めてもよいことは勿論である。
【００５０】
次に、図２４はデータ線駆動回路２００の詳細な構成を示すブロック図である。図に示
すようにデータ線駆動回路２００は、シフトレジスタ２とｎ個のＮＡＮＤ回路２１０及び
インバータ２２０を備える。但し、シフトレジスタ２はｎ＋１段で構成される。ＮＡＮＤ
回路２１０は、隣接するシフト信号の論理積の否定を演算し、インバータ２２０は再否定
を演算してサンプリング信号ＳＲ１、ＳＲ２、…、ＳＲｎを出力する。
【００５１】
図２５に転送方向を右方向とした場合のデータ線駆動回路２００のタイミングチャート
を示す。シフトレジスタ２の出力信号Ｑj-1及びＱj+1は反転Ｘクロック信号ＸＣＫＢの立
ち下がりエッジに対して時間ｔｄだけ遅れて立ち上がる。また、出力信号ＱjはＸクロッ
ク信号の立ち上がりエッジに対して時間ｔｄだけ遅れて立ち上がる。ここで、サンプリン
グ信号ＳＲj-1は出力信号Ｑj-2（図示せず）と出力信号Ｑj-1との論理積として与えられ
、サンプリング信号ＳＲjは出力信号Ｑjと出力信号Ｑj+1との論理積として与えられ、サ
ンプリング信号ＳＲj+1は出力信号Ｑj+1と出力信号Ｑj+2との論理積として与えられる。
従って、サンプリング信号ＳＲj-1とサンプリング信号ＳＲjとの間、及びサンプリング信
号ＳＲjとサンプリング信号ＳＲj+1との間には両者が非アクティブとなる期間が存在する
。
【００５２】
このように隣接するサンプリング信号の間に両者を非アクティブとする期間を設けるこ
とは、表示品質を向上する観点より重要である。仮に、アクティブ期間が重複すると重複
期間において同一の画像信号ＶＩＤがサンプリングされ、隣接するデータ線５３に供給さ
れるので、表示画像の解像度が劣化する。これに対して、上述したデータ線駆動回路２０
０によれば、サンプリング信号ＳＲ１〜ＳＲｎが排他的に順次アクティブとなるから、表
示品質を向上させることが可能となる。なお、転送方向を左方向にした場合にも、シフト
レジスタ２の出力信号Ｑ１〜Ｑｎ+1はＸクロック信号ＸＣＫ又は反転Ｘクロック信号ＸＣ
ＫＢに対して時間ｔｄだけ遅れてアクティブとなるから、転送方向が右方向の場合と同様
に、サンプリング信号ＳＲ１〜ＳＲｎを排他的に順次アクティブとして表示品質を向上さ
せることが可能となる。
【００５３】
図２６に走査線駆動回路１００の回路図を示す。図に示すように走査線駆動回路１００
は、シフトレジスタ２とｍ個のＮＡＮＤ回路１１０及びインバータ１２０を備える。但し
、シフトレジスタ２はｍ＋１段で構成される。ＮＡＮＤ回路１１０は、隣接するシフト信
号の論理積の否定を演算し、インバータ１２０は再否定を演算して走査信号Ｙ１、Ｙ２、
…、Ｙｍを出力する。
【００５４】
次に、上述した電気光学装置５００の表示動作について説明する。まず、垂直走査方向
が下方向であって、水平走査方向が右方向である場合の正転画像表示動作について説明す
る。この場合、転送方向制御信号ＤＩＲがＨレベルとなるので、図６に示すトランスファ
ーゲートＴＧ１がオン状態となり、トランスファーゲートＴＧ２がオフ状態となる。この
結果、垂直走査期間の最初を規定するＹ転送開始パルスＤＹが上から数えて１段の単位回
路の上端に供給される。このため、図２７に示されるように、走査信号Ｙ１、Ｙ２、…、
Ｙｍが、順番で出力される。
【００５５】
具体的には、図２６において上から数えて１段、２段、３段、…、ｍ段のシフトレジス
タ２から出力されるシフト信号Ｑ１、Ｑ２、…、Ｑｍ＋１は、Ｙ転送開始パルスＤＹをＹ
クロック信号ＹＣＫの立ち下がりで取り込んだものを、半周期ずつ順次シフトしたものと
なり、さらに、各行に対応するＮＡＮＤ回路１１０及びインバータ１２０によって、互い
に隣接する段から出力されるシフト信号同士の重複部分が取り出されて、走査信号Ｙ１、
Ｙ２、Ｙ３、…、Ｙｍとして出力される。
【００５６】
ここで、走査信号Ｙ１がＨレベルとなると、１行目の走査線５２にゲートが接続された
ＴＦＴ５０がすべてオンになる。一方、走査信号Ｙ１がＨレベルになる期間では、各画素
に対応する画像信号ＶＩＤが、サンプリング信号ＳＲ１、ＳＲ２、…、ＳＲｎの供給にそ
れぞれ同期して、画像信号供給線Ｌ１を介して順番に供給される。ここで、サンプリング
信号ＳＲ１がＨレベルになると、１列目のサンプリングスイッチＳＷ１がオンするので、
画像信号ＶＩＤが、１列目のデータ線５２にサンプリングされる。そして、１列目のデー
タ線５２にサンプリングされた画像信号ＶＩＤは、オンとなっているＴＦＴ５０を介して
、１行１列の画素電極５６に印加されて、その液晶容量に書き込まれる。
【００５７】
次に、サンプリング信号ＳＲ２がＨレベルになると、２列目のサンプリングスイッチＳ
Ｗ２がオンするので、画像信号ＶＩＤが、２列目のデータ線５２にサンプリングされて、
オンとなっているＴＦＴ５０を介し、１行２列の液晶容量に書き込まれる。以下同様にし
て、画像信号ＶＩＤがサンプリングされて、１行ｎ列の液晶容量まで書き込まれることに
なる。こうして、１行目における１列からｎ列までに至る液晶容量の書き込みが完了する
。以降、走査信号Ｙ２、Ｙ３、…、Ｙｍが順番にＨレベルになると、２行目、３行目、…
、ｍ行目において、それぞれ１列からｎ列までに至る液晶容量の書き込みが、１行目と同
様にして実行される。こうして、垂直走査方向が下方向であって、水平走査方向が右方向
である正転画像が形成されることになる。
【００５８】
次に、垂直走査方向が上方向であって、水平走査方向が左方向である場合の反転画像表
示動作について説明する。この場合、転送方向制御信号ＤＩＲがＬレベルとなるので、図
６に示すトランスファーゲートＴＧ１がオフ状態となり、トランスファーゲートＴＧ２が
オン状態となる。この結果、Ｙ転送開始パルスＤＹが上からｍ＋１段の単位回路の下端に
供給される。このため、図２８に示されるように、走査信号Ｙｍ、Ｙｍ−１、Ｙｍ−２、
……、Ｙ１が、順番で出力される。ここで、走査信号ＹｍがＨレベルとなると、ｍ行目の
走査線５２にゲートが接続されたＴＦＴ５０がすべてオンになる。一方、走査信号Ｙｍが
Ｈレベルになる期間では、画像信号ＶＩＤが、サンプリング信号ＳＲｎ、ＳＲｎ−１、…
、ＳＲ１の供給にそれぞれ同期して、画像信号供給線Ｌを介して順番に供給される。ここ
で、サンプリング信号ＳＲｎがＨレベルになると、ｎ列目のサンプリングスイッチＳＷｎ
がオンするので、ｍ行ｎ列の画素に対応する画像信号ＶＩＤが、ｎ列目のデータ線５２に
サンプリングされる。そして、ｎ列目のデータ線５２にサンプリングされた画像信号ＶＩ
Ｄは、オンとなっているＴＦＴ５０を介して、ｍ行ｎ列の画素電極５６に印加されて、そ
の液晶容量に書き込まれる。
【００５９】
次に、サンプリング信号ＳＲｎ−１がＨレベルになると、ｎ−１列目のサンプリングス
イッチＳＷｎ−１がオンするので、画像信号ＶＩＤが、（ｎ−１）列目のデータ線５２に
サンプリングされて、オンとなっているＴＦＴ５０を介し、ｍ行（ｎ−１）列の液晶容量
に書き込まれる。以下同様にして、画像信号ＶＩＤがサンプリングされて、ｍ行１列の液
晶容量まで書き込まれる。こうして、ｍ行目におけるｎ列から１列までに至る液晶容量の
書き込みが完了することになる。以降、走査信号Ｙｍ−１、Ｙｍ−２、…、Ｙ１が順番に
Ｈレベルになると、ｍ行目、（ｍ−１）行目、…、１行目において、それそれｎ列から１
列までに至る液晶容量の書き込みが、ｍ行目と同様にして実行されて、１フレームの反転
画像が形成されることになる。このように上述した電気光学装置５００によれば、正転画
像表示と反転画像表示とが可能となる。
【００６０】
なお、電気光学装置５００の走査線駆動回路１００及びデータ線駆動回路２００には、
上述した第３実施形態のシフトレジスタ２を用いたが、Ｘ転送開始パルスＤＸが負パルス
の場合はデータ線駆動回路２００に第４実施形態のシフトレジスタ２を用いればよく、Ｙ
転送開始パルスＤＹが負パルスの場合は走査線駆動回路１００に第４実施形態のシフトレ
ジスタ２を用いればよい。
また、電気光学装置５００が正転画像表示のみに対応すればよいのであれば、Ｘ転送開
始パルスＤＸが正パルスの場合はデータ線駆動回路２００に第１実施形態のシフトレジス
タ１を用いればよく、Ｙ転送開始パルスＤＹが正パルスの場合は走査線駆動回路１００に
第１実施形態のシフトレジスタ１を用いればよい。さたに、Ｘ転送開始パルスＤＸが負パ
ルスの場合はデータ線駆動回路２００に第２実施形態のシフトレジスタ１を用いればよく
、Ｙ転送開始パルスＤＹが負パルスの場合は走査線駆動回路１００に第２実施形態のシフ
トレジスタ１を用いればよい。
くわえて、上述した電気光学装置５００は、電気光学物質に液晶を用いた液晶表示装置
であり、この液晶表示装置は、透過型、反射型または半透過半反射型のいずれにも適用可
能である。また、アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方式に
ても適用可能である。さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、
プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能
である。
【００６１】
＜３．電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明
する。
図２９に、電気光学装置５００を適用したモバイル型のパーソナルコンピュータの構成
を示す。パーソナルコンピュータ１０００は、表示ユニットとしての電気光学装置５００
と本体部１０１０を備える。本体部１０１０には、電源スイッチ１００１及びキーボード
１００２が設けられている。この場合、電気光学装置５００の液晶パネルＡＡは、特に、
反転画像表示を行う必要がない。しかしながら、反転画像表示が必要な他の種類の機器と
電気光学装置５００兼用することができる。即ち、正転画像表示と反転画像表示が可能な
電気光学装置５００は、汎用性が向上し、これを組み込む機器のコストを削減することが
可能となる。
【００６２】
図３０に電子光学装置５００を用いたプロジェクタの構成を示す。この図に示されるよ
うに、プロジェクタ２０００内部には、ハロゲンランプ等の白色光源からなるランプユニ
ット２００２が設けられている。このランプユニット２００２から射出された投射光は、
内部に配置された３枚のミラー２００６および２枚のダイクロイックミラー２００８によ
ってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバル
ブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂは、上述した実施形態に係る電気光学装置５００、即ち、透過
型の液晶表示装置と基本的には同様である。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂ
は、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。また、
Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射
レンズ２０２２、リレーレンズ２０２３および出射レンズ２０２４からなるリレーレンズ
系２０２１を介して導かれる。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれ
ぞれ変調された光は、ダイクロイックプリズム２０１２に３方向から入射する。そして、
このダイクロイックプリズム２０１２において、Ｒ及びＢの光は９０度に屈折する一方、
Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ２０１
４を介して、スクリーン２０２０に投射されることになる。ここで、机上に載置したプロ
ジェクタ２０００を、その底面を天井面に向けて吊り下げて使用する場合、ライトバルブ
による変調像の上下左右を、机上に使用するときと比較して反転させる必要があるが、本
実施形態では、上述したように走査線駆動回路１００による垂直走査方向を上方向とし、
データ線駆動回路２００による水平走査方向を左方向とすれば、反転画像が形成される。
【００６３】
図３１に電気光学装置５００を用いたビデオカメラの構成を示す。この図に示されるよ
うに、ビデオカメラ３０００の本体２２１０には、モニタ５１０として用いられる電気光
学装置５００のほか、光学系３０１２などが設けられる。ここで、電気光学装置５００は
、軸３０２４を中心にして、ヒンジ３０１６に対し回動自在に取り付けられ、さらに、ヒ
ンジ３０１６は、軸３０２２を中心にして、本体３０１０に対し開閉する構造となってい
る。
このため、電気光学装置５００は、図に示される態様と、撮影者が図の奥側に位置して
ファインダで用いる態様とでは、表示画像の上下左右が反転した関係にさせる必要がある
。ここで、本実施形態では、上述したように走査線駆動回路１００による垂直走査方向、
及び、データ線駆動回路２００による水平走査方向をそれぞれ互いに逆向きとすれば、表
示画像の上下左右を反転させることができる。なお、電子機器としては、図２９〜図３１
を参照して説明した例に限られず、他にも、各種状況に応じて画像の上下、左右を反転さ
せる必要のある機器のすべてに適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係るシフトレジスタ１の構成を示すブロック図である。
【図２】シフトレジスタ１に用いる単位回路Ｕａjの構成を示す回路図である。
【図３】（Ａ）はインバータの回路図であり、（Ｂ）は通常のクロックドインバータの回路図である。
【図４】クロックドインバータ１１ｎの構成を示す回路図である。
【図５】反転回路２０の構成を示す回路図である。
【図６】遅延回路ｔｄｎの構成を示す回路図である。
【図７】遅延回路ｔｄｎの動作を示すタイミングチャートである。
【図８】シフトレジスタ１の動作を示すタイミングチャートである。
【図９】単位回路Ｕａjの他の構成例を示す回路図である。
【図１０】負パルスに対応する単位回路Ｕａjの構成例を示す回路図である。
【図１１】クロックドインバータ１１ｐの構成を示す回路図である。
【図１２】遅延回路ｔｄｐの構成を示す回路図である。
【図１３】遅延回路ｔｄｐの動作を示すタイミングチャートである。
【図１４】シフトレジスタ１の動作を示すタイミングチャートである。
【図１５】負パルスに対応する単位回路Ｕａjの他の構成例を示す回路図である。
【図１６】本発明の第２実施形態に係るシフトレジスタ２の構成を示すブロック図である。
【図１７】シフトレジスタ２に用いるトランスファーゲートの構成を示す回路図である。
【図１８】シフトレジスタ２に用いる単位回路Ｕｂjの構成を示す回路図である。
【図１９】シフトレジスタ２の動作を示すタイミングチャートである。
【図２０】単位回路Ｕｂjの他の構成例を示す回路図である。
【図２１】負パルスに対応する単位回路Ｕｂjの構成例を示す回路図である。
【図２２】負パルスに対応する単位回路Ｕｂjの他の構成例を示す回路図である。
【図２３】本発明に係わる電気光学装置５００の構成を示すブロック図である。
【図２４】同装置に用いるデータ線駆動回路２００の回路図である。
【図２５】同データ線駆動回路２００の動作を説明するためのタイミングチャートである。
【図２６】同装置に用いる走査線駆動回路１００の回路図である。
【図２７】正転画像表示における同装置の動作を説明するためのタイミングチャートである。
【図２８】反転画像表示における同装置の動作を説明するためのタイミングチャートである。
【図２９】同装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図３０】同装置を適用した電子機器の一例たるプロジェクタのブロック図である。
【図３１】同装置を適用した電子機器の一例たるビデオカメラのブロック図である。
【図３２】従来の駆動回路の一例を示す回路図である。
【図３３】図３３に示す駆動回路の動作を示すタイミングチャートである。
【図３４】従来の駆動回路の他の例を示す回路図である。
【符号の説明】
【００６５】
１，２…シフトレジスタ、ＣＬＫ…クロック信号（第１クロック信号）、ＣＬＫＢ…反
転クロック信号（第２クロック信号）、１１ｐ，１１ｎ，１３ｎ，１３ｐ…クロックドイ
ンバータ、ｔｄｎ，ｔｄｐ…遅延回路、Ｕａ１〜Ｕａｎ，Ｕｂ１〜Ｕｂｎ…単位回路、Ｄ
ＩＲ…転送方向制御信号、２１…第１回路、２２…第２回路、Ｔｒ１〜Ｔｒ８…第１〜第
８トランジスタ、２…走査線、３…データ線、１００…走査線駆動回路、２００…データ
線駆動回路、５００…電気光学装置。
【図１】
2006191264.tif 000003
【図２】
2006191264.tif 000004
【図３】
2006191264.tif 000005
【図４】
2006191264.tif 000006
【図５】
2006191264.tif 000007
【図６】
2006191264.tif 000008
【図７】
2006191264.tif 000009
【図８】
2006191264.tif 000010
【図９】
2006191264.tif 000011
【図１０】
2006191264.tif 000012
【図１１】
2006191264.tif 000013
【図１２】
2006191264.tif 000014
【図１３】
2006191264.tif 000015
【図１４】
2006191264.tif 000016
【図１５】
2006191264.tif 000017
【図１６】
2006191264.tif 000018
【図１７】
2006191264.tif 000019
【図１８】
2006191264.tif 000020
【図１９】
2006191264.tif 000021
【図２０】
2006191264.tif 000022
【図２１】
2006191264.tif 000023
【図２２】
2006191264.tif 000024
【図２３】
2006191264.tif 000025
【図２４】
2006191264.tif 000026
【図２５】
2006191264.tif 000027
【図２６】
2006191264.tif 000028
【図２７】
2006191264.tif 000029
【図２８】
2006191264.tif 000030
【図２９】
2006191264.tif 000031
【図３０】
2006191264.tif 000032
【図３１】
2006191264.tif 000033
【図３２】
2006191264.tif 000034
【図３３】
2006191264.tif 000035
【図３４】
2006191264.tif 000036