(57)【要約】  【課題】  メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動できることに加えて、装着した場合であっても、動作モードに応じて、異なるプログラムを起動できるマイク一体型カラオケ装置を提供する。  【解決手段】  プロセッサ５１は、アドレス空間の第１領域にマッピングされたブートプログラムＢＰ１又はＢＰ２を電源投入時に実行する。ＲＯＭ５３及びＯＴＰＲＯＭ７７はそれぞれブートプログラムＢＰ１及びＢＰ２を格納している。カートリッジ２が未装着の場合はＲＯＭ５３が第１領域に配置される。カートリッジ２が装着され、かつ、カラオケモードが選択されている場合、ＯＴＰＲＯＭ７７が第１領域に配置される。カートリッジ２が装着され、かつ、ライトモードが選択されている場合、ＲＯＭ５３が第１領域に配置される。【選択図】  図３
2006079244.tif 000002
【特許請求の範囲】
【請求項１】
第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、
前記第１ブートプログラムを格納した第１のメモリと、
前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、を備え、
前記メモリカートリッジが前記コネクタに装着されていない場合は、前記第１のメモリが前記第１領域に配置され、
前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１のメモリが前記アドレス空間の第２領域に配置されるとともに、前記第２のメモリが前記第１領域に配置され、
前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１のメモリが前記第１領域に配置されるとともに、前記第２のメモリが前記第２領域に配置される、情報処理装置。
【請求項２】
第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、
前記第１ブートプログラムを格納した第１のメモリと、
前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、
前記メモリカートリッジが前記コネクタに装着されていない場合は、前記プロセッサからの第１イネーブル信号を伝達する第１の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１の信号線を前記第２のメモリに接続するとともに、前記プロセッサからの第２イネーブル信号を伝達する第２の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１の信号線を前記第１のメモリに接続するとともに、前記第２の信号線を前記第２のメモリに接続する接続機構と、を備え、
前記プロセッサは、アドレスが前記第１領域を示す場合に、前記第１イネーブル信号をアクティブにし、アドレスが前記アドレス空間の第２領域を示す場合に、前記第２イネーブル信号をアクティブにする、情報処理装置。
【請求項３】
前記第１動作モードは、前記第２のメモリからプログラム及び／又はデータをリードするモードであり、前記第２動作モードは、前記第２のメモリにプログラム及び／又はデータをライトするモードである、請求項１又は２記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、装着されたメモリカートリッジに格納されたプログラムを処理する情報処理装置及びその関連技術に関する。
【背景技術】
【０００２】
特許文献１には、マイク一体型カラオケ装置が開示されている。このマイク一体型カラオケ装置に内蔵されたＲＯＭ（ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）には警告メッセージ表示プログラムが記憶され、マイク一体型カラオケ装置に着脱されるメモリカートリッジにはカラオケプログラムが記憶される。メモリカートリッジが装着されていないときは、警告メッセージ表示プログラムが第１の態様でアドレス空間にマッピングされ、電源投入時に、この警告メッセージ表示プログラムが起動される。一方、メモリカートリッジが装着されているときは、警告メッセージ表示プログラムおよびカラオケプログラムが第２の態様でアドレス空間にマッピングされ、電源投入時に、カラオケプログラムが起動される。以上のように、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動することができる。
【０００３】
【特許文献１】特開２００２−１３２５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この従来技術は、メモリカートリッジが装着された場合に、メモリカートリッジのＲＯＭからカラオケプログラムやカラオケデータを読み込むことだけを想定した技術である。このように、メモリカートリッジを装着したときの動作モードは１つ、つまり、メモリカートリッジからリードして実行するモードのみである。
【０００５】
ところが、マイク一体型カラオケ装置により、メモリカートリッジにカラオケプログラムやカラオケデータを書き込むことを想定することもできる。この場合、動作モードは２つ、つまり、上記のモードに加えて、メモリカートリッジにライトするモードがある。
【０００６】
そこで、本発明の目的は、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動できることに加えて、装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる情報処理装置及びその関連技術を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の観点によれば、情報処理装置は、第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、前記第１ブートプログラムを格納した第１のメモリと、前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、を備え、前記メモリカートリッジが前記コネクタに装着されていない場合は、前記第１のメモリが前記第１領域に配置され、前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１のメモリが前記アドレス空間の第２領域に配置されるとともに、前記第２のメモリが前記第１領域に配置され、前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１のメモリが前記第１領域に配置されるとともに、前記第２のメモリが前記第２領域に配置される。
【０００８】
この構成によれば、メモリカートリッジが未装着の場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。また、第１動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第２ブートプログラムが最初に実行される。以上のように、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動できる。
【０００９】
さらに、第２動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。従って、メモリカートリッジを装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる。
【００１０】
本発明の第２の観点によれば、情報処理装置は、第１ブートプログラム及び第２ブートプログラムのうち、アドレス空間の第１領域にマッピングされたプログラムを電源投入時に実行するプロセッサと、前記第１ブートプログラムを格納した第１のメモリと、前記第２ブートプログラムを格納した第２のメモリを内蔵したメモリカートリッジが装着されるコネクタと、前記メモリカートリッジが前記コネクタに装着されていない場合は、前記プロセッサからの第１イネーブル信号を伝達する第１の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第１動作モードが選択されている場合は、前記第１の信号線を前記第２のメモリに接続するとともに、前記プロセッサからの第２イネーブル信号を伝達する第２の信号線を前記第１のメモリに接続し、前記メモリカートリッジが前記コネクタに装着されており、かつ、第２動作モードが選択されている場合は、前記第１の信号線を前記第１のメモリに接続するとともに、前記第２の信号線を前記第２のメモリに接続する接続機構と、を備え、前記プロセッサは、アドレスが前記第１領域を示す場合に、前記第１イネーブル信号をアクティブにし、アドレスが前記アドレス空間の第２領域を示す場合に、前記第２イネーブル信号をアクティブにする。
【００１１】
この構成によれば、メモリカートリッジが未装着の場合は、第１イネーブル信号を伝達する第１の信号線が第１のメモリに接続される。そして、第１イネーブル信号は、アドレスが第１領域を示す場合にアクティブにされる。このため、メモリカートリッジが未装着の場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。また、第１動作モードにおいてメモリカートリッジが装着されている場合は、第１イネーブル信号を伝達する第１の信号線が第２のメモリに接続される。そして、第１イネーブル信号は、アドレスが第１領域を示す場合にアクティブにされる。このため、第１動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第２ブートプログラムが最初に実行される。以上のように、メモリカートリッジを装着したときと装着しないときとで異なるプログラムを起動できる。
【００１２】
さらに、第２動作モードにおいてメモリカートリッジが装着されている場合は、第１イネーブル信号を伝達する第１の信号線が第１のメモリに接続される。そして、第１イネーブル信号は、アドレスが第１領域を示す場合にアクティブにされる。このため、第２動作モードにおいてメモリカートリッジが装着されている場合、第１領域にマッピングされる第１ブートプログラムが最初に実行される。従って、メモリカートリッジを装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図中、同一または相当部分については同一の参照符号を付してその説明を援用する。また、１６進数の表現に関しては、１０進数と区別するために数字の末尾に「ｈ」を付けて表記する。
【００１４】
図１（ａ）は、本発明の実施の形態による情報処理装置としてのマイク一体型カラオケ装置１によるライトモードにおけるパーソナルコンピュータ（以下、「ＰＣ」と呼ぶ。）３との接続状態を示す図である。図１（ｂ）は、マイク一体型カラオケ装置１によるカラオケモードにおけるテレビジョンモニタ７との接続状態を示す図である。
【００１５】
図１（ａ）に示すように、マイク一体型カラオケ装置１と、ＰＣ３と、をＵＳＢ（ｕｎｉｖｅｒｓａｌ  ｓｅｒｉａｌ  ｂｕｓ）ケーブル５で接続する。ライトモードでは、マイク一体型カラオケ装置１は、ＰＣ３からＵＳＢケーブル５を介して送信されたカラオケデータを、装着されたメモリカートリッジ２に書き込む。カラオケデータは、例えば、ＰＣ３が、後述のネットワーク４からダウンロードしたものである。
【００１６】
図１（ｂ）に示すように、マイク一体型カラオケ装置１と、テレビジョンモニタ７と、をＡ／Ｖ（ａｕｄｉｏ／ｖｉｄｅｏ）ケーブル９で接続する。カラオケモードでは、マイク一体型カラオケ装置１は、装着されたメモリカートリッジ２に格納されたカラオケプログラムを実行して、カラオケデータに基づくビデオ信号及びオーディオ信号を生成して、Ａ／Ｖケーブル９により、テレビジョンモニタ７に与える。その結果、テレビジョンモニタ７には、カラオケのための映像（背景及び歌詞など）が表示され、テレビジョンモニタ７のスピーカ（図示せず）からは、音声（歌声及び伴奏など）が出力される。
【００１７】
図２（ａ）はマイク一体型カラオケ装置１の正面図、図２（ｂ）は背面図、図２（ｃ）は右側面図である。図２（ａ）に示すように、マイク一体型カラオケ装置１の上端部にはマイクロフォン１１が設けられる。また、マイク一体型カラオケ装置１の正面には、リセットスイッチ１３、テンポ制御キー１７、ボリューム制御キー１５、キャンセルキー１９、エコーモード選択キー２１、曲選択／ピッチ制御キー２３、ボイスエフェクトモード選択キー２７、及び決定キー２５が設けられる。
【００１８】
リセットスイッチ１３は、選択した曲番号を含むすべてをリセットするためのものである。テンポ制御キー１７は、２つのスイッチからなり、カラオケすなわち伴奏の再生速度（テンポ）を速くしまたは遅くするためのキーである。ボリューム制御キー１５は、２つのスイッチからなり、カラオケすなわち伴奏の再生音量（ボリューム）を大きくしまたは小さくするためのキーである。
【００１９】
曲選択／ピッチ制御キー２３は、２つのスイッチからなり、曲番号をインクリメントしまたはデクリメントするために利用されるとともに、プレイヤの音程に合わせてカラオケのピッチ周波数すなわち音程をたとえば１度ずつ上下させるために利用される。エコーモード選択キー２１は、エコーモードにおいてエコー時間（遅延時間）を選択的に設定するために利用される。
【００２０】
ボイスエフェクトモード選択キー２７は、ボイスエフェクトモード１、ボイスエフェクトモード２およびボイスエフェクトモード３を設定する。ボイスエフェクトモード１は、入力音声の周波数に対し出力音声の周波数が高くなるように音声を加工するモードであり、ボイスエフェクトモード２は、入力音声の周波数に対して出力音声の周波数が低くなるように音声を加工するモードである。さらに、ボイスエフェクトモード３は、上下に連続的にかつ繰り返し出力音声の周波数が変化（スイープ）するように音声を加工するモードである。
【００２１】
キャンセルキー１９は、テンポ制御キー１７で設定したテンポ、ボリューム制御キー１５で設定した伴奏ボリューム、曲選択／ピッチ制御キー２３で設定した曲番号およびピッチ、エコーモード選択キー２１で設定したエコーモード、またはボイスエフェクトモード選択キー２７で設定したボイスエフェクトモードをキャンセルするためのキーである。このキャンセルキー１９は、演奏中の曲を中断するためにも用いられる。
【００２２】
決定キー２５は、テンポ制御キー１７で設定したテンポ、ボリューム制御キー１５で設定した伴奏ボリューム、曲選択／ピッチ制御キー２３で設定した曲番号およびピッチ、エコーモード選択キー２１で設定したエコーモード、またはボイスエフェクトモード選択キー２７で設定したボイスエフェクトモードを決定し有効化するためのキーである。
【００２３】
マイク一体型カラオケ装置１には、ＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）１４が内蔵されており、電源がオンのときに点灯し、オフのとき消灯する。また、ライトモードにおいて、ＵＳＢケーブル５を介してＰＣ３と通信している時は、ＬＥＤ１４は点滅する。
【００２４】
図２（ｂ）に示すように、マイク一体型カラオケ装置１の背面には、スロット１６が形成され、このスロット１６に設けられた後述のコネクタ７６に、メモリカートリッジ２が着脱自在に装着される。マイク一体型カラオケ装置１は電池駆動のものであり、背面に電池ボックス２０が設けられる。
【００２５】
図２（ｃ）に示すように、マイク一体型カラオケ装置１の右側面には、スライド式のモード選択スイッチ２９、及びＵＳＢポート３１が設けられる。ＵＳＢポート３１には、ＵＳＢケーブル５が接続される。モード選択スイッチ２９は、電源スイッチを兼ねており、中央に位置したときが電源オフ、一方端に位置したときが電源オン及びカラオケモードへのエントリ、他方端に位置したときが電源オン及びライトモードへのエントリである。
【００２６】
図３は、図１のマイク一体型カラオケ装置１の電気的構成を示す図である。図３に示すように、このマイク一体型カラオケ装置１は、プロセッサ５１、ＲＯＭ（以下、「本体ＲＯＭ」と呼ぶ。）５３、バス５５、マイクロフォン１１、モード選択スイッチ２９、セレクタ６１、キーマトリクス回路６３、ＵＳＢコントローラ６５、アンプ６７，７１、ミキサ６９、オーディオ信号出力端子７３、及びビデオ信号出力端子７５を含む。
【００２７】
プロセッサ５１は、図示しないが、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、グラフィックプロセッサ、サウンドプロセッサ、およびＤＭＡプロセッサ等の各種プロセッサを含むとともに、アナログ信号を取り込むときに用いられるＡ／Ｄ変換器や、キー操作信号や赤外線信号のような入力信号を受けかつ出力信号を外部機器に与える入出力制御回路を含む。ＣＰＵは、入力信号に応じて必要な演算を実行し、その結果をグラフィックプロセッサやサウンドプロセッサ等に与える。したがって、グラフィックプロセッサやサウンドプロセッサはその演算結果に応じた画像処理や音声処理を実行する。
【００２８】
このプロセッサ５１にはバス５５が接続されていて、このバス５５には、プロセッサ５１とともに基板（図示せず）に設けられている本体ＲＯＭ５３およびメモリカートリッジ２に内蔵されるＯＴＰＲＯＭ（ｏｎｅ  ｔｉｍｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ：以下、「カートリッジＲＯＭ」と呼ぶ。）７７が結合される。したがって、プロセッサ５１は、バス５５を通して本体ＲＯＭ５３およびカートリッジＲＯＭ７７にアクセスでき、そこからプログラムやデータを取り出したり、カートリッジＲＯＭ７７に書き込むことができる。
【００２９】
モード選択スイッチ２９は、カラオケモードが選択されたときは、ハイ（ｈｉｇｈ）レベルのモード選択信号ＭＳをプロセッサ５１のＩ／Ｏポート（入出力ポート）及びセレクタ６１に与え、ライトモードが選択されたときは、ロー（ｌｏｗ）レベルのモード選択信号ＭＳをプロセッサ５１のＩ／Ｏポート及びセレクタ６１に与える。これにより、プロセッサ５１は、動作モードに応じたプログラムを実行する。
【００３０】
セレクタ６１は、メモリカートリッジ２の装着／未装着および動作モードに応じて、信号線（ライン）の接続を切り替える。この点は、後で詳述する。キーマトリクス回路６３は、２つのスイッチからなるテンポ制御キー１７、２つのスイッチからなるボリューム制御キー１５、キャンセルキー１９、エコーモード選択キー２１、２つのスイッチからなる曲選択／ピッチ制御キー２３、ボイスエフェクトモード選択キー２７、及び決定キー２５、つまり、１０個のスイッチを含み、キーマトリクスを構成している。キースキャンのための５つの入力信号は、プロセッサ５１のＩ／Ｏポートからキーマトリクス回路６３に与えられ、２つの出力信号は、キーマトリクス回路６３からプロセッサ５１のＩ／Ｏポートに与えられる。
【００３１】
カラオケモードでは次の処理が実行される。マイクロフォン１１からの音声信号は、アンプ６７を通してプロセッサ５１のアナログ入力ポート及びミキサ６９に与えられる。プロセッサ５１のサウンドプロセッサで処理された結果であるアナログオーディオ信号は、ミキサ６２に与えられ、アンプ６７を介したマイクロフォン１１からの音声信号とミキシングされ、アンプ７１を介して、オーディオ信号出力端子７３に出力される。また、プロセッサ５１のグラフィックプロセッサで処理された結果であるアナログビデオ信号は、ビデオ信号出力端子７５に出力される。オーディオ信号出力端子７３及びビデオ信号出力端子７５に、Ａ／Ｖケーブル９が接続され、オーディオ信号及びビデオ信号がテレビジョンモニタ７に与えられる。
【００３２】
ライトモードでは次の処理が実行される。ＵＳＢコントローラ６５は、ＵＳＢケーブル５を介して、ＰＣ３と通信して、ＰＣ３からカラオケデータを取得する。ＵＳＢコントローラ５６は、Ｉ／Ｏポートを介して、プロセッサ５１により制御される。プロセッサ５１は、ＵＳＢコントローラ６５が取得したカラオケデータをＩ／Ｏポート介して受け取り、バス５５を介して、これらをカートリッジＲＯＭ７７に書き込む。なお、ＰＣ３は、ネットワーク４に接続され、ネットワーク４に接続されたサーバ（図示せず）から、カラオケデータをダウンロードする。
【００３３】
ここで、本体ＲＯＭ５３およびカートリッジＲＯＭ７７に格納されたプログラムおよびデータについて説明する。本体ＲＯＭ５３には、ブートプログラムＢＰ１、警告メッセージ表示プログラムＮＰ１，ＮＰ２、カラオケ画像データ、カラオケ音楽データ、書き込み制御プログラム、及びＵＳＢ制御プログラムが記憶される。
【００３４】
ブートプログラムＢＰ１は、ライトモード時およびメモリカートリッジ２が装着されていないカラオケモード時に、システムのブートを行うプログラムである。警告メッセージ表示プログラムＮＰ１は、メモリカートリッジ２が装着されていない状態でカラオケモードが選択されているときに実行され、これによって警告メッセージがテレビジョンモニタ７に表示される。カラオケ画像データおよびカラオケ音楽データは、メモリカートリッジ２に記憶されたいずれの曲にも共通して用いられるデータである。カラオケ画像データは、タイトル画面データ、基本背景画面データ、フレームおよびアイコンデータならびにフォントデータからなり、カラオケ音楽データは、基本音源データからなる。
【００３５】
警告メッセージ表示プログラムＮＰ２は、メモリカートリッジ２が装着されていない状態あるいはマイク一体型カラオケ装置１とＰＣ３とがＵＳＢケーブル５により接続されていない状態で、ライトモードが選択されているときに実行され、これによって警告メッセージがテレビジョンモニタ７に表示される。
【００３６】
ＵＳＢ制御プログラムは、ライトモードにおいて、コマンドを与えて、ＵＳＢコントローラ６５を制御するプログラムである。書き込み制御プログラムは、ライトモードにおいて、ＵＳＢコントローラ６５がＰＣ３から取得したカラオケデータをカートリッジＲＯＭ７７に書き込むためのプログラムである。
【００３７】
なお、ブートプログラムＢＰ１は、動作モード（カラオケモード、ライトモード）に応じて、警告メッセージ表示プログラムＮＰ１、あるいは、警告メッセージ表示プログラムＮＰ１、ＵＳＢ制御プログラム、及び書き込み制御プログラムを起動する。
【００３８】
カートリッジＲＯＭ７７には、複数のバンクから構成されるブランクエリア及び既書込みエリアが存在する。
【００３９】
ブランクエリアは、ユーザによるメモリカートリッジ２の購入時（工場からの出荷時）には、何もデータが書き込まれていない領域である。原則として、１つのバンクに、１曲分のカラオケデータが書き込まれる。ただし、所定数のバンクに、１曲分のカラオケデータを書き込むこともできる。このように、バンク単位で、カラオケデータが書き込まれる。また、カートリッジＲＯＭ７７は、ＯＴＰＲＯＭであるため、未格納状態のバンクにのみ、カラオケデータを書き込むことができる。つまり、一旦、あるバンクに、カラオケデータが書き込まれた後は、そのバンクへの再度の書込みはできない。さらに、言い換えると、一度限りの書き込みが可能である。
【００４０】
既書き込みエリアには、ユーザによるメモリカートリッジ２の購入時（出荷時）に既に、ブートプログラムＢＰ２、カラオケプログラム、共通データ、当該メモリカートリッジ２の識別情報（ＩＤ）、書き込み可能曲数の情報、状態テーブル、カートリッジ容量、及びカートリッジ名、が書き込まれている。
【００４１】
ブートプログラムＢＰ２は、メモリカートリッジ２が装着されているカラオケモード時にシステムのブートを行うプログラムである。カラオケプログラムは、メモリカートリッジ２が装着されているカラオケモード時に実行され、シーケンス制御、映像表示制御、Ａ／Ｄ変換および音声加工、並びに音楽再生制御などの処理を行うプログラムである。共通データは、楽曲の種類に関係なく共通に使用される画像データ及び音楽データ等である。
【００４２】
カートリッジ名は、メモリカートリッジ２の種別を判断するために付けられる。メモリカートリッジ２には、カラオケ用のものもあれば、ゲーム用のものもあり、その他の用途のものも存在しうる。これらを区別するために、メモリカートリッジ２には、カートリッジ名が格納される。状態テーブルは、複数の状態フラグを含み、この状態フラグは、バンクごとに設けられる。この状態フラグは、対応するバンクの書き込み状態を示す。書き込み状態としては、「未使用（空）」、「書き込み途中」、「書き込み正常」、及び、「書き込み不正常」の４つの状態がある。
【００４３】
ブランクエリアを構成する各バンクには、カラオケデータ及びインデックス情報が書き込まれる。カラオケデータは、背景画像データ、曲名画像データ、歌詞データ、及び、楽譜データなどからなる。インデックス情報は、バンクに書き込まれた背景画像データ、曲名画像データ、歌詞データ、及び、楽譜データ、の格納位置情報などである。なお、本実施の形態では、ブランクエリアなる名称を用いているが、カラオケデータ等が書き込まれた後は、もちろんブランクではない。
【００４４】
カートリッジＲＯＭ７７に格納されたカラオケデータや共通データなど、及び本体ＲＯＭ５３に格納されたカラオケ画像データやカラオケ音楽データなどは、カラオケプログラムによる処理に用いられる。
【００４５】
次に、セレクタ６１の詳細を説明する。
【００４６】
図４は、カラオケモードにおいてメモリカートリッジ２が装着されていないときのプロセッサ５１と本体ＲＯＭ５３との接続状態を示す図解図である。なお、破線で示したカートリッジＲＯＭ７７は、メモリカートリッジ２が装着されていない状態を示している。
【００４７】
図４に示すように、プロセッサ５１のＣＥ１出力ポートに接続されたラインＬ１は、セレクタ６１のポートａ２及びｂ２に接続される。プロセッサ５１のＣＥ２出力ポートに接続されたラインＬ２は、コネクタ側端子７６１ｂに接続される。
【００４８】
セレクタ６１のポートａ１及びｂ１に接続されたラインＬ３は、コネクタ側端子７６２ｂに接続される。セレクタ６１のポートＡ１及びＢ２に接続されたラインＬ４は、コネクタ側端子７６３ｂに接続される。セレクタ６１のポートＡ２及びＢ１に接続されたラインＬ５は、本体ＲＯＭ５３のＣＥ入力ポートに接続される。
【００４９】
カートリッジＲＯＭ７７のＣＥ入力ポートに接続されたラインＬ８は、メモリカートリッジ２の装着時において、コネクタ側端子７６３ｂに接続される。プロセッサ５１のＷＥ出力ポートに接続されたラインＬ６は、本体ＲＯＭ５３のＷＥ入力ポート、及びメモリカートリッジ２装着時のカートリッジＲＯＭ７７のＷＥ入力ポートに接続される。プロセッサ５１のＯＥ出力ポートに接続されたラインＬ７は、本体ＲＯＭ５３のＯＥ入力ポート、及びメモリカートリッジ２装着時のカートリッジＲＯＭ７７のＯＥ入力ポートに接続される。
【００５０】
セレクタ６１は、モード選択スイッチ２９からのモード選択信号ＭＳがカラオケモードを示している場合は、ポートｂ１とＢ１、ポートｂ２とＢ２、ポートｂ３とＢ３、ポートｂ４とＢ４を接続し、ポートａ１とＡ１、ポートａ２とＡ２、ポートａ３とＡ３、ポートａ４とＡ４を切り離す（図４及び図５）。一方、セレクタ６１は、モード選択信号ＭＳがライトモードを示している場合は、ポートａ１とＡ１、ポートａ２とＡ２、ポートａ３とＡ３、ポートａ４とＡ４を接続し、ポートｂ１とＢ１、ポートｂ２とＢ２、ポートｂ３とＢ３、ポートｂ４とＢ４を切り離す（図６及び図７）。
【００５１】
図４に示すように、カラオケモードにおいてメモリカートリッジ２が装着されていない場合は、スイッチＳＷ１がオフ、スイッチＳＷ２がオンになり、ラインＬ１とラインＬ４とラインＬ３とラインＬ５とが接続されるため、ＣＥ１出力ポートから出力されるチップイネーブル信号ＣＥ１は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が未装着のときは、モード選択スイッチ２９によりカラオケモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、ＯＥ出力ポートから出力するアウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からプログラムやデータを読み出し、ブートプログラムＢＰ１及び警告メッセージ表示プログラムＮＰ１を実行する。
【００５２】
図５は、カラオケモードにおいてメモリカートリッジ２が装着されているときのプロセッサ５１と本体ＲＯＭ５３とカートリッジＲＯＭ７７との接続状態を示す図解図である。図５に示すように、カラオケモードにおいてメモリカートリッジ２が装着されている場合は、スイッチＳＷ１がオン、スイッチＳＷ２がオフになり、ラインＬ１とラインＬ４とラインＬ８とが接続されるため、チップイネーブル信号ＣＥ１は、カートリッジＲＯＭ７７のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、モード選択スイッチ２９によりカラオケモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、カートリッジＲＯＭ７７からプログラムやデータを読み出し、ブートプログラムＢＰ２及びカラオケプログラムを実行する。
【００５３】
一方、ラインＬ２とラインＬ３とラインＬ５とが接続されるため、ＣＥ２出力ポートから出力されるチップイネーブル信号ＣＥ２は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、プロセッサ５１は、チップイネーブル信号ＣＥ２をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からデータを読み出すことができる。
【００５４】
図６は、ライトモードにおいてメモリカートリッジ２が装着されていないときのプロセッサ５１と本体ＲＯＭ５３との接続状態を示す図解図である。なお、破線で示したカートリッジＲＯＭ７７は、メモリカートリッジ２が装着されていない状態を示している。
図６に示すように、ライトモードにおいてメモリカートリッジ２が装着されていない場合は、スイッチＳＷ１がオフ、スイッチＳＷ２がオンになり、ラインＬ１とラインＬ５とが接続されるため、チップイネーブル信号ＣＥ１は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されていないときは、モード選択スイッチ２９によりライトモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からプログラムやデータを読み出し、ブートプログラムＢＰ１及び警告メッセージ表示プログラムＮＰ２を実行する。
【００５５】
図７は、ライトモードにおいてメモリカートリッジ２が装着されているときのプロセッサ５１と本体ＲＯＭ５３とカートリッジＲＯＭ７７との接続状態を示す図解図である。図７に示すように、ライトモードにおいてメモリカートリッジ２が装着されている場合は、スイッチＳＷ１がオン、スイッチＳＷ２がオフになり、ラインＬ１とラインＬ５とが接続されるため、チップイネーブル信号ＣＥ１は、本体ＲＯＭ５３のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、モード選択スイッチ２９によりライトモードが選択され電源がオンされると、プロセッサ５１は、チップイネーブル信号ＣＥ１をアクティブにし、かつ、アウトプットイネーブル信号ＯＥをアクティブにして、本体ＲＯＭ５３からプログラムやデータを読み出し、ブートプログラムＢＰ１、書き込み制御プログラム、ＵＳＢ制御プログラム、及び警告メッセージ表示プログラムＮＰ２を実行する。
【００５６】
一方、ラインＬ２とラインＬ３とラインＬ４とラインＬ８とが接続されるため、ＣＥ２出力ポートから出力されるチップイネーブル信号ＣＥ２は、カートリッジＲＯＭ７７のＣＥ入力ポートに与えられる。従って、メモリカートリッジ２が装着されているときは、プロセッサ５１は、チップイネーブル信号ＣＥ２をアクティブにし、かつ、ライトイネーブル信号ＷＥをアクティブにして、カートリッジＲＯＭ７７の空きバンクに、カラオケデータを書き込むことができる。
【００５７】
図８は、マイク一体型カラオケ装置１のスロット１６に設けられたコネクタ７６及びメモリカートリッジ２の形状を示す外観図である。図９は、コネクタ７６及びメモリカートリッジ２の形状を示す図解図である。
【００５８】
図８及び図９に示すように、メモリカートリッジ２の下面側ハウジング８６ａには基板８６ｂが固着され、基板８６ｂの表面には、幅方向にわたって複数のカートリッジ側端子８６ｃ，８６ｃ，…が形成される。このうち、基板８６ｂの幅方向中央に位置する２つのカートリッジ側端子８６１ｃおよび８６２ｃは互いに接続され、スイッチＳＷ１をなす。
【００５９】
一方、コネクタ７６には、下側ハウジング８６ａおよび基板８６ｂの先端を挿入するための横長の挿入部７６ａが形成され、挿入部７６ａの内側には、幅方向にわたって複数のコネクタ側端子７６ｂ，７６ｂ，…が形成される。図９から分かるように、各々のコネクタ側端子７６ｂは、長さ方向の適宜の位置で上側ハウジング７６ｃに密着し、この位置で固定されている。コネクタ側端子７６ｂは上側ハウジング７６ｃから挿入部７６ａに向かって屈曲し、再度上側ハウジング７６ｃに向かって屈曲する。挿入部７６ａの上方には矩形状の開口部が幅方向にわたって複数形成され、各々のコネクタ側端子７６ｂの一方端は、これらの開口部から露出する。
【００６０】
コネクタ７６の幅方向中央の適宜の位置には２つの開口部を跨ぐように金属片が設けられ、この金属片がスイッチＳＷ２をなす。この２つの開口部から露出する２つのコネクタ側端子７６２ｂおよび７６３ｂは、外力が与えられないとき（つまり、メモリカートリッジ２が装着されていないとき）、このスイッチＳＷ２によって電気的に接続される。
【００６１】
下面側ハウジング８６ａおよび基板８６ｂの先端部が挿入部７６ａに挿入されると、各々のコネクタ側端子７６ｂが下側ハウジング８６ａおよび基板８６ｂによって持ち上げられ、基板８６ｂ上の各々のカートリッジ側端子８６ｃと接触する。このとき、コネクタ側端子７６１ｂおよび７６２ｂはスイッチＳＷ１と接触し、これによってコネクタ側端子７６１ｂおよび７６２ｂが短絡される。一方、コネクタ側端子７６２ｂおよび７６３ｂはスイッチＳＷ２から離れ、これによってコネクタ側端子７６２ｂおよび７６３ｂが開放される。なお、コネクタ側端子７６２ｂおよび７６３ｂにはカートリッジ側端子８６２ｃおよび８６３ｃが接触するが、カートリッジ側端子８６２ｃおよび８６３ｃはいずれも開放されており、コネクタ側端子７６２ｂおよび７６３ｂが短絡されることはない。
【００６２】
次に、アドレス空間のマッピング状態を説明する。
【００６３】
図１０は、図３のプロセッサ５１から見たアドレス空間の図解図である。図１０に示すように、チップイネーブル信号ＣＥ１およびＣＥ２は、互いに異なるアドレス値に対応して出力される。つまり、上位８ビットのアドレス値が”００ｈ”〜”３Ｆｈ”のいずれかを示し、かつ下位１６ビットのアドレス値が”ＦＦＦＦｈ”〜”８０００ｈ”のいずれかを示すとき、あるいは上位８ビットのアドレス値が”８０ｈ”〜”ＢＦｈ”のいずれかを示すときは、チップイネーブル信号ＣＥ１がアクティブにされる。一方、上位８ビットのアドレス値が”６０ｈ”〜”７Ｆｈ”のいずれかを示し、かつ下位１６ビットのアドレス値が”ＦＦＦＦｈ”〜”８０００ｈ”のいずれかを示すとき、あるいは上位８ビットのアドレス値が”Ｅ０ｈ”〜”ＦＦｈ”のいずれかを示すときは、チップイネーブル信号ＣＥ２がアクティブにされる。
【００６４】
図１１は、カラオケモードにおいてメモリカートリッジ２が装着されていないときのアドレス空間のマッピング状態を示す図解図である。図１１に示すように、カラオケモードにおいてメモリカートリッジ２が装着されていないときは、上位８ビットが”００ｈ”〜”３Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”８０ｈ”〜”ＢＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、本体ＲＯＭ５３が配置される。なぜなら、チップイネーブル信号ＣＥ１は、アドレスが上記した値のときにアクティブにされるところ、カラオケモードにおいてメモリカートリッジ２が装着されていないときは、プロセッサ５１のＣＥ１出力ポートは本体ＲＯＭ５３のＣＥ入力ポートに接続されるからである（図４参照）。つまり、この場合、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ１により活性化されるからである。
【００６５】
プロセッサ５１は、電源が投入されると、上位８ビットが”００ｈ”のアドレスからアクセスを開始する。具体的には、プロセッサ５１は、電源が投入されると、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”にアクセスして、その２バイトにより示される位置にマッピングされたプログラムを実行する。ブートプログラムＢＰ１は、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされているため、カラオケモードにおいてメモリカートリッジ２が装着されていない状態で電源が投入されたときは、ブートプログラムＢＰ１が最初に実行される。
【００６６】
図１２は、カラオケモードにおいてメモリカートリッジ２が装着されているときのアドレス空間のマッピング状態を示す図解図である。図１２に示すように、カラオケモードにおいてメモリカートリッジ２が装着されているときは、上位８ビットが”００ｈ”〜”３Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”８０ｈ”〜”ＢＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、カートリッジＲＯＭ７７が配置される。なぜなら、チップイネーブル信号ＣＥ１は、アドレスが上記した値のときにアクティブにされるところ、カラオケモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ１出力ポートはカートリッジＲＯＭ７７のＣＥ入力ポートに接続されるからである（図５参照）。つまり、この場合、カートリッジＲＯＭ７７は、チップイネーブル信号ＣＥ１により活性化されるからである。
【００６７】
また、上位８ビットが”６０ｈ”〜”７Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”Ｅ０ｈ”〜”ＦＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、本体ＲＯＭ５３が配置される。なぜなら、チップイネーブル信号ＣＥ２は、アドレスが上記した値のときにアクティブにされるところ、カラオケモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ２出力ポートは本体ＲＯＭ５３のＣＥ入力ポートに接続されるからである（図５参照）。つまり、この場合、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ２により活性化されるからである。
【００６８】
上記のように、プロセッサ５１は、電源が投入されると、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”にアクセスして、その２バイトにより示される位置にマッピングされたプログラムを実行する。ブートプログラムＢＰ２は、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされているため、カラオケモードにおいてメモリカートリッジ２が装着されている状態で電源が投入されたときは、ブートプログラムＢＰ２が最初に実行される。
【００６９】
以上のように、カラオケモードにおいて、メモリカートリッジ２が装着されていないときと装着されているときとでプロセッサ５１から見たアドレス空間のマッピング状態を異ならせるようにしたため、メモリカートリッジ２の着脱状態に応じて、本体ＲＯＭ５３およびカートリッジＲＯＭ７７に記憶された各々のプログラムを適切に起動させることができる。
【００７０】
図１３は、ライトモードにおいてメモリカートリッジ２が装着されているときのアドレス空間のマッピング状態を示す図解図である。図１３に示すように、ライトモードにおいてメモリカートリッジ２が装着されているときは、上位８ビットが”００ｈ”〜”３Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”８０ｈ”〜”ＢＦｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”００００ｈ”を示すアドレス空間に、本体ＲＯＭ５３が配置される。なぜなら、チップイネーブル信号ＣＥ１は、アドレスが上記した値のときにアクティブにされるところ、ライトモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ１出力ポートは本体ＲＯＭ５３のＣＥ入力ポートに接続されるからである（図７参照）。つまり、この場合、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ１により活性化されるからである。
【００７１】
また、上位８ビットが”６０ｈ”〜”７Ｆｈ”を示し、かつ下位１６ビットが”ＦＦＦＦｈ”〜”８０００ｈ”を示すアドレス空間、及び、上位８ビットが”Ｅ０ｈ”〜”ＦＦｈ”を示し、かつ下位１６ビットが狽eＦＦＦｈ煤`”００００ｈ”を示すアドレス空間に、カートリッジＲＯＭ７７が配置される。なぜなら、チップイネーブル信号ＣＥ２は、アドレスが上記した値のときにアクティブにされるところ、ライトモードにおいてメモリカートリッジ２が装着されているときは、プロセッサ５１のＣＥ２出力ポートはカートリッジＲＯＭ７７のＣＥ入力ポートに接続されるからである（図７参照）。つまり、この場合、カートリッジＲＯＭ７７は、チップイネーブル信号ＣＥ２により活性化されるからである。
【００７２】
上記のように、プロセッサ５１は、電源が投入されると、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”にアクセスして、その２バイトにより示される位置にマッピングされたプログラムを実行する。ブートプログラムＢＰ１は、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされているため、ライトモードにおいてメモリカートリッジ２が装着されている状態で電源が投入されたときは、ブートプログラムＢＰ１が最初に実行される。
【００７３】
以上のことから明らかなように、メモリカートリッジ２が装着されている場合でも、動作モード（カラオケモード、ライトモード）に応じて、本体ＲＯＭ５３およびカートリッジＲＯＭ７７に記憶された各々のプログラムを適切に起動させることができる。
【００７４】
さて一方、ライトモードにおいてメモリカートリッジ２が装着されていないときは、本体ＲＯＭ５３は、チップイネーブル信号ＣＥ１により活性化されるため（図６参照）、本体ＲＯＭ５３は、図１１と同じ配置となる。プロセッサ５１は上位８ビットが”００ｈ”のアドレスからアクセスを開始するため、ライトモードにおいてメモリカートリッジ２が装着されていない状態で電源が投入されたときは、ブートプログラムＢＰ１が最初に実行される。
【００７５】
次に、プロセッサ５１のＩ／Ｏポートの数が不足した場合の対処方法を説明する。
【００７６】
図１４は、カラオケモードにおけるプロセッサ５１とキーマトリクス回路６３とＵＳＢコントローラ６５との接続状態を示す図解図である。図１４に示すように、キーマトリクス回路６３の一方の出力信号を伝達するラインＬ９は、セレクタ６１のポートｂ３に接続される。キーマトリクス回路６３の他方の出力信号を伝達するラインＬ１０は、ポートｂ４に接続される。ポートＢ３に接続されたラインＬ１１は、プロセッサ５１のＩ／Ｏポート及びセレクタ６１のポートａ３に接続される。ポートＢ４に接続されたラインＬ１２は、プロセッサ５１のＩ／Ｏポートに接続される。ポートＡ３に接続されたラインＬ１３は、ＵＳＢコントローラ６５のＣＳ入力ポートに接続される。他のラインＬ１〜Ｌ８の接続関係及びセレクタ６１の動作は、図４と同じである。
【００７７】
カラオケモードにおいてメモリカートリッジ２が装着されている場合、セレクタ６１により、ラインＬ９とラインＬ１１とが接続されるとともに、ラインｌ０とラインＬ１２とが接続される。従って、カラオケモードでは、プロセッサ５１は、Ｉ／Ｏポートを介して、キーマトリクス回路６３からの２つの出力信号を受け取ることができる。
【００７８】
図１５は、ライトモードにおけるプロセッサ５１とキーマトリクス回路６３とＵＳＢコントローラ６５との接続状態を示す図解図である。図１５に示すように、ライトモードにおいてメモリカートリッジ２が装着されている場合、セレクタ６１により、ラインＬ９とラインＬ１１とが非接続にされるとともに、ラインｌ０とラインＬ１２とが非接続状態にされる。従って、ライトモードでは、プロセッサ５１のＩ／Ｏポートには、キーマトリクス回路６３からの２つの出力信号は入力されない。一方、セレクタ６１により、ラインＬ１３とラインＬ１１とが接続される。従って、プロセッサ５１は、ラインＬ１１に接続されたＩ／Ｏポートを介して、ＵＳＢコントローラ６５に、チップセレクト信号ＣＳを与え、ＵＳＢコントローラ６５を活性化することができる。
【００７９】
以上のように、プロセッサ５１のＩ／Ｏポートに接続されるラインＬ１１の接続先を、カラオケモードとライトモードとで切り替えることにより、Ｉ／Ｏポートの不足を解消できる。つまり、ラインＬ１１が接続されたＩ／Ｏポートを、キーマトリクス回路６３の一方の出力信号と、ＵＳＢコントローラ６５に与えるチップセレクト信号ＣＳと、で共用することで、Ｉ／Ｏポートの不足を解消できる。
【００８０】
さて、以上のように、本実施の形態によれば、メモリカートリッジ２が未装着の場合、本体ＲＯＭ５３は図１１のように配置され、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされたブートプログラムＢＰ１が最初に実行される。また、カラオケモードにおいてメモリカートリッジ２が装着されている場合、カートリッジＲＯＭ７７は図１２のように配置され、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされたブートプログラムＢＰ２が最初に実行される。以上のように、メモリカートリッジ２を装着したときと装着しないときとで異なるプログラムを起動できる。
【００８１】
さらに、ライトモードにおいてメモリカートリッジ２が装着されている場合、本体ＲＯＭ５３は図１３のように配置され、アドレス”００ＦＦＦＣ”，”００ＦＦＦＤ”の２バイトにより示される位置にマッピングされたブートプログラムＢＰ１が最初に実行される。従って、メモリカートリッジ２を装着した場合であっても、動作モードに応じて、異なるプログラムを起動できる。
【００８２】
なお、本発明は、上記の実施の形態に限られるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば、以下のような変形も可能である。
【００８３】
（１）上記では、メモリカートリッジ２にＯＴＰＲＯＭ７７を内蔵した。ただし、メモリカートリッジ２に内蔵するメモリは、ＯＴＰＲＯＭに限られない。例えば、フラッシュメモリを内蔵することもできる。
【００８４】
（２）マイク一体型カラオケ装置１は、オートパワーオフ機能（例えば、１５分間無操作で電源オフ）を有しているが、ＵＳＢコントローラ６５が、ＰＣ３の電源で動作しているときは、オートパワーオフ機能は実行されない。
【００８５】
（３）上記では、カートリッジＲＯＭ７７には、カラオケプログラムが予め格納されており、カラオケデータだけを書き込んだが、書き込み対象は、データに限らずプログラムも含まれる。また、カートリッジＲＯＭ７７への書き込み対象は、カラオケに関するものに限らず、ゲームプログラムやゲームデータなど、特に限定されない。
【００８６】
（４）上記では、ＵＳＢコントローラ６５、プロセッサ５１、及びバス５５を経由して、カラオケデータをカートリッジＲＯＭ７７に書き込んだ。このような経路ではなく、ＤＭＡコントローラを設け、ＤＭＡコントローラ及びＵＳＢコントローラ６５をバス５５に接続して、プロセッサ５１を介さずに、ＤＭＡコントローラにより、ＵＳＢコントローラ６５が取得したカラオケデータを、カートリッジＲＯＭ７７に書き込むこともできる。
【００８７】
（５）上記では、本体ＲＯＭ５３に、警告メッセージ表示プログラムＮＰ２、書き込み制御プログラム、及びＵＳＢ制御プログラムを格納した。ただし、これらのプログラムを、カートリッジＲＯＭ７７の既書込みエリアに格納してもよい。この場合は、ライドモードにおいて、メモリカートリッジ２が装着されていないときは、図１１に示したように本体ＲＯＭ５３が配置される。従って、接続関係は図４のようになる。一方、ライドモードにおいて、メモリカートリッジ２が装着されているときは、図１２に示したように本体ＲＯＭ５３及びカートリッジＲＯＭ７７が配置される。従って、接続関係は図５のようになる。
【図面の簡単な説明】
【００８８】
【図１】（ａ）本発明の実施の形態による情報処理装置としてのマイク一体型カラオケ装置によるライトモードにおけるパーソナルコンピュータとの接続状態を示す図。（ｂ）同マイク一体型カラオケ装置によるカラオケモードにおけるテレビジョンモニタとの接続状態を示す図。
【図２】（ａ）同マイク一体型カラオケ装置の正面図。（ｂ）同マイク一体型カラオケ装置の背面図。（ｃ）同マイク一体型カラオケ装置の右側面図。
【図３】同マイク一体型カラオケ装置の電気的構成を示す図。
【図４】同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されていないときのプロセッサと本体ＲＯＭとの接続状態を示す図解図。
【図５】同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されているときのプロセッサと本体ＲＯＭとカートリッジＲＯＭとの接続状態を示す図解図。
【図６】同マイク一体型カラオケ装置のライトモードにおいてメモリカートリッジが装着されていないときのプロセッサと本体ＲＯＭとの接続状態を示す図解図。
【図７】同マイク一体型カラオケ装置のライトモードにおいてメモリカートリッジが装着されているときのプロセッサと本体ＲＯＭとカートリッジＲＯＭとの接続状態を示す図解図。
【図８】同マイク一体型カラオケ装置のコネクタ及びメモリカートリッジの形状を示す外観図。
【図９】同マイク一体型カラオケ装置のコネクタ及びメモリカートリッジの形状を示す図解図。
【図１０】同マイク一体型カラオケ装置に搭載されたプロセッサから見たアドレス空間の図解図。
【図１１】同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されていないときのアドレス空間のマッピング状態を示す図解図。
【図１２】同マイク一体型カラオケ装置のカラオケモードにおいてメモリカートリッジが装着されているときのアドレス空間のマッピング状態を示す図解図。
【図１３】同マイク一体型カラオケ装置のライトモードにおいてメモリカートリッジが装着されているときのアドレス空間のマッピング状態を示す図解図。
【図１４】同マイク一体型カラオケ装置のカラオケモードにおけるプロセッサとキーマトリクス回路とＵＳＢコントローラとの接続状態を示す図解図。
【図１５】同マイク一体型カラオケ装置のライトモードにおけるプロセッサとキーマトリクス回路とＵＳＢコントローラとの接続状態を示す図解図。
【符号の説明】
【００８９】
１…マイク一体型カラオケ装置、２…メモリカートリッジ、３…パーソナルコンピュータ、４…ネットワーク、５…ＵＳＢケーブル、７…テレビジョンモニタ、９…Ａ／Ｖケーブル、２９…モード選択スイッチ、５１…プロセッサ、５３…ＲＯＭ（本体ＲＯＭ）、６１…セレクタ、６３…キーマトリクス回路、６５…ＵＳＢコントローラ、７７…ＯＴＰＲＯＭ（カートリッジＲＯＭ）。
【図１】
2006079244.tif 000003
【図２】
2006079244.tif 000004
【図３】
2006079244.tif 000005
【図４】
2006079244.tif 000006
【図５】
2006079244.tif 000007
【図６】
2006079244.tif 000008
【図７】
2006079244.tif 000009
【図８】
2006079244.tif 000010
【図９】
2006079244.tif 000011
【図１０】
2006079244.tif 000012
【図１１】
2006079244.tif 000013
【図１２】
2006079244.tif 000014
【図１３】
2006079244.tif 000015
【図１４】
2006079244.tif 000016
【図１５】
2006079244.tif 000017