(57)【要約】      （修正有）【課題】磁気ディスクに匹敵する高速および高容量の光記憶技術に用いられる光を電気信号に変換する回路（ＰＤＩＣ）の温度変化によるオフセット電圧の変化を補償する回路および方法を提供する。【解決手段】ＰＤＩＣの出力回路に用いるＢＪＴは周囲温度変化によって特性が変化する。このＢＪＴ素子と同じ温度特性を持つ第２のＢＪＴを用意し、電流ミラーを介して出力ＢＪＴ素子に流れる電流のバイパス回路を構成し、温度変化によるオフセット電圧の変化を補償する。【選択図】図４
2006238403.tif 000002
【特許請求の範囲】
【請求項１】
周囲温度変化によって変化する電流を生成する温度感知部と、
前記生成された電流を伝達する電流伝達部と、
前記電流伝達部から受信した前記電流を所定割合に調節して出力する電流調節部と
を含んでなる
ことを特徴とするオフセット電圧補償回路。
【請求項２】
前記温度感知部は、周囲温度変化によって、エミッタ端とベース端間の電圧が変化するトランジスタを含むことを特徴とする請求項１記載のオフセット電圧補償回路。
【請求項３】
前記温度感知部は、
周囲温度変化にかかわらず、一定の電圧を供給する電圧源と、
前記トランジスタのエミッタ端に連結される抵抗と
を含むことを特徴とする請求項２記載のオフセット電圧補償回路。
【請求項４】
前記電流伝達部はミラー回路からなり、前記ミラー回路は同一サイズの二つのトランジスタを含むことを特徴とする請求項１記載のオフセット電圧補償回路。
【請求項５】
前記電流伝達部はミラー回路からなり、前記ミラー回路は二つのトランジスタを含むことを特徴とする請求項１記載のオフセット電圧補償回路。
【請求項６】
前記電流伝達部の入力と出力間の電圧を調整するための電圧調整素子をさらに含むことを特徴とする、請求項１に記載のオフセット電圧補償回路。
【請求項７】
周囲温度変化によって変化する電流を生成する温度感知部と、
前記生成された電流を伝達する電流伝達部と、
前記電流伝達部から受信した前記電流を増幅して出力する電流調節部と、
周囲温度変化にかかわらず、一定の電流を生成する素子を有し、前記電流調節部から受信した電流と前記素子で生成された電流を統合し、補償されたオフセット電圧を出力する出力端と
を含んでなる
ことを特徴とするオフセット電圧補償回路。
【請求項８】
前記温度感知部は、
周囲温度変化によって、エミッタ端とベース端間の電圧が変化するトランジスタを含むことを特徴とする請求項７記載のオフセット電圧補償回路。
【請求項９】
前記温度感知部は、
周囲温度変化にかかわらず、一定の電圧を供給する電圧源と、
前記トランジスタのエミッタ端に連結される抵抗と
を含むことを特徴とする請求項８記載のオフセット電圧補償回路。
【請求項１０】
前記電流伝達部はミラー回路からなり、前記ミラー回路は同一サイズの二つのトランジスタを含むことを特徴とする請求項７記載のオフセット電圧補償回路。
【請求項１１】
前記電流伝達部はミラー回路からなり、前記ミラー回路は二つのトランジスタを含むことを特徴とする請求項７記載のオフセット電圧補償回路。
【請求項１２】
前記電流伝達部の入力と出力間の電圧を調整するための電圧調整素子をさらに含むことを特徴とする請求項７記載のオフセット電圧補償回路。
【請求項１３】
周囲温度変化によって変化する電流を生成する段階と、
前記生成された電流をミラー反転動作して伝達する段階と、
前記伝達された電流を所定割合に増幅して補償電流を生成する段階と
を含んでなる
ことを特徴とするオフセット電圧補償方法。
【請求項１４】
前記補償電流とオフセット電圧を発生させる出力端回路で生成されたオフセット電流を統合する段階と、
前記統合された電流を変換して、オフセット電圧の補償された電圧を出力する段階と
をさらに含むことを特徴とする請求項１４記載のオフセット電圧補償方法。
【請求項１５】
前記生成された電流をミラー反転動作して伝達する段階は、前記伝達された電流の駆動電圧を調整する段階をさらに含むことを特徴とする請求項１３記載のオフセット電圧補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＤＩＣ（photodiode integrated circuit）回路の温度変化によるオフセット電圧の変化を補償する回路およびその方法に係り、より詳しくは周囲温度変化によって特性が変化するＢＪＴ（bipolar junction transistor）素子に、前記ＢＪＴ素子に流れる電流を温度によって変化させる回路を加えることにより、温度変化によるオフセット電圧の変化を補償する回路および補償方法に関するものである。
【背景技術】
【０００２】
最近、光記憶技術は、メモリ、ハードディスクおよび磁気ディスクとの技術的競争のなかで、高密度化、高速化および小型化に発展しており、ほかの記憶媒体との相違点を長所としてその重要性を高めている。
【０００３】
このような光記憶技術は、ディスクドライブと記憶媒体（つまり、光ディスク）間の着脱方式を用い、ほかの記憶媒体に比べ低い価格を有し、データを永久的に記憶することができるといった利点を持っている。特に、光記憶媒体は、温度および衝撃に対する耐久性がどの記憶媒体よりも優れていると知られている。
【０００４】
しかし、光記憶技術は、遅い伝送速度と小さい記憶容量が欠点として認められているが、最近の飛躍的な技術発展により、磁気ディスクに匹敵する高容量および高速の光記憶技術が開発されている。現在、光記憶技術の一つとして、光線を受光して電気信号に変換させるＰＤＩＣ（PhotoDetector Integrated Circuit）に対して研究されている。
【０００５】
図１は従来の通常のＰＤＩＣの概略図である。
【０００６】
図１に示すように、従来のＰＤＩＣは、受光素子、例えばフォトダイオード１０に光信号が入射すると、電流Ｉｐｈが発生する。電流Ｉｐｈは、電流−電圧変換増幅器２０およびフィードバック抵抗Ｒｆにより、電圧に変換および増幅されてＶｏｕｔとして出力される。
【０００７】
入力光信号が０であるとき、つまりフォトダイオード１０に入力される光信号がないとき、理想的には出力電圧Ｖｏｕｔも０でなければならないが、電流−電圧変換増幅器２０の反転および非反転入力端から電流が出力され、フィードバック抵抗ＲＦにかかる電圧が出力端に現れるので、出力電圧Ｖｏｕｔは０とならない。このときにかかる電圧をオフセット電圧という。
【０００８】
従来、このようなオフセット電圧を補償するため、電流−電圧変換増幅器の反転および非反転入力端から出力されるオフセット電流の量を減らすことにより、オフセット電圧を補償する方法が用いられている。
【０００９】
その一例として、図２は従来の補償回路２１を備えた電流−電圧変換増幅器２０の構成を示す。
【００１０】
電流−電圧変換増幅器２０は、非反転入力端＋および反転入力端−を有する。フィードバック抵抗ＲＦは図１のフィードバック抵抗ＲＦに相当する。Ｐ８およびＰ７は能動抵抗２４を構成する。Ｃ１は周波数特性を補償するための回路である。
【００１１】
非反転入力端＋に連結されたフォトダイオードに入力される光信号がないとき、Ｑ１のベース端から出力されるオフセット電流ＩＢ１はオフセット電圧を生成する原因となる。
【００１２】
説明のため、非反転入力端＋から出力されるオフセット電流の大きさを１μＡと仮定する。バイアス端により、Ｐ１、Ｐ２およびＰ３にそれぞれ１００μＡ、５０μＡ、５０μＡの静電流がセットされる。
【００１３】
これにより、同一ＢＪＴ素子であるＱ１およびＱ２に流れる静電流ＩＣ１、ＩＣ２はそれぞれ５０μＡであり、Ｑ１の増幅係数を５０とすると、オフセット電流ＩＢ１は１μＡとなる。すなわち、補償回路がないときのオフセット電流ＩＢ１は１μＡである。
【００１４】
一方、Ｐ３に流れる５０μＡの電流Ｉ１がＱ３にも流れる。Ｑ３の増幅係数を５０と仮定すると、Ｑ３のベース電流ＩＢ４は１μＡとなる。電流分割部２３は電流ミラー（mirror）回路からなり、Ｐ４、Ｐ５およびＰ４、Ｐ６はそれぞれ一対の電流ミラーをなす。Ｐ４に流れる電流ＩＢ３は、電流分割部２３においてＰ６およびＰ５に半分ずつ、つまり０．５μＡずつ分割されてミラー反転動作（mirroring）される。ミラー反転動作（mirroring）された０．５μＡの電流はそれぞれ非反転入力端＋および反転入力端−に連結され、この電流がオフセット電流ＩＢ１を補償するので、Ｑ１のベース端の電流は０．５μＡとなる。
【００１５】
補償された電流が０．５μＡであり、反転入力端から出力される電流は１μＡであるので、オフセット電流は０．５μＡとなる。
【００１６】
オフセット電圧Ｖｏｕｔはオフセット電流ＩＢ１の大きさに影響を受けるが、補償回路２１によりオフセット電流のＩＢ１の大きさが減少するので、究極にこれに影響を受けるＶｏｕｔは、任意の要因によりその変動が発生しても、その変動幅が減少することになる。
【００１７】
一方、電流−電圧変換回路２２を構成する素子のうち、ＢＪＴ素子Ｑ１、Ｑ２、Ｑ４のベース−エミッタ間の電圧ＶＢＥ値は周囲温度の変化に影響を受け、１℃増加するときごとに２ｍＶずつ減少し、１℃減少するときごとにおよそ２ｍＶずつ増加する。
【００１８】
Ｑ４の場合を調べると、温度が増加する場合、Ｑ４のＶＢＥが減少し、このようなＶＢＥの変化にも、Ｐ２にかかったバイアスにより５０μＡに固定されているため、Ｑ４を介して流れる電流ＩＣ４は５０μＡと一定であるので、Ｖｏｕｔは上昇することになる。
【００１９】
反対に温度が減少する場合、Ｑ４のＶＢＥが増加し、Ｑ４を介して流れる電流ＩＣ４は５０μＡと一定であるので、Ｖｏｕｔは減少することになる。
【００２０】
このように、温度変化によって出力オフセット電圧が変化すると、一定のオフセット電圧に最適化するように設計された回路の動作が周囲温度変化により影響を受ける。
【００２１】
図２に示すような従来の補償回路２１を備えた回路においては、前記のような周囲温度変化によるオフセット電圧の変化を直接的に補償せず、ただオフセット電圧に比例するオフセット電流の大きさを減らすことにより、温度変化によるオフセット電圧の変動幅を減らす程度の効果のみをもたらす。
【００２２】
ＢＪＴ素子を含む回路においては、周囲温度の変化によって生じる出力電圧値の変動を補償して、温度変化にもかかわらず、一定に動作し得るようにする補償回路が要求される。
【００２３】
これに関連し、特許文献１はオフセット電圧を補償する方法として、差動増幅器を構成するＭＯＳＦＥＴの基板にオフセット設定用電圧を印加してオフセットを補正する方法を開示している。
【００２４】
しかしながら、特許文献１の方法は、温度変化による動作変化を補償する一つの次善の策となり得るが、温度変化に対する素子の動作値変化による問題に直接的な解決策を提示することはできない。
【００２５】
【特許文献１】特開平１１−６８４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
したがって、本発明はこのような問題点に鑑みてなされたもので、その目的は、ＢＪＴ素子を含む回路において、周囲温度変化によるＢＪＴ素子の特性を補償し得る補償回路を提供することにある。
【００２７】
また、本発明のほかの目的は、ＢＪＴ素子の特性変化を補償し得る回路を提供することにある。
【００２８】
また、本発明のさらにほかの目的は、温度変化による回路動作特性を補償し得る方法を提供することにある。
【課題を解決するための手段】
【００２９】
上記課題を解決するために、本発明のある観点によれば、周囲温度変化によって変化する電流を生成する温度感知部と、前記生成された電流を伝達する電流伝達部と、前記電流伝達部から受信した前記電流を所定割合に調節して出力する電流調節部とを含んでなることを特徴とする、オフセット電圧補償回路を提供する。
【００３０】
また、上記課題を解決するために、本発明のほかの観点によれば、周囲温度変化によって変化する電流を生成する温度感知部と、前記生成された電流を伝達する電流伝達部と、  前記電流伝達部から受信した前記電流を増幅して出力する電流調節部と、周囲温度変化にかかわらず、一定の電流を生成する素子を有し、前記電流調節部から受信した電流と前記素子で生成された電流を統合し、補償されたオフセット電圧を出力する出力端とを含んでなることを特徴とする、オフセット電圧補償回路を提供する。
【００３１】
また、上記課題を解決するために、本発明のさらに他の観点によれば、周囲温度変化によって変化する電流を生成する段階と、前記生成された電流をミラー反転動作（mirroring）して伝達する段階と、前記伝達された電流を所定割合に増幅して補償電流を生成する段階とを含んでなることを特徴とする、オフセット電圧補償方法を提供する。
【発明の効果】
【００３２】
本発明の補償回路によると、ＢＪＴ素子を含む回路において、周囲温度の変化によるＢＪＴ素子の特性変化を補償することができる。
【００３３】
また、本発明によると、温度変化によるＢＪＴ素子の特性変化を補償する回路を提供することができる。
【発明を実施するための最良の形態】
【００３４】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
【００３５】
図３は、いわゆるＰＤＩＣ回路において、周囲温度の変化による出力電圧の変化を示すもので、ＰＤＩＣ回路の通常の出力段（Output Stage）の構成を示す。温度が増加すると、ＢＪＴ素子であるＢ１のＶＢＥ電圧が１℃当たり２ｍＶずつ減少する。この際、Ｉｃはバイアス電源ＩＲＥＦによりＩ１と同一大きさに固定されているため、Ｖｏｕｔが増加する。
【００３６】
反対に、温度が減少すると、ＶＢＥ電圧が１℃当たり２ｍＶずつ増加する。この際、Ｉｃはバイアス電源ＩＲＥＦによりＩ１と同一大きさに固定されているため、Ｖｏｕｔが減少する。
【００３７】
この際、ＢＪＴ素子Ｂ１に流れる電流ＩｃとＶＢＥはつぎの式（１）のような関係を有する。
【００３８】
【数１】
2006238403.tif 000003
【００３９】
ここで、ＩｓはＢ１固有の飽和電流値であり、ＶTはＢ１固有のスレショルド電圧値で、定数値を有する。
【００４０】
したがって、前記関係から、温度によって変化するＶBEに対し、従来の回路においては、Ｂ１に流れる電流ＩCが固定されていたが、電流ＩCの大きさを動的に変化させると、温度変化によるオフセット電圧の変化を補償することができる。
【００４１】
図４は本発明の一実施形態による、温度変化によるオフセット電圧補償回路を有するＰＤＩＣ回路の構成を示す。
【００４２】
電流−電圧変換増幅器４５の電圧出力端Ｖｏｕｔに補償回路部４６が連結される。電流−電圧変換増幅器４５は、入力電流を電圧形態として出力端Ｖｏｕｔに伝達する出力部４８を含む。出力部４８は、周囲温度の変化に影響を受けるＢＪＴ素子Ｑ３およびバイアス端により、周囲温度の変化にかかわらず、一定の電流Ｉ３を生成するトランジスタＰ５を含む。
【００４３】
電流−電圧変換増幅器４５は、非反転入力端＋および反転入力端−を有する。フィードバック抵抗ＲＦは、図１に示す回路においてフィードバック抵抗ＲＦに相当する。Ｐ８およびＰ７は能動抵抗４７を構成する。Ｃ１は周波数特性を補償するための回路である。
【００４４】
バイアス端（図示せず）により、Ｐ６およびＰ５にそれぞれ１００μＡおよび５０μＡの静電流がセットされる。
【００４５】
本発明による補償回路部４６は、温度感知部４１、電流伝達部４２、電流調節部４４、および電流−電圧変換部４５からなる。好ましくは、電圧調整素子４３をさらに含むことができる。
【００４６】
温度感知部４１により、周囲の温度変化により変化する電流が生成され、電流伝達部４２は前記生成された電流を電流調節部４３に伝達し、電流調節部４４は伝達された電流を所定割合に増幅して電流−電圧変換部４５に伝達する。
【００４７】
電流−電圧変換部４５の出力部４８は、電流調節部４４から伝達された電流と電流−電圧変換部４５内で生成された電流を合算し補償電圧に変換して出力する。電圧調整端子４３はダイオード等価回路であって、Ｑ１で生じる電圧降下を補償して電流伝達部４２の両端の電圧差を調整するためのものである。
【００４８】
より具体的な動作を説明すると次のようである。
【００４９】
周囲温度が上昇する場合、電流−電圧補償回路４５のＢＪＴ素子であるＱ３のベースエミッタ間電圧ＶＢＥ３は１℃当たりおよそ２ｍＶずつ減少する。同様に、Ｑ３と同一特性を有するＱ１のＶＢＥ１も減少する。Ｑ１のベース端には、温度変化にかかわらず、一定の電圧を供給するＢＧＲ（Bandgap Reference）が連結されている。
【００５０】
周囲温度が減少する場合は、Ｑ３およびＱ１のベースエミッタ間電圧ＶＢＥ３、ＶＢＥ１は１℃当たりおよそ２ｍＶずつ増加する。
【００５１】
Ｑ１に流れる電流Ｉ１は、Ｑ１のＶＢＥ３値の変化により大きさが変化する電流である。Ｉ１は電流伝達部４２によりミラー反転動作（mirroring）されて電圧調整素子４３に伝達される。電流伝達部４２は、好ましくは図４に示すような二つの同一サイズのＭＯＳＦＥＴから構成可能である。電圧調整素子４３は、電流伝達部４２の両端電圧を調整して、Ｑ１により発生する電圧降下を補償する。電圧調整素子４３は、好ましくは、図３に示すように、ベース端をコレクタ端に連結したＢＪＴ素子を使用することができる。このようなＢＪＴはダイオードと等価回路をなし、実施形態によっては、ダイオードまたはそのほかの素子を使用してもかまわない。
【００５２】
電流調節部４４は、電流伝達部４２からの電流を所定割合に増幅して、補償電流Ｉ２を電流−電圧変換回路４５に伝達する。電流調節部４４は、ミラー（mirror）回路をなす相違したサイズの二つのＭＯＳＦＥＴ  Ｐ３、Ｐ４から構成できる。ＭＯＳＦＥＴのサイズによって、増幅割合が決定される。ＭＯＳＦＥＴのサイズは幅（ｗ）／長さ（ｌ）と定義されるが、長さ（ｌ）はＭＯＳＦＥＴの設計時に調整できないように固定されるので、ｗ値を調節して増幅比を調節することが好ましい。例えば、Ｐ３とＰ４のサイズ比が１：２である場合、伝達される電流は２倍に増幅される。増幅比は、電流−電圧変換回路のＱ３の温度変化特性によって変化し得る。
【００５３】
電流調節部４４により増幅された電流は補償電流Ｉ２となり、Ｑ３のエミッタ端に流れることになる。すなわち、Ｉｃ＝Ｉ２＋Ｉ３となる。ここで、Ｉ３はＰ５に流れる電流で、温度変化による大きさが固定された電流源であり、Ｉ２は補償回路部４６により生成される温度の変化により変化する電流である。Ｉ２とＩ３の和であるＩｃは、結果的に周囲温度の変化により動的に変化する。
【００５４】
したがって、Ｑ３のＶＢＥ値が温度によって変化する場合、それにより、Ｑ３を介して流れる電流Ｉｃ値もともに変化するので、温度の変化に対し出力オフセット電圧Ｖｏｕｔは一定になる。
【００５５】
前述した本発明による、温度変化によるオフセット電圧補償回路はＢＪＴ素子を含む全ての回路に適用可能である。
【００５６】
図５は本発明の一実施形態によるオフセット電圧補償方法のフローチャートである。
【００５７】
まず、周囲温度の変化により変化する電流Ｉ１を生成する（Ｓ１０１）。
【００５８】
温度が上昇すると、トランジスタＱ１のＶＢＥ値が減少するので、トランジスタの下端抵抗にかかっているＩ１の量が増加し、温度が下降すると、トランジスタＱ１のＶＢＥ値が増加するので、トランジスタの下端抵抗にかかっているＩ１の量が減少する。
【００５９】
その後、前記生成された電流Ｉ１をミラー反転動作（mirroring）して伝達する（Ｓ１０２）。
【００６０】
前記生成された電流Ｉ１は、同一サイズのＭＯＳＦＥＴから構成されたミラー（mirror）回路を介して同一割合に伝達される。
【００６１】
選択的に、伝達された電流の駆動電圧を調整する段階をさらに含んで回路間の電圧を調整することができる。
【００６２】
前述したように、伝達された電流は所定割合に増幅されて補償電流Ｉ２を生成する（Ｓ１０３）。好ましくは、相違した大きさのＭＯＳＦＥＴからなったミラー（mirror）回路により電流を所定の割合に増幅することができる。
【００６３】
その後、前記補償電流Ｉ２を、補償される回路の温度変化にもかかわらず、一定な電流と合算して統合電流Ｉｃを生成する（Ｓ１０４）。
【００６４】
前述した本発明による温度変化によるオフセット電圧補償方法はＢＪＴ素子を含む全ての回路に適用することができる。
【００６５】
図６は、従来の温度補償回路を備えていない場合、出力電圧の温度変化による特性を示す。図６から、温度変化に比例してＶｏｕｔが増加または減少する不安定な状態であることが分かる。
【００６６】
図７は、本発明による補償回路を備えた回路において、温度変化によるＶｏｕｔを示す。図７から、温度が変化してもＶｏｕｔが所定範囲内に限定され安定な値を有することが分かる。
【００６７】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる実施の形態に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００６８】
【図１】通常のＰＤＩＣ回路の概略図である。
【図２】従来の電流−電圧変換増幅器の内部回路図である。
【図３】電流−電圧増幅器の出力端の構成を示す回路図である。
【図４】本発明によるオフセット電圧補償回路の回路図である。
【図５】本発明によるオフセット電圧補償方法を示すフローチャートである。
【図６】従来の温度補償回路を備えた回路の場合、温度変化による出力電圧特性を示すグラフである。
【図７】本発明による補償回路を備えた回路の場合、温度変化による出力電圧特性を示すグラフである。
【符号の説明】
【００６９】
４１  温度感知部
４２  電流伝達部
４３  電圧調整素子
４４  電流調節部
４５  電流−電圧変換部
４６  補償回路部
４７  能動抵抗
４８  出力部
【図１】
2006238403.tif 000004
【図２】
2006238403.tif 000005
【図３】
2006238403.tif 000006
【図４】
2006238403.tif 000007
【図５】
2006238403.tif 000008
【図６】
2006238403.tif 000009
【図７】
2006238403.tif 000010