(57)【要約】【課題】  プリエンファシスは、信号の立ち上がりや立下りといった高周波成分を増幅するものであるため、放射ノイズが発生したり、電力増幅による消費電力の増大という問題が発生する。【解決手段】  伝送信号の立下り及び／或は立上がり数を計数するトグルカウンタ３０２により計数されたカウント値に応じて、伝送信号の立下り及び／或は立上がりを強調する信号処理を行うプリエンファシス回路３０３により信号処理された信号、或は信号処理されていない信号を、スイッチ３０４により切り替えて伝送する。【選択図】  図３
2006229472.tif 000002
【特許請求の範囲】
【請求項１】
伝送信号の立下り及び／或は立上がりを強調する信号処理を行う信号処理手段と、
前記伝送信号の立下り及び／或は立上がり数を計数する計数手段と、
前記計数手段により計数された計数値に応じて前記信号処理手段により信号処理された信号を伝送するか否かを選択する選択手段と、
を有することを特徴とする通信装置。
【請求項２】
前記選択手段は、前記計数手段による計数値が所定値よりも大きい場合に、前記信号処理手段により信号処理された伝送信号を送信し、それ以外では前記信号処理手段により信号処理されていない伝送信号を送信することを特徴とする請求項１に記載の通信装置。
【請求項３】
伝送信号の立下り及び／或は立上がりを、設定レベルに応じて強調する信号処理を行う信号処理手段と、
前記伝送信号の立下り及び／或は立上がり数を計数する計数手段と、
前記計数手段により計数された計数値に応じて前記信号処理手段により信号処理する前記設定レベルを変更する切り替え手段と、
を有することを特徴とする通信装置。
【請求項４】
前記切り替え手段は、前記計数手段による計数値が所定値よりも大きい場合に、前記設定レベルを上げて信号処理された伝送信号を送信し、それ以外では前記設定レベルを下げて信号処理された伝送信号を送信ことを特徴とする請求項３に記載の通信装置。
【請求項５】
画像信号の下位ビットの立下り及び／或は立上がりを強調する信号処理を行う信号処理手段と、
前記信号処理手段により信号処理されたビット信号と、前記画像信号の前記下位ビット以外のビット信号とを伝送する伝送手段と、
を有することを特徴とする通信装置。
【請求項６】
画像信号の立下り及び／或は立上がりを強調する信号処理を行う信号処理手段と、
前記画像信号の特性を判定する判定手段と、
前記判定手段により判定された前記特性に応じて、前記画像信号の色成分ごとに前記信号処理手段により信号処理された信号を伝送するか否かを選択する選択手段と、
を有することを特徴とする通信装置。
【請求項７】
更に、画像信号の下位ビットの立下り及び／或は立上がりを強調する信号処理を行う処理手段と、
前記処理手段により信号処理されたビット信号と、前記画像信号の前記下位ビット以外のビット信号とから送信用の画像信号を生成する手段と、
前記判定手段により判定された前記特性に応じて、前記選択手段により選択された信号を伝送するか、或は前記送信用の画像信号を送信するかを切り替える切り替え手段とを有することを特徴とする請求項６に記載の通信装置。
【請求項８】
画像信号の立下り及び／或は立上がりを、設定レベルに応じて強調する信号処理を行う信号処理手段と、
前記画像信号の特性を判定する判定手段と、
前記判定手段により判定された前記特性に応じて、前記画像信号の色成分ごとに前記信号処理手段により信号処理する前記設定レベルを変更する切り替え手段と、
を有することを特徴とする通信装置。
【請求項９】
伝送路を介して伝送信号を送信する通信装置の制御方法であって、
伝送信号の立下り及び／或は立上がり数を計数する計数工程と、
前記計数工程で計数された計数値に応じて、伝送信号の立下り及び／或は立上がりを強調する信号処理を行って伝送するか否かを選択する選択工程と、
を有することを特徴とする通信装置の制御方法。
【請求項１０】
前記選択工程では、前記計数工程で計数した計数値が所定値よりも大きい場合に、前記信号処理された伝送信号を送信し、それ以外では前記信号処理されていない伝送信号を送信することを特徴とする請求項９に記載の通信装置の制御方法。
【請求項１１】
伝送路を介して伝送信号を送信する通信装置の制御方法であって、
伝送信号の立下り及び／或は立上がりを、設定レベルに応じて強調する信号処理を行う信号処理工程と、
伝送信号の立下り及び／或は立上がり数を計数する計数工程と、
前記計数工程で計数された計数値に応じて前記信号処理工程で信号処理する前記設定レベルを変更する切り替え工程と、
を有することを特徴とする通信装置の制御方法。
【請求項１２】
前記切り替え工程では、前記計数工程で計数された計数値が所定値よりも大きい場合に、前記設定レベルを上げて信号処理された伝送信号を送信し、それ以外では前記設定レベルを下げて信号処理された伝送信号を送信ことを特徴とする請求項１１に記載の通信装置の制御方法。
【請求項１３】
伝送路を介して伝送信号を送信する通信装置の制御方法であって、
画像信号の下位ビットの立下り及び／或は立上がりを強調する信号処理を行う信号処理工程と、
前記信号処理工程で信号処理されたビット信号と、前記画像信号の前記下位ビット以外のビット信号とを伝送する伝送工程と、
を有することを特徴とする通信装置の制御方法。
【請求項１４】
伝送路を介して画像信号を送信する通信装置の制御方法であって、
画像信号の立下り及び／或は立上がりを強調する信号処理を行う信号処理工程と、
前記画像信号の特性を判定する判定工程と、
前記判定工程で判定された前記特性に応じて、前記画像信号の色成分ごとに前記信号処理された信号を伝送するか否かを選択する選択工程と、
を有することを特徴とする通信装置の制御方法。
【請求項１５】
更に、画像信号の下位ビットの立下り及び／或は立上がりを強調する信号処理を行う処理工程と、
前記処理工程で信号処理されたビット信号と、前記画像信号の前記下位ビット以外のビット信号とから送信用の画像信号を生成する工程と、
前記判定工程で判定された前記特性に応じて、前記選択工程で選択された信号を伝送するか、或は前記送信用の画像信号を送信するかを切り替える切り替え工程とを有することを特徴とする請求項１４に記載の通信装置の制御方法。
【請求項１６】
伝送路を介して画像信号を送信する通信装置の制御方法であって、
画像信号の立下り及び／或は立上がりを、設定レベルに応じて強調する信号処理を行う信号処理工程と、
前記画像信号の特性を判定する判定工程と、
前記判定工程で判定された前記特性に応じて、前記画像信号の色成分ごとに前記信号処理工程で信号処理する前記設定レベルを変更する切り替え工程と、
を有することを特徴とする通信装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリエンファシス技術を用いたデータ伝送が可能な通信装置及びその制御方法に関するものである。
【背景技術】
【０００２】
長距離の信号線を介して信号を伝送する場合、送信側で信号を増幅して送信する、プリエンファシス技術が知られている（例えば、特許文献１）。
【０００３】
図８（Ａ）（Ｂ）は、このプリエンファシスを説明する図で、（Ａ）は、一般的な伝送形態を示し、（Ｂ）はプリエンファシスによるデータ伝送を示している。図８（Ａ）において、８０１は送信側のドライバ、８０２は受信側のレシーバを示し、ここではドライバから矩形波として送信された信号が、レシーバでは鈍った信号として受信されている。
【０００４】
これに対して図８（Ｂ）では、ドライバ８０３に入力される信号は、前もってエッジ強調されている。これによりドライバから出力された信号が、レシーバでは元の矩形波に近い信号として受信されている。このように送信側で信号のエッジを強調して送信することにより、受信側での波形品質を改善する手法が知られている。
【特許文献１】特開昭６３−１５６４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特に、信号線の数を減らすためにデータをシリアルで送受信する場合、より大量のデータを送受信するためには信号の伝送周波数を高める必要がある。しかしながら、長距離でのシリアル信号の伝送に際しては、伝送周波数を高めると上述した図８（Ａ）に示すような信号の鈍りが同期クロックの立下り、或は立上がりとのずれとなって表れ、データの正確な送信が保証されない可能性がある。
【０００６】
そこで、送信側で、図８（Ｂ）に示すようなプリエンファシスによる信号増幅を行って送信することにより、シリアル転送方式を採用して、シリアル信号におけるタイミングマージンを確保することが一般的に行われている。
【０００７】
しかし、このようなプリエンファシスは、信号の立ち上がりや立下りといった高周波成分を増幅するものであるため、放射ノイズが発生したり、電力増幅による消費電力の増大という問題が発生する。
【０００８】
本発明は、上記従来技術の欠点を解決することにある。
【０００９】
また本願発明の特徴は、プリエンファシスを最小限に抑えて、高周波成分の放射ノイズや、消費電力を低減できる通信装置及びその制御方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記特徴は、独立クレームに記載の特徴の組み合わせにより達成され、従属項は発明の単なる有利な具体例を規定するものである。
【００１１】
本願発明の一態様に係る通信装置は以下のような構成を備える。即ち、
伝送信号の立下り及び／或は立上がりを強調する信号処理を行う信号処理手段と、
前記伝送信号の立下り及び／或は立上がり数を計数する計数手段と、
前記計数手段により計数された計数値に応じて前記信号処理手段により信号処理された信号を伝送するか否かを選択する選択手段と、
を有することを特徴とする。
【００１２】
本願発明の一態様に係る通信装置は以下のような構成を備える。即ち、
画像信号の下位ビットの立下り及び／或は立上がりを強調する信号処理を行う信号処理手段と、
前記信号処理手段により信号処理されたビット信号と、前記画像信号の前記下位ビット以外のビット信号とを伝送する伝送手段とを有することを特徴とする。
【００１３】
本願発明の一態様に係る通信装置は以下のような構成を備える。即ち、
画像信号の立下り及び／或は立上がりを強調する信号処理を行う信号処理手段と、
前記画像信号の特性を判定する判定手段と、
前記判定手段により判定された前記特性に応じて、前記画像信号の色成分ごとに前記信号処理手段により信号処理された信号を伝送するか否かを選択する選択手段と、
を有することを特徴とする。
【００１４】
本願発明の一態様に係る通信装置の制御方法は以下のような工程を備える。即ち、
伝送路を介して伝送信号を送信する通信装置の制御方法であって、
伝送信号の立下り及び／或は立上がり数を計数する計数工程と、
前記計数工程で計数された計数値に応じて、伝送信号の立下り及び／或は立上がりを強調する信号処理を行って伝送するか否かを選択する選択工程と、
を有することを特徴とする。
【００１５】
本願発明の一態様に係る通信装置の制御方法は以下のような工程を備える。即ち、
伝送路を介して伝送信号を送信する通信装置の制御方法であって、
画像信号の下位ビットの立下り及び／或は立上がりを強調する信号処理を行う信号処理工程と、
前記信号処理工程で信号処理されたビット信号と、前記画像信号の前記下位ビット以外のビット信号とを伝送する伝送工程とを有することを特徴とする。
【００１６】
本願発明の一態様に係る通信装置の制御方法は以下のような工程を備える。即ち、
伝送路を介して画像信号を送信する通信装置の制御方法であって、
画像信号の立下り及び／或は立上がりを強調する信号処理を行う信号処理工程と、
前記画像信号の特性を判定する判定工程と、
前記判定工程で判定された前記特性に応じて、前記画像信号の色成分ごとに前記信号処理された信号を伝送するか否かを選択する選択工程とを有することを特徴とする。
【００１７】
尚、この発明の概要は、必要な特徴を全て列挙しているものでなく、よって、これら特徴群のサブコンビネーションも発明になり得る。
【発明の効果】
【００１８】
本発明によれば、プリエンファシスによる高周波成分の放射ノイズや消費電力を低減できるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して本発明の好適な実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが発明の解決手段に必須のものとは限らない。
【００２０】
図１は、本発明の実施の形態に係るＭＦＰ（多機能装置）の構成を説明するブロック図である。
【００２１】
ＭＦＰコントローラ１は、スキャナ２、プリンタ３と接続してこれらの動作を制御しており、これによりスキャナ機能、プリンタ機能、コピー機能等を有するＭＦＰを構成している。ここでＭＦＰコントローラ１のみでは、ＰＤＬ（ページ記述言語）による印刷処理の能力が不足する場合は、ＰＣＩ専用バス４を介して、外部にＰＤＬアクセラレータ５を接続する。このＰＤＬアクセラレ−タ５は、ネットワーク１１１から受信したＰＤＬを解析してビットマップデータに展開し、その展開したビットマップデータをＭＦＰコントローラ１に出力することで、ＰＤＬによるプリント処理の高速化に対応している。ＰＤＬアクセラレータ５は、ネットワーク１１１に接続されるものと、ネットワーク１１１に接続されない場合とが考えられるが、ＰＤＬデータを直接受信した方が、ＭＦＰの処理速度に影響を与えないため、直接ネットワーク１１１に接続される場合で示している。
【００２２】
図２は、実施の形態に係るＭＦＰコントローラ１とＰＤＬアクセラレータ５の詳細な構成を説明するブロック図である。これら図１及び図２に示すＭＦＰコントローラ１とＰＤＬアクセラレータ５の動作を以下に説明する。
【００２３】
ネットワーク１１１に接続されたＰＣ（不図示）からプリントが指示され、ネットワーク１１１を介してＰＤＬプリントデータが送られてくると、このＰＤＬプリントデータはネットワーク１１１、ＬＡＮコントローラ１１０、ＩＯバス１０６、バススイッチ（ＳＷ）１０３を介してＲＡＭ１０１に一時的に記憶される。このＲＡＭ１０１に一時的に記憶されたＰＤＬプリントデータは、バスＳＷ１０３、ＩＯバス１０６、ＰＣＩコントローラ１１２、ＰＣＩバス１２０、ＨＤコントローラ１１５を介してＨＤ１１６に記憶される。
【００２４】
こうしてＨＤ１１６記憶されたＰＤＬプリントデータの処理時、ＨＤコントローラ１１５、ＰＣＩバス１２０、ＰＣＩコントローラ１１２、ＩＯバス１０６、バスＳＷ１０３を介してＲＡＭ１０１に記憶する。そしてＣＰＵ１０４の処理により、ＰＤＬコードに展開してＲＡＭ１０１に記憶する。こうしてＲＡＭ１０１に展開されたＰＤＬコードは、バスＳＷ１０３、ＩＯバス１０６、ＰＣＩコントローラ１１２、ＰＣＩバス１２０、専用インターフェース（Ｉ／Ｆ）１１９、ＰＣＩ専用バス４、専用Ｉ／Ｆ１３４を介してＰＤＬアクセラレータ５に取り込まれる。このＰＤＬデータは、ＰＣＩコントローラ１３３、ビデオバス１２７、バスＳＷ１２５を介してＲＡＭ１２３に記憶される。このＲＡＭ１２３のＰＤＬコードは、ＣＰＵ１２６の制御の下でビットマップデータに展開されてＲＡＭ１２３に記憶される。こうしてＲＡＭ１２３に記憶されたビットマップデータは、バスＳＷ１２５、ビデオバス１２７を介して圧縮／伸張ユニット１２９により圧縮される。こうして圧縮されたビットマップデータは、ビデオバス１２７、バスＳＷ１２５を介してＲＡＭ１２３に記憶される。こうしてＲＡＭ１２３に記憶された圧縮ビットマップデータは、バスＳＷ１２５、ＩＯバス１２８、ＰＣＩコントローラ１３３、専用Ｉ／Ｆ１３４、ＰＣＩ専用バス４、専用Ｉ／Ｆ１１９、ＰＣＩコントローラ１１２、ＩＯバス１０６、バスＳＷ１０３を介してＲＡＭ１０１に記憶される。
【００２５】
こうしてＲＡＭ１０１に記憶された圧縮ビットマップデータは、バスＳＷ１０３、ビデオバス１０５を介して、圧縮／伸張ユニット１０７で伸張される。こうして伸張されたビットマップデータは、ＩＯバス１０６、ビデオ出力Ｉ／Ｆ１０９、プリンタ画像処理部１１４を介して、プリンタ３に出力されてプリントされる。
【００２６】
またスキャナ２よりの画像データの入力時は、スキャナ２により読み取られた原稿画像はスキャナ画像処理部１１３で処理された後、ビデオ入力Ｉ／Ｆ１０６、バスＳＷ１０３を介してＲＡＭ１０１に一時格納される。またこのとき、ビデオ入力Ｉ／Ｆ１０６、圧縮／伸張部１０７、ＰＣＩコントローラ１１２、ＨＤコントローラ１１５を介して、圧縮した画像データをＨＤ１１６に格納しても良い。尚、７及び７'は、１チップコントローラＡＳＩＣを示している。
【００２７】
ＣＰＵ１０４はこのＭＦＰコントローラ１全体の動作を制御しており、ＲＯＭ１０２はＣＰＵ１０４により実行されるプログラムや各種データを記憶している。またＵＩコントローラ１１７は、操作パネルや操作ボタン等を含むＵＩ（ユーザインターフェース）１１８から入力される各種データをＰＣＩバス１２０に出力したり、或はＰＣＩバス１２０を介して受け取った各種データをＵＩ１１８に出力することにより、このＭＦＰにおけるＵＩを制御している。
【００２８】
またＰＤＬアクセラレータ５において、ＣＰＵ１２６は、このＰＤＬアクセラレータ５全体の動作を制御しており、ＲＯＭ１２４はＣＰＵ１２６により実行されるプログラムや各種データを記憶している。
【００２９】
尚、上述の説明において、ＭＦＰコントローラ１のＬＡＮコントローラ１１０がネットワーク１１１に接続されているとしたが本発明はこれに限定されるものでなく、ネットワーク１１１をＰＤＬアクセラレータ５のＬＡＮコントローラ１３２に接続しても良い。これにより、ネットワーク１１１から受信したＰＤＬデータのプリント時におけるＭＦＰコントローラ１の処理の負担を軽減できる。この場合、ＬＡＮコントローラ１３２から入力したＰＤＬデータを、最終的に、ＭＦＰコントローラ１のＨＤ１１６に格納可能である。しかし、ＰＤＬアクセラレータ５にハードディスクを設け、ネットワーク１１１から入力したデータをそのハードディスクに一時保管することにより、ＭＦＰコントローラ１と処理が競合する期間を低減し、全体としてより処理の効率を高めることができる。特に、ＭＦＰ本体の購入後に取りつけられる場合が多いと想定されるＰＤＬアクセラレータ５にはより高速なＣＰＵが採用されることが多いため、ＰＤＬアクセラレータ５のみでＰＤＬデータの処理を行う方が全体としてより高速に処理できる。このことは、ＰＤＬアクセラレータ５のＬＡＮコントローラ１３２が、ＭＦＰコントローラ１のＬＡＮコントローラ１１０よりも高速にデータが伝送できる場合も同様である。
【００３０】
本実施の形態に係るＭＦＰコントローラ１とＰＤＬアクセラレータ５とは、ＰＣＩ専用バス４を介して接続されている。ここでは、ＰＣＩ専用バス４を介して、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、黒（Ｋ）の各色８ビットの画像データが転送される。ＰＣＩコントローラ５からの送信時には、各色８ビットの画像データは、ＰＤＬアクセラレータ５の専用Ｉ／Ｆ１３４で差動シリアルデータに変換され、ＭＦＰコントローラ１の専用Ｉ／Ｆ１１９でパラレルデータに再変換される。ＰＣＩ専用バス４を送られる各色８ビットの画像データの各画素データは、それぞれ一対の信号を介してシリアル転送され各対の差動信号にはプリエンファシスが施されている。
【００３１】
［実施の形態１］
以下の実施の形態１では、送信側がＰＤＬアクセラレータ５で、受信側がＭＦＰコントローラ１の場合で説明するが、本発明はこのようなＰＤＬアクセラレータ５からＭＦＰコントローラ１へのデータ伝送に限定されるものではなく、そのデータ転送方向は逆方向であっても良く、更には他の機器間のデータ伝送にも適用可能である。
【００３２】
図３は、送信側の専用Ｉ／Ｆ（ここでは１３４）の１色当たりの信号出力部の構成を示すブロック図で、実際はこれら回路が各色ごとに、合計４回路設けられている。
【００３３】
シリアライザ３０１は、８ビットのパラレルデータを入力して、１ビットのシリアルデータに変換する。トグルカウンタ３０２は、所定量（例えば８ビット）のシリアルデータにおけるトグル数をカウントし、このトグル数が設定値Ｓを超えた場合に信号３０５をハイレベルにして出力する。バッファ３０６は、この所定量のデータを記憶しており、トグルカウンタ３０２によりカウントされる計数値とのタイミングの整合を取っている。プリエンファシス回路３０３は、シリアル信号の立上がり、立下りを強調する回路である。スイッチ３０４は、信号３０５がハイレベルのときに端子Ａと接続し、信号３０５がロウレベルのときに端子Ｂと接続する。従って、シリアル信号のトグル数が設定値Ｓを超えた場合は、そのシリアル信号に対してプリエンファシス処理が施されたシリアル信号がＰＣＩバス４に出力され、シリアル信号のトグル数が設定値Ｓを超えない場合は、バッファ３０６からのシリアル信号（プリエンファシス処理が施されていない信号）が出力される。
【００３４】
このように、本実施の形態１では、伝送信号の立下り及び／或は立上がり数に応じて、伝送信号の立下り及び／或は立上がりを強調する信号処理を行って伝送するか否かを選択する。
したがって、信号減衰による波形のなまりが大きくなるトグル数の多い高周波のデータに対してプリエンファシスを有効に使用し、波形なまりの比較的少ない低周波のデータにはプリエンファシスを行わないようにしている。これにより、プリエンファシスによる消費電力の増大と、高周波成分の放射ノイズへの影響を低減することができる。
【００３５】
尚、図３では、低周波のデータにはプリエンファシスを行わないようにしたが、本発明はこれに限定されるものでなく、例えばトグルカウント値が所定値Ｓよりも大きい場合はプリエンファシス機能を強化し、トグルカウント値が所定値Ｓよりも小さい場合は、プリエンファシス機能を低減するようにしても良い。この場合、バッファ３０６と端子Ｂとの間に、プリエンファシスの設定レベルがプリエンファシス回路３０３よりも低いプリエンファシス回路を接続すればよい。或は、１つのプリエンファシス回路３０３で、その設定レベルが変更できるものであれば、信号３０５に応じてそのプリエンファシスの設定レベルを変更するようにしても良い。その場合、スイッチ３０４を省略できる。
【００３６】
すなわち、伝送信号の立下り及び／或は立上がり数に応じたレベルで、伝送信号の立下り及び／或は立上がりを、強調するようにしてもよい。
【００３７】
［実施の形態２］
一般的に画像データは、１つの色だけでみると上位ビットよりも下位ビットの方がデータが変化する割合が多い。そこで本実施の形態２では、各色の画像データを伝送する場合、その上位ビットと下位ビットに応じてプリエンファシスを行うかどうかを決定しておく。
【００３８】
図４は、本発明の実施の形態２に係る送信側の専用Ｉ／Ｆ（ここでは１３４）の１色当たりの信号出力部の構成を示すブロック図で、実際はこれら回路が各色ごとに、合計４回路設けられている。この回路は、１画素が８ビットで表されるシアンデータを入力し、４０５で示すように、８本のデータ線を介して、各ビット毎にシリアルで８画素を１つの単位として出力する。尚、この実施の形態２に係るＭＦＰコントローラ１及びＰＤＬアクセラレータ５の構成は前述の実施の形態１の構成と基本的に同一であるため、その説明を省略する。
【００３９】
図４は、シアンの画像データの伝送回路を示し、４０１〜４０４はそれぞれ１ビットのＦＩＦＯメモリである。ＦＩＦＯ４０１は、８ビットのシアンデータの最上位ビット（Ｃ７）（ＭＳＢ）を順次入力し、ＦＩＦＯ４０２は上から二番目のビット（Ｃ６）を順次入力して保持する。同様に、ＦＩＦＯ４０３は、最下位ビットの１つ上のビット（Ｃ１）を順次入力し、ＦＩＦＯ４０４は最下位ビット（Ｃ０）を順次入力して保持する。これらＦＩＦＯへのデータ入力、ＦＩＦＯからのデータ（シフト）出力は、画像データの画素クロックに同期して行われる。プリエンファシス回路３０３は、前述の図３プリエンファシス回路と同様に、送出する信号のエッジを強調しており、ここでは最下位ビットの出力にだけ設けられているが、最下位ビットの１つ上のビット（Ｃ１）にも設けられていても、或はその上のビット位置にも設けられていても良い。
【００４０】
このようの本実施の形態２では、データが変化する回数が少ない、即ち、トグル量が少ない上位ビットに対してはプリエンファシスを行わず、データが変化する回数が多い、即ち、トグル数が多い下位ビットに対してはプリエンファシスにより波形強調を行う。
【００４１】
これにより、プリエンファシス機能を最小限に実施して、消費電力の増大及び高周波成分のノイズの発生を最小限に抑えることができる。
【００４２】
尚、他の色成分の画像データ、即ち、マゼンタ（Ｍ）、イエロー（Ｙ）及び黒（Ｋ）成分用の回路の説明を省略するが、シアンの場合と同様にして実行できる。
【００４３】
以上説明したように本実施の形態２によれば、プリエンファシスが必要な場合にのみ実行するので、信号のエッジを強調することによる高周波成分の放射ノイズへの影響と消費電力の増加を低減することが可能となる。
【００４４】
［実施の形態３］
次に本発明の実施の形態３を説明する。この実施の形態３では、伝送する画像データの特性に応じてプリエンファシスの実施を制御する例で説明する。尚、この実施の形態３に係るＭＦＰコントローラ１及びＰＤＬアクセラレータ５の構成は前述の実施の形態１の構成と基本的に同一であるため、その説明を省略する。
【００４５】
図５は、本発明の実施の形態３に係る専用Ｉ／Ｆ１３４のデータ伝送回路の構成を示し、前述の図２及び図３と共通する部分は同じ記号で示し、それらの説明を省略する。
【００４６】
ここでＰＤＬアクセラレータ５のＣＰＵ１２６は、信号線５０１を介して、スイッチ３０４Ｃ，３０４Ｍ，３０５Ｙ，３０４ＫのそれぞれをＡ側に接続する（プリエンファシスを行わない）か、Ｂ側に接続する（プリエンファシスを実行する）かを切り換えることができる。
【００４７】
図６は、本発明の実施の形態３に係るＰＤＬアクセラレータ５のＣＰＵ１２６による処理を説明するフローチャートで、この処理を実行するプログラムはＲＯＭ１２４に記憶されている。
【００４８】
まずステップＳ１で、ＲＡＭ１２３に記憶されている、伝送しようとしている画像データを解析する。次にステップＳ２で、その画像データがモノクロの画像データであるか否かを判定する。モノクロの画像データの場合はステップＳ３に進み、信号線５０１によりスイッチ３０４ＫのみをＢ側に接続し、それ以外のスイッチをＡ側に接続する。これにより黒の画像データだけがプリエンファシスされ、それ以外の色成分の画像データはプリエンファシスされない。
【００４９】
一方、ステップＳ２で、その画像データがモノクロの画像データでなければステップＳ４に進み、信号線５０１により全てのスイッチをＢ側に接続する。これにより全ての色成分の画像データがプリエンファシスされて伝送される。
【００５０】
尚、ステップＳ２では、その画像データがモノクロの画像データであるかを判定する以外に、画像データの大部分がモノクロか、カラーかどうかを判定するようにしても良い。また或は、画像を小領域に分割し、各小領域ごとに画像データがカラーかモノクロかを判定し、その小領域ごとに、モノクロであればスイッチ３０４ＫのみをＢ側に接続し、それ以外は全てのスイッチをＢ側に接続するようにしても良い。
【００５１】
また更に、モノクロの画像でない場合、自然画像かどうかを判定し、そうであればスイッチ３０４Ｃ〜スイッチＹをＢ側に接続し、スイッチ３０４ＫのみをＡ側に接続するようにしても良い。これによりＣ，Ｍ，Ｙ成分がプリエンファシスされ、黒成分の画像データだけがプリエンファシスされないようにできる。これは自然画像の場合には、黒成分の画像データが少ないと予想されるため、その黒成分の画像データのプリエンファシスを省略できると予想できるためである。自然画像かどうかの判定方法は、例えば、特開2002-094798号公報に記載されている。
【００５２】
このように、本実施の形態３では、画像信号の特性に応じて、画像信号の色成分ごとに、画像信号の立下り及び／或は立上がりを強調する信号処理された信号を伝送するか否かを選択する。
尚、本形態では、プリエンファシスするか、しないかを切り換えたが、プリエンファシス機能の強弱を切り換えるようにしても良い。この場合、シリアライザ３０１と端子Ａとの間に、プリエンファシスの設定レベルがプリエンファシス回路３０３よりも低いプリエンファシス回路を接続すればよい。或は、１つのプリエンファシス回路３０３で、その設定レベルが変更できるものであれば、信号５０１に応じてそのプリエンファシスの設定レベルを変更するようにしても良い。
すなわち、画像信号の特性に応じて、画像信号の色成分ごとに、画像信号の立下り及び／或は立上がりを強調する信号処理のレベルを変更するようにしてもよい。
【００５３】
［実施の形態４］
次に本発明の実施の形態４を説明する。この実施の形態４では、実施の形態１における、伝送する画像データのトグル数に応じてプリエンファシスを実施するか否かを切り換える技術、及び実施の形態３のように伝送する画像データの種類に応じてプリエンファシスを実施するか否かを切り換える技術を切替可能にしている。尚、この実施の形態４に係るＭＦＰコントローラ１及びＰＤＬアクセラレータ５の構成は前述の実施の形態１の構成と基本的に同一であるため、その説明を省略する。
【００５４】
図７は、本発明の実施の形態４に係る専用Ｉ／Ｆ１３４のデータ伝送回路の概略構成を示すブロック図である。
【００５５】
図において、７０１は、前述の実施の形態１に係る、伝送する画像データの各色のデータのトグル数に応じて、各色ごとにプリエンファシスを実施するか否かを切り換える回路で、７０２は実施の形態３に係る、伝送する画像データの種類に応じて各色ごとにプリエンファシスを実施するか否かを切り換える回路を示している。
【００５６】
切り替え信号は、例えば前述のＣＰＵ１２６から出力される信号で、伝送する画像の種類に応じて、或はユーザによる指示に応じて、回路７０１，７０２のいずれを使用するかを切り替えられるようにしている。
【００５７】
また図７の７０１を、前述の実施の形態２に係る処理を行う回路とし、７０２を前述と同様に、実施の形態３に係る処理を行う回路とし、切り替え信号に応じて、回路７０１，７０２のいずれを使用するかを切り替えられるようにしても良い。
【００５８】
但し、この場合は、実施の形態２の出力は８ビットであるため、回路７０１からは８画素の上位ビット（Ｃ４〜Ｃ７）と下位ビット（Ｃ０〜Ｃ３）とに分けて出力する必要がある。この場合、回路７０１と７０２の出力データ形式が異なるため、そのデータ形式を示す選択信号を伝送するための制御信号線が、専用Ｉ／Ｆ１１９と１３４との間で更に１本必要となる。
【００５９】
このように、少なくとも２つの方法を切り替えることによって、シリアルデータライン上のプリエンファシスの強弱を制御し、消費電力や高周波成分の放射ノイズを減少させることができる。
【００６０】
以上説明したように本実施の形態によれば、プリエンファシスが必要な場合にのみプリエンファシスを実行することが可能となり、信号のエッジを強調することによる高周波成分の放射ノイズによる影響及び消費電力を低減できる。
【００６１】
また本発明は、上述した実施の形態の装置に限定されず、複数の機器から構成されるシステムに適用しても、１つの機器から成る装置に適用してもよい。前述した実施形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体をシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、完成されることは言うまでもない。
【００６２】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭを用いることができる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳなどが実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００６３】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、次のプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵなどが処理を行って実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態に係るＭＦＰ（多機能装置）の構成を説明するブロック図である。
【図２】実施の形態に係るＭＦＰコントローラとＰＤＬアクセラレータの詳細な構成を説明するブロック図である。
【図３】本発明の実施の形態１に係る送信側の専用Ｉ／Ｆの１色当たりの信号出力部の構成を示すブロック図である。
【図４】本発明の実施の形態２に係る送信側の専用Ｉ／Ｆの１色当たりの信号出力部の構成を示すブロック図である。
【図５】本発明の実施の形態３に係る専用Ｉ／Ｆのデータ伝送回路の構成を示すブロック図である。
【図６】本発明の実施の形態３に係るＰＤＬアクセラレータのＣＰＵによる処理を説明するフローチャートである。
【図７】本発明の実施の形態４に係る専用Ｉ／Ｆのデータ伝送回路の概略構成を示すブロック図である。
【図８】通常の信号伝送と、プリエンファシスを用いた信号伝送とを説明する図である。
【図１】
2006229472.tif 000003
【図２】
2006229472.tif 000004
【図３】
2006229472.tif 000005
【図４】
2006229472.tif 000006
【図５】
2006229472.tif 000007
【図６】
2006229472.tif 000008
【図７】
2006229472.tif 000009
【図８】
2006229472.tif 000010