(57)【要約】【目的】高密度な実装が可能でかつ電気特性に優れた素子内蔵基板およびその製造方法を提供すること。【解決手段】素子内蔵基板１００には、素子形成面から裏面へ貫通するビアホール内に配置形成した導電体１２０を有するＷＣＳＰタイプの半導体装置１０１を内蔵する。ＷＣＳＰタイプの半導体装置１０１の素子形成面および裏面のどちらからでも電気信号を出力することができるため、内蔵したＷＣＳＰタイプの半導体装置１０１と素子内蔵基板１００の表面に搭載した半導体装置１１０、１１１やチップ部品１１２との間を最短距離で配線することが可能となり、高速伝送等の優れた電気特性を実現することができる。【選択図】  図１
2006147869.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電体が形成された第１の表面と前記第１の表面に対向する第２の表面とを備え、前記第１の表面から前記第２の表面へ貫通する第１のコンタクトホールおよび前記第１のコンタクトホール内に配置形成された第２の導電体を有する第１の電子部品と、
前記第１の電子部品の前記第１の導電体が露出するように前記第１の電子部品を封止する絶縁層と、
前記第１の電子部品が搭載された第３の表面と前記第３の表面に対向する第４の表面とを備える基体と、
前記基体の前記第３の表面から前記第４の表面へ貫通する第２のコンタクトホールと、
前記第２のコンタクトホール内に配置形成された第３の導電体と
前記基体の前記第４の表面上に形成され、前記第２、第３の導電体を介して前記第１の電子部品と電気的に接続された第２の電子部品とを具備したことを特徴とする素子内蔵基板。
【請求項２】
前記第１の導電体は、外部装置と電気的に接続されることを特徴とする請求項１記載の素子内蔵基板。
【請求項３】
前記基体の前記第４の表面上には、さらに、配線層を備え、
前記第１、第２の電子部品とは、前記第２、第３の導電体および前記配線層とを介して電気的に接続されていることを特徴とする請求項１記載の素子内蔵基板。
【請求項４】
前記第１の電子部品は、ウエハレベルチップサイズパッケージ型の半導体装置であることを特徴とする請求項１乃至３のいずれか記載の素子内蔵基板。
【請求項５】
前記第１の電子部品は、シリコン基板上に受動素子を搭載したものであることを特徴とする請求項１乃至３のいずれか記載の素子内蔵基板。
【請求項６】
前記第１の電子部品は、セラミック基板上に受動素子を搭載したものであることを特徴とする請求項１乃至３のいずれか記載の素子内蔵基板。
【請求項７】
前記第１の電子部品は、ウエハ状態でパッケージされた能動素子であることを特徴とする請求項１乃至３のいずれか記載の素子内蔵基板。
【請求項８】
前記第１の電子部品は、ウエハ状態でパッケージされた能動素子と受動素子の混載物であることを特徴とする請求項１乃至３のいずれか記載の素子内蔵基板。
【請求項９】
第１の配線層および複数の第１の導電体が形成された第１の表面と前記第１の表面に対向すると共に第２の配線層が形成された第２の表面とを備え、前記第１の表面から前記第２の表面へ貫通する第１のコンタクトホール内に配置形成された第２の導電体を有する基板を準備し、
複数の第３の導電体が形成された第３の表面と前記第３の表面に対向する第４の表面とを備え、前記第３の表面から前記第４の表面へ貫通する第２のコンタクトホール内に配置形成された第４の導電体を有する第１の電子部品を準備し、
前記複数の第１の導電体と前記複数の第３の導電体とがそれぞれ電気的に接続されるように、前記第１の電子部品を前記基板の第１の表面上に搭載し、
前記基板の第１の表面上に、前記第１の電子部品が収納可能な開口部を備えた第１のプリプレグを積層し、
前記基板の前記第２の表面上に、第５の導電体が形成された表面と前記基板の前記第２の表面と向かい合う裏面とを備える第２のプリプレグを積層し、
前記第１のプリプレグ上に、第６の導電体が形成された表面と前記第１のプリプレグと向かい合う裏面とを備える第３のプリプレグを積層し、
前記第２のプリプレグの表面から裏面へ貫通する第３のコンタクトホールおよび前記第３のコンタクトホール内に前記第４の導電体と電気的に接続される第７の導電体を形成し、
前記第５の導電体をパターニングすることを特徴とする素子内蔵基板の製造方法。
【請求項１０】
前記第１の電子部品と前記基板との間は、樹脂により封止することを特徴とする請求項９記載の素子内蔵基板の製造方法。
【請求項１１】
前記第２のプリプレグの表面から裏面へ貫通する前記第３のコンタクトホールは、レーザーによって形成されることを特徴とする請求項９記載の素子内蔵基板の製造方法。
【請求項１２】
前記複数の第１の導電体表面上にフラックスとはんだペーストを供給した後、前記複数の第１の導電体と前記複数の第３の導電体とをそれぞれリフローにより接合することを特徴とする請求項９記載の素子内蔵基板の製造方法。
【請求項１３】
前記フラックスとはんだペーストは、スクリーン印刷方式によって供給されることを特徴とする請求項１２記載の素子内蔵基板の製造方法。
【請求項１４】
前記接合後、フラックスを除去することを特徴とする請求項１２記載の素子内蔵基板の製造方法。
【請求項１５】
第１の導電体が形成された第１の表面と前記第１の表面に対向する第２の表面とを備え、前記第１の表面から前記第２の表面へ貫通する第１のコンタクトホールおよび前記第１のコンタクトホール内に配置形成された第２の導電体を有する第１の電子部品を準備し、
第３の導電体が形成された表面を備える第１のプリプレグの裏面上に前記第１の電子部品を搭載し、
開口部を有する第２のプリプレグの前記開口部内に前記第１の電子部品が収納されるように、前記第１のプリプレグの裏面上に前記第２のプリプレグを積層し、
前記第２のプリプレグ上に、第４の導電体が形成された表面と前記第２のプリプレグと向かい合う裏面とを備える第３のプリプレグを積層し、
前記第１のプリプレグの表面から裏面へ貫通する第２のコンタクトホールおよび前記第２のコンタクトホール内に前記第３の導電体と電気的に接続される第５の導電体を形成し、
前記第３、４の導電体をパターニングすることを特徴とする素子内蔵基板の製造方法。
【請求項１６】
前記第１のプリプレグの表面から裏面へ貫通する前記第２のコンタクトホールは、レーザーによって形成されることを特徴とする請求項１５記載の素子内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子内蔵基板に関するものであり、特に、ビアホール（ｖｉａ  ｈｏｌｅ）を有するウエハレベルチップサイズパッケージ（ＷＣＳＰ：Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）、若しくは、ウエハレベルチップスケールパッケージ（ＷＣＳＰ：Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）を内蔵した素子内蔵基板に関するものである。
【背景技術】
【０００２】
半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Chip Size Package）と称される半導体装置が出現している。チップサイズパッケージの１形態としては、ウエハレベルチップサイズパッケージ（ＷＣＳＰ：Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）もしくはウエハレベルチップスケールパッケージ（ＷＣＳＰ：Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と称される半導体装置が存在する。
【０００３】
一方、電子機器の高密度実装化に伴い、半導体チップ等の能動素子、また、コンデンサーや抵抗等の受動素子を内蔵した素子内蔵基板が提案されている。このような素子内蔵基板において、中でも半導体チップの内蔵については、ＫＧＤ（Ｋｎｏｗｎ  Ｇｏｏｄ  Ｄｉｅ）、所謂、完全良品であることをチップ状態で確認することは非常に困難である。そのため、ウエハレベルチップサイズパッケージ（ＷＣＳＰ）の状態で完全良品であることを確認し基板へ内蔵される構造の素子内蔵基板が注目されている。
【０００４】
このようなＷＣＳＰを内蔵した素子内蔵基板の構造およびその製造方法について、図５（ａ）〜（ｂ）を用いて説明する。図５（ａ）〜（ｂ）は、従来のＷＣＳＰを内蔵した素子内蔵基板の製造方法示す工程図である。
【０００５】
良品であることが確認されたＷＣＳＰタイプの半導体装置１（以下、ＷＣＳＰ１）を、ダイスボンド材３を介して基体２上に搭載する。（図５（ａ））
【０００６】
次に、ＷＣＳＰ１が搭載された基体２の表面を絶縁層４で封止する。（図５（ｂ））
【０００７】
続いて、絶縁層４上に絶縁層５を形成した後、ＷＣＳＰ１と電気的に接続された配線層７を形成する。次に、配線層７を覆う絶縁層６、そして、外部端子としての半田ボール８をそれぞれ形成する。このとき、絶縁層４および５は、同時に形成することも可能である。この結果、ＷＣＳＰ１を内蔵した素子内蔵基板が完成する。（図５（ｃ））
【０００８】
図６は、従来のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板の他の例を示す概略断面図である。素子内蔵基板２０には、ダイスボンド材１４を介して基体１３上に搭載され、絶縁層１５によって封止されたＷＣＳＰタイプの半導体装置２１（以下、ＷＣＳＰ２１）が内蔵されている。また、素子内蔵基板２０は、半導体装置１０やチップ部品１２が搭載された第１の表面と、半導体装置１１が搭載され第１の表面に対向した第２の表面とを有している。このとき、チップ部品１２の具体例としては、能動素子や受動素子等が挙げられる。素子内蔵基板２０の第１の表面上には、絶縁層１６が形成されている。このとき、絶縁層１５および１６は、同時に形成することも可能である。さらに、素子内蔵基板２０の第１の表面上には、半導体装置１０と電気的に接続された配線層１７が、また、素子内蔵基板２０の第２の表面上には、半導体装置１１と電気的に接続された配線層２３がそれぞれ形成されている。
【０００９】
半導体装置１０と半導体装置１１とは、配線層１７、２３、および、素子内蔵基板２０の第１の表面から第２の表面へ貫通するスルーホール内に形成された導電体１８を介して電気的に接続されている。また、ＷＣＳＰ２１と素子内蔵基板２０の第１の表面に搭載された半導体装置１０とは、配線層１７を介して電気的に接続されている。一方、ＷＣＳＰ２１と素子内蔵基板２０の第２の表面に搭載された半導体装置１１とは、配線層１７、２３、および、素子内蔵基板２０の第１の表面から第２の表面へ貫通するスルーホール内に形成された導電体２２を介して電気的に接続されている。
【００１０】
【特許文献１】特開２００３−３４７５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような従来のＷＣＳＰを内蔵した素子内蔵基板では、ＷＣＳＰ２１と素子内蔵基板２０の第２の表面に搭載された半導体装置１１とを電気的に接続する場合、電気信号は、ＷＣＳＰ２１→配線層１７→導電体２２→配線層２３→半導体装置１１という経路を辿るため配線長が長くなり、その結果、電気信号の高速伝送の妨げになっていた。
【００１２】
また、素子内蔵基板２０に搭載される半導体装置１０、１１や内蔵されるＷＣＳＰ２１が年々高機能化するにしたがい、素子内蔵基板２０の第１の表面と第２の表面間の電気的接続が数多く必要となるため、第１、第２の表面上への複雑な配線の引き回しや非常に多くのスルーホールおよびスルーホール内への導電体１８、２２の形成が必要となり、各構成のレイアウト面積の確保が非常に困難な状況であった。
【００１３】
本発明は、このような従来の課題を解決するためになされたものであり、高密度な実装が可能でかつ電気特性に優れた素子内蔵基板およびその製造方法の提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な素子内蔵基板およびその製造方法の概要は以下の通りである。
【００１５】
すなわち、本発明の素子内蔵基板は、外部装置と電気的接続される電極が形成された第１の表面と第１の表面に対向する第２の表面とを備え、第１の表面から第２の表面へ貫通する第１のビアホールおよび第１のビアホール内に配置形成された第１の導電体とを有する第１の電子部品と、第１の電子部品の前記電極が露出するように第１の電子部品を封止する絶縁層と、第１の電子部品が形成された第３の表面と第３の表面に対向する第４の表面とを備える基体と、基体の第３の表面から第４の表面へ貫通する第２のビアホールと、第２のビアホール内に配置形成された第２の導電体と、基体の前記第４の表面上に形成され、第１、第２の導電体を介して第１の電子部品と電気的に接続された第２の電子部品とを具備したことを特徴としている。
【００１６】
また、本発明の素子内蔵基板の製造方法は、第１の配線層および複数の第１の導電体が形成された第１の表面と第１の表面に対向すると共に第２の配線層が形成された第２の表面とを備え、第１の表面から第２の表面へ貫通するスルーホール内に配置形成された第２の導電体を有する基板を準備し、複数の第３の導電体が形成された第３の表面と第３の表面に対向する第４の表面とを備え、第３の表面から第４の表面へ貫通する第１のビアホール内に配置形成された第４の導電体を有する第１の電子部品を準備し、複数の第１の導電体と複数の第３の導電体とがそれぞれ電気的に接続されるように、第１の電子部品を基板の第１の表面上に搭載し、基板の第１の表面上に、第１の電子部品が収納可能な開口部を備えた第１のプリプレグを積層し、基板の第２の表面上に、第５の導電体が形成された表面と基板の第２の表面と向かい合う裏面とを備える第２のプリプレグを積層し、第１のプリプレグ上に、第６の導電体が形成された表面と第１のプリプレグと向かい合う裏面とを備える第３のプリプレグを積層し、第２のプリプレグの表面から裏面へ貫通する第２のビアホールおよび第２のビアホール内に、第４の導電体と電気的に接続される第７の導電体を形成し、第５の導電体をパターニングすることを特徴としている。
【００１７】
さらに、本発明の他の素子内蔵基板の製造方法は、第１の導電体が形成された第１の表面と第１の表面に対向する第２の表面とを備え、第１の表面から第２の表面へ貫通する第１のビアホールおよび第１のビアホール内に配置形成された第２の導電体を有する第１の電子部品を準備し、第３の導電体が形成された表面を備える第１のプリプレグの裏面上に第１の電子部品を搭載し、開口部を有する第２のプリプレグの開口部内に第１の電子部品が収納されるように、第１のプリプレグの裏面上に第２のプリプレグを積層し、第２のプリプレグ上に、第４の導電体が形成された表面と第２のプリプレグと向かい合う裏面とを備える第３のプリプレグを積層し、第１のプリプレグの表面から裏面へ貫通する第２のビアホールおよび第２のビアホール内に第３の導電体と電気的に接続される第５の導電体を形成し、第３、４の導電体をパターニングすることを特徴としている。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的な半導体装置によって得られる効果を簡単に説明すると以下の通りである。
【００１９】
本発明の素子内蔵基板によれば、素子内蔵基板内に内蔵する半導体装置を、素子形成面から裏面へ貫通するビアホール内に形成した導電体を設けたＷＣＳＰタイプの半導体装置としたため、素子内蔵基板の第１の表面と第２の表面間を電気的に接続する際も、第１、第２の表面上への複雑な配線の引き回しや素子内蔵基板へのスルーホールおよびスルーホール内への導電体の形成を最小限に抑えることができる。この結果、高密度な実装が可能でかつ電気特性に優れた素子内蔵基板を提供することができる。
【００２０】
本発明の素子内蔵基板の製造方法によれば、ＷＣＳＰタイプの半導体装置を収納可能な開口部を有するプリプレグを用いたため、簡素な積層プロセスにより、ＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板を形成することができる。したがって、量産性に優れた素子内蔵基板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施例を図面を参照して詳細に説明する。なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。
【実施例１】
【００２２】
図１は、本発明の実施例１のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板を示す概略断面図である。素子内蔵基板１００には、ダイスボンド材１１４を介して基体１１３上に搭載され、絶縁層１１５によって封止されたＷＣＳＰタイプの半導体装置１０１（以下、ＷＣＳＰ１０１という）が内蔵されている。また、素子内蔵基板１００は、半導体装置１１０やチップ部品１１２等が搭載された第１の表面と、半導体装置１１１が搭載され第１の表面に対向した第２の表面とを有している。このとき、チップ部品１１２の具体例としては、トランジスタや半導体集積回路等の能動素子や、コンデンサや抵抗等の受動素子が挙げられる。素子内蔵基板１００の第１の表面上には、絶縁層が形成されている。このとき、絶縁層１１５および１１６は、同時に形成することも可能である。半導体装置１１０とチップ部品１１２は、絶縁層１１６上に形成された配線層１１７と電気的に接続されるように、素子内蔵基板１００の第１の表面上に搭載されている。また、半導体装置１１１は、素子内蔵基板１００の第２の表面上に形成された配線層１２３と電気的に接続されるように、素子内蔵基板１００の第２の表面上に搭載されている。
【００２３】
半導体装置１１０と半導体装置１１１とは、配線層１１７、１２３、および、素子内蔵基板１００の第１の表面から第２の表面へ貫通するスルーホール内に形成された導電体１１８を介して電気的に接続されている。
【００２４】
図２は、図１に示された素子内蔵基板に内蔵されたＷＣＳＰタイプの半導体装置部分を拡大した要部拡大図である。ＷＣＳＰ１０１は、外部装置との電気的な接続に用いられる電極パッド１２４が形成された素子形成面と、素子形成面に対向すると共に電極パッド１２５が形成された裏面とを有している。また、基体１１３には、ＷＣＳＰ１０１裏面の電極パッド１２５が露出するように開口されたビアホール内に導電体１２６が配置形成されている。ＷＣＳＰ１０１は、さらに、素子形成面から裏面へ貫通するビアホール内に形成された導電体１２０をも備えている。この結果、ＷＣＳＰ１０１と素子内蔵基板１００の第２の表面に搭載された半導体装置１１１とは、ビアホール内に形成された導電体１２０、ＷＣＳＰ１０１の裏面に形成された電極パッド１２５、そして、配線層１１９を介して電気的に接続されている。なお、図１には、電気的に接続されたＷＣＳＰ１０１と半導体装置１１１との間を電気信号が伝達される経路１２１が示されている。具体的には、ＷＣＳＰ１０１の素子形成面上に形成された電極パッド１２４からビアホール内の導電体１２０、ＷＣＳＰ１０１の裏面上に形成された電極パッド１２５、導電体１２６、そして、素子内蔵基板１００の第２の表面上に形成された配線層１１９を経由して、素子内蔵基板１００の第２の表面に搭載された半導体装置１１１へ伝達される。
【００２５】
以上のように、本発明の実施例１によれば、素子内蔵基板１０１内に内蔵する半導体装置を、素子形成面から裏面へ貫通するビアホール内に形成した導電体１２０を設けたＷＣＳＰタイプの半導体装置１０１としたため、ＷＣＳＰ１１１の素子形成面および裏面のどちらからでも電気信号を出力することができる。そして、このようなＷＣＳＰタイプの半導体装置１０１を内蔵した素子内蔵基板１００としたため、内蔵したＷＣＳＰタイプの半導体装置１０１と素子内蔵基板の表面に搭載した半導体装置１１０、１１１やチップ部品１１２との間を最短距離で配線することが可能となり、高速伝送等の優れた電気特性を実現することができる。
【００２６】
さらに、ＷＣＳＰ１１１の素子形成面および裏面のどちらからでも電気信号を出力することができるため、素子内蔵基板１００に形成されるスルーホール内の導電体１１８を介した配線数を大幅に削減することができる。この結果、素子内蔵基板の面積を縮小することが可能となり、高密度実装を実現することができる。
【００２７】
次に、本発明の実施例２について、図面を参照の上、以下に詳細に説明する。
【実施例２】
【００２８】
図３（ａ）〜（ｄ）は、本発明の実施例２のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板の製造方法を示す工程図である。配線層３０２および電極パッド３０４が形成された第１の表面、および、第１の表面に対向すると共に配線層３０３が形成された第２の表面とを有する基板３０１を準備する。さらに、基板３０１は、第１の表面から第２の表面へ貫通するスルーホール内に配置形成された導電体３０５を有している。また、電極パッド３０７や外部端子３０８が形成された素子形成面と、電極パッド３２２が形成された裏面とを有するＷＣＳＰタイプの半導体装置３０６（以下、ＷＣＳＰ３０６という）を準備する。ＷＣＳＰ３０６は、また、素子形成面から裏面へ貫通するビアホール内に形成された導電体３０９を有している。（図３（ａ））
【００２９】
次に、電極パッド３０４表面に対して、スクリーン印刷方式等によってフラックス若しくははんだペーストを供給した後、ＷＣＳＰ３０６の外部端子３０８と基板３０１の電極パッド３０４がそれぞれ合わさるように、ＷＣＳＰ３０６を基板３０１の第１の表面上に搭載する。リフローにより、ＷＣＳＰ３０６の外部端子３０８と基板３０１の電極パッド３０４とをそれぞれ接合する。この後、必要に応じて、フラックス等を洗浄工程を施すことにより除去する。続いて、ＷＣＳＰ３０６と基板３０１との間に、例えば、フィラー入りエポキシ樹脂３１０を注入し封止する。また、ＷＣＳＰ３０６が搭載された基板３０１が中層に位置するよう、基板３０１の第１の表面側にはＷＣＳＰ３０６を収納可能な開口部３３０を有するプリプレグ３１３を、また、基板３０１の第２の表面側には基板３０１が搭載される表面と銅箔３１５が形成された裏面とを有するプリプレグ３１４をそれぞれ配置する。さらに、銅箔３１１が形成された表面とプリプレグ３１３と向かい合う裏面とを有する薄型プリプレグ３１２を配置する。（図３（ｂ））
【００３０】
次に、プリプレグ３１４、ＷＣＳＰ３０６が搭載された基板３０１、ＷＣＳＰ３０６が収納される開口部３３０を有するプリプレグ３１３、そして、表面に銅箔３１１を備えたプリプレグ３１２を積層する。詳しくは、プリプレグ３１４の表面上に基板３０１を搭載し、ＷＣＳＰ３０６が開口部３３０内に収納されるようにプリプレグ３１３を基板３０１の第１の表面上に搭載し、プリプレグ３１３上に薄型プリプレグ３１２を搭載する。（図３（ｃ））
【００３１】
次に、プリプレグ３１２をレーザー加工することによりＷＣＳＰ３０６裏面上に形成された電極パッド３２２まで到達するビアホールを開口し、ビアホール内に導電体３２０を配置形成する。また、銅箔３１１をパターニングし、配線層３１９およびはんだボール等の外部端子を搭載するランド３１７を形成する。ビアホール内に配置形成された導電体３２０により、配線層３１９とＷＣＳＰ３０６の電極パッド３２２は電気的に接続される。さらに、ランド３１７上に外部端子としてのはんだボール３１８を形成する。また、プリプレグ３１２上にチップ部品３２１を搭載する。この結果、ＷＣＳＰタイプの半導体装置３０６が内蔵された４層構造からなる素子内蔵基板３４０が完成する。このとき、素子内蔵基板３４０には、プリプレグ３１２、プリプレグ３１３、基板３０１およびプリプレグ３１４を貫通するスルーホールおよびスルーホール内に配置形成された導電体３１６も形成されている。（図３（ｄ））
【００３２】
本発明の実施例２では、ＷＣＳＰ３０６の外部端子３０８と基板３０１の電極パッド３０４とをリフローにより接合すると共にプリプレグ３１２をレーザー加工することによりＷＣＳＰ３０６裏面上に形成された電極パッド３２２まで到達するビアホールを開口しビアホール内に導電体３２０を配置形成し電気的導通を形成したが、これに限定されず、逆の組合せとすることも可能である。
【００３３】
以上のように、本発明の実施例２によれば、ＷＣＳＰタイプの半導体装置３０６を収納可能な開口部３３０を有するプリプレグ３１３を用いたため、ＷＣＳＰ３０６を搭載した基板３０１の凹凸に関係なく簡素な積層プロセスにより、ＷＣＳＰタイプの半導体装置３０６を内蔵した素子内蔵基板３４０を形成することができる。したがって、量産性に優れた製造方法を提供することができる。
【００３４】
次に、本発明の実施例３について、図面を参照の上、以下に詳細に説明する。
【実施例３】
【００３５】
図４（ａ）〜（ｄ）は、本発明の実施例３のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板の製造方法を示す工程図である。電極パッド１２４が形成された素子形成面と電極パッド１２５が形成された裏面とを有するＷＣＳＰタイプの半導体装置１０１（以下、ＷＣＳＰ１０１という）を準備する。ＷＣＳＰ１０１には、素子形成面から裏面へ貫通するビアホール内に配置形成された導電体１２０が形成されている。また、ＷＣＳＰ１０１が収納可能な開口部４０４を有するプリプレグ４０３を準備する。ＷＣＳＰ１０１が収納されるプリプレゲ４０３が中層となるように、ＷＣＳＰ１０１の素子形成面側にはプリプレグ４０３と向かい合う裏面と銅箔４０１が形成された表面とを有するプリプレグ４０２を、また、ＷＣＳＰ１０１の裏面側には銅箔４０６が形成された表面とプリプレグ４０３が搭載される裏面とを有するプリプレグ４０５をそれぞれ配置する。（図４（ａ））
【００３６】
次に、プリプレグ４０５、ＷＣＳＰ１０１、ＷＣＳＰ１０１を収納可能な開口部４０４を有するプリプレグ４０３、そして、表面に銅箔４０１を備えたプリプレグ４０２を積層する。詳しくは、プリプレグ４０５の裏面面上にダイスボンド材１１４を介してＷＣＳＰ１０１を搭載し、ＷＳＣＰ１０１が開口部４０４内に収納されるようにプリプレグ４０３をプリプレグ４０５の裏面上に搭載し、プリプレグ４０３上にプリプレグ４０２を搭載する。（図４（ｂ））
【００３７】
次に、プリプレグ４０２、４０３および４０５を貫通するスルーホールを開口するとともに、当該スルーホール内に導電体１１８を形成する。また、プリプレグ４０５をレーザー加工することにより、ＷＣＳＰ１０１の電極パッド１２５を露出するビアホールを開口すると共に、ビアホール内に導電体１２６を配置形成する。さらに、銅箔４０１をパターニングし、配線層１１７を形成する。同様に、銅箔４０６をパターニングし、配線層１１９および１２３をそれぞれ形成する。このとき、配線層１１７、導電体１１８および配線層１２３は、電気的に接続されている。また、ＷＣＳＰ１０１は、電極パッド１２５およびビアホール内に配置形成された導電体１２６を介して配線層１１９と電気的に接続される。（図４（ｃ））
【００３８】
次に、プリプレグ４０２の表面上に半導体装置１１０およびチップ部品１１２を搭載する。同様に、プリプレグ４０５の裏面上に半導体装置１１１を搭載する。このとき、半導体装置１１０と半導体装置１１１とは、配線層１１７、導電体１１８および配線層１２３と介して電気的に接続される。また、ＷＣＳＰ１０１と半導体装置１１１とは、導電体１２０、電極パッド１２５、導電体１２６および配線層１１９を介して電気的に接続される。（図４（ｄ））
【００３９】
以上のように、本発明の実施例３によれば、本発明の実施例２によれば、ＷＣＳＰタイプの半導体装置１０１を収納可能な開口部４０４を有するプリプレグ４０３を用いたため、簡素な積層プロセスにより、ＷＣＳＰタイプの半導体装置３０６を内蔵した薄型の素子内蔵基板４００を形成することができる。この結果、量産性の向上に加え、実施例２と比較し製造工程の簡素化されると共に、素子内蔵基板４００の薄型化を実現することができる。
【００４０】
本発明を実施する最良の形態として、外部端子上にはんだボールを形成された基板を用いて説明したが、これに限定されず、一般的なドーターボードやマザーボードと同様、システム内の電気的接続をコネクタやソケット等で構成することも可能である。
【００４１】
本発明を実施する最良の形態として、ＷＣＳＰタイプの半導体装置を内蔵する例を説明したが、これに限定されず、半導体周辺に拡張部を有するＷＣＳＰタイプの半導体装置、ＷＣＳＰタイプの半導体装置からなるマルチチップパッケージ（ＭＣＰ：Ｍｕｌｔｉ−Ｃｈｉｐ  Ｐａｃｋａｇｅ）、受動素子等を混載しウエハ状態（議事状態を含む）でパッケージするもの、そして、モジュール製品等であっても良い。
【００４２】
本発明の実施例２および３では、開口部を有するプリプレグを用いる例を説明したが、これに限定されず、ザグリ構造のプリプレグ、あるいは、流動性の高い樹脂からなるシート構造のプリプレグも用いることができる。
【００４３】
本発明の実施例２および３では、プリプレグにビアホールを開口するためにレーザー加工を採用したが、これに限定されず、プリプレグの代わりに感光性のシート材料を用いればフォトリソグラフィによりビアホールを開口することが可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板を示す概略断面図である。
【図２】図１に示された素子内蔵基板に内蔵されたＷＣＳＰタイプの半導体装置部分を拡大した要部拡大図である。
【図３】本発明の実施例２のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板の製造方法を示す工程図である。
【図４】本発明の実施例３のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板の製造方法を示す工程図である。
【図５】従来のＷＣＳＰを内蔵した素子内蔵基板の製造方法示す工程図である。
【図６】従来のＷＣＳＰタイプの半導体装置を内蔵した素子内蔵基板の他の例を示す概略断面図である。
【符号の説明】
【００４５】
１００、３００、４００・・・素子内蔵基板
１０１、３０６・・・ＷＣＳＰタイプの半導体装置
１１０、１１１・・・半導体装置
１１２、３２１・・・チップ部品
１１３・・・基体
１１４・・・ダイスボンド材
１１５、１１６・・・絶縁層
１１７、１１９、１２３、３０２、３０３、３１７、３１９・・・配線層
１１８、１２０、３０５、３１６・・・導電体
１２４，１２５、３０７、３２２・・・電極パッド
３０８、３１８・・・外部端子
３１０・・・フィラー入りエポキシ樹脂
３１２、３１３、３１４、４０２、４０３、４０５・・・プリプラグ
【図１】
2006147869.tif 000003
【図２】
2006147869.tif 000004
【図３】
2006147869.tif 000005
【図４】
2006147869.tif 000006
【図５】
2006147869.tif 000007
【図６】
2006147869.tif 000008