(57)【要約】【課題】  最小幅が可及的に小さい孤立した狭いスペースからなるパターンを有する半導体装置を製造することを可能にする。【解決手段】  半導体基板２上に形成されたハードマスク材膜４上にフォトレジストを塗布する工程と、フォトレジストを露光・現像することにより、ハードマスク材膜に転写形成されるハードマスクパターンの最小加工スペース幅よりも小さな幅のスペース１１ｂを複数有するライン／スペースからなるパターン中に最小加工スペース幅以上の幅を有するスペース１１ａを含むレジストパターン１０を形成する工程と、レジストパターンをマスクとしてハードマスク材膜をパターニングする工程とを備えたことを特徴とする。【選択図】  図１
2006147696.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたハードマスク材膜上にフォトレジストを塗布する工程と、
前記フォトレジストを露光・現像することにより、前記ハードマスク材膜に転写形成されるハードマスクパターンの最小加工スペース幅よりも小さな幅のスペースを複数有するライン／スペースからなるパターン中に前記最小加工スペース幅以上の幅を有するスペースを含むレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記ハードマスク材膜をパターニングする工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記ハードマスク材膜をパターニングする工程は、
前記レジストパターンの前記最小加工スペース幅以上の幅を有するスペースが前記ハードマスク材膜の底面まで加工されたスペースとして転写される一方、前記レジストパターンの前記最小加工スペース幅よりも小さな幅のスペースの少なくとも一部が、前記ハードマスク材膜の底面まで加工されずに途中で止まった状態のパターンとして転写されるように行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記レジストパターンの前記最小加工スペース幅よりも小さな幅のスペースは、前記最小加工スペース幅の７０％以上でかつ９０％以下の幅を有していることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記レジストパターンは、５本以上のスペースを有しており、前記最小加工スペース幅以上の幅を有するスペースの両側に少なくとも２本以上の前記最小加工スペース幅よりも小さな幅のスペースが配されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記最小加工スペース幅以上の幅を有するスペースは、孤立スペースからなるパターンが転写形成されるハードマスクパターンの最小加工スペース幅よりも小さな幅を有していることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、チップサイズを縮小した場合、ＳＴＩ(Shallow Trench Isolation)等を形成する際は、狭いピッチのライン／スペースからなるパターンや、孤立した狭いスペースからなるパターンを半導体基板または半導体基板上に設けられた膜上に形成する必要がある。
【０００３】
これらのパターンは半導体基板または半導体基板上に設けられた膜上に形成されたハードマスク材からなるパターン（以下、ハードマスクパターンという）をマスクとしてエッチングすることにより形成される。ハードマスクパターンはハードマスク材上に形成されたフォトレジストからなるレジストパターンをマスクとしてエッチングすることにより形成される。
【０００４】
したがって、狭いピッチのライン／スペースからなるパターンや、孤立した狭いスペースからなるパターンを形成する場合は、狭いピッチのライン／スペースからなるパターンや、孤立した狭いスペースからなるパターンを有するレジストパターンを形成する必要がある。
【０００５】
孤立した狭いスペースを有するレジストパターンを形成する技術は知られている（例えば、特許文献１参照）。この技術は、主開口部と副開口部を有して主開口部および副開口部のそれぞれの幅および位置が特定の関係にある投影露光用マスクを用いて行うものである。しかし、フォトレジストには解像されない投影露光用マスク上の副開口部（ダミースペースパターン）を設けても、レジスト上で加工可能となるスペース（主開口部に対応）の最小幅は２μｍ程度であり、スペースの最小幅をさほど小さくすることができないという問題がある。  
【特許文献１】特開平３−２１０５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、最小幅が可及的に小さい孤立した狭いスペースからなるパターンを有する半導体装置を製造することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様による半導体装置の製造方法は、半導体基板上に形成されたハードマスク材膜上にフォトレジストを塗布する工程と、前記フォトレジストを露光・現像することにより、前記ハードマスク材膜に転写形成されるハードマスクパターンの最小加工スペース幅よりも小さな幅のスペースを複数有するライン／スペースからなるパターン中に前記最小加工スペース幅以上の幅を有するスペースを含むレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記ハードマスク材膜をパターニングする工程と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、最小幅が可及的に小さい孤立した狭いスペースからなるパターンを有する半導体装置を製造することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
【００１０】
本実施形態は、リソグラフィーを利用してレジストパターンを形成する際、ライン／スペースのパターン中には孤立したスペースより狭いスペースを形成できるという特性を利用したものである。
【００１１】
図２は、ラインと、スペースとからなるレジストパターンにおいて、例えばライン幅ＬがＬ１≦Ｌ＜Ｌ２である場合は最小加工スペース幅がＳｔｈ１（＜Ｌ１）、ライン幅ＬがＬ２≦Ｌ＜Ｌ３である場合は最小加工スペース幅がＳｔｈ２（＞Ｓｔｈ１）、ライン幅がＬ３≦Ｌ＜Ｌ４である場合は最小加工スペース幅がＳｔｈ３（＞Ｓｔｈ２）、ライン幅がＬ４≦Ｌである場合は最小加工スペース幅がＳｔｈ４（＞Ｓｔｈ３）であることを示している。例えば、ライン幅ＬがＬ１〜Ｌ２の間の値Ｌ１２であり、１５０ｎｍの場合は、最小加工スペース幅Ｓｔｈ１は例えば９０ｎｍであり、Ｌ４を超える値Ｌ４５であり、２μｍの場合は、最小加工スペース幅Ｓｔｈ４は例えば１２０ｎｍである。このように、最小加工スペース幅はライン／スペース中のライン幅に応じた値となる。これらのライン／スペースからなるレジストパターンは、フォトリソグラフィ技術を用いてハードマスクパターンに転写される。
【００１２】
なおここで、最小加工スペース幅よりもわずかに狭い幅のスペースの場合は、レジストパターンとして露光・現像はされるものの、十分な寸法変換精度でレジストパターン中にスペースが形成されないため、結果的に得られたレジストパターンにおけるスペースがハードマスクパターンに転写され難い。すなわち、図２に示された最小加工スペース幅Ｓｔｈとは、ハードマスク材へもスペースとして転写・形成することが可能な最小加工スペース幅Ｓｔｈに相当する。
【００１３】
本実施形態においては、レジストパターン中に上述した通りライン幅で決定される最小加工スペース幅Ｓｔｈよりも狭い幅のダミースペースを有するライン／スペースを設け、このライン／スペース内に最小加工スペース幅Ｓｔｈ以上の幅を有するスペースを設け、ライン／スペースのダミースペースはハードマスクパターンの加工時にエッチングストップさせる。これにより、図２に示した孤立スペースにおける本来の最小加工スペース幅Ｓｔｈ４よりも狭い幅を有する孤立したスペースをハードマスクパターンに形成することが可能となるものである。
【００１４】
なお、最小加工スペース幅Ｓｔｈよりも狭い幅のスペースの幅の範囲は、好ましくは最小加工スペース幅Ｓｔｈ×０．７以上で、かつＳｔｈ×０．９以下である。Ｓｔｈ×０．７未満であると、フォトレジストに（少なくともフォトレジストの表層部に）最小加工スペース幅より狭い幅のスペースを実際にパターン形成できる程度の解像性能が得られないおそれがある。また、Ｓｔｈ×０．９を超えると、レジストパターンを貫通して最小加工スペース幅よりも狭い幅のスペースが形成される可能性が高く、その場合、マイクロローディング効果を専ら利用してハードマスクが底面まで加工されてしまうことがないよう加工条件を選定する必要が生じ、プロセスマージンに対する制約が過大となる。
【００１５】
次に、本実施形態の半導体装置の製造工程を具体的に説明する。
【００１６】
まず、図１（ａ）に示すように、半導体基板２上にハードマスクとなる酸化膜４を形成し、この酸化膜４上に反射防止膜６を形成する。その後、反射防止膜６上にフォトレジストを塗布し、このフォトレジストを露光・現像することによりレジストパターン１０を形成する。このレジストパターン１０はライン／スペースからなる第１のパターン１０ａと、第２のパターン１０ｂとを備えている。第１のパターン１０ａは、例えば幅がＬのラインと、ハードマスクとなる酸化膜４にパターン転写することのできない、ライン幅がＬのときの最小加工スペース幅Ｓｔｈよりも狭い幅のスペース１１ｂとからなるライン／スペースの中に、最小加工スペース幅Ｓｔｈ以上の幅を有するスペース１１ａが形成された構成となっている。なお、第２のパターン１０ｂは孤立したパターンであって、最小加工スペース幅Ｓｔｈ以上の幅を有するスペース１１ａよりもさらに大きなスペース幅で、ライン幅Ｌにかかわらずハードマスクとなる酸化膜４にパターン転写することが可能なスペース１１ｃで第１のパターン１０ａとは分離されている。
【００１７】
したがって、スペース１１ａは第１のパターン１０ａを貫通するように形成されるが、スペース１１ｂは第１のパターン１０ａを貫通せず、第１のパターン１０ａ内に止まるように形成される。なお、本実施形態においては、スペース１１ｂは第１のパターン１０ａ内に止まるように形成されていたが、酸化膜４にパターン転写されなければ、第１のパターン１０ａを貫通していてもよい。
【００１８】
ここで、レジストパターン１０に形成されるライン／スペースのパターンは少なくとも５本以上のスペースを有することが好ましく、幅が最小加工スペース幅以上のスペース（目標とする幅のスペース）の両側にそれぞれ少なくとも２本以上の最小加工スペース幅よりも小さなスペース幅を有するスペース（ダミーのスペース）を有するものとすることが好ましい。５本以上形成するとき、最小加工スペース幅よりも小さな幅のスペース中に最小加工スペース幅以上の幅のスペースを配したライン／スペースにおける最小加工スペース幅Ｓｔｈを、孤立スペースにおけるハードマスクパターンの本来の最小加工スペース幅Ｓｔｈ４に対し小さくできる量を十分なものとすることができる。
【００１９】
次に、レジストパターン１０をマスクとして反射防止膜６およびハードマスクとなる酸化膜４を例えばＣ４Ｆ８／ＣＯ／Ａｒからなるエッチングガスを用いてパターニングし、その後、レジストパターン１０を除去する。なお、酸化膜４のパターニングはマイクロローディング効果が一般的に大きくなる傾向のある圧力の高い条件などを用いる。この圧力の高い条件は、例えばＣＣＰタイプのＲＩＥ装置で１００ｍＴｏｒｒ以上である。
【００２０】
これにより、図１（ｂ）に示すように、幅が最小加工スペース幅Ｓｔｈより狭いスペース１１ｂはエッチングストップされ、全く転写されないか、あるいは酸化膜４の底面まで加工されず、途中で止まった状態のパターン５ｂとして転写される。しかし、幅が最小加工スペース幅Ｓｔｈ以上のスペース１１ａ、１１ｃは酸化膜４にパターン転写され、酸化膜４にスペース５ａ、５ｃが形成される。これによりハードマスクパターン４は、スペース５ａが形成されたパターン４ａと、このパターン４ａとの間にスペース５ｃを形成するパターン４ｂとからなる。すなわち、ライン／スペースを有するパターン１０ａ内に設けられた最小加工スペース幅Ｓｔｈ以上の幅を有するスペース１１ａは酸化膜４にそのまま転写されるが、パターン１０ａ内の最小加工スペース幅Ｓｔｈより幅の狭いスペース１１ｂは、酸化膜４に転写されたとしても酸化膜４の底面まで加工されず、途中で止まった状態のパターン５ｂとして形成される。なお、図１（ｂ）はレジストパターン１０を除去した後の断面図である。
【００２１】
次に、この酸化膜４からなるハードマスクパターンをマスクとして、ハードマスクパターンを構成する酸化膜４に対してエッチング選択比の高い、ＨＢｒ／Ｃｌ２／Ｏ２やＨＢｒ／ＣＦ４／Ｏ２、Ｃｌ２／Ｏ２／Ｎ２のようなＨＢｒやＣｌ２を含むガス系で半導体基板２をパターニングする。これにより、ハードマスク４のスペース５ａ、５ｃが半導体基板２に転写され、孤立した幅の狭いトレンチ３ａ、３ｂのスペースパターンが形成され、これらのトレンチ３ａ、３ｂ内にＳＴＩ用の絶縁膜が埋め込まれることになる。ここで、このようにして形成されたトレンチ３ａの幅は、孤立スペースにおけるハードマスクパターンの本来の最小加工スペース幅よりも小さな幅を有しているものとすることができる。
【００２２】
このように、本実施形態においては半導体基板２に形成されたトレンチ３ａ、３ｂは目的とする狭い幅を有しているとともに、レジストパターン１０を形成するための投影露光用マスクも高価なものを必要としない。
【００２３】
以上説明したように、本実施形態によれば、最小幅が可及的に小さい孤立した狭いスペースからなるパターンを有する半導体装置を製造することができる。
【００２４】
また、本実施形態においては、最小加工スペース幅Ｓｔｈ以上の幅を有するスペースをハードマスクパターンにパターン転写したが、ここでの最小加工スペース幅Ｓｔｈは上述した値に必ずなるものではなく、当然ながら露光装置の機種やプロセス条件によっても変化するものである。
【００２５】
なお、本実施形態においては、半導体基板２にＳＴＩ用のトレンチとなるスペースを形成したが、本発明はこれに限定されるものではなく、半導体基板上に設けた層に孤立した狭いスペースを形成することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態による半導体装置の製造方法の製造工程断面図。
【図２】図１に示す実施形態の製造方法に用いられるレジストパターンを形成する際の特性を説明する図。
【符号の説明】
【００２７】
２  半導体基板
３ａ  トレンチ
４  酸化膜（ハードマスクパターン）
６  反射防止膜
１０  レジストパターン
１１ａ  レジストパターン内の最小加工スペース幅以上の幅を有するスペース
１１ｂ  レジストパターン内の最小加工スペース幅よりも小さい幅を有するスペース
【図１】
2006147696.tif 000003
【図２】
2006147696.tif 000004