(57)【要約】      （修正有）【課題】共振型スイッチング電源装置の電力損失を抑制する。【解決手段】共振型スイッチング電源装置は、直流電源1に直列に接続された第１のＭＯＳＦＥＴ3及び第２のＭＯＳＦＥＴ4と、第２のＭＯＳＦＥＴ4に並列に接続されたトランス9の１次巻線9aと、直列回路を構成する共振用コンデンサ8と、トランス9の２次巻線9b,9cに接続され且つ負荷13に直流電力を供給する整流平滑回路17と、出力電圧検出回路18と、制御回路2とを備えている。制御回路2は、出力電圧検出回路18の検出信号のレベルに基づき、スイッチング周波数を決定する周波数制御回路23を備える。周波数制御回路23に設けられる導通制御回路21は、軽負荷時に第１のＭＯＳＦＥＴ3のオン幅を非軽負荷時よりも短縮し、第２のＭＯＳＦＥＴ4のオン幅を非軽負荷時よりも延長してスイッチング周波数を下げることにより、ＭＯＳＦＥＴ3,4のスイッチング損失による電力損失を抑制する。【選択図】図１
2006204044.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、該直流電源に対して直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、該第１のスイッチング素子又は第２のスイッチング素子と並列に接続されたトランスの１次巻線と、該トランスの１次巻線と共に直列回路を構成する共振用コンデンサと、前記トランスの２次巻線に接続され且つ負荷に直流電力を供給する整流平滑回路と、前記負荷の電圧を検出して検出信号を発生する出力電圧検出回路と、前記出力電圧検出回路の検出信号を受信して前記第１のスイッチング素子及び第２のスイッチング素子の制御端子にオン・オフ信号を付与する制御回路とを備えた共振型スイッチング電源装置において、
前記制御回路は、前記出力電圧検出回路の検出信号のレベルに基づき前記第１のスイッチング素子と第２のスイッチング素子とをオン・オフ制御して、スイッチング周波数を決定する周波数制御回路を備え、
前記周波数制御回路は、前記出力電圧検出回路の検出信号のレベルに基づき軽負荷時に前記第１のスイッチング素子又は第２のスイッチング素子のどちらか一方のオン幅を非軽負荷時よりも短縮する導通制御回路を有することを特徴とする共振型スイッチング電源装置。
【請求項２】
前記第１のスイッチング素子又は第２のスイッチング素子の他方の主端子間に、共振リアクトル、前記トランスの１次巻線及び共振用コンデンサの直列回路が並列に接続される請求項１に記載の共振型スイッチング電源装置。
【請求項３】
前記周波数制御回路は、軽負荷時に前記第１のスイッチング素子又は第２のスイッチング素子の他方のオン幅を前記共振リアクトル及び共振用コンデンサの共振周波数の１サイクルより長く制御する請求項２に記載の共振型スイッチング電源装置。
【請求項４】
前記周波数制御回路は、非軽負荷時に前記第１のスイッチング素子と前記第２のスイッチング素子とのオン幅の長さを略同一に制御する請求項１〜３の何れか１項に記載の共振型スイッチング電源装置。
【請求項５】
前記周波数制御回路は、前記第１のスイッチング素子及び第２のスイッチング素子のオン期間を決定する制御用コンデンサを備え、
前記導通制御回路は、前記制御用コンデンサを充電する充電回路と、前記制御用コンデンサを放電する放電回路とを備え、
前記充電回路は、軽負荷時に前記制御用コンデンサへの充電電流を増加して充電時間を短縮し、これにより前記導通制御回路は、前記第１のスイッチング素子又は第２のスイッチング素子の一方のオン幅を非軽負荷時よりも短縮し、
前記放電回路は、軽負荷時に前記制御用コンデンサからの放電電流を減少して放電時間を延長し、これにより前記導通制御回路は、前記第１のスイッチング素子又は第２のスイッチング素子の他方のオン幅を非軽負荷時よりも延長する請求項１〜４の何れか１項に記載の共振型スイッチング電源装置。
【請求項６】
前記制御用コンデンサから前記放電回路を通じて放出される放電電流は、前記制御用コンデンサの充電電流の関数であり、充電電流が増大したときに減少する請求項５に記載の共振型スイッチング電源装置。
【請求項７】
前記充電回路は、充電用直流電源を有し且つ前記出力電圧検出回路の電流に応じて前記制御用コンデンサに電流を出力するカレントミラー回路を構成する請求項５又は６に記載の共振型スイッチング電源装置。
【請求項８】
前記周波数制御回路は、前記トランスの１次巻線を流れる共振電流を検出する電流検出回路と、共振電流が所定値を越えたことを示す前記電流検出回路の検出信号に応じて前記制御用コンデンサの充放電を制御する充放電制御回路とを有する請求項５〜７の何れか１項に記載の共振型スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振型スイッチング電源装置、特に軽負荷時の消費電力を低減できる共振型スイッチング電源装置に関する。
【背景技術】
【０００２】
従来の共振型スイッチング電源装置は、図１０に示すように、直流電源(1)と、直流電源(1)に対して直列に接続された第１のスイッチング素子としての第１のＭＯＳＦＥＴ(3)及び第２のスイッチング素子としての第２のＭＯＳＦＥＴ(4)と、第２のＭＯＳＦＥＴ(4)と並列に接続された共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)の直列回路と、トランス(9)の２次巻線(9b,9c)に接続され且つ負荷(13)に直流電力を供給する整流平滑回路(17)と、負荷(13)の電圧を検出する出力電圧検出回路(18)と、出力電圧検出回路(18)の検出信号を受信して第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)の制御端子であるゲートにオン・オフ信号を付与する制御回路(2)とを備えている。第２のＭＯＳＦＥＴ(4)には、電圧共振用コンデンサ(6)が並列に接続される。また、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)の各ドレイン−ソース間には寄生ダイオード(3a,4a)が接続される。
【０００３】
トランス(9)の２次巻線(9b,9c)は、第１の２次巻線(9b)と、第１の２次巻線(9b)と直列に接続された第２の２次巻線(9c)とを有し、第１の２次巻線(9b)の一端及び第２の２次巻線(9c)の他端は、それぞれダイオード(10,11)を介して負荷(13)の正側端子に接続される。センタータップに接続される第１の２次巻線(9b)の他端及び第２の２次巻線(9c)の一端は、負荷(13)の負側端子に接続され、負荷(13)と並列に平滑用コンデンサ(12)が接続される。負荷(13)の両端には、誤差増幅器(14)、基準電源(15)及びホトカプラ(16)を有する出力電圧検出回路(18)が接続される。誤差増幅器(14)の非反転入力端子は、負荷(13)の正側端子に接続され、誤差増幅器(14)の反転入力端子は、基準電圧を発生する基準電源(15)の正側端子に接続される。誤差増幅器(14)の出力端子は、ホトカプラ(16)を構成する発光ダイオード（発光素子）(16a)のアノードに接続され、発光ダイオード(16a)のカソードは、基準電源(15)の負側端子及び負荷(13)の負側端子に接続される。発光ダイオード(16a)の光を受光するホトカプラ(16)の受光トランジスタ（受光素子）(16b)は、制御回路(2)の制御端子(2a,2b)に接続される。制御回路(2)の制御端子(2c,2d)には、制御用コンデンサ(30)が接続される。
【０００４】
図１１と図１２とは、それぞれ軽負荷時と全負荷時での図１０に示す回路各部の電圧波形及び電流波形を示す。図１３は、図１１に示す波形を長い周期により見た波形図である。Ｖｇ１及びＶｇ２は、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)の各制御端子に付与される導通信号（駆動信号）のタイムチャートを表す。制御回路(2)からの導通信号は、一定のデットタイムを有する断続したパルス信号である。
【０００５】
図１０に示す共振型スイッチング電源装置の動作の際に、まず第２のＭＯＳＦＥＴ(4)がオフ状態で第１のＭＯＳＦＥＴ(3)の制御端子であるゲートに導通信号Ｖｇ１が付与されると、第１のＭＯＳＦＥＴ(3)がオンとなり、電源(1)から、第１のＭＯＳＦＥＴ(3)、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)を通じて共振リアクトル(7)と共振用コンデンサ(8)の共振の電流Ｉ１が流れて、トランス(9)の１次巻線(9a)に印加される電圧が上昇する。
【０００６】
トランス(9)の第１の２次巻線(9b)に誘導される電圧が直流出力電圧ＶＯＵＴまで上昇すると、直流出力電圧ＶＯＵＴでクランプされ、一方の整流ダイオード(10)を介して出力平滑コンデンサ(12)が充電され、負荷(13)に直流電力が供給される。次に、トランス(9)の１次巻線(9a)に印加される電圧が減少を始め、第１の２次巻線(9b)に発生する電圧が降下して直流出力電圧ＶＯＵＴ以下になると、トランス(9)の２次側へ電力が供給されなくなり、第１のＭＯＳＦＥＴ(3)、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)を通じて共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)による低い周波数の共振の電流Ｉ１が流れて、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)にエネルギが蓄積される。ＶＣ２は、共振用コンデンサ(8)の端子電圧を示す。
【０００７】
その後、第１のＭＯＳＦＥＴ(3)をオフすると、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)に電圧共振用コンデンサ(6)を加えた直列回路により、電圧共振用コンデンサ(6)に電圧共振を発生する。これにより、電圧共振用コンデンサ(6)の端子電圧ＶＣ１は、電源電圧ＶＩＮとグランドレベル間の電圧共振正弦波波形の一部分を経由して変化する。同様に、トランス(9)の２次巻線(9b,9c)の電圧も変化する。電圧共振用コンデンサ(6)の端子電圧ＶＣ１が電源電圧ＶＩＮからグランドレベルに低下し、負の電圧になろうとすると、第２のＭＯＳＦＥＴ(4)の寄生ダイオード(4a)が導通し、電圧共振用コンデンサ(6)の端子電圧ＶＣ１がグランドレベルにクランプされ、トランス(9)の１次側には、共振リアクトル(7)及び共振用コンデンサ(8)により共振する電流Ｉ２が流れる。第２のＭＯＳＦＥＴ(4)の寄生ダイオード(4a)が導通し、電圧共振用コンデンサ(6)の端子電圧ＶＣ１がグランドレベルにクランプされている期間、即ち、第２のＭＯＳＦＥＴ(4)の端子電圧がゼロ電圧の期間に第２のＭＯＳＦＥＴ(4)の制御端子であるゲートに導通信号Ｖｇ２を付与すると、第２のＭＯＳＦＥＴ(4)はオンし、ゼロ電圧スイッチとなる。
【０００８】
トランス(9)の２次巻線(9b,9c)の電圧が変化して極性が反転し、第２のＭＯＳＦＥＴ(4)がオンしている期間に、トランス(9)の第２の２次巻線(9c)から他方の整流ダイオード(11)を介して出力平滑コンデンサ(12)が充電され、負荷(13)に直流電力が供給される。トランス(9)の第２の２次巻線(9c)に発生する電圧が降下して直流出力電圧ＶＯＵＴ以下になると、トランス(9)の２次側へ電力が供給されなくなり、トランス(9)の１次側には共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)による電流共振回路が構成され、低い周波数の電流共振が発生し、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)にエネルギが蓄えられる。
【０００９】
その後、第１のＭＯＳＦＥＴ(3)がオフ状態で、第２のＭＯＳＦＥＴ(4)をオフすると、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)に電圧共振用コンデンサ(6)を加えた直列回路により、電圧共振用コンデンサ(6)に電圧共振が発生する。これにより、電圧共振用コンデンサ(6)の端子電圧ＶＣ１は、グランドレベルから電源電圧ＶＩＮへ電圧共振正弦波波形の一部分を経由して上昇する。同様に、トランス(9)の２次巻線(9b,9c)の電圧も変化する。電圧共振用コンデンサ(6)の端子電圧ＶＣ１がグランドレベルから電源電圧ＶＩＮに上昇し、電源電圧ＶＩＮ以上になろうとすると、第１のＭＯＳＦＥＴ(3)の寄生ダイオード(3a)が導通し、電圧共振用コンデンサ(6)の端子電圧ＶＣ１が電源電圧ＶＩＮにクランプされる。第１のＭＯＳＦＥＴ(3)の寄生ダイオード(3a)が導通し、電圧共振用コンデンサ(6)の端子電圧ＶＣ１が電源電圧ＶＩＮにクランプされている期間、即ち、第１のＭＯＳＦＥＴ(3)の端子電圧がゼロ電圧の期間に第１のＭＯＳＦＥＴ(3)の制御端子であるゲートに導通信号Ｖｇ１を付与すると、第１のＭＯＳＦＥＴ(3)はオンし、ゼロ電圧スイッチとなる。
【００１０】
以上の動作が繰り返されることにより、第１及び第２のＭＯＳＦＥＴ(3,4)が５０%近いデューティ比で交互にオン・オフ動作が繰り返される。
負荷(13)に供給される直流出力電圧ＶＯＵＴは、出力電圧検出回路(18)により検出され、出力電圧検出回路(18)の検出信号は、ホトカプラ(16)を介して制御回路(2)に伝達される。誤差増幅器(14)は、負荷(13)への出力電圧を安定化用基準電源(15)の基準電圧と比較する。負荷(13)への出力電圧が安定化用基準電源(15)の基準電圧より高いと、誤差増幅器(14)の出力電流が大きくなり、ホトカプラ(16)を介して狭いオンパルス幅の導通信号が制御回路(2)から第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)に付与される。逆に、負荷(13)への出力電圧が安定化用基準電源(15)の基準電圧より低いと、誤差増幅器(14)の出力電流が小さくなり、ホトカプラ(16)を介して広いオンパルス幅の導通信号が制御回路(2)から第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)に付与される。このようにして、負荷(13)への出力電圧が一定となるように制御される。図１０に示す回路例では、一定のデットタイムを有する導通信号であり、オン幅可変の周波数制御となる。このような共振型スイッチング電源装置では、図１４に示すように、全負荷時にスイッチング周波数を低くし、待機時等の軽負荷時にスイッチング周波数を高くする。制御回路(2)は、出力電圧検出回路(18)の検出信号に基づいて第１及び第２のＭＯＳＦＥＴ(3,4)のゲートに付与する導通信号Ｖｇ１、Ｖｇ２をパルス周波数変調（ＰＦＭ）し、直流出力電圧ＶＯＵＴが略一定となるように第１及び第２のＭＯＳＦＥＴ(3,4)をオン・オフ制御する。
【００１１】
図１５は、制御回路(2)の一例を示す。受光トランジスタ(16)が接続される制御回路(2)の制御端子(2a)は、充電回路(31)の第１の定電流回路(31b)に接続される。第１の定電流回路(31b)の正側端子は、第１のスイッチ(31a)を介して直流電源に接続され、第１の定電流回路(31b)の負側端子は、ａ点に接続される。放電回路(32)は、ａ点とグランドとの間に直列に接続された第２のスイッチ(32a)及び第２の定電流回路(32b)を備えている。また、ａ点は、制御端子(2c)を介して制御用コンデンサ(30)に接続されると共に、コンパレータ(33)の一方の入力端子に接続される。コンパレータ(33)は、ハイレベル閾値電圧ＶＨと、ハイレベル閾値電圧ＶＨより低いローレベル閾値電圧ＶＬとを有するヒステリシス特性を有する。コンパレータ(33)の出力端子は、ｂ点を介してインバータ（反転器）(34)に接続されると共に、第２のスイッチ(32a)に接続される。インバータ(34)の出力端子は、Ｔフリップフロップ（ＴＦＦ）(35)のＴ入力端子、第１のスイッチ(31a)及びアンドゲート(36,37)の各一方の入力端子に接続される。Ｔフリップフロップ(35)のＱ出力端子は、アンドゲート(36)の他方の入力端子に接続され、Ｑバー出力端子は、アンドゲート(37)の他方の入力端子に接続される。アンドゲート(36)の出力端子は、アンドゲート(40)の一方の入力端子に接続され、アンドゲート(37)の出力端子は、アンドゲート(41)の一方の入力端子に接続される。アンドゲート(40,41)の各他方の入力端子には、誤差増幅器(42)の出力端子が接続され、誤差増幅器(42)の非反転入力端子にはコンデンサ(44)と抵抗(48)との接続点が接続され、誤差増幅器(42)の反転入力端子は、基準電圧を発生する基準電源(43)に接続される。抵抗(48)とコンデンサ(44)との直列回路は、直流電源とグランドとの間に接続される。
【００１２】
制御回路(2)の動作の際に、インバータ(34)が高レベルの出力を発生するとき、充電回路(31)の第１のスイッチ(31a)がオンとなり、第１のスイッチ(31a)及び第１の定電流回路(31b)を流れる充電電流により制御用コンデンサ(30)が充電される。制御用コンデンサ(30)の充電レベルは、Ｔフリップフロップ(35)の切換速度、即ち、共振用コンデンサ(8)を流れる電流Ｉ１の発振周波数を決定し、定電流回路(31b)は、充電時定数を与え、受光トランジスタ(16b)は、定電流回路(31b)の電流値を制御する。制御用コンデンサ(30)が、コンパレータ(33)のハイレベル閾値電圧ＶＨまで充電されると、コンパレータ(33)が高レベルの出力に切り換わるので、高レベル出力によって、放電回路(32)の第２のスイッチ(32a)がオンとなり、制御用コンデンサ(30)から第２のスイッチ(32a)及び第２の定電流回路(32b)を通じて放電電流が流れるため、制御用コンデンサ(30)の電圧が放電されると共に、インバータ(34)が低レベルの出力を発生して、充電回路(31)がオフとなると同時に、アンドゲート(36)がオフに切り換えられる。放電電流の放電時定数は、定電流回路(32b)によって与えられる。制御用コンデンサ(30)がコンパレータ(33)のローレベル閾値電圧ＶＬまで放電されると、コンパレータ(33)が低レベル出力に切り換えられるため、第２のスイッチ(32a)がオフとなり、充電回路(31)の第１のスイッチ(31)がオンとなる。このように、コンパレータ(33)の出力は、制御用コンデンサ(30)の充放電によって、高レベルと低レベルとに交互に切り換えられ、以後、この動作が反復される。
【００１３】
コンパレータ(33)の出力は、インバータ(34)により反転されて、Ｔフリップフロップ(35)のＴ入力端子にインバータ(34)の立ち上がり信号が付与されたときに、Ｔフリップフロップ(35)のＱ出力端子及びＱバー出力端子のレベルが交互に切り換えられる。即ち、インバータ(34)の最初の高レベル信号がＴ入力端子に付与されると、その立ち上がり信号によって、Ｔフリップフロップ(35)は、Ｑ出力端子から出力を生ずるが、Ｑバー出力端子は出力を生じない。このため、アンドゲート(36)は、Ｔフリップフロップ(35)のＱ出力端子の信号及びインバータ(34)からの信号を受信して、オンとなり、アンドゲート(40)に出力を発生するので、誤差増幅器(42)が高レベルの信号を発生すると、第１のＭＯＳＦＥＴ(3)に導通信号Ｖｇ１を発生する。
【００１４】
その後、インバータ(34)が低レベルの信号に切り換えられると、アンドゲート(36)の出力端子が低レベルの信号に切り換えられて、デッドタイムとなる。その後、インバータ(34)が再び高レベルの信号を発生したとき、Ｔフリップフロップ(35)は、Ｑ出力端子の信号を低レベルに切り換えると共に、Ｑバー出力端子の信号を高レベルの信号に切り換える。従って、アンドゲート(36)が低レベルの出力に切り換えられると共に、アンドゲート(37)が高レベルの出力に切り換えられ、アンドゲート(41)が高レベルの出力を発生するので、第２のＭＯＳＦＥＴ(4)に導通信号Ｖｇ２を発生する。その後、インバータ(34)の出力端子が低レベルの出力に切り換えられると、アンドゲート(37)は、低レベルの出力に切り換えられて、デッドタイムとなる。このように、アンドゲート(36,37)は、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)に付与する導通信号のデットタイムを生成する。
【００１５】
また、制御用コンデンサ(30)の充放電電圧は、時間の経過に対して三角波状となり、その昇り勾配の期間では、第１のＭＯＳＦＥＴ(3)又は第２のＭＯＳＦＥＴ(4)がオンで、下り勾配の期間では、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)が共にオフとなる。第１の定電流回路(31b)を流れる電流を制御することにより、制御用コンデンサ(30)の充電電流、即ち充電速度を制御し、第２の定電流回路(32b)を流れる電流を制御することにより、制御用コンデンサ(30)の放電電流、即ち放電速度を制御することができる。
【００１６】
このように、周波数制御を行う共振型スイッチング電源装置では、出力電圧を一定に制御するため、軽負荷時に発振周波数を高くして出力電力を制御する必要があり、高いスイッチング周波数でスイッチング素子を動作させていた。よって、制御回路又はＭＯＳＦＥＴ（スイッチング素子）自体のスイッチング損失を発生し、固定周波数によるスイッチング素子を駆動する他の方式のスイッチング電源に比べて、軽負荷時での効率が悪化する欠点があった。問題の解決のため、下記特許文献１は、図１５に示すように、誤差増幅器(42)の非反転入力端子、コンデンサ(44)及び抵抗(48)の接続点に接続された制御端子(61)を設け、制御端子(61)にオン・オフ信号を入力することにより、図１６に示すように、ハイサイド及びローサイドの両スイッチング素子をオフにして休止期間を形成し、間欠動作を行なう方法を提案している。
【００１７】
【特許文献１】特開平８−１３０８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、休止期間により非共振動作となるため、非共振動作時間にスイッチング損失及びノイズが発生する欠点があった。
【００１９】
よって、本発明の目的は、軽負荷時に効率を高めるためにスイッチング周波数を低下させても、非共振動作時間を短縮又は非共振動作を起こさず、スイッチング損失及びノイズが発生することを抑制する共振型スイッチング電源装置を提供することである。
【課題を解決するための手段】
【００２０】
本発明の共振型スイッチング電源装置は、直流電源(1)と、直流電源(1)に直列に接続された第１のスイッチング素子(3)及び第２のスイッチング素子(4)と、第１のスイッチング素子(3)又は第２のスイッチング素子(4)に並列に接続されたトランス(9)の１次巻線(9a)と、トランス(9)の１次巻線(9a)と共に直列回路を構成する共振用コンデンサ(8)と、トランス(9)の２次巻線(9b,9c)に接続され且つ負荷(13)に直流電力を供給する整流平滑回路(17)と、負荷(13)の電圧を検出して検出信号を発生する出力電圧検出回路(18)と、出力電圧検出回路(18)の検出信号を受信して第１のスイッチング素子(3)及び第２のスイッチング素子(4)の制御端子にオン・オフ信号を付与する制御回路(2)とを備えている。制御回路(2)は、出力電圧検出回路(18)の検出信号のレベルに基づき第１のスイッチング素子(3)と第２のスイッチング素子(4)とをオン・オフ制御して、スイッチング周波数を決定する周波数制御回路(23)を備える。周波数制御回路(23)に設けられる導通制御回路(21)は、出力電圧検出回路(18)の検出信号のレベルに基づき軽負荷時に第１のスイッチング素子(3)又は第２のスイッチング素子(4)の一方のオン幅を非軽負荷時よりも短縮するので、出力電力を抑制することができ、第１のスイッチング素子(3)又は第２のスイッチング素子(4)の他方のオン幅が延長されるので、スイッチング周波数が下がり、第１及び第２のスイッチング素子(3,4)のスイッチング損失による電力損失を抑制することができる。また、第１及び第２のスイッチング素子(3,4)のターンオン及びターンオフは、第１及び第２のスイッチング素子(3,4)のドレイン−ソース間電圧が０Vのときに、第１及び第２のスイッチング素子(3,4)を切り換えると、第１及び第２のスイッチング素子(3,4)のソフトスイッチングを達成して、ノイズを低減することができる。
【発明の効果】
【００２１】
本発明によれば、スイッチング損失及びノイズを低減して、共振型スイッチング電源装置のスイッチング効率を改善できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明による共振型スイッチング電源装置の一実施の形態を図１〜図９について説明する。ただし、共振型スイッチング電源装置の全体回路は、図１０と同様であり、その説明を省略する。また、図１は、図１５に示す個所と実質的に同一の部分には同一の符号を示す。
【００２３】
図１に示すように、本実施の形態の制御回路(2)は、出力電圧検出回路(18)の検出信号のレベルに基づき第１のＭＯＳＦＥＴ（ハイサイド側スイッチング素子）(3)と第２のＭＯＳＦＥＴ（ローサイド側スイッチング素子）(4)とをオン・オフ制御して、スイッチング周波数を決定する周波数制御回路(23)を備える。周波数制御回路(23)は、制御用コンデンサ(30)と、制御用コンデンサ(30)の充放電電流を制御する導通制御回路(21)とを有する。導通制御回路(21)は、制御用コンデンサ(30)を充電する充電回路(31)と、制御用コンデンサ(30)を放電する放電回路(32)とを有する。
【００２４】
受光トランジスタ(16b)が接続される制御回路(2)の制御端子(2a)は、充電回路(31)の第１の定電流回路(31b)に接続される。第１の定電流回路(31b)の正側端子は、第１のスイッチ(31a)を介して直流電源に接続され、第１の定電流回路(31b)の負側端子は、ａ点に接続される。放電回路(32)は、ａ点とグランドとの間に直列に接続された第２のスイッチ(32a)及び第２の定電流回路(32b)を備えている。また、ａ点は、制御端子(2c)を介して制御用コンデンサ(30)に接続されると共に、ヒステリシス特性を有するコンパレータ(33)の一方の入力端子に接続される。コンパレータ(33)の出力端子は、ｂ点を介してインバータ（反転器）(34)に接続されると共に、第２のスイッチ(32a)及びエッジ検出回路(96)を介してオアゲート(92)の一方の入力端子に接続される。インバータ(34)の出力端子は、インバータ(91)の入力端子、第１のスイッチ(31a)、アンドゲート(36）の一方の入力端子及びエッジ検出回路(95)を介してオアゲート(92)の他方の入力端子に接続される。インバータ(91)の出力端子は、アンドゲート(37)の一方の入力端子に接続され、オアゲート(92)の出力端子は、タイマ(93)及びインバータ(94)を介してアンドゲート(36)並びにアンドゲート(37)の各他方の入力端子にそれぞれ接続される。タイマ(93)は、例えば、ワンショットマルチバイブレータにより構成され、コンパレータ(33)又はインバータ(34)の立ち下がり信号のエッジを受信した後に予め決められた時間が経過したときに、インバータ(94)に出力を生ずる。従って、タイマ(93)が入力信号を受信した後に、出力信号を発生するまでの時間は、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)が何れもオフとなるデッドタイムとなる。第１のアンドゲート(36)及び第２のアンドゲート(37)は、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)の制御端子にそれぞれ接続される。制御用コンデンサ(30)の電圧がコンパレータ(33)のハイレベル閾値電圧ＶＨに達すると、コンパレータ(33)の高レベル出力により、放電回路(32)がオンとなり、逆に、制御用コンデンサ(30)の電圧がコンパレータ(33)のローレベル閾値電圧ＶＬに達すると、コンパレータ(33)の低レベル出力により放電回路(32)がオフとなり、充電回路(31)がオンとなる。
【００２５】
制御回路(2)の動作の際に、インバータ(34)が高レベルの出力を発生すると、インバータ(94)もタイマ(93)の設定時間後に高レベルの出力を発生し、アンドゲート(36)がオンとなり、第１のＭＯＳＦＥＴ(3)は、アンドゲート(36)の導通信号Ｖｇ１によりオンされる。この場合に、インバータ(91)が低レベル出力を発生するので、アンドゲート(37)は、オフ状態に保持され、第２のＭＯＳＦＥＴ(4)は、オンされない。また、インバータ(34)の高レベル出力により、充電回路(31)の第１のスイッチ(31a)がオンとなり、第１のスイッチ(31a)及び第１の定電流回路(31b)を流れる充電電流により制御用コンデンサ(30)が充電される。
【００２６】
コンパレータ(33)のハイレベル閾値電圧ＶＨまで制御用コンデンサ(30)が充電されると、コンパレータ(33)が高レベルの出力に切り換えられ、インバータ(34)が低レベル出力に切り替わるので、充電回路(31)の第１のスイッチ(31a)がオフとなる。このとき、アンドゲート(36)が低レベル出力となり、第１のＭＯＳＦＥＴ(3)がオフに切り換えられるが、インバータ(34)の立ち下り信号によって、タイマ(93)が付勢され、一定時間デッドタイムが開始するので、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)は、何れも一定時間オフ状態に保持される。同時に、コンパレータ(33)の高レベル出力によって、放電回路(32)の第２のスイッチ(32a)がオンとなり、制御用コンデンサ(30)から第２のスイッチ(32a)及び第２の定電流回路(32b)を通じて放電電流が流れる。また、インバータ(34)が低レベル出力を発生するので、インバータ(91)は高レベル出力を発生するから、デッドタイムの終了後に、アンドゲート(37)は高レベル出力となり、第２のＭＯＳＦＥＴ(4)はオンとなる。
【００２７】
コンパレータ(33)のローレベル閾値電圧ＶＬまで制御用コンデンサ(30)が放電されると、コンパレータ(33)が低レベル出力に切り換えられる。このため、インバータ(34)が高レベル出力となり、インバータ(91)が低レベル出力となるので、アンドゲート(37)が低レベル出力となり、第２のＭＯＳＦＥＴ(4)がオフとなるが、同時に、コンパレータ(33)の立ち下り信号により、タイマ(93)が付勢され、一定時間デッドタイムが開始するので、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)は、何れも一定時間オフ状態に保持される。また、コンパレータ(33)の低レベル出力により、第２のスイッチ(32a)がオフとなり、充電回路(31)の第１のスイッチ(31a)がオンとなる。コンパレータ(33)の低レベル出力によりインバータ(34)が高レベル出力を発生するので、デッドタイム経過後にアンドゲート(36)は高レベル出力となり、第１のＭＯＳＦＥＴ(3)がオンに切り換えられ、第２のＭＯＳＦＥＴ(4)は、オフ状態に保持される。このように、制御用コンデンサ(30)の充放電レベルによって、コンパレータ(33)は、高レベル出力と低レベル出力とに交互に切り換えられ、以後、この動作が反復される。制御用コンデンサ(30)の電圧は、図４のａ点に示すように、時間の経過に対して三角波状となるから、制御用コンデンサ(30)の充電期間では、デッドタイム終了後に第１のＭＯＳＦＥＴ(3)がオンとなり、第２のＭＯＳＦＥＴ(4)がオフ状態に保持され、逆に制御用コンデンサ(30)の放電期間では第２のＭＯＳＦＥＴ(4)がオンとなり、第１のＭＯＳＦＥＴ(3)がオフ状態に保持される。
【００２８】
図２は、導通制御回路(21)の具体的な回路例を示す。充電回路(31)は、充電用直流電源(50)を有し且つ出力電圧検出回路(18)の電流に応じて制御用コンデンサ(30)に電流を出力するカレントミラー回路を構成する。充電回路(31)は、充電用直流電源(50)に接続されたエミッタ並びに抵抗(49)を介して受光トランジスタ(16b)のコレクタに接続されたコレクタ及びベースを有する制御用トランジスタ(51)と、制御用トランジスタ(51)と共に第１のカレントミラー回路を構成し且つ放電回路(32)に接続されたコレクタを有する充電用トランジスタ(52)とを備える。図１と図２とでは、スイッチ(31a,32a)の位置が異なるが、直列接続であるので、実質的には同一のものである。
【００２９】
放電回路(32)は、抵抗(55)を介して放電用直流電源(54)に接続されたコレクタ及びベースを有する放電制御用トランジスタ(56)と、放電制御用トランジスタ(56)と共に第２のカレントミラー回路を構成する放電用トランジスタ(57)とを備える。放電用トランジスタ(57)のコレクタは、充電回路(31)及び放電回路(32)の第１及び第２のスイッチを構成するＭＯＳＦＥＴ(31a,32a)を介して充電用トランジスタ(52)のコレクタに接続される。放電回路(32)のＭＯＳＦＥＴ(32a)のドレイン及び充電回路(31)のＭＯＳＦＥＴ(31a)のソースは、制御用コンデンサ(30)とコンパレータ(33)の入力端子とを接続するａ点に接続される。放電制御用トランジスタ(56)及び放電用トランジスタ(57)のエミッタは、接地される。
【００３０】
導通制御回路(21)は、制御用トランジスタ(51)及び充電用トランジスタ(52)のベースに接続されたベース並びに充電用直流電源(50)に接続されたエミッタを有する放電制御用トランジスタ(53)を有する。放電制御用トランジスタ(53)のコレクタは、放電用トランジスタ(57)のコレクタに接続され、重畳回路(19)を構成する。
【００３１】
動作の際に、ゲートに導通信号が付与されるＭＯＳＦＥＴ(31a)がオンになると、充電用直流電源(50)から制御用トランジスタ(51)及び抵抗(49)を通り、出力電圧検出回路(18)を構成する受光トランジスタ(16b)に検出電流Ｉ３が流れると、カレントミラー回路の特性上、充電用トランジスタ(52)を流れる充電電流Ｉ４及び放電制御用トランジスタ(53)を流れる補充電流Ｉ５も同一電流レベルとなる。充電用トランジスタ(52)を流れる充電電流Ｉ４は、制御用コンデンサ(30)を充電する。ＭＯＳＦＥＴ(31a)がオンのとき、検出電流Ｉ３が増加すると、充電電流Ｉ４及び補充電流Ｉ５も増加するので、充電電流Ｉ４の増加により、制御用コンデンサ(30)の充電時間が短縮されると同時に、放電制御用トランジスタ(53)を流れる補充電流Ｉ５も増加する。
【００３２】
次に、ＭＯＳＦＥＴ(31a)がオフに切り換えられ、ＭＯＳＦＥＴ(32a)がオンに切り換えられると、放電用トランジスタ(57)を通じて制御用コンデンサ(30)から放電電流Ｉ７が流れる。軽負荷時に、検出電流Ｉ３が増加すると、放電制御用トランジスタ(53)を通じて流れる補充電流Ｉ５も増加するので、制御用コンデンサ(30)からの放電電流Ｉ７と補充電流Ｉ５とが合流して、合成電流が放電用トランジスタ(57)に流れる。放電用直流電源(54)から放電制御用トランジスタ(56)を通って一定値の電流Ｉ６が流れるため、放電用トランジスタ(57)には一定量の電流しか流れない。このため、補充電流Ｉ５が増加すると、放電電流Ｉ７が相対的に減少し、図３に示すように、制御用コンデンサ(30)の放電時間が延長される。
【００３３】
充電回路(31)と放電回路(32)とを接続する重畳回路(19)は、制御用コンデンサ(30)から放電回路(32)を通じて流れる放電電流に重畳回路(19)からの電流を合流させることにより、制御用コンデンサ(30)の放電を遅らせる。充電回路(31)は、軽負荷時に制御用コンデンサ(30)への充電電流を増加して充電時間を短縮し、これにより導通制御回路(21)は、第１のＭＯＳＦＥＴ(3)のオン幅（オン期間）を非軽負荷時よりも短縮する。放電回路(32)は、軽負荷時に制御用コンデンサ(30)からの放電電流を減少して放電時間を延長し、これにより導通制御回路(21)は、第２のＭＯＳＦＥＴ(4)のオン幅を非軽負荷時よりも延長する。制御用コンデンサ(30)から放電回路(32)を通じて放出される放電電流は、制御用コンデンサ(30)の充電電流の関数であり、充電電流が増大したときに減少する。
【００３４】
本実施の形態では、周波数制御回路(23)に設けられる導通制御回路(21)は、出力電圧検出回路(18)の検出信号のレベルに基づき軽負荷時に第１のＭＯＳＦＥＴ(3)のオン幅を非軽負荷時よりも短縮するので、出力電力を抑制することができ、第２のＭＯＳＦＥＴ(4)のオン幅が延長されるので、スイッチング周波数が下がり、第１及び第２のＭＯＳＦＥＴ(3,4)のスイッチング損失による電力損失を抑制することができる。第２のＭＯＳＦＥＴ(4)のオン幅の延長分は、第１のＭＯＳＦＥＴ(3)のオン幅の短縮分よりも長いので、第１及び第２のＭＯＳＦＥＴ(3,4)のスイッチング周波数が低下する。
【００３５】
図４は図２の導通制御回路(21)の非軽負荷時の動作波形図を示し、図５は軽負荷時の動作波形図である。ａ点は制御用コンデンサ(30)の端子電圧、ｂ点はコンパレータ(33)の出力波形、ｃ点はインバータ(34)の出力波形、ｄ点はタイマ(93)の出力波形、ｅ点及びｆ点は、それぞれ第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)の各制御端子に付与される導通信号のタイムチャートを示す。制御回路(2)からの導通信号は、一定のデットタイムを有する断続したパルス信号である。図６は、図２の導通制御回路(21)を用いた図１０のスイッチング電源装置の各部の動作波形図である。図６に示すように、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)の各ゲートに導通信号Ｖｇ１、Ｖｇ２が付与されると、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)に電流Ｉ１、Ｉ２がそれぞれ流れる。これらの電流波形は、共振リアクトル(7)及び共振用コンデンサ(8)により決定される固有周波数に共振する共振電流である。共振時の第２のＭＯＳＦＥＴ(4)の両端の電圧波形ＶＣ１の立ち上がり及び立ち下りは、主に電圧共振用コンデンサ(6)及びトランス(9)の１次巻線(9a)による電圧共振波形の一部分となる。図７は、図６に示す波形のＡ部の拡大図である。
【００３６】
図４及び図５に示す制御用コンデンサ(30)の充放電期間から分かるように、本実施の形態では、周波数制御回路(23)は、全負荷時（非軽負荷時）に第１のＭＯＳＦＥＴ(3)と第２のＭＯＳＦＥＴ(4)とのオン幅を略同一の長さに制御する。これに対し、軽負荷時は、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)のオン幅を非対称に可変する周波数制御となる。軽負荷時は、図６に示すように、第１のＭＯＳＦＥＴ(3)のオン幅が狭まり、第２のＭＯＳＦＥＴ(4)のオン幅が広がる。周波数制御回路(23)は、軽負荷時に第２のＭＯＳＦＥＴ(4)のオン幅を共振リアクトル(7)及び共振用コンデンサ(8)の共振周波数の１サイクルより長く制御する。第２のＭＯＳＦＥＴ(4)のオン期間中に流れる電流Ｉ２は、全負荷時では、従来と同様に１サイクルの共振周波数近くであるのに対し、図６に示す軽負荷時では、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)による共振の４サイクルの共振周波数となっている。よって、本実施の形態では、全負荷時に対して軽負荷時の第１及び第２のＭＯＳＦＥＴ(3,4)のスイッチング周波数が略１／４よりも更に低下していることが分かる。
【００３７】
軽負荷時にもソフトスイッチングを達成するためには、第１及び第２のＭＯＳＦＥＴ(3,4)を流れる電流が電圧共振に必要な値以上であるときに、第１及び第２のＭＯＳＦＥＴ(3,4)をオンからオフに切り換えると、ＭＯＳＦＥＴのソフトスイッチングを達成して、ノイズを低減することができる。本実施の形態では、第２のＭＯＳＦＥＴ(4)のオン時に、第２のＭＯＳＦＥＴ(4)、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)に流れる共振電流が、共振電流基準値Ｖｒｅｆを越えたとき、第２のＭＯＳＦＥＴ(4)をオフして、ゼロ電圧スイッチ（ＺＶＳ）を達成することができる。第２のＭＯＳＦＥＴ(4)がオフした後の電圧共振を行うためのデットタイムを経過したときに、第１のＭＯＳＦＥＴ(3)をオンし、次のサイクルに入る。これにより、オフからオンになるときも、ゼロ電圧スイッチ（ＺＶＳ）を達成することができる。
【００３８】
前記実施の形態では、制御用コンデンサ(30)の充放電の動作周波数と、第２のＭＯＳＦＥＴ(4)を流れる共振電流の共振動作周波数とは、タイミング上必ずしも一致するとは限らない。図８の制御回路(2)は、上記実施の形態の問題点を改善する別の実施の形態である。図１の制御回路(2)との相違点として、図８の周波数制御回路(23)は、トランス(9)の１次巻線(9a)を流れる共振電流を検出する電流検出回路(24)と、電流検出回路(24)の検出信号に応じて制御用コンデンサ(30)の充電時間又は放電時間を制御する充放電制御回路(25)とを有する。電流検出回路(24)は、共振リアクトル(7)、トランス(9)の１次巻線(9a)及び共振用コンデンサ(8)で決まる周波数の共振電流が所定の電流値に達した時点を検出する。充放電制御回路(25)は、発振周波数を決定する制御用コンデンサ(30)が所定の電圧に充電された状態を保持する保持回路としてのＲＳフリップフロップ（ＲＳＦＦ）(58)と、ノイズ除去回路(48)を介してコンパレータ(33)の出力及びＲＳフリップフロップ(58)のＱバー端子の出力を受信して、インバータ(34)に出力を送信するアンドゲート(45)とを有する。また、充放電制御回路(25)は、入力端子がＲＳフリップフロップ(58)のＱバー端子及びインバータ(34)の出力端子に接続され、出力端子が第１のスイッチ(31a)に接続されたアンドゲート(59)と、入力端子がＲＳフリップフロップ(58)のＱバー端子及びアンドゲート(45)の出力端子に接続され、出力端子が第２のスイッチ(32a)に接続されたアンドゲート(60)とを有する。よって、図８の制御回路(2)の第１のスイッチ(31a)及び第２のスイッチ(32a)は、ＲＳフリップフロップ(58)のＱバー端子が出力を発生していないときは、オフ状態が維持される。
【００３９】
電流検出回路(24)は、トランス(9)の１次巻線(9a)と共振用コンデンサ(8)との接続点とグランドとの間に接続されたコンデンサ(26)と抵抗(27)との直列回路と、コンデンサ(26)と抵抗(27)との接続点に接続された非反転入力端子及び基準電圧Ｖｒｅｆを発生する基準電源(29)に接続された反転入力端子を有する比較器(28)とを有する。比較器(28)の出力端子は、ＲＳフリップフロップ(58)のリセット端子(R)に接続され、ＲＳフリップフロップ(58)のセット端子(S)は、コンパレータ(33)の出力端子に接続される。ノイズ除去回路(48)は、コンパレータ(33)の出力端子とアンドゲート(45)の入力端子との間に接続された抵抗(47)と、抵抗(47)とアンドゲート(45)との接続点とグランドとの間に接続されたコンデンサ(46)とを備え、アンドゲート(45)の出力にヒゲ又はノイズを発生しないように、コンパレータ(33)の出力を遅延する。
【００４０】
動作の際に、抵抗(27)は、共振用コンデンサ(8)を流れる電流を検出し、電圧に変換する。比較器(28)は、共振用コンデンサ(8)を流れる電流を表す電圧が基準電源(29)の基準電圧Ｖｒｅｆを越えたときに、出力を発生する。図９のａ点波形に示すように、放電により制御用コンデンサ(30)の端子電圧がローレベル閾値電圧ＶＬに低下した時点ｔ１では、ｂ点波形に示すように、コンパレータ(33)は、アンドゲート(45)に高レベル出力を発生すると共に、ＲＳフリップフロップ(58)のセット端子(S)にコンパレータ(33)の高レベル出力が付与されるので、ＲＳフリップフロップ(58)は、セット状態に保持される。このとき、共振用コンデンサ(8)を流れる電流を表す電圧が基準電圧Ｖｒｅｆに達していなければ、比較器(28)は出力を発生しない。このため、時点ｔ１からｔ２まで第１及び第２のスイッチ(31a,32a)が共にオフとなるので、制御用コンデンサ(30)への電流の流入及び流出がなくなるため、ａ点の電圧は保持される。
【００４１】
次に、共振用コンデンサ(8)を流れる電流を表す電圧が基準電圧Ｖｒｅｆのレベルに達する時点ｔ２になると、比較器(28)が出力を発生するので、ＲＳフリップフロップ(58)がリセットされ、Ｑバー出力端子から高レベルの出力を発生する。このため、アンドゲート(45)は、出力を発生して、インバータ(34)の出力を低レベルに切り換えるので、インバータ(34)の立ち下り信号によりタイマ(93)が出力を発生し、デッドタイムが設定され、アンドゲート(37)は、低レベル出力となるので、第２のＭＯＳＦＥＴ(4)はオフに切り換えられる。従って、共振用コンデンサ(8)を流れる共振電流が停止すると共に、制御用コンデンサ(30)は、次の充電を開始する。このとき、コンパレータ(33)が高レベル出力を発生しているので、共振電流が停止する瞬間に、ＲＳフリップフロップ(58)がセット状態となり、出力を停止するため、インバータ(34)が出力を発生するので、タイマ(93)のデッドタイムが終了したときに、アンドゲート(36)が高レベル出力となり、第１のＭＯＳＦＥＴ(3)もオンとなる。
【００４２】
このように、共振電流の特定レベルを検出して、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)のオン・オフ動作を切り換えることができ、共振電流が所定の電流値レベルに達するまで制御用コンデンサ(30)の動作を遅らせることにより、ソフトスイッチングを行うことができる。また、共振時の第２のＭＯＳＦＥＴ(4)の両端の電圧波形は、主に電圧共振用コンデンサ(6)とトランス(9)の１次巻線(9a)による電圧共振波形となる。図８に示す導通制御回路(21)は、出力電圧検出回路(18)の検出信号のレベルに基づき制御用コンデンサ(30)の充放電動作を電圧電流共振に適するタイミングに調整して、確実な電圧電流共振動作を行うことができる。
【００４３】
本発明の前記実施の形態は、種々の変更が可能である。例えば、本実施の形態では、第１のＭＯＳＦＥＴ(3)及び第２のＭＯＳＦＥＴ(4)等のスイッチ素子をＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）としたが、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＪＦＥＴ（接合型電界効果トランジスタ）又はサイリスタ等、種々のスイッチング素子が使用できる。また、図１及び図８に示す周波数制御回路(23)では、タイマ(93)の代わりに図示しないタイマをオアゲート(92)の各入力端子にそれぞれ接続して、２つのタイマによりコンパレータ(33)又はインバータ(34)の立ち下がり信号のエッジを受信し、オアゲート(92)を介してインバータ(94)に出力を生じる構成としてもよい。
【産業上の利用可能性】
【００４４】
電子機器等に使用されるスイッチング電源装置に良好に適用することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明による共振型スイッチング電源装置の制御回路を示す回路図
【図２】充電制御回路、放電制御回路及び重畳回路の回路図
【図３】制御用コンデンサの充放電時間の変化を示すグラフ
【図４】非軽負荷時の図１の回路の各部の電流を示すタイミングチャート
【図５】軽負荷時の図１の回路の各部の電流を示すタイミングチャート
【図６】図１の制御回路を適用した図１０の共振型スイッチング電源装置の各部の軽負荷時の電流及び電圧を示すタイミングチャート
【図７】図６のＡ部の拡大図
【図８】本発明による共振型スイッチング電源装置の別の制御回路を示す回路図
【図９】軽負荷時の図８の回路の各部の電流を示すタイミングチャート
【図１０】共振型スイッチング電源装置の回路図
【図１１】図１５の制御回路を適用した図１０の共振型スイッチング電源装置の各部の軽負荷時の電流及び電圧を示すタイミングチャート
【図１２】図１５の制御回路を適用した図１０の共振型スイッチング電源装置の各部の非軽負荷時の電流及び電圧を示すタイミングチャート
【図１３】長い周期により見た図１１のタイミングチャート
【図１４】従来の共振型スイッチング電源装置の負荷の出力電力とスイッチング周波数との関係を示すグラフ
【図１５】従来の共振型スイッチング電源装置の制御回路を示す回路
【図１６】特許文献１の共振型スイッチング電源装置の各部の軽負荷時の電流及び電圧を示すタイミングチャート
【符号の説明】
【００４６】
(1)・・直流電源、  (2)・・制御回路、  (3)・・第１のＭＯＳＦＥＴ（第１のスイッチング素子）、  (4)・・第２のＭＯＳＦＥＴ（第２のスイッチング素子）、  (8)・・共振用コンデンサ、  (9)・・トランス、  (9a)・・１次巻線、  (9b,9c)・・２次巻線、  (13)・・負荷、  (17)・・整流平滑回路、  (18)・・出力電圧検出回路、  (21)・・導通制御回路、  (23)・・周波数制御回路、  (24)・・電流検出回路、  (25)・・充放電制御回路、  (30)・・制御用コンデンサ、  (31)・・充電回路、  (32)・・放電回路、  (50)・・充電用直流電源、
【図１】
2006204044.tif 000003
【図２】
2006204044.tif 000004
【図３】
2006204044.tif 000005
【図４】
2006204044.tif 000006
【図５】
2006204044.tif 000007
【図６】
2006204044.tif 000008
【図７】
2006204044.tif 000009
【図８】
2006204044.tif 000010
【図９】
2006204044.tif 000011
【図１０】
2006204044.tif 000012
【図１１】
2006204044.tif 000013
【図１２】
2006204044.tif 000014
【図１３】
2006204044.tif 000015
【図１４】
2006204044.tif 000016
【図１５】
2006204044.tif 000017
【図１６】
2006204044.tif 000018