(57)【要約】【課題】局部的に単結晶シリコン層が集積された基板及びその製造方法を提供する。【解決手段】  本発明の基板は、支持板１０と、支持板１０に形成されたバッファ層１１と、支持板１０の一部領域に定義される第１領域３０に設けられるものであって、別途に製作された後にバッファ層１１にボンディングにより固定された局部的に集積された単結晶シリコン層４０と、支持板１０の第      １領域３０を除外した第２領域２０に設けられるものであって、バッファ層１１に対する蒸着により得られた非単結晶シリコン層１３と、を備えることを特徴とする。これにより、製造可能な単結晶シリコン層のサイズに関係なく大型のディスプレイパネルなどを製造できる。【選択図】図５
2006191102.tif 000002
【特許請求の範囲】
【請求項１】
支持板と、
前記支持板に形成されたバッファ層と、
前記支持板の一部領域に定義される第１領域に設けられるものであって、別途に製作された後に前記バッファ層にボンディングにより固定された単結晶シリコン層と、
前記支持板の第１領域を除外した第２領域に設けられるものであって、前記バッファ層に対する蒸着により得られた非単結晶シリコン層と、
を備えることを特徴とする局部的に単結晶シリコン層が集積された基板。
【請求項２】
非晶質シリコン、多結晶シリコンまたは非晶質シリコンと多結晶シリコンとの混合物のうちいずれか一つの物質で形成されることを特徴とする請求項１に記載の局部的に単結晶シリコン層が集積された基板。
【請求項３】
前記バッファ層は、
ＳｉＯ２またはＡｌＮの物質層を備えることを特徴とする請求項１に記載の局部的に単結晶シリコン層が集積された基板。
【請求項４】
前記バッファ層は、
前記単結晶シリコン層に直接接触する多結晶シリコン層を備えることを特徴とする請求項１または請求項３に記載の局部的に単結晶シリコン層が集積された基板。
【請求項５】
支持板にバッファ層を形成する工程と、
別途に単結晶シリコン層を製造する工程と、
前記支持板の一部領域に別途に製作された所定厚さの単結晶シリコン層を接着する工程と、
前記単結晶シリコン層及び前記バッファ層の表面を覆う非単結晶シリコン層を所定厚さに形成する工程と、
前記単結晶シリコン層の表面を露出させると共に、前記単結晶シリコン層の表面と前記非単結晶シリコン層の表面とが同一の高さを持つように前記非単結晶シリコン層を加工する工程と、
を含むことを特徴とする局部的に単結晶シリコン層が集積された基板の製造方法。
【請求項６】
前記非単結晶シリコン層は、
非晶質シリコン、多結晶シリコンまたは非晶質シリコンと多結晶シリコンとの混合物のうちいずれか一つの物質で形成されることを特徴とする請求項５に記載の局部的に単結晶シリコン層が集積された基板の製造方法。
【請求項７】
前記バッファ層は、
ＳｉＯ２またはＡｌＮのうちいずれか一つの物質層を備えることを特徴とする請求項５に記載の局部的に単結晶シリコン層が集積された基板の製造方法。
【請求項８】
前記バッファ層は、
前記単結晶シリコン層に直接接触する多結晶シリコン層を備えることを特徴とする請求項５または請求項７に記載の局部的に単結晶シリコン層が集積された基板の製造方法。
【請求項９】
前記単結晶シリコン層の製造工程は、
結晶成長板に単結晶シリコンを所定厚さに成長させる工程と、
前記単結晶シリコン層上にバッファ層を蒸着する工程と、
前記バッファ層上から水素イオンを注入して前記単結晶シリコン層にて所定深さに位置する分割層を形成する工程と、
前記バッファ層に基板を接着する工程と、
前記結晶成長板に熱を加えて前記単結晶シリコン層の分割層を切断して、前記基板上に所定厚さの単結晶シリコン層を形成する工程と、
を含むことを特徴とする請求項６に記載の局部的に単結晶シリコン層が集積された基板の製造方法。
【請求項１０】
前記単結晶シリコン層の分割層に熱を加える前に、前記基板を基板支持用の板状サポート基板に接着させる工程をさらに含むことを特徴とする請求項９に記載の局部的に単結晶シリコン層が集積された基板の製造方法。
【請求項１１】
前記単結晶シリコン層の製造工程は、
Ｓｉ基板及び絶縁性基板を備える工程と、
前記Ｓｉ基板の所定厚さを陽極酸化させて多孔性シリコン層を形成する工程と、
前記多孔性シリコン層上にＳｉＧｅ層を形成する工程と、
前記ＳｉＧｅ層上にストレインシリコン層を形成する工程と、
前記ストレインシリコン層上にＳｉＯ２層を形成する工程と、
酸素プラズマで表面処理して前記ＳｉＯ２層の表面を活性化させる工程と、
前記活性化されたＳｉＯ２層上に前記絶縁性基板をボンディングさせる工程と、
前記ＳｉＧｅ層を選択的にエッチングして除去する工程と、
前記多孔性シリコン層及びＳｉ基板を分離する工程と、
を含むことを特徴とする請求項５に記載の局部的に単結晶シリコン層が集積された基板の製造方法。
【請求項１２】
前記非単結晶シリコン層を加工する工程は、
研磨またはエッチングにより行われることを特徴とする請求項５に記載の局部的に単結晶シリコン層が集積された基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、局部的に単結晶シリコン層が集積された基板及びその製造方法に関する。
【背景技術】
【０００２】
多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉ、ｐ−Ｓｉ）は、非晶質シリコン（ａｍｏｒｐｈｏｕｓ  Ｓｉ、ａ−Ｓｉ）に比べて高い移動度を持つために、平板ディスプレイ素子だけでなく太陽電池など多様な電子素子に応用される。このような多結晶シリコンは、単結晶シリコンに比べると、移動度及び均質性などの点で劣っている。
【０００３】
単結晶シリコンは、特に、システムがガラスディスプレイに形成されるＳＯＧ（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）構造には非常に有効である。ここで、単結晶シリコンの移動度は、３００ｃｍ２／Ｖｓ以上である。このような高移動度の単結晶シリコンから、ディスプレイ素子に使われる良質のスイッチング素子を得ることができる。
【０００４】
このようなＳＯＧディスプレイは、画像が表示されるディスプレイ領域及びディスプレイドライバ領域を持つ。ディスプレイ領域及びディスプレイドライバ領域は、約２００〜３００ｃｍ２／Ｖｓの移動度を持つポリシリコン（ｐ−Ｓｉ）で具現されても要求される性能を得ることができる。一方、高速動作が要求されるコントローラ、インターフェース、中央処理部（ＣＰＵ）、メモリなどは４００ｃｍ２／Ｖｓ以上の移動度を提供できる単結晶シリコンなどのシリコン薄膜で製造しなければならない。しかし、単結晶シリコンはガラス基板上に形成し難く、特に、その大きさに制限があり、また莫大な製造コストがかかるため量産化が困難である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、大型の基板に単結晶シリコン層が集積された基板及びその製造方法を提供する。
【０００６】
また、本発明は、単結晶シリコン層を備える異種結晶質のシリコン層が集積された基板及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明に係る局部的に単結晶シリコン層が集積された基板は、支持板と、前記支持板に形成されたバッファ層と、前記支持板の一部領域に定義される第１領域に設けられるものであって、別途に製作された後に前記バッファ層にボンディングにより固定された単結晶シリコン層と、前記支持板の第１領域を除外した第２領域に設けられるものであって、前記バッファ層に対する蒸着により得られた非単結晶シリコン層と、を備えることを特徴とする。
【０００８】
本発明に係る局部的に単結晶シリコン層が集積された基板は、非晶質シリコン、多結晶シリコンまたは非晶質シリコンと多結晶シリコンとの混合物のうちいずれか一つの物質で形成されることが好ましい。
【０００９】
本発明に係る局部的に単結晶シリコン層が集積された基板は、前記バッファ層が、ＳｉＯ２またはＡｌＮの物質層を備えることが好ましい。
【００１０】
本発明に係る局部的に単結晶シリコン層が集積された基板は、前記バッファ層が、前記単結晶シリコン層に直接接触する多結晶シリコン層を備えることが好ましい。
【００１１】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法は、支持板にバッファ層を形成する工程と、別途に単結晶シリコン層を製造する工程と、前記支持板の一部領域に別途に製作された所定厚さの単結晶シリコン層を接着する工程と、前記単結晶シリコン層及び前記バッファ層の表面を覆う非単結晶シリコン層を所定厚さに形成する工程と、前記単結晶シリコン層の表面を露出させると共に、前記単結晶シリコン層の表面と前記非単結晶シリコン層の表面とが同一の高さを持つように前記非単結晶シリコン層を加工する工程と、を含むことを特徴とする。
【００１２】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法は、前記非単結晶シリコン層は、非晶質シリコン、多結晶シリコンまたは非晶質シリコンと多結晶シリコンとの混合物のうちいずれか一つの物質で形成されることが好ましい。
【００１３】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法は、前記バッファ層が、ＳｉＯ２またはＡｌＮのうちいずれか一つの物質層を備えることが好ましい。
【００１４】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法は、前記バッファ層が、前記単結晶シリコン層に直接接触する多結晶シリコン層を備えることが好ましい。
【００１５】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法において、前記単結晶シリコン層の製造工程は、結晶成長板に単結晶シリコンを所定厚さに成長させる工程と、前記単結晶シリコン層上にバッファ層を蒸着する工程と、前記バッファ層上から水素イオンを注入して前記単結晶シリコン層にて所定深さに位置する分割層を形成する工程と、前記バッファ層に基板を接着する工程と、前記結晶成長板に熱を加えて前記単結晶シリコン層の分割層を切断して、前記基板上に所定厚さの単結晶シリコン層を形成する工程と、を含むことが好ましい。
【００１６】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法は、前記単結晶シリコン層の分割層に熱を加える前に、前記基板を基板支持用の板状サポート基板に接着させる工程をさらに含むことが好ましい。
【００１７】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法としては、前記単結晶シリコン層の製造工程は、Ｓｉ基板及び絶縁性基板を備える工程と、前記Ｓｉ基板の所定厚さを陽極酸化させて多孔性シリコン層を形成する工程と、前記多孔性シリコン層上にＳｉＧｅ層を形成する工程と、前記ＳｉＧｅ層上にストレインシリコン層を形成する工程と、前記ストレインシリコン層上にＳｉＯ２層を形成する工程と、酸素プラズマで表面処理して前記ＳｉＯ２層の表面を活性化させる工程と、前記活性化されたＳｉＯ２層上に前記絶縁性基板をボンディングさせる工程と、前記ＳｉＧｅ層を選択的にエッチングして除去する工程と、前記多孔性シリコン層及びＳｉ基板を分離する工程と、を含むことが好ましい。
【００１８】
本発明に係る局部的に単結晶シリコン層が集積された基板の製造方法は、前記非単結晶シリコン層を加工する工程が、研磨またはエッチングにより行われることが好ましい。
【発明の効果】
【００１９】
本発明によれば、大型の基板に単結晶シリコン半導体素子を集積することができる。したがって、本発明は、ＳｉＯＧ  ＴＦＴ及びＬＴＰＳ  ＴＦＴが一枚の支持板または基板に集積することによって、基板上にＳＯＧを具現することができる。
【００２０】
また、本発明によれば、製造できる単結晶シリコン基板の大きさの限界に関係なく非常に大きい画面のディスプレイ素子を得ることができる。
【００２１】
本発明の基板製造方法は、ディスプレイだけでなく大きい面積の基板が要求され、かつ局所的に単結晶シリコンが必要ないかなる応用にも適用することができる。
【００２２】
また、本発明によれば、プラスチックやガラス基板にシリコン層を形成するので、いわゆる単結晶シリコンを利用するＳＯＧ及び単結晶ＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐｌａｓｔｉｃ）を実現することができる。したがって、本発明は、単結晶シリコンにより再現性に優れ、かつ部品間の性能差が少ない高性能のＴＦＴを製造できる。さらに別途に製作された単結晶シリコン基板の接着技術を利用して、大型の基板に３次元的ＬＳＩの構築が可能になって高性能の応用装置の開発が可能になる。
【発明を実施するための最良の形態】
【００２３】
以下、添付された図面を参照して本発明の実施形態による基板及びその製造方法を詳細に説明する。
図１は、本発明による基板の応用例であるディスプレイ素子の基板のレイアウトを示す図面である。
【００２４】
図１に示すように、ガラスまたはプラスチック材料からなる支持板１０には、ディスプレイ素子１００の構成要素が配置される。
支持板１０の大部分を、多結晶または非晶質シリコンまたはこれらの混合物のうちいずれかが利用される第２領域２０が占め、その残りの部分に単結晶シリコンが利用される第１領域３０が配置される。
【００２５】
第２領域２０は、ＴＦＴなどのスイッチング素子を含むピクセルを持つ画面表示部（ｄｉｓｐｌａｙ  ａｒｅａ）とこれに連結する信号処理部（ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ）とディスプレイドライバ（ｄｉｓｐｌａｙ  ｄｒｉｖｅｒ）とを備える。これら第２領域２０の要素は、移動度が２００〜３００ｃｍ２／Ｖｓ程度の低温成長多結晶シリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ：ＬＴＰＳ）または非晶質シリコンなどを半導体材料として利用する。このような低温成長多結晶シリコンまたは非晶質シリコンは、非常に広い面積に形成することができるものであって、支持板１０に直接形成することができる。非晶質シリコンはシリコン物質層の蒸着により得られ、多結晶シリコンはシリコン物質の蒸着及びその結晶化を通じて得られる。
【００２６】
一方、第１領域３０は、高い電子移動度を持つ単結晶シリコンを半導体材料として利用する構成要素を複数含む。ディスプレイ装置において、第２領域２０に含まれる要素を除いて、例えば、中央処理装置（ＣＰＵ）、メモリ、制御器（コントローラ）及びインターフェースなどを備える。このような要素は、高速の画像処理のために４００ｃｍ２／Ｖｓ以上の高移動度を持つ単結晶シリコンを利用する。
【００２７】
本発明は、単結晶シリコン層（あるいは単結晶シリコン膜）を支持板１０に接着することによって、大面積の電子素子、例えば、前記のようなディスプレイ装置にも、単結晶シリコンによる半導体素子を画面表示部が形成される支持板に共に集積させることができる構造的基板を提供する。したがって、本発明の特徴によって、支持板の大きさに制限されずに、非常に広い面積の支持板に単結晶シリコン半導体素子を集積することができるようになる。
【００２８】
以下、前記のような基板の製造方法の実施形態を詳細に説明する。
参照する図面において、図２Ａから図２Ｇは、本発明のシリコン基板の製造方法の概念を説明する工程図である。
図２Ａに示すように、ガラスまたはプラスチックからなる支持板１０の表面にバッファ層１１を形成する。バッファ層１１は、シリコン酸化物（ＳｉＯ２）または多結晶シリコン（ｐ−Ｓｉ）の単一層で形成することができる。バッファ層１１には、単結晶シリコン基板４０の整列のために一般的に使われるアライメントマーク１１ａが所定位置に設けられる。
【００２９】
図２Ｂに示すように、バッファ層１１の所定位置にあらかじめ製作された単結晶シリコン基板４０を接着する。ここで、単結晶シリコン基板４０が接着される部分は前述した第１領域３０に該当し、その残りの部分は第２領域２０に該当する。
バッファ層１１に対する単結晶シリコン基板４０の接着には、単結晶シリコン基板４０の表面の酸素プラズマなどによる活性化処理及び熱的加圧などを伴う一般的なシリコンウェーハボンディング技術を利用する。第１領域３０に対する単結晶シリコン基板４０の配置のために、バッファ層１１のアライメントマーク１１ａに対応するアライメントマーク４０ａが単結晶シリコン基板４０にも設けられる。
【００３０】
ここで、単結晶シリコン基板４０の製造については、後記する２つの実施形態において説明する。
単結晶シリコン基板４０は、単一の単結晶シリコン層ではない他の層、例えば、シリコン酸化物層を備えることができる。
【００３１】
図２Ｃに示すように、シリコン基板４０上に絶縁層、例えば、シリコン酸化物層１２を形成する。シリコン酸化物層１２の厚さは、単結晶シリコン基板４０の厚さより薄くなければならない。
【００３２】
図２Ｄに示すように、シリコン酸化物層１２上に非晶質シリコン層（ａ−Ｓｉ）１３（特許請求の範囲における「非単結晶シリコン層」に  該当する）を十分な厚さ、例えば、単結晶シリコン層４０と同一または単結晶シリコン層４０より厚い厚さに蒸着する。非晶質シリコン層１３は、後続する工程により多結晶化され、これはＬＴＰＳ−ＴＦＴなどの半導体素子の材料として利用される。次に、エッチングまたは研磨などの化学的または化学機械的加工が施される。
【００３３】
ここで、研磨による場合は、一般的に知られた化学機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により非晶質シリコン層１３を研磨して、非晶質シリコン層１３の表面と単結晶シリコン基板４０の表面とが同じ高さを持つように平坦化する。
【００３４】
一方、エッチングによる場合は、図２Ｅに示すように、単結晶シリコン層４０の上部分を除外した他の部分を覆うフォトレジスト（ＰＲ）マスク１４を形成した後にドライエッチングを実施して、単結晶シリコン基板４０の上を覆っている非晶質シリコン層１３及びシリコン酸化物層１２をエッチングして単結晶シリコン基板４０の表面を露出させる。このようなエッチングが完了した後には、マスク１４を除去して図２Ｆに示すような目的とする基板を得る。
【００３５】
このようにエッチングにより非晶質シリコン層１３を研磨する場合は、図２Ｆに示すように、同じ高さの単結晶シリコン基板４０及び非結晶シリコン層１３を得るために、非晶質シリコン層１３を適切な厚さに形成しなければならない。
【００３６】
ここで露出された単結晶シリコン層４０は、単結晶シリコンを利用する半導体素子、例えば、中央処理部、メモリ、インターフェース、制御部などの半導体素子の特にＳｉＯＧ（Ｓｉｎｇｌｅ  ｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ  ｏｎ  ｇｌａｓｓ）−ＴＦＴの活性層として利用される。
【００３７】
図２Ｇに示すように、非晶質シリコン層１３をＥＬＡ（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｌｉｎｇ）による熱処理により多結晶シリコン（ｐ−Ｓｉ）に結晶化する。
図２Ｇの過程を経て得られた支持板及びこの上のシリコン物質層は、用途によって半導体素子の製造などに用いられる。
【００３８】
図３は、本発明のシリコン基板で３Ｄ構造のＬＳＩを持つ応用素子を製造する概念を説明する図面である。代表的な半導体素子であるＴＦＴを付加的な説明なしに象徴的に図示した。
【００３９】
図３に示すように、非晶質または多結晶シリコン層が設けられた第２領域２０及び単結晶シリコン層が設けられた第１領域３０に、いわゆるＦＡＢ工程（ｆａｂｒｉｃａｔｉｏｎ  ｐｒｏｃｅｓｓ）を通じてａ−Ｓｉまたはｐ−ＳｉＴＦＴ及びｘ−ＳｉＴＦＴを製造する。
【００４０】
かつ、第２領域２０上に別途に製造された単結晶シリコン基板４０を接着により結合した後、上側の単結晶シリコンについての製造工程を進めてＴＦＴを製造することによって、複数層構造のＴＦＴを持つ３次元構造のＬＳＩを得る。
【００４１】
図４Ａ及び図４Ｂは、一枚の支持板に対する３個の単結晶シリコン層４０が形成された一例を示すものであって、図４Ａは、本発明によって単結晶シリコン層がボンディングされる前の支持板のレイアウトを示す図面である。
図４Ｂは、本発明によって単結晶シリコン層がボンディングされた後の支持板のレイアウトを示す図面である。
【００４２】
図５は、本発明によって大型の支持板に複数のディスプレイ素子を製造するためのレイアウトを示す図面である。
図５に示すように、一枚の支持板１０は６個のディスプレイ素子１００が形成されるように区切られている。各ディスプレイ素子１００は、図１に示すような構造を持つ。各ディスプレイ素子において、高移動度の単結晶シリコン層が設けられる第２領域２０は、支持板１０の中央部分に集中しており、第１領域３０は、第２領域２０が集まっている領域を取り囲んでいる。本発明によれば、支持板に単結晶シリコン層を集積する方法により、一枚の支持板１０に単結晶半導体素子及び多結晶半導体素子が集積された多数のディスプレイ素子１００を形成することができる。
【００４３】
以下、本発明で使用する単結晶シリコン基板の製造方法について説明する。
参照する図面において、図６Ａから図６Ｆは、本発明に適用される単結晶シリコン層の製造工程の一例を示す工程図である。また、図７Ａから図７Ｌは、本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
＜結晶成長板を利用した製造方法＞
図６Ａに示すように、結晶成長板であるサファイア（Ａｌ２Ｏ３）基板１上に、結晶成長法によりシリコン成長膜（Ｓｉ  ｅｐｉｔａｘｉａｌ  ｌａｙｅｒ）、すなわち、単結晶シリコンフィルム２１２と酸化物、例えばバッファ層（Ｏｘｉｄｅ  ｂｕｆｆｅｒ  ｌａｙｅｒ）２１１とを積層する。望ましくは、単結晶シリコンフィルム２１２は、０．５ミクロン以下の厚さに調節することが望ましい。
【００４４】
図６Ｂに示すように、水素イオンＨ＋を注入して、単結晶シリコンフィルム２１２の中間部分に分割層２１２ａとしての不純物注入層（ｉｍｐｌａｎｔｅｄ  ｌａｙｅｒ）を形成する。
【００４５】
図６Ｃに示すように、ボンド層２２１によりサポート基板２２０に接着されているガラスまたはプラスチック基板２１０をシリコンフィルム２１２にボンディングする。このために、バッファ層２１１及び下部のシリコンフィルム２１２は酸素プラズマにより活性化され、常温空気雰囲気で基板２１０が接着される。
【００４６】
図６Ｄに示すように、結晶成長板１から熱エネルギー、例えば、３０８ｎｍのエクサイマーレーザーを全面的に均一に加える。このような高熱エネルギーによれば、前記不純物によりストレインストレスが集中した不純物注入層、すなわち、分割層２１２ａが分離されて図６Ｅ及び図６Ｆに示すように、サファイア基板１側のシリコンフィルム２１２ｂと、ガラスまたはプラスチック基板２１０上のシリコンフィルム２１２ｃとに両分される。このような分割層２１２ａは５００℃に加熱することによっても分離させることができる。
【００４７】
図６Ｆに示すように、基板２１０の底面からサポート基板２２０を分離して、基板２１０に残留する単結晶シリコンフィルム２１２ｃを、本発明で利用する単結晶シリコン基板４０に適用する。この時に基板２１０は、最終的に単結晶シリコンフィルム２１２ｃから除去され、残留するバッファ層２１１は、別途の研磨過程で除去される。
【００４８】
＜多孔性材料を利用した単結晶基板の製造方法＞
図７Ａ及び図７Ｂに示すように、絶縁性基板３１０の表面に保護層３１２を形成する。保護層３１２は絶縁特性があり、透明かつエッチング液に耐えられる特性を持つ物質で形成され、このような物質としてはＡｌＮなどがある。
【００４９】
次に、図７Ｃに示すように、保護層３１２上にＳｉＯ２または多結晶シリコンなどの物質でボンディング層３１４を形成する。ここで、保護層３１２及びボンディング層３１４は必須的なものではなく、省略されることができる。
【００５０】
図７Ｄ及び図７Ｅに示すように、Ｓｉ基板３２０の所定厚さを陽極酸化させて多孔性シリコン層３２２を形成する。例えば、多孔性シリコン層３２２を形成するために、フッ化水素（ＨＦ）とエタノールとの混合液で、Ｓｉ基板３２０の所定厚さを電気化学的に陽極酸化させる。
【００５１】
次に、図７Ｆ及び図７Ｇに示すように、多孔性シリコン層３２２上にＳｉＧｅ層３２４、単結晶シリコン層３２６及びＳｉＯ２層３２８を順次に形成する。ここで、ＳｉＧｅ層３２４は弛緩された組織を持ち、したがって、ＳｉＧｅ層３２４上にストレイン単結晶シリコン層３２６が形成することができる。ここで、製造された単結晶シリコン層３２６が、本発明で支持板１０に集積して使用しようとする物質層である。
【００５２】
図７Ｉに示すように、まず、ＳｉＯ２層３２８の表面を酸素（Ｏ２）プラズマで表面処理して活性化させる。
次に、図７Ｊに示すように、活性化されたＳｉＯ２層３２８上に備わった絶縁性基板３１０をボンディングさせる。ここで、絶縁性基板３１０をボンディングさせる前に、絶縁性基板３１０上に形成されたボンディング層３１４の表面も、酸素（Ｏ２）プラズマで表面処理して活性化させることができる。
次いで、図７Ｋに示すように、絶縁性基板３１０が下に配置されるように積層構造物の上下部をひっくり返す。その後、ＳｉＧｅ層３２４を選択的にエッチングして除去する。ここで、ＳｉＧｅ層３２４の選択的なエッチングのためのエッチング液として、５０％のＨＦ：６０％のＨＮＯ３：Ｈ２Ｏ＝１：９０〜１２０：６０の比率で混ぜた溶液（質量比で示すと、５０％のＨＦの割合を１、６０％のＨＮＯ３の割合を９０〜１２０、Ｈ２Ｏの割合を６０として混合した溶液）を使用する。例えば、５０％のＨＦ：６０％のＨＮＯ３：Ｈ２Ｏ＝１：９０：６０、１：１００：６０、１：１１０：６０、１：１２０：６０の質量比で混合した溶液を使用する。
これ以外にも、ＳｉＧｅ層２４を選択的にエッチングしうる、他のエッチング液が使われてもよい。ここで、エッチング液は、ＳｉＧｅ層３２４の両側面で作用するだけでなく、多孔性シリコン層３２２に吸収されてＳｉＧｅ層３２４に容易に接触して作用する。
【００５３】
そして、ＳｉＧｅ層３２４が選択的に除去されることによって、ＳｉＧｅ層３２４上にあった多孔性シリコン層３２２及びＳｉ基板３２０が分離されて除去される。したがって、結果的に図７Ｌのように、絶縁性基板３１０上に形成された単結晶シリコン３２６を得ることができる。ここで得られた積層構造で絶縁性基板３１０は除去され、その結果物が、本発明によって前述した支持板１０に集積される。
【００５４】
前記した単結晶シリコン基板の製造方法は例示的なものであって、本発明の基板及びその製造方法の部分的な一例に過ぎない。
このような本願発明の理解を助けるためにいくつかのの模範的な実施形態が説明され、かつ添付された図面に図示されたが、このような実施形態は単に広い意味の発明を例示するだけで、これを制限しないという点が理解されなければならず、そして本発明は、図示されて説明された構造及び配列に限定されないという点が理解されなければならない。すなわち、本発明の技術的範囲は、特許請求の範囲により決まるのである。
【産業上の利用可能性】
【００５５】
本発明は、局部的に単結晶シリコン層が集積された基板の関連技術分野に好適に用いられる。
【図面の簡単な説明】
【００５６】
【図１】本発明による基板の応用例であるディスプレイ素子の基板のレイアウトを示す図面である。
【図２Ａ】本発明のシリコン基板の製造方法の概念を説明する工程図である。
【図２Ｂ】本発明のシリコン基板の製造方法の概念を説明する工程図である。
【図２Ｃ】本発明のシリコン基板の製造方法の概念を説明する工程図である。
【図２Ｄ】本発明のシリコン基板の製造方法の概念を説明する工程図である。
【図２Ｅ】本発明のシリコン基板の製造方法の概念を説明する工程図である。
【図２Ｆ】本発明のシリコン基板の製造方法の概念を説明する工程図である。
【図２Ｇ】本発明のシリコン基板の製造方法の概念を説明する工程図である。
【図３】本発明のシリコン基板で３Ｄ構造のＬＳＩを持つ応用素子を製造する概念を説明する図面である。
【図４Ａ】本発明によって単結晶シリコン層がボンディングされる前の支持板のレイアウトを示す図面である。
【図４Ｂ】本発明によって単結晶シリコン層がボンディングされた後の支持板のレイアウトを示す図面である。
【図５】本発明によって大型の支持板に複数のディスプレイ素子を製造するためのレイアウトを示す図面である。
【図６Ａ】本発明に適用される単結晶シリコン層の製造工程の一例を示す工程図である。
【図６Ｂ】本発明に適用される単結晶シリコン層の製造工程の一例を示す工程図である。
【図６Ｃ】本発明に適用される単結晶シリコン層の製造工程の一例を示す工程図である。
【図６Ｄ】本発明に適用される単結晶シリコン層の製造工程の一例を示す工程図である。
【図６Ｅ】本発明に適用される単結晶シリコン層の製造工程の一例を示す工程図である。
【図６Ｆ】本発明に適用される単結晶シリコン層の製造工程の一例を示す工程図である。
【図７Ａ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｂ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｃ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｄ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｅ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｆ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｇ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｈ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｉ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｊ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｋ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【図７Ｌ】本発明に適用される単結晶シリコン層の製造工程の他の例を示す工程図である。
【符号の説明】
【００５７】
１０    支持板
２０    第１領域
３０    第２領域
１００  ディスプレイ素子
【図１】
2006191102.tif 000003
【図２Ａ】
2006191102.tif 000004
【図２Ｂ】
2006191102.tif 000005
【図２Ｃ】
2006191102.tif 000006
【図２Ｄ】
2006191102.tif 000007
【図２Ｅ】
2006191102.tif 000008
【図２Ｆ】
2006191102.tif 000009
【図２Ｇ】
2006191102.tif 000010
【図３】
2006191102.tif 000011
【図４Ａ】
2006191102.tif 000012
【図４Ｂ】
2006191102.tif 000013
【図５】
2006191102.tif 000014
【図６Ａ】
2006191102.tif 000015
【図６Ｂ】
2006191102.tif 000016
【図６Ｃ】
2006191102.tif 000017
【図６Ｄ】
2006191102.tif 000018
【図６Ｅ】
2006191102.tif 000019
【図６Ｆ】
2006191102.tif 000020
【図７Ａ】
2006191102.tif 000021
【図７Ｂ】
2006191102.tif 000022
【図７Ｃ】
2006191102.tif 000023
【図７Ｄ】
2006191102.tif 000024
【図７Ｅ】
2006191102.tif 000025
【図７Ｆ】
2006191102.tif 000026
【図７Ｇ】
2006191102.tif 000027
【図７Ｈ】
2006191102.tif 000028
【図７Ｉ】
2006191102.tif 000029
【図７Ｊ】
2006191102.tif 000030
【図７Ｋ】
2006191102.tif 000031
【図７Ｌ】
2006191102.tif 000032