(57)【要約】【課題】  電圧入力端子を持つ電気回路を過大電圧から保護するにあたり、過大電圧を確実に接地する一方において正常電圧を接地してしまわないようにする。【解決手段】  トランジスタのコレクタを電圧入力端子に接続し、エミッタを接地する。またベースは抵抗を介して接地する。その抵抗は可変抵抗であり、電圧入力端子の電圧が高いほど抵抗値が高くなる特性のものを利用する。  電圧入力端子に入力する電圧が過大に上昇する場合には、抵抗値が増大してブレークダウン電圧が低下する。電圧入力端子に入力する電圧が過大に上昇するまえにトランジスタがブレークダウンし、電圧入力端子に入力する最大電圧を低く抑えることができる。電圧入力端子に入力する電圧が適正電圧である場合には、抵抗値が減少してブレークダウン電圧が上昇する。電圧入力端子に適正電圧が入力する限り、電気回路は適正に動作する。【選択図】  図２
2006147742.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力端子を持つ電気回路を過大電圧から保護する回路であり、
コレクタが前記電圧入力端子に接続されており、エミッタが接地されているトランジスタと、
そのトランジスタのエミッタとベースとの間に挿入されている抵抗とを備えており、
その抵抗は、前記電圧入力端子の電圧が高いほど抵抗値が高くなる可変抵抗であることを特徴とする保護回路。
【請求項２】
前記可変抵抗は、一対の電極間に抵抗をもたらす半導体と、その半導体に直接ないし間接的に隣接するとともに前記電圧入力端子に電気的に接続されている抵抗値調整体を備えていることを特徴とする請求項１の保護回路。
【請求項３】
その抵抗値調整体は、前記半導体に隣接し、前記電圧入力端子に電気的に接続されており、前記半導体と反対導電型の半導体であることを特徴とする請求項２の保護回路。
【請求項４】
その抵抗値調整体は、前記半導体に絶縁層を介して隣接し、前記電圧入力端子に電気的に接続されている導体であることを特徴とする請求項２の保護回路。
【請求項５】
前記トランジスタはｎｐｎ型のトランジスタであり、コレクタが前記電圧入力端子に接続されており、エミッタが接地されており、
前記可変抵抗は、一方がベースに接続されているとともに他方が接地されている一対の電極が形成されているｐ型半導体と、そのｐ型半導体に隣接するとともに前記電圧入力端子に電気的に接続されているｎ型半導体を備えていることを特徴とする請求項１の保護回路。
【請求項６】
前記ｐ型半導体に絶縁膜を介して隣接するとともに前記電圧入力端子に電気的に接続されている導体が付加されていることを特徴とする請求項５の保護回路。
【請求項７】
前記ｐ型半導体に隣接するとともに前記電圧入力端子に電気的に接続されている第２のｎ型半導体が付加されていることを特徴とする請求項５又は６の保護回路。
【請求項８】
前記トランジスタが、周辺領域から絶縁分離されている半導体基板内に形成されていることを特徴とする請求項５〜７のいずれかの保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧入力端子を持つ電気回路を保護する回路であり、静電気等に起因する過大電圧が電圧入力端子に入力することによって電気回路が損傷することを防止する回路に関する。
【背景技術】
【０００２】
電気回路の電圧入力端子に静電気等に起因する過大電圧が入力することによって電気回路が損傷することがある。それを防止するための保護回路が開発されており、その一例が特許文献１に開示されている。
特許文献１の保護回路は、トランジスタを備えており、コレクタを電圧入力端子に接続し、エミッタを接地し、ベースを抵抗を介してエミッタに接続している。
電圧入力端子の電圧が上昇すると、トランジスタがブレークダウンし、ブレークダウンしたトランジスタを介して電圧入力端子が接地される。このためにトランジスタのブレークダウン電圧以上の電圧が電圧入力端子に入力することがなく、静電気等に起因する過大電圧によって電気回路が損傷することが防止される。
電圧入力端子に入力する正常電圧よりもトランジスタのブレークダウン電圧を高く設定しておけば、電圧入力端子に正常電圧が入力している状態ではトランジスタがブレークダウンすることがなく、電気回路の動作が損なわれることがない。
トランジスタのブレークダウン電圧は、トランジスタのベースとエミッタとの間に挿入されている抵抗値によって調整することができる。一般に抵抗値が高いほどブレークダウン電圧は小さくなる。特許文献１の技術では、抵抗値を選択することによって「正常電圧＜ブレークダウン電圧＜過大電圧」の関係を得ている。
特許文献２〜５にも、電気回路を過大電圧から保護する回路例が開示されている。
【０００３】
【特許文献１】特開平７−２８８９２５号公報
【特許文献２】特開２０００−１８３２８８号公報
【特許文献３】特開２００１−１４４１９１号公報
【特許文献４】特開２０００−３３２１３１号公報
【特許文献５】特開平９−１１５９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術によると、抵抗値を調整することによってブレークダウン電圧を調整することができ、「正常電圧＜ブレークダウン電圧＜過大電圧」の関係を得ることができるはずである。
しかしながら、電圧入力端子に入力する電圧の変化速度が速いと、正常電圧が入力している場合にもトランジスタが導通してしまうことがある。トランジスタはコレクタとベースとの間に寄生容量成分を備えており、電圧入力端子に入力する電圧の変化速度に比例する電流がベースとエミッタを結ぶ抵抗に流れる。電圧入力端子に入力する電圧の変化速度が速いと前記抵抗に電流が流れ、ベース電圧が上昇してトランジスタが導通することによって保護回路の保護機能が誤作動することがある。電圧入力端子に入力する電圧の変化速度が速くてもトランジスタが導通しないようにするためには、前記の抵抗値を小さくする必要がある。しかしながら、前記の抵抗値を小さくすると、前記したようにトランジスタのブレークダウン電圧が上昇してしまう。そうすると過大電圧が電圧入力端子に入力されてしまうことになる。特許文献１の技術では、電圧入力端子に入力する電圧の変化速度が速い場合に、「過大電圧入力時には保護回路によって電圧入力端子を接地し、正常電圧入力時には保護回路が電圧入力端子を接地させない」現象を得ることが困難となる。
【０００５】
即ち、トランジスタのベースに接続する抵抗値が固定的である保護回路では、
(1)「ブレークダウン電圧＜過大電圧」の関係を得て過大電圧の入力を防止することと、
(2) 電圧入力端子に入力する電圧の変化速度が速くてもそれが正常電圧である限り、トランジスタが導通しないこと、
を両立することが難しい。
【０００６】
本発明では、上記を両立することができる保護回路を創作する。本発明では、ベースに接続する抵抗値が固定的であることから上記の両立が困難となっていることを認識し、その抵抗値を可変とすることによって両立させる。
電圧入力端子に入力する電圧が高ければ抵抗値が増大する可変抵抗を用いれば、電圧入力端子に入力する電圧が高い場合には抵抗値が増大してブレークダウン電圧が低下する。電圧入力端子に入力する最大電圧を低く抑えることができる。
電圧入力端子に入力する電圧が低ければ抵抗値が減少する可変抵抗を用いれば、電圧入力端子に入力する電圧が正常電圧である場合には抵抗値が減少してブレークダウン電圧が上昇する。電圧入力端子に正常電圧が入力する限り、その変化速度が速くても抵抗値が小さいので、ベース電圧は大きく上昇しない。したがって、トランジスタが導通してしまうことを回避することができる。
【課題を解決するための手段】
【０００７】
本発明の保護回路は、電圧入力端子を持つ電気回路を過大電圧から保護する。本発明の保護回路はトランジスタを備えており、そのコレクタは電圧入力端子に接続されており、エミッタは接地されており、また接地されているエミッタは抵抗を介してベースに接続されている。その抵抗は可変抵抗であり、電圧入力端子の電圧が高いほど抵抗値が高くなる特性のものを利用する。接地されているエミッタは、抵抗を介して接地されていてもよい。
本発明の保護回路によると、電圧入力端子に入力する電圧が過大に上昇する場合には、抵抗値が増大してブレークダウン電圧が低下する。電圧入力端子に入力する電圧が過大に上昇するまえにトランジスタがブレークダウンし、電圧入力端子が接地される。電圧入力端子に入力する最大電圧を低く抑えることができる。
電圧入力端子に入力する電圧が正常電圧である場合には、抵抗値が減少してブレークダウン電圧が上昇する。電圧入力端子に正常電圧が入力する限り、その変化速度が速くてもトランジスタが導通することがない。電気回路は適正に動作する。
本発明の保護回路によると、電圧入力端子に入力する電圧が過大に上昇する場合には、トランジスタを介して電圧入力端子が接地され、過大電圧が電気回路に入力されることがない。電圧入力端子に正常電圧が入力される限り、その変化速度が速くても電圧入力端子を接地してしまうことがなく、電気回路の適正動作が確保される。
電圧入力端子から入力する電圧に応じて変化する可変抵抗を用いてブレークダウン電圧を調整することによって、必要なときにブレークダウンし、不必要に導通することを防止することができる。
【０００８】
前記可変抵抗は、一対の電極間に抵抗をもたらす半導体と、その半導体に直接ないし間接的に隣接するとともに電圧入力端子に電気的に接続されている抵抗値調整体を備えていることが好ましい。一対の電極のうちの一方の電極はベースに接続され、他方の電極は接地されているエミッタに接続される。
半導体を利用して抵抗を実現すると、その半導体に直接ないし間接的に隣接する位置に電圧入力端子と同電位に維持される部分を設けることによって、電圧入力端子に入力する電圧に応じて抵抗値を調整することができる。
【０００９】
前記の抵抗値調整体は、抵抗をもたらす半導体に隣接し、電圧入力端子に電気的に接続されており、抵抗をもたらす半導体とは反対導電型の半導体であることが好ましい。
抵抗をもたらす半導体（以下では第1導電型半導体という）と反対導電型の半導体（以下では第２導電型半導体という）の界面には空乏層が形成される。その空乏層が広がる範囲は第２導電型半導体の電位によって増減する。この特性を利用することによって、電圧入力端子の電圧が高いほど抵抗値が高くなる可変抵抗を実現することができる。
【００１０】
あるいは、抵抗をもたらす半導体に絶縁層を介して隣接するとともに電圧入力端子に電気的に接続されている導体によって、抵抗値調整体を実現することもできる。
絶縁層を介して導体と対向する半導体には、その導体の電位によって、空乏層あるいは反転層が形成される。空乏層の範囲や反転層のキャリア密度は導体の電位によって増減する。この特性を利用することによって、電圧入力端子の電圧が高いほど抵抗値が高くなる可変抵抗を実現することができる。
【００１１】
保護回路のトランジスタにはｎｐｎ型のトランジスタを利用することが好ましい。この場合、コレクタを電圧入力端子に接続し、エミッタを接地する。また、可変抵抗は、一方がベースに接続されているとともに他方が接地される一対の電極が形成されているｐ型半導体と、そのｐ型半導体に隣接するとともに電圧入力端子に電気的に接続されているｎ型半導体を備えていることが好ましい。
この場合、一対の電極間に抵抗をもたらすｐ型半導体は、電圧入力端子と同電位に維持されるｎ型半導体に隣接しており、電圧入力端子に入力する電位が上昇すると空乏層が広がって抵抗値が高くなる。電圧入力端子の電圧が高いほど抵抗値が増大する可変抵抗を実現することができる。
また、接地点をｐ型半導体に接続する回路と、ｎ型半導体を電圧入力端子に接続する回路によって、接地点と電圧入力端子を接続する回路にダイオードを挿入した回路が実現されている。このダイオードは接地点から電圧入力端子に向けて順方向となっている。そのために、電圧入力端子にマイナスの電位が入力される場合には、接地点からダイオードを介して電圧入力端子に電流が流れる。即ち、電圧入力端子にマイナスの電位が入力される場合には、電圧入力端子がダイオードを介して接地される。このために、電圧入力端子にマイナスの大きな（絶対値が大きな）電圧が入力することはない。一方、電圧入力端子にプラスの大きな電位が入力される場合には、トランジスタがブレークダウンするために、電圧入力端子はトランジスタを介して接地される。このために、電圧入力端子にプラスの過大な電圧が入力することもない。
上記の保護回路は、プラスとマイナスの双方の過大電圧から電気回路を保護することができる。
【００１２】
抵抗となるｐ型半導体に絶縁膜を介して隣接するとともに電圧入力端子に電気的に接続されている導体をさらに備えていてもよい。あるいは、抵抗となるｐ型半導体に隣接するとともに電圧入力端子に電気的に接続されている第２のｎ型半導体をさらに備えていてもよい。
これらの付加的構造体を備えていると、可変抵抗の特性を様々に調整することが可能となる。
トランジスタが、周辺領域から絶縁分離されている半導体基板内に形成されていてもよい。必要に応じて、トランジスタが周辺領域から絶縁分離されることがある。例えば、ノイズ誤作動防止のためにアナログ回路とデジタル回路を絶縁分離する場合や、高耐圧半導体装置と低耐圧半導体装置を混在して半導体基板内に形成する場合や、あるいは異なる種類の半導体装置（例えば、バイポーラとＭＯＳＦＥＴ等）を混在して半導体基板内に形成する場合などは、トランジスタが周辺領域から絶縁分離されることがある。このような場合、トランジスタが周辺領域から絶縁分離されることによって、本来的に備わっていたトランジスタのコレクタと周辺領域との間に構成される寄生ダイオードが形成されなくなる。しかしながら、本発明の保護回路には、接地点をｐ型半導体に接続する回路と、ｎ型半導体を電圧入力端子に接続する回路によって、接地点と電圧入力端子を接続する回路にダイオードを挿入した回路が実現されている。即ち、本来的にトランジスタに備わっていた寄生ダイオードに代わって、ｐ型半導体とｎ型半導体とによってダイオードが形成されている。したがって、電圧入力端子にマイナスの電位が入力される場合には、電圧入力端子がダイオードを介して接地され、電圧入力端子にマイナスの大きな（絶対値が大きな）電圧が入力することはない。
【発明の効果】
【００１３】
本発明によると、電圧入力端子に入力する電圧が過大に上昇する場合にはトランジスタのブレークダウン電圧を低く抑えることができ、電圧入力端子に入力する最大電圧を低く抑えることができる。電圧入力端子に入力する電圧が正常電圧である場合には、トランジスタのブレークダウン電圧を上昇させるので、電圧入力端子に入力する電圧の変化速度が速くても、電圧入力端子を接地してしまうことがない。電気回路の適正動作が確保される。可変抵抗を用いてブレークダウン電圧を調整することによって、必要なときにブレークダウンし、不必要に導通することを防止することができる。
特に請求項５の発明によると、一つのトランジスタでプラスとマイナスの双方の過大電圧から電気回路を保護することができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本明細書で開示する主要な特徴を最初に説明する。
（形態１）  保護回路に用いるトランジスタは、コレクタが第２導電型で形成され、ベースが第１導電型で形成され、エミッタが第２導電型で形成されており、ベースがコレクタとエミッタを隔てている。この関係を満たす全てのトランジスタを含む。
（形態２）  保護回路に用いるトランジスタは、ｎｐｎ型のバイポーラトランジスタであり、そのコレクタが電圧入力端子に接続されており、そのエミッタが接地されている。可変抵抗は、ｐ型不純物を含有するｐ型半導体と、それに隣接するとともに電圧入力端子に電気的に接続されているｎ型不純物を含有するｎ型半導体を備えている。ｐ型半導体には一対の電極が形成されており、一方の電極がベースに接続され、他方の電極は接地されている。
（形態３）  抵抗値調整体は、半導体の空乏層を拡大することによってキャリア通過断面積を減少させる。
（形態４）  抵抗値調整体は、半導体の空乏層を拡大することによってキャリア通過長を増大させる。
（形態５）  抵抗値調整体は、半導体に反転層を形成することによって抵抗を上げる。
（形態６）  可変抵抗の抵抗値は、電圧入力端子の電圧に対して非線形に変化する。電圧入力端子の電圧が増大するほど抵抗値が加速度的に増大する。
【実施例】
【００１５】
次に、本発明の実施例について説明する。
（第１実施例）
図１〜３に、電圧入力端子２４ａを持つ電気回路２４を過大電圧から保護する第１実施例の保護回路１００を示す。電気回路２４の電圧入力端子２４ａには端子２２が接続されている。電気回路２４には電源２３が接続されている。電気回路２４は電源２３から得られる電力を利用し、電圧入力端子２４ａに入力する電圧信号を処理する。正常時には電圧入力端子２４ａに、例えば５ボルトとゼロボルトの間で変化するパルス電圧が入力される。異常時には静電気等に起因するプラスまたはマイナスの高電圧（絶対値が大きいことをいう）が端子２２に入力されることがある。
図３に示すように、保護回路１００は、バイポーラトランジスタ２０を備えており、そのコレクタは電圧入力端子２４ａに接続されており、エミッタは接地されている。バイポーラトランジスタ２０のベースは、可変抵抗３６を介して接地されている。図３では、電圧入力端子２４ａに電気的に接続されて電圧入力端子２４ａと同電位に維持される抵抗値調整体３４によって、可変抵抗３６の抵抗が増減することを模式的に示している。可変抵抗３６は、半導体基板内に形成されている。また、その同一の半導体基板内に、トランジスタ２０と電気回路２４も形成されている。図１は、可変抵抗３６とその周辺の平面図を示す。図２は、図１のII−II線断面図を示す。
【００１６】
図２に示すように、可変抵抗３６はＳＯＩ（Silicon On Insulator）基板内に形成されている。表面が絶縁分離層３８で被覆されているシリコン基板４０上に形成されているシリコン活性層３７には、平面視したときに長方形の辺を構成するトレンチが形成されており、そのトレンチに絶縁分離層２８が充填されている。絶縁分離層２８は絶縁分離層３８に達しており、絶縁分離層２８と絶縁分離層３８で取囲まれている半導体領域は、ＳＯＩ基板の残余の領域から絶縁分離されている。ＳＯＩ基板の残余の領域には、電気回路２４が形成されている。また、トランジスタ２０も形成されている。電気回路２４とトランジスタ２０のそれぞれも、ＳＯＩ基板内において周辺の領域から絶縁分離された状態で形成されている。絶縁分離層２８と絶縁分離層３８の材質には特に限定されない。酸化シリコン、窒化シリコン等が好適である。
絶縁分離層２８と絶縁分離層３８で取囲まれている半導体領域は、ｎ型不純物を含有するｎ型半導体領域３４である。ｎ型半導体領域３４には、局所的に高濃度のｎ＋型半導体領域３２が形成されている。ｎ＋型半導体領域３２は、図１に示すように、平面視したときに長方形状の範囲を一巡するように形成されている。ｎ＋型半導体領域３２は、電圧入力端子２４ａに電気的に接続されている。これにより、電圧入力端子２４ａと、ｎ型半導体領域３４は同電圧に維持される。ｎ＋型半導体領域３２は、コンタクト特性を向上するための部分であり、ｎ型半導体領域３４の一部と評価することができる。
【００１７】
図１と図２に示すように、長方形状に一巡するｎ＋型半導体領域３２の内側の領域にはｐ型不純物を含有するｐ型半導体領域３６が形成されている。ｐ型半導体領域３６は可変抵抗となることから可変抵抗３６という場合もある。ｐ型半導体領域３６は、ｎ型半導体領域３４の表面からｐ型不純物を注入し、注入したｐ型不純物を拡散することによって形成されている。ｐ型半導体領域（可変抵抗）３６は、平面視したときに長方形状に形成されており、長手方向を有している。図１と図２に示すように、長方形状のｐ型半導体領域（可変抵抗）３６の長手方向の一端側には、アルミ電極２６ａが形成されおり、その電極２６ａはトランジスタ２０のベースＢが接続されている。長方形状のｐ型半導体領域（可変抵抗）３６の長手方向の他端側には、アルミ電極２６ｂが形成されており、その電極２６ｂは接地されている。
アルミ電極２６ａとアルミ電極２６ｂの間に抵抗をもたらすｐ型半導体領域３６には、電圧入力端子２４ａと同電圧に維持されるｎ型半導体領域３４が隣接しており、隣接するｎ型半導体領域３４の電圧によってアルミ電極２６ａとアルミ電極２６ｂの間の抵抗が変化する。前記したように、図３では、ｎ型半導体領域３４が可変抵抗３６に隣接して配置されており、ｎ型半導体領域３４が可変抵抗３６の抵抗値調整体として作動することを模式的に示している。
【００１８】
保護回路１００の動作を説明する。静電気等に起因して端子２２ないし電圧入力端子２４ａに、例えばプラス数百Ｖという過大な電圧が入力する場合を考える。この場合、ｎ型半導体領域３４の電位が上昇する。ｐ型半導体領域３６のアルミ電極２６ｂは接地されているから、ｐ型半導体領域３６とｎ型半導体領域３４のｐｎ接合界面に逆バイアス電圧が印加される。これにより、図４で矢印に示すように、ｐｎ接合界面４９から、ｐ型半導体領域３６側とｎ型半導体領域３４側に空乏層４８が広がる。すると、ｐ型半導体領域３６のホール４４が通過できる領域の断面積がＭ１からＭ２へと小さくなる。アルミ電極２６ａ、２６ｂはｐ型半導体領域３６の長手方向の両端側に配置されている。ｎ型半導体領域３４の電圧が上昇すると、ホール４４が通過できる領域の断面積がＭ１からＭ２へ小さくなり、アルミ電極２６ａ、２６ｂ間の抵抗は増大する。ｎ型半導体領域３４の電圧が上昇するほど、アルミ電極２６ａ、２６ｂ間に形成される可変抵抗３６の抵抗値は増大する。
ｐ型半導体領域３６の不純物濃度の分布やその形状等を調整することによって、可変抵抗３６の抵抗値と電圧入力端子２４ａの電圧との間に非線形の関係を得ることができる。電圧入力端子２４ａの電圧が増大するほど可変抵抗３６の抵抗値が加速度的に増大する関係を得ることができる。なお、図４において符号４４はホール、符号４６は電子を示す。
静電気等に起因して端子２２ないし電圧入力端子２４ａの電圧がプラス側に過大に上昇しようすると、可変抵抗３６の抵抗値を大きくなり、トランジスタ２０のブレークダウン電圧が小さくなる。これにより、電圧入力端子２４ａには、小さくされたブレークダウン電圧以上の電圧が入力することがない。電気回路２４に加わる最大電圧値を小さく抑えることができるので、電気回路２４を効果的に保護することができる。
【００１９】
一方、端子２２ないし電圧入力端子２４ａに正常な電圧信号（例えば数ボルト程度）が入力された場合には、空乏層４８はｐ型半導体領域３６へあまり広がらない。この結果、可変抵抗３６の抵抗値は、オン信号入力前の値に近い小さな値に保たれる。可変抵抗３６の抵抗値が小さいので、トランジスタ２０のブレークダウン電圧が大きくなる。これにより、トランジスタ２０が導通してしまうことを避けることができる。正常な電圧信号が高速に変化したためにトランジスタ２０の寄生の容量成分に基づいて可変抵抗３６に電流が流れたとしても、可変抵抗３６の抵抗値が小さな値に保たれているので、ベース電圧を小さく抑えることができる。電圧入力端子２４ａに入力する電圧信号が高速に変動しても、それが正常な電圧レベルにある限り、トランジスタ２０が導通してしまうことはない。
【００２０】
これに対し、静電気等に起因して、端子２２にないし電圧入力端子２４ａに例えばマイナス数百Ｖ程度の大きな電圧値を持つ負の電圧が印加される場合を考える。この場合は、ｎ型半導体領域３４に負の電圧が印加される。ｐ型半導体領域３６上のアルミ端子２６ｂは接地されているから、ｐ型半導体領域３６からｎ型半導体領域３４に向けて電流が流れる。この場合、ｐ型半導体領域３６とｎ型半導体領域３４は、図１の符号２７に模式的に示すように順方向のダイオードとして機能する。この結果、電圧入力端子２４ａは、順方向のダイオードを介して接地される。電気回路２４は、大きな電圧値を持つマイナスの電圧からも効果的に保護される。
【００２１】
先に述べた特許文献１の保護回路では、負の過大電圧から電気回路２４を保護することができない。特許文献２の保護回路では、正と負の過大電圧から電気回路を保護するために、２つのトランジスタを使用している。本実施例の保護回路１００では、２つのトランジスタを使用する必要がなく、１つのトランジスタ２０のみで、正と負の過大電圧から電気回路２４を保護することができる。
【００２２】
（第２実施例）
図５と図６は、第２実施例の保護回路１１０を示す。第１実施例と共通の事象については同じ参照番号を用い、重複説明を省略する。
図５に、ｐ型半導体領域３６とその周辺部の平面図を示す。図６に、図５のＶＩ−ＶＩ線断面図を示す。第２実施例では、ｐ型半導体領域３６の上方に、絶縁層５４（図６参照）を介してアルミニウム層５２（導体の一例である）が位置しており、そのアルミニウム層５２が端子２２ないし電圧入力端子２４ａに接続されている。アルミニウム層５２は、ｐ型半導体領域３６の表面の上方の広い範囲に亘って位置している。アルミニウム層５２は、一対のアルミ電極２６ａとアルミ電極２６ｂの間に位置するｐ型半導体領域３６の表面積の半分以上、好ましくは２／３以上、より好ましくは全表面の範囲に亘って形成されているのが好ましい。第２実施例は、第１実施例の構造に対してアルミニウム層５２が追加されている。なお符号５２の部材には、銅等の他の金属を利用してもよい。あるいはポリシリコンを利用することもできる。
【００２３】
保護回路１１０の動作を説明する。静電気等に起因して端子２２に例えば数百Ｖという大きな電圧を持つ正の電圧が印加されたとする。すると、そのアルミニウム層５２にその電圧が印加される。この結果、図７に模式的に示すように、ｐ型半導体領域３６のうち、絶縁層５４を介してアルミニウム層５２と対向する表面領域からホールが排斥され、ホールが実質的に存在しない領域（空乏層）５６が形成される。よって、この場合も第１実施例と同様に、端子２２に大きな電圧を持つ正の電圧が印加されると、ホールが通過できる領域の断面積がＭ３からＭ４へと小さくなる。この結果、ｐ型半導体領域３６の抵抗値が大きくなる。なお、アルミニウム層５２に加わる正の電圧値が大きい場合、アルミニウム層５２と対向する表面領域に電子が引き寄せられ、ホールが実質的に存在しない領域に反転層が形成される場合もある。反転層が形成されても、ホール通過領域の断面積が小さくなるので、ｐ型半導体領域３６の抵抗値は大きくなる。
【００２４】
また、第２実施例は、第１実施例と同様の構成も含んでいるので、ｐ型半導体領域３６とｎ型半導体領域３４のｐｎ接合部に逆バイアス電圧が印加されて、そのｐｎ接合部からｐ型半導体領域３６側に空乏層が広がる。第２実施例では、この空乏層によってｐ型半導体領域３６の抵抗値が大きくなる効果も得ることができる。第２実施例では、ｐ型半導体領域３６の抵抗値の増加特性を調整しやすい。
【００２５】
（第３実施例）
図８に、第３実施例の保護回路１２０を示す。第３実施例の保護回路１２０では、ｐ型半導体領域３６の内側に第２のｎ型半導体領域５８が形成されている。第２のｎ型半導体領域５８は端子２２に接続されている。第３実施例の場合、端子２２に過大な正の電圧が印加されると、ｐ型半導体領域３６と第１のｎ型半導体領域３４との接合部のみならず、ｐ型半導体領域３６と第２のｎ型半導体領域５８の接合部からも空乏層を広げることができる。従って、ｐ型半導体領域３６の抵抗値の増加特性を調整しやすい。
【００２６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書又は図面で説明した技術要素は、単独であるいは各種の組合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組合わせに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２７】
【図１】第１実施例の保護回路を示し、可変抵抗と周辺部の平面図を示す。
【図２】第１実施例の保護回路を示し、可変抵抗と周辺部の断面図を示す。
【図３】第１実施例の保護回路を示し、可変抵抗を記号によって模式的に示す。
【図４】第１実施例の保護回路の動作を説明する図を示す。
【図５】第２実施例の保護回路を示し、可変抵抗と周辺部の平面図を示す。
【図６】第２実施例の保護回路を示し、可変抵抗と周辺部の断面図を示す。
【図７】第２実施例の保護回路の動作を説明する図を示す。
【図８】第３実施例の保護回路を示し、可変抵抗と周辺部の断面図を示す。
【符号の説明】
【００２８】
２０：ｎｐｎ型バイポーラトランジスタ
２２：端子
２４：電気回路
２４ａ：電圧入力端子
２６：アルミニウム端子
２８、３８：絶縁分離層
３２：ｎ＋型半導体領域
３４：ｎ型半導体領域
３６：ｐ型半導体領域であり可変抵抗
４０：シリコン基板
５２：アルミニウム層
５４：絶縁層
５８：第２のｎ型半導体領域
【図１】
2006147742.tif 000003
【図２】
2006147742.tif 000004
【図３】
2006147742.tif 000005
【図４】
2006147742.tif 000006
【図５】
2006147742.tif 000007
【図６】
2006147742.tif 000008
【図７】
2006147742.tif 000009
【図８】
2006147742.tif 000010