(57)【要約】【課題】不揮発性メモリ素子及びその製造方法を提供する。【解決手段】ソース領域（３２）及びドレイン領域（３４）とチャンネル領域（３６）とが設けられた半導体基板（３０）と、チャンネル領域（３６）上に形成されたトンネリング酸化膜（４１）と、トンネリング酸化膜（４１）上に遷移金属酸化物より形成されたフローティングゲート（４４）と、フローティングゲート（４４）上に形成されたブロッキング酸化膜（４６）と、ブロッキング酸化膜（４６）上に形成されたゲート電極（４８）と、を備える。【選択図】図２
2006229223.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板と、
前記チャンネル領域上に形成されたトンネリング酸化膜と、
前記トンネリング酸化膜上に遷移金属酸化物で形成されたフローティングゲートと、
前記フローティングゲート上に形成されたブロッキング酸化膜と、
前記ブロッキング酸化膜上に形成されたゲート電極と、
を備えることを特徴とする不揮発性メモリ素子。
【請求項２】
前記遷移金属酸化物は、メタルリッチな遷移金属酸化物であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項３】
前記遷移金属酸化物は、ＮＢ２Ｏ５、ＮｉＯ及びＴｉＯ２からなる群から選択されたいずれか一つの物質であることを特徴とする請求項１または２に記載の不揮発性メモリ素子。
【請求項４】
前記フローティングゲートは、薄膜形態であることを特徴とする請求項１または２に記載の不揮発性メモリ素子。
【請求項５】
ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板を準備する段階と、
前記チャンネル領域上にトンネリング酸化膜を形成する段階と、
前記トンネリング酸化膜上に遷移金属酸化物でフローティングゲートを形成する段階と、
前記フローティングゲート上にブロッキング酸化膜を形成する段階と、
前記ブロッキング酸化膜上にゲート電極を形成する段階と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。
【請求項６】
前記遷移金属酸化物は、メタルリッチな遷移金属酸化物であることを特徴とする請求項５に記載の不揮発性メモリ素子の製造方法。
【請求項７】
前記遷移金属酸化物は、ＮＢ２Ｏ５、ＮｉＯ、及びＴｉＯ２からなる群から選択されたいずれか一つの物質であることを特徴とする請求項５または６に記載の不揮発性メモリ素子の製造方法。
【請求項８】
前記フローティングゲートは、薄膜形態であることを特徴とする請求項５または６に記載の不揮発性メモリ素子の製造方法。
【請求項９】
前記遷移金属酸化物でフローティングゲートを形成する段階は、前記トンネリング酸化膜上に遷移金属酸化物をＰＶＤ法で蒸着させてフローティングゲートを形成することを特徴とする請求項５または６に記載の不揮発性メモリ素子の製造方法。
【請求項１０】
前記遷移金属酸化物の蒸着時に前記遷移金属酸化物中の酸素含有量を制御することを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子及びその製造方法に係り、特に、トラップサイトの密度が増加した不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子、例えば、ＤＲＡＭの場合、単位メモリセルは一つのトランジスタと一つのキャパシタとで構成される。したがって、半導体メモリ素子の集積度を高めるためには、トランジスタの体積やキャパシタの体積、または両者の体積を減らす必要がある。
【０００３】
半導体メモリ素子の集積度が大きな問題にならなかった初期の半導体メモリ素子の場合、フォトグラフィ工程及びエッチング工程は、十分な工程マージンを持って実施することができた。このため、メモリ素子を構成する要素の体積を減らす方法によって半導体メモリ素子の集積度をある程度向上させることができた。
【０００４】
しかし、近年では、より高い集積度を有する半導体メモリ素子の需要が増加し、既存の方法とは異なる新たな方法が必要となった。
【０００５】
半導体メモリ素子の集積度は、デザインルールと密接な関係がある。したがって、半導体メモリ素子の集積度の向上のためには、デザインルールをさらに厳しくしなければならないが、この場合、フォトグラフィ工程及びエッチング工程の工程マージンは非常に低くなる。これは、前記フォトグラフィ工程及びエッチング工程が従来よりもはるかに厳しいデザインルールを適用しなければならないということを意味する。
【０００６】
フォトグラフィ工程及びエッチング工程の工程マージンが低くなる場合、収率も共に低くなる。このため、収率の低下を防止して半導体メモリ装置の集積度を向上させる新たな方法が要求されている。
【０００７】
このような要求に応え、トランジスタの上側に電荷を保存できる、既知のキャパシタとはデータの保存作用が異なるデータ保存媒体を備え、既存の半導体メモリ素子と全く異なる構造を有する半導体メモリ素子が知られている。
【０００８】
このような半導体メモリ素子として、ＳＯＮＯＳメモリ素子がある。図１は従来の技術によるＳＯＮＯＳメモリ素子（以下、「従来のメモリ素子」という）の断面を示す。
【０００９】
図１を参照すれば、ｐ型半導体基板１０（以下、「半導体基板１０」という）にｎ型導電性不純物が注入されたソース領域１２とドレイン領域１４とが形成されている。そして、ソース領域１２とドレイン領域１４との間にチャンネル領域１６が設定されている。また、半導体基板１０のチャンネル領域１６上には、ゲート積層物１８が形成されている。ゲート積層物１８は、トンネリング酸化膜１８ａ、窒化膜（Ｓｉ３Ｎ４）１８ｂ、ブロックキング酸化膜１８ｃ、及びゲート電極１８ｄから構成される。ここで、窒化膜１８ｂは、所定密度のトラップサイトを持っている。したがって、ゲート電極１８ｄに所定の電圧が印加されると、トンネリング酸化膜１８ａを通過した電子は、窒化膜１８ｂの前記トラップサイトにトラップされる。ブロッキング酸化膜１８ｃは、前記電子がトラップされる過程で電子がゲート電極１８ｄに移動することを遮断する。
【００１０】
従来のメモリ素子は、窒化膜１８ｂの前記トラップサイトに電子がトラップされた時とトラップされていない時とのしきい電圧が変化する特性を利用して、二進法による情報の保存及び読み取りを可能にする。
【００１１】
ここで、トラップサイトの密度が増加すれば、より多くの量の電子がトラップされ、しきい電圧の変動幅が大きくなる。すなわち、トラップサイトの密度は、従来のメモリ素子のメモリ特性に相当な影響を与えると言うことができる。トラップサイトの密度を増加させるために、従来のナノスケールの粒子、例えば、Ｓｉ−ナノ粒子を薄膜表面に散布する技術や蒸着させる技術が開発されたが、このような方法により単位面積当りトラップサイトの密度を増加させるには限界がある。特に、粒子のサイズ及び粒子分布の不均一性により多くの問題点を有するため、このような方法をフラッシュメモリに適用するには多くの技術上の問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、前記問題点を解決するためになされたものであって、トラップサイトの密度が増加した不揮発性メモリ素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明に係る不揮発性メモリ素子は、ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板と、前記チャンネル領域上に形成されたトンネリング酸化膜と、前記トンネリング酸化膜上に遷移金属酸化物で形成されたフローティングゲートと、前記フローティングゲート上に形成されたブロッキング酸化膜と、前記ブロッキング酸化膜上に形成されたゲート電極と、を備えることを特徴とする。
【００１４】
また、本発明に係る不揮発性メモリ素子の製造方法は、ソース領域及びドレイン領域とチャンネル領域とが設けられた半導体基板を準備する段階と、前記チャンネル領域上にトンネリング酸化膜を形成する段階と、前記トンネリング酸化膜上に遷移金属酸化物でフローティングゲートを形成する段階と、前記フローティングゲート上にブロッキング酸化膜を形成する段階と、前記前記ブロッキング酸化膜上にゲート電極を形成する段階と、を含むことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、トラップサイトの密度が増加した不揮発性メモリ素子を得ることができる。このようにトラップサイトの密度が増加した不揮発性メモリ素子は、電子がトラップされる場合に大きな変動幅のしきい電圧特性を有する。したがって、メモリ素子の信号処理速度が速くなり、また、単位セルにマルチビットのデータ保存が可能であり、メモリ素子が高容量化することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る不揮発性メモリ素子及びその製造方法の実施の形態を添付された図面を参照して詳細に説明する。この過程で、図面に示された層や領域の厚さは、明細書の明確性のために誇張して示した。
【００１７】
図２は、本発明の実施の形態に係る不揮発性メモリ素子の概略的構成を示す断面図である。
【００１８】
図２を参照すれば、本実施の形態に係る不揮発性メモリ素子は、ソース領域３２及びドレイン領域３４とチャンネル領域３６とが設けられた半導体基板３０、チャンネル領域３６上に順次に積層されたトンネリング酸化膜４１、遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ：ＴＭＯ）で形成されたフローティングゲート４４、ブロッキング酸化膜４６、及びゲート電極４８を備える。ここで、トンネリング酸化膜４１、ブロッキング酸化膜４６、及びゲート電極４８は、不揮発性メモリ素子でその機能及び材質は既に公知であるので、詳細な説明は省略する。
【００１９】
半導体基板３０には、導電性不純物が注入されたソース領域３２とドレイン領域３４とが設けられ、ソース領域３２とドレイン領域３４との間にチャンネル領域３６が設けられる。
【００２０】
フローティングゲート４４は、遷移金属酸化物（ＴＭＯ）より形成される。ここで、前記転移金属酸化物は、周期律表上の遷移金属元素からなる群から選択されたいずれか一つの元素と酸素との化合物である。遷移金属酸化物の一例としては、ニオビウム酸化物（ＮＢ２Ｏ５）、ニッケル酸化物（ＮｉＯ）、チタン酸化物（ＴｉＯ２）、ハフニウム酸化物（ＨｆＯ２）、またはジルコニウム酸化物（ＺｒＯ２）などがある。遷移金属酸化物は、所定密度のトラップサイトを有し、前記遷移金属酸化物より形成されたフローティングゲート４４は、従来のＳｉ−窒化物またはＳｉ−ナノクリスタルから形成されたフローティングゲートよりもさらに多くの電子をトラップすることができる。したがって、不揮発性メモリ素子のメモリ効果を向上させることができる。特に、メタルリッチな遷移金属酸化物、すなわち、遷移金属の含有量が酸素に比べて相対的に多く含まれている遷移金属酸化物より形成されたフローティング４４ゲートの場合、電子のトラップ効率が更に優れており、不揮発性メモリ素子のメモリ特性はさらに向上する。フローティングゲート４４は、薄膜形態で形成されることが望ましい。薄膜形態で製造される場合、Ｓｉ−ナノ粒子でフローティングゲートを形成する場合に伴われるナノ粒子のサイズ及び分散などの制御工程が不要であり、連続的なフローティングゲートの製造工程を実現することができる。
【００２１】
ブロッキング酸化膜４６は、電子のトラップされる過程でトラップされた電子がゲート電極４８に移動することを遮断する。ブロッキング酸化膜４６は、通常、ＳｉＯ２物質から形成するが、これに限定されず、他の酸化物から形成することもでき、例えば、ブロッキング酸化膜４６は、シリコン酸化物より高い誘電定数（ｈｉｇｈ−ｋ）を有する物質、例えば、Ａｌ２Ｏ３、ＺｒＯ２から形成することもできる。
【００２２】
前記のような構造を有する不揮発性メモリ素子において、ゲート電極４８に所定の電圧が印加されれば、トンネリング酸化膜４１に流入された電子は遷移金属酸化物（ＴＭＯ）より形成されたフローティングゲート４４にトラップされる。ブロッキング酸化膜４６は、前記電子がトラップされる過程で、トラップされた電子がゲート電極４８に移動することを遮断する。したがって、本実施の形態に係る不揮発性メモリ素子は、フローティングゲート４４に電子がトラップされた場合と、トラップされていない場合とでしきい電圧が変わる特性を用いて二進数情報の保存及び読み取りを可能にする。
【００２３】
従来のトラップサイトの密度を増加させるために、従来のフローティングゲートにＳｉ−ナノ粒子を薄膜表面に散布するか、または蒸着させる技術が開発されたが、このような方法は、単位面積当りトラップサイトの密度を増加させることに限界があった。しかし、本発明によれば、フローティングゲート４４の形成物質を遷移金属酸化物に置換することによって、従来よりもさらにトラップサイトの密度が増加した不揮発性メモリ素子が得られる。したがって、前記のような構造を有する不揮発性メモリ素子は、メモリ素子の信号処理速度が速くなり、単位セルにマルチビットのデータ保存が可能であり、メモリ素子を高容量化することができる。また、不揮発性メモリ素子のメモリ効果が向上し、メモリ素子の体積を減らすことができ、高集積度のメモリ素子の具現に適している。
【００２４】
図３Ａ〜図３Ｅは、本発明実施の形態に係る不揮発性メモリ素子の製造方法の工程を示すフローチャートである。本発明の製造方法において、それぞれの薄膜形成は公知の薄膜蒸着法、例えば、ＰＶＤ法により形成することができる。
【００２５】
図３Ａ及び図３Ｂを参照すれば、まず、ソース３２及びドレイン領域３４とチャンネル領域３６とが設けられた半導体基板３０を準備する。例えば、半導体基板３０に導電性不純物が注入されたソース領域３２とドレイン領域３４とが形成され、ソース領域３２とドレイン領域３４との間にチャンネル領域３６が形成される。その後、チャンネル領域３６上にトンネリング酸化膜４１を形成する。このようなトンネリング酸化膜４１は、通常、ＳｉＯ２物質より形成されるが、これに限定されず、他の酸化物より形成することもでき、トンネリング酸化膜４１は、シリコン酸化物より高い誘電定数（ｈｉｇｈ−ｋ）を有する物質、例えば、Ａｌ２Ｏ３、ＺｒＯ２から形成することもできる。
【００２６】
図３Ｃを参照すれば、トンネリング酸化膜４１上に遷移金属酸化物（ＴＭＯ）でフローティングゲート４４を形成する。例えば、トンネリング酸化膜４１上に遷移金属酸化物をＰＶＤ法で蒸着させてフローティングゲート４４を形成する。具体的には、酸素雰囲気を維持する真空チャンバ内に遷移金属ソース材料を供給して遷移金属酸化物（ＴＭＯ）を形成させ、これをトンネリング酸化膜４１上に蒸着させる。ここで、前記遷移金属酸化物は、周期律表上の遷移金属元素からなる群から選択されたいずれか一つの元素と酸素との化合物である。遷移金属酸化物の一例としては、ニオビウム酸化物（ＮＢ２Ｏ５）、ニッケル酸化物（ＮｉＯ）、チタン酸化物（ＴｉＯ２）、ハフニウム酸化物（ＨｆＯ２）、またはジルコニウム酸化物（ＺｒＯ２）などがある。
【００２７】
フローティングゲート４４は、メタルリッチな遷移金属酸化物、すなわち、遷移金属の含有量が酸素に比べて相対的に多く含まれている遷移金属酸化物より形成されることが望ましい。前記ＰＶＤ法による遷移金属酸化物の蒸着時に前記真空チャンバ内の温度、ガス雰囲気及び圧力などの工程変数を制御することによって、前記遷移金属酸化物中の酸素含量が制御され、このような方法によってメタルリッチな遷移金属酸化物が蒸着される。メタルリッチな遷移金属酸化物より形成されたフローティング４４ゲートの場合、電子のトラップ効率が更に優れており、不揮発性メモリ素子のメモリ特性はさらに向上する。
【００２８】
フローティングゲート４４は、薄膜形態で形成されることが望ましい。薄膜形態で製造される場合において、Ｓｉ−ナノ粒子よりフローティングゲートを形成する場合に伴われるナノ粒子のサイズ及び分散などの制御工程が不要であり、連続的なフローティングゲートの製造工程を実現することができる。
【００２９】
図３Ｄを参照すれば、フローティングゲート４４上にブロッキング酸化膜４６を形成する。ブロッキング酸化膜４６は、電子がトラップされる過程でトラップされた電子がゲート電極４８に移動することを遮断する。ブロッキング酸化膜４６は、通常、ＳｉＯ２物質より形成されるが、これに限定されず、他の酸化物より形成することもできる。例えば、ブロッキング酸化膜４６は、シリコン酸化物より高い誘電定数（ｈｉｇｈ−ｋ）を有する物質、例えば、Ａｌ２Ｏ３、ＺｒＯ２より形成することもできる。
【００３０】
図３Ｅを参照すれば、ブロッキング酸化膜４６上にゲート電極４８を形成する。ゲート電極４８は、公知のように、導電性物質、例えばアルミニウム（Ａｌ）から形成することができる。前記のような工程を通じてトラップサイトの密度が増加した不揮発性メモリ素子を得ることができる。
【００３１】
図４は、本発明に係る不揮発性メモリ素子のＣ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）特性を示すグラフである。また、従来のＳｉ−ナノクリスタルから形成されたフローティングゲートを備える不揮発性メモリ素子のＣ−Ｖ特性を共に示す。図に示すように、本発明に係る不揮発性メモリ素子は、従来のＳｉ−ナノクリスタルから形成されたフローティングゲートを備える不揮発性メモリ素子よりもメモリ効果がさらに向上していることが分かる。
【００３２】
図５は、本発明に係る不揮発性メモリ素子のＩ−Ｖ（Ｃｕｒｒｅｎｔ−Ｖｏｌｔａｇｅ）特性を示すグラフである。また、従来のＳｉ−ナノクリスタルから形成されたフローティングゲートを備える不揮発性メモリ素子のＩ−Ｖ特性を共に示す。図に示すように、本発明に係る不揮発性メモリ素子は、従来のＳｉ−ナノクリスタルより形成されたフローティングゲートを備える不揮発性メモリ素子よりもＩ−Ｖ特性が向上していることが分かる。
【００３３】
本発明は、図面に示した実施の形態を参考にして説明されたが、これは、例示的なものに過ぎず、当業者であれば、この実施の形態から多様な変形及び均等な他の実施の形態が可能であるという点を理解できるであろう。したがって、本発明の技術的範囲は、特許請求の範囲により決定されなければならない。
【産業上の利用可能性】
【００３４】
本発明は、不揮発性メモリ素子の関連技術分野に有用である。
【図面の簡単な説明】
【００３５】
【図１】従来技術によるＳＯＮＯＳメモリ素子の概略的な断面図である。
【図２】本発明の望ましい実施の形態による不揮発性メモリ素子の概略的な断面図である。
【図３Ａ】本発明の実施の形態に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図３Ｂ】本発明の実施の形態に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図３Ｃ】本発明実施の形態に係る不揮発性メモリ素子の製造方法の工程を示すフローチャートである。
【図３Ｄ】本発明の実施の形態に係る不揮発性メモリ素子の製造方法の工程を示すフローチャートである。
【図３Ｅ】本発明の実施の形態に係る不揮発性メモリ素子の製造方法の工程を示すフローチャートである。
【図４】本発明に係る不揮発性メモリ素子のＣ−Ｖ特性を示すグラフである。
【図５】本発明に係る不揮発性メモリ素子のＩ−Ｖ特性を示すグラフである。
【符号の説明】
【００３６】
３０    半導体基板、
３２    ソース領域、
３４    ドレイン領域、
３６    チャンネル領域、
４１    トンネリング酸化膜、
４４    フローティングゲート、
４６    ブロッキング酸化膜、
４８    ゲート電極。
【図１】
2006229223.tif 000003
【図２】
2006229223.tif 000004
【図３Ａ】
2006229223.tif 000005
【図３Ｂ】
2006229223.tif 000006
【図３Ｃ】
2006229223.tif 000007
【図３Ｄ】
2006229223.tif 000008
【図３Ｅ】
2006229223.tif 000009
【図４】
2006229223.tif 000010
【図５】
2006229223.tif 000011