(57)【要約】【課題】  ミキサ回路における差動信号（Ｔｒｕｅ／Ｂａｒ）経路を調整することにより、妨害波特性を大幅に改善する。【解決手段】  ミキサ回路３ａにおいて負荷容量制御部ＬＣのトランジスタＴｒ１〜Ｔｒ３，Ｔｒ４〜Ｔｒ６は、デコード回路ＤＥＣ１から出力される制御信号によってＯＮ／ＯＦＦする。静電容量素子Ｃ１〜Ｃ８は、静電容量値がすべて同じとなっており、ＯＮするトランジスタが増えていくと出力負荷容量値が大きくな。たとえば、Ｔｒｕｅ側のトランジスタＴｒ１〜Ｔｒ３がすべてＯＮした場合、出力負荷容量値は、静電容量素子Ｃ１〜Ｃ４の静電容量値を合成したものとなる。そして、任意のトランジスタＴｒ１〜Ｔｒ６をＯＮさせて出力負荷容量値を可変し、ミキサ回路３ａがバランス状態となるように設定し、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を改善する。【選択図】  図２
2006314029.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を復調し、ベースバンド帯域信号に変換するギルバートセル回路からなるミキサを有し、
前記ミキサは、
出力部における差動信号経路の特性を任意に調整する特性制御部を備えたことを特徴とする無線通信用半導体集積回路装置。
【請求項２】
請求項１記載の無線通信用半導体集積回路装置において、
前記特性制御部は、
制御信号に基づいて、前記ミキサの出力における負荷容量を任意に可変する可変容量部と、
設定信号に基づいて、前記可変容量部に制御を出力する容量制御部とよりなることを特徴とする無線通信用半導体集積回路装置。
【請求項３】
請求項２記載の無線通信用半導体集積回路装置において、
前記可変容量部は、
前記ミキサの第１の出力部に一方の接続部が接続された複数の第１の静電容量素子と、
前記ミキサの第２の出力部に一方の接続部が接続された複数の第２の静電容量素子と、
前記容量制御部から出力された制御信号に基づいて任意の前記第１、および第２の静電容量素子における他方の接続部をそれぞれ基準電位に接続するスイッチング部とよりなることを特徴とする無線通信用半導体集積回路装置。
【請求項４】
請求項１記載の無線通信用半導体集積回路装置において、
前記特性制御部は、
制御信号に基づいて、前記ミキサにおけるバイアス用抵抗値を任意に可変する可変抵抗部と、
設定信号に基づいて、前記可変抵抗部に制御を出力する抵抗制御部とよりなることを特徴とする無線通信用半導体集積回路装置。
【請求項５】
請求項３記載の無線通信用半導体集積回路装置において、
前記可変抵抗部は、
一方の接続部が、前記ミキサの第１の出力部に接続された前記ギルバートセル回路の上段のトランジスタの制御端子に接続され、他方の接続部がバイアス回路に接続された複数の第１のバイアス用抵抗と、
一方の接続部が、前記ミキサの第２の出力部に接続された前記ギルバートセル回路の上段のトランジスタの制御端子に接続され、他方の接続部がバイアス回路に接続された複数の第２のバイアス用抵抗と、
前記抵抗制御部から出力された制御信号に基づいて、任意の前記第１、および第２のバイアス用抵抗の導通を制御するスイッチ部とよりなることを特徴とする無線通信用半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線信号の送受信技術に関し、特に、ダイレクトコンバージョン方式の携帯電話などにおけるミキサの妨害波特性の向上に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、移動体通信の１つとして、携帯電話が広く普及しており、その機能に対しても多様性が求められている。たとえば、携帯電話に用いられる高周波処理用モジュールでは、小型化の要求が非常に強い。
【０００３】
たとえば、高周波処理用モジュールの小型化を実現する技術として、中間周波数を経由することなく１段のミキサで無線周波数帯（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）をベースバンド信号の周波数帯（もしくは音声帯域の周波数帯）に変換するダイレクトコンバージョン方式がある。
【０００４】
このダイレクトコンバージョン方式によって、いわゆるスーパーへテロダイン方式などのように中間周波数段のミキサ、およびそれに付随するフィルタやマッチングなどの外付け部品などを削減することが可能となっている。
【０００５】
高周波処理用モジュールの受信時において、アンテナが受信した信号は、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）によって増幅された後、ダイレクトコンバージョンミキサによって周波数変換され、ＰＧＡ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）部で任意の出力レベルに増幅されて後段のベースバンド部に出力される。
【０００６】
ダイレクトコンバージョンミキサにおいては、該ミキサの出力からＰＧＡ部の出力までがＤＣ結合となっている。アンテナ入力レベルが小さい場合、前記ベースバンド部の所望のレベルの信号を出力するためにＰＧＡ部の利得は高くされるために、ＰＧＡの入力となるミキサ出力のわずかなＤＣ変動をもＰＧＡ部で増幅してしまうことになる。
【０００７】
よって、ＰＧＡ出力のＤＣ変動により受信感度劣化を生じるためにミキサ出力のＤＣ変動を極力小さくする必要がある。
【０００８】
ダイレクトコンバージョンミキサ、およびその後段のＰＧＡ部の回路は差動回路であるので、トランジスタ、抵抗などの素子の製造ばらつきや、配線のインピーダンス、寄生容量などが完全にバランスしたミキサ回路（以下、バランス状態という）であれば同じ方向にＤＣオフセットが生じて差動で見た場合にそれはキャンセルされ、差動間でのＤＣオフセットはなくなり問題はない。
【０００９】
そのために、ミキサにおける素子のペア、配線のインピーダンスなどをＩ信号／Ｑ信号、Ｔｒｕｅ／Ｂａｒ間で極力アンバランスが生じないようにレイアウトを行っている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上記のようなダイレクトコンバージョン方式による信号変換技術では、次のような問題点があることが本発明者により見い出された。
【００１１】
すなわち、ダイレクトコンバージョンミキサが、上記したように完全なバランス状態の回路であれば、ＤＣオフセットが生じても差動で見た場合にそれはキャンセルされ、ＤＣオフセットがなくなることになる。
【００１２】
レイアウトによる改善は、チップサイズの小型化などの制約によってほぼ限界となっており、また、信号の飛びつきによる外的要因も劣化の要因の１つとなっており、レイアウト的にバランス状態にさせても完全にＤＣオフセットをキャンセルすることができないという問題がある。
【００１３】
本発明の目的は、ミキサ回路における差動信号（Ｔｒｕｅ／Ｂａｒ）経路を調整することにより、妨害波特性を大幅に改善することのできる技術を提供することにある。
【００１４】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明の半導体集積回路装置は、受信信号を復調し、ベースバンド帯域信号に変換するギルバートセル回路からなるミキサを有し、該ミキサは、出力部における差動信号経路の特性を任意に調整する特性制御部を備えたものである。
【００１７】
また、本願のその他の発明の概要を簡単に示す。
【００１８】
本発明の半導体集積回路装置は、前記特性制御部が、制御信号に基づいて、ミキサの出力における負荷容量を任意に可変する可変容量部と、設定信号に基づいて、可変容量部に制御を出力する容量制御部とよりなるものである。
【００１９】
また、本発明の半導体集積回路装置は、前記可変容量部が、ミキサの第１の出力部に一方の接続部が接続された複数の第１の静電容量素子と、ミキサの第１の出力部に一方の接続部が接続された複数の第２の静電容量素子と、容量制御部から出力された制御信号に基づいて任意の第１、および第２の静電容量素子における他方の接続部をそれぞれ基準電位に接続するスイッチング部とよりなるものである。
【００２０】
さらに、本発明の半導体集積回路装置は、前記特性制御部が、制御信号に基づいて、ミキサにおけるバイアス用抵抗値を任意に可変する可変抵抗部と、設定信号に基づいて、可変抵抗部に制御を出力する抵抗制御部とよりなるものである。
【００２１】
また、本発明の半導体集積回路装置は、前記可変抵抗部が、一方の接続部がミキサの第１の出力部に接続されたギルバートセル回路の上段のトランジスタの制御端子に接続され、他方の接続部がバイアス回路に接続された複数の第１のバイアス用抵抗と、一方の接続部がミキサの第２の出力部に接続されたギルバートセル回路の上段のトランジスタの制御端子に接続され、他方の接続部がバイアス回路に接続された複数の第２のバイアス用抵抗と、抵抗制御部から出力された制御信号に基づいて、任意の第１、および第２のバイアス用抵抗の導通を制御するスイッチ部とよりなるものである。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２３】
（１）特性制御部によってミキサの出力部における差動信号経路の特性を任意に調整することができるので、妨害波特性を大幅に改善することができる。
【００２４】
（２）上記（１）により、受信信号の受信感度を向上させることが可能となり、携帯電話などの通信システムの性能を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
図１は、本発明の一実施の形態によるＲＦ処理部における受信系回路の一例を示すブロック図、図２は、図１のＲＦ処理部に設けられたミキサ回路の一例を示した回路図、図３は、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎの発生原理の一例を示した説明図、図４は、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎの他の発生原理の例を示した説明図、図５は、図２のミキサ回路がバランス状態、およびバランス状態でない場合に負荷容量制御部を動作させた際のシミュレーション結果を示す説明図である。
【００２７】
本実施の形態において、ＲＦ処理部（半導体集積回路装置）１は、たとえば、携帯電話などの通信システムに設けられ、受信信号を復調したり、送信信号を変調したりする。ＲＦ処理部１における受信系回路は、図１に示すように、ローノイズアンプ（ＬＮＡ）２、ミキサ部３、ＰＧＡ部４、および信号発生部５などから構成されている。
【００２８】
特に制限されるものでないが、ＲＦ処理部１は、たとえば、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）の通信方式による信号の変復調が可能に構成されている。
【００２９】
ローノイズアンプ２は、受信信号を増幅するアンプである。ミキサ部３は、ミキサ回路（ミキサ）３ａ，３ｂからなり、ローノイズアンプ２で増幅された受信信号に信号発生部５で分周されたＲＦローカル信号を合成することでＩ信号／Ｑ信号をそれぞれ復調する復調回路である。
【００３０】
ＰＧＡ部４は、ローパスフィルタＬＰＦ１〜ＬＰＦ６、利得制御アンプＰＧＡ１〜ＰＧＡ６、アンプＡＭＰ１，ＡＭＰ２、およびＤＣオフセットキャンセル回路ＤＯＣからなる。
【００３１】
ローパスフィルタＬＰＦ１〜ＬＰＦ３と利得制御アンプＰＧＡ１〜ＰＧＡ３とは、交互に直列形態にそれぞれ接続され、最終段に利得が固定のアンプＡＭＰ１が接続されており、これらによってＩ信号を増幅して図示しないベースバンド回路へ出力する。
【００３２】
また、ローパスフィルタＬＰＦ４〜ＬＰＦ６、および利得制御アンプＰＧＡ４〜ＰＧＡ６においても、交互に直列形態にそれぞれ接続され、最終段に利得が固定のアンプＡＭＰ２が接続された構成からなり、これらによってＱ信号を増幅し図示しないてベースバンド回路へ出力する。ＤＣオフセットキャンセル回路ＤＯＣは、アンプＡＭＰ１，ＡＭＰ２の出力におけるＤＣオフセットをキャンセルする。
【００３３】
信号発生部５は、高周波用発振回路（ＲＦＶＣＯ）によって生成された高周波信号を分周してＲＦローカル信号としてミキサ回路３ａ，３ｂに出力する。
【００３４】
図２は、ミキサ回路３ａ（，３ｂ）における一例を示した回路図である。
【００３５】
ミキサ回路３ａ（，３ｂ）は、トランジスタＴ１〜Ｔ６、抵抗Ｒ１〜Ｒ５、負荷容量制御部（特性制御部）ＬＣ、およびバイアス回路Ｂａ１，Ｂａ２などからなり、トランジスタＴ１〜Ｔ６によってギルバートセル回路が構成されている。
【００３６】
このギルバートセル回路において、上段がトランジスタＴ１〜Ｔ４によって構成され、下段がトランジスタＴ５，Ｔ６によって構成される。
【００３７】
トランジスタＴ１，Ｔ３のコレクタ、およびトランジスタＴ２，Ｔ４のコレクタが、ミキサ回路３ａ（，３ｂ）の出力部となり、ＰＧＡ部４にＤＣ結合（ダイレクトカップリング）されている。
【００３８】
トランジスタＴ１〜Ｔ４のベースには、信号発生部５から出力されたＲＦローカル信号が入力されるようにそれぞれ接続されており、トランジスタＴ５，Ｔ６のベースには、ローノイズアンプ２出力された増幅信号が入力されるようにそれぞれ接続されている。
【００３９】
バイアス回路Ｂａ１は、トランジスタＴ１〜Ｔ４のベースにそれぞれ接続されており、それらトランジスタＴ１〜Ｔ４にバイアス電圧を供給する。バイアス回路Ｂａ２は、トランジスタＴ５，Ｔ６のベースにそれぞれ接続されており、それらトランジスタＴ５，Ｔ６にバイアス電圧を供給する。
【００４０】
負荷容量制御部ＬＣは、トランジスタ（可変容量部、スイッチング部）Ｔｒ１〜Ｔｒ６、静電容量素子Ｃ１〜Ｃ８、およびデコード回路（容量制御部）ＤＥＣ１から構成されている。
【００４１】
静電容量素子（可変容量部、第１の静電容量素子）Ｃ１〜Ｃ４の一方の接続部には、ミキサ回路３ａ（，３ｂ）の一方の出力部（Ｔｒｕｅ）が並列接続されており、静電容量素子（可変容量部、第２の静電容量素子）Ｃ５〜Ｃ８の一方の接続部には、ミキサ回路３ａ（，３ｂ）の他方の出力部（Ｂａｒ）が並列接続されている。
【００４２】
静電容量素子Ｃ１〜Ｃ３の他方の接続部には、トランジスタＴｒ１〜Ｔｒ３の一方の接続部がそれぞれ接続されており、静電容量素子Ｃ５〜Ｃ７の他方の接続部には、トランジスタＴｒ４〜Ｔｒ６の一方の接続部がそれぞれ接続されている。
【００４３】
また、トランジスタＴｒ１〜Ｔｒ６の他方の接続部、および静電容量素子Ｃ４，Ｃ８の他方の接続部には、基準電位ＶＳＳがそれぞれ接続されている。トランジスタＴｒ１〜Ｔｒ６のゲートには、デコード回路ＤＥＣ１から出力される制御信号がそれぞれ入力されるように接続されている。
【００４４】
デコード回路ＤＥＣ１は、たとえば、ＲＦ処理部１に設けられたレジスタなどに記憶された制御ビットをデコードして制御信号を生成し、トランジスタＴｒ１〜Ｔｒ６の動作制御を行う。
【００４５】
トランジスタＴｒ１〜Ｔｒ６は、デコード回路ＤＥＣ１から出力される制御信号に基づいてＯＮ／ＯＦＦ動作を行い、負荷容量を任意に変化させる。
【００４６】
次に、本実施の形態におけるミキサ回路３ａ（，３ｂ）の作用について説明する。
【００４７】
まず、ミキサ回路３ａ（，３ｂ）における負荷容量制御部ＬＣの動作について、図２を用いて説明する。
【００４８】
トランジスタＴｒ１〜Ｔｒ３，Ｔｒ４〜Ｔｒ６は、デコード回路ＤＥＣ１から出力される制御信号によってＯＮ／ＯＦＦする。静電容量素子Ｃ１〜Ｃ８は、静電容量値がすべて同じとなっており、ＯＮするトランジスタが増えていくと出力負荷容量値が大きくなっていくことになる。
【００４９】
ただし、上記静電容量素子Ｃ１〜Ｃ８の静電容量値はすべて同じである必要はなく、たとえばＣ１を基準にＮ倍や２のＮ乗倍（Ｎは自然数）などの重み付けをしてもよい。重み付けをすることで、上記と同数の静電容量を設置した場合と比較してより広い範囲の負荷容量の調整を可能にすることができる。
【００５０】
たとえば、Ｔｒｕｅ（第１の出力部）側のトランジスタＴｒ１〜Ｔｒ３がすべてＯＮした場合、出力負荷容量値は、静電容量素子Ｃ１〜Ｃ４の静電容量値を合成したものとなる。また、Ｔｒｕｅ側のトランジスタＴｒ１〜Ｔｒ３、およびＢａｒ（第２の出力部）側のトランジスタＴｒ４〜Ｔｒ６のＯＮ／ＯＦＦ制御は独立して行うことが可能となっている。
【００５１】
次に、妨害波特性（ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性）について説明する。
【００５２】
ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性は、希望波以外の妨害波が入力された場合のＤＣ変動特性を示したものである。
【００５３】
図３は、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎの発生原理を示した説明図である。
【００５４】
図３の上方から下方にかけて、ローノイズアンプ２から出力された高周波信号（ＲＦ入力）、信号発生部５から出力されるＲＦローカル信号（ＲＦ  Ｌｏｃａｌ）、ならびにミキサ回路３ａ（，３ｂ）から出力される復調信号（ＭＩＸ出力）におけるスペクトラムをそれぞれ示している。
【００５５】
図示するように、ＲＦ入力に妨害波が入力された場合、ミキサ回路３ａ（、３ｂ）では歪みが発生し、高調波成分が生じることになる。この歪みは、妨害波の入力レベルを上げるほど大きくなり、それに伴って高調波成分も増加する、このとき、ＲＦ  Ｌｏｃａｌの信号の高調波と希望波の高調波成分とがミキシングされてしまい、ＭＩＸ出力にＤＣオフセットとなって現れる。
【００５６】
また、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎの他の発生原因として自己ミキシングがある。
【００５７】
この場合、図４に示すように、ローノイズアンプ２に入力された妨害波そのものや、ローノイズアンプ２、ミキサ回路３ａ（，３ｂ）などによって増幅された妨害波がＲＦ  Ｌｏｃａｌ側に飛びつき、ミキシングされることによってＤＣオフセットが発生してしまうことになる。
【００５８】
そこで、ミキサ回路３ａ（，３ｂ）においては、負荷容量制御部ＬＣのデコード回路ＤＥＣから出力される制御信号に基づいて任意のトランジスタＴｒ１〜Ｔｒ６をＯＮさせて出力負荷容量値を可変し、該ミキサ回路３ａ（、３ｂ）がバランス状態となるように設定し、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を改善する。
【００５９】
図５は、ミキサ回路３ａがバランス状態、およびバランス状態でない場合に負荷容量制御部ＬＣを動作させた際のシミュレーション結果を示す説明図である。
【００６０】
シミュレーションでは、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を評価できないために、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性と相関関係にある２次入力インターセプトポイント（ＩＩＰ２）によって評価を行っている。
【００６１】
図５において、縦軸はＩＩＰ２を示しており、横軸は、出力負荷容量値の変化を示している。横軸において、Ｘ軸＝０から右側にかけて数字が大きくなる（Ｘ軸＝１〜３）ほどミキサ回路３ａのＴｒｕｅ側の出力負荷容量値とＢａｒ側の出力負荷容量値との差が大きくなっていくことを示している。
【００６２】
たとえば、Ｘ軸＝０の場合はＴｒｕｅ側／Ｂａｒ側の負荷容量値の差がもっとも少ない、つまりＴｒｕｅ側／Ｂａｒ側の負荷容量値が同じであればよいのでので、ミキサ回路３ａにおけるＴｒｕｅ側のすべてのトランジスタＴｒ１〜Ｔｒ３と、Ｂａｒ側のすべてのトランジスタＴｒ４〜Ｔｒ６がＯＦＦとなっている状態、若しくは、トランジスタＴｒ１とトランジスタＴｒ４、トランジスタＴｒ１〜Ｔｒ２とトランジスタＴｒ４〜Ｔｒ５、トランジスタＴｒ１〜Ｔｒ３とトランジスタＴｒ４〜Ｔｒ６等の組み合わせでＯＮしている状態であればよい。
【００６３】
また、Ｘ軸＝１の場合にはミキサ回路３ａにおけるＴｒｕｅ側の静電容量素子Ｃ１が接続されているトランジスタＴｒ１がＯＮ、Ｂａｒ側のすべてのトランジスタＴｒ４〜Ｔｒ６がＯＦＦしている状態を示している。これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれの負荷容量値の差はたとえば、約ａｐＦとなり、Ｔｒｕｅ側の負荷容量値がＢａｒ側の負荷容量値に比べて１ステップ大きくなるように設定されている。
【００６４】
この場合、Ｔｒｕｅ側／Ｂａｒ側それぞれの負荷容量値の差がａｐＦになるようにＴｒｕｅ側の負荷容量値が大きくなるように設定できればトランジスタＴｒ１〜Ｔｒ６のＯＮ／ＯＦＦの組み合わせはこれ以外であってもよい。
【００６５】
さらに、Ｘ軸＝２の場合にはミキサ回路３ａにおけるＴｒｕｅ側の静電容量素子Ｃ１と静電容量素子Ｃ２が接続されているトランジスタＭ１とＭ２がＯＮ、Ｂａｒ側のすべてのトランジスタＴｒ４〜Ｔｒ６がＯＦＦしている状態を示している。これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれの負荷容量値の差はたとえば、約２ａｐＦとなり、Ｔｒｕｅ側の負荷容量値がＢａｒ側の負荷容量値に比べて２ステップ大きくなるように設定されている。
【００６６】
この場合、Ｔｒｕｅ側／Ｂａｒ側それぞれの負荷容量値の差が２ａｐＦになるようにＴｒｕｅ側の負荷容量値が大きくなるように設定できればトランジスタＴｒ１〜Ｔｒ６のＯＮ／ＯＦＦの組み合わせはこれ以外であってもよい。
【００６７】
Ｘ軸＝３の場合にはミキサ回路３ａにおけるＴｒｕｅ側の静電容量素子Ｃ１〜Ｃ３が接続されているＴｒｕｅ側のすべてのトランジスタＴｒ１〜Ｔｒ３がＯＮ、Ｂａｒ側のすべてのトランジスタＴｒ４〜Ｔｒ６がＯＦＦしている状態を示している。これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれの負荷容量値の差はたとえば、約３ａｐＦとなり、Ｔｒｕｅ側の負荷容量値がＢａｒ側の負荷容量値に比べて３ステップ大きくなるように設定されている。
【００６８】
また、Ｘ軸＝−３の場合にはミキサ回路３ａにおけるＴｒｕｅ側のすべてのトランジスタＴｒ１〜Ｔｒ３がＯＦＦ、Ｂａｒ側の静電容量素子Ｃ４〜Ｃ６が接続されているＢａｒ側のすべてのトランジスタＴｒ４〜Ｔｒ６がＯＮしている状態を示している。これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれの負荷容量値の差はたとえば、約３ａｐＦとなり、Ｂａｒ側の負荷容量値がＴｒｕｅ側の負荷容量値に比べて３ステップ大きくなるように設定されている。
【００６９】
さらに、図中、点線は、バランス状態でのミキサ回路３ａにおけるＩＩＰ２特性を示しており、実線は、バランス状態でないミキサ回路３ａにおいて負荷容量制御部ＬＣによって出力負荷容量値を可変した際のミキサ回路３ａのＩＩＰ２特性を示している。
【００７０】
点線で示すように、バランス状態にあるミキサ回路３ａでは、出力負荷容量値をＴｒｕｅ側／Ｂａｒ側いずれにも変化させない場合（Ｘ軸＝０）に最もＩＩＰ２特性がよくなっており、該出力負荷容量値をＴｒｕｅ側／Ｂａｒ側いずれに変化（バランス状態でない）させてもＩＩＰ２特性が劣化していくことがわかる。
【００７１】
一方、バランス状態でないミキサ回路３ａの場合には、実線で示すように出力負荷容量値をＴｒｕｅ側／Ｂａｒ側いずれにも変化させない場合（Ｘ軸＝０）においてＩＩＰ２特性が劣化している。
【００７２】
この劣化したＩＩＰ２特性を負荷容量制御部ＬＣによって出力負荷容量値を可変させてミキサ回路３ａをバランス状態に設定し、該ＩＩＰ２特性を改善する。図５では、Ｔｒｕｅ側の出力負荷容量値を１ステップ増加（Ｘ軸＝１）させたときに最もＩＩＰ２特性がされていることになり、出力負荷容量値のＴｒｕｅ側／Ｂａｒ側の差がそれよりも多くても少なくても（Ｘ軸＝−３〜０，２，３）ＩＩＰ２特性が劣化している。
【００７３】
よって、負荷容量制御部ＬＣのトランジスタＴｒ１のみをＯＮとして出力負荷容量値を１ステップ増加（Ｘ軸＝１）させ、その他のトランジスタＴｒ２〜Ｔｒ６はＯＦＦとなるように制御を行うことによって、ミキサ回路３ａにおけるＩＩＰ２特性、すなわちＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を改善することができる。
【００７４】
それにより、本実施の形態によれば、負荷容量制御部ＬＣによってミキサ回路３ａ，３ｂがバランス状態になるように出力負荷容量値を調整することができるので、該ミキサ回路３ａ，３ｂのＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を大幅に改善させることができる。
【００７５】
本実施の形態では、負荷容量制御部ＬＣによって出力負荷容量値を調整する技術に記載したが、たとえば、ギルバートセル回路を構成する上段のトランジスタＴ１〜Ｔ４のゲートとバイアス回路Ｂａ１との間に接続されているバイアス抵抗の抵抗値を可変することによってミキサ回路３ａの動作点をバランス状態にし、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を改善するようにしてもよい。
【００７６】
この場合、ミキサ回路３ａ（，３ｂ）は、図６に示すように、トランジスタＴ１〜Ｔ６、抵抗Ｒ１〜Ｒ５、バイアス抵抗制御部（特性制御部）ＢＣ、およびバイアス回路Ｂａ１，Ｂａ２から構成されている。バイアス抵抗制御部ＢＣは、バイアス回路Ｂａ１とトランジスタＴ１〜Ｔ４のベースとの間に接続されており、その他の回路構成は、図２と同様である。
【００７７】
バイアス抵抗制御部ＢＣは、スイッチ（可変抵抗部、スイッチ部）ＳＷ１〜ＳＷ８、抵抗Ｒｂ１〜Ｒｂ８、ならびにデコード回路（抵抗制御部）ＤＥＣ２から構成されている。抵抗（可変抵抗部、第１のバイアス用抵抗）Ｒｂ１〜Ｒｂ４の一方の接続部には、トランジスタＴ１，Ｔ４のベースがそれぞれ接続されており、抵抗（可変抵抗部、第２のバイアス用抵抗）Ｒｂ５〜Ｒｂ８の一方の接続部には、トランジスタＴ２，Ｔ３のベースがそれぞれ接続されている。
【００７８】
抵抗Ｒｂ１〜Ｒｂ８の他方の接続部には、スイッチＳＷ１〜ＳＷ８の一方の接続部がそれぞれ接続されており、それらスイッチＳＷ１〜ＳＷ８の他方の接続部には、バイアス回路Ｂａ１の出力部がそれぞれ接続されている。
【００７９】
また、スイッチＳＷ１〜ＳＷ８の制御端子には、デコード回路ＤＥＣ２から出力される制御信号が入力されるようにそれぞれ接続されており、これらスイッチＳＷ１〜ＳＷ８は、デコード回路ＤＥＣ２から出力される制御信号に基づいて、ＯＮ（導通）／ＯＦＦ（非道通）動作を行う。
【００８０】
デコード回路ＤＥＣ２は、たとえば、ＲＦ処理部１に設けられたレジスタなどに記憶された制御ビットをデコードして制御信号を生成してスイッチＳＷ１〜ＳＷ８の動作制御を行う。
【００８１】
Ｔｒｕｅ側の抵抗Ｒｂ１〜Ｒｂ４は、それぞれ異なる抵抗値からなり、その抵抗値は、Ｒｂ１＜Ｒｂ２＜Ｒｂ３＜Ｒｂ４となっている。同様に、Ｂａｒ側の抵抗Ｒｂ５〜Ｒｂ８もそれぞれ異なる抵抗値からなり、その抵抗値は、Ｒｂ５＜Ｒｂ６＜Ｒｂ７＜Ｒｂ８となっている。
【００８２】
また、抵抗Ｒｂ１と抵抗Ｒｂ５、抵抗Ｒｂ２と抵抗Ｒｂ６、抵抗Ｒｂ３と抵抗Ｒｂ７、および抵抗Ｒｂ４と抵抗Ｒｂ８とは、それぞれ同じ抵抗値となっている。そしてバイアス抵抗値は、スイッチＳＷ１〜ＳＷ４、ならびにスイッチＳＷ５〜ＳＷ８をそれぞれ独立して制御することによって調整を行う。
【００８３】
たとえば、Ｔｒｕｅ側のバイアス抵抗値を最も大きくする場合には、スイッチＳＷ４のみをＯＮするように制御することによって該バイアス抵抗値が最大となる。
【００８４】
図７は、ミキサ回路３ａがバランス状態、およびバランス状態でない場合にバイアス抵抗制御部ＢＣを動作させた際のシミュレーション結果を示す説明図である。
【００８５】
この場合も、シミュレーションでは、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を評価できないために、ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性と相関関係にある２次入力インターセプトポイント（ＩＩＰ２）によって評価を行っている。
【００８６】
図７において、縦軸はＩＩＰ２を示しており、横軸は、バイアス抵抗値の変化を示している。横軸において、Ｘ軸＝０から右側にかけて数字が大きくなる（Ｘ軸＝１〜３）ほどミキサ回路３ａのＴｒｕｅ側のバイアス抵抗値とＢａｒ側のバイアス抵抗値と差が大きくなっていることを示している。
【００８７】
たとえば、Ｘ軸＝０の場合には、ミキサ回路３ａにおけるＴｒｕｅ側の最もバイアス抵抗値の大きい抵抗Ｒｂ４が接続されているスイッチＳＷ４と、Ｂａｒ側の最もバイアス抵抗値の大きい抵抗Ｒｂ８が接続されているスイッチＳＷ８がＯＮとなっている状態を示している。よって、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値の差は約０Ωとなる。
【００８８】
この場合、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値が同じであればよいので、スイッチＳＷ１とスイッチＳＷ５、スイッチＳＷ２とスイッチＳＷ６、またはスイッチＳＷ３とスイッチＳＷ７のいずれかがＯＮしている状態であればよい。
【００８９】
また、Ｘ軸＝１の場合には、ミキサ回路３ａにおけるＴｒｕｅ側の２番目にバイアス抵抗値の小さい抵抗Ｒｂ２が接続されているスイッチＳＷ２と、Ｂａｒ側の最もバイアス抵抗値の小さい抵抗Ｒｂ５が接続されているスイッチＳＷ５がＯＮとなっている状態を示している。これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値の差はたとえば、約ａΩとなり、Ｔｒｕｅ側のバイアス抵抗値がＢａｒ側のバイアス抵抗値に比べて１ステップ大きくなるように設定される。
【００９０】
この場合、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値の差がａΩとなるようにＴｒｕｅ側のバイアス抵抗値が大きくなるように設定できればスイッチＳＷ１〜ＳＷ８のＯＮ／ＯＦＦ組み合わせはこれ以外であってもよい。
【００９１】
さらに、Ｘ軸＝２の場合には、ミキサ回路３ａにおけるＴｒｕｅ側の３番目にバイアス抵抗値の小さい抵抗Ｒｂ３が接続されているスイッチＳＷ３と、Ｂａｒ側の最もバイアス抵抗値の小さい抵抗Ｒｂ５が接続されているスイッチＳＷ５がＯＮとなっている状態を示している。
【００９２】
これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値の差はたとえば、約２ａΩとなり、Ｔｒｕｅ側のバイアス抵抗値がＢａｒ側のバイアス抵抗値に比べて２ステップ大きくなるように設定される。
【００９３】
この場合、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値の差が２ａΩとなるようにＴｒｕｅ側のバイアス抵抗値が大きくなるように設定できればスイッチＳＷ１〜ＳＷ８のＯＮ／ＯＦＦ組み合わせはこれ以外であってもよい。
【００９４】
Ｘ軸＝３の場合には、ミキサ回路３ａにおけるＴｒｕｅ側の最もバイアス抵抗値の大きい抵抗Ｒｂ４が接続されているスイッチＳＷ４がＯＮとなっており、Ｂａｒ側の最もバイアス抵抗値の小さい抵抗Ｒｂ５が接続されているスイッチＳＷ４がＯＮとなっている状態を示している。
【００９５】
これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値の差はたとえば、約３ａΩとなり、Ｔｒｕｅ側のバイアス抵抗値がＢａｒ側のバイアス抵抗値に比べて３ステップ大きくなるように設定される。
【００９６】
また、Ｘ軸＝−３の場合には、Ｔｒｕｅ側の最もバイアス抵抗値の小さい抵抗Ｒｂ１が接続されているスイッチＳＷ１がＯＮとなっており、Ｂａｒ側の最もバイアス抵抗値の大きい抵抗Ｒｂ８が接続されているスイッチＳＷ８がＯＮとなっている状態を示している。
【００９７】
これにより、Ｔｒｕｅ側／Ｂａｒ側それぞれのバイアス抵抗値の差はたとえば、約３ａΩとなり、Ｂａｒ側のバイアス抵抗値がＴｒｕｅ側のバイアス抵抗値に比べて３ステップ大きくなるように設定される。
【００９８】
ただし、上記バイアス抵抗値の差はＸ軸＝０に対して１ステップ変化するごとに整数倍で変化する場合を示しているが、たとえば２のＮ乗倍（Ｎは自然数）などの重み付けをしてもよい。重み付けをすることで、上記と同数のバイアス抵抗を設置した場合と比較してより広い範囲のバイアス抵抗の調整を可能にすることができる。
【００９９】
図７において、点線は、バランス状態でのミキサ回路３ａにおけるＩＩＰ２特性を示しており、実線は、バランス状態でないミキサ回路３ａにおいてバイアス抵抗制御部ＢＣによりバイアス抵抗値を可変した際のミキサ回路３ａのＩＩＰ２特性を示している。
【０１００】
点線で示すように、バランス状態にあるミキサ回路３ａでは、バイアス抵抗値をＴｒｕｅ側／Ｂａｒ側いずれにも変化させない場合（Ｘ軸＝０）に最もＩＩＰ２特性がよくなっており、該バイアス抵抗値をＴｒｕｅ側／Ｂａｒ側いずれに変化（バランス状態でない）させてもＩＩＰ２特性が劣化していくことがわかる。
【０１０１】
一方、バランス状態でないミキサ回路３ａでは、実線で示すようにバイアス抵抗値をＴｒｕｅ側／Ｂａｒ側いずれにも変化させない場合（Ｘ軸＝０）、ＩＩＰ２特性が劣化している。
【０１０２】
この劣化したＩＩＰ２特性をバイアス抵抗制御部ＢＣによってバイアス抵抗値を可変させてミキサ回路３ａをバランス状態に設定することにより、該ＩＩＰ２特性が改善されることになる。
【０１０３】
図７では、Ｔｒｕｅ側のバイアス抵抗値を１ステップ増加（Ｘ軸＝１）させたときに最もＩＩＰ２特性がされていることになり、該バイアス抵抗値のＴｒｕｅ側／Ｂａｒ側の差がそれよりも多くても少なくても（Ｘ軸＝−３〜０，２，３）ＩＩＰ２特性が劣化している。
【０１０４】
よって、バイアス抵抗制御部ＢＣのスイッチＳＷ２，ＳＷ５をＯＮとしてバイアス抵抗値を１ステップ増加（Ｘ軸＝１）させることによってミキサ回路３ａにおけるＩＩＰ２特性、すなわちＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性を改善することができる。
【０１０５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１０６】
本発明は、ダイレクトコンバージョン方式におけるミキサのＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎ特性の改善技術に適している。
【図面の簡単な説明】
【０１０７】
【図１】本発明の一実施の形態によるＲＦ処理部における受信系回路の一例を示すブロック図である。
【図２】図１のＲＦ処理部に設けられたミキサ回路の一例を示した回路図である。
【図３】ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎの発生原理の一例を示した説明図である。
【図４】ＡＭ−Ｓｕｐｐｒｅｓｓｉｏｎの他の発生原理の例を示した説明図である。
【図５】図２のミキサ回路がバランス状態、およびバランス状態でない場合に負荷容量制御部を動作させた際のシミュレーション結果を示す説明図である。
【図６】本発明の一実施の形態によるＲＦ処理部に設けられたミキサ回路の一例を示した回路図である。
【図７】図６のミキサ回路がバランス状態、およびバランス状態でない場合に負荷容量制御部を動作させた際のシミュレーション結果を示す説明図である。
【符号の説明】
【０１０８】
１  ＲＦ処理部（半導体集積回路装置）
２  ローノイズアンプ
３  ミキサ部
３ａ，３ｂ  ミキサ回路（ミキサ）
４  ＰＧＡ部
５  信号発生部
ＬＰＦ１〜ＬＰＦ６  ローパスフィルタ
ＰＧＡ１〜ＰＧＡ６  利得制御アンプ
ＡＭＰ１，ＡＭＰ２  アンプ
ＤＯＣ  ＤＣオフセットキャンセル回路
Ｔ１〜Ｔ６  トランジスタ
Ｒ１〜Ｒ５  抵抗
ＬＣ  負荷容量制御部（特性制御部）
Ｂａ１，Ｂａ２  バイアス回路
Ｔｒ１〜Ｔｒ６  トランジスタ（可変容量部、スイッチング部）
Ｃ１〜Ｃ４  静電容量素子（可変抵抗部、第１の静電容量素子）
Ｃ５〜Ｃ８  静電容量素子（可変抵抗部、第２の静電容量素子）
ＤＥＣ１  デコード回路（容量制御部）
ＢＣ  バイアス抵抗制御部（特性制御部）
ＳＷ１〜ＳＷ８  スイッチ（可変抵抗部、スイッチ部）
ＤＥＣ２  デコード回路（抵抗制御部）
Ｒｂ１〜Ｒｂ４  抵抗（可変抵抗部、第１のバイアス用抵抗）
Ｒｂ５〜Ｒｂ８  抵抗（可変抵抗部、第２のバイアス用抵抗）
【図１】
2006314029.tif 000003
【図２】
2006314029.tif 000004
【図３】
2006314029.tif 000005
【図４】
2006314029.tif 000006
【図５】
2006314029.tif 000007
【図６】
2006314029.tif 000008
【図７】
2006314029.tif 000009