(57)【要約】【課題】ＣＭＯＳイメージセンサに、各単位画素に備えられるＭＯＳトランジスタの代わりにＮＭＯＳトランジスタが備えられるとしても、ＮＭＯＳトランジスタのしきい電圧だけ動作範囲が低減されないＣＭＯＳイメージセンサを提供すること。【解決手段】ＣＭＯＳイメージセンサは、入射された光に対応して蓄積されたデータ信号を伝達するためのフォトダイオードと、該フォトダイオードから伝達されたデータ信号をセンシングノードに伝達するための伝達トランジスタと、電源電圧供給端に一方が接続され、前記センシングノードに伝達されたデータ信号をゲートに受け取って、他方を駆動するための駆動トランジスタとを備える単位画素と、前記伝達トランジスタのゲートに前記電源電圧供給端から供給される電源電圧より高いレベルの高電圧を提供するための高電圧供給回路とを備える。【選択図】図２
2006191623.tif 000002
【特許請求の範囲】
【請求項１】
入射された光に対応して蓄積されたデータ信号を伝達するためのフォトダイオードと、該フォトダイオードから伝達されたデータ信号をセンシングノードに伝達するための伝達トランジスタと、電源電圧供給端に一方が接続され、前記センシングノードに伝達されたデータ信号をゲートに受け取って、他方を駆動するための駆動トランジスタとを備える単位画素と、
前記伝達トランジスタのゲートに前記電源電圧供給端から供給される電源電圧より高いレベルの高電圧を提供するための高電圧供給回路と
を備えることを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記電源電圧供給端と前記センシングノードとに接続されたリセットトランジスタをさらに備え、前記リセットトランジスタのゲートには、前記高電圧を印加されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
前記高電圧供給回路が、
前記高電圧より高いレベルの基準高電圧を生成するための高電圧発生部と、
前記基準高電圧を前記高電圧にダウンさせて出力し、出力される高電圧のレベルが前記基準高電圧の変動に関係なく安定的に出力するための高電圧出力部と
を備えることを特徴とする請求項１または２に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記高電圧発生部が、
前記高電圧出力部に入力される基準高電圧のレベルを感知するための感知部と、
該感知部で感知した結果に対応して、発振されたクロックを出力する発振器と、
該発振器に出力されるクロックに応答して、出力端に電荷をポンピングすることにより、前記高電圧出力部に前記基準高電圧が供給されるようにするチャージポンプと
を備えることを特徴とする請求項３に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記高電圧発生部は、前記感知部で感知する電圧のレベルを調整するために、セットされた値を前記感知部に伝達するためのデコーダをさらに備えることを特徴とする請求項４に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記高電圧出力部は、
前記電源電圧を所定レベルに分割した基準電圧を出力する基準電圧生成部と、
該基準電圧に応答して、前記基準高電圧を前記高電圧に減圧して出力する電圧レギュレーターと
を備えることを特徴とする請求項３に記載のＣＭＯＳイメージセンサ。
【請求項７】
前記高電圧出力部は、
前記基準電圧生成部から出力される基準電圧のレベルを調整するために、セットされた値を前記基準電圧生成部に供給するデコーダをさらに備えることを特徴とする請求項６に記載のＣＭＯＳイメージセンサ。
【請求項８】
前記基準電圧生成部は、
前記電源電圧供給端から提供される電源電圧を分配した分配電圧を出力するための電圧分配部と、
前記分配電圧にセットされた値により、一定のレベルの電圧値を加算した前記基準電圧を供給するための基準電圧供給部と
を備えることを特徴とする請求項６に記載のＣＭＯＳイメージセンサ。
【請求項９】
前記電圧分配部は、
一方が前記電源電圧供給端に接続され、ゲートが他方の端に接続された第１ＰＭＯＳトランジスタと、
該第１ＰＭＯＳトランジスタの他方の端と接地電圧供給端との間に接続され、ゲートが前記接地電圧供給端に接続された第２ＰＭＯＳトランジスタと
を備えることを特徴とする請求項８に記載のＣＭＯＳイメージセンサ。
【請求項１０】
前記電圧分配部は、
一方が前記電源電圧供給端に接続され、ゲートが前記一方の端に接続された第１ＮＭＯＳトランジスタと、
該第１ＮＭＯＳトランジスタの他方の端と接地電圧供給端との間に接続され、ゲートが前記第１ＮＭＯＳトランジスタの他方の端に接続された第２ＮＭＯＳトランジスタと
を備えることを特徴とする請求項８に記載のＣＭＯＳイメージセンサ。
【請求項１１】
前記基準電圧供給部は、
セットされた値により電流量を調整して供給し、前記電源電圧供給端に接続された第１電流源と、
前記接地電圧供給端に接続された第２電流源と、
前記第１電流源と第２電流源との間に提供される抵抗を備え、該抵抗の一方の端に前記分配電圧を受け取り、他方の端に前記基準電圧を提供することを特徴とする請求項９または１０に記載のＣＭＯＳイメージセンサ。
【請求項１２】
前記電圧レギュレーターは、
前記基準高電圧と接地電圧とを駆動電圧として受け取り、フィードバック電圧を正入力端に、前記基準電圧を副入力端に受け取る演算増幅器と、
ゲートに前記演算増幅器の出力を受け取り、前記基準高電圧を一方に受け取って、他方から前記高電圧を出力する第１ＰＭＯＳトランジスタと、
一方とバルク端子とが前記第１ＭＯＳトランジスタの一方の端に接続され、ゲート端は他方に接続され、他方の端に前記フィードバック電圧を提供する第２ＰＭＯＳトランジスタと、
一方とバルク端子とが前記第２ＰＭＯＳトランジスタの他方の端に接続され、ゲート端と他方の端とが接地電圧供給端との間に接続された第３ＰＭＯＳトランジスタと
を備えることを特徴とする請求項６に記載のＣＭＯＳイメージセンサ。
【請求項１３】
前記高電圧は、前記基準電圧の２倍レベルを有することを特徴とする請求項１２に記載のＣＭＯＳイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサに関し、特に、ＣＭＯＳイメージセンサの単位画素に提供される電圧発生器に関する。
【背景技術】
【０００２】
一般に、イメージセンサとは、光学映像を電気信号に変換する半導体素子であり、代表的なイメージセンサには、電荷結合素子（ＣＣＤ）及びＣＭＯＳイメージセンサがある。
【０００３】
これらのうち、ＣＣＤは、個々のＭＯＳキャパシタが相互に非常に近接して位置し、電荷キャリアがキャパシタに格納されて伝送される素子である。また、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路として利用するＣＭＯＳ技術を利用して、画素と同じ数だけのＭＯＳトランジスタ（通常４つのＭＯＳトランジスタ）が配列され、これらのＭＯＳトランジスタを使用して、順に出力を検出するスイッチング方式が採用された素子である。
【０００４】
図１は、ＣＭＯＳイメージセンサにおける１単位画素を示す回路図である。
【０００５】
図１に示されているように、１単位画素１００内は、１つのフォトダイオード１０と４つのＮＭＯＳトランジスタ１１、１２、１３、１４とから構成されている。４つのＮＭＯＳトランジスタ１１、１２、１３、１４は、フォトダイオード１０で生成された光電荷を電荷感知ノードＮに運送するための伝達ＭＯＳトランジスタ１１と、次の信号検出のために、電荷感知ノード１１に格納されている電荷を排出するためのリセットＭＯＳトランジスタ１２と、ソースフォロアの役割を果たすドライブＭＯＳトランジスタ１３及びスイッチングの役割でアドレスを指定できるようにするセレクトＭＯＳトランジスタ１４とから構成される。
【０００６】
このように、４つのＭＯＳトランジスタ１１、１２、１３、１４と１つのフォトダイオード１０とが１つの単位画素をなし、ＣＭＯＳイメージセンサに備えられる単位画素の数に応じて、ＣＭＯＳイメージセンサのピクセルアレイに備えられるフォトダイオード１０とそれに対応する単位画素用ＭＯＳトランジスタとの数が決まるものである。
【０００７】
イメージセンサは、光学レンズを介して光を受け取って、カラーに該当する電気的デジタルコードを送信する。
【０００８】
解像度に応じて、備えられる単位画素の数が決まり、各単位画素は、図１に示されたように、１つのフォトダイオードと４つのトランジスタとを備えて動作する。
【０００９】
フォトダイオードは、入射された光に対応する電子を蓄積し、蓄積された電子は、スイッチの役割を果たす伝達トランジスタ１１を介して、センシングノードＦＤに伝達される。
【００１０】
ソースフォロアの役割を果たす駆動トランジスタ１３は、センシングノードＦＤに印加された電子によってソース端を駆動する。次に、セレクタートランジスタがターンオンされれば、駆動トランジスタ１３により駆動された信号がＣＤＳ回路に出力される。
【００１１】
この時、ＣＤＳ回路に出力される信号は、センシングノードに伝達された純粋なデータ信号だけでなく、センシングノードにあるノイズ成分も含んでいる。
【００１２】
したがって、これを除去する動作が必要となるが、ＣＭＯＳイメージセンサは、まずリセットトランジスタをターンオンして、センシングノードにあるリセット信号を受け取り、次に、リセット信号が含まれたデータ信号をＣＤＳ回路から受け取って、２値の差値を求めて、実際データ信号として使用している。
【００１３】
リセット信号を出力するためには、リセットトランジスタをターンオンさせるが、この場合、センシングノードＦＤには、リセットトランジスタ１２のしきい電圧だけダウンされた電圧が伝達され、駆動トランジスタ１３のソース端には、センシングノードＦＤの電圧レベルで再び駆動トランジスタのしきい電圧だけダウンされた電圧が伝達される。したがって、リセットトランジスタのしきい電圧だけダイナミックレンジが減少する。
【００１４】
また、フォトダイオードにより伝達される信号も、結局、伝達トランジスタ１１と駆動トランジスタ１３とのしきい電圧だけ信号が減少した状態で伝達されるしかない。
【００１５】
これは、ＣＭＯＳイメージセンサの単位画素に配置されたトランジスタが全てＮＭＯＳトランジスタであるため、しきい電圧より低い信号は伝達させることができないためである。
【００１６】
特に、低照度では、フォトダイオードに格納されたチャージがセンシングノードＦＤに全て伝達されなくなって、具現されたイメージが全体的に暗い現象が発生し、全体的なイメージの品質が低下する。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、ＣＭＯＳイメージセンサの各単位画素に備えられるＭＯＳトランジスタの代わりにＮＭＯＳトランジスタが備えられるとしても、ＮＭＯＳトランジスタのしきい電圧だけ動作範囲が低減されないＣＭＯＳイメージセンサを提供することにある。
【課題を解決するための手段】
【００１８】
本発明のＣＭＯＳイメージセンサによれば、入射された光に対応して蓄積されたデータ信号を伝達するためのフォトダイオードと、該フォトダイオードから伝達されたデータ信号をセンシングノードに伝達するための伝達トランジスタと、電源電圧供給端に一方が接続され、前記センシングノードに伝達されたデータ信号をゲートに受け取って、他方を駆動するための駆動トランジスタとを備える単位画素と、前記伝達トランジスタのゲートに前記電源電圧供給端から供給される電源電圧より高いレベルの高電圧を提供するための高電圧供給回路とを備える。
【発明の効果】
【００１９】
本発明によれば、ＣＭＯＳイメージセンサの単位画素をなすトランジスタのうち、リセットトランジスタまたは伝達トランジスタのゲートに電源電圧より高いレベルの高電圧を提供することにより、リセットトランジスタのしきい電圧による電圧損失を除去し、伝達トランジスタのしきい電圧による伝達損失分を補償できるので、単位画素のダイナミックレイジーの増加と低照度上でイメージを改善して、良好な画質を維持できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の最も好ましい実施の形態を図面を参照しながら説明する。
【００２１】
図２は、本発明の好ましい実施の形態に係るＣＭＯＳイメージセンサを示す図である。
【００２２】
図２に示されているように、入射された光に対応して蓄積されたデータ信号を伝達するためのフォトダイオードと、フォトダイオードから伝達されたデータ信号をセンシングノードＦＤに伝達するための伝達トランジスタ１１と、電源電圧供給端に一方が接続され、センシングノードＦＤに伝達されたデータ信号をゲートに受け取って、他方を駆動するための駆動トランジスタ１３とを備える単位画素１００と、伝達トランジスタ１１のゲートに、電源電圧供給端ＶＤＤＡから供給される電源電圧より高いレベルの高電圧ＶＰＸをゲート印加電圧ＶＴＸとして提供するための高電圧供給回路２００、３００とを備える。
【００２３】
また、電源電圧供給端ＶＤＤＡとセンシングノードＦＤとに接続されたリセットトランジスタ１２をさらに備え、リセットトランジスタ１２のゲートには、高電圧ＶＰＸをゲート印加電圧ＶＲＸとして印加されることを特徴とする。
【００２４】
本発明の最も大きな特徴は、ＣＭＯＳイメージセンサの単位画素の伝達トランジスタ１１とリセットトランジット１２とのゲート印加電圧として、電源電圧より高い高電圧を生成し印加することにある。
【００２５】
この時、伝達トランジスタ１１のための高電圧とリセットトランジット１２のための高電圧をそれぞれ生成して供給することもできるが、本実施の形態では、１つの高電圧ＶＰＸを生成して、伝達トランジスタ１１とリセットトランジット１２とのゲート印加電圧として供給する。
【００２６】
伝達トランジスタ１１のための高電圧とリセットトランジット１２のための高電圧とをそれぞれ生成して供給すれば、それぞれの動作特性に適した好適の高電圧を生成し供給できるという長所があるが、このためには、それぞれの高電圧を生成するための回路を別に備えなければならない。
【００２７】
以下では、１つの高電圧を生成して、各々伝達トランジスタとリセットトランジスタとのゲート端に印加することと仮定し説明する。
【００２８】
高電圧供給回路２００、３００は、高電圧ＶＰＸより高いレベルの基準高電圧ＶＰＰを生成するための高電圧発生部２００と、基準高電圧ＶＰＰを高電圧ＶＰＸにダウンして出力し、出力される高電圧ＶＰＸのレベルが基準高電圧の変動に関係なく安定的に出力するための高電圧出力部３００とを備える。
【００２９】
高電圧発生部２００は、高電圧出力部３００に入力される基準高電圧ＶＰＰのレベルを感知するための感知部２１０と、感知部２１０で感知した結果に対応して、発振されたクロックを出力する発振器２２０と、発振器２２０に出力されるクロックに応答して、出力端に電荷をポンピングすることにより、高電圧出力部３００に基準高電圧ＶＰＰが供給されるようにするチャージポンプ２３０とを備える。
【００３０】
また、高電圧発生部２００は、感知部２１０で感知する電圧のレベルを調整するために、セットされた値を感知部２１０に伝達するためのデコーダ２４０をさらに備える。
【００３１】
高電圧出力部３００は、電源電圧ＶＤＤＡを所定レベルに分割した基準電圧ＶＰＸ＿ＲＥＦを出力する基準電圧生成部３１０と、基準電圧ＶＰＸ＿ＲＥＦに応答して基準高電圧ＶＰＰを高電圧ＶＰＸに減圧し出力する電圧レギュレーター３２０とを備える。
【００３２】
高電圧出力部３００は、基準電圧生成部３１０から出力される基準電圧のレベルを調整するためにセットされた値を、前記基準電圧生成部３１０に供給するデコーダ３３０をさらに備える。
【００３３】
図３は、図２に示された基準電圧生成部を示す回路図である。
【００３４】
図３に示されているように、基準電圧生成部３１０は、電源電圧供給端ＶＤＤＡから提供される電源電圧を分配した分配電圧ＶＤＤＡ／２を出力するための電圧分配部３１１と、分配電圧ＶＤＤＡ／２にセットされた値により一定のレベルの電圧値ＲＩを加算した基準電圧ＶＰＸ＿ＲＥＦを供給するための基準電圧供給部３１２とを備える。
【００３５】
電圧分配部３１１は、一方が電源電圧供給端ＶＤＤＡに接続され、ゲートが他方の端に接続された第１ＰＭＯＳトランジスタＭＰ１と、第１ＰＭＯＳトランジスタＭＰ１の他方の端と接地電圧供給端との間に接続され、ゲートが接地電圧供給端に接続された第２ＰＭＯＳトランジスタＭＰ２とを備える。
【００３６】
ここでは、電圧分配部３１１をＰＭＯＳトランジスタで具現したが、ＮＭＯＳトランジスタをダイオード接続させて利用することにより具現することもできる。
【００３７】
基準電圧供給部３１２は、セットされた値により電流量を調整して供給し、電源電圧供給端ＶＤＤＡに接続された第１電流源Ｉｓ１と、接地電圧供給端に接続された第２電流源Ｉｓ２と、第１電流源Ｉｓ１と第２電流源Ｉｓ２との間に提供されている抵抗Ｒを備え、抵抗の一方の端に分配電圧ＶＸ＝ＶＤＤＡ／２を受け取ることを特徴とする。
【００３８】
図４は、図２のレギュレーターを示す回路図である。
【００３９】
図４に示されているように、電圧レギュレーター３２０は、基準高電圧ＶＰＰと接地電圧とを駆動電圧として受け取り、フィードバック電圧ＶＰＸ＿ＣＯＭＰを正入力端（＋）に、基準電圧ＶＰＸ＿ＲＥＦを副入力端に受け取る演算増幅器Ａと、ゲートに演算増幅器Ａの出力を受け取り、基準高電圧ＶＰＰを一方に受け取って、他方に高電圧ＶＰＸを出力する第１ＰＭＯＳトランジスタＭＰ３と、一方とバルク端子とが第１ＭＯＳトランジスタＭＰ３の一方の端に接続され、ゲート端は、他方に接続され、他方の端にフィードバック電圧ＶＰＸ＿ＣＯＭＰを提供する第２ＰＭＯＳトランジスタＭＰ４と、一方とバルク端子とが第２ＰＭＯＳトランジスタＭＰ４の他方の端に接続され、ゲート端と他方の端が接地電圧供給端の間に接続された第３ＰＭＯＳトランジスタＭＰ５とを備える。
【００４０】
図５と図６とは、図２に示されたＣＭＯＳイメージセンサの動作を示す波形図である。特に、図５は、基準高電圧が変動されても高電圧ＶＰＸ＝ＶＲＸ，ＶＴＸは変動されずに一定のレベルに出力されることを示す波形図であり、図６は、デコーダから出力される値に応じて、高電圧ＶＰＸ＝ＶＲＸ，ＶＴＸのレベルを異なるように出力できることを示す波形図である。
【００４１】
以下では図２ないし図６を参考して、本実施の形態に係るＣＭＯＳイメージセンサの動作を説明する。
【００４２】
まず、基準高電圧ＶＰＰを生成して出力する高電圧発生部２００の動作を説明する。
【００４３】
感知部２１０では、高電圧出力部３００に伝達される基準高電圧ＶＰＰのレベルを感知し、そのレベルが決められたレベルより低い時、発振器をアクティブにする信号ＶＬＤを出力する。
【００４４】
発振器２２０は、感知部２１０から伝達される信号ＶＬＤに応じてクロックを発振させ出力する。チャージポンプ２３０は、発振器からクロックが入力されれば、出力端に電荷をポンピングする。電荷がポンピングされれば、基準高電圧ＶＰＰが本来のレベルを維持しながら高電圧発生部２００に伝達される。この時、デコーダは、感知部２１０で感知する電圧の大きさをセットするためのものである。
【００４５】
次に、高電圧出力部２００の動作を述べると、まず高電圧出力部３００の基準電圧生成部３１０は、電圧分配部３１１で電源電圧レベルを１／２に分配した電圧ＶＸ＝ＶＤＤＡ／２を提供し、基準電圧供給部３１０は、分配電圧に一定の値が加算された基準電圧ＶＰＸ＿ＲＥＦを出力する。
【００４６】
基準電圧供給部３１０の抵抗に流れる電流をＩと仮定すれば、出力される基準電圧ＶＰＸ＿ＲＥＦは、ＶＸ＋ＲＩとなる。この時、電流源Ｉｓ１、Ｉｓ２を介して流れる電流を調整すれば、基準電圧ＶＰＸ＿ＲＥＦのレベルを調整することができ、デコーダ３３０によりセットされた値を調整すれば良い。
【００４７】
レギュレーター３２０の演算増幅器Ａは、基準電圧ＶＰＸ＿ＲＥＦとフィードバック電圧ＶＰＸ＿ＣＯＭＰとを比較して、両入力値を同一になるようにするが、フィードバック電圧ＶＰＸ＿ＣＯＭＰが基準電圧ＶＰＸ＿ＲＥＦと同一になれば、最終的に出力される値が高電圧ＶＰＸになり、この時、高電圧ＶＰＸと基準電圧との関係は、ＶＰＸ＝２ＶＰＸ＿ＲＥＦの関係を有する。
【００４８】
このように生成された高電圧ＶＰＸは、ＣＭＯＳイメージセンサの単位画素をなす伝達トランジスタまたはリセットトランジスタのゲートに提供するか、伝達トランジスタとリセットトランジスタとのゲートに提供する。
【００４９】
伝達トランジスタのゲートに高電圧ＶＰＸが提供されれば、上述したように伝達トランジスタのしきい電圧によりフォトダイオードからセンシングノードＦＤに電子が伝達される際に減少される量だけをさらに伝達できる。
【００５０】
したがって、フォトダイオードからより多くの電子を伝達できるため、単位画素のダイナミックレンジの増加と低照度上でイメージを改善させ得るので、良好な画質を維持できる。
【００５１】
また、リセットトランジスタのゲートに高電圧ＶＰＸが提供されれば、リセットトランジスタがターンオンされるためのしきい電圧だけセンシングノードにある電子をより多く除去できる。
【００５２】
ここで、高電圧発生部で生成した基準高電圧ＶＰＰを直に単位画素に供給しない理由は、基準高電圧ＶＰＰはチャージを充電することでレベルが形成される電圧であるゆえに、電圧レベルが続いて変動される。この時、変動される量は、約１００〜２００ｍＶ程度になるが、このように変動される基準高電圧を直に単位画素に伝達すれば、単位画素のリセット電圧が約１０〜２０ｍＶ程度変わり、これによってＡ／Ｄ変換器での解像度（Resolution）が低下して、イメージセンサの画質が悪くなる。
【００５３】
これを解決するために、基準高電圧は、高電圧ＶＰＸより約０．３〜０．５Ｖ程度高いターゲットで形成し、これを減圧した高電圧を最終的に使用する。この時、レギュレーター３００を介して出力される高電圧ＶＰＰは、動作電圧変動、温度変化及び工程条件の変化等に鈍感な特性を有する。
【００５４】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【００５５】
特にＣＭＯＳイメージセンサの単位画素をなすトランジスタの数は、ケースにより異なるが、３つのＭＯＳトランジスタで具現する場合、伝達トランジスタを省略することもある。この場合にも、リセットトランジスタのゲートに上述した高電圧ＶＰＸを提供すれば、リセットトランジスタのしきい電圧による損失を除去できる。
【図面の簡単な説明】
【００５６】
【図１】ＣＭＯＳイメージセンサにおける１単位画素を示す回路図である。
【図２】本発明の好ましい実施の形態に係るＣＭＯＳイメージセンサを示す図である。
【図３】図２に示された基準電圧生成部を示す回路図である。
【図４】図２のレギュレーターを示す回路図である。
【図５】図２に示されたＣＭＯＳイメージセンサの動作を示す波形図である。
【図６】図２に示されたＣＭＯＳイメージセンサの動作を示す波形図である。
【符号の説明】
【００５７】
Ｔｘ      伝達トランジスタ
Ｄｘ      駆動トランジスタ
Ｒｘ      リセットトランジスタ
Ｓｘ      セレクタートランジスタ
１０      フォトダイオード
ＭＰ１〜ＭＰ５      ＰＭＯＳトランジスタ
【図１】
2006191623.tif 000003
【図２】
2006191623.tif 000004
【図３】
2006191623.tif 000005
【図４】
2006191623.tif 000006
【図５】
2006191623.tif 000007
【図６】
2006191623.tif 000008