(57)【要約】【課題】機能回路部を統合することで小型化、省電力化された周波数コンバータを提供する。【解決手段】周波数コンバータは、可変な所定共振周波数で共振するＬＣ共振回路１と、ＣＭＯＳトランジスタＭP ，ＭN が交互にオン・オフする差動回路２と、該差動回路２に供給する電流を制御するＣＭＯＳトランジスタＭB を備えた制御電流生成回路３とを備える。制御電流生成部３のＣＭＯＳトランジスタＭB のゲートには、インダクタをＬ0 介して直流の制御電圧Ｖb に、コンデンサＣ0 を介して入力されたＲＦ信号が重畳されて入力する。このため、差動回路２からは、制御電圧Ｖb にＲＦ信号が重畳した電圧信号による電流ＩBiasが生成される。これにより、周波数コンバータからは共振周波数信号（ローカル信号）とＲＦ信号とのミキシング信号が出力する。【選択図】  図１
2006033071.tif 000002
【特許請求の範囲】
【請求項１】
入力された第１周波数信号を所定周波数のローカル信号を用いて所望の第２周波数信号に変換する周波数コンバータにおいて、
前記ローカル信号の周波数を共振周波数とするＬＣ回路と、該ＬＣ回路に接続して互いに差動する第１、第２の能動素子と、該第１，第２の能動素子に定電流を供給する定電流手段とを備え、
該定電流手段の制御信号と前記第１周波数信号とを、前記定電流手段に入力することを特徴とする周波数コンバータ。
【請求項２】
前記定電流手段は第３の能動素子を備え、該第３の能動素子の制御信号入力部に前記制御信号に、前記第１周波数信号を重畳した信号を入力する請求項１に記載の周波数コンバータ。
【請求項３】
前記第３の能動素子の相互コンダクタンスを、前記第３の能動素子に前記制御信号のみを入力する定常の相互コンダクタンスよりも大きくした請求項２に記載の周波数コンバータ。
【請求項４】
前記第１周波数信号であるＲＦ信号を前記第２周波数信号であるＩＦ信号に変換する請求項１〜請求項３のいずれかに記載の周波数コンバータと、
前記ローカル信号の周波数を設定するローカル周波数設定信号を生成して、前記周波数コンバータに供給するＰＬＬ回路とを備えたＲＦ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力された信号の周波数を所定周波数のローカル信号を用いて、異なる周波数に変換する周波数コンバータ、特に、ＲＦ信号をローカル信号を用いてＩＦ信号にダウンコンバートするダウンコンバータ、および、このコンバータを備えたＲＦ受信装置に関するものである。
【背景技術】
【０００２】
従来、ＲＦ受信装置として図４に示す構造のものが多く用いられている。
図４は従来のＲＦ受信装置の概略構成を示すブロック図である。
図４に示すように、ＲＦ受信装置は、電圧制御発振器１０１、ミキサ１０２、バッファ回路１０３、およびＩＦフィルタ１０４を含んで構成されている。電圧制御発振器１０１は所定周波数のローカル信号を生成してバッファ回路１０３に出力し、バッファ回路１０３はこのローカル信号をバッファリングした後、ミキサ１０２に供給する。ミキサ１０２にはＲＦ信号が入力されており、このＲＦ信号とローカル信号とをミキシングして出力する。このＲＦ信号周波数成分と、ＲＦ信号周波数からローカル信号の周波数を減算したＩＦ信号周波数成分とを含んだミキシング信号はＩＦフィルタ１０４に入力され、ＩＦ信号のみが出力される。
【０００３】
このようなＲＦ受信装置の電圧制御発振器１０１には、通常、図５に示すようなＬＣ型発振器で構成されている。
図５は従来の電圧制御発振器の概略構成を示す回路図である。
図５に示すように、従来の電圧制御発振器は、インダクタＬt と可変容量ダイオードＶＤとを２対備えるＬＣ共振回路２０１と、１対のＭＯＳトランジスタＭP ，ＭN が差動する差動回路２０２と、差動回路２０２に定電流を供給するＭＯＳトランジスタＭB からなる定電流回路２０３とを備える。この電圧制御発振器は、ＬＣ共振回路２０１の共振周波数で、ＬＣ共振回路２０１が所定の等価インピーダンスＲp になるとともに、ＭＯＳトランジスタＭP ，ＭN が定電流回路２０３により設定される定電流ＩBAISにより交互にスイッチングオン・オフすることにより、次に示す電圧信号Ｖout をローカル信号として出力する。
【０００４】
Ｖout ≒ＲP ・ＩBias・ｓｉｎ（ωLOｔ）    −（１）
ωLOは前記共振周波数での角周波数である。
【０００５】
このような構成の電圧制御発振器を基本とした電圧制御発振器が非特許文献１にも開示されており、同様にローカル信号を生成する。
【０００６】
このように生成されたローカル信号を用いて、ＲＦ受信装置はＲＦ信号をＩＦ信号にダウンコンバートしている。
【非特許文献１】Ali Hajimiri and Thomas H. Lee,「Design Issues in CMOSDifferential LC Oscillators 」, IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.34,NO5,MAY 1999,p.717-724
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、ＲＦ受信装置は、小型化、省電力化される傾向があり、これに伴い、ＲＦ受信装置を構成する各機能回路部の小型化、省電力化が要求されている。
【０００８】
しかしながら、従来のＲＦ受信装置を構成する前述の電圧制御発振器やミキサ等の機能回路のそれぞれにおいて、小型化、省電力化し得る限界が存在するので、ＲＦ受信装置としては、これら各機能回路部が実現し得る最も小さい形状および最も低い消費電力を加えてなる大きさおよび消費電力を少なくとも必要とする。例えば、電圧制御発振器とバッファ回路とミキサとからなるダウンコンバート部であれば、電圧制御発振器、バッファ回路、ミキサの各大きさと加えた大きさを最小限必要とし、電圧制御発振器、バッファ回路、ミキサの消費電力を合計した消費電力を必要とする。このため、さらなる小型化および省電力化を実現するためには、各機能回路部を統合する必要がある。
【０００９】
したがって、この発明の目的は、所定の機能回路部を統合することで小型化、省電力化されたＲＦ受信装置と、このＲＦ受信装置を実現するために統合してなるダウンコンバータすなわち周波数コンバータとを提供することにある。
【課題を解決するための手段】
【００１０】
この発明は、入力された第１周波数信号を所定周波数のローカル信号を用いて所望の第２周波数信号に変換する周波数コンバータにおいて、ローカル信号の周波数を共振周波数とするＬＣ回路と、該ＬＣ回路に接続して互いに差動する第１、第２の能動素子と、該第１，第２の能動素子に定電流を供給する定電流手段とを備え、該定電流手段の制御信号と第１周波数信号とを定電流手段に入力することを特徴としている。
【００１１】
この構成では、ＬＣ回路の共振周波数で、定電流手段から供給される電流により第１、第２の能動素子が連続に差動して、ＬＣ回路の等価インピーダンスと定電流手段から供給される電流とに応じた振幅で互いに１８０°の位相差を有する電圧信号が出力される。すなわち、前記振幅に応じ、共振周波数に応じた周波数の発振信号（ローカル信号）を出力する電圧制御発振器として機能する。
【００１２】
ここで、ＬＣ回路の共振周波数をｆL0、角周波数ωL0とし、定電流手段から供給される電流をＩBaisとし、ＬＣ回路のインピーダンスをＺとすると、周波数コンバータの出力電圧Ｖout は、式（１）より、
Ｖout ≒ＩBias・ＡＢＳ（Ｚ）・ｓｉｎωL0ｔ  となる。
【００１３】
ここで、定電流手段から供給される電流ＩBiasは、制御信号である直流電流ＩDCと、第１周波数信号に基づく高周波電流Ｉw とから、
ＩBias＝ＩDC＋Ｉw         −（２）
となり、第１周波数信号の周波数をｆ1 、各周波数をω1 とし、第１周波数信号を振幅Ａの正弦波で表すと、
ＩBias＝ＩDC＋Ａ・ｓｉｎω1 ｔ        −（３）
となる。
【００１４】
この式（３）を式（１）に代入し、変形すると、
Ｖout ≒ＡＢＳ（Ｚ）・ＩDC・ｓｉｎωL0ｔ
＋（１／２）・ＡＢＳ（Ｚ）・Ａ・ｃｏｓ（ω1 −ωL0）ｔ
−（１／２）・ＡＢＳ（Ｚ）・Ａ・ｃｏｓ（ω1 ＋ωL0）ｔ      −（４）
となる。
【００１５】
これは、すなわち、式（４）の右辺の第１項がローカル信号であり、第２項が第１周波数とローカル信号の周波数との差分周波数の信号であり、第３項が第１周波数とローカル信号の周波数との加算周波数の信号であることを示している。
【００１６】
このため、第２項に相当する周波数の信号のみを抽出することにより、第１周波数信号をローカル信号でダウンコンバートした信号が第２周波数信号として出力される。また、第３項に相当する周波数の信号のみを抽出することにより、第１周波数信号をローカル信号でアップコンバートした信号が第２周波数信号として出力される。
【００１７】
また、この発明の周波数コンバータは、定電流手段に第３の能動素子を備え、該第３の能動素子の制御信号入力部へ制御信号に、第１周波数信号を重畳した信号を入力することを特徴としている。
【００１８】
この構成では、第３の能動素子の制御信号入力部（ゲート）に入力する直流の制御信号によりドレイン−ソース間に流れる電流量を所定の定電流に調整する。この際、制御信号に第１周波数信号を重畳しておくことで、定電流に第３の能動素子の相互コンダクタンスｇm に応じた高周波信号が重畳する。
【００１９】
この際、前述の式（４）に示した出力電圧Ｖout は、第１周波数信号の振幅をＶ1 とすると、
Ｖout ＝ＡＢＳ（Ｚ）・ＩDC・ｓｉｎωL0ｔ
＋（１／２）・ＡＢＳ（Ｚ）・ｇm ・Ｖ1 ｃｏｓ（ω1 −ωL0）ｔ
−（１／２）・ＡＢＳ（Ｚ）・ｇm ・Ｖ1 ｃｏｓ（ω1 ＋ωL0）ｔ    −（５）
となる。このため、能動素子の相互コンダクタンスｇm に応じて振幅のダウンコンバート信号およびアップコンバート信号が出力される。
【００２０】
また、この発明の周波数コンバータは、第３の能動素子の相互コンダクタンスを、第３の能動素子に制御信号のみを入力する定常の相互コンダクタンスよりも大きくしたことを特徴としている。
【００２１】
この構成では、相互コンダクタンスｇm が定常状態よりも大きくなることで、式（５）より、ダウンコンバート信号およびアップコンバート信号の振幅が大きくなる。
【００２２】
また、この発明のＲＦ受信装置は、第１周波数信号であるＲＦ信号を第２周波数信号であるＩＦ信号に変換する前述の周波数コンバータと、ローカル信号の周波数を設定するローカル周波数設定信号を生成して、周波数コンバータに供給するＰＬＬ回路とを備えたことを特徴としている。
【００２３】
この構成では、前述の周波数コンバータを用いることで、従来技術に示した電圧制御発振器とバッファ回路とミキサとからなる回路を備えずとも、ＲＦ信号がローカル信号によりＩＦ信号にダウンコンバートされる。
【発明の効果】
【００２４】
この発明によれば、従来、電圧制御発振器とバッファ回路とミキサとから構成された周波数コンバータを、従来の電圧制御発振器と略同じ構成のみで実現することができる。これにより、周波数コンバータを小型化するとともに省電力化することができる。
【００２５】
また、この発明によれば、この周波数コンバータをダウンコンバータとして用いることにより、ＲＦ受信装置を小型化、省電力化することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の第１の実施形態に係る周波数コンバータについて、図１、図２を参照して説明する。
図１は本実施形態の周波数コンバータの回路図である。
図１に示すように、駆動電圧ＶDDが入力される駆動電圧入力端子１１には、インダクタＬ1 ，Ｌ2 が並列に接続されている。インダクタＬ1 にはＣＭＯＳトランジスタＭP のドレインが接続されており、インダクタＬ2 にはＣＭＯＳトランジスタＭN のドレインが接続されている。これらＣＭＯＳトランジスタＭP ，ＭN のソースは互いに接続されており、ＣＭＯＳトランジスタＭP のゲートはＣＭＯＳトランジスタＭN のドレインに接続され、ＣＭＯＳトランジスタＭN のゲートはＣＭＯＳトランジスタＭP のドレインに接続されている。
【００２７】
また、インダクタＬ1 とＣＭＯＳトランジスタＭP との接続点と、インダクタＬ2 とＣＭＯＳトランジスタＭN との接続点との間には、可変容量ダイオードＶＤ1 ，ＶＤ2 が直列接続されており、可変容量ダイオードＶＤ1 ，ＶＤ2 の接続点が周波数制御電圧入力端子１２に接続されている。ここで、可変容量ダイオードＶＤ1 のカソードと、可変容量ダイオードＶＤ2 のカソードとが周波数制御電圧入力端子１２に接続するように直列接続されている。
【００２８】
ここで、インダクタＬ1 ，Ｌ2 は同じ特性のもの、すなわち、インダクタンスＬr が同じものを用いる。同様に、可変容量ダイオードＶＤ1 ，ＶＤ2 も同じ特性、すなわち、同じ印加電圧ＶCNTfで同じキャパシタンスＣVDとなるものを用いる。そして、これらインダクタＬ1 ，Ｌ2 、可変容量ダイオードＶＤ1 ，ＶＤ2 および周波数制御電圧入力端子１２によりＬＣ共振回路１が構成され、ＣＯＭＳトランジスタＭP ，ＭN により差増回路２が構成される。そして、これらＣＭＯＳトランジスタＭP ，ＭN のドレイン間から出力電圧Ｖout が出力される。
【００２９】
また、ＣＭＯＳトランジスタＭP ，ＭN のソースの接続点にはＣＭＯＳトランジスタＭB のドレインが接続されており、ＣＯＭＳトランジスタＭB のソースは接地されている。ＣＭＯＳトランジスタＭB のゲート（本発明の「制御信号入力部」に相当する。）は、コンデンサＣ0 を介してＲＦ信号入力端子１４に接続されるとともに、インダクタＬ0 を介してＣＭＯＳトランジスタＭB 用制御電圧入力端子１３に接続されている。そして、ＣＭＯＳトランジスタＭB 、コンデンサＣ0 、インダクタＬ0 、ＲＦ信号入力端子１４、およびＣＭＯＳトランジスタＭB 用制御電圧入力端子１３により制御電流生成回路３が構成される。
【００３０】
ここで、ＣＭＯＳトランジスタＭP ，ＭN ，ＭB がそれぞれ本発明の「第１、第２、第３の能動素子」に相当し、ＬＣ共振回路１が本発明の「ＬＣ共振回路」に相当する。また、ＣＭＯＳトランジスタＭB 、インダクタＬ0 、およびＣＭＯＳトランジスタＭB 用制御電圧入力端子１３からなる回路が本発明の「定電流手段」に相当する。
【００３１】
このような周波数コンバータは次に示すように動作する。
駆動電圧入力端子１１には所定の直流駆動電圧ＶDDが入力されており、周波数制御電圧入力端子１２には周波数制御電圧ＶCNTfが入力されており、ＣＭＯＳトランジスタＭB 用制御電圧入力端子１３にはバイアス制御電圧Ｖb （本発明の「制御信号」に相当する。）が入力されている。
【００３２】
周波数制御電圧入力端子１２に周波数制御電圧ＶCNTfが印加されると、可変容量ダイオードＶＤ1 ，ＶＤ2 は同じキャパシンスＣVDのコンデンサとして機能するので、ＬＣ共振回路１は共振周波数ｆL0＝１／（２π・ＳＱＲＴ（Ｌr ・ＣVD））で共振する。
【００３３】
ＣＭＯＳトランジスタＭP ，ＭN には駆動電圧入力端子１１から駆動電圧ＶDDが供給されているので、これらＣＭＯＳトランジスタＭP ，ＭN は前記共振周波数ｆL0で交互にオン・オフ状態を繰り返す。また、ＣＭＯＳトランジスタＭB のゲートには、インダクタＬ0 を介して直流のバイアス制御電圧Ｖb が供給され、ドレインに駆動電圧ＶDDに応じた電圧が供給されているので、ＣＭＯＳトランジスタＭB は、所定の直流の定電流ＩBiasがドレイン−ソース間を流れる定電流素子として機能し、ＣＭＯＳトランジスタＭP ，ＭN に、定電流ＩBiasを供給する。ここで、バイアス制御電圧Ｖb を制御することで、ＣＭＯＳトランジスタＭP ，ＭN の負性抵抗が発振条件を満足するように定電流ＩBiasを調整している。これにより、ＣＭＯＳトランジスタＭP ，ＭN は共振周波数ｆL0でオン・オフを繰り返すスイッチング素子として機能する。
【００３４】
そして、インダクタＬ1 ，Ｌ2 、可変容量ダイオードＶＤ1 ，ＶＤ2 からなるＬＣ共振回路１の共振周波数ｆL0での等価インピーダンスをＺL0とすると、ＣＯＭＳトランジスタＭP ，ＭN が共振周波数ｆL0で交互にスイッチングすることにより、周波数コンバータの出力電圧Ｖout は、
Ｖout ≒ＩBias・ＡＢＳ（Ｚ（ωL0））・ｓｉｎωL0ｔ      −（６）
（ωL0＝２πｆL0）
と近似することができる。これにより、この共振周波数ｆL0を周波数制御電圧ＶCNTfで調整した周波数をローカル周波数とする電圧制御発振器として機能する。
【００３５】
次に、ＲＦ信号入力端子１４から周波数ｆRF、振幅ＶRFのＲＦ信号すなわち、
ＶRF・ｓｉｎ（ωRFｔ）
（ωRF＝２πｆRF）
が入力されると、ＲＦ信号はコンデンサＣ0 を通過して、制御電圧Ｖb に重畳してＣＭＯＳトランジスタＭB に供給される。このような信号が入力されるとＣＭＯＳトランジスタＭB から出力される電流ＩBiasは、
ＩBias＝Ｉb ＋ｇm ・ＶRFｓｉｎ（ωRFｔ）      −（７）
となる。ここで、ｇm はＣＭＯＳトランジスタＭB の相互コンダクタンスであり、Ｉb は制御電圧Ｖb によりドレイン−ソース側に発生する直流電流を示す。
【００３６】
これにより、出力電圧Ｖout は、
Ｖout ＝ＡＢＳ（Ｚ（ωL0））・Ｉb ・ｓｉｎωL0ｔ
＋（１／２）・ＡＢＳ（Ｚ（ωRF−ωL0））・ｇm ・ＶRFｃｏｓ（ωRF−ωL0）ｔ
−（１／２）・ＡＢＳ（Ｚ（ωRF＋ωL0））・ｇm ・ＶRFｃｏｓ（ωRF＋ωL0）ｔ
−（８）
となる。
【００３７】
すなわち、出力電圧Ｖout として、ローカル周波数に対応する共振周波数ｆL0の信号（右辺第１項に相当）と、共振周波数（ローカル周波数）ｆL0の信号で周波数ｆRFのＲＦ信号をダウンコンバートした信号（右辺第２項に相当）と、共振周波数（ローカル周波数）ｆL0の信号で周波数ｆRFのＲＦ信号をアップコンバートした信号（右辺第３項に相当）とからなる信号が出力される。
ここで、ＣＭＯＳトランジスタＭB の相互コンダクタンスｇm を、直流の制御電圧を印加する定常状態よりも高く設定しておくことにより、ダウンコンバートした信号やアップコンバートした信号の出力を高くすることができる。
【００３８】
そして、出力端子にダウンコンバートした信号の周波数（ｆRF−ｆL0）のみを通過させるフィルタを接続することで、この回路はダウンコンバート回路として機能する。例えば、所望のＩＦ信号をダウンコンバートした信号に設定することにより、ＲＦ信号をＩＦ信号にダウンコンバートするダウンコンバータを構成することができる。
【００３９】
一方、出力端子にアップコンバートした信号の周波数（ｆRF＋ｆL0）のみを通過させるフィルタを接続することで、この回路はアップコンバート回路として機能する。
【００４０】
図２は本実施形態の構造を用いた場合の出力電圧Ｖout の周波数スペクトルを示す図である。
図２に示すように、本実施形態を用いることにより、ローカル周波数に対応する共振周波数ｆL0と、ダウンコンバートした周波数ｆRF−ｆL0と、アップコンバートした周波数ｆRF＋ｆL0とに所定の出力を得ることができる。
【００４１】
以上のような構造とすることにより、従来の電圧制御発振器にコンデンサＣ0 、ＲＦ信号入力端子１４を追加するのみで周波数コンバータを構成することができる。すなわち、従来のように、電圧制御発振器とともにミキサやバッファ回路を設けることなく、自身でローカル信号を発生する電圧制御発振器を含むダウンコンバータ等の周波数コンバータを構成することができる。これにより、周波数コンバータを小型化、省電力化することができる。
【００４２】
次に、第２の実施形態に係るＲＦ受信装置について、図３を参照して説明する。
【００４３】
図３は本実施形態のＲＦ受信装置の概略構成を示すブロック図である。
図３に示すように、ＲＦ受信装置は、アンテナ２１、ＲＦ信号処理部２２、ダウンコンバータ２３、ＩＦフィルタ２４、ＡＤＣ２５、ＩＦ信号処理部２６、ＰＬＬ回路２７、ＴＣＸＯ２８、および、装置全体の制御を行う、図示しない制御部とを備える。
【００４４】
アンテナ２１は外部からの電波信号を受信して、ＲＦ信号処理部２２に出力する。ＲＦ信号処理部２２は、入力された電波信号からＲＦ信号を抽出して増幅し、ダウンコンバータ２３に出力する。ダウンコンバータ２３は、第１の実施形態に示した周波数コンバータにより形成され、入力されたＲＦ信号にローカル信号を合成したミキシング信号を出力する。ＩＦフィルタ２４はダウンコンバータ２３から出力されたミキシング信号のＩＦ信号周波数帯域のみを通過してＡＤＣ２５に出力し、ＡＤＣ２５はＩＦ信号をディジタル変換してＩＦ信号処理部２６に出力する。ＩＦ信号処理部２６は入力されたＩＦディジタル信号に基づき所望とするデータを検出する。ＰＬＬ回路２７は、ＴＣＸＯ２８から入力される基準周波数信号と、ダウンコンバータ２３から出力されるミキシング信号のローカル信号とに基づいて、ダウンコンバータ２３の電圧制御発振器部分での共振周波数、すなわち、ローカル周波数を制御する周波数制御電圧信号（本発明の「ローカル周波数設定信号」に相当する。）を出力する。これにより、ローカル信号と基準周波数信号との位相同期が行われる。このように、ローカル信号が基準周波数信号に応じて正確に生成されることで、ＲＦ信号からＩＦ信号へのダウンコンバートが高精度に行われる。
【００４５】
ここで、前述のようにダウンコンバータ２３には第１の実施形態、すなわち、図１に示した周波数コンバータを用いる。この際、図３のダウンコンバータ２３のＲＦ信号処理部側端子が図１のＲＦ信号入力端子１４に相当し、図３のダウンコンバータ２３のＩＦフィルタ側端子が図１のＶｏｕｔ出力端子、すなわち、ＣＭＯＳトランジスタＭP ，ＭN のドレイン側に相当し、図３のダウンコンバータ２３のＰＬＬ回路側端子が図１の周波数制御電圧入力端子１２に相当するように接続される。
【００４６】
このような構成とすることで、ＲＦ信号からＩＦ信号を生成するダウンコンバート部が、従来の電圧制御発振器のみと略同じ大きさで形成することができるので、小型のＲＦ受信装置を構成することができる。また、従来の電圧制御発振器とバッファ回路とミキサとからなる回路を、この電圧制御発振器と略同じ形状の回路のみで形成するので、構成回路数が少なくなり、ＲＦ受信装置を省電力化することができる。
【図面の簡単な説明】
【００４７】
【図１】第１の実施形態の周波数コンバータの回路図
【図２】第１の実施形態の構造を用いた場合の出力電圧Ｖｏｕｔの周波数スペクトルを示す図
【図３】第２の実施形態のＲＦ受信装置の概略構成を示すブロック図
【図４】従来のＲＦ受信装置の概略構成を示すブロック図
【図５】従来の電圧制御発振器の概略構成を示す回路図
【符号の説明】
【００４８】
１−ＬＣ共振回路
２−差増回路
３−制御電流生成回路
１１−駆動電圧入力端子
１２−周波数制御電圧入力端子
１３−ＣＭＯＳトランジスタＭB 用制御電圧入力端子
１４−ＲＦ信号入力端子
２１−アンテナ
２２−ＲＦ信号処理部
２３−ダウンコンバータ
２４−ＩＦフィルタ
２５−ＡＤＣ
２６−ＩＦ信号処理部
２７−ＰＬＬ回路
２８−ＴＣＸＯ
１０１−電圧制御発振器
１０２−ミキサ
１０３−バッファ回路
１０４−ＩＦフィルタ
２０１−ＬＣ共振回路
２０２−差動回路
２０３−定電流回路
【図１】
2006033071.tif 000003
【図２】
2006033071.tif 000004
【図３】
2006033071.tif 000005
【図４】
2006033071.tif 000006
【図５】
2006033071.tif 000007