(57)【要約】【課題】ウエットエッチングに対する保護膜の形成不良の発生を防止可能とした半導体装置の製造方法及びＭＥＭＳ装置の製造方法を提供する。【解決手段】ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成した半導体装置の製造方法において、保護膜は、半導体基板の裏面を上方に向けてＣＶＤ炉に収容して形成する。また、保護膜は所定厚みより厚く形成し、その後、半導体基板の少なくとも裏面を研磨して保護膜を所定厚みとする。【選択図】図５
2006049458.tif 000002
【特許請求の範囲】
【請求項１】
ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成した半導体装置の製造方法において、
前記保護膜は、前記半導体基板の裏面を上方に向けて前記ＣＶＤ炉に収容して形成することを特徴とする半導体装置の製造方法。
【請求項２】
ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成した半導体装置の製造方法において、
前記保護膜は所定厚みより厚く形成し、その後、前記半導体基板の少なくとも裏面を研磨して前記保護膜を所定厚みとすることを特徴とする半導体装置の製造方法。
【請求項３】
ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成したＭＥＭＳ装置の製造方法において、
前記保護膜は、前記半導体基板の裏面を上方に向けて前記ＣＶＤ炉に収容して形成することを特徴とするＭＥＭＳ装置の製造方法。
【請求項４】
ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成したＭＥＭＳ装置の製造方法において、
前記保護膜は所定厚みより厚く形成し、その後、前記半導体基板の少なくとも裏面を研磨して前記保護膜を所定厚みとすることを特徴とするＭＥＭＳ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及びＭＥＭＳ装置の製造方法に関するものであり、特にウエットエッチングに対する保護膜が形成された半導体基板を用いる半導体装置の製造方法及びＭＥＭＳ装置の製造方法に関するものである。
【背景技術】
【０００２】
昨今、半導体装置の一形態としてのＭＥＭＳ（Micro Electro Mechanical Systems）素子が注目されている。このＭＥＭＳ装置は、シリコン基板などの基板上に、機械的駆動力を出力する駆動体と、この駆動体を制御する半導体回路とを形成しているものであって、駆動体と半導体回路とを電気的に、かつ機械的に結合させた素子となっているものである（例えば、特許文献１参照。）。
【０００３】
このようなＭＥＭＳ装置において基体としてシリコン基板などの半導体基板を用いる場合には、所要の製造工程で使用されるエッチング液での半導体基板の余計なエッチングを防止するために、あらかじめ半導体基板の全面に保護膜を形成している。
【０００４】
特に、ＭＥＭＳ装置における製造工程では、所要の形状を得るために半導体基板をエッチング液に浸漬させるウエットエッチングを行うことが多く、保護膜はこのようなウエットエッチングに対して十分な耐性を有するように、ＣＶＤ（Chemical Vapor Deposition）炉を用いて形成したＣＶＤ膜を用いて構成している。
【特許文献１】特開２００３−２００３９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＣＶＤ炉においてＣＶＤ膜からなる保護膜を形成した場合には、保護膜が形成される半導体基板をＣＶＤ炉内に収容した際に、ＣＶＤ炉内において半導体基板を支持している基板支持ピンと当接した半導体基板の被当接部分にＣＶＤ膜を形成することができないために、半導体基板を保護膜で完全に被覆できないという問題があった。
【０００６】
したがって、保護膜を形成する場合には一次成膜と二次成膜の二段階に分けて保護膜の形成を行い、一次成膜の終了後に半導体基板を反転させ、その後、二次成膜を行うことにより半導体基板を保護膜で完全に被覆する必要があり、作業工程が長くなるという問題があった。
【０００７】
さらに、ＣＶＤ膜からなる保護膜が形成された半導体基板の保護膜を所要形状にパターンニングする場合には、保護膜をパターンニングするために形成したレジストマスクが半導体基板の端縁部分を被覆できないために、保護膜のエッチングによるパターンニングにともなって半導体基板の端縁部分の保護膜がエッチングされて、保護膜の消失が生じるという問題があった。
【０００８】
しかも、このように一部に保護膜が形成されていなかったり、あるいは保護膜が消失したりしている半導体基板を水酸化カリウム溶液などのエッチング液に浸漬して半導体基板のエッチングを行った場合には、そのような保護膜の未形成領域や消失領域においてエッチング液による半導体基板の浸食が生じ、半導体基板の破損を生じやすくさせてＭＥＭＳ装置及び半導体装置の歩留まりを低下させる原因となっていた。
【課題を解決するための手段】
【０００９】
そこで、本発明の半導体装置の製造方法では、ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成した半導体装置の製造方法において、保護膜は、半導体基板の裏面を上方に向けてＣＶＤ炉に収容して形成することとした。
【００１０】
また、本発明の半導体装置の製造方法では、ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成した半導体装置の製造方法において、保護膜は所定厚みより厚く形成し、その後、半導体基板の少なくとも裏面を研磨して保護膜を所定厚みとすることとした。
【００１１】
また、本発明のＭＥＭＳ装置の製造方法では、ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成したＭＥＭＳ装置の製造方法において、保護膜は、半導体基板の裏面を上方に向けてＣＶＤ炉に収容して形成することとした。
【００１２】
また、本発明のＭＥＭＳ装置の製造方法では、ＣＶＤ炉によって全面にウエットエッチングに対する保護膜を形成した半導体基板の表面に半導体素子を形成したＭＥＭＳ装置の製造方法において、保護膜は所定厚みより厚く形成し、その後、半導体基板の少なくとも裏面を研磨して保護膜を所定厚みとすることとした。
【発明の効果】
【００１３】
本発明によれば、半導体基板にＣＶＤ炉を用いて保護膜を形成する場合に、半導体基板の裏面を上方に向けてＣＶＤ炉に収容して保護膜を形成することにより、半導体基板の表面には保護膜が形成されない未形成領域ができるものの、この未形成領域は、半導体基板の表面に半導体素子を形成した際に半導体素子を構成するために設けた層、あるいは封止用絶縁膜などによって被覆されることにより、半導体基板を反転させて保護膜を形成する必要がなく、作業効率を向上させることができるとともに、半導体基板の破損が生じることを防止してＭＥＭＳ装置及び半導体装置の歩留まりを向上させることができる。
【００１４】
また、半導体基板にＣＶＤ炉を用いて保護膜を形成する場合に、保護膜を所定厚みより厚く形成し、その後、半導体基板の少なくとも裏面を研磨して保護膜を所定厚みとすることによって半導体基板の端面部分の保護膜を厚く形成することができるので、半導体基板の裏面における保護膜のエッチングによるパターンニングの際に、エッチングによって半導体基板の端面部分の保護膜が消失することを防止できる。したがって、保護膜のパターンニング後における半導体基板のウエットエッチングにともなって半導体基板の端面部分において半導体基板のエッチングが生じることを防止でき、半導体基板の破損が生じることを防止してＭＥＭＳ装置及び半導体装置の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体装置の製造方法及びＭＥＭＳ装置の製造方法では、ＣＶＤ膜からなる保護膜で被覆された半導体基板を用いて半導体装置及びＭＥＭＳ装置を製造するものであって、ＣＶＤ炉を用いて保護膜を形成する場合に、半導体素子が形成される半導体基板の表面をＣＶＤ炉内に設けられた基板支持ピンに当接させて、半導体基板の裏面を上方に向けてＣＶＤ炉に収容して保護膜を形成しているものである。
【００１６】
したがって、半導体基板の裏面は保護膜によって完全に被覆される一方で、半導体基板の表面には基板支持ピンが当接した被当接部分に保護膜が形成されない未形成領域が形成される。
【００１７】
この半導体基板の表面における保護膜の未形成領域は、半導体基板の表面に半導体素子を形成する場合に形成される半導体素子形成用の所要の膜や、形成した半導体素子を絶縁被覆する封止用絶縁膜で被覆されることにより、半導体基板が直接的に露出することを防止できる。
【００１８】
したがって、このような半導体基板をウエットエッチングした場合には、保護膜の未形成領域の部分において半導体基板がエッチングされることを防止できるので、半導体基板に破損が生じることを防止でき、この半導体基板を用いた半導体装置及びＭＥＭＳ装置の製造歩留まりを向上させることができる。
【００１９】
しかも、半導体基板の表面における保護膜の未形成領域に保護膜を形成するために、半導体基板を反転させてＣＶＤ炉に収容して保護膜を形成する必要がないので、製造工程を短縮して製造効率を向上させることができる。
【００２０】
また、半導体基板に保護膜を形成する場合に、保護膜は所定厚みより厚く形成し、その後、保護膜のパターンニングが行われる半導体基板の裏面を研磨して、半導体基板の裏面の保護膜を所定厚みとしている。
【００２１】
したがって、半導体基板の端面部分における保護膜の膜厚を、半導体基板の裏面部分における保護膜の膜厚よりも厚く形成することができるので、半導体基板の裏面の保護膜を所要形状にパターンニングするためにエッチングを行った場合に、保護膜上に設けたエッチングマスクで被覆できない半導体基板の端面部分の保護膜がエッチングされても、半導体基板の端面が露出することを防止できる。
【００２２】
これにより、このような半導体基板をウエットエッチングした場合には、半導体基板の端面部分において半導体基板がエッチングされることを防止できるので、半導体基板に破損が生じることを防止でき、この半導体基板を用いた半導体装置及びＭＥＭＳ装置の製造歩留まりを向上させることができる。
【００２３】
半導体基板に形成した保護膜の研磨は半導体基板の裏面に対して行う場合だけでなく、必要に応じて半導体基板の表面の保護膜を研磨してもよい。このとき、半導体基板の表面における保護膜の厚みと、半導体基板の裏面における保護膜の厚みとは同じである必要はなく、半導体基板の表面における保護膜の厚みは、半導体基板の表面に形成する半導体素子に対して必要な厚みとなっていればよく、半導体基板の裏面における保護膜の厚みは、ウエットエッチングに対するエッチングマスクとして必要な厚みとなっていればよい。
【００２４】
以下において図面に基づいて本発明の実施形態を説明する。図１〜５は、本実施形態のＭＥＭＳ装置からなる半導体装置の製造工程を示す断面模式図であって、特に半導体基板10の側縁部分を示しているものである。
【００２５】
まず、半導体基板10はＣＶＤ炉20の内部に収容し、図１に示すように半導体基板10の全面に窒化シリコン膜などのＣＶＤ膜からなる保護膜11を形成する。この保護膜11は、後述する半導体基板10のウエットエッチングにおいて浸食されない膜であって、ウエットエッチングにおけるエッチングマスクとなる膜あればよく、本実施形態では後述するように水酸化カリウム（KOH）溶液で半導体基板10をエッチングするので、保護膜11には水酸化カリウム（KOH）溶液よって浸食されない膜を用いている。
【００２６】
ＣＶＤ炉20において保護膜11を形成する場合には、通常、半導体基板10の表面10aを上方に向けながらＣＶＤ炉20の内部に設けた基板支持ピン21に半導体基板10を載置して保護膜11を形成するが、本発明では、ＣＶＤ炉20に半導体基板10を収容する際に半導体基板10の表裏を反転させて、半導体基板10の裏面10bを上方に向け、半導体基板10の表面10aを基板支持ピン21に当接させながら載置して保護膜11の形成を行っている。
【００２７】
このように半導体基板10の表面10aを基板支持ピン21に当接させるとによって、半導体基板10の表面10aには、基板支持ピン21の影響によって保護膜11が形成されない未形成領域12が形成されるが、半導体基板10の裏面10bに未形成領域12が形成されことを防止できる。
【００２８】
さらに、保護膜11を形成する場合には、保護膜11の膜厚を、半導体基板10の裏面10bにおいて必要な膜厚よりも厚く形成している。保護膜11の厚み寸法は、後述する半導体基板10の裏面10bにおける保護膜11をエッチングするエッチング処理の後にも、半導体基板10の側縁に保護膜11を残存させることができる程度となっていればよい。
【００２９】
所要の膜厚の保護膜11の形成後、図２に示すように、半導体基板10の裏面10bに形成された保護膜11をＣＭＰ（Chemical Mechanical Polishing）によって研磨して、所要の膜厚としている。ここで、研磨後の保護膜11の膜厚は、後述するウエットエッチングにおけるエッチングマスクとして必要な膜厚としている。
【００３０】
また、半導体基板10の裏面10bに形成された保護膜11を研磨するだけでなく、必要に応じて半導体基板10の表面10aに形成された保護膜11をＣＭＰによって研磨して、所要の膜厚としてもよい。特に、半導体基板10の表面10aでは、この表面10aに形成する半導体素子が所要の特性を有するように研磨後の保護膜11の膜厚を調整してよい。
【００３１】
保護膜11の研磨処理後、図３に示すように半導体基板10の表面10aへの所要の半導体素子の形成を行う。図３中、13は半導体基板10の表面10aに形成した所要の半導体層であって、この半導体層13の上面に設けた第１レジストマスク14によって半導体層13を所要形状にパターンニングしている。なお、半導体基板10の表面10aに半導体素子を形成する場合に、図３に示すように未形成領域12上には半導体素子を構成する半導体層13を必ずしも設ける必要はなく、未形成領域12は適宜の絶縁膜で被覆するようにしてもよいし、半導体基板10の表面10aに形成した半導体素子を密封封止するための封止用絶縁膜15で被覆するようにしてもよい。
【００３２】
半導体基板10の表面10aへの所要の半導体素子、及び封止用絶縁膜15の形成後、本実施形態では、図４に示すように半導体基板10の裏面10bに保護膜11を所要の形状にパターンニングするための第２レジストマスク16を設けて、保護膜11のエッチングを行うことにより、半導体基板10の裏面10bに保護膜11に開口部17を形成している。
【００３３】
このとき、半導体基板10の側縁は第２レジストマスク16によって被覆されていないことにより、半導体基板10の側縁の保護膜11もエッチングされるが、この半導体基板10の側縁の保護膜11をあらかじめ厚く形成していることによって、半導体基板10の側縁の保護膜11が消失することを防止できる。
【００３４】
このように、半導体基板10の裏面10bの保護膜11に開口部17を形成した後、第２レジストマスク16を除去し、半導体基板10を水酸化カリウムからなるエッチング液に浸漬させてウエットエッチングを行うことにより、図５に示すように半導体基板10の所要のエッチングを行って、ＭＥＭＳ装置を形成している。
【００３５】
このように半導体基板10のウエットエッチングを行う場合において、半導体基板10の表面10aにおける未形成領域12は半導体層13あるいは封止用絶縁膜15などによって被覆されるとともに、半導体基板10の側縁は保護膜11によって被覆されているので、開口部17以外において半導体基板10がエッチングされることを防止でき、半導体基板の破損が生じることを防止してＭＥＭＳ装置及び半導体装置の歩留まりを向上させることができる。
【図面の簡単な説明】
【００３６】
【図１】ＭＥＭＳ装置からなる半導体装置の製造工程を示す断面模式図である。
【図２】ＭＥＭＳ装置からなる半導体装置の製造工程を示す断面模式図である。
【図３】ＭＥＭＳ装置からなる半導体装置の製造工程を示す断面模式図である。
【図４】ＭＥＭＳ装置からなる半導体装置の製造工程を示す断面模式図である。
【図５】ＭＥＭＳ装置からなる半導体装置の製造工程を示す断面模式図である。
【符号の説明】
【００３７】
10  半導体基板
10a 表面
10b 裏面
11  保護膜
12  未形成領域
13  半導体層
14  第１レジストマスク
15  封止用絶縁膜
16  第２レジストマスク
17  開口部
20  ＣＶＤ炉
21  基板支持ピン
【図１】
2006049458.tif 000003
【図２】
2006049458.tif 000004
【図３】
2006049458.tif 000005
【図４】
2006049458.tif 000006
【図５】
2006049458.tif 000007