(57)【要約】【課題】エピタキシャルウェーハを製造する際に、多孔質バッファ層を容易に形成し、安価に半導体エピタキシャル層を形成しうる手段を提供する。【解決手段】単結晶ウェーハ上に単結晶半導体層を形成する段階と、単結晶半導体層上にナノサイズのドットを有するマスク層を形成する段階と、マスク層と共に単結晶半導体層の表面をエッチングして、ナノサイズの空孔部を有する多孔質バッファ層を形成する段階と、多孔質バッファ層を熱処理する段階と、多孔質バッファ層上にエピタキシャル成長法によりエピタキシャル物質層を形成する段階と、含むエピタキシャルウェーハの製造方法である。【選択図】図２
2006191073.tif 000002
【特許請求の範囲】
【請求項１】
単結晶ウェーハ上に単結晶半導体層を形成する段階と、
前記単結晶半導体層上にナノサイズのドットを有するマスク層を形成する段階と、
前記マスク層と共に前記単結晶半導体層の表面をエッチングして、ナノサイズの空孔部を有する多孔質バッファ層を形成する段階と、
前記多孔質バッファ層を熱処理する段階と、
前記熱処理された多孔質バッファ層上にエピタキシャル成長法によりエピタキシャル物質層を形成する段階と、を含むエピタキシャルウェーハの製造方法。
【請求項２】
前記エピタキシャル物質層は、３族窒化物半導体から構成されることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
【請求項３】
前記単結晶ウェーハは、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＧａＮ、およびサファイアからなる群から選択される何れか１種から構成されることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
【請求項４】
前記単結晶ウェーハは、サファイアウェーハから構成され、前記単結晶半導体層及びエピタキシャル物質層は、ＧａＮであることを特徴とする請求項１〜３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
【請求項５】
前記マスク層は、Ｓｉ、Ａｌ、Ｃｏ、Ｃｒ、およびＰｔからなる群から選択される何れか１種を含むことを特徴とする請求項４に記載のエピタキシャルウェーハの製造方法。
【請求項６】
前記マスク層を構成する物質は、前記単結晶半導体層を構成する物質に比べてエッチング率が低いことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
【請求項７】
前記エピタキシャル物質層は、気相蒸着法を用いて形成することを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
【請求項８】
前記気相蒸着法は、ＨＶＰＥ法、ＭＯＣＶＤ法、またはＭＢＥ法であることを特徴とする請求項７に記載のエピタキシャルウェーハの製造方法。
【請求項９】
前記熱処理は、８５０℃以上の温度で行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウェーハの製造方法に係り、特にＧａＮエピタキシャル成長を用いたエピタキシャルウェーハの製造方法に関する。
【背景技術】
【０００２】
エピタキシャル成長によりエピタキシャル層（ｅｐｉｔａｘｉａｌ  ｌａｙｅｒ）が形成される基板は、エピタキシャル層との格子不整合及び熱膨張係数の差により撓みが発生し、エピタキシャル層には多くの結晶欠陥が発生しうる。したがって、このような問題の改善は、エピタキシャル成長により単結晶半導体物質を形成する方法における課題である。
【０００３】
特許文献１は、内部応力を吸収する多孔質バッファ層を用いる技術を開示する。多孔質バッファ層は、ＳｉＣ基板に形成され、エピタキシャル層はバッファ層上に形成される。バッファ層は、多孔質であるために、格子不整合による応力（ｓｔｒａｉｎ  ｓｔｒｅｓｓ）を吸収する。
【特許文献１】米国特許第６，５７９，３５９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の方法は、多孔質バッファ層をアノダイジングなどにより形成するので、導電性基板が用いられねばならず、基板材料の選定に制限がある。さらに、アノダイジングなどの複雑な工程を伴い、コスト高となる。
【０００５】
本発明は、エピタキシャルウェーハを製造する際に、多孔性バッファ層を容易に形成し、安価に半導体エピタキシャル層を形成しうる手段を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によるエピタキシャル結晶成長半導体ウェーハ（エピタキシャルウェーハ）の製造方法は、単結晶ウェーハ上に単結晶半導体層を形成する段階と、前記単結晶半導体層上にナノサイズのドットを有するマスク層を形成する段階と、前記マスク層と共に前記単結晶層の表面をエッチングして、ナノサイズの空孔部を有する多孔質バッファ層を形成する段階と、前記多孔質バッファ層を熱処理する段階と、熱処理された前記多孔質バッファ層上にエピタキシャル成長法によりエピタキシャル物質層を形成する段階と、を含む。
【０００７】
本発明において、前記エピタキシャル物質層は、３族窒化物半導体から構成されることが好ましい。
【０００８】
また、前記単結晶ウェーハは、好ましくはＳｉ、ＧａＡｓ、ＳｉＣ、ＧａＮ、およびサファイアからなる群から選択される何れか１種から構成され、更に好ましくは、前記単結晶ウェーハは、サファイアウェーハから構成され、前記単結晶半導体層及びエピタキシャル物質層は、ＧａＮから構成されることが好ましい。
【０００９】
本発明においては、マスク層は、ＳｉやＡｌ、Ｃｏ、Ｃｒ、およびＰｔからなる群から選択される何れか１種またはその金属酸化物を含むことが好ましい。
【００１０】
さらに、前記マスク層を構成する物質は、前記単結晶半導体層を構成する物質に比べてエッチング率が低いことが好ましい。
【００１１】
前記エピタキシャル物質層を形成する方法としては、好ましくは、気相蒸着法（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）であり、具体的にＨＶＰＥ（ハライドまたはハイドライド気相蒸着）法、ＭＯＣＶＤ（有機金属化学気相蒸着）法、ＭＢＥ（分子線エピタキシー）法を適用することが好ましい。
【００１２】
さらに、前記熱処理は、８５０℃以上の温度で行うことが好ましい。
【発明の効果】
【００１３】
本発明によれば、エッチングにより多孔質バッファ層を形成するため、基板材料の選定幅が広い。
【００１４】
また、本発明によれば、エピタキシャル成長基板の結晶欠陥密度と応力、そして撓み及びクラックが減少することによって、収率が高く、高品位のエピタキシャルウェーハが得られる。また、前記のような物理的特性の向上によって、さらに大径のエピタキシャルウェーハの製造が可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、添付された図面を参照しつつ、本発明の実施形態によるエピタキシャルウェーハの製造方法を詳細に説明する。
【００１６】
準備した単結晶ウェーハ上に単結晶半導体層、例えば、好ましくは、３族窒化物半導体層、特に好ましくはＧａＮ層を形成する。本発明では、単結晶ウェーハは、例えば、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＧａＮまたはＡｌ２Ｏ３（サファイア）から構成されうる。また、単結晶半導体層は、同種積層により（例えば、ＧａＮウェーハ上にＧａＮ結晶層を成長させる）、あるいは、異種積層（例えば、サファイアウェーハ上にＧａＮ結晶層を成長させる）により形成することができる。
【００１７】
具体的には、図１に示すように、単結晶半導体層であるＧａＮ層（以下、ＧａＮ層２とする）を形成するためにＨＶＰＥの反応器内に単結晶ウェーハであるサファイアウェーハ１を装着した後、反応器の内部温度を成長温度である約１０５０℃まで上げる。
【００１８】
次いで、３族化合物と４族化合物とを、すなわちＧａＣｌとＮＨ３とを、例えば１：２０の割合（体積比）で、Ｎ２ガスと混合して、約３分間反応器内に流して、サファイアウェーハ１上に厚さ２〜３μｍのＧａＮ層２を成長させる。次いで、反応器を常温まで冷却させ、ＧａＮ層２が成長したサファイアウェーハ１を反応器から取り出す。
【００１９】
次に、図２に示すように、ＧａＮ層２上にナノサイズのドット３ａを有するマスク層３を形成する。マスク層３を構成する材料は、ＳｉやＡｌ、Ｃｏ、Ｃｒ、Ｐｔなどの金属またはその金属酸化物であることが好ましく、マスク層３はこれらを１種または２種以上含むことができる。マスク層３を構成する材料がＳｉである場合は、エアゾールやパイロシスにより製造されたＳｉナノ粒子を前記ＧａＮ層２上に蒸着してマスクを形成する。そして、マスク層３を構成する材料が金属である場合は、蒸着により形成され、金属酸化物である場合は、金属蒸着あるいは酸化により形成される。蒸着により得られるマスク層のドットサイズは、蒸着厚さの調節により制御可能である。
【００２０】
次に、図３に示すように、エッチングにより前記ＧａＮ層２の上部に多孔質バッファ層２ａを形成する。このような多孔質バッファ層２ａを形成するために、マスク層３に比べてＧａＮ層２に対する溶解度が高い（例えば、ＧａＮ＞Ｓｉ）エッチング液を用いる。これにより、エッチング過程で、ドット３ａに覆われていないＧａＮ層２が迅速にエッチングされ、マスク層３は、相対的に遅くエッチングされる。マスク層３が完全にエッチングされ、このとき形成される空孔部２ｄの直径及び深さが数十ｎｍになるようにエッチングを進行させれば、図３に示すように、ＧａＮ層２の表面部分にナノサイズの直径を有する空孔部２ｄを有する多孔質バッファ層２ａが所定の厚さ形成される。
【００２１】
次に、図４に示すように、前記バッファ層２ａが形成されたＧａＮ層２を急速熱処理（ＲＴＡ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）する。このために、例えば、サファイアウェーハ１をＮＨ３雰囲気の加熱炉に装入した状態で、８５０℃以上の温度条件下でアニーリングする。このような熱処理によって、バッファ層２ａの表面、すなわち、ＧａＮ層２の上方に形成された空孔部２ｄが大部分閉鎖されて、閉鎖された空孔部２ａ’となり、バッファ層２ａの表面、すなわち、ＧａＮ層２の表面は滑らかに形成される。
【００２２】
最後に、図５に示すように、前記ＧａＮ層２上に一般的なエピタキシャル成長法により所望のエピタキシャル物質層４を形成する。前記エピタキシャル物質層４は、下部のＧａＮ層２と同種または異種であり得る。３族窒化物半導体物質、例えば、ＧａＮの結晶物質層４を前記ＧａＮ層２上に形成することが好ましい。この際、前記サファイアウェーハ１をＨＶＰＥ反応器内に装着した後、ＨＣｌをＧａと反応させてＧａＣｌを形成させ、ＧａＣｌとＮＨ３ガスとを反応させることによって、ＧａＮ層２の表面に数μｍ厚さのＧａＮエピタキシャル物質層４を成長させる。エピタキシャル成長時には、水平方向のエピタキシャル成長速度を垂直方向の成長速度より速くなるように条件を調節するとよい。
【００２３】
結晶成長が完了したら、ＨＶＰＥ反応器を常温まで冷却させた後、ＧａＮ半導体エピタキシャル物質層４が成長されたサファイアウェーハ１を反応器から取り出す。
【００２４】
上述のような方法により得たＧａＮエピタキシャル物質層を実際に測定した結果、欠陥密度は従来の５×１０９／ｃｍ２から、約５×１０７／ｃｍ２に低下し、既存の方法により得られたＧａＮ層に存在する応力も約１／５に減少した。
【００２５】
上述のような過程を経たウェーハ上に直接光素子を製作してもよい。またフリースタンドＧａＮウェーハを得るために、サファイアウェーハ１を再びＨＶＰＥ反応器に装着した後、既に得られたＧａＮエピタキシャル物質層４上に３００μｍ以上の厚さにＧａＮエピタキシャル物質層をさらに成長させてもよい。この場合、一般的に知られたレーザリフトオフによりサファイアウェーハを除去すると、欠陥密度が約５×１０５／ｃｍ２である高品質のフリースタンドＧａＮウェーハが得られる。
【００２６】
本発明の理解を助けるために、模範的な実施形態を説明し、図示したが、このような実施形態は、単に広い発明を例示するだけで、それに制限されるものではなく、また本発明は図示及び説明された構造及び順序に限定されるものではない。
【産業上の利用可能性】
【００２７】
本発明は、他の基板を用いて製造される単結晶半導体ウェーハ、例えば、ＧａＮのような３族窒化物半導体ウェーハの製造に好適に適用されうる。
【図面の簡単な説明】
【００２８】
【図１】本発明によるエピタキシャルウェーハの一例を示す工程図である。
【図２】本発明によるエピタキシャルウェーハの一例を示す工程図である。
【図３】本発明によるエピタキシャルウェーハの一例を示す工程図である。
【図４】本発明によるエピタキシャルウェーハの一例を示す工程図である。
【図５】本発明によるエピタキシャルウェーハの一例を示す工程図である。
【符号の説明】
【００２９】
１    サファイアウェーハ、
２    ＧａＮ層、
２ａ    多孔質バッファ層、
２ａ’    閉鎖された空孔部、
２ｄ    空孔部、
３    マスク層、
３ａ    ドット、
４    エピタキシャル物質層。
【図１】
2006191073.tif 000003
【図２】
2006191073.tif 000004
【図３】
2006191073.tif 000005
【図４】
2006191073.tif 000006
【図５】
2006191073.tif 000007