(57)【要約】【目的】  ｐ−ｌｏｗｋ膜上にバリアメタルを連続に形成することを目的とする。【構成】  本発明の半導体装置の製造方法は、基体上に、表面にメチル（ＣＨ３）基が結合している絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１０８）と、前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程（１１４）と、を備えたことを特徴とする。そして、前記バリアメタル膜形成工程において、原子層気相成長法によりバリアメタル膜を形成する。【選択図】        図１
2006147895.tif 000002
【特許請求の範囲】
【請求項１】
基体上に、表面にメチル（ＣＨ３）基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
基体上に、表面にメチル（ＣＨ３）基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部内の表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が形成された前記開口部に導電性材料を堆積させる導電性材料堆積工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記バリアメタル膜形成工程において、原子層気相成長法によりバリアメタル膜を形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記バリアメタル膜形成工程において、前記イミド系の高融点金属化合物を初期原料として、バリアメタル膜を形成することを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
【請求項５】
前記バリアメタル膜形成工程において、前記イミド系の高融点金属化合物として、ターシャリーアミルイミドトリス（ジメチルアミド）タンタル（Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３）と、ターシャリーアミルイミドジ（ジメチルアミド）チタン（Ｔｉ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２）と、ターシャリーアミルイミドジ（ジメチルアミド）ジルコニウム（Ｚｒ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２）とのうち、少なくとも１つを用いたことを特徴とする請求項１〜４いずれか記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜形成工程において、メチル（ＣＨ３）基を有する有機物質原料を用いて化学気相成長法（ＣＶＤ）により前記絶縁膜を形成することを特徴とする請求項１〜５いずれか記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に、Ｃｕ配線を有するＵＬＳＩ（Ultra large scale integrated
circuit）デバイスの製造方法に関する。
【背景技術】
【０００２】
低抵抗で高いエレクトロマイグレーション（ＥＭ）耐性を有するＣｕ配線は、高集積化し微細化されたＬＳＩ配線用の高信頼性材料として期待されている。
【０００３】
特に、最近はＬＳＩの高速性能化を達成するために、配線技術を従来のアルミ（Ａｌ）合金から低抵抗のＣｕ或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。
【０００４】
さらに、最近は層間絶縁膜として比誘電率の低い低誘電率（ｌｏｗ−ｋ）膜を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２）膜から比誘電率ｋが例えば３．５以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。このようなｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。
【０００５】
図１９は、従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
図１９では、デバイス部分等の形成方法は省略している。
図１９（ａ）において、シリコン基板による基体２００上にＣＶＤ（化学気層成長）等の方法により第１の絶縁膜２２１を成膜する。
図１９（ｂ）において、フォトリソグラフィ工程及びエッチング工程により、Ｃｕ金属配線或いはＣｕコンタクトプラグを形成するための溝構造（開口部Ｈ）を第１の絶縁膜２２１に形成する。
図１９（ｃ）において、第１の絶縁膜２２１上にバリアメタル膜２４０、Ｃｕシード膜及びＣｕ膜２６０をかかる順序で形成して、１５０℃から４００℃の温度で約３０分間アニール処理する。
図１９（ｄ）において、Ｃｕ膜２６０とバリアメタル膜２４０をＣＭＰにより除去し、平坦化を行なうことにより、溝である開口部ＨにＣｕ配線を形成する。
図１９（ｅ）において、前記Ｃｕ膜２６０表面に還元性プラズマ処理を施した後に第２の絶縁膜２８１を成膜する。
さらに、多層Ｃｕ配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第１の絶縁膜２２１と第２の絶縁膜２８１の大半がｌｏｗ−ｋ膜となる。
【０００６】
次世代デバイスにおいては層間絶縁膜として低誘電率膜、特に誘電率を下げるために、空孔を有する低誘電率膜の使用が検討されている。言い換えれば、比誘電率ｋが２．５以下のｌｏｗ−ｋ膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。今後さらにＣｕ配線の微細化が進むにつれて、Ｃｕに比べて高抵抗であるバリアメタルの薄膜化は必須となってくる。極薄膜のバリアメタルを成膜するために、検討されている手法として、原子層気相成長（ＡＬＤ：Ａｔｏｍｉｃ  Layer  Ｄｅｐｏｓｉｔｉｏｎ）法がある（例えば、非特許文献１，２参照）。この手法は原料ガスを交互に供給し、原子層レベルでの成膜を行う手法である。
【０００７】
図２０は、ＡＬＤ法によるバリアメタルの成膜例を示すガスの供給フロー図である。
まず、タンタル（Ｔａ）原料の供給を行う。例えば、塩化タンタル（ＴａＣｌ５）を用いて説明する。この時、セルフリミッティング効果により、ある一定量以上は吸着しない。次にアルゴン（Ａｒ）によりパージを行う。つづいて、アンモニア（ＮＨ３）の供給を行うことにより、バリアメタルとしての窒化タンタル（ＴａＮ）を形成する。最後にＡｒによりパージを行う。この一連の作業を１サイクルとして、必要な膜厚分サイクルを繰り返すことで成膜を行う。
図２１は、ＡＬＤ法において、ＴａＮ膜が形成される様子を説明するための概念図である。
図２１（ａ）において、ＴａＲ２０（Ｔａ化合物）を供給することにより、基体１０にＴａＲ２０（Ｔａ化合物）が吸着する。また、基体１０の周辺には、吸着していないＴａＲ２０が浮遊する。
図２１（ｂ）において、Ａｒを供給することにより、浮遊するＴａＲ２０が置換（パージ）される。
図２１（ｃ）において、ＮＨ３を供給することにより基体１０に吸着されたＴａＲ２０を還元してＴａＮ膜２２が形成される。
【０００８】
その他、ｌｏｗ−ｋ膜の一例としてのメチルシルセスキオキサン（ＭＳＱ）膜に物理的気相成長（ＰＶＤ）法によりバリアメタルを成膜する際に、密着性が悪くバリアメタルがＭＳＱ膜から剥がれることを防止するため、バリアメタルのＭＳＱ膜への密着性を向上させることを目的として、バリアメタルを成膜する前にヘリウム（Ｈｅ）ガスを用いたプラズマ処理を行なうとする技術が開示されている（例えば、特許文献１参照）。また、シリコン酸化膜上に形成するエッチングの際のハードマスクとしてのＳｉＣＮ絶縁膜をアニール処理によりＮ−Ｈ結合の少ない膜として形成するとする技術が開示されている（例えば、特許文献２参照）。
【特許文献１】特開２００３−３０９１７０号公報
【特許文献２】特開２００３−１７９０５４号公報
【非特許文献１】“Atomic layer deposition of metal andnitride thin films: Current research efforts and applications for semiconductordevice processing" ,J. Vac. Sci. Technol. B21(6), 2003, p2231-2261
【非特許文献２】“Atomiclayer deposition for nanoscale Cu metallization" ,AdvancedMetallization Conference 2003 Conference Proceedings AMC XIX 2004 MaterialsResearch Society p713-722
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図２２は、多孔質低誘電率（ｐ−ｌｏｗｋ）膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の成膜状況を説明するための図である。
多孔質低誘電率（ｐ−ｌｏｗｋ）膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合、初期段階において不連続な膜になるといった問題があった。特に、Ｓｉ−ＣＨ３結合を有する原料ガスを用いて化学気相成長（ＣＶＤ）法により成膜した炭酸化シリコン（ＳｉＯＣ）で構成されるｐ−ｌｏｗｋ膜を用いた場合にこの傾向が顕著である。
【００１０】
図２３は、ｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の様子を説明するための図である。
ｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合に初期段階において不連続な膜になる原因としては、ｐ−ｌｏｗｋ膜上に残留しているメチル（ＣＨ３）基がＡＬＤ成膜時のメタル原料の吸着を妨げているためと考えられる。
【００１１】
図２４は、バリアメタル膜の下地膜の形成方法とＡＬＤ法を用いたバリアメタル成膜との関係を示す図である。
図２４（ｂ）に示す３００ｍｍのシリコンウェハ上の各ポイントにおいてＴａＮ膜を５ｎｍ成膜した結果を測定した。その結果を図２４（ａ）に示している。
図２４（ａ）に示すように、ＳＯＤ（ｓｐｉｎ  ｏｎ  ｄｉｅｌｅｃｔｉｃ  ｃｏａｔｉｎｇ）法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上に、ＡＬＤ法を用いてバリアメタル成膜を行なった場合や、シリコン酸化膜（ＳｉＯ２膜）上に、ＡＬＤ法を用いてバリアメタル成膜を行なった場合に比べ、ＣＶＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、ＡＬＤ法を用いてバリアメタル成膜を行なった場合、成膜されたバリアメタル膜が薄くなったことがわかる。ＳＯＤ法では、Ｓｉ−ＣＨ３結合を有する原料ガスを塗布後、加熱（例えば４００℃）するためメチル（ＣＨ３）基が脱離し、ｐ−ｌｏｗｋ膜上に残留していない、或いは少なくなっていると考えられる。すなわち、特に、Ｓｉ−ＣＨ３結合を有する原料ガスを用いてＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜を用いた場合に、成膜しにくい傾向が顕著であることがわかる。
【００１２】
図２５は、バリアメタル膜の下地膜の形成方法とＰＶＤ法を用いたバリアメタル成膜との関係を示す図である。
図２５（ｂ）に示す３００ｍｍシリコンウェハ上の各ポイントにおいてＴａＮ膜を５ｎｍ成膜した結果を測定した。その結果を図２５（ａ）に示している。
図２５（ａ）に示すように、ＳＯＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上に、ＰＶＤ法を用いてバリアメタル成膜を行った場合や、シリコン酸化膜（ＳｉＯ２膜）上に、ＰＶＤ法を用いてバリアメタル成膜を行った場合と比べても、ＣＶＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、ＰＶＤ法を用いてバリアメタル成膜を行った場合に、成膜されたバリアメタル膜厚に違いがなかったことがわかる。
【００１３】
前記特許文献１では、ＰＶＤ法を用いたバリアメタル成膜を行なう技術が開示されているが、ＰＶＤ法を用いたバリアメタル成膜では、バリアメタル膜の下地膜の形成方法によらず想定する膜厚を確保できることがわかる。ＰＶＤ法では、スパッタするプラズマエネルギーが大きいためメチル（ＣＨ３）基を飛ばしてＴａＮ膜を成膜することができ、成膜レートが悪くならないと考えられる。
一方、ＡＬＤ法を用いたバリアメタル成膜では、ＰＶＤ法のようなプラズマエネルギーが存在しないためメチル（ＣＨ３）基を飛ばすことができない。よって、ＡＬＤ法を用いたバリアメタル成膜においては、ＰＶＤ法を用いた場合とは異なる新たな問題として成膜しにくいという問題点が生じる。そして、上述したように、特に、Ｓｉ−ＣＨ３結合を有する原料ガスを用いてＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜を用いた場合に、成膜しにくい問題点が生じる。
【００１４】
図２６は、半導体装置の断面を示す図である。
図２６では、図１９の下層配線層の上にヴィア層と上層配線層とを形成した例を示している。第１の絶縁膜２２１と同様、ヴィア層の層間絶縁膜となる第２の絶縁膜２８１及び上層配線層の層間絶縁膜となる第３の絶縁膜２８６の大半がｌｏｗ−ｋ膜となる。ヴィア及び上層配線にも下層配線同様バリアメタル膜２４０が形成される。
図２６では、Ｓｉ−ＣＨ３結合を有する原料ガスを用いてＣＶＤ法により成膜したＳｉＯＣで構成されるｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行ない、その後、Ｃｕ配線を形成した様子を示している。上述したように、バリアメタル成膜が不連続となるため、Ｃｕシード層及びＣｕめっき層で構成される、下層配線となるＣｕ膜２６０において、ボイド４００が、ヴィアとなるＣｕ２６２において、ボイド４０２が、上層配線となるＣｕ膜２６４において、ボイド４０４が生じてしまう。
【００１５】
以上のように、初期段階でバリアメタルが不連続になった場合、途切れた箇所からのＣｕの拡散が懸念される上、さらに、その後のシード成膜およびめっき成膜の出来にも影響を与えてしまうといった問題があった。
【００１６】
本発明は、上述した問題点を克服し、ｐ−ｌｏｗｋ膜上にバリアメタルを連続に形成することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造方法は、
基体上に、表面にメチル（ＣＨ３）基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
を備えたことを特徴とする。
【００１８】
表面にメチル（ＣＨ３）基が結合している絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成することにより、絶縁膜表面のメチル（ＣＨ３）基をイミド系の高融点金属化合物によって還元することができる。よって、前記絶縁膜表面に、バリアメタル原料を連続して吸着させることができる。
【００１９】
また、本発明の半導体装置の製造方法は、
基体上に、表面にメチル（ＣＨ３）基が結合している絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に開口部を形成する開口部形成工程と、
前記開口部内の表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程と、
前記バリアメタル膜が形成された前記開口部に導電性材料を堆積させる導電性材料堆積工程と、
を備えたことを特徴とする。
【００２０】
表面にメチル（ＣＨ３）基が結合している前記絶縁膜に開口部を形成することにより、開口部内の表面にもメチル（ＣＨ３）基が結合している。かかる開口部に配線材料となる導電性材料の拡散を防止するため、バリアメタル膜を形成する場合において、イミド系の高融点金属化合物を原料としてバリアメタル膜を形成することにより、開口部内の表面のメチル（ＣＨ３）基をイミド系の高融点金属化合物によって還元することができる。
【００２１】
特に、本発明における前記バリアメタル膜形成工程において、原子層気相成長法によりバリアメタル膜を形成する場合において有効である。
【００２２】
ＡＬＤ法によりバリアメタル膜を形成することにより、前記絶縁膜表面にメチル（ＣＨ３）基が無い場合には、ＰＶＤ法を用いる場合より被覆率を良くすることができる。しかし、上述したように、ＡＬＤ法を用いたバリアメタル成膜では、ＰＶＤ法のようなプラズマエネルギーが存在しないためメチル（ＣＨ３）基を飛ばすことができない。或いは、メチル（ＣＨ３）基を飛ばしにくい。そのため成膜しにくい。そこで、ＡＬＤ法を用いたバリアメタル成膜においてイミド系の高融点金属化合物を原料とする本発明を適用することによりメチル（ＣＨ３）基を還元し、除去することができる。メチル（ＣＨ３）基を還元し、除去することができるので、前記絶縁膜表面にメチル（ＣＨ３）基が無くなった前記絶縁膜表面にバリアメタル原料を連続して吸着させ、被覆率の良いバリアメタル膜を形成することができる。
【００２３】
前記バリアメタル膜形成工程において、前記イミド系の高融点金属化合物を初期原料として、バリアメタル膜を形成することを特徴とする。
【００２４】
上述したように、ＡＬＤ法によりバリアメタル膜を形成することにより、メチル（ＣＨ３）基を飛ばしにくい。ここで、後述するように、前記絶縁膜表面にメチル（ＣＨ３）基が存在する前記絶縁膜表面にＡＬＤ法によりバリアメタル膜を形成する場合に、表面にメチル（ＣＨ３）基が存在するため、バリアメタル膜が当初、成膜されないサイクルが存在する。よって、成膜が開始されるまでに時間(インキュベーションタイム)がかかる。
そこで、ＡＬＤ法を用いたバリアメタル成膜においてイミド系の高融点金属化合物を当初原料とすることによりメチル（ＣＨ３）基を当初より還元し、除去することができる。当初よりメチル（ＣＨ３）基を還元し、除去することができるので、インキュベーションタイムなく、前記絶縁膜表面にメチル（ＣＨ３）基が無くなった前記絶縁膜表面に当初よりバリアメタル原料を連続して吸着させ、被覆率の良いバリアメタル膜を形成することができる。そして、その後、別のバリアメタル原料に代えてさらにバリアメタル膜を形成してもよい。
【００２５】
そして、前記バリアメタル膜形成工程において、前記イミド系の高融点金属化合物として、ターシャリーアミルイミドトリス（ジメチルアミド）タンタル（Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３）と、ターシャリーアミルイミドジ（ジメチルアミド）チタン（Ｔｉ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２）と、ターシャリーアミルイミドジ（ジメチルアミド）ジルコニウム（Ｚｒ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２）とのうち、少なくとも１つを用いると特に有効である。
【００２６】
そして、本発明における前記絶縁膜形成工程において、メチル（ＣＨ３）基を有する有機物質原料を用いて化学気相成長法（ＣＶＤ）により前記絶縁膜を形成する場合において特に有効である。
【００２７】
上述したように、ＣＨ３基を有する有機物質原料を用いてＣＶＤにより前記絶縁膜を形成する場合に、前記絶縁膜表面にＣＨ３基が残ってしまう。そのため、バリアメタル膜が不連続になってしまう。よって、本発明を適用することによりＣＨ３基を還元し、除去することができるので、バリアメタル膜の不連続性を解消することができる。
【００２８】
さらに、前記絶縁膜形成工程において、前記絶縁膜として、多孔質絶縁膜を形成する場合において特に有効である。
【００２９】
前記絶縁膜として、多孔質絶縁膜を形成する場合に、メチル（ＣＨ３）基を有する有機物質原料を用いるため、前記絶縁膜表面にＣＨ３基が残ってしまう。そのため、バリアメタル膜が不連続になってしまう。よって、本発明を適用することによりＣＨ３基を還元し、飛ばすことができる
【００３０】
そして、前記絶縁膜形成工程において、前記多孔質絶縁膜として、炭酸化シリコン（ＳｉＯＣ）膜と酸窒化シリコン（ＳｉＯＮ）膜とのいずれかを形成する場合において特に有効である。
【発明の効果】
【００３１】
以上説明したように、本発明によれば、ＡＬＤ成膜時のメタル原料を連続して吸着させることができる。ＡＬＤ成膜時のメタル原料を連続して吸着させることができるので、バリアメタル膜を連続して形成することができる。バリアメタル膜を連続して形成することができるので、成膜レートを上げることができる。さらに、バリアメタル膜を連続して形成することができるので、前記多孔質絶縁膜内への導電性材料（特に、Ｃｕ）拡散を防止することができる。さらに、シード層形成やめっき形成されたＣｕ配線にボイドを発生させないようにすることができる。
【発明を実施するための最良の形態】
【００３２】
実施の形態１．
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、下層配線層用の絶縁膜形成工程として、ＳｉＣ膜を形成するＳｉＣ膜形成工程（Ｓ１０２）、多孔質の絶縁性材料を用いたｐ−ｌｏｗｋ膜を形成するｐ−ｌｏｗｋ膜形成工程（Ｓ１０４）、ｐ−ｌｏｗｋ膜表面をプラズマ処理するヘリウム（Ｈｅ）プラズマ処理工程（Ｓ１０６）、ＳｉＯ２膜を形成するＳｉＯ２膜形成工程（Ｓ１０８）と、開口部を形成する開口部形成工程（Ｓ１１０）と、バリアメタル膜形成工程（Ｓ１１４）と、下層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程（Ｓ１１６）、めっき工程（Ｓ１１８）と、平坦化工程（Ｓ１２０）という一連の工程を実施する。多層配線化の製造方法は後述する。
【００３３】
図２は、実施の形態１における半導体装置の製造方法の工程を表す工程断面図である。
図２では、まず、図１におけるバリアメタル形成前の半導体装置の製造方法の要部工程の一例として、ＳｉＣ膜形成工程から開口部形成工程までについて説明する。それ以降の工程は後述する。
【００３４】
図２（ａ）において、ＳｉＣ膜形成工程として、基体２００の上に、ＣＶＤ法によって、ＳｉＣを用いた膜厚５０ｎｍの下地炭化シリコン（ＳｉＣ）膜を堆積し、ＳｉＣ膜２１２を形成する。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。ＳｉＣ膜２１２は、拡散防止膜としての機能を有する。また、ＳｉＣ膜２１２は、エッチングストッパとしての機能も有する。ＳｉＣ膜を生成するのは難しいためＳｉＣ膜の代わりに炭酸化シリコン（ＳｉＯＣ）膜を用いても構わない。或いは、炭窒化シリコン（ＳｉＣＮ）膜、窒化シリコン（ＳｉＮ）膜を用いることができる。基体２００として、例えば、直径３００ミリのシリコンウェハ等の基板を用いる。基体２００には、金属配線またはコンタクトプラグ等、デバイス部分が形成されていても構わない。或いは、その他の層が形成されていても構わない。
【００３５】
図２（ｂ）において、ポーラスｌｏｗ−ｋ（ｐ−ｌｏｗｋ）膜形成工程として、基体２００の上に形成された前記ＳｉＣ絶縁膜形成工程により形成されたＳｉＣ膜２１２の上に多孔質の絶縁性材料を用いたｐ−ｌｏｗｋ膜２２０を２５０ｎｍの厚さで形成する。ｐ−ｌｏｗｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ｐ−ｌｏｗｋ膜２２０の材料としては、ここでは、例えば、多孔質のＳｉＯＣを用いる。また、その形成方法としては、Ｓｉ−ＣＨ３結合を有する原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により成膜する。例えば、Ｓｉ−Ｒ（Ｒは有機基）、ＣＯ２等の酸素源を用いて成膜すればよい。酸素（Ｏ）を成分に持つＳｉ−Ｒ原料を用いても良い。成膜温度は、０〜４００℃が望ましい。成膜圧力は、１３．３Ｐａ（０．１Ｔｏｒｒ）〜１．３３×１０３Ｐａ（１０Ｔｏｒｒ）が望ましい。原料ガスや形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。ｐ−ｌｏｗｋ膜は、多孔質のＳｉＯＣ以外に、多孔質のＳｉＯＮであってもよい。ｐ−ｌｏｗｋ膜２２０が形成された際に、表面にＣＨ３基が残存している膜であればよい。
【００３６】
そして、Ｈｅプラズマ処理工程として、このｐ−ｌｏｗｋ膜２２０表面をＣＶＤ装置内でヘリウム（Ｈｅ）プラズマ照射によって表面改質する。Ｈｅプラズマ照射によって表面が改質されることで、ｐ−ｌｏｗｋ膜２２０とｐ−ｌｏｗｋ膜２２０上に形成する後述するキャップ膜としてのＣＶＤ−ＳｉＯ２膜２２２との接着性を改善することができる。ガス流量は、１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）、ガス圧力は１０００Ｐａ、高周波パワーは５００Ｗ、低周波パワーは４００Ｗ、温度は４００℃とした。キャップＣＶＤ膜をｐ−ｌｏｗｋ膜上に成膜する際は、ｐ−ｌｏｗｋ膜表面にプラズマ処理を施すことがキャップＣＶＤ膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）、水素（Ｈ２）、Ｈｅ、酸素（Ｏ２）、シラン（ＳｉＨ４）、アルゴン（Ａｒ）、窒素（Ｎ２）などがあり、これらの中でもＨｅプラズマはｐ−ｌｏｗｋ膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Ｈｅガスは他のガスと混合して用いると効果的である。
【００３７】
図２（ｃ）において、ＳｉＯ２膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｐ−ｌｏｗｋ膜２２０上にＳｉＯ２を膜厚５０ｎｍ堆積することで、ＳｉＯ２膜２２２を形成する。ＳｉＯ２膜２２２を形成することで、直接リソグラフィを行うことができないｐ−ｌｏｗｋ膜２２０を保護し、ｐ−ｌｏｗｋ膜２２０にパターンを形成することができる。かかるキャップＣＶＤ膜は、ＳｉＯ２膜、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜などがあるが、ダメージ低減の観点からはＳｉＯ２膜が優れ、低誘電率化の観点からはＳｉＯＣ膜が、耐圧向上の観点からはＳｉＣ膜やＳｉＣＮ膜が優れている。さらに、ＳｉＯ２膜とＳｉＣ膜の積層膜、もしくはＳｉＯ２膜とＳｉＣＯ膜の積層膜、もしくはＳｉＯ２膜とＳｉＣＮ膜の積層膜を用いることができる。さらにキャップＣＶＤ膜の一部、もしくは全てが後述する平坦化工程においてＣＭＰにより除去されても良い。キャップ膜を除去することで誘電率をさらに低減することができる。キャップ膜の厚さとしては１０ｎｍから１５０ｎｍが良く、１０ｎｍから５０ｎｍが実効的な比誘電率を低減する上で効果的である。
【００３８】
図２（ｄ）において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯ２膜２２２とｐ−ｌｏｗｋ膜２２０と下地ＳｉＣ膜２１２内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てＳｉＯ２膜２２２の上にレジスト膜が形成された基体２００に対し、露出したＳｉＯ２膜２２２とその下層に位置するｐ−ｌｏｗｋ膜２２０を、下地ＳｉＣ膜２１２をエッチングストッパとして異方性エッチング法により除去し、その後、下地ＳｉＣ膜２１２をエッチングして開口部１５０を形成すればよい。異方性エッチング法を用いることで、基体２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
【００３９】
ここで、図示していないが、Ｈｅプラズマ処理工程として、前記ＳｉＯ２膜２２２表面と前記開口部の表面、特に、開口部の形成により露になったｐ−ｌｏｗｋ膜２２０表面をＨｅプラズマ雰囲気に晒すとさらによい。Ｈｅプラズマ処理は、行なわなくても構わないが、行なうとさらによい。ここでは、１０ｓ間、Ｈｅプラズマ雰囲気に晒す。ここで、ｐ−ｌｏｗｋ膜２２０は、Ｓｉ−ＣＨ３結合を有する有機物質原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により多孔質のＳｉＯＣを成膜するため、どうしても表面にメチル（ＣＨ３）基が残留してしまう。Ｈｅプラズマ雰囲気に晒し、プラズマ環境下におくことで、後述するバリアメタル形成工程と合わせて、かかる有機物質であるＣＨ３基を除去することができる。プラズマ雰囲気は、Ｈｅのほかに、フロロカーボン（ＣｘＦｙ）や、アンモニア（ＮＨ３）を用いることが望ましい。
【００４０】
図３は、実施の形態１における半導体装置の製造方法の工程を表す工程断面図である。
図３では、半導体装置の製造方法として、図１におけるバリアメタル形成工程から、それ以降の工程を経て下層配線形成を完了させる平坦化工程までの要部工程について説明する。
【００４１】
図３（ａ）において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部１５０及びＳｉＯ２膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。ここでは、バリアメタル膜として、窒化タンタル（ＴａＮ）膜を、ＡＬＤ法を用いて成膜する。バリアメタル膜成膜のためのメタル原料として、イミド系の高融点金属化合物であるターシャリーアミルイミドトリス（ジメチルアミド）タンタル（Ｔａｉｍａｔａ(登録商標)：Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３）を用い、メタル原料と反応し、ＴａＮ膜を生成する反応種の一例である、前記メタル原料の還元ガスとして、アンモニア（ＮＨ３）を用い、パージガスとして、水素（Ｈ２）を用いる。パージガスとして、Ｈ２を用いることで、次の反応性を高めることができる。さらに、Ｈ２は純度を高めることができるので、成膜時の不純物濃度低減に適している。
【００４２】
図４は、バリアメタル膜形成工程の要部を表すフローチャートである。
図４において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのＴａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３を供給するＴａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３供給工程（Ｓ４０２）と、Ｈ２供給工程（Ｓ４０４）と、金属含有膜生成工程の一例としてのＮＨ３供給工程（Ｓ４０６）と、Ｈ２供給工程（Ｓ４０８）という一連の工程を１サイクルとして繰り返す。そして、所望する厚さのＴａＮ膜を形成した後、後述するように、導電性材料である銅（Ｃｕ）を物理的気相成長（ＰＶＤ）法及びめっき法により堆積させ、Ｃｕ配線を形成する。
【００４３】
図５は、ＡＬＤ装置の概要構成を示す図である。
図５において、チャンバ６００の内部にて、基体２００上、さらに言えば基体上に前工程までの処理が施された基体１０を所定の温度に制御された基板ホルダ（ウェハステージ）６１０の上に設置する。そして、チャンバ６００の内部に上部からガスを供給する。また、真空ポンプ６３０によりチャンバ６００の内部が所定の圧力になるように真空引きされる。
図５において、容器６５０に入った固体のＴａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３を５０〜８０℃に加熱して暖める。暖められ溶融したＴａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３内にキャリアガスとしてＨ２ガスを供給することで、Ｈ２と共にガス化したＴａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３を一種のバブリング法によりチャンバ６００に供給することができる。基体１０の温度は、３５０℃以下が望ましい。
【００４４】
図６は、ＴａＮ膜形成工程における各ガスの供給フローを示す図である。
成膜温度３００℃にて、Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３を１ｓ供給後、Ｈ２を１ｓ供給してパージし、ＮＨ３を１ｓ供給し、Ｈ２を１ｓ供給してパージするサイクルを１サイクルとして、１００サイクルの供給を行ない、５ｎｍのＴａＮの成膜を行なう。ここでは、Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３、Ｈ２、ＮＨ３の各ガス量は、１．６８Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）、チャンバ６００の内部の圧力を３３９Ｐａ（３Ｔｏｒｒ）とした。ここで、ガス量は、Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３について、キャリアガスが０．１７Ｐａ・ｍ３／ｓ（１００ｓｃｃｍ）〜１．６８Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）が望ましい。ＮＨ３について、１．６８Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）以上が望ましい。パージガスであるＨ２について、０．８４Ｐａ・ｍ３／ｓ（５００ｓｃｃｍ）以上が望ましい。成膜圧力は、６６５Ｐａ（５Ｔｏｒｒ）以下が望ましい。
【００４５】
以上のように、金属化合物供給工程の一例として、基体上にＴａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３を供給することで、開口部１５０の内側に表れたｐ−ｌｏｗｋ膜２２０の表面に残存するＣＨ３基を還元することができる。そして、金属含有膜生成工程として、前記ＣＨ３基が還元され除去されたｐ−ｌｏｗｋ膜２２０の表面に連続して吸着したＴａ含有分子をＮＨ３で還元することにより連続したＴａＮ膜を生成する。かかるＴａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３供給工程とＨ２供給工程とＮＨ３供給工程とを繰り返すことで、前記基体上に所望する膜厚のＴａＮ膜を堆積させることができる。
【００４６】
ここで、ＴａＮ膜のメタル原料として、Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３と同様、イミド系の高融点金属化合物であるターシャリーアミルイミドジ（ジメチルアミド）チタン（Ｔｉ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２）や、ターシャリーアミルイミドジ（ジメチルアミド）ジルコニウム（Ｚｒ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２）を用いても構わない。
また、ＡＬＤ法により形成されるバリアメタルとして、ＴａＮの他、炭化窒化タンタル（ＴａＣＮ）、窒化チタン（ＴｉＮ）等の高融点金属の窒化膜或いは窒化炭素膜、或いは、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）単体であっても構わない。或いは、ジルコニウム（Ｚｒ）系のバリアメタル膜であっても構わない。或いは、これらの複数の材料による積層膜であっても構わない。例えば、Ｔｉ系のバリアメタル膜のメタル原料として、Ｔｉ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２を用いる。Ｚｒ系のバリアメタル膜のメタル原料として、Ｚｒ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］２を用いる。
【００４７】
また、メタル原料の還元ガスとして、ヒドラジン（Ｈ２ＮＮＨ２）或いは、１−１ジメチルヒドラジンや１−２ジメチルヒドラジン等のヒドラジン化合物を用いても構わない。ヒドラジン或いはヒドラジン化合物を用いることによりＮＨ３より還元作用を強くすることができる。
【００４８】
さらに、パージガスとして、アルゴン（Ａｒ）や窒素（Ｎ２）やＨｅを用いても構わない。Ａｒを用いることで、安価でかつ扱い易くすることができる。
【００４９】
図７は、ＡＬＤ装置の他の概要構成例を示す図である。
図５における装置では、チャンバ６００上部から基体１０の大きさに関わらず、また、ガスの進行方向に関わらずガスを供給しているが、図７に示すように、基体１０と平行する平板となるシャワーヘッド６２０から基体１０全面に向けて均一にガスを供給するように構成するとなお良い。その他の構成は、図５と同様であるので省略する。
【００５０】
図３（ｂ）において、シード膜形成工程として、スパッタ等のＰＶＤ法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基体２００表面に堆積（形成）させる。ここでは、シード膜２５０を膜厚１００ｎｍ堆積させた。
【００５１】
図３（ｃ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長によりＣｕ膜２６０を開口部１５０及び基体２００表面に堆積させる。ここでは、膜厚５００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を２５０℃の温度で３０分間行なう。
【００５２】
図３（ｄ）において、平坦化工程として、ＣＭＰ法によってＳｉＯ２膜２２２の表面に堆積された導電部としての配線層となるＣｕ膜２６０、シード膜２５０、及びバリアメタル膜２４０を研磨除去することにより、平坦化し、図３（ｄ）に表したような下層配線となる埋め込み構造を形成する。
【００５３】
図８は、ＡＬＤ法を用いたＴａＮ膜厚とサイクル数との関係を示す図である。
図８に示すように、例えば、ペンタジメチルアミノタンタル（ＰＤＭＡＴ：Ｐｅｎｔａｋｉｓ  ＤｉＭｅｔｈｙｌａｍｉｎｏ  Ｔａｎｔａｌｕｍ；Ｔａ［Ｎ（（ＣＨ３）２］５）をＴａ原料として用いて、ＡＬＤ法を用いてＴａＮ膜を成膜した場合、ＣＶＤ法により形成されたｐ−ｌｏｗｋ膜である多孔質ＳｉＯＣ膜上では、当初、成膜されないサイクルが存在することを見出した。ＴａＣｌ５を用いた場合も同様である。同じＣＶＤ法により形成された多孔質でないｌｏｗ−ｋ膜であるＳｉＯＣ膜上では、当初サイクルから成膜が始まる。また、ＳＯＤ法を用いて形成したｐ−ｌｏｗｋ膜としての多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上でも当初サイクルから成膜が始まる。ここで、ある所定の膜厚ａでのＣＶＤ法による多孔質ＳｉＯＣ膜とＣＶＤ法による多孔質でないＳｉＯＣ膜とＳＯＤ法による多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜との断面を比較した。
【００５４】
図９は、ＡＬＤ法を用いて成膜したＴａＮ膜厚の下地膜依存性を示す図である。
図９（ａ）には、ＣＶＤ法による多孔質でないＳｉＯＣ膜上にＰＤＭＡＴをＴａ原料としてＡＬＤ法を用いてＴａＮ膜を成膜した場合の断面図を示す。図９（ｂ）には、ＳＯＤ法による多孔質ＳｉＯＣ（ｐ−ＭＳＱ）膜上にＰＤＭＡＴをＴａ原料としてＡＬＤ法を用いてＴａＮ膜を成膜した場合の断面図を示す。図９（ｃ）には、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上にＰＤＭＡＴをＴａ原料としてＡＬＤ法を用いてＴａＮ膜を成膜した場合の断面図を示す。図９に示すように、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上にＡＬＤ法を用いてＰＤＭＡＴをＴａ原料としてＴａＮ膜を成膜した場合のみ、ＴａＮ膜が途中で途切れ、不連続膜となっているのがわかる。
【００５５】
図１０は、２つのＴａ原料によるＡＬＤ法を用いたＴａＮ膜厚とサイクル数との関係を示す比較図である。
ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、Ｔａ原料としてＴａｉｍａｔａ(登録商標)およびＰＤＭＡＴを用いた。成膜温度３００℃にて、Ｔａ原料（１ｓ）→Ｈ２（１ｓ）→ＮＨ３（１ｓ）→Ｈ２（１ｓ）を１サイクルとして、２０、４０、１００、２００サイクルの供給を行った結果を示した。
図１０に示すように、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、ＰＤＭＡＴをＴａ原料として、ＡＬＤ法によりＴａＮ膜を成膜した場合、インキュベーションタイムが生じ、当初、成膜されないサイクルが存在するのに対し、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、Ｔａｉｍａｔａ(登録商標)をＴａ原料として、ＡＬＤ法によりＴａＮ膜を成膜した場合、インキュベーションタイムなく当初サイクルから成膜が始まる。すなわち、ＰＤＭＡＴをＴａ原料として用いた場合は潜伏期間が２０サイクル程度観察された。これに対して、Ｔａｉｍａｔａ(登録商標)をＴａ原料とした場合は、表面上に残留した−ＣＨ３基を取り除くことができたため、成膜初期段階から原料ガスの表面吸着が可能となり、潜伏期間が無い結果が得られたと考えられる。ここではＴａ原料として同じ物を使用し続けたが、例えば、初期の５サイクルだけ−ＣＨ３基除去効果のあるＴａｉｍａｔａを使用し、その後はＰＤＭＡＴを使用しても同様な効果が得られる。
【００５６】
図１１は、２つのＴａ原料でのＴａＮ膜厚の依存性を示す図である。
図１１（ｂ）では、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、ＰＤＭＡＴをＴａ原料として、ＡＬＤ法によりＴａＮ膜を成膜した場合における１００サイクル後の状態を示している。図１１（ａ）では、ＣＶＤ法による多孔質ＳｉＯＣ（ｐ−ＳｉＯＣ）膜上に、Ｔａｉｍａｔａ(登録商標)をＴａ原料として、ＡＬＤ法によりＴａＮ膜を成膜した場合における１００サイクル後の状態を示している。図１１からもＴａｉｍａｔａ(登録商標)をＴａ原料として、ＡＬＤ法によりＴａＮ膜を成膜した場合の方が、成膜レートが高いことがわかる。
【００５７】
以下、２つのＴａ原料でのＴａＮ成膜のメカニズムについて説明する。
図１２は、ＰＤＭＡＴをＴａ原料とした場合のメカニズムについて説明するための図である。
図１３は、Ｔａｉｍａｔａ(登録商標)をＴａ原料とした場合のメカニズムについて説明するための図である。
図１２（ａ）に示すように、ＰＤＭＡＴは、Ｔａの５本の足に均等に化合物（ジメチルアミド（Ｎ（（ＣＨ３）２）基）が結合している。一方、図１３（ａ）に示すように、Ｔａｉｍａｔａ(登録商標)は、Ｔａの５本の足のうち、ＮＣ（ＣＨ３）２Ｃ２Ｈ５が２重結合により結合されているため、残りの３本の足に化合物（ジメチルアミド（Ｎ（ＣＨ３）２）基）が結合している。よって、不均等な結合をしている。よって、同じ温度で比較した場合、Ｔａｉｍａｔａ(登録商標)は、より強固な２重結合以外のＮ（ＣＨ３）２基が、均等に結合しているＰＤＭＡＴよりも分解しやすい。かかる状態で、ＣＨ３基が表面に残存するｐ−ｌｏｗｋ膜上に供給された場合、図１２（ｂ）に示すように、ＰＤＭＡＴでは、ＣＨ３基を還元できないのに対し、図１３（ｂ）に示すように、Ｔａｉｍａｔａ(登録商標)では、ＣＨ３基を還元し、飛ばしてしまう。よって、図１２（ｃ）に示すように、ＰＤＭＡＴでは、Ｔａ化合物の吸着が不連続であるのに対し、図１３（ｃ）に示すように、Ｔａｉｍａｔａ(登録商標)では、Ｔａ化合物の吸着が連続となり、当初サイクルから成膜が始まる。
【００５８】
多層配線化する場合には、さらに、以下の工程を行なう。
図１４は、多層配線化する半導体装置の製造方法の要部を表すフローチャートである。
図１４において、下層配線形成後、さらに、絶縁膜形成工程として、ＳｉＣ膜形成工程（Ｓ１２６）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１２８）、Ｈｅプラズマ処理工程（Ｓ１３０）、ＳｉＣ膜形成工程（Ｓ１３２）、ｐ−ｌｏｗｋ膜形成工程（Ｓ１３４）、Ｈｅプラズマ処理工程（Ｓ１３６）、ＳｉＯ２膜形成工程（Ｓ１３８）と、開口部を形成する開口部形成工程（Ｓ１４０）と、バリアメタル膜形成工程（Ｓ１４４）と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程（Ｓ１４６）、めっき工程（Ｓ１４８）と、平坦化工程（Ｓ１５０）という一連の工程を実施する。
【００５９】
図１５は、図１４における多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
図１５では、さらに、絶縁膜形成工程として、ＳｉＣ膜形成工程、ｌｏｗ−ｋ膜形成工程、Ｈｅプラズマ処理工程、ＳｉＣ膜形成工程、ｌｏｗ−ｋ膜形成工程、Ｈｅプラズマ処理工程、ＳｉＯ２膜形成工程を示している。それ以降の工程は後述する。
【００６０】
図１５（ａ）において、次の層における絶縁膜形成工程の一部であるＳｉＣ膜形成工程として、還元性プラズマ処理した同じＣＶＤ装置内で４００℃の温度で５０ｎｍの膜厚のＳｉＣ膜２７５を形成する。ＳｉＣ膜２７５は拡散防止膜の働きがあり、このＳｉＣ膜２７５を形成することで、Ｃｕの拡散を防止することができる。かかるＣＶＤ法で形成されるＳｉＣ膜２７５の他に、ＳｉＣＮ膜、ＳｉＣＯ膜、ＳｉＮ膜、ＳｉＯ２膜を用いることができる。
【００６１】
図１５（ｂ）において、ｌｏｗ−ｋ膜形成工程として、図２（ｂ）で説明した工程と同様に、ＳｉＣ膜２７５の上にＳｉＣ膜２７５よりも比誘電率の低い低誘電率膜である、多孔質の絶縁性材料を用いたｐ−ｌｏｗｋ膜２８０を形成する。そして、同様に、Ｈｅプラズマ処理工程として、このｐ−ｌｏｗｋ膜２８０表面をＨｅプラズマ照射によって表面改質する。
【００６２】
図１５（ｃ）において、ＳｉＣ膜形成工程として、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｐ−ｌｏｗｋ膜２８０上にＳｉＣ膜２８２を形成する。ＳｉＣ膜２８２は、後述するデュアルダマシン法によるＣｕ埋め込みのための溝及び孔をエッチングにより形成するためのエッチングストッパとすることができる。そして、ｌｏｗ−ｋ膜形成工程として、ＳｉＣ膜２８２上にｐ−ｌｏｗｋ膜２８５を形成する。そして、同様に、Ｈｅプラズマ処理工程として、このｐ−ｌｏｗｋ膜２８５表面をＣＶＤ装置内でＨｅプラズマ照射によって表面改質する。そして、ＳｉＯ２膜形成工程として、図２（ｃ）で説明した工程と同様、前記Ｈｅプラズマ処理を行った後、キャップ膜として、ＣＶＤ法によってｐ−ｌｏｗｋ膜２８５上にＳｉＯ２膜２９０を形成する。
【００６３】
図１６は、図１５に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
図１６では、開口部を形成する開口部形成工程と、バリアメタル膜形成工程と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程とを示している。それ以降の工程は後述する。
【００６４】
図１６（ａ）において、開口部形成工程として、図２（ｄ）で説明した工程と同様、リソグラフィ工程とドライエッチング工程でデュアルダマシン配線を作製するための配線溝構造である開口部１５２，１５４を、ＳｉＯ２膜２９０とｐ−ｌｏｗｋ膜２８５とＳｉＣ膜２８２とｐ−ｌｏｗｋ膜２８０とＳｉＣ膜２７５とに形成する。孔形成工程として開口部１５０に堆積した下層Ｃｕ膜２６０へと貫通する、ヴィア孔となる開口部１５２を形成し、溝形成工程として上層配線用の溝となる開口部１５４を形成する。その後、ドライエッチング洗浄液（例えば、ＥＫＣ５９２０による５分間の室温洗浄）でヴィア底残渣を除去する。
そして、上述したように、図示していないが、Ｈｅプラズマ処理工程として、前記ＳｉＯ２膜２９０表面と前記開口部の表面、特に、開口部の形成により露になったｐ−ｌｏｗｋ膜２８０，２８５表面をＨｅプラズマ雰囲気に晒すとさらによい。ｐ−ｌｏｗｋ膜２８５，２８０は、上述したように、Ｓｉ−ＣＨ３結合を有する有機物質原料ガスを用いて、減圧ＣＶＤ装置を用いたＣＶＤ法により多孔質のＳｉＯＣを成膜するため、どうしても表面にメチル（ＣＨ３）基が残留してしまう。かかるＣＨ３基が次工程のＡＬＤ法において、ＣＨ３基を還元するＴａｉｍａｔａ(登録商標)をＴａ原料として用いることで、Ｈｅプラズマ処理と合わせてかかる有機物質であるＣＨ３基を除去することができる。
【００６５】
図１６（ｂ）において、バリアメタル膜形成工程として、図３（ａ）で説明した工程と同様、前記開口部形成工程により形成された開口部１５２，１５４及びＳｉＯ２膜２９０表面にバリアメタル材料を用いたバリアメタル膜２４２をＡＬＤ法により５ｎｍ形成する。その他は、図３（ａ）での説明と同様で構わないため省略する。
【００６６】
図１６（ｃ）において、シード膜形成工程として、図３（ｂ）で説明した工程と同様、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５２としてバリアメタル膜２４２が形成された開口部１５２，１５４内壁、堀込部１５６及び基体２００表面に堆積（形成）させる。ここでは、シードＣｕ膜を膜厚１００ｎｍ堆積させた。
【００６７】
図１７は、図１６に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
図１７では、さらに、めっき工程と、平坦化工程を示している。
【００６８】
図１７（ａ）において、めっき工程として、図３（ｃ）で説明した工程と同様、シード膜２５２をカソード極として、電解めっき等の電気化学成長によりＣｕ膜２６４を開口部１５２，１５４及び基体２００表面に堆積させる。これによりＣｕ膜２６４の一部に前記下層配線と前記上層配線と接続するヴィア２６２が形成される。ここでは、膜厚３００ｎｍのＣｕ膜を堆積させた後にアニール処理を２５０℃の温度で３０分間行なう。
【００６９】
図１７（ｂ）において、平坦化工程として、図３（ｄ）で説明した工程と同様、ＣＭＰ法によってＳｉＯ２膜２９０の表面に堆積された導電部としての配線層となるＣｕ膜２６４、シード膜２５２、及びバリアメタル膜２４２を研磨除去することにより、平坦化し、図１７（ｂ）に表したような埋め込み構造を形成する。溝外部のＣｕ膜とバリアメタル膜を除去して２層目のデュアルダマシンＣｕ配線を形成する。
【００７０】
図１８は、従来例と本実施の形態との断面状態を説明するための図である。
ここでは、ＡＬＤ成膜原料として、Ｔａｉｍａｔａ(登録商標)およびＮＨ３を用い、成膜温度３００℃にて、Ｔａｉｍａｔａ(登録商標)（１ｓ）→Ｈ２（１ｓ）→ＮＨ３（１ｓ）→Ｈ２（１ｓ）を１サイクルとして、１００サイクルの供給を行った。ＡＬＤ−ＴａＮ成膜前に、前処理として１０ｓ間ＮＨ３プラズマ環境下にさらした。比較のために、従来例も準備した。バリアメタル成膜後、スパッタ法によりシードＣｕを１００ｎｍ成膜した。その後、Ｃｕめっき成膜を行なった。得られた試料のＴＥＭ観察を行った結果、従来法による試料にはＣｕ膜内にボイドが観察された（図１８（１））。これに対してＴａｉｍａｔａ(登録商標)を用いた試料についてはボイドの無いＣｕが成膜できた（図１８（２））。
以上のように、Ｔａｉｍａｔａ(登録商標)をＴａ原料として用いることにより、表面上に残留していたＣＨ３基を取り除くことができたため、成膜初期段階から原料ガスの表面吸着が可能となり、バリアメタルの連続膜が形成されたと考えられる。その後のシードＣｕも連続膜となり、ボイドフリーのめっき成膜が可能となった。
【００７１】
ここで、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。
【００７２】
なお、多層配線構造などを形成する場合には、各図において基体２００は、下層の配線層と絶縁膜とが形成されたものである。
【００７３】
以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００７４】
例えば、各実施の形態で層間絶縁膜が形成された基体２００は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。
【００７５】
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００７６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
【００７７】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。
【図面の簡単な説明】
【００７８】
【図１】実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
【図２】実施の形態１における半導体装置の製造方法の工程を表す工程断面図である。
【図３】実施の形態１における半導体装置の製造方法の工程を表す工程断面図である。
【図４】バリアメタル膜形成工程の要部を表すフローチャートである。
【図５】ＡＬＤ装置の概要構成を示す図である。
【図６】ＴａＮ膜形成工程における各ガスの供給フローを示す図である。
【図７】ＡＬＤ装置の他の概要構成例を示す図である。
【図８】ＡＬＤ法を用いたＴａＮ膜厚とサイクル数との関係を示す図である。
【図９】ＡＬＤ法を用いて成膜したＴａＮ膜厚の下地膜依存性を示す図である。
【図１０】２つのＴａ原料によるＡＬＤ法を用いたＴａＮ膜厚とサイクル数との関係を示す比較図である。
【図１１】２つのＴａ原料でのＴａＮ膜厚の依存性を示す図である。
【図１２】ＰＤＭＡＴをＴａ原料とした場合のメカニズムについて説明するための図である。
【図１３】Ｔａｉｍａｔａ(登録商標)をＴａ原料とした場合のメカニズムについて説明するための図である。
【図１４】多層配線化する半導体装置の製造方法の要部を表すフローチャートである。
【図１５】図１４における多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
【図１６】図１５に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
【図１７】図１６に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
【図１８】従来例と本実施の形態との断面状態を説明するための図である。
【図１９】従来のｌｏｗ−ｋ膜とＣｕ配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
【図２０】ＡＬＤ法によるバリアメタルの成膜例を示すガスの供給フロー図である。
【図２１】ＡＬＤ法において、ＴａＮ膜が形成される様子を説明するための概念図である。
【図２２】多孔質低誘電率（ｐ−ｌｏｗｋ）膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の成膜状況を説明するための図である。
【図２３】ｐ−ｌｏｗｋ膜上にＡＬＤ法を用いてバリアメタル成膜を行った場合の様子を説明するための図である。
【図２４】バリアメタル膜の下地膜の形成方法とＡＬＤ法を用いたバリアメタル成膜との関係を示す図である。
【図２５】バリアメタル膜の下地膜の形成方法とＰＶＤ法を用いたバリアメタル成膜との関係を示す図である。
【図２６】半導体装置の断面を示す図である。
【符号の説明】
【００７９】
１０，２００  基体
２０  ＴａＲ
２２  ＴａＮ膜
１５０，１５２，１５４  開口部
２１２，２７５，２８２  ＳｉＣ膜
２２０，２８０，２８５  ｐ−ｌｏｗｋ膜
２２１，２８１，２８６  絶縁膜
２２２，２９０  ＳｉＯ２膜
２４０，２４２  バリアメタル膜
２５０，２５２  シード膜
２６０，２６４  Ｃｕ膜
２６２  Ｃｕ
４００，４０２，４０４  ボイド
６００  チャンバ
６１０  基板ホルダ
６２０  シャワーヘッド
６３０  真空ポンプ
６５０  容器
【図１】
2006147895.tif 000003
【図２】
2006147895.tif 000004
【図３】
2006147895.tif 000005
【図４】
2006147895.tif 000006
【図５】
2006147895.tif 000007
【図６】
2006147895.tif 000008
【図７】
2006147895.tif 000009
【図８】
2006147895.tif 000010
【図１０】
2006147895.tif 000011
【図１２】
2006147895.tif 000012
【図１３】
2006147895.tif 000013
【図１４】
2006147895.tif 000014
【図１５】
2006147895.tif 000015
【図１６】
2006147895.tif 000016
【図１７】
2006147895.tif 000017
【図１８】
2006147895.tif 000018
【図１９】
2006147895.tif 000019
【図２０】
2006147895.tif 000020
【図２１】
2006147895.tif 000021
【図２２】
2006147895.tif 000022
【図２３】
2006147895.tif 000023
【図２４】
2006147895.tif 000024
【図２５】
2006147895.tif 000025
【図２６】
2006147895.tif 000026
【図９】
2006147895.tif 000027
【図１１】
2006147895.tif 000028