(57)【要約】【課題】  チャージポンプ回路に用いるスイッチング素子を低耐圧素子で構成可能とする。【解決手段】  モードＡにおいて、第１及び第２のクロックＣＫａ，ＣＫｂを接地電圧（ＧＮＤ）に設定すると共に、第１のスイッチング素子ＳＷ１をオンし、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３をオフする。モードＢにおいて、第２のクロックＣＫｂをＧＮＤに維持し、第１のクロックＣＫａを高レベル（ＶＤＤ）に変化させると共に、第２のスイッチング素子ＳＷ２をオンし、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオフする。モードＣにおいて、第１のクロックＣＫａをＶＤＤに維持し、第２のクロックＣＫｂをＧＮＤから高レベル（ＶＤＤ）に変化させると共に、第３のスイッチング素子ＳＷ３をオンし、第１及び第２のスイッチング素子ＳＷ１，ＳＷ２をオフする。【選択図】図１
2006229755.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数のスイッチング素子と、
前記スイッチング素子の接続ノードのそれぞれに一方の端子が接続された複数のコンデンサと、
前記複数のコンデンサの他方の端子にクロックを出力する複数のクロックドライバーとを備え、
前記複数のスイッチング素子の一つを順番にオンさせると共に、
前記複数のクロックドライバーの出力するクロックレベルを第１のレベルから第２のレベルに順番に変化させることを特徴とするチャージポンプ回路。
【請求項２】
前記複数のスイッチング素子は入力端子と出力端子との間に接続されることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記入力端子に電源電圧が印加されていることを特徴とする請求項２に記載のチャージポンプ回路。
【請求項４】
前記第１のレベルが接地電圧、前記第２のレベルが前記電源電圧であることを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
前記複数のスイッチング素子は、ＭＯＳトランジスタまたはバイポーラトランジスタで構成されていることを特徴とする請求項１、請求項２、請求項３、請求項４のいずれかに記載のチャージポンプ回路。
【請求項６】
入力端子と出力端子との間に直列接続された第１，第２，第３のスイッチング素子と、
前記第１のスイッチング素子と前記第２のスイッチング素子との第１の接続ノードに一方の端子が接続された第１のコンデンサと、
前記第１のコンデンサの他方の端子に第１のクロックを出力する第１のクロックドライバーと、
前記第２のスイッチング素子と前記第３のスイッチング素子との第２の接続ノードに一方の端子が接続された第２のコンデンサと、
前記第２のコンデンサの他方の端子に第２のクロックを出力する第２のクロックドライバーとを備え、
前記第１及び第２のクロックを第１のレベルに設定すると共に、前記第１のスイッチング素子をオンし、前記第２及び第３のスイッチング素子をオフし、
次に、前記第１のクロックを第２のレベルに変化させると共に、前記第１のスイッチング素子をオフし、前記第２のスイッチング素子をオンし、
次に、前記第１のクロックを第１のレベルに維持したまま、前記第２のクロックを第２のレベルに変化させると共に、前記第３のスイッチング素子をオンし、前記第１及び第２のスイッチング素子をオフすることを特徴とするチャージポンプ回路。
【請求項７】
前記入力端子に電源電圧が印加されていることを特徴とする請求項６に記載のチャージポンプ回路。
【請求項８】
前記第１のレベルが接地電圧、前記第２のレベルが前記電源電圧であることを特徴とする請求項７に記載のチャージポンプ回路。
【請求項９】
前記第１，第２，第３のスイッチング素子は、ＭＯＳトランジスタまたはバイポーラトランジスタで構成されていることを特徴とする請求項６、請求項７、請求項８のいずれかに記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷転送用のスイッチング素子と、ポンピング用のコンデンサを備えたチャージポンプ回路に関する。
【背景技術】
【０００２】
一般的なチャージポンプ回路は、複数の電荷転送用のスイッチング素子を直列接続し、それらのスイッチング素子の接続ノードにポンピング用のコンデンサを接続して、複数段のポンピングパケットを構成し、初段のスイッチング素子に印加される入力電圧を昇圧または降圧するものである。ＶＤＤを入力電圧、Ｖｏｕｔを出力電圧とすると、Ｎ段のチャージポンプ回路において、出力電圧Ｖｏｕｔは（Ｎ＋１）×ＶＤＤで表される。但し、スイッチング素子の電圧ロスを無視する。
【０００３】
図６は２段のチャージポンプ回路の回路図である。このチャージポンプ回路は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間に直列接続された第１，第２，第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３と、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２との第１の接続ノードＡに一方の端子が接続された第１のコンデンサＣ１と、この第１のコンデンサＣ１の他方の端子に第１のクロックＣＫ１を供給する第１のクロックドライバーＤＲＶ１と、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３との第２の接続ノードＢに一方の端子が接続された第２のコンデンサＣ２と、この第２のコンデンサＣ２の他方の端子に第２のクロックＣＫ２（第１のクロックＣＫ１と逆相のクロック）を出力する第２のクロックドライバーＤＲＶ２とを備える。ここで、このチャージポンプ回路をＩＣ化した場合には、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３としてＭＯＳトランジスタまたはバイポーラトランジスタを用いる。
【０００４】
また、第１及び第２のクロックドライバーＤＲＶ１，ＤＲＶ２の電源電圧はＶＤＤであり、入力端子Ｐｉｎにはこの電源電圧ＶＤＤが印加されている。また、出力端子Ｐｏｕｔには、平滑用の出力コンデンサＣｏｕｔが接続されている。
【０００５】
次に、上述のチャージポンプ回路の定常状態の動作について、図６及び、図７の動作タイミング図を参照して説明する。このチャージポンプ回路は図７で示すように、モードＡ，モードＢという２つの動作モードを有している。図６（ａ），（ｂ）はそれぞれ、モードＡ，モードＢの期間における第１乃至第３のスイッチング素子ＳＷ１〜ＳＷ３のオンオフ状態、第１のクロックＣＫ１、第２のクロックＣＫ２のレベル状態を示している。
【０００６】
モードＡにおいて、第１のクロックＣＫ１を接地電圧（ＧＮＤ）とし、第２のクロックＣＫ２を高レベル（ＶＤＤ）とする。また、第１のスイッチング素子ＳＷ１及び第３のスイッチング素子ＳＷ３をオンし、第２のスイッチング素子ＳＷ２をオフする。これにより、第１のノードＡの電圧はＶＤＤ、第２のノードＢの電圧は３ＶＤＤとなる。
【０００７】
次のモードＢにおいて、第１のクロックＣＫ１を高レベル（ＶＤＤ）とし、第２のクロックＣＫ２を接地電圧（ＧＮＤ）とする。また、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオフし、第２のスイッチング素子ＳＷ２をオンする。これにより、第１のノードＡ及び第２のノードＢの電圧は２ＶＤＤとなり、出力電圧Ｖｏｕｔは３ＶＤＤとなる。
【０００８】
このように、上記のモードＡ及びモードＢの２つの動作を交互に繰り返すことにより、出力端子Ｐｏｕｔに３倍昇圧した出力電圧Ｖｏｕｔ＝３ＶＤＤを得ることができる。
図８は３段のチャージポンプ回路の回路図である。
【０００９】
このチャージポンプ回路は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間に直列接続された第１，第２，第３，第４のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２との第１の接続ノードＡに一方の端子が接続された第１のコンデンサＣ１と、この第１のコンデンサＣ１の他方の端子に第１のクロックＣＫ１を供給する第１のクロックドライバーＤＲＶ１と、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３との第２の接続ノードＢに一方の端子が接続された第２のコンデンサＣ２と、この第２のコンデンサＣ２の他方の端子に第２のクロックＣＫ２（第１のクロックＣＫ１と逆相のクロック）を出力する第２のクロックドライバーＤＲＶ２と、第３のスイッチング素子ＳＷ３と第４のスイッチング素子ＳＷ４との第３の接続ノードＣに一方の端子が接続された第３のコンデンサＣ３と、この第３のコンデンサＣ３の他方の端子に第３のクロックＣＫ３（第１のクロックＣＫ１と同相のクロック）を出力する第３のクロックドライバーＤＲＶ３とを備える。
【００１０】
また、第１，第２，第３のクロックドライバーＤＲＶ１，ＤＲＶ２，ＤＲＶ３の電源電圧はＶＤＤであり、入力端子Ｐｉｎにはこの電源電圧ＶＤＤが印加されている。出力端子Ｐｏｕｔには、平滑用の出力コンデンサＣｏｕｔが接続されている。
【００１１】
次に、上述の３段のチャージポンプ回路の定常状態の動作について、図８及び、図９の動作タイミング図を参照して説明する。このチャージポンプ回路は、モードＡ，モードＢという２つの動作モードを有している。図８（ａ），（ｂ）はそれぞれ、モードＡ，モードＢの期間における第１乃至第４のスイッチング素子ＳＷ１〜ＳＷ４のオンオフ状態、第１のクロックＣＫ１、第２のクロックＣＫ２、第３のクロックＣＫ３のレベル状態を示している。
【００１２】
モードＡにおいて、第１のクロックＣＫ１及び第３のクロックＣＫ３を接地電圧（ＧＮＤ）とし、第２のクロックＣＫ２を高レベル（ＶＤＤ）とする。また、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオンし、第２及び第４のスイッチング素子ＳＷ２，ＳＷ４をオフする。これにより、第１のノードＡの電圧はＶＤＤ、第２のノードＢ及び第３のノードＣの電圧は３ＶＤＤとなる。
【００１３】
次のモードＢにおいて、第１のクロックＣＫ１及び第３のクロックＣＫ３を高レベル（ＶＤＤ）とし、第２のクロックＣＫ２を接地電圧（ＧＮＤ）とする。また、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオフし、第２及び第４のスイッチング素子ＳＷ２，ＳＷ４をオンする。これにより、第１のノードＡ及び第２のノードＢの電圧は２ＶＤＤ、第３のノードＣ及び出力電圧Ｖｏｕｔは４ＶＤＤとなる。
【００１４】
このように、上記のモードＡ及びモードＢの２つの動作を交互に繰り返すことにより、出力端子Ｐｏｕｔに４倍昇圧した出力電圧Ｖｏｕｔ＝４ＶＤＤを得ることができる。
【特許文献１】特開２００１−２１１６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
チャージポンプ回路を用いて昇圧または降圧を行う場合、そのスイッチング素子には耐圧（スイッチング素子がオフの時に両端に印加される電圧）が必要となる。上述した従来の２段のチャージポンプ回路において、ＳＷ１及びＳＷ３はＶＤＤ耐圧であるが、ＳＷ２は２ＶＤＤ耐圧という高耐圧特性が必要となる。また、上述した従来の３段のチャージポンプ回路において、ＳＷ１及びＳＷ４はＶＤＤ耐圧であるが、ＳＷ２及びＳＷ３は２ＶＤＤ耐圧という高耐圧特性が必要となる。
【００１６】
しかしながら、一般的に耐圧が高い素子は電流駆動能力が劣るため、かかる素子（上記した従来の２段のチャージポンプ回路ではＳＷ２、上記した従来の３段のチャージポンプ回路ではＳＷ２及びＳＷ３）の面積を大きくする必要があり、これによりＩＣのチップサイズが大きくなると共にコストが高くなるという問題を有していた。
【課題を解決するための手段】
【００１７】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下の通りである。すなわち、本発明のチャージポンプ回路は直列接続された複数のスイッチング素子と、前記スイッチング素子の接続ノードのそれぞれに一方の端子が接続された複数のコンデンサと、前記複数のコンデンサの他方の端子にクロックを出力する複数のクロックドライバーとを備え、前記複数のスイッチング素子の一つを順番にオンさせると共に、前記複数のクロックドライバーの出力するクロックのレベルを第１のレベルから第２のレベルに順番に変化させることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、チャージポンプ回路において、すべてのスイッチング素子に印加される電圧が抑えられ、その耐圧を低く抑えることができるため、それぞれのスイッチング素子が高い電流駆動能力を発揮し、昇圧または降圧を行うことが可能となる。そして、ＩＣのチップサイズが小さくなるため小型化に適しており、コストを低く抑えることができる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明のチャージポンプ回路に係る実施形態について図面を参照しながら説明する。まず、本発明の第１の実施形態について図１及び図２を参照して説明する。
【００２０】
第１の実施形態は、本発明を２段のチャージポンプ回路に適用したものである。図１に示すように、このチャージポンプ回路は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間に直列接続された第１，第２，第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３と、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２との第１の接続ノードＡに一方の端子が接続された第１のコンデンサＣ１と、この第１のコンデンサＣ１の他方の端子に第１のクロックＣＫａを出力する第１のクロックドライバーＤＲＶＡと、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３との第２の接続ノードＢに一方の端子が接続された第２のコンデンサＣ２と、この第２のコンデンサＣ２の他方の端子に第２のクロックＣＫｂを出力する第２のクロックドライバーＤＲＶＢとを備える。また、入力端子Ｐｉｎにはこの電源電圧ＶＤＤ（例えば、＋５Ｖ）が印加されている。出力端子Ｐｏｕｔには、平滑用の出力コンデンサＣｏｕｔが接続されている。
【００２１】
次に、上述のチャージポンプ回路の定常状態の動作について、図１及び、図２の動作タイミング図を参照して説明する。チャージポンプ回路は通常、従来例で説明したようにモードＡ，モードＢというように２つの動作モードしか採用していなかったが、本発明の第１の実施形態に係るこのチャージポンプ回路は、モードＡ，モードＢ，モードＣという３つの動作モードを有している。ここで、モードとは第１及び第２のクロックＣＫａ，ＣＫｂのクロックレベルとスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３のオンオフ動作のパターンをいうものとする。図１（ａ），（ｂ），（ｃ）はそれぞれ、モードＡ，モードＢ，モードＣの期間における第１，第２，第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３のオンオフ状態、第１のクロックＣＫａ、第２のクロックＣＫｂのレベル状態を示している。
【００２２】
図１（ａ）に示すように、モードＡにおいて、第１及び第２のクロックＣＫａ，ＣＫｂを第１のレベル、例えば接地電圧（ＧＮＤ）に設定すると共に、第１のスイッチング素子ＳＷ１をオンし、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３をオフする。これにより、第１のノードＡの電圧はＶＤＤとなる。ここで、本実施形態のチャージポンプ回路は、後述するようにモードＡ，モードＢ，モードＣのループを構成しているので、モードＡにおける第２のノードＢには電圧が印加されており、その電圧は２ＶＤＤである。
【００２３】
次に、図１（ｂ）に示すように、モードＢにおいて、第２のクロックＣＫｂを接地電圧（ＧＮＤ）に維持し、第１のクロックＣＫａを第２のレベル、例えば電源電圧（ＶＤＤ）に変化させると共に、第２のスイッチング素子ＳＷ２をオンし、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３をオフする。そうすると、第１のクロックＣＫａが接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化することにより、第１のコンデンサＣ１の結合効果により、第１のノードＡの電圧はＶＤＤから２ＶＤＤに上昇する。なお、第２のスイッチング素子ＳＷ２がオンしているので、第２のノードＢの電圧も２ＶＤＤである。
【００２４】
次に、図１（ｃ）に示すように、モードＣにおいて、第１のクロックＣＫａをＶＤＤに維持し、第２のクロックＣＫｂを接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化させると共に、第３のスイッチング素子ＳＷ３をオンし、第１及び第２のスイッチング素子ＳＷ１，ＳＷ２をオフする。そうすると、第２のクロックＣＫｂが接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化することにより、第２のコンデンサＣ２の結合効果により、第２のノードＢの電圧は２ＶＤＤから３ＶＤＤに上昇する。そして、第３のスイッチング素子ＳＷ３がオンしているので、出力電圧Ｖｏｕｔは３ＶＤＤである。
【００２５】
次に、モードＡに戻る。つまり、第１のクロックＣＫａ及び第２のクロックＣＫｂは接地電圧（ＧＮＤ）に下がる。また、第１のスイッチング素子ＳＷ１をオンし、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３をオフする。これにより、第１のノードＡの電圧はＶＤＤに戻る。第２のノードＢの電圧は、第２のクロックＣＫｂがＶＤＤからＧＮＤに低下することにより、第２のコンデンサＣ２の結合効果により、２ＶＤＤに低下する。
【００２６】
このように、モードＡ，モードＢ，モードＣでは、図１（ａ），（ｂ），（ｃ）に示すようにスイッチング素子を第１から第３まで順番にオンし、他のスイッチング素子はオフすると共に、図２に示すように第１及び第２のクロックＣＫａ，ＣＫｂのレベルを接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に順番に変化させている。
【００２７】
上記のモードＡ、Ｂ、Ｃの動作をこの順番で繰り返すことにより、出力端子Ｐｏｕｔに３倍昇圧した出力電圧Ｖｏｕｔ＝３ＶＤＤを得ることができる。
【００２８】
以上のように、第１の実施形態では、第１のクロックドライバーＤＲＶＡと第２のクロックドライバーＤＲＶＢは、モードＡ，モードＢ，モードＣというように３つのモード変化をしており、スイッチング素子ＳＷ２のオフ時においてスイッチング素子ＳＷ２の両端に２ＶＤＤの電圧がかかることがない。従って、本実施形態に係るチャージポンプ回路によれば、それぞれのスイッチング素子に印加される電圧が抑えられ、上述した従来のような２ＶＤＤ耐圧素子が必要なく、すべてのスイッチング素子をＶＤＤ耐圧素子で構成することができる。
【００２９】
次に、本発明の第２の実施形態について図３、図４、及び図５の動作タイミング図を参照して説明する。
【００３０】
第２の実施形態は、本発明を３段のチャージポンプ回路に適用したものである。図３に示すように、このチャージポンプ回路は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間に直列接続された第１，第２，第３，第４のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２との第１の接続ノードＡに一方の端子が接続された第１のコンデンサＣ１と、この第１のコンデンサＣ１の他方の端子に第１のクロックＣＫａを供給する第１のクロックドライバーＤＲＶＡと、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３との第２の接続ノードＢに一方の端子が接続された第２のコンデンサＣ２と、この第２のコンデンサＣ２の他方の端子に第２のクロックＣＫｂを供給する第２のクロックドライバーＤＲＶＢと、第３のスイッチング素子ＳＷ３と第４のスイッチング素子ＳＷ４との第３の接続ノードＣに一方の端子が接続された第３のコンデンサＣ３と、この第３のコンデンサＣ３の他方の端子に第３のクロックＣＫｃを供給する第３のクロックドライバーＤＲＶＣとを備える。
【００３１】
また、入力端子Ｐｉｎにはこの電源電圧ＶＤＤ（例えば、＋５Ｖ）が印加されている。出力端子Ｐｏｕｔには、平滑用の出力コンデンサＣｏｕｔが接続されている。
【００３２】
次に、上述のチャージポンプ回路の定常状態の動作について、図３、図４及び、図５の動作タイミング図を参照して説明する。チャージポンプ回路は通常、従来例で説明したようにモードＡ，モードＢというように２つの動作モードしか採用していなかったが、本発明の第２の実施形態に係るこのチャージポンプ回路は、モードＡ，モードＢ，モードＣ，モードＤという４つの動作モードを有している。
【００３３】
ここで、モードとは第１、第２、第３のクロックＣＫａ，ＣＫｂ，ＣＫｃのクロックレベルと第１，第２，第３，第４のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオンオフ動作のパターンをいうものとする。図３（ａ），（ｂ）図４（ａ），（ｂ）はそれぞれ、モードＡ，モードＢ，モードＣ，モードＤの期間における第１，第２，第３，第４のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオンオフ状態、第１のクロックＣＫａ、第２のクロックＣＫｂ、第３のクロックＣＫｃのレベル状態を示している。
【００３４】
図３（ａ）に示すように、モードＡにおいて、第１，第２，第３のクロックＣＫａ，ＣＫｂ，ＣＫｃを第１のレベル、例えば接地電圧（ＧＮＤ）に設定すると共に、第１のスイッチング素子ＳＷ１をオンし、第２，第３，第４のスイッチング素子ＳＷ２，ＳＷ３，ＳＷ４をオフする。これにより、第１のノードＡの電圧は入力電圧と同じＶＤＤになる。ここで、本実施形態のチャージポンプ回路は、後述するようにモードＡ，モードＢ，モードＣ，モードＤのループを構成しているので、モードＡにおける第２のノードＢには電圧が印加されており、その電圧はＶＤＤであり、同様に第３のノードＣには電圧が印加されており、その電圧は３ＶＤＤである。
【００３５】
次に、図３（ｂ）に示すように、モードＢにおいて、第２及び第３のクロックＣＫｂ，ＣＫｃを接地電圧（ＧＮＤ）に維持し、第１のクロックＣＫａを第２のレベル、例えば電源電圧（ＶＤＤ）に変化させると共に、第２のスイッチング素子ＳＷ２をオンし、第１，第３，第４のスイッチング素子ＳＷ１，ＳＷ３，ＳＷ４をオフする。そうすると、第１のクロックＣＫａが接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化することにより、第１のコンデンサＣ１の結合効果により、第１のノードＡの電圧はＶＤＤから２ＶＤＤに上昇する。なお、第２のスイッチング素子ＳＷ２がオンしているので、第２のノードＢの電圧も２ＶＤＤである。
【００３６】
次に、図４（ａ）に示すように、モードＣにおいて、第１のクロックＣＫａをＶＤＤに維持し、第２のクロックＣＫｂを接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化させると共に、第３のスイッチング素子ＳＷ３をオンし、第１，第２，第４のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ４をオフする。そうすると、第２のクロックＣＫｂが接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化することにより、第２のコンデンサＣ２の結合効果により、第２のノードＢの電圧は２ＶＤＤから３ＶＤＤに上昇する。なお、第３のスイッチング素子ＳＷ３がオンしているので、第３のノードＣの電圧も３ＶＤＤである。なお、第３のクロックＣＫｃは接地電圧（ＧＮＤ）に維持する。
【００３７】
次に、図４（ｂ）に示すように、モードＤにおいて、第１及び第２のクロックＣＫａ，ＣＫｂをＶＤＤに維持し、第３のクロックＣＫｃを接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化させると共に、第４のスイッチング素子ＳＷ４をオンし、第１，第２，第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３をオフする。そうすると、第３のクロックＣＫｃが接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に変化することにより、第３のコンデンサＣ３の結合効果により、第３のノードＣの電圧は３ＶＤＤから４ＶＤＤに上昇する。そして、第４のスイッチング素子ＳＷ４がオンしているので、出力電圧Ｖｏｕｔは４ＶＤＤである。
【００３８】
次に、モードＡに戻る。つまり、第１のクロックＣＫａ，第２のクロックＣＫｂ，第３のクロックＣＫｃは接地電圧（ＧＮＤ）に下がる。また、第１のスイッチング素子ＳＷ１をオンし、第２，第３，第４のスイッチング素子ＳＷ２，ＳＷ３，ＳＷ４をオフする。これにより、第１のノードＡの電圧はＶＤＤに戻る。そして、第２のノードＢの電圧は、第２のクロックＣＫｂがＶＤＤからＧＮＤに低下することにより、第２のコンデンサＣ２の結合効果により、２ＶＤＤに下がる。そして、第３のノードＣの電圧は、第３のクロックＣＫｃがＶＤＤからＧＮＤに低下することにより、第３のコンデンサＣ３の結合効果により、３ＶＤＤに下がる。
【００３９】
このように、モードＡ，モードＢ，モードＣ，モードＤでは、図３（ａ），（ｂ）、図４（ａ），（ｂ）に示すようにスイッチング素子を第１から第４まで順番にオンし、他のスイッチング素子はオフすると共に、図５に示すように第１，第２，第３のクロックＣＫａ，ＣＫｂ，ＣＫｃのレベルを接地電圧（ＧＮＤ）から電源電圧（ＶＤＤ）に順番に変化させている。
【００４０】
上記のモードＡ，Ｂ，Ｃ，Ｄの動作をこの順番で繰り返すことにより、出力端子Ｐｏｕｔに４倍昇圧した出力電圧Ｖｏｕｔ＝４ＶＤＤを得ることができる。
【００４１】
以上のように、第２の実施形態では、第１のクロックドライバーＤＲＶＡ，第２のクロックドライバーＤＲＶＢ，第３のクロックドライバーＤＲＶＣは、それぞれ異なる変化、すなわちモードＡ，モードＢ，モードＣ，モードＤというように４つのモード変化をしており、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３のオフ時においてスイッチング素子ＳＷ２，ＳＷ３の両端に２ＶＤＤの電圧がかかることがない。従って、上述した従来のような２ＶＤＤ耐圧素子が必要なく、すべてのスイッチング素子をＶＤＤ耐圧素子で構成することができる。
【００４２】
以上より、本発明の実施形態によれば、チャージポンプ回路において、すべてのスイッチング素子に印加される電圧を低く抑えることができるため、耐圧の高いスイッチング素子を必要とせず、すべてのスイッチング素子を低い耐圧素子で構成することができる。従って、それぞれのスイッチング素子が高い電流駆動能力を発揮し、昇圧または降圧を行うことが可能となる。そして、ＩＣのチップサイズが小さくなるため小型化に適しており、コストを低く抑えることができる。
【００４３】
なお、実施形態は３ＶＤＤ，４ＶＤＤの昇圧電圧を出力するチャージポンプ回路について説明したが、５ＶＤＤ以上の昇圧電圧を出力するさらに多段のチャージポンプ回路についても同様に適用することができる。
【００４４】
また、本発明は昇圧電圧を出力するチャージポンプ回路のみならず、−２倍，−３倍のように降圧電圧を出力するもの、さらに多段のチャージポンプ回路についても同様に適用することができる。
【００４５】
また、本実施形態では、クロックのレベルを接地電圧（ＧＮＤ）または電源電圧（ＶＤＤ）に変化させたが本発明はこれに限定されず必要に応じて他の電圧にしてもよい。
【００４６】
なお、本発明に係るチャージポンプ回路をＩＣ化した場合には、スイッチング素子として、ＭＯＳトランジスタあるいはバイポーラトランジスタを用いることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係るチャージポンプ回路の回路図である。
【図２】本発明の第１の実施形態に係るチャージポンプ回路の動作タイミング図である。
【図３】本発明の第２の実施形態に係るチャージポンプ回路の回路図である。
【図４】本発明の第２の実施形態に係るチャージポンプ回路の回路図である。
【図５】本発明の第２の実施形態に係るチャージポンプ回路の動作タイミング図である。
【図６】従来例のチャージポンプ回路の回路図である。
【図７】従来例のチャージポンプ回路の動作タイミング図である。
【図８】従来例のチャージポンプ回路の回路図である。
【図９】従来例のチャージポンプ回路の動作タイミング図である。
【符号の説明】
【００４８】
ＳＷ１  第１のスイッチング素子    ＳＷ２  第２のスイッチング素子
ＳＷ３  第３のスイッチング素子    ＳＷ４  第４のスイッチング素子
Ｃ１  第１のコンデンサ            Ｃ２  第２のコンデンサ
Ｃ３  第３のコンデンサ            Ｃ４  第４のコンデンサ
Ｃｏｕｔ  出力コンデンサ          
ＤＲＶＡ  第１のクロックドライバー
ＤＲＶＢ  第２のクロックドライバー
ＤＲＶＣ  第３のクロックドライバー
ＣＫａ  第１のクロック            ＣＫｂ  第２のクロック
ＣＫｃ  第３のクロック            Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧                ＶＤＤ  電源電圧
ＧＮＤ  接地電圧                  
ＤＲＶ１  第１のクロックドライバー
ＤＲＶ２  第２のクロックドライバー
ＤＲＶ３  第３のクロックドライバー
ＣＫ１  第１のクロック    ＣＫ２  第２のクロック    ＣＫ３  第３のクロック
【図１】
2006229755.tif 000003
【図２】
2006229755.tif 000004
【図３】
2006229755.tif 000005
【図４】
2006229755.tif 000006
【図５】
2006229755.tif 000007
【図６】
2006229755.tif 000008
【図７】
2006229755.tif 000009
【図８】
2006229755.tif 000010
【図９】
2006229755.tif 000011