(57)【要約】【課題】  位相誤差・振幅誤差発生の原因となる電圧−電流変換部を共通化することにより、回路構成による出力誤差発生の確率を低減し得る分周器を提供する。【解決手段】  差動対を成すＴｒ（トランジスタ）Ｑ１・Ｑ２を用いて電圧信号であるクロック信号ＣＬＫ１とその相補信号であるクロック反転信号ＣＬＫ２とを電流信号に変換する電圧−電流変換部１１と、ＴｒＱ１から出力される電流信号ｉ１０１を入力して互いに１８０度位相の異なる２つの第１の信号・第２の信号をそれぞれ生成するＴｒＱ１１・Ｑ１２及びＴｒＱ５・Ｑ６と、ＴｒＱ２から出力される電流信号ｉ１０２を入力して互いに１８０度位相の異なる２つの第３・第４の信号をそれぞれ生成するＴｒＱ９・Ｑ１０及びＴｒＱ７・Ｑ８とを備えたＩ−Ｑ信号生成部１２とを備える。Ｉ−Ｑ信号生成部１２の第１・第３の信号の位相差が９０度であり、第２・第４の信号の位相差が９０度である。【選択図】  図１
2006094478.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力信号を受ける電圧−電流変換部と、上記電圧−電流変換部で生成した出力電流信号のタイミングを利用して、分周信号を生成する二組の分周信号生成部とを有する分周器において、
上記電圧-電流変換部は、一組の差動対からなり、２つの出力電流信号のタイミングを利用して上記二組の分周信号生成部を同時に駆動することを特徴とする分周器。
【請求項２】
差動対を成している第１の信号入力トランジスタと第２の信号入力トランジスタとを用いて電圧信号である入力信号とその相補信号とを電流信号に変換する共通化電圧−電流変換部と、
上記第１の信号入力トランジスタから出力される第１の電流信号を入力して互いに１８０度位相の異なる２つの第１の信号及び第２の信号をそれぞれ生成する第１の信号生成部及び第２の信号生成部と、上記第２の信号入力トランジスタから出力される第２の電流信号を入力して互いに１８０度位相の異なる２つの第３の信号及び第４の信号をそれぞれ生成する第３の信号生成部及び第４の信号生成部とを備えたラッチ部とが設けられ、
上記ラッチ部の第１の信号と第３の信号との位相差が９０度であり、かつ上記第２の信号と第４の信号との位相差が９０度であることを特徴とする分周器。
【請求項３】
前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子及び第２の信号入力トランジスタのエミッタ端子同士が接続されていると共に、該エミッタ端子は電流源に接続されていることを特徴とする請求項２記載の分周器。
【請求項４】
前記共通化電圧−電流変換部の有する電流源が１つであることを特徴とする請求項２記載の分周器。
【請求項５】
前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子及び第２の信号入力トランジスタのエミッタ端子同士が接続されていると共に、該エミッタ端子がグランドに接続されていることを特徴とする請求項２記載の分周器。
【請求項６】
前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子及び第２の信号入力トランジスタのエミッタ端子同士が接続されていると共に、該エミッタ端子が抵抗を介してグランドに接続されていることを特徴とする請求項２記載の分周器。
【請求項７】
前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子と前記第２の信号入力トランジスタのエミッタ端子との間に抵抗が接続されていることを特徴とする請求項２記載の分周器。
【請求項８】
前記抵抗の中点に１つの電流源を接続することを特徴とする請求項７記載の分周器。
【請求項９】
前記抵抗の両端に２つの電流源を接続することを特徴とする請求項７記載の分周器。
【請求項１０】
前記共通化電圧-電流変換部を成す第１の信号入力トランジスタのベース端子に第３の信号入力トランジスタをダーリントン接続した第１のダーリントン接続トランジスタと、
前記第２の信号入力トランジスタのベース端子に第４の信号入力トランジスタをダーリントン接続した第２のダーリントン接続トランジスタとを有し、
上記第３の信号入力トランジスタのベース端子に前記入力信号が入力される一方、上記第４の信号入力トランジスタのベース端子に前記入力信号の相補信号が入力されることを特徴とする請求項２記載の分周器。
【請求項１１】
前記共通化電圧-電流変換部を成す第３の信号入力トランジスタのコレクタ端子及び第４の信号入力トランジスタのコレクタ端子は、電源電圧に接続されていることを特徴とする請求項７記載の分周器。
【請求項１２】
前記第１のダーリントン接続トランジスタと上記第２のダーリントン接続トランジスタとが交差して接続されていることを特徴とする請求項７記載の分周器。
【請求項１３】
請求項1〜１２のいずれか1項に記載の分周器を備えていることを特徴とする携帯機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージリジェクション機能を有する受信装置等で好適に実施される分周器及びそれを備えた携帯機器に関するものである。
【背景技術】
【０００２】
イメージリジェクション機能を有する受信装置等では、分周器およびミキサ回路は、それぞれ最も重要なブロックの一つである。従来、分周器は、局部発振器で生成した信号を入力し、その入力信号から、互いに９０度位相の異なるＩ信号とＱ信号とを生成し、Ｉ信号をＩ−ミキサにローカル信号として供給する一方、Ｑ信号をＱ−ミキサにローカル信号としてそれぞれ供給する。また、ミキサ回路（Ｉ−ミキサ、Ｑ−ミキサ）は、アンテナから入力された高周波信号にローカル信号を乗算して周波数変換し、乗算結果として中間周波信号を生成する。
【０００３】
具体的には、分周器は、図１２に示すように、ＣＬＫ信号のタイミングを利用して、互いに９０度位相の異なるＩ信号及びＱ信号を生成するものであり、図１３に示すように、大きく二つの機能ブロックに分割される。すなわち、分周器Ｄ９０は、電圧−電流変換部９１・９２と、Ｉ−Ｑ信号生成部９３とを備えている。また、電圧−電流変換部９１・９２は、それぞれ定電流源と、２つの差動対ｎｐｎ形トランジスタとを備えている。Ｉ−Ｑ信号生成部９３は、図示しないが、Ｉ信号生成部とＱ信号生成部とをあわせて４つの出力負荷抵抗と８つのｎｐｎ形トランジスタとから構成されており、クロック周波数の１／２の周波数のタイミングでＩ信号とＱ信号とを保持又は変化させるラッチ機能を有している。特に、Ｉ信号（Ｑ信号）のみを取り出す場合、クロック周波数を二分周する単純な二分周回路として機能する。
【０００４】
分周器の具体的な回路構成は従来から種々提案されている。
【０００５】
例えば、分周器Ｄ９０は、図１４に示すように、フリップフロップ機能を備えており、電圧−電流変換部９１は、信号入力ｎｐｎ形トランジスタＱ１ａ・Ｑ２ａと、定電流源Ｉ９１と、入力端子ＣＬＫ１・ＣＬＫ２とを備えている。また、電圧−電流変換部９２は、信号入力ｎｐｎ形トランジスタＱ１ｂ・Ｑ２ｂと、定電流源Ｉ９２と、入力端子ＣＬＫ１・ＣＬＫ２とを備えている。Ｉ−Ｑ信号生成部９３は、双差動ｎｐｎ形トランジスタＱ１５〜Ｑ１８・Ｑ１９〜Ｑ２２と、出力負荷抵抗Ｒ１〜Ｒ４と、出力端子Ｉと、出力端子Ｑとを備えている。ここで、出力端子Ｉは、位相が０度又は１８０度であるＩ信号を出力し、出力端子Ｑは、位相が９０度又は２７０度であるＱ信号を出力する。
【０００６】
また、電圧−電流変換部９１及び電圧−電流変換部９２は、それぞれ入力端子ＣＬＫ１・ＣＬＫ２から入力するＣＬＫ電圧信号を４つの電流信号に変換する。ただし、入力端子ＣＬＫ２から入力するＣＬＫ電圧信号は、入力端子ＣＬＫ１から入力するＣＬＫ信号の相補信号である。ここで、４つの電流信号ｉ９０１〜ｉ９０４は、二種類の出力電流信号から成ることに注目すべきである。
【０００７】
また、上記Ｉ−Ｑ信号生成部９３は、ＣＬＫ信号のタイミングを利用して、ＣＬＫ信号の１／２の分周信号であって、かつ９０度位相の異なるＩ信号とＱ信号とを生成する。
【０００８】
デューティ比を５０％とした場合、所定周波数のＣＬＫ信号を入力端子ＣＬＫ１に入力すると、入力端子ＣＬＫ１とベース端子とが接続されているトランジスタＱ１ａ・Ｑ１ｂは、上記ＣＬＫ信号に応じてＯＮ、ＯＦＦを繰り返す。
【０００９】
上記入力端子ＣＬＫ１のＣＬＫ信号の相補信号を入力端子ＣＬＫ２に入力すると、入力端子ＣＬＫ２とベース端子とが接続されているトランジスタＱ２ａ・Ｑ２ｂは、トランジスタＱ１ａ・Ｑ１ｂのＯＮ、ＯＦＦと相補的なタイミングでＯＮ、ＯＦＦを繰り返す。その結果、上記Ｉ−Ｑ信号生成部９３は、出力端子Ｉから位相が０度、１８０度の信号を出力し、出力端子Ｑから位相が２７０度、９０度の信号を出力する。ＣＬＫ入力を受けないときは、クロス接続されたラッチコア部（トランジスタＱ１７・Ｑ１８又はトランジスタＱ２１・Ｑ２２）によって前の状態（ＯＮ、ＯＦＦ）を保持する。
【００１０】
イメージリジェクション性能は、Ｉ−ミキサ・Ｑ−ミキサに与える分周器の位相誤差及び振幅誤差に依存する。しかし、図１４で示したような分周器Ｄ９０は、非常にレイアウト依存性が強く、注意深いレイアウトをしなければプロセスばらつきが加わり位相誤差が３度以上になることもある。
【００１１】
この結果、ローカル信号の位相誤差は、そのままミキサの出力位相誤差となり、イメージリジェクション性能を悪化させる。
【００１２】
そのため、実際に要求される位相誤差の仕様は約１度未満が目安となる。つまり、図１５に示すように、例えばイメージリジェクション比４０ｄＢ以上を実現するために、Ｓｐｅｃ．１で囲んだ領域から、位相誤差±１度未満かつ振幅誤差±１％未満を満たす分周器が必要となる。
【００１３】
位相誤差を生み出す要因は種々考えられるが、人的要因による非対称なレイアウトの寄生成分や、プロセスばらつきによるオフセット電圧の発生によるものが多い。
【００１４】
図１４における定電流源Ｉ９１にＤＣオフセットを与えた時の出力Ｉ−Ｑ位相差においては、図１６に示すように、オフセット電圧が大きくなると、Ｉ−Ｑ間の位相誤差が増加するということが分かる。なお、同図においては、定電流源Ｉ９１・Ｉ９２をそれぞれバイポーラトランジスタで構成し、ベースＤＣバイアスにオフセットを与えている。
【００１５】
また、図１６で示した条件におけるＩ信号及びＱ信号の出力信号（ローカル信号）の振幅強度においては、図１７に示すように、ＤＣオフセットばらつきによる動作電流の変化のないＱ信号の出力信号における１次成分（ＬＯ１ｓｔ−Ａ）及び３次成分（ＬＯ３ｒｄ−Ａ）の振幅強度は、ほぼ一定である。これに対して、ＤＣオフセットばらつきによる動作電流の変化を受けたＩ信号における１次成分（ＬＯ１ｓｔ−Ｂ）及び３次成分（ＬＯ３ｒｄ−Ｂ）の振幅強度は、オフセットにより大きく劣化することが分かる。このような振幅誤差はイメージリジェクション性能を大きく劣化させる。
【００１６】
さらに、図１４におけるＣＬＫ１−ＣＬＫ２間に、ＤＣオフセット（ΔＶｉｎ）を与えた場合の出力Ｉ−Ｑ位相差においては、図１８に示すように、ＤＣオフセットを受けることによって出力位相誤差が大きく変化することが分かる。
【００１７】
図１８において示したＤＣオフセット依存特性に限定した回避策として、特許文献１や特許文献２に開示されたものがある。これら特許文献１及び特許文献２では、ＣＬＫ入力部のＤＣバイアスを調整することで位相誤差を低減する技術が開示されている。また、特許文献２においては、位相誤差を検知してＤＣ成分としてフィードバックし、ＣＬＫ入力差動対のＤＣバイアスのオフセットを補償する技術が開示されている。
【特許文献１】特開平２−８９４１２号公報（公開日：平成２年（１９９０年）１月１２日）
【特許文献２】特開平８−２３７０７７号公報（公開日：平成８年（１９９６年）９月１３日）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ところで、上記従来の構成では、定電流源と電圧電流変換を行う差動対とを含む電圧−電流変換部が、２組設けられている。上記２組の電圧−電流変換部は、同一機能を有している。
【００１９】
しかしながら、電圧−電流変換部が２組設けられていることによって、図１６〜図１８で示すように、出力位相誤差や振幅誤差の発生する可能性が２倍となる。つまり、定電流源を別々に設けた場合、オフセットにより出力振幅誤差が大きくなる。従って、イメージリジェクション性能が著しく低下するという問題点を有している。また、図１３の電圧−電流変換部９１・９２におけるＣＬＫ１−ＣＬＫ２間のＤＣオフセットばらつきの正負が等しくなるとは限らないため、特許文献１や特許文献２の従来技術を用いた場合であっても、出力位相誤差や振幅誤差を効率良く補正することとはならない。位相を補正するフィードバックを用いる場合、４相信号のバランスを崩さないように、フィードバックパスを形成する４つのバッファの他に、位相-ＤＣ変換回路及びＤＣのみを分周器入力に与えるためのＬＰＦが必要となる。これらは、消費電流を分周期のみ場合の１．５倍から２倍以上増加させ、面積は２倍程度になる。携帯機器に搭載することを想定する場合、消費電流および面積の増加は望ましくないことが容易に理解できる。
【００２０】
さらに、２組の電圧−電流変換部９１・９２は、出力位相誤差や振幅誤差の主な発生要因となるため、完全対称レイアウトが困難となる傾向がある。
【００２１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、上記レイアウト依存性の強い分周器に関し、位相誤差・振幅誤差発生の原因となる電圧−電流変換部を共通化することにより、回路構成による出力誤差発生の確率を低減し得る分周器及びそれを備えた携帯機器を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の分周器は、上記の課題を解決するために、電圧入力信号を受ける電圧−電流変換部と、上記電圧−電流変換部で生成した出力電流信号のタイミングを利用して、分周信号を生成する二組の分周信号生成部とを有する分周器において、上記電圧-電流変換部は、一組の差動対からなり、２つの出力電流信号のタイミングを利用して上記二組の分周信号生成部を同時に駆動することを特徴としている。
【００２３】
また、本発明の分周器は、上記の課題を解決するために、差動対を成している第１の信号入力トランジスタと第２の信号入力トランジスタとを用いて電圧信号である入力信号とその相補信号とを電流信号に変換する共通化電圧−電流変換部と、上記第１の信号入力トランジスタから出力される第１の電流信号を入力して互いに１８０度位相の異なる２つの第１の信号及び第２の信号をそれぞれ生成する第１の信号生成部及び第２の信号生成部と、上記第２の信号入力トランジスタから出力される第２の電流信号を入力して互いに１８０度位相の異なる２つの第３の信号及び第４の信号をそれぞれ生成する第３の信号生成部及び第４の信号生成部とを備えたラッチ部とが設けられ、上記ラッチ部の第１の信号と第３の信号との位相差が９０度であり、かつ上記第２の信号と第４の信号との位相差が９０度であることを特徴としている。
【００２４】
上記の構成によれば、従来の電圧−電流変換部を共通化して一組の差動対を成すトランジスタにて構成する。従来の電圧−電流変換部が４つの信号入力トランジスタである場合には、共通化して２つの信号入力トランジスタにする。
【００２５】
このとき、基準となる共通化電圧-電流変換部にて生成する１つの第１の電流信号又は第２の電流信号は、例えば第１の信号生成部及び第３の信号生成部等のＩ信号生成部、並びに第２の信号生成部及び第４の信号生成部等のＱ信号生成部に均等に分配される。このため、プロセスばらつきによる出力位相誤差及び振幅誤差を低減することができ、Ｉ−Ｑ信号の出力信号間の精度を向上できる。
【００２６】
また、構造がシンプルになるため、電圧信号である入力信号とその相補信号のための例えばＣＬＫ信号配線の引き回しを考慮した対称レイアウトが容易になる。さらに、素子数削減によりチップ面積縮小を可能にすることができる。
【００２７】
また、電圧−電流変換部における素子数が半分となるため、人為的な要因によるトランジスタ・ミスマッチレイアウトによる出力信号精度の劣化の発生を低減することができる。
【００２８】
したがって、レイアウト依存性の強い分周器に関し、位相誤差・振幅誤差発生の原因となる電圧−電流変換部を共通化することにより、回路構成による出力誤差発生の確率を低減し得る分周器を提供することができる。
【００２９】
さらに、本発明の分周器は、前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子及び第２の信号入力トランジスタのエミッタ端子同士が接続されていると共に、該エミッタ端子は電流源に接続されていることが好ましい。
【００３０】
さらに、前記共通化電圧−電流変換部の有する電流源が１つであることが好ましい。
【００３１】
上記の構成によれば、１つの動作電流を基準として、Ｉ信号生成部及びＱ信号生成部に均等に分配されるため、Ｉ信号及びＱ信号間の振幅のばらつきを低減することができる。これにより、さらにＩ−Ｑ出力信号間の精度を向上できる。
【００３２】
さらに、本発明の分周器は、前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子及び第２の信号入力トランジスタのエミッタ端子同士が接続されていると共に、該エミッタ端子がグランドに接続されていることが好ましい。
【００３３】
上記の構成によれば、動作マージンを拡大することができ、低電圧動作が可能となる。
【００３４】
さらに、本発明の分周器は、前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子及び第２の信号入力トランジスタのエミッタ端子同士が接続されていると共に、該エミッタ端子が抵抗を介してグランドに接続されていることが好ましい。
【００３５】
上記の構成によれば、上記抵抗は負帰還抵抗として働くため、低歪化及び差動対トランジスタの定電流源としての特性が改善する。
【００３６】
さらに、本発明の分周器は、前記共通化電圧-電流変換部を成す前記第１の信号入力トランジスタのエミッタ端子と前記第２の信号入力トランジスタのエミッタ端子との間に抵抗が接続されていることが好ましい。
【００３７】
ここで、上記抵抗は、デジェネレーション抵抗とすることが望ましい。
【００３８】
上記の構成によれば、上記デジェネレーション抵抗の抵抗値を適切に設定することで、上記電圧−電流変換部の入出力特性の線形性を高めることができる。また、これにより、歪電流が減り、出力電圧としてより低歪な信号を得ることができ、ローカル信号の高調波を低減する特徴を維持したまま、素子数を削減し、出力信号の精度を改善することができる。
【００３９】
また、本発明では、前記抵抗の中点に１つの電流源を接続することが好ましい。
【００４０】
上記の構成によれば、抵抗を介してＧＮＤに接続するよりも動作電流が精度良く実現でき、所望の振幅を持つ四相出力を得ることができる。
【００４１】
また、本発明では、前記抵抗の両端に２つの電流源を接続することが好ましい。
【００４２】
上記の構成によれば、デジェネレーション抵抗による電位降下は発生しないほか、電流源が存在するため、動作マージンの拡大、精度の良い出力振幅が得られる。
【００４３】
さらに、本発明の分周器は、前記共通化電圧-電流変換部を成す第１の信号入力トランジスタのベース端子に第３の信号入力トランジスタをダーリントン接続した第１のダーリントン接続トランジスタと、前記第２の信号入力トランジスタのベース端子に第４の信号入力トランジスタをダーリントン接続した第２のダーリントン接続トランジスタとを有し、上記第３の信号入力トランジスタのベース端子に前記入力信号が入力される一方、上記第４の信号入力トランジスタのベース端子に前記入力信号の相補信号が入力されることが好ましい。
【００４４】
上記の構成によれば、上記電圧−電流変換部のトランスコンダクタンス（ｇｍ）が減少し、上記電圧−電流変換部の入出力特性の線形性が高くなる。これにより、さらに、歪電流が減り、出力電圧としてより低歪な信号を得ることができ、ローカル信号の高調波を低減する特徴を維持したまま、素子数を削減し、出力信号の精度を改善することができる。
【００４５】
さらに、本発明の分周器は、前記共通化電圧-電流変換部を成す第３の信号入力トランジスタのコレクタ端子及び第４の信号入力トランジスタのコレクタ端子は、電源電圧に接続されていることが好ましい。
【００４６】
上記の構成によれば、線形性を高めローカル信号の高調波を低減する特徴を維持したまま、素子数を削減し、出力信号の精度を改善することができる。また、ダーリントン接続構成における入力のコモンモード電圧範囲を最大限利用することができる。
【００４７】
さらに、本発明の分周器は、前記第１のダーリントン接続トランジスタと上記第２のダーリントン接続トランジスタとが交差して接続されていることが好ましい。
【００４８】
上記の構成によれば、線形性を高めローカル信号の高調波を低減する構成のまま、素子数を削減し、出力信号の精度を改善することができる。また、入力信号の非対称性を平滑化し、歪を低減することができる。
【００４９】
また、本発明の携帯機器は、上記分周器を備えていることが好ましい。
【００５０】
これにより、レイアウト依存性の強い分周器に関し、位相誤差・振幅誤差発生の原因となる電圧−電流変換部を共通化することにより、回路構成による出力誤差発生の確率を低減し得る分周器を備えた携帯機器を提供することができる。
【発明の効果】
【００５１】
本発明の分周器は、以上のように、電圧-電流変換部は、一組の差動対からなり、２つの出力電流信号のタイミングを利用して上記二組の分周信号生成部を同時に駆動するものである。
【００５２】
また、本発明の分周器は、以上のように、差動対を成している第１の信号入力トランジスタと第２の信号入力トランジスタとを用いて電圧信号である入力信号とその相補信号とを電流信号に変換する共通化電圧−電流変換部と、上記第１の信号入力トランジスタから出力される第１の電流信号を入力して互いに１８０度位相の異なる２つの第１の信号及び第２の信号をそれぞれ生成する第１の信号生成部及び第２の信号生成部と、上記第２の信号入力トランジスタから出力される第２の電流信号を入力して互いに１８０度位相の異なる２つの第３の信号及び第４の信号をそれぞれ生成する第３の信号生成部及び第４の信号生成部とを備えたラッチ部とが設けられ、上記ラッチ部の第１の信号と第３の信号との位相差が９０度であり、かつ上記第２の信号と第４の信号との位相差が９０度である。
【００５３】
それゆえ、基準となる１つの動作電流はＩ信号生成部及びＱ信号生成部に均等に分配されるため、振幅誤差のばらつきを低減することができる。さらに、構造がシンプルになるため、ＣＬＫ信号配線の引き回しを考慮した対称レイアウトが容易になるということ以外に、素子数が半分となるため、人為的な要因によるトランジスタ・ミスマッチレイアウトによる出力信号精度の劣化の発生を低減することができる。
【００５４】
また、プロセスばらつきによる出力位相誤差及び振幅誤差を低減することができる。さらに、デジェネレーション抵抗及びダーリントン接続構成と、本発明の電圧−電流変換部の共通化技術を組み合わせることで低歪かつ素子数の少ない出力精度を向上した構成が可能となる。
【００５５】
したがって、レイアウト依存性の強い分周器に関し、位相誤差・振幅誤差発生の原因となる電圧−電流変換部を共通化することにより、回路構成による出力誤差発生の確率を低減し得る分周器を提供することができるという効果を奏する。
【００５６】
さらに、特許文献１及び特許文献２で開示されている技術を最も効率良く利用することができる。
【発明を実施するための最良の形態】
【００５７】
〔実施の形態１〕
本発明の一実施形態について図１及び図２に基づいて説明すれば、以下の通りである。
【００５８】
本実施形態の分周器は、図１及び図２に示すように、上記図１４に示す従来の２つの電圧−電流変換部９１・９２を共通化し、図１及び図２に示す共通化電圧-電流変換部としての電圧−電流変換部１１としている。これにより、分周器の素子数削減、振幅誤差低減、低歪化を同時に実現することができる。
【００５９】
以下に、本実施形態の分周器Ｄ１０の構成について示す。
【００６０】
本実施形態の分周器Ｄ１０は、図１に示すように、上記図１４に示す２つの電圧−電流変換部９１・９２を１つの電圧−電流変換部１１に共通化する。
【００６１】
すなわち、本実施形態の分周器Ｄ１０では、図１に示すように、共通化電圧−電流変換部電流源としての電圧−電流変換部１１は、差動対を成しているｎｐｎ形トランジスタＱ１・Ｑ２と、電流源としての定電流源Ｉ１１とを備えている。
【００６２】
トランジスタＱ１のベース端子には、クロック信号ＣＬＫ１を入力するための入力端子に接続されている。また、トランジスタＱ２のベース端子は、クロック反転信号ＣＬＫ２を入力するための入力端子に接続されている。
【００６３】
なお、上記クロック反転信号ＣＬＫ２は、上記クロック信号ＣＬＫ１の相補信号となっている。
【００６４】
トランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子とが接続されている。さらにトランジスタＱ１・Ｑ２のエミッタ端子は、定電流源Ｉ１１と接続されている。
【００６５】
ラッチ部としてのＩ−Ｑ信号生成部１２は、４つの抵抗Ｒ１・Ｒ２・Ｒ３・Ｒ４と、８個のｎｐｎ形トランジスタＱ５・Ｑ６・Ｑ７・Ｑ８・Ｑ９・Ｑ１０・Ｑ１１・Ｑ１２とを備えている。ここで、トランジスタＱ５・Ｑ６は差動対を成している。トランジスタＱ７・Ｑ８は差動対を成している。トランジスタＱ９・Ｑ１０は差動対を成している。トランジスタＱ１１・Ｑ１２は差動対を成している。
【００６６】
また、抵抗Ｒ１は、トランジスタＱ５・Ｑ７に接続されている。同様に、抵抗Ｒ２はトランジスタＱ６・Ｑ８に接続され、抵抗Ｒ３はトランジスタＱ９・Ｑ１１に接続され、抵抗Ｒ４はトランジスタＱ１０・Ｑ１２に接続されている。
【００６７】
さらに、トランジスタＱ５のエミッタ端子とトランジスタＱ６のエミッタ端子とが接続されている。トランジスタＱ７のエミッタ端子とトランジスタＱ８のエミッタ端子とが接続されている。トランジスタＱ９のエミッタ端子とトランジスタＱ１０のエミッタ端子とが接続されている。トランジスタＱ１１のエミッタ端子とトランジスタＱ１２のエミッタ端子とが接続されている。
【００６８】
また、トランジスタＱ５のエミッタ端子及びトランジスタＱ６のエミッタ端子は、上記電圧−電流変換部１１内のトランジスタＱ１のコレクタ端子に接続されている。さらに、トランジスタＱ１１のエミッタ端子及びトランジスタＱ１２のエミッタ端子は、上記電圧−電流変換部１１内のトランジスタＱ１のコレクタ端子に接続されている。
【００６９】
同様に、トランジスタＱ７のエミッタ端子及びトランジスタＱ８のエミッタ端子は、上記電圧−電流変換部１１内のトランジスタＱ２のコレクタ端子に接続されている。また、トランジスタＱ９のエミッタ端子及びトランジスタＱ１０のエミッタ端子は、上記電圧−電流変換部１１内のトランジスタＱ２のコレクタ端子に接続されている。
【００７０】
以下に、図１に示す分周器Ｄ１０における電流の流れについて説明する。
【００７１】
このとき、上記クロック反転信号ＣＬＫ２は、上記クロック信号ＣＬＫ１の相補信号であるため、上記クロック信号ＣＬＫ１がＯＮの場合、上記クロック反転信号ＣＬＫ２はＯＦＦとなる。
【００７２】
よって、上記クロック信号ＣＬＫ１がＯＮの場合、トランジスタＱ１のコレクタ端子に流れる第１の電流信号としての電流ｉ１０１がトランジスタＱ１を流れる。このとき、上記クロック反転信号ＣＬＫ２はＯＦＦであるため、トランジスタＱ２のコレクタ端子に流れる第２の電流信号としての電流ｉ１０２は、トランジスタＱ２を流れない。従って、電流ｉ１０１は、トランジスタＱ１を流れて定電流源Ｉ１１に到達し、グランドへ流れる。
【００７３】
よって、トランジスタＱ５・Ｑ６・Ｑ１１・Ｑ１２に電流が流れる。
【００７４】
また、上記クロック反転信号ＣＬＫ２がＯＮの場合、上記電流ｉ１０２はトランジスタＱ２を流れる。このとき、上記クロック信号ＣＬＫ１はＯＦＦであるため、上記電流ｉ１０１はトランジスタＱ１を流れない。従って、電流ｉ１０２は、トランジスタＱ２を流れて定電流源Ｉ１１に到達し、グランドへ流れる。よって、トランジスタＱ７・Ｑ８・Ｑ９・Ｑ１０に電流が流れる。
【００７５】
このように、本実施の形態の分周器Ｄ１０では、従来の電圧−電流変換部における４つの信号入力トランジスタを共通化して２つのトランジスタＱ１・Ｑ２にする。
【００７６】
ラッチコア部（トランジスタＱ１１・Ｑ１２又はトランジスタＱ７・Ｑ８）は、電流信号が無いときに、それぞれＩ又はＱの信号を保持する。保持したＯＮ・ＯＦＦの信号は出力切り替え部（トランジスタＱ５・Ｑ６又はトランジスタＱ９・Ｑ１０）のベース端子にセットされる。出力切り替え部では、ＣＬＫ信号による電流信号が入ると直ぐに、上記のラッチコア部によってベース端子にセットされた信号に基づいて各コレクタ端子の出力信号が切り替わる。ラッチ部では、次の信号電流を入力するまで変化した状態を再び保持する。つまり各ラッチ部（出力切り替え部）は、ＣＬＫまたはＣＬＫＢのどちらかの一方のタイミングに依存しているので、出力信号はＣＬＫ信号から二分周されることになる。
【００７７】
このため、プロセスばらつきによる出力位相誤差及び振幅誤差を低減することができ、Ｉ−Ｑ信号の出力信号間の精度を向上できる。
【００７８】
また、構造がシンプルになるため、電圧信号である入力信号とその相補信号のためのＣＬＫ信号配線の引き回しを考慮した対称レイアウトが容易になる。さらに、素子数削減によりチップ面積縮小を可能にすることができる。
【００７９】
また、電圧−電流変換部における素子数が半分となるため、人為的な要因によるトランジスタ・ミスマッチレイアウトによる出力信号精度の劣化の発生を低減することができる。
【００８０】
したがって、レイアウト依存性の強い分周器に関し、位相誤差・振幅誤差発生の原因となる電圧−電流変換部を共通化することにより、回路構成による出力誤差発生の確率を低減し得る分周器Ｄ１０を提供することができる。
【００８１】
また、本実施の形態の分周器Ｄ１０では、差動対を成すトランジスタＱ１のエミッタ端子及びトランジスタＱ２のエミッタ端子同士が接続されていると共に、該エミッタ端子は定電流源Ｉ１１に接続されている。
【００８２】
さらに、電圧−電流変換部１１の有する定電流源Ｉ１１が１つである。したがって、１つの動作電流を基準として、Ｉ信号生成部（I generator）及びＱ信号生成部（Q generator）に均等に分配されるため、Ｉ信号及びＱ信号間の振幅のばらつきを低減することができる。これにより、さらにＩ−Ｑ出力信号間の精度を向上できる。
【００８３】
〔実施の形態２〕
本発明の他の実施の形態について図３〜図６に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００８４】
本実施形態の分周器Ｄ２０は、図３に示すように、電圧−電流変換部２１とＩ−Ｑ信号生成部２２とを備えている。なお、Ｉ−Ｑ信号生成部２２は、上記分周器Ｄ１０におけるＩ−Ｑ信号生成部１２と同一の構成を成しているため、ここでは説明を省略する。
【００８５】
本実施の形態における電圧−電流変換部２１は、図４及び図５に示すように、共に電流源を取り除いた構成とすることができる。さらに、電圧−電流変換部２１は、図５に示すように、負帰還抵抗Ｒ５〜Ｒ７を設けており、これら負帰還抵抗Ｒ５〜Ｒ７により低歪かつ差動対トランジスタの電流源としての特性を向上している。これにより、動作マージンが拡大し低電圧動作が可能となる。
【００８６】
まず、図４に示すように、電圧−電流変換部２１は、トランジスタＱ１とトランジスタＱ２とを備えている。
【００８７】
ここで、上述の通り、トランジスタＱ５のエミッタ端子及びトランジスタＱ６のエミッタ端子は、電圧−電流変換部２１内のＱ１のコレクタ端子に接続されている。トランジスタＱ１１のエミッタ端子及びトランジスタＱ１２のエミッタ端子は、電圧−電流変換部２１内のトランジスタＱ１のコレクタ端子と接続されている。また、トランジスタＱ７のエミッタ端子及びトランジスタＱ８のエミッタ端子は、電圧−電流変換部２１のトランジスタＱ２のコレクタ端子と接続されている。トランジスタＱ９のエミッタ端子及びトランジスタＱ１０のエミッタ端子は、電圧−電流変換部２１内のトランジスタＱ２のコレクタ端子と接続されている。
【００８８】
トランジスタＱ１のベース端子は、クロック信号ＣＬＫ１を入力するための入力端子と接続されている。
【００８９】
また、トランジスタＱ２は、クロック反転信号ＣＬＫ２を入力するための入力端子と接続されている。ただし、上記クロック反転信号ＣＬＫ２は、上記クロック信号ＣＬＫ１の相補信号である。
【００９０】
また、トランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子とが接続されている。さらに、トランジスタＱ１及びトランジスタＱ２のエミッタ端子は、グランドに接続されている。
【００９１】
以下に、図４に示す電圧−電流変換部２１における電流の流れについて説明する。
【００９２】
上記クロック信号ＣＬＫ１がＯＮの場合、トランジスタＱ１のコレクタ端子に流れる電流ｉ２０１がトランジスタＱ１を流れる。このとき、上記クロック反転信号ＣＬＫ２はＯＦＦであるため、トランジスタＱ２のコレクタ端子に流れる電流ｉ２０２は、トランジスタＱ２を流れない。従って、電流ｉ２０１は、トランジスタＱ１を流れてグランドへ流れる。
【００９３】
よって、上記トランジスタＱ５・Ｑ６・Ｑ１１・Ｑ１２に電流が流れる。
【００９４】
また、上記クロック反転信号ＣＬＫ２がＯＮの場合、上記電流ｉ１０２はトランジスタＱ２を流れる。このとき、上記クロック信号ＣＬＫ１はＯＦＦであるため、上記電流ｉ１０１はトランジスタＱ１を流れない。従って、電流ｉ１０２は、トランジスタＱ２を流れてグランドへ流れる。
【００９５】
よって、上記トランジスタＱ７・Ｑ８・Ｑ９・Ｑ１０に電流が流れる。
【００９６】
このように、本実施の形態の分周器Ｄ２０は、差動対を成すトランジスタＱ１のエミッタ端子及びＱ２のエミッタ端子同士が接続されていると共に、該エミッタ端子がグランドに接続されている。
【００９７】
したがって、動作マージンを拡大することができ、低電圧動作が可能となる。
【００９８】
次に、図５に示す電圧−電流変換部２１では、上記トランジスタＱ１のエミッタ端子は、抵抗Ｒ５と接続されている。また、上記トランジスタＱ２のエミッタ端子は抵抗Ｒ６と接続されている。さらに、抵抗Ｒ５と抵抗Ｒ６とが接続されている。さらに、これと抵抗Ｒ７とが接続されている。また、抵抗Ｒ７はグランドに接続されている。
【００９９】
以下に、図５に示す電圧−電流変換部２１における電流の流れについて説明する。
【０１００】
上記クロック信号ＣＬＫ１がＯＮの場合、トランジスタＱ１のコレクタ端子に流れる電流ｉ２０１がトランジスタＱ１を流れる。このとき、上記クロック反転信号ＣＬＫ２はＯＦＦであるため、トランジスタＱ２のコレクタ端子に流れる電流ｉ２０２は、トランジスタＱ２を流れない。従って、電流ｉ２０１は、トランジスタＱ１を流れて上記抵抗Ｒ５・Ｒ７を流れ、グランドへ流れる。
【０１０１】
よって、上記トランジスタＱ５・Ｑ６・Ｑ１１・Ｑ１２に電流が流れる。
【０１０２】
また、上記クロック反転信号ＣＬＫ２がＯＮの場合、上記電流ｉ１０２はトランジスタＱ２を流れる。このとき、上記クロック信号ＣＬＫ１はＯＦＦであるため、上記電流ｉ１０１はトランジスタＱ１を流れない。従って、電流ｉ１０２は、トランジスタＱ２を流れて上記抵抗Ｒ６・Ｒ７を流れ、グランドへ流れる。
【０１０３】
よって、上記トランジスタＱ７・Ｑ８・Ｑ９・Ｑ１０に電流が流れる。
【０１０４】
このように、本実施の形態の分周器Ｄ２０では、差動対を成すトランジスタＱ１のエミッタ端子及びトランジスタＱ２のエミッタ端子同士が接続されていると共に、該エミッタ端子が抵抗Ｒ５・Ｒ６・Ｒ７を介してグランドに接続されている。したがって、抵抗Ｒ５・Ｒ６・Ｒ７は負帰還抵抗として働くため、低歪化及び差動対トランジスタの定電流源としての特性が改善する。
【０１０５】
次に、図６に示す電圧−電流変換部２１では、電流源を有しているため抵抗を介してＧＮＤに接続するよりも動作電流を精度良く実現でき、所望の振幅を持つ四相出力を得ることができる。
【０１０６】
〔実施の形態３〕
本発明のさらに他の実施の形態について図７及び図８に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１及び実施の形態２と同じである。また、説明の便宜上、前記の実施の形態１及び実施の形態２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１０７】
本実施形態の分周器Ｄ３０は、図７に示すように、電圧−電流変換部３１と、Ｉ−Ｑ信号生成部３２とを備えている。また、本実施形態の分周器Ｄ３０は、電圧−電流変換部３１のトランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子との間にデジェネレーション用抵抗Ｒｓｒｃを挿入する。デジェネレーション用抵抗Ｒｓｒｃを挿入することによって、線形性が高まり、入力電圧波形に応じた出力電流波形への線形変換特性が改善される。デジェネレーション用抵抗の両端に２つの電流源を接続しているため、デジェネレーション抵抗による電位降下は発生しない。また、電流源が存在するため、動作マージンの拡大、精度の良い出力振幅が得られる。
【０１０８】
以下に、図７における本実施形態の分周器Ｄ３０の構成を示す。
【０１０９】
図７に示す分周器Ｄ３０の電圧−電流変換部３１は、トランジスタＱ１と、トランジスタＱ２と、デジェネレーション用抵抗Ｒｓｒｃと、定電流源Ｉ３１と、定電流源Ｉ３２とを備えている。
【０１１０】
ここで、上述の通り、トランジスタＱ５のエミッタ端子及びトランジスタＱ６のエミッタ端子は、電圧−電流変換部３１内のＱ１のコレクタ端子に接続されている。トランジスタＱ１１のエミッタ端子及びトランジスタＱ１２のエミッタ端子は、電圧−電流変換部３１内のトランジスタＱ１のコレクタ端子と接続されている。また、トランジスタＱ７のエミッタ端子及びトランジスタＱ８のエミッタ端子は、電圧−電流変換部３１のトランジスタＱ２のコレクタ端子と接続されている。トランジスタＱ９のエミッタ端子及びトランジスタＱ１０のエミッタ端子は、電圧−電流変換部３１内のトランジスタＱ２のコレクタ端子と接続されている。
【０１１１】
トランジスタＱ１のベース端子は、入力端子ＣＬＫ１と接続されている。
【０１１２】
また、トランジスタＱ２は、入力端子ＣＬＫ２と接続されている。ただし、上記入力端子ＣＬＫ２から入力されるＣＬＫ信号は、上記入力端子ＣＬＫ１から入力されるＣＬＫ信号の相補信号である。
【０１１３】
また、トランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子との間にデジェネレーション用抵抗Ｒｓｒｃが接続されている。さらに、トランジスタＱ１のエミッタ端子は定電流源Ｉ３１と接続されている。この定電流源Ｉ３１は、グランドに接続されている。また、トランジスタＱ２のエミッタ端子は、定電流源Ｉ３２と接続されており、この定電流源Ｉ３２は、グランドに接続されている。
【０１１４】
以下に、図７に示す電圧−電流変換部３１における電流の流れについて説明する。
【０１１５】
クロック反転信号ＣＬＫ２は、上記クロック信号ＣＬＫ１の相補信号であるため、上記クロック信号ＣＬＫ１がＯＮの場合、上記クロック反転信号ＣＬＫ２はＯＦＦとなる。
【０１１６】
よって、上記クロック信号ＣＬＫ１がＯＮの場合、トランジスタＱ１のコレクタ端子に流れる電流ｉ３０１がトランジスタＱ１を流れる。このとき、上記クロック反転信号ＣＬＫ２はＯＦＦであるため、トランジスタＱ２のコレクタ端子に流れる電流ｉ３０２は、トランジスタＱ２を流れない。従って、電流ｉ３０１は、トランジスタＱ１を流れて定電流源Ｉ３１に到達し、グランドへ流れる。また、電流ｉ３０１は、トランジスタＱ１を流れてデジェネレーション用抵抗Ｒｓｒｃを流れ、定電流源Ｉ３２に到達し、グランドへ流れる。よって、トランジスタＱ５・Ｑ６・Ｑ１１・Ｑ１２に電流が流れる。
【０１１７】
また、上記クロック反転信号ＣＬＫ２がＯＮの場合、上記電流ｉ３０２はトランジスタＱ２を流れる。このとき、上記クロック信号ＣＬＫ１はＯＦＦであるため、上記電流ｉ３０１はトランジスタＱ１を流れない。従って、電流ｉ３０２は、トランジスタＱ２を流れて定電流源Ｉ３１に到達し、グランドへ流れる。また、電流ｉ３０２は、トランジスタＱ２を流れて抵抗としてのデジェネレーション用抵抗Ｒｓｒｃを流れ、定電流源Ｉ３１に到達し、グランドへ流れる。よって、トランジスタＱ７・Ｑ８・Ｑ９・Ｑ１０に電流が流れる。
【０１１８】
上記Ｉ−Ｑ信号生成部３２は、４つの抵抗Ｒ１・Ｒ２・Ｒ３・Ｒ４と、８個のトランジスタＱ５・Ｑ６・Ｑ７・Ｑ８・Ｑ９・Ｑ１０・Ｑ１１・Ｑ１２と、４つのキャパシタＣ１・Ｃ２・Ｃ３・Ｃ４とを備えている。ここで、トランジスタＱ５・Ｑ６が差動対を成しており、トランジスタＱ７・Ｑ８、トランジスタＱ９・Ｑ１０、トランジスタＱ１１・Ｑ１２がそれぞれ差動対を成している。また、キャパシタＣ１は、抵抗Ｒ１に並列接続されている。キャパシタＣ２は、抵抗Ｒ２に並列接続されている。キャパシタＣ３は、抵抗Ｒ３に並列接続されている。キャパシタＣ４は、抵抗Ｒ４に並列接続されている。キャパシタＣ１・Ｃ２・Ｃ３・Ｃ４は、コモンモード成分や高調波低減のほか、スルーレートの微調整等のために用いる。上記キャパシタは、極めて低い周波数で分周する場合にラッチ誤動作を抑制できる。反対に、極めて高周波動作を必要とする場合、これらのキャパシタは不要である。
【０１１９】
また、抵抗Ｒ１は、トランジスタＱ５・Ｑ７に接続されている。同様に、抵抗Ｒ２はトランジスタＱ６・Ｑ８に接続され、抵抗Ｒ３はトランジスタＱ９・Ｑ１１に接続され、抵抗Ｒ４はトランジスタＱ１０・Ｑ１２に接続されている。
【０１２０】
さらに、トランジスタＱ５のエミッタ端子とトランジスタＱ６のエミッタ端子とが接続されている。同様に、トランジスタＱ７のエミッタ端子とトランジスタＱ８のエミッタ端子とが接続され、トランジスタＱ９のエミッタ端子とトランジスタＱ１０のエミッタ端子とが接続され、トランジスタＱ１１のエミッタ端子とトランジスタＱ１２のエミッタ端子とが接続されている。
【０１２１】
ここで、上述の通り、トランジスタＱ５のエミッタ端子及びトランジスタＱ６のエミッタ端子は、電圧−電流変換部３１内のＱ１のコレクタ端子に接続されている。トランジスタＱ１１のエミッタ端子及びトランジスタＱ１２のエミッタ端子は、電圧−電流変換部３１内のトランジスタＱ１のコレクタ端子と接続されている。また、トランジスタＱ７のエミッタ端子及びトランジスタＱ８のエミッタ端子は、電圧−電流変換部３１のトランジスタＱ２のコレクタ端子と接続されている。トランジスタＱ９のエミッタ端子及びトランジスタＱ１０のエミッタ端子は、電圧−電流変換部３１内のトランジスタＱ２のコレクタ端子と接続されている。
【０１２２】
図８では、実施の形態１の入力電圧に対する電流ｉ１０１・ｉ１０２の特性と、本実施形態の入力電圧に対する出力電流、つまり、線形性を高めた差動対の電流ｉ３０１、ｉ３０２の特性を示す。要するに、線形な領域が拡大されることで、入力電圧に対する変化を忠実に電流信号として線形変換きるようになる。これにより、デジェネレーション用抵抗Ｒｓｒｃに流れるＡＣ電流が、図７に示す電流ｉ３０１・ｉ３０２を生成する。
【０１２３】
このように、本実施の形態の分周器Ｄ３０では、差動対を成すトランジスタＱ１のエミッタ端子とトランジスタＱ２のエミッタ端子との間にデジェネレーション用抵抗Ｒｓｒｃが接続されている。したがって、デジェネレーション用抵抗Ｒｓｒｃの抵抗値を適切に設定することによって、電圧−電流変換部３１の入出力特性の線形性を高めることができる。また、これにより、歪電流が減り、出力電圧としてより低歪な信号を得ることができ、ローカル信号の高調波を低減する特徴を維持したまま、素子数を削減し、出力信号の精度を改善することができる。
【０１２４】
〔実施の形態４〕
本発明のさらに他の実施の形態について図９に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜実施の形態３と同じである。また、説明の便宜上、前記の実施の形態１〜実施の形態３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１２５】
本実施形態の分周器Ｄ４０は、図９に示すように、電圧−電流変換部４１と、Ｉ−Ｑ信号生成部４２とを備えている。なお、Ｉ−Ｑ信号生成部４２は、上記分周器Ｄ３０におけるＩ−Ｑ信号生成部３２と同一の構成を成しているため、ここでは説明を省略する。
【０１２６】
以下に、図９における電圧−電流変換部４１の構成を示す。
【０１２７】
図９に示す電圧−電流変換部４１は、トランジスタＱ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４と、定電流源Ｉ４１とを備えている。
【０１２８】
ここで、上記トランジスタＱ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４との関係を説明する。
【０１２９】
トランジスタＱ１とトランジスタＱ３とはダーリントン接続されている。また、トランジスタＱ２とトランジスタＱ４とはダーリントン接続されている。
【０１３０】
つまり、トランジスタＱ１とトランジスタＱ３とにおいて、トランジスタＱ３のエミッタ端子はトランジスタＱ１のベース端子と接続されている。また、トランジスタＱ３のコレクタ端子は、電源電圧ＶＤＤと接続されている。さらに、トランジスタＱ２とトランジスタＱ４とにおいて、トランジスタＱ４のエミッタ端子は、トランジスタＱ２のベース端子と接続されている。また、トランジスタＱ４のコレクタ端子は、電源電圧ＶＤＤと接続されている。
【０１３１】
これにより、実施の形態１、実施の形態２、実施の形態３の構成と比べて差動対のエミッタ抵抗が（１＋ｈｆｅ）ｒｅ倍されて見えるため、前記実施の形態３のデジェネレーション用抵抗Ｒｓｒｃを使用した場合と同様に線形性が改善され、低歪動作が可能となる。ここでｈｆｅは、ベース電流に対するコレクタ電流の電流増幅率、ｒｅはエミッタ抵抗を意味する。
【０１３２】
以下に示すダーリントン接続の構成では、前記図８に示したように、線形性を高めた差動対の電流ｉ３０１・ｉ３０２と同様の特性が得られる。つまり、線形な領域が拡大されることで、入力電圧に対する変化を忠実に電流信号として線形変換できるようになる。
【０１３３】
ここで、上述の通り、トランジスタＱ５のエミッタ端子及びトランジスタＱ６のエミッタ端子は、電圧−電流変換部４１内のＱ１のコレクタ端子に接続されている。トランジスタＱ１１のエミッタ端子及びトランジスタＱ１２のエミッタ端子は、電圧−電流変換部４１内のトランジスタＱ１のコレクタ端子と接続されている。また、トランジスタＱ７のエミッタ端子及びトランジスタＱ８のエミッタ端子は、電圧−電流変換部４１のトランジスタＱ２のコレクタ端子と接続されている。トランジスタＱ９のエミッタ端子及びトランジスタＱ１０のエミッタ端子は、電圧−電流変換部４１内のトランジスタＱ２のコレクタ端子と接続されている。
【０１３４】
トランジスタＱ３のベース端子は、入力端子ＣＬＫ１と接続されている。
【０１３５】
また、トランジスタＱ４のベース端子は、入力端子ＣＬＫ２と接続されている。ただし、上記入力端子ＣＬＫ２から入力されるＣＬＫ信号は、上記入力端子ＣＬＫ１から入力されるＣＬＫ信号の相補信号である。
【０１３６】
トランジスタＱ１のエミッタ端子はトランジスタＱ２のエミッタ端子と接続されている。また、トランジスタＱ１のエミッタ端子及びトランジスタＱ２のエミッタ端子は、定電流源Ｉ４１に接続されている。さらに、上記定電流源Ｉ４１は、グランドに接続されている。
【０１３７】
以下に、図９に示す電圧−電流変換部４１における電流の流れについて説明する。
【０１３８】
このとき、上記クロック反転信号ＣＬＫ２は、上記クロック信号ＣＬＫ１の相補信号であるため、上記クロック信号ＣＬＫ１がＯＮの場合、上記クロック反転信号ＣＬＫ２はＯＦＦとなる。
【０１３９】
よって、上記クロック信号ＣＬＫ１がＯＮの場合、トランジスタＱ１のコレクタ端子に流れる電流ｉ４０１がトランジスタＱ１を流れる。このとき、上記クロック反転信号ＣＬＫ２はＯＦＦであるため、トランジスタＱ２のコレクタ端子に流れる電流ｉ４０２は、トランジスタＱ２を流れない。従って、電流ｉ４０１は、トランジスタＱ１を流れて定電流源Ｉ４１に到達し、グランドへ流れる。
【０１４０】
よって、トランジスタＱ５・Ｑ６・Ｑ１１・Ｑ１２に電流が流れる。
【０１４１】
また、上記クロック反転信号ＣＬＫ２がＯＮの場合、上記電流ｉ４０２はトランジスタＱ２を流れる。このとき、上記クロック信号ＣＬＫ１はＯＦＦであるため、上記電流ｉ４０１はトランジスタＱ１を流れない。従って、電流ｉ４０２は、トランジスタＱ２を流れて定電流源Ｉ４１に到達し、グランドへ流れる。よって、トランジスタＱ７・Ｑ８・Ｑ９・Ｑ１０に電流が流れる。
【０１４２】
このように、本実施の形態の分周器Ｄ４０は、トランジスタＱ１のベース端子にトランジスタＱ３をダーリントン接続した第１のダーリントン接続トランジスタと、トランジスタＱ２のベース端子にトランジスタＱ４をダーリントン接続した第２のダーリントン接続トランジスタとを有し、トランジスタＱ３のベース端子に入力クロック信号が入力される一方、トランジスタＱ４のベース端子に入力クロック信号の相補信号が入力される。
【０１４３】
したがって、電圧−電流変換部４１のトランスコンダクタンス（ｇｍ）が減少し、上記電圧−電流変換部の入出力特性の線形性が高くなる。これにより、さらに、歪電流が減り、出力電圧としてより低歪な信号を得ることができ、ローカル信号の高調波を低減する特徴を維持したまま、素子数を削減し、出力信号の精度を改善することができる。
【０１４４】
また、本実施の形態の分周器Ｄ４０は、トランジスタＱ３のコレクタ端子及びトランジスタＱ４のコレクタ端子は、電源電圧に接続されている。したがって、線形性を高めローカル信号の高調波を低減する特徴を維持したまま、素子数を削減し、出力信号の精度を改善することができる。また、ダーリントン接続構成における入力のコモンモード電圧範囲を最大限利用することができる。
【０１４５】
〔実施の形態５〕
本発明のさらに他の実施の形態について、図１０に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜実施の形態４と同じである。また、説明の便宜上、前記の実施の形態１〜実施の形態４の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１４６】
本実施形態の分周器Ｄ５０は、図１０に示すように、電圧−電流変換部５１と、Ｉ−Ｑ信号生成部５２とを備えている。なお、Ｉ−Ｑ信号生成部５２は、上記分周器Ｄ３０におけるＩ−Ｑ信号生成部３２と同一の構成を成しているため、ここでは説明を省略する。
【０１４７】
以下に、図１０における電圧−電流変換部５１の構成を示す。
【０１４８】
図１０に示す分周器Ｄ５０の電圧−電流変換部５１は、トランジスタＱ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４と、定電流源Ｉ５１とを備えている。
【０１４９】
ここで、上記トランジスタＱ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４との関係を説明する。
【０１５０】
トランジスタＱ１とトランジスタＱ３とはダーリントン接続されている。また、トランジスタＱ２とトランジスタＱ４とはダーリントン接続されている。
【０１５１】
つまり、上述の通り、トランジスタＱ１とトランジスタＱ３とにおいて、トランジスタＱ３のエミッタ端子はトランジスタＱ１のベース端子と接続されている。また、トランジスタＱ２とトランジスタＱ４とにおいて、トランジスタＱ４のエミッタ端子は、トランジスタＱ２のベース端子と接続されている。
【０１５２】
さらに、トランジスタＱ５のエミッタ端子及びトランジスタＱ６のエミッタ端子は、電圧−電流変換部５１内のＱ１のコレクタ端子とトランジスタＱ４のコレクタ端子とに接続されている。トランジスタＱ１１のエミッタ端子及びトランジスタＱ１２のエミッタ端子は、電圧−電流変換部５１内のトランジスタＱ１のコレクタ端子とトランジスタＱ４のコレクタ端子とに接続されている。また、トランジスタＱ７のエミッタ端子及びトランジスタＱ８のエミッタ端子は、電圧−電流変換部５１のトランジスタＱ２のコレクタ端子とトランジスタＱ４のコレクタ端子とに接続されている。トランジスタＱ９のエミッタ端子及びトランジスタＱ１０のエミッタ端子は、電圧−電流変換部５１内のトランジスタＱ２のコレクタ端子とトランジスタＱ４のコレクタ端子とに接続されている。
【０１５３】
さらに、トランジスタＱ３のベース端子は、入力端子ＣＬＫ１と接続されている。
【０１５４】
また、トランジスタＱ４のベース端子は、入力端子ＣＬＫ２と接続されている。ただし、上記入力端子ＣＬＫ２から入力されるＣＬＫ信号は、上記入力端子ＣＬＫ１から入力されるＣＬＫ信号の相補信号である。
【０１５５】
トランジスタＱ１のエミッタ端子はトランジスタＱ２のエミッタ端子と接続されている。また、トランジスタＱ１のエミッタ端子及びトランジスタＱ２のエミッタ端子は、定電流源Ｉ５１に接続されている。さらに、上記定電流源Ｉ５１は、グランドに接続されている。
【０１５６】
以下に、図１０に示す電圧−電流変換部５１における電流の流れについて説明する。
【０１５７】
このとき、上記クロック反転信号ＣＬＫ２は、上記クロック信号ＣＬＫ１の相補信号であるため、上記クロック信号ＣＬＫ１がＯＮの場合、上記クロック反転信号ＣＬＫ２はＯＦＦとなる。
【０１５８】
よって、上記クロック信号ＣＬＫ１がＯＮの場合、トランジスタＱ１のコレクタ端子に流れる電流ｉ５０１がトランジスタＱ１を流れる。このとき、上記クロック反転信号ＣＬＫ２はＯＦＦであるため、トランジスタＱ２のコレクタ端子に流れる電流ｉ５０２は、トランジスタＱ２を流れない。従って、電流ｉ５０１は、トランジスタＱ１を流れて定電流源Ｉ５１に到達し、グランドへ流れる。よって、トランジスタＱ５・Ｑ６・Ｑ１１・Ｑ１２に電流が流れる。
【０１５９】
また、上記クロック反転信号ＣＬＫ２がＯＮの場合、上記電流ｉ５０２はトランジスタＱ２を流れる。このとき、上記クロック信号ＣＬＫ１はＯＦＦであるため、上記電流ｉ５０１はトランジスタＱ１を流れない。従って、電流ｉ５０２は、トランジスタＱ２を流れて定電流源Ｉ５１に到達し、グランドへ流れる。よって、トランジスタＱ７・Ｑ８・Ｑ９・Ｑ１０に電流が流れる。
【０１６０】
このように、本実施の形態の分周器Ｄ５０は、第１のダーリントン接続トランジスタと第２のダーリントン接続トランジスタとが交差して接続されている。したがって、線形性を高めローカル信号の高調波を低減する構成のまま、素子数を削減し、出力信号の精度を改善することができる。また、入力信号の非対称性を平滑化し、歪を低減することができる。
【０１６１】
また、本実施の形態における分周器Ｄ５０は、ダーリントン接続したトランジスタが上記のような構成をすることで、電流ｉ５０１、電流ｉ５０２では、それぞれ主となる差動対トランジスタと補助的なダーリントン接続トランジスタのコレクタ端子の位相が反転することで主電流及び弱電流が合成・相殺され、ＣＬＫ電圧入力における非対称波形を平滑化して電流出力する。これにより実施の形態４と同様に低歪動作が可能となる。
【０１６２】
なお、上述の説明では、本発明に係る分周器がフリップフロップを用いた構成について説明したが、これに限るものではない。すなわち、本発明に係る分周器は、クロックのタイミングを利用して、所望の信号を得るＮＯＲ回路やＮＡＮＤ回路等を用いた構成にすることも可能である。
【０１６３】
また、全てのトランジスタをバイポーラトランジスタに代えてＭＯＳトランジスタにすることも可能である。しかし、ゲートに電流が流れないためダーリントン接続構成だけは適用できない。
【０１６４】
バイポーラトランジスタは、ベース電流Ｉｂを電流増幅率ｈｆｅ倍した電流がコレクタ電流Ｉｃとして流れる。つまり、コレクタ電流Ｉｃは、
Ｉｃ＝Ｉｂ×ｈｆｅ
となる。
【０１６５】
また、トランスコンダクタンスｇｍは以下の式（１）で表される。
【０１６６】
【数１】
2006094478.tif 000003
【０１６７】
上式（１）の第３項からわかるように、トランスコンダクタンスｇｍは、電流量でほぼ決まる。一方、デジェネレーション用抵抗Ｒｓｒｃが入ると、以下の式（２）で表される。
【０１６８】
【数２】
2006094478.tif 000004
【０１６９】
上式（２）のようになると、ｇｍが劣化するが、線形性が増す。また、図７に示すように、抵抗を入れると電流ｉ３０１、電流ｉ３０２の特性に示すように直線領域が増す。ここでいう線形性とは入力の微小な信号に対し、どれだけ忠実に電流に変換できるかを意味する。ｇｍが極めて高いとき、電圧−電流変換電流は電圧入力の波形を忠実に再現できず閾値を入力が越えてしまい、方形波に近くなる。この場合、波形に奇数次の高調波が多く含まれる。超高速動作がメインではない場合、ｇｍを犠牲にして線形性を確保する場合がある。
【０１７０】
これにより、入力共通化で低歪を実現する場合、本発明による電圧−電流変換部におけるトランスコンダクタンス（ｇｍ）を低く設定或いは、ＭＯＳトランジスタの場合チャネル長を拡大する。
【０１７１】
以上の構成により、電圧−電流変換部の線形性をより一層高くすることができる。
【０１７２】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１７３】
さらに、本発明は、図１１に示すように、前記共通化した電圧-電流変換器を有する分周器を携帯機器等に搭載することにより、ＩＱ直交精度が高まりイメージリジェクション性能が向上する。さらに、フィードバック系無しで実現した場合、消費電力を減らすことが可能になる。また、上述のように電圧-電流変換部にデジェネレーションやダーリントン構成を用いることにより、低歪動作も期待できる。
【産業上の利用可能性】
【０１７４】
本発明に係る分周器は、分周器の素子数削減、振幅誤差低減、低歪化を同時に実現することができ、携帯機器に適用できる。また、電圧-電流変換部の構成は、ミキサ回路等にも適用することができる。
【図面の簡単な説明】
【０１７５】
【図１】本発明における分周器の実施の一形態を示す回路図である。
【図２】上記分周器の概念を示す構成図である。
【図３】本発明における分周器の他の実施の一形態を示す回路図である。
【図４】上記分周器の電圧−電流変換部の構成を示す回路図である。
【図５】上記分周器の抵抗を有する電圧−電流変換部の構成を示す回路図である。
【図６】上記分周器の抵抗及び電流源を有する電圧−電流変換部の構成を示す回路図である。
【図７】本発明における分周器のさらに他の実施の一形態を示す回路図である。
【図８】上記分周器における電圧−電流変換部の出力信号電流を示す図である。
【図９】本発明における分周器のさらに他の実施の一形態を示す回路図である。
【図１０】本発明における分周器のさらに他の実施の一形態を示す回路図である。
【図１１】上記分周器を携帯機器に組み込んだ場合の構成を示す図である。
【図１２】分周器の基本的な入出力の関係を示す図である。
【図１３】従来の分周器を示す構成図である。
【図１４】従来の分周器を示す回路図である。
【図１５】従来の分周器のイメージリジェクション率の位相・振幅の誤り依存を示す図である。
【図１６】従来の分周器における電流源オフセットばらつきによる出力位相誤差を示す図である。
【図１７】従来の分周器における電流源オフセットばらつきによる出力振幅誤差を示す図である。
【図１８】従来の分周器におけるＣＬＫ入力部オフセットばらつきによる出力位相誤差を示す図である。
【符号の説明】
【０１７６】
１１      電圧−電流変換部（共通化電圧−電流変換部）
１２      Ｉ−Ｑ信号生成部（ラッチ部）
２１      電圧−電流変換部（共通化電圧−電流変換部）
３１      電圧−電流変換部（共通化電圧−電流変換部）
３２      Ｉ−Ｑ信号生成部（ラッチ部）
４１      電圧−電流変換部（共通化電圧−電流変換部）
４２      Ｉ−Ｑ信号生成部（ラッチ部）
５１      電圧−電流変換部（共通化電圧−電流変換部）
５２      Ｉ−Ｑ信号生成部（ラッチ部）
ＣＬＫ１  クロック信号（入力信号）
ＣＬＫ２  クロック反転信号（相補信号）
Ｄ１０    分周器
Ｉ１１    定電流源（電流源）
Ｉ３１    定電流源（２つの電流源）
Ｉ３２    定電流源（２つの電流源）
ｉ１０１  電流（第１の電流信号）
ｉ１０２  電流（第２の電流信号）
Ｉ２０１  定電流源（１つの電流源）
ｉ２０１  電流（第１の電流信号）
ｉ２０２  電流（第２の電流信号）
ｉ３０１  電流（第１の電流信号）
ｉ３０２  電流（第２の電流信号）
ｉ４０１  電流（第１の電流信号）
ｉ４０２  電流（第２の電流信号）
ｉ５０１  電流（第１の電流信号）
ｉ５０２  電流（第２の電流信号）
Ｑ１      トランジスタ（第１の信号入力トランジスタ）
Ｑ２      トランジスタ（第２の信号入力トランジスタ）
Ｑ５      トランジスタ（第２の信号生成部）
Ｑ６      トランジスタ（第２の信号生成部）
Ｑ７      トランジスタ（第４の信号生成部）
Ｑ８      トランジスタ（第４の信号生成部）
Ｑ９      トランジスタ（第３の信号生成部）
Ｑ１０    トランジスタ（第３の信号生成部）
Ｑ１１    トランジスタ（第１の信号生成部）
Ｑ１２    トランジスタ（第１の信号生成部）
Ｒ５      負帰還抵抗（抵抗）
Ｒ６      負帰還抵抗（抵抗）
Ｒｓｒｃ  デジェネレーション用抵抗（抵抗）
【図１】
2006094478.tif 000005
【図２】
2006094478.tif 000006
【図３】
2006094478.tif 000007
【図４】
2006094478.tif 000008
【図５】
2006094478.tif 000009
【図６】
2006094478.tif 000010
【図７】
2006094478.tif 000011
【図８】
2006094478.tif 000012
【図９】
2006094478.tif 000013
【図１０】
2006094478.tif 000014
【図１１】
2006094478.tif 000015
【図１２】
2006094478.tif 000016
【図１３】
2006094478.tif 000017
【図１４】
2006094478.tif 000018
【図１５】
2006094478.tif 000019
【図１６】
2006094478.tif 000020
【図１７】
2006094478.tif 000021
【図１８】
2006094478.tif 000022