(57)【要約】【課題】高S/Nの読み出しが可能な読み出し回路で、低消費電力、小面積を実現する。【解決手段】本発明の固体撮像装置は、アレイ状に配列された複数の画素を有し、画素増幅器を介して並列に画素信号の読み出し動作を行うものであり、複数の画素増幅器の信号出力をそれぞれ保持する複数の保持容量C2iと、複数の保持容量に保持された信号を順次選択しながら読み出すための共通の反転増幅器A1とを有する読み出し回路CL-iを更に有し、読み出し回路には、保持容量の一端と信号出力との間を断続可能に構成する第１のスイッチング手段SW2iと、保持容量の一端と反転増幅器の出力との間を断続可能に構成する第２のスイッチング手段SW4iと、反転増幅器の入出力間を断続可能に構成する第３のスイッチング手段SW3と、が設けられ、複数の保持容量の他端は反転増幅器の入力に共通に接続されていることを特徴とする。【選択図】      図１
2006033816.tif 000002
【特許請求の範囲】
【請求項１】
アレイ状に配列された複数の画素を有し、画素増幅器を介して並列に画素信号の読み出し動作を行う固体撮像装置において、
複数の前記画素増幅器の信号出力をそれぞれ保持する複数の保持容量と、その複数の保持容量に保持された信号を順次選択しながら読み出すための共通の反転増幅器とを有する読み出し回路を更に有し、
前記読み出し回路には、前記保持容量の一端と前記信号出力との間を断続可能に構成する第１のスイッチング手段（SW21〜SW2n）と、前記保持容量の前記一端と前記反転増幅器の出力との間を断続可能に構成する第２のスイッチング手段（SW41〜SW4n）と、前記反転増幅器の入出力間を断続可能に構成する第３のスイッチング手段（SW3）と、が設けられ、
前記複数の保持容量の他端は前記反転増幅器の入力に共通に接続されていることを特徴とする固体撮像装置。
【請求項２】
前記信号出力毎に、前記保持容量、前記第１のスイッチング手段、前記第２のスイッチング手段、前記第３のスイッチング手段、及び、前記反転増幅器をそれぞれ有する第１の読み出し回路及び第２の読み出し回路が設けられるとともに、前記第１の読み出し回路及び前記第２の読み出し回路で前記画素の異なる時点の前記信号出力に対応する出力を並列に読み出し可能に構成されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記反転増幅器はソース接地型反転増幅部とソースフォロア型バッファの２段構成であるとともに、前記第３のスイッチング手段が前記ソース接地型反転増幅部の入出力間に設けられ、また、前記第２のスイッチング手段の前記反転増幅器の出力端子側の接続点が前記ソースフォロア型バッファの出力端子に接続されていることを特徴とする請求項１又は２に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子上に形成される読み出し回路に関わるものであり、特に画素増幅型ＣＭＯＳイメージセンサにおいて、小さな面積で実現でき、低消費電力化が可能な読み出し回路を提供するものである。
【背景技術】
【０００２】
２次元上に画素が配列された、Ｘ−Ｙアドレス型の固体撮像デバイスとして、画素毎に光電変換された信号に対応した増幅出力を読み出すことができる増幅型撮像素子が知られているが、特にＣＭＯＳプロセスで実現できる画素増幅型ＣＭＯＳイメージセンサが広く応用されている。
【０００３】
図７にＸ−Ｙアドレス型の固体撮像素子の構成を示し、その動作を説明する。画素１０１はアレイ状に配置され、各画素には行選択用の制御信号線である行選択線１０２と、選択された行の読み出しを行う列信号線１０３が接続されている。これらの行選択線は垂直選択シフトレジスタ１０４により順次選択され、選択された行の画素信号は各列信号線１０３上に設けられた雑音除去回路１０５に並列に読み出され、そこで一時的に保持される。その雑音除去回路の出力信号は、水平選択シフトレジスタ１０６にて制御される水平選択スイッチ１０７を介してビデオライン１０８より順次読み出される。このようにＸ−Ｙアドレス型の固体撮像素子では、行単位で選択された画素を一時的に雑音除去回路に保持した後に列選択しながら順次読み出しを行うのが一般的な読み出し方法となっている。
【０００４】
図８に画素増幅型ＣＭＯＳイメージセンサにおける画素の構成例を示す。図８において、一つの画素はフォトダイオードPDと増幅トランジスタM1、リセットトランジスタM2、選択トランジスタM3の三つのトランジスタで形成されており、フォトダイオードPDはリセット用のトランジスタM2を介して電源に接続され、M2をオンするとフォトダイオードの電位が初期化される。その後入射光に応じて発生した電荷の蓄積によりフォトダイオード電位は下がり、このフォトダイオード電位に対応した信号電圧をフォトダイオードPDにゲートが接続された増幅トランジスタM1により増幅出力として選択トランジスタM3を介して垂直信号線１０３より読み出される。この図を見てもわかるように、画素にはリセットを行うためのΦresetで制御される行選択線と、読み出しを行うためのΦreadで制御される行選択線の２つの行選択線１０２が接続される。
【０００５】
このように画素毎に増幅素子を有する固体撮像素子においては、画素を構成するトランジスタの特性ばらつきにより引き起こされる雑音が問題となるためこの雑音成分を除去する雑音除去回路が必要となってくる。この雑音除去回路は、各画素におけるリセット直後の画素信号電圧と、光電荷を蓄積した状態での画素信号電圧との差分をとることによってトランジスタばらつきによって発生するオフセット電圧成分を除去するという動作原理に基づいているが、図９に雑音除去回路の一例を示し、図１０のタイミング図を用いて具体的な動作を説明する。
【０００６】
図９において破線で囲まれた部分は図７の雑音除去回路１０５の一例を示したものであり、図７と同じ要素は同じ符号で示している。この構成は特開昭６４−２３５４号公報や、IEEE Trans. ON ED, Vol.35, No.5, May, 1988, "A New Device Architecture Suitable for High-Resolution and High-Performance Image Sensors."等に記載されているクランプ回路を用いた雑音除去回路である。この雑音除去回路は直列に接続された２つの容量C1、C2と、容量C1とC2の中点に基準電圧を与えるためのΦCLで制御されるクランプ用スイッチSW1と、C2の電位VOを保持するための容量C1とC2の間に設けられた制御信号ΦSHで制御されるサンプルホールド用スイッチSW2により構成されている。
【０００７】
この回路の動作を画素の動作と合わせて、図１０に示すタイミングチャートを基づき説明する。タイミングチャートにおいては、制御信号は'H'でスイッチがオン、'L'でスイッチがオフとしている。タイミング期間は３つに分かれており、期間T1では積分された画素信号の読み出しを、期間T2では画素のリセットを、期間T3ではリセット直後の画素信号読み出しを行っている。この期間T1とT3における画素の出力信号電圧をV1およびV2とし、期間T1における容量C1、C2の電荷量をそれぞれQ1、Q2とすると、期間T1ではSW1、SW2がともにオン状態であり、Vo＝VrefとなるためQ1、Q2は以下のように表される。
Q1  ＝  C1・（Vref−V1）・・・  （１）
Q2  ＝  C2・Vref・・・  （２）
【０００８】
次に期間T2にて画素のリセット動作を行った後に、期間T3にて画素信号電圧V2がC1に与えられたときの容量C1、C2の電荷をそれぞれQ1'、Q2'とするとQ1'、Q2'は式（３）、式（４）のように表される。
Q1'  ＝  C1・（Vo−V2）・・・  （３）
Q2'  ＝  C2・Vo・・・  （４）
【０００９】
電荷保存則よりQ1＋Q2＝Q1'＋Q2'が成り立つので、期間T3における容量C2の電圧Voは式（５）となり、Vrefを基準に画素信号電圧V1とV2の差分電圧が、ゲインC1/(C1+C2)にて出力されることが示される。この式（５）の信号電圧をΦSHをオフとして容量C2に保持した後に、選択スイッチ１０７を順次オンしながら読み出すと、画素トランジスタのばらつきによって発生した雑音電圧を除去した差分信号をビデオラインより得ることができる。
Vo  ＝  Vref＋(V2-V1)・C1/(C1+C2)・・・（５）
【特許文献１】特開昭６４−２３５４号公報
【特許文献２】特許第２９６５７７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように雑音除去回路を用いることで、積分された信号電圧V1とリセット後の信号電圧V2の差分をとるため、画素増幅器のオフセット電圧の影響を受けない信号成分が出力される。図９に示されたクランプ回路を用いた構成の雑音除去回路の構成では雑音除去された信号を容量に保持して、その容量に保持された信号電荷を直接ビデオラインに接続して読み出すため、次に述べる欠点を有している。
【００１１】
通常、ビデオライン１０８には選択スイッチ１０７が列数分接続されるため非常に大きな寄生容量が存在する。このビデオラインにおける寄生容量は容量C2の信号電荷を読み出すときに読み出し出力のS/Nを劣化させる要因となるため、容量値C2はビデオラインの寄生容量と同程度まで大きくすることが望ましく、そのため画素数が多くなり寄生容量が大きくなると容量C1、C2の面積が増大するという問題がある。さらに、読み出し速度を早くしなければならない場合には、この容量C2を大きくすると読み出し回路の時定数を小さくするために選択スイッチ１０７のオン抵抗を下げなければならず、そのためにはスイッチサイズを大きくしなければならない。しかし、スイッチサイズを大きくすると、寄生容量が増えるため、図９に示すような容量を直接ビデオラインに接続して読み出す形式の読み出し回路では、画素数が多くなった場合、S/Nを確保したうえで読み出し速度を上げることができないという問題を有している。
【００１２】
また、図９に示したクランプ回路構成の雑音除去回路とは別に、図１１に示されるような、反転増幅器を用いた雑音除去回路が特許第２９６５７７７号公報に示されている。この雑音除去回路は、容量結合型の反転増幅回路が入力の差分電圧を出力する性質を用い、なおかつ反転増幅器におけるオフセット電圧をリセット時に記憶して補償することで、積分された画素信号電圧V1とリセット直後の画素信号電圧V2の差分電圧をオフセット電圧を含まない信号電圧とするとともに、なおかつ容量を直接ビデオラインに接続するのではなく増幅出力として読み出す方式をとっている。
【００１３】
図１１において、容量C1の一端は列信号線からの画素出力VS側に接続され、容量C1の他端は反転増幅器A1の入力に接続されている。この反転増幅器の入出力間には制御信号ΦRにより制御されるスイッチSW5と容量C2が並列に設けられ、容量C2の反転増幅器出力側端子には制御信号ΦRが'H'のときは基準電圧に、'L'のときは反転増幅器出力端子に接続されるスイッチSW6が接続されている。この反転増幅回路の制御信号ΦRは図１０にて示されたΦCLと全く同じタイミングで動作させればよい。図１０のΦCLと同様なタイミングでΦRを期間T1の画素信号読み出し時にオンからオフとすることで、SW5がオン状態（期間T1）での画素信号電圧V1とSW5がオフ状態（期間T3）での画素信号電圧V2をC2/C1倍された差分電圧信号として出力される反転増幅動作を行う。ここで、スイッチSW6の動作にてリセット時に、容量C2の出力端子側に基準電圧Vrefを与えることで、この反転増幅器の初期電圧は反転増幅器のオフセット電圧には依存せずVrefとなり、期間T3における反転増幅器出力Voは式（６）に示す電圧値となる。この電圧を保持して反転増幅器を介して読み出すことで、図９のクランプ回路と同様に、雑音電圧が除去された差分電圧を読み出すことができるとともに、図９の読み出し形式では発生するS/N劣化の問題を回避できる。
Vo  ＝  Vref−(V2-V1)・C2/C1・・・（６）
【００１４】
図１１に示した増幅器を用いた雑音除去回路を用いて、増幅回路によりビデオラインを駆動すると、増幅回路の駆動能力を上げることでビデオラインの寄生容量の影響を受けない信号出力の読み出しが可能となり、容量C1、C2を低減した上で、高いS/Nの読み出しが可能となる。ところが、図１１に示した構成は列毎に反転増幅器を必要とするため、そのすべての反転増幅器がビデオラインの寄生容量を駆動し高速に読み出しできるようにすると、消費電力が非常に大きくなるとともに、反転増幅器のトランジスタサイズも大きくしなければならない。特に画素数が多くビデオラインの寄生容量が大きな場合は、容量C1、C2を小さくできても反転増幅器の面積増加によりチップサイズをそれほど小さくできないことが明らかになった。
【００１５】
以上に述べたように、従来の雑音除去回路に用いられている、ビデオラインへの読み出し回路構成においては、高S/N化が可能な列毎に増幅器を有する読み出し回路では、列数が増大すると増幅器の消費電力が大きくなるとともに、増幅器の占有面積も大きくなるという問題を有している。この問題を顧みて、本発明は高いS/Nで読み出しが可能な増幅出力読み出し方式を用いながら小さな消費電流、小さな面積の読み出し回路を実現することを目的としている。
【課題を解決するための手段】
【００１６】
上記課題を解決するために本発明の固体撮像装置は、アレイ状に配列された複数の画素を有し、画素増幅器を介して並列に画素信号の読み出し動作を行う固体撮像装置において、複数の前記画素増幅器の信号出力をそれぞれ保持する複数の保持容量と、その複数の保持容量に保持された信号を順次選択しながら読み出すための共通の反転増幅器とを有する読み出し回路を更に有し、前記読み出し回路には、前記保持容量の一端と前記信号出力との間を断続可能に構成する第１のスイッチング手段（SW21〜SW2n）と、前記保持容量の前記一端と前記反転増幅器の出力との間を断続可能に構成する第２のスイッチング手段（SW41〜SW4n）と、前記反転増幅器の入出力間を断続可能に構成する第３のスイッチング手段（SW3）と、が設けられ、前記複数の保持容量の他端は前記反転増幅器の入力に共通に接続されていることを特徴とする。
【００１７】
このような構成をとることにより、保持された信号出力は反転増幅器を介して読み出しラインに読み出されるので高いS/Nが実現できる。更に、反転増幅器の数は列数（並列に出力される信号出力の数）の1/n（ｎは共通の反転増幅器に接続される保持容量の数）であるため、反転増幅器に占有される面積を小さくできるとともに反転増幅器全体の消費電力を小さくすることができる。また、反転増幅器の数を1/nにすると読み出しライン上に接続される読み出し用選択スイッチ数も1/nと少なくなり、読み出しラインの寄生容量が小さくなるため、各反転増幅器のバイアス電流を小さくすることが可能となる。したがってこのような構成により、本発明の目的である高いS/Nで読み出しが可能であるとともに小さな消費電流、小さな面積の読み出し回路を実現することができる。
【００１８】
本発明において、前記信号出力毎に、前記保持容量、前記第１のスイッチング手段、前記第２のスイッチング手段、前記第３のスイッチング手段、及び、前記反転増幅器をそれぞれ有する第１の読み出し回路及び第２の読み出し回路が設けられるとともに、前記第１の読み出し回路及び前記第２の読み出し回路で前記画素の異なる時点の前記信号出力に対応する出力を並列に読み出し可能に構成されていることが好ましい。このようにすると、第１の読み出し回路と第２の読み出し回路の信号出力の差分を取ることで、画素のオフセット電圧に起因する雑音を除去することができるとともに、第１の読み出し回路と第２の読み出し回路から出力される読み出しライン上の出力電圧を大きくすることができるため、Ｓ／Ｎ比を大きく向上できる。
【００１９】
また本発明における反転増幅器の構成がソース接地型反転増幅部とソースフォロア型バッファの２段構成であるとともに、前記第３のスイッチング手段が前記ソース接地型反転増幅部の入出力間に設けられ、また、前記第２のスイッチング手段の前記反転増幅器の出力端子側の接続点が前記ソースフォロア型バッファの出力端子に接続されていることが望ましい。このような反転増幅器はソースフォロア型バッファにより少ないバイアス電流にて、高速な読み出しが実現できるため、消費電力の低減および占有面積低減に対して大きな効果を有している。
【発明の効果】
【００２０】
本発明により、列増幅器を有した高S/Nの読み出し回路を用いながら、小さな消費電流、小さな面積が実現可能である。
【発明を実施するための最良の形態】
【００２１】
［第１実施形態］
図１に本発明をクランプ回路方式の雑音除去回路に適用した構成を示して説明する。従来の増幅器を列毎に設けた読み出し回路ではすべての列に増幅器が設けられていたが、図３ではｎ本の列信号線に対して、直列に接続される２つの容量C1i（結合容量）、C2i（保持容量）（i＝１〜ｎ）と、容量CliとC2iとの接続点を基準電位Vrefに対して断続可能に構成するスイッチSW1i、容量C2iの一端に接続され、容量CliとC2iとを断続可能に構成するスイッチ（第１のスイッチング手段）SW2i（i＝１〜ｎ）からなるクランプ回路CL-1〜CL-ｎが列信号線ごとに設けられ、このｎ個のクランプ回路に対して、入出力間にスイッチ（第３のスイッチング手段）SW3を有する反転増幅器A1が一つ設けられ、複数の容量C2i（i＝１〜ｎ）の他端が反転増幅器A1の入力に共通に接続されるとともに、容量C2i（i＝１〜ｎ）の上記一端と反転増幅器A1の出力端子間にｎ個のスイッチ（第２のスイッチング手段）SW4i（i＝１〜ｎ）が並列に設けられた構成となっている。
【００２２】
ここで、図１のスイッチSW2i（i＝１〜ｎ）とスイッチSW3とは異なるタイミングで動作するため制御信号をそれぞれΦSHおよびΦSHRとしている。またスイッチSW4i（i＝１〜ｎ）は読み出しのタイミングに合わせて列ごとに異なるタイミングで駆動するため、それぞれの制御信号をΦROi（i＝１〜ｎ）としている。
【００２３】
このような構成における動作を図３のタイミングチャートに従って説明する。タイミングは大きく４つの期間に分けられ、期間T1では積分された画素信号の読み出しが、期間T2では画素のリセットが、期間T3ではリセット直後の画素信号読み出しが行われることで、期間T1〜T3にて雑音除去動作が実行される。その雑音除去された信号を期間T4にて読み出しを行う。期間T1〜T3においてはΦSHR＝'H'により、反転増幅器の入出力端子が短絡しているので、クランプ回路CL-1〜CL-ｎの容量C2iの共通に接続された反転増幅器入力側の端子側電圧は一定値であるため、各クランプ回路CL-1〜CL-ｎは図９のクランプ回路と同様な動作を行い、容量C2iの中点側端子電圧Vciは各列における期間T1の信号電圧V1iと期間T3の信号電圧V2iの差電圧が式（５）と同様な形で保持される。
【００２４】
期間T1〜T3の動作にて各クランプ回路CL-1〜CL-ｎの容量C2i（i＝１〜ｎ）に保持された電圧Vc1〜VcｎはスイッチSW4iを'H'として、反転増幅器の入出力間に接続することで反転増幅器出力より電圧Vciを読み出すことができる。そこで、期間T4にて水平選択スイッチ１０７をオンした状態で、ΦSHR='L',ΦRO1='H'として電圧Vc1を出力し、次にΦRO1='L',ΦRO2='H'として電圧Vc2を出力する、というような動作を繰り返すことで、電圧Vc1〜Vcｎを反転増幅器出力としてビデオライン１０８より読み出すことができる。この構成ではクランプ回路を用いた雑音除去回路において本発明の読み出し回路を適用した例を示したが、画素の固定パターン雑音を外部メモリ等で除去するような場合は、容量C1i（i＝１〜ｎ）およびスイッチSW1i（i＝１〜ｎ）を取り除いて、図３のタイミングチャートにおける期間T1のときの信号電圧V1を直接容量C2i（i＝１〜ｎ）にサンプリングして、その信号を読み出す構成としても良い。
【００２５】
図１に示すような、各列信号線ごとには反転増幅器を有せず、複数の列信号線にて一つの反転増幅器を共用する構成において、図３に示すような駆動方法を行うことで、画素の固定パターン雑音を除去した信号電圧を容量C2i（i＝１〜ｎ）に保持した後に、反転増幅器を介して容量C2iの信号電圧に対応した出力をビデオラインより順次読み出すことができる。
【００２６】
この図１に示す構成では反転増幅器がｎ列に１個でよいため、反転増幅器数を削減することで、反転増幅器全体での消費電流を減らすことができる。さらに、反転増幅器の数が1/nに減ることにともない、ビデオライン１０８と反転増幅器を接続する水平選択スイッチ１０７の総数も各列にそれぞれ増幅器を設ける場合と比較して1/nに減るので、反転増幅器の読み出し動作時における負荷容量となるビデオラインの寄生容量も大幅に小さくなるため、反転増幅器単体のバイアス電流を、非常に小さくすることが可能できる。このように反転増幅器の数を1/nにでき、なおかつ単体のバイアス電流も最大で1/nに削減できるため、反転増幅器全体での消費電流を従来の列毎に増幅器を設ける構成に対して最大で1/n2にまで小さくすることができる。また、反転増幅器数が少なくなるため反転増幅器全体での占有面積も小さくなるとともに、読み出し時に駆動する容量が小さくバイアス電流を小さくできるため、反転増幅器単体のトランジスタサイズも小さくでき、消費電流のみならずチップ面積も小さくできる。したがって本発明の目的である、高いS/Nで読み出しが可能な増幅出力読み出し方式を用いながら小さな消費電流、小さな面積の読み出し回路を実現することができる。
【００２７】
図２に本発明に用いる反転増幅器の一例を示す。図２において、反転増幅器は縦積みされたPMOSトランジスタM1,M2とNMOSトランジスタM3,M4により構成され、ゲートが反転増幅器の入力端子Vinでソース接地型増幅トランジスタとして動作するNMOSトランジスタM4と、ゲートにバイアス電圧Vb1が接続されソースが電源に接続された定電流源型の負荷として働くPMOSトランジスタM1とで構成されるCMOS型の反転増幅器に、オープンループゲインを大きくするために、ゲートがバイアス電圧Vb3に接続されたNMOSトランジスタM3をNMOSトランジスタM4のドレインに、ゲートがバイアス電圧Vb2に接続されたM2をPMOSトランジスタM1のドレインにそれぞれカスコード接続した構成となっている。このような、簡単な構成の反転増幅器でも、カスコード接続により高いオープンループゲインが得られるため、十分な特性の読み出し（雑音除去）回路を実現できる。
【００２８】
［第２実施形態］
第１実施形態では、画素信号線から結合容量C1i（i＝１〜ｎ）を介して各列のサンプリング容量（保持容量）C2i（i＝１〜ｎ）に画素のオフセット電圧を除去した信号電圧を保持して読み出す形であったが、第２実施形態として直接画素信号をサンプリングして読み出す構成を図４に示す。この構成では図１における容量C1i（i＝１〜ｎ）およびスイッチSW1i（i＝１〜ｎ）を取り除く代わりに、一つの信号線上に２つのサンプリング容量Cai,Cbi（i＝１〜ｎ）を設けて、積分された画素信号電圧とリセット直後の画素信号電圧を別々にサンプリングして、これらを２つのビデオライン１０８a、１０８bで読み出しながら差分をビデオラインで読み出すときに差分電圧を得る構成としたものである。なお、図４では、一例として、ｎ個の信号出力を一つの反転増幅器で処理する読み出し回路が複数（図示Vs1〜Vsnを処理するものと、図示Vs(n+1)〜Vs(2n)を処理するもの）設けられている様子を示してある。
【００２９】
図４では図１と同様に、ｎ個のサンプリング用スイッチSW2ai（i＝１〜ｎ）とCai（i＝１〜ｎ）からなるサンプリング回路に対し一つの反転増幅器A1aが設けられ、容量の一端は共通に反転増幅器入力に接続され、サンプリングスイッチSW2ai（i＝１〜ｎ）が接続する他端は、読み出し時に反転増幅器出力と接続される読み出し用スイッチSW4ai（i＝１〜ｎ）が設けられている。また、図１の実施形態と同様に反転増幅器の入出力間にはΦSHRで制御されるスイッチSW3aが設けられている。このように構成されたｎ個の容量と一つの反転増幅器の読み出し回路系を反転増幅器A1a、A1bに対応する２系統設けることで、各列２つの信号電圧をサンプリングすることが可能となる。
【００３０】
つぎに図５のタイミングチャートを用いて図４の回路の動作を説明する。これも第１実施形態と同様にタイミングは大きく４つの期間に分けられ、期間T1では積分された画素信号の読み出しが、期間T2では画素のリセットが、期間T3ではリセット直後の画素信号読み出しが行われる。第１実施形態ではその期間T1〜T3の動作で雑音除去されたが、ここでは期間T1の積分された画素信号の読み出し信号をサンプリング信号ΦSHaを"Hi"とすることで、スイッチSW2ai（i＝１〜ｎ）を導通状態として容量Cai（i＝１〜ｎ）に直接サンプリングを行い、また、期間T3にてサンプリング信号ΦSHbを"Hi"とすることで、スイッチSW2bi（i＝１〜ｎ）を導通状態として容量Cbi（i＝１〜ｎ）にサンプリングを行う。この２つの容量に保持された電圧を、期間T4にて２つのビデオライン１０８aと１０８ｂを介して並列に読み出す。そして、読み出された２つの信号より差分をとることで、画素のオフセット電圧に起因する雑音が除去される。期間T4ではΦSHR='L'とした状態で、水平選択スイッチ１０７aと１０７bを同時にオンするとともにΦRO1='H'とすることで、１列目の信号電圧Va1とVb1を同時に読み出し、次にΦRO1='L',ΦRO2='H'として２列目の信号電圧電圧Va2とVb2を同時に出力する、というような動作を繰り返しながら、読み出された２つの信号の差分電圧をとることで、全列数分の雑音除去された信号を得ることができる。
【００３１】
この図４に示す構成においても一つのビデオラインに対して、反転増幅器がｎ列に１個でよいため、反転増幅器数が削減され、反転増幅器全体での消費電流を減らすことができる。さらに、反転増幅器の数が1/nに減ることにともない、ビデオライン１０８aおよび１０８ｂと反転増幅器A1a,A1bを接続する水平選択スイッチ１０７a、１０７ｂの総数も全部の列に増幅器を有する場合と比較して1/nに減るので、反転増幅器の読み出し動作時における負荷容量となるビデオラインの寄生容量も大幅に小さくなるため、反転増幅器単体のバイアス電流を非常に小さくすることが可能できる。また、反転増幅器数が少なくなるため反転増幅器全体での占有面積も小さくなるとともに、読み出し時に駆動する容量が小さくバイアス電流を小さくできるため、反転増幅器単体のトランジスタサイズも小さくでき、消費電流のみならずチップ面積も小さくできる。したがって本発明の目的である、高いS/Nで読み出しが可能な増幅出力読み出し方式を用いながら小さな消費電流、小さな面積の読み出し回路を実現することができる。
【００３２】
なお、図４に示した構成では図１の構成に対して反転増幅器の数が２倍必要になるため消費電流の点では図１の構成のほうが有利であるが、図１の回路形式では式（５）に示されているように差分された電圧がC1/(C1+C2)に低減されるのに対して、この図４の回路形式では信号電圧は低減されずに直接サンプリングされ、ビデオラインにおける信号電圧が大きくとれるためS/Nの観点では図４の形式に優位性がある。
【００３３】
また、以上の実施形態では図８に示す画素増幅型のCMOSイメージセンサをもとに説明を行ってきたが、本発明はさまざまな画素増幅型のイメージセンサに応用が可能である。例えば、画素増幅器を４つのフォトダイオードに共通に一つ設けるような画素増幅器共有型のイメージセンサや、ＣＭＯＳ以外の増幅器を用いたイメージセンサにも適用可能である。また、列信号線上に列増幅器を設けて読み出す方式のセンサに用いても、その増幅器の後段に本雑音除去回路を設けて、列増幅器のリセット時と読み出し時の２つの信号成分の差分をとることで列増幅器のオフセット電圧等の雑音除去が可能である。また画素単位や列単位で増幅器を設ける構成ではなくても、ブロック単位で並列に増幅器を設けて読み出す構成の固体撮像装置における雑音除去回路に用いる読み出し回路としても有効である。
【００３４】
［第３実施形態］
これまでの実施例における具体的な反転増幅器の回路構成として、図２に示した１段構成の反転増幅器を用いることも可能であるが、高速の読み出しにおいて消費電流をより少なくすることができる反転増幅器の構成を第３実施形態として図６に示す。図６は図１に示した実施例において、第３実施形態における反転増幅器を適用した回路図である。図６において反転増幅器以外の構成は図１で示したものと全く同一であり、反転増幅器の構成のみを具体化したものである。
【００３５】
図６における反転増幅器は、図２で示した反転増幅器と同一の回路構成を有する縦積みされたPMOSトランジスタM1,M2とNMOSトランジスタM3,M4によるカスコード構成のソース接地型反転増幅器の出力に、NMOSトランジスタM5,M6によるソースフォロア構成のバッファが接続された２段構成となっている。このソースフォロア型バッファは、ドレインが電源に接続されゲートを入力端子とするNMOSトランジスタM5と、そのソースに接続された、ゲートにバイアス電圧Vb4が与えられ定電流源負荷として動作するNMOSトランジスタM6により構成されている。このソースフォロア回路の特長は電圧ゲインはおよそ１程度であるが、出力インピーダンスが低く小さなバイアス電流でも容量負荷に対する駆動能力が高いことである。
【００３６】
図２に示した１段構成のソース接地型反転増幅器を用いて、ビデオライン容量を直接駆動する場合、読み出しを早く行うために帯域を広くするには大きなバイアス電流が必要であり、これは読み出し時のみならず雑音除去動作時（図３の期間T1〜T3）にも必要となる。これに対して、図６のカスコード構成のソース接地型反転増幅器と、ソースフォロア構成の出力バッファによる２段構成を用いる場合では、初段の反転増幅器の負荷はソースフォロアのゲート容量のみなので小さなバイアス電流でも高速な読み出しが可能である。また後段のソースフォロア回路は、小さなバイアス電流でも高速の読み出しが可能であるとともに、このバイアス電流は雑音除去動作時には不要で、ビデオラインへの信号読み出し時のみに流せばよいため、全体としては小さな電流で高速な読み出しを行うことが可能となる。
【００３７】
図１の反転増幅器の入出力間スイッチSW3は、図６の２段構成の反転増幅器においては、初段のカスコード構成ソース接地型反転増幅回路の入出力間にNMOSトランジスタM7として示されている。このスイッチの一端をソース接地型反転増幅器の出力端子でなく、ソースフォロア回路の出力端子に接続しても動作的には問題ない。しかし、このように初段のソース接地型反転増幅回路の入出力間にスイッチＭ７を設けることにより、雑音除去動作時にソースフォロア回路にバイアス電流を流さなくても良いという利点がある。
【００３８】
図６の構成においてスイッチ用NMOSトランジスタM7を、初段の入力端子と後段のソースフォロア出力端子間に設けた場合は、雑音除去動作時にソースフォロア回路にバイアス電流を流さないとM7がオンした状態で正確な反転増幅器の閾値電圧が出力されないが、M7を初段のソース接地型反転増幅回路の入出力間に設ける場合は、ソースフォロア回路にバイアス電流を流さなくても正確な反転増幅器の閾値電圧が出力される。なおこれらの動作における閾値電圧値は、初段のソース接地反転増幅回路のオープンループゲインが大きければ、ソースフォロア回路を接続した場合でも、ソース接地型反転増幅回路単体でも、ほとんど同じ電圧値となるためスイッチ用トランジスタM7はどちらに設けても雑音除去動作には影響がない。したがって、図６に示す初段のソース接地型反転増幅器の入出力間にスイッチを設けた構成のほうが、消費電流を削減するうえで有利であるといえる。したがって第３実施形態に示した反転増幅器の構成を用いることにより、本発明の目的のひとつである、小さな消費電流の実現をより一層推し進めることができる。
【００３９】
以上のように、上記の各実施形態では、列毎にサンプリング容量（保持容量）およびサンプリングスイッチ（第１のスイッチング手段）と読み出し用スイッチ（第２のスイッチング手段）を設けるとともに、ｎ列に一つの反転増幅器を設け、サンプリング容量の他端をｎ列単位で共通に反転増幅器入力に接続する。このような構成で、信号サンプリング時はサンプリングスイッチを並列にオンして各容量に信号を保持し、読み出し時は読み出し用スイッチを順次接続することで、シリアル化された読み出し信号を得る。これにより反転増幅器の数を1/nに減らせるとともに、ビデオライン（読み出しライン）の寄生容量も小さくなるので、低消費電力化と小面積化が可能となる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態の読み出し回路を示す概略構成図である。
【図２】図１の反転増幅器の構成例である。
【図３】第１実施形態の動作を説明するためのタイミング図である。
【図４】本発明の第２実施形態の読み出し回路を示す概略構成図である。
【図５】本発明の第２実施形態の動作を説明するためのタイミング図である。
【図６】図１の反転増幅器を具体的に示した第３実施形態の雑音除去回路である。
【図７】本発明における固体撮像装置の構成を示した回路図である。
【図８】図７の固体撮像装置の画素の一例を示した回路図である。
【図９】従来の読み出し（雑音除去）回路の一例を示す回路図である。
【図１０】図９の動作を説明するためのタイミング図である。
【図１１】従来の雑音除去回路の他の例を示す回路図である。
【符号の説明】
【００４１】
C１  第１容量
C２  第２容量
SW1およびSW1i  クランプ用スイッチ
SW2およびSW2i  サンプリング用スイッチ（第１のスイッチング手段）
SW3  リセット用スイッチ（第３のスイッチング手段）
SW4およびSW4i  読み出し用スイッチ（第２のスイッチング手段）
A1  反転増幅器
Vs  入力信号端子および入力信号電圧
Vo  出力信号端子および出力信号電圧
Vb1,Vb2,Vb3,Vb4  定電圧源およびその電圧値
M1,M6  負荷用トランジスタ
M2,M3  カスコード型トランジスタ
M4  ソース接地トランジスタ
M5  ソースフォロアトランジスタ
M7  リセット用トランジスタ
【図１】
2006033816.tif 000003
【図２】
2006033816.tif 000004
【図３】
2006033816.tif 000005
【図４】
2006033816.tif 000006
【図５】
2006033816.tif 000007
【図６】
2006033816.tif 000008
【図７】
2006033816.tif 000009
【図８】
2006033816.tif 000010
【図９】
2006033816.tif 000011
【図１０】
2006033816.tif 000012
【図１１】
2006033816.tif 000013