(57)【要約】【課題】  信号純度を低下させることなく、誤差信号の極性を反転させる際のロック外れを起こさないようにする。【解決手段】  ＶＣＯ１１の自走発振周波数をローカル信号Ｂの周波数より高い第１の周波数領域内にするために必要な第１のオフセット電圧Ｖ１と、ローカル信号Ｂの周波数より低い第２の周波数領域内にするために必要な第２のオフセット電圧Ｖ２のうち、周波数領域を切り替える際に、その切り替える方の周波数領域に対応したオフセット電圧を選択してＶＣＯ１１に一時的に印加する。【選択図】        図１
2006033042.tif 000002
【特許請求の範囲】
【請求項１】
正から負の範囲の入力信号電圧に応じた周波数の信号（Ａ）を発振出力する電圧制御発振器（１１）と、
前記電圧制御発振器の出力信号と所定のローカル信号（Ｂ）と混合するミキサ（１２ａ）と、該ミキサの出力から差の周波数成分を抽出するフィルタ（１２ｂ）とを含み、前記電圧制御発振器の出力信号をより低い周波数の変換信号（Ｄ′）に変換して出力する周波数変換器（１２）と、
所定の基準信号と前記変換信号との位相を比較し、前記基準信号と前記変換信号との位相差に応じて電圧が変化する単一極性の第１の誤差信号（Ｅａ）を出力する位相比較器（１５）と、
前記第１の誤差信号の極性を反転した第２の誤差信号（Ｅｂ）を発生する第２誤差信号発生器（１６）と、
前記第１の誤差信号と第２の誤差信号のいずれか一方を前記電圧制御発振器に入力させる誤差信号選択器（１７）と、
前記電圧制御発振器の出力信号の周波数を前記ローカル信号より高い第１の周波数領域（Ｗａ）内の所望周波数にロックさせるときには前記第１の誤差信号を前記電圧制御発振器に入力させ、前記ローカル信号より低い第２の周波数領域（Ｗｂ）内の所望周波数にロックさせるときには前記第２の誤差信号を前記電圧制御発振器に入力させる制御部（２５）とを備えたＰＬＬシンセサイザにおいて、
前記電圧制御発振器の自走発振周波数を、前記第１の周波数領域内にするために必要な第１のオフセット電圧（Ｖ１）と、前記第２の周波数領域内にするために必要な第２のオフセット電圧（Ｖ２）とを発生するオフセット電圧発生器（２１）と、
前記第１のオフセット電圧と第２のオフセット電圧のいずれかを前記電圧制御発振器に印加するためのオフセット電圧印加手段（２２）とを設け、
前記制御部は、前記電圧制御発振器の出力信号の周波数を前記誤差信号の切り替えにより前記第１の周波数領域と第２の周波数領域の一方から他方へ切り替える際に、前記第１のオフセット電圧と第２のオフセット電圧のうち、切り替える方の周波数領域に対応したオフセット電圧が前記電圧制御発振器に一時的に印加されるように制御することを特徴とするＰＬＬシンセサイザ。
【請求項２】
前記所望周波数に対して、誤差信号の極性および印加するオフセット電圧を特定する情報とが対応付けされて記憶されているメモリテーブル（２６）を備え、
前記制御部は、前記メモリテーブルに基づいて、前記誤差信号選択器およびオフセット電圧印加手段を制御することを特徴とする請求項１記載のＰＬＬシンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器の出力信号をローカル信号によって低い周波数帯に変換し、その変換された信号と基準信号とを位相同期させて電圧制御発振器の出力信号の周波数をロックさせるＰＬＬ（フェーズ・ロック・ループ）シンセサイザにおけるロック外れを防止するための技術に関する。
【背景技術】
【０００２】
ＰＬＬシンセサイザは、電圧制御発振器の出力信号を、安定な基準信号に位相同期させる構成を有しているが、特に高周波の信号を出力するものでは、電圧制御発振器の出力信号を低い周波数に変換し、その変換された信号と安定な基準信号との位相比較を行い、その誤差信号を電圧制御発振器に与えてその出力信号の周波数が所望周波数にロックするように制御している。
【０００３】
電圧制御発振器から出力される高周波信号を低い周波数に変換する方法として、分周器を用いる方法の他に、ミキサを用いる方法がある。
【０００４】
ミキサによる周波数変換を用いたＰＬＬシンセサイザでは、一般的に、電圧制御発振器の出力信号とローカル信号の周波数の高低関係が反転すると、ループの制御方向が位相を同期させる方向と逆になってしまい、電圧制御発振器の出力信号の周波数をロックさせることができないので、通常は、電圧制御発振器の出力信号とローカル信号の周波数の高低関係が反転しない範囲で使用される。
【０００５】
ただし、電圧制御発振器に与える誤差信号の極性を反転させることで、ローカル周波数より高い周波数領域と低い周波数領域のいずれにもロックできる構成のものもある。
【０００６】
図５は、上記した誤差信号の極性を反転させる機能を有するＰＬＬシンセサイザ１０の構成を示している。
【０００７】
このＰＬＬシンセサイザ１０では、電圧制御発振器（以下ＶＣＯと記す）１１から発振出力される信号Ａを、周波数変換器１２のミキサ１２ａに入力する。ここで、ＶＣＯ１１は、正の所定電圧（例えば＋１５Ｖ）から負の所定電圧（例えば−１５Ｖ）の範囲内で入力される誤差信号Ｅの電圧が高くなる程、高い周波数の信号Ａを発振出力するものとする。このＶＣＯ１１の自走発振の周波数範囲は、例えば８００ＭＨｚ±１００Ｍとする。
【０００８】
２重平衡型のミキサ１２ａには、ローカル信号発生器１３から出力されたローカル信号Ｂが入力される。このローカル信号Ｂは、ＶＣＯ１１の自走発振の周波数範囲のほぼ中間の固定周波数Ｆｂ（例えば８００ＭＨｚ）を有している。
【０００９】
したがって、ミキサ１２ａの出力には、信号Ａの周波数Ｆａとローカル信号Ｂの周波数（以下、ローカル周波数という）Ｆｂとの和と差の成分が含まれ、そのうちの差の周波数（以下、差信号周波数という）Ｆｄ＝｜Ｆａ−Ｆｂ｜の差信号Ｄの成分（例えば４０〜５０ＭＨｚの成分）がフィルタ１２ｂによって抽出される。フィルタ１２ｂは、ＢＰＦ型とＬＰＦ型のいずれでもよいが、必要な帯域の差信号Ｄのみを抽出するＢＰＦのほうが、信号純度が高くなる。
【００１０】
この差信号Ｄの成分は、分周比Ｍ（例えばＭ＝１０）の分周器１２ｃ(省略される場合もある)によってさらに低い位相比較用の周波数帯（例えば４〜５ＭＨｚ）に変換され、その変換信号Ｄ′が、基準信号発生器１４からの基準信号Ｒとともに位相比較器１５に入力される。
【００１１】
基準信号発生器１４は、プログラマブル分周器やＤＤＳ（ダイレクトデジタルシンセサイザ）等によって構成され、後述する制御部１８から指定された基準周波数Ｆｒの基準信号Ｒを、例えば４〜５ＭＨｚの範囲で出力する。
【００１２】
位相比較器１５は、基準信号Ｒに対する変換信号Ｄ′の位相差に比例して電圧が変化する第１の誤差信号Ｅａを出力する。この位相比較器としては、位相だけでなく周波数の高低も検出可能なＰＦＤ型のものが用いられる。
【００１３】
また、位相比較器１５はＰＬＬループの応答特性を決定するループフィルタを含むものとし、例えば基準信号Ｒに対して変換信号Ｄ′の位相が遅れる程、また、基準周波数Ｆｒに対して変換信号Ｄ′の周波数が低い程、電圧が高くなり、逆に、基準信号Ｒに対して変換信号Ｄ′の位相が進む程、また、基準周波数Ｆｒに対して変換信号Ｄ′の周波数が高くなる程、電圧が低くなる第１の誤差信号Ｅａを出力するものとする。この第１の誤差信号Ｅａは、正負いずれか一方の極性（ここでは正とする）の範囲内で出力されるものとする。
【００１４】
位相比較器１５から出力される第１の誤差信号Ｅａは、反転増幅器等で構成された第２誤差信号発生器１６に入力され、第２誤差信号発生器１６からは第１の誤差信号Ｅａと絶対値が等しく極性が反転された第２の誤差信号Ｅｂが出力される。
【００１５】
誤差信号選択器１７は、第１の誤差信号Ｅａと第２の誤差信号Ｅｂのうち、制御部１８によって指定された誤差信号を選択してＶＣＯ１１に与える。
【００１６】
制御部１８は、例えば外部から指定される所望出力周波数Ｆｏに応じて基準周波数Ｆｒを指定するとともに、ＶＣＯ１１に入力する誤差信号の極性の切り替えを行う。
【００１７】
即ち、基準信号発生器１４に対して、所望出力周波数Ｆｏとローカル周波数Ｆｂとの差｜Ｆｏ−Ｆｂ｜の１／Ｍに等しい周波数を基準周波数Ｆｒとして基準信号発生器１４に指定し、基準周波数Ｆｒの基準信号Ｒを出力させる。
【００１８】
また、所望出力周波数Ｆｏとローカル周波数Ｆｂとの高低関係に応じて誤差信号を選択して、ＶＣＯ１１に入力させる。
【００１９】
例えば、図６の（ａ）のように、所望出力周波数Ｆｏがローカル周波数Ｆｂより高い第１の周波数領域Ｗａ（前記数値例でいえばローカル周波数８００ＭＨｚに対し、８４０〜８５０ＭＨｚの範囲）にある場合、第１の誤差信号ＥａをＶＣＯ１１に入力させる。なお、図６において、直線Ｖは、ＶＣＯ１１の入力信号電圧に対する発振周波数の変化特性を表す。
【００２０】
この状態で、例えばＶＣＯ１１の出力信号Ａの周波数Ｆａが、所望出力周波数ＦｏよりΔＦだけ高いと、変換信号Ｄ′の周波数は基準周波数ＦｒよりΔＦ／Ｍだけ高くなる。このため、位相比較器１５から出力される第１の誤差信号Ｅａの電圧が減少し、ＶＣＯ１１の出力信号Ａの周波数Ｆａは下がる。以下、ループ制御によりこの制御が継続し、変換信号Ｄ′と基準信号Ｒの位相が一致する状態、即ち、出力信号Ａの周波数Ｆａが所望出力周波数Ｆｏに引き込まれてロック状態となる。
【００２１】
逆にＶＣＯ１１の出力信号Ａの周波数Ｆａが、所望出力周波数ＦｏよりΔＦ′だけ低いと、変換信号Ｄ′の周波数は基準周波数ＦｒよりΔＦ′／Ｍだけ低くなり、第１の誤差信号Ｅａの電圧が上昇して、出力信号Ａの周波数Ｆａは高くなる。以下、ループ制御によりこの制御が継続し、変換信号Ｄ′と基準信号Ｒの位相が一致する状態、即ち、出力信号Ａの周波数Ｆａが所望出力周波数Ｆｏに引き込まれてロック状態となる。
【００２２】
また、図６の（ｂ）のように、所望出力周波数Ｆｏがローカル周波数Ｆｂより低い第２の周波数領域Ｗｂ（前記数値例でいえばローカル周波数８００ＭＨｚに対し、７５０〜７６０ＭＨｚの範囲）にある場合、制御部１８は第２の誤差信号ＥｂをＶＣＯ１１に入力させる。
【００２３】
この場合、例えばＶＣＯ１１の出力信号Ａの周波数Ｆａが、所望出力周波数ＦｏよりΔＦだけ高いと、変換信号Ｄ′の周波数は基準周波数ＦｒよりΔＦ／Ｍだけ低くなる。このため、位相比較器１５から出力される第１の誤差信号Ｅａの電圧は上昇するが、ＶＣＯ１１に入力されている第２の誤差信号Ｅｂの電圧は負の範囲で低下して、出力信号Ａの周波数Ｆａは低くなる。以下、ループ制御によりこの制御が継続し、変換信号Ｄ′と基準信号Ｒの位相が一致する状態、即ち、出力信号Ａの周波数Ｆａが所望出力周波数Ｆｏに引き込まれてロック状態となる。
【００２４】
逆に、ＶＣＯ１１の出力信号Ａの周波数Ｆａが所望出力周波数ＦｏよりΔＦだけ低いと、変換信号Ｄ′の周波数は基準周波数ＦｒよりΔＦ／Ｍだけ高くなり、第１の誤差信号Ｅａの電圧が下がるが、第２の誤差信号Ｅｂの電圧は負の範囲で反対に上がって、出力信号Ａの周波数Ｆａは高くなる。以下、ループ制御によりこの制御が継続し、変換信号Ｄ′と基準信号Ｒの位相が一致する状態、即ち、出力信号Ａの周波数Ｆａが所望出力周波数Ｆｏに引き込まれてロック状態となる。
【００２５】
上記構成のＰＬＬシンセサイザ１０は、ローカル周波数Ｆｂより高い周波数領域Ｗａと低い周波数領域Ｗｂのいずれにも同一の応答特性でロックさせることができ、広い周波数範囲で信号特性を均一化できるという利点がある。
【００２６】
また、極性反転を使わず同一極性だけで７５０〜８５０ＭＨｚの出力範囲を得るためには１００ＭＨｚの帯域が必要なのに対し、上記のように極性反転を使うことで、半分の５０ＭＨｚの帯域で済むため、フィルタ設計が楽になる。
【００２７】
なお、このように誤差信号の極性を反転する構成のＰＬＬシンセサイザは、例えば次の特許文献１に開示されている。
【００２８】
【特許文献１】特許第２６３７４１８号公報の第１図
【発明の開示】
【発明が解決しようとする課題】
【００２９】
しかしながら、上記構成のＰＬＬシンセサイザでは、誤差信号の極性を切り替える際に、ＶＣＯ１１の出力信号Ａの周波数ＦａがＰＬＬの引込可能なレンジ（キャプチャレンジ）から逸脱し、ロック外れが発生する場合がある。
【００３０】
例えば、ＶＣＯ１１の出力信号Ａの周波数Ｆａが、ローカル周波数Ｆｂと周波数変換器１２のフィルタ１２ｂの高域側カットオフ周波数との和より高くなったり、ローカル周波数Ｆｂとフィルタの低域側カットオフ周波数との差より低くなると、周波数変換器１２から変換信号Ｄ′が出力されず、位相比較器１５から正しい第１の誤差信号Ｅａが出力されず、ループ制御が効かなくなる。
【００３１】
これを解決するために、周波数変換器１２の帯域、即ち、フィルタ１２ｂの帯域を広くして、引込可能なレンジを拡大することも考えられるが、このように帯域を広くすると、ＶＣＯ１１の出力信号Ａの信号純度が低下してしまう。
【００３２】
本発明は、この問題を解決し、信号純度を低下させることなく、誤差信号の極性を反転させる際のロック外れを起こさないようにしたＰＬＬシンセサイザを提供することを目的としている。
【課題を解決するための手段】
【００３３】
前記目的を達成するために、本発明のＰＬＬシンセサイザは、
正から負の範囲の入力信号電圧に応じた周波数の信号（Ａ）を発振出力する電圧制御発振器（１１）と、
前記電圧制御発振器の出力信号と所定のローカル信号（Ｂ）と混合するミキサ（１２ａ）と、該ミキサの出力から差の周波数成分を抽出するフィルタ（１２ｂ）とを含み、前記電圧制御発振器の出力信号をより低い周波数の変換信号（Ｄ′）に変換して出力する周波数変換器（１２）と、
所定の基準信号と前記変換信号との位相を比較し、前記基準信号と前記変換信号との位相差に応じて電圧が変化する単一極性の第１の誤差信号（Ｅａ）を出力する位相比較器（１５）と、
前記第１の誤差信号の極性を反転した第２の誤差信号（Ｅｂ）を発生する第２誤差信号発生器（１６）と、
前記第１の誤差信号と第２の誤差信号のいずれか一方を前記電圧制御発振器に入力させる誤差信号選択器（１７）と、
前記電圧制御発振器の出力信号の周波数を前記ローカル信号より高い第１の周波数領域（Ｗａ）内の所望周波数にロックさせるときには前記第１の誤差信号を前記電圧制御発振器に入力させ、前記ローカル信号より低い第２の周波数領域（Ｗｂ）内の所望周波数にロックさせるときには前記第２の誤差信号を前記電圧制御発振器に入力させる制御部（２５）とを備えたＰＬＬシンセサイザにおいて、
前記電圧制御発振器の自走発振周波数を、前記第１の周波数領域内にするために必要な第１のオフセット電圧（Ｖ１）と、前記第２の周波数領域内にするために必要な第２のオフセット電圧（Ｖ２）とを発生するオフセット電圧発生器（２１）と、
前記第１のオフセット電圧と第２のオフセット電圧のいずれかを前記電圧制御発振器に印加するためのオフセット電圧印加手段（２２）とを設け、
前記制御部は、前記電圧制御発振器の出力信号の周波数を前記誤差信号の切り替えにより前記第１の周波数領域と第２の周波数領域の一方から他方へ切り替える際に、前記第１のオフセット電圧と第２のオフセット電圧のうち、切り替える方の周波数領域に対応したオフセット電圧が前記電圧制御発振器に一時的に印加されるように制御している。
【００３４】
また、本発明の請求項２のＰＬＬシンセサイザは、請求項１のＰＬＬシンセサイザにおいて、
前記所望周波数に対して、誤差信号の極性および印加するオフセット電圧を特定する情報とが対応付けされて記憶されているメモリテーブル（２６）を備え、
前記制御部は、前記メモリテーブルに基づいて、前記誤差信号選択器およびオフセット電圧印加手段を制御することを特徴としている。
【発明の効果】
【００３５】
このように、本発明のＰＬＬシンセサイザでは、誤差信号の極性を反転させて出力周波数領域を切り替える際に、その切り替える方の周波数帯域に対応したオフセット電圧を電圧制御発振器に一時的に印加して、その発振周波数を強制的に所望の周波数帯域に設定している。
【００３６】
つまり、極性が反転した誤差信号が与えられるとき、電圧制御発振器の発振周波数はオフセット電圧を受けてその極性に対応した周波数領域に必ず存在しており、この状態からループ制御で所望出力周波数に引き込まれることになるので、ロック外れは発生しない。
【００３７】
また、電圧制御発振器に対するオフセット電圧の印加は一時的であり、定常時には、このオフセット電圧が印加されていないので、オフセット電圧に存在する雑音の影響を受けず、信号純度が悪化することがない。
【発明を実施するための最良の形態】
【００３８】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したＰＬＬシンセサイザ２０の構成を示している。
【００３９】
図１に示しているように、このＰＬＬシンセサイザ２０は、前記した従来のＰＬＬシンセサイザ１０の構成とほぼ同一である。
【００４０】
即ち、ＶＣＯ１１は、正負の所定電圧（例えば±１５Ｖ）の範囲内で入力される信号（後述の誤差信号およびオフセット電圧）電圧に応じた（ほぼ比例した）周波数Ｆｏの信号Ａを発振出力する。ＶＣＯ１１の自走発振周波数の範囲は、例えば８００±１００ＭＨｚとする。
【００４１】
このＶＣＯ１１の回路構成は任意であり、共振素子に用いられた可変容量コンデンサに印加される電圧を可変して発振周波数を変える構成や、ＹＩＧ等の磁気共鳴素子に磁界を与える駆動コイルに、入力信号の電圧に比例した電流を供給する構成のいずれでもよい。
【００４２】
また、周波数変換器１２は、ＶＣＯ１１の出力信号Ａと、ローカル信号発生器１３からのローカル信号Ｂとをミキサ１２ａで混合し、その差の周波数成分をフィルタ１２ｂによって抽出し、抽出された差信号Ｄを分周比Ｍの分周器１２ｃによってさらに低い周波数の信号Ｄ′に変換して出力する。
【００４３】
フィルタ１２ｂの帯域は、このＰＬＬシンセサイザ２０の引込レンジを決定するものであり、例えば４０〜５０ＭＨｚの通過帯域を有しているものとする。
【００４４】
なお、周波数変換器１２の構成としては、上記ミキサ１２ａとフィルタ１２ｂを含むもので、ＶＣＯ１１の出力信号Ａの周波数をより低い周波数に変化できるものであればよい。例えば、分周器１２ｃを含まず、差信号Ｄを変換信号として出力する最も簡易な構成や、ミキサとフィルタによる周波数変換処理を複数段行う構成等であってもよい。
【００４５】
ローカル信号発生器１３は、前記したように、ＶＣＯ１１の自走発振周波数の範囲のほぼ中間の固定周波数（例えば８００ＭＨｚ）Ｆｂのローカル信号Ｂを出力する。
【００４６】
基準信号発生器１４は、安定な固定周波数の信号をプログラマブル分周器で分周する構成や、指定した周波数の信号を直接発生するＤＤＳ（ダイレクトデジタルシンセサイザ）等で構成され、後述する制御部２５によって指定された基準周波数Ｆｒの基準信号Ｒを出力する。
【００４７】
位相比較器１５は、前記したようにＰＦＤ型のものであり、周波数変換器１２から出力される変換信号Ｄ′と基準信号Ｒとの周波数と位相の比較を行い、周波数の高低と位相差に応じて電圧が変化する単一極性の第１の誤差信号Ｅａを出力する。
【００４８】
より具体的にいえば、周波数基準信号Ｒに対して変換信号Ｄ′の位相が進むとき電圧が正の範囲内で低くなる方向に変化し、基準信号Ｒに対して変換信号Ｄ′の位相が遅れるとき電圧が正の範囲内で高くなる方向に変化する第１の誤差信号Ｅａを出力する。なお、この第１の誤差信号Ｅａの極性は負でもよく、またその変化方向は上記の場合と逆であってもよい。
【００４９】
第２誤差信号発生器１６は、位相比較器１５から出力される第１の誤差信号Ｅａの極性を反転した第２の誤差信号Ｅｂを発生し、誤差信号選択器１７は、第１の誤差信号Ｅａと第２の誤差信号Ｅｂのうちの一方をＶＣＯ１１に選択的に入力させる。
【００５０】
ここで、第２誤差信号発生器１６が、ループの応答特性を決定するアクティブ型のループフィルタの増幅素子を兼ねていてもよい。
【００５１】
この実施形態のＰＬＬシンセサイザ２０には、従来装置で示した上記構成の他に、オフセット電圧発生器２１とオフセット電圧印加手段２２とが設けられている。
【００５２】
オフセット電圧発生器２１は、ＶＣＯ１１の自走発振時の出力信号Ａの周波数を、ローカル周波数Ｆｂより高い第１の周波数領域Ｗａ内の所定周波数Ｆ１（例えば領域Ｗａの中心の８４５ＭＨｚ）に設定するために必要な第１のオフセット電圧Ｖ１と、ローカル周波数Ｆｂより低い第２の周波数領域Ｗｂ内の所定周波数Ｆ２（例えば領域Ｗｂの中心の７５５ＭＨｚ）に設定するために必要な第２のオフセット電圧Ｖ２とを発生する。
【００５３】
なお、第１の周波数領域Ｗａと第２の周波数領域Ｗｂは、このＰＬＬシンセサイザ２０の引込レンジであり、前記したように、ローカル周波数を８００ＭＨｚ、周波数変換器１２の帯域を４０〜５０ＭＨｚとすれば、第１の周波数領域Ｗａは、８４０〜８５０ＭＨｚの範囲であり、第２の周波数領域Ｗｂは、７５０〜７６０ＭＨｚの範囲となる。
【００５４】
オフセット電圧発生器２１は、図１に示しているように、電圧Ｖ１、Ｖ２の固定電圧源２１ａ、２１ｂから並列的に出力させる構成の他に、可変電圧源から一系統で出力される電圧を、Ｖ１とＶ２のいずれかに可変する構成であってもよい。
【００５５】
オフセット電圧印加手段２２は、第１のオフセット電圧Ｖ１または第２のオフセット電圧Ｖ２のいずれかをＶＣＯ１１の制御信号ラインに選択的に印加するためのものであり、例えば図１に示しているように、１回路３接点型のスイッチ回路で構成される。このスイッチ回路の２つの端子には、それぞれ第１のオフセット電圧Ｖ１、第２のオフセット電圧Ｖ２が入力され、残りの端子はオープン状態となっており、誤差信号選択器１７によって選択された誤差信号、第１のオフセット電圧Ｖ１または第２のオフセット電圧Ｖ２のいずれかが、ＶＣＯ１１に印加されることになる。
【００５６】
なお、図１では、誤差信号をＶＣＯ１１に与えるための制御信号ラインとオフセット電圧印加手段２２がオフセット電圧の出力ラインとが単純に接続されているが、厳密にいえば、第１の誤差信号Ｅａおよび第２の誤差信号Ｅｂは、図示しない抵抗（フィルタの一部を形成している場合もある）を介してＶＣＯ１１への制御信号ラインへ出力され、オフセット電圧発生器２１の出力インピーダンスは上記抵抗に対して無視できる程度に小さいので、誤差信号の電圧とこの制御信号ラインに印加されるオフセット電圧との間に電位差があっても、そのラインの電圧はオフセット電圧に設定されることになる。
【００５７】
また、この制御信号ラインとアースの間に挿入されているコンデンサ２３は、制御ラインに印加されたオフセット電圧を保持し、オフセット電圧の印加が停止した直後に誤差信号がＶＣＯ１１に不連続に印加されないようにするためのものであり、ループの応答特性に影響を与えない範囲の容量値に設定されている。このコンデンサ２３は、前記した図示しない抵抗との組合せでフィルタ（ＬＰＦ）を形成するものを兼用したり、ＶＣＯ１１内の入力フィルタ（ＬＰＦ）を構成しているコンデンサを兼用することができ、専用に設けなくてもよい。
【００５８】
制御部２５は、前記した従来装置の制御部１８と同様に、所望出力周波数Ｆｏに対応した基準周波数Ｆｒを基準信号発生器１４に指定するとともに、誤差信号選択器１７を制御して、所望出力周波数Ｆｏが第１の周波数領域Ｗａ内のときには、第１の誤差信号ＥａをＶＣＯ１１に入力させ、所望出力周波数Ｆｏが第２の周波数領域Ｗｂ内のときには、第２の誤差信号ＥｂをＶＣＯ１１に入力させる。
【００５９】
なお、ロック状態における周波数関係は、
Ｆｏ＝Ｆａ＝Ｆｂ＋Ｍ・Ｆｒ    （Ｆｏが領域Ｗａ内の場合）
Ｆｏ＝Ｆａ＝Ｆｂ−Ｍ・Ｆｒ    （Ｆｏが領域Ｗｂ内の場合）
となる。
【００６０】
したがって、基準信号発生器１４に指定する基準周波数Ｆｒは、
Ｆｒ＝｜Ｆｏ−Ｆｂ｜／Ｍ
となる。
【００６１】
また、この制御部２５は、誤差信号の極性反転により、ＶＣＯ１１の出力信号Ａの周波数Ｆａを、第１の周波数領域Ｗａと第２の周波数領域Ｗｂの一方から他方へ切り替える際に、第１のオフセット電圧Ｖ１と第２のオフセット電圧Ｖ２のうち、切り替える方の周波数領域に対応したオフセット電圧がＶＣＯ１１に一時的に印加されるようにオフセット電圧印加手段２２を制御して、ロック外れを防いでいる。
【００６２】
この制御部２５は、メモリテーブル２６に記憶されている情報に基づいて、上記制御を行う。メモリテーブル２６には、図２に一例を示すように、第１の周波数領域Ｗａ内で指定される可能性のある所定数（ここでは１００個とする）の所望出力周波数Ｆｏ（１）〜Ｆｏ（１００）と、これらの各周波数Ｆｏ（１）〜Ｆｏ（１００）に対応する１００個の基準周波数Ｆｒ１〜Ｆｒ１００と、その周波数領域を識別するための情報Ｗａ（即ち、誤差信号の極性とオフセット電圧を特定する情報）が記憶されている。
【００６３】
また、第２の周波数領域Ｗｂ内で指定される可能性のある所望出力周波数は、ローカル周波数Ｆｂを挟んでＦｏ（１）〜Ｆｏ（１００）と対称な位置にある周波数Ｆｏ（−１）〜Ｆｏ（−１００）とし、第１の周波数領域Ｗａで用いている１００個の基準周波数Ｆｒ１〜Ｆｒ１００を共用している。
【００６４】
なお、ここでは、誤差信号の極性とオフセット電圧を特定する情報として、領域を識別する情報を用いているが、所望周波数に対して誤差信号の極性およびオフセット電圧そのものを記憶させてもよい。
【００６５】
図３は、制御部２５の周波数切替処理の手順を示すフローチャートである。
以下、このフローチャートに基づいて実施形態のＰＬＬシンセサイザ２０の動作を説明する。
【００６６】
制御部２５は、所望出力周波数Ｆｏが新規に指定されると、メモリテーブル２６を参照し、その指定された所望出力周波数Ｆｏに対応する基準周波数Ｆｒを基準信号発生器１４に指定して、その周波数の基準信号Ｒを出力させる（Ｓ１、Ｓ２）。
【００６７】
次に、周波数領域の切り替えが必要か否かを判定し、必要であればオフセット電圧印加手段２２を制御し、オフセット電圧Ｖ１、Ｖ２のうち、指定された所望出力周波数Ｆｏが含まれる周波数領域に対応するオフセット電圧を選択してＶＣＯ１１に入力させるとともに、誤差信号Ｅａ、Ｅｂのうち指定された所望出力周波数Ｆｏが含まれる周波数領域に対応する誤差信号を選択させる（Ｓ３〜Ｓ５）。
【００６８】
例えば、指定された所望出力周波数Ｆｏが、図４の（ａ）のように、第１の周波数領域Ｗａに含まれる周波数であれば、第１のオフセット電圧Ｖ１を選択してＶＣＯ１１に入力させる。このため、ＶＣＯ１１の発振周波数は、印加された第１のオフセット電圧Ｖ１に対応した周波数Ｆ１（周波数領域Ｗａのほぼ中心）にほぼ設定される。
【００６９】
また、図４の（ｂ）のように、所望出力周波数Ｆｏが第２の周波数領域Ｗｂに含まれる周波数であれば、第２のオフセット電圧Ｖ２を選択してＶＣＯ１１に入力させる。このため、前記同様にＶＣＯ１１の発振周波数は、印加された第２のオフセット電圧Ｖ２に対応した周波数Ｆ２（周波数領域Ｗｂのほぼ中心）にほぼ設定される。
【００７０】
この周波数Ｆ１またはＦ２のＶＣＯ１１の出力信号Ａは、周波数変換器１２に入力されるが、その出力信号Ａとローカル信号Ｂとの差の周波数成分はフィルタ１２ｂの通過帯域内にあるため、フィルタ１２ｂからは十分なレベルの差信号Ｄが出力され、分周器１２ｃからは、差信号Ｄが正確にＭ分周された変換信号Ｄ′が出力され、位相比較器１５において基準信号Ｒと位相比較される。
【００７１】
したがって、位相比較器１５からは、基準信号Ｒと変換信号Ｄ′の位相差に応じた第１の誤差信号Ｅａが出力される。
【００７２】
ただし、前記したように、ＶＣＯ１１の制御信号ラインの電圧は、誤差信号の電圧によらず、印加されたオフセット電圧に設定される。
【００７３】
このような状態で一定時間が経過すると、制御部２５は、オフセット電圧印加手段２２を切り替え制御し、オフセット電圧の印加を停止する（Ｓ６、Ｓ７）。このため、誤差信号選択器１７で選択されている誤差信号がＶＣＯ１１に入力されて、ループ制御に移行する。
【００７４】
なお、オフセット電圧の印加を停止したときの誤差信号の電圧とオフセット電圧との電位差が大きい場合であっても、コンデンサ２３にそのオフセット電圧が充電されているので、ＶＣＯ１１に入力される電圧は不連続に変化せず、ループ制御によって決まる誤差信号の電圧まで円滑に変化する。
【００７５】
このループ制御により、ＶＣＯ１１の発振周波数Ｆａは、その直前までに入力されていたオフセット電圧に対応した周波数領域内の周波数から、その周波数領域内の所望出力周波数Ｆｏに引き込まれることになる。
【００７６】
つまり、ループ制御を開始する前に、予めＶＣＯ１１の発振周波数を所望出力周波数Ｆｏが含まれる周波数領域内に設定しているので、ロック外れを起こすことなく、ＶＣＯ１１の周波数を所望出力周波数Ｆｏに円滑に引き込むことができる。
【００７７】
また、指定周波数Ｆｏが含まれる領域に対応するオフセット電圧をＶＣＯ１１に入力している時点（Ｓ４）では、ＶＣＯ１１の出力信号は印加されているオフセット電圧に含まれる雑音の影響を受けるが、一定時間後にオフセット電圧の印加を停止し（Ｓ６、Ｓ７）、その後にあらためてループ制御を開始させているので、ＶＣＯ１１の出力信号は、オフセット電圧に含まれる雑音の影響を受けない。つまり、オフセット電圧に含まれる雑音成分を考慮することなく、ＶＣＯ１１の信号純度をループ構成のみで考えることができる。
【００７８】
なお、この実施形態では、オフセット電圧Ｖ１、Ｖ２をそれぞれの周波数領域Ｗａ、Ｗｂについて一つずつ設定していたが、これは本発明を限定するものではない。
【００７９】
例えば、メモリテーブル２６に所望出力周波数Ｆｏ毎のオフセット電圧のデータを設定しておき、指定された所望出力周波数Ｆｏに対応するオフセット電圧を読み出してＤ／Ａ変換器を介してＶＣＯ１１に印加してもよい。
【００８０】
また、各周波数領域Ｗａ、Ｗｂをそれぞれ複数の帯域に分割し、その分割帯域毎にオフセット電圧を設定しておき、指定された所望出力周波数Ｆｏが含まれる帯域に対応するオフセット電圧をＶＣＯ１１に印加してもよい。
【００８１】
また、上記実施形態では、位相比較器１５に入力される基準信号Ｒの周波数Ｆｒを可変して、ＶＣＯ１１の出力周波数を周波数領域内で可変できるようにしていたが、出力周波数の可変は、ローカル信号Ｂの周波数を可変することでも実現でき、また、ローカル信号Ｂを大きな周波数ステップで可変し、基準信号Ｒを小さな周波数ステップで可変してもよい。
【００８２】
また、必ずしも各周波数領域内で周波数を可変しなくてもよく、ローカル周波数Ｆｂ±Ｆｋ（Ｆｋは固定周波数）の２つの周波数の信号のみを選択的に出力するものにおいても本発明は適用できる。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施形態の構成を示すブロック図
【図２】実施形態のメモリテーブルの記憶内容を示す図
【図３】実施形態の要部の動作を説明するためのフローチャート
【図４】実施形態の要部の動作を説明するための図
【図５】従来装置の構成を示すブロック図
【図６】従来装置の動作を説明するための図
【符号の説明】
【００８４】
２０……ＰＬＬシンセサイザ、１１……ＶＣＯ、１２……周波数変換器、１３……ローカル信号発生器、１４……基準信号発生器、１５……位相比較器、１６……第２誤差信号発生器、１７……誤差信号選択器、２１……オフセット電圧発生器、２２……オフセット電圧印加手段、２３……コンデンサ、２５……制御部、２６……メモリテーブル
【図１】
2006033042.tif 000003
【図２】
2006033042.tif 000004
【図３】
2006033042.tif 000005
【図４】
2006033042.tif 000006
【図５】
2006033042.tif 000007
【図６】
2006033042.tif 000008