(57)【要約】【課題】  シグマデルタ変調機の入力ビットの数を増加させず、可変パルス幅を有する周期的なパルス入力信号の平均値で出力周波数の解像度を変化させるシグマデルタ変調装置、これを用いた分数分周周波数合成器、及び分数分周周波数合成方法を提供する。【解決手段】  可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成するパルス発生器と、前記周波数解像度制御信号に基づいて、多重バンドの出力周波数信号を生成するためのランダムデジタルコードを生成するシグマデルタ変調機とを具備する。【選択図】    図１
2006229921.tif 000002
【特許請求の範囲】
【請求項１】
可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成するパルス発生器と、
前記周波数解像度制御信号に基づいて、多重バンドの出力周波数信号を生成するためのランダムデジタルコードを生成するシグマデルタ変調機と、を具備することを特徴とするシグマデルタ変調装置。
【請求項２】
前記パルス発生器は、パルス幅の大きさを指定する少なくとも一つのパルス幅制御信号と周期を指定する周期制御信号とに基づいて、前記可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成することを特徴とする請求項１記載のシグマデルタ変調装置。
【請求項３】
前記シグマデルタ変調機は、前記少なくとも一つの周期的なパルス信号のパルス幅と周期との比によって、前記出力周波数信号の周波数解像度を変化させるための前記ランダムデジタルコードを生成することを特徴とする請求項１記載のシグマデルタ変調装置。
【請求項４】
前記周波数解像度制御信号は、前記出力周波数信号の前記周波数解像度を決定する二進デジタルコードであり、前記少なくとも一つの周期的なパルス信号が用いられる時の前記周波数解像度は、前記周波数解像度制御信号としてＤＣ的な入力信号のみを印加して決定される前記周波数解像度より増加することを特徴とする請求項３記載のシグマデルタ変調装置。
【請求項５】
前記少なくとも一つの周期的なパルス信号による前記シグマ−デルタ変調機の入力信号変化の平均値が、前記シグマデルタ変調機の出力信号である前記ランダムデジタルコードの平均値として出力されることを特徴とする請求項４記載のシグマデルタ変調装置。
【請求項６】
前記シグマデルタ変調機は、
前記周波数解像度制御信号と所定のフィードバック係数とに応答してシグマデルタ変調するための変調部と、
前記変調部の出力でオーバーフローが発生するか否かを検出するオーバーフロー検出器と、
前記変調部の出力信号を前記変調部に帰還させ、前記ランダムデジタルコードを出力する量子化器と、を含むことを特徴とする請求項５記載のシグマデルタ変調装置。
【請求項７】
可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチ−ビットの周波数解像度制御信号に基づいて、ランダムデジタルコードを生成するシグマデルタ変調機と、
前記ランダムデジタルコードに基づいて、電圧制御発振周波数信号を分周するための分周器と、
基準周波数信号と前記分周された電圧制御発振周波数信号との間の位相及び周波数差異を検出する位相／周波数検出器と、
前記位相／周波数検出器の出力信号による電荷量をチャージング又はポンピングするチャージポンプと、
前記チャージポンプの出力信号の低域周波数成分をフィルタリングするループフィルタと、
前記ループフィルタの出力信号に応答して発振する前記電圧制御発振周波数信号を生成する電圧制御発振器と、を含むことを特徴とする周波数合成器。
【請求項８】
前記シグマ−デルタ変調機は、前記少なくとも一つの周期的なパルス信号のパルス幅と周期との比によって、前記電圧制御発振周波数信号の周波数解像度を変化させる前記ランダムデジタルコードを生成することを特徴とする請求項７記載の周波数合成器。
【請求項９】
前記周波数解像度制御信号は、前記出力周波数信号の前記周波数解像度を決定する二進デジタルコードであり、前記少なくとも一つの周期的なパルス信号が用いられる時の前記周波数解像度は、前記周波数解像度制御信号としてＤＣ的な入力信号のみを印加して決定される前記周波数解像度より増加することを特徴とする請求項８記載の周波数合成器。
【請求項１０】
前記少なくとも一つの周期的なパルス信号による前記シグマデルタ変調機の入力信号変化の平均値が、前記シグマデルタ変調機の出力信号である前記ランダムデジタルコードの平均値として出力されることを特徴とする請求項９記載の周波数合成器。
【請求項１１】
前記シグマデルタ変調機は、
前記周波数解像度制御信号及び所定のフィードバック係数に応答してシグマデルタ変調するための変調部と、
前記変調部の出力でオーバーフローが発生するか否かを検出するオーバーフロー検出器と、
前記変調部の出力信号に応答して、前記所定のフィードバック係数を前記変調部に負帰還又は正帰還させ、前記ランダムデジタルコードを出力する量子化器と、を含むことを特徴とする請求項１０記載の周波数合成器。
【請求項１２】
前記周波数合成器は、
パルス幅の大きさを指定する少なくとも一つのパルス幅制御信号と周期を指定する周期制御信号とに応答して、前記可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの前記周波数解像度制御信号を生成するパルス発生器と、
前記電圧制御発振周波数信号に多重の逓倍因子をかけて、最終的な多重バンド出力周波数信号を生成する周波数逓倍器と、を更に含むことを特徴とする請求項１０記載の周波数合成器。
【請求項１３】
前記周波数合成器は、
パルス幅と周期を指定するパルス発生制御信号に応答して、前記周波数解像度制御信号の各ビットのパルス幅の大きさをそれぞれ変更するためのパルス発生器を更に含み、周期的な前記周波数解像度制御信号の平均値によって前記出力周波数信号が所定周波数だけシフトされることを特徴とする請求項７記載の周波数合成器。
【請求項１４】
可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号に基づいて、ランダムデジタルコードを生成するシグマデルタ変換段階と、
前記ランダムデジタルコードに基づいて、電圧制御発振周波数信号を分周する段階と、
基準周波数信号と前記分周された電圧制御発振周波数信号との間の位相及び周波数の差異を検出する位相／周波数検出段階と、
前記位相／周波数検出段階の出力信号による電荷量をチャージング又はポンピングする段階と、
前記チャージング又はポンピングする段階の出力信号の低域周波数成分をフィルタリングする段階と、
前記フィルタリング段階の出力信号に応答して発振する前記電圧制御発振周波数信号を生成する電圧制御発振段階と、を具備することを特徴とする分数分周周波数合成方法。
【請求項１５】
前記シグマデルタ変換段階は、前記少なくとも一つの周期的なパルス信号のパルス幅と周期との比によって、前記出力周波数信号の周波数解像度を変化させる前記ランダムデジタルコードを生成することを特徴とする請求項１４記載の分数分周周波数合成方法。
【請求項１６】
前記分数分周周波数合成方法は、パルス幅と周期とを指定するパルス発生制御信号に応答して、前記周波数解像度制御信号の各ビットのパルス幅の大きさをそれぞれ変更するためのパルス発生段階を更に含み、前記シグマ−デルタ変換段階は、周期的な前記周波数解像度制御信号の平均値によって、前記出力周波数信号が所定周波数だけシフトされるように、前記ランダムデジタルコードを生成することを特徴とする請求項１４記載の分数分周周波数合成方法。
【請求項１７】
前記マルチビットの周波数解像度制御信号の下位４ビットに相応する周期的なパルス信号のデューティ比を変更して、前記出力周波数信号の周波数解像度を変更することを特徴とする請求項１４記載の分数分周周波数合成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＲＦシステムの周波数合成器に係り、より詳細には、入力ビット数を増加させることなく出力周波数の解像度を向上させることができるシグマデルタ変調装置を用いた分数分周周波数合成器に関する。
【背景技術】
【０００２】
近年、無線通信を利用するユーザによって実時間マルチメディアデータサービスに対する要求が増加している。ユーザは移動通信端末機を用いて、高速インターネット接続のみならず、より多量の画像データをより速い速度で実時間で送受信しようとする。
【０００３】
このような要求によって開発されたＣＤＭＡ  ２０００では、従来のＣＤＭＡ／ＰＣＳ帯域である１４４ｋｂｐｓでも高速データサービスが可能になった。このような高速データサービスのために用いられる周波数合成器は、５００μｓ以下のセッティング時間、１０ＫＨｚ間隔の正確な周波数解像度、１ＭＨｚオフセット周波数付近で−１３５ｄＢｃ／Ｈｚ以下の位相ノイズを同時に満足しなければならない。特に、５００μｓ以下のセッティング時間の要求を充足させるために、周波数合成器は少なくとも１０ＫＨｚ以上のＰＬＬループ帯域幅を有する。
【０００４】
一般的に、ＣＤＭＡ又はＰＣＳ等の移動端末システムでは、整数−Ｎ周波数合成器が広く用いられる。ここで、整数−Ｎ周波数合成器は、基準周波数とチャンネル帯域幅とが同じであるという構造的制約を有する。周波数合成器において、チャンネル帯域幅は、正確なチャンネル選択のための周波数解像度として定義することができる。即ち、チャンネル帯域幅が、それぞれ３０ＫＨｚ／１０ＫＨｚで比較的低いＣＤＭＡ／ＰＣＳのような移動端末システムでは、ループ帯域幅を３０ＫＨｚ／１０ＫＨｚよりさらに低く使用しなければならない。したがって、整数−Ｎの周波数合成装置は、数ｍｓ以下の高速定着時間を必要とするシステムには使用できないという制限がある。
【０００５】
又、従来は整数−Ｎ周波数合成器のみならず、分数−Ｎ周波数合成器も使用されている。分数−Ｎ周波数合成器には、シグマデルタ変調のためのシグマデルタ変調機が使用されるが、このシグマデルタ変調機は、多重バンドのチャンネル周波数間隔をすべて満足しなければならないので、数Ｈｚの周波数解像度を有するように設計する必要がある。
【０００６】
このように、シグマデルタ変調機が数Ｈｚの周波数解像度を有するためには、周波数解像度の設定のための外部入力信号のビット数が大きくなり、これによってシグマデルタ変調機のハードウェアのサイズが大きくなるという問題点がある。
【０００７】
一方、シグマデルタ変調機のハードウェアのサイズを減少させるために、外部入力信号のビット数を減少させると、これによって周波数解像度が減少して（チャンネル周波数間の間隔が広くなる）、多重バンドのチャンネル周波数間隔を全部満足させることができないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前記のような問題点を解決するための本発明の第１の目的は、シグマデルタ変調機の入力ビット数を増加させず、多重バンドのチャンネル周波数間隔を全部満足させることができるシグマデルタ変調装置を提供することにある。
【０００９】
又、本発明の第２の目的は、前記シグマデルタ変調装置を用いた周波数合成器を提供することにある。
【００１０】
又、本発明の第３の目的は、シグマデルタ変調機の入力ビット数を増加させず、多重バンドのチャンネル周波数間隔をすべて満足させることができる分数分周周波数合成方法を提供することにある。
【課題を解決するための手段】
【００１１】
前記第１の目的を達成するための本発明の一特徴によると、可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成するパルス発生器と、前記周波数解像度制御信号に基づいて、多重バンドの出力周波数信号を生成するためのランダムデジタルコードを生成するシグマデルタ変調機とを具備することを特徴とするシグマデルタ変調装置が提供される。
【００１２】
前記第１の目的を達成するための本発明の更に他の特徴によると、前記シグマデルタ変調機は、前記少なくとも一つの周期的なパルス信号のパルス幅と周期との比によって、前記出力周波数信号の周波数解像度を変化させるための前記ランダムデジタルコードを生成することを特徴とするシグマデルタ変調装置が提供される。
【００１３】
前記第２の目的を達成するための本発明の一特徴によると、可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号に基づいて、ランダムデジタルコードを生成するシグマデルタ変調機と、前記ランダムデジタルコードに基づいて、電圧制御発振周波数信号を分周するための分周器と、基準周波数信号と前記分周された電圧制御発振周波数信号との間の位相及び周波数差異を検出する位相／周波数検出器と、前記位相／周波数検出器の出力信号による電荷量をチャージング又はポンピングするチャージポンプと、前記チャージポンプの出力信号の低域周波数成分をフィルタリングするループフィルタと、及び前記ループフィルタの出力信号に応答して発振する前記電圧制御発振周波数信号を生成する電圧制御発振器とを含み、前記電圧制御発振周波数信号は、多重バンドを支援する出力周波数信号として用いられることを特徴とする周波数合成器が提供される。
【００１４】
前記第２の目的を達成するための本発明の更に他の特徴によると、前記周波数合成器は、パルス幅と周期とを指定するパルス発生制御信号に応答して、前記周波数解像度制御信号の各ビットのパルス幅の大きさをそれぞれ変更するためのパルス発生器を更に含み、周期的な前記周波数解像度制御信号の平均値によって、前記出力周波数信号が所定区間シフトされることを特徴とする周波数合成器が提供される。
【００１５】
前記第３の目的を達成するための本発明の一特徴によると、可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号に基づいて、ランダムデジタルコードを生成するシグマデルタ変換段階、前記ランダムデジタルコードに基づいて、電圧制御発振周波数信号を分周する段階、基準周波数信号と前記分周された電圧制御発振周波数信号との間の位相及び周波数の差異を検出する位相／周波数検出段階、前記位相／周波数検出段階の出力信号による電荷量をチャージング又はポンピングする段階、前記チャージング又はポンピング段階の出力信号の低域周波数成分をフィルタリングする段階、及び前記フィルタリング段階の出力信号に応答して発振する前記電圧制御発振周波数信号を生成する電圧制御発振段階を具備し、前記電圧制御発振周波数信号は、多重バンドを支援する出力周波数信号として用いられることを特徴とする分数分周周波数合成方法が提供される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明による好ましい実施例を添付された図面を参照して詳細に説明する。
【００１７】
図１は、本発明の一実施例による周波数合成器のブロック図である。
【００１８】
図１を参照すると、本発明による周波数合成器は、位相／周波数検出器１００、チャージポンプ１１０、ループフィルタ１２０、電圧制御発振器（ＶＣＯ）１３０、周波数逓倍器１４０、分周器１５０、シグマデルタ変調機１６０、及びパルス発生器１７０で構成される。
【００１９】
図１の周波数合成器は、電圧制御発振器１３０から出力される電圧制御発振周波数信号（ｆＶＣＯ）を分周器１５０で分周して、分周された電圧制御発振周波数信号（ｆ’ＶＣＯ）と基準周波数信号（ｆｒｅｆ）との位相／周波数差異を検出し、その結果によってロック（Ｌｏｃｋ）状態になるように制御して、所望の電圧制御発振周波数信号（ｆＶＣＯ）を生成するＰＬＬ形態を有する。
【００２０】
位相／周波数検出器１００は、分周器１５０で決定される所定の分周比によって分周された電圧制御発振周波数信号（ｆ’ＶＣＯ）と基準周波数信号（ｆｒｅｆ）との位相及び周波数差異を検出し、これら二つの信号の検出された位相及び周波数を比較して、それによる位相差及び周波数差に相応するパルス信号を生成する。
【００２１】
チャージポンプ１１０は、位相／周波数検出器１００のパルス信号による電荷量をチャージング又はポンピングし、チャージング又はポンピングされた結果を出力する。
【００２２】
ループフィルタ１２０は、チャージポンプ１１０から出力される信号の低域成分をフィルタリングし、フィルタリングされた直流電流に相応する電圧を電圧制御発振器１３０に出力する。
【００２３】
電圧制御発振器１３０は、ループフィルタ１２０から入力される電圧に相応して発振する電圧制御発振周波数信号（ｆＶＣＯ）を生成する。
シグマデルタ変調機１６０は、パルス発生器１７０から印加されるマルチビットの周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）と内部で設定される所定フィードバック係数（ｂｉ）とに応答してシグマデルタ変調し、その結果として分数形態の分周比に相応するランダムデジタルコードを分数形態の分周比信号（ＳＤＭ_ＯＵＴ）として生成して分周器１５０に出力する。
【００２４】
分周器１５０は、シグマデルタ変調機１６０から出力される分数分周比信号（ＳＤＭ_ＯＵＴ）に基づいて、メインカウンティング値と、スワローカウンティング値を変化させ、変化されたカウンティング値によってモジュラス制御を行う。従って、モジュラス制御によって整数及び分数形態で表現される電圧制御発振周波数信号（ｆｖｃｏ）の分周比（Ｎ）が決定される。このような動作のために、分周器１５０は、プリースケーラ（Ｐｒｅ−ｓｃａｌｅｒ）１５４、モジュラス制御部１５６、メインカウンタ１５２、及びスワローカウンタ１５８を具備する。
【００２５】
ここで、分周器１５０のモジュラス制御部１５６は、メインカウンタ１５２のカウンティング値と、スワローカウンタ１５８のカウンティング値とに応答して、プリースケーラ１５４の分周比を選択するためのモジュラス制御信号（Ｍｏｄｕｌｕｓ  ｃｏｎｔｒｏｌ）を生成する。
【００２６】
プリースケーラ１５４はモジュラス制御信号に応答して、分周比（Ｐ又はＰ＋１）のうちの一つを選択し、選択された分周比によって電圧制御発振周波数信号（ｆｖｃｏ）を分周する。例えば、プリースケーラ１５４は、モジュラス制御信号がハイレベルである場合にはＰ＋１が選択され、ローレベルである場合にはＰが選択されるように構成される。
【００２７】
メインカウンタ１５２及びスワローカウンタ１５８は、プリースケーラ１５４で分周された信号に応答してカウンティングし、シグマデルタ変調機１６０から生成された分数分周比信号（ＳＤＭ_ＯＵＴ）をカウンティング時に反映する。ここで、メインカウンタ１５２とスワローカウンタ１５８とはプログラマブルカウンタであって、初期に所定の整数分周比値で設定されており、プリースケーラ１５４の出力信号に応答して、整数分周比の初期設定値からダウンカウンティングを始める。一般的に、メインカウンタ１５２の値がスワローカウンタ１５８の値より大きいので、スワローカウンタ１５８のカウンティング値がまず０になり、スワローカウンタ１５８はカウンティング動作を中止する。その後に、メインカウンタ１５２のダウンカウンティング値が０になると、前記整数分周比の初期設定値がロードされ、メインカウンタ１５２とスワローカウンタ１５８とは、更にカウンティング動作を行う。スワローカウンタ１５８が動作する場合（スワローカウンタ１５８のカウンティング値が０になるまで）、Ｐ＋１分周比によって電圧制御発振周波数信号（ｆｖｃｏ）を分周し、スワローカウンタ１５８のダウンカウンティング値が０になった後から、メインカウンタ１５２のダウンカウンティング値が０になるまでは、Ｐ分周比によって電圧制御発振周波数信号（ｆｖｃｏ）を分周する。
【００２８】
一方、周波数逓倍部１４０は、多重バンドを支援するために、電圧制御発振器１３０から出力される電圧制御発振周波数信号（ｆｖｃｏ）に多重の逓倍因子をかけて、多重バンドの周波数信号を生成する。例えば、周波数逓倍部１４０は、電圧制御発振周波数信号（ｆｖｃｏ）にＭをかけて、ＰＣＳサービスのための第１周波数信号（ｆＰＣＳ）を生成し、電圧制御発振周波数信号（ｆｖｃｏ）にＮをかけて、セルラーサービスのための第２周波数信号（ｆｃｅｌｌ）を生成する。
【００２９】
パルス発生器１７０は、パルス幅制御信号（Ｑｍｓｂ、Ｑｍｓｂ−１、．．．、Ｑ０）と周期制御信号（Ｐｐｅｒｉｏｄ）とに応答して、マルチビットの周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）を生成する。
【００３０】
パルス幅制御信号（Ｑｍｓｂ、Ｑｍｓｂ−１、．．．、Ｑ０）の各ビットは、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）の各ビットに該当し、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂー１、．．．、Ｎ０）の該当ビットのパルス幅の大きさをそれぞれ指定することができる。例えば、パルス幅制御信号のＱｍｓｂビットは、周波数解像度制御信号のＮｍｓｂビットのパルス幅の大きさを指定することができる。Ｎｍｓｂビットのパルス幅の大きさの変更は、Ｑｍｓｂビットの入力信号として互いに異なる二進デジタルコードを用いることによって可能である。例えば、Ｑｍｓｂビットの入力が「１１１１１」である時と、「０００００」である時、互いに異なるパルス幅の大きさを有するＮｍｓｂビット信号を生成する。パルス発生器１７０によるこのようなパルス幅の大きさの変更は、多様に変更しても実現が可能であるが、一つのビットのパルス幅制御信号のみを用いて、周波数解像度制御信号の全てのビット（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）又は一部ビットのパルス幅を同様に調節することもでき、周波数解像度制御信号のビット数より小さいビット数を用いて、周波数解像度制御信号の全てのビット（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）又は一部ビットのパルス幅を互いに同様に、或いは互いに異なるように調節することもできる。
【００３１】
周期制御信号（Ｐｐｅｒｉｏｄ）は、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）の各ビットの周期を指定するための信号であって、パルス幅制御信号（Ｑｍｓｂ、Ｑｍｓｂ−１、．．．、Ｑ０）と同じ方法で周波数解像度制御信号の全てのビット（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）又は一部ビットの周期を互いに同様に、又は互いに異なるように調節することができる。
【００３２】
図２は、図１のシグマデルタ変調機を説明するための回路図である。
【００３３】
図２に示すように、シグマデルタ変調機１６０は、第１乃至第４変調部２１０、２２０、２３０、２４０で構成された変調部２００と、オーバーフロー検出器（ＯＦＤ）２５０と、量子化器（ＱＴＺ）２６０とを含む４次シグマデルタ変調機である。又、各変調部は、加算器２１２、累算器２１６、フィードバック係数提供部２１４、及び加重値係数提供部２２２で構成される。
【００３４】
シグマデルタ変調部２１０、２２０、２３０、２４０は、マルチビットの周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）及び所定のフィードバック係数（ｂ１、ｂ２、ｂ３、ｂ４）に基づいてシグマデルタ変調し、オーバーフロー検出器（ＯＦＤ）２５０は、変調過程でオーバーフローが発生する時、各変調部の累算器をリセットさせる。量子化器（ＱＴＺ）２６０は、第４変調部２４０の出力信号に応答して、所定のフィードバック係数（ｂ１、ｂ２、ｂ３、ｂ４）を変調部（２１０、２２０、２３０、２４０）に負帰還又は正帰還させ、シグマデルタ変調された結果を出力信号（ＳＤＭ_ＯＵＴ）に出力する。出力信号（ＳＤＭ_ＯＵＴ）は、分周器１５０に予め設定された値と、加算され整数及び分数形態の電圧制御発振器１３０の分周比を決定する。このような分周比は、数式１で表現される。
【００３５】
【数１】
2006229921.tif 000003
【００３６】
ここで、ｆｖｃｏは、ｆｒｅｆにＮをかけた値であり、ＢＰ＋Ａは、メインカウンタ１５２、スワローカウンタ１５８、及びプリースケーラ１５４によって決定される整数部の分周比であり、ｋ／（ｂ１×０．２５）は、シグマデルタ変調機１６０によって導出される分数分周比を示す。又、分数分周比で０．２５値は、３ビットの量子化器（ＱＴＺ）を用いた時の整数値であり、ｋは、マルチビットの周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）によって決定される十進数値である。又、分数形態の有効な分周比は、数式２で表現される。
【００３７】
【数２】
2006229921.tif 000004
【００３８】
数式１及び数式２によって誘導される周波数解像度は、数式３のように表現される。
【００３９】
【数３】
2006229921.tif 000005
【００４０】
従って、分周−Ｎ周波数合成器の出力周波数は、整数分周による周波数から分数分周による値だけ出力周波数がシフトされる。
【００４１】
シグマデルタ変調機１６０の入力信号である周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）の入力が次のようである時、このような分数分周比によってシフトされた周波数の量をΔｆとすると、数式４のように表現される。
【００４２】
【数４】
2006229921.tif 000006
【００４３】
図３は、数式４による周波数合成器の整数分周周波数と分数分周周波数との関係を示すグラフである。
【００４４】
図３を参照すると、ＣＮとＣＮ＋１とは整数分周による周波数であり、ＣＮ＋１／Ａは、最下位ビット（ＬＳＢ）であるＭ０（又は  Ｎ０）ビットのみが１であり、残りビットは０である時、最小周波数解像度だけ周波数がＣＮからシフトされたことを示し、ＣＮ＋２／Ａは、二番目下位ビットであるＭ１（又は  Ｎ１）ビットのみが１であり、残りビットは０である時、最小周波数解像度の２倍だけ周波数がＣＮからシフトされたことを示す。ここで、Ａはシグマデルタ変調機１６０の入力範囲を示す。
【００４５】
数式４でＭｎをＱｎ／Ｐｎに置換すると、数式５のようになり、Ｐｎ値とＱｎ値とによって周波数解像度（ｆｒｅｓｏｌｕｔｉｏｎ）を調節することができる。
【００４６】
【数５】
2006229921.tif 000007
【００４７】
図４は、本発明の一実施例による周波数解像度の変化を説明するグラフである。
【００４８】
図４を参照すると、数式５のＱｎ／Ｐｎがパルス信号として実現されるが、ここで、Ｐは入力パルスの周期であり、Ｑは入力パルス周期内のパルス幅を示す。即ち、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）の各ビットを周期的なパルス形態で入力することによって、周期的なパルス信号のパルス幅と周期との比（Ｑ／Ｐ）、即ち、デューティ比によって出力周波数信号の周波数解像度（ｆｒｅｓｏｌｕｔｉｏｎ）を変化させることができる。周期（Ｐ）の値は、具体的な製品特性に依存する値であって、シグマデルタ変調機の特性を考慮したシミュレーション等を通じて最適の周期（Ｐ）値を定めることができる。図４において、最下位ビット（ＬＳＢ）であるＭ０（Ｎ０）ビットを数式５に適用した結果が示されている。最下位ビット（Ｎ０、Ｍ０）のＰ０値をＰに設定し、Ｑ０値を０からＰに変化させた時の周波数を示しており、図４での周波数解像度（ｆｒｅｓｏｌｕｔｉｏｎ）は、図３で周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）としてＤＣ的な入力信号で固定された場合よりＰだけ向上していることが分かる。
【００４９】
即ち、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）としてＤＣ的な入力信号のみが印加される場合、シグマデルタ変調機１６０は、二進のランダムデジタルコードを発生させ、このようなランダムデジタルコードの一定区間の間、平均値は図３で示される周波数（ＣＮ、ＣＮ＋１／Ａ、ＣＮ＋２／Ａ、．．．、ＣＮ＋（Ａ−１）／Ａ、ＣＮ＋１）を出力することができる分数分周比を生成する。一方、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）として可変パルス幅（又は、デューティ比）を有する周期（Ｐ）のパルス入力信号が印加される場合、シグマデルタ変調機１６０をパルス入力信号による二進のランダムデジタルコードを発生させ、ランダムデジタルコードの一定区間の間、平均値は図４に示すように、より細分化された周波数（ＣＮ、ＣＮ＋１／ＰＡ、ＣＮ＋２／ＰＡ、．．．、ＣＮ＋（Ｐ−１）／ＰＡ、ＣＮ＋１／Ａ）を出力することができる分数分周比を生成する。即ち、シグマデルタ変調機１６０のパルス入力信号変化の平均値がシグマデルタ変調機１６０に反映され、ランダムデジタルコードの平均値として出力される。
【００５０】
図５は、本発明の一実施例によるパルス発生器の回路図である。
【００５１】
図５を参照すると、本発明の一実施例によるパルス発生器５７０は、インバータＩ１、Ｉ２、Ｉ３、ＭＵＸ（ＭＵＸ）、及びＮＡＮＤゲートＮ１で構成され、パルス幅と周期とを指定するパルス発生制御信号（Ｃｏｎｔｒｏｌ_ＰＧ）に応答して、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）の下位４−ビット（Ｎ３、Ｎ２、Ｎ１、Ｎ０）の各ビットのパルス幅と周期とを指定する。本実施例によるパルス発生器５７０は、セルラーサービスのための周波数解像度でＡＭＰＳ（Ａｄｖａｎｃｅｄ  Ｍｏｂｉｌｅ  Ｐｈｏｎｅ  Ｓｙｓｔｅｍ）モードサービスのための周波数解像度に変換することが可能である。即ち、モード選択信号（ＡＭＰＳ_ｍｏｄｅ）に応答して、ＡＭＰＳモードでのみパルス入力信号（Ｎ３、Ｎ２、Ｎ１、Ｎ０）がシグマデルタ変調機１６０に入力される。
【００５２】
図６は、本発明の一実施例による図５の周波数解像度の変化を説明するための概念図である。
【００５３】
周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）は、基本的にセルラーサービスを支援するために、３．８４ＭＨｚの基準周波数（ｆｒｅｆ）で数式３を参照すると、周波数解像度（ｆｒｅｓｏｌｕｔｉｏｎ）３．７５ｋＨｚ（＝３．８４ＭＨｚ×１／（０．２５×４０９６）を有する。３．７５ｋＨｚの周波数解像度を１６倍すると、６０ｋＨｚ単位の周波数合成が可能であり、このような６０ｋＨｚ単位の周波数を１／２倍してＬＯ（Ｌｏｃａｌ  Ｏｓｃｉｌｌａｔｏｒ）周波数として使用することによって、３０ｋＨｚのセルラーチャンネルスペースの支援が可能である。
【００５４】
ＡＭＰＳモードを支援するためには、ＡＭＰＳモードでのチャンネル周波数は、セルラーモードでのチャンネル周波数より１２ｋＨｚシフトさせなければならず、電圧制御発振器１３０の周波数を１／２倍してＬＯ周波数として用いる場合、電圧制御発振器の周波数は、２４ｋＨｚ（＝１２ｋＨｚ×２）を用い、周波数解像度制御信号（Ｎｍｓｂ、Ｎｍｓｂ−１、．．．、Ｎ０）の下位４ビット（Ｎ３、Ｎ２、Ｎ１、Ｎ０）を図６のように変化させて、２４ｋＨｚの周波数をシフトさせることができる。
【００５５】
図６を参照すると、下位４ビット（Ｎ３、Ｎ２、Ｎ１、Ｎ０）は、「１０００」、「０１１０」、「０１１０」、「０１１０」、「０１１０」値で入力されるが、各ビットがパルス形態で周期的に入力されることが分かる。即ち、シグマデルタ変調機１６０のパルス入力信号の平均値がシグマデルタ変調機１６０の出力の平均値で示され、結局、電圧制御発振器の出力周波数は２４ｋＨｚになる。
【００５６】
図７は、本発明の更に他の実施例による分数分周周波数合成方法を説明する順序図である。
【００５７】
図７を参照すると、まず、少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号に基づいて、分数分周比に相応するランダムデジタルコード（ＳＤＭ_ＯＵＴ）を生成するシグマデルタ変換段階を行う（Ｓ７０１）。例えば、前記マルチビットの周波数解像度制御信号は、Ｎ３、Ｎ２、Ｎ１、Ｎ０の４個のビットを含む。
【００５８】
ランダムデジタルコードに応答して、電圧制御発振周波数信号（ｆｖｃｏ）を分周して、分周された電圧制御発振周波数信号（ｆ’ｖｃｏ）を生成する（Ｓ７０３）。
【００５９】
基準周波数信号（ｆｒｅｆ）と分周された電圧制御発振周波数信号（ｆ’ｖｃｏ）との間の位相及び周波数差異を検出する位相／周波数検出段階を行う（Ｓ７０５）。
【００６０】
前記位相／周波数検出段階（Ｓ７０５）の出力信号による電荷量をチャージング又はポンピングする（Ｓ７０７）。
【００６１】
前記チャージング又はポンピング段階（Ｓ７０７）の出力信号の低域周波数成分をフィルタリングする（Ｓ７０９）。
【００６２】
前記フィルタリング段階（Ｓ７０９）の出力信号に応答して発振する電圧制御発振周波数信号（ｆｖｃｏ）を生成する（Ｓ７１１）。ここで、電圧制御発振周波数信号（ｆｖｃｏ）は、多重バンドを支援する出力周波数信号として用いられる。
【００６３】
シグマデルタ変換段階は、前記マルチビットの周波数解像度制御信号の少なくとも一つの周期的なパルス信号のパルス幅と周期との比（Ｑ／Ｐ：デューティ比）によって、分数分周比を変化させることによって、出力周波数信号の周波数解像度を変化させるランダムデジタルコードを生成する。
【００６４】
このような段階の詳細な動作は、図１乃至図６の実施例の動作と同一なので、その重複説明は省略する。
【産業上の利用可能性】
【００６５】
このように本発明によると、入力ビット（Ｂｉｔ）の数を増加させず、可変パルス幅を有する周期的なパルス入力信号の平均値で出力周波数の解像度を変化させることによって、シグマデルタ変調機のコア（Ｃｏｒｅ）サイズを減少させることができ、又、出力周波数の解像度を増加（出力周波数の間隔が狭くなる）させることができる。
【００６６】
以上、本発明の実施例に基づいて本発明を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施例による周波数合成器のブロック図である。
【図２】図１のシグマ−デルタ変調機のブロック図である。
【図３】周波数合成器の整数分周周波数と分数分周周波数との関係を示すグラフである。
【図４】本発明の一実施例による周波数解像度の変化を説明するグラフである。
【図５】本発明の一実施例によるパルス発生器の回路図である。
【図６】本発明の一実施例による図５の周波数解像度の変化を説明するための概念図である。
【図７】本発明の更に他の実施例による分数分周周波数合成方法を説明する順序図である。
【符号の説明】
【００６８】
１００    位相／周波数検出器
１１０    チャージポンプ
１２０    ループフィルタ
１３０    電圧制御発振器（ＶＣＯ）
１４０    周波数逓倍器
１５０    分周器
１６０    シグマ−デルタ変調機
１７０    パルス発生器
【図１】
2006229921.tif 000008
【図２】
2006229921.tif 000009
【図３】
2006229921.tif 000010
【図４】
2006229921.tif 000011
【図５】
2006229921.tif 000012
【図６】
2006229921.tif 000013
【図７】
2006229921.tif 000014