(57)【要約】【課題】  本発明は、擬似輪郭の発生を抑制する表示装置を提供することを課題とする。【解決手段】  本発明の表示装置は、複数のサブフレーム期間が第１の順番で出現する第１の画素と、１フレーム期間において複数のサブフレーム期間が第２の順番で出現する第２の画素と、第１の画素が含むトランジスタが接続された第１のゲート線と、第２の画素が含むトランジスタが接続された第２のゲート線とを少なくとも有する。また、第１のゲート線を制御する第１のゲートドライバと、第２のゲート線を制御する第２のゲートドライバを少なくとも有する。また、本発明の表示装置が含む第１のゲート線を構成する導電層の一部は、第２のゲート線を構成する第２の導電層と重なることを特徴とする。【選択図】  図１
2006162762.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有することを特徴とする表示装置。
【請求項２】
請求項１において、少なくとも、前記第１のゲート線を制御する第１のゲートドライバと、前記第２のゲート線を制御する第２のゲートドライバを有することを特徴とする表示装置。
【請求項３】
請求項１において、前記第１のゲート線を構成する導電層の一部は、前記第２のゲート線を構成する第２の導電層と重なることを特徴とする表示装置。
【請求項４】
複数のゲート線と、複数の画素を有し、
前記複数のゲート線は、複数のゲート線グループに分かれており、
前記複数の画素は、前記ゲート線グループの各々に対応した複数の画素グループに分かれており、
前記複数の画素グループから選択された第１の画素グループにおける複数のサブフレーム期間の出現の順番は、前記複数の画素グループから選択された第２の画素グループにおける複数のサブフレーム期間の出現の順番と異なることを特徴とする表示装置。
【請求項５】
請求項４において、
前記複数のゲート線グループから選択された第１のゲート線グループが含む複数のゲート線のうちの少なくとも１本を構成する導電層は、前記複数のゲート線グループから選択された第２のゲート線グループが含む複数のゲート線のうちの少なくとも１本を構成する導電層と重なることを特徴とする表示装置。
【請求項６】
請求項４において、
前記複数のゲート線グループの各々を制御する複数のゲートドライバを有することを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記複数の画素の各々は、少なくとも１つのスイッチ用素子を有することを特徴とする表示装置。
【請求項８】
請求項１乃至請求項６のいずれか一項において、
前記複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御するスイッチ用トランジスタと、前記発光素子の電流値を制御する駆動用トランジスタ有することを特徴とする表示装置。
【請求項９】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有する表示装置を用いることを特徴とするパネル。
【請求項１０】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有する表示装置を用いることを特徴とするモジュール。
【請求項１１】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有する表示装置を用いることを特徴とする携帯端末。
【請求項１２】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有する表示装置を用いることを特徴とするデジタルカメラ。
【請求項１３】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有する表示装置を用いることを特徴とするデジタルビデオカメラ。
【請求項１４】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有する表示装置を用いることを特徴とするディスプレイ。
【請求項１５】
複数の画素と複数のゲート線を有し、
前記複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、前記複数のサブフレーム期間が第２の順番で出現する第２の画素を有し、
前記複数のゲート線は、少なくとも、前記第１の画素が含むトランジスタが接続された第１のゲート線と、前記第２の画素が含むトランジスタが接続された第２のゲート線を有する表示装置を用いることを特徴とするテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を有する表示装置、電子機器に関する。また、時間階調法で階調を表現する表示装置、電子機器に関する。
【背景技術】
【０００２】
表示装置には、アナログのビデオ信号を用いた駆動方法と、デジタルのビデオ信号を用いた駆動方法とがある。前者の駆動方法では、発光素子の輝度をアナログのビデオ信号で制御することで、階調を表現する。一方、後者の駆動方法の１つに、１フレーム期間中において画素が点灯する長さを制御し、階調を表示する時間階調法がある。時間階調法で表示を行う場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素を点灯又は非点灯の状態にする。上記構成により、１フレーム期間中に、画素が点灯する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表現することができる（例えば、特許文献１参照）。
【特許文献１】特開２００１−３２４９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
時間階調法で階調を表現する場合、フレーム周波数によっては画素部に擬似輪郭が表示されてしまうという問題がある。擬似輪郭とは、時間階調法で中間階調を表示したときに度々視認される不自然な輪郭線であって、人間の視覚の特性によって生じる知覚輝度の変動が主な原因とされている。擬似輪郭には、動画を表示する際に生じる動画擬似輪郭と、静止画を表示する際に生じる静止画擬似輪郭とがある。動画擬似輪郭は、連続して出現するフレーム期間において、先のフレーム期間に含まれるサブフレーム期間と後のフレーム期間に含まれるサブフレーム期間とが、連続した１つのフレーム期間として人間の目に視認されてしまうことで発生する。つまり動画擬似輪郭とは、本来のフレーム期間で表示されるべき階調数とは異なる階調数が人間の目に認識されてしまうことで画素部に表示される、不自然な明るい線や暗い線に相当する。静止画擬似輪郭の発生のメカニズムも、動画擬似輪郭の場合と同様である。静止画擬似輪郭は、静止画を表示する場合に、階調数が互いに異なる領域の境界において人間の視点が左右上下に微妙に動いてしまうために、境界付近の画素にあたかも動画が表示されているように見えることで発生する。つまり静止画擬似輪郭とは、階調数が互いに異なる領域の境界付近の画素において動画擬似輪郭が発生することで、境界付近に揺れ動くように発生する、不自然な明るい線や暗い線に相当する。
【０００４】
擬似輪郭の発生を抑制するためには、フレーム周波数を高くすることが有効である。しかしながら、フレーム周波数が高くなると、各サブフレーム期間の長さが短くなる。そうすると、最も短いサブフレーム期間の長さに合わせて、駆動回路の駆動周波数を高くする必要が生じるため、駆動回路の信頼性や消費電力を考慮すると、むやみにフレーム周波数を高くするのは好ましくない。
【０００５】
また、擬似輪郭の発生を抑制する空間分散という方法も有効である。通常であれば、時間階調法で階調を表現する場合、サブフレーム期間の出現する順番は、全ての画素で同じであるが、空間分散の手法では、画素ごとにサブフレーム期間が出現する順番を変えるものである。つまり、空間分散の方法とは、同じ階調を表示するとしても、画素ごとにサブフレーム期間が出現する順番を変えることにより、画素が点灯するタイミングを変える方法である。このような空間分散の方法を、単純なプログレッシブ駆動のパネルで行う場合、点灯期間が同じサブフレーム期間で画素の点灯又は非点灯の状態の入れ替えを行うことにより実現する手法、又は、点灯期間の和が等しい複数のサブフレーム期間の間で画素の点灯又は非点灯の状態の入れ替えを行うことによって実現する手法がある。画素の点灯又は非点灯の状態を入れ替えるためには、画素に入力するビデオ信号を入れ替える必要があるが、単純なプログレッシブ駆動のパネルでは、入れ替えるビデオ信号が限られるため、効果が制限されてしまう。
【０００６】
本発明は上述した問題に鑑み、駆動周波数を高くする必要がなく、空間分散の方法を採り入れることで擬似輪郭の発生を抑制する表示装置、電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、少なくとも複数の画素と複数のゲート線を有する。複数の画素は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、１フレーム期間において複数のサブフレーム期間が第２の順番で出現する第２の画素とを有することを特徴とする。例えば、１フレーム期間が３つのサブフレーム期間に分割されている場合、第１の画素では、第１のサブフレーム期間、第２のサブフレーム期間、第３のサブフレーム期間の順に出現し、第２の画素では、第３のサブフレーム期間、第２のサブフレーム期間、第１のサブフレーム期間の順に出現する。また、複数のゲート線は、少なくとも、第１の画素が含むトランジスタが接続された第１のゲート線と、第２の画素が含むトランジスタが接続された第２のゲート線を有する。
【０００８】
上記構成に加えて、本発明の表示装置は、少なくとも、第１のゲート線を制御する第１のゲートドライバと、第２のゲート線を制御する第２のゲートドライバを有する。これらのゲートドライバは、第１の画素と第２の画素の各々のサブフレーム期間の出現の順番が異なるように動作させるために設けられている。
【０００９】
また、本発明の表示装置が含む第１のゲート線を構成する導電層の一部は、第２のゲート線を構成する第２の導電層と重なることを特徴とする。このように、ゲート線の配置を工夫することにより、空間分散をより効果的に行うことができる。
【００１０】
本発明の表示装置は、少なくとも複数のゲート線を有する。複数のゲート線は、複数のグループ（以下ゲート線グループとよぶ）に分かれており、複数のゲート線は、各ゲート線グループで走査されることを特徴とする。
また、本発明の表示装置は、少なくとも複数の画素を有する。複数の画素は、複数のグループ（以下画素グループとよぶ）に分かれており、複数の画素の動作は、各画素グループで制御され、より詳しくは、各画素グループで、サブフレーム期間の出現の順番を変えることを特徴とする。
【００１１】
上記構成に加えて、本発明の表示装置は、複数のゲート線を制御するゲートドライバを有し、より詳しくは、各ゲート線グループでゲートドライバを設けるよい。この場合、ゲート線グループの個数と同じ個数だけ、ゲートドライバを設けるとよい。このような複数のゲートドライバは、複数の画素の、複数のサブフレーム期間の出現の順番が異なるように動作させるために設けられている。
【００１２】
また、複数のゲート線グループから選択された第１のゲート線グループが含む第１のゲート線を構成する導電層の一部は、複数のゲート線グループから選択された第２のゲート線グループが含む第２のゲート線を構成する導電層と重なることを特徴とする。
また、複数のゲート線グループから選択された第１のゲート線グループが含む複数のゲート線のうちの少なくとも１本を構成する導電層の一部は、複数のゲート線グループから選択された第２のゲート線グループが含む複数のゲート線のうちの少なくとも１本を構成する導電層と重なることを特徴とする。
このように、ゲート線の配置を工夫することにより、空間分散をより効果的に行うことができる。
【００１３】
本発明の表示装置が含む複数の画素の各々は、１フレーム期間で総階調数の全ての階調を表現することが可能であり、複数のサブフレーム期間のうち、ビデオ信号により選択されたサブフレーム期間において画素が点灯することで、所望の階調を表現する。複数の画素の各々は、少なくとも１つのスイッチ用素子を有する。また、複数の画素の各々は、発光素子と、画素に対するビデオ信号の入力を制御するスイッチ用トランジスタと、発光素子の電流値を制御する駆動用トランジスタ有する。
【００１４】
本発明は、上記構成の表示装置を用いたパネルを提供する。パネルとは、複数の画素が封止された状態にあり、多くの場合において、複数の画素が一対の基板により封止された状態にあるものに相当する。
【００１５】
本発明は、上記構成の表示装置を用いたモジュールを提供する。モジュールとは、上記のパネルに、プリント基板を接続した状態にあり、プリント基板には、コントローラ回路や電源回路に相当する複数のＩＣチップが実装されている。
【００１６】
本発明は、上記構成の表示装置を用いた携帯端末を提供する。携帯端末とは、携帯電話装置（携帯電話機、携帯電話ともよぶ）、ＰＤＡ、電子手帳及び携帯型ゲーム機等に相当する。
【００１７】
本発明は、上記構成の表示装置を用いたデジタルカメラを提供する。デジタルカメラの表示部として、本発明の表示装置の構成が用いられる。
【００１８】
本発明は、上記構成の表示装置を用いたデジタルビデオカメラを提供する。デジタルビデオカメラの表示部として、本発明の表示装置の構成が用いられる。
【００１９】
本発明は、上記構成の表示装置を用いたディスプレイを提供する。ディスプレイとは、パーソナルコンピュータのモニターとして用いたり、広告表示用のモニターとして用いたりするものに相当する。
【００２０】
本発明は、上記構成の表示装置を用いたテレビジョン装置を提供する。
【発明の効果】
【００２１】
上記構成を有する本発明により、より効果的な空間分散が可能となるので擬似輪郭の発生を抑えることができる。また、駆動回路の駆動周波数を高くする必要がないため、駆動回路の消費電力が高くなることがなく、駆動回路の信頼性を損ねることがない。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
（実施の形態１）
本発明の表示装置の構成について、図１を用いて説明する。本発明の表示装置は、画素１０１が複数設けられた画素部１０２と、ソースドライバ１０３と、ゲートドライバ１０４、１０５とを有する。複数の画素１０１は、座標（１、１）から、座標（ｘ、ｙ）（ｘ、ｙは自然数）まで、マトリクス状に配置されている。画素部１０２は、複数のソース線Ｓ１〜Ｓｘ、複数のゲート線Ｇ１〜Ｇｙ、複数の電源線Ｖ１〜Ｖｙが設けられており、これらの配線により、各画素１０１に対して各種信号の電圧または電源電圧が供給されている。
【００２４】
本発明は、複数のゲート線Ｇ１〜Ｇｙを複数のゲート線グループに分けることを特徴とする。また、複数の画素１０１を複数の画素グループに分けることを特徴とする。各画素グループは、各ゲート線グループに対応するものであり、より詳しくは、同じゲート線グループのゲート線に接続するトランジスタを含む画素は、同じ画素グループとなる。
なお、ゲート線を走査するゲートドライバは、ゲート線グループ毎に設けることが好ましいが、複数のゲート線グループで共有してもよい。複数のゲート線グループでゲートドライバを共有する場合、ゲートドライバの出力の供給を切り替える切り替え回路を設ける必要がある。複数のゲートドライバは、複数の画素の、複数のサブフレーム期間の出現の順番が異なるように動作させるために設けられる。
【００２５】
また本発明は、複数の画素の制御は、各画素グループで独立して行うことを特徴としており、具体的には、各画素グループで、サブフレーム期間の出現の順番を変えることを特徴とする。
換言すると、本発明は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、１フレーム期間において複数のサブフレーム期間が第２の順番で出現する第２の画素とを有することを特徴とする。例えば、１フレーム期間が３つのサブフレーム期間に分割されている場合、第１の画素では、第１のサブフレーム期間、第２のサブフレーム期間、第３のサブフレーム期間の順に出現し、第２の画素では、第３のサブフレーム期間、第２のサブフレーム期間、第１のサブフレーム期間の順に出現する。また、複数のゲート線は、少なくとも、第１の画素が含むトランジスタが接続された第１のゲート線と、第２の画素が含むトランジスタが接続された第２のゲート線を有する。
上記特徴を有する本発明は、空間分散を実現し、擬似輪郭の発生を抑制することができる。
【００２６】
本実施の形態では、複数のゲート線Ｇ１〜Ｇｙを２つのゲート線グループに分けて、各ゲート線グループにゲートドライバを設ける形態について説明する。具体的には、奇数行目に配置された複数のゲート線Ｇ１、Ｇ３、・・・、Ｇ（ｙ−１）を１つのゲート線グループとし、偶数行目に配置された複数のゲート線Ｇ２、Ｇ４、・・・、Ｇｙをもう１つのゲート線グループに分けて、奇数行目のゲート線を走査するゲートドライバ１０４と、偶数行目のゲート線を走査するゲートドライバ１０５の２つを設ける形態について説明する。ゲートドライバ１０４とゲートドライバ１０５は、ソースドライバ１０３による制限を除いて、独立に動作する。
【００２７】
また、本実施の形態では、複数のゲート線Ｇ１、Ｇ３、・・・、Ｇ（ｙ−１）に接続するトランジスタを含む画素１０１を１つの画素グループとし、複数のゲート線Ｇ２、Ｇ４、・・・、Ｇｙに接続するトランジスタを含む画素１０１をもう１つの画素グループとする。そして、複数の画素１０１の制御は、各画素グループで独立して行う。
【００２８】
次に、本発明の表示装置が含むゲートドライバ１０４の構成について、図２（Ａ）を用いて説明する。ゲートドライバ１０４の各々は、シフトレジスタ２０２、２０３、ＡＮＤ回路２０４、２０５、ＯＲ回路２０６、バッファ回路２０７を有する。
【００２９】
シフトレジスタ２０２、２０３の出力は、それぞれ、ＡＮＤ回路２０４、２０５に入力される。パルス幅制御信号ＰＷＣ１、ＰＷＣ２は、ＡＮＤ回路２０４、２０５の出力期間が重ならないようにするための信号であり、ＡＮＤ回路２０４、２０５の出力はＯＲ回路２０６に入力される。ＯＲ回路２０６の出力パルスはバッファ回路２０７によって電流増幅され、ゲート線Ｇ１、Ｇ３、・・・、Ｇ（ｙ−１）に出力される。ゲートドライバ１０５は、バッファ回路２０７の出力がゲート線Ｇ２、Ｇ４、・・・、Ｇに出力される以外は、ゲートドライバ１０４の構成と同様である。
【００３０】
次に、シフトレジスタ２０２、２０３の構成について、図２（Ｂ）を用いて説明する。シフトレジスタ２０２、２０３は複数のフリップフロップ回路２０８とＡＮＤ回路２０９を有する。シフトレジスタ２０２、２０３には、同じ構成のものが使用可能だが、別の構成のものを使用してもよい。
【００３１】
シフトレジスタ２１０には、クロック信号（ＧＣＬＫ）、スタートパルス信号（ＧＳＰ）などの各種制御信号が入力される。クロック信号の１周期の長さの前段の出力パルスが、フリップフロップ回路２０８によってクロック信号の半周期の長さだけシフトされて出力される。次に、ＡＮＤ回路２０９によってこの出力パルスと前段の出力とのＡＮＤをとることにより、クロック信号の半周期の長さのパルスが生成される。
【００３２】
次に、本発明の表示装置が含むソースドライバ１０３の構成について、図２（Ｃ）を用いて説明する。ソースドライバ１０３は、シフトレジスタ２１０、ラッチ回路２１１、２１２、選択回路２１３を有する。
【００３３】
シフトレジスタ２１０には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）などの各種制御信号が入力される。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ２１０においてタイミング信号が生成される。生成したタイミング信号は、１段目のラッチ回路２１１に順に入力される。ラッチ回路２１１にタイミング信号が入力されると、タイミング信号のパルスに同期して、ビデオ信号が順にラッチ回路２１１に書き込まれ、保持される。なお、本実施の形態ではラッチ回路２１１に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチ回路２１１をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。また、ラッチ回路２１１の全ステージのラッチ回路への、ビデオ信号の書き込みが１通り終了するまでの期間を、行選択期間と呼ぶ。実際には、上記行選択期間に水平帰線期間が加えられた期間を行選択期間に含むことがある。行選択期間が終了すると、２段目のラッチ回路２１２に、制御信号の１つに相当するラッチ信号が供給され、ラッチ信号に同期してラッチ回路２１１に保持されているビデオ信号が、ラッチ回路２１２に一斉に書き込まれる。ビデオ信号をラッチ回路２１２に送出し終えたラッチ回路２１１には、再びシフトレジスタ２１０からのタイミング信号に同期して、次のビットのビデオ信号の書き込みが順次行われる。この２順目の１行選択期間中には、ラッチ回路２１２に書き込まれ、保持されているビデオ信号が、選択回路２１３に入力される。そして、選択回路２１３により、ビデオ信号を出力するか、消去の信号を出力するかが選択され、選択されたビデオ信号又は消去の信号は、画素部１０２に入力される。なお、ソースドライバ１０３が出力するビデオ信号は、画素部１０２において画素１０１が画像を表示するための信号である。また、ソースドライバ１０３が出力する消去信号は、１水平期間の整数倍ではない点灯期間を設定する際に、画素１０１に供給される信号である。
【００３４】
本発明の表示装置の構成は、上記構成に限定されず、各画素１０１に各種信号の電圧または電源電圧を供給するための配線の種類及び数及び配置は、画素１０１の構成に合わせて適宜変更することが可能である。また、ソースドライバ１０３、ゲートドライバ１０４、１０５の構成は、上記構成に限定されず、画素部１０２の構成に合わせて適宜変更することが可能である。また、シフトレジスタ２０２、２０３、２１０は、複数のゲート線を順番に選択するタイミング信号を出力する回路であるが、シフトレジスタ２０２、２０３、２１０の代わりに、複数のゲート線をランダムに選択するタイミング信号を出力する回路（例えばデコーダ）を用いても良い。また、ソースドライバ１０３とゲートドライバ１０４、１０５は、画素部１０２と同じ基板上に形成しても良いし、異なる基板上に形成しても良い。
【００３５】
次に、画素部１０２の具体的な構成について、図３を用いて説明する。画素部１０２が含む複数の画素１０１の各々は、発光素子８０４、スイッチ用トランジスタ８０５、駆動用トランジスタ８０６、容量素子８０７を有する。
【００３６】
ソース線Ｓｎ（ｎは自然数、１≦ｎ≦ｘ）には、ソースドライバ１０３によってビデオ信号および消去信号が入力される。スイッチ用トランジスタ８０５は、ゲート線Ｇｋ（ｋは自然数）に入力される選択信号に従って、駆動用トランジスタ８０６のゲート電極への、ビデオ信号又は消去信号の電位の供給を制御する。駆動用トランジスタ８０６は、ビデオ信号又は消去信号の電位に従って、発光素子８０４への電流の供給を制御する。スイッチ用トランジスタ８０５のスイッチングは、ゲート線Ｇｋに入力される選択信号により制御される。また容量素子８０７は、駆動用トランジスタ８０６のゲート電圧を保持する。なお、駆動用トランジスタ８０６のゲート電圧を、駆動用トランジスタ８０６のゲート容量や他の寄生容量で賄うことが可能な場合、容量素子８０７を設けなくてもよい。
【００３７】
次に、画素部１０２におけるゲート線の配置について説明する。通常のプログレッシブ駆動が採用された画素部１０２では、奇数行目（Ｇ（２ｋ−１）行目）に配置されたゲート線は、奇数行目（（２ｋ−１）行目）に配置された画素１０１のスイッチ用トランジスタ８０５に接続する（ｋ＝１、２、・・・、ｙ／２）。また、偶数行目（Ｇ（２ｋ）行目）に配置されたゲート線は、偶数行目（（２ｋ）行目）に配置された画素１０１のスイッチ用トランジスタ８０５に接続する。つまり、奇数行目のゲート線は奇数行目の画素のスイッチ用トランジスタ８０５に接続し、偶数行目のゲート線は偶数行目の画素のスイッチ用トランジスタ８０５に接続する。
【００３８】
一方、本発明の表示装置の画素部１０２では、奇数行目（Ｇ（２ｋ−１）行目）に配置されたゲート線は、奇数列目（（ｎ−１）列目）で奇数行目（（２ｋ−１）行目）に配置された画素１０１のスイッチ用トランジスタ８０５と、偶数列目（ｎ列目）で偶数行目（２ｋ行目）の画素１０１のスイッチ用トランジスタ８０５に接続する。
また、偶数行目（Ｇ（２ｋ）行目）に配置されたゲート線は、偶数列目（ｎ列目）で奇数行目（（２ｋ−１）行目）に配置された画素１０１のスイッチ用トランジスタ８０５と、奇数列目（（ｎ−１）列目）で偶数行目（２ｋ行目）に配置された画素１０１のスイッチ用トランジスタ８０５に接続する。
つまり、本発明では、奇数行目のゲート線は、座標（奇数、奇数）と、座標（偶数、偶数）に配置された画素１０１が含むスイッチ用トランジスタ８０５に接続する。また、偶数行目のゲート線は、座標（偶数、奇数）、座標（奇数、偶数）に配置された画素１０１が含むスイッチ用トランジスタ８０５に接続する。ゲート線と画素１０１を上記のような接続関係にするため、奇数行目（Ｇ（２ｋ−１）行目）のゲート線を構成する導電層の一部は、偶数行目（２ｋ行目）のゲート線を構成する導電層の一部と重なることを特徴とする。このように、ゲート線の配置を工夫することにより、空間分散をより効果的に行い、擬似輪郭の発生を抑制することができる。
【００３９】
なお、ゲート線の配置はこの方法に限らない。例えば、画素１０１が含む赤・緑・青のいずれかに対応する３つの副画素にあわせて、３画素毎に別の行に配置された画素１０１のスイッチ用トランジスタ８０５をオン及びオフしてもよい。
【００４０】
次に、１フレーム期間で、４ビットの表示（総階調数３２の表示）を行う場合のタイミングチャートの例について、図４を用いて説明する。１フレーム期間は４つのサブフレーム期間に分割される。
【００４１】
期間Ｔｗ１Ａ〜Ｔｗ４Ａは、Ｇ（２ｋ−１）行目のゲート線を走査する期間であって、ソースドライバ１０３が画素１０１にビデオ信号を供給する期間を表す（図４、タイミングチャート４０１参照）。期間Ｔｗ１Ａ〜Ｔｗ４Ａの各々で、ｙ／２回、１行分の数のデータをサンプリングし、サンプリングしたデータをソース線に出力する。期間Ｔｗ１Ａは最下位ビット（１ビット目）のデータを出力する期間であり、期間Ｔｗ２Ａは下から２番目のビットのデータを出力する期間であり、期間Ｔｗ３Ａは下から３番目のビットのデータを出力する期間であり、期間Ｔｗ４Ａが最上位ビット（４ビット目）のデータを出力する期間である。
【００４２】
期間Ｔｗ１Ｂ〜Ｔｗ４Ｂは、Ｇ（２ｋ）行目のゲート線を走査する期間であって、ソースドライバ１０３が画素１０１にビデオ信号を供給する期間を表す（図４、タイミングチャート４０２参照）。期間Ｔｗ１Ｂ〜Ｔｗ４Ｂの各々で、ｙ／２回、１行分の数のデータをサンプリングし、サンプリングしたデータをソース線に出力する。期間Ｔｗ１Ｂは最下位ビット（１ビット目）のデータを出力する期間であり、期間Ｔｗ２Ｂは下から２番目のビットのデータを出力する期間であり、期間Ｔｗ３Ｂは下から３番目のビットのデータを出力する期間であり、期間Ｔｗ４Ｂは最上位ビット（４ビット目）のデータを出力する期間である。
【００４３】
期間Ｔｅ１Ａ〜Ｔｅ２Ａは、Ｇ（２ｋ−１）行目のゲート線を走査する期間であって、ソースドライバ１０３が画素１０１に消去信号を供給する期間を表す（図４、タイミングチャート４０３参照）。期間Ｔｅ１Ａ〜Ｔｅ２Ａの各々で、でｙ／２行分の数の画素を非点灯状態にする。期間Ｔｅ１Ａが最下位ビットのデータの消去に対応し、期間Ｔｅ４Ａが下から２番目のビットの消去に対応する。
【００４４】
期間Ｔｅ１Ｂ〜Ｔｅ２Ｂは、Ｇ（２ｋ）行目のゲート線を走査する期間であって、ソースドライバ１０３が画素１０１に消去信号を供給する期間を表す（図４、タイミングチャート４０４参照）。期間Ｔｅ１Ｂ〜Ｔｅ２Ｂの各々で、ｙ／２回行分の数の画素を非点灯状態にする。期間Ｔｅ１Ｂが最下位ビットのデータの消去に対応し、期間Ｔｅ４Ｂが下から２番目のビットの消去に対応する。
【００４５】
期間Ｔｉ１Ａ〜Ｔｉ４Ａ及び期間Ｔｉ１Ｂ〜Ｔｉ４Ｂは、実際に画素１０１が点灯する期間を表す。期間Ｔｉ１Ａ〜Ｔｉ４Ａは、期間Ｔｗ１Ａ〜Ｔｗ４Ａでソース線に出力されたビデオ信号に従って画素１０１が点灯する期間を表す。期間Ｔｉ１Ｂ〜Ｔｉ４Ｂは、期間Ｔｗ１Ｂ〜Ｔｗ４Ｂでソース線に出力されたビデオ信号に従って画素１０１が点灯する期間を表す。
【００４６】
そこで、図４に、１行目のゲート線Ｇ１によってスイッチングされるトランジスタを含む画素１０１の点灯のタイミングチャート４０５と、（ｙ−１）行目のゲート線Ｇ（ｙ−１）によってスイッチングされるトランジスタを含む画素１０１の点灯のタイミングチャート４１６を表す。また、２行目のゲート線Ｇ２によってスイッチングされるトランジスタを含む画素１０１の点灯のタイミングチャート４１７と、ｙ行目のゲート線Ｇｙによってスイッチングされるトランジスタを含む画素１０１の点灯のタイミングチャート４１８を表す。このように２つのグループで、同じビットのデータの点灯期間、すなわち、期間Ｔｉ１Ａと期間Ｔｉ１Ｂ、期間Ｔｉ２Ａと期間Ｔｉ２Ｂ、期間Ｔｉ３Ａと期間Ｔｉ３Ｂ、期間Ｔｉ４Ａと期間Ｔｉ４Ｂが１フレーム期間の中で出現するタイミングが異なるため、本発明は、空間分散を実現し、擬似輪郭の発生を抑制することができる。
【００４７】
また、１フレーム期間は複数のサブフレーム期間に分かれており、複数のサブフレーム期間の各々は、書き込み期間と点灯期間を有するが、本発明の表示装置の１フレーム期間における合計の書き込み期間は、単純なプログレッシブ駆動のパネルの１フレーム期間における合計の書き込み期間と変わらないため、駆動周波数を高くする必要がない。従って、駆動回路の周波数が高くなることがなく、また、駆動回路の信頼性を損ねることがない。
（実施の形態２）
【００４８】
本発明の表示装置の構成について、図５を用いて説明する。本発明の表示装置は、画素１０１が複数設けられた画素部１０２と、ソースドライバ１０３と、ゲートドライバ１０４、１０５とを有する。また画素部１０２は、複数のソース線Ｓｎ（ｎは自然数、１≦ｎ≦ｙ）、複数のゲート線Ｇａ（２ｋ）、Ｇｂ（２ｋ）（ｋは自然数、１≦ｋ≦ｙ／２）、複数の電源線Ｖｎが設けられており、これらの配線により、各画素１０１に対して各種信号の電圧または電源電圧が供給されている。
【００４９】
本発明は、複数のゲート線を複数のゲート線グループに分けることを特徴とする。また、複数のゲート線グループに対応して、複数の画素１０１を複数の画素グループに分けることを特徴とする。そして、複数の画素の制御は、各画素グループで独立して行うことを特徴としており、具体的には、各画素グループで、サブフレーム期間の出現の順番を変えることを特徴とする。
【００５０】
本実施の形態では、複数のゲート線Ｇａ（２ｋ）、Ｇｂ（２ｋ）を２つのグループに分けて、各グループにゲートドライバを設ける形態について説明する。具体的には、奇数行目に配置された複数のゲート線Ｇａ１、Ｇａ３、・・・、Ｇａ（２ｋ−１）、Ｇａ（２ｋ＋１）、・・・、Ｇａ（ｙ−１）、及びゲート線Ｇｂ１、Ｇｂ３、・・・、Ｇｂ（２ｋ−１）、Ｇｂ（２ｋ＋１）、・・・、Ｇｂ（ｙ−１）を１つのグループとし、偶数行目に配置された複数のゲート線Ｇａ２、Ｇａ４、・・・、Ｇａ（２ｋ）、Ｇａ（２Ｋ＋２）、・・・、Ｇａｙ、及びゲート線Ｇｂ２、Ｇｂ４、・・・、Ｇｂ（２ｋ）、Ｇｂ（２Ｋ＋２）、・・・、Ｇｂｙをもう１つのグループとする。そして、奇数行目のゲート線を走査するゲートドライバ１０４と、偶数行目のゲート線を走査するゲートドライバ１０５の２つを設けている。
【００５１】
本発明は、各画素のグループの制御は、各画素のグループで独立して行うことを特徴としており、具体的には、各画素のグループで、サブフレーム期間の出現の順番を変えることを特徴とする。
換言すると、本発明は、少なくとも、複数のサブフレーム期間が第１の順番で出現する第１の画素と、１フレーム期間において複数のサブフレーム期間が第２の順番で出現する第２の画素とを有することを特徴とする。また、複数のゲート線は、少なくとも、第１の画素が含むトランジスタが接続された第１のゲート線と、第２の画素が含むトランジスタが接続された第２のゲート線を有する。
【００５２】
画素１０１は、発光素子８０４、スイッチ用トランジスタ８０５、駆動用トランジスタ８０６、容量素子８０７、消去用トランジスタ８０８を有する。この構成は、上記の図２に示す構成に消去用トランジスタ８０８を追加した構成である。消去用トランジスタ８０８の配置により、強制的に発光素子８０４に電流が流れない期間を作ることができるため、デューティ比を向上させることができる。
【００５３】
次に、ゲートドライバ１０４の構成について、図６を用いて説明する。ゲートドライバ１０４の各々は、シフトレジスタ７０１、選択回路７０２、スイッチ７０３、レベルシフタ回路７０４、バッファ回路７０５とを有する。レベルシフタ回路７０４、バッファ回路７０５は各ゲート線に対応して設けられている。
【００５４】
シフトレジスタ７０１は、外部から供給される制御信号（クロック信号等）に従って、順次タイミングパルスを下段の回路に出力する。選択回路７０２は、スイッチ７０３に制御信号を供給する回路である。スイッチは選択回路７０２から出力される信号に従って、ゲート線Ｇａ１又はゲート線Ｇｂ１と導通状態となる。ゲートドライバ１０５の構成は、バッファ回路７０５の出力がゲート線Ｇａ２、Ｇａ４、・・・、Ｇａｎ、ゲート線Ｇｂ２、Ｇｂ４、・・・、Ｇｂｎに出力される以外は、ゲートドライバ１０４の構成と同様である。
【００５５】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。また、本実施の形態は、点灯期間が同じサブフレーム期間で画素の点灯又は非点灯の状態の入れ替えを行うことにより実現する手法、又は、点灯期間の和が等しい複数のサブフレーム期間間で画素の点灯又は非点灯の状態の入れ替えを行うことによって実現する手法と組み合わせて用いてもよい。
（実施の形態３）
【００５６】
本発明の表示装置の一形態である、画素部４０と、第１のゲートドライバ４１と、第２のゲートドライバと、ソースドライバ４３とを搭載したパネルについて説明する。基板２０上には、発光素子１３を含む画素を複数有する画素部４０、第１のゲートドライバ４１、第２のゲートドライバ４２、ソースドライバ４３及び接続フィルム４０７が設けられる（図７（Ａ）参照）。接続フィルム４０７は外部回路（ＩＣチップ）と接続する。
【００５７】
図７（Ｂ）はパネルのＡ−Ｂにおける断面図を示し、画素部４０に設けられた駆動用トランジスタ１２と発光素子１３と容量素子１６と、ソースドライバ４３に設けられたＣＭＯＳ回路４１０を示す。
画素部４０と第１のゲートドライバ４１、第２のゲートドライバ４２及びソースドライバ４３の周囲にはシール材４０８が設けられ、発光素子１３は、シール材４０８と対向基板４０６により封止される。この封止処理は、発光素子１３を水分から保護するための処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。基板２０上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体（ポリシリコン）により形成することが好適であり、そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有するパネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。
【００５８】
なお上記の図７に示す構成では、発光素子１３の画素電極は透光性を有し、発光素子１３の対向電極は遮光性を有する。従って、発光素子１３は下面出射を行う。
また上記とは異なる構成として、発光素子１３の画素電極は遮光性を有し、発光素子１３の対向電極は透光性を有する場合がある（図８（Ａ）参照）。この場合、発光素子１３は上面出射を行う。
【００５９】
また上記とは異なる構成として、発光素子１３の画素電極と、発光素子１３の対向電極の両者が透光性を有する場合がある（図８（Ｂ）参照）。この場合、発光素子１３は両面出射を行う。
【００６０】
なお、図７に示す構成では、駆動用トランジスタ１２のソースドレイン配線上に絶縁層を設けて、当該絶縁層上に発光素子１３の画素電極を設けている。しかしながら、本発明はこの構成に制約されず、図８（Ａ）（Ｂ）に示す構成のように、駆動用トランジスタ１２のソースドレイン配線と同じ層に、発光素子１３の画素電極が設けられてもよい。また、駆動用トランジスタ１２のソースドレイン配線と、発光素子１３の画素電極とが積層する部分は、図８（Ａ）に示すように、駆動用トランジスタ１２のソースドレイン配線が下層で、発光素子１３の画素電極が上層でもよいし、図８（Ｂ）に示すように、発光素子１３の画素電極が下層で、駆動用トランジスタ１２のソースドレイン配線が上層でもよい。
【００６１】
なお、画素部４０は絶縁表面上に形成された非晶質半導体（アモルファスシリコン）をチャネル部としたＴＦＴにより構成し、第１のゲートドライバ４１と、第２のゲートドライバと、ソースドライバ４３とはＩＣチップにより構成してもよい。ＩＣチップは、ＣＯＧ方式により基板２０上に貼り合わせたり、基板２０に接続する接続フィルム４０７に貼り合わせたりしてもよい。非晶質半導体は、ＣＶＤ法を用いることで、大面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。
【００６２】
本発明の表示装置が含む発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。発光素子の一つであるＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下電界発光層と略記）と、陽極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００６３】
また、本発明の表示装置において用いられるトランジスタには、多結晶半導体、微結晶半導体（セミアモルファス半導体を含む）、アモルファス半導体を用いた薄膜トランジスタを用いることができるが、本発明の表示装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の表示装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
（実施の形態４）
【００６４】
本発明の表示装置を用いた電子機器の一態様について、図９、１０を参照して説明する。ここで例示する電子機器は携帯電話装置であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５とを含む（図９参照）。パネル２７０１は、複数の画素がマトリクス状に配置された画素部を有しており、一対の基板により画素部が封止された状態である。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、中央処理回路（ＣＰＵ）、コントローラ回路、電源回路に相当する複数のＩＣチップが実装される。モジュールとは、パネルにプリント配線基板２７０３が実装された状態に相当する。
【００６５】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と一体化される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素部は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【００６６】
なお、筐体２７００、２７０６は、携帯電話装置の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について、図８を参照して説明する。
【００６７】
携帯端末である携帯電話装置は、画素部９１０２等を含む（図１０（Ａ）参照）。携帯端末である携帯型ゲーム装置は、画素部９８０１等を含む（図１０（Ｂ）参照）。デジタルビデオカメラは、画素部９７０１、９７０２等を含む（図１０（Ｃ）参照）。携帯情報端末であるＰＤＡ（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）は、画素部９２０１等を含む（図１０（Ｄ）参照）。テレビジョン装置は、画素部９３０１等を含む（図１０（Ｅ）参照）。モニター装置は、画素部９４０１等を含む（図１０（Ｆ）参照）。
【００６８】
本発明は、携帯端末である携帯電話装置（携帯電話機、携帯電話ともよぶ）、ＰＤＡ、電子手帳及び携帯型ゲーム機や、テレビジョン装置（テレビ、テレビジョン受信機ともよぶ）、ディスプレイ（モニター装置ともよぶ）、デジタルカメラ、デジタルビデオカメラ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の表示装置の構成を説明する図。
【図２】本発明の表示装置の構成を説明する図。
【図３】本発明の表示装置の構成を説明する図。
【図４】本発明の表示装置の構成を説明する図。
【図５】本発明の表示装置の構成を説明する図。
【図６】本発明の表示装置の構成を説明する図。
【図７】本発明の表示装置の構成を説明する図。
【図８】本発明の表示装置の構成を説明する図。
【図９】電子機器を示す図。
【図１０】電子機器を示す図。
【図１】
2006162762.tif 000003
【図２】
2006162762.tif 000004
【図３】
2006162762.tif 000005
【図４】
2006162762.tif 000006
【図５】
2006162762.tif 000007
【図６】
2006162762.tif 000008
【図７】
2006162762.tif 000009
【図８】
2006162762.tif 000010
【図９】
2006162762.tif 000011
【図１０】
2006162762.tif 000012