(57)【要約】【課題】  薄膜トランジスタ表示板の製造工程を簡素化する。また、画素電極の断線を防止できる薄膜トランジスタ表示板の製造方法を提供する。【解決手段】  本発明の一実施形態による薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成する段階と、前記ゲート線上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上にオーミック接触部材を形成する段階と、前記オーミック接触部材上にデータ線及びドレイン電極を形成する段階と、前記データ線及び前記ドレイン電極上に保護膜を蒸着する段階と、前記保護膜上に第１感光膜を形成する段階と、前記第１感光膜をマスクとして前記ゲート絶縁膜及び前記保護膜をエッチングすることによって、前記ドレイン電極の少なくとも一部と前記基板の少なくとも一部を露出させる段階と、導電体膜を蒸着する段階と、並びに前記第１感光膜を除去し、前記ドレイン電極の露出した部分上に画素電極を形成する段階とを含む。【選択図】      図１１Ａ
2006049889.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上にオーミック接触部材を形成する段階と、
前記オーミック接触部材上にデータ線及びドレイン電極を形成する段階と、
前記データ線及び前記ドレイン電極上に保護膜を蒸着する段階と、
前記保護膜上に第１感光膜を形成する段階と、
前記第１感光膜をマスクとして前記ゲート絶縁膜及び前記保護膜をエッチングすることによって、前記ドレイン電極の少なくとも一部と前記基板の少なくとも一部を露出させる段階と、
導電体膜を蒸着する段階と、
前記第１感光膜を除去して前記ドレイン電極の露出した部分上に画素電極を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法。
【請求項２】
前記導電体膜は前記第１感光膜上に位置した第１部分と残りの第２部分を有し、
前記第１部分は、前記第１感光膜パターンを除去するときにリフトオフ工程によって除去される請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項３】
前記画素電極は少なくとも一部分が前記基板と接している請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項４】
前記基板の露出した部分は、前記ドレイン電極の露出した部分を覆う請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項５】
前記ドレイン電極及び前記基板の露出した部分が前記ゲート線又は前記データ線で覆われた領域に該当する請求項４に記載の薄膜トランジスタ表示板の製造方法。
【請求項６】
前記保護膜は、前記データ線の一部を露出するコンタクトホールを有し、
前記データ線の露出した部分上に接触補助部材を形成する段階を更に含む
請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項７】
前記画素電極と前記接触補助部材は同時に形成する請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項８】
前記ゲート絶縁膜形成段階と、前記半導体層形成段階と、前記オーミック接触部材形成段階と、前記データ線及び前記ドレイン電極形成段階は、
前記ゲート線上にゲート絶縁膜、真性非晶質シリコン層、不純物非晶質シリコン層、データ導電層を順に蒸着する段階と、
前記データ導電層上に第２感光膜を形成する段階と、
前記第２感光膜をマスクとして前記データ導電層、前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を連続してエッチングすることによって、データ導電体、不純物半導体層及び真性半導体層を形成する段階と、
前記第２感光膜を変化させて第３感光膜を形成する段階と、
前記第３感光膜をマスクとして前記データ導電体及び前記不純物半導体層をエッチングして前記データ線及び前記ドレイン電極と前記オーミック接触部材を形成する段階と、
を含む請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項９】
前記第２感光膜は、遮光領域、半透過領域及び投光領域を有する光マスクを用いて形成する請求項８に記載の薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記第３感光膜を形成する段階はアッシング工程を含む請求項８に記載の薄膜トランジスタ表示板の製造方法。
【請求項１１】
前記ゲート絶縁膜形成段階と、前記半導体層形成段階と、前記オーミック接触部材形成段階と、前記データ線及び前記ドレイン電極形成段階は、一つのフォト工程からなる請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
前記データ線及び前記ドレイン電極はMoまたはCrを含む請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項１３】
前記画素電極はa-ITOまたはIZOからなる請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項１４】
基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上にオーミック接触部材を形成する段階と、
前記オーミック接触部材上にデータ線及びドレイン電極を形成する段階と、
前記データ線及び前記ドレイン電極上に保護膜を蒸着する段階と、
前記保護膜上に第１感光膜を形成する段階と、
前記第１感光膜をマスクとして前記ゲート絶縁膜及び前記保護膜をエッチングすることによって前記基板の一部を露出させる段階と、
前記第１感光膜を変化させて第２感光膜を形成する段階と、
前記第２感光膜をマスクとして前記保護膜をエッチングすることによって前記ドレイン電極を露出させる段階と、
導電体膜を蒸着する段階と、
前記第２感光膜を除去して前記ドレイン電極の露出した部分上に画素電極を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法。
【請求項１５】
前記第１感光膜は、遮光領域、半透過領域及び投光領域を有する光マスクを用いて形成する請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項１６】
前記第２感光膜を形成する段階はアッシング工程を含む請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項１７】
前記半導体層、前記オーミック接触部材、前記データ線及び前記ドレイン電極は、一つのフォト工程で形成される請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項１８】
前記導電体膜は前記第２感光膜パターン上に位置した第１部分と残りの第２部分を有し、前記第１部分は前記第１感光膜パターンを除去するときにリフトオフ工程によって除去される請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項１９】
前記画素電極は少なくとも一部が分前記基板及び前記ゲート絶縁膜と接している請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項２０】
前記ドレイン電極を露出する段階は前記ゲート絶縁膜の一部を露出し、前記ゲート線と前記データ線で覆われた領域では、前記ドレイン電極の露出した部分と前記ゲート絶縁膜の露出した部分を除けば、前記基板が露出している請求項１９に記載の薄膜トランジスタ表示板の製造方法。
【請求項２１】
前記保護膜は前記データ線の一部を露出するコンタクトホールを有し、前記画素電極形成段階で前記コンタクトホールを通じて前記データ線の露出した部分上に接触補助部材を形成する請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項２２】
前記ゲート絶縁膜形成段階と、前記半導体層形成段階と、前記オーミック接触部材形成段階と、前記データ線及び前記ドレイン電極形成段階は、
前記ゲート線上にゲート絶縁膜、真性非晶質シリコン層、不純物非晶質シリコン層、データ導電層を順に蒸着する段階と、
前記データ導電層上に第３感光膜を形成する段階と、
前記第３感光膜をマスクとして前記データ導電層、前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を連続してエッチングすることによって、データ導電体、不純物半導体層及び真性半導体層を形成する段階と、
前記第３感光膜を変化させて第４感光膜を形成する段階と、
前記第４感光膜をマスクとして前記データ導電体及び前記不純物半導体層をエッチングして、前記データ線及び前記ドレイン電極と前記オーミック接触部材を形成する段階と、
を含む請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項２３】
前記第３感光膜は、遮光領域、半透過領域及び投光領域を有する光マスクを用いて形成する請求項２２に記載の薄膜トランジスタ表示板の製造方法。
【請求項２４】
前記第４感光膜を形成する段階はアッシング工程を含む請求項２２に記載の薄膜トランジスタ表示板の製造方法。
【請求項２５】
基板上に形成されているゲート線と、
前記ゲート線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上に形成されているデータ線及びドレイン電極と、
前記データ線及び前記ドレイン電極の第１部分上に形成されている保護膜と、
前記基板及び前記ドレインの第２部分上に形成され、前記保護膜と同一な境界線を有する画素電極と、
を備える薄膜トランジスタ表示板。
【請求項２６】
前記保護膜は、前記データ線の一部を露出させるコンタクトホールを有し、
前記薄膜トランジスタ表示板は前記コンタクトホールに形成され、前記コンタクトホールと同一な境界線を有する接触補助部材を更に有する請求項２５に記載の薄膜トランジスタ表示板。
【請求項２７】
前記ゲート絶縁膜は、前記ドレイン電極下部を除けば前記保護膜と同一な境界線を有する請求項２５に記載の薄膜トランジスタ表示板。
【請求項２８】
前記ゲート絶縁膜は、前記ドレイン電極の一部の周りを除けば前記保護膜と同一な境界線を有し、前記ドレイン電極の一部の周り部分は露出している請求項２５に記載の薄膜トランジスタ表示板。
【請求項２９】
露出している前記ゲート絶縁膜部分は前記画素電極で覆われている請求項２８に記載の薄膜トランジスタ表示板。
【請求項３０】
前記半導体層は、前記データ線と前記ドレイン電極の間を除けば前記データ線及び前記ドレイン電極と同一な平面形状を有する請求項２５に記載の薄膜トランジスタ表示板。
【請求項３１】
前記画素電極は切開部を有する請求項２５に記載の薄膜トランジスタ表示板。
【請求項３２】
前記ゲート線と同一層からなり、前記画素電極と重畳する維持電極を更に備える請求項３１に記載の薄膜トランジスタ表示板。
【請求項３３】
前記ゲート絶縁膜上に形成され、前記画素電極と接続し、前記維持電極と重畳するストレージキャパシタ用導電体を更に備える請求項３２に記載の薄膜トランジスタ表示板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）や有機発光表示装置等、能動型（active matrix）表示装置は、ほぼ行列状に配列され、電界生成電極及びスイッチング素子を有する複数の画素を備える。スイッチング素子にはゲート、ソース及びドレイの三端子素子がある薄膜トランジスタ（ＴＦＴ）等があり、各画素の薄膜トランジスタは、ゲートに印加されるゲート信号に応答してソースに印加されるデータ信号を電界生成電極に伝達する。
【０００３】
また、このような表示装置は、薄膜トランジスタに信号を伝達する複数の信号線を有し、信号線にはゲート信号を伝達するゲート線と、データ信号を伝達するデータ線がある。
このような液晶表示装置及び有機発光表示装置は、薄膜トランジスタ、電界生成電極及び信号線を有する表示板を備え、これを薄膜トランジスタ表示板と言う。
薄膜トランジスタ表示板は、複数の導電層と絶縁層が積層された層状構造を有する。ゲート線、データ線及び電界生成電極は互いに異なる導電層で作られ、絶縁層で分離されている。
【０００４】
このように、層状構造を有する薄膜トランジスタ表示板は、数回のフォト工程と、それに伴うエッチング工程によって完成する。フォト工程は、生産コストが多くかかると同時に要する時間も極めて長いため、可能な限りその工程数を減らすことが好ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、薄膜トランジスタ表示板の製造工程を簡素化することである。また、画素電極の断線を防止できる薄膜トランジスタ表示板の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本願第１発明の薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成する段階、前記ゲート線上にゲート絶縁膜を形成する段階、前記ゲート絶縁膜上に半導体層を形成する段階、前記半導体層上にオーミック接触部材を形成する段階、前記オーミック接触部材上にデータ線及びドレイン電極を形成する段階、前記データ線及び前記ドレイン電極上に保護膜を蒸着する段階、前記保護膜上に第１感光膜を形成する段階、前記第１感光膜をマスクとして前記ゲート絶縁膜及び前記保護膜をエッチングすることによって、前記ドレイン電極の少なくとも一部と前記基板の少なくとも一部を露出させる段階、導電体膜を蒸着する段階、並びに前記第１感光膜を除去して前記ドレイン電極の露出した部分上に画素電極を形成する段階を含む。
【０００７】
ドレイン電極の少なくとも一部と基板の少なくとも１部を露出させる段階において、例えば後述の図８Ａ、８Ｂに示すように第１感光膜が積層されている部分と、第１感光膜が除去されている部分とが形成される。そして、この第１部分及び第２部分を用いて、後述の図１０Ａ、１０Ｂに示すようにドレイン電極の少なくとも一部と基板の少なくとも１部を露出させる。次に、後述の図１１Ａ、１１Ｂに示すように導電体膜を形成することによって、導電体膜は、第１感光膜上に位置する第１部分とその他の第２部分を有する。このとき、第１感光膜部分の厚さが厚いため、第１感光膜の表面と底面間の段差が大きく、導電体膜の第１部分と第２部分が少なくとも一部分互いに分離されて隙間が生じる。そのため、第１感光膜の側面が少なくとも一部分露出する。このような第１感光膜の露出した側面を通じてエッチング液が浸透し、これによって第１感光膜が除去される。この時、残った第１感光膜上に位置する導電体膜の第１部分も第１感光膜部分と共に除去されるため、結局導電体膜の第２部分のみが残る。
【０００８】
このように、ドレイン電極と画素電極を接続するコンタクトホール及び画素電極を同時に形成することによって、画素電極を形成するための別途のフォトエッチング工程を省略し、全体工程を簡素化することができる。その結果、薄膜トランジスタ表示板の製造時間を短縮しかつコストを節減することができる。
本願第２発明は、第１発明において、前記導電体膜は、前記第１感光膜上に位置した第１部分と残りの第２部分を有し、前記第１部分は、前記第１感光膜パターンを除去するときにリフトオフ工程で除去できる。
【０００９】
このような第１感光膜の露出した側面を通じてエッチング液が浸透し、これによって第１感光膜が除去される。この時、残った第１感光膜上に位置する導電体膜の第１部分も第１感光膜部分と共に除去されるため、結局導電体膜の第２部分のみが残る。
本願第３発明は、第１発明において、前記画素電極は、少なくとも一部分が前記基板と接することができる。
【００１０】
本願第４発明は、第１発明において、前記基板の露出した部分は、前記ドレイン電極の露出した部分を覆うことができる。
本願第５発明は、第４発明において、前記ドレイン電極及び前記基板の露出した部分は、前記ゲート線及び前記データ線で覆われた領域に該当することができる。
マスクである第１感光膜上に位置する導電体膜の第１部分は、第１感光膜部分と共に除去されるため、導電体膜の第２部分のみが残る。これらは複数の接触補助部材を構成する。この場合、図１１Ｂに示すように、データ線やゲート線の接触を補助する部材を構成する。このように、ドレイン電極と画素電極を接続するコンタクトホール及び画素電極を同時に形成するとともに、接触補助部材も同時に形成することができる。よって、画素電極を形成するための別途のフォトエッチング工程を省略し、全体工程を簡素化することができる。その結果、薄膜トランジスタ表示板の製造時間を短縮しかつコストを節減することができる。
【００１１】
本願第６発明は、第１発明において、前記保護膜は、前記データ線の一部を露出させるコンタクトホール（接触孔）を有することができ、この時、前記薄膜トランジスタ表示板の製造方法は、前記データ線の露出した部分上に接触補助部材を形成する段階を更に含むことができる。
本願第７発明は、第６発明において、前記画素電極及び前記接触補助部材は同時に形成することができる。
【００１２】
本願第８発明は、前記ゲート絶縁膜形成段階と、前記半導体層形成段階と、前記オーミック接触部材形成段階と、前記データ線及び前記ドレイン電極形成段階は、前記ゲート線上にゲート絶縁膜、真性非晶質シリコン層、不純物非晶質シリコン層、データ導電層を順次に蒸着する段階、前記データ導電層上に第２感光膜を形成する段階、前記第２感光膜をマスクとして前記データ導電層、前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を連続してエッチングすることによって、データ導電体、不純物半導体層及び真性半導体層を形成する段階、前記第２感光膜を変化させて第３感光膜を形成する段階、並びに前記第３感光膜をマスクとして前記データ導電体及び前記不純物半導体層をエッチングして前記データ線及び前記ドレイン電極と前記オーミック接触部材を形成する段階を含むことができる。
【００１３】
本願第９発明は、第８発明において、前記第２感光膜は、遮光領域、半透過領域及び投光領域を有する光マスクを用いて形成することができる。
本願第１０発明は、第８発明において、前記第３感光膜を形成する段階はアッシング工程を含むことができる。
本願第１１発明は、第１発明において、前記ゲート絶縁膜形成段階と、前記半導体層形成段階と、前記オーミック接触部材形成段階と、前記データ線及び前記ドレイン電極形成段階は、一つのフォト工程からなることができる。
【００１４】
本願第１２発明は、第１発明において、前記データ線及び前記ドレイン電極はMoまたはCrを含むことができる。
本願第１３発明は、第１発明において、前記画素電極はa-ITOまたはIZOを含むことができる。
本願第１４発明の薄膜トランジスタ表示板の製造方法は、基板上にゲート線を形成する段階、前記ゲート線上にゲート絶縁膜を形成する段階、前記ゲート絶縁膜上に半導体層を形成する段階、前記半導体層上にオーミック接触部材を形成する段階、前記オーミック接触部材上にデータ線及びドレイン電極を形成する段階、前記データ線及び前記ドレイン電極上に保護膜を蒸着する段階、前記保護膜上に第１感光膜を形成する段階、前記第１感光膜をマスクとして前記ゲート絶縁膜及び前記保護膜をエッチングすることによって前記基板の一部を露出させる段階、前記第１感光膜を変化させて第２感光膜を形成する段階、前記第２感光膜をマスクとして前記保護膜をエッチングすることによって前記ドレイン電極を露出させる段階、導電体膜を蒸着する段階、並びに前記第２感光膜を除去して前記ドレイン電極の露出した部分上に画素電極を形成する段階を含む。
【００１５】
本願第１５発明は、第１４発明において、前記第１感光膜は、遮光領域、半透過領域及び投光領域を有する光マスクを用いて形成することができる。
本願第１６発明は、第１４発明において前記第２感光膜を形成する段階はアッシング工程を含むことができる。
本願第１７発明は、第１４発明において、前記半導体層、前記オーミック接触部材、前記データ線及び前記ドレイン電極は一つのフォト工程で形成することができる。
【００１６】
本願第１８発明は、第１４発明において、前記導電体膜は、前記第２感光膜パターン上に位置した第１部分と、残りの第２部分を有し、前記第１部分は、前記第１感光膜パターンを除去するときにリフトオフ工程で除去できる。
本願第１９発明は、第１４発明において、前記画素電極は少なくとも一部分が前記基板及び前記ゲート絶縁膜と接することができる。
【００１７】
本願第２０発明は、第１９発明において、前記ドレイン電極を露出させる段階は、前記ゲート絶縁膜の一部を露出させることができ、前記ゲート線及び前記データ線で覆われた領域では、前記ドレイン電極の露出した部分と、前記ゲート絶縁膜の露出した部分を除けば、前記基板が露出していることができる。
本願第２１発明は、第１４発明において、前記保護膜は前記データ線の一部を露出させるコンタクトホールを有することができ、前記画素電極形成段階で、前記コンタクトホールを通じて前記データ線の露出した部分上に接触補助部材を形成することができる。
【００１８】
本願第２２発明は、第１４発明において、前記ゲート絶縁膜形成段階と、前記半導体層形成段階と、前記オーミック接触部材形成段階と、前記データ線及び前記ドレイン電極形成段階は、前記ゲート線上にゲート絶縁膜、真性非晶質シリコン層、不純物非晶質シリコン層、データ導電層を順次に蒸着する段階、前記データ導電層上に第３感光膜を形成する段階、前記第３感光膜をマスクとして前記データ導電層、前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を連続してエッチングすることによって、データ導電体、不純物半導体層及び真性半導体層を形成する段階、前記第３感光膜を変化させて第４感光膜を形成する段階、並びに前記第４感光膜をマスクとして前記データ導電体及び前記不純物半導体層をエッチングして、前記データ線及び前記ドレイン電極と前記オーミック接触部材を形成する段階を含むことができる。
【００１９】
本願第２３発明は、第２２発明において、前記第３感光膜は、遮光領域、半透過領域及び投光領域を有する光マスクを用いて形成することができる。
本願第２４発明は、第２２発明において、前記第４感光膜を形成する段階はアッシング工程を含むことができる。
本願第２５発明による薄膜トランジスタ表示板は、基板上に形成されているゲート線、前記ゲート線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層、前記半導体層上に形成されているデータ線及びドレイン電極、前記データ線及び前記ドレイン電極の第１部分上に形成されている保護膜、並びに前記基板及び前記ドレインの第２部分上に形成され、前記保護膜と同一な境界線を有する画素電極を備える。
【００２０】
本願第２６発明は、第２５発明において、前記保護膜は前記データ線の一部を露出させるコンタクトホールを有し、前記薄膜トランジスタ表示板は、前記コンタクトホールに形成され、前記コンタクトホールと同一な境界線を有する接触補助部材を更に有することができる。
本願第２７発明は、第２５発明において、前記ゲート絶縁膜は、前記ドレイン電極の下部を除けば前記保護膜と同一な境界線を有することができる。
【００２１】
本願第２８発明は、第２５発明において、前記ゲート絶縁膜は、前記ドレイン電極の一部の周りを除けば前記保護膜と同一な境界線を有し、前記ドレイン電極の一部の周り部分を露出させることができる。
本願第２９発明は、第２８発明において、ここで露出した前記ゲート絶縁膜の部分は、前記画素電極で覆われることができる。
【００２２】
本願第３０発明は、第２５発明において、前記半導体層は、前記データ線と前記ドレイン電極の間を除けば前記データ線及び前記ドレイン電極と同一な平面形状を有することができる。
本願第３１発明は、第２５発明において、前記画素電極は切開部を有することができる。
【００２３】
本願第３２発明は、第３１発明において、前記薄膜トランジスタ表示板は、前記ゲート線と同一層からなり、前記画素電極と重畳する維持電極を更に備える。
本願第３３発明は、第３１発明において、前記ゲート絶縁膜の上に形成され、前記画素電極と接続し前記維持電極と重畳するストレージキャパシタ用導電体を更に備えることができる。
【発明の効果】
【００２４】
本発明によれば、ドレイン電極と画素電極を接続するコンタクトホール及び画素電極を同時に形成することによって、画素電極を形成するための別途のフォトエッチング工程を省略し、全体工程を簡素化することができる。その結果、薄膜トランジスタ表示板の製造時間を短縮しかつコストを節減することができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００２６】
まず、図１、図２Ａ及び図２Ｂを参照して、本発明の一実施形態による薄膜トランジスタ表示板について詳細に説明する。
図１は、本発明の一実施形態による薄膜トランジスタ表示板の配置図であり、図２Ａは、図１に示す薄膜トランジスタ表示板をＩＩＡ−ＩＩＡ´線に沿って切断した断面図であり、図２Ｂは、図１に示す薄膜トランジスタ表示板をＩＩＢ−ＩＩＢ´線に沿って切断した断面図である。
【００２７】
透明なガラスまたはプラスチック等で作られた絶縁基板１１０上に複数のゲート線１２１が形成されている。
ゲート線１２１はゲート信号を伝達し、主に図中横方向に延びている。各ゲート線１２１は、下上に突出した複数のゲート電極１２４を有し、他の層または外部駆動回路との接続のため面積の広い端部を有することができる。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（flexible printed circuit film）（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積できる。ゲート駆動回路が基板１１０上に集積される場合、ゲート線１２１が延びてこれと直接接続することもできる。
【００２８】
ゲート線１２１は、アルミニウム（Al）やアルミニウム合金等のアルミニウム系金属、銀（Ag）や銀合金等の銀系金属、銅（Cu）や銅合金等の銅系金属、モリブデン（Mo）やモリブデン合金等のモリブデン系金属、クロム（Cr）、タンタル（Ta）及びチタニウム（Ti）等で作ることができる。ところが、これらは物理的な性質が異なる二つの導電膜（図示せず）を有する多重膜構造であることもできる。そのうち一つの導電膜は、信号遅延や電圧降下を減らせるように低い比抵抗（resistivity）の金属、例えばアルミニウム系金属、銀系金属、銅系金属等で形成される。これに対し、その他の導電膜は、他の物質、特にITO（indium tin oxide）及びIZO（indium zinc oxide）との物理的、化学的、電気的な接触特性が優れた物質、例えばモリブデン系金属、クロム、チタニウム、タンタル等で形成される。かかる組み合わせの良い例には、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。ところが、ゲート線１２１は、この他にも多様な金属または導電体で作ることができる。
【００２９】
ゲート線１２１の側面は基板１１０面に対し傾斜され、その傾斜角は約３０°乃至約８０°であると、平坦化の面などからも好ましい。
ゲート線１２１上には、窒化ケイ素（SiNx）または酸化ケイ素（SiOx）等からなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には水素化非晶質シリコン（非晶質シリコンは略してa-Siと称する）または多結晶シリコン（polysilicon）等からなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延びてゲート電極１２４に向けて延びた複数の突出部（projection）１５４を有する。
【００３０】
半導体１５１上には複数の線状及び島状オーミック接触部材１６１、１６５が形成されている。オーミック接触部材１６１、１６５は、リン等のｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコン等の物質で作られるか、あるいはシリサイドで作られる。線状オーミック接触部材１６１は複数の突出部１６３を有しており、この突出部１６３と島状オーミック接触部材１６５は対をなして半導体１５１の突出部１５４上に配置されている。
【００３１】
半導体１５１とオーミック接触部材１６１、１６５の側面も基板１１０面に対し傾斜され、その傾斜角は３０°乃至８０°程度である。
オーミック接触部材１６１、１６５上には複数のデータ線１７１及び複数のドレイン電極１７５が形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。各データ線１７１はゲート電極１２４に向けて延びた複数のソース電極１７３と、他の層または外部駆動回路との接続のために面積が広い端部１７９を有する。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積できる。データ駆動回路が基板１１０上に集積される場合、データ線１７１が延びてこれと直接接続できる。
【００３２】
ドレイン電極１７５はデータ線１７１と分離され、ゲート電極１２４を中心にソース電極１７３と対向している。各ドレイン電極１７５は、面積が広い一方の端部１７７と、棒形状である他方の端部を有し、棒形状の端部は折れ曲がったソース電極１７３で一部が覆われている。
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は半導体１５１の突出部１５４と共に一つの薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。
【００３３】
データ線１７１及びドレイン電極１７５はモリブデン、クロム、タンタル及びチタニウム等の耐火性金属またはこれらの合金で形成されることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を有する多重膜構造であることができる。多重膜構造の例には、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜がある。ところが、データ線１７１及びドレイン電極１７５は、この他にも多様な金属または導電体で作ることができる。
【００３４】
また、データ線１７１及びドレイン電極１７５もその側面が基板１１０面に対し３０°乃至８０°程度の傾斜角で傾斜されていることが好ましい。
オーミック接触部材１６１、１６５はその下の半導体１５１とその上のデータ線１７１及びドレイン電極１７５の間にのみ存在し、これらの間の接触抵抗を低くする。半導体１５１は、データ線１７１、ドレイン電極１７５及びその下のオーミック接触部材１６１、１６５と実質的に同一な形状である。ところが、半導体１５１にはソース電極１７３とドレイン電極１７５の間を始めとして、データ線１７１及びドレイン電極１７５で覆われず露出した部分がある。
【００３５】
データ線１７１、ドレイン電極１７５及び露出した半導体１５１部分の上には保護膜１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素等の無機絶縁物で形成されることが好ましい。更に、保護膜１８０は、有機絶縁物または低誘電率絶縁物等で作ることもできる。有機絶縁物と低誘電率絶縁物の誘電常数は４．０以下であることが好ましく、低誘電率絶縁物の例には、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:F等がある。有機絶縁物のうち感光性を有するもので保護膜１８０を形成することもでき、保護膜１８０の表面は平坦であることができる。しかし、保護膜１８０は、有機膜の優れた絶縁特性を有しながらも露出した半導体１５１部分に害を及ぼさないように下部無機膜と上部有機膜の二重膜構造を有することができる。
【００３６】
保護膜１８０にはデータ線１７１の端部１７９を露出させる複数のコンタクトホール（接触孔）１８２とゲート線１２１及びデータ線１７１で覆われた領域内に位置する複数の開口部１８７が形成されている。開口部１８７はドレイン電極１７５の広い端部１７７を露出させ、ドレイン電極１７５で覆われない開口部１８７のゲート絶縁膜１４０部分も除去されて基板１１０を露出させている。そのため、データ線１７１とドレイン電極１７５の下部を除けばゲート絶縁膜１４０は保護膜１８０と実質的に同一な平面形状を有する。
【００３７】
保護膜１８０の開口部１８７には複数の画素電極１９０が形成され、コンタクトホール１８２には複数の接触補助部材８２が形成されている。これらは、（非晶質）ＩＴＯまたはＩＺＯ等の透明な導電物質やアルミニウム、銀またはその合金等の反射性金属で作ることができる。画素電極１９０と接触補助部材８２の境界は、保護膜１８０の境界と実質的に一致する。
【００３８】
画素電極１９０はコンタクトホール１８５を通じてドレイン電極１７５と物理的・電気的に接続し、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。画素電極１９０及び共通電極は蓄電器（以下、液晶キャパシタと言う）をなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。
【００３９】
接触補助部材８２はコンタクトホール１８２を通じてデータ線１７１の端部１７９と接続する。接触補助部材８２はデータ線１７１の端部１７９と外部装置との接着性を補完し、これらを保護する。
前記したように、ゲート線１２１が他の層または外部装置と接続する場合、ゲート線１２１の端部を露出させるコンタクトホール（図示せず）及びその中の接触補助部材（図示せず）が形成されることができる。
【００４０】
次に、図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３乃至図１１Ｂ及び図１乃至図２Ｂを参照して詳細に説明する。
図３、図６及び図９は、それぞれ図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図である。図４Ａは、図３に示した薄膜トランジスタ表示板をＩＶＡ−ＩＶＡ´線に沿って切断した断面図であり、図４Ｂは、図３に示した薄膜トランジスタ表示板をＩＶＢ−ＩＶＢ´線に沿って切断した断面図である。図５Ａ及び図５Ｂは、図４Ａ及び図４Ｂに続く工程を示す図で、図５Ａは、図３に示した薄膜トランジスタ表示板をＩＶＡ−ＩＶＡ´線に沿って切断した断面図であり、図５Ｂは、図３に示した薄膜トランジスタ表示板をＩＶＢ−ＩＶＢ´線に沿って切断した断面図である。図７Ａは、図６に示す薄膜トランジスタ表示板をＶＩＩＡ−ＶＩＩＡ´線に沿って切断した断面図であり、図７Ｂは、図６に示す薄膜トランジスタ表示板をＶＩＩＢ−ＶＩＩＢ´線に沿って切断した断面図である。図８Ａ及び図８Ｂは、図７Ａ及び図７Ｂに続く工程を示す図で、図８Ａは、図６に示す薄膜トランジスタ表示板をＶＩＩＡ−ＶＩＩＡ´線に沿って切断した断面図であり、図８Ｂは、図６に示す薄膜トランジスタ表示板をＶＩＩＢ−ＶＩＩＢ´線に沿って切断した断面図である。図１０Ａは、図９に示す薄膜トランジスタ表示板をＸＡ−ＸＡ´線に沿って切断した断面図であり、図１０Ｂは、図９に示す薄膜トランジスタ表示板をＸＢ−ＸＢ´線に沿って切断した断面図である。図１１Ａ及び図１１Ｂは、図１０Ａ及び図１０Ｂに続く工程を示す図で、図１１Ａは、図９に示す薄膜トランジスタ表示板をＸＡ−ＸＡ´線に沿って切断した断面図であり、図１１Ｂは、図９に示す薄膜トランジスタ表示板をＸＢ−ＸＢ´線に沿って切断した断面図である。
【００４１】
まず、図３乃至図４Ｂに示したように、透明なガラス等で作られた絶縁基板１１０上に金属等の導電体層をスパッタリング法等で１，０００Å乃至３，０００Åの厚さに蒸着し写真エッチングして、ゲート電極１２４を有する複数のゲート線１２１を形成する。
図５Ａ及び図５Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を化学気相蒸着法（ＣＶＤ）等で連続して積層する。ゲート絶縁膜１４０の材料には窒化ケイ素を用いるのが良く、積層温度は約２５０〜４００℃、厚さは２，０００〜５，０００Å程度であることが好ましい。
【００４２】
次に、金属等の導電体層１７０をスパッタリング法等で所定の厚さに蒸着した後、その上に感光膜４０を１μm乃至２μmの厚さに塗布する。
光マスク（図示せず）を通じて感光膜４０に光を照射した後現像する。現像した感光膜の厚さは位置によって異なり、図５Ａ及び５Ｂで、感光膜４０は、厚さが次第に薄くなる第１乃至第３部分からなる。領域Ａ（以下、配線領域と言う）に位置した第１部分と、領域Ｂ（以下、チャンネル領域と言う）に位置した第２部分は、それぞれ図面符号４２及び４４で示す。領域Ｃ（以下、その他の領域と言う）に位置した第３部分に対しては図面符号は付しなかったが、これは第３部分が０の厚さを有していて下の導電体層１７０が露出しているためである。第１部分４２と第２部分４４の厚さの比は、後続工程での工程条件に応じて異ならせるが、第２部分４４の厚さを第１部分４２の厚さの１／２以下とすることが好ましく、例えば約４，０００Å以下であるのが良い。
【００４３】
このように、位置によって感光膜の厚さを異ならせる方法は様々で、露光マスクに投光領域と遮光領域のみならず半透過領域を設けるのがその一例である。半透過領域には、スリットパターン、格子パターンまたは透過率が中間であるか、厚さが中間である薄膜が備えられる。スリットパターンを用いる場合は、スリットの幅やスリット間の間隔がフォト工程に用いられる露光器の分解能より小さいことが好ましい。他の例には、リフローが可能な感光膜を用いる方法がある。即ち、投光領域と遮光領域のみを有する通常のマスクにリフローが可能な感光膜を形成した後リフローさせ、感光膜が残留しない領域に流すことによって薄い部分を形成する。
【００４４】
適切な工程条件を付与すると感光膜４２、４４厚さの差のため、下部層を選択的にエッチングすることができる。従って、一連のエッチング工程を経て図６乃至図７Ｂに示したようなソース電極１７３及び端部１７９を有する複数のデータ線１７１と、広い端部１７７を有する複数のドレイン電極１７５を形成し、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５及び突出部１５４を有する複数の線状半導体１５１を形成する。
【００４５】
説明の便宜上、配線領域Ａに位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第１部分とし、チャンネル領域Ｂに位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第２部分とし、その他の領域Ｃに位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第３部分とする。
【００４６】
このような構造を形成する工程順の例を次のように示す。
（１）その他の領域Ｃに位置した導電体層１７０、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分を除去、
（２）チャンネル領域Ｂに位置した感光膜の第２部分４４を除去、
（３）チャンネル領域Ｂに位置した導電体層１７０及び不純物非晶質シリコン層１６０の第２部分を除去、
（４）配線領域Ａに位置した感光膜の第１部分４２を除去。
【００４７】
工程順の他の例を次のように示す。
（１）その他の領域Ｃに位置した導電体層１７０の第３部分を除去、
（２）チャンネル領域Ｂに位置した感光膜の第２部分４４を除去、
（３）その他の領域Ｃに位置した不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分を除去、
（４）チャンネル領域Ｂに位置した導電体層１７０の第２部分を除去、
（５）配線領域Ａに位置した感光膜の第１部分４２を除去、
（６）チャンネル領域Ｂに位置した不純物非晶質シリコン層１６０の第２部分を除去。
【００４８】
感光膜の第２部分４４を除去するときに感光膜の第１部分４２の厚さは減少するが、感光膜の第２部分４４の厚さが感光膜の第１部分４２より薄いため、下部層が除去されたりエッチングされるのを防ぐ第１部分４２は除去されない。
適切なエッチング条件を選択すると、感光膜の第３部分の下の不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０部分と感光膜の第２部分４４を同時に除去することができる。これと同様に、感光膜の第２部分４４の下の不純物非晶質シリコン層１６０部分と感光膜の第１部分４２を同時に除去することができる。例えば、SF6とHClの混合気体やSF6とO2の混合気体を用いると、ほぼ同一なエッチング率で感光膜と真性非晶質シリコン層１５０（または不純物非晶質シリコン層１６０）をエッチングすることができる。
【００４９】
導電体層１７０の表面に感光膜残留物が残っている場合は、アッシング処理等によって除去する。
第１例のステップ３または第２例のステップ４において、真性非晶質シリコン層１５０をエッチングするときに用いるエッチング気体の例として、CF4とHClの混合気体やCF4とO2の混合気体があり、CF4とO2を用いると均一な厚さに非晶質シリコン層１５０を形成することができる。
【００５０】
次に図８Ａ及び図８Ｂに示したように、データ線１７１及びドレイン電極１７５の上に保護膜１８０を積層した後、その上に感光性有機膜５０を塗布する。基板１１０上に光マスク６０を整列した後、光マスク６０を通じて露光する。
光マスク６０は、透明な基板６１とその上の不透明な遮光層６２を備え、投光領域ＴＡ１と遮光領域ＢＡ１に区分される。遮光層６２は投光領域ＴＡ１に位置した開口部を有している。投光領域ＴＡ１はゲート線１２１とデータ線１７１で覆われた領域と対向し、その他の部分は遮光領域ＢＡ１と対向する。図８Ａ及び図８Ｂで、感光膜５０の斜線部分は投光領域ＴＡ１と対向しており光に露出する部分を示し、感光膜５０の残りの部分は遮光領域ＢＡ１と対向しており光に露出しない部分を示す。
【００５１】
このような感光性有機膜５０を現像すると、図９乃至図１０Ｂに示したように光に露出しない部分５７が残る。残った感光膜部分５７をエッチングマスクで保護膜１８０をエッチングして、ドレイン電極１７５の広い端部１７７を露出させる複数の開口部１８７とデータ線１７１の端部１７９を露出させる複数のコンタクトホール１８２を形成した後、引き続き露出したゲート絶縁膜１４０部分をエッチングで除去して基板１１０を露出させる。
【００５２】
次に図１１Ａ及び図１１Ｂに示したように、IZO、ITOまたは非晶質ITO（a-ITO）で作られた導電体膜９０をスパッタリング法等で積層する。
導電体膜９０は、感光膜５７上に位置する第１部分９１とその他の第２部分９２を有するが、感光膜部分５７の厚さが厚いため、感光膜５７の表面と底面間の段差が大きく、導電体膜９０の第１部分９１と第２部分９２が少なくとも一部分互いに分離されて隙間が生じ、そのため感光膜５７の側面が少なくとも一部分露出する。
【００５３】
次に基板１１０を感光膜溶剤に浸漬すると、溶剤は残った感光膜５７の露出した側面を通じて感光膜５７に浸透し、これによって感光膜５７が除去される。この時、残った感光膜５７上に位置する透明導電体膜９０の第１部分９１もリフトオフ工程によって感光膜部分５７と共に除去されるため、結局導電体膜９０の第２部分９２のみが残り、図１乃至図２Ｂに示したように、これらは複数の画素電極１９０及び複数の接触補助部材８２を構成する。
【００５４】
前記したように、本実施形態では、データ線１７１及びドレイン電極１７５と、その下部のオーミック接触部材１６１、１６５及び半導体１５１を一つのフォト工程で形成し、画素電極１９０及び接触補助部材８２を形成するための別途のフォト工程を省略し、全体の工程を簡素化する。
次に図１２と図１３Ａ及び図１３Ｂを参照して、本発明の他の実施形態による薄膜トランジスタ表示板について詳細に説明する。
【００５５】
図１２は、本発明の他の実施形態による薄膜トランジスタ表示板の配置図であり、図１３Ａは、図１２に示した薄膜トランジスタ表示板をＸＩＩＩＡ−ＸＩＩＩＡ´線に沿って切断した断面図であり、図１３Ｂは、図１２に示した薄膜トランジスタ表示板をＸＩＩＩＢ−ＸＩＩＩＢ´線に沿って切断した断面図である。
図１２乃至図１３Ｂを参照すれば、本実施形態による薄膜トランジスタ表示板の層状構造は、図１乃至図２Ｂに示した薄膜トランジスタ表示板の層状構造とほぼ同様である。
【００５６】
即ち、ゲート電極１２４を有する複数のゲート線１２１が基板１１０上に形成され、その上にゲート絶縁膜１４０、突出部１５４を有する複数の線状半導体１５１、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順に形成されている。ソース電極１７３及び端部１７９を有する複数のデータ線１７１と、広い端部１７７を有する複数のドレイン電極１７５がオーミック接触部材１６１、１６５上に形成され、その上に保護膜１８０が形成されている。保護膜１８０には複数のコンタクトホール１８２と複数の開口部１８７が形成され、開口部１８７及びコンタクトホール１８２にはそれぞれ複数の画素電極１９０及び複数の接触補助部材８２が形成されている。
【００５７】
しかし、図１乃至図２Ｂの薄膜トランジスタ表示板とは異なって、開口部１８７内のドレイン電極１７５周りのゲート絶縁膜１４０部分が露出しない。
次に図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を製造する方法について、図１４Ａ乃至図１８Ｂ及び図１２乃至図１３Ｂを参照して詳細に説明する。
図１４Ａ及び図１４Ｂは、図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における断面図で、それぞれ図１２に示すＸＩＩＩＡ−ＸＩＩＩＡ´線及びＸＩＩＩＢ-ＸＩＩＩＢ´線に沿って切断した断面図であり、図１５Ａ及び図１５Ｂは、それぞれ図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩＡ−ＸＩＩＩＡ´線及びＸＩＩＩＢ−ＸＩＩＩＢ´線に沿って切断した断面図で、図１４Ａ及び図１４Ｂに続く工程を示す図であり、図１６Ａ及び図１６Ｂは、それぞれ図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩＡ−ＸＩＩＩＡ´線及びＸＩＩＩＢ−ＸＩＩＩＢ´線に沿って切断した断面図で、図１５Ａ及び図１５Ｂに続く工程を示す図であり、図１７Ａ及び図１７Ｂは、それぞれ図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩＡ−ＸＩＩＩＡ´線及びＸＩＩＩＢ−ＸＩＩＩＢ´線に沿って切断した断面図で、図１６Ａ及び図１６Ｂに続く工程を示す図であり、図１８Ａ及び図１８Ｂは、それぞれ図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩＡ−ＸＩＩＩＡ´線及びＸＩＩＩＢ−ＸＩＩＩＢ´線に沿って切断した断面図で、図１６Ａ及び図１６Ｂに続く工程を示す図である。
【００５８】
図１４Ａ乃至１４Ｂに示したように、ゲート電極１２４を有する複数のゲート線１２１、ゲート絶縁膜１４０を形成し、ソース電極１７３と端部１７９を有する複数のデータ線１７１及び広い端部１７７を有する複数のドレイン電極１７５を形成し、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５、並びに突出部１５４を有する複数の線状半導体１５１を形成する。このような過程は、図３乃至図７Ｂを参照して説明したものと同様である。
【００５９】
次に、保護膜１８０を積層した後、その上に感光性有機膜７０を塗布し、その上に光マスク６５を整列する。
光マスクは透明な基板６６とその上の不透明な遮光層６７を有し、投光領域ＴＡ２、遮光領域ＢＡ２及び半透過領域ＳＡ２に区分される。遮光層６７は投光領域ＴＡ２に位置した開口部と、半透過領域Ｓ２Ａに位置したスリットを有する。開口部及びスリットはその幅が所定値より大きいか否かによって決定されるが、開口部はその幅が所定値より大きい場合であり、スリットはその幅が所定値より小さい場合である。半透過領域ＳＡ２はドレイン電極１７５の一部及びその周りの領域、並びにデータ線１７１の端部１７９と対向し、投光領域ＴＡ２はゲート線１２１とデータ線１７１で囲まれた領域の中で半透過領域ＳＡ２を除いた残りの部分と対向し、その他の部分は遮光領域ＢＡ２と対向する。
【００６０】
このような光マスク６５を通じて感光性有機膜７０に光を照射した後現像すると、図１５Ａ及び図１５Ｂに示したように、厚さの厚い第１部分７２と厚さが第１部分７２に比べて薄い第２部分７４が残る。図１４Ａ及び図１４Ｂに示す斜線部分は現象後に無くなる部分を示し、図面符号５６は、感光膜７０の半透過領域ＳＡと対向する部分で現象後に除去される部分を示す。
【００６１】
図１５Ａ乃至図１５Ｂを参照すれば、残った感光膜部分７２、７４をエッチングマスクとして保護膜１８０及びその下のゲート絶縁膜１４０をエッチングして基板１１０を露出させる。次に、図１６Ａ乃至図１６Ｂに示したように、アッシング工程等を施して感光膜７０の第２部分７４を除去する一方、第１部分７２の厚さを減少させて感光膜部分７７を形成する。
【００６２】
図１７Ａ乃至図１７Ｂに示したように、残りの感光膜部分７７をエッチングマスクとして保護膜１８０をエッチングし、感光膜７７で覆われない保護膜１８０部分を除去することによって、ドレイン電極１７５の一部及びドレイン電極１７５周りのゲート絶縁膜１４０の一部を露出させる開口部１８７と、データ線１７１の端部１７９を露出させるコンタクトホール１８２を形成する。
【００６３】
図１８Ａ及び図１８Ｂに示したように、IZOまたはITOまたはa-ITO膜をスパッタリング法等で積層して導電体膜９０を形成する。導電体膜９０は感光膜７７上に位置する第１部分９１と残りの第２部分９２を有する。リフトオフ工程を用いて、残った感光膜部分７７とその上に位置した透明導電体膜９０の第１部分９１を除去し第２部分９２のみを残すことによって、図１２、図１３Ａ及び図１３Ｂに示したように、複数の画素電極１９０と複数の接触補助部材８２を完成する。
【００６４】
この時、図１８Ａでは、図１１Ａと比較して、ドレイン電極１７５の周りにゲート絶縁膜１４０が露出していてドレイン電極１７５の表面から基板１１０に至るプロファイルが緩慢である。そのため、ドレイン電極１７５の周縁で画素電極１９０とドレイン電極１７５の接続が絶たれるおそれがない。
このように、本実施形態においてもデータ線１７１及びドレイン電極１７５とその下部のオーミック接触部材１６１、１６５及び半導体１５１を一つのフォト工程で形成し、画素電極１９０及び接触補助部材８２を形成するための別途のフォト工程を省略し、全体工程を簡素化する。
【００６５】
前記した図１乃至図１１Ｂの薄膜トランジスタ及びその製造方法に関するほとんどの特徴は、図１２乃至図１８Ｂの薄膜トランジスタ表示板及びその製造方法にも適用可能である。
次に、本発明の他の実施形態による薄膜トランジスタ表示板について、図１９及び図２０を参照して詳細に説明する。
【００６６】
図１９は、本発明の他の実施形態による薄膜トランジスタ表示板の配置図であり、図２０は、図１９に示した薄膜トランジスタ表示板をＸＸ−ＸＸ´線に沿って切断した断面図である。
図１９及び図２０に示したように、本実施形態による薄膜トランジスタ表示板は、図１乃至図２Ｂに示した薄膜トランジスタ表示板とほとんど同一な層状構造を有する。
【００６７】
即ち、ゲート電極１２４を有する複数のゲート線１２１が基板１１０上に形成され、その上にゲート絶縁膜１４０、突出部１５４を有する複数の線状半導体１５１、突出部１６３を有する複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５が順に形成されている。ソース電極１７３及び端部１７９を有する複数のデータ線１７１と複数のドレイン電極１７５がオーミック接触部材１６１、１６５上に形成され、保護膜１８０がその上に形成されている。保護膜１８０には複数のコンタクトホール１８２と開口部１８７が形成され、開口部１８７及びコンタクトホール１８２にはそれぞれ画素電極１９０及び接触補助部材８２が形成されている。
【００６８】
ところが、図１乃至図２Ｂに示した薄膜トランジスタ表示板とは異なって、画素電極１９０に切開部１９１が形成されており、保護膜１８０は切開部１９１内に入っている部分を有する。
また、基板１１０上にはゲート線１２１と同一な層からなる維持電極線１３１が形成されている。維持電極線１３１はゲート線１２１とほぼ平行に延びて共通電極表示板（図示せず）の共通電極（図示せず）に印加される共通電圧等の所定の電圧の印加を受ける。各維持電極線１３１は下上に拡張されており、画素電極１９０と重畳する拡張部１３７を有する。
【００６９】
ゲート絶縁膜１４０上にはストレージキャパシタ用導電体１７８が形成されている。ストレージキャパシタ用導電体１７８は画素電極１９０と接触し、維持電極線１３１の拡張部１３７を幅方向に完全に覆うように拡張部１３７と重畳する。ストレージキャパシタ用導電体１７８の下にはストレージキャパシタ用導電体１７８と実質的に同一な平面形状を有する島状半導体１５７と島状オーミック接触部材１６７が順に形成されている。
【００７０】
画素電極１９０に接続されているストレージキャパシタ用導電体１７８及び維持電極線１３１は、画素電極１９０と共通電極がなす液晶キャパシタの電荷保存能力を補強するストレージキャパシタを構成する。
更に、ゲート線１２１は他の層または外部駆動回路との接続のために面積が広い端部１２９を有し、保護膜１８０及びゲート絶縁膜１４０にはこの端部１２９を露出させるコンタクトホール１８１が形成され、コンタクトホール１８１の中には接触補助部材８１が形成されている。
【００７１】
このような薄膜トランジスタ表示板を製造する方法は図１乃至図１１Ｂに示したものと類似する。ただし、ゲート線１２１を形成するときに維持電極線１３１を共に形成し、データ線１７１及びドレイン電極１７５とその下の半導体１５１及びオーミック接触部材１６１、１６５を形成するときにストレージキャパシタ用導電体１７８と、その下の半導体１５７と、オーミック接触部材１６７を共に形成するという点、更にコンタクトホール１８２及び開口部１８７を形成するときにゲート線１２１の端部１２９にもコンタクトホール１８１を形成し、画素電極１９０及び接触補助部材８２を形成するときに接触補助部材８１を共に形成するという点が異なる。
【００７２】
前記した図１乃至図１１Ｂの薄膜トランジスタ表示板及びその製造方法に関するほとんどの特徴は、図１９及び図２０の薄膜トランジスタ表示板及びその製造方法にも適用可能である。
以上のように本発明によれば、ドレイン電極と画素電極を接続するコンタクトホール及び画素電極を同時に形成することによって、画素電極を形成するための別途のフォトエッチング工程を省略し、全体工程を簡素化することができる。その結果、薄膜トランジスタ表示板の製造時間を短縮しかつコストを節減することができる。
【００７３】
本発明は、液晶表示装置及び有機発光表示装置を始めとする様々な表示装置に適用することができる。有機発光表示装置は、ゲート線とデータ線に接続された薄膜トランジスタと画素電極に接続された薄膜トランジスタ等、少なくとも二つの薄膜トランジスタを備え、画素電極と共通電極の間に有機発光部材が備えられている。
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものでなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施形態による薄膜トランジスタ表示板の配置図である。
【図２Ａ】図１に示す薄膜トランジスタ表示板をＩＩａ−ＩＩａ´線に沿って切断した断面図である。
【図２Ｂ】図１に示す薄膜トランジスタ表示板をＩＩｂ−ＩＩｂ´線に沿って切断した断面図である。
【図３】図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図である。
【図４Ａ】図３に示す薄膜トランジスタ表示板をＩＶａ−ＩＶａ´線に沿って切断した断面図である。
【図４Ｂ】図３に示す薄膜トランジスタ表示板をＩＶｂ−ＩＶｂ´線に沿って切断した断面図である。
【図５Ａ】図４Ａ及び図４Ｂに続く工程を示す図で、図３に示す薄膜トランジスタ表示板をＩＶａ−ＩＶａ´線に沿って切断した断面図である。
【図５Ｂ】図４Ａ及び図４Ｂに続く工程を示す図で、図３に示す薄膜トランジスタ表示板をＩＶｂ−ＩＶｂ´線に沿って切断した断面図である。
【図６】図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図である。
【図７Ａ】図６に示す薄膜トランジスタ表示板をＶＩＩａ−ＶＩＩａ´線に沿って切断した断面図である。
【図７Ｂ】図６に示す薄膜トランジスタ表示板をＶＩＩｂ−ＶＩＩｂ´線に沿って切断した断面図である。
【図８Ａ】図７Ａ及び図７Ｂに続く工程を示す図で、図６に示す薄膜トランジスタ表示板をＶＩＩａ−ＶＩＩａ´線に沿って切断した断面図である。
【図８Ｂ】図７Ａ及び図７Ｂに続く工程を示す図で、図６に示す薄膜トランジスタ表示板をＶＩＩｂ−ＶＩＩｂ´線に沿って切断した断面図である。
【図９】図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における配置図である。
【図１０Ａ】図９に示す薄膜トランジスタ表示板をＸａ−Ｘａ´線に沿って切断した断面図である。
【図１０Ｂ】図９に示す薄膜トランジスタ表示板をＸｂ−Ｘｂ´線に沿って切断した断面図である。
【図１１Ａ】図１０Ａ及び図１０Ｂに続く工程を示す図で、図９に示す薄膜トランジスタ表示板をＸａ−Ｘａ´線に沿って切断した断面図である。
【図１１Ｂ】図１０Ａ及び図１０Ｂに続く工程を示す図で、図９に示す薄膜トランジスタ表示板をＸｂ−Ｘｂ´線に沿って切断した断面図である。
【図１２】本発明の他の実施形態による薄膜トランジスタ表示板の配置図である。
【図１３Ａ】図１２に示した薄膜トランジスタ表示板をＸＩＩＩａ−ＸＩＩＩａ´線に沿って切断した断面図である。
【図１３Ｂ】図１２に示した薄膜トランジスタ表示板をＸＩＩＩｂ−ＸＩＩＩｂ´線に沿って切断した断面図である。
【図１４Ａ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における断面図で、図１２に示すＸＩＩＩａ−ＸＩＩＩａ´線に沿って切断した図である。
【図１４Ｂ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法の中間段階における断面図で、図１２に示すＸＩＩＩｂ−ＸＩＩＩｂ´線に沿って切断した図である。
【図１５Ａ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩａ−ＸＩＩＩａ´線に沿って切断した断面図で、図１４Ａ及び図１４Ｂに続く工程を示す図である。
【図１５Ｂ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩｂ−ＸＩＩＩｂ´線に沿って切断した断面図で、図１４Ａ及び図１４Ｂに続く工程を示す図である。
【図１６Ａ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩａ−ＸＩＩＩａ´線に沿って切断した断面図で、図１５Ａ及び図１５Ｂに続く工程を示す図である。
【図１６Ｂ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩｂ−ＸＩＩＩｂ´線に沿って切断した断面図で、図１５Ａ及び図１５Ｂに続く工程を示す図である。
【図１７Ａ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩａ−ＸＩＩＩａ´線に沿って切断した断面図で、図１６Ａ及び図１６Ｂに続く工程を示す図である。
【図１７Ｂ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩｂ−ＸＩＩＩｂ´線に沿って切断した断面図で、図１６Ａ及び図１６Ｂに続く工程を示す図である。
【図１８Ａ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩａ−ＸＩＩＩａ´線に沿って切断した断面図で、図１６Ａ及び図１６Ｂに続く工程を示す図である。
【図１８Ｂ】図１２乃至図１３Ｂに示した薄膜トランジスタ表示板を図１２に示すＸＩＩＩｂ−ＸＩＩＩｂ´線に沿って切断した断面図で、図１６Ａ及び図１６Ｂに続く工程を示す図である。
【図１９】本発明の他の実施形態による薄膜トランジスタ表示板の配置図である。
【図２０】図１９に示す薄膜トランジスタ表示板をＸＸ−ＸＸ´線に沿って切断した断面図である。
【符号の説明】
【００７５】
４０、４２、４４、５０、５７、７０、７２、７４  感光膜
６０、６５  光マスク
６１、６６  基板
６２、６７  光遮断層
８１、８２  接触補助部材
９０、９１、９２  導電体膜
１１０  絶縁基板
１２１、１２９  ゲート線
１２４  ゲート電極
１３１、１３７  維持電極線
１４０  ゲート絶縁膜
１５０  真性非晶質シリコン層
１５１、１５４  半導体
１６０  不純物非晶質シリコン層
１６１、１６３、１６５  オーミック接触部材
１７０  導電体層
１７１、１７９  データ線
１７３  ソース電極
１７５、１７７  ドレイン電極
１７８  ストレージキャパシタ用導電体
１８０  保護膜
１８１、１８２  コンタクトホール
１８７  開口部
１９０  画素電極
ＢＡ１、ＢＡ２  遮光領域
ＳＡ  半透過領域
ＴＡ１、ＴＡ２  投光領域
【図１】
2006049889.tif 000003
【図２Ａ】
2006049889.tif 000004
【図２Ｂ】
2006049889.tif 000005
【図３】
2006049889.tif 000006
【図４Ａ】
2006049889.tif 000007
【図４Ｂ】
2006049889.tif 000008
【図５Ａ】
2006049889.tif 000009
【図５Ｂ】
2006049889.tif 000010
【図６】
2006049889.tif 000011
【図７Ａ】
2006049889.tif 000012
【図７Ｂ】
2006049889.tif 000013
【図８Ａ】
2006049889.tif 000014
【図８Ｂ】
2006049889.tif 000015
【図９】
2006049889.tif 000016
【図１０Ａ】
2006049889.tif 000017
【図１０Ｂ】
2006049889.tif 000018
【図１１Ａ】
2006049889.tif 000019
【図１１Ｂ】
2006049889.tif 000020
【図１２】
2006049889.tif 000021
【図１３Ａ】
2006049889.tif 000022
【図１３Ｂ】
2006049889.tif 000023
【図１４Ａ】
2006049889.tif 000024
【図１４Ｂ】
2006049889.tif 000025
【図１５Ａ】
2006049889.tif 000026
【図１５Ｂ】
2006049889.tif 000027
【図１６Ａ】
2006049889.tif 000028
【図１６Ｂ】
2006049889.tif 000029
【図１７Ａ】
2006049889.tif 000030
【図１７Ｂ】
2006049889.tif 000031
【図１８Ａ】
2006049889.tif 000032
【図１８Ｂ】
2006049889.tif 000033
【図１９】
2006049889.tif 000034
【図２０】
2006049889.tif 000035