(57)【要約】【課題】  記憶容量を増大させることなく複雑なタイミング信号を生成可能なタイミング信号生成回路及び同回路を有する撮影装置を提供する。【解決手段】  メモリとパルスジェネレータとを有するタイミング信号生成回路を備えた撮影装置において、メモリは、タイミング信号のパルス数を示すパルス数データを記憶し、パルスジェネレータは、タイミング信号の立ち上り信号を生成する立ち上り信号生成回路と、立ち下り信号を生成する立ち下り信号生成回路と、パルス数データに応じた個数の立ち上り信号生成回路及び立ち下り信号生成回路で生成した立ち上り及び立ち下り信号をアクティブ状態とするアクティブ制御回路と、このアクティブ状態とされた立ち上り及び立ち下り信号に基づいてタイミング信号を生成するパルス生成回路とを有することとした。【選択図】図３
2006033338.tif 000002
【特許請求の範囲】
【請求項１】
生成するタイミング信号の各パルスの立ち上り位置データ及び立ち下り位置データを記憶させるメモリと、前記立ち上り位置データ及び立ち下り位置データに基づいて前記タイミング信号を生成するパルスジェネレータとを有するタイミング信号生成回路において、
前記メモリは、前記タイミング信号のパルス数を示すパルス数データを記憶し、
前記パルスジェネレータは、
各前記立ち上り位置データに基づいて立ち上り信号を生成する立ち上り信号生成回路と、
各前記立ち下り位置データに基づいて立ち下り信号を生成する立ち下り信号生成回路と、
前記パルス数データに応じた個数の前記立ち上り信号生成回路及び前記立ち下り信号生成回路で生成した前記立ち上り信号及び前記立ち下り信号をアクティブ状態とするアクティブ制御回路と、
前記アクティブ制御回路によりアクティブ状態とされた前記立ち上り信号及び前記立ち下り信号に基づいて前記タイミング信号を生成するパルス生成回路とを有することを特徴とするタイミング信号生成回路。
【請求項２】
前記パルスジェネレータは、予め設定した回数だけ繰り返して前記パルス生成回路から信号出力を行わせるリピート回路を有することを特徴とする請求項１に記載のタイミング信号生成回路。
【請求項３】
前記パルスジェネレータは、予め設定した時間だけ前記パルス生成回路からの信号出力を停止させるオフセット回路を有することを特徴とする請求項１又は請求項２に記載のタイミング信号生成回路。
【請求項４】
生成するタイミング信号の各パルスの立ち上り位置データ及び立ち下り位置データを記憶させるメモリと、前記立ち上り位置データ及び立ち下り位置データに基づいて前記タイミング信号を生成するパルスジェネレータとを有するタイミング信号生成回路を備えた撮影装置において、
前記メモリは、前記タイミング信号のパルス数を示すパルス数データを記憶し、
前記パルスジェネレータは、
各前記立ち上り位置データに基づいて立ち上り信号を生成する立ち上り信号生成回路と、
各前記立ち下り位置データに基づいて立ち下り信号を生成する立ち下り信号生成回路と、
前記パルス数データに応じた個数の前記立ち上り信号生成回路及び前記立ち下り信号生成回路で生成した前記立ち上り信号及び前記立ち下り信号をアクティブ状態とするアクティブ制御回路と、
前記アクティブ制御回路によりアクティブ状態とされた前記立ち上り信号及び前記立ち下り信号に基づいて前記タイミング信号を生成するパルス生成回路とを有することを特徴とする撮影装置。
【請求項５】
前記パルスジェネレータは、予め設定した回数だけ繰り返して前記パルス生成回路から信号出力を行わせるリピート回路を有することを特徴とする請求項４に記載の撮影装置。
【請求項６】
前記パルスジェネレータは、予め設定した時間だけ前記パルス生成回路からの信号出力を停止させるオフセット回路を有することを特徴とする請求項４又は請求項５に記載の撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイミング信号生成回路及び同回路を有する撮影装置に関するものである。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）をはじめとする固体撮像素子を用いたディジタルスチルカメラやディジタルカムコーダなどには、固体撮像素子を駆動するための複数種類のタイミング信号を生成するタイミング信号生成回路が設けられている。
【０００３】
このタイミング信号生成回路を備えた近年のカメラは、通常撮影モードに加えて、オートフォーカスモードや高速シャッタモードなどの複数種類の撮影モード機能を備えている。
【０００４】
そのため、このタイミング信号生成回路は、各撮影モード毎に上記した複数種類のタイミング信号を複数組生成する必要があった。
【０００５】
このように、複数種類のタイミング信号を生成するタイミング信号生成回路として、内部にメモリを設け、このメモリに、生成する複数種類のタイミング信号の立ち上り位置データ及び立ち下り位置データを予め記憶させておき、このメモリに記憶させた立ち上り位置データ及び立ち下り位置データを用いて複数種類のタイミング信号を生成するタイミング信号生成回路が知られていた（たとえば、特許文献１参照。）。
【０００６】
このタイミング信号生成回路100は、図７に示すように、マイクロコンピュータから入力される制御信号Ｓ１００を受信するマイコンインターフェース１０１と、このマイコンインターフェース１０１から入力される各種設定信号Ｓ１０１により、生成する複数のタイミング信号Ｓ１０３の立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を記憶するＲＡＭ１０２と、このＲＡＭ１０２に記憶させた位置データＳＥＴ１〜ＳＥＴ４，ＲＳＴ１〜ＲＳＴ４に基づいて生成した立ち上り信号及び立ち下り信号Ｓ１０２と、マイクロコンピュータから入力される垂直同期信号ＶＲ及び水平同期信号ＨＲとを用いて所望のタイミング信号Ｓ１０３を生成するパルスジェネレータ１０３とから構成していた。
【０００７】
このタイミング信号生成回路１００を構成するＲＡＭ１０２は、撮影モード毎に分割された複数のモードエリアＭ１〜Ｍ２を備えており、さらに、各モードエリアＭ１〜Ｍ２は、そのモードで必要となる複数のタイミング信号Ｓ１０３毎に分割された複数の信号エリアＶａ１〜Ｖａ８を備えていた。
【０００８】
全ての信号エリアＶａ１〜Ｖａ８には、生成する全てのタイミング信号Ｓ１０３のうち、最もパルス数が多いタイミング信号Ｓ１０３のパルス数と同数の立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を記憶するタイミング記憶エリアｎを８個備えていた。
【０００９】
そして、所望する複数のタイミング信号Ｓ１０３を生成する際は、これら全てのタイミング記憶エリアｎに、各タイミング信号Ｓ１０３の立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を入力し、各信号エリアＶａ１〜Ｖａ８から読み出した立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４をパルスジェネレータ１０３により合成して所望する複数のタイミング信号Ｓ１０３を生成していた。
【特許文献１】特開２００２−５１２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、上記従来のタイミング信号生成回路１００は、生成する全てのタイミング信号Ｓ１０３のうち、最もパルス数が多いタイミング信号Ｓ１０３のパルス数（ここでは、４パルス。）と同数の立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を記憶する８個のタイミング記憶エリアｎを各信号エリアＶａ１〜Ｖａ８の全てに備え、これら全てのタイミング記憶エリアｎに、各タイミング信号Ｓ１０３の立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を入力していた。
【００１１】
つまり、生成する複数のタイミング信号Ｓ１０３のうち、最大パルス数に満たないタイミング信号Ｓ１０３を生成する場合であっても、常に全てのタイミング記憶エリアｎに立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を記憶させていた。
【００１２】
そのため、このタイミング信号Ｓ１０３を生成するために必要のないタイミング記憶エリアｎには、実際には使用しないダミーの立ち上り位置データ及び立ち下り位置データＤＭを記憶させることとなり、このダミーの立ち上り位置データ及び立ち下り位置データＤＭを記憶させるためのタイミング記憶エリアｎのために、ＲＡＭ１０２の記憶容量を縮小させることが困難であった。
【００１３】
さらに、実際には使用しないダミーの立ち上り位置データ及び立ち下り位置データＤＭを使用するためにも電力を要するため、消費電力を低減することが困難であった。
【課題を解決するための手段】
【００１４】
そこで、請求項１に係る本発明では、生成するタイミング信号の各パルスの立ち上り位置データ及び立ち下り位置データを記憶させるメモリと、立ち上り位置データ及び立ち下り位置データに基づいてタイミング信号を生成するパルスジェネレータとを有するタイミング信号生成回路において、メモリは、タイミング信号のパルス数を示すパルス数データを記憶し、パルスジェネレータは、各立ち上り位置データに基づいて立ち上り信号を生成する立ち上り信号生成回路と、各立ち下り位置データに基づいて立ち下り信号を生成する立ち下り信号生成回路と、パルス数データに応じた個数の立ち上り信号生成回路及び立ち下り信号生成回路で生成した立ち上り信号及び立ち下り信号をアクティブ状態とするアクティブ制御回路と、アクティブ制御回路によりアクティブ状態とされた立ち上り信号及び立ち下り信号に基づいてタイミング信号を生成するパルス生成回路とを有することとした。
【００１５】
また、請求項２に係る本発明では、パルスジェネレータは、予め設定した回数だけ繰り返してパルス生成回路から信号出力を行わせるリピート回路を有することとした。
【００１６】
また、請求項３に係る本発明では、パルスジェネレータは、予め設定した時間だけパルス生成回路からの信号出力を停止させるオフセット回路を有することとした。
【００１７】
また、請求項４に係る本発明では、生成するタイミング信号の各パルスの立ち上り位置データ及び立ち下り位置データを記憶させるメモリと、立ち上り位置データ及び立ち下り位置データに基づいてタイミング信号を生成するパルスジェネレータとを有するタイミング信号生成回路を備えた撮影装置において、メモリは、タイミング信号のパルス数を示すパルス数データを記憶し、パルスジェネレータは、各立ち上り位置データに基づいて立ち上り信号を生成する立ち上り信号生成回路と、各立ち下り位置データに基づいて立ち下り信号を生成する立ち下り信号生成回路と、パルス数データに応じた個数の立ち上り信号生成回路及び立ち下り信号生成回路で生成した立ち上り信号及び立ち下り信号をアクティブ状態とするアクティブ制御回路と、アクティブ制御回路によりアクティブ状態とされた立ち上り信号及び立ち下り信号に基づいてタイミング信号を生成するパルス生成回路とを有することとした。
【００１８】
また、請求項５に係る本発明では、請求項４に記載の撮影装置において、パルスジェネレータは、予め設定した回数だけ繰り返してパルス生成回路から信号出力を行わせるリピート回路を有することとした。
【００１９】
また、請求項６に係る本発明では、請求項４又は請求項５に記載の撮影装置において、パルスジェネレータは、予め設定した時間だけパルス生成回路からの信号出力を停止させるオフセット回路を有することとした。
【発明の効果】
【００２０】
本発明では、以下に記載するような効果を奏する。
【００２１】
請求項１に係る本発明では、生成するタイミング信号の各パルスの立ち上り位置データ及び立ち下り位置データを記憶させるメモリと、立ち上り位置データ及び立ち下り位置データに基づいてタイミング信号を生成するパルスジェネレータとを有するタイミング信号生成回路において、メモリは、タイミング信号のパルス数を示すパルス数データを記憶し、パルスジェネレータは、各立ち上り位置データに基づいて立ち上り信号を生成する立ち上り信号生成回路と、各立ち下り位置データに基づいて立ち下り信号を生成する立ち下り信号生成回路と、パルス数データに応じた個数の立ち上り信号生成回路及び立ち下り信号生成回路で生成した立ち上り信号及び立ち下り信号をアクティブ状態とするアクティブ制御回路と、アクティブ制御回路によりアクティブ状態とされた立ち上り信号及び立ち下り信号に基づいてタイミング信号を生成するパルス生成回路とを有することとしたため、所望するタイミング信号を生成する際に、実際には使用しないダミーの立ち上り位置データ及び立ち下り位置データを記憶させる必要がなくなるので、比較的安価なメモリ容量の小さいメモリを用いてこのタイミング信号生成回路を構成することができ、製造コストを削減することができる。
【００２２】
さらに、ダミーの立ち上り位置データ及び立ち下り位置データを使用するために要していた電力を削減することができるようになるので低消費電力化を図ることができる。
【００２３】
請求項２に係る本発明では、パルスジェネレータは、予め設定した回数だけ繰り返してパルス生成回路から信号出力を行わせるリピート回路を有することとしたため、メモリ領域を拡張することなく複数の複雑なタイミング信号を生成することができる。
【００２４】
請求項３に係る本発明では、パルスジェネレータは、予め設定した時間だけパルス生成回路からの信号出力を停止させるオフセット回路を有することとしたため、メモリ領域を拡張することなく複数の複雑なタイミング信号を生成することができる。
【００２５】
請求項４に係る本発明では、生成するタイミング信号の各パルスの立ち上り位置データ及び立ち下り位置データを記憶させるメモリと、立ち上り位置データ及び立ち下り位置データに基づいてタイミング信号を生成するパルスジェネレータとを有するタイミング信号生成回路を備えた撮影装置において、メモリは、タイミング信号のパルス数を示すパルス数データを記憶し、パルスジェネレータは、各立ち上り位置データに基づいて立ち上り信号を生成する立ち上り信号生成回路と、各立ち下り位置データに基づいて立ち下り信号を生成する立ち下り信号生成回路と、パルス数データに応じた個数の立ち上り信号生成回路及び立ち下り信号生成回路で生成した立ち上り信号及び立ち下り信号をアクティブ状態とするアクティブ制御回路と、アクティブ制御回路によりアクティブ状態とされた立ち上り信号及び立ち下り信号に基づいてタイミング信号を生成するパルス生成回路とを有することとしたため、メモリ容量の小さい比較的安価なメモリを用いることができるので製造コストが削減できるとともに、低消費電力化を図った撮影装置を提供することができる。
【００２６】
また、請求項５に係る本発明では、請求項４に記載の撮影装置において、パルスジェネレータは、予め設定した回数だけ繰り返してパルス生成回路から信号出力を行わせるリピート回路を有することとしたため、メモリ領域を拡張することなく複数の複雑なタイミング信号を生成することができるので、多彩な撮影モードを有する撮影装置を提供することができる。
【００２７】
また、請求項６に係る本発明では、請求項４又は請求項５に記載の撮影装置において、パルスジェネレータは、予め設定した時間だけパルス生成回路からの信号出力を停止させるオフセット回路を有することとしたため、メモリ領域を拡張することなく複数の複雑なタイミング信号を生成することができるので、多彩な撮影モードを有する撮影装置を提供することができる。
【発明を実施するための最良の形態】
【００２８】
本発明に係る撮影装置は、撮像素子を駆動するためのタイミング信号を生成するタイミング信号生成回路を備えている。
【００２９】
このタイミング信号生成回路は、生成するタイミング信号の各パルスの立ち上り位置データ及び立ち下り位置データを記憶させるメモリと、この立ち上り位置データ及び立ち下り位置データに基づいてタイミング信号を生成するパルスジェネレータとを有している。
【００３０】
特に、このタイミング信号生成回路に内蔵しているメモリには、生成する各タイミング信号のパルス数を示すパルス数データを記憶させている。
【００３１】
また、パルスジェネレータは、メモリに記憶させた各立ち上り位置データに基づいて各タイミング信号の立ち上りを決定する立ち上り信号を生成する立ち上り信号生成回路と、同じくメモリに記憶させた各立ち下り位置データに基づいて各タイミング信号の立ち下りを決定する立ち下り信号を生成する立ち下り信号生成回路とを有している。
【００３２】
特に、このパルスジェネレータは、上記したパルス数データに応じた個数の立ち上り信号生成回路及び立ち下り信号生成回路で生成した立ち上り信号及び立ち下り信号をアクティブ状態にするアクティブ制御回路を備えている。
【００３３】
これにより、パルス数データと、生成するタイミング信号のパルス数と同数の立ち上り位置データ及び立ち下り位置データのみを記憶可能なメモリ容量の小さい比較的安価なメモリによりこのタイミング信号生成回路のメモリを構成することができるようになる。
【００３４】
そのため、このタイミング信号生成回路の製造コストを削減することができる。
【００３５】
また、メモリに記憶させる立ち上り位置データ及び立ち下り位置データのデータ量を低減することができるので、タイミング信号生成回路の消費電力を低減することができる。
【００３６】
また、パルスジェネレータは、予め設定した回数だけ繰り返してパルス生成回路から信号出力を行わせるリピート回路を有している。
【００３７】
このリピート回路は、所定のパターンが所定回数繰り返し現れるタイミング信号を生成する際に、この所定のパターンが繰り返す回数を予め設定しておき、この所定のパターンの繰り返しをカウンタによってカウントするようにしている。
【００３８】
そして、カウンタが予め設定した繰り返し回数をカウントするまでアクティブ制御回路を動作させることによりパルス生成回路に所定時間信号出力を行わせるようにしている。
【００３９】
さらに、パルスジェネレータは、予め設定した時間だけパルス生成回路からの信号出力を停止させるオフセット回路を有している。
【００４０】
このオフセット回路は、複数のタイミング信号を生成する前に、前縁オフセット信号が入力することによって全てのタイミング信号を所定時間非アクティブ状態し、複数のタイミング信号を生成した後に、後縁オフセット信号を入力することによって全てのタイミング信号を所定時間、再び非アクティブ状態にするようにしている。
【００４１】
これにより、メモリ容量を増大させることなく複数の複雑なタイミング信号を生成することができるので、多彩な撮影モードを実現することができる。
【００４２】
本発明に係る撮影装置１は、図１に示すように、ＣＣＤ（Charge Coupled Device）とこのＣＣＤを駆動する駆動回路などにより構成した撮影回路２と、撮影回路２により撮影した画像のアナログ画像信号Ｓ１をディジタル画像信号Ｓ３に変換するアナログ／ディジタルコンバータ３と、このアナログ／ディジタルコンバータ３から入力されるディジタル画像信号Ｓ３に対して、輝度・色差処理などのディジタル画像処理を施すことによって映像信号Ｓ４を生成するマイクロコンピュータ４と、このマイクロコンピュータ４から入力される各種の制御信号Ｓ５や垂直同期信号ＶＲ、水平同期信号ＨＲなどに基づいてＣＣＤを駆動するためのタイミング信号Ｓ６を生成して撮影回路２に供給するタイミング信号生成回路５とを備えている。
【００４３】
この撮影装置１に備えているタイミング信号生成回路５は、図２に示すように、マイコンインターフェース６と、ＲＡＭ（Random Access Memory）７と、パルスジェネレータ８とから構成している。
【００４４】
マイコンインターフェース６は、マイクロコンピュータ４から入力される各種の制御信号Ｓ５を設定信号Ｓ７として出力するインターフェース回路である。
【００４５】
また、ＲＡＭ７は、生成する複数種類のタイミング信号Ｓ６の各パルスの立ち上りタイミングを示す立ち上り位置データＳＥＴ１〜ＳＥＴ４と、立ち下りタイミングを示す立ち下り位置データＲＳＴ１〜ＲＳＴ４とを記憶させる記憶回路である。
【００４６】
そして、このＲＡＭ７は、撮影モード毎に分割された複数のモードエリアＭＡ、ＭＢを備えており、さらに、各モードエリアＭＡ、ＭＢには、そのモードで必要となる複数のタイミング信号毎に分割された８個の信号エリアＶ１〜Ｖ８を備えている。
【００４７】
特に、この信号エリアＶ１〜Ｖ８は、各撮影モード毎に使用する各タイミング信号Ｓ６のパルス数に応じて所定数の立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４とを記憶するタイミング記憶エリアｍを設けるようにしている。
【００４８】
つまり、パルス数が４パルスのタイミング信号Ｓ６を生成するための信号エリア（モードエリアＭＡにおける信号エリアＶ１、Ｖ２）には、４個の立ち上り位置データＳＥＴ１〜ＳＥＴ４と４個の立ち下り位置データＲＳＴ１〜ＲＳＴ４とを記憶させる計８個のタイミング記憶エリアｍを設けるようにしており、パルス数が１パルスのタイミング信号Ｓ６を生成するための信号エリア（モードエリアＭＢにおける信号エリアＶ１〜Ｖ８）には、各１個の立ち上り位置データＳＥＴ１と１個の立ち下り位置データＲＳＴ１とを記憶させる計２個ずつのタイミング記憶エリアｍを設けるようにしている。
【００４９】
さらに、このＲＡＭ７には、各信号エリアＶ１〜Ｖ８毎に、生成するタイミング信号Ｓ６のパルス数を示すパルス数データを記憶させるパルス数メモリＰｍ１〜Ｐｍ８を備えている。
【００５０】
また、パルスジェネレータ８は、このＲＡＭ７からパルス数データＰ＿ＣＮＴ、立ち上り位置データＳＥＴ１〜ＳＥＴ４、立ち下り位置データＲＳＴ１〜ＲＳＴ４などを含む様々なパラメータＳ８を読出し、このパラメータＳ８と、マイクロコンピュータ４から入力される垂直同期信号ＶＲ及び水平同期信号ＨＲとに基づいてＣＣＤを駆動するためのタイミング信号Ｓ６を生成するロジック回路である。
【００５１】
このパルスジェネレータ８は、図３に示すように、立ち上り位置データＳＥＴ１〜ＳＥＴ４に基づいて立ち上り信号ＳＥＴ１’〜ＳＥＴ４’を生成する複数の立ち上り信号生成回路１０aと、立ち下り位置データＲＳＴ１〜ＲＳＴ４に基づいて立ち下り信号ＲＳＴ１’〜ＲＳＴ２’を生成する複数の立ち下り信号生成回路１０ｂと、上記したパルス数データＰ＿ＣＮＴに応じた個数の立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂで生成した立ち上り信号及び立ち下り信号ＲＳＴ１’〜ＲＳＴ４’をアクティブ状態とするアクティブ制御回路１８と、このアクティブ制御回路１８によりアクティブ状態とされた立ち上り信号ＳＥＴ１’〜ＳＥＴ４’及び立ち下り信号ＲＳＴ１’〜ＲＳＴ４’に基づいてタイミング信号Ｓ６を生成するパルス生成回路１９とにより構成している。
【００５２】
複数の立ち上り信号生成回路１０ａは、ＲＡＭ７から入力される各立ち上り位置データＳＥＴ１〜ＳＥＴ４とカウント回路１４から入力されるクロック信号ＣＬのカウントデータＣＮＴとを比較するコンパレータである。
【００５３】
そして、各立ち上り信号生成回路１０ａは、立ち上り位置データＳＥＴ１〜ＳＥＴ４とカウントデータＣＮＴとが等しい値になったタイミングで立ち上る立ち上り信号ＳＥＴ１’〜ＳＥＴ４’を立ち上り用ＡＮＤ論理回路１１ａに入力する。
【００５４】
複数の立ち下り信号生成回路１０ｂは、ＲＡＭ７から入力される各立ち下り位置データＲＳＴ１〜ＲＳＴ４とカウント回路１４から入力されるクロック信号ＣＬのカウントデータＣＮＴとを比較するコンパレータである。
【００５５】
そして、各立ち下り信号生成回路１０ｂは、立ち下り位置データＲＳＴ１〜ＲＳＴ４とカウントデータＣＮＴとが等しい値になったタイミングで立ち上がる立ち下り信号ＲＳＴ１’〜ＲＳＴ４’を立ち下り用ＡＮＤ論理回路１１ｂに入力する。
【００５６】
また、アクティブ制御回路１８は、複数の立ち上り用ＡＮＤ論理回路１１ａと、複数の立ち下り用ＡＮＤ論理回路１１ｂと、これら立ち上り用ＡＮＤ論理回路１１ａ及び立ち下り用ＡＮＤ論理回路１１ｂの動作を制御するコントロール回路１５及びカウンタ回路１４とから構成している。
【００５７】
複数の立ち上り用ＡＮＤ論理回路１１ａは、立ち上り信号生成回路１０ａからそれぞれに入力される立ち上り信号ＳＥＴ１’〜ＳＥＴ４’とコントロール回路１５から入力される各コントロール信号ＣＲとをＡＮＤ演算することにより、所望するタイミング信号Ｓ６を生成するために必要な立ち上り用ＡＮＤ論理回路１１ａからのみ選択的に立ち上り用選択信号ＳＥＴ１’’〜ＳＥＴ４’’のうちのいずれかを出力して立ち上り用ＯＲ論理回路１２ａに入力する回路である。
【００５８】
複数の立ち下り用ＡＮＤ論理回路１１ｂは、立ち下り信号生成回路１０ｂからそれぞれに入力される立ち下り信号ＲＳＴ１’〜ＲＳＴ４’とコントロール回路１５から入力される各コントロール信号ＣＲとをＡＮＤ演算することにより、所望するタイミング信号Ｓ６を生成するために必要な立ち下り用ＡＮＤ論理回路１１ｂからのみ選択的に立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ４’’のうちのいずれかを出力して立ち下り用ＯＲ論理回路１２ｂに入力する回路である。
【００５９】
コントロール回路１５は、カウンタ回路１４を動作させるためのイネーブル信号ＥＮとクロック信号ＣＬとをカウンタ回路１４に入力するとともに、ＲＡＭ７に記憶させておいたパルス数データＰ＿ＣＮＴに基づいてコントロール信号ＣＲを生成し、このコントロール信号ＣＲを立ち上り用ＡＮＤ論理回路１１ａ及び立ち下り用ＡＮＤ論理回路１１ｂに入力することにより、生成するタイミング信号Ｓ６のパルス数と同数の立ち上り用ＡＮＤ論理回路１１ａ及び立ち下り用ＡＮＤ論理回路１１ｂからのみ立ち上り用選択信号ＳＥＴ１’’〜ＳＥＴ４’’及び立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ４’’を出力させるように制御する回路である。
【００６０】
カウンタ回路１４は、コントロール回路１５から入力されるイネーブル信号ＥＮがアクティブ状態の間、コントロール回路１４から入力されるクロック信号ＣＬをカウントしたカウントデータＣＮＴを立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂに逐次入力するカウンタである。
【００６１】
パルス生成回路１９は、立ち上り用ＯＲ論理回路１２aと、立ち下り用ＯＲ論理回路１２ｂと、波形合成回路１３とにより構成している。
【００６２】
立ち上り用ＯＲ論理回路１２ａは、立ち上り用ＡＮＤ論理回路１１ａから入力される立ち上り用選択信号ＳＥＴ１’’〜ＳＥＴ４’’をＯＲ演算することによってタイミング信号Ｓ６の立ち上り位置を決定する立ち上り決定信号ＳＥＴを生成してパルス生成回路１９に入力する回路である。
【００６３】
立ち下り用ＯＲ論理回路１２ｂは、立ち下り用ＡＮＤ論理回路１１ｂから入力される立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ４’’をＯＲ演算することによってタイミング信号Ｓ６の立ち下り位置を決定する立ち下り決定信号ＲＳＴを生成して波形合成回路１３に入力する回路である。
【００６４】
波形合成回路１３は、立ち上り決定信号ＳＥＴの立ち上りタイミングで立ち上り、立ち下り決定信号ＲＳＴの立ち上りタイミングで立ち下るタイミング信号Ｓ６を生成するＳＲ型フリップ・フロップである。
【００６５】
このように構成したタイミング信号生成回路５は、以下のようにして、図４に示すようなＶｓ１〜Ｖｓ８までの異なるタイミング信号Ｓ６を生成する。
【００６６】
Ｖｓ１〜Ｖｓ６までのタイミング信号Ｓ６のように、パルス数が４パルスのタイミング信号Ｓ６を生成する場合は、図２に示すＲＡＭ７に設けたパルス数メモリＰｍ１〜Ｐｍ６に、生成するタイミング信号Ｓ６のパルス数である４というパルス数データＰ＿ＣＮＴを記憶させるとともに、モードエリアＭＡ内部の信号エリアＶ１〜Ｖ６にそれぞれのタイミング信号Ｓ６の立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を記憶させる。
【００６７】
そして、このＲＡＭ７に記憶させた立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４を各立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂにそれぞれ入力する。
【００６８】
ここで、コントロール回路１５からカウンタ回路１４にイネーブル信号ＥＮとクロック信号ＣＬとが入力されると、カウンタ回路１４は、クロック信号ＣＬのクロック数をカウントしたカウントデータＣＮＴを各立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂに逐次入力する。
【００６９】
各立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂは、このカウンタ回路１４から入力されるカウントデータＣＮＴの値と、ＲＡＭ７から入力される立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４の値とを比較し、カウントデータＣＮＴの値と立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４の値とが等しくなったタイミングで立ち上がる立ち上り信号ＳＥＴ１’〜ＳＥＴ４’及び立ち下り信号ＲＳＴ１’〜ＲＳＴ４’をそれぞれ立ち上り用ＡＮＤ論理回路１１ａ及び立ち下り用ＡＮＤ論理回路１１ｂに入力する。
【００７０】
このとき、コントロール回路１５は、ＲＡＭ７に記憶させておいた４というパルス数データＰ＿ＣＮＴに基づいてコントロール信号ＣＲを生成して、このコントロール信号ＣＲを立ち上り用ＡＮＤ論理回路１１ａ及び立ち下り用ＡＮＤ論理回路１１ｂに入力する。
【００７１】
このコントロール信号ＣＲの入力により、全ての立ち上り用ＡＮＤ論理回路１１ａから立ち上り用ＯＲ論理回路１２ａへ立ち上り用選択信号ＳＥＴ１’’〜ＳＥＴ４’’が入力されるとともに、全ての立ち下り用ＡＮＤ論理回路１１ｂから立ち下り用ＯＲ論理回路１２ｂへ立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ４’’が入力される。
【００７２】
立ち上り用ＯＲ論理回路１２ａは、立ち上り用選択信号ＳＥＴ１’’〜ＳＥＴ４’’が入力される順に順次立ち上り決定信号ＳＥＴを波形合成回路１３に入力する。
【００７３】
そして、立ち下り用ＯＲ論理回路１２ｂは、立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ４’’が入力される順に順次立ち下り決定信号ＲＳＴを波形合成回路１３に入力する。
【００７４】
波形合成回路１３は、この立ち上り決定信号ＳＥＴが立ち上がるタイミングで立ち上り、立ち下り決定信号ＲＳＴが立ち上るタイミングで立ち下るＶｓ１〜Ｖｓ６までのタイミング信号Ｓ６を生成する。
【００７５】
また、Ｖｓ７〜Ｖｓ８までのタイミング信号Ｓ６のように、パルス数が２パルスのタイミング信号Ｓ６を生成する場合は、パルス数メモリＰｍ７〜Ｐｍ８に、生成するタイミング信号Ｓ６のパルス数である２というパルス数データを記憶させるとともに、モードエリアＭＡ内部の信号エリアＶ７〜Ｖ８にそれぞれのタイミング信号Ｓ６の立ち上り位置データＳＥＴ１〜ＳＥＴ２及び立ち下り位置データＲＳＴ１〜ＲＳＴ２を記憶させる。
【００７６】
そして、このＲＡＭ７に記憶させた立ち上り位置データＳＥＴ１〜ＳＥＴ２及び立ち下り位置データＲＳＴ１〜ＲＳＴ２に対応した立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂにそれぞれ入力する。
【００７７】
ここで、コントロール回路１５からカウンタ回路１４にイネーブル信号ＥＮとクロック信号ＣＬとが入力されると、カウンタ回路１４は、クロック信号ＣＬのクロック数をカウントしたカウントデータＣＮＴを各立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂに逐次入力する。
【００７８】
各立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂは、このカウンタ回路１４から入力されるカウントデータＣＮＴの値と、ＲＡＭ７から入力される立ち上り位置データＳＥＴ１〜ＳＥＴ２及び立ち下り位置データＲＳＴ１〜ＲＳＴ２の値とを比較し、カウントデータＣＮＴの値と立ち上り位置データＳＥＴ１〜ＳＥＴ２及び立ち下り位置データＲＳＴ１〜ＲＳＴ２の値とが等しくなったタイミングで立ち上がる立ち上り信号ＳＥＴ１’〜ＳＥＴ２’及び立ち下り信号ＲＳＴ１’〜ＲＳＴ２’をそれぞれ立ち上り用ＡＮＤ論理回路１１ａ及び立ち下り用ＡＮＤ論理回路１１ｂに入力する。
【００７９】
このとき、コントロール回路１５は、ＲＡＭ７に記憶させておいた２というパルス数データＰ＿ＣＮＴに基づいてコントロール信号ＣＲを生成して、このコントロール信号ＣＲを立ち上り用ＡＮＤ論理回路１１ａ及び立ち下り用ＡＮＤ論理回路１１ｂに入力する。
【００８０】
このコントロール信号ＣＲの入力により、立ち上り信号ＳＥＴ１’〜ＳＥＴ２’に対応した立ち上り用ＡＮＤ論理回路１１ａから立ち上り用ＯＲ論理回路１２ａへ立ち上り用選択信号ＳＥＴ１’’〜ＳＥＴ２’’を入力するとともに、立ち下り信号ＲＳＴ１’〜ＲＳＴ２’に対応した立ち下り用ＡＮＤ論理回路１１ｂから立ち下り用ＯＲ論理回路１２ｂへ立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ２’’を入力する。
【００８１】
この立ち上り用ＯＲ論理回路１２ａは、立ち上り用選択信号ＳＥＴ１’’〜ＳＥＴ２’’が入力される順に順次立ち上り決定信号ＳＥＴを波形合成回路１３に入力する。
【００８２】
そして、立ち下り用ＯＲ論理回路１２ｂは、立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ２’’が入力される順に順次立ち下り決定信号ＲＳＴを波形合成回路１３に入力する。
【００８３】
波形合成回路１３は、この立ち上り決定信号ＳＥＴの立ち上りタイミングで立ち上り、立ち下り決定信号ＲＳＴの立ち上りタイミングで立ち下がるＶｓ７〜Ｖｓ８までのタイミング信号Ｓ６を生成する。
【００８４】
このように、生成するタイミング信号Ｓ６のパルス数に応じて、パルス数メモリＰｍ１〜Ｐｍ８に記憶させるパルス数データＰ＿ＣＮＴの値を変更することによって、信号エリアＶ１〜Ｖ８に記憶させる立ち上り位置データＳＥＴ１〜ＳＥＴ４及び立ち下り位置データＲＳＴ１〜ＲＳＴ４のデータ数を必要最小限に抑えることができる。
【００８５】
そのため、ＲＡＭ７の記憶容量を増加させることなく複数の複雑なタイミング信号Ｓ６を生成することができる。
【００８６】
次に、このタイミング信号生成回路５が有するパルスジェネレータ８の他の実施例について図５及び図６を用いて説明する。
【００８７】
このパルスジェネレータ８’は、図３に示すパルスジェネレータ８にリピート回路１６とオフセット回路１７とを設けたものである。なお、このパルスジェネレータ８’では、図３に示すパルスジェネレータ８と同様の構成要素に同一の符号を付して説明を行う。
【００８８】
このパルスジェネレータ８’は、予め設定した回数だけ繰り返してパルス生成回路１９から信号出力を行わせるリピート回路１６と、予め設定した時間だけパルス生成回路１９からの信号出力を停止させるオフセット回路１７とを設けることによって、図６に示すような所定のパターン＃１を５０回繰り返すＶｒ１〜Ｖｒ８までのタイミング信号Ｓ６を生成することができる。
【００８９】
このようなＶｒ１〜Ｖｒ８までのタイミング信号Ｓ６を生成する場合は、まず、オフセット回路１７に前縁オフセット信号ＳＴＡＲＴＯＦＦ＿ＳＥＴが入力される。
【００９０】
このオフセット回路１７は、前縁オフセット信号ＳＴＡＲＴＯＦＦ＿ＳＥＴが入力されると所定時間Ｔ１の間クロック信号ＣＬをカウントした後、カウンタ回路１４にイネーブル信号ＥＮを出力する。
【００９１】
カウンタ回路１４は、このイネーブル信号ＥＮが入力されると同時にクロック信号ＣＬのカウントを開始し、カウントデータＣＮＴを立ち上り信号生成回路１０ａ及び立ち下り信号生成回路１０ｂに入力してタイミング信号Ｓ６の生成を開始させる。
【００９２】
このように、前縁オフセット信号ＳＴＡＲＴＯＦＦ＿ＳＥＴをオフセット回路１７に入力することによって、タイミング信号Ｓ６を生成する前に、所定時間Ｔ１の間パルス生成回路１９からの信号出力を停止させるようにしている。
【００９３】
次に、図４に示すＶｓ１〜Ｖｓ８までのタイミング信号Ｓ６を生成する場合と同様にして、所定のパターン＃１となるＶｒ１〜Ｖｒ８までのタイミング信号Ｓ６生成する。
【００９４】
この場合、コントロール信号ＣＲにより、立ち上り用ＯＲ論理回路１２ａへは、立ち上り用選択信号ＳＥＴ１’’〜 ＳＥＴ２’’が入力され、立ち下り用ＯＲ論理回路１２ｂへは、立ち下り用選択信号ＲＳＴ１’’〜ＲＳＴ２’’が入力される。
【００９５】
リピート回路１６には、予め所定のパターン＃１の繰り返し回数（ここでは、５０回。）を設定する繰り返し回数信号ＲＥＰ＿ＣＮＴが入力されている。
【００９６】
そして、所定のパターン＃１と同一のパターンのタイミング信号Ｓ６が１パターン出力される毎にコントロール回路１５から入力されるイネーブル信号ＥＮの入力回数をカウントし、この入力回数が５０に達した時点で、コントロール回路１５にタイミング信号Ｓ６の生成を終了させる終了信号ＥＮＤを入力する。
【００９７】
このように、リピート回路１６に予め繰り返し回数信号ＲＥＰ＿ＣＮＴを入力しておくことで、予め設定した回数だけ所定のパターン＃１を繰り返してパルス生成回路１９から所定時間Ｔ２の間信号出力させるようにしている。
【００９８】
そして、コントロール回路１５に終了信号ＥＮＤが入力されると同時に、コントロール回路１５はコントロール信号ＣＲを切替え、終了信号ＥＮＤにてカウンタ回路１４のカウンタ値をクリアする。
【００９９】
その後、コントロール回路１５は、予め設定しておいた所定時間Ｔ３の間カウンタ回路１４にイネーブル信号ＥＮを出力する。なお、このコントロール回路１５に設定する所定時間Ｔ３は、外部から設定変更することができるようにしている。
【０１００】
カウンタ回路１４は、コントロール回路１５からこのイネーブル信号ＥＮが入力されている所定時間Ｔ３の間クロック信号ＣＬをカウントし、コントロール信号ＣＲの入力により、立ち上り信号ＳＥＴ３’に対応した立ち上り用ＡＮＤ論理回路１１ａから立ち上り用ＯＲ論理回路１２ａへ立ち上り用選択信号ＳＥＴ３’’を入力するとともに、立ち下り信号ＲＳＴ３’に対応した立ち下り用ＡＮＤ論理回路１１ｂから立ち下り用ＯＲ論理回路１２ｂへ立ち下り用選択信号ＲＳＴ３’’を入力する。
【０１０１】
このように、所定期間Ｔ２にてタイミング信号Ｓ６を生成した後に、所定期間Ｔ３のタイミング信号Ｓ６を生成する。
【０１０２】
このように、パルスジェネレータ８にリピート回路１６とオフセット回路１７とを設けることによってＲＡＭ７の記憶容量を増加させることなく複数のさらに複雑なタイミング信号Ｓ６を生成することができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明に係る撮影装置を示すブロック図である。
【図２】本発明に係る撮影装置に内蔵したタイミング信号生成回路を示すブロック図である。
【図３】本発明に係るタイミング信号生成回路に内蔵したパルスジェネレータを示す回路図である。
【図４】同タイミングジェネレータにより生成したタイミング信号を示すタイミングチャートである。
【図５】同タイミングジェネレータの他の実施例を示す回路図である。
【図６】同タイミングジェネレータにより生成したタイミング信号を示すタイミングチャートである。
【図７】従来のタイミング信号生成回路を示すブロック図である。
【符号の説明】
【０１０４】
１  撮影装置
２  撮影回路
３  アナログ／ディジタルコンバータ
４  マイクロコンピュータ
５  タイミング信号生成回路
６  マイコンインターフェース
７  ＲＡＭ
８  パルスジェネレータ
１０ａ  立ち上り信号生成回路
１０ｂ  立ち下り信号生成回路
１６  リピート回路
１７  オフセット回路
１８  アクティブ制御回路
１９  パルス生成回路
Ｐｍ１〜Ｐｍ８  パルス数メモリ
【図１】
2006033338.tif 000003
【図２】
2006033338.tif 000004
【図３】
2006033338.tif 000005
【図４】
2006033338.tif 000006
【図５】
2006033338.tif 000007
【図６】
2006033338.tif 000008
【図７】
2006033338.tif 000009