(57)【要約】  【課題】  波形歪みや相互変調歪みが小さく、耐電力に優れた、低損失な可変共振回路を提供する。  【解決手段】  高周波信号の入力端子Ｉと出力端子Ｏとの間に印加電圧により誘電率が変化する薄膜誘電体層を用いた複数の可変容量素子Ｃ１〜Ｃ４が直列接続されており、印加電圧の高電位側の第１バイアスラインＢ11，Ｂ12，Ｂ13と低電位側の第２バイアスラインＢ21，Ｂ22とが、複数の可変容量素子の両端および各素子間に交互に接続されていることから、バイアス信号による可変容量コンデンサの容量変化率を最大限に利用して広い周波数範囲にわたり共振周波数を変化させることができ、かつ、高周波電子部品において波形歪みや相互変調歪みが小さく、耐電力に優れた、高周波でも低損失な可変容量コンデンサとすることができる。【選択図】  図１
2006049840.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の入力端子と出力端子との間に印加電圧により誘電率が変化する薄膜誘電体層を用いた複数の可変容量素子が直列接続されており、前記印加電圧の高電位側の第１バイアスラインと低電位側の第２バイアスラインとが、複数の前記可変容量素子の両端および各素子間に交互に接続されていることを特徴とする可変容量コンデンサ。
【請求項２】
複数の前記可変容量素子のうち、前記第１バイアスラインが前記入力端子側に接続された可変容量素子群Ａの容量値の合計値と前記第１バイアスラインが前記出力端子側に接続された可変容量素子群Ｂの容量値の合計値とが実質的に等しいことを特徴とする請求項１記載の可変容量コンデンサ。
【請求項３】
前記可変容量素子が偶数であることを特徴とする請求項２記載の可変容量コンデンサ。
【請求項４】
前記可変容量素子群Ａの前記可変容量素子と前記可変容量素子群Ｂの前記可変容量素子とが実質的に等しい容量値の対になっていることを特徴とする請求項３記載の可変容量コンデンサ。
【請求項５】
複数の前記可変容量素子の容量値が実質的に等しいことを特徴とする請求項３記載の可変容量コンデンサ。
【請求項６】
前記可変容量素子が奇数であることを特徴とする請求項２記載の可変容量コンデンサ。
【請求項７】
前記入力端子に接続された前記可変容量素子および前記出力端子に接続された前記可変容量素子は、他の前記可変容量素子よりも容量値が大きいことを特徴とする請求項１乃至請求項４のいずれかまたは請求項６記載の可変容量コンデンサ。
【請求項８】
請求項１乃至請求項７のいずれかに記載の可変容量コンデンサが共振回路を構成するコンデンサとして用いられていることを特徴とする回路モジュール。
【請求項９】
請求項８記載の回路モジュールがフィルタ手段として用いられていることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加電圧により誘電率が変化する誘電体層を有し、容量が変化することにより共振周波数を変化させることができる可変容量コンデンサならびにそれを用いた回路モジュールおよび通信装置に関するものであり、特に、耐電力，低歪み，低損失等の特性に優れた可変容量コンデンサならびにそれを用いた回路モジュールおよび通信装置に関するものである。
【背景技術】
【０００２】
従来から、印加電圧により誘電体層の誘電率が変化する薄膜コンデンサが提案されている（例えば、特許文献１を参照。）。
【０００３】
この特許文献１に提案されている薄膜コンデンサは、図10にその例を断面図で示すように、支持基板201上に、下部電極層202と、薄膜誘電体層203と、上部電極層204とを順次被着形成した薄膜コンデンサ200である。具体的には、支持基板201上の略全面に下部電極層202となる導体層を被着形成した後、電極形状にパターン加工を行ない、所定形状の下部電極層202を形成する。次に、下部電極層202上に薄膜誘電体層203を形成する。この薄膜誘電体層203は、所定位置にマスクを載置して薄膜形成法により形成したり、あるいは、スピンコート法により形成し、その後、所定形状にパターニングしたりすることによって形成する。なお、必要に応じて薄膜誘電体層203について加熱硬化処理を行なう。次に、薄膜誘電体層203上の略全面に上部電極層204となる導体層を形成した後、上部電極層204の電極形状にパターン加工を施して所定形状の上部電極層204を形成して、薄膜コンデンサ200が形成されていた。なお、ここで、薄膜誘電体層203のうち、実際に下部電極層202と上部電極層204とで挟持される対向領域が容量発生領域となる。
【０００４】
このような薄膜コンデンサ200によれば、薄膜誘電体層203に所定の直流バイアス電圧（バイアス信号）を印加して、薄膜誘電体層203の誘電率を所望の値に制御することにより容量特性を制御することができ、その結果、可変容量コンデンサとして機能するものとなる。
【特許文献１】特開平11−260667号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この薄膜コンデンサ200を使用する際には、例えば図11（ａ），（ｂ）にそれぞれ等価回路図で示すように、バイアス信号は薄膜コンデンサ200が実装される配線基板に形成した外部回路（バイアス供給回路）Ｇで供給されていた。
【０００６】
ここで、図11（ａ）では、薄膜コンデンサ200とバイアス供給回路Ｇとの接続点Ａとバイアス端子Ｖとの間に、インダクタンス成分としてのチョークコイル205が配置されている。
【０００７】
また、図11（ｂ）では、バイアス供給回路Ｇに、薄膜コンデンサ200で動作させる高周波信号の波長λに対してλ／４線路長のストリップ線路206を形成している。そして、そのストリップ線路206のバイアス端子Ｖ側の一端は接地されており、さらに、ストリップ線路206のバイアス端子Ｖ側の一端と接地部との間に直流制限容量素子208を形成している。
【０００８】
このように、薄膜コンデンサ200を使用する際には、この薄膜コンデンサ200以外に、配線基板上に薄膜コンデンサ200の構造および特性に応じたバイアス供給回路Ｇを用意しなくてはならなかった。このため、配線基板に実装される薄膜コンデンサ200に対応したバイアス供給回路Ｇを設計する必要があり、その調整に非常に複雑な手間が必要となるという問題点があった。さらに、薄膜コンデンサ200とバイアス供給回路Ｇとが別々に構成されるため、全体として大型化してしまうという問題点もあった。
【０００９】
また、上述のような薄膜コンデンサ200を高周波用電子部品として用いる場合には、薄膜コンデンサ200に容量を変化させるための直流バイアス電圧と、高周波信号の電圧（高周波電圧）とが同時に印加されることになる。しかしながら、高周波電圧が高い場合には、高周波電圧によっても薄膜コンデンサ200の容量が変化するため、高周波電子部品において波形歪みや相互変調歪み等が生じるようになる。これら波形歪みや相互変調歪み等を小さくするためには、高周波電界強度を下げて高周波電圧による容量変化を小さくする必要があり、そのためには、薄膜誘電体層203の厚みを厚くすることが有効であるが、薄膜誘電体層203の厚みを厚くすると直流電界強度も小さくなるため、直流バイアス電圧による容量変化率も下がってしまうという問題点がある。
【００１０】
また、高周波領域ではコンデンサに電流が流れやすくなるため、コンデンサを高周波領域で使用中にはコンデンサの損失抵抗によりコンデンサが発熱し、破壊してしまうという耐電力上の問題点がある。このような耐電力上の問題点に対しても、薄膜誘電体層203の厚みを厚くし、単位体積当たりの発熱量を小さくすることが有効であるが、前述のように薄膜誘電体層203の厚みを厚くすると直流電界強度も小さくなるため、直流バイアス電圧による容量変化率も下がってしまうという問題点がある。
【００１１】
本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、可変容量コンデンサに対する独立した外部のバイアス供給回路の形成を不要とし、取り扱いが容易な可変容量コンデンサを提供することにある。
【００１２】
また、本発明の別の目的は、高周波信号による容量変化が抑制され、相互変調歪みが小さく、耐電力に優れ、かつ直流バイアスにより容量を大きく変化させることが可能な可変容量コンデンサを提供することにある。
【００１３】
本発明のさらに別の目的は、上記の可変容量コンデンサを用いた回路モジュールおよび通信装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の可変容量コンデンサは、１）高周波信号の入力端子と出力端子との間に印加電圧により誘電率が変化する薄膜誘電体層を用いた複数の可変容量素子が直列接続されており、前記印加電圧の高電位側の第１バイアスラインと低電位側の第２バイアスラインとが、複数の前記可変容量素子の両端および各素子間に交互に接続されていることを特徴とするものである。
【００１５】
また、本発明の可変容量コンデンサは、２）上記１）の構成において、複数の前記可変容量素子のうち、前記第１バイアスラインが前記入力端子側に接続された可変容量素子群Ａの容量値の合計値と前記第１バイアスラインが前記出力端子側に接続された可変容量素子群Ｂの容量値の合計値とが実質的に等しいことを特徴とするものである。
【００１６】
また、本発明の可変容量コンデンサは、３）上記２）の構成において、前記可変容量素子が偶数であることを特徴とするものである。
【００１７】
また、本発明の可変容量コンデンサは、４）上記３）の構成において、前記可変容量素子群Ａの前記可変容量素子と前記可変容量素子群Ｂの前記可変容量素子とが実質的に等しい容量値の対になっていることを特徴とするものである。
【００１８】
また、本発明の可変容量コンデンサは、５）上記３）の構成において、複数の前記可変容量素子の容量値が実質的に等しいことを特徴とするものである。
【００１９】
また、本発明の可変容量コンデンサは、６）上記２）の構成において、前記可変容量素子が奇数であることを特徴とするものである。
【００２０】
また、本発明の可変容量コンデンサは、７）上記１）〜４）のいずれかまたは６）の構成において、前記入力端子に接続された前記可変容量素子および前記出力端子に接続された前記可変容量素子は、他の前記可変容量素子よりも容量値が大きいことを特徴とするものである。
【００２１】
また、本発明の回路モジュールは、上記１）〜７）のいずれかの構成の本発明の可変容量コンデンサが共振回路を構成するコンデンサとして用いられていることを特徴とするものである。
【００２２】
また、本発明の通信装置は、本発明の回路モジュールがフィルタ手段として用いられていることを特徴とするものである。
【発明の効果】
【００２３】
本発明の可変容量コンデンサ（図１のようにバイアス端子Ｖ１，Ｖ２を接続した構成のもの）によれば、１）高周波信号の入力端子と出力端子との間に印加電圧により誘電率が変化する薄膜誘電体層を用いた複数の可変容量素子が直列接続されており、印加電圧の高電位側の第１バイアスラインと低電位側の第２バイアスラインとが、複数の可変容量素子の両端および各素子間に交互に接続されていることから、従来の可変容量コンデンサのように外部の配線基板に実装していた独立したバイアス供給回路を不要とすることができ、可変容量コンデンサが実装される回路基板の小型化が図れるとともに、取り扱いが容易となる。
【００２４】
また、本発明の可変容量コンデンサは、複数の可変容量素子が直列接続されており、印加電圧の高電位側の第１バイアスラインと低電位側の第２バイアスラインとが、複数の可変容量素子の両端および各素子間に交互に接続されていることから、第１バイアスラインを介して供給される印加電圧、すなわち直流バイアス電圧（バイアス信号）が各々の可変容量素子に単独に印加され、その後第２バイアスラインへと抜けることより、直流的には各々の可変容量素子は並列に接続されている。このため、各々の可変容量素子に所望の直流バイアス電圧を印加することができ、これにより、直流バイアス電圧による各々の可変容量素子の容量変化率を最大限に利用でき、容量を大きく変化させることが可能となる。また、本発明の可変容量コンデンサは複数の可変容量素子を具備しているがバイアス信号経路に対して各々の可変容量素子は並列に接続されているため、直流バイアス電圧を供給するためのバイアス電源を２つ（片方を接地した場合は１つ）にまとめることができ、可変容量コンデンサが実装される回路基板の構成が簡易となる。
【００２５】
また、本発明の可変容量コンデンサは複数の可変容量素子が高周波的に直列接続されているため、可変容量コンデンサに印加される高周波電圧が各々の可変容量素子に分圧されるので、個々の可変容量素子に印加される高周波電圧は分圧されて小さくなり、これによって、可変容量コンデンサの高周波信号による容量変動を小さく抑えることができ、高周波電子部品において波形歪みや相互変調歪み等を大幅に抑制することができる。さらには、複数の可変容量素子が高周波的に直列接続されているため、高周波的には容量素子の誘電体層の層厚を厚くしたのと同じ効果があり、可変容量コンデンサの損失抵抗による単位体積当たりの発熱量を小さくすることができ、耐電力を向上させることができる。ここで、波形歪みとは、入力信号（高周波信号）の電圧により可変容量コンデンサの容量が変化するため、入力信号と異なる周波数へのエネルギー変換による高調波信号が生じ、出力信号に波形歪みが生じることをいう。また、相互変調歪みとは、入力信号が周波数の異なる２つの入力信号である場合、出力信号は、２つの入力信号の和の項、当該和の２乗の項、当該和の３乗の項、当該和の４乗以上の項を足した式で表され、和の２乗の項以上の項では、２つの入力信号がミキシング（掛け算）され、相互変調歪み（積の項の高調波）が生じる。具体的には、２つの入力信号（Ｘ=Ａｃｏｓω１ｔ＋Ｂｃｏｓω２ｔ）（Ａ，Ｂは定数）を、非線形回路の可変容量コンデンサ（ｙ＝α１Ｘ＋α２Ｘ２＋α３Ｘ３＋・・・）（α１，α２，α３は定数）に入力すると、出力信号はｙ＝α１（Ａｃｏｓω１ｔ＋Ｂｃｏｓω２ｔ）+α２（Ａｃｏｓω１ｔ＋Ｂｃｏｓω２ｔ）２＋α３（Ａｃｏｓω1ｔ＋Ｂｃｏｓω２ｔ）３・・・となり、これを展開すると、２乗の項は２ＡＢｃｏｓω1ｔ・ｃｏｓω２ｔ＝ｃｏｓ（ω１±ω２）ｔ、３乗の項は３Ａ２Ｂｃｏｓ２ω1ｔ・ｃｏｓω２ｔ＝ｃｏｓ（２ω１±ω２）ｔ、３ＡＢ２ｃｏｓω1ｔ・ｃｏｓ２ω２ｔ＝ｃｏｓ（２ω２±ω１）ｔで表される相互変調歪みを含むこととなる。
【００２６】
このように、本発明の可変容量コンデンサによれば、複数の可変容量素子が高周波的に直列に接続されていることにより、高周波信号による容量変動が抑制され、高周波電子部品として使用した場合に相互変調歪みが少なく、耐電力に優れたものとなる。
【００２７】
また、本発明の可変容量コンデンサによれば、２）上記１）の構成において、複数の前記可変容量素子のうち、第１バイアスラインが入力端子側に接続された可変容量素子群Ａの容量値の合計値と第１バイアスラインが出力端子側に接続された可変容量素子群Ｂの容量値の合計値とが実質的に等しいことから、高周波電圧により個々の可変容量素子の容量が変動しても、可変容量素子群Ａと可変容量素子群Ｂとでは極性の異なる直流バイアス電圧が印加されるため、可変容量素子群Ａと可変容量素子群Ｂとの高周波電圧による容量変動を相殺しあうことで可変容量コンデンサ全体の高周波信号による容量値の変動をさらに小さくすることができ、その結果、高周波電子部品として使用する場合に高周波信号に対する波形歪みや相互変調歪みを少なくすることができる。
【００２８】
また、本発明の可変容量コンデンサによれば、３）上記２）の構成において、可変容量素子が偶数であることから、個々の可変容量素子にかかる直流バイアス電圧の向きは交互に異なるが、可変容量素子が偶数であるため隣り合う可変容量素子間で直流バイアス電圧の向きの違いによる影響を相殺し合うことで、バイアス信号に対する極性が発生しなくなり、その結果、可変容量コンデンサとして実装する際に極性に注意を払う必要がなく取り扱いの容易なものとなる。
【００２９】
また、本発明の可変容量コンデンサによれば、４）上記３）の構成において、可変容量素子群Ａの可変容量素子と可変容量素子群Ｂの可変容量素子とが実質的に等しい容量値の対になっていることから、高周波電圧により個々の可変容量素子の容量が変動しても、可変容量素子群Ａと可変容量素子群Ｂとでは極性の異なる直流バイアス電圧が印加されるため、可変容量素子群Ａおよび可変容量素子群Ｂの実質的に等しい容量値の対となっている可変量素子間で容量変動を相殺しあうこととなるので可変容量コンデンサ全体の高周波信号による容量値の変動をさらに小さくすることができ、その結果、高周波電子部品として使用した場合に高周波信号に対する波形歪みや相互変調歪みを少なくすることができる。
【００３０】
また、本発明の可変容量コンデンサによれば、５）上記３）の構成において、複数の可変容量素子の容量値が実質的に等しいことから、可変容量素子群Ａの任意の可変容量素子と可変容量素子群Ｂの任意の可変容量素子とが実質的に等しい容量値の対となることより、高周波電圧により個々の可変容量素子の容量が変動しても、可変容量素子群Ａと可変容量素子群Ｂとでは極性の異なる直流バイアス電圧が印加されるため、可変容量素子群Ａおよび可変容量素子群Ｂの実質的に等しい容量値の対となっている可変容量素子間で容量変動を相殺しあうこととなるので可変容量コンデンサ全体の高周波信号による容量値の変動をさらに小さくすることができ、その結果、高周波電子部品として使用した場合に高周波信号に対する波形歪みや相互変調歪みを少なくすることができる。また、同一の可変容量素子を複数個形成すればよいため、個々の可変容量素子の設計が異なる場合に比べて製造が簡易となる。
【００３１】
また、本発明の可変容量コンデンサによれば、６）上記２）の構成において、可変容量素子が奇数であることから、高周波信号を供給するための信号端子である入力端子および出力端子と、第１および第２バイアスラインが接続されるバイアス信号を供給するバイアス端子とを共通とすることができ、その結果、実装やパターン設計等の自由度を増やすことができる取扱いが容易な可変容量コンデンサとするこができる。
【００３２】
また、本発明の可変容量コンデンサによれば、７）上記１）〜４）のいずれかまたは６）の構成において、入力端子に接続された可変容量素子および出力端子に接続された可変容量素子は、他の可変容量素子よりも容量値が大きいことから、入力端子と入力端子に接続された可変容量素子との間および出力端子と出力端子に接続された可変容量素子との間に生じる浮遊容量値に比べ、入力端子に接続された可変容量子および出力端子に接続された可変容量素子の容量値が大きくなるため、入力端子に接続された可変容量素子および出力端子に接続された可変容量素子の容量値に対する浮遊容量値の影響は小さくなる。また、可変容量コンデンサの容量値は、可変容量素子が直列接続されているため、各可変容量素子の容量値の逆数の総和の逆数となることから、入力端子に接続された可変容量素子および出力端子に接続された可変容量素子の容量値は、他の可変容量素子の容量値より可変容量コンデンサの容量値への寄与は小さくなる。その結果、浮遊容量の影響を抑制することができ、可変容量コンデンサの容量値のばらつきが少ないものとなる。
【００３３】
また、本発明の回路モジュールによれば、上記１）〜７）のいずれかの構成の本発明の可変容量コンデンサが共振回路を構成するコンデンサとして用いられていることから、コンデンサの容量変化率が大きく、かつ所望の容量を精度良く得ることができることにより、広い周波数範囲にわたり所望の共振周波数を精度良く得ることのできるものとなる。また、共振回路を構成するコンデンサが耐電力性に優れていることから、信頼性が高いものとなる。
【００３４】
また、本発明の通信装置によれば、本発明の回路モジュールがフィルタ手段として用いられていることから、広い周波数範囲にわたり所望の共振周波数を精度良く設定できることより、フィルタ手段として使用可能な周波数範囲が広く、かつ所望のフィルタ機能を精度良く得ることのできるものとなる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の可変容量コンデンサ，回路モジュールおよび通信装置について図面を参照しつつ詳細に説明する。
【００３６】
図１は４個の可変容量素子を有する本発明の可変容量コンデンサの実施の形態の一例を示す等価回路図である。
【００３７】
図１に示す等価回路図において、符号Ｃ１，Ｃ２，Ｃ３，Ｃ４はいずれも可変容量素子であり、Ｂ11，Ｂ12，Ｂ13は抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスライン（同図では、抵抗成分Ｒ11，Ｒ12，Ｒ13を示す。）であり、Ｂ21，Ｂ22は抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスライン（同図では、抵抗成分Ｒ21，Ｒ22を示す。）である。図１においては第１バイアス端子Ｖ１が第２バイアス端子Ｖ２よりも高い電位（第１バイアス端子Ｖ１が正電位、第２バイアス端子Ｖ２が負電位でもよい）に設定されており、可変容量素子Ｃ１，Ｃ３が、第１バイアスラインが入力端子Ｉ側に接続された可変容量素子群Ａであり、可変容量素子Ｃ２，Ｃ４が、第１バイアスラインが出力端子Ｏ側に接続された可変容量素子群Ｂである。
【００３８】
このような構成の可変容量コンデンサＣｔにおいては、可変容量コンデンサＣｔの入力端子Ｉと出力端子Ｏとの間には、高周波信号が、直列接続された可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４を介して流れることになる。このとき、第１バイアスラインＢ11，Ｂ12，Ｂ13および第２バイアスラインＢ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ13およびＲ21，Ｒ22は、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。
【００３９】
また、可変容量素子Ｃ１の容量成分を制御するバイアス信号は、第1バイアス端子Ｖ１からインダクタンスＬ１，第１バイアスラインＢ11を介して可変容量素子Ｃ１に供給され、第２バイアスラインＢ21，インダクタンスＬ２を介して第２バイアス端子Ｖ２に流れる。この可変容量素子Ｃ１に印加される直流バイアス電圧に応じて、可変容量素子Ｃ１は所定の誘電率となり、その結果、所望の容量成分が得られることになる。可変容量素子Ｃ２，Ｃ３，Ｃ４についても、これらは第１バイアスラインＢ12，Ｂ13および第２バイアスラインＢ21，Ｂ22を介して直流的に並列接続されているので、同様に直流的に同じ大きさのバイアス信号が印加され、所定の容量成分を得ることができる。
【００４０】
その結果、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量を所望の値に制御するための直流バイアス電圧を、安定して可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４それぞれに別々に供給することができ、バイアス信号の印加による可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の誘電率を所望通りに変化させることができ、よって容量成分の制御が容易な可変容量コンデンサＣｔとすることができる。
【００４１】
また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に入力される高周波信号は、抵抗成分Ｒ11，Ｒ12，Ｒ13およびＲ21，Ｒ22が高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっていることから、第１バイアスラインＢ11，Ｂ12，Ｂ13および第２バイアスラインＢ21，Ｂ22を介して漏れることがない。これによっても、バイアス信号が安定して可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に独立に印加されるようになっており、その結果、バイアス信号による各々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量変化率を最大限に利用することができるものとなっている。
【００４２】
つまり、可変容量コンデンサＣｔにおいては、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４は高周波的には直列接続された可変容量素子と見ることができる。
【００４３】
従って、これら直列接続された可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に印加される高周波電圧は可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４のそれぞれに分圧されるので、個々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、可変容量コンデンサを使用した高周波電子部品において波形歪みや相互変調歪み等を抑制することができる。
【００４４】
また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４を直列接続したことにより、高周波的には容量素子の誘電体層の層厚を厚くしたのと同じ効果があり、可変容量コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、可変容量コンデンサＣｔの耐電力を向上することができる。ここで、可変容量コンデンサの損失抵抗による発熱は、可変容量コンデンサの損失抵抗成分をＥＳＲ、可変容量コンデンサを流れる電流をＩ（コンデンサにかかる電圧をＶ）、電力消費をＰとすると、電力消費Ｐ＝Ｉ２・ＥＳＲ（Ｐ＝Ｖ２／ＥＳＲ）が生じ、可変容量コンデンサが発熱することによって生じる。
【００４５】
また、第１バイアスラインＢ11，Ｂ12，Ｂ13および第２バイアスラインＢ21，Ｂ22により第１および第２バイアス端子Ｖ１，Ｖ２からバイアス信号を供給することができるので、従来の可変容量コンデンサにおいて外部の配線基板に実装していた独立したバイアス供給回路が不要となり、可変容量コンデンサＣｔが実装される回路基板の小型化が図れるとともに、取り扱いが容易となる。
【００４６】
また、印加電圧の高電位側、すなわち第１バイアス端子Ｖ１側の第１バイアスラインＢ11，Ｂ12，Ｂ13と、低電位側、すなわち第２バイアス端子Ｖ２側の第２バイアスラインＢ21，Ｂ22とが、複数の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の両端および各素子間に交互に接続されているため、可変容量素子Ｃ１およびＣ２の第２バイアス端子Ｖ２側のバイアスライン、可変容量素子Ｃ２およびＣ３の第１バイアス端子Ｖ１側のバイアスライン、可変容量素子Ｃ３およびＣ４の第２バイアス端子Ｖ２側のバイアスラインを共通化することができている。これによりバイアスラインの数を少なくすることができ、バイアスラインの構成を簡易なものとすることができる。
【００４７】
また、図１に示す等価回路図において、第２バイアス端子Ｖ２を接地しても良い。この場合には、インダクタンスＬ２は不要となる。
【００４８】
ここで、可変容量素子群Ａの容量値の合計値と可変容量素子群Ｂの容量値の合計値とが実質的に等しいことが好ましい。以下、図２および図３を参照しつつ、その理由について説明する。
【００４９】
図２は可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量変化率の印加電圧依存性を示したものである。図２において横軸は印加電圧（単位：Ｖ）、縦軸は容量変化率（単位：％）を表わす。ここで、白丸印は直流バイアス電圧が印加された状態を示し、黒丸印は直流バイアス電圧が印加された状態で直流バイアス電圧に重畳して高周波電圧が印加された状態を示している。
【００５０】
図３（ａ）および（ｂ）は、図１に示す可変容量コンデンサＣｔにおける可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の高周波的にみたときの接続構成を示す概念図であり、可変容量素子群Ａを構成する可変容量素子Ｃ１，Ｃ３をまとめて表し、可変容量素子群Ｂを構成する可変容量素子Ｃ２，Ｃ４をまとめて表したものである。
【００５１】
図３（ａ）では、直流バイアス電圧が印加されている状態において、可変容量素子群Ａの容量値の合計値をＣとし、可変容量素子群Ｂの容量値の合計値を、可変容量素子群Ａの容量値の合計値Ｃのｘ倍、すなわちｘ×Ｃとしている。
【００５２】
図３（ｂ）では、直流バイアス電圧が印加されている状態において高周波電圧が印加されたときの可変容量素子群Ａの容量値の合計値および可変容量素子群Ｂの容量値の合計値を示している。
【００５３】
図２に示すように、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に、直流バイアス電圧が印加された状態で高周波電圧を加えた場合に、高周波信号の位相が正電位のときには、直流バイアス電圧が正電位のときには高周波電圧印加により可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に実際に印加されるバイアス電圧は大きくなり、その結果、容量値は直流バイアス電圧のみ印加されている状態に比べて減少する。逆に直流バイアス電圧が負電位の場合には高周波電圧印加により可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に実際に印加される直流バイアス電圧は小さくなり、その結果、容量値は直流バイアス電圧のみ印加されている状態に比べて増加する。このように、直流バイアス電圧の絶対値が等しくてもその極性が異なると、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量は異なるものとなる。また、図２は可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量変化率の印加電圧依存性を示したものであるので、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量変化量は、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の個々の容量により異なる。
【００５４】
ここで、可変容量コンデンサＣｔにおいて、可変容量素子群Ａは高電位となる第１バイアスラインＢ11，Ｂ12が入力端子Ｉ側に接続されており、可変容量素子群Ｂは高電位となる第１バイアスラインＢ12，Ｂ13が出力端子Ｏ側に接続されていることから、第１バイアス端子Ｖ１が正電位、第２バイアス端子Ｖ２が負電位となるので、高周波信号の入力端子Ｉ側からみると、可変容量素子群Ａには正電位の直流バイアス電圧が印加され、可変容量素子群Ｂには負電位の直流バイアス電圧が印加されていることとなる。このため、可変容量素子群Ａにおいてはバイアス電圧が大きくなり、容量値の合計値がＣからＣ−ΔＣと小さくなる。一方、可変容量素子群Ｂにおいてはバイアス電圧が小さくなり、容量値の合計値がｘ×Ｃからｘ×（Ｃ＋ΔＣ）と大きくなる。逆に、高周波信号の位相が負電位のときには、可変容量素子群Ａの容量値の合計値はＣ＋ΔＣとなり、可変容量素子群Ｂの容量値の合計値はｘ×（Ｃ−ΔＣ）となる。
【００５５】
ここで、ΔＣは、可変容量素子群Ａの容量値の合計値Ｃを基準とした高周波信号による可変容量素子群Ａの容量変化量を示す。なお、図２に示すように、可変容量素子Ｃ１〜Ｃ４の容量変化率の印加電圧依存性は印加電圧が正の領域，負の領域で一次関数の関係ではない。このため、厳密には高周波電圧による容量変化量ΔＣの絶対値は、直流バイアス電圧が正電圧のときと負電圧のときとで等しくならないが、ほぼ一次関数で表されるものとみなすことができるものとした。なお、図１２は、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に、直流バイアス電圧が印加された状態で１ＭＨz〜３ＧＨｚの高周波電圧を加えた場合において、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量変化の周波数依存性を具体的な数値（測定値）で示したグラフ（線図）である。また、図１３は、図１２の２ＧＨｚの高周波電圧における可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量変化の印可電圧依存性を具体的な数値（測定値）で示したグラフ（線図）である。
【００５６】
ここで、直流バイアス電圧印加時の可変容量素子群Ａの容量値の合計値Ｃが2.5ｐＦ，高周波信号による可変容量素子群Ａの容量変化量ΔＣを直流バイアス電圧印加時の可変容量素子群Ａの容量値の合計値Ｃの25％にあたる0.625ｐＦとしたときに、直流バイアス電圧印加時の可変容量素子群Ａの容量値の合計値Ｃおよび可変容量素子群Ｂの容量値の合計値ｘ×Ｃの合成容量値、すなわち可変容量コンデンサＣｔの直流バイアス電圧印加時の容量値ＣＴ，直流バイアス電圧に重畳して高周波信号を印加した場合の可変容量コンデンサＣｔの容量値であって、高周波信号の位相が正電位のときの容量値ＣＴ＋および高周波信号の位相が負電位のときの容量値ＣＴ−，直流バイアス電圧に重畳して高周波信号を加えたことによる可変容量コンデンサＣｔの容量値の変化の割合ＣＴ＋／ＣＴ，ＣＴ−／ＣＴを計算した結果を表１に示す。
【表１】
2006049840.tif 000003
【００５７】
表１からわかるように、ｘ＝1.0のとき、すなわち可変容量素子群Ａと可変容量素子群Ｂとの容量値が等しい場合には、直流バイアス電圧に重畳して高周波信号を印加したときの可変容量コンデンサＣｔの容量値ＣＴ＋とＣＴ−とは等しい。しかしながら、ｘが大きくなるにつれ、すなわち可変容量素子群Ａと可変容量素子群Ｂとの容量値の差が大きくなるにつれて、高周波信号の位相の違いによる容量値ＣＴ＋とＣＴ−との差は大きくなり、ｘ＝1.6のときには可変容量コンデンサＣｔの容量値Ｃに対する変化の割合の差は10％の差となる。このように、可変容量コンデンサＣｔは可変容量素子群Ａと可変容量素子群Ｂとの容量値が異なる場合には高周波信号の位相に対して容量が異なるコンデンサとして振舞うことになるため、高周波電子部品においては高周波信号に対して波形歪み相互変調歪みを発生させることになる。したがって、可変容量素子群Ａの容量値の合計値と可変容量素子群Ｂの容量値の合計値とをほぼ同じに設定することにより、高周波電子部品において波形歪みや相互変調歪みを抑制することができる。
【００５８】
また、可変容量素子を偶数個（ここでは４個）としているので、図１に示すように信号端子Ｉ，Ｏのどちらから高周波信号を印加してもバイアス信号のかかり方は変化しない。つまり、個々の可変容量素子にかかる直流バイアス電圧の向きは交互に異なるが、可変容量素子が偶数であるため隣り合う可変容量素子間で直流バイアス電圧の向きの違いによる影響を相殺し合うことで、バイアス信号に対する極性が発生しなくなり、その結果、可変容量コンデンサとして実装する際に極性に注意を払う必要がなく取り扱いの容易なものとなる。
【００５９】
さらには、可変容量素子群Ａの可変容量素子Ｃ１，Ｃ３と可変容量素子群Ｂの可変容量素子Ｃ２，Ｃ４とが実質的に等しい容量値の対になっているとき、たとえば、可変容量素子群Ａの可変容量素子Ｃ１の容量値を４ｐＦ，可変容量素子Ｃ３の容量値を２ｐＦ、可変容量素子群Ｂの可変容量素子Ｃ２の容量値を２ｐＦ，可変容量素子Ｃ４の容量値を４ｐＦとすることにより、同じ容量値の可変容量素子が同じ数各可変容量素子群に含まれることになる。このような可変容量コンデンサＣｔにおいて、直流バイアス電圧に重畳して印加される高周波電圧に対して個々の可変容量素子の容量が変動しても、可変容量素子群Ａと可変容量素子群Ｂとでは極性の異なる直流バイアス電圧が印加されるため、可変容量素子群Ａおよび可変容量素子群Ｂの実質的に等しい容量値の対となっている可変量素子間で容量変動を相殺しあうことで可変容量コンデンサＣｔ全体の高周波信号がバイアス電圧に重畳されることによる容量値の変動をさらに小さくすることができ、その結果、高周波電子部品にいて高周波信号に対する波形歪みや相互変調歪みを少なくすることができる。
【００６０】
さらには、可変容量素子Ｃ１、Ｃ２、Ｃ３、Ｃ４の容量値が実質的に等しい場合、例えば、全ての容量値が2.6ｐＦである場合には、全ての可変容量素子における容量変化量の絶対値がほぼ等しくなるので、可変容量素子群Ａの任意の可変容量素子と可変容量素子群Ｂの任意の可変容量素子との間で容量変動を相殺しあうことで可変容量コンデンサＣｔ全体の高周波信号がバイアス電圧に重畳されることによる容量値の変動をさらに小さくすることができ、その結果、高周波電子部品において高周波信号に対する波形歪みや相互変調歪みを少なくすることができる。
【００６１】
また、図４（ａ）および（ｂ）にそれぞれ等価回路図で示すように、図１に示す可変容量コンデンサＣｔと同様の構成であり、かつ可変容量素子を奇数個（この図では５個）としてもよい。この図において、図１と同様の箇所には同じ符号をつけており、それらについて重複する説明は省略する。
【００６２】
図４において、個々の可変容量素子Ｃ１〜Ｃ５に直流バイアス電圧を印加するために、第１バイアスラインＢ11，Ｂ12，Ｂ13および第２バイアスラインＢ21，Ｂ22，Ｂ23を設けた。このような可変容量コンデンサＣｔ’において、図４（ａ）に示すように信号端子Ｉ，Ｏと第１および第２バイアス端子Ｖ１，Ｖ２とを別にすることも、図４（ｂ）に示すように第1バイアス電圧Ｖ１を入力端子Ｉに、第２バイアス電圧Ｖ２を出力端子Ｏと共通にして使用することもでき、一般のコンデンサと同等に扱うこともできる。その結果、実装やパターン設計等の自由度を増やすことができ取扱いが容易な可変容量コンデンサＣｔ’とすることができる。
【００６３】
また、可変容量コンデンサＣｔ，Ｃｔ’において、入力端子Ｉに接続された可変容量素子Ｃ１および出力端子Ｏに接続された可変容量素子Ｃ４またはＣ５は、他の可変容量素子よりも容量値が大きいことが好ましい。なぜなら、入力端子Ｉと入力端子Ｉに接続された可変容量素子Ｃ１との間および出力端子Ｏと出力端子Ｏに接続された可変容量素子Ｃ４またはＣ５との間に生じる浮遊容量値に比べ、入力端子Ｉに接続された可変容量子Ｃ１および出力端子Ｏに接続された可変容量素子Ｃ４またはＣ５の容量値を大きくすることにより、浮遊容量の影響を抑制することができ、可変容量コンデンサＣｔ，Ｃｔ’の容量値のばらつきが少ないものとなる。
【００６４】
次に、本発明の可変容量コンデンサＣｔの作製方法の例について説明する。
【００６５】
図５は本発明の可変容量コンデンサＣｔについて、４つの可変容量素子Ｃ１〜Ｃ４を有する可変容量コンデンサＣｔの例を示す透視状態の平面図であり、図６は図５に示す可変容量コンデンサＣｔのＡ−Ａ’線断面図である。
【００６６】
図５、図６において、１は支持基板、２は下部電極層、31，32，33は導体ライン、４は薄膜誘電体層、５は上部電極層、61，62，63，64，65は薄膜抵抗、７は絶縁層、８は引き出し電極層、９は保護層、10は半田拡散防止層、111、112および113，114は半田端子部である。なお、この半田拡散防止層10と半田端子部111および112とで、それぞれ第１信号端子（入力端子）Ｉおよび第２信号端子（出力端子）Ｏを構成している。また、半田拡散防止層10と半田端子部114および113とで、それぞれ第１バイアス端子Ｖ１および第２バイアス端子Ｖ２を構成している。
【００６７】
支持基板１は、アルミナセラミックス等のセラミック基板や、サファイア等の単結晶基板等である。この支持基板１の上に下部電極層２，薄膜誘電体層４および上部電極層５を順次、支持基板１のほぼ全面に成膜する。これら各層の成膜終了後、上部電極層５，薄膜誘電体層４および下部電極層２を順次、所定の形状にエッチングする。
【００６８】
下部電極層２、薄膜誘電体層４、および上部電極層５の成膜に際しては、下部電極層２と薄膜誘電体層４との間、ならびに薄膜誘電体層４と上部電極層５との間に、パーティクル等の可変容量コンデンサの特性を劣化させる要因になりうる不純物の混入を最低限に抑制することが望ましい。従って、これら下部電極層２，薄膜誘電体層４および上部電極層５の成膜は、同じ成膜装置で、成膜室を大気開放せずに連続して行なうことが望ましい。このため、具体的な成膜方法としては、スパッタが好適である。
【００６９】
下部電極層２は、薄膜誘電体層４の形成に高温スパッタが必要となるため、その高温に耐えられるように高融点であることが必要である。具体的には、Ｐｔ，Ｐｄ等の金属材料から成るものである。この下部電極層２も、高温スパッタで形成される。さらに、下部電極層２は、高温スパッタによる形成後に、薄膜誘電体層４のスパッタ温度である700〜900℃へ加熱され、薄膜誘電体層４のスパッタ開始まで一定時間保持することにより、平坦な層となる。
【００７０】
下部電極層２の厚みは、可変容量素子Ｃ１から可変容量素子Ｃ２までの抵抗成分や、可変容量素子Ｃ３から可変容量素子Ｃ４までの抵抗成分および下部電極層２の連続性を考慮した場合には厚い方が望ましいが、支持基板１との密着性を考慮した場合には相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μｍ〜10μｍである。下部電極層２の厚みが0.1μｍよりも薄くなると、下部電極層２自身の抵抗が大きくなるほか、下部電極層２の連続性が確保できなくなる可能性がある。一方、10μｍより厚くすると、内部応力が大きくなって、支持基板１との密着性が低下したり、支持基板１の反りを生じたりするおそれがある。
【００７１】
薄膜誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶から成る高誘電率の誘電体層であることが好ましい。例えば、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶としては、チタン酸バリウムストロンチウム（（ＢａｘＳｒ１−ｘ）ＴｉＯ３）、チタン酸バリウムストロンチウムにＭｎ，Ｍｇ，Ｌａ，Ｗ等をドープしたもの等がある。この薄膜誘電体層４は、下部電極層２の表面（上面）に形成されている。例えば、ペロブスカイト型酸化物結晶が得られる誘電体材料をターゲットとして、スパッタリング法による成膜を所望の厚みになるまで行なう。このとき、基板温度を高く、例えば800℃として高温スパッタリングを行なうことにより、スパッタ後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層４を得ることができる。
【００７２】
上部電極層５の材料としては、この層の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、薄膜誘電体層４との密着性向上のためには、Ｐｔ等を密着層として用いることが望ましい。この上部電極層５の厚みは0.1μｍ〜10μｍとなっている。この厚みの下限については、下部電極層２と同様に、上部電極層５自身の抵抗および連続性を考慮して設定される。また、厚みの上限については、薄膜誘電体層４との密着性を考慮して設定される。
【００７３】
上述のように成膜した後、上部電極層５，薄膜誘電体層４および下部電極層２を、順次、所定の形状にエッチングする。エッチングは、レジストをスピンコーティング法等により全面に均一に塗布し、フォトリソグラフィ法によりレジストを所定の形状にパターニングした後、ウェットエッチングもしくはドライエッチングにより行なう。可変容量素子Ｃ１〜Ｃ４の容量値は上部電極層５の面積により決定されるため、上部電極層５のエッチングでは、より精度の高いドライエッチングを用いることが望ましい。
【００７４】
ドライエッチングは、例えば電子サイクロトロン共鳴装置（ＥＣＲ装置）を用い、アルゴンプラズマをエッチャントとして行なうことができる。
【００７５】
なお、薄膜誘電体層４のエッチングはウェットエッチングおよびドライエッチングのどちらにより行なってもよい。
【００７６】
また、下部電極層２のエッチングは、ウェットエッチングおよびドライエッチングのどちらを用いてもよいが、下部電極層２の厚みが厚い場合には、パターニング精度の観点から、上部電極層５と同様にドライエッチングにより行なうことが望ましい。
【００７７】
以上のような上部電極層５，薄膜誘電体層４および下部電極層２のエッチングにおいては、薄膜誘電体層４の下面は下部電極層２の上面より小さく、上部電極層５の下面は薄膜誘電体層４の上面よりも小さくなるようにエッチングされる。これにより、電界の集中しやすい下部電極層２の外縁部分に薄膜誘電体層４がないので、リーク電流特性が向上する。
【００７８】
このようにして、可変容量素子Ｃ１〜Ｃ４を得ることができる。
【００７９】
ここで、第１信号端子Ｉと可変容量素子Ｃ１との間および可変容量素子Ｃ４と第２信号端子Ｏとの間を電気的に接続するために、支持基板１上の第１および第２信号端子Ｉ，Ｏを形成する位置に導電性材料からなる導電層を形成することが望ましい。この導電層は、可変容量コンデンサＣ１〜Ｃ４を形成した後に新たに成膜することで形成してもよいが、下部電極層２のパターニングの際に、同時にこれら導電層も形成するようにパターニングを行なうことによって、下部電極層２と同一の材料および同一の工程で形成してもよい。
【００８０】
第１バイアスラインＢ11，Ｂ12，Ｂ13は、導体ライン32，33と薄膜抵抗61，62，63とから構成されており、第１バイアス端子Ｖ１から第１信号端子Ｉと可変容量素子Ｃ１との接続点の間、可変容量素子Ｃ２と可変容量素子Ｃ３との接続点の間、すなわち可変容量素子Ｃ２の上部電極層５と可変容量素子Ｃ３の上部電極層５とを接続する引き出し電極層８との間、可変容量素子Ｃ４と第２信号端子Ｏとの接続点の間にそれぞれ設けられており、第１バイアス端子Ｖ１を介して外部回路と接続される。
【００８１】
第２バイアスラインＢ21，Ｂ22は、導体ライン31と薄膜抵抗64，65とから構成されており、第２バイアス端子Ｖ２から可変容量素子Ｃ２と可変容量素子Ｃ３との接続点の間、すなわち可変容量素子Ｃ２と可変容量素子Ｃ３とで共有する下部電極層２との間および可変容量素子Ｃ３と可変容量素子Ｃ４との接続点の間、すなわち可変容量素子Ｃ２と可変容量素子Ｃ３とで共有する下部電極層２との間にそれぞれ設けられており、第２バイアス端子Ｖ２を介して外部回路と接続される。
【００８２】
このような構成の第１および第２バイアスラインＢ11，Ｂ12，Ｂ13およびＢ21，Ｂ22を設けることにより、可変容量素子Ｃ１〜Ｃ４は第１および第２バイアスラインＢ11，Ｂ12，Ｂ13およびＢ21，Ｂ22を介して並列に接続されている。
【００８３】
この導体ライン31，32，33は、上述の下部電極層２，薄膜誘電体層４および上部電極層５を形成した後、新たに成膜することによって形成することができる。その際には、既に形成した下部電極層２，薄膜誘電体層４および上部電極層５を保護するために、リフトオフ法を用いることが望ましい。また、これら導体ライン31〜33は、下部電極層２のパターニングの際に、同時にこれら導体ライン31〜33も形成するようにパターニングを行なうことによっても形成することができる。
【００８４】
この導体ライン31〜33の材料としては、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22の抵抗値のばらつきを抑制するために、低抵抗であるＡｕが望ましいが、薄膜抵抗61，62，63，64，65の抵抗が十分に高いので、Ｐｔ等を用いて、下部電極層２と同じ材料および同じ工程で形成してもよい。
【００８５】
ここで、支持基板１上の第１および第２バイアス端子Ｖ１，Ｖ２の形成位置にて第１および第２バイアス端子Ｖ１，Ｖ２を形成しやすくするために、導体ライン31および導体ライン32とそれぞれ電気的に接続した、導電性材料からなる導電層を形成することが望ましい。この導電層は、可変容量コンデンサＣ１〜Ｃ４を形成した後に新たに成膜して形成してもよいが、導体ライン31〜33を形成するときに、導体ライン31，32の第１および第２バイアス端子Ｖ１，Ｖ２の形成位置における形状を第１および第２バイアス端子Ｖ１，Ｖ２の形状に合わせて形成することで、同時にこれら導電層も一体となるように形成するようにパターニングを行なうことによって、導体ライン31〜33と同一の材料および同一の工程で形成してもよい。
【００８６】
なお、第１および第２バイアス端子Ｖ１，Ｖ２を、本発明の可変容量コンデンサＣｔの中心に対して互いに点対称の位置に配置することにより、可変容量コンデンサＣｔを図５に示す平面図において上下反対にしても配線基板に実装することができるため、取り扱いが容易となる。
【００８７】
次に、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22を構成する薄膜抵抗61〜65の材料としては、タンタル（Ｔａ）を含有し、かつその比抵抗が１ｍΩ・ｃｍ以上であるものが望ましい。Ｒ＝ρ・ｌ／（ｗ・ｔ）（Ｒ：薄膜抵抗の抵抗、ｌ：薄膜抵抗の長さ、ｗ：薄膜抵抗の幅、ｔ：薄膜抵抗の膜厚）より得られる比抵抗ρが１ｍΩ・ｃｍより小さい場合、膜厚ｔを薄くする必要があり断線が生じ易くなる。また、薄膜抵抗61〜65は、アスペクト比（長さｌ／幅ｗ）を大きくして長さを長くする必要があるが、アスペクト比が大きすぎると可変容量コンデンサの素子形状が大きくなるため、比抵抗を１ｍΩ・ｃｍ以上としてアスペクト比が大きくなり過ぎないようにすることができる。一方、比抵抗が大きくなり過ぎると、薄膜抵抗61〜65の温度特性や再現性等が劣化し易くなるので、比抵抗の上限の大きさは、両特性を考慮して決定される。例えば、バイアスラインの抵抗値として10ｋΩを得る場合は比抵抗を１ｍΩ・ｃｍ以上とし、膜厚を５０ｎｍとしたときにはアスペクト比は５０以下となり、可変容量コンデンサの素子形状を大きくすることなく実現可能なアスペクト比となる。薄膜抵抗61〜65の具体的な材料としては、窒化タンタル（ＴａＮ）やＴａＳｉＮ，Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａをターゲットとして、窒素を雰囲気中に加えてスパッタリングを行なうリアクティブスパッタ法により、所望の組成比および抵抗率の薄膜抵抗61〜65を成膜することができる。
【００８８】
このスパッタリングの条件を適宜選択することにより、膜厚が40ｎｍ以上で、比抵抗が１ｍΩ・ｃｍ以上の薄膜抵抗61〜65を形成することができる。さらに、スパッタリングの終了後、レジストを塗布して所定の形状に加工した後、これをマスクとして反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスを行なうことにより、簡便にパターニングすることができる。
【００８９】
第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22の抵抗値は、使用する周波数領域において第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22のインピーダンスが各可変容量素子Ｃ１〜Ｃ４のインピーダンスよりも大きくなるように設定される。導体ライン31〜33の抵抗値は薄膜抵抗61〜65の抵抗値と比較して非常に小さくなるため、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22の抵抗値は薄膜抵抗61〜65の抵抗値とほぼ等しくなる。従って、薄膜抵抗61〜65の抵抗値を、使用する周波数領域において、各可変容量素子Ｃ１〜Ｃ４のインピーダンスより大きくなるように設定する。例えば、可変容量コンデンサＣｔを周波数１ＧＨｚで使用し、可変容量素子Ｃ１〜Ｃ４の容量を５ｐＦとした場合には、この周波数の１／10（100ＭＨｚ）からインピーダンスに悪影響を与えないように、即ち使用周波数領域の信号成分が第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22に漏洩し、各可変容量素子Ｃ１〜Ｃ４のインピーダンスに影響を与えないように、薄膜抵抗61〜65を可変容量素子Ｃ１〜Ｃ４の100ＭＨｚでのインピーダンスの10倍以上の抵抗値に設定するものとすると、必要な第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22の抵抗値は、約3.2ｋΩ以上となる。可変容量コンデンサにおける薄膜抵抗61〜65の比抵抗率は１ｍΩ・ｃｍ以上として、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22の抵抗値として10ｋΩを得る場合であれば、薄膜抵抗61〜65のアスペクト比（長さ／幅）は、膜厚を50ｎｍとしたとき、50以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61〜65となる。
【００９０】
これら薄膜抵抗61〜65を含む第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22は、支持基板１上に直接形成されている。これにより、可変容量素子Ｃ１〜Ｃ４上に形成する際に必要となる、下部電極層２，上部電極層４および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、可変容量素子Ｃ１〜Ｃ４を構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗61〜65を用いることにより、形状を大きくすることなく、可変容量コンデンサＣｔを作製することができる。
【００９１】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層７は、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22を被覆しており、薄膜抵抗61〜65が酸化されるのを防止できるため、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22の抵抗値を経時的に一定とすることができ、これにより信頼性を向上させることができる。絶縁層７の材料は、耐湿性を向上させるために、窒化ケイ素および酸化ケイ素の少なくとも１種類より成るものとするとよい。これらは、被覆性を考慮して、化学気相堆積（ＣＶＤ）法等により、成膜することが望ましい。
【００９２】
また、絶縁層７は、通常のレジストを用いるドライエッチング法等により、所望の形状に加工することができる。そして、絶縁層７には、薄膜抵抗61〜65と引き出し電極層８との接続を確保するために導体ライン33に到達する貫通孔を設けている。その他でこの絶縁層７から露出させる部位としては、上部電極層４および半田端子部111，112，113，114のみとしておくことが、耐湿性向上の観点から好ましい。
【００９３】
次に、引き出し電極層８は、第１の可変容量素子Ｃ１の上部電極層５と第１信号端子Ｉ、すなわち第１信号端子Ｉ形成部の導電層との間、可変容量素子Ｃ２と可変容量素子Ｃ３との上部電極層５同士との間、可変容量素子Ｃ４の上部電極層５と第２信号端子Ｏ、すなわち第２信号端子Ｏ形成部の導電層との間を、絶縁層７の貫通孔を通ってそれぞれ接続するものである。このように引き出し電極層８を形成することにより、第１信号端子Ｉから第２信号端子Ｏまで可変容量素子Ｃ１〜Ｃ４が順に直列接続される。さらに、可変容量素子Ｃ２，Ｃ３にまたがる引き出し電極層８は、絶縁層７の貫通孔を通って導体ライン33と接続している。この引き出し電極層８の材料としては、Ａｕ，Ｃｕ等の低抵抗な金属を用いることが望ましい。また、引き出し電極層８に対する絶縁層７との密着性を考慮して、Ｔｉ，Ｎｉ等の密着層を使用してもよい。
【００９４】
なお、引出し電極層８を形成するときに、第１および第２信号端子Ｉ，Ｏならびに第１および第２バイアス端子Ｖ１，Ｖ２の形成位置に、引出し電極層８を構成する材料からなる層を形成することが好ましい。第１および第２信号端子Ｉ，Ｏならびに第１および第２バイアス端子Ｖ１，Ｖ２を形成する位置の高さを揃えることにより、実装が容易となるからである。
【００９５】
次に、半田端子部111，112，113，114を露出させて全体を被覆するように、保護層９を形成する。保護層９は、可変容量素子Ｃ１を始めとする可変容量コンデンサＣｔの構成部材を機械的に保護するほか、薬品等による汚染から保護するためのものである。ただし、この保護層９の形成時には、半田端子部111，112，113，114を露出するようにする。保護層９の材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂等を用いる。これらは、樹脂原料を塗布した後、所定の温度で硬化させることにより形成される。
【００９６】
半田拡散防止層10は、半田端子部111，112，113，114形成の際のリフローや実装の際に、半田端子部111，112，113，114の半田が引き出し電極層８あるいは下部電極層２へとの拡散することを防止するために形成する。この半田拡散防止層10の材料としては、Ｎｉが好適である。また、半田拡散防止層10の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕ等を0.1μｍ程度形成する場合もある。
【００９７】
最後に、半田端子部111，112，113，114を半田拡散防止層10の上に形成する。これは、可変容量コンデンサの外部の配線基板への実装を容易にするために形成する。これら半田端子部111，112，113，114は、半田端子部111，112，113，114に所定のマスクを用いて半田ペーストを印刷後、リフローを行なうことにより形成するのが一般的である。
【００９８】
以上述べた可変容量コンデンサＣｔによれば、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22もしくはその一部に、窒化タンタルを含有し、かつ比抵抗が１ｍΩ・ｃｍ以上の薄膜抵抗61〜65を用いることにより、薄膜抵抗61〜65のアスペクト比を低減して可変容量コンデンサＣｔの小型化を実現している。さらには、第１および第２バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22を支持基板１上に直接形成することにより、可変容量素子Ｃ１等の各素子を構成する層の数が低減されている。また、各素子を構成する各導体層や誘電体層等の形成工程を共通化できるため、構造が比較的複雑であるにもかかわらず、非常に簡単に形成することができる。
【００９９】
次に、本発明の可変容量コンデンサＣｔ’の作製方法について説明する。
【０１００】
図７は５つの可変容量素子Ｃ１〜Ｃ５を有する本発明の可変容量コンデンサＣｔ’の例を示す透視状態の平面図であり、図８は図７に示す可変容量コンデンサＣｔ’のＡ−Ａ’線断面図である。なお、これらの図において、図５，図６と同様の個所には同じ符号を付してあり、それらについて重複する説明は省略する。
【０１０１】
図７、図８において、Ｃ５は可変容量素子であり、可変容量素子Ｃ４と第２信号端子Ｏとの間に可変容量素子Ｃ１〜Ｃ４と同一材料，同一工程にて形成される。
【０１０２】
34は導体ライン、66は薄膜抵抗であり、バイアス供給回路を構成する第１バイアスラインＢ13は、導体ライン34と薄膜抵抗63とから構成されており、第２バイアスラインB23は、導体ライン31と薄膜抵抗66とから構成されている。
【０１０３】
この第１バイアスラインＢ13，第２バイアスラインＢ23は、第１バイアスラインＢ11，Ｂ12および第２バイアスラインＢ21，Ｂ22と同一材料，同一工程にて形成される。
【０１０４】
また、絶縁層７には、薄膜抵抗61と引き出し電極層８との接続を確保するために導体ライン33、34に到達する貫通孔を設けている。
【０１０５】
第１信号端子Ｉから第２信号端子Ｏまで、可変容量素子Ｃ１〜Ｃ５を直接接続するには、例えば、第1信号端子Ｉと可変容量素子Ｃ１の上部電極層４とを引き出し電極層８を介して電気的に接続し、可変容量素子Ｃ１，Ｃ２で下部電極層２を共用することで両者を電気的に接続し、可変容量素子Ｃ２，Ｃ３の上部電極層４を引き出し電極層８を介して電気的に接続し、以下同様に、下部電極層２を共有して可変容量素子Ｃ３，Ｃ４間を、引き出し電極層８を介して可変容量素子Ｃ４，Ｃ５の上部電極層４間を、下部電極層２を共有して可変容量素子Ｃ５と第２信号端子Ｏとの間を、それぞれを電気的に接続すればよい。
【０１０６】
以上述べた可変容量コンデンサＣｔ’によれば、高周波信号を供給するための信号端子である入力端子Ｉおよび出力端子Ｏと、第１および第２バイアスラインが接続されるバイアス信号を供給するバイアス端子Ｖ１，Ｖ２を共通とすることができ、その結果、実装やパターン設計等の自由度を増やすことができ取扱いが容易な可変容量コンデンサＣｔ’とするこができる。
【０１０７】
次に、本発明の回路モジュールおよび通信装置について説明する。
【０１０８】
本発明の回路モジュールは、上記本発明の可変容量コンデンサと、インダクタおよび抵抗の少なくとも一つと、これらに電圧を印加できる電圧供給部とを備えた共振回路として構成されている。本発明の可変容量コンデンサが共振回路を構成するコンデンサとして用いられているため、コンデンサの容量変化率が大きく、かつ所望の容量を精度良く得ることができることにより、直流バイアス電圧の印加により広い周波数範囲にわたり所望の共振周波数を精度良く得ることのできるものとなる。また、コンデンサが耐電力に優れていることから、信頼性が高く、簡便に作製でき、生産性の高いものとなる。また、可変容量素子が偶数の場合には直流バイアス電圧の極性に依存しないため取り扱いが容易となる。
【０１０９】
また、本発明の通信装置は、上記構成の回路モジュールをフィルタ手段として用いた構成となっている。例えば、このようなフィルタ手段を送信回路および受信回路にそれぞれ設け、送信回路と受信回路とを送受信切替え装置を介して接続することにより本発明の通信装置を得ることができる。このようなフィルタ手段は、例えば、上記回路モジュールとインダクタ，キャパシタ等を組み合わせることで得ることができる帯域通過フィルタがあり、広い周波数範囲にわたり所望の共振周波数を精度良く設定できることにより、使用可能な周波数範囲が広く、かつ所望の通過帯域を精度良く得ることのできるものとなる。このように、本発明の通信装置によれば、広い周波数範囲にわたり所望の共振周波数を精度良く設定できることにより、フィルタ手段として使用可能な周波数範囲が広く、かつ所望のフィルタ機能を精度良く得ることのできるものとなる。
【０１１０】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の実施の形態の例では、バイアス供給回路である第１バイアスラインＢ11，Ｂ12，Ｂ13および第２バイアスラインＢ21，Ｂ22を共通にしているが、バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ21，Ｂ22をそれぞれの可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に対して個別に設けた構成とした可変容量コンデンサＣｔとしても構わない。また、図９に示すようにバイアス電圧Ｖ１を入力端子Ｉから印加しても良い。
【０１１１】
また、支持基板１上の複数領域にそれぞれ直列接続した可変容量素子からなる本発明の可変容量コンデンサを形成したり、第１および第２バイアスラインをインダクタや伝送線路で形成したりしてもよい。
【図面の簡単な説明】
【０１１２】
【図１】本発明の可変容量コンデンサの実施の形態の一例を示す等価回路図である。
【図２】本発明の第１の可変容量コンデンサにおける容量変化率の直流バイアス電圧特性の例を示す線図である。
【図３】（ａ），（ｂ）はそれぞれ本発明の第１の可変容量コンデンサにおいて高周波的にみたときの可変容量素子の接続構成を示す概念図である。
【図４】（ａ），（ｂ）はそれぞれ本発明の可変容量コンデンサの実施の形態の他の例を示す等価回路図である。
【図５】図１に示す可変容量コンデンサの例を示す透視状態の平面図である。
【図６】図５のＡ−Ａ’線断面図である。
【図７】図４に示す可変容量コンデンサの例を示す透視状態の平面図である。
【図８】図７のＡ−Ａ’線断面図である。
【図９】バイアス供給回路を個別に設けた本発明の可変容量コンデンサの実施の形態の他の例を示す等価回路図である。
【図１０】従来の薄膜コンデンサの例を示す断面図である。
【図１１】（ａ）および（ｂ）は、それぞれ従来の可変コンデンサの等価回路図である。
【図１２】可変容量素子に種々の値の直流バイアス電圧が印加された場合における容量の周波数依存性を示す線図である。
【図１３】可変容量素子に直流バイアス電圧が印加された状態で２ＧＨｚの高周波電圧を加えた場合において、可変容量素子の容量変化の印加電圧依存性を具体的な数値で示した線図である。
【符号の説明】
【０１１３】
１・・・支持基板
２・・・下部電極層
31、32、33、34・・・導体ライン
４・・・薄膜誘電体層
５・・・上部電極層
61、62、63、64、65・・・薄膜抵抗
７・・・絶縁層
８・・・引出し電極層
９・・・保護層
10・・・半田拡散防止層
111、112・・・半田端子部
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５・・・可変容量素子
Ｃｔ・・・可変容量コンデンサ
Ｂ11、Ｂ12、Ｂ13・・・第１バイアスライン
Ｂ21、Ｂ22、Ｂ23・・・第２バイアスライン
Ｉ・・・入力端子
Ｏ・・・出力端子
Ｌ１、Ｌ２・・・インダクタ
Ｒ11、Ｒ12、Ｒ13、Ｒ21、Ｒ22、Ｒ23・・・抵抗成分
Ｖ１・・・第１バイアス端子
Ｖ２・・・第２バイアス端子
【図１】
2006049840.tif 000004
【図２】
2006049840.tif 000005
【図３】
2006049840.tif 000006
【図４】
2006049840.tif 000007
【図５】
2006049840.tif 000008
【図６】
2006049840.tif 000009
【図７】
2006049840.tif 000010
【図８】
2006049840.tif 000011
【図９】
2006049840.tif 000012
【図１０】
2006049840.tif 000013
【図１１】
2006049840.tif 000014
【図１２】
2006049840.tif 000015
【図１３】
2006049840.tif 000016