(57)【要約】【課題】  論理区画に分割されたストレージシステムを提供する。【解決手段】複数のディスクドライブと、前記ディスクドライブに接続され、前記ディスクドライブにデータを読み書きするディスク制御装置と、を備えるストレージシステムにおいて、ディスク制御装置は、ディスクドライブとデータを送受信するディスク制御部と、他の計算機とデータを送受信するチャネル制御部と、ディスク制御部とチャネル制御部とを接続され、データを互いに送受信するスイッチ部と、ディスク制御部、チャネル制御部及びスイッチ部を制御する制御部と、を備え、ディスク制御装置は複数の論理区画に分割されており、制御部は、論理区画の分割を制御し、スイッチ部は、送受信されるデータが何れの論理区画であるかを示す情報を取得し、論理区画毎に送受信されるデータの送信を調停することで、論理区画毎のデータ送信帯域を制御する。【選択図】  図１
2006079495.tif 000002
【特許請求の範囲】
【請求項１】
複数のディスクドライブと、前記ディスクドライブに接続され、前記ディスクドライブにデータを読み書きするディスク制御装置と、を備えるストレージシステムにおいて、
前記ディスク制御装置は、
前記ディスクドライブとデータを送受信するディスク制御部と、
他の計算機とデータを送受信するチャネル制御部と、
前記ディスク制御部と前記チャネル制御部とを接続され、データを互いに送受信するスイッチ部と、
前記ディスク制御部、前記チャネル制御部及び前記スイッチ部を制御する制御部と、を備え、
前記ディスク制御装置は複数の論理区画に分割されており、
前記制御部は、前記論理区画の分割を制御し、
前記スイッチ部は、送受信されるデータが何れの論理区画であるかを示す情報を取得し、前記論理区画毎に送受信されるデータの送信を調停することで、前記論理区画毎のデータ送信帯域を制御することを特徴とするストレージシステム。
【請求項２】
前記スイッチ部は、データを受信する受信部及びデータを送信する送信部を備え、
前記受信部及び前記送信部は、それぞれ前記論理区画に分割されており、
前記送信部は、前記論理区画毎にデータ送信帯域の割合を定められた帯域情報と、前記論理区画毎の送信バッファと、を備え、
更に、前記送信部が、前記帯域情報に定められた前記論理区画毎のデータ送信帯域の割合に基づいて、前記論理区画毎に送信バッファに送信指令を送ることで、前記論理区画毎のデータ送信帯域を制御することを特徴とする請求項１に記載のストレージシステム。
【請求項３】
前記スイッチ部は、データを受信する受信部及びデータを送信する送信部を備え、
前記受信部及び前記送信部は、それぞれ前記論理区画に分割されており、
前記送信部は、前記論理区画毎にデータ送信の分配を定めた分配情報と、データを保存する保存部と、を備え、
更に、前記送信部が、前記分配情報に定められた前記論理区画の分配に基づいて、前記保存部から前記論理区画毎にデータを読み出し、当該データを送信することで、前記論理区画毎のデータ送信帯域を制御することを特徴とする請求項１に記載のストレージシステム。
【請求項４】
前記スイッチ部は、データを受信する受信部、データを送信する送信部及びデータを保存するデータ保存部を備え、
前記受信部は、受信したデータの送信先、当該データ及び当該データの属する論理区画を示す番号を前記データ保存部に保存し、
前記送信部は、前記論理区画毎にデータ送信の分配を定められた分配情報を備え、
更に、前記送信部が、前記分配情報に定められた前記論理区画の分配に基づいて、前記データ保存部から前記論理区画毎にデータを読み出し、当該データを送信することで、前記論理区画毎のデータ送信帯域を制御することを特徴とする請求項１に記載のストレージシステム。
【請求項５】
前記ディスク制御装置の論理区画の設定に関する情報の入力を受け付ける端末装置を備え、
前記端末装置は、
前記各論理区画が使用する前記制御部の実行比率、前記ディスクドライブのドライブ数、前記キャッシュメモリの容量、及び、前記スイッチ部の帯域の割合を決定し、
前記制御部、前記ディスクドライブ、前記キャッシュメモリ及び前記スイッチ部の各資源の使用割合を、前記論理区画によって略全ての資源を使い切るように正規化することを特徴とする請求項１に記載のストレージシステム。
【請求項６】
複数のディスクドライブと、前記ディスクドライブに接続され、前記ディスクドライブにデータを読み書きするディスク制御装置と、を備えるストレージシステムにおいて、
前記ディスク制御装置は、
前記ディスクドライブとデータを送受信するディスク制御部と、
他の計算機とデータを送受信するチャネル制御部と、
前記ディスク制御部と前記チャネル制御部とを接続し、データを互いに送受信するスイッチ部と、を備え、
前記ディスク制御装置は複数の論理区画に分割されており、
前記チャネル制御部は、前記論理区画の分割を制御し、
前記スイッチ部は、送受信されるデータが何れの論理区画であるかを示す情報を取得し、前記論理区画毎に送受信されるデータの送信を調停することで、前記論理区画毎のデータ送信帯域を制御することを特徴とするストレージシステム。
【請求項７】
前記スイッチ部は、データを受信する受信部及びデータを送信する送信部を備え、
前記受信部及び前記送信部は、それぞれ前記論理区画に分割されており、
前記送信部は、前記論理区画毎にデータ送信帯域の割合を定めた帯域情報と、前記論理区画毎の送信バッファと、を備え、
更に、前記送信部が、前記帯域情報に定められた前記論理区画毎のデータ送信帯域の割合に基づいて、前記論理区画毎に送信バッファに送信指令を送ることで、前記論理区画毎のデータ送信帯域を制御することを特徴とする請求項６に記載のストレージシステム。
【請求項８】
前記スイッチ部は、データを受信する受信部及びデータを送信する送信部を備え、
前記受信部及び前記送信部は、それぞれ前記論理区画に分割されており、
前記送信部は、前記論理区画毎にデータ送信の分配を定められた分配情報と、データを保存する保存部と、を備え、
更に、前記送信部が、前記分配情報に定められた前記論理区画の分配に基づいて、前記保存部から前記論理区画毎にデータを読み出し、当該データを送信することで、前記論理区画毎のデータ送信帯域を制御することを特徴とする請求項６に記載のストレージシステム。
【請求項９】
前記スイッチ部は、データを受信する受信部、データを送信する送信部、データを保存するデータ保存部、を備え、
前記受信部は、受信したデータの送信先、当該データ及び当該データの属する論理区画を示す番号を前記データ保存部に保存し、
前記送信部は、前記論理区画毎にデータ送信の分配を定められた分配情報を備え、
更に、前記送信部が、前記分配情報に定められた前記論理区画の分配に基づいて、前記データ保存部から前記論理区画毎にデータを読み出し、当該データを送信することで、前記論理区画毎のデータ送信帯域を制御することを特徴とする請求項６に記載のストレージシステム。
【請求項１０】
複数のディスクドライブと、前記ディスクドライブに接続され、前記ディスクドライブにデータを読み書きするディスク制御装置と、を備えるストレージシステムにおいて；
前記ディスク制御装置は、
前記ディスクドライブとデータを送受信するディスク制御部と、
他の計算機とデータを送受信するチャネル制御部と、
データを一時的に保存するキャッシュメモリ部と、
前記ディスク制御装置の制御情報を格納する共有メモリ部と、
前記ディスク制御部と前記チャネル制御部とを接続し、データを互いに送受信するスイッチ部と、
前記ディスク制御部、前記チャネル制御部及び前記スイッチ部を制御する制御部と、を備え；
前記ディスク制御装置は複数の論理区画に分割されており；
前記制御部は、前記論理区画の分割を制御し；
前記スイッチ部は、データを受信する受信部、データを送信する送信部、を備え；
前記受信部及び前記送信部は、それぞれ前記論理区画に分割されており；
前記送信部は、前記論理区画毎にデータ送信帯域の割合を定められた帯域情報と、前記論理区画毎の送信バッファと、を備え；
更に、前記送信部が、前記帯域情報に定められた前記論理区画毎のデータ送信帯域の割合に基づいて、前記論理区画毎に送信バッファに送信指令を送ることで、前記論理区画毎のデータ送信帯域を制御することを特徴とするストレージシステム。
【請求項１１】
複数のディスクドライブと、前記ディスクドライブに接続され、前記ディスクドライブにデータを読み書きするディスク制御装置と、を備えるストレージシステムの論理分割の設定方法であって；
前記ディスク制御装置は、
前記ディスクドライブとデータを送受信するディスク制御部と、
他の計算機とデータを送受信するチャネル制御部と、
データを一時的に保存するキャッシュメモリ部と、
前記ディスク制御装置の制御情報を格納する共有メモリ部と、
前記ディスク制御部と前記チャネル制御部とを接続し、データを互いに送受信するスイッチ部と、
前記ディスク制御部、前記チャネル制御部及び前記スイッチ部を制御する制御部と、
ディスク制御装置の論理区画の設定に関する情報の入力を受け付ける端末装置と、を備え；
前記端末装置は、
前記各論理区画が使用する前記制御部の実行比率、前記ディスクドライブのドライブ数、前記キャッシュメモリの容量、及び、前記スイッチ部の帯域の割合を決定し、
前記制御部、前記ディスクドライブ、前記キャッシュメモリ及び前記スイッチ部の各資源の使用割合を、前記論理区画によって略全ての資源を使い切るように正規化することを特徴とする論理区画の設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ストレージシステムに関し、特に、論理分割されたストレージシステムに関する。
【背景技術】
【０００２】
ストレージシステムの管理コストを削減するために、複数のストレージシステムを大規模な単一のストレージシステムに統合するストレージコンソリデーション技術が存在する。
【０００３】
このストレージコンソリデーションには次のような問題がある。それは、業務の運営に関することである。
【０００４】
コンソリデーションを行った後も、それ以前のように円滑に業務を運営する必要がある。ストレージシステムはホストコンピュータによってさまざまな形態でアクセスされる。このようなさまざまなアクセスの形態によって、ストレージシステムに要求される処理能力は異なる。例えば、ストレージシステムをデータベースに用いる場合は、多数の要求を処理する能力が求められる。また、日々蓄積されるデータをバックアップする場合、多量のデータを処理する能力が求められる。
【０００５】
このようにホストコンピュータのアクセス形態により要求されるストレージシステムの処理能力は異なることから、コンソリデーションに際して、新旧のストレージシステムの構成に熟知したシステム管理者が、システムを設定しなければならない。例えば、サービスレベル保証契約により、個々の顧客に対して、顧客が選択した一定のサービスレベルを保証する。ストレージ性能が低下しそうな場合は、アクセスが集中している記憶領域に格納されているデータのデータ移動などを行なってアクセスを分散するストレージシステムが提案されている（例えば、特許文献１参照。）。
【０００６】
この特許文献１に記載の発明によると、データ管理のアウトソーシングを受託するデータセンタ業務において、サービスレベル保証契約（Service Level Agreement：ＳＬＡ）によって、個々の顧客が選択した一定のサービスレベルを保証することができる。
【特許文献１】特開２００２−１８２８５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、ストレージシステムの構成情報に影響を与えることなく、単一の管理インターフェースによって、業務の継続が可能なストレージコンソリデーションが可能なストレージシステムの提供することである。
【０００８】
しかし、特許文献１に記載の発明では、ディスクドライブに関する平均利用率、容量等によってサービスレベルを保証しているが、さまざまなアクセス形態に対するサービスレベルの保証は考慮されていない。
【０００９】
本発明は、論理的に資源を分割したストレージシステムを提供することによって、さまざまなアクセス形態に対応したＳＬＡの保証を目的とする。
【課題を解決するための手段】
【００１０】
本発明は、複数のディスクドライブと、前記ディスクドライブに接続され、前記ディスクドライブにデータを読み書きするディスク制御装置と、を備えるストレージシステムにおいて、ディスク制御装置は、ディスクドライブとデータを送受信するディスク制御部と、他の計算機とデータを送受信するチャネル制御部と、ディスク制御部とチャネル制御部とを接続され、データを互いに送受信するスイッチ部と、ディスク制御部、チャネル制御部及びスイッチ部を制御する制御部と、を備え、ディスク制御装置は複数の論理区画に分割されており、制御部は、論理区画の分割を制御し、スイッチ部は、送受信されるデータが何れの論理区画であるかを示す情報を取得し、論理区画毎に送受信されるデータの送信を調停することで、論理区画毎のデータ送信帯域を制御することを特徴とする。
【発明の効果】
【００１１】
本発明によると、ディスク制御装置３００の内部スイッチ部３３０において、ＬＰＡＲごとの帯域の割り当てを行うことで、各ＬＰＡＲの内部ネットワークの帯域を保証する。このようにすることで、複数のシステムを統合したコンソリデーション後のシステムでの内部ネットワークの帯域の利用率の調停が容易になる。これによって、さまざまなアクセス形態の業務に対するコンソリデーションが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下に本発明の第１の実施の形態を図面に基づいて説明する。
【００１３】
図１は、本発明の第１の実施の形態のストレージシステムを含むシステムの構成例を示すブロック図である。図１のシステムは、複数のホストコンピュータ１００及びストレージシステムを有する。ストレージシステムは、ディスク制御装置３００及び複数のディスクドライブ２００を有する。
【００１４】
複数のホストコンピュータ１００及び複数のディスクドライブ２００が、ディスク制御装置３００に接続されている。
【００１５】
ディスク制御装置３００は、複数のチャネル制御部３１０、複数のディスク制御部３２０、複数の内部スイッチ部３３０、複数のプロセッサ部３４０、複数のキャッシュメモリ部３５０、及び複数の共有メモリ部３６０を備える。これら各部は、管理ネットワーク３７０を介してサービスプロセッサ（ＳＶＰ）３８０に接続されている。
【００１６】
チャネル制御部３１０は、ホストコンピュータ１００を接続するインターフェースである。
【００１７】
ディスク制御部３２０は、ディスクドライブ２００を接続するインターフェースである。
【００１８】
内部スイッチ部３３０は、チャネル制御部３１０、ディスク制御部３２０、プロセッサ部３４０、キャッシュメモリ部３５０及び共有メモリ部３６０を相互に接続し、各部が送受信するパケット等のデータを送受信する。なお、内部スイッチ部３３０によって内部ネットワークが形成される。
【００１９】
プロセッサ部３４０は、ディスク制御装置３００の各部を統括して制御する。
【００２０】
キャッシュメモリ部３５０は、チャネル制御部３１０及びディスク制御部３２０の間で送受信されるデータを一時的に保存する。
【００２１】
共有メモリ部３６０は、ホストコンピュータ１００、ディスクドライブ２００及びディスク制御装置３００の構成情報やキャッシュのディレクトリ情報等の制御情報を保存する。
【００２２】
管理ネットワーク３７０は、ＳＶＰ３８０とディスク制御装置３００の各部とを接続するネットワークである。
【００２３】
ＳＶＰ３８０は、ディスク制御装置３００の各部の設定や構成の変更を行うための端末である。特に、後に説明するように、各部のＬＰＡＲ（Logical Partition）に関する設定を行う。本実施の形態では、ＳＶＰ３８０は、管理ネットワーク３７０を介して各部に接続されているが、ディスク制御装置３００の外部のネットワークを介して接続されてもよい。
【００２４】
内部スイッチ部３３０は、内部スイッチ部ＬＰＡＲ情報３３１を備える。プロセッサ部３４０は、プロセッサ部ＬＰＡＲ情報３４１を備える。共有メモリ部３６０は、キャッシュメモリＬＰＡＲ情報３６１を備える。なお、チャネル制御部３１０にも、チャネル制御部ＬＰＡＲ情報を備えてもよい。
【００２５】
これらのＬＰＡＲ情報によって、チャネル制御部３１０、ディスク制御部３２０、内部スイッチ部３３０、プロセッサ部３４０、キャッシュメモリ部３５０及び共有メモリ部３６０の各部は、論理的な装置に分割されている。この各論理装置（ＬＰＡＲ）によって、複数の論理的なディスク制御装置として機能する。
【００２６】
プロセッサ部ＬＰＡＲ情報３４１は、分割されたＬＰＡＲに割り当てるプロセッサ部３４０の処理の比率を示す情報である。処理の割り当ては、例えばＴＳＳ（Time Sharing System）を用いて実現する。なお、ハイパバイザと呼ばれるファームウェアを実行し、ゲストＯＳがハイパバイザの提供する論理プロセッサ上で実行され、ハイパバイザによって複数の論理プロセッサを物理プロセッサにマッピングすることで、論理分割を行ってもよい。
【００２７】
内部スイッチ部ＬＰＡＲ情報３３１は、分割された各ＬＰＡＲに割り当てられる帯域の割合を示す情報である。具体的には、ＬＰＡＲ番号毎に当該ＬＰＡＲに割り当てる帯域の割合が示されている。
【００２８】
キャッシュメモリ部ＬＰＡＲ情報３６１は、分割された各々のＬＰＡＲが使用するキャッシュメモリの使用容量の割合を示す情報である。プロセッサ部３４０は、このキャッシュメモリ部ＬＰＡＲ情報３６１を参照して各ＬＰＡＲが利用可能なキャッシュメモリの容量を知り、その領域を使用する。
【００２９】
ディスクドライブ２００は、複数のハードディスク等から構成される。この複数のハードディスクは、論理的な領域である複数の論理ユニット（ＬＵ：Logical Unit）が構成されている。
【００３０】
このように構成された本実施形態のストレージシステムは、次のような処理を行う。
【００３１】
ホストコンピュータ１００が、ディスクドライブ２００へのアクセス要求をストレージシステムに送る。
【００３２】
ストレージシステムのチャネル制御部３１０がこの要求を受け取る。チャネル制御部３００は、要求を解析し、当該要求を処理するＬＰＡＲを判断する。そして、受け取った要求に、判断したＬＰＡＲの情報を付加して、プロセッサ部３４０に送る。プロセッサ部３４０は、受け取った要求に基づいた処理を行う。この処理において、内部スイッチ部３３０は、当該要求に対応するＬＰＡＲの情報に基づいて通信帯域を制御する。
【００３３】
次に、ディスク制御装置３００のＬＰＡＲの設定について説明する。
【００３４】
本実施形態のディスク制御装置３００は、管理者によってどのように論理分割するかの設定がなされている。その情報は前述したプロセッサ部ＬＰＡＲ情報３４１、内部スイッチ部ＬＰＡＲ情報３３１、キャッシュメモリ部ＬＰＡＲ情報３６１等に保存されている。
【００３５】
管理者は、複数のシステムを統合（コンソリデーション）する際に、統合前の各システムの性能情報をディスク制御装置３００の各ＬＰＡＲ情報３４１等に設定する。これによって、ディスク制御装置３００が、統合前に稼働していた複数のシステムとして論理的に稼働する。
【００３６】
図２は、ディスク制御装置３００のＬＰＡＲを設定する際に、ＳＶＰ３８０から入力するＬＰＡＲの情報の一例を示す。
【００３７】
管理者はＳＶＰ３８０に、性能情報を入力する。入力する性能情報は、ＩＯ数／秒（ＩＯＰＳ：処理能力）、キャッシュヒット率［％］、ブロックサイズ、キャッシュ容量［ＧＢ］、ディスクドライブ容量、スループット［ＭＢ／ｓ］等である。なお、スループットは、明示的に入力しなくてもＩＯＰＳ×ブロックサイズによって自動的に計算してもよい。管理者は、設定されるＬＰＡＲ毎にこれらの性能情報を入力する。なお、性能情報を入力せず、性能を指示しないＬＰＡＲを作成することも可能である。例えば、全てのＬＰＡＲで性能が指定されない場合には、予め定められた所定の値に基づいて同じ性能のＬＰＡＲが作成される。また、一部のＬＰＡＲで性能が指定されない場合には、性能が指示されたＬＰＡＲの設定後、余剰の資源によってＬＰＡＲを自動的に構成するようにしてもよい。
【００３８】
次に、管理者によって入力された性能情報から、ＬＰＡＲの割り当て情報を算出する。
【００３９】
図３は、ＳＶＰ３８０が行うＬＰＡＲ割り当て情報の算出処理のフローチャートである。
【００４０】
ＳＶＰ３８０は、まず、入力された性能情報のＩＯＰＳから、そのＬＰＡＲに割り当てるプロセッサの実行率を算出する。プロセッサの実行率は、ＩＯＰＳを１プロセッサあたりの最大ＩＯＰＳで除算することで算出される。なお、実行率が１００％を越えた場合は、複数のプロセッサに当該ＬＰＡＲの処理を割り当てるように設定する（１００１）。
【００４１】
次に、当該ＬＰＡＲの使用するディスクドライブのドライブ数の下限を決定する（１００２）。
【００４２】
ディスクドライブのドライブ数は、ディスクドライブによって構成されるＬＵのＩＯＰＳを決定する。すなわち、複数のディスクドライブによってＬＵを構成する場合は、より多くのドライブ数を用いた方がディスクドライブへのアクセスの並列度が高まり、ディスクドライブの集合であるＬＵのＩＯＰＳが向上する。
【００４３】
ディスクドライブのドライブ数の下限は、ＩＯＰＳにキャッシュミス率（キャッシュミス率（％）＝１００−キャッシュヒット率（％））を積算した値を、ディスクドライブの最大ＩＯＰＳで除算することで算出される。なお、算出されたドライブ数のディスクドライブの総容量が、管理者によって入力された性能情報のディスクドライブ容量を下回った場合は、管理者の設定したディスクドライブ容量が優先される。そこで、設定したディスクドライブ容量を満たすドライブ数を再計算する。
【００４４】
次に、入力された性能情報のうちキャッシュ容量の値から、当該ＬＰＡＲのキャッシュ容量を設定する（１００３）。
【００４５】
次に、スループット値（プロセッサのＩＯＰＳ×ブロックサイズ）から、当該ＬＰＡＲに設定する内部ネットワークの帯域を設定する。これは、スループット値を内部ネットワークの総帯域で除算することで算出される（１００４）。
【００４６】
次に、ステップ１００１乃至１００４の処理を、他のＬＰＡＲについて実行する（ステップ１００５）。
【００４７】
次に、情報が入力されたＬＰＡＲについて割り当て情報が設定された後、性能情報を入力していないＬＰＡＲに、残りの資源を割り当てる（１００６）。また、すべてのＬＰＡＲについて設定が終わっている場合は、全てのＬＰＡＲが、ディスク制御装置３００の全ての資源を利用するように割り当てを正規化する。例えば、全てのＬＰＡＲを設定した結果、プロセッサ部３４０の実行率が合計で１００％に満たない場合は、実行率が１００％となるように、各ＬＰＡＲの実行率を再計算する。
【００４８】
以上の処理によって、ディスク制御装置３００のＬＰＡＲの割り当て情報が設定される。
【００４９】
なお、これら設定された情報は、ＳＶＰ３８０からチャネル制御部３１０、ディスク制御部３２０、内部スイッチ部３３０、プロセッサ部３４０及び共有メモリ部３６０に送られ、保存される。チャネル制御部３１０には、割り当てたＬＰＡＲとＬＵとの対応を保存する。プロセッサ部は、各ＬＰＡＲの使用するプロセッサの処理の比率を保存する。内部スイッチ部３３０は、各ＬＰＡＲの使用する帯域を保存する。共有メモリ部３６０は、各ＬＰＡＲの使用するキャッシュメモリ３５０の容量を保存すると共に、各ＬＰＡＲの使用するディスクドライブ２００のＬＵの構成情報（ディスクドライブ容量、ドライブ数、ブロックサイズ等）を保存する。
【００５０】
次に、本実施形態のディスク制御装置３００のプロセッサ部３４０、チャネル制御部３１０及び内部スイッチ部３３０の構成及びその動作を説明する。なお、以下に説明するＬＰＡＲは、タイムシェアリングによって実行される。
【００５１】
ホストコンピュータ１００は、ディスク制御装置３００に読み出し又は書き込みの要求を送る。チャネル制御部３１０は、ホストコンピュータからの要求を受信すると、その要求がディスク制御装置３００のどのＬＵ(Logical Unit)に対する要求かを判断する。
【００５２】
チャネル制御部３１０は、ＬＵとＬＰＡＲとの対応表（ＬＰＡＲテーブル３１２、図５参照）を参照し、要求のあったＬＵはどのＬＰＡＲが受け持っているのかを判断する。チャネル制御部３１０は、その要求を、そのＬＰＡＲの処理として内部スイッチ部を介してプロセッサ部３４０に送る。プロセッサ部３４０は、そのＬＰＡＲの処理のタイミングとなったときに当該要求を処理し、内部スイッチ部３３０を介して、キャッシュメモリ部３５０又はディスク制御部３２０に指示をして、ディスクドライブ２００へのアクセス処理を行う。
【００５３】
図４は、プロセッサ部３４０の構成のブロック図である。
【００５４】
プロセッサ３４２は、ＣＰＵ等で構成される。なお、図４ではプロセッサ３４２を１つのみ示しているが、複数のプロセッサによって構成されてもよい。
【００５５】
内部ネットワークインターフェース（Ｉ／Ｆ）部３４３は、プロセッサ部３４０と内部スイッチ部３３０とを接続しデータを送受信するためのインターフェースである。
【００５６】
ＬＰＡＲ指示部３４４は、プロセッサ３４２に対してＬＰＡＲ毎の割り当て処理を指示する。ＬＰＡＲ指示部３４４には、現在処理中のＬＰＡＲの番号が示される。プロセッサ部ＬＰＡＲ情報３４１は、前述したように、各ＬＰＡＲに割り当てる処理の比率を示す情報が格納されている。ＬＰＡＲ指示部３４４は、プロセッサ部ＬＰＡＲ情報３４１からＬＰＡＲの比率を取得し、各ＬＰＡＲの実行時間を割り当てる。
【００５７】
具体的に、「ＬＰＡＲ１」、「ＬＰＡＲ２」の２つのＬＰＡＲが設定されている場合について説明する。
【００５８】
まず、ＬＰＡＲ１に実行時間（ＬＰＡＲ１の比率）を割り当て、プロセッサ３４２にＬＰＡＲ１の処理の開始を指示する。このとき、処理中ＬＰＡＲにはＬＰＡＲ１となる。ＬＰＡＲ指示部３４４は、ＬＰＡＲ１の処理開始時点からタイマをカウントし、割り当てられた実行時間が満了した場合は、プロセッサ３４２にＬＰＡＲ１による処理の終了を通知し、ＬＰＡＲ１による処理で使用されているデータ及びレジスタを待避する。
【００５９】
次に、ＬＰＡＲ２に実行時間（ＬＰＡＲ２の比率）を割り当て、プロセッサ３４２にＬＰＡＲ２の処理の開始を指示する。このとき、処理中ＬＰＡＲにはＬＰＡＲ２となる。ＬＰＡＲ指示部３４４は、ＬＰＡＲ２の処理開始時点からタイマをカウントし、割り当てられた実行時間が満了した場合は、プロセッサ３４２にＬＰＡＲ２による処理の終了を通知し、ＬＰＡＲ２による処理で使用されているデータ及びレジスタを待避する。
【００６０】
次に、ＬＰＡＲ１の実行時間を割り当て、以降、ＬＰＡＲ１及びＬＰＡＲ２の処理を繰り返す。
【００６１】
メインメモリ３４５は、プロセッサ部３４０によって使用されるメモリである。メインメモリ３４５は、プログラムを格納するプログラム領域３４６とデータを格納するデータ領域３４７とで構成される。
【００６２】
データ領域３４７は、各ＬＰＡＲが用いる複数の領域に分割されている。各々の領域には、対応するＬＰＡＲが使用するデータ及び通信キューが含まれている。
【００６３】
図５は、チャネル制御部３１０の構成のブロック図である。
【００６４】
プロトコル変換部３１１は、ホストコンピュータ１００とネットワーク等を介して接続されている。プロトコル変換部３１１は、ディスク制御装置３００内外でそれぞれ用いられるプロトコルの変換を行い、データを送受信する。
【００６５】
内部ネットワークインターフェース（Ｉ／Ｆ）３１３は、内部スイッチ部３３０と接続されており、ディスク制御装置３００の各部とデータを送受信するインターフェースである。
【００６６】
ＬＰＡＲテーブル３１２は、ＬＰＡＲと当該ＬＰＡＲが使用する論理ユニット（ＬＵ：Logical Unit）との割り当てを示すテーブルである。
【００６７】
各ＬＰＡＲが使用するＬＵは、図３で説明した処理によって、各ＬＰＡＲに割り当てられるディスク容量が決定した後、管理者がディスク容量に対応するＬＵを割り当て、ＳＶＰ３８０によって設定する。プロトコル変換部３１１は、このＬＰＡＲテーブル３１２を参照して、どのＬＵはどのＬＰＡＲが受け持っているのかを知る。
【００６８】
例えば、ホストコンピュータ１００によってＬＵ番号「２」への要求があった場合は、プロトコル変換部３１１は、ＬＰＡＲテーブル３１２を参照して、ＬＵ番号「２」に対応するＬＰＡＲは「１」であることを知る。そして、当該要求に取得したＬＰＡＲの番号を付加し、内部ネットワークＩ／Ｆ部３１３を介して内部スイッチ部３３０に送る。
【００６９】
図６は、内部スイッチ部３３０の構成のブロック図である。
【００７０】
内部スイッチ部３３０は、送信部３３２、交換部３３３、受信部３３４を備える。交換部３３３は設定されたＬＰＡＲと同じ数だけ備えられる。送信部３３２及び受信部３３４は、内部スイッチ部３３０に接続されるパスと数と同じ数だけ備えられる。
【００７１】
送信部３３２は、ＴＸインターフェース（ＴＸ  Ｉ／Ｆ）３３２１、ＬＰＡＲ送信バッファ３３３２（３３３２−０・・・３３３２−ｎ）、ＬＰＡＲ間調停部３３３３、及び内部スイッチ部ＬＰＡＲ情報３３１を含む。
【００７２】
ＴＸ  Ｉ／Ｆ３３３１は、内部スイッチの出力側インターフェースである。
【００７３】
ＬＰＡＲ送信バッファ３３３２−０・・３３３２−ｎは、ＬＰＡＲ毎に設けられた送信用バッファであり、設定されたＬＰＡＲと同じ数（０〜ｎ（ｎ＋１個））だけ備えられる。
【００７４】
ＬＰＡＲ間調停部３３３３は、各ＬＰＡＲに対応するＴＸ  Ｉ／Ｆ３３３１のパケットの送信を調停する。内部スイッチ部ＬＰＡＲ情報３３１は、各々のＬＰＡＲに割り当てられる内部スイッチ部３３０の帯域の割合の情報が格納されている。
【００７５】
交換部３３３−０・・・３３３−ｎは、設定されたＬＰＡＲと同じ数だけ備えられ、受信部３３４から渡されたパケットを、送信先のアドレスに基づいて目的の送信部３３２に送る。
【００７６】
受信部３３４は、ＲＸインターフェース（ＲＸ  Ｉ／Ｆ）３３４１、ＬＰＡＲ判定部３３４２、ＬＰＡＲ受信バッファ３３４３−０・・・３３４３−ｎを含む。
【００７７】
ＲＸ  Ｉ／Ｆ３３４１は、内部スイッチの入力側インターフェースである。
【００７８】
ＬＰＡＲ判定部３３４２は、ＲＸ  Ｉ／Ｆ３３４１が受信したパケットが、どのＬＰＡＲに属するパケットであるかを判断し、当該ＬＰＡＲの受信バッファ（ＬＰＡＲ受信バッファ３３４３）に送る。
【００７９】
ＬＰＡＲ受信バッファ３３４３−０・・３３４３−ｎは、ＬＰＡＲの受信用バッファであり、設定されたＬＰＡＲと同じ数（０〜ｎ（ｎ＋１個））だけ備えられる。
【００８０】
次に、この内部スイッチ部３３０の動作を説明する。
【００８１】
受信部３３４のＲＸ  Ｉ／Ｆ３３４１は、受け取ったパケットを、まずＬＰＡＲ判定部３３４２に送る。ＬＰＡＲ判定部３３４２は、送られたパケットのヘッダ部を参照して、当該パケットの属するＬＰＡＲの番号を取得する。そして、取得したＬＰＡＲ番号に対応するＬＰＡＲ受信バッファ３３４３にパケットを送る。パケットを受け取ったＬＰＡＲ受信バッファ３３４３は、所定のタイミングでパケットを交換部３３３に送る。
【００８２】
交換部３３３は、受け取ったパケットのヘッダを参照して、当該パケットの送信先アドレスを取得し、そのアドレスに対応するＬＰＡＲの送信部３３２にパケットを送る。このパケットは送信部３３２の、対応するＬＰＡＲ番号のＬＰＡＲ送信バッファ３３３２が受け取る。
【００８３】
ＬＰＡＲ送信バッファ３３３２が受け取ったパケットは、ＬＰＡＲ間調停部３３３３の指示によってＴＸ  Ｉ／Ｆ３３３１に送られ、送信される。
【００８４】
ＬＰＡＲ間調停部３３３３は、内部スイッチ部ＬＰＡＲ情報３３１を参照して、どのようにパケットを送信するかを決定する。内部スイッチ部ＬＰＡＲ情報３３１は、前述したように、各々のＬＰＡＲに割り当てられる帯域の割合の情報が格納されている。
【００８５】
図７Ａは、この内部スイッチ部ＬＰＡＲ情報３３１の一例を示す。図７Ａの例では、ＬＰＡＲ番号０が３０％、ＬＰＡＲ番号１が２０％、ＬＰＡＲ番号２が４０％・・・ＬＰＡＲ番号ｎが１０％の帯域の割合に決定される。
【００８６】
ＬＰＡＲ間調停部３３３３は、この内部スイッチ部ＬＰＡＲ情報３３１を参照して、どのＬＰＡＲのパケットをどれだけの帯域を用いて送るかを決定する。
【００８７】
実際には、例えば図７Ｂに示すように、内部スイッチ部ＬＰＡＲ情報３３１に格納された「競合勝利者テーブル」及び「競合勝利者ポインタ」を用いてもよい。競合勝利者テーブルには、予め、ＬＰＡＲに割り当てられた帯域に基づいて、パケットを送信するＬＰＡＲをどのような配分とするかを指示する情報が格納される。具体的には、番号とその番号に対応するＬＰＡＲ番号とで構成される。競合勝利者ポインタは、競合勝利者テーブルから、どのＬＰＡＲを選択するかを決定する情報である。図７Ｂでは、ＬＰＡＲ番号０、１及び２を、それぞれ３／１０、２／１０、５／１０の割合で選択する競合勝利者テーブルの例を示す。
【００８８】
ＬＰＡＲ間調停部３３３３は、調停の開始時に競合勝利者ポインタをインクリメント（「１」ずつ加算）する。このポインタの値と同じ競合勝利者テーブルの番号に対応するＬＰＡＲ番号を取得する。この取得したＬＰＡＲ番号のパケットを送信する。
【００８９】
図８は、本実施形態のディスク制御装置３００が用いるパケット４００の一例のブロック図である。
【００９０】
パケット４００は、パケット種別４０１、ＬＰＡＲ番号４０２、送信先アドレス４０３、送信元アドレス４０４、データ４０５を備える。
【００９１】
パケット種別４０１は、当該パケットの種別（例えば、命令であるか、応答であるか等）を示す。ＬＰＡＲ番号４０２は、当該パケットを扱うＬＰＡＲの番号を示す。送信先アドレス４０３、送信元アドレス４０４は、当該パケットの送信先アドレス、送信元アドレスをそれぞれ示す。データ４０５は、パケットが送信するデータの内容である。
【００９２】
以上のように構成された第１の実施の形態のストレージシステムでは、ディスク制御装置３００の内部スイッチ部３３０において、ＬＰＡＲごとに帯域を割り当てる。このようにすることで、複数のシステムを統合するコンソリデーション後のシステムでの内部ネットワークの帯域の利用率の調停が容易になる。
【００９３】
次に、第２の実施の形態について説明する。
【００９４】
第２の実施の形態では、内部スイッチ部の構成及び処理が異なる。なお、第１の実施の形態と同一の構成には同一の符号を付し、その説明は省略する。
【００９５】
図９は、第２の実施の形態の内部スイッチ部６００の構成のブロック図である。
【００９６】
内部スイッチ部６００は、送信部６０１、交換部６０２、受信部６０３を備える。送信部６０１及び受信部６０３はそれぞれ内部スイッチ部６００に接続されるパスと同じ数だけ備えられる。交換部６０２は、内部スイッチ部６００内に少なくとも一つ備えられる。
【００９７】
送信部６０１は、ＴＸインターフェース（ＴＸ  Ｉ／Ｆ）６０１１、送信指示部６０１２、メモリコントローラ６０１３、及びメモリ６０１４を含む。
【００９８】
ＴＸ  Ｉ／Ｆ６０１１は、内部スイッチの出力側インターフェースである。
【００９９】
送信指示部６０１２は、各ＬＰＡＲに設定された帯域に基づいて、メモリ６０１４に保存されたパケットの送信を指示する。
【０１００】
メモリコントローラ６０１３は、メモリ６０１４に対するパケットの書き込み及び読み出しを制御する。
【０１０１】
メモリ６０１４は、パケットを一時的に保存する。また、論理分割された各ＬＰＡＲに割り当てられる帯域の割合の情報を格納する。
【０１０２】
交換部６０２は、受信部３３４から渡されたパケットを、送信先のアドレスに基づいて目的の送信部３３２に送る。
【０１０３】
受信部３３４は、ＲＸインターフェース（ＲＸ  Ｉ／Ｆ）６０３１、受信バッファ６０３２含む。
【０１０４】
ＲＸ  Ｉ／Ｆ６０３１は、内部スイッチの入力側インターフェースである。
【０１０５】
受信バッファ６０３２は、ＲＸ  Ｉ／Ｆ６０３１が受け取ったパケットを一時的に保存する。
【０１０６】
次に、第２の実施の形態の内部スイッチ部６００の動作を説明する。
【０１０７】
受信部６０３のＲＸ  Ｉ／Ｆ６０３１は、受け取ったパケットを受信バッファ６０３２に送る。パケットを受け取った受信バッファ６０３２は、所定のタイミングでパケットを交換部６０２に送る。
【０１０８】
交換部６０２は、受け取ったパケットのヘッダを参照して、目的の送信部６０１にパケットを送る。このパケットは、送信部６０１のメモリコントローラ６０１３を介してメモリ６０１４に保存される。
【０１０９】
メモリ６０１４に保存されたパケットは、送信指示部６０１２の指示によってＴＸ  Ｉ／Ｆ６０１１に送られ、送信される。
【０１１０】
図１０は、メモリ６０１４の内容の一例のブロック図である。
【０１１１】
メモリ６０１４は、内部スイッチ部ＬＰＡＲ情報６０１５とデータ領域６０１６に分割されている。
【０１１２】
内部スイッチ部ＬＰＡＲ情報６０１５は、前述したように、論理分割された各ＬＰＡＲに割り当てられる帯域の割合の情報である。ここでは、ＬＰＡＲ番号とデータ領域のアドレスを示すポインタとの組で構成される。
【０１１３】
交換部６０２から送られたパケットはメモリコントローラ６０１３の制御によって、データ領域６０１６に格納される。このとき、メモリコントローラ６０１３は、このパケットが格納されたアドレスを、当該パケットのヘッダ情報から取得したＬＰＡＲ番号に対応する内部スイッチ部ＬＰＡＲ情報６０１５のポインタに格納する。
【０１１４】
次に、送信指示部６０１２は、所定の時間間隔で、この内部スイッチ部ＬＰＡＲ情報６０１５を順次参照し、ポインタに示されたアドレスに保存されたパケットを取得し、ＴＸ  Ｉ／Ｆ６０１１に当該パケットを送り、送信を指示する。
【０１１５】
結果として、内部スイッチ部ＬＰＡＲ情報６０１５に設定されたＬＰＡＲの割合に応じて、パケットが送信される。
【０１１６】
以上のように構成された第２の実施の形態のストレージシステムでは、第１の実施の形態と同様に、ディスク制御装置３００の内部スイッチ部３３０において、ＬＰＡＲごとに帯域を割り当てる。このようにすることで、複数のシステムを統合するコンソリデーション後のシステムでのパス帯域の利用率の調停が容易になる。さらに、受信バッファは内部スイッチ部に接続されるパスと同じ数だけでよく、送信バッファは持たない構成となるので、バッファの数がＬＰＡＲの数に制限されることなく、システム構成をより柔軟に行える。
【０１１７】
次に、第３の実施の形態について説明する。
【０１１８】
第３の実施の形態では、内部スイッチ部の構成及び処理が異なる。なお、第１の実施の形態と同一の構成には同一の符号を付し、その説明は省略する。
【０１１９】
図１１は、第３の実施の形態の内部スイッチ部７００の構成のブロック図である。
【０１２０】
内部スイッチ部７００は、送信部７０１、結合部７０２、７０５、メモリコントローラ７０３、メモリ７０５、受信部７０６を備える。送信部７０１（７０１−０・・・７０１−ｍ）及び受信部７０６（７０６−０・・・７０６−ｍ）はそれぞれ物理的に設定されているポート（受信ポート及び送信ポート）の数（０〜ｍ個）と同数備えられている。
【０１２１】
送信部７０１は、ＴＸインターフェース（ＴＸ  Ｉ／Ｆ）７０１１、パケット送信部７０１２、内部スイッチ部ＬＰＡＲ情報７０１３を含む。
【０１２２】
ＴＸ  Ｉ／Ｆ７０１１は、内部スイッチの出力側インターフェースである。
【０１２３】
パケット送信部７０１２は、メモリ７０４に保存されたパケットを、内部スイッチ部ＬＰＡＲ情報７０１３に保存されている各々のＬＰＡＲに割り当てられる内部スイッチ部３３０の帯域の割合を示す情報に基づいて、送信する。
【０１２４】
結合部７０２は、メモリコントローラ７０３と各送信部７０１−０・・・７０１−ｍを接続する。
【０１２５】
メモリコントローラ７０３は、メモリ７０４へのパケットの書き込み及び読み出しを制御する。
【０１２６】
メモリ７０４は、パケットを一時的に保存する。
【０１２７】
結合部７０５は、メモリコントローラ７０３と各受信部７０６−０・・・７０６−ｍを接続する。
【０１２８】
受信部７０６は、ＲＸインターフェース（ＲＸ  Ｉ／Ｆ）７０６１、パケット受信部７０６２、転送テーブル７０６３を含む。
【０１２９】
ＲＸ  Ｉ／Ｆ７０６１は、内部スイッチの入力側インターフェースである。パケット受信部７０６２は、ＲＸ  Ｉ／Ｆ７０６１が受信したパケットを、メモリコントローラ７０３を介してメモリ７０４に保存する。転送テーブル７０６３は、パケットの送信先アドレスと対応する送信部７０１のポート番号とが予め保存されている。パケット受信部７０６２は、ＲＸ  Ｉ／Ｆ７０６１が受信したパケットのヘッダから、ＬＰＡＲ番号及び送信先アドレスを取得し、メモリ７０４の当該ポートに対応するデータ領域に保存する。
【０１３０】
次に、第３の実施の形態の内部スイッチ部７００の動作を説明する。
【０１３１】
受信部７０６のＲＸ  Ｉ／Ｆ７０６１が受け取ったパケットは、パケット受信部７０６２によってメモリコントローラ７０３に渡される。この際に、パケット受信部７０６２は、パケットの含まれる送信先アドレスを取得し、取得した送信先アドレスに対応するポート番号を、転送テーブル７０６３から取得する。そしてメモリコントローラ７０３にポート番号を指示する。また、パケット受信部７０６２は、受け取ったパケットのＬＰＡＲ番号と当該パケットの送信先ポート番号とから、メモリ７０４の領域を決定する。
【０１３２】
メモリコントローラは、パケット受信部７０６２から受け取ったパケットを、パケット受信部が決定したメモリ７０４の領域に保存する。
【０１３３】
図１２は、メモリ７０４の内容の一例のブロック図である。
【０１３４】
メモリ７０４は、受信エントリ７０４１、受信データ領域７０４２、送信エントリ７０４３に分けられる。
【０１３５】
受信エントリ７０４１には受信ポート番号毎のエントリが備えられ、各受信ポートには設定されているＬＰＡＲ毎のエントリが備えられている。
【０１３６】
送信エントリ７０４３には送信ポート番号毎のエントリが備えられ、各送信ポートには設定されているＬＰＡＲ毎のエントリが備えられている。
【０１３７】
メモリコントローラ７０３は、パケットを送った受信部７０６のポート番号に対応する
エントリの、当該パケットのＬＰＡＲの領域を参照して、空きのエントリを検索する。エントリの「ｖａｌｉｄ」フィールドに、ポインタが示されていれば当該エントリは使用済みであり、「ｖａｌｉｄ」フィールドが「ｆａｌｓｅ」であれば当該エントリは空きであると判断する。
【０１３８】
次に、受け取ったパケットを受信データ領域７０４２に保存する。そしてパケットを保存したアドレスを前記検索した空きのエントリに保存する。
【０１３９】
次に、受信部７０６からパケットと共に送られた送信ポート番号を取得し、送信エントリ７０４３の当該送信ポートのエントリのうち、当該パケットのＬＰＡＲの領域に、受信データ領域のエントリを示すポインタを保存する。
【０１４０】
このように、受信部７０６が受信したパケットは、受信したポート番号のＬＰＡＲ番号別に、受信エントリ７０４１に順次保存され、そのポインタが送信エントリ７０４３に順次保存される。
【０１４１】
なお、この送信エントリ７０４３は、それぞれのポート番号のそれぞれのＬＰＡＲ番号についてＦＩＦＯ（First In First Out）形式で保存される。
【０１４２】
このように保存されたパケットは、送信部７０１によって送信される。
【０１４３】
まず、パケット送信部７０１２は、内部スイッチ部ＬＰＡＲ情報７０１３を参照して、ＬＰＡＲ毎の帯域の割り当てを取得する。そして、当該取得した割り当てに従って、パケットを読み出し、送信する。
【０１４４】
パケットの読み出しでは、各送信部７０１は、自身のポート番号及び送信すべきＬＰＡ番号に対応する送信エントリ７０４３を参照し、保存されているポインタを参照して、受信エントリ７０４１のエントリを取得し、当該エントリに示される受信データ領域７０４２のアドレスへのポインタを取得する。取得したアドレスによって、パケットを読み出す。
【０１４５】
帯域の割り当ては、第１の実施形態（図７）に示すように、内部スイッチ部ＬＰＡＲ情報７０１３に競合勝利者テーブル及び競合勝利者ポインタを格納しておき、パケット送信部７０１２は、取得したポインタに対応するＬＰＡＲ番号のパケットを送信する構成が考えられる。
【０１４６】
以上のように構成された第３の実施の形態のストレージシステムでは、第１の実施の形態と同様に、ディスク制御装置３００の内部スイッチ部３３０において、ＬＰＡＲごとの帯域の割り当てを行う。このようにすることで、複数のシステムを統合するコンソリデーション後のシステムでのパス帯域の利用率の調停が容易になる。さらに、設定したＬＰＡＲ毎の受信バッファまたは送信バッファを持たないので、システム構成をより柔軟に行える。
【０１４７】
次に、第４の実施の形態について説明する。
【０１４８】
第４の実施の形態では、ディスク制御装置３００の構成及び処理が異なる。なお、第１の実施の形態と同一の構成には同一の符号を付し、その説明は省略する。
【０１４９】
図１３は、第４の実施の形態のストレージシステムの構成のブロック図である。
【０１５０】
図１に示す第１の実施の形態とは、プロセッサ部３４０が存在せず、チャネル制御部８００の構成が異なる。それ以外の構成は図１と同一である。
【０１５１】
なお、第４の実施の形態では、チャネル制御部８００が、第１の実施の形態におけるプロセッサ部３４０の機能を果たす。なお、チャネル制御部８００でなく、ディスク制御部３２０にプロセッサ部３４０の機能を果たす構成としてもよい。また、チャネル制御部３１０とディスク制御部３２０とにプロセッサ部を備え、プロセッサの機能を分散してもよい。
【０１５２】
図１４は、第４の実施の形態のチャネル制御部８００の構成のブロック図である。
【０１５３】
第４の実施の形態のチャネル制御部８００は、第１の実施の形態のチャネル制御部３１０（図５）にプロセッサ部３４０（図４）の構成を含んでいる。
【０１５４】
プロトコル変換部８１０は、ホストコンピュータ１００とネットワーク等を介して接続されている。プロトコル変換部３１１は、ホストコンピュータ１００及びディスク制御装置３００でそれぞれ用いられるプロトコルの変換を行い、データを送受信する。
【０１５５】
内部ネットワークインターフェース（Ｉ／Ｆ）８５０は、内部スイッチ部３３０と接続されており、ディスク制御装置３００の各部とデータを送受信するためのインターフェースである。
【０１５６】
プロセッサ８２０は、ＣＰＵ等で構成される。なお、図１４ではプロセッサ８２０を１つのみ示しているが、複数のプロセッサによって構成されていてもよい。
【０１５７】
ＬＰＡＲ指示部８３０は、プロセッサ８２０に対してＬＰＡＲの割り当て処理を指示する。ＬＰＡＲ指示部８３０には、現在処理中のＬＰＡＲの番号が示される。チャネル制御部ＬＰＡＲ情報８３１は、前述したように、各ＬＰＡＲに割り当てる処理の比率の情報が格納されている。ＬＰＡＲ指示部８３０は、チャネル制御部ＬＰＡＲ情報８３１からＬＰＡＲの比率を取得し、各ＬＰＡＲの実行時間を割り当てる。
【０１５８】
メインメモリ８４０は、チャネル制御部８００によって使用されるメモリである。メインメモリ８４０は、プログラムを格納するプログラム領域８４１とデータを格納するデータ領域８４２とＬＰＡＲテーブルとで構成される。
【０１５９】
ＬＰＡＲテーブル８４４は、ＬＰＡＲと当該ＬＰＡＲが使用するＬＵとの割り当てを示すテーブルである。
【０１６０】
データ領域８４２は、各ＬＰＡＲが用いる複数の領域及びプロトコル変換部通信キュー８４３を含む。各ＬＰＡＲ領域には、対応するＬＰＡＲの使用するデータ及び通信キューが含まれている。
【０１６１】
プロトコル変換部通信キュー８４３は、プロトコル変換部８１０が用いる通信キューである。プロトコル変換部８１０がホストコンピュータから要求を受信すると、一旦その内容をプロトコル変換部通信キュー８４３に保存する。
【０１６２】
プロセッサ８２０は、それぞれのＬＰＡＲの処理を始める前に、まずこのプロトコル変換部通信キュー８４３を参照する。プロトコル変換部通信キュー８４３にデータが保存されていれば、そのデータを該当するＬＰＡＲ領域の通信キューに移す。
【０１６３】
一方、内部ネットワークＩ／Ｆ部８５０が受信したパケットは、内部ネットワークＩ／Ｆ部８５０が、パケットのヘッダを参照してＬＰＡＲ番号を取得し、取得したＬＰＡＲ番号に基づいて、各ＬＰＡＲ領域の通信キューに保存する。
【０１６４】
ＬＰＡＲテーブル８４４の一例を図１５に示す。
【０１６５】
ＬＰＡＲテーブル８４４は、ホストコマンドを受信したポートの識別子である「ポートＩＤ」、ホストコマンドの発行元のホストが属する「ホストグループ」、ホストコマンド要求先のＬＵを示す「ＬＵ」、及び、ＬＰＡＲの番号を示す「ＬＰＡＲ」によって構成される。
【０１６６】
チャネル制御部８００のプロセッサ８２０は、ホストコンピュータ１００からの要求（ホストコマンド）を受信すると、当該ホストのホストＩＤから、ホストグループを取得する。そして、当該ホストコマンドの内容を参照し、「ポートＩＤ」、「ホストグループ」及び「ＬＵ」を取得する。そして、取得した各情報から、ＬＰＡＲテーブル８４４を参照して、該当するＬＰＡＲ番号を取得する。そして、取得したＬＰＡＲ番号をパケットのヘッダ情報に付加し、メインメモリ８４０の該当するＬＰＡＲ領域に保存する。
【０１６７】
このＬＰＡＲテーブルは、前述したように、図３で説明した処理によって、各ＬＰＡＲに割り当てられるディスク容量が決定した後、管理者がディスク容量に対応するＬＵを割り当て、ＳＶＰ３８０によって設定される。
【０１６８】
なお、第１の実施の形態のチャネル制御部３２０のＬＰＡＲテーブル３１２において、この図１５の処理を行ってもよい。この場合は、プロトコル変換部３１１が、ホストコマンドの内容を参照してＬＰＡＲ番号を取得する。
【０１６９】
以上のように構成された第４の実施の形態のストレージシステムでは、ディスク制御装置３００の内部スイッチ部３３０において、ＬＰＡＲごとの帯域の割り当てを行う。このようにすることで、複数のシステムを統合するコンソリデーション後のシステムでのパス帯域の利用率の調停が容易になる。
【０１７０】
なお、第４の実施の形態の内部スイッチ部は、前述した第１の実施の形態（図６）、第２の実施の形態（図９）又は第３の実施の形態（図１１）の何れを用いてもよい。
【図面の簡単な説明】
【０１７１】
【図１】本発明の第１の実施の形態のストレージシステムの構成のブロック図である。
【図２】本発明の第１の実施の形態のＳＶＰから入力するＬＰＡＲの情報の説明図である。
【図３】本発明の第１の実施の形態のＬＰＡＲ割り当て情報の算出処理のフローチャートである。
【図４】本発明の第１の実施の形態のプロセッサ部の構成のブロック図である。
【図５】本発明の第１の実施の形態のチャネル制御部の構成のブロック図である。
【図６】本発明の第１の実施の形態の内部スイッチ部の構成のブロック図である。
【図７Ａ】本発明の第１の実施の形態の内部スイッチ部ＬＰＡＲ情報の説明図である。
【図７Ｂ】本発明の第１の実施の形態の内部スイッチ部ＬＰＡＲ情報の説明図である。
【図８】本発明の第１の実施の形態のパケットの一例のブロック図である。
【図９】本発明の第２の実施の形態の内部スイッチ部の構成のブロック図である。
【図１０】本発明の第２の実施の形態のメモリの内容の一例のブロック図である。
【図１１】本発明の第３の実施の形態の内部スイッチ部の構成のブロック図である。
【図１２】本発明の第３の実施の形態のメモリの内容の一例のブロック図である。
【図１３】本発明の第４の実施の形態のストレージシステムの構成のブロック図である。
【図１４】本発明の第４の実施の形態のチャネル制御部の構成のブロック図である。
【図１５】本発明の第４の実施の形態のＬＰＡＲテーブルの一例の説明図である。
【符号の説明】
【０１７２】
１００      ホストコンピュータ
２００      ディスクドライブ
３００      ディスク制御装置
３１０      チャネル制御部
３３０      内部スイッチ部
３３１      内部スイッチ部ＬＰＡＲ情報
３４０      プロセッサ部
３４１      プロセッサ部ＬＰＡＲ情報
３５０      キャッシュメモリ部
３６０      共有メモリ部
３６１      キャッシュメモリ部ＬＰＡＲ情報
３７０      監視ネットワーク
【図１】
2006079495.tif 000003
【図２】
2006079495.tif 000004
【図３】
2006079495.tif 000005
【図４】
2006079495.tif 000006
【図５】
2006079495.tif 000007
【図６】
2006079495.tif 000008
【図７Ａ】
2006079495.tif 000009
【図７Ｂ】
2006079495.tif 000010
【図８】
2006079495.tif 000011
【図９】
2006079495.tif 000012
【図１０】
2006079495.tif 000013
【図１１】
2006079495.tif 000014
【図１２】
2006079495.tif 000015
【図１３】
2006079495.tif 000016
【図１４】
2006079495.tif 000017
【図１５】
2006079495.tif 000018