(57)【要約】  【課題】半導体素子−回路基板間に熱応力等が繰り返し印加される温度サイクル環境下におかれても、信頼性の高い半導体素子及び外半導体素子を実装した半導体素子実装基板を提供する。電極層と半導体基板との密着力を向上させることが可能となる半導体素子を提供することにある。【解決手段】半導体基板１表面に形成された所定パターンの電極層２と、電極層２を被覆し、且つ該被覆領域に開口を有するパッシベーション層３と、前記開口から露出した電極層２上に形成されるバリアメタル層４とを備えた半導体素子であって、バリアメタル層４は、リンを含有する第１のニッケル層４ａと、第１のニッケル層４ａよりもニッケル中のリンの含有量が少ない第２のニッケル層４ｂとを含む多層から構成されるとともに、第１のニッケル層４ａは、パッシベーション層３の開口の周縁を被覆しており、第２のニッケル層４ｂは、第１のニッケル層４ａ表面を被覆している。【選択図】図１
2006147952.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に形成された所定パターンの電極層と、該電極層を被覆し、且つ該被覆領域に開口を有するパッシベーション層と、前記開口から露出した電極層上に形成されるバリアメタル層とを備えた半導体素子であって、
前記バリアメタル層は、リンを含有する第１のニッケル層と、該第１のニッケル層よりもニッケル中のリンの含有量が少ない第２のニッケル層とを含む複数層から構成されるとともに、
前記第１のニッケル層は、前記パッシベーション層の開口周縁を被覆しており、前記第２のニッケル層は、前記第１のニッケル層表面を被覆していることを特徴とする半導体素子。
【請求項２】
前記第１のニッケル層とパッシベーション層との接触面積が、第２のニッケル層とパッシベーション層との接触面積よりも広いことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１のニッケル層は、リンの含有率が１ｗｔ％〜４ｗｔ％、前記第２のニッケル層は、リンの含有率が５ｗｔ％〜９ｗｔ％であることを特徴とする請求項１又は請求項２に記載の半導体素子。
【請求項４】
前記バリアメタル層上に凸状導電層を形成したことを特徴とする請求項１乃至請求項３に記載の半導体素子。
【請求項５】
前記凸状導電層は、錫に銀又は銅を含む合金、或いは、錫に銀及び銅を含む合金からなることを特徴とする請求項４に記載の半導体素子。
【請求項６】
回路基板上に、請求項４または請求項５に記載の半導体素子を実装するためのパッド部を設け、該パッド部と、前記半導体素子の凸状導電層とを接合することにより前記半導体素子を前記回路基板上に実装したことを特徴とする半導体素子実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のバリアメタル層構造に関する。
【背景技術】
【０００２】
従来、回路パターンを有した回路基板の上面に、半導体素子をフェースダウンボンディングすること、即ち、半導体素子の集積回路形成面を回路基板と対面させた状態で半導体素子を回路基板上に実装することが行われている。
【０００３】
このフェースダウンボンディングに用いられる半導体素子はフリップチップ型ＩＣと呼ばれ、その一主面に設けられた端子を回路基板上の回路パターンに対し半田等の導電材料を介して接続させるようにしたものが一般的であった。かかる半導体素子を回路基板上に実装する場合、半田バンプ１５が回路基板上の対応する回路パターンと対向するようにして半導体素子を回路基板上に載置させた状態で、これらをリフロー炉に入れて加熱処理することが行われ、これにより半田バンプ１５を溶融して半導体素子の半田バンプ１５と回路基板上の回路パターンとが接合される。
【０００４】
このような半導体素子は、図４に示すように、一主面に所定パターンを有する電極層１２が形成されており、この半導体基板１１上に電極層１２を覆うパッシベーション層１３が被覆されている。
【０００５】
更に電極層１２上のパッシベーション層１３からは、部分的に電極層１２の一部が露出するように開口が設けられ、略円筒形を成す開口の内部及び開口の周縁を塞ぐようにバリアメタル層１４が形成される。このバリアメタル層１４は、ニッケルを無電解めっきにより析出することにより形成され、その材料としては、例えばニッケル中にリンを６ｗｔ％程度含有するリンニッケル（以下、中リンニッケルという。）が用いられる。
【０００６】
また、このバリアメタル層１４上には、半田バンプ１５が配されている。この半田バンプ１５は、例えば鉛フリー半田では、錫、銀及び銅からなる半田粒子を含む半田ペーストを、バリアメタル層１４上に印刷法を用いて塗布し、その後これを加熱・溶融させて略球状に成すことにより形成される。
【０００７】
ところが、バリアメタル層１４として上述した中リンニッケルを採用すると、上述の半田ペーストの加熱溶融時、或いは半導体素子を回路基板上に載置する際の半田バンプ１５の加熱溶融時に、バリアメタル層１４のニッケルが半田バンプ１５中に拡散してしまうことにより、バリアメタル層１４の表面にリンを多量に含む層、所謂リンリッチ層（リンの含有率が１０ｗｔ％以上）が形成される。このようなリンリッチ層は、ニッケル中のリンの含有量が多いほど形成されやすく、またその厚みも厚くなりやすい。尚、この従来例においては、０．２μｍ程度の厚みのリンリッチ層が生じていた。
【０００８】
そして、このリンリッチ層がバリアメタル層１４−半田バンプ１５間の接合界面に形成されると、両者間の接合強度はリンリッチ層が存在しない場合に比して低下してしまう。これにより半導体素子の回路基板への実装後、半導体素子−回路基板間に生じる熱応力等が繰り返し印加される温度サイクル環境下においてバリアメタル層１４−半田バンプ１５間で剥離やクラックが生じることがあった。
【特許文献１】特開平０６−２６４２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このため、バリアメタル層１４を形成するニッケル中のリンの含有量が少ない材料（以下、低リンニッケルという。）を採用することも考えられる。この低リンニッケルのリン含有率は３ｗｔ％程度である。この低リンニッケルを用いれば、鉛フリー半田のような溶融温度の高い半田バンプであっても、リンリッチ層の形成が抑制でき、バリアメタル層１４−半田バンプ１５間の剥離が防止できる。
【００１０】
一方、リンを含むニッケルは一般にニッケル中のリンの含有率が低い程その硬度が高くなる傾向にあることが知られており、このため中リンニッケルのバリアメタル層１４に比して、低リンニッケルのバリアメタル層１４はその硬度が高い。
【００１１】
そして、このような高硬度のバリアメタル層１４がパッシベーション層１３の開口の周縁部を被覆している状態で、半導体素子を回路基板へ実装した後、半導体素子−回路基板間に生じた熱応力等が繰り返し印加される温度サイクル環境下におかれると、バリアメタル層１４がパッシベーション層１３の開口周縁にクラックを生じさせることや、チッピングと呼ばれる欠けを生じさせることがあった。
【００１２】
このようにクラックやチッピングが生じると、パッシベーション層１３の機能の一つである封止性が損なわれ、その結果、電極層１２に腐食が生じてしまい、半導体素子としての機能を損なってしまう恐れもあった。
【００１３】
本発明は上記欠点に鑑み案出されたものであり、その目的はバリアメタル層−半田バンプ間の剥離が生じにくく、且つパッシベーション層にクラックやチッピングが生じない半導体素子を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の半導体素子は、半導体基板表面に形成された所定パターンの電極層と、該電極層を被覆し、且つ該被覆領域に開口を有するパッシベーション層と、前記開口から露出した電極層上に形成されるバリアメタル層とを備えた半導体素子であって、前記バリアメタル層は、リンを含有する第１のニッケル層と、該第１のニッケル層よりもニッケル中のリンの含有量が少ない第２のニッケル層とを含む複数層から構成されるとともに、前記第１のニッケル層は、前記パッシベーション層の開口周縁を被覆しており、前記第２のニッケル層は、前記第１のニッケル層表面を被覆していることを特徴とするものである。
【００１５】
また第１のニッケル層とパッシベーション層との接触面積が、第２のニッケル層とパッシベーション層との接触面積よりも広いことを特徴とするものである。
【００１６】
更に前記第１のニッケル層は、リンの含有率が１ｗｔ％〜４ｗｔ％、前記第２のニッケル層は、リンの含有率が５ｗｔ％〜９ｗｔ％であることを特徴とするものである。
【００１７】
また本発明の半導体素子は、前記バリアメタル層上に凸状導電層を形成したことを特徴とするものである。
【００１８】
更に前記凸状導電層が、錫に銀又は銅を含む合金、或いは、錫に銀及び銅を含む合金からなることを特徴とするものである。
【００１９】
本発明の半導体素子実装基板は、回路基板上に、上述した半導体素子を実装するためのパッド部を設け、該パッド部と、前記半導体素子の凸状導電層とを接合することにより前記半導体素子を前記回路基板上に実装したことを特徴とするものである。
【発明の効果】
【００２０】
本発明の半導体素子によれば、上層である第２のニッケル層が下層である第１のニッケル層よりもリンの含有量を低く抑えた低リンニッケルから形成されることから、リンリッチ層がバリアメタル層−半田バンプ間の接合界面に厚く形成されることがなく、バリアメタル層−半田バンプ間の接合強度が低下してしまうことを効果的に抑制できる。
【００２１】
これにより半導体素子の回路基板への実装後、半導体素子−回路基板間に熱応力等が繰り返し印加される温度サイクル環境下においてもバリアメタル層−半田バンプ間で剥離やクラックが生じにくい信頼性の高い半導体素子実装基板を提供できる。
【００２２】
また、パッシベーション層の開口の周縁部を被覆しているバリアメタル層は、硬度の低い中リンニッケルから成るバリアメタル層であることから、半導体素子を回路基板へ実装した後、半導体素子−回路基板間に熱応力等が繰り返し印加される温度サイクル環境下におかれても、バリアメタル層がパッシベーション層の開口の周縁にクラックやチッピングを生じさせることが抑制される。それ故、パッシベーション層の機能の一つである封止性が損なわれることなく、信頼性の高い半導体素子が提供できる。
【００２３】
更に層構造の緻密な第１のニッケル層とパッシベーション層との接触面積が、層構造の粗雑な第２のニッケル層とパッシベーション層との接触面積よりも広いことから、第２のニッケル層とパッシベーション層との界面で腐食が発生しても、第１のニッケル層とパッシベーション層との界面から更に電極層側へと腐食が進行しにくく、これにより電極層まで腐食が及ぶことを抑制できる。またパッシベーション層の開口の周縁は角部となっており、この角部が第１のニッケル層により被覆されていることも電極層側へと腐食が進行することが抑制できる一因となっている。
【００２４】
本発明の半導体素子実装基板は、回路基板上に、上述した半導体素子を実装したことから、半導体素子−回路基板間に熱応力等が繰り返し印加される温度サイクル環境下におかれても、信頼性の高い半導体素子実装基板が提供できる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を添付図面に基づいて詳細に説明する。
【００２６】
本発明の半導体素子は、図１に示すように、半導体基板１、電極層２、パッシベーション層３、バリアメタル層４、半田バンプ５で構成されている。この半導体素子を構成する半導体基板１の表面には、半導体機能を達成するための電極層２及びこの電極層２と電気的に接続されたバリアメタル層４が形成されており、この半導体基板１上に電極層２を覆うパッシベーション層３が被覆している。
【００２７】
そして電極層２上のパッシベーション層３には開口が設けられ、該開口からは電極層２が露出し、この露出した電極層２上にバリアメタル層４が形成される。またバリアメタル層４上には、略球状の半田バンプ５が形成されている。
【００２８】
半導体素子に使用される半導体基板１は、例えば単結晶シリコン等から成るものが用いられる。半導体基板１内部には、必要に応じてＰ型領域、Ｎ型領域、絶縁領域等により構成されたトランジスタ等の機能素子等が集積され、これら機能素子間を電気的に接続する内部電極等が形成され、これらが積層されている。そして上面に上述した電極層２やパッシベーション層３等が被着されている。
【００２９】
そして半導体基板１上に形成される所定パターンの電極層２は、アルミニウム（Al）やアルミニウムにシリコンを０．５％含有したもの（Al−Si）、或いは銅（Cu）等の金属材料により０．５μｍ〜２．０μｍの厚みに被着されており、電源電力や電気信号等を供給するために外部回路との接続用電極として機能する。また電極層２は、その上面がパッシベーション層３により被覆されている。
【００３０】
このパッシベーション層３は、半導体基板１の略全面に渡って形成され、後述するバリアメタル層４の形成領域に対応した開口を有し、この開口から電極層２の一部上面が露出している。このパッシベーション層３の材料としては、窒化珪素（Ｓｉ３Ｎ４）や酸化珪素（ＳｉＯ２）、ポリイミド等の電気絶縁材料が例示できる。このパッシベーション層３は、電極層２の被覆領域では、他の領域に比べてパッシベーション層３の表面が上方に隆起した形状となる。
【００３１】
本実施例では、パッシベーション層３は、酸化珪素膜上に窒化珪素膜を被着させた２層構造としており、酸化珪素膜の厚みが０．２μｍ〜０．５μｍ、窒化珪素膜の厚みが０．０５μｍ〜１．０μｍに設定されている。この酸化珪素膜は、電極層２との密着性が窒化珪素よりもよいことから、窒化珪素と電極層２間の層間膜として採用され、また窒化珪素膜は、高硬度で耐衝撃性が高く、封止性もよいことから、最外層の保護層として採用される。
【００３２】
パッシベーション層３の下層である酸化珪素膜の硬度は、ビッカース硬度で５００ｈｖ〜７００ｈｖ程度、上層である窒化珪素膜の硬度は、ビッカース硬度で１０００ｈｖ〜１６００ｈｖ程度である。
【００３３】
またパッシベーション層３の開口は、平面視でｎ角形（ｎ≧４）に形成される。開口の直径Φは略１５μｍ〜１００μｍである。この開口は、パッシベーション層３−バリアメタル層４間の応力やひずみの緩和のために円形に近ければ近いほうが望ましいが、製造コスト等の観点から多角形が採用されている。
【００３４】
そしてパッシベーション層３の開口に対応した電極層２上には、バリアメタル層４が形成されている。このバリアメタル層４は概略２層構造をなしており、下層である第１のニッケル層４ａがパッシベーション層３の上面よりも高く開口から突出するように形成され、また開口の周縁も第１のニッケル層４ａにより被覆されている。更に第１のニッケル層４ａのパッシベーション層３の突出部分の外表面には、上層である第２のニッケル層４ｂが第１のニッケル層４ａを被覆して形成されている。
【００３５】
このため、パッシベーション層３の開口及びその周縁の大部分が第１のニッケル層４ａと界面を形成し、この第１のニッケル層４ａとの界面の外周部に、平面視でリング状にパッシベーション層３と第２のニッケル層４ｂとの界面が形成されている。従ってパッシベーション層３とバリアメタル層４との接触界面のうち、第１のニッケル層４ａとの接触界面が、第２のニッケル層４ｂとの接触界面よりも広くなる。
【００３６】
またこのバリアメタル層３は、下層である第１のニッケル層４ａは、ニッケル中にリンを５ｗｔ％〜９ｗｔ％含有する中リンニッケルであり、上層である第２のニッケル層４ｂは、ニッケル中にリンを１ｗｔ％〜４ｗｔ％含有する低リンニッケルである。この中リンニッケルは、その硬度が、ビッカース硬度で５００ｈｖ〜６００ｈｖ程度、低リンニッケルの硬度は、ビッカース硬度で７００ｈｖ〜１０００ｈｖ程度である。
【００３７】
尚、ニッケル中にリンを１０ｗｔ％〜１５ｗｔ％含有するものを、高リンニッケルという。
【００３８】
更にバリアメタル層４の各層の厚みは、第１のニッケル層４ａの厚みが１．０μｍ〜４．０μｍ、第２のニッケル層４ｂの厚みが０．５μｍ〜３．０μｍに設定されている。尚、この第１のニッケル層の厚みはパッシベーション層３の厚みよりは厚くしており、このましくは、パッシベーション層３の厚みよりも０．２μｍ〜２．０μｍ厚くすることが望ましい。
【００３９】
このようなバリアメタル層４の構造により、バリアメタル層４上に後述する半田バンプ５を形成した半導体素子が回路配線の形成された回路基板上に実装された後において、次のような種々の利点が得られることとなる。
【００４０】
即ち、半田バンプ５と接触するバリアメタル層４の外表面がリンを含むニッケルであることから、半田バンプ５を形成する際の半田ペーストの加熱溶融時、或いは半導体素子を回路基板上に載置する際の半田バンプ５の加熱溶融時に、バリアメタル層４のニッケルが半田バンプ５中に拡散してしまうことにより、バリアメタル層４−半田バンプ５間の接合界面にリンを多量に含む層、所謂リンリッチ層（リンの含有率が１０〜１５ｗｔ％）が形成される。ところがこのようなリンリッチ層はニッケル中のリンの含有量が少ないほどその厚みが薄くなることから、半田バンプと接触するバリアメタル層４の外表面がリンを多く含む中リンニッケルである場合に比して、バリアメタル層４の外表面が低リンニッケルである本発明においてはリンリッチ層の厚みが薄くなり、バリアメタル層４−半田バンプ５間の接合強度が低下してしまうことを抑制できる。
【００４１】
これにより半導体素子の回路基板への実装後、半導体素子−回路基板間に熱応力等が繰り返し印加される温度サイクル環境下においても、バリアメタル層４−半田バンプ５間で両者間の接合強度の低下を起因とする剥離やクラックが生じにくい信頼性の高い半導体素子実装基板を提供できる。
【００４２】
また、パッシベーション層３の開口の周縁を被覆しているバリアメタル層４は、低リンニッケルに比して硬度の低い中リンニッケルであることから、半導体素子を回路基板へ実装した後、上述した温度サイクル環境下におかれても、バリアメタル層４がパッシベーション層３の開口周縁にクラックやチッピングを生じさせることが抑制される。それ故、パッシベーション層４の機能の一つである封止性が損なわれることなく、信頼性の高い半導体素子が提供できる。このとき生じたリンリッチ層の厚みは、低リンニッケルのリン含有率が２．２ｗｔ％の場合は０μｍ、即ちリンリッチ層は測定不可能なほどに薄く、また低リンニッケルのリン含有率が３．４ｗｔ％の場合、０．１３μｍであった。
【００４３】
殊に、開口の形状が応力の偏りやひずみの生じやすい５角形や１０角形の場合であっても、パッシベーション層３の開口周縁にバリアメタル層４によるクラックやチッピングの発生は減少する。また、パッシベーション層３の上面と開口の側面とで構成される角部のような応力の集中しやすい箇所においても、同様にクラックやチッピングの発生は減少する。
【００４４】
更に層構造の緻密な中リンニッケルとパッシベーション層３との接触面積が、層構造の粗雑な低リンニッケルとパッシベーション層３との接触面積よりも広いことから、低リンニッケルとパッシベーション層３との界面で腐食が発生しても、この腐食の進行は中リンニッケルとパッシベーション層３との界面により妨げられ、これにより電極層２まで腐食が及ぶことを抑制できる。またパッシベーション層３の周縁は断面形状で角部となっており、この角部が第１のニッケル層４ａにより被覆されていることによっても電極層２側へと腐食が進行することが抑制できる。
【００４５】
そして、バリアメタル層４上に形成される凸状導電層である半田バンプ５は、例えば鉛フリー半田では、錫、銀及び銅からなる半田粒子を含む半田ペーストを加熱溶融させて略球状に成すことにより形成される。この半田バンプ５は、バリアメタル層４の第２のニッケル層４ｂの外表面を被覆しており、半導体素子の回路基板への搭載前においてはその外形は略球形である。
【００４６】
尚、この第２のニッケル層４ｂと半田バンプ５との間には、電極層２に近い側から第２のニッケル層４ｂ、第２のニッケル層４ｂからニッケルが拡散してできたリンリッチ層（図示せず）、拡散したニッケルと半田の錫との合金層（図示せず）等が極めて薄く形成されている。
【００４７】
半導体素子の製造方法
次に、本発明の半導体素子の製造方法について図２を用いて説明する。
【００４８】
工程（ａ）まず、半導体基板１上に所定パターンのアルミニウムからなる電極層２を形成する（図２（ａ））。この電極層２はスパッタリング等により成膜され、その後フォトリソグラフフィ技術によって所定パターンに形成される。
【００４９】
工程（ｂ）次に、電極層２全面を覆うようにスパッタリング法を用いてパッシベーション層３を形成し、フォトレジストグラフィ技術によりパッシベーション層３に所定の開口を設けて、電極層２の一部を露出させる（図２（ｂ））。この露出部上がバリアメタル層４形成領域となる。
【００５０】
工程（ｃ）次に、半導体素子の上面に付着した油脂等の残留薄膜の除去がウェットエッチングにより行われる（図２（ｃ））。
【００５１】
工程（ｄ）次に、上述の半導体素子をジンケート液中に浸漬する（図２（ｄ））。これにより電極層２の材料であるアルミニウムがジンケート液中の触媒金属の亜鉛と置換して亜鉛粒子が析出する。一度の浸漬で亜鉛の十分な析出が得られない場合は、複数回浸漬を繰り返してもよい。
【００５２】
工程（ｅ）次に、バリアメタル層４の第１のニッケル層４ａを形成する（図２（ｅ））。この工程（ｅ）では、電極層２の露出部の略全面に析出した亜鉛粒子とバリアメタル層４の形成材料であるニッケルとを無電解メッキにより置換させる。このとき使用される無電解めっき液としては、従来周知の硫酸ニッケルを含有するニッケルメッキ液中に例えば次亜リン酸ナトリウム等の還元剤を混入させたものが使用される。そして、この還元剤中のリンがニッケルとともに析出し、中リンニッケルからなる第１のニッケル層４ａが形成できる。このときのリン析出の反応式は、
Ｈ２ＰＯ２− ＋ ２Ｈ＋＋ ｅ− → Ｐ ＋ ２Ｈ２〇
であり、ニッケルメッキ液のｐＨ（ペーハー）値を、アンモニア等のｐＨ調整剤により、ｐＨ＝４〜５に設定することにより行われる。
【００５３】
工程（ｆ）次に、バリアメタル層４の第２のニッケル層４ｂを形成する（図２（ｆ））。この工程（ｆ）では、上述の第１のニッケル層４ａと同様の方法により低リンニッケルが析出される。この低リンニッケルを形成するには、工程（ｅ）で使われたニッケルメッキ液と異なり、析出するリンの割合が抑制されるように制御されたニッケルメッキ液が選択される。具体的には、ニッケルメッキ液のｐＨ（ペーハー）値が、アンモニア等のｐＨ調整剤により、ｐＨ＝６〜７に設定されたものを用いることにより析出速度の調整が行われる。
【００５４】
工程（ｇ）最後に、バリアメタル層４上に半田バンプ５を形成する（図２（ｇ））。
【００５５】
この半田バンプ５は、上述した第２のニッケル層４ｂ上に従来周知のスクリーン印刷法等により半田ペーストを塗布し、この半田ペーストの融点以上の温度で例えば４０秒〜６０秒間、加熱することにより球状に形成する。
【００５６】
この半田ペーストの加熱は、例えば半田ペーストが塗布された半導体基板１をリフロー炉内に導入し、該リフロー炉内に設けられるヒーターからの熱によって行われる。
【００５７】
半導体素子実装基板
次に上述の半導体素子を搭載した半導体素子実装基板について説明する。
【００５８】
この半導体素子実装基板は、図３に示すように、主として上述の半導体素子Ｈと回路基板Ｋとから構成される。回路基板Ｋはその上面に回路パターン６及び回路パターン６の所定域に設けられたパッド部を有している。そしてこのパッド部に半導体素子Ｈの半田バンプ５が接続される。さらに、半導体素子Ｈの実装後、半導体素子Ｈと回路基板Ｋとの間に封止樹脂７が充填される。
【００５９】
半導体素子実装基板の回路基板Ｋは、たとえば合成樹脂製やセラミック製のものが用いられる。そして、その内部や上面にアルミニウムや金、銅等の金属材料で回路パターン６が形成されており、更には種々の電子部品や機能素子が搭載されている。この回路基板Ｋに形成される回路パターン６は、例えばアルミニウム等の金属配線を所定パターンに加工することにより形成される。
【００６０】
また回路基板Ｋの上面には回路パターン６と接続されるパッド部が、形成される。
【００６１】
このパッド部は、半導体素子の半田バンプ５と接続するためのものであり、基本的には半導体素子側のバリアメタル層３と同様のニッケル等からなるバリアメタル層が形成される。
【００６２】
そして半導体素子の実装は、まず回路基板Ｋのパッド部形成面と半導体素子の半田バンプ５形成面とを対向させて、回路基板Ｋのパッド部上に半田バンプ５が位置するように配置される。次に半田バンプ５を加熱・溶融させてパッド部に被着することにより接続される。次に、回路基板Ｋと半導体基板１との間に封止樹脂７を充填することにより、この半田接合部が被覆される。
【００６３】
この封止樹脂７は、例えばエポキシ樹脂等の従来周知のものが用いられるが、回路基板Ｋと半導体素子のレジスト層７とで形成される１０μｍ〜１００μｍ程度のせまい間隙に充填する必要があるため、その粘性は低く設定される。
【００６４】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
【００６５】
例えば、上述の実施例にかえて、第２のニッケル層を形成した後、金（Ａｕ）層を薄く形成して第２のニッケル層の表面を被覆してもよい。この金層は、半田バンプ形成前までにニッケル表面が酸化して腐食することを防止するためのものである。尚、この金層は、半田バンプの加熱・溶融時に金が半田バンプ中に拡散してしまうため、第２のニッケル層に低リンニッケルを採用することによる作用効果、即ちリンリッチ層の厚みを、中リンニッケルを採用した場合に比して薄くできるという作用効果を奏することにかわりはない。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態にかかる半導体素子の部分断面図である。
【図２】（ａ）〜（ｇ）は、図１の半導体素子の製造方法を説明するための工程毎の部分断面図である。
【図３】本発明の半導体素子実装基板の部分断面図である。
【図４】従来の半導体素子の部分断面図である。
【符号の説明】
【００６７】
Ｈ・・・半導体素子
１・・・半導体基板
２・・・電極層
３・・・パッシベーション層
４ａ・・・第１のニッケル層
４ｂ・・・第２のニッケル層
５・・・半田バンプ
Ｋ・・・回路基板
６・・・回路パターン
７・・・封止樹脂
【図１】
2006147952.tif 000003
【図２】
2006147952.tif 000004
【図３】
2006147952.tif 000005
【図４】
2006147952.tif 000006