(57)【要約】【課題】従来では、表示部外周に別モジュールで発光素子と受光素子を設けており、部品点数の増加、製造コストの増加を招いていた。【解決手段】同一基板上にフォトセンサと表示部を作り込む。指などの接触、非接触の位置（画素）の光量の大小を比較器により比較して、入力座標を特定する。これにより、フォトセンサを構成するＴＦＴは画素と同一工程で同一基板に作り込むことができ、製造コストの低減、部品点数の削減が実現できる。、外周部分にセンサを配置するための領域が不要となり、装置の小型化が実現する。また、表示部で死角的な領域がなくなるので表示部を有効に利用できる。入力の認識精度を高め表示部全体にわたり均一に検出することができる。また、フォトセンサは受光感度を調節可能な受光回路よりなるので、表示部の受光（検出）感度を均一にできる。【選択図】    図１
2006079589.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、発光回路を有する表示画素と、
前記基板上にマトリクス状に複数の前記表示画素を配置した表示部と、
前記表示部内に設けた複数の受光回路と、
前記発光回路および前記受光回路を駆動する水平方向駆動回路および垂直方向駆動回路と、
前記駆動回路に接続し、前記受光回路の出力値と所定の基準値とを比較する比較手段とを具備することを特徴とするタッチパネル。
【請求項２】
基板と、
前記基板上に設けられ、発光回路を有する表示画素と、
前記基板上にマトリクス状に配置されたデータ出力線およびゲート線と、
前記基板上で、複数の前記表示画素を前記データ出力線およびゲート線の交点付近に接続した表示部と、
前記データ出力線およびゲート線の交点付近に接続し前記表示部内に設けられた複数の受光回路と、
前記データ出力線を順次選択する水平方向駆動回路と、
前記ゲート線に走査信号を送る垂直方向駆動回路と、
前記水平方向駆動回路に接続し前記受光回路の出力値と所定の基準値とを比較する比較手段とを具備することを特徴とするタッチパネル。
【請求項３】
前記表示画素は、画素電極と、発光層と、共通電極と、前記画素電極に接続する駆動トランジスタと、該駆動トランジスタに接続する選択トランジスタを含む発光回路を有することを特徴とする請求項１または請求項２のいずれかに記載のタッチパネル。
【請求項４】
前記表示画素は、画素電極と、液晶層と、共通電極と、該画素電極に接続する選択トランジスタを含む発光回路を有することを特徴とする請求項１または請求項２のいずれかに記載のタッチパネル。
【請求項５】
前記受光回路は、ゲート電極と、絶縁膜と、半導体層を積層し、該半導体層にチャネルおよび該チャネルの両側に不純物をドープしたソースおよびドレインを形成したフォトトランジスタと、該フォトトランジスタに接続する他の選択トランジスタとからなること特徴とする請求項１または請求項２のいずれかに記載のタッチパネル。
【請求項６】
前記比較手段は、１つの前記表示部に対して少なくとも１つ設けられることを特徴とする請求項１または請求項２のいずれかに記載のタッチパネル。
【請求項７】
前記受光回路は、該受光回路が隣接する前記発光回路の駆動と同時に駆動することを特徴とする請求項１または請求項２のいずれかに記載のタッチパネル。
【請求項８】
前記受光回路は、前記水平方向駆動回路および垂直方向駆動回路に接続することを特徴とする請求項１または請求項２のいずれかに記載のタッチパネル。
【請求項９】
前記受光回路は、複数の前記発光回路に対して少なくとも１つ設けることを特徴とする請求項１または請求項２のいずれかに記載のタッチパネル。
【請求項１０】
基板上にマトリクス状に配置されたドレイン線およびゲート線と、
発光回路を有する表示画素と、
前記ドレイン線およびゲート線の交点付近に複数の前記表示画素を接続した表示部と、
少なくとも一部の前記表示画素内に設けられ、薄膜トランジスタを有する受光回路とを具備し、
前記受光回路で検知した外光量により入力座標を特定することを特徴とするタッチパネル。
【請求項１１】
基板上にマトリクス状に配置されたドレイン線およびゲート線と、
駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子を含む発光回路を有する表示画素と、
前記ドレイン線およびゲート線の交点付近に複数の前記表示画素を接続した表示部と、
少なくとも一部の前記表示画素内に設けられた受光回路とを具備し、
前記受光回路は、前記ゲート線および前記駆動トランジスタに接続する複数の薄膜トランジスタを少なくとも有し受光感度を調整可能な受光回路で構成され、該受光回路で検知した外光量により入力座標を特定することを特徴とするタッチパネル。
【請求項１２】
前記受光回路は、基板上にゲート電極と、絶縁膜と半導体層を積層し、該半導体層に設けられたチャネルと、該チャネルの両側に設けられたソースおよびドレインとを有し受光した光を電気信号に変換するフォトトランジスタと、
第１および第２スイッチングトランジスタと、抵抗体と、容量を備え、
前記表示画素に接続する第１電源線および第２電源線間に前記第１スイッチングトランジスタおよびフォトトランジスタを直列接続し、前記第１電源線と前記第２電源線間に前記第２スイッチングトランジスタと前記抵抗体を直列接続し、前記容量の一端は第１接続点より前記第２スイッチングトランジスタの制御端子に接続し、他端は前記第１電源線と接続し、前記抵抗体の抵抗値により前記受光感度を調整することを特徴とする請求項１０または請求項１１に記載のタッチパネル。
【請求項１３】
前記半導体層は、前記ソースと前記チャネル間または前記ドレインと前記チャネル間の接合領域で光を直接受光し、フォトカレントを発生させることを特徴とする請求項１２に記載のタッチパネル。
【請求項１４】
前記半導体層の前記ソースと前記チャネル間または前記ドレインと前記チャネル間に低濃度不純物領域を設けることを特徴とする請求項１２に記載のタッチパネル。
【請求項１５】
前記低濃度不純物領域は、入射光により発生したフォトカレントを出力する側に設けることを特徴とする請求項１４に記載のタッチパネル。
【請求項１６】
前記発光回路は、画素電極と、液晶層と、共通電極と、該画素電極に接続する選択トランジスタを含むことを特徴とする請求項１０に記載のタッチパネル。
【請求項１７】
前記液晶層の光源部を有し、該光源部と前記受光回路の間に遮光膜を配置することを特徴とする請求項１６に記載のタッチパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はタッチパネルに係り、特にフォトセンサを表示部と同一基板に組み込んだタッチパネルに関する。
【背景技術】
【０００２】
現在のディスプレイデバイスは、小型化・軽量化・薄型化の市場要求により、フラットパネルディスプレイが普及している。このようなディスプレイデバイスには、例えば光を遮断することにより入力座標を検知する光学式タッチパネルや、外光を検知してディスプレイの画面の輝度をコントロールするもの等、フォトセンサが組み込まれているものが多い。
【０００３】
例えば、図２０には光学式タッチパネルの一例を示す。図２０（Ａ）に示された光学式タッチパネル３００は、基板３０１上に、表示素子３１５が多数配置された表示面３０２、並びに表示面３０２の外周に配置された赤外線等を発光する発光手段３０３および受光する受光手段３０４とを有している。発光手段３０３は表示面の行方向および列方向の２辺に沿って設けられ、他の２辺には発光手段３０３と個々に対応する受光手段３０４を設ける。基板３０１周囲に反射材３０５を設けることにより発光手段３０３の光が反射され受光手段３０４で受光される。すなわち表示面３０２上は、マトリクス状の赤外線光等で覆われることになる。このような光学式タッチパネル３０１は、赤外線光を座標入力しようとしている指等で遮断することにより、受光手段３０４に赤外線光が到達しない点（黒丸）を入力座標として検知するものである（例えば、特許文献１参照。）。
【特許文献１】特開平５−３５４０２公報（第２−３ページ、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２０に示すタッチパネルは、フォトセンサとなる受光手段が受光しない領域（黒丸）を座標で判定し、その指が触れた位置を検出している。そのため、表示部上では光源からの発光が均一に、また発光が届かない領域がないように光源およびフォトセンサを配置する必要が有る。一般的には指に触れた位置を認識する精度を上げようとすると、表示面３０２の周縁に光源およびフォトセンサを数多く配置する必要があるので、タッチパネルの小型化を阻む要因となっていた。また、光の届きにくい領域（例えば光源から最も遠いｚ点など）と中央付近でのセンシング感度がばらつくなどの問題も有った。
【０００５】
更に、従来のタッチパネルにおいては、一般的に表示面と、フォトセンサとは、別個の生産設備による別個の製造プロセスを経て別個のモジュール品として製造されており、これらのモジュール部品を同一の筐体にアセンブリすることにより完成品を製造していた。このため、機器の部品点数の削減、各モジュール部品の製造コストの低減にも自ずと限界があった。
【０００６】
特に、現在では例えばＰＤＡなどのモバイル端末の普及が目覚しく、これにより、タッチパネルは更なる小型化、軽量化、薄型化が要求されている。また、部品点数を削減し、安価に提供することも望まれている。
【課題を解決するための手段】
【０００７】
本発明は上述した諸々の事情に鑑み成されたものであり、第１に、基板と、前記基板上に設けられ、発光回路を有する表示画素と、前記基板上にマトリクス状に複数の前記表示画素を配置した表示部と、前記表示部内に設けた複数の受光回路と、前記発光回路および前記受光回路を駆動する水平方向駆動回路および垂直方向駆動回路と、前記駆動回路に接続し、前記受光回路の出力値と所定の基準値とを比較する比較手段とを具備することにより解決するものである。
【０００８】
第２に、基板と、前記基板上に設けられ、発光回路を有する表示画素と、前記基板上にマトリクス状に配置されたデータ出力線およびゲート線と、前記基板上で、複数の前記表示画素を前記データ出力線およびゲート線の交点付近に接続した表示部と、前記データ出力線およびゲート線の交点付近に接続し前記表示部内に設けられた複数の受光回路と、前記データ出力線を順次選択する水平方向駆動回路と、前記ゲート線に走査信号を送る垂直方向駆動回路と、前記水平方向駆動回路に接続し前記受光回路の出力値と所定の基準値とを比較する比較手段とを具備することにより解決するものである。
【０００９】
第３に、基板上にマトリクス状に配置されたドレイン線およびゲート線と、発光回路を有する表示画素と、前記ドレイン線およびゲート線の交点付近に複数の前記表示画素を接続した表示部と、少なくとも一部の前記表示画素内に設けられ、薄膜トランジスタを有する受光回路とを具備し、前記受光回路で検知した外光量により入力座標を特定することにより解決するものである。
【００１０】
第４に、基板上にマトリクス状に配置されたドレイン線およびゲート線と、駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子を含む発光回路を有する表示画素と、前記ドレイン線およびゲート線の交点付近に複数の前記表示画素を接続した表示部と、少なくとも一部の前記表示画素内に設けられた受光回路とを具備し、前記受光回路は、前記ゲート線および前記駆動トランジスタに接続する複数の薄膜トランジスタを少なくとも有し受光感度を調整可能な受光回路で構成され、該受光回路で検知した外光量により入力座標を特定することにより解決するものである。
【発明の効果】
【００１１】
本発明によれば、第１に、表示部内にフォトセンサを配置することにより、周辺に設けていたフォトセンサの領域が不要となる。すなわち、表示面積の拡大や、装置の小型化に寄与できる。
【００１２】
第２に、表示部の表示画素からの光を検知するので、接触箇所を判別するための発光部を別途設ける必要はなく、部品点数の増加を防止できる。また、フォトセンサは常に駆動状態ではなく表示画素と同じタイミングで駆動するので、ＴＦＴの劣化を防止できる。
【００１３】
第３に、表示画素とフォトセンサとが近接しているため、均一にセンシングすることができる。センシングのばらつきを抑え、光の届きにくい領域が無くなる等感度が向上する。
【００１４】
第４に、複数の表示画素に対して１つのフォトセンサを設ければ、表示のための領域が拡大する。
【００１５】
第５に、同一基板内に同一工程により作ることができるので、部品点数の大幅な削減や、製造コスト、製造工数の削減に寄与できる。
【００１６】
第６に、表示部の表示画素内にフォトセンサを設け、検知した外光量によって入力座標を特定することができる。フォトセンサはＴＦＴにより構成され、表示画素と同一工程により同一基板上に形成されるので、タッチパネルの小型化、軽量化、薄型化を実現できる。また部品点数を削減し、タッチパネルを安価に提供することができる。
【００１７】
また、フォトセンサはボタン等を表示する表示画素内に設けられるので、入力の認識精度を高め、表示部全体にわたり均一に検出することができる。
【００１８】
第７に、フォトセンサは受光感度を調節可能な受光回路よりなるので、表示部の受光（検出）感度を均一にできる。フォトカレントはＴＦＴのオフ時の暗電流であり検出特性にばらつきが生じやすい。しかし、本発明によれば受光感度を調整できるので、デバイス間の受光感度も均一にでき特性の安定したタッチパネルを提供できる。
【００１９】
第８に、受光回路の電源および入力信号はゲート線および第１電源線、第２電源線より供給されるので、表示画素の電源および入力信号と共通にできる。つまり、画素毎に受光回路を配置する構成であっても、配線の複雑化を回避できる。また、受光回路を構成する抵抗体の抵抗値により受光感度を調整できるので、複数の画素間で受光感度をほぼ均一にすることができる。
【００２０】
第９に、フォトトランジスタはＬＤＤ構造を有しており、フォトカレントの発生を促進できる。特に、フォトカレントの出力側をＬＤＤ構造にすると、フォトカレント発生の促進に効果的となる。また、ＬＤＤ構造にすることによりＶｇ−Ｉｄ特性のＯＦＦ特性（検出する領域）が安定し、安定したデバイスとなる。
【発明を実施するための最良の形態】
【００２１】
図１から図１９を用いて本発明の実施の形態について詳細に説明する。
【００２２】
図１から図５は本発明の第１実施形態を示す。
【００２３】
図１は、本実施形態のタッチパネルを示す概要図である。図１（Ａ）は平面図、図１（Ｂ）は、図１（Ａ）の模式的なＡ−Ａ線断面図、図１（Ｃ）は分解斜視図である。
【００２４】
タッチパネル２０は、基板１０上に表示画素３０をマトリクス状に配置した表示部２１を有する。
【００２５】
図１（Ａ）の如く、基板１０はガラス等の絶縁性基板であり、基板１０上には表示画素３０により例えばユーザが所定の操作を行うためのボタン１０２を表示させる。対向基板１１は表示画素３０からの光が透過するガラス等の透明基板である。対向基板１１および基板１０は、図１（Ｂ）の如くシール剤１３で固着され、シール剤１３で密封された空間に、表示画素３０が配置される。表示画素３０は、少なくとも発光回路１８０を有する。また発光回路１８０に隣接して受光回路（フォトセンサ）２１０が配置される。フォトセンサ２１０は表示画素３０内に配置される。
【００２６】
表示画素３０は、有機ＥＬ素子とそれを駆動するトランジスタなどからなり、矢印のごとく上方に発光した光が基板１０に相対向して設けられた透明な対向基板１１を透過する。尚、図では基板１０と対向して設けられた対向基板１１を示しているが、対向基板１１はなくてもよい。
【００２７】
フォトセンサ２１０はユーザの指の接触によるフォトカレントの変化を読みとって、ボタン１０２が選択されたことを検知する。なお、タッチパネルの動作については後に詳述する。
【００２８】
また、図１（Ｃ）のごとく、タッチパネル２０の表示部２１は、基板１０周辺部に垂直方向駆動回路２３と水平方向駆動回路２２が設けられる。そして各回路にはゲート線ＧＬ（ＧＬ０、ＧＬ１・・・）およびデータ出力線ＯＬが接続し、これらの交点付近に多数の表示画素３０が配置されている。なお後述するが本実施形態のデータ出力線ＯＬは、ドレイン線ＤＬとセンスデータ線ＳＬよりなる。
【００２９】
図２には、タッチパネル２０の回路図を示す。上述の基板１０上に本図に記載の回路が形成されている。なお、本図においては１行２列の発光回路１８０およびフォトセンサ２１０の組合せを記載し、それ以外を省略しているが、本願はｍ行ｎ列のタッチパネルに適用可能である。
【００３０】
また基板１０上には発光回路１８０に接続する第１電源線ＰＶと、フォトセンサ２１０に接続する第２電源線ＣＶが配置される。第１電源線ＰＶは第１電源に接続する。第１電源は駆動電源であり、例えば正電位が印加される。一方第２電源線ＣＶは、駆動電源より低い第２電源に接続し、例えば基準電圧以下の電位が印加される。
【００３１】
表示部２１となる基板１０周辺部には垂直方向駆動回路２３と水平方向駆動回路２２が設けられている。垂直方向駆動回路２３は、複数のゲート線ＧＬに接続されている。水平方向駆動回路２２は、複数のシフトレジスタＳＲ１、ＳＲ２、・・・を有し、各シフトレジスタはデータ信号線Ｒ、Ｇ、Ｂからのデータ信号の供給をオン／オフするスイッチＳＷ２のゲートにそれぞれ接続されている。スイッチＳＷ２のドレインはデータ信号線Ｒ、Ｇ、Ｂのいずれかに周期的に接続され、スイッチＳＷ２のソースはドレイン線ＤＬ（ビデオデータ線）にそれぞれ接続されている。
【００３２】
また、シフトレジスタＳＲ１は、後述するフォトセンサ２１０からの出力と一定電圧との比較をする比較手段（ＣＯＭＰ）１６０、ならびにＣＯＭＰ１６０と接続するスイッチＳＷ１、ＳＷ３のゲートとも接続されている。このＣＯＭＰ１６０は一定の電圧が印加される第２電源線ＣＶに接続されるとともに、スイッチＳＷ１およびＳＷ３の一端に接続されている。スイッチＳＷ１の他端はセンスデータ線ＳＬに接続され、スイッチＳＷ３の他端はデータ線ＲＬに接続される。また、第２電源線ＣＶはスイッチＳＷ４の一端に接続され、スイッチＳＷ４の他端はセンスデータ線ＳＬに、スイッチＳＷ４のゲートはスイッチＳＷ１〜ＳＷ３のゲートが接続するシフトレジスタＳＲ１の前段のシフトレジスタＳＲ０に接続されている。
【００３３】
以上に説明したゲート線ＧＬとドレイン線ＤＬおよびセンスデータ線ＳＬとが交差するように配置され、その交点付近に複数の表示画素３０がマトリクス状に配置されている。
【００３４】
表示画素３０のトランジスタは、薄膜トランジスタ（Thin  Film  Transistor：以下ＴＦＴと称する）である。表示画素３０は、選択ＴＦＴ４と、駆動ＴＦＴ６と、駆動ＴＦＴ６に接続する有機ＥＬ素子７と、保持コンデンサ５とからなる。ゲート線ＧＬとドレイン線ＤＬとの交点にそれぞれ対応して選択ＴＦＴ４が配置され、選択ＴＦＴ４のゲート電極がゲート線ＧＬに、ドレインがドレイン線ＤＬに、そしてソースが駆動ＴＦＴ６のゲート電極に接続されている。駆動ＴＦＴ６のソースは、第１電源線ＰＶに接続し、ドレインは有機ＥＬ素子７に接続する。また、行方向に延びる複数のゲート線ＧＬと、これに交差するように列方向に複数のドレイン線ＤＬおよび第１電源線ＰＶが配置されている。
【００３５】
フォトセンサ２１０は、他の選択ＴＦＴ２と、フォトトランジスタであるＴＦＴ３と、リセットＴＦＴ８０と、保持コンデンサ９１からなる。ゲート線ＧＬとセンスデータ線ＳＬの交点付近に選択ＴＦＴ２が配置され、選択ＴＦＴ２のゲート電極がゲート線ＧＬに、ドレインがセンスデータ線ＳＬに、そしてソースがフォトトランジスタ３のソースに接続されている。フォトトランジスタ３のドレインは、第１電源線ＰＶに接続し、ゲートは例えば基準電圧以下の一定のオフ電圧が印加される第２電源線ＣＶに接続されている。
【００３６】
また、第２電源線ＣＶはリセットＴＦＴ８０の一端に接続され、リセットＴＦＴ８０の他端は選択ＴＦＴ２のソースと同電位のノードｎ９０に、リセットＴＦＴ８０のゲートは垂直方向駆動回路２３から延在するリセット線ＲＳＴ０に接続されている。ノードｎ９０には保持コンデンサ９１を形成する一方の電極が接続され、保持コンデンサ９１の他方の電極は第１電源線ＰＶに接続されている。また、行方向に延びる複数のゲート線ＧＬと、これに交差するように列方向に延びる複数のセンスデータ線ＳＬおよび第１電源線ＰＶが配置されている。
【００３７】
さらに、選択ＴＦＴ２のドレインが接続するセンスデータ線ＳＬには比較器（ＣＯＭＰ）１６０が設けられ、基準電圧とフォトセンサからの出力電圧とを比較してその信号を検出値として出力する。検出値は、例えば外部ＩＣであるフレームメモリ１５０等により１画面分記憶される。
【００３８】
図３には、発光回路１８０およびフォトセンサ２１０の拡大断面図を示す。これは図１（Ａ）のＡ−Ａ線の拡大図である。本実施形態では、表示画素３０を構成する選択ＴＦＴ４および駆動ＴＦＴ６、ならびにフォトセンサ２１０を構成する選択ＴＦＴ２およびフォトトランジスタ３の各構成層が同一層で、同一基板上に形成される。
【００３９】
まず、選択ＴＦＴ４は、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上に、バッファ層となる絶縁膜（ＳｉＮ、ＳｉＯ２等）１４を設け、その上層に多結晶シリコン（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）膜からなる半導体層４３を形成する。半導体層４３上にはゲート絶縁膜１０を積層し、その上にクロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極４１を形成する。半導体層４３には、ゲート電極４１下方に位置し、真性又は実質真性となるチャネル４３ｃが設けられ、チャネル４３ｃの両側にはｎ＋型不純物の拡散領域であるソース４３ｓおよびドレイン４３ｄが設けられる。そして、ゲート絶縁膜１０及びゲート電極４１上の全面には、例えばＳｉＯ２膜、ＳｉＮ膜及びＳｉＯ２膜の順に積層された層間絶縁膜１５を形成し、この層間絶縁膜１５のドレイン４３ｄに対応する位置に形成したコンタクトホールにアルミニウム（Ａｌ）等の金属を充填してドレイン線ＤＬと一体のドレイン電極４６を設ける。
【００４０】
また、ゲート電極４１と同層の容量電極線４４を配置し、ゲート絶縁膜１２を介して半導体層よりなる容量電極４５を設け、これにより保持コンデンサ５を形成する。
【００４１】
駆動ＴＦＴ６は、選択ＴＦＴ４同様、基板１０上に選択ＴＦＴ４の構成要素と同一層により形成される。すなわち、バッファ層１４、半導体層６３、ゲート絶縁膜１２、ゲート電極６１、層間絶縁膜１５がそれぞれ選択ＴＦＴ４の対応する構成要素と同一層で形成され、ドレイン線ＤＬと同層で駆動電源に接続する第１電源線ＰＶが配置される。
【００４２】
更に全面に平坦化絶縁膜１７が配置され、有機ＥＬ素子７の第１電極７１が配置される。第１電極７１は、ソース５３ｓとコンタクトしたＩＴＯ（Indium Thin Oxide）から成り、画素３０毎に独立した画素電極（陽極）である。全面を覆う絶縁膜２４を開口して陽極７１を露出し、陽極７１上を覆って全面に第１ホール輸送層と第２ホール輸送層とから成るホール輸送層７２が形成され、その上に、画素３０毎に独立した発光層７３及び電子輸送層７４が設けられている。なお、電子輸送層７４は全面に形成してもよい。ホール輸送層７２、発光層７３、電子輸送層７４によって有機ＥＬ層７６が形成される。有機ＥＬ層７６上を覆って全面にアルミニウム合金から成る陰極７５、保護膜７８が配置されている。陰極７５は、第２電源と電気的に接続し、表示部２１の各画素３０に共通の電極である。この陰極７５及び保護膜７８は、有機ＥＬ表示装置を形成する基板１０の全面に設けられている。
【００４３】
有機ＥＬ層７６は、陽極７１から注入されたホールと、陰極７５から注入された電子とが発光層７３の内部で再結合し、発光層７３を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層７３から光が放たれ、この光が透明な陽極７１から透明な絶縁基板１０を介して外部へ放出されて発光する。
【００４４】
また、フォトセンサ２１０を構成する選択ＴＦＴ２も、表示画素３０の選択ＴＦＴ４同様、基板１０上に同一層により形成される。すなわちバッファ層１４、半導体層１２３、ゲート絶縁膜１２、ゲート電極１２１、層間絶縁膜１５がそれぞれ選択ＴＦＴ４と同一層で形成され、センスデータ線ＳＬと一体のドレイン電極１２６が形成される。なお、フォトトランジスタ３は駆動ＴＦＴ６と同様バッファ層１４、半導体層１３３、ゲート絶縁膜１２、ゲート電極１３１により形成され、第１電源線ＰＶが接続する。
【００４５】
フォトトランジスタ３は、オフ時にその半導体層１３３に外部から光が入射すると、チャネル１３３ｃとソース１３３ｓまたはチャネル１３３ｃとドレイン１３３ｄの接合領域において電子−正孔対が発生する。この電子−正孔対が接合領域の電場のために引き分けられて光起電力が生じ、フォトカレントが得られる。
【００４６】
ここで図４（Ａ）及び（Ｂ）を用いて、本実施形態のタッチパネル２０の動作原理を説明する。タッチパネル２０は、複数の表示画素３０により、例えばユーザに所定の処理を選択させるボタン１０２などの画像を表示する。ユーザが所定の処理を行うためにそのボタン１０２Ａに触れると（図４（Ａ））、紙面上方に発光している表示画素３０Ａの光が指Ｆで反射し、ボタン１０２Ａ（表示画素３０Ａ）に対応して配置されているフォトセンサ２１０Ａに反射光が入射する。一方、指Ｆが選択していないボタン１０２Ｂに対応する表示画素３０Ｂの光はタッチパネル２０の上方に抜けるので、ボタン１０２Ｂに対応して配置されているフォトセンサ２１０Ｂに反射光は入射しない。このようにして、フォトセンサ２１０が反射光の有無を検知して、指Ｆがボタン１０２を選択しているかどうかを検知する。
【００４７】
次に、上述の図２及びタイミングチャートを記載した図５を参照して本実施形態のタッチパネル２０の回路動作を説明する。
【００４８】
まず、リセット線ＲＳＴ０にＨ（Ｈｉｇｈ）レベルの信号が供給されると、リセット線ＲＳＴ０に接続される全てのリセットＴＦＴ８０がオン状態になり、ノードｎ９０が第２電源線ＣＶと同電位になる。すなわち、リセット線ＲＳＴ０に対応するフォトトランジスタ３がリセットされる。このリセット線ＲＳＴ０へのＨレベル信号の供給と同時にゲート線ＧＬ０にＬ（Ｌｏｗ）レベルの信号が供給されるので、ＧＬ０に接続される表示画素３０内の選択ＴＦＴ４及びフォトセンサ２１０内の選択ＴＦＴ２が共にオン状態になる。次にＨレベルの信号がシフトレジスタＳＲ０から出力されると、シフトレジスタＳＲ０に接続するスイッチＳＷ４がオン状態になるので、センスデータ線ＳＬが第２電源線ＣＶと同電位になる。すなわち、センスデータ線ＳＬがリセットされる。
【００４９】
続いて、Ｈレベルの信号がシフトレジスタＳＲ１から出力されるとスイッチＳＷ２がオン状態になるので、データ信号線Ｒからドレイン線ＤＬにデータ信号が供給され、選択ＴＦＴ４を介して駆動ＴＦＴ６のゲート印加され、その信号に応じて第１電源線ＰＶからの電流が有機ＥＬ素子７に供給される。
【００５０】
ボタン１０２が選択されている場合、フォトセンサ２１０には有機ＥＬ素子７の発光が指Ｆで反射した反射光が入射する。すなわち、反射光のフォトカレントに相当する電圧により、ノードｎ９０の電位が第２電源線ＣＶの電位より上昇する。一方、ボタン１０２が非選択の場合には、フォトセンサ２１０は反射光を検知しないので、ノードｎ９０の電位は第２電源線ＣＶの電位と同電位のままである。このノードｎ９０の電位はセンシングデータとなる。
【００５１】
スイッチＳＷ２と同時にスイッチＳＷ１もオン状態になると、ノードｎ９０の電位がセンシングデータとしてフォトトランジスタ３から選択ＴＦＴ２及びスイッチＳＷ１を介してＣＯＭＰ１６０に出力される。スイッチＳＷ１及びＳＷ２がオンになると同時にスイッチＳＷ３もオン状態になるので、ＣＯＭＰ１６０に入力されたセンシングデータと第２電源線ＣＶの電位を比較した結果に応じた信号をデータ線ＲＬに出力する。その信号がフレームメモリ１５０に書き込まれる。
【００５２】
さらに、次列のスイッチＳＷ４もオン状態になるので、次列のセンスデータ線ＳＬが第２電源線ＣＶと同電位にリセットされる。
【００５３】
以下同様にセンスデータ線ＳＬ、ドレイン線ＤＬを順次選択し、１行分の表示画素３０及びフォトセンサ２１０を駆動する。その後垂直方向駆動回路が次行のゲート線ＧＬ１に順次切り替えて選択し、最後の行まで選択することで１画面分を表示させる。さらに、ＣＯＭＰ１６０からの出力が外部ＩＣ等のフレームメモリ１５０等で１画面分蓄積され、接触の有無およびその位置を検出することができる。
【００５４】
なお、比較器１６０は、各表示画素３０に個々に対応して設けてもよいが、前述の如く、各表示画素３０の選択と同時に動作するので、１画面に対して１つでもよい。ただし、フォトトランジスタ３で発生するフォトカレントは非常に微少な電流であるので、減衰を避けるためにもなるべくフォトトランジスタ３の近傍に配置することが好ましい。また各表示画素３０毎では各画素間の離間距離が増えることにもなるので、１列分のフォトセンサ２１０に対応するように比較器１６０を設けるのが好適である。
【００５５】
以上、第１実施形態では、フォトセンサ２１０が各表示画素３０に対応して配置された場合を例に説明したが、隣接する複数の表示画素３０に対して１つのフォトセンサ２１０を配置する構成でもよい。すなわち、フォトセンサ２１０が配置されない表示画素３０があってもよい。タッチパネル２０であれば、指Ｆで接触する面積は１ｍｍ角あれば十分検知できるので、４画素に対して１つのフォトセンサ２１０、または９画素に対して１つのフォトセンサ２１０などでもセンシングは可能である。
【００５６】
また、ＴＦＴが配置される基板１０から対向基板１１側（上方）に光が発光するトップエミッション構造で説明したが、基板１０を透過して下方に光が発光するボトムエミッション構造でも同様に実施できる。
【００５７】
次に、第２実施形態について、図６から図１５を参照し、アクティブマトリクス型の有機ＥＬ素子を用いたタッチパネルを例に説明する。
【００５８】
図６は、本実施形態のタッチパネルを示す概要図である。図６（Ａ）は平面図、図６（Ｂ）は、図６（Ａ）の模式的なＢ−Ｂ線断面図である。図６（Ｃ）は表示部２１内部の概要図である。
【００５９】
タッチパネル２０は、基板１０上に表示画素３０を配置した表示部２１と、基板１０と対向して設けられた封止基板１１とからなる。尚、図では封止基板１１を示しているが、第２実施形態において封止基板１１は無くても良い。
【００６０】
図６（Ａ）（Ｂ）の如く、基板１０はガラス等の絶縁性基板であり、基板１０上には表示画素３０により例えばユーザが所定の操作を行うためのボタン１０２が表示される。対向基板１１は表示画素３０からの光が透過するガラス等の透明基板である。対向基板１１および基板１は例えばシール剤１３等で固着され、それにより封止された内部空間に表示画素３０が配置される。表示画素３０は、有機ＥＬ素子からなる発光回路１８０を有し、少なくとも一部の表示画素３０は内部に受光回路（フォトセンサ）２００が配置される。矢印のごとく下方（基板１０方向）に発光した光が透明な基板１０を透過し、ユーザは基板１０方向からボタン１０２を視認する。フォトセンサ２００はユーザの指の接触によるフォトカレントの変化を読みとって、いずれのボタン１０２が選択されたかを検知する。タッチパネルの動作については後に詳述する。
【００６１】
図６（Ｃ）のごとく、表示部２１の基板１０にはドレイン線ＤＬ（ＤＬ０、ＤＬ１・・・）およびゲート線ＧＬ（ＤＬ０、ＤＬ１・・・）が配置され、その交点付近に表示画素３０が接続されて行列状に配置される。また表示画素３０の発光回路（ここでは不図示）は、陽極と陰極との間に発光層を有するＥＬ素子とＥＬ素子の駆動トランジスタ、選択トランジスタとから構成される。駆動トランジスタおよび選択トランジスタはいずれもＴＦＴである。
【００６２】
また、表示画素３０内にそれぞれ設けられたフォトセンサ（ここでは不図示）は、ＴＦＴよりなる受光回路であり、ＴＦＴのオフ時に照射された光によりフォトカレントが得られる。
【００６３】
そして表示部２１側辺には、列方向に延びるドレインＤＬを順次選択する水平方向駆動回路２２が、行方向に延びるゲート線ＧＬに走査信号（ゲート信号）を送る垂直方向駆動回路２３が配置される。また、ゲート線ＧＬやドレイン線ＤＬ等へ入力される各種信号を伝達する図示しない配線は、基板１０の側縁に集められ、外部接続端子２４に接続される。
【００６４】
また、表示部２１は不図示の外部集積回路に接続する。外部集積回路は、表示部２１へのデータ信号Ｖdataの出力や、有機ＥＬ素子に接続するＴＦＴに対して駆動電圧を印加して有機ＥＬ素子を発光させるなどし、表示部２１の制御を行う。
【００６５】
図７を参照して本実施形態の表示画素３０について説明する。図７（Ａ）が１画素を示す回路図であり、図７（Ｂ）が図７（Ａ）の丸印部分の平面図であり、図７（Ａ）の回路図に対応する端子Ａ、Ｂ、Ｃ、Ｄを図７（Ｂ）に記載した。また図７（Ｂ）のＣ−Ｃ線断面図が、図７（Ｃ）である。尚、図７（Ｂ）は基板１０側から見た平面図である。
【００６６】
表示画素３０の発光回路１８０は、フォトセンサとなる受光回路２００が接続する。基板１０上には、行方向に延びる複数のゲート線ＧＬ（ＧＬ０、ＧＬ１・・・）が配置され、これに交差するように列方向に延びる複数のドレイン線ＤＬ（ＤＬ０、ＤＬ１・・・）及び第１電源線ＰＶが配置される。第１電源線ＰＶは、第１電源に接続されている。第１電源は例えば正の定電圧を出力する電源である。
【００６７】
発光回路１８０は、ゲート線ＧＬとドレイン線ＤＬとのそれぞれの交点に接続した選択ＴＦＴ４と、保持コンデンサ５と、駆動ＴＦＴ６と有機ＥＬ素子７とから構成される。選択ＴＦＴ４のゲートはゲート線ＧＬに接続され、選択ＴＦＴ４のドレインがドレイン線ＤＬに接続されている。選択ＴＦＴ４のソースは保持コンデンサ５と駆動ＴＦＴ６のゲートに接続されている。
【００６８】
駆動ＴＦＴ６のドレインは、第１電源線ＰＶに接続され、ソースは有機ＥＬ素子７の陽極に接続されている。有機ＥＬ素子７の陰極は第２電源に接続されている。第２電源は負の定電圧を出力する電源である。保持コンデンサ５の対極には、列方向に延在し、第２電源に接続する第２電源線ＣＶが接続されている。
【００６９】
第１電源線ＰＶは、第１電源に接続されている。すなわち、駆動ＴＦＴ６は、データ信号Ｖdataの大きさに応じた導電率で第１電源線ＰＶと有機ＥＬ素子７とを接続する。この結果、データ信号Ｖdataに応じた電流が駆動ＴＦＴ６を介して第１電源線ＰＶから有機ＥＬ素子７に供給され、データ信号Ｖdataに応じた輝度で有機ＥＬ素子７が発光する。
【００７０】
保持コンデンサ５は、第２電源線ＣＶもしくは第１電源線ＰＶなど他の電極との間で静電容量を形成しており、一定時間データ信号Ｖdataを蓄積することができる。
【００７１】
垂直方向駆動回路は、ゲート線ＧＬ０を非選択にした後、他のゲート線ＧＬ１を選択する。データ信号Ｖdataはゲート線ＧＬ０が非選択となって選択ＴＦＴ４がオフした後も、保持コンデンサ５によって１垂直走査期間の間保持され、その間、駆動ＴＦＴ６は導電率を保持し、有機ＥＬ素子７はその輝度で発光を続けることができる。
【００７２】
駆動ＴＦＴ６と有機ＥＬ素子７とは、正の第１電源と負の第２電源との間に直列に接続されている。有機ＥＬ素子７に流れる駆動電流は、第１電源から駆動ＴＦＴ６を介して有機ＥＬ素子７に供給される。そして、この駆動電流は駆動ＴＦＴ６のゲート電圧ＶＧを変化させることによって制御することができる。上述したように、ゲート電極にはデータ信号Ｖdataが入力されており、ゲート電圧ＶＧはデータ信号Ｖdataに応じた値となる。
【００７３】
フォトセンサとなる受光回路２００は、フォトトランジスタ２０５と、容量２０４と、第１スイッチングトランジスタ２０１と、第２スイッチングトランジスタ２０２と、ノードｎ１と、ノードｎ２と、抵抗体２０３よりなり、少なくとも１つの表示画素３０内で、発光回路１８０のゲート線ＧＬ、第１電源線ＰＶ、第２電源線ＣＶ、センスデータ線ＳＬと接続する。センスデータ線ＳＬは、受光回路２００の抵抗体２０３の一端と接続し、受光回路（フォトセンサ）２００の検出結果（出力電圧Vout）を外部集積回路に出力する。尚、第２電源線ＣＶは第１電源線ＰＶより低電位である。また、図では保持コンデンサ５が第２電源線ＣＶに接続しているが、専用の容量線（不図示）を設け、これに保持コンデンサ５を接続してもよい。尚受光回路２００の詳細については後述する。
【００７４】
図７（Ｂ）（Ｃ）を参照してフォトセンサ２００を構成するフォトトランジスタ２０５について説明する。
【００７５】
フォトトランジスタ２０５は、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上にｐ−Ｓｉ（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）膜からなる半導体層１０３を積層する。このｐ−Ｓｉ膜は、非晶質シリコン膜を積層し、レーザアニール等により再結晶化して形成してもよい。
【００７６】
半導体層１０３上にはＳｉＮ、ＳｉＯ２等からなるゲート絶縁膜１２を積層し、その上にクロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極１０１を形成する。半導体層１０３には、ゲート電極１０１下方に位置し、真性又は実質真性となるチャネル１０３ｃが設けられる。また、チャネル１０３ｃの両側にはｎ＋型不純物の拡散領域であるソース１０３ｓおよびドレイン１０３ｄが設けられる。
【００７７】
このような構造のｐ−ＳｉＴＦＴでは、ＴＦＴがオフ時に半導体層１０３に外部（基板１０方向）から光が入射すると、チャネル１０３ｃとソース１０３ｓまたはチャネル１０３ｃとドレイン１０３ｄの接合領域において電子−正孔対が発生する。この電子−正孔対が接合領域の電場のために引き分けられて光起電力が生じてフォトカレントが得られ、フォトカレントは例えばソース領域１０３ｓ側から出力される。すなわち、このフォトカレントはＴＦＴのオフ時の暗電流であり、その増加を検知して、フォトセンサとして利用するものである。
【００７８】
ここで、半導体層１０３には、低濃度不純物領域を設けると良い。低濃度不純物領域とは、ソース１０３ｓまたはドレイン１０３ｄのチャネル１０３ｃ側に隣接して設けられ、ソース１０３ｓまたはドレイン１０３ｄより不純物濃度の低い領域をいう。これを設けることにより、ソース１０３ｓ（またはドレイン１０３ｄ）端部に集中する電界を緩和することができる。低濃度不純物領域の領域幅は、例えば０．５μｍ〜３μｍ程度である。
【００７９】
本実施形態では例えばチャネルとソース間（またはチャネルとドレイン間）に、低濃度不純物領域１０３ＬＤを設けて、いわゆるＬＤＤ（Light  Doped  Drain）構造とする。ＬＤＤ構造にすると、フォトカレントの発生に寄与する接合領域をゲート長Ｌ方向に増加させることができるので、フォトカレントが発生しやすくなる。すなわち、少なくともフォトカレントの取出し側に、低濃度不純物領域１０３ＬＤを設ければよい。また、ＬＤＤ構造にすることによりＶｇ−Ｉｄ特性のＯＦＦ特性（検出する領域）が安定し、安定したデバイスとなる。
【００８０】
図８は表示画素３０の一部断面図であり、駆動ＴＦＴ６、有機ＥＬ素子７の一部を示す。
【００８１】
表示画素３０は、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上にバッファ層となる絶縁膜（ＳｉＮ、ＳｉＯ２等）１４を設け、その上層にｐ−Ｓｉ膜からなる半導体層６３を積層する。このｐ−Ｓｉ膜は、非晶質シリコン膜を積層し、レーザアニール等により再結晶化して形成してもよい。
【００８２】
半導体層６３上にはＳｉＮ、ＳｉＯ２等からなるゲート絶縁膜１２を積層し、その上にクロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極６１を形成する。半導体層６３には、ゲート電極６１下方に位置し、真性又は実質真性となるチャネル６３ｃが設けられる。また、チャネル６３ｃの両側にはｎ＋型不純物の拡散領域であるソース６３ｓおよびドレイン６３ｄが設けられ、駆動用ＴＦＴ６が構成される。
尚、図示は省略するが選択ＴＦＴ４も同様の構造である（図３参照）。
【００８３】
ゲート絶縁膜１２及びゲート電極６１上の全面には、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＯ２膜の順に積層して層間絶縁膜１５を積層する。ゲート絶縁膜１２および層間絶縁膜１５には、ドレイン６３ｄおよびソース６３ｓに対応してコンタクトホールを設け、コンタクトホールにアルミニウム（Ａｌ）等の金属を充填してドレイン電極６６およびソース電極６８を設け、それぞれドレイン６３ｄおよびソース６３ｓにコンタクトさせる。平坦化絶縁膜１７上に表示電極となるＩＴＯ（Indium  Tin  Oxide）等の陽極７１が設けられる。陽極７１は、平坦化絶縁膜１７に設けられたコンタクトホールによって、ソース電極６８（またはドレイン電極６６）に接続している。
【００８４】
有機ＥＬ素子７は、陽極７１上に有機ＥＬ層７６を設け、更にその上層にマグネシウム・インジウム合金から成る陰極７５を形成したものである。陽極は表示画素３０毎に独立の画素電極であり、陰極７５は表示部２１の各画素３０に共通の電極である。有機ＥＬ層７６は、ホール輸送層７２、発光層７３及び電子輸送層７４をこの順に積層したものである。この陰極７５は、例えば図６に示した表示部２１の全面に設けられる。
【００８５】
また有機ＥＬ素子７は、陽極７１から注入されたホールと、陰極７５から注入された電子とが発光層７３の内部で再結合し、発光層７３を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層７３から光が放たれ、この光が透明な陽極７１から透明な基板１０を介して外部へ放出されて発光する。尚、本実施形態では一例として基板１０方向に発光するボトムエミッション構造とする。
【００８６】
このように表示画素３０がボトムエミッション構造の場合、フォトセンサ２００は、基板１０上に配置される指の接触／非接触による外光量の変化を検知する。従って、フォトトランジスタ２０５は、基板１０方向からの外光が直接的に半導体層１０３に入射できるように半導体層１０３上方にゲート電極１０１を配置したトップゲート構造が望ましい（図７（Ｃ）参照）。
【００８７】
図９から図１１を参照してフォトセンサ２００を説明する。
【００８８】
図９は図７（Ａ）の回路図からフォトセンサ２００となる受光回路部分を取り出した回路図である。フォトセンサ２００は、フォトトランジスタ２０５と、容量２０４と、第１スイッチングトランジスタ２０１と、第２スイッチングトランジスタ２０２と、ノードｎ１と、ノードｎ２と、抵抗体２０３と、第１電源端子Ｔ１と第２電源端子Ｔ２とを有する。
【００８９】
第１電源端子Ｔ１は第２電源端子Ｔ２より高電位であればよく、ここでは一例として第１電源端子Ｔ１をＶＤＤ電位、第２電源端子Ｔ２をＧＮＤ電位として説明する。
【００９０】
第１スイッチングトランジスタ２０１は入力信号Ｖpulseが制御端子に入力されることにより導通し、フォトトランジスタ２０５と直列接続する。そして両者は第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。
【００９１】
また第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。
【００９２】
容量２０４は一端がノードｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１または第２電源端子Ｔ２に接続する。容量２０４は、第１スイッチングトランジスタが導通することにより充電され、ノードｎ１の電位を変動させる。
【００９３】
以下、具体的に説明する。容量２０４は、ノードｎ１によりフォトトランジスタ２０５の出力端子と一端が接続し、他端が第１電源端子Ｔ１に接続する。そして容量２０４と並列に第１スイッチングトランジスタ２０１が接続する。第１スイッチングトランジスタ２０１の制御端子には、所定の期間でパルスが入力される。
【００９４】
第２スイッチングトランジスタ２０２は、第１電源端子Ｔ１と第２電源端子Ｔ２間に直列に接続され、その制御端子にはノードｎ１からの出力が印加される。一例として第１スイッチングトランジスタ２０１は、ｎチャネル型のＴＦＴであり、第２スイッチングトランジスタ２０２は、ｐチャネル型のＴＦＴである。これらの構造は、図８の駆動ＴＦＴ６と同様である。
【００９５】
抵抗体２０３は、ノードｎ２により一端が第２スイッチングトランジスタ２０２の一端と接続し、他端は第２電源端子Ｔ２と接続して接地される。抵抗体２０３は例えばｐチャネル型のＴＦＴであり、その制御端子には定電圧Ｖaが印加される。ＴＦＴのソース−ドレイン間が高抵抗となるように、ゲート電圧Ｖaを固定するとＴＦＴを抵抗として利用できる。これにより、ノードｎ２からはフォトトランジスタ２０５で検知したフォトカレントが電圧に変換されて出力され、定電圧Ｖａの変動により出力される電圧も変動する。尚、この場合ソース−ドレイン間の抵抗値は１０３Ω〜１０８Ω程度とする。
【００９６】
このように第１電源端子Ｔ１と第２電源端子Ｔ２間に高い抵抗値を有する抵抗体２０３を接続することにより、フォトトランジスタ２０５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として出力することができる。第１電源端子Ｔ１および第２電源端子Ｔ２間の電圧は、フィードバックとしての利用が容易な範囲に設定すればよい。尚、定電圧Ｖａの変動や詳細な回路動作については後述する。
【００９７】
尚、本実施形態においては第１および第２スイッチングトランジスタ２０１、２０２も、いわゆるＬＤＤ構造にすると、ソース（またはドレイン）端部に集中する電界を緩和することができるため好適である。
【００９８】
図１０を参照し、フォトセンサ２００の動作を説明する。図１０（Ａ）はタイミングチャートであり、図１０（Ｂ）（Ｃ）は出力電圧Ｖoutの出力例である。
【００９９】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量２０４には電源電位ＶDDの電荷が充電される。
【０１００】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。本実施形態はノードｎ１を基準電位（ＶDD電位）とし、フォトトランジスタ２０５からの放電によってノードｎ１の電位を降下させて出力電圧を得る。
【０１０１】
フォトトランジスタ２０５に光が照射されると、例えば１０−１４Ａ〜１０−９Ａ程度の非常に微小なフォトカレントが出力される。フォトカレントは前述の如く、フォトトランジスタ２０５を構成するＴＦＴのオフ時に照射された光量により発生する暗電流である。つまり、光によりフォトトランジスタ２０５から漏れる電流を検知して光量を検出している。従って、フォトトランジスタ２０５に光が照射すると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、図１０（Ａ）の実線ａで示す如くノードｎ１の基準電位（ＶDD電位）が降下していく。
【０１０２】
第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、その制御端子（ゲート電極）はノードｎ１に接続している。つまり、ノードｎ１の電位が降下して閾値電圧ＶTH以下になると、第２スイッチングトランジスタ２０２が導通する。
【０１０３】
抵抗体２０３は、定電圧Ｖaにより導通しており、定電圧Ｖaに応じたチャネルが形成されており、抵抗値が一定の抵抗体としてみることができる。出力電圧ＶOUTは、第１電源端子Ｔ１と第２電源端子Ｔ２の電位差を、第２スイッチングトランジスタ２０２の抵抗値と抵抗体２０３の抵抗分圧で出力することになる。つまり、第２スイッチングトランジスタ２０２の導通以前は、第２スイッチングトランジスタ２０２の抵抗値が、抵抗体２０３の抵抗値より十分大きく、ノードｎ２は第２電源端子Ｔ２により近い電位となる。一方導通すると、第２スイッチングトランジスタ２０２の抵抗値は、抵抗体２０３の抵抗値より十分小さくなり、ノードｎ２は第１電源端子Ｔ１に近い電位となる。
【０１０４】
つまり、フォトトランジスタ２０５で検知したフォトカレントを、電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い出力電圧Voutとして検出することができる。
【０１０５】
ここで、抵抗体２０３の抵抗値は非常に高抵抗であるので、微少なフォトカレントであってもフィードバックが容易な程度に十分大きい値の出力電圧Ｖoutを得ることができる。
【０１０６】
このようにフォトセンサ２００は、第１スイッチングトランジスタ２０１に電圧Ｖpulseのパルスを入力するだけで動作可能である。また、回路を構成する構成要素もわずか３つのＴＦＴと１つの容量で実現することができ、部品点数を削減することができる。
【０１０７】
図１０（Ｂ）（Ｃ）は、光量による出力電圧Ｖoutの出力例を示す。グラフのX軸は時間を示し、Ｙ軸が出力電圧Ｖoutを示している。実線ａ、破線ａ’は抵抗体２０３の定電圧Ｖａが同じ値であるがフォトトランジスタ２０５で検出した光量が違う場合であり、実線ａ、ｂはそれぞれ抵抗体２０３の定電圧Ｖａが異なる場合を示す。
【０１０８】
このグラフより、光量および抵抗体２０３の定電圧Ｖａの値（Ｖａ値）と、出力電圧Ｖoutが出力されている時間との関係が明らかとなる。
【０１０９】
まず、図１０（Ｂ）を参照して同じＶa値で光量が大きい場合（実線ａ）と光量が小さい場合（破線ａ’）について説明する。
【０１１０】
前述の如く入力信号（電圧）Ｖpluseにより基準電位ＶDDに引き上げられたノードｎ１の電位は、フォトトランジスタ２０５で検知する光量に応じて減少する（図１０（Ａ）実線ａ）。そして第２スイッチングトランジスタ２０２の閾値電圧を下回り、第２スイッチングトランジスタ２０２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）２０３に電流が流れる（図１０（Ｂ）：ｔ１）。抵抗体２０３はゲート電圧Ｖaに応じたチャネルが形成され所定の時間が経過すると抵抗体２０３を流れる電流が飽和状態となる。これにより一定の抵抗値を有する抵抗体２０３となり、その時点で電源電圧ＶDDと抵抗体２０３の分圧としてノードｎ２より出力電圧Ｖoutが検出できる（図１０（Ｂ）：ｔ２）。
【０１１１】
さらにある時間が経過した後、第１スイッチングトランジスタ２０１にＶpulseが入力されると第２スイッチングトランジスタ２０２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（ｔ３）。つまり、出力電圧Ｖoutが検出されている時間（Ｈレベル）、出力電圧Ｖoutが検出されない時間（Ｌレベル）として二値で検出することができる。
【０１１２】
一方破線ａ’のごとく光量が少ない場合はフォトトランジスタ２０５の放電量も少なくなるので、第２スイッチングトランジスタ２０２の閾値電圧に到達する時間が実線ａより遅くなる。すなわち、第２スイッチングトランジスタ２０２がオンするタイミングが遅くなり（ｔ４）、出力電圧ＶoutがＨレベルとなるタイミングが遅くなる（ｔ５）。一定の周期で第１スイッチングトランジスタ２０１に入力される電圧Ｖpluseにより、第２スイッチングトランジスタ２０２がオフし、出力電圧ＶoutはLレベルとなる（ｔ３）。抵抗体２０３を流れる電流が飽和状態となる時間はほぼ一定であるので、第２スイッチングトランジスタ２０２がオンするタイミングの遅れは、出力電圧ＶoutがＨレベルとなっている期間が短くなることを表わす。
【０１１３】
また、Ｈレベルの期間が長ければそれだけ出力電圧Ｖoutを検出できる時間が長いことになるので、フォトセンサとしての感度がよいことになる。従って、フォトセンサ２００は、光量の大小（実線ａ、破線ａ’）により感度を変えることができる。
【０１１４】
次に、図１０（Ｃ）を参照して同じ光量でＶa値が大きい場合（実線ａ）とＶa値が小さい場合（実線ｂ）について説明する。
【０１１５】
前述の如く入力信号(電圧)Ｖpluse入力により基準電位ＶDDに引き上げられたノードｎ１の電位は、フォトトランジスタ２０５で検知する光量に応じて減少する（図１０（Ａ）実線ａ）。そして第２スイッチングトランジスタ２０２の閾値電圧を下回り第２スイッチングトランジスタ２０２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）２０３に電流が流れる（図１０（Ｃ）：ｔ１１）。抵抗体２０３は大きいゲート電圧Ｖa1に応じたチャネルが形成され所定の時間が経過すると流れる電流が飽和状態となる。これにより一定の抵抗値を有する抵抗体２０３となり、その時点で電源電圧ＶDDと抵抗体２０３の分圧としてノードｎ２より出力電圧Ｖoutが検出できる（図１０（Ｃ）：ｔ１２）。
【０１１６】
さらにある時間が経過した後、第１スイッチングトランジスタ２０１に電圧Ｖpulseが入力されると第２スイッチングトランジスタ２０２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（ｔ１３）。つまり、出力電圧Ｖoutが検出されている時間（Ｈレベル）、出力電圧Ｖoutが検出されない時間（Ｌレベル）として二値で検出することができる。
【０１１７】
一方実線ｂのごとくＶa値が低い（Ｖa2）場合は、光量が同じで有れば第２スイッチングトランジスタ２０２の閾値電圧に到達する時間は実線ａとほぼ同時となる。従って、第２スイッチングトランジスタ２０２がオンするタイミングも同時となる（ｔ１１）。
【０１１８】
第２スイッチングトランジスタ２０２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）２０３に電流が流れる。抵抗体２０３は低いゲート電圧Ｖa２に応じたチャネルが形成され所定の時間が経過すると流れる電流が飽和状態となり、以降は抵抗体２０３の抵抗値に応じた分圧で出力電圧Ｖoutが検出できる（ｔ１４）。
【０１１９】
さらにある時間が経過した後、第１スイッチングトランジスタ２０１に電圧Ｖpulseが入力されると第２スイッチングトランジスタ２０２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（図１０（Ｃ）：ｔ１３）。
【０１２０】
ここで、ゲート電圧Ｖa２が低ければチャネル幅も狭くなるので、抵抗体２０３を流れる電流が飽和状態になるタイミングがゲート電圧Ｖa１の場合よりも早くなる。従って、出力電圧Ｖoutが検出できるタイミングが早まり、Ｈレベルになる期間が長くなる（ｔ１２→ｔ１４）。
【０１２１】
つまり、Ｖａ値が低ければフォトセンサ２００の感度が向上し、Ｖａ値の変動により感度を調節することができる。
【０１２２】
図１１を参照して、更に説明する。図１１（Ａ）は、抵抗体２０３のゲート電圧Ｖａと第２スイッチングトランジスタ２０２のＶｄ−Ｉｄ特性の一例を示す。実線ｃ、ｄが第２スイッチングトランジスタ２０２のＶｄ−Ｉｄ特性であり、光量が多い状態が実線ｃ、光量が少ない状態が実線ｄである。また点線Ｖa3、Ｖa4が抵抗体（ＴＦＴ）２０３のＶｄ−Ｉｄ特性であり、点線Ｖａ３がゲート電圧が小さい状態であり、点線Ｖａ４がゲート電圧が大きい状態である。また図１１（Ｂ）は、図１１（Ａ）と対応させて図１０（Ｃ）の出力例のＸ軸およびＹ軸を入れ替えた模式図である。
【０１２３】
図１１（Ａ）（Ｂ）のごとくゲート電圧Ｖa3の場合、第２スイッチングトランジスタ２０２の線形領域（点線）において抵抗体２０３との交点ｘ１があり、実線ｃ、ｄいずれも出力電圧ＶoutをＨレベルとして検知できる。そして実線ｄの方が実線ｃよりも検出期間が長くなる。
【０１２４】
一方図１１（Ｃ）のごとく、ゲート電圧Ｖaを大きくしすぎる（Ｖa4）と、が第２スイッチングトランジスタの線形領域における交点ｘ２は実線ｄのみとなる。実線ｃは抵抗体２０３の飽和状態で第２スイッチングトランジスタ２０２も飽和状態となってしまうので、出力電圧Ｖoutを検出することができないことが判る。また、実線ｄの検出期間も短くなる。
【０１２５】
従って、第２スイッチングトランジスタ２０２の線形領域において抵抗体２０３のＶｄ−Ｉｄカーブが交わるように、電圧Ｖpulse、ゲート電圧Ｖａを適宜選択する。
【０１２６】
このように、フォトセンサ２００は、第２スイッチングトランジスタ２０２のオン・オフによる二値的な出力を得るが、積算面積を算出するなどして出力電圧Ｖoutのアナログ出力が可能である。
【０１２７】
上記のフォトセンサ２００は図７（Ａ）のごとく、ゲート線ＧＬ、第１電源線ＰＶ、第２電源線ＣＶに接続される。このようにすることで、フォトセンサ２００の第１電源端子Ｔ１は表示部２１の第１電源を利用し、第２電源端子Ｔ２は第２電源線ＣＶの電位を利用できる。前述のごとく第２電源線ＣＶは第１電源線ＰＶより低電位の電源線である。
【０１２８】
また、ゲート線ＧＬと接続することによりフォトセンサの入力信号Ｖpulseは表示部２１のゲート信号と共通にできる。すなわち、垂直方向駆動回路の走査信号を入力信号Ｖpulseとすることができ、ノードｎ１の電位をリセットすることができる。
【０１２９】
すなわち、ゲート線ＧＬには、垂直方向駆動回路２３によって順次ゲート信号が印加される。ゲート信号はオン（Hレベル）、オフ（Lレベル）の２値の信号で、これがフォトセンサ２００の入力信号Vpｕlseとなる。垂直方向駆動回路２３によって１つのゲート線ＧＬに、Hレベルのゲート信号が印加されると、そのゲート線ＧＬに接続した全ての選択TFT４がオンする。また同時にゲート線ＧＬに接続する第１スイッチングトランジスタ２０１にHレベルの信号が印加され、フォトセンサ２００が駆動する。
【０１３０】
Hスキャナ２２はドレイン線ＤＬを順次選択してデータ信号Vdataを供給し、有機ＥＬ素子７が発光する。外光はフォトセンサ２００によりセンシングされる。
【０１３１】
フォトセンサ２００は、外光の光量を検出し、出力電圧Voutとしてセンスデータ線ＳＬに出力される。センスデータ線ＳＬは、例えば比較器などを有する外部集積回路（不図示）と接続し、周囲の表示画素３０や、予め設定された基準値などと比較する等の処理を行う。これにより、外光量の多少を検出する。
【０１３２】
このように、フォトセンサ２００の駆動に必要な信号線を表示画素３０の信号線と共通にできるので、画素毎に受光回路を配置する構成であっても、配線の複雑化を回避できる。
【０１３３】
また、抵抗体となるＴＦＴ２０３のゲート電圧Ｖａを調整することにより、フォトセンサ２００の出力電圧Ｖoutの検出感度を変えることができる。
【０１３４】
特にフォトカレントはフォトトランジスタ２０５の暗電流であるため、その値にばらつきが生じる。しかし、抵抗体２０３のゲート電圧Ｖaにより出力電圧Ｖoutの検出感度を調節できるので、デバイス間の受光感度のバラツキを小さくすることができる。
【０１３５】
更に上記のフォトセンサ２００では、抵抗体２０３のＶa値のみならず、フォトトランジスタ２０５の接続数、入力信号Ｖpulseの周期、容量２０４の大きさによっても検出感度を調整することができる。フォトトランジスタ２０５の接続数は有機ＥＬ素子の光を検知した際の放電量に寄与し、入力信号Ｖpulseの周期は図１１のごとく出力電圧ＶoutがＨレベルである期間に寄与する。更に容量２０４の大きさは、第２スイッチングトランジスタ２０２のゲート電極に印加される電位であり、Ｖ＝Ｑ／Ｃの関係より容量２０４から電荷が放電することにより電位が変動する。つまり、容量２０４が小さい方がより検出感度を高めることができる。
【０１３６】
尚、図９の回路構成は一例であり、第１スイッチングトランジスタ２０１、フォトトランジスタ２０５の接続位置、第２スイッチングトランジスタ２０２と抵抗体２０３の接続位置、容量２０４の接続位置は変更可能である。すなわち、第１スイッチングトランジスタ２０１を導通させてノードｎ１の電位を第１電源端子Ｔ１または第２電源端子Ｔ２の電位に充電し、第１スイッチングトランジスタ２０１を遮断し、フォトトランジスタ２０５からの放電によりノードｎ１の電位を変動させ、その電位により第２スイッチングトランジスタ２０２を導通または遮断させて第２スイッチングトランジスタ２０２および抵抗体２０３のノードｎ２から出力電圧を検出するものであればよい。
【０１３７】
図１２および図１３には図９の光量検出回路の他の構成を示す。まず図１２は出力電圧Ｖoutが第１電源電位ＶDDに近い電位で検出できる回路である。
【０１３８】
図１２（Ａ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、抵抗体２０３はｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端がノードｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１３９】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には電源電位ＶDDが充電される。
【０１４０】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、ノードｎ１の基準電位（ＶDD）が降下していく。
【０１４１】
第２スイッチングトランジスタ２０２は、ノードｎ１の電位が降下して閾値電圧ＶTH以下になると導通する。これにより、第２スイッチングトランジスタ２０２の抵抗値は、抵抗体２０３の抵抗値より十分小さくなり、ノードｎ２は第１電源端子Ｔ１に近い電位となる。つまり、第２スイッチングトランジスタ２０２の導通により、フォトトランジスタ２０５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い電位で出力電圧Ｖoutを出力できる。
【０１４２】
図１２（Ｂ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４は第１スイッチングトランジスタ２０１と並列接続しており、一端が第１接続点より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１４３】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量２０４には電源電位ＶDDの電荷が充電される。
【０１４４】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、ノードｎ１の基準電位（ＶDD）が降下していく。
【０１４５】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時からノードｎ１の電位が降下して閾値電圧ＶTHに達するまでの間導通している。つまり、第２スイッチングトランジスタ２０２が導通している間は、第２スイッチングトランジスタ２０２の抵抗値は、抵抗体２０３の抵抗値より十分小さくなり、ノードｎ２は第２電源端子Ｔ２に近い電位となる。一方閾値電圧ＶTHより電圧が下がると第２スイッチングトランジスタ２０２は遮断され、第２スイッチングトランジスタ２０２の抵抗値が、抵抗体２０３の抵抗値より十分大きく、ノードｎ２は第１電源端子Ｔ１により近い電位となる。つまり、第２スイッチングトランジスタ２０２の遮断により、フォトトランジスタ２０５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い電位で出力電圧Ｖoutを出力できる。
【０１４６】
図１２（Ｃ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端がノードｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１４７】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には電源電位ＶDＤの電荷が充電される。
【０１４８】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、ノードｎ１の基準電位（ＶDD）が降下していく。
【０１４９】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時からノードｎ１の電位が降下して閾値電圧ＶTHに達するまでの間導通している。つまり、第２スイッチングトランジスタ２０２が導通している間は、ノードｎ２は第２電源端子Ｔ２に近い電位となる。一方第２スイッチングトランジスタ２０２が遮断されると、ノードｎ２は第１電源端子Ｔ１により近い電位となる。つまり、第２スイッチングトランジスタ２０２の遮断により、電源電位ＶDDに近い電位で出力電圧Ｖoutを検出できる。
【０１５０】
図１３は、図９および図１２（Ａ）から図１２（Ｃ）の第１スイッチングトランジスタ２０１とフォトトランジスタ２０５の接続を入れ替えた構造であり、この構成により出力電圧Ｖoutは第２電源端子Ｔ２の電位に近い電位で検出できる。
【０１５１】
図１３（Ａ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、抵抗体２０３はｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端がノードｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１５２】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤの電荷が充電される。
【０１５３】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、ノードｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１５４】
ｐチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時からノードｎ１の電位が降下して閾値電圧ＶTHに達するまで導通する。これにより、第２スイッチングトランジスタ２０２の導通時にはノードｎ２は第１電源端子Ｔ１に近い電位となる。一方、ノードｎ１が閾値電圧を超えると第２スイッチングトランジスタ２０２が遮断される。これにより、ノードｎ２は第２電源端子Ｔ２に近い電位となる。つまり、第２スイッチングトランジスタ２０２の遮断により接地電位ＧＮＤに近い電位で出力電圧Ｖoutを検出できる。
【０１５５】
図１３（Ｂ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、抵抗体２０３はｎチャネル型ＴＦＴである。容量２０４は第１スイッチングトランジスタ２０１と並列接続しており、一端がノードｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１５６】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤの電荷が充電される。
【０１５７】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、ノードｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１５８】
ｐチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時よりノードｎ１の電位が上昇して閾値電圧ＶTHに達するまで導通する。これにより、ノードｎ２は第２スイッチングトランジスタ２０２の導通時には第１電源端子Ｔ１に近い電圧となる。一方ノードｎ１の電位が閾値電圧ＶTHを超えると、第２スイッチングトランジスタ２０２が遮断し、ノードｎ２は第２電源端子Ｔ２に近い電圧となる。つまり、第２スイッチングトランジスタ２０２の遮断により接地電位ＧＮＤに近い電位で出力電圧Ｖoutを検出できる。
【０１５９】
図１３（Ｃ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端が第１接続点より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１６０】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤが充電される。
【０１６１】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、ノードｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１６２】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、ノードｎ１の電位が閾値電圧ＶTHに達するまでは遮断しており、閾値電圧ＶTHを超えると導通する。ノードｎ２は、第２スイッチングトランジスタ２０２が遮断の間は第１電源端子Ｔ１に近い電位となり、導通すると第２電源端子Ｔ２により近い電位となる。つまり、出力電圧Ｖoutは、第２スイッチングトランジスタ２０２の導通により接地電位ＧＮＤに近い電位で出力できる。
【０１６３】
図１３（Ｄ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４は第１スイッチングトランジスタ２０１と並列接続しており、一端がノードｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１６４】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤの電荷が充電される。
【０１６５】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、ノードｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１６６】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、ノードｎ１の電位が閾値電圧ＶTHに達するまでは遮断しており、閾値電圧ＶTHを超えると導通する。ノードｎ２は、第２スイッチングトランジスタ２０２が遮断の間は第１電源端子Ｔ１に近い電位となり、導通すると第２電源端子Ｔ２により近い電位となる。つまり、出力電圧Ｖoutは、第２スイッチングトランジスタ２０２の導通により接地電位ＧＮＤに近い電位で出力できる。
【０１６７】
また、図示は省略するが、抵抗体２０３として抵抗素子を接続してもよい。抵抗素子は、例えばポリシリコンあるいはＩＴＯ等にｎ型不純物をドープするなどして形成され、１０３Ω〜１０８Ω程度の高い抵抗値を備えている。この場合、抵抗素子２０３の抵抗値を変えることで、上記の回路の定電圧Ｖａを変動したと同じ状況となり、フォトセンサ２００の感度を調整することができる。
【０１６８】
上記のごとく本実施形態の第２スイッチングトランジスタ２０２は、図９または図１２（Ａ）、図１３（Ａ）、図１３（Ｂ）のごとく高電位の第１電源端子Ｔ１に一端が接続する場合にはｐチャネル型ＴＦＴを使用する。一方、図１２（Ｂ）、図１２（Ｃ）、図１３（Ｃ）、図１３（Ｄ）のごとく低電位である第２電源端子に第２スイッチングトランジスタ２０２の一端を接続する場合には、第２スイッチングトランジスタはｎチャネル型ＴＦＴを使用する。
【０１６９】
そして、図７の如く受光回路２００として発光回路１８０に接続する場合には、第１端子Ｔ１および第２電源端子Ｔ２を、第１電源線ＰＶおよび第２電源線ＣＶのいずれかとそれぞれ接続することになる。１つの表示画素３０における電位は、第１電源＞第２電源の関係が成り立っていればよいので、第１電源線ＰＶおよび第２電源線ＣＶの電位関係により図９および図１２、１３の回路を適宜選択する。
【０１７０】
ここで、フォトセンサ２００を構成するＴＦＴであって、フォトトランジスタ２０５を除いた他のＴＦＴは、図８の駆動ＴＦＴ６と同様に半導体層の上層にゲート電極を配置したいわゆるトップゲート構造でもよいし、半導体層の下層にゲート電極を配置したボトムゲート構造でもよい。フォトトランジスタ２０５以外のＴＦＴがトップゲート構造である場合、それらには遮光層を設けるとよい。遮光層は、例えば、半導体層の上下にゲート電極を配置するなどし、下層のゲート電極を遮光層とすることが考えられる。その場合遮光層となるゲート電極の電位はフローティング、あるいは上層のゲート電極と共通、または異なる電位とするなど回路構成に応じて適宜選択する。
【０１７１】
図１４（Ａ）及び（Ｂ）を用いて、本実施形態のタッチパネル２０の動作原理を説明する。タッチパネル２０は、複数の表示画素３０により、例えばユーザに所定の処理を選択させるボタン１０２などの画像を表示する。ユーザは透明な基板１０を介してボタン１０２を視認する。ユーザが所定の処理を行うためにそのボタン１０２（Ａ）に触れると（図１４（Ａ））、ボタン１０２（Ａ）を表示する表示画素３０に対応して配置されているフォトセンサ２００に入射する外光が遮られる。一方、指Ｆが選択していないボタン１０２（Ｂ）に対応して配置されているフォトセンサ２００は外光がそのまま入射される。
【０１７２】
１フレーム分の全てのフォトセンサ２００の検出結果は、センスデータ線ＳＬを介して不図示の外部集積回路に出力される。外部集積回路では例えば内蔵する基準値との比較や、複数のボタン１０２間のフォトセンサ２００との比較、あるいは指Ｆの接触前後でフォトカレントが変化したフォトセンサ２００を検出するなどの処理を行う。比較の結果、基準値または他の画素３０（またはボタン１０２）より受光量の少ない画素３０（またはボタン１０２）を特定する。あるいは指Ｆの接触前後でフォトカレントが変化した画素３０（又はボタン１０２）を特定する。
【０１７３】
このように、指Ｆで遮光されることによって受光量が低減したフォトセンサ２００の位置（入力座標）を特定し、指Ｆがいずれのボタン１０２を選択しているかを検知する。
【０１７４】
また、タッチパネルではわずかな接触も入力として検知できた方がよいので、フォトセンサ２００は受光感度の高いものが必要となる。例えば、上記のフォトセンサ２００は０〜５０００ｃｄ間でアナログ的に出力できるものであるが、タッチパネル２０に採用する場合には１０ｃｄ程度でオンオフが切り替わるものにする。以下に高い受光感度を得るための一例を示す。
【０１７５】
まず、図１５を参照してフォトトランジスタ２０５自身の受光感度を高める場合について説明する。
【０１７６】
フォトトランジスタ２０５のゲート電極１０１は、半導体層１０３に対して直交するように配置される。このとき、ゲート電極１０１のゲート幅Ｗは、ゲート長Ｌより大幅に長くする。具体的には、ゲート長Ｌが５μｍ〜１５μｍ程度で、ゲート幅Ｗは１００〜１０００μｍ程度が望ましい。尚、ゲート幅Ｗとは図１５（Ａ）の如くゲート電極１０１と半導体層１０３とが重畳する部分である。
【０１７７】
図１５（Ｂ）は半導体層１０３の、チャネル１０３ｃとソース１０３ｓ（またはドレイン１０３ｄ）の接合領域付近のエネルギーバンド図を３次元的に示した模式図である。
【０１７８】
前述の如く、フォトトランジスタ２０５のオフ時に半導体層１０３に外部から光が入射すると、チャネル１０３ｃとソース１０３ｓ（またはチャネル１０３ｃとドレイン１０３ｄ）の接合領域において電子−正孔対が発生し、フォトカレントが得られる。つまりフォトカレントが大きければフォトセンサ２００としての感度がよいことになる。
【０１７９】
光の入射により電子−正孔対が発生するのは、図のハッチングで示したソース１０３ｓとチャネル１０３ｃとの接合領域である。つまり、この接合領域を大きく確保すれば、より大きなフォトカレントを得ることができる。そこで、接合領域に直接寄与するゲート幅Ｗを広げることにより接合領域の面積を大きく確保し、感度のよいフォトトランジスタ２０５（フォトセンサ２００）を得る。ゲート幅Ｗはパターンの変更のみで大きくすることができるので、感度の良いフォトセンサ２００を別途工数を増やすことなく実現できる。
【０１８０】
次に、フォトセンサ２００として感度を高める例を説明する。
【０１８１】
前述の如く、フォトセンサ２００は、第１電源線、第２電源線およびゲート線ＧＬと接続する構成であり、垂直方向駆動回路２３の走査信号を入力信号Ｖpulseとしている。つまり１フレーム分で受光回路としてのオンオフが切り替わる構成である。
【０１８２】
入力信号Ｖpulseの周期は図１０のごとく出力電圧ＶoutがＨレベルである期間に寄与する。つまり、Ｈレベルの期間が長ければそれだけ出力電圧Ｖoutを検出できるタイミングが長いことになるので、フォトセンサとしての感度がよいことになる。
【０１８３】
そこで、垂直方向駆動回路２３の走査信号に低い周波数を利用する。例えば１フレームで６０Ｈｚの走査信号を採用している場合、分周回路などにより３０Ｈｚまたは１５Ｈｚ等にすることによりＨレベルの期間を長くすることができる。
【０１８４】
尚、本実施形態では、対向基板１１方向に発光させるトップエミッション構造であっても同様に実施できる。その場合は、封止基板１１方向から外光が入射するので、フォトセンサ２００は半導体層１０３下方にゲート電極１０１を配置するボトムゲート構造にする方がより好適である。
【０１８５】
また、フォトセンサ２００は、各表示画素３０に対応して配置してもよいし、隣接する複数の表示画素３０に対して１つのフォトセンサ２００を配置してもよい。タッチパネル２０であれば、指Ｆで接触する面積は１ｍｍ角あれば十分検知できるので、４画素に対して１つのフォトセンサ２００、または９画素に対して１つのフォトセンサ２００などでもセンシングは可能である。
【０１８６】
以上、本実施形態では表示部２１が有機ＥＬ素子を用いた表示画素３０で構成されるタッチパネルを例に説明した。しかしこれに限らず、ＬＣＤ等、ＴＦＴを低温ポリシリコンで形成した画素を有するタッチパネルであれば、同様に実施できる。
【０１８７】
図１６から図１９を参照し、第３および第４実施形態として、表示画素３０の発光回路にＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）を用いたタッチパネルについて説明する。
【０１８８】
第３実施形態は、第１実施形態の発光回路にＬＣＤを採用した場合である。
【０１８９】
図１６にはタッチパネルの模式的な断面図を示す。図１６（Ａ）は対向基板１１１側（上方）に発光するトップエミッション構造の場合であり、図１６（Ｂ）は基板１０（下方）に発光するボトムエミッション構造の場合である。また、図１６（Ａ）はボトムゲート構造の場合であり、図１６（Ｂ）はトップゲート構造の場合である。
【０１９０】
基板１０はガラス等の絶縁性基板であり、基板１０に対向して対向基板１１１が設けられ、基板１０と対向基板１１１はシール剤（不図示）で固着される。基板１０上には表示画素３０が配置される。表示画素３０は、少なくとも発光回路１８１を有し、発光回路１８１は、選択ＴＦＴ１１４と、表示電極１１８と、保持コンデンサ１５１を有する。
【０１９１】
また発光回路１８１に隣接して受光回路（フォトセンサ）２１０が配置される。ここではフォトセンサ２１０は表示画素３０内に配置されるが、第３実施形態においてはフォトセンサ２１０が配置されず発光回路１８１のみの表示画素３０があってもよい。尚、図では１つの表示画素３０を示しているが、実際にはこれらがマトリクス状に複数配置される。
【０１９２】
選択ＴＦＴ１１４は、ボトムゲート構造の場合、基板１０上に絶縁膜２１１を介してゲート電極２１４、ゲート絶縁膜２１３、半導体層（ｐ−Ｓｉ膜）２１２を積層する。ゲート電極２１４上方の半導体層２１２にはチャネル２１２ｃが設けられる（図１６（Ａ））。
【０１９３】
またトップゲート構造の場合には、半導体層２１２、ゲート絶縁膜２１３、ゲート電極２１４の積層順となる（図１６（Ｂ））。チャネル２１２ｃの両側には不純物を選択的に拡散してソース２１２ｓ、ドレイン２１２ｄを形成する。ドレイン２１２ｄには絶縁膜２１１（およびゲート絶縁膜２１３）に設けたコンタクトホールを介してドレイン線ＤＬが接続し、ドレイン線ＤＬ上は平坦化絶縁膜１７で覆われる。ソース２１２ｓは平坦化絶縁膜１７および絶縁膜２１１（およびゲート絶縁膜２１３）に設けたコンタクトホールを介して表示電極１１８に接続する。
【０１９４】
また、保持コンデンサ１５１は、ゲート電極２１４と同層の容量電極線２１５、ゲート絶縁膜２１３、半導体層２１２により構成される。
【０１９５】
表示電極１１８上には、液晶を配向させる配向膜（不図示）が形成される。対向基板１１１は液晶を配置する側に、絶縁膜２１１、対向電極１１９、カラーフィルター１１２、配向膜（不図示）等を備えている。表示電極１１８は、表示画素３０毎に独立の画素電極であり、対向電極１１９は表示部２１の各画素３０に共通の電極である。液晶層１１７は、シール剤で密封された絶縁基板１０と対向基板１１１の空間に充填される。
【０１９６】
タッチパネルの背面には光源部となるバックライト１７０が配置される。液晶は選択ＴＦＴ１１４により駆動されバックライト１７０の光の透過率などの光量を制御（変調）し、矢印方向に発光する。
【０１９７】
カラーフィルター１１２は、トップエミッション構造の場合、外光側となる対向基板１１１に配置され（図１６（Ａ））、ボトムエミッション構造の場合、バックライト１７０側となる対向基板１１１に配置される（図１６（Ｂ））。
【０１９８】
フォトセンサ２１０は表示画素３０内の基板１０上に配置され、フォトトランジスタ３を有する。図１６ではフォトトランジスタ３および選択ＴＦＴ２を示しており、構成は第１実施形態の図３と同様であるので説明は省略する。尚、表示画素３０にはフォトセンサ２１０が配置されず、発光回路１８１のみが配置されてもよい。
【０１９９】
第３実施形態では、表示画素３０に入射する外光の光量の違いをフォトセンサ２１０により検知し、入力座標を特定する。従って、バックライト１７０の光と、検知すべき外光とを区別する必要がある。このため、フォトセンサ２１０とバックライト１７０の間には、バックライト１７０からの光の入射を遮る遮蔽膜１９０が設けられる。
【０２００】
遮蔽膜１９０は、タッチパネルのエミッション方向が、トップエミッション（図１６（Ａ））か、あるいはボトムエミッション（図１６（Ｂ））か、によりそれぞれ図示の位置に配置する。
【０２０１】
すなわち、図１６（Ａ）の如く、トップエミッション構造の場合、遮蔽膜１９０は、バックライト１７０とフォトセンサ２１０の間の基板１０上に配置され、その上にフォトセンサ２１０を構成するＴＦＴが配置される。
【０２０２】
一方図１６（Ｂ）の如く、ボトムエミッション構造の場合、遮蔽膜１９０は、バックライト１７０とフォトセンサ２１０の間で、対向電極１１９の液晶層１１７側に配置され、その下方にフォトセンサ２１０が構成するＴＦＴが配置される。
【０２０３】
図１７は、１つの表示画素３０を抽出した回路図を示す。ここでは１つの表示画素３０内に発光回路１８１とフォトセンサ２１０が配置されている場合を示すが、同一表示部２１内の表示画素３０によってはフォトセンサ２１０が配置されないものがあってもよい。
【０２０４】
発光回路１８１は、ゲート線ＧＬとドレイン線ＤＬとのそれぞれの交点に接続した液晶層１１７、選択ＴＦＴ１１４、保持コンデンサ１１５とから構成される。
【０２０５】
選択ＴＦＴ１１４のゲートはゲート線ＧＬに接続され、選択ＴＦＴ１１４のドレインがドレイン線ＤＬ（不図示）に接続されている。選択ＴＦＴ１１４のソースは保持コンデンサ５と液晶層１１７の一端（表示電極１１８）に接続されている。
【０２０６】
液晶層１１７の他端（対向電極１１９）は、第２電源に電気的に接続している。第２電源は一定周期毎に電位が反転する電源である。保持コンデンサ１１５の対極は一定電源例えば接地電位（ＧＮＤ）に接続されている。
【０２０７】
選択ＴＦＴ１１４のゲートにゲート線ＧＬから基準電圧以下（Ｌレベル）のパルスが印加されると、ｐチャネル型ＴＦＴの選択ＴＦＴ１１４はオン状態となり、ドレイン線ＤＬのデータ信号Ｖdataが選択ＴＦＴ１１４を介して液晶層１１７の表示電極１１８と保持コンデンサ１１５に供給される。データ信号Ｖdataはゲートのパルスと共に立ち上がり、選択ＴＦＴ１１４のゲート電圧がＨレベルとなった時点の値が維持され、液晶層１１７に印加される。これにより液晶が駆動され、バックライトの光の透過率などの光量を制御（変調）する。
【０２０８】
保持コンデンサ１１５は、次のゲート信号が供給されるまでデータ信号Ｖdataを保持し、次のゲート信号が印加されるまで液晶層１１７の液晶を駆動する。
【０２０９】
受光回路となるフォトセンサ２１０は第１の実施形態と同様であるので詳細な説明は省略するが、フォトトランジスタ３は、第１実施形態では発光回路１８０の反射光を検知するのに対し、第３実施形態では外光を検知する。
【０２１０】
ここで図１８及び図１７の回路図を用いて、第３実施形態のタッチパネル２０の動作原理を説明する。
【０２１１】
タッチパネル２０は、複数の表示画素３０により、例えばユーザに所定の処理を選択させるボタン１０２などの画像を表示する。ユーザが所定の処理を行うためにそのボタン１０２Ａに触れると（図１８（Ａ））、その部分の外光が指Ｆで遮断され、ボタン１０２Ａ（表示画素３０Ａ）に対応して配置されているフォトセンサ２１０Ａには外光が入射しない。一方、指Ｆが選択していないボタン１０２Ｂに対応する表示画素３０Ｂには、外光が入射する。このようにして、フォトセンサ２１０が入射した外光の光量の大小を検知して、指Ｆがボタン１０２を選択しているかどうかを判断する。
【０２１２】
センシング時の回路動作は、まずリセット線ＲＳＴにＨレベルの信号が供給されると、ノードｎ９０の電位が第２電源線ＣＶと同電位になり、リセット線ＲＳＴに対応するすべてのフォトトランジスタ３がリセットされる。
【０２１３】
リセット線ＲＳＴへのＨレベル信号の供給と同時にゲート線ＧＬにＬレベルの信号が供給され、ＧＬに接続される表示画素３０内の選択ＴＦＴ４及びフォトセンサ２１０内の選択ＴＦＴ２が共にオン状態になる。次にＨレベルの信号がシフトレジスタ（不図示）から出力されると、センスデータ線ＳＬがリセットされる。
【０２１４】
ボタン１０２が選択されている場合、フォトセンサ２１０に入射する外光が遮断される。すなわち、そのボタン１０２を構成する表示画素３０のフォトトランジスタ３に光が入射しないため、フォトカレントは発生しない。フォトカレントはフォトトランジスタ３の暗電流であるので、フォトカレントの発生がない場合にはノードｎ９０の電位はリセット状態とほぼ変わらない。すなわちノードｎ９０の電位は第２電源線ＣＶの電位と同程度である。
【０２１５】
一方、ボタン１０２が選択されない場合、フォトセンサ２１０には外光が入射する。すなわち、そのボタン１０２を構成する表示画素３０のフォトトランジスタ３に光が入射し、フォトカレントが発生する。これにより、フォトカレントに相当する電圧により、ノードｎ９０の電位が第２電源線ＣＶの電位より上昇する。ノードｎ９０の電位はセンシングデータとなる。
【０２１６】
ノードｎ９０の電位がセンシングデータとしてフォトトランジスタ３から選択ＴＦＴ２およびスイッチＳＷ１を介してＣＯＭＰ１６０に出力される。ＣＯＭＰ１６０に入力されたセンシングデータと第２電源線ＣＶの電位が比較されその結果に応じた信号がデータ線ＲＬに出力される。その信号がフレームメモリ１５０に書き込まれる（図２参照）。これ以外は第１実施形態と同様である。
【０２１７】
第４実施形態は、第２実施形態の発光回路にＬＣＤを採用した場合である。第４実施形態のタッチパネルの断面図は図１６と同様であり、図１６のフォトセンサ２１０がフォトセンサ２００となる。
【０２１８】
図１９は１つの表示画素３０を抽出した回路図である。
【０２１９】
発光回路１８１は、第３実施形態と同様である。但し、選択ＴＦＴ１１４のソースに接続する保持コンデンサ５の対極は第２電源線ＣＶに接続する。
【０２２０】
第４実施形態においても、フォトセンサ２００とバックライト１７０の間には図１６の如くバックライト１７０の光を遮断する遮蔽膜１９０を配置する。
【０２２１】
図１９の回路図を参照し、第４実施形態のタッチパネル２０の動作原理を説明する。尚、タッチパネル２０については図１６を参照する。前述のごとく図１６において符号２１０がフォトセンサ２００となる。
【０２２２】
ゲート線ＧＬにゲート信号が印加されると、選択ＴＦＴ１１４が駆動し、液晶の駆動によりボタン１０２が表示される。またゲート信号によりフォトセンサ２００も駆動する。表示画素３０により表示されるボタン１０２が選択されていない場合、フォトセンサ２００内のフォトトランジスタに外光が照射され、フォトカレントが発生する。これにより、外光の光量に応じた電荷がフォトトランジスタから放電し、図５（Ａ）の実線ａで示す如くノードｎ１の基準電位（ＶＤＤ電位）が降下していく。
【０２２３】
第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、ノードｎ１の電位が降下して閾値電圧ＶTH以下になると、第２スイッチングトランジスタ２０２が導通する。
【０２２４】
出力電圧Voutは、第１電源端子Ｔ１と第２電源端子Ｔ２の電位差を、第２スイッチングトランジスタ２０２の抵抗値と抵抗体２０３の抵抗分圧で出力する。つまり、第２スイッチングトランジスタ２０２の導通により、ノードｎ２は第１電源端子Ｔ１に近い電位となる。従って、電源電位ＶDDに近い出力電圧Vout（Ｈレベル）が出力される。
【０２２５】
一方、ボタン１０２の選択によりフォトセンサ２００に入射する外光が遮断されると、ノードｎ１の電位降下が抑制され、第２スイッチングトランジスタ２０２が導通しない。第２スイッチングトランジスタ２０２が導通しない場合は、第２スイッチングトランジスタ２０２の抵抗値が、抵抗体２０３の抵抗値より十分大きく、ノードｎ２は第２電源端子Ｔ２により近い電位となる。従って、電源電位ＶDDに近い出力電圧Vout（Ｈレベル）がセンスデータ線ＳＬから出力される。センスデータ線ＳＬは外部集積回路と接続し、光量が変化した画素を特定する。
【０２２６】
尚、フォトトランジスタ３、２０５のゲート電極と半導体層の積層順は、検知する光に対してＴＦＴの半導体層が光を受ける側になっていれば良い。つまり、図１６（Ａ）の場合、外光が対向基板１１１側から入射するので、半導体層が上層（対向基板１１１側）でゲート電極が下層（基板１０側）であるボトムゲート構造が良い。一方、図１６（Ｂ）の場合、外光が基板１０側から入射するので、半導体層が下層（基板１０側）でゲート電極が上層（対向基板１１１側）であるトップゲート構造が良い。
【図面の簡単な説明】
【０２２７】
【図１】本発明の第１実施形態のタッチパネルを説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）分解斜視図である。
【図２】本発明の第１実施形態のタッチパネルを説明するための回路図である。
【図３】本発明の第１実施形態のタッチパネルを説明するための断面図である。
【図４】本発明の第１実施形態のタッチパネルを説明するための（Ａ）平面図、（Ｂ）断面図である。
【図５】本発明の第１実施形態のタッチパネルを説明するためのタイミングチャートである。
【図６】本発明の第２実施形態のタッチパネルを示す（Ａ）平面図、（Ｂ）断面図、（Ｃ）概要図である。
【図７】本発明の第２実施形態の（Ａ）表示画素を説明する回路図、（Ｂ）フォトトランジスタの平面図、（Ｃ）フォトトランジスタの断面図である。
【図８】本発明の第２実施形態の表示画素の一部断面図である。
【図９】本発明の第２実施形態のフォトセンサを説明する回路図である。
【図１０】本発明の第２実施形態のフォトセンサを説明する特性図である。
【図１１】本発明の第２実施形態のフォトセンサを説明する特性図である。
【図１２】本発明の第２実施形態のフォトセンサを説明する回路図である。
【図１３】本発明の第２実施形態のフォトセンサを説明する回路図である。
【図１４】本発明の第２実施形態のタッチパネルを示す（Ａ）平面図、（Ｂ）断面図である。
【図１５】本発明の第２実施形態のフォトトランジスタを説明する（Ａ）平面図、（Ｂ）概念図である。
【図１６】本発明の第３および第４実施形態のタッチパネル説明する断面図である。
【図１７】本発明の第３実施形態の表示画素を説明する回路図である。
【図１８】本発明の第３および第４実施形態のタッチパネル説明する（Ａ）平面図、（Ｂ）断面図である。
【図１９】本発明の第４実施形態の表示画素を説明する回路図である。
【図２０】従来のタッチパネルを説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）平面図である。
【符号の説明】
【０２２８】
２、４      選択ＴＦＴ
３、２０５      フォトトランジスタ
５、１１５      保持コンデンサ
６、１１６      駆動ＴＦＴ
７      有機ＥＬ素子
１０        基板
１１        対向基板
１２      ゲート絶縁膜
１３        シール剤
１４      バッファ層
１５      層間絶縁膜
１７      平坦化膜
２０    タッチパネル
２１    表示部
２３    垂直方向駆動回路
２２    水平方向駆動回路
２４      絶縁膜
３０        表示画素
４１、６１、１０１、１２１、１３１    ゲート電極
４３、６３、１０３、１２３、１３３    半導体層
４３ｃ、６３ｃ、１２３ｃ、１３３ｃ    チャネル
４３ｓ、６３ｓ、１２３ｓ、１３３ｓ    ソース
４３ｄ、６３ｄ、１２３ｄ、１３３ｄ、    ドレイン
６６、１０６  ドレイン電極
６８、１０８  ソース電極
７１      陽極
７２      ホール輸送層
７３      発光層
７４      電子輸送層
７６      ＥＬ層
７５      陰極
７８      保護膜
８０      リセットＴＦＴ
９１      保持コンデンサ
１０２    ボタン
１０３ＬＤ    ＬＤＤ領域
１１１  対向基板
１１２    カラーフィルター
１１７  液晶層
１１８  表示電極
１１９  対向電極
１５０    フレームメモリ
１６０    比較器
１７０      バックライト
１８０、１８１    発光回路
１９０    遮蔽膜
２００、２１０        フォトセンサ
２０１    第１スイッチングトランジスタ
２０２    第２スイッチングトランジスタ
２０３    抵抗体
２０４    容量
２０５    フォトトランジスタ
３００    タッチパネル
３０１    基板
３０２    表示面
３０３    発光手段
３０４    受光手段
ＯＬ        データ出力線        
ＤＬ    ドレイン線    
ＳＬ    センスデータ線    
ＳＲ１、ＳＲ２・・      シフトレジスタ
ＳＷ１、ＳＷ２・・      スイッチ
ＣＯＭＰ      比較器
ＣＶ      第２電源線
ＰＶ  第１電源線
ＲＳＴ０、・・・  リセット線
Ｒ、Ｇ、Ｂ        データ信号線    
ＧＬ、ＧＬ０、ＧＬ１・・・    ゲート線        
ＲＬ    データ線
ｎ１、ｎ２、ｎ９０    ノード
【図１】
2006079589.tif 000003
【図２】
2006079589.tif 000004
【図３】
2006079589.tif 000005
【図４】
2006079589.tif 000006
【図５】
2006079589.tif 000007
【図６】
2006079589.tif 000008
【図７】
2006079589.tif 000009
【図８】
2006079589.tif 000010
【図９】
2006079589.tif 000011
【図１０】
2006079589.tif 000012
【図１１】
2006079589.tif 000013
【図１２】
2006079589.tif 000014
【図１３】
2006079589.tif 000015
【図１４】
2006079589.tif 000016
【図１５】
2006079589.tif 000017
【図１６】
2006079589.tif 000018
【図１７】
2006079589.tif 000019
【図１８】
2006079589.tif 000020
【図１９】
2006079589.tif 000021
【図２０】
2006079589.tif 000022