(57)【要約】【課題】トリガ信号を出力する条件を多様に設定し得るトリガ生成回路を提供する。【解決手段】記録対象データＤｉの電気的パラメータが所定条件を満たしたときにトリガ検出信号Ｓｄを出力する複数のトリガ検出器２３ａ〜２３ｈと、各トリガ検出器２３ａ〜２３ｈからそれぞれ出力された各トリガ検出信号Ｓｄに対して論理処理を実行してトリガ信号Ｓｔを出力する論理処理回路２４とを備えたトリガ信号生成回路１１であって、入力した記録対象データＤｉを指定されたトリガ検出器２３に出力するセレクタ回路２２を備えている。【選択図】図１
2006162435.tif 000002
【特許請求の範囲】
【請求項１】
入力データの電気的パラメータが所定条件を満たしたときに検出信号を出力する複数の検出回路と、前記各検出回路からそれぞれ出力された前記各検出信号に対して論理処理を実行してトリガ信号を出力する論理処理回路とを備えたトリガ信号生成回路であって、
入力した前記入力データを指定された前記検出回路に出力する選択回路を備えているトリガ信号生成回路。
【請求項２】
前記選択回路は、複数の前記入力データを入力可能に構成されると共に、前記各入力データを指定された前記検出回路にそれぞれ出力する請求項１記載のトリガ信号生成回路。
【請求項３】
前記論理処理回路は、指定された前記論理処理を実行する請求項１または２記載のトリガ信号生成回路。
【請求項４】
請求項１から３のいずれかに記載のトリガ信号生成回路と、前記入力データを記憶する記憶部と、制御部とを備え、当該制御部は、前記トリガ信号生成回路から出力された前記トリガ信号に同期させて前記入力データを前記記憶部に記憶させる処理、および前記記憶部に記憶されている前記入力データに基づく測定結果を当該トリガ信号に同期させて表示させる処理の少なくとも一方を実行する記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理処理を実行してトリガ信号を生成する論理処理回路を備えたトリガ信号生成回路、およびそのトリガ信号生成回路を備えた記録装置に関するものである。
【背景技術】
【０００２】
この種のトリガ信号生成（発生）回路として、出願人は、特開平６−２０１７３０号公報において、複数の電気的現象（入力信号の電気的パラメータ）をそれぞれ監視して所定のトリガ条件を満たしたときにトリガ信号を出力する複数のトリガ検出回路と、各トリガ検出回路の検出動作を制御するトリガイネーブル信号を発生するトリガイネーブル信号発生回路と、各トリガ検出回路から出力された各トリガ信号を論理的に組み合わせて出力する論理ゲート回路とを備えたトリガ信号発生回路を開示している。このトリガ信号発生回路では、トリガイネーブル信号を特定のトリガ検出回路に所定のタイミングで出力することで、そのトリガ検出回路からのトリガ信号の出力タイミングを制御することが可能となっている。したがって、このトリガ信号発生回路では、トリガイネーブル信号の出力タイミングを制御することで、論理ゲート回路からのトリガ信号の出力タイミング変えることが可能となっている。
【特許文献１】特開平６−２０１７３０号公報（第２−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、このトリガ信号発生回路には、以下の解決すべき課題がある。すなわち、このトリガ信号発生回路では、電気的現象とその電気的現象を監視するトリガ検出回路とが１対１で対応している。つまり、このトリガ信号発生回路は、例えば、１つの電気的現象を複数のトリガ検出回路で監視する機能を有していない。したがって、このトリガ信号発生回路には、例えば、１つの電気的現象が複数のトリガ条件を満たしたときにトリガ信号を出力させたり、その電気的現象が複数のトリガ条件のいずれか１つを満たしたときにトリガ信号を出力させたりするように、トリガ信号を出力させる条件を多様に設定するのが困難であるという解決すべき課題がある。
【０００４】
本発明は、かかる解決すべき課題に鑑みてなされたものであり、トリガ信号を出力する条件を多様に設定し得るトリガ生成回路、および記録装置を提供することを主目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成すべく請求項１記載のトリガ信号生成回路は、入力データの電気的パラメータが所定条件を満たしたときに検出信号を出力する複数の検出回路と、前記各検出回路からそれぞれ出力された前記各検出信号に対して論理処理を実行してトリガ信号を出力する論理処理回路とを備えたトリガ信号生成回路であって、入力した前記入力データを指定された前記検出回路に出力する選択回路を備えている。
【０００６】
また、請求項２記載のトリガ信号生成回路は、請求項１記載のトリガ信号生成回路において、前記選択回路は、複数の前記入力データを入力可能に構成されると共に、前記各入力データを指定された前記検出回路にそれぞれ出力する。
【０００７】
また、請求項３記載のトリガ信号生成回路は、請求項１または２記載のトリガ信号生成回路において、前記論理処理回路は、指定された前記論理処理を実行する。
【０００８】
また、請求項４記載の記録装置は、請求項１から３のいずれかに記載のトリガ信号生成回路と、前記入力データを記憶する記憶部と、制御部とを備え、当該制御部は、前記トリガ信号生成回路から出力された前記トリガ信号に同期させて前記入力データを前記記憶部に記憶させる処理、および前記記憶部に記憶されている前記入力データに基づく測定結果を当該トリガ信号に同期させて表示させる処理の少なくとも一方を実行する。
【発明の効果】
【０００９】
請求項１記載のトリガ信号生成回路によれば、複数の検出回路と、各検出回路からそれぞれ出力された各検出信号に対して論理処理を実行してトリガ信号を出力する論理処理回路と、入力データを指定された検出回路に出力する選択回路を備えたことにより、１種類の入力データを複数の検出回路に出力させることができる。このため、各検出回路に対してそれぞれ異なる比較範囲や比較値を設定することで、１種類の入力データの電気的パラメータが複数の比較範囲や比較値を満たしたか否かに基づいてトリガ信号を出力させることができるため、トリガ信号を出力させる条件を多様かつ任意に設定することができる。
【００１０】
また、請求項２記載のトリガ信号生成回路によれば、選択回路が複数の入力データを入力可能に構成されると共に各入力データを指定された検出回路にそれぞれ出力することにより、複数の入力データの電気的パラメータが複数の比較範囲や比較値を満たしたか否かに基づいてトリガ信号を出力させることができるため、トリガ信号を出力する条件をより多様かつ任意に設定することができる。
【００１１】
また、請求項３記載のトリガ信号生成回路によれば、論理処理回路が指定された論理処理を実行することにより、例えば、論理処理回路をＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路およびこれらを組み合わせた回路などの任意の論理回路として機能させることができる。したがって、トリガ信号を出力させる条件をさらに多様かつ任意に設定することができる。
【００１２】
また、請求項４記載の記録装置によれば、トリガ信号生成回路、記憶部および制御部を備え、制御部が、トリガ信号生成回路から出力されたトリガ信号に同期させて入力データを記憶部に記憶させる処理、および記憶部に記憶されている入力データに基づく測定結果をトリガ信号に同期させて表示させる処理の少なくとも一方を実行することにより、入力データの記録開始、入力データの記録終了、および入力データに基づく測定結果の表示などをトリガ信号に同期させて行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係るトリガ信号生成回路および記録装置の最良の形態について、添付図面を参照して説明する。
【００１４】
最初に、記録装置１の構成について、図面を参照して説明する。図１に示す記録装置１は、本発明に係る記録装置の一例であって、トリガ信号生成回路１１、ストレージメモリ１２、ストレージコントローラ１３、表示部１４、ＶＲＡＭ１５、表示制御部１６、操作部１７およびＣＰＵ１８を備えて構成されている。
【００１５】
トリガ信号生成回路１１は、本発明に係るトリガ信号生成回路の一例であって、同図に示すように、８つのＡ／Ｄ変換回路２１ａ〜２１ｈ（以下、区別しないときには「Ａ／Ｄ変換回路２１」ともいう）、セレクタ回路２２、８つのトリガ検出器２３ａ〜２３ｈ（以下、区別しないときには「トリガ検出器２３」ともいう）、および論理処理回路２４を備えている。Ａ／Ｄ変換回路２１は、入力信号Ｓｉをアナログ−ディジタル変換して記録対象データ（本発明における入力データであって、具体的には、入力信号Ｓｉの波形データ）Ｄｉを出力する。セレクタ回路２２は、本発明における選択回路に相当し、例えばＦＰＧＡ（Field Programmable Gate Array ）で構成されて、ＣＰＵ１８から出力された制御信号Ｓｃに従い、各Ａ／Ｄ変換回路２１，２１・・から出力された各記録対象データＤｉ，Ｄｉを入力して、制御信号Ｓｃで指定されたトリガ検出器２３，２３・・にそれぞれ出力する。
【００１６】
トリガ検出器２３は、本発明における検出回路に相当し、セレクタ回路２２から出力された記録対象データＤｉの電気的パラメータ（例えば、電圧、周波数、位相など）と、ＣＰＵ１８から出力された比較用データＤｓで規定される比較値や比較範囲との比較結果に基づいてトリガ検出信号Ｓｄ（本発明における検出信号）を出力する。論理処理回路２４は、例えばＦＰＧＡで構成されて、ＣＰＵ１８から出力された制御信号Ｓｃに従い、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路およびこれらを組み合わせた回路（例えば排他的論理和や排他的論理積）などとして機能し、トリガ検出器２３から出力されたトリガ検出信号Ｓｄに対して制御信号Ｓｃで指定された論理処理を実行してトリガ信号Ｓｔを出力する。
【００１７】
ストレージメモリ１２は、本発明における記憶部に相当し、一例として、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）で構成されている。この場合、ストレージメモリ１２は、ストレージコントローラ１３の制御に従い、ストレージコントローラ１３によって転送された記録対象データＤｉを一時的に記憶する。ストレージコントローラ１３は、ＣＰＵ１８から出力された制御信号Ｓｃに従ってデータ記録処理を実行して、ストレージメモリ１２に記録対象データＤｉを記憶させる。
【００１８】
表示部１４は、例えばＬＣＤ（Liquid Crystal Display）で構成されて、表示制御部１６の制御に従い、ＶＲＡＭ１５に記憶されている波形データＤｗに基づく波形を表示する。ＶＲＡＭ１５は、表示制御部１６によって生成される波形データＤｗを記憶する。表示制御部１６は、ＣＰＵ１８から出力された制御信号Ｓｃに従い、ＣＰＵ１８から転送された記録対象データＤｉに基づいて波形データＤｗをＶＲＡＭ１５内に生成する。操作部１７は、各種のスイッチやダイヤルを備えて構成されて、これらのスイッチやダイヤルの操作に応じた操作信号をＣＰＵ１８に出力する。
【００１９】
ＣＰＵ１８は、本発明における制御部に相当し、図外のＲＯＭに記憶されているプログラム、および操作部１７から出力された操作信号に従い、トリガ信号生成回路１１、ストレージコントローラ１３および表示制御部１６を制御する。この場合、ＣＰＵ１８は、後述する指定操作が操作部１７によって行われたときには、制御信号Ｓｃを出力してセレクタ回路２２を制御することにより、各Ａ／Ｄ変換回路２１から出力された記録対象データＤｉを指定操作によって指定されたトリガ検出器２３に出力させる。また、ＣＰＵ１８は、論理処理回路２４から出力されたトリガ信号Ｓｔに同期させて記録対象データＤｉをストレージメモリ１２に記憶させる処理と、ストレージメモリ１２に記憶されている記録対象データＤｉに基づく信号波形など（本発明における測定結果）をトリガ信号Ｓｔに同期させて表示部１４に表示させる処理との少なくとも一方を操作部１７で設定された操作に従って実行する。また、操作部１７は、制御信号Ｓｃを出力して論理処理回路２４を制御することにより、指定操作によって指定された論理処理を論理処理回路２４に実行させる。
【００２０】
次に、記録装置１を用いて入力信号Ｓｉ（記録対象データＤｉ）を記録する記録方法、および記録した記録対象データＤｉに基づく信号波形を表示させる表示方法について、図面を参照して説明する。なお、この記録装置１は、例えば、記録対象データＤｉの電圧が比較用データＤｓで規定される帯状の比較範囲内のときにトリガ検出信号Ｓｄを出力するウィンドウ型のトリガ検出器２３ａと、記録対象データＤｉの周波数が比較用データＤｓで規定される比較周波数を超えているときにトリガ検出信号Ｓｄを出力する周波数検出型のトリガ検出器２３ｂとを備えているものとする。
【００２１】
例えば、Ａ／Ｄ変換回路２１ａ，２１ｂにそれぞれ入力した２種類の入力信号Ｓｉａ，Ｓｉｂについての各記録対象データＤｉａ，Ｄｉｂをトリガ信号Ｓｔに同期させて記録する際には、まず、トリガ信号Ｓｔに同期させて記録対象データＤｉを記録させる処理の開始、およびトリガ信号Ｓｔの出力条件等の指定操作を操作部１７を用いて行う。具体的には、トリガ検出器２３ａ用の比較範囲として、例えば、図２に示すように、帯状の比較範囲Ａを操作部１７を操作して設定する。次に、トリガ検出器２３ｂ用の比較周波数として、例えば「１００Ｈｚ」を操作部１７を操作して設定する。次に、例えば、記録対象データＤｉａの出力先のトリガ検出器２３として、トリガ検出器２３ａおよびトリガ検出器２３ｂを指定する。
【００２２】
次いで、論理処理回路２４に実行させる論理処理を指定する。この場合、例えば、両トリガ検出器２３ａ，２３ｂからトリガ検出信号Ｓｄが出力されているとき、つまり入力信号Ｓｉａの電圧が比較範囲Ａ内で、かつ入力信号Ｓｉａの周波数が１００Ｈｚを超えているときに論理処理回路２４からトリガ信号Ｓｔを出力させるときには、その実行によって論理処理回路２４がＡＮＤ回路として機能する論理処理（以下、この論理処理を「ＡＮＤ処理」ともいう）を指定する。続いて、操作部１７の記録開始スイッチを操作する。この際に、操作部１７が各操作に対応する操作信号を出力し、ＣＰＵ１８がその操作信号に従い、データ変換の開始を指示する制御信号ＳｃをＡ／Ｄ変換回路２１ａ，２１ｂに出力すると共に、記録対象データＤｉａの出力先を指示する制御信号Ｓｃをセレクタ回路２２に出力する。また、ＣＰＵ１８は、トリガ検出器２３ａ用の比較用データＤｓ（以下、このデータを「比較用データＤｓａ」とする）およびトリガ検出器２３ｂ用の比較用データＤｓ（以下、このデータを「比較用データＤｓｂ」とする）を両トリガ検出器２３ａ，２３ｂにそれぞれ出力すると共に、ＡＮＤ処理の実行を指示する制御信号Ｓｃを論理処理回路２４に出力する。
【００２３】
これに応じて、Ａ／Ｄ変換回路２１ａ，２１ｂが、入力信号Ｓｉａ，Ｓｉｂをアナログ−ディジタル変換して、記録対象データＤｉａ，Ｄｉｂをそれぞれ出力する。続いて、セレクタ回路２２が、制御信号Ｓｃに従って記録対象データＤｉａをトリガ検出器２３ａおよびトリガ検出器２３ｂに出力する。次に、トリガ検出器２３ａが、記録対象データＤｉａの電圧と比較用データＤｓａによって規定される比較範囲Ａとを比較する。この場合、トリガ検出器２３ａは、記録対象データＤｉａの電圧が比較範囲Ａ内となった時点（例えば、図３に示す時点Ｔ１）で例えばハイレベル信号のトリガ検出信号Ｓｄを出力する。また、トリガ検出器２３ｂが、記録対象データＤｉａの周波数と比較用データＤｓｂによって規定される比較値とを比較する。この場合、トリガ検出器２３ｂは、記録対象データＤｉａの周波数が１００Ｈｚを超えた時点（例えば、同図に示す時点Ｔ２）で例えばハイレベル信号のトリガ検出信号Ｓｄを出力する。
【００２４】
一方、論理処理回路２４は、ＣＰＵ１８から出力された制御信号Ｓｃに従ってＡＮＤ処理を実行する。この場合、論理処理回路２４は、両トリガ検出器２３ａ，２３ｂからトリガ検出信号Ｓｄが出力されたとき、つまり入力信号Ｓｉａの電圧が比較範囲Ａ内であって、かつ入力信号Ｓｉａの周波数が１００Ｈｚを超えているときにトリガ信号Ｓｔを出力する。また、ストレージコントローラ１３は、ＣＰＵ１８から出力された制御信号Ｓｃに従い、各Ａ／Ｄ変換回路２１ａ，２１ｂから出力された記録対象データＤｉａ，Ｄｉｂを入力して、データ記録処理を実行する。この場合、ストレージコントローラ１３は、論理処理回路２４からトリガ信号Ｓｔが出力されるまで待機し、トリガ信号Ｓｔが出力された時点（この場合、図３示す時点Ｔ２）でストレージメモリ１２に対する記録対象データＤｉａ，Ｄｉｂの記録を開始する。次いで、ストレージコントローラ１３は、トリガ信号Ｓｔが出力された時点から所定時間経過した時点でストレージメモリ１２に対する記録対象データＤｉａ，Ｄｉｂの記録を停止する。これにより、トリガ信号Ｓｔが出力されてから所定時間が経過するまでの間、記録対象データＤｉａ，Ｄｉｂが記録される。
【００２５】
この場合、所定時間経過による記録対象データＤｉａ，Ｄｉｂの記録停止に代えて、ストレージコントローラ１３による記録対象データＤｉａ，Ｄｉｂの記録開始後において両トリガ検出器２３ａ，２３ｂのいずれか一方からのトリガ検出信号Ｓｄの出力が停止した時点、つまり記録開始後における記録対象データＤｉａの電圧が比較範囲Ａを外れた時点、および記録開始後における記録対象データＤｉａの周波数が１００Ｈｚ以下となった時点のいずれか早い時点で記録対象データＤｉａ，Ｄｉｂの記録を停止させることもできる。また、トリガ検出器２３ａ用の比較範囲Ａや、トリガ検出器２３ｂ用の比較値を変更することで両トリガ検出器２３ａ，２３ｂからトリガ検出信号Ｓｄを出力させる条件を任意に変更することができる。また、論理処理回路２４に「ＯＲ処理」を実行させることにより、両トリガ検出器２３ａ，２３ｂのいずれか一方からトリガ検出信号Ｓｄが出力された時点、つまり記録対象データＤｉａの電圧が比較範囲Ａ内となった時点、および記録対象データＤｉａの周波数が１００Ｈｚを超えた時点のいずれか早い時点でトリガ信号Ｓｔを出力させて記録対象データＤｉａ，Ｄｉｂの記録を開始させることもできる。
【００２６】
次いで、記録対象データＤｉａ，Ｄｉｂに基づく波形を表示させる際には、操作部１７の表示開始スイッチを操作する。この際に、ＣＰＵ１８が、操作部１７から出力された操作信号に従って記録対象データＤｉａ，Ｄｉｂの読出しを指示する制御信号Ｓｃをストレージコントローラ１３に出力し、ストレージコントローラ１３が、制御信号Ｓｃに従ってストレージメモリ１２から記録対象データＤｉａ，Ｄｉｂを読み出してＣＰＵ１８に出力する。続いて、ＣＰＵ１８は、記録対象データＤｉａ，Ｄｉｂを表示制御部１６に転送すると共に、波形の表示を指示する制御信号Ｓｃを表示制御部１６に出力する。次に、表示制御部１６は、制御信号Ｓｃに従ってＶＲＡＭ１５内に記録対象データＤｉａ，Ｄｉｂに基づく波形データＤｗを生成して記憶させる。次いで、表示制御部１６が生成した波形データＤｗを表示部１４に出力し、表示部１４が表示処理を実行する。これにより、図４に示すように、波形データＤｗに基づく波形Ｗ１，Ｗ２が表示部１４に表示される。
【００２７】
このように、このトリガ信号生成回路１１および記録装置１によれば、複数のトリガ検出器２３と、各トリガ検出器２３からそれぞれ出力された各トリガ検出信号Ｓｄに対して論理処理を実行してトリガ信号Ｓｔを生成する論理処理回路２４と、記録対象データＤｉを指定されたトリガ検出器２３に出力するセレクタ回路２２とを備えたことにより、１種類の記録対象データＤｉを複数のトリガ検出器２３に出力させることができる。このため、各トリガ検出器２３に対してそれぞれ異なる比較範囲や比較値を設定することで、１種類の記録対象データＤｉの電気的パラメータが複数の比較範囲や比較値を満たしたか否かに基づいてトリガ信号Ｓｔを出力させることができるため、トリガ信号Ｓｔを出力させる条件を多様かつ任意に設定することができる。
【００２８】
また、このトリガ信号生成回路１１および記録装置１によれば、セレクタ回路２２が、複数の記録対象データＤｉを指定されたトリガ検出器２３にそれぞれ出力することにより、複数の記録対象データＤｉの電気的パラメータが複数の比較範囲や比較値を満たしたか否かに基づいてトリガ信号Ｓｔを出力させることができるため、トリガ信号Ｓｔを出力する条件をより多様かつ任意に設定することができる。
【００２９】
また、このトリガ信号生成回路１１および記録装置１によれば、論理処理回路２４が指定された論理処理を実行することにより、例えば、論理処理回路２４をＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路およびこれらを組み合わせた回路などの任意の論理回路として機能させることができる。したがって、トリガ信号Ｓｔを出力させる条件をさらに多様かつ任意に設定することができる。
【００３０】
また、この記録装置１によれば、トリガ信号生成回路１１と、記録対象データＤｉを記憶するストレージメモリ１２とを備えたことにより、記録対象データＤｉの記録開始や記録終了をトリガ信号生成回路１１から出力されたトリガ信号Ｓｔに同期させて行うことができる。
【００３１】
なお、本発明は、上記の構成に限定されない。例えば、２種類の記録対象データＤｉａ，Ｄｉｂを記録する例について上記したが、Ａ／Ｄ変換回路２１の数（上記の構成では８台）の範囲内で任意の数の記録対象データＤｉを記録することができる。また、各トリガ検出器２３ａ〜２３ｈのうちの、トリガ検出器２３ａおよびトリガ検出器２３ｂのみを用いた例について上記したが、トリガ検出器２３ａ〜２３ｈを全て用いることができるのは勿論である。また、８つのＡ／Ｄ変換回路２１，２１・・を備えた例について上記したが、Ａ／Ｄ変換回路２１の数はこれに限定されず、任意の数に規定することができる。また、８つのトリガ検出器２３，２３・・を備えた例について上記したが、トリガ検出器２３の数は２つ以上の任意の数に規定することができる。さらに、トリガ検出器２３の種類については、所定レベルを超えたときや、所定レベルよりも低下したときにトリガ検出信号Ｓｄを出力するタイプなど任意の種類に規定することができる。また、トリガ信号Ｓｔに同期させて記録対象データＤｉをストレージメモリ１２に記憶させる処理を例に挙げて説明したが、これに限定されない。例えば、ストレージメモリ１２に記録対象データＤｉを記録させておき、その記憶されている記録対象データＤｉに基づく測定結果（信号波形など）をトリガ信号Ｓｔに同期させて所定時間分だけ表示させる処理を行うことができるのは勿論のこと、トリガ信号Ｓｔを用いて各種の処理を行うことができる。また、本発明を記録装置１に適用した例について上記したが、波形表示装置等の各種の電子機器に本発明を適用することができる。
【図面の簡単な説明】
【００３２】
【図１】記録装置１の構成を示すブロック図である。
【図２】比較範囲Ａを表示部１４に表示させた表示画面図である。
【図３】記録対象データＤｉａと比較範囲Ａとを比較している状態を概念的に示す概念図である。
【図４】表示部１４に波形Ｗ１，Ｗ２が表示された状態の表示画面図である。
【符号の説明】
【００３３】
１  記録装置
１１  トリガ信号生成回路
１２  ストレージメモリ
２２  セレクタ回路
２３ａ〜２３ｈ  トリガ検出器
２４  論理処理回路
Ａ  比較範囲
Ｄｉ，Ｄｉａ，Ｄｉｂ  記録対象データ
Ｄｓ，Ｄｓａ，Ｄｓｂ  比較用データ
Ｓｄ  トリガ検出信号
Ｓｔ  トリガ信号
【図１】
2006162435.tif 000003
【図２】
2006162435.tif 000004
【図３】
2006162435.tif 000005
【図４】
2006162435.tif 000006