(57)【要約】【課題】  円形加速器における空間荷電効果を抑制するために必要な加速電圧波形を安定して発生させることができる高周波加速装置を提供する。【解決手段】  加速電圧における基本波の周波数の指示値と、加速電圧における高調波の周波数の指示値及び位相の指示値と、各指示値が更新されたことを示すストローブ信号とを出力するディジタル演算器32と、基本波の周波数の指示値に応じた波形データの信号を出力する基本波用ディジタル発振器35ａと、高調波の周波数の指示値及び位相の指示値に応じた波形データの信号を出力する高調波用ディジタル発振器35ａと、各指示値毎のストローブ信号のアンド信号を生成して、各ディジタル発振器35ａ，35ａに対して、アンド信号に基づく共通ストローブ信号を出力する位相同期制御器34と、を備えている。各ディジタル発振器35ａ，35ａは、共通ストローブ信号に基づいて各指示値を更新する。【選択図】  図１
2006049208.tif 000002
【特許請求の範囲】
【請求項１】
加速電圧における基本周波数の基本波及び該基本周波数の整数次の高調波について、周波数及び位相を調整し、該加速電圧を加速空洞に印加して、荷電粒子を加速する高周波加速装置において、
前記基本波の周波数の指示値と、前記高調波の周波数の指示値及び位相の指示値とを求めると共に、各指示値が更新されたことを示すストローブ信号を生成するディジタル演算器と、
前記基本波の前記周波数の指示値に応じた波形データの信号を出力する基本波用ディジタル発振器と、
前記高調波の周波数の前記指示値及び前記位相の指示値に応じた波形データの信号を出力する高調波用ディジタル発振器と、
前記基本波用ディジタル発振器からの前記信号及び前記高調波用ディジタル発振器からの前記信号に応じて、前記加速電圧を前記加速空洞に印加する加速電圧発生器と、
前記基本波用ディジタル発振器からの前記信号と前記高調波用ディジタル発振器からの前記信号とが同期するよう、各指示値の前記ストローブ信号を調整する位相同期制御器と、
を備えていることを特徴とする高周波加速装置。
【請求項２】
請求項１に記載の高周波加速装置において、
前記位相同期制御器は、各指示値毎の前記ストローブ信号のアンド信号を生成するアンド信号生成器を有し、前記基本波用ディジタル発振器及び前記高調波用ディジタル発振器に対して、該アンド信号に基づく共通ストローブ信号を出力し、
前記基本波用ディジタル発振器及び前記高調波用ディジタル発振器は、前記共通ストローブ信号に基づいて、各指示値を更新する、
ことを特徴とする高周波加速装置。
【請求項３】
請求項２に記載の高周波加速装置において、
前記位相同期制御器は、前記共通ストローブ信号を用いて、前記基本波の前記周波数の指示値、前記高調波の周波数の前記指示値及び前記位相の指示値を相互に同期させる、
ことを特徴とする高周波加速装置。
【請求項４】
請求項１から３のいずれか一項に記載の高周波加速装置において、
前記ディジタル演算器の動作クロックよりも高周波で且つ高精度のクロック信号を出力する高精度クロック発振器を備え、
前記位相同期制御器、前記基本波用ディジタル発振器及び前記高調波用ディジタル発振器は、前記高精度クロック発振器からの前記クロック信号に同期して動作する、
ことを特徴とする高周波加速装置。
【請求項５】
請求項１から４のいずれか一項に記載の高周波加速装置において、
前記ディジタル演算器は、前記基本波用ディジタル発振器と前記高調波用ディジタル発振器と前記位相同期制御器とのうちの少なくとも一つを包含する、
ことを特徴とする高周波加速装置。
【請求項６】
請求項１から４のいずれか一項に記載の高周波加速装置において、
パラレル化している信号をシリアル化するパラレル−シリアル変換器と、
前記パラレル−シリアル変換器からのシリアル化した信号をパラレル化するシリアル−パラレル変換器と、
を備え、
前記ディジタル演算器は、前記パラレル−シリアル変換器に対して、各指示値及び該各指示値の前記ストローブ信号をパラレル出力し、
前記シリアル−パラレル変換器は、前記位相同期制御器を有し、前記パラレル−シリアル変換器からのシリアル化した信号をパラレル化すると共に、各指示値の前記ストローブ信号を調整して、各指示値及び調整された該ストローブ信号をそれぞれ出力する、
ことを特徴とする高周波加速装置。
【請求項７】
請求項６に記載の高周波加速装置において、
前記ディジタル演算器と、前記パラレル−シリアル変換器と、を有するディジタル演算基板と、
前記シリアル−パラレル変換器と、前記基本波用ディジタル発振器と、前記高調波用ディジタル発振器と、前記基本波用ディジタル発振器及び前記高調波用ディジタル発振器が出力した前記信号をアナログ信号に変換するアナログ／ディジタル変換器と、前記ディジタル演算器が前記指示値を求めるために必要な外部からのアナログ信号をディジタル信号に変換するアナログ／ディジタル変換器と、を有するアナログ基板と、
を備えていることを特徴とする高周波加速装置。
【請求項８】
請求項１から４のいずれか一項に記載の高周波加速装置において、
前記ディジタル演算器は、中低速系ディジタル演算器と高速系ディジタル演算器とを有し、
前記中低速系ディジタル演算器は、前記高調波の位相の指示値を求めて、該高調波の位相の指示値を前記高速系ディジタル演算器に出力し、
前記高速系ディジタル演算器は、前記基本波及び前記高調波の周波数の指示値を求めて、該基本波の周波数の指示値を前記基本波用ディジタル発振器に出力すると共に、該高調波の周波数の指示値及び位相の指示値を前記高調波用ディジタル発振器に出力し、さらに、各指示値の前記ストローブ信号を前記位相同期制御器に出力する、
ことを特徴とする高周波加速装置。
【請求項９】
請求項１から８のいずれか一項に記載の高周波加速装置と、
前記高周波加速装置で加速される荷電粒子が周回するビームダクトと、
前記ビームダクトに前記荷電粒子を入射する入射器と、
前記ビームダクトから前記荷電粒子を外部へ出射する出射器と、
を備えていることを特徴とする円形加速器。
【請求項１０】
加速電圧における基本周波数の基本波及び該基本周波数の整数次の高調波について、周波数及び位相を調整し、該加速電圧を加速空洞に印加して、荷電粒子を加速する円形加速器での高周波加速制御方法において、
前記円形加速器は、
前記基本波の周波数の指示値と、前記高調波の周波数の指示値及び位相の指示値とを求めると共に、各指示値が更新されたことを示すストローブ信号を生成するディジタル演算器と、
前記基本波の前記周波数の指示値に応じた波形データに関する信号を出力する基本波用ディジタル発振器と、
前記高調波の周波数の前記指示値及び前記位相の指示値に応じた波形波形データに関する信号を出力する高調波用ディジタル発振器と、
前記基本波用ディジタル発振器からの前記信号及び前記高調波用ディジタル発振器からの前記信号に応じて、前記加速電圧を前記加速空洞に印加する加速電圧発生器と、
を備え、
前記基本波用ディジタル発振器からの前記信号と前記高調波用ディジタル発振器からの前記信号とが同期するよう、各指示値の前記ストローブ信号を調整する位相同期制御工程を実行する、
ことを特徴とする高周波加速制御方法。
【請求項１１】
請求項１０に記載の高周波加速制御方法において、
前記位相同期制御工程では、各指示値毎の前記ストローブ信号のアンド信号を生成し、前記基本波用ディジタル発振器及び前記高調波用ディジタル発振器に対して、該アンド信号に基づく共通ストローブ信号を出力して、該基本波用ディジタル発振器及び該高調波用ディジタル発振器に、該共通ストローブ信号に基づいて各指示値を更新させる、
ことを特徴とする高周波加速制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速電圧における基本周波数の基本波及び該基本周波数の整数次の高調波について、周波数及び位相を調整し、該加速電圧を加速空洞に印加して、荷電粒子を加速する高周波加速装置、これを備えている円形加速器、高周波加速制御方法に関する。
【背景技術】
【０００２】
陽子やイオンのような荷電粒子ビームを所望のエネルギーまで加速する装置として、シンクロトロンに代表される円形加速器が広く用いられている。シンクロトロンは、荷電粒子ビームが周回するリング型のビームダクトと、ビームの周回軌道を制御するための偏向磁場や収束磁場を発生する電磁石群と、周回周期に同期した高周波電圧(以下加速電圧)をビームに与えてビームを加速する高周波加速装置と、ビームダクトにビームを導入する入射装置と、周回ビームを外部へ取り出す出射装置とを備えている。
【０００３】
シンクロトロンを構成するこれらの構成要素のうち、高周波加速装置は、加速電圧を発生・制御する高周波加速制御装置と、加速電圧が印加される高周波加速空胴(以下加速空胴)と、周回ビームの軌道及び強度を検出するビームモニタと、加速空胴に発生する高周波電圧を検出する加速空胴モニタとを備えている。
【０００４】
シンクロトロンの運転サイクルは、ビームダクトへビームを導入し、加速電圧に同期して荷電粒子をビームとして周回させる捕獲段階、ビームを加速する加速段階、加速完了したビームを取り出す出射段階に大きく分けることができる。
【０００５】
高周波加速装置は、まず捕獲段階において一様な入射ビームに加速電圧を印加し、形成された安定加速領域上にビームを捕獲して集群(バンチ)化する。次いで、加速段階では、加速空胴に印加する加速電圧の周波数を増加させることによってビームを加速してゆく。ただし、シンクロトロンでは、ビームの周回半径を一定とするため、高周波加速装置は偏向電磁石による偏向磁場強度と協調して加速電圧周波数を制御する必要がある。所望のエネルギーまで加速されたビームは、最後に出射装置からシンクロトロン外へ導出される。
【０００６】
高周波加速装置は、以上のようにして加速電圧を制御するが、捕獲段階から加速段階初期においてビームが比較的低いエネルギー状態にある間、空間電荷効果によってビーム電荷に発散力が働くことが知られている。これにより、ビームの損失が起こりやすくなり、場合によってはビームの加速が不可能になることがある。
【０００７】
そこで、このような空間電荷効果によるビーム損失を解決する手法として、加速電圧に基本周波数の高周波(以下基本波)とその整数次高調波(以下単に高調波)を併用する手法が以下の非特許文献１及び特許文献１で提案されている。非特許文献１では、基本波および第2次と第3次の高調波を、それぞれ専用の加速空胴に印加する方法が記載されている。また、特許文献１では、基本波と高調波を予め合成した加速電圧を生成し、一つの加速空胴に印加する方法が記載されている。いずれの方法でも、図１２に示すように、高調波を加えることで波形の平坦部に形成される安定加速領域を拡大し、空間電荷効果を緩和することを目的としている。
【０００８】
この目的を達成するためには、偏向磁場強度と加速電圧周波数とが共に変化する過程で、基本波成分と高調波成分との間における位相及び振幅の関係を常に安定して保っておくことが求められる。従来、高調波まで含めた制御に必要な処理能力を得るのが困難であったために、基本波のみフィードバック制御を行い、高調波の位相および振幅については予め仮定した特性に従って制御するプレプログラミング方式が提案されていた。しかし、プレプログラミングには装置系における様々な特性を考慮する必要がある上、それらが温度等の環境条件によって変化してしまう場合もあり、安定した加速電圧波形を得ることは非常に困難である。
【０００９】
以上のようなプレプログラミング方式に対して、近年では、ディジタル演算によって高調波成分についても位相及び振幅のフィードバック制御を行うことも現実的に考えられてきている。具体的には、以下の特許文献２の技術では、ビーム位置モニタや空胴電圧モニタの検出信号から求めた周波数・位相の補正量を用いてディジタル演算を行い、更新された周波数指示値および位相指示値を対応するディジタル発振器(以下NCO)に設定して各周波数成分を発生している。このような構成は、発振器までをディジタル制御することにより、周囲環境の影響を受けない高精度の出力を得ることができ、かつ各周波数成分間の調整も容易になるという利点を持つ。
【００１０】
【非特許文献１】A.Hofmann, 韮unches with Local Elliptic Energy Distribution  IEEE,NS-26,No.3,1979,p3526)
【特許文献１】特開平9-219300号公報
【特許文献２】特開2002-367800号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以上の特許文献２に記載の技術は、前述したように、理論的には、各周波数成分の調整を正確に行え、空間荷電効果を抑制するために必要な加速電圧波形を安定して発生させることができるはずである。しかしながら、この特許文献２に記載のディジタル制御によっても、安定した加速電圧波形を得ることができないことが多いという問題点がある。
【００１２】
本発明は、このような従来技術の問題点に着目し、空間荷電効果を抑制するために必要な加速電圧波形を安定して発生させることができる高周波加速装置、これを備えている円形加速器、高周波加速制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
発明者は、特許文献２に記載の技術で、空間荷電効果を抑制するために必要な加速電圧波形を安定して発生させることができない原因について、鋭意検討した結果、ディジタル演算等を行う部分のハードウェアー的な欠点等により、各周波数成分のデータを出力するタイミングが適正になされていないことに基づくものであることを突き止めた。
【００１４】
一般的な半導体デバイスでは、水晶発振器などから供給されるクロックを直接用いず、PLL（phase  locked  loop）等で二次的に生成した内部クロック信号で駆動される。通常、そのような内部クロックは水晶発振器から生成したクロックと比較して安定性の点で大幅に劣ることが多く、それに起因して半導体デバイスから出力されるデータにタイミングのゆらぎ(ジッタ)を生じる。また、半導体デバイス内における演算経路の配線遅延やクロック分配系の構造などが原因となり、複数の出力間で出力タイミングに相対的な時間差(スキュー)が現われる可能性がある。
【００１５】
以上のことから、ディジタル演算器から出力される各周波数成分の周波数指示値および位相指示値において、それらの出力タイミングは必ずしも厳密に揃うとは限らない。このため、上記ジッタやスキューについて特に配慮がないまま、特許文献２に記載の技術を実行しても、指示値の取り込みが全てのNCOで正しく同期しないケースが生じる。その結果、各NCO出力において周波数・位相の変化タイミングが異なるため、加速電圧出力における周波数成分間に位相誤差が現われてしまい、空間荷電効果を抑制するために必要な加速電圧波形を安定して発生させることができない。
【００１６】
特許文献２の記載内容によれば、ビームを安定して加速するためには加速電圧の基本波と高調波の間で位相誤差を2度以内に維持する必要があるとされる。仮に基本波の周波数を5MHzとした場合、その周期は200nsであるから、基本波と高調波の間で許容される相対的な遅延時間はその2/360、すなわち1.1ns程度に過ぎない。通常の設計では同程度のジッタおよびスキューは許容されることが多いが、高周波加速装置に求められるリアルタイム性および信頼性を考慮すると、それらの影響を無視することはできない。
【００１７】
そこで、一般的なディジタル演算器およびNCOを必要とされる性能以上に高速で動作させることによって上記ジッタおよびスキューの影響を相対的に小さくすることも考えられるが、そのような回路方式は非効率的でかつ実装負担が大きく、コストの面からも現実的ではない。
【００１８】
そこで、本願では、上記問題点を解決するための発明として、以下の高周波加速装置、これを備えている円形加速器、高周波加速制御方法を提供する。
【００１９】
すなわち、上記問題点を解決するための高周波加速装置は、
加速電圧における基本周波数の基本波及び該基本周波数の整数次の高調波について、周波数及び位相を調整し、該加速電圧を加速空洞に印加して、荷電粒子を加速する高周波加速装置において、
前記基本波の周波数の指示値と、前記高調波の周波数の指示値及び位相の指示値とを求めると共に、各指示値が更新されたことを示すストローブ信号を生成するディジタル演算器と、
前記基本波の前記周波数の指示値に応じた波形データの信号を出力する基本波用ディジタル発振器と、
前記高調波の周波数の前記指示値及び前記位相の指示値に応じた波形データの信号を出力する高調波用ディジタル発振器と、
前記基本波用ディジタル発振器からの前記信号及び前記高調波用ディジタル発振器からの前記信号に応じて、前記加速電圧を前記加速空洞に印加する加速電圧発生器と、
前記基本波用ディジタル発振器からの前記信号と前記高調波用ディジタル発振器からの前記信号とが同期するよう、各指示値の前記ストローブ信号を調整する位相同期制御器と、
を備えていることを特徴とする。
【００２０】
ここで、前記高周波加速装置において、
前記位相同期制御器は、各指示値毎の前記ストローブ信号のアンド信号を生成するアンド信号生成器を有し、前記基本波用ディジタル発振器及び前記高調波用ディジタル発振器に対して、該アンド信号に基づく共通ストローブ信号を出力し、
前記基本波用ディジタル発振器及び前記高調波用ディジタル発振器は、前記共通ストローブ信号に基づいて、各指示値を更新する、ものであってもよい。
【００２１】
前記問題点を解決するための円形加速器は、
前記高周波加速装置と、
前記高周波加速装置で加速される荷電粒子が周回するビームダクトと、
前記ビームダクトに前記荷電粒子を入射する入射器と、
前記ビームダクトから前記荷電粒子を外部へ出射する出射器と、
を備えていることを特徴とする。
【００２２】
前記問題点を解決するための高周波加速制御方法は、
加速電圧における基本周波数の基本波及び該基本周波数の整数次の高調波について、周波数及び位相を調整し、該加速電圧を加速空洞に印加して、荷電粒子を加速する円形加速器での高周波加速制御方法において、
前記円形加速器は、
前記基本波の周波数の指示値と、前記高調波の周波数の指示値及び位相の指示値とを求めると共に、各指示値が更新されたことを示すストローブ信号を生成するディジタル演算器と、
前記基本波の前記周波数の指示値に応じた波形データに関する信号を出力する基本波用ディジタル発振器と、
前記高調波の周波数の前記指示値及び前記位相の指示値に応じた波形波形データに関する信号を出力する高調波用ディジタル発振器と、
前記基本波用ディジタル発振器からの前記信号及び前記高調波用ディジタル発振器からの前記信号に応じて、前記加速電圧を前記加速空洞に印加する加速電圧発生器と、
を備え、
前記基本波用ディジタル発振器からの前記信号と前記高調波用ディジタル発振器からの前記信号とが同期するよう、各指示値の前記ストローブ信号を調整する位相同期制御工程を実行することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、各指示値毎のストローブ信号が調整されて、基本波用ディジタル発振器からの信号と高調波用ディジタル発振器からの信号とが同期するので、空間荷電効果を抑制するために必要な加速電圧波形を安定して発生させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る高周波加速装置の各種実施形態について、図面を用いて説明する。
【００２５】
「第１実施形態」
まず、図１〜図５を用いて、本発明に係る高周波加速装置の第１実施形態について説明する。
【００２６】
本実施形態の高周波加速装置は、図５に示すように、円形加速器（シンクロトロン）の一部を構成する。この円形加速器は、本実施形態の高周波加速装置と、各荷電粒子ビームを発生する前段加速器40と、荷電ビームを真空中で周回させるビームダクト42と、前段加速器40で発生させた荷電粒子ビームをビームダクト42に入射させる入射器41と、周回ビームを偏向させる偏向電磁石43と、周回ビームを収束させる四極電磁石44と、所望のエネルギーまで加速されたビームを出射させる出射器45と、を備えている。なお、後述する第２〜第５実施形態の高周波加速装置も、本実施形態と同様に、円形加速器の一部を構成するものである。
【００２７】
本実施形態の高周波加速装置は、前述のビームダクト42に接続された加速空洞10と、加速空胴10に発生している加速電圧を検出する空胴電圧モニタ13と、荷電粒子ビームの軌道を検出するビームモニタ21と、シンクロトロンの偏向電磁石43に発生している磁場強度を検出する偏向磁場検出器23と、空胴電圧モニタ13及びビームモニタ21で検出された信号より、加速電圧を構成する基本波及び高調波のそれぞれの周波数等の補正量を出力するモニタ信号処理部22と、モニタ信号処理部22の出力した補正量を用いてフィードバック演算を行い、基本波及び高調波のそれぞれの周波数や振幅値等の波形データを出力する高周波加速制御装置30と、この高周波加速制御装置30からの波形データに基づいて加速電圧を出力する電圧制御部11と、加速電圧を増幅して加速空胴10に印加する電力増幅器12と、を備えている。
【００２８】
高周波加速制御装置30は、モニタ信号処理部22からの基本波及び高調波の周波数の補正量信号が入力するA/D変換器(ADC)31aと、モニタ信号処理部22からの基本波及び高調波の位相の補正量信号が入力するA/D変換器(ADC)31bと、A/D変換器(ADC)31a，31ｂからの信号等に基づき、基本波及び高調波のそれぞれの周波数等のフィードバック演算を行い、これらの更新された指示値を出力するディジタル演算器32と、このフィードバック演算で用いる制御パラメータを格納するパターンデータメモリ(MEM)33と、ディジタル演算器32に動作クロックを供給するクロック発振器36と、ディジタル演算器32の出力した指示値に基づいて各周波数成分の波形データを発生する波形データ発振器35と、この波形データ発振器35に対してディジタル演算器32からの各指示値の設定タイミングを同期させる位相同期制御器34と、マスタクロックを供給する高精度クロック発振器37と、ディジタル演算器32の出力した振幅指示値をアナログの振幅制御信号に変換するDAC 38とを有している。
【００２９】
波形データ発振器35及びDAC38は、いずれも、基本波、2次高調波、３次高調波毎に設けられている。各波形データ発振器35は、ディジタル演算器32の出力した指示値に基づいて、対応周波数成分の波形ディジタルデータを発生するNCO 35aと、このNCO 35aが出力した波形ディジタルデータをアナログ信号として出力する高速D/A変換器(DAC) 35bとを有している。前述の位相同期制御器34は、このNCO 35aに対して、ディジタル演算器32からの各指示値の設定タイミングを同期させる。また、前述の高精度クロック発振器37は、このNCO 35aに対してマスタクロックを供給する。
【００３０】
次に、以上の高周波加速制御装置による加速電圧制御動作の概要について説明する。
【００３１】
（１）基本波に関しては主に周波数フィードバック制御を行う。
【００３２】
この目的は、偏向磁場強度の変化と協調した出力周波数の更新、ビーム変位及び位相振動の補正である。
【００３３】
加速段階における偏向磁場強度の変化は、偏向電磁石43に取り付けられた偏向磁場検出器23によってディジタル演算器32に伝えられる。偏向磁場強度B[T]に対応して出力されるべき周波数f[Hz]は、以下の（数１）に示す関係を用いて一意に求められる。偏向磁場強度B及び周波数fは、図２に示すように、いずれも、ビームの加速段階において次第に増加するパターンで変化する。パターンデータメモリ33には、各種値の偏向磁場強度Bに対する周波数ｆが定められた周波数系パターンデータが記憶されている。この周波数系パターンデータは、コンソール計算機40からパターンデータメモリ33に入力される。ディジタル演算器32は、偏向磁場強度Bの変化に同期して、パターンデータメモリ33から周波数系パターンデータを読み込み、この偏向磁場強度Bに対応する新たな目標出力周波数ｆを求める。
【００３４】
【数１】
2006049208.tif 000003
【００３５】
一方、ビーム変位及び位相振動は、ビームモニタ21で検出されるビーム軌道位置と空胴電圧モニタ13で検出される空胴電圧の変化から求められる。モニタ信号処理部22では、ビームモニタ21で検出されるビーム軌道位置からビームの位置変位量(ΔR)が出力されると共に、空胴電圧モニタ13で検出される空胴電圧の変化から位相変位量(Δφ)が出力される。
【００３６】
ディジタル演算器32は、前述の目標出力周波数ｆに対して基本波の出力周波数を追従させると同時に、モニタ信号処理部22からADC 31aを介して入力された位置変位量ΔRと位相変位量Δφの両変位量を打ち消すようにフィードバック演算を行い、出力周波数の指示値をNCO 35aに出力すると共に、この指示値の更新を示すストーブ信号を後述する位相同期制御器34を介してNCO 35aに出力する。
【００３７】
（２）高調波に関しては、基本波を基準として周波数・振幅・位相の制御を行い、出力波形にて安定加速領域が形成されるようにする。
【００３８】
2次高調波及び３次高調波高調波の出力周波数については、基本波の出力周波数に追従させ、それぞれ、基本波の出力周波数の2倍、3倍となるように指示値を更新する。
【００３９】
各高調波の位相については、加速制御に伴うビーム同期位相の変化への追従と、DAC 35bから加速空胴10までの伝送特性による位相遅れの補正を目的としたフィードバック制御を行う。ここで、ビーム同期位相とは、周回ビームの重心位置を基準とした加速電圧波形の位相進みあるいは遅れの量を指す。ビームが加速されていないとき同期位相は0であり、加速電圧はビームの重心と同相である。加速段階では同期位相は正の値となり、加速電圧がビームより進相となるためビームに加速力が働く。
【００４０】
この同期位相の変化に合わせてNCO 35aに設定されるべき高調波の位相設定データ(位相系パターンデータ)は、周波数パターンデータと同様に予め計算され、パターンデータメモリ33に格納されている。この位相系パターンデータは、周波数系パターンデータとは異なり、加速開始から一定の時間間隔でパターンデータメモリ33より読み出されてディジタル演算器32に入力される。
【００４１】
伝送特性による高調波成分の位相遅れ量は、空胴電圧モニタ13の出力から、モニタ信号処理部22が各高調波成分の位相を基本波成分の位相と比較することで得られ、そこから各高調波成分についてそれぞれ必要な位相補正量(φM2, φM3)が求められる。
【００４２】
ディジタル演算器32では、位相系パターンデータと、モニタ信号処理部22からADC 31bを介して入力された位相補正量φM2，φM3を用いてフィードバック演算を行い、更新された位相指示値をNCO 35aに出力すると共に、この指示値の更新を示すストーブ信号を後述の位相同期制御器34を介してNCO 35aに出力する。
【００４３】
（３）振幅については、予め基本波、第2次高調波、第3次高調波のそれぞれについて加速制御期間中の電圧パターンが設定され、振幅制御信号のパターンデータ(振幅系パターンデータ)としてパターンデータメモリ33に格納されている値を用いる。例えば、加速初期段階では空間電荷効果の緩和のため、基本波、第2次および第3次高調波の合成波形が図2に示す波形となるように振幅比が設定されている。ディジタル演算器32は、位相系パターンデータと同様に、振幅系パターンデータを一定の時間間隔で読み出し、これをDAC 38bでアナログ信号に変換されて電圧制御部11に出力する。
【００４４】
以上のように、ディジタル演算器32は、フィードバック演算によって、基本波の周波数指示値と、各高調波の周波数指示値および位相指示値とを刻々更新する。さらに、これらの更新と同時に、NCO 35aに対して、前記指示値を出力に反映させること、言い換えると更新させることを要求するストローブ信号を出力する。
【００４５】
各NCO 35aから出力された各周波数成分の波形データは、各DAC 35bにおいてアナログ信号に変換され、電圧制御部11に出力される。NCO 35aは、アナログ出力に直結する高精度の信号波形データを発生させることが求められるため、このNCO 35aは、ディジタル演算器32にクロックを供給するクロック発振器36とは別の、高精度クロック発振器37より供給される高速かつ安定度の高いマスタクロックによって駆動される。また、DAC 35bは、NCO 35aの出力する高周波の波形データを高速かつ正確なタイミングで変換することが要求される。このため、このDAC35ｂは、NCO 35aと同じ高精度クロック発振器37よりマスタクロックの供給を受けることにより、NCO 35aと正確に同期してアナログ変換を行う。
【００４６】
電圧制御部11は、DAC 38bより出力された振幅制御信号に基づいて、各DAC 35bより入力された各周波数成分の利得を調整し、それらを合成して加速電圧を発生する。電力増幅器12は、電圧制御部11により生成された加速電圧を増幅し、加速空胴10に印加する。
【００４７】
以上のようにして、高周波加速制御装置において加速電圧波形が生成される。
【００４８】
ところで、ディジタル演算器32とNCO 35aとは異なるクロック発振器36，37で駆動されるため、両者の間でクロックの乗り換えが必要となる。
【００４９】
そこで、本実施形態では、ディジタル演算器32とNCO 35aとの間に位相同期制御器34を設けている。なお、本実施例のNCO 35aは、ストローブ信号のみで指示値の読み込みを制御し、入力される指示値信号自体は非同期信号として扱うものである。従って、各指示値に関して直接の更新タイミング制御は必要としない。
【００５０】
この位相同期制御器34は、図３に示すように、ディジタル演算器32にからの各指示値に関するストローブ信号A1，A2，A3のアンド信号を共通ストローブ原信号Bとして出力するアンド回路342と、高精度クロック発振器37からのクロックCに従って共通ストローブ原信号Bをラッチする二つのフリップフロップ341，341と、を有している。
【００５１】
この位相同期制御器34では、図３及び図４に示すように、各指示値がすべて有効であることを保証するため、アンド回路342が、ディジタル演算器32からの各指示値に関するストローブ信号A1，A2，A3のアンドをとり、これを共通ストローブ原信号Bとして出力する。次に、クロックの乗換えを行うため、フリップフロップ341は、高精度クロック発振器37からのクロックCに同期して、この共通ストローブ原信号Bをラッチする。より、具体的には、この共通ストローブ原信号Bは、その信号立上がり及び立下りに関して、二つのフリップフロップ341，341により、高精度クロック発振器37からの２クロックC分ラッチされ、共通ストローブ信号Dとして、各NCO35ａに出力される。なお、ここでは、原信号Bが同期化クロックCに対して非同期であるため、フリップフロップ341を2段構成としてメタステーブルの伝播を防いでいる。
【００５２】
基本波に関するNCO35ａには、この共通ストローブ信号Dと共に、基本波の周波数指示値E1が入力し、第2次高調波及び第3次高調波に関するNCO35ａには、この共通ストローブ信号Dと共に、各高調波の周波数指示値及び位相指示値E2，E3が入力する。各NCO35ａは、共通ストローブ信号Dに従って、入力した指示値E1，E2，E3を更新して、指示値E1，E2，E3に応じた波形ディジタルデータを発生する。このように、各指示値E1，E2，E3は、この共通ストローブ信号Dに従って更新されるので、各波形ディジタルデータの位相が同期する。各DAC35ｂは、対応NCO35ａから波形ディジタルデータを受信すると、高精度クロック発振器37からのクロックFに同期して、この波形ディジタルデータをアナログデータに変換して、電圧制御部11へ出力する。
【００５３】
以上のように、本実施形態では、波形データ発振器35は、各指示値を出力するディジタル演算器32に動作クロックを供給するクロック発振器36とは異なる、高精度クロック発振器37に基づいて、波形データの信号を出力しているので、この波形データの出力タイミングの揺らぎ（ジッタ）を防ぐことができる。さらに、本実施形態では、クロック乗り換えのための位相同期制御器34により、各指示値に関するストローブ信号を高精度クロック発振器37からのクロックCに同期化させると共に、各ストローブ信号相互を同期化させているので、各波形データの出力タイミングを極めて正確に同期化させることができる。したがって、本実施形態では、空間荷電効果を抑制するために必要な加速電圧波形を安定して発生させることができる。
【００５４】
なお、本実施形態では、ディジタル演算器32に動作クロックを供給するクロック発振器36とは別に、高精度クロック発振器37を設けたが、この高精度クロック発振器37がディジタル演算器32に動作クロックを供給するようにしてもよい。但し、このような場合でも、スキューやジッタに起因する各周波数成分の位相誤差を解消するために、位相同期制御器34を設ける必要がある。
【００５５】
「第２実施形態」
本発明に係る高周波加速装置の第２実施形態について、図６及び図７を用いて説明する。
【００５６】
本実施形態の高周波加速装置は、図６に示すように、全体構成としては、基本的に、第１実施形態と同じであるが、ストローブ信号だけでなく各指示値についても、位相同期制御器34aで同期化するようにしたものである。
【００５７】
この位相同期制御器34aは、図７に示すように、第1実施形態の位相制御器34と同様に、ディジタル演算器32にからの各指示値に関するストローブ信号A1，A2，A3のアンド信号を共通ストローブ原信号Bとして出力するアンド回路342と、高精度クロック発振器37からのクロックCに従って共通ストローブ原信号Bをラッチする二つのフリップフロップ341，341と、を有している。この位相同期制御器34aは、さらに、基本波の周波数指示値E1をラッチするフリップフロップ341aと、第2次高調波の周波数指示値及び位相指示値E2をラッチするフリップフロップ341bと、第3次高調波の周波数指示値E3をラッチするフリップフロップ341cと、を有している。
【００５８】
フリップフロップ341からは、第１実施形態と同様に、高精度クロック発振器37からのクロックCに同期した共通ストローブ信号Dが出力される。この共通ストローブ信号Dは、各NCO35ａに入力すると共に、各フリップフロップ341a，341b，341cにも入力する。各フリップフロップ341a，341b，341cは、この共通ストローブ信号Dに基づいて、対応指示値E1，E2，E3をラッチして、相互に同期した指示値E1，E2，E3を対応NCO35ａへ出力する。各NCO35ａは、共通ストローブ信号Dに従って、入力した指示値E1，E2，E3を更新して、指示値E1，E2，E3に応じた波形ディジタルデータを発生する。
【００５９】
このように、本実施形態でも、第1実施形態と同様に、各波形データの出力タイミングを極めて正確に同期化させることができる。
【００６０】
なお、本実施形態において、各NCO35aに入力する各指示値E1，E2，E3は、既に同期しているものであるため、各NCO35aに入力する共通ストローブ信号Dは、各指示値E1，E2，E3を同期化するための役割は無く、もっぱら単に指示値の更新を指示するためだけの役割である。このため、各NCO35aが指示値の入力で直ちに波形データを出力するものであれば、図８に示すように、各NCO35aに共通ストローブ信号Dを入力する必要はない。
【００６１】
また、本実施形態及び図８に示す本実施形態の変形例において、各指示値E1，E2，E3をラッチするフリップフロップ341a，341b，341cを一段しか設けていないが、これらを2段構成にして、メタステーブルの伝播を防ぐようにするとよい。
【００６２】
「第３実施形態」
本発明に係る高周波加速装置の第３実施形態について、図９を用いて説明する。
【００６３】
本実施形態の高周波加速装置は、第１実施形態のディジタル演算器32の内部に、第1実施形態の位相同期制御器4、NCO 35aのいずれか、もしくは全てを組み込んだものである。言い換えると、本実施形態のディジタル演算器32ａは、第１実施形態のディジタル演算器32と、第1実施形態の位相同期制御器4及び／又はNCO 35aとを含むものである。
【００６４】
このように、ディジタル演算器32ａの内部に各種回路を集積することにより、低遅延化、外部回路の簡素化を達成することができる。
【００６５】
なお、第2実施形態に関しても、本実施形態のように、ディジタル演算器の内部に、位相同期制御器やNCOを搭載してもよい。
【００６６】
「第４実施形態」
本発明に係る高周波加速装置の第４実施形態について、図１０を用いて説明する。
【００６７】
本実施形態の高周波加速装置は、アナログ信号を扱うアナログフロントエンド基板301aと、もっぱらディジタル信号を扱うディジタル演算基板301bとを備えている。アナログフロントエンド基板301aには、第1実施形態における、ADC 31a，31b、波形データ発振器35、DAC38及び高精度クロック発振器37が搭載されている。さらに、このアナログフロントエンド基板301aには、ディジタル演算基板301bからの後述のシリアル信号をパラレル信号に変換するシリアル-パラレル変換器343bが搭載されている。一方、ディジタル演算器基板301bには、第1実施形態における、ディジタル演算器32、パターンメモリ33、クロック発振器36が搭載されている。さらに、このディジタル演算基板301bには、ディジタル演算器32からの各指示値や各指示値のストローブ信号をシリアル信号に変換するパラレル-シリアル変換器343aが搭載されている。
【００６８】
ディジタル演算器基板301b上のディジタル演算器32から出力された各指示値やストローブ信号は、前述したように、パラレル-シリアル変換器343aによってシリアル信号に変換され、アナログフロントエンド基板301aへ伝送される。アナログフロントエンド基板301aへ伝送された信号は、シリアル-パラレル変換器343bによって元の個別の信号に復元された上でNCO35aへ出力される。このとき、シリアル-パラレル変換器343bに対して高精度クロック発振器37のマスタクロックを供給することにより、各指示値およびストローブ信号は正確に同期してNCO 35aへ出力される。つまり、このシリアル-パラレル変換器343bは、第１実施形態の位相同期制御器34の機能を有している。このように、各指示値およびストローブ信号をシリアル伝送することにより、基板間で直接信号を伝送する際に生じるスキューおよびジッタの影響を避け、NCO 35aにおいて各指示値が同期して更新されることを保証できる。
【００６９】
以上、本実施形態では、高周波加速装置を、アナログフロントエンド基板301aとディジタル演算基板301bとに分けたので、アナログフロントエンド基板301aを加速空胴10の近くに設置することで加速電圧の伝送特性を改善することができる。さらに、ディジタル演算器基板301bをシンクロトロン本体から隔離することで、ビーム加速中に発生する各種放射線によるメモリビット化け等の障害を低減することができる。
【００７０】
「第５実施形態」
本発明に係る高周波加速装置の第５実施形態について、図１１を用いて説明する。
【００７１】
本実施形態の高周波加速装置は、高速制御基板302aと中低速制御基板302bとを備えている。高速制御基板302aには、高速な制御周期が要求される周波数フィードバック系を担当する高速系ディジタル演算器321aと、第１実施形態における、ADC 31a、位相同期制御器34、波形データ発振器35、クロック発振器36、高精度クロック発振器37とが搭載されている。一方、中低速制御基板302bは、比較的低速な制御周期が許容される高調波位相フィードバック系及び振幅制御系を担当する中低速系ディジタル演算器321bと、第1実施形態におけるADC 31b、DAC 38、パターンデータメモリ33とが搭載されている。
【００７２】
高速系ディジタル演算器321aと中低速系ディジタル演算器321bとは、共にクロック発振器36によって同期して動作し、全体として、第1実施形態のディジタル演算器32と同機能の制御動作を行う。中低速系ディジタル演算器321bで行われる位相フィードバック制御系の出力は、データチャネル322上をパラレル伝送あるいはシリアル伝送によって高速系ディジタル演算器321aに送られ、この高速系ディジタル演算器321ａから、位相指示値として周波数フィードバック制御より得られた周波数指示値と共に出力される。
【００７３】
本実施形態の構成では、異なる基板302ａ，302ｂに設けられた高速系ディジタル演算器321aと中低速系ディジタル演算器321bとを同期して動作させる必要があるが、高速な高精度クロック発振器37を両ディジタル演算器321ａ，321ｂへも分配することは困難である。このため、波形データ発振器35と両ディジタル演算器321ａ，321ｂとは別系統のクロックを使用せざるを得ない。従って、第1実施形態と同様に、高速系ディジタル演算器321aとNCO 35ａとの間に、位相同期制御器34を設け、クロック系の乗り換えと周波数指示値および位相指示値およびストローブ信号の同期化を行う。
【００７４】
ところで、先に述べた各実施形態における高周波加速装置は、いずれも非常に大規模な構成となるため、性能のみを追求して全てを同一の基板上に実装しようとすると、実装負担が過大となり、コストや信頼性の点で問題となる。そこで、本実施形態では、異なる制御周期が要求される機能ブロックを分離して、不必要な実装負担を抑え、性能とコストおよび信頼性をバランスよく実現している。
【図面の簡単な説明】
【００７５】
【図１】本発明に係る第１実施形態における高周波加速装置の構成を示す説明図である。
【図２】本発明に係る第１実施形態におけるビーム加速段階における偏向磁場強度及び周波数の変化を示す説明図である。
【図３】本発明に係る第１実施形態における位相同期制御器の構成を示す説明図である。
【図４】本発明に係る第１実施形態における各種信号のタイミングチャートである。
【図５】本発明に係る第１実施形態における高周波加速装置を含む円形加速器の構成を示す説明図である。
【図６】本発明に係る第２実施形態における高周波加速装置の構成を示す説明図である。
【図７】本発明に係る第２実施形態における位相同期制御器の構成を示す説明図である。
【図８】本発明に係る第２実施形態の変形例における高周波加速装置の構成を示す説明図である。
【図９】本発明に係る第３実施形態における高周波加速装置の構成を示す説明図である。
【図１０】本発明に係る第４実施形態における高周波加速装置の構成を示す説明図である。
【図１１】本発明に係る第５実施形態における高周波加速装置の構成を示す説明図である。
【図１２】基本波に高調波を重畳した際に形成される安定加速領域を示す説明図である。
【符号の説明】
【００７６】
10…高周波加速空胴、11…電圧制御部、12…電力増幅器、13…空胴電圧モニタ、21…ビーム位置モニタ、22…モニタ信号処理装置、23…偏向磁場検出器、30…高周波加速制御装置、301a…アナログフロントエンド基板、301b…ディジタル演算器基板、31…A/D変換器(ADC)、32，32a…ディジタル演算器、321a…高速系ディジタル演算器、321b…中低速系ディジタル演算器、322…データチャネル、33…パターンデータメモリ、34…位相同期制御手段、340…同期化クロック、341…フリップフロップ、343a…パラレル-シリアル変換器、343b…シリアル-パラレル変換器、35a…ディジタル発振器(NCO)、35b…高速D/A変換器(DAC)、36…クロック発振器、37…高精度クロック発振器、38…D/A変換器、40…コンソール計算機、41…入射器、42…ビームダクト、43…偏向電磁石、44…四極電磁石、45…出射器
【図１】
2006049208.tif 000004
【図２】
2006049208.tif 000005
【図３】
2006049208.tif 000006
【図４】
2006049208.tif 000007
【図５】
2006049208.tif 000008
【図６】
2006049208.tif 000009
【図７】
2006049208.tif 000010
【図８】
2006049208.tif 000011
【図９】
2006049208.tif 000012
【図１０】
2006049208.tif 000013
【図１１】
2006049208.tif 000014
【図１２】
2006049208.tif 000015