(57)【要約】【課題】従来の技術による諸問題を解決するためのビビタービデコーダーの出力信号を判断する方法及び関連装置を提供する。【解決手段】ビタービデコーダーの出力信号を判断する方法は、（ａ）ビタービデコーダーに復号化された信号として、ビタービデコーダーのパスメモリーモジュールに出力されたデジタル信号を受信し、（ｂ）ステップ（ａ）で受信したデジタル信号と予定値を比較し、（ｃ）ステップ（ｂ）の比較結果で出力結果を判断するなどのステップを含む。【選択図】図４
2006033788.tif 000002
【特許請求の範囲】
【請求項１】
ビタービデコーダーの出力信号を判断する方法であって、
（ａ）ビタービデコーダーに復号化された信号として、ビタービデコーダーのパスメモリーモジュールに出力されたデジタル信号を受信し、
（ｂ）ステップ（ａ）で受信したデジタル信号と予定値を比較し、
（ｃ）ステップ（ｂ）の比較結果で出力結果を判断するなどのステップを含むことを特徴とするビタービデコーダーの出力信号を判断する方法。
【請求項２】
前記ステップ（ｂ）ではステップ（ａ）で受信されたデジタル信号の和と予定値とを比較することを特徴とする請求項１記載のビタービデコーダーの出力信号を判断する方法。
【請求項３】
前記予定値はビタービデコーダーの状態数の２分の１であることを特徴とする請求項２記載のビタービデコーダーの出力信号を判断する方法。
【請求項４】
前記ステップ（ｃ）において、ステップ（ｂ）の比較結果がステップ（ａ）で受信されたデジタル信号の和が予定値を上回ることを示せば、出力結果を１とすることを特徴とする請求項３記載のビタービデコーダーの出力信号を判断する方法。
【請求項５】
ビタービデコーダーの出力セレクターであって、
ビタービデコーダーのパスメモリーモジュールから出力されたデジタル信号を受信する受信モジュールと、
受信モジュールに受信されたデジタル信号と予定値を比較する判断モジュールと、
判断モジュールの比較結果によって出力結果を出力する出力モジュールとを含むことを特徴とするビタービデコーダーの出力セレクター。
【請求項６】
前記判断モジュールは受信モジュールに受信されたデジタル信号の和と予定値とを比較することを特徴とする請求項５記載のビタービデコーダーの出力セレクター。
【請求項７】
前記予定値はビタービデコーダーの状態数の２分の１であることを特徴とする請求項６記載のビタービデコーダーの出力セレクター。
【請求項８】
前記判断モジュールの比較結果が、受信モジュールに受信されたデジタル信号の和が予定値を上回ることを示せば、出力結果を１とすることを特徴とする請求項６記載のビタービデコーダーの出力セレクター。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はビタービデコーダーの出力信号を判断する方法及び関連装置に関し、特にビタービデコーダーのパスメモリーモジュールによって出力された複数のデジタル信号の和と、ビタービデコーダーの状態数の２分の１とを比較することによってビタービデコーダーの出力信号を判断する方法及び関連装置に関する。
【背景技術】
【０００２】
最尤系列推定（ＭＬＳＥ）技術も各種のデジタル復号に応用されている。そのうちビタービ検知器はＭＬＳＥ法で畳み込みコード系列を解読する回路である。業界で周知されている通りに、一般のチャンネルは加法的白色ガウス雑音（ＡＷＧＮ）またはその他の干渉源を有する。信号検知時のエラー率を低めるため、送信データを符号化することが普通である。例えば、特殊なアルゴリズムで送信データを畳み込みすることによってビット数を増やすのも考えられる。レシーバーは復号化を実行する前、アルゴリズムの特性で受信データの正確性を確認し、エラーの生じたビットをもとに還元する。
【０００３】
図１を参照する。図１は従来のビタービデコーダー１０のブロック図である。ビタービデコーダー１０はブランチメトリックユニット１２と、加算比較選択（ＡＣＳ）ユニット１４と、パスメモリーモジュール１８と、パスメトリックメモリーモジュール１６と、出力セレクター２０とを含む。枝メトリックユニット１２は系列信号ＤＴｉを受信し、ビタービデコーダー１０のデフォルト状態で系列信号ＤＴｉを複数のブランチパスに分けてＡＣＳユニット１４に入力する。ＡＣＳユニット１４はビタービアルゴリズムでＭＬＳＥ法によってブランチメトリックユニット１２から出力された系列信号ＤＴｉのパスメトリックを計算し、その計算結果をパスメトリックメモリーモジュール１６に出力する。同時に、ＡＣＳユニット１４は複数の状態値を計算してパスメモリーモジュール１８に入力する。出力セレクター２０はパスメモリーモジュール１８からの信号によって系列出力信号Ｄｔｏを判断する。ビタービデコーダー１０の動作は業界に周知されている技術であるため、ここでその説明を省略する。従来のビタービデコーダー１０の出力セレクター２０の配置について、ここでパーシャルレスポンスＰＲ（１、２、２、２、１）を例にする。図２を参照する。図２は従来の十状態ビタービデコーダーの出力セレクター３０の配置を表す説明図である。出力セレクター３０は最小値セレクター３２と出力モジュール３３を含む。最小値セレクター３２は１０個の入力端Ｉ０−Ｉ９と１０個の出力端Ｏ０−Ｏ９を含む。入力端Ｉ０−Ｉ９はパスメモリーモジュールに出力されたデジタル信号を受信し、出力端Ｏ０−Ｏ９は信号を出力モジュール３３に出力する。図３を参照する。図３は図２における最小値セレクター３２の出力信号表である。図３の第２列は最小値セレクター３２の諸状況を表し、第１列は第２列に対応する出力信号を表す。なお、図２によれば、出力モジュール３３は１０個のＡＮＤゲート３４と３個のＯＲゲート３６を含む。
【０００４】
前述のように従来の十状態ビタービデコーダーは出力セレクター３０で信号を出力する。しかし、図２と図３に示される通りに従来の出力セレクター３０の構造は複雑であり、システム資源を過度に占めるおそれがある。特にビタービデコーダーに入力される系列信号の増長にしたがって、出力セレクターの回路はよりいっそう複雑になり、システム資源の浪費とコスト増を招来しかねない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は前述の問題を解決するためのビビタービデコーダーの出力信号を判断する方法及び関連装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
この発明によるビタービデコーダーの出力信号を判断する方法は、（ａ）ビタービデコーダーに復号化された信号として、ビタービデコーダーのパスメモリーモジュールに出力されたデジタル信号を受信し、（ｂ）ステップ（ａ）で受信したデジタル信号と予定値を比較し、（ｃ）ステップ（ｂ）の比較結果で出力結果を判断するなどのステップを含む。
【０００７】
この発明は更にビタービデコーダーの出力セレクターを提供する。出力セレクターは、ビタービデコーダーのパスメモリーモジュールから出力されたデジタル信号を受信する受信モジュールと、受信モジュールに受信されたデジタル信号と予定値を比較する判断モジュールと、判断モジュールの比較結果によって出力結果を出力する出力モジュールとを含む。
【発明の効果】
【０００８】
この発明による方法と装置はビタービデコーダーの回路の複雑さを大幅に解消させ、システム資源の浪費を防ぐ。なお、この発明による方法は、入力信号の長さにもかかわらず加算器とコンパレーターだけで出力信号の判断を実行し、従来の技術による欠点を解決できる。
【発明を実施するための最良の形態】
【０００９】
かかる方法及び装置の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【実施例１】
【００１０】
図４を参照する。図４はこの発明によるビタービデコーダーの出力セレクター４０を表す説明図である。出力セレクター４０は受信モジュール４２と、判断モジュール４４と、出力モジュール４６とを含む。受信モジュール４２はビタービデコーダーのパスメモリーモジュール４１から出力されたＮ個のデジタル信号Ｓ１−ＳＮを受信する。そのうちＮはビタービデコーダーの状態数を表す。出力モジュール４６は判断モジュール４４の出力結果によって二進数の出力信号ＤＴｏを発する。判断モジュール４４の動作について図５を参照する。図５はこの発明によるビタービデコーダーの出力信号を判断する方法のフローチャートであり、以下のステップを含む。
【００１１】
ステップ５００：開始。
【００１２】
ステップ５０２：デジタル信号Ｓ１−ＳＮを受信する。
【００１３】
ステップ５０４：デジタル信号Ｓ１−ＳＮの和と、状態数の２分の１とを比較する。デジタル信号Ｓ１−ＳＮの和が状態数の２分の１を上回れば、ステップ５０６を実行し、そうでなければ、ステップ５０８を実行する。
【００１４】
ステップ５０６：出力信号を１とする。
【００１５】
ステップ５０８：出力信号を０とする。
【００１６】
ステップ５１０：終了。
【００１７】
言い換えれば、この発明による方法は、パスメモリーモジュールから出力されたＮ個のデジタル信号Ｓ１−ＳＮの和と、状態数の２分の１（Ｎ／２）とを比較することによって出力信号を判断する。例えば、ＨＤ−ＤＶＤドライブにおけるビタービデコーダーは１０種類の状態を有するため、そのパスメモリーモジュールから出力された１０個のデジタル信号Ｓ１−Ｓ１０の和と５を（状態数の２分の１）比較する。デジタル信号Ｓ１−Ｓ１０の和が５を超えれば、出力信号を１とし、そうでなければ、出力信号を０とする。
【００１８】
すなわち、デジタル信号Ｓ１−Ｓ１０の半数以上が１であれば、その和は必ず５を超える。この場合、半数以上のデジタル信号が１であるため、出力信号を１とする。それに反して、デジタル信号Ｓ１−Ｓ１０の半数以上が０であれば、その和は必ず５を超えない。この場合、半数以上のデジタル信号が０であるため、出力信号を０とする。このような判断方法はＭＬＳＥ法に符合する。もしＳ１−Ｓ１０の和が５であれば、出力信号を１とするかまたは０とするかは、システム設計によって決められる。
【実施例２】
【００１９】
以上のＮ／２は一実施例に過ぎないので、それをＮ／２＋１で取り替えても可能である。デジタル信号Ｓ１−Ｓ１０の和が６（Ｎ／２＋１）を超えれば、Ｓ１−Ｓ１０のうち６個以上の信号は１であるとわかり、出力信号を１とする。そうでなければ、出力信号を０とする。
【００２０】
この発明による方法によって判断モジュール４４が出力信号を判断した後、出力モジュール４６はその結果をシステムに出力する。こうしてこの発明による出力セレクター４０に必要なシステム資源は大幅に減少される。なお、判断モジュール４４は前述の比較を行って出力信号ＤＴｏを判断するには、加算器とコンパレーターしか要しない。
【００２１】
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００２２】
この発明による方法と装置はビタービデコーダーの回路の複雑さを大幅に解消させ、システム資源の浪費を防ぐ。なお、この発明による方法は、入力信号の長さにもかかわらず加算器とコンパレーターだけで出力信号の判断を実行し、従来の技術による欠点を解決できる。
【図面の簡単な説明】
【００２３】
【図１】従来のビタービデコーダーのブロック図である。
【図２】従来の十状態ビタービデコーダーの出力セレクターの配置を表す説明図である。
【図３】図２における最小値セレクターの出力信号表である。
【図４】この発明によるビタービデコーダーの出力セレクターを表す説明図である。
【図５】この発明によるビタービデコーダーの出力信号を判断する方法のフローチャートである。
【符号の説明】
【００２４】
１０                  ビタービデコーダー
１２                  ブランチメトリックユニット
１４                  ＡＣＳユニット
１６                  パスメトリックメモリーモジュール
１８、４１            パスメモリーモジュール
２０、３０、４０      出力セレクター
３２                  最小値セレクター
３３                  出力モジュール
３４                  ＡＮＤゲート
３６                  ＯＲゲート
４２                  受信モジュール
４４                  判断モジュール
４６                  出力モジュール
Ｉ０−Ｉ９            入力端
Ｏ０−Ｏ９            出力端
【図１】
2006033788.tif 000003
【図２】
2006033788.tif 000004
【図３】
2006033788.tif 000005
【図４】
2006033788.tif 000006
【図５】
2006033788.tif 000007