(57)【要約】【課題】本発明は、リングオシレータ（３）において振動モードを、特に高次の振動モードを抑圧する方法を提供する。【解決手段】このリングオシレータは、節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）を介して結合されながら１つのオシレータリングを形成する遅延素子（Ｖ０，Ｖ１，．．．Ｖｊ，．．．Ｖｋ，．．．Ｖｍ，．．．Ｖｎ−１，ＴＶｎ−１）と、このオシレータリングに設けられたゲート素子（Ｔ、ＴＶｎ−１）とを備える。このゲート素子は、ゲート素子（Ｔ、ＴＶｎ−１）を開閉する制御信号（Ｓ）によって作動される。本発明は、節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）に生じるオシレータ信号レベルの少なくとも１つから、制御信号（Ｓ）を導き出すことを意図する。本発明による回路配置は、この目的のため、この機能性に対応して形成されたゲート制御装置を備える。【選択図】図１
2006094511.tif 000002
【特許請求の範囲】
【請求項１】
リングオシレータ（３）において振動モードを、特に高次の振動モードを抑圧する方法において、すなわち、節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）を介して結合されながら１つのオシレータリングを形成する遅延素子（Ｖ０，Ｖ１，．．．Ｖｊ，．．．Ｖｋ，．．．Ｖｍ，．．．Ｖｎ−１，ＴＶｎ−１）と、そのオシレータリングに設けられたゲート素子（Ｔ，ＴＶｎ−１）とを持ち、このゲート素子は、ゲート素子（Ｔ，ＴＶｎ−１）を開閉する制御信号（Ｓ）によって作動される、上記の方法において、節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）に生じるオシレータ信号レベルの少なくとも１つから、制御信号（Ｓ）が導き出されることを特徴とする、上記の方法。
【請求項２】
事前指定されたｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）が作動されることを特徴とする、請求項１に記載の方法。
【請求項３】
規則的間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）が作動されることを特徴とする、請求項２に記載の方法。
【請求項４】
等間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）が作動されることを特徴とする、請求項３に記載の方法。
【請求項５】
直接順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）が作動されることを特徴とする、請求項４に記載の方法。
【請求項６】
その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）は、事前指定されたｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対し、特には規則的間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対し、特には等間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対し、特には直接順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対して、同一のものが選択されることを特徴とする、請求項２から５のいずれかに記載の方法。
【請求項７】
事前指定された節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）の個数（ｋ）は、全ての節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）の総数（ｎ）より小さいものが選択されることを特徴とする、請求項２から６のいずれかに記載の方法。
【請求項８】
事前指定された節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）の選択は、事前指定されていない節点（Ｋ０，Ｋｋ＋１，．．．Ｋｎ−１）のレベルが、予測できない論理状態（ｈｉｇｈ，ｌｏｗ）を取り得ないように行うことを特徴とする、請求項２から７のいずれかに記載の方法。
【請求項９】
１つのシーケンス上に順次並ぶ、事前指定されていない節点（Ｋｋ＋１，．．．Ｋｎ−１）が、ある１つの論理状態（ｈｉｇｈ，ｌｏｗ）から別の論理状態（ｈｉｇｈ，ｌｏｗ）へのレベル遷移を２つ継続的に形成することがないように、事前指定された節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）を選択することを特徴とする、請求項８に記載の方法。
【請求項１０】
リングオシレータ（３）において振動モードを、特に高次の振動モードを抑圧する回路配置において、すなわち、節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）を介して結合されながら１つのオシレータリングを形成する遅延素子（Ｖ０，Ｖ１，．．．Ｖｊ，．．．Ｖｋ，．．．Ｖｍ，．．．Ｖｎ−１，ＴＶｎ−１）と、そのオシレータリングに設けられたゲート素子（Ｔ，ＴＶｎ−１）とを持ち、このゲート素子は、ゲート素子（Ｔ，ＴＶｎ−１）を開閉する制御信号（Ｓ）によって作動される、上記の回路配置において、節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）に生じるオシレータ信号レベルの少なくとも１つから、制御信号（Ｓ）を導き出すために、ゲート制御装置（４）を備えることを特徴とする、上記の方法。
【請求項１１】
事前指定されたｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）を作動するために、ゲート制御装置（４）が形成されていることを特徴とする、請求項１０に記載の回路配置。
【請求項１２】
規則的間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）を作動するために、ゲート制御装置（４）が形成されていることを特徴とする、請求項１１に記載の方法。
【請求項１３】
等間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）を作動するために、ゲート制御装置（４）が形成されていることを特徴とする、請求項１２に記載の方法。
【請求項１４】
直接順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）にある場合にのみ、ゲート素子（Ｔ，ＴＶｎ−１）を開く制御信号（Ｓ）によって、ゲート素子（Ｔ，ＴＶｎ−１）を作動するために、ゲート制御装置（４）が形成されていることを特徴とする、請求項１３に記載の方法。
【請求項１５】
その時々の事前指定された論理状態（ｈｉｇｈ，ｌｏｗ）は、事前指定されたｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対し、特には規則的間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対し、特には等間隔で順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対し、特には直接順次並ぶｋ個の節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）すべてに対して、同一であることを特徴とする、請求項１１から１４のいずれかに記載の回路配置。
【請求項１６】
事前指定された節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）の個数（ｋ）が、全ての節点（Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１）の総数（ｎ）より小さいことを特徴とする、請求項１１から１５のいずれかに記載の回路配置。
【請求項１７】
事前指定された節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）の選択は、事前指定されていない節点（Ｋ０，Ｋｋ＋１，．．．Ｋｎ−１）のレベルが、予測できない論理状態（ｈｉｇｈ，ｌｏｗ）を取り得ないように行われていることを特徴とする、請求項１１から１６のいずれかに記載の回路配置。
【請求項１８】
１つのシーケンス上に順次並ぶ、事前指定されていない節点（Ｋｋ＋１，．．．Ｋｎ−１）が、ある１つの論理状態（ｈｉｇｈ，ｌｏｗ）から別の論理状態（ｈｉｇｈ，ｌｏｗ）へのレベル遷移を２つ継続的に形成することがないように、事前指定された節点（Ｋ１，．．．Ｋｊ，．．．Ｋｋ）が選択されていることを特徴とする、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明の第１の態様に係る上位概念に従い、リングオシレータにおいて振動モードを、とくにより高次の振動モードを、抑制する方法に関する。本発明はさらに、第１０の態様に係るの上位概念に従い、リングオシレータにおいて振動モードを、とくにより高次の振動モードを、抑制する回路配置に関する。
【背景技術】
【０００２】
特に様々な信号位相関係を得るため、いくつかの分野では、長いリングオシレータが用いられる。この場合「長い」とは、必要とされる最小限の３つよりもはるかに多くの遅延段が用いられることを意味する。従来の技術によるこの種のリングオシレータ１は、ｎ個の遅延段Ｖ０，Ｖ１，Ｖ２，．．．Ｖｍ，．．．Ｖｎ−１を持ち、これら遅延段の入力は、対応する節点Ｋ０，Ｋ１，Ｋ２，．．．Ｋｍ，．．．Ｋｎ−１を介して、その都度に後続する遅延段Ｖ０，Ｖ１，Ｖ２，．．．Ｖｍ，．．．Ｖｎ−１の出力と結合されている。このリングオシレータを図３に示す。
【０００３】
リングオシレータの基本振動の振動周波数を可変的なものとする場合、その遅延時間を制御可能な遅延素子が用いられる。遅延時間を制御電圧によって変えることができる場合、この配置は、基本振動を生じるための電圧制御されたオシレータ（ＶＣＯ＝Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  ＯｓｃｉｌｌａｔｏｒまたはＶａｒａｃｔｏｒ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒの頭文字）を形成し、この基本振動は、供給される参照信号に対して位相ロックされている。そしてこのＶＣＯは、位相ロックループ（ＰＬＬ＝Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐの頭文字）に組み込まれる。
【０００４】
いずれの遅延素子でも、定義された位相関係を持つ信号を取り出すことができる。対称性を最大にし、位相関係の基準値からの偏差を最小に抑えるため、遅延素子とその結合はできるだけ同種の仕様とする。
【０００５】
動作電圧のスイッチオン動作の間、遅延素子の入力と出力は、未定義状態にある。動作電圧が特定の値に達すると、遅延素子は正常な動作を開始する。すなわちある１つの時間遅延の後、入力信号から出力信号が導き出される。好ましくは、遅延段の出力信号は、その入力信号の反転されたものとする。最初は全ての遅延素子が未定義状態であるため、多数の信号遷移が伝播する。すなわちオシレータリングの複数箇所で、遅延素子の入力レベルから、遅延の後に出力レベルの変化を生じる。
【０００６】
理想的システムにおいては、この状態はエンドレスに継続する。アナログな遅延素子を持つ現実のシステムでは、先行する遷移があると、後続の遷移は遅延素子による遅延時間が若干短くなる。これは有限な内部抵抗によって生じ、この内部抵抗によって電気的入力接点と出力節点がリチャージされる。この内部抵抗によって、後続の各遷移における２つの異なる最終状態の電圧差が小さくなり、これら遅延素子の出力はその状態をより迅速に変えることができるようになる。したがって後続の遷移はオシレータリングを一周した後、先行する遷移に追いつき、先行する遷移とともに消滅する（「吸引効果」）。これは、リング内に存在する遷移がただ１つとなるまで行われる。これは、反転性遅延素子を奇数個持つ全てのリングで生じる。
【０００７】
しかし現実のオシレータリングではカップリング効果を生じ、これは各遷移相互の接近運動を妨害する。この場合、後続する遷移の上記のような加速効果が優勢となるのは、後続の遅延素子が限られた個数である場合だけである。
【０００８】
したがって１より大きい奇数個の遷移が、オシレータリングに継続して残ることになる。これにより、遅延素子の出力における周波数または位相関係が不定となる。この現象を詳細に論じているものに、例えば、荒井康夫の論文「ＴＭＣ３０４（ＴＭＣ‐ＴＥＧ３）トラブルレポート」―１９９６年４月２２日および１９９６年５月３１日付けＫＥＫ  Ｒｅｓｅａｒｃｈ  Ｊａｐａｎ（Ｎａｔｉｏｎａｌ  Ｈｉｇｈ  Ｅｎｅｒｇｙ  Ａｃｃｅｌｅｒａｔｏｒ  Ｒｅｓｅａｒｃｈ  Ｏｒｇａｎｉｚａｔｉｏｎ）１から８ページ所収―がある。
【０００９】
これに対処する方法は、Ｋｅｉｔｈｌｅｙ  Ｗａｆｅｒｌｉｎｅ、２０００年夏期号２から５ページ所収「Ｒｉｎｇ  Ｏｓｃｉｌｌａｔｏｒ  Ｄｅｓｉｇｎ，Ｔｅｓｔ  ａｎｄ  Ａｐｐｌｉｃａｔｉｎｓ」の説に従って、オシレータリングにゲートを組み込み、このゲートは、入力に依存せず、出力で１つの定義されたレベルを供給するものとすることである。この種のリングオシレータは、遅延素子Ｖ０，Ｖ１，Ｖ２，．．．Ｖｍ，．．．Ｖｎ−１と、従来の技術による遅延素子／ゲート素子組み合わせＴＶｎ−１とを備える。そして前者の遅延素子は、節点Ｋ０，Ｋ１，Ｋ２，．．．Ｋｍ，．．．Ｋｎ−１を介して結合され、１つのオシレータリングを形成するものとする。この種のリングオシレータを、例えば図２に記載する。
【００１０】
機能するために必要な動作電圧に達して初めて、場合によっては遅延素子と組み合わされているゲートＴＶｎ−１が開き、出力はそのレベルを入力に依存して変える。しかしこれが実行可能なのは、対応する制御信号Ｓが得られる場合のみであって、図２の実施例ではゲート制御装置４によって可能となる。
【００１１】
比較回路を用いて外部からの制御信号を生成することが、当社内の従来の技術から知られている。この比較回路は、リングオシレータの動作電圧を、全ての遅延素子が完全に機能可能となる参照電圧と比較する。
【００１２】
リングオシレータでゲートをこのように作動することには基本的に実績があるが、外乱影響、たとえば動作電圧の変動、高周波または放射能関連の放射線による、動作中の望ましくない振動モード、特には高次の振動モードがは、かならずしも全てなくなるとは限らない。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって本発明の課題は、リングオシレータにおける望ましくない振動モードを抑圧する方法と回路配置を提供することである。
【課題を解決するための手段】
【００１４】
本発明はこの課題を、本発明の第１の態様に係るの諸特徴による方法と、第１０の態様に係るの諸特徴による回路配置によって解決する。
【００１５】
本発明の有利な実施形態と発展形を従属する態様に記載した。
【００１６】
本発明は、オシレータリングのレベルから得られた信号によって、上記のゲートを制御するというアイデアに基づく。この制御信号は、通常の振動モードが、すなわち基本振動および／またはその他の望ましい高次の振動が、ゲートの影響を受けないようなものとしなければならない。しかしその他全ての（望ましくない）振動モードが、通常の振動モードを示す基本振動の場合は好ましくは全ての高次の振動モードが、効果的に抑圧されるものとしたい。
【００１７】
本発明は、リングオシレータにおいて振動モードを、特に高次の振動モードを抑圧する方法から出発して、節点に生じるオシレータ信号レベルの少なくとも１つから、制御信号を導き出すことを意図する。このリングオシレータは、節点を介して結合されながらオシレータリングを形成する遅延素子と、オシレータリング内に設けられたゲート素子とを持ち、このゲート素子は、ゲート素子を開閉する制御信号によって作動される。
【００１８】
本発明は、上記に対応してこの種類の回路配置に、１つのゲート制御装置を設ける。この回路配置は、リングオシレータにおいて振動モードを、特には高次の振動モードを抑圧するため、節点０を介して結合されながらオシレータリングを形成する遅延素子と、オシレータリングに設けられたゲート素子とを備える。このゲート素子は、ゲート素子を開閉する制御信号によって作動される。そしてこのゲート素子は、ゲート素子のための前記信号を、節点に生じるオシレータ信号レベルの少なくとも１つから導き出すために設けられ、形成されている。
【００１９】
本方法のとくに有利な変形例では、ある個数の事前指定された節点に生じるレベルが、その時々の事前指定された論理状態にある場合にのみ、ゲート素子を開く制御信号によって、ゲート素子を作動することを意図する。望ましくない状態が望ましくない振動モードに常に割り当てられ、その結果として、望ましい状態または振動だけが「継続伝達」されることが保証される場合にのみ、継続振動が生じる。
【００２０】
装置面では、本発明による回路配置のゲート制御装置は、上記に対応して次のように形成される。すなわち、ある個数の事前指定された節点に生じるレベルが、その時々の事前指定された論理状態（すなわちｈｉｇｈまたはｌｏｗ）にある場合にのみ、ゲート素子を開く信号によって、ゲート素子を作動するために形成される。
【００２１】
本発明は、上記の変形方法の更なる発展形において、次のことを意図する。すなわち、規則的間隔で順次並ぶある個数の節点に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈまたはｌｏｗ）にある場合にのみ、ゲート素子を開く制御信号によって、ゲート素子を作動させるものとする。生じる可能性ある振動モードの個数と種類は、このバリエーションでは簡単な方法で（事前に）指定することができ、したがって対応するオシレータを適切な方法で構成することができる。
【００２２】
それに応じてこの回路配置のゲート制御装置は、次のように形成される。すなわち、規則的間隔で順次並ぶある個数の節点に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈまたはｌｏｗ）にある場合にのみ、ゲート素子を開く制御信号によって、ゲート素子を作動するように形成される。
【００２３】
本発明の方法は、さらに次のような利点がある。すなわち、等間隔で順次並ぶある個数の節点に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈまたはｌｏｗ）にある場合にのみ、ゲート素子を開く信号によって、ゲート素子が作動されるものとする。生じる可能性ある振動モードの個数と種類は、この変形方法ではさらに簡単な方法で（事前に）指定することができ、従って、対応するオシレータを適切な方法で構成することができる。これは、同一種類の遅延素子を用いる場合に特にあてはまることである（対称性が最大のオシレータ）。
【００２４】
本発明による回路配置の場合、この方法を実行するため、ゲート制御装置が次のように形成される。すなわち、等間隔で順次並ぶある個数の節点に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈまたはｌｏｗ）にある場合にのみ、ゲート素子を開く信号によって、ゲート素子を作動するために形成される。
【００２５】
モニタリングのグレードは、次のようにしてさらに高くなる。すなわち、直接順次並ぶある個数の節点に生じるレベルが、その時々の事前指定された論理状態（ｈｉｇｈまたはｌｏｗ）にある場合にのみ、ゲート素子を開く信号によって、ゲート素子が作動されるようにする。モニタリングされ、かつ制御信号生成に利用される節点またはレベルの個数と選択は、望ましいまたはフィルタ濾過される振動モードの種類と個数に依存する。
【００２６】
この方法に対応して、前記の種類の回路配置におけるゲート制御装置を、次のように形成することができる。すなわち、直接順次並ぶある個数の節点に生じるレベルが、その時々の事前指定された論理構造（ｈｉｇｈまたはｌｏｗ）にある場合にのみ、ゲート素子を開く信号によって、ゲート素子を作動するために形成する。
【００２７】
特に高次の振動モードを抑圧するため、以下のようにすれば有利である。すなわち上記のその時々の事前指定された論理状態（ｈｉｇｈまたはｌｏｗ）は、事前指定された節点の個数すべてに対して、特には規則的間隔を置いて順次並ぶ節点の個数すべてに対して、特には等間隔で順次並ぶ節点の個数すべてに対して、特には直接順次並ぶ節点の個数すべてに対して、同一のものを選択する。
【００２８】
したがってそれに対応する回路配置の場合も同様に、次のことを意図する。すなわち上記のその時々の事前指定された論理状態（ｈｉｇｈまたはｌｏｗ）は、事前指定された節点の個数すべてに対して、特には規則的間隔を置いて順次並ぶ節点の個数すべてに対して、特には等間隔で順次並ぶ節点の個数すべてに対して、特には直接順次並ぶ節点の個数すべてに対して、同一のものとする。
【００２９】
モニタリングされる節点の個数を小さく抑えるため、本発明は、事前指定された節点の個数として、全ての節点の総数より小さいものを選択することを意図する。
【００３０】
その場合とくに次のことに留意しなければならない。すなわち事前指定された節点を選択するにあたっては、事前指定されていない節点のレベルが、予測できない論理状態（ｈｉｇｈまたはｌｏｗ）を取ることがないようにする。
【００３１】
基本振動を生成するためには、事前指定された節点を、好ましくは次のように選択する。すなわち、１つのシーケンスに順次並ぶ、事前指定されていない節点が、ある１つの論理状態（ｈｉｇｈまたはｌｏｗ）から別な論理状態（ｈｉｇｈまたはｌｏｗ）へのレベル遷移を２つ生じないように、選択する。
【００３２】
下記に図面を参照して、本発明をさらに詳しく説明する。
【００３３】
本発明を説明するため、まず、図１に示す回路配置の説明をする。図１に記載の回路配置は、遅延素子Ｖ０，Ｖ１，．．．Ｖｊ，．．．Ｖｋ，．．．Ｖｍ，．．．Ｖｎ−１，ＴＶｎ-１を持つリングオシレータ３を含む。これらの遅延素子は同一のものであって、節点Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１を介して結合され、１つのオシレータリングを形成し、好ましくは反転性とする。この場合、遅延素子の１つＶｎ−１は、好ましくは反転性であるゲート素子Ｔと組み合わされて、場合によっては反転性である、遅延／ゲート素子結合物ＴＶｎ-１を形成する。この結合物は、（遅延素子と組み合わされた）ゲート素子ＴＶｎ-１を開閉する制御信号Ｓによって作動される。本発明はゲート制御装置４を設ける。このゲート制御装置４は、節点Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１に生じるオシレータ信号レベルの複数個から、制御信号Ｓを導き出すために形成される。
【００３４】
本発明の機能形態を説明するため、すなわち節点に生じるレベルから、高次の振動モード（基本モードを除く）を抑圧する制御信号Ｓを導き出す方法を説明するため、さらにいくつかの概念を前もって定義する。
【００３５】
１）リングの開始点
ゲート素子ＴＶｎ-１の出力。またはゲート素子を持たないオシレータリングにおける任意の個所。
２）リングの終点
ゲート素子ＴＶｎ-１の入力。またはその出力がリングの開始点である素子の入力。
３）状態Ａ：リング３の開始点と終点が論理状態「ｈｉｇｈ」を持ち、リングオシレータ３には基本モードだけが存在する場合における、個々の遅延素子Ｖ１，．．．Ｖｊ，．．．Ｖｋ，．．．Ｖｍ，．．．Ｖｎ−１，ＴＶｎ-１の出力および入力の状態。
４）状態Ｂ：リング３の開始点と終点が論理状態「ｌｏｗ」を持ち、リングオシレータ３には基本モードだけが存在する場合における、個々の遅延素子Ｖ１，．．．Ｖｊ，．．．Ｖｋ，．．．Ｖｍ，．．．Ｖｎ−１，ＴＶｎ-１の出力および入力の状態。
５）節点Ｋｍ
遅延素子Ｖｍの入力（全てのｍ≧１に対する遅延素子Ｖｍ−１の出力と同義）。
【００３６】
上記の概念定義によって、基本モードにおいて全ての節点Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１が同一状態（ＡまたはＢ）を取るか、さもなければ、状態Ａを取りながら順次並ぶ節点Ｋｊ，．．．Ｋｋのちょうど１ブロックと、状態Ｂを取りながら順次並ぶ節点の１ブロックとが存在するかの、どちらかとなる。全ての節点Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１が状態Ａを取れば、節点Ｋ０は遅延時間の後に状態Ｂを得る。するとこの状態Ｂは、１つの遅延時間を取りながら、順次次の節点すべてＫ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１に続く。状態Ｂが節点Ｋｎ−１に達すると、全ての節点Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１が状態Ｂにあることになる。すると遅延時間の後、節点Ｋ０はふたたび状態Ａを取り、この状態が同様にして伝播する。
【００３７】
オシレータリングに高次の振動モードが存在する場合、全ての節点Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋ，．．．Ｋｍ，．．．Ｋｎ−１が同一の状態を取ることは、いかなる時点にも生じない。
【００３８】
したがって、指定された節点Ｋkまでの全ての節点が状態Ａを取るまでという前提条件で、節点Ｋ０を（節点Ｋｎ−１に依存せず）状態Ａとし、そしてこの前提条件が満たされた後に、節点Ｋ０をふたたび節点Ｋｎ−１に依存するものとしても、基本モードにおいては何ら支障とならない。ｋの値として（ｎ−１）を選択するならば、もはや高次の振動モードは伝播し得ないことが、ただちに明らかである。これは、全ての節点が状態Ａを取るのが必然的となるためである。従って、このことが即座にに基本モードを誘起するのである。
【００３９】
実際においてｋは、若干さらに小さいものを選択する。これは、ゲート素子Ｔの遅延機能が信号だけに働いて、モニタリング回路の遅延時間に影響しないようにするためである。
【００４０】
しかしｋの値は、次のような大きさのものを選択しなければならない。すなわち、いかなることがあっても、リング３の終点まで、モニタリングされないままの部分に、２つの遷移が継続的に形成されることがないような大きさのものである。同じ理由から、０からｋまでの範囲の節点Ｋ０，Ｋ１，．．．Ｋｊ，．．．Ｋｋすべてに、状態Ａであるかどうかモニタリングすることも不要である。２個ごと、または３個ごと、またはｉ個ごとの節点（前記の吸引効果の影響範囲に応じて決める）のモニタリングだけに、限定することができる。モニタリングされる範囲の開始点は、かならずしも節点Ｋ０である必要はない。節点Ｋｊとすることもできる。その場合は、ｋからｊまでのモニタリングされない領域に、２つの遷移が継続的に形成されないことが、保証される必要がある。
【００４１】
定義された領域では、状態Ａの代わりに、もちろん状態Ｂをモニタリングすることもできる。
【図面の簡単な説明】
【００４２】
【図１】本発明による、自動的ゲート制御機能を持つ、リングオシレータの実施例を示す。
【図２】従来の技術によるリングオシレータの構造を示す。望ましくない振動を抑圧するためのゲート素子を持つ。このゲート素子は遅延素子を備える。ゲート素子の出力信号を一定とするか、同素子の入力信号に依存するものとするか、どちらかをゲート制御入力を介して選択する。
【図３】従来の技術によるもので、同種の遅延素子（好ましくは反転性）からなるリングオシレータの構造を示す。このリングオシレータは最大の対称性を持つ。
【符号の説明】
【００４３】
１  リングオシレータ
２  ゲート素子を備えるリングオシレータ
３  レベル制御されたゲート素子を備えるリングオシレータ
４  ゲート制御装置
Ｖ０  遅延素子０
Ｖ１  遅延素子１
Ｖ２  遅延素子２
．．．
Ｖｍ  遅延素子ｍ
．．．
Ｖｎ−１  遅延素子ｎ−１
Ｋ０  節点０
Ｋ１  節点１
Ｋ２  節点２
．．．
Ｋｊ  節点ｊ
Ｋｋ  節点ｋ
．．．
Ｋｍ  節点ｍ
．．．
Ｋｎ−１  節点ｎ−１
Ｓ  制御信号
Ｔ  ゲート素子
ＴＶｎ−１  ゲート素子／遅延素子の組み合わせ物
ｎ  遅延素子の個数
ｊ  節点番号
ｋ  節点番号
ｍ  節点番号
τ  遅延時間
【図１】
2006094511.tif 000003
【図２】
2006094511.tif 000004
【図３】
2006094511.tif 000005
【外国語明細書】
2006094511000001.pdf