(57)【要約】【課題】水蒸気アニールによる半導体薄膜の処理を行う場合であっても導電型によらずにしきい値電圧を確保できる薄膜トランジスタの製造方法および薄膜トランジスタを提供する。【解決手段】基板３１上にＴＦＴ４０、４３を形成し、これらを覆う状態で少なくとも最下層を構成する膜中に水酸基が含有されない層間絶縁膜４０を形成する。その後、水分雰囲気中において熱処理を行うことによりＴＦＴ４０、４３を構成する半導体薄膜３４のダングリングボンドに酸素または水素を結合させると共に、層間絶縁膜４０の緻密化を図る。層間絶縁膜４０は、例えば窒化シリコンからなる。【選択図】図６
2006049535.tif 000002
【特許請求の範囲】
【請求項１】
基板上に薄膜トランジスタを形成する第１工程と、
前記薄膜トランジスタを覆う状態で、少なくとも最下層を構成する膜中に水酸基が含有されない層間絶縁膜を基板上に形成する第２工程と、
前記層間絶縁膜を形成した後、水分雰囲気中での熱処理により前記薄膜トランジスタを構成する半導体薄膜のダングリングボンドに酸素または水素を結合させる第３工程とを行う
ことを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１記載の薄膜半導体装置の製造方法において、
前記第２工程では、窒化シリコンからなる前記層間絶縁膜を形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項３】
請求項１記載の薄膜半導体装置の製造方法において、
前記第２工程では、窒化シリコン膜と酸化シリコン膜との積層構造からなる前記層間絶縁膜を形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項４】
請求項１記載の薄膜半導体装置の製造方法において、
前記第３工程の熱処理は加圧雰囲気で行われる
ことを特徴とする薄膜半導体装置の製造方法。
【請求項５】
請求項１記載の薄膜半導体装置の製造方法において、
前記第１工程では、前記薄膜トランジスタのゲート絶縁膜として膜中に水酸基が含有されない絶縁膜を形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項６】
請求項１記載の薄膜半導体装置の製造方法において、
前記第１工程では、前記薄膜トランジスタにおけるゲート絶縁膜を、当該薄膜トランジスタにおけるゲート電極に積層される形状にパターニングする
ことを特徴とする薄膜半導体装置の製造方法。
【請求項７】
シリコンを主成分とする半導体薄膜のソース領域およびドレイン領域にＶ族の元素を含有する薄膜トランジスタと、この薄膜トランジスタを覆う状態で基板上に設けられた層間絶縁膜とを有する薄膜半導体装置において、
前記層間絶縁膜の少なくとも最下層が窒化シリコン膜からなる
ことを特徴とする薄膜半導体装置。
【請求項８】
シリコンを主成分とする半導体薄膜のソース領域およびドレイン領域にV族の元素を含有する薄膜トランジスタと、この薄膜トランジスタを覆う状態で基板上に設けられた層間絶縁膜とを有する薄膜半導体装置において、
前記層間絶縁膜は、水分雰囲気中における熱処理によって緻密化されたものである
ことを特徴とする薄膜半導体装置。
【請求項９】
請求項７または請求項８に記載の薄膜半導体装置において、
前記薄膜トランジスタを構成するゲート絶縁膜は、前記薄膜トランジスタを構成するゲート電極に積層される形状にパターニングされている
ことを特徴とする薄膜半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜半導体装置の製造方法および薄膜半導体装置に関し、特にはフラットパネルディルプレイにおける表示用駆動パネルの製造に適する薄膜半導体装置の製造方法および薄膜半導体装置に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイには、画素電極の駆動用素子として薄膜トランジスタ（ＴＦＴ：thin film transistor）が設けられている。このうち、半導体薄膜として多結晶シリコン（poly-Ｓｉ）を用いたpoly-Ｓｉ・ＴＦＴは、駆動回路を形成できること、高機能な回路をパネルに内蔵することによりいわゆるシステム−オン−グラス化が可能になることなどの理由から注目されている。ところで、石英基板上ではなく、低コストのガラス基板上へのpoly-Ｓｉ・ＴＦＴの形成を実現するために、製造プロセスの温度を６００℃以下に抑えた、いわゆる低温poly-Ｓｉプロセスの開発が行われてきた。
【０００３】
低温poly-Ｓｉプロセスによるpoly-Ｓｉ・ＴＦＴの製造においては、ガラスなどの絶縁基板上に、プラズマＣＶＤ法によって非晶質シリコン（ａ−Ｓｉ）を半導体薄膜として成膜し、この膜にエキシマレーザーなどの強光を照射してアニール（レーザーアニール）処理することにより多結晶化する方法が用いられている。しかしながら、このようにして得られるpoly-Ｓｉは、結晶粒界や結晶粒内にシリコンの未結合手（ダングリングボンド）を一因とする欠陥準位を多数含むため、欠陥準位にトラップされた電荷により結晶内部を走行する電子、ホール等のキャリアに対して粒界ポテンシャル障壁が形成されることはよく知られている。このポテンシャル障壁が高い場合はキャリア移動度が低くなり、その結果高性能なＴＦＴを形成することができない。
【０００４】
このようなＴＦＴの性能劣化を防止するため、このダングリングボンドに水素などを結合させて終端化させ、欠陥準位を減少させる、いわゆる水素化アニールは従来からよく知られていた。水素化アニールとしては、多結晶シリコン膜上に酸化シリコン膜、窒化シリコン膜等を堆積させ、熱アニールすることで酸化シリコンや窒化シリコン膜中の水素を多結晶シリコン中に拡散させる方法や、水素プラズマ中に基板をさらすことにより水素化させる方法が知られている。しかしながらこのような方法で膜中に導入した水素の内、ダングリングボンドの終端化に寄与している水素原子はごく一部に過ぎず、多くのダングリングボンドは終端化されずに残る。またＳｉ−Ｈ結合エネルギーも約３．０ｅＶ程度であり４００〜５００℃の熱アニールで水素結合は失われてしまう。
【０００５】
そこで、水分雰囲気下での熱処理（水蒸気アニール）を行うことによりダングリングボンドに酸素を結合させ、欠陥準位を低下させる工程が提案されている。Ｓｉ−Ｏ結合の結合エネルギーは約４．７ｅＶとＳｉ−Ｈ結合に比較し高いので、より高温のプロセスやホットキャリアに対しても安定なのである。また特に、水蒸気アニールは、バッチ処理が可能であるため酸素プラズマ法と比較して量産に適し、また酸素アニール法と比較して酸化レートが大きいと言った利点もある。
【０００６】
このような水蒸気アニールを適用したＴＦＴの製造は、次のように行われる。先ず、多結晶化させた半導体薄膜を覆う状態で酸化シリコン膜を形成する。次に、水蒸気アニールを行うことにより、ＴＦＴを構成する半導体薄膜のダングリングボンドに酸素を結合させ当該ダングリングボンドを終端させる。その後、酸化シリコン膜および半導体薄膜をパターニングして素子分離を行い、これらのパターンを覆う状態でゲート絶縁膜を形成し、さらにゲート電極を形成する。このような製造手順において形成されたＴＦＴにおいては、水蒸気アニールにさらされた酸化シリコン膜もゲート絶縁膜の一部として用いられる（以上、下記特許文献１，２参照）。
【０００７】
さらに、低温プロセスで形成した酸化シリコン膜は膜密度が疎であり、膜を構成する原子がダングリングボンドを持つ状態で存在し易く、これが膜中電荷となることがある。また、酸化シリコン膜、窒化シリコン膜などでは、未反応のＳｉが膜中に残留するため、これが固定電荷となる場合もある。さらに素子形成中、あるいは素子形成後に突発的に発生する静電気放電に起因するダメージが膜中に入り易く、これがやはり固定電荷として絶縁膜中に残留し易い。ＴＦＴのゲート絶縁膜や層間絶縁膜中に固定電荷が残留しているとＴＦＴのしきい値電圧（Ｖｔｈ）のシフトを引き起こし、これがＴＦＴのリーク電流の増大を招くため画素ＴＦＴに置いては輝点不良、周辺駆動回路用のＴＦＴにおいては回路動作不良となって現れる。最悪の場合は、静電気放電により絶縁破壊が起きることで、例えば入力端子間での絶縁不良などを引き起こす、という問題点があった。液晶ディスプレイ、有機ＥＬディスプレイ等では絶縁体であるガラス基板上に素子を形成することから、Ｓｉウェハ上に素子を形成する半導体素子に比較して静電気を帯び易いことに加えて上述したような絶縁膜の耐静電気特性が弱いことから、静電気起因の不良が多発するという問題点もあった。
【０００８】
そこで、以上を防止するために、半導体薄膜上に酸化シリコン膜を成膜した後、水蒸気アニールを加圧雰囲気で行うことにより、プラズマＣＶＤ法のような緻密化を図る方法が提案されている（以上、下記特許文献３参照）。
【０００９】
【特許文献１】特開２００２−１５１５２６号公報（図１、図２、および００４０〜００４７参照）
【特許文献２】特開２００２−２０８７０７号公報（図１、および００４２〜００４６参照）
【特許文献３】特開２００３−１８８１８２号公報（００３５，および００３９参照）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述したような水蒸気アニールを行う製造方法を適用して形成された薄膜トランジスタは、半導体薄膜中におけるキャリア移動度は確保されるものの、特にｎチャネルＴＦＴは、しきい値電圧（Ｖｔｈ）が異常にマイナス方向にシフトする現象があり、問題となっていいた。
【００１１】
また同様に、従来の水素化アニールと同様のタイミングで水蒸気アニールを行った場合であっても、しきい値電圧（Ｖｔｈ）の異常シフトが発生している。つまり、図１４に示すように、基板１０１上にＴＦＴ１０２を形成した後、酸化シリコン膜１０３とその上部の窒化シリコン膜１０４とからなる層間絶縁膜１０５を形成し、その後、水分雰囲気Ｈでの水蒸気アニールを施した場合であっても、上述と同様にｎチャネルＴＦＴにおいて、しきい値電圧（Ｖｔｈ）が異常にマイナス方向にシフトする現象が発生するのである。
【００１２】
図１５（１）には、このような手順で水蒸気アニールを行った場合のＴＦＴのＶｇｓ（ゲート電圧）−Ｉｄｓ（ドレイン電流）曲線を示す。また、図１５（２）には、比較として、正常に機能するｎチャンネルＴＦＴにおけるＶｇｓ−Ｉｄｓ曲線を示す。これらの図を比較し、上述した手順で水蒸気アニールを施したｎチャンネルＴＦＴにおいては、しきい値電圧（Ｖｔｈ）が異常にシフトしていることが確認される。
【００１３】
またさらに、低温プロセスによる薄膜半導体装置の製造においては、薄膜トランジスタを覆う層間絶縁膜も低温で成膜する必要があるが、上述したように低温プロセスで成膜した層間絶縁膜は膜密度が疎である。このため、上述したように、層間絶縁膜中に固定電荷が残留して様々な不良を引き起こし、薄膜半導体装置の信頼性を低下させる要因となっていた。
【００１４】
そこで本発明は、導電型によらずにＴＦＴのしきい値電圧を確保できる薄膜トランジスタを備えた信頼性の高い薄膜半導体装置の製造方法および薄膜半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
このような目的を達成するための本発明の薄膜トランジスタの製造方法は、次の手順を有することを特徴としている。先ず第１工程では、基板上に薄膜トランジスタを形成する。次に第２工程では、薄膜トランジスタを覆う状態で、少なくとも最下層を構成する膜中に水酸基（−ＯＨ基）が含有されない層間絶縁膜を基板上に形成する。その後第３工程では、水分雰囲気中において熱処理を行うことにより薄膜トランジスタを構成する半導体薄膜のダングリングボンドに酸素を結合させる。
【００１６】
このような製造方法によれば、薄膜トランジスタ（ＴＦＴ）を覆う状態で、最下層の膜中に−ＯＨ基が含有されない層間絶縁膜が形成される。このため、次に水分雰囲気中での熱処理（水蒸気アニール）においては、薄膜トランジスタに対して層間絶縁膜中の−ＯＨ基の影響を及ぼすことなく、薄膜トランジスタを構成する半導体薄膜のダングリングボンドに酸素が結合されて、ダングリングボンドが酸素または水素で終端される。しかも、層間絶縁膜に対しても水蒸気アニールが施されるため、層間絶縁膜の緻密化が図られる。
【００１７】
ここで、図１には、水蒸気アニール後においての、ＴＦＴを覆う絶縁膜（酸化シリコン膜）中におけるＳｉ−ＯＨ結合濃度と、ｎチャンネルＴＦＴのしきい値電圧（Ｖｔｈ）との関係を示す。また、図２には、ｎチャネルＴＦＴの伝達特性（ゲート電圧−ドレイン電流特性）を、ゲート絶縁膜（酸化シリコン膜）中におけるＳｉ−ＯＨ結合濃度毎に測定した図を示す。尚、Ｓｉ−ＯＨ結合濃度は、薄膜トランジスタの製造工程と同時に同一のチャンバで、Ｓｉウェハ上に成膜した酸化シリコンに対して水蒸気アニールを施した各サンプルについて、フーリエ赤外分光法を用いて測定した。
【００１８】
図１から明らかなように、Ｓｉ−ＯＨ結合濃度とｎチャンネルＴＦＴのＶｔｈはほぼ直線関係にある。すなわち、Ｓｉ−ＯＨ結合濃度が高いほどＶｔｈはマイナス方向にシフトしていることが確認された。これは、図２からも明らかである。
【００１９】
このため、上述した本発明の製造方法のように、薄膜トランジスタ（ＴＦＴ）を覆う状態で、少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜を形成することで、その後に、安定的に確実にダングリングボンドを酸素（一部水素）で終端させるための水蒸気アニールを行った場合であっても、ｎチャンネルにおいてもＶｔｈがマイナス側にシフトすることのない薄膜トランジスタが得られることがわかる。
【００２０】
尚、図１および図２を用いて説明したようなＳｉ−ＯＨ結合濃度に依存したＶｔｈシフトは、ｐチャネルの薄膜トランジスタでは観察されない。このため、このようなｎチャンネルＴＦＴのＶｔｈのシフトは、水蒸気アニールの膜中固定電荷への影響というようなモデルでは現象を説明できない。
【００２１】
ｎチャネルのＴＦＴ素子のみにＶｔｈの大きなマイナスシフトが観察される理由については以下のように考えられる。シリコン中の水素原子の振る舞いについては例えばＰｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ，Ｖｏｌｕｍｅ４１，（１９９０）、ｐ．１２３５４等に示すように、シリコン中の結晶場下でＰ−Ｈ誘導体がＰ-Ｈ→Ｐ+＋Ｈ-…（１）のように解離して安定なＨ-イオンが発生し、これが電場の存在によりシリコン中を移動することが報告されている。一方、Ｓｉ−ＯＨ結合は単独では水素原子が結合する相手がいないため、ＯＨ結合から水素を完全に解離させるには１０００℃以上の高温でアニールする必要があるが、Ｈが結合する相手としてｎチャネルの薄膜トランジスタにおいてはソース/ドレイン中にＰ原子が存在するため、容易にＰ−Ｈ誘導体を作り得る。一旦Ｐ−Ｈ結合ができるとシリコン中で上記（１）式に従いＨ-イオンが発生し、これが薄膜トランジスタのドレイン電界でチャネル中に移動するため負電荷がチャネル中に蓄積し、この結果、Ｖｔｈがマイナス方向にシフトするためと考えられる。一方、ｐチャネルの薄膜トランジスタではソース／ドレイン中に含まれる不純物原子は硼素（Ｂ）で、Ｈと安定的に結合するＶ族の元素（例えばＰ）が存在しない（しても少ない）ため、Ｖｔｈシフトへの影響は殆どないのである。
【００２２】
また、本発明の第１の薄膜半導体装置は、シリコンを主成分とする半導体薄膜のソース領域およびドレイン領域にV族の元素を含有する薄膜トランジスタと、この薄膜トランジスタを覆う状態で基板上に設けられた層間絶縁膜とを有する薄膜半導体装置においては、層間絶縁膜の少なくとも最下層が窒化シリコン膜からなることを特徴としている。
【００２３】
このような第１の構成の薄膜半導体装置では、薄膜トランジスタを覆う層間絶縁膜の少なくとも最下層を窒化シリコン膜で構成したことにより、層間絶縁膜の最下層は−ＯＨ基が殆ど含有されない層となり、上述したようなＶｔｈシフトの小さい薄膜トランジスタを有するものとなる。
【００２４】
そして、本発明は、上記の製造方法により得られた第２の薄膜半導体装置でもあり、シリコンを主成分とする半導体薄膜のソース領域およびドレイン領域にV族の元素を含有する薄膜トランジスタと、この薄膜トランジスタを覆う状態で基板上に設けられた層間絶縁膜とを有する薄膜半導体装置において、層間絶縁膜は水分雰囲気中における熱処理によって緻密化されたものとなる。
【発明の効果】
【００２５】
以上説明したように、本発明の薄膜半導体装置の製造方法によれば、水分雰囲気下の熱処理を行った場合であっても、ｎチャンネルの薄膜トランジスタのＶｔｈが異常シフトを起こすことがなく、導電型によらずに安定したＶｔｈの薄膜トランジスタを得ることが可能であり、しかもこの薄膜トランジスタを覆う層間絶縁膜の緻密化を図ることができるため、層間絶縁膜の耐性電気特性を向上させ静電気起因の不良を防止することができる。この結果、薄膜半導体装置の信頼性の向上を図ることが可能になる。
【００２６】
また、本発明の第１の薄膜半導体装置によれば、薄膜トランジスタを覆う層間絶縁膜の少なくとも最下層を窒化シリコン膜で構成したことにより、ｎチャンネルＴＦＴのしきい値（Ｖｔｈ）を安定化させ信頼性の向上を図ることができる。
【００２７】
そして、本発明の第２の半導体装置によれば、薄膜トランジスタを覆う層間絶縁膜が水分雰囲気中における熱処理によって緻密化された層間絶縁膜によって薄膜トランジスタを覆う構成としたことにより、層間絶縁膜中の固定電荷の影響による不具合の発生が防止され、信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態を、図面に基づいて詳細に説明する。尚、ここでは、製造方法に関する各実施形態を説明するのに先立ち、各実施形態で用いる処理装置の構成を説明し、その後、各実施形態１〜４を説明する。
【００２９】
＜処理装置＞
図３は、下記実施形態において使用される処理装置の一例を示す構成図である。この図に示す処理装置１は、気密にシールされた圧力容器２と、圧力容器２内で気密にシールされた処理室３と、処理室３を加熱するヒータ４と、圧力容器２に接続された昇圧ライン５および減圧ライン６と、処理室３に接続されたガス供給ライン７及び排気ライン８とから構成されている。
【００３０】
処理室３は内壁が石英で構成された石英管であり、金属の混入を防ぐ構成となっている。この処理室３内には、ガラス基板やシリコン基板などの被処理基板（図示省略）を複数枚搭載可能なステージ３ａが配置され、被処理基板をバッチ処理できる構成となっている。
【００３１】
ヒータ４は処理室３の外周を囲むように設けられ、処理室３内を３００〜７００℃に維持できるようになっている。
【００３２】
昇圧ライン５は空気（Ａｉｒ）供給源に接続され、減圧弁ＲＶ、フローメータＦＭ、バルブＶを有し、バルブＶの開閉により圧力容器２に空気（Ａｉｒ）を導入する。一方、減圧ライン６は減圧弁Ｖを備え、圧力容器２内を排気し減圧できるようになっている。
【００３３】
ガス供給ライン７は、処理室３側を下流とした場合の上流部において、窒素ガス（Ｎ2）等の不活性ガス供給ライン７ａ、水供給ライン７ｂ、さらにここでの図示を省略した処理ガス（酸素または亜酸化窒素等）を供給するための処理ガス供給ラインに分枝している。また、このガス供給ライン７には、処理室３内に処理ガスを放出する下流部に、処理ガスを処理室３内と同等の温度に加熱するヒータ７ｃが設けられている。
【００３４】
そして、不活性ガス供給ライン７ａは、窒素（Ｎ2）等の不活性ガスの供給源、減圧弁ＲＶ、フローメータＦＭ、バルブＶを有し、バルブＶの開閉により処理室３内に不活性ガスを供給し、処理室３を所定の処理ガス雰囲気にするとともに処理室３を０．１〜５ＭＰａまで昇圧できるようになっている。水供給ライン７ｂは、ポンプＰおよびバルブＶを有し、水源から水をくみ上げてバルブＶの開閉によりヒータ７ｃに水を供給し、そのヒータ７ｃで水を蒸発させ処理室３内に供給する。また、ここでの図示を省略した処理ガス供給ラインは、酸素または亜酸化窒素等の処理ガスの圧力シリンダーから、各処理ガスを処理室３内に供給する。
【００３５】
このような構成の処理装置１においては、処理室３内を高圧水蒸気の雰囲気に保つことが可能であり、処理室３内に収納した処理基板に対して高圧水蒸気雰囲気下での熱処理（すなわち高圧水蒸気アニール）を施すことができる。これにより、例えば基板表面にプラズマＣＶＤ法等で成膜した酸化シリコン膜に対して高圧水蒸気アニールを行うと、酸化シリコン中に残留する未酸化のシリコンを酸化することができ、酸化膜の緻密化、膜中固定電荷の減少をはかることができるので、酸化膜の膜質の向上を図ることができる。一方、水蒸気アニールにより酸化膜中のＳｉ−ＯＨ結合濃度は増加する。尚、Ｓｉ−ＯＨ結合濃度は水蒸気アニール温度が低いほど高くなる傾向がある。
【００３６】
＜第１実施形態＞
図４〜図６の断面工程図は、第１実施形態の薄膜半導体装置の製造方法を説明するための図である。ここでは、これらの図を用いて薄膜トランジスタとしてトップゲート型のＴＦＴを有する表示用駆動パネル（薄膜半導体装置）の製造方法を説明する。
【００３７】
先ず、図４（ａ）に示すように、絶縁性の基板３１を用意する。この基板３１には、例えば旭ガラス社製ＡＮ６３５、ＡＮ１００、コーニング社製Ｃｏｄｅ１７３７、Ｅａｇｌｅ２０００等が適宜用いられる。
【００３８】
そして、プラズマＣＶＤ法またはＬＰＣＶＤ法等の成膜方法によって、この基板３１上に、バッファ層となる窒化シリコン（ＳｉＮｘ）膜３２を成膜し、さらに酸化シリコン（ＳｉＯｘ）膜３３を約５０ｎｍ〜４００ｎｍの膜厚で成膜する。この際、窒化シリコン膜３２および酸化シリコン膜３３の成膜にプラズマＣＶＤ法を用いる場合には、先ず窒化シリコン膜３２の成膜においては、無機系シランガス（ＳｉＨ4、Ｓｉ2Ｈ6等）とアンモニアガス（ＮＨ3）とを成膜ガスに用いる。また、酸化シリコン膜３３の成膜においては、上記無機系シランガスと酸素（Ｏ2）または亜酸化窒素（Ｎ2Ｏ）とを成膜ガスに用いる。尚、成膜の際の基板温度は４５０℃程度に保つこととする。
【００３９】
以上の後、プラズマＣＶＤ法、反応性熱ＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法によって、酸化シリコン膜３３上に、シリコンまたはシリコンゲルマニウム、またはこれらの積層体からなる半導体薄膜３４を成膜する。ここでは、膜厚が１０〜１００ｎｍ、好ましくは４０ｎｍの半導体薄膜３４を成膜することとする。
【００４０】
その後、必要に応じて、半導体薄膜３４中の残留水素を脱離される脱水素アニールを行う。
【００４１】
次に、図４（ｂ）に示すように、必要に応じて、半導体薄膜３４に対して結晶化を助長させる工程を行う。この際、パルスエキシマレーザー、Ｘｅ（キセノン）アークランプ、高圧ガスの噴き付けなどのエネルギーの照射を行う。これにより、半導体薄膜３４を構成する多結晶中の欠陥を消去するとともに、溶融再結晶化等の方法で結晶粒径を大きくし、または溶融させず結晶欠陥のみを消去し、半導体薄膜３４を構成する材料の結晶性を助長させる。この際、例えば、エキシマレーザーはＸｅＣｌ（塩化キセノン）の波長３０８ｎｍのラインビームレーザーを用い、パルス繰り返し周波数は２００Ｈｚ程度に設定して行われる。また、レーザー照射エネルギーを２００〜４００ｍＪ／ｃｍ2で照射する。
【００４２】
次いで、図４（ｃ）に示すように、半導体薄膜３４をパターンエッチングすることによってアイランド状に分離する。
【００４３】
その後、図４（ｄ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるゲート絶縁膜３５を、約１００ｎｍの膜厚で成膜する。その後、必要に応じて、ここで形成する薄膜トランジスタのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜３４にイオン注入する。この際、イオンビームの加速電圧は２０〜２００ｋｅＶ程度に設定される。
【００４４】
次に、図４（ｅ）に示すように、パターニングされた半導体薄膜３４上にゲート絶縁膜３５を介してゲート電極３６を形成する。この場合、先ず、ゲート絶縁膜３５上にアルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、不純物が添加されたポリシリコン（Doped poly-Si）、あるいはこれらの合金を２００〜８００ｎｍの膜厚に成膜し、これをパターニングすることによってゲート電極３６を形成する。
【００４５】
その後、図５（ｆ）に示すように、ゲート電極３６をマスクにしたイオン注入法によって、ｎ型のＭＯＳトランジスタのＬＤＤ拡散層３７を半導体薄膜３４中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：６Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
【００４６】
次に、図５（ｇ）に示すように、ｎチャンネル領域ａにおけるゲート電極３６の側壁を覆い、かつｐチャンネル領域ｂを覆うレジストパターン３８を形成し、これをマスクにしたイオン注入によって、ｎチャンネルの薄膜トランジスタのソース・ドレイン３９を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜３Ｅ１５／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）４０を形成する。イオン注入後には、レジストパターン３８を剥離する。
【００４７】
さらに、図５（ｈ）に示すように、ｎチャンネル領域ａを覆うレジストパターン４１を形成し、これとｐチェンネル領域ｂのゲート電極３６をマスクにしたイオン注入法によって、ｐチャンネルの薄膜トランジスタのソース・ドレイン４２を形成するための不純物導入を行う。この際、例えば、Ｂ+イオンを用い、注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）４３を形成する。イオン注入後には、レジストパターン４１を剥離する。
【００４８】
以上の後、図６（ｉ）に示すように、ゲート電極３６をマスクとしたエッチングにより、ゲート絶縁膜３４を除去する。これにより、ゲート電極３６に積層された形状にゲート絶縁膜３４をパターニングし、これ以外の半導体薄膜３４に重なるゲート絶縁膜３４部分を除去する。
【００４９】
次に、図６（ｊ）に示すように、ｎＴＦＴ４０およびｐＴＦＴ４３を覆うように、基板３１上に少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４を成膜する。ここでは、膜中に−ＯＨ基が含有されない層間絶縁膜４４の一例として、窒化シリコンからなる層間絶縁膜４４を２００〜４００ｎｍの膜厚で成膜することとする。窒化シリコンは、膜中の酸素含有量が少ないため、膜中における−ＯＨ基濃度は極めて小さい。ただし、膜中に−ＯＨ基が含有されないとは、膜中における−ＯＨ結合濃度が１×１０21ｃｍ-3未満であることとする。
【００５０】
尚、層間絶縁膜４４は、窒化シリコン膜上にさらに酸化シリコン膜を１００〜２００ｎｍの膜厚で形成した積層膜であっても良い。このような積層構造であれば、層間絶縁膜４４の最下層が、膜中に−ＯＨ基が含有されない窒化シリコン膜で構成されることになる。ただしこの場合、上層の酸化シリコン膜の形成を、膜中に水酸基が含有されない成膜方法にて行うことが好ましい。ここで、膜中に水酸基が含有されない成膜方法とは、例えば電子サイクロトロン共鳴プラズマ（electron cyclotron resonance：ＥＣＲ）ＣＶＤ法、またはマグネトロンスパッタ法であることとする。
【００５１】
また、層間絶縁膜４４は、酸窒化シリコン（ＳｉＮｘＯｙ）からなる層であっても良い。この酸窒化シリコンは、無機系シランガス（SiH4、Si2H6、等）と亜酸化窒素を所望の流量比で混合し、プラズマ分解することで得られ、膜中の−ＯＨ結合の量が極めて少なく上述した値の範囲となり得る。
【００５２】
尚、層間絶縁膜４４として酸化シリコン膜を形成した場合、酸化シリコン膜中のＳｉ−ＯＨ結合量（−ＯＨ基濃度）は、例えばフーリエ赤外分光法（ＦＴ−ＩＲ）によって求めることができ、この方法でＯＨ結合量が検出限界以下であれば膜中にＳｉ−ＯＨ結合は無いとみなせる。
【００５３】
以上のようにして、最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４を成膜した後、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で活性化アニール処理を行う。
【００５４】
次いで、図６（ｋ）に示すように、水分雰囲気Ｈ中でのアニール処理、いわゆる水蒸気アニールを行うことにより、ｎＴＦＴ４０およびｐＴＦＴ４３を構成する半導体薄膜３４のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜４４の緻密化を図る。この際の処理条件は、例えば２００〜６００℃、大気圧〜２ＭＰａ、１〜２時間であり、いわゆる「高圧水蒸気アニール」を行う。また、アニール温度については、シリコンに対する水素結合の解離温度が４５０℃付近にあることから４５０℃を超える温度では水素が脱離してするため、４５０℃以下であることが好ましい。さらに、この高圧水蒸気アニールにおける水蒸気雰囲気には、酸素ガス、窒素ガス、不活性ガス、オゾンガス、または亜酸化窒素ガスが含有されていても良い。
【００５５】
ここで、層間絶縁膜４４が緻密化されているかどうかは，ＦＴ−ＩＲの特定波長領域での吸収スペクトルに現れるピークの半値幅が水蒸気アニールをしない膜に比べて狭いことから確認できる。例えば酸化シリコンの場合はＦＴ−ＩＲのスペクトルが１０５０〜１０９０ｃｍ-1付近に吸収ピークを持つが、このピーク半値幅の大小により、酸化シリコン膜の緻密性を判断できる。そして、酸化シリコン膜の場合、１０５０〜１０９０ｃｍ-1付近に現れる吸収ピークの半値幅が９０ｃｍ-1よりも大きい場合は比較的疎な膜であり、８０ｃｍ-1よりも小さい場合は緻密な膜であると判断される。
【００５６】
次いで、図６（ｌ）に示すように、層間絶縁膜４４に、半導体薄膜３４に達するコンタクトホール４６を形成する。そして、このコンタクトホール４６を介して半導体薄膜３４に接続される配線電極４７を形成する。この配線電極４７の形成は、Ａｌ−Ｓｉ等の配線用電極材料をスパッタ成膜し、これをパターニングすることによって行う。
【００５７】
その後、例えばアクリル系有機樹脂からなる平坦化絶縁膜４８を約１μｍの膜厚で塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成する。画素電極５０は、例えば透明導電性材料であるＩＴＯ（Indium Tin Oxide）をスパッタ成膜し、これをパターニングすることによって形成する。また、画素電極５０がＩＴＯからなる場合には、画素電極５０を窒素雰囲気中において約２２０℃で３０分間アニールする。以上により、表示用駆動パネルとなる薄膜半導体装置５１の完成となる。
【００５８】
以上のようにして形成された薄膜半導体装置５１においては、図６（ｊ）を用いて説明したように、ＴＦＴ４０，４３を覆う状態で、最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４が形成される。このため、次に図６（ｋ）を用いて説明した工程で、高圧水蒸気アニールを行う際には、ＴＦＴ４０，４３に対して層間絶縁膜４４中の−ＯＨ基の影響を及ぼすことなく、ＴＦＴ４０，４３を構成する半導体薄膜３４のダングリングボンドに酸素が結合されて、ダングリングボンドが酸素（一部水素）で終端される。
【００５９】
そして特には、上述したように、ＴＦＴ４０，４３に対して層間絶縁膜４４中の−ＯＨ基の影響を及ぼすことなく高圧水蒸気アニールを行うことが可能になるため、ｎＴＦＴ４０のしきい値（Ｖｔｈ）が異常シフトを起こすことがなく、導電型によらずに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になる。また、図６（ｉ）を用いて説明したように、ゲート電極３６に積層される形状にゲート絶縁膜３４をパターニングし、これ以外の半導体薄膜３４に重なるゲート絶縁膜３４部分を除去したことにより、ゲート絶縁膜３４に含有される−ＯＨ基が、ＴＦＴ４０，４３の半導体薄膜３４に影響を及ぼすことを最小限に抑えることができ、さらに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になる。
【００６０】
また、上述したように、層間絶縁膜４４に対しても高圧水蒸気アニールが施されるため、層間絶縁膜４４の緻密化を図ることができる。これにより、層間絶縁膜４４の耐性電気特性を向上させ静電気起因の不良を防止することができる。
【００６１】
以上の結果、薄膜半導体装置５１の信頼性の向上を図ることが可能になる。またこの薄膜半導体装置５１を表示用駆動パネルとして用いることにより、基板３１内のＴＦＴ素子特性ばらつきが少なくなり、ディスプレイパネル上に高機能回路を集積化するシステムディスプレイ液晶パネル、有機ELパネル等への実現に大きく寄与できる。
【００６２】
また、半導体薄膜３４中のダングリングボンドを酸素または水素でターミネートする方法において、水蒸気アニールを行うためスループットも高い。
【００６３】
＜第２実施形態＞
次に、図７の断面工程図を用いて第２実施形態の半導体薄膜の製造方法を説明する。
【００６４】
先ず、先の第１実施形態において図４（ａ）〜図５（ｈ）を用いて説明したと同様の手順で、基板３１上に、ｎＴＦＴ４０とｐＴＦＴ４３とを形成し、レジストパターン４１を剥離するまでを行う。
【００６５】
尚、図４（ｄ）に示す工程では、膜中に水酸基が含有されない成膜方法にてゲート絶縁膜３５の形成を行うことが好ましい。ここで、膜中に水酸基が含有されない成膜方法とは、上述した電子サイクロトロン共鳴プラズマ（electron cyclotron resonance：ＥＣＲ）ＣＶＤ法、またはマグネトロンスパッタ法であることとする。
【００６６】
次に、図７（ｉ）に示すように、ゲート絶縁膜３５を除去することなく、ｎＴＦＴ４０およびｐＴＦＴ４３を覆うように、基板３１上に窒化シリコン膜４４ａを２００〜４００ｎｍの膜厚で形成し、さらに窒化シリコン膜４４ａ膜上に酸化シリコン膜４４ｂを１００〜２００ｎｍの膜厚で形成する。これにより、積層構造の層間絶縁膜４４’を得る。この際、酸化シリコン膜４４ｂの形成は、上述したＥＣＲ−ＣＶＤ法、またはマグネトロンスパッタ法によって行うことが好ましいが、プラズマ−ＣＶＤ法であっても良い。
【００６７】
その後、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で活性化アニール処理を行う。
【００６８】
その後、図７（ｊ）に示す工程は、第１実施形態において図６（ｋ）を用いて説明したと同様の「高圧水蒸気アニール」を行うことにより、ｎＴＦＴ４０およびｐＴＦＴ４３を構成する半導体薄膜３４のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜４４’の緻密化を図る。
【００６９】
次いで、図７（ｋ）に示す工程を、第１実施形態において図６（ｌ）を用いて説明したと同様に行うことにより、配線電極４７、平坦化絶縁膜４８、および画素電極５０を形成し、表示用駆動パネル（薄膜半導体装置）５１’の完成となる。
【００７０】
このうような製造方法であっても、上述した第１実施形態の製造方法と同様に、図７（ｉ），（ｊ）を用いて説明したように、ＴＦＴ４０，４３を覆う状態で、最下層が窒化シリコンからなることでの膜中に−ＯＨ基が含有されない層間絶縁膜４４’が形成され、その後、高圧水蒸気アニールが行われる。したがって、第１実施形態と同様に、導電型によらずに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になると共に、層間絶縁膜４４’の緻密化を図り層間絶縁膜４４’の耐性電気特性を向上させ静電気起因の不良を防止することができるため、薄膜半導体装置５１’の信頼性の向上を図ることが可能になる。
【００７１】
そして特に、ゲート絶縁膜３５を構成する酸化シリコン膜の成膜と、層間絶縁膜４４’の上層を構成する酸化シリコン膜の成膜とを、ＥＣＲ−ＣＶＤ法またはマグネトロンスパッタ法を用いることにより、これらの膜も−ＯＨ基が殆ど含まれない膜となるため、さらにｎＴＦＴ４０のしきい値（Ｖｔｈ）シフトを確実に抑えられる。
【００７２】
＜第３実施形態＞
次に、図８の断面工程図を用いて第３実施形態の半導体薄膜の製造方法を説明する。この図に示す第３実施形態の製造方法が、図７を用いて説明した第２実施形態の製造方法とことなるところは、層間絶縁膜４４”の構成にある、
【００７３】
すなわち、第２実施形態と同様にしてｎＴＦＴ４０およびｐＴＦＴ４３を形成した後、図８（ｉ）に示すように、ゲート絶縁膜３５の除去を行うことなく、ｎＴＦＴ４０およびｐＴＦＴ４３を覆うように、基板３１上に少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４”を成膜する。層間絶縁膜４４”を形成する。この際、第２実施形態とは逆の順に、酸化シリコン膜４４ｂを形成した後、窒化シリコン膜４４ａを形成する。これにより、積層構造の層間絶縁膜４４”を得る。ただし、酸化シリコン膜４４ｂの形成は、ＥＣＲ−ＣＶＤ法またはマグネトロンスパッタ法等の、膜中に−ＯＨ基を含有しない成膜方法によって行うことする。
【００７４】
その後、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で活性化アニール処理を行う。
【００７５】
その後、図８（ｊ）に示す工程は、第１実施形態において図６（ｋ）を用いて説明したと同様の「高圧水蒸気アニール」を行うことにより、ｎＴＦＴ４０およびｐＴＦＴ４３を構成する半導体薄膜３４のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜４４’の緻密化を図る。
【００７６】
次いで、図８（ｋ）に示す工程を、第１実施形態において図６（ｌ）を用いて説明したと同様に行うことにより、配線電極４７、平坦化絶縁膜４８、および画素電極５０を形成し、表示用駆動パネル（薄膜半導体装置）５１”の完成となる。
【００７７】
このうような製造方法では、図８（ｉ），（ｊ）を用いて説明したように、ＴＦＴ４０，４３を覆う状態で、最下層が−ＯＨ基を含有しない酸化シリコン膜４４ｂからなる層間絶縁膜４４’が形成され、その後、高圧水蒸気アニールが行われる。したがって、第１実施形態および第２実施形態と同様に、導電型によらずに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になると共に、層間絶縁膜４４’の緻密化を図り層間絶縁膜４４”の耐性電気特性を向上させ静電気起因の不良を防止することができるため、薄膜半導体装置５１”の信頼性の向上を図ることが可能になる。
【００７８】
＜第４実施形態＞
次に、図９，１０の断面工程図を用いて第４実施形態の半導体薄膜の製造方法を説明する。ここでは、これらの図を用いて薄膜トランジスタとしてボトムゲート型のＴＦＴの製造方法を説明し、さらにはこれを用いた表示用駆動パネル（薄膜半導体装置）の製造方法を説明する。
【００７９】
先ず、図９（ａ）に示すように、第１実施形態と同様の絶縁性の基板７１上にゲート電極７２を形成する。この場合、先ず、基板７１上に、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）またはこれらの合金等を２０〜２５０ｎｍの膜厚で形成し、これをパターニングすることによってゲート電極７２を形成する。
【００８０】
次に、図９（ｂ）に示すように、プラズマＣＶＤ法、常圧ＣＶＤ法、または減圧ＣＶＤ法によって、基板７１上にゲート電極７２を覆う状態で、窒化シリコン膜７３を３０〜５０ｎｍの膜厚で成膜し、さらに続けて酸化シリコン膜７４を５０〜２００ｎｍの膜厚で成膜し、ゲート絶縁膜７５を得る。その後、さらに続けて、ゲート絶縁膜７５上に、第１実施形態と同様の半導体薄膜７６を成膜する。以上の成膜工程は、同一チャンバ内において連続して行われることとする。
【００８１】
次いで、必要に応じて、半導体薄膜７６の形成に続けて、半導体薄膜７６に対して、パルスエキシマレーザー、ＸｅアークランプなどのエネルギーＥの照射、または高温のＮ2ガスなどを吹き付けることによる急速昇温を行い、半導体薄膜７６の結晶性を助長させる。この工程は、第１実施形態で図４（ｂ）を用いて説明したと同様に行われる。
【００８２】
その後、図９（ｃ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるキャップ絶縁膜７７を１００〜２００ｎｍの膜厚で成膜する。その後、必要に応じてＴＦＴのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜７６にイオン注入する。この際、イオンビームの加速電圧は１０〜１００ｋｅＶ程度に設定される。
【００８３】
次いで図９（ｄ）に示すように、基板７１側からの裏面露光によって、ゲート電極７２をマスクとしてキャップ絶縁膜７７上にレジストパターン７８を形成する。そして、レジストパターン７８をマスクにしたエッチングにより、ゲート電極７２上を残して他の部分のキャップ絶縁膜７７を除去する。
【００８４】
次に、図９（ｅ）に示すように、レジストパターン７８をマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）のＬＤＤ拡散層７９を半導体薄膜７６中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：４Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
【００８５】
その後、図１０（ｆ）に示すように、ｎチャンネル領域ａにおけるゲート電極７２上およびＬＤＤ拡散層７９上、さらにｐチャンネル領域ｂ全体を覆うレジストパターン８０を形成し、これをマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）のソース・ドレイン８１を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜１Ｅ１５／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した、質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ｎＴＦＴ８２を形成する。イオン注入後には、レジストパターン８０を剥離する。
【００８６】
次いで、図１０（ｇ）に示すように、ｎチャンネル領域ａ全体と、ｐチャンネル領域ｂのゲート電極７２上を覆うレジストパターン８３を形成し、これをマスクにしたイオン注入法によって、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）８５のソース・ドレイン８４を形成するための不純物導入を行う。この際、例えば、Ｈ2希釈のＢ2Ｈ6ガスを用い、Ｂ+イオンを注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ＰチャンネルＴＦＴ８５を形成する。イオン注入後には、レジストパターン８３を剥離する。
【００８７】
次いで、半導体薄膜７６中に導入した不純物の活性化アニール処理を行う。この活性化アニール処理は、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で行われる。
【００８８】
その後、図１０（ｈ）に示すように、半導体薄膜７６をパターニングしてアイランドに分離することにより、各ｎＴＦＴ８２、ｐＴＦＴ８５を素子分離する。次いで、キャップ絶縁膜７７、ｎＴＦＴ８２、ｐＴＦＴ８５を覆う状態で、少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜８６を成膜する。ここでは、膜中に−ＯＨ基が含有されない層間絶縁膜８６の一例として、窒化シリコンからなる層間絶縁膜８６を１００〜４００ｎｍの膜厚で成膜する。尚、この層間絶縁膜８６は、第１実施形態において図６（ｊ）を用いて説明した層間絶縁膜８６と同様のものであって良い。
【００８９】
次いで、図１０（ｉ）に示す工程は、第１実施形態において図６（ｋ）を用いて説明したと同様の「高圧水蒸気アニール」を行うことにより、ｎＴＦＴ８２およびｐＴＦＴ８５を構成する半導体薄膜７６のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜８６の緻密化を図る。
【００９０】
以上の後には、第１実施形態において図６（ｌ）を用いて説明したと同様に行われる。すなわち、図１１（ｊ）に示すように、層間絶縁膜８６に、半導体薄膜７６に達するコンタクトホール８７を形成する。そして、このコンタクトホール８７を介して半導体薄膜７６に接続される配線電極４７を形成する。その後、平坦化絶縁膜４８を塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成し、表示用駆動パネルとなる薄膜半導体装置８８の完成となる。
【００９１】
以上の製造方法であっても、上述した第１実施形態の製造方法と同様に、図１０（ｈ），（ｉ）を用いて説明したように、ＴＦＴ８２，８５を覆う状態で、窒化シリコンからなることでの膜中に−ＯＨ基が含有されない層間絶縁膜８６が形成され、その後、高圧水蒸気アニールが行われる。したがって、第１実施形態と同様に、導電型によらずに安定したＶｔｈのＴＦＴ８２，８５を得ることが可能になると共に、層間絶縁膜８６の緻密化を図り層間絶縁膜８６の耐性電気特性を向上させ静電気起因の不良を防止することができるため、薄膜半導体装置８８の信頼性の向上を図ることが可能になる。
【実施例】
【００９２】
ガラス基板上にマトリックス状に形成した２８個の独立したＴＦＴの特性を測定した結果を図１２，１３に示す。図１２，１３の（１）には、上述した第３実施形態の方法により製造した薄膜トランジスタの伝達特性を示す。また各図１２，１３の（２）には、比較として従来の窒素雰囲気中アニールで水素化した薄膜トランジスタの伝達特性を示す。尚、図１２はｎＴＦＴの伝達特性であり、図１３はｐＴＦＴの伝達特性である。また、従来の窒素雰囲気中アニールは、第３実施形態における高圧水蒸気アニールと同じタイミングで行った。
【００９３】
図１２（２）から明らかなように、従来の窒素雰囲気中アニールで水素化して得たｎＴＦＴでは、スパッタ工程による層間絶縁膜に静電気ダメージが入り、これが膜中電荷になるため、Ｎチャネルではサブスレショルド領域に「こぶ」状のばらつき特性（図中Ａ部）となって現れる。また、図１３（２）から明らかなように、従来の窒素雰囲気中アニールで水素化して得たｐＴＦＴでは、上記膜中電荷によりリーク電流の増大として現れる。このような特性ばらつきを抑えるために従来は配線電極のスパッタ工程後に更に２００℃程度で熱アニール工程を行い、スパッタによるダメージを低減する工程が必須だった。しかしこのような熱アニールでも一部のダメージは回復せずに残るため、従来は特性ばらつきの原因になっていた。
【００９４】
これに対し、図１２（１）および図１３（１）から明らかなように、第３実施形態の製造方法ではｎＴＦＴ、ｐＴＦＴともに、層間絶縁膜を形成した後に高圧水蒸気アニールを行うことにより層間絶縁膜が緻密化されている。これにより、高圧スパッタ工程によるダメージは殆ど無く、特性ばらつきも極めて小さく抑えられていることがわかる。
【００９５】
また、図１２（１）に示したように、第３実施形態の方法では、水蒸気アニールを行った場合であっても、ｎＴＦＴのしきい値（Ｖｔｈ）シフトが抑えられていることが確認された。また、図１２（２）の従来例と比較しても、しきい値（Ｖｔｈ）のばらつき自体が小さく抑えられていることが確認された。
【図面の簡単な説明】
【００９６】
【図１】酸化シリコン膜中Ｓｉ−ＯＨ結合濃度とｎチャンネルＴＦＴのしきい値（Ｖｔｈ）との関係を示すグラフである。
【図２】酸化シリコン膜中Ｓｉ−ＯＨ結合濃度毎のｎチャネルＴＦＴの伝達特性（ゲート電圧−ドレイン電流特性）を示すグラフである。
【図３】本発明の製造方法に用いる処理装置の一例を示す構成図である。
【図４】第１実施形態の製造方法を示す断面工程図（その１）である。
【図５】第１実施形態の製造方法を示す断面工程図（その２）である。
【図６】第１実施形態の製造方法を示す断面工程図（その３）である。
【図７】第２実施形態の製造方法を示す断面工程図である。
【図８】第３実施形態の製造方法を示す断面工程図である。
【図９】第４実施形態の製造方法を示す断面工程図（その１）である。
【図１０】第４実施形態の製造方法を示す断面工程図（その２）である。
【図１１】第４実施形態の製造方法を示す断面工程図（その３）である。
【図１２】第３実施形態のｎＴＦＴの伝達特性（ゲート電圧−ドレイン電流特性）を示すグラフ（１）と、比較のグラフ（２）である。
【図１３】第３実施形態のｐＴＦＴの伝達特性（ゲート電圧−ドレイン電流特性）を示すグラフ（１）と、比較のグラフ（２）である。
【図１４】従来の製造方法の一例を説明する断面図である。
【図１５】従来の製造方法の課題を説明するグラフである。
【符号の説明】
【００９７】
３１，７１…基板、３４，７６…半導体薄膜、３５，７５…ゲート絶縁膜、３６，７２…ゲート電極、３９，８１…ソース・ドレイン、４０，８２…ｎＴＦＴ（薄膜トランジスタ）、４３，８５…ｐＴＦＴ（薄膜トランジスタ）、４４，４４’，４４”，８６…層間絶縁膜、５１，５１’，５１”，８８…薄膜半導体装置
【図１】
2006049535.tif 000003
【図２】
2006049535.tif 000004
【図３】
2006049535.tif 000005
【図４】
2006049535.tif 000006
【図５】
2006049535.tif 000007
【図６】
2006049535.tif 000008
【図７】
2006049535.tif 000009
【図８】
2006049535.tif 000010
【図９】
2006049535.tif 000011
【図１０】
2006049535.tif 000012
【図１１】
2006049535.tif 000013
【図１２】
2006049535.tif 000014
【図１３】
2006049535.tif 000015
【図１４】
2006049535.tif 000016
【図１５】
2006049535.tif 000017