(57)【要約】【課題】  過電流検出により負荷が非常に低インピーダンスの時でも、補助半導体スイッチのオフ状態を保持するスイッチング電源装置を提供する。【解決手段】  主半導体スイッチＱ１のソースと補助半導体スイッチＱ２のソースには、抵抗Ｒ１の一端と、制御回路１６のパルスバイパルス動作ブロックＢ１、および過電流検知ブロックＢ３が接続されている。また、制御回路１６において過電流検知ブロックＢ３がラッチブロックＢ４だけでなく、ドライブタイミングブロックＢ２にも接続されている。したがって、過電流を検知したとき過電流検知信号を生成することによって、所定の動作規制時間だけ補助半導体スイッチＱ２のオフ状態を保持できる。【選択図】  図１
2006033905.tif 000002
【特許請求の範囲】
【請求項１】
トランスを介して直流電源から負荷に電力を供給するスイッチング電源装置において、
前記トランスの第一巻線に直列に接続された主半導体スイッチと、
前記主半導体スイッチに並列に接続されたスナバコンデンサと、
前記主半導体スイッチがオンする前にオンすることによって、前記スナバコンデンサの電荷を放電する補助半導体スイッチと、
前記負荷に流れる過電流が検知されると前記主半導体スイッチおよび補助半導体スイッチをオフ状態に切り換えるとともに、前記過電流が所定の規制猶予期間を越えて継続して検知されると前記負荷への電力供給を停止するように制御する制御回路と、
を備え、
前記制御回路では、前記過電流を検知したとき過電流検知信号を生成することによって、所定の動作規制時間だけ前記補助半導体スイッチのオフ状態を保持するようにしたことを特徴とするスイッチング電源装置。
【請求項２】
トランスを介して直流電源から負荷に電力を供給するスイッチング電源装置において、
前記トランスの第一巻線に直列に接続された主半導体スイッチと、
前記主半導体スイッチに並列に接続されたスナバコンデンサと、
前記主半導体スイッチがオンする前にオンすることによって、前記スナバコンデンサの電荷を放電する補助半導体スイッチと、
前記負荷に流れる過電流が検知されると前記主半導体スイッチおよび補助半導体スイッチをオフ状態に切り換えるとともに、前記過電流が所定の規制猶予期間を越えて継続して検知されると前記負荷への電力供給を停止するように制御する制御回路と、
を備え、
前記制御回路では、電力供給の開始に際して、前記負荷の電圧が所定の大きさになるまでの間、前記補助半導体スイッチのオフ状態を保持するようにしたことを特徴とするスイッチング電源装置。
【請求項３】
前記制御回路では、さらに前記過電流を検知したとき過電流検知信号を生成することによって、所定の動作規制時間だけ前記補助半導体スイッチのオフ状態を保持するようにしたことを特徴とする請求項２記載のスイッチング電源装置。
【請求項４】
トランスを介して直流電源から負荷に電力を供給するスイッチング電源装置において、
前記トランスの第一巻線に直列に接続された主半導体スイッチと、
前記主半導体スイッチに並列に接続されたスナバコンデンサと、
前記主半導体スイッチがオンする前にオンすることによって、前記スナバコンデンサの電荷を放電する補助半導体スイッチと、
前記負荷に流れる過電流が検知されると前記主半導体スイッチおよび補助半導体スイッチをオフ状態に切り換えるとともに、前記過電流が所定の規制猶予期間を越えて継続して検知されると前記負荷への電力供給を停止するように制御する制御回路と、
を備え、
前記制御回路では、前記過電流を検知したことで前記主半導体スイッチが所定のオン期間未満で前記補助半導体スイッチと同時にオフ状態に切り換えられたとき、前記主半導体スイッチがつぎにオフするまでの所定期間だけ前記補助半導体スイッチのオフ状態を保持するようにしたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスを介して直流電源から負荷に電力を供給するスイッチング電源装置に関し、とくにソフトスイッチング（零電圧スイッチング）方式によってシンプルな構成でスイッチング損失を抑制できるスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から、トランスを介して直流電源から負荷に電力を供給するスイッチング電源装置では、その力率改善と波形改善を行うために種々の工夫がなされている（特許文献１参照）。
【０００３】
図１８は、従来のスイッチング電源装置の構成を示す回路図である。
図１８において、交流電源が入力する入力端子１０，１１にはダイオードブリッジＤ１〜Ｄ６からなる整流回路１２が接続されている。スイッチング電源装置の変圧器１３には、第一巻線Ｎ１、第三巻線Ｎ３、および第四巻線Ｎ４が共通する鉄心の一次側に設けられ、負荷が接続される二次側には第二巻線Ｎ２が設けられている。また、整流回路１２の出力端子となるダイオードＤ１，Ｄ２のカソードと接地点との間には、変圧器１３の第三巻線Ｎ３、第一巻線Ｎ１、主半導体スイッチＱ１、および抵抗Ｒ１が順次直列に接続されており、主半導体スイッチＱ１にはダイオードＤ１１が逆並列に接続されている。また、変圧器１３の第四巻線Ｎ４と第一巻線Ｎ１との接続点には、平滑用のコンデンサＣ１の一端が接続され、その他端が接地されている。さらに、入力端子１０，１１には、ダイオードＤ３，Ｄ４を介してインダクタンスＬ１の一端が接続され、その他端が変圧器１３の第一巻線Ｎ１と主半導体スイッチＱ１との接続点に接続されている。
【０００４】
この主半導体スイッチＱ１には、変圧器１３の第四巻線Ｎ４、ダイオードＤ８、および補助半導体スイッチＱ２の直列回路が並列に接続されている。また、ダイオードＤ１１のアノードと主半導体スイッチＱ１のドレインとの間にはスナバコンデンサＣｓの一端が接続され、スナバコンデンサＣｓの他端は主半導体スイッチＱ１のソースとダイオードＤ１１のカソードおよび抵抗Ｒ１との接続点に接続されている。一方、変圧器１３の第二巻線Ｎ２にはダイオードＤ７とコンデンサＣ２との直列回路が接続されている。コンデンサＣ２の両端からは、変圧器１３の第二巻線Ｎ２側に発生する電圧を整流・平滑して得られる直流電圧が、出力端子１４，１５を介して図示しない負荷に供給される。
【０００５】
制御回路１６は、負荷に供給される直流電圧値（フィードバック電圧Ｖｃｏｍｐ）に基づいて２つの半導体スイッチＱ１，Ｑ２をオン・オフ制御することにより、負荷へ供給する直流電圧値を所望する大きさに制御するようにしたものである。この制御回路１６は、負荷状態に応じて半導体スイッチＱ１，Ｑ２のオン幅を制限するパルスバイパルス信号Ｄｐｐを生成するパルスバイパルス動作ブロックＢ１と、半導体スイッチＱ１，Ｑ２のオンオフタイミングを決めるドライブタイミングブロックＢ２と、継続した過電流に対して動作を規制し、さらにその規制猶予期間ｔｄｌａを設定する過電流検知ブロックＢ３と、ラッチ停止するためのラッチブロックＢ４と、半導体スイッチＱ１，Ｑ２のゲート信号を生成するドライバブロックＢ５と、ドライブタイミングブロックＢ２とラッチブロックＢ４をドライバブロックＢ５に接続する２つのオアゲートＯＲ１，ＯＲ２とから構成されている。
【０００６】
図１９は、従来のスイッチング電源装置の動作波形を示すタイミング図である。
この図１９に示すように、クロック信号Ｃｌｋが制御回路１６のドライブタイミングブロックＢ２に入力されると、時刻Ｔａでクロック信号ＣｌｋがＨになり、同図（ｂ）に示すように補助半導体スイッチＱ２がターンオンする。つぎに、一定時間ｔ１が経過した時刻Ｔｂで、同図（ａ）に示すように主半導体スイッチＱ１がターンオンする。つぎに、一定時間ｔ２が経過した時刻Ｔｃになると、補助半導体スイッチＱ２がターンオフし、その後、時刻Ｔｄにはクロック信号ＣｌｋがＬになって、主半導体スイッチＱ１もターンオフする。
【０００７】
２つの半導体スイッチＱ１，Ｑ２は、それぞれ抵抗Ｒ１を介して接地されているので、これらの半導体スイッチＱ１，Ｑ２がオンすると、抵抗Ｒ１には所定の電流が流れる。そのとき発生する抵抗Ｒ１の両端電圧Ｖｒ１は、制御回路１６のパルスバイパルス動作ブロックＢ１に入力される。
【０００８】
このとき、パルスバイパルス動作ブロックＢ１では、基準値として設定されている所定の電圧Ｖｐｐを越えるか、変圧器１３の二次側からのフィードバック電圧Ｖｃｏｍｐに基づく比較電圧を越えたときに、負荷状態に応じた半導体スイッチＱ１，Ｑ２のオン幅が制限される（パルスバイパルス動作）。すなわち、両端電圧Ｖｒ１が所定の電圧Ｖｐｐ、またはフィードバック電圧Ｖｃｏｍｐのいずれか小さい電圧値より大きくなると、図１９（ｃ）に示すパルスバイパルス信号ＤｐｐがドライブタイミングブロックＢ２に出力される。ドライブタイミングブロックＢ２では、通常であれば遅延要素Ｔ１，Ｔ２によって設定されるタイミングで半導体スイッチＱ１，Ｑ２がオンし、それぞれドライブ信号ＧＤ１，ＧＤ２がオアゲートＯＲ１，ＯＲ２とドライバブロックＢ５とを介して半導体スイッチＱ１，Ｑ２のゲートに供給される。しかし、ここでパルスバイパルス信号Ｄｐｐが検出されると、２つの半導体スイッチＱ１，Ｑ２へのドライブ信号ＧＤ１，ＧＤ２がともに停止される。
【０００９】
また、抵抗Ｒ１の両端電圧Ｖｒ１は過電流検知ブロックＢ３にも入力され、この過電流検知ブロックＢ３では過電流検知レベルとして設定した所定の電圧Ｖｏｃ（ただし、Ｖｏｃ≦Ｖｐｐ）以上の入力があると、図１９（ｄ）に示す過電流検知信号Ｄｏｃが生成される。そして、一定の動作規制時間ｔｏｃ以内に過電流検知信号Ｄｏｃが繰り返し生成され、それが一定の規制猶予期間ｔｄｌａ以上継続したときに、ラッチ信号ＤｌａｔがラッチブロックＢ４にセット信号Ｓとして供給される。ラッチブロックＢ４では出力信号Ｑが駆動停止継続信号Ｄｆｌｔとして出力されると、この駆動停止継続信号Ｄｆｌｔによってドライブ信号ＧＤ１，ＧＤ２がともに停止され、ドライバブロックＢ５では半導体スイッチＱ１，Ｑ２がオンしない動作停止状態を保持できる。
【００１０】
このラッチブロックＢ４へ入力する信号が、過電流検知信号Ｄｏｃではなくラッチ信号Ｄｌａｔとなっているのは、過電流検知信号Ｄｏｃが一定の規制猶予期間ｔｄｌａの間、継続してＨレベルであったとき初めて、ラッチブロックＢ４をラッチするためである。すなわち、ラッチブロックＢ４へのセット信号Ｓのタイミングを規制猶予期間ｔｄｌａだけ遅らせて、ラッチブロックＢ４をラッチするためである。ここでは、そもそも規制猶予期間ｔｄｌａを設定している目的は、連続して、あるいは間欠的に抵抗Ｒ１の両端電圧Ｖｒ１が一定時間以上にわたって過電流検知レベル（所定の電圧Ｖｏｃ）を越えている過電流動作状態の場合に、スイッチング電源装置の出力を停止保持することによって電源を保護することにある。なお、単発の過電流動作時にはパルスバイパルス動作によって、出力の制限が行われる。ただし、負荷短絡のような非常に大きな過電流に対して出力を停止保持するために、別個の短絡検知ブロックを設ける場合もある。
【００１１】
図２０は、従来のスイッチング電源装置全体の動作波形を示すタイミング図である。ここでは、従来のスイッチング電源装置のスイッチング制御動作について、同図（ａ）に示すクロック信号Ｃｌｋの１サイクルを期間Ｉ〜IVに区分して説明する。
【００１２】
期間Ｉでは、同図（ｂ），（ｃ）のＱ１オン信号ＧＤ１、Ｑ２オン信号ＧＤ２に示すように、主半導体スイッチＱ１がオフであって、補助半導体スイッチＱ２がオンするから、スイッチング電源装置には図２１に示すような電流経路が形成される。主半導体スイッチＱ１をオンする前に補助半導体スイッチＱ２をオンし、スナバコンデンサＣｓの電荷が変圧器１３の第四巻線Ｎ４を介して放電される（図２０（ｆ））。この第四巻線Ｎ４は、ここではスナバコンデンサＣｓを電源とするため、図２１に示されている矢印の極性に励磁される。
【００１３】
このとき、変圧器１３の第一巻線Ｎ１と第四巻線Ｎ４は、一つの変圧器１３の巻線を構成しているため、第一巻線Ｎ１にも図２１に示す極性で逆起電圧Ｖｎ１が発生して、励磁電流Ｉｎ１が流れ、スナバコンデンサＣｓの電荷は第一巻線Ｎ１を介して電解コンデンサＣ１に回生される。この励磁電流（回生電流）Ｉｎ４については、
（Ｎ４の巻数）×Ｉｎ４=（Ｎ１巻数）×Ｉｎ１
の関係が成り立つ。また、励磁電流Ｉｎ４が流れる期間は、第四巻線Ｎ４と第一巻線Ｎ１の漏れインダクタンスとスナバコンデンサＣｓにより決定される。
【００１４】
期間IIでは、スイッチング電源装置には図２２に示すような電流経路が形成される。スナバコンデンサＣｓの電圧が零電圧になったところで主半導体スイッチＱ１がオンし、主半導体スイッチＱ１は零電圧、零電流スイッチング状態となる。このとき、第一巻線Ｎ１には電解コンデンサＣ１の電圧が印加され、変圧器１３の第二巻線Ｎ２、第三巻線Ｎ３、および第四巻線Ｎ４には、それぞれ図２２に示されている矢印の極性に逆起電圧Ｖｎ２，Ｖｎ３，Ｖｎ４が発生する。そのため、補助半導体スイッチＱ２の励磁電流Ｉｎ４は、逆起電圧Ｖｎ４のために減少する。そして、励磁電流Ｉｎ４が零となった時点で補助半導体スイッチＱ２がオフし、補助半導体スイッチＱ２は零電圧、零電流スイッチング状態となる。なお、期間Iにおいて励磁電流Ｉｎ４は、変圧器１３の励磁エネルギーとして蓄えられているため、主半導体スイッチＱ１がオンしたとき、励磁電流Ｉｎ１は励磁エネルギー分の初期値をもって流れる。
【００１５】
期間IIIでは、スイッチング電源装置には図２３に示すような電流経路が形成される。主半導体スイッチＱ１がオフすると励磁電流Ｉｎ１はスナバコンデンサＣｓに流れ込むため、主半導体スイッチＱ１は零電圧スイッチングとなり、また、変圧器１３に蓄えられた励磁エネルギーは第二巻線Ｎ２から放出する。第三巻線Ｎ３に発生する電圧Ｖｎ３と入力端子１０，１１間に加わる電圧との和が、電解コンデンサＣ１の両端電圧Ｖｃ１より大きくなったとき（入力電圧＋Ｖｎ３＞Ｖｃ１）、第三巻線Ｎ３に電流が流れる。このとき、主半導体スイッチＱ１には、電圧（Ｖｃ１＋Ｖｎ１）が加わり、補助半導体スイッチＱ２には、電圧（Ｖｃ１＋Ｖｎ１＋Ｖｎ４）が加わる。
【００１６】
この期間IIIには、スナバコンデンサＣｓと第一巻線Ｎ１の漏れインダクタンスにより振動が発生し、第一巻線Ｎ１には振動電流Ｉｎ１が流れる。このため、変圧器１３の第二巻線Ｎ２と第三巻線Ｎ３にも、振動電流Ｉｎ１の影響を受けて振動電流Ｉｎ２，Ｉｎ３が流れる。また、インダクタンスＬ１には電解コンデンサＣ１の両端電圧Ｖｃ１に関係なく電流を流せる。図中Ｑ２耐圧とあるのは、補助半導体スイッチＱ２の耐圧（ブレークダウン電圧）である。
【００１７】
期間IVでは、スイッチング電源装置には図２４に示すような電流経路が形成される。変圧器１３の第二巻線Ｎ２と第三巻線Ｎ３より変圧器１３に蓄えられた励磁エネルギーの放電が終了すると、スナバコンデンサＣｓと第一巻線Ｎ１の励磁リアクトルとで共振を開始する。
【特許文献１】特開２００３−７０２４９号公報（段落番号〔００１０〕〜〔００３７〕）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図２５は、従来のスイッチング電源装置におけるアバランシェ突入時の動作波形を示すタイミング図である。
上述したスイッチング電源装置では、図２０に示す通常動作時には、補助半導体スイッチＱ２がオンした直後に、変圧器１３の第四巻線Ｎ４、ダイオードＤ８、および補助半導体スイッチＱ２の直列回路からなる閉ループ内で電流消費してから、主半導体スイッチＱ１がオンされる。
【００１９】
しかし、負荷が非常に低インピーダンスとなる負荷短絡時などには、負荷に短絡電流が流れる。すなわち、補助半導体スイッチＱ２がオンして、閉ループ内を電流が流れている途中で、図２５に示すように励磁電流Ｉｎ４が正の時に主半導体スイッチＱ１がオンすると、その直後にパルスバイパルス動作により主半導体スイッチＱ１と補助半導体スイッチＱ２が同時にオフとなり、その瞬間、補助半導体スイッチＱ２には第四巻線Ｎ４に発生する逆起電圧Ｖｎ４によって跳ね上がり電圧が印加される。
【００２０】
したがって、補助半導体スイッチＱ２のドレイン・ソース間電圧Ｖｄｓ２がブレークダウン電圧を越えて、最悪の場合には半導体スイッチがアバランシェ動作となるという問題があった。
【００２１】
本発明はこのような点に鑑みてなされたものであり、補助半導体スイッチに印加される電圧が突発的に上昇する動作となり得るような、負荷が非常に低インピーダンスの時でも、過電流検出により補助半導体スイッチをオフ状態に保持することによって、補助半導体スイッチに印加される電圧を抑制でき、半導体スイッチのドレイン・ソース間電圧が最も上昇した場合でも補助半導体スイッチのドレイン・ソース間電圧がブレークダウン電圧を越えてアバランシェ動作に到ることがないようにしたスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明では、上記問題を解決するために、トランスを介して直流電源から負荷に電力を供給するスイッチング電源装置において、前記トランスの第一巻線に直列に接続された主半導体スイッチと、前記主半導体スイッチに並列に接続されたスナバコンデンサと、前記主半導体スイッチがオンする前にオンすることによって、前記スナバコンデンサの電荷を放電する補助半導体スイッチと、前記負荷に流れる過電流が検知されると前記主半導体スイッチおよび補助半導体スイッチをオフ状態に切り換えるとともに、前記過電流が所定の規制猶予期間を越えて継続して検知されると前記負荷への電力供給を停止するように制御する制御回路と、を備え、前記制御回路では、前記過電流を検知したとき過電流検知信号を生成することによって、所定の動作規制時間だけ前記補助半導体スイッチのオフ状態を保持するようにしたことを特徴とするスイッチング電源装置が提供される。
【発明の効果】
【００２３】
本発明によれば、負荷短絡時や起動時のように、負荷が非常に低インピーダンスの時に補助半導体スイッチに印加される電圧を抑制できる。そのため、スイッチング電源装置で半導体スイッチとして使用するＭＯＳＦＥＴの選択幅が広がり、例えば耐圧の低いＭＯＳＦＥＴを使用することもできる。また、オン抵抗が下がるので損失改善が図れる。さらに、半導体スイッチのドレイン・ソース間電圧が最も上昇した場合でも補助半導体スイッチがアバランシェ動作に到ることを防止できるため、保護素子を追加することなしにシンプルな電源回路を構成でき、実装面積を低減するなどの効果もある。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照してこの発明の実施形態について説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係るスイッチング電源装置の構成を示す回路図である。
【００２５】
図１において、図１８のスイッチング電源装置と同様に、交流電源が入力する入力端子１０，１１にはダイオードブリッジＤ１〜Ｄ６からなる整流回路１２が接続されている。整流回路１２の出力端子（ダイオードＤ１，Ｄ２のカソード）と接地点との間には、変圧器１３の第三巻線Ｎ３、第一巻線Ｎ１、主半導体スイッチＱ１、および抵抗Ｒ１が順次直列に接続されており、主半導体スイッチＱ１にはダイオードＤ１１が逆並列に、スナバコンデンサＣｓが並列にそれぞれ接続され、変圧器１３の第四巻線Ｎ４、ダイオードＤ８、および補助半導体スイッチＱ２の直列回路が並列に接続されている。変圧器１３の第四巻線Ｎ４と第一巻線Ｎ１との接続点には、平滑用のコンデンサＣ１の一端が接続され、その他端が接地されている。また、入力端子１０，１１には、ダイオードＤ３，Ｄ４を介してインダクタンスＬ１の一端が接続され、その他端が変圧器１３の第一巻線Ｎ１と主半導体スイッチＱ１との接続点に接続されている。
【００２６】
また、図１８で説明した従来装置と同様に、主半導体スイッチＱ１のソースと補助半導体スイッチＱ２のソースには、抵抗Ｒ１の一端と、制御回路１６のパルスバイパルス動作ブロックＢ１、および過電流検知ブロックＢ３が接続されている。図１８の従来装置と異なるのは、制御回路１６において過電流検知ブロックＢ３がラッチブロックＢ４だけでなく、ドライブタイミングブロックＢ２にも接続されている点である。
【００２７】
すなわち、ドライブタイミングブロックＢ２の入力側にはアンドゲートＧ１が設けられ、そこにパルスバイパルス動作ブロックＢ１からのパルスバイパルス信号Ｄｐｐとクロック信号Ｃｌｋが入力されている。アンドゲートＧ１の出力は、アンドゲートＧ２，Ｇ３と遅延要素Ｔ１，Ｔ２にそれぞれ入力され、遅延要素Ｔ１からの遅延信号Ｄｔ１は、アンドゲートＧ２と遅延要素Ｔ２にそれぞれ入力されている。また、遅延要素Ｔ２からの遅延信号Ｄｔ２は、反転されてアンドゲートＧ３に入力されている。アンドゲートＧ３には、さらに過電流検知ブロックＢ３の過電流検知信号Ｄｏｃが反転されて入力されている。そして、これらアンドゲートＧ２，Ｇ３の反転出力であるドライブ信号ＧＤ１，ＧＤ２が、それぞれオアゲートＯＲ１，ＯＲ２を介してドライバブロックＢ５に供給されている。
【００２８】
制御回路１６のドライバブロックＢ５は、それぞれ相異なる導電型のＭＯＳＦＥＴの半導体スイッチＱ１１，Ｑ１２およびＱ１３，Ｑ１４（ＣＭＯＳインバータ）からなり、主半導体スイッチＱ１と補助半導体スイッチＱ２を駆動するように、ドライバブロックＢ５とドライブタイミングブロックＢ２とが接続されている。なお、これらの主半導体スイッチＱ１、補助半導体スイッチＱ２には、いずれもＭＯＳＦＥＴが使用される。
【００２９】
図２は、パルスバイパルス動作ブロックにおける信号波形を示すタイミング図である。
同図（ａ）には、パルスバイパルス動作ブロックＢ１に入力されるフィードバック電圧Ｖｃｏｍｐを示しており、同図（ｂ）には、パルスバイパルス動作ブロックＢ１で設定された所定電圧Ｖｐｐを示す。このパルスバイパルス動作ブロックＢ１では、抵抗Ｒ１の両端電圧Ｖｒ１に対してＶｃｏｍｐが第１の比較電圧、所定電圧Ｖｐｐが第２の比較電圧として、パルスバイパルス動作が実行される。すなわち、パルスバイパルス動作ブロックＢ１に入力される両端電圧Ｖｒ１が第１の比較電圧Ｖｃｏｍｐより大きくなるか、あるいは第２の比較電圧である所定電圧Ｖｐｐより大きくなるタイミングで、パルスバイパルス信号Ｄｐｐを出力している。
【００３０】
図３は、ドライブタイミングブロックにおける信号波形を示すタイミング図である。
同図（ａ）には、一定周期、かつ一定デューティのクロック信号Ｃｌｋを示している。ここで、同図（ｂ）に示すパルスバイパルス信号Ｄｐｐが生成されていないタイミングでは、同図（ｃ），（ｄ）に示すタイミングで遅延信号Ｄｔ１，Ｄｔ２が出力されるため、クロック信号ＣｌｋがＨレベルになるタイミングでドライブ信号ＧＤ２が立ち上がり（同図（ｆ））、ｔ１経過後にドライブ信号ＧＤ１が立ち上がる（同図（ｅ））。そして、さらにｔ２経過後にドライブ信号ＧＤ２がＬレベルになり、クロック信号ＣｌｋがＬレベルになるタイミングでドライブ信号ＧＤ１もＬレベルになる。
【００３１】
なお、図３（ｂ）に示すようなタイミングでパルスバイパルス信号Ｄｐｐが生成されたときには、ドライブタイミングブロックＢ２はドライブ信号ＧＤ１，ＧＤ２をオフ状態に切り換えるように動作する。
【００３２】
図４は、過電流検知ブロックにおける信号波形を示すタイミング図である。
同図（ａ）には、過電流検知ブロックＢ３に入力する抵抗Ｒ１の両端電圧Ｖｒ１を示しており、同図（ｂ）には、この両端電圧Ｖｒ１に同期して生成される過電流検知信号Ｄｏｃを示す。この過電流検知ブロックＢ３には、所定の動作規制時間ｔｏｃが設定されており、この動作規制時間ｔｏｃ以内に両端電圧Ｖｒ１の再入力が検出されないときは、過電流検知信号ＤｏｃがＬレベルに復帰し、動作規制時間ｔｏｃで繰り返し再入力があれば、一定の規制猶予期間ｔｄｌａ以上継続したときには、同図（ｃ）に示すようにラッチ信号Ｄｌａｔが出力される。このラッチ信号Ｄｌａｔにより、つぎに説明するラッチブロックＢ４で駆動停止継続信号Ｄｆｌｔを形成することによって、半導体スイッチＱ１，Ｑ２がオンしない動作停止状態が保持できる。
【００３３】
図５は、ラッチブロックにおける信号波形を示すタイミング図である。
同図（ａ）には、ラッチブロックＢ４にセット信号Ｓとして供給されるラッチ信号Ｄｌａｔを示しており、同図（ｂ）には、Ｈレベルに保持されたリセット信号Ｒを示す。ここでは、同図（ｃ）に示すように、一度、セット信号ＳとしてＨレベルのラッチ信号Ｄｌａｔがあると、その出力信号Ｑである駆動停止継続信号ＤｆｌｔはＨレベルに固定される。なお、Ｈレベルに固定された駆動停止継続信号Ｄｆｌｔは、その後にリセット信号ＲとしてＬレベルが入力されたとき、もしくはラッチブロックＢ４の電源がラッチ保持電圧（Ｖｌａｔ）を下回ったとき、Ｌレベルに復帰する。スイッチング電源装置では、その電源機能の目的とするところに応じて、いずれかの手順が選択される。
【００３４】
つぎに、上記のように構成したスイッチング電源装置の動作について説明する。
図６は、図１のスイッチング電源装置の動作波形を示すタイミング図である。
定常動作の間は、図２０の従来装置においてすでに説明したように、補助半導体スイッチＱ２ターンオン→（ｔ１経過）→主半導体スイッチＱ１ターンオン→（ｔ２経過）→補助半導体スイッチＱ２ターンオフ→主半導体スイッチＱ１ターンオフの手順が実行される。
【００３５】
また、パルスバイパルス動作ブロックＢ１では、図２の信号波形図に示すように抵抗Ｒ１の両端電圧Ｖｒ１が所定の電圧Ｖｐｐまたはフィードバック電圧Ｖｃｏｍｐのいずれか小さい値以上の大きさとなったとき、図６（ｃ）に示すパルスバイパルス信号Ｄｐｐが出力される。その時点で、主半導体スイッチＱ１と補助半導体スイッチＱ２のいずれか一方のゲート信号がオン（Ｈレベル）となっていた場合は、図６（ａ），（ｂ）に示すように、ドライブ信号ＧＤ１，ＧＤ２を強制的にＬレベルにして、主半導体スイッチＱ１と補助半導体スイッチＱ２をターンオフする。また、同図（ｄ）に示す過電流検知信号Ｄｏｃは、過電流の検知後、設定された動作規制時間ｔｏｃだけ継続されるため、補助半導体スイッチＱ２に印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でも補助半導体スイッチＱ２がアバランシェ動作に到ることを防止できる。
【００３６】
図７は、図１のスイッチング電源装置全体の動作波形を示すタイミング図である。
ここでは、同図（ｇ）に示すように両端電圧Ｖｒ１が過電流検知レベルである所定の電圧Ｖｏｃ以上で過電流を検知して、設定された動作規制時間ｔｏｃだけ過電流検知信号Ｄｏｃが出力される。すなわち、その期間だけ補助半導体スイッチＱ２がターンオンしない。これによって、補助半導体スイッチＱ２のドレイン・ソース間に印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でも補助半導体スイッチＱ２がアバランシェ動作に到ることを防止できる。
【００３７】
以上説明したように、第１の実施形態に係るスイッチング電源装置では、制御回路１６において過電流を検知したとき過電流検知信号Ｄｏｃを生成することによって、所定の動作規制時間ｔｏｃだけ補助半導体スイッチＱ２のオフ状態を保持するようにした。したがって、補助半導体スイッチＱ２のドレイン・ソース間に印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でもアバランシェ動作に到ることを防止できる。
【００３８】
（第２の実施形態）
図８は、本発明の第２の実施形態に係るスイッチング電源装置における制御回路の構成を示す回路図である。
【００３９】
ここでは図示しないが、第１の実施形態におけるスイッチング電源装置と同様に、交流電源が入力する入力端子１０，１１にはダイオードブリッジＤ１〜Ｄ６からなる整流回路１２が接続されている。整流回路１２の出力端子（ダイオードＤ１，Ｄ２のカソード）と接地点との間には、変圧器１３の第三巻線Ｎ３、第一巻線Ｎ１、主半導体スイッチＱ１、および抵抗Ｒ１が順次直列に接続されており、主半導体スイッチＱ１にはダイオードＤ１１が逆並列に接続されている。変圧器１３の第四巻線Ｎ４と第一巻線Ｎ１との接続点には、平滑用のコンデンサＣ１の一端が接続され、その他端が接地されている。また、入力端子１０，１１には、ダイオードＤ３，Ｄ４を介してインダクタンスＬ１の一端が接続され、その他端が変圧器１３の第一巻線Ｎ１と主半導体スイッチＱ１との接続点に接続されている。
【００４０】
図８の制御回路１６が第１の実施形態と異なるのは、図１８で説明した従来装置に加え、起動時停止ブロックＢ６がドライブタイミングブロックＢ２に接続されている点である。すなわち、起動時停止ブロックＢ６には、出力端子１４，１５に接続された負荷への出力電圧Ｖｏｕｔがフィードバックされ、ここで検出された起動時停止信号ＤｓｔがドライブタイミングブロックＢ２の出力側に設けられたアンドゲートＧ３に反転して入力されている。
【００４１】
図９は、起動時停止ブロックにおける信号波形を示すタイミング図である。
起動時停止ブロックＢ６は、出力電圧Ｖｏｕｔが零から徐々に立ち上がっていく起動時において、その定格電圧に到達するまでの間、同図（ｂ）に示す起動時停止信号Ｄｓｔを生成するように構成されている。
【００４２】
図１０は、図８のスイッチング電源装置の動作波形を示すタイミング図である。また、図１１は、図８のスイッチング電源装置全体の動作波形を示すタイミング図である。
定常動作の間は、従来装置において図２０で説明したように、補助半導体スイッチＱ２ターンオン→（ｔ１経過）→主半導体スイッチＱ１ターンオン→（ｔ２経過）→補助半導体スイッチＱ２ターンオフ→主半導体スイッチＱ１ターンオフの手順が実行される。また、パルスバイパルス動作ブロックＢ１におけるパルスバイパルス動作や、過電流検知ブロックＢ３での過電流検知も従来通りである。
【００４３】
図１０、図１１にその概略波形を示すように、起動時停止信号Ｄｓｔが出力されている期間、補助半導体スイッチＱ２はターンオンしない。スイッチング電源全体動作としては、図１１に示されるように、起動時の負荷が非常に低インピーダンスの際に、補助半導体スイッチＱ２のドレイン・ソース間に印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でも補助半導体スイッチＱ２がアバランシェ動作に到ることを防止している。
【００４４】
以上説明したように、第２の実施形態に係るスイッチング電源装置では、負荷が非常に低インピーダンスである起動時に補助半導体スイッチＱ２をオフ状態に保持し続けることができるから、起動時にも補助半導体スイッチＱ２のドレイン・ソース間に印加される過渡電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でもアバランシェ動作に到ることを防止できる。
【００４５】
（第３の実施形態）
図１２は、本発明の第３の実施形態に係るスイッチング電源装置における制御回路の構成を示す回路図である。
【００４６】
図１２に示す制御回路１６では、第１の実施形態に示すスイッチング電源装置の制御回路１６において、さらに起動時停止ブロックＢ６がドライブタイミングブロックＢ２に接続されている。すなわち、起動時停止ブロックＢ６の起動時停止信号Ｄｓｔと過電流検知ブロックＢ３の過電流検知信号Ｄｏｃが、それぞれドライブタイミングブロックＢ２のアンドゲートＧ４に入力され、さらにその反転した論理出力がアンドゲートＧ３に入力されている。
【００４７】
図１３は、図１２のスイッチング電源装置の動作波形を示すタイミング図である。また、図１４は、図１２のスイッチング電源装置全体の動作波形を示すタイミング図である。
定常動作の間は、従来装置において図２０で説明したように、補助半導体スイッチＱ２ターンオン→（ｔ１経過）→主半導体スイッチＱ１ターンオン→（ｔ２経過）→補助半導体スイッチＱ２ターンオフ→主半導体スイッチＱ１ターンオフの手順が実行される。また、パルスバイパルス動作ブロックＢ１におけるパルスバイパルス動作や、過電流検知ブロックＢ３での過電流検知も従来通りである。
【００４８】
図１３にその概略波形を示すように、起動時停止信号が出力されていて、かつ過電流検知信号が出力されている期間補助半導体スイッチＱ２はターンオンしない。スイッチング電源全体動作としては、図１４に示されるように、起動時停止信号Ｄｓｔが出力されている期間であって、両端電圧Ｖｒ１が過電流検知レベルである所定の電圧Ｖｏｃ以上であるとき、負荷の過電流を検知して、設定された動作規制時間ｔｏｃだけ過電流検知信号Ｄｏｃが出力される。すなわち、その期間だけ補助半導体スイッチＱ２はターンオンしない。これによって、補助半導体スイッチＱ２のドレイン・ソース間に印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でも補助半導体スイッチＱ２がアバランシェ動作に到ることを防止できる。
【００４９】
以上説明したように、第３の実施形態に係るスイッチング電源装置では、負荷が非常に低インピーダンスである起動時に、補助半導体スイッチＱ２をオフ状態に保持し続けることができ、しかも制御回路１６において過電流を検知したとき過電流検知信号Ｄｏｃを生成することによって、所定の動作規制時間ｔｏｃだけ補助半導体スイッチＱ２のオフ状態を保持するようにした。したがって、補助半導体スイッチＱ２をオフすることで、そこに印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でもアバランシェ動作に到ることを防止できる。
【００５０】
（第４の実施形態）
図１５は、本発明の第４の実施形態に係るスイッチング電源装置における制御回路の構成を示す回路図である。
【００５１】
同図に示す制御回路１６では、パルスバイパルス動作ブロックＢ１のパルスバイパルス信号Ｄｐｐが、ドライブタイミングブロックＢ２のアンドゲートＧ１に供給されるだけでなく、遅延要素Ｔ２にも供給される。
【００５２】
図１６は、図１５のスイッチング電源装置の動作波形を示すタイミング図である。
定常動作の間は、従来装置において図２０で説明したように、補助半導体スイッチＱ２ターンオン→（ｔ１経過）→主半導体スイッチＱ１ターンオン→（ｔ２経過）→補助半導体スイッチＱ２ターンオフ→主半導体スイッチＱ１ターンオフの手順が実行される。また、過電流検知ブロックＢ３での過電流検知動作も従来通りである。
【００５３】
パルスバイパルス動作ブロックＢ１におけるパルスバイパルス動作は、抵抗Ｒ１の両端電圧Ｖｒ１が基準値として設定されている所定の電圧Ｖｐｐを越えるか、変圧器１３の二次側からのフィードバック電圧Ｖｃｏｍｐに基づく比較電圧を越えたとき、パルスバイパルス信号Ｄｐｐが出力され、主半導体スイッチＱ１と補助半導体スイッチＱ２のいずれかのゲート信号がオン（Ｈレベル）となっていた場合、強制的にオフ（Ｌレベル）となり、主半導体スイッチＱ１、または補助半導体スイッチＱ２がターンオフする。このパルスバイパルス動作は従来装置において説明した通りである。しかし、図１６に概略波形を示すように、補助半導体スイッチＱ２がターンオフする前にパルスバイパルス信号Ｄｐｐが出力され、主半導体スイッチＱ１のオン時間がｔ２未満となった場合には、その時点で主半導体スイッチＱ１と補助半導体スイッチＱ２へのドライブ信号ＧＤ１，ＧＤ２はオフ（Ｌレベル）となるから、主半導体スイッチＱ１と補助半導体スイッチＱ２はターンオフし、さらに所望の期間だけ補助半導体スイッチＱ２はオフ状態を保持し続ける。
【００５４】
図１７は、図１５のスイッチング電源装置全体の動作波形を示すタイミング図である。
スイッチング電源装置全体の動作としては、同図（ｇ）に示されるように、抵抗Ｒ１の両端電圧Ｖｒ１が第１の比較電圧Ｖｃｏｍｐより大きくなるか、あるいは第２の比較電圧である所定の電圧Ｖｐｐ以上となれば、パルスバイパルス信号Ｄｐｐが出力され、また、主半導体スイッチＱ１のオン時間がｔ２未満となったとき、つぎに補助半導体スイッチＱ２がオンに切り換わる期間まで、補助半導体スイッチＱ２はオフ状態に保持されている。これによって補助半導体スイッチＱ２のドレイン・ソース間に印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でも補助半導体スイッチＱ２がアバランシェ動作に到ることを防止できる。
【００５５】
以上説明したように、第４の実施形態に係るスイッチング電源装置では、過電流を検知することで主半導体スイッチＱ１が所定のオン期間未満で補助半導体スイッチＱ２と同時にオフ状態に切り換えられたとき、つぎに主半導体スイッチＱ１がオフするまでの所定期間だけ補助半導体スイッチＱ２のオフ状態を保持するようにした。
【００５６】
したがって、定常動作の補助半導体スイッチＱ２がオフする前にパルスバイパルス信号Ｄｐｐで主半導体スイッチＱ１と補助半導体スイッチＱ２とがオフとなった際、所望の期間だけ補助半導体スイッチＱ２のオフ状態を保持することで、補助半導体スイッチＱ２のドレイン・ソース間に印加される電圧を抑制でき、ドレイン・ソース間電圧が最も上昇した場合でもアバランシェ動作に到ることを防止できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係るスイッチング電源装置の構成を示す回路図である。
【図２】パルスバイパルス動作ブロックにおける信号波形を示すタイミング図である。
【図３】ドライブタイミングブロックにおける信号波形を示すタイミング図である。
【図４】過電流検知ブロックにおける信号波形を示すタイミング図である。
【図５】ラッチブロックにおける信号波形を示すタイミング図である。
【図６】図１のスイッチング電源装置の動作波形を示すタイミング図である。
【図７】図１のスイッチング電源装置全体の動作波形を示すタイミング図である。
【図８】本発明の第２の実施形態に係るスイッチング電源装置における制御回路の構成を示す回路図である。
【図９】起動時停止ブロックにおける信号波形を示すタイミング図である。
【図１０】図８のスイッチング電源装置の動作波形を示すタイミング図である。
【図１１】図８のスイッチング電源装置全体の動作波形を示すタイミング図である。
【図１２】本発明の第３の実施形態に係るスイッチング電源装置における制御回路の構成を示す回路図である。
【図１３】図１２のスイッチング電源装置の動作波形を示すタイミング図である。
【図１４】図１２のスイッチング電源装置全体の動作波形を示すタイミング図である。
【図１５】本発明の第４の実施形態に係るスイッチング電源装置における制御回路の構成を示す回路図である。
【図１６】図１５のスイッチング電源装置の動作波形を示すタイミング図である。
【図１７】図１５のスイッチング電源装置全体の動作波形を示すタイミング図である。
【図１８】従来のスイッチング電源装置の構成を示す回路図である。
【図１９】従来のスイッチング電源装置の動作波形を示すタイミング図である。
【図２０】従来のスイッチング電源装置全体の動作波形を示すタイミング図である。
【図２１】従来のスイッチング電源装置における期間Iでの動作説明図である。
【図２２】従来のスイッチング電源装置における期間IIでの動作説明図である。
【図２３】従来のスイッチング電源装置における期間IIIでの動作説明図である。
【図２４】従来のスイッチング電源装置における期間IVでの動作説明図である。
【図２５】従来のスイッチング電源装置におけるアバランシェ突入時の動作波形を示すタイミング図である。
【符号の説明】
【００５８】
１０，１１  入力端子
１２  整流回路
１３  変圧器
１４，１５  出力端子
１６  制御回路
Ｂ１  パルスバイパルス動作ブロック
Ｂ２  ドライブタイミングブロック
Ｂ３  過電流検知ブロック
Ｂ４  ラッチブロック
Ｂ５  ドライバブロック
Ｂ６  起動時停止ブロック
Ｃ１，Ｃ２  コンデンサ
Ｃｓ  スナバコンデンサ
Ｄ１〜Ｄ８，Ｄ１１，Ｄ１２  ダイオード
Ｌ１  インダクタンス
Ｎ１〜Ｎ４  巻線（第一巻線〜第四巻線）
Ｑ１  主半導体スイッチ
Ｑ２  補助半導体スイッチ
Ｑ１１〜Ｑ１４  半導体スイッチ
Ｒ１  抵抗
【図１】
2006033905.tif 000003
【図２】
2006033905.tif 000004
【図３】
2006033905.tif 000005
【図４】
2006033905.tif 000006
【図５】
2006033905.tif 000007
【図６】
2006033905.tif 000008
【図７】
2006033905.tif 000009
【図８】
2006033905.tif 000010
【図９】
2006033905.tif 000011
【図１０】
2006033905.tif 000012
【図１１】
2006033905.tif 000013
【図１２】
2006033905.tif 000014
【図１３】
2006033905.tif 000015
【図１４】
2006033905.tif 000016
【図１５】
2006033905.tif 000017
【図１６】
2006033905.tif 000018
【図１７】
2006033905.tif 000019
【図１８】
2006033905.tif 000020
【図１９】
2006033905.tif 000021
【図２０】
2006033905.tif 000022
【図２１】
2006033905.tif 000023
【図２２】
2006033905.tif 000024
【図２３】
2006033905.tif 000025
【図２４】
2006033905.tif 000026
【図２５】
2006033905.tif 000027