(57)【要約】【課題】画像処理に使用しないＯＰＢ不問領域の画素の信号も含めて、全画素に対して順次アクセスして各画素の信号を出力した場合、１フレーム期間の中にＯＰＢ不問領域の画素を読み出す無駄な期間が存在し、フレームレートの向上を図る上で障害となる。【解決手段】画素アレイ部１０の各画素から信号を読み出す際に、垂直駆動回路２０および水平駆動回路４０の駆動の下に、ＯＰＢ不問領域１０３ｉ，１０３ｏおよび有効不問領域１０１Ａの各画素を除いてアクセスを行い、ＯＰＢ不問領域１０３ｉ，１０３ｏおよび有効不問領域１０１Ａの各画素を読み飛ばすことで、フレームレートの向上を図る。【選択図】図１
2006229799.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に２次元配置され、有効画素領域の周囲に遮光された画素が配置されてなるオプティカルブラック領域を有する画素アレイ部と、
前記画素アレイ部の各画素から信号を読み出す際に、前記オプティカルブラック領域の周縁部に位置する画素領域以外の画素に対してアクセスを行って各画素から信号を読み出す駆動手段と
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記駆動手段は、前記オプティカルブラック領域の周縁部に位置する画素領域の各画素をリセット状態に保つ
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記画素は、前記光電変換素子の電荷をフローティングディフュージョン部に転送する電荷転送トランジスタと、当該フローティングディフュージョン部の電位を電源電位にリセットするとリセットトランジスタとを有し、
前記駆動手段は、前記電荷転送トランジスタおよび前記リセットトランジスタをオン状態に保持する
ことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
光電変換素子を含む画素が行列状に２次元配置され、有効画素領域の周囲に遮光された画素が配置されてなるオプティカルブラック領域を有する画素アレイ部を有する固体撮像素子の駆動方法であって、
前記画素アレイ部の各画素から信号を読み出す際に、前記オプティカルブラック領域の周縁部に位置する画素領域以外の画素に対してアクセスを行って各画素から信号を読み出す
ことを特徴とする固体撮像素子の駆動方法。
【請求項５】
光電変換素子を含む画素が行列状に２次元配置され、有効画素領域の周囲に遮光された画素が配置されてなるオプティカルブラック領域を有する画素アレイ部を備え、前記画素アレイ部の各画素から信号を読み出す際に、前記オプティカルブラック領域の周縁部に位置する画素領域以外の画素に対してアクセスを行って各画素から信号を読み出す固体撮像素子と、
前記固体撮像素子の撮像面に被写体からの像光を結像する光学系と
を具備することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、固体撮像素子の駆動方法および撮像装置に関し、特に光電変換素子を含む画素が行列状に２次元配置され、有効画素領域の周囲に遮光された画素が配置されてなるオプティカルブラック領域を有する固体撮像素子、当該固体撮像素子の駆動方法および当該固体撮像素子を撮像デバイスとして用いた撮像装置に関する。
【０００２】
ここに、撮像装置とは、撮像デバイスとしての固体撮像素子、当該固体撮像素子の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像素子の信号処理回路を含むカメラモジュールや、当該カメラモジュールを搭載したカメラシステムを言うものとする。
【背景技術】
【０００３】
固体撮像素子では、図２に示す画素アレイ部１０において、一般的に、黒レベルの基準を決めるために、画素の信号が実際に撮像した信号として用いられる画素、即ち有効画素（開口画素）が行列状に２次元配置されてなる有効画素領域１０１に対して当該有効画素領域１０１を取り囲むように、遮光された画素（無効画素）が配置されてなるオプティカルブラック（以下、「ＯＰＢ」と略記する場合もある）領域（光学的黒領域）１０２を設けた構成が採られている（例えば、特許文献１参照）。
【０００４】
ＯＰＢ領域１０２のうち、有効画素領域１０１の境界（内縁部）付近や最外周付近、即ちＯＰＢ領域１０２の内外の周縁部に位置する画素では、有効画素領域１０１あるいは素子チップの外部からの光の漏れ込みがあり、これら画素の信号レベルを黒レベルの基準として使うことができないために、有効画素領域１０１の境界付近や外縁部付近に位置する画素の領域については、ＯＰＢ不問領域１０３（１０３ｉ，１０３ｏ）として、実際の画像処理には使用しないようにしている。
【０００５】
また、ＯＰＢ不問領域１０３に接する有効画素領域１０１の外縁部の領域は、遮光されたＯＰＢ画素構造と開口された有効画素構造とが不連続に切り替わるために有効画素としての特性が安定せず、やはり画像処理には使用しないことが多い。
【０００６】
このように、有効不問領域１０１Ａを含む有効画素領域１０１の周囲に、ＯＰＢ不問領域１０３を含むＯＰＢ領域１０２が配置されてなる画素アレイ部１０から、各画素の信号を行単位で読み出した際の信号出力のイメージを図５に示す。
【０００７】
行ごとに全ての画素の信号を読み出すには、先ず、有効画素領域１０１の下側の外縁のＯＰＢ不問領域１０３ｏにおける第１行目のＯＰＢ不問行の１Ｈ信号５０５が出力され、行が進むと、ＯＰＢ領域１０２におけるＯＰＢ行の１Ｈ信号５０６が出力され、行が進むと、内縁のＯＰＢ不問領域１０３ｉのＯＰＢ不問行の１Ｈ信号５０５が出力され、さらに行が進むと、有効不問領域１０１Ａの垂直の１Ｈ信号５０７が出力され、そして有効画素領域１０１における有効行の１Ｈ信号５０８が出力され、さらに進むに従い内縁のＯＰＢ不問行の１Ｈ信号５０５、ＯＰＢ行の１Ｈ信号５０６、外縁のＯＰＢ不問行の１Ｈ信号５０５が出力される。
【０００８】
有効行信号５０８は、水平ＯＰＢ不問画素信号５０１、水平ＯＰＢ画素信号５０２、水平ＯＰＢ不問画素信号５０１、水平有効不問画素信号５０３、有効画素信号５０４、水平有効不問画素信号５０３、水平ＯＰＢ不問画素信号５０１、水平ＯＰＢ画素信号５０２、水平ＯＰＢ不問画素信号５０１によって構成される。
【０００９】
このように、画素アレイ部１０の各画素に対して、行ごとに左から右へ、また下の行から上の行へ、順次読み出してゆくのが一般的であるために、画像処理には使用しない有効不問画素領域１０１ＡおよびＯＰＢ不問領域１０３の各画素に対しても行単位で順にアクセスが行われ、有効不問画素信号１０１ＡやＯＰＢ不問画素信号５０１も出力されるようになっていた。
【００１０】
【特許文献１】特開２００３−００００００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述したように、画像処理に使用しないＯＰＢ不問領域１０３の画素の信号も含めて、全画素に対して順次アクセスして各画素の信号を出力する構成を採る固体撮像素子では、全画素の信号を全て読み出さなければ１フレームを構成できないために、１フレーム期間の中に有効不問領域１０１ＡやＯＰＢ不問領域１０３の画素を読み出す無駄な期間が存在することになり、当該無駄な期間が固体撮像素子のフレームレートの向上を図る上で障害となっていた。
【００１２】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、フレームレートの向上を可能とした固体撮像素子、固体撮像素子の駆動方法および撮像装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明では、光電変換素子を含む画素が行列状に２次元配置され、有効画素領域の周囲に遮光された画素が配置されてなるＯＰＢ領域を有する画素アレイ部を有する固体撮像素子において、前記画素アレイ部の各画素から信号を読み出す際に、前記ＯＰＢ領域の周縁部に位置する画素領域と有効画素領域の周縁部それ以外の画素に対してアクセスを行って各画素から信号を読み出す構成を採っている。また、この固体撮像素子は、カメラシステムあるいはカメラモジュール等の撮像装置に、その撮像デバイスとして搭載されて用いられる。
【００１４】
上記構成の固体撮像素子または当該固体撮像素子を撮像デバイスとして用いた撮像装置において、画素アレイ部の各画素から信号を読み出す際に、ＯＰＢ領域の周縁部に位置する画素領域と有効画素領域の周縁部それ以外の画素、即ち画像処理には使用しないＯＰＢ不問領域と有効不問領域の各画素を除いてアクセスを行うことで（ＯＰＢ不問領域および有効不問領域の各画素を読み飛ばすことで）、１フレーム期間の中にＯＰＢ不問領域と有効不問領域の画素を読み出す無駄な期間が存在しなくなる。したがって、この無駄な期間を１フレーム期間から排除できる分だけ１フレーム期間の時間を短縮でき、当該１フレーム期間の時間で決まる固体撮像素子のフレームレートを上げることができる。
【発明の効果】
【００１５】
本発明によれば、ＯＰＢ不問領域と有効不問領域の各画素を読み飛ばすことで、１フレーム期間の時間を短縮できるため、その分だけ固体撮像素子のフレームレートを向上できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
図１は、本発明の一実施形態に係る線順次型固体撮像素子、例えばＣＭＯＳ固体撮像素子の構成の概略を示すブロック図である。
【００１８】
図１に示すように、本実施形態に係るＣＭＯＳ固体撮像素子は、光電変換素子（図示せず）を含む画素１が行列状に２次元配置されてなる画素アレイ部１０、当該画素アレイ部１０の例えば一方側に配置された垂直駆動回路２０、カラム信号処理回路部３０および水平駆動回路４０を有する構成となっている。
【００１９】
なお、ここでは、垂直駆動回路２０を画素アレイ部１０の一方側にのみ配置するとしたが、画素アレイ部１０の両側に配置する構成を採ることも可能である。
【００２０】
画素アレイ部１０には、行列状の画素配列に対して、列ごとに垂直信号線１１が配線され、行ごとに駆動線１２が配線されている。ここでは、説明の都合上、駆動線１２を１本のみ図示しているが、実際には、駆動線１２として、画素１の構成に対応して、例えば画素１の選択駆動に用いる選択線、画素１の光電変換素子で光電変換された信号電荷のフローティングディフュージョン部への転送駆動に用いる転送線、フローティングディフュージョン部のリセット駆動に用いるリセット線などがある。
【００２１】
画素アレイ部１０は、図２に示すように、画素の信号が実際に撮像した信号として用いられる有効画素（開口画素）が行列状に２次元配置されてなる有効画素領域１０１と、黒レベルの基準を決めるために、当該有効画素領域１０１を取り囲むように、遮光された画素（無効画素）が配置されてなるＯＰＢ領域１０２（光学的黒領域）とを有する構成となっている。
【００２２】
ＯＰＢ領域１０２のうち、有効画素領域１０１の境界（内縁部）付近や最外周付近、即ちＯＰＢ領域１０２の内外の周縁部に位置する画素では、有効画素領域１０１あるいは素子チップの外部からの光の漏れ込みがあり、これら画素の信号レベルを黒レベルの基準として使うことができないために、有効画素領域１０１の境界付近や外縁部付近に位置する画素の領域は、実際の画像処理には使用されないＯＰＢ不問領域１０３（１０３ｉ，１０３ｏ）となっている。また、有効画素領域１０１の周縁部も、実際の画像処理には使用されない有効不問領域１０１Ａとなることが多い。
【００２３】
なお、図１では、図面の簡略化のために、ＯＰＢ不問領域１０３ｉ，１０３ｏのうち、内縁側のＯＰＢ不問領域１０３ｉのみを示している。また、ＯＰＢ領域１０２およびＯＰＢ不問領域１０３ｉとして、有効画素領域１０１の上下共に１行ずつの画素行を、有効画素領域１０１の左右共に１列ずつの画素列をそれぞれ示している。
【００２４】
再び図１において、垂直駆動回路２０は、垂直選択回路２１、パルス線２２、論理積回路群２３、バッファ回路群２４および固定電圧供給回路２５を有する構成となっている。
【００２５】
垂直選択回路２１は、例えば、画素アレイ部１０の行数（垂直画素数）に対応する段数のシフト段（転送段）が縦続接続されてなるシフトレジスタによって構成され、走査パルスを順次出力することによって画素アレイ部１０の各行を順に選択走査する。ただし、垂直選択回路２１は、ＯＰＢ不問領域１０３と有効不問領域１０１Ａの各行に対してはアクセスを行わないように、ＯＰＢ不問領域１０３の各行に対応するシフト段を持たずに、あるいはシフト段は存在するがスキップするような構成にして、当該各行を飛ばして選択走査を行う構成となっている。
【００２６】
なお、ここでは、垂直選択回路２１をシフトレジスタによって構成した場合を例に挙げたが、垂直選択回路２１をデコーダによって構成することも可能である。デコーダを用いて垂直選択回路２１を構成する場合は、ＯＰＢ不問領域１０３と有効不問領域１０１Ａの各行を選択しないようにコントロール回路を組めば良い。
【００２７】
パルス線２２は、駆動線１２を駆動するパルス（以下、「駆動パルス」と記す）を伝送する。論理積回路群２３の各論理積回路は、垂直選択回路２１によって選択された行に対して、パルス線２２を介して入力される駆動パルスを供給する。バッファ回路群２４の各バッファ回路は、論理積回路群２３の各論理積回路から出力される駆動パルスにより、垂直選択回路２１によって選択された行の駆動線１２を駆動する。
【００２８】
固定電圧供給回路２５は、ＯＰＢ不問領域１０３の各行の画素に対して所定の固定電圧を供給し、当該画素をリセット状態に保つ手段を構成しており、ＯＰＢ不問領域１０３の各行の画素をリセット状態に保つことで、ＯＰＢ不問領域１０３の各行の画素で発生する電荷、即ち暗電流電荷を例えば画素１の電源に捨てる。
【００２９】
一例として、光電変換素子の電荷をフローティングディフュージョン部に転送する電荷転送トランジスタと、当該フローティングディフュージョン部の電位を電源電位にリセットするとリセットトランジスタとを含む画素において、電荷転送トランジスタおよびリセットトランジスタの各ゲート電極に、固定電圧供給回路２５から固定電圧を供給してこれらトランジスタをオン状態に保つことで、光電変換素子で発生した暗電流電荷を光電変換素子からフローティングディフュージョン部へ転送し、さらにフローティングディフュージョン部から画素の電源へ捨てる（リセットする）ようにする。
【００３０】
カラム信号処理回路部３０は、垂直信号線１１の各々の出力端に各入力端が接続された水平画素数分のカラム信号処理回路３１によって構成されている。カラム信号処理回路３１は、例えばＳ／Ｈ（サンプルホールド）回路およびＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路等によって構成されている。カラム信号処理回路４１としては、Ａ（アナログ）／Ｄ（デジタル）変換回路を含む回路構成のものを用いることも可能である。
【００３１】
水平駆動回路４０は、水平信号線４１と、カラム信号処理回路４１の各出力端と水平信号線４１との間に接続された水平選択スイッチ群４２と、水平選択回路４３とを有する構成となっている。
【００３２】
水平選択回路４３は、シフトレジスタなどによって構成されており、水平選択スイッチ群４２の各スイッチを順次選択駆動する。ただし、水平選択回路４３は、ＯＰＢ不問領域１０３と有効不問領域１０１Ａの各列に対してはアクセスを行わないように、ＯＰＢ不問領域１０３の各列に対応するシフト段を持たずに、あるいはシフト段は存在するがスキップするような構成にして、当該各列を飛ばして選択走査を行う構成となっている。
【００３３】
なお、ここでは、水平選択回路４３をシフトレジスタによって構成した場合を例に挙げたが、水平選択回路４３をデコーダによって構成することも可能である。デコーダを用いて水平選択回路４３を構成する場合は、ＯＰＢ不問領域１０３と有効不問領域１０１Ａの各列を選択しないようにコントロール回路を組めば良い。
【００３４】
水平選択スイッチ群４２の各スイッチは、水平選択回路４３による選択駆動により、カラム信号処理回路３１から列ごとに出力される画素１の信号を順次水平信号線４１を通して外部へ出力する。
【００３５】
続いて、上記構成の本実施形態に係るＣＭＯＳ固体撮像素子の回路動作について説明する。ここでは、画素アレイ部１０の各画素１に対して、行ごとに左から右へ、また下の行から上の行へ、順次画素１の信号を読み出してゆくものとする。
【００３６】
垂直駆動回路２０の垂直選択回路２１による垂直方向（図の下から上へ）の選択走査により、有効画素領域１０１の下側の外縁のＯＰＢ不問領域１０３ｏ（図１では省略）を飛び越して、先ず下側のＯＰＢ領域１０２の各行に対して順にアクセスが行われ、次いで内縁のＯＰＢ不問領域１０３ｉと有効不問領域１０１Ａを飛び越して、有効画素領域１０１の各行に対して順にアクセスが行われる。
【００３７】
次いで、有効画素領域１０１の上側の有効不問領域１０１Ａと内縁のＯＰＢ不問領域１０３ｉを飛び越して、上側のＯＰＢ領域１０２の各行に対して順にアクセスが行われ、次いで外縁のＯＰＢ不問領域１０３ｏ（図１では省略）を飛び越すことにより、１フィールドにおける垂直走査が完了する。すなわち、各フィールドにおける垂直走査では、ＯＰＢ不問領域１０３ｉ，１０３ｏの各行と有効不問領域１０１Ａの各行の画素を除いてアクセスが行われることで、ＯＰＢ不問領域１０３ｉ，１０３ｏおよび有効不問領域１０１Ａの各画素の信号は読み飛ばされる。
【００３８】
ここで、ＯＰＢ不問領域１０３ｉ，１０３ｏおよび有効不問領域１０１の各行に対してアクセスが行われず、常に選択が行われない画素では暗電流電荷が溜まり、その暗電流電荷が隣接画素に溢れ出すことで、画像信号を汚すことが懸念される。その対策として、本実施形態に係るＣＭＯＳ固体撮像素子では、垂直駆動回路２０に固定電圧供給回路２５を設け、当該固定電圧供給回路２５によってＯＰＢ不問領域１０３ｉ，１０３ｏの各画素に対して固定電圧を与えるようにしている。
【００３９】
一例として、先述したように、電荷転送トランジスタおよびリセットトランジスタを含む画素において、電荷転送トランジスタおよびリセットトランジスタの各ゲート電極に、固定電圧供給回路２５から固定電圧を与えることで、これらトランジスタをオン状態に保ち、光電変換素子で発生した電荷を光電変換素子からフローティングディフュージョン部へ転送し、さらにフローティングディフュージョン部から画素の電源へ転送（リセット）するようにしている。
【００４０】
これにより、ＯＰＢ不問領域１０３ｉ，１０３ｏと有効不問領域１０１Ａの各行の画素、即ち常にアクセスされない行の画素でも、常にクリア（リセット）状態にあることにより、これら画素で暗電流電荷が発生したとしても、当該暗電流電荷が電源に捨てられ、溜まることはないため、暗電流電荷の漏れ出しによる隣接画素への悪影響を回避できる。
【００４１】
一方、垂直選択回路２１による垂直方向の選択走査によって選択された行ごとに、水平駆動回路４０の水平選択回路４３による水平方向（図の左から右へ）の選択走査により、有効画素領域１０１の左側の外縁のＯＰＢ不問領域１０３ｏを飛び越して、先ず左側のＯＰＢ領域１０２の各列に対して順にアクセスが行われ、次いで内縁のＯＰＢ不問領域１０３ｉと有効不問領域１０１Ａを飛び越して、有効画素領域１０１の各列に対して順にアクセスが行われる。
【００４２】
次に、有効画素領域１０１の右側の有効不問領域１０１ＡとＯＰＢ不問領域１０３ｉを飛び越して、右側のＯＰＢ領域１０２の各列に対して順にアクセスが行われ、次いでＯＰＢ不問領域１０３ｏを飛び越す。すなわち、各行ごとの水平走査では、ＯＰＢ不問領域１０３ｉ，１０３ｏの各列の画素を除いてアクセスが行われることで、ＯＰＢ不問領域１０３ｉ，１０３ｏの各画素の信号は読み飛ばされる。
【００４３】
この水平走査において、ＯＰＢ不問領域１０３ｉ，１０３ｏと有効不問領域１０１Ａの各画素が読み飛ばされても、行単位でアクセスが行われる垂直走査の動作シーケンスの中で、暗電流電圧の光電変換素子からフローティングディフュージョン部への転送、そしてフローティングディフュージョン部から電源へのリセットが行われるために、アクセスされない列の画素でも、暗電流電荷の漏れ出しによる隣接画素への悪影響は起こらない。
【００４４】
このようにして、垂直駆動回路２０および水平駆動回路４０による駆動により、ＯＰＢ不問領域１０３ｉ，１０３ｏおよび有効不問領域１０１Ａの各画素に対してアクセスすることなく、それ以外の領域の画素、即ち有効不問領域１０１Ａを除く有効画素領域１０１の各画素およびＯＰＢ不問領域１０３ｉ，１０３ｏを除くＯＰＢ領域１０２の各画素の信号を順次読み出すことができる。
【００４５】
図３に、本実施形態に係るＣＭＯＳ固体撮像素子において、画素アレイ部１０から各画素の信号を行単位で読み出した際の信号出力のイメージを示す。
【００４６】
行ごとの走査において、物理的には外縁のＯＰＢ不問領域１０３ｏの行が配置されているが、当該ＯＰＢ不問領域１０３ｏの各行は読み飛ばすので、先ずＯＰＢ領域１０２のＯＰＢ行信号３０３が出力される。行が進むと、物理的には内縁のＯＰＢ不問領域１０３ｉの行と有効不問領域１０１Ａの行が配置されているが、当該ＯＰＢ不問領域１０３ｉの各行と有効不問領域１０１Ａの各行は読み飛ばすので、次に有効画素領域１０１の有効行信号４０４が出力される。
【００４７】
有効画素領域１０１の行へのアクセスが終わると、物理的には有効不問領域１０１Ａと内縁のＯＰＢ不問領域１０３ｉが配置されているが、ここも読み飛ばす。そして、ＯＰＢ領域１０２のＯＰＢ行信号３０３が出力される。行が進むと、物理的には外縁のＯＰＢ不問領域１０３ｏの行が配置されているが、ここも読み飛ばす。結果的に、図３に示すような垂直期間信号のイメージとなる。また、有効行信号３０４は、ＯＰＢ不問列と有効不問列と有効列の後ろのＯＰＢ列を読み飛ばすために、ＯＰＢ行信号３０３に続く有効行信号３０４によって構成される。
【００４８】
このように、画像処理に不必要なＯＰＢ不問領域１０３ｉ，１０３ｏおよび有効不問領域１０１Ａの各画素の信号を読み飛ばすことで、ＯＰＢ不問領域１０３ｉ，１０３ｏおよび有効不問領域１０１Ａの各画素の信号を読み出す無駄な期間が存在しなくなり、その分だけ１行を構成する信号および１フレームを構成する信号が短くなるために、ＣＭＯＳ固体撮像素子のフレームレートが上昇することになる。
【００４９】
また、ＯＰＢ不問領域１０３ｉ，１０３ｏと有効不問領域１０１Ａのサイズを大きくとっても、その部分については画素信号の読み出しが行われないためにフレームレートは変わらず、したがって、有効画素領域１０１からＯＰＢ領域１０２の各画素への光の漏れ込みが実質問題にならないレベルに低減可能な構造を容易に実現できるため、ＯＰＢ領域１０２の各画素の信号レベルを黒レベルの基準として用いての安定した信号処理を行うことができることになる。
【００５０】
なお、上記実施形態では、ＣＭＯＳ固体撮像素子に適用した場合を例に挙げて説明したが、この適用例に限られるものではなく、ＣＭＯＳ固体撮像素子以外のＸ−Ｙアドレス型固体撮像素子全般に適用可能である。また、Ｘ−Ｙアドレス型固体撮像素子に限らず、ＣＣＤ(Charge Coupled Device)固体撮像素子に代表される電荷転送型固体撮像素子にも適用可能である。
【００５１】
ＣＣＤ固体撮像素子に代表される電荷転送型固体撮像素子に適用する場合には、画素アレイ部の一方側に配される水平電荷転送部に隣接して電荷排出部を設けるとともに、当該電荷排出部と水平電荷転送部との間にゲート部を配置し、ＯＰＢ不問領域１０３ｉ，１０３ｏでの画素アレイ部から水平電荷転送部への行単位での信号電荷の転送の際に、その転送された１行分の電荷を、ゲート部を介して電荷排出部に捨てるようにすることで、１フレームを構成する信号を短くすることができる。
【００５２】
ただし、有効画素領域１０１の両側のＯＰＢ不問領域１０３ｉ，１０３ｏについては、たとえその部分の電荷については電荷排出部に選択的に捨てることができたとしても、水平電荷転送部ではそれに対応した部分についても水平転送動作を行うことになるため、１行を構成する信号を短縮することは不可能である。
【００５３】
［適用例］
以上説明した実施形態に係るＣＭＯＳ固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラモジュール）において、その撮像デバイスとして用いて好適なものである。
【００５４】
図４は、本発明に係る撮像装置の構成の一例を示すブロック図である。図４に示すように、本例に係る撮像装置は、光学系の一部であるレンズ４１、撮像デバイス４２、信号処理回路４３およびコントローラ４４によって構成されている。
【００５５】
レンズ４１は被写体からの像光を撮像デバイス４２の撮像面に結像する。撮像デバイス４２は、レンズ４１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４２として、先述した実施形態に係るＣＭＯＳ固体撮像素子が用いられる。
【００５６】
信号処理回路４３は、撮像デバイス４２から出力される画像信号の信号レベルを増幅するアンプ等を有し、当該画像信号に対して種々の信号処理を行う。コントローラ４４は、ユーザによって設定される各動作モードに対応して撮像デバイス４２や信号処理回路４３の制御を行う。
【００５７】
上述したように、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス４２として先述した実施形態に係るＣＭＯＳ固体撮像素子を搭載することで、当該ＣＭＯＳ固体撮像素子では画像処理に不必要なＯＰＢ不問領域の各画素に対してアクセスを行わず、これら画素の信号を読み飛ばす構成を採っているため、撮像デバイス４２のフレームレートを上げることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態に係るＣＭＯＳ固体撮像素子の構成の概略を示すブロック図である。
【図２】画素アレイ部の構成の一例を示す図である。
【図３】本実施形態に係るＣＭＯＳ固体撮像素子において、画素アレイ部から各画素の信号を行単位で読み出した際の信号出力のイメージを示す図である。
【図４】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図５】従来技術の課題の説明に供する信号出力のイメージを示す図である。
【符号の説明】
【００５９】
１…画素、１０…画素アレイ部、１１…垂直信号線、１２…駆動線、２０…垂直駆動回路、２１…垂直選択回路、２３…論理積回路群、２４…バッファ回路群、３０…カラム信号処理回路部、４０…水平駆動回路、４１…水平信号線、４２…水平選択スイッチ群、４３…水平選択回路、１０１…有効画素領域、１０１Ａ…有効不問領域、１０２…ＯＰＢ（オプティカルブラック）領域、１０３，１０３ｉ，１０３ｏ…ＯＰＢ不問領域
【図１】
2006229799.tif 000003
【図２】
2006229799.tif 000004
【図３】
2006229799.tif 000005
【図４】
2006229799.tif 000006
【図５】
2006229799.tif 000007