(57)【要約】【課題】周囲の温度や製造条件等の変動に起因する素子感度のばらつきを抑制しつつ、磁気検出素子としての検出精度を高く維持することのできる縦型ホール素子を提供する。【解決手段】ｐｎ接合を通じて基板内部を電気的に区画する拡散層（Ｐ型拡散分離壁）１４および１４ａおよび１４ｂのｐｎ接合側に近接する部分の不純物濃度を基板表面の近傍にて選択的に高めて、そこに高濃度領域（Ｎ+層）１５ａ〜１５ｃを形成する。【選択図】        図１
2006147710.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に垂直な成分を含む電流が同基板内に所定領域として設けられた磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されるとき、その磁界成分に応じたホール電圧信号を前記基板内に発生させる縦型ホール素子であって、
前記半導体基板は、ｐｎ接合を通じて基板内部を電気的に区画する分離壁を備え、該分離壁のｐｎ接合側に近接する部分は少なくとも基板表面の近傍にてその不純物濃度が選択的に高められてなる
ことを特徴とする縦型ホール素子。
【請求項２】
前記分離壁は、前記磁気検出部を前記半導体基板内に区画するものである
請求項１に記載の縦型ホール素子。
【請求項３】
前記分離壁は、少なくとも前記半導体基板の表面近傍にて前記磁気検出部の周囲を囲繞するものである
請求項１に記載の縦型ホール素子。
【請求項４】
前記半導体基板の分離壁のｐｎ接合側に近接する部分における不純物濃度の選択的に高められた高濃度領域の深さ方向の寸法が、前記基板表面に垂直な成分を含む電流を前記磁気検出部に流通させ得る程度に短く設定されてなる
請求項２または３に記載の縦型ホール素子。
【請求項５】
前記分離壁は、当該ホール素子を他の素子と分離する素子分離用の分離壁である
請求項１に記載の縦型ホール素子。
【請求項６】
前記素子分離用の分離壁の外側に近接する部分の不純物濃度が選択的に高められてなる
請求項５に記載の縦型ホール素子。
【請求項７】
前記半導体基板の表面側上方には、導体プレートが少なくとも前記磁気検出部を覆うかたちで配設されてなる
請求項１〜６のいずれか一項に記載の縦型ホール素子。
【請求項８】
前記導体プレートは、多結晶シリコンおよびアルミニウムのいずれかからなる
請求項７に記載の縦型ホール素子。
【請求項９】
前記半導体基板の表面には、前記磁気検出部に電流を供給するための電流供給対、および前記ホール電圧信号を出力する電圧出力対の各端部が、前記半導体基板の表面における不純物濃度の選択的に高められた部分として設けられ、前記半導体基板の分離壁のｐｎ接合側に近接する部分における不純物濃度の選択的に高められた高濃度領域の深さ方向の寸法は、前記電流供給対および前記電圧出力対の各端部の深さ方向の寸法と同程度に設定されてなる
請求項１〜８のいずれか一項に記載の縦型ホール素子。
【請求項１０】
前記半導体基板の表面に垂直な成分を含む電流が少なくとも前記磁気検出部において同基板表面に対し斜めの方向へ流れるよう導かれる
請求項１〜９のいずれか一項に記載の縦型ホール素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ホール素子に関し、詳しくは基板表面（チップ面）に平行な磁界成分が同基板内の磁気検出部に印加されたとき、その磁界成分に応じたホール電圧信号を基板内に発生させる縦型ホール素子に関する。
【背景技術】
【０００２】
周知のように、ホール素子は、非接触での角度検出が可能であることから、いわゆるホールＩＣ等に搭載されて例えば磁気センサとして車載内燃機関のスロットル弁開度センサ等の角度検出センサに用いられる。まず、図１１を参照して、ホール素子の磁気検出原理について説明する。
【０００３】
物質中を流れる電流に対して垂直な磁界（磁気）が加わると、それら電流および磁界の双方に垂直な方向に電界（電圧）が生じる。この現象をホール効果と呼び、ここで発生する電圧をホール電圧と呼ぶ。
【０００４】
例えば、図１１に示すようなホール素子（導体）１００を考えた場合、同素子の磁気検出部（ホールプレート）の幅をＷ、長さをＬ、厚さをｄ、同素子と磁界とのなす角度をθ、磁束密度をＢ、供給（駆動）電流（端子ＴＩ−ＴＩ’間に供給する電流）をＩとすると、ホール電圧（端子ＴＶH−ＴＶH’間に生じる電圧）ＶHは、
ＶH＝（ＲHＩＢ／ｄ）ｃｏｓθ、ＲH＝１／（ｑｎ）
のように表せる。ここで、ＲHはホール係数であり、またｑは電荷、ｎはキャリア濃度である。
【０００５】
上記関係式からも分かるように、ホール素子と磁界とのなす角度θに応じてホール電圧ＶHが変化するため、これを利用することで角度の検出が可能となる。このように、ホール素子を用いることで上述の角度検出センサを実現することができる。
【０００６】
そして、一般的なホール素子としては、例えば非特許文献１に記載のようなホール素子、いわゆる横型ホール素子が知られている。この横型ホール素子は、基板表面（チップ面）に対して垂直な磁界成分を検出するものである。
【０００７】
以下、図１２を参照して、このホール素子（横型ホール素子）についてさらに説明する。なお、図１２（ａ）はこのホール素子の平面図、図１２（ｂ）は図１２（ａ）のＬ１−Ｌ１線に沿った断面図である。
【０００８】
同図１２（ａ）および（ｂ）に示されるように、このホール素子は、例えばＰ型のシリコンからなる半導体層（Ｐ-ｓｕｂ）２１と、この表面にＮ型の導電型不純物が導入されるかたちで形成された拡散層（ウェル）からなる半導体領域２２を有して構成されている。なお、この半導体領域２２は、Ｎ型の半導体基板（Ｎ-ｓｕｂ）や、エピタキシャル膜として形成することもできる。また一般に、シリコン等の半導体材料は、Ｐ型からなる半導体よりもＮ型からなる半導体のほうが大きなキャリア移動度をもっているため、この半導体領域２２の材料としては、Ｎ型の半導体材料（例えばシリコン）が用いられることが多い。しかし、製造工程や構造上の条件等に応じてＰ型の半導体材料（Ｐ-層）が採用されることもある。また、この半導体領域２２の不純物濃度が低く（薄く）なるほど、同領域におけるキャリア移動度は大きくなるため、ホール素子としての感度を上げる、すなわち出力電圧として大きな電圧を得るためには、同半導体領域２２の不純物濃度を低く（薄く）することがより望ましい。一般に、同半導体領域２２（Ｎ-層）は、「１．０×１０14〜１．０×１０17／ｃｍ3」の濃度に設定される。
【０００９】
そして、この半導体領域２２の表面には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域２３ａ〜２３ｄが形成され、これらコンタクト領域２３ａ〜２３ｄとそこに配設される電極（配線）との間に良好なオーミックコンタクトが形成されるようになっている。さらに詳しくは、コンタクト領域２３ａおよび２３ｂとコンタクト領域２３ｃおよび２３ｄとは、互いに直交するかたちで上記半導体層２１に囲まれた領域（活性領域）２２ａの四隅に配置されている。これらコンタクト領域２３ａ〜２３ｄは、そこに配設される各電極（配線）を介して、それぞれ端子ＳおよびＧ、並びに端子Ｖ１およびＶ２と電気的に接続される。
【００１０】
ここで、例えば端子Ｓから端子Ｇへ一定の駆動電流を流すと、その電流は、上記コンタクト領域２３ａからコンタクト領域２３ｂへと流れる。すなわちこの場合、基板表面の近傍に、同面（チップ面）に平行な成分を主に含む電流が流れることとなる。このとき、その電流に対し基板表面（チップ面）に垂直な成分を含む磁界（例えば図１２中に矢印Ｂで示される磁界）が印加されると、前述したホール効果により、端子Ｖ１と端子Ｖ２との間にその磁界に応じたホール電圧が発生する。したがって、それら端子Ｖ１およびＶ２を通じてその発生したホール電圧信号を検出することで、図１１に示した先の関係式「ＶH＝（ＲHＩＢ／ｄ）ｃｏｓθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面（チップ面）に垂直な磁界成分が求められることとなる。なお、このホール素子においては、端子Ｖ１およびＶ２に駆動電流を流して端子ＳおよびＧにてホール電圧信号を検出することもできる。そのため、こうした電極の入れ替えを利用して、例えば電極の入れ替えを周期的に行って、同素子に発生するオフセット電圧（不平衡電圧）を相殺するような駆動方式なども実用されている。
【００１１】
また、こうした横型ホール素子としては他にも、例えば図１３に示すような横型ホール素子がある。すなわち、この横型ホール素子では、上記半導体層２１に囲繞される領域（活性領域）２２ａが十字状に形成され、各先端部分に上記コンタクト領域２３ａ〜２３ｄが配設されている。このホール素子においても、その動作態様は、先の図１２に示した横型ホール素子と同様である。
【００１２】
また近年、上記横型ホール素子に加え、例えば特許文献１に記載されているように、基板表面（チップ面）に平行な磁界成分を検出するホール素子、いわゆる縦型ホール素子も提案されている。この縦型ホール素子は、異なる位相（角度）を検出する２つの素子を１チップに集積化できるという特長をもつため、２つの縦型ホール素子を「９０°」の角度をなすように配置することで、「０°〜３６０°」の角度範囲でリニアな出力（電圧信号）が得られる回転センサ等も実現可能になる。以下、図１４を参照して、縦型ホール素子の一例について説明する。なお、図１４において、図１４（ａ）はこのホール素子の平面図、図１４（ｂ）は図１４（ａ）のＬ１−Ｌ１線に沿った断面図、図１４（ｃ）は図１４（ａ）のＬ２−Ｌ２線に沿った断面図である。
【００１３】
同図１４（ａ）〜（ｃ）に示されるように、このホール素子は、大きくは、例えばＰ型のシリコンからなる半導体層（Ｐ-ｓｕｂ）３１と、この表面にＮ型の導電型不純物が導入されるかたちで形成された埋込層ＢＬと、さらにこの上に例えばエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体領域３２とを有して構成されている。なお、上記埋込層ＢＬは、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域３２よりも高い濃度に設定される。
【００１４】
そして、上記半導体領域３２には、当該ホール素子を他の素子と素子分離すべく、半導体層３１に接続されるような例えばＰ型の拡散層（Ｐ型拡散分離壁）３４が形成されている。そして、半導体領域３２の表面にあってこの拡散層３４にて囲まれる領域（活性領域）には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ+層）３３ａ〜３３ｅが形成され、これらコンタクト領域３３ａ〜３３ｅとそこに配設される電極（配線）との間に良好なオーミックコンタクトが形成されるようになっている。これらコンタクト領域３３ａ〜３３ｅは、そこに配設される各電極（配線）を介して、それぞれ端子ＳおよびＧ１およびＧ２およびＶ１およびＶ２と電気的に接続される。
【００１５】
また、基板表面から内部へ延設される拡散層３４にて囲まれる領域（活性領域）は、図１４（ａ）に示されるように、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）３４ａおよび３４ｂを互いに隔てた領域３２ａ〜３２ｃに分割されている。ここで、拡散層３４ａおよび３４ｂは、上記埋込層ＢＬに接続される態様で形成されており、上記領域３２ａ〜３２ｃにおいては、図１４（ｃ）に示されるように、基板内部においても電気的に区画された領域が形成されている。
【００１６】
また、これら領域に関し、領域（素子領域）３２ａには上記コンタクト領域３３ａおよび３３ｄおよび３３ｅが、領域３２ｂには上記コンタクト領域３３ｂが、領域３２ｃには上記コンタクト領域３３ｃがそれぞれ形成されている。さらに詳しくは、これらコンタクト領域に関し、コンタクト領域３３ａは、コンタクト領域３３ｂおよび３３ｃとこれら領域に直交するコンタクト領域３３ｄおよび３３ｅとの双方に挟まれるかたちで配置されている。すなわち、同コンタクト領域３３ａが、上記拡散層３４ａおよび３４ｂを隔ててコンタクト領域３３ｂおよび３３ｃにそれぞれ対向するような配置となっている。このホール素子においては、上記領域３２ａの基板内部に電気的に区画される領域にあって上記コンタクト領域３３ｄおよび３３ｅにて挟まれる領域が、いわゆる磁気検出部（ホールプレート）ＨＰとなる。すなわち、このホール素子では、ここに印加される磁界に応じたホール電圧信号が発生することになる。
【００１７】
ここで例えば、上記端子Ｓから端子Ｇ１へ、また端子Ｓから端子Ｇ２へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域３３ａから上記磁気検出部ＨＰを通じて、埋込層ＢＬ、そしてコンタクト領域３３ｂおよび３３ｃへとそれぞれ流れる。すなわちこの場合、上記磁気検出部ＨＰには、基板表面（チップ面）に垂直な成分を主に含む電流が流れることになる。このため、その駆動電流を流した状態において、基板表面（チップ面）に平行な成分を含む磁界（例えば図１４中に矢印Ｂで示される磁界）が当該ホール素子の磁気検出部ＨＰに印加されたとすると、前述したホール効果によって、上記端子Ｖ１と端子Ｖ２との間にその磁界に応じたホール電圧が発生する。したがって、それら端子Ｖ１およびＶ２を通じてその発生したホール電圧信号を検出することで、図１１に示した先の関係式「ＶH＝（ＲHＩＢ／ｄ）ｃｏｓθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面（チップ面）に平行な磁界成分が求められることとなる。ちなみに、このホール素子では、図１４中に示す寸法ｄが磁気検出部（ホールプレート）の厚さ（上記関係式中の「ｄ」）に相当する。また、このホール素子において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。
【００１８】
また、こうした縦型ホール素子としては他にも、例えば非特許文献２に記載された縦型ホール素子がある。
【特許文献１】特開平１−２５１７６３号公報
【非特許文献１】前中一介、外３名，「集積化三次元磁気センサ」，電気学会論文誌  Ｃ，平成元年，第１０９巻，第７号，ｐ４８３−４９０
【非特許文献２】Ｒ．Ｓ．Ｐｏｐｏｖｉｃ，“Ｔｈｅ  Ｖｅｒｔｉｃａｌ  Ｈａｌｌ−Ｅｆｆｅｃｔ  Ｄｅｖｉｃｅ”，ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲ，ＳＥＰＴＥＭＢＥＲ  １９８４，ＥＤＬ−５，ＮＯ９，Ｐ３５７−３５８
【発明の開示】
【発明が解決しようとする課題】
【００１９】
ところで、図１２〜図１４に例示したような横型あるいは縦型のホール素子にあっては、素子表面に形成される層間絶縁膜内などにナトリウム（Ｎａ）等の可動イオンが存在する。このため、当該ホール素子への通電や温度変化等に伴ってこの可動イオンが動くことによって、電圧出力端（例えば図１４に示すコンタクト領域３３ｄおよび３３ｅ）付近の電位が不安定になり、同素子から出力される極微小なホール電圧信号をふらつかせることがある。これは経時変動またはドリフトと呼ばれ、同電圧に基づく磁界の検出に誤差を生じさせ、特に当該ホール素子を角度検出センサとして用いた場合にはそのセンサ特性の劣化は避けられず、深刻である。
【００２０】
そこで従来、例えば図１５に示すように、所定の電位（例えばグランド電位）に固定されたアルミニウム等からなる導体プレートＧＰを素子表面を覆うように設けたホール素子なども提案されている。なお、ここではその一例として、先の図１２に例示した横型ホール素子に対して導体プレートＧＰを適用した場合について説明する。また、図１６には、経時変動（出力電圧の経時変化）の一例をグラフとして示す。
【００２１】
このように、導体プレートＧＰを素子表面を覆うように設けることで、素子表面の電位が固定され、その周囲も安定した電位環境におかれることとなる。そのため、層間絶縁膜（図示略）内の可動イオンＰＩの動きは抑制され、この可動イオンＰＩに起因する上述の出力電圧のふらつき等が小さくなり、磁気検出素子としての検出精度を高く維持することができるようになる。また従来、このほかにも、素子表面をＰ型の拡散層で覆い、Ｎ型の半導体領域２２との間に形成されるｐｎ接合を通じて素子表面が層間絶縁膜と接触しないようにしたホール素子などが提案されている。
【００２２】
ところが、縦型ホール素子にあっては、例えば図１７に示すように、半導体領域３２と拡散層３４、３４ａ、３４ｂとの間に空乏層ＶＲ（図中に二点鎖線で示す領域）が形成される。なおここでは、先の図１４に例示した縦型ホール素子において端子Ｓから端子Ｇ１およびＧ２へそれぞれ駆動電流を流したときの空乏層の形成態様を示している。すなわち、端子Ｓの配設される電源側の領域３２ａでは、グランド側の領域３２ｂや領域３２ｃよりも電位が高くなり、その分だけ空乏層ＶＲの広がりが大きくなっている。
【００２３】
縦型ホール素子では、空乏層ＶＲの形成された部分の電位が不安定になり、その付近で、前述した可動イオンの動きが活発になることが発明者らによって確認されている。すなわち、この空乏層ＶＲの形成に起因して前述の経時変動がさらに大きくなることが懸念されるようになる。また、ホール素子の感度が、素子の寸法、特に磁気検出部（ホールプレート）の寸法に依存することは前述したとおりであり、空乏層ＶＲの形成に伴う素子形状の変化により、磁気検出に際しての感度がばらつくことになる。具体的には、この空乏層ＶＲの幅（広がり度合）は、素子周囲の温度環境や素子製造に際しての工程条件等に依存し、これらの条件に応じて素子感度が不安定になる。
【００２４】
このように、素子表面に導体プレートを設けることで経時変動が幾らか抑制されるものの、縦型ホール素子にあっては、それによっても十分な効果が得られるとはいえず、また磁気検出に際しての感度ばらつきについても改善の余地が残されたものとなっている。
【００２５】
この発明は、こうした実情に鑑みてなされたものであり、周囲の温度や製造条件等の変動に起因する素子感度のばらつきを抑制しつつ、磁気検出素子としての検出精度を高く維持することのできる縦型ホール素子を提供することを目的とする。
【課題を解決するための手段】
【００２６】
こうした目的を達成すべく、請求項１に記載の発明では、半導体基板の表面に垂直な成分を含む電流が同基板内に所定領域として設けられた磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されるとき、その磁界成分に応じたホール電圧信号を前記基板内に発生させる縦型ホール素子として、前記半導体基板が、ｐｎ接合を通じて基板内部を電気的に区画する分離壁を備えるとき、該分離壁のｐｎ接合側に近接する部分については少なくとも基板表面の近傍にてその不純物濃度が選択的に高められた構造とする。
【００２７】
発明者らは、空乏層の幅（広がり度合）が不純物濃度に依存することに着目し、上記分離壁のｐｎ接合側に近接する部分の不純物濃度を、少なくとも基板表面の近傍にて選択的に高めるようにした。これにより、少なくとも基板表面の近傍においては上記分離壁による空乏層の広がりが抑制され、これに伴い、基板表面における可動イオンの動きも抑制されることになる。このため、前述した経時変動は小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。しかも、上記構造においては、選択的に不純物濃度を高めるようにしているため、基板内部の、例えば磁気検出部（ホールプレート）等におけるキャリア移動度は高く維持され、ひいては磁気検出に際しての感度が高く維持されるようにもなる。また、空乏層の広がりが抑制されることで、空乏層の形成に伴う素子形状の変化も自ずと抑制され、前述した周囲の温度や製造条件等の変動に起因する素子感度のばらつきについてもこれが好適に抑制されることとなる。
【００２８】
またこの構造は、請求項２に記載の発明によるように、前記分離壁として前記磁気検出部を前記半導体基板内に区画するものを備える構造に採用して特に有効である。前述した素子形状の変化に起因する素子感度のばらつきは、磁気検出部（ホールプレート）の形状に変化が生じたときに特に大きくなる。このため、上記請求項１に記載の構造は、こうした基板内に磁気検出部を区画する分離壁に適用して有効である。
【００２９】
特に、請求項３に記載の発明によるように、少なくとも前記半導体基板の表面近傍にて前記磁気検出部の周囲を囲繞する分離壁に適用してその効果は大きい。
また、これら請求項２または３に記載の構造においては、請求項４に記載の発明によるように、前記半導体基板の分離壁のｐｎ接合側に近接する部分における不純物濃度の選択的に高められた高濃度領域の深さ方向の寸法を、前記基板表面に垂直な成分を含む電流を前記磁気検出部に流通させ得る程度に短く設定した構造とすることがより有効である。
【００３０】
磁気検出部（ホールプレート）を区画する分離壁について上記請求項１に記載の構造を適用すると、これに近接する部分の不純物濃度が高くなるため、そこに電流が多く流れるようになり、磁気検出に必要な電流量を磁気検出部に流せなくなることが懸念される。この点、上記構造のように、高濃度領域の深さ方向の寸法を規定することとすれば、磁気検出部に十分な電流量を確保することができるようになる。
【００３１】
また一方、上記請求項１に記載の構造は、請求項５に記載の発明によるように、当該ホール素子を他の素子と分離する素子分離用の分離壁に対して適用することも有効である。こうした構造によれば、前述の効果が得られるとともに、外乱因子（例えば素子周辺の回路によるノイズ）の影響に対して強い耐性を有する構造となる。
【００３２】
さらにこのとき、請求項６に記載の発明によるように、前記素子分離用の分離壁の外側に近接する部分の不純物濃度を選択的に高めた構造とすることで、外乱因子の影響に対する耐性をさらに高めることができる。
【００３３】
また、請求項７に記載の発明では、請求項１〜６のいずれか一項に記載の構造に関し、前記半導体基板の表面側上方に導体プレートを、少なくとも前記磁気検出部を覆うかたちで配設した構造とする。
【００３４】
こうした導体プレートを素子表面を覆うように設けることで、素子表面の電位が固定され、その周囲も安定した電位環境におかれるようになる。そして、前述したように、層間絶縁膜内の可動イオンの動きは抑制され、この可動イオンに起因する経時変動等が小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。またさらに、基板上方からのノイズを遮蔽（シールド）して当該ホール素子をノイズから保護することもできるようになる。
【００３５】
そしてこの場合、前記導体プレートとしては、請求項８に記載の発明によるように、多結晶シリコンおよびアルミニウムのいずれかからなるものを採用することが有効である。これらのいずれかを材料として採用すれば、外乱に対するシールド板等として適正に機能する前記導体プレートを容易に形成することができるようになる。
【００３６】
また、請求項１〜８のいずれか一項に記載の縦型ホール素子に関し、前記半導体基板の表面に、前記磁気検出部に電流を供給するための電流供給対、および前記ホール電圧信号を出力する電圧出力対の各端部が、前記半導体基板の表面における不純物濃度の選択的に高められた部分として設けられた構造であるときは、請求項９に記載の発明によるように、前記半導体基板の分離壁のｐｎ接合側に近接する部分における不純物濃度の選択的に高められた高濃度領域の深さ方向の寸法が、前記電流供給対および前記電圧出力対の各端部の深さ方向の寸法と同程度に設定された構造とすることが有効である。
【００３７】
こうした構造によれば、上記分離壁に近接する部分の高濃度領域を、前記電流供給対および前記電圧出力対の各端部の製造工程を利用して容易に形成することが、すなわち両者の製造工程の共通化を図ることが可能になり、ひいては上記構造の実現がより容易になる。
【００３８】
また、請求項１〜９のいずれか一項に記載の縦型ホール素子に関しては、請求項１０に記載の発明によるように、前記半導体基板の表面に垂直な成分を含む電流が少なくとも前記磁気検出部において同基板表面に対し斜めの方向へ流れるよう導かれるような構造とすることが有効である。
【００３９】
例えば、前記半導体基板の表面に垂直な成分のみからなる電流を前記磁気検出部に流そうとすると、同磁気検出部の下方に埋込層（例えば図１４の埋込層ＢＬ）などを設ける必要が生じ、これに伴い、素子内部の電位分布に変化が生じたり、素子構造が複雑化したりすることが懸念される。この点、上記構造によれば、埋込層の配設等に伴う素子内部における電位分布の変化や素子構造の複雑化等を招くことなく、基板表面に垂直な成分を含む電流が磁気検出部に流れるようになり、基板表面に平行な磁界成分に対応したホール電圧を発生させるという縦型ホール素子としての本来の機能を維持することができるようになる。
【発明を実施するための最良の形態】
【００４０】
（第１の実施の形態）
以下、この発明に係る縦型ホール素子についてその第１の実施の形態を示す。
まず、図１を参照して、この実施の形態に係る縦型ホール素子の概略構造について説明する。なお、この図１において、図１（ａ）はこのホール素子の平面構造を模式的に示す平面図、図１（ｂ）は図１（ａ）のＬ１−Ｌ１線に沿った断面図、図１（ｃ）は図１（ａ）のＬ２−Ｌ２線に沿った断面図である。
【００４１】
同図１（ａ）〜（ｃ）に示されるように、このホール素子は、大きくは、例えばＰ型のシリコンからなる半導体層（Ｐ-ｓｕｂ）１１と、この表面に例えばＮ型の導電型不純物が導入されて拡散層（ウェル）として形成されたＮ型の半導体領域（Ｎウェル）１２とを有して構成されている。なお、前述したように、シリコン等の半導体材料はＰ型からなる半導体よりもＮ型からなる半導体のほうが大きなキャリア移動度をもっているため、この半導体領域１２の材料としては、Ｎ型の半導体材料（例えばシリコン）を用いることが望ましい。しかし、製造工程や構造上の条件等に応じてＰ型の半導体材料（Ｐ-層）を採用することもできる。また、この半導体領域１２の不純物濃度が低く（薄く）なるほど、同領域におけるキャリア移動度は大きくなるため、ホール素子としての感度を上げる、すなわち出力電圧として大きな電圧を得るためには、同半導体領域１２の不純物濃度を低く（薄く）することがより望ましい。
【００４２】
このホール素子においても、上記半導体層１１に、当該ホール素子を他の素子と素子分離すべく、例えばＰ型からなる拡散層（Ｐ型拡散分離壁）１４が形成されている。そして、上記半導体領域１２の表面にあってこの拡散層１４にて囲まれる領域（活性領域）には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ+層）１３ａ〜１３ｅが形成されている。これにより、これら各コンタクト領域とそこに配設される電極（配線）との間には、良好なオーミックコンタクトが形成されることになる。これらコンタクト領域１３ａ〜１３ｅは、そこに配設される各電極（配線）を介して、それぞれ端子ＳおよびＧ１およびＧ２およびＶ１およびＶ２と電気的に接続される。このうち、上記コンタクト領域１３ｂおよび１３ｃは、それぞれコンタクト領域１３ａと対をなして電流供給対を形成するものであり、また上記コンタクト領域１３ｄおよび１３ｅは、電圧出力対の各端部に相当するものである。
【００４３】
また、基板表面から内部へ延設される拡散層１４にて囲まれる領域（活性領域）は、図１（ａ）に示されるように、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）１４ａおよび１４ｂを互いに隔てた領域１２ａ〜１２ｃに分割されている。そして、図１（ｃ）に示されるように、これら領域１２ａ〜１２ｃにおいては、基板内部においても電気的に区画された領域が形成されている。また、これら領域１２ａ〜１２ｃを電気的に区画する拡散層１４および１４ａおよび１４ｂの内周側（ｐｎ接合側）に近接する部分は、それぞれ基板表面の近傍にて不純物濃度が選択的に高められ、そこに高濃度領域（Ｎ+層）１５ａ〜１５ｃが形成されている。なお、高濃度領域１５ａの深さ方向の寸法は、基板表面に垂直な成分を含む電流を磁気検出部ＨＰに流通させ得る程度に短く、例えば磁気検出部ＨＰを区画する拡散層１４ａおよび１４ｂの深さ寸法の「１／２」以下に設定される。またここでは、高濃度領域１５ａ〜１５ｃの深さ方向の寸法を上記コンタクト領域１３ａ〜１３ｅの深さ方向の寸法と同程度に、例えば「１μｍ」程度に設定するようにしている。
【００４４】
これら領域において、領域（素子領域）１２ａには上記コンタクト領域１３ａおよび１３ｄおよび１３ｅが、領域１２ｂには上記コンタクト領域１３ｂが、領域１２ｃには上記コンタクト領域１３ｃがそれぞれ形成されている。さらに詳しくは、これらコンタクト領域に関し、コンタクト領域１３ａは、コンタクト領域１３ｂおよび１３ｃとこれら領域に直交するコンタクト領域１３ｄおよび１３ｅとの双方に挟まれるかたちで配置されている。すなわち、同コンタクト領域１３ａが、上記拡散層１４ａおよび１４ｂを隔ててコンタクト領域１３ｂおよび１３ｃにそれぞれ対向するような配置となっている。このホール素子においては、上記領域１２ａの基板内部に電気的に区画される領域にあって上記コンタクト領域１３ｄおよび１３ｅにて挟まれる領域が、いわゆる磁気検出部（ホールプレート）ＨＰとなる。すなわち、このホール素子では、ここに印加される磁界に応じたホール電圧信号が発生することになる。
【００４５】
ここで例えば、上記端子Ｓから端子Ｇ１へ、また端子Ｓから端子Ｇ２へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域１３ａから磁気検出部ＨＰ、そして拡散層１４ａおよび１４ｂの下方を通じて、コンタクト領域１３ｂおよび１３ｃへとそれぞれ流れる。すなわちこの場合、上記磁気検出部ＨＰには、基板表面（チップ面）に垂直な成分を含む電流が流れることになる。ただし、この縦型ホール素子においては、埋込層（図１４の埋込層ＢＬ参照）を割愛した構造とすることで、その駆動電流が少なくとも磁気検出部ＨＰにおいて基板表面に対し斜めの方向へ流れるよう導かれることになる。このため、図１４に示した従来の縦型ホール素子とは異なり、この縦型ホール素子においては、磁気検出部ＨＰにおける駆動電流が、基板表面に略垂直でなく、基板表面に対し斜めの方向に流れることとなる。
【００４６】
また、高濃度領域１５ａの深さ方向の寸法が、基板表面に垂直な成分を含む電流を磁気検出部ＨＰに流通させ得る程度に短く設定されていることで、磁気検出部ＨＰに近接する高濃度領域１５ａに電流が多く流れて磁気検出に必要な電流量を磁気検出部ＨＰに流せなくなるような事態は回避される。すなわち、磁気検出部ＨＰには十分な電流量が確保される。
【００４７】
そしてこの駆動電流を流した状態において、基板表面（チップ面）に平行な成分を含む磁界（例えば図１中に矢印Ｂで示される磁界）が当該ホール素子の磁気検出部ＨＰに印加されたとすると、前述したホール効果によって、上記端子Ｖ１と端子Ｖ２との間にその磁界に応じたホール電圧が発生する。したがって、それら端子Ｖ１およびＶ２を通じてその発生したホール電圧信号を検出することで、図１１に示した先の関係式「ＶH＝（ＲHＩＢ／ｄ）ｃｏｓθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面（チップ面）に平行な磁界成分が求められることとなる。ちなみに、このホール素子では、図１中に示す寸法ｄが磁気検出部（ホールプレート）の厚さ（上記関係式中の「ｄ」）に相当する。また、このホール素子において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。
【００４８】
この実施の形態に係る縦型ホール素子においては、ｐｎ接合を通じて基板内部を電気的に区画する拡散層（Ｐ型拡散分離壁）１４および１４ａおよび１４ｂのｐｎ接合側に近接する部分の不純物濃度を、基板表面の近傍にて選択的に高めるようにした。これにより、基板表面の近傍においては上記拡散層１４および１４ａおよび１４ｂによる空乏層の広がりが抑制され、これに伴い、基板表面における可動イオンの動きも抑制されることになる。このため、前述した経時変動は小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。しかも、半導体領域１２においては不純物濃度が低く（薄く）維持されるため、磁気検出部ＨＰ等におけるキャリア移動度として大きな移動度が得られ、ひいては磁気検出に際しての感度が高く維持されるようにもなる。また、空乏層の広がりが抑制されることで、空乏層の形成に伴う素子形状の変化も自ずと抑制され、前述した周囲の温度や製造条件等の変動に起因する素子感度のばらつきについてもこれが好適に抑制されることとなる。
【００４９】
以上説明したように、この実施の形態に係る縦型ホール素子によれば、以下に記載するような多くの優れた効果が得られるようになる。
（１）ｐｎ接合を通じて基板内部を電気的に区画する拡散層（Ｐ型拡散分離壁）１４および１４ａおよび１４ｂのｐｎ接合側に近接する部分の不純物濃度を基板表面の近傍にて選択的に高めて、そこに高濃度領域（Ｎ+層）１５ａ〜１５ｃを形成した。これにより、前述した経時変動は小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。しかも、磁気検出部ＨＰ等におけるキャリア移動度が高く維持され、ひいては磁気検出に際しての感度が高く維持されるようにもなる。さらには、前述した周囲の温度や製造条件等の変動に起因する素子感度のばらつきについてもこれが好適に抑制されることとなる。
【００５０】
（２）また、磁気検出素子としての検出精度が高く維持されることにより、従来は難しかったような微細な磁気変動を検出することが可能になり、新たな分野への適用を図ることができるようになる。また、従来分野へ適用した場合にも、歩留り向上や低コスト化、ひいては省エネルギー化が図られるようになる。
【００５１】
（３）磁気検出部ＨＰの周囲を囲繞する拡散層（分離壁）１４および１４ａおよび１４ｂに対し、ｐｎ接合側に高濃度領域（Ｎ+層）１５ａ〜１５ｃを設けるようにした。前述した素子形状の変化に起因する素子感度のばらつきは、磁気検出部（ホールプレート）の形状に変化が生じたときに特に大きくなる。この点、上記構造では、高濃度領域１５ａ〜１５ｃが磁気検出部ＨＰの周囲を囲繞する拡散層（分離壁）に設けられているため、磁気検出部ＨＰの形状変化が好適に抑制され、ひいては上述の素子感度のばらつきもより好適に抑制されるようになる。
【００５２】
（４）また、高濃度領域１５ａの深さ方向の寸法を、基板表面に垂直な成分を含む電流を磁気検出部ＨＰに流通させ得る程度に短く設定した。これにより、磁気検出部ＨＰに近接する高濃度領域１５ａに電流が多く流れて磁気検出に必要な電流量を磁気検出部ＨＰに流せなくなるようなこともなくなり、磁気検出部ＨＰに十分な電流量を確保することができるようになる。
【００５３】
（５）当該ホール素子を他の素子と分離する素子分離用の拡散層（分離壁）１４に対し、ｐｎ接合側に高濃度領域（Ｎ+層）１５ａ〜１５ｃを設けるようにした。これにより、外乱因子（例えば素子周辺の回路によるノイズ）の影響に対しても強い耐性を有する構造となる。
【００５４】
（６）高濃度領域１５ａ〜１５ｃの深さ方向の寸法を、コンタクト領域１３ａ〜１３ｅの深さ方向の寸法と同程度に設定するようにした。こうした構造によれば、上記高濃度領域１５ａ〜１５ｃを、コンタクト領域１３ａ〜１３ｅの製造工程を利用して容易に形成することが、すなわち両者の製造工程の共通化を図ることが可能になり、ひいては上記構造の実現がより容易になる。
【００５５】
（７）基板表面（チップ面）に垂直な成分を含む電流が少なくとも磁気検出部ＨＰにおいて同基板表面に対し斜めの方向へ流れるよう導かれるような構造とした。これにより、埋込層の配設等に伴う素子内部における電位分布の変化や素子構造の複雑化等を招くことなく、基板表面に垂直な成分を含む電流が磁気検出部ＨＰに流れるようになり、基板表面に平行な磁界成分に対応したホール電圧を発生させるという縦型ホール素子としての本来の機能を維持することができるようになる。
【００５６】
（第２の実施の形態）
図２に、この発明に係る縦型ホール素子の第２の実施の形態を示す。
以下、図２（ａ）〜（ｃ）を参照して、先の第１の実施の形態との相違点を中心に、この実施の形態に係る縦型ホール素子の構造について説明する。なお、図２（ａ）の平面図は先の図１（ａ）の平面図に対応するものであり、図２（ｂ）は図２（ａ）のＬ１−Ｌ１線に沿った断面図、図２（ｃ）は図２（ａ）のＬ２−Ｌ２線に沿った断面図である。これら各図においては、図１に示した要素と同一の要素に各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。
【００５７】
同図２に示されるように、この縦型ホール素子も、基本的には、図１に例示した先の第１の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述したとおりである。ただし、この実施の形態においては、所定の電位（例えばグランド電位）に固定された例えばアルミニウムもしくは多結晶シリコンからなる導体プレートＧＰを、素子表面を覆うかたちで設けた構造としている。また、拡散層１４および１４ａおよび１４ｂも、適宜の配線を介して所定の電位（例えばグランド電位）に固定するようにしている。なお、導体プレートＧＰの材料としては任意の導体材料が採用可能であり、例えばアルミニウム以外の金属等も採用することができる。
【００５８】
こうした導体プレートＧＰを素子表面を覆うように設けることで、素子表面の電位が固定され、その周囲も安定した電位環境におかれるようになる。そのため、基板表面に形成される層間絶縁膜（図示略）内の可動イオンの動きは抑制され、この可動イオンに起因する経時変動等が小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。またさらに、基板上方からのノイズを遮蔽（シールド）して当該ホール素子をノイズから保護することもできるようになる。
【００５９】
以上説明したように、この実施の形態に係る縦型ホール素子によれば、先の第１の実施の形態による前記（１）〜（７）の効果と同様の効果もしくはそれに準じた効果に加え、さらに次のような効果が得られるようになる。
【００６０】
（８）基板表面側の上方に導体プレートＧＰを、磁気検出部ＨＰを含めた素子表面を覆うかたちで配設するようにした。これにより、磁気検出素子としての検出精度を高く維持することができるようになる。またさらに、基板上方からのノイズを遮蔽（シールド）して当該ホール素子をノイズから保護することもできるようになる。
【００６１】
（９）導体プレートＧＰの材料として、アルミニウムもしくは多結晶シリコンを採用することとした。これにより、外乱に対するシールド板等として適正に機能する導体プレートＧＰを容易に形成することができるようになる。
【００６２】
（他の実施の形態）
なお、上記各実施の形態は、以下の態様をもって実施することもできる。
・上記各実施の形態においては、高濃度領域１５ａ〜１５ｃの深さ方向の寸法を、コンタクト領域１３ａ〜１３ｅの深さ方向の寸法と同程度に設定するようにした。しかし、これは必須の構成ではなく、高濃度領域１５ａ〜１５ｃの深さ方向の寸法は任意である。また、磁気検出部ＨＰに近接する高濃度領域１５ａの寸法さえ、基板表面に垂直な成分を含む電流を磁気検出部ＨＰに流通させ得る程度に短く設定されていれば、第１の実施の形態による上記（４）の効果と同様もしくはそれに準じた効果は得ることができる。
【００６３】
・例えば図３に示すように、第１の実施の形態に係る縦型ホール素子について、素子分離用の拡散層（分離壁）１４の外側に近接する部分に高濃度領域（Ｎ+層）１６を設けた構造とすることもできる。こうした構造によれば、外乱因子（例えば素子周辺の回路によるノイズ）の影響に対する耐性をさらに高めることができるようになる。
【００６４】
・上記各実施の形態においては、１対の電圧出力対からなる縦型ホール素子を想定したが、これに限られることなく、２対以上の電圧出力対を備える縦型ホール素子に対してもこの発明は同様に適用することができる。例えば図４に示すように、第１の実施の形態に係る縦型ホール素子において、電流供給端に相当するコンタクト領域１３ｂおよび１３ｃに対し、電圧出力端に相当するコンタクト領域１７ｂおよび１８ｂ、並びにコンタクト領域１７ｃおよび１８ｃを各々設けた構造としてもよい。なお、こうした構造では、それら各コンタクト領域に設けられた端子Ｖ３ｂおよびＶ４ｂ、並びに端子Ｖ３ｃおよびＶ４ｃの出力電圧（Ｖout）の特性が、先の図１に示した縦型ホール素子の端子Ｖ１およびＶ２の出力特性とは逆の特性（極性が逆）になる。
【００６５】
・また、電流供給対の数も２対に限られることなく任意である。例えば１対の電流供給対からなる縦型ホール素子に対してもこの発明は同様に適用することができる。例えば図５に示すように、第１の実施の形態に係る縦型ホール素子について、領域１２ｃ、すなわち端子Ｇ２側のコンタクト領域１３ｃ等を割愛した構造としても、この発明は同様に適用することができる。しかもこうした構造にすれば、先の図１に示した縦型ホール素子と比較して約「１／３」の面積が縮小されることになり、大幅な小型化が図られるようになる。なお、こうしたホール素子の動作態様も、基本的には、図１に例示した先の縦型ホール素子と同様である。
【００６６】
・上記各実施の形態では、磁気検出部ＨＰの周囲を囲繞する拡散層（分離壁）１４および１４ａおよび１４ｂに対し、ｐｎ接合側に高濃度領域（Ｎ+層）１５ａ〜１５ｃを設けるようにした。しかし、磁気検出部ＨＰを基板内に区画する拡散層（分離壁）１４ａおよび１４ｂ、並びに素子分離用の拡散層（分離壁）１４に対し、ｐｎ接合側に高濃度領域（Ｎ+層）１５ａ〜１５ｃが設けられた構造であれば、すなわち例えば図６に示すような構造であっても、第１の実施の形態による上記（３）および（５）の効果に準じた効果は得ることができる。さらに、例えば図７に示すように、磁気検出部ＨＰを基板内に区画する拡散層（分離壁）１４ａおよび１４ｂのみに高濃度領域（Ｎ+層）１５ａ〜１５ｃを設けた構造であれ、第１の実施の形態による上記（３）の効果に準じた効果は得ることができる。そして、こうした構造を採用して、駆動電流の経路で電位勾配が急峻なところ、すなわち空乏層の広がりが大きいところのみに上記高濃度領域（Ｎ+層）を設けるようにすれば、簡素な構造を維持しつつ、効率的に前述した効果が得られるようになる。
【００６７】
・上記各実施の形態では、領域１２ａ〜１２ｃの全てに対して高濃度領域（Ｎ+層）１５ａ〜１５ｃを設けるようにしたが、これに限られることなく、例えば図８に示すように、領域１２ａのみに高濃度領域（Ｎ+層）１５ａを設けた構造としてもよい。またこの場合も、例えば図９に示すように、素子分離用の拡散層（分離壁）１４の外側に近接する部分に高濃度領域（Ｎ+層）１６を設けることで、外乱因子の影響に対する耐性を高めることができる。
【００６８】
・さらに、磁気検出部ＨＰを基板内に区画する分離壁や素子分離用の分離壁は、拡散層（拡散分離壁）である必要はなく、例えば図１０に示すような縦型ホール素子では拡散分離壁を要しない。同図１０に示されるように、この縦型ホール素子では、電流供給端に相当するコンタクト領域１３ａ〜１３ｃ、並びに電圧出力端に相当するコンタクト領域１３ｄおよび１３ｅが一列に配列されている。こうした縦型ホール素子においても、ｐｎ接合を通じて基板内部を電気的に区画する半導体層１１（分離壁）のｐｎ接合側に近接する部分に高濃度領域（Ｎ+層）１９を設けることで同様の効果を得ることができる。なお、この縦型ホール素子の動作原理は、上記非特許文献２に記載された縦型ホール素子と同様である。
【００６９】
・上記各実施の形態においては、電圧出力端および電流供給端を、いずれも基板表面における導電型不純物の濃度が選択的に高められたコンタクト領域（Ｎ+層）として設けるようにした。しかし、これは必須の構成ではなく、例えばこうしたコンタクト領域を設けずに半導体領域１２の上に直に配線（電極）を設けるようにしてもよい。
【００７０】
・また、上記実施の形態においては、縦型ホール素子の駆動方法の一例として定電流駆動について説明したが、この縦型ホール素子の駆動方法は任意であり、例えば定電圧駆動によって駆動することもできる。
【００７１】
・上記各実施の形態において、半導体基板を構成する各要素の導電型を入れ替えた構造、すなわちＰ型とＮ型とを入れ替えた構造についても、この発明は同様に適用することができる。すなわち、高濃度領域をＰ+層として設けた場合も同様の効果が得られる。
【００７２】
・上記各実施の形態においては、基板の材料としてシリコンを用いるようにしたが、製造工程や構造上の条件等に応じてその他の材料を適宜採用するようにしてもよい。例えば、ＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、ＳｉＣ等の化合物半導体材料やＧｅ（ゲルマニウム）等の他の半導体材料も用いることができる。特に、ＧａＡｓ、ＩｎＡｓは温度特性に優れた材料であり、当該ホール素子の高感度化を図る上で有効である。
【００７３】
・上記各実施の形態においては、半導体領域１２を拡散層として形成するようにしたが、これに限られることはなく、例えば図１４に例示した従来の縦型ホール素子のように、半導体領域１２をエピタキシャル膜として形成した構造についても、この発明は同様に適用することができる。また一般に、こうしたエピタキシャル基板を採用する場合には、埋込層ＢＬ（図１４）が用いられることが多い。また他に、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等も適宜採用することができる。
【００７４】
・結局のところ、ｐｎ接合を通じて基板内部を電気的に区画する分離壁のｐｎ接合側に近接する部分の不純物濃度を、少なくとも基板表面の近傍にて選択的に高めた構造であれば、第１の実施の形態による上記（１）および（２）の効果と同様の効果もしくはそれに準じた効果は得ることができる。
【図面の簡単な説明】
【００７５】
【図１】この発明に係る縦型ホール素子の第１の実施の形態について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図。
【図２】この発明に係る縦型ホール素子の第２の実施の形態について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図。
【図３】この発明に係る縦型ホール素子の変形例を示す平面図。
【図４】この発明に係る縦型ホール素子の別の変形例を示す平面図。
【図５】この発明に係る縦型ホール素子の別の変形例を示す平面図。
【図６】この発明に係る縦型ホール素子の別の変形例を示す平面図。
【図７】この発明に係る縦型ホール素子の別の変形例を示す平面図。
【図８】この発明に係る縦型ホール素子の別の変形例を示す平面図。
【図９】この発明に係る縦型ホール素子の別の変形例を示す平面図。
【図１０】この発明に係る縦型ホール素子の別の変形例について、（ａ）はそのホール素子の概略構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。
【図１１】ホール素子の磁気検出原理を示す斜視図。
【図１２】従来のホール素子（横型ホール素子）の一例について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。
【図１３】従来のホール素子（横型ホール素子）の別の例について、そのホール素子の概略構造を模式的に示す平面図。
【図１４】従来のホール素子（縦型ホール素子）の一例について、（ａ）はそのホール素子の平面構造を模式的に示す平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図。
【図１５】従来のホール素子（横型ホール素子）に導体プレートを適用した一例を示す斜視図。
【図１６】経時変動（出力電圧の経時変化）の一例を示すグラフ。
【図１７】従来のホール素子（縦型ホール素子）における空乏層の形成態様を示す平面図。
【符号の説明】
【００７６】
１１…半導体層、１２…半導体領域、１２ａ〜１２ｃ…領域、１３ａ〜１３ｅ、１７ｂ、１７ｃ、１８ｂ、１８ｃ…コンタクト領域（Ｎ+層）、１４、１４ａ、１４ｂ…拡散層、１５ａ〜１５ｃ、１６、１９…高濃度領域（Ｎ+層）、ＢＬ…埋込層、ＧＰ…導体プレート、ＨＰ…磁気検出部。
【図１】
2006147710.tif 000003
【図２】
2006147710.tif 000004
【図３】
2006147710.tif 000005
【図４】
2006147710.tif 000006
【図５】
2006147710.tif 000007
【図６】
2006147710.tif 000008
【図７】
2006147710.tif 000009
【図８】
2006147710.tif 000010
【図９】
2006147710.tif 000011
【図１０】
2006147710.tif 000012
【図１１】
2006147710.tif 000013
【図１２】
2006147710.tif 000014
【図１３】
2006147710.tif 000015
【図１４】
2006147710.tif 000016
【図１５】
2006147710.tif 000017
【図１６】
2006147710.tif 000018
【図１７】
2006147710.tif 000019