(57)【要約】【課題】  半田ディップ装置の稼働率を低下させることなく半田中のＣｕ濃度を制御できる技術を提供する。【解決手段】  半田槽ＳＴ１、ＳＴ２、および循環ポンプＰＭＰなどから形成され、循環ポンプＰＭＰによって半田ＳＤが半田槽ＳＴ１と半田槽ＳＴ２との間を循環する構造を有する半田ディップ装置を用い、リードの表面への半田付けは半田槽ＳＴ１で行い、半田槽ＳＴ１より温度の低い半田槽ＳＴ２でＣｕ結晶ＣＣを析出させることによってＣｕ濃度が低下した半田ＳＤを再び半田槽ＳＴ１へ循環させることにより、半田槽ＳＴ１と半田槽ＳＴ２との間を循環する半田ＳＤ中のＣｕ濃度を一定値以下に保つ。【選択図】  図１４
2006049662.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）銅を主成分とし、チップ固定部及び外部リード部を有するリードフレーム上の前記チップ固定部に集積回路チップを固定する工程；
（ｂ）前記工程（ａ）の後、前記リードフレーム上の前記集積回路チップをレジンにより封止する工程；
（ｃ）前記工程（ｂ）の後、前記外部リード部を第１の温度に保持された溶融した錫系鉛フリー半田を収容した半田溶融槽のディップ処理部に浸漬することにより、前記外部リード部表面に半田層を形成する工程、
ここで、前記半田溶融槽は前記第１の温度よりも低く、銅錫化合物結晶が析出する第２の温度に保持された析出部を有する。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記半田溶融槽は、前記ディップ処理部を含む第１半田槽と、前記析出部を含む第２半田槽を有する。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記錫系鉛フリー半田は前記ディップ処理部と前記析出部との間で循環している。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記錫系鉛フリー半田は銅を含む。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記半田槽の内面は、ステンレスと比較して、錫と反応し難い第１の材料で形成されている。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記第１の材料はチタンを主成分とする。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記錫系鉛フリー半田は銀を含む。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記錫系鉛フリー半田はビスマスを含む。
【請求項９】
請求項１記載の半導体装置の製造方法において、
ディップ処理部は、前記半田溶融槽の外部に設けられた第１加熱手段によって前記第１温度に保持されている。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記第１温度は３００℃以上であり、
前記第２温度は２５０℃以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、実質的にＰｂ（鉛）を含まない、いわゆる鉛フリー半田を用い、Ｃｕ（銅）を含む材料から形成されたリードフレーム等の表面に半田ディップ処理を施す工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
日本特開平３−２２３４５２号公報（特許文献１）には、鉛含有半田に関して、プリント配線板の半田浸漬および表面平滑化処理に使用される溶融半田装置において、溶融半田中に含まれる銅成分を除去するフィルターを溶融半田装置に付与し、溶融半田中の過剰な銅成分を取り除くことにより、溶融半田中の銅濃度の上昇を抑制し、銅と半田との金属間化合物の結晶の析出および付着を防ぎ、半田の品質および寿命を維持する技術が開示されている。
【０００３】
また、日本特開平６−５５２６３号公報（特許文献２）には、鉛含有半田に関して、ディップ半田槽中の温度を、ディップ半田槽の休止中は１９０℃〜１９５℃に設定し、この温度で４時間〜５時間ディップ半田槽を放置することによって、銅成分の針状結晶を半田層の表面に析出させ、この針状結晶を除去することによって、半田中の銅成分の比率が増すことによる半田付け品質の低下を防ぐ技術が開示されている。
【０００４】
また、日本特開昭５９−１５９２６７号公報（特許文献３）には、鉛含有半田に関して、プリント配線板に半田ディップを施す半田槽において、半田ディップの完了後に半田槽の温度を所定の温度に冷却することによって半田槽内に銅成分を析出させ、その析出した銅成分をすくい取り分離除去することにより、半田の品質低下を防ぐ技術が開示されている。
【特許文献１】特開平３−２２３４５２号公報
【特許文献２】特開平６−５５２６３号公報
【特許文献３】特開昭５９−１５９２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、環境への関心が急速に高まっている。本発明者らは、Ｃｕを含む材料から形成されたリードフレームに半田ディップ処理を施すに当たって、環境への影響を考慮して鉛フリー半田ディップ、たとえばＳｎ（錫）−Ｃｕ半田ディップ（錫を主要な成分とする鉛フリー錫系半田、特に銅を含む銅含有鉛フリー錫系半田）を用いる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。
【０００６】
すなわち、鉛フリー半田ディップを用いた場合には、リードフレームを形成しているＣｕが半田中のＳｎと反応することによって半田槽へ溶け出し易く、半田槽内の半田中のＣｕ濃度の上昇が早くなる。半田中のＣｕ濃度が一定値を超えると、リードフレームの表面にコーティングされる半田の量が過多となったり、リードフレームの表面が荒れたりする不具合が発生する。このような不具合の発生を防ぐために、半田中のＣｕ濃度を制御することが求められる。
【０００７】
半田中のＣｕ濃度を制御する手段の一つとして、定期的に半田槽中の半田をすべて交換する方法がある。しかしながら、Ｃｕ濃度の上昇具合によっては頻繁に半田を交換する必要が生じるため、半田に要するコストの上昇、交換によって不要となった半田の廃棄によって環境に与える悪影響、および半田交換作業による半田ディップ装置の稼働率の低下などの課題が生じる。また、半田中のＣｕ濃度を制御する他の手段として、定期的に半田槽の温度を下げることによって、析出したＣｕ結晶を手動で回収する方法がある。しかしながら、この方法では、半田を降温させる工程、銅錫化合物結晶（銅含有析出物）を析出させるために一定時間放置する工程、銅含有析出物を回収する工程、および半田を昇温させる工程が必要となる。そのため、作業効率が低下し、半田ディップ装置の稼働率を低下させてしまう課題が生じる。
【０００８】
また、その他の鉛含有半田における半田ディップにおける同様の問題に対して考えられた技術は、析出物が圧倒的に多い鉛フリー半田では、うまく機能しないというという問題がある。
【０００９】
本願に開示された一つの発明の一つの目的は、半田ディップ装置の稼働率を低下させることなく半田中のＣｕ濃度を制御できる技術を提供することにある。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明による半導体装置の製造方法は、以下の工程を含む。
（ａ）銅を主成分とするリードフレームを用意する工程；
（ｂ）着工部および析出部を含む半田槽を有し、前記半田槽内に鉛を含まない半田を備え、前記析出部の第１温度が前記着工部の第２温度より低い半田ディップ装置を用い、前記着工部にて前記リードフレームの表面に前記半田をコーティングする工程；
（ｃ）前記析出部に析出する前記銅を除去する工程。
【００１２】
また、本願に開示されたその他の発明の概要を項に分けて記載するとすれば、以下のごとくである。
１．以下の工程を含む半導体装置の製造方法：
（ａ）銅を主成分とし、チップ固定部及び外部リード部を有するリードフレーム上の前記チップ固定部に集積回路チップを固定する工程；
（ｂ）前記工程（ａ）の後、前記リードフレーム上の前記集積回路チップをレジンにより封止する工程；
（ｃ）前記工程（ｂ）の後、前記外部リード部を第１の温度に保持された溶融した錫系鉛フリー半田を収容した半田溶融槽のディップ処理部に浸漬することにより、前記外部リード部表面に半田層を形成する工程、
ここで、前記半田溶融槽は前記第１の温度よりも低く、銅錫化合物結晶が析出する第２の温度に保持された析出部を有する。
２．前記項１記載の半導体装置の製造方法において、
前記半田溶融槽は、前記ディップ処理部を含む第１半田槽と、前記析出部を含む第２半田槽を有する。
３．前記項１または２記載の半導体装置の製造方法において、
前記錫系鉛フリー半田は前記ディップ処理部と前記析出部との間で循環している。
４．前記項１から３のいずれか一つに記載の半導体装置の製造方法において、
前記錫系鉛フリー半田は銅を含む。
５．前記項１から４のいずれか一つに記載の半導体装置の製造方法において、
前記半田槽の内面は、ステンレスと比較して、錫と反応し難い第１の材料で形成されている。
６．前記項５記載の半導体装置の製造方法において、
前記第１の材料はチタンを主成分とする。
７．前記項１から３のいずれか一つに記載の半導体装置の製造方法において、
前記錫系鉛フリー半田は銀を含む。
８．前記項１から３のいずれか一つに記載の半導体装置の製造方法において、
前記錫系鉛フリー半田はビスマスを含む。
９．前記項１から８のいずれか一つに記載の半導体装置の製造方法において、
ディップ処理部は、前記半田溶融槽の外部に設けられた第１加熱手段によって前記第１温度に保持されている。
１０．前記項１から９のいずれか一つに記載の半導体装置の製造方法において、
前記第１温度は３００℃以上であり、
前記第２温度は２５０℃以下である。
【００１３】
更に、本願に開示されたその他の発明の概要を項に分けて記載するとすれば、以下のごとくである。
１．以下の工程を含む半導体装置の製造方法：
（ａ）銅を主成分とするリードフレームを用意する工程；
（ｂ）着工部および析出部を含む半田槽を有し、前記半田槽内に鉛を含まない半田を備え、前記析出部の第２の温度が前記着工部の第１の温度より低い半田ディップ装置を用い、前記着工部にて前記リードフレームの表面に前記半田をコーティングする工程；
（ｃ）前記析出部に析出する前記銅を除去する工程。
２．前記項１記載の半導体装置の製造方法において、
前記半田槽は、前記着工部を含む第１半田槽と、前記析出部含む第２半田槽から形成されている。
３．前記項１記載の半導体装置の製造方法において、
前記半田ディップ装置は、前記半田を前記着工部と前記析出部との間で循環させる循環手段を有する。
４．前記項３記載の半導体装置の製造方法において、
前記半田槽は、前記着工部内全体で前記半田の流れを形成する流動手段を備えている。
５．前記項４記載の半導体装置の製造方法において、
前記着工部内における前記半田の銅濃度を一定に保つ。
６．前記項１記載の半導体装置の製造方法において、
前記半田は、錫−銅系の半田である。
７．前記項６記載の半導体装置の製造方法において、
前記半田槽の内面は、錫と反応し難い材質で被われている。
８．前記項７記載の半導体装置の製造方法において、
前記半田槽の内面は、チタンを主成分とする材質で被われている。
９．前記項７記載の半導体装置の製造方法において、
前記半田槽は、錫と反応し難い材質で形成されている。
１０．前記項９記載の半導体装置の製造方法において、
前記半田槽は、チタンを主成分とする材質で形成されている。
１１．前記項６記載の半導体装置の製造方法において、
前記半田は、銀およびビスマスのうちの選択された一つ以上を含む。
１２．前記項１記載の半導体装置の製造方法において、
前記半田ディップ装置は、前記析出部を前記第２の温度に保つ第１保温手段と、前記着工部を前記第１の温度に保つ第２保温手段とを備え、
前記第１保温手段および前記第２保温手段は、前記半田槽の外部に取り付けられている。
１３．前記項１２記載の半導体装置の製造方法において、
前記第１の温度は３００℃以上であり、
前記第２の温度は２５０℃以下である。
１４．前記項１２記載の半導体装置の製造方法において、
前記析出部における前記半田の前記銅の第１飽和溶解量は、前記着工部における前記半田の前記銅の第２飽和溶解量より低い。
１５．前記項１２記載の半導体装置の製造方法において、
前記半田槽は、前記析出部の外側にて前記析出部を冷却する放熱手段を備えている。
１６．前記項１記載の半導体装置の製造方法において、
前記工程（ｂ）前に、
（ｄ）半導体素子が形成された半導体チップを前記リードフレームの第１領域上に配置し、前記半導体チップおよび前記リードフレームの前記第１領域を封止する工程；
を含み、
前記工程（ｂ）では、前記リードフレームの前記第１領域以外の第２領域の表面に前記半田をコーティングする。
１７．前記項１６記載の半導体装置の製造方法において、
前記工程（ｂ）後、前記リードフレームを切断し、リード端子挿入実装型の半導体装置を形成する工程。
１８．前記項１７記載の半導体装置の製造方法において、
前記半導体素子は、パワートランジスタを形成している。
１９．前記項１８記載の半導体装置の製造方法において、
前記半導体素子は、電源回路用の素子である。
２０．前記項１記載の半導体装置の製造方法において、
前記工程（ｃ）は、前記工程（ｂ）の実施中に行う。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
すなわち、主半田槽の温度を下げることなく銅含有析出物を除去できるようにしたので、半田ディップ装置の稼働率を低下させることなく半田中のＣｕ濃度を制御できる。
【発明を実施するための最良の形態】
【００１６】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１７】
ウエハとは、集積回路の製造に用いる単結晶シリコン基板またはエピタキシャル基板（一般にほぼ円板形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、半絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００１８】
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
【００１９】
パワートランジスタとは、たとえば数Ｗ以上の電力を扱える大電力用途のトランジスタをいい、たとえば工作機械やロボットの動力部、コンピュータやその周辺のプリンタやメモリの精密モーター、通信機の電源、オーディオ機器のスピーカー、および自動車の電装品など、電子回路と機器の駆動部分とのインターフェイスに用いられる。また、電界効果トランジスタを代表するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をパワートランジスタとした場合には、オーディオ機器やスイッチング電源用として用いることができる。
【００２０】
リードフレームとは、半導体チップ（以下、単にチップと記す）を搭載し、樹脂封止するための薄板材であり、枠状の金属シートで形成されており、複数個のパターンが連結されている。チップの電極をパッケージ外部へ取り出す機能も有する。材料としては、Ｆｅ（鉄）系（たとえば４２アロイなど）やＣｕ系の合金が多く用いられる。
【００２１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２８】
本実施の形態の半導体装置は、たとえばｎチャネル型のトレンチゲート型パワーＭＩＳＦＥＴ（パワーデバイス）を有するものである。このような本実施の形態の半導体装置について図１〜図１７を用いて製造工程に従って説明する。
【００２９】
まず、図１に示すように、ｎ型の導電型を有する不純物（たとえば、Ａｓ（ヒ素））が高濃度でドープされたｎ+型単結晶シリコン基板１Ａの表面に、ｎ型の導電型を有する不純物（たとえば、Ａｓ）がドープされたｎ-型単結晶シリコン層１Ｂをエピタキシャル成長させた半導体基板（以下、単に基板と記す）１を準備する。続いて、基板１の表面を、たとえば熱酸化することによって酸化シリコン膜３を形成する。
【００３０】
次いで、酸化シリコン膜３上に、フォトリソグラフィ技術を用いてパターニングされた窒化シリコン膜（図示は省略）を形成する。続いて、その窒化シリコン膜をマスクとして、ｎ-型単結晶シリコン層１Ｂにｐ型の導電型を有する不純物（たとえば、Ｐ（ホウ素））を注入する。続いて、基板１に熱処理を施すことによって、そのｐ型の導電型を有する不純物を拡散させ、ｐ型ウエル５を形成する。この時、基板１の表面において、上記窒化シリコン膜のない領域では、フィールド絶縁膜６が形成される。このフィールド絶縁膜６は素子分離領域であり、この領域で区画される領域が素子形成領域（アクティブ）となる。その後、フッ酸を用いた基板１の洗浄および熱リン酸を用いた基板１の洗浄によって、上記窒化シリコン膜を除去する。
【００３１】
次に、図２に示すように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてｐ型の導電型を有する不純物イオン（たとえばＢ（ホウ素））をｎ-型単結晶シリコン層１Ｂに導入する。次いで、基板１に熱処理を施すことによってその不純物イオンを拡散させ、ｐ-型半導体領域７を形成する。このｐ-型半導体領域７は、パワーＭＩＳＦＥＴ形成後においてパワーＭＩＳＦＥＴのチャネル層となる。
【００３２】
続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてｎ型の導電型を有する不純物イオン（たとえばＡｓ）をｎ-型単結晶シリコン層１Ｂに導入する。次いで、基板１に熱処理を施すことによってその不純物イオンを拡散させ、ｎ+型半導体領域８を形成する。このｎ+型半導体領域８の一部は、パワーＭＩＳＦＥＴ形成後においてパワーＭＩＳＦＥＴのソース領域となる。また、ｎ+型半導体領域８の他の一部は、基板１を個々の半導体チップ（以下、単にチップという）へと分割した時に、平面にチップの外周部に形成され、パワーＭＩＳＦＥＴ素子を保護する機能を有する。
【００３３】
次に、図３に示すように、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして酸化シリコン膜３および基板１をエッチングし、溝１０を形成する。本実施の形態１において、この溝１０は、平面で四角形、六角形または八角形などの形で延在するメッシュ状のパターンや、同一方向に多数本延在するストライプ状パターンとする。続いて、基板１に熱処理を施すことにより、溝１０の底部および側壁に熱酸化膜１１を形成する。この熱酸化膜１１は、パワーＭＩＳＦＥＴのゲート絶縁膜となる。
【００３４】
次に、たとえばＰがドープされた多結晶シリコン膜を溝１０の内部を含む酸化シリコン膜３上に堆積し、その多結晶シリコン膜で溝１０を埋め込む。この時、ｐ型ウエル５上の酸化シリコン膜３上には、多結晶シリコン膜が層状に形成される。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてその多結晶シリコン膜をエッチングし、多結晶シリコン膜を溝１０内に残すことによって、溝１０内にパワーＭＩＳＦＥＴのゲート電極１２を形成する。また、この時、チップ領域（図示は省略）の外周部の酸化シリコン膜３およびフィールド絶縁膜６上にも多結晶シリコン膜を残し、多結晶シリコンパターン１３を形成する。多結晶シリコンパターン１３の一部とゲート電極１２とは、図３に示されない領域において電気的に接続されている。ここまでの工程により、ｎ+型単結晶シリコン基板１Ａおよびｎ-型単結晶シリコン層１Ｂをドレイン領域とし、ｎ+型半導体領域８をソース領域とするパワーＭＩＳＦＥＴを形成することができる。
【００３５】
次に、図４に示すように、たとえば基板１上にＰＳＧ（Phospho Silicate Glass）膜を堆積した後、そのＰＳＧ膜上にＳＯＧ（Spin On Glass）膜を塗布することにより、そのＰＳＧ膜およびＳＯＧ膜からなる絶縁膜１６を形成する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして絶縁膜１６および基板１をエッチングし、コンタクト溝１７、１８を形成する。コンタクト溝１７は、隣接するゲート電極１２間において、パワーＭＩＳＦＥＴのソース領域となるｎ+型半導体領域８を貫通するように形成される。また、この時、多結晶シリコンパターン１３上の絶縁膜１６もパターニングされ、多結晶シリコンパターン１３に達するコンタクト溝１９が形成される。
【００３６】
次に、コンタクト溝１７、１８の底部からｐ型の導電型を有する不純物イオンとして、たとえばＢＦ2（二フッ化ホウ素）を導入することによって、コンタクト溝１７、１８の底部を覆うようなｐ+型半導体領域２０を形成する。このように、コンタクト溝１７を形成し、絶縁膜１６をマスクとしてコンタクト溝１７、１８から不純物イオンを導入し、コンタクト溝１７、１８の底部に自己整合的にｐ+型半導体領域２０を設けることによって、たとえばマスク合わせ余裕を低減できるので、隣接するゲート電極１２間の微細化を図ることができる。このｐ+型半導体領域２０は、後の工程で形成される配線をコンタクト溝１７の底部にてｐ-型半導体領域７とオーミック接触させるためのものである。
【００３７】
次に、図５に示すように、コンタクト溝１７〜１９の内部を含む絶縁膜１６の上部に、バリア導体膜２２を成膜する。このバリア導体膜２２は、たとえばスパッタリング法でＴｉＷ（チタンタングステン）膜を薄く堆積した後、基板１に熱処理を施すことで成膜できる。続いて、そのバリア導体膜２２上に、導電性膜２５を堆積する。本実施の形態において、導電性膜２５としては、ゲート電極１２を形成する多結晶シリコン膜より抵抗率の低い材質を選択し、スパッタリング法にて堆積したＡｌ（アルミニウム）膜を例示することができる。バリア導体膜２２は、Ａｌと基板（Ｓｉ）とが接触することによって不所望な反応層が形成されてしまうことを防止する役割を果たす。なお、本実施の形態において、Ａｌ膜は、Ａｌを主成分とする膜を意味し、他の金属等を含有していてもよい。
【００３８】
次に、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして、導電性膜２５およびバリア導体膜２２をエッチングすることにより、導電性膜２５およびバリア導体膜２２からなる配線２６、２７、２８を形成する。配線２８は、ソース領域となるｎ+型半導体領域８と電気的に接続するソースパッドとなる。配線２７は、多結晶シリコンパターン１３を介してゲート電極１２と電気的に接続するゲート配線となる。配線２６は、基板１を個々のチップへ分割した後において、平面でチップの外周部に配置され、チップの外周部に形成されたｎ+型半導体領域８と電気的に接続し、パワーＭＩＳＦＥＴの駆動時においてはドレインと同電位に保たれる。また、図６では表されない領域においては、導電性膜２５およびバリア導体膜２２からなり、ゲート配線となる配線２７と電気的に接続するゲートパッドが形成される。
【００３９】
次に、図６に示すように、基板１上に保護膜として、たとえばポリイミド樹脂膜を塗布する。本実施の形態において、ポリイミド樹脂膜３２は、感光性または非感光性のどちらであってもよい。
【００４０】
続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてポリイミド樹脂膜３２をエッチングし、ソース電極である配線２８上に開口部３３を形成し、それ以外の領域にポリイミド樹脂膜３２を残す。また、この時、図６では表されない領域においては、上記ゲートパッド上にも開口部が形成される。
【００４１】
次に、基板１の表面をテープ等で保護した後、保護面を下側とし、ｎ+型単結晶シリコン基板１Ａの裏面を研削する。続いて、ｎ+型単結晶シリコン基板１Ａの裏面上に、導電性膜として、たとえばＴｉ（チタン）膜３７、Ｎｉ膜３８およびＡｕ（金）膜３９を順次蒸着し、これらの積層膜を形成する。この積層膜は、ドレイン領域（ｎ+型単結晶シリコン基板１Ａおよびｎ-型単結晶シリコン層１Ｂ）の引き出し電極（ドレイン電極）４０となる。その後、ウエハ状態の基板１を、たとえば分割領域に沿ってダイシングし、個々のチップへと分割する。
【００４２】
次に、図７に示すような銅を主成分とするリードフレームＬＦ（すなわち銅系リードフレーム）を用意する。本実施の形態において、リードフレームＬＦを形成する材質の組成は、次のようなものを例示でき、各元素記号の前の付してある数値は組成比（重量％）である。なお、Ｃｕの組成分を表す数値は記載を省略するが、他の材質の組成比から求めることができる。以下の材料は、銅を８５％以上含有する。すなわち、Ｃｕ−０．８Ｓｎ−０．０３Ｐ−０．８５Ｆｅ、Ｃｕ−０．１２Ｚｎ−０．０３Ｆｅ−２．３５Ｆｅ、Ｃｕ−１．５Ｎｉ−２Ｓｎ−０．０３Ａｇ、Ｃｕ−０．２５Ｎｉ−２Ｓｎ−０．１５Ｚｎ、Ｃｕ−１．２５Ｓｎ−０．０３Ｐ−０．１Ｆｅ、Ｃｕ−３．２Ｎｉ−０．７Ｓｉ−０．３Ｚｎ−１．２５Ｓｎ、Ｃｕ−９Ｎｉ−２．４Ｓｎ、Ｃｕ−０．２Ｎｉ−２Ｓｎ−０．１５Ｚｎ−０．０３Ｐ、およびＣｕ−２．５Ｎｉ−０．５Ｓｉ−１．７Ｚｎ−０．０３Ｐなどである。
【００４３】
ここで、図８〜図１０は、そのリードフレームＬＦのうち、後の工程で切断した後に１個のパッケージとなる部分を示している。図８に示すように、リードフレームＬＦは、リード（外部リード部）４４Ｇ、４４Ｓ、４４Ｄおよびベース板（チップ固定部）４４Ｂなどから形成されている。リード４４Ｄとベース板４４Ｂとは電気的に接続している。なお、図９は、図８中のＡ−Ａ線に対応した断面図であり、図１０は、図８中のＢ−Ｂ線に対応した断面図である。
【００４４】
次に、たとえばＳｎおよびＳｂ（アンチモン）から形成された半田を用いて、チップ（集積回路チップ）ＣＨＰの裏面に形成された引き出し電極４０（図６参照）をベース板４４Ｂの所定の位置（第１領域）に接続する。この時、半田は、約２４０℃に加熱しておくことを例示できる。これにより、引き出し電極４０とリード４４Ｄとが電気的に接続される。本実施の形態では、引き出し電極４０とベース板４４Ｂとの接続にＳｎおよびＳｂから形成された半田４５を用いる場合について例示したが、ＰｂおよびＳｎから形成された半田を用いてもよい。その場合には、半田は約３１０℃に加熱しておくことを例示できる。
【００４５】
続いて、たとえばＡｌから形成された複数本のワイヤ４６Ｓにより、ソースパッドとなる配線２８とリード４４Ｓとを電気的に接続する。このように複数本のワイヤ４６Ｓを用いることにより、配線２８とリード４４Ｓとの間の抵抗値を低減することができる。また、図９および図１０に示すように、それぞれのワイヤ４６Ｓを配線２８と複数個所（たとえば２個所）で接続することにより、ワイヤ４６Ｓと配線２８との接触抵抗を低減することができる。続いて、たとえばＡｌから形成されたワイヤ４６により、ゲートパッドＧＰとリード４４Ｇとを電気的に接続する。
【００４６】
次に、図１１〜図１３に示すように、モールド樹脂４７によりチップＣＨＰ（ワイヤ４６、４６Ｓを含む）およびリードフレームを封止する。この封止工程時においては、リード４４Ｇ、４４Ｓ、４４Ｄの端部がモールド樹脂４７の外部に出るように封止を行う。
【００４７】
次に、たとえば塩酸を用いてモールド樹脂４７の外部に出たリード４４Ｇ、４４Ｓ、４４Ｄの表面を洗浄する。続いて、たとえばＳｎおよびＣｕから形成されたＰｂを含まない半田を用いて、モールド樹脂４７の外部に出たリード（第２領域）４４Ｇ、４４Ｓ、４４Ｄの表面に半田付けを行う。半田の組成比としては、Ｓｎを約９９．３％とし、Ｃｕを約０．７％とすることを例示できる（銅含有鉛フリー錫系半田）。Ｐｂを含まない半田として、Ｓｎ、Ａｇ（銀）およびＣｕから形成されたものやＳｎ、Ａｇ（銀）、Ｂｉ（ビスマス）およびＣｕから形成されたものを用いてもよい。このようにリード４４Ｇ、４４Ｓ、４４Ｄの表面に半田付けを行うことにより、パッケージを実装基板へ実装する際の半田の濡れ性を向上することができる。また、リード４４Ｇ、４４Ｓ、４４Ｄの表面に半田付けを行うことにより、モールド樹脂４７の外部に出たリード４４Ｇ、４４Ｓ、４４Ｄが酸化してしまうことを防ぐことができる。
【００４８】
本実施の形態において、この半田付けは、図１４および図１５に示すような半田ディップ装置（半田溶融槽）を用いて行う。図１４は、その半田ディップ装置の側面側からの説明図であり、図１５は、その半田ディップ装置の側面側からの説明図である。図１４および図１５に示すように、本実施の形態の半田ディップ装置は、半田槽ＳＴ１、ＳＴ２、および循環ポンプＰＭＰなどから形成され、循環ポンプ（循環手段）ＰＭＰによって半田ＳＤが半田槽ＳＴ１と半田槽ＳＴ２との間を循環する構造となっている。
【００４９】
リード４４Ｇ、４４Ｓ、４４Ｄの表面への半田付けは、半田槽（ディップ処理部、着工部、第１半田槽）ＳＴ１で行う。すなわち、リードフレームＬＦのうち、モールド樹脂４７の外部に出たリード４４Ｇ、４４Ｓ、４４Ｄを半田槽ＳＴ１内の半田ＳＤ中に浸け込むことで半田付けを行う。内部にインペラＩＮＰを有する循環ポンプＰＭＰによって半田槽ＳＴ１内の半田ＳＤは汲み上げられ、配管ＰＩＰ１から半田槽（析出部、第２半田槽）ＳＴ２へ注がれる。半田ＳＤは、半田槽ＳＴ２から半田槽ＳＴ２へは配管ＰＩＰ２を通って流れ込む。半田槽ＳＴ１内には、仕切り板（循環手段、流動手段）ＰＢ１、ＰＢ２が設けられ、半田槽ＳＴ１内の全体で半田ＳＤが流れを作る構造となっている。同様に、半田槽ＳＴ２内にも、仕切り板（循環手段）ＰＢ３が設けられ、半田槽ＳＴ２内の全体で半田ＳＤが流れを作る構造となっている。ここで、図１４および図１５中に示した矢印は、本実施の形態の半田ディップ装置全体における半田ＳＤの流れを示したものである。
【００５０】
半田槽ＳＴ１の外部に取り付けられたヒーター（第１加熱手段、第２保温手段）ＨＴ１は、約３００℃（第１の温度）で半田槽ＳＴ１内の半田ＳＤを加熱している。ヒーターＨＴ１は、半田槽ＳＴ１を形成する筐体ＣＳ１内に埋め込まれ、半田槽ＳＴ１内の半田ＳＤを下部から加熱する構造となっているが、本実施の形態において半田槽の外部に取り付けられたと言う場合には、半田槽内の半田ＳＤに接触しない状態のことを言い、ヒーターＨＴ１のように筐体ＣＳ１内に埋め込まれた状態も半田槽の外部に取り付けられた状態に含まれるものとする。
【００５１】
半田槽ＳＴ２は、半田槽ＳＴ１と同様に、外部にヒーター（第１保温手段）ＨＴ２が取り付けられ、このヒーターＨＴ２は、約２５０℃（第２の温度）で半田槽ＳＴ２内の半田ＳＤを加熱している。上記ヒーターＨＴ１と同様に、ヒーターＨＴ２も半田槽ＳＴ２を形成する筐体ＣＳ２内に埋め込まれ、半田槽ＳＴ２内の半田ＳＤを下部から加熱する構造となっている。筐体ＣＳ２の側壁には、放熱フィン（放熱手段）ＲＨＦが設けられており、半田槽ＳＴ２に流れ込んできた半田ＳＤの熱を半田槽ＳＴ２外へ逃がすことにより、半田槽ＳＴ２内の半田ＳＤを急速に冷却する。
【００５２】
上記のＳｂを含まない半田を用いてリード４４Ｇ、４４Ｓ、４４Ｄの表面に半田付けを行うと、半田槽ＳＴ１内では、半田を形成するＳｎとリード４４Ｇ、４４Ｓ、４４Ｄを形成するＣｕとが反応し、Ｃｕが半田ＳＤ中に溶け出す。前述したように、半田ＳＤは、循環ポンプＰＭＰによって半田槽ＳＴ１から半田槽ＳＴ２へ循環され、半田槽ＳＴ２にて急速に冷却されることから、半田槽ＳＴ２内における半田ＳＤのＣｕの飽和溶解量（第１飽和溶解量）は、半田槽ＳＴ１内における半田ＳＤのＣｕの飽和溶解量（第２飽和溶解量）より小さくなり、半田槽ＳＴ２中にＣｕ結晶ＣＣが析出する。Ｃｕ結晶ＣＣが析出したことによりＣｕ濃度が低下した半田ＳＤは、再び半田槽ＳＴ１へ循環していく。すなわち、半田槽ＳＴ１と半田槽ＳＴ２との間を循環する半田ＳＤ中のＣｕ濃度を一定値以下に保つことが可能となる。ここで、図１６は、Ｓｎ−Ｃｕ半田の固相線および液相線について、半田中のＣｕの比率（重量％）と温度との関係を示したものであり、図１７は、半田付け工程中におけるリード４４Ｇ、４４Ｓ、４４Ｄの温度変化を示したものである。図１６に示すように、本実施の形態で用いたＳｎ−Ｃｕ半田（半田ＳＤ）は、初期組成で液相線および固相線は約２２８℃であるが、Ｃｕの比率が上昇するにしたがって液相線が急激に上昇し、半田付け品質が不良となるＣｕ比率が１．５％となった時点では液相線が約２７７℃になる。一方、図１７に示すように、半田付け時におけるリード４４Ｇ、４４Ｓ、４４Ｄの温度上昇は、約２４１℃に留まる。そのため、リード４４Ｇ、４４Ｓ、４４Ｄ付近の半田ＳＤは、液相線以下の温度となり、リード４４Ｇ、４４Ｓ、４４Ｄには十分溶融した半田ＳＤがコーティングされず、リード４４Ｇ、４４Ｓ、４４Ｄの表面にコーティングされる半田ＳＤの量が過多となったり、リード４４Ｇ、４４Ｓ、４４Ｄの表面が荒れたりする不具合が懸念される。本実施の形態によれば、前述したように半田ＳＤ中のＣｕ濃度を一定値以下に保つことができるので、そのような不具合の発生を防ぎ、半田付けの品質を一定に保つことが可能となる。
【００５３】
また、半田ディップ装置を稼動させたまま半田槽ＳＴ２内にＣｕ結晶ＣＣを析出させることができるので、半田ディップ装置の稼動を停止させることなく析出したＣｕ結晶ＣＣを回収することができる。Ｃｕ結晶ＣＣは、パンチメタル冶具で定期的または適宜に掬い取ることで回収することができる。前述したように、ヒーターＨＴ２は、半田槽ＳＴ２の外部に取り付けられているので、パンチメタル冶具によるＣｕ結晶ＣＣの際にヒーターＨＴ２が邪魔にならず、Ｃｕ結晶ＣＣを回収しやすくできる。
【００５４】
ところで、本発明者らが行った実験によれば、半田槽を１槽とした半田ディップ装置を用いた場合には、半田槽を冷却してＣｕ濃度が上昇した半田中からＣｕを除去するために半田ディップ装置の稼動を停止する必要があり、その半田ディップ装置の停止時間は約３時間となり、１日約２回の頻度となった。そのため、半田ディップ装置の稼働率が低下してしまう不具合が存在した。一方、本実施の形態によれば、半田ディップ装置の稼動を停止させることなくＣｕ結晶ＣＣを除去できるので、半田槽を１槽とした半田ディップ装置に比べて稼働率を２割〜４割程度向上することができる。その結果、本実施の形態の半導体装置の製造コストを低減することができる。
【００５５】
また、本実施の形態においては、半田槽ＳＴ１を形成する筐体ＣＳ１、および半田槽ＳＴ２を形成する筐体ＣＳ２の半田ＳＤによる溶喰を防ぐために、筐体ＣＳ１、ＣＳ２を半田ＳＤ中のＳｎと反応しない第１の材料であるＴｉ（チタン）から形成することを例示する。それにより、半田槽ＳＴ１、ＳＴ２の長寿命化、および半田ＳＤの品質維持を実現できる。また、筐体ＣＳ１、ＣＳ２をＳＵＳ３０４から形成し、その表面にＴｉコーティング処理または表面窒化処理を施してもよい。それにより、ＳＵＳ３０４に含まれるＦｅが半田ＳＤ中のＳｎと反応することを防ぎ、筐体ＣＳ１、ＣＳ２の半田ＳＤによる溶喰を防ぐことができる。また、ＳＵＳ３０４よりＭｏ（モリブデン）およびＮｉの含有率が高く、半田ＳＤに対する耐蝕性が高いＳＵＳ３１６を用いて筐体ＣＳ１、ＣＳ２を形成してもよい。
【００５６】
また、前述したように、本実施の形態では、ヒーターＨＴ１、ＨＴ２は、それぞれ半田槽ＳＴ１、ＳＴ２の外部に取り付けられている。それにより、ヒーターＨＴ１、ＨＴ２の半田ＳＤによる溶喰を防ぐことができる。その結果、ヒーターＨＴ１、ＨＴ２の長寿命化、および半田ＳＤの品質維持を実現できる。
【００５７】
リード４４Ｄ、４４Ｇ、４４Ｓへの半田付け処理後、リードフレームＬＦを切断し、個々のパッケージとする。その後、モールド樹脂４７に製品識別マークを刻印し、本実施の形態のリード端子挿入実装型の半導体装置を製造する。このような本実施の形態の半導体装置は、実装基板（図示は省略）に設けられた端子へリード４４Ｄ、４４Ｇ、４４Ｓを挿入し、半田接続することで実装できる。この実装時に用いる半田としては、Ｐｂを含まないＳｎ−Ａｇ−Ｃｕ半田（融点２１７℃）もしくはＳｎ−Ｃｕ半田を例示することができる。Ｐｂを含む半田を用いる場合には、融点の低いＳｎ−Ｐｂ共晶半田を例示することができる。
【００５８】
上記の本実施の半導体装置は、たとえばモニタディスプレイ、プリンタおよびＰＤＰ（Plasma Display Panel）における電源回路中や、ＰＤＰにおけるサステイン回路中にて用いることができる。
【００５９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
たとえば、前記実施の形態では、半田ディップ装置が半田付けの着工部である半田槽と、Ｃｕ結晶を析出させるための半田槽との２つの半田槽を有する場合について説明したが、１つの半田槽を仕切り板などで２つに区切り、一方に半田付けの着工部としての機能を持たせ、他方にＣｕ結晶を析出させるための機能を持たせる構造としてもよい。
【産業上の利用可能性】
【００６１】
本発明の半導体装置の製造方法は、たとえばリードを実装基板の端子挿入し、半田接続することで実装する半導体装置の製造（リード挿入型半導体装置）に適用することができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。
【図２】図１に続く半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】本発明の一実施の形態である半導体装置の製造に用いるリードフレームの要部平面図である。
【図８】本発明の一実施の形態である半導体装置の製造工程中の要部平面図である。
【図９】図８中のＡ−Ａ線に対応するの要部断面図である。
【図１０】図８中のＢ−Ｂ線に対応するの要部断面図である。
【図１１】図８に続く半導体装置の製造工程中の要部平面図である。
【図１２】図１１中のＡ−Ａ線に対応するの要部断面図である。
【図１３】図１１中のＢ−Ｂ線に対応するの要部断面図である。
【図１４】本発明の一実施の形態である半導体装置の製造に用いる半田ディップ装置の側面から見た説明図である。
【図１５】本発明の一実施の形態である半導体装置の製造に用いる半田ディップ装置の上面から見た説明図である。
【図１６】Ｓｎ−Ｃｕ半田の固相線および液相線について、半田中のＣｕの比率（重量％）と温度との関係を示した説明図である。
【図１７】本発明の一実施の形態である半導体装置の製造工程中のリードフレームへの半田付け工程中におけるリードの温度変化を示した説明図である。
【符号の説明】
【００６３】
１  基板
１Ａ  ｎ+型単結晶シリコン基板
１Ｂ  ｎ-型単結晶シリコン層
３  酸化シリコン膜
５  ｐ型ウエル
６  フィールド絶縁膜
７  ｐ-型半導体領域
８  ｎ+型半導体領域
１０  溝
１１  熱酸化膜
１２  ゲート電極
１３  多結晶シリコンパターン
１６  絶縁膜
１７〜１９  コンタクト溝
２０  ｐ+型半導体領域
２２  バリア導体膜
２５  導電性膜
２６〜２８  配線
３２  ポリイミド樹脂膜
３３  開口部
３７  Ｔｉ膜
３８  Ｎｉ膜
３９  Ａｕ膜
４０  引き出し電極（ドレイン電極）
４４Ｂ  ベース板（チップ固定部）
４４Ｄ、４４Ｇ、４４Ｓ  リード（外部リード部、第２領域）
４６、４６Ｓ  ワイヤ
４７  モールド樹脂
ＣＣ  Ｃｕ結晶
ＣＨＰ  チップ（集積回路チップ）
ＣＳ１、ＣＳ２  筐体
ＧＰ  ゲートパッド
ＨＴ１  ヒーター（第１加熱手段、第２保温手段）
ＨＴ２  ヒーター（第１保温手段）
ＩＮＰ  インペラ
ＬＦ  リードフレーム
ＰＢ１、ＰＢ２  仕切り板（循環手段、流動手段）
ＰＢ３  仕切り板（循環手段）
ＰＩＰ１、ＰＩＰ２  配管
ＰＭＰ  循環ポンプ（循環手段）
ＲＨＦ  放熱フィン（放熱手段）
ＳＤ  半田
ＳＴ１  半田槽（ディップ処理部、着工部、第１半田槽）
ＳＴ２  半田槽（析出部、第２半田槽）
【図１】
2006049662.tif 000003
【図２】
2006049662.tif 000004
【図３】
2006049662.tif 000005
【図４】
2006049662.tif 000006
【図５】
2006049662.tif 000007
【図６】
2006049662.tif 000008
【図７】
2006049662.tif 000009
【図８】
2006049662.tif 000010
【図９】
2006049662.tif 000011
【図１０】
2006049662.tif 000012
【図１１】
2006049662.tif 000013
【図１２】
2006049662.tif 000014
【図１３】
2006049662.tif 000015
【図１４】
2006049662.tif 000016
【図１５】
2006049662.tif 000017
【図１６】
2006049662.tif 000018
【図１７】
2006049662.tif 000019