(57)【要約】【課題】  圧電トランスの出力端における短絡発生時においては圧電トランスを保護しつつ、回路自体を確実に起動させることが可能な圧電トランス制御回路を提供する。【解決手段】  制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、前記圧電トランスの出力電圧を検出し、検出された前記出力電圧を第１の所定値と比較する第１の比較手段と、前記制御電圧を第２の所定値と比較する第２の比較手段と、前記出力電圧が前記第１の所定値より小さくなり、かつ、前記制御電圧が前記第２の所定値より大きくなった場合に、前記圧電トランスの駆動を停止させる駆動停止手段とを備える。【選択図】図１
2006033948.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、
前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、
前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、
前記圧電トランスの出力電圧を検出し、検出された前記出力電圧を所定値と比較する比較手段と、
前記出力電圧が前記所定値より低い場合に計時を行う計時手段と、
前記出力電圧が前記所定値より低くなった後、前記計時手段により所定時間の経過が計時された場合に、前記圧電トランスの駆動を停止させる駆動停止手段と
を備えることを特徴とする圧電トランス制御回路。
【請求項２】
前記駆動停止手段は、
前記発振手段から前記駆動手段への前記発振信号の供給を停止させることにより、前記圧電トランスの駆動を停止させることを特徴とする請求項１に記載の圧電トランス制御回路。
【請求項３】
前記圧電トランスを間欠的に駆動するためのパルス発振信号を前記駆動手段に与えるパルス発振回路を更に備え、
前記圧電トランスが間欠的に駆動されている場合に、前記駆動が停止されている期間において前記計時手段は計時を抑制することを特徴とする請求項１又は２に記載の圧電トランス制御回路。
【請求項４】
前記所定時間は、
前記圧電トランスの共振周波数をfr、
前記発振周波数の上限周波数と下限周波数との差で定まる周波数範囲をｆｗ、
前記発振手段が前記周波数範囲を掃引するのに要する時間をＴｓｗ
とした場合に、(ｆｒ・Tｓｗ)/（10・fw）を超えないことを特徴とする請求項１乃至３のいずれかに記載の圧電トランス制御回路。
【請求項５】
制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、
前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、
前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、
前記圧電トランスの出力電圧を検出し、検出された前記出力電圧を第１の所定値と比較する第１の比較手段と、
前記制御電圧を第２の所定値と比較する第２の比較手段と、
前記出力電圧が前記第１の所定値以下になり、かつ、前記制御電圧が前記第２の所定値以上になった場合に、前記圧電トランスの駆動を停止させる駆動停止手段と
を備えることを特徴とする圧電トランス制御回路。
【請求項６】
制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、
前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、
前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、
前記圧電トランスの出力電圧を検出し、検出された前記出力電圧を第１の所定値と比較する第１の比較手段と、
前記制御電圧を第２の所定値と比較する第２の比較手段と、
前記出力電圧が前記第１の所定値以下になり、かつ、前記制御電圧が前記第２の所定値以下になった場合に、前記圧電トランスの駆動を停止させる駆動停止手段と
を備えることを特徴とする圧電トランス制御回路。
【請求項７】
前記第２の所定値は、前記圧電トランスの出力側短絡時における共振周波数よりも高周波よりの所定の周波数に対応する制御電圧に一致することを特徴とする請求項５又は６に記載の圧電トランス制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランス制御回路に関する。
【背景技術】
【０００２】
近年、持ち運びの容易なノート型パーソナルコンピュータ等には、その表示装置として液晶表示器が広く用いられている。この液晶表示装置の内部には、液晶表示パネルを背照すべく、所謂バックライトとして冷陰極管が備えられており、その冷陰極管を点灯させる昇圧インバータには、昇圧用トランスとして、圧電トランスが普及しつつある。
【０００３】
圧電トランスは、出力負荷（負荷抵抗）の大きさによって昇圧比が大きく変化するという一般には好ましくない特性を有しているが、一方でこの負荷抵抗への依存性が冷陰極管のインバータ電源の特性に適しており、液晶表示器の薄型化、高効率化の要求に応える小型高電圧電源として注目されている。
【０００４】
このような圧電トランスの制御回路の一例として、短絡時における圧電トランスの保護が可能な回路方式が提案されている（特許文献１を参照。）。ここで短絡とは、例えば、圧電トランスの出力端が筐体に触れた場合などに発生する。
【０００５】
図１０は、上記のような圧電トランス制御回路の構成を示す図である。１は圧電トランスである。２は圧電トランス１の出力側に接続された冷陰極管等の負荷である。３は負荷に流れる電流を検出するための検出用抵抗Ｒｄｅｔである。４は、検出用抵抗３により検出される検出電圧を整流するための整流回路である。
【０００６】
５は、整流回路４から出力される管電流検出電圧と、参照電圧Ｖｒｅｆ１との比較結果である差を増幅して出力する誤差アンプである。誤差アンプ５からの出力は電圧制御発振回路６の制御電圧Ｖｃｔｒとなる。６は、制御電圧Ｖｃｔｒに応じた発振周波数を有する発振信号を出力する電圧制御発振回路である。７は電圧制御発振回路６の発振信号に応じて圧電トランス１を駆動する駆動回路である。
【０００７】
また、８ａ及び８ｂは、圧電トランス１の出力電圧を１／１００から１／１００００程度に分圧し、その分圧された電圧により該出力電圧を検出する出力電圧検出抵抗である。尚、これらの出力電圧検出抵抗８ａ，８ｂは、圧電トランス１の出力電圧に影響しないような高抵抗（数百ｋΩ〜数ＭΩ）である。９は、出力電圧検出抵抗８ａ、８ｂからの交流の検出電圧を直流に変換する整流回路である。
【０００８】
電圧比較回路１０は、所謂ワイヤードＯＲ接続されたコンパレータ１０ａ及び１０ｂにより構成されており、整流回路９からの検出電圧Ｖdetを、基準電圧Ｖref2及びＶref3と比較し、そのそれぞれの比較結果に応じて“Ｈｉｇｈ”または“Ｌｏｗ”の信号を出力する。また、電圧比較回路１０においてコンパレータ１０ａまたは１０ｂの何れかの出力が“Ｌｏｗ”になると、その回路特性上、電圧比較回路１０の出力は共に“Ｌｏｗ”となる。
【０００９】
ここで、電圧制御発振回路６は、誤差増幅回路５の出力電圧に応じて駆動回路７に発振信号を出力する電圧制御発振回路であるが、更に、電圧制御発振回路６の発振を停止するストローブ端子Ｐが設けられている。ストローブ端子Ｐには、電圧比較回路１０の出力が与えられ、この出力がＬＯＷの場合には発振が停止される。
【００１０】
このような圧電トランス制御回路では、圧電トランスの出力端の短絡時において出力電圧が所定値以下となったことを検出し、圧電トランスを保護することが可能となっている。
【特許文献１】特開平１０−３２７５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述の圧電トランス制御回路では、圧電トランスの出力端の出力電圧レベルに基づいて回路動作を制御しているため、例えば圧電トランスの制御回路の起動時のように、短絡が発生していなくても出力電圧が所定値以下になる場合でも、保護回路が働いて回路動作が停止されてしまうため、回路自体を起動することができない、という問題がある。
【００１２】
そこで、本発明では、圧電トランスの出力端における短絡発生時においては圧電トランスを保護しつつ、回路自体を確実に起動させることが可能な圧電トランス制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するための本願発明は、制御電圧に応じた発振周波数を有する発振信号を生成する発振手段と、前記発振手段からの発振信号に応じて圧電トランスを駆動する駆動手段と、前記圧電トランスの出力側に接続された負荷の負荷電流を検出し、前記負荷電流を略一定にすべく前記制御電圧を調整して前記発振手段の発振周波数又は振幅を制御する制御手段と、前記圧電トランスの出力電圧を検出し、検出された前記出力電圧を所定値と比較する比較手段と、前記出力電圧が前記所定値より低い場合に計時を行う計時手段と、前記出力電圧が前記所定値より低くなった後、前記計時手段により所定時間の経過が計時された場合に、前記圧電トランスの駆動を停止させる駆動停止手段とを備える。
【発明の効果】
【００１４】
本発明によれば、圧電トランスの出力端における短絡発生時においては圧電トランスを保護しつつ、回路自体を確実に起動させることが可能な圧電トランス制御回路を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付する図面を参照して、本発明の実施形態を説明する。
【００１６】
［第１の実施形態］
図１は、本発明の第１の実施形態に対応する圧電トランス制御回路のブロック構成図である。
【００１７】
図１において、１０１は圧電トランスである。１０２は圧電トランス１０１の出力側に接続された冷陰極管等の負荷である。１０３は負荷に流れる電流を検出するための検出用抵抗である。１０４は、検出用抵抗１０３により検出される検出電圧を整流するための整流回路である。
【００１８】
１０５は、整流回路１０４から出力される管電流検出電圧と、参照電圧Ｖｒｅｆ１との比較結果である差を増幅して出力する誤差アンプである。誤差アンプ１０５からの出力は電圧制御発振回路１０６の制御電圧Ｖｃｔｒとなる。１０６は、制御電圧Ｖｃｔｒに応じた発振周波数を有する発振信号を出力する電圧制御発振回路である。１０７は電圧制御発振回路１０６の発振信号に応じて圧電トランス１０１を駆動する駆動回路である。
【００１９】
また、１０８ａ及び１０８ｂは、圧電トランス１０１の出力電圧を１／１００から１／１００００程度に分圧し、その分圧された電圧により該出力電圧を検出する出力電圧検出抵抗である。尚、これらの出力電圧検出抵抗１０８ａ、１０８ｂは、圧電トランス１０１の出力電圧に影響しないような高抵抗（数百ｋΩ〜数ＭΩ）である。１０９は、出力電圧検出抵抗１０８ａ、１０８ｂからの交流の検出電圧を直流に変換し、検出電圧Ｖｄｅｔを出力する整流回路である。
【００２０】
１１０は、保護回路であり、コンパレータ１１０ａとタイマ１１０ｂから構成される。保護回路１１０からは、電圧制御発振回路１０６の発振を停止するストローブ信号が出力され、電圧制御発振回路１０６が備えるストローブ端子Ｐへ入力される。
【００２１】
上記の構成を備える圧電トランス制御回路の動作について図２を参照して説明する。図２は、本実施形態に対応する圧電トランス制御回路において、検出電圧Ｖｄｅｔ、コンパレータ１１０ａの出力Ｖｃ、タイマ１１０ｂの出力Ｖｔとの関係の一例を、（ａ）短絡発生時と、（ｂ）起動時とについてそれぞれ記載した図である。
【００２２】
まず図２（ａ）の短絡発生時について説明する。ｔ１のタイミングにおいて圧電トランスの出力端において短絡が発生すると、検出電圧Ｖｄｅｔは、ｔ１以前の所定の電圧レベルから急激に０Ｖレベルまで降下する。このとき、コンパレータ１１０ａでは、検出電圧Ｖｄｅｔと参照電圧Ｖｒｅｆ３とを比較しており、検出電圧ＶｄｅｔがＶｒｅｆ３よりも小さくなった時点（ｔ２）において、タイマ１１０ｂへの出力ＶｃをＨＩＧＨからＬＯＷへ切り替える。
【００２３】
タイマ１１０ｂでは、コンパレータ１１０ａからの出力Ｖｃを常に監視しており、コンパレータ１１０ａの出力ＶｃがＨＩＧＨからＬＯＷに切り替わった時点（ｔ２）から、カウント（計時）を開始して時間ｔｄが経過した場合に、電圧制御発振回路１０６への出力ＶｔをＨＩＧＨからＬＯＷへ切り替える。
【００２４】
電圧制御発振回路１０６では、ストローブ端子Ｐへ入力される保護回路１１０からの出力信号Ｖｔを監視しており、ＶｔがＨＩＧＨの場合には駆動回路１０７への発振信号を出力するが、ＶｔがＨＩＧＨからＬＯＷへ切り替わると、発振信号の出力を停止する。
【００２５】
ここにおける電圧制御発振回路１０６の構成例は図４に示すようになる。図４において、１０６ａはスイッチング素子であり、出力信号ＶｔがＨＩＧＨの場合にＯＮとなり、ＶｔがＬＯＷの場合にＯＦＦとなる。１０６ｂは、電圧を周波数に変換するＶ／Ｆコンバータであり、誤差アンプ１０５から入力される制御電圧Ｖｃｔｒを、対応する周波数の発振信号に変換して出力する。
【００２６】
次に、図２（ｂ）の起動時の場合を説明する。例えば、時間ｔ４において制御回路の電源が投入され、圧電トランスの駆動が開始されると、ｔ４の時点では、検出電圧は０Ｖ付近にあるが、徐々に増加してｔ５の時点でＶｒｅｆ３に一致する。コンパレータ１１０ａでは、検出電圧ＶｄｅｔがＶｒｅｆ３に一致するまでは、タイマ１１０ｂに対してＬＯＷレベルの出力Ｖｃを出力しているが、ｔ５の時点でＶｃはＬＯＷからＨＩＧＨに切り替わる。
【００２７】
一方のタイマ１１０ｂでは、電源投入時には出力ＶｔのレベルをＨＩＧＨとして出力するとともに、コンパレータ１１０ａからＬＯＷレベルの出力Ｖｃが入力されているのでカウントを開始する。このカウントが時間ｔｄを経過するまで継続されれば、図２（ａ）の場合のように、出力ＶｔをＨＩＧＨからＬＯＷへ切り替えるが、図２（ｂ）の場合は、ｔｄ経過以前に検出電圧Ｖｄｅｔが参照電圧Ｖｒｅｆ３を超えるので、コンパレータ１１０ａの出力ＶｃがＨＩＧＨになってカウントがうち切られる。
【００２８】
よって、起動時においては、電圧制御発振回路１０６における動作は停止されることなく維持される。
【００２９】
このように短絡が発生した場合には、起動時とは異なり短絡状態が解消されない限りは検出電圧Ｖｄｅｔが参照電圧Ｖｒｅｆ３より大きいレベルにまで復帰することはないので、一定時間を超えて電圧レベルが回復しなければ、電圧制御発振回路１０６の動作を停止させる。
【００３０】
一方、起動時は、検出電圧Ｖｄｅｔが０Ｖ付近であり、起動と共に検出電圧Ｖｄｅｔが徐々に向上する。よって、タイマ１１０ｂの出力ＶｃをＨＩＧＨからＬＯＷへ切り替えるタイミングを規定する時間ｔｄを、検出電圧Ｖｄｅｔが所定電圧レベル（Ｖｒｅｆ３）に達する時間を考慮して設定しておけば、電圧制御発振回路１０６の動作が妨げられることなく、圧電トランス制御回路を起動することができる。
【００３１】
次に、時間ｔｄの設定について説明する。時間ｔｄが長ければ起動時における保護動作の弊害を確実に防止することができるが、時間ｔｄが長すぎた場合、短絡後の圧電トランスの保護動作が行われる前に、圧電トランスの駆動周波数が低周波側へスイープされ、短絡状態における共振周波数に到達してしまうことになる。この共振周波数では、圧電トランスの振動速度が非常に大きくなり、最悪折損してしまう場合もある。
【００３２】
そこで、タイマの設定時間は短絡時の共振周波数へのスイープに必要な時間より短いことが必要となる。より具体的に図３を参照すると、図３は、圧電トランスの昇圧比と、電圧制御発振回路１０６から出力される発振信号の発振周波数との関係を表したグラフであり、fuは上限周波数、ｆＬは下限周波数、ｆｗは発振周波数範囲、ｆｄは短絡が発生していない通常動作時における発振周波数、ｆｒは短絡時の共振周波数を示している。通常動作時と短絡時とでは、周波数範囲及び昇圧比が図３に示すように異なっており、短絡状態になると、管電流が検出できなくなって発振周波数が低周波側へシフトされるので、周波数範囲全体が低周波側に移動してしまう。
【００３３】
通常動作時の周波数ｆｄと短絡時の共振周波数ｆｒの差（ｆｄ−ｆｒ）は、ｆｒの約1/10程度であり、発振信号の周波数範囲をｆｗ、全範囲のスイープ時間をＴｓｗとすると、正常動作時の発振周波数ｆｄが短絡時の共振周波数に達するのにかかる時間は(ｆｒ・Tｓｗ)／（10・fw）で計算される。従って、タイマの遅延時間Ｔｄは(ｆｒ・Tｓｗ)／（10・fw）以下であるのが望ましい。尚、Ｔｓｗは、外部定数により任意に設定される。
【００３４】
以上のように、本実施形態においては、圧電トランス制御回路の起動時における保護動作を抑制しつつ、短絡時には、発振信号の周波数が共振周波数に到達する以前に圧電トランスの駆動を停止するように回路動作を制御することができる。
【００３５】
また、本実施形態では、検出電圧Ｖｄｅｔが降下し始めた場合であっても、参照電圧Ｖｒｅｆ３より小さくなるまで降下しない限り、保護動作が実行されることはないので、動作条件に応じて圧電トランスの出力端の電圧に変化が生じた場合であっても、保護回路が誤って動作する可能性が低くなり、安定的な回路動作を確保することができる。
【００３６】
［第２の実施形態］
第２の実施形態に対応する本発明は、第１の実施形態に対応する圧電トランス制御回路に、調光機能を追加した圧電トランス制御回路である。
【００３７】
本実施形態に対応する圧電トランス制御回路の構成例は図５に示すとおりである。この構成において、１０１から１１０までの各構成は図１に示した第１の実施形態と同一であるので、詳細な説明は省略する。
【００３８】
本実施形態に対応する圧電トランスの制御回路では、パルス発振回路５０２から出力されるパルス発振信号により圧電トランス１０１が間欠的に駆動されることで、圧電トランス１０１の出力電圧が間欠的に出力され、パルス発振信号のデューティー比を変えることで、停止（消灯）期間と動作（点灯）期間の割合が変化し冷陰極管の明るさを変えることができる。所謂、ＰＷＭ調光である。
【００３９】
本実施形態において新たに追加された構成である５０１は、サンプルホールド回路であって、誤差アンプ１０５からの出力をサンプリングしてコンデンサに蓄積する。サンプルホールド回路５０１は、スイッチ５０１ａ、コンデンサ５０１ｂ及びバッファ５０１ｃから構成され、スイッチ５０１ａには、パルス発振回路５０２からスイッチ５０１ａのオン／オフを制御する切替信号が与えられる。バッファからの出力は、電圧制御発振回路１０６の制御電圧Ｖｃｔｒとして出力される。
【００４０】
５０２はパルス発振回路であり、圧電トランス１０１が間欠的に駆動されるように、駆動回路１０７に対し停止期間と動作期間の割合に対応した所定のデューティー比を有する発振信号を与える。
【００４１】
上記の構成を備える圧電トランス制御回路において、タイマ１１０ｂには、パルス発振回路２０２からのパルス発振信号Ｖｐが入力される。この信号は図６に示すように、ＨＩＧＨ、ＬＯＷが交互に切り替わる信号であり、タイマ１１０ｂはＶｐがＨＩＧＨの期間において作動し、ＬＯＷの期間において停止するように構成されている。
【００４２】
従って、パルス発振信号ＶｐがＨＩＧＨの場合には、第１の実施形態において記載した通りの動作を行い、短絡が検知された場合には電圧制御発振回路１０６に対して出力ＶｔをＬＯＷにすることにより、圧電トランスの駆動が停止されるように動作する。一方、パルス発振信号ＶｐがＬＯＷの場合にはそもそも圧電トランスが駆動されていないので、短絡が検知されることなくタイマ１１０ｂは動作を停止する。
【００４３】
また、パルス発振信号ＶｐがＬＯＷからＨＩＧＨへ切り替わった場合、即ち圧電トランスの駆動が再開された場合には、同時にタイマ１１０ｂが起動される。この場合、第１の実施形態における図２（ｂ）起動時と同様の状態が形成されるので、第１の実施形態において説明した起動時と同様の動作が実行されることとなる。ただし、調光時において圧電トランスの駆動が再開される時、制御電圧Ｖｃｔｒは既に動作中の電圧に設定されている為、起動時より早く検出電圧Ｖｄｅｔが立ち上がる。
【００４４】
以上のように、本実施形態においては、圧電トランスを間欠的に駆動して冷陰極管の調光（ＰＷＭ調光）を行う圧電トランス制御回路においても、起動時における保護動作の働きを抑制しつつ、短絡時には、発振信号の周波数が共振周波数に到達する以前に圧電トランスの駆動を停止するように回路動作を制御することができる。
【００４５】
［第３の実施形態］
第３の実施形態に対応する本発明は、第１の実施形態に対応する圧電トランス制御回路とは異なる保護回路の構成において、起動時における保護動作の働きを抑制しつつ、短絡時には、発振信号の周波数が共振周波数に到達する以前に圧電トランスの駆動を停止するように回路動作を制御することを特徴とする。
【００４６】
本実施形態に対応する圧電トランス制御回路の構成例は図７に示すとおりである。この構成において、１０１から１０９までの各構成は図１に示した第１の実施形態と同一であるので、詳細な説明は省略する。
【００４７】
本実施形態に対応する保護回路７０１は、コンパレータ７０１ａ、コンパレータ７０１ｂ、ＯＲ回路７０１ｃで構成される。
【００４８】
コンパレータ７０１ａは、第１の実施形態におけるコンパレータ１１０ａと同様に、整流回路１０９から出力される検出電圧Ｖｄｅｔと参照電圧Ｖｒｅｆ３とを比較して、Ｖｄｅｔ＞Ｖｒｅｆ３の場合に、比較結果出力Ｖｃ１としてＨＩＧＨを出力し、Ｖｄｅｔ≦Ｖｒｅｆ３の場合に、比較結果出力Ｖｃ１としてＬＯＷを出力する。コンパレータ７０１ｂは、誤差アンプ１０５から出力される制御電圧Ｖｃｔｒと参照電圧Ｖｒｅｆ４とを比較して、Ｖｃｔｒ≧Ｖｒｅｆ４の場合に、比較結果出力Ｖｃ２としてＬＯＷを出力し、Ｖｃｔｒ＜Ｖｒｅｆ４の場合に、比較結果出力Ｖｃ２としてＨＩＧＨを出力する。
【００４９】
ＯＲ回路７０１ｃは、コンパレータ７０１ａ及び７０１ｂからの出力Ｖｃ１及びＶｃ２との論理和を算出し、電圧制御発振回路１０６へ出力Ｖｏを出力する。出力Ｖｏ、Ｖｃ１、Ｖｃ２、検出電圧Ｖｄｅｔ、制御電圧Ｖｃｔｒ、参照電圧Ｖｒｅｆ３及びＶｒｅｆ４との関係は図８の様になる。
【００５０】
次に、図９を参照して、本実施形態における圧電トランス制御回路の具体的な動作について説明する。図９は、検出電圧Ｖｄｅｔ、出力Ｖｃ１、制御電圧Ｖｃｔｒ、出力Ｖｃ２、出力Ｖｏとの関係の一例を、（ａ）短絡発生時と、（ｂ）起動時とについてそれぞれ記載した図である
まず図９（ａ）の短絡発生時について説明する。ｔ１のタイミングにおいて圧電トランスの出力端において短絡が発生すると、検出電圧Ｖｄｅｔは、ｔ１以前の所定の電圧レベルから急激に０Ｖレベルまで降下する。このとき、コンパレータ７０１ａでは、検出電圧Ｖｄｅｔと参照電圧Ｖｒｅｆ３とを比較しており、検出電圧ＶｄｅｔがＶｒｅｆ３よりも小さくなった時点（ｔ２）において、ＯＲ回路７０１ｃへの出力をＨＩＧＨからＬＯＷへ切り替える。
【００５１】
一方コンパレータ７０１ｂでは、制御電圧Ｖｃｔｒと参照電圧Ｖｒｅｆ４とを比較している。ｔ１で短絡が発生すると、整流回路１０４から出力される管電流検出電圧が低下して参照電圧Ｖｒｅｆ１よりも小さくなるために、誤差アンプ１０５から出力される制御電圧Ｖｃｔｒは増大していく。従って、ｔ１以前は、参照電圧Ｖｒｅｆ４よりも小さかった制御電圧Ｖｃｔｒは、短絡の発生により増大し始め、いずれＶｒｅｆ４よりも大きくなる。Ｖｃｔｒ＝Ｖｒｅｆ４となる時点をｔ３とすると、コンパレータ７０１ｂは、ｔ３以前はＶｒｅｆ４＞Ｖｃｔｒであったために、出力Ｖｃ２としてＨＩＧＨを出力していたが、ｔ３以降は、出力Ｖｃ２をＬＯＷとして出力する。
【００５２】
ＯＲ回路７０１ｃは、コンパレータ７０１ａ及び７０１ｂからの出力Ｖｃ１及びＶｃ２とを監視しており、両方の出力が共にＬＯＷに切り替わった時点（図９では、ｔ３）において出力ＶｏをＨＩＧＨからＬＯＷに切り替える。
【００５３】
出力Ｖｏは電圧制御発振回路１０６に入力され、図４に示すストローブ端子Ｐを介してスイッチング素子１０６ａを切り替えるので、出力ＶｏがＬＯＷになると、駆動回路１０７への発振信号の出力が停止され、圧電トランスの駆動が停止される。
【００５４】
以上において、短絡が発生した場合であっても速やかに保護動作を実行して、圧電トランスの駆動を停止することができる。
【００５５】
上記において、Ｖｒｅｆ４は、図３における短絡時の発振周波数ｆｒに対応する制御電圧Ｖｃｔｒよりも小さい値であればよい。即ち、Ｖｒｅｆ４がかかる制御電圧よりも小さければ、制御電圧Ｖｃｔｒが増大して短絡時の共振周波数に到達する以前に圧電トランスの駆動を停止することができるので、第１の実施形態のようにタイマを利用して時間計測せずとも、確実に保護動作を実行することができる。
【００５６】
次に、図９（ｂ）の起動時の場合を説明する。例えば、時間ｔ４において制御回路の電源が投入され、圧電トランスの駆動が開始されると、ｔ４の時点では、検出電圧Ｖｄｅｔは０Ｖ付近にあるが、徐々に増加してｔ５の時点でＶｒｅｆ３に一致する。コンパレータ７０１ａでは、検出電圧ＶｄｅｔがＶｒｅｆ３に一致するまでは、ＯＲ回路７０１ｃに対してＬＯＷレベルの出力Ｖｃ１を出力しているが、ｔ５の時点でＶｃ１はＬＯＷからＨＩＧＨに切り替わる。
【００５７】
一方、コンパレータ７０１ｂでは、電源投入時ｔ４には制御電圧Ｖｃｔｒはほぼ０Ｖであり、当然にＶｒｅｆ４よりも小さい値であるので、出力Ｖｃ２はＨＩＧＨとして出力される。ＯＲ回路７０１ｃは、コンパレータ７０１ｂからの出力Ｖｃ１が、ｔ４の時点においてＨＩＧＨとなっているので、同様に出力ＶｏをＨＩＧＨとして出力する。
【００５８】
このように、起動時においては、出力ＶｏはＨＩＧＨの状態で推移するので、電圧制御発振回路１０６における動作は停止されることなく維持される。
【００５９】
以上のように、本実施形態においては、検出電圧Ｖｄｅｔが所定値を下回り、且つ、制御電圧Ｖｃｔｒが、短絡時の共振周波数に対応する電圧レベルに到達する以前に、圧電トランスの駆動を停止するので、短絡が発生した場合でも、圧電トランスの破壊を伴わずに確実に保護動作を実行することができると共に、起動時における保護動作の発動を防止して確実に回路を起動することができる。
【００６０】
［その他の実施形態］
なお、上記の実施形態の圧電トランス制御回路では、電圧制御発振回路１０６から出力する発振信号の発振周波数を、負荷１０２に流れる電流値に基づく管電流検出電圧が、参照電圧に一致するように制御することにより調整していた。
【００６１】
本発明における圧電トランスの保護技術は、このような圧電トランス制御回路のみに適用されるものではなく、他の制御回路、例えば、圧電トランスの入力電圧と出力電圧又は出力電流との位相差が所定値になるように周波数を制御する回路構成においても適用可能である。
【００６２】
また、上記の実施形態に対応する圧電トランス制御回路は、制御電圧Ｖｃｔｒが増加するに従って、電圧制御発振回路から出力される発振信号の発振周波数が低域側にシフトするように構成されていた。しかしながら、本発明における圧電トランスの保護技術は、このような圧電トランス制御回路に限定されることなく、制御電圧が増加するに従って、当該発振周波数が高域側にシフトするように構成された回路についても同様に適用可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施形態に対応する圧電トランス制御回路の構成例を示す図である。
【図２】本発明の第１の実施形態に対応する圧電トランス制御回路の動作を説明するための図である。
【図３】本発明の第１の実施形態に対応する圧電トランスの動作状態を説明するための図である。
【図４】本発明の第１の実施形態に対応する電圧制御発振回路１０６の構成の一例を示す図である。
【図５】本発明の第２の実施形態に対応する圧電トランス制御回路の構成例を示す図である。
【図６】本発明の第２の実施形態に対応するタイマ１１０ｂの動作状態を説明するための図である。
【図７】本発明の第３の実施形態に対応する圧電トランス制御回路の構成例を示す図である。
【図８】本発明の第３の実施形態に対応する保護回路７０１の動作を説明するための図である。
【図９】本発明の第３の実施形態に対応する圧電トランス制御回路の動作を説明するための図である。
【図１０】従来の圧電トランス制御回路の構成例を示す図である。
【図１】
2006033948.tif 000003
【図２】
2006033948.tif 000004
【図３】
2006033948.tif 000005
【図４】
2006033948.tif 000006
【図５】
2006033948.tif 000007
【図６】
2006033948.tif 000008
【図７】
2006033948.tif 000009
【図８】
2006033948.tif 000010
【図９】
2006033948.tif 000011
【図１０】
2006033948.tif 000012