(57)【要約】【課題】  ストリップライン構造に関し、マイクロストリップライン構造或いはストリップライン構造に於ける高周波分布定数回路からなる受動回路のサイズが、取り扱う波長に依存して律則されてしまう旨の制約を解消して小型化を可能にしようとする。【解決手段】  接地導体１に対向して配置された信号線３と、一端が信号線３に接続されて直下の接地導体１方向に延在し且つ他端が接地導体１と間隔５を維持して配設された導体柱４とを備える構造が基本になっている。【選択図】        図１
2006229297.tif 000002
【特許請求の範囲】
【請求項１】
接地導体に対向して配置された信号線と、
一端が前記信号線に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【請求項２】
接地導体に対向して配置された信号線と、
一端が前記接地導体に接続されて直上の前記信号線方向に延在し且つ他端が前記信号線と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【請求項３】
接地導体に対向して配置された信号線と、
前記接地導体と前記信号線との間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【請求項４】
相対向する接地導体間に配置された信号線と、
前記信号線に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【請求項５】
相対向する接地導体間に配置された信号線と、
前記接地導体に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記信号線と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実効波長を縮小することで小型化した高周波分布定数回路をもつストリップライン構造に関する。
【背景技術】
【０００２】
現在に至るまで、高周波フロント−エンド回路に於いては、低価格化及び小型化を常に要求され続けている。
【０００３】
そこで、従来、マルチチップモジュールで構成していた回路を１チップ化、即ち、ＭＭＩＣ（ｍｏｎｏｌｉｔｈｉｃ  ｍｉｃｒｏｗａｖｅ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）化したり、チップサイズパッケージングの技術を導入するなどして要求に応えようとしてきた。
【０００４】
然しながら、例えば、高周波フロント−エンド回路の一部である電力増幅器ＭＭＩＣチップを見ると判るが、能動素子であるトランジスタ部分に比較して圧倒的に大きな面積を占有しているのは受動素子である整合回路部分である。
【０００５】
従って、ＭＭＩＣチップを小型化するには、その整合回路部分の小型化が不可欠なのであるが、分布定数回路を用いる高周波用途に於いては、受動素子部分の大きさは、そこで取り扱う波長に依って物理的に律則されている為、小型化には自ずから限界がある。
【０００６】
また、受動部品であるフィルターは高周波フロント−エンド回路を１チップ化する流れの中で、チップ内に最も取り込み難い部品であり、その理由は、多くの場合、チップ部品を用いて構成されていること、そして、チップ部品を用いていない場合には、そのサイズが、前記同様、取り扱い周波数の波長に依って律則され、ＭＭＩＣチップ上に形成できるほどには小型化できないことに依る。
【０００７】
ところで、マイクロストリップライン構造を用いたインダクタに於いて、高いＱ値を得ることを目的として、インダクタとしての信号線の両脇に接地導体と接続する柱状導体を設けた構造が知られている（例えば、特許文献１を参照。）。図１８は特許文献１に開示されたマイクロストリップライン構造を表し、（Ａ）は要部切断斜面図、（Ｂ）は要部切断正面図であり、図に於いて、３１は接地導体、３２は誘電体、３３は信号線、３４は導体柱を示している。この特許文献１の発明では、信号線３３の両脇に導体柱３４を設けた構造である為、面積を縮小することはできず、また、キャパシタンス効果が小さいので、波長短縮効果も小さい。
【０００８】
また、マイクロストリップライン構造の信号線の一部と接地導体とを導体柱で接続する構造も知られている（例えば、特許文献２を参照。）。図１９は特許文献２に開示されたマイクロストリップライン構造を表す要部切断側面図であり、図１８に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。特許文献２の発明では、信号線３３と接地導体３１の両方に導体柱３４を接続しているので、良好な波長短縮効果は得られない。
【特許文献１】特開２００３−２０９４３７号公報
【特許文献２】特開２００２−２０８８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明では、ストリップライン構造、或いは、マイクロストリップライン構造に於ける高周波分布定数回路からなる受動回路のサイズが、取り扱う波長に依存して律則されてしまう旨の制約を解消して小型化を可能にしようとする。
【課題を解決するための手段】
【００１０】
本発明に依るストリップライン構造に於いては、接地導体に対向して配置された信号線と、一端が前記信号線に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱とを備える構成が基本になっている。尚、一般にストリップライン構造とは、後に説明する図９に見られる構造のものを指し、図１に見られる構造のものはマイクロストリップライン構造と呼ばれているが、本明細書では、マイクロストリップライン構造を含めた上位概念としてストリップライン構造と謂う用語を使うことにする。
【発明の効果】
【００１１】
前記手段を採ることに依り、従来の高周波分布定数回路からなる共振回路と同じ大きさの本発明に依るストリップライン構造の高周波分布定数回路からなる共振回路を作製した場合、それぞれの共振周波数を比較すると、本発明に依るストリップライン構造の高周波分布定数回路からなる共振回路は、従来の高周波分布定数回路からからなる共振回路の１／５以下の大きさにすることができる。
【００１２】
これについて換言すると、共振周波数が同じである従来の高周波分布定数回路に依る共振回路と本発明のストリップライン構造の高周波分布定数回路からなる共振回路を作製した場合、本発明に依る場合、例えばオープンスタブの長さを従来に比較して１／５以下にできることを意味し、また、通常、分布定数を用いたフィルターは、１／４波長共振を利用しているので、本発明に依る構造を採ることで、サイズは飛躍的に縮小することが可能となる。
【００１３】
また、分布定数を用いた受動回路素子には、フィルター以外にもパワーディバイダー、カップラー、整合回路など様々なものが存在し、これ等の全てについて本発明を実施して小型化することが可能である。例えば、図７について説明したラット・レース・カップラーに適用して実効波長を１／５に短縮すると、カップラーの大きさは単純計算で１／２５にすることができる。
【発明を実施するための最良の形態】
【００１４】
本発明に依るストリップライン構造の高周波分布定数回路に於いては、その信号線と接地導体との間に実効波長を縮小する為の導体柱を介在させ、しかも、その導体柱の一端或いは両端が信号線や接地導体と直接接触しない構造を採っている。ここで、波長短縮、従って、微細化のみを考えるのであれば、キャパシタンスは大きいほうが良いので、導体柱と信号線や接地導体との間隔は小さいほど好ましいことになる。然しながら、その間隔に対する制約の１つは、間隔部分に存在する誘電体膜の膜質、換言すると、耐圧である。即ち、システム側から要求される耐圧をもった誘電体膜が必要になり、耐圧が低い誘電体膜の場合には厚みを厚くする必要がある。この点のみ考慮すると一般的な間隔の最小値は１００ｎｍ程度である。前記間隔のもう１つの制約は、システム側から要求される信号線の特性インピーダンスである。信号線の特性インピーダンスはＺ＝ｓｑｒｔ（Ｌ／Ｃ）として表現することができる。システム側から要求インピーダンス（例えば５０Ω）があった場合、間隔を小さくしてキャパシタンスを大きくするとＺ＝ｓｑｒｔ（Ｌ／Ｃ）を一定に保つにはインダクタンスも大きくする。即ち、導体柱を長くするか、或いは、細くすることが必要になる。ＭＭＩＣやチップサイズパッケージなどを考慮した場合、誘電体の厚さは１００μｍ以下である。従って、導体柱の長さの上限も１００μｍ以下ということになり、この長さと誘電体の誘電率からインダクタンスの上限も決まってくる。信号線の特性インピーダンスを一定に保つ為には、インダクタンスの上限値からキャパシタンスの上限値、従って、導体柱と信号線の間隔も決まる。因みに、典型的な値を示すと、信号線の幅は１０μｍ〜１００μｍ程度、導体柱との間隔は１００ｎｍ〜１μｍ程度、誘電体の厚みは１０μｍ〜１００μｍ程度、誘電率は３〜１０程度、導体柱の太さは１０μｍ〜１００μｍ程度であり、これ等の数値範囲から種々な組み合わせを実現できるが、基本的には、誘電率が高い材料を用いるほど波長短縮効果は大きくなる。
【実施例１】
【００１５】
図１は実施例１のストリップライン構造を表す要部切断斜面図であり、図に於いて、１は接地導体、２は誘電体、３は信号線、４は導体柱、５は間隔をそれぞれ示している。
【００１６】
図から明らかなように、信号線３と接地導体１との間にはＣｕ或いはＡｌなどからなる導体柱４が配設され、しかも、導体柱４の下端、即ち、接地導体１と対向する下端面との間には間隔５を設けてある。
【００１７】
図２は図１に見られるストリップライン構造の高周波分布定数回路に関する動作原理を説明する為の要部切断側面図であり、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００１８】
図に於いて、６は高周波電流のパスを示し、高周波信号から見た実効的な直列Ｌ成分と接地Ｃ成分が増加する。ストリップラインに於ける波長は、下記の数１の式で記述され、実効的なＬ成分及びＣ成分が増加すれば、実効波長は短縮されることになる。従って、波長に依って律則されている高周波分布定数回路に於ける受動回路素子のサイズを小型化することが可能である。
【数１】
2006229297.tif 000003
【実施例２】
【００１９】
図３は実施例２のストリップライン構造を表す要部切断側面図であり、図１及び図２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２０】
実施例２が実施例１と相違するところは、導体柱４の下端が接地導体１に接続され、そして、上端と信号線３との間に間隔５が存在している点にあり、このような構造であっても、接地Ｃ増加に依る実効波長低減が可能である。
【実施例３】
【００２１】
図４は実施例３のストリップライン構造を表す要部切断側面図であり、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００２２】
実施例３が実施例１或いは実施例２と相違するところは、導体柱４の下端及び上端が接地導体１及び信号線３の何れにも接続されず、従って、導体柱４の下端と接地導体１との間、そして、上端と信号線３との間にそれぞれ間隔５が形成されている点にあり、このような構造に於いても、例えば信号線３と導体柱４との間隔を充分に狭くする、つまり、導体柱４と信号線３間の容量を大きくすることで、マイクロ波やミリ波などの高周波に於いては、導体柱４と信号線３とを接続した場合と同等の効果が得られる。従って、実施例１と同様に実効波長低減が可能である。
【００２３】
実施例１乃至実施例３の各ストリップライン構造に於いて、Ｌ成分を増加させるには、アスペクト比が高い導体柱４を用いることが効果的であり、導体柱４自体の抵抗値を低く抑えることができるカーボンナノチューブを用いることで、アスペクト比が高い低損失の導体柱を実現することが可能であり、その場合、特性劣化を招来することなく、受動回路素子を小型化することができる。
【実施例４】
【００２４】
図５及び図６は、ストリップライン構造に於いて、１／４λオープンスタブを用いた共振回路のシミュレーション結果に関し、本発明と従来例とを比較して表す説明図であり、図５が本発明を、そして、図６が従来の技術をそれぞれ表し、何れの図に於いても、（Ａ）が共振回路の構造を、また、（Ｂ）が特性をそれぞれ示している。実施例４に於ける電磁界シミュレーションの条件は誘電体厚１００μｍ、信号線及びスタブの線幅２０μｍ、導体柱２０×２０×９９μｍ、導体柱間隔２０μｍ、スタブ庁５００μｍである。
【００２５】
従来の共振回路は、単純にストリップライン構造を用い、信号線３にオープンスタブ３Ａを付加した構造であり、本発明の共振回路は、オープンスタブ３Ａの直下に導体柱４を接続した構造になっていて、共振回路の大きさは両者とも同じである。
【００２６】
図５及び図６の（Ｂ）に見られる特性を比較すると、本発明を適用したストリップライン構造の共振回路に於ける共振周波数が１０ＧＨｚであるのに対して従来の技術に依る共振回路に於ける共振周波数は５３ＧＨｚになっていて、本発明に依った場合、従来の技術に比較し、共振周波数は約１／５以下になっていることが明瞭に看取される。従って、同じ共振周波数の共振回路で比較すれば、本発明を実施した共振回路は、従来の技術に依る共振回路に比較して、その大きさは約１／５以下にすることができる。
【実施例５】
【００２７】
図７はラットレースカップラーを表す平面図であり、図７は（Ａ）に見られる本発明を実施したラットレースカップラーと、（Ｂ）に見られる従来のラットレースカップラーとの大きさの違いを大まかに把握できるように掲げたものである。
【００２８】
図に於いて、１１は位相制御ライン、１２は入力部、１３は第１の出力部、１４は第２の出力部、１５は５０Ω終端部をそれぞれ示し、（Ａ）に見られる本発明を実施したラットレースカップラーでは、位相制御ライン１１の直下に図１乃至図６について説明した導体柱と同様の導体柱を配設してある。
【実施例６】
【００２９】
図８はカップリング用導体を用いたストリップライン構造を表す要部切断斜面図であって、図１乃至図６に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３０】
図に於いて、７はカップリング用導体を示し、その直下には導体柱４が固着され、導体柱４の下端面と接地導体１との間にはギャップ５が設けられている。
【実施例７】
【００３１】
図９は通常のストリップライン構造に本発明を実施したストリップライン構造を表す要部切断斜面図であり、図１乃至図６、図８に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００３２】
図に於いて、４Ａは信号線３の直上に配設した導体柱であり、２Ａは誘電体、１Ａは  は導体柱４Ａの上端側に設けた接地導体、５Ａは導体柱４Ａの上端面と接地導体１Ａとの間に在る間隔をそれぞれ示している。
【００３３】
実施例７が達成すべき目的及び効果は実施例１と全く同じであるが、唯、信号線３の上下に接地導体１と１Ａとが設けられていて、実施例１のマイクロストリップライン構造ではない本来のストリップライン構造をなしている点が相違している。
【実施例８】
【００３４】
図１０及び図１１は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。
【００３５】
図１０（Ａ）参照
（１）
セラミックからなる基板２１を用意する。この基板２１の材料は、セラミックに限られず、低損失の材料を適宜選択して良い。
【００３６】
図１０（Ｂ）参照
（２）
例えば、真空蒸着法を適用することに依り、基板２１上に厚さ１μｍ程度のＡｌ膜からなる接地導体２２を形成する。尚、接地導体２２の材料としては、Ａｌに限られず、ＡｕやＣｕに代替することができ、基本的に金属であれば制限はない。
【００３７】
図１０（Ｃ）参照
（３）
例えば、スパッタリング法を適用することに依り、接地導体２２上に厚さ０．２μｍのＳｉＯ2 からなる絶縁膜２３を形成した後、その上にボンディング用金属２４Ａを形成する。尚、ＳｉＯ2 はＳｉＮ、ＳＯＧ、ポリイミドなどに代替して良く、要は、膜が導電性を持たないことである。
【００３８】
図１１（Ａ）参照
（４）
リソグラフィ技術に於けるレジスト・プロセスを適用して導体柱パターンを形成し、次いで、蒸着法を適用して全面にＡｌやＡｕなどからなる導体材料を厚さ１μｍ程度に蒸着し、次いで、レジストを溶解剥離するリフトオフに依って導体柱下地パターンを形成し、次いで、リソグラフィ技術に於けるレジスト・プロセスを適用して厚膜のレジスト膜で導体柱メッキパターンを形成し、次いで、Ａｕなどからなる導体柱材料をメッキする。これに依って得られる導体柱の高さは１０μｍ〜３０μｍ程度である。
【００３９】
図１１（Ｂ）参照
（５）
スピンコート法を適用することに依り、スピンオングラスからなる誘電体２５を導体柱２４の高さを充分に越える程度の厚さに形成してから、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法を適用し、導体柱２４の頂面が表出するまで誘電体２５の表面を研磨する。尚、スピンオングラスは他の材料、例えば、ポリイミド樹脂などに代替することができる。また、導体柱２４を高くしたい場合には、上記工程を繰り返すことで実現できる。
【００４０】
図１１（Ｃ）参照
（６）
真空蒸着法、及び、通常のリソグラフィ技術を適用することに依り、各導体柱２４の頂面にコンタクトし、且つ、誘電体２５の表面に延在する信号線２６を形成して完成する。
【実施例９】
【００４１】
図１２及び図１３は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。尚、本実施例のストリップライン構造に於ける下側部分の構造は図１０及び図１１について説明したストリップライン構造と同じであるから説明を省略し、上側部分を作製する工程から説明する。尚、下側部分は予め作製しておくと良い。
【００４２】
図１２（Ａ）参照
（１）
セラミックからなる基板２１Ａを用意する。この基板２１Ａの材料は、基板２１と同様にセラミックに限られず、低損失の材料を適宜選択して良い。
【００４３】
図１２（Ｂ）参照
（２）
真空蒸着法を適用することに依り、基板２１Ａ上に厚さ１μｍ程度のＡｌ膜からなる信号線２２Ａを形成する。尚、信号線２２Ａの材料としては、Ａｌに限られず、ＡｕやＣｕに代替することができ、基本的には、金属であれば制限はない。
【００４４】
図１２（Ｃ）参照
（３）
ここで導体柱２４を形成するのであるが、その工程は、図１０及び図１１を参照して説明した実施例８と全く同じ工程を採って良い。
【００４５】
図１３（Ａ）参照
（４）
前記のようにして作製した上側部分と予め作製しておいた下側部分とを対向させ、フリップチップボンディングに依って両者を結合する。
【００４６】
図１３（Ｂ）参照
（５）
上側部分と下側部分との間にアンダーフィルを注入して誘電体２５とする。
【実施例１０】
【００４７】
図１４及び図１５は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。
【００４８】
図１４（Ａ）参照
（１）
セラミックからなる基板４１を用意する。この基板４１の材料はセラミックに限られることなく、低損失の材料を適宜選択して良い。
【００４９】
（２）
真空蒸着法を適用することに依り、基板４１上に厚さ１μｍ程度のＡｌ膜からなる接地導体４２を形成する。尚、接地導体４２の材料としては、Ａｌに限られることなく、ＡｕやＣｕに代替することができ、基本的には、金属であれば制限はない。
【００５０】
（３）
スパッタリング法を適用することに依り、接地導体４２上に厚さ０．２μｍのＳｉＯ2 からなる絶縁膜４３を形成する。尚、絶縁膜の材料として、ＳｉＯ2 の他、ＳｉＮ、ＳＯＧ、ポリイミドなど多くの材料を選択することができる。要は、導電性の材料でないことが必要である。
【００５１】
（４）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、導体柱パターンの開口をもつレジスト膜を形成してから、スパッタリング法を適用することに依り、Ｔｉ／Ｃｏ（１ｎｍ／１ｎｍ程度）からなる触媒金属材料膜を形成し、レジスト膜を溶解剥離するリフトオフ法を適用することに依って触媒金属材料膜をパターン化してＣＮＴ（ｃａｒｂｏｎ  ｎａｎｏｔｕｂｅ）成長用触媒４４を形成する。
【００５２】
図１４（Ｂ）参照
（５）
ＣＶＤ法を適用することに依り、ＣＮＴ成長用触媒４４上にＣＮＴ、即ち、カーボン・ナノチューブ４５を成長する。このＣＮＴ４５が本発明に於ける導体柱を成すことは謂うまでもない。そして、この高さ（長さ）はＣＶＤ時間を制御することで１μｍ〜３００μｍ程度まで任意に成長させることができる。
【００５３】
図１５（Ａ）参照
（６）
スピンコート法を適用することに依り、スピンオングラスからなる誘電体をＣＮＴ４５を充分に越える程度の厚さに形成してから、ＣＭＰ法を適用することに依り、ＣＮＴ４５の頂面が表出するまで研磨して絶縁膜４６とする。尚、絶縁膜４６の材料としては、スピンオングラスの他、例えば、ポリイミド樹脂などを用いることができる。
【００５４】
図１５（Ｂ）参照
（７）
真空蒸着法、及び、通常のリソグラフィ技術を適用することに依り、導体柱である各ＣＮＴ４５の頂面にコンタクトとし、且つ、絶縁膜４６の表面に延在する信号線４７を形成する。
【実施例１１】
【００５５】
図１６及び図１７は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。
【００５６】
図１６（Ａ）参照
（１）
ＳｉＣからなる基板５１を用意し、スパッタリング法を適用することに依り、基板５１上の全面にカーボン・ナノチューブを形成する際のマスク膜となる厚さ１００ｎｍ程度のカーボン膜５２を形成する。
【００５７】
図１６（Ｂ）参照
（２）
フォト・リソグラフィ技術に於けるレジスト・プロセス及びミリング法を適用することに依り、ＣＮＴ形成予定部分を覆うカーボン膜５２に開口５２Ａを形成する。
【００５８】
図１６（Ｃ）参照
（３）
全体をＯ2 雰囲気下で温度１５００℃程度に加熱することでＳｉＣ基板５１中のＳｉのみが除去され、残った部分にカーボン・ナノチューブ５３が形成される。カーボン・ナノチューブ５３の長さは、熱を加える時間を制御することで任意に設定することができ、代表的な値としては１００μｍ程度である。
【００５９】
図１７（Ａ）参照
（４）
ミリング法を適用することに依り、カーボン膜５２を除去した後、真空蒸着法を適用することに依り、ＳｉＣ基板５１に於ける裏面の全面に厚さ１μｍ程度のＡｕからなる裏面金属膜５４を形成する。この裏面金属膜５４は接地導体として作用する。尚、接地導体として作用する裏面金属膜５４とカーボン・ナノチューブ５３に於ける先端との間隔を例えば１００ｎｍ程度に精密に制御したい場合には、裏面金属膜５４を真空蒸着する前にＳｉＣ基板５１の裏面を研磨して調整すると良い。
【００６０】
図１７（Ｂ）参照
（５）
真空蒸着法、及び、通常のリソグラフィ技術を適用することに依り、カーボン・ナノチューブ５３の頂面にコンタクトし、且つ、ＳｉＣ基板５１の表面に延在する信号線となる表面金属膜５４を形成して完成する。
【００６１】
本発明に於いては、前記説明した実施例を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【００６２】
（付記１）
接地導体に対向して配置された信号線と、
一端が前記信号線に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００６３】
（付記２）
接地導体に対向して配置された信号線と、
前記信号線に接続されたスタブと、                                                一端が前記スタブに接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００６４】
（付記３）
接地導体に対向して配置された信号線と、
前記信号線に添設されたカップリング用導体と、
一端が前記カップリング用導体に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００６５】
（付記４）
接地導体に対向して配置された信号線と、
一端が前記接地導体に接続されて直上の前記信号線方向に延在し且つ他端が前記信号線と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００６６】
（付記５）
接地導体に対向して配置された信号線と、
前記信号線に接続されたスタブと、
一端が前記接地導体に接続されて直上の前記スタブ方向に延在し且つ他端が前記スタブと間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００６７】
（付記６）
接地導体に対向して配置された信号線と、
前記信号線に添設されたカップリング用導体と、
一端が前記接地導体に接続されて直上の前記カップリング用導体方向に延在し且つ他端が前記カップリング用導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００６８】
（付記７）
接地導体に対向して配置された信号線と、
前記接地導体と前記信号線との間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００６９】
（付記８）
接地導体に対向して配置された信号線と、
前記信号線に接続されたスタブと、                                                前記接地導体と前記スタブとの間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００７０】
（付記９）
接地導体に対向して配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記接地導体と前記カップリング用導体との間に延在し且つ両端が前記接地導体及び前記カップリング用導体の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００７１】
（付記１０）                                                                      導体柱と信号線との間に介挿されオンオフすることで前記信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記７）記載のストリップライン構造。
【００７２】
（付記１１）
導体柱と接地導体との間に介挿されオンオフすることで信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記７）記載のストリップライン構造。
【００７３】
（付記１２）
導体柱とスタブとの間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記８）記載のストリップライン構造。
【００７４】
（付記１３）
導体柱と接地導体との間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記８）記載のストリップライン構造。
【００７５】
（付記１４）
導体柱とカップリング導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記９）記載のストリップライン構造。
【００７６】
（付記１５）
導体柱と接地導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記９）記載のストリップライン構造。
【００７７】
（付記１６）
導体柱がカーボンナノチューブで構成されてなること
を特徴とする（付記１）乃至（付記１５）の何れか１記載のストリップライン構造。
【００７８】
（付記１７）
相対向する接地導体間に配置された信号線と、
前記信号線に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【００７９】
（付記１８）
相対向する接地導体間に配置された信号線と、
前記信号線に接続されたスタブと、
前記スタブに一端が接続され且つ前記スタブの直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８０】
（付記１９）
相対向する接地導体間に配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記カップリング用導体に一端が接続され且つ前記カップリング用導体の直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８１】
（付記２０）
相対向する接地導体間に配置された信号線と、
前記接地導体に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記信号線と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８２】
（付記２１）
相対向する接地導体間に配置された信号線と、
前記信号線に接続されたスタブと、
前記接地導体に一端が接続され且つ前記スタブの直上か直下、或いは、それらの両方向に延在して先端が前記スタブと間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８３】
（付記２２）                                                                      相対向する接地導体間に配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記接地導体に一端が接続され且つ前記カップリング用導体の直上か直下、或いは、それらの両方向に延在して先端が前記カップリング用導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８４】
（付記２３）
相対向する接地導体間に配置された信号線と、
前記接地導体と前記信号線との間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８５】
（付記２４）
相対向する接地導体間に配置された信号線と、
前記信号線に接続されたスタブと、                                                前記接地導体と前記スタブとの間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８６】
（付記２５）
相対向する接地導体間に配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記接地導体と前記カップリング用導体との間に延在し且つ、両端が前記接地導体及び前記カップリング用導体の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
【００８７】
（付記２６）
導体柱と信号線との間に介挿されオンオフすることで前記信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記２３）記載のストリップライン構造。
【００８８】
（付記２７）
導体柱と接地導体との間に介挿されオンオフすることで信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記２３）記載のストリップライン構造。
【００８９】
（付記２８）
導体柱とスタブとの間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記２４）記載のストリップライン構造。
【００９０】
（付記２９）
導体柱と接地導体との間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記２４）記載のストリップライン構造。
【００９１】
（付記３０）
導体柱とカップリング導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記２５）記載のストリップライン構造。
【００９２】
（付記３１）
導体柱と接地導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする（付記２５）記載のストリップライン構造。
【００９３】
（付記３２）
導体柱がカーボンナノチューブで構成されてなること
を特徴とする（付記１７）乃至（付記３１）の何れか１記載のストリップライン構造。
【図面の簡単な説明】
【００９４】
【図１】実施例１のストリップライン構造を表す要部切断斜面図である。
【図２】図１に見られるストリップライン構造の高周波分布定数回路に関する動作原理を説明する為の要部切断側面図である。
【図３】実施例２のストリップライン構造を表す要部切断側面図である。
【図４】実施例３のストリップライン構造を表す要部切断側面図である。
【図５】１／４λオープンスタブを用いた共振回路のシミュレーション結果を表す説明図である。
【図６】１／４λオープンスタブを用いた共振回路のシミュレーション結果を表す説明図である。
【図７】ラットレースカップラーを表す平面図である。
【図８】カップリング用導体を用いたストリップライン構造を表す要部切断斜面図である。
【図９】ストリップライン構造を表す要部切断斜面図である。
【図１０】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１１】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１２】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１３】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１４】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１５】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１６】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１７】ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。
【図１８】従来のストリップライン構造を表す要部説明図である。
【図１９】従来のストリップライン構造を表す要部説明図である。
【符号の説明】
【００９５】
１  接地導体
２  誘電体
３  信号線
４  導体柱
５  間隔                                                                      
【図１】
2006229297.tif 000004
【図２】
2006229297.tif 000005
【図３】
2006229297.tif 000006
【図４】
2006229297.tif 000007
【図５】
2006229297.tif 000008
【図６】
2006229297.tif 000009
【図７】
2006229297.tif 000010
【図８】
2006229297.tif 000011
【図９】
2006229297.tif 000012
【図１０】
2006229297.tif 000013
【図１１】
2006229297.tif 000014
【図１２】
2006229297.tif 000015
【図１３】
2006229297.tif 000016
【図１４】
2006229297.tif 000017
【図１５】
2006229297.tif 000018
【図１６】
2006229297.tif 000019
【図１７】
2006229297.tif 000020
【図１８】
2006229297.tif 000021
【図１９】
2006229297.tif 000022