(57)【要約】【課題】  低コストに搭載強度試験を行うことが可能な回路基板を提供する。【解決手段】  本発明の一実施形態に係る多面付け基板１０は、複数の回路基板１２と、チップ搭載強度試験用基板１４とを備える。複数の回路基板１２はそれぞれ、実装部品が搭載されるチップ搭載領域を主面に有する。試験用基板１４は、隣り合う回路基板１２間のスペースに設けられている。【選択図】  図１
2006229161.tif 000002
【特許請求の範囲】
【請求項１】
実装部品が搭載されるチップ搭載領域を主面に有する複数の回路基板と、
前記複数の回路基板のうち隣り合う回路基板間に設けられたチップ搭載強度試験用基板と、
を備える、多面付け基板。
【請求項２】
前記チップ搭載領域には、前記実装部品を搭載するためのダイパッド及びボンディングパッドが設けられており、
前記試験用基板には、前記ダイパッド及びボンディングパッドを含むパターンが設けられている、
請求項１記載の多面付け基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多面付け基板に関するものである。
【背景技術】
【０００２】
プリント基板といった回路基板には、ダイパッド及びボンディングパッドを備えるものがある。ダイパッドには、ＩＣチップ等の実装部品が搭載され、ボンディングパッドには実装部品との電気的接続用のボンディングワイヤが接続される。
【０００３】
このような回路基板として、例えば、回路基板自体の絶縁性能を試験するために、実装部品の実装に影響されないテストパターンを設けた回路基板が知られている。このテストパターンによれば、不良が、実装部品の実装に関するものか、回路基板自体に関するものかを判断することが可能である。
【特許文献１】特開平８−７０１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述した回路基板の製造においては、ボンディングワイヤの接合及び実装部品のダイボンドの接合の強度（例えば、ダイシェア強度及びプルシェア強度）の確認が行なわれる。このような接合の強度、即ち搭載強度は、従来、各ロットからの製品基板（即ち、実装部品を接合した製品基板）の抜き取り検査によって確認されていた。しかしながら、抜き取り検査では、試験に用いられた製品基板を廃棄する必要があるので、廃棄される基板のコストが問題となっている。
【０００５】
そこで、本発明は、低コストに搭載強度試験を行うことが可能な回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は多面付け基板に関するものであり、この多面付け基板は、複数の回路基板と、チップ搭載強度試験用基板（以下、「試験用基板」と称する）とを備える。複数の回路基板はそれぞれ、実装部品が搭載されるチップ搭載領域を主面に有する。試験用基板は、隣り合う回路基板間のスペースに設けられている。
【０００７】
本発明の多面付け基板によれば、製品用の回路基板間の空きスペースに、試験用基板が設けられている。この試験用基板を用いて搭載強度試験を行うことが可能であるので、正常な回路基板を破壊試験に用いることによる無駄を削減できる。特に、近年は、多品種少量生産の傾向にあり、抜き取り検査では、ロットにおける回路基板数に対して試験に用いられる回路基板の占める割合が大きい。これに対して、本発明の多面付け基板によれば、製品用の回路基板のロスを削減できる。
【０００８】
また、本発明の多面付け基板において、チップ搭載領域には、実装部品を搭載するためのダイパッド及びボンディングパッドが設けられており、試験用基板には上記ダイパッド及びボンディングパッドを含むパターンが設けられていることが好ましい。
【発明の効果】
【０００９】
本発明の多面付け基板によれば、回路基板間のスペースに設けた試験用基板を用いて搭載強度試験を行うことが可能である。したがって、低コストに搭載強度試験を行うことが可能な回路基板が提供される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の好適な実施の形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００１１】
図１は、本発明の実施の形態に係る多面付け基板を示す平面図である。図１に示す多面付け基板１０は、複数の回路基板１２と、試験用基板１４とを備える。複数の回路基板１２はそれぞれ、製品用として用いられる回路基板である。回路基板１２としては、プリント回路基板（ＰＣＢ）、又はセラミック製のハイブリッドＩＣ（ＨＢ−ＩＣ）用基板が例示される。
【００１２】
複数の回路基板１２はそれぞれ、隣り合う回路基板１２との間に所定のスペースを隔てて設けられており、隣り合う回路基板１２又はサポート１６と、リブ１８によって接続されている。
【００１３】
試験用基板１４は、実装部品の搭載試験用に用いられる基板である。試験用基板１４は、回路基板１２間のスペースに設けられており、リブ１８を介して周囲の回路基板１２に支持されている。
【００１４】
図２は、回路基板の平面図である。図３は、実装部品が実装された状態の回路基板を示す平面図である。回路基板１２は、その主面に、実装部品が搭載されるチップ搭載領域を有している。図２及び図３に示す回路基板１２には、二つのチップ搭載領域１２ａ及び１２ｂが設けられている。
【００１５】
チップ搭載領域１２ａ及び１２ｂにはそれぞれ、ダイパッド２０及び複数のボンディングパッド２２が設けられている。
【００１６】
ダイパッド２０は、例えばＡｕ膜からなるパターンである。ダイパッド２０には、半田等の接合材料によってＩＣチップといった実装部品２４が搭載される。ボンディングパッド２２も、例えばＡｕ膜からなるパターンであり、実装部品２４の端子に接続されたボンディングワイヤの一端が接続される。
【００１７】
試験用基板１４には、チップ搭載領域に設けられたダイパッド２０及びボンディングパッド２２を含むパターンが設けられている。図４は、試験用基板の平面図である。図４に示す試験用基板１４には、チップ搭載領域１２ａと同じパターンのダイパッド２０及びボンディングパッド２２が設けられている。
【００１８】
かかる多面付け基板１０によれば、製品用の回路基板１２間のスペースに試験用基板１４が設けられており、試験用基板１４に設けられたダイパッド２０及びボンディングパッド２２に実装部品２４を搭載することができる。
【００１９】
そして、試験用基板１４に搭載された実装部品２４に対してダイシェア強度又はプルシェア強度を計測するための破壊試験を行うことができる。したがって、製品用の回路基板１２の破壊試験が不要になり、正常な製品基板の廃棄という無駄を削減することが可能となる。
【００２０】
また、試験用基板１４に設けられたダイパッド２０及びボンディングパッド２２は、回路基板１２のチップ搭載領域に設けられたダイパッド２０及びボンディングパッド２２と同じパターンであるので、試験用基板１４に対する破壊試験によって回路基板１２に対する破壊試験と同様の試験結果を得ることができる。なお、試験用基板１４には、チップ搭載領域に設けられたダイパッド２０及びボンディングパッド２２と同じパターンの他、チップ搭載領域が設けられた部分の基板の内層も含めたパターンが設けられていることが好ましい。これによって、試験用基板１４に対する破壊試験によって、回路基板１２に対する試験により近い試験結果を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態に係る多面付け基板を示す平面図である。
【図２】図２は、回路基板の平面図である。
【図３】図３は、実装部品が実装された状態の回路基板を示す平面図である。
【図４】図４は、試験用基板の平面図である。
【符号の説明】
【００２２】
１０…多面付け基板、１２…回路基板、１２ａ，１２ｂ…チップ搭載領域、１４…チップ搭載強度試験用基板、２０…ダイパッド、２２…ボンディングパッド、２４…実装部品。
【図１】
2006229161.tif 000003
【図２】
2006229161.tif 000004
【図３】
2006229161.tif 000005
【図４】
2006229161.tif 000006