(57)【要約】【課題】トランジスタに生じる寄生ダイオードを常にオフに保ち、寄生ダイオードを介して流れる電流による信号損失を抑える高周波スイッチ回路及び半導体装置を提供する。【解決手段】一端が送信端子２に接続され、他端が高周波信号が入出力される入出力端子１に接続されたＭＯＳＦＥＴ４と、一端が受信端子３に接続され、他端が入出力端子１とＭＯＳＦＥＴ４の他端との接続点に接続され且つＭＯＳＦＥＴと相補的に動作するＭＯＳＦＥＴ５と、一端が入出力端子１とＭＯＳＦＥＴ４との接続点に接続され、他端側に流れる高周波信号を制限するための抵抗Ｒ６と、抵抗Ｒ６の他端に接続され、所定の電圧を印加するためのバイアス印加用端子１４とを備えた。【選択図】図１
2006094206.tif 000002
【特許請求の範囲】
【請求項１】
一端が第１の端子に接続され、他端が高周波信号が入出力される共通端子に接続された第１のトランジスタと、一端が第２の端子に接続され、他端が前記共通端子と前記第１のトランジスタの他端との接続点に接続され且つ前記第１のトランジスタと相補的に動作する第２のトランジスタと、一端が前記接続点に接続され、他端側に流れる高周波信号を制限するための信号制限素子と、前記信号制限素子の他端に接続され、所定の電圧を印加するための電圧印加用端子とを備えたことを特徴とする高周波スイッチ回路。
【請求項２】
一端が前記第１の端子に接続され、他端が高周波接地素子を介して接地された第３のトランジスタと、一端が前記第２の端子に接続され、他端が前記高周波接地素子を介して接地された第４のトランジスタと、前記第１の端子と前記共通端子とを接続させるときには前記第１のトランジスタ及び前記第４のトランジスタをオンさせ、前記第２の端子と前記共通端子とを接続させるときには前記第２のトランジスタ及び前記第３のトランジスタをオンさせる制御手段とを備えたことを特徴とする請求項１記載の高周波スイッチ回路。
【請求項３】
一端が第３の端子に接続され、他端が前記接続点に接続された第５のトランジスタと、一端が第４の端子に接続され、他端が前記接続点に接続された第６のトランジスタと、前記第１の端子、前記第２の端子、前記第３の端子、前記第４の端子の内の１つの端子と前記共通端子との端子間を接続するために前記第１のトランジスタ、前記第２のトランジスタ、前記第５のトランジスタ、前記第６のトランジスタの内の前記端子間に接続されたトランジスタをオンさせる制御手段とを備えたことを特徴とする請求項２記載の高周波スイッチ回路。
【請求項４】
一端が第１の端子に接続された第１のトランジスタと、一端が第２の端子に接続された第２のトランジスタと、一端が第３の端子に接続された第３のトランジスタと、一端が第４の端子に接続された第４のトランジスタと、一端が前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタの各々の他端同士が接続された接続点に接続され、他端側に流れる高周波信号を制限するための信号制限素子と、前記信号制限素子の他端に接続され、所定の電圧を印加するための電圧印加用端子と、前記第１の端子、前記第２の端子、前記第３の端子、前記第４の端子の内の２つ以上の端子間を接続するために前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタの内の前記端子間に接続されたトランジスタをオンさせる制御手段とを備えたことを特徴とする高周波スイッチ回路。
【請求項５】
半導体チップの表面に形成される集積回路の一部として、請求項１乃至請求項４のいずれか１項記載の高周波スイッチ回路を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタで構成された高周波スイッチ回路及び半導体装置に関する。
【背景技術】
【０００２】
従来、携帯電話や無線ＬＡＮ等の高周波無線機器で使用される高周波信号の送受切換スイッチとしてＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと呼ぶ）を用いた高周波スイッチ回路が知られている。
【０００３】
図４は従来のＭＯＳＦＥＴを用いたＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）型の高周波スイッチ回路を示す図であり、図５はこの高周波スイッチ回路で用いられる基板にシリコンを用いたｎチャネル型ＭＯＳＦＥＴのデバイス構造を示す図である。図４に示すように、この高周波スイッチ回路は、アンテナ等が接続される入出力端子１、高周波無線機器の送信部等に接続される送信端子２、受信部等に接続される受信端子３の各端子間をオン／オフ切換させるものである。
【０００４】
主な構成要素は、入出力端子１と送信端子２との間のオン／オフ切換を行うＭＯＳＦＥＴ４、入出力端子１と受信端子３との間のオン／オフ切換を行うＭＯＳＦＥＴ５、ＭＯＳＦＥＴ４のゲートに制御電圧ＶＣ１を印加するための制御電圧印加用端子８、ＭＯＳＦＥＴ５のゲートに制御電圧ＶＣ２を印加するための制御電圧印加用端子９、送信端子２と受信端子３の内の入出力端子１に接続されていない側（以下、オフ側という）の端子と入出力端子１との間のアイソレーションを向上させるためのＭＯＳＦＥＴ６、ＭＯＳＦＥＴ７及びキャパシタＣ１である。
【０００５】
次に、上記の構成要素の接続関係を説明する。送信端子２は、ＭＯＳＦＥＴ４及びＭＯＳＦＥＴ６のソースに接続され、ＭＯＳＦＥＴ４のドレインは入出力端子１、ＭＯＳＦＥＴ５のドレイン及び抵抗Ｒ５の一端に接続され、ＭＯＳＦＥＴ５のソースは受信端子３及びＭＯＳＦＥＴ７のソースに接続されている。ＭＯＳＦＥＴ６のドレイン、ＭＯＳＦＥＴ７のドレイン及び抵抗Ｒ５の他端はキャパシタＣ１を介して接地されている。ＭＯＳＦＥＴ４及びＭＯＳＦＥＴ７のゲートはそれぞれ抵抗Ｒ１、Ｒ２を介して制御電圧印加用端子８に接続され、ＭＯＳＦＥＴ５及びＭＯＳＦＥＴ６のゲートはそれぞれ抵抗Ｒ３、Ｒ４を介して制御電圧印加用端子９に接続されている。ＭＯＳＦＥＴ４〜７の裏面電極（以下、バックゲートと呼ぶ）は接地されている。
【０００６】
次に、このように構成された高周波スイッチ回路の動作を説明する。信号送信時は、制御電圧印加用端子８に制御電圧ＶＣ１を印加することにより、ＭＯＳＦＥＴ４及びＭＯＳＦＥＴ７がオンされ、送信端子２に入力された高周波信号が入出力端子１に出力される。信号受信時は、制御電圧印加端子９に制御電圧ＶＣ２を印加することにより、ＭＯＳＦＥＴ５及びＭＯＳＦＥＴ６がオンされ、入出力端子１に入力された高周波信号が受信端子３に出力される。
【０００７】
また、ＭＯＳＦＥＴを用いた高周波スイッチ回路のバックゲートを抵抗器を介して接地する高周波スイッチ回路が開示されている（例えば特許文献１）。この高周波スイッチ回路は、ＭＯＳＦＥＴのバックゲートと接地間に抵抗器を接続することで、ＭＯＳＦＥＴのソース−バックゲート間及びドレイン−バックゲート間の容量に起因する高周波電流を減衰させ、損失を低減している。
【特許文献１】特開平１０−２４２８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＭＯＳＦＥＴは、図５に示すように、Ｐ型基板２０とＮ+拡散領域１８とによりＰＮ接合が形成され、寄生ダイオードＤ１がドレイン電極１６とバックゲート２１との間及びソース電極１７とバックゲート２１との間に生じる。この寄生ダイオードＤ１がオンするとバックゲート２１とドレイン電極１６またはソース電極１７との間に電流が流れてしまう。
【０００９】
図４に示す従来の高周波スイッチ回路の各ＭＯＳＦＥＴには、上述した寄生ダイオードＤ１が生じる。例えば送信端子２から入出力端子１に高周波信号を伝送する場合は、図４に示すように、ＭＯＳＦＥＴ５に寄生ダイオードＤ１が生じる。このとき、送信端子２に入力される信号レベルが増加し、寄生ダイオードＤ１がオンするレベルに達すると、誘起された電流が寄生ダイオードＤ１を介して流れる。このため、送信端子２から入出力端子１に伝送させたい高周波信号がひずみ、信号損失が増大するという問題があった。
【００１０】
また、ＭＯＳＦＥＴのバックゲートを抵抗器を介して接地した従来の他の高周波スイッチ回路で用いるＭＯＳＦＥＴには、図６に示すように、図５に示したＭＯＳＦＥＴのＰｗｅｌｌ領域１９とＰ型基板２０との間に抵抗層２２を設けなければならない。このため、抵抗層２２を設けるための製造プロセスや設備が新たに必要となるばかりでなく、高抵抗を挿入すると同時に高周波的にはキャパシタＣ２やインダクタＬ１が寄生することが予想され、Ｐ型基板２０の組成やＰｗｅｌｌ領域１９、Ｎ+拡散領域１８等の条件出し、最適化が必要となってくる。従って、実施まで多大な費用と時間が必要である。
【００１１】
本発明は、上記の問題を解消するためになされたものであり、その課題は、トランジスタに生じる寄生ダイオードを逆バイアス状態にして、寄生ダイオードを常にオフに保つことで、寄生ダイオードを介して流れる電流による信号損失を抑える高周波スイッチ回路及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は前記課題を解決するために以下の手段を採用した。請求項１の発明は、一端が第１の端子に接続され、他端が高周波信号が入出力される共通端子に接続された第１のトランジスタと、一端が第２の端子に接続され、他端が前記共通端子と前記第１のトランジスタの他端との接続点に接続され且つ前記第１のトランジスタと相補的に動作する第２のトランジスタと、一端が前記接続点に接続され、他端側に流れる高周波信号を制限するための信号制限素子と、前記信号制限素子の他端に接続され、所定の電圧を印加するための電圧印加用端子とを備えたことを特徴とする。
【００１３】
請求項２の発明は、請求項１記載の高周波スイッチ回路において、一端が前記第１の端子に接続され、他端が高周波接地素子を介して接地された第３のトランジスタと、一端が前記第２の端子に接続され、他端が前記高周波接地素子を介して接地された第４のトランジスタと、前記第１の端子と前記共通端子とを接続させるときには前記第１のトランジスタ及び前記第４のトランジスタをオンさせ、前記第２の端子と前記共通端子とを接続させるときには前記第２のトランジスタ及び前記第３のトランジスタをオンさせる制御手段とを備えたことを特徴とする。
【００１４】
請求項３の発明は、請求項２記載の高周波スイッチ回路において、一端が第３の端子に接続され、他端が前記接続点に接続された第５のトランジスタと、一端が第４の端子に接続され、他端が前記接続点に接続された第６のトランジスタと、前記第１の端子、前記第２の端子、前記第３の端子、前記第４の端子の内の１つの端子と前記共通端子との端子間を接続するために前記第１のトランジスタ、前記第２のトランジスタ、前記第５のトランジスタ、前記第６のトランジスタの内の前記端子間に接続されたトランジスタをオンさせる制御手段とを備えたことを特徴とする。
【００１５】
請求項４の発明は、一端が第１の端子に接続された第１のトランジスタと、一端が第２の端子に接続された第２のトランジスタと、一端が第３の端子に接続された第３のトランジスタと、一端が第４の端子に接続された第４のトランジスタと、一端が前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ及び前記第４のトランジスタの各々の他端同士が接続された接続点に接続され、他端側に流れる高周波信号を制限するための信号制限素子と、前記信号制限素子の他端に接続され、所定の電圧を印加するための電圧印加用端子と、前記第１の端子、前記第２の端子、前記第３の端子、前記第４の端子の内の２つ以上の端子間を接続するために前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、前記第４のトランジスタの内の前記端子間に接続されたトランジスタをオンさせる制御手段とを備えたことを特徴とする。
【００１６】
請求項５の半導体装置の発明は、半導体チップの表面に形成される集積回路の一部として、請求項１乃至請求項４のいずれか１項記載の高周波スイッチ回路を備えることを特徴とする。
【発明の効果】
【００１７】
請求項１の発明によれば、電圧印加用端子を信号制限素子を介して第１のトランジスタと第２のトランジスタとの接続点に接続し、電圧印加用端子に所定の電圧を印加したので、トランジスタの寄生ダイオードを常にオフに保ち、寄生ダイオードを介して流れる電流による信号損失を抑えることができる。また、信号制限素子が電圧印加用端子側に流れる高周波信号を制限するので、高周波信号の伝達特性には影響しない。
【００１８】
請求項２の発明によれば、制御手段は、第１の端子と共通端子とを接続させるときには第１のトランジスタ及び第４のトランジスタをオンさせ、第２の端子と共通端子とを接続させるときには第２のトランジスタ及び第３のトランジスタをオンさせるので、オフ側の端子と共通端子との間のアイソレーションを向上させることができる。
【００１９】
請求項３の発明によれば、制御手段は、第１の端子、第２の端子、第３の端子、第４の端子の内の１つの端子と共通端子との端子間を接続するために第１のトランジスタ、第２のトランジスタ、第５のトランジスタ、第６のトランジスタの内の端子間に接続されたトランジスタをオンさせるので、ＳＰ４Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ ４ Ｔｈｒｏｗ）型の高周波スイッチ回路を構成することができる。
【００２０】
請求項４の発明によれば、制御手段は第１の端子、第２の端子、第３の端子、第４の端子の内の２つ以上の端子間を接続するために第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタの内の端子間に接続されたトランジスタをオンさせるので、２Ｐ２Ｔ（２ Ｐｏｌｅ ２ Ｔｈｒｏｗ）型の高周波スイッチ回路を構成することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施例に係る高周波スイッチ回路及び半導体装置を図面を参照しながら詳細に説明する。なお、以下では、背景技術の欄で説明した高周波スイッチ回路の構成部分と同一又は相当部分には、背景技術の欄で使用した符号と同一の符号を用いて説明する。
【実施例１】
【００２２】
図１は本発明の実施例１に係る高周波スイッチ回路を示す図である。図１に示すように、実施例１に係る高周波スイッチ回路は、図４に示した回路のＭＯＳＦＥＴ４のドレインとＭＯＳＦＥＴ５のドレインとの接続点に、本発明の信号制限素子である抵抗Ｒ６を介して、本発明の電圧印加用端子であるバイアス印加用端子１４を接続したものである。その他の構成は、図４に示す従来の高周波スイッチ回路の構成と同一構成であり、同一部分には同一符号を付し、その詳細は省略する。なお、図１に示す寄生ダイオードＤ１は、送信端子２から入出力端子１に高周波信号を伝送するときにＭＯＳＦＥＴ５に生じるものを示している。
【００２３】
図１において、バイアス印加用端子１４には、高周波スイッチ回路に入力される高周波信号電圧のピーク−ピーク値Ｖｐｐの１／２、即ちＶｐｐ／２以上の電圧（以下、バイアスと呼ぶ）を印加する。抵抗Ｒ５及びＲ６は、入力される高周波信号に影響しないように高抵抗（例えば１０ｋΩ）が取り付けられている。バイアス印加用端子１４は抵抗Ｒ６及びＲ５を介してＭＯＳＦＥＴ６及び７のドレインにも接続されている。抵抗Ｒ５の他端に接続されているキャパシタＣ１は高周波信号接地用で直流的には開放であるので、バイアス印加用端子１４に印加させたバイアスは抵抗Ｒ６及びＲ５を介してそのままＭＯＳＦＥＴ６及び７にも印加される。
【００２４】
また、制御電圧印加用端子８に制御電圧ＶＣ１を印加し、制御電圧印加用端子９に制御電圧ＶＣ２を印加しないことで、ＭＯＳＦＥＴ４、７がオンし、ＭＯＳＦＥＴ５、６がオフする。このため、バイアス印加用端子１４に印加されたバイアスは抵抗Ｒ６とＭＯＳＦＥＴ４とを介して送信端子２に現れ、抵抗Ｒ６と抵抗Ｒ５とＭＯＳＦＥＴ７とを介して受信端子３にも現れる。同様に、制御電圧印加用端子９に制御電圧ＶＣ２を印加し、制御電圧印加用端子８に制御電圧ＶＣ１を印加しない場合も、バイアスは送信端子２及び受信端子３にも現れる。従って、全てのＭＯＳＦＥＴのソース、ドレインがバイアスされる。
【００２５】
次に、このように構成された高周波スイッチ回路の動作を説明する。なお、初期状態では、バイアス印加用端子１４にはバイアスが印加されておらず、制御電圧印加用端子８、９にはそれぞれ制御電圧ＶＣ１、ＶＣ１が印加されておらず、ＭＯＳＦＥＴ４〜７はオフ状態である。
【００２６】
送信端子２から入出力端子１に高周波信号を伝送する場合は、まず、制御電圧印加用端子８に制御電圧ＶＣ１を印加することにより、ＭＯＳＦＥＴ４及び７はオンし、ＭＯＳＦＥＴ５及び６はオフのままである。次に、バイアス印加用端子１４にバイアスを印加する。このバイアスによりＭＯＳＦＥＴ５の寄生ダイオードＤ１が逆バイアス状態になり、寄生ダイオードＤ１が常にオフに保たれる。ＭＯＳＦＥＴ４がオンすると、バイアス印加用端子１４に印加されたバイアスはＭＯＳＦＥＴ４を介してＭＯＳＦＥＴ６にもかかるので、ＭＯＳＦＥＴ６の寄生ダイオード（図示しない）も常にオフに保たれる。この状態で送信端子２に高周波信号を入力することで、ＭＯＳＦＥＴ４を介して入出力端子１に出力される。また、ＭＯＳＦＥＴ７がオンすることにより、ＭＯＳＦＥＴ５から漏洩してくる高周波信号の微小成分を、ＭＯＳＦＥＴ７及びキャパシタＣ１を介して接地に流す。このため、入出力端子１とオフ側である受信端子３との間のアイソレーションを向上させることができる。バイアス印加用端子１４は高抵抗である抵抗Ｒ６を介して接続されているので、高周波信号の伝達特性にはほとんど影響しない。
【００２７】
入出力端子１から受信端子１に高周波信号を伝送する場合は、まず、制御電圧印加用端子９に制御電圧ＶＣ２を印加することで、ＭＯＳＦＥＴ５及び６がオンし、ＭＯＳＦＥＴ４及び７はオフのままである。次に、バイアス印加用端子１４にバイアスを印加することで、ＭＯＳＦＥＴ４の寄生ダイオード（図示しない）が常にオフに保たれる。ＭＯＳＦＥＴ５がオンすると、バイアス印加用端子１４に印加されたバイアスはＭＯＳＦＥＴ５を介してＭＯＳＦＥＴ７にもかかるので、ＭＯＳＦＥＴ７の寄生ダイオード（図示しない）も常にオフに保たれる。この状態で入出力端子１に高周波信号を入力することで、ＭＯＳＦＥＴ５を介して受信端子３に出力される。また、ＭＯＳＦＥＴ６がオンすることにより、入出力端子１とオフ側である送信端子２との間のアイソレーションを向上させることができる。
【００２８】
以上説明したように、実施例１に係る高周波スイッチ回路は、バイアス印加用端子１４にバイアスが印加され、このバイアスは全てのＭＯＳＦＥＴにかかっている。このため、オフ状態のＭＯＳＦＥＴに生じる寄生ダイオードが常にオフに保たれ、電流が寄生ダイオードを介して流れることがなく、信号損失を抑えることができる。また、抵抗Ｒ６がバイアス印加用端子側に流れる高周波信号を制限するので、高周波信号の伝達特性には影響しない。
【００２９】
また、制御電圧印加用端子８、９にそれぞれ制御電圧ＶＣ１、ＶＣ２を印加することで、それぞれ送信端子２と入出力端子１、受信端子と３と入出力端子１との間に接続されたＭＯＳＦＥＴをオンさせるとともに、オフ側の端子と接地極との間に接続されたＭＯＳＦＥＴをオンさせるので、入出力端子１とオフ側の端子との間のアイソレーションを向上させることができる。
【００３０】
また、バイアス印加用端子１４は、半導体内層ではなく表面の電極に接続するので、既存のＭＯＳＦＥＴの構造・製造プロセスを何ら変えることなく実施でき、図６に示した従来の高周波スイッチ回路のような困難さを伴なうことはない。
【００３１】
なお、上述の説明では、実施例１に係る高周波スイッチ回路は図１の１〜３の符号で示した各端子を入出力端子１、送信端子２、受信端子３として、送信端子３から入出力端子１に信号を伝送し、入出力端子１から受信端子に信号を伝送するものとしたが、１入力２出力または２入力１出力の信号（例えばＤＣから２．３ＧＨｚ程度）切換スイッチとして利用することができる。
【００３２】
また、実施例１に係る高周波スイッチ回路はＭＯＳＦＥＴを用いて構成したが、ＭＯＳＦＥＴに限定されるものではなく、バイポーラトランジスタや接合型電界効果トランジスタ等の他のトランジスタを用いて構成しても良い。
【００３３】
また、バイアス印加用端子１４は、抵抗Ｒ６を介してＭＯＳＦＥＴ４のドレインとＭＯＳＦＥＴ５のドレインとの接続点に接続するものとしたが、コイル等のインダクタ素子を介して接続しても良い。
【００３４】
また、図１のＭＯＳＦＥＴ４〜７のドレインとソースとを逆に接続することができるのは勿論である。
【実施例２】
【００３５】
図２は、本発明の実施例２に係る高周波スイッチ回路を示す図である。図２に示すように、実施例２の高周波スイッチ回路は、図１に示した実施例１の高周波スイッチ回路を２つ構成し、各々の入出力端子１との接続点同士で接続し、入出力端子１を共通化したＳＰ４Ｔ型高周波スイッチ回路である。この高周波スイッチ回路は入出力端子１、端子３１、３２、３３、３４を有し、入出力端子１に入力された信号を４つの端子３１〜３４に切り換え出力するためのものである。また、バイアス印加用端子１４に印加されるバイアスは、実施例１と同様の理由で、全てのＭＯＳＦＥＴのソース、ドレインに印加される。以下の説明では、図１に示す実施例１の高周波スイッチ回路の構成と同一部分には同一符号を付し、新たに追加した実施例１の構成との相当部分には実施例１の符号にａを追加した符号を付し、その詳細は省略する。
【００３６】
次に、このように構成された高周波スイッチ回路の動作を説明する。なお、初期状態では、バイアス印加用端子１４にはバイアスが印加されておらず、制御電圧印加用端子８、９、８ａ、９ａにはそれぞれ制御電圧ＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４が印加されておらず、全てのＭＯＳＦＥＴはオフ状態である。
【００３７】
入出力端子１から端子３３に伝送する場合は、まず、制御電圧印加用端子８に制御電圧ＶＣ１を印加することにより、ＭＯＳＦＥＴ４及び７がオンする。次に、バイアス印加用端子１４にバイアスを印加する。このバイアスによりＭＯＳＦＥＴ４ａ、５及び５ａの寄生ダイオード（図示しない）が逆バイアス状態になり、寄生ダイオードが常にオフに保たれる。この状態で入出力端子１に高周波信号を入力することで、高周波信号はＭＯＳＦＥＴ４を介して端子３３に出力される。ＭＯＳＦＥＴ７がオンすることにより、入出力端子１と端子３４との間のアイソレーションを向上させることができる。
【００３８】
同様に制御電圧印加用端子９、８ａ、９ａにそれぞれ制御電圧ＶＣ２、ＶＣ３、ＶＣ４を印加することで、それぞれ入出力端子１と端子３４、入出力端子１と端子３１、入出力端子１と端子３２との間のＭＯＳＦＥＴがオンし、この状態で入出力端子１に高周波信号を入力することでそれぞれの端子に高周波信号を出力することができる。上述したそれぞれの場合において、バイアス印加用端子１４に印加されるバイアスは、オフ状態にあるＭＯＳＦＥＴにかかり、これらＭＯＳＦＥＴの寄生ダイオードは常にオフに保たれる。
【００３９】
以上説明したように、実施例２に係る高周波スイッチ回路は、実施例１に係る高周波スイッチ回路の効果と同様の効果が得られる。さらに、ＳＰ４Ｔ型の高周波スイッチ回路を構成することができる。
【００４０】
なお、上述の説明では、実施例２に係る高周波スイッチ回路は入出力端子１に入力された高周波信号を、端子３１〜３４に切り換え出力するものとしたが、端子３１〜３４に入力された高周波信号を入出力端子１に出力するものとしても良い。
【００４１】
また、実施例１と同様にＭＯＳＦＥＴの代わりにバイポーラトランジスタや接合型電界効果トランジスタ等の他の半導体スイッチを用い、抵抗Ｒ６の代わりにコイル等のインダクタ素子を介して接続しても良い。
【実施例３】
【００４２】
図３は、本発明の実施例３に係る高周波スイッチ回路を示す図である。図３に示すように、実施例３の高周波スイッチ回路は、図２に示した実施例２の高周波スイッチ回路から入出力端子１、ＭＯＳＦＥＴ６、６ａ、７、７ａ、抵抗Ｒ２、Ｒ２ａ、Ｒ４、Ｒ４ａ、Ｒ５、Ｒ５ａ、キャパシタＣ１、Ｃ１ａを取り除いた２Ｐ２Ｔ型高周波スイッチ回路である。この高周波スイッチ回路は入出力端子４１、４２、送信端子４３、受信端子４４を有し、これら端子間の接続切換を行うためのものである。以下の説明では、図２に示す実施例２の高周波スイッチ回路の構成と同一部分には同一符号を付し、その詳細は省略する。
【００４３】
次に、このように構成された高周波スイッチ回路の動作を説明する。なお、初期状態では、バイアス印加用端子１４にはバイアスが印加されておらず、制御電圧印加用端子８、９、８ａ、９ａにはそれぞれ制御電圧ＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４が印加されておらず、全てのＭＯＳＦＥＴはオフ状態である。
【００４４】
入出力端子４１から受信端子４４に伝送する場合は、まず、制御電圧印加用端子９、８ａにそれぞれ制御電圧ＶＣ２、ＶＣ３を印加することにより、ＭＯＳＦＥＴ５、４ａがオンする。次に、バイアス印加用端子１４にバイアスを印加する。このバイアスによりＭＯＳＦＥＴ４及び５ａの寄生ダイオード（図示しない）が逆バイアス状態になり、寄生ダイオードが常にオフに保たれる。この状態で入出力端子４１に高周波信号を入力することで、高周波信号はＭＯＳＦＥＴ４ａ及びＭＯＳＦＥＴ５を介して受信端子４４に出力される。
【００４５】
同様に入出力端子４２から受信端子４４に伝送する場合は、制御電圧印加用端子８、９に制御電圧ＶＣ１、ＶＣ２を印加することで、ＭＯＳＦＥＴ４、５がオンし、この状態で入出力端子４２に高周波信号を入力する。送信端子４３から入出力端子４２に伝送する場合は、制御電圧印加用端子８、９ａに制御電圧ＶＣ１、ＶＣ４を印加することで、ＭＯＳＦＥＴ４、５ａがオンし、この状態で送信端子４３に高周波信号を入力する。送信端子４３から入出力端子４１に伝送する場合は、制御電圧印加用端子８ａ、９ａに制御電圧ＶＣ３、ＶＣ４を印加することで、ＭＯＳＦＥＴ４ａ、５ａがオンし、この状態で送信端子４３に高周波信号を入力する。上述したそれぞれの場合において、バイアス印加用端子１４に印加されるバイアスは、オフ状態にあるＭＯＳＦＥＴにかかり、これらＭＯＳＦＥＴの寄生ダイオードは常にオフに保たれる。
【００４６】
以上説明したように、実施例３に係る高周波スイッチ回路は、実施例１に係る高周波スイッチ回路の効果と同様の効果が得られる。さらに、２Ｐ２Ｔ型の高周波スイッチ回路を構成することができる。
【００４７】
なお、実施例３に係る高周波スイッチ回路は制御電圧印加用端子８、９、８ａに制御電圧ＶＣ１、ＶＣ２、ＶＣ３を印加して、この状態で入出力端子４１と４２の両方に高周波信号を入力して、受信端子４４に出力することもできる。同様に制御電圧印加用端子８、８ａ、９ａに制御電圧ＶＣ１、ＶＣ３、ＶＣ４を印加して、この状態で送信端子４３に高周波信号を入力して、入出力端子４１と４２の両方に出力することもできる。
【００４８】
また、実施例１と同様にＭＯＳＦＥＴの代わりにバイポーラトランジスタや接合型電界効果トランジスタ等の他の半導体スイッチを用い、抵抗Ｒ６の代わりにコイル等のインダクタ素子を介して接続しても良い。
【００４９】
また、半導体装置の半導体チップの表面に形成される集積回路の一部として、実施例１乃至実施例３のいずれかの高周波スイッチ回路を用いても良い。
【産業上の利用可能性】
【００５０】
本発明は、高周波信号を切り換え出力するためのスイッチとして利用できる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施例１に係る高周波スイッチ回路の回路図である。
【図２】本発明の実施例２に係る高周波スイッチ回路の回路図である。
【図３】本発明の実施例３に係る高周波スイッチ回路の回路図である。
【図４】従来の高周波スイッチ回路の回路図である。
【図５】一般的なＭＯＳＦＥＴのデバイス構造を示す図である。
【図６】従来の他の高周波スイッチ回路で用いられるＭＯＳＦＥＴのデバイス構造を示す図である。
【符号の説明】
【００５２】
１、４１、４２…入出力端子、２、４３…送信端子、３、４４…受信端子、４〜７、４ａ〜７ａ…ＭＯＳＦＥＴ、８、８ａ、９、９ａ…制御電圧印加用端子、１４…バイアス印加用端子、１５…ゲート電極、１６…ドレイン電極、１７…ソース電極、１８…Ｎ＋拡散領域、１９…Ｐｗｅｌｌ領域、２０…Ｐ型基板、２１…バックゲート、２２…抵抗層、３１〜３４…端子、Ｃ１、Ｃ２…キャパシタ、Ｄ１…寄生ダイオード、Ｌ１…インダクタ、Ｒ１〜Ｒ６、Ｒ１ａ〜Ｒ５ａ…抵抗。
【図１】
2006094206.tif 000003
【図２】
2006094206.tif 000004
【図３】
2006094206.tif 000005
【図４】
2006094206.tif 000006
【図５】
2006094206.tif 000007
【図６】
2006094206.tif 000008