(57)【要約】【課題】ステレオサウンドが作り出した３次元空間を一定に保持したまま、その空間内で別音源を移動させる。【解決手段】各音像定位位置に対して測定された頭部伝達関数を模擬する音像定位フィルタを用いて構成されるモノラル３Ｄ移動処理回路９ａ〜９ｄと、ステレオ３Ｄサラウンド処理機能とモノラル３Ｄ移動処理機能の機能の切り替えが可能なステレオ３Ｄサラウンド処理／モノラル３Ｄ移動処理回路８と、フィルタ係数記憶と入力音源の遅延機能を担うＲＡＭ６ａ〜６ｔと、単一の記憶素子だけで音像定位フィルタの演算を可能にするコントローラ７と、フィルタ演算中にホストから送信される次の定位位置を示す係数を記憶するＤＰＲＡＭ５ａ，５ｂと、フィルタ演算後にＤＰＲＡＭ５ａ，５ｂ中のデータをＲＡＭ６ａ〜６ｔにロードするＦＩＦＯコントローラ４とを具備する。【選択図】  図１
2006033551.tif 000002
【特許請求の範囲】
【請求項１】
ステレオ音源入力と複数のモノラル移動音源入力を入力信号とし、２チャンネルの最終出力を生成する音像定位制御装置であって、
各音像定位位置に対して測定された頭部伝達関数を模擬する音像定位フィルタを用いて構成されたステレオ３Ｄサラウンド処理回路と、
前記音像定位フィルタを用いて構成された複数のモノラル３Ｄ移動処理回路と、
前記音像定位フィルタの係数を記憶する係数記憶手段と、
前記係数記憶手段に記憶されている係数を変更することにより前記音像定位フィルタの特性を操作し、前記ステレオ３Ｄサラウンド処理回路および複数の前記モノラル３Ｄ移動処理回路による音響効果を制御する係数制御手段と、
前記ステレオ３Ｄサラウンド処理回路および複数の前記モノラル３Ｄ移動処理回路の出力音量を制御する音量制御手段と、
前記ステレオ３Ｄサラウンド処理回路および複数の前記モノラル３Ｄ移動処理回路の出力を加算し、前記２チャンネルの最終出力を生成する加算手段とを具備していることを特徴とする音像定位制御装置。
【請求項２】
請求項１記載の音像定位制御装置であって、
前記係数記憶手段は、フィルタ演算の実施対象となる定位位置係数を記憶する第１の係数記憶手段と、フィルタ演算実施中にホストから送信される次の定位位置係数を記憶する第２の係数記憶手段とを含み、
フィルタ演算実施後に前記第２の係数記憶手段中の係数データを入力信号のサンプリング期間中にサンプリングクロックとは別の高速クロックで前記第１の係数記憶手段にロードする係数制御手段とを備えることを特徴とする音像定位制御装置。
【請求項３】
請求項１または請求項２記載の音像定位制御装置であって、
前記ステレオ３Ｄサラウンド処理回路または前記モノラル３Ｄ移動処理回路は、セレクタの切り替えにより、ステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理を切り替えることを特徴とする音像定位制御装置。
【請求項４】
請求項１ないし３のいずれか１項記載の音像定位制御装置であって、
前記モノラル３Ｄ移動処理回路は、作り出した２点の仮想音像の音量バランスを制御することにより、２点の仮想音像間を結ぶ直線上に位置する任意の仮想音像を表現することを特徴とする音像定位制御装置。
【請求項５】
請求項１ないし３のいずれか１項記載の音像定位制御装置であって、
前記ステレオ３Ｄサラウンド処理回路は、最終出力の先に配置するステレオスピーカの周波数特性が左右同特性である場合に、メイン成分の係数同士およびクロス成分の係数同士を共有する係数記憶用の記憶素子を有することを特徴とする音像定位制御装置。
【請求項６】
請求項１ないし５のいずれか１項記載の音像定位制御装置であって、
前記モノラル３Ｄ移動処理回路は、通常クロックの倍速クロックで実施したフィルタ演算出力信号を一時記憶するレジスタと、前記レジスタに記憶した出力信号と前記倍速クロックで実施した次のフィルタ演算出力信号とを加算する加算器とを備えることを特徴とする音像定位制御装置。
【請求項７】
請求項１ないし６のいずれか１項記載の音像定位制御装置であって、
前記第１の係数制御手段は、フィルタ演算用の入力信号遅延手段とフィルタ係数記憶手段の２つの機能を単一のＲＡＭを使用して実現するＲＡＭアドレス生成手段を含むことを特徴とする音像定位制御装置。
【請求項８】
請求項７記載の音像定位制御装置であって、
前記ステレオ３Ｄサラウンド処理回路または前記モノラル３Ｄ移動処理回路に内蔵される前記音像定位フィルタは、畳み込み演算に要する回路資源を各タップで共有することを特徴とする音像定位制御装置。
【請求項９】
請求項７または８記載の音像定位制御装置であって、
前記ステレオ３Ｄサラウンド処理回路または前記モノラル３Ｄ移動処理回路に内蔵される前記音像定位フィルタは、畳み込み演算時にパイプライン処理を行うことを特徴とする音像定位制御装置。
【請求項１０】
請求項１ないし９のいずれか１項記載の音像定位制御装置であって、
インパルス発生回路を有することを特徴とする音像定位制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理によって実際のスピーカ位置とは異なる所望の任意の位置に音像を定位させる音像定位制御装置に関する。
【背景技術】
【０００２】
デジタル信号処理による音像定位制御技術の基本は、音源の各定位位置に対して測定された頭部伝達関数を模擬する音像定位フィルタ係数と、音源波形信号とのデジタルフィルタによる畳み込み演算である。この技術をサラウンド処理に応用した例として、ステレオ３Ｄサラウンド処理技術がある。
【０００３】
ステレオ３Ｄサラウンド処理技術は、ステレオのＬチャネル入力とＲチャネル入力のそれぞれに、メイン成分の音像定位フィルタとクロス成分の音像定位フィルタを設け、それぞれの音像定位フィルタの出力をＬチャネルの成分同士とＲチャネルの成分同士で足し合わせて出力信号を生成するというものである。
【０００４】
具体的には、図９に示すように、２チャンネル・ステレオ・プレーヤー９１から出力されるＬチャネル信号を、音源位置から人間の左耳に到達するまでのその空間音響特性（頭部伝達関数やインパルス応答とも言う）を表す係数を備えた音像定位フィルタＦＩＲLL９４ａにて演算し、同じくＬチャネル信号を、音源位置から人間の右耳に到達するまでの空間音響特性を表す係数を備えた音像定位フィルタＦＩＲLR９４ｃにて演算する。
【０００５】
それと同時に、２チャンネル・ステレオ・プレーヤー９１から出力されるＲチャネル信号を、音源位置から人間の左耳に到達するまでの空間音響特性を表す音像定位フィルタＦＩＲRL９４ｂにて演算し、同じくＲチャネル信号を、音源位置から人間の右耳に到達するまでの空間音響特性を表す音像定位フィルタＦＩＲRR９４ｄにて処理する。そして、左耳に到達する成分同士、右耳に到達する成分同士を加算し出力するというものである。この回路に、実際のステレオ音源位置よりも間隔の広いフィルタ係数を使用することでサラウンドが実現できる。
【０００６】
ステレオ３Ｄサラウンド処理技術をさらに応用した技術として音源移動処理技術がある。この技術は、ステレオ３Ｄサラウンド処理回路の各音像定位フィルタに使用するフィルタ係数を変更し、音源の定位位置をリアルタイムに制御するというものである。これらに関してはいくつかの前例がある（例えば、特許文献１参照）。
【特許文献１】特開２０００−２３２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来、ステレオ入力にのみ対応した音像定位制御では、ステレオサウンドが作り出す３次元空間を拡大／縮小／変形するか、もしくはステレオ入力の片方のチャンネル、つまりモノラル音源を３次元空間内で移動させるといういずれかの制御しか行うことができず、ステレオサウンドが作り出した３次元空間を一定に維持したまま、その空間内で別音源を移動させるということが不可能であった。
【０００８】
また、従来、係数の変更による音響効果の制御の実施においては、係数記憶手段に格納されている係数をサンプリング周期毎に１ワードずつ逐次更新していたため、更新中、音響信号の時間波形が不連続となり、ノイズとなって表れるため、音像定位フィルタ全タップの係数の更新が終了するまでの間、フィルタ動作が安定するのを待つ必要があった。
【０００９】
そのため、従来、係数の変更による音響効果の制御の実現には、係数記憶手段と音像定位フィルタを２セット備え、一方のセットでフィルタ演算を実施している間、他方の係数記憶手段では記憶されている係数をサンプリング周期毎に１ワードずつ更新し、フィルタ動作が安定したところで入力信号の通過するパスを切り替えるという方法をとっていた。
【００１０】
また、従来、音像定位制御装置で、ステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理の両機能を実現するには、それぞれの機能を持った回路を各々搭載する必要があった。
【００１１】
また、従来、音源を定位させるには、各音像定位位置に対して測定された頭部伝達関数を模擬する音像定位フィルタ係数を、定位させたいポイント分全て音像定位制御装置内部のＲＯＭまたはホストコントローラのＲＡＭに記憶する必要があり、大規模な記憶素子を必要とした。また、記憶素子を小さくした場合には、定位させることが可能なポイントが少なくなるという事情があった。
【００１２】
さらに、従来、ステレオ３Ｄサラウンド処理回路では、ステレオスピーカの左右の周波数特性がほとんど同特性であるという特性を利用していなかったために、メイン成分の係数記憶素子とクロス成分の係数記憶素子を左右で別々に搭載し、効率的な記憶素子の利用ができていないという事情があった。
【００１３】
また、従来、単一の音像定位フィルタでは、１サンプル周期内に定位させることのできる音源数は１音源であったため、１音源をサンプル周期内に２箇所に定位させるには２つの音像定位制御装置を必要としていた。また、従来、単一の音像定位フィルタには、フィルタ係数の記憶のための記憶素子と、入力信号を遅延させるための記憶素子との２つの記憶素子を必要としていた。
【００１４】
また、従来、単一の音像定位フィルタ内には、フィルタ係数と遅延させた入力信号との乗算を実施する乗算器をそれぞれのタップで所有していたため、多数の乗算器を内蔵する必要があった。また、それらの乗算結果を加算する加算器もフィルタのタップ数分の入力に対応した加算器が必要であった。
【００１５】
さらに、従来、音像定位制御装置内の音像定位フィルタのデバッグには、外部からの入力信号として単位インパルスを入力し、出力端でインパルス応答を確認する必要があった。
【００１６】
本発明は、上記従来の事情に鑑みてなされたものであって、ステレオサウンドが作り出した３次元空間を一定に保持したまま、その空間内で別音源を移動させることができる音像定位制御装置を提供することを目的としている。
【００１７】
また、本発明は、ステレオ３Ｄサラウンド処理回路およびモノラル３Ｄ移動処理回路内の係数記憶用に要する記憶素子の回路規模を削減することが可能な音像定位制御装置を提供することを目的としている。
【課題を解決するための手段】
【００１８】
本発明の音像定位制御装置は、ステレオ音源入力と複数のモノラル移動音源入力を入力信号とし、２チャンネルの最終出力を生成する音像定位制御装置であって、各音像定位位置に対して測定された頭部伝達関数を模擬する音像定位フィルタを用いて構成されたステレオ３Ｄサラウンド処理回路と、前記音像定位フィルタを用いて構成された複数のモノラル３Ｄ移動処理回路と、前記音像定位フィルタの係数を記憶する係数記憶手段と、前記係数記憶手段に記憶されている係数を変更することにより前記音像定位フィルタの特性を操作し、前記ステレオ３Ｄサラウンド処理回路および複数の前記モノラル３Ｄ移動処理回路による音響効果を制御する第１の係数制御手段と、前記ステレオ３Ｄサラウンド処理回路および複数の前記モノラル３Ｄ移動処理回路の出力音量を制御する音量制御手段と、前記ステレオ３Ｄサラウンド処理回路および複数の前記モノラル３Ｄ移動処理回路の出力を加算し、前記２チャンネルの最終出力を生成する加算手段とを具備していることを特徴とする。
【００１９】
本発明の音像定位制御装置によれば、従来のようなステレオ入力のみに対する任意の音像定位制御では、ステレオサウンドが作り出す３次元空間の拡大／縮小／変形か、もしくは単一音源の３次元空間内における移動のいずれかの制御しかできなかったのに対し、ステレオ入力と移動音源入力の両方の入力に処理系を設けたことで、ステレオ入力を３次元空間の生成に特化させることができ、また本来音像定位技術を駆使すべきであった移動音源入力を、ステレオ入力の作り出した３次元空間を維持したまま自在に制御することが可能となる。
【００２０】
また、本発明の音像定位制御装置において、前記係数記憶手段は、フィルタ演算の実施対象となる定位位置係数を記憶する第１の係数記憶手段と、フィルタ演算実施中にホストから送信される次の定位位置係数を記憶する第２の係数記憶手段とを含み、フィルタ演算実施後に前記第２の係数記憶手段中の係数データを前記第１の係数記憶手段にロードする第２の係数制御手段とを備え、入力信号のサンプリング期間中にサンプリングクロックとは別の高速クロックで係数の更新を行うことを特徴とする。
【００２１】
本発明の音像定位制御装置によれば、従来、係数の変更による音響効果の制御方法として、係数記憶手段と音像定位フィルタを２セット備え、一方のセットでフィルタ演算を実施している間、他方の係数記憶手段では記憶されている係数をサンプリング周期毎に１ワード単位で順次更新し、フィルタ動作が安定したところで入力信号の通過するパスを切り替えるという方法をとっていたのに対し、入力信号の１サンプリング周期内に別系統の高速クロックでフィルタ演算と次の係数の更新を実施することにより、係数の切り替えのために音像定位フィルタと係数記憶手段の余分な１セットを持つ必要が無くなる。
【００２２】
また、それと同時に、フィルタ演算の安定待ちの必要も無くなるため、係数の更新中に、周波数特性が不連続になることにより発生するノイズの心配がなくなり、さらに、１サンプル期間内での高速な係数の切り替えが可能となることにより、現在の定位位置の近傍を表現する係数を細かくロードすることによる高精度で滑らかな音像定位が表現可能となる。
【００２３】
また、本発明の音像定位制御装置において、前記ステレオ３Ｄサラウンド処理回路または前記モノラル３Ｄ移動処理回路は、セレクタの切り替えにより、ステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理を切り替えることを特徴とする。
【００２４】
本発明の音像定位制御装置によれば、従来、ステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理の両機能を搭載するには、それぞれの機能を持った回路を各々搭載する必要があったのに対し、単一の回路でステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理の両機能が実現可能となるので、アプリケーションに応じて機能を使い分けることができ、単一音源の３Ｄ処理に要する回路規模を半減させることが可能となる。
【００２５】
また、本発明の音像定位制御装置において、前記モノラル３Ｄ移動処理回路は、作り出した２点の仮想音像の音量バランスを制御することにより、２点の仮想音像間を結ぶ直線上に位置する任意の仮想音像を表現することを特徴とする。
【００２６】
本発明の音像定位制御装置によれば、従来、音源を定位させようとするポイントの係数を、全て音像定位制御装置内部のＲＯＭまたはホストコントローラのＲＡＭに記憶していたのに対し、代表的な定位位置を示す係数のみをサンプルポイントとしていくつか記憶するだけで、サンプルポイント間の定位を表現することが可能になるため、係数ＲＯＭまたはＲＡＭサイズの縮小が可能となり、回路規模を削減できる。
【００２７】
また、本発明の音像定位制御装置において、前記ステレオ３Ｄサラウンド処理回路は、最終出力の先に配置するステレオスピーカの周波数特性が左右同特性である場合に、メイン成分の係数同士およびクロス成分の係数同士を共有する係数記憶用の記憶素子を有することを特徴とする。
【００２８】
本発明の音像定位制御装置によれば、従来、メイン成分の係数記憶素子とクロス成分の係数記憶素子を左右で別々に搭載していたのに対し、メイン成分の係数記憶素子とクロス成分の係数記憶素子を左右で共有できるため、ステレオ３Ｄサラウンド処理回路内の係数記憶用に要する記憶素子の回路規模を半減させることが可能となる。
【００２９】
また、本発明の音像定位制御装置において、前記モノラル３Ｄ移動処理回路は、出力信号を一時記憶するレジスタと、前記レジスタに記憶した出力信号と次の出力信号を加算する加算器とを備え、フィルタ演算用クロックに通常の倍速のクロックを入力し、単一のフィルタにおいて１サンプル期間内に異なる２音像を生成することを特徴とする。
【００３０】
本発明の音像定位制御装置によれば、従来、１音源を１サンプル周期毎に定位させるには、１つの音像定位制御装置を要していたため、１音源をサンプル周期内に２箇所に定位させるには２つの音像定位制御装置を必要としたが、１つの音像定位制御装置に若干の回路を増設することで、１音源を１サンプル周期内に２箇所に定位させることが可能となるため、音像定位制御装置全体の回路規模を削減することが可能となる。さらにクロックの速度を上げ、従来のｎ（ｎは整数）倍速のクロックを使用すると、１音源を１サンプル周期内にｎ箇所に定位させることも可能となる。
【００３１】
また、本発明の音像定位制御装置において、前記第１の係数制御手段は、フィルタ演算用の入力信号遅延手段とフィルタ係数記憶手段の２つの機能を単一のＲＡＭを使用して実現するＲＡＭアドレス生成手段を含むことを特徴とする。
【００３２】
本発明の音像定位制御装置によれば、従来、単一の音像定位フィルタには、係数記憶のための記憶素子と、入力信号を遅延させるための記憶素子との２つの記憶素子を必要とするのに対し、両機能を１つの記憶素子で実現するため、記憶素子２個による構成よりも回路規模を削減することが可能である。このＲＡＭアドレス生成回路は、音源数の増加に対しても回路変更なしで即対応可能であり、音像定位フィルタのタップ数の増減にも容易な回路変更で対応可能である。
【００３３】
また、本発明の音像定位制御装置において、前記ステレオ３Ｄサラウンド処理回路または前記モノラル３Ｄ移動処理回路に内蔵される前記音像定位フィルタは、畳み込み演算に要する回路資源を各タップで共有することを特徴とする。
【００３４】
本発明の音像定位制御装置によれば、従来、音像定位フィルタ内において、フィルタ係数と遅延させた入力信号との乗算を実施する乗算器をそれぞれのタップで所有していたのに対し、１つの乗算器を全タップで共有することで、音像定位フィルタに要する回路規模を削減することが可能となる。
【００３５】
また、本発明の音像定位制御装置において、前記ステレオ３Ｄサラウンド処理回路または前記モノラル３Ｄ移動処理回路に内蔵される前記音像定位フィルタは、畳み込み演算時にパイプライン処理を行うことを特徴とする。
【００３６】
本発明の音像定位制御装置によれば、畳み込み演算時にパイプライン処理を行うので、音像定位フィルタの畳み込み演算に要する処理時間を短縮可能である。
【００３７】
また、本発明の音像定位制御装置は、インパルス発生回路を有することを特徴とする。
【００３８】
本発明の音像定位制御装置によれば、従来、音像定位制御装置内の音像定位フィルタのデバッグには、外部からの入力信号として単位インパルスを入力し、出力端でインパルス応答を確認するという方法をとっていたのに対し、音像定位制御装置内部で単位インパルスを発生することにより、外部から単位インパルスを入力する必要が無く、デバッグに便利である。
【発明の効果】
【００３９】
本発明の音像定位制御装置によれば、ステレオ入力と移動音源入力の両方の入力に処理系を設けたことで、ステレオ入力を３次元空間の生成に特化させることができ、また移動音源入力をステレオ入力の作り出した３次元空間を維持したまま自在に制御することが可能となり、今後想定される複雑なアプリケーションにも容易に対応可能である。
【００４０】
また、本発明の音像定位制御装置によれば、入力信号の１サンプリング周期内に別系統の高速クロックでフィルタ演算と次の係数の更新を実施することにより、係数の切り替えのために音像定位フィルタと係数記憶手段の余分な１セットを持つ必要が無くなる。
【００４１】
また、それと同時に、フィルタ演算の安定待ちの必要も無くなるため、係数の更新中に、周波数特性が不連続になることにより発生するノイズの心配がなくなり、さらに、１サンプル期間内での高速な係数の切り替えが可能となることにより、現在の定位位置の近傍を表現する係数を細かくロードすることによる高精度で滑らかな音像定位が表現可能となる。
【００４２】
また、本発明の音像定位制御装置によれば、単一の回路でステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理の両機能が実現可能となるので、アプリケーションに応じて機能を使い分けることができ、単一音源の３Ｄ処理に要する回路規模を半減させることが可能となる。
【００４３】
さらに、本発明の音像定位制御装置によれば、代表的な定位位置を示す係数のみをサンプルポイントとしていくつか記憶するだけで、サンプルポイント間の定位を表現することが可能になるため、係数ＲＯＭまたはＲＡＭサイズの縮小が可能となり、回路規模を削減することができる。
【００４４】
また、本発明の音像定位制御装置によれば、メイン成分の係数記憶素子とクロス成分の係数記憶素子を左右で共有できるため、ステレオ３Ｄサラウンド処理回路内の係数記憶用に要する記憶素子の回路規模を半減させることが可能となる。
【００４５】
また、本発明の音像定位制御装置によれば、１つの音像定位制御装置に若干の回路を増設することで、１音源を１サンプル周期内に２箇所に定位させることが可能となるため、音像定位制御装置全体の回路規模を削減することが可能となる。さらにクロックの速度を上げ、従来のｎ（ｎは整数）倍速のクロックを使用すると、１音源を１サンプル周期内にｎ箇所に定位させることも可能となる。
【００４６】
また、本発明の音像定位制御装置によれば、係数記憶と入力信号の遅延を１つの記憶素子で実現するため、記憶素子２個による構成よりも回路規模を削減することが可能である。このＲＡＭアドレス生成回路は、音源数の増加に対しても回路変更なしで即対応可能であり、音像定位フィルタのタップ数の増減にも容易な回路変更で対応可能である。
【００４７】
また、本発明の音像定位制御装置によれば、音像定位フィルタ内において、フィルタ係数と遅延させた入力信号との乗算を実施する乗算器を全タップで共有することにより、音像定位フィルタに要する回路規模を削減することが可能となる。
【００４８】
また、本発明の音像定位制御装置によれば、音像定位フィルタの畳み込み演算に要する処理時間を短縮可能である。また、音像定位制御装置内部で単位インパルスを発生することにより、外部から単位インパルスを入力する必要が無く、デバッグに便利である。
【発明を実施するための最良の形態】
【００４９】
図１は、本発明の第１の実施形態を説明するための音像定位制御装置１００の概略構成を示すブロック図である。本実施形態の音像定位制御装置１００は、各音像定位位置に対して測定された頭部伝達関数を模擬する音像定位フィルタを用いて構成されるモノラル３Ｄ移動処理回路９ａ〜９ｄと、ステレオ３Ｄサラウンド処理機能とモノラル３Ｄ移動処理機能の機能の切り替えが可能なステレオ３Ｄサラウンド処理／モノラル３Ｄ移動処理回路８と、フィルタ係数記憶と入力音源の遅延機能を担うＲＡＭ（第１の係数記憶手段）６ａ〜６ｔと、単一の記憶素子だけで音像定位フィルタの演算を可能にし且つ最小の資源で高速にフィルタ演算を実施するコントローラ（第１の係数制御手段）７と、フィルタ演算中にホストから送信される次の定位位置を示す係数を記憶するＤＰＲＡＭ（Dual Port Random Access Memory（第２の係数記憶手段、ＦＩＦＯ）５ａ，５ｂと、フィルタ演算後にＤＰＲＡＭ５ａ，５ｂ中のデータをＲＡＭ６ａ〜６ｔにロードするＦＩＦＯコントローラ（第２の係数制御手段）４と、複数の音源の音量バランスを制御するゲイン調整回路１０ａ〜１０ｊと、複数音源の出力を加算し２チャンネルの最終スピーカ出力を生成する加算器１１ａ，１１ｂとを具備する。
【００５０】
次に、本実施形態の音像定位制御装置１００を利用したアプリケーションの一例として、ゲームに応用した場合の例を示す。音像定位制御装置１００の外部ステレオ音源入力（Ｌ−ｃｈ，Ｒ−ｃｈ）からゲーム中に流れるＢＧＭを入力し、ステレオ３Ｄサラウンド処理回路８にて広がりのあるＢＧＭを生成する。または、ステレオ入力の残響音を利用して、部屋や宇宙空間といった特定の３次元空間を生成する。ゲーム等のアプリケーションでは、基本的にこれらのＢＧＭや３次元空間は一定に保つ場合が多いため、係数の更新は頻繁には必要とはしない。ゲーム中、場面が変わった場合等に、ステレオ３Ｄサラウンド処理回路８の係数を切り替え、次の場面の空間を生成するという制御を行う。
【００５１】
ステレオ３Ｄサラウンド処理回路８による空間生成と同時に、音像定位制御装置１００の外部モノラル移動音源入力（ｃｈ−１、ｃｈ−２，ｃｈ−３，ｃｈ−４）から、空間内を移動するゲームのキャラクターやその他の物体を表す音源を入力する。
【００５２】
ゲームコントローラでキャラクターを操作すると、コントローラからホストに向けて制御信号が送信される。ホストではこの制御信号を解析し、ホストに記憶している係数ＲＯＭからキャラクターの次の移動先を示すフィルタ係数を読み出し、ホストインターフェース１を介して音像定位制御装置１００に入力する。入力されたにフィルタ係数は、該当するモノラル移動音源が入力されるモノラル３Ｄ移動処理回路９ａ〜９ｄに入力され、該当するモノラル移動音源は新しい係数が表現する位置に定位する。ゲームコントローラによる制御対象外の物体は、コンピュータ制御により、次の移動先を示すフィルタ係数が自動で更新され、あらかじめゲームに組み込まれた動きの移動を実現する。
【００５３】
ＢＧＭやキャラクターや他の物体のボリューム調整は、ゲイン調整回路１０ａ〜１０ｊで行う。ゲーム中、画面に近い音を大きくしたり、画面の奥にある音を小さい音にしたりすることで、よりリアルな表現を行う。これらの音は、加算器１１ａ，１１ｂにて足し合わされ、２チャンネルのステレオ信号（Ｌ−ｃｈ出力、Ｒ−ｃｈ出力）となり、最終的にステレオスピーカにて擬似３次元出力される。
【００５４】
以上のような制御により、本実施形態の音像定位制御装置１００は、パソコンや携帯電話、携帯情報端末等の、狭間隔のスピーカを搭載した機器では不可能であった複雑なゲームアプリケーションにおいても適用可能となる。
【００５５】
本実施形態の音像定位制御装置１００によれば、従来のようなステレオ入力のみに対する任意の音像定位制御では、ステレオサウンドが作り出す３次元空間の拡大／縮小／変形か、もしくは単一音源の３次元空間内における移動のいずれかの制御しかできなかったのに対し、ステレオ入力と移動音源入力の両方の入力に処理系を設けたことで、ステレオ入力を３次元空間の生成に特化させることができ、また本来音像定位技術を駆使すべきであった移動音源入力を、ステレオ入力の作り出した３次元空間を維持したまま自在に制御することが可能となる。
【００５６】
本発明の第２の実施形態にかかる音像定位制御装置１００は、従来の音像定位制御装置に入力していたサンプリングクロックとは別に、本実施形態の音像定位制御装置１００内部もしくは音像定位制御装置１００を搭載するシステムＬＳＩ内部のＰＬＬで生成する高速クロックを、音像定位制御装置１００にも入力し、入力音源をサンプルするクロックと、フィルタ演算を実行するクロックとを別系統で構成する。
【００５７】
ここで、係数切り替え時に発生するノイズには、切り替え中に切り替え前後の２係数が混在することによる周波数特性の不連続性によるノイズと、２係数の定位位置間隔が広い場合に切り替えのタイミングで発生する周波数特性の不連続性によるノイズとの２種類がある。従来は、係数の切り替えを１サンプルクロックに１ワード分の係数しか更新できなかったため、両方のノイズを考慮する必要があった。
【００５８】
しかし、本実施形態によれば、２係数の混在によるノイズ対策は必要なくなる。つまり、フィルタのペアを搭載する必要はなくなる。また、高速に狭い定位間隔の係数を更新できるため、切り替えタイミングに発生するノイズも考慮する必要がなくなる。つまり、クロスフェード技術を搭載する必要はなくなる。
【００５９】
本実施形態の音像定位制御装置１００によれば、従来、係数の変更による音響効果の制御方法として、係数記憶手段と音像定位フィルタを２セット備え、一方のセットでフィルタ演算を実施している間、他方の係数記憶手段では記憶されている係数をサンプリング周期毎に１ワード単位で順次更新し、フィルタ動作が安定したところで入力信号の通過するパスを切り替えるという方法をとっていたのに対し、入力信号の１サンプリング周期内に別系統の高速クロックでフィルタ演算と次の係数の更新を実施することにより、係数の切り替えのために音像定位フィルタと係数記憶手段の余分な１セットを持つ必要が無くなる。
【００６０】
また、それと同時に、フィルタ演算の安定待ちの必要も無くなるため、係数の更新中に、周波数特性が不連続になることにより発生するノイズの心配がなくなり、さらに、１サンプル期間内での高速な係数の切り替えが可能となることにより、現在の定位位置の近傍を表現する係数を細かくロードすることによる高精度で滑らかな音像定位が表現可能となる。
【００６１】
図２は、本発明の第３の実施形態を説明するためのステレオ３Ｄサラウンド処理／モノラル３Ｄ移動処理回路８の概略構成を示すブロック図である。本実施形態は、ステレオ３Ｄサラウンド処理機能とモノラル３Ｄ移動処理機能の両機能を単一の回路で実現している例を示す。図２において、３つのセレクタ２７ａ〜２７ｃは共通の制御信号に接続されている。セレクト信号を１に倒すと、ステレオ３Ｄサラウンド処理を行い、セレクト信号を０に倒すと、モノラル３Ｄ移動処理を行う。
【００６２】
本実施形態の音像定位制御装置１００によれば、従来、ステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理の両機能を搭載するには、それぞれの機能を持った回路を各々搭載する必要があったのに対し、単一の回路でステレオ３Ｄサラウンド処理とモノラル３Ｄ移動処理の両機能が実現可能となるので、アプリケーションに応じて機能を使い分けることができ、単一音源の３Ｄ処理に要する回路規模を半減させることが可能となる。
【００６３】
図３は、本発明の第４の実施形態を説明するためのモノラル３Ｄ移動処理回路９の概略構成を示すブロック図である。モノラル３Ｄ移動処理回路９は、モノラル入力が供給される信号処理部３１，３４と、信号処理部３１，３４の出力を加算し、メイン出力およびクロス出力を生成する加算器３８ａ，３８ｂとを備え、信号処理部３１，３４は、ホストインターフェース１のバッファメモリ４０ａ，４０ｂから係数データが供給され、それぞれ音像定位フィルタとして機能するメインフィルタ３２ａ，３５ａ、クロスフィルタ３２ｂ，３５ｂと、ゲインレジスタ４１からゲインデータが供給され、各信号のゲインを調整するゲインアンプ３３ａ，３３ｂ，３６ａ，３６ｂとを備える。
【００６４】
図３において、ゲインアンプ３３ａ，３３ｂのゲインを１に、ゲインアンプ３６ａ，３６ｂのゲインを０に設定すると、信号処理部３１で使用される係数が示すポイントに音源が定位する。逆に、ゲインアンプ３３ａ，３３ｂのゲインを０に、ゲインアンプ３６ａ，３６ｂのゲインを１に設定すると、信号処理部３４で使用される係数が示すポイントに音源が定位する。
【００６５】
ここで、図４に示すように、信号処理部３１によって定位した位置を１、信号処理部３４によって定位した位置を２とすると、ゲインレジスタ４１の値を、ゲインアンプ３３ａ，３３ｂのゲインを０．３に、ゲインアンプ３６ａ，３６ｂのゲインを０．７に設定することで、図４の１．７付近に音源が定位しているように聞こえさせることができる。即ち、定位ポイント１の係数と定位ポイント２の係数とで定位ポイント１．７の係数を表現できることになる。よって、音像定位制御装置１００内部のＲＯＭまたはホストコントローラのＲＡＭ容量を縮小することが可能となる。
【００６６】
本実施形態の音像定位制御装置１００によれば、従来、音源を定位させようとするポイントの係数を、全て音像定位制御装置１００内部のＲＯＭまたはホストコントローラのＲＡＭに記憶していたのに対し、代表的な定位位置を示す係数のみをサンプルポイントとしていくつか記憶するだけで、サンプルポイント間の定位を表現することが可能になるため、係数ＲＯＭまたはＲＡＭサイズの縮小が可能となり、回路規模を削減できる。
【００６７】
次に、本発明の第５の実施形態について説明する。図５は、フィルタタップ数が１２８である場合の、ステレオ３Ｄサラウンド処理回路８に必要とされる記憶素子のメモリマップを示している。ここで、出力先のステレオスピーカの周波数特性が左右同特性である場合、メモリＬＬとメモリＲＲの係数記憶領域には全く同じ係数が記憶されることになり、またメモリＬＲとメモリＲＬの係数記憶領域には全く同じ係数が記憶されることになる。したがって、これらの係数を共有することで、係数記憶領域のメモリ容量を半減させることができる。
【００６８】
本実施形態の音像定位制御装置１００によれば、従来、メイン成分の係数記憶素子とクロス成分の係数記憶素子を左右で別々に搭載していたのに対し、メイン成分の係数記憶素子とクロス成分の係数記憶素子を左右で共有できるため、ステレオ３Ｄサラウンド処理回路８内の係数記憶用に要する記憶素子の回路規模を半減させることが可能となる。
【００６９】
図６は、本発明の第６の実施形態を説明するためのモノラル３Ｄ移動処理回路９の概略構成を示すブロック図である。本実施形態のモノラル３Ｄ移動処理回路９の信号処理部６１は、ホストインターフェース１のバッファメモリ４０ａ，４０ｂから係数データが供給され、音像定位フィルタとして機能するメインフィルタ６２ａ、クロスフィルタ６２ｂと、ゲインレジスタ４１からゲインデータが供給され、各信号のゲインを調整するゲインアンプ６３ａ，６３ｂと、ゲインアンプ６３ａ，６３ｂの出力信号を一時記憶するレジスタ６４ａ，６４ｂと、レジスタ６４ａ，６４ｂに記憶した出力信号とゲインアンプ６３ａ，６３ｂから出力される次の出力信号を加算し、メイン出力とクロス出力を生成する加算器６５ａ，６５ｂとを備える。
【００７０】
このように本実施形態のモノラル３Ｄ移動処理回路９は、従来のモノラル３Ｄ移動処理回路の出力部に、出力信号を一時記憶するレジスタ６４ａ，６４ｂと、記憶した出力信号と次の出力信号を加算する加算器６５ａ，６５ｂを増設したものである。そして、音像定位フィルタとして機能するモノラル３Ｄ移動処理回路９に従来の倍速クロックを入力し、前半のクロックで、１つ目の係数に対してフィルタ演算を実施し、演算結果をレジスタ６４ａ，６４ｂに記憶する。次に、後半のクロックで、２つ目の係数に対してフィルタ演算を実施し、１つ目の係数での演算結果と足し合わせて出力する。こうすると、単一のモノラル３Ｄ移動処理回路９の回路規模を半減させることができる。
【００７１】
本実施形態の音像定位制御装置１００によれば、従来、１音源を１サンプル周期毎に定位させるには、１つの音像定位制御装置を要していたため、１音源をサンプル周期内に２箇所に定位させるには２つの音像定位制御装置を必要としたが、１つの音像定位制御装置に若干の回路を増設することで、１音源を１サンプル周期内に２箇所に定位させることが可能となるため、音像定位制御装置１００全体の回路規模を削減することが可能となる。さらにクロックの速度を上げ、従来のｎ（ｎは整数）倍速のクロックを使用すると、１音源を１サンプル周期内にｎ箇所に定位させることも可能となる。
【００７２】
次に、本発明の第７の実施形態にかかる音像定位制御装置１００として、ステレオ３Ｄサラウンド処理回路８およびモノラル３Ｄ移動処理回路９ａ〜９ｄに内蔵される音像定位フィルタが、畳み込み演算に要する回路資源を各タップで共有する場合、および、畳み込み演算時にパイプライン処理を行う場合について説明する。
【００７３】
図７は、音像定位（ＦＩＲ）フィルタ７０内部のブロック図である。ＦＩＲフィルタ７０は、ＲＡＭ６から読み出したサンプルデータＸ（ｎ）を格納するレジスタＦＦｘ７２と、ＲＡＭ６から読み出したフィルタ係数Ｈ（ｎ）を格納するレジスタＦＦｈ７１と、サンプルデータＸ（ｎ）とフィルタ係数Ｈ（ｎ）の乗算を行う乗算器７３と、その結果が格納されるレジスタＦＦｐ７４と、レジスタＦＦｐ７４とレジスタＦＦｓ７６に格納された値に畳み込み演算を行う加算器７５と、畳み込み演算の結果が格納され、演算結果Ｙ（ｎ）を出力するレジスタＦＦｓ７６とを備える。
【００７４】
入力信号の１サンプルデータに対してフィルタ演算を行う際のデータフローは以下のようになる。
【００７５】
（１）時刻ｔにおけるサンプルデータＸ（ｔ）をＲＡＭ６に書き込む。
（２）サンプルデータＸ（ｔ）との乗算を行うフィルタ係数Ｈ（０）をＲＡＭ６から読み出し、レジスタＦＦｈ７１に格納する。
（３）サンプルデータＸ（ｔ）をＲＡＭ６から読み出し、レジスタＦＦｘ７２に格納する。
（４）フィルタ係数Ｈ（０）とサンプルデータＸ（ｔ）の乗算を行い、結果のＨ（０）×Ｘ（ｔ）をレジスタＦＦｐ７４に格納する。
（５）レジスタＦＦｐ７４の値を符号拡張し、アキュムレータ７５に足し込む。以後、（２）〜（５）を繰り返す。
【００７６】
フロー（１）〜（５）は全て1クロックサイクルで実施する。さらに、（２）＋（３）を１ステージ、（４）を1ステージ、（５）を1ステージとする３段のパイプライン構成をとると、パイプラインによるフィルタ演算の高速化が実現可能となる。
【００７７】
本実施形態の音像定位制御装置１００によれば、従来、音像定位フィルタ内において、フィルタ係数と遅延させた入力信号との乗算を実施する乗算器をそれぞれのタップで所有していたのに対し、１つの乗算器を全タップで共有することで、音像定位フィルタに要する回路規模を削減することが可能となるとともに、音像定位フィルタの畳み込み演算に要する処理時間を短縮することができる。
【００７８】
次に、本発明の第８の実施形態として、図１に示すコントローラ７（第１の係数制御手段）が、フィルタ演算用の入力信号遅延手段とフィルタ係数記憶手段の２つの機能を単一のＲＡＭを使用して実現するＲＡＭアドレス生成手段として機能する場合について説明する。
【００７９】
図８は、本実施形態のＲＡＭアドレス生成回路の動作をタイミングチャートで示したものである。この図を説明するにあたり、入力信号のサンプリングクロックはＬＲＣＫＩ（図８（２））で３２ｋＨｚとし、フィルタ演算を実施するシステムクロックはＳＹＳＣＬＫ（同（３））で１６．３８４ＭＨｚであると仮定する。また、フィルタのタップ数は１２８であると仮定する。上記仮定に基づいて、前述の（１）〜（５）の流れに沿ってフィルタの動作を説明する。
【００８０】
図８（９）に示すｃｎｔ＿ｒｅｇは、フィルタ演算開始信号ｓｔａｒｔ（同（４））の立ち上がりエッジで初期化され、システムクロックＳＹＳＣＬＫをカウントした値を格納するレジスタである。このレジスタ値、即ちカウンタ値の変化と供にフィルタ内部の動作について図７を参照して説明する。
【００８１】
ｃｎｔ＿ｒｅｇ＝０（図８（９））：サンプルされた入力データＸ（０）をＲＡＭ６に書き込む。
ｃｎｔ＿ｒｅｇ＝１：ＲＡＭ６から１段目の係数データＨ（０）を読み出し、レジスタＦＦｈ７１に格納する。
ｃｎｔ＿ｒｅｇ＝２：ｃｎｔ＿ｒｅｇ＝０のときにＲＡＭ６に書き込んだ入力データＸ（０）をＲＡＭ６から読み出し、レジスタＦＦｘ７２に格納する。
ｃｎｔ＿ｒｅｇ＝３：レジスタＦＦｈ７１の係数データＨ（０）とレジスタＦＦｘ７２の入力データＸ（０）を乗算器７３により乗算し、結果のＨ（０）×Ｘ（０）をレジスタＦＦｐ７４に格納する。それと同時にＲＡＭ６の２段目の係数データＨ（１）をＲＡＭ６から読み出し、レジスタＦＦｈ７１に格納する。
ｃｎｔ＿ｒｅｇ＝４：レジスタＦＦｐ７４のＨ（０）×Ｘ（０）を符号拡張し、アキュムレータレジスタＦＦｓ７６に格納する。それと同時に１サンプル前の入力データＸ（−１）をＲＡＭ６から読み出し、レジスタＦＦｘ７２に格納する。
ｃｎｔ＿ｒｅｇ＝５：レジスタＦＦｈ７１の係数データＨ（１）とレジスタＦＦｘ７２の入力データＸ（１）を乗算器７３により乗算し、結果のＨ（１）×Ｘ（１）をレジスタＦＦｐ７４に格納する。それと同時にＲＡＭ６の３段目の係数データＨ（２）をＲＡＭ６から読み出し、レジスタＦＦｈ７１に格納する。
ｃｎｔ＿ｒｅｇ＝６：レジスタＦＦｐ７４のＨ（１）×Ｘ（１）を符号拡張し、アキュムレータレジスタＦＦｓ７６に足し込む。その結果、アキュムレータレジスタＦＦｓ７６にはＨ（０）×Ｘ（０）＋Ｈ（１）×Ｘ（−１）が格納される。それと同時に２サンプル前の入力データＸ（−２）をＲＡＭ６から読み出し、レジスタＦＦｘ７２に格納する。
【００８２】
以降は、繰り返しとなる。図８から分かるように、ｓｔａｒｔ信号（同（４））から２５９クロック後に入力データＸ（ｎ）に対するフィルタ演算結果Ｙ（ｎ）が出力されるフィルタ回路となる。
【００８３】
本実施形態の音像定位制御装置１００によれば、従来、単一の音像定位フィルタには、係数記憶のための記憶素子と、入力信号を遅延させるための記憶素子との２つの記憶素子を必要とするのに対し、両機能を１つの記憶素子で実現するため、記憶素子２個による構成よりも回路規模を削減することが可能である。このＲＡＭアドレス生成回路は、音源数の増加に対しても回路変更なしで即対応可能であり、音像定位フィルタのタップ数の増減にも容易な回路変更で対応可能である。
【産業上の利用可能性】
【００８４】
本発明の音像定位制御装置は、狭間隔に配置されたステレオスピーカでも広がりのある３Ｄ空間を生成することができ、また別音源の定位をその３Ｄ空間内で自在に制御することが可能であるため、特にモバイル機器の様々なサウンドアプリケーションに非常に有効である。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態を説明するための音像定位制御装置１００の概略構成を示すブロック図
【図２】本発明の第３の実施形態において、セレクタによりステレオ３Ｄサラウンド処理機能とモノラル３Ｄ移動処理機能の切り替えを実現した３Ｄ処理回路のブロック図
【図３】本発明の第４の実施形態において、音像定位制御装置１００内部のＲＯＭまたはホストコントローラのＲＡＭ容量削減を実現している図
【図４】本発明の第４の実施形態において、定位ポイント１の係数と定位ポイント２の係数とで定位ポイント１．７の係数を表現する説明図
【図５】本発明の第５の実施形態において、ステレオ３Ｄサラウンド処理回路に必要とされる記憶素子のメモリマップ
【図６】本発明の第６の実施形態において、モノラル３Ｄ移動処理回路９の回路規模をほぼ半減させるための説明図
【図７】本発明の第７の実施形態において、リソースシェアリングとパイプライン処理を実現するＦＩＲフィルタのブロック図
【図８】本発明の第８の実施形態において、ＲＡＭアドレス生成回路のフィルタ演算中のタイミングチャート
【図９】従来のステレオ３Ｄサラウンド処理回路の機能を説明するためのブロック図
【符号の説明】
【００８６】
１  ホストインターフェース
２  レジスタブロック
４  ＦＩＦＯコントローラ
５ａ，５ｂ  係数バッファ（ＦＩＦＯ）
６ａ〜６ｔ  入力信号遅延および係数記憶用ＲＡＭ
７  ＲＡＭアドレス生成手段
８  ステレオ３Ｄサラウンド処理／モノラル３Ｄ移動処理回路
９ａ〜９ｄ  モノラル３Ｄ移動処理回路
１０ａ〜１０ｄ  ゲイン調整手段
１１ａ，１１ｂ  最終出力生成加算器
【図１】
2006033551.tif 000003
【図２】
2006033551.tif 000004
【図３】
2006033551.tif 000005
【図４】
2006033551.tif 000006
【図５】
2006033551.tif 000007
【図６】
2006033551.tif 000008
【図７】
2006033551.tif 000009
【図８】
2006033551.tif 000010
【図９】
2006033551.tif 000011