(57)【要約】【課題】  規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない異型タイプの表示エリアを備える映像表示装置に対して、規格化されたデジタル映像信号を伝送する伝送装置を用いて規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない映像信号を伝送する。【解決手段】  予め規定された周波数範囲外の周波数のクロック信号を異型クロック信号として有するデジタル映像信号を伝送する際、逓倍回路２１で異型クロック信号の周波数を周波数変換してその周波数が予め規定された周波数範囲である送信側クロック信号を生成し、デジタル映像データ及び制御信号を送信側クロック信号に応じて送信側クロック信号とともに送信デジタル映像信号として送信し、受信側で送信側デジタル映像信号から送信側クロック信号に応じてデジタル映像データ及び制御信号を得た後、分周回路２２で送信側クロック信号を分周して異型クロック信号とする。【選択図】        図３
2006267230.tif 000002
【特許請求の範囲】
【請求項１】
デジタル映像データ、該デジタル映像データに同期した制御信号、及びクロック信号を含むデジタル映像信号を前記クロック信号の周波数が予め規定された周波数範囲で伝送するデジタル映像伝送装置において、
前記予め規定された周波数範囲外の周波数のクロック信号を異型クロック信号として有するデジタル映像信号を伝送する際、前記異型クロック信号の周波数を周波数変換してその周波数が前記予め規定された周波数範囲である送信側クロック信号を生成する送信側周波数変換手段と、
前記デジタル映像データ及び前記制御信号を前記送信側クロック信号に応じて該送信側クロック信号とともに送信デジタル映像信号として送信する送信手段と、
前記送信側デジタル映像信号を受信して前記送信側クロック信号に応じて前記デジタル映像データ及び前記制御信号を得る受信手段と、
前記送信側クロック信号を周波数変換して前記異型クロック信号を出力する受信側周波数変換手段とを有することを特徴とするデジタル映像伝送装置。
【請求項２】
受信側周波数変換手段はデジタル映像データに同期した制御信号をリセット信号として用いてリセットされることを特徴とする請求項１記載のデジタル映像伝送装置。
【請求項３】
制御信号は水平同期信号、垂直同期信号、及び映像イネーブル信号を有し、リセット信号として、前記水平同期信号、前記垂直同期信号、又は前記映像イネーブル信号を用いるようにしたことを特徴とする請求項２記載のデジタル映像伝送装置。
【請求項４】
異型クロック信号の周波数は予め規定された周波数範囲よりも低く、
第１の周波数変換手段は逓倍回路であり、前記第２の周波数変換手段は分周回路であって、前記逓倍回路の逓倍率及び前記分周回路の分周率は偶数倍であることを特徴とする請求項１記載のデジタル映像伝送装置。
【請求項５】
分周回路としてフリップフロップ回路が用いられ、前記送信手段は前記送信側クロック信号に基づいてデジタル映像データ及び制御信号をシリアル−パラレル変換して送信デジタル映像信号として送信し、
前記受信手段は前記送信側クロック信号に応じて前記送信デジタル映像信号をシリアル−パラレル変換して前記デジタル映像データ及び前記制御信号を得るようにしたことを特徴とする請求項４記載のデジタル映像伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置にデジタル映像信号を伝送するためのデジタル映像伝送装置に関し、特に、予め規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない異型タイプの映像信号を伝送する際に用いられるデジタル映像伝送装置に関するものである。
【背景技術】
【０００２】
一般に、映像信号をデジタル伝送する際、耐ノイズ性能を向上させ、作動信号化及び信号ラインの削減を図るため、デジタル映像信号をパラレル−シリアル変換した後伝送している。作動信号化及びパラレル−シリアル変換化のために用いられるＩＣ（集積回路）は、例えば、ＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）のように、予め規格化されたデジタル映像信号を伝送することを前提としている関係上、規格化されたデジタル映像信号のタイミングクロック周波数範囲のみを取り扱っており（カバーしており）、このタイミングクロック範囲に属さないデジタル映像信号を伝送することができない。
【０００３】
一方、デジタル映像信号を表示する映像表示装置としては種々のタイプものがあり、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さないデジタル映像信号を受けて、このデジタル映像信号を行う映像表示装置を用いると、規格化されたデジタル映像信号のタイミングクロック周波数のみを取り扱うＩＣを有するデジタル映像伝送表装置では、当該映像表示装置で映像表示を行うことができない。つまり、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない異型タイプの表示エリアを備える映像表示装置に対して、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さないデジタル映像信号を伝送することができない。
【０００４】
ところで、１ビットＤ／Ａ回路の非同期動作による妨害を防止するため、デジタル映像信号から分離した水平同期信号を逓倍して動作クロックを生成し、映像信号制御回路が動作クロックに応じて各種制御データをデジタル／アナログ変換して映像処理回路に出力し、デジタル映像信号から分離した垂直同期信号によってリセットされるようしたものがあり、ここでは、映像信号制御回路を垂直同期信号によってリセットして非同期妨害を防止するようにしている（例えば、特許文献１参照）。
【０００５】
また、デジタル映像信号の方式に適応したクロック等を用いて、不適当なクロック等を用いることによる誤動作を防止して乱れのない良好な映像表示を得るため、複数の放送方式によるテレビジョン信号の処理を行うテレビジョン受信機において、プロセッサが入力映像信号に対してテレビジョン信号処理を実行して、プロセッサに供給するクロックとして、入力映像信号の放送方式に対応したクロックを選択するようにしたものがある（例えば、特許文献２参照）。
【０００６】
さらに、ホストコンピュータから送られるデジタル画像信号を、そのホストコンピュータの機種に応じたドットクロック周波数等の表示パラメータを以ってドットマトリクス表示パネルで表示するため、入力画像信号をＡ／Ｄ変換及び補間処理するとともに、同期信号を分離して、同期信号の周期を測定し、この測定値に応じてメモリ部に格納されたテーブルから対応する表示パラメータを読み出し、これに応じてＡ／Ｄ変換器及びデジタル画像処理部等を制御し、デジタル画像処理部はライン表示画像データ及び表示アドレスを出力してドットマトリクス表示パネルの表示を制御するようにしたものがある（例えば、特許文献３参照）。
【０００７】
【特許文献１】特開平１０−２０７４４２号公報（第３頁〜第４頁、第１図〜第３図）
【特許文献２】特開平１０−２１５４２１号公報（第５頁〜第６頁、第１図〜第３図）
【特許文献３】特開平１０−４９１０３号公報（第３頁〜第６頁、第１図〜第７図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のデジタル映像伝送装置は以上のように構成されているので、特許文献１においては、映像信号制御回路を映像信号から分離した垂直同期信号によってリセットするようにして非同期動作による妨害を防止しているものの、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない異型タイプの表示エリアを備える映像表示装置に対して、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない映像信号を伝送することができないという課題がある。
【０００９】
さらに、従来のデジタル映像伝送装置では、特許文献２のように、プロセッサに供給するクロックとして入力映像信号の放送方式に対応したクロックを選択しているだけであって、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない異型タイプの表示エリアを備える映像表示装置に対して、規格化された映像信号のタイミングクロック周波数範囲に属さないデジタル映像信号を伝送することができないという課題がある。
【００１０】
また、従来のデジタル映像伝送装置では、特許文献３のように、同期信号の周期を測定して、同期信号の測定値に応じてメモリ部に格納されたテーブルから対応する表示パラメータを読み出し、この表示パラメータに応じてＡ／Ｄ変換器及びデジタル画像処理部等を制御しているものの、単に同期信号の周波数に応じて表示パラメータを選択しているだけであって、規格化された映像信号のタイミングクロック周波数範囲に属さない異型タイプの表示エリアを備える映像表示装置に対して、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さないデジタル映像信号を伝送することができないという課題がある。
【００１１】
この発明は上記のような課題を解決するためになされたもので、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さない異型タイプの表示エリアを備える映像表示装置に対して、規格化されたデジタル映像信号のタイミングクロック周波数範囲に属さないデジタル映像信号を伝送することができるデジタル映像伝送装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係るデジタル映像伝送装置は、デジタル映像データ、このデジタル映像データに同期した制御信号、及びクロック信号を含むデジタル映像信号をクロック信号の周波数が予め規定された周波数範囲で伝送する。デジタル映像伝送装置は、予め規定された周波数範囲外の周波数のクロック信号を異型クロック信号として有するデジタル映像信号を伝送する際、異型クロック信号の周波数を周波数変換してその周波数が予め規定された周波数範囲である送信側クロック信号を生成する送信側周波数変換手段と、デジタル映像データ及び制御信号を送信側クロック信号に応じて送信側クロック信号とともに送信デジタル映像信号として送信する送信手段と、送信側デジタル映像信号を受信して送信側クロック信号に応じてデジタル映像データ及び制御信号を得る受信手段と、送信側クロック信号を周波数変換して異型クロック信号を出力する受信側周波数変換手段とを有することを特徴とするものである。
【発明の効果】
【００１３】
この発明によれば、予め規定された周波数範囲外の周波数のクロック信号を異型クロック信号として有するデジタル映像信号を伝送する際、階層毎に少なくとも変調方式が異なるデジタル放送波を受信する際、異型クロック信号の周波数を周波数変換してその周波数が予め規定された周波数範囲である送信側クロック信号を生成して、この送信側クロック信号でデジタル映像データ及び制御信号を送信処理し、受信側では送信側クロック信号に応じて送信デジタル映像信号を受信処理した後、送信側クロック信号を異型クロック信号とするようにしたので、規格化されたデジタル映像信号のクロック周波数範囲に属さない異型タイプの表示エリアを備える映像表示装置に対して、規格化された映像信号のクロック周波数範囲に属さないデジタル映像信号を伝送することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
まず、図１を参照して、２１：３ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：低電圧差動伝送）方式を用いたデジタル映像伝送装置について説明する。ここでは、映像生成装置１１及び映像表示装置１２が伝送線１３で接続されており、映像生成装置１１は、描画回路１４及び送信用制御部（送信用ＩＣ：送信手段）１５を有し、映像表示装置１２は受信用制御部（受信用ＩＣ：受信手段）１６、タイミングコントローラ１７、及び表示部（ＬＣＤ）１８を有している。そして、ここでは、送信用ＩＣ１５、伝送線１３、及び受信用ＩＣ１６によってデジタル映像伝送装置が構成される。
【００１５】
描画回路１４では映像信号を生成してデジタル映像信号として出力する。このデジタル映像信号は、図２に示すように、赤色信号（Ｒｅｄ  Ｓｉｇｎａｌ（６ビット））、青色信号（Ｂｌｕｅ  Ｓｉｇｎａｌ（６ビット））、緑色信号（Ｇｒｅｅｎ  Ｓｉｇｎａｌ（６ビット））、水平同期信号（Ｈｓｙｎｃ（１ビット））、垂直同期信号（Ｖｓｙｎｃ（１ビット））、及び映像イネーブル信号（Ｅｎａｂｌｅ（１ビット））とクロック信号とを有している。
【００１６】
以下の説明では、赤色信号、青色信号、及び緑色信号がデジタル映像データであり、水平同期信号、垂直同期信号、及び映像イネーブル信号はそれぞれ制御信号である。そして、これら２１ビットのデジタル映像データ及び制御信号とクロック信号（Ｃｌｏｃｋ）とが４本の信号ライン１４ａでパラレル信号として送信用ＩＣ１５に送信される。
【００１７】
送信用ＩＣ１５は、７：１パラレル−シリアル変換回路（Ｓ／Ｐ）１５ａ〜１５ｃを有するとともに、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路１５ｄ及びＬＶＤＳ信号変換回路１５ｅ〜１５ｈを有しており、上述のパラレル信号はパラレル−シリアル変換回路１５ａ〜１５ｃでシリアル信号に変換されることになるが、この際、ＰＬＬ回路１５ｄではクロック信号に応じてパラレル−シリアル変換回路１５ａ〜１５ｃのための同期信号を生成し、この同期信号をパラレル−シリアル変換回路１５ａ〜１５ｃに与える。つまり、パラレル−シリアル変換回路１５ａ〜１５ｃは同期信号に応じてシリアル−パラレル変換を行う。
【００１８】
上述のシリアル信号はそれぞれＬＶＤＳ信号変換回路１５ｅ〜１５ｇに与えられ、さらに同期信号（つまり、クロック信号）がＬＶＤＳ変換回路１５ｈに与えられて、ＬＶＤＳ信号変換回路１５ｅ〜１５ｈによってＬＶＤＳ信号（差信号）に変換されて、送信デジタル映像信号として伝送線１３に送出される。
【００１９】
受信用ＩＣ１６は、ＬＶＤＳ復調回路１６ａ〜１６ｄ、シリアル−パラレル変換回路１６ｅ〜１６ｇ、及びＰＬＬ回路１６ｈを有しており、ＬＶＤＳ復調回路１６ａ〜１６ｄでは、伝送線１３からＬＶＤＳ信号（送信デジタル映像信号）をそれぞれ受けて、ＴＴＬのシリアル信号に変換し、同期信号を得る。シリアル−パラレル変換回路１６ｅ〜１６ｇはＬＶＤＳ復調回路１６ａ〜１６ｃから受けたシリアル信号をシリアル−パラレル変換してパラレル信号として出力する。
【００２０】
一方、ＰＬＬ回路１６ｈはＬＶＤＳ復調回路１６ｄから受けた同期信号に応じてクロック信号を生成し、このクロック信号をシリアル−パラレル変換回路１６ｅ〜１６ｇに与える。つまり、シリアル−パラレル変換回路１６ｅ〜１６ｇはクロック信号に応じてシリアル−パラレル変換を行う。
【００２１】
これらパラレル信号（つまり、赤色信号、青色信号、及び緑色信号を有するデジタル映像データと水平同期信号Ｈｓｙｎｃ、及び垂直同期信号Ｖｓｙｎｃ、及び映像イネーブル信号Ｅｎａｂｌｅを有する制御信号）とクロック信号（Ｃｌｏｃｋ）は、四本の信号ライン１７ａを介してタイミングコントローラ１７に与えられて、タイミングコントローラ１７では、これら映像データ及び制御信号とクロック信号とに応じて映像表示のためのタイミングを生成してＬＣＤ１８を制御して映像をＬＣＤ１８に表示する。
【００２２】
ところで、図１に示すデジタル映像伝送装置においては、予め定められた規格サイズ、例えば、ＶＧＡ又はＱＶＧＡに対応しているため、ＰＬＬ回路１５ｄ及び１６ｈは予め定められた規格サイズに応じた引き込み範囲を有している。ちなみに、ＶＧＡでは、デジタル映像信号は８００×４８０画素（ｐｉｘｅｌ）でクロック周波数が３３ＭＨｚであり、ＱＶＧＡでは、デジタル映像信号は４８０×２３４ｐｉｘｅｌでクロック周波数が８ＭＨｚである。
【００２３】
また、ＬＶＤＳにおいては、クロック周波数範囲は８ＭＨｚ〜３４ＭＨｚである。このようなデジタル映像伝送装置において、異型タイプとして、例えば、２７７×１２４ｐｉｘｅｌでクロック周波数が６ＭＨｚのデジタル映像信号を伝送しようとすると、ＰＬＬ回路１５ｄ及び１６ｈの引き込み範囲から逸脱するため、ＬＶＤＳでデジタル映像信号を伝送することができない。
【００２４】
このような不具合を解決するため、ここでは、図３に示すデジタル映像伝送装置を用いた。図３において、図１と同一の構成要素については同一の参照番号を付す。図３に示すデジタル映像伝送装置は、逓倍回路（送信側周波数変換手段）２１及び分周回路（受信側周波数変換手段）２２を有しており、逓倍回路２１は描画回路１４のクロック端子とＰＬＬ回路１５ｄの入力端子との間に配置され、分周回路２２はＰＬＬ回路１６ｈの出力端とタイミングコントローラ１７のクロック端子との間に配置されている。そして、図示の例では、逓倍回路２１は描画回路１４から出力されるクロック信号を２逓倍し、分周回路２２はＰＬＬ回路１６ｈから出力されるクロック信号を２分周する。
【００２５】
次に動作について説明する。
図３及び図４を参照して、いま、異型タイプとして、２７７×１２４ｐｉｘｅｌでクロック周波数が６ＭＨｚのデジタル映像信号を伝送しようとすると、図４（ａ）に示すように、描画回路１４から出力されるクロック信号は逓倍回路２１で２倍されて（以下２×クロック信号と呼ぶ）、そのクロック周波数は１２ＭＨｚとなってＰＬＬ回路１５ｄに与えられる。ＬＶＤＳにおいては、クロック周波数の範囲が８ＭＨｚ〜３４ＭＨｚであるので、２×クロック信号の周波数はＰＬＬ回路１５ｄの引き込み周波数範囲となって、送信用ＩＣ１５によってＬＶＤＳを用いて、図４（ｂ）に示す異型タイプのデジタル映像データを送信することができる。
【００２６】
一方、ＬＶＤＳ復調回路１６ｄを介して、ＰＬＬ回路１６ｈは２×クロック信号を受けるが、この２×クロック信号の周波数はＰＬＬ回路１６ｈの引き込み周波数範囲であるので、受信用ＩＣ１６は異型タイプのデジタル映像データを受信できることになる。そして、ＰＬＬ回路１６ｈから出力される２×クロック信号は分周回路２２で２分周されて、図４（ｃ）に示す元のクロック信号となる（つまり、周波数６ＭＨｚのクロック信号となる）。
【００２７】
シリアル−パラレル変換回路１６ｅ〜１６ｇから出力されるデジタル映像データ（図４（ｄ）参照）及び制御信号とＰＬＬ回路１６ｈから出力されるクロック信号はタイミングコントローラ１７に与えられて、タイミングコントローラ１７では、これら映像データ及び制御信号とクロック信号とに応じて映像表示のためのタイミングを生成してＬＣＤ１８を制御して映像（異型タイプ）をＬＣＤ１８に表示する。
【００２８】
このようにして、送信側でクロック信号を２逓倍して、受信側でクロック信号を２分周するようにしたから、ＬＶＤＳと異なるクロック周波数を有する異型タイプのデジタル映像データを、ＬＶＤＳを用いて伝送することができ、異型タイプに対応するデジタル映像伝送装置を新たに備える必要がなく、ＬＶＤＳ用のデジタル映像伝送装置を用いて異型タイプのデジタル映像データを伝送できることになる。
【００２９】
なお、上述の例では、逓倍回路２１でクロック信号を２逓倍し、分周回路２２で２×クロック信号を２分周する例について説明したが、異型タイプのデジタル映像信号のクロック周波数とＬＶＤＳのクロック周波数範囲に応じて逓倍率及び分周率は決定され、逓倍率及び分周率は偶数とされる。
【００３０】
ところで、受信側において、２×クロック信号を２分周してクロック信号とした際、クロック信号とデジタル映像データとの間に位相ずれが生じてしまうことがある。つまり、図４（ｅ）及び（ｆ）に示すように、位相が１８０度ずれた状態となって、クロック信号とデジタル映像データとの間でタイミングがずれてしまい、このような状態で、デジタル映像データ及び制御信号とクロック信号とがタイミングコントローラ１７に与えられると、タイミングコントローラ１７では映像表示のためのタイミングを生成することができなくなってしまう。
【００３１】
このため、ここでは、図５に示すように、分周回路２２にフリップフロップ回路２３を用いて、例えば、水平同期信号Ｈｓｙｎｃによってフリップフロップ回路２３をリセットするようにした。図５は受信側の一部分を示す図であり、前述のように、ＰＬＬ回路１６ｈから出力される２×クロック信号はフリップフロップ２３のＣｌｋ端子に与えられる。一方、シリアル−パラレル変換回路１６ｇから出力される水平同期信号Ｈｓｙｎｃはフリップフロップ回路２３のリセット端子ＣＬＲに与えられる。
【００３２】
なお、図５においては、Ｄ端子とＱ（バー）端子とが接続されて、Ｑ（バー）端子からクロック信号が出力されて、タイミングコントローラ１７（図５には示さず）に与えられる。
【００３３】
図６も参照すると、いま、図６（ａ）に示す水平同期信号Ｈｓｙｎｃがリセット信号としてフリップフロップ回路２３のリセット端子ＣＬＲに与えられるとし、その立下り（負極性パルス）でフリップフロップ回路２３がリセットされるとする。フリップフロップ回路２３はリセットされると初期状態となって、図６（ｂ）に示す２×クロック信号の分周を開始することになり、水平同期信号Ｈｓｙｎｃは、図６（ｃ）に示すデジタル映像データと関連付けられているから、フリップフロップ回路２３から出力されるクロック信号（図６（ｄ）参照）はデジタル映像データとの間に位相ずれが生じることがない。その結果、タイミングコントローラ１７で映像表示のためのタイミングを生成することができないという事態を回避することができる。
【００３４】
このようにして、分周回路にフリップフロップ回路を用いて、水平同期信号によってフリップフロップ回路をリセットするようにしたから、２×クロック信号を２分周してクロック信号とする際に、デジタル映像データとクロック信号との間に位相ずれが生じることがなく、デジタル映像データの表示タイミング生成不能という事態を回避することができる。
【００３５】
なお、上述の説明では、リセット信号として水平同期信号Ｈｓｙｎｃを用いるようにしたが、垂直同期信号Ｖｓｙｎｃ又は映像イネーブル信号Ｅｎａｂｌｅを用いるようにしてもよい。つまり、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、及び映像イネーブル信号Ｅｎａｂｌｅはデジタル映像データと同期した制御信号であり、フリップフロップ回路２３をリセットするリセット信号としてこれら制御信号の一つを用いるようにすればよい。
【００３６】
以上のように、この実施の形態１によれば、ＬＶＤＳの周波数範囲から外れるクロック信号を異型クロック信号として有するデジタル映像信号を伝送する際、異型クロック信号を、例えば、逓倍してＬＶＤＳの周波数範囲内にある送信側クロック信号を生成し、デジタル映像データ及び制御信号を送信側クロック信号に応じて送信側クロック信号とともに送信デジタル映像信号として送信し、受信側では、送信側クロック信号に応じて送信デジタル映像信号からデジタル映像データ及び制御信号を得た後、送信側クロック信号を、例えば、分周して異型クロック信号を出力するようにしたので、ＬＶＤＳと異なるクロック周波数を有する異型タイプのデジタル映像データを、ＬＶＤＳを用いて伝送することができるという効果がある。
【００３７】
この実施の形態１によれば、分周回路を、水平同期信号、垂直同期信号、及び映像イネーブル信号のいずれか一つでリセットするようにしたので、これら水平同期信号、垂直同期信号、及び映像イネーブル信号はデジタル映像データと同期している結果、送信側クロック信号を分周して異型クロック信号とする際に、デジタル映像データと異型クロック信号との間に位相ずれが生じることがないという効果がある。
【図面の簡単な説明】
【００３８】
【図１】この発明の実施の形態１の理解を容易にするための従来のデジタル映像伝送装置を映像生成装置及び映像表示装置とともに示すブロック図である。
【図２】図１に示すデジタル映像伝送装置による伝送処理を説明するためのブロック図である。
【図３】この発明の実施の形態１によるデジタル映像伝送装置の一例を映像生成装置及び映像表示装置とともに示すブロック図である。
【図４】図３に示すデジタル映像伝送装置の伝送処理を説明するためのタイミングチャートであり、（ａ）は逓倍回路で逓倍されたクロック信号を示す図、（ｂ）はデジタル映像データを示す図、（ｃ）は分周回路で分周されたクロック信号を示す図、（ｄ）はデジタル映像データを（ｃ）のクロック信号との関係で示す図、（ｅ）は位相ずれが生じたクロック信号を示す図、（ｆ）はデジタル映像データを（ｅ）のクロック信号との関係で示す図である。
【図５】この発明の実施の形態１によるデジタル映像伝送装置の他の例で用いられる分周回路を説明するための図である。
【図６】図５に示す分周回路を用いたデジタル映像伝送装置における伝送処理を説明するためのタイミングチャートであり、（ａ）は水平同期信号を示す図、（ｂ）は逓倍回路で逓倍されたクロック信号を示す図、（ｃ）はデジタル映像データを示す図、（ｄ）は分周回路で分周されたクロック信号を（ｃ）示すデジタル映像データとの関係で示す図である。
【符号の説明】
【００３９】
１１  映像生成装置、１２  映像表示装置、１３  伝送線、１４  描画回路、１４ａ  信号ライン、１５  送信用制御部（送信用ＩＣ）、１５ａ〜１５ｃ  パラレル−シリアル変換回路、１５ｄ  ＰＬＬ回路、１５ｅ〜１５ｈ  ＬＶＤＳ信号変換回路、１６  受信用制御部（受信用ＩＣ）、１６ａ〜１６ｄ  ＬＶＤＳ復調回路、１６ｅ〜１６ｇ  シリアル−パラレル変換回路、１６ｈ  ＰＬＬ回路、１７  タイミングコントローラ、１８  表示部（ＬＣＤ）、２１  逓倍回路、２２  分周回路、２３  フリップフロップ回路。
【図１】
2006267230.tif 000003
【図２】
2006267230.tif 000004
【図３】
2006267230.tif 000005
【図４】
2006267230.tif 000006
【図５】
2006267230.tif 000007
【図６】
2006267230.tif 000008