(57)【要約】【課題】直流成分をカットするコンデンサを備えた電子回路等、およびその製造方法に関し、広帯域において周波数特性の悪化を抑えつつ直流成分をカットすることができる電子回路、およびその製造方法を提供する。【解決手段】周波数帯域を低周波帯域と高周波帯域に２分割したときのその低周波帯域の直流成分をカットする第１コンデンサ６０と、その高周波帯域をさらに細帯域に分割したときのその細帯域ごとの直流成分をカットする、その細帯域一つに対して一つが配備された複数の第２コンデンサ２０，３０とを備え、第１コンデンサ６０と複数の第２コンデンサ２０，３０それぞれとが互いに並列に接続されたものである。【選択図】        図８
2006147931.tif 000002
【特許請求の範囲】
【請求項１】
周波数帯域を低周波帯域と高周波帯域に２分割したときの該低周波帯域の直流成分をカットする第１コンデンサと、
前記高周波帯域をさらに細帯域に分割したときの該細帯域ごとの直流成分をカットする、該細帯域一つに対して一つが配備された複数の第２コンデンサとを備え、
前記第１コンデンサと前記複数の第２コンデンサそれぞれとが互いに並列に接続されたものであることを特徴とする電子回路。
【請求項２】
前記第１コンデンサが、前記第２コンデンサよりも静電容量が大きなものであり、
前記複数の第２コンデンサは、互いに静電容量が異なるものであることを特徴とする請求項１記載の電子回路。
【請求項３】
帯状に延びる第１導電性パターンと、
前記第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとを有し、
前記第１コンデンサおよび前記複数の第２コンデンサそれぞれはいずれも、一方の電極が前記第１導電性パターンに接続されたものであって、
さらにこの電子回路が、前記第１コンデンサのもう一方の電極および前記複数の第２コンデンサそれぞれのもう一方の電極が共通に接続された、前記第２導電性パターンに繋がる導電性のリード板を有するものであることを特徴とする請求項１記載の電子回路。
【請求項４】
前記リード板は、前記複数の第２コンデンサのうち最も高周波の細帯域の直流成分をカットするコンデンサの電極が接続した接続位置が、他のコンデンサの電極が接続した接続位置よりも前記第２導電性パターンに近いものであることを特徴とする請求項３記載の電子回路。
【請求項５】
周波数帯域を低周波帯域と高周波帯域に２分割したときの該低周波帯域の直流成分をカットする低周波用コンデンサと、該高周波帯域をさらに細帯域に２分割したときの周波数が低い方の細帯域の直流成分をカットする第１チップコンデンサと、周波数が高い方の細帯域の直流成分をカットする第２チップコンデンサとを用意する準備工程と、
水平に延びる導電性のリード板の後端部分を水平に保ったまま先端部分をＶ字状の溝に押しつけ、該先端部分の側面形状をＶ字状とし、先端から該Ｖ字状頂点まで傾斜した先端側傾斜部と該リード板の水平部分から該Ｖ字状頂点まで傾斜した水平側傾斜部とで挟まれた空間を形成するＶ字曲げ工程と、
前記先端側傾斜部の、前記空間側の面に、第１チップコンデンサの一方の電極を接続するとともに前記水平側傾斜部の、該空間側の面に、第２チップコンデンサの一方の電極を接続し、該第１チップコンデンサのもう一方の電極と該第２チップコンデンサのもう一方の電極との間に導体を配備させたリード一体化部材を得るリード一体化工程と、
帯状に延びる第１導電性パターンと該第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとが表面に設けられた基板の該第１導電性パターン上に前記導体が位置するとともに該第２導電性パターン上に前記リード板の後端が位置するように、前記Ｖ字状頂点を上に向けて前記リード一体化部材を配置し、該第１導電性パターンに前記導体を接続するとともに該第２導電性パターンに前記リード板の後端を接続するブリッジ工程と、
前記低周波用コンデンサを、前記先端側傾斜部の傾斜に沿って前記第１導電性パターンに向かって一対の電極が並ぶように配置し、該先端側傾斜部の、前記空間側の面とは反対側の面に該低周波用コンデンサの一方の電極を接続するとともに該第１導電性パターンに該低周波用コンデンサのもう一方の電極を接続する低周波用コンデンサ接続工程とを有することを特徴とする電子回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流成分をカットするコンデンサを備えた電子回路、およびその製造方法に関する。
【背景技術】
【０００２】
コンデンサを備えた電子回路は様々な分野で広く利用されており（例えば、特許文献１等参照）、伝送回路や計測回路では、直流成分をカットする際に用いられている。
【０００３】
ところで、マイクロ波帯やミリ波帯を含む低周波数から高周波数までの広帯域の信号を伝送する伝送回路では、その広い周波数帯域の直流成分をカットするため、周波数帯域を低周波数帯域と高周波帯域に２分割し、低周波帯域の直流成分をカットするコンデンサとして相対的に静電容量が大きなコンデンサを用い、高周波帯域の直流成分をカットするコンデンサとして相対的に静電容量が小さなコンデンサを用いることがある（例えば、特許文献２参照）。
【特許文献１】特許第２８８２９９４号公報
【特許文献２】特開平５−２３５６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、マイクロ波やミリ波を取り扱う電子回路では、数百ＫＨｚから数十ＧＨｚまでの広帯域において直流成分をカットしなければならず、特許文献２に記載された技術を適用しても、２分割した境目付近の周波数で反射特性が低下する傾向にある。また、特に３５ＧＨｚ以上の高域では伝送損失が大幅に高くなってしまう問題や、１ＧＨｚ付近の周波数でリップルのような損失が発生してしまうことが報告されている。
【０００５】
本発明は上記事情に鑑み、広帯域において周波数特性の悪化を抑えつつ直流成分をカットすることができる電子回路、およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
上記目的を解決する本発明のうちの電子回路は、周波数帯域を低周波帯域と高周波帯域に２分割したときのその低周波帯域の直流成分をカットする第１コンデンサと、
上記高周波帯域をさらに細帯域に分割したときのその細帯域ごとの直流成分をカットする、その細帯域一つに対して一つが配備された複数の第２コンデンサとを備え、
上記第１コンデンサと上記複数の第２コンデンサそれぞれとが互いに並列に接続されたものであることを特徴とする。
【０００７】
上記背景技術で説明した周波数帯域を２分割して対応する技術では、広帯域に対応させようとすればするほど、コンデンサの分担周波数帯域が広がり、周波数特性が悪化してしまうと考えられる。本発明の電子回路によれば、高周波帯域をさらに細帯域に分割してコンデンサの分担周波数帯域を狭くしている。この結果、各周波数帯域に最適なコンデンサを使用することができ、広帯域において周波数特性の悪化を抑えつつ直流成分をカットすることができる。
【０００８】
ここで、本発明の電子回路において、上記第１コンデンサが、上記第２コンデンサよりも静電容量が大きなものであり、
上記複数の第２コンデンサは、互いに静電容量が異なるものである態様であってもよい。
【０００９】
静電容量が大きなコンデンサは、高い周波数になればなるほどインピーダンスが高くなり、十分な周波数特性を得ることができない。一方、静電容量が小さなコンデンサは、低い周波数になればなるほどインピーダンスが高くなり、十分な周波数特性を得ることができない。これらのことから、上記態様では、上記第１コンデンサおよび上記複数の第２コンデンサそれぞれを、各周波数帯域に好適な静電容量のものにすることができる。
【００１０】
また、本発明の電子回路において、帯状に延びる第１導電性パターンと、上記第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとを有し、上記第１コンデンサおよび上記複数の第２コンデンサそれぞれはいずれも、一方の電極が上記第１導電性パターンに接続されたものであって、
さらにこの電子回路が、上記第１コンデンサのもう一方の電極および上記複数の第２コンデンサそれぞれのもう一方の電極が共通に接続された、上記第２導電性パターンに繋がる導電性のリード板を有するものであることが好ましい。
【００１１】
このように、上記複数の第２コンデンサの電極を共通接続するばかりか、上記第１コンデンサの電極も加えて共通接続させることで、上記第１コンデンサのもう一方の電極を上記第２導電性パターンに接続させるための新たな接続部材が不要になり、小型化につながる。また、上記リード板によって上記複数の第２コンデンサそれぞれを一体化させることができ、回路製造が容易になる。
【００１２】
さらに、本発明の電子回路において、上記リード板は、上記複数の第２コンデンサのうち最も高周波の細帯域の直流成分をカットするコンデンサの電極が接続した接続位置が、他のコンデンサの電極が接続した接続位置よりも上記第２導電性パターンに近いものであることがより好ましい。
【００１３】
こうすることで、最も高周波の細帯域の直流成分をカットするコンデンサの、上記第１導電性パターンと上記第２導電性パターンを結ぶ接続長が短くなり、周波数特性の悪化が抑えられる。
【００１４】
なお、コンデンサの、第２導電性パターンとの接続長は、直流成分をカットする周波数帯域が高いコンデンサほど短いものであることがより好ましい。
【００１５】
また、本発明の電子回路において、帯状に延びる第１導電性パターンと、上記第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとを有し、上記第１コンデンサが、一端側の電極を上記第１導電性パターンに接続させその一端に対する他端側の電極を上記先端から持ち上げた姿勢で配備されたものであり、さらにこの電子回路が、上記第１コンデンサの上記他端側の電極と、上記第２導電性パターンを結ぶ導電性のリード板を有し、上記複数の第２コンデンサのいずれもが、それぞれの一対の電極が対向する方向に、上記リード板と上記第１導電性パターンとで挟み込まれたものである態様も好ましい。
【００１６】
この態様によれば、コンデンサを基板の厚さ方向（上下方向）に積み重ねて配置することができ、電子回路のより一層の小型化が実現される。
【００１７】
上記目的を解決する本発明のうちの電子回路の製造方法は、周波数帯域を低周波帯域と高周波帯域に２分割したときのその低周波帯域の直流成分をカットする低周波用コンデンサと、その高周波帯域をさらに細帯域に２分割したときの周波数が低い方の細帯域の直流成分をカットする第１チップコンデンサと、周波数が高い方の細帯域の直流成分をカットする第２チップコンデンサとを用意する準備工程と、
水平に延びる導電性のリード板の後端部分を水平に保ったまま先端部分をＶ字状の溝に押しつけ、その先端部分の側面形状をＶ字状とし、先端からそのＶ字状頂点まで傾斜した先端側傾斜部とそのリード板の水平部分からそのＶ字状頂点まで傾斜した水平側傾斜部とで挟まれた空間を形成するＶ字曲げ工程と、
上記先端側傾斜部の、上記空間側の面に、第１チップコンデンサの一方の電極を接続するとともに上記水平側傾斜部の、その空間側の面に、第２チップコンデンサの一方の電極を接続し、その第１チップコンデンサのもう一方の電極とその第２チップコンデンサのもう一方の電極との間に導体を配備させたリード一体化部材を得るリード一体化工程と、
帯状に延びる第１導電性パターンとその第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとが表面に設けられた基板のその第１導電性パターン上に上記導体が位置するとともにその第２導電性パターン上に上記リード板の後端が位置するように、上記Ｖ字状頂点を上に向けて上記リード一体化部材を配置し、その第１導電性パターンに上記導体を接続するとともにその第２導電性パターンに上記リード板の後端を接続するブリッジ工程と、
上記低周波用コンデンサを、上記先端側傾斜部の傾斜に沿って上記第１導電性パターンに向かって一対の電極が並ぶように配置し、その先端側傾斜部の、上記空間側の面とは反対側の面にその低周波用コンデンサの一方の電極を接続するとともにその第１導電性パターンにその低周波用コンデンサのもう一方の電極を接続する低周波用コンデンサ接続工程とを有することを特徴とする。
【００１８】
本発明の電子回路の製造方法によれば、上記低周波用コンデンサと上記第１チップコンデンサと上記第２チップコンデンサそれぞれが互いに並列に接続される。また、上記高周波帯域の直流成分をカットするコンデンサとして上記第１チップコンデンサと上記第２チップコンデンサを用いているため、コンデンサの分担周波数帯域が狭まり、各周波数帯域に最適なコンデンサを使用することができる。この結果、本発明の電子回路の製造方法によれば、広帯域において周波数特性の悪化を抑えつつ直流成分をカットすることができる電子回路を製造することができる。また、本発明の電子回路の製造方法では３つのコンデンサを実装させるが、上記リード一体化工程によって、第１チップコンデンサおよび上記第２チップコンデンサが一体化され、実装点数が減るとともに基板への実装が容易になる。さらに、第１チップコンデンサおよび上記第２チップコンデンサそれぞれが基板の厚さ方向に傾斜した姿勢で配備されるため、これらのチップコンデンサが基板の表面に沿って水平に配備されるよりも、基板表面の、これらのチップコンデンサが占める専有面積が小さくなる。また、第１チップコンデンサの上に上記低周波用コンデンサの一方の電極が配備され、しかも、この低周波用コンデンサも基板の厚さ方向に傾斜した姿勢で配備されるため、この低周波用コンデンサが基板の表面に沿って水平に配備されるよりも、基板表面の、この低周波用コンデンサが占める専有面積も小さくなる。したがって、本発明の電子回路の製造方法によれば、基板表面の省スペースに電子回路を製造することができる。
【００１９】
ここで、上記準備工程が、上記第１チップコンデンサの静電容量よりも小さな静電容量を有するチップコンデンサを上記第２チップコンデンサとして用意するとともに上記第１チップコンデンサの静電容量よりも大きな静電容量を有するコンデンサを上記低周波用コンデンサとして用意する工程であってもよい。
【００２０】
また、本発明の電子回路の製造方法において、上記ブリッジ工程が、上記第１導電性パターンに上記導体が接するとともに上記第２導電性パターンに上記リード板の後端が接するように上記リード一体化部材を配置し、その第１導電性パターンに上記導体を固着した後に、その第２導電性パターンに上記リード板の後端を固着する工程である態様が好ましい。
【００２１】
上記リード板の後端が上記第２導電性パターンから持ち上がった位置にあると、上記第１導電性パターンに上記導体を固着した後に、上記第２導電性パターンに上記リード板の後端を固着する際、持ち上がっている上記リード板の後端を押し下げなければならなくなる。上記導体が上記第１導電性パターンに固着されている状態で、上記リード板の後端を押し下げようとすると、その導体が上方に引っ張られ、固着されていた第１導電性パターンの一部が剥がれてしまう恐れがある。上記態様では、上記導体の最下部と上記リード板の後端とが同一水平面にあるため、上記導体が上記第１導電性パターンに固着されている状態で、上記リード板の後端を押し下げる必要がなく、第１導電性パターンの一部が剥がれてしまう恐れもない。
【発明の効果】
【００２２】
本発明によれば、広帯域において周波数特性の悪化を抑えつつ直流成分をカットすることができる電子回路、およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下図面を参照して本発明の実施の形態を説明する。
【００２４】
まず、本発明のうちの電子回路の製造方法の一実施形態について説明する。
【００２５】
本実施形態の電子回路の製造方法では、伝送回路等に組み込まれるものであって、５０ＧＨｚまでの広帯域において直流成分をカットする電子回路を製造する。ここで製造する電子回路は、３つのコンデンサを有し、各コンデンサに所定の周波数帯域における直流成分をカットする役目を分担させている。すなわち、０Ｈｚ以上５０ＧＨｚ以下までの広帯域をまず、０Ｈｚ以上１５ＧＨｚ以下の低周波帯域と１５ＧＨｚ以上５０ＧＨｚ以下の高周波帯域に２分割する。次いで、高周波帯域を３０ＧＨｚを境にして細帯域にさらに２分割する。以下、高周波帯域を細帯域に２分割したときの周波数が低い方の細帯域を低細帯域と称し、周波数が低い方の細帯域を高細帯域と称する。低細帯域の周波数は１５ＧＨｚ以上３０ＧＨｚ以下になり、高細帯域の周波数は３０ＧＨｚ以上５０ＧＨｚ以下になる。
【００２６】
ここで、静電容量が大きなコンデンサは、高い周波数になればなるほどインピーダンスが高くなり、十分な周波数特性を得ることができず、反対に、静電容量が小さなコンデンサは、低い周波数になればなるほどインピーダンスが高くなり、十分な周波数特性を得ることができない。このことから、本実施形態の電子回路の製造方法では、最初に、０Ｈｚ以上１５ＧＨｚ以下の低周波帯域の直流成分をカットするコンデンサとして、０．１μＦ〜０．２μＦ程度の、長さ１ｍｍ，幅０．５ｍｍ，高さ０．５ｍｍのセラミックコンデンサを用意する。このセラミックコンデンサは長さ方向に１対の電極が配備されたものである。また、１５ＧＨｚ以上３０ＧＨｚ以下の低細帯域の直流成分をカットするコンデンサとして、１００ｐＦ〜２００ｐＦ程度の、長さ０．３８ｍｍ，幅０．３８ｍｍ，高さ０．２ｍｍのマイクロチップコンデンサ（以下、第１チップコンデンサと称する）を用意する。さらに、３０ＧＨｚ以上５０ＧＨｚ以下の高細帯域の直流成分をカットするコンデンサとして、３０ｐＦ〜８０ｐＦ程度の、長さ０．３８ｍｍ，幅０．３８ｍｍ，高さ０．２ｍｍのマイクロチップコンデンサ（以下、第２チップコンデンサと称する）を用意する。これらのマイクロチップコンデンサは高さ方向に１対の電極が配備されたものであるが、高さ公差が大きく、マイクロチップコンデンサはその高さに合わせた極短接続を行わないと３０ＧＨｚから５０ＧＨｚの高い周波数帯域で周波数特性が悪化することが知られている。
【００２７】
次いで、水平に延びる導電性のリード板をＶ字状の溝が形成されたヒータステージの上にセットしＶ字曲げ工程を実施する。
【００２８】
図１は、ヒータステージの上にリード板をセットした様子を示す図であり、図２は、Ｖ字曲げ工程を実施している様子を示す図である。
【００２９】
図１及び図２に示すヒータステージ９００には加熱機構が配備されており、ヒータステージ９００の表面９０１が加熱される。また、ヒータステージ９００の上には、ヒータステージ９００に形成されたＶ字溝９０２に合致する先端形状の圧縮ツール９１０が配備されている。この圧縮ツール９１０は昇降自在なものである。
【００３０】
図１に示すように、水平に延びる導電性のリード板１０の後端側をブロック状の押さえ部材９３０によって押さえ込み、そのリード板１０の先端部分１１がＶ字溝９０２の上にくるようにリード板１０をヒータステージ９００の表面９０１にセットする。ここで、リード板１０の先端部分１１はＶ字溝９０２を完全に横断しておらず、リード板１０の先端１１ａは、ヒータステージ９００の表面９０１と非接触な状態にある。
【００３１】
次いで、圧縮ツール９１０をＶ字溝９０２に向けて降下させ、リード板１０の後端部分を水平に保ったまま、リード板１０の先端部分１１をＶ字溝９０２に押しつける。こうすることで、図２に示すように、リード板１０の先端部分１１の側面形状はＶ字状になり、その先端部分１１には、先端１１ａからＶ字状頂点ｔまで傾斜した先端側傾斜部１１１と、リード板１０の水平部分１２からＶ字状頂点ｔまで傾斜した水平側傾斜部１１２が形成される。
【００３２】
図３は、圧縮ツールをＶ字溝から上昇させたときのリード板を示す図である。
【００３３】
図３に示すように、圧縮ツール９１０をＶ字溝９０２から上昇させると、リード板１０の先端側には、先端側傾斜部１１１と水平側傾斜部１１２とで挟まれた空間Ｓが設けられている。
【００３４】
続いて、リード一体化工程が実施される。
【００３５】
図４は、リード一体化工程を実施している様子を示す図である。
【００３６】
準備工程で用意した第１チップコンデンサ２０と第２チップコンデンサ３０それぞれの一方の電極２１，３１に、熱を加えると溶融し冷えると固まる導電性の高温接合材４１を付けておき、リード板１０の先端側傾斜部１１１の、空間Ｓ側の面１１１ａに、第１チップコンデンサ２０の、高温接合材４１を付けた電極２１を置き、水平側傾斜部１１２の、空間Ｓ側の面１１２ａに、第２チップコンデンサ３０の、高温接合材４１を付けた電極３１を置く。次に、第１チップコンデンサ２０と第２チップコンデンサ３０それぞれのもう一方の電極、すなわち高温接合材４１を付けなかった電極２２，３２の間に金スズ（ＡｕＳｎ）ボール４２を置く。このＡｕＳｎボール４２は球状の導体であり、図４では点線で示されている。各電極２１，３１に付けられた高温接合材４１およびＡｕＳｎボール４２は、ヒータステージ表面９０１の熱によって溶融する。図４には、ＡｕＳｎボール４２が溶けて球体の形状を失い、空間Ｓの全域にわたって広がった様子が実線で示されている。以下、空間Ｓの全域にわたって拡がったＡｕＳｎボール４２を導体４２’と称することにする。ここで、リード板１０の長さが長い場合や幅が広い場合には不要部分を切断する。リード板１０は、接続長を短くするため可能な限り短くすることが好ましい。その後、ヒータステージ９００上のリード板１０に窒素ガスを吹き付けることによって高温接合材４１および導体４２’を冷却し、高温接合材４１および導体４２’が固まった後に、リード板１０をヒータステージ９００から取り出す。リード一体化工程が実施されることによって、第１チップコンデンサ２０および第２チップコンデンサ３０がリード板１０と一体化されたリード一体化部材２が得られる。
【００３７】
次いで、ブリッジ工程が実施される。このブリッジ工程では、まず、ガラス基板５０の上に、Ｖ字状頂点ｔを上に向けてリード一体化部材２を配置する。
【００３８】
図５は、基板の上に配置されたリード一体化部材を示す図である。
【００３９】
ガラス基板５０の表面には、帯状に延びる第１導電性パターン５１とその第１導電性パターン５１の先端５１ａから所定間隔をあけて帯状に延びる第２導電性パターン５２とが設けられている。リード一体化部材２は、導体４２’が第１導電性パターン５１上に位置するとともにリード板１０の後端１２ａが第２導電性パターン５２上に位置するように配置される。図５に示す、ガラス基板５０上に配置されたリード一体化部材２は、導体４２’が第１導電性パターン５１に接するとともにリード板１０の後端１２ａが第２導電性パターン５２に接している。まず、ガラス基板５０上に配置されたリード一体化部材２の導体４２’を再溶融させ第１導電性パターン５１に固着する。その後、リード板１０の後端１２ａを第２導電性パターン５２に固着する。
【００４０】
図６は、リード板の後端を第２導電性パターンに固着したときの様子を示す図である。      
【００４１】
リード板１０の後端１２ａと第２導電性パターン５２が接している箇所へ、導電性接着剤４３を塗布し、リード板１０の後端１２ａを第２導電性パターン５２に固着する。
【００４２】
図６では、リード板１０の後端１２ａと第２導電性パターン５２が接しているため、その後端１２ａを押し下げる必要がない。ここで、リード板１０は、接続長を短くするため可能な限り短くカットされており、リード板１０の後端１２ａが第２導電性パターン５２から浮きやすい。導電性接着剤４３を多めに塗布することで、浮いた状態の後端１２ａを第２導電性パターン５２に接続させようとすると、接続長が長くなり、周波数特性に影響が出る。そのため、リード板１０の後端１２ａが第２導電性パターン５２から浮いた状態にあると、その後端１２ａを押し下げなければならなくなる。そもそも、その後端１２ａを押し下げようとしても、リード板１０の長さが短いため曲がりにくく、製造性が低下する。また、導体４２’が第１導電性パターンに固着されている状態で、リード板１０の後端１２ａを押し下げようとすると、導体４２’が上方に引っ張られ、固着されていた第１導電性パターン５１の一部が剥がれてしまう恐れがある。しかしながら、図６に示すリード一体化部材２では、導体４２’の最下部とリード板１０の後端１２ａとが同一水平面にあるため、導体４２’が第１導電性パターン５１に固着されている状態で、リード板１０の後端１２ａを押し下げる必要がなく、第１導電性パターン５１の一部が剥がれてしまう恐れもない。
【００４３】
次に、低周波用コンデンサ接続工程が実施される。
【００４４】
図７は、低周波用コンデンサ接続工程を実施している様子を示す図である。
【００４５】
低周波用コンデンサ接続工程ではまず、ガラス基板５０に固着されたリード一体化部材２の先端側傾斜部１１１と第１導電性パターン５１との双方に高温接合材４１を塗布する。次いで、準備工程で用意したセラミックコンデンサ６０を、先端側傾斜部１１１の傾斜に沿って第１導電性パターン５１に向かって一対の電極６１，６２が並ぶように配置し（図中の矢印参照）、２００℃の雰囲気下に曝す。すなわち、リード一体化部材２の先端側傾斜部１１１の、空間Ｓ側の面１１１ａとは反対側の面１１１ｂにセラミックコンデンサ６０の一方の電極６１を接続するとともに第１導電性パターン５１にセラミックコンデンサ６０のもう一方の電極６２を接続する。
【００４６】
以上が、本実施形態の電子回路の製造方法の説明である。続いて、本実施形態の電子回路の製造方法によって製造された電子回路について説明する。
【００４７】
図８は、本実施形態の電子回路の製造方法によって製造された電子回路を側方から見た模式図であり、図９は、図８に示す電子回路を上方から見た模式図である。また、図１０は、図８に示す電子回路の回路図である。
【００４８】
図８に示す電子回路１は、本発明の電子回路の一実施形態にも相当する。この電子回路１は、０Ｈｚ以上１５ＧＨｚ以下の低周波帯域の直流成分をカットするセラミックコンデンサ６０と、１５ＧＨｚ以上３０ＧＨｚ以下の低細帯域の直流成分をカットする第１チップコンデンサ２０と、３０ＧＨｚ以上５０ＧＨｚ以下の高細帯域の直流成分をカットする第２チップコンデンサ３０とを備えており、図１０に示すように、これらのコンデンサ６０，２０，３０それぞれは互いに並列に接続されている。この電子回路１では、セラミックコンデンサ６０の一方の電極６２は第１導電性パターン５１に接続されており、第１チップコンデンサ２０および第２チップコンデンサ３０いずれの一方の電極２２，３２も、導体４２’を介して第１導電性パターン５１に接続されている。
【００４９】
また、図８に示す電子回路１は、導電性のリード板１０を有する。このリード板１０には、第１チップコンデンサ２０および第２チップコンデンサ３０それぞれのもう一方の電極２１，３１が共通接続されているばかりか、セラミックコンデンサ６０のもう一方の電極６１も加えて共通接続されている。したがって、セラミックコンデンサ６０の電極６１を第２導電性パターン５２に接続させるための新たな接続部材が不要になり、電子回路の小型化につながっている。さらに、１５ＧＨｚ以上５０ＧＨｚ以下の高周波帯域の直流成分をカットするチップコンデンサ２０，３０のうち、周波数が高い方の細帯域の直流成分をカットする第２チップコンデンサ３０の方が、もう一方の第１チップコンデンサ２０よりも第２導電性パターン５２に近い位置でリード板１０に接続している。すなわち、第１チップコンデンサ２０よりも第２チップコンデンサ３０の方が、第１導電性パターン５１と第２導電性パターン５２を結ぶ接続長が短く、周波数特性の悪化が抑えられている。また、リード板１０の、第２チップコンデンサ３０から第２導電性パターン５２に繋がる部分の形状は、第２チップコンデンサ３０の接続長が可能な限り短くなり、かつ応力吸収できるようにスロープ形状になっており、このスロープ形状に合わせて、第１チップコンデンサ２０およびセラミックコンデンサ６０が好適に接続されるように、リード板１０全体としては山なりの形状になっている。
【００５０】
またさらに、図８に示す電子回路１では、第１チップコンデンサ２０および第２チップコンデンサ３０それぞれがガラス基板５０の厚さ方向に傾斜した姿勢で配備されており、これらのチップコンデンサ２０，３０がガラス基板表面に沿って水平に配備されるよりも、基板表面の、これらのチップコンデンサ２０，３０が占める専有面積が小さくなっている。また、第１チップコンデンサ２０の上にセラミックコンデンサ６０の一方の電極６１が配備されており、しかも、このセラミックコンデンサ６０もガラス基板５０の厚さ方向に傾斜した姿勢で配備されている。このため、セラミックコンデンサ６０が基板表面に沿って水平に配備されるよりも、基板表面の、このセラミックコンデンサ６０が占める専有面積も小さくなっている。さらに、図９に示すように、３つのコンデンサ６０，２０，３０はいずれも、第１導電性パターン５１および第２導電性パターン５２の幅方向に大きくはみ出すことなく配備されている。したがって、本実施形態の電子回路１によれば、実装面積の省スペース化が実現されている。
【００５１】
図１１は、図８に示す電子回路を金属筐体に取り付ける様子を示す図である。
【００５２】
図８に示す電子回路１は、金属筐体７１に取り付けられる。図１１に示す金属筐体７１には、インピーダンスをマッチングさせるためのざぐり部７１１が設けられており、図８に示す電子回路１は、このざくり部７１１の上に取り付けられる。電子回路１の取り付けにあたっては、ざくり部７１１の周縁にシリコーン樹脂７２を塗布しておき、電子回路１との低応力接着を１５０℃の雰囲気化で行う。シリコーン樹脂７２は、表裏導通が必要な場合には導電性のものを用い、不要な場合には絶縁性のものを用いる。
【００５３】
図１２は、金属筐体に取り付けられた電子回路を他の基板と接続した様子を示す図である。
【００５４】
図１２に示すように、金属筐体７１に取り付けられた電子回路１に、必要に応じて、インターフェース基板７３等を隣接させ、ワイヤボンド７４やリボンで接続を行い、図８に示す電子回路を伝送装置の一部として組み込む。
【００５５】
図１３は、図８に示す電子回路の周波数特性を示すグラフである。
【００５６】
図１３に示すグラフの横軸は周波数を表し、縦軸は伝送損失の程度を表す。図８に示す電子回路１は、０Ｈｚ（ＤＣ）から５０ＧＨｚまでの広帯域において伝送損失がかなり抑えられており、従来問題になっていた、３５ＧＨｚ以上の高域における伝送損失が大幅に高くなってしまう問題や、１ＧＨｚ付近の周波数でリップルのような損失が発生してしまう問題が改善されている。これは、高周波帯域の直流成分をカットするコンデンサとして第１チップコンデンサ２０と上記第２チップコンデンサ３０との２つのコンデンサを用いているため、コンデンサの分担周波数帯域が狭まり、各周波数帯域に最適なコンデンサを使用することができたことによるものと考えられる。したがって、図８に示す電子回路１によれば、広帯域において周波数特性の悪化を抑えつつ直流成分をカットすることができる。
【００５７】
続いて、今まで説明した構成要素と同じ名称の構成要素にはこれまで用いた符号を付して、図８に示す電子回路の変形例をいくつか説明する。
【００５８】
図１４は、チップコンデンサを水平に配備させた変形例を示す図である。
【００５９】
図８に示す電子回路１では、第１チップコンデンサ２０および第２チップコンデンサ３０それぞれがガラス基板５０の厚さ方向に傾斜した姿勢で配備されていたが、実装スペースや周波数特性に余裕がある場合には、この図１４に示すように、第１チップコンデンサ２０および第２チップコンデンサ３０それぞれを、ガラス基板５０の表面に沿って水平に配備させてもよい。
【００６０】
図１５は、図４に示すＡｕＳｎボールに代えて台座を用いた変形例を示す図である。
【００６１】
図４に示す第１チップコンデンサ２０と第２チップコンデンサ３０それぞれの電極２２，３２の間には、球体のＡｕＳｎボール４２が置かれ、このＡｕＳｎボール４２が溶融されることで空間Ｓの全域は導体で埋められているが、球体のＡｕＳｎボール４２に代えて、導電性の三角柱の台座４４を横にして置いても良い。この台座４４は、高温接合材で形成したものであってもよく、金属ブロックであってもよい。高温接合材で形成した台座であれば、空間Ｓを完全に埋めるものでなくても、ヒータステージ表面９０１の熱によって溶融されることで、空間Ｓの全域にわたって拡がり空間Ｓは導体によって埋められる。一方、金属ブロックの台座を用いる場合には、その台座の形状を配置当初から空間Ｓを完全に埋める形状にしておく必要がある。
【００６２】
また、第１チップコンデンサ２０と第２チップコンデンサ３０それぞれの電極２２，３２にＡｕＳｎからなる高温接合材を塗布しておき、ＡｕＳｎボール４２に代えて、高温接合材の融点以上の融点を有する、例えばＡｕＧｅボール、ＡｕＳｉボール、あるいはＡｕメッキ銅合金ボールを用い、それぞれの電極２２，３２に塗布した高温接合材をヒータステージ表面９０１の熱によって溶融させ、高温接合材の融点以上の融点を有するボールと一体化させることで空間Ｓを埋めてもよい。
【００６３】
図１６は、ＧＳＧ（グランド  シグナル  グランド）マイクロストリップラインを設けた変形例を示す図である。
【００６４】
図１６に示すように、第１導電性パターン５１および第２導電性パターン５２を信号ラインＳにするとともに、ガラス基板５０に、小径ビア５３を設けたグラウンドラインＧＳＤを形成し、電子回路１にＧＳＧマイクロストリップライン構造を持たせてもよい。
【００６５】
図１７は、リード一体化部材のリード板の水平部分をわずかに傾斜させた変形例を示す図である。
【００６６】
上述のごとく、リード板１０の後端１２ａが第２導電性パターン５２から持ち上がった位置にあると第１導電性パターン５１の一部が剥がれてしまう恐れがあることから、導体４２’の最下部とリード板１０の後端１２ａとが同一水平面になるようにするため、リード一体化工程においてリード板１０の不要部分を切断する前に、図１７に示すように、リード板１０の後端１２ａを、Ｖ字状頂点ｔが向く方向とは逆の方向（図１７では上方向）に５°程度傾けておき、リード板１０の不要部分を切断する際に、導体４２’の最下部とリード板１０の後端１２ａとが同一水平面になるようにリード板１０の後端側を切断する。また、この図２１では、導体４２’の最上部がニッケル金メッキを施した銅ボール４２１によって形成されている様子が示されている。
【００６７】
図１８は、図１７に示す銅ボールを有するリード一体化部材を、Ｖ字状頂点を上に向けた状態で示す図である。
【００６８】
ブリッジ工程において、Ｖ字状頂点ｔを上に向けてリード一体化部材２が配置されると、その銅ボール４２１が導体４２’の最下部になる。銅ボール４２１は、第１チップコンデンサ２０と第２チップコンデンサ３０とのうちの第１チップコンデンサ２０寄りに配備されている。すなわち、リード板１０の先端１１ａ寄りに配備されており、Ｖ字状頂点ｔを上に向けた状態のリード一体化部材２の重心ｇは、銅ボール４２１、すなわち導体４２’の最下部よりリード板１０の後端１２ａ側にある。リード一体化部材２の重心ｇが、このようにリード板１０の後端１２ａ側にあることで、導体４２’が第１導電性パターン５１に固着された状態で、その後端１２ａが第２導電性パターン５２から持ち上がることを確実に防止することができる。
【００６９】
なお、これまでの説明では、１５ＧＨｚ以上５０ＧＨｚ以下の高周波帯域の直流成分をカットするコンデンサとして２つのコンデンサを用いたが、高周波帯域を３つ以上の細帯域に分割し、３つ以上のコンデンサを用いても良い。
【００７０】
以下、本発明の各種態様を付記する。
【００７１】
（付記１）
周波数帯域を低周波帯域と高周波帯域に２分割したときの該低周波帯域の直流成分をカットする第１コンデンサと、
前記高周波帯域をさらに細帯域に分割したときの該細帯域ごとの直流成分をカットする、該細帯域一つに対して一つが配備された複数の第２コンデンサとを備え、
前記第１コンデンサと前記複数の第２コンデンサそれぞれとが互いに並列に接続されたものであることを特徴とする電子回路。
【００７２】
（付記２）
前記第１コンデンサが、前記第２コンデンサよりも静電容量が大きなものであり、
前記複数の第２コンデンサは、互いに静電容量が異なるものであることを特徴とする付記１記載の電子回路。
【００７３】
（付記３）
帯状に延びる第１導電性パターンと、
前記第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとを有し、
前記第１コンデンサおよび前記複数の第２コンデンサそれぞれはいずれも、一方の電極が前記第１導電性パターンに接続されたものであって、
さらにこの電子回路が、前記第１コンデンサのもう一方の電極および前記複数の第２コンデンサそれぞれのもう一方の電極が共通に接続された、前記第２導電性パターンに繋がる導電性のリード板を有するものであることを特徴とする付記１記載の電子回路。
【００７４】
（付記４）
前記リード板は、前記複数の第２コンデンサのうち最も高周波の細帯域の直流成分をカットするコンデンサの電極が接続した接続位置が、他のコンデンサの電極が接続した接続位置よりも前記第２導電性パターンに近いものであることを特徴とする付記３記載の電子回路。
【００７５】
（付記５）
帯状に延びる第１導電性パターンと、
前記第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとを有し、
前記第１コンデンサが、一端側の電極を前記第１導電性パターンに接続させ該一端に対する他端側の電極を前記先端から持ち上げた姿勢で配備されたものであり、
さらにこの電子回路が、前記第１コンデンサの前記他端側の電極と、前記第２導電性パターンを結ぶ導電性のリード板を有し、
前記複数の第２コンデンサのいずれもが、それぞれの一対の電極が対向する方向に、前記リード板と前記第１導電性パターンとで挟み込まれたものであることを特徴とする付記１記載の電子回路。
【００７６】
（付記６）
周波数帯域を低周波帯域と高周波帯域に２分割したときの該低周波帯域の直流成分をカットする低周波用コンデンサと、該高周波帯域をさらに細帯域に２分割したときの周波数が低い方の細帯域の直流成分をカットする第１チップコンデンサと、周波数が高い方の細帯域の直流成分をカットする第２チップコンデンサとを用意する準備工程と、
水平に延びる導電性のリード板の後端部分を水平に保ったまま先端部分をＶ字状の溝に押しつけ、該先端部分の側面形状をＶ字状とし、先端から該Ｖ字状頂点まで傾斜した先端側傾斜部と該リード板の水平部分から該Ｖ字状頂点まで傾斜した水平側傾斜部とで挟まれた空間を形成するＶ字曲げ工程と、
前記先端側傾斜部の、前記空間側の面に、第１チップコンデンサの一方の電極を接続するとともに前記水平側傾斜部の、該空間側の面に、第２チップコンデンサの一方の電極を接続し、該第１チップコンデンサのもう一方の電極と該第２チップコンデンサのもう一方の電極との間に導体を配備させたリード一体化部材を得るリード一体化工程と、
帯状に延びる第１導電性パターンと該第１導電性パターンの先端から所定間隔をあけて帯状に延びる第２導電性パターンとが表面に設けられた基板の該第１導電性パターン上に前記導体が位置するとともに該第２導電性パターン上に前記リード板の後端が位置するように、前記Ｖ字状頂点を上に向けて前記リード一体化部材を配置し、該第１導電性パターンに前記導体を接続するとともに該第２導電性パターンに前記リード板の後端を接続するブリッジ工程と、
前記低周波用コンデンサを、前記先端側傾斜部の傾斜に沿って前記第１導電性パターンに向かって一対の電極が並ぶように配置し、該先端側傾斜部の、前記空間側の面とは反対側の面に該低周波用コンデンサの一方の電極を接続するとともに該第１導電性パターンに該低周波用コンデンサのもう一方の電極を接続する低周波用コンデンサ接続工程とを有することを特徴とする電子回路の製造方法。
【００７７】
（付記７）
前記準備工程が、前記第１チップコンデンサの静電容量よりも小さな静電容量を有するチップコンデンサを前記第２チップコンデンサとして用意するとともに前記第１チップコンデンサの静電容量よりも大きな静電容量を有するコンデンサを前記低周波用コンデンサとして用意する工程であることを特徴とする付記６記載の電子回路の製造方法。
【００７８】
（付記８）
前記ブリッジ工程が、前記第１導電性パターン上に前記導体が接するとともに前記第２導電性パターン上に前記リード板の後端が接するように前記リード一体化部材を配置し、該第１導電性パターンに前記導体を固着した後に、該第２導電性パターンに前記リード板の後端を固着する工程であることを特徴とする付記６記載の電子回路の製造方法。
【図面の簡単な説明】
【００７９】
【図１】ヒータステージの上にリード板をセットした様子を示す図である。
【図２】Ｖ字曲げ工程を実施している様子を示す図である。
【図３】圧縮ツールをＶ字溝から上昇させたときのリード板を示す図である。
【図４】リード一体化工程を実施している様子を示す図である。
【図５】基板の上に配置されたリード一体化部材を示す図である。
【図６】リード板の後端を第２導電性パターンに固着したときの様子を示す図である。
【図７】低周波用コンデンサ接続工程を実施している様子を示す図である。
【図８】本実施形態の電子回路の製造方法によって製造された電子回路を側方から見た模式図でありる。
【図９】図８に示す電子回路を上方から見た模式図である。
【図１０】図８に示す電子回路の回路図である。
【図１１】図８に示す電子回路を金属筐体に取り付ける様子を示す図である。
【図１２】金属筐体に取り付けられた電子回路を他の基板と接続した様子を示す図である。
【図１３】図８に示す電子回路の周波数特性を示すグラフである。
【図１４】チップコンデンサを水平に配備させた変形例を示す図である。
【図１５】図４に示すＡｕＳｎボールに代えて台座を用いた変形例を示す図である。
【図１６】ＧＳＧ（グランド  シグナル  グランド）マイクロストリップラインを設けた変形例を示す図である。
【図１７】リード一体化部材のリード板の水平部分をわずかに傾斜させた変形例を示す図である。
【図１８】図１７に示す銅ボールを有するリード一体化部材を、Ｖ字状頂点を上に向けた状態で示す図である。
【符号の説明】
【００８０】
１    電子回路
２    リード一体化部材
１０    リード板
１１    先端部分
１１１    先端側傾斜部
１１２    水平側傾斜部
ｔ    Ｖ字状頂点
１１ａ    先端
１２ａ    後端
Ｓ    空間
２０    第１チップコンデンサ
２１，２２    電極
３０    第２チップコンデンサ
３１，３２    電極
４２’    導体
５０    ガラス基板
５１    第１導電性パターン
５１ａ    先端
５２    第２導電性パターン
６０    セラミックコンデンサ
６１，６２    電極
９０２    Ｖ字溝
【図１】
2006147931.tif 000003
【図２】
2006147931.tif 000004
【図３】
2006147931.tif 000005
【図４】
2006147931.tif 000006
【図５】
2006147931.tif 000007
【図６】
2006147931.tif 000008
【図７】
2006147931.tif 000009
【図８】
2006147931.tif 000010
【図９】
2006147931.tif 000011
【図１０】
2006147931.tif 000012
【図１１】
2006147931.tif 000013
【図１２】
2006147931.tif 000014
【図１３】
2006147931.tif 000015
【図１４】
2006147931.tif 000016
【図１５】
2006147931.tif 000017
【図１６】
2006147931.tif 000018
【図１７】
2006147931.tif 000019
【図１８】
2006147931.tif 000020