(57)【要約】【課題】  電源電圧の切り換え中においても動作を継続することが可能な半導体集積回路を提供する。【解決手段】  電圧選択信号とクロック選択信号とを出力する電力制御部ＰＣ、第１、第２の周波数のいずれかを有するクロックを出力するクロック生成部ＣＧ、第１、第２の電圧のいずれかを有する電源電圧を出力する電源電圧制御部ＳＶＣ、回路部ＣＰを備え、回路部が処理を継続した状態で、クロック生成部は第１の周波数から第２の周波数へ変化したクロックを出力しその後電源電圧制御部は第１の電圧から第２の電圧へ第１の電圧変化率を有するように変化した電源電圧を出力し、また電源電圧制御部は第２の電圧から第１の電圧へ第２の電圧変化率を有するように変化した電源電圧を出力しその後クロック生成部は第１の周波数から第２の周波数へ変化したクロックを出力する。【選択図】  図１
2006215851.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２種類の電圧からいずれかの電圧を選択する電圧選択信号を出力する電力制御部と、
前記電圧選択信号に基づいて、任意の電圧変化率で電源電圧を生成して出力する電源電圧制御部と、
前記電源電圧を与えられて処理を行う回路部とを備え、
前記電源電圧制御部が、前記任意の電圧変化率で生成した前記電源電圧を出力している間、前記回路部は動作し続けていることを特徴とする半導体集積回路。
【請求項２】
少なくとも２種類の電圧からいずれかの電圧を選択する電圧選択信号と、少なくとも２種類のクロック周波数からいずれかのクロックを選択するクロック選択信号とを出力する電力制御部と、
前記クロック選択信号を与えられて、前記クロックを生成して出力するクロック生成部と、
前記電圧選択信号を与えられて、任意の電圧変化率で前記電源電圧を生成して出力する電源電圧制御部と、
前記クロック及び前記電源電圧を与えられて処理を行う回路部と
を備え、
前記回路部が第１の周波数を有するクロック及び第１の電圧を有する電源電圧で処理を行っている際に、前記第１の電圧より低い第２の電圧に前記電源電圧を切り替える場合、前記電力制御部からの信号に基づき、
前記クロック生成部は、前記第１の周波数より低い第２の周波数を有するクロックを出力し、その後、
前記電源電圧制御部は、前記第１の電圧から前記第２の電圧へ前記任意の電圧変化率で変化させた電源電圧を出力することを特徴とする半導体集積回路。
【請求項３】
前記回路部が前記第２の周波数を有するクロック及び前記第２の電圧を有する電源電圧で処理を行っている際に、前記第２の電圧から第１の電圧に前記電源電圧を切り替える場合、前記電力制御部からの信号に基づき、
前記電源電圧制御部は、前記第２の電圧から前記第１の電圧へ前記任意の電圧変化率で変化させた電源電圧を出力し、その後、
前記クロック生成部は、前記第１の周波数を有するクロックを出力することを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記電源電圧制御部は、
電源端子と参照電圧出力端子との間に直列に接続された第１の電流源及び第１のスイッチと、
前記第１の電圧が入力される第１の入力端子と前記参照電圧出力端子との間に直列に接続された第２のスイッチと、
前記第２の電圧として１種類の電圧が入力される第２の入力端子と前記参照電圧出力端子との間に直列に接続された第３のスイッチと、
前記参照電圧出力端子と接地端子との間に直列に接続された第４のスイッチ及び第２の電流源と、
前記参照電圧出力端子と前記接地端子との間に接続された容量と、
前記第１の入力端子からの前記第１の電圧と前記参照電圧出力端子からの参照電圧とを比較して第１の比較結果を出力する第１の電圧比較器と、
前記第２の入力端子からの前記第２の電圧と前記参照電圧出力端子からの前記参照電圧とを比較して第２の比較結果を出力する第２の電圧比較器と、
前記電圧選択信号と、前記第１及び第２の比較結果とを与えられ、前記第１〜第４のスイッチのオン／オフ動作を制御するスイッチング制御部とを有する最大電圧変化率制限部と、
前記電源端子に接続され、前記参照電圧出力端子から出力された前記参照電圧を与えられて、前記参照電圧を有する電圧を前記電源電圧として前記回路部に出力する電圧出力部とを備えることを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記スイッチング制御部は、
前記第１の電圧から前記第２の電圧に切り替える場合、
前記第４のスイッチのみをオンして前記容量から電流を放出して前記参照電圧出力端子の電圧を前記任意の電圧変化率で降下させていき、前記第２の比較結果に基づいて前記第３のスイッチのみをオンして前記第２の電圧を前記参照電圧出力端子から出力させ、
前記第２の電圧から前記第１の電圧に切り替える場合、
前記第１のスイッチのみをオンして前記容量に電流を注入して前記参照電圧出力端子の電圧を前記任意の電圧変化率で上昇させていき、前記第１の比較結果に基づいて前記第２のスイッチのみをオンして前記第１の電圧を前記参照電圧出力端子から出力させることを特徴とする請求項４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に係わり、特に電源電圧を変化させるときの変化率を制限する電源電圧制御部を備えた半導体集積回路に好適なものに関する。
【背景技術】
【０００２】
近年、半導体集積回路において、低消費電力化のために動作状態に応じて必要最小限の電源電圧まで降下させることが行われるようになってきた。
【０００３】
例えば、１００ＭＨｚ、１．２Ｖの半導体集積回路をデータ処理能力の余裕に応じて５０ＭＨｚ、０．９Ｖにパワーダウンして動作させることがある。このような場合、電源電圧の切り換えの前にクロックを１００ＭＨｚから５０ＭＨｚに落としてデータ処理を一旦停止し、次に電源電圧を１．２Ｖから０．９Ｖに下げて電圧が安定した後にデータ処理を再開するという手法が用いられていた。
【０００４】
逆に、１００ＭＨｚ、１．２Ｖに戻る場合は、電源電圧の切り換えの前にデータ処理を一旦停止し、電源電圧を０．９Ｖから１．２Ｖに上げて電圧が安定した後に、クロックを５０ＭＨｚから１００ＭＨｚに戻してデータ処理を再開していた。
【０００５】
これは、急激な電源電圧の遷移の最中には、クロックの同期ずれや回路遅延の揺らぎ等の問題があり、このような期間を避ける必要があるためである。
【０００６】
あるいはまた、電源電圧の急激な遷移に伴うオーバーシュートにより動作電圧から外れる期間が生じるという問題、即ち設計電圧が１．２Ｖ±０．０５Ｖおよび０．９Ｖ±０．０５Ｖとした場合に、その電圧範囲を超えることにより安定した動作を保障できなくなる事態を回避するためである。
【０００７】
そこで、従来は電源電圧の切り換えの前後は、電源電圧が安定するまでデータ処理を一旦停止しなければならず、処理速度の低下を招いていた。
【０００８】
以下に、従来の半導体集積回路を開示した文献名を記載する。
【特許文献１】特開２００３−３３０５４９号広報。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記事情に鑑み、電源電圧の切り換え中においても動作を継続することが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様による半導体集積回路は、
少なくとも２種類の電圧からいずれかの電圧を選択する電圧選択信号を出力する電力制御部と、
前記電圧選択信号に基づいて、任意の電圧変化率で電源電圧を生成して出力する電源電圧制御部と、
前記電源電圧を与えられて処理を行う回路部とを備え、
前記電源電圧制御部が、前記任意の電圧変化率で生成した前記電源電圧を出力している間、前記回路部は動作し続けていることを特徴とする。
【００１１】
また、本発明の一態様による半導体集積回路は、
少なくとも２種類の電圧からいずれかの電圧を選択する電圧選択信号と、少なくとも２種類のクロック周波数からいずれかのクロックを選択するクロック選択信号とを出力する電力制御部と、
前記クロック選択信号を与えられて、前記クロックを生成して出力するクロック生成部と、
前記電圧選択信号を与えられて、任意の電圧変化率で前記電源電圧を生成して出力する電源電圧制御部と、
前記クロック及び前記電源電圧を与えられて処理を行う回路部とを備え、
前記回路部が第１の周波数を有するクロック及び第１の電圧を有する電源電圧で処理を行っている際に、前記第１の電圧より低い第２の電圧に前記電源電圧を切り替える場合、前記電力制御部からの信号に基づき、
前記クロック生成部は、前記第１の周波数より低い第２の周波数を有するクロックを出力し、その後、
前記電源電圧制御部は、前記第１の電圧から前記第２の電圧へ前記任意の電圧変化率で変化させた電源電圧を出力することを特徴とする。
【発明の効果】
【００１２】
本発明の半導体集積回路によれば、電源電圧の切り換え中においても動作の継続が可能であることから、データ処理速度を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。
【００１４】
（１）実施の形態１
本発明の実施の形態１による半導体集積回路の回路構成を図１に示す。
【００１５】
この半導体集積回路は、電力制御部ＰＣと、電源電圧制御部ＳＶＣと、クロック生成部ＣＧと、回路部ＣＰとを備えている。
【００１６】
電力制御部ＰＣは、電源電圧を選択する電圧選択信号ＳＥＬ、可変電流源の電流量を制限する電流制御信号ＣＣＳ１及びＣＣＳ２とを電源電圧制御部ＳＶＣに出力し、クロックの周波数を選択するクロック選択信号ＣＬＫＳをクロック生成部ＣＧに出力する。
【００１７】
電源電圧制御部ＳＶＣは、電圧選択信号ＳＥＬを与えられて通常用いている電圧（例えば、１．２Ｖ）と、パワーダウンする際に用いる相対的に低い少なくとも１種類の電圧（例えば、０．９Ｖ）のいずれかを選択して、電源電圧ＶDDＶを出力する。このときに、電圧を降下させるときあるいは上昇させるときの最大電圧変化率は、電流制御信号ＣＣＳ１、ＣＣＳ２により調節が可能である。
【００１８】
また、電源電圧制御部ＳＶＣは、電源電圧ＶDDＶを変化させた場合に、変化後に安定した状態に到達したことを示す電圧状態信号ＶＳＴＡＴを出力し、電力制御部ＰＣ又はクロック生成部ＣＧに与える。
【００１９】
クロック生成部ＣＧは、基本クロックＣＬＫ０を入力され、クロック選択信号ＣＬＫＳに基づいて、少なくとも２種類の周波数（例えば、１００ＭＨｚあるいは５０ＭＨｚ）のいずれかをクロックＣＬＫとして出力する。
【００２０】
回路部ＣＰは、出力されたクロックＣＬＫと電源電圧ＶDDＶとを与えられて所定のデータ処理を行う。
【００２１】
このような構成を備えた本実施の形態１は、電源電圧を変化させる際に以下のように動作する。
【００２２】
先ず、通常用いる高い電圧（例えば、１．２Ｖ）から低い電圧（例えば、０．９Ｖ）へパワーダウンする際に、電力制御部ＰＣからクロック選択信号ＣＬＫＳが出力されてクロック生成部ＣＧに与えられる。クロック生成部ＣＧは、このクロック選択信号ＣＬＫＳに基づいて、クロックＣＬＫの周波数を通常用いている高い周波数（例えば、１００ＭＨｚ）からパワーダウン時に用いる低い周波数（例えば、５０ＭＨｚ）に低下させる。
【００２３】
その後、回路部ＣＰにおけるデータ処理を停止することなく、電力制御部ＰＣから電源電圧制御部ＳＶＣに電圧選択信号ＳＥＬ及び電流制御信号ＣＣＳ１、ＣＣＳ２が出力され、電源電圧制御部ＳＶＣに与えられる。電源電圧制御部ＳＶＣは、電圧選択信号ＳＥＬに基づいて、電源電圧ＶDDＶを通常用いている高い電圧から低い電圧に低下させる。その際に、電源電圧制御部ＳＶＣは最大電圧変化率を制限する機能を有しており、電流制御信号ＣＣＳ１、ＣＣＳ２で制御可能な所定の電圧変化率で電圧を低下させていく。
【００２４】
逆に、低い電圧から通常の高い電圧へ戻す際にも回路部ＣＰにおけるデータ処理を停止することない。この場合は、電力制御部ＰＣから電源電圧制御部ＳＶＣに電圧選択信号ＳＥＬ及び電流制御信号ＣＣＳ１、ＣＣＳ２が出力され、電源電圧制御部ＳＶＣに与えられる。電源電圧制御部ＳＶＣは、電圧選択信号ＳＥＬに基づいて、電源電圧ＶDDＶを低い電圧から通常用いている高い電圧へ上昇させる。その際に、同様に電源電圧制御部ＳＶＣは最大電圧変化率を制限する機能を有しているので、電流制御信号ＣＣＳ１、ＣＣＳ２で制御可能な所定の電圧変化率で電圧を上昇させていく。
【００２５】
次に、電力制御部ＰＣからクロック選択信号ＣＬＫＳが出力されてクロック生成部ＣＧに与えられる。クロック生成部ＣＧは、このクロック選択信号ＣＬＫＳに基づいて、クロックＣＬＫの周波数を低い周波数から通常用いている高い周波数に戻す。
【００２６】
このように、電源電圧ＶDDＶの電圧を変化させる際における最大電圧変化率の制限を行うことで、電源電圧ＶDDＶの遷移を緩やかでかつ一定の電圧変化で行うことができる。これにより、クロックの同期ずれは図示しないクロック同期調整回路がクロックの同期ずれを回路動作を継続しながら調整することが可能になり、回路動作に支障を与えないレベルまで低減することが可能である。
【００２７】
また、電源電圧ＶDDＶの遷移を緩やかにしたことでオーバーシュートもほとんど発生せず、電源電圧ＶDDＶが動作電圧規格外に外れることが防止される。
【００２８】
上述したように、従来は電源電圧の遷移がより短時間で急峻に行われていたため、クロックの同期ずれ等が生じたり、オーバーシュートにより動作電圧から外れる等の現象が生じる期間が存在し、データ処理を停止せざるを得なかった。これに対し、上記実施形態１によれば電源電圧の遷移をより緩やかに行うことで、このような期間の発生を防止することができる。この結果、回路部ＣＰにおけるデータ処理を停止することなく電圧の切り換えが可能となり、処理速度を向上させることができる。
【００２９】
（２）実施の形態２
本発明の実施の形態２による半導体集積回路に含まれる電源電圧制御部の回路構成を図２に示す。本実施の形態２は、上記実施の形態１における電源電圧制御部ＳＶＣの具体的な回路構成を示したものに相当する。
【００３０】
この電源電圧制御部ＳＶＣは、最大電圧変化率制限部１と、例えば演算増幅器から成る電圧比較器ＣＭ３及びＣＭ４、Ｐチャネル型ＭＯＳトランジスタＴ１及びＮチャネル型ＭＯＳトランジスタＴ２、出力端子ＯＵＴを有する電圧出力部とを備える。
【００３１】
最大電圧変化率制限回路１は、２種類の１．２Ｖ、０．９Ｖの電圧を入力され、電圧選択信号ＳＥＬに基づいて一方を選択して参照電圧ＶREF_Ｖを出力する。
【００３２】
電圧ＶDD端子と参照電圧ＶREF_Ｖ出力端子との間に、電流制御信号ＣＣＳ１により電流量の制御が可能な可変電流源ＣＳ１及び電流注入用のトランスミッションゲートスイッチＳＷ１０１が直列に接続され、１．２Ｖを入力とする入力端子と参照電圧ＶREF_Ｖ出力端子との間にトランスミッションゲートスイッチＳＷ１が接続され、０．９Ｖを入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間にトランスミッションゲートスイッチＳＷ２が接続され、さらに参照電圧ＶREF_Ｖ出力端子と接地電圧ＶSS端子との間に、電流排出用のトランスミッションゲートスイッチＳＷ１０２及び電流制御信号ＣＣＳ２により電流量の制御が可能な可変電流源ＣＳ２が直列に接続されている。
【００３３】
また、電圧比較器ＣＭ１は、正転入力端子に１．２Ｖが入力され、反転入力端子に参照電圧ＶREF_Ｖ出力端子が接続され、電圧比較器ＣＭ２は、正転入力端子に参照電圧ＶREF_Ｖ出力端子が接続され、反転入力端子に０．９Ｖが入力される。
【００３４】
電圧比較器ＣＭ１は、参照電圧ＶREF_Ｖ出力端子の電圧が１．２Ｖ以上に到達したか否かを示す信号を出力する。電圧比較器ＣＭ２は、参照電圧ＶREF_Ｖ出力端子の電圧が０．９Ｖ以下に到達したか否かを示す信号を出力する。
【００３５】
電圧比較器ＣＭ１、ＣＭ２から出力された信号は、スイッチング制御部ＳＷＣ１に入力される。このスイッチング制御部ＳＷＣ１は、電圧選択信号ＳＥＬが入力され、また電圧比較器ＣＭ１、ＣＭ２からの比較結果を示す信号が入力されて、トランスミッションゲートスイッチＳＷ１０１、ＳＷ１〜ＳＷ２、ＳＷ１０２のそれぞれのオン／オフを後述するように制御する。
【００３６】
また、参照電圧ＶREF_Ｖ出力端子と接地電圧ＶSS端子との間には、容量Ｃが接続されている。この容量Ｃは、トランスミッションゲートスイッチＳＷ１０１がオンしトランスミッションゲートスイッチＳＷ１０２がオフしているとき可変電流源ＣＳ１により電流を注入されて参照電圧ＶREF_Ｖ出力端子の電位を上昇させ、トランスミッションゲートスイッチＳＷ１０１がオフしトランスミッションゲートスイッチＳＷ１０２がオンしているとき可変電流源ＣＳ２により電流を排出されて参照電圧ＶREF_Ｖ出力端子の電位を下降させる。
【００３７】
このような構成を備えた最大電圧変化率制限回路１は、電圧の遷移中に最大変化率を制限するため、容量Ｃに電流を注入あるいは排出することによって、参照電圧ＶREF_Ｖ出力端子の電位変化を緩やかにする機能を備えている。
【００３８】
最大電圧変化率制限回路１から出力された電圧ＶREF_Ｖは、電圧比較器ＣＭ３及びＣＭ４の反転入力端子に入力される。電圧比較器ＣＭ３及びＣＭ４の正転入力端子は、出力端子ＯＵＴに接続されている。
【００３９】
電圧比較器ＣＭ３及びＣＭ４は共に、出力端子ＯＵＴの電位が参照電圧ＶREF_Ｖより低いか否かの判断を行い、出力端子ＯＵＴの電位が参照電圧ＶREF_Ｖより低い場合に、ローレベルの電圧を出力し、出力端子ＯＵＴの電位が参照電圧ＶREF_Ｖより高い場合に、ハイレベルの電圧を出力する。
【００４０】
電源電圧ＶDD端子と出力端子ＯＵＴとの間には、Ｐチャネル型ＭＯＳトランジスタＴ１のソース、ドレインが接続され、出力端子ＯＵＴと接地電圧ＶSS端子との間には、Ｎチャネル型ＭＯＳトランジスタＴ２のドレイン、ソースが接続されている。
【００４１】
電圧比較器ＣＭ３及びＣＭ４から、出力端子ＯＵＴの電位が参照電圧ＶREF_Ｖ以下であることを示すローレベルが出力されたとき、トランジスタＴ１がオンし、トランジスタＴ２がオフして、出力端子ＯＵＴの電位が上昇していく。逆に、電圧比較器ＣＭ３及びＣＭ４から、出力端子ＯＵＴの電位が参照電圧ＶREF_Ｖより高いことを示すハイレベルが出力されたときは、トランジスタＴ１がオフし、トランジスタＴ２がオンして、出力端子ＯＵＴの電位が下降していき、両者が一致するように制御される。
【００４２】
このような構成を備えた本実施の形態２における電圧制御部ＳＶＣは、以下のように動作する。
【００４３】
最大電圧変化率制限部１において、４個のトランスミッションゲートスイッチＳＷ１０１、ＳＷ１〜ＳＷ２、ＳＷ１０２のオン／オフがスイッチング制御部ＳＷＣ１によって切り換わることで、１．２Ｖと０．９Ｖのいずれか一方の電圧が基準電圧ＶREF_Ｖとして出力される。
【００４４】
このうち、トランスミッションゲートスイッチＳＷ１は入力された１．２Ｖを参照電圧ＶREF_Ｖ出力端子に出力し、トランスミッションゲートスイッチＳＷ２は０．９Ｖの電圧を参照電圧ＶREF_Ｖ出力端子に出力するものである。
【００４５】
また、トランスミッションゲートスイッチＳＷ１０１は、電圧ＶDD端子から可変電流源ＣＳ１を介して参照電圧ＶREF_Ｖ出力端子に接続された容量Ｃに電流を注入するものであり、トランスミッションゲートスイッチＳＷ１０２は可変電流源ＣＳ２を介して容量Ｃから電流を接地電圧ＶSS端子へ排出するものである。
【００４６】
電圧を１．２Ｖから０．９Ｖへ降下させるときは、トランスミッションゲートスイッチＳＷ１及びＳＷ２はオフし、トランスミッションゲートスイッチＳＷ１０１をオフしトランスミッションゲートスイッチＳＷ１０２はオンすることにより、容量Ｃから電流を排出して参照電圧ＶREF_Ｖ出力端子の参照電圧ＶREF_Ｖを降下させていく。
【００４７】
一方、電圧を０．９Ｖから１．２Ｖへ上昇させるときは、トランスミッションゲートスイッチＳＷ１及びＳＷ２をオフし、トランスミッションゲートスイッチＳＷ１０２をオフしトランスミッションゲートスイッチＳＷ１０１をオンすることで容量Ｃに電流を注入し、電圧を上昇させていく。
【００４８】
２つの電圧比較器ＣＭ１、ＣＭ２は、参照電圧ＶREF_Ｖ出力端子の参照電圧ＶREF_Ｖが１．２Ｖと０．９Ｖとの間での遷移を完了していずれか一方の電圧に到達したか否か判定するものである。
【００４９】
即ち、電圧比較器ＣＭ１は、参照電圧ＶREF_Ｖが１．２Ｖ以上に到達したか否かを判断し、１．２Ｖまで上昇するとそのことをスイッチング制御部ＳＷＣ１に通知する。電圧比較器ＣＭ２は、参照電圧ＶREF_Ｖが０．９Ｖ以下に到達したか否かを判断し、０．９Ｖまで降下するとそのことをスイッチング制御部ＳＷＣ１に通知する。
【００５０】
スイッチング制御部ＳＷＣ１は、電圧選択信号ＳＥＬに基づき、電流注入用のトランスミッションゲートスイッチＳＷ１０１または排出用のトランスミッションゲートスイッチＳＷ１０２のオン／オフを切り換えて、参照電圧ＶREF_Ｖ出力端子の電圧を下降又は上昇させていく。そして、電圧比較器ＣＭ１、ＣＭ２からの通知に基づいて、参照電圧ＶREF_Ｖが目標電圧に到達した時点で、いずれか一方の電圧レベルの入力端子と、参照電圧ＶREF_Ｖが生成される参照電圧ＶREF_Ｖ出力端子とを接続するトランスミッションゲートスイッチＳＷ１又はＳＷ２のいずれか一方をオンし、他方をオフする。
【００５１】
出力された参照電圧ＶREF_Ｖは、比較回路ＣＭ３及びＣＭ４の反転入力端子に入力される。比較回路ＣＭ３、ＣＭ４の正転入力端子には、出力端子ＶDDＶの電位が入力される。
【００５２】
比較回路ＣＭ３及びＣＭ４、トランジスタＴ１及びＴ２の動作は上記実施の形態１と同様であり、説明を省略する。
【００５３】
本実施の形態２によれば、電源電圧ＶDDＶを１．２Ｖから０．９Ｖに降下させる時、また０．９Ｖから１．２Ｖに戻す際に、トランスミッションゲートスイッチＳＷ１０１又はＳＷ１０２により参照電圧ＶREF_Ｖ出力端子の容量Ｃへの電流の注入量あるいは排出量を電流制御信号ＣＣＳ１、ＣＣＳ２により制御することで、電源電圧ＶDDＶの最大電圧変化率を制限することができる。
【００５４】
このような最大電圧変化率の制限を行うことで、電源電圧ＶDDＶの遷移を緩やかでかつ一定の電圧変化で行うことができる。その結果、クロック同期ずれはクロック同期調整回路がクロックの同期ずれを回路動作を継続しながら調整することが可能になり、回路動作に支障を与えないレベルまで低減することができる。
【００５５】
また、電源電圧ＶDDＶの遷移を緩やかにしたことでオーバーシュートもほとんど発生せず、電源電圧ＶDDＶが動作電圧規格外に外れることが防止される。その結果、データ処理を停止することなく電圧の切り換えが可能となり、処理速度が向上する。
【００５６】
例えば、１００ＭＨｚ、１．２Ｖの半導体集積回路を、現時点におけるデータ処理能力の余裕に応じて５０ＭＨｚ、０．９Ｖにパワーダウンして用いる場合を考える。
【００５７】
図３に示すように、電源電圧ＶDDＶを１．２Ｖから０．９Ｖに切り換える前に、クロックを１００ＭＨｚから５０ＭＨｚに落とす。
【００５８】
次に、データ処理を停止することなく、時点ｔ１において電源電圧ＶDDＶを１．２Ｖから緩やかに下げていく。時点ｔ２において電源電圧ＶDDＶが０．９Ｖで安定する。
【００５９】
逆に、１００ＭＨｚ、１．２Ｖへ戻す場合は、クロックを１００ＭＨｚから５０ＭＨｚに戻す前に、データ処理を停止することなく時点ｔ３において電源電圧ＶDDＶを０．９Ｖから緩やかに上げていく。そして、時点ｔ４において電源電圧ＶDDＶが１．２Ｖに到達して安定した後、クロックを５０ＭＨｚから１００ＭＨｚに戻す。
【００６０】
このように、本実施の形態２によればデータ処理を停止することなく継続した状態で電源電圧ＶDDＶを１．２Ｖから０．９Ｖへ、あるいはその逆に遷移することができる。このため、データ処理速度が向上する。
【００６１】
ところで、電源電圧ＶDDＶを下降又は上昇させる際に、クロックの分配法やクロックスキューの制御法等によって、あるいは電源電圧ＶDD端子と接地電圧ＶSS端子との間に寄生する容量の大きさ等によって最適な遷移時間は異なる。
【００６２】
そこで、例えばより遷移時間を短くすることができる場合には、図４に示されたように、電源電圧ＶDDＶを時点ｔ１において１．２Ｖから降下させていき、時点ｔ２より早い時点ｔ１１において０．９Ｖで安定させる。１．２Ｖに戻すときは、時点ｔ３から上昇させていき、時点ｔ４より早い時点ｔ１２において１．２Ｖで安定させる。あるいは、遷移時間をより長くする必要がある場合には、電源電圧ＶDDＶを時点ｔ１において１．２Ｖから降下させていき、時点ｔ２より遅い時点において０．９Ｖで安定させ、１．２Ｖに戻すときは、時点ｔ３から上昇させていき、時点ｔ４より遅い時点において１．２Ｖで安定させるように遷移時間を設定すればよい。
【００６３】
このように、本実施の形態２によれば、遷移時間を半導体集積回路の製造後においても電流制御信号ＣＣＳ１、ＣＣＳ２で容量Ｃへの電流の注入速度又は排出速度を変えることによって調整が可能である。
【００６４】
ここで、上記実施の形態２と対比するため、比較例としての半導体集積回路が備える電源電圧制御部の構成を図５に示す。
【００６５】
この比較例では、参照電圧ＶREF_Ｖを出力する参照電圧ＶREF_Ｖ出力端子と、１．２Ｖが入力される入力端子との間にトランスミッションゲートスイッチＳＷ２０１が接続され、参照電圧ＶREF_Ｖ出力端子と、０．９Ｖが入力される入力端子との間にトランスミッションゲートスイッチＳＷ２０２が接続されており、これらのトランスミッションゲートスイッチＳＷ２０１及びＳＷ２０２は電圧選択信号ＳＥＬにより制御される。他の構成は、上記実施の形態１におけるものと同様であり説明を省略する。
【００６６】
このような構成を備えた比較例によれば、電源電圧ＶDDＶを１．２Ｖから０．９Ｖへ降下させる場合、また１．２Ｖへ戻す場合に、電源電圧ＶDDＶは図６に示されるように変化する。
【００６７】
電源電圧ＶDDＶを１．２Ｖから０．９Ｖに切り換える前に、クロックを１００ＭＨｚから５０ＭＨｚに落とす。
【００６８】
次にデータ処理を停止し、時点ｔ１０１から電源電圧ＶDDＶを１．２Ｖから０．９Ｖへ向かって上記実施の形態より高速に下げていく。時点ｔ１０２において電源電圧ＶDDＶが０．９Ｖに到達するが、電圧が安定する時点ｔ１０３までに長い時間を要する。この時点ｔ１０３を経過した後に、データ処理を再開する。
【００６９】
逆に、１００ＭＨｚ、１．２Ｖへ戻す場合に先ずデータ処理を停止し、時点ｔ１０４において電源電圧ＶDDＶを０．９Ｖから１．２Ｖに急速に上昇させていく。時点ｔ１０５において電源電圧ＶDDＶが１．２Ｖに到達するが、電圧が安定する時点ｔ１０６までに長い時間を要する。時点ｔ１０６を経過した後、クロックを５０ＭＨｚから１００ＭＨｚに戻してデータ処理を再開する。
【００７０】
このように比較例によれば、電圧の切り替えをトランスミッションゲートスイッチＳＷ２０１及びＳＷ２０２のオン／オフのみで制御するので、電圧の降下及び上昇が急速になり、電圧が安定するまでに長い時間を要する。この間データ処理を停止する必要があり、処理効率が低下する。
【００７１】
これに対し、上記実施の形態１、２によれば、最大電圧変化率を制御して緩やかに電圧を変化させることにより、データ処理を継続しつつ電圧を遷移させることができるので、処理効率を向上させることが可能である。
【００７２】
（３）実施の形態３
図７に、本発明の実施の形態３による半導体集積回路が有する電源電圧制御部の構成を示す。本実施の形態３は、最大電圧変化率制限部２の構成が上記実施の形態２におけるものと相違する。
【００７３】
最大電圧変化率制限部２において、電源電圧ＶDD端子と参照電圧ＶREF_Ｖ出力端子との間に、可変電流源ＣＳ１１、トランスミッションゲートスイッチＳＷ１１が直列に接続され、また参照電圧ＶREF_Ｖ出力端子と接地電圧ＶSS端子との間に、トランスミッションゲートスイッチＳＷ１２と可変電流源ＣＳ１２が直列に接続されている。
【００７４】
トランスミッションゲートスイッチＳＷ１１はオンすることで参照電圧ＶREF_Ｖ出力端子に接続された容量Ｃに可変電流源ＣＳ１１を介して電流を注入するスイッチであり、トランスミッションゲートスイッチＳＷ１２がオンすると、参照電圧ＶREF_Ｖ出力端子の容量Ｃから可変電流源ＣＳ１２を介して電流を排出するものである。
【００７５】
比較器ＣＭ１１の正転入力端子に入力電圧ＶＩＮが入力され、反転入力端子が参照電圧ＶREF_Ｖ出力端子に接続されている。ここで入力電圧ＶＩＮは、入力電圧生成部ＩＶＧに１．２Ｖ及び０．９Ｖが入力され、電圧選択信号ＳＥＬによりいずれか一方が選択されることによって生成される。
【００７６】
比較器ＣＭ１１が、参照電圧ＶREF_Ｖ出力端子の参照電圧ＶREF_Ｖが入力電圧ＶＩＮと一致したと判断するとそのことがスイッチング制御部ＳＷＣ２に通知される。
【００７７】
スイッチング制御部ＳＷＣ２は、トランスミッションゲートスイッチＳＷ１１、ＳＷ１２のオン／オフを制御するものであり、これにより参照電圧ＶREF_Ｖ出力端子の参照電圧ＶREF_Ｖが入力電圧ＶＩＮに一致するように制御される。他の構成は上記実施の形態２と同様であり、説明を省略する。
【００７８】
本実施の形態３によれば、入力電圧ＶＩＮが離散的な電圧変化をした場合であっても、電圧が遷移していくときの最大電圧変化率が制限されるため、上記実施の形態１、２と同様の効果が得られる。
【００７９】
（４）実施の形態４
図８に、本発明の実施の形態４による半導体集積回路が有する電源電圧制御部の構成を示す。本実施の形態４の電源電圧制御部は、最大電圧変化率制限部３において、ｎ個（ｎは２以上の整数）のトランスミッションゲートスイッチと、アップ／ダウンカウンタＵＤＣとを備える点に特徴がある。
【００８０】
トランスミッションゲートスイッチＳＷ２１は、１．２０Ｖの電圧が入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間、トランスミッションゲートスイッチＳＷ２２は、１．１８Ｖの電圧が入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間、トランスミッションゲートスイッチＳＷ２３は、１．１６Ｖの電圧を入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間、トランスミッションゲートスイッチＳＷ２４は、１．１４Ｖの電圧を入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間、…、トランスミッションゲートスイッチＳＷ３６は、０．９０Ｖの電圧を入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間に、それぞれ直列に接続されている。
【００８１】
これらのトランスミッションゲートスイッチＳＷ２１〜ＳＷ３６は、アップ／ダウンカウンタＵＤＣによって順次オン／オフを制御される。
【００８２】
例えば、１．２０Ｖの電圧を供給している時は、当初トランスミッションゲートスイッチＳＷ２１がオンし、他のトランスミッションゲートスイッチＳＷ２２〜ＳＷ３６がオフしており、１．２０ＶがトランスミッションゲートスイッチＳＷ２１を介して参照電圧ＶREF_Ｖ出力端子に参照電圧ＶREF_Ｖとして出力されている。
【００８３】
この段階から０．９０Ｖまで電圧を降下させる際には、トランスミッションゲートスイッチＳＷ２２のみがオンして他は全てオフすることで１．１８Ｖが出力され、次にトランスミッションゲートスイッチＳＷ２３のみがオンして他は全てオフすることで１．１６Ｖが出力され、…、トランスミッションゲートスイッチＳＷ３６のみがオンして他は全てオフすることで０．９０Ｖが参照電圧ＶREF_Ｖとして出力される。このようにして、０．０２Ｖ間隔で順次電圧を降下させていくことができる。
【００８４】
逆に、０．９０Ｖから１．２０Ｖまで電圧を上昇させる場合は、当初はトランスミッションゲートスイッチＳＷ３６がオンし、他のトランスミッションゲートスイッチＳＷ２１〜ＳＷ３５がオフしており、０．９０Ｖが参照電圧ＶREF_Ｖ出力端子に参照電圧ＶREF_Ｖとして出力されている。この段階から、トランスミッションゲートスイッチＳＷ３４のみがオンして他は全てオフすることで０．９２Ｖが出力され、…、トランスミッションゲートスイッチＳＷ２１のみがオンして他は全てオフすることで１．２０Ｖが出力される。
【００８５】
このように本実施の形態４によれば、参照電圧ＶREF_Ｖのレベルを１．２Ｖから０．９Ｖまでの間０．０２Ｖ刻みで用意しておき、アップ／ダウンカウンタＵＤＣによりトランスミッションゲートスイッチＳＷ２１〜ＳＷ３６のスイッチング動作を連続的に切り換えていくことで、上記実施の形態１〜３と同様に電源電圧ＶDDＶの最大変化率を制限することができる。
【００８６】
ここで、単位時間当たりの最大電圧変化率は、電圧のステップの細かさとスイッチングを切り換えていくときの速度によって決定される。例えば、最大電圧変化率を最も低く設定する場合は、上述したように０．０２Ｖ刻みで全てのトランスミッションゲートスイッチＳＷ２１〜ＳＷ３６を順次オン／オフさせていく。
【００８７】
より最大電圧変化率を大きくする場合は、例えば０．０４Ｖ刻みで電圧が遷移していくように、一つ置きのトランスミッションゲートスイッチＳＷ２１、ＳＷ２３、ＳＷ２５、…、ＳＷ３３、ＳＷ３５、ＳＷ３６のオン／オフを制御する。さらに最大電圧変化率を大きくする場合は、例えば０．０６Ｖ刻みで電圧が遷移していくように、二つ置きのトランスミッションゲートスイッチＳＷ２１、ＳＷ２４、ＳＷ２７、ＳＷ３０、ＳＷ３３、ＳＷ３６のオン／オフを制御すればよい。
【００８８】
あるいはまた、電圧のステップの細かさは０．０２Ｖのままとして、スイッチングを切り換えていくときの速度の方で最大電圧変化率を設定してもよい。
【００８９】
（５）実施の形態５
図９に、本発明の実施の形態５による半導体集積回路の構成を示す。上記実施の形態２〜４における電圧制御部ＳＶＣが有する最大電圧変化率制限部１〜３は、いずれも通常用いる高い電圧１．２Ｖと、パワーダウンする際に用いる低い電圧０．９Ｖの２種類しか用意していない。これに対し、本実施の形態５における電圧制御部ＳＶＣが有する最大電圧変化率制限部４は、２種類に限らず３種類以上も含み得る電圧Ｖ１〜Ｖｎ（ｎは２以上の整数、Ｖ１＞Ｖ２＞・・・＞Ｖｎ）を用意している。
【００９０】
この最大電圧変化率制限部４は、電圧ＶDD端子と参照電圧ＶREF_Ｖ出力端子との間に、可変電流源ＣＳ１及び電流注入用のトランスミッションゲートスイッチＳＷ１０１が直列に接続され、最も高い電圧Ｖ１が入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間にトランスミッションゲートスイッチＳＷ１が接続され、次に電圧Ｖ２が入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間にトランスミッションゲートスイッチＳＷ２が接続され、…、下から２番目に低い電圧Ｖ（ｎ−１）が入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間に図示されていないトランスミッションゲートスイッチＳＷ（ｎ−１）が接続され、最も低い電圧Ｖｎが入力される入力端子と参照電圧ＶREF_Ｖ出力端子との間にトランスミッションゲートスイッチＳＷｎが接続され、さらに参照電圧ＶREF_Ｖ出力端子と接地電圧ＶSS端子との間に、電流排出用のトランスミッションゲートスイッチＳＷ１０２及び可変電流源ＣＳ２が直列に接続されている。
【００９１】
電圧比較器ＣＭ１の正転入力端子に電圧Ｖ１が入力され、反転入力端子に参照電圧ＶREF_Ｖ出力端子が接続され、電圧比較器ＣＭ２の正転入力端子に参照電圧ＶREF_Ｖ出力端子が接続され、反転入力端子に電圧Ｖ２が入力され、図示されていない電圧比較器ＣＭ３の正転入力端子に参照電圧ＶREF_Ｖ出力端子が接続され、反転入力端子に電圧Ｖ３が入力され、…、電圧比較器ＣＭｎの正転入力端子に参照電圧ＶREF_Ｖ出力端子が接続され、反転入力端子に電圧Ｖｎが入力される。
【００９２】
電圧比較器ＣＭ１は、参照電圧ＶREF_Ｖ出力端子の電圧が電圧Ｖ１以上に到達したか否かを示す信号を出力する。電圧比較器ＣＭ２は、参照電圧ＶREF_Ｖ出力端子の電圧が電圧Ｖ２以下になったか否かを示す信号を出力する。
【００９３】
電圧比較器ＣＭ３は、参照電圧ＶREF_Ｖ出力端子の電圧が電圧Ｖ３以下になったか否かを示す信号を出力し、…、電圧比較器ＣＭｎは、参照電圧ＶREF_Ｖ出力端子の電圧が電圧Ｖｎより低いか否かを示す信号を出力する。
【００９４】
電圧比較器ＣＭ１〜ＣＭｎから出力された信号は、スイッチング制御部ＳＷＣ４に入力される。このスイッチング制御部ＳＷＣ４は、電圧選択信号ＳＥＬが入力され、また電圧比較器ＣＭ１〜ＣＭｎからの比較結果を示す信号を入力されて、トランスミッションゲートスイッチＳＷ１〜ＳＷｎのそれぞれのオン／オフを制御する。他の構成は上記実施の形態２における電源電圧制御部と同様であり、説明を省略する。
【００９５】
本実施の形態５において、通常用いている最も高い電圧Ｖ１からパワーダウンのために電圧を降下させる際、電圧Ｖ２〜Ｖｎのうち所望の電圧が電圧選択信号ＳＥＬにより選択される。例えば、電圧Ｖ３が選択されたとすると、スイッチング制御部ＳＷＣ４により、トランスミッションゲートスイッチＳＷ１０１、ＳＷ１〜ＳＷｎが全てオフし、トランスミッションゲートスイッチＳＷ１０２のみがオンして参照電圧ＶREF_Ｖ出力端子の容量Ｃから電流が排出されていき、徐々にこの参照電圧ＶREF_Ｖ出力端子の電位が下降していく。
【００９６】
電圧比較器ＣＭ３により、参照電圧ＶREF_Ｖ出力端子の電位が電圧Ｖ３と同一になったことが検知されると、スイッチング制御部ＳＷＣ４により、トランスミッションゲートスイッチＳＷ３のみがオンし、他の全てのトランスミッションゲートスイッチＳＷ１０１、ＳＷ１〜ＳＷ２、ＳＷ４〜ＳＷｎ、ＳＷ１０２がオフする。これにより、参照電圧ＶREF_Ｖ出力端子からは安定した電圧Ｖ３を有する参照電圧ＶREF_Ｖが出力される。
【００９７】
電圧Ｖ３からもとの電圧Ｖ１に戻す際には、電圧選択信号ＳＥＬにより電圧Ｖ１が選択され、スイッチング制御部ＳＷＣ４によって、トランスミッションゲートスイッチＳＷ１〜ＳＷｎが全てオフし、トランスミッションゲートスイッチＳＷ１０１のみがオンして参照電圧ＶREF_Ｖ出力端子の容量Ｃに電流が注入されていき、徐々にこの参照電圧ＶREF_Ｖ出力端子の電位が上昇していく。
【００９８】
電圧比較器ＣＭ１により、参照電圧ＶREF_Ｖ出力端子の電位が電圧Ｖ１と同一になったことが検知されると、スイッチング制御部ＳＷＣ４によりトランスミッションゲートスイッチＳＷ１のみがオンし、他の全てのトランスミッションゲートスイッチＳＷ１０１、ＳＷ２〜ＳＷｎ、ＳＷ１０２がオフする。これにより、参照電圧ＶREF_Ｖ出力端子から安定した電圧Ｖ１に等しい参照電圧ＶREF_Ｖが出力される。
【００９９】
本実施の形態５によっても、上記実施の形態２と同様に最大電圧変化率制限回路４によって選択したいずれかの電圧の遷移中に最大変化率を制限することにより、電源電圧ＶDDＶの電位変化を緩やかにすることができる。
【０１００】
以上説明したように、上記実施の形態１〜５は、電源電圧制御部を備えた半導体集積回路において、少なくとも２種類の電圧を切り換える際に、電源電圧が遷移する時の最大電圧変化率を制限することができる。
【０１０１】
これにより、電源電圧の遷移を緩やかかつ一定の電圧変化で行い、クロック同期ずれや回路遅延の揺らぎを回路動作に支障を与えないレベルにし、またオーバーシュートもほとんど発生することがないので、データ処理を停止することなく電圧切り換えが可能である。従って、データ処理の効率を向上させることができる。
【０１０２】
このように、電源電圧を供給する回路のクロック分配方法やクロックスキューの制御、あるいは電源端子／接地端子間容量等によって、電源電圧の最適な遷移時間は異なる。そこで、最大電圧変化率の制限を制御信号で調整することにより、パワーダウン状態からの復帰時間、即ち電圧を上昇させていくときの遷移時間を調節したり、あるいは逆にパワーダウン状態へ移行させる遷移時間を調節することが、製品の試作後であっても可能であり、さらなる性能向上を図ることができる。
【０１０３】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。
【０１０４】
例えば、可変電流源の電流量の制御は、上記実施の形態２のような電流制御信号を与えられて行うものに限らない。例えば、ヒューズメモリ等のメモリを内蔵して、所定の値を記憶しておき、この値に基づく電流が流れるように制御してもよい。
【０１０５】
また、電圧の遷移が線形で緩やかな場合には、半導体集積回路の自己診断機能と組み合わせて、最適な電源電圧を半導体集積回路自身が判定し、電源電圧が遷移していく過程において途中のレベルで停止し、遷移する前の段階で設定した電圧を変更してもよい。
【図面の簡単な説明】
【０１０６】
【図１】本発明の実施の形態１による半導体集積回路の構成を示した回路図。
【図２】本発明の実施の形態２による半導体集積回路に含まれる電源電圧制御部の構成を示した回路図。
【図３】同実施の形態２において、電源電圧切り換え時における電圧及びクロックの遷移、並びにデータ処理を示すフローチャート。
【図４】同実施の形態２において、電源電圧切り換え時における最大電圧変化率の調整を行った時の電圧及びクロックの遷移、並びにデータ処理を示すフローチャート。
【図５】比較例による半導体集積回路に含まれる電源電圧制御部の構成を示した回路図。
【図６】同比較例において、電源電圧切り換え時における電圧及びクロックの遷移、並びにデータ処理を示すフローチャート。
【図７】本発明の実施の形態３による半導体集積回路に含まれる電源電圧制御部の構成を示した回路図。
【図８】本発明の実施の形態４による半導体集積回路に含まれる電源電圧制御部の構成を示した回路図。
【図９】本発明の実施の形態５による半導体集積回路に含まれる電源電圧制御部の構成を示した回路図。
【符号の説明】
【０１０７】
ＰＣ  電力制御部
ＳＶＣ  供給電圧制御部
ＣＧ  クロック生成部
ＣＰ  回路部
１〜４  最大電圧変化率制限部
ＳＷ１〜ＳＷｎ、ＳＷ１１〜ＳＷ１２、ＳＷ２１〜ＳＷ３６、ＳＷ１０１〜ＳＷ１０２  トランスミッションゲートスイッチ
ＣＳ１〜ＣＳ２、ＣＳ１１〜ＣＳ１２  可変電流源
ＣＭ１〜ＣＭ４、ＣＭ１１  電圧比較器
Ｔ１  Ｐチャネル型ＭＯＳトランジスタ
Ｔ２  Ｎチャネル型ＭＯＳトランジスタ
Ｃ  容量
【図１】
2006215851.tif 000003
【図２】
2006215851.tif 000004
【図３】
2006215851.tif 000005
【図４】
2006215851.tif 000006
【図５】
2006215851.tif 000007
【図６】
2006215851.tif 000008
【図７】
2006215851.tif 000009
【図８】
2006215851.tif 000010
【図９】
2006215851.tif 000011