(57)【要約】【課題】フィルタの調整に関し、高精度かつ高速の調整を実現できることを提供することを目的とするものである。【解決手段】狭帯域バンドパスフィルタを構成するｇｍ−Ｃフィルタ４の中心周波数を目標周波数に調整する。そのため、テスト信号発生器６と、カウンタ７と、周波数検出器８と、アップダウンカウンタ９と、加算器１３と、平均化器１４と、デジタル・アナログコンバータ(ＤＡＣ)３とを設ける。調整結果判定回路１１は、毎回の調整値を判定しスイッチ１２をＯＮ／ＯＦＦすることで調整値の精度向上と調整時間の短縮を実現する。マイコンメモリ１は、調整完了時のアップダウンカウンタ９の出力値を記憶し、再調整時にはその記憶値をＤＡＣ３に与えることで調整時間を短縮する。【選択図】図１
2006033131.tif 000002
【特許請求の範囲】
【請求項１】
バンドパスフィルタの中心周波数の成分を含んだテスト信号を前記バンドパスフィルタに与えるための手段と、
前記テスト信号に対して前記バンドパスフィルタの出力に現れる振動波形の周期を計測することにより前記バンドパスフィルタの中心周波数を検出するための手段と、
前記検出された中心周波数と前記目標周波数との差を表す調整信号に応じて前記バンドパスフィルタの中心周波数を調整するための手段と、
前記調整した結果を判定制御する手段と
前記調整した結果を累積し平均値を最終調整結果とする手段を備え、
前記最終調整結果を記憶し、再調整時には前記記憶した調整結果をもって前記バンドパスフィルタの中心周波数を調整するように構成されたことを特徴とするバンドパスフィルタ自動調整回路。
【請求項２】
請求項１記載のバンドパスフィルタ自動調整回路において、
中心周波数調整は設定によりＮ回調整を行なうことを特徴とするフィルタ自動調整回路。
【請求項３】
請求項１記載のバンドパスフィルタ自動調整回路において、
前記調整した結果を判定する制御は、毎回調整結果を判定することを特徴とするフィルタ自動調整回路。
【請求項４】
請求項１記載のバンドパスフィルタ自動調整回路において、
前記調整した結果を判定する制御は、判定した調整結果に対して調整結果を累積するかしないかを切替えることを特徴とするフィルタ自動調整回路。
【請求項５】
請求項１記載のバンドパスフィルタ自動調整回路において、
前記調整した結果を判定する制御は、任意の調整範囲内に調整した結果が任意の回数連続または累積で続いた場合、調整した結果の累積を開始する手段と、
前記累積開始から、任意の調整範囲内に調整した結果が任意の回数連続または累積で続いた場合、累積した調整結果を平均し最終調整結果とすることを特徴とするフィルタ自動調整回路。
【請求項６】
請求項１記載のバンドパスフィルタ自動調整回路において、前記調整した結果を判定する制御は、調整された結果自身の値を判定するか、または目標周波数との差を判定するかを特徴とするフィルタ自動調整回路。
【請求項７】
請求項１〜５のいずれか１項に記載のフィルタ自動調整回路を受信部に有することを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ自動調整回路に関し、通信機器の受信部などに使用される狭帯域バンドパスフィルタの中心周波数を自動的に調整するための回路の調整精度改善及び調整時間短縮に関するものである。
【背景技術】
【０００２】
図４は従来のフィルター調整法及び装置の図である。図４において、４は通信機器の受信部を表しており、特性周波数調整可能なｇｍ−Ｃフィルタから構成される。図４のマイコンメモリ１、自動調整回路２、ＰＬＬ回路１０、ＤＡＣ回路３は、フィルタ４の中心周波数ｆ０を目標周波数ｆ０ｒに調整するためのフィルタ自動調整回路を構成している。マイコンメモリ１は、メモリ付きのマイクロコンピュータで構成されたコントローラであって、自動調整回路２に調整命令を与える。
【０００３】
自動調整回路２は、分周器５、テスト信号発生器６、カウンタ７、周波数検出器８、アップダウンカウンタ９、調整結果判定回路１１、スイッチ１２、加算器１３、平均化器１４を備えており、パルス信号を利用してフィルタ４の中心周波数ｆ０をデジタル方式で高精度に検出・調整するものである。まず分周器５は、基準信号としてＰＬＬ回路１０から与えられたクロック信号(周波数ｆｃｌｋ：例えば９３．６ＭＨｚ)を分周するための回路ブロックである。テスト信号発生器６は、マイコンメモリ１からの調整命令により起動されると、分周されたクロック信号からテスト信号を発生し、これをフィルタ４に与える。これに応答してフィルタ４の出力には周波数ｆ０の振動波形が現れる。カウンタ７は、基準信号としてＰＬＬ１０から与えられたクロック信号を用いて、フィルタ４の出力に現れる振動波形の周期を計測するための回路ブロックである。周波数検出器８は、カウンタ７による計測結果からフィルタ４の中心周波数ｆ０を検出し、この中心周波数ｆ０と目標周波数ｆ０ｒとの差、すなわちΔｆをアップダウンカウンタ９に伝える。アップダウンカウンタ９は周波数誤差Δｆに応じて出力値を変化させる。ＤＡＣ３はアップダウンカウンタ９の出力値を調整信号として受け取り、当該調整信号に応じた制御出力(電圧または電流)をフィルタ４に与えることにより、当該フィルタ４の中心周波数ｆ０を調整する。
【０００４】
また調整を確実にするため、自動調整回路２は、Δｆがある一定範囲（Δｆの許容
範囲）の値に、一定の回数連続で入るまで調整動作を繰り返す。
【０００５】
なお、この出願の発明に関する先行技術文献情報としては、例えば特許文献１が知られている。
【特許文献１】特開２００２−９４３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図５は、従来のフィルタ周波数動作を示したものである。横軸は調整時間を示し、縦軸はある時刻の調整結果周波数を示している。点線は任意に設定したΔｆの許容範囲で、この範囲内に調整結果が連続で入ったとき、その最終調整結果をフィルタの最終調整周波数値として、調整動作を終了する。この図において、任意の範囲内に連続５回続けて入ったとき調整終了とした場合、Ａ点が調整終了時刻で、Ａ点の調整結果がフィルタの最終調整値となる。このとき、フィルタ調整時間と調整精度との間には、トレードオフの関係がある。
【０００７】
図６は調整時間と調整精度の関係を示したものである。この図６（ａ）において、横軸は調整時間を示し、縦軸はある時刻の調整結果周波数を示している。調整結果がΔｆの許容範囲に連続５回入ったとき、調整終了とする。ここで、Δｆの許容範囲を広くした場合Δｆ１（＞Δｆ２）とし、ｔ１は調整終了時刻である。図６（ｂ）はこのときの調整精度分布である。横軸は周波数を示し、ｆは目標周波数で縦軸は調整精度を示している。このときの調整精度値をσ１とする。次にΔｆの許容範囲を狭くした場合Δｆ２とし、ｔ２は調整終了時刻である。図６（ｃ）はこのときの調整精度分布である。横軸は周波数を示し、ｆは目標周波数で縦軸は調整精度を示している。このときの調整精度値をσ２とする。ここで、Δｆの許容範囲を広くした場合Δｆ１、調整時刻ｔ１はΔｆの許容範囲を狭くした場合Δｆ２より短縮されるが、調整精度σ１はσ２より悪くなる。また、Δｆの許容範囲を狭くした場合Δｆ２、調整精度σ２はσ１よりよくなるが、調整時刻ｔ２はΔｆの許容範囲を広くした場合Δｆ１より遅くなる。
【０００８】
また、フィルタ自身や外部からのノイズによって調整動作が乱され、調整ができなかったりした場合、調整精度が悪くなったり、調整時間が長くなる。
【０００９】
従来のフィルタ調整方式の場合以上のような問題がある。
【００１０】
本発明は上記従来の課題を解決するものであり、携帯電話システムの受信部等に使用される狭帯域バンドパスフィルタの中心周波数調整に適した、高速かつ、ノイズなどによる誤動作の影響を減少し、高精度を可能にしたフィルタ自動調整回路を提供することにある。
【課題を解決するための手段】
【００１１】
この目的を達成するために本発明の図１においては、調整結果を判定してスイッチを制御する調整結果判定器と、調整結果を加算する加算器と、加算した結果を平均化する平均化器と、調整結果を加算器に加えるかどうかを切り替えるスイッチとを備えたものとなる。
【発明の効果】
【００１２】
以上のように本発明は、特性周波数を調整できるフィルタと、フィルタの調整命令を出すマイコンと、フィルタの入力に加えられたテスト信号に対するフィルタ出力の応答結果に応じてフィルタの特性周波数を制御する制御回路と、調整の結果を毎回判定する判定回路と、判定の結果に応じて調整結果を累計する加算器と、累計した調整結果と累計回数から調整結果の平均値を計算する平均化器とを備え、調整時には設定により一定回数の調整を行い調整結果を累計し平均値を最終調整結果とすることでノイズによる誤動作を軽減させ、必要なら毎回の調整値に応じて累計の開始、中断、再開、終了を行うことで高精度なフィルタ調整を可能とすることができる優れたフィルタ調整回路を実現できるものである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１４】
（実施の形態１）
図１は、第１の実施の形態におけるフィルタ特性調整回路のブロック図を示すものである。図１において、４は通信機器の受信部を表しており、特性周波数調整可能なｇｍ−Ｃフィルタから構成される。図１のマイコンメモリ１、自動調整回路２、ＰＬＬ回路１０、ＤＡＣ回路３は、フィルタ４の中心周波数ｆ０を目標周波数ｆ０ｒに調整するためのフィルタ自動調整回路を構成している。マイコンメモリ１は、メモリ付きのマイクロコンピュータで構成されたコントローラであって、自動調整回路２に調整命令を与える。また、自動調整回路２から最終調整値が出力され、マイコンメモリに記憶される。また、再調整時にマイコンメモリに記憶しておいた調整値をＤＡＣに書き込むことにより、フィルタが再調整される。
【００１５】
自動調整回路２は、分周器５、テスト信号発生器６、カウンタ７、周波数検出器８、アップダウンカウンタ９、調整結果判定回路１１、スイッチ１２、加算器１３、平均化器１４を備えており、パルス信号を利用してフィルタ４の中心周波数ｆ０をデジタル方式で高精度に検出・調整するものである。まず分周器５は、基準信号としてＰＬＬ回路１０から与えられたクロック信号(周波数ｆｃｌｋ：例えば９３．６ＭＨｚ)を分周するための回路ブロックである。テスト信号発生器６は、マイコンメモリ１からの調整命令により起動されると、分周されたクロック信号からテスト信号を発生し、これをフィルタ４に与える。これに応答してフィルタ４の出力には周波数ｆ０の振動波形が現れる。カウンタ７は、基準信号としてＰＬＬ１０から与えられたクロック信号を用いて、フィルタ４の出力に現れる振動波形の周期を計測するための回路ブロックである。周波数検出器８は、カウンタ７による計測結果からフィルタ４の中心周波数ｆ０を検出し、この中心周波数ｆ０と目標周波数ｆ０ｒとの差、すなわちΔｆをアップダウンカウンタ９に伝える。アップダウンカウンタ９は周波数誤差Δｆに応じて出力値を変化させる。ＤＡＣ３は調整値を記憶する機能を持ち、アップダウンカウンタ９の出力に応じて記憶している調整値を変化させ、当該調整値に応じた制御出力(電圧または電流)をフィルタ４に与えることにより、当該フィルタ４の中心周波数ｆ０を調整する。また調整結果判定回路１１は、アップダウンカウンタ９の出力から調整結果がマイコンより設定されたΔｆの許容範囲に入っているかをマイコンより設定された任意の回数判定をし、判定終了後スイッチ１２に制御信号を送る。このときの判定方法はΔｆの許容範囲に任意の回数連続で入った場合と、途中で範囲外の調整結果は消去し、累積で任意の回数入った場合のどちらかに設定できる。スイッチ１２は切り替えてアップダウンカウンタの出力を加算器に接続(スイッチがＯＮ)または切断(スイッチＯＦＦ)する。スイッチがＯＦＦのとき、従来通り調整結果がＤＡＣ３に設定され、当該調整信号に応じた制御出力(電圧または電流)をフィルタ４に与え、引き続き調整動作を行なう。スイッチがＯＮのとき、再度、調整結果判定回路１１で、マイコンより設定されたΔｆの許容範囲に入っているかをマイコンより設定された任意の回数判定をし、Δｆの許容範囲内のデータのみを加算器に出力する。このときの判定方法はΔｆの許容範囲に任意の回数連続で入った場合と、途中で範囲外の調整結果は消去し、累積で任意の回数入った場合のどちらかに設定できる。加算器１３はアップダウンカウンタ９の出力をマイコンメモリの設定によりＮ回まで累計し累計値を出力する。平均化器は加算器の出力と、マイコンメモリの設定値Ｎ回を元にアップダウンカウンタ出力の平均値を計算し出力する。この平均値をフィルタの最終調整値とし、調整動作を終了させる。
【００１６】
図３は本発明のフィルタ周波数動作を示したものである。横軸は調整時間を示し、縦軸はある時刻の調整結果周波数を示している。調整開始にはフィルタ周波数はある初期値ｆ０にあり、毎回調整ごとに目標周波数ｆに近づいていく。まず調整結果判定回路１１でマイコンより設定されたΔｆの許容範囲をΔｆ３とし、調整結果が５回累積で入ればＯＫになるように設定する。図３より調整結果判定回路１１で時刻ｔ３の１回目より調整結果判定を開始している。この場合設定されたΔｆの許容範囲外と判定する。このとき、調整結果判定回路１１でΔｆの許容範囲Δｆ３に累積５回まで調整結果が入るまでは、スイッチ１２はＯＦＦとなり、アップダウンカウンタ９の出力はＤＡＣに設定され、通常調整が行なわれる。時刻ｔ４の３回目の調整結果判定よりΔｆの許容範囲Δｆ３に調整結果が入り、その後４回連続まで入っている。ところが、時刻ｔ５で調整誤動作などにより７回目の調整結果判定がΔｆの許容範囲外に出た場合、このデータは消去される。次に時刻ｔ６の８回目の調整結果判定で再度Δｆの許容範囲内に調整結果が入った場合、３回目から６回目と８回目の累計５回調整結果がΔｆの許容範囲内Δｆ３に入ったことになる。ここで、調整結果がΔｆの許容範囲Δｆ３に連続５回入るように設定した場合は、再度、連続５回入るまで調整結果判定を続ける。次に時刻ｔ６でスイッチ１２がＯＮになり、アップダウンカウンタの出力結果が加算器１３に接続される。次に時刻ｔ８より調整結果判定回路で、Δｆの許容範囲Δｆ４とし、調整結果が５回累積で入ればＯＫになるように設定する。このとき、Δｆ４は前記Δｆ３より範囲が狭いほど調整精度結果がよくなる。時刻ｔ７の１４回目の調整結果判定よりΔｆの許容範囲Δｆ４に調整結果が入り、その後３回連続まで入っている。ところが、時刻ｔ８で調整誤動作などにより１７回目の調整結果判定がΔｆの許容範囲外に出た場合、このデータは消去される。次に時刻ｔ９の１８回目の調整結果判定で再度Δｆの許容範囲内に調整結果が入り、時刻ｔ９で調整誤動作などにより１９回目の調整結果判定がΔｆの許容範囲外に出た場合、このデータは消去される。次に時刻ｔ１０の２０回目の調整結果判定で再度Δｆの許容範囲内に調整結果が入った場合、１４回目から１５回目と１８回目と２０回目の累計５回調整結果がΔｆの許容範囲内Δｆ４に入ったことになる。ここで、調整結果がΔｆの許容範囲Δｆ３に連続５回入るように設定した場合は、再度、連続５回入るまで調整結果判定を続ける。次に１４回目から１５回目と１８回目と２０回目の調整結果を加算器１３に入力し、１６回目と１９回目の調整結果は加算器１３には入力せず消去する。加算器１３で前記１４回目から１５回目と１８回目と２０回目の調整結果の加算値を平均化器１４でマイコンから設定された調整結果判定累積回数の５で割り算した結果を最終調整結果としてＤＡＣ３に設定し、時刻ｔ１０で調整終了とする。
【００１７】
（実施の形態２）
図２は、第２の実施の形態におけるフィルタ特性調整回路のブロック図を示すものである。第１の実施の形態に対し、アップダウンカウンタ９が調整値を記憶する機能を持ち、アップダウンカウンタ９の出力は調整周波数に対応する。調整結果判定回路１１は周波数調整期８の出力から調整結果がマイコンより設定されたΔｆの許容範囲に入っているかをマイコンより設定された任意の回数判定をし、判定終了後スイッチ１２に制御信号を送る。ＤＡＣ３は調整値を記憶する機能を持たず、アップダウンカウンタ９の出力を調整値とし、この調整値自身を累積し平均化したものを最終調整値とし、当該調整値に応じた制御出力(電圧または電流)をフィルタ４に与えることにより、当該フィルタ４の中心周波数ｆ０を調整する。その他の構成及び動作は第１の実施の形態に準じる。
【産業上の利用可能性】
【００１８】
以上のように本発明は、特性周波数を調整できるフィルタと、フィルタの調整命令を出すマイコンと、フィルタの入力に加えられたテスト信号に対するフィルタ出力の応答結果に応じてフィルタの特性周波数を制御する制御回路と、調整の結果を毎回判定する判定回路と、判定の結果に応じて調整結果を累計する加算器と、累計した調整結果と累計回数から調整結果の平均値を計算する平均化器とを備え、調整時には設定により一定回数の調整を行い調整結果を累計し平均値を最終調整結果とすることでノイズによる誤動作を軽減させ、必要なら毎回の調整値に応じて累計の開始、中断、再開、終了を行うことで高精度なフィルタ調整を可能とすることができる優れたフィルタ調整回路を実現できるものである。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態におけるフィルタ特性調整装置のブロック図
【図２】本発明の第２の実施形態におけるフィルタ特性調整装置のブロック図
【図３】本発明のフィルタ特性調整装置の調整過程を説明する図
【図４】従来のフィルタ特性調整装置のブロック図
【図５】従来のフィルタ特性調整装置の調整過程を説明する図
【図６】従来のフィルタ特性調整装置の課題を説明する図
【符号の説明】
【００２０】
１  マイコンメモリ
２  特性調整装置
３  ＤＡＣ
４  フィルタ装置
５  分周器
６  テスト信号発生器
７  カウンタ
８  周波数検出器
９  アップダウンカウンタ
１０  ＰＬＬ
１１  調整結果判定回路
１２  スイッチ
１３  加算器
１４  平均化器
【図１】
2006033131.tif 000003
【図２】
2006033131.tif 000004
【図３】
2006033131.tif 000005
【図４】
2006033131.tif 000006
【図５】
2006033131.tif 000007
【図６】
2006033131.tif 000008