(57)【要約】【課題】  過電圧から負荷を保護する負荷保護装置に関し、降圧型コンバータの出力電圧を印加する負荷に対する過電圧を検出して保護する。【解決手段】  入力電圧Ｖｉｎの入力端子と複数のスイッチング素子（ＦＥＴＱ１〜Ｑ５）を含むスイッチング回路との間に接続した切断回路３と、出力電圧Ｖｏｕｔを検出して、電源側のスイッチング素子（ＦＥＴＱ１，Ｑ２）と負荷側のスイッチング素子（ＦＥＴＱ３〜Ｑ５）とを交互にオン，オフ制御して、入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔを出力して負荷２に印加する降圧型コンバータの出力電圧を安定化する制御回路１と、出力電圧Ｖｏｕｔと過電圧検出の基準電圧Ｖｒとを比較する比較器５と、出力電圧Ｖｏｕｔが基準電圧Ｖｒを超える過電圧状態となった時の比較器５の比較出力信号をラッチしたラッチ出力信号により、切断回路３をオフ状態に制御するラッチ回路４とを備えている。【選択図】      図１
2006006070.tif 000002
【特許請求の範囲】
【請求項１】
電源側のスイッチング素子と、負荷側のスイッチング素子とを交互にオン、オフ制御し、入力電圧より低い出力電圧に変換して負荷に供給する降圧型コンバータの前記出力電圧の過電圧から前記負荷を保護する負荷保護装置に於いて、
前記入力電圧の入力端子と前記複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、
前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン，オフ制御して前記出力電圧を安定化する制御回路と、
前記出力電圧と過電圧検出の基準電圧とを比較する比較器と、
前記出力電圧が前記基準電圧を超えた過電圧となった時の前記比較器の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路と
を備えたことを特徴とする負荷保護装置。
【請求項２】
電源側のスイッチング素子と、負荷側のスイッチング素子とを交互にオン、オフ制御し、入力電圧より低い出力電圧に変換して負荷に供給する降圧型コンバータの前記出力電圧の過電圧から前記負荷を保護する負荷保護装置に於いて、
前記入力電圧の入力端子と前記複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、
前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン，オフ制御して前記出力電圧を安定化する制御回路と、
前記出力電圧と過電圧検出の基準電圧とを比較する第１の比較器と、
前記負荷に印加する前記出力電圧を変更する情報に従った過電圧検出の基準電圧と前記出力電圧と比較する第２の比較器と、
前記第１の比較器又は前記第２の比較器の過電圧検出の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路と
を備えたことを特徴とする負荷保護装置。
【請求項３】
前記制御回路は、前記過電圧検出による前記ラッチ回路のラッチ出力信号により、前記負荷側のスイッチング素子を強制的にオン状態に制御する構成を備えたことを特徴とする請求項１又は２記載の負荷保護装置。
【請求項４】
前記入力電圧により前記切断回路を介して流れる電流を検出し、該電流が過電流状態となった時に、前記ラッチ回路に過電流検出信号を入力してラッチさせ、該ラッチ回路のラッチ出力信号により前記切断回路をオフ状態に切り替える為の過電流検出回路を設けたことを特徴とする請求項１又は２記載の負荷保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に印加する出力電圧の過電圧状態を検出して、入力を遮断することにより負荷を保護する降圧型コンバータに於ける負荷保護装置に関する。
【背景技術】
【０００２】
マイクロプロセッサを含む各種の電子回路は、高集積回路化に伴って、動作電圧が低電圧化され、それに伴って大電流化されることになる。その為に、動作電圧を供給する為の降圧型のＤＣ／ＤＣコンバータを、電子回路を搭載したプリント基板に搭載するオンボード電源装置が実用化されている。又降圧型のＤＣ／ＤＣコンバータは、スイッチング素子として、オン抵抗の小さい電界効果トランジスタ（以下ＦＥＴと略称する）を用いた構成が採用されている。
【０００３】
図５は、従来例の説明図であり、１は制御回路、２はマイクロプロセッサ等の電子回路の負荷、Ｑ１，Ｑ２は電源側のスイッチング素子としてのＦＥＴ、Ｑ３〜Ｑ５は負荷側のスイッチング素子としてのＦＥＴ、Ｌ１はチョークコイル、Ｃ１はコンデンサ、Ｖｒは基準電圧、２１はヒューズ、２２はサイリスタ、２３は比較器、Ｃ２はコンデンサ、Ｒ１は抵抗、Ｖｉｎは入力電圧、Ｖｏｕｔは出力電圧を示す。電源側のＦＥＴＱ１，Ｑ２は、入力電圧Ｖｉｎを加える端子と負荷２とに対して直列的に接続し、負荷側のＦＥＴＱ３〜Ｑ５は，負荷２に対して並列的に接続している。
【０００４】
制御回路１は、負荷２に印加する出力電圧Ｖｏｕｔを検出して設定値となるように、電源側のＦＥＴＱ１，Ｑ２と負荷側のＦＥＴＱ３〜Ｑ５とのオン，オフを制御する。即ち、電源側のＦＥＴＱ１，Ｑ２をオンとしてチョークコイルＬ１を介してコンデンサＣ１に充電し、このＦＥＴＱ１，Ｑ２をオフとした後、負荷側のＦＥＴＱ３〜Ｑ５をオンとして、チョークコイルＬ１の蓄積エネルギによる電流でコンデンサＣ１の充電を行い、このコンデンサＣ１の端子電圧を出力電圧Ｖｏｕｔとして負荷２に印加する。この出力電圧Ｖｏｕｔを検出して、前述のように、電源側のＦＥＴＱ１，Ｑ２と負荷側のＦＥＴＱ３〜Ｑ５とのそれぞれオン，オフを反対に且つ交互に制御する。又大電流化の為にＦＥＴの並列接続構成を採用しており、電源側のＦＥＴＱ１，Ｑ２と負荷側のＦＥＴＱ３〜Ｑ５との並列個数は、流れる電流値に対応して選択するものである。又入力電圧Ｖｉｎは１２Ｖ、出力電圧Ｖｏｕｔは、１．１〜１．８５Ｖ程度が一般的である。
【０００５】
このような降圧型コンバータに於いては、電源側のＦＥＴＱ１，Ｑ２の何れか一方又は両方にソース・ドレイン間の短絡障害が発生すると、入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとなり、負荷２に過電圧が印加されて、高価な高集積回路等の負荷２を破損させることになる。そこで、出力電圧Ｖｏｕｔと基準電圧Ｖｒとを比較器２３により比較し、出力電圧Ｖｏｕｔが基準電圧Ｖｒを超えると、サイリスタ２２をターンオンさせて、入力電圧Ｖｉｎを加えている端子間を短絡する。それにより短絡電流が流れてヒューズ２１が溶断し、負荷２を過電圧から保護することができる。
【０００６】
又負荷に印加される電圧を監視し、過電圧を検出すると、負荷の前段に設けたサイリスタからなる負荷短絡手段を動作させて、負荷の電源入力端子間を短絡し、電流制限回路の電流制限抵抗を直列に接続する構成によって、過電圧から負荷を保護する過電圧保護装置も知られている（例えば、特許文献１参照）。
【特許文献１】特開平２−２６２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述の従来例の電源側のＦＥＴＱ１，Ｑ２の何れか一方又は両方のソース・ドレイン間短絡障害による負荷２に印加される過電圧を、ヒューズを溶断することにより保護する手段は、ヒューズの溶断に要する時間があるから、過電圧に弱い電子回路等の負荷に過電圧が印加された時に、確実に保護することが困難である問題がある。又一旦ヒューズが溶断すると、ヒューズの交換を行わないと、再起動することができない問題がある。又過電圧検出により、負荷に印加する電圧を短絡する手段を設けた構成に於いては、負荷の起動時の電流制限抵抗を介して短絡するものであるから、短絡電流が流れ続く為、電力消費が増大する問題がある。
【０００８】
又負荷側のＦＥＴＱ３〜Ｑ５の何れか一つ又は複数のソース・ドレイン間の短絡障害が発生すると、負荷２には過電圧は印加されないが、入力電圧Ｖｉｎによる過電流が流れる。この過電流により焼損等の問題が生じる。この過電流に対しても、ヒューズの溶断により対処することが可能であるが、前述のように、溶断に要する時間の為、確実な保護ができない問題がある
【０００９】
本発明は、過電圧保護及び過電流保護を瞬時的な入力電圧遮断により保護する負荷保護装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の負荷保護装置は、電源側のスイッチング素子と、負荷側のスイッチング素子とを交互にオン、オフ制御し、入力電圧より低い出力電圧に変換して負荷に供給する降圧型コンバータの前記出力電圧の過電圧から前記負荷を保護する負荷保護装置に於いて、前記入力電圧の入力端子と前記複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン，オフ制御して前記出力電圧を安定化する制御回路と、前記出力電圧と過電圧検出の基準電圧とを比較する比較器と、前記出力電圧が前記基準電圧を超えた過電圧となった時の前記比較器の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路とを備えている。
【００１１】
又入力電圧の入力端子と複数のスイッチング素子を含むスイッチング回路との間に接続した切断回路と、前記出力電圧を検出して前記電源側のスイッチング素子と前記負荷側のスイッチング素子とを交互にオン，オフ制御して前記出力電圧を安定化する制御回路と、前記出力電圧と過電圧検出の基準電圧とを比較する第１の比較器と、前記負荷に印加する前記出力電圧を変更する情報に従った過電圧検出の基準電圧と前記出力電圧と比較する第２の比較器と、前記第１の比較器又は前記第２の比較器の過電圧検出の比較出力信号をラッチしたラッチ出力信号により前記切断回路をオフ状態に制御するラッチ回路とを備えている。
【００１２】
又制御回路は、過電圧検出によるラッチ回路のラッチ出力信号により、負荷側のスイッチング素子を強制的にオン状態に制御する構成を備えることができる。
【００１３】
又入力電圧により切断回路を介して流れる電流を検出し、この電流が過電流状態となった時に、ラッチ回路に過電流検出信号を入力してラッチさせ、このラッチ回路のラッチ出力信号により、切断回路をオフ状態に切り替える為の過電流検出回路を設けることができる。
【発明の効果】
【００１４】
降圧型コンバータの電源側のスイッチング素子が短絡障害を起こすと、入力電圧がそのまま出力電圧となり、この場合の出力電圧は負荷に対して過電圧となり、負荷がマイクロプロセッサ等の半導体素子により構成されている場合、破損することになる。その場合、過電圧を検出して入力端子とスイッチング回路との間に接続した切断回路をオフ状態に切り替えることにより、入力電圧を瞬時的に遮断するから、負荷を確実に保護することができる。又ラッチ回路をリセットすることにより、切断回路を元のオン状態に復帰させることができるから、障害発生のスイッチング素子の交換等による修復処置を行った後、直ちに運用状態に復帰させることができる。出力電圧の変更制御を行う場合に、過電圧検出の基準電圧もそれに対応して切り替えることにより、確実に過電圧状態を検出して負荷を保護することができる。又負荷側のスイッチング素子の短絡障害時の過電流を検出して切断回路をオフ状態に瞬時的に切り替えることにより、過電流保護も行うことができる。
【発明を実施するための最良の形態】
【００１５】
本発明の負荷保護装置は、図１を参照して説明すると、入力電圧Ｖｉｎの入力端子と複数のスイッチング素子（ＦＥＴＱ１〜Ｑ５）を含むスイッチング回路との間に接続した切断回路３と、出力電圧Ｖｏｕｔを検出して、電源側のスイッチング素子（ＦＥＴＱ１，Ｑ２）と負荷側のスイッチング素子（ＦＥＴＱ３〜Ｑ５）とを交互にオン，オフ制御して、入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔを出力する降圧型コンバータの出力電圧を安定化する制御回路１と、出力電圧Ｖｏｕｔと過電圧検出の基準電圧Ｖｒとを比較する比較器５と、出力電圧Ｖｏｕｔが基準電圧Ｖｒを超えた過電圧となった時の比較器５の比較出力信号をラッチしたラッチ出力信号により、切断回路３をオフ状態に制御するラッチ回路４とを備えている。
【実施例１】
【００１６】
図１は本発明の実施例１の説明図であり、１は制御回路、２はマイクロプロセッサ等の電子回路の負荷、３は切断回路、４はラッチ回路、５は比較器、Ｑ１，Ｑ２は電源側のスイッチング素子としてのＦＥＴ、Ｑ３〜Ｑ５は負荷側のスイッチング素子としてのＦＥＴ、Ｌ１はチョークコイル、Ｃ１はコンデンサ、Ｖｒは過電圧検出の基準電圧、Ｖｉｎは入力電圧、Ｖｏｕｔは出力電圧を示す。
【００１７】
制御回路１は、従来例と同様に出力電圧Ｖｏｕｔと図示を省略している内部構成により、設定値と比較して、出力電圧Ｖｏｕｔが設定値となるように、電源側のＦＥＴＱ１，Ｑ２と負荷側のＦＥＴＱ３〜Ｑ５とのそれぞれオン，オフを反対に且つ交互に制御するもので、チョークコイルＬ１とコンデンサＣ１とにより平滑化して、負荷２に印加する出力電圧Ｖｏｕｔとするものである。このような降圧型コンバータの入力電圧Ｖｉｎは、前述のように、例えば１２Ｖ、変換した出力電圧Ｖｏｕｔは、負荷２の特性に対応して、例えば、１．１〜１．８５Ｖとすることができる。又過電圧を検出する為の比較器５に加える過電圧検出の基準電圧Ｖｒは、所定の出力電圧Ｖｏｕｔより所定値だけ高い値に設定されることになり、出力電圧Ｖｏｕｔが基準電圧Ｖｒを超えると、比較器５は過電圧検出信号をラッチ回路４に入力してラッチさせる。
【００１８】
又切断回路３は、ＦＥＴ等のスイッチング素子による高速動作で回路切断が可能の構成とするもので、電源側のＦＥＴＱ１，Ｑ２と負荷側のＦＥＴＱ３〜Ｑ５とを含むスイッチング回路と入力電圧Ｖｉｎの入力端子との間に接続し、初期状態ではオン状態となっている構成を有し、ラッチ回路４の過電圧検出信号のラッチ出力信号により、オン状態からオフ状態に瞬時的に切り替えて、負荷２に印加する出力電圧Ｖｏｕｔを零又はそれに近い値に急速に低減し、過電圧から負荷２を保護する。又過電圧状態が正常状態に復帰した時、ラッチ回路４をリセットすることにより、切断回路３をオフ状態から初期状態のオン状態に切り替えて、再び入力電圧Ｖｉｎをスイッチング回路により低電圧の出力電圧Ｖｏｕｔに変換して、負荷２に印加する正常な運用状態に復帰することができる。
【００１９】
図２は、本発明の実施例１の動作説明図であり、（ａ）は電源側のＦＥＴＱ１，Ｑ２のオン（ｏｎ），オフ（ｏｆｆ）動作、（ｂ）は負荷側のＦＥＴＱ３〜Ｑ５のオン（ｏｎ），オフ（ｏｆｆ）動作、（ｃ）は出力電圧Ｖｏｕｔ、（ｄ）は切断回路３のオン（ｏｎ），オフ（ｏｆｆ）動作、（ｅ）はラッチ回路４の出力信号のそれぞれ一例を示す。
【００２０】
切断回路３が、（ｄ）に示すようにオン状態の正常状態に於いて、制御回路１により、（ａ）に示すように電源側のＦＥＴＱ１，Ｑ２のオン，オフが制御されると共に、（ｂ）に示すように負荷側のＦＥＴＱ３〜Ｑ５のオン，オフが制御されて、出力電圧Ｖｏｕｔが設定電圧となるように制御される。このような状態の時に、例えば、時刻ｔ１に於いて、電源側のＦＥＴＱ１，Ｑ２の何れか一方又は両方がオン状態を継続する障害が発生すると、出力電圧Ｖｏｕｔは，（ｃ）に示すように、入力電圧Ｖｉｎの値に近づくように上昇する。
【００２１】
この出力電圧Ｖｏｕｔが過電圧検出の基準電圧Ｖｒを超える過電圧状態を、時刻ｔ２に於いて比較器５により検出すると、ラッチ回路４のラッチ出力信号は、例えば，（ｅ）に示すように、“０”から“１”となり、切断回路３を、（ｄ）に示すように、オン状態からオフ状態に瞬時的に切り替える。それにより、入力電圧Ｖｉｎは遮断されるから、負荷２に印加する出力電圧Ｖｏｕｔは、コンデンサＣ１の放電時定数に従って低下する。それによって、負荷２を過電圧から保護することができる。
【００２２】
更に、制御回路１にラッチ回路４の過電圧検出のラッチ出力信号を入力して、過電圧検出時に、負荷側のＦＥＴＱ３〜Ｑ５を、（ｂ）に示すように、時刻ｔ２に強制的にオン状態とする。それにより、コンデンサＣ１は、チョークコイルＬ１を介して短絡されるから、負荷２に印加する出力電圧Ｖｏｕｔは、（ｃ）に示すように急速に低下させることができる。なお、切断回路３をオフ状態に切り替え、負荷側のＦＥＴＱ３〜Ｑ５もオフ状態の場合は、点線で示すように出力電圧Ｖｏｕｔは徐々に低下するが、負荷側のＦＥＴＱ３〜Ｑ５を強制的にオン状態とすることにより、実線で示すように急速に低下させることができる。又短絡障害のＦＥＴを正常なＦＥＴに交換して、ラッチ回路４をリセットすることにより、切断回路３は、オフ状態からオン状態に切り替えられるから、制御回路１の制御により、スイッチング回路のＦＥＴＱ１〜Ｑ５のオン，オフを制御して、負荷２に動作電圧を供給することができる。又起動時に、既に電源側のＦＥＴＱ１，Ｑ２のソース・ドレイン間の短絡障害が発生している場合、入力電圧Ｖｉｎの印加により、その入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとなって、過電圧印加の状態となるが、前述の動作により、この過電圧状態を検出して切断回路３を瞬時的にオフ状態に切り替えることができるから、負荷２を過電圧から保護することができる。
【実施例２】
【００２３】
図３は、本発明の実施例２の説明図であり、図１と同一符号は同一部分を示し、６は過電流検出回路である。この過電流検出回路６は、抵抗又はカレントトランスにより構成することができ、設定値を超える電流が流れると、過電流検出信号をラッチ回路４に入力してラッチし、このラッチ回路４のラッチ出力信号により切断回路３を制御して瞬時的にオフ状態に切り替える。それによって、過電流保護を行うことができる。又その後、過電流が発生した原因を取り除き、ラッチ回路４をリセットすることにより、切断回路３をオン状態に復帰させて、負荷２に動作電力を供給することができる。
【００２４】
又負荷側のＦＥＴＱ３〜Ｑ５の中の一つ又は複数のＦＥＴのソース・ドレイン間の短絡障害が発生すると、出力電圧Ｖｏｕｔは零又はそれに近い値となるが、電源側のＦＥＴＱ１，Ｑ２を介して、短絡障害のＦＥＴを介して過電流が流れる。この場合も、過電流検出回路６により過電流検出を行って、ラッチ回路４に過電流検出信号を入力してラッチし、そのラッチ出力信号により切断回路３を制御して、瞬時的にオフ状態に切り替えて、過電流保護を行うことができる。又出力休止（入力電圧Ｖｉｎ印加、切断回路３オン、電源側ＦＥＴオフ）の状態の時に、負荷側ＦＥＴをオン状態に制御することにより、その時点で電源側ＦＥＴに短絡故障が発生しても、過電流検出回路６によって異常を検出し、過電圧発生無しに切断回路３をオフとして保護することができる。
【００２５】
なお、降圧型コンバータとして、電源側のＦＥＴＱ１，Ｑ２と負荷側のＦＥＴＱ３〜Ｑ５とのオン，オフを制御回路１により制御して、入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔに変換し、且つ安定化させて負荷２に印加し、その出力電圧Ｖｏｕｔの過電圧状態を検出した時は、切断回路３を瞬時的にオフ状態に切り替えて、負荷２を過電圧から保護する動作は、図１に示す場合と同様であり、重複する説明は省略する。
【実施例３】
【００２６】
図４は、本発明の実施例３の説明図であり、図１と同一符号は同一部分を示し、５を第１の比較器とすると、７は第２の比較器であり、８は負荷２の動作電圧情報Ｖｓｔに従った過電圧検出の基準電圧を第２の比較器７に入力する基準電圧生成部を示す。この実施例３は、第１の比較器５により過電圧検出の基準電圧Ｖｒと出力電圧Ｖｏｕｔとを比較すると共に、第２の比較器７により動作電圧情報Ｖｓｔに従った値の過電圧検出の基準電圧と出力電圧Ｖｏｕｔとを比較する構成とし、第１の比較器５と第２の比較器７との何れか一方又は両方の過電圧検出の比較出力信号により、切断回路３を瞬時的にオフ状態に切り替えて、負荷を過電圧から保護する場合を示す。
【００２７】
負荷２がマイクロプロセッサ等の場合、処理状態に対応して電力制御を行う構成が知られており、例えば、スタンバイ状態等の内部状態では、内部クロック信号の周波数を低減したり、又は動作電圧を低下させて低消費電力化を図る構成が実用化されている。そこで、この負荷２の内部状態に応じた動作電圧情報Ｖｓｔを制御回路１と基準電圧生成部８とに入力し、制御回路１は、この動作電圧情報Ｖｓｔに従った出力電圧Ｖｏｕｔとなるように、電源側のＦＥＴＱ１，Ｑ２と負荷側のＦＥＴＱ３〜Ｑ５とのオン，オフ制御を行う。又第２の比較器７は、この動作電圧情報Ｖｓｔに従った基準電圧生成部８からの過電圧検出の基準電圧と、動作電圧情報Ｖｓｔに従って入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔとを比較する。
【００２８】
従って、負荷２に印加する出力電圧Ｖｏｕｔを動作電圧情報Ｖｓｔにより変更し，それに対応した過電圧検出の基準電圧を基準電圧生成部８により生成して、第２の比較器７により比較して、出力電圧Ｖｏｕｔを変更した場合も過電圧を検出し、切断回路３を制御して、負荷２を過電圧から迅速に保護することができる。なお、出力電圧Ｖｏｕｔは、負荷２からの動作電圧情報Ｖｓｔではなく、他の入力手段等からの設定入力により変更することも可能であり、その場合も、出力電圧Ｖｏｕｔの変更に対応して第２の比較器７に入力する過電圧検出の基準電圧を切り替えることができる。又図３に示す過電流を検出して、保護する手段を付加することもできる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例１の説明図である。
【図２】本発明の実施例１の動作説明図である。
【図３】本発明の実施例２の説明図である。
【図４】本発明の実施例３の説明図である。
【図５】従来例の説明図である。
【符号の説明】
【００３０】
１  制御回路
２  負荷
３  切断回路
４  ラッチ回路
５  比較器
Ｑ１〜Ｑ５  ＦＥＴ（電界効果トランジスタ）
Ｌ１  チョークコイル
Ｃ１  コンデンサ
Ｖｒ  基準電圧
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
【図１】
2006006070.tif 000003
【図２】
2006006070.tif 000004
【図３】
2006006070.tif 000005
【図４】
2006006070.tif 000006
【図５】
2006006070.tif 000007