(57)【要約】【課題】画像信号をＡ／Ｄ変換して正しく処理できるビデオカメラを提供する。【解決手段】駆動処理部１１，１２の一方では、他方で生成された基準信号に同期する基準信号を生成する。駆動処理部１２は、生成した基準信号ＣＫbに基づき画像信号生成部１３と非同期ＦＩＦＯ１４の駆動処理を行い、画像信号生成部１３で生成した画像信号Ｄｃを非同期ＦＩＦＯ１４に書き込む。駆動処理部１１は、生成した基準信号ＣＫaに基づき非同期ＦＩＦＯ１４と画像信号処理部１５の駆動処理を行い、非同期ＦＩＦＯ１４から画像信号を読み出して画像信号処理部１５に取り込ませる。非同期ＦＩＦＯ１４における画像信号の書き込みタイミングと読み出しタイミングとの間に、タイミング変動を生じても、少なくとも予め設定された時間間隔を確保できるタイミング調整時間を設けて、駆動処理部１１，１２は駆動処理を行う。【選択図】        図１
2006191389.tif 000002
【特許請求の範囲】
【請求項１】
撮像画像の画像信号を生成する画像信号生成部と、
前記画像信号を用いて信号処理を行う画像信号処理部と、
書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリと、
第１および第２の駆動処理部を有し、
前記第１および第２の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、
前記第１の駆動処理部は、生成した基準信号に基づいて前記画像信号生成部と先入れ先出しメモリの駆動処理を行い、前記画像信号生成部で生成された画像信号を前記先入れ先出しメモリに書き込ませ、
前記第２の駆動処理部は、生成した基準信号に基づいて前記先入れ先出しメモリと画像信号処理部の駆動処理を行い、前記先入れ先出しメモリに書き込まれている画像信号を読み出して前記画像信号処理部に供給して処理させる
ことを特徴とするビデオカメラ。
【請求項２】
前記第１の駆動処理部あるいは前記第２の駆動処理部では、前記先入れ先出しメモリへの画像信号の書き込みと、該書き込まれた画像信号の読み出しとの間に、該書き込みや読み出しのタイミング変動を生じても少なくとも予め設定された時間間隔を確保するタイミング調整時間を設けて駆動処理を行う
ことを特徴とする請求項１に記載のビデオカメラ。
【請求項３】
前記タイミング調整時間は１水平期間よりも短い時間とする
ことを特徴とする請求項１に記載のビデオカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ビデオカメラに関する。詳しくは、第１および第２の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、第１の駆動処理部は、撮像画像の画像信号を生成する画像信号生成部と、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理とを、生成した基準信号に基づいて行い、画像信号生成部で生成された画像信号を先入れ先出しメモリに書き込ませ、第２の駆動処理部は、先入れ先出しメモリと画像信号処理部の駆動処理とを、生成した基準信号に基づいて行い、先入れ先出しメモリに書き込まれている画像信号を読み出して画像信号処理部に供給して処理させるものである。
【背景技術】
【０００２】
従来、スタジオなどで使われる中継用ビデオカメラ等では、引用文献１の発明のように、撮像素子と撮像素子を駆動するための周辺回路等で構成されたカメラヘッド部と、カメラヘッド部で生成された画像信号に輪郭補正やガンマ補正等の種々の信号処理を施すカメラ本体部を分離して設けることが行われている。このように、カメラヘッド部とカメラ本体部を分離して設けるものとすれば、ケーブルを介して接続されているカメラヘッド部のみを可搬することで、撮影を容易かつ機動的に行うことができる。なお、カメラヘッド部とカメラ本体部が一体化されているビデオカメラでも、カメラヘッド部とカメラ本体部を分離できるビデオカメラと回路構成を共通化することで、設計の効率化等が図られている。
【０００３】
このようなビデオカメラでは、カメラヘッド部とカメラ本体部が分離可能とされていることから、カメラヘッド部は、カメラヘッド部内で生成した基準信号を用いて動作が行われる。同様に、カメラ本体部は、カメラ本体部内で生成した基準信号を用いて動作が行われる。
【０００４】
図３は、従来のビデオカメラの構成を示している。ビデオカメラ２０におけるカメラ本体部２１の基準信号発生回路２１１では、カメラ本体部２１で行う信号処理の基本となる基準信号ＣＫａを生成して、同期信号生成回路２１２とＡ／Ｄ変換器２１３と画像信号処理回路２１４に供給する。同期信号生成回路２１２は、基準信号ＣＫａに基づき水平同期信号ＨＤａや垂直同期信号ＶＤａの生成を行う。生成した水平同期信号ＨＤａおよび垂直同期信号ＶＤａは、カメラ本体部２１の画像信号処理回路２１４とカメラヘッド部２２の位相調整回路２２１に供給される。
【０００５】
カメラヘッド部２２の位相調整回路２２１は、供給された水平同期信号ＨＤａや垂直同期信号ＶＤａの位相調整を行う。この位相調整を行うことにより得られた水平同期信号ＨＤｂは、駆動信号生成回路２２３とＰＬＬ(Phase Locked Loop)回路２２４に供給し、垂直同期信号ＶＤｂは、駆動信号生成回路２２３に供給する。
【０００６】
基準信号発生回路２２２は、基準信号ＣＫｂを生成して駆動信号生成回路２２３に供給する。また、ＰＬＬ回路２２４から供給された誤差信号ＥＲに応じて、基準信号ＣＫｂの周波数を制御する。
【０００７】
駆動信号生成回路２２３は、基準信号ＣＫｂに基づいて位相比較信号ＨＤｐを生成してＰＬＬ回路２２４に供給する。ＰＬＬ回路２２４は、位相比較信号ＨＤｐと位相調整回路２２１から供給された位相比較信号ＨＤｂの位相比較を行い、位相差を示す誤差信号ＥＲを生成して、基準信号発生回路２２２に供給する。ここで、基準信号発生回路２２２は、水平同期信号ＨＤｂと位相比較信号ＨＤｐの位相差がなくなるように、誤差信号ＥＲに基づいて基準信号ＣＫｂの周波数を制御することで、位相調整回路２２１における位相調整量だけ基準信号ＣＫａの位相を調整した基準信号ＣＫｂを生成できる。
【０００８】
駆動信号生成回路２２３は、水平同期信号ＨＤｂおよび垂直同期信号ＶＤｂの同期パルスを基準として、基準信号ＣＫｂに基づき、撮像素子２２５を駆動するため駆動信号ＤＲｉ、ＣＤＳ(Correlated Double Sampling)回路２２７を駆動するための信号ＤＲｊを生成する。ここで、生成した駆動信号ＤＲｉは、撮像素子２２５に供給する。また、駆動信号ＤＲｊは位相調整回路２２６に供給する。
【０００９】
撮像素子２２５は、駆動信号生成回路２２３から供給された駆動信号ＤＲｉに基づいて動作を行い、画像信号Ｓａを生成してＣＤＳ回路２２７に供給する。位相調整回路２２６は、画像信号Ｓａを正しいタイミングでサンプリングして、画像信号Ｓａの雑音を低減できるように、駆動信号ＤＲｊの位相を調整して駆動信号ＤＲｋとしてＣＤＳ回路２２７に供給する。
【００１０】
ＣＤＳ回路２２７は、駆動信号ＤＲｋに基づき画像信号Ｓａのサンプリングを行い、画像信号Ｓａの雑音の低減処理を行う。このＣＤＳ回路２２７で雑音の低減処理を行うことにより得られた画像信号Ｓｂは、前処理回路２２８に供給される。
【００１１】
前処理回路２２８は、画像信号Ｓｂを用いて、ゲイン調整やホワイトクリップ処理、黒レベル調整処理等を行う。前処理回路２２８で種々の処理を行うことにより得られた画像信号Ｓｃは、Ａ／Ｄ変換器２１３に供給される。
【００１２】
Ａ／Ｄ変換器２１３は、基準信号発生回路２１１から供給された基準信号ＣＫａに基づき、画像信号Ｓｃをサンプリングしてディジタルの画像信号Ｄｃに変換して画像信号処理回路２１４に供給する。画像信号処理回路２１４は、画像信号Ｄｃを用いて種々の処理を行い出力信号Ｖoutを生成する。
【００１３】
このようにカメラ本体部２１では、基準信号発生回路２１１で生成された基準信号ＣＫａに同期して、同期信号生成回路２１２やＡ／Ｄ変換器２１３および画像信号処理回路２１４を動作させる。また、位相調整回路２２１では、基準信号発生回路２１１で生成された基準信号ＣＫａに基づいてＡ／Ｄ変換器２１３を動作させたときに、カメラヘッド部２２から供給された画像信号ＳｃをＡ／Ｄ変換器２１３で最適にサンプリングできるように、カメラヘッド部２２の動作の位相調整を行う。
【００１４】
ところで、近年、撮像素子の進歩による多画素化、高フレームレート化などが行われており、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われている。このため、カメラヘッド部２２の動作の位相調整も、基準信号の高周波数化に伴い精度良く行う必要が生じてきている。しかし、図３のカメラヘッド部２２では、位相調整回路２２１や駆動信号生成回路２２３および位相調整回路２２６がカスケードに接続される構成となっていることから、各回路で生成する信号のタイミング変動、例えば温度変化や特性ばらつき等によってタイミングが変動してしまうと、各回路での変動が累積される。従って、位相調整回路２２１で位相調整を行っても、Ａ／Ｄ変換器２１３では、画像信号Ｓｃを正しくディジタルの画像信号Ｄｃに変換することができなくなってしまうおそれがある。
【００１５】
このため、図４に示すビデオカメラ２０ａのように、カメラヘッド部２２ａに位相調整回路２２９を設けることが行われる。なお、図４において、図３と対応する部分については同一符号を付し、詳細な説明は省略する。
【００１６】
位相調整回路２２９は前処理回路２２８から出力される画像信号Ｓｃに応じて駆動信号ＤＲｋの位相調整を行い、位相調整後の駆動信号ＤＲｌをＡ／Ｄ変換器２１３に供給する。Ａ／Ｄ変換器２１３は、駆動信号ＤＲｌに基づいて画像信号Ｓｃのサンプリングを行う。このようにすれば、前処理回路２２８から出力される画像信号Ｓｃをサンプリングする際のタイミング変動は、位相調整回路２２９によるものだけとなり、図３に示す場合に比べてタイミング変動量が少なくなり、前処理回路２２８から出力される画像信号ＳｃをＡ／Ｄ変換器２１３で最適にサンプリングして、正しく画像信号Ｄｃを生成できる。
【００１７】
また、特許文献２の発明では、回路遅延量情報を有する基準パルスを用いて、Ａ／Ｄ変換用サンプリングパルスを発生させることで、前処理回路出力における回路遅延量が変化しても、常に最適な位相でサンプリングが行われる。なお、図４の破線は、画像信号Ｓｃから回路遅延量情報を取りだして駆動信号ＤＲｌ（Ａ／Ｄ変換用サンプリングパルス）を生成する場合を示している。
【００１８】
【特許文献１】特開平４−３２６８７３号公報
【特許文献２】特開２０００−２８７１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
ところで、上述のように、カメラヘッド部２２ａで生成された基準信号ＣＫｂに基づいて駆動信号ＤＲｌを生成してＡ／Ｄ変換器２１３を駆動すると、Ａ／Ｄ変換器２１３で得られたディジタルの画像信号Ｄｃは、カメラヘッド部２２ａで生成された駆動信号ＤＲｌに基づいたタイミングの信号となる。一方、ディジタルの画像信号Ｄｃを用いる画像信号処理回路２１４は、カメラ本体部２１で生成された基準信号ＣＫａや水平同期信号ＨＤａ，垂直同期信号ＶＤａに基づくタイミングで動作するものである。また、画像信号Ｄｃを画像信号処理回路２１４で正しく処理するためには、画像信号処理回路２１４のセットアップタイムやホールドタイムの規格を満たすように画像信号ＤｃをＡ／Ｄ変換器２１３から画像信号処理回路２１４に供給しなければならない。このため、カメラヘッド部２２ａで温度変化や特性ばらつき等により、駆動信号ＤＲｌのタイミングが変動してしまうと、画像信号処理回路２１４は画像信号Ｄｃを正しく取り込むことができなくなり、画像信号Ｄｃを正しく処理できなくなってしまう。特に、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われて、基準信号の周波数が高くなると、タイミングずれの許容量も小さくなるので、温度変化や特性ばらつき等により画像信号Ｄｃを正しく取り込むことができなくなってしまう場合が生じやすくなる。
【００２０】
そこで、この発明では、画像信号をＡ／Ｄ変換して正しく処理できるビデオカメラを提供するものである。
【課題を解決するための手段】
【００２１】
この発明に係るビデオカメラは、撮像画像の画像信号を生成する画像信号生成部と、画像信号を用いて信号処理を行う画像信号処理部と、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリと、第１および第２の駆動処理部を有し、第１および第２の駆動処理部の一方は、他方の駆動処理部で生成された基準信号に同期する基準信号を生成するものとし、第１の駆動処理部は、生成した基準信号に基づいて画像信号生成部と先入れ先出しメモリの駆動処理を行い、画像信号生成部で生成された画像信号を先入れ先出しメモリに書き込ませ、第２の駆動処理部は、生成した基準信号に基づいて先入れ先出しメモリと画像信号処理部の駆動処理を行い、先入れ先出しメモリに書き込まれている画像信号を読み出して画像信号処理部に供給して処理させるものである。
【００２２】
この発明においては、第１および第２の駆動処理部の一方では、他方の駆動処理部で生成された基準信号に同期する基準信号の生成が行われる。第１の駆動処理部では、生成した基準信号に基づき、撮像画像の画像信号を生成する画像信号生成部および書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理が行われて、画像信号生成部で生成された画像信号が先入れ先出しメモリに書き込まれる。第２の駆動処理部では、生成した基準信号に基づき先入れ先出しメモリと画像信号処理部の駆動処理が行われて、先入れ先出しメモリから読み出した画像信号が画像信号処理部で処理される。先入れ先出しメモリへの画像信号の書き込みと書き込まれた画像信号の読み出しとの間には、書き込みや読み出しのタイミング変動を生じても、少なくとも予め設定された時間間隔を確保することができるタイミング調整時間を設けるように、第１および第２の駆動処理部で駆動処理が行われる。また、タイミング調整時間は１水平期間よりも短い時間とされる。
【発明の効果】
【００２３】
この発明によれば、第１および第２の駆動処理部の一方では、他方の駆動処理部で生成された基準信号に同期する基準信号の生成が行われて、第１の駆動処理部では、生成した基準信号に基づき、撮像画像の画像信号を生成する画像信号生成部および書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリの駆動処理が行われて、画像信号生成部で生成された画像信号が先入れ先出しメモリに書き込まれる。第２の駆動処理部では、生成した基準信号に基づき先入れ先出しメモリと画像信号処理部の駆動処理が行われて、先入れ先出しメモリから読み出した画像信号が画像信号処理部で処理される。
【００２４】
このため、多画素化や高フレームレート化に伴い基準信号の高周波数化が行われても、カメラヘッド部で生成した画像信号をカメラ本体部で正しく処理することが可能となり、例えばＨＤ(High Definition)方式やＨＤスーパーモーション方式、さらにＨＤ方式よりも水平画素数やライン数を高めた方式等の高画質，高速なアプリケーションに適用して、良好な撮像画像の出力信号を得ることができる。
【００２５】
また、先入れ先出しメモリへの画像信号の書き込みタイミングと書き込まれた画像信号の読み出しタイミング間には、タイミングの変動を生じても、少なくとも予め設定された時間間隔を確保することができるタイミング調整時間を設けるように、第１および第２の駆動処理部で駆動処理が行われる。このため、温度変化や特性ばらつき等を生じても、先入れ先出しメモリに書き込まれた画像信号を正しく読み出すことができるので、画像信号処理部では、正しく信号処理を行うことができる。
【００２６】
また、タイミング調整時間は１水平期間よりも短い時間とされるので、先入れ先出しメモリに書き込まれた画像信号が次のラインの画像信号で書き換えられる前に読み出すことができる。
【発明を実施するための最良の形態】
【００２７】
以下、図を参照しながら、この発明の実施の形態について説明する。図１は、ビデオカメラ１０の構成の一部を示している。
【００２８】
駆動処理部１１の基準信号発生回路１１１は、電圧制御発振器（ＶＣＯ:Voltage Controlled Oscillator）等を用いて構成されている。基準信号発生回路１１１は、基準信号ＣＫａを生成して、同期信号生成回路１１２と非同期動作が可能な先入れ先出しメモリ（以下「非同期ＦＩＦＯ:First In First Out」という）１４および画像信号処理部１５に供給する。
【００２９】
同期信号生成回路１１２は、基準信号ＣＫａに基づいて水平同期信号ＨＤａや垂直同期信号ＶＤａの生成を行う。例えば、基準信号ＣＫａのクロック数をカウントして、カウント値が１水平ライン期間を示す毎に水平同期信号ＨＤａの生成を行う。また、水平ライン数が所定数となる毎に垂直同期信号ＶＤａを生成する。また、生成した水平同期信号ＨＤａを駆動処理部１２と非同期ＦＩＦＯ１４と画像信号処理部１５に供給する。さらに、生成した垂直同期信号ＶＤａを駆動処理部１２と画像信号処理部１５に供給する。
【００３０】
駆動処理部１２の基準信号発生回路１２１は、電圧制御発振器等を用いて構成されており、基準信号ＣＫｂを生成して駆動信号生成回路１２２に供給する。また、後述するＰＬＬ回路１２３から供給された誤差信号ＥＲに応じて、基準信号ＣＫｂの周波数を制御する。駆動信号生成回路１２２は、同期信号生成回路１１２における水平同期信号ＨＤａの生成と同様にして、基準信号ＣＫｂに基づき位相比較信号ＨＤｐを生成してＰＬＬ回路１２３に供給する。ＰＬＬ回路１２３には、同期信号生成回路１１２で生成された水平同期信号ＨＤａを供給する。ＰＬＬ回路１２３は、水平同期信号ＨＤａと位相比較信号ＨＤｐの位相比較を行い、位相差を示す誤差信号ＥＲを生成して、基準信号発生回路１２１に供給する。ここで、基準信号発生回路１２１は、水平同期信号ＨＤａと位相比較信号ＨＤｐの位相差がなくなるように、誤差信号ＥＲに基づいて基準信号ＣＫｂの周波数を制御することで、基準信号ＣＫａに同期した基準信号ＣＫｂを生成できる。
【００３１】
駆動信号生成回路１２２には、基準信号ＣＫｂと同期信号生成回路１１２で生成された水平同期信号ＨＤａおよび垂直同期信号ＶＤａを供給する。駆動信号生成回路１２２は、水平同期信号ＨＤａおよび垂直同期信号ＶＤａの同期タイミングを基準として、基準信号ＣＫｂに基づき画像信号生成部１３や非同期ＦＩＦＯ１４を動作させるための種々の信号を生成する。例えば、画像信号生成部１３の撮像素子１３１を駆動するため駆動信号ＤＲｉ、画像信号生成部１３のＣＤＳ回路１３２やＡ／Ｄ変換器１３４および非同期ＦＩＦＯ１４を駆動するための駆動信号ＤＲｊ、非同期ＦＩＦＯ１４での書き込み動作の初期化を行うための書き込み制御信号ＤＲｒを生成する。ここで、生成した駆動信号ＤＲｉは、画像信号生成部１３の撮像素子１３１に供給する。また、駆動信号ＤＲｊは位相調整回路１２４、書き込み制御信号ＤＲｒは位相調整回路１２６に供給する。
【００３２】
位相調整回路１２４は、撮像素子１３１から出力される画像信号のタイミングに応じてＣＤＳ回路１３２の動作が行われるように駆動信号ＤＲｊの位相を調整する。この位相調整を行うことにより得られた駆動信号ＤＲｋは、位相調整回路１２５とＣＤＳ回路１３２に供給される。
【００３３】
位相調整回路１２５は、前処理回路１３３から出力される画像信号Ｓｃのタイミングに応じてＡ／Ｄ変換器１３４の動作が行われるように、駆動信号ＤＲｋの位相を調整する。
ここで、駆動信号ＤＲｋの位相は、通常、最も水平解像度が良くなるように設定される。また、駆動信号ＤＲｋの位相が最適値からずれを生じると、ずれが大きくなるに伴いアナログ的に解像度が劣化してしまうので、温度やばらつきによる誤差は、少なければ少ないほど良い。位相調整を行うことにより得られた駆動信号ＤＲｌは、Ａ／Ｄ変換器１３４に供給される。
【００３４】
位相調整回路１２６は、Ａ／Ｄ変換器１３４から供給される画像信号Ｄｃを非同期ＦＩＦＯ１４に正しく書き込むため、書き込み動作の初期化のタイミングが適正となるように、書き込み制御信号ＤＲｒの位相調整を行う。この位相調整を行うことにより得られた書き込み制御信号ＤＲｓは、非同期ＦＩＦＯ１４に供給される。
【００３５】
画像信号生成部１３の撮像素子１３１は、駆動処理部１２から供給された駆動信号ＤＲｉに基づいて動作を行い、画像信号Ｓａを生成してＣＤＳ回路１３２に供給する。ＣＤＳ回路１３２は、駆動信号ＤＲｋに基づき画像信号Ｓａにおけるフィードスルー期間と信号期間のサンプリングを行い、信号差を求めることで画像信号Ｓａの雑音を低減させる。このＣＤＳ回路１３２で雑音の低減処理を行うことにより得られた画像信号Ｓｂは、前処理回路１３３に供給される。
【００３６】
前処理回路１３３は、画像信号Ｓｂを用いて、ゲイン調整やホワイトクリップ処理、黒レベル調整処理、プリニー処理等を行う。前処理回路１３３で種々の処理を行うことにより得られた画像信号Ｓｃは、Ａ／Ｄ変換器１３４に供給される。
【００３７】
Ａ／Ｄ変換器１３４は、位相調整回路１２５から供給された駆動信号ＤＲｌに基づき、画像信号Ｓｃをサンプリングしてディジタルの画像信号Ｄｃに変換して非同期ＦＩＦＯ１４に供給する。
【００３８】
非同期ＦＩＦＯ１４は、書き込み動作と読み出し動作が非同期に可能な先入れ先出しメモリである。この非同期ＦＩＦＯ１４は、駆動処理部１２の位相調整回路１２６から供給された書き込み制御信号ＤＲｓに基づいて書き込みの動作の初期化を行う。その後、位相調整回路１２５から供給された駆動信号ＤＲｌに基づいて書き込み動作を行い、Ａ／Ｄ変換器１３４から供給された画像信号Ｄｃを順次記憶する。ここで、書き込み制御信号ＤＲｓは、位相調整回路１２６によって位相調整が行われているので、画像信号Ｄｃを正しく記憶することができる。例えば、水平同期信号の周期で非同期ＦＩＦＯ１４の書き込み動作の初期化を行うものとすれば、画像信号Ｄｃを１水平ライン単位で取り込むことができる。また、非同期ＦＩＦＯ１４は、駆動処理部１１の同期生成回路１１２から供給された水平同期信号ＨＤａに基づいて読み出し動作の初期化を行う。その後、基準信号発生回路１１１から供給された基準信号ＣＫａに基づいて読み出し動作を行い、記憶している画像信号を読み出して画像信号Ｄｄとして信号処理回路１５に供給する。
【００３９】
画像信号処理部１５は、駆動処理部１１の同期生成回路１１２から供給された水平同期信号ＨＤａや垂直同期信号ＶＤａおよび基準信号発生回路１１１から供給された基準信号ＣＫａに基づき、非同期ＦＩＦＯ２４から供給された画像信号Ｄｄを取り込む。さらに、取り込んだ画像信号に種々の信号処理を行い出力信号Ｖoutを生成する。例えば、ガンマ処理やニー処理、マスキング処理、輪郭補償処理等の信号処理を行う。また、必要に応じてエンコード処理等を行い出力信号Ｖoutを生成して出力する。
【００４０】
このように、ビデオカメラ１０では、画像信号生成部１３と画像信号処理部１５との間に、書き込み動作と読み出し動作が非同期に可能な非同期ＦＩＦＯ１４が設けられている。また、駆動処理部１２で生成された基準信号に基づいて画像信号生成部１３と非同期ＦＩＦＯ１４を駆動して、画像信号生成部１３で生成した画像信号を非同期ＦＩＦＯ１４に書き込ませる。また、駆動処理部１１で生成された基準信号に基づいて非同期ＦＩＦＯ１４と画像信号処理部１５を駆動して、非同期ＦＩＦＯ１４に書き込まれている画像信号を読み出して画像信号処理部１５に供給して処理させる。さらに、駆動処理部１２では、駆動処理部１１に同期して動作が行われる。なお、駆動処理部１１と駆動処理部１２は同期して動作すれば良く、駆動処理部１１が駆動処理部１２に同期して動作するものとしても良い。
【００４１】
このため、画像信号生成部１３における画像信号の生成と非同期ＦＩＦＯ１４の書き込み動作は同期して行われるので、生成した画像信号を非同期ＦＩＦＯ１４に正しく書き込むことができる。また、非同期ＦＩＦＯ１４の読み出し動作と画像信号処理部１５の信号処理動作も同期して行われるので、非同期ＦＩＦＯ１４から読み出した画像信号を画像信号処理部１５で正しく取り込んで信号処理を行うことができる。
【００４２】
さらに、駆動処理部１２は、駆動処理部１１で生成された信号を基準として動作することから、非同期ＦＩＦＯ１４の書き込み動作と読み出し動作は、位相差を有しているがほぼ同期して行われる。
【００４３】
ところで、非同期ＦＩＦＯ１４では、書き込み動作と読み出し動作を非同期に行うとき、書き込まれた信号を正しく読み出すためには、時間Ｔdが経過した後に読み出しを行うよう規定されているものがある。すなわち、時間Ｔd以上の時間間隔を設けて書き込み動作と読み出し動作を行わなければならない。なお、時間Ｔdは非同期ＦＩＦＯ１４の構成等によって決まるものであり時間Ｔdは「Ｔd≧０」となる。
【００４４】
ここで、駆動処理部１１で生成された信号を基準として動作する駆動処理部１２は、非同期ＦＩＦＯ１４からの読み出し動作よりも時間Ｔd前に、非同期ＦＩＦＯ１４に対する書き込み動作が行われるよう画像信号生成部１３や非同期ＦＩＦＯ１４を駆動する構成とする。この場合、温度変化や駆動処理部１２の特性ばらつき等によって書き込みタイミングが遅延して、書き込み動作から時間Ｔdが経過する前に読み出し動作が行われると、画像信号の読み出しを正しく行うことができなくなってしまう。
【００４５】
そこで、温度変化や駆動処理部１２の特性ばらつき等を生じても、書き込まれた信号が予め設定された時間間隔である時間Ｔdの経過後に読み出されるようにタイミング調整時間Ｔsを設定して、駆動処理部１２では、書き込まれた画像信号がタイミング調整時間Ｔsの経過時に読み出されるよう駆動処理部１１で生成された信号を基準として画像信号生成部１３や非同期ＦＩＦＯ１４を駆動する。すなわち、駆動処理部１２の駆動信号生成回路１２２では、非同期ＦＩＦＯ１４に書き込まれた信号がタイミング調整時間Ｔsの経過時に読み出されるように駆動信号ＤＲｉ，ＤＲｊ，書き込み制御信号ＤＲｒを生成する。例えば、駆動信号生成回路１２２は、基準信号ＣＫｂのパルス数をカウントして、カウント値に基づいて駆動信号ＤＲｉ，ＤＲｊ，書き込み制御信号ＤＲｒの生成を行うものとして、タイミング調整時間Ｔsに応じてカウントの開始タイミングを水平同期信号ＨＤａの同期パルスからオフセットさせたり、タイミング調整時間Ｔsに応じてカウンタの初期値をオフセットさせて、駆動信号ＤＲｉ，ＤＲｊ，書き込み制御信号ＤＲｒを生成させる。
【００４６】
タイミング調整時間Ｔsは、少なくとも時間Ｔdと温度変化や駆動処理部１２の特性ばらつき等によって生ずる書き込み動作の遅延量Ｔｖの最大値（Ｔv-max）を加算した時間以上に設定する。このようにタイミング調整時間Ｔsを設定すれば、温度変化や駆動処理部１２の特性ばらつき等を生じても、書き込まれた画像信号の読み出しは時間Ｔdの経過した後に行われることとなり、書き込まれた画像信号を正しく読み出すことができる。また、タイミング調整時間Ｔsは、１水平期間よりも短い時間とする。この場合、書き込まれた画像信号が次のラインの画像信号で書き換えられる前に確実に読み出すことができる。
【００４７】
このように、タイミング調整時間Ｔsを設定すると、温度変化や駆動処理部１２の特性ばらつき等を生じても、書き込み動作と読み出し動作の時間間隔が時間Ｔdよりも短くなってしまうことがなく、また新たな水平ラインの信号が書き込まれる前に、正しく画像信号を読み出すことができる。
【００４８】
図２は、画像信号の書き込み動作と読み出し動作を説明するための図である。図２Ａは、書き込み制御信号ＤＲｓ、図２Ｂは、Ａ／Ｄ変換器から出力された画像信号Ｄｃ、図２Ｃは、水平同期信号ＨＤａ、図２Ｄは非同期ＦＩＦＯ１４から読み出された画像信号Ｄｄを示している。なお、図２Ｅは図２Ｂの時点ｔaからの部分を拡大して示しており、図２Ｆは駆動信号ＤＲｌを示している。また、図２Ｇは図２Ｄの時点ｔbからの部分を拡大して示しており、図２Ｈは基準信号ＣＫａを示している。
【００４９】
画像信号の書き込み動作は、書き込み制御信号ＤＲｓのリセットパルスによって初期化されて、その後、駆動信号ＤＲｌに基づいて画像信号ＤＣが画素単位で順次非同期ＦＩＦＯ１４に書き込まれる。また、画像信号の読み出し動作は、水平同期信号ＨＤａの同期パルスによって初期化されて、その後、基準信号ＣＫａに基づき記憶されている画像信号が画素単位で読み出されて画像信号Ｄｄとして画像信号処理部１５に供給される。
【００５０】
ここで、画像信号Ｄｃの書き込みは、画像信号の読み出しが行われる時点ｔbよりもタイミング調整時間Ｔs前に行われている。このため、温度変化や駆動処理部１２の特性ばらつき等により書き込み動作が、破線で示すように時点ｔaから最大値Ｔv-maxだけ遅延されても、書き込み動作と読み出し動作の時間間隔が時間Ｔdよりも短くなることがないため、書き込まれた例えばライン-nやライン-(n+1)の画像信号を正しく読み出すことができる。
【００５１】
なお、上述の実施の形態では、駆動処理部１２の駆動信号生成回路１２２によってタイミング調整時間Ｔsを確保できるように書き込み動作のタイミングを制御したが、駆動処理部１１によってタイミング調整時間Ｔsを確保できるように読み出し動作のタイミングを制御しても良い。また、駆動処理部１１とＡ／Ｄ変換器１３４と非同期ＦＩＦＯ１４と画像信号処理部１５でカメラ本体部を構成し、駆動処理部１２と画像信号生成部１３（Ａ／Ｄ変換器１３４を除く）でカメラヘッド部を構成すれば、カメラヘッド部とカメラ本体部をケーブルで接続して動作させる場合であっても、非同期ＦＩＦＯ１４に画像信号を正しく書き込むことができ、また非同期ＦＩＦＯ１４に書き込まれている画像信号を正しく読み出して処理することができる。また、Ａ／Ｄ変換器１３４をカメラヘッド部に設けるものとすれば、カメラヘッド部とカメラ本体部との通信をディジタル信号で行うことができる。
【産業上の利用可能性】
【００５２】
以上のように、本発明に係るビデオカメラは、多画素化や高フレームレート化を行う上で有用である。
【図面の簡単な説明】
【００５３】
【図１】ビデオカメラの構成の一部を示す図である。
【図２】非同期ＦＩＦＯの駆動動作を説明するための図である。
【図３】従来のビデオカメラの構成の一部を示す図である。
【図４】従来のビデオカメラの他の構成の一部を示す図である。
【符号の説明】
【００５４】
１０，２０，２０ａ・・・ビデオカメラ、１１，１２・・・駆動処理部、１３・・・画像信号生成部、１４・・・非同期ＦＩＦＯ、１５・・・画像信号処理部、２１・・・カメラ本体部、２２，２２ａ・・・カメラヘッド部、１１１，１２１，２１１，２２２・・・基準信号発生回路、１１２，２１２・・・同期信号生成回路、１２２，２２３・・・駆動信号生成回路、１２３，２２４・・・ＰＬＬ回路、１２４，１２５，１２６，２２１，２２６，２２９・・・位相調整回路、１３１，２２５・・・撮像素子、１３２，２２７・・・ＣＤＳ回路、１３３，２２８・・・前処理回路、１３４，２１３・・・Ａ／Ｄ変換器
【図１】
2006191389.tif 000003
【図２】
2006191389.tif 000004
【図３】
2006191389.tif 000005
【図４】
2006191389.tif 000006