(57)【要約】【課題】  手動の評価治具を使用した場合でも、各種のテストモードを確実に設定することが可能な動作モード設定回路を提供する。【解決手段】  システムリセット信号ＳＲＳＴで論理回路１１をリセットし、テストリセット信号ＴＲＳＴでＦＦ１７，１８とカウンタ２０をリセットした後、論理回路１１をそのままにして、ＦＦ１７，１８とカウンタ２０のリセットを解除する。テスト設定信号ＴＳＥＴを“Ｈ”と“Ｌ”に切り替える毎に、ＥＯＲ１９からカウンタ２０に“Ｈ”のイネーブル信号が与えられ、内部クロックＣＫＩに同期してカウント値ＣＮがカウントアップされる。カウント値ＣＮはデコーダ２１でデコードされ、モード設定信号として論理回路１１に与えられる。所定のカウント値ＣＮをセットした後、システムリセット信号ＳＲＳＴを解除すると、論理回路１１はモード設定信号に応じた動作モードで動作を開始する。【選択図】      図１
2006162257.tif 000002
【特許請求の範囲】
【請求項１】
複数の動作モードの中からモード設定信号で指定された動作モードで動作する論理回路と共に集積回路に組み込まれ、該論理回路に該モード設定信号を与える動作モード設定回路であって、
第１の外部端子から与えられるテストリセット信号によってリセットされ、第２の外部端子から与えられるテスト設定信号のパルスをカウントし、そのカウント値または該カウント値をデコードした信号を前記モード設定信号として出力するカウント手段を備えたことを特徴とする動作モード設定回路。
【請求項２】
複数の動作モードの中からモード設定信号で指定された動作モードで動作する論理回路と共に集積回路に組み込まれ、該論理回路に該モード設定信号を与える動作モード設定回路であって、
第１の外部端子から与えられるテストリセット信号によってリセットされ、第２の外部端子から与えられるテスト設定信号を内部クロックに同期して取り込む縦続接続された第１及び第２のフリップフロップと、
前記第１及び第２のフリップフロップの出力信号の排他的論理和をイネーブル信号として出力する論理ゲートと、
前記第１の外部端子から与えられるテストリセット信号によってリセットされ、前記イネーブル信号が与えられたときに前記内部クロックに同期してカウントアップし、前記モード設定信号に対応するカウント値を出力するカウンタとを、
備えたことを特徴とする動作モード設定回路。
【請求項３】
複数の動作モードの中からモード設定信号で指定された動作モードで動作する論理回路と共に集積回路に組み込まれ、該論理回路に該モード設定信号を与える動作モード設定回路であって、
第１の外部端子から与えられるテストリセット信号によってリセットされ、第２の外部端子から与えられるテスト設定信号を内部クロックに同期して取り込む縦続接続された第１及び第２のフリップフロップと、
前記第１及び第２のフリップフロップの出力信号の排他的論理和を出力する論理ゲートと、
前記第１の外部端子から与えられるテストリセット信号によってリセットされ、前記論理ゲートの出力信号をカウントして、前記モード設定信号に対応するカウント値を出力するカウンタとを、
備えたことを特徴とする動作モード設定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大規模集積回路（以下、「ＬＳＩ」という）に内蔵されて各種の動作モードを設定するための動作モード設定回路に関するものである。
【背景技術】
【０００２】
【特許文献１】特開平１１−３１６６９４号公報
【０００３】
図２は、上記特許文献１に記載された従来のテストモード設定回路の構成図である。
このテストモード設定回路は、マイクロコントローラに内蔵されて各種のテストモードを設定するために使用されるもので、内部のクロック信号をカウントして一定の値になるとオーバーフロー信号を出力する第１のカウンタ１と、テストモード設定端子４から与えられるパルスをカウントしてカウント値を出力する第２のカウンタ２を有している。カウンタ２のカウント値は、論理積ゲートで構成されるモード制御回路３の入力信号として与えられ、カウンタ１のオーバーフロー信号は、このモード制御回路３のゲート制御信号として与えられるようになっている。そして、モード制御回路３からマイクロコントローラに対するテストモード設定信号が出力されるようになっている。
【０００４】
このテストモード設定回路では、システムリセット後に第１のカウンタ１がクロック信号をカウントしてオーバーフロー信号を出力するまでの期間中に、テストモード設定端子４をスイッチングさせて第２のカウンタ２をカウントアップさせる。そして、第１のカウンタ１がオーバーフローした時点で、第２のカウンタ２に設定されたカウント値が、モード制御回路３からテストモード設定信号として出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記テストモード設定回路は、カウンタ１が内部のクロック信号をカウントしてオーバーフローするまでの間に、外部から所望のテストモードに対応する数のパルスを与える必要があり、ＬＳＩテスタ等を使用することを前提としたものである。
【０００６】
しかしながら、例えば試作品の評価試験で単純な動作確認を行う場合には、ＬＳＩテスタを使用せず、その動作確認に対応した簡単な手動の評価治具を使用することがある。また、ＬＳＩテスタを使用してテストを行った結果、思ったような結果が得られずＬＳＩテスタの試験データや設定が間違っているか否か判定するために手動の評価治具を使用することがある。
【０００７】
このような場合、手動スイッチ等を用いて所定の期間内に所望のテストモードに対応する数のパルスを与えることは不可能である。即ち、クロック信号は一般的に非常に高い周波数であり、これに比べて手動スイッチによるパルスの速度は非常に低速である。従って、カウンタ１の桁数を非常に大きくしておかなければオーバーフローするまでに所定のパルスを与えることができず、このような膨大な桁数のカウンタを設けることは現実的でない。また、手動スイッチからの入力を考慮して膨大な桁数のカウンタを設けた場合、ＬＳＩテスタを使用したときにも手動のときと同じオーバーフロー時間を待つ必要があるため、試験効率が低下してしまう。
【０００８】
本発明は、手動の評価治具を使用した場合にでも、各種のテストモードを確実に設定することが可能な動作モード設定回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明は、複数の動作モードの中からモード設定信号で指定された動作モードで動作する論理回路と共に集積回路に組み込まれ、該論理回路に該モード設定信号を与える動作モード設定回路において、第１の外部端子から与えられるテストリセット信号によってリセットされ、第２の外部端子から与えられるテスト設定信号のパルスをカウントし、そのカウント値または該カウント値をデコードした信号を前記モード設定信号として出力するカウント手段を備えたことを特徴としている。
【発明の効果】
【００１０】
本発明では、システムリセット信号とは別に、テストリセット信号を与えるための第１の外部端子と、テスト設定信号を与えるための第２の外部端子を設けると共に、テスト設定信号をカウントするカウント手段を有している。これにより、テストモードを設定するための設定期間の制限がなくなり、ＬＳＩテスタを用いた場合には短期間にテストモードを設定することができ、手動の評価治具を用いた場合でも各種のテストモードを確実に設定することができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
第１の外部端子から与えられるテストリセット信号によってリセットされ、第２の外部端子から与えられるテスト設定信号を内部クロックに同期して取り込む縦続接続された第１及び第２のフリップフロップ（以下、「ＦＦ」という）と、これらの第１及び第２のＦＦの出力信号の排他的論理和をイネーブル信号として出力する排他的論理和ゲート（以下、「ＥＯＲ」という）と、テストリセット信号によってリセットされ、ＥＯＲからイネーブル信号が与えられたときに内部クロックに同期してカウントアップし、モード設定信号に対応するカウント値を出力するカウンタを設ける。
【００１２】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例】
【００１３】
図１は、本発明の実施例を示す動作モード設定回路を有するＬＳＩの構成図である。
ＬＳＩ１０は、本体である論理回路１１、この論理回路１１に対するシステムリセット信号ＳＲＳＴが与えられるリセット端子１２、複数の入力信号ＳＩＮが与えられる入力端子１３、及びこの論理回路１１からの複数の出力信号ＳＯＴを出力する出力端子１４を有している。
【００１４】
このＬＳＩ１０は、更に、手動の評価治具３０からテストリセット信号ＴＲＳＴが与えられるテストリセット端子１５、及びテスト設定信号ＴＳＥＴが与えられるテスト設定端子１６が設けられている。これらの端子１５，１６には、動作モード設定回路を構成するＦＦ１７，１８、ＥＯＲ１９、カウンタ（ＣＮＴ）２０、及びデコーダ（ＤＥＣ）２１が接続されている。
【００１５】
テスト設定端子１６は、ＦＦ１７の入力端子Ｄに接続され、このＦＦ１７の出力端子Ｑは、ＦＦ１８の入力端子ＤとＥＯＲ１９の一方の入力側に接続されている。ＦＦ１８の出力端子Ｑは、ＥＯＲ１９の他方の入力側に接続され、このＥＯＲ１９の出力側がカウンタ２０のイネーブル端子Ｅに接続されている。カウンタ２０から出力されるカウント値ＣＮはデコーダ２１に与えられ、このデコーダ２１でデコードされた信号が、モード設定信号として論理回路１１に与えられるようになっている。なお、論理回路１１は、カウント値ＣＮが“０”の時のモード設定信号によって通常動作が指定され、カウント値ＣＮが“０”以外のときに、その値に対応したテストモードが指定されるようになっている。
【００１６】
テストリセット端子１５から与えられるテストリセット信号ＴＲＳＴは、ＦＦ１７，１８とカウンタ２０のリセット端子Ｒに与えられ、これらのＦＦ１７，１８とカウンタ２０のクロック端子Ｃには、論理回路１１から出力される内部クロック信号ＣＫＩが与えられるようになっている。
【００１７】
一方、評価治具３０は、システムリセット信号ＳＲＳＴ、テストリセット信号ＴＲＳＴ、及びテスト設定信号ＴＳＥＴを出力するためのスイッチ部３１，３２，３３を有している。また、この評価治具３０は、ＬＳＩ１０の論理回路１１に与える入力信号ＳＩＮを設定するための入力信号設定部３４と、この論理回路１１から出力される出力信号ＳＯＴを監視するための出力信号監視部３５を有している。
【００１８】
図３は、図１の動作を示す信号波形図である。以下、この図３を参照しつつ、図１のテストモード設定動作を説明する。
【００１９】
テストモード設定開始時（図３の時刻Ｔ１）に、評価治具３０からＬＳＩ１０に与えるシステムリセット信号ＳＲＳＴ、テストリセット信号ＴＲＳＴ及びテスト設定信号ＴＳＥＴを、すべてレベル“Ｌ”に設定する。これにより、ＦＦ１７から出力される信号Ｓ１７とＦＦ１８から出力される信号Ｓ１８は“Ｌ”となり、カウンタ２０のカウント値ＣＮは“０”となる。
【００２０】
時刻Ｔ２において、テストリセット信号ＴＲＳＴをレベル“Ｈ”に切り替え、ＦＦ１７，１８及びカウンタ２０のリセット状態を解除する。
【００２１】
時刻Ｔ３において、テスト設定信号ＴＳＥＴを“Ｈ”に切り替えると、その直後の時刻Ｔ４における内部クロックＣＫＩの立ち上がりのタイミングで、ＦＦ１７の信号Ｓ１７が“Ｈ”となる。これによってＥＯＲ１９の信号Ｓ１９が“Ｈ”となり、カウンタ２０は動作可能な状態となる。
【００２２】
時刻Ｔ５における内部クロックＣＫＩの立ち下がりのタイミングで、カウンタ２０がカウントアップしてカウント値ＣＮは“１”となる。
【００２３】
時刻Ｔ６における内部クロックＣＫＩの立ち上がりのタイミングで、ＦＦ１８の信号Ｓ１８が“Ｈ”となる。これによってＥＯＲ１９の信号Ｓ１９が“Ｌ”となり、カウンタ２０の動作は禁止され、カウント値ＣＮは“１”のままで変化しない。
【００２４】
時刻Ｔ７において、テスト設定信号ＴＳＥＴを“Ｌ”に切り替えると、その直後の内部クロックＣＫＩの立ち上がりで信号Ｓ１７が“Ｌ”となり、信号Ｓ１９が“Ｈ”となってカウンタ２０は再び動作可能な状態となる。そして、次の内部クロックＣＫＩの立ち下がりで、カウンタ２０がカウントアップしてカウント値ＣＮは“２”となる。その後、内部クロックＣＫＩの立ち上がりで信号Ｓ１８が“Ｈ”となり、信号Ｓ１９が“Ｌ”となってカウンタ２０の動作は再び禁止される。
【００２５】
このような動作の繰り返しにより、テスト設定信号ＴＳＥＴを“Ｌ”から“Ｈ”、及び“Ｈ”から“Ｌ”へ切り替えるたびに、カウント値ＣＮが１ずつカウントアップする。
【００２６】
カウンタ２０から出力されるカウント値ＣＮは、デコーダ２１に与えられてデコードされ、モード設定信号として論理回路１１に与えられる。但し、論理回路１１には、“Ｌ”のシステムリセット信号ＳＲＳＴが与えられているので、この論理回路１１の動作は停止されている。
【００２７】
テスト設定信号ＴＳＥＴによって所望のテストモードの設定が完了した後、時刻Ｔ８において、システムリセット信号ＳＲＳＴを“Ｈ”に切り替える。これにより、論理回路１１が起動し、デコーダ２１から出力されるモード設定信号に応じた動作が開始される。選択したテストモードに応じて、評価治具３０の入力信号設定部３４から入力信号ＳＩＮを設定して論理回路１１に与え、この論理回路１１から出力される出力信号ＳＯＴを出力信号監視部３５で監視することにより、ＬＳＩ１０の動作試験が行われる。
【００２８】
なお、このＬＳＩ１０を装置に組み込んで通常動作を行わせるときには、テストリセット端子１５とテスト設定端子１６を“Ｌ”に固定接続する。これにより、カウンタ２０のカウント値ＣＮは“０”となり、デコーダ２１から論理回路１１に対して通常動作を指定するモード設定信号が出力される。
【００２９】
このように、本実施例の動作モード設定回路は、システムリセット信号ＳＲＳＴとは別に、テストリセット信号ＴＲＳＴを与えるためのテストリセット端子１５を設けると共に、テスト設定信号ＴＳＥＴを与えるためのテスト設定端子１６と、このテスト設定信号ＴＳＥＴをカウントするカウンタ２０を有している。これにより、テストモードを設定するための設定期間の制限がなくなり、ＬＳＩテスタを用いた場合には短期間にテストモードを設定することができ、手動の評価治具を用いた場合でも各種のテストモードを確実に設定することができるという利点がある。
【００３０】
また、内部クロックＣＫＩに同期してテスト設定信号ＴＳＥＴを取り込み、このテスト設定信号ＴＳＥＴの変化を検出するためのＦＦ１７，１８とＥＯＲ１９を有している。これにより、テスト設定信号ＴＳＥＴにチャタリング等の雑音が含まれていても、これらの雑音が除去されるので、カウンタ２０による誤カウントが生じるおそれがない。
【００３１】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１）  カウンタ２０は、イネーブル端子ＥにＥＯＲ１９からの信号Ｓ１９をイネーブル信号として与え、内部クロック信号ＣＫＩに同期してカウントするようにしているが、イネーブル端子Ｅを“Ｈ”に固定し、ＥＯＲ１９からの信号Ｓ１９をクロック端子Ｃに与えてカウントするようにしても良い。
（２）  評価装置３０でチャタリングのないテスト設定信号ＴＳＥＴを出力することができるスイッチ部３３を用いれば、ＦＦ１７，１８及びＥＯＲ１９を省略することができる。即ち、カウンタ２０のイネーブル端子Ｅを“Ｈ”に固定し、評価装置３０からのテスト設定信号ＴＳＥＴを、このカウンタ２０のクロック端子Ｃに与えてカウントする。その場合、テスト設定信号ＴＳＥＴの１パルス毎に、カウンタ２０は１ずつカウントアップする。
（３）  カウンタ２０のカウント値ＣＮをデコーダ２１でデコードし、モード設定信号を生成して論理回路１１に与えるようにしているが、論理回路１１側でデコード機能を備えていれば、カウント値ＣＮをそのままモード設定信号として与えることができる。この場合、デコーダ２１は不要となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例を示す動作モード設定回路を有するＬＳＩの構成図である。
【図２】従来のテストモード設定回路の構成図である。
【図３】図１の動作を示す信号波形図である。
【符号の説明】
【００３３】
１０    ＬＳＩ
１１    論理回路
１２    リセット端子
１５    テストリセット端子
１６    テスト設定端子
１７，１８    ＦＦ（フリップフロップ）
１９    ＥＯＲ（排他的論理和ゲート）
２０    カウンタ
２１    デコーダ
３０    評価治具
【図１】
2006162257.tif 000003
【図２】
2006162257.tif 000004
【図３】
2006162257.tif 000005