(57)【要約】【課題】負荷両端に印加される電圧を一定に制御することできるパルス電源を供給する。【解決手段】負荷に電圧を一定時間印加するため第1の半導体スイッチ５と直列に半導体素子と抵抗とから構成される回路を複数直列接続した第２の半導体スイッチ７の半導体素子を順次オンすることにより、負荷と半導体スイッチ７に並列接続された抵抗の合成抵抗を変化させることにより、負荷に印加する電圧を一定値に制御し、負荷の出力の高安定性を実現したもの。【選択図】      図１
2006094681.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため
直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、
前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、前記第２の半導体スイッチの半導体素子を制御装置からのオン信号により順次オンする構成としたことを特徴とする高電圧パルス電源。
【請求項２】
請求項１記載の高電圧パルス電源において、  
前記第１の半導体スイッチがオンした直後は、前記負荷の抵抗をＲＬ、前記第２の半導体スイッチの合成抵抗を
【数１】
2006094681.tif 000004
となるように、次々と前記第２の半導体スイッチの半導体素子と並列接続する抵抗の合成エ抵抗値を、前記負荷の両端がＶ０＝Ｖ１＝…となるように、前記第２の半導体スイッチの半導体素子を順次オンするように構成したことを特徴とする高電圧パルス電源。
【請求項３】
請求項１又は２に記載の高電圧パルス電源において、
前記第２の半導体スイッチに並列に接続される抵抗の値を複数の抵抗値としたことを特徴とする高電圧パルス電源。
【請求項４】
請求項１又は２に記載の高電圧パルス電源において、
前記第２の半導体スイッチはサイリスタで構成され、前記負荷に対してパルス電圧が印加された後に前記サイリスタを順次オンする構成としたことを特徴とする高電圧パルス電源。
【請求項５】
直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため
直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、
前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、
前記第２の半導体スイッチを構成する半導体素子に、オン指令を与えるタイミングをパルス電圧印加時間からの時刻と前記第２の半導体スイッチのオンすべき半導体素子の情報をあらかじめ記憶装置に記憶させておき、パルス電圧印加開始からの時間によりパターンで前記第２の半導体スイッチを構成する個々の半導体素子を、前記記憶装置の記憶内容に基づき順次オンさせる制御装置を具備したことを特徴とする高電圧パルス電源。
【請求項６】
直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため
直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、
前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、
前記第２の半導体スイッチを構成する個々の半導体素子にオン指令を与えるタイミングを、前記エネルギー貯蔵用コンデンサの両端電圧を検出し、その検出電圧と個々の素子をオンする電圧設定値とを比較器により比較し、検出電圧≦電圧設定値となるタイミングで前記第２の半導体スイッチを構成する個々の半導体素子を順次オンさせる制御装置を具備したことを特徴とする高電圧パルス電源。
【請求項７】
直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため
直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、
前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、
前記第２の半導体スイッチを構成する個々の半導体素子にオン指令を与えるタイミングを、前記負荷の両端電圧を検出し、その検出電圧と個々の素子をオンする電圧設定値とを比較器により比較し、検出電圧≦電圧設定値となるタイミングで前記第２の半導体スイッチを構成する個々の半導体素子を順次オンさせる制御装置を具備したことを特徴とする高電圧パルス電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、数ミリ秒のパルス電圧が必要となる長パルスクライストロンなどの負荷に高電圧、高安定なパルス電力を供給する高電圧パルス電源に関する。
【背景技術】
【０００２】
図８は、この種従来の半導体スイッチを使用した高電圧パルス電源の一例を説明するための図である。高電圧パルス電源は、負荷３例えばク数ミリ秒のパルス電圧が必要となるクライストロンにパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサ１を、パルス印加時間に比べ十分長い時間でコンデンサ１を一定電圧に充電するための直流電源２と、コンデンサ１と負荷３に一定時間パルス電圧を印加するための半導体スイッチ(本発明の第１の半導体スイッチに相当)５とで構成されている。
【０００３】
一般に高電圧パルス電源では、負荷３の両端電圧として約１００ｋＶ以上の電圧が必要となる。このため、半導体スイッチ５は通常絶縁耐電圧の関係から複数の半導体素子５ａと並列に例えばＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)からなる半導体素子５ａに直流分担を均等化する抵抗５ｄ及び、交流分担を均等化するコンデンサ５ｃと限流抵抗５ｂの直列接続された回路が接続される。半導体素子５ａへのオン、オフ指令は制御装置６から出力され、すべての半導体素子５ａが同時にオン、オフされ、負荷３に一定時間電圧が印加されるようものが公知となっている（非特許文献１参照）。
【０００４】
半導体スイッチ５がオンした直後は、負荷３に半導体スイッチ５がオンする直前にエネルギー貯蔵用コンデンサ１に充電されていた電圧が印加される。
【０００５】
しかしながら、数ミリ秒のパルス電力が必要となる長パルスクライストロンなどの負荷３では、半導体スイッチ５の導通期間中にエネルギー貯蔵用コンデンサ１の電圧が低下し、それに伴って負荷３の両端に掛かる電圧が低下してしまう問題が生じていた。
【非特許文献１】○○○○A Second Long Pulse Modulator For TESLA Using IGBTs; H.Pfeffer他 FERMILAB Batavia IL
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このため、従来よりも半導体スイッチ５を使用した高電圧パルス電源では、エネルギー貯蔵用コンデンサ１の容量を導通期間中の電圧降下が許容されるような容量とすることにより対応していた。
【０００７】
しかし、上記方式では、大出力の長パルスクライストロンに適用した時、コンデンサ１の容量が非常に大きくなり、装置の大型化が避けられなかった。また、電圧降下を完全に防ぐことができないため、パルスクライストロンに安定した電圧を印加することが困難であるという問題が生じていた。
【０００８】
本発明は、上記の課題を解決するためになされたもので、エネルギー貯蔵用コンデンサの容量を増加させることなく負荷の出力の高安定性を実現することができる高電圧パルス電源を提供することを目的とする
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に対応する発明は、直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、前記第２の半導体スイッチの半導体素子を制御装置からのオン信号により順次オンする構成としたことを特徴とする高電圧パルス電源である。
【００１０】
請求項１に記載の発明によれば、第１の半導体スイッチ１のオン、オフにより負荷にパルス電圧一定時間印加し、パルス電圧印加後複数個直列接続された半導体スイッチの半導体素子を個々に順次オンさせることにより半導体素子に並列接続された抵抗の合成抵抗と負荷との電圧分担を変化させることで、負荷両端に印加される電圧を一定に制御することが可能となる。
【００１１】
上記目的を達成するために、請求項５に対応する発明は、直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、
前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、
前記第２の半導体スイッチを構成する半導体素子に、オン指令を与えるタイミングをパルス電圧印加時間からの時刻と前記第２の半導体スイッチのオンすべき半導体素子の情報をあらかじめ記憶装置に記憶させておき、パルス電圧印加開始からの時間によりパターンで前記第２の半導体スイッチを構成する個々の半導体素子を、前記記憶装置の記憶内容に基づき順次オンさせる制御装置を具備したことを特徴とする高電圧パルス電源である。
【００１２】
請求項５に記載の発明によれば、第１の半導体スイッチをオンした後、負荷にパルス電圧が印加された時間からの電圧降下は、負荷の状態が一定であればほぼ一定値となることから、負荷と第２の半導体スイッチを構成する個々の半導体素子に並列に接続されている抵抗との電圧分担を、負荷の電圧が一定になるようにあらかじめ計算することができ、その計算に従って、時刻ｔでどの素子をオンすればよいかを記憶装置に記憶しておくことで、パルス電圧印加開始からの時間によりパターンを呼び出すことで半導体素子にオン指令を送ることにより負荷両端に印加される電圧を一定にすることができる。
【００１３】
上記目的を達成するために、請求項６に対応する発明は、直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため
直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、
前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、
前記第２の半導体スイッチを構成する個々の半導体素子にオン指令を与えるタイミングを、前記エネルギー貯蔵用コンデンサの両端電圧を検出し、その検出電圧と個々の素子をオンする電圧設定値とを比較器により比較し、検出電圧≦電圧設定値となるタイミングで前記第２の半導体スイッチを構成する個々の半導体素子を順次オンさせる制御装置を具備したことを特徴とする高電圧パルス電源である。
【００１４】
請求項６に記載の発明によれば、第２の半導体スイッチを構成する個々の半導体素子にオン指令を与えるタイミングを、エネルギー貯蔵用コンデンサの両端電圧を検出し、その検出電圧と個々の第２の半導体スイッチの半導体素子をオンする設定電圧と比較し、検出電圧≦電圧設定値となるタイミングで第２の半導体スイッチを構成する個々の半導体素子を順次オンさせる。ここで、エネルギー貯蔵用コンデンサ両端に印加される電圧は、負荷の両端電圧とほぼ等しい。また、エネルギー貯蔵用コンデンサ両端電圧はほぼ一定値で安定しており、誤動作などの影響を受けにくい。従って、例えば負荷が温度や、経年変化などで状態が変化した場合でも、エネルギー貯蔵用コンデンサ両端電圧の低下に応じて半導体スイッチを構成する個々の半導体素子にオン指令を与えるため、負荷両端に印加される電圧を一定にすることができる。
【００１５】
上記目的を達成するために、請求項７に対応する発明は、直流電源と負荷へパルスエネルギーを供給するためのエネルギー貯蔵用コンデンサと、前記コンデンサと前記負荷との間に設けられ、前記負荷に一定時間電圧を印加するため
直列接続されたオン、オフ可能な複数の半導体素子で構成され、前記各半導体素子にそれぞれ抵抗と、コンデンサと抵抗からなる電圧分担回路とを並列に接続した第１の半導体スイッチとで構成される高電圧パルス電源において、
前記第１の半導体スイッチと前記負荷との間に半導体素子と抵抗とを並列接続した回路を複数直列接続したことで構成される第２の半導体スイッチを接続し、前記第１の半導体スイッチがオンし、前記負荷にパルス電圧が印加された後、
前記第２の半導体スイッチを構成する個々の半導体素子にオン指令を与えるタイミングを、前記負荷の両端電圧を検出し、その検出電圧と個々の素子をオンする電圧設定値とを比較器により比較し、検出電圧≦電圧設定値となるタイミングで前記第２の半導体スイッチを構成する個々の半導体素子を順次オンさせる制御装置を具備したことを特徴とする高電圧パルス電源である。
【００１６】
請求項７に記載の発明によれば、第２の半導体スイッチを構成する個々の半導体素子にオン指令を与えるタイミングを、負荷の両端電圧を検出し、その検出電圧と個々の第２の半導体スイッチの半導体素子をオンする設定電圧と比較し、検出電圧≦電圧設定値となるタイミングで第２の半導体スイッチを構成する個々の半導体素子を順次オンさせる。従って、例えば負荷が温度や、経年変化などで状態が変化した場合でも、負荷両端電圧の低下に応じて第２の半導体スイッチを構成する個々の半導体素子にオン指令を与えるため、負荷両端に印加される電圧を一定にすることができる。
【発明の効果】
【００１７】
本発明によれば、負荷両端に印加される電圧を一定に制御することが可能となり、負荷の出力の高安定を実現する高電圧パルス電源を供給することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図面を参照して説明するが、ここでは前述した図８の従来例と異なる点を主として説明する。
【００１９】
図１は、本発明の第１の実施形態を説明するための図であり、図中、従来装置を示す図２１と同一の要素には、同一の符号を付してその説明を省略する。図１の特徴は、エネルギー貯蔵用コンデンサ１と負荷３との間に、半導体スイッチ(本発明の第２の半導体スイッチに相当)７を直列に接続したものである。
【００２０】
半導体スイッチ７は、例えばＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)からなる半導体素子７ａと抵抗７ｂとを並列に接続したものを複数個直列接続したものであって、半導体スイッチ５がオンし、負荷３にパルス電圧が印加された後、制御装置６からオン指令により半導体スイッチ７の複数の半導体素子７ａが順次オンするように構成したものである。
【００２１】
なお、図１では負荷３にパルス電圧が印加されたことを、検出又は推定する手段については、具体的に記載していないが、公知の技術を利用することで、容易に得ることができる。
【００２２】
つまり、図１において半導体スイッチ５がオンした直後は負荷３の抵抗ＲLと
【数２】
2006094681.tif 000003
【００２３】
このように次々と半導体スイッチ７の半導体素子７aに並列に接続した抵抗７bの合成抵抗値を負荷３の両端電圧がＶ０＝Ｖ１＝…となるように、半導体素子７aを順次オンすることにより、負荷３の電圧を一定値に制御することが可能となる。
【００２４】
図２に本発明の実施形態を説明するグラフを示す。図のように時間t1、t2、…tnの各区間においてエネルギー貯蔵用コンデンサ１の電圧波形の減衰に合わせて半導体スイッチ７の半導体素子７ａを順次オンすることにより、半導体素子７ａと並列接続されている抵抗７ｂの合成抵抗値をコンデンサ１の両端電圧の減衰分を吸収する分だけ減少させることにより、負荷３の電圧を一定に制御することができる。
【００２５】
図３は図１の半導体スイッチ７を６個の半導体素子７ａで構成し、負荷３の両端電圧が一定になるように制御装置６により各半導体素子７ａを順次オンしていったときの波形を示している。図３に示すように半導体スイッチ７がない時、つまり前述した従来装置にあってはエネルギー貯蔵用コンデンサ１の電圧が減衰するに従って、負荷３の両端電圧が減衰しているが、本発明の方式(図３において半導体スイッチ７による補正ありの場合に相当
する)を用いることにより、負荷３の両端電圧が降下することなく一定に制御することができることが分かる。
【００２６】
図２に示すようにエネルギー貯蔵用コンデンサ１の両端電圧の減衰は指数関数で減少するため、時間当たりの減衰幅は一定ではない。このため、半導体スイッチ７の半導体素子７aに並列接続する抵抗７bの値を複数種類とすれば、前述の実施形態の効果に、次のような作用効果が加わる。すなわち、半導体スイッチ７に並列接続された抵抗値の値が複数種類あるため、個々の半導体素子が分担する電圧値が異なるため、負荷３の両端に印加される電圧の降下幅に合わせて、適切な抵抗値を選択することにより(電圧減衰幅に合わせて最適化することにより)、負荷３の両端に印加される電圧を一定に制御することが可能となる。
【００２７】
図４は、本発明の第２の実施形態を示す図である。図１では半導体スイッチ７を構成する半導体素子７aとしてＩＧＢＴを使用したが、ここではＩＧＢＴに代えてサイリスタ７ｃを設けたものである。
【００２８】
この場合の動作原理は、前述した第１の実施形態と同様であり、エネルギー貯蔵用コンデンサ１の電圧減衰に合わせて、制御装置６により順次サイリスタ７ｃをオンしていく。
【００２９】
負荷３への電圧印加は、半導体スイッチ５がオン、オフ制御されるため、半導体スイッチ７の半導体素子はオンの機能のみを有していれば良い。したがって、図４のように半導体スイッチ７を構成するサイリスタ７ｃであっても、本発明の高電圧パルス電源の性能を損なうことなく動作可能である。半導体スイッチ７の半導体素子をサイリスタ７ｃとすることにより、制御装置６に有しているゲート信号生成回路がオンのみでよいため、回路構成が簡素化され、装置自体の信頼性が向上する。  
図５は、本発明の第３の実施形態を説明するための図である。この実施形態の特徴は、制御装置６内に、例えばＲＯＭ(リード  オンリ  メモリ)からなるメモリ(記憶装置)６cを追加し、メモリ６c内に半導体スイッチ７の半導体素子７aにオン信号を送るタイミングを記憶させ、この記憶された内容に基づきパルス電圧印加開始からの時間により半導体スイッチ７を構成する半導体素子７aにオン信号を送るように構成したものである。なお、制御装置６内には、以上述べたメモリ６ｃ以外に、パルス印加開始指令に基づき所定の動作を行う半導体スイッチ５のゲート生成回路６a及びカウンタ６bを備えている。
【００３０】
一般に負荷３の状態が変化しなければ、エネルギー貯蔵用コンデンサ１の両端電圧の減衰は常に一定となる。従って、負荷３の電圧を一定にするために、パルス電圧印加開始から時刻ｔ経過した時の、半導体スイッチ７の半導体素子７aに並列に接続された抵抗７ｂの合成抵抗値をどのような値にするかはあらかじめ計算でき、その抵抗値となるようにメモリ６cの内部に時刻tと、その時刻tにおけるオンすべき半導体スイッチ７を構成する半導体素子７aを記憶し、パルス電圧印加開始指令をトリガとしてメモリ６c内のデータを例えば図示しないＣＰＵが読み出して該当する半導体素子７aに与えてオンさせることにより負荷３の両端電圧を一定に制御することが可能となる。
【００３１】
図６は、本発明の第４の実施形態を説明するための図である。図６の特徴は、制御装置６に比較器６dを追加し、比較器６dの出力により半導体スイッチ７の半導体素子７aに対してオン信号を与えるタイミングとするように構成したものである。エネルギー貯蔵用コンデンサ１の両端電圧を電圧検出器１１にて検出し、この検出電圧を比較器６dに入力し、
比較器６d内で該検出電圧と個々の半導体素子７aをオンする電圧設定値とを比較し、検出電圧≦電圧設定値となるタイミングで比較器６dから該当する半導体素子７aに対してオン指令を与える。この結果、負荷３の両端電圧を一定に制御することが可能となる。
【００３２】
本実施の形態では、温度や経年変化に伴う負荷の状態変化により、エネルギー貯蔵用コンデンサ１のパルス電圧印加中の電圧減衰曲線が変化しても、コンデンサ１の両端電圧を検出して半導体スイッチ７の個々の半導体素子７aをオンするため、負荷３の両端電圧を一定に制御することが可能となる。また、エネルギー貯蔵用コンデンサ１の両端電圧はほぼ一定値で安定しており、誤動作などの影響を受けにくい。
【００３３】
図７は、本発明の第５の実施形態を説明するための図である。図７の特徴は、制御装置６内に半導体素子毎の比較器６ｅを設け、比較器６ｅには負荷３の両端電圧を電圧検出器１２により検出した検出電圧を入力し、比較器６ｅ内では該検出電圧と、個々の半導体素子７aをオンする電圧設定値とを比較し、検出電圧≦電圧設定値となるタイミングで比較器６ｅから該当する半導体素子７aに対してオン指令を与える。このように、第５の実施形態では、電圧検出器１２により直接負荷電圧を検出し、この負荷検出電圧を比較器６ｅに入力することにより、例えば負荷が温度や、経年変化などで状態が変化した場合でも、負荷３の両端電圧の低下に応じて半導体スイッチ７を構成する個々の半導体素子にオン指令を与えるため、負荷３の両端に印加される電圧を一定にすることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の高電圧パルス電源の第１の実施形態を説明するための図。
【図２】本発明の実施の形態を説明するグラフ。
【図３】本発明の効果を確認するための解析結果を示すグラフ。
【図４】本発明の高電圧パルス電源の第２の実施形態を説明するための図。
【図５】本発明の高電圧パルス電源の第３の実施形態を説明するための図。
【図６】本発明の高電圧パルス電源の第４の実施形態を説明するための図。
【図７】本発明の高電圧パルス電源の第５の実施形態を説明するための図。
【図８】従来の高電圧パルス電源の課題を説明するための図。
【符号の説明】
【００３５】
１…エネルギー貯蔵用コンデンサ、２…直流電源、３…負荷、５…半導体スイッチ、５ａ…半導体素子、５ｂ…限流抵抗、５ｃ…コンデンサ、５ｄ…抵抗、６…制御装置、６a…ゲート生成回路、６b…カウンタ、６c…メモリ、６d…比較器、７…半導体スイッチ、７ａ…半導体素子、７ｂ…抵抗、７ｃ…サイリスタ、１１…電圧検出器、１２…電圧検出器。
【図１】
2006094681.tif 000005
【図２】
2006094681.tif 000006
【図３】
2006094681.tif 000007
【図４】
2006094681.tif 000008
【図５】
2006094681.tif 000009
【図６】
2006094681.tif 000010
【図７】
2006094681.tif 000011
【図８】
2006094681.tif 000012