(57)【要約】【課題】一つのチャージポンプのみを利用して制御されるアナログ位相補間技術を適用し復元回路及び復元方法を提供する。【解決手段】高速直列データ送受信器の受信側でクロックとデータとを復元する時、位相補間技術を利用すると、必要なＰＬＬの数が一つに減少され、電力消耗、雑音、面積側面で多くの利点を得ることができる。本発明は、従来に使用された制限された位相解像力を有するデジタル位相補間器の短所を克服するために、アナログ位相補間器を採用した。そして、二つのチャージポンプを使用した従来のアナログ位相補間器を適用したクロックデータ復元回路と比較して、一つのチャージポンプを使用して位相補間器を制御して、正確な特性制御を通じて改善されたジッタ特性を得ることができる。【選択図】    図４
2006033824.tif 000002
【特許請求の範囲】
【請求項１】
入力データの位相と出力クロックの位相とを比較する位相検出部と、
前記出力クロックの位相が位置した位相クワドラントを判別して、位相クワドラント判別信号を出力するクワドラント判別部と、
前記位相検出部の出力と前記クワドラント判別部の出力との入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力するクワドラント制御部と、
前記クワドラント制御部の出力の入力を受けて、前記第１位相制御電圧と前記第２位相制御電圧とを出力する一つの差動チャージポンプと、少なくとも一つのループフィルタとで構成されたチャージポンプ部と、
前記位相クワドラント判別信号を受けて、第１クロック、前記第１クロックを９０°位相遅延させた第２クロック、前記第１クロックを１８０°位相遅延させた第３クロック、及び前記第１クロックを２７０°位相遅延させた第４クロックのうち、二つのクロックを選択し、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間器と、を具備し、
前記アナログ位相補間器の出力クロックを前記位相検出部の入力として、帰還閉回路を形成することを特徴とする復元回路。
【請求項２】
前記位相検出部は、前記出力クロックと前記入力データとの位相差によってアップ信号とダウン信号とを発生させることを特徴とする請求項１に記載の復元回路。
【請求項３】
前記位相検出部は、前記出力クロックの位相が前記入力データの位相より進んでいる場合には、高いレベルのアップ信号と低いレベルのダウン信号とを発生させ、前記出力クロックの位相が前記入力データの位相より遅れている場合には、高いレベルのダウン信号と低いレベルのアップ信号とを発生させることを特徴とする請求項２に記載の復元回路。
【請求項４】
前記位相検出部は、少なくとも一つのフリップフロップで構成されることを特徴とする請求項２に記載の復元回路。
【請求項５】
前記クワドラント判別部は、前記チャージポンプ部から出力された前記第１位相制御電圧と前記第２位相制御電圧、及び前記第１位相制御電圧と第２位相制御電圧との差異の最大許容電圧と最小許容電圧の入力を受けて、前記出力クロックの位相が位置したクワドラントを判別する動作をすることを特徴とする請求項１に記載の復元回路。
【請求項６】
前記クワドラント判別部の前記出力クロックの位相が位置したクワドラントを判別する動作は、現在出力クロックの位相が位置したクワドラントの情報と、前記第１位相制御電圧と第２位相制御電圧との間の差異が、前記第１位相制御電圧と第２位相制御電圧との差異の最小許容電圧以下又は最大許容電圧以上に到達したかの可否を通じて行なわれることを特徴とする請求項５に記載の復元回路。
【請求項７】
前記クワドラント制御部は、前記位相検出部が出力したアップ信号とダウン信号とから前記クワドラント判別部が出力した位相クワドラント判別信号によって前記チャージポンプ部に対するアップ信号とダウン信号とを生成することを特徴とする請求項２に記載の復元回路。
【請求項８】
前記クワドラント制御部は、
前記出力クロックの位相が第１又は第３四分面に位置する場合には、前記位相検出部のアップ信号を前記チャージポンプ部に対するアップ信号として出力し、前記位相検出部のダウン信号を前記チャージポンプ部に対するダウン信号として出力し、
前記出力クロックの位相が第２又は第４四分面に位置する場合には、前記位相検出部のアップ信号を前記チャージポンプ部に対するダウン信号として出力し、前記位相検出部のダウン信号を前記チャージポンプ部に対するアップ信号として出力することを特徴とする請求項３に記載の復元回路。
【請求項９】
前記チャージポンプ部は、前記クワドラント制御部が出力した前記チャージポンプ部に対するアップ信号とダウン信号とに対して、アップ信号が高いレベルである場合に第１位相制御電圧を増加させ、第２位相制御電圧を減少させ、ダウン信号が高いレベルである場合に第１位相制御電圧を減少させ、第２位相制御電圧を増加させる一つの差動チャージポンプを含んで構成されることを特徴とする請求項２に記載の復元回路。
【請求項１０】
入力データの位相と出力クロックの位相とを比較する位相検出部と、
前記出力クロックの位相が位置した位相クワドラントを判別して、位相クワドラント判別信号を出力するクワドラント判別部と、
前記位相検出部の出力と前記クワドラント判別部の出力との入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力するクワドラント制御部と、
前記クワドラント制御部の出力の入力を受けて、前記第１位相制御電圧と前記第２位相制御電圧とを出力する一つの差動チャージポンプと、少なくとも一つのループフィルタとで構成されるチャージポンプ部と、
前記第１位相制御電圧と前記第２位相制御電圧の入力を受けて、第３位相制御電圧と第４位相制御電圧とを出力するＧＭセルと、
前記位相クワドラント判別信号を受けて、第１クロック、前記第１クロックを９０°位相遅延させた第２クロック、前記第１クロックを１８０°位相遅延させた第３クロック、及び前記第１クロックを２７０°位相遅延させた第４クロックのうち、二つのクロックを選択し、前記第３位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第４位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間部と、を具備し、
前記位相補間部の出力クロックを前記位相検出部の入力として、帰還閉回路を形成することを特徴とする復元回路。
【請求項１１】
入力データの位相と出力クロックの位相とを比較する位相検出部と、
第ｐ−１クロックの位相から第ｐクロックの位相までの位相範囲を第ｐ−１位相範囲とする時、前記出力クロックの位相が位置した位相範囲を判別する位相範囲判別部と、
前記位相検出部の出力と前記位相範囲判別部の出力の入力を受けて、第１位相制御電圧と第２位相制御電圧の増減信号を出力する位相制御部と、
前記位相範囲制御部の出力の入力を受けて、前記第１位相制御電圧と前記第２位相制御電圧とを出力する一つの差動チャージポンプと少なくとも一つのループフィルタとで構成されたチャージポンプ部と、
前記第１位相制御電圧と前記第２位相制御電圧の入力を受け、前記位相範囲判別部の出力を受けて、第１クロック、第１クロックに対してｐ×３６０／ｍ°（ｍは、４より大きい自然数）遅延された第ｐクロック（ｐは、２〜ｍまでの自然数）のうち、３６０／ｍ°の位相差異を有する二つのクロックを選択し、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間器と、を具備し、
前記アナログ位相補間器の出力クロックを前記位相検出部の入力としてループを形成することを特徴とする復元回路。
【請求項１２】
前記位相検出部は、前記出力クロックと前記入力データの位相差によってアップ信号とダウン信号とを発生させることを特徴とする請求項１１に記載の復元回路。
【請求項１３】
前記位相範囲判別部は、前記チャージポンプ部から出力された前記第１位相制御電圧と前記第２位相制御電圧、及び前記第１位相制御電圧と前記第２位相制御電圧との差異の最大許容電圧と最小許容電圧の入力を受けて、前記出力クロックの位相が位置した位相範囲を判別する動作をすることを特徴とする請求項１１に記載の復元回路。
【請求項１４】
前記位相範囲判別部の前記出力クロックの位相が位置した位相範囲を判別する動作は、現在出力クロックの位相が位置した位相範囲の情報と、前記第１位相制御電圧と前記第２位相制御電圧との差異が前記第１位相制御電圧と前記第２位相制御電圧との差異の最小許容電圧以下、又は最大許容電圧以上に到達したかの可否を通じて行なわれることを特徴とする請求項１３に記載の復元回路。
【請求項１５】
前記位相制御部は、前記位相検出部が出力したアップ信号とダウン信号とから前記位相範囲判別部が出力した位相範囲判別信号によって前記チャージポンプ部に対するアップ信号とダウン信号とを生成することを特徴とする請求項１２記載の復元回路。
【請求項１６】
前記チャージポンプ部は、前記位相制御部が出力した前記チャージポンプ部に対するアップ信号とダウン信号とに対して、アップ信号が高いレベルである場合に前記第１位相制御電圧を増加させ、前記第２位相制御電圧を減少させ、ダウン信号が高いレベルである場合に前記第１位相制御電圧を減少させ、前記第２位相制御電圧を増加させる一つの差動チャージポンプを含んで構成されることを特徴とする請求項２記載の復元回路。
【請求項１７】
第１クロック、前記第１クロックを９０°位相遅延させた第２クロック、前記第１クロックを１８０°位相遅延させた第３クロック、及び前記第１クロックを２７０°位相遅延させた第４クロックを発生させる段階と、
入力データの位相と出力クロックの位相とを比較する段階と、
前記出力クロックの位相が位置した位相クワドラントを判別する段階と、
前記入力データと出力クロックの位相を比較した結果と前記出力クロックの位相が位置した位相クワドラントの情報の入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力する段階と、
前記第１位相制御電圧と前記第２位相制御電圧とに対する増減信号によって第１位相制御電圧と第１位相制御電圧とは相補的な第２位相制御電圧とを出力する段階と、
前記位相クワドラント判別信号によって、前記第１乃至第４クロックのうち、９０°位相差異を有する二つのクロックを選択して、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合されたクロックを出力する段階と、を含むことを特徴とする復元回路の動作方法。
【請求項１８】
第１クロック、第１クロックに対してｐ×３６０／ｍ°（ｍは、４より大きい自然数）遅延された第ｐクロック（ｐは、２〜ｍまでの自然数）を発生させる段階と、
入力データの位相と出力クロックの位相とを比較する段階と、
前記第ｐ−１クロックの位相から第ｐクロックの位相までの位相範囲を第ｐ−１位相範囲とする時、前記出力クロックの位相が位置する位相範囲を判別する段階と、
前記入力データの位相と出力クロックの位相とを比較した結果と前記出力クロックの位相が位置した位相範囲の情報の入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力する段階と、
前記第１位相制御電圧と前記第２位相制御電圧とに対する増減信号によって第１位相制御電圧と第１位相制御電圧とは相補的な第２位相制御電圧とを出力する段階と、
前記位相範囲判別信号によって、前記第１乃至第ｐクロックのうち、３６０／ｍ°の位相差異を有する二つのクロックを選択して、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合された出力クロックを出力する段階と、を含むことを特徴とする復元回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックデータ復元回路（ＣＤＲ；Ｃｌｏｃｋ  ａｎｄ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ  Ｃｉｒｃｕｉｔ）に係り、特に、アナログ位相補間器を使用したクロックデータ復元回路に関する。より詳細には、アナログ位相補間器を使用しつつ、従来のＩ（ｉｎ−ｐｈａｓｅ）、Ｑ（ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）の二つのチャージポンプを用いて、アナログ位相補間器を制御する方式を改善し、一つのチャージポンプのみで制御して、より正確に所望する位相を作ることができる技術に関する。
【背景技術】
【０００２】
多数の送受信端間の連結、通信線路で所要される費用の節減、及び並列で伝送する場合の雑音、特に、クロストーク雑音等の問題を解決するために、直列で高速のデータを伝送する方式が要求されている。例えば、一つの光線路や同軸、又はツイストペアケーブルを用いて、高速のデータ伝送をすることは、並列方式と比較して有利になる。このような直列の高速データ伝送においても、高速のデジタルデータと同期されたクロックとを別々に伝送する代わりに、受信端側で受信したデータのストリーム（ｓｔｒｅａｍ）から受信データが同期するクロックを再生する方法が用いられるが、これをクロック復元回路（ＣＤＲ）等の用語で定義している。
【０００３】
図１は、このようなクロック復元回路の構成例であって、位相固定ループ（ＰＬＬ；Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐｓ）を用いた応用例を示す。初期段階で多重化器（ＭＵＸ；ｍｕｌｔｉｐｌｅｘｅｒ）１２０は、基準周波数を入力として選択する。基準周波数は、一般的にクリスタル（ｃｒｙｓｔａｌ）を用いて低い周波数を発振して入力する。従って、多重化器１２０を介して入力された基準周波数を有するクロックは、周波数位相検出器１３０、ループフィルタ１４０、電圧制御発振器（ＶＣＯ；Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１５０、及び周波数分周器（ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｄｅｒ）１６０で構成された帰還閉回路を通じて必要な高周波数に変換されて発振される。例えば、必要なクロック周波数が２．００ＧＨｚであれば、２５ＭＨｚの周波数のクリスタルを用いて、周波数分周器１６０の分周率を８０に設定することによって、良質の２．００ＧＨｚクロックを生成することができる。一旦、２．００ＧＨｚに近い周波数に到達すると、多重化器１２０を介して位相固定ループの入力を直列入力データ１００に転換することになる。これにより、直列入力データに同期したクロック１８０が最終的に出力される。クロック１８０がフリップフロップ１７０に印加され、フリップフロップ１７０に入力された直列入力データ１００と共に最終的に再同期されたクロックデータ１９０が出力される。しかし、このような方式で直列入力データを入力として有する位相固定ループを用いる場合には問題点がある。高速で伝送される入力データにジッタ（ｊｉｔｔｅｒ）が発生する場合、高速でデータに同期したクロックを提供することができる位相固定ループが必要である。このように、クロックデータ復元回路の性能は、使用される位相固定ループの性能によって左右されるが、このような高性能の位相固定ループの設計は難しい。雑音、電力消耗、チップ面積等において問題点があるためである。
【０００４】
このような問題点を解決するために、位相補間技術を用いて入力データと同期したクロックを作る方法が採用されている。位相補間技術は、互いに異なる位相を有する二つの入力クロックの位相範囲内の位相を有するクロックを生成するための方法であって、例えば、０°の位相を有するクロックと９０°の位相を有するクロックを用いて、０°〜９０°範囲内の位相を有するクロックを作る方法である。このような位相補間を実現する位相補間器には、大きく分けて、デジタル位相補間器とアナログ位相補間器とがある。デジタル位相補間器は、直列連結された多段の遅延素子で構成され、各遅延素子段での遅延量の差異によって位相が異なることを利用して、多重化器を通じて各段の遅延素子から位相が異なる出力を得るか、各出力を混合する方式で補間された位相を選択して得る方式を使用する。しかし、このような場合、制限された位相解像力を有するが、これによるジッタ特性の劣化及びデータ伝送速度が増加する場合にデジタル回路の速度限界によるデータ伝送速度の限界等の問題点を有する。
【０００５】
このようなデジタル位相補間器の短所を克服するために、アナログ位相補間器がクロック復元回路に用いられている。図２は、特許文献１に開示されたアナログ位相補間器を用いたクロック復元回路を再構成したものである。これを用いて、従来技術のアナログ位相補間器を用いたクロック復元回路の問題点を調べて見る。
【特許文献１】米国公開特許２００２−９７０７３号
【０００６】
図２の各構成要素の全体的な動作を調べてみると、図２の位相検出部２１０は、直列入力データ２０５と出力クロック２８０の入力と受けて、二つの位相差信号を生成する。例えば、直列入力データ２０５の位相が出力クロック２８０の位相より速い場合、高いレベルのＰＤｕｐ信号と低いレベルのＰＤｄｎ信号とを生成することになる。逆に、出力クロック２８０の位相が直列入力データ２０５の位相より速い場合、高いレベルのＰＤｄｎ信号と低いレベルのＰＤｕｐ信号とを生成することになる。位相検出部２１０から発生される信号は、クワドラント制御部２２０に入力されるが、クワドラント制御部２２０は、現在出力クロック２８０の位相が０°〜３６０°の位相を４分した四分面（ｑｕａｄｒａｎｔ）のうちで、どの四分面に属するかを判断して、位相検出部２１０から発生したＰＤｕｐ信号とＰＤｄｎ信号とを振幅制御部２３０に対する入力Ａｕｐ、Ａｄｎ、Ｂｕｐ、Ｂｄｎにマッピングさせる役割を果たす。振幅制御部２３０に入る入力Ａｕｐ、Ａｄｎ、Ｂｕｐ、Ｂｄｎは、更に振幅制御部２３０によってチャージポンプ２４０、２５０に入力されるＩｕｐ、Ｉｄｎ、Ｑｕｐ、Ｑｄｎにマッピングされるが、振幅制御部２３０は、ミキサ２６０に最終的に入力され位相補間をすることに利用されるＶＡ、ＶＢ電圧が最大Ｖｍａｘ電圧を超過することを防止し、しかも、最小Ｖｍｉｎ電圧より小さくならないようにするために、Ｉｕｐ、Ｉｄｎ、Ｑｕｐ、Ｑｄｎ信号を制限しながら、Ａｕｐ、Ａｄｎ、Ｂｕｐ、Ｂｄｎをマッピングさせる役割を果たす。このようなクワドラント制御部２２０、振幅制御部２３０の詳細な動作は後述する。チャージポンプ２４０、２５０とミキサ２６０の動作を調べると、ミキサ２６０にそれぞれ０°、９０°、１８０°、２７０°の位相を有するＩ、Ｑ、ＩＢ、ＱＢクロックが、現在出力クロック２８０の位相がどの四分面に位置するかによって選択的に入力され、チャージポンプ２４０、２５０の出力であるＶＡ、ＶＢ電圧によって加重値が適用されてミックスされ、合算され位相補間された出力クロック２８０を更に生成して、これを更に位相検出部２１０に再入力して帰還閉回路を形成する。
【０００７】
クワドラント制御部２２０の役割を見ると、Ｖｒｅｆ電圧、ＶＡ電圧及びＶＢ電圧の入力を受けて、出力クロック２８０の位相が現在どの四分面に位置するかを判断する。図３は、このような判断のためのＶＡ、ＶＢ、Ｖｒｅｆ電圧間の関係を示す図である。図３の電圧関係によって、現在の出力クロック２８０を生成したＶＡ、ＶＢ電圧をＶｒｅｆと比較すると、現在出力クロック２８０の位相がどの四分面に位置するかを判断することができる。出力クロック２８０の位相がどの四分面に位置するかを把握すると、位相検出部２１０から出力されたＰＤｕｐ、ＰＤｄｎ信号がＶＡ、ＶＢ電圧にどのように反映されるかが分かるので、ＰＤｕｐ、ＰＤｄｎ信号を振幅制御部２３０に入力されるＡｕｐ、Ａｄｎ、Ｂｕｐ、Ｂｄｎにマッピングさせることができる。まず、Ｂｕｐ、Ｂｄｎのマッピング関係を見ると、仮に、ＶＡ電圧がＶｒｅｆ電圧より大きいと、出力クロック２８０の位相は第１四分面又は第４四分面に位置するので、９０°位相のＱクロック又は２７０°位相のＱＢクロックに加重値を調節するために、ＰＤｕｐはＢｕｐにマッピングされ、ＰＤｄｎはＢｄｎにマッピングされる。逆に、ＶＡ電圧がＶｒｅｆ電圧より小さいと、出力クロック２８０の位相は、第２四分面又は第３四分面に位置するので、ＰＤｕｐはＢｄｎにマッピングされ、ＰＤｄｎはＢｕｐにマッピングされる。このような関係は、第１、第４四分面と、第２、第３四分面の場合において、出力クロック２８０の位相を前又は後に変更させる方向と、ＶＢ電圧の調節方向が異なるためである。Ａｕｐ、Ａｄｎのマッピング関係を見ると、ＶＢ電圧がＶｒｅｆ電圧より大きいと、出力クロック２８０の位相は第１四分面又は第２四分面に位置するので、０°位相のＩクロック又は１８０°位相のＩＢクロックに加重値を調節するために、ＰＤｕｐはＡｄｎにマッピングされ、ＰＤｄｎはＡｕｐにマッピングされる。逆に、ＶＢ電圧がＶｒｅｆ電圧より小さいと、出力クロック２８０の位相は第３四分面又は第４四分面に位置するので、ＰＤｕｐはＡｕｐにマッピングされ、ＰＤｄｎはＡｄｎにマッピングされる。このような関係は、前の場合と同様に、第１、第２四分面と、第３、第４四分面の場合において、出力クロック２８０の位相を前又は後に変更させる方向とＶＡ電圧の調節方向とが異なるためである。
【０００８】
振幅制御部２３０の役割を見ると、Ｖｍａｘ電圧とＶｍｉｎ電圧の入力を受けて、ＶＡ電圧とＶＢ電圧とがＶｍｉｎ電圧とＶｍａｘ電圧の範囲内にあるかを判断する。ＶＡ電圧又はＶＢ電圧がＶｍａｘ電圧と比較して大きい場合には、ＩｕｐとＱｕｐは０に設定され、もうこれ以上ＶＡ電圧又はＶＢ電圧を上昇させることを防止して、ＩｄｎはＡｄｎにマッピングされ、ＱｄｎはＢｄｎにマッピングされる。逆に、ＶＡ電圧又はＶＢ電圧がＶｍｉｎ電圧と比較して小さい場合には、ＩｄｎとＱｄｎとは０に設定され、もうこれ以上ＶＡ電圧又はＶＢ電圧が低下することを防止して、ＩｕｐはＡｕｐにマッピングされ、ＱｕｐはＢｕｐにマッピングされる。
【０００９】
チャージポンプ２４０、２５０は、それぞれＩｕｐ、ＩｄｎとＱｕｐ、Ｑｄｎの入力を受けて、ＶＡ電圧とＶＢ電圧とを上昇させるか、低下させてミキサ２６０に入力させる。ミキサ２６０は、チャージポンプから入力されたＶＡ電圧とＶＢ電圧とを利用して、ミキサに入力されるＩ、Ｑ、ＩＢ、ＱＢクロックを位相補間して出力クロック２８０を生成することになる。
【００１０】
以上の調査から従来技術には、次のような問題点がある。第一、ＶＡとＶＢの初期条件を合わせることが難しい。第二、ＶＡとＶＢの初期条件を合わせることが出来るとしても、アナログ回路の特性上、漏洩電流、キャパシタンスのミスマッチ、電源電圧と接地電圧のノイズがある場合に、動作が持続される場合にも、初期条件が継続維持され特性を維持することができるかという問題が発生する。このような問題点が克服されないと、Ｉ、Ｑをそれぞれ制御する前記の方法には限界がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前記のような問題点を解決するために、本発明の目的は、一つのチャージポンプのみを利用して制御されるアナログ位相補間器が使用されたクロック復元回路により、二つのチャージポンプを使用した従来の回路と比較して、より正確な特性制御が可能なクロック復元回路を提供することにある。
【００１２】
本発明の他の目的は、一つのチャージポンプのみを利用してアナログ位相補間器を制御して、二つのチャージポンプを使用した従来の回路と比較して、より正確な特性制御が可能なクロック復元方法を提供することにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するための本発明は、位相検出器の出力によって動作する一つのチャージポンプのみを使用して、Ｉ、Ｑクロックを位相補間する各クロックの加重値電圧を制御する。このために一つのチャージポンプの出力電圧で出力クロックの位相が位置する四分面を把握して、位相補間器に入力されるＩ、Ｑ、ＩＢ、ＱＢクロックを選択する方式で動作する復元回路を提供する。
【００１４】
又、本発明は、一つのチャージポンプのみを使用して、Ｉ、Ｑクロックをアナログ位相補間する加重値電圧を相補的に制御する方式で動作する復元方法を提供する。
【００１５】
前記目的を達成するために、本発明は、入力データの位相と出力クロックの位相とを比較する位相検出部、前記出力クロックの位相が位置した位相クワドラントを判別して、位相クワドラント判別信号を出力するクワドラント判別部、前記位相検出部の出力と前記クワドラント判別部の出力との入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力するクワドラント制御部、前記クワドラント制御部の出力の入力を受けて、前記第１位相制御電圧と前記第２位相制御電圧を出力する一つの差動チャージポンプと、少なくとも一つのループフィルタとで構成されたチャージポンプ部、及び前記位相クワドラント判別信号を受けて、第１クロック、前記第１クロックを９０°位相遅延させた第２クロック、前記第１クロックを１８０°位相遅延させた第３クロック、及び前記第１クロックを２７０°位相遅延させた第４クロックのうち、二つのクロックを選択し、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間器を具備し、前記アナログ位相補間器の出力クロックを前記位相検出部の入力として、帰還閉回路を形成することを特徴とする復元回路を提供する。
【００１６】
又、前記目的を達成するために、本発明は、入力データの位相と出力クロックの位相とを比較する位相検出部、前記出力クロックの位相が位置した位相クワドラントを判別して、位相クワドラント判別信号を出力するクワドラント判別部、前記位相検出部の出力と前記クワドラント判別部の出力との入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力するクワドラント制御部、  前記クワドラント制御部の出力の入力を受けて、前記第１位相制御電圧と前記第２位相制御電圧とを出力する一つの差動チャージポンプと、少なくとも一つのループフィルタとで構成されるチャージポンプ部、前記第１位相制御電圧と前記第２位相制御電圧の入力を受けて、第３位相制御電圧と第４位相制御電圧とを出力するＧＭセル、及び前記位相クワドラント判別信号を受けて、第１クロック、前記第１クロックを９０°位相遅延させた第２クロック、前記第１クロックを１８０°位相遅延させた第３クロック、及び前記第１クロックを２７０°位相遅延させた第４クロックのうち、二つのクロックを選択し、前記第３位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第４位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間部を具備し、前記位相補間部の出力クロックを前記位相検出部の入力として帰還閉回路を形成することを特徴とする復元回路を提供する。
【００１７】
又、前記目的を達成するための本発明は、入力データの位相と出力クロックの位相とを比較する位相検出部、第ｐ−１クロックの位相から第ｐクロックの位相までの位相範囲を第ｐ−１位相範囲とする時、前記出力クロックの位相が位置した位相範囲を判別する位相範囲判別部、前記位相検出部の出力と前記位相範囲判別部の出力の入力を受けて、第１位相制御電圧と第２位相制御電圧の増減信号を出力する位相制御部、前記位相範囲制御部の出力の入力を受けて、前記第１位相制御電圧と前記第２位相制御電圧とを出力する一つの差動チャージポンプと、少なくとも一つのループフィルタとで構成されたチャージポンプ部、及び前記第１位相制御電圧と前記第２位相制御電圧の入力を受け、前記位相範囲判別部の出力を受けて、第１クロック、第１クロックに対してｐ×３６０／ｍ°（ｍは、４より大きい自然数）遅延された第ｐクロック（ｐは、２〜ｍまでの自然数）のうち、３６０／ｍ°の位相差異を有する二つのクロックを選択し、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合するアナログ位相補間器を具備し、前記アナログ位相補間器の出力クロックを前記位相検出部の入力としてループを形成することを特徴とする復元回路を提供する。
【００１８】
又、前記目的を達成するために、本発明は、第１クロック、前記第１クロックを９０°位相遅延させた第２クロック、前記第１クロックを１８０°位相遅延させた第３クロック、及び前記第１クロックを２７０°位相遅延させた第４クロックを発生させる段階、入力データの位相と出力クロックの位相とを比較する段階、前記出力クロックの位相が位置した位相クワドラントを判別する段階、前記入力データと出力クロックの位相を比較した結果と前記出力クロックの位相が位置した位相クワドラントの情報の入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力する段階、前記第１位相制御電圧と前記第２位相制御電圧とに対する増減信号によって第１位相制御電圧と第１位相制御電圧とは相補的な第２位相制御電圧とを出力する段階、及び前記位相クワドラント判別信号によって、前記第１乃至第４クロックのうち、９０°位相差異を有する二つのクロックを選択して、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合されたクロックを出力する段階を含むことを特徴とする復元回路の動作方法を提供する。
【００１９】
又、前記目的を達成するために、本発明は、第１クロック、第１クロックに対してｐ×３６０／ｍ°（ｍは、４より大きい自然数）遅延された第ｐクロック（ｐは、２〜ｍまでの自然数）を発生させる段階、入力データの位相と出力クロックの位相とを比較する段階、前記第ｐ−１クロックの位相から第ｐクロックの位相までの位相範囲を第ｐ−１位相範囲とする時、前記出力クロックの位相が位置する位相範囲を判別する段階、前記入力データの位相と出力クロックの位相とを比較した結果と前記出力クロックの位相が位置した位相範囲の情報の入力を受けて、第１位相制御電圧と第２位相制御電圧とに対する増減信号を出力する段階、前記第１位相制御電圧と前記第２位相制御電圧に対する増減信号によって第１位相制御電圧と第１位相制御電圧とは相補的な第２位相制御電圧とを出力する段階、及び前記位相範囲判別信号によって、前記第１乃至第ｐクロックのうち、３６０／ｍ°の位相差異を有する二つのクロックを選択して、前記第１位相制御電圧で前記二つのクロックのうち、一つの加重値を制御し、前記第２位相制御電圧で前記二つのクロックのうち、他の一つの加重値を制御して結合された出力クロックを出力する段階を含むことを特徴とする復元回路の動作方法を提供する。
【発明を実施するための最良の形態】
【００２０】
以下、本発明による好ましい実施例を添付図面を参照して詳細に説明する。図４は、本発明によるクロック復元回路のブロックダイヤグラムである。位相検出部４１０は、直列入力データ４０１の位相と出力クロック４８０の位相とを比較して、出力クロック４８０の位相が直列入力データ４０１のそれより進んでいる場合、高いレベルのＰＤｕｐ信号と低いレベルのＰＤｄｎ信号とを出力して、出力クロック４８０の位相が直列入力データ４０１のそれより遅れている場合、低いレベルのＰＤｕｐ信号と高いレベルのＰＤｄｎ信号とを出力する。このような位相検出部４１０の役割は、図２の位相検出部２１０の役割と大きな差異はない。
【００２１】
クワドラント制御部４２０は、位相検出部４１０の入力を受けて、チャージポンプ４３０を制御するＵＰ信号とＤＯＷＮ信号とを出力する役割を果たす。クワドラント制御部４２０は、クワドラント判別部４７０が出力する信号４７１ａ、４７１ｂを利用して、現在出力クロック４８０の位相がどの四分面に該当するかを判断して、出力クロック４８０の位相を制御する役割を果たす。本実施例では、クワドラント判別部４７０が出力する信号４７１ａ、４７１ｂは、それぞれＩ、Ｑ信号と定義した。例えば、ＩとＱが全部ハイレベルである場合には、出力クロック４８０の位相は第１四分面に位置し、ＩがローレベルでＱがハイレベルである場合には、出力クロック４８０の位相は第２四分面に位置する。ＩとＱが全部ローレベルである場合には、出力クロック４８０の位相は第３四分面に位置する。ＩがハイレベルでＱがローレベルである場合には、第４四分面に位置する。以上、４７１ａ、４７１ｂ信号の定義は、位相補間器４６０に入力される４７２ａ、４７２ｂ信号の定義と同じである。信号を異なるように定義することもできるが、Ｉ、Ｑ信号は、位相補間器４６０でｃｌｋＩ、ｃｌｋＩｂ、ｃｌｋＱ、ｃｌｋＱｂの４種類のクロックのうち、二つのクロックを選択するのにも利用されるので、同様に定義する方が良い。
【００２２】
クワドラント判別部４７０の動作については、下記で更に詳細に説明する。クワドラント制御部４２０は、クワドラント判別部４７０が出力クロック４８０の位相がどの四分面に該当するかを判別した信号４７１ａ、４７１ｂを受けると、位相検出部４１０によって出力されたＰＤｕｐ、ＰＤｄｎ信号をチャージポンプ４３０に対するコントロール信号ＵＰ、ＤＮにマッピングさせる役割を果たす。出力クロック４８０が現在位置した四分面によって最終的に位相補間器４６０に伝達される制御電圧ＶＣ＋、ＶＣ−の制御方向が異なるためである。出力クロック４８０の位相が現在位置した四分面によって位相検出部４１０の出力がチャージポンプ４３０の入力にマッピングされる関係は次のようである。まず、出力クロック４８０の位相が現在、０°〜９０°、即ち、第１四分面に位置した場合には、位相検出部４１０のＰＤｕｐ信号は、チャージポンプ４２０に対するＵＰ信号になり、位相検出部４１０のＰＤｄｎ信号は、チャージポンプ４２０に対するＤＮ信号になる。出力クロック４８０の位相が１８０°〜２７０°、即ち、第３四分面に位置する場合にも、第１四分面の場合と同様に信号をマッピングさせる。出力クロック４８０の位相が９０°〜１８０°である場合、即ち、第２四分面に位置した場合と、２７０°〜３６０°（０°）である場合、即ち、第４四分面に位置した場合には、位相検出部４１０の出力ＰＤｕｐはＤＮ信号にマッピングされ、ＰＤｄｎはＵＰ信号にマッピングされる。一方、本発明においては、チャージポンプ４３０の出力電圧が最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎの範囲を離脱しないようにする従来技術の動作は必要ではない。これについては、後に更に説明する。
【００２３】
チャージポンプ部４３５は、チャージポンプ４３０及びループフィルタ４４０で構成される。
【００２４】
クワドラント制御部４２０によって出力されたチャージポンプ４３０に対するコントロール信号ＵＰ、ＤＮによって、チャージポンプはＶＣ＋電圧とＶＣ−電圧とを出力する。本発明の場合に使用されるチャージポンプは、単動チャージポンプ（ｓｉｎｇｌｅ−ｅｎｄｅｄ  ｃｈａｒｇｅ  ｐｕｍｐ）を使用した従来技術の場合とは異なり、差動チャージポンプが使用される。
【００２５】
チャージポンプ４３０に入力されるＵＰ、ＤＮ信号によって、ＶＣ＋電圧とＶＣ−電圧、二つの出力電圧が制御される。ＵＰ信号が印加されると、ＶＣ＋電圧は増加され、ＶＣ−電圧は減少され、ＤＮ信号が印加されると、ＶＣ＋電圧は減少され、ＶＣ−電圧は増加される関係になる。結局、ＶＣ＋電圧とＶＣ−電圧とがＩクロックとＱクロックとに加重値（ｗｅｉｇｈｔ）として印加されるので、ＶＣ＋電圧が最小値から最大値に変化することによって、ＶＣ−電圧が最大値から最小値に変化し、又は、ＶＣ＋電圧が最大値から最小値に変化することによって、ＶＣ−電圧が最小値から最大値に変化し、ＩとＱクロックの位相差である９０°範囲内の位相を作ることができる。
【００２６】
ＶＣ＋電圧とＶＣ−電圧とは、直接的に位相補間器４６０に入力されるか、ＧＭセル（ＧＭ  ｃｅｌｌ；ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ  ｃｅｌｌ）を経て、位相補間器４６０に入力されることもできる。図５は、このようにＧＭセル４５０を追加して、本発明の実施例を構成した他の例である。ＧＭセルは、選択的に適用される構成要素であり、ＧＭセルは、省略することもできる。図４に図示された構成のように、一般的にチャージポンプを使用する場合には、ＧＭセルを使用する必要性が低くなるが、ＧＭセルを使用することによって、ＧＭセルの前段を低い電流と小さい信号スウィングのみで動作させることができ、回路設計及びチップ設計において柔軟性を有するという長所がある。
【００２７】
位相補間器４６０では、入力される０°、９０°、１８０°、２７０°の位相をそれぞれ有するｃｌｋＩ、ｃｌｋＱ、ｃｌｋＩＢ、ｃｌｋＱＢの４個のクロックのうち、出力クロック４８０が現在位置する四分面によって二つのクロックが選択されるが、これは、３６０°の移動をカバーするために、クワドラント判別部４７０から発生されたＩ、Ｑ選択信号４７２ａ、４７２ｂによって選択される。チャージポンプ４３０から直接伝達されたＶＣ＋、ＶＣ−電圧又は図５の場合のように、ＧＭセル４５０を通過したＶ＋、Ｖ−電圧によって、Ｉクロック（ｃｌｋＩ又はｃｌｋＩＢ）と、Ｑクロック（ｃｌｋＱ又はｃｌｋＱＢ）の加重値が定められ合算され、最終的な出力クロック４８０が再生成され、この出力クロック４８０が更に位相検出部４１０の入力になって、帰還閉回路を形成する。
【００２８】
図６は、本発明のクロック復元回路に利用されるクワドラント判別部４７０が、出力クロック４８０の位相を判別する場合に利用される電圧関係を示すグラフである。図６の水平軸６１０は出力クロック４８０の位相を意味し、垂直軸６２０は差動チャージポンプ４３０の出力電圧であるＶＣ＋とＶＣ−との差を意味する。図６に示す６３１、６３２、６３３、６３４は、出力クロック４８０の位相を４分した四分面を意味する。６５０は、各四分面で選択されるＩ、Ｑクロックを表示する。まず、６３１区間は、位相が第４四分面に該当する区間であって、ｃｌｋＩ（０°位相クロック）とｃｌｋＱｂ（２７０°位相クロック）とが選択されなければならない。６３２区間は、位相が第１四分面に該当する区間であって、ｃｌｋＩ（０°位相クロック）とｃｌｋＱ（９０°位相クロック）とが選択されなければならない。６３３区間は、位相が第２四分面に該当する区間であって、ｃｌｋＩｂ（１８０°位相クロック）とｃｌｋＱ（９０°位相クロック）とが選択されなければならない。６３４区間は、位相が第３四分面に該当する区間であって、ｃｌｋＩｂ（１８０°位相クロック）とｃｌｋＱｂ（２７０°位相クロック）とが選択されなければならない。
【００２９】
図３の場合においては、各チャージポンプから出力されたＶＡ、ＶＢ電圧とＶｒｅｆ電圧とをそれぞれ比較することによって、出力クロック４８０が現在位置した位相を容易に判別することができる。図３の場合から分かるように、各四分面で各チャージポンプから出力された電圧の関係が全部異なるためである。しかし、図６の場合には、４四分面と１四分面の場合と、２四分面と３四分面の場合の電圧関係が同じ形態を有しているので、現在チャージポンプ４３０から出力された電圧の関係のみで現在出力クロック４８０の位相を判別することは不可能である。従って、本発明では、現在出力クロック４８０の位相が位置した四分面に対する情報と現在の差動チャージポンプの出力電圧差とで判別することが必要である。現在出力クロック４８０の位相は、クワドラント判別部４７０が出力するＩとＱ信号から判別が可能である。従って、現在出力クロック４８０の位相が位置した四分面情報を有したＩ、Ｑ信号と差動チャージポンプの出力電圧間の差（ＶＣ＋−ＶＣ−）が、最大電圧Ｖｍａｘ又は最小電圧Ｖｍｉｎの境界に到達したかによって、現在位置した四分面情報を更新する方式で動作する。
【００３０】
図７は、このような関係を整理した図表である。従って、クワドラント判別部４７０は、現在出力クロック４８０の位相が位置した四分面情報をＩとＱ信号に維持させ、差動チャージポンプ４７０の出力電圧差（ＶＣ＋−ＶＣ−）が境界に到達した場合に、図６の関係によって出力クロック４８０の位相が位置した四分面情報が変更される場合にのみ、Ｉ、Ｑ信号を更新する方式で動作する。図７の表において、「Ｈ」は信号の活性化状態を意味し、「Ｌ」は信号の非活性化状態を意味する。信号の定義は多様に構成することができる。図７のクワドラント判別関係に対する一つの例を挙げると、現在位置したクワドラントが第１四分面である場合に、Ｉ、Ｑ信号は全部「Ｈ」状態に維持される。この状態で差動チャージポンプ４７０の出力電圧差（ＶＣ＋−ＶＣ−）がＶｍａｘに到達した場合には、クワドラントが第４四分面に変更され、Ｉ、Ｑ信号はそれぞれ「Ｈ」と「Ｌ」レベルに変更される。仮に、差動チャージポンプ４７０の出力電圧差（ＶＣ＋−ＶＣ−）がＶｍｉｎに到達した場合には、クワドラントは第２四分面に変更され、Ｉ、Ｑ信号はそれぞれ「Ｌ」と「Ｈ」レベルに変更される。
【００３１】
クワドラント判別部４７０は、図７の関係によって出力されるＩ、Ｑ信号４７２ａ、４７２ｂを位相補間器４６０に出力して、同じＩ、Ｑ信号４７１ａ、４７１ｂをクワドラント制御部４２０にも出力する。位相補間器４６０に出力されたＩ、Ｑ信号４７２ａ、４７２ｂは、必要な位相クロックをｃｌｋＩ、ｃｌｋＱ、ｃｌｋＩｂ、ｃｌｋＱｂのうち、二つを選択する役割を果たし、クワドラント制御部４２０に入力されたＩ、Ｑ信号４７１ａ、４７１ｂは、前述したように、現在位置した四分面によって、位相検出器４１０から発生した信号をチャージポンプの入力にマッピングさせる過程で利用される。従来技術と異なり、本発明の構成では、チャージポンプの出力電圧が最大電圧Ｖｍａｘと最小電圧Ｖｍｉｎの範囲を離脱しないようにする別の過程は必要ではない。即ち、従来技術における振幅制御部２３０は必要ではない。本発明の場合には、クワドラント判別部４７０が現在出力クロック４８０の位相が位置した四分面が変更される場合に、変更された四分面を判別する過程で既にチャージポンプ出力電圧が最大電圧と最小電圧の境界点に到達したかを継続判断して、到達した場合には、Ｉ、Ｑ信号４７１ａ、４７１ｂ、４７２ａ、４７２ｂを変更させる過程を通過するため、チャージポンプ出力電圧が最大電圧と最小電圧の範囲内に維持することができる。
【００３２】
図８は、ＩクロックとＱクロックに印加される加重値電圧ＶＣ＋、ＶＣ−と出力クロック４８０との位相関係を示す図である。図８の場合は、位相が０°であるｃｌｋＩクロック８１０と位相が９０°であるｃｌｋＱクロック８２０とを位相補間して、０°〜９０°の範囲を有する位相の出力クロック８３０を生成する場合を示す図である。ＶＣ＋電圧とＶＣ−電圧とが相補的に動きながら、０°〜９０°の位相範囲を有する出力クロック８３０を生成することができる。ＶＣ＋電圧が最低電圧になり、ＶＣ−電圧が最大電圧になる場合に、出力クロック８３０の位相は９０°になる。逆に、ＶＣ＋電圧が最大電圧で、ＶＣ−電圧が最低電圧である場合、出力クロック８３０の位相は０°になる。ＶＣ＋電圧とＶＣ−電圧とが最大と最小電圧の半分になる場合に、出力クロック８３０の位相は４５°になる。一方、図５の場合のように、ＧＭセルが追加された構成では、ＧＭセルの出力電圧であるＶ＋、Ｖ−がそれぞれＶＣ＋とＶＣ−電圧とを代置することになる。
【００３３】
図９は、位相補間器４６０の回路構成例を示す図である。図９の９３０は、Ｉクロックのミキサ部分を示す図である。９４０は、Ｑクロックのミキサ部分の細部事項を省略して示す図である。９４０の細部事項は、９３０と同様な構成を有するためである。９１１と９１２の二つのトランジスタを介して、ｃｌｋＩクロックとこれに対して１８０°位相を有するｃｌｋＩｂクロックとを選択するためのクロック選択信号Ｉ、Ｉｂが入力される。トランジスタ９１０を介して、Ｉクロックの加重値を制御するための信号であるチャージポンプの出力電圧ＶＣ＋、又はＧＭセルを通過した出力Ｖ＋が入力される。即ち、ＶＣ＋又はＶ＋の電圧レベルによって、トランジスタ９１０のターンオンされる強度が調節され、供給される電流量が制御される。トランジスタ９１３、９１４を通じてはｃｌｋＩクロックが入力され、トランジスタ９１５、１９６を通じてはｃｌｋＩｂクロックが入力される。Ｉクロックミキサ部の出力は、９５１と９５２地点で出力され、これはＱクロックミキサ部の出力と合算される。これにより、それぞれの加重値が適用され、位相補間されたクロックが出力される。例えば、Ｉ信号が活性化されトランジスタ９１１に入力されると、Ｉｂ信号は非活性化されトランジスタ９１２に入力される。従って、トランジスタ９１１はターンオンされ、トランジスタ９１２はターンオフされる。従って、電源電圧から連結されたトランジスタ９１４又は９１５によって、トランジスタ９１１とトランジスタ９１０とを経て電流が流れることになる。従って、ｃｌｋＩとｃｌｋＩｂとによって、トランジスタ９１４と９１５とがクロックに合わせて制御されるので、出力地点９５１の電圧レベルと出力地点９５２の電圧レベルとが差動的にトランジスタ９１０によって加重値が適用されたｃｌｋＩを生成する。逆の場合、Ｉｂ信号が活性化されトランジスタ９１２に入力されると、Ｉ信号は非活性化されトランジスタ９１１に入力される。従って、トランジスタ９１２はターンオンされ、トランジスタ９１１はターンオフされる。従って、電源電圧から連結されたトランジスタ９１３又は９１６によって、トランジスタ９１２とトランジスタ９１０とを経て電流が流れることになる。従って、ｃｌｋＩとｃｌｋＩｂとによってトランジスタ９１３と９１６とがクロックに合わせて制御されるので、出力地点９５１の電圧レベルと出力地点９５２の電圧レベルが差動的にトランジスタ９１０によって加重値が適用されたｃｌｋＩｂを生成する。
【００３４】
なお、本実施例では、３６０°位相を四分したクワドラントに基づいた位相補間を適用した場合のみを説明したが、実際構成においては、３６０°位相を６分するか、８分する等の場合も考えることができる。例えば、３６０°位相を６分する場合であれば、３６０°位相を６０°ずつ６個の範囲に分けると、０°の基準位相を有する第１クロック、第１クロックに対して６０°の遅延位相を有する第２クロック、第１クロックに対して１２０°の遅延位相を有する第３クロック、第１クロックに対して１８０°の遅延位相を有する第４クロック、第１クロックに対して２４０°の遅延位相を有する第５クロック、第１クロックに対して３００°の遅延位相を有する第６クロックを発生させる。従って、現在出力クロックの位相が３６０°を６分した６分面のうち、どこに位置するかによって６個のクロックのうち、二つのクロックを選択して、本実施例で実施した方法のように、二つのクロックに加重値をかけ、加重値をかけた二つのクロックを合算する方式で所望する位相の出力クロックを生成することができる。
【００３５】
図１０は、このような構成を反映して、新しく構成したブロックダイヤグラムである。
【００３６】
クワドラントを基準として動作する実施例と比較して、クワドラント制御部４２０は、位相制御部１０２０に名称が変更され、クワドラント判別部４７０は、位相範囲判別部１０７０に名称が変更された。位相補間器には、６０°ずつの位相差を有する６個のクロックｃｌｋＩ、ｃｌｋＩｂ、ｃｌｋＱ、ｃｌｋＱｂ、ｃｌｋＰ、ｃｌｋＰｂが入力され、位相範囲判別部１０７０では、３個の選択信号１０７１ａ、１０７１ｂ、１０７１ｃ、１０７２ａ、１０７２ｂ、１０７２ｃが出力される関係を示している。全体的な動作は、前記した図４又は図５の場合を類推して説明が可能である。
【産業上の利用可能性】
【００３７】
前記のように本発明によると、二つのチャージポンプを使用した従来のアナログ位相補間器を使用したクロックデータ復元回路と比較して、一つのチャージポンプを使用して位相補間器を制御して、正確な特性制御を通じて改善されたジッター特性効果を発揮する。
【００３８】
以上、実施例によって本発明を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神とを離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００３９】
【図１】位相固定ループを用いたクロックデータ復元回路の構成例である。
【図２】アナログ位相補間器を用いたクロックデータ復元回路の構成例である。
【図３】出力クロックの位相を判別するための電圧関係図である。
【図４】本発明のクロック復元回路のブロックダイヤグラムである。
【図５】ＧＭセルが追加された本発明のクロック復元回路のブロックダイヤグラムである。
【図６】本発明の出力クロックの位相を判別するための電圧関係図である。
【図７】クワドラント判別部の位相クワドラントを更新する関係図である。
【図８】位相制御電圧と出力クロックの位相の関係を示す図である。
【図９】本発明のアナログ位相補間器の実施例である。
【図１０】３６０°位相に対する６分面に位相補間をする場合の本発明のクロック復元回路のブロックダイヤグラムである。
【符号の説明】
【００４０】
４０１    直列入力データ
４１０    位相検出部
４２０    クワドラント制御部
４３０    チャージポンプ
４４０    ループフィルタ
４６０    位相補間器
４７０    クワドラント判別部
４７１ａ、４７１ｂ、４７２ａ、４７２ｂ    位相クワドラント判別信号
４８０    出力クロック
【図１】
2006033824.tif 000003
【図２】
2006033824.tif 000004
【図３】
2006033824.tif 000005
【図４】
2006033824.tif 000006
【図５】
2006033824.tif 000007
【図６】
2006033824.tif 000008
【図７】
2006033824.tif 000009
【図８】
2006033824.tif 000010
【図９】
2006033824.tif 000011
【図１０】
2006033824.tif 000012