(57)【要約】【課題】配線長の不揃いによる出力アナログ信号の歪みが生ぜず、正確なＤＡ変換器を提供すること。【解決手段】  入力デジタルデ−タに応じてオンオフ制御される複数の電流源からの電流を合計してアナログデ−タを出力するＤＡ変換器であって、電流供給点または接地点から前記各電流源までの電流供給配線の長さを実質的に等しくした。【選択図】図３
2006191197.tif 000002
【特許請求の範囲】
【請求項１】
入力デジタルデ−タに応じてオンオフ制御される複数の電流源からの電流を合計してアナログデ−タを出力するＤＡ変換器であって、
電流供給点または接地点から前記各電流源までの電流供給配線の長さを実質的に等しくしたことを特徴とするＤＡ変換器。
【請求項２】
前記電流源はトランジスタで構成され、前記電流供給配線の長さは前記電流供給点又は接地点から前記トランジスタのソース又はエミッタまでの長さであることを特徴とする請求項１記載のＤＡ変換器。
【請求項３】
前記電流供給配線は、端点において２分岐形状であることを特徴とする請求項１又は２記載のＤＡ変換器。
【請求項４】
前記電流供給配線は、複数の配線層から成る構造を有し、各層の配線の形状は放射状であり放射状の端点において下層の配線と接続されることを特徴とする請求項１又は２記載のＤＡ変換器。
【請求項５】
前記電流供給配線は、複数の配線層から成る構造を有し、各層の配線の形状はＨ形状でありそのＨ形状の端点において下層の配線と接続されることを特徴とする請求項１又は２記載のＤＡ変換器。
【請求項６】
前記電流供給配線は、複数の配線層から成る構造を有し、各層の配線の形状は方形又は円形形状でありその方形又は円形形状の端点において下層の配線と接続されることを特徴とする請求項１又は２記載のＤＡ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＡ変換器に係り、特にそのＤＡ変換器の電源の配線に関する。
【背景技術】
【０００２】
従来のデジタル−アナログ（ＤＡ）変換器は、図７に示すように電流供給点（または接地点）から各電流源までの配線長が異なるため、配線寄生抵抗によって生ずる電圧降下（ＩＲドロップ）により、電流源であるＰ型ＭＯＳトランジスタ（Ｎ型ＭＯＳトランジスタ）のソ−スに供給される電圧がＶｓｓ１、Ｖｓｓ２、Ｖｓｓ３の順に低下する。これに伴い各電流源の出力電流もｉ１、ｉ２、ｉ３の順に低下するため、出力アナログ信号に歪みが生じていた。
【０００３】
また、変換器のアナログブロックの設計を冗長配線なしに行うことも知られている（特許文献１参照）が、上述の配線寄生抵抗によって生ずる問題については着目されていない。
【特許文献１】特開平３−６２５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は上述のようなＤＡ変換器において配線長の不揃いにより配線寄生抵抗で生ずる電圧降下の不均一の問題点にかんがみてなされたもので、配線長の不揃いによる出力アナログ信号の歪みが生ぜず正確なＤＡ変換器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の請求項１によれば、入力デジタルデ−タに応じてオンオフ制御される複数の電流源からの電流を合計してアナログデ−タを出力するＤＡ変換器であって、電流供給点または接地点から前記各電流源までの電流供給配線の長さを実質的に等しくしたことを特徴とするＤＡ変換器を提供する。
【０００６】
このＤＡ変換器によれば、電流供給点または接地点から前記各電流源までの電流供給配線の長さを実質的に等しくしたので、電流供給点または接地点から前記各電流源までの配線の長さに起因する電圧降下はほぼ等しくなり、電流源の出力電流値のばらつきがなくなり、出力アナログ信号の歪みを低減できる。
【０００７】
本発明の請求項２によれば、請求項１記載のＤＡ変換器において、前記電流源はトランジスタで構成され、前記電流供給配線の長さは前記電流供給点又は接地点から前記トランジスタのソース又はエミッタまでの長さであることを特徴とする。
【０００８】
本発明の請求項３によれば、請求項１又は２記載のＤＡ変換器において、前記電流供給配線は、端点において２分岐形状であることを特徴とする。
【０００９】
したがって、このＤＡ変換器によれば、電流供給配線は端点において２分岐形状であり、電流供給点または接地点から前記各電流源までの配線の長さはほぼ等しく、出力アナログ信号の歪みを低減できる。
【００１０】
本発明の請求項４によれば、請求項１又は２記載のＤＡ変換器において、前記電流供給配線は、複数の配線層から成る構造を有し、各層の配線の形状は放射状であり放射状の端点において下層の配線と接続されることを特徴とする。
【００１１】
したがって、このＤＡ変換器によれば、電流供給配線は複数配線構造を有し、各層の配線の形状は放射状であり放射状の端点において下層の配線と接続されるので、電流供給点または接地点から前記各電流源までの配線の長さはほぼ等しく、出力アナログ信号の歪みを低減できる。
【００１２】
本発明の請求項５によれば、請求項１又は２記載のＤＡ変換器において、前記電流供給配線は、複数の配線層から成る構造を有し、各層の配線の形状はＨ形状でありそのＨ形状の端点において下層の配線と接続されることを特徴とする。
【００１３】
したがってこのＤＡ変換器によれば、電流供給点または接地点から前記各電流源までの配線の長さはほぼ等しく、出力アナログ信号の歪みを低減できる。
【００１４】
本発明の請求項６によれば、請求項１又は２記載のＤＡ変換器において、前記電流供給配線は、複数の配線層から成る構造を有し、各層の配線の形状は方形又は円形形状でありその方形又は円形形状の端点において下層の配線と接続されることを特徴とする。
【００１５】
したがってこのＤＡ変換器によれば、電流供給点または接地点から前記各電流源までの配線の長さはほぼ等しく、出力アナログ信号の歪みを低減できる。
【発明の効果】
【００１６】
本発明によれば、電流供給点または接地点から前記各電流源までの電流供給配線の長さを実質的に等しくしているので、配線寄生抵抗による電圧降下は等しくなり、出力アナログ信号の歪みが生ぜず、正確なＤＡ変換器が得られる効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について図面を用いて説明する。
【００１８】
本発明によるＤＡ変換器において、出力アナログ信号歪を発生させないための基本的な構成を、図１に示す。同図に示すＤＡ変換器１０は、入力されるデジタルデ−タに応じてオン／オフ制御される複数の電流源からの出力電流を合計し、アナログデ−タとして出力する電流セル型のデジタル／アナログ変換器であって、電流供給点１１と、電流供給配線１２と、電流セルアレイ１３と、電流電圧変換抵抗１４と、デコ−ダ１５とを備えている。
【００１９】
図１に示すＤＡ変換器１０において、デコ−ダ１５は、デジタル信号をデコ−ドして、その入力コ−ドに対応したデコ−ダ出力信号を発生させる。図示例の場合、デコ−ダ１５は２ビットのデジタル信号Ｄ１、Ｄ０をデコ−ドして、それに対応したデコ−ダ出力信号Ｖｎ０  〜  Ｖｎ３、Ｖｐ０  〜  Ｖｐ３を出力する。
【００２０】
図１の電流セルアレイ１３は、４つの電流セル２０−１〜２０−４から成り、電流セル２０−１〜２０−４は電流源となるＰ型ＭＯＳトランジスタ（以下ＰＭＯＳと呼ぶ）２１−１〜２１−４と、スイッチ回路となる２つのＰＭＯＳ２２−１〜２２−４と２３−１〜２３−４とを備えている。電流セル２０−１〜２０−４において、電流源であるＰＭＯＳ２１−１〜２１−４のドレインはそれぞれＰＭＯＳ２２−１〜２２−４、２３−１〜２３−４のソ−スに接続され、そのソ−スは電流供給配線１２を介して電流供給点１１に接続されている。
【００２１】
スイッチ回路として動作するＰＭＯＳ２２−１、２３−１のドレインは接地されており、ＰＭＯＳ２２−２〜２２−４、２３−２〜２３−４のドレインは内部ノ−ドＮｎとＮｐに接続されている。このノ−ドＮｎとＮｐで電流セル２０−２〜２０−４の各々の出力電流が加算される。ＰＭＯＳ２１−１〜２１−４のゲ−トにはバイアス電圧Ｖｂｉａｓが共通に与えられ、ＰＭＯＳ２２−１〜２２−４、２３−１〜２３−４のゲ−トには、デコ−ダ出力信号Ｖｎ０〜Ｖｎ３及びＶｐ０〜Ｖｐ３がそれぞれ入力されている。
【００２２】
この構成において、電流セルアレイ１３を構成する電流セル２０−２，２０−３，２０−４は使用されているが電流セル２０−１は使用されていない。配線のバランスからは左右対称に作成することが望ましいが、実際に必要な配線が奇数の場合にはこのように、端の電流セルを使用しない場合もある。以下の実施形態においても同様である。
【００２３】
電流セル２０−１〜２０−４の電流源であるＰＭＯＳ２１−１〜２１−４は飽和領域で動作しており、その出力電流値は、電流供給点１１からＰＭＯＳ２１−１〜２１−４のソ−スに供給される電圧Ｖｓｓとバイアス電圧Ｖｂｉａｓの差の２乗（Ｖｓｓ−Ｖｂｉａｓ）２に比例している。
【００２４】
ＰＭＯＳ２１−１〜２１−４のソ−スに供給される電圧Ｖｓｓは電流供給配線１２の配線寄生抵抗に起因するＩＲドロップによって電源電圧Ｖｄｄよりも低くなる。この配線寄生抵抗値は、電流供給点１１から電流セル２０−１〜２０−４までの配線長に依存する。本発明は、この電流供給点１１から電流セル２０−１〜２０−４までの各配線の長さを実質的に等しくする点に特徴がある。
【００２５】
＜第１の実施形態＞
図２に本発明の第１の実施形態によるＤＡ変換器の構成を示す。図１に示すＤＡ変換器１０において、電流供給点１１と電流セル２０−１〜２０−４とをつなぐ電流供給配線１２を、木構造状の電流供給配線３２にすることにより、各配線の長さを実質的に同じにしたＤＡ変換器３０の構成概略図である。
【００２６】
図２に示すＤＡ変換器３０の電流供給配線３２は、電源１１から電流セル２０−１〜２０−４までの配線長が実質的に全て等しくなるような２分岐構造をしており、各枝線を流れる電流も等しい。したがって、電流供給配線３２を経由することにより、電流供給点１１から電流セル２０−１〜２０−４までに生じるＩＲドロップ値も全て等しくなる。よって、電流セル２０−１〜２０−４の電流源であるＰＭＯＳ２１のソ−スに供給される電圧Ｖｓｓも全て等しくなり、ＩＲドロップによって電流源であるＰＭＯＳ２１−１〜２１−４の出力電流がばらつくのを防ぎ、ＤＡ変換器としての精度を向上させることができる利点がある。
【００２７】
この実施形態において、端に設けられた電流セル２０−１は、実際には使用されていない。
【００２８】
＜第２の実施形態＞
次に、本発明の他の実施形態におけるＤＡ変換器について説明する。図３は、本発明の第２の実施形態によるＤＡ変換器の構成概略図である。同図に示すＤＡ変換器４０は、図１に示すＤＡ変換器１０において、電流供給点１１と電流セル２０−１〜２０−４とをつなぐ電流供給配線１２を、多層配線構造を有し、各層が放射状に配線された電流供給配線４２にしたＤＡ変換器である。この放射状に配線されているそれぞれ４本の枝線の配線長は実質的に等しく、したがってその枝線を流れる電流もほぼ等しいので、図２に示すＤＡ変換器３０の場合と同様、電流供給配線４２を経由することで、電流供給点１１から電流セル２０−１〜２０−４までに生じるＩＲドロップ値も全て等しくなる。
【００２９】
よって、電流セル２０−１〜２０−４の電流源であるＰＭＯＳ２１のソ−スに供給される電圧Ｖｓｓも全て等しくなり、図２に示すＤＡ変換器３０と同様、ＩＲドロップによるＰＭＯＳ２１−１〜２１−４の出力電流のばらつきを防ぐことができる利点がある。
【００３０】
しかもこの実施形態においては、多層配線構造を用い、各分岐点から次の層の分岐点までを直線的に配線することが可能となるので、図２に示すＤＡ変換器３０及び後述するＤＡ変換器の場合よりも全体の配線長を短くし、ひいてはＩＲドロップを小さくすることが可能となり、小面積、低消費電力でＤＡ変換器としての精度を向上させることができる利点がある。
【００３１】
＜第３の実施形態＞
次に図４に示す第３の実施形態の本発明のＤＡ変換器について説明する。図４は、本発明のＤＡ変換器の別の実施形態の構成概略図である。同図に示すＤＡ変換器５０は、図１に示すＤＡ変換器１０において、電流供給点１１と電流セル２０−１〜２０−４とをつなぐ電流供給配線１２を、多層配線構造を有し、各層がＨ型に配線された電流供給配線５２にしている。
【００３２】
この実施形態における、実際の配線パターンの例を図５に示す。図５において、電流供給配線５２は上層と下層の２層から構成され、上層のＨ形状パターン５４ａの白丸のポイント５５ａの点で下層のＨ形状パターン５４ｂの中心位置に接続されている。上層のＨ形状パターン５４ａにはその中央から電源Ｖｄｄに接続されてパターン５６を有する。また、下層のＨ形状パターン５４ｂの各端は黒丸のポイント５７ｂにおいて図４に示す電流源が接続される。
【００３３】
この実施形態ではＨ型に配線されているそれぞれ４本の枝線の配線長は等しく、またその枝線を流れる電流も等しいので、図２に示すＤＡ変換器３０と同様、電流供給配線５２を経由することで、電流供給点１１から電流セル２０−１〜２０−４までに生じるＩＲドロップ値も全て等しくなる。
【００３４】
よって、本発明のこの実施形態によれば、電流セル２０−１〜２０−４の電流源であるＰＭＯＳ２１−１〜２１−４のソ−スに供給される電圧Ｖｓｓも全て等しくなり、図２に示すＤＡ変換器３０と同様、ＩＲドロップによるＰＭＯＳ２１の出力電流のばらつきを防ぐことができる利点がある。
【００３５】
また、この実施形態では多層配線構造を用いているため、図２に示すＤＡ変換器３０よりも全体の配線長を短くすることができ、小面積、低消費電力でＤＡ変換器としての精度を向上させることができる利点がある。
【００３６】
＜第４の実施形態＞
次に、本発明による第４の実施形態のＤＡ変換器について説明する。図６は、本発明のＤＡ変換器の第４の実施形態の構成概略図である。同図に示すＤＡ変換器６０は、図１に示すＤＡ変換器１０において、電流供給点１１と電流セル２０−１〜２０−４とをつなぐ電流供給配線３２を、多層配線構造を有し、各層の配線が長方形（正方形）型の電流供給配線６２にしたＤＡ変換器である。
【００３７】
各層の長方形（正方形）型の配線の４つの頂点はそれぞれ、一層下の４つの長方形（正方形）型の配線の中心と接している。各層の長方形（正方形）型の配線の中心からそれぞれ４つの頂点までの長さは等しく、また流れる電流も等しいので、図２に示すＤＡ変換器３０と同様、電流供給配線６２を経由することで、電流供給点１１から電流セル２０−１〜２０−４までに生じるＩＲドロップ値も全てほぼ等しくなる。よって、電流セル２０−１〜２０−４の電流源であるＰＭＯＳ２１−１〜２１−４のソ−スに供給される電圧Ｖｓｓも全て等しくなり、図２に示すＤＡ変換器３０と同様、ＩＲドロップによるＰＭＯＳ２１−１〜２１−４の出力電流のばらつきを防ぐことができる利点がある。
【００３８】
なお上記実施形態では、配線形状が方形に場合について述べたが、円形形状であってもよい。
【００３９】
また上記実施形態によれば、多層配線構造を用い、しかも電流供給配線が線でなく面として構成されているので、図２に示すＤＡ変換器３０よりも全体の配線長を短くすることができ更に配線の抵抗値を小さくできるので、小面積、低消費電力でＤＡ変換器としての精度を向上させることができる利点がある。
【００４０】
上記実施形態では、Ｐ型ＭＯＳトランジスタにより電流セルを構成する場合について述べたが、Ｐ型ＭＯＳトランジスタに限られず、Ｎ型ＭＯＳトランジスタの場合にも適用でき、バイポーラ型トランジスタによりＤＡ変換器を構成する場合にも本発明は適用可能である。
【００４１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明のＤＡ変換器の基本構成を示す図。
【図２】本発明の第１の実施形態のＤＡ変換器の構成例を示す図。
【図３】本発明の第２の実施形態のＤＡ変換器の構成例を示す図。
【図４】本発明の第３の実施形態のＤＡ変換器の構成例を示す図。
【図５】本発明の第３の実施形態のＤＡ変換器における電流供給配線５２の配線パターンの例を示す図。
【図６】本発明の第４の実施形態のＤＡ変換器の構成例を示す図。
【図７】従来のＤＡ変換器の問題点を説明するための図。
【符号の説明】
【００４３】
１０，２０，３０，４０，５０・・・ＤＡ変換器
１１・・・電流供給点、
１２，３２，４２，５２，６２・・・電流供給配線、
１３・・・電流セルアレイ、
１４・・・電流電圧変換抵抗、
１５・・・デコ−ダ、
２０−１〜２０−４・・・電流セル
２1−１〜２1−４・・・電流源（ＰＭＯＳ）、
２２−１〜２２−４と２３−１〜２３−４・・・Ｐ型ＭＯＳトランジスタ（ＰＭＯＳ）、
Ｖｓｓ・・・電圧、
Ｖｂｉａｓ・・・バイアス電圧、
Ｖｄｄ・・・電源電圧、
５４ａ，５４ｂ・・・Ｈ形状パターン。
【図１】
2006191197.tif 000003
【図２】
2006191197.tif 000004
【図３】
2006191197.tif 000005
【図４】
2006191197.tif 000006
【図５】
2006191197.tif 000007
【図６】
2006191197.tif 000008
【図７】
2006191197.tif 000009