(57)【要約】【課題】  焼成時におけるスルーホールの変形の抑制を可能にする積層型セラミック素子を提供する。【解決手段】  積層型圧電素子１では、スルーホール（ＴＨ）１３内の下側の領域に導電部材１４が充填されている。そのため、ＴＨ内の全領域に導電部材が充填されているようなものに比べ、焼成時における導電部材１４の収縮が小さくなる。しかも、圧電体層３のＴＨ１３内の導電部材非充填領域（領域）Ｓには、そのＴＨ１３が形成された圧電体層３と隣り合う上側の圧電体層５の一部分が配置され、また、圧電体層５のＴＨ１３内の領域Ｓには、そのＴＨ１３が形成された圧電体層５と隣り合う上側の圧電体層３の一部分が配置されている。そのため、焼成時に導電部材１４がある程度収縮しても、ＴＨ１３内の領域Ｓに配置された圧電体層３，５の一部分によってＴＨ１３の変形が制限される。【選択図】  図８
2006147941.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されてなる積層型セラミック素子であって、
隣り合う前記セラミック層の間に形成された内部電極と、
前記セラミック層に形成されたスルーホール内に配置され、前記セラミック層の両側に位置する前記内部電極のそれぞれと接続された導電部材とを備え、
前記スルーホール内の所定の領域には前記導電部材が充填され、前記スルーホール内の導電部材非充填領域には、そのスルーホールが形成された前記セラミック層と隣り合う少なくとも一方の前記セラミック層の一部分が配置されていることを特徴とする積層型セラミック素子。
【請求項２】
前記スルーホールの内面は、そのスルーホールの少なくとも一方の開口側において前記セラミック層の表面から連続する曲面を有し、
前記導電部材は、前記開口側において前記内部電極と一体的に形成されていることを特徴とする請求項１記載の積層型セラミック素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型圧電素子や積層型コンデンサ、積層型チップバリスタ等の積層型セラミック素子に関するものである。
【背景技術】
【０００２】
従来の積層型セラミック素子として、例えば特許文献１に記載されたアクチュエータがある。このアクチュエータでは、表面電極や内部電極といった電極間を電気的に接続するビア電極（スルーホール内の導電部材）が、圧電基板に形成されたスルーホール内の全領域に充填されている。
【特許文献１】特開２００４−２０７３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述したアクチュエータは次のように製造される。すなわち、内部電極等やビア電極が形成されたグリーンシートを複数積層した後、積層方向にプレスを行って積層体グリーンを作製する。そして、その積層体グリーンを脱脂・焼成した後、分極処理を行ってアクチュエータを完成させる。
【０００４】
しかしながら、焼成時におけるビア電極の収縮率はグリーンシートより大きいのが一般的であるため、ビア電極がスルーホール内の全領域に充填されてなる上記アクチュエータにおいては、焼成時にビア電極が大きく収縮して、スルーホールが著しく変形するおそれがある。このようなスルーホールの変形は、完成したアクチュエータ自体の変形や、内部電極等とビア電極との接続の断線といった不具合の原因となる。
【０００５】
そこで、本発明は、このような事情に鑑みてなされたものであり、焼成時におけるスルーホールの変形の抑制を可能にする積層型セラミック素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る積層型セラミック素子は、複数のセラミック層が積層されてなる積層型セラミック素子であって、隣り合うセラミック層の間に形成された内部電極と、セラミック層に形成されたスルーホール内に配置され、セラミック層の両側に位置する内部電極のそれぞれと接続された導電部材とを備え、スルーホール内の所定の領域には導電部材が充填され、スルーホール内の導電部材非充填領域には、そのスルーホールが形成されたセラミック層と隣り合う少なくとも一方のセラミック層の一部分が配置されていることを特徴とする。
【０００７】
この積層型セラミック素子においては、スルーホール内の所定の領域に導電部材が充填されている。そのため、スルーホール内の全領域に導電部材が充填されているようなものに比べ、焼成時における導電部材の収縮量が小さくなる。しかも、スルーホール内の導電部材非充填領域（スルーホール内において導電部材が充填されていない領域）には、そのスルーホールが形成されたセラミック層と隣り合う少なくとも一方のセラミック層の一部分が配置されている。そのため、焼成時に導電部材がある程度収縮しても、スルーホール内の導電部材非充填領域に配置されたセラミック層の一部分によってスルーホールの変形が制限される。従って、この積層型セラミック素子によれば、焼成時におけるスルーホールの変形の抑制が可能になる。
【０００８】
また、スルーホールの内面は、そのスルーホールの少なくとも一方の開口側においてセラミック層の表面から連続する曲面を有し、導電部材は、開口側において内部電極と一体的に形成されていることが好ましい。これにより、スルーホールの内面がセラミック層の表面と不連続に形成されているものや、導電部材が内部電極と別体として形成されているものに比べ、焼成時に導電部材が収縮して、スルーホールの内面が曲面として形成された開口側から導電部材が後退するのを抑制することができる。従って、焼成時に内部電極とスルーホール内の導電部材とが断線するのを防止することが可能になる。
【発明の効果】
【０００９】
本発明に係る積層型セラミック素子によれば、焼成時におけるスルーホールの変形の抑制が可能になる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る積層型セラミック素子の好適な実施形態としての積層型圧電素子について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１１】
図１に示されるように、積層型圧電素子（積層型セラミック素子）１は、個別電極（内部電極）２が形成された圧電体層（セラミック層）３と、コモン電極（内部電極）４が形成された圧電体層（セラミック層）５とが交互に積層され、更に、端子電極１７，１８が形成された圧電体層７が最上層に積層されることで構成されている。
【００１２】
各圧電体層３，５，７は、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなり、例えば「１０ｍｍ×３０ｍｍ，厚さ３０μｍ」の長方形薄板状に形成されている。また、個別電極２及びコモン電極４は、Ａｇ及びＰｄにより構成された導電材料からなり、スクリーン印刷によりパターン形成されたものである。このことは、端子電極１７，１８を除き、以下に述べる各電極についても同様である。
【００１３】
最上層の圧電体層７から数えて２層目、４層目、６層目、８層目の圧電体層３の上面には、図２に示されるように、複数の長方形状の個別電極２がマトリックス状に配置されている。各個別電極２は、その長手方向が圧電体層３の長手方向と直交するように配置されており、隣り合う個別電極２，２は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。
【００１４】
ここで、圧電体層３の長手方向を列方向、当該長手方向と直交する方向を行方向とすると、個別電極２は、例えば４行７５列というように配置される（明瞭化のため図面では４行２０列とする）。このように、複数の個別電極２をマトリックス状に配置することで、圧電体層３に対して効率の良い配置が可能となるため、圧電体層３において振動に寄与する活性部の面積を維持しつつ、積層型圧電素子１の小型化或いは個別電極２の高集積化を図ることができる。
【００１５】
１行目及び２行目の個別電極２は、１行目と２行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３に形成されたスルーホール１３内の導電部材１４に接続されている（図７参照）。同様に、３行目及び４行目の個別電極２は、３行目と４行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３に形成されたスルーホール１３内の導電部材１４に接続されている。
【００１６】
更に、圧電体層３の上面の縁部には、上下に位置する圧電体層５のコモン電極４同士を電気的に接続するための中継電極（内部電極）６が形成されている。この中継電極６は、その直下において圧電体層３に形成されたスルーホール１３内の導電部材１４に接続されている。
【００１７】
なお、最下層の圧電体層３の上面にも、上述した２層目、４層目、６層目、８層目の圧電体層３と同様に個別電極２がマトリックス状に配置されている。ただし、図３に示されるように、最下層の圧電体層３は、中継電極６及びスルーホール１３が形成されていない点で、２層目、４層目、６層目、８層目の圧電体層３と異なっている。
【００１８】
また、最上層の圧電体層７から数えて３層目、５層目、７層目の圧電体層５の上面には、図４に示されるように、積層型圧電素子１の積層方向（換言すれば、積層型圧電素子１の厚さ方向、すなわち、圧電体層３，５の厚さ方向）において圧電体層３の各接続端部２ａに対向するように中継電極（内部電極）１６が形成されている。各中継電極１６は、その直下において圧電体層５に形成されたスルーホール１３内の導電部材１４に接続されている。
【００１９】
更に、圧電体層５の上面にはコモン電極４が形成されている。このコモン電極４は、１行目及び２行目の中継電極１６の集合と、３行目及び４行目の中継電極１６の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極２の接続端部２ａを除く部分と重なっている。これにより、圧電体層３，５において各個別電極２の接続端部２ａを除く部分に対向する部分の全体を、振動に寄与する活性部として有効に用いることができる。また、コモン電極４は、圧電体層５の外周部から所定の間隔をとって形成され、積層方向において圧電体層３の中継電極６に対向するように圧電体層５に形成されたスルーホール１３内の導電部材１４に接続されている。
【００２０】
なお、９層目の圧電体層５の上面にも、上述した３層目、５層目、７層目の圧電体層５と同様に中継電極１６及びコモン電極４が形成されている。ただし、図５に示されるように、９層目の圧電体層５は、積層方向において圧電体層３の中継電極６に対向するスルーホール１３が形成されていない点で、３層目、５層目、７層目の圧電体層５と異なっている。
【００２１】
また、最上層の圧電体層７の上面には、図６に示されるように、積層方向において圧電体層３の各個別電極２の接続端部２ａに対向するように端子電極１７が形成され、積層方向において圧電体層３の中継電極６に対向するように端子電極１８が形成されている。各端子電極１７，１８は、その直下において圧電体層７に形成されたスルーホール１３内の導電部材１４に接続されている。
【００２２】
これらの端子電極１７，１８には、駆動電源に接続するためにＦＰＣ（flexible printed circuit board）等のリード線が半田付けされる。そのため、リード線を半田付けするに際して半田を載せ易くすべく、端子電極１７，１８においては、Ａｇ及びＰｄにより構成された導電材料からなる下地電極層上に、半田ぬれ性を良好にするためにＡｇにより構成された導電材料からなる表面電極層が形成されている。
【００２３】
以上のように電極パターンが形成された圧電体層３，５，７の積層によって、最上層の各端子電極１７に対しては、積層方向において５つの個別電極２が中継電極１６を介在させて整列し、整列した各電極２，１６，１７は、図７に示されるように、スルーホール１３内の導電部材１４により電気的に接続されることになる。一方、最上層の端子電極１８に対しては、積層方向において４つのコモン電極４が中継電極６を介在させて整列し、整列した各電極４，６，１８は、スルーホール１３内の導電部材１４により電気的に接続されることになる。
【００２４】
なお、積層方向において隣り合うスルーホール１３，１３は、互いの中心軸がずれるように各圧電体層３，５，７に形成され、スルーホール１３内の導電部材１４による電気的な接続が確実化されている。
【００２５】
このような積層型圧電素子１における電気的接続により、所定の端子電極１７と端子電極１８との間に電圧を印加すると、当該所定の端子電極１７下に整列する個別電極２とコモン電極４との間に電圧が印加されることになる。これにより、圧電体層３，５においては、図７に示されるように、個別電極２とコモン電極４とで挟まれる部分に電界Ｅが生じ、当該部分が活性部Ａとして変位することになる。従って、電圧を印加する端子電極１７を選択することで、マトリックス状に配置された各個別電極２に対応する活性部Ａのうち、選択した端子電極１７下に整列する活性部Ａを積層方向に変位させることができる。このような積層型圧電素子１は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
【００２６】
ここで、上述したスルーホール１３及び導電部材１４について、より詳細に説明する。
【００２７】
図８に示されるように、スルーホール１３は、上側に末広がりのテーパ状に形成されている。圧電体層３に形成されたスルーホール１３の内面１３ａは、そのスルーホール１３の上側の開口側において圧電体層３の上面３ａから連続する曲面Ｒを有している。また、圧電体層５に形成されたスルーホール１３の内面１３ａは、そのスルーホール１３の上側の開口側において圧電体層５の上面５ａから連続する曲面Ｒを有している。これらの曲面Ｒは、スルーホール１３の上側の開口の縁部が丸みを帯びることで形成されている。
【００２８】
導電部材１４は、スルーホール１３内の下側の領域（所定の領域）を満たし、且つスルーホール１３内の上側の領域の内面１３ａを膜状に覆うように、スルーホール１３内において一体的に形成されている。圧電体層３のスルーホール１３内に形成された導電部材１４は、そのスルーホール１３の上側の開口側において個別電極２と一体的に形成されていると共に、そのスルーホール１３の下側の開口側において中継電極１６と接続されている。また、圧電体層５のスルーホール１３内に形成された導電部材１４は、そのスルーホール１３の上側の開口側において中継電極１６と一体的に形成されていると共に、そのスルーホール１３の下側の開口側において個別電極２と接続されている。
【００２９】
圧電体層３に形成されたスルーホール１３内の導電部材非充填領域（スルーホール１３内において導電部材１４が充填されていない領域）Ｓには、そのスルーホール１３が形成された圧電体層３と隣り合う上側の圧電体層５の一部分が食い込むようにして配置されている。また、圧電体層５に形成されたスルーホール１３内の導電部材非充填領域Ｓには、そのスルーホール１３が形成された圧電体層５と隣り合う上側の圧電体層３の一部分が食い込むようにして配置されている。
【００３０】
次に、積層型圧電素子１の製造方法について説明する。
【００３１】
まず、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料に有機バインダや有機溶剤等を混合して素体ペーストを作製し、この素体ペーストを用いて各圧電体層３，５，７となるグリーンシートをドクターブレード法により成形する。
【００３２】
そして、グリーンシートの所定の位置にレーザ光を照射し、当該所定の位置にテーパ状（例えば、上側の開口径が約４０μｍ、下側の開口径が約３５μｍ）のスルーホール１３を形成する。このとき、レーザ加工用のマスク形状やレーザ照射条件等をコントロールすることで、スルーホール１３の上側（レーザ光出射側）の開口側に曲面Ｒを形成することができる。
【００３３】
続いて、Ａｇ：Ｐｄ＝７：３の比率で構成された導電材料に有機バインダや有機溶剤等を混合することで作製された導電ペーストを用いて、グリーンシートの上側からスルーホール１３に対して充填スクリーン印刷を行い、スルーホール１３内に導電部材１４を形成すると共に、グリーンシートの上面におけるスルーホール１３の周囲部に導電層を形成する。これにより、導電部材１４が、スルーホール１３内の下側の領域を満たし、且つスルーホール１３内の上側の領域の内面１３ａを膜状に覆うように、スルーホール１３内において一体的に形成されることとなる。
【００３４】
なお、スルーホール１３内に対する導電ペーストの充填量をコントロールすることで、焼成後にスルーホール１３内に残存する導電材料の量を変化させることができる。また、スルーホール１３は上側に末広がりのテーパ状に形成されているため、スルーホール１３内に導電部材１４を確実に形成することができる。
【００３５】
更に、上述した導電ペーストを用いて、グリーンシートの上面に対してスクリーン印刷を行い、グリーンシートの表面に端子電極１７，１８の下地電極層及び内部電極２，４，６，１６を形成する。このとき、スルーホール１３の周囲部には導電層が形成されているため、内部電極２，４，６，１６と導電部材１４とを確実に一体化することができる。
【００３６】
続いて、電極パターンが形成されたグリーンシートを上述した順序で積層する。そして、約６０℃の温度に加熱しながら１００ＭＰａの圧力で積層方向にプレスを行って各層を圧着させ、積層体グリーンを作製する。これにより、スルーホール１３内の導電部材非充填領域Ｓに、そのスルーホール１３が形成されたグリーンシートと隣り合う上側のグリーンシートの一部分が食い込むようにして配置されることとなる。
【００３７】
その後、積層体グリーンを所定の寸法に切断する。そして、切断された積層体グリーンに対して４００℃の温度で１０時間脱バインダを行い、更に、１１００℃の温度で２時間焼成を行う。これにより、有機バインダや有機溶剤等の成分が抜けて、グリーンシートは、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなる圧電体層３，５，７となり、内部電極２，４，６，１６及び導電部材１４は、Ａｇ及びＰｄにより構成された導電材料からなる電極となる。
【００３８】
続いて、圧電体層７となる焼結シートに形成された下地電極層上に、Ａｇを主成分とする導電材料からなる表面電極層を焼き付けて、端子電極１７，１８を形成する。なお、表面電極層の材料としてＡｕやＣｕ等を用いてもよい。また、表面電極層の形成方法としてスパッタリングや無電界メッキ法等を採用してもよい。そして、最後に分極処理を行って積層型圧電素子１を完成させる。
【００３９】
以上説明したように、積層型圧電素子１においては、スルーホール１３内の下側の領域に導電部材１４が充填されている。そのため、スルーホール内の全領域に導電部材が充填されているようなものに比べ、焼成時における導電部材１４の収縮量が小さくなる。しかも、圧電体層３に形成されたスルーホール１３内の導電部材非充填領域Ｓには、そのスルーホール１３が形成された圧電体層３と隣り合う上側の圧電体層５の一部分が食い込むようにして配置され、また、圧電体層５に形成されたスルーホール１３内の導電部材非充填領域Ｓには、そのスルーホール１３が形成された圧電体層５と隣り合う上側の圧電体層３の一部分が食い込むようにして配置されている。そのため、焼成時に導電部材１４がある程度収縮しても、スルーホール１３内の導電部材非充填領域Ｓに配置された圧電体層３，５の一部分によってスルーホール１３の変形が制限される。従って、積層型圧電素子１によれば、焼成時におけるスルーホール１３の変形の抑制が可能になる。
【００４０】
そして、このように、焼成時におけるスルーホール１３の変形が抑制されることで、完成した積層型圧電素子１自体の変形や、内部電極２，４，６，１６とスルーホール１３内の導電部材１４との接続の断線といった不具合を防止することが可能になる。
【００４１】
更に、積層型圧電素子１では、圧電体層３に形成されたスルーホール１３の内面１３ａは、そのスルーホール１３の上側の開口側において圧電体層３の表面３ａから連続する曲面Ｒを有しており、そのスルーホール１３内に形成された導電部材１４は、そのスルーホール１３の上側の開口側において個別電極２と一体的に形成されている。また、圧電体層５に形成されたスルーホール１３の内面１３ａは、そのスルーホール１３の上側の開口側において圧電体層５の表面５ａから連続する曲面Ｒを有しており、そのスルーホール１３内に形成された導電部材１４は、そのスルーホール１３の上側の開口側において中継電極１６と一体的に形成されている。
【００４２】
これにより、スルーホールの内面が圧電体層の表面と不連続に形成されているものや、導電部材が内部電極と別体として形成されているものに比べ、焼成時に導電部材１４が収縮して（一般的に、導電部材１４は重力の影響によって下側寄りに収縮しようとする）、スルーホール１３の内面１３ａが曲面Ｒとして形成された開口側から導電部材１４が後退するのを抑制することができる。従って、焼成時に内部電極２，４，６，１６とスルーホール１３内の導電部材１４との接続が断線するのを防止することが可能になる。
【００４３】
そして、このように、焼成時における内部電極２，４，６，１６とスルーホール１３内の導電部材１４との接続が確実化されることで、内部電極２，４，６，１６をより薄く形成することができる。よって、積層型圧電素子１の変位の阻害の抑制、及び積層型圧電素子１の薄型化を実現することが可能になる。
【００４４】
本発明は、上述した実施形態に限定されるものではない。
【００４５】
例えば、上記実施形態では、スルーホール１３内の下側の領域に導電部材１４が充填され、圧電体層３に形成されたスルーホール１３内の導電部材非充填領域Ｓに、そのスルーホール１３が形成された圧電体層３と隣り合う上側の圧電体層５の一部分が食い込むようにして配置されていたが、これに限定されるものではない。つまり、スルーホール内の所定の領域に導電部材が充填され、スルーホール内の導電部材非充填領域に、そのスルーホールが形成された圧電体層と隣り合う少なくとも一方の圧電体層の一部分が配置されていればよい。このことは、圧電体層５に形成されたスルーホール１３、及びそのスルーホール１３内に形成された導電部材１４についても同様である。
【００４６】
また、上記実施形態では、圧電体層３に形成されたスルーホール１３の内面１３ａは、そのスルーホール１３の上側の開口側において圧電体層３の表面３ａから連続する曲面Ｒを有しており、そのスルーホール１３内に形成された導電部材１４は、そのスルーホール１３の上側の開口側において個別電極２と一体的に形成されていたが、これに限定されるものではない。つまり、スルーホールの内面は、そのスルーホールの少なくとも一方の開口側において圧電体層の表面から連続する曲面を有しており、そのスルーホール内に形成された導電部材は、そのスルーホールの内面が曲面として形成された開口側において内部電極と一体的に形成されていればよい。このことは、圧電体層５に形成されたスルーホール１３、及びそのスルーホール１３内に形成された導電部材１４についても同様である。
【００４７】
また、本発明は、積層型圧電素子に限定されず、複数のセラミック層及び内部電極が積層されてなる種々の積層型セラミック素子に適用可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る積層型セラミック素子の一実施形態としての積層型圧電素子の分解斜視図である。
【図２】図１に示される積層型圧電素子の２層目、４層目、６層目、８層目の圧電体層の平面図である。
【図３】図１に示される積層型圧電素子の最下層の圧電体層の平面図である。
【図４】図１に示される積層型圧電素子の３層目、５層目、７層目の圧電体層の平面図である。
【図５】図１に示される積層型圧電素子の９層目の圧電体層の平面図である。
【図６】図１に示される積層型圧電素子の最上層の圧電体層の平面図である。
【図７】図１に示されるVII−VII線に沿っての積層型圧電素子の部分断面図である。
【図８】図７に示される積層型圧電素子の拡大部分断面図である。
【符号の説明】
【００４９】
１…積層型圧電素子（積層型セラミック素子）、２…個別電極（内部電極）、３，５…圧電体層（セラミック層）、３ａ，５ａ…上面（表面）、４…コモン電極（内部電極）、６，１６…中継電極（内部電極）、１３…スルーホール、１３ａ…内面、１４…導電部材、Ｒ…曲面、Ｓ…導電部材非充填領域。
【図１】
2006147941.tif 000003
【図２】
2006147941.tif 000004
【図３】
2006147941.tif 000005
【図４】
2006147941.tif 000006
【図５】
2006147941.tif 000007
【図６】
2006147941.tif 000008
【図７】
2006147941.tif 000009
【図８】
2006147941.tif 000010