(57)【要約】  【課題】メモリへの画像情報書き込みと読み出しの追い越しを発生しにくくする。  【解決手段】入力信号処理部は、デュアルポートメモリ２１、有効領域判定部２２、追い越し判定部２３、フレームメモリ制御部２４を備える。デュアルポートメモリ２１により、入力映像データが、入力された同期信号（ＩＣＬＫ）とは非同期のＳＣＬＫに同期して読み出される。有効領域判定部２２は、表示部９へ表示するための映像データの入力期間を検出し、入力有効情報及び入力ライン情報として出力する。追い越し判定部２３は、ＩＣＬＫとＳＣＬＫ及びスケーリング率情報と入力判定閾値情報に従い、スケーリング率を考慮して、入力フレームメモリから読み出された映像データにおいて追い越しが発生するか否かを判定する。フレームメモリ制御部２４は、ＳＣＬＫとＲＥＱ、入力有効情報と入力ライン情報、及び追い越し判定結果に基づいて入力フレームメモリの制御を行う。【選択図】  図２
2006267661.tif 000002
【特許請求の範囲】
【請求項１】
第１の同期信号に同期して情報をメモリに書き込み、前記第１の同期信号とは非同期の関係にある第二の同期信号に同期して情報をメモリから読み出すメモリ制御回路と、
前記情報をメモリから読み出す速度に対応する情報もしくは前記情報をメモリに書き込む速度に対応する情報に基づいて前記メモリへの情報の書き込みと読み出しの間の追い越しを予測する予測回路と、
を有しており、
前記メモリ制御回路は、前記追い越しが予測された場合に実行する、前記メモリへの情報の書き込みもしくは前記メモリからの情報の読み出しのための制御を、前記追い越しが予測されない場合の制御とは異ならせることで追い越しを回避することを特徴とするメモリ制御装置。
【請求項２】
前記メモリ制御回路は、前記追い越しが予測された場合に、前記メモリへの情報の書き込みを行わないことで追い越しを回避する請求項１に記載のメモリ制御装置。
【請求項３】
前記メモリは、複数のメモリ部を有しており、
前記メモリ制御回路は、前記複数のメモリ部への情報の書き込みを順次に行うものであり、所定のメモリ部における前記追い越しが予測された場合に、追い越しが発生しないメモリ部から情報を読み出すようにすることで追い越しを回避する請求項１に記載のメモリ制御装置。
【請求項４】
前記情報は画像信号である請求項３に記載のメモリ制御装置。
【請求項５】
請求項４に記載のメモリ制御装置及び該メモリ制御装置によって制御される前記メモリを有する画像信号処理装置。
【請求項６】
請求項５に記載の画像信号処理装置と、該画像信号処理装置が出力する画像信号に基づく表示を行う表示部とを有する画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御装置及び画像信号処理装置に関する。
【背景技術】
【０００２】
特開２００１−１３９３４号公報（特許文献１）には、書き込みフレームの開始時の読み出しアドレス値に書き込みの１フレームの間に進む読み出しアドレス量を加算し、加算された値と書き込みの１フレームのアドレス量とを比較して追い越しの有無を判定し、追い越しありと判定された場合には記憶装置への書き込みを禁止する手段について記載されている。また、読み出しアドレスと書き込みアドレスの差分と予め設定されたアドレス差分値の許容値とから記憶装置のアドレス追い越し判定を行い、記憶装置の書き込み実行、または、停止を行う手段について記載されている。
また、特開２００１−８３９２８号公報（特許文献２）には、書き込みアドレスのリセット時刻と読み出しアドレスのリセット時刻との時間差を検出し、検出された時間差に基づいて、次の書き込みフレームにおいてメモリの追い越しが発生するか否かを判定し、発生すると判定した場合には次の書き込みフレームにおいてフレームメモリへの書き込みを中止する手段について記載されている。また、書き込みアドレスのリセット時刻と読み出しアドレスのリセット時刻との時間差を検出し、検出された時間差に基づいて、次の読み出しフレームにおいてメモリの追い越しが発生するか否かを判定し、発生すると判定した場合には次の読み出しフレームにおいて直前に読み出したメモリ領域と同じメモリ領域から１フレーム分のデータを読み出す手段について記載されている。また、書き込みアドレスのリセット時刻と読み出しアドレスのリセット時刻との時間差を検出し、検出された時間差に基づいて、次の読み出しフレームにおいてメモリの追い越しが発生するか否かを判定し、発生すると判定した場合には次の読み出しフレームにおいてデータを読み出すべき順序のメモリ領域より読み出し順序が１つ先のメモリ領域からデータを読み出す手段について記載されている。
【特許文献１】特開２００１−１３９３４号公報
【特許文献２】特開２００１−８３９２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本願に係る発明は、メモリへの情報の書き込み及び読み出しを行う構成において、書き込みと読み出しの間での追い越しを好適に抑制できる新規な構成を提供することを課題とする。
【課題を解決するための手段】
【０００４】
本発明は、第１の同期信号に同期して情報をメモリに書き込み、前記第1の同
期信号とは非同期の関係にある第二の同期信号に同期して情報をメモリから読み出すメモリ制御回路と、前記情報をメモリから読み出す速度に対応する情報もしくは前記情報をメモリに書き込む速度に対応する情報に基づいて前記メモリへの情報の書き込みと読み出しの間の追い越しを予測する予測回路とを有しており、前記メモリ制御回路は、前記追い越しが予測された場合に実行する、前記メモリへの情報の書き込みもしくは前記メモリからの情報の読み出しのための制御を、前記追い越しが予測されない場合の制御とは異ならせることで追い越しを回避することを特徴とするメモリ制御装置である。
【０００５】
また、前記メモリ制御回路は、前記追い越しが予測された場合に、前記メモリへの情報の書き込みを行わないことで追い越しを回避するメモリ制御装置の発明を本願は含んでいる。この構成においては、追い越しが予測されない場合には、メモリへの情報の書き込み
を行う制御がなされるのに対して、追い越しが予測された場合には、メモリへの情報の書き込みを行わないようにするための制御がなされ（書き込みを行わないための積極的な制御や、書き込みを行うための制御を行わないという消極的な制御のいずれも、ここでいう書き込みを行わないようにするための制御をなすことに相当する）る。具体的には前記追い越した予測された場合に、その追い越しが予測されなければメモリへの情報の書き込みが行なわれるべきであった期間に、メモリへの情報の書き込みを行なわないことで追い越しを回避することができる。また、前記メモリが複数のメモリ部を有しており、前記メモリ制御回路は、前記複数のメモリ部への情報の書き込みを順次に行うものであり、所定のメモリ部における前記追い越しが予測された場合に、追い越しが発生しないメモリ部から情報を読み出すようにすることで追い越しを回避するメモリ制御装置の発明を本願は含んでいる。この構成においては、その追い越しが予測されない場合にはその所定のメモリ部から情報を読み出すための制御がなされるのに対して、追い越しが予測された場合には、その所定のメモリ部以外のメモリ部から情報を読み出すための制御がなされる。具体的には、所定のメモリ部における追越が予測された場合に、該追い越しが予測されなければその所定のメモリ部から情報が読み出されるべきであった期間に、該所定のメモリ部からは情報を読み出さず、該所定のメモリ部以外のメモリ部から情報を読み出すことによって追い越しを回避することができる。なおこの発明を画像信号を記憶する構成に適用するにあたっては、各メモリ部は一つの画面を形成するための画像信号を記憶できる物であればよい。なお画像信号としては画像を形成するために用いる輝度信号や色信号を採用できる。また、このメモリ制御装置及び該メモリ制御装置によって制御される前記メモリを有する画像信号処理装置の発明を本願は含んでいる。また、この画像信号処理装置と、該画像信号処理装置が出力する画像信号に基づく表示を行う表示部とを有する画像表示装置の発明を本願は含んでいる。
【発明の効果】
【０００６】
本願発明によれば、メモリへの情報の書き込みと読み出しの追い越しを発生しにくくすることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について説明する。
本発明の実施の形態について、メモリ制御装置を含む画像信号処理装置の好適な例を、図１乃至図７を用いて以下に具体的に説明する。
【０００８】
図１は、本発明のメモリ制御装置を含む画像信号処理装置の構成を示すブロック図である。図１において、１は、入力された画像データを１フレーム以上に渡り記憶することが可能な入力フレームメモリであり、ＤＲＡＭ（Dynamic Random Access Memory）のような半導体メモリを用いて構成される。３は、入力フレームメモリ１と同様に半導体メモリを用いて構成され、表示される画像データを１フレーム以上に渡り記憶することが可能な出力フレームメモリである。５は、入力された画像データを表示する画像データに変換する画像処理部であり、入力された画像データに含まれる輝度情報や色情報を別の値に変換したり、ＣＰＵ８から設定されるスケーリング率情報に従い、入力された画像データを別の解像度を有する画像データへ拡大或いは縮小するといった解像度変換処理が行われる。画像処理部５で行われる解像度変換処理の手法としては、線形補間法や三次畳み込み内挿法といった一般的な手法が用いられる。９は、画像処理部５にて処理された画像データを表示する表示部であり、ブラウン管や液晶パネル、ＰＤＰ（Plasma Display Panel）等を用いて構成される。７は、ＣＰＵ８から設定される出力タイミング情報に従い、表示部９へ表示を行うための出力垂直同期信号（ＯＶＳ）、出力水平同期信号（ＯＨＳ）、及び出力クロック信号（ＯＣＬＫ）の生成を行う出力同期信号生成部である。６は、入力された画像データの同期信号、及び出力同期信号生成部７にて生成される同期信号とは異なる、画像処理部５や入力フレームメモリ１、出力フレームメモリ３を制御するための内部垂直同
期信号（ＳＶＳ）、内部水平同期信号（ＳＨＳ）、及び内部クロック信号（ＳＣＬＫ）の生成を行う内部同期信号生成部である。２は、入力フレームメモリ１を用いることで、入力された画像データを内部同期信号生成部６にて生成される内部同期信号と画像処理部５から出力されるデータ要求信号（ＲＥＱ）に同期して出力する入力信号処理部であり、入力フレームメモリ１に対するメモリ制御装置としての役目を備えるものである。
【０００９】
図２に、入力信号処理部２の一構成例を示す。図２において、２１は、データの入力と出力を非同期のタイミングで行うことのできるデュアルポートメモリであり、これにより入力された画像データを、入力された同期信号とは非同期の関係にある内部同期信号生成部６にて生成された内部同期信号に同期して読み出すことが可能となる。２２は、画像データと共に入力される同期信号とＣＰＵ８から設定される入力有効領域情報に従い、表示部９へ表示するための画像データの入力されている期間を検出し、入力有効情報、及び入力ライン情報として出力する有効領域判定部である。２３は、入力された同期信号と内部同期信号生成部６にて生成された内部同期信号、及びＣＰＵ８から設定されるスケーリング率情報と入力判定閾値情報に従い、入力フレームメモリ１から読み出された画像データにおいて追い越しが発生するか否かの判定を行う追い越し判定部である。
【００１０】
図３に、追い越し判定部２３の一構成例を示す。２３１は、ＣＰＵ８から設定されるスケーリング率情報と入力判定閾値情報に含まれる開始ライン情報とライン範囲情報に従い、入力フレームメモリ１へ１フレーム分の画像データの書き込みを開始する際における、追い越しの発生する入力フレームメモリ１からの読み出しライン情報を出力する追い越し範囲判定部である。２３２は、ＳＨＳ信号の発生回数を計数して出力する水平同期信号カウント部である。水平同期信号カウント部２３２での計数値はＳＶＳ信号により“０”に初期化される。２３３は、水平同期信号カウント部２３２で計数された値をＩＶＳ信号のタイミングで保持して出力するカウント値記憶部である。２３４は、カウント値記憶部２３３から出力される値とＣＰＵ８から設定される入力判定閾値情報に含まれるオフセット情報とを加算して出力する加算器である。２３５は、追い越し範囲判定部２３１から出力される追い越し判定範囲情報とカウント値記憶部２３３から出力される値との比較を行い、カウント値記憶部２３３から出力される値が追い越し範囲判定部２３１から出力される値の範囲に含まれる場合には、入力フレームメモリ１から読み出された画像データにおいて追い越しが発生すると判断して“１”を出力し、それ以外の場合には“０”を出力する比較部（１）である。２３６は、追い越し範囲判定部２３１から出力される追い越し範囲判定情報と加算器２３４から出力される値との比較を行い、加算器２３４から出力される値が追い越し範囲判定部２３１から出力される値の範囲に含まれる場合には、入力フレームメモリ１から読み出された画像データにおいて追い越しが発生すると判断して“１”を出力し、それ以外の場合には“０”を出力する比較部（２）である。２３７は、比較部（１）２３５からの出力と比較部（２）２３６からの出力の論理和を求めて出力するＯＲ素子であり、比較部（１）２３５と比較部（２）２３６の何れかにて、入力フレームメモリ１から読み出された画像データにおいて追い越しが発生すると判断された場合には“１”を出力し、それ以外の場合には“０”を出力する。本例に依れば、入力フレームメモリ１へ１フレーム分の画像データの書き込みを開始する時点において入力フレームメモリ１から読み出される画像データにて追い越しが発生するか否かの判断が行われることとなり、入力フレームメモリ１が少なくとも１フレーム分の記憶領域を有し、追い越し判定部２３にて追い越しが発生すると判断された場合には入力フレームメモリ１への入力された画像データの書き込みを中止することで追い越しの発生を回避している。なお、この例については、実施例１において詳述している。
【００１１】
図４は、追い越し判定部２３の別の構成例を示すものである。本例において、水平同期信号カウント部２３２にはＩＨＳ信号とＩＶＳ信号が入力され、ＩＨＳ信号の発生回数を計数して出力する。水平同期信号カウント部２３２での計数値はＩＶＳ信号により“０”
に初期化される。カウント値記憶部２３３にはＳＶＳ信号が入力され、水平同期信号カウント部２３２で計数された値をＳＶＳ信号のタイミングで保持する。それ以外の構成に関しては図３で示したものと同じものである。本例に依れば、入力フレームメモリ１から１フレーム分の画像データの読み出しを開始する時点において入力フレームメモリ１から読み出される画像データにて追い越しが発生するか否かが判断されることとなり、入力フレームメモリ１が複数フレーム分の記憶領域を有し、追い越し判定部２３にて追い越しが発生すると判断された場合には入力フレームメモリ１から読み出すフレームを調整することで追い越しの発生を回避している。なお、この例については、実施例２において詳述している。
【００１２】
図２に戻ると、２４は、内部同期信号生成部６にて生成される内部同期信号と画像処理部５から出力されるデータ要求信号（ＲＥＱ）、有効領域判定部２２から出力される入力有効情報と入力ライン情報、及び追い越し判定部２３から出力される追い越し判定結果に基づいて入力フレームメモリ１の制御を行うフレームメモリ制御部である。
【００１３】
図１に戻ると、４は、出力フレームメモリ３を用いることで、画像処理部５で処理された画像データを出力同期信号生成部７にて生成される出力同期信号に同期して出力する出力信号処理部であり、出力フレームメモリ３に対するメモリ制御装置としての役目を備えるものである。
【００１４】
図５に、出力信号処理部４の一構成例を示す。４１は、データの入力と出力を非同期のタイミングで行うことのできるデュアルポートメモリであり、これにより画像処理部５で処理された画像データを、内部同期信号とは非同期の関係にある出力同期信号生成部７にて生成された出力同期信号に同期して読み出すことが可能となる。４２は、出力同期信号生成部７にて生成された出力同期信号とＣＰＵ８から設定される表示領域情報に従い、表示部９へ表示するためのタイミングの検出を行う有効領域判定部である。４３は、内部同期信号生成部６にて生成された内部同期信号と出力同期信号生成部７にて生成された出力同期信号、及びＣＰＵ８から設定されるスケーリング率情報と出力判定閾値情報に従い、出力フレームメモリ３から読み出された画像データにおいて追い越しが発生するか否かの判定を行う追い越し判定部である。
【００１５】
図６に、追い越し判定部４３の一構成例を示す。４３１は、ＣＰＵ８から設定されるスケーリング率情報と出力判定閾値情報に含まれる開始ライン情報とライン範囲情報に従い、出力フレームメモリ３へ１フレーム分の画像データの書き込みを開始する際における、追い越しの発生する出力フレームメモリ３からの読み出しライン情報を出力する追い越し範囲判定部である。４３２は、ＯＨＳ信号の発生回数を計数して出力する水平同期信号カウント部である。水平同期信号カウント部４３２での計数値はＯＶＳ信号により“０”に初期化される。４３３は、水平同期信号カウント部４３２で計数された値をＳＶＳ信号のタイミングで保持して出力するカウント値記憶部である。４３４は、カウント値記憶部４３３から出力される値とＣＰＵ８から設定される出力判定閾値情報に含まれるオフセット情報とを加算して出力する加算器である。４３５は、追い越し範囲判定部４３１から出力される値とカウント値記憶部４３３から出力される値との比較を行い、カウント値記憶部４３３から出力される値が追い越し範囲判定部４３１から出力される値の範囲に含まれる場合には、出力フレームメモリ３から読み出された画像データにおいて追い越しが発生すると判断して“１”を出力し、それ以外の場合には“０”を出力する比較部（１）である。４３６は、追い越し範囲判定部４３１から出力される値と加算器４３４から出力される値との比較を行い、加算器４３４から出力される値が追い越し範囲判定部４３１から出力される値の範囲に含まれる場合には、出力フレームメモリ３から読み出された画像データにおいて追い越しが発生すると判断して“１”を出力し、それ以外の場合には“０”を出力する比較部（２）である。４３７は、比較部（１）４３５からの出力と比較部（２）４
３６からの出力の論理和を求めて出力するＯＲ素子であり、比較部（１）４３５と比較部（２）４３６の何れかにて、出力フレームメモリ３から読み出された画像データにおいて追い越しが発生すると判断された場合には“１”を出力し、それ以外の場合には“０”を出力する。本例に依れば、出力フレームメモリ１へ１フレーム分の画像データの書き込みを開始する時点において入力フレームメモリ１から読み出される画像データにて追い越しが発生するか否かの判断が行われることとなり、出力フレームメモリ３が少なくとも１フレーム分の記憶領域を有し、追い越し判定部４３にて追い越しが発生すると判断された場合には出力フレームメモリ３への入力された画像データの書き込みを中止することで追い越しの発生を回避している。なお、この例については、具体例１において詳述している。
【００１６】
図７は、追い越し判定部４３の別の構成例を示すものである。本例において、水平同期信号カウント部４３２にはＳＨＳ信号とＳＶＳ信号が入力され、ＳＨＳ信号の発生回数を計数して出力する。水平同期信号カウント部４３２での計数値はＳＶＳ信号により“０”に初期化される。カウント値記憶部４３３にはＯＶＳ信号が入力され、水平同期信号カウント部４３２で計数された値をＯＶＳ信号のタイミングで保持する。それ以外の構成に関しては図６で示したものと同じものである。本例に依れば、出力フレームメモリ３から１フレーム分の画像データの読み出しを開始する時点において出力フレームメモリ３から読み出される画像データにて追い越しが発生するか否かが判断されることとなり、出力フレームメモリ３が複数フレーム分の記憶領域を有し、追い越し判定部４３にて追い越しが発生すると判断された場合には出力フレームメモリ３から読み出すフレームを調整することで追い越しの発生を回避している。なお、この例については、具体例２について詳述している。
【００１７】
図５に戻ると、４４は、内部同期信号生成部６にて生成される内部同期信号と画像処理部５から出力される処理後データ有効信号（ＥＮＢ）、有効領域判定部４２から出力される出力有効情報と出力ライン情報、及び追い越し判定部４３から出力される追い越し判定結果に基づいて出力フレームメモリ３の制御を行うフレームメモリ制御部である。
再び図１に戻ると、８は、図１に示した画像信号処理装置全体の制御を行うＣＰＵ（Central Processing Unit）である。
【実施例】
【００１８】
以下、具体的な実施例を挙げて本発明を詳しく説明する。
（実施例１）
本実施例は、図１に示される画像信号処理装置の構成例において、入力フレームメモリ１、或いは出力フレームメモリ３が少なくとも１フレーム分の画像データを記憶することができるものとし、追い越しの発生を予測した場合に画像データのフレームメモリへの書き込みを中止することで追い越しの発生を回避する例である。
【００１９】
図１において、画像処理部５は入力された画像データを指定された倍率で拡大或いは縮小して出力する解像度変換処理機能を有しており、画像処理部５において等倍処理、拡大処理、縮小処理される際のそれぞれのタイミングを、図８乃至図１０を用いて以下に説明する。
【００２０】
図８は、画像処理部５において等倍処理される場合のタイミングを示す。図８―（Ａ）は、表示部９へ表示するための画像データが入力される様子を示す。本例ではＩＶＳ信号及びＩＨＳ信号を負論理の信号として表現している。表示部９へ表示するための画像データは、ＩＶＳ信号が出力された後ＩＶＳＴＡＲＴ期間経過した後のＩＨＳ信号の出力に同期してライン単位で出力され、ＩＨＳ信号からはＩＨＳＴＡＲＴ期間経過後に出力される。ＩＶＳＴＡＲＴ及びＩＨＳＴＡＲＴの情報は、ＣＰＵ８から入力有効領域情報として入力信号処理部２内の有効領域判定部２２に設定され、有効領域判定部２２では、入力され
た画像データが表示部９へ表示するための画像データであると判断すると、入力された画像データがデュアルポートメモリ２１から読み出されるタイミングで入力有効情報と入力ライン情報をフレームメモリ制御部２４に対して出力する。フレームメモリ制御部２４では、有効領域判定部２２から入力有効情報が出力されたことを検出することにより、入力ライン情報に従い、デュアルポートメモリ２１から読み出される画像データを入力フレームメモリ１に書き込む。図８−（Ｂ）は、入力フレームメモリ１に書き込まれた画像データが読み出され、画像処理部５において等倍処理される様子を示す。本例ではＳＶＳ信号及びＳＨＳ信号を負論理の信号として表現し、ＲＥＱ信号，ＡＣＴ信号及びＥＮＢ信号を正論理の信号として表現する。画像処理部５では、ＳＶＳ信号が出力された後ＳＶＳＴＡＲＴ期間経過した後のＳＨＳ信号の出力に同期して入力信号処理部２に対してＲＥＱ信号を出力し、画像データの出力を要求する。入力信号処理部２では、画像処理部５からＲＥＱ信号が出力されたことを検出することにより、入力フレームモリ１から画像データを読み出し、ＳＨＳ信号が出力された後ＳＨＳＴＡＲＴ期間経過後にＡＣＴ信号と共に出力する。ＳＶＳＴＡＲＴ及びＳＨＳＴＡＲＴの情報は、ＣＰＵ８から内部処理領域情報として画像処理部５に設定される。画像処理部５では、入力信号処理部２からＡＣＴ信号と共に出力された画像データに対して等倍処理を行い、ＥＮＢ信号と共に出力信号処理部４に出力する。出力信号処理部４では、画像処理部５からＥＮＢ信号が出力されたことを検出することにより、ＥＮＢ信号と共に出力される画像データを出力フレームモリ３に書き込む。図８−（Ｃ）は、出力フレームモリ３から読み出された表示データが表示部９へ出力される様子を示す。本例ではＯＶＳ信号及びＯＨＳ信号を負論理の信号として表現する。表示部９へ表示するための表示データは、ＯＶＳ信号が出力された後ＯＶＳＴＡＲＴ期間経過した後のＯＨＳ信号の出力に同期してライン単位で出力され、ＯＨＳ信号からはＯＨＳＴＡＲＴ期間経過後に出力される。ＯＶＳＴＡＲＴ及びＯＨＳＴＡＲＴの情報は、ＣＰＵ８から表示領域情報として出力信号処理部４内の有効領域判定部４２及びデュアルポートメモリ４１に設定され、有効領域判定部４２では、ＯＨＳ信号と、ＯＶＳ信号からＯＶＳＴＡＲＴの経過とを計測することで表示部９へ表示するための画像データを出力するタイミングを判断し、出力有効情報及び出力ライン情報としてフレームメモリ制御部４４に対して出力する。フレームメモリ制御部４４では、有効領域判定部４２から出力有効情報が出力されたことを検出することにより、出力ライン情報に従って出力フレームメモリ３から表示データを読み出し、デュアルポートメモリ４１へ書き込む。デュアルポートメモリ４１ではＣＰＵ８から表示領域情報として設定されるＯＨＳＴＡＲＴ期間経過後に書き込まれた表示データを読み出し、表示部９へ出力する。
【００２１】
図９は、画像処理部５において３倍に拡大処理される場合のタイミングを示す。画像処理部５において入力画像データを３倍に拡大処理して出力する場合、１ライン分の入力画像データから３ライン分の出力データを生成して出力することとなるため、ＲＥＱ信号はＳＨＳ信号が３回発行される毎に１回の割合で入力信号処理部２に対して出力されることとなる。
【００２２】
図１０は、画像処理部５において１／３倍に縮小処理される場合のタイミングを示す。画像処理部５において入力画像データを１／３倍に縮小処理して出力する場合、３ライン分の入力画像データから１ライン分の出力データを生成して出力することとなるため、ＥＮＢ信号はＳＨＳ信号が３回発行される毎に１回の割合で出力信号処理部４に対して出力されることとなる。
【００２３】
このように、画像処理部５と入力信号処理部２及び出力信号処理部４がハンドシェイクを取りながら画像データの入出力を行うことにより、画像処理部５がフレームメモリを有すること無く、一定のタイミングで解像度変換処理を行うことが可能となる。
【００２４】
図１に示す入力信号処理部２は、入力される画像データを入力フレームメモリ１を用い
ることで以上に説明したタイミングで画像処理部５へ出力し、出力信号処理部４は、以上に説明したタイミングで画像処理部５から出力される画像データを出力フレームメモリ３を用いることで表示部９へ出力することとなる。
【００２５】
入力信号処理部２では、入力された画像データが、同時に入力されるクロック信号（ＩＣＬＫ）に同期してデュアルポートメモリ２１に記憶され、内部同期信号生成部６にて生成される内部クロック信号（ＳＣＬＫ）に同期して読み出される。これにより入力された画像データのＳＣＬＫ信号への同期化が行われる。同時に有効領域判定部２２では、入力される同期信号から入力された画像データが表示部９へ表示するための画像データであるか否かの判定を行い、表示するための画像データが入力されたことを入力有効情報と入力ライン情報としてフレームメモリ制御部２４へ与える。フレームメモリ制御部２４では、有効領域判定部２２から出力される入力有効情報と入力ライン情報に従い、デュアルポートメモリ２１から読み出された画像データの入力フレームメモリ１への書き込みを行う。入力フレームメモリ１へ書き込まれた画像データは、画像処理部５から出力されるデータ要求信号（ＲＥＱ）に従って読み出され、画像処理部５へ出力される。これにより入力された画像データの内部同期信号への同期化が行われる。ここで、画像データとともに入力される同期信号と内部同期信号生成部６にて生成される同期信号とは非同期であるため、入力フレームメモリ１から読み出した画像データにおいて追い越しという現象が発生する。
【００２６】
図１１は、追い越しの発生する様子を示す図である。図１１では、入力される画像のフレームレートはFiv[Hz]、出力される画像のフレームレートはFov[Hz]であり、Fiv＞Fovのときの様子を示す。入力画像として自動車が左から右へ移動する画像が（１）→（２）→（３）→（４）→（５）（図では丸囲み数字で表示しているが、明細書中ではカッコ囲み数字で表示する。以下同様。）のようにフレーム単位で更新している場合、この画像は入力フレームレートFiv[Hz]に同期してフレームメモリにW0→W1→W2→W3→W4の期間に書き込みが行われる。このときの書き込みアドレスの遷移は図１１−（Ａ）の実線で表したノコギリ波のような繰り返し波形のように表現できる。一方、フレームメモリからの読み出しは、出力フレームレートFov[Hz]に同期してフレームメモリからR0→R1→R2の期間に行われる。このときの読み出しアドレスの遷移は図１１−（Ａ）の点線で表したノコギリ波のような繰り返し波形のように表現できる。この場合、追い越しは、書き込みアドレスと読み出しアドレスが交わる点（図中では追い越し点と示す。）で発生し、出力画像としては、1フレーム読み出し中に、入力の更新に追い越され、上下異なるフレーム（上側が旧フレーム（２）、下側が新フレーム（３））で構成された画像になってしまう。これを防ぐには、図１１−（Ｂ）に示すように、追い越しが起きる期間（W2）に入力画像のフレームメモリへの書き込みを停止することで、出力画像はフレーム（３）が間引かれてフレームの欠落が生じるが、表示される画像が上下に分断されてしまうという追い越しは回避されることとなる。
【００２７】
次に、スケーリング率に応じて追い越しの発生するタイミングが変わる様子について、図１２乃至図１３にて説明を行う。
【００２８】
図１２は、入力される画像データが４８０ラインの情報を有する画像データであり、内部同期信号生成部６では１０８０ラインを処理できるタイミングの同期信号が生成されるものとし、その時に追い越しの発生する様子を示したものであり、図１２−（Ａ）は入力された画像データを画像処理部５にて等倍処理或いは縮小処理される場合の様子、図１２−（Ｂ）は入力された画像データを画像処理部５にて３倍に拡大処理される場合の様子を示したものである。
【００２９】
画像処理部５にて等倍処理或いは縮小処理される場合、図８及び図１０で示したように
、画像処理部５からはＲＥＱ信号が連続して入力信号処理部２に出力される。従って図１２−（Ａ）に示すように、入力される画像データはＩＶＳ信号の周期で４８０ライン分の画像データが入力されて入力フレームメモリ１に書き込まれ（細い実線）、ＳＶＳ信号の周期で発生する１０８０ライン分のＳＨＳ信号の１ラインから４８０ラインまでの期間で入力された４８０ライン分の画像データが読み出されることとなる（太い実線）。ここで、新たなフレームの入力画像データの書き込みを開始する際に内部同期信号生成部６から出力されるＳＨＳ信号のカウント値（点線）がＭ１となる時点Ｔ１において、そのまま入力画像データの入力フレームメモリ１への書き込みを行うと書き込みアドレスと読み出しアドレスが交差し、追い越しが発生することとなる。このようなケースでは、ＳＨＳ信号のカウント値が“１０８０”となるまで追い越しが発生することとなり、即ち新たなフレームの入力画像データの書き込みを開始する際に内部同期信号生成部６から出力されるＳＨＳ信号のカウント値がＭ１から“１０８０”までの間で追い越しが発生することとなる。
【００３０】
次に、画像処理部５にて３倍に拡大処理される場合、図９に示したようにＳＨＳ信号の３回に１回の割合で画像処理部５からＲＥＱ信号が入力信号処理部２に対して出力される。即ち図１２−（Ｂ）に示すように、内部同期信号生成部６にて生成される１０８０回のＳＨＳ信号に対して３６０ライン分のＲＥＱ信号が画像処理部５から出力され、画像処理部５では、ＲＥＱ信号に同期して入力信号処理部２から出力される３６０ライン分の画像データから１０８０ライン分の画像データを生成して出力することとなる。ここで、新たなフレームの入力画像データの書き込みを開始する際に内部同期信号生成部６から出力されるＳＨＳ信号のカウント値（破線）がＭ２となる時点Ｔ２において、そのまま入力画像データの入力フレームメモリ１への書き込みを行うと追い越しが発生することとなる。このようなケースでは、ＳＨＳ信号のカウント値が“０”となるまで追い越しが発生することとなり、即ち新たなフレームの入力画像データの書き込みを開始する際に内部同期信号生成部６から出力されるＳＨＳ信号のカウント値が“０”からＭ２までの間で追い越しが発生することとなる。
【００３１】
以上に説明したように、追い越しの発生するタイミングはスケーリング率に応じて変わってしまう。図１３は、スケーリング率に応じて追い越しの発生するタイミングが変わる様子を示したものである。画像処理部５にて等倍処理或いは縮小処理される場合、新たなフレームの入力画像データの書き込みを開始する時点での内部同期信号生成部６から出力されるＳＨＳ信号のカウント値がＭ１から“１０８０”までの間の時に追い越しが発生する。この時、ＳＨＳ信号のカウント値（図１２での点線）と入力フレームメモリ１から読み出されるライン番号（図１２での太い実線）とは、図１２―（Ａ）に示すように一致している。次に、画像処理部５にて拡大処理される場合、拡大率に応じて入力フレームメモリ１から読み出されるライン番号がＳＨＳ信号のカウント値よりも少なくなり、図１２―（Ｂ）で示したように、入力フレームメモリ１から読み出されるライン番号の傾斜がＳＨＳ信号をカウントする傾斜よりも緩やかになる。入力フレームメモリ１から読み出されるライン番号の傾斜（図１２での太い実線）が入力フレームメモリ１へ書き込まれるライン番号の傾斜（図１２での細い実線）と一致するまでは、“１０８０”を上限に拡大率が大きくなるに従って追い越しの発生する範囲は狭まっていき、更に拡大率が大きくなり、入力フレームメモリ１から読み出されるライン番号の傾斜が入力フレームメモリ１へ書き込まれるライン番号の傾斜よりも緩やかになった場合、“０”を起点とし、追い越しの発生する範囲が広がっていくこととなる。
【００３２】
このように、追い越しの発生するタイミングはスケーリング率に応じて変わってしまうため、追い越し判定部２３では画像処理部５に設定されるスケーリング率を考慮して追い越しの予測を行わなければならない。
【００３３】
図３を参照して、追い越し判定部２３にて追い越しの予測が行われる様子について説明を行う。水平同期信号カウント部２３２では、内部同期信号生成部６から出力されるＳＨＳ信号の発生回数を計数する。その計数値はＳＶＳ信号により“０”に初期化される。水平同期信号カウント部２３２にて計数されたＳＨＳ信号の発生回数は、カウント値記憶部２３３にてＩＶＳ信号の発生するタイミングで記憶され、カウント値記憶部２３３にて記憶された値は比較部（１）２３５、比較部（２）２３６、及び加算器２３４に入力される。比較部（１）２３５及び比較部（２）２３６は、それぞれ“１０８０”を上限とする追い越しの発生範囲を検出するものと、“０”を起点とした追い越しの発生範囲を検出するものである。加算器２３４は、比較部（２）２３６において“０”を起点とした追い越しの発生範囲を検出する際に、“１０８０”を上限とする追い越しの発生範囲の検出とのつながりを保持するために、起点である“０”を“１０８０”と見なして処理するために“１０８０”の値をカウント値記憶部２３３から出力される値に加算するものであり、カウント値記憶部２３３から出力される値に加算する値は、ＣＰＵ８により入力判定閾値情報に含まれるオフセット情報として設定されるものとする。ＣＰＵ８からは更に、縮小或いは等倍時の追い越し範囲情報としての開始ライン情報（Ｓ１）とライン範囲情報（Ｌ１）が入力判定閾値情報として追い越し範囲判定部２３１に設定され、追い越し範囲判定部２３１では、ＣＰＵ８により設定されるスケーリング率情報に応じて追い越しの発生範囲を判定する。図１４に、追い越し範囲判定部２３１にて、スケーリング率情報に応じて追い越しの発生範囲が判定される様子を示す。まず、縮小或いは等倍時において追い越しの発生する範囲は、ＣＰＵ８からＭ１から“１０８０”までのラインを包含する開始ライン情報（Ｓ１）及びライン範囲情報（Ｌ１）として設定される。更に、ＣＰＵ８によりスケーリング率情報が拡大処理に設定される場合、スケーリング率情報に応じた開始ライン情報とライン範囲情報を求める。２倍に拡大する場合にはＳ２を開始ラインとするＬ１の範囲を追い越しの発生する範囲とし、３倍に拡大する場合にはＳ３を開始ラインとするＬ１の範囲を追い越しの発生する範囲として出力する。４倍に拡大する場合にはＳ４を開始ラインとするＬ１の範囲を追い越しの発生する範囲とすると下限値が“１０８０”よりも大きい値となってしまうため、ここでは下限値を３倍に拡大する場合と同じＳ３とするＬ２の範囲を追い越しの発生する範囲として出力する。
【００３４】
このように追い越し範囲判定部２３１から出力される追い越し判定範囲情報は、ＣＰＵ８により設定されるスケーリング率情報に応じて変化することとなる。比較部（１）２３５では、カウント値記憶部２３３から出力される値が追い越し範囲判定部２３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、比較部（２）２３６では、加算器２３４から出力される値が追い越し範囲判定部２３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、何れかの値が追い越し範囲判定部２３１から出力される追い越し判定範囲情報の範囲内である場合には、ＯＲ素子２３７から追い越し検知情報が出力される。
【００３５】
フレームメモリ制御部２４は、追い越し判定部２３から追い越し検知情報が出力されたことを検出すると、図１１−（Ｂ）で示したように、そのフレームで入力される画像データの入力フレームメモリ１への書き込みを中止する。これにより入力フレームメモリ１から読み出した画像データでの追い越しの発生を回避することが可能となる。
【００３６】
図１に戻ると、入力フレームメモリ１から読み出された画像データは、画像処理部５にてＣＰＵ８により設定されるスケーリング率情報に応じた解像度変換処理が行われ、処理された画像データはＥＮＢ信号とともに出力信号処理部４へ出力される。出力信号処理部４では、画像処理部５からＥＮＢ信号とともに出力される画像データを出力フレームメモリ３へ書き込み、出力同期信号生成部７にて生成された同期信号に同期して出力フレームメモリ３から画像データを読み出し、表示部９へ出力することとなる。
【００３７】
出力信号処理部４では、画像処理部５からＥＮＢ信号とともに出力される画像データをフレームメモリ制御部４４を介して出力フレームメモリ３へ書き込み、有効領域判定部４２から出力される出力有効情報と出力ライン情報に従い、出力フレームメモリ３へ書き込まれた画像データを読み出してデュアルポートメモリ４１に記憶する。デュアルポートメモリ４１に記憶された画像データは、ＯＨＳ信号からはＯＨＳＴＡＲＴ期間経過後に、出力同期信号生成部７にて生成される出力クロック信号（ＯＣＬＫ）に同期して読み出され、これにより出力フレームメモリ３から読み出された画像データの出力同期信号への同期化が行われる。有効領域判定部４２では、出力同期信号から表示部９へ表示するための画像データを出力フレームメモリ３から読み出すタイミングの判定を行い、出力有効情報と出力ライン情報としてフレームメモリ制御部４４へ与える。
【００３８】
ここで、内部同期信号生成部６にて生成される同期信号と出力同期信号生成部７にて生成される同期信号とは非同期であるため、出力フレームメモリ３から読み出した画像データにおいても追い越しが発生する。
【００３９】
出力フレームメモリ３から読み出した画像データにおいて追い越しが発生し、スケーリング率に応じて追い越しの発生するタイミングが変わる様子について、図１５乃至図１６にて説明を行う。
【００４０】
図１５は、内部同期信号生成部６では１０８０ラインを処理できるタイミングの同期信号が生成され、出力同期信号生成部７では７２０ラインを有する表示部９への同期信号が生成されるものとし、その時に追い越しの発生する様子を示したものであり、図１５−（Ａ）は入力された画像データを画像処理部５にて等倍処理或いは拡大処理される場合の様子、図１５−（Ｂ）は入力された画像データを画像処理部５にて２／３倍に縮小処理される場合の様子を示したものである。
【００４１】
画像処理部５にて等倍処理或いは拡大処理される場合、図８及び図９で示したように、画像処理部５からはＥＮＢ信号が連続して出力信号処理部４に対して出力される。従って図１５−（Ａ）に示すように、画像処理部５から出力される画像データはＳＶＳ信号の周期で発生する１０８０ライン分のＳＨＳ信号の１ラインから７２０ラインまでの期間で出力された７２０ライン分の画像データが出力フレームメモリ３に書き込まれ（太い実線）、ＯＶＳ信号の周期で７２０ライン分の画像データが読み出されることとなる（細い実線）。ここで、画像処理部５から出力される新たなフレームの画像データの書き込みを開始する際に出力フレームメモリ３から読み出されるライン番号がＭ１となる時点Ｔ１において、そのまま画像データの出力フレームメモリ３への書き込みを行うと書き込みアドレスと読み出しアドレスが交差し、追い越しが発生することとなる。このようなケースでは、出力フレームメモリ３から読み出されるライン番号が“０”となるまで追い越しは発生することとなり、即ち画像処理部５から出力される新たなフレームの画像データの書き込みを開始する際に出力フレームメモリ３から読み出されるライン番号が“０”からＭ１までの間で追い越しが発生することとなる。
【００４２】
次に、画像処理部５にて２／３倍に縮小処理される場合、ＳＨＳ信号の３回に２回の割合で画像処理部５からＥＮＢ信号が出力信号処理部４に対して出力される。即ち図１５−（Ｂ）に示すように、内部同期信号生成部６にて生成される１０８０回のＳＨＳ信号に対して７２０ライン分のＥＮＢ信号が画像処理部５から出力され、画像処理部５では、ＲＥＱ信号に同期して入力信号処理部２から出力される１０８０ライン分の画像データから７２０ライン分の画像データを生成して出力することとなる。ここで、画像処理部５から出力される新たなフレームの画像データの書き込みを開始する際に出力フレームメモリ３から読み出されるライン番号がＭ２となる時点Ｔ２において、そのまま画像データの出力フレームメモリ３への書き込みを行うと追い越しが発生することとなる。このようなケース
では、出力フレームメモリ３から読み出されるライン番号が“０”となるまで、即ち画像処理部５から出力される新たなフレームの画像データの書き込みを開始する際に出力フレームメモリ３から読み出されるライン番号が“０”からＭ２までの間で追い越しが発生することとなる。
【００４３】
図１６は、スケーリング率に応じて追い越しの発生するタイミングが変わる様子を示したものである。画像処理部５にて等倍処理或いは拡大処理される場合、画像処理部５から出力される新たなフレームの画像データの書き込みを開始する時点での出力フレームメモリ３から読み出されるライン番号が“０”からＭ１までの間の時に追い越しが発生する。この時、ＳＨＳ信号のカウント値（図１５での点線）と出力フレームメモリ３へ書き込まれるライン番号（図１５での太い実線）とは、図１５―（Ａ）に示すように一致している。次に、画像処理部５にて縮小処理される場合、縮小率に応じて出力フレームメモリ３へ書き込まれるライン番号がＳＨＳ信号のカウント値よりも少なくなり、図１５―（Ｂ）で示したように、出力フレームメモリ３へ書き込まれるライン番号の傾斜がＳＨＳ信号をカウントする傾斜よりも緩やかになる。出力フレームメモリ３へ書き込まれるライン番号の傾斜（図１５での太い実線）が出力フレームメモリ３から読み出されるライン番号の傾斜（図１５での細い実線）と一致するまでは、“０”を起点とし、縮小率が大きくなるに従って追い越しの発生する範囲は狭まっていき、更に縮小率が大きくなり、出力フレームメモリ３へ書き込まれるライン番号の傾斜が出力フレームメモリ３から読み出されるライン番号の傾斜よりも緩やかになった場合には、“７２０”を上限に追い越しの発生する範囲が広がっていくこととなる。
【００４４】
このように、追い越しの発生するタイミングはスケーリング率に応じて変わってしまうため、追い越し判定部４３では画像処理部５に設定されるスケーリング率を考慮して追い越しの予測を行わなければならない。
【００４５】
図６を参照して、追い越し判定部４３にて追い越しの予測が行われる様子について説明を行う。水平同期信号カウント部４３２では、出力同期信号生成部７から出力されるＯＨＳ信号の発生回数を計数する。その計数値はＯＶＳ信号により“０”に初期化される。水平同期信号カウント部４３２にて計数されたＯＨＳ信号の発生回数は、カウント値記憶部４３３にてＳＶＳ信号の発生するタイミングで記憶され、カウント値記憶部４３３にて記憶された値は比較部（１）４３５、比較部（２）４３６、及び加算器４３４に入力される。比較部（１）４３５及び比較部（２）４３６は、それぞれ“７２０”を上限とする追い越しの発生範囲を検出するものと、“０”を起点とした追い越しの発生範囲を検出するものである。加算器４３４は、比較部（２）４３６において“０”を起点とした追い越しの発生範囲を検出する際に、“７２０”を上限とする追い越しの発生範囲の検出とのつながりを保持するために、起点である“０”を“７２０”と見なして処理するために“７２０”の値をカウント値記憶部４３３から出力される値に加算するものであり、カウント値記憶部４３３から出力される値に加算する値は、ＣＰＵ８により出力判定閾値情報に含まれるオフセット情報として設定されるものとする。ＣＰＵ８からは更に、拡大或いは等倍時の追い越し範囲情報としての開始ライン情報（Ｓ１）とライン範囲情報（Ｌ１）が出力判定閾値情報として追い越し範囲判定部４３１に設定され、追い越し範囲判定部４３１では、ＣＰＵ８により設定されるスケーリング率情報に応じて追い越しの発生範囲を判定する。図１７に、追い越し範囲判定部４３１にて、スケーリング率情報に応じて追い越しの発生範囲の判定される様子を示す。まず、拡大或いは等倍時において追い越しの発生する範囲は、ＣＰＵ８から“０”からＭ１までのラインを包含する開始ライン情報（Ｓ１）及びライン範囲情報（Ｌ１）として設定される。更に、ＣＰＵ８によりスケーリング率情報が縮小処理に設定される場合、スケーリング率情報に応じた開始ライン情報とライン範囲情報を求める。１／２倍に縮小する場合にはＳ２を開始ラインとするＬ１の範囲を追い越しの発生する範囲として出力する。１／３倍に縮小する場合にはＳ３を開始ラインとするＬ
１の範囲を追い越しの発生する範囲とすると上限値が“７２０”を割り込んでしまうこととなるため、ここでは上限値を“７２０”よりも大きなＬＭＡＸとするＬ２の範囲を追い越しの発生する範囲として出力する。１／４倍に縮小する場合も同様に上限値をＬＭＡＸとする、Ｓ４を開始ラインとするＬ３の範囲を追い越しの発生する範囲として出力する。
【００４６】
このように追い越し範囲判定部４３１から出力される追い越し判定範囲情報は、ＣＰＵ８により設定されるスケーリング率情報に応じて変化することとなる。比較部（１）４３５では、カウント値記憶部４３３から出力される値が追い越し範囲判定部４３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、比較部（２）４３６では、加算器４３４から出力される値が追い越し範囲判定部４３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、何れかの値が追い越し範囲判定部４３１から出力される追い越し判定範囲情報の範囲内である場合には、ＯＲ素子４３７から追い越し検知情報が出力される。
【００４７】
フレームメモリ制御部４４は、追い越し判定部４３から追い越し検知情報が出力されたことを検出すると、図１１−（Ｂ）で示したように、そのフレームで入力される画像データの出力フレームメモリ３への書き込みを中止する。これにより出力フレームメモリ３から読み出した画像データでの追い越しの発生を回避することが可能となる。
【００４８】
メモリから読み出す速度に対応する情報としては、以上の実施例で説明したスケーリング率情報を好適に用いることができる。即ち、スケーリング率情報が拡大として設定された場合、図９に示したように入力フレームメモリ１からの画像データの読み出し速度が変化することとなる。またスケーリング率情報に応じて読み出し速度が変化する以外にも、画像処理部５にて処理される画像データの処理で複数クロック期間を要する場合に、入力フレームメモリ１からの画像データの読み出し速度を変化させるような場合にも用いることができる。即ち、読み出す速度と何らかの対応関係を示す単一もしくは複数の情報を、読み出す速度に対応する情報として用いることができる。また、メモリに書き込む速度に対応する情報としても、以上の実施例で説明したスケーリング率情報を好適に用いることができる。即ち、スケーリング率情報が縮小として設定された場合、図１０に示したように出力フレームメモリ３への画像データの書き込み速度が変化することとなる。またスケーリング率情報に応じて書き込み速度が変化する以外にも、画像処理部５にて処理される画像データの処理で複数クロック期間を要する場合に、出力フレームメモリ３への画像データの書き込み速度を変化させるような場合にも用いることができる。即ち、書き込む速度と何らかの対応関係を示す単一もしくは複数の情報を、書き込む速度に対応する情報として用いることができる。
【００４９】
（実施例２）
本実施例は、図１に示される画像信号処理装置の構成例において、入力フレームメモリ１、或いは出力フレームメモリ３が複数フレーム分の画像データを記憶することができるものとし、追い越しの発生を予測した場合に追い越しの発生しないフレームでの画像データを選択して読み出すことで追い越しの発生を回避する例である。
【００５０】
図１８は、フレームメモリが２フレーム分の画像データを記憶することができるものとし、図１１−（Ａ）に示した期間（W2）にて発生する追い越しが２フレーム分のフレームメモリを用いることで回避される様子を示したものである。入力フレームレートFiv[Hz]に同期してW0→W1→W2→W3→W4→W5の順に入力される画像は、フレームメモリのＡ面及びＢ面に交互に書き込みが行われる。このときの書き込みアドレスの遷移は図１８の実線で表したノコギリ波のような繰り返し波形のように表現できる。一方、フレームメモリからの読み出しは、出力フレームレートFov[Hz]に同期してフレームメモリからR0→R1→R2→R3の期間にＡ面及びＢ面から交互に読み出しが行われる。このときの読み出しアドレスの
遷移は図１８の点線で表したノコギリ波のような繰り返し波形のように表現できる。ここで、R0の期間に書き込みアドレスと読み出しアドレスが交わる点が存在するが、この時点ではフレームメモリへの書き込みはＡ面に対して行われ、フレームメモリからの読み出しはＢ面に対して行われるため、追い越しは発生しない。次に、R2の期間において、順番通りフレームメモリのＢ面からの画像を読み出すと、書き込みもＢ面に対して行っているため、書き込みアドレスと読み出しアドレスが交わる点（図中では追い越し点と示す。）で追い越しが発生し、上下異なるフレーム（上側が旧フレーム（２）、下側が新フレーム（４））で構成された画像になってしまう。そこで図１８に示すように、R2の期間に読み出す画像を、フレームメモリのＢ面からではなく、先に読み出しを行ったＡ面での画像を再度読み出すことで追い越しは回避される。図１８では、フレームメモリが２フレームに渡り画像データを記憶できるケースでの追い越しの回避される様子を示したが、フレームメモリが３フレーム以上に渡り画像データを記憶できるようなケースでも、追い越しの生じないフレームでの画像データを読み出すことで同様に追い越しの発生を回避することが可能である。
【００５１】
このようにフレームメモリが複数フレーム分の画像データを記憶することができ、追い越しの発生しないフレームでの画像データを選択して読み出すことで追い越しの発生を回避するようなケースでの追い越しの発生予測も、実施例１と同様に入力信号処理部２に含まれる追い越し判定部２３、或いは出力信号処理部４に含まれる追い越し判定部４３にて行われることとなるが、追い越しを検知するタイミングが実施例１とは異なることとなる。
【００５２】
本例において、スケーリング率に応じて追い越しの発生するタイミングが変わる様子について、図１９乃至図２０にて説明を行う。
【００５３】
図１９は、入力される画像データが４８０ラインの情報を有する画像データであり、内部同期信号生成部６では１０８０ラインを処理できるタイミングの同期信号が生成されるものとし、その時に追い越しの発生する様子を示したものであり、図１９−（Ａ）は入力された画像データを画像処理部５にて等倍処理或いは縮小処理される場合の様子、図１９−（Ｂ）は入力された画像データを画像処理部５にて３倍に拡大処理される場合の様子を示したものである。
【００５４】
画像処理部５にて等倍処理或いは縮小処理される場合、図８及び図１０で示したように、画像処理部５からはＲＥＱ信号が連続して入力信号処理部２に出力される。従って図１９−（Ａ）に示すように、入力される画像データはＩＶＳ信号の周期で４８０ライン分の画像データが入力されて入力フレームメモリ１に書き込まれ（細い実線）、ＳＶＳ信号の周期で発生する１０８０ライン分のＳＨＳ信号の１ラインから４８０ラインまでの期間で入力された４８０ライン分の画像データが読み出されることとなる（太い実線）。ここで、入力フレームメモリ１から新たなフレームの画像データを読み出す際に入力される画像データのライン番号がＭ１ラインである時点Ｔ１において、そのまま入力フレームメモリ１から画像データの読み出しを行うと書き込みアドレスと読み出しアドレスが交差し、追い越しが発生することとなる。このようなケースでは、入力される画像データのライン番号が“０”となるまで追い越しは発生することとなり、即ち入力フレームメモリ１から新たなフレームの画像データを読み出す際に入力される画像データのライン番号が“０”からＭ１までの間で追い越しが発生することとなる。
【００５５】
次に、画像処理部５にて３倍に拡大処理される場合、図９に示したように、ＳＨＳ信号の３回に１回の割合で画像処理部５からＲＥＱ信号が入力信号処理部２に対して出力される。即ち図１９−（Ｂ）に示すように、内部同期信号生成部６にて生成される１０８０回のＳＨＳ信号に対して３６０ライン分のＲＥＱ信号が画像処理部５から出力され、画像処
理部５では、ＲＥＱ信号に同期して入力信号処理部２から出力される３６０ライン分の画像データから１０８０ライン分の画像データを生成して出力することとなる。ここで、入力フレームメモリ１から新たなフレームの画像データを読み出す際に入力される画像データのライン番号がＭ２ラインである時点Ｔ２において、そのまま入力フレームメモリ１から画像データの読み出しを行うと追い越しが発生することとなる。このようなケースでは、入力される画像データのライン番号が“４８０”となるまで追い越しが発生することとなり、即ち入力フレームメモリ１から新たなフレームの画像データを読み出す際に入力される画像データのライン番号がＭ２から“４８０”までの間で追い越しが発生することとなる。
【００５６】
即ち、実施例１と同様に本例においても、スケーリング率に応じて追い越しの発生するタイミングが変わることとなる。図２０は、スケーリング率に応じて追い越しの発生するタイミングが変わる様子を示したものである。画像処理部５にて等倍処理或いは縮小処理される場合、入力フレームメモリ１から新たなフレームの画像データを読み出しを開始する時点での入力される画像データのライン番号が“０”からＭ１までの間の時に追い越しが発生する。この時、ＳＨＳ信号のカウント値（図１９での点線）と入力フレームメモリ１から読み出されるライン番号（図１９での太い実線）とは、図１９―（Ａ）に示すように一致している。次に、画像処理部５にて拡大処理される場合、拡大率に応じて入力フレームメモリ１から読み出されるライン番号がＳＨＳ信号のカウント値よりも少なくなり、図１９―（Ｂ）で示したように、入力フレームメモリ１から読み出されるライン番号の傾斜がＳＨＳ信号をカウントする傾斜よりも緩やかになる。入力フレームメモリ１から読み出されるライン番号の傾斜（図１９での太い実線）が入力フレームメモリ１へ書き込まれるライン番号の傾斜（図１９での細い実線）と一致するまでは、“０”を起点とし、拡大率が大きくなるに従って追い越しの発生する範囲は狭まっていき、更に拡大率が大きくなり、入力フレームメモリ１から読み出されるライン番号の傾斜が入力フレームメモリ１へ書き込まれるライン番号の傾斜よりも緩やかになった場合、“４８０”を上限に追い越しの発生する範囲が広がっていくこととなる。
【００５７】
以上に説明したように、本例においてもスケーリング率に応じて追い越しの発生するタイミングが変わることとなり、追い越し判定部２３は画像処理部５に設定されるスケーリング率を考慮して追い越しの予測を行わなければならない。
【００５８】
次に、図４に示す追い越し判定部２３の構成例を参照して、本例において追い越しの予測が行われる様子について説明を行う。水平同期信号カウント部２３２では、画像データとともに入力されるＩＨＳ信号の発生回数を計数する。その計数値はＩＶＳ信号により“０”に初期化される。水平同期信号カウント部２３２にて計数されたＩＨＳ信号の発生回数は、カウント値記憶部２３３にてＳＶＳ信号の発生するタイミングで記憶され、カウント値記憶部２３３にて記憶された値は比較部（１）２３５、比較部（２）２３６、及び加算器２３４に入力される。比較部（１）２３５及び比較部（２）２３６は、それぞれ４８０を上限とする追い越しの発生範囲を検出するものと、“０”を起点とした追い越しの発生範囲を検出するものである。加算器２３４は、比較部（２）２３６において“０”を起点とした追い越しの発生範囲を検出する際に、“４８０”を上限とする追い越しの発生範囲の検出とのつながりを保持するために、起点である“０”を“４８０”と見なして処理するために“４８０”の値をカウント値記憶部２３３から出力される値に加算するものであり、カウント値記憶部２３３から出力される値に加算する値は、ＣＰＵ８により入力判定閾値情報に含まれるオフセット情報として設定されるものとする。ＣＰＵ８からは更に、縮小或いは等倍時の追い越し範囲情報としての開始ライン情報（Ｓ１）とライン範囲情報（Ｌ１）が入力判定閾値情報として追い越し範囲判定部２３１に設定され、追い越し範囲判定部２３１では、ＣＰＵ８により設定されるスケーリング率情報に応じて追い越しの発生範囲を判定する。図２１に、追い越し範囲判定部２３１にて、スケーリング率情報に
応じて追い越しの発生範囲が判定される様子を示す。まず、縮小或いは等倍時において追い越しの発生する範囲は、ＣＰＵ８により“０”からＭ１までのラインを包含する開始ライン情報（Ｓ１）及びライン範囲情報（Ｌ１）として設定される。更に、スケーリング率情報が拡大処理に設定される場合、スケーリング率情報に応じた開始ライン情報とライン範囲情報を求める。２倍に拡大する場合にはＳ２を開始ラインとするＬ１の範囲を追い越しの発生する範囲とし、３倍に拡大する場合にはＳ３を開始ラインとするＬ１の範囲を追い越しの発生する範囲として出力する。４倍に拡大する場合にはＳ４を開始ラインとするＬ１の範囲を追い越しの発生する範囲とすると、上限値が“４８０”を割り込んでしまうこととなってしまうため、ここでは上限値を３倍に拡大する場合と同じ値とするＬ２の範囲を追い越しの発生する範囲として出力する。
【００５９】
このように追い越し範囲判定部２３１から出力される追い越し判定範囲情報は、ＣＰＵ８により設定されるスケーリング率情報に応じて変化することとなる。比較部（１）２３５では、カウント値記憶部２３３から出力される値が追い越し範囲判定部２３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、比較部（２）２３６では、加算器２３４から出力される値が追い越し範囲判定部２３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、何れかの値が追い越し範囲判定部２３１から出力される追い越し判定範囲情報の範囲内である場合には、ＯＲ素子２３７から追い越し検知情報が出力される。
【００６０】
フレームメモリ制御部２４は、追い越し判定部２３から追い越し検知情報が出力されたことを検出すると、図１８で示したように、先に読み出しを行った面と同じ面（図１８の例ではＡ面）での画像を再度読み出すことで追い越しの発生を回避することが可能となる。
【００６１】
以上、フレームメモリが複数フレーム分の画像データを記憶することができ、追い越しの発生しないフレームでの画像データを選択して読み出すことで追い越しの発生を回避するようなケースでの、入力信号処理部２に含まれる追い越し判定部２３にて追い越し発生の検知が行われる様子について説明を行った。実施例１で説明したように、追い越しは出力フレームメモリ３から画像データを読み出す際にも起こり、出力フレームメモリ３にて複数フレーム分の画像データを記憶することができる構成とすることで、出力信号処理部４に含まれる追い越し判定部４３においても同様に追い越しの発生しないフレームでの画像データを選択して読み出すことで追い越しの発生を回避ことが可能となる。  
【００６２】
本例において、出力フレームメモリ３から読み出した画像データにおいて追い越しが発生し、スケーリング率に応じて追い越しの発生するタイミングが変わる様子について、図２２乃至図２３にて説明を行う。
【００６３】
図２２は、内部同期信号生成部６では１０８０ラインを処理できるタイミングの同期信号が生成され、出力同期信号生成部７では７２０ラインを有する表示部９への同期信号が生成されるものとし、その時に追い越しの発生する様子を示したものであり、図２２−（Ａ）は入力された画像データを画像処理部５にて等倍処理或いは拡大処理される場合の様子、図２２−（Ｂ）は入力された画像データを画像処理部５にて２／３倍に縮小処理される場合の様子を示したものである。
【００６４】
画像処理部５にて等倍処理或いは拡大処理される場合、図８及び図９で示したように、画像処理部５からはＥＮＢ信号が連続して出力信号処理部４に対して出力される。従って図２２−（Ａ）に示すように、画像処理部５から出力される画像データはＳＶＳ信号の周期で発生する１０８０ライン分のＳＨＳ信号の１ラインから７２０ラインまでの期間で出力された７２０ライン分の画像データが出力フレームメモリ３に書き込まれ（太い実線）
、ＯＶＳ信号の周期で７２０ライン分の画像データが読み出されることとなる（細い実線）。ここで、出力フレームメモリ３から新たなフレームの画像データの読み出しを開始する際にＳＨＳ信号のカウント値がＭ１となる時点Ｔ１において、そのまま出力フレームメモリ３から新たなフレームの画像データの読み出しを行うと書き込みアドレスと読み出しアドレスが交差し、追い越しが発生することとなる。このようなケースでは、ＳＨＳ信号のカウント値が“１０８０”となるまで追い越しは発生することとなり、即ち出力フレームメモリ３から新たなフレームの画像データの読み出しを開始する際にＳＨＳ信号のカウント値がＭ１から“１０８０”までの間で追い越しが発生することとなる。
【００６５】
次に、画像処理部５にて２／３倍に縮小処理される場合、ＳＨＳ信号の３回に２回の割合で画像処理部５からＥＮＢ信号が出力信号処理部４に対して出力される。即ち図２２−（Ｂ）に示すように、内部同期信号生成部６にて生成される１０８０回のＳＨＳ信号に対して、７２０ライン分のＥＮＢ信号が画像処理部５から出力され、画像処理部５では、ＲＥＱ信号に同期して入力信号処理部２から出力される１０８０ライン分の画像データから７２０ライン分の画像データを生成して出力することとなる。ここで、出力フレームメモリ３から新たなフレームの画像データの読み出しを開始する際にＳＨＳ信号のカウント値がＭ２となる時点Ｔ２において、そのまま出力フレームメモリ３から新たなフレームの画像データの読み出しを行うと追い越しが発生することとなる。このようなケースでは、ＳＨＳ信号のカウント値が“１０８０”となるまで追い越しは発生することとなり、即ち出力フレームメモリ３から新たなフレームの画像データの読み出しを開始する際にＳＨＳ信号のカウント値がＭ２から“１０８０”までの間で追い越しが発生することとなる。
【００６６】
図２３は、スケーリング率に応じて追い越しの発生するタイミングが変わる様子を示したものである。画像処理部５にて等倍処理或いは拡大処理される場合、出力フレームメモリ３から新たなフレームの画像データの読み出しを開始する時点でのＳＨＳ信号のカウント値がＭ１から“１０８０”までの間の時に追い越しが発生する。この時、内部同期信号生成部６から出力されるＳＨＳ信号のカウント値（図２２での点線）と出力フレームメモリ３へ書き込まれるライン番号（図２２での太い実線）とは、図２２―（Ａ）に示すように一致している。次に、画像処理部５にて縮小処理される場合、縮小率に応じて出力フレームメモリ３へ書き込まれるライン番号がＳＨＳ信号のカウント値よりも少なくなり、図２２―（Ｂ）で示したように、出力フレームメモリ３へ書き込まれるライン番号の傾斜がＳＨＳ信号をカウントする傾斜よりも緩やかになることとなる。出力フレームメモリ３へ書き込まれるライン番号の傾斜（図２２での太い実線）が出力フレームメモリ３から読み出されるライン番号の傾斜（図２２での細い実線）と一致するまでは、“１０８０”を上限に縮小率が大きくなるに従って追い越しの発生する範囲は狭まっていき、更に縮小率が大きくなり、出力フレームメモリ３へ書き込まれるライン番号の傾斜が出力フレームメモリ３から読み出されるライン番号の傾斜よりも緩やかになった場合には、“０”を起点とし、追い越しの発生する範囲が広がっていくこととなる。
【００６７】
このように、本例においてもスケーリング率に応じて追い越しの発生するタイミングが変わることとなり、追い越し判定部４３は画像処理部５に設定されるスケーリング率を考慮して追い越しの予測を行うものである。
【００６８】
図７を参照して、追い越し判定部４３にて追い越しの予測が行われる様子について説明を行う。水平同期信号カウント部４３２では、内部同期信号生成部６から出力されるＳＨＳ信号の発生回数を計数する。その計数値はＳＶＳ信号により“０”に初期化される。水平同期信号カウント部４３２にて計数されたＳＨＳ信号の発生回数は、カウント値記憶部４３３にてＯＶＳ信号の発生するタイミングで記憶され、カウント値記憶部４３３にて記憶された値は比較部（１）４３５、比較部（２）４３６、及び加算器４３４に入力される。比較部（１）４３５及び比較部（２）４３６は、それぞれ“１０８０”を上限とする追
い越しの発生範囲を検出するものと、“０”を起点とした追い越しの発生範囲を検出するものである。加算器４３４は、比較部（２）４３６において“０”を起点とした追い越しの発生範囲を検出する際に、“１０８０”を上限とする追い越しの発生範囲の検出とのつながりを保持するために、起点である“０”を“１０８０”と見なして処理するために“１０８０”の値をカウント値記憶部４３３から出力される値に加算するものであり、カウント値記憶部４３３から出力される値に加算する値は、ＣＰＵ８により出力判定閾値情報に含まれるオフセット情報として設定されるものとする。ＣＰＵ８からは更に、拡大或いは等倍時の追い越し範囲情報としての開始ライン情報（Ｓ１）とライン範囲情報（Ｌ１）が出力判定閾値情報として追い越し範囲判定部４３１に設定され、追い越し範囲判定部４３１では、ＣＰＵ８により設定されるスケーリング情報に応じて追い越しの発生範囲を判定する。図２４に、追い越し範囲判定部４３１にて、スケーリング情報に応じて追い越しの発生範囲が判定される様子を示す。まず、拡大或いは等倍時において追い越しの発生する範囲は、ＣＰＵ８からＭ１から“１０８０”までのラインを包含する開始ライン情報（Ｓ１）及びライン範囲情報（Ｌ１）として設定される。更に、ＣＰＵ８によりスケーリング率情報が縮小処理に設定される場合、スケーリング率情報に応じた開始ライン情報とライン範囲情報を求める。１／２倍に縮小する場合にはＳ２を開始ラインとするＬ１の範囲を追い越しの発生する範囲として出力する。１／３倍に縮小する場合にはＳ３を開始ラインとするＬ１の範囲を追い越しの発生する範囲とすると開始ラインが“１０８０”を超えてしまうため、“１０８０”を包含するＳＭＩＮを開始ラインとするＬ２の範囲を追い越しの発生する範囲として出力する。１／４倍に縮小する場合も同様にＳＭＩＮを開始ラインとする、Ｌ３の範囲を追い越しの発生する範囲として出力する。
【００６９】
このように追い越し範囲判定部４３１から出力される追い越し判定範囲情報は、ＣＰＵ８により設定されるスケーリング率情報に応じて変化することとなる。比較部（１）４３５では、カウント値記憶部４３３から出力される値が追い越し範囲判定部４３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、比較部（２）４３６では、加算器４３４から出力される値が追い越し範囲判定部４３１から出力される追い越し判定範囲情報の範囲内であるか否かの判定が行われ、何れかの値が追い越し範囲判定部４３１から出力される追い越し判定範囲情報の範囲内である場合には、ＯＲ素子４３７から追い越し検知情報が出力される。
【００７０】
フレームメモリ制御部４４は、追い越し判定部４３から追い越し検出情報が出力されたことを検出すると、図１８で示したように、先に読み出しを行った面と同じ面（図１８の例ではＡ面）での画像を再度読み出すことで追い越しの発生を回避することが可能となる。
【００７１】
本例においても、メモリから読み出す速度に対応する情報としては、以上の実施例で説明したスケーリング率情報を好適に用いることができる。即ち、スケーリング率情報が拡大として設定された場合、図９に示したように入力フレームメモリ１からの画像データの読み出し速度が変化することとなる。またスケーリング率情報に応じて読み出し速度が変化する以外にも、画像処理部５にて処理される画像データの処理で複数クロック期間を要する場合に、入力フレームメモリ１からの画像データの読み出し速度を変化させるような場合にも用いることができる。即ち、読み出す速度と何らかの対応関係を示す単一もしくは複数の情報を、読み出す速度に対応する情報として用いることができる。また、メモリに書き込む速度に対応する情報としても、以上の実施例で説明したスケーリング率情報を好適に用いることができる。即ち、スケーリング率情報が縮小として設定された場合、図１０に示したように出力フレームメモリ３への画像データの書き込み速度が変化することとなる。またスケーリング率情報に応じて書き込み速度が変化する以外にも、画像処理部５にて処理される画像データの処理で複数クロック期間を要する場合に、出力フレームメモリ３への画像データの書き込み速度を変化させるような場合にも用いることができる。
即ち、書き込む速度と何らかの対応関係を示す単一もしくは複数の情報を、書き込む速度に対応する情報として用いることができる。
【図面の簡単な説明】
【００７２】
【図１】本発明のメモリ制御装置を含む画像信号処理装置の構成例を示すブロック図。
【図２】入力された画像データのフレームレート変換処理を行う入力信号処理部の構成例を示すブロック図。
【図３】入力信号処理部での追い越し判定部の構成例を示すブロック図。
【図４】入力信号処理部での追い越し判定部の別の構成例を示すブロック図。
【図５】出力される画像のフレームレート変換処理を行う出力信号処理部の構成例を示すブロック図。
【図６】出力信号処理部での追い越し判定部の構成例を示すブロック図。
【図７】出力信号処理部での追い越し判定部の別の構成例を示すブロック図。
【図８】画像信号処理装置で画像データの等倍処理される際の様子を示すタイミングチャート図。
【図９】画像信号処理装置で画像データの拡大処理される際の様子を示すタイミングチャート図。
【図１０】画像信号処理装置で画像データの縮小処理される際の様子を示すタイミングチャート図。
【図１１】追い越しの発生と、追い越しの回避される様子を示す模式図。
【図１２】拡大処理により追い越しの発生するタイミングの変わる様子を示す模式図。
【図１３】拡大処理により追い越しの発生する範囲の変わる様子を示す模式図。
【図１４】拡大処理により追い越し判定部にて求められる追い越し発生範囲の変わる様子を示す模式図。
【図１５】縮小処理により追い越しの発生するタイミングの変わる様子を示す模式図。
【図１６】縮小処理により追い越しの発生する範囲の変わる様子を示す模式図。
【図１７】縮小処理により追い越し判定部にて求められる追い越し発生範囲の変わる様子を示す模式図。
【図１８】追い越しの発生と、追い越しの回避される別の様子を示す模式図。
【図１９】拡大処理により追い越しの発生するタイミングの変わる別の様子を示す模式図。
【図２０】拡大処理により追い越しの発生する範囲の変わる別の様子を示す模式図。
【図２１】拡大処理により追い越し判定部にて求められる追い越し発生範囲の変わる別の様子を示す模式図。
【図２２】縮小処理により追い越しの発生するタイミングの変わる別の様子を示す模式図。
【図２３】縮小処理により追い越しの発生する範囲の変わる別の様子を示す模式図。
【図２４】縮小処理により追い越し判定部にて求められる追い越し発生範囲の変わる別の様子を示す模式図。
【符号の説明】
【００７３】
１    入力フレームメモリ
２    入力信号処理部
３    出力フレームメモリ
４    出力信号処理部
５    画像処理部
６    内部同期信号生成部
７    出力同期信号生成部
８    ＣＰＵ
９    表示部
２１，４１    デュアルポートメモリ
２２，４２    有効領域判定部
２３，４３    追い越し判定部
２４，４４    フレームメモリ制御部
２３１，４３１    追い越し範囲判定部
２３２，４３２    水平同期信号判定部
２３３，４３３    カウント値記憶部
２３４，４３４    加算器
２３５，２３６，４３５，４３６    比較部
２３７，４３７    ＯＲ素子
【図２】
2006267661.tif 000003
【図３】
2006267661.tif 000004
【図４】
2006267661.tif 000005
【図５】
2006267661.tif 000006
【図６】
2006267661.tif 000007
【図７】
2006267661.tif 000008
【図８】
2006267661.tif 000009
【図１１】
2006267661.tif 000010
【図１６】
2006267661.tif 000011
【図１８】
2006267661.tif 000012
【図１９】
2006267661.tif 000013
【図１】
2006267661.tif 000014
【図９】
2006267661.tif 000015
【図１０】
2006267661.tif 000016
【図１２】
2006267661.tif 000017
【図１３】
2006267661.tif 000018
【図１４】
2006267661.tif 000019
【図１５】
2006267661.tif 000020
【図１７】
2006267661.tif 000021
【図２０】
2006267661.tif 000022
【図２１】
2006267661.tif 000023
【図２２】
2006267661.tif 000024
【図２３】
2006267661.tif 000025
【図２４】
2006267661.tif 000026