(57)【要約】【課題】テストパターンデータのファイルサイズが大きくなると、ファイル格納のために、大容量の記憶装置（ディスク等）を必要とする。また、ネットワークによるファイルとなるため、ファイルサイズの削減が望まれているが実現は困難である。【解決手段】テストパターンデータ作成部１６により作成されたテストパターンデータに対し、データ圧縮部１７は、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定すると共に、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行い、その無変更ベクタの指定とその複写数の指定を併用することでデータ圧縮を行う。【選択図】  図１
2006170873.tif 000002
【特許請求の範囲】
【請求項１】
論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置において、
前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うデータ圧縮手段を備えていることを特徴とする情報処理装置。
【請求項２】
論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置において、
前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数の指定を行い、
ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行うと共に、
前記無変更ベクタの指定と前記複写数の指定を併用することでデータ圧縮を行うデータ圧縮手段を備えていることを特徴とする情報処理装置。
【請求項３】
論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置のテストパターンデータ圧縮方法において、
前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うことを特徴とする情報処理装置のテストパターンデータ圧縮方法。  
【請求項４】
論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置のテストパターンデータ圧縮方法において、
前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第１の手順と、
ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第２の手順とを有し、
前記第１の手順の複写数の指定と、前記第２の手順の無変更ベクタの指定とを併用することでデータ圧縮を行うことを特徴とする情報処理装置のテストパターンデータ圧縮方法。
【請求項５】
テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第１の手順と、
ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第２の手順とを有し、
前記第１の手順の複写数の指定と、前記第２の手順の無変更ベクタの指定とを併用することでデータ圧縮を行う手順をコンピュータに実現させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩを含む大規模集積回路やプリント配線板等の論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成し、そのテストパターンデータの記述方法及び言語仕様等を改善してテストパターンデータの圧縮を行う情報処理装置、情報処理装置のテストパターンデータ圧縮方法及びプログラムに関するものである。
【背景技術】
【０００２】
§１：従来例１の説明
図１１はＬＳＩ設計拠点及びＬＳＩ製造拠点を含むシステムの説明図である。図１２は従来のテストパターン記述例、図１３は従来のテストパターンベクタの説明図であり、Ａ図は信号とパターンベクタとの対応、Ｂ図はパターンベクタ記述例を表現したタイムチャートである。図１４は従来のテストパターン出力処理フローチャートである。以下、図１１乃至図１４に基づいて、従来例１を説明する。
【０００３】
(1) ：ＬＳＩ設計拠点及びＬＳＩ製造拠点を含むシステムの説明
(a) ：図１１において、ＶＤＴは、設計者が設計作業のために情報を入出力するディスプレイ端末である。ＷＳは、ＣＡＤ装置、ＬＳＩ試験機を制御するコンピュータ、すなわち、ワークステーションである。ＨＤは、コンピュータのプログラム、設計データ、試験データを格納するハードディスク装置である。計測器は、ＬＳＩ試験に使用する計測器、試験ユニットなどである。
【０００４】
(b) ：ＬＳＩ製造工場では製造したＬＳＩを試験している。試験の目的は製造したＬＳＩが機能性能を満たしていることを保証して出荷するためであり、不良原因を究明し、不良が発生する要因を取り除き製造プロセスを改善していくためである。試験は製品の品質保証、信頼性向上のために必須となっている。試験を行うためには、ＬＳＩ試験機と被試験体となるＬＳＩの品種ごとに作成されているテストパターンデータを必要とする。
【０００５】
(c) ：テストパターンデータは、ＬＳＩへの入力信号パターンとＬＳＩが正常に動作した場合の出力信号パターン（期待パターン）が記述されている。ＬＳＩ試験機では入力信号に変換してＬＳＩに入力し、ＬＳＩが動作して出力した電気信号から出力パターンを読み取り、期待パターンと照合することでＬＳＩの良否を確認する。テストパターンデータの品質が試験の品質そのものであり最も重要なデータと言える。
【０００６】
(d) ：ＬＳＩ設計拠点ではＣＡＤ装置でコンピュータによるＬＳＩ設計を行っている。ＬＳＩの回路設計においては設計した回路が正常に機能し目的とする動作を行うかコンピュータによる検証を行う。検証作業はシミュレーションにより行われており、その過程でテストパターンデータが生成される。ＣＡＤ装置で作成された設計情報はＬＳＩ製造のための情報として、テストパターンデータは試験のための情報としてＬＳＩ製造工場に送られて使用される。
【０００７】
(e) ：ＬＳＩの設計拠点となる事業所とＬＳＩの製造拠点となる工場は国内外に分散している場合が多く、ネットワークによる転送手段を使用して情報を送っている。ＬＳＩの回路規模が大きくなり、回路の動作を説明するテストパターンも比例して増加しており、そのファイルサイズは数ギガバイト、数十ギガバイトとなってきている。
【０００８】
(2) ：テストパターンの説明
(a) ：テストパターンデータの記述例
テストパターンデータはテキスト形式で作成される。１文字は１バイトとなるためファイルサイズはファイルに記述した文字数に比例して大きくなる。図１２が従来のテストパターンの記述例である。
【０００９】
テストパターンは、図１２の「ＳＩＧＮＡＬ」のキーワードで始まり、文の終了を示すセミコロン「；」までの間にテスト対象の信号リストを示し、図１２の「ＶＥＣＴＯＲ」のキーワードで始まり「ＥＮＤＶＥＣＴ」までの間に信号の動作を示すパターンベクタを記述する。
【００１０】
(b) ：信号とパターンベクタとの対応
パターンベクタは、１信号／１文字で表し、信号数分のパターンベクタが文字列として記述され、１周期毎に区切られる。信号とパターンベクタとの対応を図１３のＡ図に示す。信号数の増加と時間（周期）が多くなるほど比例して記述する文字が増え、ファイルサイズが大きくなることがわかる。
【００１１】
(c) ：文字の意味
【００１２】
図１２、図１３のＡ図に示したパターンベクタに使用した文字の意味は次の通りである。
【００１３】
Ｄ：Ｌｏｗ信号レベル入力（テスタから試験対象回路にＬｏｗ信号レベルを印加）
Ｕ：Ｈｉｇｈ信号レベル入力（テスタから試験対象回路にＨｉｇｈ信号レベルを印加）  Ｌ：Ｌｏｗ信号レベル出力（試験対象回路がＬｏｗ信号レベルを出力することをテスタで確認）
Ｈ：Ｌｏｗ信号レベル出力（試験対象回路がＨｉｇｈ信号レベルを出力することをテスタで確認）
Ｘ：出力信号不定（試験対象回路が出力する信号レベルが不明（テストしない））
Ｐ：パルス信号入力（テスタから試験対象回路にパルス信号（Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗにレベル変化）を印加）。
【００１４】
(d) ：タイムチャート表現
図１３のＡ図に示したパターンベクタをタイムチャートで表すと、図１３のＢ図のようになる。
【００１５】
(3) ：ファイル出力処理のフローの説明
図１４は、従来方法でのテストパターンデータ出力処理フローチャートである。以下、図１４に基づいて、従来方法でのテストパターンデータ出力処理を説明する。なお、図１４において、Ｓ１〜Ｓ７は各処理ステップを示す。また、図１４の中では説明していないが、ファイルのオープン処理やクローズ処理を別途行うものとする。また、ファイルデータ出力では、改行コードの挿入も適宜行うものとする。
【００１６】
(a) ：プログラム領域の説明
ＶＥＣＴ［ｉ］：ベクタ（文字）を格納する領域、信号数分の領域を確保する。
【００１７】
ｉ：信号をカウントする領域
(b) ：処理の説明
処理を開始すると、先ず、テストパターンデータの生成終了か否かを判断し（Ｓ１）、生成終了であればこの処理を終了するが、生成終了でなければ、１周期分のテストパターンベクタＶＥＣＴ［信号数］を生成する（Ｓ２）。そして、信号カウンタのパラメータｉをｉ＝１とする（Ｓ３）。
【００１８】
次に、信号終了か否かを判断し（Ｓ４）、信号終了でなければ（ｉ≦信号数）、パターンベクタＶＥＣＴ［ｉ］をファイルに出力する（Ｓ５）。そして、信号カウンタｉ＝ｉ＋１とし（Ｓ６）、Ｓ４の処理へ移行する。また、Ｓ４の処理において、信号終了ならば（ｉ＞信号数）であれば、ベクタ終了コード“；”をファイルへ出力し（Ｓ７）、Ｓ１の処理へ移行する。
【００１９】
§２：従来例２の説明
図１５は他の従来例の説明図である。以下、図１５を参照しながら、特許文献１を従来例２として説明する。
【００２０】
従来例２は、テストパターンのパターンメモリへの格納に要する時間を短縮して試験時間を低減し、テストパターンのデータ量の増大に対応できる半導体試験装置を提供するものである。図１５中、１は大部分がテストパターン以外のテストプログラムを保持している磁気ディスクからなる外部ディスク、２は半導体試験装置本体、１２は試験対象の半導体デバイスからなる被試験デバイスである。
【００２１】
半導体試験装置本体２は、その動作を制御する制御部３を有しており、制御部３は、ＣＰＵ１４とテストパターンを格納するパターンメモリ５とから構成されている。半導体試験装置本体２は、制御部３に加えて、波形発生器６、波形検出器７、直流測定器８、電源装置９、信号発生回路１０も備えている。波形発生器６、信号発生回路１０は、ＣＰＵ１４の制御によりテストパターンに従って試験用の所定の波形信号を発生する。
【００２２】
従来例２では、テストパターンを圧縮されたフォーマットで半導体メモリからなる外付パターンメモリ１３に保持し、外付パターンメモリ１３から読み出したテストパターンを、ＣＰＵ１４にてそのフォーマットをパターンメモリ５のフォーマットに変換した後、パターンメモリ５に転送する。
【特許文献１】特開平５−１２６９１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
(1) ：前記従来例１で説明したように、ＬＳＩ（大規模集積回路）、プリント配線板等の論理回路の動作を試験するためのテストパターンデータのファイルサイズが大きくなると、ファイル格納のために、ＬＳＩ設計拠点（事業所）側にも、ＬＳＩ製造拠点（工場）側にも大容量の記憶装置（例えば、磁気ディスク装置）を必要とする。また、ネットワークによるファイルとなるため、ファイルサイズの削減が望まれているが実現は困難である。
【００２４】
(2) ：前記従来例２は、本発明の参考程度の内容であり、本発明の必須構成要件は含んでいない。
【００２５】
本発明は、前記の課題を解決するため、論理回路の動作を試験するための信号変化を説明するテストパターンデータを圧縮することで、転送するファイルサイズを小さくし、ファイル格納のためにＬＳＩ設計拠点（事業所）側でも、ＬＳＩ製造拠点（工場）側でも記憶装置の記憶容量を削減できるようにすることを目的とする。
【課題を解決するための手段】
【００２６】
本発明は前記の目的を達成するため、次のように構成した。
【００２７】
(1) ：論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置（例えば、ＣＡＤ装置）において、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うデータ圧縮手段（プログラム）を備えていることを特徴とする。
【００２８】
(2) ：論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置（例えば、ＣＡＤ装置）において、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数の指定を行い、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行うと共に、前記無変更ベクタの指定と前記複写数の指定を併用することでデータ圧縮を行うデータ圧縮手段（プログラム）を備えていることを特徴とする。
【００２９】
(3) ：論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置（例えば、ＣＡＤ装置）のテストパターンデータ圧縮方法において、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行うことを特徴とする。
【００３０】
(4) ：論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成して記憶装置へ出力する情報処理装置（例えば、ＣＡＤ装置）のテストパターンデータ圧縮方法において、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第１の手順と、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第２の手順とを有し、前記第１の手順の複写数の指定と、前記第２の手順の無変更ベクタの指定とを併用することでデータ圧縮を行うことを特徴とする。
【００３１】
（作用）
図１は本発明の原理説明図である。以下、図１を参照しながら本発明の作用を説明する。
【００３２】
(a) ：図１において、情報処理装置のＷＳ１では、図示しない入力装置から入力されたオペレータ等の指示に基づき、ＣＰＵ１１の指示によりテストパターンデータ作成部１６がテストパターンデータを作成し記憶手段１２に格納する。その後、ＣＰＵ１１の指示によりデータ圧縮部１７が記憶手段１２のテストパターンデータを取り出してデータ圧縮を行い、一旦、記憶手段１２に格納する。
【００３３】
このようにしてデータ圧縮されたテストパターンデータは、ＣＰＵ１１の制御により、記憶手段１２から読み出されて外部記憶装置（例えば、ハードディスク装置）３Ａに出力される。この場合、前記(1) 乃至(4) では次のようにしてデータ圧縮処理を行う。
【００３４】
(b) ：前記(1) では、情報処理装置のデータ圧縮手段（プログラム）は、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行う。
【００３５】
(c) ：前記(2) では、情報処理装置のデータ圧縮手段（プログラム）は、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数の指定を行い、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行うと共に、前記無変更ベクタの指定と前記複写数の指定を併用することでデータ圧縮を行う。
【００３６】
(d) ：前記(3) では、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行う。（プログラムによる処理）
(e) ：前記(4) では、前記テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定する第１の手順と、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行う第２の手順とを有し、前記第１の手順の複写数の指定と、前記第２の手順の無変更ベクタの指定とを併用することでデータ圧縮を行う。（プログラムによる処理）
(f) ：前記(b) 乃至(e) では、それぞれ、論理回路の動作を試験するための信号変化を説明するテストパターンデータを圧縮することで、転送するファイルサイズを小さくし、ファイル格納のためにＬＳＩ設計拠点（事業所）側でも、ＬＳＩ製造拠点（工場）側でも記憶装置の記憶容量を削減できる。
【発明の効果】
【００３７】
(1) ：ファイルサイズが小さくなるため、試験機システムで装備する記憶装置の使用効率がアップできる。
【００３８】
(2) ：ファイルサイズが小さくなるため、記憶装置に多数のテストパターンデータの格納保存が可能となるため、テストパターンデータの入れ替え回数を少なくすることができる。
【００３９】
(3) ：ファイルサイズが小さくなるため、今まで格納できなかったテストパターンデータが格納可能となるため、記憶装置の増設が必要なくなる。
【００４０】
(4) ：ネットワークでのデータ転送量の削減が可能になる。
【００４１】
(5) ：論理回路の動作を試験するための信号変化を説明するテストパターンデータを圧縮することで、転送するファイルサイズを小さくし、ファイル格納のためにＬＳＩ設計拠点（事業所）側でも、ＬＳＩ製造拠点（工場）側でも記憶装置の記憶容量を削減できる。      
【００４２】
(6) ：転送時間の短縮による記憶装置の使用効率アップ、回線の増設、高速化などの設備コストアップの低減が可能になる。
【発明を実施するための最良の形態】
【００４３】
以下、情報処理装置をＣＡＤ装置に適用した例について説明する。なお、図１１に示したＬＳＩ設計拠点及びＬＳＩ製造拠点を含むシステムの説明図は本発明でも同じである。      
【００４４】
§１：装置の構成の説明
図２はＣＡＤ装置の構成図であり、図１１のＬＳＩ設計拠点となる１つの事業所のＣＡＤ装置を詳細に示してある。但し、図２のプログラム記憶装置１３内のプログラム自体は図１１とは異なっている。
【００４５】
図２に示したように、ＣＡＤ装置には、ワークステーション（以下「ＷＳ」とも記す）１と、該ＷＳ１に接続されたディスプレイ端末２と、ハードディスク装置（以下「ＨＤ」とも記す）３等で構成されている。また、ＷＳ１には、ＷＳ１内の各種制御や処理を行うＣＰＵ１１と、記憶手段（例えば、半導体メモリ）１２と、テストパターンデータ作成プログラム、データ圧縮プログラムを含む各種処理を行うためのプログラムを格納したプログラム記憶装置１３と、外部の装置と通信を行う際の通信制御を行う通信制御部１４と、外部のＩ／Ｏ機器とのインターフェース制御等を行うＩ／Ｏ制御部１５等が設けてある。      
【００４６】
記憶手段１２はＣＰＵ１１が作業用として使用するものであり、作成途中や作成済のテストパターンデータを格納したり、或いはデータ圧縮する途中や圧縮済みのテストパターンデータを格納したりするものである。ハードディスク装置（ＨＤ）３は、記憶手段１２に格納されている圧縮済みのテストパターンデータを出力して格納するものである。
【００４７】
このようなＣＡＤ装置では、ＣＰＵ１１がプログラム記憶装置１３から必要なプログラムを取り出して実行することにより、各種処理、（例えば、テストパターンデータ作成処理、テストパターンデータ圧縮処理、記憶手段１２やハードディスク装置３へのデータ格納処理等）を行う。
【００４８】
そして、前記テストパターンデータ圧縮処理で圧縮されたデータは、一旦記憶手段１２に格納された後、該記憶手段１２からハードディスク装置３へ出力される。そして、ハードディスク装置３に格納された圧縮済みのテストパターンデータは、ＣＰＵ１１と通信制御部１４の制御により、通信回線を介してＬＳＩ製造拠点の工場等へ送信され、ハードディスク装置（ＨＤ）に格納された後、該ＬＳＩ製造拠点の工場等で論理回路の動作試験等が行われる。
【００４９】
§２：テストパターンデータ圧縮・復元処理の説明
以下、図３乃至図８に基づいてテストパターンデータ圧縮・復元処理を説明する。
【００５０】
(1) ：テストパターンデータ圧縮処理の概要
(a) ：前記ＣＡＤ装置では、ＣＰＵ１１がプログラム記憶装置１３から必要なプログラム（テストパターンデータ作成用のプログラム）を読み出して実行することにより、ＬＳＩやプリント基板等に使用されている論理回路の動作を試験するための信号変化を説明するテストパターンデータを作成した後、そのデータを記憶手段１２に格納する。
【００５１】
その後、ＣＰＵ１１は、プログラム記憶装置１３から必要なプログラム（テストパターンデータ圧縮用のプログラム）を読み出して実行することにより、記憶手段１２から前記テストパターンデータを読み出し、データ圧縮処理を行う。
【００５２】
この場合、前記作成したテストパターンデータに対し、前周期と同じベクタ（変更無し）を意味するベクタを新たに導入し、更に同じベクタが連続する場合の複写数の指定を可能にする。そして、圧縮したデータも記憶手段１２に格納しておく。
【００５３】
(b) ：前記のようにしてデータ圧縮処理を行なった場合のデータ圧縮処理例は次の通りである。
【００５４】
データ圧縮処理例１：テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定することでデータ圧縮を行う。
【００５５】
データ圧縮処理例２：テストパターンデータに対し、１パターンのパターンベクタ列において、信号の並び方向に同一のパターンベクタ値が連続する場合に、そのベクタ値と複写数を指定すると共に、ある信号がテストパターンの時間又は周期方向に同一のパターンベクタ値が連続する場合に、ある信号が前の周期でベクタ値と同一の場合に同じベクタ値を継続するという無変更ベクタの指定を行い、その無変更ベクタの指定とその複写数の指定を併用することでデータ圧縮を行う。
【００５６】
(2) ：パターンベクタ記述方法の説明
(a) ：前記のように、前周期と同じベクタ（変更なし）を意味するベクタを新たに導入し、さらに同じベクタが連続する場合の複写数の指定を可能とする。パターンベクタ記述形式を図３のＡ図に示す。この例では、ベクタ［複写数］ベクタ［複写数］・・・；となる。この場合、［］は説明上使用したものでかっこ内の複写数の記述を省略できることを意味する。また、セミコロン（；）は１周期分のパターンベクタ値の終わりを意味する。      
【００５７】
(b) ：ベクタは数字以外の文字を使用して表す。本来のベクタの他に前周期と同じベクタ（変更なし）を意味するベクタを指定できるようにする。以下はその例である。
【００５８】
Ｄ：Ｌｏｗ信号レベル入力（テスタから試験対象回路にＬｏｗ信号レベルを印加）
Ｕ：Ｈｉｇｈ信号レベル入力（テスタから試験対象回路にＨｉｇｈ信号レベルを印加）  Ｌ：Ｌｏｗ信号レベル出力（試験対象回路がＬｏｗ信号レベルを出力することをテスタで確認）
Ｈ：Ｌｏｗ信号レベル出力（試験対象回路がＨｉｇｈ信号レベルを出力することをテスタで確認）
Ｘ：出力信号不定（試験対象回路が出力する信号レベルが不明（テストしない））
Ｐ：パルス信号入力（テスタから試験対象回路にパルス信号（Ｌｏｗ→Ｈｉｇｈ→Ｌｏｗにレベル変化）を印加）。
【００５９】
．：前の周期と同じベクタ（変更なし）
複写数は１０進数で指定する。同じベクタが連続しない（複写数＝１）の場合は省略とする。
【００６０】
図３のＢ図が従来例で説明した図１３のＡ図の記述例を改善し直した結果（本発明による記述）である。
【００６１】
(3) ：改善（本発明）による特徴の説明
(a) ：図４のＡ図が従来方法によるパターンベクタの記述例である。図４のＢ図は、図４のＡ図のパターンベクタの記述を連続数の指定を行う方法の記述に変更（従来例から本発明の記述方法に変更）した結果である。使用文字数が図４のＡ図の場合よりも少なくできる（サイズ削減効果がある。）
(b) ：図５のＡ図（例１）は、図４のＡ図のパターンベクタの記述に対して無変化ベクタを使用した場合の記述である。図５のＢ（例２）は、ベクタ無変化指定を行った図５のＡ図（例１）の記述方法と連続数の指定を行って記述した結果である。ベクタ無変化指定を行わない図４のＢ図に対して連続数の指定を行った結果の図５のＢ図の場合の方がより文字数の削減効果がより高いことが分かる。
【００６２】
図５のＣ図（例３）は変化点だけを重視すればよいのでパターン後部が無変更の場合には無変更を指定したとみなし、その記述を省略した結果である。この記述方法が本発明の最終形で圧縮効果が最も大きい。
【００６３】
(4) ：パターン圧縮・復元方法の説明
以下、本発明の記述方法によるパターン圧縮・復元方法を詳細に説明する。
【００６４】
(a) ：パターン圧縮方法
以下、図６、図７に基づいてパターン圧縮方法を説明する。
【００６５】
図６において、圧縮ステップ１ではベクタ無変化指定を行うもので、圧縮しようとするパターンを前パターン（前の周期）と比較して同一ベクタの場合は、無変更を意味するピリオド“．”に置き換える。１パターン目（最初の周期）はその前の情報がないためパターン１のベクタ列をそのままパターン３とする。
【００６６】
パターン２は、２番目と１７番目の信号のみベクタが“Ｕ”から“Ｄ”に変更があったため新しいベクタ“Ｄ”を指定し、変更のなかった他の信号ピンは全て無変更のベクタを表すピリオド“．”に置き換えパターン４とする。
【００６７】
圧縮ステップ２では、複写数を指定することでパターン圧縮を行う。先ず、圧縮しようとするパターン列を調べ、信号の並びで同じベクタが連続する場合にそのベクタと並ぶ個数（複写数）を指定する記述に書き換える。パターン３からパターン５への圧縮を図解すると、図７のＡ図（例１）のようになる。パターン４からパターン６への圧縮を図解すると、図７のＢ図（例２）のようになる。この場合、ベクタ列の最後部にある無変更ベクタは省略する。
【００６８】
(b) ：パターン復元方法
以下、図８に基づいて、パターン復元方法を説明する。
【００６９】
図８において、復元ステップ１では、指定されたベクタを複写数の指定が無い場合はそのまま、複写数の指定がある場合には、複写数分展開する。パターン５からパターン３への復元を図解すると図８のＡ図（例１）のようになる。
【００７０】
無変更ベクタを含めパターンベクタを複写数の指定に従って展開する。指定されなかった信号は無変更を示す“．”とする。パターン６からパターン４への復元を図解すると図８のＢ図（例２）のようになる。
【００７１】
復元ステップ２では、無変更を示す“．”を本来指定されていたベクタに戻す処理を行う。パターン３は無変更が無く、そのままパターン１とする。パターン４の無変更のところを前周期のパターン１のベクタに置き換えることでパターン２に復元する。パターン４からパターン２への復元を図解すると図８のＣ図（例３）のようになる。                    
【００７２】
§３：フローチャートによる処理の説明
(1) ：例１のテストパターンデータ出力処理
図９は、例１のテストパターンデータ出力処理フローチャートである。以下、図９に基づいて、例１のテストパターンデータ出力処理（作成済みテストパターンデータの圧縮から圧縮済みデータのハードディスク装置３への出力処理）を説明する。なお、図９において、Ｓ１１〜Ｓ２５は各処理ステップを示す。
【００７３】
(a) ：プログラム領域の説明
ＶＥＣＴ［ｉ］：ベクタ（文字）を格納する領域、信号数分の領域を確保する。
【００７４】
ＶＣ［ｉ］：最新のベクタ（文字）を格納する領域、信号数分の領域を確保する。処理開始時には最新のベクタは不明なので、バイナリ０の“ＮＵＬＬ”を設定する。
【００７５】
ｉ：信号をカウントする領域
Ｎ：複写数をカウントする領域
(b) ：処理の説明
処理を開始すると、先ず、テストパターンベクタの生成終了か否かを判断し（Ｓ１１）、生成終了ならばこの処理を終了するが、生成終了でなければ、１周期分のテストパターンベクタＶＥＣＴ［信号数］を生成する（Ｓ１２）。そして、信号カウンタにｉ＝１を設定し（Ｓ１３）、信号終了か否かを判定する（Ｓ１４）。
【００７６】
その結果、信号終了でなければ（ｉ≦信号数）、先頭信号か否かを判断し（Ｓ１５）、その結果、先頭信号でなければ（ｉ＞１）、前信号と同じベクタか否かを判断する（Ｓ１６）。そして、前信号と同じベクタでなければ、複写数Ｎを判断する（Ｓ１７）。そして、複写数Ｎが１より大きい（Ｎ＞１）場合は、複写数Ｎを１０進数に変換してファイル出力する（Ｓ１８）。
【００７７】
次に、パターンベクタＶＥＣＴ［ｉ］をファイル出力し（Ｓ１９）、複写数ＮをＮ＝１とし（Ｓ２０）、信号カウンタｉ＝ｉ＋１（ｉをインクリメント）として（Ｓ２１）、Ｓ１４の処理へ移行する。
【００７８】
一方、Ｓ１４の処理において、信号終了（ｉ＞信号数）であれば、複写数Ｎを判断し（Ｓ２３）、複写数Ｎ＞２であれば、複写数Ｎを１０進数に変換してファイル出力し（Ｓ２４）、ベクタ終了コード“；”をファイル出力して（Ｓ２５）Ｓ１１の処理へ移行する。また、Ｓ２３の処理において、複写数Ｎ＝１であれば、Ｓ２５の処理へ移行する。
【００７９】
また、Ｓ１５の処理において、先頭信号がｉ＝１の場合、及びＳ１７の処理において、複写数Ｎ＝１の場合には、Ｓ１９の処理へ移行する。また、Ｓ１６の処理において、前信号と同じベクタ（ＶＥＣＴ［ｉ］＝ＶＥＣＴ［ｉ−１］）の場合には、複写数カウントアップ（Ｎ＝Ｎ＋１）（Ｓ２２）としてＳ２１の処理へ移行する。
【００８０】
(2) ：例２のテストパターンデータ出力処理
以下、図１０に基づいて、例２のテストパターンデータ出力処理（作成済みテストパターンデータの圧縮から圧縮済みデータのハードディスク装置３への出力処理）を説明する。なお、図１０において、Ｓ３１〜Ｓ４９は各処理ステップを示す。
【００８１】
(a) ：プログラム領域の説明
ＶＥＣＴ［ｉ］：ベクタ（文字）を格納する領域、信号数分の領域を確保する。
【００８２】
ＶＣ［ｉ］：最新のベクタ（文字）を格納する領域、信号数分の領域を確保する。処理開始時には最新のベクタは不明なので、バイナリ０の“ＮＵＬＬ”を設定する。
【００８３】
ｉ：信号をカウントする領域
Ｎ：複写数をカウントする領域
(b) ：処理の説明
処理を開始すると、先ず、最新ベクタ領域クリアＶＣ［信号数］＝ＮＵＬＬとして（Ｓ３１）、生成終了かを判断する（Ｓ３２）。そして、テストパターンベクタの生成終了であればこの処理を終了するが、生成終了でなければ、テストパターンベクタＶＥＣＴ［信号数］を生成し（Ｓ３３）、信号カウンタｉ＝１とする（Ｓ３４）。
【００８４】
次に、信号終了か否かを判断し（Ｓ３５）、信号終了でなければ（ＶＥＣＴ［ｉ］＝ＶＣ［ｉ］）、ベクタ変更か否かを判断する（Ｓ３６）。そして、ベクタ変更ありの場合には、最新ベクタ値保存（ＶＣ［ｉ］＝ＶＥＣＴ［ｉ］）を行う（Ｓ３７）。
【００８５】
次に、先頭信号か否かを判断し（Ｓ３９）、先頭信号でなければ（ｉ＞１）、前信号と同じベクタか否かを判断する（Ｓ４０）。そして、前信号と同じベクタでなければ、複写数Ｎを判断する（Ｓ４１）。そして、複写数Ｎが１より大きい（Ｎ＞１）場合は、複写数Ｎを１０進数に変換してファイル出力する（Ｓ４２）。
【００８６】
次に、パターンベクタＶＥＣＴ［ｉ］をファイル出力する（Ｓ４３）。そして、複写数ＮをＮ＝１とし（Ｓ４４）、信号カウンタｉ＝ｉ＋１（ｉをインクリメント）として（Ｓ４５）、Ｓ３５の処理へ移行する。また、Ｓ４０の処理において、前信号と同じベクタであれば（ＶＥＣＴ［ｉ］＝ＶＥＣＴ［ｉ−１］）、複写数Ｎをカウントアップ（Ｎ＝Ｎ＋１）（Ｓ４６）してＳ４５の処理へ移行する。
【００８７】
また、Ｓ３９の処理において、先頭信号（ｉ＝１）の場合、及びＳ４１の処理において、複写数Ｎ＝１の場合には、Ｓ４３の処理へ移行する。また、Ｓ３６の処理において、ベクタ変更なし（ＶＥＣＴ［ｉ］＝ＶＣ［ｉ］）の場合には、ベクタを無変更に置き換えＶＥＣＴ［ｉ］＝“．”としてＳ３９の処理へ移行する。
【００８８】
一方、Ｓ３５の処理において、信号終了（ｉ＞信号数）であれば、複写数Ｎを判断し（Ｓ４７）、複写数ＮがＮ＞２であれば、複写数Ｎを１０進数に変換してファイル出力する（Ｓ４８）。そして、ベクタ終了コード“；”をファイル出力して（Ｓ４９）Ｓ３２の処理へ移行する。また、Ｓ４７の処理において、複写数Ｎ＝１であれば、Ｓ４９の処理へ移行する。
【図面の簡単な説明】
【００８９】
【図１】本発明の原理説明図である。
【図２】実施の形態におけるＣＡＤ装置の構成図である。
【図３】実施の形態におけるパターンベクタ記述方法の説明図であり、Ａ図はパターンベクタ記述形式、Ｂ図は本発明の改善によるパターンベクタ記述例である。
【図４】実施の形態におけるパターンベクタ記述方法比較説明図であり、Ａ図は従来方法、Ｂ図は本発明による記述方法である。
【図５】実施の形態におけるパターンベクタ記述方法比較説明図であり、Ａ図は例１、Ｂ図は例２、Ｃ図は例３である。
【図６】実施の形態におけるパターン圧縮／復元方法の説明図である。
【図７】実施の形態におけるパターン圧縮の説明図であり、Ａ図は例１、Ｂ図は例２である。
【図８】実施の形態におけるパターン復元の説明図であり、Ａ図は例１、Ｂ図は例２、Ｃ図は例３である。
【図９】実施の形態における例１のテストパターン出力処理フローチャートである。
【００９０】
【図１０】実施の形態における例２のテストパターン出力処理フローチャートである。
【図１１】従来例におけるＬＳＩ設計拠点及びＬＳＩ製造拠点を含むシステムの説明図である。
【図１２】従来のテストパターン記述例である。
【図１３】従来のテストパターンベクタの説明図であり、Ａ図は信号とパターンベクタとの対応、Ｂ図はパターンベクタ記述例を表現したタイムチャートである。
【図１４】従来のテストパターンデータ出力処理フローチャートである。
【図１５】他の従来例の説明図である。
【符号の説明】
【００９１】
１  ワークステーション（ＷＳ）
２  ディスプレイ端末
３  ハードディスク装置（ＨＤ）
３Ａ  外部記憶装置
１１  ＣＰＵ（中央演算処理装置）
１２  記憶手段
１３  プログラム記憶装置
１４  通信制御部
１５  Ｉ／Ｏ制御部
１６  テストパタテーンデータ作成部
１７  データ圧縮部
【図１】
2006170873.tif 000003
【図２】
2006170873.tif 000004
【図３】
2006170873.tif 000005
【図４】
2006170873.tif 000006
【図５】
2006170873.tif 000007
【図６】
2006170873.tif 000008
【図７】
2006170873.tif 000009
【図８】
2006170873.tif 000010
【図９】
2006170873.tif 000011
【図１０】
2006170873.tif 000012
【図１１】
2006170873.tif 000013
【図１２】
2006170873.tif 000014
【図１３】
2006170873.tif 000015
【図１４】
2006170873.tif 000016
【図１５】
2006170873.tif 000017