(57)【要約】【課題】  エレクトリック・コンデンサ・マイクロフォンのような静電容量型のセンサで、所定の増幅率が得られると共に、消費電流を抑えることができ、然も、周波数特性が改善でき、十分なダイナミックレンジを確保できるようにする。【解決手段】  センサユニット１を、ＦＥＴ１１のゲートと接地ライン１２間に、ＥＣＮエレメント１３と、ダイオード１５と、ゲート抵抗１４を接続し、ＦＥＴ１１のドレインから第１の端子２１を導出し、ＦＥＴ１１のソースから第２の端子２２を導出し、接地ライン１２から第３の端子２３を導出するように構成する。これにより、外部のＦＥＴ３１を設け、第２の端子２２にＦＥＴ３１のソースを接続し、ＦＥＴ１１とＦＥＴ３１とにより差動増幅回路を構成し、前記センサ素子の出力を差動増幅回路により増幅させて出力させることができる。【選択図】        図２
2006033091.tif 000002
【特許請求の範囲】
【請求項１】
第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、
前記第１の電界効果トランジスタのドレインから第１の端子を導出し、
前記第１の電界効果トランジスタのソースから第２の端子を導出し、
前記接地ラインから第３の端子を導出する
ようにしたことを特徴とするセンサユニット。
【請求項２】
第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、前記第１の電界効果トランジスタのドレインから第１の端子を導出し、前記第１の電界効果トランジスタのソースから第２の端子を導出し、前記接地ラインから第３の端子を導出してセンサユニットを構成し、
前記第２の端子に第２の電界効果トランジスタのソースを接続し、前記第１の電界効果トランジスタと前記第２の電界効果トランジスタとにより差動増幅回路を構成し、前記センサ素子の出力を前記差動増幅回路により増幅させて出力させるようにしたことを特徴とするセンサ信号処理回路。
【請求項３】
前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースとの接続点と接地間に抵抗を接続するようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。
【請求項４】
前記第１の電界効果トランジスタのソースと前記第２の電界効果トランジスタのソースとの接続点と接地間に定電流源を接続するようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。
【請求項５】
前記第１の電界効果トランジスタ及び／又は前記第２の電界効果トランジスタのドレインに負荷抵抗を接続し、前記負荷抵抗により前記差動増幅回路の出力電圧を取り出すようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。
【請求項６】
前記差動増幅回路の電圧出力からカップリングコンデンサにより信号電圧を取り出し、バッファ回路に送るようにしたことを特徴とする請求項５に記載のセンサ信号処理回路。
【請求項７】
前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのドレインに、第１のカレントミラー回路及び第２のカレントミラー回路からなる能動負荷を接続し、
前記第１のカレントミラー回路により前記第１の電界効果トランジスタを流れる電流を取り出し、前記第２のカレントミラー回路により前記第２の電界効果トランジスタを流れる電流を取り出し、
前記第１のカレントミラー回路の出力電流と前記第２のカレントミラー回路の出力電流の差電流を前記差動増幅回路のシングル出力電流として取り出すようにしたことを特徴とする請求項２に記載のセンサ信号処理回路。
【請求項８】
前記差動増幅回路のシングル出力電流を信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする請求項７に記載のセンサ信号処理回路。
【請求項９】
第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、前記第１の電界効果トランジスタのドレインから第１の端子を導出し、前記第１の電界効果トランジスタのソースから第２の端子を導出し、前記接地ラインから第３の端子を導出してセンサユニットを構成し、
前記第１の端子に電流増幅型のカレントミラー回路を接続し、
前記第２の端子と前記第３の端子との間にソース抵抗を接続し、
前記センサ素子の出力を前記電流増幅型のカレントミラー回路により電流増幅させて出力させるようにしたことを特徴とするセンサ信号処理回路。
【請求項１０】
前記電流増幅型のカレントミラー回路からの電流出力を電流電圧変換回路により信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする請求項９に記載のセンサ信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトリック・コンデンサ・マイクロフォン、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサなど、静電容量型のセンサ素子を用いたセンサユニット及びこのようなセンサユニットに付加されるセンサ信号処理回路に関する。
【背景技術】
【０００２】
エレクトリック・コンデンサ・マイクロフォン・ユニットのような、静電容量型のセンサ素子のセンサユニットは、従来、例えば特許文献１に示すように、接合型電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のゲートとソース間に、センサ素子と、ダイオードと、ゲート抵抗とを接続し、ＦＥＴのゲートとソースからそれぞれ端子を導出するように構成されている。
【０００３】
図９は、従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１の一例を示すものである。この例では、センサ素子として、ＥＣＭ（エレクトリック・コンデンサ・マイクロフォン）エレメントを用いている。ＥＣＭは、音圧による圧力の変化を静電容量の変化として受け、音圧信号を出力する。なお、同様の原理を用いたセンサとしては、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサ等がある。
【０００４】
図９において、ＦＥＴ１１１のゲートとソース間に、ＥＣＭエレメント１１３と、抵抗１１４と、ダイオード１１５とが接続される。ＦＥＴ１１１のドレインから、端子１２１が導出される。ＦＥＴ１１１のソースから、端子１２３が導出される。
【０００５】
このような従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１を使用する場合には、図１０に示すように、端子１２１が負荷抵抗１３０を介して電源ＶＤＤに接続され、端子１２１と負荷抵抗１３０との接続点から出力端子１３１を導出する。そして、端子１２３が接地される。
【０００６】
図１０において、ＥＣＭエレメント１１３に音圧が与えられると、ＥＣＭエレメント１１３は、音圧による圧力の変化を容量の変化として受け、音圧信号を出力する。この音圧信号は、ＦＥＴ１１１からなるソース接地型増幅回路により増幅され、出力端子１３１から出力される。
【０００７】
なお、抵抗１１４はＦＥＴ１１１のゲートにバイアスを与えるためのゲート抵抗、ダイオード１１５はゲートに印可される過大信号をバイパスさせるための保護用ダイオードである。
【０００８】
このように、従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１は、ＥＣＭエレメント１１３の圧力の変化を容量の変化としてＦＥＴ１１１のゲートに印加し、ＦＥＴ１１１によりソース接地接合型ＦＥＴ増幅回路を構成し、ＦＥＴ１１１のゲート電圧の変化をドレイン電流の変化として出力するようにしている。
【０００９】
ソース接地接合型ＦＥＴの増幅回路の電圧増幅率は、ＦＥＴ１１１の相互コンダクタンスｇｍを用いて、式（１）で現すことができる。相互コンダクタンスｇｍは、接合型ＦＥＴのゲート・ソース間電圧ＶＧＳの変化に対するドレイン電流ＩＤの変化である。接合型ＦＥＴのＶＧＳ−ＩＤ特性は、図１１のような二次曲線特性となる。相互コンダクタンスｇｍは、このゲート・ソース間電圧ＶＧＳとドレイン電流ＩＤとの二次曲線特性における傾き値となる。ここで、ＩＤＳＳはＶＧＳ＝０の時の最大飽和電流、Ｖｐはゲートピンチオフ電圧である。
【００１０】
【数１】
2006033091.tif 000003
【特許文献１】特開昭６１−１６０９６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
静電容量型のセンサ素子を用いてセンサ出力を得る際に、所望の増幅率が得られ、然も、消費電力を低減させることが望まれる。ところが、上述の従来のエレクトリック・コンデンサ・マイクロフォン・ユニット１０１では、ソース接地型の増幅回路の構成になり、電圧増幅率を上げると、消費電力が大きくなるという問題がある。また、負荷抵抗１３０の抵抗値を大きくして電圧増幅率を上げると、ダイナミックレンジが狭くなるという問題が生じてくる。
【００１２】
つまり、ソース接地型ＦＥＴ増幅回路では、（１）式から、任意の電圧増幅率を得るために変更することが可能なパラメータは、負荷抵抗１３０の抵抗値ＲＬの値と相互コンダクタンスｇｍの値となる。
【００１３】
（１）式より、増幅率を大きくするためには、相互コンダクタンスｇｍの値を大きくすればよいが、相互コンダクタンスｇｍは接合型ＦＥＴの特性値であり、任意の設定は不可能である。また、一般に、コンダクタンスｇｍが大きなＦＥＴは、飽和電流ＩＤＳＳも大きい傾向がある。このため、増幅率を大きくするために、相互コンダクタンスｇｍの大きなＦＥＴを用いると、消費電流が増大するという問題が生じる。
【００１４】
また、（１）式より、増幅率を大きくするためには、負荷抵抗１３０の抵抗値ＲＬの値を大きくすればよいが、負荷抵抗ＲＬを大きくすると、出力直流電圧が下がることになり、出力ダイナミックレンジが狭くなるという問題がある。
【００１５】
つまり、ＦＥＴ１１１を流れるバイアス電流をＩ０と置くと、（４）式に示すように、出力直流電圧は負荷抵抗ＲＬの値の関数となる。（４）式より、負荷抵抗１３０の抵抗値ＲＬを大きくすると、出力直流電圧が下がり、出力ダイナミックレンジの低下を招く。
【００１６】
センサ出力回路としては、電圧増幅率の設定と出力直流電圧の設定が独立して行えることが要求されるが、この従来の回路では、電圧増幅率を上げると出力直流電圧が下がり、電圧増幅率の設定と出力直流電圧の設定が独立して行えない。
【００１７】
【数２】
2006033091.tif 000004
また、センサの電圧増幅率から負荷抵抗１３０の抵抗値ＲＬの値を決定する場合、出力電圧は式（４）で与えられるが、その値は必ずしも信号ダイナミックレンジ上、最適な値とはならない。
【００１８】
そこで、図１２に示すように、次段にインターフェース回路を設ける場合、カップリングコンデンサ１４１を介して信号成分のみを取り出した後に、直流バイアス電圧をリファレンス電圧Ｖｒｅｆに揃える必要が生じる。
【００１９】
つまり、図１２に示すように、インターフェース回路のバッファとなる演算増幅回路１４２の出力端子と反転入力端子との間に、フィードバック抵抗１４４を接続し、抵抗１３０と端子１２１の接続点から得られる電圧出力を、カップリングコンデンサ１４１を介して、演算増幅回路１４２の非反転入力端子に供給する。また、演算増幅回路１４２の非反転入力端子に、抵抗１４３を介して、リファレンス電圧Ｖｒｅｆを与え、直流バイアス電圧をリファレンス電圧Ｖｒｅｆに揃える。
【００２０】
しかしながら、カップリングコンデンサ１４１を設けると、カップリングコンデンサ１４１の静電容量Ｃ１とバッファの入力抵抗１４３の抵抗値Ｒ１とから、遮断周波数１／（２πC1・R1）の高域通過フィルタが形成されため、低周波数成分を含んだセンサ信号が遮断されるという問題が生じる。特に、圧力センサのような低周信号成分を多く含む場合には、低周波数成分を含んだセンサ信号が遮断されることは、大きな問題となる。
【００２１】
本発明は、上述の課題を鑑み、所定の増幅率が得られると共に、消費電流を抑えることができ、然も、周波数特性が改善でき、十分なダイナミックレンジを確保できるようにしたセンサユニット及びセンサ信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上述の課題を解決するために、第１の発明は、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出するようにしたことを特徴とする。
【００２３】
第２の発明は、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第２の端子に第２の電界効果トランジスタのソースを接続し、第１の電界効果トランジスタと第２の電界効果トランジスタとにより差動増幅回路を構成し、センサ素子の出力を差動増幅回路により増幅させて出力させるようにしたことを特徴とする。
【００２４】
第３の発明は、第２の発明において、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に抵抗を接続するようにしたことを特徴とする。
【００２５】
第４の発明は、第２の発明において、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に定電流源を接続するようにしたことを特徴とする。
【００２６】
第５の発明は、第２の発明において、第１の電界効果トランジスタ及び／又は第２の電界効果トランジスタのドレインに負荷抵抗を接続し、負荷抵抗により差動増幅回路の出力を電圧で取り出すようにしたことを特徴とする。
【００２７】
第６の発明は、第５の発明において、差動増幅回路の電圧出力からカップリングコンデンサにより信号電圧を取り出し、バッファ回路に送るようにしたことを特徴とする。
【００２８】
第７の発明は、第１の電界効果トランジスタ及び第２の電界効果トランジスタのドレインに、第１のカレントミラー回路及び第２のカレントミラー回路からなる能動負荷を接続し、第１のカレントミラー回路により第１の電界効果トランジスタを流れる電流を取り出し、第２のカレントミラー回路により第２の電界効果トランジスタを流れる電流を取り出し、第１のカレントミラー回路の出力電流と第２のカレントミラー回路の出力電流の差電流を差動増幅回路のシングル出力電流として取り出すようにしたことを特徴とする。
【００２９】
第８の発明は、第７の発明において、差動増幅回路のシングル出力電流を信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする。
【００３０】
第９の発明は、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第１の端子に電流増幅型のカレントミラー回路を接続し、第２の端子と第３の端子との間にソース抵抗を接続し、センサ素子の出力を電流増幅型のカレントミラー回路により電流増幅させて出力させるようにしたことを特徴とする。
【００３１】
第１０の発明は、第９の発明において、電流増幅型のカレントミラー回路からの電流出力を電流電圧変換回路により信号電圧に変換し、バッファ回路に送るようにしたことを特徴とする。
【発明の効果】
【００３２】
第１の発明によれば、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出するようにしているので、第１の電界効果トランジスタのゲートと、接地とを、それぞれ分離して出力することができ、付加回路を接続して、消費電流の低減を図り、ダイナミックレンジを低下させることなく、電圧増幅率を上げることができる。
【００３３】
第２の発明によれば、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第２の端子に第２の電界効果トランジスタのソースを接続し、第１の電界効果トランジスタと第２の電界効果トランジスタとにより差動増幅回路を構成し、センサ素子の出力を差動増幅回路により増幅させて出力させるようにしているので、電圧増幅率を上げ、消費電流の低減を図ることができる。
【００３４】
第３の発明によれば、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に抵抗を接続することで、第１の電界効果トランジスタのソースと第２の電界効果トランジスタとからなる差動増幅回路に定電流を流すことができる。
【００３５】
第４の発明によれば、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地間に定電流源を接続することで、第１の電界効果トランジスタのソースと第２の電界効果トランジスタとからなる差動増幅回路に定電流を流すことができる。
【００３６】
第５の発明によれば、第１の電界効果トランジスタ及び／又は第２の電界効果トランジスタのドレインに負荷抵抗を接続し、負荷抵抗により差動増幅回路の出力電圧を取り出すことで、差動増幅器の電圧出力を取り出すことができる。
【００３７】
第６の発明によれば、差動増幅回路の電圧出力からカップリングコンデンサにより信号電圧を取り出し、バッファ回路に送るようにしたことを特徴とする。
【００３８】
第７の発明によれば、第１の電界効果トランジスタ及び第２の電界効果トランジスタのドレインに、第１のカレントミラー回路及び第２のカレントミラー回路からなる能動負荷を接続し、第１のカレントミラー回路により第１の電界効果トランジスタを流れる電流を取り出し、第２のカレントミラー回路により第２の電界効果トランジスタを流れる電流を取り出し、第１のカレントミラー回路の出力電流と第２のカレントミラー回路の出力電流の差電流を差動増幅回路のシングル出力電流として取り出すようにしているので、差動増幅器の電流出力を取り出すことができる。
【００３９】
第８の発明によれば、差動増幅回路のシングル出力電流を得るようにして信号電圧を次段のバッファ回路に送ることで、カップリングコンデンサを用いずに、信号電圧を次段のバッファ回路に送ることができ、周波数特性が改善される。
【００４０】
第９の発明によれば、第１の電界効果トランジスタのゲートと接地ライン間に、静電容量型のセンサ素子を接続し、第１の電界効果トランジスタのドレインから第１の端子を導出し、第１の電界効果トランジスタのソースから第２の端子を導出し、接地ラインから第３の端子を導出してセンサユニットを構成し、第１の端子に電流増幅型のカレントミラー回路を接続し、第２の端子と第３の端子との間にソース抵抗を接続し、センサ素子の出力を電流増幅型のカレントミラー回路により電流増幅させて出力させるようにしているので、電圧増幅率を下げることなく、消費電流の低減を図ることができる。
【００４１】
第１０の発明によれば、電流増幅型のカレントミラー回路からの電流出力を電流電圧変換回路により信号電圧に変換し、バッファ回路に送るようにすることで、カップリングコンデンサを用いずに、信号電圧を次段のバッファ回路に送ることができ、周波数特性が改善できる。
【発明を実施するための最良の形態】
【００４２】
第１実施形態．
以下、本発明の実施形態について図面を参照しながら説明する。図１は、本発明の第１実施形態のエレクトリック・コンデンサ・マイクロフォン・ユニット１を示すものである。本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１では、図１に示すように、電界効果トランジスタ１１のゲートと接地ライン１２との間に、ＥＣＭ（エレクトリック・コンデンサ・マイクロフォン）エレメント１３と、ゲート抵抗１４と、ダイオード１５とが接続される。ＦＥＴ１１のドレインが端子２１に接続され、ＦＥＴ１１のソースが端子２２に接続され、接地ライン１２が端子２３に接続される。
【００４３】
ＥＣＭエレメント１３は、音圧による圧力の変化を静電容量の変化として受け、音圧信号を出力する。なお、同様の原理を用いたセンサとしては、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサ等がある。この例では、センサ素子としてＥＣＭエレメント１３を用い、エレクトリック・コンデンサ・マイクロフォン・ユニット１の構成としているが、他の静電容量型のセンサユニットも同様に構成できる。
【００４４】
抵抗１４はＦＥＴ１１のゲートにバイアスを与えるためのゲート抵抗、ダイオード１５はゲートに印可される過大信号をバイパスさせるための保護用ダイオードである。
【００４５】
本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１は、このように、ＦＥＴ１１のソースと、接地ライン１２とを離し、ＦＥＴ１１のソースと接地ライン１２とから端子２２及び端子２３をそれぞれ別々に導出するようにしている。このように、ＦＥＴ１１のソースから導出される端子２２と、接地ライン１２から導出される端子２３とを別々に設けることにより、以下に述べるような付加回路を付加して、消費電力の低減を図り、所望の増幅度を得ることが可能になる。図１に示すエレクトリック・コンデンサ・マイクロフォン・ユニット１に付加回路を接続した実施形態について、以下に説明する。
【００４６】
第２実施形態．
図２は、本発明の第２実施形態のセンサ信号処理回路を示すものである。この例では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と同様な特性のＦＥＴ３１を外部から付加し、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と、外部から付加したＦＥＴ３１とから、差動増幅回路を構成するようにしている。本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１は、上述のように、ＦＥＴ１１のソースと接地ライン１２とから端子２２及び端子２３をそれぞれ別々に導出しているので、このように、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１に、外部のＦＥＴ３１を付加して、差動増幅回路を構成することが可能となる。
【００４７】
図２において、エレクトリック・コンデンサ・マイクロフォン・ユニット１の端子２２は、ＦＥＴ３１のソースに接続されると共に、抵抗３３を介して接地される。抵抗３３は、差動増幅回路の定電流源を作るためのものである。端子２３は接地される。端子２１は、抵抗３２を介して、電源ＶＤＤに接続される。
【００４８】
ＦＥＴ３１のゲートと接地間に、抵抗３４が接続される。抵抗３４はバイアスを与えるためのゲート抵抗であり、抵抗３４の抵抗値は、エレクトリック・コンデンサ・マイクロフォン・ユニット１内の抵抗１４と同様のものが用いられる。ＦＥＴ３１のドレインは、抵抗３５を介して電源ＶＤＤに接続される。端子２１と抵抗３２の接続点から出力端子３６が導出され、ＦＥＴ３１のドレインと抵抗３５の接続点から出力端子３７が導出される。
【００４９】
このように、この実施形態では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と同様な特性のＦＥＴ３１を用意し、このＦＥＴ３１のソースを端子２２に接続することで、ＦＥＴ１１及びＦＥＴ３１からなる差動増幅回路を構成するようにしている。ＥＣＭエレメント１３の出力は、ＦＥＴ１１及びＦＥＴ３１からなる差動増幅回路により増幅されて、出力端子３６及び３７から出力される。なお、この例では、ＦＥＴ１１及びＦＥＴ３１からなる差動増幅回路の出力は、出力端子３６及び３７から、差動の電圧出力で出力される。
【００５０】
このような構成では、ＦＥＴ１１とＦＥＴ３１とが差動増幅回路として動作するので、電圧増幅率は以下のようになる。相互コンダクタンスｇｍは、（６）式で表すことができる。ＶＴは熱電圧であり、この熱電圧ＶＴは、電荷量ｑと、ボルツマン定数ｋ、絶対温度Ｔを用いて（７）式で表すことができる。
【００５１】
【数３】
2006033091.tif 000005
上式に示すように、差動増幅回路を構成すると、供給する電流値が小さくても、大きなコンダクタンスｇｍを得ることができ、電圧増幅率が大きくなる。このことは、電圧増幅率が同じであれば、供給する電流が少なくて良いということになり、結果的に、電圧増幅率を一定にした場合、従来技術に比べて、低消費電力を図ることができる。
【００５２】
第３実施形態．
なお、上述の例では、ＦＥＴ１１及びＦＥＴ３１のソースと接地間に抵抗３３を接続し、この抵抗３３を、ＦＥＴ１１とＦＥＴ３１とからなる差動増幅回路のエミッタの定電流源としていたが、図３に示すように、ＦＥＴ１１のソースと接地間に定電流源３８を接続するようにしてもよい。
【００５３】
第４実施形態．
図４は本発明の第４実施形態を示すものである。この実施形態は、図２に示すセンサ信号処理回路の次段にインターフェース回路を設けるようにしたものである。なお、図４において、図２と同一部分については、同一符号を付し、その説明を省略する。
【００５４】
図４において、抵抗３２と端子２１との接続点からは、ＦＥＴ１１とＦＥＴ３１とからなる差動増幅回路の電圧出力が得られる。この抵抗３２と端子２１との接続点は、カップリングコンデンサ４１を介して、演算増幅回路４２の非反転入力端子に接続される。また、演算増幅回路４２の非反転入力端子には、抵抗４３を介して、リファレンス電圧Ｖｒｅｆが与えられる。演算増幅回路４２の出力端子と反転入力端子との間に、フィードバック抵抗４４が接続される。演算増幅回路４２の出力端子から、出力端子４５が導出される。
【００５５】
図２に示すセンサ信号処理回路では、ＦＥＴ１１とＦＥＴ３１とが差動増幅回路として動作するので、抵抗３２の抵抗値を大きくしなくても、十分な利得を得ることができる。このため、出力直流電圧が下がらず、ダイナミックを広くとることができる。
【００５６】
第５実施形態．
図５は本発明の第５実施形態のセンサ信号処理回路を示すものである。この例では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と同様な特性のＦＥＴ５１を外部から付加し、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と、外部から付加したＦＥＴ５１とから、差動増幅回路を構成するようにしている。そして、この差動増幅回路に対する負荷回路として、カレントミラー回路を用いたアクティブ負荷を接続し、更に、差動出力をシングル出力に変換して、電流で出力させるようにしている。
【００５７】
図５において、エレクトリック・コンデンサ・マイクロフォン・ユニット１の端子２２には、ＦＥＴ５１のソースが接続される。ＦＥＴ５１のソースと接地間に、定電流源５３が接続される。端子２３は接地される。ＦＥＴ５１のゲートと接地間には、抵抗５４が接続される。抵抗５４はバイアスを与えるためのゲート抵抗であり、エレクトリック・コンデンサ・マイクロフォン・ユニット１内の抵抗１４の抵抗値と同様のものが用いられる。
【００５８】
端子２１は、ＰＮＰ型トランジスタ６１のコレクタに接続される。トランジスタ６１のベースとそのコレクタとが接続され、トランジスタ６１のベースとＰＮＰ型トランジスタ６２のベースとが共通接続され、トランジスタ６１及びトランジスタ６２によりカレントミラー回路が構成される。トランジスタ６１及び６２のエミッタは電源Ｖｃｃに接続される。
【００５９】
ＦＥＴ５１のドレインは、ＰＮＰ型トランジスタ６３のコレクタに接続される。トランジスタ６３のベースとそのコレクタとが接続され、トランジスタ６３のベースとＰＮＰ型トランジスタ６４のベースとが共通接続され、トランジスタ６３及びトランジスタ６４によりカレントミラー回路が構成される。トランジスタ６３及び６４のエミッタは電源Ｖｃｃに接続される。
【００６０】
トランジスタ６４のコレクタは、ＮＰＮ型トランジスタ６５のコレクタに接続される。トランジスタ６２のコレクタは、ＮＰＮ型トランジスタ６６のコレクタに接続される。
【００６１】
トランジスタ６５のベースとそのコレクタとが接続され、トランジスタ６５のベースとトランジスタ６６のベースとが共通接続され、トランジスタ６５及びトランジスタ６６によりカレントミラー回路が構成される。トランジスタ６５及びトランジスタ６６のエミッタは接地される。
【００６２】
トランジスタ６２のコレクタとトランジスタ６６のコレクタとの接続点から、電流出力端子６７が導出される。
【００６３】
図５に示すセンサ信号処理回路では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１と、外部から付加したＦＥＴ５１とから、差動増幅回路が構成される。この差動増幅回路に対して、トランジスタ６１及びトランジスタ６２からなるカレントミラー回路と、トランジスタ６３及びトランジスタ６４からなるカレントミラー回路とがアクティブ負荷として接続される。そして、トランジスタ６２と、トランジスタ６６とを直列に接続し、トランジスタ６２とトランジスタ６６の接続点から出力端子６７を導出することにより、この差動出力をシングル出力に変換して、電流で出力させるようにしている。
【００６４】
つまり、定電流源５３の電流をＩとし、信号電流をｉとすると、ＦＥＴ１１には（Ｉ／２＋ｉ）なる電流が流れ、ＦＥＴ５１には（Ｉ／２−ｉ）なる電流が流れる。
【００６５】
ＦＥＴ１１に（Ｉ／２＋ｉ）なる電流が流れると、ＦＥＴ１１に直列に接続されているトランジスタ６１に、（Ｉ／２＋ｉ）なる電流が流れる。トランジスタ６１とトランジスタ６２はカレントミラー回路を構成しているので、トランジスタ６１に（Ｉ／２＋ｉ）なる電流が流れると、トランジスタ６２には、それと同様の（Ｉ／２＋ｉ）なる電流が流れる。
【００６６】
ＦＥＴ５１に（Ｉ／２−ｉ）なる電流が流れると、ＦＥＴ５１に直列に接続されているトランジスタ６３に、（Ｉ／２−ｉ）なる電流が流れる。トランジスタ６３とトランジスタ６４はカレントミラー回路を構成しているので、トランジスタ６３に（Ｉ／２−ｉ）なる電流が流れると、トランジスタ６４には、それと同様の（Ｉ／２−ｉ）なる電流が流れる。トランジスタ６４とトランジスタ６５とは直列に接続されているので、トランジスタ６４に（Ｉ／２−ｉ）なる電流が流れると、トランジスタ６５には、（Ｉ／２−ｉ）なる電流が流れる。
【００６７】
トランジスタ６５とトランジスタ６６はカレントミラー回路を構成しているので、トランジスタ６５に（Ｉ／２−ｉ）なる電流が流れると、トランジスタ６６に（Ｉ／２−ｉ）なる電流が流れる。
【００６８】
トランジスタ６２を流れる電流は、電流出力端子６７から出力される電流Ｉｏｕｔと、トランジスタ６６を流れる電流との和になる。トランジスタ６２を流れる電流は（Ｉ／２＋ｉ）であり、トランジスタ６６を流れる電流は（Ｉ／２−ｉ）であるから、
（Ｉ／２＋ｉ）＝Ｉｏｕｔ＋（Ｉ／２−ｉ）
となり、出力電流Ｉｏｕｔは、
Ｉｏｕｔ＝（Ｉ／２＋ｉ）−（Ｉ／２−ｉ）＝２ｉ
となる。
【００６９】
このように、図５に示すセンサ信号処理回路では、電流出力端子６７からは、ＦＥＴ１１及びＦＥＴ５１からなる差動増幅回路の出力は、シングル出力に変換され、電流出力で出力される。
【００７０】
なお、上述の例では、バイポーラトランジスタを用いた一般的なカレントミラー回路を用いているが、ＦＥＴのカレントミラー回路や、ウィルソン型のカレントミラー回路を用いるようにしてもよい。
【００７１】
第６実施形態．
図６は本発明の第６実施形態を示すものである。この実施形態は、図５に示すセンサ信号処理回路の次段にインターフェース回路を設けるようにしたものである。なお、図６において、図５と同一部分については、同一符号を付し、その説明を省略する。
【００７２】
図６において、トランジスタ６２とトランジスタ６６との接続点からは、差動増幅回路の出力が電流で得られる。トランジスタ６２とトランジスタ６６との接続点は、演算増幅回路７２の非反転入力端子に接続されると共に、抵抗７３を介して、リファレンス電圧Ｖｒｅｆが与えられる。演算増幅回路７２の出力端子と反転入力端子との間に、フィードバック抵抗７４が接続される。演算増幅回路７２の出力端子から出力端子７５が導出される。
【００７３】
前述したように、図５に示すセンサ信号処理回路では、ＦＥＴ１１及びＦＥＴ５１からなる差動増幅回路の出力は、シングル出力に変換され、電流で出力される。この電流出力は、図６において、抵抗７３により電流−電圧変換され、バッファとなる演算増幅回路７２に送られる。トランジスタ６２とトランジスタ６３との接続点からの出力は、信号電流のみであるから、カップリングコンデンサは不要である。カップリングコンデンサが不要であるから、低域の周波数特性が改善される。
【００７４】
また、この構成では、電圧増幅率は、電流出力を電圧に変換する抵抗７３の値により決まる。そして、中心電圧は、リファレンス電圧Ｖｒｅｆにより設定される。よって、任意の中心電圧を設定して、任意の電圧増幅率のセンサ出力を得ることができる。また、電圧増幅率を大きくするために、抵抗７３の値を大きくしても、電源電圧の低下は生じない。このことから、電源電圧の降下によるダイナミックレンジの低下をもたらすことがない。
【００７５】
第７実施形態．
図７は本発明の第７実施形態のセンサ信号処理回路を示すものである。この例では、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１のソースと接地間に電流制限抵抗８１を接続して、消費電流の低減を図るようにしている。本発明が適用されたエレクトリック・コンデンサ・マイクロフォン・ユニット１は、前述したように、ＦＥＴ１１のソースと接地ライン１２とから端子２２及び端子２３をそれぞれ別々に導出しているので、このように、エレクトリック・コンデンサ・マイクロフォン・ユニット１内のＦＥＴ１１のソースと接地間に、電流制限用の抵抗８１を接続することが可能となる。
【００７６】
図７において、エレクトリック・コンデンサ・マイクロフォン・ユニット１の端子２２と端子２３との間に、抵抗８１が接続される。端子２３は接地される。
【００７７】
端子２１と電源Ｖｃｃとの間に、定電流源８２が接続されると共に、ＰＮＰ型トランジスタ８３が接続される。トランジスタ８３のベースとそのコレクタとが接続されると共に、トランジスタ８３のベースは、Ｎ個のＰＮＰ型トランジスタ８４−１〜８４−ｎのベースに接続される。トランジスタ８４−１〜８４−ｎのベースは電源Ｖｃｃに接続される。トランジスタ８４−１〜８４−ｎのコレクタは、電流出力端子８５に接続される。
【００７８】
この例では、ＦＥＴ１１からなるソース接地型の増幅回路で、ＥＣＭエレメント１３の出力を増幅するようにしている。ＦＥＴ１１のソースと接地間には、電流制限用の抵抗８１が接続されるため、消費電力の低下が図れる。また、抵抗８１が接続されるため、ＦＥＴ１１を流れる電流値が小さくなり、（２）式より、相互コンダクタンスｇｍの値が小さくなり、その結果、電圧増幅率が低下する。そこで、この例では、カレントミラー回路を構成するトランジスタの比をＮ倍にすることで、電流増幅させるようにしている。
【００７９】
つまり、定電流源８２とトランジスタ８３とは並列に接続されており、ＦＥＴ１１には、定電流源８２を流れる電流Ｉ１とトランジスタ８３を流れる電流ｉとの和電流（Ｉ１＋１）が流れる。定電流源８２は定電流Ｉ１であるから、トランジスタ８３に流れる電流は信号電流ｉのみになる。すなわち、定電流源８２とトランジスタ８３とを並列に接続することで、トランジスタ８３に信号電流のみを流すことができる。
【００８０】
トランジスタ８３と、トランジスタ８４−１〜８４−ｎとはカレントミラー回路を構成しているので、トランジスタ８３に信号電流ｉが流れると、トランジスタ８４−１〜８４−ｎには、（ｎ×ｉ）の電流が流れる。このように、トランジスタ８４−１〜８４−ｎには、信号電流ｉのｎ倍の電流を流すことができる。この電流が出力電流として、電流出力端子８５から得られる。なお、ここでは、ｎ個のトランジスタ８４−１〜８４−ｎとしているが、トランジスタ８３のｎ倍のサイズのトランジスタ８４を用いるようにしてもよい。
【００８１】
第８実施形態．
図８は本発明の第８実施形態を示すものである。この実施形態は、図７に示すセンサ信号処理回路の次段にインターフェース回路を設けるようにしたものである。なお、図８において、図７と同一部分については、同一符号を付し、その説明を省略する。
【００８２】
図８において、トランジスタ８４−１〜８４−ｎのコレクタからは、ＦＥＴ１１からなるソース接地型増幅回路の出力が電流で得られる。トランジスタ８４−１〜８４−ｎのコレクタは、演算増幅回路９２の非反転入力端子に接続されると共に、抵抗９３を介して、リファレンス電圧Ｖｒｅｆが与えられる。演算増幅回路９２の出力端子と反転入力端子との間に、フィードバック抵抗９４が接続される。演算増幅回路９２の出力端子から出力端子９５が導出される。
【００８３】
図８に示すセンサ信号処理回路では、トランジスタ８４−１〜８４−ｎのコレクタからは、ＦＥＴ１１からなるソース接地型増幅回路の出力が電流で得られ、この電流出力は、抵抗９３により電流−電圧変換され、バッファとなる演算増幅回路９２に送られる。トランジスタ８４−１〜８４−ｎのコレクタからの出力は信号電流のみであるから、カップリングコンデンサは不要である。カップリングコンデンサが不要であるから、低域の周波数特性が改善される。
【００８４】
また、この構成では、電圧増幅率は、電流出力を電圧に変換する抵抗９３の値により決まる。そして、中心電圧は、リファレンス電圧Ｖｒｅｆにより設定される。よって、任意の中心電圧を設定して、任意の電圧増幅率のセンサ出力を得ることができる。また、電圧増幅率を大きくするために、抵抗９３の値を大きくしても、電源電圧の低下は生じない。このことから、電源電圧の降下によるダイナミックレンジの低下をもたらすことがない。
【００８５】
本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【産業上の利用可能性】
【００８６】
本発明は、エレクトリック・コンデンサ・マイクロフォン、圧力センサ、セキュリティ・センサ、高低差センサ、加速度センサ、生体信号センサなど、静電容量型のセンサ素子に用いることができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１実施形態のセンサユニットの構成を示す接続図である。
【図２】本発明の第２実施形態のセンサ信号処理回路の構成を示す接続図である。
【図３】本発明の第３実施形態のセンサ信号処理回路の構成を示す接続図である。
【図４】本発明の第４実施形態のセンサ信号処理回路の構成を示す接続図である。
【図５】本発明の第５実施形態のセンサ信号処理回路の構成を示す接続図である。
【図６】本発明の第６実施形態のセンサ信号処理回路の構成を示す接続図である。
【図７】本発明の第７実施形態のセンサ信号処理回路の構成を示す接続図である。
【図８】本発明の第８実施形態のセンサ信号処理回路の構成を示す接続図である。
【図９】従来のセンサユニットの構成を示す接続図である。
【図１０】従来のセンサ信号処理回路の構成を示す接続図である。
【図１１】ゲート電圧のドレイン電流との関係を示すグラフである。
【図１２】インターフェース回路を接続したときの従来のセンサ信号処理回路の構成を示す接続図である。
【符号の説明】
【００８８】
１  エレクトリック・コンデンサ・マイクロフォン・ユニット
１１ ＦＥＴ
１２ 接地ライン
１３ ＥＣＭエレメント
１４ 抵抗
１５ ダイオード
２１〜２３ 端子
３２ 抵抗
３１  ＦＥＴ
３３〜３５  抵抗
３６、３７  出力端子
３８ 定電流源
４１ カップリングコンデンサ
４２ 演算増幅回路
４５ 出力端子
５１  ＦＥＴ
５３ 定電流源
５４ 抵抗
６１〜６６  トランジスタ
６７ 電流出力端子
７２ 演算増幅回路
８１ 電流制限抵抗
８２ 定電流源
８３、８４  トランジスタ
８５ 電流出力端子
９２ 演算増幅回路
【図１】
2006033091.tif 000006
【図２】
2006033091.tif 000007
【図３】
2006033091.tif 000008
【図４】
2006033091.tif 000009
【図５】
2006033091.tif 000010
【図６】
2006033091.tif 000011
【図７】
2006033091.tif 000012
【図８】
2006033091.tif 000013
【図９】
2006033091.tif 000014
【図１０】
2006033091.tif 000015
【図１１】
2006033091.tif 000016
【図１２】
2006033091.tif 000017