(57)【要約】【課題】電子シャッタ動作により確実に情報電荷を排出させる。【解決手段】一導電型の半導体基板９の表面領域に行列状に形成された複数の画素と、半導体基板９の表面上に所定数毎が組として制御される複数の転送電極３０−１〜３０−３とが形成され、半導体基板９の表面領域に半導体基板９と同導電型で半導体基板よりも高ドーピング濃度のＮウェル１２と、転送電極３０−１〜３０−３の組毎に、転送電極３０−２の下に半導体基板９と逆導電型で半導体基板９よりも高ドーピング濃度のＰウェル１１とが形成されている固体撮像素子によって上記課題を解決できる。【選択図】図４
2006049378.tif 000002
【特許請求の範囲】
【請求項１】
一導電型の半導体基板の表面領域に行列状に形成された複数の画素と、
前記半導体基板の表面上に配置され、連続して配置された所定数毎が前記画素と対応付けられた組として制御される複数の転送電極と、を備え、
外部からの光を受けて発生させた情報電荷を前記転送電極に印加する電圧を制御することによって転送する固体撮像素子であって、
前記半導体基板の表面領域に前記半導体基板と同導電型で前記半導体基板よりも高ドーピング濃度の第１の不純物層と、
前記転送電極の組毎に、前記所定数より少ない転送電極の下に前記半導体基板と逆導電型で前記半導体基板よりも高ドーピング濃度の第２の不純物領域と、
が形成されていることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記第２の不純物領域は、前記半導体基板の表面から前記第１の不純物層よりも深部に設けられていることを特徴とする固体撮像素子。
【請求項３】
請求項１又は２に記載の固体撮像素子において、
前記転送電極の延伸方向に交差するように互いに所定の間隔を設けて前記半導体基板の表面領域に形成された分離領域を備え、
前記分離領域における前記半導体基板の最表面領域は前記半導体基板と逆導電型であることを特徴とする固体撮像素子。
【請求項４】
請求項１に記載の固体撮像素子において、
情報電荷の発生時と転送時には、前記所定数より少ない転送電極には所定の電位を印加することを特徴とする固体撮像素子。
【請求項５】
請求項４に記載の固体撮像素子において、
情報電荷の発生時と転送時には、前記所定数より少ない転送電極を除いた転送電極には、２相のクロックパルスのいずれか１つが印加されることを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低い電圧により情報電荷の排出を可能とした固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ固体撮像素子は、デジタルカメラ、デジタルビデオ等に組み込まれる撮像素子として広く利用されるようになっている。近年、特にノイズの発生が少ない高画質の画像を撮像できるＣＣＤ固体撮像素子が求められている。
【０００３】
フレーム転送方式のＣＣＤ固体撮像素子は、図８に示すように、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。撮像部２ｉは、垂直方向（図８の縦方向）に互いに平行に延伸された複数のシフトレジスタからなる垂直シフトレジスタを備える。各シフトレジスタの各ビットはそれぞれ２次元行列として配置され、外部からの光を受けて情報電荷を発生するように構成されている。蓄積部２ｓも、垂直方向（図８の縦方向）に互いに平行に延伸された複数のシフトレジスタからなる垂直シフトレジスタを備える。蓄積部２ｓの垂直シフトレジスタは撮像部２ｉの垂直シフトレジスタに連続して形成されており、外部からの光が入射しないように遮光されている。蓄積部２ｓの各シフトレジスタの各ビットが情報電荷を蓄積する蓄積画素として機能する。水平転送部２ｈは、水平方向（図８の横方向）に延伸して配置される水平シフトレジスタを含んで構成される。水平シフトレジスタの各ビットに蓄積部２ｓの各シフトレジスタの出力が接続される。出力部２ｄは、水平転送部２ｈの水平シフトレジスタから転送されてくる電荷を一時的に蓄積する容量及びその容量に蓄積された電荷を排出するリセットトランジスタを含んで構成される。
【０００４】
撮像部２ｉでは、外部から入射された光によって、各ビットで光電変換が行われて情報電荷が生成される。撮像部２ｉにおいて生成された情報電荷の２次元配列は、撮像部２ｉの垂直シフトレジスタにより蓄積部２ｓに高速で転送される。これにより、１フレーム分の情報電荷が蓄積部２ｓの垂直シフトレジスタに保持される。その後、情報電荷は１行分ずつ蓄積部２ｓから水平転送部２ｈへ転送される。さらに、情報電荷は１画素単位で水平転送部２ｈから出力部２ｄへ転送される。出力部２ｄは１画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。
【０００５】
図９に、撮像部２ｉ及び蓄積部２ｓの垂直シフトレジスタの構成を示す。図９（ａ）は従来の撮像部２ｉの一部を示す模式的な平面図、図９（ｂ）及び図９（ｃ）はそれぞれＡ−Ａ線及びＢ−Ｂ線に沿った側断面図である。
【０００６】
垂直シフトレジスタは以下のように形成される。Ｎ型半導体基板９内にＰウェル（ＰＷ）１１が形成され、その上にＮウェル１２が形成される。すなわち、Ｎ型の半導体基板９に、Ｐ型の不純物が添加されたＰウェル１１が形成される。このＰウェル１１の表面領域に、Ｎ型の不純物が高濃度に添加されたＮウェル１２が形成される。
【０００７】
また、垂直シフトレジスタのチャネル領域間を分離するために分離領域１４が設けられる。Ｎウェル１２に、所定の間隔をもって互いに平行にＰ型の不純物をイオン注入することによってＰ型不純物領域からなる分離領域１４が形成される。Ｎウェル１２は、隣接する分離領域１４によって電気的に区画され、分離領域１４に挟まれた領域が情報電荷の転送経路であるチャネル領域２２となる。分離領域１４は、隣接するチャネル領域の間にポテンシャル障壁を形成し、各チャネル領域２２を電気的に分離する。
【０００８】
半導体基板９の表面上には絶縁膜１３が成膜される。この絶縁膜１３を介してチャネル領域２２の延伸方向に直交するように、ポリシリコン膜からなる複数の転送電極２４が互いに平行に配置される。隣接する３つの転送電極２４−１，２４−２，２４−３の組が１つの画素に相当する。
【０００９】
図１０に、撮像時におけるチャネル領域２２に沿ったＮウェル１２内のポテンシャル分布の様子を示す。縦軸が各位置でのポテンシャルを示し、下が正電位側、上が負電位側となる。撮像時には、１組の転送電極２４のうち１つの転送電極２４−２をオン状態にしてその転送電極２４−２下のチャネル領域２２にポテンシャル井戸５０を形成し、残りの転送電極２４−１，２４−３をオフ状態にすることによりオン状態の転送電極下のポテンシャル井戸５０に情報電荷を蓄積する。転送時には、例えば、隣接する３つの転送電極２４−１，２４−２，２４−３の組み合わせ毎に３相の転送クロックφ1〜φ3が印加され、転送電極２４−１，２４−２，２４−３の下にあるチャネル領域２２のポテンシャルが制御されて情報電荷が転送される。
【００１０】
また、撮像時に情報電荷が蓄積される領域において欠陥準位を正孔で終端させることによって、撮像時の暗電流の発生を低減し、画像信号に重畳されるノイズを抑制したＣＣＤ固体撮像素子の構造が開示されている。図１１は撮像部２ｉの一部を示す模式的な平面図、図１２はＣ−Ｃ線に沿った側断面図、図１３はＤ−Ｄ線に沿った側断面図、図１４はＥ−Ｅ線に沿った側断面図を示している。なお、蓄積部２ｓについても撮像部２ｉと同様の構造とすることができる。
【００１１】
このＣＣＤ固体撮像素子では、１画素を構成する転送電極３０の１つが形成された領域下の半導体基板９の最表面領域に高ドーピング濃度のＮ+型領域１６が形成される。図１１〜図１４の例では、転送電極３０−２下の半導体基板９の最表面にＮ+型領域１６を形成している。
【００１２】
ＣＣＤ固体撮像素子は、外部から入射してくる光を受け、撮像時において撮像部２ｉの転送電極３０−２下に情報電荷を蓄積する。
【００１３】
図１５に撮像時及び転送時のタイミングチャートを示す。クロックパルスφ1，φ2，φ3は、それぞれ転送電極３０−１，３０−２，３０−３に印加されるパルス信号である。基板領域１０には、基板電位Ｖsubが印加される。また、図１６及び図１７に撮像時及び情報電荷の転送時におけるＸ−Ｘ線，Ｙ−Ｙ線，Ｚ−Ｚ線（図１４参照）に沿った深さ方向のポテンシャル分布をそれぞれ示す。横軸は半導体基板９の表面からの深さを示し、また縦軸が各位置でのポテンシャルを示し、下が正電位側、上が負電位側となる。また、図１８に情報電荷の転送方向に沿ったチャネル領域２２のポテンシャル井戸の時間変化を示す。横軸が時間を示し、縦軸が各位置でのポテンシャルを示し、下が正電位側、上が負電位側となる。
【００１４】
時刻ｔ0において電子シャッタ動作を行い、不要な電荷を排出する。その後、時刻ｔ1から撮像が開始される。時刻ｔ2では、基板電位Ｖsubは７Ｖ程度の正電位に設定されると共に、転送電極３０−１〜３０−３に印加されるクロックパルスφ1，φ2，φ3がそれぞれ約−７Ｖ程度の負電位に設定される。このとき、図１６に示すように、転送電極３０−１及び転送電極３０−３の下のＸ−Ｘ線及びＺ−Ｚ線に沿ったポテンシャルは基板表面から基板深部に向けてなだらかに下がるラインＬ１のような分布となる。一方、転送電極３０−２の下のＹ−Ｙ線に沿ったポテンシャルは、表面領域からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ２のような分布となる。転送電極３０−２の下にポテンシャル井戸４０が形成され、図１８（ａ）に示すように、撮像時に外部から入射する光によって発生した情報電荷はポテンシャル井戸４０に蓄積される。
【００１５】
時刻ｔ3からは情報電荷の転送が開始される。時刻ｔ4では、クロックパルスφ3が７Ｖ程度の正電位に設定される。このとき、図１７に示すように、転送電極３０−３下のＺ−Ｚ線に沿ったポテンシャルは、基板表面からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ３のような分布となる。すなわち、Ｎウェル１２内にポテンシャル井戸４２が形成される。また、転送電極３０−２下のＹ−Ｙ線に沿ったポテンシャルも、図１７に示すように、表面領域からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ４のような分布を維持する。すなわち、転送電極３０−２の下にはポテンシャル井戸４０が形成される。一方、転送電極３０−１下のＸ−Ｘ線に沿ったポテンシャルは基板表面から基板深部に向けてなだらかに下がるラインＬ５のような分布となる。クロックパルスφ3を適切に調整することによって、ポテンシャル井戸４０よりもポテンシャル井戸４２が深くなるようにすることができ、図１８（ｂ）に示すように、ポテンシャル井戸４０に蓄積されていた情報電荷が転送電極３０−３下に形成されたポテンシャル井戸４２に転送される。
【００１６】
時刻ｔ5では、クロックパルスφ1及びφ3が７Ｖ程度の正電位に設定される。このとき、図１７に示すように、転送電極３０−１，３０−３下のＸ−Ｘ線、Ｚ−Ｚ線に沿ったポテンシャルは共に、基板表面からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ３のような分布となる。すなわち、転送電極３０−１，３０−３の下にポテンシャル井戸４２が形成される。また、転送電極３０−２の下のＹ−Ｙ線に沿ったポテンシャルは時刻ｔ4と同様にラインＬ４のと同様の分布となる。クロックパルスφ1，φ3を適切に調整することで、ポテンシャル井戸４０よりもポテンシャル井戸４２が深くなるようにすることができ、図１８（ｃ）に示すように、情報電荷が転送電極３０−１，３０−３下に形成されたポテンシャル井戸４２に蓄積される。
【００１７】
時刻ｔ6では、クロックパルスφ3が−７Ｖ程度の負電位に設定される。このとき、図１７に示すように、転送電極３０−１下のＸ−Ｘ線に沿ったポテンシャルは、Ｌ３のような分布に維持される。また、転送電極３０−２下のＹ−Ｙ線に沿ったポテンシャルも、図１７に示すように、ラインＬ４のような分布に維持される。一方、転送電極３０−３下のＺ−Ｚ線に沿ったポテンシャルは基板表面から基板深部に向けてなだらかに下がるラインＬ５のような分布となる。これによって、図１８（ｄ）に示すように、情報電荷が転送電極３０−３下から転送電極３０−１下に形成されたポテンシャル井戸４２に転送される。
【００１８】
時刻ｔ7では、撮像時の時刻ｔ2と同様に基板電位Ｖsubが正電位Ｖsub2に維持されると共に、転送電極３０−１，３０−３に印加されるクロックパルスφ1，φ3が負電位に設定される。これによって、図１８（ａ）に示すように、情報電荷が転送電極３０−１下から転送電極３０−２下のポテンシャル井戸４０に転送される。以降、時刻ｔ4〜ｔ7を繰り返すことによって情報電荷を転送電極３０−１，３０−２，３０−３の延伸方向に対して直交する転送方向に向けて転送することができる。
【００１９】
【特許文献１】特開平６−１１２４６７号公報
【特許文献２】特許第２５０７０２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ＣＣＤ固体撮像素子を用いて撮像を行う前には、半導体基板９に印加される電圧を大きく正電位に変更することによって、ポテンシャル井戸５０に蓄積されている情報電荷を半導体基板９の深部へと排出する電子シャッタ動作を行わせる。
【００２１】
しかしながら、上記従来のＣＣＤ固体撮像素子の構成では、基板電位Ｖsubを３５Ｖ〜４０Ｖ程度の非常に高い正電位に設定しなければポテンシャル井戸４０を完全に消滅させることができない。従って、撮像前に基板電位Ｖsubの設定を変更することによって撮像部２ｉに蓄積されている情報電荷を半導体基板９の深部へ排出する際に一度の電子シャッタの動作で総ての情報電荷を完全に排出させることが困難である。
【００２２】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決すべく、従来よりも低い電圧の印加により情報電荷を排出できる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明は、一導電型の半導体基板の表面領域に行列状に形成された複数の画素と、前記半導体基板の表面上に配置され、連続して配置された所定数毎が前記画素と対応付けられた組として制御される複数の転送電極と、を備え、外部からの光を受けて発生させた情報電荷を前記転送電極に印加する電圧を制御することによって転送する固体撮像素子であって、前記半導体基板の表面領域に前記半導体基板と同導電型で前記半導体基板よりも高ドーピング濃度の第１の不純物層と、前記転送電極の組毎に、前記所定数より少ない転送電極の下に前記半導体基板と逆導電型で前記半導体基板よりも高ドーピング濃度の第２の不純物領域と、が形成されていることを特徴とする。ここで、前記第２の不純物領域は、前記半導体基板の表面から前記第１の不純物層よりも深部に設けられていることが好適である。
【００２４】
また、いずれの態様においても、前記転送電極の延伸方向に交差するように互いに所定の間隔を設けて前記半導体基板の表面領域に形成された分離領域を備え、前記分離領域における前記半導体基板の最表面領域は前記半導体基板と逆導電型であることが好適である。
【００２５】
このとき、情報電荷の発生時と転送時には、前記所定数より少ない転送電極には所定の電位を印加することが好適である。より具体的には、情報電荷の発生時と転送時には、前記所定数より少ない転送電極を除いた転送電極には、２相のクロックパルスのいずれか１つが印加されることが好適である。
【発明の効果】
【００２６】
本発明によれば、ＣＣＤ固体撮像素子の各画素に蓄積された情報電荷をより確実に排出する電子シャッタ動作を可能とする。その結果、固体撮像素子で撮影された画像の品質を向上することができる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施の形態におけるＣＣＤ固体撮像素子では、電子シャッタの動作を複数回繰り返すことによって情報電荷を排出する。以下では、特徴部となる撮像部２ｉに限定して説明を行うが、蓄積部２ｓについても同様に構成することができる。
【００２８】
図１は撮像部２ｉの一部を示す模式的な平面図、図２はＦ−Ｆ線に沿った側断面図、図３はＧ−Ｇ線に沿った側断面図、図４はＨ−Ｈ線に沿った側断面図を示している。なお、蓄積部２ｓについても撮像部２ｉと同様の構造とすることができる。また、従来構造と同等の構成については同一の符号を付して説明を簡略する。
【００２９】
図１〜図４に示すように、撮像部２ｉは、Ｎ型の半導体基板９の表面領域に形成された複数のシフトレジスタから構成される。Ｎ型の半導体基板９の中層部に、Ｐ型の不純物が添加されることによってＮ型の基板領域１０上にＰウェル（ＰＷ）１１が形成される。本実施の形態では、Ｐウェル１１は、１画素を構成する転送電極３０の１つが形成される領域下のみに形成される。すなわち、Ｐウェル１１は、情報電荷の転送方向に対して不連続に形成される。本実施の形態のＣＣＤ固体撮像素子では、転送電極３０−２が形成される領域下にＰウェル１１を形成している。Ｐ型の不純物としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を用いることができる。Ｐ型ウェル１１のドーピング濃度は、半導体基板９のドーピング濃度よりも高くすることが好ましく、２×１０14／ｃｍ3以上２×１０15／ｃｍ3以下とすることが好適である。続いて、このＰウェル１１よりも半導体基板９の表面側に、Ｎ型の不純物が高濃度に添加されたＮウェル（ＮＷ）１２が形成される。Ｎウェル１２のドーピング濃度は、Ｐウェル１１のドーピング濃度と同程度とすることが好ましく、１×１０16／ｃｍ3以上１×１０17／ｃｍ3以下とすることが好適である。
【００３０】
Ｎウェル１２の表面領域には、所定の間隔をもって情報電荷の転送方向に沿って互いに平行にＰ型の分離領域１４が形成される。この分離領域１４のドーピング濃度は、Ｎウェル１２のドーピング濃度よりも高くすることが好ましく、１×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。分離領域１４により電気的に区画された領域が情報電荷を蓄積及び転送するためのチャネル領域２２となる。
【００３１】
さらに、Ｐウェル１１が形成された領域の少なくとも一部にオーバーラップする半導体基板９の最表面領域に高ドーピング濃度のＮ+型領域１６が形成される。本実施の形態のＣＣＤ固体撮像素子では、転送電極３０−２の下の半導体基板９の最表面にＮ+型領域１６を形成している。このように、Ｎ+型領域１６をＰウェル１１に完全にオーバーラップするように形成することがより好適である。Ｎ+型領域１６は、Ｎウェル１２のドーピング濃度よりも高くすることが好ましく、５×１０16／ｃｍ3以上５×１０17／ｃｍ3以下とすることが好適である。
【００３２】
半導体基板９の表面上には絶縁膜１３が成膜される。この絶縁膜１３上に分離領域１４の延伸方向に交差するように転送電極３０が互いに所定の間隔を空けて平行に配置される。隣接する３つの転送電極３０−１，３０−２，３０−３の組が１つの画素に相当する。本実施の形態では、Ｐウェル１１及びＮ+型領域１６が形成された領域に少なくとも一部が重なるように転送電極３０−２を配置している。絶縁膜１３は、シリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）等の半導体集積装置に用いられる絶縁材とすることができる。また、転送電極３０の材料は、ポリシリコン膜、金属膜、又はこれらの組み合わせとすることができる。
【００３３】
なお、Ｐウェル１１及びＮ+型領域１６は、転送電極３０を形成する前又は後に、フォトリソグラフィ技術等を利用してマスクを形成し、そのマスクを用いて所望の領域にＰ型又はＮ型の不純物をイオン注入することによって形成することができる。ただし、これに限定されるものではなく、半導体装置の製造方法として一般的に用いられている不純物の導入方法を用いることもできる。
【００３４】
本実施の形態におけるＣＣＤ固体撮像素子では、撮像時において撮像部２ｉの転送電極３０−２の下に情報電荷を蓄積する。次に、電子シャッタの動作を行う際のＣＣＤ固体撮像素子の制御方法について説明する。図５に電子シャッタ時のタイミングチャートを示す。クロックパルスφ1，φ2，φ3は、それぞれ転送電極３０−１，３０−２，３０−３に印加されるパルス信号である。基板領域１０には、基板電位Ｖsubが印加される。
【００３５】
図６及び図７に電子シャッタを行う際の撮像時及び情報電荷の転送時におけるＵ−Ｗ−Ｕ線及びＶ−Ｗ’−Ｖ線（図４参照）に沿った深さ方向のポテンシャル分布をそれぞれ示す。横軸は位置を示し、また縦軸が各位置でのポテンシャルを示し、下が正電位側、上が負電位側となる。
【００３６】
時刻ｔ0では、半導体基板９に２０Ｖ程度の正電位が印加される。転送電極３０−１，３０−２，３０−３には−６Ｖ程度のクロックパルスφ1，φ2，φ3が印加される。このとき、図７（ａ）に示すように、転送電極３０−２下のＵ−Ｗ−Ｕ線に沿ったポテンシャルは表面領域からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ３のような分布を保つ。これによって、転送電極３０−１下において情報電荷が半導体基盤９の深部へ排出される。
【００３７】
時刻ｔ1では、時刻ｔ0での電子シャッタ動作で排出できなかった残留電荷を転送電極３０−１と転送電極３０−３との中間に移動させる。基板電位Ｖsubは２０Ｖ程度の正電位である電位Ｖsub1に設定されると共に、転送電極３０−１，３０−３には７Ｖ程度のクロックパルスφ1，φ3が印加され、転送電極３０−２には−６Ｖ程度のクロックパルスφ2が印加される。これによって、図６（ａ）に示すように、転送電極３０−２下のＵ−Ｗ−Ｕ線に沿ったポテンシャルは表面領域からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ１のような分布となる。このときポテンシャル井戸４４は形成されないか、又は、極めて浅いものとなる。また、図６（ｂ）に示すように、転送電極３０−１及び転送電極３０−３の中間位置のＶ−Ｗ’−Ｖ線に沿ったポテンシャルも表面領域からＮウェル１２に向けてなだらかに下がり、一旦上昇し、基板領域１０に向けて再び下降するラインＬ２のような分布となる。すなわち、ポテンシャル井戸４６が形成される。
【００３８】
このとき、基板電位Ｖsubとクロックパルスφ1，φ2，φ3とを適切に調整することによって、ポテンシャル井戸４４の底よりもポテンシャル井戸４６の底が深くなるようにすることができる。これによって、情報電荷は転送電極３０−１，３０−３又はその間の位置に形成されるより深いポテンシャル井戸４６に集められる。
【００３９】
時刻ｔ2では、転送電極３０−１、転送電極３０−３又はその中間に集められた情報電荷を基板深部へ排出させる。時刻ｔ0と同様に、基板電位Ｖsubは２０Ｖ程度の正電位である電位Ｖsub1に維持し、転送電極３０−１，３０−２，３０−３には−６Ｖ程度のクロックパルスφ1，φ2，φ3を印加する。このとき、図７（ａ）に示すように、転送電極３０−２下のＵ−Ｗ−Ｕ線に沿ったポテンシャルは表面領域からＮウェル１２に向けてなだらかに下がり、その後Ｐウェル１１に向けて上昇し、基板領域１０に向けて再び下降するラインＬ３のような分布を保つ。一方、図７（ｂ）に示すように、転送電極３０−１及び転送電極３０−３の中間位置のＶ−Ｗ’−Ｖ線に沿ったポテンシャルは表面領域から基板深部へ向けてなだらかに下がるラインＬ４のような分布となる。すなわち、ポテンシャル井戸４６が消滅する。
【００４０】
従って、時刻ｔ1において転送電極３０−１，３０−３又はその中間位置に集められた情報電荷は半導体基板９の深部へ向けて排出される。その後、上記時刻ｔ1と時刻ｔ2との電子シャッタ動作を所定回数だけ繰り返す。これによって、従来の固体撮像素子より低い基板電位で電子シャッタ動作を行うことができ、撮像前に撮像部２ｉに残留する不要な情報電荷を略完全に排出することができる。
【００４１】
時刻ｔ3以降では撮像及び転送が行われる。基板電位Ｖsubが７Ｖ程度の正電位である基板電位Ｖsub2に変更され、上記従来技術の時刻ｔ0〜ｔ7と同様にクロックパルスφ1，φ2，φ3が印加されて撮像処理及び転送処理が行われる。このとき、従来技術と同様に、絶縁膜１３とＮ+型領域１６及びＮウェル１２との界面に存在する欠陥準位は正孔によって終端され、界面で発生する電子は減少し、撮像時における暗電流の発生による画像信号へのノイズの重畳を抑制する効果を得ることができる。さらに、撮像時に形成されるポテンシャル井戸を従来よりも深くすることができるので、撮像素子としての受光感度を高くすることもできる。加えて、転送電極３０−１，３０−３下へのブルーミングも抑制することができる。また、転送電極３０−１と転送電極３０−３との間隔を広げ、転送電極３０−２下に形成されるＰウェル１１及びＮ+型領域１６の領域を広くすることによって撮像時に蓄積できる情報電荷量を増加させることもできる。これにより、高感度かつ高解像度のＣＣＤ固体撮像素子を実現することができる。
【００４２】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態における固体撮像素子の平面図を示す図である。
【図２】本発明の実施の形態における固体撮像素子の側断面図を示す図である。
【図３】本発明の実施の形態における固体撮像素子の側断面図を示す図である。
【図４】本発明の実施の形態における固体撮像素子の側断面図を示す図である。
【図５】本発明の実施の形態における固体撮像素子の制御方法におけるタイミングチャートを示す図である。
【図６】電子シャッタを行う際の固体撮像素子のポテンシャル分布を示す図である。
【図７】電子シャッタを行う際の固体撮像素子のポテンシャル分布を示す図である。
【図８】固体撮像素子の構成を示す概念図である。
【図９】従来の固体撮像素子の構成を示す平面図及び側断面図である。
【図１０】固体撮像素子における電荷の蓄積の様子を説明する図である。
【図１１】従来の固体撮像素子の平面図を示す図である。
【図１２】従来の固体撮像素子の側断面図を示す図である。
【図１３】従来の固体撮像素子の側断面図を示す図である。
【図１４】従来の固体撮像素子の側断面図を示す図である。
【図１５】従来の固体撮像素子の制御方法におけるタイミングチャートを示す図である。
【図１６】撮像時における固体撮像素子の深さ方向のポテンシャル分布を示す図である。
【図１７】転送時における固体撮像素子の深さ方向のポテンシャル分布を示す図である。
【図１８】固体撮像素子の転送方向に沿ったポテンシャルの時間変化を示す図である。
【符号の説明】
【００４４】
２ｄ  出力部、２ｉ  撮像部、２ｈ  水平転送部、２ｓ  蓄積部、９  半導体基板、１０  基板領域、１１  Ｐウェル、１２  Ｎウェル、１３  絶縁膜、１４  分離領域、１６  Ｎ+型領域、２２  チャネル領域、２４，３０  転送電極、４０，４２，４４，４６，５０  ポテンシャル井戸。
【図１】
2006049378.tif 000003
【図２】
2006049378.tif 000004
【図３】
2006049378.tif 000005
【図４】
2006049378.tif 000006
【図５】
2006049378.tif 000007
【図６】
2006049378.tif 000008
【図７】
2006049378.tif 000009
【図８】
2006049378.tif 000010
【図９】
2006049378.tif 000011
【図１０】
2006049378.tif 000012
【図１１】
2006049378.tif 000013
【図１２】
2006049378.tif 000014
【図１３】
2006049378.tif 000015
【図１４】
2006049378.tif 000016
【図１５】
2006049378.tif 000017
【図１６】
2006049378.tif 000018
【図１７】
2006049378.tif 000019
【図１８】
2006049378.tif 000020