(57)【要約】    【課題】  メモリの読出し／書込みタイミングを改善することにより、フリッカ現象の発生を防止することができるようにしたＴＤＣパネルの駆動方法及び駆動装置を提供すること。    【解決手段】  駆動装置は、パネルの解像度に応じて、書込み動作が行われるラインをカウントして出力するアドレスカウンタ１０と、アドレスカウンタ１０によってカウントされた値と予め設定された値とを比較し、読出し開始指令信号Ｄ＿ＳＹＮＣを出力するタイミング発生手段２０と、読出し開始指令信号に応じて、パネル駆動用メモリに対して、ラインアドレス信号ＡＤＤ  ＬＩＮＥ及び読出し制御信号ＬＣＲＸを出力するタイミングコントローラ５０と、データの書込みと読出しを行い、タイミングコントローラから出力される読出し制御信号ＬＣＲＸによって、ラインアドレスに対する読出し開始時点を出力するメモリ３０とを備えている。【選択図】      図７
2006079101.tif 000002
【特許請求の範囲】
【請求項１】
フレームごとに、該フレームへの書込みと、該フレーム内の偶数フィールド及び奇数フィールドに対する読出しとを行うＴＤＣパネルの駆動方法において、
前記書込みが開始された後、前記偶数フィールド及び前記奇数フィールドのうち、いずれか一方の読出しを開始し、読出しラインと書込みラインとが重ならないように読み出し開始時点を調整することによって、前記フレームごとに前記書込みと前記読出しとが順次行われるようにすることを特徴とするＴＤＣパネルの駆動方法。
【請求項２】
前記読出し開始時点を、パネルの解像度の中間点に該当するラインの書込み開始時点により決定することを特徴とする請求項１に記載のＴＤＣパネルの駆動方法。
【請求項３】
前記書込み開始時点を、パネルの解像度に応じて、解像度の中間点以前又は中間点以後に変化させることを特徴とする請求項２に記載のＴＤＣパネルの駆動方法。
【請求項４】
前記読出し動作のための周波数は、前記書込み動作のための周波数の２倍であることを特徴とする請求項１に記載のＴＤＣパネルの駆動方法。
【請求項５】
パネルの解像度に応じて、書込み動作が行われるラインをカウントして出力するアドレスカウンタと、
該アドレスカウンタによってカウントされた値と、予め設定された値とを比較し、読出し開始指令信号を出力するタイミング発生手段と、
前記読出し開始指令信号に応じて、パネル駆動用メモリに対して、ラインアドレス信号及び読出し制御信号を出力するタイミングコントローラと、
データの書込み及び読出しを行い、前記タイミングコントローラから出力される前記読出し制御信号によって、ラインアドレスに対する読出し開始時点を出力するメモリとを備えることを特徴とするＴＤＣパネルの駆動装置。
【請求項６】
前記タイミング発生手段は、前記アドレスカウンタのカウント値がパネル解像度の中間ラインに対応する水平同期信号の順序値より大きくなった時に、前記読出し開始指令信号を活性化させる機能を有することを特徴とする請求項５に記載のＴＤＣパネルの駆動装置。
【請求項７】
前記タイミング発生手段は、
前記アドレスカウンタのカウント値と予め設定された値とを比較し、その結果を出力するタイミング発生部と、
該タイミング発生部の出力信号に応じて、前記読出し開始指令信号を生成し出力するパルス発生器とを備えることを特徴とする請求項５に記載のＴＤＣパネルの駆動装置。
【請求項８】
前記タイミング発生部は、
読出し開始時点を表す順序値を格納するレジスタと、
前記アドレスカウンタのカウント値と前記レジスタに格納された値とを比較して、前記カウント値が前記レジスタに格納された値より大きい時に、その比較結果を出力する比較器とを備えることを特徴とする請求項７に記載のＴＤＣパネルの駆動装置。
【請求項９】
前記レジスタは、
前記パネルの解像度の中間ラインに対応する水平同期信号が発生する順序値を格納するものであることを特徴とする請求項８に記載のＴＤＣパネルの駆動装置。
【請求項１０】
前記ＴＤＣパネルは、
２フィールドのＴＤＣパネルであることを特徴とする請求項５に記載のＴＤＣパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＤＣ（Time Division Controlled：時分割制御）パネルの駆動方法及び駆動装置に関し、さらに詳細には、例えば２フィールドのＴＤＣパネルの駆動において、パネルの解像度に応じてパネルを駆動させるためのメモリからの読出し時点を調整することにより、パネルに現れるフリッカ現象を防止することができるようにしたＴＤＣパネルの駆動方法及び駆動装置に関する。
【背景技術】
【０００２】
小型のディスプレイは、高解像度（high pixel per inch）が要求されており、その要求を達成するための技術開発が進められている。特に２フィールドのＴＤＣパネルの採用が検討されており、それに伴って、２フィールドのＴＤＣパネルを駆動する駆動チップの開発が要求されている。
【０００３】
小型のパネルで高解像度を得るためには開口率（aperture ratio）の向上が必要であり、ｎ（ｎ≧２）フィールドのＴＤＣパネルは、その課題を解決するために導入された技術である。
【０００４】
図１Ａは、従来のＴＤＣパネルの構成を示す回路図であり、特に３フィールドのパネルの例を示している。従来のＴＤＣパネルは、図１Ａに示したように、発光部１２−１、１２−２、１２−３の他に、各サブピクセルに駆動回路１４を備えている。また、駆動回路１４は、ＴＦＴのしきい値電圧を補償するための駆動トランジスタ特性補償回路１４Ａ−１、１４Ａ−２、１４Ａ−３を備えている。このような構成のＴＤＣパネルの場合には、ＰＰＩ（Pixel Per Inch：１インチ当たりの画素数）が増えると、補償回路１４Ａ−１、１４Ａ−２、１４Ａ−３の面積を狭くするのが困難であるため、発光部１２−１、１２−２、１２−３の占める面積を狭くしなければならない。その結果、開口率が低下するという問題点がある。なお、開口率は、全有効ディスプレイ部面積に対する有効発光部面積の比として表わされる。図１Ａにおいて、パネルには、縦方向にデータ信号ＤＡＴＡ−Ｒ[ｌ]、ＤＡＴＡ−Ｇ[ｌ]、ＤＡＴＡ−Ｂ[ｌ]、横方向に選択信号ＳＥＬＥＣＴ[ｍ]が印加される。
【０００５】
図１Ｂは、従来のＴＤＣパネルの構成を示す回路図であり、図１Ａに示したパネルを改善した例を示している。図１Ｂに示したように、高解像度を得るために、開口率を向上させた新たなｎフィールドのＴＤＣパネルが提案された。図１Ｂに示したｎフィールドのＴＤＣパネルは、ｎ個のサブピクセルが１つの駆動回路１６を共有しているので、発光部１８−１、１８−２、１８−３の面積を狭くすることなく開口率を確保することが可能であり、高解像度を達成することができる。図１Ｂに示したＴＤＣパネルの場合には、パネルの縦方向にデータ信号ＤＡＴＡ[ｌ]、横方向に選択信号ＳＥＬＥＣＴ[ｍ]及びスイッチング信号ＥＣＲ[ｍ]、ＥＣＧ[ｍ]、ＥＣＢ[ｍ]が印加され、スイッチングトランジスタＭ４、Ｍ５及びＭ６を備えている。
【０００６】
図２は、図１Ａに示したＴＤＣパネルの動作を示すタイミングチャートである。また、図３は、２フィールドのＴＤＣパネルの動作を示すタイミングチャートである。
【０００７】
図１Ａに示したＴＤＣパネルの場合には、図２に示したように、サブピクセル当りに１つの駆動ＩＣの出力ピンが割り当てられている。そのため、駆動ＩＣは、与えられたフレーム周期の間、すなわち、データイネーブル信号ＤＡＴＡ＿ＥＮがイネーブル状態に維持される間、パネル上のゲート駆動チップの制御信号Ｇ（１）、Ｇ（２）、…、Ｇ（３２０）を１回ずつ活性化させることにより、パネル上の各サブピクセルを１回ずつ駆動させる。
【０００８】
これに対して、２フィールドのＴＤＣパネルの場合には、図３に示したように、駆動ＩＣの１つの出力ピンに、２つのサブピクセルが割り当てられている。したがって、パネルには偶数のフィールド及び奇数のフィールドのそれぞれに、イネーブル信号ＤＡＴＡ＿ＥＶＥＮ、ＤＡＴＡ＿ＯＤＤが印加される。また、これらの各イネーブル信号の状態に従って、与えられたフレーム周期の間、時分割（time division）された制御信号Ｇ（１）、Ｇ（２）、…、Ｇ（３２０）によって、偶数フィールドでは偶数番目のサブピクセルが、奇数フィールドでは奇数番目のサブピクセルがそれぞれ１回ずつ駆動される。
【０００９】
したがって、２フィールドのＴＤＣパネルのフィールド周波数は、従来のパネル（図１Ａに示したＴＤＣパネル）のフレーム周波数の２倍になる。すなわち、従来のパネルの駆動方式では、フィールド周波数とフレーム周波数とが同じであるが、２フィールドのＴＤＣパネルの駆動では、フィールド周波数がフレーム周波数の２倍になる。なお、図２及び図３において、Ｖ＿ＳＹＮＣは垂直同期信号、Ｈ＿ＳＹＮＣは水平同期信号を示している。
【００１０】
上記のように、１つのフレームが２つのフィールドで構成される場合には、それぞれのフィールドは奇数フィールド、偶数フィールドと呼ばれる。この場合、偶数フィールド期間の間には、駆動ＩＣの出力ピンに対応する２つのサブピクセルのうち、左側のサブピクセルが駆動し、奇数フィールド期間の間には、右側のサブピクセルが駆動する。そのために、２フィールドのＴＤＣパネルを駆動させる駆動ＩＣの出力ピンの数は、従来のパネルを駆動させる駆動ＩＣの出力ピンに比べて半分になるという長所がある。
【００１１】
図４は、従来のＴＤＣパネルに用いられている駆動チップ内のパネル駆動用メモリ（以下、単にメモリと記すことがある）に関する読出し／書込みタイミングを示すタイミングチャートである。また、図５は、従来のＴＤＣパネルに用いられている駆動チップ内のメモリに関する読出し／書込みタイミングと、それに対応する読出しラインの動作と、書込みラインの動作との関係を示す図である。ここで、解像度はＱＶＧＡ（ＲＧＢそれぞれ２４０×３２０ピクセル）、パネルは能動型有機ＥＬの場合である。
【００１２】
図４において、メモリの読出しと書込み周波数は同一で６０Ｈｚであり、メモリへの書込み後、２つの水平走査時間（２Ｈ）が経過した後、パネル駆動用メモリからの読出しが開始される。
【００１３】
駆動ＩＣ内のメモリ（図７における符号３０参照）の動作は、大別して３つに分けられる。
【００１４】
第１に、ＣＰＵ側からの書込み動作であり、この時は、１８ビット（Ｒ、Ｇ、Ｂが各６ビットの１ピクセルデータ）ずつ書き込まれる。
【００１５】
第２に、ＣＰＵ側への読出し動作であり、この時も１８ビットずつ読み出される。
【００１６】
第３に、パネルを駆動させるためのメモリからの読出し動作であり、パネル上の１つのラインに対応するメモリのデータに対して、同時に読出し動作が行われる。上記のパネルの場合、１８（ビット／ピクセル）×２４０（ピクセル／ライン）＝４３２０ビットが同時に読み出される。実際、パネルを駆動する場合、主に、ＣＰＵによるメモリへの書込みとパネル駆動用メモリからの読出し動作がほとんどであり、ＣＰＵによるメモリからの読出し動作は、駆動ＩＣをテストすることを目的に実施される。本明細書及び特許請求の範囲において、メモリの書込み／読出しとは、主としてＣＰＵによる書込み／パネル駆動のための読出しを意味する。
【００１７】
図５において、メモリにはＮ番目のラインに対する書込みが行われ、その次の周期にＮ＋１番目のラインに対する書込みが行われる。そして、Ｎ＋１番目のラインに対する書込みが行われる時、Ｎ番目のラインに対する読出し及びパネルに対するディスプレイが行われる。
【００１８】
図５において、書込みラインの傾き（速度）は、ＣＰＵの書込み動作によって決まり、読出しラインの傾きは、パネルの解像度、及びフレーム周波数が決まることにより自動に決定されるライン周波数によって決まる。このような方式の読出し／書込みにより、図５に示したように、メモリ読出しラインと書込みラインとは、すべての期間で相互に交差することが防止され、その結果、パネル上にはフリッカが現れないようになる。
【００１９】
図６は、図４に示したメモリの読出し／書込みタイミングを２フィールドのＴＤＣパネルに適用した場合における読出しラインの動作と書込みラインの動作との関係を示す図である。この場合、書込みは１つのフレームに対して１回行われ、読出しは偶数フィールド及び奇数フィールドに対してそれぞれ１回ずつ、すなわち、１つのフレームに対して２回行われる。
【００２０】
つまり、図６に示したように、従来のＴＤＣパネルに採用されているメモリの読出し／書込みタイミングを、２フィールドのＴＤＣパネルにそのまま採用した場合には、読出しラインと書込みラインとが互いに交差する。
【００２１】
すなわち、２フィールドのＴＤＣパネルでは、読出し周波数が書込み周波数の２倍であるので、書込み動作に対する読出し動作のラインの傾きが大きく、そのために、書込みラインと読出しラインとが交差することになる。
【００２２】
上記ように動作する場合には、現在ディスプレイされている画面では、交差した点を中心として、以前のイメージと、書込み動作によりアップデートされたイメージとが同時に１つの画面にディスプレイされる。そのために、画面に一時的なフリッカ現象が現れるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明は、上記問題点を解決するためになされたものであって、その目的は、メモリの読出し／書込みタイミングを改善することにより、フリッカ現象の発生を防止することができるようにしたＴＤＣパネルの駆動方法及びその駆動方法を実施するための駆動装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記の目的を達成するための本発明に係るＴＤＣパネルの駆動方法は、フレームごとに、当該フレームへの書込みと、該フレーム内の偶数フィールド及び奇数フィールドに対する読出しを行う方法であって、前記書込みが開始された後、前記偶数フィールド及び前記奇数フィールドのうち、いずれかの一方の読出しを開始し、読出しラインと書込みラインとが重ならないように読出し開始時点を調整することによって、前記フレームごとに前記書込みと前記読出しとが順次行われるようにすることを特徴としている。
【００２５】
また、本発明に係るＴＤＣパネルの駆動装置は、パネル解像度に応じて書込み動作が行われるラインをカウントして出力するアドレスカウンタと、該アドレスカウンタのカウント値と、予め設定された値とを比較し、読出し開始指令信号を出力するタイミング発生手段と、前記読出し開始指令信号に応じて、ラインアドレス信号及び読出し制御信号を出力するタイミングコントローラと、データの書込み及び読出しを行い、前記タイミングコントローラから出力される前記制御信号によって、ラインアドレスに対する読出し開始時点を出力するメモリとを備えていることを特徴としている。
【発明の効果】
【００２６】
本発明に係るＴＤＣパネルの駆動方法又は駆動装置によれば、メモリの読出し／書込みタイミングが改善され、パネル駆動用メモリからの読出し開始時点がパネルの解像度に応じて適切に調整されるので、特に２フィールドのＴＤＣパネルにおけるフリッカ現象の発生を防止することができる。
【発明を実施するための最良の形態】
【００２７】
以下、添付された図面を参照し、本発明に係る好ましい実施の形態を詳細に説明する。
【００２８】
図７は、本発明の実施の形態に係る２フィールドのＴＤＣパネルの駆動装置の構成を示すブロック図である。図７に示した２フィールドのＴＤＣパネルの駆動装置は、アドレスカウンタ１０、タイミング発生器２０、メモリ３０、パルス発生器４０及びタイミングコントローラ５０を備えている。
【００２９】
アドレスカウンタ１０は、与えられたフレームに設定された解像度に応じて、メモリ３０にデータが書き込まれるピクセルアドレスをカウントし、そのカウントされた値をメモリ３０及びタイミング発生器２０へ出力する。すなわち、アドレスカウンタ１０は、与えられた各フレームに対する垂直同期信号が活性化されている間、それらのフレームへの書込み動作を行う水平同期信号の数をカウントする。
【００３０】
すなわち、アドレスカウンタ１０は、ＣＰＵによる書込み動作用のメモリアドレスを発生させる。そのアドレス値とレジスタ２２に格納されている設定値とが比較器２４で比較され、アドレス値の方が大きい場合には、比較結果がパルス発生器４０に出力される。その結果、パルス発生器４０から読出し開始指令信号Ｄ＿ＳＹＮＣが１クロック出力され、パネル駆動用メモリ３０からの読出し時点が決定される。
【００３１】
上記のように、タイミング発生器２０は、アドレスカウンタ１０から出力されるカウント値と予め設定された値とを比較し、アドレスカウンタ１０からの出力値の方が予め設定された値より大きい場合、パルス発生器４０を用いて、メモリ３０に対する最初のラインの読出し開始指令信号Ｄ＿ＳＹＮＣを出力する。
【００３２】
すなわち、タイミング発生器２０には、パネルの解像度の中間ラインに対応して発生させる水平同期信号の順序値が予め格納されている。また、パルス発生器４０は、アドレスカウンタ１０の出力値が、タイミング発生器２０に設定されいる順序値より大きくなった時に、読出し開始指令信号Ｄ＿ＳＹＮＣを出力する。
【００３３】
上記の読出し開始時点を決める水平同期信号の順序値は、レジスタ２２に格納されている。すなわち、レジスタ２２には、与えられた各フレームの全水平同期信号のうち、パネルの解像度の中間ラインに対応する順序値が格納されている。
【００３４】
また、比較器２４は、上記のようにアドレスカウンタ１０からのカウント値とレジスタ２２に格納されている順序値とを比較し、その結果を出力する。
【００３５】
図７において、垂直同期信号Ｖ＿ＳＹＮＣは、フレーム周波数を決定し、クロック信号ＦＯＳＣは、駆動ＩＣ内のオシレータからの出力信号を意味する。通常、クロック信号ＦＯＳＣは、数ＭＨｚ帯域の周波数を有する高周波信号であり、この信号が適切に分周されて数百ＫＨｚ帯域のライン周波数が生成される。ライン周波数は、パネル駆動用メモリ３０からの読出し周波数の入力信号として使用することができ、Ｄ＿ＳＹＮＣによって、パネル駆動用の読出し制御信号の開始時点が制御される。パネル駆動用の読出し動作に用いられるアドレスカウンタと、パネル駆動用の読出し制御信号と、ライン周波数とは同じ周波数を有する。ただし、これらの信号の位相は相互に異なっている。
【００３６】
メモリ３０には、チップ選択信号ＣＳＢ、ＣＰＵからの読出し命令信号ＲＤ、ＣＰＵからの書込み命令信号ＷＲ、ライト／リ―ドアドレス、ラインアドレスＡＤＤ  ＬＩＮＥ、パネル駆動用の読出し制御信号ＬＣＲＸが入力され、データ信号ＤＡＴＡ１、ＤＡＴＡ２が入出力される。
【００３７】
ここで、データ信号ＤＡＴＡ１は、ＣＰＵによる読出し／書込み動作用のデータ信号であり、１ピクセルのデータに該当する１８ビットのデータが入出力される。また、データ信号ＤＡＴＡ１は、読出し命令信号ＲＤと書込み命令信号ＷＲとによってメモリ３０から発生するもので、読出し／書込み動作に用いられる。
【００３８】
データ信号ＤＡＴＡ２は、パネル駆動用のデータ信号であって、１８（ビット／ピクセル）×２４０（ピクセル）＝４３２０ビットのデータが出力される。これらのデータは、タイミングコントローラ５０から出力されるラインアドレス信号ＡＤＤ  ＬＩＮＥ及び読出し制御信号ＬＣＲＸによる読出し動作に用いられる。ここで、読出し制御信号ＬＣＲＸは、読出し開始指令信号Ｄ＿ＳＹＮＣによって発生するパネル駆動用メモリ３０からの読出し時の制御信号であり、ラインアドレス信号ＡＤＤ  ＬＩＮＥは、パネル駆動用メモリ３０からの読出し動作を行うためのアドレスのカウンタ値である。
【００３９】
メモリ３０は、グラフィックメモリＧＲＡＭであり、ＳＲＡＭを用いることができる。
【００４０】
パルス発生器４０は、上記のように、タイミング発生器２０内の比較器２４で、アドレスカウンタ１０からのカウント値がレジスタ２２に格納されている値より大きいと判断され、それに対応した信号が出力された際に、読出し開始指令信号Ｄ＿ＳＹＮＣをハイに活性化させて出力する。
【００４１】
タイミングコントローラ５０は、読出し開始指令信号Ｄ＿ＳＹＮＣに応じて、メモリ３０に対して、ラインアドレス信号ＡＤＤ  ＬＩＮＥ及び読出し制御信号ＬＣＲＸを出力する。
【００４２】
図８及び図９は、図７に示した実施の形態に係るＴＤＣパネルにおけるパネル駆動用メモリ３０からの読出し／書込みタイミングを示すタイミングチャートである。
【００４３】
実施の形態に係るＴＤＣパネルにおいて、垂直同期信号Ｖ＿ＳＹＮＣの周波数、すなわち、１フレームの周期は６０Ｈｚである。一方、書込み周波数は６０Ｈｚとなり、１フレームに２回の書込みが行われるので、読出し周波数は１２０Ｈｚになる。
【００４４】
垂直同期信号Ｖ＿ＳＹＮＣがハイに活性化された状態で、書込みイネーブル信号ＥＮＡＢＬＥがローになると、対応するフレーム（Ｎフレーム）へのデータの書込み動作が開始され、ディスプレイされるデータがメモリ３０に記録される。この時、書込み動作は各ピクセルＲ、Ｇ、Ｂ単位で行われ、垂直同期信号Ｖ＿ＳＹＮＣがハイに活性化されると、比較器２４の出力信号Ｄ＿ＳＹＮＣは「０」に初期化される。ＣＰＵによる書込み動作は１８ビットずつ行われ、イネーブル信号ＥＮＡＢＬＥがロー、すなわち、「０」の期間の間、２４０回の書込み動作が行われる。したがって、ピクセル単位で順次書込み動作が行われ、２４０回の書込み動作が行われて、１ラインの書込み動作が完了する。
【００４５】
一方、メモリ３０にデータが記録され始めると、どのラインにデータが記録されているかが分かるように、アドレスカウンタ１０は、水平同期信号Ｈ＿ＳＹＮＣが発生する順序（回数）をカウントする。
【００４６】
該当するフレームのデータがメモリ３０の各ラインに順次記録される間に、現在設定された解像度の中間点に対応するライン（中間ライン）の書込み動作が開始され、すなわち、アドレスカウンタ１０からの出力値が続けて増加する中で、解像度の中間点に対応するラインの順序値「１６１」を超えて、レジスタ２２に格納されている順序値より大きくなると、比較器２４の出力信号Ｄ＿ＳＹＮＣがハイに活性化されて出力される。
【００４７】
この書込み動作によって、メモリ３０に記録されているデータが１ライン（２４０個のピクセル）ずつ読み出されて、パネルにディスプレイされ始める。
【００４８】
図１０は、図８及び図９に示したメモリ読出し／書込みタイミングを、２フィールドのＴＤＣパネルに適用した場合の書込みラインの動作と読出しラインの動作との関係を示す図である。
【００４９】
図１０に示したように、パネル駆動用の読出し開始時点は、書込み動作が開始された後、Ｔ１時間だけ相違する時点になる。この時、Ｔ１は、全水平同期ライン「３２０」の中間点である１６１番目の水平同期信号Ｈ＿ＳＹＮＣが発生する時点になる。
【００５０】
本実施の形態に係るＴＤＣパネルの場合には、ライン周波数が比較された際、メモリの読出し周波数が書込み周波数の２倍になるように構成され、読出し開始指令信号Ｄ＿ＳＹＮＣが活性化された後では、メモリ３０の１ラインを書き込む間、偶数と奇数の２つのラインを読み出すように構成されている。
【００５１】
このように、パネル駆動用メモリからの読出し開始時点をパネルの解像度を考慮して適切に決定し、メモリの読出し／書込み動作が行われる。したがって、図１０に示したように、読出しラインと書込みラインとの交差が防止され、フリッカの発生が防止される。
【００５２】
実施の形態に係るＴＤＣパネルの駆動装置又は駆動方法のように、レジスタ２２に格納された設定値を適切に調整することにより、様々な解像度を有する場合であっても、２フィールドのＴＤＣパネルに現れるフリッカ現象を防止することができる。
【図面の簡単な説明】
【００５３】
【図１Ａ】従来のパネル構成を示す回路図であり、特に３フィールドのＴＤＣパネルの例を示している。
【図１Ｂ】従来のパネル構成を示す回路図であり、図１Ａに示したＴＤＣパネルを改善した３フィールドのＴＤＣパネルの例を示している。
【図２】図１Ａに示したパネルの動作を示すタイミングチャートである。
【図３】従来の２フィールドのＴＤＣパネルの動作を示すタイミングチャートである。
【図４】従来のパネルに用いられている駆動チップ内のメモリに関する読出し／書込みタイミングを示すタイミングチャートである。
【図５】図４に示したメモリに関する読出し／書込みタイミングと、それに対応する読出しラインの動作と、書込みラインの動作との関係を示す図である。
【図６】図４に示したメモリの読出し／書込みタイミングを２フィールドのＴＤＣパネルに適用した場合における読出しラインの動作と書込みラインの動作との関係を示す図である。
【図７】本発明の実施の形態に係る２フィールドのＴＤＣパネルの駆動装置の構成を示すブロック図である。
【図８】図７に示した実施の形態に係るＴＤＣパネルにおけるパネル駆動用メモリに関する読出し／書込みタイミングを示すタイミングチャートである。
【図９】図７に示した実施の形態に係るＴＤＣパネルにおけるパネル駆動用メモリに関する読出し／書込みタイミングを示すタイミングチャートである。
【図１０】図８及び図９に示したメモリ読出し／書込みタイミングを、２フィールドのＴＤＣパネルに適用した場合の書込みラインの動作と読出しラインの動作との関係を示す図である。
【符号の説明】
【００５４】
１０      アドレスカウンタ
１２−１〜１２−３    発光部
１４、１６    駆動回路
１４Ａ−１〜１４Ａ−３    補償回路
２０      タイミング発生器
２２      レジスタ
２４      比較器
３０      メモリ
４０      パルス発生器
５０      タイミングコントローラ
【図１Ａ】
2006079101.tif 000003
【図１Ｂ】
2006079101.tif 000004
【図２】
2006079101.tif 000005
【図３】
2006079101.tif 000006
【図４】
2006079101.tif 000007
【図５】
2006079101.tif 000008
【図６】
2006079101.tif 000009
【図７】
2006079101.tif 000010
【図８】
2006079101.tif 000011
【図９】
2006079101.tif 000012
【図１０】
2006079101.tif 000013