(57)【要約】【課題】  パルス駆動によって生じる不要なオフセット電荷の発生を抑制した固体撮像装置を提供する。【解決手段】  入射光を光電変換して信号電荷を生成するフォトダイオード１１、信号電荷を転送する転送トランジスタ１２、転送された信号電荷を増幅する増幅トランジスタ１４及び転送された信号電荷を排出するリセットトランジスタ１３を含む単位画素が二次元に配列された感光領域１０１と、感光領域１０１を構成する単位画素を選択して駆動することで信号電荷を読み出すＮＭＯＳトランジスタ７を含む周辺回路ＮＭＯＳ部１０２とを備え、感光領域１０１は、ｎ型半導体基板１上の第１のｐ型ウェル３ａ内に形成され、周辺回路ＮＭＯＳ部１０２は、ｎ型半導体基板１上の第２のｐ型ウェル３ｂ内に形成され、第１のｐ型ウェル３ａと第２のｐ型ウェル３ｂとは分離されている。【選択図】        図１
2006147795.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ型の固体撮像装置であって、
入射光を光電変換して信号電荷を生成するフォトダイオード、前記信号電荷を転送する転送用ＮＭＯＳトランジスタ、転送された信号電荷を増幅する増幅用ＮＭＯＳトランジスタ及び転送された信号電荷を排出するリセット用ＮＭＯＳトランジスタを含む単位画素が二次元に配列された感光領域と、
前記感光領域を構成する単位画素を選択して駆動することで前記信号電荷を読み出すＮＭＯＳトランジスタを含む周辺回路とを備え、
前記感光領域は、ｎ型半導体基板上の第１のｐ型ウェル内に形成され、
前記周辺回路のＮＭＯＳトランジスタは、前記ｎ型半導体基板上の第２のｐ型ウェル内に形成され、
前記第１のｐ型ウェルと前記第２のｐ型ウェルとは分離されている
ことを特徴とする固体撮像装置。
【請求項２】
前記第１のｐ型ウェルと前記第２のｐ型ウェルとの間に、ｎ型の拡散層が形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第２のｐ型ウェルは、前記第１のｐ型ウェルに対して、負の電位にバイアスされている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記増幅用ＮＭＯＳトランジスタのドレインと前記リセット用ＮＭＯＳトランジスタのドレインとは、パルス駆動される共通の信号線に接続されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記周辺回路は、ＮＭＯＳだけから構成される
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記周辺回路は、一部がダイナミック回路で構成されている
ことを特徴とする請求項５記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、ＭＯＳ型の固体撮像装置に関する。
【背景技術】
【０００２】
ＭＯＳ型イメージセンサに代表される固体撮像装置においては、高解像度が求められ、画素サイズの微細化が進んでいる。図３は、画素サイズの微細化を容易にする従来の増幅型の固体撮像装置の構成の一例を示す図である（例えば、特許文献１参照）。この固体撮像装置は、入射光を光電変換して信号電荷を生成するフォトダイオード１１、その信号電荷をＦＤ（フローティングディフュージョン、ここでは図示せず）に転送する転送トランジスタ１２、転送された信号電荷を増幅する増幅トランジスタ１４及び転送された信号電荷を排出するリセットトランジスタ１３を含む単位画素が二次元に配列された感光領域（本図では３ｘ３個の単位画素の配列）と、増幅トランジスタ１４とともにソースホロア回路を組む負荷トランジスタ１６と、単位画素の行を選択して列方向に走査する垂直走査回路１５と、単位画素からの出力信号に含まれる雑音を除去する雑音抑圧回路１７と、雑音抑圧回路１７からの出力を選択して行方向に走査する水平走査回路１９及び列選択トランジスタ１８とから構成される。
【０００３】
この固体撮像装置の特徴は、全ての単位画素における増幅トランジスタ１４のドレインが共通に配線され（共通ドレイン端子１００に接続され）、その共通ドレイン端子１００がパルス駆動される点である。これは、リセットトランジスタ１３を介して、そのソース側（フローティングディフュージョン部）を電源電位（リセット）にしたりグランド電位（非選択状態）にしたりすることで、画素の列選択用ゲートを不要にするためである。これによって、画素サイズの微細化が実現されている。
【特許文献１】特開２００３−４６８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このような共通ドレイン端子をパルス駆動する従来の固体撮像装置では、そのパルス駆動に起因して不要なオフセット電荷が生じ、信号電荷に対するノイズとなったり、回路を誤動作させてしまうことがある。パルス駆動は、全画素が対象となり、この固体撮像装置内部で大きな負荷がドライブされ、その瞬間に大きなドライブ電流が流れる等の大きな電気的変動が生じるからである。以下、そのオフセット電荷の発生メカニズムについて、周辺回路（上記走査回路等）がＣＭＯＳで構成される固体撮像装置と周辺回路がＮＭＯＳで構成される固体撮像装置それぞれについて説明する。
【０００５】
図４は、周辺回路がＣＭＯＳで構成される固体撮像装置を行又は列方向に切断した場合の固体撮像装置の概略的な断面図の一例を示す。ｎ型半導体基板１上には、ｐ型ウェル３とｎ型ウェル２７とが形成されている。ｐ型ウェル３の内部には、ＮＭＯＳで構成される複数の単位画素からなる感光領域１０１（ここでは、転送トランジスタ１２のゲート電極９の集まりが示されている）と、感光領域１０１以外のその他の構成要素であるＣＭＯＳで構成される周辺回路のうちのＮＭＯＳトランジスタ７群で構成される周辺回路ＮＭＯＳ部１０２が形成されている。このｐ型ウェル３は、ｐ型ウェルコンタクト拡散層５を介してグランドに接続されている。一方、ｎ型ウェル２７内部にはＣＭＯＳで構成される周辺回路のうちのＰＭＯＳトランジスタ２５群で構成される周辺回路ＰＭＯＳ部１０３が形成されている。このｎ型ウェル２７は、ｎ型ウェルコンタクト拡散層２６を介して、適切な電位に固定されている。
【０００６】
ところが、このような固体撮像装置において、共通ドレイン端子１００がパルス駆動されると、感光領域１０１を構成する全ての単位画素の増幅トランジスタ１４のドレインにパルスが印加されるため、ｐ型ウェル３が電気的にゆすられる。これは、パルス駆動されたドレインとｐ型ウェルコンタクト拡散層５との間に存在するｐ型ウェル抵抗４によるものである。そのために、ｐ型ウェル３の電位が接地電位に安定するまでに長い時定数が存在することとなる。
【０００７】
このような長い時定数でｐ型ウェル３の電位がゆすれている間、その上部にあるゲート電極９も容量結合により電圧がゆれる。その結果、ゲート電極９に接続されている周辺回路ＮＭＯＳ部１０２のＮＭＯＳトランジスタ７のソース／ドレインも同様に電圧がゆれる。すると、ＮＭＯＳトランジスタ７のソース／ドレインの電位が負電位の方向にゆれた時に、ｐ型ウェル３に対して順方向バイアスとなり、そのソース／ドレインよりｐ型ウェル内に電子１０５が注入されてしまう。その一部が感光領域１０１に到達し、信号電荷（例えば、フォトダイオード１１での光電変換によって発生した電荷）と混じり合って信号のオフセット電荷となってしまう。特に、電子１０５の注入源の近くに位置する単位画素では、そのようなオフセット電荷が多量に発生し、例えば、固体撮像装置の感光領域１０１の周辺に光が入射されてしまったような誤動作を生じてしまう。このような問題は、単位画素以外のその他周辺回路部がすべてＮＭＯＳだけで形成されている場合にはさらに深刻となる。
【０００８】
図５は、周辺回路がＮＭＯＳだけで構成されている固体撮像装置の断面図を示す。図４に示された断面図と異なるところは、ＣＭＯＳの一部を構成するＰＭＯＳトランジスタ（図４における周辺回路ＰＭＯＳ部１０３）がないことである。その代わりに、一般にはＮＭＯＳトランジスタを用いたＭＯＳ容量８が形成される。それらはｐ型ウェル３内部に形成される。図６は、ＭＯＳ容量８を用いた周辺回路（周辺回路ＮＭＯＳ部１０２）の例を示す回路図である。この回路は、シフトレジスタであり、逆相の２つの駆動パルスφ１とφ２によって、左より入力されたデータを順次右方向に転送していく。このようなシフトレジスタは、図３に示される垂直走査回路１５や水平走査回路１９として用いられることが多い。このシフトレジスタは、ダイナミック回路で、その消費電力はＣＭＯＳ回路よりも小さい。ダイナミック回路はＭＯＳ容量８が必須となる。このようなダイナミック回路は、出力端子１０４を含む多くの回路ノードが回路動作中に電気的に浮遊状態になる。そして、出力端子１０４はゲート電極９に接続されているために、ＣＭＯＳで構成される場合に比べ、その電気的ゆすれの影響を強く受ける。つまり、図５に示されるように、ゲート電極９に接続されている周辺回路ＮＭＯＳ部１０２のＮＭＯＳトランジスタ７のソース／ドレインの電位が負電位の方向にゆれた時に、感光領域１０１の方向だけでなく、ＭＯＳ容量８の方向にも、ソース／ドレインよりｐ型ウェル内に電子１０５が注入されてしまう。そのために、感光領域１０１におけるオフセット電荷となるだけでなく、周辺回路ＮＭＯＳ部１０２におけるＭＯＳ容量８に対してもオフセット電荷１０５が供給され、誤動作を生じさせてしまう。
【０００９】
そこで、本発明は、このような問題点に鑑みてなされたものであり、パルス駆動によって生じる不要なオフセット電荷の発生を抑制した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る固体撮像装置は、ＭＯＳ型の固体撮像装置であって、入射光を光電変換して信号電荷を生成するフォトダイオード、前記信号電荷を転送する転送用ＮＭＯＳトランジスタ、転送された信号電荷を増幅する増幅用ＮＭＯＳトランジスタ及び転送された信号電荷を排出するリセット用ＮＭＯＳトランジスタを含む単位画素が二次元に配列された感光領域と、前記感光領域を構成する単位画素を選択して駆動することで前記信号電荷を読み出すＮＭＯＳトランジスタを含む周辺回路とを備え、前記感光領域は、ｎ型半導体基板上の第１のｐ型ウェル内に形成され、前記周辺回路のＮＭＯＳトランジスタは、前記ｎ型半導体基板上の第２のｐ型ウェル内に形成され、前記第１のｐ型ウェルと前記第２のｐ型ウェルとは分離されていることを特徴とする。これによって、感光領域と周辺回路のＮＭＯＳトランジスタとは異なるｐ型ウェルに形成されるので、感光領域の共通ドレイン端子のパルス駆動に伴って周辺回路のＮＭＯＳトランジスタのソース／ドレインから発生した不要な電子は感光領域に到達することができず、信号オフセット（オフセット電荷）の発生が防止される。
【００１１】
ここで、前記第１のｐ型ウェルと前記第２のｐ型ウェルとの間に、ｎ型の拡散層（オフセット電荷吸収ドレイン）が形成されていてもよい。これによって、より確実にオフセット電荷吸収ドレインに吸収（又は遮断）される。
【００１２】
また、前記第２のｐ型ウェルは、前記第１のｐ型ウェルに対して、負の電位にバイアスされているのが好ましい。これによって、周辺回路のＮＭＯＳトランジスタのソース／ドレインと第２のｐ型ウェルとが順方向にバイアスされにくくなるので、周辺回路がＮＭＯＳだけから構成されている場合、特に、周辺回路がダイナミック回路である場合に、周辺回路のＮＭＯＳトランジスタのソース／ドレインからの不要な電子の発生が抑制され、周辺回路の誤動作が防止される。なお、ダイナミック回路とは、動作中において１つ以上の出力ノードが浮遊状態になる回路であり、一般に、スタティック回路に比べてノイズに弱い。
【発明の効果】
【００１３】
本発明により、固体撮像装置における感光領域が形成されるｐ型ウェルと周辺回路が形成されるｐ型ウェルとが分離され、共通ドレイン端子のパルス駆動に伴って周辺回路で発生する不要な電子が感光領域に到達してオフセット電荷となってしまうことが防止される。特に、単位画素が二次元に配列された固体撮像装置における周辺回路に近い位置の単位画素で発生する信号オフセットが抑制される。
【００１４】
また、周辺回路が形成されるｐ型ウェルの電位が一定の電位に固定されるので、共通ドレイン端子のパルス駆動に伴う不要な電子の発生自体も抑制され、周辺回路での誤動作が防止される。特に、誤動作が起こりやすい周辺回路、つまり、ＮＭＯＳだけで構成される周辺回路、あるいは、ＭＯＳ容量等の容量を用いたダイナミック回路で構成される周辺回路を有する固体撮像装置について、得られる効果が大きい。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
図１は、本発明の実施の形態における固体撮像装置の断面図である。この固体撮像装置は、周辺回路がＮＭＯＳで構成され、図５に示された従来の固体撮像装置を改良したものに相当する。なお、この固体撮像装置の回路構成は、図３に示された従来の固体撮像装置と基本的には同様である。つまり、この固体撮像装置は、入射光を光電変換して信号電荷を生成するフォトダイオード１１、その信号電荷をＦＤ（フローティングディフュージョン、ここでは図示せず）に転送する転送トランジスタ１２、転送された信号電荷を増幅する増幅トランジスタ１４及び転送された信号電荷を排出するリセットトランジスタ１３を含む単位画素が二次元に配列された感光領域（本図では３ｘ３個の単位画素の配列）と、増幅トランジスタ１４とともにソースホロア回路を組む負荷トランジスタ１６と、単位画素の行を選択して列方向に走査する垂直走査回路１５と、単位画素からの出力信号に含まれる雑音を除去する雑音抑圧回路１７と、雑音抑圧回路１７からの出力を選択して行方向に走査する水平走査回路１９及び列選択トランジスタ１８とから構成される。そして、全ての単位画素における増幅トランジスタ１４のドレインが共通に配線され（共通ドレイン端子１００に接続され）、その共通ドレイン端子１００がパルス駆動される。
【００１６】
この固体撮像装置が従来のものと異なる点は、図１に示されるように、半導体基板１上に形成されたｐ型ウェルの構造である。つまり、従来であれば同一のｐ型ウェル３内に感光領域１０１と周辺回路ＮＭＯＳ部１０２とが形成されていたが、本実施の形態の固体撮像装置では、第１のｐ型ウェル３ａと第２のｐ型ウェル３ｂとに分離されている。つまり、第１のｐ型ウェル３ａ内に感光領域１０１が形成され、第２のｐ型ウェル３ｂ内に周辺回路ＮＭＯＳ部１０２が形成されている。そして、第１のｐ型ウェル３ａと第２のｐ型ウェル３ｂとは、オフセット電荷吸収ドレイン１０６によって分離されている。
【００１７】
オフセット電荷吸収ドレイン１０６は、第１のｐ型ウェル３ａと第２のｐ型ウェル３ｂとの間の半導体基板１上に位置し、例えば、ｎ型拡散層で形成され、正の電位に固定されている。このオフセット電荷吸収ドレイン１０６を設けることで、共通ドレイン端子１００がパルス駆動された時に、感光領域１０１におけるゲート電極９と接続された周辺回路ＮＭＯＳ部１０２のソース／ドレインから注入された不要な電子のうち感光領域１０１に向かって流れようとする電子は、このオフセット電荷吸収ドレイン１０６に吸収され、感光領域１０１に到達できない。これによって、固体撮像装置を構成する単位画素のうち、周辺回路部に近い位置にある単位画素で発生する信号オフセットが抑制される。
【００１８】
また、本実施の形態における固体撮像装置では、第２のｐ型ウェル３ｂにガードリング層６が設けられ、このガードリング層６が負の電位に固定されている。これによって、第２のｐ型ウェル３ｂの電位が下げられ、周辺回路ＮＭＯＳ部１０２のソース／ドレインと第２のｐ型ウェル３ｂとが順方向にバイアスされてしまうことが抑制され、不要な電子の発生が抑制される。つまり、共通ドレイン端子１００がパルス駆動された時に、感光領域１０１におけるゲート電極９と接続された周辺回路ＮＭＯＳ部１０２のソース／ドレインが負の電位の方向にゆれても、第２のｐ型ウェル３ｂが負の電位にバイアスされているために、ＮＭＯＳトランジスタ７のソース／ドレインと第２のｐ型ウェル３ｂとの間で順方向にバイアスされてしまうことが抑制され、ＭＯＳ容量８に向かう不要な電子の発生が抑制される。よって、共通ドレイン端子１００のパルス駆動に起因する周辺回路の誤動作がなくなる。
【００１９】
なお、本実施の形態における固体撮像装置の製造方法は、一般的な半導体回路の製造方法と同様である。たとえば、第１のｐ型ウェル３ａと第２のｐ型ウェル３ｂの形成については、オフセット電荷吸収ドレイン１０６を形成する領域をマスクした後にｐ型不純物を注入することによって２つのｐ型ウェル３ａ及び３ｂを形成する。また、オフセット電荷吸収ドレイン１０６に形成については、他の領域をマスクした後にｎ型不純物を注入すればよい。
【００２０】
また、周辺回路がＣＭＯＳで構成されている固体撮像装置についても、本実施の形態と同様の対策を施すことが可能である。図２は、周辺回路がＣＭＯＳで構成された本発明に係る固体撮像装置の断面図である。図１に示された固体撮像装置と同様に、感光領域１０１が形成された第１のｐ型ウェル３ａと周辺回路ＮＭＯＳ部１０２が形成された第２のｐ型ウェル３ｂとが分離され、それらの間にオフセット電荷吸収ドレイン１０６が設けられるとともに、第２のｐ型ウェル３ｂにガードリング層６が設けられ、ガードリング層６が負の電位に固定されている。これによって、共通ドレイン端子１００のパルス駆動に起因する不要な電子の発生、つまり、周辺回路ＮＭＯＳ部１０２のソース／ドレインにおける不要な電子の発生が抑制されるとともに、感光領域１０１に向かう不要な電子がオフセット電荷吸収ドレイン１０６に吸収され、感光領域１０１におけるオフセット電荷の発生が抑制される。なお、この固体撮像装置では、周辺回路がＣＭＯＳで構成され、ダイナミック回路ではない、つまり、周辺回路ＮＭＯＳ部１０２にはＭＯＳ容量が形成されていないので、もともと周辺回路ＮＭＯＳ部１０２のソース／ドレインから発生した不要な電子が周辺回路に対して与える影響を考慮する必要がない。よって、この固体撮像装置は、図１に示された固体撮像装置ほど大きな効果を奏さないが、感光領域１０１におけるオフセット電荷の発生を防止している点で同様の効果を奏する。
【００２１】
以上、本発明に係る固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。たとえば、本実施の形態では、２つのｐ型ウェル３ａ及び３ｂの間に、ｎ型拡散層のオフセット電荷吸収ドレイン１０６が設けられたが、このようなオフセット電荷吸収ドレイン１０６は、必ずしも必要なものではない。２つのｐ型ウェル３ａが分離して形成されているだけであってもよい。その間が半導体基板（ｎ型半導体）のまま（剥き出し状態）であっても、第１のｐ型ウェル３ａと第２のｐ型ウェル３ｂとが物理的あるいは電気的に分離されている限り、周辺回路ＮＭＯＳ部１０２で発生した不要な電子が感光領域１０１に到達することが阻止されるからである。
【００２２】
また、本実施の形態では、第２のｐ型ウェル３ｂにガードリング層６を設け、ガードリング層６を負の電位に固定したが、このような電位固定は必ずしも必要ではない。周辺回路がＣＭＯＳで構成され（つまり、ダイナミック回路でなく）、かつ、第１のｐ型ウェル３ａと第２のｐ型ウェル３ｂとが分離されている場合には、第２のｐ型ウェル３ｂで発生した不要な電子が周辺回路に与える影響を考慮する必要がないからである。
【産業上の利用可能性】
【００２３】
本発明は、ＭＯＳ型の固体撮像装置として、特に、家庭用ビデオカメラ、デジタルスチルカメラ、携帯電話用カメラ等に用いられるエリアイメージセンサ等の固体撮像装置として利用することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態における固体撮像装置（周辺回路がＮＭＯＳ）の断面図である。
【図２】本発明の他の実施の形態における固体撮像装置（周辺回路がＣＭＯＳ）の断面図である。
【図３】従来の固体撮像装置の回路図である。
【図４】従来の固体撮像装置（周辺回路がＣＭＯＳ）の断面図である。
【図５】従来の固体撮像装置（周辺回路がＮＭＯＳ）の断面図である。
【図６】ＭＯＳ容量を用いた周辺回路（ダイナミック回路）の例を示す回路図である。
【符号の説明】
【００２５】
１    ｎ型半導体基板
３ａ  第１のｐ型ウェル
３ｂ  第２のｐ型ウェル
４    ｐ型ウェル抵抗
５    ｐ型ウェルコンタクト拡散層
６    ガードリング層
７    ＮＭＯＳトランジスタ
８    ＭＯＳ容量
９    ゲート電極
１１    フォトダイオード
１２    転送トランジスタ
１３    リセットトランジスタ
１４    増幅トランジスタ
１５    垂直走査回路
１６    負荷トランジスタ
１７    雑音抑圧回路
１８    列選択トランジスタ
１９    水平走査回路
２５    ＰＭＯＳトランジスタ
２６    ｎ型ウェルコンタクト拡散層
２７    ｎ型ウェル
１００    共通ドレイン端子
１０１    感光領域
１０２    周辺回路ＮＭＯＳ部
１０３    周辺回路ＰＭＯＳ部
１０４    出力端子
１０５    電子（オフセット電荷）
１０６    オフセット電荷吸収ドレイン
【図１】
2006147795.tif 000003
【図２】
2006147795.tif 000004
【図３】
2006147795.tif 000005
【図４】
2006147795.tif 000006
【図５】
2006147795.tif 000007
【図６】
2006147795.tif 000008