(57)【要約】【課題】  入力直流電源電圧範囲が広い場合でもスイッチング素子に流れる電流のピーク値の過剰な上昇を抑制しつつ、高効率かつ低ノイズで広範囲な電力制御を行なうことができるＤＣ−ＤＣコンバータ装置を提供する。【解決手段】  Ｖ−Ｆテーブル１３は、直流電源１の電圧が大きいほどスイッチング周波数が高くなるように、各直流電源の電圧に対応するスイッチング周波数を定める。スイッチング周波数特定部１６は、Ｖ−Ｆテーブル１３を参照して検出した直流電源１の電圧に対応するスイッチング周波数を特定する。調整部１５は、インダクタンス７を流れる電流が不連続となるように、ＩＧＢＴ３ｄ，３ｃのスイッチングのタイミングの対となるＩＧＢＴ３ａ，３ｂのスイッチングのタイミングに対する位相シフト量を調整する。信号制御部１７は、スイッチング周波数と位相シフト量とに基づいて、ゲート信号の活性化を制御する。【選択図】        図１
2006033923.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、
前記直流電源を入力して交流出力に変換する位相シフト制御方式フルブリッジインバータと、
前記フルブリッジインバータの交流出力を１次側で受けるトランスと、
前記トランスの２次側出力を直流に整流して、直流電圧を負荷に出力する整流回路と、
前記トランスの１次側または２次側に直列接続されたインダクタンスと、
前記フルブリッジインバータを制御する制御手段とを備え、
前記フルブリッジインバータは、
基準相レグを構成する２個の半導体スイッチング素子と、
制御相レグを構成する２個の半導体スイッチング素子と、
前記基準相レグを構成する各半導体スイッチング素子に並列接続されるコンデンサとを含み、
前記制御手段は、
前記直流電源の電圧の大きさを検出する入力電圧検出手段と、
前記直流電源の電圧が大きいほど前記スイッチング周波数が高くなるように、前記各直流電源の電圧の大きさに対応する前記半導体スイッチング素子のスイッチング周波数を定めたテーブルと、
前記テーブルを参照して、前記検出した直流電源の電圧の大きさに対応する前記半導体スイッチング素子のスイッチング周波数を特定するスイッチング周波数特定手段と、
前記インダクタンスを流れる電流が不連続となるように、前記制御相レグを構成する半導体スイッチング素子のスイッチングのタイミングの前記基準相レグを構成する対となる半導体素子スイッチング素子のスイッチングのタイミングに対する位相シフト量を調整する調整手段と、
前記スイッチング周波数と前記位相シフト量とに基づいて、前記半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する信号制御手段とを含む、ＤＣ−ＤＣコンバータ装置。
【請求項２】
前記制御手段は、さらに、
前記インダクタンスを流れる電流の大きさを検出する電流検出手段と、
前記検出した電流の大きさが所定の基準値を超えるときに、前記スイッチング周波数特定手段で特定されたスイッチング周波数を増加させるスイッチング周波数増加手段とを含み、
前記信号制御手段は、前記増加後のスイッチング周波数と前記調整された位相シフト量とに基づいて、前記半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する、請求項１記載のＤＣ−ＤＣコンバータ装置。
【請求項３】
前記トランスは、リーケージトランスであり、
前記トランスの１次側または２次側に直列接続されたインダクタンスの代りに、前記リーケージトランスの漏れインダクタンスを用いる、請求項１記載のＤＣ−ＤＣコンバータ装置。
【請求項４】
前記半導体スイッチング素子は、電界効果トランジスタであり、
前記基準相レグを構成する各半導体スイッチング素子に並列接続されるコンデンサを前記電界効果トランジスタの寄生容量で代用する、請求項１記載のＤＣ−ＤＣコンバータ装置。
【請求項５】
前記制御手段は、さらに、
出力電圧の大きさを検出する出力電圧検出手段を含み、
前記調整手段は、前記出力電圧の大きさが一定値となるように、前記インダクタンスを流れる電流が不連続となる範囲で、前記特定されたスイッチング周波数および／または前記位相シフト量を調整し、
前記信号制御手段は、前記調整後の前記スイッチング周波数と前記位相シフト量とに基づいて、前記半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する、請求項１記載のＤＣ−ＤＣコンバータ装置。
【請求項６】
前記制御手段は、さらに、
前記直流電源から出力される入力電流の大きさを検出する電流検出手段を含み、
前記調整手段は、前記検出した入力電流の大きさと前記入力電圧検出手段で検出した電圧の大きさに基づいて入力電力を算出し、前記入力電力が最大となるように、前記インダクタンスを流れる電流が不連続となる範囲で、前記スイッチング周波数および／または前記位相シフト量を調整し、
前記信号制御手段は、前記調整後の前記スイッチング周波数と前記位相シフト量とに基づいて、前記半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する、請求項１記載のＤＣ−ＤＣコンバータ装置。
【請求項７】
前記テーブルは、前記直流電源の各電圧において、前記インダクタンスを流れる電流が連続して変化する連続モードと、前記インダクタンスを流れる電流が不連続に変化する不連続モードとの境界の状態である臨界モードとなるときに、前記インダクタンスに流れる電流のピーク値が、前記直流電源の電圧を変化させてもほぼ同一となるように、前記各直流電源の電圧の大きさに対応する前記スイッチング周波数を定めている、請求項１記載のＤＣ−ＤＣコンバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ装置に関し、特に、変圧器の１次側にフルブリッジインバータを接続し、変圧器の２次側に整流回路を接続して構成されるＤＣーＤＣコンバータ装置に関する。
【背景技術】
【０００２】
近年、電子機器より発生する電磁誘導ノイズを抑制するため、スイッチング素子をゼロ電圧スイッチング（ＺＶＳ）またはゼロ電流スイッチング（ＺＣＳ）させるソフトスイッチング技術を適用した低ノイズ化の研究が行なわれている。ＤＣ−ＤＣコンバータにおいても、ソフトスイッチング技術を適用して、その特性の改善化が行なわれている。また、ソフトスイッチングによってノイズの低減だけでなく、スイッチング素子のスイッチング損失も大幅に低減することができ、変換の高効率化が図られる。
【０００３】
ソフトスイッチングを適用したＤＣ−ＤＣコンバータの回路方式の例として、位相シフトＰＭＷ（Pulse Width Modulator）制御方式がある。図８は、ソフトスイッチングを適用した位相シフトＰＭＷ制御ＤＣ−ＤＣコンバータの従来例を示す。このような従来例は、たとえば、特許文献１に開示されている。
【０００４】
図８を参照して、従来のＤＣ−ＤＣコンバータは、高周波トランス２を備え、１次側に直流電源１およびフルブリッジインバータ２９を備え、２次側にリアクトル７、整流回路３０、出力コンデンサ８、および負荷抵抗ＲＬを備える。
【０００５】
フルブリッジインバータ２９は、直流電源１を入力して位相シフト制御方式によって交流出力に変換するもので、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）３ａ，３ｂ，３ｃ，３ｄと、逆導通ダイオード４ａ，４ｂ，４ｃ，４ｄと、スナバコンデンサ５ａ，５ｂ，５ｃ，５ｄとを含む。
【０００６】
ＩＧＢＴ３ａとＩＧＢＴ３ｂとは、基準相（進み相）レグを構成する。ＩＧＢＴ３ｃとＩＧＢＴ３ｄとは、制御相（遅れ相）レグを構成する。逆導通ダイオード４ａ，４ｂ，４ｃ，４ｄは、ＩＢＧＴ３ａ，３ｂ，３ｃ，３ｄに並列に接続される。スナバコンデンサ５ａ，５ｂ，５ｃ，５ｄは、ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄに並列に接続される。
【０００７】
高周波トランス２は、フルブリッジインバータ２９の交流出力を受ける。
【０００８】
リアクトル７は、高周波トランス７の２次側に直列接続される。
【０００９】
整流回路３０は、整流用ダイオード６ａ，６ｂ，６ｃ，６ｄを含み、高周波トランス７の２次側に接続し、交流を直流に整流する。
【００１０】
リアクトル７は、整流回路３０に接続し、出力コンデンサ８は、リアクトル７に接続する。リアクトル７および出力コンデンサ８は、フィルタ回路を構成し、負荷抵抗８に直流電圧を与える。
【００１１】
図９は、従来のＤＣ−ＤＣコンバータの動作を説明するための図である。同図を参照して、Ｔｓはスイッチング周期、ｆｓはスイッチング周波数を示す。
【００１２】
ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄは、固定のスイッチング周期Ｔｓ（＝１／ｆｓ）にしたがって、オン／オフのスイッチングが制御される。ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄのオンとなる時間は、それぞれ同じで、Ｓｏｎとする。
【００１３】
基準相レグを構成するＩＧＢＴ３ａとＩＧＢＴ３ｂは、ほぼ１８０°の幅の時間で相補的にオンする。同様に、制御相レグを構成するＩＧＢＴ３ｃとＩＧＢＴ３ｄは、ほぼ１８０°の幅の時間で相補的にオンする。
【００１４】
ＩＧＢＴ３ａとＩＧＢＴ３ｂのオンの切り替り時に、固定値のデッドタイムｔｄが設けられる。同様に、ＩＧＢＴ３ｃとＩＧＢＴ３ｄのオンの切り替り時に、固定値のデッドタイムｔｄが設けられる。
【００１５】
基準相レグを構成するＩＧＢＴ３ａと制御相レグを構成するＩＧＢＴ３ｄとは、対を構成する。対を構成するＩＧＢＴ３ａとＩＧＢＴ３ｄとが同時にオンとなる時間を重なり時間といい、ｔｏｎで表わす。同様に、基準相レグを構成するＩＧＢＴ３ｂと制御相レグを構成するＩＧＢＴ３ｃとは対を構成する。対を構成するＩＧＢＴ３ｂとＩＧＢＴ３ｃとが同時にオンとなる時間を重なり時間といい、ｔｏｎで表わす。
【００１６】
リアクトル７に流れる電流（以下、リアクトル電流という）は、図８に示すように連続して変化する。このように、リアクトル電流が連続して変化するモードを連続モードという。
【００１７】
ＩＧＢＴ３ｄのオンとなるタイミングは、ＩＧＢＴ３ａがオンとなるタイミングに対してθだけ遅い位相で制御される。同様に、ＩＧＢＴ３ｃのオンとなるタイミングは、ＩＧＢＴ３ｂがオンとなるタイミングに対してθだけ遅い位相で制御される。θを位相シフト量という。
【００１８】
なお、その他の位相シフト方式の回路例は、特許文献２に開示されている。
【特許文献１】特開２００２−２３８２５７号公報
【特許文献２】特開２００１−１０３７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、特許文献１に記載の位相シフト制御方式ＤＣ−ＤＣコンバータには、リアクトル電流が連続である電流連続モードで動作するため、以下のような問題がある。
【００２０】
第１に、高周波トランス２の２次側に接続される整流ダイオードのリカバリー損失および電磁誘導ノイズが発生するという問題がある。
【００２１】
第２に、入力直流電源電圧範囲、つまり直流電源１の出力電圧範囲が広い場合に、高周波トランス２の２次側に接続される整流ダイオード６ａ，６ｂ，６ｃ，６ｄは耐圧の高いものを選択する必要があり、順方向電圧が増加することによって、効率が低下するという問題がある。
【００２２】
このような問題を回避するために、リアクトル電流が非連続になる電流非連続モードで動作することが考えられる。
【００２３】
しかしながら、電流非連続モードで動作させても、スイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄのスイッチング周波数が固定されているため、入力直流電源電圧範囲が広い場合に、入力電圧が高いとリアクトル電流のピーク値がかなり高くなる。なぜなら、リアクトル電流の傾きは、入力電圧に比例するからである。
【００２４】
リアクトル電流のピーク値が高くなることによってスイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄに流れる電流がスイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄの電流定格を越えないように、位相シフトＰＭＷ制御時の位相シフト量θ（導通期間）を制限する必要が生じるが、位相シフト量θを制限すると広範囲な電力制御が困難になるとともに、電流ピーク値が高くなることによって効率が低下するという問題がある。この問題は、電流連続モードで動作させるときよりも電流非連続モードで動作させたときに顕著となる。
【００２５】
それゆえに、本発明の目的は、入力直流電源電圧範囲が広い場合においても、スイッチング素子に流れる電流のピーク値の過剰な上昇を抑制しつつ、高効率かつ低ノイズで広範囲な電力制御を行なうことが可能となるＤＣ−ＤＣコンバータ装置を提供することである。
【課題を解決するための手段】
【００２６】
上記課題を解決するために、本発明のある局面に係るＤＣ−ＤＣコンバータ装置は、直流電源と、直流電源を入力して交流出力に変換する位相シフト制御方式フルブリッジインバータと、フルブリッジインバータの交流出力を１次側で受けるトランスと、トランスの２次側出力を直流に整流して、直流電圧を負荷に出力する整流回路と、トランスの１次側または２次側に直列接続されたインダクタンスと、フルブリッジインバータを制御する制御手段とを備え、フルブリッジインバータは、基準相レグを構成する２個の半導体スイッチング素子と、制御相レグを構成する２個の半導体スイッチング素子と、基準相レグを構成する各半導体スイッチング素子に並列接続されるコンデンサとを含み、制御手段は、直流電源の電圧の大きさを検出する入力電圧検出手段と、直流電源の電圧が大きいほどスイッチング周波数が高くなるように、各直流電源の電圧の大きさに対応する半導体スイッチング素子のスイッチング周波数を定めたテーブルと、テーブルを参照して、検出した直流電源の電圧の大きさに対応する半導体スイッチング素子のスイッチング周波数を特定するスイッチング周波数特定手段と、インダクタンスを流れる電流が不連続となるように、制御相レグを構成する半導体スイッチング素子のスイッチングのタイミングの基準相レグを構成する対となる半導体素子スイッチング素子のスイッチングのタイミングに対する位相シフト量を調整する調整手段と、スイッチング周波数と位相シフト量とに基づいて、半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する信号制御手段とを含む。
【００２７】
好ましくは、制御手段は、さらに、インダクタンスを流れる電流の大きさを検出する電流検出手段と、検出した電流の大きさが所定の基準値を超えるときに、スイッチング周波数特定手段で特定されたスイッチング周波数を増加させるスイッチング周波数増加手段とを含み、信号制御手段は、増加後のスイッチング周波数と調整された位相シフト量とに基づいて、半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する。
【００２８】
好ましくは、トランスは、リーケージトランスであり、トランスの１次側または２次側に直列接続されたインダクタンスの代りに、リーケージトランスの漏れインダクタンスを用いる。
【００２９】
好ましくは、半導体スイッチング素子は、電界効果トランジスタであり、基準相レグを構成する各半導体スイッチング素子に並列接続されるコンデンサを電界効果トランジスタの寄生容量で代用する。
【００３０】
好ましくは、制御手段は、さらに、出力電圧の大きさを検出する出力電圧検出手段を含み、調整手段は、出力電圧の大きさが一定値となるように、インダクタンスを流れる電流が不連続となる範囲で、特定されたスイッチング周波数および／または位相シフト量を調整し、信号制御手段は、調整後のスイッチング周波数と位相シフト量とに基づいて、半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する。
【００３１】
好ましくは、制御手段は、さらに、直流電源から出力される入力電流の大きさを検出する電流検出手段を含み、調整手段は、検出した入力電流の大きさと入力電圧検出手段で検出した電圧の大きさに基づいて入力電力を算出し、入力電力が最大となるように、インダクタンスを流れる電流が不連続となる範囲で、スイッチング周波数および／または位相シフト量を調整し、信号制御手段は、調整後のスイッチング周波数と位相シフト量とに基づいて、半導体スイッチング素子のゲートに印加するゲート駆動信号の活性化を制御する。
【００３２】
好ましくは、テーブルは、直流電源の各電圧において、インダクタンスを流れる電流が連続して変化する連続モードと、インダクタンスを流れる電流が不連続に変化する不連続モードとの境界の状態である臨界モードとなるときに、インダクタンスに流れる電流のピーク値が、直流電源の電圧を変化させてもほぼ同一となるように、各直流電源の電圧の大きさに対応するスイッチング周波数を定めている。
【発明の効果】
【００３３】
本発明に係るＤＣ−ＤＣコンバータ装置によれば、入力直流電源電圧範囲が広い場合においても、スイッチング素子に流れる電流のピーク値の過剰な上昇を抑制しつつ、高効率かつ低ノイズで広範囲な電力制御を行なうことが可能となる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について、図面を用いて説明する。
【００３５】
［第１の実施形態］
（構成）
図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。同図を参照して、このＤＣ−ＤＣコンバータは、高周波トランス２を備え、１次側に直流電源１およびフルブリッジインバータ２０を備え、２次側にリアクトル７、整流回路３０、出力コンデンサ８、および負荷抵抗ＲＬを備える。
【００３６】
フルブリッジインバータ２０は、直流電源１を入力して位相シフト制御方式によって交流出力に変換するもので、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）３ａ，３ｂ，３ｃ，３ｄと、逆導通ダイオード４ａ，４ｂ，４ｃ，４ｄと、スナバコンデンサ５ａ，５ｂとを含む。
【００３７】
ＩＧＢＴ３ａとＩＧＢＴ３ｂとは、基準相（進み相）レグを構成する。ＩＧＢＴ３ｃとＩＧＢＴ３ｄとは、制御相（遅れ相）レグを構成する。逆導通ダイオード４ａ，４ｂ，４ｃ，４ｄは、ＩＢＧＴ３ａ，３ｂ，３ｃ，３ｄに並列に接続される。スナバコンデンサ５ａ，５ｂは、ＩＧＢＴ３ａ，３ｂに並列に接続される。
【００３８】
高周波トランス２は、フルブリッジインバータ２０の交流出力を受ける。
【００３９】
リアクトル７は、高周波トランス７の２次側に直列接続される。
【００４０】
整流回路３０は、整流用ダイオード６ａ，６ｂ，６ｃ，６ｄを含み、リアクトル７と接続し、交流を直流に整流して直流電圧を負荷抵抗ＲＬに出力する。
【００４１】
出力コンデンサ８は、整流回路３０と接続する。
【００４２】
図２は、第１の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するための図である。同図を参照して、Ｔｓはスイッチング周期、ｆｓはスイッチング周波数を示す。
【００４３】
ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄは、可変のスイッチング周期Ｔｓ（＝１／ｆｓ）にしたがって、オン／オフのスイッチングが制御される。ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄのオンとなる時間は、それぞれ同じで、Ｓｏｎとする。
【００４４】
基準相レグを構成するＩＧＢＴ３ａとＩＧＢＴ３ｂは、ほぼ１８０°の幅の時間で相補的にオンする。同様に、制御相レグを構成するＩＧＢＴ３ｃとＩＧＢＴ３ｄは、ほぼ１８０°の幅の時間で相補的にオンする。
【００４５】
ＩＧＢＴ３ａとＩＧＢＴ３ｂのオンの切り替り時に、固定のデッドタイムｔｄが設けられる。同様に、ＩＧＢＴ３ｃとＩＧＢＴ３ｄのオンの切り替り時に、固定のデッドタイムｔｄが設けられる。
【００４６】
Ｓｏｎとｔｄとは、次の関係式（１）を満たす。
【００４７】
Ｓｏｎ＋ｔｄ＝Ｔｓ／２
＝１／（２×ｆｓ）  ・・・（１）
基準相レグを構成するＩＧＢＴ３ａと制御相レグを構成するＩＧＢＴ３ｄとは、対を構成する。対を構成するＩＧＢＴ３ａとＩＧＢＴ３ｄとが同時にオンとなる時間を重なり時間といい、ｔｏｎで表わす。同様に、基準相レグを構成するＩＧＢＴ３ｂと制御相レグを構成するＩＧＢＴ３ｃとは対を構成する。対を構成するＩＧＢＴ３ｂとＩＧＢＴ３ｃとが同時にオンとなる時間を重なり時間といい、ｔｏｎで表わす。重なり時間ｔｏｎは、次の式（２）で表わされる。
【００４８】
ｔｏｎ＝Ｄ×（Ｔｓ／２）
＝Ｄ／（２×ｆｓ）  ・・・（２）
ここで、Ｄはデュ−ティという。
【００４９】
デューティＤが所定値α（図２では、約０．５）を超えるときに、図９に示すようにリアクトル電流が連続して変化する連続モードとなり、デューティＤが所定値α未満のときには、図２に示すようにリアクトル電流が不連続に変化する不連続モードとなる。また、デューティＤが所定値αのときには、連続モードと不連続モードの境界の状態である臨界モードとなる。
【００５０】
ＩＧＢＴ３ａとＩＧＢＴ３ｄとが同時にオンとなる重なり時間ｔｏｎおよびＩＧＢＴ３ｂとＩＧＢＴ３ｃとが同時にオンとなる重なり時間ｔｏｎの期間には、リアクトル電流の大きさは、線形に上昇する。一方、上記重なり時間ｔｏｎ以外の期間には、リアクトル電流の大きさは、線形に減少する。重なり時間ｔｏｎが長いほど、リアクトル電流のピーク値が大きくなる。
【００５１】
また、直流電源１の電圧、すなわち入力電圧Ｖｉｎが大きくなれば、図２に示すリアクトル電流の変化の傾きＫｖが大きくなる。
【００５２】
リアクトル電流のピーク値Ｉは、以下の式（３）で表わされる。
【００５３】
Ｉ＝Ｋｖ×ｔｏｎ
＝Ｋｖ×Ｄ×（Ｔｓ／２）
＝Ｋｖ×Ｄ／（２×ｆｓ）  ・・・（３）
また、フルブリッジインバータ２０の電力量はリアクトル電流に比例する（ＤＣ−ＤＣコンバータの出力電圧が一定値と仮定しているため）ので、フルブリッジインバータ２０の単位時間当たりの電力量Ｐは、図２のリアクトル電流の波形のうちの２つの三角形の面積をスイッチング周期Ｔｓで除算した結果の定数倍となり、以下の式（４）で表わされる。
【００５４】
Ｐ＝ａ×（Ｋｖ×ｔｏｎ×２×ｔｏｎ）／Ｔｓ
＝ａ×（２×Ｋｖ×ｔｏｎ2）／Ｔｓ
＝ａ×（Ｋｖ×Ｄ2×Ｔｓ）／２
＝ａ×（Ｋｖ×Ｄ2）／（２×ｆｓ）  ・・・（４）
ここで、ａは定数である。
【００５５】
式（４）から明らかなように、デューティＤが大きいほど、単位時間当たりの電力量Ｐは大きくなり、スイッチング周波数ｆｓが大きいほど、単位時間当たりの電力量Ｐは小さくなり、入力電圧Ｖｉｎが大きいほど、Ｋｖが大きくなり単位時間当たりの電力量Ｐは大きくなる。
【００５６】
ＩＧＢＴ３ｄのオンとなるタイミングは、ＩＧＢＴ３ａがオンとなるタイミングに対して位相シフト量θだけ遅い位相で制御される。同様に、ＩＧＢＴ３ｃのオンとなるタイミングは、ＩＧＢＴ３ｂがオンとなるタイミングに対して位相シフト量θだけ遅い位相で制御される。
【００５７】
位相シフト量θは、次の式（５）で表わされる。
【００５８】
θ＝Ｓｏｎ−ｔｏｎ＝（Ｔｓ／２）−ｔｄ−Ｄ×（Ｔｓ／２）
＝（１−Ｄ）×（Ｔｓ／２）−ｔｄ
＝（１−Ｄ）／（２×ｆｓ）−ｔｄ  ・・・（５）
進み位相である基準相レグを構成するＩＧＢＴ３ａ，３ｂは、スナバコンデンサ５ａ，５ｂによって、ゼロ電圧スイッチング（ＺＶＳ）される。
【００５９】
一方、制御相レグを構成するＩＧＢＴ３ｃ，３ｄは、ゼロ電流スイッチング（ＺＣＳ）される。なぜなら、図２に示すリアクトル電流の波形は、高周波トランス２に１次側に流れる電流、すなわち、ＩＧＢＴ３ｃ，３ｄに流れる電流の波形と、ほぼ同様となるからである。このようにＩＢＧＴ３ｃ，３ｄは、ゼロ電流スイッチング（ＺＣＳ）されるため、ＩＧＢＴ３ｃ，３ｄに対しては、並列のスナバコンデンサを設けない。
【００６０】
以上のように、スイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄは、すべてソフトスイッチングされ、低ノイズ、かつ低スイッチング損失が達成される。
【００６１】
また、２次側の整流ダイオード６ａ，６ｂ，６ｃ，６ｄについても、リアクトル電流が図２に示されるように緩やかにゼロまで下がる。そして、リアクトル電流がゼロになった後、ダイオードに逆電圧がかかり、ゼロ電流でターンオフするため、リカバリー損失の発生を大幅に抑制することができるとともに、ダイオードのリカバリー時のダイオード電圧サージ、およびそのリンギングが小さくなりスイッチングノイズ（電磁誘導ノイズおよび伝導ノイズ）も大幅に抑制することができる。
【００６２】
再び、図１を参照して、ＤＣ−ＤＣコンバータは、さらに制御回路１２を備える。制御回路１２は、入力電圧検出部９と、入力電流検出部１１と、出力電圧検出部１０と、Ｖ−Ｆテーブル１３と、スイッチング周波数特定部１６と、スイッチング周波数増加部１４と、調整部１５と、信号制御部１７とを含む。
【００６３】
入力電圧検出部９は、直流電源１の入力電圧Ｖｉｎを検出して、入力電圧Ｖｉｎの値を表わす電圧検出信号をスイッチング周波数特定部１６に出力する。
【００６４】
入力電流検出部１１は、直流電源１から出力される入力電流Ｉｉｎを検出して、入力電流Ｉｉｎの値を表わす電流検出信号をスイッチング周波数増加部１４に出力する。
【００６５】
出力電圧検出部１０は、負荷抵抗ＲＬにかかる出力電圧Ｖｏｕｔを検出して、出力電圧Ｖｏｕｔの値の表わす電圧検出信号を調整部１５に出力する。
【００６６】
Ｖ−Ｆテーブル１３は、入力電圧Ｖｉｎに対応するスイッチング下限周波数ｆｓ０を保持する。
【００６７】
図３は、Ｖ−Ｆテーブル１３に格納されている入力電圧Ｖｉｎと、スイッチング下限周波数ｆｓ０との関係を示す図である。図３を参照して、スイッチング下限周波数ｆｓ０は、下限値ｆ＿ｍｉｎと上限値ｆ＿ｍａｘとの間で、入力電圧Ｖｉｎに比例して増加する。ここで、下限値ｆ＿ｍｉｎを設けたのは、スイッチング下限周波数ｆｓ０に基づいて設定されたスイッチング周波数ｆｓが、スイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄのスイッチング速度を超えるようなスイッチング周波数とならないようにするためである。また、上限値ｆ＿ｍａｘを設けたのは、高周波トランス２のコアが飽和しないようにするとともに、設定されたスイッチング周波数ｆｓが可聴帯域に入らないようにするためである。
【００６８】
また、図３の比例部分における各入力電圧Ｖｉｎに対するスイッチング下限周波数ｆｓ０の設定方法の例について説明する。各入力電圧Ｖｉｎにおいて臨界モードとなるとき、つまり、デューティＤが所定値αとなるときに、式（３）に示すリアクトル電流のピーク値Ｉが入力電圧Ｖｉｎを変化させても同一となるように、各入力電圧Ｖｉｎに対するスイッチング周波数を特定し、これを各入力電圧Ｖｉｎに対するスイッチング下限周波数ｆｓ０とする。
【００６９】
これにより、各入力電圧Ｖｉｎに対応させてスイッチング下限周波数ｆｓ０を変化させても、デューティＤが同一であれば、ほぼ同等の電力が供給できるので、制御の連続性を保ちやすくなる。
【００７０】
ただし、スイッチング下限周波数ｆｓ０が変化しても、デッドタイムｔｄは一定なので、厳密には、デューティＤに微調整が必要となる。
【００７１】
再び、図１を参照して、スイッチング周波数特定部１６は、入力電圧検出部９から入力電圧Ｖｉｎを表わす電圧検出信号を受けて、Ｖ−Ｆテーブル１３を参照して、入力電圧Ｖｉｎに対応するスイッチング下限周波数ｆｓ０を特定して、スイッチング周波数増加部１４に出力する。
【００７２】
スイッチング周波数増加部１４は、スイッチング標準周波数特定部１６からスイッチング下限周波数ｆｓ０を受け、電流検出部１１から入力電流Ｉｉｎの値を表わす電流検出信号を受ける。スイッチング周波数増加部１４は、入力電流Ｉｉｎのピーク値が所定のレベルを超えていないときには、スイッチング下限周波数ｆｓ０の値をそのままスイッチング周波数ｆｓ１として出力する。スイッチング周波数増加部１４は、入力電流Ｉｉｎのピーク値が所定のレベルを超えるとき、すなわち入力電流Ｉｉｎの値に比例するリアクトル電流の値があるレベルを超えるときには、リアクトル電流を低下させるため、出力するスイッチング周波数ｆｓ１の値をスイッチング下限周波数ｆｓ０の値から所定の上限値になるまで徐々に増加させる。ここで、徐々に増加させるのは、不要にスイッチング周波数ｆｓ１の値を上げすぎないようにするためである。また、所定の上限値を設けたのは、スイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄのスイッチング速度には物理的な限界があるからである。
【００７３】
このように、Ｖ−Ｆテーブル１３およびスイッチング周波数特定部１６によって、入力電圧Ｖｉｎの増加に対してスイッチング下限周波数ｆｓが増加させられ、その結果、スイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄのスイッチング周波数ｆｓが増加するが、スイッチング周波数ｆｓを増加させる理由を以下に説明する。
【００７４】
まず、仮に、スイッチング周波数ｆｓが固定であった場合について説明する。
【００７５】
入力電圧Ｖｉｎが増加すると、式（３）に示すようにリアクトル電流のピーク値Ｉが増加する。式（４）で示されるフルブリッジインバータ２０の単位時間当りの電力Ｐを一定に保とうとすれば、Ｋｖ×Ｄ2が一定となるようにデューティＤを小さくすることが必要となる。これにより、単位時間当りの電力Ｐが一定に保たれるが、Ｋｖ×Ｄは一定に保たれず、式（３）に示すリアクトル電流のピーク値Ｉは、それほど減少しない。したがって、スイッチング素子ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄの定格により、リアクトル電流のピーク値が増加することを許容できない場合には、さらにデューティＤを小さくしなければならなくなり、デューティＤが極度に小さくなると、所望の電力を供給できなくなる問題が生じる。
【００７６】
また、ある程度のリアクトル電流のピーク値の増加が許容できる場合においても、回路の導通の損失は、電流値の２乗に比例するので、効率の低下という問題も生じる。
【００７７】
これに対して、本実施の形態では、式（４）で示されるフルブリッジインバータ２０の単位時間当りの電力Ｐを一定に保つために、Ｋｖ／ｆｓが一定となるようにスイッチング周波数ｆｓを大きくする。これにより、単位時間当りの電力Ｐが一定に保たれるとともに、式（３）に示すリアクトル電流のピーク値Ｉも一定に保たれる。
【００７８】
ただし、スイッチング周波数ｆｓを高くすると、デッドタイムｔｄの占める割合が増加して電力が減少するので、同一の電力を得るためには、リアクトル電流のピーク値を若干増加させる必要がある。しかし、本実施の形態のＤＣ−ＤＣコンバータ装置では、スイッチング素子は、ソフトスイッチングされるため、スイッチング周波数ｆｓが増加したとしても、スイッチング損失の増加は限定的であり、顕著な効率低下を起こさない。
【００７９】
再び、図１を参照して、調整部１５は、出力電圧検出部１０から出力電圧Ｖｏｕｔの値を表わす電圧検出信号を受け、入力電圧検出部９から入力電圧Ｖｉｎの値を表わす電圧検出信号を受け、入力電流検出部１１から入力電流Ｉｉｎの値を表わす電流検出信号を受け、スイッチング周波数増加部１４からスイッチング周波数ｆｓ１を受けて、これらに基づいて、スイッチング周波数ｆｓおよび位相シフト量θを調整する。
【００８０】
調整部１５は、通常時には、デューティＤが不連続モードを表わす値となる範囲（つまり、所定値α未満）で、スイッチング周波数ｆｓおよび／または位相シフト量θを調整して出力する。
【００８１】
調整部１５は、出力電圧Ｖｏｕｔが一定値になるように制御（出力電圧一定制御）する場合には、出力電圧Ｖｏｕｔの大きさが一定値とするように、デューティＤが不連続モードを表わす値となる範囲で、スイッチング周波数ｆｓおよび／または位相シフト量θを調整して出力する。スイッチング周波数ｆｓの初期値は、たとえばスイッチング周波数増加部１４から受けたスイッチング周波数ｆｓ１とし、位相シフト量θの初期値は、たとえばＤ＝０．４５、ｆｓ＝ｆｓ１としたときに式（５）で定まるθとする。この制御は、たとえば、通常の比例（Ｐ）制御で行なってもよいし、あるいは比例積分（ＰＩ）制御でおこなってもよい。
【００８２】
調整部１５は、直流電源１が太陽電池である場合に、最大電力追従制御が必要となる場合には、入力電圧Ｖｉｎと入力電流Ｉｉｎから入力電力を算出し、入力電力が最大となるように、デューティＤが不連続モードを表わす値となる範囲で、スイッチング周波数ｆｓおよび／または位相シフト量θを調整して出力する。スイッチング周波数ｆｓの初期値は、たとえばスイッチング周波数増加部１４から受けたスイッチング周波数ｆｓ１とし、位相シフト量θの初期値は、たとえばＤ＝０．４５、ｆｓ＝ｆｓ１としたときに式（５）で定まるθとする。この制御は、たとえば最大電力追従（ＭＰＰＴ）制御で行なうものとしてもよい。
【００８３】
信号制御部１７は、調整部１５からスイッチング周波数ｆｓと位相シフト量θとを受けて、これらに基づいてＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄのスイッチングを制御するゲート駆動信号Ｇａ，Ｇｂ，Ｇｃ，Ｇｄの活性化のタイミングを制御する。ゲート駆動信号Ｇａ，Ｇｂ，Ｇｃ，Ｇｄが「Ｈ」に活性化されると、ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄがオンとなり、ゲート駆動信号Ｇａ，Ｇｂ，Ｇｃ，Ｇｄが「Ｌ」に不活性化されると、ＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄがオフとなる。
【００８４】
以上のように、本実施の形態に係るＤＣ−ＤＣコンバータ装置によれば、リアクトル電流が不連続に変化する電流不連続モードで動作するとともに、入力直流電流電源電圧の大きさに応じてスイッチング周波数を可変制御することによって、入力直流電源電圧範囲が広い場合においても、スイッチング素子に流れる電流のピーク値の過剰な上昇を抑制しつつ、高効率かつ低ノイズで広範囲な電力制御を行なうことができる。
【００８５】
［第２の実施形態］
（構成）
図４は、第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。同図を参照して、このＤＣ−ＤＣコンバータが、図１に示す第１の実施形態に係るＤＣ−ＤＣコンバータと相違する点は、以下である。
【００８６】
第１の実施形態では、リアクトル７が高周波トランス２の２次側に接続されていたのに対して、第２の実施形態では、リアクトル７が高周波トランス２の１次側に接続されている。
【００８７】
（動作）
第２の実施形態に係るＤＣ−ＤＣコンバータの動作は、第１の実施形態のＤＣ−ＤＣコンバータの動作と同様である。したがって、動作の説明を繰返さない。
【００８８】
［第３の実施形態］
（構成）
図５は、第３の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。同図を参照して、このＤＣ−ＤＣコンバータが、図１に示す第１の実施形態に係るＤＣ−ＤＣコンバータと相違する点は、以下である。
【００８９】
第１の実施形態では、リアクトル７が高周波トランス２の２次側に接続されていたのに対して、第３の実施形態では、リアクトル７が高周波トランス２の１次側に接続されている。
【００９０】
また、第１の実施形態では、整流回路３０は、整流用ダイオード６ａ，６ｂ，６ｃ，６ｄにより構成されていたのに対して、第３の実施形態では、整流回路３１は、全波形倍電圧整流回路であって、整流用ダイオード６ａ，６ｂと、倍電圧用コンデンサ１６ａ，１６ｂにより構成されている。このような整流回路３１は、倍電圧整流する。
【００９１】
（動作）
第３の実施形態に係るＤＣ−ＤＣコンバータの動作は、倍電圧整流されること以外は、第１の実施形態のＤＣ−ＤＣコンバータの動作と同様である。したがって、動作の説明を繰返さない。
【００９２】
［第４の実施形態］
（構成）
図６は、第４の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。同図を参照して、このＤＣ−ＤＣコンバータが、図１に示す第１の実施形態に係るＤＣ−ＤＣコンバータと相違する点は、以下である。
【００９３】
第１の実施形態では、リアクトル７が高周波トランス２の２次側に接続されていたのに対して、第４の実施形態では、リアクトル７が高周波トランス２の１次側に接続されている。
【００９４】
また、第１の実施形態では、整流回路３０は、整流用ダイオード６ａ，６ｂ，６ｃ，６ｄにより構成されていたのに対して、第４の実施形態では、整流回路３２は、半波形倍電圧整流回路であって、整流用ダイオード６ａ，６ｂと、倍電圧用コンデンサ１６ａにより構成されている。このような整流回路３２は、倍電圧整流する。
【００９５】
（動作）
第４の実施形態に係るＤＣ−ＤＣコンバータの動作は、倍電圧整流されること以外は、第１の実施形態のＤＣ−ＤＣコンバータの動作と同様である。したがって、動作の説明を繰返さない。
【００９６】
［第５の実施形態］
（構成）
図７は、第５の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。同図を参照して、このＤＣ−ＤＣコンバータが、図６に示す第４の実施形態に係るＤＣ−ＤＣコンバータと相違する点は、以下である。
【００９７】
第４の実施形態のフルブリッジインバータ２０は、半導体スイッチング素子としてＩＧＢＴ３ａ，３ｂ，３ｃ，３ｄを含んでいたのに対して、第５の実施形態のフルブリッジインバータ２１は、半導体スイッチング素子として、ＦＥＴ（Field Effect Transistor；電界効果トランジスタ））１８ａ，１８ｂ，１８ｃ，１８ｄを含む。
【００９８】
また、第４の実施形態のフルブリッジインバータ２０は、スナバコンデンサ５ａ，５ｂを含んでいたのに対して、第５の実施形態のフルブリッジインバータ２１は、スナバコンデンサ５ａ，５ｂを含まない。これは、フルブリッジインバータ２１内のＦＥＴ１８ａ，１８ｂの寄生容量によって、スナバコンデンサ５ａ，５ｂを代替できるからである。これによって、第５の実施形態では、第４の実施形態よりも回路の部品点数を少なくすることができる。
【００９９】
また、第４の実施形態のＤＣ−ＤＣコンバータは、高周波トランス２を含んでいたのに対して、第５の実施形態のＤＣ−ＤＣコンバータは、リーケージトランス１８を含む。リーケージトランス１８は、１次巻き線と２次巻き線との間に、意図的に漏れインタクタンスを設けたものである。
【０１００】
また、第４の実施形態のＤＣ−ＤＣコンバータは、リアクトル７を含んでいたのに対して、第５の実施形態のＤＣ−ＤＣコンバータは、リアクトル７を含まない。これは、リーケージトランス１８の漏れインダクタンスによって、リアクトル７を代替できるからである。これによって、第５の実施形態では、第４の実施形態よりも回路の部品点数を少なくすることができる。
【０１０１】
（動作）
第５の実施形態に係るＤＣ−ＤＣコンバータの動作は、第４の実施形態のＤＣ−ＤＣコンバータの動作と同様である。したがって、動作の説明を繰返さない。
【０１０２】
（変形例）
本発明は、上記の実施形態に限定されるものでなく、たとえば、以下のような変形例も含まれる。
【０１０３】
（１）  スイッチング下限周波数ｆｓ０
本発明の実施形態では、スイッチング下限周波数ｆｓ０は、下限値ｆ＿ｍｉｎと上限値ｆ＿ｍａｘとの間で、入力電圧Ｖｉｎに比例して増加するものとしたが、比例して増加することに限定するものではない。スイッチング下限周波数ｆｓ０は、下限値ｆ＿ｍｉｎと上限値ｆ＿ｍａｘとの間で、入力電圧Ｖｉｎに対して単調増加するものであればよい。
【０１０４】
（２）  スイッチング周波数の増加
本発明の実施形態では、入力電流Ｉｉｎのピーク値が所定のレベルを超えると、スイッチング周波数ｆｓ１をスイッチング下限周波数ｆｓ０の値から増加させたが、これに限定するものではなく、入力電流Ｉｉｎのピーク値が所定のレベル以下のときでも、スイッチング周波数ｆｓ１をスイッチング下限周波数ｆｓ０の値から増加させるものとしてもよい。また、上述のいずれを用いるかは切換え可能とし、ＤＣ−ＤＣコンバータ装置の変換効率がよくなる方の条件を予め定めておき、実際の使用時に、変換効率がよい方に切換えるものとしてもよい。
【０１０５】
また、当然のことではあるが、入力電流Ｉｉｎのピーク値の大きさに係らず、スイッチング周波数ｆｓ１の値をスイッチング下限周波数ｆｓのままにしてもよい。
【０１０６】
（３）  調整部
調整部１５は、デューティＤが不連続モードを表わす値となる範囲で、スイッチング周波数ｆｓおよび／または位相シフト量θを調整したが、スイッチング周波数ｆｓは、スイッチング周波数増加部１４から受けたスイッチング周波数ｆｓ１以上となるような条件を付加するものとしてもよい。
【０１０７】
（４）  制御回路
制御回路１２は、プログラムを保持し、保持しているプログラムを実行するマイコン、またはＤＳＰなどで構成してもよい。
【０１０８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１０９】
【図１】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図２】本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するための図である。
【図３】Ｖ−Ｆテーブル１３に格納されている入力電圧Ｖｉｎと、スイッチング下限周波数ｆｓ０との関係を示す図である。
【図４】本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図５】本発明の第３の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図６】本発明の第４の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図７】本発明の第５の実施形態に係るＤＣ−ＤＣコンバータの構成を示す図である。
【図８】従来のＤＣ−ＤＣコンバータの構成を示す図である。
【図９】従来のＤＣ−ＤＣコンバータの動作を説明するための図である。
【符号の説明】
【０１１０】
１  直流電源、２  高周波トランス、７  リアクトル、８  出力コンデンサ、９  入力電圧検出部、１０  出力電圧検出部、１１  入力電流検出部、１２  制御回路、１３  Ｖ−Ｆテーブル、１４  スイッチング周波数増加部、１５  調整部、１６  スイッチング周波数特定部、１７  信号制御部、１８  リーケージトランス、２０，２１，２９  フルブリッジインバータ、３０，３１，３２  整流回路、３ａ，３ｂ，３ｃ，３ｄ  ＩＧＢＴ、４ａ，４ｂ，４ｃ，４ｄ  逆導通ダイオード、５ａ，５ｂ  スナバコンデンサ、６ａ，６ｂ，６ｃ，６ｄ  整流用ダイオード、１６ａ，１６ｂ  倍電圧用コンデンサ、１８ａ，１８ｂ，１８ｃ，１８ｄ  ＦＥＴ、ＲＬ  負荷抵抗。
【図１】
2006033923.tif 000003
【図２】
2006033923.tif 000004
【図３】
2006033923.tif 000005
【図４】
2006033923.tif 000006
【図５】
2006033923.tif 000007
【図６】
2006033923.tif 000008
【図７】
2006033923.tif 000009
【図８】
2006033923.tif 000010
【図９】
2006033923.tif 000011