(57)【要約】【課題】  無線通信に用いられる反射型移相器を小型化するとともに低ロス化する。【解決手段】  入力された信号が反射される入力端子１１と、１つ以上の移相回路１５と、前記入力端子から入力された信号の位相を前記移相回路を用いて切り換える１つ以上の位相切り換え用電界効果トランジスタ１２，１４，１６とを有し、前記入力端子、前記移相回路と前記トランジスタが同一基板上に形成され、電界効果トランジスタを制御して移相回路を切り換え、所定の位相遅延した、低ロスの反射波を得るとともにＭＭＩＣ構成とし小型化する。【選択図】図１
2006229732.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号が反射される入力端子と、
１つ以上の移相回路と、
前記入力端子から入力された信号の位相を前記移相回路を用いて切り換える１つ以上の位相切り換え用電界効果トランジスタとを有し、
前記入力端子、前記移相回路と前記トランジスタが同一基板上に形成されている、
反射型移相器。
【請求項２】
前記反射型移相器は受信用端子と、前記基板上に作られ、前記受信用端子にそのドレインまたはソースを接続し、ドレインまたはソースを前記入力端子に接続したスイッチ用電界効果トランジスタとを有する
請求項１記載の反射型移相器。
【請求項３】
前記移相回路は受動素子で構成される
請求項１記載の反射型移相器。
【請求項４】
前記移相器は、前記電界効果トランジスタと前記基準電位間、または前記移相回路の近傍に位相調整のために位相調整素子を有する
請求項１記載の反射型移相器。
【請求項５】
前記電界効果トランジスタは接合ゲート型ＨＥＭＴとする
請求項１記載の反射型移相器。
【請求項６】
前記基板は化合物半導体基板であり、該化合物半導体基板が、樹脂封止されていることを特徴とする
請求項１記載の反射型移相器。
【請求項７】
同一基板上に設けられた、入力された信号が反射される入力端子と、前記入力端子から入力された信号の位相を切り換える１つ以上の位相切り換え用電界効果トランジスタと、
前記基板外に設けられ、前記電界効果トランジスタで位相が切り換えられる移相回路とを有する
反射型移相器。
【請求項８】
前記移相回路は受動素子で構成される
請求項７記載の反射型移相器。
【請求項９】
前記移相器は、前記電界効果トランジスタと前記基準電位間、または前記移相回路の近傍に位相調整のために位相調整素子を有する
請求項７記載の反射型移相器。
【請求項１０】
前記電界効果トランジスタは接合ゲート型ＨＥＭＴとする
請求項７記載の反射型移相器。
【請求項１１】
前記基板は化合物半導体基板であり、該化合物半導体基板が、樹脂封止されていることを特徴とする
請求項７記載の反射型移相器。
【請求項１２】
入力された信号が反射される入力端子と、
入力端子と出力端子を持つ移相回路と、
前記入力端子にドレインまたはソースを接続し、ドレインまたはソースを第１の基準電位に電気的に接続したスイッチ用第１の電界効果トランジスタと、
前記移相回路の入力端子にそのドレインまたはソースを接続し、ドレインまたはソースを前記入力端子に接続したスイッチ用第２の電界効果トランジスタと、
前記移相回路の出力端子にそのドレインまたはソースを接続し、ドレインまたはソースを第２の基準電位に電気的に接続したスイッチ用第３の電界効果トランジスタとを有する
反射型移相器。
【請求項１３】
前記移相回路は受動素子で構成される
請求項１２記載の反射型移相器。
【請求項１４】
前記移相器は、前記電界効果トランジスタと前記基準電位間、または前記移相回路の近傍に位相調整のために位相調整素子を有する
請求項１２記載の反射型移相器。
【請求項１５】
前記電界効果トランジスタは接合ゲート型ＨＥＭＴとする
請求項１２記載の反射型移相器。
【請求項１６】
前記基板は化合物半導体基板であり、該化合物半導体基板が、樹脂封止されていることを特徴とする
請求項１２記載の反射型移相器。
【請求項１７】
入力端子と、
移相回路と、
前記移相回路にそのドレインまたはソースを接続し、前記移相回路の入力端子に接続されていないドレインまたはソースを前記入力端子に接続したスイッチ用電界効果トランジスタと、
前記移相回路と電界効果トランジスタの直列接続部が並列に２つ以上接続されたことを特徴とする
反射型移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば無線通信で使用される、低電圧駆動かつ、優れた特性を求められる移相器に関する。さらに詳述すれば、移相回路とスイッチを用い、スイッチを切り換え、入力された搬送波（キャリア）の位相を任意に切り換える移相器に関する。
【背景技術】
【０００２】
無線通信において、ディジタルデータを送受信する際、送信側で搬送波に変調をかけた信号を送信し、受信側でその信号を復調し、ディジタルデータを取り出す。その変調方式のうち搬送波の位相を変化させるものが位相変調である。
【０００３】
例えば移相器２００の従来例を図６に示す。図６の移相器２００において、入力端子Ｔ１はＳＰＤＴ（  Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ  ）スイッチ２０１の入力端子に接続され、ＳＰＤＴスイッチ２０１の一方の出力端子ａは伝送線路２０２にまた他方の出力端子ｂは伝送線路２０３にそれぞれ接続されている。伝送線路２０２の出力端子はＳＰＤＴスイッチ２０４の一方の入力端子ｃに、また伝送線路２０３の出力端子は他方の入力端子ｄにそれぞれ接続されている。そして、ＳＰＤＴスイッチ２０４の出力端子（Ｔ２）から信号が出力される。
また、伝送線路２０２と２０３の線路長を変え任意に位相遅延量を設定できる。図６の例においては、伝送線路２０２の位相遅延量をθ１とし、伝送線路２０３の位相遅延量をθ２とする。
【０００４】
つぎに、この移相器２００の動作について説明する。
入力端子Ｔ１から入力信号、たとえば搬送波がＳＰＤＴスイッチ２０１に供給され、ＳＰＤＴスイッチ２０１が切り換えられ出力端子ａに接続された場合、伝送線路２０２で位相がθ１変化（遅延）して次段のＳＰＤＴスイッチ２０４の入力端子ｃを介して出力端子Ｔ２から信号が導出される。
一方、ＳＰＤＴスイッチ２０１が入力端子ｂに切り換えられると、入力端子Ｔ１から入力された信号は伝送線路２０３で伝送され、そこでθ２だけ位相が遅延し、次段のＳＰＤＴスイッチ２０４の入力端子ｄを介して出力端子Ｔ２から信号が導出される。
この結果、ＳＰＤスイッチ２０１，２０４を切り換えることにより得られる、伝送線路２０２の信号の位相遅延量θ１と伝送線路２０３の位相遅延量θ２の差（θ２−θ１）が全体の移相量である。
このように、信号を遅延するのに、ＳＰＤＴスイッチを２個用いる必要があり、１個の信号の移相遅延のため用いるスイッチの個数が多い欠点がある。
【０００５】
また他の移相器の構成例を図７に示す。図７に示す移相器２２０は図６に示した移相器２００を２個用い、さらに後段の移相器の伝送線路長を変えて位相遅延量が異なるようにした構成となっている。
図７の移相器２２０において、入力端子Ｔ１ａはＳＰＤＴスイッチ２２１の入力端子に接続され、ＳＰＤＴスイッチ２２１の一方の出力端子ａ１は位相遅延量θ１の伝送線路２２２にまた他方の出力端子ｂ１は位相遅延量θ２の伝送線路２２３にそれぞれ接続されている。伝送線路２２２の出力端子はＳＰＤＴスイッチ２２４の一方の入力端子ｃ１に接続され、また伝送線路２２３の出力端子は他方の入力端子ｄ１にそれぞれ接続されている。そして、ＳＰＤＴスイッチ２２４の出力は接続線２３０を介して後段の移相器に接続される。
後段の移相器の構成は前段の移相器と構成は同じであるが、伝送線路２３３の線路長が異なり、その位相遅延量がθ３となっている。
すなわち、接続線２３０はＳＰＤＴスイッチ２３１の入力端子に接続され、ＳＰＤＴスイッチ２３１の一方の出力端子ａは位相遅延量θ１の伝送線路２３２にまた他方の出力端子ｂ２は位相遅延量θ３の伝送線路２３３にそれぞれ接続されている。伝送線路２３２の出力端子はＳＰＤＴスイッチ２３４の一方の入力端子ｃ２に接続され、また伝送線路２３３の出力端子は他方の入力端子ｄ２に接続されている。そして、ＳＰＤＴスイッチ２３４の出力端子Ｔ２ａから位相変調された信号が導出される。
【０００６】
つぎに移相器２２０の動作について説明する。
ＳＰＤＴスイッチ２２１が切り替えられ出力端子ａ１に接続され、かつＳＰＤＴスイッチ２２４が入力端子ｃ１に接続された状態において、ＳＰＤＴスイッチ２３１が出力端子ａ２に接続され、ＳＰＤＴスイッチ２３４の入力端子ｃ２に接続されると、入力端子Ｔ１ａから接続線２３０までの位相遅延量は伝送線路２３２によるθ１、またＳＰＤＴスイッチ２３１から出力端子Ｔ２ａまでの位相遅延量は伝送線路２３２によるθ１であるので、合計２×θ１となる。
つぎに、前段の移相器のＳＰＤＴスイッチ２２１、２２４をそのまま維持して、後段の移相器のＳＰＤＴスイッチ２３１、２３４を切り換えると、ＳＰＤＴスイッチ２３１の出力端子ｂ２は伝送線路２３３に接続され、その出力端子はＳＰＤＴの入力端子ｄ２に接続され、後段における信号の位相遅延量はθ３である。
その結果、前段の移相器の移相遅延量θ１と後段の移相器の遅延量θ３を加えた値がトータルの位相遅延量となり、その位相遅延量はθ１＋θ３である。
つぎに、前段の移相器のＳＰＤＴスイッチ２２１が切り換えられ、出力端子ｂ１に接続され、かつＳＰＤＴスイッチ２２４が入力端子ｄ１に接続された状態において、ＳＰＤＴスイッチ２３１が出力端子ａ２に接続され、ＳＰＤＴスイッチ２３４の入力端子ｃ２に接続されると、入力端子Ｔ１ａから接続線２３０までの位相遅延量は伝送線路２３２によるθ２、またＳＰＤＴスイッチ２３１から出力端子Ｔ２ａまでの位相遅延量は伝送線路２３２によるθ１であるので、合計θ２＋θ１となる。
最後に、前段の移相器のＳＰＤＴスイッチをそのまま維持して、後段の移相器のＳＰＤＴスイッチを切り換えると、ＳＰＤＴスイッチ２３１の出力端子ｂ２は伝送線路２３３に接続され、その出力（側）はＳＰＤＴの入力端子ｄ２に接続され、後段における信号の位相遅延量はθ３である。
その結果、合計の位相遅延量はθ２＋θ３となる。
【０００７】
このように、図７における移相器を２段用いた構成においては、ＳＰＤＴスイッチ２２１，２２４，２３１，２３４を切り換えて伝送線路長を変えることにより、４つの位相モード（２×θ１，θ１＋θ３，θ２＋θ１，θ２＋θ３）が実現できる。しかし、１つのＳＰＤＴスイッチで少なくとも２つのＦＥＴが必要であり、１つの位相について２つのＳＰＤＴスイッチを制御しなければならず非効率的である。
【０００８】
また図８に他の従来例であるデバイダを使用した移相器２４０の例を示す。
図８の移相器２４０において、入力端子Ｔ１ｂはデバイダ２４１の入力端子に接続され、このデバイダ２４１の一方の出力端子は接続線２４３を介してＳＰＳＴスイッチ２４５に接続される。ＳＰＳＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｓｉｎｇｌｅ  Ｔｈｒｏｗ）スイッチの出力端子ａはλ／４（ここで、λは信号の波長を表す；またはλ／４移相回路）のマイクロストリップライン２４７の入力端子に接続され、他端はオープン（開放）となっている。
またデバイダ２４１の他方の出力端子はλ／８のマイクロストリップライン（λ／８移相回路）２４２の一方の端子に接続され、このマイクロストリップライン２４２の他方の端子はＳＰＳＴスイッチ２４４に接続される。このＳＰＳＴスイッチ２４４の出力端子ｂはλ／４のマイクロストリップライン２４６の一方の端子に接続され、他端はオープン（開放）となっている。
【０００９】
つぎにデバイダを用いた移相器２４０の動作について説明する。
ＳＰＳＴスイッチ２４４，２４５がオープンのとき、入力端子Ｔｂ１において接続線路２４４で反射した信号（０度）とλ／８の位相遅延を持つマイクロストリップライン２４２で往復した信号が合成されるので、位相遅延量は約９０／２＝４５度となる。
つぎに、ＳＰＳＴスイッチ２４５でスイッチが端子ａに接続され、端子ｂはそのままのオープン状態の場合、接続線２４３とマイクロストリップライン２４７で遅延する位相量は１８０度となる。その結果トータル位相遅延量はマイクロストリップライン２４７の位相遅延量とマイクロストリップライン２４２の位相遅延量を合成した量で、約（１８０＋９０）／２度＝１３５度となる。
ＳＰＳＴスイッチの２個が共に切り換えられ端子ａと端子ｂに接続されると、トータルの位相遅延量はマイクロストリップライン２４７で発生する１８０度とマイクロストリップライン２４２，２４６で発生する２７０度を合成した値で約２２５度である。
この従来例の移相器２４０は、反射波に位相変調をかけることができるが、１つの位相についてスイッチの数を１つに減らすことができるものの、デバイダ２４１のロスが最低３ｄＢあるため移相器全体のロスが大きくなってしまう。
【特許文献１】特開平６−１０４６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述したように、移相器を２段用いた構成においては、伝送線路長を変えることにより、４つの位相モードが実現できるが、１つのＳＰＤＴスイッチで少なくとも２つのＦＥＴが必要であり、１つの位相について２つのＳＰＤＴスイッチを制御しなければならず非効率的である。
また、デバイダを用いた移相器においては、１つの位相についてスイッチの数を１つに減らすことができるものの、デバイダのロスが最低３ｄＢあるため移相器全体のロスが大きくなってしまう。
さらに、無線通信において移相器の小型化、低ロス化は厳しくなっており、移相器をＩＣ化するに伴い、同様に小型化、低ロス化をしなければならない。
【課題を解決するための手段】
【００１１】
本発明の反射型移相器は、入力された信号が反射される入力端子と、１つ以上の移相回路と、前記入力端子から入力された信号の位相を前記移相回路を用いて切り換える１つ以上の位相切り換え用電界効果トランジスタとを有し、前記入力端子、前記移相回路と前記トランジスタが同一基板上に形成されていることを特徴とする。
【００１２】
本発明の反射型移相器は、同一基板上に設けられた、入力された信号が反射される入力端子と、前記入力端子から入力された信号の位相を切り換える１つ以上の位相切り換え用電界効果トランジスタと、前記基板外に設けられ、前記電界効果トランジスタで位相を切り換えられる移相回路とを有する。
【００１３】
本発明の反射型移相器は、入力された信号が反射される入力端子と、入力端子と出力端子を持つ移相回路と、前記入力端子にドレインまたはソースを接続し、ドレインまたはソースを第１の基準電位に電気的に接続したスイッチ用第１の電界効果トランジスタと、前記移相回路の入力端子にそのドレインまたはソースを接続し、ドレインまたはソースを前記入力端子に接続したスイッチ用第２の電界効果トランジスタと、前記移相回路の出力端子にそのドレインまたはソースを接続し、ドレインまたはソースを第２の基準電位に電気的に接続したスイッチ用第３の電界効果トランジスタとを有する。
【００１４】
本発明の反射型移相器は、入力された信号が反射される入力端子と、移相回路と、前記移相回路にそのドレインまたはソースを接続し、前記移相回路の入力端子に接続されていないドレインまたはソースを前記入力端子に接続したスイッチ用電界効果トランジスタと、前記移相回路と電界効果トランジスタの直列接続部が並列に２つ以上接続されたことを特徴とする。
【発明の効果】
【００１５】
本発明の反射型移相器は、位相切り換え用スイッチの数を減らすことができ、またデバイダを用いないのでデバイダによるロスが無くなり、移相器全体のロスを削減することができる。
また、位相切り換え用電界効果トランジスタとＧＮＤの間に受動素子、例えばキャパシタなどを挿入することによって位相の調節することが可能である。
また、上述した移相器を無線通信に用いることにより、移相器をＩＣ化するに伴い、小型化、低ロス化が実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、図を用いて移相器の実施形態例について説明する。
図１に実施形態例である移相器１０の回路構成を示す。アンテナ（Ａｎｔ）１１はＦＥＴ（電界効果トランジスタ）１，ＦＥＴ２の一方の端子、たとえばＮチャンネルの場合、ドレインにそれぞれ接続され、ＦＥＴ１の他方の端子、たとえばソースはキャパシタ１３の一方の端子に接続され、このキャパシタ１３の他方の端子はグランド（ＧＮＤ１）に接続される。またＦＥＴ２の他方の端子、たとえばソースはマイクロストリップライン１５の一方の端子に接続され、他方の端子（ｂ）はＦＥＴ３のドレインに接続され、このＦＥＴ３のソースはキャパシタ１７の一方の端子に接続され、他方の端子はグランド（ＧＮＤ２）に接続される。
ここで、移相回路（たとえばマイクロストリップライン）１５の線路長はλ／８であり、入射される信号（搬送波）の位相が４５度遅延し、信号が往復すると９０度位相が遅延する。
【００１７】
図１の移相器１０の動作について説明する。
移相器１０において、片道４５度、往復９０度、ＧＮＤの終端で１８０度の位相が遅れるため、スイッチの切り換えにより反射波を９０度ずつ４通りの変調をかけることが可能である。以下詳細に説明する。
例えば、ＦＥＴ１のゲートＧ１とＦＥＴ２のゲートＧ２をしきい値以下の制御電圧にすると、ＦＥＴ１，ＦＥＴ２がＯＦＦ（オフ；開放）となり、入力される搬送波はａ点で反射される。このときの位相遅延量は０度である。
つぎに、ＦＥＴ２のゲートＧ２にしきい値以上の制御電圧を供給し、またＦＥＴ１のゲートＧ１とＦＥＴ３のゲートＧ３をしきい値以下の電圧に設定すると、ＦＥＴ１がＯＦＦ且つＦＥＴ２がＯＮ（オン）かつＦＥＴ３がＯＦＦとなり、搬送波はｂ点で反射されるが、ａ点での反射波の位相に比べ、移相回路１５を往復しているため９０度位相が遅れる。
また、ＦＥＴ１のゲートＧ１にしきい値以上の制御電圧を供給し、ＦＥＴ２のゲートＧ２をしきい値以下の電圧に設定すると、電圧ＦＥＴ１がＯＮ且つＦＥＴ２がＯＦＦとなり、搬送波はＧＮＤ１で終端されるため、ａ点での反射波の位相に比べ１８０度位相が遅れる。
また、ＦＥＴ１のゲートＧ１をしきい値以下の電圧に設定し、ＦＥＴ２のゲートＧ２とＦＥＴ３のゲートＧ３のゲートにしきい値以上の電圧を供給すると、ＦＥＴ１がＯＦＦ且つ、ＦＥＴ２とＦＥＴ３がＯＮとなり、移相回路１５の往復とＧＮＤ２の終端を考慮すると、反射波の位相はａ点での反射波の位相に比べ２７０度遅れる。従って、スイッチＦＥＴ１，ＦＥＴ２，ＦＥＴ３を切り換えることにより、９０度ずつ４つの位相を設定することができる。
【００１８】
図１の例では、図８の従来例の移相器２４０のようにデバイダを使用していないためロスを低く抑える事が可能であり、スイッチ用ＦＥＴの数も各経路に１つでよいため、回路全体の小型化が可能である。またＦＥＴ１及びＦＥＴ３とＧＮＤの間に受動素子、例えばキャパシタ、インダクタなどを挿入することによって位相の調節が可能である。
【００１９】
図２に他の実施形態例である移相器３０を示す。
図２は図１において移相回路１５を受動素子のＣＬＣ（Ｃ；キャパシタ，Ｌ；インダクタ）のπ型回路で実現した移相回路３５ａの回路構成例である。図２は基本的には４つのＦＥＴと移相回路３５ａのみで構成されている。
アンテナ（Ａｎｔ）３１はＦＥＴ１Ａ（電界効果トランジスタ）３２，ＦＥＴ２Ａ（３４），ＦＥＴ４Ａ（３８）の一方の端子、たとえＦＥＴ１Ａ〜４ＡがＮチャンネルの場合、ドレインにそれぞれ接続され、ＦＥＴ１Ａ（３２）の他方の端子、たとえばソースはキャパシタ３３に接続され、このキャパシタ３３の他方の端子はグランド（ＧＮＤ１）に接続される。ＦＥＴ４Ａ（３８）の他方の端子のソースは受信用端子Ｒｘに接続されている。またＦＥＴ２Ａ（３４）の他方の端子であるソースは移相回路３５ａの一方の端子に接続され、他方の端子（ｂ）はＦＥＴ３Ａ（３６）のドレインに接続され、このＦＥＴ３Ａ（３６）のソースはキャパシタ３７の一方の端子に接続され、他方の端子はグランド（ＧＮＤ２）に接続される。
【００２０】
ここで、移相回路３５ａは図１の線路長λ／８のマイクロストリップライン１５に相当し、信号の位相が４５度遅延する働きをする。また信号が往復すると９０度位相が遅延することになる。
この移相回路３５ａの回路構成は、たとえば集中定数で構成され、ＦＥＴ２ＡのソースにキャパシタＣ３５ｂの一方の端子とインダクタＬ３５ｄがそれぞれ接続され、キャパシタＣ３５ｂの他方の端子はＧＮＤ２に接続されている。
インダクタＬ３５ｄの他方の端子はＦＥＴ３ＡのドレインとキャパシタＣ３５ｃの一方の端子にそれぞれ接続され、キャパシタＣ３５ｃの他方の端子はＧＮＤ２に接続されている。
【００２１】
図２の移相器３０において、ＦＥＴ４Ａ（３８）はゲートＧ４Ａにしきい値以上の制御電圧を供給して、信号を受信するときのみＯＮにし、Ａｎｔ３１から搬送波が入力され、反射するときはゲートＧ４Ａの電圧をしきい値以下にしてＯＦＦにする。
移相器３０の一部を構成する移相回路３５ａの移相量は片道４５度、往復９０度であるため、上述したように、９０度ずつ４つの位相モードを実現できる。
【００２２】
つぎに移相器３０の動作について説明する。
上述したように、搬送波を反射するときＦＥＴ４Ａ（３８）のゲートＧ４Ａをしきい値以下の電圧に設定して、ＯＦＦ状態としている。この状態において、例えば、ＦＥＴ１ＡのゲートＧ１ＡとＦＥＴ２ＡのゲートＧ２Ａをしきい値以下の電圧に設定すると、ＦＥＴ１Ａ（３２），ＦＥＴ２Ａ（３４）はＯＦＦとなり、入力される搬送波はａ点で反射される。このときの位相遅延量は０度である。
つぎに、ＦＥＴ１ＡのゲートＧ１ＡとＦＥＴ３ＡのゲートＧ３Ａをしきい値以下の電圧に設定し、またＦＥＴ２ＡのゲートＧ２Ａにしきい値以上の制御電圧を供給すると、ＦＥＴ１Ａ（３２）がＯＦＦ且つＦＥＴ２Ａ（３４）がＯＮかつＦＥＴ３Ａ（３６）がＯＦＦとなり、搬送波はｂ点で反射されるが、ａ点での反射波の位相に比べ、移相回路３５ａを往復しているため９０度位相が遅れる。
また、ＦＥＴ１ＡのゲートＧ１Ａにしきい値以上の制御電圧を供給し、ＦＥＴ２ＡのゲートＧ２Ａをしきい値以下の電圧に設定すると、ＦＥＴ１Ａ（３２）がＯＮ且つＦＥＴ２Ａ（３４）がＯＦＦとなり、搬送波はＧＮＤ１で終端されるため、ａ点での反射波の位相に比べ１８０度位相が遅れる。
また、ＦＥＴ１ＡのゲートＧ１Ａをしきい値以下の電圧に設定し、ＦＥＴ１ＡのゲートＧ１ＡとＦＥＴ３ＡのゲートＧ３Ａにしきい値以上の制御電圧を供給すると、ＦＥＴ１Ａ（３２）がＯＦＦ且つ、ＦＥＴ２Ａ（３４）とＦＥＴ３Ａ（３６）がＯＮとなり、移相回路３５ａの往復とＧＮＤ２の終端を考慮すると、反射波の位相はａ点での反射波の位相に比べ２７０度遅れる。
従って、スイッチＦＥＴ１Ａ（３２），ＦＥＴ２Ａ（３４），ＦＥＴ３Ａ（３６）の切り換えにより、９０度ずつ４つの位相を切り換える事ができる。
【００２３】
このように、移相器３０はＦＥＴ１Ａ（３２），ＦＥＴ２Ａ（３４），ＦＥＴ３Ａ（３６）を切り換えて、９０度ずつ4つの位相モードを実現できる。またスイッチ用ＦＥＴの数も各経路に１つでよいため、回路全体の小型化が可能である。またＦＥＴ１Ａ及びＦＥＴ３ＡとＧＮＤの間に受動素子、例えばキャパシタやインダクタなどを挿入することによって、浮遊容量などの寄生成分による位相遅延を調節することができる。
【００２４】
図３に他の実施形態例の移相器５０を示す。
図３の移相器５０は、３つの移相回路でそれぞれ片道４５度、９０度、１３５度位相が遅れ、往復でそれぞれ９０度、１８０度、２７０度位相が遅れる。
移相器５０において、ＡＮＴ５１は接点ａに接続され、さらにこの接点ａはＦＥＴ１Ｂ（５２），ＦＥＴ２Ｂ（５４），ＦＥＴ３Ｂ（５６）の一方の端子たとえばＮチャンネルＦＥＴの場合、ドレインにそれぞれ接続される。
ＦＥＴ１Ｂ（５２）の他方の端子、たとえばソースはλ／８の線路長を持つマイクロストリップライン５３の一方の端子に接続される。このマイクロストリップライン５３の他方の端子はオープン（開放）にしている。その結果このマイクロストリップライン５３で往復９０度の位相が遅れることになる。
同様に、ＦＥＴ２Ｂ（５４）の他方の端子、たとえばソースはλ／４の線路長を持つマイクロストリップライン５５の一方の端子に接続される。このマイクロストリップライン５５の他方の端子はオープンにしている。その結果このマイクロストリップライン５５で往復１８０度の位相が遅れることになる。
また、ＦＥＴ３Ｂ（５６）の他方の端子、たとえばソースは３λ／８の線路長を持つマイクロストリップライン５７の一方の端子に接続される。このマイクロストリップライン５７の他方の端子はオープンにしている。その結果このマイクロストリップライン５３で往復２７０度の位相が遅れることになる。
【００２５】
つぎに、移相器５０の動作について説明する。
例えば、ＦＥＴ１ＢのゲートＧ１ＢとＦＥＴ２ＢのゲートＧ２ＢとＦＥＴ３ＢのゲートＧ３Ｂがしきい値以下の電圧に設定されると、ＦＥＴＦＥＴ１Ｂ（５２）がＯＦＦ且つＦＥＴ２Ｂ（５４）がＯＦＦ且つＦＥＴ３Ｂ（５６）がＯＦＦとなり、搬送波はａ点で反射され、位相遅延量は０度である。
また、ＦＥＴ１ＢのゲートＧ１Ｂにしきい値以上の制御電圧が供給され、ＦＥＴ２ＢのゲートＧ２ＢとＦＥＴ３ＢのゲートＧ３Ｂがしきい値以下の電圧に設定されると、ＦＥＴ１Ｂ（５２）がＯＮ且つＦＥＴ２Ｂ（５４）がＯＦＦ且つＦＥＴ３Ｂ（５６）がＯＦＦとなり、搬送波はλ／８の線路長をもつ移相回路５３で反射され、ａ点での反射波の位相に比べ、移相回路５３を往復しているため９０度位相が遅れる。
また、ＦＥＴ１ＢのゲートＧ１ＢとＦＥＴ３ＢのゲートＧ３Ｂがしきい値以下の電圧に設定され、ＦＥＴ２ＢのゲートＧ２Ｂにしきい値以上の制御電圧が供給されると、ＦＥＴ１Ｂ（５２）がＯＦＦ且つＦＥＴ２Ｂ（５４）がＯＮ且つＦＥＴ３Ｂ（５６）がＯＦＦとなり、搬送波はλ／４移相回路５５で反射され、ａ点での反射波の位相に比べ１８０度位相が遅れる。
また、ＦＥＴ１ＢのゲートＧ１ＢとＦＥＴ２ＢのゲートＧ２Ｂがしきい値以下の電圧に設定され、ＦＥＴ３ＢのゲートＧ３Ｂにしきい値以上の制御電圧が供給されると、ＦＥＴ１Ｂ（５２）がＯＦＦ且つＦＥＴ２Ｂ（５４）がＯＦＦ且つＦＥＴ３Ｂ（５６）がＯＮとなり、３λ／８移相回路５７で反射され、反射波の位相はa点での反射波の位相に比べ２７０度遅れる。
従って、スイッチＦＥＴ１Ｂ（５２），ＦＥＴ２Ｂ（５４），ＦＥＴ３Ｂ（５６）の切り換えにより、９０度ずつ４つの位相を切り換えることができる。
【００２６】
また図４は図２の移相器３０をＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；マイクロ波集積回路）上で形成した場合の実施形態例である。
図４（ａ），（ｂ）は移相器３０をＭＭＩＣに内蔵した場合の図で、図４（ａ）はＭＭＩＣを横から見た図であり、図４（ｂ）はＭＭＩＣを上から見た図である。また図４（ｃ）は移相回路１１７をＭＭＩＣの外にＣＬＣ（Ｃ；キャパシタ，Ｌ；インダクタ）のπ型回路で実現した場合の図である。
図４（ｃ）の移相回路１１７の移相量は片道４５度、往復９０度であり、移相方法は図１と同じである。ＭＭＩＣはＧａＡｓ基板上にＦＥＴ、キャパシタ、インダクタなどで回路素子を形成したものである。
また一般にＭＭＩＣなどで使用する周波数帯域はマイクロ波などのように高周波のため、ワイヤ１１４のインダクタンスやＧａＡｓ基板１１３とＦＥＴ（１１２）間の浮遊容量などの寄生成分によって位相遅延が生じてしまう。このため、図４（ｃ）に示すようにＭＭＩＣ１１０のＧＮＤ端子の手前にキャパシタ１１６を挿入することによって位相を調整することができる。また位相の回転によってはワイヤなどのインダクタを用いることもできる。
【００２７】
図５は図４（ｃ）に示したＭＭＩＣ１１０の電気的特性の測定結果である。図５の測定に使用したＭＭＩＣは２．４ＧＨｚでの使用を目的として作製したものである。図５（ａ）は反射波の位相、図５（ｂ）は反射波のロスを示した図である。
図５（ａ）の電気的特性を図２の移相器３０を用いて説明する。図５（ａ）は測定周波数を２．０ＧＨｚから３．０ＧＨｚまでスキャンしたとき、Ａｎｔ３１から接点ａ側をみた反射係数（ＳパラメータのＳ１１）を示し、印は２．４ＧＨｚでの値を示している。
図２において、ＦＥＴ１Ａ（３２），ＦＥＴ２Ａ（３４）がＯＦＦのとき、入力される搬送波はａ点で反射される。このときの位相遅延量は図５（ａ）のＳ１１チャートの点ｍ１７で表される。ＳパラメータのＳ１１は（振幅）０．９３０／（位相）−３５．５１７度である。このときの位相回転量を基準にして、各ＦＥＴを切り換え位相をシフトしている。またこのときの損失（ロス）は図５（ｂ）の点ｍ２１に示すように、約０．６３ｄＢで、このロスには基板による損失（２．４ＧＨｚにおいて約０．３５ｄＢ）も含んでいる。
つぎに、ＦＥＴ１Ａ（３２）がＯＦＦ且つＦＥＴ２Ａ（３４）がＯＮかつＦＥＴ３Ａ（３６）がＯＦＦのとき、ａ点での反射波の位相に比べ、移相回路３５ａを往復しているため９０度位相が遅れ、図５（ａ）のＳ１１チャートの点ｍ１８となる。このＳ１１は、（振幅）０．８２１／（位相）−１２６．６２７度である。また損失は図５（ｂ）の点ｍ２２に示すように、約１．７ｄＢである。
ＦＥＴ１Ａ（３２）がＯＮ且つＦＥＴ２Ａ（３４）がＯＦＦのとき、ａ点での反射波の位相に比べ１８０度位相が遅れ、図５（ａ）のＳ１１チャートの点ｍ１９となり、Ｓ１１は（振幅）０．８１４／（位相）−１４４．９０９度である。またこのときの損失は図５（ｂ）のｍ２３に示すように、約１．７８ｄＢである。
ＦＥＴ１Ａ（３２）がＯＦＦ且つ、ＦＥＴ２Ａ（３４）とＦＥＴ３Ａ（３６）がＯＮのとき、反射波の位相はａ点での反射波の位相に比べ２７０度遅れ、図５（ａ）Ｓ１１チャートの点ｍ２０となり、Ｓ１１は（振幅）０．７３４／（位相）−５４．１５０度である。またこのときの損失は図５（ｂ）のｍ２４に示すように、約２．６８３ｄＢである。
【００２８】
このように図５（ａ）より、２．４ＧＨｚにおいて位相が９０度ずつ4つの位相モードが実現できている事が分かる。また、他の周波数で移相器を使用する場合も、２．４ＧＨｚで使用する場合と同様に、移相回路のライン長またはＣやＬの値を変え、移相量をその周波数で４５度にすることにより、９０度シフトを実現できる。
また、図５の測定データは測定基板のロスを２．４ＧＨｚで約０．３５ｄＢ含んでいるが、図５（ｂ）の測定データより、ロスが３ｄＢ以下であり、図８のようにデバイダを使用した場合よりも本発明の回路の方がロスを低くできることが分かる。
【００２９】
上述した例では、ＦＥＴは一般的な例としたが、具体的には化合物（ＧａＡｓ）半導体基板上に構成されることから、Ｊｕｎｃｔｉｏｎ  ＦＥＴ，ＨＥＭＴ，Ｊｕｎｃｔｉｏｎ  ＨＥＭＴなどを利用することができる。また、ＮチャンネルＦＥＴの例を示したが、ＰチャンネルＦＥＴで構成することもできる。
【００３０】
上述したように、本発明の反射型移相器は、位相切り換え用スイッチの数を減らすことができ、またデバイダを用いないのでデバイダによるロスが無くなり、移相器全体のロスを削減することができる。
また、位相切り換え用電界効果トランジスタとＧＮＤの間に受動素子、例えばキャパシタなどを挿入することによって位相の調節することが可能である。
また、上述した移相器を無線通信に用いることにより、移相器をＩＣ化するに伴い、小型化、低ロス化が実現できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態例である移相器の回路構成を示す回路図である。
【図２】本発明の実施形態例である他の移相器の回路構成を示す回路図である。
【図３】本発明の実施形態例である他の移相器の回路構成を示す回路図である。
【図４】図２に示した移相器をＭＭＩＣで構成したときの構成図を示した図ある。
【図５】図２と図４に示した移相器の電気的特性を測定した結果を示す特性図である。
【図６】従来例の移相器の回路構成を示した回路図である。
【図７】従来例の他の移相器の回路構成を示した回路図である。
【図８】従来例の他の移相器の回路構成を示した回路図である。
【符号の説明】
【００３２】
１０，３０，５０，２００，２２０，２４０…移相器、１１，３１，５１…アンテナ（Ａｎｔ）、１２,１４,１６,３２，３６，３８５２，５４，５６…ＦＥＴ（電界効果トランジスタ）、１３,１７,３３,３７，１１６，１１７ｂ、１１７ｃ…キャパシタ、１５，５３，５５，５７，２４２，２４６，２４７…マイクロストリップライン、７０，９０，１１０…ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、７４，９４，１１４…ボンディングワイヤ、７５，９５，１１５…リードフレーム、２０１，２０４，２２１，２２４，２３１，２３４…ＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ）スイッチ、２０２，２０３，２２２，２２３，２３２，２３３…遅延線路、２４１…デバイダ（Ｄｉｖｉｄｅｒ）、２４５…ＳＰＳＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｓｉｎｇｌｅ  Ｔｈｒｏｗ）スイッチ。
【図１】
2006229732.tif 000003
【図２】
2006229732.tif 000004
【図３】
2006229732.tif 000005
【図４】
2006229732.tif 000006
【図５】
2006229732.tif 000007
【図６】
2006229732.tif 000008
【図７】
2006229732.tif 000009
【図８】
2006229732.tif 000010