(57)【要約】【課題】  配線混雑や配線の回り込みを生じることなくレイアウトに適した配線が可能な半導体集積回路を提供する。【解決手段】  内部に配線チャネル２１を有し、配線チャネル２１を利用してレイアウトに応じた方向に配線２２を引き出し可能な信号端子２３が中心部に配置されている機能ブロック１０を有することを特徴とする半導体集積回路１を提供する。配線チャネル２１を機能ブロック１０の中心部からエッジ部まで十字方向に形成することで、４方向に配線２２を引き出せる。【選択図】  図１
2006229091.tif 000002
【特許請求の範囲】
【請求項１】
所定の機能を有する複数の機能ブロックが配置された半導体集積回路において、
内部に配線チャネルを有し、前記配線チャネルを利用してレイアウトに応じた方向に配線を引き出し可能な信号端子が中心部に配置されている機能ブロックを有することを特徴とする半導体集積回路。
【請求項２】
前記配線チャネルは前記機能ブロックの前記中心部からエッジ部まで十字方向に形成されていることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
所定の機能を有する複数の機能ブロックを配置する半導体集積回路のレイアウト方法において、
内部に配線チャネルを有し、中心部に前記配線チャネルを利用して配線を引き出し可能な信号端子を配置する信号端子配置領域が形成されている機能ブロックを有する機能ブロック群を配置し、
同じ信号を入力または出力する信号端子を、前記機能ブロックのエッジ部と前記信号端子配置領域の両方に配置し、
前記機能ブロック群のレイアウトに応じて、前記エッジ部に配置された前記信号端子か、前記信号端子配置領域に配置された前記信号端子のいずれかを選択し、
選択された前記信号端子を用いてブロック間配置配線を行うことを特徴とする半導体集積回路のレイアウト方法。
【請求項４】
選択されなかった前記信号端子を消去することを特徴とする請求項３記載の半導体集積回路のレイアウト方法。
【請求項５】
前記機能ブロック内部の前記配線チャネルは、前記中心部から前記エッジ部まで十字方向に形成されており、前記レイアウトに応じて、前記信号端子配置領域に配置された前記信号端子から前記配線を引き出す方向を選択することを特徴とする請求項３記載の半導体集積回路のレイアウト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路及び半導体集積回路のレイアウト方法に関し、特に所定の機能を有する複数の機能ブロックが配置された半導体集積回路及びコンピュータにて半導体集積回路のレイアウトパターンを自動的に発生させる半導体集積回路のレイアウト方法に関する。
【背景技術】
【０００２】
半導体集積回路の設計の際に同じ論理回路を複数もつ回路設計を行う場合、その論理回路の機能ブロック（単にブロックという場合もある。）を最初に作成して、その機能ブロックを複数配置することで回路の設計期間短縮を行っている。
【０００３】
機能ブロックの端子位置は機能ブロックのエッジ部に存在し、そこに配置される信号端子と他の機能ブロックの信号端子間で配線が行われる。通常、端子位置はブロック内部の設計を変更しない限り変更はできない。
【０００４】
なお、配線混雑の問題や、配線が機能ブロックを迂回することによりブロック間配置配線が不所望に長くなる問題を防止するために、ブロック間配置配線のバイパス経路として使用可能なダミー配線を機能ブロック内の空きチャネルに形成する技術があった（例えば特許文献１参照）。
【特許文献１】特開平９−１１６０１８号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、隣接するブロック同士で配線を接続するような場合でもレイアウトによっては、機能ブロックの端子位置が不適切となり配線混雑や配線の回り込みが発生する問題があった。
【０００６】
図６は、従来の機能ブロックを用いた配線レイアウトを示し、配線混雑が発生している様子を示す図である。
例えば、機能ブロック５０と機能ブロック５１のようにブロック同士が接近するようなレイアウトにおいて、機能ブロック５０のエッジ部にある複数の信号端子６１を用い、配線６２により機能ブロック５０と機能ブロック５２とを接続すると、機能ブロック５０、５１間で配線混雑が発生してしまう。
【０００７】
図７は、従来の機能ブロックを用いた配線レイアウトを示し、配線の回り込みが発生している様子を示す図である。
機能ブロック７０の信号端子８１は、接続したい機能ブロック７１に対し反対の面に配置されている。そのため、配線８２が機能ブロック７０を迂回する配線の回り込みが生じることによりブロック間配置配線が長くなり、配線遅延が生じる。また、回り込み配線の分、配線チャネルを使用する必要があり、配線が引きにくくなるという問題があった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、配線混雑や配線の回り込みを生じることなくレイアウトに適した配線が可能な半導体集積回路を提供することを目的とする。
【０００９】
また、本発明の他の目的は、配線混雑や配線の回り込みを生じることなくレイアウトに適した配線が可能な半導体集積回路のレイアウト方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明では上記問題を解決するために、所定の機能を有する複数の機能ブロックが配置された半導体集積回路において、図１に示すように、内部に配線チャネル２１を有し、配線チャネル２１を利用してレイアウトに応じた方向に配線２２を引き出し可能な信号端子２３が中心部に配置されている機能ブロック１０を有することを特徴とする半導体集積回路１が提供される。
【００１１】
上記の構成によれば、機能ブロック１０の中心部に配置された信号端子２３から、配線チャネル２１を利用してレイアウトに応じた方向に配線２２が引き出し可能になる。
また、所定の機能を有する複数の機能ブロックを配置する半導体集積回路のレイアウト方法において、内部に配線チャネルを有し、中心部に前記配線チャネルを利用して配線を引き出し可能な信号端子を配置する信号端子配置領域が形成されている機能ブロックを有する機能ブロック群を配置し、同じ信号を入力または出力する信号端子を、前記機能ブロックのエッジ部と前記信号端子配置領域の両方に配置し、前記機能ブロック群のレイアウトに応じて、前記エッジ部に配置された前記信号端子か、前記信号端子配置領域に配置された前記信号端子のいずれかを選択し、選択された前記信号端子を用いてブロック間配置配線を行うことを特徴とする半導体集積回路のレイアウト方法が提供される。
【００１２】
上記の方法によれば、内部に配線チャネルを有し、中心部に前記配線チャネルを利用して配線を引き出し可能な信号端子を配置する信号端子配置領域が形成されている機能ブロックを有する機能ブロック群が配置され、同じ信号を入力または出力する信号端子が、前記機能ブロックのエッジ部と前記信号端子配置領域の両方に配置され、前記機能ブロック群のレイアウトに応じて、前記エッジ部に配置された前記信号端子か、前記信号端子配置領域に配置された前記信号端子のいずれかが選択され、選択された前記信号端子にてブロック間配置配線が行われる。
【発明の効果】
【００１３】
本発明の半導体集積回路によれば、機能ブロックの内部に配線チャネルを有し、配線チャネルを利用してレイアウトに応じた方向に配線を引き出し可能な信号端子をこの機能ブロックの中心部に配置したので、配線混雑や配線回り込みを防止できレイアウトに適したブロック間配置配線が可能になる。
【００１４】
また、本発明の半導体集積回路のレイアウト方法によれば、内部に配線チャネルを有し、中心部に配線チャネルを利用して配線を引き出し可能な信号端子を配置する信号端子配置領域が形成されている機能ブロックを有する機能ブロック群が配置され、同じ信号を入力または出力する信号端子が、機能ブロックのエッジ部と信号端子配置領域の両方に配置され、機能ブロック群のレイアウトに応じて、エッジ部に配置された信号端子か、信号端子配置領域に配置された信号端子のいずれかが選択され、選択された信号端子にて機能ブロック間配置配線が行われるので、配線混雑や配線回り込みを防止できレイアウトに適したブロック間配置配線が可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本実施の形態の半導体集積回路を示す図である。
半導体集積回路１には、例えば、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）など、所定の機能を有する複数の機能ブロック１０、１１、１２が配置されている。これら機能ブロック１０、１１、１２の中で、例えば、機能ブロック１０は、内部に配線チャネル２１を有し、中心部に配線チャネル２１を利用して配線２２を引き出し可能な信号端子２３が配置されている。なお、機能ブロック１０のエッジ部にも信号端子２４が配置されている。
【００１６】
配線チャネル２１は、機能ブロック１０の中心部からエッジ部に十字方向に形成されており、中心部に配置される信号端子２３から配線２２が４方向に引き出し可能になっている。
【００１７】
また機能ブロック１０の中心部は、配線チャネル２１の幅より広い矩形状の信号端子配置領域２５が形成され、ここに信号端子２３が配置されることで信号端子２３が配線２２の妨げとなることを防止している。
【００１８】
なお、機能ブロック１１、１２の信号端子は図示を省略している。
図１のような機能ブロック１０、１１、１２のレイアウトの場合、機能ブロック１０、１２間の間隔が狭く、その領域のエッジ部に機能ブロック１１と接続する信号端子２４が多く配置されると配線混雑が生じる（図６参照）。そのため、エッジ部ではなく機能ブロック１０の中心部に配置した信号端子２３を用いて、機能ブロック１１と配線接続する。配線２２を引き出す方向は、機能ブロック１１が機能ブロック１０の図中下方向に配置されているため、十字方向に形成された配線チャネル２１の下方向に伸びる部分を利用して配線２２を引き出す。このように、中心部の信号端子２３を用いることで配線混雑を防止できる。
【００１９】
また、中心部に配置した信号端子２３を用い、十字状に形成された配線チャネル２１から配線２２を４方向に引き出すことが可能なので、機能ブロックのレイアウトに適した方向に配線２２を引き出すことができ、配線長を短くすることができる。そのため配線の回り込みも防止することができ、配線遅延の低減及び機能ブロック間で使用可能な配線チャネルの増大が期待できる。
【００２０】
次に、本実施の形態の半導体集積回路のレイアウト方法を説明する。
なお、以下に示す半導体集積回路のレイアウト方法は、例えば、コンピュータに記憶されたＥＤＡ（Electronic Design Automation）ツールなどのソフトウェアのアルゴリズムにしたがって、ＣＰＵ（Central Processing Unit）が動作することによって実現する。
【００２１】
図２は、半導体集積回路のレイアウト方法の処理の流れを説明するフローチャートである。
まず、例えばＥＤＡツールの自動レイアウト機能により機能ブロック群を配置する（ステップＳ１）。
【００２２】
図３は、機能ブロックのレイアウト例を示す図である。
配置された機能ブロック３０、３１、３２のうち、機能ブロック３０は、図１で示した機能ブロック１０と同様の構成であり、内部に配線チャネル４１を有し、中心部に信号端子配置領域４２が形成されている。
【００２３】
このような機能ブロック３０において、同じ信号を入力または出力する信号端子を、エッジ部と中心部の信号端子配置領域４２の両方に配置する。なお、全ての信号端子を中心部に集中させることは信号端子配置領域４２の大きさの都合により困難であるので、配線混雑や配線回り込みが発生する恐れがある信号端子のみを選択してエッジ部と中心部の両方に配置する（ステップＳ２）。ここでは、例えば、図３のように機能ブロック３０のエッジ部に存在する信号端子４３、４４ａのうち、信号端子４３で機能ブロック３１の信号端子４５と接続する場合と、信号端子４４ａで機能ブロック３２の信号端子４６とを接続する場合を比較する。このとき前者は接続する信号端子４３、４５同士が対面にある。一方、後者は信号端子４４ａにとって接続する信号端子４６が機能ブロック３０の反対のエッジ部側にあるので、配線の回り込みが発生する可能性がある。そこでそのような信号端子４４ａと同じ信号を入力または出力する信号端子４４ｂを、中心部の信号端子配置領域４２にも配置する。
【００２４】
ステップＳ２の処理で機能ブロックの信号端子の位置が決まると、それに応じたブロック内配置配線が行われる（ステップＳ３）。なお、このときエッジ部と中心部に配置した両方の信号端子４４ａ、４４ｂについて配線が行われる。
【００２５】
その後、ステップＳ３で得られたブロック内配置配線の結果を用いて、機能ブロック３０、３１、３２間のブロック間配置配線を行う。ただしここでは、エッジ部と中心部に配置した同じ信号を入力または出力する信号端子４４ａ、４４ｂのうち、エッジ部に配置した信号端子４４ａを用いてブロック間配置配線を行う（ステップＳ４）。
【００２６】
図４は、エッジ部に配置した信号端子を用いたブロック間配置配線の例を示す図である。
伝送する信号に応じて、例えば、機能ブロック３０のエッジ部の信号端子４３と機能ブロック３１の信号端子４５とが配線４７で接続され、信号端子４４ａと機能ブロック３２の信号端子４６とが配線４８で接続される。
【００２７】
次に、再びステップＳ３の処理の結果を用いて、エッジ部と中心部に配置した同じ信号を入力または出力する信号端子４４ａ、４４ｂのうち、中心部に配置した信号端子４４ｂを用いてブロック間配置配線を行う（ステップＳ５）。
【００２８】
図５は、中心部に配置した信号端子を用いたブロック間配置配線の例を示す図である。
図４のブロック間配置配線と異なり、中心部の信号端子配置領域４２に配置された信号端子４４ｂを用いて、配線チャネル４１を利用して配線４９を引き出して機能ブロック３２の信号端子４６と接続している。
【００２９】
次に、ステップＳ４でのブロック間配置配線の結果と、ステップＳ５でのブロック間配置配線の結果とを比較し、エッジ部に配置した信号端子４４ａと中心部に配置した信号端子４４ｂのどちらを用いたほうが図３のようなレイアウトに適しているかを検討し、いずれかを選択する（ステップＳ６）。例えば、図４、図５を比較すると、エッジ部の信号端子４４ａを用いた図４のブロック間配置配線では配線回り込みが生じており、配線長が長くなっている。これに対し、中心部の信号端子４４ｂを用いた図５のブロック間配置配線では配線回り込みが生じず配線長が短い。よって、このような場合は、中心部に配置された信号端子４４ｂが選択される。
【００３０】
そして、ステップＳ６の処理で選択された信号端子４４ｂを用いてブロック間配置配線の最適化が行われる（ステップＳ７）。ここでは、選択されなかった信号端子４４ａが消去され、信号端子４４ａを用いた機能ブロック３０内の配線も消去される。
【００３１】
以上のように、本実施の形態の半導体集積回路のレイアウト方法によれば、配線混雑や配線回り込みを防止できレイアウトに適したブロック間配置配線が可能になる。
なお、前述したように配線チャネルは十字状形成されていることが好ましいが、これに限定されず、例えば、単にあるエッジ部から対向するエッジ部に伸びるような形状であってもよい。
【００３２】
（付記１）  所定の機能を有する複数の機能ブロックが配置された半導体集積回路において、
内部に配線チャネルを有し、前記配線チャネルを利用してレイアウトに応じた方向に配線を引き出し可能な信号端子が中心部に配置されている機能ブロックを有することを特徴とする半導体集積回路。
【００３３】
（付記２）  前記配線チャネルは前記機能ブロックの前記中心部からエッジ部まで十字方向に形成されていることを特徴とする付記１記載の半導体集積回路。
（付記３）  前記中心部では、前記配線チャネルの幅より広い矩形状の信号端子配置領域が形成されていることを特徴とする付記１記載の半導体集積回路。
【００３４】
（付記４）  所定の機能を有する複数の機能ブロックを配置する半導体集積回路のレイアウト方法において、
内部に配線チャネルを有し、中心部に前記配線チャネルを利用して配線を引き出し可能な信号端子を配置する信号端子配置領域が形成されている機能ブロックを有する機能ブロック群を配置し、
同じ信号を入力または出力する信号端子を、前記機能ブロックのエッジ部と前記信号端子配置領域の両方に配置し、
前記機能ブロック群のレイアウトに応じて、前記エッジ部に配置された前記信号端子か、前記信号端子配置領域に配置された前記信号端子のいずれかを選択し、
選択された前記信号端子を用いてブロック間配置配線を行うことを特徴とする半導体集積回路のレイアウト方法。
【００３５】
（付記５）  選択されなかった前記信号端子を消去することを特徴とする付記４記載の半導体集積回路のレイアウト方法。
（付記６）  前記機能ブロック内部の前記配線チャネルは、前記中心部から前記エッジ部まで十字方向に形成されており、前記レイアウトに応じて、前記信号端子配置領域に配置された前記信号端子から前記配線を引き出す方向を選択することを特徴とする付記４記載の半導体集積回路のレイアウト方法。
【図面の簡単な説明】
【００３６】
【図１】本実施の形態の半導体集積回路を示す図である。
【図２】半導体集積回路のレイアウト方法の処理の流れを説明するフローチャートである。
【図３】機能ブロックのレイアウト例を示す図である。
【図４】エッジ部に配置した信号端子を用いたブロック間配置配線の例を示す図である。
【図５】中心部に配置した信号端子を用いたブロック間配置配線の例を示す図である。
【図６】従来の機能ブロックを用いた配線レイアウトを示し、配線混雑が発生している様子を示す図である。
【図７】従来の機能ブロックを用いた配線レイアウトを示し、配線の回り込みが発生している様子を示す図である。
【符号の説明】
【００３７】
１  半導体集積回路
１０、１１、１２  機能ブロック
２１  配線チャネル
２２  配線
２３、２４  信号端子
２５  信号端子配置領域
【図１】
2006229091.tif 000003
【図２】
2006229091.tif 000004
【図３】
2006229091.tif 000005
【図４】
2006229091.tif 000006
【図５】
2006229091.tif 000007
【図６】
2006229091.tif 000008
【図７】
2006229091.tif 000009