(57)【要約】【課題】電源ラインがスキャンラインと同じ方向に配置される場合に生じる電源ラインの延伸方向における電圧低下による画質劣化を防止できるイメージセンサ及びイメージセンサの電源ライン配置方法を供給すること。【解決手段】イメージセンサでは、複数の単位画素（ＵＰ）がマトリックス配列をなしてい構成された画素配列部（ＰＡ）と、各単位画素で使用される電源電圧を供給する、画素配列部上に配置された複数の電源ライン（ＶＤＤ１〜ＶＤＤＮ）とを備え、電源ラインが、画素配列部から映像信号を出力するためのスキャン方向と交差する方向に配置されている。また、電源ライン配置方法では、画素配列部（ＰＡ）上に、映像信号を出力するためのスキャン方向と交差する方向に電源ライン（ＶＤＤ１〜ＶＤＤＮ）を配置する。【選択図】図３
2006229935.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素がマトリックス配列をなして構成された画素配列部と、
前記単位画素の各々で使用される電源電圧を供給する、前記画素配列部上に配置された複数の電源ラインとを備え、
前記電源ラインが、前記画素配列部から映像信号を出力するためのスキャン方向と交差する方向に配置されていることを特徴とするラインスキャン方式を用いるイメージセンサ。
【請求項２】
前記スキャン方向が、ロー方向であり、
前記電源ラインが、カラム数に該当する数だけ、カラム方向に配置されていることを特徴とする請求項１に記載のラインスキャン方式を用いるイメージセンサ。
【請求項３】
前記スキャン方向が、カラム方向であり、
前記電源ラインが、ロー数に該当する数だけ、ロー方向に配置されていることを特徴とする請求項１に記載のラインスキャン方式を用いるイメージセンサ。
【請求項４】
前記電源ラインが、複数の前記単位画素から映像信号を出力するデータラインと同じ方向に配置されていることを特徴とする請求項２または請求項３に記載のラインスキャン方式を用いるイメージセンサ。
【請求項５】
すべての前記電源ラインが、それらと交差する方向に配置された１つのメイン電源ラインから電源電圧を供給され、若しくは、所定数の電源ラインが集合をなし、複数のメイン電源ラインの１つから電源電圧を供給されることを特徴とする請求項２または請求項３に記載のラインスキャン方式を用いるイメージセンサ。
【請求項６】
複数の単位画素がマトリックス配列をなして構成された画素配列部上に、前記単位画素の各々で使用される電源電圧を供給する複数の電源ラインを配置する方法であって、
前記画素配列部から映像信号を出力するためのスキャン方向と交差する方向に前記電源ラインを配置することを特徴とするラインスキャン方式を用いるイメージセンサの電源ライン配置方法。
【請求項７】
前記スキャン方向が、ロー方向であり、
前記電源ラインを、カラム数に該当する数だけ、カラム方向に配置することを特徴とする請求項６に記載のラインスキャン方式を用いるイメージセンサの電源ライン配置方法。
【請求項８】
前記スキャン方向が、カラム方向であり、
前記電源ラインを、ロー数に該当する数だけ、ロー方向に配置することを特徴とする請求項６に記載のラインスキャン方式を用いるイメージセンサの電源ライン配置方法。
【請求項９】
前記電源ラインを、複数の前記単位画素から映像信号を出力するデータラインと同じ方向に配置することを特徴とする請求項７または請求項８に記載のラインスキャン方式を用いるイメージセンサの電源ライン配置方法。
【請求項１０】
すべての前記電源ラインを、それらと交差する方向に配置された１つのメイン電源ラインから電源電圧を供給されるように配置し、若しくは、所定数の電源ラインが集合をなし、複数のメイン電源ラインの１つから電源電圧を供給されるように配置することを特徴とする請求項７または請求項８に記載のラインスキャン方式を用いるイメージセンサの電源ライン配置方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関し、特に、電源ラインの配置に依存する電源ライン上の場所における電圧減少による画質劣化を防止できるイメージセンサ及びイメージセンサの電源ライン配置方法に関する。
【背景技術】
【０００２】
イメージセンサは、光学的映像を電気信号に変換する半導体素子であり、大別すると、電荷結合素子（Charge Coupled Device；以下、ＣＣＤとする）とＣＭＯＳ（Complementary MOS）イメージセンサに分類される。
【０００３】
ＣＣＤは、個々のＭＯＳ（Metal Oxide Semiconductor）キャパシタが互いに非常に近接して配置されており、電荷キャリアがキャパシタに格納された後、移送される方式を採用した素子である。
【０００４】
それに対して、ＣＭＯＳイメージセンサは、半導体のＣＭＯＳ技術を採用して１つの単位画素に１つのフォトダイオードと３個または４個の単位画素を駆動するためのトランジスタを備えている。ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路とし、ＣＭＯＳ技術を用いて、画素を駆動するためのＭＯＳトランジスタを画素数に応じて製作し、これらを用いて順次出力を検出するスイッチング方式を採用する素子である。
【０００５】
ＣＭＯＳイメージセンサの場合、それ自体の特性上、ＣＣＤに比べて固定雑音パターンなどによる画質劣化が大きいという短所があるが、３．３Ｖまたは２．５Ｖの単一電圧だけを使用し、電力消費が少なく、標準のＣＭＯＳ技術を採用でき、集積度に優れている長所がある。
【０００６】
また、ＣＭＯＳイメージセンサでは、画素配列部から映像信号を出力する時、通常、ラインスキャン方式を用いて、ロー（行）単位またはカラム（列）単位にスキャニングを実施する。
【０００７】
図１は、ロー方向にスキャニングを実施するＣＭＯＳイメージセンサの画素配列部と電源ラインの配置を示した図である。
【０００８】
図１に示すように、複数の単位画素ＵＰ（Unit Pixel）がＭ（ロー）×Ｎ（カラム）（Ｍ、Ｎは、自然数）のマトリックス配列をなす画素配列部ＰＡ（Pixel Aray）が提供される。各単位画素ＵＰは、例えば、３個または４個のトランジスタと１個のフォトダイオードを備えて構成され、これらの動作のために供給される電源電圧は、単一の電源電圧で供給され、電源ラインは、ロー毎に供給される。したがって、電源ラインＶＤＤ１〜ＶＤＤＭは、ローと同じ数だけ配置される。
【０００９】
画素配列部ＰＡは、各単位画素ＵＰを介して映像信号をライン単位に出力する。図１に示された場合には、ロー単位にスキャンがなされる。
【００１０】
これは、同じローに位置する単位画素ＵＰは、同時に１つの電源ラインを介して供給される電源電圧を使用することを意味する。
【００１１】
ＶＧＡ級のイメージセンサの場合、６４０×４８０の配列をなすので、１つの電源ラインを介して６４０個の単位画素ＵＰが同時に動作する。
【００１２】
図２は、映像信号出力のためのスキャン方向と同じ方向に配置された電源ラインの電気的特性を等価的に示した回路図である。
【００１３】
図２に示すように、各単位画素ＵＰを通る時に消費される電力に鑑みて、電源ラインは、カラム数に該当する複数の抵抗ｒとキャパシタｃとの対から具現される。
【００１４】
したがって、例えば、電源電圧として２．５Ｖを使用する場合、最初のカラム部Ａにおける電源ラインの電圧は２．５Ｖであるのに対して、一定の画素数だけ離隔された点Ｂでは各単位画素ＵＰにおける電力消費によって、２．４８Ｖの電圧に低下する。さらに、当該ローの一番末端部のカラムに位置した単位画素ＵＰの部分Ｃにおける電圧は、２．４５Ｖに低下する。
【００１５】
このような電圧レベルの低下（Voltage drop）現象は、使用される電源電圧のレベルが大きい場合には、大きい問題とはならないが、３．３Ｖ、２．５Ｖなど、低電圧動作が要求されるＣＭＯＳイメージセンサの場合、カラムと同じローの電源ラインの末端方向へ行くほど画質の劣化が激しくなる。
【００１６】
しかも、１３０万画素（１．３Ｍ）の場合、カラム数が１２８０個であり、３００万画素（３Ｍ）の場合、カラム数が１６００となり、次第に同じ電源ラインに接続された単位画素の個数が増加し、電源電圧のレベルは減少するため、このような電源ラインの配置はこれ以上採用できなくなる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、電源ラインがスキャンラインと同じ方向に配置されることによって発生する、電源ライン進行方向における電圧低下による画質劣化を防止できるイメージセンサ及びイメージセンサの電源ライン配置方法を提供することにある。
【課題を解決するための手段】
【００１８】
そこで、上記の目的を達成するために、本発明のラインスキャン方式を用いるイメージセンサは、複数の単位画素がマトリックス配列をなして構成された画素配列部と、前記単位画素の各々で使用される電源電圧を供給す、前記画素配列部上に配置された複数の電源ラインとを備え、前記電源ラインが、前記画素配列部から映像信号を出力するためのスキャン方向と交差する方向に配置されていることを特徴とする。
【００１９】
また、上記の目的を達成するために、本発明のラインスキャン方式を用いるイメージセンサの電源ライン配置方法は、複数の単位画素がマトリックス配列をなして構成された画素配列部上に、前記各単位画素で使用される電源電圧を供給する複数の電源ラインを配置する方法であって、前記画素配列部から映像信号を出力するためのスキャン方向と交差する方向に前記電源ラインを配置することを特徴とする。
【００２０】
本発明は、マトリックス配列の画素配列部を有し、ローまたはカラムのうち、いずれか１つの方向にスキャンがなされるイメージセンサにおいて、スキャン方向と交差する方向に電源ラインを配置する。すなわち、画素から映像信号を出力するデータラインと同じ方向に電源ラインを配置する。
【００２１】
例えば、ロー方向にスキャンされる場合、カラム数に該当する数だけ、カラム方向に電源ラインを配置する。この時、１つの電源ラインにはロー数に該当する数の単位画素が接続されていても、１つのローでの動作が完了すれば、次のローでの動作がなされるので、１つの電源ラインで１つの単位画素に対してのみ電力消費がなされる。
【００２２】
したがって、従来の電源ラインが延伸された方向における電圧低下による画質劣化の問題を解決できる。
【００２３】
このとき、カラム数に該当する全ての電源ラインは、ロー方向に配置された１つのメイン電源ラインから電源電圧を供給され、若しくは、所定数の電源ラインが集合をなし、複数のメイン電源ラインの１つから電源電圧を供給される。
【発明の効果】
【００２４】
本発明によれば、イメージセンサの画質劣化を容易に防止でき、イメージセンサの性能を向上させるという効果を有する。
【発明を実施するための最良の形態】
【００２５】
以下、添付された図面を参照して本発明の好ましい実施の形態をさらに詳細に説明する。
【００２６】
図３は、本発明の実施の形態に係るロー方向にスキャニングを実施するＣＭＯＳイメージセンサの画素配列部と電源ラインの配置を示す図である。
【００２７】
図３に示すように、画素配列部ＰＡ（Pixel Aray）は、複数の単位画素ＵＰ（Unit Pixel）がＭ（ロー)×Ｎ（カラム）（Ｍ、Ｎは、自然数）のマトリックス配列をなして構成されている。各単位画素ＵＰは、例えば、３個または４個のトランジスタと１個のフォトダイオードとを備えて構成され、これらの動作のために供給される電源電圧は、画素配列部ＰＡ上に配置された複数の電源ラインＶＤＤ１〜ＶＤＤＮを介して供給される。
【００２８】
電源ラインＶＤＤ１〜ＶＤＤＮは、画素配列部ＰＡから映像信号を出力するためのスキャン方向（ロー方向）と交差する方向（カラム方向）に延伸するように配置されている。したがって、電源ラインＶＤＤ１〜ＶＤＤＮは、カラムと同じ数（Ｎ個）だけ配置されている。
【００２９】
また、電源ラインＶＤＤ１〜ＶＤＤＮは、複数の単位画素ＵＰから映像信号を出力するデータライン（図示せず）と同じ方向に延伸するように配置されている。これは、ロー単位にスキャンすると、出力される映像信号は、カラムラインに沿って配置されたデータラインを介して出力されるためである。
【００３０】
全ての電源ラインＶＤＤ１〜ＶＤＤＮは、それと交差する方向に配置された１つのメイン電源ラインＶＤＤから、その電源電圧を供給されるように配置されている。
【００３１】
図示された実施の形態では、１つのメイン電源ラインＶＤＤを使用する場合を一例として示したが、この他にも、複数のメイン電源ラインを備え、所定数の電源ラインが集合をなし、それぞれの集合の電源ラインが対応する１つのメイン電源ラインから電源電圧を供給されるように配置することもできる。
【００３２】
従来の場合、電源ラインＶＤＤ１〜ＶＤＤＮがスキャン方向と同じ方向に配置されて、同じローに位置する単位画素ＵＰは、同時に１つの電源ラインを介して供給される電源電圧を使用していた。
【００３３】
しかし、本発明では、電源ラインＶＤＤ１〜ＶＤＤＮがスキャンラインと交差する方向に配置されて、同じカラムに位置した単位画素ＵＰが１つの電源ラインに接続されるようにした。
【００３４】
通常のラインスキャン方式の場合、１つのラインに対するスキャンが完了すれば、次のラインに対するスキャンがなされるので、例えば、同じ電源ラインにローの数に該当する単位画素ＵＰが接続されていても、ローの数に該当する単位画素ＵＰが同時に動作せず、１つずつ動作するので、電源ラインＶＤＤ１〜ＶＤＤＮの進行方向で従来のような電圧低下が起こらない。
【００３５】
図４は、映像信号出力のためのスキャン方向と交差する方向に配置された電源ラインの電気的特性を等価的に示す回路図である。
【００３６】
図４に示すように、各単位画素ＵＰを通る時に消費される電力に鑑みて、電源ラインはローの数に該当する複数の抵抗ｒとキャパシタｃの対から構成される。
【００３７】
一方、上述したように、同じ電源ラインＶＤＤ１〜ＶＤＤＮに接続された同じカラム上の単位画素ＵＰは、互いに異なるタイミングで動作するので、Ｄ〜Ｉの複数の地点で測定した電源電圧は、同じ２．５Ｖになる。
【００３８】
図３では、ロー方向にスキャンがなされる方式の場合を一例として説明したが、カラム方向にスキャンがなされる方式の場合にも本発明を採用することが可能である。
【００３９】
図５は、本発明の別の実施の形態に係るカラム方向にスキャニングを実施するＣＭＯＳイメージセンサの画素配列部と電源ラインの配置を示す図である。
【００４０】
図５に示すように、画素配列部ＰＡは、複数の単位画素ＵＰがＭ（ロー）×Ｎ（カラム）（Ｍ、Ｎは、自然数）のマトリックス配列をなして構成されている。各単位画素ＵＰの動作のために供給される電源電圧は、画素配列部ＰＡ上に配置された複数の電源ラインＶＤＤ１〜ＶＤＤＭを介して供給される。
【００４１】
電源ラインＶＤＤ１〜ＶＤＤＭは、画素配列部ＰＡから映像信号を出力するためのスキャン方向（カラム方向）と交差する方向（ロー方向）に延伸するように配置されている。したがって、電源ラインＶＤＤ１〜ＶＤＤＭは、ローと同じ個数（Ｍ個）だけ配置されている。
【００４２】
また、電源ラインＶＤＤ１〜ＶＤＤＭは、複数の単位画素ＵＰから映像信号を出力するデータライン（図示せず）と同じ方向に延伸するように配置されている。これは、カラム方向にスキャンがなされると、スキャンされて出力される映像信号は、ローに沿って配置されたデータラインを介して出力がなされるためである。
【００４３】
全ての電源ラインＶＤＤ１〜ＶＤＤＭは、それと交差する方向に配置された１つのメイン電源ラインＶＤＤから、その電源電圧を供給されるように配置されている。
【００４４】
図５の実施の形態では、１つのメイン電源ラインＶＤＤを使用することを一例として示したが、この他にも、複数のメイン電源ラインを備え、所定数の電源ラインが集合をなし、それぞれの集合の電源ラインが対応する１つのメイン電源ラインから電源電圧を供給されるように配置することもできる。
【００４５】
上記したように、電源ラインＶＤＤ１〜ＶＤＤＭがスキャンラインと交差する方向に配置されて、同じローに位置した単位画素ＵＰが１つの電源ラインに接続されるようにした。
【００４６】
通常のラインスキャン方式の場合、１つのラインに対するスキャンが完了すれば、次のラインに対するスキャンがなされるので、たとえ、同じ電源ラインにカラム数に該当する単位画素ＵＰが接続されていても、カラム数に該当する単位画素ＵＰが同時に動作するのではなく、１つずつ動作するので、電源ラインＶＤＤ１〜ＶＤＤＭの進行方向で従来のような電圧低下は起こらない。
【００４７】
前述したようになされる本発明によれば、映像信号を出力する際、ラインスキャン方式を用いるイメージセンサでスキャン方向と交差する方向に電源ラインを配置することによって、従来生じていた、電源ラインの進行方向における電圧低下による画質劣化の問題を解決できることが、上記した実施の形態をから理解できるであろう。
【００４８】
本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【００４９】
例えば、上記した実施の形態では、ＣＭＯＳイメージセンサを一例として説明したが、これと類似するアクティブタイプの全てのイメージセンサにおいて本発明を適用することが可能である。
【図面の簡単な説明】
【００５０】
【図１】ロー方向にスキャニングを実施するＣＭＯＳイメージセンサの画素配列部と電源ラインの配置を示す図である。
【図２】映像信号出力のためのスキャン方向と同じ方向に配置された電源ラインの電気的特性を等価的に示す回路図である。
【図３】本発明の実施の形態に係るロー方向にスキャニングを実施するＣＭＯＳイメージセンサの画素配列部と電源ラインの配置を示す図である。
【図４】映像信号出力のためのスキャン方向と交差する方向に配置された電源ラインの電気的特性を等価的に示す回路図である。
【図５】本発明の別の実施例に係るカラム方向にスキャニングを実施するＣＭＯＳイメージセンサの画素配列部と電源ラインの配置を示す図である。
【符号の説明】
【００５１】
ＶＤＤ    メイン電源ライン
ＶＤＤ１〜ＶＤＤＮ      電源ライン
ＵＰ      単位画素
ＰＡ      画素配列部
【図１】
2006229935.tif 000003
【図２】
2006229935.tif 000004
【図３】
2006229935.tif 000005
【図４】
2006229935.tif 000006
【図５】
2006229935.tif 000007