(57)【要約】【課題】  バンプ電極を使用してチップをモジュール基板に接続する場合において、放熱性を向上させることができる半導体装置およびその製造技術を提供する。【解決手段】  配線基板１０ａの主面にバンプ電極１５を介してチップ１を接続する。そして、配線基板１０ａと基板２０ａとを接続する。具体的には、基板２０ａに形成された打ち抜き穴２１ａにチップ１を入れるようにして配線基板１０ａと基板２０ａを接続する。そして、チップ１の表面を打ち抜き穴２１ａの一方を塞ぐように形成された金属パターン２２ａに接触するようにする。【選択図】  図３
2006049602.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅回路を有する半導体装置であって、
第１基板と、
前記第1基板の上面に配置された複数の受動部品と、
前記第1基板の下面に接続された、第１開口部および複数の第２開口部を有する第２基板と、
前記第２基板の第１開口部から露出する前記第1基板の下面に、突起電極を介して接続された、前記電力増幅回路を含む半導体チップと、
前記第２基板の下面に形成された第１導体と複数の第２導体とを備え、
前記第１導体は前記第１開口部を含む領域に形成され、前記半導体チップと接続していることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１基板内には配線層が形成され、
前記第２基板には配線層が形成されていないことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記半導体チップと前記第１導体は第１半田により接続され、
前記第１導体には固定電位が与えられ、
前記複数の第２導体は前記第２開口部内に形成された第２半田を介し前記受動部品および前記半導体装置と電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記第１基板の前記複数の受動部品が接続されている面には、キャップが形成されていることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置であって、
前記複数の受動部品中には高さの異なる受動部品が含まれ、
前記複数の受動部品中で最も高さの高い受動部品は、前記キャップの外部に配置されていることを特徴とする半導体装置。
【請求項６】
請求項３記載の半導体装置であって、
前記複数の受動部品は、鉛を含有していない半田によって前記第１基板に接続されていることを特徴とする半導体装置。
【請求項７】
請求項３記載の半導体装置であって、
前記第１基板の面のうち、前記複数の受動部品が接続されている面は、樹脂により封止されていることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置であって、
前記第２基板は、絶縁フィルムから形成されていることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置であって、
前記第２基板は、ガラスエポキシ樹脂より形成されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置であって、
前記第１導体は、主に銅を主成分とすることを特徴とする半導体装置。
【請求項１１】
電力増幅回路を有する半導体装置であって、
第１基板と、
前記第1基板の上面に配置された複数の受動部品と、
前記第1基板の下面に、突起電極を介して接続された、前記電力増幅回路を含む半導体チップと、
前記第１基板の下面に接続された、溝を有する第２基板と、
前記第２基板に形成された溝の底部から前記第２基板の下面に貫通するビアと、
前記第２基板の下面に形成された第１導体と複数の第２導体とを備え、
前記第１導体は前記ビアを含む領域に形成され、前記半導体チップは前記溝に配置されていることを特徴とする半導体装置。
【請求項１２】
請求項１１記載の半導体装置であって、
前記第１基板の上面には、キャップが設けられていることを特徴とする半導体装置。
【請求項１３】
請求項１１記載の半導体装置であって、
前記第２基板の面のうち、前記第１基板を接続した面は、樹脂により封止されていることを特徴とする半導体装置。
【請求項１４】
（ａ）多数個取り基板の主面に突起電極を介して半導体チップを接続する工程と、
（ｂ）前記多数個取り基板を個々の第１基板に分割する工程と、
（ｃ）打ち抜き穴を有し、前記打ち抜き穴の一方側を塞ぐ金属パターンが形成された第２基板を複数形成したテープ基板を用意する工程と、
（ｄ）前記打ち抜き穴内の前記金属パターン上に前記半導体チップを貼り付けるようにして、前記テープ基板内の前記第２基板と前記第１基板とを貼りあわせる工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、さらに、
（ｅ）（ｄ）工程後、前記第１基板を貼り付けた前記第２基板を複数有する前記テープ基板を、前記テープ基板のまま出荷する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法であって、
前記第２基板にはサイズの異なる複数の前記打ち抜き穴が形成されており、複数の前記打ち抜き穴内にある前記金属パターンに同一工程で半田を塗布することにより、前記第１基板と前記第２基板とを貼りあわせることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法であって、
サイズの異なる前記打ち抜き穴内にある前記金属パターンに塗布する半田の量を調整することを特徴とする半導体装置の製造方法。
【請求項１８】
（ａ）主面に突起電極を介して半導体チップを接続した第１基板を、打ち抜き穴を有し、前記打ち抜き穴の一方側を塞ぐ金属パターンが形成された第２基板に貼りあわせたモジュールであって、前記打ち抜き穴内の前記金属パターンに前記半導体チップを貼り付けた前記モジュールを用意する工程と、
（ｂ）前記モジュールをマザーボードに実装する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１９】
（ａ）第１多数個取り基板の主面に突起電極を介して半導体チップを接続する工程と、
（ｂ）前記第１多数個取り基板を個々の第１基板に分割する工程と、
（ｃ）溝を有し、前記溝の底部に形成されたビアに接続する金属パターンを有する第２多数個取り基板を用意する工程と、
（ｄ）前記溝に前記半導体チップを入れることで前記ビアに前記半導体チップを接触させるようにして前記第１基板を前記第２多数個取り基板に接続する工程と、
（ｅ）前記第２多数個取り基板を複数の第２基板に分割する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、ＲＦ（Radio  Frequency）パワーモジュールおよびその製造技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
本発明が検討したＲＦパワーモジュールは、例えば携帯電話機などのような通信機器に使用される信号増幅用の電子部品であり、信号増幅用のトランジスタを有する半導体チップ（以下、単にチップという）やチップ部品などをモジュール基板上に実装することで組み立てられている。チップとモジュール基板とは、ボンディングワイヤを通じて電気的に接続されている。このようにボンディングワイヤによってチップとモジュール基板を電気接続する場合、チップの裏面の全面は半田付けによりモジュール基板に接続されている。したがって、チップで発生した熱の放熱経路はチップの裏面の全面になる。
【０００３】
近年、ＲＦモジュールの小型化が求められており、チップをワイヤボンディングではなく、チップに設けられた突起電極（バンプ電極）を使用して電気接続することが行われている（例えば、特許文献１）。このバンプ電極を使用したフリップチップ実装によれば、チップ上にワイヤボンディング領域を確保しなくてもよいため、チップサイズの小型化を図ることができる。
【０００４】
また、特開２０００−０５８７４１号公報（特許文献２）には、回路基板に設けられた溝内に発熱する回路部品を配置し、この回路部品の露出面に絶縁性樹脂を介して放熱板を取り付けることにより、放熱性を向上させる技術が開示されている。
【特許文献１】特開２００３−１２４４３５号公報（第４頁、第５頁、図３）
【特許文献２】特開２０００−０５８７４１号公報（第５頁、図１)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
バンプ電極を使用してチップをモジュール基板に接続する場合、チップで発生した熱はバンプ電極からモジュール基板に放熱されるため、放熱性が低下する問題点がある。すなわち、ワイヤボンディングでチップをモジュール基板に接続する場合は、チップの裏面の全面がモジュール基板に接触しており、モジュール基板に形成されているビアを介して熱が放熱されるため、放熱性はあまり問題とはならない。これに対し、バンプ電極を使用してチップをモジュール基板に接続した場合は、面積の小さいバンプ電極からしかチップで発生した熱が放出されないので、放熱性が低下する問題点がある。
【０００６】
本発明の目的は、バンプ電極を使用してチップをモジュール基板に接続する場合において、放熱性を向上させることができる半導体装置およびその製造技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明による半導体装置は、電力増幅回路を有する半導体装置であって、第１基板と、前記第1基板の上面に配置された受動部品と、前記第1基板の下面に接続された、第１開口部および複数の第２開口部を有する第２基板と、前記第２基板の第１開口部から露出する前記第1基板の下面に、突起電極を介して接続された、前記電力増幅回路を含む半導体チップと、前記第２基板の下面に形成された第１導体と複数の第２導体とを備え、前記第１導体は前記第１開口部を含む領域に形成され、前記半導体チップと接続しているものである。
【００１０】
また、本発明による半導体装置の製造方法は、（ａ）多数個取り基板の一方の面に突起電極を介して半導体チップを搭載する工程と、（ｂ）前記多数個取り基板を個々の第１基板に分割する工程と、（ｃ）打ち抜き穴を有し、前記打ち抜き穴の一方側を塞ぐ金属パターンが形成された第２基板を複数形成したテープ基板を用意する工程と、（ｄ）前記打ち抜き穴内の前記金属パターン上に前記半導体チップを貼り付けるようにして、前記テープ基板にある前記第２基板と前記第１基板とを貼りあわせる工程とを備えるものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
バンプ電極を使用してチップをモジュール基板に接続する場合において、チップで発生した熱の放熱性を向上することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態を詳細に説明する前に、実施の形態における用語の意味を説明すると次の通りである。
【００１４】
ＧＳＭ（Global  System  for  Mobile  Communication）は、デジタル携帯電話機に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital  Cellular  System）１８００もしくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００もしくはＰＣＳ（Personal  Communication  Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米では、その他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。
【００１５】
ＧＭＳＫ変調方式は、音声信号の通信に用いる方式で、搬送波の位相を送信データに応じて位相シフトする方式である。また、ＥＤＧＥ変調方式は、データ通信に用いる方式で位相シフトの他に振幅変調を加えた方式である。
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本実施の形態１では、携帯電話機に使用されるＲＦパワーモジュールに本実施の形態１の半導体装置を適用した場合について説明する。
【００２２】
図１は、本実施の形態１のＲＦパワーモジュールを構成する増幅回路を示した回路ブロック図であり、ここで示した増幅回路がチップ（半導体チップ）１に形成されている。図１には、例えばＧＳＭ９００とＤＣＳ１８００の２つの周波数帯が使用可能なデュアルバンド方式の回路ブロック図が例示されており、それぞれの周波数帯でＧＭＳＫ（Gaussian  filtered  Minimum  Shift  Keying）変調方式とＥＤＧＥ（Enhanced  Data  GSM  Environment）変調方式の２つの通信方式が使用可能になっている。
【００２３】
チップ１は、図１に示すように、ＧＳＭ９００用の電力増幅回路２と、ＤＣＳ１８００用の電力増幅回路３と、これら電力増幅回路２、３の増幅動作の制御や補正などを行う周辺回路４とを有している。各電力増幅回路２、３は、それぞれ３つの増幅段２ａ〜２ｃ、３ａ〜３ｃと、３つの整合回路２ｄ〜２ｆ、３ｄ〜３ｆとを有している。つまり、チップ１の入力端子５ａ、５ｂは、入力用の整合回路２ｄ、３ｄを介して１段目の増幅段２ａ、３ａの入力と電気的に接続されており、１段目の増幅段２ａ、３ａの出力は、段間用の整合回路２ｅ、３ｅを介して２段目の増幅段２ｂ、３ｂの入力と電気的に接続されている。そして、２段目の増幅段２ｂ、３ｂの出力は、段間用の整合回路２ｆ、３ｆを介して最後の増幅段２ｃ、３ｃの入力と電気的に接続され、最後の増幅段２ｃ、３ｃの出力は、出力端子６ａ、６ｂと電気的に接続されている。
【００２４】
周辺回路４は、制御回路４ａと、増幅段２ａ〜２ｃ、３ａ〜３ｃにバイアス電圧を印加するためのバイアス回路４ｂなどを有している。制御回路４ａは、電力増幅回路２、３に印加する所定の電圧を発生する回路であり、電源制御回路４ｃおよびバイアス電圧生成回路４ｄを有している。電源制御回路４ｃは、増幅段２ａ〜２ｃ、３ａ〜３ｃにおいて、各出力用のパワーＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）のドレイン電極に印加される第１電源電圧を生成する回路である。また、バイアス電圧生成回路４ｄは、バイアス回路４ｂを制御するための第１制御電圧を生成する回路である。
【００２５】
本実施の形態１では、電源制御回路４ｃがチップ１外部のベースバンド回路から供給される出力レベル指定信号に基づいて、第１電源電圧を生成すると、バイアス電圧生成回路４ｄが電源制御回路４ｃで生成された第１電源電圧に基づいて、第１制御電圧を生成するようになっている。ベースバンド回路は、出力レベル指定信号を生成する回路である。ベースバンド回路で生成される出力レベル指定信号は、電力増幅回路２、３の出力レベルを指定する信号で、携帯電話機と基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されるようになっている。
【００２６】
次に、図２は、電力増幅回路２およびバイアス回路４ｂの回路構成の一例を示した図である。図２において、本実施の形態１における電力増幅回路２は、３段の増幅段２ａ〜２ｃとして、３つのＭＩＳＦＥＴＱ１〜Ｑ３を順次接続した回路構成をしている。この電力増幅回路２の出力レベルは電源制御回路４ｃから供給される第１電源電圧Ｖｄｄ１とバイアス回路４ｂから供給されるゲートバイアス電圧によって制御される。第１電源電圧Ｖｄｄ１は、３つのＭＩＳＦＥＴＱ１〜Ｑ３のドレイン電極に供給されるようになっている。
【００２７】
整合回路２ｄ〜２ｆは、インダクタ（受動素子）とコンデンサ（受動素子）とを有している。インダクタは配線で形成されており、増幅段２ａの入力および各段間でのインピーダンス整合をとる機能を有している。また、コンデンサは、インダクタと各段のＭＩＳＦＥＴＱ１〜Ｑ３の入力との間に接続されており、インピーダンス整合をとる機能と、第１電源電圧Ｖｄｄ１とゲートバイアス電圧との直流電圧を遮断する機能とを有している。
【００２８】
バイアス回路４ｂは、複数の分圧回路を有している。各分圧回路は、一対の抵抗Ｒ１、Ｒ２より構成されている。各一対の抵抗Ｒ１、Ｒ２はバイアス回路４ｂの入力端子５ｃと、基準電位（例えば、接地電位で０Ｖ）との間に直列に接続されている。そして、一対の抵抗Ｒ１、Ｒ２間を繋ぐ配線部分と各段のＭＩＳＦＥＴＱ１〜Ｑ３のゲート電極とは、電気的に接続されている。したがって、バイアス回路４ｂの入力端子５ｃに第１制御電圧が入力されると、その電圧が一対の抵抗Ｒ１、Ｒ２で分圧されて所定のゲートバイアス電圧が生成され、生成されたゲートバイアス電圧がそれぞれのＭＩＳＦＥＴＱ１〜Ｑ３のゲート電極に入力されるようになっている。
【００２９】
次に、図３は、チップ１を搭載したＲＦパワーモジュール１ＲＭの断面を示した要部断面図である。図３において、ＲＦパワーモジュール１ＲＭは、配線基板（第１基板）１０ａを有しており、この配線基板１０ａの一方の面（第２面、上面））に抵抗やコンデンサなどの複数の受動部品１２が半田１１によって接続されている。一方、配線基板１０ａの他方の面（受動部品を搭載していない面、第１面、主面、下面）には、チップ１がフリップチップボンディングによって接続されている。すなわち、配線基板１０ａの他方の面にバンプ電極（突起電極）１５を介してチップ１が接続されている。配線基板１０ａは、例えばセラミックから形成されており、内部の多層にわたる配線層が形成されている。つまり、配線基板１０ａは複数枚の絶縁体板を積層して一体化した多層配線構造となっている。この絶縁体板は、例えばミリ波域まで誘電損失の少ないアルミナ（酸化アルミニウム）等のようなセラミックから形成されているが、これに限定されるものではなく種々変更可能である。
【００３０】
配線基板１０ａの面のうちチップ１を搭載した面には基板（第２基板）２０ａが、半田２３を介して取り付けられている。基板２０ａは、例えばガラスエポキシ樹脂から形成されており、配線基板１０ａに比べて薄くなっている。この基板２０ａは薄いため、柔軟性を有している。この基板２０ａは、配線基板１０ａと異なり、内部に配線層が形成されていない。
【００３１】
基板２０ａには、サイズの異なる打ち抜き穴２１ａ(第1開口部)、２１ｂ(第２開口部)が形成されており、この打ち抜き穴２１ａ、２１ｂの一方側を塞ぐように金属パターン２２ａ（第１導体）、２２ｂ（第２導体）が形成されている。すなわち、第２基板２０ａは、打ち抜き穴２１ａにチップ１が入るように配線基板１０ａに取り付けられており、打ち抜き穴２１ａの一方側（配線基板１０ａに取り付けない面）を塞ぐように形成された金属パターン２２ａに、チップ１が、半田（第１半田）２３を介して接触するようになっている。言い換えれば、基板２０ａの打ち抜き穴２１ａから露出する配線基板１０ａの下面には、突起電極を介して電力増幅回路を含むチップ１が形成されている。そして、基板２０ａの下面には金属パターン２２ａと複数の金属パターン２２ｂが形成されており、この金属パターン２２ａは基板２０ａの打ち抜き穴２１ａを含む領域に形成され、チップ１と接続している。
【００３２】
また、打ち抜き穴２１ｂの一方側を塞ぐように形成された金属パターン２２ｂは、半田（第２半田）２３を介して配線基板１０ａの信号用の電極と接続している。つまり、複数の金属パターン２２ｂは打ち抜き穴２１ｂ内に形成された半田２３を介して受動部品１２およびチップ１を含む半導体装置と電気的に接続されている。そして、金属パターン２２ａには固定電位（例えば、接地電位で０Ｖ程度、）が供給される。なお、金属パターン２２ａ、２２ｂは、例えば銅を主成分とする材料から形成されている。
【００３３】
通常、バンプ電極を使用して基板にチップを接続する場合、チップの面のうちバンプ電極を形成した面とは反対側の面は何も接触していない。このため、チップで発生した熱は、主にバンプ電極を介して放熱される。この場合、放熱効率が悪くなるため、チップの温度が上昇し、誤動作などを引き起こす原因となる。
【００３４】
しかし、本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭでは、金属パターン２２ａを形成した基板２０ａを配線基板１０ａに取り付けているので、チップ１で発生した熱を効率的に放出することができる。つまり、チップ１の表面全体（露出面の全面）を金属パターン２２ａに接触するように構成したので、チップ１で発生した熱は、チップ１の表面全体から金属パターン２２ａに伝わって放熱される。したがって、本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭによれば、バンプ電極１５を介して配線基板１０ａに接続したチップ１から効率的に熱を除去することができる。
【００３５】
図４は、図３に示したＲＦパワーアンプモジュール１ＲＭを基板２０ａ側（下側）から見た平面図である。図４に示すように、基板２０ａには金属パターン２２ａおよび金属パターン２２ｂが形成されており、この金属パターン２２ａ、２２ｂは後述する携帯電話機のマザーボードの配線に接続される。金属パターン２２ａにはチップ１が接触しており、チップ１で発生した熱は、この金属パターン２２ａに伝わって放熱される。
【００３６】
図５は、図３に示したＲＦパワーアンプモジュール１ＲＭを配線基板１０ａ側（上側）から見た平面図である。図５に示すように、配線基板１０ａ上には、複数の受動部品１２が形成されている。この受動部品１２は、例えば抵抗やコンデンサなどから形成されており、ＲＦパワーアンプモジュール１ＲＭを形成する回路部品の一部となっている。
【００３７】
次に、主にバンプ電極だけでチップの放熱を行うＲＦパワーアンプモジュールの熱抵抗値と、チップ１の表面全面に金属パターン２２ａを接触させて放熱を行うＲＦパワーアンプモジュール１ＲＭの熱抵抗値とを比較した結果を図６に示す。図６において、熱抵抗値を測定する条件は以下のように設定した。すなわち、チップサイズを約１．８ｍｍ×約２．５ｍｍ、ＲＦパワーアンプモジュールのサイズを約４ｍｍ×約５ｍｍ、ＲＦパワーアンプモジュールの厚みを約０．５ｍｍとした。この条件で、熱抵抗値を測定した結果、図６に示すように、主にバンプ電極だけでチップの放熱を行うＲＦパワーアンプモジュールにおいて、熱抵抗値は約３０℃／Ｗであった。これに対し、本実施の形態１のように、チップ１の表面全面に金属パターン２２ａを接触させて放熱を行うＲＦパワーアンプモジュール１ＲＭにおいて、熱抵抗値は約１０℃／Ｗになった。このことから、本実施の形態１では、主にバンプ電極だけでチップの放熱する場合に比べて、熱抵抗値を約３分の１に低減することができることがわかる。すなわち、本実施の形態１によれば、チップ１で発生した熱の放熱効率を向上できることがわかる。
【００３８】
図７は、本発明者らが検討した図を示したものであり、配線基板３０ａにチップ３１を搭載し、ワイヤ３２によって配線基板３０ａとチップ３１を電気接続したＲＦパワーアンプモジュールを示した図である。図７において、チップ３１の裏面は、半田３３を介してビア３４に接続され、このビア３４は配線基板３０ａの裏面に形成されている金属パターン３５に接続されている。このようなＲＦパワーアンプモジュールによれば、チップ３１の裏面全面からビア３４を介して熱を放熱することができるので、放熱効率を向上させることができる。
【００３９】
しかし、図７のＲＦパワーアンプモジュールではワイヤボンディングするための領域を取らなければならない。これに対し、バンプ電極１５を使用する本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭによれば、ワイヤボンディング領域を取る必要がない。このため、本実施の形態１ではチップ１の放熱効率を向上させながら、ＲＦパワーアンプモジュール１ＲＭの小型化を図ることができる。
【００４０】
また、図７のＲＦパワーアンプモジュールでは、ビア３４を使用してチップ３１で発生する熱を放熱している。配線基板３０ａには多層配線が形成されているが、配線基板３０ａにビア３４を形成する場合、内部の多層配線を形成する自由度が減少するため配線基板３０ａの小型化を阻害することになる。これに対し、本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭでは、図３に示すように、金属パターン２２ａを形成した基板２０ａを配線基板１０ａに取り付けることによって、金属パターン２２ａとチップ１とを接触させている。すなわち、図７に示すＲＦパワーアンプモジュールではチップ３１と金属パターン３５とをビア３４を介して接触させているのに対し、本実施の形態１のＲＦパワーアンプモジュール１ＲＭでは、ビアを介さず金属パターン２２ａとチップ１とを接触させている。したがって、本実施の形態１によれば、チップ１の放熱効率を向上させるだけでなく、ビアを形成する必要がないので、配線基板１０ａ内に形成する多層配線の自由度を向上させることができる。さらには、多層配線の自由度を向上できるので、配線基板１０ａの小型化も図ることができる。
【００４１】
次に、ＲＦパワーアンプモジュール１ＲＭに搭載されるチップ１の内部構造について説明する。図８は、チップ１の要部平面図であり、図９は、図８の左右方向に沿って切断した要部断面図を示す。なお、図８は平面図であるが、図面を見やすくするために同層のものに同じハッチングを付している。
【００４２】
図９に示すように、チップ１を構成する半導体基板１Ｓは、例えばｐ+型のシリコン（Ｓｉ）単結晶から形成されており、この半導体基板１Ｓ上には、例えばｐ-型のシリコン単結晶からなるエピタキシャル層１ＥＰが形成されている。このエピタキシャル層１ＥＰの主面（素子形成面）には、増幅段２ａ〜２ｃ、３ａ〜３ｃ用のＭＩＳＦＥＴＱ１〜Ｑ３と、整合回路２ｄ〜２ｆ、３ｄ〜３ｆ用のインダクタＬ１およびコンデンサＣ１が形成されている。図８および図９では、２段の増幅段のＭＩＳＦＥＴＱ１、Ｑ２が示されているが、実際には、増幅段２ａ〜２ｃ、３ａ〜３ｃが同一の半導体基板１Ｓに形成されている。また、ここで示したＭＩＳＦＥＴＱ１、Ｑ２は単位ＭＩＳＦＥＴを示しており、実際には、この単位ＭＩＳＦＥＴが複数個並列に接続されることで、各増幅段２ａ〜２ｃ、３ａ〜３ｃが形成されている。
【００４３】
まず、図９に示すように、ＭＩＳＦＥＴＱ１、Ｑ２は、例えばＬＤＭＩＳ（Laterally  Diffused  MIS）などから形成されている。ＭＩＳＦＥＴＱ１、Ｑ２形成領域のエピタキシャル層１ＥＰには、ｐ型ウェルＰＷＬが形成されている。このｐ型ウェルＰＷＬ上には、ＭＩＳＦＥＴＱ１、Ｑ２のゲート絶縁膜４０が形成されている。ゲート絶縁膜４０は、例えば酸化シリコンからなり、例えば熱酸化法などによって形成されている。そして、ゲート絶縁膜４０上には、ＭＩＳＦＥＴＱ１、Ｑ２のゲート電極４１が形成されている。
ゲート電極４１は、例えば多結晶シリコン膜とその上に形成された金属シリサイド膜の積層導体膜で構成されている。
【００４４】
ゲート電極４１の左端部近傍のｐ型ウェルＰＷＬ内には、ｎ+型半導体領域４２が形成されている。このｎ+型半導体領域４２は、ＭＩＳＦＥＴＱ１、Ｑ２のソース領域として機能する領域である。また、ゲート電極４１の右端部近傍のエピタキシャル層１ＥＰ内には、ｎ-型半導体領域４３ａが形成されており、このｎ-型半導体領域４３ａの外側には、ｎ-型半導体領域４３ａと電気的に接続されたｎ+型半導体領域４３ｂが形成されている。ｎ-型半導体領域４３ａおよびｎ+型半導体領域４３ｂは、ＭＩＳＦＥＴＱ１、Ｑ２のドレイン領域として機能する領域である。
【００４５】
また、ＭＩＳＦＥＴＱ１、Ｑ２形成領域のエピタキシャル層１ＥＰにｐ++型半導体領域４４ａが形成されている。このｐ++型半導体領域４４ａは、平面（図８）で見るとＭＩＳＦＥＴＱ１、Ｑ２を取り囲むように形成され、断面（図９）で見ると、エピタキシャル層１ＥＰから半導体基板１Ｓに達するように形成されている。そして、ＭＩＳＦＥＴＱ１、Ｑ２のｎ+型半導体領域（ソース領域）４２がプラグＰＬ１を介してｐ++型半導体領域４４ａと電気的に接続され、そのｐ++型半導体領域４４ａを介して半導体基板１Ｓと電気的に接続されている。半導体基板１Ｓは、半導体基板１Ｓの裏面全面に形成された電極４５を通じて、図３に示す基板２０ａに形成された金属パターン２２ａに接続される。この金属パターン２２ａは接地電位に接続されるため、半導体基板１Ｓは金属パターン２２ａを通じて接地電位に接続されることになる。
【００４６】
次に、図８および図９に示したＭＩＳＦＥＴＱ１、Ｑ２、インダクタＬ１およびコンデンサＣ１の接続関係などについて説明する。
【００４７】
ＭＩＳＦＥＴＱ１のｎ+型半導体領域（ソース領域）４２と接続されたプラグＰＬ１は、第１層配線Ｍ１１と電気的に接続されている。また、ＭＩＳＦＥＴＱ１のゲート電極４１は、プラグＰＬ２および第１層配線Ｍ１２を介して第２層配線Ｍ２１と電気的に接続されている。この第２層配線Ｍ２１は、ＭＩＳＦＥＴＱ１の入力用の配線である。ＭＩＳＦＥＴＱ１のｎ+型半導体領域（ドレイン領域）４３ｂは、プラグＰＬ３を介して第１層配線Ｍ１３と電気的に接続されている。この第１層配線Ｍ１３は、インダクタＬ１の一端と電気的に接続されている。
【００４８】
インダクタＬ１は、例えばスパイラル状の第２層配線Ｍ２２で形成されている。このインダクタＬ１の外周は、シールド用の第１層配線Ｍ１４、第２層配線Ｍ２３、プラグＰＬ４およびｐ++型半導体領域４４ｂにより取り囲まれている。シールド用の第１層配線Ｍ１４、第２層配線Ｍ２３、プラグＰＬ４およびｐ++型半導体領域４４ｂは、互いに電気的に接続されており、ｐ++型半導体領域４４ｂを通じて半導体基板１Ｓに電気的に接続されている。このため、シールド用の第１層配線Ｍ１４、第２層配線Ｍ２３、プラグＰＬ４およびｐ++型半導体領域４４ｂは、接地電位になっている。インダクタＬ１の他端は、第２層配線Ｍ２４を介して、コンデンサＣ１の上部電極Ｃ１ａと電気的に接続されている。
【００４９】
コンデンサＣ１の上部電極Ｃ１ａの下部には、絶縁膜を挟んで上部電極Ｃ１ａと対向するように下部電極Ｃ１ｂが設けられている。この下部電極Ｃ１ｂは、プラグＰＬ５を介してｐ++型半導体領域４４ｃと電気的に接続され、さらにｐ++型半導体領域４４ｃを通じて半導体基板１Ｓに電気的に接続されている。このコンデンサＣ１の外周も、シールド用の第１層配線Ｍ１５、プラグＰＬ６およびｐ++型半導体領域４４ｄにより取り囲まれている。シールド用の第１層配線Ｍ１５、プラグＰＬ６およびｐ++型半導体領域４４ｄは、互いに電気的に接続されており、ｐ++型半導体領域４４ｄを介して半導体基板１Ｓに電気的に接続されている。このため、第１層配線Ｍ１５、プラグＰＬ６およびｐ++型半導体領域４４ｄは接地電位になっている。また、コンデンサＣ１の上部電極Ｃ１ａは、第２層配線Ｍ２５を通じてＭＩＳＦＥＴＱ２のゲート電極４１と電気的に接続されている。
【００５０】
なお、プラグＰＬ１〜ＰＬ６は、例えばタングステンなどのような金属で形成されている。また、第１層配線Ｍ１１〜Ｍ１５および第２層配線Ｍ２１〜Ｍ２５は、例えばアルミニウムまたは銅を主成分とする配線材料で形成されている。
【００５１】
さらに、図９中に図示はしないが、第２層配線Ｍ２１〜Ｍ２５上に前記のバンプ電極１５が形成される。
【００５２】
次に、図３に示した本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭの製造方法について図面を参照しながら説明する。
【００５３】
まず、図１０に示すように、多層配線が形成された配線基板を複数個備える多数個取り基板１０を用意する。そして、多数個取り基板１０の一方の面の電極形成領域に印刷法により半田１１を塗布する。続いて、図１１に示すように、塗布した半田１１上に受動部品１２を搭載した後、図１２に示すように、リフローすることにより半田１１を溶融させて多数個取り基板１０の電極と受動部品１２とを接続する。
【００５４】
次に、図１３に示すように、多数個取り基板１０の面のうち、受動部品を接続した面とは反対側の面（主面）内の電極形成領域にフラックス１３を塗布する。このフラックス１３の塗布は多数個取り基板１０の電極に形成されている酸化物を除去する目的で行われる。続いて、図１４に示すように、フラックス１３を塗布した多数個取り基板１０の電極上にチップ１を搭載する。そして、図１５に示すように、リフローすることにより、チップ１のバンプ電極１５を多数個取り基板１０の電極に接続する。次に、塗布したフラックス１３を洗浄によって除去した後、多数個取り基板１０を複数の配線基板１０ａに分割する。このようにして、一方の面に受動部品を接続し、他方の面（主面）にチップ１を接続した配線基板１０ａを複数形成することができる。
【００５５】
次に、図１６に示すような絶縁フィルム状のテープ基板２０を用意する。このテープ基板２０は、例えばガラスエポキシ樹脂などから形成されており、多数の基板２０ａが形成されている。図１７に図１６のＡ−Ａ線で切断した断面図を示す。図１７に示すように、テープ基板２０には、サイズの異なる打ち抜き穴２１ａ、２１ｂが形成されており、この打ち抜き穴２１ａ、２１ｂの一方側を塞ぐように金属パターン２２ａ、２２ｂが形成されている。このテープ基板２０は、例えば以下に示すようにして形成することができる。まず、パンチングでテープ基板２０に打ち抜き穴２１ａ、２１ｂを形成した後、テープ基板２０の一方の面に銅箔を貼り付ける。そして、銅箔上に、例えばめっき法を使用してニッケル膜および金膜を形成した後、フォトリソグラフィ技術およびエッチング技術を使用して銅箔、ニッケル膜および金膜をパターニングすることにより、金属パターン２２ａ、２２ｂを形成する。このようにして、図１６および図１７に示す絶縁フィルム状のテープ基板２０を形成することができる。
【００５６】
続いて、図１８に示すように、打ち抜き穴２１ａ、２１ｂの内部に半田２３または銀ペーストを塗布する。このようにサイズの異なる打ち抜き穴２１ａ、２１ｂ内に同一工程で半田２３を塗布することにより、工程の簡略化を図ることができる。なお、打ち抜き穴２１ａ内に半田２３を塗布する工程と打ち抜き穴２１ｂ内に半田２３を塗布する工程とは別の工程で行ってもよい。
【００５７】
次に、図１９に示すように、一方の面に受動部品を接続し、他方の面にチップ１を接続した複数の配線基板１０ａをテープ基板２０上に搭載した後、リフローすることにより配線基板１０ａとテープ基板２０とを貼りあわせる。このとき、配線基板１０ａに搭載されたチップ１は、テープ基板２０の打ち抜き穴２１ａ内に入れられて金属パターン２２ａに接触する。また、配線基板１０ａに形成された信号用の電極は、打ち抜き穴２１ｂ内に塗布された半田２３を介して金属パターン２２ｂと接続される。ここで、打ち抜き穴２１ａと打ち抜き穴２１ｂとはサイズが異なるため、それぞれに塗布される半田２３の量が調整されている。すなわち、打ち抜き穴２１ａ内に塗布される半田２３の量と打ち抜き穴２１ｂ内に塗布される半田２３の量を調整しないと、テープ基板２０に配線基板１０ａを貼りあわせる際、チップ１は半田２３を介して金属パターン２２ａに接触するが、配線基板１０ａに形成された信号用の電極は半田２３を介して金属パターン２２ｂに接触しない状態、あるいは逆に、信号用の電極は半田２３を介して金属パターン２２ｂに接触するが、チップ１は半田２３を介して金属パターン２２ａに接触しない状態が生じる。このため、図１８に示した半田２３を塗布する工程において、打ち抜き穴２１ａ内に塗布する半田２３の量と打ち抜き穴２１ｂ内に塗布する半田２３の量が調整されている。
【００５８】
このようにして、図１９および図２０に示すように、複数の配線基板１０ａをテープ基板２０上に貼り付けることができ、本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭを複数形成することができる。ここで、本実施の形態１では、ＲＦパワーアンプモジュール１ＲＭを個々に分割せずにテープ基板２０のまま出荷する。これは、ＲＦパワーアンプモジュール１ＲＭが柔軟性を有する薄いテープ基板２０に形成されるため、ＲＦパワーアンプモジュール１ＲＭを形成したテープ基板２０をリールに巻き取ることができるためである。したがって、本実施の形態１では、テープ基板２０を分割して個々のＲＦパワーアンプモジュール１ＲＭにする工程を削減できるので、製造工程を簡略化することができる。
【００５９】
次に、ＲＦパワーアンプモジュール１ＲＭを形成したテープ基板２０は、図３に示す個々のＲＦパワーアンプモジュール１ＲＭに分割される。そして、分割したＲＦパワーアンプモジュール１ＲＭは、ピックアップされ、例えば図２１に示す携帯電話機のマザーボード５０に受動部品５１などとともに搭載される。図２１のＡ−Ａ線で切断した断面図を図２２に示す。図２２を見てわかるように、ＲＦパワーアンプモジュール１ＲＭは半田５２を使用してマザーボード５０に実装される。すなわち、ＲＦパワーアンプモジュール１ＲＭの金属パターン２２ａ、２２ｂはそれぞれマザーボード５０の電極５０ａ、５０ｂと半田５２を介して接続される。したがって、ＲＦパワーアンプモジュール１ＲＭをマザーボード５０に実装（二次実装）する際、半田５２を溶融するためリフローが行われる。このとき、配線基板１０ａに実装されている受動部品１２を接続している半田１１も再溶融する。
【００６０】
ここで、本実施の形態１では、ＲＦパワーアンプモジュール１ＲＭの配線基板１０ａ上を被うように樹脂封止されていないため、再溶融した半田１１が膨張して封止樹脂を押し上げ、隣接する領域に形成されている半田１１どうしが接続する、いわゆる半田フラッシュを生じない。したがって、ＲＦパワーアンプモジュール１ＲＭをマザーボード５０に実装する際に生ずる半田１１の再溶融を考慮しなくてもよい。すなわち、樹脂封止されている場合には半田１１が半田フラッシュしないように比較的融点の高い鉛を含有する半田１１を使用するなどの考慮をする必要があるが、本実施の形態１では樹脂封止していないため、半田１１が再溶融しても問題はない。つまり、本実施の形態１におけるパワーアンプモジュール１ＲＭによれば、比較的融点が低いが環境にやさしい鉛を含有しない半田（Ｐｂフリー半田）１１を使用することができるので、環境を考慮した製品を作製できる。
【００６１】
以上より、本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭによれば、配線基板１０ａに基板２０ａを貼り付けてチップ１の表面全体を金属パターン２２ａに接触するように構成したので、チップ１で発生した熱は、チップ１の表面全体から金属パターン２２ａに伝わって放熱される。したがって、本実施の形態１におけるＲＦパワーアンプモジュール１ＲＭによれば、バンプ電極１５を介して配線基板１０ａに接続したチップ１から効率的に熱を除去することができる。
【００６２】
特開２０００−０５８７４１号公報に記載されている発明は、回路基板に設けられた溝内に発熱する回路部品を配置し、この回路部品の露出面に絶縁性樹脂を介して放熱板を取り付けているので、回路基板の基板面と放熱板とを同一平面に保持することが難しい。すなわち、放熱板の厚さが、ばらつくと基板面との平坦性が確保できない。また、放熱板を接着させる樹脂の厚さが、ばらつくと基板面との平坦性が確保でない。基板面と放熱板との平坦性が確保できないと、マザーボードに回路基板を取り付ける際、接触不良を起すおそれがある。
【００６３】
これに対し、実施の形態１では、金属パターン２２ａ、２２ｂが同一の基板２０ａ上にあるため、確実にマザーボードに接触させることができる利点がある。
【００６４】
（実施の形態２）
本実施の形態２では、ＲＦパワーアンプモジュールにキャップを設けた例について説明する。
【００６５】
図２３は、本実施の形態２におけるＲＦパワーアンプモジュール１ＲＭの構成を示した断面図である。図２３において、本実施の形態２におけるＲＦパワーアンプモジュール１ＲＭは前記実施の形態１におけるＲＦパワーアンプモジュール１ＲＭとほぼ同様の構成をしているため、異なる部分について説明する。本実施の形態２におけるＲＦパワーアンプモジュール１ＲＭと前記実施の形態１におけるＲＦパワーアンプモジュール１ＲＭとの異なる点は、図２３に示すように、配線基板１０ａの受動部品１２を形成した面にキャップ５５を設けた点である。このようにキャップ５５を設けることにより、二次実装時のピックアップ性が向上する。
【００６６】
ＲＦパワーアンプモジュール１ＲＭは、前記実施の形態１で説明したように、マザーボードに実装される。このとき、ＲＦパワーアンプモジュール１ＲＭはピックアップされてマザーボード上に搭載されるが、ＲＦパワーアンプモジュール１ＲＭにピックアップするための平坦な領域が存在しないとピックアップすることが困難になる。
【００６７】
ＲＦパワーアンプモジュール１ＲＭには受動部品１２が密に配置されているため、平坦な領域のスペースは少なくなっている。したがって、ＲＦパワーアンプモジュール１ＲＭをピックアップすることは難しくなっている。そこで、配線基板１０ａの受動部品１２を形成した面に、受動部品１２を覆うようなキャップ５５を設けることにより平坦な領域を確保している。このため、キャップ５５の平坦な面をピックアップ時に使用することで、ＲＦパワーアンプモジュール１ＲＭのピックアップ性を向上することができる。
【００６８】
なお、キャップ５５は複数の受動部品１２のうち、一部の受動部品１２を覆うように形成されるが、特に複数の受動部品１２のなかで相対的に高さの低い受動部品１２を覆うようにすることが望ましい。つまり、複数の受動部品１２の中には高さの異なる受動部品１２が含まれているが、少なくとも複数の受動部品１２の中で最も高さの高い受動部品１２は、キャップ５５の外部に配置されていることが望ましい。このように相対的に高さの低い受動部品１２を覆うことで、キャップ５５の高さを低くすることができる。すなわち、ＲＦパワーアンプモジュール１ＲＭの厚みを薄くすることができる。
【００６９】
次に、本実施の形態２におけるＲＦパワーアンプモジュール１ＲＭの製造方法について説明する。まず、図１１に示すように多数個取り基板１０上の所定領域に半田１１を形成する。そして、図２４に示すように多数個取り基板１０の一方の面に複数の受動部品１２を接続するとともに、一部の受動部品１２を覆うキャップ５５を形成する。その後は、前記実施の形態１で述べたようにして本実施の形態２におけるＲＦパワーアンプモジュール１ＲＭを形成する。続いて、図２５に示すように、ＲＦパワーアンプモジュール１ＲＭに形成されたキャップ５５にピックアップ用ノズル５６を吸着させて、ＲＦパワーアンプモジュール１ＲＭをピックアップし、図２１に示すマザーボード５０に実装する。
【００７０】
本実施の形態２によれば、前記実施の形態１と同様にチップ１で発生した熱をチップ１の表面全体から金属パターン２２ａに伝わって放熱されることができるので、バンプ電極１５を介して配線基板１０ａに接続したチップ１から効率的に熱を除去することができる。
【００７１】
（実施の形態３）
本実施の形態３では、ＲＦパワーアンプモジュールを樹脂封止した例について説明する。
【００７２】
図２６は本実施の形態３におけるＲＦパワーアンプモジュールの構成を示した断面図である。図２６において、本実施の形態３におけるＲＦパワーアンプモジュール１ＲＭは前記実施の形態１におけるＲＦパワーアンプモジュール１ＲＭとほぼ同様の構成をしているため、異なる部分について説明する。本実施の形態３におけるＲＦパワーアンプモジュール１ＲＭは、図２６に示すように、配線基板１０ａの受動部品１２を形成した面を樹脂５７で封止している。このように樹脂５７で封止することにより、二次実装時におけるピックアップ性を向上できるとともに、受動部品１２の実装密度を向上させることができる。
【００７３】
本実施の形態３では、配線基板１０ａの受動部品１２を樹脂５７で封止することにより、二次実装時のピックアップ性を確保しながら受動部品１２の実装密度を向上させている。つまり、受動部品１２を樹脂５７で覆って樹脂５７の表面を平坦化することでピックアップ性を向上でき、かつ受動部品１２の実装密度向上を図ることができる。また、コストの安い樹脂を使用しているので、ＲＦパワーアンプモジュール１ＲＭのコストの低減を図ることもできる。
【００７４】
次に、本実施の形態３におけるＲＦパワーアンプモジュール１ＲＭの製造方法について説明する。まず、図１１に示すように多数個取り基板１０上の所定領域に半田１１を形成する。そして、図１２に示すように多数個取り基板１０の一方の面に複数の受動部品１２を搭載した後、図１３に示すようにリフローすることにより、半田１１を溶融させて受動部品１２と多数個取り基板１０の電極とを接続する。続いて、図２７に示すように、多数個取り基板１０の面のうち受動部品１２を搭載した面に樹脂５７を形成して封止する。ここで、樹脂５７としては、例えばエポキシレジンやゴムレジンを使用することができる。
【００７５】
その後は、前記実施の形態１で述べたようにして図２６に示す本実施の形態３におけるＲＦパワーアンプモジュール１ＲＭを形成する。続いて、ＲＦパワーアンプモジュール１ＲＭに形成された樹脂５７にピックアップ用ノズルを吸着させて、ＲＦパワーアンプモジュール１ＲＭをピックアップし、図２１に示すマザーボード５０に実装する。
【００７６】
本実施の形態３によれば、前記実施の形態１と同様にチップ１で発生した熱をチップ１の表面全体から金属パターン２２ａに伝わって放熱されることができるので、バンプ電極１５を介して配線基板１０ａに接続したチップ１から効率的に熱を除去することができる。
【００７７】
（実施の形態４）
本実施の形態４は、フリップチップ実装されたチップから発生する熱を効率的に放散させることができる他の例について説明する。
【００７８】
図２８は、本実施の形態４におけるＲＦパワーアンプモジュール２ＲＭの構成を示した断面図である。図２８において、本実施の形態４におけるＲＦパワーアンプモジュール２ＲＭは、配線基板（第１基板）１０ａを有しており、この配線基板１０ａの一方の面（上面）には半田１１を介して受動部品１２が接続されている。また配線基板１０ａの他方の面（下面）には、バンプ電極１５を介してチップ１が接続されている。
【００７９】
基板（第２基板）６０ａは、例えば配線基板１０ａと同様にセラミックから形成されており、一方の面に溝（キャビティ）６１が形成されている。この溝６１の底部には、導電材料を埋め込んで形成された複数のビア６２が基板６０ａを貫通するように形成されており、ビア６２は基板６０ａの裏面（溝６１を形成されていない面、下面）に形成された金属パターン（第１導体）６３ａに接続されている。また、基板６０ａの裏面には複数の金属パターン（第２導体）６３ｂも形成されている一方、基板６０ａの表面（溝６１を形成している面、上面）には半田６４を介して受動部品６６が形成されている。
【００８０】
基板６０ａには、溝６１にチップ１が入るようにして配線基板１０ａが搭載されている。すなわち、配線基板１０ａに搭載されているチップ１は、半田６５を介して溝６１の底部に形成されたビア６２に接続されている。したがって、チップ１で発生した熱は、複数のビア６２を通って金属パターン６３ａに伝わり放散される。このことから、本実施の形態４におけるＲＦパワーアンプモジュール２ＲＭによれば、バンプ電極１５を介して配線基板１０ａに接続したチップ１から効率的に熱を除去することができる。
【００８１】
ここで、本実施の形態４においては、配線基板１０ａと基板６０ａとを同じ材料（例えばセラミック）から形成している。したがって、配線基板１０ａと基板６０ａとの熱膨張率は等しくなるため、配線基板１０ａを基板６０ａに接続した場合であっても熱膨張率の相違に基づく応力（ひずみ）を低減することができる。
【００８２】
次に、本実施の形態４におけるＲＦパワーアンプモジュール２ＲＭの製造方法について図面を参照しながら説明する。
【００８３】
まず、図１０に示すように、多層配線が形成された配線基板を複数個備える多数個取り基板（第１多数個取り基板）１０を用意する。そして、多数個取り基板１０の一方の面の電極形成領域に半田１１を塗布する。続いて、図１１に示すように、塗布した半田１１上に受動部品１２を搭載した後、図１２に示すように、リフローすることにより半田１１を溶融させて多数個取り基板１０の電極と受動部品１２とを接続する。
【００８４】
次に、図１３に示すように、多数個取り基板１０の面のうち、受動部品を搭載した面とは反対側の面内の電極形成領域にフラックス１３を塗布する。続いて、図１４に示すように、フラックス１３を塗布した多数個取り基板１０の電極上にチップ１を搭載する。そして、図１５に示すようにリフローすることにより、チップ１のバンプ電極１５を多数個取り基板１０の電極に接続する。次に、塗布したフラックス１３を洗浄によって除去した後、多数個取り基板１０を複数の配線基板１０ａに分割する。このようにして、一方の面に受動部品を搭載し、他方の面（主面）にチップ１を搭載した配線基板１０ａを複数形成することができる。
【００８５】
次に、図２９に示すように、一方の面に溝６１が形成され、この溝６１の底部に複数のビア６２が形成された多数個取り基板（第２多数個取り基板）６０を用意する。また、この多数個取り基板６０には金属パターン６３ａと金属パターン６３ｂが形成されており、金属パターン６３ａには複数のビア６２が接続されている。このように形成された多数個取り基板６０の溝６１を形成した面の所定領域に半田６４を塗布する。
【００８６】
続いて、図３０に示すように、多数個取り基板６０の溝６１の底部に半田６５を塗布した後、図３１に示すように、多数個取り基板６０上に受動部品１２を搭載する。そして、リフローすることにより、受動部品１２を多数個取り基板６０に接続する。次に、図３２に示すように、一方の面に受動部品を接続し、他方の面（主面）にチップ１を接続した配線基板１０ａを多数個取り基板６０上に搭載する。このとき、チップ１が多数個取り基板６０の溝６１に収まるように配線基板１０ａを多数個取り基板６０に搭載する。次に、リフローすることにより、配線基板１０ａを多数個取り基板６０に接続する。そして、洗浄した後、図２８に示すように、配線基板１０ａを接続した多数個取り基板６０を複数の基板６０ａ分割して、ＲＦパワーアンプモジュール２ＲＭを形成する。
【００８７】
（実施の形態５）
本実施の形態５では前記実施の形態４におけるＲＦパワーアンプモジュール２ＲＭにキャップを取り付けた例について説明する。
【００８８】
図３３は、本実施の形態５におけるＲＦパワーアンプモジュール２ＲＭの構成を示した断面図である。図３３において、本実施の形態５におけるＲＦパワーアンプモジュール２ＲＭには、キャップ５５が設けられている。すなわち、基板６０aに接続された配線基板１０ａの受動部品１２を形成した面にキャップ５５が設けられている。このため、ＲＦパワーアンプモジュール２ＲＭを携帯電話機などのマザーボードに実装（二次実装）する際のピックアップ性を向上することができる。
【００８９】
次に、本実施の形態５におけるＲＦパワーアンプモジュール２ＲＭの製造方法について説明する。まず、図１０に示すように、多層配線が形成された配線基板を複数個備える多数個取り基板（第１多数個取り基板）１０を用意する。そして、多数個取り基板１０の一方の面の電極形成領域に半田１１を塗布する。続いて、図３４に示すように、塗布した半田１１上に受動部品１２を搭載するとともにキャップ５５を搭載する。そして、リフローすることにより半田１１を溶融させて受動部品１２やキャップ５５を多数個取り基板１０に接続する。その後の工程は、前記実施の形態４と同様にして、最終的に図３３に示すＲＦパワーアンプモジュール２ＲＭを形成することができる。
【００９０】
本実施の形態５によれば、ビア６２を介して金属パターン６３ａにチップ１の表面を接続するように構成したので、チップ１で発生した熱を金属パターン６３ａから効率良く放散させることができる。
【００９１】
（実施の形態６）
本実施の形態６では前記実施の形態４におけるＲＦパワーアンプモジュール２ＲＭを樹脂封止した例について説明する。
【００９２】
図３５は、本実施の形態６におけるＲＦパワーアンプモジュール２ＲＭの構成を示した断面図である。図３５において、本実施の形態６におけるＲＦパワーアンプモジュール２ＲＭは、樹脂５７によって封止されている。したがって、ＲＦパワーアンプモジュール２ＲＭを構成する部品を保護できるとともに、樹脂５７の表面を平坦化しているので、ＲＦパワーアンプモジュール２ＲＭをマザーボードに実装する際のピックアップ性を向上させることができる。また、キャップ５５を設ける場合にはキャップ５５を取り付ける領域を確保する必要があるが、本実施の形態６ではそのような領域を確保する必要がない。このため、ＲＦパワーアンプモジュール２ＲＭの実装密度の向上を図ることができる。さらの、コストのかかるキャップ５５に代えて比較的コストの安い樹脂５７を使用しているのでＲＦパワーアンプモジュール２ＲＭのコストを低減することができる。
【００９３】
次に、本実施の形態６におけるＲＦパワーアンプモジュール２ＲＭの製造方法について説明する。前記実施の形態４と同様にして、チップ１および受動部品１２を接続した配線基板１０ａを形成し、その後、この配線基板１０ａを多数個取り基板６０に接続する（図３２参照）。続いて、図３６に示すように、多数個取り基板６０の配線基板１０ａを接続した面に樹脂５７を形成する。そして、樹脂封止した多数個取り基板６０を個々の基板６０ａに分割して最終的に図３５に示すＲＦパワーアンプモジュール２ＲＭを形成する。
【００９４】
本実施の形態６によれば、ビア６２を介して金属パターン６３ａにチップ１の表面を接続するように構成したので、チップ１で発生した熱を金属パターン６３ａから効率良く放散させることができる。
【００９５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９６】
前記実施の形態１におけるＲＦパワーアンプモジュール１ＲＭでは、図２２に示すようにチップ１を接続した配線基板１０ａに金属パターン２２ａ、２２ｂを形成した基板２０ａを接続する構成をとっている。そして、金属パター２２ａ、２２ｂを形成した基板２０ａをマザーボード５０に実装している。このとき、金属パターン２２ａ、２２ｂは同一の基板２０ａに形成されているので、金属パターン２２ａ、２２ｂは概ね同一平面上にある。したがって、ＲＦパワーアンプモジュール１ＲＭをマザーボード５０に実装する際、金属パターン２２ａ、２２ｂは確実にマザーボードに接触することになる。このことは前記実施の形態２〜６についても同様のことがいえる。
【００９７】
図３７に本発明者らが検討した図を示す。図３７において、基板７０には溝７１が設けられており、この溝７１にはチップ７２がバンプ電極７３を介して接続されている。そして、チップ７２の表面には半田７４を介して金属パターン７５ａが接続されている。また、基板７０には金属パターン７５ｂが形成されている。
【００９８】
図３７に示した構造の場合、金属パターン７５ａと金属パターン７５ｂは同一基板７０上にはない。すなわち、金属パターン７５ａはチップ７２上に形成されている一方、金属パターン７５ｂは基板７０に形成されている。ここで、チップ７２はバンプ電極７３で接続されているが、バンプ電極７３で接続する場合、高さがある程度ばらつくため、金属パターン７５ａと金属パターン７５ｂは同一平面上にはないことになる。すると、金属パターン７５ａ、７５ｂをマザーボードに接続する場合、一方は接触するが他方は接触しないといった接触不良が生じることになる。
【００９９】
これに対し、本実施の形態１〜６では金属パターンが同一基板上にあるため、確実にマザーボードに接触させることができる。
【０１００】
また、例えば、前記実施の形態１〜６では、ＧＳＭ９００とＧＳＭ１８００の２つの周波数帯の電波を取り扱うデュアルバンド方式について説明したが、これに限定されるものではなく、例えばＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００の３つの周波数帯の電波を取り扱うトリプルバンド方式に適用してもよい。
【０１０１】
以上の説明では主として本発明者らによってなされた発明をその背景となった利用分野であるデジタル携帯電話機に適用した例について説明したが、これに限定されるものではなく、例えば通信機能を有するＰＤＡ（Personal  Digital  Assistants）などのような移動体情報処理装置や通信機能を有するパーソナルコンピュータなどのような情報処理装置にも適用することができる。
【産業上の利用可能性】
【０１０２】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明のＲＦパワーモジュールを構成する増幅回路を示した回路ブロック図である。
【図２】電力増幅回路およびバイアス回路の回路構成の一例を示した図である。
【図３】実施の形態１におけるＲＦパワーモジュールの断面を示した要部断面図である。
【図４】図３の下部から見たＲＦパワーアンプモジュールの平面図である。
【図５】図３の上部から見たＲＦパワーアンプモジュールの平面図である。
【図６】熱抵抗値を比較した結果を示す表である。
【図７】本発明者らが検討したＲＦパワーアンプモジュールを示した断面図である。
【図８】チップの要部平面図である。
【図９】図８の左右方向に沿って切断した要部断面図である。
【図１０】ＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図１１】図１０に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図１２】図１１に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図１３】図１２に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図１４】図１３に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図１５】図１４に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図１６】テープ基板を示した図である。
【図１７】図１６のＡ−Ａ線で切断した断面図である。
【図１８】図１７に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図１９】図１８に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図２０】図１９の上部から見た平面図である。
【図２１】マザーボードを示した平面図である。
【図２２】図２１のＡ−Ａ線で切断した断面図である。
【図２３】実施の形態２におけるＲＦパワーアンプモジュールを示した断面図である。
【図２４】実施の形態２におけるＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図２５】図２４に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図２６】実施の形態３におけるＲＦパワーアンプモジュールを示した断面図である。
【図２７】実施の形態３におけるＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図２８】実施の形態４におけるＲＦパワーアンプモジュールを示した断面図である。
【図２９】実施の形態４におけるＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図３０】図２９に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図３１】図３０に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図３２】図３１に続くＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図３３】実施の形態５におけるＲＦパワーアンプモジュールを示した断面図である。
【図３４】実施の形態５におけるＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図３５】実施の形態６におけるＲＦパワーアンプモジュールを示した断面図である。
【図３６】実施の形態６におけるＲＦパワーアンプモジュールの製造工程を示した断面図である。
【図３７】本発明者らが検討したＲＦパワーアンプモジュールを示した断面図である。
【符号の説明】
【０１０４】
１  チップ
１Ｓ  半導体基板
１ＥＰ  エピタキシャル層
２  電力増幅回路
２ａ〜２ｃ  増幅段
２ｄ〜２ｆ  整合回路
３  電力増幅回路
３ａ〜３ｃ  増幅段
３ｄ〜３ｆ  整合回路
４  周辺回路
４ａ  制御回路
４ｂ  バイアス回路
４ｃ  電源制御回路
４ｄ  バイアス電圧生成回路
５ａ、５ｂ、５ｃ  入力端子
６ａ、６ｂ  出力端子
１０  多数個取り基板（第１多数個取り基板）
１０ａ  配線基板（第１基板）
１１  半田
１２  受動部品
１３  フラックス
１５  バンプ電極（突起電極）
２０  テープ基板
２０ａ  基板（第２基板）
２１ａ、２１ｂ  打ち抜き穴
２２ａ、２２ｂ  金属パターン
２３  半田
３０ａ  配線基板
３１  チップ
３２  ワイヤ
３３  半田
３４  ビア
３５  金属パターン
４０  ゲート絶縁膜
４１  ゲート電極
４２  ｎ+型半導体領域
４３ａ  ｎ-型半導体領域
４３ｂ  ｎ+型半導体領域
４４ａ〜４４ｄ  ｐ++型半導体領域
４５  電極
５０  マザーボード
５０ａ、５０ｂ  電極
５１  受動部品
５２  半田
５５  キャップ
５６  ピックアップ用ノズル
５７  樹脂
６０  多数個取り基板（第２多数個取り基板）
６０ａ  基板
６１  溝
６２  ビア
６３ａ、６３ｂ  金属パターン
６４  半田
６５  半田
６６  受動部品
７０  基板
７１  溝
７２  チップ
７３  バンプ電極
７４  半田
７５ａ、７５ｂ  金属パターン
Ｃ１  コンデンサ
Ｃ１ａ  上部電極
Ｃ１ｂ  下部電極
Ｌ１  インダクタ
Ｍ１１〜Ｍ１５  第１層配線
Ｍ２１〜Ｍ２５  第２層配線
ＰＬ１〜ＰＬ６  プラグ
Ｑ１〜Ｑ３  ＭＩＳＦＥＴ
Ｒ１、Ｒ２  抵抗
Ｖｄｄ１  第１電源電圧
１ＲＭ  ＲＦパワーアンプモジュール
２ＲＭ  ＲＦパワーアンプモジュール
【図１】
2006049602.tif 000003
【図２】
2006049602.tif 000004
【図３】
2006049602.tif 000005
【図４】
2006049602.tif 000006
【図５】
2006049602.tif 000007
【図６】
2006049602.tif 000008
【図７】
2006049602.tif 000009
【図８】
2006049602.tif 000010
【図９】
2006049602.tif 000011
【図１０】
2006049602.tif 000012
【図１１】
2006049602.tif 000013
【図１２】
2006049602.tif 000014
【図１３】
2006049602.tif 000015
【図１４】
2006049602.tif 000016
【図１５】
2006049602.tif 000017
【図１６】
2006049602.tif 000018
【図１７】
2006049602.tif 000019
【図１８】
2006049602.tif 000020
【図１９】
2006049602.tif 000021
【図２０】
2006049602.tif 000022
【図２１】
2006049602.tif 000023
【図２２】
2006049602.tif 000024
【図２３】
2006049602.tif 000025
【図２４】
2006049602.tif 000026
【図２５】
2006049602.tif 000027
【図２６】
2006049602.tif 000028
【図２７】
2006049602.tif 000029
【図２８】
2006049602.tif 000030
【図２９】
2006049602.tif 000031
【図３０】
2006049602.tif 000032
【図３１】
2006049602.tif 000033
【図３２】
2006049602.tif 000034
【図３３】
2006049602.tif 000035
【図３４】
2006049602.tif 000036
【図３５】
2006049602.tif 000037
【図３６】
2006049602.tif 000038
【図３７】
2006049602.tif 000039