(57)【要約】【課題】  均一な輝度の映像を表示するようにした画素及びこれを利用した発光表示装置を提供する。【解決手段】  発光素子と、少なくとも一つの走査線及びデータ線と接続されてデータ線から所定電圧である第1データ信号が供給される時、第1電源と第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、前記データ線から所定電流である第2データ信号ほど電流がシンクされる時、前記少なくとも一つのキャパシタを2次充電する画素回路を具備する。【選択図】  図７
2006268000.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
少なくとも一つの走査線及びデータ線と接続されてデータ線から所定電圧である第1データ信号が供給される時、第1電源と第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、
前記データ線から所定電流である第2データ信号ほど電流がシンクされる時、
前記少なくとも一つのキャパシタを2次充電する画素回路を具備し、
前記画素回路は前記少なくとも一つのキャパシタに充電された電圧に対応して前記第1電源から前記発光素子を経由して第2電源に供給される電流量を制御することを特徴とする画素。
【請求項２】
前記画素回路は、
前記データ線と接続されて第n(nは自然数)走査線に走査信号が供給される時ターンオンされる第1トランジスター及び第2トランジスターと、
前記第1電源と前記第1トランジスターの第2電極の間に接続されて第n-1走査線に走査信号が供給される時ターンオンされる第3トランジスターと、
前記第1トランジスターの第2電極と前記第1電源の間に接続される第1キャパシタ及び第2キャパシタと、
前記第1キャパシタ及び第2キャパシタの共通端子に自分のゲート端子が接続され、第1電極が前記第1電源に接続される第4トランジスターと、
前記第4トランジスターのゲート電極と第2電極の間に接続されて前記第n-1走査線に走査信号が供給される時、
前記第4トランジスターをダイオード形態で接続させるための第5トランジスターを具備することを特徴とする請求項１に記載の画素。
【請求項３】
前記第2トランジスターは、
前記第4トランジスターの第2電極と前記データ線の間に接続されて前記電流がシンクされる時電流通路を提供することを特徴とする請求項２に記載の画素。
【請求項４】
前記第4トランジスターの第2電極と前記発光素子の間に接続されて、前記第n-1走査線及び第n走査線に走査信号が供給される時ターンオフされ、それ以外の期間中ターンオンされる第6トランジスターをさらに具備することを特徴とする請求項２に記載の画素。
【請求項５】
走査線に走査信号を順次供給するための走査駆動部と、
各水平期間の第1期間の間データ線を経由して前記走査信号によって選択された画素に所定電圧である第1データ信号を供給し、第1期間以外の第2期間の間前記画素から所定電流である第2データ信号ほど電流をシンクするための少なくとも一つのデータ駆動回路を具備するデータ駆動部を具備し、
前記画素それぞれは発光素子と、
前記第1データ信号が供給される時、第1電源と前記第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、
前記第2データ信号ほど電流がシンクされる時前記少なくとも一つのキャパシタを2次充電し、
前記2次充電された少なくとも一つのキャパシタの電圧に対応する電流を前記発光素子に供給するための画素回路を具備することを特徴とする発光表示装置。
【請求項６】
前記画素回路は、
前記データ線と接続されて第n(nは自然数)走査線に走査信号が供給される時ターンオンされる第1トランジスター及び第2トランジスターと、
前記第1電源と前記第1トランジスターの第2電極の間に接続されて第n-1走査線に走査信号が供給される時ターンオンされる第3トランジスターと、
前記第1トランジスターの第2電極と前記第1電源の間に接続される第1キャパシタ及び第2キャパシタと、
前記第1キャパシタ及び第2キャパシタの共通端子に自分のゲート端子が接続され、第1電極が前記第1電源に接続される第4トランジスターと、
前記第4トランジスターのゲート電極と第2電極の間に接続されて前記第n-1走査線に走査信号が供給される時、前記第4トランジスターをダイオード形態で接続させるための第5トランジスターを具備することを特徴とする請求項５に記載の発光表示装置。
【請求項７】
前記第2トランジスターは、
前記第4トランジスターの第2電極と前記データ線の間に接続されて前記電流がシンクされる時、電流通路を提供することを特徴とする請求項６に記載の発光表示装置。
【請求項８】
前記第4トランジスターの第2電極と前記発光素子の間に接続されて、前記第n-1走査線及び第n走査線に走査信号が供給される時ターンオフされ、それ以外の期間中ターンオンされる第6トランジスターをさらに具備することを特徴とする請求項６に記載の発光表示装置。
【請求項９】
前記データ駆動回路は、
外部から供給されるデータの階調値に対応して前記第1データ信号を生成するための電圧デジタルアナログ変換部と、
前記データの階調値に対応して前記第2データ信号を生成するための電流デジタルアナログ変換部と、
前記水平期間の第1期間の間前記電圧デジタルアナログ変換部と前記データ線を接続させ、前記第2期間の間前記電流デジタルアナログ変換部と前記データ線を接続させるための選択ブロックを具備することを特徴とする請求項５に記載の発光表示装置。
【請求項１０】
前記選択ブロックは、
複数の選択部を具備して前記選択部それぞれは前記電圧デジタルアナログ変換部と前記データ線の間に接続されて前記第1期間の間ターンオンされ、第2期間の間ターンオフされる第1スイッチング素子と、
前記電流デジタルアナログ変換部と前記データ線の間に接続されて前記第2期間の間ターンオンされ、第1期間の間ターンオフされる第2スイッチング素子を具備することを特徴とする請求項９に記載の発光表示装置。
【請求項１１】
前記電圧デジタルアナログ変換部と前記選択ブロックの間に接続されるバッファー部をさらに具備することを特徴とする請求項９に記載の発光表示装置。
【請求項１２】
順次サンプリング信号を生成するためのシフトレジスター部と、
前記サンプリング信号に応答して前記データを格納し、格納されたデータを前記電圧デジタルアナログ変換部及び電流デジタルアナログ変換部に供給するためのラッチ部をさらに具備することを特徴とする請求項９に記載の発光表示装置。
【請求項１３】
前記ラッチ部は、
前記サンプリング信号に応答して前記データを順次格納するためのサンプリングラッチ部と、
前記サンプリングラッチ部に格納されたデータを格納すると同時に、格納されたデータを前記電圧デジタルアナログ変換部及び電流デジタルアナログ変換部に供給するためのホルディングラッチ部を具備することを特徴とする請求項１２に記載の発光表示装置。
【請求項１４】
前記ホルディングラッチ部に格納されたデータの電圧レベルを上昇させて前記電圧デジタルアナログ変換部及び電流デジタルアナログ変換部に供給するためのレベルシフター部をさらに具備することを特徴とする請求項１３に記載の発光表示装置。
【請求項１５】
前記第1スイッチング素子と異なる導電型のトランジスターに形成され、
前記第1スイッチング素子の第1電極と第2電極の間に接続されて前記第1スイッチング素子と同時にターンオン及びターンオフされる第3スイッチング素子をさらに具備することを特徴とする請求項１０に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素及びこれを利用した発光表示装置に関し、特に、均一な輝度の映像を表示するようにした画素及びこれを利用した発光表示装置に関する。
【背景技術】
【０００２】
最近、陰極線管の短所である重さと体積を減らすことができる各種平板表示装置が開発されている。平板表示装置としては液晶表示装置、電界放出表示装置、プラズマ表示パネル及び発光表示装置などがある。
【０００３】
平板表示装置の中で発光表示装置は、電子と正孔の再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は速い応答速度を持つと同時に低い消費電力で駆動されるという長所がある。
【０００４】
図１は、従来の発光表示装置を表わす図面である。図１を参照すれば、従来の発光表示装置は走査線S1ないしSn及びデータ線D1ないしDmと接続された複数の画素40を含む画素部30と、走査線S1ないしSnを駆動するための走査駆動部10と、データ線D1ないしDmを駆動するためのデータ駆動部20と、走査駆動部10及びデータ駆動部20を制御するためのタイミング制御部50とを具備する。
【０００５】
タイミング制御部50は、外部から供給される同期信号に対応してデータ駆動制御信号DCS及び走査駆動制御信号SCSを生成する。タイミング制御部50で生成されたデータ駆動制御信号DCSはデータ駆動部20に供給され、走査駆動制御信号SCSは走査駆動部10に供給される。そして、タイミング制御部50は外部から供給されるデータをデータ駆動部20に供給する。
【０００６】
走査駆動部10は、タイミング制御部50から走査駆動制御信号SCSの供給を受ける。走査駆動制御信号SCSの供給を受けた走査駆動部10は走査信号を生成し、生成された走査信号を走査線S1ないしSnに順次供給する。
【０００７】
データ駆動部20は、タイミング制御部50からデータ駆動制御信号DCSの供給を受ける。データ駆動制御信号DCSの供給を受けたデータ駆動部20は、データ信号所定の電圧を生成し、生成されたデータ信号を走査信号と同期されるようにデータ線D1ないしDmに供給する。
【０００８】
画素部30は、外部から第1電源ELVDD及び第2電源ELVSSの供給を受けてそれぞれの画素40に供給する。第1電源ELVDD及び第2電源ELVSSの供給を受けた画素40それぞれはデータ信号に対応して第1電源ELVDDから発光素子を経由して第2電源ELVSSに流れる電流量を制御することで、データ信号に対応する光を生成する。
【０００９】
すなわち、従来の発光表示装置において画素40それぞれは、データ信号に対応して所定輝度の光を生成する。しかし、従来は画素40それぞれに含まれるトランジスターのしきい値電圧のバラ付き及び電子移動度(electron mobility)の偏差によって所望の輝度の映像を表示することができないという問題点がある。
【００１０】
このような問題点を乗り越えるためにデータ信号として電流を供給することができる。実際に、データ信号として電流が供給されればトランジスターがバラ付きのある電圧-電流特性を持つとしても画素部30で均一な映像を表示することができる。
【００１１】
しかし、データ信号として供給される電流は、微細電流なのでデータ線を充電するのに長時間が消耗されるという問題点がある。例えば、データ線の負荷キャパシタンスが30pFだとした場合、数十nAから数百nA程度のデータ信号としてデータ線の負荷を充電しようとすれば、数msの時間が必要である。これは数十usの1水平期間1Hを考慮して見る時、充電時間が十分ではないという問題点がある。
【００１２】
なお、従来の画素及びこれを利用した発光表示装置に関する技術を記載した文献としては、下記特許文献１等がある。
【特許文献１】米国特許出願公開第2005／0099412Ａ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、本発明の目的は均一な映像を表示することができる画素及びこれを利用した発光表示装置を提供することである。
【課題を解決するための手段】
【００１４】
前記目的を果たすために本発明の第1側面は、発光素子と、少なくとも一つの走査線及びデータ線と接続されてデータ線から所定電圧である第1データ信号が供給される時、第1電源と第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、前記データ線から所定電流である第2データ信号ほど電流がシンクされる時前記少なくとも一つのキャパシタを2次充電する画素回路を具備し、前記画素回路は、前記少なくとも一つのキャパシタに充電された電圧に対応して前記第1電源から前記発光素子を経由して第2電源に供給される電流量を制御する画素を提供する。
【００１５】
望ましくは、前記画素回路は前記データ線と接続されて第n(nは自然数)走査線に走査信号が供給される時ターンオンされる第1トランジスター及び第2トランジスターと、前記第1電源と前記第1トランジスターの第2電極の間に接続されて第n-1走査線に走査信号が供給される時ターンオンされる第3トランジスターと、前記第1トランジスターの第2電極と前記第1電源の間に接続される第1キャパシタ及び第2キャパシタと、前記第1キャパシタ及び第2キャパシタの共通端子に自分のゲート端子が接続されて、第1電極が前記第1電源に接続される第4トランジスターと、前記第4トランジスターのゲート電極と第2電極の間に接続されて前記第n-1走査線に走査信号が供給される時前記第4トランジスターをダイオード形態で接続させるための第5トランジスターを具備する。
【００１６】
本発明の第2側面は、走査線に走査信号を順次供給するための走査駆動部と、各水平期間の第1期間の間データ線を経由して前記走査信号によって選択された画素で所定電圧である第1データ信号を供給し、第1期間以外の第2期間の間前記画素から所定電流である第2データ信号ほど電流をシンクするための少なくとも一つのデータ駆動回路を具備するデータ駆動部を具備し、前記画素それぞれは発光素子と、前記第1データ信号が供給される時第1電源と前記第1データ信号の差に対応する所定の電圧を少なくとも一つのキャパシタに1次充電し、前記第2データ信号ほど電流がシンクされる時前記少なくとも一つのキャパシタを2次充電し、前記2次充電された少なくとも一つのキャパシタの電圧に対応する電流を前記発光素子に供給するための画素回路を具備する発光表示装置を提供する。
【００１７】
望ましくは、前記データ駆動回路は外部から供給されるデータの階調値に対応して前記第1データ信号を生成するための電圧デジタルアナログ変換部と、前記データの階調値に対応して前記第2データ信号を生成するための電流デジタルアナログ変換部と、前記水平期間の第1期間の間前記電圧デジタルアナログ変換部と前記データ線を接続させ、前記第2期間の間前記電流デジタルアナログ変換部と前記データ線を接続させるための選択ブロックを具備する。
【発明の効果】
【００１８】
上述したように、本発明の実施形態による画素及びこれを利用した発光表示装置によれば、1水平期間の第1期間の間データ線で電圧を供給して第2期間の間データ線から電流をシンクする。ここで、画素に含まれた少なくとも一つのキャパシタは第1期間中1次充電され、第2期間中2次充電されることで所望の電圧を充電することができる。
【００１９】
すなわち、本発明では最終的に電流を利用して画素に含まれた少なくとも一つのキャパシタの充電電圧を制御するから均一な映像を表示することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施できる好適な実施形態を添付された図２ないし図１０を参照して詳しく説明する。
【００２１】
図２は、本発明の実施形態による発光表示装置を表わす図面である。図２を参照すれば、本発明の実施形態による発光表示装置は走査線S1ないしSn、発光制御線E1ないしEn及びデータ線D1ないしDmと接続される複数の画素140を含む画素部130と、走査線S1ないしSn及び発光制御線E1ないしEnを駆動するための走査駆動部110と、データ線D1ないしDmを駆動するためのデータ駆動部120と、走査駆動部110及びデータ駆動部120を制御するためのタイミング制御部150とを具備する。
【００２２】
画素部130は、走査線S1ないしSn、発光制御線E1ないしEn及びデータ線D1ないしDmによって区画された領域に形成される画素140を具備する。
【００２３】
画素140は、外部から第1電源ELVDD及び第2電源ELVSSの供給を受ける。第1電源ELVDDの供給を受けた画素140それぞれはデータ信号と第1電源ELVDDの差に対応して所定の電圧を少なくとも一つのキャパシタに充電する。そして、画素140それぞれは少なくとも一つのキャパシタに充電された電圧に対応して第1電源ELVDDから発光素子を経由して第2電源ELVSSに流れる電流量を制御する。このために、画素140それぞれは図３のように構成される。図３に図示された画素140の詳細な構造は後述する。
【００２４】
タイミング制御部150は、外部から供給される同期信号に対応してデータ駆動制御信号DCS及び走査駆動制御信号SCSを生成する。タイミング制御部150で生成されたデータ駆動制御信号DCSはデータ駆動部120に供給され、走査駆動制御信号SCSは走査駆動部110に供給される。そして、タイミング制御部150は外部から供給されるデータをデータ駆動部120に供給する。
【００２５】
走査駆動部110は、走査駆動制御信号SCSの供給を受ける。走査駆動制御信号SCSの供給を受けた走査駆動部110は走査線S1ないしSnに走査信号を順次供給する。そして、走査駆動制御信号SCSの供給を受けた走査駆動部110は発光制御線E1ないしEnに発光制御信号を順次供給する。
【００２６】
ここで、発光制御信号は2個の走査信号と重畳されるように供給される。このために、発光制御信号の幅は走査信号の幅と同じかまたは広く設定される。
【００２７】
データ駆動部120は、タイミング制御部150からデータ駆動制御信号DCSの供給を受ける。データ駆動制御信号DCSの供給を受けたデータ駆動部120は、データ信号を生成し、生成されたデータ信号をデータ線D1ないしDmに供給する。
【００２８】
ここで、データ駆動部120は、1水平期間(1H)中、所定期間の間データ信号(第1データ信号)として電圧(以下、"電圧データ信号"と言う)を供給し、残りの期間の間データ信号(第2データ信号)として画素140から電流(以下、"電流データ信号"と言う)の供給を受ける。このために、データ駆動部120は少なくとも一つのデータ駆動回路200を具備する。データ駆動回路200の詳細な構成は後述する。
【００２９】
図３は、図２に図示された画素の一例を表わす回路図である。図３では説明の便宜のために第mデータ線Dm、第n-1走査線Sn-1、第n走査線Sn及び第n発光制御線Enと接続された画素を図示する。
【００３０】
図３を参照すれば、本発明の画素140は発光素子OLED、発光素子OLEDに電流を供給するための画素回路142を具備する。
【００３１】
発光素子OLEDは、画素回路142から供給される電流に対応して赤、緑または青の光を生成する。
【００３２】
画素回路142は、データ線Dmから供給されるデータ信号に対応して第1電源ELVDDから発光素子OLEDを経由して第2電源ELVSSに流れる電流量を制御する。このために、画素回路142は第1ないし第6トランジスターM1ないしM6と、第1キャパシタC1及び第2キャパシタC2を具備する。
【００３３】
第1トランジスターM1の第1電極は、データ線Dmに接続され、第2電極は第1ノードN1に接続される。そして、第1トランジスターM1のゲート電極は第n走査線Snに接続される。
【００３４】
このような第1トランジスターM1は、第n走査線Snに走査信号が供給される時ターンオンされてデータ線Dmと第1ノードN1を電気的に接続させる。実質的に、第1トランジスターM1がターンオンされれば、データ線Dmから供給される電圧データ信号が第1ノードN1に供給される。
【００３５】
第2トランジスターM2の第1電極は、データ線Dmに接続されて第2電極は第4トランジスターM4の第2電極に接続される。そして、第2トランジスターM2のゲート電極は第n走査線Snに接続される。
【００３６】
このような第2トランジスターM2は、第n走査線Snに走査信号が供給される時ターンオンされてデータ線Dmと第4トランジスターM4の第2電極を電気的に接続させる。実質的に、第2トランジスターM2がターンオンされれば、所定の電流がデータ駆動回路200に供給される。
【００３７】
第3トランジスターM3の第1電極は、第1電源ELVDDに接続されて第2電極は第1ノードN1に接続される。そして、第3トランジスターM3のゲート電極は第n-1走査線Sn-1に接続される。
【００３８】
このような第3トランジスターM3は、第n-1走査線Sn-1に走査信号が供給される時ターンオンされて第1電源ELVDDと第1ノードN1を電気的に接続させる。
【００３９】
第4トランジスターM4の第1電極は、第3ノードN3、すなわち、第1電源ELVDDに接続されて第2電極は第6トランジスターM6の第1電極に接続される。そして、第4トランジスターM4のゲート電極は第2ノードN2に接続される。
【００４０】
このような第4トランジスターM4は、第2ノードN2に印加される電圧、すなわち、第1キャパシタC1及び第2キャパシタC2に充電された電圧に対応する電流を第6トランジスターM6の第1電極に供給する。
【００４１】
第5トランジスターM5の第2電極は、第2ノードN2に接続されて第1電極は第4トランジスターM4の第2電極に接続される。そして、第5トランジスターM5のゲート電極は第n-1走査線Sn-1に接続される。
【００４２】
このような第5トランジスターM5は、第n-1走査線Sn-1に走査信号が供給される時ターンオンされて第4トランジスターM4をダイオード形態で接続させる。
【００４３】
第6トランジスターM6の第1電極は、第4トランジスターM4の第2電極に接続されて第2電極は発光素子OLEDのアノード電極に接続される。そして、第6トランジスターM6のゲート電極は第n発光制御線Enに接続される。
【００４４】
このような第6トランジスターM6は、第n発光制御線Enで発光制御信号が供給される時ターンオフされて発光制御信号が供給されない時ターンオンされる。
【００４５】
ここで、第n発光制御線Enに供給される発光制御信号は、第n-1走査線Sn-1及び第n走査線Snに供給される走査信号と重畳されるように供給される。したがって、第6トランジスターM6は第n-1走査線Sn-1及び第n走査線Snに走査信号が供給されて第1キャパシタC1及び第2キャパシタC2に所定の電圧が充電される時ターンオフされ、それ以外の場合にターンオンされて第4トランジスターM4と発光素子OLEDを電気的に接続させる。
【００４６】
一方、図３では説明の便宜のためにトランジスターM1ないしM6をPMOSタイプに図示したが、本発明はこれに限定されるものではない。
【００４７】
図４は、図３に図示された画素の駆動方法を表わす波形図である。図４から1水平期間1Hは、第1期間及び第2期間に分けて駆動される。第1期間の間データ線D1ないしDmには電圧データ信号VDが供給されて第2期間の間データ線D1ないしDmには電流データ信号IDが供給(シンク)される。
【００４８】
図３及び図４を結び付けて動作過程を詳しく説明すれば、まず、第n-1走査線Sn-1に走査信号が供給される。第n-1走査線Sn-1に走査信号が供給されれば、第3トランジスターM3及び第5トランジスターM5がターンオンされる。
【００４９】
第5トランジスターM5がターンオンされれば、第4トランジスターM4がダイオード形態に接続される。第4トランジスターM4がダイオード形態に接続されれば、第2ノードN2には第1電源ELVDDから第4トランジスターM4のしきい値電圧を差し引いた電圧値が印加される。ここで、第3ノードN3は第1電源ELVDDの電圧値に設定されるから第1キャパシタC1には第4トランジスターM4のしきい値電圧に対応する電圧が充電される。
【００５０】
そして、第3トランジスターM3がターンオンされれば、第1ノードN1が第1電源ELVDDと接続される。したがって、第2キャパシタC2には第4トランジスターM4のしきい値電圧に対応する電圧が充電される。
【００５１】
一方、第n-1走査線Sn-1に走査信号が供給される期間の間第1トランジスターM1及び第2トランジスターM2はターンオフ状態を維持するからデータ線Dmに供給されるデータ信号VD、IDは画素140に供給されない。
【００５２】
その後、第n走査線Snに走査信号が供給されて第1トランジスターM1及び第2トランジスターM2がターンオンされる。第1トランジスターM1がターンオンされれば、第1期間の間データ線Dmに供給される電圧データ信号VDが第1ノードN1に供給される。すると、第1ノードN1の電圧が第1電源ELVDDの電圧から電圧データ信号VDの電圧に下降する。
【００５３】
この時、第2ノードN2がフローティングされているから第1ノードN1の電圧下降量に対応して第2ノードN2の電圧値も下降する。ここで、第1キャパシタC1と第2キャパシタC2が同一容量に設定されれば、第2ノードN2は第1ノードN1の半分ほど電圧が下降する。例えば、第1ノードN1で2Vの電圧が下降した場合、第2ノードN2では1Vの電圧が下降する。
【００５４】
一方、第3ノードN3は第1電源ELVDDの電圧値を維持する。したがって、第1キャパシタC1には第2ノードN2と第3ノードN3の差に対応する所定の電圧が充電される。
【００５５】
この時、第1電源ELVDDは常に一定値を維持するから第1キャパシタC1に充電される電圧値は電圧データ信号VDによって決まる。そして、第2キャパシタC2には第1ノードN1と第2ノードN2の電圧差に対応する所定の電圧が充電される。
【００５６】
第1キャパシタC1及び第2キャパシタC2に電圧データ信号VDに対応する電圧が充電された後、第2期間の間電流データ信号IDに対応する電流が画素140からデータ線Dmを経由してデータ駆動部120に供給される。
【００５７】
実際に、電流データ信号IDに対応する電流は、第1電源ELVDD、第4トランジスターM4及び第2トランジスターM2を経由してデータ駆動部120に供給される。この時、第1キャパシタC1及び第2キャパシタC2には電流データ信号IDに対応する電圧が充電される。
【００５８】
すなわち、本発明では第1期間の間電圧データ信号VDを供給して第1キャパシタC1及び第2キャパシタC2に所定の電圧を先に充電する。そして、第2期間の間電流データ信号IDを供給して第1キャパシタC1及び第2キャパシタC2に充電された電圧を正確に所望の電圧に制御する。
【００５９】
ここで、第1期間の間データ線の負荷が充電されたから第2期間の間電流データ信号IDを利用して第1キャパシタC1及び第2キャパシタC2の充電電圧を安定的に制御することができる。したがって、本発明ではトランジスターのしきい値電圧及び電子移動度(electron mobility)の偏差と無関係に均一な映像を表示することができる。
【００６０】
図５は、図２に図示されたデータ駆動回路を詳しく表わす図である。図５では説明の便宜のためにデータ駆動回路200がj(jは2以上の自然数)個のチャンネルを持つと仮定する。
【００６１】
図５を参照すれば、データ駆動回路200はサンプリング信号を順次生成するためのシフトレジスター部210と、サンプリング信号に応答してデータを順次格納するためのサンプリングラッチ部220と、サンプリングラッチ部220のデータを一時格納すると同時に、格納されたデータを電圧デジタルアナログ変換部(以下、"VDAC部"とする)240及び電流デジタルアナログ変換部(以下、"IDAC部"とする)250に供給するためのホルディングラッチ部230と、データの階調値に対応して電圧データ信号VD(所定電圧)を生成するためのVDAC部240と、データの階調値に対応して電流データ信号ID(所定電流)を生成するためのIDAC部250と、電圧データ信号VDを緩衝して供給するためのバッファー部260と、1水平期間の中で第1期間の間データ線D1ないしDjをバッファー部260と接続させ、第2期間の間データ線D1ないしDjをIDAC部250と接続させるための選択ブロック270とを具備する。
【００６２】
シフトレジスター部210は、タイミング制御部150からソースシフトクロックSSC及びソーススタートパルスSSPの供給を受ける。
【００６３】
ソースシフトクロックSSC及びソーススタートパルスSSPの供給を受けたシフトレジスター部210は、ソースシフトクロックSSCの1周期ごとにソーススタートパルスSSPをシフトさせながら順次j個のサンプリング信号を生成する。このために、シフトレジスター部210は、j個のシフトレジスター2101ないし210jを具備する。
【００６４】
サンプリングラッチ部220は、シフトレジスター部210から順次供給されるサンプリング信号に応答してデータを順次格納する。ここで、サンプリングラッチ部220は、j個のデータを格納するためにj個のサンプリングラッチ2201ないし220jを具備する。そして、それぞれのサンプリングラッチ2201ないし220jはデータのビット数に対応する大きさを持つ。例えば、データがkビットで構成される場合サンプリングラッチ2201ないし220jそれぞれはkビットの大きさに設定される。
【００６５】
ホルディングラッチ部230は、ソース出力イネーブルSOE信号が入力される時、サンプリングラッチ部220からデータの入力を受けて格納する。そして、ホルディングラッチ部230は、ソース出力イネーブルSOE信号が入力される時、自分に格納されたデータをVDAC部240及びIDAC部250に供給する。このために、ホルディングラッチ部230は、kビットに設定されたj個のホルディングラッチ2301ないし230jを具備する。
【００６６】
VDAC部240は、データのビット値に対応して電圧データ信号VDを生成し、生成された電圧データ信号VDをバッファー部260を経由して選択ブロック270に供給する。このために、VDAC部240はj個の電圧生成部2401ないし240jを具備する。
【００６７】
一方、VDAC部240はバッファー部260を経由しないで電圧データ信号VDを選択ブロック270に直接供給することもできる。
【００６８】
IDAC部250は、データのビット値に対応して電流データ信号IDを生成し、生成された電流データ信号IDを選択ブロック270を経由して画素140から供給を受ける。
【００６９】
すなわち、IDAC部250はデータのビット値に応答して電流データ信号IDに対応する電流を画素140からシンクする(Current Sink)。このために、IDAC部250はj個の電流生成部2501ないし250jを具備する。
【００７０】
バッファー部260は、VDAC部240から供給される電圧データ信号VDを選択ブロック270に供給する。このために、バッファー部260はj個のバッファー2601ないし260jを具備する。
【００７１】
選択ブロック270は、水平期間1Hの第1期間の間バッファー部260を経由してデータ線D1ないしDjとVDAC部240を接続させ、それ以外の第2期間の間データ線D1ないしDjとIDAC部250を接続させる。すると、第1期間の間電圧データ信号VDがデータ線D1ないしDjを経由して走査信号によって選択された画素140に供給される。
【００７２】
そして、第2期間の間走査信号によって選択された画素140から電流データ信号IDに対応する電流がデータ線D1ないしDjを経由してIDAC部250に供給される。このために、選択ブロック270はj個の選択部2701ないし270jを具備する。
【００７３】
一方、本発明のデータ駆動回路200は図６のようにホルディングラッチ部230の次の端にレベルシフター部280をさらに含むことができる。
【００７４】
レベルシフター部280は、ホルディングラッチ部230から供給されるデータの電圧レベルを上昇させてVDAC部240とIDAC部250に供給する。外部システムからデータ駆動回路200に高い電圧レベルを持つデータが供給されれば、電圧レベルに対応する回路部品が設置されなければならないから製造費用が増加する。
【００７５】
したがって、データ駆動回路200の外部には低い電圧レベルを持つデータを供給し、この低い電圧レベルを持つデータをレベルシフター部280で高い電圧レベルに昇圧させる。
【００７６】
図７は、データ線と接続された画素、電流生成部、電圧生成部及び選択部を表わす図である。図７では説明の便宜のためにj番目の電圧生成部240j及びj番目の電流生成部250jを図示する。
【００７７】
図７を参照すれば、本発明の選択部270jは電圧生成部240jとデータ線Djの間に接続される第1スイッチング素子SW1と、電流生成部250jとデータ線Djの間に接続される第2スイッチング素子SW2を具備する。
【００７８】
第1スイッチング素子SW1は、図８のように第1制御ラインCL1から供給される第1選択信号によって1水平期間1H中第1期間の間ターンオンされる。すなわち、第1スイッチング素子SW1はデータ線Djに電圧データ信号VDが供給される期間の間ターンオンされる。
【００７９】
第2スイッチング素子SW2は、第2制御ラインCL2から供給される第2選択信号によって1水平期間1H中第2期間の間ターンオンされる。すなわち、第2スイッチング素子SW2は画素140からデータ線Djを経由して電流データ信号IDがシンクされる期間の間ターンオンされる。
【００８０】
電圧生成部240jは、自分に供給されるデータの階調値に対応して所定電圧、すなわち、電圧データ信号VDを出力する。電圧生成部240jから出力される電圧データ信号VDは、第1スイッチング素子SW1がターンオンされる期間の間データ線Djに供給される。
【００８１】
電流生成部250jは、電流シンク型で構成される。つまり、電流生成部250jは自分に供給されるデータの階調値に対応する所定電流、すなわち、電流データ信号IDを画素140から供給を受ける。実際に、電流生成部250jは第2スイッチング素子SW2がターンオンされる期間の間画素140及びデータ線Djを経由して電流データ信号IDの供給を受ける。
【００８２】
図４、図７及び図８を結び付けて動作過程を詳しく説明すれば、まず、第n-1走査線Sn-1で走査信号が供給される期間の間第1キャパシタC1及び第2キャパシタC2に第4トランジスターM4のしきい値電圧に対応する電圧が充電される。
【００８３】
その後、第n走査線Snで走査信号が供給されて第1トランジスターM1及び第2トランジスターM2がターンオンされる。そして、第n走査線Snで走査信号が供給される特定水平期間の第1期間の間第1スイッチング素子SW1がターンオンされる。
【００８４】
第1スイッチング素子SW1がターンオンされれば、電圧生成部240jから生成された電圧データ信号VDがバッファー260j、第1スイッチング素子SW1及び第1トランジスターM1を経由して第1ノードN1に供給される。この時、第1キャパシタC1及び第2キャパシタC2には第1電源ELVDDと電圧データ信号VDの差に対応して所定の電圧が1次充電される。
【００８５】
そして、特定水平期間の第2期間の間第2スイッチング素子SW2がターンオンされる。第2スイッチング素子SW2がターンオンされれば、第1電源ELVDD、第4トランジスターM4、第2トランジスターM2、データ線Djを経由して所定の電流データ信号IDが電流生成部250jに供給される。この時、第1キャパシタC1及び第2キャパシタC2には電流データ信号IDに対応する所定の電圧が2次充電される。
【００８６】
その後、第n-1走査線Sn-1及び第n走査線Snに走査信号が供給される期間の間ターンオフ状態を維持していた第6トランジスターM6がターンオンされる。すると、第1キャパシタC1及び第2キャパシタC2に充電された電圧に対応して第4トランジスターM4から供給される電流が第6トランジスターM6を経由して発光素子OLEDに供給され、これによって発光素子OLEDから所定輝度の光が発生する。
【００８７】
一方、本発明でスイッチング素子SWの構成は多様に設定することができる。例えば、本発明では図９のように第1スイッチング素子SW1及び第3スイッチング素子SW3がトランスミッションゲート(Transmission Gate)形態に接続されることができる。
【００８８】
ここで、NMOSタイプに形成された第1スイッチング素子SW1は第1制御ラインCL1と接続され、PMOSタイプに形成された第3スイッチング素子SW3は第3制御ラインCL3と接続される。この場合、図１０に図示されたように第1制御ラインCL1に供給される第1選択信号と第3制御ラインCL3に供給される第3選択信号は互いに反対の極性を持つ。したがって、第1及び第3スイッチング素子SW1、SW3は同一の時間にターンオン及びターンオフされる。
【００８９】
一方、第1スイッチング素子SW1及び第3スイッチング素子SW3がトランスミッションゲート形態に接続されれば、電圧-電流特性曲線がおおよそ直線形態に設定されるため、スイッチングエラーを最小化することができる。
【００９０】
上述したように、本発明の詳細な説明と図は、単なる本発明の例示的なものであり、これは単に本発明を説明するための目的で使用されたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。よって、前記説明した内容を介して当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。
【図面の簡単な説明】
【００９１】
【図１】従来の発光表示装置を表わす図である。
【図２】本発明の実施形態による発光表示装置を表わす図である。
【図３】図２に図示された画素の一例を表わす回路図である。
【図４】図３に図示された画素の駆動方法を表わす波形図である。
【図５】図２に図示されたデータ駆動回路の一例を表わすブロック図である。
【図６】図２に図示されたデータ駆動回路の他の例を表わすブロック図である。
【図７】図５及び図６に図示された電圧生成部、電流生成部、選択部及び画素の連結構造を表わす図である。
【図８】図７に図示されたスイッチング素子に供給される選択信号を表わす波形図である。
【図９】図７に図示された選択部の他の例を表わす図である。
【図１０】図９に図示されたスイッチング素子に供給される選択信号を表わす波形図である。
【符号の説明】
【００９２】
10、110  走査駆動部
20、120  データ駆動部
30、130  画素部
40、140  画素
50、150  タイミング制御部
142  画素回路
200  データ駆動回路
210  シフトレジスター部
220  サンプリングラッチ部
230  ホルディングラッチ部
240  電圧デジタルアナログ変換部
250  電流デジタルアナログ変換部
260  バッファー部
270  選択ブロック
280  レベルシフター部
【図１】
2006268000.tif 000003
【図２】
2006268000.tif 000004
【図３】
2006268000.tif 000005
【図４】
2006268000.tif 000006
【図５】
2006268000.tif 000007
【図６】
2006268000.tif 000008
【図７】
2006268000.tif 000009
【図８】
2006268000.tif 000010
【図９】
2006268000.tif 000011
【図１０】
2006268000.tif 000012