(57)【要約】【課題】入力電圧によって、設定した利得が変動することがない可変利得増幅器を提供する。【解決手段】Ｖ−Ｉ変換器Ｃ１は、入力電圧ΔＶＩＮ（＝ＶＩＮ−ＶＲＥＦ）に応じた電流を生成する。電流分配部Ｃ２，Ｃ３はＶ−Ｉ変換器Ｃ１において生成された電流をカレントミラー回路によって定数倍して複製し、設定値Ｎに応じて出力ＰＰ，ＰＮ、及び出力ＮＰ，ＮＮから分配して出力する。電流分配部Ｃ２からの出力電流ＩＰＰ，ＩＰＮ、電流分配部Ｃ３からの出力電流ＩＮＰ，ＩＮＮは、合成され出力電流ＩＯＵＴＰ，ＩＯＵＴＮとなる。出力電流ＩＯＵＴＰ，ＩＯＵＴＮは抵抗Ｒ１、Ｒ２によって電圧に変換される。【選択図】図１
2006033322.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を所望の設定値に応じた利得で増幅して出力する可変利得増幅器であって、
前記入力電圧を、前記入力電圧に応じた出力電流に変換する電圧電流変換部と、
前記電圧電流変換部の出力電流を前記所望の設定値に応じた電流に増幅して出力する電流増幅部と、
前記電流増幅部の出力電流を電圧に変換する抵抗と、
を備えることを特徴とする可変利得増幅器。
【請求項２】
前記電流増幅部は、前記電圧電流変換部の出力電流を基準電流とするカレントミラー回路を含み、前記カレントミラー回路の出力電流を前記所望の設定値に応じて分配することにより出力電流を生成することを特徴とする請求項１に記載の可変利得増幅器。
【請求項３】
前記電圧電流変換部の出力電流は、所定の第１基準電流に対して相補的な第１出力電流と、第２出力電流を含み、
前記電流増幅部は、前記第１出力電流を基準電流とする前記カレントミラー回路の出力電流を前記所望の設定値に応じて第１分配電流と、第２分配電流に分配して出力する第１電流分配部と、
前記第２出力電流を基準電流とする前記カレントミラー回路の出力電流を前記所望の設定値に応じて第３分配電流と、第４分配電流に分配して出力する第２電流分配部とを備え、
前記第１分配電流と前記第４分配電流を加え、かつ前記第２分配電流と前記第３分配電流を加えることで所定の第２基準電流に対して相補的な第１増幅電流と第２増幅電流を出力し、
前記抵抗は、前記第１増幅電流及び前記第２増幅電流をそれぞれ電圧に変換する第１抵抗と第２抵抗を含むことを特徴とする請求項２に記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得を所望の設定値に応じて変更することが可能な可変利得増幅器に関するものである。
【背景技術】
【０００２】
増幅器の利得（ゲイン）は、帰還（フィードバック）インピーダンスと入力側インピーダンスの比によって与えられる。そのため、入力側インピーダンスの大きさを変えることで利得の大きさを変更することができる。
【０００３】
従来の可変利得増幅器は、抵抗とスイッチ素子を直列に接続したものを複数個用意し、それらを並列に接続することで入力側インピーダンスを構成している。このように構成することで、入力側インピーダンスは、オン状態にあるスイッチ素子に接続された抵抗を並列接続したものの合成抵抗によって与えられる。
【０００４】
その結果、スイッチ素子のオン／オフを制御して合成抵抗の大きさを変更することにより可変利得増幅器の利得を変更することができる（例えば特許文献１（図６Ｂ））。
【０００５】
なお、本発明に関連する発明が特許文献２，３に開示されている。
【０００６】
【特許文献１】特開平９−３６６７６号公報
【特許文献２】特開２００３−４６３５２号公報
【特許文献３】特開平９−３２６６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、スイッチ素子としてＭＯＳトランジスタを選ぶと、ＭＯＳトランジスタの内部抵抗が入力インピーダンスを構成する抵抗に加わる。そして、ＭＯＳトランジスタの内部抵抗は、チャネル長変調効果等により入力電圧の大きさによって変化する。
【０００８】
その結果、利得の設定を一定にしていても入力電圧によって利得の大きさが変化してしまうという問題があった。
【０００９】
そこで本発明の目的は、入力電圧によって、設定した利得が変動することがない可変利得増幅器を提供することである。
【課題を解決するための手段】
【００１０】
請求項１に係る可変利得増幅器は、入力電圧を所望の設定値に応じた利得で増幅して出力する可変利得増幅器であって、前記入力電圧を、前記入力電圧に応じた電流に変換する電圧電流変換部と、前記電圧電流変換部の出力電流を前記所望の設定値に応じた電流に増幅して出力する電流増幅部と、前記電流増幅部の出力電流を電圧に変換する抵抗と、を備えることを特徴とする。
【発明の効果】
【００１１】
請求項１に係る可変利得増幅器は、入力電圧を入力電圧に応じた電流に変換し、その電流を所望の設定値に応じた利得で増幅している。そして、増幅した電流を電圧に変換することで、入力電圧を増幅している。そのため、入力電圧によって、設定した利得が変動することがない可変利得増幅器を得ることができる。
【発明を実施するための最良の形態】
【００１２】
＜実施の形態１＞
図１は、本実施の形態に係る可変利得増幅器の構成を示す図である。Ｖ−Ｉ変換部（電圧電流変換部）Ｃ１の正相入力端子に差動入力信号ＶＩＮが入力されている。Ｖ−Ｉ変換部Ｃ１の逆相入力端子に差動入力信号ＶＲＥＦが入力されている。Ｖ−Ｉ変換部Ｃ１の出力Ｐが電流分配部Ｃ２の入力に接続されている。またＶ−Ｉ変換部Ｃ１の出力Ｎが電流分配部Ｃ３の入力に接続されている。
【００１３】
電流分配部（第１電流分配部）Ｃ２の出力ＰＰが出力端子ＯＵＴＰ及び抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は接地されている。電流分配部Ｃ２の出力ＰＮは、電流分配部Ｃ３の出力ＮＰにさらに接続されている。
【００１４】
電流分配部（第２電流分配部）Ｃ３の出力ＮＰは、出力端子ＯＵＴＮ及び抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は接地されている。また電流分配部Ｃ３の出力ＮＮは、電流分配部Ｃ２の出力ＰＰに接続されている。
【００１５】
Ｖ−Ｉ変換部Ｃ１は、差動入力信号ＶＩＮ、ＶＲＥＦの差電圧である入力電圧ΔＶＩＮを電流に変換する。すなわち入力電圧ΔＶＩＮを、入力電圧ΔＶＩＮに応じた出力電流に変換している。そして、変換された電流に応じた出力を電流変換部Ｃ２，Ｃ３に出力する。
【００１６】
電流分配部Ｃ２，Ｃ３は、Ｖ−Ｉ変換部Ｃ１の出力を受け、電流変換部Ｃ１で生成された電流を定数倍して複製するとともに、設定に応じて二つの出力へ電流を分配する。ここで、電流分配部Ｃ２及び電流分配部Ｃ３で電流増幅部を構成している。そして電流増幅部は、Ｖ−Ｉ変換部Ｃ１の出力電流を後述する所望の設定値Ｎに応じた電流に増幅して出力している。
【００１７】
また、抵抗Ｒ１（第１抵抗）、Ｒ２（第２抵抗）は、電流増幅部からの出力電流を電圧に変換している。
【００１８】
次にＶ−Ｉ変換部Ｃ１の構成について詳細に説明する。図２は、Ｖ−Ｉ変換部Ｃ１の構成を示す回路図である。定電流源ＩＳ１の一端が電源電圧ＶＤＤに接続されている。他端は出力Ｐ及びＮＭＯＳトランジスタＭ１のドレインに接続されている。
【００１９】
ＮＭＯＳトランジスタＭ１のソースが定電流源ＩＳ２の一端に接続され、定電流源ＩＳ２の他端は接地されている。ＮＭＯＳトランジスタＭ１のゲートは正相入力端子となっており、差動入力信号ＶＩＮが入力されている。
【００２０】
ＮＭＯＳトランジスタＭ１のソースは、点Ｄにおいて抵抗ＲＳＳの一端及びＰＭＯＳトランジスタＭ２のドレインに接続されている。ＰＭＯＳトランジスタＭ２のソースは電源電圧ＶＤＤに接続され、ゲートは出力Ｐに接続されている。
【００２１】
抵抗ＲＳＳの他端は、点ＥにおいてＰＭＯＳトランジスタＭ３のドレイン及びＮＭＯＳトランジスタＭ４のソースに接続されている。ＰＭＯＳトランジスタＭ３のソースは電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ３のゲートは出力Ｎに接続されている。
【００２２】
ＰＭＯＳトランジスタＭ４のソースは定電流源ＩＳ４の一端に接続されている。定電流源ＩＳ４の他端は接地されている。ＰＭＯＳトランジスタＭ４のドレインは出力Ｎ及び定電流源ＩＳ３の一端に接続されている。定電流源ＩＳ３の他端は電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ４のゲートは逆相入力端子となっており、差動入力信号ＶＲＥＦが入力されている。
【００２３】
ここで、定電流源ＩＳ１〜ＩＳ４は、トランジスタ及び抵抗等で構成されており、その構成方法は特に問わない。ただし、定電流源ＩＳ１と定電流源ＩＳ３は同一の電流が流れるように構成されている。そして、定電流源ＩＳ２と定電流源ＩＳ４もまた同一の電流が流れるように構成されている。
【００２４】
さらにＮＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ４は、ゲート長、ゲート幅等が同一の構造で構成されている。そして、ＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３もまたゲート長、ゲート幅等が同一の構造で構成されている。
【００２５】
次に、以上のように構成されたＶ−Ｉ変換部Ｃ１の動作について説明する。まず、定電流源ＩＳ１を流れる電流は、全てＮＭＯＳトランジスタＭ１を流れる。ＮＭＯＳトランジスタＭ１を流れる電流を電流ＩＭ１とする。また、ＮＭＯＳトランジスタＭ１の閾値電圧Ｖｔｈ、β値をそれぞれＶｔＭ１、βＭ１とすると、点Ｄにおける電位ＶＤは、
VD = VIN-SQRT(2・IM1/βM1)-VtM1…(1)
で与えられる。
【００２６】
同様に、ＮＭＯＳトランジスタＭ４の閾値電圧Ｖｔｈ、β値をそれぞれＶｔＭ４、βＭ４とし、ＮＭＯＳトランジスタＭ４を流れる電流をＩＭ４とすると、点Ｅの電位ＶＥは、
VE = VREF-SQRT(2・IM4/βM4)-VtM4…(2)
で与えられる。
【００２７】
前述したようにＮＭＯＳトランジスタＭ１，Ｍ４は、ゲート長、ゲート幅が同一なので閾値電圧が等しく（ＶｔＭ１＝ＶｔＭ４）、β値も等しい（βＭ１＝βＭ４）。また定電流源ＩＳ１，ＩＳ３に流れる電流は同一であるのでＩＭ１＝ＩＭ４となる。
【００２８】
従って、式（１），（２）から、
VD-VE=VIN-VREF…(3)
となる。
【００２９】
抵抗ＲＳＳの両端に印加される電位差ＶＤ−ＶＥは式（３）からＶＩＮ−ＶＲＥＦとなる。抵抗ＲＳＳに流れる電流ＩＲＳＳは、抵抗ＲＳＳの抵抗値をＲＲＳＳとして、
IRSS = (VIN-VREF)/RRSS…(4)
で与えられる。
【００３０】
定電流源ＩＳ１〜ＩＳ４を流れる電流は常に一定であるため、電流ＩＲＳＳはＰＭＯＳトランジスタＭ２、Ｍ３を流れる電流により供給される。すなわち、差動入力信号ＶＩＮとＶＲＥＦが等しい（ＶＩＮ＝ＶＲＥＦ）ときに、ＰＭＯＳトランジスタＭ２，Ｍ３に流れる電流を電流Ｉ０とすると、ＶＩＮ−ＶＲＥＦ＝ΔＶＩＮのときにＰＭＯＳトランジスタＭ２，Ｍ３を流れる電流ＩＭ２（第１出力電流），ＩＭ３（第２出力電流）は、
IM2 = I0+(ΔVIN/RRSS)…(5)
IM3 = I0-(ΔVIN/RRSS)…(6)
で与えられる。ここで、式（５），（６）から判るように、電流ＩＭ２と電流ＩＭ３は、電流Ｉ０（第１基準電流）に対して相補的になっている。
【００３１】
以上から、Ｖ−Ｉ変換部Ｃ１は、差動入力信号ＶＩＮ，ＶＲＥＦが入力されると、入力電圧ΔＶＩＮ（＝ＶＩＮ−ＶＲＥＲ）に応じて電流ＩＭ２，ＩＭ３を生成する。すなわち、入力電圧ΔＶＩＮを電流ＩＭ２，ＩＭ３に変換するように動作する。
【００３２】
次に電流分配部Ｃ２の構成について説明する。図３は電流分配部Ｃ２の構成を示す回路図である。ＰＭＯＳトランジスタＭ５のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ５のドレインはスイッチＳ１及びスイッチＳ１Ｂの一端に接続されている。スイッチＳ１の他端は出力ＰＮに接続されている。スイッチＳ１Ｂの他端は出力ＰＰに接続されている。
【００３３】
ＰＭＯＳトランジスタＭ６のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ６のドレインはスイッチＳ２及びスイッチＳ２Ｂの一端に接続されている。スイッチＳ２の他端は出力ＰＮに接続されている。スイッチＳ２Ｂの他端は出力ＰＰに接続されている。
【００３４】
ＰＭＯＳトランジスタＭ７のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ７のドレインはスイッチＳ３及びスイッチＳ３Ｂの一端に接続されている。スイッチＳ３の他端は出力ＰＮに接続されている。スイッチＳ３Ｂの他端は出力ＰＰに接続されている。ＰＭＯＳトランジスタＭ８のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ８のドレインは出力ＰＰに接続されている。そして、ＰＭＯＳトランジスタＭ５〜Ｍ８のゲートはＶ−Ｉ変換部Ｃ１の出力Ｐに接続されている。
【００３５】
スイッチＳ１〜Ｓ３及びスイッチＳ１Ｂ〜Ｓ３Ｂはトランジスタで構成されるスイッチであり、スイッチＳ１とＳ１Ｂ、スイッチＳ２とＳ２Ｂ、スイッチＳ３とＳ３ＢはＯＮ／ＯＦＦが相反するように動作する。例えば、スイッチＳ１がＯＮのときはスイッチＳ１ＢはＯＦＦとなり、スイッチＳ１がＯＦＦのときはスイッチＳ１ＢがＯＮとなるように動作する。また、これらのスイッチのＯＮ／ＯＦＦは図示しない制御装置によって制御されている。
【００３６】
次に電流分配部Ｃ２の動作について説明する。ＰＭＯＳトランジスタＭ５〜Ｍ８のゲートは、Ｖ−Ｉ変換部Ｃ１のＰＭＯＳトランジスタＭ２のゲートに接続されており、印加されるゲート電圧はＰＭＯＳトランジスタＭ２のゲート電圧と同一である。また、ＰＭＯＳトランジスタＭ５〜Ｍ８のソースは、ＰＭＯＳトランジスタＭ２と同様に電源電圧ＶＤＤに接続されている。すなわち、ＰＭＯＳトランジスタＭ５〜Ｍ８は、印加されるゲート電圧、ソース電圧、ゲート長がＶ−Ｉ変換部Ｃ１のＰＭＯＳトランジスタＭ２（図２）と同一である。
【００３７】
さらに、ＰＭＯＳトランジスタＭ５〜Ｍ８のゲート幅をそれぞれＷＭ５，ＷＭ６，ＷＭ７，ＷＭ８とすると、ＰＭＯＳトランジスタＭ２のゲート幅ＷＭ２のα倍，２α倍，４α倍，７α倍に構成されている。
【００３８】
以上から、電流分配部Ｃ２を構成するＰＭＯＳトランジスタＭ５〜Ｍ８は、Ｖ−Ｉ変換部Ｃ１のＰＭＯＳトランジスタＭ２とカレントミラー回路をそれぞれ構成している。
【００３９】
そのため、例えばＰＭＯＳトランジスタＭ５を流れる電流は、ゲート幅ＷＭ５がＰＭＯＳトランジスタＭ２のゲート幅ＷＭ２のα倍であることを考慮すると、αＩＭ２で与えられる。同様に、ＰＭＯＳトランジスタＭ６，Ｍ７，Ｍ８を流れる電流は、２αＩＭ２，４αＩＭ２，７αＩＭ２でそれぞれ与えられる。
【００４０】
その結果、出力ＰＰを流れる電流ＩＰＰ（第１分配電流）、出力ＰＮを流れる電流ＩＰＮ（第２分配電流）は、スイッチのＯＮ／ＯＦＦの組み合わせにより、
IPP=(7+N)×αIM2…(7)
IPN=(7-N)×αIM2…(8)
で与えられる。ここで、設定値ＮはスイッチのＯＮ／ＯＦＦの組み合わせで決まる０〜７の整数である。例えば、スイッチＳ１ＢがＯＮでスイッチＳ２Ｂ，Ｓ３ＢがＯＦＦの場合はＮ＝１、スイッチＳ２ＢがＯＮでスイッチＳ１Ｂ，Ｓ３ＢがＯＦＦの場合はＮ＝２を与える。またスイッチＳ１Ｂ〜Ｓ３ＢがＯＦＦの場合はＮ＝０となる。図３の例では、スイッチＳ１Ｂ〜Ｓ１Ｂが全てＯＮになっていることからＮ＝７の状態に対応している。
【００４１】
以上説明したように、電流分配部Ｃ２のＰＭＯＳトランジスタＭ５〜Ｍ８は、Ｖ−Ｉ変換部Ｃ１のＰＭＯＳトランジスタＭ２とカレントミラー回路を構成している。そのためＰＭＯＳトランジスタＭ５〜Ｍ８には、Ｖ−Ｉ変換部Ｃ１で生成された電流ＩＭ２をゲート幅に応じて定数倍した電流が流れる。
【００４２】
そして、これらの電流をスイッチのＯＮ／ＯＦＦの組み合わせによって電流ＩＰＰ，ＩＰＮに分配して出力するように動作する。すなわち、電流分配部Ｃ２は、Ｖ−Ｉ変換部Ｃ１の電流ＩＭ２を基準電流とするカレントミラー回路を含み、カレントミラー回路の出力電流を設定値Ｎに応じて分配して電流ＩＰＰ，ＩＰＮを出力している。
【００４３】
次に電流分配部Ｃ３の構成について説明する。図３は電流分配部Ｃ３の構成を示す回路図である。ＰＭＯＳトランジスタＭ９のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ９のドレインはスイッチＳ４及びスイッチＳ４Ｂの一端に接続されている。スイッチＳ４の他端は出力ＮＮに接続されている。スイッチＳ４Ｂの他端は出力ＮＰに接続されている。
【００４４】
ＰＭＯＳトランジスタＭ１０のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ１０のドレインはスイッチＳ５及びスイッチＳ５Ｂの一端に接続されている。スイッチＳ５の他端は出力ＮＮに接続されている。スイッチＳ５Ｂの他端は出力ＮＰに接続されている。
【００４５】
ＰＭＯＳトランジスタＭ１１のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ１１のドレインはスイッチＳ６及びスイッチＳ６Ｂの一端に接続されている。スイッチＳ６の他端は出力ＮＮに接続されている。スイッチＳ６Ｂの他端は出力ＮＰに接続されている。
【００４６】
ＰＭＯＳトランジスタＭ１２のソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳトランジスタＭ１２のドレインは出力ＮＰに接続されている。そして、ＰＭＯＳトランジスタＭ９〜Ｍ１２のゲートはＶ−Ｉ変換部Ｃ１の出力Ｎに接続されている。
【００４７】
電流分配部Ｃ３は、電流電圧変換部Ｃ１で生成された電流ＩＭ３を複製し、スイッチのＯＮ／ＯＦＦの組み合わせによって決まる電流ＩＮＰ，ＩＮＮに分配して出力するように動作する。
【００４８】
すなわち、電流分配部３は、Ｖ−Ｉ変換部Ｃ１の電流ＩＭ３を基準電流とするカレントミラー回路を含み、カレントミラー回路の出力電流を設定値Ｎに応じて分配して電流ＩＮＰ，ＩＮＮを出力している。
【００４９】
電流ＩＮＰ（第３分配電流）、電流ＩＮＮ（第４分配電流）は、
INP=(7+N)×αIM3…(9)
INN=(7-N)×αIM3…(10)
で与えられる。
【００５０】
なお、電流分配部Ｃ３の動作は、電流分配部Ｃ２と同様なので詳細な説明は省略する。
【００５１】
以上のように構成された可変利得増幅器の動作について説明する。Ｖ−Ｉ変換部Ｃ１に差動入力信号ＶＩＮ及びＶＲＥＦが入力されるとＶ−Ｉ変換部Ｃ１は、入力電圧ΔＶＩＮ＝ＶＩＮ−ＶＲＥＦに応じて電流ＩＭ２，ＩＭ３を生成する（式（５），（６）参照）。そして電流ＩＭ２に応じた出力Ｐを電流分配部Ｃ２に出力する。また電流ＩＭ３に応じた出力Ｎを電流分配部Ｃ３に出力する。
【００５２】
Ｖ−Ｉ変換部Ｃ１で電流ＩＭ２が生成されると、電流分配部Ｃ２は出力Ｐを受け、スイッチ素子の状態に応じた電流ＩＰＰ，ＩＰＮ（式（７），（８））を出力する。同様に、Ｖ−Ｉ変換部Ｃ１で電流ＩＭ３が生成されると、電流分配部Ｃ３は出力Ｎを受け、スイッチ素子の状態に応じた電流ＩＮＰ，ＩＮＮ（式（９），（１０））を出力する。
【００５３】
出力ＰＰと出力ＮＮは合流して出力端子ＯＵＴＰに接続され、出力ＰＮと出力ＮＰは合流して出力端子ＯＵＴＮに接続されている。従って、出力端子ＯＵＴＰ、ＯＵＴＮ方向に流れる電流をＩＯＵＴＰ（第１増幅電流），ＩＯＵＴＮ（第２増幅電流）とすると、
IOUTP=IPP+INN …(11)
IOUTN=IPN+INP …(12)
で与えられ、式（５）〜（１０）により、
IOUTP=14αI0+(2αN/RRSS)ΔVIN…(13)
IOUTN=14αI0-(2αN/RRSS)ΔVIN…(14)
となる。
【００５４】
ここで、式（１３），（１４）に示すように、電流ＩＯＵＴＰ、及び電流ＩＯＵＴＮは、設定値Ｎに依存しない部分である第２基準電流（１４α・Ｉ０）に対して相補的な関係になっている。
【００５５】
抵抗Ｒ１、Ｒ２の抵抗値をＲ０とすると、出力端子ＯＵＴＰ，ＯＵＴＮの出力電圧ＶＯＵＴＰ，ＶＯＵＴＮは、
VOUTP=14αI0・R0+(2αN・R0/RRSS)ΔVIN…(15)
VOUTN=14αI0・R0-(2αN・R0/RRSS)ΔVIN…(16)
となる。
【００５６】
ここで、電流ＩＰＰ，ＩＰＮ，ＩＮＰ，ＩＮＮのうち、電流Ｉ０を含む部分が設定値Ｎに依存しないように電流ＩＰＰと電流ＩＰＮ、電流ＩＮＰと電流ＩＮＮを合流して電流ＩＯＵＴＰ，ＩＯＵＴＮを構成している。その結果、出力電圧ＶＯＵＴＰ，ＶＯＵＴＮは設定値Ｎによらない共通の部分（１４αＲ０・Ｉ０）を含んでおり、この部分を基準電位とすることができる。
【００５７】
以上のように構成されているので、本実施の形態に係る可変利得増幅器は、利得（αＮＲ０／ＲＲＳＳ）で入力電圧ΔＶＩＮを増幅して出力している。この利得（２αＮ・Ｒ０／ＲＲＳＳ）は、カレントミラー比α（＝ＷＭ５／ＷＭ２）、スイッチの設定値Ｎ、線形抵抗の抵抗値Ｒ０、ＲＲＳＳによって決まるため、入力電圧ΔＶＩＮに依存しない。
【００５８】
従って、入力電圧ΔＶＩＮによって利得が変動しない可変利得増幅器を得ることができる。
【００５９】
また、電流ＩＰＰと電流ＩＰＮ、電流ＩＮＰと電流ＩＮＮを合流することで、設定値Ｎによらない出力コモン電位（出力の中心値：１４αＲ０・Ｉ０の部分）を設定することができ、この出力コモン電位を中心として正負方向に（２αＮ・Ｒ０／ＲＲＳＳ）ΔＶＩＮの出力を得ることができる。
【図面の簡単な説明】
【００６０】
【図１】実施の形態１に係る可変利得増幅器の構成を示す回路図である。
【図２】実施の形態１に係るＶ−Ｉ変換部の構成を示す回路図である。
【図３】実施の形態１に係る電流分配部の構成を示す回路図である。
【図４】実施の形態１に係る電流分配部の構成を示す回路図である。
【符号の説明】
【００６１】
Ｃ１  Ｖ−Ｉ変換器、Ｃ２，Ｃ３  電流分配部。
【図１】
2006033322.tif 000003
【図２】
2006033322.tif 000004
【図３】
2006033322.tif 000005
【図４】
2006033322.tif 000006