(57)【要約】【課題】設定された振幅レベルの温度変化に対する安定化を図る。【解決手段】入力信号に応じた出力信号の振幅レベルを設定する振幅設定回路において、第１ダイオード接続トランジスタ（Ｑ５）に流れる電流と第１駆動トランジスタ（Ｑ１）に流れる電流を所定関係に設定して、第１駆動トランジスタ（Ｑ１）と第１導電型トランジスタ（Ｍ１）との第１接続部の電位の温度変化分を除去するとともに、第２ダイオード接続トランジスタ（Ｑ６）に流れる電流と第２駆動トランジスタ（Ｑ４）に流れる電流を所定関係に設定して、第２導電型トランジスタ（Ｍ２）と第２駆動トランジスタ（Ｑ４）との第２接続部の電位の温度変化分を除去する。【選択図】  図１
2006229501.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じた出力信号の振幅レベルを設定する振幅設定回路において、
ソース電源ラインとシンク電源ラインとの間に互いに相補的に導通する第１導電型トランジスタ（Ｍ１）と第２導電型トランジスタ（Ｍ２）が直列接続されて構成され、前記入力信号の論理レベルを反転させた前記出力信号を出力するインバータ部と、
前記ソース電源ラインと前記第１導電型トランジスタ（Ｍ１）との間に設けられ、前記第１導電型トランジスタ（Ｍ１）を駆動させる第１駆動トランジスタ（Ｑ１）と、
前記第２導電型トランジスタ（Ｍ２）と前記シンク電源ラインとの間に設けられ、前記第２導電型トランジスタ（Ｍ２）を駆動させる第２駆動トランジスタ（Ｑ４）と、
前記ソース電源ラインと前記シンク電源ラインとの間に設けられ、設定すべき前記出力信号の振幅レベルに応じた順方向電圧を前記第１駆動トランジスタ（Ｑ１）の制御電極に印加させる第１ダイオード接続トランジスタ（Ｑ５）と、
前記ソース電源ラインと前記シンク電源ラインとの間に設けられ、設定すべき前記出力信号の振幅レベルに応じた順方向電圧を前記第２駆動トランジスタ（Ｑ４）の制御電極に印加させる第２ダイオード接続トランジスタ（Ｑ６）と、
を有し、
前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流と前記第１駆動トランジスタ（Ｑ１）に流れる電流を所定関係に設定して前記第１駆動トランジスタ（Ｑ１）と前記第１導電型トランジスタ（Ｍ１）との第１接続部の電位の温度変化分を除去するとともに、前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流と前記第２駆動トランジスタ（Ｑ４）に流れる電流を所定関係に設定して前記第２導電型トランジスタ（Ｍ２）と前記第２駆動トランジスタ（Ｑ４）との第２接続部の電位の温度変化分を除去すること、を特徴とする振幅設定回路。
【請求項２】
入力信号に応じた出力信号の振幅レベルを設定する振幅設定回路において、
ソース電源ラインとシンク電源ラインとの間に互いに相補的に導通する第１導電型トランジスタ（Ｍ１）と第２導電型トランジスタ（Ｍ２）が直列接続されて構成され、前記入力信号の論理レベルを反転させた前記出力信号を出力するインバータ部と、
前記ソース電源ラインと前記第１導電型トランジスタ（Ｍ１）との間に設けられ、前記第１導電型トランジスタ（Ｍ１）を駆動させる第１駆動トランジスタ（Ｑ１）と、
前記第２導電型トランジスタ（Ｍ２）と前記シンク電源ラインとの間に設けられ、前記第２導電型トランジスタ（Ｍ２）を駆動させる第２駆動トランジスタ（Ｑ４）と、
前記ソース電源ラインと前記シンク電源ラインとの間に、第１抵抗素子（Ｒ１）、第１ダイオード接続トランジスタ（Ｑ５）、第２抵抗素子（Ｒ３）、第３抵抗素子（Ｒ４）、第２ダイオード接続トランジスタ（Ｑ６）、第４抵抗素子（Ｒ６）が直列接続されて構成され、前記第１ダイオード接続トランジスタ（Ｑ５）の制御電極の電位を前記第１駆動トランジスタ（Ｑ１）の制御電極に印加させるとともに、前記第２ダイオード接続トランジスタ（Ｑ６）の制御電極の電位を前記第２駆動トランジスタ（Ｑ４）の制御電極に印加させる分圧回路と、
前記第１駆動トランジスタ（Ｑ１）と前記第１導電型トランジスタ（Ｍ１）との第１接続部と、前記シンク電源ラインとの間に設けられ、前記第１駆動トランジスタ（Ｑ１）に流れる電流を調整するための第５抵抗素子（Ｒ５）と、
前記ソース電源ラインと、前記第２導電型トランジスタ（Ｍ２）と前記第２駆動トランジスタ（Ｑ４）との第２接続部との間に設けられ、前記第２駆動トランジスタ（Ｑ４）に流れる電流を調整するための第６抵抗素子（Ｒ２）と、を有し、
前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流と前記第１駆動トランジスタ（Ｑ１）に流れる電流を所定関係に設定して前記第１接続部の電位の温度変化分を除去するとともに、前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流と前記第２駆動トランジスタ（Ｑ４）に流れる電流を所定関係に設定して前記第２接続部の電位の温度変化分を除去すること、を特徴とする振幅設定回路。
【請求項３】
前記第１抵抗素子（Ｒ１）と前記第２抵抗素子（Ｒ３）との間に前記第１ダイオード接続トランジスタ（Ｑ５）を二つ直列接続するとともに、前記第３抵抗素子（Ｒ４）及び前記第４抵抗素子（Ｒ６）との間に前記第２ダイオード接続トランジスタ（Ｑ６）を二つ直列接続し、
前記二つの第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）を前記第１駆動トランジスタ（Ｑ１）と同一型とするとともに、前記二つの第２ダイオード接続トランジスタ（Ｑ６、Ｑ３）を前記第２駆動トランジスタ（Ｑ４）と同一型とし、
前記二つの第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位を、前記ソース電源ラインと前記シンク電源ラインの電位差の４分の３とするとともに、前記二つの第２ダイオード接続トランジスタ（Ｑ６、Ｑ３）の接続部の電位を、前記ソース電源ラインと前記シンク電源ラインの電位差の４分の１とし、
前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流と前記第１駆動トランジスタ（Ｑ１）に流れる電流を等しく設定して前記第１接続部の電位の温度変化分を除去するとともに、前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流と前記第２駆動トランジスタ（Ｑ４）に流れる電流を等しく設定して前記第２接続部の電位の温度変化分を除去すること、を特徴とする請求項２に記載の振幅設定回路。
【請求項４】
前記二つの第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位を前記４分の３よりずらして設定するとともに、前記二つの第２ダイオード接続トランジスタ（Ｑ６、Ｑ３）の接続部の電位を前記４分の１よりずらして設定し、
前記４分の３からずらして設定したことで生じる前記第１接続部の電位の温度変化分を、前記第１駆動トランジスタ（Ｑ１）に流れる電流を前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流より小さく設定することで除去するとともに、
前記４分の１よりずらして設定したことで生じる前記第２接続部の電位の温度変化分を、前記第２駆動トランジスタ（Ｑ４）に流れる電流を前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流をより小さく設定することで除去すること、を特徴とする請求項３に記載の振幅設定回路。
【請求項５】
前記第１駆動トランジスタ（Ｑ１）を複数並列接続することで、前記第１駆動トランジスタ（Ｑ１）に流れる電流を前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流より小さく設定し、
前記第２駆動トランジスタ（Ｑ４）を複数並列接続することで、前記第２駆動トランジスタ（Ｑ４）に流れる電流を前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流より小さく設定すること、を特徴とする請求項４に記載の振幅設定回路。
【請求項６】
前記第１駆動トランジスタ（Ｑ１）の電極面積を大きくすることで、前記第１駆動トランジスタ（Ｑ１）に流れる電流を前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流より小さく設定し、
前記第２駆動トランジスタ（Ｑ４）の電極面積を大きくすることで、前記第２駆動トランジスタ（Ｑ４）に流れる電流を前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流より小さく設定すること、を特徴とする請求項４に記載の振幅設定回路。
【請求項７】
前記第１ダイオード接続トランジスタ（Ｑ５）を前記第１駆動トランジスタ（Ｑ１）と同一型とするとともに、前記第２ダイオード接続トランジスタ（Ｑ６）を前記第２駆動トランジスタ（Ｑ４）と同一型とし、
前記第１ダイオード接続トランジスタ（Ｑ５）と前記第２抵抗素子（Ｒ５）の接続部の電位を、前記ソース電源ラインと前記シンク電源ラインの電位差の２分の１よりずらして設定するとともに、前記第３抵抗素子（Ｒ６）と第２ダイオード接続トランジスタ（Ｑ６）の接続部の電位を、前記ソース電源ラインと前記シンク電源ラインの電位差の２分の１よりずらして設定し、
前記２分の１よりずらして設定したことで生じる前記第１接続部の電位の温度変化分を、前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流を前記第１駆動トランジスタ（Ｑ１）に流れる電流より小さく設定することで除去するとともに、
前記２分の１よりずらして設定したことで生じる前記第２接続部の電位の温度変化分を、前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流を前記第２駆動トランジスタ（Ｑ４）に流れる電流より小さく設定することで除去すること、を特徴とする請求項２に記載の振幅設定回路。
【請求項８】
前記第１ダイオード接続トランジスタ（Ｑ５）を複数並列接続することで、前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流を前記第１駆動トランジスタ（Ｑ１）に流れる電流より小さく設定し、
前記第２ダイオード接続トランジスタ（Ｑ６）を複数並列接続することで、前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流を前記第２駆動トランジスタ（Ｑ４）に流れる電流より小さく設定すること、を特徴とする請求項７に記載の振幅設定回路。
【請求項９】
前記第１ダイオード接続トランジスタ（Ｑ５）の電極面積を大きくすることで、前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流を前記第１駆動トランジスタ（Ｑ１）に流れる電流より小さく設定し、
前記第２ダイオード接続トランジスタ（Ｑ６）の電極面積を大きくすることで、前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流を前記第２駆動トランジスタ（Ｑ４）に流れる電流より小さく設定すること、を特徴とする請求項７に記載の振幅設定回路。
【請求項１０】
前記第２及び前記第３抵抗素子（Ｒ３、Ｒ４）の接続部に、前記インバータ部の後段に接続させる所定の増幅回路の動作電圧と同一レベルの基準電圧を印加させたこと、を特徴とする請求項２に記載の振幅設定回路。
【請求項１１】
前記第１及び前記第２ダイオード接続トランジスタ（Ｑ５、Ｑ６）並びに前記第１及び前記第２駆動トランジスタ（Ｑ１、Ｑ４）をバイポーラトランジスタとしたこと、を特徴とする請求項２に記載の振幅設定回路。
【請求項１２】
前記第６抵抗素子（Ｒ２）及び前記第２駆動トランジスタ（Ｑ４）の接続部に対して、一方の電極が前記シンク電源ラインと接続された第１容量素子（Ｃ１）の他方の電極を接続し、前記第１駆動トランジスタ（Ｑ１）及び前記第５抵抗素子（Ｒ５）の接続部に対して、一方の電極が前記シンク電源ラインと接続された第２容量素子（Ｃ２）の他方の電極を接続したこと、を特徴とする請求項２に記載の振幅設定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅設定回路に関する。
【背景技術】
【０００２】
オフィスのＬＡＮや自動車の車載ネットワーク等の通信ネットワークにおいて、様々な規格の信号によって機器間のデジタル信号の伝送が行われている。すなわち、通信ネットワークは、コンピュータ及びその周辺機器相互をつなぐ形態だけではなく、コンピュータ以外の各種デジタル機器の接続にも用いられつつある。車載ネットワークは、その一例であり、例えば、この車載ネットワークの１つの規格として、ＭＯＳＴ（Media Oriented Systems Transport）システムが提案されている。ＭＯＳＴシステムでは、リング形状の車載ネットワークが構成され、これに、カーナビゲーションシステム、ＣＤ／ＤＶＤプレイヤー、スピーカー、ディスプレイ、電話機等の各種機器が接続される。例えば、ＣＤプレイヤーが再生したデジタル信号を車載ネットワークを介してスピーカーへと伝送する。そして、スピーカーにおいてデジタル信号を音声に変換して出力する形態で利用される。
【０００３】
なお、通信ネットワーク内でのデジタル信号の伝送方式としては、デジタル信号をそのまま伝送するベースバンド方式や、デジタル信号で搬送波を変調して得られるアナログ信号を伝送するブロードバンド方式がある。ここで、ブロードバンド方式の一つとして振幅偏移変調（Amplitude Shift Keying）方式について詳述する。
【０００４】
図１９は、従来のＡＳＫ変調回路の構成を示す図である。なお、図１９に示す従来のＡＳＫ変調回路は、シリアルのデジタルデータである送信データＤが入力され、送信データＤのビット値の時間的な変化に応じて振幅が変化するＡＳＫ変調信号Ｓを生成して、ネットワークへと出力するものである。
【０００５】
以下、図２０に示す従来のＡＳＫ変調回路の主要信号の波形図を適宜参照しつつ、図１９に示すＡＳＫ変調回路の構成を説明する。  
基準クロック生成回路１０は、送信データＤのビットレートに同期した周波数のクロック信号ＣＬを生成する。すなわち、送信データＤのビットレートを“ｒ（ｂｐｓ）”とすると、クロック信号ＣＬの周波数は“ｎ（自然数）×ｒ（Ｈｚ）”である。  
アンプ１２、１４は、矩形波状のクロック信号ＣＬが夫々入力され、その振幅レベルを所定利得に従って設定するものである。例えば、アンプ１２、１４は、夫々接地電位（０レベル）を基準としてピーク側とボトム側へと振幅する矩形波状のクロック信号ＣＬ１、ＣＬ２を生成する（図２０（ａ）、（ｂ）参照）。なお、クロック信号ＣＬ１、ＣＬ２は、互いに振幅レベルが異なるように設定されてある。  
切替制御回路２０は、送信データＤのビット値をクロック信号ＣＬに同期してラッチし、そのラッチしたビット値に基づいて、スイッチ回路１６、１８のオン／オフを制御するための制御信号ＳＷを生成する（図２０（ｃ）参照）。  
スイッチ回路１６、１８は、切替制御回路２０から供給される制御信号ＳＷに基づいて、夫々を相補的にオン／オフするものである。例えば、制御信号ＳＷがＨレベルとのとき、スイッチ回路１６はオフ且つスイッチ回路１８はオンとなり、制御信号ＳＷがＬレベルのとき、スイッチ回路１６はオン且つスイッチ回路１８はオフとなる。なお、スイッチ回路１６、１８の各出力を合成した信号Ｍ（図２０（ｄ）参照）がＬＰＦ２２へと入力される。  
ＬＰＦ２２は、スイッチ回路１６、１８の各出力を合成した信号に含まれる高周波成分を除去し、滑らかな正弦波状のＡＳＫ変調信号Ｓを生成するものである（図２０（ｅ）参照）。
【０００６】
なお、このような従来のＡＳＫ変調回路としては、例えば、以下に示す特許文献１に開示される。
【特許文献１】特開２００１−１１９４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、図８に示したアンプ１２、１４といった固定利得型アンプや、電子ボリウムやアッテネータ等といった可変利得型アンプは、入力信号に応じた出力信号の振幅レベルを設定する振幅設定回路である。これらの従来の振幅設定回路は、アンプ内部の回路素子が温度特性を有しており、夫々の利得が温度変化によって変化する問題がある。この結果、振幅レベルが設定された出力信号は、温度変化に伴ってバラツキが生じることとなる。
【課題を解決するための手段】
【０００８】
前述した課題を解決する主たる本発明は、入力信号に応じた出力信号の振幅レベルを設定する振幅設定回路において、ソース電源ラインとシンク電源ラインとの間に互いに相補的に導通する第１導電型トランジスタ（Ｍ１）と第２導電型トランジスタ（Ｍ２）が直列接続されて構成され、前記入力信号の論理レベルを反転させた前記出力信号を出力するインバータ部と、前記ソース電源ラインと前記第１導電型トランジスタ（Ｍ１）との間に設けられ、前記第１導電型トランジスタ（Ｍ１）を駆動させる第１駆動トランジスタ（Ｑ１）と、前記第２導電型トランジスタ（Ｍ２）と前記シンク電源ラインとの間に設けられ、前記第２導電型トランジスタ（Ｍ２）を駆動させる第２駆動トランジスタ（Ｑ４）と、前記ソース電源ラインと前記シンク電源ラインとの間に、第１抵抗素子（Ｒ１）、第１ダイオード接続トランジスタ（Ｑ５）、第２抵抗素子（Ｒ３）、第３抵抗素子（Ｒ４）、第２ダイオード接続トランジスタ（Ｑ６）、第４抵抗素子（Ｒ６）が直列接続されて構成され、前記第１ダイオード接続トランジスタ（Ｑ５）の制御電極の電位を前記第１駆動トランジスタ（Ｑ１）の制御電極に印加させるとともに、前記第２ダイオード接続トランジスタ（Ｑ６）の制御電極の電位を前記第２駆動トランジスタ（Ｑ４）の制御電極に印加させる分圧回路と、前記第１駆動トランジスタ（Ｑ１）と前記第１導電型トランジスタ（Ｍ１）との第１接続部と、前記シンク電源ラインとの間に設けられ、前記第１駆動トランジスタ（Ｑ１）に流れる電流を調整するための第５抵抗素子（Ｒ５）と、前記ソース電源ラインと、前記第２導電型トランジスタ（Ｍ２）と前記第２駆動トランジスタ（Ｑ４）との第２接続部との間に設けられ、前記第２駆動トランジスタ（Ｑ４）に流れる電流を調整するための第６抵抗素子（Ｒ２）と、を有し、前記第１ダイオード接続トランジスタ（Ｑ５）に流れる電流と前記第１駆動トランジスタ（Ｑ１）に流れる電流を所定関係に設定して前記第１接続部の電位の温度変化分を除去するとともに、前記第２ダイオード接続トランジスタ（Ｑ６）に流れる電流と前記第２駆動トランジスタ（Ｑ４）に流れる電流を所定関係に設定して前記第２接続部の電位の温度変化分を除去すること、とする。
【発明の効果】
【０００９】
本発明によれば、設定された振幅レベルの温度変化に対する安定化を図った振幅設定回路を提供することができる。
【発明を実施するための最良の形態】
【００１０】
＜振幅設定回路の基本的な構成＞
図１は、本発明の振幅設定回路１００の基本的な構成を示す図である。なお、振幅設定回路１００は、矩形波状の入力信号ＶＩＮ１を論理反転させた出力信号ＶＯＵＴ１の振幅レベルを設定するものである。振幅設定回路１００は、例えば、ＡＳＫ変調回路におけるクロック信号の振幅レベル（ピークレベル／ボトムレベル）を設定する回路（例えば、図２０に示すアンプ１２、１４）として利用される。
【００１１】
インバータ部１１０は、ソース電源ライン（Ｖｃｃ電位）とシンク電源ライン（ＧＮＤ電位）との間に、ソース電源ライン側の第１導電型トランジスタＭ１及びシンク電源ライン側の第２導電型トランジスタＭ２により構成される。なお、第１導電型トランジスタＭ１と第２導電型トランジスタＭ２は、互いの制御電極が共通接続され、その共通接続部には、振幅レベルＶ１を有した矩形波状の入力電圧信号ＶＩＮ１が印加される。そして、第１導電型トランジスタＭ１と第２導電型トランジスタＭ２は、入力電圧信号ＶＩＮ１の論理レベルの切り替わりに基づいて相補的に導通する。なお、本実施形態において、第１導電型トランジスタＭ１はＰ型ＭＯＳトランジスタとし、第２導電型トランジスタＭ２はＮ型ＭＯＳトランジスタとする。
【００１２】
第１駆動トランジスタＱ１は、ソース電源ラインと第１導電型トランジスタＭ１との間に設けられ、第１導電型トランジスタＱ１を駆動させるものである。なお、本実施形態において、第１駆動トランジスタＱ１は、ＮＰＮ型バイポーラトランジスタとし、エミッタフォロワ回路を構成する。
【００１３】
第２駆動トランジスタＱ４は、第２導電型トランジスタＭ２とシンク電源ラインとの間に設けられ、第２導電型トランジスタＭ２を駆動させるものである。なお、本実施形態において、第２駆動トランジスタＱ４は、ＰＮＰ型バイポーラトランジスタとし、エミッタフォロワ回路を構成する。
【００１４】
分圧回路１２０は、ソース電源ラインとシンク電源ラインとの間に、第１抵抗素子Ｒ１、第１ダイオード接続トランジスタＱ５、第２抵抗素子Ｒ３、第３抵抗素子Ｒ４、直列接続させた二つの第２ダイオード接続トランジスタ（Ｑ３、Ｑ６）、第４抵抗素子Ｒ６、が直列接続されて構成される。分圧回路１２０では、ソース電源ラインとシンク電源ラインとの電位差と、第１乃至第４抵抗素子（Ｒ１、Ｒ３、Ｒ４、Ｒ６）の抵抗値及び第１及び第２ダイオード接続トランジスタ（Ｑ５、Ｑ６）の順方向電圧に応じて、ソース電源ラインからシンク電源ラインに向けて電流（以下、基準側電流Ｉｒと称する。）が流れる。
【００１５】
また、分圧回路１２０は、第１ダイオード接続トランジスタＱ５の制御電極の電位を第１駆動トランジスタＱ１の制御電極に印加させるとともに、第２ダイオード接続トランジスタＱ６の制御電極の電位を第２駆動トランジスタＱ４の制御電極に印加させる。すなわち、第１ダイオード接続トランジスタＱ５及び第１駆動トランジスタＱ１はカレントミラー回路を構成し、第２ダイオード接続トランジスタＱ６及び第２駆動トランジスタＱ４はカレントミラー回路を構成する。なお、第１ダイオード接続トランジスタＱ５の制御電極の電位は、設定すべき出力信号ＶＯＵＴ１のピークレベルに応じた第１ダイオード接続トランジスタＱ５の順方向電圧に該当し、同様に、第２ダイオード接続トランジスタＱ６の制御電極の電位は、設定すべき出力信号ＶＯＵＴ１のボトムレベルに応じた第２ダイオード接続トランジスタＱ６の順方向電圧に該当する。
【００１６】
さらに、分圧回路１２０は、第２及び前記第３抵抗素子（Ｒ３、Ｒ４）の接続部に、基準電圧印加部１２１を設ける。基準電圧印加部１２１に印加させる基準電圧は、インバータ部１１０の後段に接続され且つ出力信号ＶＯＵＴ１が供給される後段増幅回路５０の動作電圧と同一レベルとする。ここで、後段増幅回路５０の動作電圧は、ソース電源ラインとシンク電源ラインの電位差の２分の１（Ｖｃｃ／２電位）とした。
【００１７】
なお、本実施形態において、第１ダイオード接続トランジスタＱ５は、ＮＰＮ型バイポーラトランジスタとし、第２ダイオード接続トランジスタＱ６は、ＰＮＰ型バイポーラトランジスタとする。すなわち、第１及び第２ダイオード接続トランジスタ（Ｑ５、Ｑ６）におけるダイオード接続は、ベース電極とコレクタ電極とを短絡させることで実施する。
【００１８】
第５抵抗素子Ｒ５は、第１駆動トランジスタＱ１と第１導電型トランジスタＭ１との第１接続部と、シンク電源ラインとの間に設けられ、第１駆動トランジスタＱ１に流れるエミッタ電流（以下、Ｈ側電流Ｉｈと称する。）を調整する。  
第６抵抗素子Ｒ２は、ソース電源ラインと、第２導電型トランジスタＭ２と第２駆動トランジスタＱ４との第２接続部との間に設けられ、第２駆動トランジスタＱ４に流れるエミッタ電流（以下、Ｌ側電流ＩＬと称する。）を調整する。
【００１９】
第１容量素子Ｃ１は、一方の電極をシンク電源ラインと接続させ、他方の電極を第６抵抗素子Ｒ２及び第２駆動トランジスタＱ４の接続部に接続させたものである。  
第２容量素子Ｃ２は、一方の電極をシンク電源ラインと接続させ、他方の電極を第１駆動トランジスタＱ１及び第５抵抗素子Ｒ５の接続部に接続させたものである。
【００２０】
振幅設定回路１００は、前述した構成において、第１ダイオード接続トランジスタＱ５に流れる基準側電流Ｉｒと第１駆動トランジスタＱ１に流れるＨ側電流Ｉｈを所定関係に設定して第１接続部の電位の温度変化分を除去するとともに、第２ダイオード接続トランジスタＱ６に流れる基準側電流Ｉｒと第２駆動トランジスタＱ４に流れるＬ側電流ＩＬを所定関係に設定して第２接続部の電位の温度変化分を除去する。なお、第１接続部の電位は、第１導電型トランジスタＭ１が導通する場合、インバータ部１１０の出力信号ＶＯＵＴ１のピークレベルとなり、第２接続部の電位は、第２導電型トランジスタＭ２が導通する場合、インバータ部１１０の出力信号ＶＯＵＴ１のボトムレベルとなる。よって、第１及び第２接続部の電位の温度変化分を除去した結果、インバータ部１１０の出力信号ＶＯＵＴ１の温度変化に対する安定化が図られる。
【００２１】
また、振幅設定回路１００は、前述した構成において、容量素子Ｃ１、Ｃ２を設けておき、第１導電型トランジスタＭ１が非導通状態の場合には容量素子Ｃ２を予め充電させ、第２導電型トランジスタＭ２が非導通状態の場合には容量素子Ｃ１を予め充電させる。この容量素子Ｃ１、Ｃ２の充電電圧によって、入力信号ＶＩＮ１の論理レベルの切り替わりの際に、後段増幅回路５０へ電流が流れ込むことで生じうる出力信号ＶＯＵＴ１の波形鈍りを解消でき、入力信号ＶＩＮ１に対する出力信号ＶＯＵＴ１の追従性が改善される。
【００２２】
また、振幅設定回路１００は、前述した構成において、分圧回路１２０に基準電圧印加部１２１を設けておいた。一般的に、後段増幅回路５０のような増幅回路には所定のバイアス電圧を供給する必要がある。このため、インバータ回路１５０の出力信号ＶＯＵＴ１の直流成分をそのバイアス電圧に変更した上で、後段増幅回路５０へと供給する必要がある。よって、基準電圧印加部１８０に印加させる基準電圧を後段増幅回路５０の基準動作電圧と同一レベルとしたことで、前述した事象を回避することができる。この結果、コンデンサ結合が不要となり、インバータ回路１５０に後段増幅回路５０を直接接続できる。
【００２３】
また、基準電圧印加部１８０に印加させる基準電圧を、ソース電源ラインとシンク電源ラインの電位差の２分の１とした。この結果、インバータ回路１５０の出力信号ＶＯＵＴ１のピーク側及びボトム側の振幅レベルのいずれか一方が飽和して振幅設定が不能となる事態を回避することが容易となり、出力信号ＶＯＵＴ１のピークレベル及びボトムレベルのバランスに適したものとなる。
【００２４】
また、振幅設定回路１００は、第１及び第２ダイオード接続トランジスタ（Ｑ５、Ｑ６）、第１及び第２駆動トランジスタ（Ｑ１、Ｑ４）として、バイポーラトランジスタを採用した。ここで、ＭＯＳトランジスタを採用した場合と比較して、振幅設定回路１００全体の消費電流を低減できる。また、低電圧駆動のＭＯＳトランジスタを採用した場合と比較して、動作電圧範囲が広いため、インバータ回路１５０の出力信号ＶＯＵＴ１の振幅レベルの設定範囲を拡大することができる。
【００２５】
＜第１実施形態＞
＜＜振幅レベルの設定がＶｃｃ／４電位の場合＞＞
＝＝＝振幅設定回路の構成＝＝＝
図２は、本発明の第１実施形態に係る振幅設定回路１０１の構成を示す図である。なお、振幅設定回路１０１は、矩形波状の入力信号ＶＩＮ１を論理反転させた出力信号ＶＯＵＴ１の振幅レベルを、ソース電源ライン（例えば、Ｖｃｃ電位）とシンク電源ライン（例えば、ＧＮＤ電位）との電位差の４分の１（例えば、Ｖｃｃ／４電位）に設定するものである。
【００２６】
図１に示す基本的な構成と相違する点としては、分圧回路１２０において、第１抵抗素子Ｒ１と第２抵抗素子Ｒ３との間に二つの第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）を直列接続するとともに、第３抵抗素子Ｒ４及び第４抵抗素子Ｒ６との間に二つの第２ダイオード接続トランジスタ（Ｑ３、Ｑ６）を直列接続した点にある。また、二つの第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）としては第１駆動トランジスタＱ１と同一のＮＰＮ型バイポーラトランジスタを採用するとともに、二つの第２ダイオード接続トランジスタ（Ｑ６、Ｑ３）としては第２駆動トランジスタＱ４と同一のＰＮＰ型バイポーラトランジスタを採用する。
【００２７】
振幅設定回路１０１は、前述した構成において、第１ダイオード接続トランジスタＱ５に流れる基準側電流Ｉｒと第１駆動トランジスタＱ１に流れるＨ側電流Ｉｈを略等しく設定することで第１接続部の電位の温度変化分を除去するとともに、第２ダイオード接続トランジスタＱ６に流れる基準側電流Ｉｒと第２駆動トランジスタＱ４に流れるＬ側電流Ｉｌを略等しく設定することで第２接続部の電位の温度変化分を除去する。
【００２８】
＝＝＝振幅設定回路の動作＝＝＝
説明を簡略化するため、振幅設定回路１０１の動作を、図３に示すシンク電源ライン側の振幅設定回路１０１の構成をもとに説明する。
【００２９】
まず、基準側電流Ｉｒ、Ｈ側電流Ｉｈ、Ｌ側電流Ｉｌのターゲット値を“２０μＡ”とする。また、第２ダイオード接続トランジスタ（Ｑ３、Ｑ６）のベース・エミッタ間電圧（以下、Ｑ３ＶＢＥ、Ｑ６ＶＢＥと称する。）と、第２駆動トランジスタＱ４のベース・エミッタ間電圧（以下、Ｑ４ＶＢＥと称する。）を夫々“０．６５Ｖ”とする。さらに、ソース電源ラインのＶｃｃ電位を“５．０Ｖ”とし、シンク電源ラインのＧＮＤ電位を“０．０Ｖ”とする。なお、この場合、基準電圧印加部１２１に印加する基準電圧（Ｖｃｃ／２）は“２．５Ｖ”となる。
【００３０】
ここで、第３抵抗素子Ｒ４及び第４抵抗素子Ｒ６の抵抗値を等しいものとする。この条件下で、分圧回路１２０に“２０μＡ”の基準側電流Ｉｒを流すための抵抗値は、つぎの式（１）のとおり“６０ｋΩ”である。よって、第３抵抗素子Ｒ４と第４抵抗素子Ｒ６の抵抗値は夫々“３０ｋΩ”である。  
Ｒ４＋Ｒ６＝（２．５Ｖ−２×０．６５Ｖ）÷２０μＡ＝６０ｋΩ…式（１）
【００３１】
一方、Ｌ側電流Ｉｌを流すための第６抵抗素子Ｒ２の抵抗値は、つぎの式（２）のとおり約“２００ｋΩ”である。  
Ｒ２＝（５．０Ｖ−０．６５Ｖ）÷２０μＡ≒２００ｋΩ        …式（２）
【００３２】
このように、基準側電流ＩｒとＬ側電流Ｉｌを略等しく設定するために、第３抵抗素子Ｒ４及び第４抵抗素子Ｒ６と第６抵抗素子Ｒ２の各抵抗値が設定される。また、基準側電流ＩｒとＬ側電流Ｉｌが略等しく設定された結果、Ｑ３ＶＢＥ、Ｑ４ＶＢＥ、Ｑ６ＶＢＥが夫々略等しくなる。
【００３３】
図４は、振幅設定回路１０１の主要なストローブポイントの各温度特性を模式的に示した図である。
【００３４】
ここで、トランジスタのベース・エミッタ間電圧は、一般的に、図１７に示すように、低温時から高温時に向けて電位が低下する特性を有する。また、第３抵抗素子Ｒ４と第２ダイオード接続トランジスタＱ３の接続部の電位であるＶＯＵＴ２と、第２ダイオード接続トランジスタＱ６と第４抵抗素子Ｒ６の接続部の電位であるＶＯＵＴ４は、式（３）及び式（４）で夫々表現される。ところで、式（３）及び式（４）における下線部の値は夫々等しいので、低温時から高温時に向けて、同一の勾配で、ＶＯＵＴ２の電位は下降し、ＶＯＵＴ４の電位は上昇することが分かる。すなわち、ＶＯＵＴ２とＶＯＵＴ４は互いに真逆の温度特性を有する。  
ＶＯＵＴ２＝Ｒ６×Ｉｒ＋Ｑ３ＶＢＥ＋Ｑ６ＶＢＥ                …式（３）
ＶＯＵＴ４＝Ｖｃｃ／２−（Ｒ４×Ｉｒ＋Ｑ３ＶＢＥ＋Ｑ６ＶＢＥ）…式（４）
【００３５】
第２ダイオード接続トランジスタ（Ｑ３、Ｑ６）の接続部の電位とするＶＯＵＴ５は、式（５）で表現される。ここで、ＶＯＵＴ２とＶＯＵＴ４は互いに真逆の温度特性を有しており且つＱ６ＶＢＥとＱ３ＶＢＥは略等しいため、ＶＯＵＴ５の温度変化分は除去されることとなる。なお、ＶＯＵＴ５は、Ｖｃｃ／２電位とＧＮＤ電位の中点電位であるＶｃｃ／４電位となる。  
ＶＯＵＴ５＝ＶＯＵＴ４＋Ｑ６ＶＢＥ＝ＶＯＵＴ２−Ｑ３ＶＢＥ  …式（５）
【００３６】
一方、第６抵抗素子Ｒ２と第２駆動トランジスタＱ４の接続部の電位とするＶＯＵＴ３は、式（６）に示すように、ＶＯＵＴ４と比べてＱ４ＶＢＥ分だけ電位が高くなる。ここで、Ｑ４ＶＢＥとＱ６ＶＢＥは略等しいため、式（５）及び式（６）により、ＶＯＵＴ３及びＶＯＵＴ５は同一電位且つ同一の温度特性を有することとなる。すなわち、ＶＯＵＴ３は、温度変化分が除去される。  
ＶＯＵＴ３＝ＶＯＵＴ４＋Ｑ４ＶＢＥ                      …式（６）
【００３７】
図５は、振幅設定回路１０１の主要信号のシミュレーション波形を示す図である。なお、図５（ａ）は、インバータ部１１０の出力信号ＶＯＵＴ１のシミュレーション波形を示す図であり、図５（ｂ）は、振幅設定回路１０１の主要なストローブポイントであるＶＯＵＴ２、ＶＯＵＴ３、ＶＯＵＴ４夫々において、温度を“−５０℃”、“２５℃”、“１５０℃”夫々に設定した場合のシミュレーション波形を示す図である。  
図５（ｂ）に示すように、真逆の温度特性を有するＶＯＵＴ２及びＶＯＵＴ４によって、ＶＯＵＴ３の温度変化分が除去されることが分かる。また、この結果、図５（ａ）に示すように、インバータ部１１０の出力信号ＶＯＵＴ１の温度変化分も除去されることが分かる。
【００３８】
ここで、前述した説明は、振幅設定回路１０１のシンク電源ライン側の構成をもとに説明したが、振幅設定回路１０１のソース電源ライン側の構成についても同様な説明ができる。なお、この場合、第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位は、ソース電源ラインとシンク電源ラインの電位差の４分の３（３Ｖｃｃ／４電位）となる。そして、互いに真逆の温度特性となる第１ダイオード接続トランジスタＱ５、Ｑ２のベース・エミッタ間電圧によって、第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位の温度変化分は、除去される。また、第１駆動トランジスタＱ１と第５抵抗素子Ｒ５の接続部の電位は、第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位と同一レベル且つ同一温度特性となる。
【００３９】
＜＜振幅レベルの設定をＶｃｃ／４電位からずらした場合＞＞
図６は、本発明の第１実施形態に係るその他の振幅設定回路１０２の構成を示す図である。なお、振幅設定回路１０２は、矩形波状の入力信号ＶＩＮ１を論理反転させた出力信号ＶＯＵＴ１の振幅レベルを、ソース電源ライン（例えば、Ｖｃｃ電位）とシンク電源ライン（例えば、ＧＮＤ電位）との電位差の４分の１（例えば、Ｖｃｃ／４電位）からずらして設定するものである。
【００４０】
具体的には、分圧回路１２０の各抵抗値を調整して、第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位を３Ｖｃｃ／４電位よりずらして設定するとともに、第２ダイオード接続トランジスタ（Ｑ６、Ｑ３）の接続部の電位をＶｃｃ／４電位よりずらして設定する。図６に示す数値例では、第１抵抗素子Ｒ１及び第４抵抗素子Ｒ４の抵抗値を“３５ｋΩ”とし、第２抵抗素子Ｒ３及び第３抵抗素子Ｒ４の抵抗値を“２５ｋΩ”と設定する。
【００４１】
この場合、例えば、図７に示すように、シンク電源ライン側の振幅設定回路１０２において、ＶＯＵＴ２とＶＯＵＴ４は完全に真逆の温度特性とはならず、ＶＯＵＴ５はＶｃｃ／４電位から上側にずれるとともに、低温時から高温時に向けて電位が上昇する。すなわち、ＶＯＵＴ５の温度変化分が生じる。そこで、図７に示すように、Ｑ６ＶＢＥよりもＶＯＵＴ５の温度変化分だけＱ４ＶＢＥを小さくする補正を行うことで、ＶＯＵＴ３の温度変化分が除去されることとなる。
【００４２】
なお、ソース電源ライン側の振幅設定回路１０２においても同様なことが言え、第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の両端の電位が完全に真逆の温度特性とはならず、第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位は、３Ｖｃｃ／４電位からずれて温度変化分が生じる。そこで、第１駆動トランジスタＱ１と第５抵抗素子Ｒ５の接続部の電位をその温度変化分補正することで、第１ダイオード接続トランジスタ（Ｑ５、Ｑ２）の接続部の電位の温度変化分が除去されることとなる。
【００４３】
ところで、一般的なトランジスタのベース・エミッタ間電圧ＶＢＥの温度特性の一例は、図１７に示すとおりである。なお、図１７では、温度を“−５０℃”、“２５℃”、“１００℃”とした場合の、エミッタ電流に応じたベース・エミッタ間電圧ＶＢＥの変化を示してある。図１７に示すように、同一のエミッタ電流では、低温時から高温時に向けて、ベース・エミッタ間電圧ＶＢＥの電位が下降することが分かる。また、エミッタ電流が小さくなるにつれて、ベース・エミッタ間電圧ＶＢＥの温度変化の範囲が拡大することが分かる。なお、図１８は、エミッタ電流に応じたベース・エミッタ間電圧ＶＢＥの温度変化率を示す図である。
【００４４】
よって、振幅設定回路１０２は、Ｑ６ＶＢＥの温度変化よりもＱ４ＶＢＥの温度変化を小さくするために、第２駆動トランジスタＱ４に流れるＬ側電流Ｉｌを、第２ダイオード接続トランジスタＱ６に流れる基準側電流Ｉｒよりも小さく設定する。同様に、振幅設定回路１０２は、第１駆動トランジスタＱ１に流れるＨ側電流Ｉｈを、第１ダイオード接続トランジスタＱ５に流れる基準側電流Ｉｒよりも小さく設定する。
【００４５】
ここで、Ｌ側電流Ｉｌ並びにＨ側電流Ｉｈを基準側電流Ｉｒよりも小さく設定するために、第１乃至第６抵抗素子（Ｒ１、Ｒ３、Ｒ４、Ｒ６、Ｒ２、Ｒ５）の抵抗値を調整するようにしてもよい。しかしながら、抵抗値だけで電流の調整を行うとすると、抵抗値を大きく変更しなければならず、その結果、回路規模や電流が大きく変更する。すなわち、抵抗値だけでの電流の調整は、回路の制約上、困難を極める。
【００４６】
そこで、図６に示すように、振幅設定回路１０２は、複数の第１駆動トランジスタ（Ｑ１、Ｑ７）を並列接続することで、第１駆動トランジスタ（Ｑ１、Ｑ７）に流れるＨ側電流Ｉｈを第１ダイオード接続トランジスタＱ５に流れる基準側電流Ｉｒより小さく設定する。また、振幅設定回路１０２は、複数の第２駆動トランジスタ（Ｑ４、Ｑ８）を並列接続することで、第２駆動トランジスタＱ４に流れるＬ側電流Ｉｌを第２ダイオード接続トランジスタＱ６に流れる基準側電流Ｉｒより小さく設定する。この結果、電流や抵抗値を大きく変更することなく、温度変化分を除去する補正を行えることとなる。
【００４７】
また、振幅設定回路１０２は、第１駆動トランジスタＱ１の電極面積（エミッタ電極の面積）を大きくするとともに、第２駆動トランジスタＱ４の電極面積（エミッタ電極の面積）を大きくすることで、同様に、電流や抵抗値を大きく変更することなく、温度変化分を除去する補正を行えることとなる。
【００４８】
＜第２実施形態＞
＜＜振幅レベルの設定が低電位（小振幅）の場合＞＞
＝＝＝振幅ゼロの場合＝＝＝
まず、図８に示す本発明の第２実施形態に係る振幅設定回路２００について説明する。なお、振幅設定回路２００は、インバータ部１１０の出力信号の振幅レベルをゼロに設定する特殊な場合である。
【００４９】
図１の基本的な構成と相違する点は、第２抵抗素子Ｒ５及び第３抵抗素子Ｒ６を設けない点にある。そして、第５及び第６抵抗素子Ｒ５、Ｒ６の抵抗値を、それぞれ第１抵抗素子Ｒ１及び第４抵抗素子Ｒ４の合成抵抗値（例えば、１２０ｋΩ）に設定するとともに、第１抵抗素子Ｒ１と第４抵抗素子Ｒ４の各抵抗値（例えば、６０ｋΩ）を等しく設定した。この場合、第１ダイオード接続トランジスタＱ５に流れる基準側電流Ｉｒと第１駆動トランジスタＱ１に流れるＨ側電流Ｉｈが等しく設定されるとともに、第２ダイオード接続トランジスタＱ６に流れる基準側電流Ｉｒと第２駆動トランジスタＱ４に流れるＬ側電流Ｉｌが等しく設定される。この結果、式（７）に示すように、Ｑ６ＶＢＥとＱ４ＶＢＥが等しくなる。  
Ｑ６ＶＢＥ＝Ｑ４ＶＢＥ                          …式（７）
【００５０】
ところで、基準電圧供給部１２１の電位（Ｖｃｃ／２電位）であるＶＯＵＴ０は、式（８）に示すように、ＶＯＵＴ４よりもＱ６ＶＢＥ分電位が高くなり、また、ＶＯＵＴ３は、式（９）に示すように、ＶＯＵＴ４よりもＱ４ＶＢＥ分電位が高くなる。よって、式（６）〜（９）に基づいて、ＶＯＵＴ０とＶＯＵＴ３は夫々Ｖｃｃ／２電位と一致する。このため、インバータ部１１０の出力信号の振幅レベルはゼロに設定されたことになる。  
ＶＯＵＴ０＝ＶＯＵＴ４＋Ｑ６ＶＢＥ              …式（８）
ＶＯＵＴ３＝ＶＯＵＴ４＋Ｑ４ＶＢＥ              …式（９）
【００５１】
図９は、振幅設定回路２００の主要なストロープポイントであるＶＯＵＴ０、ＶＯＵＴ３、ＶＯＵＴ４の各温度特性を示した図である。同図に示すように、ＶＯＵＴ０及びＶＯＵＴ３の電位は夫々Ｖｃｃ／２電位と一致しており、且つ、分圧回路１２０においてソース電源ライン側とシンク電源ライン側が夫々対象に構成されるために、温度変化分が除去されることが分かる。
【００５２】
＝＝＝振幅レベルの設定を振幅ゼロからずらした場合＝＝＝
つぎに、図９に示す本発明の第２実施形態に係る振幅設定回路２０１について説明する。なお、振幅設定回路２０１は、図８に示す振幅設定回路２００の分圧回路１２０に対して、第２抵抗素子Ｒ５及び第３抵抗素子Ｒ６を設けた点である。なお、第２抵抗素子Ｒ５及び第３抵抗素子Ｒ６の抵抗値は、例えば、シンク電源ライン側の振幅設定回路２０１において、ＶＯＵＴ３の電位を、ＶＯＵＴ２の電位よりも振幅レベルに応じた低電位にすべく設定される。図９に示す例では、振幅レベルを“０．１Ｖ”に設定する場合であり、この場合、第２抵抗素子Ｒ５及び第３抵抗素子Ｒ６の抵抗値は“３．５ｋΩ”となる。
【００５３】
図１１は、シンク電源ライン側の振幅設定回路２０１の主要なストロープポイントであるＶＯＵＴ０、ＶＯＵＴ２、ＶＯＵＴ３、ＶＯＵＴ４の各温度特性を示した図である。同図に示すように、ＶＯＵＴ３の電位は、ＶＯＵＴ０のＶｃｃ／２電位よりも“０．１Ｖ”分低電位である。また、第２抵抗素子Ｒ５及び第３抵抗素子Ｒ６が新たに追加された分、基準側電流ＩｒはＬ側電流Ｉｌよりも低電流となる。そして、図１８に示す特性に基づいて、Ｑ６ＶＢＥの温度変化は、Ｑ４ＶＢＥの温度変化よりも大きくなる。
【００５４】
ここで、ＶＯＵＴ２及びＶＯＵＴ３は、夫々、式（１０）、式（１１）により表現される。なお、Ｑ６ＶＢＥ及びＱ４ＶＢＥは、図１７に示す特性に基づいて、低温時から高温時に向けて電位が下降する。また、このため、ＶＯＵＴ２及びＶＯＵＴ３は低温時から高温時に向けて電位が下降することが分かる。さらに、ＶＯＵＴ２の温度変化はＶＯＵＴ３の温度変化よりも大きくなる。このように、ＶＯＵＴ２及びＶＯＵＴ３は、ＶＯＵＴ０からずれるとともに、温度変化分が生じることとなる。  
ＶＯＵＴ２＝ＶＯＵＴ４＋Ｑ６ＶＢＥ              …式（１０）
ＶＯＵＴ３＝ＶＯＵＴ４＋Ｑ４ＶＢＥ              …式（１１）
【００５５】
そこで、Ｑ４ＶＢＥの温度変化よりもＱ６ＶＢＥの温度変化を小さくするために、第２ダイオード接続トランジスタＱ６に流れる基準側電流Ｉｒを、第２駆動トランジスタＱ４に流れるＬ側電流Ｉｌよりも小さく設定する。このことによって、ＶＯＵＴ３の温度変化を除去する補正を行う。なお、ソース電源ライン側の振幅設定回路２０１についても同様なことが言える。すなわち、第１駆動トランジスタＱ１のＶＢＥの温度変化よりも第１ダイオード接続トランジスタＱ５のＶＢＥの温度変化を小さくすべく、第１ダイオード接続トランジスタＱ５に流れる基準側電流Ｉｒを、第１駆動トランジスタＱ１に流れるＨ側電流Ｉｈよりも小さく設定する。このことによって、第１駆動トランジスタＱ１と第５抵抗素子Ｒ５との接続部の電位の温度変化分を除去する。
【００５６】
ここで、基準側電流ＩｒをＬ側電流Ｉｌ並びにＨ側電流Ｉｈよりも小さく設定するためには、第１乃至第６抵抗素子（Ｒ１、Ｒ３、Ｒ４、Ｒ６、Ｒ２、Ｒ５）の抵抗値を調整するようにしてもよい。しかしながら、抵抗値だけで電流の調整を行うとすると、抵抗値を大きく変更しなければならず、その結果、回路規模や電流が大きく変更する。すなわち、抵抗値だけでの電流の調整は、回路の制約上、困難を極める。
【００５７】
そこで、図１２に示すように、本発明の第２実施形態に係る振幅設定回路２０２は、複数の第１ダイオード接続トランジスタ（Ｑ５、Ｑ９）を並列接続することで、基準側電流ＩｒをＨ側電流Ｉｈより小さく設定する。また、振幅設定回路２０２は、複数の第２ダイオード接続トランジスタ（Ｑ６、Ｑ１０）を並列接続することで、基準側電流ＩｒをＬ側電流Ｉｌより小さく設定する。この結果、電流や抵抗値を大きく変更することなく、温度変化分を除去する補正を行えることとなる。
【００５８】
また、振幅設定回路２０２は、第１ダイオード接続トランジスタＱ５の電極面積（エミッタ電極の面積）を大きくするとともに、第２ダイオード接続トランジスタＱ６の電極面積（エミッタ電極の面積）を大きくすることで、同様に、電流や抵抗値を大きく変更することなく、温度変化分を除去する補正を行えることとなる。
【００５９】
＝＝＝具体的な調整例＝＝＝
説明を簡略化するため、図１３に示すシンク電源ライン側の振幅設定回路２０２の構成をもとに説明する。
【００６０】
まず、基準側電流Ｉｒ、Ｈ側電流Ｉｈ、Ｌ側電流Ｉｌのターゲット値を“３０μＡ”とする。なお、第２ダイオード接続トランジスタ（Ｑ６、Ｑ１０）は並列接続であるため、各トランジスタ（Ｑ６、Ｑ１０）のエミッタ電流のターゲット値は“１５μＡ”である。また、Ｑ３ＶＢＥ、Ｑ６ＶＢＥ、Ｑ４ＶＢＥ、を夫々“０．６５Ｖ”とする。さらに、ソース電源ラインのＶｃｃ電位を“５．０Ｖ”とし、シンク電源ラインのＧＮＤ電位を“０．０Ｖ”とする。なお、この場合、基準電圧印加部１２１に印加する基準電圧（Ｖｃｃ／２）は“２．５Ｖ”となる。
【００６１】
この場合、分圧回路１２０に“３０μＡ”の基準側電流Ｉｒを流すための抵抗値は、つぎの式（１２）のとおり“６０ｋΩ”である。  
Ｒ４＋Ｒ６＝（２．５Ｖ−０．６５Ｖ）÷３０μＡ＝６０ｋΩ  …式（１２）
【００６２】
ここで、インバータ部１１０の出力信号の振幅レベルを“５０ｍＶ”に設定するために、第３抵抗素子Ｒ４の電圧を“５０ｍＶ”に設定する。この場合、第３抵抗素子Ｒ４の抵抗値は、つぎの式（１３）のとおり約“２ｋΩ”となる。なお、この値は、後に微調整する。さらに、式（１２）に基づいて、第４抵抗素子Ｒ６の抵抗値は、“５８ｋΩ”となるが、きりの良い値を選定して“６０ｋΩ”とする。  
Ｒ４＝５０ｍＶ÷３０μＡ≒２ｋΩ                          …式（１３）
【００６３】
図１４は、シンク電源ライン側の振幅設定回路２０２の主要なストローブポイントの温度特性を模式的に示した図である。図１１に示したように、低温時から高温時に向けて、ＶＯＵＴ２の電位は下降し、ＶＯＵＴ４の電位は上昇する。なお、ＶＯＵＴ２の温度特性の勾配は、ＶＯＵＴ４の温度特性の勾配より小さい。また、ＶＯＵＴ２は、Ｖｃｃ／２電位付近に偏っている。そこで、Ｑ４ＶＢＥの温度変化を、Ｑ６ＶＢＥ及びＱ１０ＶＢＥの温度変化よりも小さくすることで、ＶＯＵＴ３の温度変化分が除去されることとなる。
【００６４】
ここで、ＶＯＵＴ３の温度変化分の除去について、温度ΔＴ変化した時の各ストローブポイントの電位を示した図１５をもとに詳述する。
【００６５】
温度Ｔ１時において、ＶＯＵＴ４をＶ２と呼び、Ｑ６ＶＢＥならびにＱ１０ＶＢＥをＶＢＥ１と呼び、Ｑ４ＶＢＥをＶＢＥ２と呼ぶこととする。このとき、Ｖ２は式（１４）で表現され、ＶＯＵＴ３は式（１５）で表現される。  
Ｖ２＝（Ｖｃｃ／２−ＶＢＥ１）×（（Ｒ６÷（Ｒ４＋Ｒ６））  …式（１４）
ＶＯＵＴ３＝Ｖ２＋ＶＢＥ２
＝（Ｖｃｃ／２−ＶＢＥ１）×（（Ｒ６÷（Ｒ４＋Ｒ６））＋ＶＢＥ２
…式（１５）
【００６６】
温度Ｔ２（＝Ｔ１＋ΔＴ）時において、ＶＯＵＴ４をＶ２’と呼び、Ｑ６ＶＢＥならびにＱ１０ＶＢＥをＶＢＥ１’と呼び、Ｑ４ＶＢＥをＶＢＥ２’と呼ぶこととする。このとき、ＶＯＵＴ３’は式（１６）で表現される。  
ＶＯＵＴ３’＝（Ｖｃｃ／２−ＶＢＥ１’）×（（Ｒ６÷（Ｒ４＋Ｒ６））＋ＶＢＥ２’
…式（１６）
【００６７】
ここで、ＶＯＵＴ３とＶＯＵＴ３’が等しい場合、ＶＯＵＴ３の温度変化分が除去されたことになる。よって、式（１５）及び式（１６）に基づいて、つぎの式（１７）が成立すればよいこととなる。  
（（Ｒ６÷（Ｒ４＋Ｒ６））×ΔＶＢＥ１−ΔＶＢＥ２＝０    …式（１７）
但し、
ΔＶＢＥ１＝ＶＢＥ１−ＶＢＥ１’
ΔＶＢＥ２＝ＶＢＥ２−ＶＢＥ２’
【００６８】
さらに、式（１７）を式（１８）に変形する。すなわち、第３抵抗素子Ｒ４の抵抗値が式（１８）をもとに設定されることで、ＶＯＵＴ３の温度変化分が除去されることとなる。  
Ｒ４＝Ｒ６×（ΔＶＢＥ１−ΔＶＢＥ２）÷ΔＶＢＥ２      …式（１８）
【００６９】
ここで、図１８に示すグラフより、エミッタ電流が“１５μＡ”のとき、トランジスタのＶＢＥの１℃あたり温度変化は“１．８５ｍＶ／℃”であり、エミッタ電流が“５０μＡ”のとき、トランジスタのＶＢＥの１℃あたり温度変化は“１．７５ｍＶ／℃”である。よって、これらの数値を式（１８）に代入すると、式（１９）に示すように、第３抵抗素子Ｒ４の抵抗値は約“３．５ｋΩ”として求まる。  
Ｒ４＝６０ｋΩ×（１．８５ｍＶ−１．７５ｍＶ）÷１．７５ｍＶ≒３．５ｋΩ
…式（１９）
【００７０】
よって、第３抵抗素子Ｒ４の抵抗値として、仮設定した“２ｋΩ”を“３．５ｋΩ”へと変更する。図１６は、このように回路定数を設定した場合の、振幅設定回路２０２の主要信号のシミュレーション波形を示す図である。なお、図１６（ａ）は、インバータ部１１０の出力信号ＶＯＵＴ１のシミュレーション波形を示す図であり、図１６（ｂ）は、振幅設定回路２０２の主要なストローブポイントであるＶＯＵＴ２、ＶＯＵＴ３、ＶＯＵＴ４夫々において、温度を“−５０℃”、“２５℃”、“１５０℃”夫々に設定した場合のシミュレーション波形を示す図である。図１６（ｂ）に示すように、ＶＯＵＴ３の温度変化分が除去され、図１６（ａ）に示すように、インバータ部１１０の出力信号ＶＯＵＴ１の温度変化分も除去されることが分かる。
【００７１】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００７２】
【図１】本発明に係る振幅設定回路の基本的な構成を示す図である。
【図２】本発明の第１実施形態に係る振幅設定回路（振幅レベルがＶｃｃ／４電位の場合）の構成を示す図である。
【図３】本発明の第１実施形態に係る振幅設定回路（振幅レベルがＶｃｃ／４電位の場合）のシンク電源ライン側の構成を示す図である。
【図４】本発明の第１実施形態に係る振幅設定回路（振幅レベルがＶｃｃ／４電位の場合）の主要信号の温度特性を模式的に示した図である。
【図５】図５（ａ）は本発明の第１実施形態に係る振幅設定回路（振幅レベルがＶｃｃ／４電位の場合）の出力信号ＶＯＵＴ１の波形を示す図であり、図５（ｂ）は本発明の第１実施形態に係る振幅設定回路（振幅レベルがＶｃｃ／４の場合）の主要信号の温度特性を示す図である。
【図６】本発明の第１実施形態に係るその他の振幅設定回路（振幅レベルをＶｃｃ／４電位からずらした場合）の構成を示す図である。
【図７】本発明の第１実施形態に係るその他の振幅設定回路（振幅レベルをＶｃｃ／４電位からずらした場合）の主要信号の温度特性を示す図である。
【図８】本発明の第２実施形態に係る振幅設定回路（振幅ゼロの場合）の構成を示す図である。
【図９】本発明の第２実施形態に係る振幅設定回路（振幅ゼロの場合）の主要信号の温度特性を示す図である。
【図１０】本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）の構成を示す図である。
【図１１】本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）の主要信号の温度特性を示す図である。
【図１２】本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）の構成を示す図である。
【図１３】本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）のシンク電源ライン側の構成を示す図である。
【図１４】本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）の主要信号の温度特性を模式的に示した図である。
【図１５】本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）の主要信号の温度特性を模式的に示した図である。
【図１６】図１６（ａ）は本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）の出力信号ＶＯＵＴ１の波形を示す図であり、図１６（ｂ）は本発明の第２実施形態に係る振幅設定回路（振幅レベルが低電位の場合）の主要信号の温度特性を示す図である。
【図１７】本発明に係るベース・エミッタ間電圧の温度特性を示す図である。
【図１８】本発明に係るベース・エミッタ間電圧のエミッタ電流に応じた温度変化を示す図である。
【図１９】従来のＡＳＫ変調回路の構成を示す図である。
【図２０】従来のＡＳＫ変調回路の主要信号の波形を示す図である。
【符号の説明】
【００７３】
１０  基準クロック生成回路
１２、１４  アンプ
１６、１８  スイッチ回路
２０  切替制御回路
２２  ＬＰＦ
５０  後段増幅回路
１００、１０１、１０２、２００、２０１、２０２  振幅設定回路
１１０  インバータ部
１２０  分圧回路
【図１】
2006229501.tif 000003
【図２】
2006229501.tif 000004
【図３】
2006229501.tif 000005
【図４】
2006229501.tif 000006
【図５】
2006229501.tif 000007
【図６】
2006229501.tif 000008
【図７】
2006229501.tif 000009
【図８】
2006229501.tif 000010
【図９】
2006229501.tif 000011
【図１０】
2006229501.tif 000012
【図１１】
2006229501.tif 000013
【図１２】
2006229501.tif 000014
【図１３】
2006229501.tif 000015
【図１４】
2006229501.tif 000016
【図１５】
2006229501.tif 000017
【図１６】
2006229501.tif 000018
【図１７】
2006229501.tif 000019
【図１８】
2006229501.tif 000020
【図１９】
2006229501.tif 000021
【図２０】
2006229501.tif 000022