(57)【要約】【課題】  データ線の電位の低下を招くことなく、小電流動作を改善する。【解決手段】  データ電流Ｉdataが加えられるデータ線と、  ｐＭＯＳトランジスタＭ１と、電界効果トランジスタＭ１のゲートとドレインとの間に設けられたｎＭＯＳトランジスタＭ２と、ｐＭＯＳトランジスタＭ１のゲートとデータ線との間に設けられたｎＭＯＳトランジスタＭ３とを備えた回路とを備え、  ｎＭＯＳトランジスタＭ２，Ｍ３をオンさせて、データ電流Ｉdataに基づく電流を電界効果トランジスタＭ１のゲートとソースとの間の電圧値として書き込む。【選択図】      図１
2006162773.tif 000002
【特許請求の範囲】
【請求項１】
データ電流が加えられるデータ線と、
電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極との間に設けられた第１のスイッチと、前記電界効果トランジスタの制御電極と前記データ線との間に設けられた第２のスイッチとを備えた回路とを備え、
前記第１及び第２のスイッチをオンさせて、前記データ電流に基づく電流を前記電界効果トランジスタの制御電極と他方の主電極との間の電圧値として書き込むことを特徴とする電流プログラミング装置。
【請求項２】
請求項１に記載の電流プログラミング装置において、前記回路は、前記電界効果トランジスタの前記一方の主電極に接続され、前記第１及び第２のスイッチがオフしているときに、前記電界効果トランジスタの前記一方の主電極と前記他方の主電極間を流れる電流を取り出す第３のスイッチを備えたことを特徴とする電流プログラミング装置。
【請求項３】
請求項１又は２に記載の電流プログラミング装置において、前記電界効果トランジスタは、電流駆動型素子に流れる電流を制御することを特徴とする電流プログラミング装置。
【請求項４】
請求項３に記載の電流プログラミング装置において、前記電界効果トランジスタの制御電極に容量が接続され、前記第１及び第２のスイッチをオフさせた後に、前記容量を介して前記電界効果トランジスタの制御電極の電位を上げることを特徴とする電流プログラミング装置。
【請求項５】
請求項３又は４に記載の電流プログラミング装置を用いた駆動回路装置であって、前記回路は前記電流駆動型素子とともに単位回路を構成し、該単位回路は一次元状又は二次元状に配されていることを特徴とする駆動回路装置。
【請求項６】
請求項５に記載の駆動回路装置を用いた発光装置であって、前記電流駆動型素子は電流駆動型発光素子である発光装置。
【請求項７】
請求項５に記載の駆動回路装置を用いたアクティブマトリクス型表示装置であって、前記電流駆動型素子は電流駆動型表示素子であり、前記単位回路は二次元状に配されていることを特徴とするアクティブマトリクス型表示装置。
【請求項８】
請求項５に記載の駆動回路装置において、前記電流駆動型素子は注入電流に対応して発光動作するエレクトロルミネッセンス素子であることを特徴とする駆動回路装置。
【請求項９】
請求項６に記載の発光装置を少なくとも一つ備えた画像記録装置であって、該発光装置は前記単位回路が一次元状又は二次元状に配され、
入力画像データに応じた該発光装置からの画像光が照射される感光体を有することを特徴とする画像記録装置。
【請求項１０】
データ電流が加えられるデータ線と、
電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極との間に設けられた第１のスイッチと、前記電界効果トランジスタの制御電極と前記データ線との間に設けられた第２のスイッチと、前記電界効果トランジスタの前記一方の主電極に接続された第３のスイッチとを備えた回路とを備えた電流プログラミング装置の電流プログラミング方法であって、
前記第１及び第２のスイッチをオンさせて、前記データ電流に基づく電流を前記電界効果トランジスタの制御電極と他方の主電極との間の電圧値として書き込み、
前記第１及び第２のスイッチがオフしているときに、前記第３のスイッチをオンして、前記電界効果トランジスタの前記一方の主電極と前記他方の主電極間を流れる電流を取り出すことを特徴とする電流プログラミング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流プログラミング装置、それを用いた、駆動回路装置、発光装置、アクティブマトリクス型表示装置および画像記録装置、電流プログラミング方法に関するものである。
【背景技術】
【０００２】
データ線に流す電流を、トランジスタのゲート−ソース電圧として保持する電流プログラミング回路は、特許文献１に示すように、電界発光素子を用いたアクティブマトリクス型表示装置の、電界発光素子駆動電流を書き込むための電流書き込み型画素回路に用いられている。
【特許文献１】米国特許第６，６６１，１８０号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者は上記電流書き込み型画素回路を用いたときに、画素回路のトランジスタの接配置や接続関係により、小電流の書き込み動作やデータ線の電位に影響を与えることを見出した。
【０００４】
本発明は小電流の書き込み動作やデータ線の電位への影響が少ない回路構成を有する電流プログラミング装置、それを用いた、駆動回路装置、発光装置、アクティブマトリクス型表示装置および画像記録装置、電流プログラミング方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の電流プログラミング装置は、データ電流が加えられるデータ線と、
電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極との間に設けられた第１のスイッチと、前記電界効果トランジスタの制御電極と前記データ線との間に設けられた第２のスイッチとを備えた回路とを備え、
前記第１及び第２のスイッチをオンさせて、前記データ電流に基づく電流を前記電界効果トランジスタの制御電極と他方の主電極との間の電圧値として書き込むことを特徴とする電流プログラミング装置である。
【０００６】
本発明の電流プログラミング方法は、データ電流が加えられるデータ線と、
電界効果トランジスタと、該電界効果トランジスタの制御電極と一方の主電極との間に設けられた第１のスイッチと、前記電界効果トランジスタの制御電極と前記データ線との間に設けられた第２のスイッチと、前記電界効果トランジスタの前記一方の主電極に接続された第３のスイッチとを備えた回路とを備えた電流プログラミング装置の電流プログラミング方法であって、
前記第１及び第２のスイッチをオンさせて、前記データ電流に基づく電流を前記電界効果トランジスタの制御電極と他方の主電極との間の電圧値として書き込み、
前記第１及び第２のスイッチがオフしているときに、前記第３のスイッチをオンして、前記電界効果トランジスタの前記一方の主電極と前記他方の主電極間を流れる電流を取り出すことを特徴とする電流プログラミング方法である。
【発明の効果】
【０００７】
本発明によれば、データ線の電位の低下を招くことなく、小電流動作を改善することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【０００９】
本発明の電流プログラミング装置は、データ線に流れる映像データ電流を駆動トランジスタとなる電界効果トランジスタのゲートに導き、駆動トランジスタのソースドレイン電流がデータ電流に等しくなるように電界効果トランジスタのゲートを設定し、データ電流値に対応する電流を電界効果トランジスタのソースゲート間電圧として書き込むものである。この書き込み電流は電界効果トランジスタのソースドレイン電流として取り出すことができる。このソースドレイン電流により電流駆動型素子を駆動することで駆動回路装置を構成することができ、具体的には、電流駆動型素子として電界発光素子（ＥＬ；エレクトロルミネッセンス素子）、ＬＥＤ等を用いて画素回路を構成し一次元又は二次元の発光装置や表示装置を構成することができる。かかる発光装置は、部分発光、面発光又は画像情報を示す線状発光源，面状発光源を構成し、表示装置は画像情報を表示する線状表示装置，アクティブマトリクス型表示装置を構成することができる。画像情報を示す線状発光源はスキャナとして感光体と組み合わせて光プリンタ、複写機等の画像記録装置を構成することができ、アクティブマトリクス型表示装置は平面型テレビ、デジタルカメラ，デジタルビデオカメラ等に用いられるビューア、携帯電話機の表示部等に用いることができる。電流駆動型素子としては、他に例えば電流の一部を電子として放出する電子放出素子があり、かかる電子放出素子を用いて画素回路を構成して基板上に二次元状に配置し、真空容器内で蛍光体と対向させて画像表示装置を構成することができる（例えば、特開平２−２５７５５１号公報や特開平４−２８１３７号公報等に開示される画像表示装置）がある。
【００１０】
また本発明の電流プログラミング装置は、書き込み電流を電界効果トランジスタのソースドレイン電流として任意に取り出す制御をおこなってアナログメモリとして用いることもできる。
（第１の実施形態）
本実施形態は本発明に係わる電流プログラミング装置の回路と電界発光素子とで画素回路を構成し、画素回路を二次元状に配列してアクティブマトリクス型電界発光表示装置を構成したものである。
【００１１】
図３は本発明に係わるアクティブマトリクス型電界発光表示装置の構成を示す構成図である。
【００１２】
図３において、１はマトリクス状に配された画素回路からなる画素回路部、２は行方向に配された画素回路に接続され、画素回路に行ごとに順次行走査信号Ｐ１ｍ、行走査信号Ｐ２ｍを出力する行走査回路（ｍは１以上の正の自然数）、３は列方向に配された画素回路群と接続されるデータ線に線順次データ線電流信号Ｉdataを供給する列電流制御回路、４は列電流制御回路３に接続され、データ線に線順次データ線電流信号Ｉdataを与えるための列走査回路である。
【００１３】
図１は本発明の第１の実施形態に係わる画素回路の一構成例を示す図である。図２は図１の画素回路の動作を説明するためのタイミングチャートである。図４は第１の比較例の画素回路の構成を示す図、図５はその動作を説明するためのタイミングチャートである。図６は第２の比較例の画素回路の構成を示す図である。
【００１４】
まず、本発明の理解の容易化のために、第１及び第２の比較例の構成とその動作について図４〜図６を用いて説明する。
【００１５】
（比較例１）
図４及び図５を用いて、データ線dataに接続される、一つの画素回路の動作を考えると、信号Ｐ１がハイレベルとなると、データ線dataに接続される第１のプログラム用スイッチとなるｎＭＯＳトランジスタＭ３がオン、発光選択用スイッチとなるｐＭＯＳトランジスタＭ４がオフする。また信号Ｐ２がハイレベルになると、ｎＭＯＳトランジスタＭ３に接続される第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ２がオンし、駆動用スイッチとなるｐＭＯＳトランジスタＭ１のゲートがデータ線dataに電気的に接続される。そして、駆動用スイッチとなるｐＭＯＳトランジスタＭ１のゲートに一方の端子が接続されている容量Ｃ１の電圧は、データ線に流れる映像データ電流に基づき電界発光素子（エレクトロルミネッセンス素子）ＥＬを駆動する電流がｐＭＯＳトランジスタＭ１を介して流れるに十分なゲート−ソース電圧に設定される。なお、ｐＭＯＳトランジスタＭ１のソースと容量Ｃ１の他方の端子とはＶccの電圧源に接続されている。次に、信号Ｐ２がロウレベルになると、第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ２がオフし、容量Ｃ１の電圧が保持される。これまでの期間が画素回路の電流設定期間（駆動電流プログラミング期間）である。
【００１６】
その後、行走査信号Ｐ１がロウレベルになると、第１のプログラム用スイッチとなるｎＭＯＳトランジスタＭ３がオフ、発光選択用スイッチとなるｐＭＯＳトランジスタＭ４がオンする。駆動用トランジスタＭ１のゲート電位により電界発光素子ＥＬへの駆動電流の供給が制御され、電界発光素子ＥＬに流れる電流が制御される。電界発光素子ＥＬが発光（黒表示の場合は非発光）している期間が表示期間である。
【００１７】
しかしながら、上記比較例の構成では、データ線data と容量Ｃ１との間に設けられるスイッチがｎＭＯＳトランジスタＭ２，Ｍ３と二つあるため、データ線dataの電位が電源電圧Ｖccよりも低下してしまうことになる。
【００１８】
（比較例２）
図６に示す比較例２の画素回路の構成は、図４に示す比較例１の画素回路の構成と比べて、ｎＭＯＳトランジスタＭ２がデータ線dataとｐＭＯＳトランジスタＭ１のゲート間に設けられている点で異なる。画素回路の駆動方法は比較例１と同様である。
【００１９】
本比較例２では比較例１と比べて、データ線data と容量Ｃ１との間に設けられるスイッチがｎＭＯＳトランジスタＭ２の一つであるため、データ線dataの電位の低下は軽減されるが、データ線dataに二つのｎＭＯＳトランジスタＭ２，Ｍ３のソースが接続されることになるので、データ線の寄生容量が増加し、小電流の電流プログラミング動作が寄生容量の影響を受けて不確実になる可能性がある。
【００２０】
次に本実施形態の画素回路の構成と動作について図１及び図２を用いて説明する。
【００２１】
本実施形態の画素回路は図１に示すように、図４の構成と比べ、データ線dataと駆動トランジスタとなるｐＭＯＳトランジスタＭ１のドレインとの間に、直列接続したｎＭＯＳトランジスタＭ３、Ｍ２を設けている（ｎＭＯＳトランジスタＭ３のソースとｎＭＯＳトランジスタＭ２のドレインを接続し、ｎＭＯＳトランジスタＭ３のドレインをデータ線に接続し、ｎＭＯＳトランジスタＭ２のソースをｐＭＯＳトランジスタＭ１のドレインと接続する）。そしてｎＭＯＳトランジスタＭ３のソースとｎＭＯＳトランジスタＭ２のドレインとをｐＭＯＳトランジスタＭ１のゲートに接続している。
【００２２】
かかる構成とすることで、データ線data と容量Ｃ１との間に設けられるスイッチがｎＭＯＳトランジスタＭ３のひとつであるため、データ線dataの電位の低下は軽減され、電圧降下に伴う消費電流は図４の構成に比べ削減される。また、データ線dataに接続されるのはＭＯＳトランジスタＭ３の一つが接続されることになるのでデータ線の寄生容量が増加の増加を招くこともなく、小電流動作も改善される。
【００２３】
なお、本実施形態では図１に示すように、ｐＭＯＳトランジスタＭ１のゲートに容量Ｃ２を付加し、信号Ｐ３でｐＭＯＳトランジスタＭ１のゲート電位を制御しているが、これは図２に示すように、電流プログラミング期間終了後に信号Ｐ３のレベルを上げて容量Ｃ２を介してｐＭＯＳトランジスタＭ１のゲート電位を所定電圧増加させて黒表示時の駆動電流を低減させ、コントラストを向上させるためである。しかし、コントラスト向上の要請が必ずしも大きくない場合には容量Ｃ２の配置と信号Ｐ３の印加はなくてもよい。
【００２４】
以下、本実施形態の画素回路の動作について図１及び図２を用いて説明する。
【００２５】
データ線dataに接続される画素回路の動作を考えると、信号Ｐ２がハイレベルとなると、発光選択用スイッチとなるｐＭＯＳトランジスタＭ４がオフする。また信号Ｐ３をロウレベルとするとｐＭＯＳトランジスタＭ１のゲート電位が低下する。信号Ｐ２を信号Ｐ１に先だってハイレベルとするのは、ｐＭＯＳトランジスタＭ４、ｎＭＯＳトランジスタＭ２，Ｍ３が同時にオンして電流書き込み動作が不安定になるのを避けるためである。
【００２６】
次に、信号Ｐ１がハイレベルとなると、ｎＭＯＳトランジスタＭ２，Ｍ３がオンし、駆動用スイッチとなるｐＭＯＳトランジスタＭ１のゲートとドレインがデータ線dataに電気的に接続される。そして、駆動用スイッチとなるｐＭＯＳトランジスタＭ１のゲートに一方の端子が接続されている容量Ｃ１の電圧は、データ線に流れる映像データ電流に基づき電界発光素子（エレクトロルミネッセンス素子）ＥＬを駆動する電流がｐＭＯＳトランジスタＭ１を介して流れるに十分なゲート−ソース電圧に設定される。信号Ｐ１がロウレベルになると、ｎＭＯＳトランジスタＭ２，Ｍ３がオフし、容量Ｃ１の電圧が保持される。これまでの期間が画素回路の電流設定期間（駆動電流プログラミング期間）である。なお、信号Ｐ１のハイレベル時の電圧はｎＭＯＳトランジスタＭ２のオン抵抗を低くするために、電源電圧Ｖccよりも高く設定することが望ましい。
【００２７】
その後、行走査信号Ｐ２がロウレベルになると、発光選択用スイッチとなるｐＭＯＳトランジスタＭ４がオンする。駆動用トランジスタＭ１のゲート電位により電界発光素子ＥＬへの駆動電流の供給が制御され、電界発光素子ＥＬに流れる電流が制御される。電界発光素子ＥＬが発光（黒表示の場合は非発光）している期間が表示期間である。上述したように、信号Ｐ３のレベルを上げて容量Ｃ２を介してｐＭＯＳトランジスタＭ１のゲート電位を所定電圧増加させて黒表示時の駆動電流を低減させ、コントラストを向上させる。
容量Ｃ１は容量素子として形成してもよいが、素子として形成しなくとも、ゲート−ソース間に形成される寄生容量（ゲート電極とソース領域との重なり容量等）を用いてもよい。
【００２８】
（第２の実施形態）
本実施形態は本発明に係わる電流プログラミング装置の回路と電界発光素子とで画素回路を構成し、画素回路を一次元状に配列して一次元の発光装置となるスキャナを構成したものである。
実施形態１に示したような画素回路を線状に配して感光体を露光するＯＬＥＤ（有機ＥＬ）スキャナとして用い、図７に示すようにＹｅ（イエロー）、Ｃｙ（シアン）、Ｍｇ（マゼンダ）、ＢＫ（ブラック）の各色の印画データをコントローラＩＣ１２を介して駆動制御信号として４つのＯＬＥＤ（有機ＥＬ）スキャナ１２に入力し、ＯＬＥＤ（有機ＥＬ）スキャナ１２を発光させ、感光ベルト（感光ドラムでもよい）１０を露光する。ＯＬＥＤ（有機ＥＬ）スキャナ１２はＴＦＴ回路基板１３に図１に示すような画素回路を列状に配した画素回路列が設けられ、さらに図３に示したような列電流制御回路、列走査回路が設けられて構成される。ＯＬＥＤ（有機ＥＬ）１４が線状に配置され、線順次画像変調光が感光体ベルト１０を露光する。必要に応じてセルフォックレンズアレイ（ＳＬＡ）等の導光体をＯＬＥＤ（有機ＥＬ）１４と感光体ベルト１０との間に設ける。
上記構成により各色の印画データを移動する感光体ベルトに露光する。感光ベルトは回転して不図示の各色ごとに設けられた現像装置で各色のトナーが付与されて現像され、Ｙｅ，Ｃｙ，Ｍｇ，Ｂｋの順でトナー像が順次紙に転写され、定着装置で定着させる。かかる構成は光プリンタ、イメージセンサと組み合わせた複写機等に用いることができる。
【００２９】
（第３の実施形態）
本発明に係わる電流プログラミング装置はアナログメモリとして用いることができる。図１の画素回路において、電界発光素子ＥＬを設けず、ｐＭＯＳトランジスタＭ４を信号Ｐ１とは別の信号でオン・オフ制御するように単位回路を構成する。かかる構成により、データ電流値に対応する電流をｐＭＯＳトランジスタＭ１のソースゲート電圧として記憶し、ｐＭＯＳトランジスタＭ１から書き込まれた電流を取り出すことで、アナログメモリとして機能する。この単位回路を一次元又は二次元状に配することでアナログラインメモリやアナログフィールドメモリとして用いることができる。
【産業上の利用可能性】
【００３０】
本発明は電界発光素子（ＥＬ素子）やＬＥＤ等の電流駆動型素子を用いたアクティブマトリクス型表示装置、光プリンタ，複写機のスキャナやアナログメモリに用いられるものである。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態に係わる画素回路の一構成例を示す図である。
【図２】図１の画素回路の動作を説明するためのタイミングチャートである。
【図３】本発明に係わるアクティブマトリクス型電界発光表示装置の構成を示す構成図である。
【図４】第１の比較例の画素回路の構成を示す図である。
【図５】図４の画素回路の動作を説明するためのタイミングチャートである。
【図６】第２の比較例の画素回路の構成を示す図である。
【図７】ＯＬＥＤを用いた感光体の露光動作を説明するための図である。
【符号の説明】
【００３２】
１  画素回路部
２  行走査回路
３  列電流制御回路
４  列走査回路
Ｍ１，Ｍ４    ｐＭＯＳトランジスタ
Ｍ２，Ｍ３    ｎＭＯＳトランジスタ
Ｃ１  容量
ＥＬ  電界発光素子
【図１】
2006162773.tif 000003
【図２】
2006162773.tif 000004
【図３】
2006162773.tif 000005
【図４】
2006162773.tif 000006
【図５】
2006162773.tif 000007
【図６】
2006162773.tif 000008
【図７】
2006162773.tif 000009