(57)【要約】【課題】  層間絶縁膜の膜剥がれ及び周辺への銅の拡散を防止しつつ、層間絶縁膜のより一層の低誘電率化を図ることができる半導体装置及びその製造方法を提供するものである。【解決手段】  絶縁性保護膜１０で覆われた基板１０１を形成する工程と、絶縁性保護膜１０上にプラズマＣＶＤ法により形成された絶縁膜で囲まれた第１の多層配線５０１を形成する工程と、第１の多層配線５０１を残して絶縁性保護膜１０上の絶縁膜をすべて除去する工程と、絶縁膜を除去した後の空間に、塗布法により第１の塗布絶縁膜を充填する工程とを有する。【選択図】  図７
2006147877.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性保護膜で覆われた基板と、前記絶縁性保護膜上に形成された多層配線と、前記多層配線の周囲に形成された絶縁膜とを有し、
前記絶縁膜は塗布絶縁膜のみからなることを特徴とする半導体装置。
【請求項２】
前記多層配線は、一体的に形成された接続導体と配線が複数形成されてなり、該一体的に形成された接続導体と配線は、導電膜と該導電膜の周囲を覆う導電性保護膜とにより構成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
絶縁性保護膜で覆われた基板を形成する工程と、
前記絶縁性保護膜上にＣＶＤ法により形成された絶縁膜で囲まれた第１の多層配線を形成する工程と、
前記第１の多層配線を残して前記絶縁性保護膜上の前記絶縁膜をすべて除去する工程と、
前記絶縁膜を除去した後の空間に、塗布法により第１の塗布絶縁膜を充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
前記第１の塗布絶縁膜を充填する工程の後に、
前記第１の多層配線より上に出ている前記第１の塗布絶縁膜を除去し、表面を平坦化する工程と、
前記第１の塗布絶縁膜及び前記第１の多層配線上にＣＶＤ法により形成された絶縁膜で囲まれた、前記第１の多層配線と接続する第２の多層配線を形成する工程とを有することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記第２の多層配線を形成する工程の後に、
前記第１の塗布絶縁膜より上の前記絶縁膜をすべて除去する工程と、
少なくとも前記絶縁膜を除去した後の空間に、塗布法により第２の塗布絶縁膜を充填する工程とを有することを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、銅膜を主とする多層配線を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路では、高集積化及び高速化を図ることがますます要求されてきている。このため、半導体装置の微細化及び配線の多層化とともに、配線抵抗の低減や配線間容量の低減が重要となる。
【０００３】
配線抵抗の低減に関しては、主配線の材料として銅を用いる技術が製品に適用されつつある。また、配線間容量の低減に関しては、比誘電率が小さい材料を用いた層間絶縁膜の形成技術が製品に適用されつつある。このような層間絶縁膜として、有機系低誘電率材料を塗布することにより成膜したものや、プラズマＣＶＤ法によるフッ素を添加した酸化膜がよく知られている。
【０００４】
これら両方の技術を適用した例として、ダマシン或いはデュアルダマシン法がよく知られている。有機系低誘電率材料を用いた塗布成膜技術をダマシン或いはデュアルダマシン法に適用した例では、プラズマＣＶＤ法による酸化膜、有機系低誘電率材料塗布膜、プラズマＣＶＤ法による酸化膜という積層構造を形成し、それぞれの絶縁膜のエッチング選択比を利用して銅膜を埋め込む溝を形成している。そして、バリアメタルを敷いて銅膜を形成した後は、平坦性を維持するため、溝からはみ出ている銅膜等を化学的機械的研磨（ＣＭＰ）により研磨している。さらに、銅膜を溝内に埋め込んだ後は、銅の外部への拡散を防止するため窒化膜で銅膜を被覆している。
【０００５】
一方、フッ素を添加した酸化膜のプラズマＣＶＤ法による形成技術をダマシン或いはデュアルダマシン法に適用した例では、プラズマＣＶＤ法による酸化膜、プラズマＣＶＤ法による窒化膜及び酸化膜という積層構造を形成し、それぞれの絶縁膜のエッチング選択比を利用して銅膜を埋め込む溝を形成している。溝の形成後は、上記と同様にして銅膜を溝内に埋め込み、その後、窒化膜で銅膜を被覆している。
【０００６】
最近では、下記特許文献１乃至３のように、有機系低誘電率材料を塗布することにより成膜した絶縁膜とプラズマＣＶＤによる絶縁膜を併用したものがある。また、下記特許文献４のように、多層配線間にゲル状絶縁材料を充填し、これを乾燥したものを用いた例がある。
【特許文献１】特開２００３−３４７４０１号公報
【特許文献２】特開２００４−７１６２１号公報
【特許文献３】特開平１１−１２６８２０号公報
【特許文献４】特開２００１−１４４０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、層間絶縁膜が有機系低誘電率材料塗布膜を含む場合、より低誘電率化を図るべく有機系低誘電率材料塗布膜を厚く、プラズマＣＶＤ法による酸化膜を薄くすることが望ましい。しかし、プラズマＣＶＤ法による酸化膜を薄くすると、化学的機械的研磨のばらつきにより、ウエファ周辺部では、上部のプラズマＣＶＤ法による酸化膜が過剰に研磨されて、下の有機系低誘電率材料塗布膜が露出する場合がある。この場合、上に窒化膜を形成すると、有機系低誘電率材料塗布膜が窒化膜と接するようになり、このため膜剥がれの原因となる。また、プラズマＣＶＤ法によるフッ素を添加した酸化膜を層間絶縁膜として用いても比誘電率が有機系低誘電率材料塗布膜ほど下がらず、低誘電率化に限界がある。また、有機系低誘電率材料を塗布することにより成膜した絶縁膜とプラズマＣＶＤによる絶縁膜を併用したものでは、層間絶縁膜のより低誘電率化が図られたが、さらにより一層の低誘電率化が望まれる。
【０００８】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、層間絶縁膜の膜剥がれ及び周辺への銅の拡散を防止しつつ、層間絶縁膜のより一層の低誘電率化を図ることができる半導体装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、第１の発明の半導体装置においては、絶縁性保護膜で覆われた基板と、前記絶縁性保護膜上に形成された多層配線と、前記多層配線の周囲に形成された絶縁膜とを有し、前記絶縁膜は塗布絶縁膜のみからなることを特徴としている。
【００１０】
このような構成によれば、窒化膜を用いないでよいため、塗布絶縁膜と窒化膜とが接するという構造を避けることができ、これにより、配線層間の絶縁膜において膜剥がれを防止することができる。また、多層配線の周囲には誘電率の高い窒化膜や酸化膜が存在しないため、配線層間の絶縁膜の低誘電率化を図ることが可能である。この場合、この構成にさらに塗布絶縁膜の材料として低誘電率塗布材料を用いると、多層配線の周囲に形成される絶縁膜は低誘電率を有する塗布絶縁膜のみで構成されることになる。これにより、配線層間の絶縁膜のより一層の低誘電率化を図ることが可能である。
【００１１】
また、第２の発明の半導体装置においては、第１の発明の多層配線は、一体的に形成された接続導体と配線が複数形成されてなり、該一体的に形成された接続導体と配線は、導電膜と該導電膜の周囲を覆う導電性保護膜とにより構成されている。
【００１２】
したがって、多層配線の周囲が塗布絶縁膜のみであっても、多層配線は導電膜の周囲が導電性保護膜により覆われているため、導電膜が例えば銅膜の場合、導電性保護膜として例えばタンタル膜を用いることで、周辺への銅の拡散を防止することができる。
【００１３】
第３の発明の半導体装置の製造方法においては、絶縁性保護膜で覆われた基板を形成する工程と、前記絶縁性保護膜上にＣＶＤ法により形成された絶縁膜で囲まれた第１の多層配線を形成する工程と、前記第１の多層配線を残して前記絶縁性保護膜上の前記絶縁膜をすべて除去する工程と、前記絶縁膜を除去した後の空間に、塗布法により第１の塗布絶縁膜を充填する工程とを有することを特徴としている。
【００１４】
このような半導体装置の製造方法によれば、多層配線の周囲からＣＶＤ法により形成された絶縁膜をすべて除去してもよいため、ＣＶＤ法により形成された絶縁膜の除去作業が容易である。また、ＣＶＤ法により形成された絶縁膜を除去した後の空間に低誘電率を有する絶縁膜を充填するのに塗布法を用いているため、充填作業が容易である。
【００１５】
また、このような半導体装置の製造方法により、上記した半導体装置が作製されるため、その半導体装置においては、層間絶縁膜の膜剥がれ及び周辺への銅の拡散を防止しつつ、層間絶縁膜のより一層の低誘電率化を図ることができる。
【００１６】
さらに、第４の発明の半導体装置の製造方法においては、第３の発明の第１の塗布絶縁膜を充填する工程の後に、第１の多層配線より上に出ている第１の塗布絶縁膜を除去し、表面を平坦化する工程と、第１の塗布絶縁膜及び第１の多層配線上にＣＶＤ法により形成された絶縁膜で囲まれた、第１の多層配線と接続する第２の多層配線を形成する工程とを有している。
【００１７】
この発明は、高速性が要求される信号処理回路と、あまり高速性が要求されない電源回路などとを同一基板上に積層して設ける場合に有効である。例えば、信号処理回路を下層に、電源回路などを上層に積層する。このような場合、この発明の製造方法によって、下層の信号処理回路だけ、多層配線の周囲に塗布絶縁膜を充填した積層構造を形成し、上層の電源回路などでは、例えば、シングルダマシン法或いはデュアルダマシン法により形成したままの、多層配線の周囲がＣＶＤ法により形成された絶縁膜で囲まれた多層配線構造を形成することができる。この場合でも、下層の塗布絶縁膜と接する上層の膜を酸化膜とすることができるので、配線層間の絶縁膜において膜剥がれを防止することができる。
【００１８】
また、第５の発明の半導体装置の製造方法においては、第４の発明の第２の多層配線を形成する工程の後に、第１の塗布絶縁膜より上の前記絶縁膜をすべて除去する工程と、少なくとも絶縁膜を除去した後の空間に、塗布法により第２の塗布絶縁膜を充填する工程とを有している。
【００１９】
積層構造全体に塗布絶縁膜を充填する必要があって、かつ、積層構造の山から谷までかなり深くなるような場合、塗布材料が下の隅々まで行き渡らない恐れがある。このような場合、この発明の製造方法のように、全体に塗布絶縁膜で充填された積層構造を形成する途中で、２度以上に分けて塗布絶縁膜を充填することにより、途中の深さの浅い段階で積層構造に塗布絶縁膜を充填することができるため、途中の積層構造の隅々まで塗布絶縁膜を行きわたらせることができる。従って、このような途中の積層構造を積み上げた全体の積層構造において、積層構造全体にわたって隅々まで塗布絶縁膜を充填することが可能である。
【発明の効果】
【００２０】
以上のように、第１の発明の半導体装置によれば、多層配線の周囲に形成された絶縁膜は塗布絶縁膜のみからなるため、塗布絶縁膜と窒化膜とが接するという構造を避けることができ、これにより、配線層間の絶縁膜において膜剥がれを防止することができる。また、誘電率の高い窒化膜や酸化膜が存在せず、かつ、この構成にさらに塗布絶縁膜の材料として低誘電率塗布材料を用いることができるので、配線層間の絶縁膜のより一層の低誘電率化を図ることが可能である。これにより、配線間容量をより一層低減することができる。
【００２１】
また、第２の発明の半導体装置によれば、第１の発明の多層配線を構成する一体的に形成された接続導体と配線は、導電膜と該導電膜の周囲を覆う導電性保護膜とにより構成されているので、多層配線の周囲が塗布絶縁膜のみであっても、多層配線は導電膜の周囲が導電性保護膜により覆われているため、導電膜が例えば銅膜の場合、導電性保護膜として例えばタンタル膜を用いることで、周辺への銅の拡散を防止することができる。
【００２２】
第３の発明の半導体装置の製造方法によれば、多層配線の周囲からＣＶＤ法により形成された絶縁膜をすべて除去してもよいため、ＣＶＤ法により形成された絶縁膜の除去作業が容易である。また、ＣＶＤ法により形成された絶縁膜を除去した後の空間に低誘電率を有する絶縁膜を充填するのに塗布法を用いているため、充填作業が容易である。
【００２３】
第４の発明の半導体装置の製造方法によれば、下層に塗布絶縁膜を充填した積層構造を形成し、上層にＣＶＤ法により形成された絶縁膜を充填した積層構造を形成しているので、高速性を要求される回路を構成する積層構造と、あまり高速性が要求されない回路を構成する積層構造などとを同一基板上に積層して設ける場合に有効である。
【００２４】
第５の発明の半導体装置の製造方法によれば、全体の積層構造を形成する途中で、２度以上に分けて塗布絶縁膜を充填しているので、積層構造全体の深さが深くなって塗布材料を行き渡らせることが難しくなっても、積層構造全体にわたって隅々まで塗布絶縁膜を充填することが可能である。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（本発明の第１の実施の形態である半導体装置の説明）
図１１は、本発明の第１の実施の形態に係る半導体装置の構成を示す断面図である。
【００２６】
この半導体装置は、図１１に示すように、絶縁性保護膜１０で覆われた基板１０１と、絶縁性保護膜１０上に積層された７層の配線（多層配線）１７、２８、３４、３９、４５、５０、５５と、直近上下の配線１７/２８、２８／３４、３４／３９、３９／４５、４５／５０、５０／５５間を接続する接続導体（プラグ）２７、３３、３８、４４、４９、５４と、７層の配線１７、２８、３４、３９、４５、５０、５５及び接続導体２７、３３、３８、４４、４９、５４の周囲に形成された絶縁膜４０とを備えている。そして、その絶縁膜４０は塗布絶縁膜のみで構成されている。この半導体装置では、第１の多層配線５０１で構成される信号処理回路の積層構造の上に、第２の多層配線５０２で構成される電源回路の積層構造が積層されている構成を有する。
【００２７】
なお、７層の配線１７、２８、３４、３９、４５、５０、５５は、各々、積層方向で異なる層に配置されており、各配線を表示した符号１７、２８、３４、３９、４５、５０、５５は、同じ層にある複数の配線をひとまとめにして表示したものである。
【００２８】
さらに、７層の配線１７、２８、３４、３９、４５、５０、５５上には、配線被覆絶縁膜５６と、その上の引出配線５９とを備え、７層の配線１７、２８、３４、３９、４５、５０、５５と引出配線５９とは配線被覆絶縁膜５６に埋め込まれた接続導体５８により接続されている。引出配線５９は組み立て用ワイヤが接続されるワイヤ接続部６２を除き、カバー絶縁膜６０、６１で被覆されている。配線被覆絶縁膜５６は、プラズマＣＶＤ法により形成されたシリコン酸化膜からなり、カバー絶縁膜６０、６１はそれぞれ、プラズマＣＶＤ法により形成されたシリコン酸化膜、シリコン窒化膜からなる。また、接続導体５８は、タンタル膜とＴｉＮ膜との２層のグルーレイヤ（密着層）５８ａと、タングステン膜からなる主導電膜５８ｂとで構成されている。引出配線５９は、タンタル膜５９ａとＴｉＮ膜５９ｂとＡｌＣｕ膜５９ｃとＴｉＮ膜５９ｄとで構成されている。
【００２９】
７層の配線１７、２８、３４、３９、４５、５０、５５、及び配線１７、２８、３４、３９、４５、５０、５５間を接続する接続導体２７、３３、３８、４４、４９、５４のうち、最下部の配線１７は配線単独で構成されており、銅膜（導電膜）１７ｂと銅膜１７ｂの周囲を覆うタンタル膜（導電性保護膜）１７ａ／１７ｃとで構成されている。一方、接続導体２７、３３、３８、４４、４９、５４と配線２８、３４、３９、４５、５０、５５とは一体的に形成されており、銅膜（導電膜）２６ｂと、銅膜２６ｂの周囲を覆うタンタル膜（導電性保護膜）２６ａ／２６ｃとで構成されている。これらの配線２８、３４、３９、４５、５０、５５及び接続導体２７、３３、３８、４４、４９、５４はデュアルダマシン法により形成されている。なお、図面上、配線２８及び接続導体２７で代表して銅膜（導電膜）２６ｂと、銅膜２６ｂの周囲を覆うタンタル膜（導電性保護膜）２６ａ／２６ｃとに符号を付しているが、他の配線３４、３９、４５、５０、５５と接続導体３３、３８、４４、４９、５４についても同様な構成となっている。
【００３０】
また、７層の配線１７、２８、３４、３９、４５、５０、５５及び接続導体２７、３３、３８、４４、４９、５４の周囲に形成された塗布絶縁膜４０は、例えば、ＳiＬＫ（商品名：ダウケミカル製）のような有機系低誘電率材料を塗布することにより形成される。なお、低誘電率とは、比誘電率が３以下のものをいうものとする。
【００３１】
絶縁性保護膜１０で覆われた基板１０１は、シリコン基板（半導体基板）１上に形成された複数のトランジスタと、トランジスタを被覆する絶縁膜８、９及びその上に形成された絶縁性保護膜１０と、トランジスタと絶縁性保護膜１０上の配線１７とを接続する接続導体１３とを備えている。各トランジスタは、半導体基板１上にゲート絶縁膜５を介して形成されたゲート電極６と、ゲート電極６の側壁に形成されたシリコン酸化膜からなるサイドウォール７と、ゲート電極６の両側の半導体基板１に形成されたソース／ドレイン領域３と、ソース／ドレイン領域３表層に形成されたＣｏシリサイド層４ａとで構成される。各トランジスタは、シリコン基板１に形成されたシリコン酸化膜などの絶縁膜が埋め込まれた分離溝２により分離されている。また、トランジスタを被覆する絶縁膜８、９はプラズマＣＶＤ法により形成された、シリコン窒化膜８とその上のシリコン酸化膜９とからなる。絶縁膜８、９上の絶縁性保護膜１０はプラズマＣＶＤ法により形成されたシリコン窒化膜からなる。接続導体１３は、トランジスタのソース／ドレイン領域３上の絶縁膜８、９及び絶縁性保護膜１０に形成されたコンタクトホール１２内にＴｉ膜及びＴｉＮ膜の２層構造のグルーレイヤ（密着層）１３ａとその上のタングステン膜１３ｂとが埋め込まれて形成されている。接続導体１３は、トランジスタのソース／ドレイン領域３と絶縁性保護膜１０上の配線１０とを接続している。
【００３２】
以上のように、本発明の第１の実施の形態の半導体装置においては、７層の配線１７、２８、３４、３９、４５、５０、５５及び接続導体２７、３３、３８、４４、４９、５４の周囲に形成された絶縁膜４０は低誘電率を有する塗布絶縁膜のみからなる。
【００３３】
窒化膜を用いないでよいため、塗布絶縁膜４０と窒化膜とが接するという構造を避けることができ、これにより、配線層間の絶縁膜において膜剥がれを防止することができる。また、多層配線５０１、５０２の周囲には誘電率の高い窒化膜や酸化膜が存在しないため、配線層間の絶縁膜の低誘電率化を図ることが可能である。この場合、この構成にさらに塗布絶縁膜４０の材料として低誘電率塗布材料を用いているので、多層配線５０１の周囲に形成される絶縁膜は低誘電率を有する塗布絶縁膜４０のみで構成されることになる。これにより、配線層間の絶縁膜のより一層の低誘電率化を図ることが可能である。
【００３４】
また、多層配線５０１、５０２は、単独の配線１７と、一体的に形成された接続導体２７、３３、３８、４４、４９、５４及び配線２８、３４、３９、４５、５０、５５とで構成され、単独の配線１７と、一体的に形成された接続導体２７、３３、３８、４４、４９、５４及び配線２８、３４、３９、４５、５０、５５とはそれぞれ、銅膜１７ｂ、２６ｂと銅膜１７ｂ、２６ｂの周囲を覆うタンタル膜（導電性保護膜）１７ａ、１７ｃ、２６ａ、２６ｃとにより構成されている。
【００３５】
したがって、多層配線５０１、５０２の周囲が塗布絶縁膜４０のみであっても、多層配線５０１、５０２は銅膜１７ｂ、２６ｂの周囲がタンタル膜１７ａ、１７ｃ、２６ａ、２６ｃにより覆われているため、周辺への銅の拡散を防止することができる。
（本発明の第２の実施の形態である半導体装置の製造方法の説明）
次に、上記半導体装置を作製するための、本発明の第２の実施の形態である半導体装置の製造方法について以下に説明する。
【００３６】
最初に、図２（ｂ）に示すような絶縁性保護膜１０で覆われた基板１０１を形成する。その形成方法について、以下に、図１（ａ）乃至図２（ｂ）を参照して詳しく説明する。
【００３７】
そのような基板を形成する方法においては、まず、図１（ａ）に示すように、シリコン基板（半導体基板）１に素子分離用の溝を形成し、シリコン酸化膜などの絶縁膜を埋め込み、分離溝２を形成する。続いて、シリコン基板１上にゲート絶縁膜５となるシリコン酸化膜とその上のゲート電極６となるポリシリコン膜とを形成する。次いで、フォトリソグラフィー技術を用いてポリシリコン膜をパターニングし、ゲート電極６を形成する。
【００３８】
次いで、ゲート電極６をマスクとしてイオン注入し、ゲート電極６両側のシリコン基板１表層に浅い低濃度不純物領域を形成する。次いで、ゲート電極６を被覆するシリコン酸化膜を形成した後、異方性エッチングし、ゲート電極６の側壁にサイドウォール７を形成する。続いて、ゲート電極６及びサイドウォール７をマスクとしてイオン注入し、両サイドウォール７外側のシリコン基板１表層に深い高濃度不純物領域を形成する。これにより、ゲート電極６両側のシリコン基板１表層に、ゲート電極６に隣接する領域が浅い低濃度不純物領域となっているＬＤＤ(Low Doped Drain)構造のソース／ドレイン領域３が形成される。
【００３９】
次に、全面にコバルト（Ｃｏ）膜を形成して熱処理を行い、シリコンとＣｏとが接触しているソース／ドレイン領域３の表層にコバルトシリサイド（ＣｏＳｉ）層４ａを形成する。なお、このとき、ゲート電極６の頂部にもコバルトシリサイド（ＣｏＳｉ）層４ｂが形成される。
【００４０】
次いで、シリコン基板１の全面にプラズマＣＶＤ法により膜厚５０ｎｍのシリコン窒化膜８を形成し、シリコン窒化膜８によりゲート電極６及びソース／ドレイン領域３を被覆する。
【００４１】
次に、図１（ｂ）に示すように、シリコン窒化膜８上に、プラズマＣＶＤ法により膜厚９５０ｎｍのシリコン酸化膜９を形成する。続いて、化学的機械的研磨（ＣＭＰ）法によりシリコン酸化膜９を３５０ｎｍ程度研磨し、シリコン酸化膜９表面を平坦化する。次に、図１（ｃ）に示すように、平坦化されたシリコン酸化膜９上に、プラズマＣＶＤ法により膜厚１００ｎｍのシリコン窒化膜（絶縁性保護膜）１０を形成する。
【００４２】
次に、図２（ａ）に示すように、シリコン窒化膜１０上にレジスト膜１１を形成した後、フォトリソグラフィー技術により、コンタクトホールを形成すべき領域に開口１１ａを形成する。
【００４３】
次に、レジスト膜１１の開口１１ａを通してシリコン窒化膜１０、シリコン酸化膜９及びシリコン窒化膜８を順次エッチングして除去し、トランジスタのソース／ドレイン領域３上にコンタクトホール１２を形成する。シリコン酸化膜９のエッチング条件Ia又はIb、及びシリコン窒化膜８、１０のエッチング条件IIはそれぞれ以下の通りである。平行平板型のプラズマエッチング装置を用いる。
（エッチング条件Ia）
（ｉ）エッチングガス条件
Ｃ4Ｆ8ガス流量：２０ sccm
Ａｒガス流量：４００ sccm
Ｏ2ガス流量：５ sccm
ＣＯガス流量：７５ sccm
ガス圧力：３．９９Pa（３０mTorr）
（ii）プラズマ化条件
電極間隔：２０mm
上部電極印加電力(f:27MHz)：１０００W（３．１８W/cm2）
下部電極印加電力(f:2MHz)：１０００W（３．１８W/cm2）
（エッチング条件Ib）
（ｉ）エッチングガス条件
ＣＦ4ガス流量：７５ sccm
Ａｒガス流量：４００ sccm
Ｏ2ガス流量：１０ sccm
ガス圧力：３．９９Pa（３０mTorr）
（ii）プラズマ化条件
電極間隔：３０mm
上部電極印加電力(f:27MHz)：１０００W（３．１８W/cm2）
下部電極印加電力(f:2MHz)：１０００W（３．１８W/cm2）
（エッチング条件II）
（ｉ）エッチングガス条件
ＣＨＦ3ガス流量：４０ sccm
Ｏ2ガス流量：１２０ sccm
ガス圧力：１３．３３Pa（１００mTorr）
（ii）プラズマ化条件
電極間隔：２７mm
上部電極印加電力(f:13.56MHz)：２５０Ｗ（０．８０W/cm2）
次いで、コンタクトホール１２を被覆して膜厚１０ｎｍのＴｉ膜及び膜厚２０ｎｍのＴｉＮ膜の２層構造のグルーレイヤ（密着層）１３ａと、その上の膜厚３００ｎｍのタングステン膜１３ｂとを形成する。続いて、コンタクトホール１２から出ているタングステン膜１３ｂとグルーレイヤ１３ａとをＣＭＰ法により研磨して除去し、基板表面を平坦化する。これにより、コンタクトホール１２内にトランジスタのソース／ドレイン領域３とシリコン窒化膜（絶縁性保護膜）１０上の配線とを接続する接続導体１３が形成される。
【００４４】
以上により、図２（ｂ）に示すようなシリコン窒化膜からなる絶縁性保護膜１０で覆われた基板１０１が形成される。
【００４５】
次に、図４（ａ）に示すような第１の配線１７が形成されるまでを、図２（ｃ）乃至図４（ａ）を参照して詳しく説明する。
【００４６】
まず、図２（ｃ）に示すように、絶縁性保護膜１０上に、プラズマＣＶＤ法により膜厚４００ｎｍのシリコン酸化膜（配線埋込絶縁膜）１４を形成する。続いて、シリコン酸化膜１４上にレジスト膜１５を形成した後、フォトリソグラフィー技術により、第１の配線を形成すべき領域のレジスト膜１５に開口１５ａを形成する。続いて、図３（ａ）に示すように、レジスト膜１５の開口１５ａを通してシリコン酸化膜１４をエッチングし、シリコン酸化膜１４に配線溝１６を形成する。その配線溝１６の底部に接続導体１３の頂部が露出する。続いて、レジスト膜１５を除去した後、配線溝１６を覆うようにシリコン酸化膜１４上にバリアメタルとして膜厚１５ｎｍのタンタル膜１７ａを形成する。続いて、タンタル膜１７ａ上にスパッタ法により膜厚１３０ｎｍの銅シード層を形成した後、銅シード層上にメッキ法により膜厚９７０ｎｍの銅膜（導電膜）１７ｂを形成する。なお、銅シード層は銅膜（導電膜）１７ｂに含めて表示している。続いて、図３（ｂ）に示すように、配線溝１６から突出する部分及びその配線溝１６周囲のシリコン酸化膜１４上に延在する部分の銅膜１７ｂ及びタンタル膜１７ａを、ＣＭＰ法により除去して基板表面を平坦化する。次いで、図３（ｃ）に示すように、塩酸などを用いて配線溝１６内の銅膜１７ｂ表層を膜厚５ｎｍ程度エッチングして除去し、凹部１８を形成した後、全面に膜厚１５ｎｍのタンタル膜を形成する。続いて、凹部１８から突出する部分及びその配線溝１６周囲のシリコン酸化膜１４上に延在するタンタル膜を、ＣＭＰ法により、除去して基板表面を平坦化する。これにより、凹部１８内にタンタル膜１７ｃが埋め込まれ、銅膜１７ｂの全周囲はタンタル膜（導電性保護膜）１７ａ、１７ｃによって被覆される。
【００４７】
以上により、図４（ａ）に示すような第１の配線１７が形成される。
【００４８】
次に、図６（ｃ）に示すような第２の配線２８が形成されるまでを、図４（ｂ）乃至図６（ｃ）を参照して詳しく説明する。
【００４９】
まず、図４（ｂ）に示すように、プラズマＣＶＤ法により、膜厚４００ｎｍのシリコン酸化膜（接続導体埋込絶縁膜）１９と、膜厚５０ｎｍのシリコン窒化膜（エッチングストッパ膜）２０と、膜厚４００ｎｍのシリコン酸化膜（配線埋込絶縁膜）２１を形成する。次いで、図４（ｃ）に示すように、シリコン酸化膜（配線埋込絶縁膜）２１上にレジスト膜２２を形成した後、フォトリソグラフィー技術により、第１の配線１７と第２の配線とを接続する接続導体を形成すべき領域のレジスト膜２２に開口２２ａを形成する。続いて、レジスト膜２２の開口２２ａを通してシリコン酸化膜２１、シリコン窒化膜２０及びシリコン酸化膜１９をエッチングして除去し、シリコン酸化膜１９に接続導体溝２３を形成する。その接続導体溝２３の底部に第１の配線１７が露出する。
【００５０】
次いで、図５（ａ）に示すように、レジスト膜２２を除去した後、全面に新たなレジスト膜２４を形成する。次いで、図５（ｂ）に示すように、フォトリソグラフィー技術により、レジスト膜２４を接続導体溝２３を充填するとともに、第２の配線を形成すべき領域のレジスト膜２４に開口２４ａを形成する。このとき、接続導体溝２３にもレジスト膜２４が残る。続いて、図５（ｃ）に示すように、レジスト膜２４の開口２４ａを通してシリコン酸化膜２１をエッチングし、配線溝２５を形成する。このとき、シリコン窒化膜２０がエッチングストッパとして機能する。
【００５１】
次いで、レジスト膜２４を除去した後、図６（ａ）に示すように、配線溝２５を覆うようにバリアメタルとして膜厚１５ｎｍのタンタル膜２６ａを形成する。続いて、膜厚１３０ｎｍの銅シード層を形成した後、銅シード層上にメッキ法により膜厚９７０ｎｍの銅膜（導電膜）２６ｂを形成する。続いて、配線溝２５から突出する部分及びその配線溝２５周囲のシリコン酸化膜２１上に延在する銅膜２６ｂ及びタンタル膜２６ａを、ＣＭＰ法により、除去して基板表面を平坦化する。次いで、図６（ｂ）に示すように、配線溝２５内の銅膜２６ｂ表層を膜厚５ｎｍ程度エッチングして除去し、凹部２９を形成した後、全面に膜厚１５ｎｍのタンタル膜を形成する。続いて、凹部２９から突出する部分及びその配線溝２５周囲のシリコン酸化膜２１上に延在するタンタル膜を、ＣＭＰ法により、除去して基板表面を平坦化する。これにより、凹部２９内にタンタル膜２６ｃが埋め込まれ、銅膜２６ｂの全周囲はタンタル膜（導電性保護膜）２６ａ、２６ｃによって被覆される。
【００５２】
以上により、図６（ｃ）に示すような第２の配線２８が形成される。
【００５３】
次に、図８（ｂ）に示すような第４の配線層３９が形成されるまでを、図７（ａ）乃至図８（ｂ）を参照して詳しく説明する。
【００５４】
まず、図７（ａ）に示すように、第２の配線層２８を形成したのと同様な方法及び条件で、第３の配線３４及び第２の配線２８と第３の配線３４とを接続する接続導体３３と、第４の配線３９及び第３の配線３４と第４の配線３９とを接続する接続導体３８とを形成する。トップレイヤ表面はＣＭＰにより平坦化される。なお、図中、符号３０／３５、３１／３６、３２／３７はそれぞれ、膜厚４００ｎｍのシリコン酸化膜（接続導体埋込絶縁膜）、膜厚５０ｎｍのシリコン窒化膜（エッチングストッパ膜）、膜厚４００ｎｍのシリコン酸化膜（配線埋込絶縁膜）である。以上の４層までの配線１７、２８、３４、３９及び接続導体２７、３３、３８で構成される第１の多層配線５０１が信号処理回路を構成する。
【００５５】
次いで、図７（ｂ）に示すように、絶縁性保護膜１０より上の絶縁膜をすべてプラズマエッチングにより除去する。シリコン酸化膜に対しては前述のエッチング条件Ia又はIbを用い、シリコン窒化膜に対しては前述のエッチング条件IIを用いる。
次いで、図８（ａ）に示すように、回転塗布法によりＳiＬＫ（有機系低誘電率材料）よりなるＳＯＧを塗布して、配線及び接続導体の周囲に充填する。この場合、塗布は以下のように行う。まず、回転速度５０rpmにて０．６秒間に２ｃｃ滴下し、次いで、回転速度４８００rpmで０．６秒間に２ｃｃ滴下した後、回転速度２９００rpmで１８秒間回転させてＳＯＧ膜を形成する。続いて、形成されたＳＯＧ膜をキュアして乾燥するとともに、固化させる。キュアは、以下のように行う。３００℃の恒温槽中に基板を入れ、２０分かけて４００℃まで昇温した後、４００℃で３０分間の熱処理を行う。次いで、第４の配線３９上に突出しているＳＯＧ膜４０ａをエッチバックすることにより除去する。ＳＯＧ膜４０ａのエッチバックの条件は以下のエッチング条件IIIの通りである。
（エッチング条件III）
（ｉ）エッチングガス条件
ＣＨＦ3ガス流量：６０ sccm
ＣＦ4ガス流量：６０ sccm
Ａｒガス流量：１０００ sccm
ガス圧力：２２６．６１Pa（１７００mTorr）
（ii）プラズマ化条件
電極間隔：１０mm
印加電力(f:13.56MHz)：１１００W（３．５０W/cm2）
以上により、図８（ｂ）に示すように、絶縁性保護膜１０で覆われた基板１０１上に、塗布絶縁膜４０ａで周囲を囲まれた第１の多層配線５０１で構成される信号処理回路の積層構造が形成される。
【００５６】
次に、図１１に示すような最終的な半導体装置が形成されるまでを、図９乃至図１１を参照して詳しく説明する。
【００５７】
まず、図９に示すように、図８（ｂ）の第４の配線３９の上に、第２の配線２８を形成したのと同じ方法及び条件で、第５の配線４５と、第４の配線３９と第５の配線４５とを接続する接続導体４４とを形成し、その上に第６の配線５０と、第５の配線４５と第６の配線５０とを接続する接続導体４９とを形成し、さらにその上に第７の配線５５と、第６の配線５０と第７の配線５５とを接続する接続導体５４とを形成する。以上の５層から７層までの配線４５、５０、５５及び接続導体４４、４９、５４で構成される第２の多層配線５０１が電源回路を構成する。図中、符号４１、４６、５１はそれぞれ、膜厚４００ｎｍのシリコン酸化膜（接続導体埋込絶縁膜）であり、符号４２、４７、５２はそれぞれ、膜厚５０ｎｍのシリコン窒化膜（エッチングストッパ膜）であり、符号４３、４８、５３はそれぞれ、膜厚４００ｎｍのシリコン酸化膜（配線埋込絶縁膜）である。３層ずつそれぞれ、層間絶縁膜１０５、１０６、１０７を構成する。
【００５８】
次いで、塗布絶縁膜４０ａより上のプラズマＣＶＤにより形成した絶縁膜をすべてエッチングにより除去する。シリコン酸化膜４１、４３、４６、４８、５１、５３に対しては前述のエッチング条件Ia又はIbを用い、シリコン窒化膜４２、４７、５２に対しては前述のエッチング条件IIを用いる。次いで、図１０に示すように、回転塗布法により前述した材料と同じ材料のＳＯＧを前述した条件と同じ条件で塗布して、配線４５、５０、５５及び接続導体４４、４９、５４の周囲に充填する。続いて、充填したＳＯＧ膜４０ｂを前述した条件と同じ条件でキュアして乾燥するとともに、固化させる。次いで、第７の配線５５上に突出しているＳＯＧ膜４０ｂをエッチバックすることにより除去する。エッチバックの条件は上記したエッチング条件IIIと同一とする。以上により、図１０に示すように、塗布絶縁膜４０ａ上に、塗布絶縁膜４０ｂで周囲を囲まれた第２の多層配線５０２で構成される電源回路の積層構造が形成される。
【００５９】
次に、図１１に示すように、塗布絶縁膜４０ｂ及び第７の配線５５上に、プラズマＣＶＤ法により、膜厚７５０ｎｍのシリコン酸化膜（接続導体埋込絶縁膜）５６を形成する。次いで、そのシリコン酸化膜５６上にレジスト膜を形成した後、フォトリソグラフィー技術により、第７の配線５５とさらに上に形成される引出配線５９とを接続する接続導体５８を形成すべき領域のレジスト膜に開口を形成する。続いて、レジスト膜の開口を通してシリコン酸化膜５６をエッチングして除去し、第７の配線５５上のシリコン酸化膜５６に接続導体溝５７を形成する。接続導体溝５７の底部に第７の配線５５の表面が露出する。なお、この場合、シリコン酸化膜（接続導体埋込絶縁膜）５６を膜厚１０００ｎｍ程度に厚く形成し、ＣＭＰで研磨して残膜厚が７５０ｎｍになるようにしてもよい。
次いで、第７の配線５５の表面に対してアルゴン（Ａｒ）を用いたプラズマ処理を行う。このとき、膜厚２５ｎｍの熱酸化膜をエッチングするような条件に設定する。これにより、第７の配線５５の表面に形成された自然酸化膜などが除去され、金属同士の接触性が改善される。その後、接続導体溝５７内に、膜厚２５ｎｍのＴａ膜及び膜厚７５ｎｍのＴｉＮ膜の２層構造のグルーレイヤ（密着層）５８ａとその上の膜厚３００ｎｍのタングステン膜５８ｂとを埋め込み、ＣＭＰ法などによりその表面を平坦化する。これにより、接続導体５８が形成される。
【００６０】
次に、その露出した接続導体５８の表面に対して、第７の配線５５の表面に対して行ったのと同じアルゴン（Ａｒ）を用いたプラズマ処理を行う。この場合、膜厚１０ｎｍの熱酸化膜をエッチングするような条件に設定する。
【００６１】
次いで、スパッタ法により、膜厚６０ｎｍのＴｉ膜５９ａと、膜厚３０ｎｍのＴｉＮ膜５９ｂと、膜厚１０００ｎｍのＡｌＣｕ（Ｃｕ濃度０．５％）膜５９ｃと、膜厚７０ｎｍのＴｉＮ膜５９ｄとの順に、積層成長する。次いで、フォトリソグラフィー技術により、パターニングし、接続導体５８と接続する引出配線５９を形成する。
【００６２】
次いで、プラズマＣＶＤ法により、膜厚７００ｎｍのシリコン酸化膜６０と、膜厚５００ｎｍのシリコン窒化膜６１とを形成する。この場合、シリコン酸化膜６０を形成するためのプラズマＣＶＤ法にＨＤＰ(High Density Plasma)を用いることが好ましい。
【００６３】
その後、シリコン窒化膜６１上にレジスト膜を形成した後、フォトリソグラフィー技術により、組み立て用のワイヤ接続部６２を形成すべき領域のレジスト膜に開口を形成する。次いで、レジスト膜の開口を通してシリコン窒化膜６１及びシリコン酸化膜６０をエッチングして除去し、ワイヤ接続部６２のコンタクトホールを形成する。さらに、このコンタクトホールからＡｌＣｕ膜５９ｃを被覆するＴｉＮ膜５９ｄをエッチングして除去し、ＡｌＣｕ膜５９ｃを露出させる。以上により、半導体装置が完成する。
【００６４】
以上のように、第２の実施の形態である半導体装置の製造方法においては、プラズマＣＶＤ法により成膜した絶縁膜を用いてデュアルダマシン法により、導電膜と、導電膜の周囲を覆う導電性保護膜とで構成される配線或いはそれに加えて配線同士の接続導体を形成した後、配線或いはそれに加えて接続導体の周囲からプラズマＣＶＤ法により成膜した絶縁膜をすべて除去して、その除去した後の空間に塗布絶縁膜を充填している。
【００６５】
このような半導体装置の製造方法によれば、配線或いはそれに加えて接続導体の周囲からプラズマＣＶＤ法により成膜した絶縁膜をすべて除去してもよいため、プラズマＣＶＤ法により成膜した絶縁膜の除去作業が容易である。また、プラズマＣＶＤ法により形成された絶縁膜を除去した後の空間に絶縁膜を充填するのに塗布法を用いているため、充填作業が容易である。
【００６６】
また、全体の積層構造を形成する途中で、２度以上に分けて塗布絶縁膜４０ａ，４０ｂを充填しているので、積層構造全体の深さが深くなって塗布材料を行き渡らせることが難しくなっても、積層構造全体にわたって隅々まで塗布絶縁膜４０を充填することが可能である。
【００６７】
さらに、このような半導体装置の製造方法により、第１の実施の形態の半導体装置が作製されるため、その半導体装置においては、層間絶縁膜の膜剥がれ及び周辺への銅の拡散を防止しつつ、層間絶縁膜のより一層の低誘電率化を図ることができる。
（本発明の第３の実施の形態である半導体装置の説明）
次に、この発明の第３の実施の形態である他の半導体装置について図１２を参照して説明する。図１２はこの発明の第３の実施の形態である他の半導体装置及びその製造方法を示す断面図である。なお、説明の便宜のため、上記で説明した図９、図１１も参照する。
【００６８】
本発明の第２の実施の形態では、図１１に示すように、絶縁性保護膜１０より上のプラズマＣＶＤ法による絶縁膜をすべて除去して、第７の配線５５まで配線及び接続導体の周囲をすべて塗布絶縁膜４０で充填しているが、この発明の第３の実施の形態では、図１２に示すように、第４の配線３９より上の絶縁膜をプラズマＣＶＤ法による絶縁膜としていることが異なる。
【００６９】
この構成は、高速性を要求される回路を構成する積層構造と、あまり高速性が要求されない回路を構成する積層構造などとを同一基板上に積層して設ける場合に特に有効である。第４の配線３９を含むそれより下層の配線３９、３４、２８、１７及び接続導体３８、３３、２７が高速性を要求される信号処理回路５０１を構成する積層構造であり、第４の配線３９より上層の配線４５、５０、５５及び接続導体４４、４９、５４があまり高速性を要求されない電源回路５０２を構成する積層構造である場合が該当する。
【００７０】
この半導体装置を作成する場合、第２の実施の形態における図９の工程の後、図１２に示すように、配線埋込絶縁膜５３及び第７の配線５５上に、直に、プラズマＣＶＤ法により、シリコン酸化膜５６を形成する。この工程以降は、第２の実施の形態における図１１の構造を作成する工程と同一である。図中、図９及び図１１の符号と同じ符号は図９及び図１１と同じものを示している。
【００７１】
この場合でも、下層の塗布絶縁膜４０ａと接する上層の膜４１を酸化膜とすることができるので、配線層間の絶縁膜において膜剥がれを防止することができる。
【００７２】
以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。
【００７３】
例えば、上記実施の形態では、接続導体埋込絶縁膜１９、３０、３５、４１、４６、５１及び配線埋込絶縁膜２１、３２、３７、４３、４８、５３としてシリコン酸化膜を用い、エッチングストッパ膜２０、３１、３６、４２、４７、５２としてシリコン窒化膜を用いているが、反対に、接続導体埋込絶縁膜及び配線埋込絶縁膜としてシリコン窒化膜を用い、エッチングストッパ膜としてシリコン酸化膜を用いてもよい。
【００７４】
また、配線層間の絶縁膜をエッチングする方法としてドライエッチングを用いているが、ウエットエッチングを用いてもよい。
【００７５】
また、塗布絶縁膜の材料として、ＳiＬＫのような有機系低誘電率材料を用いているが、無機系低誘電率材料を用いてもよい。また、３以下の比誘電率を有する低誘電率材料を用いているが、３以上の比誘電率を有する塗布材料を用いてもよい。
【００７６】
また、多層配線を形成するため、デュアルダマシン法を用いているが、シングルダマシン法を用いてもよい。
【００７７】
また、配線に関し、導電膜の材料として銅を用いているが、他の金属、例えば高融点金属などを用いてもよい。また、導電性保護膜の材料としてタンタルを用いているが、他の金属、例えば他の高融点金属などを用いてもよい。さらに、場合により、導電性保護膜を有しなくてもよい。
【００７８】
以上説明した実施の形態より導き出される特徴を以下に付記する。
（付記１）絶縁性保護膜で覆われた基板と、前記絶縁性保護膜上に形成された多層配線と、前記多層配線の周囲に形成された絶縁膜とを有し、前記絶縁膜は塗布絶縁膜のみからなることを特徴とする半導体装置。
（付記２）前記多層配線は、一体的に形成された接続導体と配線が複数形成されてなり、該一体的に形成された接続導体と配線は、導電膜と該導電膜の周囲を覆う導電性保護膜とにより構成されていることを特徴とする付記１記載の半導体装置。
（付記３）前記導電膜は銅膜であることを特徴とする付記２記載の半導体装置。
（付記４）前記導電性保護膜はタンタル膜であることを特徴とする付記３記載の半導体装置。
（付記５）前記塗布絶縁膜は、低誘電率を有する有機系塗布材料或いは無機系塗布材料を塗布することにより形成したものであることを特徴とする付記１乃至４のいずれか一に記載の半導体装置。
（付記６）前記絶縁性保護膜で覆われた基板は、半導体基板に形成されたトランジスタと、該トランジスタを被覆する絶縁膜及びその上に形成された前記絶縁性保護膜と、該絶縁膜及び絶縁性保護膜に埋め込まれ、前記トランジスタと前記多層配線とを接続する接続導体とを備えていることを特徴とする付記１乃至５のいずれか一に記載の半導体装置。
（付記７）絶縁性保護膜で覆われた基板を形成する工程と、前記絶縁性保護膜上にＣＶＤ法により形成された絶縁膜で囲まれた第１の多層配線を形成する工程と、前記第１の多層配線を残して前記絶縁性保護膜上の前記絶縁膜をすべて除去する工程と、前記絶縁膜を除去した後の空間に、塗布法により第１の塗布絶縁膜を充填する工程とを有することを特徴とする半導体装置の製造方法。
（付記８）前記絶縁性保護膜上にＣＶＤ法により形成された絶縁膜で囲まれた第１の多層配線を形成する工程は、前記絶縁性保護膜上にＣＶＤ法により第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜に溝或いは開口を形成し、該溝又は開口内に第１の配線を形成する工程と、ＣＶＤ法により第２の層間絶縁膜を形成する段階と、前記第２の層間絶縁膜に下の配線に達する開口を形成し、該開口内に前記下の配線に接続する接続導体、及び該接続導体と接続する第２の配線を形成する段階とを繰り返し、前記第１の層間絶縁膜及び前記第１の配線上に該第１の配線と接続する１以上の配線を形成する工程とを有することを特徴とする付記７記載の半導体装置の製造方法。
（付記９）前記第２の層間絶縁膜は、少なくとも下部絶縁膜、エッチングストッパ膜及び上部絶縁膜で構成され、前記第２の層間絶縁膜に下の配線に達する開口を形成し、該開口内に前記下の配線に接続する接続導体、及び該接続導体と接続する第２の配線を形成する段階は、前記第２の層間絶縁膜を選択的にエッチングし、前記第１の配線に達する第１の開口を形成する段階と、前記第２の層間絶縁膜において、前記エッチングストッパ膜まで前記上部絶縁膜を選択的にエッチングし、該上部絶縁膜に、該第１の開口よりも大きく、かつ前記第１の開口と接続する第２の開口を形成する段階と、前記第１及び第２の開口内にそれぞれ、前記第１の配線と接続する接続導体及び第２の配線を形成する段階とを有することを特徴とする付記８記載の半導体装置の製造方法。
（付記１０）前記下部絶縁膜及び上部絶縁膜はシリコン酸化膜であり、前記エッチングストッパ膜はシリコン窒化膜であることを特徴とする付記９記載の半導体装置の製造方法。
（付記１１）前記第１の配線を形成する工程は、前記溝或いは開口の側壁及び底部を覆う下部導電性保護膜を前記第１の層間絶縁膜上に形成する工程と、前記下部導電性保護膜上に導電膜を形成する工程と、前記溝或いは開口から突出している前記導電膜及び下部導電性保護膜を研磨して除去し、前記溝或いは開口内に前記導電膜及び下部導電性保護膜を埋め込む工程と、前記導電膜の表層を選択的にエッチングし、凹部を形成する工程と、前記導電膜の凹部を覆う上部導電性保護膜を形成する工程と、前記導電膜の凹部から突出している上部導電性保護膜を研磨して除去する工程とを有することを特徴とする付記８記載の半導体装置の製造方法。
（付記１２）前記接続導体及び第２の配線を形成する工程は、前記第１及び第２の開口の側壁及び底部を覆う下部導電性保護膜を形成する工程と、前記下部導電性保護膜上に導電膜を形成する工程と、前記第１及び第２の開口から突出している前記導電膜及び下部導電性保護膜を研磨して除去し、前記第１及び第２の開口内に前記導電膜及び下部導電性保護膜を埋め込む工程と、前記導電膜の表層を選択的にエッチングし、凹部を形成する工程と、
前記導電膜の凹部を覆う上部導電性保護膜を形成する工程と、前記導電膜の凹部から突出している上部導電性保護膜を研磨して除去する工程を有することを特徴とする付記８記載の半導体装置の製造方法。
（付記１３）前記導電性保護膜はタンタル膜であることを特徴とする付記１１又は１２のいずれか一に記載の半導体装置の製造方法。
（付記１４）前記第１の塗布絶縁膜を充填する工程の後に、前記第１の多層配線より上に出ている前記第１の塗布絶縁膜を除去し、表面を平坦化する工程と、前記第１の塗布絶縁膜及び前記第１の多層配線上にＣＶＤ法により形成された絶縁膜で囲まれた、前記第１の多層配線と接続する第２の多層配線を形成する工程とを有することを特徴とする付記７記載の半導体装置の製造方法。
（付記１５）前記第１の塗布絶縁膜及び前記第１の多層配線上にＣＶＤ法により形成された絶縁膜で囲まれた第２の多層配線を形成する工程は、ＣＶＤ法により第３の層間絶縁膜を形成する段階と、前記第３の層間絶縁膜に下の配線に達する開口を形成し、該開口内に前記下の配線に接続する接続導体、及び該接続導体と接続する第３の配線を形成する段階とを繰り返し、前記第１の多層配線上に該第１の多層配線と接続する前記第２の多層配線を形成する工程であることを特徴とする付記１４記載の半導体装置の製造方法。
（付記１６）前記第３の層間絶縁膜は少なくとも下部絶縁膜、エッチングストッパ膜及び上部絶縁膜で構成され、前記第３の層間絶縁膜に下の配線に達する開口を形成し、該開口内に前記下の配線と接続する接続導体、及び該接続導体と接続する第３の配線を形成する工程は、前記第３の層間絶縁膜を選択的にエッチングし、前記下の配線に達する第３の開口を形成する工程と、前記第３の層間絶縁膜において、前記エッチングストッパ膜まで前記上部絶縁膜を選択的にエッチングし、該上部絶縁膜に、該第３の開口よりも大きく、かつ前記第３の開口と接続する第４の開口を形成する工程と、前記第３及び第４の開口内にそれぞれ、前記下の配線と接続する接続導体及び第３の配線を形成する工程とを有することを特徴とする付記１５記載の半導体装置の製造方法。
（付記１７）前記下部絶縁膜及び上部絶縁膜はシリコン酸化膜であり、前記エッチングストッパ膜はシリコン窒化膜であることを特徴とする付記１６記載の半導体装置の製造方法。
（付記１８）前記接続導体及び第３の配線を形成する工程は、前記第３及び第４の開口の側壁及び底部を覆う下部導電性保護膜を形成する工程と、前記下部導電性保護膜上に導電膜を形成する工程と、前記第３及び第４の開口から突出している前記導電膜及び下部導電性保護膜を研磨して除去し、前記第３及び第４の開口内に前記導電膜及び下部導電性保護膜を埋め込む工程と、前記導電膜の表層を選択的にエッチングし、凹部を形成する工程と、
前記導電膜の凹部を覆う上部導電性保護膜を形成する工程と、前記導電膜の凹部から突出している上部導電性保護膜を研磨して除去する工程を有することを特徴とする付記１６記載の半導体装置の製造方法。
（付記１９）前記第２の多層配線を形成する工程の後に、前記絶縁膜及び一番上の配線上に配線被覆絶縁膜を形成する工程と、前記配線被覆絶縁膜を選択的にエッチングし、該配線被覆絶縁膜に、前記一番上の配線に達する開口を形成する工程と、前記開口内に前記一番上の配線と接続する接続導体を埋め込む工程と、前記配線被覆絶縁膜上に前記接続導体に接続する第４の配線を形成することを特徴とする付記１４記載の半導体装置の製造方法。
（付記２０）前記第２の多層配線を形成する工程の後に、前記第１の塗布絶縁膜より上の前記絶縁膜をすべて除去する工程と、少なくとも前記絶縁膜を除去した後の空間に、塗布法により第２の塗布絶縁膜を充填する工程とを有することを特徴とする付記１４記載の半導体装置の製造方法。
（付記２１）前記第１の塗布絶縁膜を充填する工程の後に、又は前記第２の塗布絶縁膜を充填する工程の後に、一番上の前記配線よりも上方に突出している塗布絶縁膜を研磨により除去する工程と、前記塗布絶縁膜及び一番上の配線上に配線被覆絶縁膜を形成する工程と、
前記配線被覆絶縁膜を選択的にエッチングし、該配線被覆絶縁膜に、前記一番上の配線に達する開口を形成する工程と、前記開口内に前記一番上の配線と接続する接続導体を埋め込む工程と、前記配線被覆絶縁膜上に前記接続導体に接続する第４の配線を形成することを特徴とする付記７又は２０のいずれか一に記載の半導体装置の製造方法。
（付記２２）前記配線は銅膜を主とする導電膜であることを特徴とする付記７乃至２１のいずれか一に記載の半導体装置の製造方法。
（付記２３）前記第１及び第２の塗布絶縁膜は、有機系塗布材料或いは無機系塗布材料を塗布することにより形成したものであることを特徴とする付記７乃至２２のいずれか一に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００７９】
【図１】（ａ）〜（ｃ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その１）である。
【図２】（ａ）〜（ｃ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その２）である。
【図３】（ａ）〜（ｃ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その３）である。
【図４】（ａ）〜（ｃ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その４）である。
【図５】（ａ）〜（ｃ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その５）である。
【図６】（ａ）〜（ｃ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その６）である。
【図７】（ａ）、（ｂ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その７）である。
【図８】（ａ）、（ｂ）は、本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その８）である。
【図９】本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その９）である。
【図１０】本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その１０）である。
【図１１】本発明の第１実施形態である半導体装置及び第２実施形態であるその製造方法について示す断面図（その１１）である。
【図１２】本発明の第３実施形態である半導体装置及びその製造方法について示す断面図である。
【符号の説明】
【００８０】
１０  シリコン窒化膜（絶縁性保護膜）
１４、１０２、１０３、１０４、１０５、１０６、１０７  層間絶縁膜
１６  配線溝（溝或いは開口）
２５  配線溝（開口）
２３  接続導体溝（開口）
１７、２８、３４、３９、４５、５０、５５  配線
１９、３０、３５、４１、４６、５１  シリコン酸化膜（接続導体埋込絶縁膜（下部絶縁膜））
２０、３１、３６、４２、４７、５２  シリコン窒化膜（エッチングストッパ膜）
２１、３２、３７、４３、４８、５３  シリコン酸化膜（配線埋込絶縁膜（上部絶縁膜））
２６ｂ  銅膜（導電膜）
２６ａ、２６ｃ  タンタル膜（導電性保護膜）
２７、３３、３８、４４、４９、５４、５８  接続導体（プラグ）
２９  凹部
４０ａ  第１の塗布絶縁膜
４０ｂ  第２の塗布絶縁膜
５６  配線被覆絶縁膜
５９  引出配線
１０１  基板
５０１  第１の多層配線
５０２  第２の多層配線
【図１】
2006147877.tif 000003
【図２】
2006147877.tif 000004
【図３】
2006147877.tif 000005
【図４】
2006147877.tif 000006
【図５】
2006147877.tif 000007
【図６】
2006147877.tif 000008
【図７】
2006147877.tif 000009
【図８】
2006147877.tif 000010
【図９】
2006147877.tif 000011
【図１０】
2006147877.tif 000012
【図１１】
2006147877.tif 000013
【図１２】
2006147877.tif 000014