(57)【要約】【課題】  耐圧を犠牲にすることなく、オン抵抗を低減すること。【解決手段】  アノード電極５２に接するｐ＋型アノード領域４２と、ドリフト領域３０と、カソード電極１２に接するｎ＋型カソード領域２２が積層されている縦型ダイオードであり、そのドリフト領域３０は、ｐ＋型アノード領域４２側から、不純物濃度が薄いｎ−型第１半導体層３６と、不純物濃度が濃いｎ＋型第１半導体層３４と、不純物濃度が薄いｎ−型第３半導体層３２の積層構造を備えていることを特徴としている。【選択図】  図１
2006049473.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体領域と、第２導電型ドリフト領域と、第２導電型半導体領域が順に積層されており、
そのドリフト領域は、第１導電型半導体領域側から順に、不純物濃度が薄い第１半導体層と、不純物濃度が濃い第２半導体層と、不純物濃度が薄い第３半導体層が積層された積層構造を備えていることを特徴とする縦型半導体装置。
【請求項２】
第２半導体層の不純物濃度が1×1016cm-3よりも高濃度であることを特徴とする請求項１の縦型半導体装置。
【請求項３】
第２半導体層と第３半導体層が、繰返し積層されていることを特徴とする請求項１又は２の縦型半導体装置。
【請求項４】
第１導電型アノード領域と、第２導電型ドリフト領域と、第２導電型カソード領域が順に積層されており、
そのドリフト領域は、アノード領域側から順に、不純物濃度が薄い第１半導体層と、不純物濃度が濃い第２半導体層と、不純物濃度が薄い第３半導体層が積層された積層構造を備えていることを特徴とする縦型ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドリフト領域を有する縦型半導体装置のオン抵抗（又はオン電圧）と耐圧と過渡特性をバランスよく改善する技術に関する。
【背景技術】
【０００２】
縦型ダイオードや縦型ＭＯＳＦＥＴ等の縦型半導体装置は、ドリフト領域（ベース領域と称されることもある）を備えている。このドリフト領域では、オン状態ではキャリアがドリフト（伝導度変調が生じることもある）するとともに、オフ状態では空乏層を形成して電界を緩和する領域となる。
例えば縦型のＰｉＮダイオードでは、ｐ＋型アノード領域と、ｎ−型（ｉ型ということもできる）ドリフト領域と、ｎ＋型カソード領域が順に積層されている。例えば縦型のＭＯＳＦＥＴでは、ｐ型ボディ領域と、ｎ−型ドリフト領域と、ｎ＋型ドレイン領域が順に積層されている。
ＰｉＮダイオードに逆バイアス電圧が印加されると、ｐ＋型アノード領域とｎ−ドリフト領域の界面からｎ−型ドリフト領域内に伸びる空乏層が形成される。この空乏層がｎ＋型カソード領域に到達してしまうと、逆回復電流の変化率を増大させ、大きなサージ電圧の要因となることが知られている。すなわち、半導体装置の過渡特性が悪化する。
この現象の発生を防止するためには、ｎ−型ドリフト領域を厚くし、空乏層がｎ＋型カソード領域に到達しない構成を採用することができる。しかしながら、この構成を採用すると、オン電圧が大きくなるという問題がある。ｎ−型ドリフト領域の不純物濃度を濃くすることによっても、空乏層の伸びを抑えて空乏層がｎ＋型カソード領域に到達することを防止することができる。しかしながら、この場合は空乏層の幅（厚み）が縮小することから、耐圧が低下してしまうという問題がある。
空乏層がｎ＋型カソード領域に到達することを抑制する一つの技術が特許文献１に記載されている。
【特許文献１】特開２０００−２２８４０４号公報（その公報の図５参照）
【０００３】
図４に、特許文献１に示されているＰｉＮダイオードの要部断面図を示す。このダイオードは、アノード電極２５２に接するｐ＋型アノード領域２４２と、ドリフト領域２３０と、カソード電極２１２に接するｎ＋型カソード領域２２２が順に積層された積層構造を備えている。
ドリフト領域２３０は２つの層から形成されている。ｐ＋型アノード領域２４２側（図示上側）は、不純物濃度が薄い第１層２３６で構成されている。ｎ＋型カソード領域２２２側（図示下側）は、第１層２３６よりも不純物濃度が濃い（それでもｎ＋型カソード領域２２２よりは不純物濃度が薄い）第２層２３２で構成されている。
図５に、図４のＶ−Ｖ´線に沿った不純物濃度分布を示す。ドリフト領域２３０内に、第１層２３６と第２層２３２によって濃度差が形成されている様子が分かる。
ＰｉＮダイオードに逆バイアス電圧が印加されたときに、ｐ＋型アノード領域２４２と第１層２３６の界面からドリフト領域２３０内に向けて伸びる空乏層の幅（厚み）を、図４中にＸ３として示している。このＰｉＮダイオードは、第１層２３６よりも不純物濃度が濃い第２層２３２を設けることによって、空乏層がｎ＋型カソード領域２２２に到達するのを抑制する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のＰｉＮダイオードでは、ｎ型の第２層２３２の濃い不純物濃度を利用することによって空乏層がｎ＋型カソード領域２２２に到達するのを抑制するが、空乏層が伸びるのを効果的に抑制するためにｎ型の第２層２３２の不純物濃度を濃くし過ぎると、ｎ型の第２層２３２が実質的にｎ＋型カソード領域２２２の一部となってしまい、空乏層がｎ型の第２層２３２の到達したときに逆回復電流の変化率が増大し、サージ電圧を増大させてしまう。濃い不純物濃度を利用することによって空乏層が伸びるのを抑制するために用いる第２層の不純物濃度を十分に濃くすることができないという制約を持っている。ＭＯＳＦＥＴも同様の課題を持っている。
ドリフト領域を有する縦型半導体装置の場合、過渡特性とオン抵抗（又はオン電圧）と耐圧の各特性をバランスよく改善することは困難である。どれかの特性を改善するとどれかの特性が低下するトレードオフの関係を打破することが難しい。
本発明の目的は、ドリフト領域を有する縦型半導体装置の耐圧とオン抵抗と過渡特性をバランスよく改善することができる技術を提供することである。
【課題を解決するための手段】
【０００５】
本発明の縦型半導体装置は、第１導電型半導体領域と、第２導電型ドリフト領域と、第２導電型半導体領域が順に積層された積層構造を備えている。ドリフト領域は、第１導電型半導体領域側から順に、不純物濃度が薄い第１半導体層と、不純物濃度が濃い第２半導体層と、不純物濃度が薄い第３半導体層が積層された積層構造を備えている。
上記構造は、典型的には縦型ダイオードや縦型ＭＯＳＦＥＴに適用することができる。
【０００６】
この縦型半導体装置に逆バイアスが印加された場合あるいはオフされた場合、第１導電型半導体領域とドリフト領域の界面からドリフト領域に向けて空乏層が形成される。この空乏層は、第１半導体層と第２半導体層を貫通し、第３半導体層の中間にまで伸びる。不純物濃度が薄い第１半導体層が存在することによって空乏層の幅(厚み)を十分に確保することができるために、所望の耐圧を得ることができる。
不純物濃度が濃い第２半導体層が設けられているために、空乏層の伸びは第２半導体層で抑制される。空乏層が第２導電型半導体領域に到達するのを防止するのに必要とされるドリフト層の厚みを薄くすることができ、オン抵抗を低減することができる。
不純物濃度が濃い第２半導体層は、不純物濃度が薄い第３半導体層によって第２導電型半導体領域から分離されており、第２半導体層の濃度を十分に濃くしても、空乏層が第２半導体層に到達したときに逆回復電流の変化率を増大させ、サージ電圧を増大させることがない。第２半導体層の不純物濃度を、空乏層が第２導電型半導体領域に到達するのを抑制するのに必要なだけ十分に濃くすることができる。濃くしても過渡特性は低下しない。
第２半導体層の不純物濃度を十分に濃くすると、ドリフト層の全体厚みを薄く維持しながら過渡特性を良好に維持できるだけでなく、オン状態のときには、不純物濃度が濃い第２半導体層から不純物濃度が薄い第１半導体層に第１導電型キャリアが注入される。不純物濃度が薄い第１半導体層で伝導度変調が活発化してオン抵抗が低減される。縦型ＭＯＳＦＥＴの場合、第２半導体層の不純物濃度を十部に濃くできることから、ドリフト層の抵抗を下げることができ、オン抵抗を低減することができる。
以上を整理すると、次のように言うことができる。本発明の縦型半導体装置では、不純物濃度の濃い第２半導体層が不純物濃度の薄い第３半導体層によって第２導電型半導体領域から分離されているために、第２半導体層の不純物濃度を上げても過渡特性が良好に維持されサージ電圧を増大させることがない。このために第２半導体層の不純物濃度を、空乏層が第２導電型半導体領域に到達するのを抑制するのに十分なだけ濃くすることができる。このために耐圧を確保するのに必要とされる不純物濃度が低い第１半導体層では、オン状態のときに伝導度変調現象を得ることができ、オン抵抗を下げることができる。不純物濃度の薄い第３半導体層を利用して第２半導体層を第２導電型半導体領域から分離するという簡単な構造によって、過渡特性と耐圧とオン抵抗のすべてを改善することが可能となる。伝導度変調を利用しないＭＯＳＦＥＴであっても、第２半導体層の不純物濃度を上げることができることから、過渡特性と耐圧とオン抵抗のすべてを改善することが可能となる。
【０００７】
第２半導体層の不純物濃度が1×1016cm-3よりも高濃度であることが好ましい。
縦型半導体装置がダイオードであれば、第２半導体層の不純物濃度を1×1016cm-3よりも高濃度とすることによって、第２半導体層から第１半導体層に電子が活発に注入され、伝導度変調現象が活発化する。縦型半導体装置がＭＯＳＦＥＴであれば、第２半導体層の不純物濃度を1×1016cm-3よりも高濃度とすることによってドリフト抵抗が効果的に低減される。いずれの場合も、縦型半導体装置のオン抵抗を効果的に低減することができる。又、空乏層の伸びを効果的に抑制することができ、薄いドリフト層で良好な過渡特性を実現する。
【０００８】
第２半導体層と第３半導体層が繰返し形成されていることが好ましい。ここで使用する「繰返す」という用語は、第２半導体層と第３半導体層の積層構造が、同一の不純物濃度と膜厚の関係を持って繰返されることに限定されない。第１半導体層よりも不純物濃度が濃い第２半導体層と、第２半導体層よりも不純物濃度が薄い第３半導体層が、その関係を満たしながら繰返されていればよい。即ち、不純物濃度が高い層と低い層の繰返し構造がドリフト領域内に設けられていれば足りる。
第１導電型半導体領域と第１半導体層の界面からドリフト領域に伸びる空乏層は、繰返し構造によって第２導電型半導体領域に到達することが防止される。良好な過渡特性が得られる。また高濃度の第２半導体層が複数層存在するために、オン抵抗の低減効果が大きい。
【０００９】
本発明は、縦型ダイオードに適用するのが好適である。本発明をダイオードに具象化したものは、第１導電型アノード領域と、第２導電型ドリフト領域と、第２導電型カソード領域が積層された積層構造を備えている。ドリフト領域には、アノード領域側から、不純物濃度が薄い第１半導体層と、不純物濃度が濃い第２半導体層と、不純物濃度が薄い第３半導体層が順に積層された積層構造が形成されている。
このダイオードに逆バイアス電圧が印加された状態では、第１導電型アノード領域と第１半導体層の界面からドリフト領域に向けて空乏層が形成される。この空乏層は、第１半導体層と第２半導体層を貫通し、第３半導体層の中間にまで伸びる。不純物濃度が薄い第１半導体層を利用することによって空乏層の幅を十分に確保することができるために、所望の耐圧を得ることができる。
不純物濃度が濃い第２半導体層が設けられているために、空乏層の伸びは第２半導体層で抑制される。空乏層がカソード領域に到達するのを防止するために必要とされるドリフト層の厚みを薄くすることができ、オン抵抗を低減することができる。
不純物濃度が濃い第２半導体層は、不純物濃度が薄い第３半導体層によってカソード領域から分離されており、第２半導体層の濃度を十分に濃くしても、空乏層が第２半導体層に到達したときに逆回復電流の変化率を増大させ、サージ電圧を増大させることがない。第２半導体層の不純物濃度を、空乏層がカソード領域に到達するのを抑制するのに必要なだけ十分に濃くできる。
第２半導体層の不純物濃度を十分に濃くすると、ドリフト層の全体厚みを薄く維持しながら過渡特性を良好に維持できるだけでなく、オン状態のときには、不純物濃度が濃い第２半導体層から不純物濃度が薄い第１半導体層に第１導電型キャリアが注入される。不純物濃度が薄い第１半導体層で伝導度変調が活発化するためにオン抵抗が低減される。
本発明の縦型ダイオードでは、不純物濃度の濃い第２半導体層が不純物濃度の薄い第３半導体層によってカソード領域から分離されているために、第２半導体層の不純物濃度を上げても過渡特性が良好に維持され、サージ電圧を増大させることがない。このために第２半導体層の不純物濃度を、空乏層が半導体領域に到達するのを抑制するのに十分なだけ濃くすることができる。このために耐圧を確保するのに必要とされる不純物濃度が低い第１半導体層で、オン状態のときに伝導度変調現象を得ることができ、オン抵抗を下げることができる。不純物濃度の薄い第３半導体層を利用して第２半導体層をカソード領域から分離するという簡単な構造によって、過渡特性と耐圧とオン抵抗のすべてを改善することが可能となる。
【発明の効果】
【００１０】
本発明の縦型半導体装置によれば、オン抵抗（またはオン電圧）と耐圧と過渡特性をバランスよく改善することができる。
【発明を実施するための最良の形態】
【００１１】
図１に、ＰｉＮダイオードの要部断面図を模式的に示す。
このＰｉＮダイオードは、アノード電極５２に接するｐ＋型アノード領域４２（第１導電型半導体領域の一例）と、ドリフト領域３０と、カソード電極１２に接するｎ＋型カソード領域２２（第２導電型半導体領域の一例）が順に積層されている。ｐ＋型アノード領域４２とｎ＋型カソード領域２２はドリフト領域３０によって隔てられている。
ドリフト領域３０は、ｐ＋型アノード領域４２側から順に、ｎ−型第１半導体層３６と、ｎ＋型第２半導体層３４と、ｎ−型第３半導体層３２の積層構造を備えている。ｎ＋型第２半導体層３４は、ｎ−型第１半導体層３６よりも不純物濃度が濃い。ｎ−型第３半導体層３２は、ｎ＋型第２半導体層３４よりも不純物濃度が薄く形成されている。
ｎ＋型第２半導体層３４をアノード電極５２とカソード電極１２を結ぶ方向で断面視したときの平面パターンに制限はない。例えば、ｎ＋型第２半導体層３４がストライプ状で形成されていてもよく、あるいは島状に分散配置されていてもよく、あるいは全面に形成されていてもよい。
【００１２】
次にこのＰｉＮダイオードの動作を説明する。
まず、カソード電極１２とアノード電極５２間に逆バイアスが印加された場合に関して説明する。アノード電極５２よりも正の電圧がカソード電極１２に印加されると、ｎ−型第１半導体層３６とｐ＋型アノード領域４２の界面から空乏層が形成される。この空乏層は不純物濃度の薄いｎ−型第１半導体層３６内を亘って伸び、さらにｎ＋型第２半導体層３４を超えてｎ−型第３半導体層３２の一部にまで伸びて形成される（図示Ｘ１を参照）。とくに、不純物濃度の薄いｎ−型第１半導体層３６の厚みを確保しておくことで、この領域によって十分な空乏層の幅を確保し、それにより電界が緩和され所望の耐圧を得ることができる。従来構造の図４と対比すると、その空乏層の幅は従来のそれと変わらない。従来と同様の空乏層の幅を確保している。したがって、従来と同様の耐圧を得ることができている。
また、この空乏層は、不純物濃度の濃いｎ＋型第２半導体層３４が設けられることで、その伸びが抑制されることから、ｎ＋型カソード領域２２まで到達する事態が防止されている。ｎ−型第１半導体層３６とｎ＋型第２半導体層３４とｎ−型第３半導体層３２の合計の厚みが小さい場合であっても、ｎ＋型第２半導体層３４によって空乏層がｎ＋型カソード領域２２まで到達する事態が抑制される。厚みを小さくすることができるために、オン電圧を低減することができる。また、空乏層がｎ＋型カソード領域２２に到達したときに逆回復電流の変化率を増大させ、サージ電圧を増大させることがない。
【００１３】
一方、カソード電極１２よりも正の電圧がアノード電極５２に印加されると（順バイアス）、ｐ＋型アノード領域４２からは正孔が注入され、ｎ＋型カソード領域１２からは電子が注入され、このＰｉＮダイオードはオンとなる。このとき、ｎ＋型第２半導体層３４の不純物濃度が濃いために、このｎ＋型第２半導体層３４からも電子の注入が生じる。このため、主にｎ−型第１半導体層３６内において伝導度変調が活発化され、オン電圧が極めて低減される。換言すると、耐圧確保用に不純物濃度の薄く形成されるｎ−型第１半導体層３６において、伝導度変調を活発化させることができるので、オン抵抗の低減効果が極めて大きい。
ｎ＋型第２半導体層３４を設けることで、従来構造と同等の耐圧を得るとともに、オン電圧を極めて低減することができる。
【００１４】
上記のＰｉＮダイオードは、さらに次の特徴を備えている。
このＰｉＮダイオードがターンオフしたとき、空乏層はｎ＋型カソード領域２２に到達しないことから、空乏層による正孔の急激な掃き出しが発生しない。さらに、ｎ＋型第２半導体層３４が存在することで、このｎ＋型第２半導体層３４内において正孔と電子の再結合が活発化するために、正孔の掃き出し現象が抑制される。したがって、逆回復電流の電流変化率が小さく、サージ電圧が低減される。
また、図４に示す従来構造では、オン電圧を低減するために第２層２３２の不純物濃度を濃くしていくと、第２層２３２内の正孔のライフタイムが短くなり、空乏層が第２層２３２に到達したときに、急激な逆回復電流の変化を発生させてしまう。即ち、第２層２３２がｎ＋型カソード領域と実質的に一部として評価できてしまう。第２層２３２の不純物濃度が1×1016cm-3以上の濃度になると、この現象が顕著になる。したがって、従来構造の第２層２３２は、その不純物濃度を1×1016cm-3以上にすることはできなかった。
一方、本実施形態のように、ｎ＋型第２半導体層３４がｎ＋型カソード領域１２から離反して形成されていると、ｎ＋型第２半導体領域３４の不純物濃度を濃くしたとしても、逆回復電流の変化率に影響することはほとんどない。とくに、ｎ＋型第２半導体層３４の厚みが小さいと、その影響がとくに無くなるので好適である。したがって、ｎ＋型第２半導体層３４の不純物濃度を濃くすることで、逆回復特性を犠牲にすることなく、オン抵抗が低減されたＰｉＮダイオードを得ることができる。
【実施例】
【００１５】
図２に本実施例のＰｉＮダイオードの要部断面図を模式的に示す。
本実施例のＰｉＮダイオードは、アノード電極１５２に接するｐ＋型アノード領域１４２と、ドリフト領域１３０と、カソード電極１１２に接するｎ＋型カソード領域１２２が順に積層されている。ｐ＋型アノード領域１４２とｎ＋型カソード領域１２２は、ドリフト領域１３０によって隔てられている。
ドリフト領域１３０は、ｐ＋型アノード領域１４２側から順に、ｎ−型第１半導体層１３６と、ｎ＋型第２半導体層１３４と、ｎ−型第３半導体層１３２の積層構造を備えている。ｎ＋型第２半導体層１３４とｎ−型第３半導体層１３２の積層構造は繰返し形成されている（ａとｂで区別している）。
ｎ＋型第２半導体層１３４ａは、ｎ−型第１半導体層１３６よりも不純物濃度が濃く形成されている。ｎ−型第３半導体層１３２ａは、ｎ＋型第２半導体層１３４ａよりも不純物濃度が薄く形成されている。ｎ＋型第２半導体層１３４ｂは、ｎ−型第１半導体層１３６よりも不純物濃度が濃く形成されている。ｎ−型第３半導体層１３２ｂは、ｎ＋型第２半導体層１３４ｂよりも不純物濃度が薄く形成されている。換言すれば、不純物濃度が高濃度な層と低濃度な層の積層構造が繰返し形成されている。
【００１６】
図３に、図２のIII−III´線に沿った不純物濃度分布を示す。
このＰｉＮダイオードでは、ｐ＋型アノード領域１４２からｎ＋型カソード領域１２２のまでの厚みが約120μmで形成されている。図示上から順に、ｐ＋型アノード領域１４２の拡散深さは約10μmであり、表面の不純物濃度は1×1018cm-3以下である。ｎ−型第１半導体層１３６の厚みは約90μmであり、不純物濃度は1×1014cm-3で均一である。ｎ＋型第２半導体層１３４aの厚みは約8μmであり、不純物濃度は5×1016cm-3で均一である。ｎ−型第３半導体層１３２ａの厚みは約5μmであり、不純物濃度は1×1014cm-3で均一である。ｎ＋型第２半導体層１３４ｂの厚みは約10μmであり、不純物濃度は3×1016cm-3で均一である。ｎ−型第３半導体領域１３２ｂの厚みは約8μmであり、不純物濃度は1×1014cm-3で均一である。ｎ＋型カソード領域２２の拡散深さは約1μmであり、表面の不純物濃度は5×1018cm-3である。本実施例のＰｉＮダイオードは極めて薄い場合を例示しているが、このような薄い場合に限定されず、数百μmの厚みがあってもよい。
また、不純物濃度の濃いｎ＋型第２半導体層１３４ａ、ｂをアノード電極５２とカソード電極１２を結ぶ方向で断面視したときの平面パターンに制限はない。例えば、ｎ＋型第２半導体層１３４ａ、ｂがストライプ状で形成されていてもよく、あるいは島状に分散配置されていてもよい。また、アノード電極５２とカソード電極１２を結ぶ方向で、ｎ＋型第２半導体層１３４ａとｎ＋型第２半導体層１３４ｂが一致して配置されていてもよく、あるいはオフセットされて配置されていてもよい。なお、本実施例では、ｎ＋型第２半導体層１３４ａ、ｂがいずれも全面に形成されている。
【００１７】
次にこのＰｉＮダイオードの動作を説明する。
まず、カソード電極１１２とアノード電極１５２間に逆バイアスが印加された場合に関して説明する。アノード電極１５２よりも正の電圧がカソード電極１１２に印加されると（逆バイアス）、ｐ＋型アノード領域１４２とｎ−型第１半導体層１３６の界面から空乏層が形成される。この空乏層は不純物濃度の薄いｎ−型第１半導体層１３６内を亘って伸び、さらにｎ＋型第２半導体層１３４ａを超えて、繰返し構造内に伸びて形成される（図２の図示Ｘ２を参照）。とくに、不純物濃度の薄いｎ−型第１半導体層１３６の厚みを確保しておくことで、この領域によって十分な空乏層の幅を確保し、それにより電界が緩和され所望の耐圧を得ることができる。さらに、高濃度なｎ＋型第２半導体層１３４ａとｎ＋型第２半導体層１３４ｂに挟まれた低濃度なｎ−型第３半導体層１３２ａ内に空乏層を形成させることができる。このｎ−型第３半導体層１３２ａの厚みを調整することで空乏層の幅を従来よりも確保することができ、高耐圧を得ることができる。
なお、比較例として、繰返し構造に代えて不純物濃度を一様に濃くした場合（不純物濃度は1×101６cm-3で均一であり、図４の従来構造に相当する。）と本実施例の耐圧を比較すると、ブレークダウンする電圧に差が無いことが確認されている。
【００１８】
一方、カソード電極１１２よりも正の電圧がアノード電極１５２に印加されると（順バイアス）、アノード領域１４２からは正孔が注入され、カソード領域１１２からは電子が注入され、このＰｉＮダイオードはオンとなる。このとき、ｎ＋型第２半導体層１３４ａとｎ＋型第２半導体層１３４ｂの不純物濃度が濃いために、このｎ＋型第２半導体層１３４ａとｎ＋型第２半導体層１３４ｂからも電子の注入が生じる。このため、主にｎ−型ドリフト領域１３６内において伝導度変調が活発化され、オン電圧が極めて低減される。比較例として、繰り返し構造に代えて不純物濃度を一様に濃くした場合（不純物濃度が1×1016cm-3で均一であり、図４の従来構造に相当する。）と本実施例のオン電圧を比較すると、順方向電圧が1.5Ｖにおいて抵抗は約10％低減することを確認している。
さらに、ｎ＋型第２半導体層１３４ａとｎ＋型第２半導体層１３４ｂ内において正孔と電子の再結合が活発化するために、正孔の掃き出し現象が極めて抑制される。したがって、逆回復電流の電流変化率が小さく、サージ電圧が低減される。
【００１９】
上記のｎ＋型第２半導体層１３４とｎ−型第３半導体層１３２の繰返し構造は、エピタキシャル成長技術を利用して作成することができる。あるいは、予め準備されていたエピタキシャル基盤を貼り合わせて作成してもよい。
また、上記のｎ＋型第２半導体層１３４とｎ−型第３半導体層１３２に代えて、例えば、Ｈｅ、Ｎ、Ｈイオンなどをイオン照射することで、正孔のライフタイムが短くなった層を作成してもよい。
【００２０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記では、ＰｉＮダイオードを中心に説明してきたが、本発明はＭＯＳＦＥＴ等のユニポーラ動作する半導体装置においても有効である。オン抵抗と耐圧との間に存在するトレードオフの関係を打破することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２１】
【図１】実施形態のＰｉＮダイオードの要部断面図を示す。
【図２】実施例のＰｉＮダイオードの要部断面図を示す。
【図３】実施例のＰｉＮダイオードの不純物濃度分布を示す。
【図４】従来構造のＰｉＮダイオードの要部断面図を示す。
【図５】従来構造のＰｉＮダイオードの不純物濃度分布を示す。
【符号の説明】
【００２２】
１２：アノード電極
２２：ｎ＋型アノード領域
３０：ドリフト領域
３２：ｎ−型第３半導体層
３４：ｎ＋型第２半導体層
３６：ｎ−型第１半導体層
４２：ｐ＋型カソード領域
５２：カソード電極
【図１】
2006049473.tif 000003
【図２】
2006049473.tif 000004
【図３】
2006049473.tif 000005
【図４】
2006049473.tif 000006
【図５】
2006049473.tif 000007