(57)【要約】【課題】  信頼性の高い半導体装置を提供する。【解決手段】  半導体装置は、複数のパッド１２を有する半導体基板１０と、半導体基板１０を貫通する貫通穴２０と、いずれかのパッド１２と電気的に接続されて貫通穴２０の内側を通り半導体基板１０を貫通するように形成された第１の導電体３０と、半導体基板１０及び第１の導電体３０と電気的に絶縁されて、貫通穴２０の内側で第１の導電体３０の側面を囲むように形成された第２の導電体４０とを有する。【選択図】      図１
2006049557.tif 000002
【特許請求の範囲】
【請求項１】
複数のパッドを有する半導体基板と、
前記半導体基板を貫通する貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通り前記半導体基板を貫通するように形成された第１の導電体と、
前記半導体基板及び前記第１の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第１の導電体の側面を囲むように形成された第２の導電体と、
を有する半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２の導電体は、いずれかの前記パッドと電気的に接続されてなる半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第２の導電体は、グランド用の前記パッドに電気的に接続されてなる半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記第１の導電体は、いずれかの前記パッドを貫通するように形成されてなる半導体装置。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記半導体基板における前記パッドが形成された面とは反対側の面に、前記第２の導電体の先端面を覆うように形成された、前記第１の導電体の先端面を露出させる開口を有する絶縁層をさらに有する半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記第１の導電体と電気的に接続されてなり、前記絶縁層における前記半導体基板とは反対側の面から突出する突起電極をさらに有する半導体装置。
【請求項７】
複数のパッドを有し、積層されてなる複数の半導体チップと、
それぞれの前記半導体チップに形成された貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通りいずれかの前記半導体チップを貫通するように形成された第１の導電体と、
前記半導体チップ及び前記第１の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第１の導電体の側面を囲むように形成された第２の導電体と、
を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体チップを貫通する貫通電極を有する半導体装置が知られている。この場合、貫通電極の信号伝達精度を高めることができれば、電気的な信頼性の高い半導体装置を提供することができる。
【０００３】
本発明の目的は、信頼性の高い半導体装置を提供することにある。
【特許文献１】特開２００２−２０８６５５号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、複数のパッドを有する半導体基板と、
前記半導体基板を貫通する貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通り前記半導体基板を貫通するように形成された第１の導電体と、
前記半導体基板及び前記第１の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第１の導電体の側面を囲むように形成された第２の導電体と、
を有する。本発明によれば、第２の導電体は、第１の導電体の側面を囲むように形成されてなる。そのため、第２の導電体がシールドの役割を果たし、第１の導電体の信号伝搬精度を高めることができる。そのため、電気的な信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記第２の導電体は、いずれかの前記パッドと電気的に接続されていてもよい。
（３）この半導体装置において、
前記第２の導電体は、グランド用の前記パッドに電気的に接続されていてもよい。
（４）この半導体装置において、
前記第１の導電体は、いずれかの前記パッドを貫通するように形成されていてもよい。
（５）この半導体装置において、
前記半導体基板における前記パッドが形成された面とは反対側の面に、前記第２の導電体の先端面を覆うように形成された、前記第１の導電体の先端面を露出させる開口を有する絶縁層をさらに有してもよい。これによると、第１及び第２の導電体の電気的なショートの発生しにくい、信頼性の高い半導体装置を提供することができる。
（６）この半導体装置において、
前記第１の導電体と電気的に接続されてなり、前記絶縁層における前記半導体基板とは反対側の面から突出する突起電極をさらに有してもよい。これによると、電気的な信頼性が高く、かつ、積層に適した半導体装置を提供することができる。
（７）本発明に係る半導体装置は、複数のパッドを有し、積層されてなる複数の半導体チップと、
それぞれの前記半導体チップに形成された貫通穴と、
いずれかの前記パッドと電気的に接続されて、前記貫通穴の内側を通りいずれかの前記半導体チップを貫通するように形成された第１の導電体と、
前記半導体チップ及び前記第１の導電体と電気的に絶縁されて、前記貫通穴の内側で前記第１の導電体の側面を囲むように形成された第２の導電体と、
を有する。本発明によれば、第２の導電体は、第１の導電体の側面を囲むように形成されてなる。そのため、第２の導電体がシールドの役割を果たし、第１の導電体の信号伝搬精度を高めることができる。そのため、電気的な信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。図１〜図３は、本発明を適用した実施の形態に係る半導体装置１について説明するための図である。なお、図１は、本発明を適用した実施の形態に係る半導体装置１の断面図の一部拡大図である。また、図２は、半導体装置１のうち、半導体基板１０を説明するための図である。図３は、図１のIII−III線断面の一部拡大図である。
【０００６】
本実施の形態に係る半導体装置は、図１及び図２に示すように、半導体基板１０を有する。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、半導体チップであってもよい。あるいは、半導体基板１０は、ウエハ状をなしていてもよい。ウエハ状の半導体基板１０は、複数の半導体装置となる領域を含んでいてもよい。半導体基板１０は、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路を有してもよい（図示せず）。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板１０は複数のパッド１２を有する（図２参照）。パッド１２は、半導体基板１０の内部と電気的に接続されていてもよい。パッド１２は、集積回路と電気的に接続されていてもよい。あるいは、集積回路に電気的に接続されていないパッドを含めて、パッド１２と称してもよい。パッド１２は、アルミニウム又は銅等の金属で形成されていてもよい。パッド１２は、単層の金属層で形成されていてもよく、複数層で構成されていてもよい。半導体基板１０は、図１及び図２に示すように、絶縁膜１４を有していてもよい。このとき、パッド１２は、絶縁膜１４上に設けられていてもよい。絶縁膜１４は、複数層から形成されていてもよい（図示せず）。このとき、各層間には配線パターン（図示せず）が形成されていてもよい。該配線パターンによって、パッド１２は集積回路と電気的に接続されていてもよい。絶縁膜１４の材料は特に限定されないが、例えば、ＳｉＯ２であってもよい。さらに、半導体基板１０は、パッシベーション膜１６を有してもよい。パッシベーション膜１６はそれぞれのパッド１２（例えば、パッド１２の中央部）を露出させる開口を有する（図２参照）。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成してもよい。
【０００７】
本実施の形態に係る半導体装置は、半導体基板１０を貫通する貫通穴２０を有する（図２参照）。貫通穴２０は、図２に示すように、パッド１２を貫通するように形成されていてもよい。言い換えると、貫通穴２０は、パッド１２とオーバーラップするように形成されていてもよい。あるいは、貫通穴２０は、パッド１２を避けて形成されていてもよい（図示せず）。
【０００８】
本実施の形態に係る半導体装置は、図１に示すように、半導体基板１０を貫通するように形成された第１の導電体３０を有する。第１の導電体３０は、貫通穴２０の内側を通り半導体基板１０を貫通するように形成されてなる。第１の導電体３０は、いずれかのパッド１２と電気的に接続されてなる。第１の導電体３０は、パッド１２を貫通するように形成されていてもよい。このとき、第１の導電体３０は、自らが貫通するパッドに電気的に接続されていてもよい。ただし、第１の導電体３０は、パッド１２を貫通しないように形成されていてもよい。第１の導電体３０は、単一の導電材料で形成されていてもよい。あるいは、第１の導電体３０は、複数層に形成されていてもよい。
【０００９】
本実施の形態に係る半導体装置は、図１に示すように、第２の導電体４０を有する。第２の導電体４０は、半導体基板１０及び第１の導電体３０と電気的に絶縁されてなる。そして、第２の導電体４０は、貫通穴２０の内側で、第１の導電体３０の側面を囲むように形成されてなる（図３参照）。第２の導電体４０は第１の導電体３０に対して電気的に絶縁されているため、シールド層としての役割を果たすことができる。すなわち、第２の導電体４０によって、第１の導電体３０以外の場所で発生した電磁波が、第１の導電体３０によって伝搬される信号に与える影響を小さくすることができる。そのため、第１の導電体３０の信号伝達精度を高めることができる。また、第２の導電体４０によって第１の導電体３０を伝達する信号により発生する電磁波の漏えいを防止することができる。そのため、第１の導電体３０から発生した電磁波が、他の導電体によって伝搬される信号に与える影響を小さくすることができる。このことから、信号伝達精度に優れた、信頼性の高い半導体装置を提供することができる。特に、高い周波数特性を有する半導体装置に適用することで、半導体装置の信頼性を高めることができる。なお、第２の導電体４０は、いずれかのパッド１２と電気的に接続されていてもよい。このとき、第２の導電体４０は、グランド用のパッド１２と電気的に接続されていてもよい。また、第２の導電体４０は、第１の導電体３０における半導体基板１０から突出した部分の側面を囲むように形成されていてもよい（図１参照）。
【００１０】
本実施の形態に係る半導体装置は、図１及び図３に示すように、第１の絶縁体５０を有してもよい。第１の絶縁体５０は、半導体基板１０の貫通穴２０の内側面を覆うように形成されていてもよい（図３参照）。第１の絶縁体５０により、第２の導電体４０と半導体基板１０とを電気的に絶縁してもよい。また、本実施の形態に係る半導体装置は、第２の絶縁体６０を有してもよい。第２の絶縁体６０は、第１の導電体３０の側面と第２の導電体４０との間に配置されていてもよい（図３参照）。すなわち、第２の絶縁体６０は、第１の導電体３０の側面を覆うように形成されていてもよい。また、第２の導電体４０は、貫通穴２０の領域内で第２の絶縁体６０の側面を覆うように形成されていてもよい（図３参照）。第２の絶縁体６０により、第２の導電体４０と第１の導電体３０とを電気的に絶縁してもよい。第１及び第２の絶縁体５０，６０の材料は特に限定されないが、例えば、ＳｉＯ２であってもよい。
【００１１】
本実施の形態に係る半導体装置は、図１に示すように、絶縁層７０を有してもよい。絶縁層７０は、例えば、ポリイミド樹脂等で形成してもよい。更に感光性を有する材料であってもよい。絶縁層７０は、半導体基板１０におけるパッド１２が形成された面とは反対側の面に形成されてなる。絶縁層７０は、第２の導電体４０の先端面を覆うように形成されてなる。また、絶縁層７０は、第１の導電体３０の先端面３２を露出させる開口７２を有する。これにより、第１及び第２の導電体３０，４０が電気的にショートすることを防止することができる。開口７２は、先端面３２の全面を露出させるように形成されていてもよく、先端面３２の一部のみを露出させるように形成されていてもよい。本実施の形態に係る半導体装置は、突起電極７５をさらに有してもよい。突起電極７５は、第１の導電体３０と電気的に接続されてなる。そして、突起電極７５は、絶縁層７０における半導体基板１０とは反対側の面から突出してなる。これにより、積層に適した構造をなす半導体装置１を提供することができる。
【００１２】
本発明を適用した実施の形態に係る半導体装置は、以上のような構成をなしていてもよい。以下、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する。図４〜図１４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【００１３】
本実施の形態に係る半導体装置の製造方法は、図４に示す、半導体基板１０を用意することを含んでいてもよい。半導体基板１０は、複数のパッド１２を有する。半導体基板１０は、絶縁膜１４を有していてもよい。絶縁膜１４は、層間絶縁膜であってもよい。半導体基板１０は、パッシベーション膜１６を有していてもよい。このとき、パッシベーション膜１６は、パッド１２の一部を露出させる開口を有してもよい。
【００１４】
本実施の形態に係る半導体装置の製造方法は、図５に示すように、半導体基板１０に凹部２２を形成することを含んでいてもよい。凹部２２を、図５に示すように、パッド１２を貫通するように形成してもよい。言い換えると、凹部２２を、パッド１２とオーバーラップする領域に形成してもよい。ただし、凹部２２を、パッド１２を避けた領域に形成してもよい（図示せず）。半導体基板１０に凹部２２を形成する方法は特に限定されないが、凹部２２は、例えばエッチング（ドライエッチング）によって形成してもよい。
【００１５】
本実施の形態に係る半導体装置の製造方法は、図６に示すように、第１の絶縁体５０を形成することを含んでいてもよい。第１の絶縁体５０を、図６に示すように、凹部２２の内側面を覆うように形成してもよい。また、第１の絶縁体５０を、パッド１２の表面を覆うように形成してもよい。さらに、第１の絶縁体５０を、半導体基板１０のパッド１２が形成された面を覆うように形成してもよい。これにより、半導体基板１０と第２の導電体４０とのショートを防止することができる。第１の絶縁体５０を、凹部２２とオーバーラップする領域に凹部５２を有するように形成してもよい。これにより、第１の導電体３０を、凹部２２の内側を通るように形成することが可能になる。また、第１の絶縁体５０を、図３に示すように、パッド１２の一部を露出させる貫通穴５４を有するように形成してもよい。これにより、第２の導電体４０を、パッド１２と電気的に接続するように形成することができる。
【００１６】
本実施の形態に係る半導体装置の製造方法は、図７に示すように、第２の導電体４０を形成することを含んでいてもよい。第２の導電体４０を、第１の絶縁体５０の凹部５２の内側面を覆うように形成してもよい。第２の導電体４０を、凹部５２とオーバーラップする領域に凹部４２を有するように形成してもよい。これにより、第１の導電体３０を、凹部２２の内側を通るように形成することが可能になる。また、第２の導電体４０は、いずれかのパッド１２と電気的に接続するように形成してもよい。例えば、第１の絶縁体５０の貫通穴５４に導電材料を充填させることによって、第２の導電体４０を、パッド１２と電気的に接続させてもよい。このとき、第２の導電体４０が電気的に接続されるパッド１２は、グランド用のパッドであってもよい。第２の導電体４０を形成する方法は特に限定されないが、例えば、第１の絶縁体５０の表面に導体膜を形成し、該導体膜をパターニングすることによって第２の導電体４０を形成してもよい。このとき、導体膜は、スパッタリングやＣＶＤ法などを適用して形成してもよい。なお、ＣＶＤ法を適用して導体膜を形成すれば、第１の絶縁体５０の表面に一様に導体膜を形成することができるため、また、貫通穴５４を充填するように導体膜を形成することができるため、信頼性の高い半導体装置を効率よく形成することができる。第２の導電体４０は、一層で形成してもよく、あるいは複数層で形成してもよい。このとき、第２の導電体４０の材料も、特に限定されるものではない。
【００１７】
本実施の形態に係る半導体装置の製造方法は、図８に示すように、第２の絶縁体６０を形成することを含んでいてもよい。第２の絶縁体６０を、第２の導電体４０を覆うように形成してもよい。これにより、第１の導電体３０を、第２の導電体４０と電気的に絶縁されるように形成することができる。なお、第２の絶縁体６０を、凹部４２の内側の領域に凹部６２を有するように形成してもよい。これにより、第１の導電体３０を、凹部２２の内側を通るように形成することが可能になる。
【００１８】
本実施の形態に係る半導体装置の製造方法は、図９に示すように、パッド１２の一部を露出させる開口６５を形成することを含んでいてもよい。これにより、第１の導電体３０を、パッド１２と電気的に接続するように形成することができる。なお、開口６５は、図９に示すように、第１及び第２の絶縁体５０，６０を貫通するように形成してもよい。
【００１９】
本実施の形態に係る半導体装置の製造方法は、第１の導電体３０を形成することを含んでいてもよい（図１２参照）。第１の導電体３０を形成する方法は、特に限定されない。第１の導電体３０を形成する方法は、図１０に示すように、第２の絶縁体６０の表面に導体膜３５を形成することを含んでいてもよい。導体膜３５は、図１０に示すように、凹部６２の内側面を覆うように形成してもよい。導体膜３５は、また、開口６５の内側面を覆うように形成してもよい。このとき、導体膜３５は、パッド１２と電気的に接続されるように形成してもよい。導体膜３５は、例えば、ＣＶＤ法によって形成してもよい。そして、導体膜３５の表面にパターニングされたレジスト層３７を形成し、電解めっき工程によって、レジスト層３７の開口に導電体を形成してもよい（図１１参照）。そして、レジスト層３７を除去し、導体膜３５をパターニングして、図１２に示すように、導電体３０を形成してもよい。
【００２０】
本実施の形態に係る半導体装置の製造方法は、図１３に示すように、半導体基板１０におけるパッド１２が形成された面とは反対側の面から、第１の導電体３０の一部を露出させることを含んでいてもよい。これにより、第１の導電体３０が、半導体基板１０を貫通する。半導体基板１０を、パッド１２が形成された面とは反対側から薄くして、第１の導電体３０の一部を露出させてもよい。半導体基板１０を薄くする方法は特に限られず、機械的な研磨や化学的なエッチングであってもよい。このとき、第１の絶縁体５０及び第２の導電体４０並びに第２の絶縁体６０を除去することによって、第１の導電体３０の先端面３２を露出させてもよい。また、第１の導電体３０の導体膜３５を除去して、先端面３２を露出させてもよい。これにより、電気的な接続信頼性の高い半導体装置を製造することができる。
【００２１】
本実施の形態に係る半導体装置の製造方法は、図１４に示すように、半導体基板１０におけるパッド１２が形成された面とは反対側の面に、絶縁層７０を形成することを含んでいてもよい。絶縁層７０は、第２の導電体４０の先端面を覆うように形成する。絶縁層７０は、第１の導電体３０の先端面を露出させる開口７２を有するように形成する。これにより、第１の導電体３０と第２の導電体４０との電気的なショートを防止することができる。本実施の形態に係る半導体装置の製造方法は、さらに、突起電極７５を形成することを含んでいてもよい。突起電極７５を、絶縁層７０における半導体基板１０とは反対側の面から突出するように形成する。これにより、積層に適した構造を有する半導体装置１を製造することができる。突起電極７５を、絶縁層７０の開口７２を充填するように形成してもよい。これにより、突起電極７５を、第１の導電体３０と電気的に接続するように形成することができる。
【００２２】
本実施の形態に係る半導体装置１は、以上の工程によって形成してもよい。そして、複数の半導体装置１を積層し、上下に配置された第１の導電体３０を電気的に接続して、図１５に示す、半導体装置１００を形成してもよい。なお、図１５は、半導体装置１００の断面の一部拡大図である。このとき、各半導体装置１の間には、樹脂部１０２を設けてもよい。これにより、機械的及び電気的な信頼性の高い半導体装置１００を形成することができる。半導体装置１００は、複数の半導体基板１０を有する。ここで、半導体基板１０は、半導体チップであってもよい。それぞれの半導体基板１０は、複数のパッド１２を有する。それぞれの半導体基板１０は積層されてなる。半導体装置１００は、それぞれの半導体基板１０に形成された貫通穴２０を有する。半導体装置１００は、第１の導電体３０を有する。第１の導電体３０は、いずれかのパッド１２と電気的に接続されてなる。第１の導電体３０は、貫通穴２０の内側を通りいずれかの半導体基板１０を貫通するように形成されてなる。半導体装置１００は、第２の導電体４０を有する。第２の導電体４０は、半導体基板１０及び第１の導電体３０と電気的に絶縁されてなる。第２の導電体４０は、貫通穴２０の内側で第１の導電体３０の側面を囲むように形成されてなる。そして、図１６には、半導体装置１００が実装された回路基板１０００を示す。また、本実施の形態に係る半導体装置を有する電子機器として、図１７にはノート型パーソナルコンピュータ２０００を、図１８には携帯電話３０００を、それぞれ示す。
【００２３】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図１０】図１０は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図１１】図１１は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図１２】図１２は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図１３】図１３は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図１４】図１４は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【図１５】図１５は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図１６】図１６は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１７】図１７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１８】図１８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００２５】
１０  半導体基板、  １２  パッド、  １６  パッシベーション膜、  ２０  貫通穴、  ３０  第１の導電体、  ４０  第２の導電体、  ５０  第１の絶縁体、  ６０  第２の絶縁体、  ７０  絶縁層、  ７２  開口、  ７５  突起電極
【図１】
2006049557.tif 000003
【図２】
2006049557.tif 000004
【図３】
2006049557.tif 000005
【図４】
2006049557.tif 000006
【図５】
2006049557.tif 000007
【図６】
2006049557.tif 000008
【図７】
2006049557.tif 000009
【図８】
2006049557.tif 000010
【図９】
2006049557.tif 000011
【図１０】
2006049557.tif 000012
【図１１】
2006049557.tif 000013
【図１２】
2006049557.tif 000014
【図１３】
2006049557.tif 000015
【図１４】
2006049557.tif 000016
【図１５】
2006049557.tif 000017
【図１６】
2006049557.tif 000018
【図１７】
2006049557.tif 000019
【図１８】
2006049557.tif 000020