(57)【要約】【課題】本発明は、ある周波数を発振するに際して、いずれの電圧制御発振回路を選択すべきかを一意的に決定することが可能な電圧制御発振器を提供することを目的とする。【解決手段】本発明に係る電圧制御発振器は、複数の電圧制御発振回路（図６ではＶＣＯ１〜ＶＣＯ３）と、そのうちの１つを選択して動作させる選択回路と、を有して成り、隣接する電圧制御発振回路の発振周波数可変域がその端部で互いに重複されて成る電圧制御発振器において、最も低域側にばらついた状態（ｌｏｗ状態）におけるｎ（≧１）番目の電圧制御発振回路の上端周波数が、最も高域側にばらついた状態（ｈｉｇｈ状態）におけるｍ（＝ｎ＋１）番目の電圧制御発振回路の下端周波数よりも高くなるように、各電圧制御発振回路の発振周波数可変域を調整して成る構成とされている。【選択図】図６
2006238491.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じた周波数で発振する複数の電圧制御発振回路と、該電圧制御発振回路の１つを選択して動作させる選択回路と、を有して成り、隣接する電圧制御発振回路の発振周波数可変域がその端部で互いに重複されて成る電圧制御発振器において、
最も低域側にばらついた状態におけるｎ（≧１）番目の電圧制御発振回路の上端周波数が、最も高域側にばらついた状態におけるｍ（＝ｎ＋１）番目の電圧制御発振回路の下端周波数よりも高くなるように、各電圧制御発振回路の発振周波数可変域を調整して成ることを特徴とする電圧制御発振器。
【請求項２】
請求項１に記載の電圧制御発振器を備えて成ることを特徴とする集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御電圧に応じた周波数で発振する電圧制御発振器及びこれを備えた集積回路装置に関するものである。
【背景技術】
【０００２】
衛星放送用チューナやケーブルテレビ用チューナ等には、ローカル信号の周波数を制御する手段として、ＰＬＬ［Phase-locked-loop]シンセサイザ回路が搭載されており、その発振源としては、制御電圧に応じた周波数で発振する電圧制御発振器が一般に用いられている。なお、ローカル信号の周波数を広範に変化させる必要がある場合には、ＰＬＬシンセサイザ回路の発振源として、発振周波数可変域の異なる複数の電圧制御発振回路を並列に有し、各々を適宜切り換え可能な電圧制御発振器が用いられる（特許文献１参照）。      
【特許文献１】特開昭５８−１３６１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
確かに、特許文献１に開示された電圧制御発振器であれば、各電圧制御発振回路の発振周波数可変域を不要に広げることなく、ローカル信号の周波数を広範に変化させることが可能となるので、各電圧制御発振回路を構成する共振回路のＱ値低下を抑え、良好な位相雑音特性を得ることができる。
【０００４】
しかしながら、上記構成から成る電圧制御発振器では、各電圧制御発振回路の出力レベルが異なるため、ローカル信号の出力レベルが周波数に応じて変動してしまうといった課題があり、後段回路が全ての周波数範囲で一定レベルのローカル信号入力を必要とする場合には問題となるおそれがあった。また、電圧制御発振回路を１つしか持たない電圧制御発振器でも、入力される制御電圧に応じてローカル信号の出力レベルが変動してしまう場合があり、上記と同様の問題を生じるおそれがあった。
【０００５】
また、上記構成から成る電圧制御発振器では、隣接する電圧制御発振回路の発振周波数可変域をその端部で互いに重複させることにより、全体的な発振周波数可変域の連続性を担保していたが、各電圧制御発振回路の発振周波数可変域が種々の要因（電源電圧変動、動作温度変動、製造ばらつき等）でばらつくことについては、必ずしも十分な検討が為されていなかった。そのため、上記構成から成る電圧制御発振器を集積回路装置に搭載した場合には、ある周波数を発振するに際していずれの電圧制御発振回路を選択すべきかを一意的に決定することができないおそれがあった。
【０００６】
上記課題について、図７を参照しながらより具体的な説明を行う。図７は、従来の電圧制御発振器の発振周波数可変域を示す図である。
【０００７】
本図に示す電圧制御発振器の場合、該電圧制御発振器を構成する電圧制御発振回路ＶＣＯ１、ＶＣＯ２の発振周波数可変域は、最も低域側にばらついた状態（ｌｏｗ状態）で９０〜１４０［ＭＨｚ］、１３０〜１８０［ＭＨｚ］となり、最も高域側にばらついた状態（ｈｉｇｈ状態）で１１０〜１６０［ＭＨｚ］、１５０〜２００［ＭＨｚ］となる。このように、従来の電圧制御発振器では、各状態下における電圧制御発振回路ＶＣＯ１、ＶＣＯ２の発振周波数可変域がその端部で互いに重複されており、全体的な発振周波数可変域の連続性が確保されていた。
【０００８】
確かに、上記構成から成る電圧制御発振器であれば、どのような条件下でも、１１０〜１８０［ＭＨｚ］の周波数範囲で発振周波数を可変制御することが可能である。しかしながら、電圧制御発振回路ＶＣＯ１、ＶＣＯ２個々について見ると、ばらつきの影響を受けない発振周波数可変域は１１０〜１４０［ＭＨｚ］、１５０〜１８０［ＭＨｚ］に限られており、１４０〜１５０［ＭＨｚ］の周波数範囲については、その発振に際していずれの電圧制御発振回路ＶＣＯ１、ＶＣＯ２を選択すべきかを一意的に決定することができなかった。そのため、上記構成から成る電圧制御発振器では、各電圧制御発振回路ＶＣＯ１、ＶＣＯ２が所望の周波数を発振できるか否かを判定する回路と、発振できなかった場合に他方の電圧制御発振回路を選択する回路と、が必要であり、回路規模や消費電力の増大が招かれていた。
【０００９】
本発明は、上記の問題点に鑑み、発振周波数に関係なく常に一定の出力レベルを維持することが可能な電圧制御発振器、及びこれを備えた集積回路装置を提供することを第１の目的とする。
【００１０】
また、本発明は、上記の問題点に鑑み、ある周波数を発振するに際していずれの電圧制御発振回路を選択すべきかを一意的に決定することが可能な電圧制御発振器、及びこれを備えた集積回路装置を提供することを第２の目的とする。
【課題を解決するための手段】
【００１１】
上記第１の目的を達成するために、本発明に係る電圧制御発振器は、制御電圧に応じた周波数で発振する電圧制御発振回路と、該電圧制御発振回路の出力を所定レベルに制限するリミッタ回路と、を有して成る構成としている。或いは、制御電圧に応じた周波数で発振する複数の電圧制御発振回路と、該電圧制御発振回路の１つを選択して動作させる選択回路と、選択された前記電圧制御発振回路の出力を所定レベルに制限するリミッタ回路と、を有して成る構成としている。このような構成とすることにより、発振周波数に関係なく常に一定の出力レベルを維持することが可能となる。
【００１２】
なお、上記構成から成る電圧制御発振器において、前記リミッタ回路は、前記電圧制御発振回路の出力を受けて飽和動作する差動増幅回路を有して成る構成にするとよい。このような構成とすることにより、リミッタ回路を簡易な回路構成で実現することが可能となる。
【００１３】
また、上記構成から成る電圧制御発振器は、前記差動増幅回路の動作電流を生成する手段として、電流生成抵抗に所定電圧を印加して定電流を生成する定電流源を有して成る構成にするとよい。このような構成とすることにより、電圧制御発振器の集積回路化に際してリミッタ回路の負荷抵抗値がばらついた場合でも、その影響を電流生成抵抗値のばらつき分で相殺することができるので、出力レベルのばらつきを抑えることが可能となる。
【００１４】
また、上記構成から成る電圧制御発振器において、前記電流生成抵抗は、前記差動増幅回路の負荷抵抗と同種類の素子であり、両負荷抵抗の近傍に配置されて成る構成にするとよい。このような構成とすることにより、差動増幅回路の負荷抵抗と電流生成抵抗の製造ばらつき傾向が同様となるので、出力レベルのばらつきを最小限に抑えることが可能となる。
【００１５】
また、上記構成から成る電圧制御発振器は、前記所定電圧を生成する手段として、バンドギャップ回路を有して成る構成にするとよい。このような構成とすることにより、製造ばらつきが生じた場合だけでなく、電源電圧変動や動作温度変動が生じた場合でも、出力レベルを一定に維持することが可能となる。
【００１６】
また、上記構成から成る電圧制御発振器において、前記リミッタ回路は、各電圧制御発振回路からの配線長が等しくなるように配置されて成る構成にするとよい。このような構成とすることにより、配線容量に起因する各電圧制御発振回路の出力減衰量に差が生じないので、リミッタ回路は、複数の電圧制御発振回路について同一動作をすることが可能となる。
【００１７】
また、上記構成から成る電圧制御発振器において、前記リミッタ回路は、出力レベルの小さい電圧制御発振回路ほどその配線長が短くなるように配置されて成る構成にするとよい。このような構成とすることにより、出力レベルの小さい電圧制御発振回路ほど配線容量に起因する出力減衰量が小さくなるので、リミッタ回路の飽和動作に必要な所定入力レベルを維持しやすくなり、その飽和動作に余裕を持たせることが可能となる。
【００１８】
また、上記構成から成る電圧制御発振器において、前記電圧制御発振回路と前記リミッタ回路への電源ラインは、互いに分離されて成る構成にするとよい。このような構成とすることにより、リミッタ回路の付加に伴う電圧制御発振回路の位相雑音特性劣化を回避することが可能となる。
【００１９】
また、上記第２の目的を達成するために、本発明に係る電圧制御発振器は、制御電圧に応じた周波数で発振する複数の電圧制御発振回路と、該電圧制御発振回路の１つを選択して動作させる選択回路と、を有して成り、隣接する電圧制御発振回路の発振周波数可変域がその端部で互いに重複されて成る電圧制御発振器において、最も低域側にばらついた状態におけるｎ（≧１）番目の電圧制御発振回路の上端周波数が、最も高域側にばらついた状態におけるｍ（＝ｎ＋１）番目の電圧制御発振回路の下端周波数よりも高くなるように各電圧制御発振回路の発振周波数可変域を調整して成る構成としている。このような構成とすることにより、発振周波数可変域の連続性を維持することはもちろん、ある周波数を発振するに際していずれの電圧制御発振回路を選択すべきかを一意的に決定することも可能となる。従って、各電圧制御発振回路が所望の周波数を発振できるか否かを判定する回路や、発振できなかった場合に他方の電圧制御発振回路を選択する回路が不必要となるため、回路規模縮小や消費電力低減に貢献することができる。
【００２０】
なお、本発明に係る集積回路装置は、上記構成から成る電圧制御発振器を備えて成る構成とすればよい。このような構成とすることにより、第１の目的または第２の目的を達成した集積回路装置を提供することが可能となる。
【発明の効果】
【００２１】
上記で説明したように、本発明に係る電圧制御発振器及びこれを備えた集積回路装置であれば、発振周波数に関係なく常に一定の出力レベルを維持することが可能となる。
【００２２】
また、本発明に係る電圧制御発振器及びこれを備えた集積回路装置であれば、ある周波数を発振するに際していずれの電圧制御発振回路を選択すべきかを一意的に決定することが可能となる。
【発明を実施するための最良の形態】
【００２３】
図１は、本発明に係る電圧制御発振器のブロック図である。本図（ａ）に示すように、本発明に係る電圧制御発振器１ａは、制御電圧に応じた周波数で発振する電圧制御発振回路ＶＣＯと、該電圧制御発振回路ＶＣＯの出力を所定レベルに制限するリミッタ回路ＬＭＴと、を有して成る。本構成から成る電圧制御発振器１ａでは、制御電圧に応じて電圧制御発振回路ＶＣＯの出力レベルがその発振周波数と共に変動した場合でも、各出力レベルが所定レベルを超えていれば、リミッタ回路ＬＭＴの出力レベルは一定となる。このような構成とすることにより、発振周波数に関係なく、常に一定の出力レベルを維持することが可能となる。
【００２４】
なお、発振周波数を広範に変化する必要がある場合には、本図（ｂ）に示す電圧制御発振器１ｂのように、制御電圧に応じた周波数で発振する複数の電圧制御発振回路ＶＣＯ１〜ＶＣＯｎと、該電圧制御発振回路ＶＣＯ１〜ＶＣＯｎの１つを選択して動作させる選択回路ＳＬＴと、選択された電圧制御発振回路の出力を所定レベルに制限するリミッタ回路ＬＭＴと、を有して成る構成にするとよい。本構成から成る電圧制御発振器１ｂでは、電圧制御発振回路ＶＣＯ１〜ＶＣＯｎの出力レベルが各々異なる場合でも、各出力レベルが所定レベルを超えていればリミッタ回路ＬＭＴの出力レベルは一定となる。このような構成とすることにより、発振周波数に関係なく、常に一定の出力レベルを維持することが可能となる。
【００２５】
上記構成から成る電圧制御発振器の具体的な回路構成及び動作について、図２を参照しながら詳細な説明を行う。図２は、本発明に係る電圧制御発振器の第１実施形態を示す回路図である。本図に示す通り、本実施形態の電圧制御発振回路１ｃは、発振周波数可変域の異なる２つの電圧制御発振回路ＶＣＯ１、ＶＣＯ２と、該電圧制御発振回路ＶＣＯ１、ＶＣＯ２の一方を選択して動作させる選択回路ＳＬＴと、選択された電圧制御発振回路の出力を所定レベルに制限するリミッタ回路ＬＭＴと、を有して成る。
【００２６】
電圧制御発振回路ＶＣＯ１は、ＰＭＯＳトランジスタＰ１１、Ｐ１２と、ＮＭＯＳトランジスタＮ１１〜Ｎ１４と、インダクタＬ１１、Ｌ１２と、可変容量ダイオードＣ１１、Ｃ１２と、を有して成る。同様に、電圧制御発振回路ＶＣＯ２は、ＰＭＯＳトランジスタＰ２１、Ｐ２２と、ＮＭＯＳトランジスタＮ２１〜Ｎ２４と、インダクタＬ２１、Ｌ２２と、可変容量ダイオードＣ２１、Ｃ２２と、を有して成る。また、リミッタ回路ＬＭＴはＮＭＯＳトランジスタＮ３１〜Ｎ３４と、負荷抵抗Ｒｏｕｔ１、Ｒｏｕｔ２と、定電流源Ｉ１と、を有して成る。
【００２７】
トランジスタＰ１１、Ｐ１２のソースは互いに接続されており、その接続ノードは選択回路ＳＬＴの一出力端子に接続されている。トランジスタＰ１１のドレインは、トランジスタＰ１２のゲートと、インダクタＬ１１の一端と、可変容量ダイオードＣ１１のカソードと、トランジスタＮ１１のドレインと、トランジスタＮ１２、Ｎ１４の両ゲートと、にそれぞれ接続されている。トランジスタＰ１２のドレインは、トランジスタＰ１１のゲートと、インダクタＬ１２の一端と、可変容量ダイオードＣ１２のカソードと、トランジスタＮ１２のドレインと、トランジスタＮ１１、Ｎ１３の両ゲートと、にそれぞれ接続されている。インダクタＬ１１、Ｌ１２の他端は互いに接続されている。可変容量ダイオードＣ１１、Ｃ１２のアノードは互いに接続されており、その接続ノードは制御電圧ラインに接続されている。トランジスタＮ１１〜Ｎ１４のソースは互いに接続されておりその接続ノードは接地されている。
【００２８】
トランジスタＰ２１、Ｐ２２のソースは互いに接続されており、その接続ノードは選択回路ＳＬＴの他出力端子に接続されている。トランジスタＰ２１のドレインは、トランジスタＰ２２のゲートと、インダクタＬ２１の一端と、可変容量ダイオードＣ２１のカソードと、トランジスタＮ２１のドレインと、トランジスタＮ２２、Ｎ２４の両ゲートと、にそれぞれ接続されている。トランジスタＰ２２のドレインは、トランジスタＰ２１のゲートと、インダクタＬ２２の一端と、可変容量ダイオードＣ２２のカソードと、トランジスタＮ２２のドレインと、トランジスタＮ２１、Ｎ２３の両ゲートと、にそれぞれ接続されている。インダクタＬ２１、Ｌ２２の他端は互いに接続されている。可変容量ダイオードＣ２１、Ｃ２２のアノードは互いに接続されており、その接続ノードは制御電圧ラインに接続されている。トランジスタＮ２１〜Ｎ２４のドレインは互いに接続されており、その接続ノードは接地されている。
【００２９】
トランジスタＮ１３、Ｎ２３のドレインは互いに接続されており、その接続ノードは電圧変換抵抗Ｒｉｎ１を介して電源ラインに接続されている。また、トランジスタＮ１４、Ｎ２４のドレインは互いに接続されており、その接続ノードは電圧変換抵抗Ｒｉｎ２を介して電源ラインに接続されている。
【００３０】
電圧変換抵抗Ｒｉｎ１、Ｒｉｎ２の一端（端子Ａ、Ｂ）は、それぞれリミッタ回路ＬＭＴの差動入力端子に相当するトランジスタＮ３１、Ｎ３２のゲートに接続されている。リミッタ回路ＬＭＴの作動出力端子に相当するトランジスタＮ３１、Ｎ３２のドレインは、それぞれ負荷抵抗Ｒｏｕｔ１、Ｒｏｕｔ２を介して互いに接続されており、その接続ノードは電源ラインに接続されている。トランジスタＮ３１、Ｎ３２のソースは互いに接続されており、その接続ノードはトランジスタＮ３４のドレインに接続されている。トランジスタＮ３３、Ｎ３４のゲートは互いに接続されており、その接続ノードはトランジスタＮ３３のドレインに接続されている。トランジスタＮ３３のドレインは、定電流源Ｉ１を介して電源ラインに接続されている。トランジスタＮ３３、Ｎ３４のソースは互いに接続されており、その接続ノードは接地されている。なお、本実施形態では、トランジスタＮ３３、Ｎ３４から成るカレントミラー回路のミラー比を１：１としている。当然ながら、カレントミラー回路のミラー比は、１：１である必要はなく、１：ａ（ａは正の整数）であっても良い。
【００３１】
上記構成から成る電圧制御発振器１ｃにおいて、電圧制御発振回路ＶＣＯ１、ＶＣＯ２のうち、選択回路ＳＬＴによって選択された方には電源電圧が与えられて発振動作が可能となる。このとき、電圧制御発振回路ＶＣＯ１、ＶＣＯ２は、それぞれ次の（１）式に示す発振周波数ｆ１、ｆ２で発振する。なお、（１）式中の変数Ｌ１はインダクタＬ１１、Ｌ１２のインダクタンスを示し、変数Ｌ２はインダクタＬ２１、Ｌ２２のインダクタンスを示している。また、変数Ｃ１は可変容量ダイオードＣ１１、Ｃ１２の容量を示し、変数Ｃ２は可変容量ダイオードＣ２１、Ｃ２２の容量を示している。
【００３２】
【数１】
2006238491.tif 000003
【００３３】
なお、変数Ｃ１、Ｃ２は制御電圧に応じて変化するので、該制御電圧を変化させることにより発振周波数ｆ１、ｆ２を可変制御することが可能である。また、変数Ｌ１、Ｌ２及び変数Ｃ１、Ｃ２を適宜調整することにより、発振周波数可変域の異なる電圧制御発振回路ＶＣＯ１、ＶＣＯ２を得ることができる。
【００３４】
電圧制御発振回路ＶＣＯ１、ＶＣＯ２の電流出力は、合成後に電圧変換抵抗Ｒｉｎ１、Ｒｉｎ２で電圧に変換される。なお、電圧制御発振回路ＶＣＯ１、ＶＣＯ２の電流出力が小さければ、電圧変換抵抗Ｒｉｎ１、Ｒｉｎ２の抵抗値を大きくすることで、より大きい電圧を取り出すことができる。電圧変換された発振出力は、リミッタ回路ＬＭＴを構成する差動増幅回路に入力される。このとき、入力電圧が差動増幅回路のダイナミックレンジより大きければ、該差動増幅回路は飽和動作をし、出力レベルが一定となる。
【００３５】
リミッタ回路ＬＭＴの動作についてさらに詳細な説明を行う。リミッタ回路ＬＭＴを構成する差動増幅回路に対して、そのダイナミックレンジより大きい電圧が入力された場合には、トランジスタＮ３１、Ｎ３２の一方がオン状態となり、他方がオフ状態となる。例えば、端子Ａの電圧が高く、端子Ｂの電圧が低い場合には、トランジスタＮ３１がオン状態となり、トランジスタＮ３２がオフ状態となる。逆に、端子Ａの電圧が低く、端子Ｂの電圧が高い場合には、トランジスタＮ３１がオフ状態になり、トランジスタＮ３２がオン状態となる。
【００３６】
ここで、電源電圧をＶＤＤ、差動増幅回路の負荷抵抗Ｒｏｕｔ１、Ｒｏｕｔ２の抵抗値をＲｏｕｔ、トランジスタＮ３４を流れるテイル電流値（差動増幅回路の動作電流値）をＩとすると、作動増幅回路の飽和動作時に出力端子ＯＵＴ１、ＯＵＴ２で得られる電圧値は、それぞれＶＤＤまたはＶＤＤ−（Ｒｏｕｔ×Ｉ）のいずれかとなる。従って、差動出力振幅（すなわちリミッタ回路ＬＭＴの出力レベル）は２×Ｒｏｕｔ×Ｉとなるので、差動増幅回路の負荷抵抗値Ｒｏｕｔとテイル電流値Ｉを適当に選択すれば任意の出力レベルを得ることができる。
【００３７】
次に、本発明の第２実施形態について図３を参照しながら詳細な説明を行う。図３は、本発明に係る電圧制御発振器の第２実施形態を示す回路図である。本実施形態の電圧制御発振器１ｄは、その集積回路化に際してトランジスタや抵抗等の製造ばらつきが生じた場合でも、出力レベルのばらつきを最小限に抑えることができるように構成されたものである。なお、本図に示すように、本実施形態の電圧制御発振回路１ｄは、前出の第１実施形態（図２参照）とほぼ同様の構成から成る。そこで、第１実施形態と同様の部分については、図２と同一符号を付すことで説明を省略し、以下では、本実施形態の特徴部分（リミッタ回路ＬＭＴを構成する定電流源Ｉ１の回路構成）について重点を置いた説明を行うことにする。
【００３８】
本図に示す通り、本実施形態の電圧制御発振器１ｄにおいて、リミッタ回路ＬＭＴを構成する定電流源Ｉ１は、ＰＭＯＳトランジスタＰ３１、Ｐ３２、電流生成抵抗Ｒｂｉａｓと、を有して成る。トランジスタＰ３１、Ｐ３２のソースは互いに接続されており、その接続ノードは電源ラインに接続されている。トランジスタＰ３１、Ｐ３２のゲートは互いに接続されており、その接続ノードはトランジスタＰ３１のドレインに接続されている。トランジスタＰ３１のドレインはバイアス電圧ラインに接続される一方で、電流生成抵抗Ｒｂｉａｓを介して接地されている。トランジスタＰ３２のドレインはトランジスタＮ３３のドレインに接続されている。なお、本実施形態では、トランジスタＰ３１、Ｐ３２から成るカレントミラー回路のミラー比を１：１としている。当然ながら、カレントミラー回路のミラー比は１：１である必要はなく、１：ｂ（ｂは正の整数）であっても良い。
【００３９】
上記構成から成る定電流源Ｉ１にバイアス電圧Ｖｂｉａｓが印加された場合、差動増幅回路のテイル電流値ＩはＶｂｉａｓ／Ｒｂｉａｓとなり、リミッタ回路ＬＭＴの差動出力振幅は、２×Ｒｏｕｔ×Ｉ＝２×Ｒｏｕｔ×（Ｖｂｉａｓ／Ｒｂｉａｓ）となる。このように、差動増幅回路のテイル電流値Ｉを完全に固定するのではなく、電流生成抵抗値Ｒｂｉａｓのばらつきに応じて変動させる構成であれば、電圧制御発振器１ｄの集積回路化に際してリミッタ回路ＬＭＴの負荷抵抗値Ｒｏｕｔがばらついた場合でも、その影響を電流生成抵抗値Ｒｂｉａｓのばらつき分で相殺することができるので、出力レベルのばらつきを抑えることが可能となる。
【００４０】
特に、電流生成抵抗Ｒｂｉａｓを負荷抵抗Ｒｏｕｔ１、Ｒｏｕｔ２と同種類の素子として、両負荷抵抗Ｒｏｕｔ１、Ｒｏｕｔ２の近傍に配置すれば、互いの製造ばらつき傾向が同様となるので、出力レベルのばらつきを最小限に抑えることが可能となる。
【００４１】
また、上記構成から成る定電流源Ｉ１に印加するバイアス電圧Ｖｂｉａｓとしてはバンドギャップ電圧を用いるとよい。このような構成とすることにより、製造ばらつきが生じた場合だけでなく、電源電圧変動や動作温度変動が生じた場合でも、出力レベルを一定に維持することが可能となる。
【００４２】
次に、電圧制御発振回路ＶＣＯ１、ＶＣＯ２とリミッタ回路ＬＭＴの配置レイアウトについて、図４を参照しながら説明する。図４は電圧制御発振回路ＶＣＯ１、ＶＣＯ２とリミッタ回路ＬＭＴの配置レイアウトを示すブロック図である。
【００４３】
本発明に係る電圧制御発振器において、リミッタ回路ＬＭＴは電圧制御発振回路ＶＣＯ１、ＶＣＯ２からの配線長が等しくなるように配置するとよい。なお、本図（ａ）では、リミッタ回路ＬＭＴを両電圧制御発振回路ＶＣＯ１、ＶＣＯ２から等距離の位置に配置している。このような構成とすることにより、配線容量に起因する各電圧制御発振回路ＶＣＯ１、ＶＣＯ２の出力減衰量に差が生じないので、リミッタ回路ＬＭＴは、電圧制御発振回路ＶＣＯ１、ＶＣＯ２双方について同一動作をすることが可能となる。
【００４４】
また、上記配置を実現できない場合や、リミッタ回路ＬＭＴの飽和動作余裕を重視する場合、リミッタ回路ＬＭＴは出力レベルの小さい電圧制御発振回路ほどその配線長が短くなるように配置するとよい。なお、本図（ｂ）では、リミッタ回路ＬＭＴを相対的に出力レベルの小さい電圧制御発振回路（ここでは電圧制御発振回路ＶＣＯ１）の近傍に配置している。このような構成とすることにより、出力レベルの小さい電圧制御発振回路ほど配線容量に起因する出力減衰量が小さくなるので、リミッタ回路ＬＭＴの飽和動作に必要な所定入力レベルを維持しやすくなり、その飽和動作に余裕を持たせることが可能となる。
【００４５】
次に、電圧制御発振回路とリミッタ回路への電源ラインレイアウトについて、図５を参照しながら説明する。図５は電圧制御発振回路とリミッタ回路への電源ラインレイアウトを示すブロック図である。本図（ａ）は本発明に係る電圧制御発振器の回路構成であり、電圧制御発振回路ＶＣＯとリミッタ回路ＬＭＴへの電源ラインは互いに分離されている。一方、本図（ｂ）は電圧制御発振回路ＶＣＯとリミッタ回路ＬＭＴへの電源ラインを共通とした回路構成を参考までに示している。なお、本図（ａ）、（ｂ）中の抵抗Ｒａ〜Ｒｄは、それぞれ電源ラインの配線抵抗を示している。
【００４６】
上記した通り、本発明に係る電圧制御発振器は、電圧制御発振回路ＶＣＯとリミッタ回路ＬＭＴへの電源ラインを互いに分離して成る構成である。このように、電源ラインと電圧制御発振回路ＶＣＯ及びリミッタ回路ＬＭＴ間の共通負荷をなくした構成とすることにより、一方の回路が他方の回路から影響を受けることがなくなる。具体的に説明すると、本図（ｂ）の構成では、電圧制御発振回路ＶＣＯに（Ｒａ＋Ｒｂ）×（Ｉａ＋Ｉｂ）の電圧降下が生じるのに対して、本図（ａ）の回路構成であれば、電圧降下は（Ｒａ＋Ｒｂ）×Ｉａで済み、（Ｒａ＋Ｒｂ）×Ｉｂだけ電圧降下を低減することができる。従って、本構成を採用することにより、リミッタ回路ＬＭＴの付加に伴う電圧制御発振回路ＶＣＯの位相雑音特性劣化を回避することが可能となる。
【００４７】
次に、各電圧制御発振回路の発振周波数可変域について図６を参照しながら説明する。図６は、本発明に係る電圧制御発振器の発振周波数可変域を示す図である。本図に示す電圧制御発振器の場合、該電圧制御発振器を構成する電圧制御発振回路ＶＣＯ１〜ＶＣＯ３の発振周波数可変域は、最も低域側にばらついた状態（ｌｏｗ状態）で９０〜１４０［ＭＨｚ］、１１０〜１６０［ＭＨｚ］、及び１３０〜１８０［ＭＨｚ］となり、最も高域側にばらついた状態（ｈｉｇｈ状態）で１１０〜１６０［ＭＨｚ］、１３０〜１８０［ＭＨｚ］、及び１５０〜２００［ＭＨｚ］となる。このように、本発明に係る電圧制御発振器では、従来と同じく各状態下における電圧制御発振回路ＶＣＯ１〜ＶＣＯ３の発振周波数可変域がその端部で互いに重複されていることに加えて、電圧制御発振回路ＶＣＯ１〜ＶＣＯ３個々についてばらつきの影響を受けない発振周波数可変域（それぞれ１１０〜１４０［ＭＨｚ］、１３０〜１６０［ＭＨｚ］、及び１５０〜１８０［ＭＨｚ］）もその端部で互いに重複されている。すなわち、本発明に係る電圧制御発振器では、ｌｏｗ状態におけるｎ（≧１）番目の電圧制御発振回路ＶＣＯｎの上端周波数が、ｈｉｇｈ状態におけるｍ（＝ｎ＋１）番目の電圧制御発振回路ＶＣＯｍの下端周波数よりも高くなるように各発振周波数可変域が調整されている。
【００４８】
上記構成から成る電圧制御発振器であれば、どのような条件下であっても、１１０〜１８０［ＭＨｚ］の周波数範囲で発振周波数を可変制御することはもちろん、ある周波数を発振するに際していずれの電圧制御発振回路を選択すべきかを一意的に決定することも可能となる。従って、各電圧制御発振回路ＶＣＯ１〜ＶＣＯ３が所望の周波数を発振できるか否かを判定する回路や、発振できなかった場合に他方の電圧制御発振回路を選択する回路が不必要となるため、回路規模縮小や消費電力低減に貢献することができる。
【図面の簡単な説明】
【００４９】
【図１】は、本発明に係る電圧制御発振器のブロック図である。
【図２】は、本発明に係る電圧制御発振器の第１実施形態を示す回路図である。
【図３】は、本発明に係る電圧制御発振器の第２実施形態を示す回路図である。
【図４】は、電圧制御発振回路ＶＣＯ１、ＶＣＯ２とリミッタ回路ＬＭＴの配置レイアウトを示すブロック図である。
【図５】は、電圧制御発振回路とリミッタ回路への電源ラインレイアウトを示すブロック図である。
【図６】は、本発明に係る電圧制御発振器の発振周波数可変域を示す図である。
【図７】は、従来の電圧制御発振器の発振周波数可変域を示す図である。
【符号の説明】
【００５０】
１ａ〜１ｄ    電圧制御発振器
ＶＣＯ、ＶＣＯ１〜ＶＣＯｎ    電圧制御発振回路
ＬＭＴ    リミッタ回路
ＳＬＴ    選択回路
Ｐ１１、Ｐ１２    ＰＭＯＳトランジスタ
Ｎ１１〜Ｎ１４    ＮＭＯＳトランジスタ
Ｌ１１、Ｌ１２    インダクタ
Ｃ１１、Ｃ１２    可変容量ダイオード
Ｐ２１、Ｐ２２    ＰＭＯＳトランジスタ
Ｎ２１〜Ｎ２４    ＮＭＯＳトランジスタ
Ｌ２１、Ｌ２２    インダクタ
Ｃ２１、Ｃ２２    可変容量ダイオード
Ｎ３１〜Ｎ３４    ＮＭＯＳトランジスタ
Ｒｉｎ１、Ｒｉｎ２    電圧変換抵抗
Ｒｏｕｔ１、Ｒｏｕｔ２    負荷抵抗
Ｉ１    定電流源
Ｐ３１、Ｐ３２    ＰＭＯＳトランジスタ
Ｒｂｉａｓ    電流生成抵抗
Ｒａ〜Ｒｄ    配線抵抗
【図１】
2006238491.tif 000004
【図２】
2006238491.tif 000005
【図３】
2006238491.tif 000006
【図４】
2006238491.tif 000007
【図５】
2006238491.tif 000008
【図６】
2006238491.tif 000009
【図７】
2006238491.tif 000010