(57)【要約】      （修正有）【課題】めっき膜厚の均一性を向上させることができる電解めっき装置及び電解めっき方法を提供する。【解決手段】表面に導電膜を堆積させた半導体基板１００を、基板ホルダ１０４に装着し、電解めっき槽１０１に貯留されためっき液１０２中にアノード電極１０５と対向する位置に浸漬する。このとき、半導体基板１００上の導電膜の周縁部に接触させる、基板ホルダ１０４中のカソード電極１０３に一体の導体を採用する。あるいは、複数のカソード電極と電源１０８とを、各カソード電極一体に複数本取り付けた配線３ａ〜３ｈにより接続する。これにより、半導体基板１００に堆積されるめっき膜の膜厚を全面にわたって均一にすることができる。【選択図】図７
2006219697.tif 000002
【特許請求の範囲】
【請求項１】
導電膜が形成された被めっき面の周縁部にカソード電極を接触させた基板と、アノード電極とが、めっき液を貯留するめっき槽中に配置され、前記アノード電極と前記カソード電極との間に電位差が設けられる電解めっき装置において、
前記カソード電極の複数の位置に前記電位が印加されることを特徴とする、電解めっき装置。
【請求項２】
前記カソード電極が、前記基板周縁部の全周にわたって接触する１つの電極で構成された請求項１に記載の電解めっき装置。
【請求項３】
前記カソード電極が複数の電極からなり、当該各電極が、前記電位を供給する電源にそれぞれ接続されるとともに、当該複数の電極のうち、少なくとも隣接する電極が導電性材料からなる接続部材により互いに接続された請求項１に記載の電解めっき装置。
【請求項４】
前記カソード電極が複数の電極からなり、当該各電極が、前記電位を供給する電源に、当該各電極にそれぞれ接続された複数の導電部材を介して接続された請求項１に記載の電解めっき装置。
【請求項５】
請求項１〜４のいずれかに記載の電解めっき装置を用い、前記基板を半導体基板とし、前記半導体基板上に銅膜を形成することを特徴とする、電解めっき方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造工程において、基板上に薄膜を形成する電解めっき装置及び電解めっき方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置（ＬＳＩ）の配線材料として、アルミニウムに代えて、低抵抗であり、かつ高エレクトロマイグレーション（ＥＭ）耐性を有する銅（Ｃｕ）が使用されている。このような銅配線の形成には、銅がドライエッチングによるパターン形成が困難な材質であることから、化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）が利用される。
【０００３】
上述の銅配線の形成工程では、まず、配線の被形成面である層間絶縁膜に、配線パターンに対応する溝が形成される。続いて、電解めっき法によって、銅が基板表面のほぼ全面に成膜され、前記溝が埋め込まれる。そして、被めっき面に対してＣＭＰによる研磨を行って、余剰な銅を除去することで銅配線が完成される。
【０００４】
以下、このような配線形成工程で用いられている従来の電解めっき装置について、半導体基板上に銅めっきを行う場合を例として図１０、１１及び図１２を参照しながら説明する。
【０００５】
図１０は、従来の電解めっき装置の全体構成を示す概略構成図である。また、図１１は、図１０に示すめっき槽１０１の断面図であり、図１２は、図１１に示す基板ホルダ１０４の断面図である。
【０００６】
図１０に示すように、従来のめっき装置は、めっき液１０２が貯留されるめっき槽１０１を備える。通常、めっき液１０２は、めっき槽１０１の外部に設けられためっき液タンク１２１から、めっき液１０２をポンプ１２３及びフィルタ１２４を備えためっき液送出ライン１２２を介して供給されるようになっている。この場合、電解めっき槽１０１からオーバーフローしためっき液１０２は、めっき液回収槽１２５に集められた後、めっき液帰還ライン１２６を経由してめっき液タンク１２１に戻される。このようにしてめっき液１０２を循環させながらめっき処理を行うことで、めっき槽１０１内部のめっき液１０２が撹拌されるため、めっき液中に濃度勾配を生じることが抑制され、基板上に成膜されるめっき銅膜の膜厚の均一性を向上させることができる。
【０００７】
一方、めっき槽１０１の内部では、図１０及び図１１に示すように、所定の電位が印加されるアノード電極１０５と対向する位置に、めっき対象となる半導体基板１００が保持された基板ホルダ１０４が配置される。
【０００８】
図１２に示すように、基板ホルダ１０４は、半導体基板１００の被めっき面に対応する開口を有する箱体１０４ｂと、当該箱体１０４ｂを密閉可能な蓋体１０４ａからなり、その内部に、アノード電極１０５に比べて低い電位が印加されるカソード電極１０３を備える。また、半導体基板１００は、上記開口の外周でかつ、基板ホルダ１０４の内側に配置されたＯリング等の封止部材２０１を介して、被めっき面が上記開口から露出する状態で基板ホルダ１０４の内部に配置され、半導体基板１００の被めっき面のみが、めっき槽１０１内のめっき液１０２に浸漬される。
【０００９】
なお、半導体基板１００には、トランジスタ素子、容量素子及び金属配線などのＬＳＩの構成要素、及び、上述の配線パターンに対応する溝が形成されており、その表面（被めっき面）には、図１２に示すように、カソード電極１０３（１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ）に印加された電位をめっき液１０２に供給するために薄い銅膜等の導電膜２００が、例えば、スパッタ法等により堆積されている。
【００１０】
上記カソード電極１０３は、半導体基板１００が上述のように基板ホルダ１０４内に配置された状況下で、半導体基板１００周縁部の導電膜２００と接触する位置に設けられており、半導体基板１００を基板ホルダ１０４の内部に配置すると同時に導電膜２００とカソード電極１０３とが電気的に接続される。
【００１１】
また、カソード電極１０３は、導電膜２００上の電位分布に偏りが発生しないように、例えば、複数（ここでは、４分割）の分割電極１０３ａ〜１０３ｄとして構成され、各カソード電極１０３ａ〜１０３ｄが半導体基板１００の周縁部に対して等間隔で接触するように構成されている。この場合、カソード電極１０３ａ〜１０３ｄは、配線１０９ａ〜１０９ｄを介して、電源１０８に接続される。
【００１２】
一般に、上記カソード電極１０３ａ〜１０３ｄには、白金でコーティングされたチタン電極やパラジウム合金電極等が使用され、また、アノード電極１０５には、リンを含有する銅電極等が用いられる。
【００１３】
また、基板ホルダ１０４とアノード電極１０５との間には、例えば、円形の開口１０７を備えた電界遮蔽板１０６が配置されている。この開口１０７は、半導体基板１００の被めっき領域に比べて狭くなっており、アノード電極１０５から半導体基板１００に向かう電界を絞り込み、被めっき面での電界分布（電流分布）を均一化する機能を有する。
【００１４】
上記構成において、カソード電極１０３ａ〜１０３ｄとアノード電極１０５との間に電流を流すと、導電膜２００上にめっき銅膜２０２が堆積される。このとき、使用する電流密度は数ｍＡ／ｃｍ2から数十ｍＡ／ｃｍ2程度である。なお、上述の例において、めっき液１０２には、純水１リットルに対して、１５０ｇ程度の硫酸、８０ｇ程度の硫酸銅、５０ｐｐｍ程度の塩酸、及び数ｍｌの添加剤（例えば、光沢剤、界面活性剤等）がそれぞれ混入された液薬が用いられる。
【００１５】
なお、上述した従来技術は、文献公知発明にかかる技術ではないため記載すべき先行技術文献情報は存在しない。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記従来の電解めっき装置では、半導体基板１００の表面に衝突するめっき液１０２の液流の分布、およびめっき液１０２中の電界の分布が、半導体基板１００に対して可能な限り均一になる状態に設定され、めっき処理が行われる。しかしながら、このようなめっき液１０２の流量分布、並びに、めっき液１０２中の電界分布の管理が行われている状況下であっても、めっき銅膜２０２の膜厚は、特に、半導体基板１００の周縁部において不均一になる、あるいは累積処理時間の増大とともに不均一になるという現象が生じていた。
【００１７】
このように膜厚が不均一なめっき銅膜２０２に対してＣＭＰを適用すると、膜厚が薄い領域において余剰なめっき銅膜２０２の除去が完了しても、膜厚の厚い領域では、余剰なめっき銅膜２０２が残留している。また、膜厚の厚い領域に残留している余剰なめっき銅膜２０２を除去するためにさらに研磨を行うと、膜厚が薄い領域のめっき銅膜２０２は、層間絶縁膜とともに研磨されてしまい、配線抵抗の上昇や配線信頼性の低下、さらには、配線の断線という不具合が発生するという問題が生じていた。
【００１８】
本願発明者らは、上記現象の原因を検討した結果、カソード電極１０３ａ〜１０３ｄと電源１０８とを結ぶ配線１０９ａ〜１０９ｄの有する抵抗がすべて同じではなく、それぞれの配線抵抗に差が生じていることが原因であることを見いだした。このような配線抵抗の差は、設備導入時に確認されていなかった場合であっても、設備稼働後の初期や経時変化により発生するものである。
【００１９】
図１３及び図１４は、図１２に示すカソード電極１０３ａ〜１０３ｄを図中上方から見た状態を示す平面図である。
【００２０】
この従来の構成おいて、配線１０９ａ〜１０９ｄのそれぞれの配線抵抗の大きさに差が生じると、各カソード電極１０３ａ〜１０３ｄに異なる大きさの電流が流れる。また、このように各カソード電極１０３ａ〜１０３ｄを流れる電流の大きさが異なると、各カソード電極１０３ａ〜１０３ｄの近傍に位置する導電膜２００上の領域３００ａ〜３００ｄには、めっき銅膜２０２が異なる膜厚で堆積される。
【００２１】
例えば、配線１０９ａ、１０９ｃ、及び１０９ｄの配線抵抗が同一であり、配線１０９ｂの配線抵抗が他の配線の配線抵抗に比べて大きい場合、カソード電極１０３ｂを流れる電流Ｉ２は、カソード電極１０３ａ、１０３ｃ、１０３ｄのそれぞれを流れる電流Ｉ１、Ｉ３、Ｉ４に比べて小さくなる（図１３に、太さを変えた矢印で示す。）。この場合、カソード電極１０３ａ、１０３ｃ、１０３ｄ近傍の領域３００ａ、３００ｃ、３００ｄに堆積されためっき銅膜２０２の膜厚に比べて、カソード電極１０３ｂ近傍の領域３００ｂに堆積されためっき銅膜２０２の膜厚は薄くなる。
【００２２】
また、従来の電解めっき装置では、上述のように、各カソード電極１０３ａ〜１０３ｄと電源１０８とは、単一の配線１０９ａ〜１０９ｄで接続されている。このため、各配線１０９ａ〜１０９ｄが各カソード電極１０３ａ〜１０３ｄに接続される接続点の近傍領域（図１４に示す領域４００ａ、４００ｄ、４００ｅ、４００ｈ）と、当該接続点から遠い領域（図１４に示す領域４００ｂ、４００ｃ、４００ｆ、４００ｇ）とでは、各カソード電極１０３ａ〜１０３ｄ自身が有する抵抗のために、導電膜２００上を流れる電流の大きさが異なる。
【００２３】
したがって、接続点近傍の領域４００ａ、４００ｄ、４００e、４００ｈに堆積されるめっき銅膜２０２の膜厚と、接続点から遠い領域４００ｂ、４００ｃ、４００ｆ、４００ｇに堆積されるめっき銅膜２０２の膜厚とが異なってしまう。
【００２４】
本発明は、以上のような本願発明者らの知見に基づいて提案されたものであり、めっき膜厚の均一性を向上させることができる電解めっき装置及び電界めっき方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、本発明は以下の手段を採用する。まず、本発明は、導電膜が形成された被めっき面の周縁部にカソード電極を接触させた基板と、アノード電極とが、めっき液を貯留するめっき槽中に配置され、アノード電極とカソード電極との間に電位差が設けられる電解めっき装置を前提としている。そして、本発明の電解めっき装置は、上記カソード電極上の複数の位置に上記電位が印加される構成を採用している。
【００２６】
本発明において、カソード電極は、前記基板周縁部の全周にわたって接触する１つの電極として構成することができる。この場合、当該カソード電極には、当該電極に接続された複数の導電部材を介して上記電位が印加される。
【００２７】
一方、カソード電極が複数の電極からなり、当該各電極が、上記電位を供給する電源にそれぞれ接続されるとともに、各電極のうち少なくとも隣接する電極が、導電性材料からなる接続部材により互いに接続される構成としてもよい。本構成では、各電極には、隣接する電極からも電位が供給されることになる。
【００２８】
さらに、カソード電極が複数の電極からなり、当該各電極が、当該各電極にそれぞれ接続された複数の導電部材を介して、前記電位を供給する電源に接続された構成を採用することもできる。
【００２９】
以上の構成によれば、基板の被めっき面に接触するカソード電極の電位を極めて均一に保つことができる。
【００３０】
以上のいずれかの電解めっき装置を用い、基板を具体的には半導体基板とし、半導体基板上に銅膜を形成する場合にその大きい効果を奏することができる。
【発明の効果】
【００３１】
本発明の電解めっき装置によれば、カソード電極を全体にわたって等電位することが可能であり、カソード電極に電位を印加する配線の一部の配線抵抗が増加した場合であっても、めっき膜厚を全面にわたって均一にすることができるという、優れた効果を発揮する。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る電界めっき装置について、図面を参照しながら詳細に説明する。各実施形態においては、説明の重複を避けるため、図１０〜図１４に示した従来の電解めっき装置と同一の作用効果を奏する部材には同一の符号を付している。
【００３３】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる電解めっき装置の要部断面図である。また、図２は、図１に示す電解めっき装置における基板ホルダ１０４の断面図である。さらに、図３及び図４は、当該基板ホルダ１０４に装着された半導体基板を示す平面図である。なお、以下では、半導体基板に銅めっきを行う事例に基づいて説明を行うが、本発明を適用可能なめっき対象物、並びに、めっき材料がこれらに限定されるものではない。
【００３４】
図１及び図２に示すように、本発明の第１の実施形態に係る電界めっき装置では、従来の電界めっき装置と同様に、アノード電極１０５と対向する位置に、半導体基板１００が装着された基板ホルダ１０４が配置される。ここでは、半導体基板１００の被めっき面に導電膜２００として約１００ｎｍの銅膜が成膜されている。
【００３５】
本実施形態では、基板ホルダ１０４内で、半導体基板１００の被めっき面の周縁部に接触するカソード電極１が、図３に示すように、被めっき面に対応する開口を有する、例えばリング状の１体の導体により構成されている。また、当該カソード電極１と電源１０８とは、複数の配線１０９ａ〜１０９ｄを介して接続される。
【００３６】
本構成によれば、各配線１０９ａ〜１０９ｄの配線抵抗に差が生じたとしても、カソード電極１全体を等電位に保つことができる。例えば、図３に示す配線１０９ｂの配線抵抗が何らかの要因で大きくなった場合、他の配線１０９ａ、１０９ｃ、１０９ｄを介して供給された電子が、配線１０９ｂの接続部近傍に供給される。このため、カソード電極１は全体が等電位に保たれる。
【００３７】
したがって、図３に示すように、半導体基板１００の周縁部を流れる電流Ｉ１〜Ｉ４は等しい電流となり、半導体基板１００に形成されるめっき銅膜２０２の膜厚を基板全面にわたって均一にすることができる。
【００３８】
なお、上記では、カソード電極１を１体の導体として構成したが、図４に示すように、複数のカソード電極（ここでは４分割されたカソード電極）１０３ａ〜１０３ｄとして構成し、少なくとも隣接する電極の間を、導電性材料からなる接続部材２により、電気的に接続する構成を採用してもよい。
【００３９】
本構成であっても、例えば、配線１０９ｂの配線抵抗が大きくなった場合、他の配線１０９ａ、１０９ｃ、１０９ｄによりカソード電極１０３ａ、１０３ｃ、１０３ｄに供給された電子が、接続部材２を介してカソード電極１０３ｂに供給されるため、各カソード電極１０３ａ〜１０３ｄの電位は等電位に保たれる。
【００４０】
図５（ａ）は、図４に例示した、接続部材２により隣接する電極が電気的に接続された４分割のカソード電極１０３ａ〜１０３ｄを備えた基板ホルダ１０４を用いて、半導体基板１００上に形成されためっき銅膜２０２のシート抵抗の分布を示す図である。また、図５（ｂ）に示す比較例は、図１３に例示した、４分割のカソード電極１０３ａ〜１０３ｄを備えた従来の基板ホルダ１０４を用いて、半導体基板１００上に形成されためっき銅膜２０２のシート抵抗の分布を示す図である。
【００４１】
図５（ａ）、（ｂ）に示す線は、同一のシート抵抗が観測された点を結んだ等シート抵抗線であり、図中の"＋"は、シート抵抗が基準値（例えば、目標膜厚に対応するシート抵抗）より高いことを示している。また、図５（ａ）、（ｂ）は、図４、図１３に図示したカソード電極１０３ａ〜１０３ｄの配置に一致させるために、半導体基板１００の裏面から被めっき面を透過して見た状態のシート抵抗分布を示している。
【００４２】
図５から理解できるように、図５（ｂ）では、右上方（カソード電極１０３ｂの近傍領域３００ｂ）において、シート抵抗が高く、等シート抵抗線が密集している。これは、当該領域のめっき銅膜の膜厚が薄く、膜厚も一定になっていないことを示している。
【００４３】
これに対し、図５（ａ）では、等シート抵抗線の間隔が図５（ｂ）に比べて広く、また、等シート抵抗線が密集した領域も存在していない。すなわち、本発明を適用することにより、めっき銅膜２０２が、半導体基板１００の周縁部においても、従来に比べて均一な膜厚で形成されるのである。
【００４４】
また、図５（ａ）、（ｂ）に示した、めっき銅膜２０２の面内均一性を数値的に評価するため、シート抵抗値の面内最大値と面内最小値との差をシート抵抗値の面内平均値の２倍で除した値（以下、シート抵抗均一性という。）を比較した。当然のことながら、このシート抵抗均一性は、面内最大値と面内最小値との差が小さい程、小さな値となる。なお、シート抵抗均一性の算出には、半導体基板１００の面内から、偏りなく選択した４９点のシート抵抗値を使用している。
【００４５】
これによれば、図５(ｂ)のシート抵抗均一性が６．０１％であったのに対し、図５（ａ）のシート抵抗均一性は３．７４％であった。この数値からも、本発明を適用することにより、めっき銅膜２０２が、従来に比べて均一な膜厚で形成されていることが理解できる。
【００４６】
さらに、上記シート抵抗均一性の数値を使用して、複数の半導体基板に対して、めっき銅膜の膜厚の面内均一性を評価した結果を図６に示す。なお、図６において、横軸はシート抵抗均一性であり、縦軸は累積度数である。
【００４７】
図６において、曲線Ａで示すデータが、本実施の形態に係る電解めっき装置において取得したデータ（６２４サンプル）を示しており、曲線Ｂで示すデータが、従来の電解めっき装置において取得したデータ（５２０サンプル）を示している。
【００４８】
図６に示す累積分布では、曲線Ａが、曲線Ｂに比べて、シート抵抗均一性の数値が全体的に小さな値に分布していることが理解できる。この結果においても、本発明を適用することにより、めっき銅膜２０２が均一な膜厚で形成できることが示されている。
【００４９】
以上説明したように、本実施の形態に係る電解めっき装置によれば、カソード電極を全体にわたって等電位することができ、めっき膜厚を基板全面にわたって均一にすることができる。
【００５０】
なお、以上の説明では、１体に構成されたカソード電極１、または、電気的に接続されたカソード電極１０３ａ〜１０３ｄに対して、４本の配線が接続された場合について説明したが、当該配線は複数であればよく、その数は何等限定されるものではない。また、カソード電極自身の抵抗により、カソード電極の電位分布に偏りが生じることを抑制する観点では、１体に構成されたカソード電極１、または、電気的に接続されたカソード電極１０３ａ〜１０３ｄに接続される各配線の接続部の間隔は等間隔であることが好ましく、また、各配線の接続部の間隔は狭いことが好ましい。
【００５１】
（第２の実施形態）
続いて、本発明の第２の実施形態である電解めっき装置について、図７〜図９を参照しながら詳細に説明する。
図７は、第２の実施形態における電解めっき装置の要部断面図である。図８は、第２の実施形態の電解めっき装置における基板ホルダ１０４の断面図である。図９は、当該基板ホルダ１０４に装着された半導体基板を示す平面図である。
【００５２】
本実施形態の電解めっき装置では、基板ホルダ１０４は、上述の従来の電解めっき装置と同様に、複数に分割されたカソード電極１０３ａ〜１０３ｄを備える。しかしながら、本実施の形態に係る電界めっき装置では、図９に示すように、各カソード電極１０３ａ〜１０３ｄと電源１０８とが１本の配線ではなく、カソード電極１体に複数設けられた配線３により接続される。なお、図９の例では、各カソード電極１０３ａ〜１０３ｄは、それぞれ２本の配線を介して電源１０８と接続された状態を示している。
【００５３】
このように、カソード電極１０３ａ〜１０３ｄと電源１０８とを接続する配線が、１つのカソード電極１０３に対して複数に存在すれば、各カソード電極１０３ａ〜１０３ｄと電源１０８とを結ぶ配線３ａ〜３ｈのうち、各カソード電極１０３ａ〜１０３ｄに接続している複数の配線のうちの一本に、異常な抵抗が生じていても、そのカソード電極１０３ａ〜１０３ｄに接続されている他の正常な配線から電子を供給することができる。
【００５４】
したがって、仮に、カソード電極に接続された複数の配線のうち、１本の配線抵抗が高くなった場合であっても、当該カソード電極に接続されている他の配線を介して電源１０８から電子が供給されることになる。すなわち、図９に示すように、４分割されたカソード電極１０３ａ〜１０３ｄの全ての電極を、ほぼ同電位に維持することができるので、めっき銅膜２０２を均一に形成することができる。
【００５５】
また、配線が一つのカソード電極につき複数本接続されているので、一つのカソード電極全体に電子が供給されるため、カソード電極１０３ａ〜１０３ｄは、それぞれ全面にわたって等電位になる。このため、電流Ｉ５〜Ｉ１２はほぼ等しい電流となり、半導体基板１００へのめっき膜厚を全面にわたって均一にすることができる。なお、本実施の形態において、隣接するカソード電極が、上記接続部材２により連結されてもよいことは、いうまでもない。
【００５６】
なお、図面ではカソード電極、およびアノード電極に対して、１つの電源により電位を供給する構成を示したが、複数の電源から電位が供給される構成であっても、本発明の効果は、何等損なわれることはない。
【産業上の利用可能性】
【００５７】
本発明は、めっき膜の膜厚均一性を改善することができ、半導体集積回路の銅配線材料膜など膜厚均一性が要求される膜を形成する工程に応用することが有益である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態の電解めっき装置の要部断面図。
【図２】本発明の第１の実施形態の基板ホルダの断面図。
【図３】本発明の第１の実施形態の基板ホルダに装着された半導体基板を示す平面図。
【図４】本発明の第１の実施形態の変形例の基板ホルダに装着された半導体基板を示す平面図。
【図５】本発明の第１の実施形態を適用した半導体基板のめっき膜厚分布を示す図。
【図６】本発明の第１の実施形態を適用した半導体基板のめっき膜厚の均一性を示す図。
【図７】本発明の第２の実施形態の電解めっき装置の要部断面図。
【図８】本発明の第２の実施形態の基板ホルダの断面図。
【図９】本発明の第２の実施形態の基板ホルダに装着された半導体基板を示す平面図。
【図１０】従来の電解めっき装置の概略構成図。
【図１１】従来の電解めっき装置の要部断面図。
【図１２】従来の電解めっき装置の基板ホルダの断面図。
【図１３】従来の電解めっき装置の基板ホルダに装着された半導体基板を示す平面図。
【図１４】従来の電解めっき装置の基板ホルダに装着された半導体基板を示す平面図。
【符号の説明】
【００５９】
１  カソード電極
２  接続部材
３  配線
１００  半導体基板
１０１  めっき槽
１０２  めっき液
１０３  カソード電極
１０４  基板ホルダ
１０５  アノード電極
１０８  電源
１０９  配線
１２１  めっき液タンク
１２３  ポンプ
１２５  めっき液回収槽
２００  導電膜
２０２  めっき銅膜
【図１】
2006219697.tif 000003
【図２】
2006219697.tif 000004
【図３】
2006219697.tif 000005
【図４】
2006219697.tif 000006
【図５】
2006219697.tif 000007
【図６】
2006219697.tif 000008
【図７】
2006219697.tif 000009
【図８】
2006219697.tif 000010
【図９】
2006219697.tif 000011
【図１０】
2006219697.tif 000012
【図１１】
2006219697.tif 000013
【図１２】
2006219697.tif 000014
【図１３】
2006219697.tif 000015
【図１４】
2006219697.tif 000016