(57)【要約】【課題】  ＶＣＸＯ回路のＰＷＭ補正値を予め測定し、装置ごとに補正値をメモリエリアに格納させることによって、アナログ放送においてもＭＰＥＧ２にエンコード処理を行うことを可能とした放送受信装置及び放送受信方法を提供することを目的とする。【解決手段】  デジタル放送信号を受信する受信部と、受信部で受信したデジタル放送信号から番組を復元して再生する処理部と、処理部で復元した番組を表示する表示部と、トランスファストリーム信号からＰＣＲ値を抽出するＰＣＲ処理部と、ＰＣＲ処理部から抽出されたＰＣＲ値が入力され４２ｂｉｔカウンタ値と比較する位相比較部と、位相比較部からの位相差が入力されＰＷＭ値を生成するＰＷＭ生成部と、ＰＷＭ生成部にて生成されたＰＷＭ値を格納するメモリとを具備する放送受信装置。【選択図】  図１
2006094344.tif 000002
【特許請求の範囲】
【請求項１】
デジタル放送信号を受信する受信部と、
前記受信部で受信したデジタル放送信号から番組を復元して再生する処理部と、
前記処理部で復元した番組を表示する表示部と、
トランスファストリーム信号からＰＣＲ値を抽出するＰＣＲ処理部と、
前記ＰＣＲ処理部から抽出されたＰＣＲ値が入力され４２ｂｉｔカウンタ値と比較する位相比較部と、
前記位相比較部からの位相差が入力されＰＷＭ値を生成するＰＷＭ生成部と、
前記ＰＷＭ生成部にて生成されたＰＷＭ値を格納するメモリとを具備することを特徴とする放送受信装置。
【請求項２】
前記メモリに格納されたＰＷＭ値を読み出し基準信号に用いることを特徴とする請求項１記載の放送受信装置。
【請求項３】
デジタル放送信号を受信する受信部と、
前記受信部で受信したデジタル放送信号から番組を復元して再生する処理部と、
前記処理部で復元した番組を表示する表示部と、
トランスファストリーム信号からＰＣＲ値を抽出するＰＣＲ処理部と、
前記ＰＣＲ処理部から抽出されたＰＣＲ値が入力され４２ｂｉｔカウンタ値と比較する位相比較部と、
前記位相比較部からの位相差が入力されＰＷＭ値を生成するＰＷＭ生成部と、
前記ＰＷＭ生成部にて生成されたＰＷＭ値を格納するメモリとを具備する放送受信装置に、工場出荷時において基準となるデジタル信号を入力し、
前記ＰＣＲ処理部にて、ＰＣＲ値を抽出させ、
前記抽出されたＰＣＲ値を前記位相比較部に入力して４２ｂｉｔカウンタ値と比較させ、
前記比較した位相差を前期ＰＷＭ生成部に入力してＰＷＭ値を生成させ、
前記生成されたＰＷＭ値を前記メモリに格納させることを特徴とする放送受信装置の基準信号生成方法。
【請求項４】
デジタル放送信号を受信する受信部と、
前記受信部で受信したデジタル放送信号から番組を復元して再生する処理部と、
前記処理部で復元した番組を表示する表示部と、
トランスファストリーム信号からＰＣＲ値を抽出するＰＣＲ処理部と、
前記ＰＣＲ処理部から抽出されたＰＣＲ値が入力され４２ｂｉｔカウンタ値と比較する位相比較部と、
前記位相比較部からの位相差が入力されＰＷＭ値を生成するＰＷＭ生成部と、
前記ＰＷＭ生成部にて生成されたＰＷＭ値を格納するメモリと、
アナログ信号を受信する場合、前記メモリに格納されたＰＷＭ値が読み出され、前記ＰＷＭ生成部の初期値に設定され、このＰＷＭ生成部から入力された信号に基づいてＭＰＥＧ用の発振周波数を発振するＶＣＸＯ回路とを具備することを特徴とする放送受信装置。
【請求項５】
前記アナログ信号を受信する場合かどうか判断するために、前記処理部に入力されるＴＳ信号があるかどうかを検出し、前記ＴＳ信号が無い場合に前記アナログ信号を受信すると判断することを特徴とする請求項４記載の放送受信装置。
【請求項６】
前記アナログ信号を受信する場合かどうか判断するために、ＰＣＲ値が一定期間以上書き換えられているかどうかを検出し、前記ＰＣＲ値が一定期間以上書き換えられていない場合に前記アナログ信号を受信すると判断することを特徴とする請求項４記載の放送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、テレビジョン放送等を受信する放送受信装置及びこれを用いた基準信号生成方法に関する。
【背景技術】
【０００２】
周知のように、近年、テレビジョン放送のデジタル化が推進されている。例えば、日本国内においては、ＢＳ（Ｂｒｏａｄｃａｓｔｉｎｇ  Ｓａｔｅｌｌｉｔｅ）デジタル放送及び１１０度ＣＳ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓａｔｅｌｌｉｔｅ）デジタル放送等の衛星デジタル放送だけでなく、地上デジタル放送も開始されている。
【０００３】
そして、このようなデジタルテレビジョン放送を受信するデジタル放送受信装置にあっては、例えばＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）のような大容量のデジタル記録機器を接続することにより、受信した番組をデジタル記録したり、記録した番組を再生したりすることが可能となっている。
【０００４】
さらに、現在では、１台のデジタル放送受信装置に対して、複数のデジタル記録機器を接続してネットワーク化することにより、デジタル放送受信装置が、任意のデジタル記録機器を指定して番組の記録を行なわせたり、任意のデジタル記録機器を指定して番組の再生を行なわせたりすることができる。
【０００５】
このような複数のデジタル記録機器をネットワーク接続可能としたデジタル放送受信装置においては、各デジタル記録機器に記録されている番組をユーザが容易に管理することができ、所望の記録番組を迅速に検索して再生できるようにすることが重要となる。
【０００６】
特許文献１には、インターネット受信機能を備えたテレビジョン受像機で、テレビジョン信号の音声をスピーカ出力している状態でも、電話回線による接続状態を認識可能とした構成が開示されている。
【０００７】
ところでこのようなデジタル放送受信装置ではあるが、現在放送されているアナログ放送は２０１１年まで放送予定であり、アナログ放送などのアナログ信号を処理する場合がある。デジタル放送受信装置でアナログ放送を視聴可能にするためには、先ず、アナログ信号をＭＰＥＧ２にエンコードして、このエンコードされた信号をデコードしその後の映像処理を行うことで視聴可能としている。
【０００８】
このようにアナログ信号を一旦ＭＰＥＧ２にエンコードするためには、例えばＭＰＥＧ−ＴＳ記録である場合、ＭＰＥＧの規格２７ＭＨｚ±３０ｐｐｍを満たす必要がある。
【０００９】
デジタル放送の場合は、放送局側でこの規格に合わせてエンコードしており、デコードする場合もＰＣＲ（Ｐｒｏｇｒａｍ  Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ）値からＶＣＸＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）制御で、ほぼ２７．０ＭＨｚに合わせられる。
【００１０】
アナログ放送の場合は、このようなＰＣＲ値が設定されていないので、ＶＣＸＯ回路で２７ＭＨｚにあわせるためには、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｏｒ）の補正値を２７．０ＭＨｚに測定しながら合わせこむ必要がある。
【００１１】
しかしながらＶＣＸＯ回路は、水晶振動子の発信周波数や負荷容量が装置ごとにばらついているので、装置ごとにＰＷＭの補正値が異なり、ＭＰＥＧの規格値である２７ＭＨｚ±３０ｐｐｍに正確に合わせこむことができないという問題がある。
【特許文献１】特開平１０−１３６２７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、この発明は上記事情を考慮してなされたもので、ＶＣＸＯ回路のＰＷＭ補正値を予め測定し、装置ごとに補正値をメモリエリアに格納させることによって、アナログ放送においてもＭＰＥＧ２にエンコード処理を行うことを可能とした放送受信装置及び放送受信方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、デジタル放送信号を受信する受信部と、
前記受信部で受信したデジタル放送信号から番組を復元して再生する処理部と、
前記処理部で復元した番組を表示する表示部と、
トランスファストリーム信号からＰＣＲ値を抽出するＰＣＲ処理部と、
前記ＰＣＲ処理部から抽出されたＰＣＲ値が入力され４２ｂｉｔカウンタ値と比較する位相比較部と、
前記位相比較部からの位相差が入力されＰＷＭ値を生成するＰＷＭ生成部と、
前記ＰＷＭ生成部にて生成されたＰＷＭ値を格納するメモリとを具備することを特徴とする放送受信装置を提供する。
【００１４】
このとき、前記メモリに格納されたＰＷＭ値を読み出し基準信号に用いることができる。
【００１５】
また、本発明は、デジタル放送信号を受信する受信部と、
前記受信部で受信したデジタル放送信号から番組を復元して再生する処理部と、
前記処理部で復元した番組を表示する表示部と、
トランスファストリーム信号からＰＣＲ値を抽出するＰＣＲ処理部と、
前記ＰＣＲ処理部から抽出されたＰＣＲ値が入力され４２ｂｉｔカウンタ値と比較する位相比較部と、
前記位相比較部からの位相差が入力されＰＷＭ値を生成するＰＷＭ生成部と、
前記ＰＷＭ生成部にて生成されたＰＷＭ値を格納するメモリとを具備する放送受信装置に、工場出荷時において基準となるデジタル信号を入力し、
前記ＰＣＲ処理部にて、ＰＣＲ値を抽出させ、
前記抽出されたＰＣＲ値を前記位相比較部に入力して４２ｂｉｔカウンタ値と比較させ、
前記比較した位相差を前期ＰＷＭ生成部に入力してＰＷＭ値を生成させ、
前記生成されたＰＷＭ値を前記メモリに格納させることを特徴とする放送受信装置の基準信号生成方法を提供する。
【発明の効果】
【００１６】
本発明は、工場出荷時に、ＰＣＲ値からＶＣＸＯ制御を行ったときのＰＷＭ値をメモリエリアに記録して、実際にアナログ放送をＭＰＥＧ２にエンコードする際には、メモリエリアの補正値を読み出してＶＣＸＯ回路の制御を行う。このようにすることでＭＰＥＧ２の規格である２７．０ＭＨｚのセンター値にあわせることができ、アナログ放送においても良好に受信可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、種々変更して用いることができる。
【００１８】
図１は、本発明のデジタルテレビジョン放送受信装置１１の主要な信号処理系を示している。すなわち、ＢＳ／ＣＳデジタル放送受信用のアンテナ４３で受信した衛星デジタルテレビジョン放送信号は、入力端子４４を介して衛星デジタル放送用のチューナ４５に供給されることにより、所望のチャンネルの放送信号が選局される。
【００１９】
そして、このチューナ４５で選局された放送信号は、ＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）復調器４６に供給されて、デジタルの映像信号及び音声信号に復調された後、信号処理部４７に出力される。
【００２０】
また、地上デジタル放送受信用のアンテナ４８で受信した地上デジタルテレビジョン放送信号は、入力端子４９を介して地上デジタル放送用のチューナ５０に供給されることにより、所望のチャンネルの放送信号が選局される。
【００２１】
そして、このチューナ５０で選局された放送信号は、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）復調器５１に供給されて、デジタルの映像信号及び音声信号に復調された後、上記信号処理部４７に出力される。
【００２２】
ここで、上記信号処理部４７は、ＰＳＫ復調器４６から供給されたデジタルの映像信号及び音声信号と、ＯＦＤＭ復調器５１から供給されたデジタルの映像信号及び音声信号とに対して、選択的に所定のデジタル信号処理を施し、グラフィック処理部５４及び音声処理部５５に出力している。
【００２３】
このうち、グラフィック処理部５４は、信号処理部４７から供給されるデジタルの映像信号に、ＯＳＤ（Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）信号生成部５７で生成されるＯＳＤ信号を重畳して出力する機能を有する。また、このグラフィック処理部５４は、信号処理部４７の出力映像信号と、ＯＳＤ信号生成部５７の出力であるＯＳＤ信号とを選択的に出力すること、また、両出力をそれぞれ画面の半分を構成するように組み合わせて出力することができる。
【００２４】
そして、グラフィック処理部５４から出力されたデジタルの映像信号は、映像処理部５８に供給される。この映像処理部５８は、入力されたデジタルの映像信号を、映像表示器１４で表示可能なフォーマットのアナログ映像信号に変換し、映像表示器１４に出力して映像表示させる。
【００２５】
また、音声処理部５５は、信号処理部４７から入力されたデジタル音声信号を、スピーカ１５で再生可能なフォーマットのアナログ音声信号に変換し、スピーカ１５に出力して音声再生させる。
【００２６】
ここで、このデジタルテレビジョン放送受信装置１１は、各種の受信動作を含むその全ての動作を制御部６１によって統括的に制御されている。この制御部６１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等を内蔵しており、操作部１６からの操作情報を受け、または、リモートコントローラ１７から送出された操作情報を受光部１８を介して受信し、その操作内容が反映されるように各部をそれぞれ制御している。
【００２７】
この場合、制御部６１は、主として、そのＣＰＵが実行する制御プログラムを格納したＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）６２と、該ＣＰＵに作業エリアを提供するＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）６３と、各種の設定情報及び制御情報等が格納される不揮発性メモリ６４とを利用している。
【００２８】
また、この制御部６１は、カードＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）６５を介して、第１のメモリカード１９が装着可能なカードホルダ６６に接続されている。これによって、制御部６１は、カードホルダ６６に装着された第１のメモリカード１９と、カードＩ／Ｆ６５を介して情報伝送を行なうことができる。
【００２９】
さらに、制御部６１は、カードＩ／Ｆ６７を介して、第２のメモリカード２０が装着可能なカードホルダ６８に接続されている。これにより、制御部６１は、カードホルダ６８に装着された第２のメモリカード２０と、カードＩ／Ｆ６７を介して情報伝送を行なうことができる。
【００３０】
また、制御部６１は、通信Ｉ／Ｆ６９を介して第１のＬＡＮ端子２１に接続されている。これにより、制御部６１は、第１のＬＡＮ端子２１に接続されたＬＡＮ対応のＨＤＤと、通信Ｉ／Ｆ６９を介して情報伝送を行なうことができる。この場合、制御部６１は、ＤＨＣＰ（Ｄｙｎａｍｉｃ  Ｈｏｓｔ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  Ｐｒｏｔｏｃｏｌ）サーバ機能を有し、第１のＬＡＮ端子２１に接続されたＬＡＮ対応のＨＤＤにＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）アドレスを割り当てて制御している。
【００３１】
さらに、制御部６１は、通信Ｉ／Ｆ７０を介して第２のＬＡＮ端子２２に接続されている。これにより、制御部６１は、第２のＬＡＮ端子２２に接続された各機器（例えばパーソナルコンピュータや携帯端末、携帯電話など）と、通信Ｉ／Ｆ７０を介して情報伝送を行なうことができる。
【００３２】
また、制御部６１は、ＵＳＢ  Ｉ／Ｆ７１を介してＵＳＢ端子２３に接続されている。これにより、制御部６１は、ＵＳＢ端子２３に接続された各機器（例えばパーソナルコンピュータや携帯端末、携帯電話など）と、ＵＳＢ  Ｉ／Ｆ７１を介して情報伝送を行なうことができる。
【００３３】
さらに、制御部６１は、ｉ．Ｌｉｎｋ  Ｉ／Ｆ７２を介してｉ．Ｌｉｎｋ端子２４に接続されている。これにより、制御部６１は、ｉ．Ｌｉｎｋ端子２４に接続された各機器（例えばパーソナルコンピュータや携帯端末、携帯電話など）と、ｉ．Ｌｉｎｋ  Ｉ／Ｆ７２を介して情報伝送を行なうことができる。
【００３４】
図２は、図１の信号処理部４７について詳しく説明したブロック図である。
【００３５】
図２に示すように、デジタル放送波の復調部から入力されたＴＳ（Ｔｒａｎｓｕｐｏｒｔ  Ｓｔｒｅａｍ）信号は、信号処理部４７のＴＳＰ（Ｔｒａｎｓｐｏｒｔ  Ｓｔｒｅａｍ  Ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ  Ｐｒｏｃｅｓｓｏｒ）処理部２０１に入力される。チューナ部でダウンコンバートされた放送波は、所望の周波数の信号が選択されＩ／Ｑ信号が出力される。チューナ部からのＩ／Ｑ信号は、復調部で復調及び誤り訂正が施されてＭＰＥＧトランスストリーム（ＴＳ）が出力される。
【００３６】
また、復調部から出力されたＴＳは、信号処理部のＭＰＥＧ−ＴＳ分離処理部（ＴＳＰ）２０１で、ＴＳの中から符号化された映像／音声データであるＰＥＳや、ＥＰＧを表示するためのＳＩ（Ｓｅｒｖｉｓ  Ｉｎｆｏｒｍａｔｉｏｎ）データおよび個々の基本ストリームのデコーディングと画面表示を同期させるための共通のクロック基準データであるＰＣＲデータを抜き取り、映像／音声データは、ＭＰＥＧデコード部２０６へ、ＳＩデータは、制御部６１のＣＰＵで処理するために作業メモリであるＲＡＭ６３へ転送する。
【００３７】
ＰＣＲデータは、ＴＳＰ内部のレジスタに一時格納されたあと、外部の発振回路と同期させるために位相比較処理部２０４に転送される。
【００３８】
位相比較部２０４にて求められた位相差は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｏｒ）生成部２０３に送られ、ＰＷＭ出力のパルス周期（ＬＯＷの周期）を計算して、同一周期の矩形波を出力する。出力された矩形波は、ＶＣＸＯ発信回路２０７のＬＰＦ２０８に送られ、ＤＣレベルの信号に変換される。変換されたＤＣレベルの信号はＶＣＸＯ回路２０９に送られ、この回路の基準電圧として使用される。ＶＣＸＯ回路２０９では、基準電圧に合わせて、基本ＣＬＫの発信周波数を変化させる。ここでは具体的な規定はないが、周波数の可変幅として、ＭＰＥＧ２の規格値（±３０ｐｐｍ）＋水晶振動子の偏差（±２０ｐｐｍ）＝±１００ｐｐｍ程度を想定している。
【００３９】
次に、ＶＣＸＯ回路２０９で発振されたＣＬＫ（５４ＭＨｚ或いは２７ＭＨｚ）は、ＳＴＣカウンタ２０５に入力し、４２ｂｉｔのデータに変換される。４２ｂｉｔのカウンタ値は、前述したように位相比較手段２０４に入力されて、デジタル放送波のＰＣＲ値と位相比較される。
【００４０】
４２ｂｉｔのＰＣＲ値は、デジタル放送を受信したときのみ得られるので、アナログ放送を受信したときは、ＰＷＭ回路２０３は初期値のデータを出力している。この初期値から、ＬＰＦ回路２０８でＤＣ値に変換されて、ＶＣＸＯ回路２０９に基準電圧として使われる。ＶＣＸＯ回路２０９では、水晶振動子のばらつき、発振回路に使われるコンデンサの容量ばらつきなどの影響で、製造されるユニット（基板に電子部品が実装された完成品）ごとに発振周波数がずれている（通称、フリーラン状態という）。
【００４１】
本発明の放送受信装置では、ＭＰＥＧ２のエンコーダ処理にて、エンコード処理時にＶＣＸＯ回路の基本ＣＬＫを使用しているため、フリーラン状態のときもＶＣＸＯ回路２０９の発振周波数の偏差を±３０ｐｐｍに抑える必要がある。
【００４２】
本発明では、例えば工場出荷時のユニットの試験時に、基本信号として発生したデジタル放送信号をユニットのチューナ部に入力させて基準信号を生成しこれをメモリエリアに格納させる。このときのデジタル放送信号は、ＰＣＲ値のばらつきを２ｐｐｍ以下に抑えた状態で、ＭＰＥＧエンコードしてからデジタル放送波（ＯＦＤＭ信号）に変調する。
【００４３】
次に、図３を用いて本発明の発振周波数の調整ルーチンについて説明する。
【００４４】
図３に示すように、発振周波数の調整がスタートする（Ｓ１１）。
【００４５】
次に、工場出荷時などに、基準用のデジタル信号として装置ごとに入力する。入力された信号はチューナ部を介して信号処理部４７のＴＳＰ処理部２０１に入力される（Ｓ１２）。
【００４６】
次に、信号処理部２７のＴＳＰ処理部２０１にて受信されたＴＳ信号からＰＣＲ値を抽出する（Ｓ１３）。
【００４７】
次に、ＴＳＰ処理部２０１で抽出されたＰＣＲ値は、上述したようにＰＣＲ値格納レジスタ２０２、位相比較部２０４、ＰＷＭ生成部２０３を介してＶＣＸＯ発振回路２０７に入力され、ＶＣＸＯ発振される（Ｓ１４）。すなわちＴＳＰ処理部２０１では、ＰＣＲ値を読み取り、位相比較、ＰＷＭ生成を行った値にＶＣＸＯ発振回路２０７でＰＣＲ値に近い値で発振周波数（ＣＬＫ）を発生する。
【００４８】
次に、発振周波数（ＣＬＫ）は、ＳＴＣカウンタ２０５に入力され、ＰＣＲ値と比較される。このとき誤差がある場合は、誤差を補正したＰＷＭ生成がなされる（Ｓ１５）。このときに得られたＰＷＭ値を信号処理部４７に接続されている不揮発性メモリ６４に格納する（Ｓ１６）。この不揮発性メモリ６４に格納するＰＷＭ値は、基本的に書き換えは想定していない。このようにしてユニットの試験時に行うＶＣＸＯ発振回路２０７の適正化は終了する（Ｓ１７）。
【００４９】
次に、図４を用いて、実際のＴＶセット動作における本発明のアナログ放送受信時の動作について説明する。
【００５０】
図４に示すように、アナログ放送受信の動作がスタートする（Ｓ２１）。
【００５１】
次に、受信装置のシステムが初期化される（Ｓ２２）。この信号処理部４７の初期化時に図３で説明したような工場出荷時に適正化されたＰＷＭ値を不揮発性メモリ６４から読み出す（Ｓ２３）。
【００５２】
次に、読み出されたＰＷＭ生成回路の初期値に保存し（Ｓ２４）、処理を終了する（Ｓ２５）。ＰＷＭ生成回路２０３では、ＰＷＭ値に合わせた信号を出力して、ＶＣＸＯ回路２０９では常にセンター周波数にあった状態で動作ができる。
【００５３】
デジタル放送を受信できる場合は、常にＴＳＰでＰＣＲ値を更新して動作されるため、不揮発性メモリ６４に格納されたＰＷＭを読み出す必要は無い。
【００５４】
図５、図６のフローチャートに示すように、デジタル放送が受信障害などで電波が受信できない場合や、途中で信号線が抜かれている場合（図５中Ｓ３２ＮＯ）、また、ＴＳＰで、ＴＳの入力検出もしくはＰＣＲ値の更新がある一定期間されていない場合（図６中Ｓ４２ＮＯ）などにおいて、不揮発性メモリ６４に格納されたＰＷＭ値を読み出して（図５中Ｓ３３、図６中Ｓ４３）、ＰＷＭ生成回路に初期値を保存する（図５中Ｓ３４、図６中Ｓ４４）。
【００５５】
このようにデジタル信号が受信できない状態など、アナログ放送を受信しなければならない場合は、常に工場のユニット工程で設定されたＰＷＭ値を読み出したデータでＰＷＭ生成回路を動作させて、ＶＣＸＯ回路２０９でセンター周波数を得られるように動作することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態におけるデジタルテレビジョン放送受信装置の主要な信号処理系を説明するために示すブロック構成図。
【図２】本発明の実施の形態におけるデジタルテレビジョン放送受信装置の信号処理部及びＶＣＸＯ発振回路における信号処理系を説明するために示すブロック構成図。
【図３】本発明の実施の形態における発振周波数の調整ルーチンを説明するフローチャート。
【図４】本発明の実施の形態におけるアナログ放送受信時の動作を説明するフローチャート。
【図５】本発明の実施の形態における発振周波数の調整ルーチンを説明するフローチャート。
【図６】本発明の実施の形態における発振周波数の調整ルーチンを説明するフローチャート。
【符号の説明】
【００５７】
１１…デジタルテレビジョン放送受信装置
１４…映像表示器
１５…スピーカ
１６…操作部
１７…リモートコントローラ
１８…受光部
１９…第１のメモリカード
２０…第２のメモリカード
２１…第１のＬＡＮ端子
２２…第２のＬＡＮ端子
２３…ＵＳＢ端子
２４…ｉ．Ｌｉｎｋ端子
４３…アンテナ
４４…入力端子
４５…チューナ
４６…ＰＳＫ復調器
４７…信号処理部
４８…アンテナ
４９…入力端子
５０…チューナ
５１…ＯＦＤＭ復調器
５２…チューナ
５３…アナログ復調器
５４…グラフィック処理部
５５…音声処理部
５６ａ、５６ｂ、５６ｃ、５６ｄ…制御端子
５７…ＯＳＤ信号生成部
５８…映像処理部
５９…出力端子
６０…出力端子
６１…制御部
６２…ＲＯＭ
６３…ＲＡＭ
６４…不揮発性メモリ
６５…カードＩ／Ｆ
６６…カードホルダ
６７…カードＩ／Ｆ
６８…カードホルダ
６９…通信Ｉ／Ｆ
７０…通信Ｉ／Ｆ
７１…ＵＳＢ  Ｉ／Ｆ
７２…Ｉ  ｌｉｎｋ  Ｉ／Ｆ
【図１】
2006094344.tif 000003
【図２】
2006094344.tif 000004
【図３】
2006094344.tif 000005
【図４】
2006094344.tif 000006
【図５】
2006094344.tif 000007
【図６】
2006094344.tif 000008