(57)【要約】【課題】  半導体の基板を経由した複数回路の異なる信号成分の相互干渉、ノイズの伝達を簡便に低減する高周波半導体装置を提供する。【解決手段】  半導体チップを固着した金属製のダイパッド10Aと、半導体チップと電気的に接続する複数のリード5a〜5cと、ダイパッド10Aを組立段階において固定するためのダイパッド支持リードと、それらを封止する樹脂等の封止剤からなる高周波半導体装置であって、ダイパッド10Aあるいはダイパッド支持リードを、ボンディングワイヤ4cとパッケージリード5cを含むインダクタンス成分と、共振素子12aの容量成分を含む直列共振回路を介して電気的に接地する。ダイパッド10Aのインピーダンスをほぼ零とし、ダイパッド10Aに接着するＰ型基板9を経由した信号およびノイズの漏洩を軽減することができる。【選択図】  図１
2006147602.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、前記半導体チップを接着した金属製のダイパッドと、前記半導体チップと導体により電気的に接続する複数の金属製リードと、前記ダイパッドを半導体チップ搭載の組立段階において固定するためのダイパッド支持リードと、前記半導体チップ、前記ダイパッド、前記金属製リードおよび前記ダイパッド支持リードを封止する封止剤とを備えた高周波半導体装置であって、前記ダイパッドまたは前記ダイパッド支持リードが、前記半導体チップの動作周波数を共振周波数とする直列共振回路を介して電気的に接地されたことを特徴とする高周波半導体装置。
【請求項２】
直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として封止剤に内蔵しない外付け容量を用いた請求項１記載の高周波半導体装置。
【請求項３】
直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として前記金属製リード、ダイパッド支持リードのいずれか一方または両方の表面に形成された誘電体と、その誘電体上に形成した導体とで構成される容量を用いた請求項１記載の高周波半導体装置。
【請求項４】
Ｐ型基板上に能動素子、受動素子および配線のための導体層を含む複数の回路を有し、前記複数の回路を外部と接続するための複数のパッドを有し、前記Ｐ型基板と電気的に接続するコンタクトホールを介して電気的に接続され前記回路に形成される導体層を有する半導体チップと、前記半導体チップを接着した金属製のダイパッドと、前記半導体チップと導体により電気的に接続する複数の金属製リードと、前記全ての構成要素を封止する封止剤とを備えた高周波半導体装置であって、前記P型基板と前記コンタクトホールを介して接続する導体層が、前記半導体チップの動作周波数を共振周波数とする直列共振回路を介して電気的に接地されたことを特徴とする高周波半導体装置。
【請求項５】
直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として半導体チップの回路の受動素子または能動素子として形成される容量を用いた請求項４記載の高周波半導体装置。
【請求項６】
直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として前記金属製リード、ダイパッド支持リードのいずれか一方または両方の表面に形成された誘電体と、その誘電体上に形成した導体とで構成される容量を用いた請求項４記載の高周波半導体装置。
【請求項７】
直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として封止剤に内蔵しない容量を用いた請求項４記載の高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波半導体装置に関するものである。特に高周波用途において、半導体チップ底部に漏洩する信号やノイズ成分を低減し、歪特性、雑音特性を改善した半導体装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化および高速化が進む中、動作周波数の異なる複数の回路間の動作信号やノイズの相互干渉を低減する技術が提案されている。
【０００３】
半導体プロセス開発においては、ＰＮ接合分離、ＬＯＣＯＳを配置した酸化膜分離、Ｕ型等の溝を形成するトレンチ分離等、複数の回路素子、ブロック間の分離技術が実用化されているが、半導体チップの底面のＰ型サブストレート基板（以下、Ｐ型基板と称す）を介して伝達する信号やノイズの漏洩により、動作周波数以外の信号が妨害波として存在し回路の信号対雑音比（Ｓ／Ｎ比）を劣化させる。また非線形回路においては複数の周波数成分が更に高次歪成分として生成されることにより、所望の動作周波数と歪成分の周波数が近接する場合にはフィルタによる除去ができないことがしばしば生じる。この現象は、複数の回路のＰ型基板が共通で半導体チップが接着されるパッケージのダイパッドが電気的に絶縁されているフローティングの時に半導体のＰ型基板も高インピーダンスになるために顕著に生じ、改善手段としては、複数の回路を別のＰ型基板上に構成する、いわゆるマルチチップ構成にする、あるいはダイパッドを電気的に低インピーダンスにすることで低減を図ることができる。前者のマルチチップ構成はチップ面積の増大や組立工数が増えることからコスト高になる欠点がある。
【０００４】
以下、図１１〜図１６を参照しながら説明する。
【０００５】
図１１は半導体装置の第１の従来例を示す説明図である。１ａ、１ｂは半導体の回路ブロックである。ＶＣＣ１、ＶＣＣ２はそれぞれ回路１ａ、１ｂの電源電圧、ｆ１、ｆ２はそれぞれ回路１ａ、１ｂの主要な動作周波数、２ａ、２ｂは回路１ａ、１ｂの接地配線、３ａ、３ｂは回路１ａ、１ｂの接地配線がつながるワイヤボンディング用のパッド、４ａ、４ｂはボンディングワイヤ、５ａ、５ｂはパッケージのリードで装置基板の接地点に接続される。９は半導体の回路１ａ、１ｂが構成される面と反対側の底面側に位置するＰ型基板、６ａ、６ｂは回路１ａ、１ｂとＰ型基板９との間の寄生素子、７ａ、７ｂは接地配線２ａ、２ｂの静電破壊耐圧を増大させるための保護素子によるＰ型基板９との間の寄生容量、８はＰ型基板９を通常いずれかの回路の接地配線と接続して最低電位まで下げるためのコンタクト、１１ａ、１１ｂ、１１ｃ、１１ｄはＰ型基板９の寄生抵抗、１０Ａは半導体を接着するパッケージのダイパッド、ｆ１ｃ、ｆ２ｃは回路１ａ、回路１ｂから、それぞれ回路１ｂ、回路１ａへ漏洩する動作周波数ｆ１、ｆ２の信号成分である。
【０００６】
図１２は、図１１の構造図でありパッケージの内部を示す。１３は半導体チップ、１９はパッケージのダイパッド１０Ａを（半導体チップ搭載の）組立段階において固定するためのダイパッド支持リードである。
【０００７】
図１１において、回路１ａ、回路１ｂは電源電圧ＶＣＣ１、ＶＣＣ２が印加され、接地点が接地配線２ａ、２ｂ、ボンディングワイヤ４ａ、４ｂ、パッケージリード５ａ、５ｂによりパッケージが搭載される装置の基板接地電位に接続されて動作する。回路１ａ、１ｂの動作周波数ｆ１ないしはｆ２が高い高周波半導体の場合、接地配線２ａ、２ｂには、ボンディングワイヤ４ａ、４ｂやリード５ａ、５ｂの他、装置基板の配線パターンなどの直列インピーダンス（図示せず）のために装置基板の接地電位にはならず、動作周波数ｆ１、ｆ２の成分が現れてしまう。同様にコンタクト８を介して接地配線２ａと接続し直流的には基板接地電位に近い電位となるが高周波的にはＰ型基板のインピーダンスを下げるには至らない。
【０００８】
また図１２に示すように、ダイパッド１０Ａおよび支持リード１９が装置基板の接地電位あるいは低インピーダンスの基準電位と接続せずに電気的に絶縁されている場合、図１１に示す半導体のＰ型基板９は高インピーダンス上に搭載されることになるため、寄生素子６ａ、６ｂを介してＰ型基板９と接続する回路１ａ、回路１ｂには互いの周波数成分が妨害波として現れてしまうことになる。その結果、歪特性やノイズ特性の劣化を招いていた。
【０００９】
図１３は半導体装置の第２の従来例を示す模式図である。図１１と同様の働きをするものは同一の番号を付記しており説明は省略する。図１１と異なる点は、ダイパッド１０Ａをリード５ｇを介してパッケージ外部に出し装置基板接地電位に接続することによりダイパッド１０Ａの低インピーダンス化を図るものである。図１４に第２の従来例の構造図を示す。ダイパッド１０Ａの整形時に一端をリードとして形成することにより図１１、図１２の場合に比べて、ダイパッド１０Ａと装置基板接地点の間のインピーダンスを下げることが可能になる。しかしながら、回路１ａ、１ｂの動作周波数が高い場合にはリード５ｂのインダクタンスの影響が無視できずに、ダイパッド１０Ａのインピーダンスは増大し、その結果、半導体チップ１３のＰ型基板９には回路１ａ、１ｂの動作周波数成分が現れてしまう。
【００１０】
図１５は半導体装置の第３の従来例を示す模式図である。図１１、図１３と同様の働きをするものは同一の番号を付記しており説明は省略する。図１３と異なる点は、ダイパッド１０Ｂをリード５ｇを介さずに装置基板の接地電位に接続した点である。ダイパッドをパッケージ裏面に露出させるパッケージ構造としては、特許文献１および特許文献２に構造の詳細が示されている。どちらもパッケージ工法や信頼性の向上に関する記載が主で高周波の歪あるいは雑音特性等の電気的特性についてはあまり述べられていないため文献の内容説明は省略し、以下、同等の構造で高周波特性を改善する例について図１６を用いて説明する。
【００１１】
図１６は第３の従来例の構造図を示す。ダイパッド１０Ｂの裏面の大部分をパッケージから露出させる構造となっている。１５ａ、１５ｂは装置基板１４の部品面の導体パターン、１６は半導体のリードと装置基板１４の導体を電気的に接続するための半田付け部、１７は装置基板１４の裏面の接地導体、１８は接地スルーホールを通して接地導体１７と、半導体のダイパッド１０Ｂを接続する導体パターン１５ｃとをつなぐ導体である。このように第３の従来例では装置基板１４の接地導体１７と導体ダイパッド１０Ｂを半田付け等により大面積で接続できるため、ダイパッド１０Ｂと装置基板１４の接地点の間のインピーダンスは高周波帯域でも下げることが可能になる。これによりダイパッド１０Ｂに接着された半導体チップ１３のＰ型基板９に現れる信号成分はダイパッド１０Ｂと容量結合して接地されることで減衰し、回路１ａ、１ｂに互いに現れる漏洩成分も低減し、その結果、歪特性および雑音特性を改善することができる。
【特許文献１】特開２００１−７７２７８
【特許文献２】特開平８−２１３５３６号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら第３の従来例の場合、パッケージのダイパッド１０Ｂを裏面に露出させるという特殊な構造のために、コスト高になる。更にはダイパッド１０Ｂとパッケージの樹脂との境界から湿度等がパッケージ内に滲入しないような更なる配慮が必要になるなどが課題となる。
【００１３】
上記に鑑み、本発明は、特殊な構造やコスト高を生じること無しに、複数の回路を搭載した半導体において、P型基板を介した信号成分の漏洩、およびそれに起因したノイズ特性ならびに歪特性の劣化を低減することのできる高周波半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の高周波半導体装置は、半導体チップと、前記半導体チップを接着した金属製のダイパッドと、前記半導体チップと電気的に接続する複数の金属製リードと、前記ダイパッドを半導体チップ搭載の組立段階において固定するためのダイパッド支持リードと、それらを封止する封止剤とを備えた高周波半導体装置であって、前記ダイパッドまたは前記ダイパッド支持リードが、前記半導体チップの動作周波数を共振周波数とする直列共振回路を介して電気的に接地されたことを特徴とする。
【００１５】
上記構成において、直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として封止剤に内蔵しない外付け容量を用いている。
【００１６】
上記構成において、直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として前記金属製リード、ダイパッド支持リードのいずれか一方または両方の表面に形成された誘電体と、その誘電体上に形成した導体とで構成される容量を用いている。
【００１７】
本発明の別の高周波半導体装置は、Ｐ型基板上に能動素子、受動素子および配線のための導体層を含む複数の回路を有し、前記複数の回路を外部と接続するための複数のパッドを有し、前記Ｐ型基板と電気的に接続するコンタクトホールを介して電気的に接続され前記回路に形成される導体層を有する半導体チップと、前記半導体チップを接着した金属製のダイパッドと、前記半導体チップと電気的に接続する複数の金属製リードと、それらを封止する封止剤とを備えた高周波半導体装置であって、前記P型基板と前記コンタクトホールを介して接続する導体層が、前記半導体チップの動作周波数を共振周波数とする直列共振回路を介して電気的に接地されたことを特徴とする。
【００１８】
上記構成において、直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として半導体チップの回路の受動素子または能動素子として形成される容量を用いている。
【００１９】
上記構成において、直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として前記金属製リード、ダイパッド支持リードのいずれか一方または両方の表面に形成された誘電体と、その誘電体上に形成した導体とで構成される容量を用いている。
【００２０】
上記構成において、直列共振回路のインダクタンス成分として、金属製ボンディングワイヤもしくは金属製リードまたはその両方のインダクタンス成分を用い、容量成分として封止剤に内蔵しない容量を用いている。
【発明の効果】
【００２１】
本発明の高周波半導体装置によれば、ダイパッドもしくはダイパッド支持リードまたはＰ型基板が直列共振回路を介して接地されるため、封止剤による例えば樹脂パッケージの特殊な構造を必要とすることなしに、半導体チップのP型基板のインピーダンスを低減し、複数の回路間の信号の漏洩を減らすことにより、ノイズ特性や歪特性を改善することができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施形態）
以下、本発明の第１の実施形態に係る高周波半導体装置の構成について、図面を参照しながら説明する。
【００２３】
図１は本発明による高周波半導体装置の第１の実施の形態を示す説明図である。
１３は半導体チップ、１０Ａは半導体チップ１３を接着した金属製のダイパッド、５は半導体チップ１３と導体４により電気的に接続する複数の金属製リード、１９はダイパッド１０Ａを半導体チップ搭載の組立段階において固定するためのダイパッド支持リード、２２は前記全ての構成要素を封止する封止剤、１２は直列共振回路である。
図１において、図８と同様の働きをするものは動作の説明を省略するが、ダイパッド１０Ａあるいはダイパッド１０Ａと電気的に接続するダイパッド支持リード１９に半導体チップ１３の動作周波数で直列共振する直列共振回路を接続する事により、ダイパッド１０Ａおよびダイパッド支持リード１９を直列共振周波数において、装置基板の接地電位とほぼ同電位に短絡することができる。その事により従来例で問題となる半導体チップ１３の複数の回路間の信号の漏洩成分がチップ底面を通じてほぼ接地電位であるダイパッド１０Ａと結合することにより減衰する。結果として、複数の回路間の信号の漏洩、およびそれに起因したノイズ成分を低減する効果が得られる。
【００２４】
図２は本発明による高周波半導体装置の第１の実施の形態を示す更に詳細な説明図である。封止樹脂１２は省略する。１ａ、１ｂは半導体の回路ブロックである。ＶＣＣ１、ＶＣＣ２はそれぞれ回路１ａ、回路１ｂの電源電圧である。ｆ１、ｆ２はそれぞれ回路１ａ、回路１ｂの主要な動作周波数である。２ａ、２ｂは回路１ａ、回路１ｂの接地配線、３ａ、３ｂは回路１ａ、回路１ｂの接地配線がつながるワイヤボンディング用のパッド、４ａ、４ｂ、４ｃはボンディングワイヤ、５ａ、５ｂはパッケージのリードで装置基板の接地点Ｅに接続される。５ｃはパッケージのリードで共振素子１２ａを介して装置基板の接地点Ｅに接続される。９は半導体の回路１ａ、１ｂの共通の基板であり、回路１ａ、１ｂが構成される面と反対側の底面側に位置するＰ型基板である。６ａ、６ｂは回路１ａ、回路１ｂとＰ型基板９との間の寄生素子。７ａ、７ｂは接地配線２ａ、２ｂの静電破壊耐圧を増大させるための保護素子によるＰ型基板９との間の寄生容量である。８はＰ型基板９を通常いずれかの回路の接地配線と接続して最低電位まで下げるためのコンタクト、１１ａ、１１ｂ、１１ｃ、１１ｄはＰ型基板９の寄生抵抗、１０Ａは半導体を接着するパッケージのダイパッド、ｆ１ｃは回路１ａから、回路１ｂへ漏洩する動作周波数ｆ１の信号成分である。
【００２５】
図３は、本発明の第１の実施の形態の構造説明図でありパッケージの内部を示す。図２と同様の働きをするものは同一の番号を付記しており説明は省略する。１３は半導体チップ、１９はパッケージのダイパッド１０Ａを半導体チップ搭載の組立段階において固定するためのダイパッド支持リードである。
図２において、回路１ａ、回路１ｂは電源電圧ＶＣＣ１、ＶＣＣ２が印加され、接地点が接地配線２ａ、２ｂ、ボンディングワイヤ４ａ、４ｂ、パッケージリード５ａ、５ｂによりパッケージが搭載される装置の基板接地電位に接続されて動作する。回路１ａ、１ｂの動作周波数ｆ１ないしはｆ２が高い高周波半導体の場合、接地配線２ａ、２ｂにはボンディングワイヤ４ａ、４ｂやリード５ａ、５ｂの他、装置基板の配線パターンなどの直列インピーダンス（図示せず）のために装置基板の接地電位にはならず、動作周波数ｆ１、ｆ２の成分が現れてしまう。同様にコンタクト８を介して接地配線２ａと接続し直流的には基板接地電位に近い電位となるが高周波的にはＰ型基板９のインピーダンスを下げるには至らない。しかしながら図２および図３に示す本発明の第１の実施の形態では、ダイパッド１０Ａに接続されたボンディングワイヤ４ｃと、ボンディングワイヤ４ｃに接続されたパッケージリード５ｃからなるインダクタンス素子と、パッケージリード５ｃと装置基板の接続点Ｅとの間に接続された共振素子１２ａを直列共振回路の素子として用いることにより、例えば、
ｆ２＝１／（２π√｛（Ｌ４ｃ＋Ｌ５ｃ）＊Ｃ１２ａ｝  …  式１
が成立するように定数を選ぶことにより、Ｐ型基板９が搭載されるダイパッド１０Ａのインピーダンスを回路１ｂの周波数成分ｆ２においてほぼ零に近づけることができる。式１において、Ｌ４ｃ、Ｌ５ｃは各々ボンディングワイヤ４ｃ、パッケージリード５ｃのインダクタンス。Ｃ１２ａは共振素子１２ａのキャパシタンス（容量値）を示す。現実にはボンディングワイヤ４ｃ、パッケージリード５ｃ、共振素子１２ａ以外にも寄生成分が付加されるため、式１は近似式となり、ずれが生じるが、各定数（例えば共振素子１２ａ）の値の最適化により、回路１ｂの動作周波数ｆ２で直列共振させることが可能となる。
【００２６】
また図３の例では、ダイパッド１０Ａを支持リード１９の全長の一部を介してボンディングワイヤ４ｃによりパッケージリード５ｃに接続し、パッケージ外部の共振素子１２ａと直列に接続した後に装置基板の接地点Ｅに接続し直列共振回路を形成する。この場合、直列共振回路のインダクタンスとしてダイパッドの支持リード１９のインダクタンスが一部加わるため、式１は、その分ずれを生じるため、共振素子１２ａの容量値を最適化することにより所望の周波数に共振周波数を合せることができる。また、図２、図３では説明の簡略化のためにパッド３ａ、３ｂの寄生成分、ボンディングワイヤ４ａ、４ｂおよびパッケージリード５ａ、５ｂの相互インダクタンス成分、パッケージ封止のための樹脂等の封止剤の寄生容量等は無視しているが、実際に計算を行なう場合は回路、パッケージや回路素子のモデリングを正確に行なうことで所望の共振条件を算出することができる。
このように本発明の第１の実施の形態の図２、図３の場合、ダイパッド１０Ａをインダクタンスと容量から形成する直列共振回路により装置基板の接地点Ｅと接続するために、所要の周波数帯域においてインピーダンスが無視できないボンディングワイヤおよびパッケージリードが存在する場合においても、ダイパッドのインピーダンスを所望の周波数ｆ２においてほぼ零にすることが可能になる。これによりダイパッド１０Ａに接着された半導体チップ１３のＰ型基板９に現れる動作周波数ｆ２の成分はダイパッド１０Ａと容量結合して接地されることで減衰し、回路１ａに現れる動作周波数ｆ２の漏洩成分も低減し、その結果、歪特性、雑音特性を改善することができる。本実施の形態では、ダイパッドに接続する直列共振回路は１回路であるが、複数具備することで異なる共振周波数での効果を併せ持つことも可能である。
このように、本発明の第１の実施形態によると、ダイパッドを始めとするパッケージの各部を特殊な構造にすることなく所望の周波数でのインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる。
【００２７】
（第２の実施形態）
図４は本発明による高周波半導体装置の第２の実施の形態を示す説明図である。封止樹脂２２は省略する。図５は本発明の第２の実施の形態の構造説明図でありパッケージの内部を示す。
【００２８】
図２と同様の働きをするものは同一の番号を付記しており説明は省略する。図２と異なる点は、ボンディングワイヤ４ｄおよびパッケージリード５ｄとともに直列共振回路を構成する共振素子１２ｂをパッケージ内部に構成する点である。図２の場合と同様に直列共振を構成する各素子のボンディングワイヤ４ｄ、パッケージリード５ｄおよび共振素子１２ｂの値を選ぶことにより、
ｆ２＝１／（２π√｛（Ｌ４ｄ＋Ｌ５ｄ）＊Ｃ１２ｂ｝  …  式２
とすることができる。
式２において、Ｌ４ｄ、Ｌ５ｄは各々ボンディングワイヤ４ｄ、パッケージリード５ｄのインダクタンス、Ｃ１２ｂは共振素子１２ｂのキャパシタンス（容量値）を示す。現実にはボンディングワイヤ４ｄ、パッケージリード５ｄ、共振素子１２ｂ以外にも寄生成分が付加されるため、式２は近似式となり、ずれが生じるが、各定数（例えば共振素子１２ｂ）の値の最適化により、回路１ｂの動作周波数ｆ２で直列共振させることが可能となる。
図５についても、図３と同様の働きをするものは同一の番号を付記しており説明は省略する。共振素子１２ｂは拡大して図示するようにダイパッド１０Ａの支持リード１９上に形成される厚さの管理されたポリイミド等の誘電体２０と導電体２１から構成される。
ダイパッド１０Ａを、共振素子１２ｂとボンディングワイヤ４ｄとリード５ｄを介してパッケージ外部で装置基板接地電位の接地点Ｅに接続することによりダイパッド１０Ａの低インピーダンス化を図るものである。本実施の形態においても、ダイパッドに接続する直列共振回路は１回路であるが、複数具備することで異なる共振周波数での効果を併せ持つことも可能である。
このように、第２の実施形態によると、直列共振の共振素子１２ｂをパッケージ内部に内蔵しているため、外付け部品の増加を抑えることができる。また本発明の第１の実施形態と同様に、所望の周波数でのインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる。
【００２９】
（第３の実施形態）
図６は本発明による高周波半導体装置の第３の実施の形態を示す説明図である。１３は半導体チップで、９は半導体チップ底面のＰ型基板、１ａ、１ｂは能動素子、受動素子および配線のための導体層２を含む複数の回路、３ａ、３ｂは前記複数の回路１ａ、１ｂを外部と接続するためのパッド、８は前記Ｐ型基板と前記導体層２を電気的に接続するコンタクトホール、１０Ａは前記半導体チップを接着した金属製のダイパッド、５ａ、５ｂは金属製リード、４は前記パッド３ａ、３ｂと金属製リード５ａ、５ｂを接続する導体、１２は半導体チップ１３の動作周波数で直列共振する直列共振回路、２２は前記全ての構成要素を封止する封止剤である。
【００３０】
このように、第３の実施形態によると、半導体チップ１３の底面のＰ型基板を所望の周波数においてインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる。
図７は、図６において直列共振回路１２をは半導体チップ１３の外側に構成した例である。図７の場合においても、図６と同様に半導体チップ１３の底面のＰ型基板を所望の周波数においてインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる。
図８は、図６において直列共振回路１２の一部１２ｅを半導体チップ１３の内側、直列共振回路１２の残りの部分１２ｆを半導体チップ１３の外側に構成した例である。図８の場合においても、図６と同様に半導体チップ１３の底面のＰ型基板を所望の周波数においてインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる。
【００３１】
図９は本発明による高周波半導体装置の第３の実施の形態を示す詳細な説明図である。封止樹脂は省略する。図２、図４と同様の働きをするものは同一の番号を付記しており説明は省略する。図９において、３ｅはワイヤボンディング用のパッド、４ｅはボンディングワイヤ、５ｅはパッケージのリードでリード５ｅが装置基板の接地点Ｅに接続される。１２ｃはパッド３ｅとコンタクト８との間に接続された共振素子である。本実施の形態においては、ボンディングワイヤ４ｅおよびパッケージのリード５ｅからなるインダクタンスおよび共振素子１２ｃからなる容量の直列接続で直列共振回路を形成し、コンタクト８を介して、Ｐ型基板９のインピーダンスを直列共振回路の共振周波数においてほぼ零にできる。
【００３２】
直列共振を構成する各素子のボンディングワイヤ４ｅ、パッケージのリード５ｅおよび共振素子１２ｃの値を選ぶことにより、
ｆ２＝１／（２π√｛（Ｌ４ｅ＋Ｌ５ｅ）＊Ｃ１２ｃ｝    …  式３ａ
とすることができる。
【００３３】
式３ａにおいて、Ｌ４ｅ、Ｌ５ｅは各々ボンディングワイヤ４ｅ、パッケージリード５ｅのインダクタンス。Ｃ１２ｃは共振素子１２ｃのキャパシタンス（容量値）を示す。現実には４ｅ、５ｅ、１２ｃ以外にも寄生成分が付加されるため、式３ａは近似式となり、ずれが生じるが、各定数（例えば共振素子１２ｃ）の値の最適化により、回路１ｂの動作周波数ｆ２で直列共振させることが可能となる。
このように、第３の実施形態によると、所望の周波数でのインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる。
【００３４】
（第４の実施形態）
図１０は本発明による高周波半導体装置の第４の実施の形態を示す詳細な説明図である。封止樹脂は省略する。図９と同様の働きをするものは同一の番号を付記しており説明は省略する。図１０において、３ｆはワイヤボンディング用のパッド、４ｆはボンディングワイヤ、５ｆはパッケージのリードで、リード５ｆは装置基板の接地点Ｅに接続される。１２ｄはパッド３ｆとコンタクト８との間に接続された共振素子である。本実施の形態においては、図９の場合に加えて、ボンディングワイヤ４ｆおよびパッケージのリード５ｆからなるインダクタンスおよび共振素子１２ｄからなる容量の直列接続で直列共振回路を形成し、コンタクト８を介して、Ｐ型基板９のインピーダンスを直列共振回路の共振周波数においてほぼ零にできる。
【００３５】
直列共振を構成する各素子であるボンディングワイヤ４ｅ、パッケージのリード５ｅ、共振素子１２ｃ、ボンディングワイヤ４ｆ、パッケージのリード５ｆ、共振素子１２ｄの値を選ぶことにより、
ｆ２＝１／（２π√｛（Ｌ４ｅ＋Ｌ５ｅ）＊Ｃ１２ｃ｝  …  式３ｂ
ｆ１＝１／（２π√｛（Ｌ４ｆ＋Ｌ５ｆ）＊Ｃ１２ｄ｝  …  式４
とすることができる。
【００３６】
式３ａおよび式４において、Ｌ４ｅ、Ｌ４ｆは各々ボンディングワイヤ４ｅ、４ｆのインダクタンス、Ｌ５ｅ、Ｌ５ｆは各々パッケージリード５ｅ、５ｆのインダクタンス、Ｃ１２ｃ、Ｃ１２ｄは共振素子１２ｃ、１２ｄのキャパシタンス（容量値）を示す。現実にはボンディングワイヤ４ｅ、パッケージのリード５ｅ、共振素子１２ｃ、ボンディングワイヤ４ｆ、パッケージのリード５ｆ、共振素子１２ｄ以外にも寄生成分が付加されるため、式３ｂ、式４は近似式となり、ずれが生じるが、各定数（例えば共振素子１２ｃ、１２ｄ）の値の最適化により、回路１ａ、１ｂの動作周波数ｆ１、ｆ２で直列共振させることが可能となる。
【００３７】
図９および図１０では共振素子１２ｃ、１２ｄを半導体チップに内蔵し、容量成分として例えば半導体チップの回路の受動素子または能動素子の容量を用いているが、図２のごとく半導体チップの外部に形成することもできる。また、図５のごとくパッケージリード（図１０では５ｅ、５ｆ）か、ダイパッド支持リード（図３における１９）のいずれかあるいは両方の表面に、第２の実施の形態において示したように、誘電体および導体を用いて形成される共振素子を用いることもできる。
【００３８】
このように、第４の実施形態によると、複数の所望の周波数でのインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる。
【産業上の利用可能性】
【００３９】
本発明の高周波半導体装置は、ダイパッドを始めとするパッケージの各部を特殊な構造にすることなく所望の周波数でのインピーダンスをほぼ零にすることができ、その結果、回路間での漏洩に起因するノイズ特性、歪特性の改善を図ることができる等の効果を有し、高周波半導体装置として有用である。
【図面の簡単な説明】
【００４０】
」
【図１】本発明による高周波半導体装置の第１の実施の形態を示す説明図である。
【図２】本発明による高周波半導体装置の第１の実施の形態を示す詳細な説明図である。
【図３】本発明の第１の実施の形態の構造説明図である。
【図４】本発明による高周波半導体装置の第２の実施の形態を示す詳細な説明図である。
【図５】本発明の第２の実施の形態の部分拡大図のある構造説明図である。
【図６】本発明による高周波半導体装置の第３の実施の形態を示す説明図である。
【図７】本発明による高周波半導体装置の第３の実施の形態を示す説明図である。
【図８】本発明による高周波半導体装置の第３の実施の形態を示す説明図である。
【図９】本発明による高周波半導体装置の第３の実施の形態を示す詳細な説明図である。
【図１０】本発明による高周波半導体装置の第４の実施の形態を示す説明図である。
【図１１】高周波半導体装置の第１の従来例を示す説明図である。
【図１２】高周波半導体装置の第１の従来例を示す構造説明図である。
【図１３】高周波半導体装置の第２の従来例を示す説明図である。
【図１４】高周波半導体装置の第２の従来例を示す構造説明図である。
【図１５】高周波半導体装置の第３の従来例を示す説明図である。
【図１６】高周波半導体装置の第３の従来例を示す構造説明図である。
【符号の説明】
【００４１】
1a、1b                   半導体チップ上の能動素子を含む回路
2a、2b                   半導体チップ上の回路１ａ、回路１ｂの接地配線
3a、3b、3e               ハ゜ット゛
4                        導体
4a、4b、4c、4d、4e、4f   ボンディングワイヤ
5                        金属製リード
5a、5b、5c、5d、5e、5f、5g  パッケージのリード
6a、6b                   回路１ａ、回路１ｂの回路素子とP型基板間の寄生素
子
7a、7b                   接地配線とP型基板間の寄生容量
8                        接地配線とP型基板間をつなぐコンタクト
9                        半導体チップのP型基板
10A                      半導体チップを搭載するパッケージのダイパッド
10B                      半導体チップを搭載するパッケージのダイパッド（裏
面露出型）
11a、11b、11c、11d       半導体チップのP型基板の寄生抵抗
12                       共振回路
12a、12b、12c、12d       共振素子
12e、12f                 共振回路を分割した共振素子
13                       半導体チップ
14                       パッケージ封止した半導体を搭載する回路基板
15a、15b、15c            回路基板14の導体パタン
16                       半田付け部分
17                       回路基板14の裏面接地導体
18                       回路基板14の裏面接地体１７と表面の接地導体を接続
する接地スルーホール
19                       ダイパッドの支持リード
20                       ポリイミド等の誘電体
21                       導電体
22                       封止樹脂
ｆ１、ｆ２               回路１ａ、回路１ｂの主要動作周波数
ｆ１c                    P型基板を経由して回路１ａから回路１ｂへ伝達漏洩
する、ｆ１のクロストーク
ｆ２ｃ                   P型基板を経由して回路１ｂから回路１ａへ伝達漏洩
する、ｆ２のクロストーク
L4c、L4d、L4e、L4f       ボンディングワイヤのインダクタンス
L5c、L5d、L5e、L5f、L5g  パッケージリードのインダクタンス
C12a、C12b、C12c、C12d   共振回路の容量
Ｅ                       装置基板の接地点
【図１】
2006147602.tif 000003
【図２】
2006147602.tif 000004
【図３】
2006147602.tif 000005
【図４】
2006147602.tif 000006
【図５】
2006147602.tif 000007
【図６】
2006147602.tif 000008
【図７】
2006147602.tif 000009
【図８】
2006147602.tif 000010
【図９】
2006147602.tif 000011
【図１０】
2006147602.tif 000012
【図１１】
2006147602.tif 000013
【図１２】
2006147602.tif 000014
【図１３】
2006147602.tif 000015
【図１４】
2006147602.tif 000016
【図１５】
2006147602.tif 000017
【図１６】
2006147602.tif 000018