(57)【要約】【課題】  新たに回路を追加することなく、且つ、表示パターンに依存することなく、データ線の保持電位変動を低減可能な表示装置用駆動装置を提供する。【解決手段】  表示装置用駆動装置において、１走査期間のＰ期間に続くＤ期間を、ＲＧＢ各データ線にデータ電圧を印加するＲ期間、Ｇ期間、Ｂ期間に分け、Ｄ期間におけるデータ電圧の出力順番を、Ｒ期間→Ｇ期間→Ｂ期間と、Ｂ期間→Ｇ期間→Ｒ期間との２つの出力順番を２フレーム毎に切り換え、且つ、表示部内の隣接する画素毎に異なったデータ電圧の出力順番とし、表示パターンを市松模様とした。これにより、画質劣化を防止するとともに、ＲＧＢ各データ線の保持電位変動量は平均化され、変動量を半減することができる。従って、保持電位の変動を解消することが可能となる。【選択図】  図２
2006267525.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線とデータ線を有するアクティブマトリクス型の表示部に対し、前記走査線には選択状態を示す走査電圧を１走査期間毎に印加し、前記データ線には表示データに応じたデータ電圧を印加する表示装置用駆動装置であって、
複数本を１ブロックとするデータ線群に対し、時分割でデータ電圧を印加する回路を有し、
前記１走査期間を前記データ線群に時分割でデータ電圧を印加する第１期間、第２期間、第３期間に分け、前記第１期間→前記第２期間→前記第３期間と、前記第３期間→前記第２期間→前記第１期間との２種類の順番を一定期間毎に切り換える、ことを特徴とする表示装置用駆動装置。
【請求項２】
請求項１記載の表示装置用駆動装置において、
前記２種類の順番は、前記表示部の隣接する画素毎に異なる、ことを特徴とする表示装置用駆動装置。
【請求項３】
請求項１記載の表示装置用駆動装置において、
前記２種類の順番は、前記表示部の垂直方向にて隣接する２画素毎に異なる、ことを特徴とする表示装置用駆動装置。
【請求項４】
請求項１記載の表示装置用駆動装置において、
前記２種類の順番を切り換える前記一定期間毎は、２フレーム毎とする、ことを特徴とする表示装置用駆動装置。
【請求項５】
請求項１記載の表示装置用駆動装置において、
前記２種類の順番を切り換える前記一定期間毎は、４フレーム毎とする、ことを特徴とする表示装置用駆動装置。
【請求項６】
請求項１記載の表示装置用駆動装置において、
前記データ線群に時分割でデータ電圧を印加する期間の前にプリチャージ期間を有し、
前記プリチャージ期間にて固定電位をプリチャージ電圧として印加し、前記固定電位のプリチャージ電圧は１レベルであり、データ電圧の振幅の範囲内である、ことを特徴とする表示装置用駆動装置。
【請求項７】
請求項６記載の表示装置用駆動装置において、
前記２種類の順番は、前記表示部の隣接する画素毎に異なる、ことを特徴とする表示装置用駆動装置。
【請求項８】
請求項６記載の表示装置用駆動装置において、
前記２種類の順番は、前記表示部の垂直方向にて隣接する２画素毎に異なる、ことを特徴とする表示装置用駆動装置。
【請求項９】
請求項６記載の表示装置用駆動装置において、
前記２種類の順番を切り換える前記一定期間毎は、２フレーム毎とする、ことを特徴とする表示装置用駆動装置。
【請求項１０】
請求項６記載の表示装置用駆動装置において、
前記２種類の順番を切り換える前記一定期間毎は、４フレーム毎とする、ことを特徴とする表示装置用駆動装置。
【請求項１１】
請求項１記載の表示装置用駆動装置において、
前記１ブロックを構成するデータ線は、赤表示、緑表示、青表示に対応した３本であり、
前記第１期間、前記第２期間、前記第３期間の各期間に、任意に、前記赤表示、前記緑表示、前記青表示に対応したデータ電圧を印加する、ことを特徴とする表示装置用駆動装置。
【請求項１２】
請求項１１記載の表示装置用駆動装置において、
前記第１期間は前記赤表示のデータ電圧を印加する期間、前記第２期間は前記緑表示のデータ電圧を印加する期間、前記第３期間は前記青表示のデータ電圧を印加する期間である、ことを特徴とする表示装置用駆動装置。
【請求項１３】
請求項１記載の表示装置用駆動装置において、
前記１ブロックを構成するデータ線群に対して時分割でデータ電圧を印加する各種モードを設定するレジスタを有し、
外部ＣＰＵから前記レジスタのモード設定が可能である、ことを特徴とする表示装置用駆動装置。
【請求項１４】
複数の走査線とデータ線を有するアクティブマトリクス型の表示部に対し、前記走査線には選択状態を示す走査電圧を１走査期間毎に印加し、前記データ線には表示データに応じたデータ電圧を印加する表示装置用駆動方法であって、
複数本を１ブロックとするデータ線群に対し、時分割でデータ電圧を印加するステップを有し、
前記１走査期間を前記データ線群に時分割でデータ電圧を印加する第１期間、第２期間、第３期間に分け、前記第１期間→前記第２期間→前記第３期間と、前記第３期間→前記第２期間→前記第１期間との２種類の順番を一定期間毎に切り換える、ことを特徴とする表示装置用駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ液晶等を用いたアクティブマトリクス型の表示装置用駆動装置に係り、１水平期間においてデータ電圧を時分割で出力する駆動方式において、データ線に保持されたデータ電圧の変動を低減可能な駆動方法および駆動回路に適用して有効な技術に関する。
【背景技術】
【０００２】
一般に、複数の走査線と複数のデータ線がマトリクス状に配列されたアクティブマトリクス型の表示装置において、走査線には選択状態を示す走査電圧が１走査期間毎に順次印加され、データ線には選択された走査線上の表示データに応じたデータ電圧が印加される。ここで、データ線駆動回路の回路規模を削減する方式として、１走査期間内においてデータ線を時分割駆動する方式が知られている。この方式は、複数本のデータ線を１ブロックとし、１ブロック内のデータ線に対応したデータ電圧を時分割出力する回路（マルチプレクサ）を設ける一方、出力されたデータ電圧を分配する回路（デ・マルチプレクサ）を設け、１ブロック内のデータ線に順次データ電圧を印加する方式である。この方式によれば、複数のデータ線を一つの駆動回路で駆動できるため、省回路規模化を図ることが可能である。
【０００３】
しかし、上記の方式においては、データ電圧の印加が終了したデータ線はフローティング状態となるため、それ以降のデータ電圧出力の影響を受けて保持電位が変動する課題があった。これは、隣接するデータ線が容量結合しているためである。これを改善する方式として、特許文献１記載の電気光学装置がある。この電気光学装置では、１走査期間の開始時に１ブロック内の全てのデータ線にプリチャージ電圧を印加するプリチャージ期間（以下、Ｐ期間と呼ぶ）を設け、かつ、プリチャージ電圧は、印加するデータ電圧の平均値としていることを特徴とする。この方式によれば、その後の時分割駆動期間（以下、Ｄ期間と呼ぶ）において、データ線には既に本来のデータ電圧により近い電圧が印加されることになり、本来のデータ電圧になるまでの電位変動が減少する。データ線の電位変動が少ない場合、それと容量結合している他のデータ線への影響も緩和することから、上記課題である、フローティング状態にあるデータ線の保持電位の変動を低減する事が可能となる。
【特許文献１】特開２００４−１９１５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記した特許文献１記載の方法においては、データ電圧の平均値を算出するための回路を新たに追加する必要があり、回路規模の増大を招く課題があった。また、表示データによっては、平均値から大きくずれたデータ電圧を印加するケースも考えられることから、保持電圧変動の低減効果に、表示パターン依存性が存在する課題があった。
【０００５】
そこで、本発明の目的は、上記した課題を解決すべく、新たに回路を追加することなく、且つ、表示パターンに依存することなく、データ線の保持電位変動を低減可能な表示装置用駆動装置を提供することである。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
上記した様に、フローティング状態にあるデータ線の保持電位の変動を低減するには、保持電位変動量を平均化及び低減化することが効果的である。つまり、保持電位変動量を平均化及び低減化することができれば、保持電位の変動を解消できると考えることができる。この点に着目し、本発明の表示装置用駆動装置では、１走査期間のＰ期間に続くＤ期間を、ＲＧＢ各データ線にデータ電圧を印加するＲ期間、Ｇ期間、Ｂ期間に分け、Ｄ期間におけるデータ電圧の出力順番を、Ｒ期間→Ｇ期間→Ｂ期間と、Ｂ期間→Ｇ期間→Ｒ期間との２つの出力順番を２フレーム毎に切り換え、且つ、表示部内の隣接する画素毎に異なったデータ電圧の出力順番とし、表示パターンを市松模様とした。これにより、画質劣化を防止するとともに、ＲＧＢ各データ線の保持電位変動量は平均化され、変動量を半減することができる。従って、保持電位の変動を解消することが可能となる。
【発明の効果】
【０００９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１０】
本発明によれば、時分割駆動におけるデータ電圧の出力動作を変更するのみで、全てのデータ線において、保持電位変動量を平均化及び低減化することができるので、新たに回路を追加することなく、且つ、表示パターンに依存することなく、データ線の保持電位変動を低減可能な表示装置用駆動装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１１】
（本発明の概念）
まず、本発明の概念を、図２、図３を用いて説明する。なお、図２、図３の説明においては、本発明の特徴を分かり易くするために、図２に対する比較例である図１を参照して説明する。
【００１２】
本発明に対する比較例を示す図１は、１走査期間（１Ｈ期間）の開始時に１ブロック内全てのデータ線にプリチャージ電圧を印加するＰ期間を設けた、時分割駆動時の出力方式の一例を示す。なお、１ブロックを構成するデータ線は、Ｒ（赤表示）、Ｇ（緑表示）、Ｂ（青表示）に対応した３本とする。１走査期間内において、Ｐ期間、また各データ線にデータ電圧を印加するＤ期間、更にＤ期間内において、Ｒ線にデータ電圧を出力するＲ期間、Ｇ線にデータ電圧を出力するＧ期間、Ｂ線にデータ電圧を出力するＢ期間と３つに分けており、ＲＧＢ各期間においてデータ電圧を出力していないときはハイ・インピーダンス（以下、Ｈｉ−Ｚと呼ぶ）出力となる。
【００１３】
まず、Ｐ期間を設けた場合の利点について説明する。例えば、１走査期間の開始直後にＲ線を駆動すると、この期間、Ｇ線とＢ線はＨｉ−Ｚ出力となるため、前の走査期間で印加された電位が保持される。ここで、Ｖｃｏｍ電圧を例えば１走査期間毎に交流化させる、いわゆるＶｃｏｍ交流駆動を想定した場合、Ｖｃｏｍ電極とデータ線が互いに容量結合していることから、Ｖｃｏｍ電圧の遷移に連動してデータ線の保持電位も遷移し、場合によっては遷移後の保持電位がデータ電圧の振幅レンジを超えることも考えられる。つまり、Ｖｃｏｍ交流駆動においては、データ線の保持電位がＶｃｏｍの交流化によって変動するため、次に印加するデータ電圧との電位差が拡大し、データ電圧の整定に対する時間マージンが減少することが予想される。この時間マージンの減少を抑えるために、Ｐ期間を設けている。
【００１４】
次に、Ｄ期間でのＲＧＢ各データ線の保持電位について説明する。Ｒ期間終了後のＲ線の保持電位は、Ｇ線及びＢ線の出力時に電位が変動する。また、Ｇ期間終了後のＧ線の保持電位は、Ｂ線の出力時のみに変動するためＲ線の保持電位変動量の半分程度である。また、Ｂ線へのデータ電圧の出力は１走査期間の最後であるため、隣接するデータ線との容量結合による電位変動はない。このように、データ電圧の出力順番をＲ線→Ｇ線→Ｂ線とした場合、ＲＧＢ各データ線の保持電位変動量は常にＲ（大）＞Ｇ（中）＞Ｂ（０）の関係となり、保持電位変動量にバラツキが生じる。そこで、本発明では、各データ線へのデータ電圧の出力順番を切り換えることで、フローティング状態にあるデータ線の保持電位変動量を平均化することとした。
【００１５】
図２は、ある１画素への書き込み時において、Ｒ線とＢ線へのデータ電圧の出力順番を２フレーム毎に切り換える方式（以下、トグル方式と呼ぶ）である。まず、４ｎ及び４ｎ＋１フレーム時はＲ→Ｇ→Ｂの順番にデータ電圧を出力する。次に、４ｎ＋２及び４ｎ＋３フレーム時にはＢ→Ｇ→Ｒの順番にデータ電圧を出力する。このように、Ｒ線とＢ線へのデータ電圧の出力順番を切り換えることで、Ｒ線及びＢ線においては２フレーム毎に保持電位変動量は大、０を繰り返し、結果としてＲ線及びＢ線の保持電位変動量は中となる。また、Ｇ線へは常に２番目にデータ電圧を出力するため、保持電位変動量は中である。このように、Ｂ線及びＧ線への出力順番を切り換えることで、ＲＧＢ各データ線の保持電位変動量を平均化することが可能となる。このとき、図１の例の変動量と比較し、低減効果は約５０％となる。また、２フレーム周期毎に出力順番を切り換えることで、正負両極性における直流成分を除去可能となる。なお、Ｇ線へのデータ電圧の出力順番を固定しているが、人の目において緑色は識別しやすい色であり、データ電圧の出力順番を入れ替えることで保持電位変動量の変化による輝度差がちらつきとして感じられることから、Ｇ線へのデータ電圧の出力順番は固定としている。
【００１６】
次に、トグル方式の表示パターンについて、図３を用いて説明する。図３は、パネル内の隣接する画素毎に異なった出力方式とするパターン（以下、１ドット毎トグルパターンと呼ぶ）である。図３にて、アルファベットはＲＧＢの色を指し、数字は出力順番を指す。ノーマリブラックのパネル及びＶｃｏｍ交流駆動において正極時の場合、一番目にデータ電圧が出力されるデータ線の保持電位は変動量が大きいため輝度は高くなり、３番目にデータ電圧が出力されるデータ線の電位は変動しないため輝度は低くなる。画面内で考えた場合、例えばＲ線において水平ラインにＲ１が隣接し、次の水平ラインではＲ３が隣接した状態では、画面内（空間的）の相関関係が高い状態（空間周波数が低い）となり、フレーム周波数が低い場合では、明暗と水平ライン毎に繰り返す上記表示パターンが見えやすくなり、画質劣化を招いてしまう。これに対し、隣接する画素毎に異なった出力順番とすることで、例えばＲ線においてはＲ１とＲ３が市松模様の形状となり、画面内（空間的）の相関関係が最も低い状態（空間周波数が高い）となり、フレーム周波数が遅い場合でも、上記表示パターンが見え難くなる。
【００１７】
以下、上記本発明の概念を適用した、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【実施例１】
【００１８】
以下、本発明の第１の実施例に係る表示装置用駆動装置の構成と動作を、図４〜図９を用いて説明する。
【００１９】
まず、図４は本発明の第１の実施例に係る表示装置用駆動装置のブロック構成であり、１０１は駆動回路、１０２はシステムインタフェース（ＩＦ）部、１０３はレジスタ部、１０４はメモリ制御部、１０５は表示メモリ部、１０６はタイミング生成部、１０７はマルチプレクサ部（ＭＵＸ）、１０８はデータ電圧生成部、１０９は基準電圧生成部、１１０はデータ電圧選択部（６４ｔｏ１）、１１１はオペアンプ部（Ｏｐ−ＡＭＰ）、１１２はデ・マルチプレクサ部（ＤｅＭＵＸ）、１１３は走査線駆動部、１１４は表示部、１１５はＣＰＵである。
【００２０】
駆動回路１０１は、いわゆる表示メモリ内蔵型のコントローラ・ドライバであり、本発明の実現手段を含む。ここで、本発明の駆動回路１０１は、表示メモリ内蔵型に限定するものではなく、メモリを内蔵しないタイプにも適用可能である。また、本実施例においては、１ブロックのデータ線の本数は３本とし、それぞれが、Ｒ線（赤表示）、Ｇ線（緑表示）、Ｂ線（青表示）に対応しているものとする。また、本実施例において、表示データの有する階調情報は、ＲＧＢ各６ビット（＝６４階調）とする。
【００２１】
以下、駆動回路１０１の内部ブロックの構成と動作について説明する。
【００２２】
システムインタフェース部１０２は、ＣＰＵ１１５が出力する表示データ及びインストラクションを受け、レジスタ部１０３へ出力する動作を行う。ここで、インストラクションとは、駆動回路１０１の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータを含む。また、本発明の特徴である、ＲＧＢ各データ線への出力順番に関する情報も含まれているものとする。
【００２３】
レジスタ部１０３は、インストラクションのデータを格納し、これを各ブロックへ出力するブロックである。例えば、前記のフレーム周波数、駆動ライン数、データ電圧切り換えタイミングに関するインストラクションは、タイミング生成部１０６へ出力され、駆動電圧に関するインストラクションは、基準電圧生成部１０９へ出力される。なお、表示データも一旦レジスタ部１０３に格納され、表示位置を指示するインストラクションと共に、メモリ制御部１０４へ出力される。
【００２４】
メモリ制御部１０４は、表示メモリ部１０５のライト及びリード動作を行うブロックである。まず、ライト動作時には、レジスタ部１０３から転送される表示位置のインストラクションに基づき、表示メモリ部１０５のアドレスを選択する信号を出力する。これと同時に表示データを表示メモリ部１０５へ転送する。この動作により、表示メモリ部１０５の所定のアドレスに表示データをライトすることができる。一方、リード動作時には、表示メモリ部１０５における所定のワード線群を１本づつ順次に選択する動作を繰り返す。この動作により、選択されたワード線上の表示データを、ビット線を介して一斉にリードすることができる。なお、リードするワード線の範囲、１回の選択期間（１走査期間と等価）、選択動作の繰り返し周期（１フレーム期間と等価）等の設定は、インストラクションにて指示されるものとする。
【００２５】
表示メモリ部１０５は、表示部１１４の走査線とデータ線に相当するワード線とビット線を有し、上記した表示データのライト動作及びリード動作を行う。なお、リードされた表示データは、マルチプレクサ部１０７へ出力される。
【００２６】
タイミング生成部１０６は、内蔵の発振器が生成する基準クロックに基づき、１走査期間や１フレーム期間を指示する信号群を自己生成して出力すると共に、本発明の特徴であるＰ期間とＤ期間の出力タイミングを指示するＰＥ、ＳＲＡ、ＳＲＢ、ＳＧ、ＳＢＡ、ＳＢＢ信号を出力する。
【００２７】
マルチプレクサ部１０７は、表示メモリ部１０５が出力する表示データをマルチプレクスするため、図５に示すＭＵＸ（Ａ）と図６に示すＭＵＸ（Ｂ）の各スイッチ回路を１ブロック毎に配置した形で構成される。ＭＵＸ（Ａ）は、前述のＳＲＡ信号がアクティブ（本実施例では“ハイ”レベル）の時にはＲデータ、ＳＧ信号がアクティブの時にはＧデータ、ＳＢＡ信号がアクティブの時にはＢデータを選択して出力する。また、ＭＵＸ（Ｂ）は前述のＳＲＢ信号がアクティブの時にはＲデータ、ＳＧ信号がアクティブの時にはＧデータ、ＳＢＢ信号がアクティブの時にはＢデータを選択して出力する。
【００２８】
基準電圧生成部１０９は、入力の電源電圧Ｖｃｉから、駆動回路１０１内で必要な電圧レベルを生成するブロックである。なお、電圧レベルの生成は、チャージポンプ回路等を適用することで実現可能である。
【００２９】
データ電圧生成部１０８は、基準電圧生成部１０９から入力される電圧を分圧し、６４レベルのデータ電圧を生成して、データ電圧選択部１１０へ出力する。
【００３０】
データ電圧選択部１１０は、マルチプレクサ部１０７が出力する表示データの値に従い、６４レベルのデータ電圧のうちから１レベルを選択し、データ電圧として出力する。
【００３１】
オペアンプ部１１１は、データ電圧選択部１１０の出力をインピーダンス変換するためのバッファであり、ボルテージフォロア回路によって構成される。
【００３２】
デ・マルチプレクサ部１１２は、オペアンプ部１１１が出力するデータ電圧をデ・マルチプレクスしてデータ線に出力するため、図７に示すＤｅＭＵＸ（Ａ）と図８に示すＤｅＭＵＸ（Ｂ）の各スイッチ回路を１ブロック毎に配置した形で構成される。ＤｅＭＵＸ（Ａ）では、前述のＳＲＡ信号がアクティブ（本実施例では“ハイ”レベル）の時にはＲ線、ＳＧ信号がアクティブの時にはＧ線、ＳＢＡ信号がアクティブの時にはＢ線に、それぞれデータ電圧を出力する。また、ＤｅＭＵＸ（Ｂ）では、前述のＳＲＢ信号がアクティブの時にはＲ線、ＳＧ信号がアクティブの時にはＧ線、ＳＢＢ信号がアクティブの時にはＢ線に、それぞれデータ電圧を出力する。更に、前述したＰＥ信号がアクティブの時には、ＤｅＭＵＸ（Ａ）及びＤｅＭＵＸ（Ｂ）ともに、ＲＧＢ各データ線に固定電位をプリチャージする。なお、固定電位の選定にあたっては、データ電圧の振幅レンジ内にあり、出力インピーダンスが低い電源電圧Ｖｃｉとした。
【００３３】
走査線駆動部１１３は、後述する表示部１１４の走査線に対し、１走査期間に同期して選択状態を示す走査電圧（本実施例では“ハイ”レベル）を線順次に出力するためのブロックである。ここで、先頭の走査線に“ハイ”レベルを出力するタイミングは、表示メモリ部１０５における先頭のワード線をリードするタイミングに同期している。また、線順次出力の切り替わりタイミングは、１走査期間の始まりに対して僅かに早い。この時間差はいわゆるホールド時間と呼ばれるものであり、表示部１１４における画素への書き込み電圧を確定させるために必要である。
【００３４】
表示部１１４は、データ線と走査線の交点に位置する各画素部にスイッチング用のトランジスタが配置された、いわゆるアクティブマトリクス型と呼ばれるフラットパネルである。トランジスタのソース端子は、データ線を介してデ・マルチプレクサ部１１２の出力に接続され、ゲート端子は走査線を介して走査線駆動部１１３の出力に接続される。また、トランジスタのドレイン端子は、表示素子に接続される。なお、表示素子の対向側は、共通のコモン電極が接続され、コモン電極へは基準電圧生成部１０９からＶｃｏｍ電圧が出力される。従って、選択状態にある走査線においては、前述のデータ電圧とＶｃｏｍ電圧との差が表示素子への印加電圧となる。なお、表示素子の種類は液晶や有機ＥＬ等が代表的であるが、電圧によって表示輝度が制御可能であれば、その他の素子を用いても構わない。
【００３５】
次に、駆動回路１０１における、時分割駆動の動作タイミングを、図９を用いて説明する。まず、マルチプレクサ部１０７のＭＵＸ（Ａ）は、前述のＳＲＡ、ＳＧ、ＳＢＡ信号の“ハイ”レベルに連動し、（１）（３）の期間ではＲ→Ｇ→Ｂ、（２）（４）の期間ではＢ→Ｇ→Ｒの順番で表示データを時分割して出力する。また、マルチプレクサ部１０７のＭＵＸ（Ｂ）は、前述のＳＲＢ、ＳＧ、ＳＢＢ信号の“ハイ”レベルに連動し、（１）（３）の期間ではＢ→Ｇ→Ｒ、（２）（４）の期間ではＲ→Ｇ→Ｂの順番で表示データを時分割して出力する。
【００３６】
次に、デ・マルチプレクサ部１１２の動作タイミングについて説明する。デ・マルチプレクサ部１１２のＤｅＭＵＸ（Ａ）及びＤｅＭＵＸ（Ｂ）は、前述のＰＥ信号の“ハイ”レベルに連動し、ＲＧＢ各データ線に一斉にＶｃｉを出力する。また、デ・マルチプレクサ部１１２のＤｅＭＵＸ（Ａ）は、マルチプレクサ部１０７のＭＵＸ（Ａ）の出力に連動し、（１）（３）のＤ期間ではＲ線→Ｇ線→Ｂ線の順番で、（２）（４）のＤ期間ではＢ線→Ｇ線→Ｒ線の順番で、データ電圧ＶＲ、ＶＧ、ＶＢを出力する。また、デ・マルチプレクサ部１１２のＤｅＭＵＸ（Ｂ）は、マルチプレクサ部１０７のＭＵＸ（Ｂ）の出力に連動し、（１）（３）のＤ期間ではＢ線→Ｇ線→Ｒ線の順番で、（２）（４）のＤ期間ではＲ線→Ｇ線→Ｂ線の順番で、データ電圧ＶＲ、ＶＧ、ＶＢを出力する。
【００３７】
以上の動作を２フレーム行った後、次の２フレームでは、ＳＲＡとＳＲＢの動作タイミングを切り換え、更にＳＢＡとＳＢＢの動作タイミングを切り換える。このことで、前述した様に、図３に示した２フレーム毎に、Ｒ１（Ｂ１）とＲ３（Ｂ３）を市松模様のパターンとして表示可能となる。なお、トグル方式における各期間の長さは、前述した様に、ＣＰＵ１１５からのインストラクションによって変更可能であり、駆動する表示部１１４の負荷に合わせ、最適に設定することが望ましい。また、ＳＲＡとＳＢＢを共通化しても良いし、ＳＲＢとＳＢＡを共通化しても良い。
【００３８】
以上の結果、Ｒ線とＧ線へのデータ電圧の出力順番を２フレーム毎に切り換え、且つ、表示パターンを市松模様とすることで、画質劣化することなく、フローティング状態にあるデータ線の保持電位変動量のバラツキを平均化することが可能となり、従来と比較し保持電位変動量を半減することが可能となる。また、この動作の実現にあたっては、タイミング生成部１０６の信号のタイミングを変更するのみであり、新たな回路追加は不要である。このことから、本発明の表示装置用駆動装置は、本発明の目的である、新たに回路を追加することなく、かつ、表示パターンに依存することなくデータ線の保持電位変動を低減することが可能である。
【００３９】
なお、図９において、１走査期間の最後には、どのデータ線にも出力しない期間を設けているが、これは、走査線駆動部１１３の動作にて説明した、ホールド時間を確保するためのものである。
【００４０】
また、本実施例ではプリチャージの電圧レベルをＶｃｉとしたが、これに限られる訳ではなく、その他の電圧を用いても良い。
【００４１】
また、出力順番については、少なくともライン方向の画素でＲＧＢへの出力順番が逆転していれば、本発明の目的・効果を達成できる。よって、カラム方向やフレーム期間での出力順番の逆転は必須ではない。
【００４２】
また、画素がＲＧＢ配列の場合はＲ→Ｇ→Ｂ、Ｂ→Ｇ→Ｒであるが、ＲＢＧ配列の場合は、Ｒ→Ｂ→Ｇ、Ｇ→Ｂ→Ｒにするのが好ましい。
【実施例２】
【００４３】
次に、本発明の第２の実施例に係る表示装置用駆動装置について、図１０、図１１を用いて説明する。図１０は垂直方向に隣接する２画素毎に異なった出力順番にて表示するパターン（以下、２ドット毎トグルパターンと呼ぶ）である。なお、本実施例の表示装置用駆動装置の構成は、前記本発明の第１の実施例の図４〜図８と同様である。
【００４４】
例えば、輝度差を持った２つの色をフレーム毎に切り換えて表示することで中間色を作り擬似的に階調数を増やすＦＲＣ（Ｆｒａｍｅ  Ｒａｔｅ  Ｃｏｎｔｒｏｌ）は、第１の実施例と同じく空間周波数を高くするため、表示パターンを市松模様にしていることがある。このとき、本発明の第１の実施例では、ＦＲＣと同期する可能性があり、あるフレームでは明るく、次のフレームでは暗くと、明暗の差がフレームに応じて生じ、面フリッカと呼ばれる画質劣化を招く恐れがある。そこで、前述した２ドット毎トグルパターンとすることで、ＦＲＣとの干渉を防ぐこととした。なお、本発明の第１の実施例と比べ空間周波数は僅かに低くなってしまうが、画質に対する影響は軽微である。
【００４５】
次に、動作タイミングについて、図１１を用いて説明する。まず、マルチプレクサ部１０７のＭＵＸ（Ａ）は、前述のＳＲＡ、ＳＧ、ＳＢＡ信号の“ハイ”レベルに連動し、（１）（２）の期間ではＲ→Ｇ→Ｂ、（３）（４）の期間ではＢ→Ｇ→Ｒの順番で表示データを時分割して出力する。また、マルチプレクサ部１０７のＭＵＸ（Ｂ）は、前述のＳＲＢ、ＳＧ、ＳＢＢ信号の“ハイ”レベルに連動し、（１）（２）の期間ではＢ→Ｇ→Ｒ、（３）（４）の期間ではＲ→Ｇ→Ｂの順番で表示データを時分割して出力する。
【００４６】
次に、デ・マルチプレクサ部１１２の動作タイミングについて説明する。デ・マルチプレクサ部１１２のＤｅＭＵＸ（Ａ）及びＤｅＭＵＸ（Ｂ）は、前述のＰＥ信号の“ハイ”レベルに連動し、ＲＧＢ各データ線に一斉にＶｃｉを出力する。また、デ・マルチプレクサ部１１２のＤｅＭＵＸ（Ａ）は、マルチプレクサ部１０７のＭＵＸ（Ａ）の出力に連動し、（１）（２）のＤ期間ではＲ線→Ｇ線→Ｂ線の順番で、（３）（４）のＤ期間ではＢ線→Ｇ線→Ｒ線の順番で、データ電圧ＶＲ、ＶＧ、ＶＢを出力する。また、デ・マルチプレクサ部１１２のＤｅＭＵＸ（Ｂ）は、マルチプレクサ部１０７のＭＵＸ（Ｂ）の出力に連動し、（１）（２）のＤ期間ではＢ線→Ｇ線→Ｒ線の順番で、（３）（４）のＤ期間ではＲ線→Ｇ線→Ｂ線の順番で、データ電圧ＶＲ、ＶＧ、ＶＢを出力する。
【００４７】
以上の動作を２フレーム行った後、次の２フレームでは、ＳＲＡとＳＲＢの動作タイミングを切り換え、更にＳＢＡとＳＢＢの動作タイミングを切り換える。このことで、前述した様に、図１０に示した２フレーム毎に、Ｒ１（Ｂ１）とＲ３（Ｂ３）を垂直方向に２画素毎の市松模様のパターンとして表示可能となる。
【００４８】
以上の結果、本発明の第２の実施例の表示装置用駆動装置は、本発明の第１の実施例の特徴に加え、垂直方向に２画素毎に異なったデータ電圧の出力順番とする。これにより、例えばＦＲＣのように市松模様のパターンを表示するものとの干渉をなくし、画質劣化を防ぐことが可能である。
【００４９】
なお、本実施例において、垂直方向に２画素毎の市松模様のパターンとしたが、これに限られる訳ではなく、前述したＦＲＣの表示パターンに干渉せず、且つ、画質に影響を及ぼさなければ、他の表示パターンであっても良い。
【実施例３】
【００５０】
次に、本発明の第３の実施例に係る表示装置用駆動装置について、図１２を用いて説明する。図１２は１ドット毎トグルパターンを４フレーム毎に切り換えて表示するパターンである。
【００５１】
例えば、前述したＦＲＣは、正負両極性での直流電流を除去するために、２フレーム毎に表示パターンを切り換えている可能性がある。そのため、本発明の第１の実施例にて示したトグル方式では、ＦＲＣと同期するため、直流成分が残存する可能性があり、液晶素子の劣化を招く恐れがある。そこで、正負両極性及びＦＲＣのような２フレーム毎に表示パターンを切り換えるものとの干渉を防ぐため、４フレーム毎に切り換えることとした。
【００５２】
なお、動作タイミングについては、本発明の第１の実施例に示したＳＲＡとＳＲＢ及びＳＢＡとＳＢＢの動作タイミングを４フレーム毎に切り換える。このことで、４フレーム毎に、前述したＲ１（Ｂ１）とＲ３（Ｂ３）を市松模様のパターンとして表示可能となる。
【００５３】
以上説明した本発明の第３の実施例の表示装置用駆動装置は、本発明の第１の実施例の特徴に加え、４フレーム毎に表示パターンを切り換える。これにより、例えば前述したＦＲＣのように２フレーム毎に表示パターンを切り換えるものとの干渉をなくし、液晶素子の劣化を防ぐことが可能となる。
【００５４】
なお、本実施例において、表示パターンを４フレーム切り換えとしたが、これに限られる訳ではなく、画質に影響を及ぼさなければ、４の倍数のフレーム毎に切り換えても良い。
【実施例４】
【００５５】
次に、本発明の第４の実施例に係る表示装置用駆動装置について、図１３を用いて説明する。図１３は２ドット毎トグルパターンを４フレーム毎に切り換えて表示するパターンである。
【００５６】
例えば、前述したＦＲＣは、正負両極性での直流電流を除去するために、２フレーム毎に表示パターンを切り換えている可能性がある。また、表示パターンも本発明の第１の実施例と同様に、市松模様としている可能性がある。そのため、本発明の第２の実施例にて示したトグル方式では、ＦＲＣと同期するため、直流成分が残存し、液晶素子の劣化を招く恐れがある。そこで、正負両極性及びＦＲＣのように２フレーム毎に市松模様のパターンを表示するものとの干渉を防ぐために、４フレーム毎に切り換えることとした。
【００５７】
なお、動作タイミングについては、本発明の第２の実施例に示したＳＲＡとＳＲＢ及びＳＢＡとＳＢＢの動作タイミングを４フレーム毎に切り換える。このことで、４フレーム毎に、前述したＲ１（Ｂ１）とＲ３（Ｂ３）を垂直方向に２画素毎の市松模様のパターンとして表示可能となる。
【００５８】
以上説明した本発明の第４の実施例の表示装置用駆動装置は、本発明の第２の実施例の特徴に加え、４フレーム毎に垂直方向に２画素毎の市松模様のパターンを表示する。これにより、前述したＦＲＣのような２フレーム毎に市松模様のパターンを表示するものとの干渉をなくし、液晶素子の劣化を防ぐことが可能となる。
【００５９】
なお、本実施例において、表示パターンを４フレーム切り換えとしたが、これに限られる訳ではなく、画質に影響を及ぼさなければ、４の倍数のフレーム毎に切り換えても良い。
【実施例５】
【００６０】
次に、本発明の第５の実施例について、図１４、図１５を用いて説明する。図１４、図１５は、本発明の第１〜第４の実施例にて説明した各トグルモードをインストラクションにより設定する方法の一例である。つまり、第１〜第４の実施例を、外部のＣＰＵから内部のレジスタに設定される各種モード値によって変更可能とするものである。
【００６１】
図１４は、１６ｂｉｔバス時のインストラクションの設定方法である。まずＣＰＵ１１５は、レジスタ選択信号ＲＳを“ロー”レベルにする。また、ライトイネーブル信号ＷＲ及びチップ選択信号ＣＳを“ロー”レベルにすると同時に、ＤＡＴＡ線にＩＲ（インデックスレジスタ）を出力する。ここでＩＲとは、各コントロールレジスタ（駆動回路１０１の内部動作を決定するための情報を動作内容毎に纏めたレジスタ群）のアドレス値を指す。さらに、駆動回路１０１内のシステムインタフェース部１０２は、ＷＲの立ち下がりに同期して、ＩＲ値を記憶する。
【００６２】
次に、ＣＰＵ１１５は、レジスタ選択信号ＲＳを“ハイ”レベルにする。また、ライトイネーブル信号ＷＲ及びチップ選択信号ＣＳを“ロー”レベルにすると同時に、ＤＡＴＡ線にＤＲ（データレジスタ）値を出力する。ここでＤＲとは、コントロールレジスタのデータを指す。駆動回路１０１内のシステムインタフェース部１０２は、ＷＲの立ち下がりに同期して、ＤＲを記憶し、先ほど記憶したＩＲ値が指すレジスタ部１０３内のアドレスにＤＲ値を書き込む。一方、レジスタ部１０３は、書き込まれたインストラクションデータを各ブロックへ出力する。ドライバ出力制御レジスタのデータの場合は、ＩＲ＝１ｈに書き込まれたデータをタイミング生成部１０６へ出力し、タイミング生成部１０６は入力されたデータに応じた、ＭＵＸ（Ａ）（Ｂ）及びＤｅＭＵＸ（Ａ）（Ｂ）の制御信号（ＰＥ、ＳＲＡ、ＳＲＢ、ＳＧ、ＳＢＡ、ＳＢＢ）を出力する。
【００６３】
次に、ドライバ出力制御レジスタ内のデータ群について説明する。図１５は、１６ｂｉｔ時のドライバ出力制御レジスタを示したものである。１６ｂｉｔデータのうち、下位３ｂｉｔにあたるＴＧ［０：２］にて各トグルモードを選択する。ＴＧ［０：２］＝３’ｈ０の場合は、トグルパターンを用いず、通常通りＲ→Ｇ→Ｂの順番で各データ線に出力するモードである。ＴＧ［０：２］＝３’ｈ１の場合は、１ドット毎トグルパターン（４フレーム）のモードである。ＴＧ［０：２］＝３’ｈ２の場合は、２ドット毎トグルパターン（４フレーム）のモードである。ＴＧ［０：２］＝３’ｈ３の場合は、１ドット毎トグルパターン（８フレーム）のモードである。ＴＧ［０：２］＝３’ｈ４の場合は、２ドット毎トグルパターン（８フレーム）のモードである。ＴＧ［０：２］＝３’ｈ５〜３’ｈ７は設定禁止とし、初期値０を入力する。このように、ＴＧ［０：２］の３ｂｉｔのデータにて、各トグルモードを設定できる。
【００６４】
以上説明した本発明の第５の実施例の表示装置用駆動装置は、ドライバの各種出力モードをインストラクションにて設定することで、各種パネル及びフレーム周波数等に応じた最適なトグルモードを選択可能となる。
【００６５】
なお、本実施例においてデータバス幅を１６ｂｉｔとしたが、もちろんこれに限られる訳ではない。また、ＲＳ、ＷＲ、ＣＳを用いてインストラクション設定をしたが、これに限られる訳ではなく、別の信号を用いて設定しても良い。また、ドライバ出力制御レジスタを１６ｂｉｔとしたが、もちろんこれに限られる訳ではない。また、ドライバ出力制御レジスタの下位３ｂｉｔにてトグルモードを設定することとしたが、もちろんこれに限られる訳ではなく、レジスタ内のどのｂｉｔを使用しても良い。
【００６６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６７】
例えば、本発明の実施例の全般において、１ブロックのデータ線の本数を３本としたが、これに限られる訳ではなく、Ｎ本（Ｎは２以上の整数）としても良い。
【００６８】
また、表示データの有する階調情報は、ＲＧＢ各６ビット（＝６４階調）としたが、もちろんこれに限られる訳ではなく、８ビット、１０ビット等でも良い。
【００６９】
また、本実施例では、データ電圧選択部、オペアンプ部、デ・マルチプレクサ部等の構成要素を駆動回路内に設けたが、この構成に限られる訳でなく、表示部１１４側にあっても良い。
【００７０】
さらに、本発明の第１〜第４の実施例の動作をＣＰＵからのインストラクション等で切り換えることは、容易に実現可能であり、プリチャージを行わない時分割駆動方式との切り換えも可能である。
【００７１】
さらに、本発明の実施例では、駆動タイミング等の情報をレジスタに記憶させることを前提に説明したが、これに限られる訳ではなく、例えば端子設定としても良い。
【産業上の利用可能性】
【００７２】
本発明は、ＴＦＴ液晶等を用いたアクティブマトリクス型の表示装置用駆動装置に係り、１水平期間においてデータ電圧を時分割で出力する駆動方式において、データ線に保持されたデータ電圧の変動を低減可能な駆動方法および駆動回路に適用して有効である。特に、本発明は、時分割駆動を適用する高画質で低コストな表示装置用駆動装置に適用できる。
【図面の簡単な説明】
【００７３】
【図１】本発明に対する比較例の時分割駆動時の出力方式を示す図である。
【図２】本発明の概念において、本発明の時分割駆動時の出力方式を示す図である。
【図３】本発明の概念において、本発明の表示パターン（１ドット毎トグルパターン（４フレーム））を示す図である。
【図４】本発明の第１の実施例に係る表示装置用駆動装置において、この表示装置用駆動装置のブロック構成を示す図である。
【図５】本発明の第１の実施例に係る表示装置用駆動装置において、マルチプレクサ部のＭＵＸ（Ａ）の構成を示す図である。
【図６】本発明の第１の実施例に係る表示装置用駆動装置において、マルチプレクサ部のＭＵＸ（Ｂ）の構成を示す図である。
【図７】本発明の第１の実施例に係る表示装置用駆動装置において、デ・マルチプレクサ部のＤｅＭＵＸ（Ａ）の構成を示す図である。
【図８】本発明の第１の実施例に係る表示装置用駆動装置において、デ・マルチプレクサ部のＤｅＭＵＸ（Ｂ）の構成を示す図である。
【図９】本発明の第１の実施例に係る表示装置用駆動装置において、駆動回路における時分割駆動の動作タイミングを示す図である。
【図１０】本発明の第２の実施例に係る表示装置用駆動装置において、表示パターン（２ドット毎トグルパターン（４フレーム））を示す図である。
【図１１】本発明の第２の実施例に係る表示装置用駆動装置において、駆動回路における時分割駆動の動作タイミングを示す図である。
【図１２】本発明の第３の実施例に係る表示装置用駆動装置において、表示パターン（１ドット毎トグルパターン（８フレーム））を示す図である。
【図１３】本発明の第４の実施例に係る表示装置用駆動装置において、表示パターン（２ドット毎トグルパターン（８フレーム））を示す図である。
【図１４】本発明の第５の実施例に係る表示装置用駆動装置において、１６ｂｉｔバス時のインストラクションの設定方法を示す図である。
【図１５】本発明の第５の実施例に係る表示装置用駆動装置において、１６ｂｉｔ時のドライバ出力制御レジスタを示す図である。
【符号の説明】
【００７４】
１０１…駆動回路、１０２…システムインタフェース部、１０３…レジスタ部、１０４…メモリ制御部、１０５…表示メモリ部、１０６…タイミング生成部、１０７…マルチプレクサ部、１０８…データ電圧生成部、１０９…基準電圧生成部、１１０…データ電圧選択部、１１１…オペアンプ部、１１２…デ・マルチプレクサ部、１１３…走査線駆動部、１１４…表示部、１１５…ＣＰＵ。
【図１】
2006267525.tif 000003
【図２】
2006267525.tif 000004
【図３】
2006267525.tif 000005
【図４】
2006267525.tif 000006
【図５】
2006267525.tif 000007
【図６】
2006267525.tif 000008
【図７】
2006267525.tif 000009
【図８】
2006267525.tif 000010
【図９】
2006267525.tif 000011
【図１０】
2006267525.tif 000012
【図１１】
2006267525.tif 000013
【図１２】
2006267525.tif 000014
【図１３】
2006267525.tif 000015
【図１４】
2006267525.tif 000016
【図１５】
2006267525.tif 000017