(57)【要約】  【課題】像ブレ発生中に撮像可能で像ブレを抑えた画像が得られる撮像装置を提供する。  【解決手段】デジタルスチルカメラ１０は、レリーズ信号が発生するとＣＭＯＳイメージセンサ１１３に電荷蓄積を開始させる。電荷蓄積開始後、露光時間ＦＵＬＬが経過した時点、およびＦＵＬＬ×１／８が経過した各時点ごとに電荷信号の読み出しをそれぞれ行う。電荷蓄積をＦＵＬＬ×１．５まで継続し、１つのＦＵＬＬ画像データと、電荷蓄積時間が短い１２のスライス画像データとを得る。デジタルスチルカメラ１０は角速度センサＶ１１４および角速度センサＨ１１５による検出信号に基づいて像ブレ量を算出する。デジタルスチルカメラ１０は、１２のスライス画像データのうち電荷蓄積中の像ブレの大きさが２以下であるスライス画像データを合成して補正画像を得る。  【選択図】図２
2006191295.tif 000002
【特許請求の範囲】
【請求項１】
各画素に対応する電荷信号を画素ごとに独立して読み出し制御可能な構成の撮像素子を備える撮像装置において、
撮像開始後、第１の電荷蓄積時間ごとに前記撮像素子から電荷信号をｍ回読み出してｍ組の画像を得る撮像制御手段と、
前記撮像素子上に結像される被写体像の像ブレの大きさを検出する像ブレ検出手段と、
前記ｍ組の画像のうち、電荷蓄積中に前記像ブレ検出手段で検出された像ブレの大きさが所定量以下のｎ組の画像を用いて第１の合成画像を得る画像合成手段とを備えることを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、
前記画像合成手段はさらに、前記ｍ組の画像のうち、撮像開始からシャッタ速度時間に対応する第２の電荷蓄積時間が経過するまでに前記撮像素子から読み出されたｓ組の画像を用いて第２の合成画像を得るとともに、前記ｍ組の画像を用いて第３の合成画像を得ることを特徴とする撮像装置。
【請求項３】
請求項２に記載の撮像装置において、
前記画像合成手段は、合成に用いる画像数が多いほど各画像に低いゲインをかけ、画像数が少ないほど各画像に高いゲインをかけることを特徴とする撮像装置。
【請求項４】
請求項２または３に記載の撮像装置において、
表示装置に画像を表示させるための画像表示信号を生成する表示信号生成手段と、
前記第１の合成画像、前記第２の合成画像、および前記第３の合成画像を順番に表示するように前記表示信号生成手段を制御する表示制御手段とをさらに備えることを特徴とする撮像装置。
【請求項５】
請求項１または２に記載の撮像装置において、
前記像ブレ検出手段で検出された像ブレの大きさに基づいて、前記画像合成手段で合成された画像の像ブレ度合いを示す情報を生成する像ブレ情報生成手段と、
前記合成された画像と当該画像の像ブレ度合いを示す情報とを表示装置に表示させるための画像表示信号を生成する表示信号生成手段とをさらに備えることを特徴とする撮像装置。
【請求項６】
請求項５に記載の撮像装置において、
前記表示信号生成手段は、像ブレ情報生成手段で生成された像ブレ度合いが所定値以上の場合に警告表示をさらに行うための画像表示信号を生成することを特徴とする撮像装置。
【請求項７】
請求項１〜６のいずれか一項に記載の撮像装置において、
前記撮像素子上に結像される被写体像の像ブレを光学的に補正するブレ補正手段をさらに備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサを用いて被写体像を撮像する撮像装置に関する。
【背景技術】
【０００２】
撮影時に手ブレなどによる像ブレの発生を抑えるデジタルカメラが知られている（特許文献１参照）。特許文献１に記載のカメラは、シャッタレリーズ操作により、角速度センサによる検出信号に基づいて像ブレ量を算出し、像ブレ量が所定レベルを超えるとシャッタを閉じて露光を禁止し、像ブレ量が所定レベル以内に戻った時点からシャッタを開口して露光を再開する。
【０００３】
【特許文献１】特開２００２−７７７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、像ブレ量が所定値以下にならないと露光されないため、シャッターチャンスを逃すおそれがある。
【課題を解決するための手段】
【０００５】
本発明は、各画素に対応する電荷信号を画素ごとに独立して読み出し制御可能な構成の撮像素子を備える撮像装置に適用され、撮像開始後、第１の電荷蓄積時間ごとに撮像素子から電荷信号をｍ回読み出してｍ組の画像を得る撮像制御手段と、撮像素子上に結像される被写体像の像ブレの大きさを検出する像ブレ検出手段と、ｍ組の画像のうち、電荷蓄積中に像ブレ検出手段で検出された像ブレの大きさが所定量以下のｎ組の画像を用いて第１の合成画像を得る画像合成手段とを備えることを特徴とする。
請求項１に記載の撮像装置の画像合成手段はさらに、ｍ組の画像のうち、撮像開始からシャッタ速度時間に対応する第２の電荷蓄積時間が経過するまでに撮像素子から読み出されたｓ組の画像を用いて第２の合成画像を得るとともに、ｍ組の画像を用いて第３の合成画像を得ることもできる。この場合の画像合成手段は、合成に用いる画像数が多いほど各画像に低いゲインをかけ、画像数が少ないほど各画像に高いゲインをかけるとよい。
請求項２または３に記載の撮像装置はさらに、表示装置に画像を表示させるための画像表示信号を生成する表示信号生成手段と、第１の合成画像、第２の合成画像、および第３の合成画像を順番に表示するように表示信号生成手段を制御する表示制御手段とを備えてもよい。
請求項１または２に記載の撮像装置はさらに、像ブレ検出手段で検出された像ブレの大きさに基づいて、画像合成手段で合成された画像の像ブレ度合いを示す情報を生成する像ブレ情報生成手段と、合成された画像と当該画像の像ブレ度合いを示す情報とを表示装置に表示させるための画像表示信号を生成する表示信号生成手段とを備えてもよい。この場合の表示信号生成手段は、像ブレ情報生成手段で生成された像ブレ度合いが所定値以上の場合に警告表示をさらに行うための画像表示信号を生成することもできる。
請求項１〜６のいずれか一項に記載の撮像装置はさらに、撮像素子上に結像される被写体像の像ブレを光学的に補正するブレ補正手段を備えてもよい。
【発明の効果】
【０００６】
本発明による撮像装置では、像ブレ発生中に撮像が可能である上に像ブレを抑えた画像を得ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して本発明を実施するための最良の形態について説明する。図１は、本発明の一実施形態による撮像装置の要部構成を説明するブロック図である。図１において、撮像装置１は、撮像光学系２、撮像センサ部３、センサ制御部４、およびブレ検出部１４から構成される。
【０００８】
撮影光学系２は撮像センサ部３の撮像面上に被写体像を結像させる。撮像センサ部３は、たとえばＣＭＯＳイメージセンサによって構成される。ＣＭＯＳイメージセンサは、１つのフォトダイオード、およびＣＭＯＳトランジスタなどによるスイッチで構成される画素が撮像面上に複数配列された撮像素子である。各画素にはフォトダイオードに入射される光の強さに応じた電荷が蓄積される。撮像センサ部３に蓄積された電荷は、上記ＣＭＯＳスイッチを順次切り換えることによって画素ごとに読み出し可能に構成されている。このため、蓄積電荷を電荷転送路へ送出してから電荷信号を読み出すＣＣＤイメージセンサと異なり、電荷蓄積中にその電荷蓄積量をモニタすることができる。
【０００９】
ブレ検出部１４は撮像センサ部３上に結像される被写体像の像ブレを検出し、時間的に変化する像ブレ信号を発生する。センサ制御部４は像ブレ信号が所定条件を満足する（像ブレの影響が少ない）か否かを判定し、判定結果を示す信号を出力する。
【００１０】
図２は、撮像装置１をデジタルスチルカメラ１０で構成する場合のブロック図である。図２において、撮影レンズ１１１によってＣＭＯＳイメージセンサ１１３上に導かれた被写体光は、ＣＭＯＳイメージセンサ１１３上に複数形成されている画素１１２により光電変換される。各画素に蓄積された電荷は所定のタイミングで画素ごとに読み出され、画像信号としてＡＤ変換回路１２１へ出力される。ＡＤ変換回路１２１はアナログ画像信号をデジタル画像データに変換する。デジタル画像データは一旦メモリ１２２に格納され、その後液晶表示器１２３に画像を表示するために用いられたり、必要に応じて記録媒体１２４に記録されたりする。ＣＰＵ（中央処理制御回路）１２０は上述した撮像動作、画像データ格納動作、画像表示動作、画像データ記録動作の制御を行う。
【００１１】
角速度センサＶ１１４と角速度センサＨ１１５は、デジタルスチルカメラ１０の手ブレを検出するためのブレ検出センサであり、撮影レンズ１１１の光軸に直交で、かつ互いに直交する２つの軸回りの角速度をリアルタイムに検出し、検出出力を像ブレ信号としてＣＰＵ１２０へ送る。
【００１２】
タイマＡ１１６は、ＣＭＯＳイメージセンサ１１３による電荷蓄積時間（露光時間）を計時するためのタイマであり、レリーズ信号発生後の経過時間を計時する。タイマＢ１１７はＣＰＵ１２０に後述するタイマＢ割り込み処理を行わせるための割り込み周期を計時するタイマである。タイマＣ１２５は、後述するタイマＣ割り込み処理を行わせるための割り込み周期を計時するタイマである。。レリーズボタン１１８は、撮影者による操作に応じて被写体像の撮像開始を指示するレリーズ信号をＣＰＵ１２０へ送出する。測光センサ１１９は被写体の輝度を測光し、被写体輝度に応じた測光信号をＣＰＵ１２０へ送出する。
【００１３】
操作部材１２６は後述する表示スイッチなどの各スイッチを含み、操作内容に応じた操作信号を発生してＣＰＵ１２０へ送出する。
【００１４】
なお、上記デジタルスチルカメラ１０には不図示の光学ファインダが備えられており、これにより撮影者は光学ファインダを通して被写体を観察できるように構成されている。
【００１５】
以上のデジタルスチルカメラ１０は、角速度センサＶ１１４および角速度センサＨ１１５からの像ブレ信号に応じてＣＭＯＳイメージセンサ１１３の電荷蓄積動作を制御することにより、露光中に発生する像ブレによる影響を抑える。以下にその詳細について説明する。
【００１６】
ＣＰＵ１２０は、撮影レンズ１１１を通した被写体像をＣＭＯＳイメージセンサ１１３上に結像させた状態でＣＭＯＳイメージセンサ１１３に電荷蓄積を行わせる。ＣＰＵ１２０は、シャッタ速度に応じた電荷蓄積時間（露光時間ＦＵＬＬ）が経過した時点でＣＭＯＳイメージセンサ１１３から画像信号を読み出し、この画像信号による画像データをメモリ１２２内の所定領域に格納する。ＣＰＵ１２０はさらに、電荷蓄積中に露光時間ＦＵＬＬを所定数ｎ（たとえば、ｎ＝８）に分割した時間が経過するごとに、ＣＭＯＳイメージセンサ１１３から画像信号を読み出し、各時点の画像信号による画像データをメモリ１２２内の所定領域にそれぞれ格納する。所定数ｎの読み出し画像をスライス画像と呼ぶことにする。
【００１７】
図３は、図２に示したＣＰＵ１２０およびその周辺の構成をより詳細に示したブロック図である。ＣＭＯＳイメージセンサ１１３に対する電荷蓄積制御動作について、図３を参照して詳細に説明する。
【００１８】
図３における角速度センサ１１４および１１５からは、デジタルスチルカメラ１０に加わる手ブレなどに応じて図４に示すような角速度を表す信号が発生する。この角速度信号はＡＤ変換部４１によって所定のサンプリング間隔でＡＤ変換され、デジタルデータに変換される。デジタルデータに変換された角速度信号は、積分演算部４２によって積分され相対角度信号（積分定数を除いた相対的な角度変位を表す）に変換される。図５は図４の角速度信号を積分した相対角度信号を示す図である。
【００１９】
像ブレ演算部４３は相対角度信号をＣＭＯＳイメージセンサ１１３（図２）における画素１１２形成面上での像ブレ量を示す像ブレ信号に変換する。像ブレ信号への変換は、例えば次式１のように行われる。
ＢＲ＝Ｋ×Ｆ×tan(ＡＧ)                                        （１）
ＢＲは像ブレ量、Ｋは定数、Ｆは撮影レンズ１１１の焦点距離、ＡＧは相対角度である。
【００２０】
上式（１）は１次元の像ブレ量を表している。２次元での像ブレ量は以下のように求める。すなわち、角速度センサ１１４、１１５の検出出力から互いに直交する方向での像ブレ量を求め、これら２つのブレ量をベクトル合成することにより最終的な像ブレ信号を生成する。生成された像ブレ信号は、像ブレ基準設定部４５、像ブレ判定部４６にそれぞれ送られる。
【００２１】
一方、レリーズボタン１１８からは、撮影者による操作に応じたレリーズ信号が像ブレ基準設定部４５、像ブレ判定部４６、時間比較部４８、タイマＡ１１６、およびタイマＢ１１７にそれぞれ送られる。
【００２２】
測光センサ１１９の測光出力は露光時間決定部５０に送られ、被写体の明るさに応じてＣＭＯＳイメージセンサ１１３における電荷蓄積時間（露光時間ＦＵＬＬ）が決定される。なお、電荷蓄積時間は被写体の輝度の他、撮影レンズ１１１の絞り値や画素１１２の感度などの要因を用いて、設定されている露出演算モードに応じて決定される。決定された露光時間ＦＵＬＬの値は時間比較部４８に送られる。
【００２３】
ＣＭＯＳイメージセンサ１１３の電荷蓄積制御について、図６および図３を併用してさらに説明する。なお、図６においては説明をわかりやすくするために像ブレ信号を１次元（１方向のみ）で示している。
【００２４】
時点ｔ０においてレリーズ信号が発生すると、像ブレ基準設定部４５はその時点における像ブレ信号の値を像ブレ基準値として固定し、像ブレ判定部４６に送出する。像ブレ判定部４６は、レリーズ信号と像ブレ基準値とを受け、レリーズ信号発生以降（すなわち、時点ｔ０以降）の時々刻々変化する像ブレ信号と、像ブレ基準値を中心とする予め定められた像ブレ許容範囲とを比較する。
【００２５】
像ブレ判定部４６は、像ブレ信号が上記像ブレ許容範囲内であるとき、像ブレ許容範囲内であることを示すデータを電荷蓄積開始後の経過時間に関連づけて不図示のメモリに記憶するともに、像ブレ信号が像ブレ許容範囲外であるとき、像ブレ許容範囲外であることを示すデータを上記経過時間に関連づけて不図示のメモリに記憶する。
【００２６】
像ブレ判定部４６はさらに、露光時間ＦＵＬＬをｎ分割した時間（ＦＵＬＬ／ｎ）ごとに像ブレの大きさを示すデータを算出する。像ブレの大きさは、たとえば８段階で表すこととし、以下のように算出する。像ブレ信号が対象とする分割時間（ＦＵＬＬ／ｎ）の全てで像ブレ許容範囲外にあるとき、像ブレの大きさを最大の８とする。像ブレ信号が対象とする分割時間（ＦＵＬＬ／ｎ）の全てで像ブレ許容範囲内にあるとき、像ブレの大きさを最小の０とする。
【００２７】
像ブレ信号が対象とする分割時間（ＦＵＬＬ／ｎ）の半分で像ブレ許容範囲内にあるとき、像ブレの大きさを半分の４とする。このように、分割時間（ＦＵＬＬ／ｎ）において像ブレ信号が像ブレ許容範囲外となる時間比率に応じて像ブレの大きさを８段階で表す。各分割時間ごとの像ブレの大きさは、不図示のメモリに記憶される。
【００２８】
時間比較部４８は、レリーズ信号を受ける（時点ｔ０）と、ＣＭＯＳイメージセンサ１１３に電荷蓄積を開始させるイメージセンサ制御信号を送出する。時間比較部４８は、タイマＡ１１６から入力される時点ｔ０以降の計時時間が露光時間ＦＵＬＬに達すると（時点ｔＦ１）、ＣＭＯＳイメージセンサ１１３から画像信号を読み込むためのイメージセンサ制御信号を送出する。図６の例では、時点ｔ０から時点ｔＦ１までが露光時間ＦＵＬＬに対応する。
【００２９】
タイマＢ１１７は、レリーズ信号を受ける（時点ｔ０）と、分割時間（ＦＵＬＬ／ｎ）が経過するごとに割り込み信号を発生して時間比較部４８へ送出する。時間比較部４８は、タイマＢ１１７から割り込み信号を受信すると、ＣＭＯＳイメージセンサ１１３から画像信号を読み込むためのイメージセンサ制御信号を送出する。図６の例では、時点ｔ１から時点ｔ１２まで分割時間（ＦＵＬＬ／ｎ）ごとに１２のスライス画像信号が読み込まれる。
【００３０】
このように、露光時間ＦＵＬＬをｎ分割した時間が経過した各時点でスライス画像信号が読み込まれ、シャッタ速度に応じた露光時間ＦＵＬＬが経過した時点の画像信号が読み込まれる。ＣＭＯＳイメージセンサ１１３による電荷蓄積は、露光時間ＦＵＬＬ以降も時点ｔ１２まで継続される。なお、図６の例では、時点ｔＦ１と時点ｔ８とは同時である。
【００３１】
図７〜図１１は、ＣＰＵ１２０で行われる処理の流れを説明するフローチャートである。図７のメインプログラム実行中に、図８および図１１で示されるタイマ割込み処理や、図９および図１０で示されるレリーズ割込み処理が適宜割り込んで実行される構成となっている。図７のプログラムは、デジタルスチルカメラ１０が電源オン操作されるとスタートする。
【００３２】
図７のステップＳ１０１において、ＣＰＵ１２０はＣＭＯＳイメージセンサ１１３に対するリセット指示の送出および各タイマ類のリセットを行うとともに、タイマＣ１２５による計時をスタートさせる。ＣＰＵ１２０はさらに、レリーズ割り込み処理（図９、図１０）、およびタイマＣ割り込み処理（図８）を許可してステップＳ１０２へ進む。上述したように、タイマＡ１１６は電荷蓄積時間（露光時間）の計時用、タイマＢ１１７はタイマＢ割り込み処理の起動用、タイマＣ１２５はタイマＣ割り込み処理の起動用に構成されている。
【００３３】
ステップＳ１０２において、ＣＰＵ１２０は測光センサ１１９（図２）より測光信号を受け取り、輝度、画素感度、絞り値に応じて所定の露出演算を行い、ＣＭＯＳイメージセンサ１１３の電荷蓄積時間（露光時間ＦＵＬＬ）を決定する。以降Ｓ１０２の演算処理を繰り返す。
【００３４】
タイマＣ割り込み処理の詳細について、図８のフローチャートを参照して説明する。タイマＣ割り込み処理は、タイマＣ１２５による計時時間ごとに角速度信号をサンプリングし、像ブレデータを演算するものである。タイマＣによる計時時間は、角速度信号のサンプリング周期に相当する。
【００３５】
図８のステップＳ２０１において、ＣＰＵ１２０は入力された角速度信号をＡＤ変換して不図示のメモリに格納し、ステップＳ２０２へ進む。ステップＳ２０２において、ＣＰＵ１２０はメモリに格納された角速度データを最新データまで積分して角度データを演算し、ステップＳ２０３へ進む。ステップＳ２０３において、ＣＰＵ１２０は上式（１）を用いて角度データから像ブレデータを演算し、ステップＳ２０４へ進む。ステップＳ２０４において、ＣＰＵ１２０は像ブレ判定を行ってステップＳ２０５へ進む。ステップＳ２０５において、ＣＰＵ１２０は像ブレ判定結果および像ブレの大きさを上記経過時間に関連づけて不図示のメモリに記憶し、図８による処理を終了する。
【００３６】
レリーズ割り込み処理の詳細について、図９のフローチャートを参照して説明する。レリーズ割り込み処理は、レリーズボタン１１８による操作信号が入力されるごとに起動される。図９のステップＳ３０１において、ＣＰＵ１２０はタイマＡ１１６およびタイマＢ１１７による計時をそれぞれスタートさせるとともに、図１１によるタイマＢ割り込み処理を許可する。ＣＰＵ１２０はさらに、ＣＭＯＳイメージセンサ１１３のリセット指示を送出してステップＳ３０２へ進む。
【００３７】
ステップＳ３０２において、ＣＰＵ１２０は、メモリに格納されている角速度データから最新のデータを抽出し、当該データによる像ブレ信号を像ブレ基準値として設定してステップＳ３０３へ進む。
【００３８】
ステップＳ３０３において、ＣＰＵ１２０は、ＣＭＯＳイメージセンサ１１３に対する電荷蓄積開始指示を送出してステップＳ３０４へ進む。ステップＳ３０４において、ＣＰＵ１２０はタイマＡ１１６による計時時間が露光時間ＦＵＬＬに達したか否かを判定する。ＣＰＵ１２０は、タイマＡ１１６で露光時間ＦＵＬＬが計時されるとステップＳ３０４を肯定判定してステップＳ３０５へ進み、タイマＡ１１６による計時時間が露光時間ＦＵＬＬに達していない場合にはステップＳ３０４を否定判定し、当該判定処理を繰り返す。
【００３９】
ステップＳ３０５において、ＣＰＵ１２０はＣＭＯＳイメージセンサ１１３に蓄積されている電荷信号の読み込み指示を送出してステップＳ３０６へ進む。これにより、この時点における画像信号が読み出され、ＡＤ変換後にメモリ１２２内の所定領域に格納される。なお、ＣＭＯＳイメージセンサ１１３による電荷蓄積は露光時間ＦＵＬＬ以降も継続される。
【００４０】
ステップＳ３０６において、ＣＰＵ１２０はタイマＡ１１６による計時時間が露光時間ＦＵＬＬ×１．５に達したか否かを判定する。ＣＰＵ１２０は、タイマＡ１１６で露光時間ＦＵＬＬ×１．５が計時されるとステップＳ３０６を肯定判定してステップＳ３０７へ進み、タイマＡ１１６による計時時間が露光時間ＦＵＬＬ×１．５に達していない場合にはステップＳ３０６を否定判定し、当該判定処理を繰り返す。
【００４１】
ステップＳ３０７において、ＣＰＵ１２０はＣＭＯＳイメージセンサ１１３に対する電荷蓄積終了指示を送出してステップＳ３０８へ進む。ステップＳ３０８において、ＣＰＵ１２０は表示操作が行われたか否かを判定する。ＣＰＵ１２０は、操作部材１２６を構成する表示スイッチ（不図示）から操作信号が入力されるとステップＳ３０８を肯定判定して図１０のステップＳ４００へ進み、表示スイッチからの操作信号が入力されない場合にはステップＳ３０８を否定判定し、図９による処理を終了して図７のステップＳ１０２へ戻る。
【００４２】
タイマＢ割り込み処理の詳細について、図１１のフローチャートを参照して説明する。タイマＢ割り込み処理は、タイマＢによる計時時間ごとにスライス画像信号を読み込むものである。タイマＢによる計時時間は分割時間（ＦＵＬＬ／ｎ）に相当する。
【００４３】
図１１のステップＳ３５１において、ＣＰＵ１２０はタイマＢ割り込みを禁止（マスク）してステップＳ３５２へ進む。タイマＢ割り込みを禁止するのは図１１による処理中にさらにタイマＢ割り込みが入らないようにするためである。ステップＳ３５２において、ＣＰＵ１２０はＣＭＯＳイメージセンサ１１３に蓄積されている電荷信号の読み込み指示を送出してステップＳ３５３へ進む。これにより、この時点における画像信号が読み出され、ＡＤ変換後にメモリ１２２内の所定領域に格納される。なお、ＣＭＯＳイメージセンサ１１３による電荷蓄積は継続される。
【００４４】
ステップＳ３５３において、ＣＰＵ１２０は、ステップＳ３５２で読み込んだ電荷信号の蓄積時間における像ブレの大きさを算出してステップＳ３５４へ進む。ステップＳ３５４において、ＣＰＵ１２０は像ブレの大きさを示すデータを時間の情報（時点ｔ１〜ｔ１２のいずれかを示すデータ）と関連づけてメモリに格納し、ステップＳ３５５へ進む。
【００４５】
ステップＳ３５５において、ＣＰＵ１２０はタイマＢ割り込みを禁止（マスク）を解除して図１１による処理を終了する。
【００４６】
表示処理の詳細について、図１０のフローチャートを参照して説明する。表示処理は、液晶表示器１２３に画像を表示するものである。
【００４７】
図１０のステップＳ４００において、ＣＰＵ１２０は液晶表示器１２３に図１２に示す画像を表示させてステップＳ４０１へ進む。図１２において、画面内にスライス画像１２１と、補正画像１２２と、ＦＵＬＬ画像１２３とが表示されている。スライス画像１２１は、上述した分割時間（ＦＵＬＬ／ｎ）ごとにＣＭＯＳイメージセンサ１１３から読み込まれ、メモリ１２２内に格納されている１２組のスライス画像データを合成した画像である。この場合の合成は、１２組の画像データを画素ごとに加算して行う。なお、１２組の画像データを加算した後のデータの和の最大値が液晶表示器１２３の表示階調度の最大値を超えないように、ＣＭＯＳイメージセンサ１１３から読み込んだ画像データに対してスライス用のゲイン調整が施される。ゲインの値は、加算する画像数が多いほど低く、加算する画像数が少ないほど高くされる。
【００４８】
補正画像１２２は、１２組のスライス画像データを用いて像ブレの影響を抑えるように補正した画像である。この場合の補正は、上述した１２組のスライス画像データのうち、電荷蓄積中の像ブレの大きさが２以下（すなわち、０、１および２）であるスライス画像（図６の例では時点ｔ１、ｔ４、ｔ７、ｔ８、ｔ９〜ｔ１２でそれぞれ読み込んだ８組のスライス画像）データを画素ごとに加算して行う。なお、加算した後のデータの和の最大値が液晶表示器１２３の表示階調度の最大値を超えないように、ＣＭＯＳイメージセンサ１１３から読み込んだ画像データに対して補正用のゲイン調整が施される。
【００４９】
ＦＵＬＬ画像１２３は、上述した分割時間（ＦＵＬＬ／ｎ）ごとにＣＭＯＳイメージセンサ１１３から読み込まれ、メモリ１２２内に格納されているスライス画像データのうち、電荷蓄積時間が露光時間ＦＵＬＬまで（すなわち、時点ｔ１〜時点ｔ８まで）の８組のスライス画像データを合成した画像である。合成は、８組の画像データを画素ごとに加算して行う。なお、加算した後のデータの和の最大値が液晶表示器１２３の表示階調度の最大値を超えないように、ＣＭＯＳイメージセンサ１１３から読み込んだ画像データに対してＦＵＬＬ用のゲイン調整が施される。
【００５０】
図１０のステップＳ４０１において、ＣＰＵ１２０は液晶表示器１２３に確認選択のための表示を行い、撮影者が１枚ずつ画像を確認するか否かの判定を行う。ＣＰＵ１２０は、図１３に示す表示を液晶表示器１２３に表示させた状態で、操作部材１２６から「ＹＥＳ」を選択する操作信号が入力されるとステップＳ４０１を肯定判定してステップＳ４０２へ進み、「ＮＯ」を選択する操作信号が入力された場合にはステップＳ４０１を否定判定してステップＳ４０６へ進む。
【００５１】
ステップＳ４０２において、ＣＰＵ１２０はＦＵＬＬ画像のみを液晶表示器１２３の画面いっぱいに引き伸ばして表示し、表示時間が所定時間（たとえば、３秒間）経過するとステップＳ４０３へ進む。
【００５２】
ステップＳ４０３において、ＣＰＵ１２０はスライス画像のみを液晶表示器１２３の画面いっぱいに引き伸ばして表示し、表示時間が所定時間（たとえば、３秒間）経過するとステップＳ４０４へ進む。
【００５３】
ステップＳ４０４において、ＣＰＵ１２０は補正画像のみを液晶表示器１２３の画面いっぱいに引き伸ばして表示し、表示時間が所定時間（たとえば、３秒間）経過するとステップＳ４０５へ進む。
【００５４】
ステップＳ４０５において、ＣＰＵ１２０は液晶表示器１２３に確認選択のための表示を行い、撮影者が他のコマの画像を確認するか否かの判定を行う。ＣＰＵ１２０は、図１４に示す表示を液晶表示器１２３に表示させた状態で、操作部材１２６から「ＹＥＳ」を選択する操作信号が入力されるとステップＳ４０５を肯定判定してステップＳ４０２へ戻って他のコマについての表示を行い、「ＮＯ」を選択する操作信号が入力された場合にはステップＳ４０５を否定判定してステップＳ４０６へ進む。
【００５５】
ステップＳ４０６において、ＣＰＵ１２０は液晶表示器１２３にブレ判定表示を行う。図１５はブレ判定表示例を説明する図である。像ブレの良否を示す画像の良好度をレベルメータで表したものであり、バーが長いほど画像の良好度が高く、バーが短いほど画像の良好度が低い。
【００５６】
バーの長さは、画像表示に用いる画像データに対応する電荷蓄積時間と、電荷蓄積中に含まれる像ブレ発生期間との比率に基づいて算出する。たとえば、図６の例においてＦＵＬＬ画像の場合は、時点ｔ０からｔ８（＝ｔＦ１）までが画像表示に用いる電荷蓄積時間（＝ＦＵＬＬ）であり、その内の斜線区間が像ブレ発生期間である。斜線区間の和をＳで表すと、バーの長さＬ(ＦＵＬＬ)は、Ｌ(ＦＵＬＬ)＝｛１−（Ｓ／ＦＵＬＬ）｝×１００(％)で表される。
【００５７】
図６の例においてスライス画像の場合は、時点ｔ０〜ｔ１２までが画像表示に用いる電荷蓄積時間（＝ＦＵＬＬ×１．５）であり、そのうちの斜線区間Ｓが像ブレ発生期間である。この場合のバーの長さＬ(スライス)は、Ｌ(スライス)＝｛１−（Ｓ／ＦＵＬＬ×１．５）｝×１００(％)で表される。
【００５８】
図６の例において補正画像の場合は、時点ｔ０〜ｔ１、ｔ３〜ｔ４、およびｔ６〜ｔ１２が画像表示に用いる電荷蓄積時間（＝ＦＵＬＬ×１．５×(12-4)/12＝ＦＵＬＬ）であり、そのうちの時点ｔ６〜ｔ７に含まれる斜線区間が像ブレ発生区間である。この斜線区間をＳＳで表すと、バーの長さＬ(補正)は、Ｌ(補正)＝｛１−（ＳＳ／ＦＵＬＬ）｝×１００(％)で表される。
【００５９】
図１５によれば、補正画像についての画像の良好度が一番高く、ＦＵＬＬ画像についての良好度が一番低い。図１２のスライス画像１２１、補正画像１２２、およびＦＵＬＬ画像１２３とを対比すると、良好度が一番高い補正画像１２２のエッジが一番シャープである。
【００６０】
ＣＰＵ１２０は、図１５のブレ判定表示をさせている状態で次の操作へ進むための操作信号が操作部材１２６から入力されるとステップＳ４０７へ進む。ステップＳ４０７において、ＣＰＵ１２０は液晶表示器１２３にデータ選択表示を行わせる。図１６はデータ選択表示例を説明する図である。
【００６１】
図１６において、液晶表示器１２３に確認選択のための表示が行われている。ＣＰＵ１２０は撮影者による操作に応じて、ＦＵＬＬ画像データ、スライス画像データ、および補正画像データを保存するか否かの判定を個別に行う。ＣＰＵ１２０は、図１６に示す表示を液晶表示器１２３に表示させた状態で、操作部材１２６から「ＹＥＳ」を選択する操作信号が入力されると該当するデータを保存する。保存は、メモリ１２２に格納されているデータを記録媒体１２４へ記録することによって行う。ＣＰＵ１２０は、操作部材１２６から「ＮＯ」を選択する操作信号が入力されると該当するデータの保存をしない。保存しないデータはメモリ１２２から削除してもよいし、当該データが格納されているメモリ１２２の格納領域を上書き（更新）可能に設定してもよい。
【００６２】
ＣＰＵ１２０は、次の操作へ進むための操作信号が操作部材１２６から入力されると図１０による処理を終了し、液晶表示器１２３による表示を終了させて図７のステップＳ１０２へ戻る。
【００６３】
以上説明した実施形態についてまとめる。
（１）デジタルスチルカメラ１０は、レリーズ信号が発生すると（時点ｔ０）ＣＭＯＳイメージセンサ１１３に電荷蓄積を開始させる。電荷蓄積開始後、露出演算で決定される露光時間ＦＵＬＬが経過した時点、およびＦＵＬＬ×１／８が経過した各時点ごとに電荷信号の読み出しをそれぞれ行う。電荷蓄積をＦＵＬＬ×１．５まで継続することにより、１つのＦＵＬＬ画像データと、電荷蓄積時間が短い１２のスライス画像データとを得る。電荷蓄積開始後、電荷蓄積を中断することなくスライス画像データおよびＦＵＬＬ画像データの読み込みを行うので、電荷蓄積を中断して画像データ読み込みを行う場合に比べて撮影時間が長くなることがない。
【００６４】
（２）デジタルスチルカメラ１０は角速度センサＶ１１４および角速度センサＨ１１５による検出信号に基づいて、手ブレに起因するＣＭＯＳイメージセンサ１１３上における像ブレ量を算出し、像ブレが像ブレ許容範囲内にあるか、像ブレ許容範囲外にあるかを判定する。像ブレ許容範囲は、レリーズ信号発生時点ｔ０の像ブレ量を基準値とし、この像ブレ基準値を中心にあらかじめ定めた範囲とする。
【００６５】
（３）デジタルスチルカメラ１０は以下のようにＦＵＬＬ画像、スライス画像および補正画像を得る。ＦＵＬＬ画像１２３（図１２）は、上記１２のスライス画像データのうち、電荷蓄積時間ＦＵＬＬまで（図６の例では時点ｔ１〜ｔ８でそれぞれ読み込んだ８スライス画像）のデータを合成した画像である。補正画像は、１２のスライス画像データのうち、電荷蓄積中の像ブレの大きさが２以下（すなわち、０、１および２）であるスライス画像（図６の例では時点ｔ１、ｔ４、ｔ７、ｔ８、ｔ９〜ｔ１２でそれぞれ読み込んだ８スライス画像）データを合成した画像である。スライス画像のうち像ブレが小さいものだけを抽出、合成して補正画像を得るので、像ブレの影響を抑えた画像を得ることができる。
【００６６】
（４）デジタルスチルカメラ１０は液晶表示器１２３にＦＵＬＬ画像、スライス画像および補正画像を順次表示する（ステップＳ４０２〜ステップＳ４０４）。したがって、撮影者はこれらを比較することにより、撮影画像における像ブレの状態や、像ブレ補正後の状態を確認することができる。
【００６７】
（５）デジタルスチルカメラ１０はＦＵＬＬ画像データ、スライス画像データおよび補正画像データを保存するか否かを個別に選択可能とし、保存する操作が行われると当該データを記録媒体１２４に記録するようにした。したがって、ＦＵＬＬ画像データ、スライス画像データおよび補正画像データの全てを記録する場合に比べて、記録媒体１２４の記録領域を節約できる。
【００６８】
（６）デジタルスチルカメラ１０は、像ブレの良否を示す画像の良好度を表すレベルメータを液晶表示器１２３に表示するようにした。バーの長さは、画像表示に用いる画像データに対応する電荷蓄積時間と、電荷蓄積中に含まれる像ブレ発生期間との比率に基づいて算出し、画像の良好度が高いほどバーの長さが長く、画像の良好度が低いほどバーの長さを短くする。これにより、画像の良好度を視覚的に表すことができる。
【００６９】
以上の説明では、スライス画像の読み出し間隔を露光時間ＦＵＬＬの１／８としたが、１／４でも１／１０でもよく、分割数は適宜選定すればよい。
【００７０】
また、スライス画像を得るために露光時間ＦＵＬＬが経過した以降もＦＵＬＬ×１．５まで電荷蓄積を継続するようにしたが、電荷蓄積時間はＦＵＬＬ×１．３でもよく、ＦＵＬＬ×２にしてもよい。また、露光時間ＦＵＬＬの長さに応じて継続時間を変えるようにしてもよい。
【００７１】
ＦＵＬＬ画像表示（ステップＳ４０２）、スライス画像表示（ステップＳ４０３）、および補正画像表示（ステップＳ４０４）の切り換えを３秒間隔で自動的に切り換えるようにしたが、表示時間は１秒でもよいし、５秒にしてもよい。
【００７２】
また、ＦＵＬＬ画像表示→スライス画像表示→補正画像表示への表示画像の切り換えを自動的に行う代わりに、次の表示に切り換える操作が行われたタイミングで表示画像の切り換えを行うようにしてもよい。
【００７３】
さらにまた、ＦＵＬＬ画像表示→スライス画像表示→補正画像表示の順に表示するようにしたが、表示の順番はこの通りでなくてもよい。たとえば、像ブレの大きさが少ない画像ほど先に表示するようにしてもよい。
【００７４】
画像の良好度を表すレベルメータ表示を、当該画像とともに液晶表示器１２３に表示させてもよい。表示態様は両者を並べて表示してもよいし、画像に重ねてレベルメータを重畳表示させてもよい。この場合には、ＦＵＬＬ画像の表示中にはＦＵＬＬ画像に関するレベルメータ表示を、補正画像の表示中には補正画像に関するレベルメータ表示を、スライス画像の表示中にはスライス画像に関するレベルメータ表示を、それぞれ表示させる。
【００７５】
画像の良好度が所定値より低い場合は警告表示をさせてもよい。警告表示は、たとえば、バーの表示色を通常表示色と変えたり、バーの表示を点灯表示から点滅表示に変えたり、通常時と異なる態様で表示させるとよい。
【００７６】
上述した説明では、像ブレ基準値をレリーズ信号が発生した時点ｔ０における像ブレ信号の値としたが、図１７に示すようにレリーズ信号が発生した時点ｔ０直前の予め定められた平均時間中の像ブレ信号の平均値を像ブレ基準値としてもよい。このようにすれば、レリーズ時点ｔ０における像ブレ信号がたまたま振幅のピーク位置付近にあった場合でも、像ブレ基準値を像ブレ信号振幅の略中央付近に設定することができる。
【００７７】
像ブレ許容範囲は、レリーズ前の像ブレ信号の状況に応じて変更してもよい。例えば、レリーズ前の像ブレ信号の振幅が大きい場合には許容範囲を拡大し、振幅が小さい場合には許容範囲を縮小する。このようにすれば、撮影者の熟練度に応じて像ブレ許容範囲を設定できる。
【００７８】
像ブレ信号に応じて撮影光学系や撮像センサ部を光軸と交差する方向へシフトさせることにより、像ブレをアクティブに補正する防振部を備える構成としてもよい。図１８は、防振部を備える撮像装置の要部構成を説明するブロック図である。図１８において、補正光学部位置検出部７は、補正光学部５の位置を検出し、検出した位置情報を補正光学制御部６へ送出する。補正光学制御部６は、ブレ検出部１４が検出した像ブレ信号と補正光学部位置検出部７で検出された位置情報とに基づいて補正光学部５に対する駆動量を演算し、補正光学部５を光軸と直交する方向へ駆動する。このような構成によれば、実際に撮像センサ部３上で生じる像ブレを、アクティブな防振補正を行わない場合に比べて小さく抑えることができる。
【００７９】
図１８の構成において、像ブレ信号から上述した防振部による像ブレ補正量を差し引いた後の像ブレ信号に基づいて像ブレ許容範囲を設定するように、センサ制御部４を構成してもよい。
【００８０】
また、図１８の構成において、像ブレ信号が一定値を越えた時のみ、防振部を動作させるようにしてもよい。このような構成によれば、防振部の消費するエネルギーを節約できる。
【００８１】
以上の説明では、ブレ検出部として角速度センサを用いたが、これに限定されるものではなく、加速度センサや画像センサ（像の動きにより像ブレを検出）でも構わない。
【００８２】
また、以上の説明において撮像素子としてＣＭＯＳイメージセンサを例にあげたが、これに限定されることなく、電荷蓄積動作を行いながら蓄積電荷量をモニタできるものであれば他の撮像素子であってもよい。
【００８３】
特許請求の範囲における各構成要素と、発明を実施するための最良の形態における各構成要素との対応について説明する。撮像素子は、たとえば、ＣＭＯＳイメージセンサ１１３によって構成される。第１の電荷蓄積時間は、たとえば、分割時間（ＦＵＬＬ／８）が対応する。撮像制御手段、画像合成手段、表示信号生成手段、表示制御手段、像ブレ情報生成手段は、たとえば、ＣＰＵ１２０によって構成される。像ブレ検出手段は、たとえば、角速度センサ１１４、１１５およびＣＰＵ１２０によって構成される。第１の合成画像は、たとえば、補正画像が対応する。第２の電荷蓄積時間は、たとえば、露光時間ＦＵＬＬが対応する。第２の合成画像は、たとえば、ＦＵＬＬ画像が対応する。第３の合成画像は、たとえば、スライス画像が対応する。ブレ補正手段は、たとえば、ブレ検出部１４、補正光学制御部６、補正光学部位置検出部７、および補正光学部５によって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【００８４】
【図１】本発明の一実施形態による撮像装置の要部構成を説明するブロック図である。
【図２】デジタルスチルカメラのブロック図である。
【図３】ＣＰＵおよびその周辺の構成を示したブロック図である。
【図４】角速度信号波形を示す図である。
【図５】相対角度信号波形を示す図である。
【図６】ＣＭＯＳイメージセンサの電荷蓄積制御について説明する図である。
【図７】ＣＰＵで行われるメイン処理の流れを説明するフローチャートである。
【図８】タイマＣ割り込み処理の流れを説明するフローチャートである。
【図９】レリーズ割り込み処理の流れを説明するフローチャートである。
【図１０】レリーズ割り込み処理の流れを説明するフローチャートである。
【図１１】タイマＢ割り込み処理の流れを説明するフローチャートである。
【図１２】液晶表示器の表示例を示す図である。
【図１３】確認選択のための表示例を示す図である。
【図１４】確認選択のための表示例を示す図である。
【図１５】ブレ判定表示例を示す図である。
【図１６】データ選択表示例を説明する図である。
【図１７】像ブレと像ブレ基準値の関係を示す図である。
【図１８】防振部を備える撮像装置の要部構成を説明するブロック図である。
【符号の説明】
【００８５】
１…撮像装置
２…撮影光学系
３…撮像センサ部
４…センサ制御部
１０…デジタルスチルカメラ
１４…ブレ検出部
１１１…撮影レンズ
１１３…ＣＭＯＳイメージセンサ
１１４、１１５…角速度センサ
１１６…タイマＡ
１１７…タイマＢ
１２０…ＣＰＵ
１２２…メモリ
１２３…液晶表示器
１２４…記録媒体
１２５…タイマＣ
１２６…操作部材
【図１】
2006191295.tif 000003
【図２】
2006191295.tif 000004
【図３】
2006191295.tif 000005
【図４】
2006191295.tif 000006
【図５】
2006191295.tif 000007
【図６】
2006191295.tif 000008
【図７】
2006191295.tif 000009
【図８】
2006191295.tif 000010
【図９】
2006191295.tif 000011
【図１０】
2006191295.tif 000012
【図１１】
2006191295.tif 000013
【図１２】
2006191295.tif 000014
【図１３】
2006191295.tif 000015
【図１４】
2006191295.tif 000016
【図１５】
2006191295.tif 000017
【図１６】
2006191295.tif 000018
【図１７】
2006191295.tif 000019
【図１８】
2006191295.tif 000020