(57)【要約】【課題】  ＦＰＣの絶縁性基板への実装歩留を向上させるとともにノイズの発生を抑制し、表示品質の高い表示装置を得る。【解決手段】  表示領域が形成された絶縁性基板１と、前記絶縁性基板上に形成され、表示領域内の画素に接続された信号線群と、前記信号線群に信号を供給すべく前記絶縁性基板上の前記表示領域外に形成された端子と、前記端子に直接接続される駆動回路３、または前記端子にフィルムを介して接続される駆動回路とを備えた表示装置であって、前記駆動回路３に信号を入力する入力配線５のうち隣り合う入力配線間において、前記絶縁性基板１上に形成された抵抗素子９を備える。【選択図】  図１
2006267605.tif 000002
【特許請求の範囲】
【請求項１】
表示領域が形成された絶縁性基板と、
前記絶縁性基板上に形成され、表示領域内の画素に接続された信号線群と、
前記信号線群に信号を供給すべく前記絶縁性基板上の前記表示領域外に形成された端子と、
前記端子に直接接続される駆動回路と、
前記駆動回路に信号を入力する入力配線のうち隣り合う入力配線間で、かつ前記絶縁性基板上に形成された抵抗素子と、
を備えたことを特徴とする表示装置。
【請求項２】
前記抵抗素子は、前記信号線を構成する導電膜と同一層の導電膜、表示領域を形成する画素を構成する透明導電膜または半導体膜のいずれかからなることを特徴とする請求項１記載の表示装置。
【請求項３】
前記抵抗素子は、少なくとも２層の異なる金属膜で形成されていることを特徴とする請求項１記載の表示装置。
【請求項４】
前記駆動回路に信号を入力する入力配線のうち隣り合う入力配線間で、かつ前記絶縁性基板上に形成された抵抗素子と置き換えて、前記駆動回路に電源と接地電位とを隣り合って入力する入力配線間で、かつ前記絶縁性基板上に形成された容量素子を備えたことを特徴とする請求項１記載の表示装置。
【請求項５】
前記容量素子は、２層の異なる金属膜の間に絶縁膜を配設して形成されることを特長とする請求項４記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に接続された駆動回路に、外部の回路基板から信号を供給することにより表示を行う表示装置に関するものであり、とくに液晶表示装置に適用して好適なものである。
【背景技術】
【０００２】
液晶表示装置は２枚の絶縁性基板の間に液晶を挟持したものに駆動回路を接続し、照明装置の上に配設することにより、表示を行うものである。例えば薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶表示装置では２枚の絶縁性基板（たとえばガラス基板）のうちの一方の基板（ＴＦＴ基板）上にマトリクス状にＴＦＴが配列されており、該ＴＦＴ基板がもう一方の対向基板（ＣＦ基板）よりも大きな外形サイズで重ね合わされている。各ＴＦＴには画素が接続されており、スイッチング素子であるＴＦＴをオン、オフすることにより画素に送られる画像信号を制御している。各ＴＦＴのソース電極から画像信号を入力するためのソース配線がガラス基板の短辺と略平行方向に引き出され、ＴＦＴ基板の長辺側の端部付近で駆動回路と接続するための端子が形成されている。また、各ＴＦＴのゲート電極からＴＦＴをオン、オフするためのゲート配線がＴＦＴ基板長辺と略平行方向に引き出され、ＴＦＴ基板の短辺側の端部付近でソース側と同様に駆動回路と接続するための端子が形成されている。
【０００３】
例えばＣＯＧ（Chip On Glass）実装方式で駆動回路を実装する場合は、ＴＦＴ基板上でＴＦＴ基板が突き出した基板端部近傍に配置された端子に異方性導電膜（ACF: Anisotropic Conductive Film）などの樹脂中に導電性の微細粒子を分散させた接着剤を介して、駆動回路が絶縁性基板上に直接実装される。なお、ＴＦＴ基板の駆動回路実装部周辺のＴＦＴ基板端側に配置された配線の端部にも外部接続用端子が形成されており、該端外部接続用子にはＡＣＦを介してＦＰＣ（Flexible Printed Circuit：フレキシブルプリント基板）が接続される。該ＦＰＣには、駆動回路を制御するための制御回路などが搭載された回路基板が接続されており、駆動回路制御信号はＦＰＣ上の配線とＴＦＴ基板上の配線を経由して駆動回路へ入力される。回路基板から駆動回路へ伝送される階調信号が例えばＬＶＤＳ（Low Voltage Differential Signaling）に代表されるような小振幅差動信号方式である場合、ノイズに対する振幅を確保するため、信号配線の終端付近、即ち駆動回路への入力部近傍で信号配線間を抵抗素子によって接続しショートさせる必要がある。この小振幅差動信号方式は、低電圧電源、少ないノイズ、高ノイズ除去性能、高い信号伝送信頼性という特徴を持ち、近年多くの液晶表示装置で採用が進んでいる。この小振幅差動方式における終端抵抗は、従来ＦＰＣ上の配線の駆動回路への入力部近傍に抵抗素子を実装することにより形成されていた。
【０００４】
また、従来の液晶表示装置において、電磁波ノイズの発生を防止するため、駆動回路に入力される電源と接地電位との配線間に容量素子（バイパスコンデンサ）を、ＦＰＣ上の配線の駆動回路への入力部近傍に形成していた。
【０００５】
なお、従来の表示装置において、絶縁性基板上に抵抗素子などの受動素子を形成する方法として、駆動回路を構成する抵抗素子の少なくとも一部を基板上に形成することで、駆動回路部のパターン設計の自由度を増し、液晶表示モジュール全体の小型化を可能とするものであった（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開平６−２５０１９８号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来の表示装置においては、ＦＰＣ上に終端抵抗となる抵抗素子または容量素子を形成していたために、ＦＰＣの製造工程において該抵抗素子または容量素子を実装するためだけに表面実装の工程を実施する必要があり、コストアップの要因となっていたという問題があった。さらには、ＦＰＣへの表面実装の際に、はんだを溶融させるために高温の環境下に曝されることによるＦＰＣの熱変形により、ＦＰＣのＴＦＴ基板への実装歩留を低下させてしまうという問題点も有していた。
【０００８】
また、絶縁性基板上に駆動回路を構成する受動素子の一部を形成した表示装置においても、絶縁性基板上に直接実装した駆動回路に入力する信号配線間または電源と接地電位間を、抵抗素子または容量素子にて接続することについては何ら触れられておらず、ＦＰＣへの抵抗素子または容量素子の表面実装の際に、上記と同様の不具合を有するという問題点を有していた。
【０００９】
本発明はこのような問題点に鑑みてなされたものであり、ＦＰＣのＴＦＴ基板への実装歩留を向上させ、ノイズを抑制した表示品質の高い表示装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、表示領域が形成された絶縁性基板と、前記絶縁性基板上に形成され、表示領域内の画素に接続された信号線群と、前記信号線群に信号を供給すべく前記絶縁性基板上の前記表示領域外に形成された端子と、前記端子に直接接続される駆動回路とを備えた表示装置であって、前記駆動回路に信号を入力する入力配線のうち隣り合う入力配線間において、前記絶縁性基板上に形成された抵抗素子を備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＦＰＣのＴＦＴ基板への実装歩留を向上させるとともに、ノイズの発生を抑制し、表示品質の高い表示装置を得ることができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
本発明の実施の形態１を図１〜図４により説明する。図１は本発明の実施の形態１における表示装置の概略図であり、図２は図１における抵抗素子形成部の拡大図、図３は図１における抵抗素子形成部のその他の拡大図、図４は図３におけるＡ−Ａ断面図である。
【００１３】
図１において、絶縁性基板１と、対向する対向基板（ＣＦ基板）２とが貼り合わされており、絶縁性基板１上の対向基板２よりも突出した部分に、駆動回路３が実装されている。本実施の形態１においては、駆動回路３が絶縁性基板１上に形成された端子にフリップチップ実装で直接実装される、所謂ＣＯＧ方式による場合を示している。駆動回路３からは表示領域の画素に接続される表示信号などを出力し、絶縁性基板１上に形成された出力信号線４により、画素に接続されている。なお、駆動回路３に入力する信号および電源、接地電位などは、入力信号線５により上述の絶縁性基板１上に形成された端子を介して駆動回路３に入力される。入力信号線５の駆動回路３と接続される側と反対側である、絶縁性基板１の端部には、図示せぬ外部の回路基板に接続されるＦＰＣ６と接続するための、外部接続用端子７が形成されている。該ＦＰＣ６上の配線８を介して、各制御回路が搭載された外部の回路基板からの各種信号、電源および接地電位などを絶縁性基板１に供給する。表示装置の表示信号としての階調信号が例えばＬＶＤＳ方式などの小振幅差動信号方式である場合、上述したように信号配線の終端付近、即ち駆動回路への入力部近傍で信号配線間を抵抗素子によって接続しショートさせる必要があるため、本実施の形態１においては、前記駆動回路に信号を入力する入力配線のうち隣り合う入力配線間で、かつ前記絶縁性基板１上に抵抗素子９を形成している。
【００１４】
図２は図１における入力配線間の抵抗素子９形成部の拡大図を示しており、駆動回路に入力される信号配線５間に、例えば表示領域の画素を構成する透明導電膜の形成と同時に、図２に示すような蛇行するパターンを形成し、抵抗素子９を形成する。抵抗素子９の形成位置としては、可能な限り駆動回路に近い位置であることが好ましい。また、該透明導電膜からなる蛇行パターンと入力配線との接続は、絶縁膜に形成されたコンタクトホールを介してもよいし、コンタクトホールを介さず直接接続されてもよい。なお、該抵抗素子の大きさは１００Ω程度が好ましいが、表示装置の仕様などによって、適宜パターンの太さ、長さまたは蛇行の形状などを変更することで、抵抗値を調整可能である。上記では、蛇行するパターンを形成する導電膜として透明導電膜を用いた場合について説明したが、他の導電膜または半導体膜であっても、所望の抵抗値とすべく上述のようにパターンの太さ、長さまたは蛇行の形状など引き回し方を考慮することで、適用可能である。この際、各信号線を構成する導電膜と同一層の導電膜で形成することで、製造工程を増加させることなく抵抗素子を形成することが可能となる。
【００１５】
図３は図１における入力配線間の抵抗素子９形成部のその他の拡大図、図４は図３のＡ−Ａ断面図を示している。図３、図４に示すように、例えば入力配線５と同じ層の導電膜で形成された第１の金属膜１０上に絶縁膜１１を形成し、該絶縁膜１１にコンタクトホール１２を形成した後、第２の金属膜１３を形成する。このような構造とすることで、第１の金属膜１０と第２の金属膜１３とが、コンタクトホール１２を介して接続され、入力配線５間に抵抗素子９が形成される。さらに、図３、図４においては、絶縁膜中に形成されたコンタクトホールを用いて異なる２層の金属膜を接続し、抵抗素子を形成しているため、該２層の金属が接触する部分の抵抗値は上昇し、高抵抗（例えば１００Ω程度）を容易に形成することができる。なお、本明細書において、該２層の金属が接触する部分の抵抗をコンタクト抵抗と称することとする。また、第１の金属膜、第２の金属膜の材質は特に限定されるものではないが、どちらかの金属膜を、上述と同様画素を構成する透明導電膜の形成と同時に形成することで、より高抵抗な素子を得ることが可能となる。図３、図４においては、絶縁膜に形成されたコンタクトホールによって２層の異なる金属膜が接続され、抵抗素子を形成する例について示しているが、２層の異なる金属膜が絶縁膜のコンタクトホールを介さず直接接続されてもよい。また、３層以上の異なる金属膜を接続することによって抵抗素子を形成してもよい。さらに、抵抗素子９の形成位置としては、上述と同様に可能な限り駆動回路に近い位置であることが好ましい。
【００１６】
上記構成とすることで、駆動回路への隣り合う入力配線間で、かつ絶縁性基板上に容易に高抵抗の素子を形成することが可能となり、ＦＰＣ上に表面実装の工程を付加することによるコストアップもなく、かつＦＰＣへの表面実装の際の熱変形などによるＦＰＣのＴＦＴ基板への実装歩留の低下も抑制でき、信頼性および表示品質の高い表示装置を得ることができる。
【００１７】
実施の形態２．
本発明の実施の形態２を図５、図６により説明する。図５は図１における駆動回路への入力配線部の拡大図であり、図６は図５におけるＢ−Ｂ断面図である。図５、図６において、図１〜図４と同じ構成部分については同一の符号を付し、差異について説明する。
【００１８】
本実施の形態は、図１における駆動回路への入力配線部において、抵抗素子ではなく、容量素子１４を形成した場合を示している。容量素子を形成する必要がある場合としては、入力配線５として、隣り合う電源と接地電位との入力配線間に、電磁波ノイズの発生を防止するために、容量素子（バイパスコンデンサ）を形成する。図５、図６において、入力配線５と同一の導電膜で形成された第１の金属膜１０と、該第１の金属膜１０上に形成された絶縁膜１１と、該絶縁膜１１上に形成された第２の金属膜１３とにより、容量素子１４を形成する。なお、入力配線５と第２の金属膜１３とは、絶縁膜１１に形成されたコンタクトホール１２により接続されている。また、容量素子９の形成位置としては、可能な限り駆動回路に近い位置であることが好ましい。
【００１９】
上記構成とすることで、駆動回路への電源と接地電位との隣り合う入力配線間で、かつ絶縁性基板上で容量素子を形成することができ、ノイズの発生を抑制し、表示品質の高い表示装置を得ることができる。
【００２０】
上記実施の形態１、２の表示装置としては、液晶を用いたものであっても、エレクトロルミネセンス（ＥＬ）素子を用いた表示装置であってもよく、駆動回路を基板上に搭載し、該駆動回路に信号、電源または接地電位などを入力するあらゆる表示装置に適用可能である。  
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１における表示装置の概略図である。
【図２】図１における入力配線間の抵抗素子形成部の拡大図である。
【図３】図１における入力配線間の抵抗素子形成部のその他の拡大図である。
【図４】図３におけるＡ−Ａ断面図である。
【図５】本発明の実施の形態２における駆動回路への入力配線部の拡大図である。
【図６】図５におけるＢ−Ｂ断面図である。
【符号の説明】
【００２２】
１  絶縁性基板、２  対向基板、３  駆動回路、４  出力配線、５  入力配線、６  ＦＰＣ、７  外部接続用端子、８  ＦＰＣ上配線、９  抵抗素子、１０  第１の金属膜、１１  絶縁膜、１２  コンタクトホール、１３  第２の金属膜、１４  容量素子
【図１】
2006267605.tif 000003
【図２】
2006267605.tif 000004
【図３】
2006267605.tif 000005
【図４】
2006267605.tif 000006
【図５】
2006267605.tif 000007
【図６】
2006267605.tif 000008