(57)【要約】    【課題】      テスト回路規模の増大を抑えながら、組合せ回路の故障検出率を容易に向上させ、かつパタン長を削減することができるスキャンテスト回路を提供する。    【解決手段】  テスト用選択回路部７の各セレクタの選択信号端子（トリガ端子）へテスト用選択信号Ｓ２を入力すれば、テスト用選択回路部７はテスト用選択信号生成部６から入力されるテスト用信号をデータ選択回路部３へ供給する。また、通常動作用選択信号Ｓ１を選択するテスト用選択信号Ｓ２をテスト用選択回路部７へ入力すれば、組合せ回路部２から入力される通常動作時の通常信号がデータ選択回路部３へ供給される。これにより、通常の操作時には組合せ回路部４に繋がる同一信号に対して、テスト時には個別信号を伝播させて組合せ回路部４を個別に動作させることができるようになる。  【選択図】      図１
2006162390.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路をスキャンテストしながら故障検出を行うスキャンテスト回路であって、
前記スキャンテストを行うための組合せ回路へ送信するデータを選択するデータ選択手段と、
前記データ選択手段の前段において通常動作モードとテストモードとの切り換えを行うテスト用選択手段とを備え、
シフト動作とキャプチャ動作との切り換え又はスキャンテストと通常動作との切り換えを行うテストイネーブル信号を前記テスト用選択手段へ設定するか否かにより、前記データ選択手段へ入力される選択信号が、個別のテストデータと共通の通常データとに切り換えられることを特徴とするスキャンテスト回路。
【請求項２】
前記テスト用選択手段へ前記テストイネーブル信号を設定したときは前記データ選択手段に個別のテストデータが入力され、
前記テスト用選択手段へ前記テストイネーブル信号を設定しないときは前記データ選択手段に共通の通常データが入力される
ことを特徴とする請求項１に記載のスキャンテスト回路。
【請求項３】
半導体集積回路をスキャンテストしながら故障検出を行うスキャンテスト回路であって、
Ｄ端子に通常データが入力され、ＤＴ端子にテストデータが入力されるフリップフロップを複数個備えるテスト対象のスキャンフリップフロップ回路部と、
前記スキャンフリップフロップ回路部からのデータに基づいてスキャンテストを実行する組合せ回路部と、
共通の通常データ又は個別のテストデータを選択して前記組合せ回路部へ供給するデータ選択回路部と、
複数のフリップフロップによってレジスタ回路を構成してテスト用の選択信号を生成するテスト用選択信号生成部と、
通常動作モードとテスト動作モードとの切り換えを行うテスト用選択回路部とを備え、
シフト動作とキャプチャ動作との切り換え又はスキャンテストと通常動作との切り換えを行うテストイネーブル信号を前記テスト用選択回路へ設定するか否かにより、前記データ選択回路部へ入力される選択信号が、前記テスト用選択信号生成部から入力されるテスト用の信号と通常動作の経路から入力される通常の信号とに切り換えられることを特徴とするスキャンテスト回路。
【請求項４】
前記テスト用選択回路部へ前記テストイネーブル信号を設定したときは、前記データ選択回路部には前記テスト用選択信号生成部からのテスト用信号が入力され、
前記テスト用選択回路部へ前記テストイネーブル信号を設定しないときは、前記データ選択回路部には通常動作の経路からの通常信号が入力される
ことを特徴とする請求項３に記載のスキャンテスト回路。
【請求項５】
前記テスト用選択信号生成部から入力されるテスト用信号は前記データ選択回路部において個別に動作し、
前記通常動作の経路から入力される通常信号は前記データ選択回路部において共通に動作することを特徴とする請求項４に記載のスキャンテスト回路。
【請求項６】
前記テスト用選択信号生成部は、前記通常信号の反転信号によって前記テスト用信号を生成することを特徴とする請求項４又は請求項５に記載のスキャンテスト回路。
【請求項７】
請求項１乃至請求項６のいずれかに記載のスキャンテスト回路を備える半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩなどの半導体集積回路のテスト設計に用いられるスキャンテスト回路に関し、特に、半導体集積回路のスキャンテストにおいて故障検出率を向上させるスキャンテスト回路に関する。
【背景技術】
【０００２】
従来より、ＬＳＩなどの半導体集積回路における組合せ回路の動作をテストするために、スキャンテスト回路を用いたスキャンテスト方法が知られている。例えば、図６に示す従来のスキャンテスト回路のように、スキャンテスト対象となるＤ端子とＤＴ端子とに切り換えられるスキャンフリップフロップ回路部２１の各フリップフロップを、テスト用データのＤＴ端子を使用してシフトレジスタとして動作させたり、通常データ用のＤ端子に切り換えたりしながら組合せ回路部２２、データ選択回路部２３又は組合せ回路部２４の動作をテストして行く。このとき、データセレクトを行うデータ選択回路部２３へ通常動作用選択信号Ｓ２１を入力して組合せ回路部２４の動作を通常動作モードにしたり、データ選択回路部２３への通常動作用選択信号Ｓ２１をテスト時信号にしたりしながら、組合せ回路部２２、２４、データ選択回路部２３の動作結果をスキャンフリップフロップ回路部２５に取り込みながらテストして行く。
【０００３】
つまり、通常動作を指定する通常動作用選択信号Ｓ２１をデータ選択回路部２３へ入力すると、データ選択回路部２３の選択指令信号が“０”または“１”のいずれかに偏るので、組合せ回路部２４は共通データによる通常動作を行う。
【０００４】
一方、テスト動作を指定する通常動作用選択信号Ｓ２１をデータ選択回路部２３へ入力すると、データ選択回路部２３の選択指令信号が通常動作とは異なる信号動作となり、組合せ回路部２４までの故障検出動作を行う。
【０００５】
また、スキャンフリップフロップ回路部２５についても、その後段の回路は示されていないが、スキャンフリップフロップ回路部２１と同様にして後段の組合せ回路部の動作をテストして行くことができる。
【０００６】
また、テスト時に際して観測したい組合せ回路の論理状態を選択するスキャンモード信号で選択するセレクタをシフトレジスタの入力データ側に配置することにより、組合せ回路の故障検出率を向上させる技術も開示されている（例えば、特許文献１参照）。この技術は、スキャン選択信号が“０”（無効）で、かつ、スキャンモード信号が“１”（有効）の場合に、データ選択回路（セレクタ）のマルチプレクサを切り換えて補足観測動作のモードにし、組合せ回路の故障検出率を向上させるものである。
【特許文献１】特開平１１−２７１４０１号公報（段落番号００２１〜００３５、及び図５参照）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記の特許文献１に開示された技術を含めた従来のスキャンテスト回路の構成では、スキャンテストの動作時において組合せ回路がランダム信号に活性化されるまでにかなりの時間がかかるので、結果的に組合せ回路のテスト時間が長くなってしまう。さらに、ＬＳＩにおける組合せ回路の動作をテストするためには、ビット数の多い演算器などと関連するためにパタン長が増大してスキャンテスト回路の回路規模が増大してしまうなどの不具合もある。
【０００８】
本発明はかかる点に鑑みてなされたものであり、回路規模を増大させることなく、かつスキャンテストのテスト時間を短縮化して故障検出率を向上させることができるスキャンテスト回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のスキャンテスト回路は、半導体集積回路をスキャンテストしながら故障検出を行うスキャンテスト回路であって、スキャンテストを行うための組合せ回路へ送信するデータを選択するデータ選択手段と、データ選択手段の前段において通常動作モードとテストモードとの切り換えを行うテスト用選択手段とを備え、シフト動作とキャプチャ動作との切り換え又はスキャンテストと通常動作との切り換えを行うテストイネーブル信号をテスト用選択手段へ設定するか否かにより、データ選択手段へ入力される選択信号が、個別のテストデータと共通の通常データとに切り換えられる構成を採る。
【００１０】
また、本発明のスキャンテスト回路は、前記構成において、テスト用選択手段へテストイネーブル信号を設定したときはデータ選択手段に個別のテストデータが入力され、テスト用選択手段へテストイネーブル信号を設定しないときはデータ選択手段に共通の通常データが入力される構成を採る。
【００１１】
また、本発明のスキャンテスト回路は、半導体集積回路をスキャンテストしながら故障検出を行うスキャンテスト回路であって、Ｄ端子に通常データが入力され、ＤＴ端子にテストデータが入力されるフリップフロップを複数個備えるテスト対象のスキャンフリップフロップ回路部と、スキャンフリップフロップ回路部からのデータに基づいてスキャンテストを実行する組合せ回路部と、共通の通常データ又は個別のテストデータを選択して組合せ回路部へ供給するデータ選択回路部と、複数のフリップフロップによってレジスタ回路を構成してテスト用の選択信号を生成するテスト用選択信号生成部と、通常動作モードとテスト動作モードとの切り換えを行うテスト用選択回路部とを備え、シフト動作とキャプチャ動作との切り換え又はスキャンテストと通常動作との切り換えを行うテストイネーブル信号をテスト用選択回路部へ設定するか否かにより、データ選択回路部へ入力される選択信号が、テスト用選択信号生成部から入力されるテスト用の信号と通常動作の経路から入力される通常の信号とに切り換えられる構成を採る。
【００１２】
また、本発明のスキャンテスト回路は、前記構成において、テスト用選択回路部へテストイネーブル信号を設定したときは、データ選択回路部にはテスト用選択信号生成部からのテスト用信号が入力され、テスト用選択回路部へテストイネーブル信号を設定しないときは、データ選択回路部には通常動作の経路からの通常信号が入力される構成を採る。
【００１３】
また、本発明のスキャンテスト回路は、前記構成に加えて、テスト用選択信号生成部から入力されるテスト用信号はデータ選択回路部において個別に動作し、通常動作の経路から入力される通常信号はデータ選択回路部において共通に動作する構成を採る。
【００１４】
また、本発明のスキャンテスト回路は、前記構成に加えて、テスト用選択信号生成部は、通常信号の反転信号によってテスト用信号を生成する構成を採る。
【００１５】
また、本発明は、前記のいずれかの発明に記載されたスキャンテスト回路を備える半導体集積回路を提供することもできる。
【発明の効果】
【００１６】
本発明のスキャンテスト回路によれば、テスト用選択回路部によって、複数のデータ選択回路部につながる共通の通常動作用選択信号を、テスト用選択信号生成部（つまり、スキャンフリップフロップのテスト用レジスタ回路部）からのテスト用信号と前段の組合せ回路部からの通常動作時の通常信号とに選択することができる。これによって、テスト用選択回路部の後段におけるデータ選択回路部の選択信号を共通データとして動作させたり個別データとして動作させたりすることができる。すなわち、通常の動作時には共通データとして動作させ、スキャンテスト時には個別データとして動作させることができる。これによって、通常動作時のデータパスへの影響とを抑制しながら、スキャンテスト時における組合せ回路の故障検出率を容易に向上させ、かつ、テスト回路の回路規模の増大を抑制しながら、パタン長を削減することができるスキャンテスト回路を実現することが可能となる。
【発明を実施するための最良の形態】
【００１７】
＜発明の概要＞
本発明のスキャンテスト回路は、テストを行うための組合せ回路へ送信するデータをセレクトするためのデータ選択回路部の前段に、通常動作モードとテストモードとを任意に切り換えるためのテスト用選択回路部を設ける。これによって、テスト用選択回路部の各セレクタの選択信号端子（トリガ端子）に、通常動作用選択信号を選択するテスト用信号を入力したときはデータ選択回路部に共通の通常データが入力され、テスト用選択回路部の各セレクタの選択信号端子（トリガ端子）にテスト用選択信号を入力したときはデータ選択回路部に個別のテストデータが入力される。すなわち、テスト用選択回路部によって直ぐ後段のデータ選択回路部の選択信号（つまり、“０”または“１”の選択指令信号）を共通の信号にしたり、個別の信号にしたりして組合せ回路のテストを行うことができる。これによって、組合せ回路のテスト時間を短縮化することができると共に、パタン長を削減してテスト回路規模の増大を抑えながら故障検出率を向上させることができるスキャンテスト回路を実現することが可能となる。
【００１８】
以下、図面を用いて、本発明におけるスキャンテスト回路の実施の形態の幾つかを詳細に説明する。尚、各実施の形態に用いる図面において、同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
【００１９】
＜実施の形態１＞
図１は、本発明におけるスキャンテストの基本的な考え方を説明するためのスキャンテスト回路の基本構成図である。図１に示すスキャンテスト回路は、Ｄ端子に通常データが入力され、ＤＴ端子にテストデータが入力されるフリップフロップを複数個備えるテスト対象のスキャンフリップフロップ回路部１及びスキャンフリップフロップ回路部５と、スキャンテストを行うためのＬＳＩなどの組合せ回路部２及び組合せ回路部４と、共通の通常データ又は個別のテストデータをセレクトして組合せ回路部４へ供給する複数のセレクタからなるデータ選択回路部（データ選択手段）３と、複数のフリップフロップによってレジスタ回路を構成してテスト用の選択信号を生成するテスト用選択信号生成部６と、通常動作モードとテスト動作モードとに切り換えるためのテスト用選択回路部（テスト用選択手段）７とを備えた構成となっている。
【００２０】
また、信号系としては、テスト用選択回路部７の各セレクタの入力端子に入力して通常動作モードの信号を出力するための通常動作用選択信号Ｓ１と、テスト用選択回路部７の各セレクタの選択信号端子（トリガ端子）に入力して、通常動作モードの信号よりテスト用選択信号生成部６からのテスト用動作モードの信号へ切り換えるテスト用選択信号Ｓ２とが存在している。すなわち、テスト用選択信号Ｓ２をテスト用選択回路部７の各セレクタの選択信号端子（トリガ端子）に入力することによって、データ選択回路部３の選択信号を個別に動作させることができる。また、通常動作用選択信号Ｓ１を選択するテスト用選択信号Ｓ２をテスト用選択回路部７の各セレクタの選択信号端子（トリガ端子）に入力することによって、データ選択回路部３の選択信号を共通に動作させることができる。なお、テスト用選択信号Ｓ２は、シフト動作とキャプチャ動作との切り換えを行うテストイネーブル信号、又はスキャンテストと通常動作との切り換えを行うテストイネーブル信号である。
【００２１】
すなわち、本発明のスキャンテスト回路は、図１に示すように、テスト用選択信号Ｓ２をテスト用選択回路部７へどのように入力するかによって、テスト用選択回路部７は、スキャンフリップフロップのテスト用レジスタで構成されるテスト用選択信号生成部６から入力されるテスト用信号と、組合せ回路部２から入力される通常動作時の信号とを任意に選択することできる。したがって、データ選択回路部３は、通常動作用選択信号Ｓ１を共通モードで動作させたり個別モードで動作させたりすることができる。
【００２２】
以下、本発明の実施の形態１におけるスキャンテスト回路の具体的な構成及び動作について説明する。図２は、本発明の実施の形態１におけるスキャンテスト回路の具体的な構成図である。図２に示す実施の形態１におけるスキャンテスト回路は、図１の基本回路を使用した場合の具体的な構成図の一例を示している。すなわち、図２に示す実施の形態１におけるスキャンテスト回路は、基本的には、図１に示すスキャンテスト回路に対して、通常動作用選択信号Ｓ１を入力するための通常動作用モード選択回路部８が付加された構成となっている。なお、以下に説明する各実施の形態の図面では、図１に示したスキャンテスト回路の基本構成図における組合せ回路部２は省略されている。その理由は、図１における後段の組合せ回路部４のテストを行う場合の説明においては、前段の組合せ回路部２は不要であるからである。
【００２３】
図２において、実施の形態１のスキャンテスト回路は、通常動作時はシフトレジスタの構成となっているレジスタ回路の各ビットと結合ビットとを結合したテスト対象用のスキャンフリップフロップ回路部１ａ、正転信号と反転信号を生成してデータ選択回路部３へ出力する選択データ生成部９、テスト時に任意のテスト信号をテスト用選択回路部７に選択させるためのスキャンフリップフロップのレジスタ回路からなるテスト用選択信号生成部６、通常動作の信号又はテスト動作の信号を選択するテスト用選択回路部７、正転信号と反転信号が動作モードによって一律に選択されるデータ選択回路部３、データ選択回路部３によって選択された信号が入力される組合せ回路部４ａ、及び１個のフリップフロップからなるスキャンフリップフロップ回路部５ａを含んだ構成となっていて、上記の経路でデータが流れる。
【００２４】
データ選択回路部３の各セレクタの選択信号端子（トリガ端子）には、テスト用選択信号Ｓ２によって通常動作モードとテストモードとを切り換えるためのテスト選択回路部７の出力が接続されている。また、通常動作時においても所定の通常動作モードがあるので、通常動作用モード選択回路部８が設けられ、この通常動作用モード選択回路部８によって通常動作用選択信号Ｓ１が選択されるようになっている。
【００２５】
次に、図１に示す実施の形態１におけるスキャンテスト回路の動作について説明する。今、スキャンフリップフロップ回路部１ａから選択データ生成部９に“１０１０…“というデータが入力されたとする。このデータは、通常動作用モードにおいては、複数回、例えば１０，０００クロックに一回しか変化しない信号とする。そうした場合、従来であれば、組合せ回路部４ａの出力は“Ｌ”に固定されたままとなって組合わせ回路部４ａが活性化されるまでにはかなりの時間がかかり、結果的にテストパタンを増大させてしまう可能性がある。
【００２６】
ところが、図２に示す実施の形態１におけるスキャンテスト回路では、スキャンフリップフロップのレジスタ回路からなるテスト用選択信号生成部６、及び通常動作モードとテストモードとを切換えるテスト用選択回路部７を使用することにより、通常動作用モード選択回路部８によって通常動作時のデータパスへの影響を軽減しながら、データ選択回路部３がテスト用データを選択して組合せ回路部４ａへ送信することにより、組合せ回路部４ａの活性化を容易に実現させることができる。
【００２７】
＜実施の形態２＞
図３は、本発明の実施の形態２におけるスキャンテスト回路の具体的な構成図である。図３に示す実施の形態２におけるスキャンテスト回路は、図１の基本回路を使用した場合の具体的な構成図の一例を示している。すなわち、図３に示す実施の形態２におけるスキャンテスト回路は、図２の実施の形態１で示したスキャンフリップフロップのテスト用選択信号生成部６のレジスタ回路を４段構成から２段構成に変更したものである。したがって、図３に示す実施の形態２の場合は、テスト用選択信号生成部６からテスト用選択信号生成部６ａに符号が変更されている。このようにして、複数の選択信号を一つのテスト用スキャンフリップフロップで兼用したレジスタ回路のテスト用選択信号生成部６ａで構成することにより、テスト用回路の増加を抑えながら、実施の形態１と同様に、組合せ回路部４ａの活性化を容易に実現させることができる。
【００２８】
＜実施の形態３＞
図４は、本発明の実施の形態３におけるスキャンテスト回路の具体的な構成図である。図４に示す実施の形態３におけるスキャンテスト回路は、図１の基本回路を使用した場合の具体的な構成図の一例を示している。すなわち、図４に示す実施の形態３におけるスキャンテスト回路は、図３の実施の形態２で示したスキャンフリップフロップのテスト用選択信号生成部６ａのレジスタ回路を２段構成から１段構成に変更すると共に、通常動作モードとテストモードとを切り換えるテスト用選択回路部７の構成を４段構成から２段構成に変更したものである。したがって、図４に示す実施の形態３の場合は、図２に示すテスト用選択信号生成部６及びテスト用選択回路部７は、テスト用選択信号生成部６ｂ及びテスト用選択回路部７ａに符号が変更されている。
【００２９】
このようにして、スキャンフリップフロップのテスト用レジスタ回路部であるテスト用選択信号生成部６ｂの構成変更に加え、実施の形態１及び実施の形態２で示した通常動作モードとテストモードとを切り換えるテスト用選択回路部７の構成を変更することもできる。このように、選択回路として、通常動作時と同様の選択信号を接続する選択回路とテスト用レジスタからの選択信号を接続する選択回路とを混在させるテスト用選択回路部７ａで構成することにより、テスト用選択信号生成部６ｂ及びテスト用選択回路部７ａの回路の増加を抑えつつ、実施の形態１及び実施の形態２と同様に組合せ回路部４ａの活性化を容易に実現させることが可能となる。
【００３０】
＜実施の形態４＞
図５は、本発明の実施の形態４におけるスキャンテスト回路の具体的な構成図である。図５に示す実施の形態４におけるスキャンテスト回路は、図１の基本回路を使用した場合の具体的な構成図の一例を示している。すなわち、図５に示す実施の形態４におけるスキャンテスト回路は、図２の実施の形態１で示したレジスタ回路からなるスキャンフリップフロップのテスト用選択信号生成部６を、インバータからなるテスト用選択信号生成部６ｃに変更したものである。つまり、通常動作モードとテストモードを切り換えるテスト用選択回路部７へテスト信号を供給するテスト用選択信号生成部６ｃの構成は、フリップフロップのレジスタ回路を用いなくてもインバータによって実現することもできる。
【００３１】
このようにして、選択回路として、通常動作時と同様の選択信号を接続する選択回路と通常動作時の選択信号の反転信号を接続する選択回路とを混在させるデータ選択回路部３で構成することにより、テスト用回路の増加を抑えつつ、実施の形態１及び実施の形態２と同様に組合せ回路部４ａの活性化を容易に実現させることができる。
【００３２】
＜まとめ＞
以上説明した各実施の形態から明らかなように、本発明におけるスキャンテスト回路を適用したＬＳＩは、テスト回路の規模の増大及び通常動作時のデータパスへの影響を抑えながら、組合せ回路の故障検出率を容易に向上させて、パタン長の削減を図ることが可能となる。したがって、ＬＳＩなどのスキャンテストにおけるテスト時間の短縮化やコスト削減を図ることができる。
【産業上の利用可能性】
【００３３】
本発明におけるスキャンテスト回路は、ランダムなテスト信号を容易に生成してテスト回路へ送信することができるので、同一の選択信号で複数の選択を行うような回路を含むＬＳＩの組合せ回路におけるテストなどに有効に利用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明におけるスキャンテストの基本的な考え方を説明するためのスキャンテスト回路の基本構成図
【図２】本発明の実施の形態１におけるスキャンテスト回路の具体的な構成図
【図３】本発明の実施の形態２におけるスキャンテスト回路の具体的な構成図
【図４】本発明の実施の形態３におけるスキャンテスト回路の具体的な構成図
【図５】本発明の実施の形態４におけるスキャンテスト回路の具体的な構成図
【図６】従来のスキャンテスト回路の構成図
【符号の説明】
【００３５】
１、１ａ、５、５ａ  スキャンフリップフロップ回路部
２、４、４ａ  組合せ回路部
３  データ選択回路部
６、６ａ、６ｂ、６ｃ  テスト用選択信号生成部
７、７ａ  テスト用選択回路部
８  通常動作用モード選択回路部
９  選択データ生成部
Ｓ１  通常動作用選択信号
Ｓ２  テスト用選択信号
【図１】
2006162390.tif 000003
【図２】
2006162390.tif 000004
【図３】
2006162390.tif 000005
【図４】
2006162390.tif 000006
【図５】
2006162390.tif 000007
【図６】
2006162390.tif 000008