(57)【要約】【課題】入力したアナログ信号に対してサンプリングを行う場合に、消費電力を小さくしたサンプリング期間調整装置を提供する。【解決手段】入力したアナログ信号をデジタル信号に変換するＡ/Ｄ変換器１と、Ａ/Ｄ変換器１から出力されたデジタルデータを保持する前データ保持用レジスタ２と、前データ保持用レジスタ２に保持された前回のデジタルデータと、Ａ/Ｄ変換器１から出力された今回のデジタルデータとの差分を演算する差分器３と、予め閾値を設定保存しておく閾値保持メモリ５Ａと、閾値保持メモリ５Ａに保存された閾値と、差分器３からの出力値とを比較し、この比較結果に応じてサンプリング期間を調整するサンプリング期間制御回路４とを備えた。【選択図】図１
2006229312.tif 000002
【特許請求の範囲】
【請求項１】
入力したアナログ信号をデジタル信号に変換するアナログデジタル変換手段と、
該アナログデジタル変換手段から出力されたデジタルデータを保持するデジタルデータ保持手段と、
該デジタルデータ保持手段に保持された前回のデジタルデータと、前記アナログデジタル変換手段から出力された今回のデジタルデータとの差分を演算する差分演算手段と、
予め閾値を設定保存しておく閾値保存手段と、
該閾値保存手段に保存された閾値と、前記差分演算手段からの出力値とを比較し、この比較結果に応じてサンプリング期間を調整するサンプリング期間調整手段と
を備えたことを特徴とするサンプリング期間調整装置。
【請求項２】
請求項１記載のサンプリング期間調整装置において、
前記前回のデジタルデータとの差分値と、第1の閾値と第２の閾値（第１の閾値≦第２の閾値）を比較し、
差分値＜第１の閾値の場合には、サンプリング期間を長くし、
第１の閾値≦差分値≦第２の閾値の場合には、サンプリング期間を変更せず、
第２の閾値＜差分値の場合には、サンプリング期間を短くすることを特徴とするサンプリング期間調整装置。
【請求項３】
請求項１または請求項２記載のサンプリング期間調整装置において、
前記アナログデジタル変換手段から出力したデジタルデータの中から或る一定区間のデジタルデータを取得する一定区間データ取得手段と、
該一定区間データ取得手段が取得したデジタルデータに基いて閾値を決定する閾値決定手段と
を備えたことを特徴とするサンプリング期間調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング期間調整装置に関し、特に、入力したアナログ信号に対してサンプリングを行う場合に、消費電力を小さくしたサンプリング期間調整装置に関する。
【背景技術】
【０００２】
周知のように、入力した音声アナログ信号を、A／D変換器を使用してデジタルデータに変換し、このデジタルデータに対して各種の処理を行った後、アナログの再生信号を出力する装置（例えば、CDプレーヤー）がある。
この装置では、記録された信号の録音レベルが様々であるので、出力信号レベルを一定に調整する必要がある。その出力レベルをどのように調整するかが、重要である。
【０００３】
この出力レベルの調整に際し、予め基準値を設定しておき、この基準値とサンプリング時のデータレベルを比較することにより、該データレベルが前記基準値を超えた場合には再生出力を自動的に減衰させるようにした提案がある（例えば、特許文献１参照）。
【０００４】
また、無線受信機の分野では、予め設定されたスロット内のタイミングで出力をサンプリングし、そのサンプリング値を利得制御手段に設けられた利得状態保持手段に記憶し、次のスロットの利得は利得状態保持手段から読み出して切り替えるという提案がある（例えば、特許文献２参照）。
【特許文献１】特公平08−028042号公報
【特許文献２】特開2001−160835号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記特許文献１および特許文献２の従来技術の回路構成は、入力したアナログ信号に対して、常に一定期間ごとにサンプリングおよびAD変換を実行することにより、アナログレベルの利得を自動調整し、信号レベルを安定させるものであった。
【０００６】
しかしながら、サンプリング対象のアナログ信号の中には、例えば温度センサからの出力データのように、サンプリング期間が一定である必要のない場合がある。かかる場合に、従来技術のようにサンプリング期間を一定にする回路構成を採用すると、消費電力が大きくなってしまうという問題点がある。
【０００７】
本発明は上記の問題を解決すべくなされたものであり、入力したアナログ信号に対してサンプリングを行う場合に、消費電力を小さくしたサンプリング期間調整装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成するために請求項1記載の発明は、入力したアナログ信号をデジタル信号に変換するアナログデジタル変換手段（図１のＡ/Ｄ変換器１）と、
該アナログデジタル変換手段から出力されたデジタルデータを保持するデジタルデータ保持手段（前データ保持用レジスタ２）と、
該デジタルデータ保持手段に保持された前回のデジタルデータと、前記アナログデジタル変換手段から出力された今回のデジタルデータとの差分を演算する差分演算手段（差分器３）と、
予め閾値を設定保存しておく閾値保存手段（第１の閾値保持メモリ５Ａ）と、
該閾値保存手段に保存された閾値と、前記差分演算手段からの出力値とを比較し、この比較結果に応じてサンプリング期間を調製するサンプリング期間調整手段（サンプリング期間制御回路４）とを備えた構成としてある。
【０００９】
以上の構成およびその作用を図示すると、例えば図１〜図３に示すようになる。このようにすれば、入力アナログ信号の変化の少ない時にはサンプリング期間を大きくすることにより（図３の例えば区間Ｔ６およびＴ７）、AD変換回数を減らすことができ、消費電力を小さくできる。また、入力アナログ信号の変化が大きい時には（例えば区間Ｔ９〜Ｔ１４）、自動的にサンプリング期間を小さく調整するので、前記変化に対する追従性も維持できる。
【００１０】
また、請求項２記載の発明は、請求項１記載のサンプリング期間調整装置において、
前記前回のデジタルデータとの差分値と、第1の閾値と第２の閾値（第１の閾値≦第２の閾値）を比較し、
差分値＜第１の閾値の場合には、サンプリング期間を長くし、
第１の閾値≦差分値≦第２の閾値の場合には、サンプリング期間を変更せず、
第２の閾値＜差分値の場合には、サンプリング期間を短くする構成としてある。
【００１１】
以上の構成を図示すると、例えば図４，図５に示すようになる。このようにすれば、サンプリング期間を変更させない条件（図５のステップＳ１５）があるため、必要以上にサンプリング期間を大きくしたり小さくすることを防げるので、請求項１の場合より入力アナログ信号の変化に対する追従性を良くできる。
【００１２】
また、請求項３記載の発明は、請求項１または請求項２記載のサンプリング期間調整装置において、
前記アナログデジタル変換手段から出力したデジタルデータの中から或る一定区間のデジタルデータを取得する一定区間データ取得手段（図７の最大値保持メモリ８ａと最小値保持メモリ８ｂ、図８の最大値保持メモリ９ａと最小値保持メモリ９ｂ）と、
該一定区間データ取得手段が取得したデジタルデータに基いて閾値を決定する閾値決定手段（図７の第1の演算器８ｃ、図８の第２の演算器９ｃ）とを備えた構成としてある。
【００１３】
以上の構成を図示すると、例えば図６〜図８に示すようになる。このようにすれば、閾値決定手段が取得したデジタルデータに基いて閾値を決定するので、閾値を予め設定する必要がなく、また実施環境（例えば、温度センサー）に応じた閾値が動的に設定されるので、入力アナログ信号の変化への追従性がよく、低消費電力化も効率よく行える。
【発明の効果】
【００１４】
請求項１記載の発明によれば、入力アナログ信号の変化の少ない時にはサンプリング期間を大きくすることによりAD変換回数を減らすことができ、消費電力を小さくできる。また、入力アナログ信号の変化が大きい時には自動的にサンプリング期間を小さく調整するので、前記変化に対する追従性も維持できる。
【００１５】
請求項２記載の発明によれば、サンプリング期間を変更させない条件があるため、必要以上にサンプリング期間を大きくしたり小さくすることを防げるので、請求項１の場合より入力アナログ信号の変化に対する追従性を良くできる。
【００１６】
請求項３記載の発明によれば、閾値を予め設定する必要がなく、また実施環境に応じた閾値が動的に設定されるので、入力アナログ信号の変化への追従性がよく、低消費電力化も効率よく行える。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を図示の実施形態に基いて説明する。
（１） 第一の実施形態
図１は、本実施形態のブロック図、図２は、本実施形態のフローチャート図、図３は、第一〜第三の各実施形態におけるサンプリング期間変更の概念を示す図である。
【００１８】
図１〜図３に示すように、入力されたアナログ信号は、AD変換器１でデジタルデータに変換され、変換されたデジタルデータを保持する前データ保持用レジスタ２と、差分器３に出力される。差分器３は、現在変換されたデジタルデータ（図３の例えばサンプリング時Ｐ２のデジタルデータ）と1つ前のデジタルデータ（Ｐ１のデジタルデータ）との差分（変化量Ｈ１）を取り、絶対値Ｓとしてサンプリング期間制御回路４に出力する（ステップＳ１）。
【００１９】
サンプリング期間制御回路４では、前記入力される差分値が、第１の閾値保持メモリ５Ａに保持された閾値以上であれば（ステップＳ２：Ｙｅｓ）、サンプリング期間を短くし（ステップＳ３）、サンプリング開始信号発生回路６に出力する。
また、閾値未満であれば（ステップＳ２：Ｎｏ）、サンプリング期間を長くするように次のサンプリング期間を決定し（ステップＳ４）、サンプリング開始信号発生回路６に出力する。
【００２０】
サンプリング開始信号発生回路６では、前のサンプリング開始信号発生から入力された次のサンプリング期間経過後、サンプリング開始信号を発生する（ステップＳ５）。このサンプリング開始信号を、Ａ/Ｄ変換器１に送る。
【００２１】
このようにすれば、入力アナログ信号の変化の少ない時には、サンプリング期間を大きくすることによりAD変換回数を減らすことができ、消費電力を小さくできる。また、入力アナログ信号の変化が大きい時には自動的にサンプリング期間を小さく調整するため変化に対する追従性も維持できる。
【００２２】
即ち、図３において、区間Ｔ６，Ｔ７のように、入力アナログ信号の変化の少ない時は、サンプリング期間を大きくすることにより、AD変換回数を減らすことができ、消費電力を小さくできる。
また、区間Ｔ９〜Ｔ１３のように、入力アナログ信号の変化の大きい時は、サンプリング期間を小さく制御するので、変化に対して素早く追従することができる。
【００２３】
（２） 第二の実施形態
図４は、本実施形態のブロック図、図５は、本実施形態のフローチャート図である。なお、既に説明済みの部分には同一符号を付し、重複説明を省略する。
【００２４】
図４，図５に示すように、入力されたアナログ信号は、AD変換器１でデジタルデータに変換され、前データ保持用レジスタ２および差分器３に出力される。差分器３では、現在変換されたデジタルデータと1つ前のデジタルデータの差分を取り、絶対値としてサンプリング期間制御回路４に出力する（ステップＳ１１）。
【００２５】
サンプリング期間制御回路４では、次の(1)〜(3)に示す制御を行う。ここに、第２の閾値保持メモリ５Ｂと第３の閾値保持メモリ５Ｃには、それぞれ閾値１と閾値２とが保持されている（閾値１≦閾値２）。
(1) 差分値＜閾値１なら（ステップＳ１２：Ｎｏ、ステップＳ１３：Ｙｅｓ）、サンプリング期間を長くする（ステップＳ１４）。
(2)  閾値１≦差分値≦閾値２なら（ステップＳ１２：Ｎｏ、ステップＳ１３：Ｎｏ）、サンプリング期間を変更しない（ステップＳ１５）。
(3)  閾値２＜差分値なら（ステップＳ１２：Ｙｅｓ）、サンプリング期間を短くする（ステップＳ１６）。
【００２６】
上記(1)〜(3)のように、次のサンプリング期間をそれぞれ決定し、サンプリング開始信号発生回路６に出力する。
サンプリング開始信号発生回路６では、前のサンプリング開始信号発生から入力された次のサンプリング期間経過後、サンプリング開始信号を発生する（ステップＳ１７）。
【００２７】
このようにすれば、サンプリング期間を変更させない条件（図５のステップＳ１５）があるため、必要以上にサンプリング期間を大きくしたり小さくすることを防げるので、第一の実施形態の場合より入力アナログ信号の変化に対する追従性を良くできる。
【００２８】
(３)第三の実施形態 
図６は、本実施形態のブロック図、図７は、本実施形態における第１の閾値決定回路のブロック図、図８は、本実施形態における第２の閾値決定回路のブロック図である。
【００２９】
図６に示すように、入力されたアナログ信号は、AD変換器１でデジタルデータに変換され、前データ保持用レジスタ２および差分器３に出力される。差分器３では、現在変換されたデジタルデータと1つ前のデジタルデータの差分を取り、絶対値としてサンプリング期間制御回路４に出力する。
【００３０】
A／D変換器１は、その出力（デジタルデータ）をいずれか一方に選択して供給する閾値決定回路選択スイッチ７を介して、第1の閾値決定回路８と第２の閾値決定回路９に接続されている。
第１の閾値決定回路８は、図７に示すように、入力したデジタルデータの内、入力データの最大値を保持する最大値保持メモリ８ａと最小値を保持する最小値保持メモリ８ｂに接続されている。最大値保持メモリ８ａと最小値保持メモリ８ｂは、第１の演算器８ｃに接続され、第１の演算器８ｃは、直接、サンプリング期間制御回路４に接続されている。
【００３１】
第２の閾値決定回路９は、図８に示すように、入力したデジタルデータの内、入力データの最大値を保持する最大値保持メモリ９ａと最小値を保持する最小値保持メモリ９ｂに接続されている。最大値保持メモリａと最小値保持メモリ９ｂは、第２の演算器９ｃに接続され、第２の演算器９ｃは、直接、サンプリング期間制御回路４に接続されている。
【００３２】
＜閾値が１つの場合の動作＞
図６，図７に示すように、閾値決定回路選択スイッチ７が第１の閾値決定回路８を選択した場合（閾値が１つの場合）には、最大値保持メモリ８ａに入力データの最大値が保持され、最小値保持メモリ８ｂには入力データの最小値が保持される。
第１の演算器８ｃは、前記最大値と最小値を加えて２で割り、中間値を算出する。算出した中間値を閾値としてサンプリング期間制御回路４に出力する。
【００３３】
＜閾値が２つの場合の動作＞
図６，図８に示すように、閾値決定回路選択スイッチ７が第２の閾値決定回路９を選択した場合（閾値が２つの場合）には、最大値保持メモリ９ａに入力データの最大値が保持され、最小値保持メモリ９ｂには入力データの最小値が保持される。
【００３４】
そして、第２の演算器９ｃは、閾値３と閾値４のそれぞれの場合に、次の演算を行い、直接、閾値３または閾値４をサンプリング期間制御回路４へ出力する。
閾値３＝(最大値＋最小値)/４
閾値４＝(最大値＋最小値)×３/４
【００３５】
このようにすれば、閾値（中間値や閾値３と閾値４）を予め設定する必要がなく、また実施環境（例えば、温度センサー）に応じた閾値が動的に設定されるので、入力アナログ信号の変化への追従性がよく、低消費電力化も効率よく行える。
【００３６】
なお、第１の閾値決定回路８を選択した場合には、第一の実施形態における効果と同様に、入力アナログ信号の変化の少ない時には、サンプリング期間を大きくすることによりAD変換回数を減らすことができ、消費電力を小さくできる。また、入力アナログ信号の変化が大きい時には自動的にサンプリング期間を小さく調整するため変化に対する追従性も維持できる。
【００３７】
また、第２の閾値決定回路９を選択した場合には、第二の実施形態における効果と同様に、サンプリング期間を変更させない条件（閾値３と閾値４を設定してある。図５のステップＳ１５と同様の処理）があるため、必要以上にサンプリング期間を大きくしたり小さくすることを防げるので、第一の実施形態の場合より入力アナログ信号の変化に対する追従性を良くできる。
【００３８】
なお、第三の実施形態では、前記のような閾値決定式を示したが、本発明はこれらの式で一意的に決まるものではなく、どのような算出式を用いても良い
【産業上の利用可能性】
【００３９】
例えば、携帯電話，ＰＨＳ等の端末では、非通話時に受信レベル調整のために無線信号を受信しているが、この無線信号は受信レベルの変化が少ない場合、サンプリング期間を長く変更しても問題はない。即ち、本発明を前記端末に使用することが可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の第一の実施形態のブロック図である。
【図２】同第一の実施形態のフローチャート図である。
【図３】第一〜第三の各実施形態におけるサンプリング期間変更の概念を示す図である。
【図４】本発明の第二の実施形態のブロック図である。
【図５】同第二の実施形態のフローチャート図である。
【図６】本発明の第三の実施形態のブロック図である。
【図７】同第三の実施形態における第１の閾値決定回路のブロック図である。
【図８】同第三の実施形態における第２の閾値決定回路のブロック図である。
【符号の説明】
【００４１】
１  AD変換器
２  前データ保持用レジスタ
３  差分器
４  サンプリング期間制御回路
５Ａ  第１の閾値保持メモリ
５Ｂ  第２の閾値保持メモリ
５Ｃ  第３の閾値保持メモリ
６  サンプリング開始信号発生回路
７  閾値決定回路選択スイッチ
８  第１の閾値決定回路
８ａ  最大値保持メモリ
８ｂ  最小値保持メモリ
８ｃ  第１の演算器
９  第２の閾値決定回路
９ａ  最大値保持メモリ
９ｂ  最小値保持メモリ
９ｃ  第２の演算器
【図１】
2006229312.tif 000003
【図２】
2006229312.tif 000004
【図３】
2006229312.tif 000005
【図４】
2006229312.tif 000006
【図５】
2006229312.tif 000007
【図６】
2006229312.tif 000008
【図７】
2006229312.tif 000009
【図８】
2006229312.tif 000010