(57)【要約】【課題】配線抵抗の増加やスイッチング素子の駆動能力の低下を伴うことなく、走査配線と信号配線との交差部に形成される容量を低減することが可能なアクティブマトリクス基板およびそれを備えた表示装置を提供する。【解決手段】本発明によるアクティブマトリクス基板は、基板１０と、基板１０上に形成された走査配線１１と、走査配線１１に交差する信号配線１３と、走査配線１１に印加される信号に応答して動作する薄膜トランジスタ１４と、薄膜トランジスタ１４を介して信号配線１３と電気的に接続され得る画素電極１５とを備えている。信号配線１２は、薄膜トランジスタ１４を覆う層間絶縁膜１２上にソース電極１４Ｓおよびドレイン電極１４Ｄとは異なる導電層から形成され、且つ、層間絶縁膜１２に設けられたコンタクトホール１２’を介してソース電極１４Ｓに電気的に接続されている。【選択図】図３
2006215086.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された複数の走査配線と、
前記複数の走査配線に交差する複数の信号配線と、
前記基板上に形成され、対応する前記走査配線に印加される信号に応答して動作する複数の薄膜トランジスタと、
前記複数の薄膜トランジスタを介して、対応する前記信号配線と電気的に接続され得る複数の画素電極と、を備え、
前記複数の薄膜トランジスタのそれぞれは、対応する前記走査配線に電気的に接続されたゲート電極と、対応する前記信号配線に電気的に接続されたソース電極と、対応する前記画素電極に電気的に接続されたドレイン電極とを有するアクティブマトリクス基板であって、
前記複数の薄膜トランジスタを覆うように形成された層間絶縁膜を有し、
前記複数の信号配線は、前記層間絶縁膜上に前記ソース電極および前記ドレイン電極とは異なる導電層から形成され、且つ、前記層間絶縁膜に設けられたコンタクトホールを介して前記ソース電極に電気的に接続されている、アクティブマトリクス基板。
【請求項２】
前記層間絶縁膜は、有機成分を含む絶縁材料から形成されている請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記ゲート電極を覆うように形成されたゲート絶縁膜を有し、
前記層間絶縁膜は、前記ゲート絶縁膜よりも厚く、且つ、前記ゲート絶縁膜よりも比誘電率が低い、請求項１または２に記載のアクティブマトリクス基板。
【請求項４】
前記層間絶縁膜の厚さは、１．０μｍ以上４．０μｍ以下である請求項１から３のいずれかに記載のアクティブマトリクス基板。
【請求項５】
前記層間絶縁膜の比誘電率は、４．０以下である請求項１から４のいずれかに記載のアクティブマトリクス基板。
【請求項６】
前記層間絶縁膜は、Ｓｉ−Ｏ−Ｃ結合を骨格とするスピンオンガラス（ＳＯＧ）材料から形成されている請求項１から５のいずれかに記載のアクティブマトリクス基板。
【請求項７】
前記層間絶縁膜は、Ｓｉ−Ｃ結合を骨格とするスピンオンガラス（ＳＯＧ）材料から形成されている請求項１から５のいずれかに記載のアクティブマトリクス基板。
【請求項８】
前記層間絶縁膜は、シリカから形成されたフィラーを含むスピンオンガラス（ＳＯＧ）材料から形成されている請求項１から７のいずれかに記載のアクティブマトリクス基板。
【請求項９】
前記複数の信号配線を覆うように形成されたさらなる層間絶縁膜を有し、
前記さらなる層間絶縁膜上に前記複数の画素電極が設けられている請求項１から８のいずれかに記載のアクティブマトリクス基板。
【請求項１０】
マトリクス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに前記複数の画素電極のそれぞれが設けられている請求項１から９のいずれかに記載のアクティブマトリクス基板。
【請求項１１】
前記複数の画素領域によって規定される表示領域と、前記表示領域の周辺に配置され、前記複数の画素領域を駆動するための信号が入力される複数の端子が設けられる非表示領域とを有し、
前記層間絶縁膜は、前記非表示領域には実質的に形成されていない請求項１０に記載のアクティブマトリクス基板。
【請求項１２】
請求項１から１１のいずれかに記載のアクティブマトリクス基板と、前記アクティブマトリクス基板上に配置された表示媒体層とを備えた表示装置。
【請求項１３】
前記アクティブマトリクス基板に前記表示媒体層を介して対向する対向基板をさらに備え、前記表示媒体層は液晶層である、請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶テレビ、液晶モニタ、ノートパソコン等に用いられるアクティブマトリクス基板に関する。また、本発明は、アクティブマトリクス基板を備えた表示装置にも関する。
【背景技術】
【０００２】
液晶表示装置は、薄型で低消費電力であるという特徴を有し、様々な分野に広く用いられている。特に、画素ごとに薄膜トランジスタ（「ＴＦＴ」と称される）などのスイッチング素子を備えたアクティブマトリクス型の液晶表示装置は、高いコントラスト比および優れた応答特性を有し、高性能であるため、テレビやモニタ、ノートパソコンに用いられており、近年その市場規模が拡大している。
【０００３】
アクティブマトリクス型液晶表示装置に用いられるアクティブマトリクス基板上には、複数の走査配線と、これらの走査配線に絶縁膜を介して交差する複数の信号配線とが形成されており、走査配線と信号配線との交差部近傍に画素をスイッチングするための薄膜トランジスタが設けられている。
【０００４】
走査配線と信号配線との交差部に形成される容量（「寄生容量」と呼ばれる）は、表示品位の低下の原因となるため、この寄生容量の容量値は小さいことが好ましい。
【０００５】
そこで、特許文献１は、走査配線および信号配線の幅をこれらの交差部において他の部分よりも狭くすることによって、交差部の面積を小さくし、交差部に形成される寄生容量を低減する手法を開示している。
【特許文献１】特開平５−６１０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、局所的とはいえ配線の幅を狭くすることは、配線の抵抗値を高くし、信号のなまりの原因となってしまう。また、配線の幅を狭くすることは、断線の確率を高くするので、一般的には、元の幅の５０％程度は確保する必要がある。このため、上記特許文献１の手法で交差部の寄生容量を低減するのには限界がある。近年、液晶表示装置の大型化、高精細化が進んでおり、大型、高精細の液晶表示装置においては、配線抵抗の低減のために配線の幅が広くなり、また、配線の交差部が多くなるため、交差部に形成される寄生容量が増大する。そのため、上述した信号のなまりが顕著となる。
【０００７】
走査配線と信号配線との交差部に生成される容量を低減する別の手法として、走査配線を覆う絶縁膜を厚くすることも考えられるが、ボトムゲート型のＴＦＴなどのように走査配線を覆う絶縁膜の一部がゲート絶縁膜として機能する場合には、この絶縁膜を厚くすることはＴＦＴの駆動能力の低下を招いてしまう。
【０００８】
本発明は、上記問題に鑑みてなされたものであり、その目的は、配線抵抗の増加やスイッチング素子の駆動能力の低下を伴うことなく、走査配線と信号配線との交差部に形成される容量を低減することが可能なアクティブマトリクス基板およびそれを備えた表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によるアクティブマトリクス基板は、基板と、前記基板上に形成された複数の走査配線と、前記複数の走査配線に交差する複数の信号配線と、前記基板上に形成され、対応する前記走査配線に印加される信号に応答して動作する複数の薄膜トランジスタと、前記複数の薄膜トランジスタを介して、対応する前記信号配線と電気的に接続され得る複数の画素電極とを備え、前記複数の薄膜トランジスタのそれぞれは、対応する前記走査配線に電気的に接続されたゲート電極と、対応する前記信号配線に電気的に接続されたソース電極と、対応する前記画素電極に電気的に接続されたドレイン電極とを有するアクティブマトリクス基板であって、前記複数の薄膜トランジスタを覆うように形成された層間絶縁膜をさらに備え、前記複数の信号配線は、前記層間絶縁膜上に前記ソース電極および前記ドレイン電極とは異なる導電層から形成され、且つ、前記層間絶縁膜に設けられたコンタクトホールを介して前記ソース電極に電気的に接続されており、そのことによって上記目的が達成される。
【００１０】
ある好適な実施形態において、前記層間絶縁膜は、有機成分を含む絶縁材料から形成されている。
【００１１】
ある好適な実施形態において、本発明によるアクティブマトリクス基板は、前記ゲート電極を覆うように形成されたゲート絶縁膜を有し、前記層間絶縁膜は、前記ゲート絶縁膜よりも厚く、且つ、前記ゲート絶縁膜よりも比誘電率が低い。
【００１２】
ある好適な実施形態において、前記層間絶縁膜の厚さは、１．０μｍ以上４．０μｍ以下である。
【００１３】
ある好適な実施形態において、前記層間絶縁膜の比誘電率は、４．０以下である。
【００１４】
ある好適な実施形態において、前記層間絶縁膜は、Ｓｉ−Ｏ−Ｃ結合を骨格とするスピンオンガラス（ＳＯＧ）材料から形成されている。
【００１５】
ある好適な実施形態において、前記層間絶縁膜は、Ｓｉ−Ｃ結合を骨格とするスピンオンガラス（ＳＯＧ）材料から形成されている。
【００１６】
ある好適な実施形態において、前記層間絶縁膜は、シリカから形成されたフィラーを含むスピンオンガラス（ＳＯＧ）材料から形成されている。
【００１７】
ある好適な実施形態において、本発明によるアクティブマトリクス基板は、前記複数の信号配線を覆うように形成されたさらなる層間絶縁膜を有し、前記さらなる層間絶縁膜上に前記複数の画素電極が設けられている。
【００１８】
ある好適な実施形態において、本発明によるアクティブマトリクス基板は、マトリクス状に配列された複数の画素領域を有し、前記複数の画素領域のそれぞれに前記複数の画素電極のそれぞれが設けられている。
【００１９】
ある好適な実施形態において、本発明によるアクティブマトリクス基板は、前記複数の画素領域によって規定される表示領域と、前記表示領域の周辺に配置され、前記複数の画素領域を駆動するための信号が入力される複数の端子が設けられる非表示領域とを有し、前記層間絶縁膜は、前記非表示領域には実質的に形成されていない。
【００２０】
本発明による表示装置は、上記構成を有するアクティブマトリクス基板と、前記アクティブマトリクス基板上に配置された表示媒体層とを備えており、そのことによって上記目的が達成される。
【００２１】
ある好適な実施形態において、本発明による表示装置は、前記アクティブマトリクス基板に前記表示媒体層を介して対向する対向基板をさらに備え、前記表示媒体層は液晶層である。
【発明の効果】
【００２２】
本発明によるアクティブマトリクス基板においては、信号配線が、薄膜トランジスタを覆うように形成された層間絶縁膜の上にソース電極およびドレイン電極とは異なる導電層から形成され、且つ、層間絶縁膜に設けられたコンタクトホールを介してソース電極に電気的に接続されている。信号配線と走査配線との間に位置する層間絶縁膜は、ゲート絶縁膜としては機能しないので、この層間絶縁膜を厚く形成したり、比誘電率の低い材料から形成したりしても、薄膜トランジスタの駆動能力の低下を招くことはない。そのため、本発明によると、配線抵抗の増加やスイッチング素子の駆動能力の低下を伴うことなく、走査配線と信号配線との交差部に形成される容量を低減することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。
【００２４】
図１および図２に、本実施形態における液晶表示装置１００を示す。図１は、液晶表示装置１００の１つの画素領域を模式的に示す上面図であり、図２は、図１中の２Ａ−２Ａ’線に沿った断面図である。
【００２５】
液晶表示装置１００は、アクティブマトリクス基板（以下では「ＴＦＴ基板」と呼ぶ）１００ａと、ＴＦＴ基板１００ａに対向する対向基板（「カラーフィルタ基板」とも呼ばれる）１００ｂと、これらの間に設けられた液晶層６０とを備えている。
【００２６】
ＴＦＴ基板１００ａは、透明絶縁性基板（例えばガラス基板）１０と、基板１０上に形成された複数の走査配線１１と、走査配線１１に交差する複数の信号配線１３とを有している。
【００２７】
ＴＦＴ基板１００ａの各画素領域には、対応する走査配線１１に印加される信号に応答して動作する薄膜トランジスタ（ＴＦＴ）１４と、ＴＦＴ１４を介して対応する信号配線１３に電気的に接続され得る画素電極１５とが設けられている。
【００２８】
対向基板１００ｂは、透明絶縁性基板（例えばガラス基板）５０と、基板５０上に形成され画素電極１５に対向する対向電極５１とを有している。典型的には、対向基板１００ｂはカラーフィルタ（ここでは不図示）をさらに有している。
【００２９】
液晶層６０は、画素電極１５と対向電極５１との間に印加された電圧に応じてその配向状態を変化させ、それにより液晶層６０を通過する光を変調することによって表示が行われる。液晶層６０としては、種々の表示モード用の液晶層を広く用いることができる。例えば、旋光性を利用するＴＮ（Twisted Nematic）モードの液晶層や、複屈折性を利用するＥＣＢ（Electrically Controlled Birefringence）モードの液晶層を用いることができる。ＥＣＢモードのなかでも、ＶＡ（Vertically Aligned）モードは高コントラスト比を実現することができる。ＶＡモードの液晶層は、典型的には、負の誘電異方性を有する液晶材料を含む液晶層の両側に垂直配向層を設けることによって得られる。
【００３０】
以下、さらに図３（ａ）〜（ｃ）も参照しながら、ＴＦＴ基板１００ａの構成をより詳しく説明する。図３（ａ）〜（ｃ）は、それぞれ図１中の３Ａ−３Ａ’線、３Ｂ−３Ｂ’線、３Ｃ−３Ｃ’線に沿った断面図である。
【００３１】
本実施形態におけるＴＦＴ基板１００ａが備えるＴＦＴ１４は、ボトムゲート型（逆スタガ型とも呼ばれる）のアモルファスシリコンＴＦＴである。ＴＦＴ１４は、図３（ａ）に示すように、走査配線１１に電気的に接続されたゲート電極１４Ｇと、ゲート電極１４Ｇを覆うゲート絶縁膜１６と、ゲート絶縁膜１６を介してゲート電極１４Ｇの上方に形成された半導体層（真性半導体層）１７と、半導体層１７上に形成されたソース電極１４Ｓおよびドレイン電極１４Ｄとを有する。半導体層１７のソース領域およびドレイン領域は、コンタクト層として機能する不純物添加半導体層１８を介して、ソース電極１４Ｓおよびドレイン電極１４Ｄにそれぞれ電気的に接続されている。
【００３２】
また、ＴＦＴ基板１００ａは、図３（ｂ）に示すように、基板１０上に形成された補助容量配線２０と、補助容量配線２０にゲート絶縁膜１６を介して対向する補助容量電極２１とを有している。補助容量配線２０および補助容量電極２１とこれらの間に位置するゲート絶縁膜１６とによって、補助容量が構成されている。補助容量配線２０は、走査配線１３およびゲート電極１４Ｇと同一の導電膜をパターニングすることによって形成されている。一方、補助容量電極２１は、ソース電極１４Ｓおよびドレイン電極１４Ｄと同一の導電膜をパターニングすることによって形成されている。
【００３３】
上述したＴＦＴ１４を覆うように層間絶縁膜１２が形成されている。層間絶縁膜１２は、ＴＦＴのチャネル部の保護膜としても機能する。信号配線１３は、図３（ｃ）に示すように、この層間絶縁膜１２上に設けられており、ソース電極１４Ｓやドレイン電極１４Ｄとは異なる導電層から形成されている。信号配線１３は、図３（ａ）に示すように、層間絶縁膜１２に設けられたコンタクトホール１２’を介してソース電極１４Ｓに電気的に接続されている。
【００３４】
信号配線１３を覆うようにさらなる絶縁膜１９が形成されており、画素電極１５はこの層間絶縁膜１９上に形成されている。画素電極１５は、層間絶縁膜１９に設けられたコンタクトホール１９’において補助容量電極２１に接続されており、補助容量電極２１を介してＴＦＴ１４のドレイン電極１４Ｄに電気的に接続されている。
【００３５】
ここで、ボトムゲート型のＴＦＴを備えた従来のＴＦＴ基板７００ａの構造を図９および図１０（ａ）〜（ｃ）に示す。従来のＴＦＴ基板７００ａでは、信号配線７１３は、ＴＦＴ７１４のソース電極７１４Ｓおよびドレイン電極７１４Ｄと同一の導電膜をパターニングすることによって形成されており、図１０（ｃ）に示すようにゲート絶縁膜７１６を介して走査配線７１１に対向している。そのため、走査配線７１１と信号配線７１３との交差部に形成される容量を低減するためにゲート絶縁膜７１６を厚く形成すると、ＴＦＴ１４の駆動能力を低下させてしまう。また、図１０（ｂ）に示すように、ゲート絶縁膜７１６は、補助容量配線７２０と補助容量電極７２１との間に位置し、補助容量用の誘電体膜としても機能する。そのため、ゲート絶縁膜７１６を厚く形成すると、補助容量の容量値をも低下させてしまう。
【００３６】
これに対し、本実施形態におけるＴＦＴ基板１００ａでは、信号配線１３が、ＴＦＴ１４を覆う層間絶縁膜１２上に設けられ、ソース電極１４Ｓやドレイン電極１４Ｄとは異なる導電層から形成されている。信号配線１３と走査配線１１との間に位置する層間絶縁膜１２は、ゲート絶縁膜や補助容量用の誘電体膜としては機能しないので、層間絶縁膜１２を厚く形成したり、層間絶縁膜１２を比誘電率の低い材料から形成したりしても、ＴＦＴ１４の駆動能力の低下や補助容量の容量値の低下を招くことはない。そのため本実施形態におけるＴＦＴ基板１００ａでは、ＴＦＴ１４の駆動能力の低下や補助容量の容量値の低下を伴うことなく、走査配線１１と信号配線１３との交差部に形成される容量を低減することができる。
【００３７】
走査配線１１と信号配線１３との交差部の容量を十分に低減するためには、層間絶縁膜１２は、ゲート絶縁膜１６よりも厚いことが好ましく、ゲート絶縁膜１６よりも比誘電率が低いことが好ましい。ゲート絶縁膜１６は、典型的には、０．２μｍ〜０．４μｍ程度の厚さを有し、５．０〜８．０程度の比誘電率を有している。これに対し、層間絶縁膜１２の厚さは、１．０μｍ以上４．０μｍ以下であることが好ましく、層間絶縁膜１２の比誘電率は、４．０以下であることが好ましい。
【００３８】
また、ゲート絶縁膜１６は、典型的には、ＳｉＮxやＳｉＯxなどの無機絶縁材料から形成されている。これに対し、層間絶縁膜１２は、有機成分を含む絶縁材料から形成されていることが好ましい。層間絶縁膜１２の材料としては、有機成分を含むスピンオンガラス材料（いわゆる有機ＳＯＧ材料）を好適に用いることができ、特に、Ｓｉ−Ｏ−Ｃ結合を骨格とするＳＯＧ材料や、Ｓｉ−Ｃ結合を骨格とするＳＯＧ材料を好適に用いることができる。
【００３９】
ＳＯＧ材料とは、スピンコート法などの塗布法によってガラス膜（シリカ系皮膜）を形成し得る材料である。有機ＳＯＧ材料は、比誘電率が低く、厚膜の形成が容易であるので、有機ＳＯＧ材料を用いることによって、層間絶縁膜１２の比誘電率を低くし、層間絶縁膜１２を厚く形成することが容易となる。
【００４０】
Ｓｉ−Ｏ−Ｃ結合を骨格とするＳＯＧ材料としては、例えば、特開２００１−９８２２４号公報、特開平６−２４０４５５号公報に開示されている材料を用いることができる。また、Ｓｉ−Ｃ結合を骨格とするＳＯＧ材料としては、例えば、特開平１０−１０２００３号公報に開示されている材料を用いることができる。
【００４１】
次に、ＴＦＴ基板１００ａの製造方法の一例を図４（ａ）〜（ｅ）および図５（ａ）〜（ｄ）を参照しながら説明する。
【００４２】
まず、図４（ａ）に示すように、ガラス基板等の絶縁性基板１０上にスパッタリング法を用いて金属膜を堆積し、この金属膜をパターニングすることによって走査配線１１（ここでは不図示）、ゲート電極１４Ｇおよび補助容量配線２０（ここでは不図示）を形成する。走査配線１１の材料としては、例えばＡｌやＡｌ合金が用いられる。また、これに限定されず、走査配線１１は、ＴａＮ／Ｔａ／ＴａＮ、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／Ａｌ等の積層膜であってもよい。
【００４３】
次に、図４（ｂ）に示すように、ＣＶＤ法を用いてＳｉＮx膜、アモルファスシリコン（ａ−Ｓｉ）膜、ｎ+アモルファスシリコン（ｎ+ ａ−Ｓｉ）膜を連続して堆積した後にａ−Ｓｉ膜、ｎ+ ａ−Ｓｉ膜をパターニングすることによって、ゲート絶縁膜１６と、真性半導体層１７および不純物添加半導体層１８から構成される島状の半導体構造（半導体活性層領域）とを形成する。
【００４４】
続いて、図４（ｃ）に示すように、スパッタリング法を用いて金属膜を堆積した後にこの金属膜をパターニングすることによって、ソース電極１４Ｓ、ドレイン電極１４Ｄおよび補助容量電極２１（ここでは不図示）を形成する。ソース電極１４Ｓおよびドレイン電極１４Ｄの材料としては、例えば、ＴｉやＭｏ、Ｃｒが用いられる。あるいは、Ｍｏ／Ａｌ／ＭｏやＡｌ／Ｔｉ等の積層膜を用いてもよい。
【００４５】
その後、図４（ｄ）に示すように、ソース電極１４Ｓおよびドレイン電極１４Ｄをマスクとして、不純物添加半導体層１８の一部（チャネルとなる領域上に位置する部分）をドライエッチングにより除去する。なお、不純物添加半導体層１８を除去する際に、真性半導体層１７の表面も薄くエッチングされる。
【００４６】
次に、図４（ｅ）に示すように、スピンコート法やスリットコート法を用いて基板１０上に有機ＳＯＧ材料を塗布し、続いて焼成を行うことによって層間絶縁層１２を形成する。例えば、有機ＳＯＧ材料を厚さが約３．０μｍとなるように塗布を行い、３５０℃で３０分間焼成を行う。
【００４７】
続いて、図５（ａ）に示すように、フォトリソグラフィーおよびドライエッチングによって層間絶縁層１２のソース電極１４Ｓに重なる部分にコンタクトホール１２’を形成する。なお、有機ＳＯＧ材料が感光性を有する場合には、フォトリソグラフィーのみによってコンタクトホール１２’を形成できるので、エッチング工程を省略することができる。
【００４８】
次に、図５（ｂ）に示すように、スパッタリング法を用いて金属膜を堆積した後にこの金属膜をパターニングすることによって、信号配線１３を形成する。信号配線１３の材料としては、例えばＡｌやＡｌ合金が用いられる。また、これに限定されず、信号配線１３は、Ｔａ／ＴａＮ、Ａｌ／Ｍｏ、Ｍｏ／Ａｌ／Ｍｏ等の積層膜であってもよい。
【００４９】
続いて、図５（ｃ）に示すように、基板１０のほぼ全面を覆うようにさらなる層間絶縁膜１９を形成する。この層間絶縁膜１９の材料としては、例えばアクリル樹脂を用いることができ、層間絶縁膜１９の厚さは、例えば１．０μｍ〜４．０μｍである。層間絶縁膜１９の補助容量電極２１に重なる部分には、コンタクトホール１９’が形成される（図３（ｂ）参照）。
【００５０】
最後に、図５（ｄ）に示すように、スパッタリング法を用いてＩＴＯ等の透明導電材料からなる膜を形成し、この透明導電膜をパターニングすることによって、画素電極１５を形成する。
【００５１】
上述のようにして、ＴＦＴ基板１００ａが完成する。本実施形態のＴＦＴ基板１００ａでは、走査配線１１と信号配線１３との間には、ゲート絶縁膜１６と層間絶縁膜１２とが介在している。そのため、例えば、厚さ０．５μｍ、比誘電率６．９のゲート絶縁膜１６と、厚さ１．５μｍ、比誘電率３．０の層間絶縁層１２を形成した場合、走査配線１１と信号配線１３との交差部に形成される容量の単位面積当りの容量値は、１．５×１０-5ｐＦ／μｍ2である。これに対し、図９および図１０に示した従来のアクティブマトリクス基板では、走査配線７１１と信号配線７１３との間にはゲート絶縁膜７１６のみが位置しているので、例えば厚さ０．５μｍ、比誘電率６．９のゲート絶縁膜７１６を形成すると、単位面積当たりの容量値は、１．２×１０-4ｐＦ／μｍ2となる。従って、本実施形態の構成を採用することにより、交差部に形成される容量の値が従来の１／８以下に低減されている。
【００５２】
なお、有機ＳＯＧ材料から形成された膜は、一般的に、ＳｉＮxなどから形成された無機絶縁膜に比べ、機械的ストレス、熱ストレスに弱く、クラックが発生しやすい。そのため、層間絶縁膜１２を有機ＳＯＧ材料から形成する場合、クラックの発生を抑制する観点からは、図６に示すように、層間絶縁膜１２を非表示領域２には実質的に形成しないことが好ましい。
【００５３】
非表示領域２は、マトリクス状に配列された複数の画素領域によって規定される表示領域１の周辺に配置されており、額縁領域とも呼ばれる。非表示領域２には、画素領域を駆動するための信号が入力される複数の端子が設けられており、これらの端子にゲートドライバ３０やソースドライバ４０が接続されている。非表示領域２には、実装工程や基板分断工程においてストレスが印加されやすいので、非表示領域２には層間絶縁膜１２を形成しないことによって、クラックの発生を抑制することができる。
【００５４】
また、上述のクラックは、層間絶縁膜１２を厚くするほど、また、基板が大型になるほど発生しやすい。本願発明者がクラックの発生と層間絶縁膜１２の材料との関係について詳細な検討を行ったところ、シリカから形成されたフィラー（シリカフィラー）を含むＳＯＧ材料を用いることで、クラックの発生を抑制することができ、大型のアクティブマトリクス基板において層間絶縁膜１２を厚く形成することが容易になることがわかった。
【００５５】
図７に、シリカフィラーを含む有機ＳＯＧ材料から形成された層間絶縁膜１２の断面構造を模式的に示す。図７に示すように、層間絶縁膜１２は、有機ＳＯＧ材料から形成されたマトリクス（基材）１２ａ中に、シリカフィラー１２ｂが分散された構成を有している。このような構成を用いると、シリカフィラー１２ｂがストレスを緩和することによってクラックの発生が抑制されるので、大型の基板において層間絶縁膜１２を厚膜化することが容易となる。シリカフィラー１２ｂの粒径は、典型的には１０ｎｍ〜３０ｎｍであり、層間絶縁膜１２におけるシリカフィラー１２ｂの混入比率は、典型的には、２０体積％〜８０体積％である。
【００５６】
表１に、シリカフィラーを含む有機ＳＯＧ膜とシリカフィラーを含まない有機ＳＯＧ膜について、耐クラック性評価を行った結果を示す。なお、サンプル基板としては、サイズが３６０ｍｍ×４６５ｍｍのガラス基板（Corning １７３７）を用いた。また、耐クラック性評価は、図８に示す手順で行った。具体的には、まず、サンプル基板上にＳＯＧ材料を塗布し、次に、１８０℃で４分間のプリベークを行う。続いて、窒素雰囲気下において３５０℃で１時間のポストベークを行うことによってＳＯＧ膜を形成し、その後、ＳＯＧ膜が形成された基板を窒素雰囲気下において３５０℃で１時間保持した後に急冷するという熱サイクル試験を行った。
【００５７】
【表１】
2006215086.tif 000003
【００５８】
表１に示すように、フィラー無しの場合には、膜厚が１．５μｍ以上になるとクラックが発生することがあるのに対し、フィラー有りの場合には、膜厚を３．０μｍにしてもクラックの発生を抑制することができた。
【産業上の利用可能性】
【００５９】
本発明によると、配線抵抗の増加やスイッチング素子の駆動能力の低下を伴うことなく、走査配線と信号配線との交差部に形成される容量を低減することが可能なアクティブマトリクス基板が提供される。
【００６０】
本発明によるアクティブマトリクス基板は、液晶表示装置や有機ＥＬ表示装置などの各種表示装置に好適に用いられる。
【図面の簡単な説明】
【００６１】
【図１】本発明の好適な実施形態における液晶表示装置１００を模式的に示す上面図である。
【図２】本発明の好適な実施形態における液晶表示装置１００を模式的に示す断面図であり、図１中の２Ａ−２Ａ’線に沿った断面を示す図である。
【図３】（ａ）〜（ｃ）は、液晶表示装置１００が備えるＴＦＴ基板１００ａを模式的に示す断面図であり、それぞれ図１中の３Ａ−３Ａ’線、３Ｂ−３Ｂ’線、３Ｃ−３Ｃ’線に沿った断面を示す図である。
【図４】（ａ）〜（ｅ）は、ＴＦＴ基板１００ａの製造工程を模式的に示す工程断面図である。
【図５】（ａ）〜（ｄ）は、ＴＦＴ基板１００ａの製造工程を模式的に示す工程断面図である。
【図６】ＴＦＴ基板１００ａを模式的に示す上面図である。
【図７】シリカフィラーを含む有機ＳＯＧ材料から形成された層間絶縁膜１２を模式的に示す断面図である。
【図８】耐クラック性評価の手順を示すフローチャートである。
【図９】ボトムゲート型のアモルファスシリコンＴＦＴを備えた従来のアクティブマトリクス基板７００ａを模式的に示す上面図である。
【図１０】（ａ）〜（ｃ）は、従来のアクティブマトリクス基板７００ａを模式的に示す断面図であり、それぞれ図９中の１０Ａ−１０Ａ’線、１０Ｂ−１０Ｂ’線、１０Ｃ−１０Ｃ’線に沿った断面を示す図である。
【符号の説明】
【００６２】
１    表示領域
２    非表示領域（額縁領域）
１０    基板（透明絶縁性基板）
１１    走査配線
１２    層間絶縁膜
１２ａ      基材（マトリクス）
１２ｂ    シリカフィラー
１２’    コンタクトホール
１３    走査配線
１４    薄膜トランジスタ（ＴＦＴ）
１４Ｇ    ゲート電極
１４Ｓ    ソース電極
１４Ｄ    ドレイン電極
１５    画素電極
１６    ゲート絶縁膜
１７    半導体層（真性半導体層）
１８    不純物添加半導体層
１９    層間絶縁膜
１９’    コンタクトホール
２０    補助容量配線
２１    補助容量電極
３０    ゲートドライバ
４０    ソースドライバ
６０    液晶層
１００    液晶表示装置
１００ａ    アクティブマトリクス基板（ＴＦＴ基板）
１００ｂ    対向基板（カラーフィルタ基板）
【図１】
2006215086.tif 000004
【図２】
2006215086.tif 000005
【図３】
2006215086.tif 000006
【図４】
2006215086.tif 000007
【図５】
2006215086.tif 000008
【図６】
2006215086.tif 000009
【図７】
2006215086.tif 000010
【図８】
2006215086.tif 000011
【図９】
2006215086.tif 000012
【図１０】
2006215086.tif 000013