(57)【要約】      （修正有）【課題】Ｓ／Ｎ特性のよいスイッチング増幅回路を提供する。【解決手段】ループフィルタ１２のコンパレータ１５との間にＬＰＦを挿入し、帰還回路からＬＰＦを削除する構成とする。この結果入力信号Ｘに対してノイズを除去する効果を得る。【選択図】図１
2006191168.tif 000002
【特許請求の範囲】
【請求項１】
積分器を用いたフィルタ、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記フィルタの出力端子は上記ローパスフィルタの入力端子に接続され、上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記フィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項２】
積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記フィルタの出力端子は上記第１のローパスフィルタの入力端子に接続され、上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、
上記第２のローパスフィルタは上記ドライバの出力端子から上記フィルタの入力端子へのフィードバック経路に設けられ、上記スイッチング増幅回路の入力信号と上記第２のローパスフィルタによってフィルタリングされた上記ドライバの出力信号との差が上記フィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項３】
積分器を用いたフィルタ、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記フィルタの出力信号と上記ドライバの出力信号との差が上記ローパスフィルタに入力され、上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記ドライバの出力信号と上記スイッチング増幅回路の入力信号との差が上記フィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項４】
積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記第２のローパスフィルタは、上記ドライバの出力端子から上記フィルタの入力端子および上記第１のローパスフィルタの入力端子へのフィードバック経路に設けられ、
上記フィルタの出力信号と、上記第２のローパスフィルタによってフィルタリングされた上記ドライバの出力信号との差が上記第１のローパスフィルタに入力され、
上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、
上記スイッチング増幅回路の入力信号と、上記第２のローパスフィルタによってフィルタリングされた上記ドライバの出力信号との差が上記フィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項５】
積分器を用いたフィルタ、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記フィルタの出力信号と上記コンパレータの出力信号との差が上記ローパスフィルタに入力され、
上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、
上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記フィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項６】
積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記第２のローパスフィルタは、上記コンパレータの出力端子から上記第１のローパスフィルタの入力端子へのフィードバック経路に設けられ、
上記フィルタの出力信号と、上記第２のローパスフィルタによってフィルタリングされた上記コンパレータの出力信号との差が上記第１のローパスフィルタに入力され、上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、
上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記第１フィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項７】
積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、第３のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記第２のローパスフィルタは、上記コンパレータの出力端子から上記第１のローパスフィルタの入力端子へのフィードバック経路に設けられ、
上記フィルタの出力信号と、上記第２のローパスフィルタによってフィルタリングされた上記コンパレータの出力信号との差が上記第１のローパスフィルタに入力され、上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、
上記第３のローパスフィルタは、上記ドライバの出力端子から上記フィルタの入力端子へのフィードバック経路に設けられ、
上記スイッチング増幅回路の入力信号と、上記第３のローパスフィルタによりフィルタリングされた上記ドライバの出力信号との差が上記フィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項８】
上記ローパスフィルタは時間連続型ローパスフィルタであることを特徴とする請求項１、３、および５のいずれかに記載のスイッチング増幅回路。
【請求項９】
上記第１のローパスフィルタは時間連続型ローパスフィルタであることを特徴とする請求項２、４、６、および７のいずれかに記載のスイッチング増幅回路。
【請求項１０】
上記第２のローパスフィルタは時間連続型ローパスフィルタであることを特徴とする請求項２、４、および６のいずれかに記載のスイッチング増幅回路。
【請求項１１】
上記第２のローパスフィルタおよび上記第３のローパスフィルタは時間連続型ローパスフィルタであることを特徴とする請求項７に記載のスイッチング増幅回路。
【請求項１２】
上記フィルタは、上記積分器として、１または複数の時間連続型積分器と１または複数の離散時間型積分器とを用いることを特徴とする請求項１ないし７のいずれかに記載のスイッチング増幅回路。
【請求項１３】
上記スイッチング増幅回路の上記入力信号は、多ビットデジタル信号をオーバサンプリングされた低ビットデジタル信号に変換する同期型デルタシグマ変調器と、上記低ビットデジタル信号をアナログ信号へ変換する手段とを備えたデジタルアナログ変換器からの出力信号であることを特徴とする請求項１ないし７のいずれかに記載のスイッチング増幅回路。
【請求項１４】
上記ローパスフィルタはカットオフ周波数に関わる可変抵抗を含み、
上記可変抵抗の抵抗値が制御されることを特徴とする請求項１、３、および５のいずれかに記載のスイッチング増幅回路。
【請求項１５】
上記第１のローパスフィルタはカットオフ周波数に関わる可変抵抗を含み、
上記可変抵抗の抵抗値が制御されることを特徴とする請求項２、４、６、および７のいずれかに記載のスイッチング増幅回路。
【請求項１６】
上記第２のローパスフィルタは、１または複数のインダクタと１または複数のキャパシタとを用いて構成されており、上記第２のローパスフィルタの出力端子から負荷を駆動することを特徴とする請求項２または４に記載のスイッチング増幅回路。
【請求項１７】
上記第３のローパスフィルタは、１または複数のインダクタと１または複数のキャパシタとを用いて構成されており、上記第３のローパスフィルタの出力端子から負荷を駆動することを特徴とする請求項７に記載のスイッチング増幅回路。
【請求項１８】
ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、
上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記ローパスフィルタに入力されることを特徴とするスイッチング増幅回路。
【請求項１９】
上記ローパスフィルタは３次以上の時間連続型ローパスフィルタであることを特徴とする請求項１８に記載のスイッチング増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号を増幅するスイッチング増幅回路に関するものであり、特にスイッチング素子を制御する変調回路の性能改善に関するものである。
【背景技術】
【０００２】
スイッチング増幅回路は、ＣＬＡＳＳ−Ｄアンプとして知られており、ＰＷＭ変調回路や同期および非同期デルタシグマ変調回路と共に用いることにより、アナログ入力信号の高効率増幅を可能にする。非特許文献１および特許文献にｘＤＳＬ用高効率スイッチング増幅回路が記載されている。図１２にそのブロック図を示す。図１２のスイッチング増幅回路１０１は、フィードバック信号ＸＦＢと入力信号Ｘとの差を入力とするループフィルタ１０２と、その出力信号Ｙを１ビットへ変換するコンパレータ１０３と、コンパレータ１０３の出力信号Ｚを増幅し低インピーダンス負荷に電力供給するためのデジタルドライバ１０４と、上記デジタルドライバ１０４の出力信号Ｖをフィルタリングするためにフィードバック端子ＸＦＢ（便宜上、フィードバック信号ＸＦＢと同じ符号で代用する）と、スイッチング増幅回路１０１の出力端子Ｖ（便宜上、出力信号Ｖと同じ符号で代用する）との間に配置されたローパスフィルタ１０５とから構成される。
【０００３】
さらに、ループフィルタ１０２は、ループフィルタ１０２への入力信号Ｘ−ＸＦＢが入力される積分器１０２ａと、積分器１０２ａの出力信号が入力される積分器１０２ｂとを備えている。また、ループフィルタ１０２の内部では、積分器１０２ａの出力信号と積分器１０２ｂの出力信号との差が計算され、これがループフィルタ１０２の出力信号Ｙとなる。
【０００４】
以下に、図１２のスイッチング増幅回路１０１の動作原理を説明する。回路構成は従来のクロック同期したデルタシグマ変調器とほぼ同じ構成であるが、図１２のスイッチング増幅回路１０１では、コンパレータ１０３を非同期で動作させており、コンパレータ１０３のデジタル出力は外部クロックに同期せずに出力される（上記コンパレータ１０３は基本的に外部クロックを必要としない）。フィードバックパス（出力端子Ｖ−フィードバック端子ＸＦＢ間）にローパスフィルタ１０５を挿入することにより、ループが不安定となり、ローパスフィルタ１０５のカットオフ周波数と次数とで決まるある周波数で、スイッチング増幅回路１０１が発振する（以下、リミットサイクル周波数と呼ぶ）。コンパレータ１０３は、正弦波の入力信号に対して周期方形波の出力信号Ｚを出力することから、スイッチング増幅回路１０１の入力と出力との関係は非線形になる。入力信号Ｘがない場合には、ドライバ１０４の出力信号Ｖは、ハイレベルとローレベルとのそれぞれがデューティ比５０％ずつの周期方形波となる。
【０００５】
このリミットサイクル周波数での発振は、スイッチング増幅回路１０１に対してディザーとして動作し、リミットサイクル周波数より十分小さい帯域において、入出力特性Ｖ／Ｘが線形となり、ダイナミックレンジの高い増幅回路を実現することができる。
【０００６】
ループフィルタ１０２、コンパレータ１０３、デジタルドライバであるドライバ１０４、およびローパスフィルタ１０５で構成されるループに記述関数法（Describing function method：  ＤＦＭ）を用いることにより、コンパレータ１０３とドライバ１０４とを併せたブロックは、出力信号Ｖの基本波成分についてゲインがＮ（Ａ）である増幅回路と考えることができる。
【０００７】
【数１】
2006191168.tif 000003
【０００８】
ここで、コンパレータ１０３の入力振幅（正弦波）をＡとし、上記ドライバ１０４の出力信号Ｖの振幅を１（波高値が正方向に＋１、負方向に−１）と仮定する。このとき、リミットサイクル周波数ωｌｉｍは次式を解くことにより、求まる。ここで、上記ローパスフィルタ１０５は、カットオフ周波数がωｆｉｌである１次のローパスフィルタがｎ個直列に接続された構成であると仮定する。ループフィルタ１０２、コンパレータ１０３、ドライバ１０４、およびローパスフィルタ１０５で構成されるループの開ループ伝達関数をＪ（ｓ）とし、ＬＯＯＰ（ｊｗ）＝Ｊ（ｊω）＋１とおくと、リミットサイクルが発生する条件は、
【０００９】
【数２】
2006191168.tif 000004
【００１０】
となる。上記ＬＯＯＰ（ｊｗ）の虚数部＝０であるから、次式、
【００１１】
【数３】
2006191168.tif 000005
【００１２】
が得られる（ａｔａｎＸ≡ｔａｎ−１Ｘ）。つまり、リミットサイクル周波数は、ローパスフィルタ１０５のカットオフ周波数ωｆｉｌ／２πと、次数ｎと、積分器１０２ｂの帯域ωｉｎｔ２との関数として与えられる。ここで、ωｉｎｔ２≪ωｆｉｌ＜ωｌｉｍとなるように積分器１０２ｂを設計することにより、リミットサイクル周波数は近似的に次式で与えられる。
【００１３】
【数４】
2006191168.tif 000006
【００１４】
つまり、リミットサイクル周波数はローパスフィルタ１０５のカットオフ周波数ωｆｉｌ／２πと次数ｎとのみで決まるようにできる。また、コンパレータ１０３の入力端子における正弦波の振幅（リミットサイクル振幅）は次式で与えられる。
【００１５】
【数５】
2006191168.tif 000007
【００１６】
従って、リミットサイクル振幅Ａｌｉｍは積分器１０２ａの帯域ωｉｎｔ１に依存する値となる。
【特許文献１】欧州特許出願公開第１，２２９，６４１号明細書（２００２年８月７日公開）
【特許文献２】米国特許第５，３９６，２４４号明細書（１９９５年３月７日公開）
【非特許文献１】IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 38, NO.1, JANUARY 2003, “Highly Efficient xDSL Line Drivers in 0.35um CMOS using a Self-Oscillating Power Amplifier”
【非特許文献２】”Design of a Low-Distortion 22-kHz Fifth-Order Bessel Filter”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 28, NO. 12, DEC. 1993
【非特許文献３】”A 10.7-MHz 68-dB SNR CMOS Continuous-Time Filter with On-Chip Automatic Tuning”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL 27, NO. 12, DEC. 1992
【非特許文献４】”An Elliptic Continuous-Time CMOS Filter with On-Chip Automatic Tuning”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. SC-20, NO. 6, DEC. 1985
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献２に記載のように、スイッチング増幅回路の入力信号としてノイズシェープされた低解像度の信号を入力する場合や、帯域外にノイズやトーンが含まれる場合に、図１２のスイッチング増幅回路１０１ではフィードバックループにのみローパスフィルタが設けられているため、Ｓ／Ｎ特性が劣化してしまうという問題がある。
【００１８】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することにある。
【課題を解決するための手段】
【００１９】
本発明のスイッチング増幅回路は、上記課題を解決するために、積分器を用いたフィルタ、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記フィルタの出力端子は上記ローパスフィルタの入力端子に接続され、上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記フィルタに入力されることを特徴としている。
【００２０】
上記の発明によれば、コンパレータの入力端子と積分器を用いたフィルタの出力端子との間にローパスフィルタが配置されるので、当該ローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００２１】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００２２】
また、上記の発明によれば、ローパスフィルタから生じるノイズおよび歪の影響を緩和することができる。言い換えると、ローパスフィルタを抵抗とキャパシタとを用いて構成する場合に抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。
【００２３】
また、上記の発明によれば、抵抗とキャパシタとを用いるローパスフィルタの抵抗値およびキャパシタンスのばらつきの影響を受けてリミットサイクル周波数が大きく変化してしまうことを回避する、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うために、ローパスフィルタの抵抗を例えば抵抗とＭＯＳトランジスタのチャネル抵抗との直列接続により構成される可変抵抗に置換える場合、チャネル抵抗の抵抗値が入力信号に応じて変化して歪を発生しても、スイッチング増幅回路は上記歪を低減することが可能である。従って、従来に比べリミットサイクル周波数を自動調整しやすくなる。
【００２４】
本発明のスイッチング増幅回路は、上記課題を解決するために、積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記フィルタの出力端子は上記第１のローパスフィルタの入力端子に接続され、上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記第２のローパスフィルタは上記ドライバの出力端子から上記フィルタの入力端子へのフィードバック経路に設けられ、上記スイッチング増幅回路の入力信号と上記第２のローパスフィルタによってフィルタリングされた上記ドライバの出力信号との差が上記フィルタに入力されることを特徴としている。
【００２５】
上記の発明によれば、コンパレータの入力端子と積分器を用いたフィルタの出力端子との間に第１のローパスフィルタが配置されるので、当該第１のローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００２６】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００２７】
また、上記の発明によれば、第１のローパスフィルタから生じるノイズおよび歪の影響を緩和することができる。言い換えると、第１のローパスフィルタを抵抗とキャパシタとを用いて構成する場合に抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。
【００２８】
また、上記の発明によれば、抵抗とキャパシタとを用いる第１のローパスフィルタの抵抗値およびキャパシタンスのばらつきの影響を受けてリミットサイクル周波数が大きく変化してしまうことを回避する、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うために、第１のローパスフィルタの抵抗を例えば抵抗とＭＯＳトランジスタのチャネル抵抗との直列接続により構成される可変抵抗に置換える場合、チャネル抵抗の抵抗値が入力信号に応じて変化して歪を発生しても、スイッチング増幅回路は上記歪を低減することが可能である。従って、従来に比べリミットサイクル周波数を自動調整しやすくなる。
【００２９】
また、上記の発明によれば、ドライバの出力端子から積分器を用いたフィルタの入力端子へのフィードバック経路に第２のローパスフィルタが設けられているので、ドライバの出力信号に含まれる帯域外の信号を低減することができ、上記積分器に必要なダイナミックレンジを緩和することができる。
【００３０】
本発明のスイッチング増幅回路は、上記課題を解決するために、積分器を用いたフィルタ、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記フィルタの出力信号と上記ドライバの出力信号との差が上記ローパスフィルタに入力され、上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記ドライバの出力信号と上記スイッチング増幅回路の入力信号との差が上記フィルタに入力されることを特徴としている。
【００３１】
上記の発明によれば、コンパレータの入力端子と積分器を用いたフィルタの出力端子との間にローパスフィルタが配置されるので、当該ローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００３２】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００３３】
また、上記の発明によれば、ローパスフィルタから生じるノイズおよび歪の影響を緩和することができる。言い換えると、ローパスフィルタを抵抗とキャパシタとを用いて構成する場合に抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。
【００３４】
また、上記の発明によれば、抵抗とキャパシタとを用いるローパスフィルタの抵抗値およびキャパシタンスのばらつきの影響を受けてリミットサイクル周波数が大きく変化してしまうことを回避する、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うために、ローパスフィルタの抵抗を例えば抵抗とＭＯＳトランジスタのチャネル抵抗との直列接続により構成される可変抵抗に置換える場合、チャネル抵抗の抵抗値が入力信号に応じて変化して歪を発生しても、スイッチング増幅回路は上記歪を低減することが可能である。従って、従来に比べリミットサイクル周波数を自動調整しやすくなる。
【００３５】
また、上記の発明によれば、ドライバの出力信号を直接ローパスフィルタの入力端子に加えるダイレクトフィードバックパスが設けられるので、ある決まったリミットサイクル周波数を実現するときに従来に比べローパスフィルタのカットオフ周波数を低くできる。つまり、アンチエイリアス機能を強化することができる。また、安定したリミットサイクル振幅を実現することができる。
【００３６】
本発明のスイッチング増幅回路は、上記課題を解決するために、積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記第２のローパスフィルタは、上記ドライバの出力端子から上記フィルタの入力端子および上記第１のローパスフィルタの入力端子へのフィードバック経路に設けられ、上記フィルタの出力信号と、上記第２のローパスフィルタによってフィルタリングされた上記ドライバの出力信号との差が上記第１のローパスフィルタに入力され、上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と、上記第２のローパスフィルタによってフィルタリングされた上記ドライバの出力信号との差が上記フィルタに入力されることを特徴としている。
【００３７】
上記の発明によれば、コンパレータの入力端子と積分器を用いたフィルタの出力端子との間に第１のローパスフィルタが配置されるので、当該第１のローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００３８】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００３９】
また、上記の発明によれば、第１のローパスフィルタから生じるノイズおよび歪の影響を緩和することができる。言い換えると、第１のローパスフィルタを抵抗とキャパシタとを用いて構成する場合に抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。
【００４０】
また、上記の発明によれば、抵抗とキャパシタとを用いる第１のローパスフィルタの抵抗値およびキャパシタンスのばらつきの影響を受けてリミットサイクル周波数が大きく変化してしまうことを回避する、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うために、第１のローパスフィルタの抵抗を例えば抵抗とＭＯＳトランジスタのチャネル抵抗との直列接続により構成される可変抵抗に置換える場合、チャネル抵抗の抵抗値が入力信号に応じて変化して歪を発生しても、スイッチング増幅回路は上記歪を低減することが可能である。従って、従来に比べリミットサイクル周波数を自動調整しやすくなる。
【００４１】
また、上記の発明によれば、ドライバの出力端子から積分器を用いたフィルタの入力端子へのフィードバック経路に第２のローパスフィルタが設けられているので、ドライバの出力信号に含まれる帯域外の信号を低減することができ、上記積分器に必要なダイナミックレンジを緩和することができる。
【００４２】
また、上記の発明によれば、ドライバの出力信号を積分器を用いたフィルタを通さず第２のローパスフィルタを通して第１のローパスフィルタの入力端子に加えるダイレクトフィードバックパスが設けられるので、ある決まったリミットサイクル周波数を実現するときに従来に比べ第１のローパスフィルタのカットオフ周波数を低くできる。つまり、アンチエイリアス機能を強化することができる。また、安定したリミットサイクル振幅を実現することができる。
【００４３】
本発明のスイッチング増幅回路は、上記課題を解決するために、積分器を用いたフィルタ、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記フィルタの出力信号と上記コンパレータの出力信号との差が上記ローパスフィルタに入力され、上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記フィルタに入力されることを特徴としている。
【００４４】
上記の発明によれば、コンパレータの入力端子と積分器を用いたフィルタの出力端子との間にローパスフィルタが配置されるので、当該ローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００４５】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００４６】
また、上記の発明によれば、ローパスフィルタから生じるノイズおよび歪の影響を緩和することができる。言い換えると、ローパスフィルタを抵抗とキャパシタとを用いて構成する場合に抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。
【００４７】
また、上記の発明によれば、抵抗とキャパシタとを用いるローパスフィルタの抵抗値およびキャパシタンスのばらつきの影響を受けてリミットサイクル周波数が大きく変化してしまうことを回避する、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うために、ローパスフィルタの抵抗を抵抗と例えばＭＯＳトランジスタのチャネル抵抗との直列接続により構成される可変抵抗に置換える場合、チャネル抵抗の抵抗値が入力信号に応じて変化して歪を発生しても、スイッチング増幅回路は上記歪を低減することが可能である。従って、従来に比べリミットサイクル周波数を自動調整しやすくなる。
【００４８】
また、上記の発明によれば、フィルタの出力信号とコンパレータの出力信号との差がローパスフィルタに入力されるので、リミットサイクル周波数に対するドライバの遅延の影響は小さくなる。従って、ドライバの遅延が大きい場合およびドライバ遅延がプロセスバラツキによって変化する場合にも、安定したリミットサイクル周波数を得ることができる。
【００４９】
本発明のスイッチング増幅回路は、上記課題を解決するために、積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記第２のローパスフィルタは、上記コンパレータの出力端子から上記第１のローパスフィルタの入力端子へのフィードバック経路に設けられ、上記フィルタの出力信号と、上記第２のローパスフィルタによってフィルタリングされた上記コンパレータの出力信号との差が上記第１のローパスフィルタに入力され、上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記第１フィルタに入力されることを特徴としている。
【００５０】
上記の発明によれば、コンパレータの入力端子と積分器を用いたフィルタの出力端子との間にローパスフィルタが配置されるので、当該ローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００５１】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００５２】
また、上記の発明によれば、ローパスフィルタから生じるノイズおよび歪の影響を緩和することができる。言い換えると、ローパスフィルタを抵抗とキャパシタとを用いて構成する場合に抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。
【００５３】
また、上記の発明によれば、抵抗とキャパシタとを用いるローパスフィルタの抵抗値およびキャパシタンスのばらつきの影響を受けてリミットサイクル周波数が大きく変化してしまうことを回避する、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うために、ローパスフィルタの抵抗を例えば抵抗とＭＯＳトランジスタのチャネル抵抗との直列接続により構成される可変抵抗に置換える場合、チャネル抵抗の抵抗値が入力信号に応じて変化して歪を発生しても、スイッチング増幅回路は上記歪を低減することが可能である。従って、従来に比べリミットサイクル周波数を自動調整しやすくなる。
【００５４】
また、上記の発明によれば、フィルタの出力信号とコンパレータの出力信号との差がローパスフィルタに入力されるので、リミットサイクル周波数に対するドライバの遅延の影響は小さくなる。従って、ドライバの遅延が大きい場合およびドライバ遅延がプロセスバラツキによって変化する場合にも、安定したリミットサイクル周波数を得ることができる。
【００５５】
本発明のスイッチング増幅回路は、上記課題を解決するために、積分器を用いたフィルタ、第１のローパスフィルタ、第２のローパスフィルタ、第３のローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記第２のローパスフィルタは、上記コンパレータの出力端子から上記第１のローパスフィルタの入力端子へのフィードバック経路に設けられ、上記フィルタの出力信号と、上記第２のローパスフィルタによってフィルタリングされた上記コンパレータの出力信号との差が上記第１のローパスフィルタに入力され、上記第１のローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記第３のローパスフィルタは、上記ドライバの出力端子から上記フィルタの入力端子へのフィードバック経路に設けられ、上記スイッチング増幅回路の入力信号と、上記第３のローパスフィルタによりフィルタリングされた上記ドライバの出力信号との差が上記フィルタに入力されることを特徴としている。
【００５６】
上記の発明によれば、コンパレータの入力端子と積分器を用いたフィルタの出力端子との間にローパスフィルタが配置されるので、当該ローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００５７】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００５８】
また、上記の発明によれば、ローパスフィルタから生じるノイズおよび歪の影響を緩和することができる。言い換えると、ローパスフィルタを抵抗とキャパシタとを用いて構成する場合に抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。
【００５９】
また、上記の発明によれば、抵抗とキャパシタとを用いるローパスフィルタの抵抗値およびキャパシタンスのばらつきの影響を受けてリミットサイクル周波数が大きく変化してしまうことを回避する、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うために、ローパスフィルタの抵抗を例えば抵抗とＭＯＳトランジスタのチャネル抵抗との直列接続により構成される可変抵抗に置換える場合、チャネル抵抗の抵抗値が入力信号に応じて変化して歪を発生しても、スイッチング増幅回路は上記歪を低減することが可能である。従って、従来に比べリミットサイクル周波数を自動調整しやすくなる。
【００６０】
また、上記の発明によれば、フィルタの出力信号とコンパレータの出力信号との差がローパスフィルタに入力されるので、リミットサイクル周波数に対するドライバの遅延の影響は小さくなる。従って、ドライバの遅延が大きい場合およびドライバ遅延がプロセスバラツキによって変化する場合にも、安定したリミットサイクル周波数を得ることができる。
【００６１】
また、上記の発明によれば、ドライバの出力端子から積分器を用いたフィルタの入力端子へのフィードバック経路に第３のローパスフィルタが設けられているので、ドライバの出力信号に含まれる帯域外の信号を低減することができ、上記積分器に必要なダイナミックレンジを緩和することができる。
【００６２】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記ローパスフィルタは時間連続型ローパスフィルタであることを特徴としている。
【００６３】
上記の発明によれば、時間連続型のローパスフィルタを用いることにより、サンプリングによる折り返しおよび歪みが生じないという効果を奏する。
【００６４】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記第１のローパスフィルタは時間連続型ローパスフィルタであることを特徴としている。
【００６５】
上記の発明によれば、時間連続型ローパスフィルタを用いることにより、サンプリングによる折り返しおよび歪みが生じないという効果を奏する。
【００６６】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記第２のローパスフィルタは時間連続型ローパスフィルタであることを特徴としている。
【００６７】
上記の発明によれば、時間連続型ローパスフィルタを用いることにより、サンプリングによる折り返しおよび歪みがないという効果を奏する。
【００６８】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記第２のローパスフィルタおよび上記第３のローパスフィルタは時間連続型ローパスフィルタであることを特徴としている。
【００６９】
上記の発明によれば、時間連続型ローパスフィルタを用いることにより、サンプリングによる折り返しおよび歪みがないという効果を奏する。
【００７０】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記フィルタは、上記積分器として、１または複数の時間連続型積分器と１または複数の離散時間型積分器とを用いることを特徴としている。
【００７１】
上記の発明によれば、サンプリングによるエイリアシングの発生を回避したい箇所には時間連続型積分器を用い、その他の箇所には特性がばらつきにくい離散時間型積分器を用いることで、積分器を用いたフィルタによるＳ／Ｎの劣化や特性のばらつきを減少させることができるという効果を奏する。
【００７２】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記スイッチング増幅回路の上記入力信号は、多ビットデジタル信号をオーバサンプリングされた低ビットデジタル信号に変換する同期型デルタシグマ変調器と、上記低ビットデジタル信号をアナログ信号へ変換する手段とを備えたデジタルアナログ変換器からの出力信号であることを特徴としている。
【００７３】
上記の発明によれば、多ビットデジタル信号を同期型デルタシグマ変調器を通して低ビットデジタル信号に変換し、アナログ信号に変換してからスイッチング増幅回路に入力するシステムにおいて、スイッチング増幅回路に入力されるアナログ信号に同期型デルタシグマ変調器によりシェ−ピングされたノイズが含まれていても、その高域成分はスイッチング増幅回路内で除去されるため、良好なＳ／Ｎ特性が得られるという効果を奏する。
【００７４】
また、上記の構成により、デジタルアナログ変換器とスイッチング増幅回路間に帯域外ノイズを除去するためのフィルタを設ける必要がなく、低消費電力化、低回路面積化を実現することができる。
【００７５】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記ローパスフィルタはカットオフ周波数に関わる可変抵抗を含み、上記可変抵抗の抵抗値が制御されることを特徴としている。
【００７６】
上記の発明によれば、ローパスフィルタのカットオフ周波数に製造ばらつきがあっても、可変抵抗の抵抗値を制御することによりカットオフ周波数を所定値に調整することができるので、フィルタからドライバまでの経路とドライバからフィルタへのフィードバック経路とからなるループのリミットサイクル周波数を一定にすることができるという効果を奏する。
【００７７】
また、スイッチング増幅回路の入力信号振幅に応じて、ローパスフィルタのカットオフ周波数を制御することにより、入力信号に応じてスイッチング増幅回路のダイナミックレンジ、平均スイッチング回数を制御することができる。
【００７８】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記第１のローパスフィルタはカットオフ周波数に関わる可変抵抗を含み、上記可変抵抗の抵抗値が制御されることを特徴としている。
【００７９】
上記の発明によれば、第１のローパスフィルタのカットオフ周波数に製造ばらつきがあっても、可変抵抗の抵抗値を制御することによりカットオフ周波数を所定値に調整することができるので、フィルタからドライバまでの経路とドライバからフィルタへのフィードバック経路とからなるループのリミットサイクル周波数を一定にすることができるという効果を奏する。
【００８０】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記第２のローパスフィルタは、１または複数のインダクタと１または複数のキャパシタとを用いて構成されており、上記第２のローパスフィルタの出力端子から負荷を駆動することを特徴としている。
【００８１】
上記の発明によれば、第１のローパスフィルタを設けたことでフィードバックループ内に設けることが可能となったＬＣローパスフィルタの出力端子から負荷を駆動する。従って、従来フィードバックループ外にのみ配置可能であったＬＣローパスフィルタの出力端子からの負荷駆動とは異なり、ＬＣローパスフィルタの周波数特性の影響や歪みの影響を受けないスイッチング増幅回路を実現することができるという効果を奏する。
【００８２】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記第３のローパスフィルタは、１または複数のインダクタと１または複数のキャパシタとを用いて構成されており、上記第３のローパスフィルタの出力端子から負荷を駆動することを特徴としている。
【００８３】
上記の発明によれば、第１のローパスフィルタを設けたことでフィードバックループ内に設けることが可能となったＬＣローパスフィルタの出力端子から負荷を駆動する。従って、従来フィードバックループ外にのみ配置可能であったＬＣローパスフィルタの出力端子からの負荷駆動とは異なり、ＬＣローパスフィルタの周波数特性の影響や歪みの影響を受けないスイッチング増幅回路を実現することができるという効果を奏する。
【００８４】
本発明のスイッチング増幅回路は、上記課題を解決するために、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記ローパスフィルタに入力されることを特徴としている。
【００８５】
上記の発明によれば、コンパレータの入力端子の前に、ローパスフィルタ、コンパレータ、および、ドライバからなるループのリミットサイクル周波数を決めるローパスフィルタが配置されるので、当該ローパスフィルタはスイッチング増幅回路の入力信号に対してアンチエイリアスフィルタとして動作する。従って、スイッチング増幅回路の入力信号の帯域外ノイズを除去することができる。例えばノイズシェープされた低ビットの信号がデジタル−アナログ変換器を通して直接スイッチング増幅回路に入力される場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタによって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【００８６】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【００８７】
また、上記の発明によれば、ローパスフィルタは、スイッチング増幅回路の入力信号のフィルタリングとフィードバック信号のフィルタリングとの両方を行うので、回路面積の削減および抵抗素子によるノイズの削減を図ることができる。
【００８８】
本発明のスイッチング増幅回路は、上記課題を解決するために、上記ローパスフィルタは３次以上の時間連続型ローパスフィルタであることを特徴としている。
【００８９】
上記の発明によれば、３次以上の時間連続型ローパスフィルタを用いるので、アンチエイリアスフィルタとしての機能が十分強化されるという効果を奏する。
【発明の効果】
【００９０】
本発明のスイッチング増幅回路は、以上のように、積分器を用いたフィルタ、ローパスフィルタ、非同期型のコンパレータ、および、スイッチング増幅のドライバを備えたスイッチング増幅回路であって、上記フィルタの出力端子は上記ローパスフィルタの入力端子に接続され、上記ローパスフィルタの出力端子は上記コンパレータの入力端子に接続され、上記コンパレータの出力端子は上記ドライバの入力端子に接続され、上記スイッチング増幅回路の入力信号と上記ドライバの出力信号との差が上記フィルタに入力される。
【００９１】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００９２】
各実施の形態は、コンパレータの前にローパスフィルタを配置していることに大きな特徴がある。
（実施の形態１）
本発明の一実施の形態について図１ないし図４に基づいて説明すれば以下の通りである。
【００９３】
図１に本実施の形態に係るスイッチング増幅回路１の構成を示す。スイッチング増幅回路１は、スイッチング増幅回路１の入力信号Ｘとスイッチング増幅回路１の出力信号Ｖとの差を計算する減算器１１と、減算器１１の出力信号を積分する積分器を備えたループフィルタ１２と、ループフィルタ１２の出力信号Ｙ０と出力信号Ｖとの差を計算する減算器１３と、上記減算器１３の出力信号Ｙ１をフィルタリングするためのローパスフィルタ１４と、ローパスフィルタ１４の出力信号Ｙ２を１ビットへ変換するコンパレータ１５と、コンパレータ１５の出力信号Ｚのスイッチング増幅を行って出力信号Ｖとし、負荷へ伝達するためのデジタルドライバであるドライバ１６とを備えている。
【００９４】
また、本実施の形態では、ループフィルタ１２における積分器の次数を２次とし、２つの積分器の前段側を積分器１２ａ、後段側を積分器１２ｂとする。また、積分器１２ａの出力信号と積分器１２ｂの出力信号との和を計算する加算器１２ｃが設けられており、加算器１２ｃの出力信号がループフィルタ１２の出力信号Ｙ０となる。
【００９５】
また、ローパスフィルタ１４の次数を３次とする。さらに、コンパレータ１５は外部クロック入力を必要としない非同期型である。
【００９６】
図２に、スイッチング増幅回路１の具体的回路構成を示す。
【００９７】
同図において、伝達関数Ｈ（ｓ）のループフィルタは、複数の抵抗、キャパシタ、および、２つの演算増幅器とを備えている。すなわち、積分器１２ａは演算増幅器１２Ａに入力抵抗Ｒ１とフィードバック用のキャパシタＣ１とが接続された構成であり、積分器１２ｂは演算増幅器１２Ｂに入力抵抗Ｒ２とフィードバック用のキャパシタＣ２とが接続された構成である。入力信号Ｘが入力される入力抵抗Ｒ１と、ドライバ１６の出力信号Ｖが入力される入力抵抗Ｒ１とは別々に設けられており、これにより、減算器１１により入力信号Ｘと出力信号Ｖとの差が計算される構成となる。また、演算増幅器１２Ａの出力端子は抵抗Ｒａ１の一端に接続されており、演算増幅器１２Ｂの出力端子はゲインが−１の反転増幅器１２Ｖを介して抵抗Ｒａ２の一端に接続されている。そして、抵抗Ｒａ１の他端と抵抗Ｒａ２の他端とは互いに接続されているともに、ゲインが−１の反転増幅器１７の入力端子に接続されている。演算増幅器１２Ａの出力信号が抵抗Ｒａ１を介して、また、演算増幅器１２Ｂの出力信号が反転増幅器１２Ｖおよび抵抗Ｒａ２を介して反転増幅器１７の入力端子に入力されることで、加算器１２ｃにより積分器１２ａの出力信号と積分器１２ｂの出力信号との和が計算される構成となる。
【００９８】
一方、伝達関数ＬＰＦ（ｓ）のローパスフィルタ１４は１次のアクティブフィルタを３段直列に接続した構成である。図２に示すローパスフィルタＬＰＦ２（ｓ）およびＬＰＦ３（ｓ）の構成はＬＰＦ１（ｓ）と同じである。ここで、上記アクティブフィルタは複数の抵抗、キャパシタおよび１つの演算増幅器から構成される。すなわち、上記アクティブフィルタは、演算増幅器１４Ａに入力抵抗Ｒ４とフィードバック用の抵抗ＲＬＰ１およびキャパシタＣＬＰ１とが接続された構成である。入力抵抗Ｒ４には反転増幅器１７の出力信号が入力され、ドライバ１６の出力信号Ｖは入力抵抗Ｒ３を介して演算増幅器１４Ａにフィードバックされるようになっており、これが減算器１３によりループフィルタ１２の出力信号Ｙ０とドライバ１６の出力信号Ｖとの差を計算する構成となる。
【００９９】
本実施の形態では、図１２のようにローパスフィルタ１０５をドライバ１０４からループフィルタ１０２へのフィードバック経路に設けるのではなく、ローパスフィルタ１４をループフィルタ１２とコンパレータ１５との間に設けている。このようにしても、ループフィルタ１２、ローパスフィルタ１４、コンパレータ１５、および、ドライバ１６からなるループの開ループ伝達関数は、図１２と同様の考え方で記述することができ、同様にリミットサイクルを発生させることができる。そして、本実施の形態では、このリミットサイクルに対する改善がなされる。以下にその説明を行う。
【０１００】
図２のループフィルタ１２を構成する抵抗およびキャパシタの値を適当に選ぶことにより、図１における出力信号Ｖからローパスフィルタ１４の入力端子における信号Ｙ１へのループ伝達関数を次式で与えることができる。
【０１０１】
【数６】
2006191168.tif 000008
【０１０２】
また、図２の３段構成のローパスフィルタ１４の伝達特性は次式で与えられる。ただし、ＬＰＦ１（ｓ）〜ＬＰＦ３（ｓ）のカットオフ周波数を全て同じと仮定した。
【０１０３】
【数７】
2006191168.tif 000009
【０１０４】
従って、リミットサイクル周波数およびリミットサイクル振幅は次式を解くことにより得られる。
【０１０５】
【数８】
2006191168.tif 000010
【０１０６】
Ｎ（Ａ）は前述の式（１）で与えられる。式（８）の虚部を考えることにより、次式を得る。
【０１０７】
【数９】
2006191168.tif 000011
【０１０８】
ここで、次の２式を満たすように設計することにより、積分器１２ａ・１２ｂの特性ばらつきがリミットサイクル周波数に与える影響を小さくすることができる。
【０１０９】
【数１０】
2006191168.tif 000012
【０１１０】
この結果、リミットサイクル周波数は、次式のようにローパスフィルタ１４のカットオフ周波数だけに依存する式となる。
【０１１１】
【数１１】
2006191168.tif 000013
【０１１２】
従来構成の場合の式（４）と式（１１）とを比べると分かるように、同じ次数、同じカットオフ周波数のローパスフィルタを用いる場合、従来構成の場合、リミットサイクル周波数は近似的にωｌｉｍ１＝ωｆｉｌ・ｔａｎ（π／６）となるが、図１の構成の場合、ωｌｉｍ２＝ωｆｉｌ・ｔａｎ（π／３）となり、従来と比べて３倍高いリミットサイクル周波数を得る。つまり、同じリミット周波数を実現する場合、ローパスフィルタ１４のカットオフ周波数を低くすることができる。また、リミットサイクル振幅は次式で与えられる。
【０１１３】
【数１２】
2006191168.tif 000014
【０１１４】
上記式は、最右辺への近似により、積分器１２ａ・１２ｂの特性に依存しない式となる。従来に比べて安定したリミットサイクル振幅を得ることができる。
【０１１５】
ここで、従来のスイッチング増幅回路に生じる問題点を列挙する。
【０１１６】
（１）特許文献２に記載のように、スイッチング増幅回路の入力信号としてノイズシェープされた低解像度の信号を入力する場合や、帯域外にノイズやトーンが含まれる場合に、図１２のスイッチング増幅回路１０１ではフィードバックループにのみローパスフィルタが設けられているため、Ｓ／Ｎ特性が劣化してしまうという問題がある。
【０１１７】
（２）また、図１２のスイッチング増幅回路１０１では、高Ｓ／Ｎを実現するために、ローパスフィルタ１０５の抵抗によるノイズを低減する、つまり抵抗値を小さくする必要がある。ローパスフィルタ１０５のカットオフ周波数はリミットサイクル周波数により決まっているため、抵抗値を小さくする分、容量値を大きくする必要があり、ローパスフィルタ１０５の回路面積が増大するという問題が生じる。これは、集積回路では抵抗は比較的小面積で高抵抗を実現できるが、高容量を実現する場合には、大面積を要するからである。
【０１１８】
（３）また、ローパスフィルタ１０５を構成する回路素子（抵抗、キャパシタ、トランジスタ）の特性がばらつくことにより、リミットサイクル周波数もばらついてしまう。リミットサイクル周波数がばらつくと、スイッチング増幅回路１０１のドライバの平均スイッチング回数がばらつくため、電力効率がばらつくことになる。また、大振幅入力の場合の歪特性は劣化する。リミットサイクル周波数を一定にするためには、ローパスフィルタ１０５の時定数を一定に保つ必要がある。ローパスフィルタ１０５を構成する抵抗を抵抗とトランジスタとの直列接続で実現し、トランジスタのゲート電位を制御することにより、抵抗値を可変にすることができ、フィルタの時定数の補正を行うことができる。しかし、図１２のスイッチング増幅回路１０１では、ローパスフィルタ１０５はフィードバックパスに配置されているため、ローパスフィルタ１０５で生じた歪は、直接出力端子Ｖに現れるため、歪性能が極端に劣化するという課題が生じる。
【０１１９】
（４）また、図１２のスイッチング増幅回路１０１においてループフィルタ１０２の次数を上げる場合、ループフィルタ１０２は時間連続型積分器で実現するため、抵抗値および容量値のばらつきにより、フィルタ特性が大きく変化してしまい、結局、スイッチング増幅回路１０１の歪特性、リミットサイクル周波数も大きく変化してしまい、特性の安定した回路の実現が困難であるという課題がある。ループフィルタ１０２を集積回路で実現する場合、抵抗値および容量値の絶対値はそれぞれ約±２０％変動するからである。
【０１２０】
（５）さらに、図１２のスイッチング増幅回路１０１において、ローパスフィルタ１０５のカットオフ周波数が高い場合に、ドライバ１０４の遅延のリミットサイクル周波数への影響が大きくなるという課題がある。
【０１２１】
図２の構成では、出力信号Ｖに現れるローパスフィルタ１４に起因するノイズ・歪成分は、ローパスフィルタ１４（ＬＰＦ１〜ＬＰＦ３）で用いる抵抗Ｒ３・Ｒ４・ＲＬＰ１のノイズ・演算増幅器のノイズ・歪の実効振幅にループフィルタ１２の逆特性１／Ｈ（ｓ）の絶対値を掛けたものであり、ループフィルタ１２は所望帯域で大きなゲインを有するため、ローパスフィルタ１４に起因するノイズ・歪を従来に比べ小さくすることができる。つまり、同じノイズ性能を達成するために、従来に比べて抵抗Ｒ３・Ｒ４・ＲＬＰ１の抵抗値を大きくすることができる。従って、キャパシタＣＬＰ１の容量値を小さくすることができ、回路面積を小さくすることができる。また、ローパスフィルタ１４で用いる演算増幅器１４Ａの歪が大きくてもよいため、シンプルな演算増幅器を用いることができ、設計時間を短縮することができる。
【０１２２】
また、上述のようにリミットサイクル周波数はローパスフィルタ１４のカットオフ周波数に依存するが、ローパスフィルタ１４を集積回路で実現する場合、抵抗値および容量値のばらつきの影響を受け、リミットサイクル周波数が大きく変化してしまう。これを回避するため、ローパスフィルタ１４の抵抗を抵抗とＭＯＳＦＥＴのチャネル抵抗との直列接続に置換え、当該チャネル抵抗を変更することでばらつき補正が可能である。このとき、チャネル抵抗は入力信号に応じて抵抗値が変化し、歪を発生するが、上述したように、ローパスフィルタ１４が発生する歪を低減することが可能である。従って、図１に示す回路は従来に比べリミットサイクル周波数を自動調整しやすい回路と考えることができる。
【０１２３】
以上をまとめると以下の通りである。
【０１２４】
コンパレータ１５の入力端子とループフィルタ１２の出力端子との間にローパスフィルタ１４を配置することにより、ローパスフィルタ１４は、スイッチング増幅回路１の入力信号Ｘに対してアンチエイリアスフィルタとして動作する。従って、入力信号Ｘの帯域外ノイズを除去することができる。特許文献２に記載されているようにノイズシェープされた低ビットの出力をデジタル−アナログ変換器を通して直接図１のスイッチング増幅回路１に入力する場合、シェーピングされた帯域外の量子化ノイズも同時に入力されるが、上記ローパスフィルタ１４によって上記帯域外の量子化ノイズも減衰させることができるため、より高い性能を得ることができる。
【０１２５】
以上により、Ｓ／Ｎ特性のよいスイッチング増幅回路を実現することができる。
【０１２６】
図３および図４にシミュレーション結果を示す。図３は、図１において、５次の同期型デルタシグマ変調器によりノイズシェーピングした１ビット信号をゼロオーダホールドして入力したときの出力信号Ｖのスペクトルのシミュレーション結果である。帯域内の希望信号は−６０ｄＢＦＳの正弦波であり、１ビット信号の出力周期は５．６ＭＨｚである。一方、図４は、図１２において、５次の同期型デルタシグマ変調器によりノイズシェーピングした１ビット信号をゼロオーダホールドして入力ときの出力信号Ｖのスペクトルのシミュレーション結果である。帯域内の希望信号は−６０ｄＢＦＳの正弦波であり、１ビット信号の出力周期は５．６ＭＨｚである。
【０１２７】
上記２つのシミュレーションでは、各ブロックの回路パラメータは同一のものを使った。つまり、ローパスフィルタの配置のみが異なるが、他のパラメータは全く同一である。図３および４において、実線、破線、一点鎖線はそれぞれ出力信号Ｖのスペクトル、出力ノイズのゼロ周波数からの累積和、希望信号と上記出力ノイズの累積和との比を表す。図３の結果では、音声帯域（０〜２０ｋＨｚ）におけるＳＮＤＲ（Signal to Noise + Distortion Ratio）＝５０．５ｄＢであるが、図４の結果では、ＳＮＤＲ＝１６．８９ｄＢである。図３と図４との比較から、ローパスフィルタはコンパレータ前に配置する方が低域のノイズが少なく、特性がよいことが分かる。
【０１２８】
また、本実施の形態では、前述のように、ローパスフィルタ１４から生じるノイズ、歪の影響を緩和することができる。言い換えると、ローパスフィルタ１４の抵抗の値を大きくすることができるため、回路面積の削減を行うことができる。また、上述のように、ローパスフィルタ１４の抵抗値および容量値のばらつきのチューニングが行いやすくなる。
【０１２９】
また、本実施の形態では、出力信号Ｖを直接ローパスフィルタ１４の入力端子に加えるダイレクトパスを設けることにより、ある決まったリミットサイクル周波数を実現するときに従来に比べローパスフィルタのカットオフ周波数を低くできる。つまり、アンチエイリアス機能を強化することができる。また、安定したリミットサイクル振幅を実現することができる。
【０１３０】
図１において、上記ダイレクトパスは無くてもよい。また、図１のループフィルタ１２の具体例としてＲＣ積分器を用いたがｇｍＣ積分器でもよいし、スイッチトキャパシタ積分器（実施の形態３に詳細を示す）でもよい。また、ループフィルタ１２の構成は図２のようなｆｅｅｄｆｏｒｗａｒｄ型でもよいし、ｄｉｓｔｒｉｂｕｔｅｄ  ｆｅｅｄｂａｃｋ型でもよい（非特許文献に記載されている構成）。デルタシグマアナログデジタル変換器に採用されるループフィルタの構成は基本的に図１のループフィルタ１２にも適用可能であり、上記実施の形態はその中の一例として示したものである。図２の構成では説明の簡単化のため、シングルエンド回路構成を示したが、全差動回路も同様に容易に実現することができる。このとき、差動信号をクロスさせることによりゲインが−１である増幅器（反転増幅器）を実現することができるため、図２に示す反転増幅器１２Ｖ・１７は不要となる。また、ローパスフィルタ１４は全てコンパレータ１５の入力端子の前に配置したが、その一部をフィードバックパスに挿入してもよい（これについては実施の形態３を参照）。ローパスフィルタ１４は演算増幅器を用いるアクティブフィルタとして構成したが、パッシブフィルタとして構成してもよい。また、入力信号Ｘが小さく、大入力信号時の歪特性が問題とならない場合にはループフィルタ１２は不要である。この場合の詳細は実施の形態２に示す。
（実施の形態２）
本発明の他の実施の形態について図５に基づいて説明すれば以下の通りである。
【０１３１】
図５に、本実施の形態に係るスイッチング増幅回路２の構成を示す。スイッチング増幅回路２は、入力信号Ｘとドライバ２３の反転された出力信号ＸＦＢとを入力信号として出力信号Ｙを出力するパッシブローパスフィルタであるローパスフィルタ２１と、ローパスフィルタ２１の出力端子に入力端子が接続されて出力信号Ｚを出力するコンパレータ２２と、コンパレータ２２の出力端子に入力端子が接続されて出力信号Ｖを出力するデジタルドライバであるドライバ２３とを備えている。本実施の形態では、ローパスフィルタ２１の次数は３次とし、入力信号Ｘが入力される抵抗Ｒ１の後段側の一端とＧＮＤとの間にキャパシタＣ１が接続された構成のローパスフィルタと、抵抗Ｒ２の後段側の一端とＧＮＤとの間にキャパシタＣ２が接続された構成のローパスフィルタと、抵抗Ｒ３の後段側の一端とＧＮＤとの間にキャパシタＣ３が接続された構成のローパスフィルタとが直列に接続された構成である。
【０１３２】
ドライバ２３の出力信号Ｖはゲインが−１の反転増幅器２４によって出力信号ＸＦＢとなり、入力信号Ｘが入力される上記抵抗Ｒ１とは別に設けられたもう一つの抵抗Ｒ１に入力される。このもう一つの抵抗Ｒ１は上記キャパシタＣ１と組をなしてやはりローパスフィルタを構成しており、これにより、入力信号Ｘと出力信号ＸＦＢとの差が初段のローパスフィルタに入力されるようになっている。コンパレータ２２は外部クロックを必要としない非同期型のコンパレータである。本構成は、実施の形態１の構成において、積分器から構成されるループフィルタ１２を除いた構成に相当する。動作原理は実施の形態１で説明したのと同様であるため、詳細な説明は省略する。
【０１３３】
図５のスイッチング増幅回路２では以下の効果を有する。
【０１３４】
入力信号Ｘの入力端子とコンパレータ２２の入力端子との間にローパスフィルタ２１を配置しているため、ローパスフィルタ２１は入力信号Ｘに対してアンチエイリアスフィルタとして動作する。従って、入力信号Ｘの帯域外ノイズを除去することができる。特に、ローパスフィルタ２１として３次以上の時間連続型ローパスフィルタを用いると、アンチエイリアスフィルタとしての機能が十分強化される。
【０１３５】
特許文献２に記載されているようにノイズシェープされた低ビットのデジタル出力をデジタルアナログ変換器を通して直接図５のスイッチング増幅回路２に入力信号Ｘとして入力する場合、ローパスフィルタ２１により高域のシェーピングされたノイズを減衰させることができるため、より高い性能を得ることができる。また、入力信号Ｘのフィルタリングとフィードバック信号である出力信号ＸＦＢのフィルタリングとの両方を行うので、回路面積の削減、抵抗素子によるノイズの削減を行うことができる。
【０１３６】
図５の構成では説明の簡単化のため、シングルエンド回路構成を示したが、全差動回路も同様に容易に実現することができる。このとき、差動信号をクロスさせることによりゲインが−１である増幅器（反転増幅器）を実現することができるため、図５に示す反転増幅器２４は不要となる。また、本実施の形態ではローパスフィルタ２１を抵抗とキャパシタとにより構成されるパッシブフィルタとしたが、演算増幅器を用いるアクティブフィルタとして実現することも可能である。
（実施の形態３）
本発明の他の実施の形態について図６および図７に基づいて説明すれば以下の通りである。
【０１３７】
図６に、本実施の形態に係るスイッチング増幅回路３の構成を示す。
【０１３８】
入力信号Ｘとフィードバック信号ＸＦＢとの差を計算する減算器３１と、伝達関数がＨ１（ｓ）で表される第１のループフィルタ３２と、伝達関数がＨ２（ｚ）で表される第２のループフィルタ３３と、伝達関数がＨ３（ｓ）で表されるゼロオーダホールド回路３４と、ゼロオーダホールド回路３４の出力信号と第１のループフィルタ３２の出力信号との和を計算する加算器３５と、上記加算器３５の出力信号Ｙ１をフィルタリングするための第１ローパスフィルタ３６と、第１ローパスフィルタ３６の出力信号Ｙ２を１ビットへ変換するコンパレータ３７と、コンパレータ３７の出力信号Ｚを負荷へ伝達するためにスイッチング増幅を行うデジタルドライバであるドライバ３８と、ドライバ３８の出力信号Ｖをフィルタリングして上記減算器３１へフィードバックするための第２のローパスフィルタ３９とを備えている。また、第１のループフィルタ３２の時間連続出力信号をサンプリングするためのスイッチＳＷ１が、第２のループフィルタ３３およびゼロオーダホールド回路３４の前段側に設けられている。
【０１３９】
また、本実施の形態では、第１のループフィルタ３２の次数を１次、第２のループフィルタ３３の次数を１次、第１のローパスフィルタ３６の次数を２次、第２のローパスフィルタ３９の次数を１次とする。さらに、コンパレータ３７は外部クロック入力を必要としない非同期型である。
【０１４０】
図７に、図６のスイッチング増幅回路３の具体的回路構成を示す。
【０１４１】
図７において、第１のループフィルタ３２は複数の抵抗およびキャパシタと演算増幅回路とから構成される。すなわち、演算増幅器３２Ａに入力抵抗Ｒ１とフィードバック用のキャパシタＣ１とが接続された構成である。
【０１４２】
また、第１のループフィルタ３２の出力端子と第２のループフィルタ３３の演算増幅器３３Ａの入力端子との間にキャパシタＣ２ｓが設けられている。そして、スイッチＳＷ１は、キャパシタＣ２ｓに第１のループフィルタ３２の出力信号をサンプリングさせる期間φ１でキャパシタＣ２ｓを第１のループフィルタ３２の出力端子とグランド電位とに接続し、キャパシタＣ２ｓにサンプリングさせた信号をゼロオーダホールドさせる期間φ２でキャパシタＣ２ｓをグランド電位と演算増幅器３３Ａの反転入力端子とに接続するトグルスイッチとして設けられている。演算増幅器３３Ａにはフィードバック用のキャパシタＣ２ｆが接続されている。これにより、スイッチＳＷ１と第２のループフィルタ３３とゼロオーダホールド回路３４とが組み合わされたブロックが構成されている。
【０１４３】
また、第１のループフィルタ３２の出力端子は抵抗Ｒａ２を介して、また、演算増幅器３３Ａの出力端子は抵抗Ｒａ１を介してそれぞれ同じ箇所に接続されており、これにより加算器３５が構成されている。
【０１４４】
一方、第１および第２ローパスフィルタ３６・３９はそれぞれ抵抗とキャパシタとから構成されるパッシブフィルタである。第１のローパスフィルタ３６は、抵抗ＲＬＰ２の前段側の一端とＧＮＤとの間にキャパシタＣＬＰ１が接続され、抵抗ＲＬＰ２の後段側の一端とＧＮＤとの間にキャパシタＣＬＰ２が接続された構成である。第２のローパスフィルタ３９は、抵抗ＲＬＰ３のフィードバック先側の一端とＧＮＤとの間にキャパシタＣＬＰ３が接続された構成である。
【０１４５】
第２のループフィルタ３３のサンプリング周波数に比べ十分に低い周波数において（ω≪１／Ｔｓ）、１次の第２のループフィルタ３３の伝達特性は次式で与えられる。
【０１４６】
【数１３】
2006191168.tif 000015
【０１４７】
ここで、ａ２＝Ｃ２ｓ／Ｃ２ｆである。一方、ゼロオーダホールドの伝達特性は次式で与えられる。
【０１４８】
【数１４】
2006191168.tif 000016
【０１４９】
従って、第２のループフィルタ３３とサンプルホールド回路とをあわせた伝達特性は次式で与えられる。
【０１５０】
【数１５】
2006191168.tif 000017
【０１５１】
つまり、サンプリング周波数（１／Ｔｓ）を大きくすることにより、近似的に図７の第１、第２のループフィルタ３２・３３およびゼロオーダホールド回路３４は、図１のループフィルタ１２と同等の伝達特性を示すことが分かる。動作原理は図１のスイッチング増幅回路１と同様であるため、詳細な説明は省略する。
【０１５２】
図６および図７に示す回路は、実施の形態１の構成に比べ、さらに下記効果を有する。
【０１５３】
大きい入力信号Ｘが入力される場合、通常、出力信号Ｖに歪が生じる。この歪を低減するためには図１のループフィルタ１２の次数を大きくし、所望帯域でループフィルタ１２のゲインを大きくする必要がある。しかしながら、ループフィルタ１２を時間連続型（伝達特性がｓで表される）積分器を用いて構成する場合、集積化により抵抗値および容量値がばらつくため、特性劣化が生じる。一方、離散時間型（伝達特性がｚで表される）積分器の場合、積分器の特性は容量比ａ２とサンプリング時間とで決まるため、集積化しても特性がばらつくことはない。従って、図７の構成を用いることにより、ばらつきの影響を受けにくい、高次のループフィルタを容易に実現できる。
【０１５４】
ここで、出力信号Ｖは高い周波数の成分も持った時間連続信号であり、サンプリング動作によるエイリアシングを回避するため、第１のループフィルタ３２は時間連続型積分器を用いて構成する方が好ましい。また、第１のループフィルタ３２を２次以上にする場合、特性ばらつきの影響を受けるため、第１のループフィルタ３２の次数は１次（積分器１個）であることが好ましい。また、第１のループフィルタ３２の抵抗値および容量値のばらつきは出力信号Ｖが接続された端子（入力信号Ｘが接続された端子）から出力信号Ｙ１までの伝達関数（ループゲイン）の周波数特性に影響を与えないため、図７のスイッチング増幅回路３は第１のループフィルタ３２の抵抗値および容量値のばらつきの影響を受けにくい。
【０１５５】
上述のように、ループフィルタ全体を、１または複数の時間連続型積分器と１または複数の離散時間型積分器とを用いて構成するとよい。サンプリングによるエイリアシングの発生を回避したい箇所には時間連続型積分器を用い、その他の箇所には特性がばらつきにくい離散時間型積分器を用いることで、ループフィルタによるＳ／Ｎの劣化や特性のばらつきを減少させることができる。
【０１５６】
出力信号Ｖは、リミットサイクル周波数近辺に大きなパワーを有する。また、ドライバ３８の電源、ドライバ３８自身が生じる高周波ノイズを多く含む。従って、フィードバックパスにローパスフィルタを配置せず、実施の形態１のようにコンパレータ３６の直前にのみローパスフィルタを配置する場合には、第２のループフィルタ３３のサンプリング動作によって上記ノイズ成分等がエイリアシングにより帯域内に折り返し、特性を劣化させる可能性がある。従って、図７のようにループフィルタ中にスイッチトキャパシタ回路を配置する場合には、ローパスフィルタを、コンパレータ３６の入力前とフィードバックパスとに分割して配置する方が好ましい。
【０１５７】
図７の構成では説明の簡単化のため、シングルエンド回路構成を示したが、全差動回路も同様に容易に実現することができる。また、本実施例ではローパスフィルタ３６を抵抗とキャパシタとにより構成されるパッシブフィルタとしたが、演算増幅器を用いるアクティブフィルタとして実現することも可能である。また、本実施の形態では、実施の形態１に示したようなダイレクトフィードバックパスを設けていないが、実施の形態１と同様に出力信号ＸＦＢから出力信号Ｙ１へのフィードバックパスを設けることにより、実施の形態１に示したのと同様の効果を得ることができる。
（実施の形態４）
本発明の他の実施の形態について図８および図９に基づいて説明すれば以下の通りである。
【０１５８】
実施の形態１において、リミットサイクル周波数は性能に大きく依存することを述べた。また、リミットサイクル周波数はローパスフィルタのカットオフ周波数および次数に依存することを述べた。実施の形態１のリミットサイクル周波数がプロセスばらつきの影響を受けにくくする、または、リミットサイクル周波数を入力信号振幅等に応じて変化させ、ダイナミックレンジとスイッチング周波数とのトレードオフの最適化を行うためには、ローパスフィルタのカットオフ周波数を自動調整する必要がある。
【０１５９】
図８は図２の１次のローパスフィルタＬＰＦ１（ＬＰＦ２、ＬＰＦ３も同様）の抵抗値を可変とする構成であり、２つのＮチャネル型ＭＯＳＦＥＴ：Ｍ１・Ｍ２のゲート電圧を変化させることにより、ローパスフィルタＬＰＦのカットオフ周波数を変更できる。
【０１６０】
ＭＯＳＦＥＴ：Ｍ１は、抵抗ＲＬＰ１と抵抗ＲＬＰ２との接続点である端子ＶＸと、キャパシタＣＬＰ１と演算増幅器１４Ａの反転入力端子との接続点である端子ＶＩＴとの間に挿入されている。ただし、抵抗ＲＬＰ１は図２の抵抗Ｒ４に相当しており、抵抗ＲＬＰ２は図２の抵抗ＲＬＰ１に相当している。ＭＯＳＦＥＴ：Ｍ１のゲート電圧である制御電圧ＶＣＴＬ１の電圧値を大きくすることにより、ＭＯＳＦＥＴ：Ｍ１のソース・ドレイン間の抵抗値（チャネル抵抗）を下げることができる。当該チャネル抵抗は可変抵抗となる。
【０１６１】
一方、ＭＯＳＦＥＴ：Ｍ２は、端子ＶＸとある基準電圧（ここではグランド電位）の箇所との間に挿入されている。ＭＯＳＦＥＴ：Ｍ２のゲート電圧である制御電圧ＶＣＴＬ２の電圧値を大きくすることにより、ＭＯＳＦＥＴ：Ｍ２のソース・ドレイン間の抵抗値（チャネル抵抗）を下げることができ、間接的に端子ＶＸと端子ＶＩＴとの間の抵抗値を増加させることができる。当該チャネル抵抗は可変抵抗となる。
【０１６２】
このように、ＭＯＳＦＥＴ：Ｍ１・Ｍ２を用いて抵抗値を可変とすることにより、端子ＶＸの電圧変化を図８のローパスフィルタの入出力信号振幅に比べて小さくすることができ、低歪化を行うことができる。
【０１６３】
図８のローパスフィルタの伝達特性は次式で与えられる。
【０１６４】
【数１６】
2006191168.tif 000018
【０１６５】
ここで、Ｒｅｑ１とＲｅｑ２とはそれぞれＭＯＳＦＥＴ：Ｍ１・Ｍ２のドレインソース間の抵抗値（チャネル抵抗値）であるとする。従って、制御電圧ＶＣＴＬ１および制御電圧ＶＣＴＬ２を変化させることにより、ローパスフィルタＬＰＦの時定数をＣＬＰ１・ＲＬＰ２から∞まで変更することができる。
【０１６６】
次に、図９に制御電圧ＶＣＴＬ１および制御電圧ＶＣＴＬ２を発生させる回路の一例を示す。図９の制御電圧生成回路は、ある基準となるクロックで動作するスイッチとキャパシタとから構成されるスイッチトキャパシタ抵抗Ｒ_ＳＣＲＥＦと、図８のＭＯＳＦＥＴ：Ｍ１・Ｍ２とそれぞれ同じサイズの２つのＭＯＳＦＥＴ：Ｍ１Ｄ・Ｍ２Ｄと、抵抗Ｒ１と、キャパシタＣｉｎｔ１と演算増幅器とから構成される積分器と、上記積分器出力の高周波を除去するための抵抗ＲＬＰとキャパシタＣＬＰとからなるローパスフィルタＬＰＦＲＣ（ｓ）と、上記ローパスフィルタＬＰＦＲＣ（ｓ）の出力をバッファリングするためのバッファ回路と、上記バッファ回路の出力をある基準電圧に対して反転するための反転増幅回路ＡＭＰＩＮＶと、上記基準電圧を生成するための電圧発生回路ＢＩＡＳＧＥＮとから構成される。また、上記バッファ回路の出力および反転増幅回路の出力はそれぞれＭＯＳＦＥＴ：Ｍ１Ｄ・Ｍ２Ｄのゲート端子に接続されるとともに、制御電圧ＶＣＴＬ１および制御電圧ＶＣＴＬ２を生成する。
【０１６７】
図９の回路動作の詳細は、例えば非特許文献２や非特許文献３を参照すれば容易に理解できるため説明を省略する。
【０１６８】
以上のようなフィードバックループを用いた自動制御回路を実施の形態１〜３に示したスイッチング増幅回路に適用することにより、安定したリミットサイクル周波数が得られ、特性へのプロセスバラツキの影響を低減することが可能となる。
【０１６９】
また、図８のようなカットオフ周波数可変のローパスフィルタと、非特許文献４に示されるようなＰＬＬ回路による自動調整手法を用いてリミットサイクル周波数を外部クロックの周波数に自動的に合わす回路も容易に実現できる。
（実施の形態５）
本発明の他の実施の形態について図１０および図１１に基づいて説明すれば以下の通りである。図１０および図１１の構成は基本的に図１の構成と同じである。異なる点を以下に説明する。
【０１７０】
図１０に、本実施の形態に係るスイッチング増幅回路４の構成を示す。
【０１７１】
図１０では、ローパスフィルタ１４の入力信号Ｙ１として、ループフィルタ１２の出力信号Ｙ０とコンパレータ１５の出力信号Ｙ３との差を入力する構成である。このとき、式（６）に対応するループ伝達特性は次式で与えられる。
【０１７２】
【数１７】
2006191168.tif 000019
【０１７３】
ここで、τｄはドライバ１６の遅延を表す。式（９）に対応する式は次式で与えられる。
【０１７４】
【数１８】
2006191168.tif 000020
【０１７５】
実施の形態１と同様に式（１０）を仮定することにより、リミットサイクル周波数は式（１１）で与えられる。
【０１７６】
従って、図１０の構成では、リミットサイクル周波数に対するドライバ１６の遅延の影響は小さくなる。従って、ドライバの遅延が大きい場合およびドライバ遅延がプロセスバラツキによって変化する場合にも、安定したリミットサイクル周波数を得ることができる。これは、実施の形態１に記載した従来技術の課題（５）を解決していることを意味している。
【０１７７】
また、図１０の構成において、コンパレータ１５の出力端子からローパスフィルタ１４の入力端子へのフィードバック経路にローパスフィルタを設けてもよい。このとき、ローパスフィルタ１４は第１のローパスフィルタであり、上記フィードバック経路に設けたローパスフィルタは第２のローパスフィルタである。
【０１７８】
また、さらに上記構成において、ドライバ１６の出力端子からループフィルタ１２の入力端子へのフィードバック経路にローパスフィルタを設けてもよい。このとき、当該ローパスフィルタは第３のローパスフィルタである。これによれば、第３のローパスフィルタは出力信号Ｖに対してローパスフィルタとして機能するので、ドライバ１６からループフィルタ１２にフィードバックされる信号Ｖの高周波成分を低減することができ、ループフィルタ１２に要求されるダイナミックレンジを緩和することができる。
【０１７９】
さらに、図１１は図１の構成に比べ、さらにドライバ１６の出力端子と出力信号Ｖが出力される端子との間に、インダクタとキャパシタとにより構成されるローパスフィルタＬＰＦ_ＬＣ（ｓ）が追加された構成である。ローパスフィルタ１４は第１のローパスフィルタであり、ローパスフィルタＬＰＦ_ＬＣ（ｓ）は第２のローパスフィルタである。ただし、このローパスフィルタＬＰＦ_ＬＣ（ｓ）の出力端子から負荷を駆動する。
【０１８０】
実施の形態１と同様に考えると、リミットサイクル周波数は、ローパスフィルタＬＰＦ（ｓ）とＬＰＦ_ＬＣ（ｓ）との特性によって決まる。デジタルオーディオ用ＣＬＡＳＳ−Ｄアンプ等では、電力効率を劣化させずに音声帯域外のノイズを除去するために、ＬＣローパスフィルタがよく用いられるが、ＬＣフィルタはフィードバックループの外に配置される。これは、カットオフ周波数が低いローパスフィルタをフィードバックループ内に配置すると回路が発振し、所望の特性を得ることができないからである。本実施の形態のスイッチング増幅回路５ではＬＰＦ_ＬＣ（ｓ）をループ内に含めることができるため、ＬＣフィルタの周波数特性の影響やＬＣフィルタの歪の影響を受けないスイッチング増幅回路を実現することができる。なお、上記インダクタとキャパシタとは、それぞれ１または複数あってよい。
【０１８１】
また、ローパスフィルタＬＰＦ_ＬＣ（ｓ）はドライバ１６の出力信号に対してローパスフィルタとして機能するので、ドライバ１６からループフィルタ１２およびローパスフィルタ１４にフィードバックされる信号の高周波成分を低減することができ、ループフィルタ１２に要求されるダイナミックレンジを緩和することができる。
【０１８２】
以上、各実施の形態について述べた。上記各実施の形態において、各ローパスフィルタは時間連続型ローパスフィルタであることが望ましい。時間連続型ローパスフィルタを用いることにより、離散時間型ローパスフィルタを用いる場合と異なり、サンプリングによる歪みが生じない。
【０１８３】
また、各スイッチング増幅回路の入力信号Ｘの例としては、多ビットデジタル信号をオーバサンプリングされた低ビットデジタル信号に変換する同期型デルタシグマ変調器と、上記低ビットデジタル信号をアナログ信号へ変換する手段とを備えたデジタルアナログ変換器からの出力信号とすることが挙げられる。これによれば、同期型デルタシグマ変調器の出力ビット数は１よりも大きいため、上記変調器によりシェーピングされた上記出力信号に含まれる量子化ノイズの高域成分は、出力ビット数を１ビットとする場合よりも、小さく抑えることができる。従って、多ビットデジタル信号を同期型デルタシグマ変調器を通して低ビットデジタル信号に変換し、アナログ信号に変換してからスイッチング増幅回路に入力するシステムにおいて、スイッチング増幅回路に入力されるアナログ信号に同期型デルタシグマ変調器によりシェ−ピングされた量子化ノイズが含まれていても、上記量子化ノイズの高域成分を小さく抑えることができるため、その高域成分はスイッチング増幅回路内でさらに低減され、良好なＳ／Ｎ特性が得られる。
【０１８４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１８５】
本発明は、デジタルオーディオアンプに好適に使用することができる。
【図面の簡単な説明】
【０１８６】
【図１】本発明の第１の実施形態を示すものであり、スイッチング増幅回路の構成を示すブロック図である。
【図２】図１のスイッチング増幅回路の詳細な構成を示すブロック図である。
【図３】図１のスイッチング増幅回路の特性を示すグラフである。
【図４】従来のスイッチング増幅回路の特性を示すグラフである。
【図５】本発明の第２の実施形態を示すものであり、スイッチング増幅回路の構成を示すブロック図である。
【図６】本発明の第３の実施形態を示すものであり、スイッチング増幅回路の構成を示すブロック図である。
【図７】図６のスイッチング増幅回路の詳細な構成を示すブロック図である。
【図８】本発明の第４の実施形態を示すものであり、スイッチング増幅回路に設けられるローパスフィルタの構成を示す回路図である。
【図９】図８のローパスフィルタのＭＯＳＦＥＴに供給する制御電圧を発生させる構成を示す回路図である。
【図１０】本発明の第５の実施形態を示すものであり、スイッチング増幅回路の第１の構成を示すブロック図である。
【図１１】本発明の第５の実施形態を示すものであり、スイッチング増幅回路の第２の構成を示すブロック図である。
【図１２】従来技術を示すものであり、スイッチング増幅回路の構成を示すブロック図である。
【符号の説明】
【０１８７】
１〜５        スイッチング増幅回路
１２          ループフィルタ（積分器を用いたフィルタ）
１２ａ、１２ｂ      積分器
１４、２１          ローパスフィルタ
１５、２２、３７    コンパレータ
１６、２３、３８    ドライバ
３６          ローパスフィルタ（第１のローパスフィルタ）
３９          ローパスフィルタ（第２のローパスフィルタ）
Ｘ            入力信号
Ｖ            出力信号
Ｌ１          インダクタ
Ｃ１          キャパシタ
【図１】
2006191168.tif 000021
【図２】
2006191168.tif 000022
【図３】
2006191168.tif 000023
【図４】
2006191168.tif 000024
【図５】
2006191168.tif 000025
【図６】
2006191168.tif 000026
【図７】
2006191168.tif 000027
【図８】
2006191168.tif 000028
【図９】
2006191168.tif 000029
【図１０】
2006191168.tif 000030
【図１１】
2006191168.tif 000031
【図１２】
2006191168.tif 000032