(57)【要約】【課題】画素内アンプを備えた撮像装置において、暗電流起因以外のＯＰＢ段差を低減することができるようにする。【解決手段】光電変換素子が設けられる電荷生成部にＰウェルを形成しない部分を持たせ、そのエッジ位置が領域ごとに異なるものとする。特に、領域の区別なく同一条件とした場合のＯＰＢ段差が比較的小さい場合には調整感度を小さくする必要があるので、転送ゲート３４Ｇ下でのエッジ位置を有効画素とＯＰＢ画素とで異なるものとするのがよい。【選択図】図７
2006147816.tif 000002
【特許請求の範囲】
【請求項１】
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を生成して出力する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された物理量分布検知のための装置であって、
有効な情報を取り込むための前記単位構成要素を有してなる有効領域と、前記単位信号の取得に関わる基準レベルを取り込むための前記単位構成要素を有してなる基準領域とが設けられており、
前記有効領域と前記基準領域の各単位構成要素は、前記有効領域の単位構成要素を構成する各種部材に対する所定の操作と、前記基準領域の単位構成要素を構成する各種部材に対する所定の操作とが、異なるものとされている
ことを特徴とする物理量分布検知装置。
【請求項２】
前記有効領域と前記基準領域のそれぞれの前記単位信号生成部を構成する各種部材に対する所定の操作が異なるものとされている
ことを特徴とする請求項１に記載の物理量分布検知装置。
【請求項３】
前記単位信号生成部は信号処理用の半導体素子を有して構成されており、
前記有効領域と前記基準領域の各単位構成要素において、それぞれの前記半導体素子のゲート長とゲート幅の少なくとも一方が、領域ごとに異なるものとされている
ことを特徴とする請求項２に記載の物理量分布検知装置。
【請求項４】
前記単位信号生成部は、前記検知部で検知した物理量の変化を表わす信号電荷を当該単位信号生成部に転送する転送用の前記半導体素子を有し、
前記有効領域と前記基準領域の各単位構成要素において、それぞれの前記転送用の半導体素子のゲート長とゲート幅の少なくとも一方が、領域ごとに異なるものとされている
ことを特徴とする請求項３に記載の物理量分布検知装置。
【請求項５】
前記単位信号生成部は信号処理用の半導体素子を有して構成されており、
前記有効領域と前記基準領域の各単位構成要素において、前記半導体素子を形成するためのイオン注入が領域ごとに異なるものとされている
ことを特徴とする請求項２に記載の物理量分布検知装置。
【請求項６】
前記単位信号生成部は、前記検知部で検知した物理量の変化を表わす信号電荷を当該単位信号生成部に転送するゲート電極を具備した転送用の半導体素子を有し、
前記転送用の半導体素子の前記ゲート電極下において、前記イオン注入が領域ごとに異なるものとされている
ことを特徴とする請求項５に記載の物理量分布検知装置。
【請求項７】
前記検知部は、ウェルを形成しない部分を持っており、かつ、そのウェルを形成しない部分のエッジ位置が領域ごとに異なるものとされている
ことを特徴とする請求項２に記載の物理量分布検知装置。
【請求項８】
前記単位信号生成部は、前記検知部で検知した物理量の変化を表わす信号電荷を当該単位信号生成部に転送するゲート電極を具備した転送用の半導体素子を有し、
前記転送用の半導体素子の前記ゲート電極下において、前記ウェルを形成しない部分のエッジ位置が領域ごとに異なるものとされている
ことを特徴とする請求項７に記載の物理量分布検知装置。
【請求項９】
前記有効領域と前記基準領域のそれぞれの前記検知部を構成する各種部材に対する所定の操作が異なるものとされている
ことを特徴とする請求項１に記載の物理量分布検知装置。
【請求項１０】
前記検知部は、不純物分布が領域ごとに異なるものとされている
ことを特徴とする請求項９に記載の物理量分布検知装置。
【請求項１１】
前記検知部は、深さの異なる同極性の複数の不純物イオン注入により形成されており、かつ当該複数の不純物イオン注入の内の少なくとも一方の不純物濃度条件が領域ごとに異なるものとされている
ことを特徴とする請求項１０に記載の物理量分布検知装置。
【請求項１２】
前記深さの異なる同極性の複数の不純物イオン注入の内の深い位置の不純物濃度条件が領域ごとに異なるものとされている
ことを特徴とする請求項１１に記載の物理量分布検知装置。
【請求項１３】
物理量の変化を検知する検知部と当該検知部で検知した物理量の変化に基づいて単位信号を生成して出力する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された物理量分布検知のための装置を使用し、物理量についての所定の検知条件の元で取得された前記単位信号に基づいて所定目的用の物理情報を取得する物理情報取得装置であって、
前記物理量分布検知のための装置は、有効な情報を取り込むための前記単位構成要素を有してなる有効領域と、前記単位信号の取得に関わる基準レベルを取り込むための前記単位構成要素を有してなる基準領域とが設けられており、かつ、前記有効領域と前記基準領域の各単位構成要素は、前記有効領域の単位構成要素を構成する各種部材に対する所定の操作と、前記基準領域の単位構成要素を構成する各種部材に対する所定の操作とが、異なるものとされており、さらに、
前記有効領域と前記基準領域の各単位構成要素からの前記単位信号をそれぞれ受け取って所定の信号処理を行なう信号処理部を備えている
ことを特徴とする物理情報取得装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量分布検知装置および物理情報取得装置に関する。より詳細には、たとえば光や放射線などの外部から入力される電磁波に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を電気信号として読出可能な、たとえば固体撮像装置などの、物理量分布検知の装置（物理量分布検知装置）を用いる場合に好適な、所定目的用の情報を取得する技術に関する。特に、有効な情報を取り込む有効領域と、その周囲に設けられる基準情報を取り込む基準領域の取扱いに関する。
【背景技術】
【０００２】
たとえば光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。
【０００３】
一例として映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ；金属酸化膜半導体）やＣＭＯＳ（Complementary Metal-oxide Semiconductor； 相補金属酸化膜半導体）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。
【０００４】
また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。
【０００５】
また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセル、画素内アンプともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。
【０００６】
このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を決められたアドレスの順または任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。
【０００７】
また、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子やホール）を前記能動素子で増幅し、画像情報として読み出す。
【０００８】
また一般に、固体撮像素子では、有効な情報を取り込む有効領域の他に、基準情報を取り込む基準領域が有効領域の周囲（たとえば左右両端あるいは一方端および／または上下両端あるいは一方端）に配されており、基準領域で取得した基準情報に基づいて、有効領域で取得した有効情報を補正することが行なわれる。
【０００９】
＜従来の固体撮像装置の構成＞
図１６は、固体撮像素子１の撮像部（画素部）１０の構成例を示した図である。固体撮像素子では、図１６に示すように、光の信号を取得するためなど有効な情報を取り込むべき有効画素が２次元マトリクス状に配列された有効画像領域（有効部）１０ａの他に、たとえば光学的黒（ＯＰＢ；OPtical Black ）など読取りにおける基準レベルを与える基準画素（たとえばＯＰＢ画素）を所定個配列してなる基準画素領域１０ｂが、有効画像領域（有効部）１０ａの周囲に配されて構成される。また。撮像部１０の境界の影響を排除するためのプロセスダミー画素などを配列したダミー画像領域１０ｃが、基準画素領域１０ｂの周囲に配置されることが多い。
【００１０】
一例として、垂直列方向の上下もしくはその何れか一方に数行（たとえば１〜１０行；図では上側４行）分の光学的黒を与える基準画素（ＯＰＢ画素）が配列されたＯＢラインが設けられ、また、有効画像領域（有効部）１０ａを含む水平行における左右もしくはその何れか一方に数画素〜数１０画素（たとえば３〜４０画素；図では左側３０画素）分の光学的黒を与える基準画素（ＯＰＢ画素）が配列された水平ＯＢ画素領域が設けられる。
【００１１】
光学的黒を与える基準画素（ＯＰＢ画素）は、その受光面側が、フォトダイオードなどからなる電荷生成部に光が入らないようにして黒レベルを取得するために遮光される。この基準画素からの画素信号は、映像信号の黒基準に使われる。
【００１２】
ＯＰＢ画素は、その目的から、有効画素で光が入射しない無入力の場合と同じ信号を出力することを期待されるが、実際には、僅かにずれた信号が出てくる場合がある。つまり、真っ暗な状態でも、有効画像領域１０ａと基準画素領域１０ｂの各画素から出力される各画素信号が僅かに異なる。これを、以下ＯＰＢ段差と称する。このＯＰＢ段差があると、特に低照度の被写体を撮影した場合に、黒レベルがもぐったり浮いていたりするのが問題になり、また、そのために色が変わってしまうことも問題となる。
【００１３】
このようなＯＰＢ段差の問題を解消する一手法として、特許文献１には、ＣＣＤ撮像装置において、デバイス構造や製造プロセスの違いによって発生するＯＰＢ段差を低減するべく、基準画素領域１０ｂの各光電変換部（画素）における減圧ＣＶＤ法にて形成されたＳｉＮ膜を、有効画像領域１０ａの各光電変換部における減圧ＣＶＤ法にて形成されたＳｉＮ膜よりも面積的に多く残存させて構成する仕組みが提案されている。
【００１４】
【特許文献１】特開平０７−０７８９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ここで、特許文献１に記載の仕組みは、ＣＣＤなどの電荷転送デバイスの製造過程、特に表面保護層（プラズマＳｉＮ膜）の形成後において行なわれる水素アニール処理の効果が、有効画像領域１０ａと基準画素領域１０ｂとで異なることに起因して生じる暗電流差に基づくＯＰＢ段差の問題を解消するである。つまり、電荷転送デバイスにおけるＯＰＢ段差の原因は、有効画像領域１０ａ（有効部）と基準画素領域１０ｂ（ＯＰＢ部）との暗電流差である。
【００１６】
一方、本願発明者らの解析によると、ＣＭＯＳセンサなどのように、増幅型固体撮像素子（ＡＰＳ、ゲインセル、画素内アンプ）構成の画素を備えた増幅型固体撮像装置におけるＯＰＢ段差の原因は、電荷転送デバイスと同様に暗電流差もあるが、それとは異なる成分もあることが分かった。
【００１７】
たとえば、ＣＭＯＳセンサでは、蓄積された光電子の信号を、画素内のトランジスタによって読み出すが、そのトランジスタの特性が、有効画像領域１０ａと基準画素領域１０ｂで僅かに異なることが原因で、ＯＰＢ段差が発生する。
【００１８】
ＯＰＢ段差の暗電流成分は、十分短い電子シャッタを切ればなくなるし、または、温度を低温化してもなくなる。よって、ＣＣＤなどの電荷転送デバイスでは、十分短い電子シャッタや低温下ではＯＰＢ段差が発生しない。これに対して、ＣＭＯＳセンサなどの増幅型固体撮像装置では、十分短い電子シャッタや低温の状態でも、領域の違いに基づくトランジスタ起因のＯＰＢ段差が残ってしまう。そして、このＯＰＢ段差が、出力信号の浮きとなり、このＯＰＢ段差が大きい場合は、黒レベルが浮いたり沈んだり、あるいはそのせいで低照度で色が変わってしまうなど、画質の劣化を引き起こす。
【００１９】
解析対象のデバイスでのＯＰＢ段差は、０．５ｍＶ以下というようなレベルであることから、これは単体トランジスタを通常の方法で測定して違いを判別できるレベルではないが、ノイズをできる限り低減したイメージセンサで、かつイメージセンサでは画素が多数並んでおり平均して見えるので、このレベルでも問題となり、改善することが望まれる。
【００２０】
本発明は、上記事情に鑑みてなされたものであり、暗電流起因以外の基準レベル段差（典型的にはＯＰＢ段差）を低減することができ、再生画像の画質の向上を図ることができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明に係る物理量分布検知のための装置は、物理量の変化を検知する検知部とこの検知部で検知した物理量の変化に基づいて単位信号を生成して出力する単位信号生成部とを単位構成要素内に含み、この単位構成要素が所定の順に配された物理量分布検知のための装置であって、有効な情報を取り込むための単位構成要素を有してなる有効領域と、単位信号の取得に関わる基準レベルを取り込むための単位構成要素を有してなる基準領域とが設けられており、かつ、有効領域と基準領域の各単位構成要素が、有効領域の単位構成要素を構成する各種部材に対する所定の操作と、基準領域の単位構成要素を構成する各種部材に対する所定の操作とが、異なるものとされているものとした。
【００２２】
なお、遮光のあり／なしなど、検知部への物理量変化の伝達を遮断する部材のあり／なしの違いは、「所定の操作を異なるものとする」ことに含まない。要するに、本願発明の趣旨は、物理量変化に対する遮断部材のあり／なし以外の観点から、単位構成要素の構造を、有効領域と基準領域とで意図的・積極的に違ったものとするということである。
【００２３】
また、意図的・積極的に違ったものとするということであり、ばらつきに起因した構造の違いを含むものでもない。
【００２４】
また、単位構成要素の構造を有効領域と基準領域とで意図的・積極的に違ったものとすればよく、この限りにおいて、有効領域内であるいは基準領域内で、さらに別の観点から単位構成要素の構造を意図的・積極的に違ったものとするものであってもよい。
【００２５】
また本発明に係る物理情報取得装置は、前記本発明に係る物理量分布検知装置を使用し、物理量についての所定の検知条件の元で取得された単位信号に基づいて所定目的用の物理情報を取得する物理情報取得装置であって、前記本発明に係る物理量分布検知装置の他に、有効領域と基準領域の各単位構成要素からの単位信号をそれぞれ受け取って所定の信号処理を行なう信号処理部を備えるものとした。
【００２６】
また従属項に記載された発明は、本発明に係る物理量分布検知装置（結果的には物理情報取得装置も）のさらなる有利な具体例を規定する。
【００２７】
たとえば、単位構成要素を構成する各種部材に対する所定の操作が領域ごとに異なるようにするには、たとえば、単位信号生成部が電荷転送用や信号増幅用などのための半導体素子を有して構成されている場合、半導体素子のゲート長やゲート幅を調整することで実現できる。ここで、領域の区別なく同一条件とした場合の基準レベル段差が比較的小さい場合には調整感度を小さくする必要があるが、調整対象を検知部で検知した物理量の変化を表わす信号電荷を単位信号生成部に転送する転送用の半導体素子とすると、その要求に応えることができる。
【００２８】
あるいは、半導体素子を形成するためのイオン注入条件を領域ごとに異なるものとしてもよい。この場合にも、領域の区別なく同一条件とした場合の基準レベル段差が比較的小さい場合には調整感度を小さくする必要があるが、調整対象を検知部で検知した物理量の変化を表わす信号電荷を単位信号生成部に転送する転送用の半導体素子とする、すなわち転送用の半導体素子のゲート電極下においてイオン注入が領域ごとに異なるものとすると、その要求に応えることができる。
【００２９】
また、検知部の構造を領域ごとに異なるものとすることもできる。この場合、検知部にはウェルを形成しない部分を持つようにし、かつ、そのウェルを形成しない部分のエッジ位置を領域ごとに異なるものとするのがよい。この場合にも、領域の区別なく同一条件とした場合の基準レベル段差が比較的小さい場合には調整感度を小さくする必要があるが、調整対象を検知部で検知した物理量の変化を表わす信号電荷を単位信号生成部に転送する転送用の半導体素子とする、すなわち転送用の半導体素子のゲート電極下において、ウェルを形成しない部分のエッジ位置が領域ごとに異なるものとすると、その要求に応えることができる。
【００３０】
また検知部の構造を領域ごとに異なるものとする手法としては、不純物分布が領域ごとに異なるものとすることもできる。この場合、深さの異なる同極性の単数または複数の不純物イオン注入により形成されており、かつ不純物イオン注入の内の少なくとも１つの不純物濃度条件が領域ごとに異なるものとすることもできる。この場合にも、領域の区別なく同一条件とした場合の基準レベル段差が比較的小さい場合には調整感度を小さくする必要があるが、調整対象を、深さの異なる同極性の複数の不純物イオン注入の内の深い位置の不純物濃度条件が領域ごとに異なるものとすると、その要求に応えることができる。
【発明の効果】
【００３１】
本発明によれば、物理量の変化に対する信号出力レベルが有効領域と基準領域異なるように、有効領域の単位構成要素を構成する各種部材に対する所定の操作と、基準領域の単位構成要素を構成する各種部材に対する所定の操作とを、意図的に異なるものとした。従来のデバイスでは、遮光のあり／なしといった領域の違いに拘らず、各種部材に対する操作は同じとされているのとは大きく異なる。
【００３２】
領域別に異なる操作を加えることで、基準領域および有効領域のそれぞれについて検知部への物理量変化の伝達を遮断した状態における信号出力レベルを調整することができるようになる。これにより、ＯＰＢ段差などの基準レベル段差を、その発生原因に拘らず、小さくなるようにすることができる。結果として、黒レベルが浮いたり沈んだり、そのせいで低照度で色が変わってしまう現象を防止できる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。
【００３４】
ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される物理量に対して感応性をする検知部と、この検知部で検知した物理量の変化に基づいて単位信号を生成して出力する単位信号生成部を含む単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置のうち基準領域と有効領域を備えるもの全てに、後述する実施形態が同様に適用できる。なお、ＣＣＤ（電荷結合素子）などのように、単位信号生成部を単位構成要素内に含まない構造の半導体装置には適用されない。
【００３５】
＜撮像装置の概略構成＞
図１は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。この固体撮像装置１は、たとえばカラー画像を撮像し得る電子スチルカメラやＦＡ（Factory Automation）カメラとして適用されるようになっている。固体撮像装置１は、物理量分布検知装置の一例である。
【００３６】
固体撮像装置１は、入射光量に応じた信号を出力する図示を割愛する検知部としての受光素子を含む単位画素が行および列の正方格子状に配列された（すなわち２次元マトリクス状の）撮像部を有し、各単位画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。
【００３７】
すなわち、図１（Ａ）に示すように、固体撮像装置１は、複数の単位画素３（単位構成要素の一例）が行および列に（２次元行列状に）多数配列された撮像部（画素部）１０いわゆるエリアセンサ部と、撮像部１０の外側に設けられた駆動制御部７と、各垂直列に配されたカラム信号処理部（図ではカラム回路と記す）２２を有するカラム処理部２０と、水平選択スイッチ部６０とを備えている。また、撮像部１０が設けられている半導体領域とは別の回路基板上に外部回路１００が設けられている。
【００３８】
なお、読出電流源部２７は、撮像部１０とカラム処理部２０との間の信号経路（垂直信号線１８）上に設けられ、各垂直信号線１８に対してドレイン端子が接続された図示を割愛する負荷ＭＯＳトランジスタを含む負荷トランジスタ部が配され、各負荷ＭＯＳトランジスタを駆動制御する負荷制御部（負荷ＭＯＳコントローラ）が設けられている。
【００３９】
駆動制御部７としては、たとえば水平走査部１２と垂直走査部１４とを備える。また、駆動制御部７の他の構成要素として、水平走査部１２、垂直走査部１４、あるいはカラム処理部２０などの固体撮像装置１の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部（読出アドレス制御装置の一例）１６が設けられている。
【００４０】
これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。
【００４１】
図１では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部１０の各行や各列には、数十から数千の単位画素３が配置される。なお、図示を割愛するが、撮像部１０には、各画素に所定のカラーコーディングを持つ色分離フィルタやオンチップレンズが形成される。また図示を割愛するが、撮像部１０の各単位画素３は、フォトダイオードやフォトゲートなどの光電変換素子およびトランジスタ回路によって構成されている（後述する図２を参照）。
【００４２】
単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査部１４と、また検知部で検知され増幅素子を有する単位信号生成部で増幅された後に単位画素３から出力される複数の画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）をそれぞれ伝送する伝送線としての垂直信号線１８を介してカラム処理部２０と、それぞれ接続されている。
【００４３】
撮像部１０は、画像を取り込む有効領域である有効画像領域（有効部）１０ａの他に、図１６に示したように、光学的黒を与える基準画素領域１０ｂが、有効画像領域１０ａの周囲に配されて構成される。一例としては、垂直列方向の上下に数行（たとえば１〜１０行）分の光学的黒を与える基準画素が配列され、また、有効画像領域（有効部）１０ａを含む水平行における左右に数画素〜数１０画素（たとえば３〜４０画素）分の光学的黒を与える基準画素が配列される。
【００４４】
水平走査部１２や垂直走査部１４は、駆動信号操作部１６から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。
【００４５】
水平走査部１２は、水平方向の読出列（水平方向のアドレス）を規定する（カラム処理部２０内の個々のカラム信号処理部２２を選択する）水平アドレス設定部１２ｘと、水平アドレス設定部１２ｘにて規定された読出アドレスに従ってカラム処理部２０の各信号を水平信号線８６に導く水平駆動部１２ｙとを有する。
【００４６】
水平アドレス設定部１２ｘは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部２２からの画素情報を所定の順に選択し、その選択した画素情報を水平信号線８６に出力する選択手段としての機能を持つ。
【００４７】
垂直走査部１４は、垂直方向の読出行（垂直方向のアドレス）を規定する（撮像部１０の行を選択する）垂直アドレス設定部１４ｘと、垂直アドレス設定部１４ｘにて規定された読出行上の単位画素３に対する行制御線１５にパルスを供給して単位画素３を駆動する垂直駆動部１４ｙとを有する。
【００４８】
垂直アドレス設定部１４ｘは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。
【００４９】
垂直シフトレジスタは、撮像部１０から画素情報を読み出すに当たって各単位画素３を行単位で選択するためのものであり、各行の垂直駆動部１４ｙとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｙとともに電子シャッタ行選択手段を構成する。
【００５０】
駆動信号操作部１６は、図示を割愛するが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子１ａを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子１ｂを介して固体撮像装置１の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部１２ｘへ、また垂直アドレス信号を垂直アドレス設定部１４ｘへ出力し、各アドレス設定部１２ｘ，１４ｘは、それを受けて対応する行もしくは列を選択する。
【００５１】
なお、駆動信号操作部１６は、撮像部１０や水平走査部１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部１０や水平走査部１２などから成る撮像デバイスと駆動信号操作部１６とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。
【００５２】
カラム処理部２０は、垂直列（カラム）ごとにカラム信号処理部２２を有して構成されており、１行分の画素の信号を受けて、各カラム信号処理部２２が対応列の画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）を処理して、処理済みの画素信号Ｓ１（＿１〜ｈ；１行中の画素番号）を出力する。
【００５３】
たとえば、カラム信号処理部２２は、図示を割愛するが、蓄積容量を具備した記憶部を有し、単位画素３から垂直信号線１８を介して読み出された画素信号（単位信号）Ｓ０に基づく所定目的用の物理情報を表わす電位信号Ｖｍを記憶するラインメモリ構造の信号保持機能を備えるようにすることができる。また同様に蓄積容量を持ち、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理を利用したノイズ除去手段の機能を備えるようにしてもよい。
【００５４】
ＣＤＳ処理を行なう場合、駆動信号操作部１６から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１８を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル（ノイズレベル；０レベル）と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。
【００５５】
なお、カラム信号処理部２２には、ＣＤＳ処理機能部などの後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。
【００５６】
カラム処理部２０の後段には、図示を割愛する水平読出用のスイッチ（選択スイッチ）を備えた水平選択スイッチ部６０が設けられている。各垂直列のカラム信号処理部２２の出力端は、カラム信号処理部２２から画素信号Ｓ２を順次読み出すための各垂直列に対応する水平選択スイッチ部６０の選択スイッチの入力端ｉにそれぞれ接続されている。
【００５７】
水平選択スイッチ部６０の各垂直列の制御ゲート端ｃは、水平方向の読出アドレスを制御・駆動する水平走査部１２の水平駆動部１２ｙに接続される。一方、水平選択スイッチ部６０の各垂直列の選択スイッチの出力端ｏは、行方向に画素信号を順次転送出力する水平信号線８６が共通接続されている。水平信号線８６の後端には出力回路８８が設けられている。
【００５８】
水平信号線８６は、単位画素３のそれぞれから垂直信号線１８を介して伝送される個々の画素信号Ｓ０（詳しくはそれに基づく画素信号Ｓ２）を、垂直信号線１８の配列方向である水平方向に所定順に出力するための読出線として機能するものであり、カラム信号処理部２２から、垂直列ごとに存在する図示を割愛した選択スイッチによって選択された信号を取り出して出力回路８８に渡す。
【００５９】
すなわち、カラム信号処理部２２により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部１２からの水平選択信号φＨ１〜φＨｈに応じた水平読出パルスφｇ１〜φｇｈにより駆動される垂直列ごとに設けられた選択スイッチにより所定のタイミングで選択され水平信号線８６に読み出される。そして、水平信号線８６の後端に設けられた出力回路８８に入力される。
【００６０】
出力回路８８は、撮像部１０から水平信号線８６を通して出力される各単位画素３の画素信号Ｓ２＿１〜ｈ（ｈ＝ｎ）を適当なゲインで増幅した後、撮像信号Ｓ３として外部回路１００に出力端子８８ａを介して供給する。この出力回路８８は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、色関係処理などを行なうこともある。
【００６１】
つまり、本実施形態のカラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１８→カラム処理部２０（カラム信号処理部２２）→水平信号線８６→出力回路８８の順で伝送される。その駆動は、１行分の画素出力信号は垂直信号線１８を介してパラレルにカラム処理部２０に送り、処理後の信号は水平信号線８６を介してシリアルに出力するようにする。この画素信号のカラム処理部２０までの転送動作は１行分の単位画素３に対して同時に行なわれる。
【００６２】
なお、垂直列や水平行ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
【００６３】
このような構成の固体撮像装置１において、水平走査部１２や垂直走査部１４およびそれらを制御する駆動信号操作部１６により、撮像部１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。
【００６４】
出力回路８８の後段に設けられる外部回路１００は、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。
【００６５】
撮像部１０や駆動制御部７などからなる固体撮像素子（本発明に係る半導体装置や物理情報取得装置の一例）と外部回路１００とによって、固体撮像装置１が構成されている。駆動制御部７を撮像部１０やカラム処理部２０と別体にして、撮像部１０やカラム処理部２０で固体撮像素子（半導体装置の一例）を構成し、この固体撮像素子と別体の駆動制御部７とで、撮像装置（本発明に係る物理情報取得装置の一例）として構成してもよい。
【００６６】
外部回路１００は、たとえば図１（Ｂ）に示すように、出力回路８８から出力されたアナログの撮像信号Ｓ３をデジタルの撮像データＤ３に変換するＡ／Ｄ（Analog to Digital ）変換部１１０と、Ａ／Ｄ変換部１１０によりデジタル化された撮像データＤ３に基づいてデジタル信号処理を施すデジタル信号処理部（ＤＳＰ；Digital Signal Processor）１３０とを備える。
【００６７】
デジタル信号処理部１３０は、たとえば、Ａ／Ｄ変換部１１０から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ４を生成する。また、デジタル信号処理部１３０には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。
【００６８】
また外部回路１００は、デジタル信号処理部１３０にてデジタル処理された画像データＤ４をアナログの画像信号Ｓ４に変換するＤ／Ａ（Digital to Analog ）変換部１３６を備える。Ｄ／Ａ変換部１３６から出力された画像信号Ｓ４は、図示を割愛する液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になっている。
【００６９】
ここで、本実施形態の構成として、外部回路１００のデジタル信号処理部１３０には、少なくとも、有効画像領域１０ａと基準画素領域１０ｂの各単位画素３から出力される各画素信号Ｓ０（詳しくはカラム信号処理部２２からの画素信号Ｓ２）に基づいて、映像信号の黒基準を補正するＯＰＢ補正処理部１３２が設けられる。
【００７０】
すなわち、光学的黒を与える基準画素は、その受光面側が、フォトダイオードなどからなる電荷生成部に光が入らないように、遮光される。この基準画素からの画素信号は、映像信号の黒基準に使われる。たとえば、撮像部１０の後段の信号処理部であるデジタル信号処理部１３０内のＯＰＢ補正処理部１３２においては、基準画素領域１０ｂからの出力値を黒レベルとし、この黒レベルを有効画像領域１０ａの単位画素３からの出力値から差し引くことにより、暗電流などによる出力値のいわゆる浮きを打ち消すようにして、低照度での色の再現性を高めるなど、再生画像の画質の向上を図る。
【００７１】
なおここでは、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子（撮像チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路を構成して、実質的に、固体撮像装置１と物理情報取得装置とが同一のものとして構成してもよい。
【００７２】
また図では、水平選択スイッチ部６０や駆動制御部７を撮像部１０とともに備えて固体撮像装置１を構成し、実質的に、固体撮像装置１が物理情報取得装置としても機能するように構成しているが、物理情報取得装置は、必ずしもこのような構成に限定されない。水平選択スイッチ部６０や駆動制御部７の全体もしくは一機能部分が撮像部１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部６０および駆動制御部７を、撮像部１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）、たとえば外部回路が設けられる回路基板に形成してもよい。
【００７３】
＜画素構造＞
図２は、図１に示した固体撮像装置１に使用される単位画素３の構成例を示す図である。撮像部１０内の単位画素（画素セル）３の構成は、通常のＣＭＯＳイメージセンサと同様であり、本実施形態では、ＣＭＯＳセンサとして汎用的な４ＴＲ構成のものを使用することができるし、４ＴＲ構成のものに限らず、たとえば、特許第２７０８４５５号公報に記載のように、３つのトランジスタからなる３ＴＲ構成のものを使用することもできる。もちろん、これらの画素構成は一例であり、通常のＣＭＯＳイメージセンサのアレイ構成であれば、何れのものでも使用できる。
【００７４】
画素内アンプとしては、たとえばフローティングディフュージョンアンプ構成のものが用いられる。一例としては、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョンの電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する構成を使用することができる。
【００７５】
たとえば、図２に示す４ＴＲ構成の単位画素３は、光を受光して電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えたフォトダイオードやフォトゲートなどで構成された電荷生成部３２と、電荷生成部３２に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ（転送トランジスタ）３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２を有する。
【００７６】
この単位画素３は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン３８とからなるＦＤＡ（Floating Diffusion Amp）構成の画素信号生成部５を有するものとなっている。フローティングディフュージョン３８は寄生容量を持った拡散層である。画素信号生成部５は、電荷生成部３２からフローティングディフュージョン３８に移送された電荷の量に応じた電位を発生して垂直信号線５３に伝達する手段として機能する。
【００７７】
増幅用トランジスタ４２は各垂直信号線５３（図１の垂直信号線１８に相当）に接続されており、また垂直信号線５３は垂直列ごとに読出電流源部２７の定電流源Ｉｎの一部をなす負荷ＭＯＳトランジスタ２７ｚのドレインに接続され、また各負荷ＭＯＳトランジスタ２７ｚのゲート端子には、図示を割愛する負荷制御部からの負荷制御信号SFLACTが共通に入力されており、信号読出し時には、各増幅用トランジスタ４２に接続された負荷ＭＯＳトランジスタ２７ｚによって、予め決められた定電流を流し続けるようになっている。つまり、負荷ＭＯＳトランジスタ２７ｚは、選択行の増幅用トランジスタ４２とソースフォロアを組むことで、垂直信号線５３への信号出力をさせる。
【００７８】
横方向配線は同一行の画素について共通となっており、図示を割愛する垂直走査部１４の垂直駆動部１４ｙによって駆動制御される。たとえば、垂直駆動部１４ｙ内には、転送駆動バッファ２５０、リセット駆動バッファ２５２、および選択駆動バッファ２５４が収容されている。
【００７９】
読出選択用トランジスタ３４は、転送配線（読出選択線ＴＲＦ）５５を介して転送駆動バッファ２５０からの転送信号ＴＲＧにより駆動されるようになっている。リセットトランジスタ３６は、リセット配線（ＲＳＴ）５６を介してリセット駆動バッファ２５２からのリセット信号φＲＳＴにより駆動されるようになっている。垂直選択用トランジスタ４０は、垂直選択線（ＳＥＬ）５２を介して選択駆動バッファ２５４からの垂直選択信号φＳＥＬにより駆動されるようになっている。各駆動バッファは、垂直走査部１４によって駆動可能になっている。
【００８０】
画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスＲＳＴがリセット駆動バッファから入力される。このリセットトランジスタ３６は、フローティングディフュージョン３８の電位をリセットする機能を持つ。
【００８１】
ここで、この単位画素３は、増幅用トランジスタ４２と垂直選択用トランジスタ４０のうち、垂直選択用トランジスタ４０の方が垂直信号線５３側にあるタイプである。すなわち、垂直選択用トランジスタ４０は、一例として、ドレインが増幅用トランジスタ４２のソースに、ソースが画素線５１にそれぞれ接続され、ゲート（特に垂直選択ゲートＳＥＬＶという）は垂直選択線５２に接続されている。
【００８２】
垂直選択線５２には、垂直選択信号ＳＥＬが印加される。増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが電源ＶＤＤに、ソースは垂直選択用トランジスタ４０のドレインを介して画素線５１に接続され、さらに垂直信号線５３（１８）に接続されるようになっている。
【００８３】
なおこのような接続構成に限らず、垂直選択用トランジスタ４０は、ドレインが電源ＶＤＤに、ソースが増幅用トランジスタ４２のドレインにそれぞれ接続され、ゲートが垂直選択線５２に接続されるようにしてもよい。
【００８４】
このような４ＴＲ構成では、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位（以下ＦＤ電位という）に対応した信号を電圧モードで、画素線５１を介して垂直信号線５３（１８）に出力する。
【００８５】
リセットトランジスタ３６は、フローティングディフュージョン３８をリセットする。読出選択用トランジスタ（転送トランジスタ）３４は、電荷生成部３２にて生成された信号電荷をフローティングディフュージョン３８に転送する。垂直信号線１８には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ４０をオンする。すると選択画素のみが垂直信号線１８と接続され、垂直信号線１８には選択画素の信号が出力される。
【００８６】
＜単位画素の構造；基本形＞
図３は、単位画素３の構造の基本形を説明する図である。ここでは、単位画素３の平面パターン図として、ゲート酸化膜が形成されている活性化領域と、トランジスタのゲートが図示されている。電荷生成部３２と、単位画素３を構成する各トランジスタ３４，３６，４０，４２の各ゲート３４Ｇ，３６Ｇ，４０Ｇ，４２Ｇの配置を示している。
【００８７】
通常の配線形態においては、図に示すように、光を電荷に変換する光電変換機能や電荷蓄積機能を備えたフォトダイオードＰＤ（Phot Diode）などで形成される電荷生成部３２（光電変換領域）や、読出選択用トランジスタ３４（転送ゲート）、リセットトランジスタ３６、垂直選択用トランジスタ４０、あるいは増幅用トランジスタ４２をなす活性化領域（たとえば３２ａ，３８ａ，４２ａ）が設けられている。
【００８８】
そして、読出選択用トランジスタ３４、リセットトランジスタ３６、垂直選択用トランジスタ４０、および増幅用トランジスタ４２をなす各活性化領域上にポリシリコンなどで各ゲート（転送ゲート３４Ｇ，リセットゲート３６Ｇ，選択ゲート４０Ｇ，増幅ゲート４２Ｇ）用の配線がパターニングされている。リセットゲート３６Ｇと増幅ゲート４２Ｇとの間の活性化領域４２ａは電源Ｖddに接続される。
【００８９】
なお図示を割愛するが、選択ゲート４０Ｇの後段（図中右側）には、電荷生成部３２の一辺に沿って画素信号を出力するための垂直信号線５３をなす金属配線がパターニングされる。各ゲート用の電極は、コンタクトを介して上層との電気的な接続が取られるようになっている。
【００９０】
また図示を割愛するが、フローティングディフュージョン（ＦＤ）３８を形成する活性化領域３８ａは、所定の配線層にて、金属配線（ＦＤ配線）を介して増幅ゲート４２Ｇと接続される。通常、ＦＤ配線は、プロセス的に限定される最小線幅を使用する。また、周辺部材との関係を考慮しつつ、できるだけ短いルートで接続するようにレイアウトする。
【００９１】
光電変換素子であるフォトダイオード（ＰＤ）などでなる電荷生成部３２は、転送トランジスタとしての読出選択用トランジスタ３４を介してフローティングディフュージョン（ＦＤ）３８と繋がっている。読出選択用トランジスタ３４は、電荷生成部３２で生成された信号電荷である光電子をフローティングディフュージョン３８に転送する。
【００９２】
フローティングディフュージョン３８は、増幅ゲート４２Ｇに繋がっている。増幅用トランジスタ４２はフローティングディフュージョン３８の電位に対応した画素信号を、垂直選択用トランジスタ４０がオンしているときに、垂直信号線１８（５３）に出力する。リセットトランジスタ３６は、フローティングディフュージョン３８の電子を電源（Ｖdd）配線に捨てることによって、フローティングディフュージョン３８をリセットする。
【００９３】
＜暗電流起因以外ＯＰＢ段差の原因および解決手法の解析＞
ここで、光学的黒を規定するためのＯＰＢ（OPtical Black ）部としての基準画素領域１０ｂの画素と、有効な光信号を取得するための有効画像領域１０ａの画素（有効画素という）では、通常は、電荷生成部３２が遮光されているかいないかだけが異なる。なお、基準画素領域１０ｂの画素のうち、映像信号の黒基準に使われる画素を特にＯＰＢ画素と称する。
【００９４】
しかしながら、それでも、背景技術の項で述べたように、種々の原因で、ＯＰＢ段差が発生する。本出願の発明者は、その原因を探求する過程で、原因を必ずしも明確に特定できないものの、従来対処できなかった原因に対して、製品ごとに簡易で適当なチューニングを行なう手法を見出した。これにより、原因の種類や数に拘わらず、現実的に暗電流起因以外のＯＰＢ段差の問題を改善することができるようになった。
【００９５】
以下、先ず、この探求について概説し、その後に、現実的にＯＰＢ段差問題を改善する具体的な手法について説明する。
【００９６】
トランジスタ起因のＯＰＢ段差が発生する原因は、
１）遮光層と、回路の各ノードの間のカップリングが、遮光層のあるなしにより、微妙に異なる、
２）製造工程で、遮光層のエッチング工程や、遮光層の上の、パッシベーション膜形成工程や色フィルタ形成工程やオンチップレンズ形成工程で、酸化膜中の電荷分布や半導体界面の状態がＯＰＢ部と有効部で微妙に異なる影響を受ける、
などがあり、これら原因全てに対策するのは容易ではない。
【００９７】
ここで、この原因探求から分かることは、ＯＰＢ段差が有効画像領域１０ａと基準画素領域１０ｂでの電荷生成部３２やトランジスタ特性のばらつきに起因する（トランジスタ起因）とはいっても、その根本原因は、たとえ電荷生成部３２やトランジスタの各構造（プロセス構造を含む；以下同様）を同じにしておいても、遮光に関わる領域形成によって画素特性に微妙な違いを与えることによるものであるということである。
【００９８】
したがって、画素構造を通常の構造とは異なるものとする、特に、たとえば電荷生成部３２やトランジスタ特性を領域に応じて調整するなど、意図的に画素構造を領域に応じて異なるものとすることで、ＯＰＢ段差がゼロとなるようにすることができると考えられる。つまり、ＯＰＢ段差を改善するために、次の２つの手法の何れかを用いることが有効であると考えることができる。
【００９９】
第１の手法；単位画素３を構成するトランジスタ特性を有効画像領域１０ａと基準画素領域１０ｂで異ならせる。
【０１００】
第２の手法；単位画素３を構成するフォトダイオードなどでなる電荷生成部３２のプロセス構造を、有効画像領域１０ａと基準画素領域１０ｂで異ならせる。
【０１０１】
図４は、ＯＰＢ段差の測定結果の一例を示す図である。ここでは、室温、入射光なしの環境で電子シャッタを最短時間で切り、暗電流は無視できる状態でのＯＰＢ段差の測定結果の例を示している。
【０１０２】
有効画像領域１０ａに対して、−０．２５ｍＶのＯＰＢ段差、すなわち基準画素領域１０ｂの画素（ＯＰＢ画素）の信号レベルに対して有効画像領域１０ａの画素（有効画素）の信号レベルの方が高くなる正極性ＯＰＢ段差が発生している。もちろん、この正極性ＯＰＢ段差は一例であって、画素構造によっては、この図の例とは逆に、基準画素領域１０ｂの画素（ＯＰＢ画素）の信号レベルに対して有効画像領域１０ａの画素（有効画素）の信号レベルの方が低くなる負極性ＯＰＢ段差が発生することもある。ただし、画素のプロセス構造を決めると、ＯＰＢ段差の極性は一意的に決まる。
【０１０３】
このようなＯＰＢ段差は、暗電流のような温度とともに指数関数的に増大したり、電子シャッタのシャッタ時間に比例して増大する成分ではなく、比較的ほぼ一定の段差が保たれる成分である。
【０１０４】
このように、有効画像領域１０ａと基準画素領域１０ｂの単位画素３の構造における領域依存による微妙な特性差がＯＰＢ段差を引き起こす。特に電荷生成部３２や各トランジスタの微妙な特性差がＯＰＢ段差を引き起こすが、領域に応じて電荷生成部３２やトランジスタ特性を意図的に異なるように調整することで、ＯＰＢ段差をゼロにし得る。
【０１０５】
ただし、トランジスタの特性を変えるための通常の方法は１００ｍＶとか１００ｕＡとかいうレベルの変化を引き起こすためのものであり、０．１〜０．５ｍＶというレベルのＯＰＢ段差へ全てそのまま使ってよいわけではない。
【０１０６】
画素信号を読み出す際には、一般的には、単位画素３からは、フローティングディフュージョン３８をリセットした後のレベルと、フローティングディフュージョン３８に光電子を転送した後のレベルを出し、その差を取って実際の画素信号とする。この処理の典型例が、ＣＤＳ処理である。ＣＤＳ処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ）やリセットノイズといわれるノイズ信号成分を取り除くことができる。
【０１０７】
しかしながら、それでも、このレベルでばらつきが少ないように有効画像領域１０ａと基準画素領域１０ｂ（ＯＰＢ部）のレベルを調整するのは難しい。たとえば、画素信号の出力を行なうのは増幅用トランジスタ４２であるが、増幅用トランジスタ４２のチャネル部へのイオン注入によって基準画素領域１０ｂと有効画像領域１０ａに閾値差をつけて調整することは、可能であるが難しい。
【０１０８】
つまり、領域に応じてトランジスタ特性を調整することでＯＰＢ段差をゼロにするに当たっては、原理的にはどのトランジスタで調整してもよいが、前述のように、増幅用トランジスタ４２の特性調整ではレベル変動が大きく、０．１〜０．５ｍＶ程度の微調整が難しい。
【０１０９】
これに対し、実験によれば、ＯＰＢ段差を改善するための上述した第１および第２の手法の具現化に当たっては、特に次の２つの手法の何れかを用いることが有効であった。
【０１１０】
第１の手法；読出選択用トランジスタ３４の特性を調整すると、出力のＤＣレベルに直接影響させず、微妙な出力レベルの変更を容易に行なうことができた。この際、転送ゲート３４Ｇの幅を規定する素子分離またはＰウェルの幅を、有効画像領域１０ａと基準画素領域１０ｂで異ならせるのが特によい。
【０１１１】
第２の手法；フォトダイオードなどでなる電荷生成部３２のイオン注入プロファイルを、有効画像領域１０ａと基準画素領域１０ｂで異ならせるのがよい。
【０１１２】
ここで第１の手法については、暗時の画素出力特性には基本的には影響しないと思われる読出選択用トランジスタ（転送トランジスタ）３４の特性をずらす手法の１つである。
【０１１３】
＜単位画素の構造；第１実施形態＞
図５は、ＯＰＢ段差を改善するための単位画素３の構造の第１実施形態を説明する図である。図６は、その素子断面（ｚ−ｚ線断面）の構造例を示す図である。
【０１１４】
第１実施形態は、上記第１の手法を、転送ゲート幅を規定する素子分離３３を有効画像領域１０ａと基準画素領域１０ｂで異ならせることで、トランジスタ特性を領域別に調整する態様である。
【０１１５】
図示した例では、有効画像領域１０ａおよび基準画素領域１０ｂの何れについても、転送ゲート３４Ｇは、電荷生成部３２用の活性化領域３２ａに対して、素子分離３３との境界の内の図中の左下側において左辺３２Ｌ（Left）および下辺３２Ｂ（Bottom）に亘ってＬ字型に形成されている。この場合、トータルの転送ゲート幅３４ＧＷは、素子分離３３よりも内側の活性化領域３２ａ上の転送ゲート３４Ｇの幅で規定され、具体的には、図中に示す縦の転送ゲート幅３４ＧＬ（Length）と横の転送ゲート幅３４ＧＳ（Side）との和である。
【０１１６】
ここで、転送ゲート幅を規定する素子分離３３を有効画像領域１０ａと基準画素領域１０ｂで異ならせるに当たっては、有効画像領域１０ａと基準画素領域１０ｂの何れか一方に関して、縦の転送ゲート幅３４ＧＬと横の転送ゲート幅３４ＧＳの少なくとも一方を調整すればよい。ゲート幅を調整することでトランジスタの閾値を調整でき、結果的には、ゲート幅を領域ごとに異なるようにすれば、ＯＰＢ段差などの基準レベル段差を、その発生原因に拘らず、小さくなるようにすることができる。
【０１１７】
一例としては、図５（Ａ）および図６（Ａ）に示すように有効画像領域１０ａの単位画素３（有効画素）については通常の素子分離３３の構造としつつ、図５（Ｂ）および図６（Ｂ）に示すように、有効画像領域１０ａの活性化領域３２ａの左辺３２Ｌよりも内側（図中の右）に素子分離３３を寄せることで、基準画素領域１０ｂの横の転送ゲート幅３４ＧＳを有効画像領域１０ａについてよりも短く調整すればよい。
【０１１８】
もちろん、図５（Ａ）では、一方（図中の左側）の素子分離３３を寄せて転送ゲート幅３４ＧＳを短くしているが、図５（Ｃ）に示すように、もう一方（図中の下側）を寄せる、すなわち有効画像領域１０ａの活性化領域３２ａの下辺３２Ｂよりも内側（図中の上）に素子分離３３を寄せることで、基準画素領域１０ｂの縦の転送ゲート幅３４ＧＬを有効画像領域１０ａについてよりも短く調整してもよい。あるいは図５（Ｄ）に示すように、図５（Ｂ）と図５（Ｃ）の各態様を組み合わせて、両方を寄せてもよい。
【０１１９】
＜単位画素の構造；第２実施形態＞
図７は、ＯＰＢ段差を改善するための単位画素３の構造の第２実施形態を説明する図である。図８は、その素子断面（ｚ−ｚ線断面）の構造例を示す図である。
【０１２０】
第２実施形態は、上記第１の手法を、転送ゲート幅を規定するＰウェル幅３２ＰＷを有効画像領域１０ａと基準画素領域１０ｂで異ならせることで、トランジスタ特性を領域別に調整する態様である。つまり、単位画素３の光電変換素子が設けられる電荷生成部３２にＰウェルを形成しない部分を持たせ、そのエッジ位置が領域ごとに異なるものとする。特に、転送ゲート３４Ｇ下でのエッジ位置を領域ごとに異なるものとする。
【０１２１】
たとえば、ここでも、有効画像領域１０ａおよび基準画素領域１０ｂの何れについても、転送ゲート３４Ｇは、電荷生成部３２用の活性化領域３２ａに対して、図中の左下側において左辺３２Ｌ（Left）および下辺３２Ｂ（Bottom）に亘ってＬ字型に形成されている。この場合、トータルの転送ゲート幅３４ＧＷは、縦のＰウェル幅３２ＰＬ（Length）と横のＰウェル幅３２ＰＳ（Side）の影響を受ける。具体的には、トータルの転送ゲート幅３４ＧＷは、素子分離３３よりも内側に設けられる境界３２ＢＤ（BounDary）より内側の活性化領域３２ａ上の転送ゲート３４Ｇの幅で規定され、図中に示す縦の転送ゲート幅３４ＧＢＬ（Boundary Length ）と横の転送ゲート幅３４ＧＢＳ（Boundary Side ）との和である。
【０１２２】
よって、転送ゲート幅を規定するＰウェル幅３２ＰＷを有効画像領域１０ａと基準画素領域１０ｂで異ならせるに当たっては、有効画像領域１０ａと基準画素領域１０ｂの何れか一方に関して、縦の転送ゲート幅３４ＧＢＬと横の転送ゲート幅３４ＧＢＳの少なくとも一方を調整すればよい。
【０１２３】
一例としては、基準画素領域１０ｂのＰウェルの境界を寄せて転送ゲート幅を調整することができる。たとえば、先ず、図７（Ａ）および図８（Ａ）に示すように、有効画像領域１０ａの単位画素３（有効画素）については、電荷生成部３２用の活性化領域３２ａには、素子分離３３のさらに内部において、境界３２ＢＤ（BounDary）より内側に、Ｐウェル（well）を形成していない部分を設ける。
【０１２４】
具体的には、図８（Ａ）に示すように、Ｎ−基板上にＰウェルを形成し、電荷生成部３２と読出選択用トランジスタ３４とフローティングディフュージョン３８部分に、より低濃度のｎ基板領域（ｎ-_Ｓｕｂ）を設け、このｎ基板領域（ｎ-_Ｓｕｂ）上に電荷生成部３２をなすｐｎ接合を設けるようにする。
【０１２５】
そして、図７（Ｂ）および図８（Ｂ）に示すように、有効画像領域１０ａの活性化領域３２ａの境界３２ＢＤの左辺３２ＢＬよりも内側（図中の右）に境界３２ＢＤを寄せる、すなわちｎ基板領域（ｎ-_Ｓｕｂ）を寄せることで、基準画素領域１０ｂの横の転送ゲート幅３４ＧＢＳを有効画像領域１０ａについてよりも短く調整すればよい。
【０１２６】
もちろん、図７（Ａ）では、一方（図中の左側）の境界３２ＢＤを寄せて横の転送ゲート幅３４ＧＢＳを短くしているが、図７（Ｃ）に示すように、もう一方（図中の下側）を寄せる、すなわち有効画像領域１０ａの活性化領域３２ａの境界３２ＢＤの下辺３２ＢＢよりも内側（図中の右）に境界３２ＢＤを寄せることで、基準画素領域１０ｂの縦の転送ゲート幅３４ＧＢＬを有効画像領域１０ａについてよりも短く調整してもよい。あるいは図７（Ｄ）に示すように、図７（Ｂ）と図７（Ｃ）の各態様を組み合わせて、両方を寄せてもよい。
【０１２７】
＜実験結果；第２実施形態＞
図９〜図１２は、上述した第２実施形態を適用した場合における実験結果の例を示した図である。ここで図９は、図４に示した特性を持つデバイス（正極性ＯＰＢ段差が発生するデバイス）を基本としつつ、有効画像領域１０ａと基準画素領域１０ｂのＰウェル形状を図１０〜図１２に示すように色々振って条件振りした結果を示している。
【０１２８】
有効画像領域１０ａと基準画素領域１０ｂのＰウェル形状を異なるものとするように調整するに当たっては、たとえば基準画素領域１０ｂのＰウェルエッジ位置を基準画素領域１０ｂに対して＋０．１ｕｍ〜−０．１ｕｍ程度の範囲で振って実験し、最もよいところに決めるのがよい。
【０１２９】
たとえば、本実験においては、Ｐウェル形状の条件振りとして、基準形状（Ｒｅｆ）、転送ゲート（ＴＲＦ）下のみ寄せる、転送ゲート（ＴＲＦ）下以外の部分を寄せる、全周に渡って寄せる、の４種類を用意し、有効画素とＯＰＢ画素のそれぞれについて振った。
【０１３０】
具体的には、図１０（Ａ）が、有効画素とＯＰＢ画素のそれぞれに関して基準形状（Ｒｅｆ）とした条件Ａである。図１０（Ｂ）が、有効画素とＯＰＢ画素のそれぞれに関して転送ゲート（ＴＲＦ）下のみ寄せた条件Ｂである。図１０（Ｃ）が、有効画素とＯＰＢ画素のそれぞれに関して転送ゲート（ＴＲＦ）下以外の部分を寄せた条件Ｃである。
【０１３１】
また図１１（Ａ）が、有効画素とＯＰＢ画素のそれぞれに関して全周に渡って寄せた条件Ｄである。図１１（Ｂ）が、有効画素は基準形状（Ｒｅｆ）としつつＯＰＢ画素は転送ゲート（ＴＲＦ）下のみ寄せた条件Ｅである。図１１（Ｃ）が、有効画素は基準形状（Ｒｅｆ）としつつＯＰＢ画素は転送ゲート（ＴＲＦ）下以外の部分を寄せた条件Ｆである。
【０１３２】
また、図１２（Ａ）が、有効画素は基準形状（Ｒｅｆ）としつつＯＰＢ画素は全周に渡って寄せた条件Ｇである。図１２（Ｂ）が、有効画素は転送ゲート（ＴＲＦ）下のみ寄せつつＯＰＢ画素は基準形状（Ｒｅｆ）とした条件Ｈである。図１２（Ｃ）が、有効画素は転送ゲート（ＴＲＦ）下のみ寄せつつＯＰＢ画素は全周に渡って寄せた条件Ｉである。
【０１３３】
図９の実験結果から分かるように、有効画像領域１０ａと基準画素領域１０ｂのＰウェル形状を通常構造と異なるものとすることで、ＯＰＢ段差レベルの制御ができる。ここで、本実験結果によれば、転送ゲート下が、転送ゲート下以外の箇所よりも適当な大きさで効いていることが分かる。
【０１３４】
飽和信号量は６００ｍＶ程度あればよいので、図９中の矢印の条件（条件Ｉ）、すなわち、有効画素は転送ゲート下のみ基準よりも寄せ、ＯＰＢ画素は全周に亘って基準より寄せる条件Ｉが最もＯＰＢ段差レベルが小さくなっているので、この条件Ｉを与える構造を採用するのがよいということになる。有効画素およびＯＰＢ画素のそれぞれを全周に亘って基準より寄せる条件Ｄは、飽和信号量の低下が大きく採用することができない。
【０１３５】
ところで第１の手法は、暗時の画素出力特性には基本的には影響しないと思われる読出選択用トランジスタ３４の特性をずらす手法の１つであるので、上述した第１あるいは第２実施形態の手法に限らず、この趣旨に沿った他の方法を用いて、有効画像領域１０ａと基準画素領域１０ｂの読出選択用トランジスタ３４の構造を異ならせることでＯＰＢ段差レベルを制御することができる。
【０１３６】
たとえば、転送ゲート３４Ｇ下にイオン注入をして、それを有効画像領域１０ａと基準画素領域１０ｂで異ならせる手法を採ることができる。イオン注入条件を調整すれば、トランジスタの閾値を調整できる。よって、領域ごとにイオン注入条件を異なるようにすると、領域ごとに閾値を異なるようにすることができ、結果的には、ＯＰＢ段差が小さくなるようにすることができる。
【０１３７】
また、読出選択用トランジスタ３４のゲート長を調整する手法を採ることができる。すなわち、単位画素３内の読出選択用トランジスタ３４のゲート長を調整することでトランジスタの閾値を調整でき、結果的には、ゲート長を領域ごとに異なるようにすればＯＰＢ段差などの基準レベル段差を、その発生原因に拘らず、小さくなるようにすることができる。
【０１３８】
通常の電気回路の知識では、リセットトランジスタ３６、垂直選択用トランジスタ４０、増幅用トランジスタ４２は、暗時の画素出力レベルに影響するが、読出選択用トランジスタ３４は、影響しないことになっている。しかし実際には、画素内の微妙なポテンシャルの差によって、小さな影響を及ぼす。これを利用し、読出選択用トランジスタ３４の特性を調整することで、０．５ｍＶ以下のような微妙な調整を比較的容易に行なうことができる。
【０１３９】
なお、ここでの変形例の説明として、ゲート長を領域ごとに異なるものとする仕組みを説明したが、もちろん、ゲート長とゲート幅の双方を領域ごとに異なるように調整することもできる。ゲート長とゲート幅の少なくとも一方を調整すればよく、何れを対象として調整するかは、デバイスの構成のし易さから決めるのがよい。たとえば、デバイス設計に当たっては、ゲート幅を変えると他の部分のレイアウトも変更する必要が生じるケースがある。このような場合には、ゲート長の変更で対処するのが好ましい。
【０１４０】
＜単位画素の構造；第３実施形態＞
図１３〜図１５は、ＯＰＢ段差を改善するための単位画素３の構造の第３実施形態を説明する図である。ここで図１３は、正極性ＯＰＢ段差が発生するデバイスを基本としつつ、有効画像領域１０ａと基準画素領域１０ｂのイオン注入条件を図１４および図１５に示すように色々振って条件振りした結果を示している。
【０１４１】
第３実施形態は、上記第２の手法を適用して、光電変換素子としてのフォトダイオードやフォトゲートなどでなる電荷生成部３２の不純物分布つまりイオン注入プロファイルを、有効画像領域１０ａと基準画素領域１０ｂで異ならせることで、トランジスタ特性を領域別に調整する態様である。
【０１４２】
フォトダイオードの製造工程では、フォトマスクを用いてレジストをパターニングし、イオン注入で形成するが、ここで有効画像領域１０ａと基準画素領域１０ｂで形状が異なるフォトマスクを用いる。
【０１４３】
フォトダイオードは、暗電流成分を除いた出力レベルには通常は無関係と思われるが、イメージセンサのような繊細なアナログ回路では、これも微小な影響を与える。
【０１４４】
ここで、イオン注入プロファイルを有効画像領域１０ａと基準画素領域１０ｂで異ならせるに当たっては、たとえば第１の方法として、フォトダイオードを１枚のフォトマスクで形成し、その形状を有効画像領域１０ａと基準画素領域１０ｂで違えるようにする手法を採ることができる。
【０１４５】
また別の方法（第２の方法）としては、フォトダイオードを複数のマスクで形成し、１枚のマスクでは基準画素領域１０ｂにイオン注入し、他の１枚のマスクでは有効画像領域１０ａにイオン注入する手法を採ることができる。あるいは第１の方法と第２の方法を組み合せた手法を採ることもできる。
【０１４６】
＜実験結果；第３実施形態＞
たとえば、本実験においては、図１４および図１５に示すように、Ｎ−基板上にＰウェルを形成し、電荷生成部３２と読出選択用トランジスタ３４とフローティングディフュージョン３８部分に、より低濃度のｎ基板領域（ｎ-_Ｓｕｂ）を設け、このｎ基板領域（ｎ-_Ｓｕｂ）上に電荷生成部３２をなすｐｎ接合を設けたデバイスを対象とする。
【０１４７】
また、ｎ基板領域（ｎ-_Ｓｕｂ）上にフォトダイオードとしての電荷生成部３２をなすｐｎ接合のｎ型層を浅い部分と深い部分のイオン注入で形成する、すなわちフォトダイオードのｎ型層を２層構造にすることを基本とする。換言すれば、電荷生成部３２をなす光電変換素子（フォトダイオードなど）が深さの異なる同極性（本例ではｎ型の同一物質）の複数条件の不純物イオン注入により形成されているものとする。
【０１４８】
そして、この場合において、有効画像領域１０ａと基準画素領域１０ｂの両方にイオン注入するマスクと、有効画像領域１０ａのみにイオン注入するマスクを組み合わせて、さらに有効画像領域１０ａと基準画素領域１０ｂで差をつけるイオン注入深さも色々振って条件振りすることとする。図１３は、この場合において、各条件約１７０チップずつ測定したときのＯＰＢ段差の分布を示している。
【０１４９】
具体的には、図１４（Ａ）がＯＰＢ画素と有効画素のそれぞれを浅い位置と深い位置の何れもイオン注入をした条件Ａ、図１４（Ｂ）がＯＰＢ画素では深い位置のイオン注入をしない条件Ｂ、図１５（Ａ）がＯＰＢ画素では浅い位置と深い位置ともイオン注入をしない条件Ｃ、図１５（Ｂ）がＯＰＢ画素では浅い位置のイオン注入をしない条件Ｄである。
【０１５０】
「イオン注入をしない」条件では不純物濃度が薄くなり、「イオン注入をする」条件では不純物濃度が濃くなるので、この操作を領域ごとに異なるものとすることで、不純物濃度が領域ごとに異なるものとすることができる。
【０１５１】
ＯＰＢ画素において、浅い位置と深い位置の双方ともイオン注入をしない条件Ｃの場合でも、ｎ基板領域（ｎ-_Ｓｕｂ）の濃度があるので、実際には、電荷生成部３２のｐ層の下に薄いｎ領域が形成される。本デバイスは暗電流が十分小さいので、ＯＰＢ画素はフォトダイオードのｐｎ接合がなくくても構わない。
【０１５２】
図１３の実験結果から分かるように、有効画像領域１０ａと基準画素領域１０ｂの電荷生成部３２をなすｎ型層へのイオン注入条件を異ならせることで、ＯＰＢ段差レベルの制御ができる。ここで、本実験結果によれば、ＯＰＢ段差を十分小さくするには、ＯＰＢ画素では深い位置のイオン注入をしない条件Ｂを採用するとよいことが分かった。要するに、微小な調整をするには、深い位置でイオン注入濃度を調整する方が容易であるということである。
【０１５３】
電荷生成部３２をなすｎ型層へのイオン注入条件を異ならせることによって、近接する読出選択用トランジスタ３４やフローティングディフュージョン３８との間の容量形成を微妙に調整することができ、その結果として読出選択用トランジスタ３４の特性を微妙に調整できていると考えることができる。
【０１５４】
以上説明したように、上記第１〜第３実施形態を適用して、有効画像領域１０ａと基準画素領域１０ｂの画素構造を意図的に異ならせることで、ＯＰＢ段差レベルの制御ができる。よって、典型的なＭＯＳ型固体撮像装置などのように、画素内に増幅機能を持つ回路（画素内アンプ）を備えた半導体装置において存在する、暗電流起因以外の基準レベル段差（典型的にはＯＰＢ段差）を、その発生原因によらず低減することができる。これにより、黒レベルが浮いたり沈んだり、あるいはそのせいで低照度で色が変わってしまうなどの問題現象を低減することができる。
【０１５５】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１５６】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１５７】
たとえば上記第２および第３実施形態では、基準画素領域１０ｂの画素（ＯＰＢ画素）の信号レベルに対し有効画像領域１０ａの画素（有効画素）の信号レベルの方が高くなる正極性ＯＰＢ段差が発生するデバイスを対象に、ＯＰＢ段差を低減する具体的な条件を実験により特定したが、負極性ＯＰＢ段差が発生するデバイスの場合にも、上記第１〜第３実施形態の手法の何れかもしくは任意の組合せにより、ＯＰＢ段差を低減することができる。たとえば、図９に示した実験結果から、有効画素は転送ゲート（ＴＲＦ）下のみ寄せつつＯＰＢ画素は基準形状（Ｒｅｆ）とした条件Ｈを採用するのがよいと考えられる。
【０１５８】
また、上記実施形態では、単位画素を構成するトランジスタの特性や電荷生成部のプロセス構造を、有効画像領域と基準画素領域で異ならせることでＯＰＢ段差を低減するに当たって、０．１〜０．５ｍＶという低レベルのＯＰＢ段差を低減するため、微妙な調整が可能な仕組みとして、転送ゲートの幅を規定する素子分離またはＰウェルの幅を調整して読出選択用トランジスタの特性を調整する、あるいは電荷生成部（フォトダイオードなど）のイオン注入プロファイルを調整する仕組みを詳細に説明した。
【０１５９】
しかしながら、単位画素を構成するトランジスタの特性を有効画像領域と基準画素領域で異ならせるものであればよく、その対象は、電荷生成部や読出選択用トランジスタに限定されない。
【０１６０】
たとえば、リセットトランジスタや選択トランジスタあるいは増幅用トランジスタを対象として、その形状やイオン注入条件（不純物分布）を調整することも原理的には可能である。第３実施形態のように複数のイオン注入条件を調整するに当たっては、同一物質の注入濃度を調整することに限らず、異なる物質の注入濃度を調整してもよい。
【０１６１】
何れにしても、上記実施形態の仕組みは、その趣旨を逸脱しない範囲で、種々に適用できる。もちろん、上記実施形態の仕組みを個別に適用することに限らず、任意に組み合わせて適用することもできる。
【０１６２】
たとえば、０．５ｍＶ程度以上の高レベルのＯＰＢ段差を持つデバイスに対しての適用に当たっては、第２および第３実施形態の双方の仕組みを適用することが考えられる。
【０１６３】
また、複数の手法の組合せに際しては、調整方向が同じ複数の手法を組み合わせることで、一方のみの調整よりも調整幅を大きくする態様に限らず、調整量の大小に拘らず調整方向が逆の複数の手法を組み合わせることで、一方のみの調整よりも調整幅を小さくする態様を採ることもできる。
【０１６４】
たとえば、一方では段差低減効果が大きい手法Ａ（大）を採用しつつ、他方では逆方向に段差拡大効果が小さい手法Ｂ（小）を採用すれば、総合的な段差低減効果として、Ａ（大）−Ｂ（小）というように、Ａよりも小さいレベルでの調整ができる。すなわち、手法Ａ（大）に対して、Ｂ（小）によって、逆極性で小さく調整することで、手法Ａよりも調整幅が小さくなるものの、全体としては比較的大きな段差低減効果を得ることができる。
【０１６５】
また、単位画素を構成するトランジスタの特性や電荷生成部のプロセス構造を、有効画像領域と基準画素領域で異ならせることでＯＰＢ段差を低減するに当たっては、基準画素領域（たとえば遮光膜が形成されている領域）の全画素に対してプロセス構造が異なるような処置をすることは必須ではなく、映像信号の黒基準補正など、信号処理において必要となる基準画素を対象にすれば十分である。
【０１６６】
また、上記実施形態では、光や放射線などの外部から入力される電磁波に対して感応性をするＣＭＯＳ型の固体撮像装置について例示したが、単位信号生成部を単位構成要素内に含む構造を持ち物理量の変化を検知するあらゆる装置に、上記実施形態で説明した仕組みを適用できる。光などに限らず、たとえば、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置（特開２００２−７９８４や特開２００１−１２５７３４などを参照）など、その他の物理的な変化を検知する仕組みにおいて、有効な情報を取り込む有効領域とその周囲に設けられる基準領域との間で、指紋情報のない無入力の場合に生じ得る基準レベル段差を解消するために適用することができる。
【図面の簡単な説明】
【０１６７】
【図１】本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。
【図２】図１に示した固体撮像装置に使用される単位画素の構成例を示す図である。
【図３】単位画素の構造の基本形を説明する図である。
【図４】ＯＰＢ段差の測定結果の一例を示す図である。
【図５】ＯＰＢ段差を改善するための単位画素の構造の第１実施形態を説明する図である。
【図６】第１実施形態を適用した場合の素子断面（ｚ−ｚ線断面）の構造例を示す図である。
【図７】ＯＰＢ段差を改善するための単位画素の構造の第２実施形態を説明する図である。
【図８】第２実施形態を適用した場合の素子断面（ｚ−ｚ線断面）の構造例を示す図である。
【図９】第２実施形態を適用した場合における実験結果の例を示した図である。
【図１０】第２実施形態の実験におけるＰウェル形状の条件を説明する図（その１）である。
【図１１】第２実施形態の実験におけるＰウェル形状の条件を説明する図（その２）である。
【図１２】第２実施形態の実験におけるＰウェル形状の条件を説明する図（その３）である。
【図１３】ＯＰＢ段差を改善するための単位画素の構造の第３実施形態を説明する図である。
【図１４】第３実施形態の実験におけるイオン注入条件を説明する図（その１）である。
【図１５】第３実施形態の実験におけるイオン注入条件を説明する図（その２）である。
【図１６】固体撮像素子の撮像部の構成例を示した図である。
【符号の説明】
【０１６８】
１…固体撮像装置、３…単位画素、５…画素信号生成部、７…駆動制御部、１０…撮像部、１０ａ…有効画像領域、１０ｂ…基準画素領域、１０ｃ…ダミー画像領域、１５…行制御線、１６…駆動信号操作部、１８…垂直信号線、２０…カラム処理部、２２…カラム信号処理部、３２…電荷生成部、３３…素子分離、３４…読出選択用トランジスタ、３４Ｇ…転送ゲート、３６…リセットトランジスタ、３６Ｇ…リセットゲート、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４０Ｇ…選択ゲート、４２…増幅用トランジスタ、４２Ｇ…増幅ゲート、５１…画素線、５２…垂直選択線、５３…垂直信号線、５５…転送ゲート配線、５６…リセットゲート配線、８６…水平信号線、８８…出力回路、１００…外部回路、１３２…ＯＰＢ補正処理部
【図１】
2006147816.tif 000003
【図２】
2006147816.tif 000004
【図３】
2006147816.tif 000005
【図４】
2006147816.tif 000006
【図５】
2006147816.tif 000007
【図６】
2006147816.tif 000008
【図７】
2006147816.tif 000009
【図８】
2006147816.tif 000010
【図９】
2006147816.tif 000011
【図１０】
2006147816.tif 000012
【図１１】
2006147816.tif 000013
【図１２】
2006147816.tif 000014
【図１３】
2006147816.tif 000015
【図１４】
2006147816.tif 000016
【図１５】
2006147816.tif 000017
【図１６】
2006147816.tif 000018