(57)【要約】【課題】論理回路の駆動状態による電流消費量の変動を補償し、論理回路に印加される電源電圧の変動を低減することができる負荷変動補償回路を提供する。【解決手段】論理回路に供給される電源電圧を補償する負荷変動補償回路であって、論理回路に供給されるべき電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、論理回路に供給される電源電圧を電源として駆動する遅延回路と、論理回路と電源を共通にして設けられた電流消費回路と、遅延回路に入力される周期信号の位相と、遅延回路が出力する信号の位相との位相差が、所定の時間となるように、電流消費回路が消費する電流量を制御する位相比較回路とを備える負荷変動補償回路を提供する。【選択図】図２
2006229622.tif 000002
【特許請求の範囲】
【請求項１】
論理回路に供給される電源電圧を補償する負荷変動補償回路であって、
前記論理回路に供給されるべき前記電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、前記論理回路に供給される前記電源電圧を電源として駆動する遅延回路と、
前記論理回路と電源を共通にして設けられた電流消費回路と、
前記遅延回路に入力される前記周期信号の位相と、前記遅延回路が出力する信号の位相との位相差が、前記所定の時間となるように、前記電流消費回路が消費する電流量を制御する位相比較回路と
を備える負荷変動補償回路。
【請求項２】
前記遅延回路は、前記論理回路に供給されるべき前記電源電圧が電源として印加された場合に、前記周期信号を、前記周期信号の周期の整数倍の時間遅延して出力するように設計され、
前記位相比較回路は、前記遅延回路が出力する信号の位相が、前記周期信号の位相より進んでいる場合に、前記電流消費回路に所定の電流量を消費させ、前記遅延回路が出力する信号の位相が、前記周期信号の位相より遅れている場合に、前記電流消費回路が消費する電流量を略零にする
請求項１に記載の負荷変動補償回路。
【請求項３】
前記遅延回路は、前記論理回路に供給されるべき前記電源電圧が電源として印加された場合に、前記周期信号を、前記周期信号の半周期の整数倍の時間遅延して出力するように設計され、
前記位相比較回路は、前記遅延回路が出力する信号を反転した信号の位相が、前記周期信号の位相より進んでいる場合に、前記電流消費回路に所定の電流量を消費させ、前記遅延回路が出力する信号を判定した信号の位相が、前記周期信号の位相より遅れている場合に、前記電流消費回路が消費する電流量を略零にする
請求項１に記載の負荷変動補償回路。
【請求項４】
前記位相比較回路は、データ入力端子に前記遅延回路が出力する信号、又は当該信号を反転した信号が与えられ、クロック入力端子に前記周期信号が与えられるフリップフロップを有する
請求項２又は３に記載の負荷変動補償回路。
【請求項５】
前記電流消費回路は、前記論理回路の近傍に設けられる
請求項１に記載の負荷変動補償回路。
【請求項６】
前記負荷変動補償回路は、
複数の前記電流消費回路と、
前記複数の電流消費回路に対応して設けられた複数の前記位相比較回路と
を有し、
それぞれの前記位相比較回路は、
前記周期信号を遅延する微小遅延部と、
微小遅延部において遅延された前記周期信号の位相と、前記遅延回路が出力する信号の位相との位相差が、前記所定の時間となるように、前記電流消費回路が消費する電流量を制御する位相比較器と
を有し、
それぞれの前記微小遅延部は、それぞれ異なる遅延量で前記周期信号を遅延させる
請求項１に記載の負荷変動補償回路。
【請求項７】
論理回路を有する電子デバイスであって、
前記論理回路に電源を供給する電源供給線と、
前記電源供給線から前記論理回路に供給される電源電圧を補償する負荷変動補償回路と
を備え、
前記負荷変動補償回路は、
前記論理回路に供給されるべき前記電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、前記論理回路に供給される前記電源電圧を電源として駆動する遅延回路と、
前記論理回路と電源を共通にして設けられた電流消費回路と、
前記遅延回路に入力される前記周期信号の位相と、前記遅延回路が出力する信号の位相との位相差が、前記所定の時間となるように、前記電流消費回路が消費する電流量を制御する位相比較回路と
を有する電子デバイス。
【請求項８】
前記電子デバイスは、
電源を共通にして設けられた複数の前記論理回路と、
前記複数の論理回路に対応して設けられた複数の前記負荷変動補償回路と
を備える
請求項７に記載の電子デバイス。
【請求項９】
被試験デバイスを試験する試験装置であって、
被試験デバイスを試験する試験パターンを生成するパターン発生部と、
前記試験パターンに基づいて、前記被試験デバイスに供給する試験信号を生成する波形成形部と、
前記試験信号の位相を規定するタイミング信号を生成し、前記波形成形部に供給するタイミング発生回路と、
前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記タイミング発生回路は、
与えられる基準クロックのそれぞれのパルスを遅延させ、前記タイミング信号を生成する可変遅延回路と、
前記可変遅延回路を駆動するための電源電圧を、前記可変遅延回路に供給する電源と、
前記可変遅延回路に供給される電源電圧を補償する負荷変動補償回路と
を有し、
前記負荷変動補償回路は、
前記可変遅延回路に供給されるべき前記電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、前記可変遅延回路に供給される前記電源電圧を電源として駆動する遅延回路と、
前記可変遅延回路と電源を共通にして設けられた電流消費回路と、
前記遅延回路に入力される前記周期信号の位相と、前記遅延回路が出力する信号の位相との位相差が、前記所定の時間となるように、前記電流消費回路が消費する電流量を制御する位相比較回路と
を有する試験装置。
【請求項１０】
所望の位相を有するタイミング信号を生成するタイミング発生回路であって、
与えられる基準クロックのそれぞれのパルスを遅延させ、前記タイミング信号を生成する可変遅延回路と、
前記可変遅延回路を駆動するための電源電圧を、前記可変遅延回路に供給する電源と、
前記可変遅延回路に供給される電源電圧を補償する負荷変動補償回路と
を備え、
前記負荷変動補償回路は、
前記可変遅延回路に供給されるべき前記電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、前記可変遅延回路に供給される前記電源電圧を電源として駆動する遅延回路と、
前記可変遅延回路と電源を共通にして設けられた電流消費回路と、
前記遅延回路に入力される前記周期信号の位相と、前記遅延回路が出力する信号の位相との位相差が、前記所定の時間となるように、前記電流消費回路が消費する電流量を制御する位相比較回路と
を有するタイミング発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理回路に供給される電源電圧を補償する負荷変動補償回路、負荷変動補償回路を備えるタイミング発生回路及び試験装置、並びに負荷変動補償回路を備える電子デバイスに関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ等により構成された論理回路を含む集積回路等は、外部から与えられる電源電力により当該論理回路を駆動させている。例えば、集積回路チップは、外部の電源とボンディングワイヤ等により接続された電源メタル配線層が形成され、集積回路に含まれるそれぞれの論理回路は、電源メタル配線と接続されて電源電力を受け取る。つまり、複数の論理回路は、共通の電源により駆動される。
【０００３】
このような構成においては、それぞれの論理回路に印加される電源電圧は、他の論理回路の駆動状態に依存する。つまり、論理回路が消費する電源電流は、論理回路の駆動状態によって変動するが、論理回路には、上述したようにボンディングワイヤやメタル配線を介して電源電力が供給されるため、周辺の論理回路が消費する電源電流が変動すると、これらの抵抗成分によって供給される電源電圧が変動してしまう。
【０００４】
当該論理回路には、電流の変動が起こると電源電圧が変動するという負荷変動特性があるが、当該電源電圧の変動を補償しようとしても、従来の技術では比較的低周波の変動しか補償することができない。
【０００５】
このような電源電圧の変動を低減するために、回路全体が消費する電源電流を一定にするバランス回路が知られている（例えば、特許文献１参照）。当該バランス回路は、論理回路を通過するパルスの通過時間を検出し、当該通過時間に基づいて論理回路の消費電流を算出し、算出した消費電流との和が略一定値となるようなダミー電流を消費する回路である。
【０００６】
【特許文献１】特開平１１−７４７６８号公報（第４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来のバランス回路は、パルスの通過時間の検出や、論理回路における消費電流の算出に多数の素子を用いる必要がある。このため、大きな回路規模を必要とするものであった。またこれらの素子によって回路全体の消費電流が増大してしまうものであった。
【０００８】
このため本発明は、上述した課題を解決することのできる負荷変動補償回路、及び電子デバイスを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の形態においては、論理回路に供給される電源電圧を補償する負荷変動補償回路であって、論理回路に供給されるべき電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、論理回路に供給される電源電圧を電源として駆動する遅延回路と、論理回路と電源を共通にして設けられた電流消費回路と、遅延回路に入力される周期信号の位相と、遅延回路が出力する信号の位相との位相差が、所定の時間となるように、電流消費回路が消費する電流量を制御する位相比較回路とを備える負荷変動補償回路を提供する。
【００１０】
遅延回路は、論理回路に供給されるべき電源電圧が電源として印加された場合に、周期信号を、周期信号の周期の整数倍の時間遅延して出力するように設計され、位相比較回路は、遅延回路が出力する信号の位相が、周期信号の位相より進んでいる場合に、電流消費回路に所定の電流量を消費させ、遅延回路が出力する信号の位相が、周期信号の位相より遅れている場合に、電流消費回路が消費する電流量を略零にしてよい。
【００１１】
遅延回路は、論理回路に供給されるべき電源電圧が電源として印加された場合に、周期信号を、周期信号の半周期の整数倍の時間遅延して出力するように設計され、位相比較回路は、遅延回路が出力する信号を反転した信号の位相が、周期信号の位相より進んでいる場合に、電流消費回路に所定の電流量を消費させ、遅延回路が出力する信号を判定した信号の位相が、周期信号の位相より遅れている場合に、電流消費回路が消費する電流量を略零にしてよい。
【００１２】
位相比較回路は、データ入力端子に遅延回路が出力する信号、又は当該信号を反転した信号が与えられ、クロック入力端子に周期信号が与えられるフリップフロップを有してよい。電流消費回路は、論理回路の近傍に設けられることが好ましい。
【００１３】
負荷変動補償回路は、複数の電流消費回路と、複数の電流消費回路に対応して設けられた複数の位相比較回路とを有し、それぞれの位相比較回路は、周期信号を遅延する微小遅延部と、微小遅延部において遅延された周期信号の位相と、遅延回路が出力する信号の位相との位相差が、所定の時間となるように、電流消費回路が消費する電流量を制御する位相比較器とを有し、それぞれの微小遅延部は、それぞれ異なる遅延量で周期信号を遅延させてよい。
【００１４】
本発明の第２の形態においては、論理回路を有する電子デバイスであって、論理回路に電源を供給する電源供給線と、電源供給線から論理回路に供給される電源電圧を安定化させる負荷変動補償回路とを備え、負荷変動補償回路は、論理回路に供給されるべき電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、論理回路に供給される電源電圧を電源として駆動する遅延回路と、論理回路と電源を共通にして設けられた電流消費回路と、遅延回路に入力される周期信号の位相と、遅延回路が出力する信号の位相との位相差が、所定の時間となるように、電流消費回路が消費する電流量を制御する位相比較回路とを有する電子デバイスを提供する。
【００１５】
本発明の第３の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験パターンを生成するパターン発生部と、試験パターンに基づいて、被試験デバイスに供給する試験信号を生成する波形成形部と、試験信号の位相を規定するタイミング信号を生成し、波形成形部に供給するタイミング発生回路と、被試験デバイスが出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、タイミング発生回路は、与えられる基準クロックのそれぞれのパルスを遅延させ、タイミング信号を生成する可変遅延回路と、可変遅延回路を駆動するための電源電圧を、可変遅延回路に供給する電源と、可変遅延回路に供給される電源電圧を補償する負荷変動補償回路とを有し、負荷変動補償回路は、可変遅延回路に供給されるべき電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、可変遅延回路に供給される電源電圧を電源として駆動する遅延回路と、可変遅延回路と電源を共通にして設けられた電流消費回路と、遅延回路に入力される周期信号の位相と、遅延回路が出力する信号の位相との位相差が、所定の時間となるように、電流消費回路が消費する電流量を制御する位相比較回路とを有する試験装置を提供する。
【００１６】
本発明の第４の形態においては、所望の位相を有するタイミング信号を生成するタイミング発生回路であって、与えられる基準クロックのそれぞれのパルスを遅延させ、タイミング信号を生成する可変遅延回路と、可変遅延回路を駆動するための電源電圧を、可変遅延回路に供給する電源と、可変遅延回路に供給される電源電圧を補償する負荷変動補償回路とを備え、負荷変動補償回路は、可変遅延回路に供給されるべき電源電圧が電源として印加された場合に、与えられる周期信号を、所定の時間遅延して出力するように設計され、可変遅延回路に供給される電源電圧を電源として駆動する遅延回路と、可変遅延回路と電源を共通にして設けられた電流消費回路と、遅延回路に入力される周期信号の位相と、遅延回路が出力する信号の位相との位相差が、所定の時間となるように、電流消費回路が消費する電流量を制御する位相比較回路とを有するタイミング発生回路を提供する。
【００１７】
電子デバイスは、電源を共通にして設けられた複数の論理回路と、複数の論理回路に対応して設けられた複数の負荷変動補償回路とを備えてよい。
【００１８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図１は、本発明の実施形態に係る電子デバイス１００の構成の一例を示す図である。電子デバイス１００は、パッケージ１０、ＬＳＩチップ１２、複数の論理回路１８、ボンディングワイヤ１４、及びメタル配線１６を備える。ＬＳＩチップ１２は、パッケージ１０に搭載される。パッケージ１０は、ＬＳＩチップ１２と外部の装置との間で、信号の授受を行う。
【００２１】
メタル配線１６は、ＬＳＩチップ１２に層状に形成され、複数の論理回路１８の電源端子と電気的に接続される。ボンディングワイヤ１４は、外部の電源とメタル配線１６とを電気的に接続する。つまり、ボンディングワイヤ１４及びメタル配線１６は、論理回路１８に電源電力を供給する電源供給線として機能し、それぞれの論理回路１８は、共通の電源供給線に接続される。
【００２２】
また、電子デバイス１００は、それぞれの論理回路１８に対応して、図２において後述する負荷変動補償回路２０を更に備える。それぞれの負荷変動補償回路２０は、対応する論理回路１８に供給される電源電圧を補償する回路である。負荷変動補償回路２０は、対応する論理回路１８の近傍に設けられることが好ましい。また、それぞれの論理回路１８が、負荷変動補償回路２０を有していてもよい。
【００２３】
図２は、負荷変動補償回路２０の構成の一例を示す図である。負荷変動補償回路２０は、対応する論理回路１８が消費する電源電流の変動を電源電圧の変動により検出し、当該変動を補償する電流を消費し、論理回路１８と負荷変動補償回路２０とが消費する電源電流の和を一定に制御する回路である。本例において論理回路１８は、抵抗３０及び抵抗３４を介して外部の電源から電源電力を受け取る。抵抗３０及び抵抗３４は、例えば図１において説明したボンディングワイヤ１４及びメタル配線１６の抵抗成分を示す。また、負荷変動補償回路２０は、対応する論理回路１８に印加される電源電圧を分岐点４０において分岐して受け取り、受け取った電源電圧により駆動する。負荷変動補償回路２０は、抵抗３２、抵抗３６、遅延回路２２、位相比較回路２４、及び電流消費回路２８を有する。
【００２４】
遅延回路２２は、対応する論理回路１８に供給される電源電圧を電源として駆動する回路である。例えば、遅延回路２２には、分岐点４０から抵抗３２を介して電源電圧が供給される。ここで、抵抗３２は、分岐点４０から遅延回路２２までの電源伝送経路における抵抗成分を示す。
【００２５】
遅延回路２２は、対応する論理回路１８に供給されるべき電源電圧が電源として印加された場合に、外部より与えられる周期信号を、所定の時間遅延して出力するように設計される。遅延回路２２は、与えられる電源電圧により遅延量が変動する回路である。例えば、遅延回路２２は、直列に接続された複数のバッファを有し、それぞれのバッファには、当該電源電圧が印加される。つまり、遅延回路２２は、電源電圧の変動を遅延量の変動に変換する。
【００２６】
また、遅延回路２２は、レジスタから与えられる制御データによって遅延量が制御される可変遅延回路であって、レジスタは、対応する論理回路１８に供給されるべき電源電圧が電源として印加された場合に、遅延量が所定の時間となる制御データを、遅延回路２２に供給してよい。
【００２７】
電流消費回路２８は、論理回路１８と電源を共通にして設けられ、当該電源から抵抗３６を介して電流を受け取って消費する。また、電流消費回路２８は、論理回路１８の近傍に設けられることが好ましい。位相比較回路２４は、遅延回路２２に入力される周期信号の位相と、遅延回路２２が出力する信号の位相との位相差が、遅延回路２２の遅延量として設定された所定の時間となるように、電流消費回路２８が消費する電流量を制御する。遅延回路２２の遅延量は、論理回路１８に供給される電源電流、及び電流消費回路２８が消費する電流に応じて変動するため、遅延回路２２の遅延量が所定の時間となるように電流消費回路２８の消費電流を制御することにより、論理回路１８及び電流消費回路２８が消費する電流量を、一定に保つことができる。
【００２８】
このような構成により、論理回路１８及び対応する負荷変動補償回路２０が消費する電流量を、論理回路１８の駆動状態によらず一定にすることができるため、周辺の論理回路１８に印加される電源電圧を、当該論理回路１８の駆動状態によらず安定に制御することができる。
【００２９】
また、抵抗３２及び抵抗３６は、分岐点４０から流れる電流の変動による、電圧降下の変動が無視できる程度の抵抗値であることが好ましい。例えば、遅延回路２２において、電源電圧変動により生じる遅延変動の許容範囲が５ｐｓ以下であり、遅延回路２２の電源電圧変動による遅延変動が、８．５ｐｓ／ｍＶである場合、許容される電源電圧変動は、０．５９ｍＶとなる。この場合、抵抗３２及び抵抗３６は、分岐点４０から流れる電流が変動した場合であっても、電圧降下の変動が０．５９ｍＶ以下となる抵抗値を有する。例えば、分岐点４０から遅延回路２２までの電源伝送距離と、分岐点４０から電流消費回路２８までの電源伝送距離とは、略零であってよい。
【００３０】
また、位相比較回路２４における位相比較を容易にするために、遅延回路２２は、論理回路１８に供給されるべき電源電圧が電源として印加された場合に、周期信号の周期の整数倍、又は周期信号の半周期の整数倍の遅延を生じるように設計されることが好ましい。この場合、位相比較回路２４は、１段のフリップフロップ２６のみで、周期信号の位相と、遅延回路２２が出力する信号の位相とを比較することができる。このため、回路規模を低減することができる。
【００３１】
例えば、遅延回路２２が、周期信号の１周期分の遅延を生じさせる場合、フリップフロップ２６は、遅延回路２２が出力する信号をデータ入力端子に受け取り、周期信号をクロック入力端子に受け取る。このような構成により、フリップフロップ２６は、遅延回路２２が出力する信号の位相が、周期信号の位相より進んでいる場合にＨ論理の信号を出力し、遅延回路２２が出力する信号の位相が、周期信号の位相より遅れている場合にＬ論理の信号を出力する。そして、Ｈ論理の信号を出力した場合に、電流消費回路２８に所定の電流量を消費させ、Ｌ論理の信号を出力した場合に、電流消費回路２８が消費する電流量を略零に制御する。このような制御により、論理回路１８及び電流消費回路２８が消費する電流量を略一定に制御することができる。
【００３２】
また、遅延回路２２が、周期信号の半周期分の遅延を生じさせる場合、フリップフロップ２６は、遅延回路２２が出力する信号の反転信号をデータ入力端子に受け取り、周期信号をクロック入力端子に受けとる。このような構成によっても、論理回路１８及び電流消費回路２８が消費する電流量を略一定に制御することができる。またこの場合、周期信号の半周期の時間で、論理回路１８の電源電流変動に追従することができ、より高速な制御を行うことができる。
【００３３】
図３は、位相比較回路２４の動作を説明するタイミングチャートである。図３においては、遅延回路２２が、周期信号の略１周期分の遅延を生じさせる場合を示す。図３（ａ）は、遅延回路２２の出力信号の位相が、周期信号の位相より進んでいる場合の位相比較回路２４の動作を示し、図３（ｂ）は、遅延回路２２の出力信号の位相が、周期信号の位相より遅れている場合の位相比較回路２４の動作を示す。
【００３４】
フリップフロップ２６は、クロック入力端子に与えられる周期信号の立ち上がりエッジ毎に、遅延回路２２の出力信号の値を検出する。遅延回路２２により１周期遅延された周期信号の位相が、遅延回路２２に入力される周期信号の位相より進んでいる場合、図３（ａ）に示すように、フリップフロップ２６はＨ論理を出力する。そして上述したように、電流消費回路２８がＯＮ状態に制御され、電流消費回路２８は、所定の電流量を消費する。
【００３５】
また、遅延回路２２により１周期遅延された周期信号の位相が、遅延回路２２に入力される周期信号の位相より遅れている場合、図３（ｂ）に示すように、フリップフロップ２６はＬ論理を出力する。そして上述したように、電流消費回路２８がＯＦＦ状態に制御され、電流消費回路２８の消費電流量が略零となる。
【００３６】
図４は、負荷変動補償回路２０の構成の他の例を示す図である。図３に関連して説明した負荷変動補償回路２０は、遅延回路２２が出力する信号の位相が、周期信号の位相に対して進んでいるか否かによって、電流消費回路２８が消費する電流をオン又はオフしていたが、本例における負荷変動補償回路２０は、遅延回路２２が出力する信号の位相と、周期信号の位相との位相差に応じて、電流消費回路２８が消費する電流を変動させる。これにより、論理回路１８及び電流消費回路２８が消費する電流量を、より精度よく一定に保つことができる。
【００３７】
本例における負荷変動補償回路２０は、図２において説明した負荷変動補償回路２０の構成に対し、複数の位相比較回路（２４−１〜２４−ｎ、以下２４と総称する）、及び複数の電流消費回路（２８−１〜２８−ｎ、以下２８と総称する）を有する点で相違する。他の構成は、図２において説明した負荷変動補償回路２０と同一である。
【００３８】
また、それぞれの電流消費回路２８は、図２に関連して説明した電流消費回路２８と同一の機能を有する。それぞれの電流消費回路２８が消費することのできる電流はそれぞれ等しく、また複数の電流消費回路２８が消費することのできる電流の和は、論理回路１８に供給される最大の電源電流と略等しくてよい。複数の位相比較回路２４は、複数の電流消費回路２８に対応して設けられ、対応する電流消費回路２８に電流を消費させるか否かを制御する。
【００３９】
それぞれの位相比較回路２４は、図２に関連して説明した位相比較回路２４の構成に加え、微小遅延部（４２−２〜４２−ｎ、以下２６と総称する）を更に有する。それぞれの微小遅延部４２は、異なる遅延量で周期信号を遅延させ、対応するフリップフロップ（２６−１〜２６−ｎ、以下２６と総称する）のクロック入力端子に入力する。それぞれの微小遅延部４２における遅延量は、遅延回路２２における遅延量より小さく、また所定の遅延量ずつ異なることが好ましい。
【００４０】
それぞれのフリップフロップ２６は、対応する微小遅延部４２において遅延された周期信号の位相と、遅延回路２２が出力する信号の位相とを比較し、対応する電流消費回路２８を制御する。それぞれのフリップフロップ２６は、図２に関連して説明したフリップフロップ２６と同一の制御を行う。
【００４１】
このような構成により、論理回路１８が消費する電流が、最大電源電流量から略零までの範囲で変動した場合であっても、論理回路１８及び全ての電流消費回路２８が消費する電流量の和を略一定に保つことができる。
【００４２】
また、図２から図４において説明した負荷変動補償回路２０を、全ての論理回路１８、又は複数の論理回路１８のうちのいくつかについて設けることにより、論理回路１８の駆動状態による電流消費量の変動を補償し、電源電圧の変動を低減することができる。
【００４３】
図５は、半導体チップ等の被試験デバイス３００を試験する試験装置２００の構成の一例を示す図である。試験装置２００は、パターン発生部２１０、波形成形部２２０、判定部２３０、及びタイミング発生回路２４０を備える。
【００４４】
パターン発生部２１０は、被試験デバイス３００を試験する試験パターンを生成する。例えば、パターン発生部２１０は、与えられる試験プログラムに応じて、１／０のパターンを有するデジタルの試験パターンを生成する。
【００４５】
波形成形部２２０は、試験パターンに基づいて、被試験デバイス３００に供給する試験信号を生成する。例えば、波形成形部２２０は、与えられるタイミング信号のエッジに応じて、試験パターンのデジタル値に応じた電圧レベルを示す試験信号を生成する。
【００４６】
タイミング発生回路２４０は、試験信号の位相を規定するタイミング信号を生成し、波形成形部２２０に供給する。例えば、タイミング発生回路２４０は、与えられる基準クロックのそれぞれのパルスの位相を、所望の位相に制御して出力する。
【００４７】
判定部２３０は、被試験デバイス３００が出力する出力信号に基づいて、被試験デバイス３００の良否を判定する。例えば、判定部２３０は、被試験デバイス３００の出力信号と、パターン発生部２１０が生成する期待値信号とを比較することにより、被試験デバイス３００の良否を判定する。
【００４８】
図６は、タイミング発生回路２４０の構成の一例を示す図である。タイミング発生回路２４０は、電源２４２、可変遅延回路２４６、及び負荷変動補償回路２０を有する。可変遅延回路２４６は、外部より与えられる基準クロックのそれぞれのパルスを、それぞれ所望の遅延量で遅延させ、タイミング信号を生成する。
【００４９】
電源２４２は、可変遅延回路２４６を駆動するための電源電圧を、可変遅延回路２４６に供給する。負荷変動補償回路２０は、可変遅延回路２４６の近傍に、可変遅延回路２４６と並列に設けられ、可変遅延回路２４６に供給される電源電圧を補償する。負荷変動補償回路２０は、図１から図４において説明した負荷変動補償回路２０と同一の構成を有し、同様の機能を有する。図１から図４において説明した負荷変動補償回路２０は、論理回路１８に供給される電源電圧を補償したが、本例における負荷変動補償回路２０は、可変遅延回路２４６に供給される電源電圧を補償する。他の機能については、図１から図４において説明した負荷変動補償回路２０と同一である。
【００５０】
本例におけるタイミング発生回路２４０によれば、回路全体における消費電流の変動を抑制することにより、電源２４２における負荷変動を抑制することができる。このため、負荷変動によって生じる、可変遅延回路２４６の遅延誤差を低減させ、精度よく位相を制御したタイミング信号を生成することができる。また、電流消費回路２０は、高速に動作することができるため、高周波数のタイミング信号を生成する場合においても、精度のよいタイミング信号を生成することができる。
【００５１】
また、タイミング発生回路２４０を用いた試験装置２００によれば、精度よく位相を制御した試験信号を生成することができるため、被試験デバイス３００の試験を精度よく行うことができる。  
【００５２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【産業上の利用可能性】
【００５３】
以上から明らかなように、本発明によれば、論理回路の駆動状態による電流消費量の変動を補償し、論理回路に印加される電源電圧の変動を低減することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態に係る電子デバイス１００の構成の一例を示す図である。
【図２】負荷変動補償回路２０の構成の一例を示す図である。
【図３】位相比較回路２４の動作を説明するタイミングチャートである。図３（ａ）は、遅延回路２２の出力信号の位相が、周期信号の位相より進んでいる場合の位相比較回路２４の動作を示し、図３（ｂ）は、遅延回路２２の出力信号の位相が、周期信号の位相より遅れている場合の位相比較回路２４の動作を示す。
【図４】負荷変動補償回路２０の構成の他の例を示す図である。
【図５】被試験デバイスを試験する試験装置２００の構成の一例を示す図である。
【図６】タイミング発生回路２４０の構成の一例を示す図である。
【符号の説明】
【００５５】
１０・・・パッケージ、１２・・・ＬＳＩチップ、１４・・・ボンディングワイヤ、１６・・・メタル配線、１８・・・論理回路、２０・・・負荷変動補償回路、２２・・・遅延回路、２４・・・位相比較回路、２６・・・フリップフロップ、２８・・・電流消費回路、３０、３２、３４、３６・・・抵抗、４０・・・分岐点、４２・・・微小遅延部、１００・・・電子デバイス、２００・・・試験装置、２１０・・・パターン発生部、２２０・・・波形成形部、２３０・・・判定部、２４０・・・タイミング発生回路、２４２・・・電源、２４６・・・可変遅延回路、３００・・・被試験デバイス
【図１】
2006229622.tif 000003
【図２】
2006229622.tif 000004
【図３】
2006229622.tif 000005
【図４】
2006229622.tif 000006
【図５】
2006229622.tif 000007
【図６】
2006229622.tif 000008