(57)【要約】【課題】  半制御・シリコン制御整流システムとその方法を提供する。【解決手段】  本発明の半制御・シリコン制御整流システムにおいて、第１の検知ユニット２０１と、シリコン制御整流ユニット１０１と、直流 (DC) 母線１０２と、第２の検知ユニット２０３と、制御ユニット２０２とを備えている。その第1の検知ユニット２０１は該入力ポートの三相交流のゼロクロスする位相を検知する。その第２の検知ユニット２０３は該直流母線の電圧を検知する。そしてその制御ユニット２０２は該シリコン制御整流ユニット１０１をソフトウェアにより制御する。したがって、ソフトアクチュエーションの効率化が実現できる。【選択図】    図２
2006204080.tif 000002
【特許請求の範囲】
【請求項１】
三相交流を受けるための第１の入力ポートを有し、該第１の入力ポートに入力される三相交流のゼロクロスする位相点を検知する第１の検知ユニットと、
三相交流を受けるための第２の入力ポートを有し、且つ該三相交流を直流電流に整流してから出力するシリコン制御整流ユニットと、
シリコン制御整流ユニットに接続されており、充電コンデンサを有し、シリコン制御整流ユニットからの直流電流を受けそれを電圧に変換し該充電コンデンサに蓄える直流母線と、
該直流母線に接続されており、該直流母線の充電コンデンサに蓄えられた電圧を検知する第２の検知ユニットと、
該第１の検知ユニットと該第２の検知ユニットの出力を受け、該第１の検知ユニットと該第２の検知ユニットの出力に応じてトリガー信号をシリコン制御整流ユニットに送るかどうかを決定し、該第２の入力ポートの三相交流を流せる制御ユニットと、
を含む半制御・シリコン制御整流システム。
【請求項２】
前記第１の検知ユニットは、電圧のゼロクロスする位相のためのトリガー回路であることを特徴とする請求項１に記載の半制御・シリコン制御整流システム。 
【請求項３】
前記第１の検知ユニットは、０度のゼロクロスする位相を検知することを特徴とする請求項１に記載の半制御・シリコン制御整流システム。 
【請求項４】
前記第１の検知ユニットは、 １８０度のゼロクロスする位相を検知することを特徴とする請求項１に記載の半制御・シリコン制御整流システム。
【請求項５】
前記シリコン制御整流ユニットは、複数のシリコン制御整流器と複数のダイオードを有することを特徴とする請求項１に記載の半制御・シリコン制御整流システム。
【請求項６】
前記直流母線はしきい値導通電圧が設定されていることを特徴とする請求項１に記載の半制御・シリコン制御整流システム。
【請求項７】
前記直流母線は、充電コンデンサと第２の抵抗器を含むことを特徴とする請求項１に記載の半制御・シリコン制御整流システム。
【請求項８】
前記第１検知ユニットは、
負の入力端子、キャリブレーション端子、正の入力端子、出力端子を有するコンパレータと、
該コンパレータの負の入力端子に接続された第１の電圧源と、
該コンパレータのキャリブレーション端子に接続された第２の電圧源と、
該コンパレータの負の入力端子に接続された第３の電圧源と、
該コンパレータの出力端子に接続された第４の電圧源と、
該コンパレータと該第１の電圧源の間に接続された第１の抵抗器と、
該コンパレータと該 第１の抵抗器の間に接続された第２の抵抗器と、
該コンパレータの正の入力端子とアースの間に接続された第３の抵抗器と、
該コンパレータとその第４の電圧源の間に接続された第４の抵抗器と、
該コンパレータの正の入力端子とアースの間に接続され、該第３の抵抗器と並列に接続された第1のコンデンサと、
該コンパレータとその第２の電圧源の間に接続された第２のコンデンサと
を含むことを特徴とする請求項１に記載の半制御・シリコン制御整流システム。
【請求項９】
半制御・シリコン制御整流システムに応用するのに適した半制御・シリコン制御整流の方法において、
三相交流ゼロクロスする位相を検知するステップと、
直流母線の電圧を検知するステップと、
ゼロクロスする位相時に該直流母線電圧が事前に決定されたしきい値導通電圧に達したかどうかによって、シリコン制御整流ユニットを導通するトリガー信号を送るかどうかを決定するステップと、
を含む半制御・シリコン制御整流の方法。
【請求項１０】
前記ゼロクロスする位相は、ゼロ・トリガーの回路によって検知されることを特徴とする請求項９に記載の半制御・シリコン制御整流の方法。
【請求項１１】
前記ゼロクロスする位相は０度とすることを特徴とする請求項９に記載の半制御・シリコン制御整流の方法。
【請求項１２】
前記ゼロクロスする位相は、１８０度とすることを特徴とする請求項９に記載の半制御・シリコン制御整流の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半制御・シリコン制御の整流システムとその方法に関するもので、特に電力式アクチュエータに用いられる整流システムと方法に関するものである。
【背景技術】
【０００２】
多様な携帯電子製品が好評になるに従い、電力管理の重要性が増大し続けている。関連メーカーはそのシステムの使用寿命とバッテリーの耐久時間を伸ばすために、そういう携帯電子製品に利用されるより小型で、より集積度が高く、より電力変換効率が高い素子の研究開発に取組み専念している。  
【０００３】
電力管理に関しては、電力作動で生じる瞬間作動電流に対してシステムがもたらす影響を低減するなど、作動電流を制限するためにソフトアクチュエーション装置が通常含まれる。現在のところ、ソフトアクチュエーション装置を持ったシリコン制御整流器は多くの複雑なハードウェア構造を有する全制御のシリコン制御整流システムを利用して、ソフトアクチュエーションの有用性を実現している。図１に示すように、そのような装置は、シリコン制御整流ユニット101、直流 (DC) 母線 102、ダイオードユニット103、作動抵抗ユニット104 、変圧器 105を備えている。シリコン制御整流ユニット101が電力を伝えるために動作した時、ダイオードユニット103 および作動抵抗ユニット104 がまず作動し、そして直流母線102がしきい値導通電圧に達するまでは作動抵抗ユニット104は作動しない。
【０００４】
しかし図 1に示す構造には技術的な問題がある。シリコン制御整流ユニット101が正常に動作するかどうかは分からないため、例えば、シリコン制御整流ユニット101が制御できない状態では、それが損傷を受ける可能性がある。さらに、現在利用されているこれらの構造はすべてハードウェアを動作させる方式であり、それはシリコン制御整流ユニット101の転流角を保護するための適切な保護・フィードバック制御を有していない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述の問題に鑑み、本発明は、半制御・シリコン制御整流システムとその方法を提供する。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明の半制御・シリコン制御整流システムにおいて、第１の検知ユニットと、シリコン制御整流ユニットと、直流 (DC) 母線と、第２の検知ユニットと、制御ユニットとを備えている。その第１の検知ユニットは第１の入力ポートを有し、それはその第１の入力ポートに入力される三相交流電流 (AC)のゼロクロスする位相を検知する。シリコン制御整流ユニットは、その三相交流電流を受けるための第２の入力ポートを有する。その直流母線は、シリコン制御整流ユニットの出力を受けるためにそのシリコン制御整流ユニットに接続されている。第２の検知ユニットは、直流母線の電圧を検知するためにその直流母線に接続されている。制御ユニットは、第１および第２の検知ユニットの出力を受けて、その第１の検知ユニットおよび第２の検知ユニットの検知結果に基づきシリコン制御整流ユニットにトリガー信号を送るかどうかを決定し、シリコン制御整流ユニットの第２の入力ポートに入力される三相交流を導通する。
【発明の効果】
【０００７】
本発明の実施例によると、システムの入力を通過する三相交流のゼロクロスする位相は第１の検知ユニットにより検知され、直流母線の電圧は第２の検知ユニットにより検知され、シリコン制御整流ユニットはソフトウェアを用い制御ユニットにより制御され、それによって整流機能が実現される。
本発明の実施例によると、この開示した半制御・シリコン制御整流システムとその方法は、ソフトウェアを用いて、従来の技術による複雑なハードウェア構造に代わる簡単なハードウェア構造と協働し、ソフトアクチュエーションの効率化を実現する。従って、回路設計のコストが低減されるだけでなく、 シリコン制御整流器の制御もまたより正確に行うことができる。さらに、シリコン制御整流器の転流角が制御されると、直流母線の電圧もまた制御され、回路の電圧降下もまた償われ、それにより動作効率が向上しトランジスターのスイッチング時の電力損失が低減することで電力利用効率が向上する。
本発明は以下の詳細な説明からより十分に理解できるであろうが、それは例証のためのみであり、そうすることで本発明を限定するものではない。
【発明を実施するための最良の形態】
【０００８】
図２に示すように、本発明の第１の実施例による半制御・シリコン制御整流システムは、第１の検知ユニット201、シリコン制御整流ユニット101、そのシリコン制御整流ユニット101に接続された直流母線 102、その直流母線 102に接続された第２の検知ユニット203、制御ユニット202、第１の抵抗器 112、インダクタ 130を備える。
【０００９】
ここで、第１の検知ユニット201には第１の入力ポート204が設けられ、それは三相交流を受け、その第１の入力ポート204からの三相交流の０度および１８０度でゼロクロスする位相を検知する。シリコン制御整流ユニット101は複数のシリコン制御整流器111および複数のダイオード121を有し、さらに第１の入力ポートと同期して三相交流電流を受ける第２の入力ポート205が設けられ、その第２の入力ポート 205から三相交流の出力を行うかどうかを決定する。直流母線 102は、充電コンデンサ C と第2の抵抗器 113を有する。第２の検知ユニット203 は、直流母線102の充電コンデンサ Cの電圧を検知するために用いられる。 制御ユニット202は、第１検知ユニット 201および第２の検知ユニット203からの検知結果を受けるのに用いられ、その第１の検知ユニット201およびその第２の検知ユニット203の検出結果によりシリコン制御整流 ユニット101にトリガー信号を送るかどうかを決定し、それによりシリコン制御整流ユニット101を第２の入力ポート205の三相交流に接続する。
【００１０】
制御ユニット202 はソフトウェア制御により実行を行い、その制御プロセスのフローチャートを図３に示す。三相交流が第１の入力ポート204を通過すると、第１の検知ユニット201 が三相交流の電圧のゼロクロスする位相を検知し、その電圧のゼロクロスする位相を示す信号を制御ユニット202に送り (ステップ 301)、その制御ユニット202はトリガー信号を送って、シリコン制御整流ユニット101内のシリコン制御整流器 111の１つが導通するようにする(ステップ 302)。そして制御ユニット202は、第２の検知ユニット203 からの直流母線102の充電コンデンサ C に関して検知された電圧がしきい値導通電圧より高いかどうかを測定する(ステップ 303)。検知された電圧値がしきい値導通電圧より高い場合は、制御ユニット202 はトリガー信号を送り、シリコン制御整流ユニット101のすべてのシリコン制御整流器111が導通するようにする(ステップ 304)。そうでない場合は、制御ユニット202はトリガー信号を送り、入力三相交流がゼロクロスする位相に近い時は、シリコン制御整流ユニット101のシリコン制御整流器 111が次回に導通するようにする。
【００１１】
ステップ 303において、第２の検知ユニット 203からの直流母線102の充電コンデンサ Cに関して検知された電圧値がしきい値導通電圧以下である場合を考える。制御ユニット202がトリガー信号を送り、三相交流がゼロクロスする位相に近い時は、シリコン制御整流ユニット101のシリコン制御整流器 111の１つが次回に導通するようにする。こうして、繰り返し測定するプロセスにおいてシリコン制御整流ユニット101の各シリコン制御整流器111は、各周期より先んじて徐々に導通するようになり、そうすることでシリコン制御整流ユニット101の全体的な導通期間を伸ばすことになり、直流母線102の充電コンデンサC の電圧が徐々に上昇する。直流母線102の充電コンデンサC の電圧がしきい値導通電圧より高くなるまで制御ユニット202はトリガー信号を送り、シリコン制御整流ユニット101のシリコン制御整流器の全てが導通するようになり、ソフトアクチュエーションの効果が実現される。さらに、ゼロクロスする位相は０度あるいは １８０度が選択される。
【００１２】
さらに、図４に示すように第１の検知ユニット 201は、以下のものを備えている。即ち、コンパレータ401、そのコンパレータ 401の負の入力端子に接続された第１の電圧源 411、そのコンパレータ401のキャリブレーション端子に接続された第２の電圧源 412、そのコンパレータ401の負の端子に接続された第３の電圧源 413、そのコンパレータ401の出力端子に接続された第４の電圧源 414、そのコンパレータ401とその第１の電圧源 411の間に接続された第１の抵抗器 431、そのコンパレータ401とその第１の抵抗器 431の間に接続された第２の抵抗器 432、そのコンパレータ 401の正の端子とアースの間に接続された第３の抵抗器 433、そのコンパレータ401とその第４の電圧源 414の間に接続された第４の抵抗器 434、そのコンパレータ401の正の端子とアースの間に接続されさらにその第３の抵抗器 433と並列に接続された第1のコンデンサ 421、そのコンパレータ401の負の端子とその第２の電圧源412の間に接続された第２のコンデンサ 422。
【００１３】
入力端子402が三相交流の電圧を第１の入力ポート204から受けた時は、その受けた電流の電圧はコンパレータ401に設定された事前に決定された電圧と比較される。受けた三相交流の電圧値がゼロクロスする位相に到達している間は、コンパレータ401は高電圧レベルの信号を出力し、制御ユニット202 に対して、入力信号の電圧がゼロクロスする位相に到達したことを知らせる。
こうして説明されてきた本発明を知ると、本発明を多数の方法で変更させることができることは明白であろう。そのような変更は本発明の意図や範囲から離れたものとは見なされず、技術を習熟した者には明白であるようないかなる修正も、特許請求の範囲に含まれていると見なされる。
【図面の簡単な説明】
【００１４】
【図１】従来の技術のシリコン制御整流システムの構造を示した構成図である。
【図２】本発明の第1の実施例による半制御・シリコン制御整流システムの構造を示した構成図である。
【図３】本発明の第1の実施例による半制御・シリコン制御整流システムのソフトウェア制御のフローチャートである。
【図４】本発明の第1の実施例による半制御・シリコン制御整流システムの第1の検知ユニットの回路図である。
【符号の説明】
【００１５】
１０１  シリコン制御整流ユニット
１０２  直流 (DC) 母線
１０３  ダイオードユニット
１０４  作動抵抗ユニット
１０５  変圧器
１１１  シリコン制御整流器
１１２  第１の抵抗器
１１３  第２の抵抗器
１２１  ダイオード
１３０  インダクタ
２０１  第１の検知ユニット
２０２  制御ユニット
２０３  第２の検知ユニット
２０４  第１の入力ポート
２０５  第２の入力ポート
４０１  コンパレータ
４０２  入力端子
４１１  第１の電圧源
４１２  第２の電圧源
４１３  第３の電圧源
４１４  第４の電圧源
４２１  第1のコンデンサ
４２２  第２のコンデンサ
４３１  第１の抵抗器
４３２  第２の抵抗器
４３３  第３の抵抗器
４３４  第４の抵抗器
【図１】
2006204080.tif 000003
【図２】
2006204080.tif 000004
【図３】
2006204080.tif 000005
【図４】
2006204080.tif 000006