(57)【要約】【課題】単純かつ安価な構成で、プロセッサ故障時の冗長性を実現できるマルチキャリア送受信装置を提供する。【解決手段】異なる周波数の複数のキャリアを用い、該キャリア上をデータを送受信する単位であるスロットに区切って時分割多重通信を行うマルチキャリア送受信装置において、キャリアごとの送受信データを保持するＴｘ／Ｒｘバッファ６と、複数のＤＳＰ８と、予備ＤＳＰ９とを１つの共通のバス７で接続する。主制御部１０が、各ＤＳＰ８の各々にパラメータ設定を行い、各キャリアおよびスロットの処理に割り当てる。ＤＳＰ８中のいずれかに故障が生じた場合には、主記制御部１０は予備ＤＳＰ９にパラメータ設定を行い、当該異常が検出されたＤＳＰ８の処理を予備ＤＳＰ９に代替させる。【選択図】    図１
2006238140.tif 000002
【特許請求の範囲】
【請求項１】
異なる周波数の複数のキャリアを用い、前記キャリア上をデータを送受信する単位であるスロットに区切って時分割多重通信を行う通信システムに用いられる基地局装置において、
キャリアごとの送受信データを保持する複数のバッファ手段と、
前記バッファ手段とデータの送受信を行なう複数の演算手段と、
通常は使用しない予備演算手段と、
前記複数のバッファ手段と前記複数の演算手段と前記予備演算手段とを接続する１つの共通信号路と、
前記複数の演算手段の各々にパラメータ設定を行い、各演算手段を前記各キャリアおよびスロットの処理に割り当てる制御手段と、
前記複数の演算手段の異常を検出する監視手段と
を備え、      
前記監視手段により前記複数の演算手段のいずれかに異常が検出された場合には、前記制御部が前記予備演算手段にパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御すること
を特徴とする基地局装置。
【請求項２】
前記予備演算手段が、１または２以上の演算手段の処理を代替するように構成されたこと
を特徴とする請求項１に記載の基地局装置。
【請求項３】
前記制御手段はさらに、
前記演算手段と前記バッファ手段が、
前記複数のバッファ手段が保持する、同じタイミングのスロットで送受信された前記キャリアごとのデータを、
該スロットの次のスロットのタイミングで前記共通信号路を用いて送受信を行うよう制御することを特徴とする請求項１または２記載の基地局装置。
【請求項４】
異なる周波数の複数のキャリアを用い、前記キャリア上をデータを送受信する単位であるスロットに区切って時分割多重通信を行う通信システムに用いられ、キャリアごとの送受信データを保持する複数のバッファ手段と、前記バッファ手段とデータの送受信を行なう複数の演算手段と、前記複数のバッファ手段と前記複数の演算手段とを接続する１つの共通信号路と、前記複数の演算手段の各々にパラメータ設定を行い、各演算手段を前記各キャリアおよびスロットの処理に割り当てる制御手段とを有する基地局装置における故障時の冗長性実現方法であって、
通常は使用しない予備演算手段を前記共通信号路に接続するステップと、
前記複数の演算手段の異常を検出するステップと、
前記複数の演算手段にいずれかに異常が検出された場合には、前記制御部により前記予備演算手段のパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御するステップと
を有することを特徴とする故障時の冗長性実現方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、異なる周波数の複数のキャリアを用いたマルチキャリア送受信装置等の基地局装置、および該基地局装置における故障時の冗長性実現方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話機などの携帯情報端末においては、画像データなどの情報の伝送の必要性が高まり、大容量かつ高速な伝送への要求が強くなっている。このために、マルチアンテナおよびマルチキャリアを使用したマルチキャリア送受信装置（基地局装置）の開発が進められている。また、マルチキャリア送受信装置では、デジタル信号処理を高速に行なう必要があるため、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等を複数使用したマルチプロセッサ構成を採用する場合が多い。 
【０００３】
図６は、従来のマルチキャリア送受信装置（基地局装置）の構成例を示す図である。この従来のマルチキャリア送受信装置は、キャリア数ｍ（例えば８キャリア）、アンテナｎ本（例えば、１２本）のマルチアンテナ・マルチキャリア送受信装置の構成例であり、ＤＳＰを複数用いたマルチプロセッサ構成のシステムである。
なお、このマルチキャリア送受信装置は、上記アンテナを用いた無線通信により、複数の無線通信端末と通信をすることができる。
【０００４】
図６に示すマルチキャリア送受信装置おいて、１はアンテナ（＃１〜＃ｎ）、２は無線による送受信を行なうための高周波回路部（ＲＦ）、３は無線通信デジタル信号の復調用のＤＤＣ(デジタル・ダウン・コンバータ)、４は無線通信デジタル信号の変調用のＤＵＣ(デジタル・アップ・コンバータ)、５は各アンテナと各キャリアに対応してデータの変換を行なうパス制御部、６はキャリア単位で設けられた送受信用バッファ（Ｔｘ／Ｒｘバッファ＃１〜＃ｍ）、７ａはキャリア（＃１）に対応して設けられたバス（＃１）、７ｂはキャリア（＃２）に対応して設けられたバス（＃２）、７ｃはキャリア（＃ｍ）に対応して設けられたバス（＃ｍ）、８ａはキャリア（＃１）に対応する信号処理を行なうＤＳＰ（＃１〜＃３）、８ｂはキャリア（＃２）に対応する信号処理を行なうＤＳＰ（＃４〜＃６）、８ｃはキャリア（＃ｍ）に対応する信号処理を行なうＤＳＰ（＃３ｍ＋１〜＃３ｍ＋３）、９ａはＤＳＰ（＃１〜＃３）８ａに対する予備用のＤＳＰ、９ｂはＤＳＰ（＃４〜＃６）８ｂに対する予備用のＤＳＰ、９ｃはＤＳＰ（＃３ｍ＋１〜＃３ｍ＋３）８ｃに対する予備用のＤＳＰ、１０はＤＳＰ８ａ、８ｂ、８ｃのパラメータ設定および故障検出等を行なう主制御部を示している。
【０００５】
図６に示す例では、キャリア（＃１）に対して、１つのバス（＃１）７ａと、３つのＤＳＰ（＃１〜＃３）８ａと、予備用のＤＳＰ９ａとを割り当てる。キャリア（＃２）に対して、１つのバス（＃２）７ｂと、３つのＤＳＰ（＃４〜＃６）８ｂと、予備用のＤＳＰ９ｂを割り当てる。以下、同様にして、キャリア（＃ｍ）に対して、１つのバス（＃ｍ）７ｃと、３つのＤＳＰ（＃３ｍ＋１〜＃３ｍ＋３）８ｃと、予備用のＤＳＰ９ｃを割り当てる。
【０００６】
つまり、各キャリアごとに、３つのＤＳＰと１つの予備用のＤＳＰを割り当て、１つのＤＳＰが故障した場合に、予備用のＤＳＰが代替して処理を行なう。従って、予備用のＤＳＰの必要個数は、キャリア数と同じになる。
【０００７】
上述した従来のマルチキャリア送受信装置においては、キャリア数と同じ個数の予備用のＤＳＰを用意する必要があり、キャリア数の増加により、回路構成が複雑となり、またコストが増加するという問題があった。
【０００８】
なお、複数のＤＳＰを使用した従来技術として、ＤＳＰプログラムダウンロードシステムが開示されている（例えば、特許文献１参照）。しかしながら、この従来技術では、電源投入時のシステムの初期化処理において、複数のＤＳＰに対してＤＭＡ転送を用いてプログラムをダウンロードすることにより、ＤＳＰプログラムのダウンロードに掛かる時間を短縮することを目的としたものであり、この発明とは目的と構成が異なるものである。
【特許文献１】特開２００２−７３３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来技術のマルチキャリア送受信装置（基地局装置）のプロセッサ構成は、キャリア毎にリソースを割り当てていたため、プロセッサ故障時の冗長性を実現するためには、各キャリアに最低１個の予備プロセッサを持たせる必要があった。このため、回路基板における実装面積の増大及びコストの増加の問題、また回路構成が複雑になるという問題があった。
【００１０】
この発明はこのような問題を解決するためになされたもので、その目的は、従来技術のマルチキャリア送受信装置（基地局装置）と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を効果的に実現できる、基地局装置、および該基地局装置における故障時の冗長性実現方法を提供することにある。
【課題を解決するための手段】
【００１１】
この発明は上記課題を解決するためになされたものであり、この発明の基地局装置は、異なる周波数の複数のキャリアを用い、前記キャリア上をデータを送受信する単位であるスロットに区切って時分割多重通信を行う通信システムに用いられる基地局装置において、キャリアごとの送受信データを保持する複数のバッファ手段と、前記バッファ手段とデータの送受信を行なう複数の演算手段と、通常は使用しない予備演算手段と、前記複数のバッファ手段と前記複数の演算手段と前記予備演算手段とを接続する１つの共通信号路と、前記複数の演算手段の各々にパラメータ設定を行い、各演算手段を前記各キャリアおよびスロットの処理に割り当てる制御手段と、前記複数の演算手段の異常を検出する監視手段とを備え、前記監視手段により前記複数の演算手段のいずれかに異常が検出された場合には、前記制御部が前記予備演算手段にパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御することを特徴とする。
これにより、従来技術の基地局装置と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を実現できる。
【００１２】
また、この発明の基地局装置は、前記予備演算手段が、１または２以上の演算手段の処理を代替するように構成されたことを特徴とする。
これにより、基地局装置内の複数の演算手段（プロセッサ等）が故障した場合にも、１つの予備演算手段（プロセッサ等）で代替して処理を続行できる。
【００１３】
また、この発明の基地局装置における故障時の冗長性実現方法は、異なる周波数の複数のキャリアを用い、前記キャリア上をデータを送受信する単位であるスロットに区切って時分割多重通信を行う通信システムに用いられ、キャリアごとの送受信データを保持する複数のバッファ手段と、前記バッファ手段とデータの送受信を行なう複数の演算手段と、前記複数のバッファ手段と前記複数の演算手段とを接続する１つの共通信号路と、前記複数の演算手段の各々にパラメータ設定を行い、各演算手段を前記各キャリアおよびスロットの処理に割り当てる制御手段とを有する基地局装置における故障時の冗長性実現方法であって、通常は使用しない予備演算手段を前記共通信号路に接続するステップと、前記複数の演算手段の異常を検出するステップと、前記複数の演算手段にいずれかに異常が検出された場合には、前記制御部により前記予備演算手段のパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御するステップとを有することを特徴とする。
これにより、従来技術の基地局装置と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を実現できる。
【発明の効果】
【００１４】
この発明は、マルチキャリア送受信装置（基地局装置）を構成する各プロセッサ（演算手段）に割り当てるリソースを、パラメータにより変更できるようにすることにより、従来技術と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を用いてこの発明の実施形態を説明する。
図１は、この発明によるマルチキャリア送受信装置（基地局装置）の構成例を示す図であり、キャリア数ｍ、アンテナｎ本のマルチアンテナ・マルチキャリア送受信装置の構成例である。このマルチキャリア送受信装置は、無線通信により、他の無線通信端末と通信をすることができる。
【００１６】
同図に示すマルチキャリア送受信装置おいて、１はアンテナ（＃１〜＃ｍ）、２は無線による送受信を行なうための高周波回路部（ＲＦ）、３は無線通信デジタル信号の復調用のＤＤＣ(デジタル・ダウン・コンバータ)、４は無線通信デジタル信号の変調用のＤＵＣ(デジタル・アップ・コンバータ)、５は各アンテナと各キャリアに対応してデータの変換を行なうパス制御部、６は各キャリア単位に用意されたＴｘ／Ｒｘバッファ（＃１〜＃３）（バッファ手段）、７は各ＤＳＰに共通に使用されるバス（共通信号路）、８はＤＳＰ（＃１〜＃３ｍ＋３）（演算手段）、９は予備用のＤＳＰ（予備演算手段）、１０は主制御部（制御手段）である。
【００１７】
なお、主制御部１０中のパラメータ設定部１１は、各ＤＳＰ（＃１〜＃３ｍ＋３）の処理動作を規定するパラメータを設定する処理部である。また、監視部（監視手段）１２は、各ＤＳＰ（＃１〜＃３ｍ＋３）の異常を検出する処理部である。また、制御部１０は、ネットワークに接続されており（図示せず）、外部からデータを受信したり、逆に他の無線通信装置から受信したデータをネットワークに送信したりする、ネットワークインターフェース部（図示せず）も含む。
【００１８】
図１に示す例では、パラメータ設定部１１により、キャリア（＃１）に対して、３つのＤＳＰ（＃１〜＃３）８を割り当て、キャリア（＃２）に対して、３つのＤＳＰ（＃４〜＃６）８を割り当て、以下、同様にして、キャリア（＃ｍ）に対して、３つのＤＳＰ（＃３ｍ＋１〜＃３ｍ＋３）８を割り当てている。また、予備用のＤＳＰ９を１つだけ用意し、これをバス９に接続している。
【００１９】
次に、図１に示すマルチキャリア送受信装置における信号の流れについて説明する。マルチキャリア送受信装置では、まず、電波を各アンテナ（＃１〜＃ｎ）１を用いて受信する。その受信した電波を各ＲＦ２及びＤＤＣ３を通すことで、各アンテナ毎の中間周波数帯Ｉ／Ｆのデータを得る。パス制御部５は、アンテナ毎の受信Ｉ／Ｑデータをキャリア毎の受信Ｉ／Ｑデータに変換する。キャリア毎の受信Ｉ／Ｑデータは、各Ｔｘ／Ｒｘバッファ６に格納される。
【００２０】
一方、主制御部１０は、各ＤＳＰ（＃１〜＃３ｍ＋３）８に対して、あらかじめ処理するキャリア番号とスロット番号を割り当てる。各ＤＳＰ８は、バス７を介して、担当するキャリア番号及びスロット番号のＴｘ／Ｒｘバッファ６をアクセスして、受信Ｉ／Ｑデータを得る。この受信データをもとにＤＳＰ８は復調・復号処理を行う。
【００２１】
また、送信については、受信と逆の流れになる。各ＤＳＰ８は、主制御部１０がネットワークインターフェース部によってネットワークから受信したデータを受け取り、符号化・変調処理を行い、バス７を介して担当するキャリア番号及びスロット番号のＴｘ／Ｒｘバッファ６に送信Ｉ／Ｑデータを書き込む。パス制御部５は、キャリア毎の送信Ｉ／Ｑデータをアンテナ毎の送信Ｉ／Ｑデータに変換する。アンテナ毎の送信Ｉ／Ｑデータは、ＤＵＣ４に送られＲＦ２を経て各アンテナ１より送信される。
【００２２】
ここでＤＳＰ（＃１〜＃３ｍ＋３）８のうちの１つが故障した場合には、予備のＤＳＰ９が代わりのＤＳＰとして使用されることになる。
【００２３】
図６に示す従来のマルチキャリア送受信装置の構成では、ＤＳＰが故障した場合、このＤＳＰが担当するキャリア番号及びスロット番号がパラメータ設定されていないため、故障ＤＳＰを補うために予備のＤＳＰを用意するためには、キャリアの数だけ冗長性を持たせる必要があった。これに対し、図１に示すマルチキャリア送受信装置においては、あらかじめ用意しておいた１個の予備ＤＳＰ９に対して、故障ＤＳＰが担当していたキャリア番号及びスロット番号をパラメータとして与えることで、送受信処理を継続できるため、マルチキャリア送受信装置の性能劣化を防止することができる。
【００２４】
また、図２は、図１に示すマルチキャリア送受信装置の動作を説明するためのタイミングチャートである。図２に示す例は、ＴＤＭＡ／ＴＤＤ(Time Division Multiple Access/Time Division Duplex)方式において、信号フレームが、受信スロット（ＲｘＳｌｏｔ＃１〜＃３）１１ａ、１１ｂ、１１ｃと、送信スロット（ＴｘＳｌｏｔ＃１〜＃３）１２ａ、１２ｂ、１２ｃとで構成された例であり、バス７の動作クロックの周波数を高くすることにより、全部のＤＳＰ８に共通なバス７を効率よく時分割で使用できるようにした例である。なお、図２に示すように、本実施例における信号フレームでは、受信スロットと送信スロットの期間は異なっている（受信スロットの方が送信スロットより長い）が、受信スロットと送信スロットの期間がそれぞれ等しくてもよいし、受信スロットの方が送信スロットより短くてもよい。
【００２５】
図２において、キャリア（＃１）に対応する送受信処理は、ＤＳＰ（＃１〜＃３）で行なわれ、キャリア＃２に対応する送受信処理は、ＤＳＰ（＃４〜＃６）で行なわれ、以下順番に、キャリアｍに対応する送受信処理が、ＤＳＰ（＃３ｍ＋１〜＃３ｍ＋３）で行なわれる。
【００２６】
そして、受信スロット（ＲｘＳｌｏｔ＃１）１１ａに対する受信信号処理は、ＲｘＳｌｏｔ（＃２）１１ｂの開始タイミングから実行され、キャリア（＃１）に対応する処理ａ、キャリア（＃２）に対応する処理ｂ、以下、キャリア（＃ｍ）に対応する処理ｍまで順番に実行される。
【００２７】
同様にして、受信スロット（ＲｘＳｌｏｔ＃２）１１ｂに対する受信信号処理は、受信スロットＲｘＳｌｏｔ＃３）１１ｃの開始タイミングから実行され、受信スロット（ＲｘＳｌｏｔ＃３）１１ｃに対する受信信号処理は、送信スロット（ＴｘＳｌｏｔ＃１）１２ａの開始タイミングから実行される。
【００２８】
また、送信スロット（ＴｘＳｌｏｔ＃１）１２ａに対する送信信号処理は、受信スロット（ＲｘＳｌｏｔ＃３）１１ｃの後半のタイミング（受信スロット（ＲｘＳｌｏｔ＃２）１１ｂに対する処理の終了後）に実行され、キャリア（＃１）に対応する処理ａ´、キャリア（＃２）に対応する処理ｂ´、以下、キャリア（＃ｍ）に対応する処理ｍ´まで順番に実行される。
【００２９】
同様にして、送信スロット（ＴｘＳｌｏｔ＃２）１２ｂに対する送信信号処理は、送信スロット（ＴｘＳｌｏｔ＃１）１２ａの後半のタイミングで実行され、送信スロット（ＴｘＳｌｏｔ＃３）１２ｃに対する送信信号処理は、送信スロット（ＴｘＳｌｏｔ＃２）１２ｂの後半のタイミングで実行される。
【００３０】
本実施例では、バス７の動作クロックの周波数を高くすることにより共通なバス７を効率よく時分割で使用できるようにしているが、具体的にはバス７の周波数は、ある一つのスロット内で、一つ前のスロットで受信したデータのＴｘ／Ｒｘバッファから全ＤＳＰへの送信と、次のスロットで送信されるデータの全ＤＳＰからＴｘ／Ｒｘバッファへの送信が完了するようなクロック周波数で動作させる。つまり、受信スロット（ＲｘＳｌｏｔ＃３）１１ｃの時間内で、キャリア（＃１）に対する送信処理ａ´からキャリア（＃ｍ）に対する送信処理ｍ´までが完了する周波数でバス７は動作している。
【００３１】
また、図３は、図１に示すマルチキャリア送受信装置における動作の流れを示すフローチャートである。以下、図３を参照して説明する。
【００３２】
最初に、主制御部１０では、各ＤＳＰ８に処理対象を表すパラメータであるキャリア番号、スロット番号を割り当て、割り当てたパラメータをＤＳＰ８に送信する（ステップＳ１）。また、ＤＳＰ８へパラメータを割り当てた後に、ＤＳＰ８の障害検知処理に移行する（ステップＳ２）。そしてＤＳＰ８のいずれかに障害が発生した場合には、ステップＳ１に戻り、予備のＤＳＰ９に対し、該障害が発生したＤＳＰ８に割り当てられていたパラメータを割り当て直す。上記パラメータを割り当てられたことにより、予備ＤＳＰ９はバス７にアクセスできるようになる
【００３３】
一方、各ＤＳＰ８では、主制御部１０から受信した割り当てパラメータ（キャリア番号／スロット番号）から、自身のバス占有時間を算出する（ステップＳ３）。その後、フレームの先頭位置を検出する処理に移行する（ステップＳ４）。そして、フレームの先頭が検出されると、自身に割り当てられた受信用バス占有時間まで待機し（ステップＳ５）、自身に割り当てられた受信用バス占有時間になると、受信処理を開始する（ステップＳ６）。
【００３４】
次に、自身に割り当てられた送信用バス占有時間まで待機し（ステップＳ７）、自身に割り当てられた送信バス占有時間になると、送信処理を開始する（ステップＳ６）。
【００３５】
以上、図１に示すマルチキャリア送受信装置の構成と動作について説明したが、図１に示す例では、複数のＤＳＰ８中の１つのＤＳＰが故障した場合に、予備用のＤＳＰ９が、故障したＤＳＰ８の代わりに使用される例であるが、この発明では、ＤＳＰ８中の複数のＤＳＰが故障した場合にも対応する構成とすることもできる。
【００３６】
図４は、マルチキャリア送受信装置の他の構成例を示す図である。図４に示す構成例は、図１に示す構成例と基本的には同じ構成であり、ＤＳＰ９ａが、ＤＳＰ８中の複数のＤＳＰが故障した場合に、これらのＤＳＰに代替できる点だけが異なる。なお、他の部分の動作は図１に示すものと同じであるので、その説明は省略する。
【００３７】
図５は、図４に示すマルチキャリア送受信装置の動作を説明するためのタイミングチャートである。図５に示すタイミングチャートは、図２に示すタイミングチャートと同様に、信号のフレーム構成が受信スロット（ＲｘＳｌｏｔ＃１〜＃３）１１ａ、１１ｂ、１１ｃと、送信スロット（ＴｘＳｌｏｔ＃１〜＃３）１２ａ、１２ｂ、１２ｃとで構成された例である。
【００３８】
図５に示すタイミングチャートは、ＤＳＰ故障が発生していない通常の場合は、図２に示すタイミングチャートと同じであり、キャリア（＃１）に対応する送受信処理は、通常は、ＤＳＰ（＃１〜＃３）で行なわれ、キャリア（＃２）に対応する送受信処理は、ＤＳＰ（＃４〜＃６）で行なわれ、以下順番に、キャリア（＃ｍ）に対応する送受信処理が、ＤＳＰ（＃３ｍ＋１〜＃３ｍ＋３）で行なわれる。
【００３９】
この状態で、ＤＳＰ（＃１）８とＤＳＰ（＃５）８とが故障した場合は（図４参照）、ＤＳＰ（＃１）８で本来行なわれるべき処理ａ１、ａ１´と、ＤＳＰ（＃５）８で本来行なわれるべき処理ｂ１、ｂ１´とが、予備のＤＳＰ９ａにより代替して行なわれることになる。
【００４０】
このように、複数のＤＳＰが故障した場合にも、予備のＤＳＰにより代替することができるようにすることで、マルチキャリア送受信装置としての動作をより円滑に実行できることになる。
【００４１】
以上、この発明の実施形態を詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【００４２】
【図１】この発明によるマルチキャリア送受信装置（基地局装置）の構成例を示す図である。
【図２】図１に示すマルチキャリア送受信装置の動作を説明するためのタイミングチャートである。
【図３】マルチキャリア送受信装置における動作の流れを示すフローチャートである。
【図４】マルチキャリア送受信装置の他の構成例を示す図である。
【図５】図４に示すマルチキャリア送受信装置の動作を説明するためのタイミングチャートである。
【図６】従来のマルチキャリア送受信装置（基地局装置）の構成例を示す図である。
【符号の説明】
【００４３】
１…アンテナ  ２…高周波回路部（ＲＦ）  ３…デジタルダウンコンバータ（ＤＤＣ）  ４…デジタルアップコンバータ（ＤＵＣ）  ５…パス制御部  ６…送受信用バッファ（Ｔｘ／Ｒｘバッファ）  ７，７ａ，７ｂ，７ｃ…バス  ８，８ａ，８ｂ，８ｃ…ＤＳＰ  ９，９ａ…予備用のＤＳＰ  １０…主制御部  １１…パラメータ設定部  １２…監視部
【図１】
2006238140.tif 000003
【図２】
2006238140.tif 000004
【図３】
2006238140.tif 000005
【図４】
2006238140.tif 000006
【図５】
2006238140.tif 000007
【図６】
2006238140.tif 000008