(57)【要約】【課題】  シリコンおよびシリコンデバイスをプラスチック基板上に好適に製造する方法を提供する。【解決手段】  シリコン−オン−プラスチック層を層移転から製造する方法は、シリコン基板（１２）上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層（１４）を堆積すること、シリコン層（２２）を堆積すること、シリコン基板に水素イオンを注入すること、ガラス基板（３４）をシリコン層（２２）に結合すること、ウェハを分割すること、シリコン層（２２）とＳｉＧｅ層（１４）の一部分とを除去すること、シリコン−オン−グラス・ウェハのシリコン側に誘電体を堆積すること、接着剤を供給し、該ウェハのシリコン側にプラスチック基板を結合すること、結合した該ウェハのガラス側からガラス（３４）を除去し、シリコン−オン−プラスチック・ウェハを形成することを包含する。本発明の方法の最後の数ステップを繰り返すことによって多層構造が製造され得る。【選択図】  図１Ａ
2006049911.tif 000002
【特許請求の範囲】
【請求項１】
シリコン−オン−プラスチック層を層移転を介して製造する方法であって、
シリコン基板を準備することと、
該シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上にシリコン層を堆積することと、
該シリコン層上に絶縁体層を堆積することと、
該シリコン基板に分割する水素イオンを注入することと、
ガラス基板を準備することと、
該ガラス基板を該シリコン層に結合して、コンポジットウェハを形成することと、
該コンポジットウェハを分割して、順次、ガラス基板と、シリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、
該分割ウェハをアニーリングして、該シリコン基板と該ガラス基板との間の該結合を強化することと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラスサイドとシリコンサイドとを有するシリコン−オン−グラス・ウェハを形成することと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積することと、
プラスチック基板を準備することと、
接着剤を供給し、該プラスチックを該シリコン−オン−グラス・ウェハの該シリコンサイドに結合することと、
該結合したシリコン−オン−グラス・ウェハの該ガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成することと、
所望のＩＣデバイスを該シリコン−オン−プラスチックの上に完成することと
を包含する、方法。
【請求項２】
前記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することは、約４０ｎｍ〜５００ｎｍの間の厚さまでＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含する、請求項１に記載した方法。
【請求項３】
前記シリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまでシリコン層を堆積することを包含する、請求項１に記載した方法。
【請求項４】
前記アニーリングすることは、４５０℃未満の温度で、約１時間〜３時間の間、前記コンポジットウェハをアニーリングして、前記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、請求項１に記載した方法。
【請求項５】
前記分割する水素を注入することは、約１４０ｋｅＶのエネルギーと、約４・１０１６ｃｍ−２のドーズとにおいて、Ｓｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下約３００ｎｍ〜５００ｎｍの間の注入深さまでＨ２＋イオンを注入することを包含する、請求項１に記載した方法。
【請求項６】
前記シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積した後、緩和水素注入ステップにおいて、水素イオンを該シリコン基板に該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を介して注入することと、
第１のアニーリングステップにおいて、該シリコン基板とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層とをアニーリングして、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を緩和することと、それにより、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を形成することと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を滑らかにすることとをさらに包含し、
前記シリコン層を該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）上に堆積することは、歪みシリコン層を該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）上に堆積することと、前記分割する水素注入ステップにおいて、該歪みシリコン層を介して水素イオンを注入して、前記ウェハの分割を容易にすることとを包含し、
該分割することは、前記コンポジットウェハを分割して、順次、ガラス基板と、歪みシリコン層と、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することを包含する、請求項１に記載の方法。
【請求項７】
前記緩和水素を注入することは、約１０ＫｅＶと１００ＫｅＶとの間のエネルギーにおいて、約２・１０１４ｃｍ‐２〜２・１０１６ｃｍ‐２の間のドーズにおいて注入されるＨ２＋イオンを注入することを包含する、請求項６の記載の方法。
【請求項８】
前記歪みシリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまで歪みシリコン層を堆積することを包含する、請求項６に記載した方法。
【請求項９】
前記第１のアニーリングステップは、４５０℃未満の温度で、約１時間〜３時間の間、前記コンポジットウェハをアニーリングして、前記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、請求項６に記載した方法。
【請求項１０】
前記ガラス基板を準備することは、純粋なガラス基板を準備することと、絶縁層が被覆されたガラス基板を準備することとからなる基板準備の群から得られる基板を準備することを包含し、該絶縁層は、プラズマ堆積と、ＣＶＤと、スパッタリングと、他の技術の堆積方法とからなる堆積方法の群から得られる堆積方法によって堆積される、請求項１に記載した方法。
【請求項１１】
前記絶縁層は、約１０ｎｍ〜１μｍの間の厚さまで形成され得る、請求項１０に記載の方法。
【請求項１２】
前記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を前記シリコン基板上に堆積することは、緩和されないＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含し、かつ、シリコン層を該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に堆積することは、歪みのないシリコン層を該緩和されないＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に堆積することを包含する、請求項１に記載の方法。
【請求項１３】
前記プラスチック基板を準備することは、前記プラスチック基板を洗浄することと、該洗浄したプラスチック基板を脱イオン水内ですすぐこととを包含する、請求項１に記載の方法。
【請求項１４】
ガラス基板を準備するステップと、
該ガラス基板を前記シリコン層に結合して、コンポジットウェハを形成するステップと、
該コンポジットウェハを分割して、順次、ガラス基板と、シリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、前記シリコン基板から分割されたシリコン層とを有する分割ウェハを提供するステップと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去するステップと、
該分割ウェハをアニーリングして、該シリコン基板と該ガラス基板との間の該結合を強化するステップと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラスサイドとシリコンサイドとを有するシリコン−オン−グラス・ウェハを形成するステップと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積するステップと、
プラスチック基板を準備するステップと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合するステップと、
該結合したシリコン−オン−グラス・ウェハの該ガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成するステップと
が繰り返されて、多層のシリコン−オン−プラスチック構造が形成される、請求項１に記載の方法。
【請求項１５】
シリコン−オン−プラスチック層を層移転を介して製造する方法であって、
シリコン基板を準備することと、
該シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に絶縁体層を堆積することと、
緩和する水素注入ステップにおいて、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を介して該シリコン基板に第１の水素イオンを注入することと、
第１のアニーリングステップにおいて、該シリコン基板とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層とをアニーリングして、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を緩和し、それにより、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を形成することと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を滑らかにすることと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に歪みシリコン層を堆積することと、
分割する水素注入ステップにおいて、第２の水素イオンを注入して、該ウェハの分割を容易にすることと、
ガラス基板を準備することと、
該ガラス基板を該歪みシリコン層に結合して、コンポジットウェハを形成することと、
該コンポジットウェハを分割して、順次、ガラス基板と、歪みシリコン層と、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、
第２のアニーリングステップにおいて、該分割ウェハをアニーリングして、該歪みシリコン基板と該ガラス基板との間の該結合を強化することと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラス上の歪みシリコンウェハを形成することと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積することと、
プラスチック基板を準備することと、
接着剤を供給し、該シリコン−オン−グラス・ウェハのシリコンサイドに該プラスチックを結合することと、
該結合したシリコン−オン−グラス・ウェハのガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成することと、
所望のＩＣデバイスを該シリコン−オン−グラス・ウェハ上に完成することと
を包含する、方法。
【請求項１６】
前記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することは、約４０ｎｍ〜５００ｎｍの間の厚さまでＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含する、請求項１５に記載した方法。
【請求項１７】
前記第１の水素を注入することは、約１０ＫｅＶと１００ＫｅＶとの間のエネルギーにおいて、約２・１０１４ｃｍ−２〜２・１０１６ｃｍ−２の間のドーズにおいて注入されるＨ２＋イオンを注入することを包含する、請求項１５に記載の方法。
【請求項１８】
前記歪みシリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまで歪みシリコン層を堆積することを包含する、請求項１５に記載した方法。
【請求項１９】
前記第２の水素を注入することは、約１４０ｋｅＶのエネルギーと、約４・１０１６ｃｍ−２のドーズとにおいて、前記Ｓｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下約３００ｎｍ〜５００ｎｍの間の注入深さまでＨ２＋イオンを注入することを包含する、請求項１５に記載した方法。
【請求項２０】
前記第２のアニーリングすることは、４５０℃未満の温度で、約１時間〜３時間の間、前記コンポジットウェハをアニーリングして、前記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、請求項１５に記載した方法。
【請求項２１】
前記ガラス基板を準備することは、純粋なガラス基板を準備することと、絶縁層が被覆されたガラス基板を準備することとからなる基板準備の群から得られる基板を準備することを包含し、該絶縁層は、プラズマ堆積と、ＣＶＤと、スパッタリングと、他の技術の堆積方法とからなる堆積方法の群から得られる堆積方法によって堆積される、請求項１５に記載した方法。
【請求項２２】
前記絶縁層は、約１０ｎｍ〜１μｍの間の厚さまで形成され得る、請求項２１に記載の方法。
【請求項２３】
ガラス基板を準備するステップと、
該ガラス基板を前記シリコン層に結合して、コンポジットウェハを形成するステップと、
該コンポジットウェハを分割して、順次、ガラス基板と、シリコン層と、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、前記シリコン基板から分割されたシリコン層とを有する分割ウェハを提供するステップと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去するステップと、
該分割ウェハをアニーリングして、該シリコン基板と該ガラス基板との間の該結合を強化するステップと、
該分割ウェハを選択的にエッチングして、残留する緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラスサイドとシリコンサイドとを有するシリコン−オン−グラス・ウェハを形成するステップと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積するステップと、
プラスチック基板を準備するステップと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合するステップと、
該結合したシリコン−オン−グラス・ウェハの該ガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成するステップと
が繰り返されて、多層のシリコン−オン−プラスチック構造が形成される、請求項１５に記載の方法。
【請求項２４】
シリコン−オン−プラスチック層を層移転を介して製造する方法であって、
シリコン基板を準備することと、
該シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に絶縁体層を堆積することと、
緩和する水素注入ステップにおいて、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を介して該シリコン基板に第１の水素イオンを注入することと、
第１のアニーリングステップにおいて、該シリコン基板とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層とをアニーリングして、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を緩和し、それにより、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を形成することと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を滑らかにすることと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に歪みのないシリコン層を堆積することと、
分割する水素注入ステップにおいて、第２の水素イオンを注入して、ウェハの分割を容易にすることと、
ガラス基板を準備することと、
該ガラス基板を該歪みのないシリコン層に結合して、コンポジットウェハを形成することと、
該コンポジットウェハを分割して、順次、ガラス基板と、歪みのないシリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、
第２のアニーリングステップにおいて、該分割ウェハをアニーリングして、該歪みのないシリコン基板と該ガラス基板との間の該結合を強化することと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、歪みのないシリコン−オン−グラス・ウェハを形成することと、
該シリコン−オン−グラス・ウェハのシリコンサイド上に誘電体を堆積することと、
プラスチック基板を準備することと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合することと、
該結合したシリコン−オン−グラス・ウェハのガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成することと、
所望のＩＣデバイスを該シリコン−オン−グラス・ウェハ上に完成することと
を包含する、方法。
【請求項２５】
前記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することは、約４０ｎｍ〜５００ｎｍの間の厚さまでＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含する、請求項２４に記載した方法。
【請求項２６】
前記第１の水素を注入することは、約１０ＫｅＶと１００ＫｅＶとの間のエネルギーにおいて、約２・１０１４ｃｍ−２〜２・１０１６ｃｍ−２の間のドーズにおいて注入されるＨ２＋イオンを注入することを包含する、請求項２４に記載の方法。
【請求項２７】
前記歪みのないシリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまで歪みのないシリコン層を堆積することを包含する、請求項２４に記載した方法。
【請求項２８】
前記第２の水素を注入することは、約１４０ｋｅＶのエネルギーと、約４・１０１６ｃｍ‐２のドーズとにおいて、前記Ｓｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下約３００ｎｍ〜５００ｎｍの間の注入深さまでＨ２＋イオンを注入することを包含する、請求項２４に記載した方法。
【請求項２９】
前記第２のアニーリングすることは、４５０℃未満の温度で、約１時間〜３時間の間、前記コンポジットウェハをアニーリングして、前記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、請求項２４に記載した方法。
【請求項３０】
前記ガラス基板を準備することは、純粋なガラス基板を準備することと、絶縁層が被覆されたガラス基板を準備することとからなる基板準備の群から得られる基板を準備することを包含し、該絶縁層は、プラズマ堆積と、ＣＶＤと、スパッタリングと、他の技術の堆積方法とからなる堆積方法の群から得られる堆積方法によって堆積される、請求項２４に記載した方法。
【請求項３１】
前記絶縁層は、約１０ｎｍ〜１μｍの間の厚さまで形成され得る、請求項３０に記載の方法。
【請求項３２】
ガラス基板を準備するステップと、
該ガラス基板を前記歪みのないシリコン層に結合して、コンポジットウェハを形成するステップと、
該コンポジットウェハを分割して、順次、ガラス基板と、歪みのないシリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、前記シリコン基板から分割されたシリコン層とを有する分割ウェハを提供するステップと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去するステップと、
第２のアニーリングステップにおいて、該分割ウェハをアニーリングして、該歪みのないシリコン基板と該ガラス基板との間の該結合を強化するステップと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラス上の歪みのないシリコンウェハを形成するステップと、
該シリコン−オン−グラス・ウェハのシリコンサイド上に誘電体を堆積するステップと、
プラスチック基板を準備するステップと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合するステップと、
該結合したシリコン−オン−グラス・ウェハのガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成するステップと
が繰り返されて、多層のシリコン−オン−プラスチック構造が形成される、請求項２４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ、センサおよびモバイルデバイスの用途で用いられるプラスチック上に形成するシリコンの製造に関する。
【背景技術】
【０００２】
携帯電話、ＰＤＡ、電子書籍、電子新聞、ポータブルテレビ等といったモバイルデバイスの導入、プラスチック上に形成した薄膜デバイスの使用は、劇的に向上した。プラスチック上に製造されるデバイスは、軽量であり、ガラスより薄く、かつ、一般的に壊れない。最も著しい進歩は、Ｙｏｓｈｉｄａらによる、「３−ｉｎｃｈ  Ｆｕｌｌ−ｃｏｌｏｒ  ＯＬＥＤ  Ｄｉｓｐｌａｙ  ｕｓｉｎｇ  ａ  Ｐｌａｓｔｉｃ  Ｓｕｂｓｔｒａｔｅ」、ＳＩＤ  Ｄｉｇｅｓｔ、ｐ．８５６（２００３年）によって報告されたプラスチック基板上の有機発光ダイオード（ＯＬＥＤ）ディスプレイの開発である。しかしながら、開示されたＯＬＥＤディスプレイの質と解像度とには、まだ、シリコンベースの薄膜トランジスタ（ＴＦＴ）技術と張り合うにはさらなる改善が必要である。
【０００３】
別のアプローチは、Ｏｋａｄａらによる、「Ａ４−ｉｎ  Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏｌｏｒ  ＴＦＴ−ＬＣＤ  Ｕｓｉｎｇ  ａ  Ｐｌａｓｔｉｃ  Ｓｕｂｓｔｒａｔｅ」、ＳＩＤ  Ｄｉｇｅｓｔ、ｐ．１２０４（２００２年）に記載されたプラスチック基板上に直接ＴＦＴを製造することである。しかしながら、このプロセスは、プラスチックへの熱による損傷を避けるために製造温度が２２０℃未満でなければならない。ＴＦＴは、２２０℃で堆積されたＳｉ：Ｈを用いて製造されたが、しかしながら、移動度および画質は、ポリシリコンＴＦＴを大きく下回る。
【０００４】
多結晶シリコンＴＦＴは、Ａｓａｎｏらによる、「Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ−Ｓｉｌｉｃｏｎ  ＴＦＴ  Ｃｏｌｏｒ  ＬＣＤ  Ｐａｎｅｌ  Ｍａｄｅ  ｏｆ  Ｐｌａｓｔｉｃ  Ｓｕｂｓｔｒａｔｅｓ」、ＳＩＤ  Ｄｉｇｅｓｔ、ｐ．１１９６（２００２年）から報告されているように、膜の移転プロセスを用いてプラスチック基板上に製造されている。報告された手順は、（１）ゲート絶縁層とアモルファスシリコン（ａ−Ｓｉ）層とを用いてボトムゲート型ＴＦＴデバイスをガラス基板上に製造することと、（２）ａ−Ｓｉは、レーザ励起アニーリングシステムにおいて結晶化されることと、（３）ＴＦＴプロセスを完了することと、（４）完了したＴＦＴを第２の、一時的な基板に接着することと、（５）エッチングにより、ガラスをフッ化水素酸で除去することと、（６）プラスチック基板をＴＦＴの裏面に永久接着剤を用いて貼り付けることと、（７）一時的な基板を分離することとを包含する。
【０００５】
Ｗａｎｇらは、シリコンからガラス基板へ、またはプラスチック基板へｐｏｌｙ−Ｓｉ  ＴＦＴを直接移転することを報告した（Ｗａｎｇらによる、「ＤｅｖｉｃｅＴｒａｎｓｆｅｒ  Ｔｅｃｈｎｏｌｏｇｙ  ｂｙ  Ｂａｃｋｓｉｄｅ  Ｅｔｃｈｉｎｇ  ｆｏｒ  Ｐｏｌｙ−Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ  ｏｎ  Ｇｌａｓｓ／Ｐｌａｓｔｉｃ  Ｓｕｂｓｔｒａｔｅ」、Ｊｐｎ．  Ｊ．  Ａｐｐｌ、Ｐｈｙｓ．、４２、Ｌ  １０４４（２００３年））。この技術は、（１）ｐｏｌｙ−ＳｉＴＦＴをシリコン基板上に製造するステップと、（２）フロントサイドをガラス／プラスチック基板に接着するステップと、（３）シリコンウェハをＣＭＰおよびウェットエッチングにより除去するステップとを含む。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の１つの目的は、単結晶シリコンおよびシリコンデバイスをプラスチック基板上に製造することであり、ここで、シリコンは、歪みシリコンまたは歪みのないシリコンのどちらか一方である。
【０００７】
本発明の別の目的は、水素注入により誘発される緩和によって緩和したＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に最初に形成されるシリコン層の形成と移転とを提供することである。
【０００８】
本発明の方法の別の目的は、単層のシリコン−オン−プラスチック・デバイスまたは基板を提供することである。
【０００９】
本発明の方法のさらなる目的は、多層のシリコン−オン−プラスチック・デバイスまたは基板を提供することである。
【課題を解決するための手段】
【００１０】
（要旨）
シリコン−オン−プラスチック層を層移転を介して製造する方法は、シリコン基板を準備することと、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層をシリコン基板上に堆積することと、シリコン層をＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に堆積することと、絶縁体層をシリコン層上に堆積することと、分割する水素イオンをシリコン基板に注入することと、ガラス基板を準備することと、ガラス基板をシリコン層に結合することにより、コンポジットウェハを形成することと、コンポジットウェハを分割することにより、順次、ガラス基板と、シリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することと、分割ウェハをドライエッチングすることにより、シリコン基板から分割したシリコン層とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、分割ウェハをアニーリングすることにより、シリコンとガラス基板との間の結合を強化することと、分割ウェハを選択的にエッチングすることにより、任意の残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラスサイドとシリコンサイドとを有するシリコン−オン−グラス・ウェハを形成することと、誘電体をシリコン−オン−グラス・ウェハのシリコンサイド上に堆積することと、プラスチック基板を準備することと、接着剤を適用し、プラスチックをシリコン−オン−グラス・ウェハのシリコンサイドに接着することと、結合したシリコン−オン−グラス・ウェハのガラスサイドからガラスを除去することにより、シリコン−オン−プラスチック・ウェハを形成することと、所望のＩＣデバイスをシリコン−オン−プラスチックの上に完成することとを包含する。本発明の方法による多層のシリコン−オン−プラスチックデバイスおよび基板は、本発明の方法の最後の数ステップを繰り返すことによって製造され得る。
【００１１】
本発明のこの要旨および目的は、本発明の性質を迅速に理解するために提供される。本発明のより詳細な理解は、添付の図面とともに本発明の好ましい実施形態の以下の詳細な説明を参照することによって得られる。
【００１２】
本発明は、さらに以下の手段を提供する。
【００１３】
（項目１）  
シリコン−オン−プラスチック層を層移転を介して製造する方法であって、
シリコン基板を準備することと、
該シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上にシリコン層を堆積することと、
該シリコン層上に絶縁体層を堆積することと、
該シリコン基板に分割する水素イオンを注入することと、
ガラス基板を準備することと、
該ガラス基板を該シリコン層に結合して、コンポジットウェハを形成することと、
該コンポジットウェハを分割して、順次、ガラス基板と、シリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、
該分割ウェハをアニーリングして、該シリコン基板と該ガラス基板との間の該結合を強化することと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラスサイドとシリコンサイドとを有するシリコン−オン−グラス・ウェハを形成することと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積することと、
プラスチック基板を準備することと、
接着剤を供給し、該プラスチックを該シリコン−オン−グラス・ウェハの該シリコンサイドに結合することと、
該結合したシリコン−オン−グラス・ウェハの該ガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成することと、
所望のＩＣデバイスを該シリコン−オン−プラスチックの上に完成することと
を包含する、方法。
【００１４】
（項目２）  
上記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することは、約４０ｎｍ〜５００ｎｍの間の厚さまでＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含する、項目１に記載した方法。
【００１５】
（項目３）  
上記シリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまでシリコン層を堆積することを包含する、項目１に記載した方法。
【００１６】
（項目４）  
上記アニーリングすることは、４５０℃未満の温度で、約１時間〜３時間の間、上記コンポジットウェハをアニーリングして、上記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、項目１に記載した方法。
【００１７】
（項目５）  
上記分割する水素を注入することは、約１４０ｋｅＶのエネルギーと、約４・１０１６ｃｍ−２のドーズとにおいて、Ｓｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下約３００ｎｍ〜５００ｎｍの間の注入深さまでＨ２＋イオンを注入することを包含する、項目１に記載した方法。
【００１８】
（項目６）  
上記シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積した後、緩和水素注入ステップにおいて、水素イオンを該シリコン基板に該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を介して注入することと、
第１のアニーリングステップにおいて、該シリコン基板とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層とをアニーリングして、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を緩和することと、それにより、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を形成することと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を滑らかにすることとをさらに包含し、
上記シリコン層を該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）上に堆積することは、歪みシリコン層を該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）上に堆積することと、上記分割する水素注入ステップにおいて、該歪みシリコン層を介して水素イオンを注入して、上記ウェハの分割を容易にすることとを包含し、
該分割することは、上記コンポジットウェハを分割して、順次、ガラス基板と、歪みシリコン層と、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することを包含する、項目１に記載の方法。
【００１９】
（項目７）  
上記緩和水素を注入することは、約１０ＫｅＶと１００ＫｅＶとの間のエネルギーにおいて、約２・１０１４ｃｍ‐２〜２・１０１６ｃｍ‐２の間のドーズにおいて注入されるＨ２＋イオンを注入することを包含する、項目６の記載の方法。
【００２０】
（項目８）  
上記歪みシリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまで歪みシリコン層を堆積することを包含する、項目６に記載した方法。
【００２１】
（項目９）  
上記第１のアニーリングステップは、４５０℃未満の温度で、約１時間〜３時間の間、上記コンポジットウェハをアニーリングして、上記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、項目６に記載した方法。
【００２２】
（項目１０）  
上記ガラス基板を準備することは、純粋なガラス基板を準備することと、絶縁層が被覆されたガラス基板を準備することとからなる基板準備の群から得られる基板を準備することを包含し、該絶縁層は、プラズマ堆積と、ＣＶＤと、スパッタリングと、他の技術の堆積方法とからなる堆積方法の群から得られる堆積方法によって堆積される、項目１に記載した方法。
【００２３】
（項目１１）  
上記絶縁層は、約１０ｎｍ〜１μｍの間の厚さまで形成され得る、項目１０に記載の方法。
【００２４】
（項目１２）  
上記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を上記シリコン基板上に堆積することは、緩和されないＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含し、かつ、シリコン層を該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に堆積することは、歪みのないシリコン層を該緩和されないＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に堆積することを包含する、項目１に記載の方法。
【００２５】
（項目１３）  
上記プラスチック基板を準備することは、上記プラスチック基板を洗浄することと、該洗浄したプラスチック基板を脱イオン水内ですすぐこととを包含する、項目１に記載の方法。
【００２６】
（項目１４）  
ガラス基板を準備するステップと、
該ガラス基板を上記シリコン層に結合して、コンポジットウェハを形成するステップと、
該コンポジットウェハを分割して、順次、ガラス基板と、シリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、上記シリコン基板から分割されたシリコン層とを有する分割ウェハを提供するステップと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去するステップと、
該分割ウェハをアニーリングして、該シリコン基板と該ガラス基板との間の該結合を強化するステップと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラスサイドとシリコンサイドとを有するシリコン−オン−グラス・ウェハを形成するステップと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積するステップと、
プラスチック基板を準備するステップと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合するステップと、
該結合したシリコン−オン−グラス・ウェハの該ガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成するステップと
が繰り返されて、多層のシリコン−オン−プラスチック構造が形成される、項目１に記載の方法。
【００２７】
（項目１５）  
シリコン−オン−プラスチック層を層移転を介して製造する方法であって、
シリコン基板を準備することと、
該シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に絶縁体層を堆積することと、
緩和する水素注入ステップにおいて、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を介して該シリコン基板に第１の水素イオンを注入することと、
第１のアニーリングステップにおいて、該シリコン基板とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層とをアニーリングして、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を緩和し、それにより、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を形成することと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を滑らかにすることと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に歪みシリコン層を堆積することと、
分割する水素注入ステップにおいて、第２の水素イオンを注入して、該ウェハの分割を容易にすることと、
ガラス基板を準備することと、
該ガラス基板を該歪みシリコン層に結合して、コンポジットウェハを形成することと、
該コンポジットウェハを分割して、順次、ガラス基板と、歪みシリコン層と、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、
第２のアニーリングステップにおいて、該分割ウェハをアニーリングして、該歪みシリコン基板と該ガラス基板との間の該結合を強化することと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラス上の歪みシリコンウェハを形成することと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積することと、
プラスチック基板を準備することと、
接着剤を供給し、該シリコン−オン−グラス・ウェハのシリコンサイドに該プラスチックを結合することと、
該結合したシリコン−オン−グラス・ウェハのガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成することと、
所望のＩＣデバイスを該シリコン−オン−グラス・ウェハ上に完成することと
を包含する、方法。
【００２８】
（項目１６）  
上記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することは、約４０ｎｍ〜５００ｎｍの間の厚さまでＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含する、項目１５に記載した方法。
【００２９】
（項目１７）  
上記第１の水素を注入することは、約１０ＫｅＶと１００ＫｅＶとの間のエネルギーにおいて、約２・１０１４ｃｍ−２〜２・１０１６ｃｍ−２の間のドーズにおいて注入されるＨ２＋イオンを注入することを包含する、項目１５に記載の方法。
【００３０】
（項目１８）  
上記歪みシリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまで歪みシリコン層を堆積することを包含する、項目１５に記載した方法。
【００３１】
（項目１９）  
上記第２の水素を注入することは、約１４０ｋｅＶのエネルギーと、約４・１０１６ｃｍ−２のドーズとにおいて、上記Ｓｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下約３００ｎｍ〜５００ｎｍの間の注入深さまでＨ２＋イオンを注入することを包含する、項目１５に記載した方法。
【００３２】
（項目２０）  
上記第２のアニーリングすることは、４５０℃未満の温度で、約１時間〜３時間の間、上記コンポジットウェハをアニーリングして、上記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、項目１５に記載した方法。
【００３３】
（項目２１）  
上記ガラス基板を準備することは、純粋なガラス基板を準備することと、絶縁層が被覆されたガラス基板を準備することとからなる基板準備の群から得られる基板を準備することを包含し、該絶縁層は、プラズマ堆積と、ＣＶＤと、スパッタリングと、他の技術の堆積方法とからなる堆積方法の群から得られる堆積方法によって堆積される、項目１５に記載した方法。
【００３４】
（項目２２）  
上記絶縁層は、約１０ｎｍ〜１μｍの間の厚さまで形成され得る、項目２１に記載の方法。
【００３５】
（項目２３）  
ガラス基板を準備するステップと、
該ガラス基板を上記シリコン層に結合して、コンポジットウェハを形成するステップと、
該コンポジットウェハを分割して、順次、ガラス基板と、シリコン層と、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、上記シリコン基板から分割されたシリコン層とを有する分割ウェハを提供するステップと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去するステップと、
該分割ウェハをアニーリングして、該シリコン基板と該ガラス基板との間の該結合を強化するステップと、
該分割ウェハを選択的にエッチングして、残留する緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラスサイドとシリコンサイドとを有するシリコン−オン−グラス・ウェハを形成するステップと、
該シリコン−オン−グラス・ウェハの該シリコンサイド上に誘電体を堆積するステップと、
プラスチック基板を準備するステップと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合するステップと、
該結合したシリコン−オン−グラス・ウェハの該ガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成するステップと
が繰り返されて、多層のシリコン−オン−プラスチック構造が形成される、項目１５に記載の方法。
【００３６】
（項目２４）  
シリコン−オン−プラスチック層を層移転を介して製造する方法であって、
シリコン基板を準備することと、
該シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に絶縁体層を堆積することと、
緩和する水素注入ステップにおいて、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を介して該シリコン基板に第１の水素イオンを注入することと、
第１のアニーリングステップにおいて、該シリコン基板とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層とをアニーリングして、該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を緩和し、それにより、緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を形成することと、
該緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を滑らかにすることと、
該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に歪みのないシリコン層を堆積することと、
分割する水素注入ステップにおいて、第２の水素イオンを注入して、ウェハの分割を容易にすることと、
ガラス基板を準備することと、
該ガラス基板を該歪みのないシリコン層に結合して、コンポジットウェハを形成することと、
該コンポジットウェハを分割して、順次、ガラス基板と、歪みのないシリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、該シリコン基板から分割されたシリコン層とを有する分割ウェハを提供することと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、
第２のアニーリングステップにおいて、該分割ウェハをアニーリングして、該歪みのないシリコン基板と該ガラス基板との間の該結合を強化することと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、歪みのないシリコン−オン−グラス・ウェハを形成することと、
該シリコン−オン−グラス・ウェハのシリコンサイド上に誘電体を堆積することと、
プラスチック基板を準備することと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合することと、
該結合したシリコン−オン−グラス・ウェハのガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成することと、
所望のＩＣデバイスを該シリコン−オン−グラス・ウェハ上に完成することと
を包含する、方法。
【００３７】
（項目２５）  
上記ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することは、約４０ｎｍ〜５００ｎｍの間の厚さまでＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することを包含する、項目２４に記載した方法。
【００３８】
（項目２６）  
上記第１の水素を注入することは、約１０ＫｅＶと１００ＫｅＶとの間のエネルギーにおいて、約２・１０１４ｃｍ−２〜２・１０１６ｃｍ−２の間のドーズにおいて注入されるＨ２＋イオンを注入することを包含する、項目２４に記載の方法。
【００３９】
（項目２７）  
上記歪みのないシリコン層を堆積することは、約１０ｎｍ〜５０ｎｍの間の厚さまで歪みのないシリコン層を堆積することを包含する、項目２４に記載した方法。
【００４０】
（項目２８）  
上記第２の水素を注入することは、約１４０ｋｅＶのエネルギーと、約４・１０１６ｃｍ‐２のドーズとにおいて、上記Ｓｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下約３００ｎｍ〜５００ｎｍの間の注入深さまでＨ２＋イオンを注入することを包含する、項目２４に記載した方法。
【００４１】
（項目２９）  
上記第２のアニーリングすることは、４５０℃未満の温度で、約１時間〜３時間の間、上記コンポジットウェハをアニーリングして、上記シリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン層の膨れを避けることを包含する、項目２４に記載した方法。
【００４２】
（項目３０）  
上記ガラス基板を準備することは、純粋なガラス基板を準備することと、絶縁層が被覆されたガラス基板を準備することとからなる基板準備の群から得られる基板を準備することを包含し、該絶縁層は、プラズマ堆積と、ＣＶＤと、スパッタリングと、他の技術の堆積方法とからなる堆積方法の群から得られる堆積方法によって堆積される、項目２４に記載した方法。
【００４３】
（項目３１）  
上記絶縁層は、約１０ｎｍ〜１μｍの間の厚さまで形成され得る、項目３０に記載の方法。
【００４４】
（項目３２）  
ガラス基板を準備するステップと、
該ガラス基板を上記歪みのないシリコン層に結合して、コンポジットウェハを形成するステップと、
該コンポジットウェハを分割して、順次、ガラス基板と、歪みのないシリコン層と、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層と、上記シリコン基板から分割されたシリコン層とを有する分割ウェハを提供するステップと、
該分割ウェハをドライエッチングして、該シリコン基板から分割された該シリコン層と該ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去するステップと、
第２のアニーリングステップにおいて、該分割ウェハをアニーリングして、該歪みのないシリコン基板と該ガラス基板との間の該結合を強化するステップと、
該分割ウェハを選択的にエッチングして、残留するＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）を除去し、それにより、ガラス上の歪みのないシリコンウェハを形成するステップと、
該シリコン−オン−グラス・ウェハのシリコンサイド上に誘電体を堆積するステップと、
プラスチック基板を準備するステップと、
接着剤を供給し、該シリコン−オン−グラス・ウェハの該シリコンサイドに該プラスチックを結合するステップと、
該結合したシリコン−オン−グラス・ウェハのガラスサイドから該ガラスを除去して、シリコン−オン−プラスチック・ウェハを形成するステップと
が繰り返されて、多層のシリコン−オン−プラスチック構造が形成される、項目２４に記載の方法。
【００４５】
（摘要）
シリコン−オン−プラスチック層を層移転を介して製造する方法は、シリコン基板上にＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を堆積することと、シリコン層を堆積することと、シリコン基板に分割する水素イオンを注入することと、ガラス基板をシリコン層に結合することと、ウェハを分割することと、シリコン層とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部分とを除去することと、シリコン−オン−グラス・ウェハのシリコンサイド上に誘電体を堆積することと、接着剤を供給し、シリコン−オン−グラス・ウェハのシリコンサイドにプラスチック基板を結合することと、結合したシリコン−オン−グラス・ウェハのガラスサイドからガラスを除去して、シリコン−オン−プラスチック・ウェハを形成することと、所望のＩＣデバイスをプラスチック上のシリコン上に完成することとを包含する。多層構造は、本発明の方法の最後の数ステップを繰り返すことによって、本発明の方法に従って製造され得る。
【発明を実施するための最良の形態】
【００４６】
前に確認した従来技術方法とは違って、ここでは、高品質の薄い単結晶シリコンとシリコンベースデバイスとを製造し、次いで、シリコン、またはシリコンベースデバイスをプラスチック基板上に移転するプロセスが記載されている。
【００４７】
本発明の方法は、プラスチック基板上の単結晶シリコン層およびシリコンベースデバイスの製造を含む。シリコンは、歪みシリコンまたは歪みのないシリコンのどちらか一方である。歪みシリコン層は、水素注入により誘発される緩和によって緩和したＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層上に最初に形成される。歪みシリコン膜は、直接のウェハ結合と水素により誘発される剥離とによって犠牲ガラス基板に移転される。本発明の方法は、‐‐‐‐‐‐‐‐に出願された出願番号‐‐‐‐‐‐‐‐‐‐‐において層移転を介してガラス上のシリコンを製造する方法を記載したものと類似しており、この開示はここで援用される。しかしながら、本明細書に記載されるさらなるステップは、プラスチック基板上に形成した単層のシリコン層または多層のシリコン層、あるいはシリコンベースデバイスを得る。接着剤を適用した後、膜がプラスチック基板に接着される。次いで、ガラスがフッ化水素酸内で分解する。最終的な構造は、プラスチック上の形成したシリコンである。
【００４８】
プラスチック上で何かを製造する際には低いプロセス温度が要求されるため、シリコンベースデバイスは、最初にＳｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／バルクのシリコン基板上に製造される。水素剥離の後、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）をともなうデバイス構造と、シリコン基板部分とは、ガラス基板に移転される。接着剤がウェハ表面に適用され、プラスチックに結合される。次いで、ガラスがフッ化水素酸内で分解する。
【００４９】
本発明の方法によって、高度なデバイスを安価なプラスチック基板上に製造することが可能になる。モバイルデバイスに関する現在の必要性は、本発明において開示された改良されたシリコンの質によって益を得るであろう。本発明の方法は、可撓性プラスチックシート上にシリコンを形成することと、厚いプラスチック材料上にシリコンを形成することとに適している。
【００５０】
（歪みシリコンデバイス製造）
本発明の方法のステップは、図１および図２〜図１４をここで参照すると、一般的に図１において参照符号１０で示される。最初に、図１および図２をここで参照すると、適切なシリコン基板が準備される（ステップ１２）。この基板は通常バルクシリコンである。ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層が堆積され（ステップ１４）、図３に示されるように、約４０ｎｍ〜５００ｎｍの間の厚さまで堆積される。約１０ＫｅＶ〜１００ＫｅＶの間のエネルギーにおいて、かつ、約２・１０１４ｃｍー２〜２・１０１６ｃｍ−２の間のドーズにおいて、第１の、あるいは、緩和Ｈ２＋注入が行われることにより（ステップ１６、図３）、水素イオンをＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層に注入する。基板およびＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層は、水素を注入されたＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を緩和するために、約２５０℃〜１０００℃の間の温度で、約６秒〜４時間の間、アニーリングされる（ステップ１８）。緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層は、ＣＭＰにより滑らかにされ（ステップ２０、図４）、次いで洗浄される。
【００５１】
本発明の方法のこの実施形態において、歪みシリコン層が、約１０ｎｍ〜５０ｎｍの間の厚さまで堆積される（ステップ２２、図５）。この時点で、ＩＣデバイスが歪みシリコン層上に製造され得る（ステップ２４）。このデバイスは図示されていないが、トランジスタ、ダイオード、レジスタ等といったいくつものデバイスを含むことは当業者によって理解される。
【００５２】
二酸化シリコンといった絶縁体材料層が、歪みシリコン上に歪みシリコン材料の厚さの約１．５倍〜２倍の厚さまで堆積される（ステップ２６、図６）。酸化被膜がＣＭＰにより滑らかにさることにより、堆積した酸化被膜を平坦化する（ステップ２８）。
【００５３】
第２の、あるいは分割Ｈ２＋注入ステップ３０は、ウェハ分割のための歪みシリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン基板を準備する（図７）。注入深さ３２は、約１４０ｋｅＶのエネルギー、かつ約４・１０１６ｃｍ‐２のＨ２＋ドーズにおいてバルクＳｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下、３００ｎｍ〜５００ｎｍの深さまで目標とされる。
【００５４】
ガラス基板が準備される（ステップ３４）。当業者によって理解されるように、ここで用いられるガラス基板３４の準備は、プレーンなガラス基板の準備、あるいは、酸化被膜といった絶縁層が塗布されたガラス基板の準備を意味しており、この絶縁層は、プラズマ堆積、ＣＶＤ、スパッタリング、あるいは他の技術水準の堆積方法といった任意の堆積方法によって形成され得る。酸化物／歪みシリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン基板は、ガラス基板の表面を親水性にするために適切な表面処理（例えば、希薄なＳＣ−１溶液を用いてコンポジットウェハを形成する処理）をした後、ガラス基板に結合される（ステップ３６、図８）。
【００５５】
ウェハは、膜の膨れを避けるために４５０℃未満（例えば、３７５℃）の分割温度に加熱し、約１時間〜３時間の間アニーリングすることによって、Ｈ２＋注入を分割する線３２に沿って分割され（ステップ３８）、図８の構造から逆になっている図９の構造が得られる。中に緩和ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を有するウェハ部分、つまり分割されたウェハは、ドライエッチングされることにより（ステップ４０）、シリコン基板とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部とを除去し、ガラスとＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層との間の結合を強化するために行われる後のアニーリングステップにおいて膨れが生じないことを保証する（図１０）。当業者は、ウェットエッチングは、最初の結合の弱さが原因で膜の持ち上げをもたらし得るので、ウェットエッチングはこのステップに適さないことを理解するであろう。ウェハは、約５００℃〜６５０℃の間の温度で、約１０分〜１２０分間、結合を強化するアニーリングにおいてアニーリングされることにより（ステップ４２）、歪みシリコンとガラスとの間の結合力を強化し、その結果、歪みシリコンとガラスとの間の結合は、以下のステップを耐えるのに十分強くなる。ウェハは、ＣＭＰされることにより（ステップ４４）、分割された表面を滑らかにする。しかしながら、このステップは、ＳＣ−１溶液のＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）とシリコンとの間のエッチング選択性により十分に滑らかな表面がもたらされる場合、省かれ得る。ウェハは、ここで、選択的にウェットエッチングされることにより（ステップ４６）、例えば、ＳＣ‐１溶液内においてＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を除去し、図１１の構造になる。誘電体層が、プラスチックへのアイソレーション層としてシリコン層上に堆積される（ステップ４８、図１２）。誘電体層は、酸化物、亜硝酸化合物、またはＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ  ｏｘｉｄｅ（ｏｘａｎｅ））からなる誘電体の群から得られ得、かつ、ＣＶＤ、スパッタリングおよび他の技術といった良く知られた方法によって堆積され得る。
【００５６】
次に、プラスチック基板が準備される（ステップ５０）。本発明の方法を行うのに用いられたプラスチック、例えば、任意の耐熱性プラスチックは、３００℃までの温度において構造的完全性を保持することが可能である。準備は、プラスチックを石鹸で洗浄することと、脱イオン水ですすぐことを含む。接着剤層５２は、プラスチック層または誘電体層、あるいは、その後互いに結合される両方の層に適用される、図１３。構造は、フッ化水素酸内でエッチングされることにより、残留するガラスを除去し（ステップ５４、図１４）、デバイスが周知の技術水準プロセスにより完成する（ステップ５８）。ステップ４８〜５４の全てが、デバイスの多層基板を製造するのに必要なため繰り返され得る（ステップ５６）。本発明の方法のある変形は、ここで後にさらに記載される。
【００５７】
この発明の焦点は、プラスチック上のシリコンデバイスの製造であるが、同様のアプローチが、ガラス上のシリコンデバイスの製造に適用され得る。シリコンデバイスが、Ｓｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／バルクのシリコン上に製造されるステップに続いて、全体構造が水素剥離と直接のウェハ結合とを用いてガラス基板に移転され得る。このプロセスがこのステップで終わる場合、構造は、ガラス上のシリコンである。
【００５８】
前記した好ましい実施形態は、歪みシリコンの移転の例を用いるが、しかしながら、同様のアプローチが、歪みのないシリコン上のデバイスを製造し、かつ、プラスチックシートにこのデバイスを適用することに用いられ得る。歪みのないシリコンの場合においては、水素注入によるＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）緩和および後に続くアニーリングのステップは省かれ、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層のＣＭＰによって、緩和の間に誘発される表面のリップル構造を除去することは必要とされない。
【００５９】
（歪みのないシリコンデバイス製造）
再び、図２〜図１４を参照して、適切なシリコン基板が準備される（ステップ１２）。ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層は、約４０ｎｍ〜５００ｎｍの間の厚さまで堆積され（ステップ１４）、緩和されない。歪みのないシリコン層は、約１０ｎｍ〜５０ｎｍの間の厚さまで堆積される（ステップ２２）。この時点で、ＩＣデバイスが、歪みのないシリコン層上に製造され得る（ステップ２４）。このデバイスは図示されていないが、トランジスタ、ダイオード、レジスタ等といったいくつものデバイスを含むことは当業者によって理解される。
【００６０】
分割Ｈ２＋注入ステップ３０は、ウェハ分割のための歪みのないシリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン基板を準備する。注入深さは、約１４０ｋｅＶのエネルギー、かつ約４・１０１６ｃｍ‐２のＨ２＋ドーズにおいてバルクＳｉ／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）界面の下、３００ｎｍ〜５００ｎｍの深さまで目標とされる（ステップ３２）。
【００６１】
ガラス基板が準備される（ステップ３４）。当業者によって理解されるように、ここで用いられるガラス基板３４の準備は、プレーンなガラス基板の準備、あるいは、酸化被膜といった絶縁層が塗布されたガラス基板の準備を意味しており、この絶縁層は、プラズマ堆積、ＣＶＤ、スパッタリング、あるいは他の技術の堆積方法といった任意の堆積方法によって形成され得る。酸化物／歪みのないシリコン／ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／シリコン基板は、ガラス基板の表面を親水性にするために適切な表面処理（例えば、希薄なＳＣ−１溶液を用いる処理）をした後、ガラス基板に結合される（ステップ３６）。当業者は、シリコン層、あるいはシリコンベースデバイスが、プラスチック基板への移転の前にガラス上またはシリコン上に形成され得ることを理解するであろう。
【００６２】
ウェハは、膜の膨れを避けるために４５０℃未満（例えば、３７５℃）の分割温度に加熱し、約１時間〜３時間の間アニーリングすることによって、Ｈ２＋注入の分割する線３２に沿って分割される（ステップ３８）。ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を有するウェハ部分は、ドライエッチングすることにより（ステップ４０）、歪みのないシリコン層とＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層の一部とを除去し、ガラスとＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層との間の結合を強化するために行われる後のアニーリングステップにおいて膨れが生じないことを保証する。ウェハは、アニーリングすることにより（ステップ４２）、ガラスと歪みのないシリコンとの間の結合力を強化し、その結果、結合は、以下のステップを耐えるのに十分強くなる。ウェハは、分割された表面を滑らかにするためにＣＭＰされる（ステップ４４）。しかしながら、このステップはここでも、ＳＣ−１溶液内においてＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）とシリコンとの間のエッチング選択性により十分に滑らかな表面がもたらされる場合、省かれ得る。ウェハは、ここで、選択的にウェットエッチングされることにより（ステップ４６）、例えば、ＳＣ−１溶液内においてＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層を除去する。誘電体層が、プラスチックへのアイソレーション層としてシリコン層上に堆積される（ステップ４８）。
【００６３】
前記したように、次にプラスチック基板が準備される（ステップ５０）。接着剤層は、誘電体層またはプラスチック層、あるいは、その後互いに結合される両方の層に適用される（ステップ５２）。構造は、フッ化水素酸内でエッチングされることにより、残留するガラスを除去し（ステップ５４）、デバイスが周知の技術プロセスにより完成する（ステップ５８）。
【００６４】
ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）およびシリコンのプラスチック基板上への移転は、図１５に示されるように、ＸＲＤにより確認される。このＸＲＤは、プラスチック上のシリコン基板のサンプルから単結晶シリコンのピークを明確に示す。可撓性プラスチックシート上に移転したＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）のＮｏｒｍａｒｓｋｉ検査により、プラスチックシートの撓みによる割れ目形成が明らかになる。しかしながら、より厚いプラスチックの表面上に移転されたシリコン上では、割れ目が検出されなかった。これらは、図１６および図１７に示されている。これら予備段階の結果から、プラスチック基板への膜移転の実現可能性が表される。ここで用いられるように、「薄い」は、撓むことが可能である、つまり可撓性のプラスチック基板を意味し、「厚い」は、硬いプラスチック基板を意味する。
【００６５】
本発明の方法に従って多層構造を製造するためには、単層のシリコン−オン−プラスチック層またはデバイスを製造する本発明の方法の最後の数ステップが、接着剤層を第２のシリコン−オン−グラスの分割ウェハに適用し、その後、第１のシリコン−オン−プラスチック上のシリコン構造を第２のシリコン−オン−グラス・ウェハに貼り付け、かつ、ガラスの大部分をＨＦ溶液の中においてエッチングすることによって繰り返される。このプロセスは、必要に応じて何度でも繰り返され、多層のシリコン−オン−プラスチック・基板を製造し得る。
【００６６】
多層構造の製造において、所望の数の層（レベル）またはデバイスをその上に有するプラスチック基板を形成するのに必要なだけ、図１のステップ４８、４０、５２および５４が繰り返される（ステップ５６）。シリコン−オン−グラス構造は、前記したように、本発明の方法に従って製造され、分割される。図１３を参照すると、接着剤層は、第２のシリコン−オン−グラス構造に適用され、かつ、シリコン−オン−プラスチック・基板は、第２のシリコン−オン−グラス・基板に貼り付けられる。この場合も先と同様に、ガラスの大部分は、ＨＦ溶液の中におけるエッチングによって除去される。これらステップは、多層シリコン構造をプラスチック基板上に製造するために、または、任意の数の層をその中に有するシリコン−オン−プラスチック・基板を形成するのに必要な回数が繰り返され得る。
【００６７】
４層（レベル）のシリコン構造を有するサンプルが組み立てられた。このサンプルは、図１８〜図２０に示されている。図１８は、構造の上面の直下に位置する第１のシリコン−オン−プラスチック層を示す。図１９は、その下層を示し、図２０は、構造の第１の形成された層を示す。
【００６８】
単層のシリコン−オン−プラスチックと同じように、同様の製造方法を用いて、シリコンデバイスをガラス上に製造し得る。デバイスは、シリコン、ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）、または、バルクシリコン上に製造され得る。全体の構造は次いで、前記したように、水素剥離および直接のウェハ結合を用いてガラス基板に移転され得る。
【００６９】
本発明の方法のこの局面のための例として歪みシリコンの移転が用いられるが、同様のアプローチが、歪みのないシリコン層を組み入れる構造を形成し得る。この場合において、水素注入およびアニーリングによるＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）緩和のステップは省かれ、緩和による表面リップル構造を除去するＣＭＰステップもまた必要とされない。
【００７０】
以上により、犠牲ガラスを用いて単結晶シリコンおよびシリコンデバイスをプラスチック上に製造する方法が開示された。本発明のさらなる改変および修正は、添付の特許請求の範囲で規定される本発明の範囲内で行われ得る。
【図面の簡単な説明】
【００７１】
【図１Ａ】本発明の方法のブロック図である。
【図１Ｂ】本発明の方法のブロック図である。
【図２】本発明の方法の連続的なステップのうちの一ステップを示す。
【図３】本発明の方法の同じく一ステップを示す。
【図４】本発明の方法の同じく一ステップを示す。
【図５】本発明の方法の同じく一ステップを示す。
【図６】本発明の方法の同じく一ステップを示す。
【図７】本発明の方法の同じく一ステップを示す。
【図８】本発明の方法の同じく一ステップを示す。
【図９】本発明の方法の同じく一ステップを示す。
【図１０】本発明の方法の同じく一ステップを示す。
【図１１】本発明の方法の同じく一ステップを示す。
【図１２】本発明の方法の同じく一ステップを示す。
【図１３】本発明の方法の同じく一ステップを示す。
【図１４】本発明の方法の同じく一ステップを示す。
【図１５】プラスチック基板上のＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）／ＳｉのＸＲＤである。
【図１６】薄い、可撓性プラスチックシート上のＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）のＮｏｒｍａｒｓｋｉイメージである。
【図１７】厚いプラスチックシート上のＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）のＮｏｒｍａｒｓｋｉイメージである。
【図１８】本発明の方法に従って製造された多層構造を示す。
【図１９】本発明の方法に従って製造された多層構造を示す。
【図２０】本発明の方法に従って製造された多層構造を示す。
【符号の説明】
【００７２】
１２  シリコン基板
１４  ＳｉＸＧｅ（１−Ｘ）（０≦ｘ≦１）層
２０  ＣＭＰ
２２  歪みシリコン層
２６  絶縁体材料層
３４  ガラス基板
４８  誘電体層
５０  プラスチック基板
５２  接着剤層
【図１Ａ】
2006049911.tif 000003
【図１Ｂ】
2006049911.tif 000004
【図２】
2006049911.tif 000005
【図３】
2006049911.tif 000006
【図４】
2006049911.tif 000007
【図５】
2006049911.tif 000008
【図６】
2006049911.tif 000009
【図７】
2006049911.tif 000010
【図８】
2006049911.tif 000011
【図９】
2006049911.tif 000012
【図１０】
2006049911.tif 000013
【図１１】
2006049911.tif 000014
【図１２】
2006049911.tif 000015
【図１３】
2006049911.tif 000016
【図１４】
2006049911.tif 000017
【図１５】
2006049911.tif 000018
【図１６】
2006049911.tif 000019
【図１７】
2006049911.tif 000020
【図１８】
2006049911.tif 000021
【図１９】
2006049911.tif 000022
【図２０】
2006049911.tif 000023