(57)【要約】【課題】外部との間に特別なデータ転送手段を備えることなく、内部のＣＰＵにおいて実行されるプログラムの更新を行う。【解決手段】不揮発性メモリ７には、ＣＰＵ５において実行されるプログラムデータが格納されている。プログラムデータの更新が行われる際には、映像信号入力端子から映像信号形式に変換されたプログラムデータが入力される。プログラム抽出回路１１は、Ａ／Ｄ変換回路１から出力されたデジタル信号に含まれる特定のビットパターンからプログラムデータの開始位置および終了位置を検出することによりデジタル信号からプログラムデータを抽出して元のデータ形式に復元し、不揮発性メモリ７に格納されているプログラムデータの更新を行う。【選択図】図１
2006267614.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路から出力されたデジタル信号に対して映像信号処理を行うことにより映像データを生成する映像信号処理回路と、前記映像信号処理回路により生成された映像データを表示デバイスに表示させる表示デバイス駆動回路と、前記Ａ／Ｄ変換回路、前記映像信号処理回路および前記表示デバイス駆動回路により行われる映像信号処理を制御するためのＣＰＵと、前記ＣＰＵにおいて実行されるプログラムデータを格納するための記憶手段とを備え、入力された映像信号を前記表示デバイスに対して表示するための映像表示装置において、
前記Ａ／Ｄ変換回路から出力されたデジタル信号に含まれる特定のビットパターンからプログラムデータの開始位置および終了位置を検出することにより前記デジタル信号からプログラムデータを抽出して元のデータ形式に復元し、前記記憶手段に格納されているプログラムデータを更新するプログラム抽出回路を備えていることを特徴とする映像表示装置。
【請求項２】
前記プログラム抽出回路が、
前記Ａ／Ｄ変換回路から出力されたデジ信号に含まれるＡ／Ｄ変換処理の際に生じるノイズを除去するノイズ除去回路と、
前記ノイズ除去回路によりノイズが除去された後のデジタル信号が、映像信号なのかプログラムデータなのかを判定するプログラム判別回路と、
前記プログラム判別回路により入力されたデジタル信号がプログラムデータであると判定された場合、該デジタル信号を元のプログラムデータに復元するデータ変換回路と、
から構成されている請求項１記載の映像表示装置。
【請求項３】
前記表示デバイス駆動回路が、前記プログラム判別回路により入力された信号がプログラムデータであると判定された場合、表示デバイスに対して表示させることを行わないような処理を行う請求項１または２記載の映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された映像信号を表示デバイスに対して表示するための映像表示装置にする。
【背景技術】
【０００２】
動画等の映像信号等を表示デバイスに表示するために、各種の映像表示装置が用いられる。この映像表示装置は、内部にＣＰＵが搭載されておりこのＣＰＵにより制御されて入力された映像信号を処理して表示デバイスに表示する処理を行っている。そのため、ＣＰＵにおいて実行されるプログラムに不具合がある場合や、映像信号の処理方法や表示デバイスへの表示方法を変更したい場合等には、このＣＰＵにおいて実行される内部プログラムを更新することが要求される。
【０００３】
従来、内部のＣＰＵのプログラムを更新しようとする場合、ＰＣ（パーソナルコンピュータ）等の装置のように外部とデータをやり取りできるＰＣカード、ＬＡＮ端子等のデータ転送手段が映像表示装置に備えられている必要がある。このように外部からプログラムデータを入力するためのデータ転送手段を備え、このデータ転送手段を介してプログラムデータを入力するようにした従来の映像表示装置が、例えば、特許文献１、２に記載されている。
【０００４】
しかし、このような従来の映像表示装置では、映像信号を入力するための映像信号入力端子以外にも、プログラムデータを入力するための入力端子やデータ転送手段を設けなければならないため、装置コストが増加してしまうという問題がある。
【０００５】
従来から、映像信号に文字情報やＥＰＧ（Electronic Program Guide：電子番組表）等のデータを重畳するようにした技術が開示されている（例えば、特許文献３参照。）。このような技術を用いることによりプログラムデータを映像信号に重畳すれば、プログラムデータを入力するための入力端子やデータ伝送手段を必要とすることなく、内部プログラムの更新が可能となる。
【０００６】
しかし、このような映像信号に各種データを重畳する技術では、映像信号中のごく一部の期間である垂直帰線消去期間等にデータを重畳するものであるため、データ転送速度が遅くなってしまい、プログラムデータを更新しようとすると書き換え時間が長くなってしまうという問題がある。特に近年では、プログラムデータのデータ容量が大きくなっているため、このような方法でプログラムデータの更新を行おうとすると内部プログラムの更新に多大な時間が必要となり実用的ではない。
【特許文献１】特開２０００−２０３０４号公報
【特許文献２】特開２００１−２３６２３３号公報
【特許文献３】特開平１１−２７５４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来の映像表示装置では、内部のＣＰＵにおいて実行されるプログラムを更新しようとした場合、プログラムデータを入力するための入力端子やデータ転送手段を、映像信号を入力するための映像入力端子等以外に備える必要がるため装置コストが増加してしまうという問題点があった。
【０００８】
本発明の目的は、外部との間に特別なデータ転送手段を備えることなく、内部のＣＰＵにおいて実行されるプログラムの更新を行うことが可能な映像表示装置を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の映像表示装置は、入力された映像信号をデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路から出力されたデジタル信号に対して映像信号処理を行うことにより映像データを生成する映像信号処理回路と、前記映像信号処理回路により生成された映像データを表示デバイスに表示させる表示デバイス駆動回路と、前記Ａ／Ｄ変換回路、前記映像信号処理回路および前記表示デバイス駆動回路により行われる映像信号処理を制御するためのＣＰＵと、前記ＣＰＵにおいて実行されるプログラムデータを格納するための記憶手段とを備え、入力された映像信号を前記表示デバイスに対して表示するための映像表示装置において、
前記Ａ／Ｄ変換回路から出力されたデジタル信号に含まれる特定のビットパターンからプログラムデータの開始位置および終了位置を検出することにより前記デジタル信号からプログラムデータを抽出して元のデータ形式に復元し、前記記憶手段に格納されているプログラムデータを更新するプログラム抽出回路を備えていることを特徴とする。
【００１０】
本発明の映像表示装置では、入力された映像信号からプログラムデータを抽出するプログラム抽出回路を備えることにより、映像信号形式に変換されたプログラムデータを映像信号入力端子から入力するだけでプログラムデータの更新が行われるので、外部との間に特別なデータ転送手段をもつことなしに映像表示装置内部のプログラムを更新することが可能となる。
【００１１】
また、前記プログラム抽出回路を、
前記Ａ／Ｄ変換回路から出力されたデジ信号に含まれるＡ／Ｄ変換処理の際に生じるノイズを除去するノイズ除去回路と、
前記ノイズ除去回路によりノイズが除去された後のデジタル信号が、映像信号なのかプログラムデータなのかを判定するプログラム判別回路と、
前記プログラム判別回路により入力されたデジタル信号がプログラムデータであると判定された場合、該デジタル信号を元のプログラムデータに復元するデータ変換回路とから構成されするようにしてもよい。
【００１２】
さらに、前記表示デバイス駆動回路は、前記プログラム判別回路により入力された信号がプログラムデータであると判定された場合、表示デバイスに対して表示させることを行わないような処理を行ってもよい。
【００１３】
本発明によれば、プログラムデータを映像信号形式に変換して映像信号入力端子から入力する際に、表示デバイスに不要な映像が表示されることを防ぐことが可能となる。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、映像信号形式に変換されたプログラムデータを映像信号入力端子から入力するだけでプログラムデータの更新が行われるので、外部との間でデータのやりとりを行うための特別なデータ転送手段を備えることなく、内部のＣＰＵにおいて実行されるプログラムの更新を行うことができるという効果を得ることができる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は本発明の一実施形態の映像表示装置の構成を示すブロック図である。本実施形態の映像表示装置は、図１を参照すると、Ａ／Ｄ変換回路１と、プログラム抽出回路１１と、ＣＰＵ５と、揮発性メモリ６と、不揮発性メモリ７と、映像信号処理回路２と、表示デバイス駆動回路３と、表示デバイス４とから構成される。
【００１７】
Ａ／Ｄ変換回路１は、映像信号入力端子から入力された映像信号をデジタル信号に変換して映像信号処理回路２およびプログラム抽出回路１１に出力する。
【００１８】
ＣＰＵ５は、映像表示装置の動作を制御していて、Ａ／Ｄ変換回路１、映像信号処理回路２および表示デバイス駆動回路３により行われる映像信号処理等の制御を行っている。
【００１９】
不揮発性メモリ７は、ＣＰＵ５において実行されるプログラムデータを格納するための記憶手段である。揮発性メモリ６は、不揮発性メモリ７に格納するためのプログラムデータ等を一旦保存するためのメモリである。
【００２０】
映像信号処理回路２は、Ａ／Ｄ変換回路１から出力されたデジタル信号に対して映像信号処理を行うことにより映像データを生成する。表示デバイス駆動回路３は、映像信号処理回路２により生成された映像データを表示デバイス４に表示させる。
【００２１】
プログラム抽出回路１１は、Ａ／Ｄ変換回路１から出力されたデジタル信号に含まれる特定のビットパターンからプログラムデータの開始位置および終了位置を検出することによりデジタル信号からプログラムデータを抽出して元のデータ形式に復元し、不揮発性メモリ７に格納されているプログラムデータの更新を行う。
【００２２】
通常の映像信号はＡ／Ｄ変換回路１でデジタル信号に変換され、映像信号処理回路２、表示デバイス駆動回路３より、表示デバイス４に出力される。
【００２３】
プログラムを更新する場合、まず、プログラムデータを本実施形態の映像信号表示装置によって処理可能な映像信号形式に変換する。その際、本来の映像信号なのか、またはプログラムデータなのか、判別できるための情報として、プログラムデータの開始位置と終了位置を特定できるようなビットパターンを付加しておく。また、Ａ／Ｄ変換する際の誤差やノイズを除去しやすいような形式、かつ同期期間が判別できる形式に変換する。
【００２４】
本実施形態の映像表示装置の映像信号入力端子から入力されるプログラムデータのデータ構造を図２に示す。
【００２５】
本実施形態におけるプログラムデータは、図２に示されるように、通常の映像信号と同様に水平同期信号付近にはデータが含まれないようなデータ形式となっている。これは、Ａ／Ｄ変換回路１は、通常の映像信号に含まれる水平同期信号付近においてクランプを行っているため、基準となる信号レベルを保つ必要があるからである。
【００２６】
そして、このようにプログラムデータが連続していないため、ＣＰＵ５は、入力された信号のうちどの部分がプログラムデータであるかを判断する必要がある。そのため、プログラムデータの開始位置および終了位置を判定するために、特定のビットパターンをプログラムデータの最初と最後に挿入する。このビットパターンには、特に決まったパターンは存在しないが、通常のデータにおいて偶然発生ないようにある程度の長さを有するパターンを使用する必要がある。例えば、量子化ビットが８ビットの場合、ＡＡｈと５５ｈの繰り返しが１０パターン連続すればプログラムデータの開始位置を示しているように予め設定しておく。
【００２７】
また、ノイズを除去しやすい形式とは、具体的には量子化ビットのビット数を減らしてノイズマージンを大きくしたような形式を意味する。例えば、通常の量子化ビットが８ビットで、信号レベルが０．７Ｖとすると、１レベルあたりの信号レベルは、０．７／２５５＝０．００２７５Ｖとなる。これに対して、例えば量子化ビット数を４ビットに変更すると１レベルあたりの信号レベルは、０．７Ｖ／１５＝０．０４７Ｖとなり、ノイズマージンが大きくなる。この場合ノイズレベルが０．０４７Ｖ以下であればノイズの影響を受けることなくデータを復元することができるようになる。
【００２８】
ただし、量子化ビット数を８ビットで表していた情報は、４ビットで表すと２倍のデータ量が必要になってしまうため、ノイズマージンを確保するほど送れる情報量は減ることになる。
【００２９】
Ａ／Ｄ変換回路１は映像信号に変換されたプログラムデータをデジタル信号に変換し、プログラム抽出回路１１に出力する。プログラム抽出回路１１は、Ａ／Ｄ変換の際に生じたノイズを除去し、さらに映像信号形式に変換されたデータを元のプログラムデータに戻す。ＣＰＵ５は変換されたプログラムデータを揮発性メモリ６に格納し、不揮発性メモリに７に格納されているプログラムデータを更新する。
【００３０】
図３はプログラム抽出回路１１の構成を示すブロック図である。プログラム抽出回路１１は、図３に示されるように、ノイズ除去回路２１と、データ変換回路２２と、プログラム判別回路２３と、バッファメモリ２４とから構成されている。
【００３１】
ノイズ除去回路２１は、Ａ／Ｄ変換回路１から出力されたデジタル信号に含まれるＡ／Ｄ変換の際に生じるノイズを除去する。
【００３２】
プログラム判別回路２３は、ノイズ除去回路２１によりノイズが除去された後のデジタル信号が、映像信号なのかプログラムデータなのかを判定し、判定した結果をデータ変換回路２２に出力する。
【００３３】
データ変換回路は２２、プログラム判別回路２３により入力されたデジタル信号がプログラムデータであると判定された場合、映像信号形式に変換されたデータを元のプログラムデータに復元して、バッファメモリ２４に格納する。
【００３４】
また、プログラム判別回路２３がプログラムデータと判別した場合は、映像信号処理回路２または表示デバイス駆動回路３は表示デバイス４に対して表示させることを行わないような処理を行う。
【００３５】
次に、本実施形態の映像表示装置の動作について、図４のフローチャートを参照して説明する。
【００３６】
Ａ／Ｄ変換回路１でデジタル信号に変換された映像信号は、ノイズ除去回路２１でノイズを除去される（ステップＳ１）。例えば、Ａ／Ｄ変換回路１を８ビットとし、ノイズ除去回路２１でデジタル信号の０〜１２７を“０”とし、１２８〜２５５を“１”とすれば、Ａ／Ｄ変換回路１での誤差やノイズを取り除くことが可能である。この場合、ノイズ除去回路２１での変換を前提にして、入力するプログラムデータを作成する。
【００３７】
次に、プログラム判別回路２３では入力されたプログラムデータの開始と終了を判別する（ステップＳ２、Ｓ６）。例えば、ノイズ除去回路２１から出力されたデータのビットパターンによってプログラム開始または終了を判別する。また、プログラム判別回路２３は、映像信号の同期部分の判別も行い、データ変換回路２２に変換の開始と終了の合図を送る（ステップＳ３、Ｓ７）。同期部分の判別に関しては、プログラムデータの判別手段と同様、入力するプログラムデータを作成する際、例えば同期の開始および終了の判別条件となるビットパターンを付加しておくことで判別可能である。
【００３８】
データ変換回路２２ではノイズ除去回路２１から出力されたプログラムデータを元の形に戻す（ステップＳ４）。上記の例ではノイズ除去回路２１から１ビットで出力されるため、この場合、バッファメモリ２４に格納するためのビット構成（例えば８ビット）に変換する。
【００３９】
バッファメモリ２４ではデータ変換回路２２から出力されたデータを一時的に格納する（ステップＳ５）。
【００４０】
最後にＣＰＵ５はバッファメモリ２４に格納されたプログラムデータを揮発性メモリ６に格納し、不揮発性メモリ７に格納されているプログラムを更新する。
【００４１】
本実施形態の映像表示装置では、プログラム抽出回路１１が設けられていることにより、映像信号入力端子から入力された映像信号からプログラムデータを抽出して、不揮発性メモリ７に格納されているプログラムデータの更新が行われる。つまり、映像信号形式に変換されたプログラムデータを映像信号入力端子から入力するだけでプログラムデータの更新が行われるので、外部に対してデータをやり取りするための記憶装置や通信装置を持たなくても内部プログラムを更新することが可能になる。その結果、外部記憶装置や通信装置を持たない低価格な映像表示装置に対しても本発明を適用できる。
【００４２】
また、本実施形態の映像表示装置を使用することにより、例えばＤＶＤプレーヤ、ＰＣなどの映像出力装置をそのまま使用して内部プログラムを更新することが可能になるため、プログラムの更新について知識のないユーザにおいても簡単に更新作業が行えることになる。
【００４３】
なお、本実施形態では、図２に示したように、プログラム抽出回路１１内にプログラムデータを一時保管するためのバッファメモリ２４が備えられている場合を用いて説明したが、本発明はこれに限定されるものではなく、バッファメモリ２４を使用せずに直接揮発性メモリ６にプログラムデータ格納するようにすれば、回路規模を小さくすることができる。
【００４４】
さらに、本実施形態では、図１に示したように、プログラム抽出回路１１がＣＰＵ５とは別に構成されている場合を用いて説明しているが、本発明はこのような構成に限定されるものではなく、プログラム抽出回路１１における処理をＣＰＵ５によって実現することも可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態の映像表示装置の構成を示すブロック図である。
【図２】本発明の一実施形態の映像表示装置に入力されるプログラムデータの構造を説明するための図である。
【図３】図１中のプログラム抽出回路１１の構成を示すブロック図である。
【図４】図１の映像表示装置の動作を示すフローチャートである。
【符号の説明】
【００４６】
１    Ａ／Ｄ変換回路
２    映像信号処理回路
３    表示デバイス駆動回路
４    表示デバイス
５    ＣＰＵ
６    揮発性メモリ
７    不揮発性メモリ
１１    プログラム抽出回路
２１    ノイズ除去回路
２２    データ変換回路
２３    プログラム判別回路
２４    バッファメモリ
【図１】
2006267614.tif 000003
【図２】
2006267614.tif 000004
【図３】
2006267614.tif 000005
【図４】
2006267614.tif 000006