(57)【要約】【課題】  積層ずれが起こってもフィルタ特性に与える影響の極めて少ない積層ストリップラインフィルタを提供する。【解決手段】  複数の誘電体層を積層してなる積層体の内部に、一端が短絡端とされ、他端が開放端とされた一対の線路導体を、間に前記誘電体層を挟んで一部が対向するように配設するとともに、これら線路導体の上下両側に一対の接地電極を配設してなる積層ストリップラインフィルタにおいて、前記一対の線路導体は、その短絡端側で、一方の線路導体の幅方向両端が他方の線路導体の幅方向両端よりも外方に延在された上、他方の線路導体との対向領域内に空白部が設けており、さらに開放端側で、他方の線路導体の幅方向両端が一方の線路導体の幅方向両端よりも外方に延在された上、一方の線路導体との対向領域内に、一端を前記線路導体の開放端側に開放させた空白部を設ける。【選択図】  図１
2006238297.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層してなる積層体の内部に、一端が短絡端とされ、他端が開放端とされた一対の線路導体を、間に前記誘電体層を挟んで一部が対向するように配設するとともに、これら線路導体の上下両側に一対の接地電極を配設してなる積層ストリップラインフィルタにおいて、
前記一対の線路導体は、その短絡端側で、一方の線路導体の幅方向両端が他方の線路導体の幅方向両端よりも外方に延在された上、他方の線路導体との対向領域内に空白部が設けられており、
さらに開放端側で、他方の線路導体の幅方向両端が一方の線路導体の幅方向両端よりも外方に延在された上、一方の線路導体との対向領域内に、一端を前記線路導体の開放端側に開放させた空白部が設けられていることを特徴とする積層ストリップラインフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話や無線ＬＡＮ等の無線通信機器その他の各種通信機器等に組み込まれて用いられる積層ストリップラインフィルタに関するものである。
【背景技術】
【０００２】
近年、携帯電話機等の移動体通信機器等に使用されるフィルタは、移動体通信機器等の薄型化、小型化の要求に伴い、誘電体同軸型共振器を用いたフィルタから分布定数回路を共振器に用いた積層ストリップラインフィルタへと進展してきている。
【０００３】
また、移動体通信機器で使用する周波数の多様化に伴い、容易に様々な周波数特性を得ることのできるフィルタの要求が高まってきている。
【０００４】
これらの要求に対して例えば特許文献１に示されるような構造の積層ストリップラインフィルタが提案されている。特許文献１に示される構造の積層ストリップラインフィルタを図４〜図７を用いて説明する。
【０００５】
図４は特許文献１の積層ストリップラインフィルタの分解斜視図、図５は透視平面図、図６は図５のb−b´線断面図、図７は図４の積層ストリップラインフィルタの等価回路図である。
【０００６】
特許文献１に示されている積層ストリップラインフィルタは、順次積層される誘電体層１０〜１２の層間に第１の開放電極２４および第１の短絡電極２５を配置し、第１の開放電極２４の開放端２６と反対側の端部とを電気的に接続するとともに、第１の短絡電極２５の短絡端２７と反対側の端部とを電気的に接続することにより第１の共振器を形成し、さらにこれと異なる層間に第２の開放電極２２および第２の短絡電極２３を配置し、第２の開放電極２２の開放端２６と反対側の端部とを電気的に接続するとともに、第２の短絡電極２３の短絡端２７と反対側の端部とを電気的に接続することにより第２の共振器を形成し、第１および第２の開放電極２４・２２と短絡電極２５・２３の少なくとも一部が誘電体層１１を挟んで対向するように配置させた上、第１および第２の共振器を平面透視して内側に含むようにして、第１および第２の共振器の上下に接地電極２０・２１を形成した構造となっている。そして第１および第２の共振器にそれぞれ給電ポート２９・２８が設けられている。
【０００７】
この特許文献１に示されている積層ストリップラインフィルタの電気的構成は、図７に示すように、第１および第２の共振器と接地電極間に形成されるインダクタ成分とキャパシタンス成分がそれぞれＬＢとＣＢに相当し、第１および第２の共振器が重なる領域ＷＡおよびＷＢで両共振器間で形成されるインダクタンス成分とキャパシタンス成分がそれぞれＬｆｒとＣｆｒに相当する。ＬｆｒとＣｆｒはフィルタ特性における減衰極の発生に寄与する部分であり、各開放電極および開放電極の大きさ、共振器が重なる領域の幅、誘電体の厚みや誘電率などを調整することにより所望するフィルタ特性を得るようにしている。
【特許文献１】特開平９−３３１２０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の積層ストリップラインフィルタは、第１の共振器と第２の共振器の対向する部分、すなわち両共振器が重なっている領域での結合量によって、フィルタ特性の減衰極に寄与するインダクタンス成分およびキャパシタンス成分を形成するように構成されているため、誘電体を積層する過程において積層ずれが発生すると、共振器間の結合量が変化し、インダクタンス成分およびキャパシタンス成分が変化する不都合がある。その場合、フィルタ特性の減衰極にずれが生じ、所望のフィルタ特性を得ることが不可となる欠点があった。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は、積層ずれが起こってもフィルタ特性に与える影響が極めて少ない積層ストリップラインフィルタを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の積層ストリップラインフィルタは、複数の誘電体層を積層してなる積層体の内部に、一端が短絡端とされ、他端が開放端とされた一対の線路導体を、間に前記誘電体層を挟んで一部が対向するように配設するとともに、これら線路導体の上下両側に一対の接地電極を配設してなる積層ストリップラインフィルタにおいて、前記一対の線路導体は、その短絡端側で、一方の線路導体の幅方向両端が他方の線路導体の幅方向両端よりも外方に延在された上、他方の線路導体との対向領域内に空白部が設けられており、さらに開放端側で、他方の線路導体の幅方向両端が一方の線路導体の幅方向両端よりも外方に延在された上、一方の線路導体との対向領域内に、一端を前記線路導体の開放端側に開放させた空白部が設けられていることを特徴とするものである。
【発明の効果】
【００１１】
本発明の積層ストリップラインフィルタは、複数の誘電体層を積層してなる積層体の内部に、一端が短絡端とされ、他端が開放端とされた一対の線路導体を、間に前記誘電体層を挟んで一部が対向するように配設するとともに、これら線路導体の上下両側に一対の接地電極を配設してなる積層ストリップラインフィルタにおいて、前記一対の線路導体は、その短絡端側で、一方の線路導体の幅方向両端が他方の線路導体の幅方向両端よりも外方に延在された上、他方の線路導体との対向領域内に空白部が設けられ、さらに開放端側で、他方の線路導体の幅方向両端が一方の線路導体の幅方向両端よりも外方に延在された上、一方の線路導体との対向領域内に、一端を前記線路導体の開放端側に開放させた空白部が設けられており、かかる構造の積層ストリップラインフィルタにおいては、線路導体の対向している部分、すなわち平面透視して線路導体が重なっている部分の電磁界的な結合によってフィルタ特性における減衰極の周波数が決定される。
【００１２】
本発明の積層ストリップラインフィルタによれば、誘電体層に積層ずれが生じた場合であっても、例えば、短絡端側において、一方の線路導体の、他方の線路導体と対向する幅は、空白部を挟んだ一方の内側端部で減少した分、他方の内側端部での増加により相殺される。また、開放端側においても、同様に、空白部を挟んだ両側で相殺される。
【００１３】
そのため、線路導体が誘電体層を挟んで対向する幅の総和が変化することはなく、全体として常に同じ大きさの電磁界的な結合を得ることができる。従って、積層ずれが発生しても減衰極が変動を極めて小さなものにすることができ、これによってフィルタ特性の変動に与える影響も極めて小さく抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を添付図面に基づいて詳細に説明する。なお、本実施形態においては、本発明の積層ストリップラインフィルタの一例として、誘電体層を３層積層し、その上下面に一対の接地電極を配置し、内部に、第１および第２の一対の線路導体を上下に配置した例を示す。図１は本発明の実施の形態にかかる積層ストリップラインフィルタの一例を示す透視斜視図、図２は図１の積層ストリップラインフィルタの透視平面図、図３は図２のａ−ａ´線断面図である。
【００１５】
図１〜図３において、３０〜３２は第１〜第３の誘電体層、３３および３４は接地電極、３５および３６は第１および第２の線路導体である。また、第１の線路導体３５の開放端側に幅ＷＡの空白部を形成し、第２の線路導体３６の短絡端側に幅ＷＢの空白部を形成している。そして第１の線路導体３５および第２の線路導体３６は開放端側でＷＥおよびＷＦの重なり幅、短絡端側でＷＣおよびＷＤの重なり幅をもって対向配置されている。
【００１６】
そして第１および第２の線路導体を平面透視して内側に含むように積層体の上下に接地電極３３・３４を形成している。また、積層体の側面には接地導体（図示せず）が配されている。
【００１７】
また、第１の線路導体において短絡端と開放端との間の中点に入力ポートを設定し、第２の線路導体において開放端と短絡端との間の中点に出力ポート（図示せず）を設定している。
【００１８】
フィルタ特性の減衰極は第１の線路導体と第２の線路導体の対向する領域すなわちＷＣ〜ＷＦの大きさによって決定される。本形態の構造によれば、図２および図３において例えば第２の線路導体３６が右方向へ１０μm積層ずれをおこしたとすると、ＷＤは１０μm小さくなるが、ＷＣは１０μm大きくなる。従って第１の線路導体と第２の線路導体間で発生する結合量の総和は積層ずれが起こっても変化しない。また、開放端側においてもＷＥは１０μｍ小さくなるが、ＷＦは１０μｍ大きくなる。これにより誘電体を積層する過程で積層すれが発生した場合でも、フィルタ特性の減衰極は変動せず、安定した特性を得ることができる。
【００１９】
なお、誘電体層や導体には周知の高周波用配線基板に使用される種々の材料や形態のものが使用される。
【００２０】
誘電体層（上述した第１〜第３の誘電体層３０〜３２、５０〜５２等）、としては、例えばアルミナセラミックス、ムライトセラミックスなどのセラミックス材料やガラスセラミックスなどの無機系材料、あるいは四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ）、四ふっ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ）、四ふっ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）などのフッ素樹脂やガラスエポキシ樹脂、ポリイミドなどの樹脂系材料などが用いられる。２次実装の信頼性を重視する場合は、熱膨張率の高い材料も用いられる。これらの材料による誘電体層の形状や寸法（厚みや幅、長さ）は、使用される高周波信号の周波数や用途などに応じて設定される。
【００２１】
また、線路導体は、高周波信号伝送用の金属材料の導体層、例えばＣｕ層、Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｗのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｃｒ−Ｃｕ合金層、Ｃｒ−Ｃｕ合金層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの、Ｔａ２Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させたもの、Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着させたもの、またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡｕメッキ層を被着させたものなどを用いて、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法などにより形成される。その厚みや幅も、伝送される高周波信号の周波数や用途などに応じて設定される。
【００２２】
そして、空白部の幅や対向領域の幅（対向面積）等は、所望するフィルタ特性に応じて適宜設定される。
【００２３】
セラミック基板として、特に高周波信号を扱う基板には導体材料として高導電率材料のＣｕなどが用いられ、この高導電率材料の融点より低い温度で焼結するガラスセラミックなどが併せて用いられる。
【００２４】
かかる積層ストリップラインフィルタは、例えば、無線通信用の場合、５００ＭＨｚ〜１０ＧＨｚの高周波信号の伝送に用いられる。
【実施例】
【００２５】
図８に本発明の実施例として、通過帯域を５．３ＧＨｚから５．９ＧＨｚ付近とし、減衰極を４．５ＧＨｚ付近として設計したものを電磁界解析シミュレータによってモデリングし、透過特性の解析を行った結果を示す。横軸が周波数（ＧＨｚ）、縦軸が挿入損失（ｄＢ）である。
【００２６】
誘電体の誘電率は７．７に設定した。そして積層ずれが横方向にプラス１００μm、マイナス１００μm発生したと仮定して再度モデリングし、解析した結果を重ねている。
【００２７】
図８において、Ａが積層ずれの無いモデルでの解析結果、Ｂがプラス１００μm、Ｃがマイナス１００μm積層ずれのあるモデルでの解析結果である。また、図９は従来の構造でフィルタ特性を発生させ、同様に積層ずれによる特性変化を解析した結果である。図９において、Ａ'が積層ずれの無いモデルでの解析結果、Ｂ’がプラス１００μm、Ｃ’がマイナス１００μm積層ずれのあるモデルでの解析結果である。
【００２８】
図８および図９の結果からも明らかなように、従来の構造では積層ずれによって減衰極が大きく変動しているのに対し、本発明の構造では積層ずれによる減衰極の変動がほとんど無く安定した結果であることがわかる。
【００２９】
この結果から、本発明の積層ストリップラインフィルタは従来の積層ストリップラインフィルタに比し、積層ずれが起こってもフィルタ特性に与える影響が極めて少ないことが確認できた。
【００３０】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更、改良を加えることは何ら差し支えない。例えば、線路導体に設ける空白部を複数にしても構わない。また、入出力ポートの位置も適宜設定することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態にかかる積層ストリップラインフィルタの一例を示す透視斜視図である。
【図２】図１の積層ストリップラインフィルタの透視平面図である。
【図３】図２のａ−ａ´線断面図である。
【図４】特許文献１の積層ストリップラインフィルタの分解斜視図である。
【図５】図４の積層ストリップラインフィルタの透視平面図である。
【図６】図５のb−b´線断面図である。
【図７】図４の積層ストリップラインフィルタの等価回路図である。
【図８】本発明の実施例のシミュレーション結果を示すグラフである。
【図９】従来の構造のシミュレーション結果を示すグラフである。
【符号の説明】
【００３２】
３０・・・第１の誘電体
３１・・・第２の誘電体
３２・・・第３の誘電体
３３・・・第１の接地電極
３４・・・第２の接地電極
３５・・・第１の線路導体
３６・・・第２の線路導体
WA・・・第１の線路導体における空白部
WB・・・第２の線路導体における空白部
【図１】
2006238297.tif 000003
【図２】
2006238297.tif 000004
【図３】
2006238297.tif 000005
【図４】
2006238297.tif 000006
【図５】
2006238297.tif 000007
【図６】
2006238297.tif 000008
【図７】
2006238297.tif 000009
【図８】
2006238297.tif 000010
【図９】
2006238297.tif 000011