(57)【要約】【課題】  本発明は、ホスト側の装置から供給される表示データがフリーズした場合に、この表示データのフリーズ状態を検出することが可能な液晶表示装置を提供することを目的とする。【解決手段】  液晶表示装置は、液晶パネルと、該液晶パネルを駆動するドライバと、外部から供給される表示データ信号と制御信号とに基づいて該ドライバを制御する制御回路と、該表示データ信号と制御信号との少なくとも１つに含まれる検出用信号のフレーム間での変化を検出し、該変化の有無に応じた判定信号を出力する判定回路を含むことを特徴とする。【選択図】  図１
2006267452.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルと、
該液晶パネルを駆動するドライバと、
外部から供給される表示データ信号と制御信号とに基づいて該ドライバを制御する制御回路と、
該表示データ信号と制御信号との少なくとも１つに含まれる検出用信号のフレーム間での変化を検出し、該変化の有無に応じた判定信号を出力する判定回路
を含むことを特徴とする液晶表示装置。
【請求項２】
該判定回路は、該検出用信号の値がフレーム毎に反転するか否かを検出するよう構成されることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
該判定回路は、該表示データ信号の有効表示データ期間以外の部分において該表示データ信号に含まれる該検出用信号の変化を検出するよう構成されることを特徴とする請求項１記載の液晶表示装置。
【請求項４】
該判定回路は、該表示データ信号の有効表示データ期間以外の部分に対応する部分において該制御信号に含まれる該検出用信号の変化を検出するよう構成されることを特徴とする請求項１記載の液晶表示装置。
【請求項５】
該判定回路から出力される該判定信号が示す所定の状態に応答して該液晶パネルに所定の表示をすることを特徴とする請求項１記載の液晶表示装置。
【請求項６】
該判定回路から出力される該判定信号を装置外部に送出することを特徴とする請求項１記載の液晶表示装置。
【請求項７】
液晶パネルと該液晶パネルを駆動するドライバとを含むユニットに結合され、外部から供給される表示データ信号と制御信号とに基づいて該ドライバを制御するよう構成された制御回路であって、
該表示データ信号と制御信号との少なくとも１つに含まれる検出用信号のフレーム間での変化を検出し、該変化の有無に応じた判定信号を出力する判定回路
を含むことを特徴とする制御回路。
【請求項８】
該判定回路は、該検出用信号の値がフレーム毎に反転するか否かを検出するよう構成されることを特徴とする請求項７記載の制御回路。
【請求項９】
表示データ信号と制御信号とを受け取り、
該表示データ信号と制御信号とに基づいて液晶パネルを駆動するドライバを制御し、
該表示データ信号と制御信号との少なくとも１つに含まれる検出用信号のフレーム間での変化を検出し、
該変化の有無に応じた判定信号を生成する
各段階を含むことを特徴とする液晶表示データ検査方法。
【請求項１０】
該変化を検出する段階は、該検出用信号の値がフレーム毎に反転するか否かを検出することを特徴とする請求項９記載の液晶表示データ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に画像表示装置に関し、詳しくは液晶表示装置に関する。
【背景技術】
【０００２】
液晶パネル（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）では、トランジスタを含む画素が縦横に配置され、横方向に延びるゲートバスラインが各画素のトランジスタのゲートに接続され、縦方向に延びるデータバスラインがトランジスタを介して各画素の画素電極に接続される。画素電極は、液晶層を介してコモン電極（対抗電極）と向き合っており、各画素に対応したコンデンサを形成する。液晶パネルにデータ表示する際には、ゲートドライバによりゲートバスラインを１ラインずつ順次駆動して１ライン分のトランジスタを導通状態にし、導通されたトランジスタを介して、データドライバから各画素に横１ライン分のデータを一斉に書き込む。
【０００３】
上記のような構成の液晶パネルに適正なタイミングで表示データを書き込んで所望の画像を表示するために、液晶表示装置にはタイミングコントローラが備えられている。このタイミングコントローラは。ホスト側の装置（テレビチューナ又はコンピュータ等）からクロック信号、表示データ、及び表示位置のタイミングを示す表示イネーブル信号を受け取る。タイミングコントローラは、表示イネーブル信号の立ち上がりからクロック信号のクロックパルスを数えることにより水平位置のタイミングを決定し、各種制御信号を生成する。また更に、タイミングコントローラは、表示イネーブル信号の数をカウントすることで、垂直位置のタイミングを決定し、各種制御信号を生成する。また、表示イネーブル信号のＬＯＷ期間が一定のクロックパルス数以上継続する位置を検出することで、各フレームの先頭の位置を検出することができる。
【０００４】
このような液晶表示装置は一般に、ホスト側の装置から供給されたタイミング信号に基づいてホスト側の装置から供給された表示データを表示するのみである。従って、例えばホスト側の装置がハングアップして表示データがフリーズしてしまっても、液晶表示側では供給されるフリーズ状態の表示データをそのまま表示し続けることになる。この場合、正常に動作しているが表示データに変化がない状態なのか、或いは異常動作で表示データがフリーズしている状態なのかが区別ができない。
【０００５】
例えば船舶等の運行に係るシステムで、上記のようにフリーズ状態の表示データをそのまま表示し続けたのでは、フリーズ状態の表示画面上の情報に基づいて運行に係る決定や判断がなされることになる。このような場合、人命に関わる重大事態に繋がる可能性もあり、異常な状態であることを検出できないのでは好ましくない。
【特許文献１】特開平５−０５３５４１号公報
【特許文献２】特開平５−０５６３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上を鑑みて本発明は、ホスト側の装置から供給される表示データがフリーズした場合に、この表示データのフリーズ状態を検出することが可能な液晶表示装置、制御回路、及び液晶表示データ検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による液晶表示装置は、液晶パネルと、該液晶パネルを駆動するドライバと、外部から供給される表示データ信号と制御信号とに基づいて該ドライバを制御する制御回路と、該表示データ信号と制御信号との少なくとも１つに含まれる検出用信号のフレーム間での変化を検出し、該変化の有無に応じた判定信号を出力する判定回路を含むことを特徴とする。
【０００８】
また本発明による制御回路は、液晶パネルと該液晶パネルを駆動するドライバとを含むユニットに結合され、外部から供給される表示データ信号と制御信号とに基づいて該ドライバを制御するよう構成され、該表示データ信号と制御信号との少なくとも１つに含まれる検出用信号のフレーム間での変化を検出し、該変化の有無に応じた判定信号を出力する判定回路を含むことを特徴とする。
【０００９】
また本発明による液晶表示データ検査方法は、表示データ信号と制御信号とを受け取り、該表示データ信号と制御信号とに基づいて液晶パネルを駆動するドライバを制御し、該表示データ信号と制御信号との少なくとも１つに含まれる検出用信号のフレーム間での変化を検出し、該変化の有無に応じた判定信号を生成する各段階を含むことを特徴とする。
【発明の効果】
【００１０】
本発明の少なくとも１つの実施例によれば、液晶表示装置側で表示データのフリーズ状態を検出するために、ホスト装置側から供給する表示データ或いは関連するタイミング信号に、フリーズ検出用の信号を挿入する。液晶非表示装置は、フリーズ検出用信号のフレーム間での変化を検出し、変化の有無に応じた判定をすることで、表示データがフリーズ状態にあるか否かを示す判定信号を生成することができる。
【００１１】
この判定信号は、表示データの異常を通知するために例えばホスト装置に供給することができる。或いは、表示データがフリーズ状態にあることを示す通知やマーク等をＬＣＤパネルへ表示する回路を設け、その回路を駆動させるトリガとして判定信号を用いることができる。また或いは、表示データがフリーズ状態にあることを示すサウンドアラーム等を生成する回路を設け、その回路を駆動させるトリガとして判定信号を用いることができる。
【発明を実施するための最良の形態】
【００１２】
以下の本発明の実施例を添付の図面を用いて詳細に説明する。
【００１３】
図１は、本発明による液晶表示装置の構成を示す図である。
【００１４】
図１の液晶表示装置は、ＬＣＤパネル１０、制御回路１１、ゲートドライバ１２、データドライバ１３、インバータ回路１４、及びバックライト１５を含む。ＬＣＤパネル１０には、トランジスタを含む画素が縦横に配置される。ゲートドライバ１２から横方向に延びるゲートバスラインＧＬが各画素のトランジスタのゲートに接続され、データドライバ１３から縦方向に延びるデータバスラインＤＬがトランジスタを介して画素電極に画素データを書き込む。
【００１５】
制御回路１１のタイミングコントローラ１１ａは、ホスト装置から表示データ信号及び各種制御信号（タイミング信号）を、インターフェースを介して受け取る。表示データ信号及び各種制御信号（タイミング信号）には、クロック信号ＤＣＬＫ、表示データＲＧＢ０−７、及び表示位置のタイミングを示す表示イネーブル信号ＥＮＡＢ等が含まれる。タイミングコントローラ１１ａは、表示イネーブル信号の立ち上がりからクロック信号のクロックパルスを数えることにより水平位置のタイミングを決定し、ドライバ駆動用の各種制御信号を生成する。また更に、タイミングコントローラ１１ａは、表示イネーブル信号の数をカウントすることで、垂直位置のタイミングを決定し、ドライバ駆動用の各種制御信号を生成する。また、表示イネーブル信号のＬＯＷ期間が一定のクロックパルス数以上継続する位置を検出することで、各フレームの先頭の位置を検出することが出来る。
【００１６】
タイミングコントローラ１１ａからゲートドライバ１２に供給される制御信号は、ゲートクロック信号及びスタートパルス信号を含む。ゲートクロック信号は、信号の立ち上がりに同期して駆動するゲートバスラインを１ラインずつシフトさせるための同期信号である。具体的には、ゲートがオンになる横方向１ライン分のトランジスタを、ゲートクロック信号の立ち上がりに同期して１ラインずつ縦方向にシフトさせることになる。スタートパルス信号は、先頭のゲートバスラインをオンさせるタイミングを指定する同期信号であり、フレームの開始タイミングに相当する。
【００１７】
タイミングコントローラ１１ａからデータドライバ１３に供給される制御信号は、ドットクロック信号、データスタート信号、ラッチパルス、及びポラリティ信号を含む。ドットクロック信号は、表示データを立ち上がり同期でレジスタに取りこむためのクロックパルスである。データスタート信号は、当該データドライバ１３が表示する分の表示データの開始位置を示す信号である。このデータスタート信号のタイミングを開始点として、各画素に対応する表示データをドットクロック信号により順次レジスタに取り込む。ラッチパルスは、レジスタに順次取り込まれた表示データを内部ラッチにラッチするための信号である。ラッチされた表示データ信号はＤＡコンバータに転送され、ＤＡコンバータによりアナログ階調信号に変換され、データバスライン駆動信号としてＬＣＤパネル１０に出力される。またポラリティ信号は、ＤＡコンバータに入力される信号であり、この信号により各データバスラインの出力極性を指示する。液晶の特性劣化を防ぐために各データバスラインの出力極性を時間的に反転させる動作が必要であるので、このポラリティ信号を用いてコモン電圧に対する各データバスラインの出力極性を選択する。
【００１８】
インバータ回路１４は、直流電源電圧に基づいて冷陰極管を点灯するための高電圧を生成し、バックライト１５に供給する。バックライト１５は、ＬＣＤパネル１０に背面から光を照射する。
【００１９】
本発明によれば、タイミングコントローラ１１ａには判定回路２０が設けられており、タイミングコントローラ１１ａに供給される表示データがフリーズした場合には、表示データのフリーズ状態を検出し、判定信号をアサートする。この判定信号は、表示データの異常を通知するために例えばホスト装置に供給されてよい。或いは、表示データがフリーズ状態にあることを示す通知やマーク等をＬＣＤパネル１０へ表示する回路を設け、その回路を駆動させるトリガとして判定信号を用いてもよい。また或いは、表示データがフリーズ状態にあることを示すサウンドアラーム等を生成する回路を設け、その回路を駆動させるトリガとして判定信号を用いてもよい。
【００２０】
本発明では、液晶表示装置側で表示データのフリーズ状態を検出するために、ホスト装置側から供給する表示データ或いは関連するタイミング信号に、フリーズ検出用の信号を挿入する。液晶非表示装置は、この信号に基づいて、表示データがフリーズ状態にあるか否かを判定する。
【００２１】
図２は、フリーズ検出用信号の第１の実施例を示す図である。図２（ａ）及び（ｂ）には、ドットクロック信号ＤＣＬＫ、表示イネーブル信号ＥＮＡＢ、入力データ信号（液晶表示装置へ入力される表示データ）、及びデータドライバへのデータ出力が示される。表示イネーブル信号ＥＮＡＢは、各水平周期において表示データが有効な期間においてＨＩＧＨとなることにより、表示データが有効な期間を示す信号である。図２（ａ）に示される信号が例えば偶数フレームの信号に対応し、図２（ｂ）に示される信号が奇数フレームの信号に対応する。
【００２２】
第１の実施例では、図２（ａ）及び（ｂ）に示されるように、各水平周期において表示データ信号の最後にフリーズ検出用の信号ＦＤＳを付加する。このフリーズ検出用の信号ＦＤＳは、図２（ａ）に示す例えば偶数フレームではＨＩＧＨ（“１”）であり、図２（ｂ）に示す例えば奇数フレームではＬＯＷ（“０”）となる。液晶表示装置側では、フレーム毎にフリーズ検出用信号ＦＤＳが反転しているか否かを判定する。フレーム毎にフリーズ検出用信号ＦＤＳが反転していない場合には、表示データがフリーズしていると判断して、判定信号をアサートするよう構成される。
【００２３】
図３は、第１の実施例に対応する判定回路２０の回路構成の一例を示す図である。図３の判定回路２０は、フリップフロップ２１乃至２６、インバータ２７、ＡＮＤ回路２８、ＥＯＲ回路２９、及びパルス発生回路３０を含む。
【００２４】
図３の回路構成は、各水平周期において表示データ信号の最後にフリーズ検出用の信号が追加されている場合に、このフリーズ検出用の信号に基づいて判定信号を生成するものである。図３のインバータ２７、フリップフロップ２１、フリップフロップ２２、及びＡＮＤ回路２８から構成される回路部分は、表示イネーブル信号ＥＮＡＢとクロック信号ＣＬＫとに基づいて、表示イネーブル信号ＥＮＡＢの示す期間の直後のクロックタイミングでＨＩＧＨになるパルスを生成する。
【００２５】
フリップフロップ２３及びフリップフロップ２４から構成される回路部分は、上記のようにして生成したパルスに基づいて、各水平周期において表示データの最後に付加されたフリーズ検出用の信号を抜き出す働きをする。ここで、フリーズ検出用の信号は垂直周期（フレーム）毎に“０”と“１”との間で値が反転する（交互に“０”と“１”との値をとる）ものである。
【００２６】
パルス発生回路３０は各垂直周期の最後（各フレームの終了時）においてパルスを発生する回路である。フリップフロップ２５、フリップフロップ２６、及びＥＯＲ回路２９から構成される回路部分は、パルス発生回路３０が生成するパルスに基づいて、あるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とのＥＯＲ（排他的論理和）をとる。これにより判定信号は、あるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とが同一であれば、ＬＯＷのアサート状態となり異常を示すことができる。正常な場合、即ちあるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とが異なれば、判定信号はＨＩＧＨのネゲート状態となり正常を示す。
【００２７】
図４は、ある水平周期での図３の回路の動作を示すタイミング図であり、図５は、垂直周期毎の図３の回路の動作を示すタイミング図である。図３の回路の動作について、図４及び図５を用いて説明する。
【００２８】
図４及び図５において示される各信号は、図３の回路図にその位置が示されている。信号Ａはインバータ２７の出力であり、信号Ｂはフリップフロップ２１の非反転出力、信号Ｃはフリップフロップ２２の反転出力、信号ＡＮＤはＡＮＤ回路２８の出力、信号Ｄはフリップフロップ２３の非反転出力、信号Ｅはフリップフロップ２４の非反転出力、信号Ｆはフリップフロップ２５の非反転出力、信号Ｇはフリップフロップ２６の非反転出力、信号ＰＬはパルス発生回路３０の出力、判定信号はＥＯＲ回路２９の出力である。
【００２９】
図４に示されるように、表示イネーブル信号ＥＮＡＢは、各水平周期において表示データが有効な期間においてＨＩＧＨとなり、表示データが有効な期間を示す信号である。各水平周期において表示データの最後にはフリーズ検出用信号ＦＤＳが付加されている。表示イネーブル信号ＥＮＡＢは有効データ位置を示す信号であるので、フリーズ検出用信号ＦＤＳの直前のクロックタイミングで終了している（ＬＯＷに変化している）。
【００３０】
インバータ２７で表示イネーブル信号ＥＮＡＢを反転することで信号Ａが得られる。この信号Ａをフリップフロップ２１で１クロック遅らせて信号Ｂを生成する。更にこの信号Ｂをフリップフロップ２２で１クロック遅らせて反転することにより、信号Ｃを生成する。ＡＮＤ回路２８で信号Ｂと信号ＣとのＡＮＤをとることにより、フリーズ検出用信号ＦＤＳの次のクロックタイミングでＨＩＧＨになる信号ＡＮＤが得られる。
【００３１】
この信号ＡＮＤの位置に合わせるために、表示データをフリップフロップ２３で１クロック遅らせて信号Ｄを生成する。この信号Ｄに含まれるフリーズ検出用信号ＦＤＳのタイミングは、信号ＡＮＤのパルスのタイミングと一致している。信号ＡＮＤをイネーブル信号として、フリップフロップ２４により信号Ｄを取り込むことで、フリーズ検出用信号ＦＤＳの値を示す信号Ｅを生成する。図４の例において信号Ｅは“１”（ＨＩＧＨ）である。
【００３２】
図５を参照して、上記のようにして生成された信号Ｅは垂直周期毎（フレーム毎）に値が反転する。パルス発生回路３０は図５に示されるように、各フレームの終了時でＨＩＧＨになるパルスを生成する。このパルスをイネーブル信号として、フリップフロップ２５により信号Ｅを取り込むことで、フレーム毎のフリーズ検出用信号ＦＤＳの値を示す信号Ｆを生成する。
【００３３】
更にこの信号Ｆを、パルス発生回路３０のパルスをイネーブル信号としてフリップフロップ２６により取り込むことで、信号Ｆを１垂直周期（１フレーム）遅らせた信号Ｇを生成する。ＥＯＲ回路２９が信号Ｆと信号Ｇとの排他的論理和をとることで、判定信号を生成する。
【００３４】
正常状態においフリーズ検出用信号ＦＤＳはフレーム毎に反転するので、信号Ｆはフレーム毎に反転する信号となる。信号Ｇは信号Ｆを１フレーム遅らせた信号である。従って、信号Ｆと信号Ｇとが異なれば、表示データは正常な状態であると判断することができる。この場合、判定信号はＨＩＧＨとなる。信号Ｆと信号Ｇとが同一であれば、フリーズ検出用信号ＦＤＳがフレーム毎に反転していないことになり、表示データがフリーズしている状態であると判断することができる。この場合、判定信号はＬＯＷとなる。
【００３５】
図６は、フリーズ検出用信号の第２の実施例を示す図である。第２の実施例では、図６（ａ）及び（ｂ）に示されるように、各水平周期において表示イネーブル信号ＥＮＡＢの最後にフリーズ検出用の信号ＦＤＳを付加する。このフリーズ検出用の信号ＦＤＳは、図６（ａ）に示す例えば偶数フレームではＨＩＧＨ（“１”）であり、図６（ｂ）に示す例えば奇数フレームではＬＯＷ（“０”）となる。液晶表示装置側では、フレーム毎にフリーズ検出用信号ＦＤＳが反転しているか否かを判定する。フレーム毎にフリーズ検出用信号ＦＤＳが反転していない場合には、表示データがフリーズしていると判断して、判定信号をアサートするよう構成される。
【００３６】
図７は、第２の実施例に対応する判定回路２０の回路構成の一例を示す図である。図７の判定回路は、フリップフロップ４１乃至５２、ＡＮＤ回路５３、バイナリカウンタ５４、デコーダ５５及び５６、インバータ５７、ＡＮＤ回路５８、ＥＯＲ回路５９、及びパルス発生回路３０を含む。
【００３７】
図７の回路構成は、各水平周期において表示イネーブル信号ＥＮＡＢの最後にフリーズ検出用の信号が追加されている場合に、このフリーズ検出用の信号に基づいて判定信号を生成するものである。図７のフリップフロップ４１乃至４３、ＡＮＤ回路５３、バイナリカウンタ５４、及びデコーダ５５及び５６から構成される回路部分は、フリーズ検出用信号が付加された表示イネーブル信号ＥＮＡＢから最後の１クロック分の信号部分（フリーズ検出用信号の部分）を取り除くことで、表示データの有効期間を正しく示す内部表示イネーブル信号ＩＥＮＡＢを生成する。
【００３８】
インバータ５７、フリップフロップ４４、フリップフロップ４５、及びＡＮＤ回路５８から構成される回路部分は、内部表示イネーブル信号ＩＥＮＡＢとクロック信号ＣＬＫとに基づいて、内部表示イネーブル信号ＩＥＮＡＢの示す期間の直後のクロックタイミングでＨＩＧＨになるパルスを生成する。
【００３９】
フリップフロップ４６乃至フリップフロップ５０は、上記のようにして生成したパルスに基づいて、各水平周期において表示イネーブル信号ＥＮＡＢの最後に付加されたフリーズ検出用の信号を抜き出す働きをする。ここで、フリーズ検出用の信号は垂直周期（フレーム）毎に“０”と“１”との間で値が反転する（交互に“０”と“１”との値をとる）ものである。
【００４０】
パルス発生回路３０は各垂直周期の最後（各フレームの終了時）においてパルスを発生する回路である。フリップフロップ５１、フリップフロップ５２、及びＥＯＲ回路５９から構成される回路部分は、パルス発生回路３０が生成するパルスに基づいて、あるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とのＥＯＲ（排他的論理和）をとる。これにより判定信号は、あるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とが同一であれば、ＬＯＷのアサート状態となり異常を示すことができる。正常な場合、即ちあるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とが異なれば、判定信号はＨＩＧＨのネゲート状態となり正常を示す。
【００４１】
図８は、ある水平周期での図７の回路の動作を示すタイミング図であり、図９は、垂直周期毎の図７の回路の動作を示すタイミング図である。図７の回路の動作について、図８及び図９を用いて説明する。
【００４２】
図８及び図９において示される各信号は、図７の回路図にその位置が示されている。信号Ａはインバータ５７の出力であり、信号Ｂはフリップフロップ４４の非反転出力、信号Ｃはフリップフロップ４５の反転出力、信号ＡＮＤはＡＮＤ回路５８の出力、信号Ｄはフリップフロップ４９の非反転出力、信号Ｅはフリップフロップ５０の非反転出力、信号Ｆはフリップフロップ５１の非反転出力、信号Ｇはフリップフロップ５２の非反転出力、信号ＰＬはパルス発生回路３０の出力、判定信号はＥＯＲ回路５９の出力である。
【００４３】
表示イネーブル信号ＥＮＡＢは本来は各水平周期において表示データが有効な期間においてのみＨＩＧＨとなる信号であるが、図８に示されるように、表示イネーブル信号ＥＮＡＢの最後には各水平周期においてフリーズ検出用信号ＦＤＳが付加されている。バイナリカウンタ５４により表示イネーブル信号ＥＮＡＢの先頭からクロック信号ＣＬＫのクロックパルスのカウントを開始し、カウント値をデコーダ５５及び５６でデコードする。デコーダ５５が出力する所定のカウント値でＨＩＧＨになる信号でＪＫフリップフロップ４３を“１”に設定し、デコーダ５６が出力する所定のカウント値でＨＩＧＨになる信号でＪＫフリップフロップ４３を“０”に設定する。これにより、表示データの有効期間に等しい長さＨＩＧＨになる内部表示イネーブル信号ＩＥＮＡＢを生成する。
【００４４】
図８に示されるように、インバータ５７で内部表示イネーブル信号ＩＥＮＡＢを反転することで信号Ａが得られる。この信号Ａをフリップフロップ４４で１クロック遅らせて信号Ｂを生成する。更にこの信号Ｂをフリップフロップ４５で１クロック遅らせて反転することにより、信号Ｃを生成する。ＡＮＤ回路５８で信号Ｂと信号ＣとのＡＮＤをとることにより、内部表示イネーブル信号ＩＥＮＡＢの終了タイミングから１クロック遅れてＨＩＧＨになる信号ＡＮＤが得られる。
【００４５】
内部表示イネーブル信号ＩＥＮＡＢの位置に合わせるために、表示イネーブル信号ＥＮＡＢをフリップフロップ４６乃至４８で３クロック遅らせる。更に信号ＡＮＤの位置に合わせるために、この３クロック遅らせた表示イネーブル信号をフリップフロップ４９で１クロック遅らせて信号Ｄを生成する。この信号Ｄに含まれるフリーズ検出用信号ＦＤＳのタイミングは、信号ＡＮＤのパルスのタイミングと一致している。信号ＡＮＤをイネーブル信号として、フリップフロップ５０により信号Ｄを取り込むことで、フリーズ検出用信号ＦＤＳの値を示す信号Ｅを生成する。図８の例において信号Ｅは“１”（ＨＩＧＨ）である。
【００４６】
図９を参照して、上記のようにして生成された信号Ｅは垂直周期毎（フレーム毎）に値が反転する。パルス発生回路３０は図９に示されるように、各フレームの終了時でＨＩＧＨになるパルスを生成する。このパルスをイネーブル信号として、フリップフロップ５１により信号Ｅを取り込むことで、フレーム毎のフリーズ検出用信号ＦＤＳの値を示す信号Ｆを生成する。
【００４７】
更にこの信号Ｆを、パルス発生回路３０のパルスをイネーブル信号としてフリップフロップ５２により取り込むことで、信号Ｆを１垂直周期（１フレーム）遅らせた信号Ｇを生成する。ＥＯＲ回路５９が信号Ｆと信号Ｇとの排他的論理和をとることで、判定信号を生成する。
【００４８】
正常状態においフリーズ検出用信号ＦＤＳはフレーム毎に反転するので、信号Ｆはフレーム毎に反転する信号となる。信号Ｇは信号Ｆを１フレーム遅らせた信号である。従って、信号Ｆと信号Ｇとが異なれば、表示データは正常な状態であると判断することができる。この場合、判定信号はＨＩＧＨとなる。信号Ｆと信号Ｇとが同一であれば、フリーズ検出用信号ＦＤＳがフレーム毎に反転していないことになり、表示データがフリーズしている状態であると判断することができる。この場合、判定信号はＬＯＷとなる。
【００４９】
図１０は、フリーズ検出用信号の第３の実施例を示す図である。第３の実施例では、図１０（ａ）及び（ｂ）に示されるように、各フレーム期間（各垂直周期）の最後において表示イネーブル信号ＥＮＡＢにフリーズ検出用の信号ＦＤＳを付加する。このフリーズ検出用の信号ＦＤＳは、図１０（ａ）に示す例えば偶数フレームではＨＩＧＨ（“１”）であり、図１０（ｂ）に示す例えば奇数フレームではＬＯＷ（“０”）となる。液晶表示装置側では、フレーム毎にフリーズ検出用信号ＦＤＳが反転しているか否かを判定する。フレーム毎にフリーズ検出用信号ＦＤＳが反転していない場合には、表示データがフリーズしていると判断して、判定信号をアサートするよう構成される。
【００５０】
図１１は、第３の実施例に対応する判定回路２０の回路構成の一例を示す図である。図３の判定回路２０は、フリップフロップ７１乃至７６、ＡＮＤ回路７７、ＥＯＲ回路７８、及びパルス発生回路３０を含む。
【００５１】
図１１の回路構成は、各フレーム期間（各垂直周期）の最後において表示イネーブル信号ＥＮＡＢにフリーズ検出用の信号が追加されている場合に、このフリーズ検出用の信号に基づいて判定信号を生成するものである。図１１のフリップフロップ７１、フリップフロップ７２、ＡＮＤ回路７７、及びフリップフロップ７３から構成される回路部分は、表示イネーブル信号ＥＮＡＢの立ち上がりで反転するトグル信号を生成する。
【００５２】
フリップフロップ７４は、パルス発生回路３０が生成する各垂直周期の最後（各フレームの終了時）においてアサートされるパルスに応答して、フリップフロップ７３をリセットするためのものである。フリップフロップ７５、フリップフロップ７６、及びＥＯＲ回路７８から構成される回路部分は、パルス発生回路３０が生成するパルスに基づいて、あるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とのＥＯＲ（排他的論理和）をとる。これにより判定信号は、あるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とが同一であれば、ＬＯＷのアサート状態となり異常を示すことができる。正常な場合、即ちあるフレームでのフリーズ検出用信号の値とその次のフレームでのフリーズ検出用信号の値とが異なれば、判定信号はＨＩＧＨのネゲート状態となり正常を示す。
【００５３】
図１２は、ある水平周期での図１１の回路の動作を示すタイミング図であり、図１３は、垂直周期毎の図１１の回路の動作を示すタイミング図である。図１１の回路の動作について、図１２及び図１３を用いて説明する。
【００５４】
図１２及び図１３において示される各信号は、図１１の回路図にその位置が示されている。信号Ａはフリップフロップ７１の非反転出力であり、信号Ｂはフリップフロップ７２の反転出力、信号Ｃはフリップフロップ７３の非反転出力、信号ＡＮＤはＡＮＤ回路７７の出力、信号Ｄはフリップフロップ７３の反転出力、信号Ｆはフリップフロップ７５の非反転出力、信号Ｇはフリップフロップ７６の非反転出力、信号ＰＬはパルス発生回路３０の出力、判定信号はＥＯＲ回路７８の出力である。
【００５５】
図１２に示されるように、表示イネーブル信号ＥＮＡＢをフリップフロップ７１で１クロック遅らせて信号Ａを生成する。この信号Ａをフリップフロップ７２で１クロック遅らせて反転することにより信号Ｂを生成する。ＡＮＤ回路７７で信号Ａと信号ＢとのＡＮＤをとることにより、表示イネーブル信号ＥＮＡＢの立ち上がりに応答してＨＩＧＨになる信号ＡＮＤが得られる。
【００５６】
この信号ＡＮＤをイネーブル信号として、フリップフロップ７３により自らの非反転出力である信号Ｄを取り込むことで、信号ＡＮＤに応答して反転するトグル信号Ｃを生成する。このトグル信号Ｃは、表示イネーブル信号ＥＮＡＢの立ち上がりに応答して反転する信号である。
【００５７】
図１３を参照して、上記のようにして生成されたトグル信号Ｃは表示イネーブル信号ＥＮＡＢの立ち上がり毎に値が反転する。パルス発生回路３０は図１３に示されるように、各フレームの終了時でＨＩＧＨになるパルスを生成する。このパルスによりトグル信号Ｃをリセットする（ＨＩＧＨにする）。即ち、各フレームの開始時においてトグル信号ＣはＨＩＧＨの状態（リセット状態）から始まり、フレームに含まれる表示イネーブル信号ＥＮＡＢに応答してトグル動作を繰り返す。
【００５８】
１フレーム内の表示イネーブル信号ＥＮＡＢの数が偶数であればフレーム終了直前においてトグル信号ＣはＨＩＧＨであり、１フレーム内の表示イネーブル信号ＥＮＡＢの数が奇数であればフレーム終了直前においてトグル信号ＣはＬＯＷである。即ち図１０（ａ）に示す偶数フレームのように表示イネーブル信号ＥＮＡＢにＨＩＧＨのフリーズ検出用信号ＦＤＳが付加されていた場合と、図１０（ｂ）に示す奇数フレームのように表示イネーブル信号ＥＮＡＢにＬＯＷのフリーズ検出用信号ＦＤＳが付加されていた場合とでは、フレーム終了直前におけるトグル信号Ｃの値が異なることになる。
【００５９】
パルス発生回路３０が生成するパルスをイネーブル信号として、フリップフロップ７５によりトグル信号Ｃを取り込むことで、フレーム毎のフリーズ検出用信号ＦＤＳの値を示す信号Ｆを生成する。更にこの信号Ｆを、パルス発生回路３０のパルスをイネーブル信号としてフリップフロップ７６により取り込むことで、信号Ｆを１垂直周期（１フレーム）遅らせた信号Ｇを生成する。ＥＯＲ回路７８が信号Ｆと信号Ｇとの排他的論理和をとることで、判定信号を生成する。
【００６０】
正常状態においフリーズ検出用信号ＦＤＳはフレーム毎に反転するので、信号Ｆはフレーム毎に反転する信号となる。信号Ｇは信号Ｆを１フレーム遅らせた信号である。従って、信号Ｆと信号Ｇとが異なれば、表示データは正常な状態であると判断することができる。この場合、判定信号はＨＩＧＨとなる。信号Ｆと信号Ｇとが同一であれば、フリーズ検出用信号ＦＤＳがフレーム毎に反転していないことになり、表示データがフリーズしている状態であると判断することができる。この場合、判定信号はＬＯＷとなる。
【００６１】
図１４は、フリーズ検出用信号の第４の実施例を示す図である。第４の実施例では、図１４（ａ）及び（ｂ）に示されるように、各フレーム期間（各垂直周期）の最後において入力データ信号にフリーズ検出用の信号ＦＤＳを付加する。このフリーズ検出用の信号ＦＤＳは、図１２（ａ）に示す例えば偶数フレームではＨＩＧＨ（“１”）であり、図１２（ｂ）に示す例えば奇数フレームではＬＯＷ（“０”）となる。液晶表示装置側では、フレーム毎にフリーズ検出用信号ＦＤＳが反転しているか否かを判定する。フレーム毎にフリーズ検出用信号ＦＤＳが反転していない場合には、表示データがフリーズしていると判断して、判定信号をアサートするよう構成される。
【００６２】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【００６３】
例えばフリーズ検出用信号を付加する信号及び位置は、上記実施例の構成に限定されるものではない。また上記実施例では、フリーズ検出用信号は各フレームで反転する信号としたが、フレーム間で変化する信号であればよく、ＨＩＧＨとＬＯＷとの間で反転する構成に限られるものではない。また必ずしもフレーム毎に毎回変化する必要は無く、例えば２フレームおきに変化する信号であっても、同様に本発明のフリーズ検出用信号として使用することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明による液晶表示装置の構成を示す図である。
【図２】フリーズ検出用信号の第１の実施例を示す図である。
【図３】第１の実施例に対応する判定回路の回路構成の一例を示す図である。
【図４】水平周期での図３の回路の動作を示すタイミング図である。
【図５】垂直周期毎の図３の回路の動作を示すタイミング図である。
【図６】フリーズ検出用信号の第２の実施例を示す図である。
【図７】第２の実施例に対応する判定回路の回路構成の一例を示す図である。
【図８】水平周期での図７の回路の動作を示すタイミング図である。
【図９】垂直周期毎の図７の回路の動作を示すタイミング図である。
【図１０】フリーズ検出用信号の第３の実施例を示す図である。
【図１１】第３の実施例に対応する判定回路の回路構成の一例を示す図である。
【図１２】水平周期での図１１の回路の動作を示すタイミング図である。
【図１３】垂直周期毎の図１１の回路の動作を示すタイミング図である。
【図１４】フリーズ検出用信号の第４の実施例を示す図である。
【符号の説明】
【００６５】
１０  ＬＣＤパネル
１１  制御回路
１１ａ  タイミングコントローラ
１２  ゲートドライバ
１３  データドライバ
１４  インバータ回路
１５  バックライト
２０  判定回路
【図１】
2006267452.tif 000003
【図２】
2006267452.tif 000004
【図３】
2006267452.tif 000005
【図４】
2006267452.tif 000006
【図５】
2006267452.tif 000007
【図６】
2006267452.tif 000008
【図７】
2006267452.tif 000009
【図８】
2006267452.tif 000010
【図９】
2006267452.tif 000011
【図１０】
2006267452.tif 000012
【図１１】
2006267452.tif 000013
【図１２】
2006267452.tif 000014
【図１３】
2006267452.tif 000015
【図１４】
2006267452.tif 000016