(57)【要約】【課題】  簡易な構成で信頼性を向上させ得る記憶システム及びその電源制御方法、アダプタ装置及びその電源制御方法並びに記憶制御装置及びその制御方法を提案する。【解決手段】  記憶システム及びその電源制御方法において、記憶制御装置が、起動後に所定の起動完了信号を前記アダプタ装置に送信し、アダプタ装置が、記憶制御装置からの起動完了信号を受信した後に起動するようにした。またアダプタ装置が、起動の停止時、キャッシュデータを記憶制御装置に転送した後に、所定の第１の信号を記憶制御装置に送信し、記憶制御装置が、アダプタ装置からの第１の信号に応動して、キャッシュデータを記憶デバイスに記憶させた後に、アダプタ装置に所定の第２の信号を送信してから起動を停止し、アダプタ装置が、第２の信号を受信した後に起動を停止するようにした。【選択図】        図７
2006215664.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する記憶制御装置と、上位装置及び前記記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システムにおいて、
前記記憶制御装置は、起動後に所定の起動完了信号を前記アダプタ装置に送信し、
前記アダプタ装置は、前記記憶制御装置からの前記起動完了信号を受信した後に起動する
ことを特徴とする記憶システム。
【請求項２】
前記アダプタ装置は、
当該アダプタ装置を起動するための所定の起動処理を実行する制御部と、
前記制御部に対する電力供給を制御する電源制御部を備え、
前記電源制御部は、前記記憶制御装置からの前記起動完了信号を受信した後に、前記制御部に対する電力供給を開始し、
前記制御部は、前記電源制御部から電力が供給されると、前記起動処理を開始する
ことを特徴とする請求項１に記載の記憶システム。
【請求項３】
前記記憶制御装置は、前記アダプタ装置のオペレーティングシステムを記憶し、
前記アダプタ装置は、前記記憶装置からの前記起動完了信号を受信した後に、前記記憶制御装置から前記オペレーティングシステムを読み出して起動する
ことを特徴とする請求項１に記載の記憶システム。
【請求項４】
前記アダプタ装置に接続された複数の前記記憶制御装置を備え、
前記アダプタ装置は、すべての前記記憶制御装置からの前記起動完了信号を受信した後に起動する
ことを特徴とする請求項１に記載の記憶システム。
【請求項５】
記憶制御装置と、上位装置及び前記記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システムにおいて、
前記記憶制御装置は、
前記データを記憶する記憶デバイスと、
前記アダプタ装置及び前記記憶デバイス間のデータ転送時に前記データを一時的に記憶する第１のキャッシュメモリと
を備え、
前記アダプタ装置は、
前記上位装置及び前記記憶制御装置間のデータ転送時に前記データを一時的に記憶する第２のキャッシュメモリ
を備え、
前記アダプタ装置は、
起動の停止時、前記第２のキャッシュメモリが記憶している前記データを前記記憶制御装置に転送した後に、所定の第１の信号を前記記憶制御装置に送信し、
前記記憶制御装置は、
前記アダプタ装置からの前記第１の信号に応動して、前記第１のキャッシュメモリが記憶している前記データを前記記憶デバイスに記憶させた後に、前記アダプタ装置に所定の第２の信号を送信してから起動を停止し、
前記アダプタ装置は、
前記第２の信号を受信した後に起動を停止する
ことを特徴とする記憶システム。
【請求項６】
前記アダプタ装置に接続された複数の前記記憶制御装置を備え、
前記アダプタ装置は、すべての前記記憶制御装置に前記第１の信号を送信すると共に、すべての前記記憶制御装置からの前記第２の信号を受信した後に、起動を停止する
ことを特徴とする請求項５に記載の記憶システム。
【請求項７】
データを記憶する記憶制御装置と、上位装置及び前記記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システムの電源制御方法において、
前記記憶制御装置が、起動後に所定の起動完了信号を前記アダプタ装置に送信する第１のステップと、
前記アダプタ装置が、前記記憶制御装置からの前記起動完了信号を受信した後に起動する第２のステップと
を備えることを特徴とする記憶システムの電源制御方法。
【請求項８】
前記アダプタ装置は、
当該アダプタ装置を起動するための所定の起動処理を実行する制御部と、
前記制御部に対する電力供給を制御する電源制御部とを備え、
前記第２のステップでは、
前記記憶制御装置からの前記起動完了信号を受信した後に、前記電源制御部が前記制御部に対する電力供給を開始し、
前記制御部は、前記電源制御部から電力が供給されると、前記起動処理を開始する
ことを特徴とする請求項７に記載の記憶システムの電源制御方法。
【請求項９】
前記記憶制御装置は、前記アダプタ装置のオペレーティングシステムを記憶し、
前記アダプタ装置は、前記記憶制御装置からの前記起動完了信号を受信した後に、当該記憶制御装置から前記オペレーティングシステムを読み出して起動する
ことを特徴とする請求項７に記載の記憶システムの電源制御方法。
【請求項１０】
前記記憶システムは、前記アダプタ装置に接続された複数の前記記憶制御装置を備え、
前記アダプタ装置は、すべての前記記憶制御装置からの前記起動完了信号を受信した後に起動する
ことを特徴とする請求項７に記載の記憶システムの電源制御方法。
【請求項１１】
記憶制御装置と、外部から与えられるファイル単位でのデータ入出力要求に応答して前記記憶制御装置に対するデータの入出力を制御するアダプタ装置とを有する記憶システムの電源制御方法において、
前記記憶制御装置は、
前記データを記憶する記憶デバイスと、
前記アダプタ装置及び前記記憶デバイス間のデータ転送時に前記データを一時的に記憶する第１のキャッシュメモリとを有し、
前記アダプタ装置は、
前記外部及び前記記憶制御装置間のデータ転送時に前記データを一時的に記憶する第２のキャッシュメモリを有し、
前記アダプタ装置が、起動の停止時、前記第２のキャッシュメモリに記憶している前記データを前記記憶制御装置に転送した後に、所定の第１の信号を前記記憶制御装置に送信する第１のステップと、
前記記憶制御装置が、前記アダプタ装置からの前記第１の信号に応動して、前記第１のキャッシュメモリに記憶している前記データを前記記憶デバイスに記憶させた後に、前記アダプタ装置に所定の第２の信号を送信してから起動を停止する第２のステップと、
前記アダプタ装置が、前記第２の信号を受信した後に、起動を停止する第３のステップと
を備えることを特徴とする記憶システムの電源制御方法。
【請求項１２】
前記記憶システムは、前記アダプタ装置に接続された複数の前記記憶制御装置を備え、
前記第１のステップでは、
前記アダプタ装置は、すべての前記記憶制御装置に前記第１の信号を送信し、
前記第３のステップでは、
前記アダプタ装置は、すべての前記記憶制御装置からの前記第２の信号を受信した後に起動を停止する
ことを特徴とする請求項１１に記載の記憶システムの電源制御方法。
【請求項１３】
データを記憶する記憶制御装置と上位装置との間のデータの入出力を制御するアダプタ装置において、
前記記憶制御装置の起動後に当該記憶制御装置から送信される所定の起動完了信号を受信した後に起動する
ことを特徴とするアダプタ装置。
【請求項１４】
データを記憶する記憶制御装置及び上位装置間のデータの入出力を制御するアダプタ装置において、
前記上位装置及び前記記憶制御装置間のデータ転送時に前記データを一時的に記憶するャッシュメモリ
を備え、
起動の停止時、前記キャッシュメモリが記憶している前記データを前記記憶制御装置に転送した後に所定の第１の信号を前記記憶制御装置に送信し、当該第１の信号に応動して前記記憶制御装置が起動を停止する前に当該記憶制御装置から送信される所定の第２の信号を受信した後に、起動を停止する
ことを特徴とするアダプタ装置。
【請求項１５】
データを記憶する記憶制御装置及び上位装置間のデータの入出力を制御するアダプタ装置の電源制御方法において、
前記記憶制御装置の起動処理終了後に当該記憶制御装置から送信される所定の起動完了信号を前記アダプタ装置が受信した後に、当該アダプタ装置を起動させる
ことを特徴とするアダプタ装置の電源制御方法。
【請求項１６】
データを記憶する記憶制御装置及び上位装置間のデータの入出力を制御するアダプタ装置の電源制御方法において、
前記アダプタ装置は、前記外部及び前記記憶制御装置間のデータ転送時に前記データを一時的に記憶するキャッシュメモリを備え、
起動の停止時、前記キャッシュメモリが記憶している前記データを前記記憶制御装置に転送した後に、前記アダプタ装置から所定の第１の信号を前記記憶制御装置に送信させる第１のステップと、
前記第１の信号に応動して前記記憶制御装置が起動を停止する前に当該記憶制御装置から送信される所定の第２の信号を受信した後に、起動を停止させる第２のステップと
を備えることを特徴とするアダプタ装置の電源制御方法。
【請求項１７】
データを記憶する記憶制御装置において、
上位装置及び当該記憶制御装置との間のデータの入出力を制御するアダプタ装置に対して、起動後に所定の起動完了信号を送信する
ことを特徴とする記憶制御装置。
【請求項１８】
上位装置から送信されるデータを記憶する記憶デバイスと、
前記記憶デバイスに入出力する前記データを一時的に記憶するキャッシュメモリと
を備え、
前記上位装置及び前記記憶デバイスとの間のデータの入出力を制御するアダプタ装置から当該アダプタ装置の起動の停止時に送信される第１の信号に応動して、前記キャッシュメモリが記憶している前記データを前記記憶デバイスに記憶させた後に、前記アダプタ装置に所定の第２の信号を送信してから起動を停止する
ことを特徴とする記憶制御装置。
【請求項１９】
データを記憶する記憶制御装置の制御方法において、
上位装置及び前記記憶制御装置との間のデータの入出力を制御するアダプタ装置に対して、起動後に所定の起動完了信号を送信させる
ことを特徴とする記憶制御装置の制御方法。
【請求項２０】
上位装置から送信されるデータを記憶する記憶デバイスと、前記記憶デバイスに入出力する前記データを一時的に記憶するキャッシュメモリとを有する記憶制御装置の制御方法において、
前記上位装置及び前記記憶制御装置との間のデータの入出力を制御するアダプタ装置から当該アダプタ装置の起動の停止時に送信される第１の信号に応動して、前記キャッシュメモリが記憶している前記データを前記記憶デバイスに記憶させる第１のステップと、
前記アダプタ装置に所定の第２に信号を送信してから起動を停止させる第２のステップと
を備えることを特徴とする記憶制御装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶システム及びその電源制御方法、アダプタ装置及びその電源制御方法並びに記憶制御装置及びその制御方法に関し、例えばＮＡＳ（Network Attached Storage）ヘッド及びディスクアレイ装置から構成される記憶システムに適用して好適なものである。
【背景技術】
【０００２】
近年コンピュータシステムで取り扱われるデータ量が急激に増加している。かかる膨大なデータを効率よく利用し管理するために、複数のディスクアレイ装置とホストコンピュータとをＳＡＮ（Storage Area Network）と呼ばれる専用のネットワークで接続し、ディスクアレイ装置への高速かつ大量なアクセスを実現する技術が開発されている。ディスクアレイ装置とホストコンピュータとをＳＡＮで接続し高速なデータ転送を実現するためには、ファイバチャネルプロトコルに従った通信機器を用いてネットワークを構築するのが一般的である。
【０００３】
一方、複数のディスクアレイ装置とホストコンピュータとをＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）プロトコルを用いたネットワークで相互に接続し、ディスクアレイ装置へのファイルレベルでのアクセスを実現する、ＮＡＳと呼ばれるネットワークシステムが開発されている。
【０００４】
かかるＮＡＳネットワークシステムにおいては、ネットワーク及び各ディスクアレイ装置間にそれぞれＴＣＰ／ＩＰ通信機能及びファイルシステム機能が搭載されたＮＡＳヘッドと呼ばれるデバイスを配置することで、ホストコンピュータからのファイル単位でのデータアクセスを可能としている。特に最近ではミッドレンジクラスやエンタープライズクラスと呼ばれる巨大な記憶資源を提供するＲＡＩＤ（Redundant Arrays of Inexpensive Disks）方式で管理されたディスクアレイ装置にファイルシステムを結合させた、大規模なＮＡＳネットワークシステムが注目されている。
【０００５】
【特許文献１】特開２００２−３５１７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述のＮＡＳネットワークシステムにおいて、ディスクアレイ装置が大型のＲＡＩＤ装置から構成される場合には、ＮＡＳヘッドをブレード構造とし、これを所定位置に装着する構造とすることでＮＡＳヘッドとディスクアレイ装置の制御基板とを共通の電源に接続することができる。
【０００７】
一方、ディスクアレイ装置が、ＮＡＳヘッドが標準装備されない例えばミッドレンジクラスのＲＡＩＤ装置から構成される場合には、ＮＡＳヘッド及びディスクアレイ装置が別個の装置として構築されることから、ＮＡＳヘッドに対してディスクアレイ装置とは別系統で電力を供給することが必要となる。
【０００８】
ところがこのようにＮＡＳヘッドとディスクアレイ装置との電源を別系統とした場合、これらＮＡＳヘッド及びディスクアレイ装置の電源のオン／オフが非同期に行われることとなって、電源オン時にＮＡＳヘッドがディスクアレイ装置よりも先に起動してしまったり、電源オフ時にディスクアレイ装置がＮＡＳヘッドよりも先に起動を停止してしまう事態が発生することがある。
【０００９】
そしてこのような事態が発生した場合、ディスクアレイ装置が起動していないために当該ディスクアレイ装置に記憶保持されたファイルデータに対するアクセスができない状態であるにも拘わらず、ＮＡＳネットワークシステムに接続されたホストコンピュータにＮＡＳヘッドが認識されることとなる。
【００１０】
この結果、ホストコンピュータからＮＡＳヘッドに対してファイル名を指定したデータアクセス要求（ファイル単位でのデータ入出力要求。以下、これをファイルアクセス要求と呼ぶ）が繰り返し行われたり、最悪の場合にはファイルアクセス要求と共にＮＡＳヘッドに送信されたデータが消失するなどの不具合が発生するおそれがあった。
【００１１】
他方、従来、例えば特開平10-98839号公報などにおいて、複数の装置の電源をコントロール装置により連動制御する方法が提案されている。そしてこの方法を利用してＮＡＳヘッド及びディスクアレイ装置の電源を連動して制御するようにすれば、上述のようなディスクアレイ装置及びＮＡＳヘッド電源のオン／オフが非同期に行われることに起因する不具合の発生を未然に防止して、ＮＡＳヘッド及びディスクアレイ装置から構成される記憶システム部の信頼性、ひいてはＮＡＳネットワークシステム全体としての信頼性を格段的に向上させ得るものと考えられる。
【００１２】
しかしながら、かかる特開平10-98839号公報に開示された方法によると、ＮＡＳヘッド及びディスクアレイ装置に対する電源供給のタイミングを制御するコントロール装置が別途必要となるため、ＮＡＳヘッド及びディスクアレイ装置から構成される記憶システム部全体としての構成が大型化し、製造コストが増加する問題がある。
【００１３】
また、かかる方法によると、コントロール装置に対してＮＡＳヘッド及びディスクアレイ装置をそれぞれ接続するルーティング作業が必要となったり、保守部品が増加する問題がある。さらに、かかる方法によると、ＮＡＳヘッド及びディスクアレイ装置のそれぞれに対する電源供給タイミングがコントロール装置によって常に同じとなるように制御されるため、例えばＮＡＳヘッドに複数のディスクアレイ装置を接続したときに、これらディスクアレイ装置のうちの一部に不具合が生じた場合にも、ＮＡＳヘッド及び各ディスクアレイ装置に対する給電をすべて停止しなければならないという問題があった。
【００１４】
本発明は以上の点を考慮してなされたもので、簡易な構成で信頼性を向上させ得る記憶システム及びその電源制御方法、アダプタ装置及びその電源制御方法並びに記憶制御装置及びその制御方法を提案しようとするものである。
【課題を解決するための手段】
【００１５】
かかる課題を解決するため本発明においては、データを記憶する記憶制御装置と、上位装置及び記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システムにおいて、記憶制御装置が、起動後に所定の起動完了信号をアダプタ装置に送信し、アダプタ装置が、記憶制御装置からの起動完了信号を受信した後に起動するようにした。
【００１６】
この結果、この記憶システムでは、アダプタ装置が記憶制御装置の起動後に起動するため、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができる。
【００１７】
また本発明においては、記憶制御装置と、上位装置及び記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システムにおいて、記憶制御装置に、データを記憶する記憶デバイスと、アダプタ装置及び記憶デバイス間のデータ転送時にデータを一時的に記憶する第１のキャッシュメモリとを設け、アダプタ装置に、上位装置及び記憶制御装置間のデータ転送時にデータを一時的に記憶する第２のキャッシュメモリを設け、アダプタ装置が、起動の停止時、第２のキャッシュメモリが記憶しているデータを記憶制御装置に転送した後に、所定の第１の信号を記憶制御装置に送信し、記憶制御装置が、アダプタ装置からの第１の信号に応動して、第１のキャッシュメモリが記憶しているデータを記憶デバイスに記憶させた後に、アダプタ装置に所定の第２の信号を送信してから起動を停止し、アダプタ装置が、第２の信号を受信した後に起動を停止するようにした。
【００１８】
この結果この記憶システムでは、記憶制御装置及びアダプタ装置の電源が連動してオフするため、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了してアダプタ装置のみが起動していることに起因する不具合を未然に防止することができる。またこの場合において、記憶制御装置及びアダプタ装置がそれぞれキャッシュメモリ内のデータを退避するようにしているため、起動停止時における当該データの消失を未然に防止できる。
【００１９】
さらに本発明においては、データを記憶する記憶制御装置と、上位装置及び記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システムの電源制御方法において、記憶制御装置が、起動後に所定の起動完了信号をアダプタ装置に送信する第１のステップと、アダプタ装置が、記憶制御装置からの起動完了信号を受信した後に起動する第２のステップとを設けるようにした。
【００２０】
この結果この記憶システムの電源制御方法によれば、アダプタ装置が記憶制御装置の起動後に起動するため、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができる。
【００２１】
さらに本発明においては、記憶制御装置と、外部から与えられるファイル単位でのデータ入出力要求に応答して記憶制御装置に対するデータの入出力を制御するアダプタ装置とを有する記憶システムの電源制御方法において、記憶制御装置に、データを記憶する記憶デバイスと、アダプタ装置及び記憶デバイス間のデータ転送時にデータを一時的に記憶する第１のキャッシュメモリとを設け、アダプタ装置に、外部及び記憶制御装置間のデータ転送時にデータを一時的に記憶する第２のキャッシュメモリを設け、  アダプタ装置が、起動の停止時、第２のキャッシュメモリに記憶しているデータを記憶制御装置に転送した後に、所定の第１の信号を記憶制御装置に送信する第１のステップと、記憶制御装置が、アダプタ装置からの第１の信号に応動して、第１のキャッシュメモリに記憶しているデータを記憶デバイスに記憶させた後に、アダプタ装置に所定の第２の信号を送信してから起動を停止する第２のステップと、アダプタ装置が、第２の信号を受信した後に、起動を停止する第３のステップとを設けるようにした。
【００２２】
この結果、この記憶システムの電源制御方法によれば、記憶制御装置及びアダプタ装置の電源を連動してオフさせることができるため、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了して入出力装置のみが起動していることに起因する不具合を未然に防止することができる。またこの場合において、記憶制御装置及びアダプタ装置がそれぞれキャッシュメモリ内のデータを退避するようにしているため、当該データの消失を未然に防止できる。
【００２３】
さらに本発明においては、データを記憶する記憶制御装置と上位装置との間のデータの入出力を制御するアダプタ装置において、記憶制御装置の起動後に当該記憶制御装置から送信される所定の起動完了信号を受信した後に起動するようにした。
【００２４】
この結果、このアダプタ装置は、記憶制御装置よりも後に起動するため、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができる。
【００２５】
さらに本発明においては、データを記憶する記憶制御装置及び上位装置間のデータの入出力を制御するアダプタ装置において、上位装置及び記憶制御装置間のデータ転送時にデータを一時的に記憶するャッシュメモリを設け、起動の停止時、キャッシュメモリが記憶しているデータを記憶制御装置に転送した後に所定の第１の信号を記憶制御装置に送信し、当該第１の信号に応動して記憶制御装置が起動を停止する前に当該記憶制御装置から送信される所定の第２の信号を受信した後に、起動を停止するようにした。
【００２６】
この結果このアダプタ装置は、記憶制御装置の電源と連動してオフするため、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了して入出力装置のみが起動していることに起因する不具合を未然に防止することができる。またこの場合において、アダプタ装置がキャッシュメモリ内のデータを退避するようにしているため、当該データの消失を未然に防止できる。
【００２７】
さらに本発明においては、データを記憶する記憶制御装置及び上位装置間のデータの入出力を制御するアダプタ装置の電源制御方法において、記憶制御装置の起動処理終了後に当該記憶制御装置から送信される所定の起動完了信号を受信した後に起動するようにした。
【００２８】
この結果このアダプタ装置の電源制御方法によれば、アダプタ装置が記憶制御装置よりも後に起動するため、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができる。
【００２９】
さらに本発明においては、データを記憶する記憶制御装置及び上位装置間のデータの入出力を制御するアダプタ装置の電源制御方法において、アダプタ装置に、外部及び記憶制御装置間のデータ転送時にデータを一時的に記憶するャッシュメモリを設け、起動の停止時、キャッシュメモリが記憶しているデータを記憶制御装置に転送した後に所定の第１の信号を記憶制御装置に送信させる第１のステップと、第１の信号に応動して記憶制御装置が起動を停止する前に当該記憶制御装置から送信される所定の第２の信号を受信した後に、起動を停止させる第２のステップとを設けるようにした。
【００３０】
この結果このアダプタ装置の電源制御方法によれば、アダプタ装置が記憶制御装置の電源と連動してオフするため、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了して入出力装置のみが起動していることに起因する不具合を未然に防止することができる。またこの場合において、アダプタ装置がキャッシュメモリ内のデータを退避するようにしているため、当該データの消失を未然に防止できる。
【００３１】
さらに本発明においては、データを記憶する記憶制御装置において、上位装置及び当該記憶制御装置との間のデータの入出力を制御するアダプタ装置に対して、起動後に所定の起動完了信号を送信するようにした。
【００３２】
この結果、アダプタ装置がこの起動完了信号に応動して電源をオンさせることで、アダプタ装置が記憶制御装置よりも後に起動することとなるため、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができる。
【００３３】
さらに本発明においては、記憶制御装置において、上位装置から送信されるデータを記憶する記憶デバイスと、前記記憶デバイスに入出力する前記データを一時的に記憶するキャッシュメモリとを備え、前記上位装置及び前記記憶デバイスとの間のデータの入出力を制御するアダプタ装置から当該アダプタ装置の起動の停止時に送信される第１の信号に応動して、前記キャッシュメモリが記憶している前記データを前記記憶デバイスに記憶させた後に、前記アダプタ装置に所定の第２の信号を送信してから起動を停止するようにした。
【００３４】
この結果この記憶制御装置によれば、アダプタ装置が第２の信号に応動して電源をオフさせることで、アダプタ装置及び記憶制御装置の電源が連動してオフすることとなるため、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了して入出力装置のみが起動していることに起因する不具合を未然に防止することができる。またこの場合において、記憶制御装置がキャッシュメモリ内のデータを退避するようにしているため、当該データの消失を未然に防止できる。
【００３５】
さらに本発明においては、データを記憶する記憶制御装置の制御方法において、上位装置及び前記記憶制御装置との間のデータの入出力を制御するアダプタ装置に対して、起動後に所定の起動完了信号を送信させるようにした。
【００３６】
この結果、アダプタ装置がこの起動完了信号に応動して電源をオンさせることで、アダプタ装置が記憶制御装置よりも後に起動することとなるため、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができる。
【００３７】
さらに本発明においては、上位装置から送信されるデータを記憶する記憶デバイスと、前記記憶デバイスに入出力する前記データを一時的に記憶するキャッシュメモリとを有する記憶制御装置の制御方法において、前記上位装置及び前記記憶制御装置との間のデータの入出力を制御するアダプタ装置から当該アダプタ装置の起動の停止時に送信される第１の信号に応動して、前記キャッシュメモリが記憶している前記データを前記記憶デバイスに記憶させる第１のステップと、前記アダプタ装置に所定の第２に信号を送信してから起動を停止させる第２のステップとを設けるようにした。
【００３８】
この結果この記憶制御装置の制御方法によれば、アダプタ装置が第２の信号に応動して電源をオフさせることで、アダプタ装置及び記憶制御装置の電源が連動してオフすることとなるため、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了して入出力装置のみが起動していることに起因する不具合を未然に防止することができる。またこの場合において、記憶制御装置がキャッシュメモリ内のデータを退避するようにしているため、当該データの消失を未然に防止できる。
【発明の効果】
【００３９】
本発明によれば、データを記憶する記憶制御装置と、上位装置及び記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システム及びその電源制御方法において、記憶制御装置が、起動後に所定の起動完了信号をアダプタ装置に送信し、アダプタ装置が、記憶制御装置からの起動完了信号を受信した後に起動するようにしたことにより、アダプタ装置を記憶制御装置の起動後に起動させることができる。かくするにつき、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができ、かくして簡易な構成で信頼性を向上させ得る記憶システム及びその電源制御方法を実現できる。
【００４０】
また本発明によれば、記憶制御装置と、上位装置及び記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する記憶システム及びその電源制御方法において、記憶制御装置に、データを記憶する記憶デバイスと、アダプタ装置及び記憶デバイス間のデータ転送時にデータを一時的に記憶する第１のキャッシュメモリとを設け、アダプタ装置に、上位装置及び記憶制御装置間のデータ転送時にデータを一時的に記憶する第２のキャッシュメモリを設け、アダプタ装置が、起動の停止時、第２のキャッシュメモリが記憶しているデータを記憶制御装置に転送した後に、所定の第１の信号を記憶制御装置に送信し、記憶制御装置が、アダプタ装置からの第１の信号に応動して、第１のキャッシュメモリが記憶しているデータを記憶デバイスに記憶させた後に、アダプタ装置に所定の第２の信号を送信してから起動を停止し、アダプタ装置が、第２の信号を受信した後に起動を停止するようにしたことにより、記憶制御装置及びアダプタ装置の電源を連動してオフさせることができる。かくするにつき、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に電源オフすることに起因する不具合を未然に防止することができ、かくして簡易な構成で信頼性を向上させ得る記憶システム及びその電源制御方法を実現できる。
【００４１】
さらに本発明によれば、データを記憶する記憶制御装置と上位装置との間のデータの入出力を制御するアダプタ装置及びその電源制御方法において、記憶制御装置の起動後に当該記憶制御装置から送信される所定の起動完了信号を受信した後に起動するようにしたことにより、アダプタ装置を記憶制御装置よりも後に起動させることができる。かくするにつき、記憶制御装置及びアダプタ装置の電源投入のタイミングが異なる場合においても、アダプタ装置が記憶制御装置よりも先に起動することに起因する不具合を未然に防止することができ、かくして簡易な構成で信頼性を向上させ得るアダプタ装置及びその電源制御方法を実現できる。
【００４２】
さらに本発明によれば、データを記憶する記憶制御装置及び上位装置間のデータの入出力を制御するアダプタ装置及びその制御方法において、上位装置及び記憶制御装置間のデータ転送時にデータを一時的に記憶するャッシュメモリを設け、起動の停止時、キャッシュメモリが記憶しているデータを記憶制御装置に転送した後に所定の第１の信号を記憶制御装置に送信し、当該第１の信号に応動して記憶制御装置が起動を停止する前に当該記憶制御装置から送信される所定の第２の信号を受信した後に、起動を停止するようにしたことにより、アダプタ装置の電源と記憶制御装置の電源とを連動してオフさせることができる。かくするにつき、記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了して入出力装置のみが起動していることに起因する不具合を未然に防止することができ、かくして簡易な構成で信頼性を向上させ得るアダプタ装置及びその電源制御方法を実現できる。
【００４３】
さらに本発明によれば、上位装置から送信されるデータを記憶する記憶デバイスと、前記記憶デバイスに入出力する前記データを一時的に記憶するキャッシュメモリとを有する記憶制御装置の制御方法において、前記上位装置及び前記記憶制御装置との間のデータの入出力を制御するアダプタ装置から当該アダプタ装置の起動の停止時に送信される第１の信号に応動して、前記キャッシュメモリが記憶している前記データを前記記憶デバイスに記憶させ、前記アダプタ装置に所定の第２に信号を送信してから起動を停止させるようにしたことにより、アダプタ装置が第２の信号に応動して電源をオフさせることで、アダプタ装置及び記憶制御装置の電源を連動してオフさせることができる。かくするにつき記憶制御装置及びアダプタ装置の電源オフのタイミングが異なる場合においても、記憶制御装置がアダプタ装置よりも先に終了して入出力装置のみが起動していることに起因する不具合を未然に防止することができ、かくして簡易な構成で信頼性を向上させ得る記憶制御装置及びその電源制御方法を実現できる。
【発明を実施するための最良の形態】
【００４４】
以下図面について、本発明の一実施の形態を詳述する。
【００４５】
（１）第１の実施の形態
（１−１）第１の実施の形態によるＮＡＳネットワークシステムの構成
図１において、１は全体として本実施の形態によるＮＡＳネットワークシステムを示し、複数のホストコンピュータ２がＬＡＮ（Local Area Network）３を介してＮＡＳ（Network Attached Storage）ヘッド４及びディスクアレイ装置５からなる記憶システム部６に接続されることに構成されている。
【００４６】
ホストコンピュータ２は、パーソナルコンピュータやワークステーションなどから構成されており、ユーザ操作等に応じて、ファイルアクセス要求をＬＡＮ３を介して記憶システム部６のＮＡＳヘッド４に送信する。
【００４７】
ＮＡＳヘッド４は、ＮＡＳ本体部７及び当該ＮＡＳ本体部７に対して電力を供給する電源部７６から構成される。ＮＡＳ本体部７は、ホストコンピュータ２及びディスクアレイ装置５間のデータの入出力を制御するアダプタ装置として機能するものであり、ホストコンピュータ２から送信されるファイルアクセス要求を受け付け、このファイルアクセス要求に応じた入出力要求をディスクアレイ装置５に送出する。この入出力要求には、読み出し又は書き込み等のアクセスの種別が含まれており、データの書き込みの場合にはファイルアクセス要求と共にホストコンピュータから送信されてきた書き込むべきデータも含まれる。
【００４８】
またＮＡＳ本体部７は、ホストコンピュータ２からのファイルアクセス要求がデータの読出し要求であった場合には、かかる入出力要求に応答してディスクアレイ装置５から送信される後述のディスクドライブ８から読み出されたデータを、ファイル単位でＬＡＮ３を介して対応するホストコンピュータ２に送信する。
【００４９】
ディスクアレイ装置は、ＲＡＩＤ方式で管理された複数の記憶デバイスとしてのディスクドライブ（物理ドライブ）８と、これらディスクドライブ８に対するデータの読み書きを制御するコントローラ９と、各ディスクドライブ及びコントローラ９に対して電力を供給する電源部２５とから構成される。そしてコントローラ９は、ＮＡＳヘッド４から与えられるデータの入出力要求に応答して対応するディスクドライブ８を制御することにより、指定されたデータを読み出させてＮＡＳヘッド４に送信させ、又は入出力要求が書込み要求であった場合に当該書込み要求と共に与えられるデータをディスクドライブ８内のハードディスクに記録させる。
【００５０】
この場合データは、ディスクドライブ８により提供される物理的な記憶領域上に論理的に設定される記憶領域である論理ボリュームに格納される。なお、記憶領域に設定される論理ボリュームには、ホストコンピュータ２からアクセス可能なユーザ論理ボリュームや、ＮＡＳヘッド４のために使用されるシステム論理ボリューム等があり、システム論理ボリュームにはＮＡＳヘッド４のオペレーティングシステム（ＯＳ：Operating System）も格納されている。
【００５１】
（１−２）記憶システム部６の具体的構成
（１−２−１）外観構成
次に、かかるＮＡＳネットワークシステム１のうち、本発明に係る記憶システム部６の具体的な構成について説明する。図２（Ａ）及び（Ｂ）は、記憶システム部６の外観構成を示すものである。この図２（Ａ）及び（Ｂ）からも明らかなように、記憶システム部６は、同一のラックフレーム１０内にＮＡＳヘッド４及びディスクアレイ装置５が収納されることにより構成されている。
【００５２】
ラックフレーム１０には、内側左右側面の上下方向に複数段にわたって前後方向にマウントフレーム１１が形成され、このマウントフレーム１１に沿ってＮＡＳヘッド４と、ディスクアレイ装置５を構成する基本筐体２０及び増設筐体４０とが引き出し式に装着されている。
【００５３】
ＮＡＳヘッド４は、ラックフレーム１０の最下段に配置されており、図２（Ａ）に示すように、その正面側には当該ＮＡＳヘッド４の稼動状態を表示するステータスＬＥＤ７０などの表示デバイスが設けられた表示パネル７１が配設されている。またＮＡＳヘッド４の背面側には、図２（Ｂ）に示すように、ＬＡＮ３用のコネクタ７２と、ディスクアレイ装置５との間でデータを送受信するケーブル７３を接続するためのコネクタ７４と、電源部７（図１）の出力をオン・オフするためのブレーカスイッチ７５となどが設けられている。
【００５４】
一方、ディスクアレイ装置５を構成する基本筐体２０及び増設筐体４０には、図３に示すように、ディスクアレイ装置５の各種機能を提供するボードやユニットが装着されている。
【００５５】
このうち基本筐体２０には、図３（Ａ）に示すように、その正面上段側にディスクドライブ８が装填された複数のディスクドライブユニット２１が並べて装着され、その正面下段側に、バッテリーユニット２２及びディスクドライブ８の稼働状態などを表示するための表示パネル２３とフレキシブルディスクドライブ２４とが装着されている。
【００５６】
バッテリーユニット２２は、二次電池を内蔵し、停電などにより電源部２５からの電力供給が途絶えた場合に、ボードやユニットに電力を供給するバックアップ電源として機能する。表示パネル２３には、ディスクドライブ８の稼働状態を表示するステータスＬＥＤ２３Ａなどの表示デバイスが設けられている。フレキシブルディスクドライブ２４は、メンテナンス用プログラムをロードする場合などに用いられる。
【００５７】
また基本筐体２０の背面上段側の両側面側には、図３（Ｂ）に示すように、図１について上述したコントローラ９の一部を形成する電源制御部２６が１枚ずつ装着されている。電源制御部２６は、複数のディスクドライブ８と通信可能に接続されている。電源制御部２６と複数のディスクドライブ８は、ループ状の通信経路、例えば、ＦＣ−ＡＬの方式（トポロジー）で通信を行う通信経路によって通信可能に接続されている。
【００５８】
電源制御部２６は、ディスクドライブ８間に形成されるＦＣ−ＡＬ１５０の制御を行うＰＢＣ（Port Bypass Circuit）１６０、電源部２５の状態監視やディスクドライブ８の状態監視、ディスクドライブ８の電力供給の制御、冷却装置の冷却能力の制御、表示パネル２３上の表示デバイスの制御、筐体各部の温度監視などを行う回路を有している。なお、冷却装置は、ディスクアレイ装置５内や筐体２０，４０内を冷却する装置であり、例えばインタークーラー、ヒートシンク、空冷式の冷却ファンなどが適用される。
【００５９】
電源制御部２６にはファイバチャネルケーブルのコネクタ２７が設けられ、このコネクタにはＦＣ−ＡＬ１５０の経路の一部となるファイバチャネルケーブル２８（図２（Ｂ））が接続される。ＦＣ−ＡＬ１５０の詳細については、例えば、「ファイバチャネル技術解説書（ファイバチャネル技術協会編）（論創社）」、特開2001-167040号公報、特開2001-337868号公報、特開2001-222385号公報などに記載されている。
【００６０】
さらに基本筐体２０の背面上段側の前記２枚の電源制御部２６に挟まれた空間には、電源部２５が２台並べて装着されている。電源部２５は、電源制御部２６と接続されており、電源制御部２６からの信号により各ディスクドライブ８や、ボード及びユニットなどに電源を供給できるように設定されている。電源部２５には、電源部２５の出力をオン・オフするためのブレーカスイッチ２９が設けられている。
【００６１】
なお、本実施の形態においては、各筐体２０，４０の電源供給に関するセキュリティを確保するために、基本筐体２０および増設筐体４０に電源制御部２６と電源部２５とを各２台ずつ冗長に装着させることとしているが、電源制御部２６と電源部２５とを各１台ずつ装着させることとしてもよい。
【００６２】
電源部２５の下方には、２台の空冷式の冷却ファンユニット３０が並べて装着されている。冷却ファンユニット３０には、１台以上の冷却ファン３１が実装されている。冷却ファン３１は、筐体内に空気を流入・流出させることでディスクドライブ８や電源部２５などから発生する熱を筐体外部に排出する。なお、基本筐体２０や増設筐体４０、及びこれらに装着されているボードやユニットには、筐体２０，４０内に空気を循環させる通気路や通気口が形成され、冷却ファン３１により筐体２０内の熱が外部に効率よく排出される仕組みになっている。冷却ファン３１は、ディスクドライブ８ごとに設けることとしてもよいが、チップやユニットの数を削減できることから筐体ごとに大きな冷却ファン３１を設けることが好ましい。
【００６３】
冷却ファンユニット３０は、コントローラボード３２もしくは電源制御部２６と制御ライン（図示せず）で接続されており、冷却ファンユニット３０の冷却ファン３１の回転数は、この制御ラインを通じてコントローラボード３２もしくは電源制御部２６により制御される。
【００６４】
基本筐体２０の背面下段側には、上述したコントローラ９（図１）の一部を形成する１枚のコントローラボード３２が装着されている。コントローラボード３２には、基本筐体２０及び増設筐体４０に装着されているディスクドライブ８との間の通信インタフェースと、ディスクドライブ８の動作の制御（例えば、ＲＡＩＤ方式による制御）やディスクドライブ８の状態監視を行う回路が形成されている。
【００６５】
またコントローラボード３２に装着される通信インターフェースボード３３には、ホストコンピュータ２と接続するための、ＬＡＮ３に対応した外部コネクタ３４のほか、ファイバチャネル、Ethernet （登録商標）などのプロトコルで構築されたＳＡＮ（Storage Area Network）若しくはＳＣＳＩなどの所定のインタフェース規格に準拠した外部コネクタ３４が設けられている。なお、基本筐体２０のディスクドライブ８の制御に関するセキュリティを確保するために、２枚のコントローラボード３２を冗長に装着させることとしてもよい。
【００６６】
図４（Ａ）に示すように、増設筐体４０の正面側には、ディスクドライブ８が収容された複数のディスクドライブユニット２１が並べて装着されている。また図４（Ｂ）に示すように、増設筐体４０の背面両側面側には、上述のコントローラ９の一部を形成する電源制御部２６がそれぞれ一枚ずつ装着されている。さらに２枚の電源制御部２６に挟まれた空間には、電源部２５が２台並べて装着されている。また、電源部２５の下方には、２台の冷却ファンユニット３０が並べて装着されている。電源部２５には、電源部２５の出力をオン・オフするためのブレーカスイッチ２９が設けられている。
【００６７】
本実施の形態においては、上述したように増設筐体４０の電源供給に関するセキュリティを確保するために、増設筐体４０に電源制御部２６と電源部２５とを各２台ずつ冗長に装着させることとしているが、電源制御部２６と電源部２５とを各１台ずつ装着させることとしても良い。なお、ディスクドライブ８の電源供給の制御や冷却装置の冷却能力の制御などの電源制御部２６の機能をコントローラボード３２（図３（Ｂ））に実装することとしても良い。
【００６８】
（１−２−２）内部構成
図５は、記憶システム部６の内部構成を示すものである。この図５からも明らかなように、ＮＡＳヘッド４のＮＡＳ本体部７は、このＮＡＳヘッド４全体の動作制御を司るＭＰＵ（Micro Processing Unit）５０（制御部）と、ディスクアレイ装置５のディスクドライブ８に記憶されたファイルデータを管理するための所定の管理情報や各種プログラムが格納されたメモリ５１と、ホストコンピュータ２及びディスクアレイ装置５間のデータ転送時にデータを一時的に記憶するためのキャッシュメモリ５２とがＣＰＵ／ＰＣＩ（Central Processing Unit/Peripheral Component Interconnect）ブリッジ５３を介して相互に接続され、このＣＰＵ／ＰＣＩブリッジ５３に、周辺機器の制御を司る周辺機器インタフェース制御部５４と、ＬＡＮ接続ボードであるＮＩＣ（Network Interface Card）５５とがそれぞれＰＣＩバスを介して接続されて構成されている。またＣＰＵ／ＰＣＩブリッジ５３内には、ＭＰＵ５０、周辺機器インタフェース制御部５４及びＮＩＣ５５に対する電力供給を制御する電源制御部５６が設けられている。
【００６９】
またディスクアレイ装置５のコントローラ９は、ディスクアレイ装置５全体の動作制御を司るＭＰＵ６０（第１の制御部）と、ディスクドライブ８に記憶されたファイルデータを管理するための所定の管理情報及び各種プログラムが格納されたメモリ６１とがＣＰＵ／ＰＣＩブリッジ６２を介して相互に接続されると共に、このＣＰＵ／ＰＣＩブリッジ６２に、ディスクドライブ８及びＮＡＳヘッド４間のデータ転送を制御するデータ転送制御部６３がＰＣＩバスを介して接続され、さらにこのデータ転送制御部６３に、コントローラ９及び各ディスクドライブ８間のプロトコル制御を行うディスクインタフェース制御部６４と、ＮＡＳヘッド４及びディスクアレイ装置５間のプロトコル制御を行うホストインタフェース制御部６５と、ＮＡＳヘッド４及びディスクドライブ８間のデータ転送時にデータを一時的に記憶するためのキャッシュメモリ６６とが接続されて構成されている。
【００７０】
そしてＮＡＳヘッド４のＮＩＣ５５は、ホストコンピュータ２からのファイルアクセス要求を受信すると、これをＣＰＵ／ＰＣＩブリッジ５３を介してキャッシュメモリ５２に与えて記憶させる。
【００７１】
ＮＡＳヘッド４のＭＰＵ５０は、このキャッシュメモリ５２に記憶されたファイルアクセス要求がファイル名を指定した読出し要求であった場合には、このファイルアクセス要求及びメモリ５１に格納されている管理情報に基づいて、ディスクドライブ８の記憶領域におけるデータの管理単位であるブロックを単位とした読出し要求（以下、これをブロック読出し要求と呼ぶ）を生成し、これをＣＰＵ／ＰＣＩブリッジ５３を介してキャッシュメモリ５２に与えて記憶させる。またＭＰＵ５０は、この後、入出力要求が発生した旨の要求発生通知をＣＰＵ／ＰＣＩブリッジ５３を介してディスクアレイ装置５に送信する。
【００７２】
ディスクアレイ装置５のホストインタフェース制御部６５は、この要求発生通知を受信すると、これをデータ転送制御部６３及びＣＰＵ／ＰＣＩブリッジ６２を順次介してＭＰＵ６０に転送する。そしてＭＰＵ６０は、要求発生通知を受信すると、要求を受けられる状態にあるときには、その旨をＣＰＵ／ＰＣＩブリッジ６２、データ転送制御部６３及びホストインタフェース制御部６５を順次介してＮＡＳヘッド４のＭＰＵ５０に通知する。
【００７３】
またＮＡＳヘッド４のＭＰＵ５０は、この通知を受信すると、キャッシュメモリ５２からブロック読出し要求を読み出し、これをＣＰＵ／ＰＣＩブリッジ５３を介してディスクアレイ装置５に送信する。この結果、このブロック読出し要求がディスクアレイ装置５のデータ転送制御部６３の制御のもとに、当該ディスクアレイ装置５のキャッシュメモリ６６に格納される。
【００７４】
この後、ディスクアレイ装置５のＭＰＵ６０は、このキャッシュメモリ６６に格納されたブロック読出し要求とメモリ６１に格納されている管理情報とに基づいて、読出し対象のデータが格納されているディスクデバイス６及び物理アドレス等を検出する。またＭＰＵ６０は、この検出結果に基づいて、対応するデータを読み出すべき旨のブロック単位の読出し要求を生成し、これをＣＰＵ／ＰＣＩブリッジ６２及びデータ転送制御部６３を順次介してキャッシュメモリ６６に与えて記憶させる。
【００７５】
かくしてこのディスクアレイ装置５のキャッシュメモリ６６に記憶された読出し要求がこの後データ転送制御部６３によりキャッシュメモリ６６から読み出され、ディスクインタフェース制御部６４を介して対応するディスクドライブ８に送信される。この結果、対応するデータがブロック単位でディスクドライブ８から読み出される。そしてこのデータがディスクインタフェース制御部６４を介してデータ転送制御部６３に与えられ、このデータ転送制御部６３の制御のもとにキャッシュメモリ６６に順次格納される。
【００７６】
このときディスクアレイ装置５のＭＰＵ６０は、データの送信準備が完了した旨のデータ送信準備通知をＣＰＵ／ＰＣＩブリッジ６２、データ転送制御部６３及びホストインタフェース制御部６５を順次介してＮＡＳヘッド４のＭＰＵ５０に送信する。またＮＡＳヘッド４のＭＰＵ５０は、このデータ送信準備通知を受信すると、データを受信できる状態にあるときには、ＣＰＵ／ＰＣＩブリッジ５３を介してその旨をディスクアレイ装置５のＭＰＵ６０に通知する。
【００７７】
かくしてディスクアレイ装置５のＭＰＵ６０は、かかる通知を受信すると、データ転送制御部６３を制御することにより、キャッシュメモリ６６に格納されたデータを読み出させ、これをホストインタフェース制御部６５を介してＮＡＳヘッド４に送信させる。
【００７８】
ＮＡＳヘッド４のＭＰＵ５０は、このディスクアレイ装置５から送信されるデータをＣＰＵ／ＰＣＩブリッジ５３を介してキャッシュメモリ５２に与え、これを記憶させる。そしてＭＰＵ５０は、この後このようにしてキャッシュメモリ５２に記憶させたデータを例えばファイル単位で読み出し、これをＮＩＣ５５を介して対応するホストコンピュータ２に送信する。
【００７９】
一方、ＮＡＳヘッド４のＭＰＵ５０は、キャッシュメモリ５２に記憶されたホストコンピュータ２からのファイルアクセス要求がデータの書込み要求であった場合には、上述したブロックを単位とする書込み要求（以下、これをブロック書込み要求と呼ぶ）を生成し、これをＣＰＵ／ＰＣＩブリッジ５３を介してキャッシュメモリ５２に与えて記憶させる。またＭＰＵ５０は、この後ホストコンピュータ２から送信される書込み対象のデータを、ＮＩＣ５５及びＣＰＵ／ＰＣＩブリッジ５３を介してキャッシュメモリ５２に与えて記憶させる。さらにＭＰＵ５０は、この後、入出力要求が発生した旨の要求発生通知をＣＰＵ／ＰＣＩブリッジ５３を介してディスクアレイ装置５に送信する。
【００８０】
ディスクアレイ装置５のホストインタフェース制御部６５は、ＮＡＳヘッド４からの要求発生通知を受信すると、これをデータ転送制御部６３及びＣＰＵ／ＰＣＩブリッジ６２を順次介してＭＰＵ６０に送信する。そしてＭＰＵ６０は、要求発生通知を受信すると、要求を受け入れられる状態にあるときには、その旨をＣＰＵ／ＰＣＩブリッジ６２、データ転送制御部６３及びホストインタフェース制御部６５を順次介してＮＡＳヘッド４のＭＰＵ５０に通知する。
【００８１】
またＮＡＳヘッド４のＭＰＵ５０は、この通知を受信すると、キャッシュメモリ５２からブロック書込み要求を読み出し、これをＣＰＵ／ＰＣＩブリッジ５３を介してディスクアレイ装置５に送信する。またＭＰＵ５０は、この後キャッシュメモリ５２から書込み対象のデータをブロック単位で読み出し、これをＣＰＵ／ＰＣＩブリッジ５３を介してディスクアレイ装置５に送信する。この結果、このブロック書込み要求及び書込み対象のデータがディスクアレイ装置５のデータ転送制御部６３の制御のもとに、当該ディスクアレイ装置５のキャッシュメモリ６６に格納される。
【００８２】
この後、ディスクアレイ装置５のＭＰＵ６０は、このＮＡＳヘッド４から与えられたブロック書込み要求及びメモリ６１に格納されている管理情報に基づいて、書込み対象のデータを書き込むべきディスクドライブ８及び物理アドレス等を検出する。またＭＰＵ６０は、この検出結果に基づいて、対応するディスクドライブ８に対するデータを書き込むべき旨の書込み要求を生成し、これをＣＰＵ／ＰＣＩブリッジ６２及びデータ転送制御部６３を介してキャッシュメモリ６６に与えて記憶させる。
【００８３】
かくしてこのディスクアレイ装置５のキャッシュメモリ６６に記憶された書込み要求及び書込み対象のブロック単位のデータがこの後データ転送制御部６３により読み出され、ディスクインタフェース制御部６４を介して対応するディスクドライブ８に送信される。この結果、この書込み対象のデータがディスクドライブ８内のハードディスクにブロック単位で書き込まれる。
【００８４】
このようにしてこの記憶システム部６においては、ホストコンピュータ２からのファイルアクセス要求に応答して、指定されたファイルデータをディスクアレイ装置５内のディスクドライブ８から読み出して当該ホストコンピュータ２に送信したり、ファイルアクセス要求と共に与えられた書込み対象のデータをディスクドライブ８内のハードディスクに書き込むことができるようになされている。
【００８５】
（１−２−３）電源連動制御機能
次に、記憶システム部６に搭載された電源連動制御機能について説明する。この記憶システム部６では、ＮＡＳヘッド４及びディスクアレイ装置５間が専用ケーブル８０を介して接続されており、この専用ケーブル８０を通じてＮＡＳヘッド４及びディスクアレイ装置５が相手側の電源のオン・オフのタイミングを指示する信号を送受することで、ＮＡＳヘッド４及びディスクアレイ装置５が連動して電源をオン／オフさせる電源連動制御機能が搭載されている。
【００８６】
図６（Ａ）乃至（Ｇ）は、このような電源連動制御機能のうち、電源オン時におけるシーケンスを示すものである。電源オン時、ＮＡＳヘッド４は、電源部７６（図１）のブレーカスイッチ７５（図２）がオン操作されて電源が投入（図６（Ａ）の時刻ｔ１）されても直ちには起動せず、稼動状態をホストコンピュータ２が当該ＮＡＳヘッド４を認識できないスタンバイ状態に遷移させて、その後もこのスタンバイ状態を維持する（図６（Ｇ）の時刻ｔ1乃至時刻ｔ5）。
【００８７】
これに対してディスクアレイ装置５は、基本筐体２０（図２）の電源部２５（図２）のブレーカスイッチ２７（図２）がオン操作されて電源が投入されると（図６（Ｂ）の時刻ｔ1）、コントローラ９と、基本筐体２０及び増設筐体４０内の各ディスクドライブ８とに対する給電を開始し、やがてコントローラ９及び各ディスクドライブ８が起動する（図６（Ｃ）の時刻ｔ2及び図６（Ｄ）の時刻ｔ3）。
【００８８】
そしてディスクアレイ装置５は、この後完全に起動し終えると、稼動状態をＮＡＳヘッド４からの入出力要求を待つレディ状態に遷移させ（図６（Ｅ）の時刻ｔ4）、その後これを知らせる起動完了信号Ｓ１を、専用ケーブル８０を介してＮＡＳベッド４に送信する（図６（Ｆ）の時刻ｔ4）。
【００８９】
かくしてＮＡＳヘッド４は、この起動完了信号Ｓ１を受信すると、起動処理を開始し、やがて稼動状態が通常の起動状態となる（図６（Ｇ）の時刻ｔ5）。これによりＮＡＳヘッド４がホストコンピュータ２に認識されることとなるが、このとき既にディスクアレイ装置５も起動してレディ状態となっており、従って、ＮＡＳヘッド４のみが起動していることに起因する不具合は生じない。
【００９０】
ここで、このような電源オン時におけるＮＡＳヘッド４の各種処理は電源制御部５６の制御のもとに行われ、電源オン時におけるディスクアレイ装置５の各種処理はＭＰＵ６０の制御のもとに行われる。図７は、このような電源オン時におけるＮＡＳヘッド４の電源制御部５６及びディスクアレイ装置５のＭＰＵ６０の具体的な制御処理内容を示すフローチャートである。
【００９１】
ＮＡＳヘッド４の電源制御部５６は、電源部７６（図１）のブレーカスイッチ７５（図２）がオン操作されると、自己の内部メモリ（図示せず）に格納されたプログラムに基づき、この図７の左側に示すＮＡＳ側電源連動オン制御処理手順ＲＴ１をステップＳＰ０において開始し、続くステップＳＰ１において、ＮＡＳヘッド４の正面側に配設された表示パネル７１（図２）のステータスＬＥＤ７０（図２）を点滅させる。
【００９２】
続いて電源制御部５６は、ステップＳＰ２に進んで、ＮＡＳヘッド４の稼動状態をスタンバイ状態に維持したまま、ディスクアレイ装置５から起動完了信号Ｓ１が与えられるのを待ち受ける。そして電源制御部５６は、やがてディスクアレイ装置５から専用ケーブル８０を介して起動完了信号Ｓ１が送信されてくると、ステップＳＰ３に進んで、各回路に対する電力供給を開始する。
【００９３】
この結果、この電力供給の開始と共にＮＡＳヘッド４のＭＰＵ５０が所定の起動処理を開始し、ＮＡＳヘッド４が起動する。具体的に、ＮＡＳヘッド４のＭＰＵ５０は、データ転送制御部５３（図５）を介してディスクアレイ装置５のＭＰＵ６０に読出し要求を送信することにより、ディスクドライブ８のシステム論理ボリューム内に格納されたＮＡＳヘッド４のオペレーティングシステム（ＯＳ）のブート部を読み出させてこれをメモリ５１に読み込む。またＭＰＵ５０は、このメモリ５１に読み込んだオペレーティングシステムのブート部に基づいて、かかるシステム論理ボリュームに格納されているオペレーティングシステムの主要部分をメモリ５１に読み込んでこれを起動する。これによりＮＡＳヘッド４の稼動状態が通常の起動状態に遷移することとなる。
【００９４】
そして電源制御部５６は、この後ステップＳＰ４に進んでステータスＬＥＤ７０を、ＮＡＳヘッド４の稼動状態が通常の起動状態となったことを表すように点灯させ、さらにこの後ステップＳＰ５に進んで、電源オン時における電源連動制御処理を終了する。
【００９５】
これに対してディスクアレイ装置５のＭＰＵ６０は、図２について上述した基本筐体２０の電源部２５のブレーカスイッチ２９がオン操作されると、システムメモリ６１（図５）に格納されたプログラムに基づき、図７の左側に示すディスク側電源連動オン制御処理手順ＲＴ２をステップＳＰ１０において開始し、続くステップＳＰ１１において、当該ディスクアレイ装置５の起動処理を実行する。具体的には、ディスクドライブ８が提供するシステム論理ボリュームに格納されている当該ディスクアレイ装置５のオペレーティングシステム（ＯＳ）を読み出し、これを起動する。
【００９６】
そしてＭＰＵ６０は、かかる起動処理を終了すると、ステップＳＰ１２に進んで、基本筐体２０（図２）の正面側に配設された表示パネル２３（図３）のステータスＬＥＤ２３Ａ（図３）を、当該ディスクアレイ装置４の稼動状態がレディ状態になったことを表すように点灯させる。
【００９７】
続いてＭＰＵ６０は、ステップＳＰ１３に進んで、起動完了信号Ｓ１（図６）を専用ケーブル８０を介してＮＡＳヘッド４の電源制御部５６に送信し、この後ステップＳＰ１４に進んで、電源オン時における電源連動制御処理を終了する。
【００９８】
一方、図８は、かかる電源連動制御機能のうち、ホストコンピュータ２からＮＡＳヘッド４に対して電源をオフすべき指令（以下、これを電源オフ指令と呼ぶ）が与えられた場合の電源オフ時のシーケンスを示すものである。
【００９９】
ＮＡＳヘッド４は、ホストコンピュータ２から電源オフ指令が与えられると（図７（Ａ）の時刻ｔ10）、まずキャッシュメモリ５２（図５）内に存在するディスクアレイ装置５のディスクドライブ８に書き込むべきデータ（以下、これを単にキャッシュデータと呼ぶ）をキャッシュメモリ５４から読み出してブロック書込み要求と共にディスクアレイ装置５に転送する（図７（Ｂ）の時刻ｔ11乃至時刻ｔ12）。またＮＡＳヘッド４は、かかるキャッシュデータのディスクアレイ装置５への転送が終了すると、専用ケーブル８０を介してディスクアレイ装置５に電源をオフすべき旨の信号（以下、これを第１の電源オフ信号と呼ぶ）Ｓ２を送信する（図７（Ｂ）の時刻ｔ12）。
【０１００】
ディスクアレイ装置５は、この第１の電源オフ信号Ｓ２を受信すると、自己のキャッシュメモリ６６（図５）内に存在するディスクドライブ８に書き込むべきキャッシュデータをディスクドライブ８の対応する記憶領域に記録させ（図７（Ｃ）の時刻ｔ13乃至時刻ｔ14）、この後専用ケーブル８０を介してＮＡＳヘッド４に電源をオフすべき旨の信号（以下、これを第２の電源オフ信号と呼ぶ）Ｓ３を送信する（図７（Ｃ）の時刻ｔ14）。そしてディスクアレイ装置５は、この後自己の電源をオフさせて起動を停止する（図８（Ｅ）の時刻ｔ15）。
【０１０１】
またＮＡＳヘッド４は、かかる第２の電源オフ信号Ｓ３を受信すると、自己の電源をオフさせて起動を停止する（図８（Ｄ）の時刻ｔ16）。これによりディスクアレイ装置５が起動を停止するのとほぼ同じタイミングでＮＡＳヘッド４が起動を停止することとなるため、ディスクアレイ装置５のみが起動を停止したことに起因する不具合は生じない。また、ディスクアレイ装置５が起動を停止する前にＮＡＳヘッド４がキャッシュデータをディスクアレイ装置５に退避させているため、ディスクアレイ装置５がＮＡＳヘッド４よりも先に起動を停止することに起因するデータの消失などの不具合も未然に防止することができる。
【０１０２】
ここで、上述のような電源オフ時におけるＮＡＳヘッド４の各種処理はＭＰＵ５０の制御のもとに行われ、電源オフ時におけるディスクアレイ装置５の各種処理はＭＰＵ６０の制御のもとに行われる。図９は、このような電源オフ時におけるＮＡＳヘッド４のＭＰＵ５０及びディスクアレイ装置５のＭＰＵ６０の具体的な制御処理内容を示すフローチャートである。
【０１０３】
ＮＡＳヘッド４のＭＰＵ５０は、ホストコンピュータ２から電源オフ指令が与えられると、メモリ５１に格納されたプログラムに基づき、この図９の左側に示すＮＡＳ側電源連動オフ制御処理手順ＲＴ３をステップＳＰ２０において開始し、続くステップＳＰ２１において、キャッシュメモリ５４内に存在するディスクアレイ装置４のディスクドライブ８に書き込むべきキャッシュデータを読み出させ、これをブロック書込み要求と共にディスクアレイ装置５に転送する。
【０１０４】
続いてＭＰＵ５０は、ステップＳＰ２２に進んで、電源制御部５６を制御することにより、専用ケーブル８０を介して第１の電源オフ信号Ｓ２（図８）をディスクアレイ装置５のＭＰＵ６０に送信させ、この後ステップＳＰ２３に進んで、ディスクアレイ装置５から第２の電源オフ信号Ｓ３が送信されるのを待ち受ける。
【０１０５】
ＭＰＵ５０は、やがてかかるディスクアレイ装置５からの第２の電源オフ信号Ｓ３を受信したことを電源制御部５６から通知されると、ステップＳＰ２４に進んで、ＮＡＳヘッド４の電源をオフするための所定の終了処理を実行する。なおこの終了処理には、電源制御部５６を制御して各回路に対する電力供給を停止させる処理が含まれる。
【０１０６】
そしてＭＰＵ５０は、この終了処理が終了すると、ステップＳＰ２５に進んで、電源オフ時における電源連動制御処理を終了する。
【０１０７】
これに対してディスクアレイ装置５のＭＰＵ６０は、ＮＡＳヘッド４から第１の電源オフ信号Ｓ２が与えられると、メモリ６１に格納されたプログラムに基づき、図９の右側に示すディスク側電源連動オフ制御処理手順ＲＴ４をステップＳＰ３０において開始し、続くステップＳＰ３１において、データ転送制御部６３を制御することにより、キャッシュメモリ６６内に存在するディスクドライブ８に書き込むべきキャッシュデータを読み出させ、これをブロック書込み要求と共に対応するディスクドライブ８に送信させて書き込ませる。
【０１０８】
続いてＭＰＵ６０は、ステップＳＰ３１に進んで、専用ケーブル８０を介して第２の電源オフ信号Ｓ３をＮＡＳヘッド４の電源制御部５６に送信し、この後ステップＳＰ３３に進んでディスクアレイ装置５の電源をオフさせるための所定の終了処理を実行する。
【０１０９】
そしてＭＰＵ６０は、この終了処理が終了すると、ステップＳＰ３４に進んで、電源オフ時における電源連動制御処理を終了する。
【０１１０】
（１−３）本実施の形態の動作及び効果
以上の構成において、本実施の形態による記憶システム部６では、ディスクアレイ装置５が起動後にＮＡＳヘッド４に起動完了信号Ｓ１を送信する一方、ＮＡＳヘッド４が、ブレーカスイッチ７５（図２）がオン操作されて電源が投入されても直ちには起動せずにスタンバイ状態となってディスクアレイ装置５からの起動完了信号Ｓ１を待ち受け、かかる起動完了信号Ｓ１を受信した後に起動する。
【０１１１】
また記憶システム部６では、ＮＡＳヘッド４が、ホストコンピュータ２から電源オフ指令が与えられたときに、キャッシュデータをディスクアレイ装置５に退避させた後に第１の電源オフ信号Ｓ２をディスクアレイ装置５に送信する一方、ディスクアレイ装置５が、この後第１の電源オフ信号Ｓ２に応動して、キャッシュデータをディスクドライブ８に退避させた後に第２の電源オフ信号Ｓ３をＮＡＳヘッド４に送信してから起動を停止し、ＮＡＳヘッド４がこの第２の電源オフ信号Ｓ３を受信してから起動を停止する。
【０１１２】
従って、この記憶システム部６では、電源オン時において、ディスクアレイ装置５が起動し終えるまでＮＡＳヘッド４をホストコンピュータ２に認識させないようにすることができ、ＮＡＳヘッド４及びディスクアレイ装置５が異なるタイミングで電源投入された場合においても、ＮＡＳヘッド４のみが起動していることに起因する不具合の発生を未然に防止することができる。また記憶システム部６では、電源オフ時において、ＮＡＳヘッド４内のキャッシュデータ及びディスクアレイ装置５内のキャッシュデータをそれぞれ退避させ終えた後にＮＡＳヘッド４及びディスクアレイ装置５の電源をほぼ同じタイミングでオフさせることができ、さらにディスクアレイ装置５がＮＡＳヘッド４よりも先に起動を停止することに起因するデータの消失などの不具合も未然に防止することができる。
【０１１３】
さらにこの記憶システム部６では、かかる電源連動制御を行うに際してＮＡＳヘッド４及びディスクアレイ装置５以外の電源連動制御処理のためのコントロール装置を必要としないため、当該コントロール装置を用いることに起因するシステムの大型化等の不具合の発生をも未然に防止することができる。
【０１１４】
以上の構成によれば、電源オン時においてＮＡＳヘッド４がディスクアレイ装置５よりも先に起動することによる不具合の発生、及び電源オフ時においてディスクアレイ装置５がＮＡＳヘッド４よりも先に起動を停止することによる不具合の発生を未然かつ確実に防止することができ、かくして信頼性の高い記憶システム部を実現できる。
【０１１５】
（２）第２の実施の形態
図１０は、第１の実施の形態によるディスクアレイ装置５（図５）に代えてＮＡＳネットワークシステム１（図１）に適用する第２の実施の形態によるディスクアレイ装置９０の内部構成を示すものである。
【０１１６】
このディスクアレイ装置９０は、ＲＡＩＤ方式で管理された複数の記憶デバイスとしてのディスクドライブ９１と、これらディスクドライブ９１に対するデータの読み書きを制御する２つのコントローラ９２Ａ，９２Ｂと、各ディスクドライブ９１及び各コントローラ９２Ａ，９２Ｂに対して電力を供給する電源部９３とから構成される。
【０１１７】
各コントローラ９２Ａ，９２Ｂは、複数のチャネル制御部１００、複数のディスク制御部１０１、ＣＰＵ１０２、メモリ１０３、キャッシュメモリ１０４及びデータコントローラ１０５を備える。
【０１１８】
各チャネル制御部１００は、ＮＡＳヘッド４（図５）との間で通信を行うインタフェースであり、第１の実施の形態によるディスクアレイ装置５のホストインタフェース制御部６５とほぼ同様の機能を有している。
【０１１９】
ディスク制御部１０１は、コントローラ９２Ａ，９２Ｂ及び各ディスクドライブ９１間のプロトコル制御を行うインタフェースである。ディスク制御部１０１は、ディスクドライブ９１を制御するコマンドなどを規定するプロトコルに従ってディスクドライブ９１に対するデータ入出力要求を送信する機能を有する。
【０１２０】
ＣＰＵ１０２は、ディスクアレイ装置９０の全体の制御を司るもので、メモリ１０３に格納されたマイクロプログラムを実行することにより、チャネル制御部１００、ディスク制御部１０１及びデータコントローラ１０５等の制御を行う。マイクロプログラムとは、データ読出し処理やデータ書込み処理などである。
【０１２１】
なお、メモリ１０３、キャッシュメモリ１０４及びデータコントローラ１０５は、それぞれ第１の実施の形態によるディスクアレイ装置５のメモリ６１（図５）、キャッシュメモリ６６（図５）及びデータ転送制御部６３（図５）とほぼ同様の機能を有するものであるため、これらの説明は省略する。
【０１２２】
各コントローラ９２Ａ，９２Ｂは高速バス１１０を通じて接続されており、各コントローラ９２Ａ，９２ＢのＣＰＵ１０２がこの高速バス１１０を介して相互に情報をやり取りして処理を分担することにより、各ＣＰＵ１１０の処理負荷を低減し得るようになされている。
【０１２３】
また各コントローラ９２Ａ，９２Ｂは、それぞれ２つのディスク制御部１０１のうち、一方のディスク制御部１０１が半数のディスクドライブ９１にＦＣ−ＡＬ５０６で接続され、他方のディスク制御部１０１がもう半数のディスクドライブ９１にＦＣ−ＡＬ５０６で接続されている。これにより一方のコントローラ９２Ａ，９２Ｂに障害が発生した場合等においてもディスクドライブ９１に対するデータの読み書きに支障が生じるものを未然に防止し得るようになされている。
【０１２４】
このディスクアレイ装置９０は、いずれかのコントローラ９２Ａ，９２Ｂのチャネル制御部１００がＮＡＳヘッド４（図４）のＣＰＵ／ＰＣＩブリッジ５３（図４）及び電源制御部５６（図４）とそれぞれデータ通信用のケーブル１１１及び専用ケーブル１１２を介して接続される。また各コントローラ９２Ａ，９２Ｂ内のメモリ１０３にはそれぞれ図６乃至図９について上述した電源連動制御のためのプログラムが格納されている。かくしてＮＡＳヘッド４と接続されたコントローラ９２Ａ，９２Ｂ内のＣＰＵ１０３は、同じコントローラ９２Ａ，９２Ｂ内のメモリ１０３に格納されたプログラムに基づき、図６乃至図９について上述した電源連動制御処理を実行する。このようにしてこのディスクアレイ装置９０においても、ＮＡＳヘッド４と連動して電源をオン又はオフさせることができるようになされている。
【０１２５】
以上の構成によれば、ディスクアレイ装置９０が２つのコントローラ９２Ａ，９２Ｂを備えるいわゆるデュアルコントローラ構成の場合においても、電源オン時においてＮＡＳヘッド４がディスクアレイ装置９０よりも先に起動することによる不具合の発生、及び電源オフ時においてディスクアレイ装置９０がＮＡＳヘッド４よりも先に起動を停止することによる不具合の発生を未然かつ確実に防止することができ、かくして信頼性の高い記憶システム部を実現できる。
【０１２６】
（４）他の実施の形態
なお上述の第１及び第２の実施の形態においては、ＮＳＡヘッド４にディスクアレイ装置５，９０を１台のみ接続するようにして記憶システム部６を構築するようにした場合について述べたが、本発明はこれに限らず、ＮＡＳヘッド４にディスクアレイ装置５，９０を複数台接続して記憶システム部を構築する場合にも本発明を広く適用することができる。この場合には、電源オン時、ＮＡＳヘッド４に接続されたすべてのディスクアレイ装置５，９０からの起動完了信号Ｓ１を受信した後にＮＡＳヘッド４のＭＰＵ５０が起動する一方、電源オフ時には、かかるすべてのディスクアレイ装置５，９０に対して第１の電源オフ信号Ｓ２を送信し、これらすべてのディスクアレイ装置５，９０からの第２の電源オフ信号Ｓ３を受信した後にＭＰＵ５０が終了処理を開始するようにＮＡＳヘッド４を構築すれば良い。
【０１２７】
また上述の第１及び第２の実施の形態においては、ＮＡＳヘッド４及びディスクアレイ装置５，９０間を専用ケーブル８０，１１２で接続し、ＮＡＳヘッド４の電源制御部５６及びディスクアレイ装置５，９０のＭＰＵ６０又はＣＰＵ１０２が、起動完了信号Ｓ１や第１及び第２の電源オフ信号Ｓ２，Ｓ３をこの専用ケーブル８０，１１２を介してやり取りするようにした場合について述べたが、本発明はこれに限らず、例えばＮＡＳヘッド４及びディスクアレイ装置５，９０間を無線回線で接続し、ＮＡＳヘッド４の電源制御部５６及びディスクアレイ装置５，９０のＭＰＵ６０又はＣＰＵ１０２が、起動完了信号Ｓ１や第１及び第２の電源オフ信号Ｓ２，Ｓ３をこの無線回線を通じてやり取りするようにしても良い。
【０１２８】
さらに上述の第１の実施の形態においては、ＮＡＳヘッド４のオペレーティングシステムをディスクアレイ装置５のディスクドライブ８内に格納しておくようにした場合について述べたが、本発明はこれに限らず、かかるオペレーティングシステムをＮＡＳヘッド４のメモリ５１に格納しておくようにしても良い。ただし、ＮＡＳヘッド４のオペレーティングシステムをディスクアレイ装置５のディスクドライブ８内に格納しておくことによって、例えばＮＡＳヘッド４の電源制御部５６が、電源部７６（図１）のブレーカスイッチ７５（図２）がオン操作された直後からＭＰＵ５に電力を供給するようにＮＡＳヘッド４を構築した場合においても、ディスクアレイ装置５が起動し終えるまではＮＡＳヘッド４がディスクアレイ装置５のディスクドライブ８からオペレーティングシステムを読み出せずに起動できないことから、ＮＡＳヘッド４及びディスクアレイ装置５の電源投入のタイミングが異なる場合においても、ＮＡＳヘッド４が先に起動することに起因する不具合の発生を未然に防止することができる。
【産業上の利用可能性】
【０１２９】
本発明は、ＮＡＳヘッド及びディスクアレイ装置から構成される記憶システムのほか、データを記憶する記憶制御装置と、上位装置及び前記記憶制御装置間のデータの入出力を制御するアダプタ装置とを有する種々の形態の記憶システムに広く適用することができる。
【図面の簡単な説明】
【０１３０】
【図１】本実施の形態によるＮＡＳネットワークシステムの構成を示すブロック図である。
【図２】本実施の形態による記憶システム部の外観構成を示す正面図及び背面図である。
【図３】ディスクアレイ装置の基本筐体の構成を示す分解斜視図である。
【図４】ディスクアレイ装置の増設筐体の構成を示す分解斜視図である。
【図５】記憶システム部の内部構成を示すブロック図である。
【図６】本実施の形態による電源連動制御機能の電源オン時におけるシーケンスの説明に供するタイミングチャートである。
【図７】本実施の形態による電源連動制御機能の電源オン時におけるＮＡＳヘッドのＭＰＵ及びディスクアレイ装置のＭＰＵの処理手順を示すフローチャートである。
【図８】本実施の形態による電源連動制御機能の電源オフ時におけるシーケンスの説明に供するタイミングチャートである。
【図９】本実施の形態による電源連動制御機能の電源オフ時におけるＮＡＳヘッドのＭＰＵ及びディスクアレイ装置のＭＰＵの処理手順を示すフローチャートである。
【図１０】第２の実施の形態によるディスクアレイ装置の構成を示すブロック図である。
【符号の説明】
【０１３１】
１……ＮＡＳネットワークシステム、２……ホストコンピュータ、３……ＬＡＮ、４……ＮＡＳヘッド、５，９０……ディスクアレイ装置、６……記憶システム部、８，９１……ディスクドライブ、９，９２Ａ，９２Ｂ……コントローラ、２３，７１……表示パネル、２３Ａ，７０……ステータスＬＥＤ、２５，７６，９３……電源部、２６，７５……ブレーカスイッチ、５０，６０……ＭＰＵ、５３，６３……データ転送制御部、５２，６６，１０４……キャッシュメモリ、８０，１１２……専用ケーブル、Ｓ１……起動完了信号、Ｓ２，Ｓ３……電源オフ信号。
【図１】
2006215664.tif 000003
【図２】
2006215664.tif 000004
【図３】
2006215664.tif 000005
【図４】
2006215664.tif 000006
【図５】
2006215664.tif 000007
【図６】
2006215664.tif 000008
【図７】
2006215664.tif 000009
【図８】
2006215664.tif 000010
【図９】
2006215664.tif 000011
【図１０】
2006215664.tif 000012