(57)【要約】    【課題】  高速駆動が可能な駆動回路とオフ電流の低い負荷回路とを備えたアクティブマトリクス基板の形成を低温プロセスによって実現する技術等を提供する。    【解決手段】  駆動回路を構成するＴＦＴの半導体膜として略単結晶状態の半導体膜を形成する一方、画素回路を構成するＴＦＴの半導体膜として微結晶状態の半導体膜を形成する。具体的には、駆動回路を構成するＴＦＴが形成される領域には、該ＴＦＴの半導体膜が結晶化する際の起点となるべき微細孔１４を設ける一方、画素回路を構成するＴＦＴが形成される領域には、該ＴＦＴが結晶化する際の起点となるべき微細孔を設けない。【選択図】    図２
2006049647.tif 000002
【特許請求の範囲】
【請求項１】
負荷のスイッチング動作を行う第１のアクティブ素子を備えた負荷回路と前記負荷の駆動を制御する第２のアクティブ素子を備えた駆動回路が同一面に形成された基板であって、
前記第１のアクティブ素子を構成する半導体膜は略多結晶状態の半導体膜であり、
前記第２のアクティブ素子を構成する半導体膜は略単結晶状態の半導体膜であり、
前記第２のアクティブ素子を構成する半導体膜の一部または周辺部には、孔が設けられ、
前記第１のアクティブ素子を構成する半導体膜の一部または周辺部には、当該半導体膜が結晶化する際の起点となるべき孔が設けられていないことを特徴とするアクティブマトリクス基板。
【請求項２】
前記負荷回路は、複数の走査線と、前記各走査線に交差するように設けられた複数のデータ線と、前記走査線と前記データ線との交差部にそれぞれ設けられた前記負荷としての複数の画素電極とを備えることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記各アクティブ素子は、薄膜トランジスタであることを特徴とする請求項２に記載のアクティブマトリクス基板。
【請求項４】
請求項３に記載のアクティブマトリクス基板と、
一方の面に共通電極が設けられ、当該共通電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層とを備えたことを特徴とする電気光学装置。
【請求項５】
請求項１〜３のいずれか１の請求項に記載のアクティブマトリクス基板を備えることを特徴とする電子デバイス。
【請求項６】
負荷のスイッチング動作を行う負荷回路と前記負荷の駆動を制御する駆動回路が同一面上に形成されるアクティブマトリクス基板の製造方法であって、
基板上に絶縁膜を形成する工程と、
前記駆動回路を形成する領域に孔を設ける工程と、
前記絶縁膜上に珪素膜を形成する工程と、
前記珪素膜に一様な熱処理を加えることにより、前記駆動回路を形成する領域に前記孔を中心とする略単結晶状態の珪素膜を形成する一方、前記負荷回路を形成する領域に多結晶状態の珪素膜を形成する工程と、
前記負荷回路を形成する領域に、前記略多結晶状態の珪素膜を半導体膜として有する前記負荷のスイッチング動作を行う第１のアクティブ素子を形成する工程と、
前記駆動回路を形成する領域に、前記略単結晶状態の珪素膜を半導体膜として有する前記負荷の駆動を制御する第２のアクティブ素子を形成する工程と
を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項７】
前記第２のアクティブ素子を形成する工程においては、前記略単結晶状態の珪素膜のうち、前記孔を含まない領域を半導体膜として有する第２のアクティブ素子を形成することを特徴とする請求項６に記載のアクティブマトリクス基板の製造方法。
【請求項８】
前記珪素膜に所定条件でレーザ光を照射することにより、前記珪素膜に一様な熱処理を加えることを特徴とする請求項６または７に記載のアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法に関する。
【背景技術】
【０００２】
複数の画素を有する液晶表示装置、有機ＥＬ表示装置及びイメージセンサ等の各種電子デバイスにおいては、ガラス基板や石英基板上に形成される半導体装置（ＴＦＴなど；以下、ＴＦＴ）を用いて画素（負荷）のスイッチング動作が行われる。かかる基板には、画素のスイッチング動作を行う多数のＴＦＴを備えた画素回路が形成されるほか、各画素の駆動を制御する多数のＴＦＴを備えた駆動回路が形成される。
【０００３】
かかるガラス基板等に形成されるＴＦＴの性能を向上するために、大きな結晶粒からなる半導体膜を形成し、ＴＦＴのチャネル形成領域を略単結晶粒で形成する技術が種々検討されている。例えば、下記非特許文献１、２には、基板上に微細な穴（微細孔）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、略単結晶状態の半導体膜を形成する技術が開示されている。
【０００４】
略単結晶状態の半導体膜を用いてＴＦＴを形成することにより、１つのＴＦＴの形成領域（特にチャネル領域）を単一の略単結晶粒で構成することが可能となり、これにより電界効果移動度などの電気的特性に優れた半導体装置を実現することが可能となる。
【０００５】
このように優れた電気的特性を有するＴＦＴを用いれば、ガラス基板や石英基板上に高機能かつ高速動作する駆動回路を形成することができる。しかしながら、ＴＦＴの半導体膜を単結晶に近づけると、ＳＯＩ（Silicon On Insulator）デバイスにみられる寄生バイポーラ効果と呼ばれる一種の基板浮遊効果が問題となる。この寄生バイポーラ効果の発生により、ソース・ドレイン間の耐圧の低下、理論極限を上回る異常に急峻なサブスレショルド特性、オフ電流の増加、閾値電圧の低下等、種々の問題が発生する。
【０００６】
かかる問題点を解決するために、駆動回路を構成するＴＦＴについては略単結晶状態の半導体膜を用いて形成する一方、画素回路を構成するＴＦＴについては略多結晶状態の半導体膜を用いて形成する技術が提案されている（例えば特許文献１参照）。
【０００７】
この多結晶状態の半導体膜を利用して形成したＴＦＴにおいては、少数キャリアの寿命（ライフタイム）が短く、一般的に使用する電圧レベルでは上述したような問題はほとんど起こらないため、電気的特性に優れた高速動作可能な駆動回路を形成するとともに、オフ電流の低い画素回路を形成することができる。
【非特許文献１】「Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ」， ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ Ａｕｇ．１９９３ ｐｐ２５７−２５８
【非特許文献２】「Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ ｏｆ Ｓｉ Ｔｈｉｎ−Ｆｉｌｍ ＦｏｒＬｏｃａｔｉｏｎ Ｃｏｎｔｒｏｌ ｏｆ Ｌａｒｇｅ Ｇｒａｉｎ ｏｎ Ｇｌａｓｓ 」， Ｒ．Ｉｓｈｉｈａｒａ等， ｐｒｏｃ．ＳＰＩＥ ２００１， ｖｏｌ．４２９５， ｐ．１４〜２３
【特許文献１】特開平５−１３４２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に開示された技術においては、単結晶状態の半導体膜の形成温度が高いといった問題がある。具体的には、減圧エピタキシャル成長によって単結晶珪素膜を形成する場合には９６０℃の温度が必要であり、固相成長によって形成する場合にも６００℃の温度が必要である。このように高い温度を必要とする製造方法においては、高価な溶融石英基板等を使用しなければならず、安価なガラス基板やプラスチック基板を使用することができないという問題があった。
【０００９】
本発明は、以上説明した事情を鑑みてなされたものであり、高速駆動が可能な駆動回路とオフ電流の低い負荷回路とを備えたアクティブマトリクス基板の形成を低温プロセスによって実現すること等を目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係るアクティブマトリクス基板は、負荷のスイッチング動作を行う第１のアクティブ素子を備えた負荷回路と前記負荷の駆動を制御する第２のアクティブ素子を備えた駆動回路が同一面に形成された基板であって、前記第１のアクティブ素子を構成する半導体膜は略多結晶状態の半導体膜であり、前記第２のアクティブ素子を構成する半導体膜は略単結晶状態の半導体膜であり、前記第２のアクティブ素子を構成する半導体膜の一部または周辺部には、孔が設けられ、前記第１のアクティブ素子を構成する半導体膜の一部または周辺部には、当該半導体膜が結晶化する際の起点となるべき孔が設けられていないことを特徴とする。
【００１１】
かかる構成によれば、駆動回路を構成する各半導体膜の一部または周辺部には孔が設けられる一方、負荷回路を構成する半導体膜の一部または周辺部には孔が設けられていない。基板上に形成された半導体膜に熱処理が施されると、孔が存在する駆動回路が形成される領域については、この孔を中心に略単結晶状態の半導体膜が形成される一方、孔が存在しない負荷回路が形成される領域については、熱処理によって完全溶融して多結晶化し、略多結晶状態の半導体膜が形成される。
【００１２】
かかる熱処理によって半導体膜（非晶質珪素膜等）が溶融するときは非常に高温になるが、この溶融・固化は非常に短い時間（数十ｎｓ程度）に起きるため、実質低温プロセスとみなすことができ、素子基板として安価なガラス基板やプラスチック基板を使用することができるといった利点がある。
【００１３】
このようにして形成される駆動回路は、略単結晶状態の半導体膜を備えた第２のアクティブ素子（ＴＦＴなど）から構成されるため、高速駆動が可能となる一方、負荷回路（画素回路など）は、略多結晶状態の半導体膜を備えた第１のアクティブ素子（ＴＦＴなど）から構成されるため、寄生バイポーラ効果やオフ電流を抑えた優れた特性を得ることが可能となる。
【００１４】
ここで、前記負荷回路は、複数の走査線と、前記各走査線に交差するように設けられた複数のデータ線と、前記走査線と前記データ線との交差部にそれぞれ設けられた前記負荷としての複数の画素電極とを備える構成であっても良い。
【００１５】
また、このようなアクティブマトリクス基板を電気光学装置に適用しても良い。電気光学装置について特に限定はないが、例えばアクティブマトリクス型の駆動方法で液晶層を駆動可能に構成した液晶表示装置や電界発光層を駆動可能に構成した電界発光表示装置を備えるもの等が挙げられる。液晶表示装置の構成について具体的に説明すると、上記アクティブマトリクス基板と、一方の面に共通電極が設けられ、当該共通電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層とを備えた構成等が挙げられる。
【００１６】
また、このようなアクティブマトリクス基板を他の様々な電子デバイスに適用しても良い。電子デバイスに限定はないが、例えば電界発光素子により構成された表示装置を備えるもの、例えば携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、更に表示機能付のファクス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳等に適用可能である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る実施の形態について図面を参照しながら説明する。
【００１８】
Ａ．第１の実施形態
図１は、第１の実施形態に係るＴＦＴを用いたアクティブマトリクス方式の透過型液晶表示装置１である。
【００１９】
図１に示すように、液晶表示装置１は、ＴＦＴ６が形成された側の素子基板２と対向基板３とが対向配置され、これらの素子基板（アクティブマトリクス基板）２と対向基板３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。
【００２０】
液晶表示装置１は、互いに交差してなる多数のソース線（走査線）４及び多数のゲート線（データ線）５とを有する画素回路が形成された表示画素領域と、これらソース線４及びゲート線５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
【００２１】
素子基板２の内面側に配された各ソース線４と各ゲート線５の交差部には、対応する各画素電極７（負荷）のスイッチング動作を行うＴＦＴ（第１のアクティブ素子）６が形成されている。別言すると、マトリクス状に配置された各画素に１つのＴＦＴ６と１つの画素電極７とが設けられている。また、対向基板３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極８が形成されている。
【００２２】
一方、ＴＦＴ６に接続された画素の駆動を制御する駆動回路（ソースドライバ）２０、２１は、ＴＦＴ６と同様に素子基板２の内面側に形成されており、図示せぬ多数のＴＦＴ（第２のアクティブ素子）を含んで構成されている。この駆動回路２０、２１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ６を駆動するための駆動信号（走査信号）を生成する。また、ＴＦＴ６に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）２２、２３も駆動回路２０、２１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ６を駆動するための駆動信号（データ信号）を生成する。
【００２３】
本実施形態においては、画素回路を構成するＴＦＴ６の半導体膜として略単結晶状態の半導体膜を用いる一方、駆動回路を構成するＴＦＴの半導体膜として微結晶状態（結晶粒径が微細かつ多結晶状態）の半導体膜を用いる。以下、画素回路を構成するＴＦＴ６及び駆動回路を構成するＴＦＴの製造プロセス等について説明する。
【００２４】
（微細孔形成工程）
先ず、図２（ａ）に示すように、ガラス基板や石英基板などの基板１０上に絶縁膜としての酸化珪素膜１２を形成する。基板１０上への酸化珪素膜１２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の物理気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法により厚さ数１００ｎｍの酸化珪素膜１２を形成できる。
【００２５】
次に、酸化珪素膜１２の所定位置に微細孔１４を形成する。この微細孔１４は、駆動回路が配置される駆動回路領域に複数形成され、画素回路が配置される表示画素領域には形成されない（図２（ａ）参照；詳細は後述）。微細孔１４を形成する際には、フォトリソグラフィ、エッチング等を行い、酸化珪素膜１２の所定位置に断面が直径０．１μｍ程度の円形である微細孔１４を形成する。いずれのエッチング方法を採用するかは任意であるが、例えばＣＨＦ3ガスのプラズマを用いた反応性イオンエッチングを採用することができる。上記微細孔１４の直径が０．５μｍ程度の場合は、該微細孔１４を有する基板全面に新たな酸化硅素膜を堆積することにより、微細孔１４の直径を０．１μｍ程度にすることができる。
【００２６】
（成膜工程）
次に、図２（ｂ）に示すように、酸化珪素膜１２上及び微細孔１４内に半導体膜となる非晶質珪素膜１６を形成する。非晶質珪素膜１６の形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、あるいはスパッタリング法等の物理気相堆積法が挙げられる。また、半導体材料を含有する液体材料を塗布した後に熱処理を加えることによって非晶質珪素膜１６を形成しても良い。本実施形態では、上述した液体材料として、リンなどの５族元素あるいはホウ素などの３族元素を含有する物質をドーパント源として添加した珪素化合物を含有する溶液、または上述した３族又は５族元素で変性された珪素化合物と変性されていない珪素化合物とを含有する溶液を液滴吐出法（インクジェット法）によって供給する。なお、液滴吐出法以外の方法（例えばスピンコート法など）によって液体材料を供給してもよい。また、ドーパント源となる物質の濃度は、薄膜トランジスタの電気的特性（特にしきい値Ｖｔｈ）を制御するために適宜加えられるものである。
【００２７】
ここで、上述した液体材料に含まれる珪素化合物としては、例えば、シクロペンタシラン（Ｓｉ5Ｈ10）など、１個以上の環状構造をもったものに紫外線を照射することによって光重合させて高次シランとしたものを用いることが好適である。この場合には、リン化合物やホウ素化合物を混合した後に紫外線を照射し、重合時にこれらを取り込んだ形で高次シラン化合物とすることが更に好ましい。また、液体材料を形成するための溶媒としては、珪素化合物を溶解し、かつ珪素化合物と反応しないものであれば特に限定されないが、室温での蒸気圧が０．００１〜２００ｍｍＨｇのものが好適である。このような溶媒の具体例としては、ベンゼンやトルエンなどの炭素水素系溶媒が挙げられる。
【００２８】
（溶融結晶化工程）
次に、図２（ｃ）に示すように、非晶質珪素膜１６にレーザ光を照射（レーザアニール）して熱処理を加え、部分的に溶融させる。非晶質珪素膜１６に照射するレーザ光としては、光の波長が約２４８ｎｍのＫｒＦエキシマレーザ光、波長が約３０８ｎｍのＸｅＣｌパルスエキシマレーザ光、波長が約５３２ｎｍのＮｄ：ＹＡＧレーザ光の第２高調波、同じく波長が約５３２ｎｍのＮｄ：ＹＶＯ４レーザ光の第２高調波、波長が約２６６ｎｍのＮｄ：ＹＡＧレーザ光の第４高調波、同じく波長が約２６６ｎｍのＮｄ：ＹＶＯ４レーザ光の第４高調波等が好ましい。これらの光を非晶質珪素膜１６に照射すると、後述するように非晶質珪素膜１６は溶融・固化して結晶化する。
【００２９】
非晶質珪素膜１６が溶融するときは非常に高温になるが、この溶融・固化は非常に短い時間（数十ｎｓ程度）に起きるため、実質低温プロセスとみなすことができる。よって、本実施形態においては素子基板２として安価なガラス基板やプラスチック基板を使用することができるといった利点がある。ここで、珪素膜における光の吸収係数は、光の波長が短いほど吸収係数が高くなる傾向にあるため、レーザの波長を短く設定することで効率的に珪素膜に光を吸収させることができる。なお、エキシマレーザは、広く一般的に使用されているため使いやすいといった利点があるが、装置メンテナンスに時間とコストがかかる。一方、ＹＡＧレーザ等の固体レーザは装置メンテナンスが容易であるといった利点があり、いずれのレーザを採用するかは任意に設定・変更可能である。
【００３０】
ここで、非晶質珪素膜１６に照射するレーザ光として例えばＸｅＣｌパルスエキシマレーザ光（波長３０８ｎｍ、パルス幅３０ｎｓｅｃ）を用いる。非晶質珪素膜１６に照射するレーザ光のエネルギー密度を最適化することにより、表示画素領域に存在する非晶質珪素膜１６は膜厚方向全域に渡ってほぼ完全に溶融した状態になる。一方、駆動回路領域に存在する非晶質珪素膜（詳細には微細孔１４内にある非晶質珪素膜）１６は、表面が溶融し微細孔１４の底部では溶融しない状態（部分溶融状態）となる。ここで、レーザ光のエネルギー密度が高すぎると、珪素膜が損傷してしまう。逆にエネルギー密度が低すぎると、微細孔１４の有無に関わらず、珪素膜は全面多結晶珪素膜となってしまう。
【００３１】
レーザ照射後の珪素の凝固は、微細孔１４の内部で先に始まり、その後非晶質珪素膜１６の略完全溶融状態となっている部分（表面側の部分）に至る。このとき、微細孔１４の底部近傍ではいくつかの結晶粒が発生するが、微細孔１４の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔１４の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、非晶質珪素膜１６の略完全溶融状態の部分では微細孔１４の上部に到達した１個の結晶粒を核として結晶成長が進行するようになる。この結果、微細孔１４が形成されている駆動回路領域には、微細孔１４を中心として略単結晶状態の珪素膜（以下、単結晶半導体膜という）１８が形成される一方、微細孔１４が形成されていない表示画素領域には、非晶質珪素膜１６が完全溶融して微結晶状態の珪素膜（以下、微結晶半導体膜という）１６が形成される（図２（ｄ）参照）。
【００３２】
ここで、単結晶半導体膜１８は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる効果が得られる。また、結晶粒界がほぼ無いと見なせるために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。
【００３３】
図３は、単結晶半導体膜を用いたＴＦＴの特性と微結晶半導体膜を用いたＴＦＴの特性を例示した図である。なお、図３では、単結晶半導体膜を用いたＴＦＴの特性を実線で示し、微結晶半導体膜を用いたＴＦＴの特性を破線で示す。また、図３の縦軸はＴＦＴに流れる電流Ｉ、横軸はゲート電圧Ｖｇを示す。図３に示すように、単結晶半導体膜を用いたＴＦＴは、微結晶半導体膜を用いたＴＦＴと比較して高速なスイッチング動作が可能な反面、オフ電流は大きい。言い換えれば、微結晶半導体膜を用いたＴＦＴは、単結晶半導体膜を用いたＴＦＴと比較してオフ電流は小さいが、スイッチング動作は遅い。
【００３４】
以上説明した各ＴＦＴの特性を利用して、単結晶半導体膜１８を能動層（ソース／ドレイン領域やチャネル形成領域）に用いたＴＦＴを駆動回路に使用するとともに、微結晶状態の半導体膜１６を能動層に用いたＴＦＴを画素回路に使用して、高速駆動が可能な駆動回路と板浮遊効果の発生やオフ電流を抑えることが可能な画素回路を実現する。なお、この後の工程については、重複説明を避けるため、駆動回路を構成するＴＦＴの形成を例に説明を行い、画素回路を構成するＴＦＴの形成については割愛する。
【００３５】
（素子形成工程）
図４は、駆動回路を構成するＴＦＴの平面図であり、図５は図４（ａ）におけるＡ−Ａ'線断面に相当する断面図である。
【００３６】
先ず、図５（ａ）に示すように、駆動回路領域の酸化珪素膜１２上に珪素膜をパターニングして、ＴＦＴの形成に用いる単結晶半導体膜を形成する。ここで、説明の便宜上、パターニングがなされる以前の珪素膜を「珪素膜１８ａ」、パターニングがなされた後の珪素膜を「珪素膜１８ｂ」と、それぞれ符号を置き換える。なお、図４（ａ）においては、パターニングがなされる以前の珪素膜１８ａを点線により示し、パターニングがなされた後の珪素膜１８ｂを実線により示している。
【００３７】
図４（ａ）に示すように、本実施形態では珪素膜１８ａの面内で微細孔１４を含む部分をパターニングによって切り出して当該部分をＴＦＴの単結晶半導体膜１８ｂとして使用している。言い換えると、単結晶半導体膜１８ｂの結晶化の起点となる微細孔１４が当該単結晶半導体膜１８ｂの一部に配されるようにパターニングを行っている。ただし、本発明はこれに限る趣旨ではなく、例えば図４（ｂ）に示すように、微細孔１４が当該単結晶半導体膜１８ｂの周辺部に配されるように（別言すると、単結晶半導体膜１８ｂとして利用する部分に微細孔１４が形成された領域が含まれないように）パターニングしても良い。このように微細孔１４から離れた部分に単結晶半導体膜１８ｂが配されるようにパターニングすることで、結晶の性質がより安定した半導体膜１８ｂを得ることができる。
【００３８】
次に、図５（ｂ）に示すように、酸化珪素膜１２および単結晶半導体膜１８ｂの上に酸化珪素膜２０を形成する。例えば、酸化珪素膜２０は、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）またはＰＥＣＶＤ法にて形成できる。この酸化珪素膜２０はＴＦＴのゲート絶縁膜として機能するものである。
【００３９】
次に、図５（ｃ）に示すように、タンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極２２を形成する。次に、このゲート電極２２をマスクとしてドナーまたはアクセプターとなる不純物イオンを打ち込み、ソース／ドレイン領域２４とチャネル形成領域２６をゲート電極２２に対して自己整合的に作製する。
【００４０】
ここで、例えばＮＭＯＳトランジスタを作製する場合、不純物元素としてリン（Ｐ）を１×１０16ｃｍ-2の濃度でソース／ドレイン領域に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度４００ｍＪ／ｃｍ2程度で照射するか、２５０℃〜４５０℃程度の温度で熱処理することにより不純物元素の活性化を行う。
【００４１】
次に、図５（ｄ）に示すように、酸化珪素膜２０およびゲート電極２２の上面に、酸化珪素膜２８を形成する。例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化珪素膜２８を形成する。次に、ソース／ドレイン領域２４に至るコンタクトホールを酸化珪素膜２０、２８に開けて、コンタクトホール内および酸化珪素膜２８上のコンタクトホールの周縁部にソース／ドレイン電極３０を形成する。ソース／ドレイン電極３０は、例えばスパッタリング法によりアルミニウムを堆積して形成するとよい。また、ゲート電極２２に至るコンタクトホールを酸化珪素膜２８に開けて、ゲート電極２２用の端子電極３２（図４（ａ）参照）を形成する。このような過程を経て、本発明に係る駆動回路を構成するＴＦＴ６が作製される。
【００４２】
以上説明したように、本実施形態によれば、駆動回路が形成される駆動回路領域に半導体膜が結晶化する際の起点となるべき微細孔１４を設けることで、駆動回路領域に略単結晶状態の半導体膜を形成する一方、画素回路領域に略多結晶状態の半導体膜を形成する。そして、駆動回路については、略単結晶状態の半導体膜を有するＴＦＴによって構成する一方、画素回路については、略多結晶状態の半導体膜を有するＴＦＴによって構成することで、高速駆動が可能な駆動回路と基板浮遊効果の発生やオフ電流を抑えることが可能な画素回路を実現することができる。また、熱処理としてレーザアニール法を採用することで、減圧エピタキシャル成長法や固相成長法等を採用する場合に比して低温化することができ（解決しようとする課題の項を参照）、また、基板についても安価なガラス基板やプラスチック基板を用いることができる。
【００４３】
Ｂ．第２の実施形態
図６は、第２の実施形態に係る電気光学装置の一種である有機ＥＬ表示装置１００の接続図を示す。
【００４４】
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量、上述した微結晶半導体膜を有するＴＦＴ１１１〜１１４を備えて構成されている。駆動回路領域に形成された各駆動回路１０１、１０２は、上述した単結晶半導体膜を有する複数のＴＦＴ（図示略）を備えて構成されている。駆動回路１０１からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００４５】
Ｃ．第３の実施形態
図７は、第４の実施形態に係る電子デバイスを例示した図である。
図７（ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話２３０は、電気光学装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。図７（ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。
【００４６】
図７（ｃ）は、本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。
【００４７】
図７（ｄ）は、本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。図７（ｅ）は、本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明は、例えば光変調器１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。図７（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明は、例えば画像表示源１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。
【００４８】
上  記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る結晶性半導体膜を用いて形成されるアクティブ素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、半導体素子はこれに限定されるものではなく、他のアクティブ素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【００４９】
【図１】第１の実施形態に係る液晶表示装置の構成を示す図である。
【図２】同実施形態に係る各ＴＦＴの製造プロセスを示す図である。
【図３】同実施形態に係る各ＴＦＴの特性を例示した図である。
【図４】同実施形態に係る駆動回路を構成するＴＦＴの平面図である。
【図５】同実施形態に係る図４（ａ）におけるＡ−Ａ’線断面に相当する断面図である。
【図６】第２の実施形態に係る有機ＥＬ表示装置の構成を示す図である。
【図７】第３の実施形態に係る各電子デバイスを例示した図である。
【符号の説明】
【００５０】
１・・・液晶表示装置、２・・・素子基板、３・・・対向基板、６・・・ＴＦＴ、１０・・・基板、１４・・・微細孔、１６・・・微結晶半導体膜、１８・・・単結晶半導体膜、１００・・・電気光学装置。
【図１】
2006049647.tif 000003
【図２】
2006049647.tif 000004
【図３】
2006049647.tif 000005
【図４】
2006049647.tif 000006
【図５】
2006049647.tif 000007
【図６】
2006049647.tif 000008
【図７】
2006049647.tif 000009
【手続補正書】
【提出日】平成17年6月3日(2005.6.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本実施形態においては、画素回路を構成するＴＦＴ６の半導体膜として微結晶状態（結晶粒径が微細かつ多結晶状態）の半導体膜を用いる一方、駆動回路を構成するＴＦＴの半導体膜として略単結晶状態の半導体膜を用いる。以下、画素回路を構成するＴＦＴ６及び駆動回路を構成するＴＦＴの製造プロセス等について説明する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
以上説明した各ＴＦＴの特性を利用して、単結晶半導体膜１８を能動層（ソース／ドレイン領域やチャネル形成領域）に用いたＴＦＴを駆動回路に使用するとともに、微結晶状態の半導体膜１６を能動層に用いたＴＦＴを画素回路に使用して、高速駆動が可能な駆動回路と基板浮遊効果の発生やオフ電流を抑えることが可能な画素回路を実現する。なお、この後の工程については、重複説明を避けるため、駆動回路を構成するＴＦＴの形成を例に説明を行い、画素回路を構成するＴＦＴの形成については割愛する。