(57)【要約】【課題】  基板を傾斜、回転、冷却また加熱などすることのできる基板ステージにおいて、安定して逆スパッタリング処理を行うことができる逆スパッタリング方法および成膜装置を提供する。【解決手段】  スパッタ用ガス導入管１０６からスパッタ用ガスとしてＡｒガスが導入され、チャンバ１０１内の圧力は可変コンダクタンスバルブ１１４によって０．５〜１０Ｐａに調圧される。そしてパルスＤＣ電源１０９によって基板ステージ１０２にパルス電圧が印加される。基板１０８の表面が所定量逆スパッタされた後、パルスＤＣ電源１０８による電圧の印加を止める。【選択図】図１
2006028562.tif 000002
【特許請求の範囲】
【請求項１】
基板を保持する基板保持部材と前記基板保持部材と対向する対向電極との間に電界をかけることにより、成膜処理前の前記基板の表面にイオンを衝突させて汚染物質を除去する逆スパッタリング方法において、
前記基板保持部材と前記対向電極との間にパルス電圧を印加することを特徴とする逆スパッタリング方法。
【請求項２】
請求項１に記載された逆スパッタリング方法において、
前記パルス電圧は、正の電圧と負の電圧が所定周期で繰り返し発生するパルス列状の電圧であることを特徴とする逆スパッタリング方法。
【請求項３】
基板の表面に膜を生成する成膜部と、
成膜処理前の前記基板の表面にイオンを衝突させて汚染物質を除去する逆スパッタリング処理部とを有する成膜装置であって、
前記逆スパッタリング処理部は、
前記基板を保持する基板保持部材と、
前記基板保持部材と対向する対向電極と、
前記基板保持部材にパルス電圧を印加する電圧印加手段とを備えることを特徴とする成膜装置。
【請求項４】
請求項３に記載された成膜装置において、
前記パルス電圧は、正の電圧と負の電圧が所定周期で繰り返し発生するパルス列状の電圧であることを特徴とする成膜装置。
【請求項５】
請求項３または４に記載された成膜装置において、
前記成膜部と逆スパッタリング処理部とが一つのチャンバ内に設けられていることを特徴とする成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆スパッタリング処理機能を有する成膜装置およびその逆スパッタリング方法に関する。
【背景技術】
【０００２】
試料を支持するサセプターと補助電極の間に高周波電界を印加してプラズマを発生し、試料表面を逆スパッタするスパッタリング方法が知られている（特許文献１）。
【特許文献１】特開平８−３７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載されている成膜装置では、試料を支持するサセプターと補助電極の間に高周波電界を印加して、逆スパッタリング処理を行う。この場合、スパッタリング処理に要するパワーを最小限に抑え、プラズマを安定させるため、高周波電界を発生させる電源側のインピーダンスとプラズマ側のインピーダンスをマッチングさせるＲＦマッチング処理が必要となる。ところで、近年、試料を支持するサセプターなどの基板ステージは、試料を傾斜移動させたり自転させたりするため、あるいは冷却水を流したりヒーターを設置するため構造が複雑になってきている。このため、電源側のインピーダンスとプラズマ側のインピーダンスのマッチングが困難となる。インピーダンスマッチングがとれないとプラズマは不安定になり、試料表面のクリーニングが十分に行われなかったり、逆に不純物が付着してしまうという問題点が発生する。
【課題を解決するための手段】
【０００４】
請求項１の発明は、基板を保持する基板保持部材と基板保持部材と対向する対向電極との間に電界をかけることにより、成膜処理前の基板の表面にイオンを衝突させて汚染物質を除去する逆スパッタリング方法において、基板保持部材と対向電極との間にパルス電圧を印加することを特徴とする。
請求項２の発明は、請求項１に記載された逆スパッタリング方法において、パルス電圧は、正の電圧と負の電圧が所定周期で繰り返し発生するパルス列状の電圧であることを特徴とする。
請求項３の発明は、基板の表面に膜を生成する成膜部と、成膜処理前の基板の表面にイオンを衝突させて汚染物質を除去する逆スパッタリング処理部とを有する成膜装置であって、逆スパッタリング処理部は、基板を保持する基板保持部材と、基板保持部材と対向する対向電極と、基板保持部材にパルス電圧を印加する電圧印加手段とを備えることを特徴とする。
請求項４の発明は、請求項３に記載された成膜装置において、パルス電圧は、正の電圧と負の電圧が所定周期で繰り返し発生するパルス列状の電圧であることを特徴とする。
請求項５の発明は、請求項３または４に記載された成膜装置において、成膜部と逆スパッタリング処理部とが一つのチャンバ内に設けられていることを特徴とする。
【発明の効果】
【０００５】
本発明によれば、パルス電圧により基板と対向電極間に電界を印加するようにしたので、従来のＲＦマッチング処理が不要となり、基板を傾斜、回転、冷却また加熱などする機能を有する基板保持部材を有する場合でも、安定して逆スパッタリング処理を行うことができる。
【発明を実施するための最良の形態】
【０００６】
本発明の一実施形態の成膜装置および逆スパッタリング方法を図１および図２を参照して説明する。図１は、本発明の一実施形態による成膜装置の構成を示す図である。図２は、本発明の一実施形態の逆スパッタリング処理およびその後の成膜処理を説明するフローチャートである。
【０００７】
本発明の一実施形態である成膜装置１は、チャンバ１０１、基板ステージ１０２、スパッタカソード１０３、基板用シャッタ１０４、ターゲット用シャッタ１０５、スパッタ用ガス導入管１０６および真空排気管１０７を備える。チャンバ１０１は、その内部空間に生成するプラズマなどを利用して、基板ステージ１０２に保持された基板１０８の表面を逆スパッタリング処理したり成膜処理するための密閉容器である。
【０００８】
基板ステージ１０２は、チャンバ１０１の内部上面に設けられ、上下方向の移動と回転が可能であり、必要に応じて、成膜対象である基板１０８の加熱、冷却などが可能に構成される。また、基板ステージ１０２はパルスＤＣ電源１０９と接続している。パルスＤＣ電源１０９は、基板ステージ１０２にパルス電圧を印加するための電源装置である。ここでパルス電圧とは、デューティ制御された所定周波数のパルス列状の電圧である。たとえば、正側の上限値は＋２０〜＋１２０Ｖであり、負側の下限値は−２００Ｖ〜−６００Ｖである。
【０００９】
スパッタカソード１０３は、上面に成膜の材料となるターゲット１１０が設けられおり、スパッタカソード印加電源１１１と接続している。スパッタカソード印加電源１１１は、スパッタカソード１０３に印加するための電源装置であり、ＲＦ高周波電源、ＤＣ電源、またはパルスＤＣ電源である。
【００１０】
基板用シャッタ１０４は、逆スパッタリング時および成膜処理時は開けられるが、非逆スパッタリング処理時および非成膜処理時は閉じて、基板ステージ１０２に保持された基板１０８を覆い、基板１０８の成膜面を保護する。ターゲット用シャッタ１０５は、成膜処理時は開けられるが、非逆スパッタリング処理時および非成膜処理時は閉じて、スパッタカソード１０３に設けられたターゲット１１０を覆い、ターゲット１１０を保護する。なお、ターゲット用シャッタ１０５は逆スパッタ処理時も閉じている。ターゲット用シャッタ１０５は接地されており、逆スパッタリング処理時は、基板ステージ１０２の対向電極としての役割を果たす。
【００１１】
チャンバ１０１に設けられたスパッタ用ガス導入管１０６から、希ガスなどのスパッタ用のガスが導入される。スパッタ用ガス導入管１０６にはマスフローコントローラ１１２が設けられ、ガス流量が調節される。チャンバ１０１には、真空排気ポンプ１１３に接続される真空排気管１０７が配設されている。真空排気管１０７には可変コンダクタンスバルブ１１４が設けられ、チャンバ１０１内の圧力が調圧される。
【００１２】
次に、逆スパッタリング処理およびその後の成膜処理を、図２を参照して説明する。初期状態（ＳＴＡＲＴの状態）では、基板用シャッタ１０４およびターゲット用シャッタ１０５は閉じて、それぞれ基板１０８やターゲット１１０を覆っている。ステップＳ２０１で、チャンバ１０１内の雰囲気が制御される。本発明の一実施形態では、スパッタ用ガス導入管１０６からスパッタ用ガスとしてＡｒガスが導入され、Ａｒガスの流量は３０ｓｃｃｍに調整される。チャンバ１０１内の圧力は可変コンダクタンスバルブ１１４によって０．５〜１０Ｐａに調圧される。
【００１３】
ステップＳ２０２で、基板用シャッタ１０４を開く。そしてステップＳ２０３で、パルスＤＣ電源１０９によって、基板ステージ１０２にパルス列状の電圧（パルス電圧）が印加される。基板ステージ１０２に印加するパルス電圧の一例を、図３を参照して説明する。印加するパルス電圧の印加電圧は−２００Ｖ〜−６００Ｖの範囲である。ここで印加電圧とは、パルス電圧で絶対値が最大となる電圧値をいう。また、基準電圧は正の電圧で印加電圧の絶対値の１０％〜２０％値である。また、図３に示すパルス幅は１μｓ〜３０μｓであり、パルス周期は周波数で表すと１０ｋＨｚ〜１００ｋＨｚである。基板１０８の表面が所定量スパッタされた後、パルスＤＣ電源１０８による電圧の印加を止める。この場合、基板ステージ１０２の電位はフローティング電位となる。
【００１４】
ステップＳ２０４で、ターゲット用シャッタ１０５を開く。そしてステップＳ２０５で、スパッタカソード印加電源１１１によって、スパッタカソード１０３に電圧を印加し、基板１０８の表面を成膜する。スパッタカソード１０３は比較的簡単な構造のため、スパッタカソード１０３にＲＦ高周波電圧を印加しても、電源側のインピーダンスとプラズマ側のインピーダンスのマッチングが困難となることはない。また、不図示のプレナーマグネトロンによってターゲット１１０の周辺部に磁場を印加することによって、インピーダンスのマッチングを容易にすることができる。所定の膜厚の成膜が完了した後、スパッタカソード１０３に対する電圧の印加を止める。
【００１５】
このような逆スパッタリング処理により基板表面がクリーニングされるプロセスは次の通りである。図２に示すステップＳ２０３のパルス電圧を基板ステージ１０２に印加するが、基板ステージ１０２に対して負の電圧が印加されているとき基板１０８の表面に負の電位が発生する。このため、チャンバ１０１内のＡｒプラスイオンが基板表面に衝突し、基板１０８の表面が逆スパッタされる。基板１０８の表面が逆スパッタされることにより、基板１０８の表面に付着した不純物や汚染物質、自然酸化膜は除去され、その後成膜する膜との密着性を高めることができる。
【００１６】
図２に示すステップＳ２０３の逆スパッタリング処理時で、図３に示すように印加電圧を−２００Ｖ〜−６００Ｖとしたのは、−２００Ｖよりさらに正の側の値を印加電圧とすると基板１０８の表面が逆スパッタされにくくなり、−６００Ｖよりさらに負の側の値にすると基板１０８にアーク放電が生じるおそれがあるからである。図３に示す基準電圧を印加電圧の絶対値の１０％〜２０％としたのは、１０％未満であるとアーク放電を抑制する効果が低減され、２０％を越えて大きくすると逆にアーク放電が基板１０８に発生するおそれがあるからである。
【００１７】
図３に示すパルス幅を１μｓ〜３０μｓとしたのは、１μｓ未満であると、Ａｒプラスイオンが基板１０８表面に十分衝突する前に電圧の印加が止まってしまうためであり、３０μｓを越えると基板１０８にアーク放電が発生するからである。パルス周波数を１０ｋＨｚ〜１００ｋＨｚとしたのは、１０ｋＨｚ未満であると逆スパッタリング処理時間が長くなるなど効率が悪くなり、１００ｋＨｚ越えるとパルス電圧の印加の間隔が短くなりすぎ、基板１０８にアーク放電が発生するからである。
【００１８】
以上説明した逆スパッタリング装置によれば、次のような作用効果が得られる。
（１）逆スパッタリング処理時に基板ステージ１０２に印加する電圧をＲＦ高周波電圧に代えてパルス電圧とした。したがって、逆スパッタリング処理に際して、電源側のインピーダンスとプラズマ側のインピーダンスのマッチングをとる必要がない。このため、基板ステージ１０２として基板１０８を傾斜、回転するための駆動系を内蔵したものや、冷却部また加熱部を内蔵するものにおいても、プラズマが不安定になることはなく、基板１０８の表面を安定に逆スパッタリング処理することができる。
（２）一つのチャンバ１０１内で、逆スパッタリング処理と成膜処理を行うようにした。よって、ＲＦ高周波電源を用いて逆スパッタリング処理をするために別の反応室を設ける場合に比べて、成膜装置を小型にすることができる。また、逆スパッタリング処理室から成膜室へ基板１０８を搬送する際のコンタミネーションが防止できる。
（３）パルス電圧の上限を負電位の１０％〜２０％程の正電位とした。その結果、基板１０８の表面にチャージされる負の電荷を中和し、これにより、基板１０８に直流の電界により発生するアーク放電を防止することができる。
【００１９】
逆スパッタリング処理を行う基板は特に限定されないが、パルス電圧により逆スパッタリング処理を行うので、シリコン基板などある程度導電性を有する基板であることが好ましい。
【００２０】
逆スパッタリング処理時に基板ステージ１０２に印加されるパルス電圧の条件（印加電圧、基準電圧、パルス幅、パルス周波数）は、本発明の一実施形態に限定されるものではなく、基板１０８にアーク放電が発生しない範囲であれば適宜変更してもよい。また、基準電圧がゼロでも基板１０８にアーク放電が発生しない場合は、基準電圧はゼロでもよい。
【００２１】
本発明の一実施形態では、Ａｒガスを用い、Ａｒプラスイオンを基板１０８に衝突させて基板１０８表面を逆スパッタしてクリーニングするようにしたが、ガスの種類は問わない。なお、マイナスイオンを基板１０８に衝突させて逆スパッタする場合は、パルス電圧は、正側の絶対値が負側の絶対値より大きくし、負側の絶対値は正側の絶対値の１０〜２０％程度とする。
【００２２】
特許請求の範囲の要素と実施の形態との対応関係を説明する。
基板保持部材は基板ステージ１０２に対応し、対向電極はターゲット用シャッタ１０５に対応する。正の電圧は基準電圧に対応し、負の電圧は印加電圧に対応する。成膜部は基板ステージ１０２とスパッタカソード１０３とに対応し、電圧印加手段はパルスＤＣ電源１０９に対応する。
【図面の簡単な説明】
【００２３】
【図１】本発明の成膜装置の構成を示す図である。
【図２】本発明の逆スパッタリング処理および成膜処理を説明するフローチャートである。
【図３】基板ステージに印加するパルス電圧を説明する図である。
【符号の説明】
【００２４】
１  成膜装置
１０１  チャンバ
１０２  基板ステージ
１０３  スパッタカソード
１０５  ターゲット用シャッタ
１０６  スパッタ用ガス導入管
１０７  真空排気管
１０８  基板
１０９  パルスＤＣ電源
１１０  ターゲット
【図１】
2006028562.tif 000003
【図２】
2006028562.tif 000004
【図３】
2006028562.tif 000005