(57)【要約】【課題】本発明では、回路構成、電圧・温度、チップ個体差の要因に依存することなく、常に記録パルスのエッジ位置を適正に補正する記録パルスのエッジ補正方法を提供することを目的とする。【解決手段】本発明の記録パルスのエッジ補正方法は、基準クロックを遅延して遅延測定用パルスを生成するステップと、遅延量の異なる２つの遅延測定用パルスを論理積（ＡＮＤ）して、単位遅延時間当たりの遅延素子数を測定するステップと、遅延量の異なる２つの遅延測定用パルスを否定論理和（ＮＯＲ）して、単位遅延時間当たりの遅延素子数を測定するステップと、ＡＮＤ測定およびＮＯＲ測定で得られた遅延素子数の差を平均して、遅延測定用パルスのＤｕｔｙ崩れによって生じる遅延素子数の誤差を補正するための補正値を得るステップと、ＡＮＤ測定で得られた遅延素子数を、前記補正値を用いて補正するステップとを有する。【選択図】図２
2006147133.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクに記録処理を行う際に照射するレーザ光の記録パルスのエッジを補正する方法において、
複数の遅延素子からなるディレイラインを用いて記録処理の基準となる基準クロックのエッジを基準として、前記記録パルスのエッジを遅延させる遅延量可変ステップと、
前記基準クロックを遅延して、遅延測定用パルスを生成する生成ステップと、
前記ディレイラインにおいて、前記記録パルスのエッジを単位時間遅延させるのに必要な遅延素子数を測定する遅延自己診断ステップと、
前記遅延自己診断ステップの測定結果に基づいて、前記記録パルスのエッジを単位時間遅延させるのに必要な遅延素子数を補正する補正ステップとを有し、
前記遅延自己診断ステップは、
遅延量の異なる２つの前記遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する第１の測定ステップと、
遅延量の異なる２つの前記遅延測定用パルスを反転させる第１の反転ステップと、
前記反転させた２つの前記遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する第２の測定ステップとを含み、
前記補正ステップは、
前記第１の測定ステップで求めた単位遅延時間当たりの遅延素子数と前記第２の測定ステップで測定した単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第１の測定ステップで測定した単位遅延時間当たりの遅延素子数を補正する第１の補正ステップを含む、
ことを特徴とする記録パルスのエッジ補正方法。
【請求項２】
請求項１に記載の記録パルスのエッジ補正方法において、
前記遅延自己診断ステップは、
遅延量の異なる２つの前記遅延測定用パルスを、排他的論理和する排他的論理和ステップと、
前記排他的論理和ステップにて得られる排他的論理和パルスのＨレベル区間を測定し、該Ｈレベル区間が０になった時の前記２つの遅延測定用パルスの遅延量の差に相当する遅延素子数を測定する第３の測定ステップとを含み、
前記補正ステップは、
前記第３の測定ステップで求めた単位遅延時間当たりの遅延素子数を補正値として、前記第１の測定ステップで測定した遅延素子数を補正する第２の補正ステップを含む、
ことを特徴とする記録パルスのエッジ補正方法。
【請求項３】
請求項１に記載の記録パルスのエッジ補正方法において、
前記遅延自己診断ステップにて、
遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記ディレイラインの複数箇所で行う、
ことを特徴とする記録パルスのエッジ補正方法。
【請求項４】
請求項１に記載の記録パルスのエッジ補正方法において、
前記遅延自己診断ステップにて、
遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記ディレイラインの複数箇所で測定範囲が重なるように行う、
ことを特徴とする記録パルスのエッジ補正方法。
【請求項５】
請求項１に記載の記録パルスのエッジ補正方法において、
前記遅延自己診断ステップにて、
前記ディレイラインにおいて基準点を設定し、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記基準点から測定範囲の幅を変化させて複数回行う、
ことを特徴とした記録パルスのエッジ補正方法。
【請求項６】
請求項１に記載の記録パルスのエッジ補正方法において、
前記遅延自己診断ステップにて、
遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記基準クロックの立ち上がり／立ち下がりのそれぞれを基準として行う、
ことを特徴とする記録パルスのエッジ補正方法。
【請求項７】
請求項１に記載の記録パルスのエッジ補正方法において、
前記遅延自己診断ステップは、
前記基準クロックをマスクして、遅延測定用パルスを生成する第１のマスクステップと、
前記第１のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を求める第４の測定ステップと、
前記基準クロックを反転させる第２の反転ステップと、
前記反転した基準クロックをマスクして、遅延測定用パルスを生成する第２のマスクステップと、
前記第２のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する第５の測定ステップを含み、
前記補正ステップは、
前記第４の測定ステップで測定した単位遅延時間当たりの遅延素子数と前記第５の測定ステップで測定した単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第４の測定ステップで測定した単位遅延時間当たりの遅延素子数を補正する第３の補正ステップを含む、
ことを特徴とする記録パルスのエッジ補正方法。
【請求項８】
光ディスクに記録処理を行う際に照射するレーザ光の記録パルスのエッジを補正する方法において、
複数の遅延素子からなるディレイラインを用いて記録処理の基準となる基準クロックのエッジを基準として、前記記録パルスのエッジを遅延させる遅延量可変ステップと、
前記基準クロックを遅延して、遅延測定用パルスを生成する生成ステップと、
前記記録パルスのエッジを単位時間遅延させるのに必要な遅延素子数を測定して、補正する遅延自己診断・補正ステップとを有し、
前記遅延自己診断・補正ステップは、
前記基準クロックをマスクして、遅延測定用パルスを生成する第１のマスクステップと、
前記第１のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を求める第１の測定ステップと、
前記基準クロックを反転させる第１の反転ステップと、
前記第１の反転ステップにて反転した基準クロックをマスクして、遅延測定用クロックを生成する第２のマスクステップと、
前記第２のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する第２の測定ステップと、
前記第１の測定ステップで求めた単位遅延時間当たりの遅延素子数と前記第２の測定ステップで求めた単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第１の測定ステップで求めた単位遅延時間当たりの遅延素子数を補正する第１の補正ステップと、
前記生成ステップにて生成した遅延量の異なる２つの遅延測定用パルスの遅延量の差から、単位遅延時間当たりの遅延素子数を測定する処理を、測定範囲が異なるように前記ディレイラインの複数箇所で行う、または前記ディレイラインにおいて基準点を設定して、前記基準点から測定範囲の幅を変化させて複数回行う第３の測定ステップと、
第３の測定ステップの測定結果に基づいて、単位遅延時間当たりの遅延素子数を測定する範囲を選択する選択ステップと、
前記生成ステップにて生成した遅延量の異なる２つの前記遅延測定用パルスの遅延量の差から、前記選択ステップにて選択した測定範囲における単位遅延時間当たりの遅延素子数を、前記基準クロックの立ち上がりおよび立ち下がりのそれぞれを基準として測定する第４の測定ステップと、
前記生成ステップにて生成した遅延量の異なる２つの前記遅延測定用パルスを反転させる第２の反転ステップと、
前記第２の反転ステップにて反転した２つの前記遅延測定用パルスの遅延量の差から、前記選択ステップにて選択した測定範囲における単位遅延時間当たりの遅延素子数を、前記基準クロックの立ち上がりおよび立ち下がりのそれぞれを基準として測定する第５の測定ステップと、
前記第４の測定ステップで求めた単位遅延時間当たりの遅延素子数と前記第５の測定ステップで求めた単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第４の測定ステップで求めた遅延素子数を補正する第２の補正ステップと、
前記生成ステップにて生成した遅延量の異なる２つの前記遅延測定用パルスを、一方の遅延測定用パルスの遅延量を変えながら、排他的論理和する排他的論理和ステップと、
前記排他的論理和ステップにて得られる排他的論理和パルスのＨレベル区間を測定する第６の測定ステップと、
前記第６の測定ステップの測定結果が０になった時の前記２つの遅延測定用パルスの遅延量の差を補正値として、前記第２の補正ステップにて補正した単位遅延時間当たりの遅延素子数をさらに補正する第３の補正ステップと、を含む、
ことを特徴とする記録パルスのエッジ補正方法。
【請求項９】
光ディスクに記録するデータに応じて記録パルスを発生し、該記録パルスに基づいてレーザ光を前記光ディスクに照射することで、前記光ディスクに対して記録処理を行う光ディスク制御方法において、
請求項１〜８のいずれかに記載の方法によって、前記記録パルスのエッジを補正する、
ことを特徴とする光ディスク制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録可能な光ディスクに対してレーザ光を照射して記録処理を行う光ディスク装置において、レーザ光の記録パルスを最適なものに補正する技術に関する。
【背景技術】
【０００２】
記録型の光ディスク、例えば、ＤＶＤ−ＲＡＭ、ＤＶＤ±Ｒ／ＲＷに実際に信号を記録する際に記録性能を上げるための１つの技術として、ライトストラテジ（Ｗｒｉｔｅ  Ｓｔｒａｔｅｇｙ）がある。ライトストラテジとは、記録マーク部分のレーザ波形を複数のパルスに分割することで、レーザ照射による熱干渉を防ぐ技術である。このライトストラテジを用いてレーザ波形を制御する場合、短い間隔のレーザ照射を繰り返すため、記録パルスを高精度に制御する必要がある。特に、高倍速の記録になるほど記録パルスの幅が狭くなるため、高い記録品質を実現するためには極めて高精度に記録パルスを制御する必要がある。
【０００３】
記録波形を制御する方法の１つに、複数の遅延素子からなるディレイラインを用いて記録パルスのエッジを遅延させる方法がある。この方法では、記録処理の基準となるクロック（ここではＷＴＣＫと称する）の立ち上がり／立ち下がりエッジを基準に、記録パルスを、＋方向と−方向にそれぞれ１／４周期分制御する。記録パルスの立ち上がり／立ち下がりエッジは、使用する遅延素子の数を変えることで、細かく制御できる。
【０００４】
しかし、ディレイラインを用いる場合、遅延素子１つ当たりの遅延量は必ずしも一定ではなく、電圧・温度・チップ個体差などの要因により、遅延素子１つ当りの遅延量が変化するという問題が生じる。このため、従来、単位遅延時間当たりの遅延素子数を測定し、その測定結果を用いて記録パルスのエッジの遅延量（遅延時間）に応じた遅延素子数を計算することで、記録パルスのエッジを補正する方法が提案されている（例えば、特許文献１）。
【０００５】
従来の補正方法では、単位遅延時間当たりの遅延素子数、すなわち、遅延時間ｎＴ（Ｔ：ＷＴＣＫの１周期とする）当たりの遅延素子数を求めるための遅延測定用パルスを用いて、ｎＴ分の遅延量を得るための遅延素子数を測定する。遅延測定用パルスは、“Ｈ”区間の幅ｎＴ、“Ｌ”区間の幅ｍＴとするパルスである。ただし、このパルスはｎＴ＜ｍＴとする。
【０００６】
従来の補正方法では、まず、遅延量の異なる２つの遅延測定用パルスを論理積（ＡＮＤ）する。次に、論理積で得られるパルス（ここではパルスＰと称する）の“Ｈ”区間を、遅延測定用のＤフリップフロップを用いてカウントする。２つの遅延測定用パルスの遅延量が等しければ、パルスＰの“Ｈ”区間は幅ｎＴ、パルスＰの“Ｌ”区間は幅ｍＴとなる。ここで、一方の遅延測定用パルスの遅延量を変化させていくと、パルスＰの“Ｈ”区間の幅が徐々に狭くなり、２つの遅延測定用パルスの遅延量の差がちょうどｎＴとなった時に、パルスＰが“Ｌ”に固定される。パルスＰが“Ｌ”固定になったことは、遅延測定用のＤフリップフロップによるカウント値が“０”となることから判断でき、この時の遅延量の差（遅延素子）を基準とし、実現すべき遅延時間に応じた遅延素子数を計算する。
【特許文献１】特開２０００−２７６７３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の記録パルスのエッジ補正方法では、以下に示すような問題がある。
【０００８】
（１）従来の補正方法では、単位遅延時間当たりの遅延素子数を求める際に、遅延測定用パルスのＤｕｔｙ崩れを考慮していないため、Ｄｕｔｙ崩れの量がそのまま測定結果の誤差となってしまう。
【０００９】
（２）従来の補正方法では、単位遅延時間当たりの遅延素子数を求める際に、Ｄフリップフロップを用いて遅延測定用パルスの“Ｈ”の幅を測定しているが、Ｄフリップフロップの動作限界によって測定できないパルス幅（不感帯）を考慮していないため、遅延測定用のＤフリップフロップに依存した誤差が生じる。
【００１０】
（３）従来の補正方法では、ディレイラインの一部で測定した単位遅延時間当たりの遅延素子数から、ディレイライン全体の遅延素子の設定を直線近似的に行うため、電圧・温度・チップ個体差などの要因によって遅延素子毎に遅延量が異なる場合（直線性が悪い場合）、遅延量から求めた遅延素子数に誤差が生じる。
【００１１】
前記の問題（１）（２）の要因は回路構成に依存するため、単位遅延時間当たりの遅延素子数の測定結果に誤差が生じるのを避けることができない。また、問題（３）に関しても、各遅延素子の遅延量を一定に維持することは困難である。しかし、高倍速時の記録ではこれらの誤差が記録品質の劣化に大きな影響を与えるため、無視できない。
【００１２】
よって、本発明では、回路構成、及び電圧・温度・チップ個体差の要因に依存することなく、常に記録パルスのエッジ位置を適正に補正する記録パルスのエッジ補正方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１に係る発明は、光ディスクに記録処理を行う際に照射するレーザ光の記録パルスのエッジを補正する方法において、複数の遅延素子からなるディレイラインを用いて記録処理の基準となる基準クロックのエッジを基準として、前記記録パルスのエッジを遅延させる遅延量可変ステップと、前記基準クロックを遅延して、遅延測定用パルスを生成する生成ステップと、前記ディレイラインにおいて、前記記録パルスのエッジを単位時間遅延させるのに必要な遅延素子数を測定する遅延自己診断ステップと、前記遅延自己診断ステップの測定結果に基づいて、前記記録パルスのエッジを単位時間遅延させるのに必要な遅延素子数を補正する補正ステップとを有し、前記遅延自己診断ステップは、遅延量の異なる２つの前記遅延測定用パルスを論理積（ＡＮＤ）して単位遅延時間当たりの遅延素子数を測定する第１の測定ステップと、遅延量の異なる２つの前記遅延測定用パルスを否定論理和（ＮＯＲ）して単位遅延時間当たりの遅延素子数を測定する第２の測定ステップとを含み、前記補正ステップは、前記第１の測定ステップで求めた単位遅延時間当たりの遅延素子数と前記第２の測定ステップで測定した単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第１の測定ステップで測定した単位遅延時間当たりの遅延素子数に対して前記補正値を減算または加算する第１の補正ステップを含む、ことを特徴とする。
【００１４】
請求項１に係る記録パルスのエッジ補正方法によれば、ＡＮＤ測定した単位遅延時間当たりの遅延素子数と、ＮＯＲ測定した単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、ＡＮＤ測定した単位遅延時間当たりの遅延素子数から前記補正値を減算することから、遅延測定用パルスのＤｕｔｙ崩れによって生じる単位遅延時間当たりの遅延素子数の誤差を補正できる。
【００１５】
また、請求項２に係る発明は、請求項１に記載の記録パルスのエッジ補正方法において、前記遅延自己診断ステップが、遅延量の異なる２つの前記遅延測定用パルスを、一方の遅延測定用パルスの遅延量を変えながら、排他的論理和（ＥＯＲ）する排他的論理和ステップと、前記排他的論理和ステップにて得られる排他的論理和パルスのＨレベル区間を測定する第３の測定ステップとを含み、前記補正ステップが、前記第３の測定ステップの測定結果が０になった時の前記２つの遅延測定用パルスの遅延量の差を補正値として、前記第１の測定ステップで測定した遅延素子数に前記加算値を加算する第２の補正ステップを含むことを特徴とする。
【００１６】
請求項２に係る記録パルスのエッジ補正方法によれば、遅延量の異なる２つの前記遅延測定用パルスをＥＯＲ測定することで得られる、遅延測定用のカウンタ回路によって検出できないパルス幅（Ｈレベルの区間）を補正値とし、従来のＡＮＤ測定により得られる単位遅延時間当たりの遅延素子数に前記補正値を加算することから、遅延測定用のカウンタ回路（Ｄフリップフロップ）の動作限界に依存する単位遅延時間当たりの遅延素子数の誤差を補正できる。
【００１７】
また、請求項３に係る発明は、請求項１に記載の記録パルスのエッジ補正方法において、前記遅延自己診断ステップにて、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記ディレイラインの複数箇所で行うことを特徴とする。
【００１８】
請求項３に係る記録パルスのエッジ補正方法によれば、ディレイラインの複数箇所で単位遅延時間当たりの遅延素子数を測定することから、ディレイラインの直線性が悪い場合でも、遅延量から遅延素子数への変換時の誤差を軽減することが可能となる。
【００１９】
請求項４に係る発明は、請求項１に記載の記録パルスのエッジ補正方法において、前記遅延自己診断ステップにて、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記ディレイラインの複数箇所で測定範囲が重なるように行うことを特徴とする。
【００２０】
請求項４に係る記録パルスのエッジ補正方法によれば、ディレイラインの複数箇所で測定範囲を変えながら単位遅延時間当たりの遅延素子数を測定することから、ディレイラインの直線性が悪い場合でも、遅延量から遅延素子数への変換を曲線近似的に行うことができ、変換時の誤差を軽減できる。
【００２１】
請求項５に係る発明は、請求項１に記載の記録パルスのエッジ補正方法において、前記遅延自己診断ステップにて、前記ディレイラインにおいて基準点を設定し、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記基準点から測定範囲の幅を変化させて複数回行うことを特徴とする。
【００２２】
請求項５に係る記録パルスのエッジ補正方法によれば、ディレイラインにおける測定範囲を変えながら単位遅延時間当たりの遅延素子数を測定することから、ディレイラインの直線性が悪い場合においても、遅延量から遅延素子数への変換を曲線近似的に行うことが可能となり、変換時の誤差を軽減できる。
【００２３】
請求項６に係る発明は、請求項１に記載の記録パルスのエッジ補正方法において、前記遅延自己診断ステップにて、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する処理を、前記基準クロックの立ち上がり／立ち下がりのそれぞれを基準として行うこと特徴とする。
【００２４】
請求項６に係る記録パルスのエッジ補正方法によれば、記録処理の基準となるクロックのエッジ特性を考慮して、遅延量から遅延素子数への変換時の誤差を軽減できる。
【００２５】
請求項７に係る発明は、請求項１に記載の記録パルスのエッジ補正方法において、前記遅延自己診断ステップが、前記基準クロックをマスクして、遅延測定用パルスを生成する第１のマスクステップと、前記第１のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を求める第４の測定ステップと、前記基準クロックを反転させる第２の反転ステップと、前記反転した基準クロックをマスクして、遅延測定用パルスを生成する第２のマスクステップと、前記第２のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する第５の測定ステップを含み、前記補正ステップが、前記第４の測定ステップで測定した単位遅延時間当たりの遅延素子数と前記第５の測定ステップで測定した単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第４の測定ステップで測定した単位遅延時間当たりの遅延素子数を補正する第３の補正ステップを含むことを特徴とする。
【００２６】
請求項７に係る記録パルスのエッジ補正方法によれば、遅延測定用パルスの生成の元となるＷＴＣＫのＤｕｔｙ崩れ量を補正するから、遅延測定用パルス自身のＤｕｔｙ崩れを改善できる。
【００２７】
請求項８に係る発明は、光ディスクに記録処理を行う際に照射するレーザ光の記録パルスのエッジを補正する方法において、複数の遅延素子からなるディレイラインを用いて記録処理の基準となる基準クロックのエッジを基準として、前記記録パルスのエッジを遅延させる遅延量可変ステップと、前記基準クロックを遅延して、遅延測定用パルスを生成する生成ステップと、前記記録パルスのエッジを単位時間遅延させるのに必要な遅延素子数を測定して、補正する遅延自己診断・補正ステップとを有し、前記遅延自己診断・補正ステップが、前記基準クロックをマスクして、遅延測定用パルスを生成する第１のマスクステップと、前記第１のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を求める第１の測定ステップと、前記基準クロックを反転させる第１の反転ステップと、前記第１の反転ステップにて反転した基準クロックをマスクして、遅延測定用クロックを生成する第２のマスクステップと、前記第２のマスクステップにて生成した、遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を測定する第２の測定ステップと、前記第１の測定ステップで求めた単位遅延時間当たりの遅延素子数と前記第２の測定ステップで求めた単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第１の測定ステップで求めた単位遅延時間当たりの遅延素子数を補正する第１の補正ステップと、前記生成ステップにて生成した遅延量の異なる２つの遅延測定用パルスの遅延量の差から、単位遅延時間当たりの遅延素子数を測定する処理を、測定範囲が異なるように前記ディレイラインの複数箇所で行う、または前記ディレイラインにおいて基準点を設定して、前記基準点から測定範囲の幅を変化させて複数回行う第３の測定ステップと、第３の測定ステップの測定結果に基づいて、単位遅延時間当たりの遅延素子数を測定する範囲を選択する選択ステップと、前記生成ステップにて生成した遅延量の異なる２つの前記遅延測定用パルスの遅延量の差から、前記選択ステップにて選択した測定範囲における単位遅延時間当たりの遅延素子数を、前記基準クロックの立ち上がりおよび立ち下がりのそれぞれを基準として測定する第４の測定ステップと、前記生成ステップにて生成した遅延量の異なる２つの前記遅延測定用パルスを反転させる第２の反転ステップと、前記第２の反転ステップにて反転した２つの前記遅延測定用パルスの遅延量の差から、前記選択ステップにて選択した測定範囲における単位遅延時間当たりの遅延素子数を、前記基準クロックの立ち上がりおよび立ち下がりのそれぞれを基準として測定する第５の測定ステップと、前記第４の測定ステップで求めた単位遅延時間当たりの遅延素子数と前記第５の測定ステップで求めた単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、前記第４の測定ステップで求めた遅延素子数を補正する第２の補正ステップと、前記生成ステップにて生成した遅延量の異なる２つの前記遅延測定用パルスを、一方の遅延測定用パルスの遅延量を変えながら、排他的論理和する排他的論理和ステップと、前記排他的論理和ステップにて得られる排他的論理和パルスのＨレベル区間を測定する第６の測定ステップと、前記第６の測定ステップの測定結果が０になった時の前記２つの遅延測定用パルスの遅延量の差を補正値として、前記第２の補正ステップにて補正した単位遅延時間当たりの遅延素子数をさらに補正する第３の補正ステップとを含むことを特徴とする。
【００２８】
請求項９に係る発明は、光ディスクに記録するデータに応じて記録パルスを発生し、該記録パルスに基づいてレーザ光を前記光ディスクに照射することで、前記光ディスクに対して記録処理を行う光ディスク制御方法において、請求項１〜８のいずれかに記載の方法によって、前記記録パルスのエッジを補正することを特徴とする。
【発明の効果】
【００２９】
本発明の記録パルスのエッジ補正方法によれば、電圧・温度・チップの個体差によって生じる誤差、遅延測定用のカウント回路（Ｄフリップフロップ）の動作限界、回路の構成に起因する単位遅延時間当たりの遅延素子数の誤差を補正するようにした。これにより、補正した単位遅延時間当たりの遅延素子数を用いて記録パルスのエッジ補正に必要となる遅延素子数を求めることができる。その結果、遅延量に応じた最良の遅延素子を選択でき、高倍速時の記録でも高い記録品質を実現できる。
【発明を実施するための最良の形態】
【００３０】
図１は、本発明の記録パルスのエッジ補正方法を実行する光ディスク装置の構成を示すブロック図である。図１に示す光ディスク装置は、複数の遅延素子からなるディレイラインによって記録基準クロック（ＷＴＣＫ）を遅延して記録パルスを生成する記録波形生成ブロックと、記録パルスの波形を制御するためのライトストラテジを生成するライトストラテジ（Ｗｒｉｔｅ  Ｓｔｒａｔｅｇｙ）設定ブロック１１０と、前記ＷＴＣＫを遅延して、遅延測定用パルスを生成するブロック１１５と、記録波形生成ブロック１０９のディレイラインの単位遅延時間当たりの遅延素子数を測定する自己診断ブロック１０８と、自己診断ブロック１０８の測定結果に基づいてライトストラテジ設定ブロックの設定を制御するＣＰＵ１１４と、記録パルスに応じたレーザパワーで光ディスクにレーザ光を照射するレーザー１１１と、光ディスク１１３を回転させるスピンドルモータ１１２とを備える。
【００３１】
以下、記録パルスのエッジを補正するために必要な遅延素子数を測定するブロック１１５および自己診断ブロック１０８の詳細について説明する。
【００３２】
ブロック１１５はＷＴＣＫを遅延して遅延測定用パルスを生成する。ブロック１１５は、ＮＯＴ回路１０１と、セレクタ回路１０２と、ＷＴＣＫマスク回路１０３と、遅延測定用パルス生成回路１０４と、ＮＯＴ回路１０５と、セレクタ回路１０６と、セレクタ回路１０７とを備える。
【００３３】
ＮＯＴ回路１０１はＷＴＣＫを反転させる。セレクタ回路１０２は、ＷＴＣＫを反転したもの／ＷＴＣＫを反転していないものを選択する。ＷＴＣＫマスク回路１０３はＷＴＣＫをマスクして遅延時間測定用のパルスを生成する。遅延測定用パルス生成回路１０４はＷＴＣＫを基準として遅延時間測定用のパルスを生成する。ＮＯＴ回路１０５は、遅延測定用パルス生成回路１０４によって生成された遅延測定用パルスを反転させる。セレクタ回路１０６は、遅延測定用パルスを反転したもの／反転していないものを選択する。セレクタ回路１０７は、ＷＴＣＫマスク回路１３０の出力／セレクタ回路１０６の出力を選択する。
【００３４】
自己診断ブロック１０８はブロック１１５からの遅延測定用パルスを入力して単位遅延時間当たりの遅延素子数を測定する。以下、自己診断ブロック１０８の詳細について図２を用いて説明する。
【００３５】
自己診断ブロック１０８は、ディレイライン２０１、２０２と、セレクタ回路２０３、２０４と、論理積（ＡＮＤ）回路２０５と、排他的論理和（ＮＯＲ）回路２０６と、否定論理和（ＥＯＲ）回路２０７と、セレクタ回路２０８と、カウンタ回路２０９とを備える。
【００３６】
ディレイライン２０１、２０２は複数の遅延素子からなり、各遅延素子で遅延した遅延測定用パルスはセレクタ回路２０３、２０４に入力される。セレクタ回路２０３はディレイライン２０１の各遅延素子が遅延した遅延測定用パルスを選択して出力する。セレクタ２０４回路はディレイライン２０２の各遅延素子が遅延した遅延測定用パルスを選択して出力する。これにより、遅延測定用パルスの遅延量を制御する。ＡＮＤ回路２０５は、前記セレクタ回路２０３，２０４のそれぞれにおいて選択された遅延測定用パルスをＡＮＤして、単位遅延時間当たりの遅延素子数を測定する。この処理は従来の技術で示した記録パルスのエッジ補正処理に相当する。ＥＯＲ回路２０６は、遅延測定用のカウンタ回路２０９（Ｄフリップフロップ）の動作限界により測定できないパルス幅を測定するために、前記セレクタ回路２０３，２０４のそれぞれにおいて選択された遅延測定用パルスをＥＯＲする。ＮＯＲ回路２０７は、遅延測定用パルスのＤｕｔｙ崩れ量を測定するために、セレクタ回路２０３，２０４のそれぞれにおいて選択された、反転された遅延測定用パルスをＮＯＲする。セレクタ回路２０８は、ＡＮＤ回路２０５、ＥＯＲ回路２０６、およびＮＯＲ回路２０７の出力のいずれかを、自己診断モードに応じて選択する。カウンタ回路２０９は、セレクタ回路２０８から出力されるパルスの“Ｈ”区間の幅を測定するＤフリップフロップである。
【００３７】
（実施の形態１）
以上のように構成される光ディスク装置において、本実施の形態１に係る記録パルスのエッジ補正方法では、自己診断ブロック１０８が遅延測定用パルスのＤｕｔｙ崩れ量を測定して、ＣＰＵ１１４が自己診断ブロック１０８の測定結果に基づいて記録パルスのエッジを単位時間遅延させるために必要な遅延素子数を補正する。このときの自己診断モードは、遅延測定用パルスのＤｕｔｙ崩れ量を測定するモードであり、ＣＰＵ１１４の制御に基づいて、セレクタ回路２０８は、ＡＮＤ回路２０５及びＮＯＲ回路２０７の出力を選択する。
【００３８】
以下、遅延測定用パルスのＤｕｔｙ崩れによって生じる遅延素子数の誤差を補正する処理について図３と図４を用いて説明する。
【００３９】
図３は、ＡＮＤ測定時の遅延測定用パルスのタイミングを示す図である。第１の遅延測定用パルス３０１と、第２の遅延測定用パルス３１１〜３１６とをＡＮＤすることで、ＡＮＤパルス３２１〜３２６が得られる。図３は、第１の遅延測定用パルスの遅延量と第２の遅延測定用パルスの遅延量とが等しい、すなわち、２つのパルスが重なった状態から、第２の遅延測定用パルスの遅延量を変化させた時のＡＮＤパルスの変化を示す。さらに、第１の遅延測定用パルスの遅延量と第２の遅延測定用パルスの遅延量との差が、遅延測定用パルスの“Ｈ”区間の幅に相当するｎＴに等しくなった時に、ＡＮＤパルスが“Ｌ”に固定されることを示す。ＡＮＤパルスが“Ｌ”に固定されたときの遅延量の差が単位遅延時間当たりの遅延素子数になる。
【００４０】
図４は、ＮＯＲ測定時の遅延測定用パルスのタイミング図である。第１の遅延測定用パルス４０１と第２の遅延測定用パルス４１１〜４１６とは遅延測定用パルスを反転させたものであり、第１の遅延測定用パルス４０１と第２の遅延測定用パルス４１１〜４１６とをＮＯＲすることで、ＮＯＲパルス４２１〜４２６が得られる。図４は、第１の遅延測定用パルスの遅延量と第２の遅延測定用パルスの遅延量とが等しい、すなわち、２つのパルスが重なった状態から、第２の遅延測定用パルスの遅延量を変化させた時のＮＯＲパルスの変化を示す。図３のＡＮＤパルスと同じように、第１の遅延測定用パルスと第２の遅延測定用パルスとの遅延量の差が、遅延測定用パルスの“Ｈ”区間の幅に相当するｎＴに等しくなった時に、ＮＯＲパルスが“Ｌ”に固定されることを示す。ＮＯＲパルスが“Ｌ”に固定されたときの遅延量の差が単位遅延時間当たりの遅延素子数になる。
【００４１】
自己診断ブロック１０８による上述のＡＮＤ測定とＮＯＲ測定では、遅延時間ｎＴに相当する遅延素子数を測定している。しかし、実際には遅延測定用パルスのＤｕｔｙ崩れにより“Ｈ”区間の幅が広くなることがある。よって、自己診断ブロック１０８によるＡＮＤ測定では測定対象が遅延測定用パルスの“Ｈ”区間の幅なので、ｎＴ＋α（αはＤｕｔｙ崩れ量）に相当する遅延素子数を測定することになり、ＮＯＲ測定では、遅延測定用のパルスを反転させているので、測定対象パルスである遅延測定用パルスの“Ｈ”が“Ｌ”になり、ｎＴ−αに相当する遅延素子数を測定することになる。したがって、ＣＰＵ１１４はＡＮＤ測定によって求めた遅延素子数と、ＮＯＲ測定によって求めた遅延素子数の差を平均した値、すなわち半分の値を、Ｄｕｔｙ崩れ量αに相当する遅延素子数とし、この値を補正値として、ｎＴ当たりの遅延素子数を補正する。そして、この補正した遅延素子数に基づいて、ライトストラテジ設定ブロック１１０の設定を制御する。
【００４２】
以下、上述の内容をふまえて、遅延測定用パルスのＤｕｔｙ崩れによって生じる遅延素子数の誤差を補正する処理（処理１）の流れについて説明する。
【００４３】
処理１−１：遅延量の異なる２つの遅延測定用パルス、すなわち、第１の遅延測定用パルス３０１と第２の遅延測定用パルス３１１〜３１６とをＡＮＤして、ＡＮＤパルス３２１〜３２６から単位遅延時間当たりの遅延素子数を測定する。
【００４４】
処理１−２：遅延量の異なる２つの遅延測定用パルス、すなわち、第１の遅延測定用パルス４０１と第２の遅延測定用パルス４１１〜４１６とをＮＯＲして、ＮＯＲパルス４２１〜４２６から単位遅延時間当たりの遅延素子数を測定する。
【００４５】
処理１−３：処理１−１と処理１−２で得られた遅延素子数の差を平均して、遅延測定用パルスのＤｕｔｙ崩れによって生じる遅延素子数の誤差を補正するための補正値を得る。
【００４６】
処理１−４：処理１−１で得られた遅延素子数に対して、処理１−３で得られた補正値を加算または減算することで、処理１−１で得られた遅延素子数を補正する。
【００４７】
以上のように、本実施の形態１に係る記録パルスのエッジ補正方法によれば、遅延量の異なる２つの遅延測定用パルスをＡＮＤ測定およびＮＯＲ測定し、ＡＮＤ測定によって得られる単位遅延時間当たりの遅延素子数とＮＯＲ測定によって得られる単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、ＡＮＤ測定によって得られる単位遅延時間当たりの遅延素子数を補正することから、遅延測定用パルスのＤｕｔｙ崩れ量によって生じる単位遅延時間当たりの遅延素子数の誤差を補正できる。その結果、記録パルスのエッジを単位時間遅延させるために必要な遅延素子数を補正できる。
【００４８】
（実施の形態２）
本実施の形態２に係る記録パルスのエッジ補正方法では、カウンタ回路２０９（Ｄフリップフロップ）の動作限界よって測定できないパルス幅を自己診断ブロック１０８のＥＯＲ回路２０６を用いて測定し、記録パルスのエッジを単位時間遅延させるために必要な遅延素子数を補正する。このときの自己診断モードは、Ｄフリップフロップの動作限界によって測定できないパルス幅を測定するモードであり、ＣＰＵ１１４の制御に基づいて、セレクタ回路２０８はＡＮＤ回路２０５及びＥＯＲ回路２０６の出力を選択する。
【００４９】
図５は、ＥＯＲ測定時の遅延用測定パルスのタイミング図である。第１の遅延測定用パルス５０１と第２の遅延測定用パルス５１１〜５１６とをＥＯＲすることで、ＥＯＲパルス５２１〜５２６が得られる。図５は、第１の遅延測定用パルスの遅延量＜第２の遅延測定用パルスの遅延量とし、第１の遅延測定用パルスの遅延量と第２の遅延測定用パルスの遅延量とが異なる状態から、第２の遅延測定用パルスを第１の遅延測定用パルスとの遅延量の差をなくす方向に変化させた時のＥＯＲパルスの変化を示す。図５に示すように、第１の遅延測定用パルスと第２の遅延測定用パルスの遅延量が等しくなった時に、ＥＯＲパルスが“Ｌ”に固定される。実際の測定では、ＥＯＲパルスの“Ｈ”区間を、遅延測定用のカウンタ回路２０９（Ｄフリップフロップ）を用いてカウントし、カウント値が“０”になったときに、第１の遅延測定用パルスの遅延量と第２の遅延測定用パルスの遅延量とが等しい、すなわち、ＥＯＲパルスが“Ｌ”に固定されたと判断する。
【００５０】
しかし、前記ＥＯＲ測定では、第１の遅延測定用パルスの遅延量と第２の遅延測定用パルスの遅延量との差が極めて小さく、ＥＯＲ測定によって得られるパルスの“Ｈ”区間の幅がＤフリップフロップの動作限界によって検出できないパルス幅に相当する場合は、第１の遅延測定用パルスの遅延量と第２の遅延測定用パルスの遅延量とが等しくなっていないにもかかわらず、カウンタ回路２０９によるカウント値は“０”となる。
【００５１】
ここで、図５の、第１の遅延測定用パルスがパルス５０１で、第２の遅延測定用パルスがパルス５１５であり、この２つのパルスをＥＯＲしたＥＯＲパルス５２５の“Ｈ”区間の幅がＤフリップフロップの動作限界によって検出できないパルス幅に相当するとする。この場合、パルス５０１とパルス５１５の遅延量が異なるにも関わらず、この時点でカウント値は“０”となってしまう。ＣＰＵ１１４は、この時の第１の遅延測定用パルス（パルス５０１）の遅延量と第２の遅延測定用パルス（パルス５１５）の遅延量との差が、Ｄフリップフロップの動作限界によって検出できないパルス幅に相当すると判断し、このパルス幅に相当する遅延素子数を補正値として、ｎＴ当たりの遅延素子数を補正する。そして、この補正した遅延素子数に基づいて、ライトストラテジ設定ブロック１１０の設定を制御する。
【００５２】
上述の内容をふまえて、遅延測定用のＤフリップフロップの動作限界によって検出できないパルス幅によって生じる遅延素子数の誤差を補正する処理（処理２）の流れについて説明する。
【００５３】
処理２−１：遅延量の異なる２つの遅延測定用パルス、すなわち、第１の遅延測定用パルス３０１と第２の遅延測定用パルス３１１〜３１６とをＡＮＤして、ＡＮＤパルス３２１〜３２６から単位遅延時間当たりの遅延素子数を測定する。
【００５４】
処理２−２：遅延量の異なる２つの遅延測定用パルス、第１の遅延測定用パルス５０１と第２の遅延測定用パルス５１１〜５１６をＥＯＲして、ＥＯＲパルス５２１〜５２６から単位遅延時間当たりの遅延素子数を測定する。
【００５５】
処理２−３：ＥＯＲパルスのカウント結果から、遅延測定用のＤフリップフロップの動作限界により検出できないパルス幅を測定する。
【００５６】
処理２−４：処理２−３で求めたパルス幅に相当する遅延素子数を補正値とし、処理２−１で得られた遅延素子数に前記補正値を加算することで、処理２−１で得られた遅延素子数を補正する。
【００５７】
以上のように本実施の形態２に係る記録パルスのエッジ補正方法によれば、遅延量の異なる２つの遅延測定用パルスをＡＮＤ測定およびＥＯＲ測定し、Ｄフリップフロップの動作限界によって検出できないＥＯＲパルスの幅を求めて、該パルス幅に相当する遅延素子数を補正値として、ＡＮＤ測定によって得られる単位遅延時間当たりの遅延素子数を補正することから、Ｄフリップフロップの動作限界によって検出できない遅延量が存在することで生じる誤差を補正できる。その結果、記録パルスのエッジを単位時間遅延させるために必要な遅延素子数を補正できる。
【００５８】
なお、実施の形態２では、ＥＯＲ測定する際に、第１の遅延測定用パルスの遅延量＜第２の遅延測定用パルスの遅延量の条件で、２つの遅延測定用パルスの遅延量の差を測定する場合について説明したが、本発明はこれに限るものでない。第１の遅延測定用パルスの遅延量＜第２の遅延測定用パルスの遅延量の条件と、第１の遅延測定用パルスの遅延量＞第２の遅延測定用パルスの遅延量の条件とで、遅延量の異なる２つの遅延測定用パルスの遅延量の差を測定し、両方の条件で求めた遅延量の差の平均をとって、単位遅延時間当たりの遅延素子数を測定することでも良い。
【００５９】
（実施の形態３）
本実施の形態３に係る記録パルスのエッジ補正方法では、ディレイラインにおいて所定の間隔（所定数の遅延素子）毎に基準点を設け、単位遅延時間当たりの遅延素子数の測定を複数の基準点で行う。これにより、ディレイラインの直線性が悪い場合、すなわち、各遅延素子の遅延量が異なる場合に、必要とする遅延量から遅延素子数を求める際に生じる誤差を補正する。
【００６０】
図６は、単位遅延時間当たりの遅延素子数の測定を測定範囲が重なるように複数の基準点で行った場合の図である。図中の直線６０１〜６０５は、それぞれ測定結果から導いた、遅延量から遅延素子数への直線近似の直線である。ディレイラインの直線性が図６に示すような特性があった場合、ディレイラインの一部の測定結果、例えば、直線６０１が示す測定範囲のみでディレイライン全体の遅延量から遅延素子数への変換を行った場合、測定場所である直線６０１から離れるほど誤差が大きくなってしまう。よって、図中の直線６０１〜６０５のように複数箇所に分けて単位遅延時間当たりの遅延素子数を測定し、必要とする遅延量を遅延素子数に変換する際に、その結果を基に、遅延量に応じてそれぞれの直線が示す測定範囲を選択する。これにより、遅延量から遅延素子数への変換時に生じる誤差を抑えることができる。
【００６１】
上述の内容をふまえて、ディレイラインの直線性が悪い場合に、遅延量から遅延素子数への変換時に生じる誤差を補正する処理（処理３）の流れについて説明する。
【００６２】
３−１．ディレイラインにおいて、遅延測定用パルスの“Ｈ”区間の幅ｎＴよりも狭い間隔で基準点を設ける。
【００６３】
３−２．前記３−１で設けた複数の基準点のそれぞれにおいて、遅延量の異なる２つの遅延測定用パルスをＡＮＤし、該ＡＮＤパルスから単位遅延時間あたりの遅延素子数を測定することで、複数の測定範囲（直線６０１〜直線６０５）の各々における単位遅延時間当たりの遅延素子数を求める。
【００６４】
３−３．遅延量から遅延素子数への変換時に、その変換する遅延量に合わせて、前記３−２で求めた複数の単位遅延時間当たりの遅延素子数のいずれかを用いる。
【００６５】
以上のように本実施の形態３に係る記録パルスのエッジ補正方法によれば、ディレイラインの複数箇所において、遅延量の異なる２つの遅延測定用パルスをＡＮＤして、単位遅延時間当たりの遅延素子数を測定し、必要とする遅延量に合わせてＡＮＤ測定によって得られる遅延素子数を使い分けることから、ディレイラインの直線性が悪い場合に、遅延量から遅延素子数への変換時に生じる誤差を補正することができる。
【００６６】
（実施の形態４）
上述の実施の形態３に係る記録パルスのエッジ補正方法では、ディレイラインにおいて測定範囲が重なるように複数の基準点で遅延素子数を測定したが、本実施の形態４に係る記録パルスのエッジ補正方法では、基準点を１つにし、この基準点から測定範囲を変えて、単位遅延時間当たりの遅延素子数を測定する。これにより、ディレイラインの直線性が悪い場合、すなわち、各遅延素子の遅延量が異なる場合に、必要とする遅延量から遅延素子数を求める際に生じる誤差を補正する。
【００６７】
図７は、測定する遅延時間（遅延量）を変えながら、各々で遅延素子数の測定を行った場合の図である。図７中の直線７０１は実際のディレイラインのリニアリティを表したもので、直線７０２〜７０６はそれぞれ、測定する遅延時間を変えて測定した遅延素子数から導いた、遅延量から遅延素子数への直線近似の直線である。図７に示すようなディレイラインの特性があった場合、ディレイラインの一部の測定結果、例えば、直線７０１が示す測定範囲のみでディレイライン全体の遅延量から遅延素子数への変換を行った場合、測定場所（基準点）から離れるほど誤差が大きくなってしまう。しかし、図７中の直線７０２〜７０６のように複数の測定範囲で測定し、必要とする遅延量を遅延素子数に変換する際に、その結果を基に、遅延量に応じて、それぞれの直線が示す測定範囲を選択する。これにより、遅延量から遅延素子数への変換時に生じる誤差を補正する。
【００６８】
上述の内容をふまえて、ディレイラインの直線性が悪い場合に、遅延量から遅延素子数への変換時に生じる誤差を補正する処理（処理４）の流れについて説明する。
【００６９】
４−１．ディレイラインにおいて、単位遅延時間当たりの遅延素子数を測定する基準点を１点設ける。
【００７０】
４−２．前記４−１で設けた基準点から、遅延量を変えながら、遅延量の異なる２つの遅延測定用パルスをＡＮＤし、該ＡＮＤパルスから単位遅延時間あたりの遅延素子数を測定することで、複数の測定範囲（直線７０２〜直線７０６）の各々における単位遅延時間当たりの遅延素子数を求める。
【００７１】
４−３．遅延量から遅延素子数への変換時に、その変換する遅延量に合わせて、前記４−２で求めた複数の単位遅延時間当たりの遅延素子数のいずれかを用いる。
【００７２】
以上のように本実施の形態４に係る記録パルスのエッジ補正方法によれば、ディレイラインに基準点を設け、基準点から測定範囲を変えて、遅延量の異なる２つの遅延測定用パルスをＡＮＤして、単位遅延時間当たりの遅延素子数を測定し、必要とする遅延量に合わせてＡＮＤ測定によって得られる遅延素子数を使い分けることから、ディレイラインの直線性が悪い場合に、遅延量から遅延素子数への変換時に生じる誤差を補正できる。
【００７３】
（実施の形態５）
本実施の形態５に係る記録パルスのエッジ補正方法では、ＷＴＣＫの立ち上がり／立ち下がりエッジを基準とした場合のそれぞれにおいて、単位遅延時間当たりの遅延素子数を測定する。これは、ディレイラインには、ＷＴＣＫの立ち上がりを基準としてパルスを遅延させるものと、ＷＴＣＫの立ち下がりを基準としてパルスを遅延させるものがあり、ＷＴＣＫの立ち上がり／立ち下がりエッジのどちらを基準にするかによって単位遅延時間当たりの遅延素子数が変わるからである。
【００７４】
以下、上述の内容をふまえて、ＷＴＣＫの立ち上がり／立ち下がりエッジのそれぞれを基準として、単位遅延時間当たりの遅延素子数を測定する処理（処理５）について説明する。
【００７５】
５−１．ＷＴＣＫの立ち上がりを基準とし、遅延量の異なる２つの前記遅延測定用パルスをＡＮＤして、該ＡＮＤパルスから単位遅延時間当たりの遅延素子数（ここではＮ１とする）を測定する。
【００７６】
５−２．ＷＴＣＫの立ち下がりを基準とし、遅延量の異なる２つの前記遅延測定用パルスをＡＮＤして、該ＡＮＤパルスから単位遅延時間当たりの遅延素子数（ここではＮ２とする）を測定する。
【００７７】
５−３．遅延量から遅延素子数への変換時に、ＷＴＣＫの立ち上がりを基準としたディレイラインならば遅延素子数Ｎ１、ＷＴＣＫの立ち下がりを基準としたディレイラインならば遅延素子数Ｎ２を用いる。
【００７８】
以上のように、本実施の形態５に係る記録パルスのエッジ補正方法によれば、ＷＴＣＫの立ち上がり／立ち下がりのエッジを基準とした場合のそれぞれにおいて、遅延量の異なる２つの遅延測定用パルスをＡＮＤして、単位遅延時間当たりの遅延素子数を測定することから、ＷＴＣＫのエッジ特性を考慮して、遅延量から遅延素子数への変換時に生じる誤差を軽減できる。
【００７９】
（実施の形態６）
本実施の形態６に係る記録エッジの補正方法では、ＷＴＣＫのＤｕｔｙ崩れを補正する。これは、記録処理の基準となるクロック（ＷＴＣＫ）を元に遅延測定用パルスを生成しているため、ＷＴＣＫ自体のＤｕｔｙ崩れが遅延測定用パルスのＤｕｔｙ崩れに影響を及ぼすからである。
【００８０】
なお、この補正処理を行うために、図１に示す光ディスク装置は、ＷＴＣＫ、及びＮＯＴ回路１０１で反転させたＷＴＣＫをＷＴＣＫマスク回路１０３でマスクすることで、遅延測定用パルスを生成する。そして、自己診断ブロック１０８で遅延量の異なる２つの遅延測定用パルスの遅延量の差から単位遅延時間当たりの遅延素子数を求める。
【００８１】
以下、上述の内容をふまえて、ＷＴＣＫのＤｕｔｙ崩れを補正する処理（処理６）の流れについて説明する。
【００８２】
６−１．ＷＴＣＫをマスクし、ＷＴＣＫの遅延測定用パルスを複数生成する。
【００８３】
６−２．処理６−１で生成した遅延量の異なる２つの前記ＷＴＣＫの遅延測定用パルスをＡＮＤして、該ＡＮＤパルスから単位遅延時間当たりの遅延素子数を測定する。
【００８４】
６−３．反転させたＷＴＣＫをマスクし、反転させたＷＴＣＫの遅延測定用パルスを生成する。
【００８５】
６−４．処理６−３で生成した遅延量の異なる２つの前記反転させたＷＴＣＫの遅延測定用パルスをＡＮＤして、該ＡＮＤパルスの遅延量の差から、単位遅延時間当たりの遅延素子数を測定する。
【００８６】
６−５．処理６−２と処理６−４で得られた遅延素子数の差を平均して、ＷＴＣＫの遅延測定用パルスのＤｕｔｙ崩れによって生じる遅延素子数の誤差を補正するための補正値を得る。
【００８７】
６−６．処理６−２で得られた遅延素子数に対して、処理６−５で得られた補正値を加算または減算することで、処理６−２で得られた遅延素子数を補正する。
【００８８】
以上のように、本実施の形態６に係る記録パルスのエッジ補正方法によれば、ＷＴＣＫをマスクして遅延測定用パルスを生成し、遅延量の異なる２つの遅延測定用パルスをＡＮＤ測定し、また、反転されたＷＴＣＫをマスクして遅延測定用パルスを生成し、遅延量の異なる２つの遅延測定用パルスをＡＮＤ測定し、それぞれのＡＮＤ測定によって得られた単位遅延時間当たりの遅延素子数の差を平均した値を補正値として、ＡＮＤ測定によって得られる単位遅延時間当たりの遅延素子数を補正することから、遅延測定用パルスの元になるＷＴＣＫのＤｕｔｙ崩れを補正することができる。その結果、遅延測定用パルスのＤｕｔｙ崩れを改善できる。
【００８９】
（実施の形態７）
本実施の形態７に係る記録パルスのエッジ補正方法は、前記実施の形態１〜６で述べた方法を組み合わせることを特徴とする。以下、この補正処理（処理７）の流れについて説明する。
【００９０】
７−１．実施の形態６の方法を用いて、ＷＴＣＫ自体のＤｕｔｙ崩れを補正する。
【００９１】
７−２．遅延量から遅延素子数への変換時に生じる誤差を減らすため、実施の形態３または実施の形態４の方法を用いて、単位遅延時間当たりの遅延素子数を測定する。すなわち、ディレイラインの複数箇所で単位遅延時間当たりの遅延素子数を測定する、または、前記ディレイラインにおいて基準点を設定し、前記基準点から測定範囲の幅を変化させて、単位遅延時間当たりの遅延素子数を複数回測定する。
【００９２】
７−３．前記７−２で測定した単位遅延時間当たりの遅延素子数を、実施の形態５に示すように、ＷＴＣＫの立ち上がり／立ち下がりのエッジを基準として、実施の形態１の方法を用いて補正する。すなわち、まず、前記７−２で遅延素子数を測定した範囲のいずれか選択し、選択した測定範囲における単位遅延時間当たりの遅延素子数を、ＷＴＣＫの立ち上がりエッジ／立ち下がりエッジのそれぞれを基準として、ＡＮＤおよびＮＯＲし、立ち上がりエッジを基準とした、ＡＮＤパルスより得られる遅延素子数（ここではＮ１）及びＮＯＲパルスより得られる遅延素子数（ここではＭ１）、または立ち下がりエッジを基準とした、ＡＮＤパルスより得られる遅延素子数（ここではＮ２）及びＮＯＲパルスにより得られる遅延素子数（ここではＭ２）を測定する。そしてＡＮＤ測定によって得られる単位遅延時間あたりの遅延素子数とＮＯＲ測定によって得られる単位遅延時間あたりの遅延素子数の差を平均して、遅延測定用パルスのＤｕｔｙ崩れによって生じる遅延素子数の誤差を補正する補正値を得る際には、ＷＴＣＫの立ち上がりを基準としたディレイラインならば遅延素子数Ｎ１，Ｍ１を、また立ち下がりを基準としたディレイラインならば遅延素子数Ｎ２，Ｍ２を用いる。そして、前述のようにして得られた補正値を用いて、ＡＮＤ測定によって得られる単位遅延時間あたりの遅延素子数を補正する。
【００９３】
７−４．前記７−３にて補正した結果を、実施の形態２の方法を用いて、さらに、補正する。すなわち、遅延量の異なる２つの遅延測定用パルスをＥＯＲ測定することで、Ｄフリップフロップの動作限界によってカウントできないパルス幅を求めて、該パルス幅に相当する遅延素子数を補正値として、前記７−３で得られた単位遅延時間当たりの遅延素子数を補正する。
【００９４】
７−６．処理７−５で得られた単位遅延時間当たりの遅延素子数を用いて、前記７−２、７−３で用いた測定方法に合わせて、必要とする遅延量を遅延素子数に変換する。
【００９５】
以上のように、本実施の形態７に係る記録パルスのエッジ補正方法によれば、まず、ＷＴＣＫのＤｕｔｙ崩れによって生じる単位遅延時間当たりの遅延素子数の誤差を補正し、次に、遅延量から遅延素子数への変換時に生じる誤差を補正し、次に、遅延測定用パルスのＤｕｔｙ崩れ量によって生じる単位遅延時間当たりの遅延素子数の誤差を補正し、次に、Ｄフリップフロップの動作限界によって検出できない遅延量が存在することで生じる誤差を補正するようにした。これにより、電圧・温度・チップの個体差によって生じる誤差、Ｄフリップフロップの動作限界、回路の構成に起因する単位遅延時間当たりの遅延素子数の誤差を補正することができる。その結果、補正した単位遅延時間当たりの遅延素子数を用いて記録パルスのエッジ補正に必要となる遅延素子数を正確に求めることができる。
【産業上の利用可能性】
【００９６】
本発明は、ディレイラインを用いて光ディスク（ＤＶＤやＣＤ）への記録処理を制御する記録装置に対して有用である。
【図面の簡単な説明】
【００９７】
【図１】本実施の形態１〜７に係る記録パルスのエッジ補正方法を実現する光ディスク装置全体の構成を示すブロック図である。
【図２】光ディスク装置の自己診断ブロックの構成を示すブロック図である。
【図３】本実施の形態１に係る記録パルスのエッジ補正方法を説明するための、ＡＮＤ測定時の遅延測定用パルスのタイミング図である。
【図４】本実施の形態１に係る記録パルスのエッジ補正方法を説明するための、ＮＯＲ測定時の遅延測定用パルスのタイミング図である。
【図５】本実施の形態２に係る記録パルスのエッジ補正方法を説明するための、ＥＯＲ測定時の遅延測定用パルスのタイミング図である。
【図６】本実施の形態３に係る記録パルスのエッジ補正方法を説明するための、測定する範囲を変化させて単位遅延時間当たりの遅延素子数を測定した結果を示すグラフ図である。
【図７】本実施の形態４に係る記録パルスのエッジ補正方法を説明するための、測定する遅延量を変化させて単位遅延時間当たりの遅延素子数を測定した結果を示すグラフ図である。
【符号の説明】
【００９８】
１０１，１０５  ＮＯＴ回路
１０２，１０６，１０７，２０３，２０４  セレクタ回路
１０３  ＷＴＣＫマスク回路
１０４  遅延測定用パルス生成回路
１０８  自己診断ブロック
１０９  記録波形生成ブロック
１１０  Ｗｒｉｔｅ  Ｓｔｒａｔｅｇｙ設定ブロック
１１１  レーザ
１１２  スピンドルモータ
１１３  光ディスク
１１４  ＣＰＵ
２０１，２０２  ディレイライン
２０５  論理積回路
２０６  排他的論理和回路
２０７  否定論理和回路
２０８  セレクタ回路
２０９  カウンタ回路
３０１  第１の遅延測定用パルス
３１１〜３１６  第２の遅延測定用パルス
３２１〜３２６  ＡＮＤパルス
４０１    第１の遅延測定用パルス
４１１〜４１６  第２の遅延測定用パルス
４２１〜４２６  ＮＯＲパルス
５０１    第１の遅延測定用パルス
５１１〜５１６  第２の遅延測定用パルス
５２１〜５２６  ＥＯＲパルス
【図１】
2006147133.tif 000003
【図２】
2006147133.tif 000004
【図３】
2006147133.tif 000005
【図４】
2006147133.tif 000006
【図５】
2006147133.tif 000007
【図６】
2006147133.tif 000008
【図７】
2006147133.tif 000009