(57)【要約】【課題】  ソースフォロワ回路を用い、その簡単な回路構成を極力変えずにスーパーリニア特性が得られる非線形増幅回路を提供する。【解決手段】  本発明では、帰還回路は、ソースフォロワ回路の入力用ＭＯＳトランジスタのソース電圧が高いほど、入力用ＭＯＳトランジスタのチャネル電流を小さくし、そのゲート−ソース間電圧を小さくする。出力電圧は、このゲート−ソース間電圧を入力電圧から引いた電圧にほぼ相当するので、このゲート−ソース間電圧が小さいほど高くなる。従って、入力電圧の上昇に対し、このゲート−ソース間電圧がスーパーリニアに減少するように設計すれば、回路構成を複雑化せずにスーパーリニア特性が得られる。そのためには、入力用ＭＯＳトランジスタの素子寸法や不純物濃度等を適切に選択し、そのゲート−ソース間電圧の上昇に対しチャネル電流がスーパーリニアに増加する範囲を用いればよい。【選択図】      図１
2006094365.tif 000002
【特許請求の範囲】
【請求項１】
ドレインが正の電圧線に接続されていると共に、ゲートに入力信号を受けるＮチャネル型の入力用ＭＯＳトランジスタと、ドレインが前記入力用ＭＯＳトランジスタのソース側に接続されていると共に、一定のチャネル電流が流れるようにゲート電圧及びソース電圧を受ける負荷用ＭＯＳトランジスタとを有するソースフォロワ回路と、
前記入力用ＭＯＳトランジスタのソース電圧が高いほど、前記入力用ＭＯＳトランジスタのチャネル電流を減少させる帰還回路と
を備えたことを特徴とする非線形増幅回路。
【請求項２】
請求項１の非線形増幅回路において、
前記帰還回路は、２つのＰチャネル型のＭＯＳトランジスタを有するカレントミラー回路と、ゲートが前記入力用ＭＯＳトランジスタのソース側に接続されたＮチャネル型の調整用ＭＯＳトランジスタとを備え、
一方の前記Ｐチャネル型のＭＯＳトランジスタのチャネル電流、及び前記入力用ＭＯＳトランジスタのチャネル電流が前記負荷用ＭＯＳトランジスタのチャネル電流として供給されるように、且つ、他方の前記Ｐチャネル型のＭＯＳトランジスタのチャネル電流が前記調整用ＭＯＳトランジスタのチャネル電流として供給されるように、各回路素子は接続されており、
前記入力用ＭＯＳトランジスタのソース電圧を出力とする
ことを特徴とする非線形増幅回路。
【請求項３】
請求項１の非線形増幅回路において、
前記帰還回路は、２つのＰチャネル型のＭＯＳトランジスタを有するカレントミラー回路と、ゲートが前記入力用ＭＯＳトランジスタのソース側に接続されたＮチャネル型の調整用ＭＯＳトランジスタとを備え、
一方の前記Ｐチャネル型のＭＯＳトランジスタのチャネル電流、及び前記入力用ＭＯＳトランジスタのチャネル電流が前記負荷用ＭＯＳトランジスタのチャネル電流として供給されるように、且つ、他方の前記Ｐチャネル型のＭＯＳトランジスタのチャネル電流が前記調整用ＭＯＳトランジスタのチャネル電流として供給されるように、各回路素子は接続されており、
一方の前記Ｐチャネル型のＭＯＳトランジスタのドレインと、前記入力用ＭＯＳトランジスタのソースとの間に接続された抵抗素子を有し、
一方の前記Ｐチャネル型のＭＯＳトランジスタのドレイン電圧を出力とする
ことを特徴とする非線形増幅回路。
【請求項４】
請求項３の非線形増幅回路において、
前記抵抗素子は、ゲートに正の一定電圧を受けるＮチャネル型のＭＯＳトランジスタのチャネル抵抗である
ことを特徴とする非線形増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入出力特性が非線形になる増幅回路（以下、非線形増幅回路という）に関する。特に本発明は、ＭＯＳトランジスタを用いて構成され、入力信号の上昇に伴ってゲインが増加する非線形増幅回路に関する。
【背景技術】
【０００２】
アナログ信号を処理する電気回路では、出力電圧などの信号レベルに何らかの情報が含まれていることがある。その場合、信号レベルと、その信号レベルが示す情報値（例えば映像信号が示す輝度値）との関係が非線形であることがある。例えば、信号レベルが高くなるほど、（情報値）／（信号レベル）が大きくなる場合があり、これを以下、『スーパーリニア特性の信号』という。反対に、信号レベルが高くなるほど、（情報値）／（信号レベル）が小さくなる場合があり、これを以下、『サブリニア特性の信号』という。そして、信号レベルと情報値との非線形な関係を線形に補正する手段の１つとして、非線形増幅回路が用いられている（例えば特許文献１、特許文献２参照）。
【０００３】
非線形増幅回路は、例えば以下のいずれかのような入出力特性を有する。１つは、入力信号の上昇に伴って入出力比（ゲイン）が減少するものであり、本明細書ではこの入出力特性を『サブリニア特性』、或いは、『入力の増加に対し出力がサブリニアに増加する』と表現する。もう１つは、入力信号の上昇に伴って入出力比が増加するものであり、本明細書ではこの入出力特性を『スーパーリニア特性』、或いは、『入力の増加に対し出力がスーパーリニアに増加する』と表現する。
【０００４】
特許文献１では、ベース−エミッタ間電圧に対しコレクタ電流が指数関数的に増大するバイポーラトランジスタを用い、このコレクタ電流を抵抗により電圧として検出し、この電圧を補正信号としている。即ち、コレクタ電流がスーパーリニア特性を示す部分により、入力信号の非線形性を打ち消し、線形に補正することを試みている。
【特許文献１】特開２００２−３２０１１２号公報
【特許文献２】特公平６−２０２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
スーパーリニア特性の信号を、正負の反転等をせずに線形に補正する場合、入出力特性がサブリニア特性の非線形増幅回路を用いればよい。反対に、サブリニア特性の信号を線形に補正する場合、入出力特性がスーパーリニア特性の非線形増幅回路を用いればよく、そのような回路をソースフォロワ回路で実現することが要望されていた。これは、ソースフォロワ回路が高い入力インピーダンスと低い出力インピーダンスとを有し、他の付属素子無しに約１倍のゲインが得られるという点で優れているからである。
【０００６】
ソースフォロワ回路は、上記の利点からバッファアンプなどに多く用いられるが、ゲインが付属素子によって決定されているのではなく、ＭＯＳトランジスタのゲート−ソース間電圧が一定となる性質を利用している。従って、ソースフォロワ回路では、ゲイン調整が困難であり、その入出力特性をスーパーリニア特性にすることは更に困難である。
本発明の目的は、ソースフォロワ回路を用い、その簡単な回路構成を複雑化することなく入出力特性がスーパーリニア特性となる非線形増幅回路を提供することである。
【０００７】
本発明の別の目的は、上記の目的に適った非線形増幅回路においてスーパーリニア特性を強める、即ち、入力信号の上昇に対するゲインの増加割合を大きくすることである。
【課題を解決するための手段】
【０００８】
請求項１の非線形増幅回路は、Ｎチャネル型の入力用ＭＯＳトランジスタ及び負荷用ＭＯＳトランジスタを有するソースフォロワ回路と、帰還回路とを備えたことを特徴とする。入力用ＭＯＳトランジスタは、ドレインが正の電圧線に接続されていると共に、ゲートに入力信号を受ける。負荷用ＭＯＳトランジスタは、ドレインが入力用ＭＯＳトランジスタのソース側に接続されていると共に、一定のチャネル電流が流れるようにゲート電圧及びソース電圧を受ける。帰還回路は、入力用ＭＯＳトランジスタのソース電圧が高いほど、入力用ＭＯＳトランジスタのチャネル電流を減少させる。なお、本明細書では、Ｎチャネル型のＭＯＳトランジスタにおいてドレインからソースに向けて流れる電流と、Ｐチャネル型のＭＯＳトランジスタにおいてソースからドレインに向けて流れる電流とをどちらも『チャネル電流』と表記する。
【０００９】
請求項２の発明は、請求項１の非線形増幅回路において、以下の点を特徴とする。第１に、帰還回路は、２つのＰチャネル型のＭＯＳトランジスタを有するカレントミラー回路と、ゲートが入力用ＭＯＳトランジスタのソース側に接続されたＮチャネル型の調整用ＭＯＳトランジスタとを備えている。第２に、一方のＰチャネル型のＭＯＳトランジスタのチャネル電流、及び入力用ＭＯＳトランジスタのチャネル電流が負荷用ＭＯＳトランジスタのチャネル電流として供給されるように、且つ、他方のＰチャネル型のＭＯＳトランジスタのチャネル電流が調整用ＭＯＳトランジスタのチャネル電流として供給されるように、各回路素子は接続されている。第３に、本請求項の非線形増幅回路は、入力用ＭＯＳトランジスタのソース電圧を出力とする。
【００１０】
請求項３の発明は、請求項１の非線形増幅回路において、以下の点を特徴とする。第１に、帰還回路は、２つのＰチャネル型のＭＯＳトランジスタを有するカレントミラー回路と、ゲートが入力用ＭＯＳトランジスタのソース側に接続されたＮチャネル型の調整用ＭＯＳトランジスタとを備えている。第２に、一方のＰチャネル型のＭＯＳトランジスタのチャネル電流、及び入力用ＭＯＳトランジスタのチャネル電流が負荷用ＭＯＳトランジスタのチャネル電流として供給されるように、且つ、他方のＰチャネル型のＭＯＳトランジスタのチャネル電流が調整用ＭＯＳトランジスタのチャネル電流として供給されるように、各回路素子は接続されている。第３に、本請求項の非線形増幅回路は、一方のＰチャネル型のＭＯＳトランジスタのドレインと、入力用ＭＯＳトランジスタのソースとの間に接続された抵抗素子を有し、一方のＰチャネル型のＭＯＳトランジスタのドレイン電圧を出力とする。
【００１１】
請求項４の発明は、請求項３の非線形増幅回路において、『前記抵抗素子が、ゲートに正の一定電圧を受けるＮチャネル型のＭＯＳトランジスタのチャネル抵抗である』ことを特徴とする。
【発明の効果】
【００１２】
本発明では、帰還回路は、ソースフォロワ回路の入力用ＭＯＳトランジスタのソース電圧が高いほど、入力用ＭＯＳトランジスタのチャネル電流を小さくし、入力用ＭＯＳトランジスタのゲート−ソース間電圧を小さくする。出力電圧は、このゲート−ソース間電圧を入力電圧から引いた電圧にほぼ相当するので、このゲート−ソース間電圧が小さいほど高くなる。従って、入力電圧が一定の割合で上昇するときに、入力用ＭＯＳトランジスタのゲート−ソース間電圧がスーパーリニアに減少するように設計すれば、回路構成を複雑化することなくスーパーリニア特性が得られる。そのためには、素子の寸法や不純物濃度等を適切に選択し、入力用ＭＯＳトランジスタのチャネル電流特性において、ゲート−ソース間電圧の上昇に対しチャネル電流がスーパーリニアに増加する範囲を用いればよい。
【発明を実施するための最良の形態】
【００１３】
［本発明の原理説明］
図１は、本発明の原理を示す回路図である。図に示すように、非線形増幅回路８は、正の定電圧Ｖｃｃを供給する定電圧源１２と、Ｎチャネルデプレッション型のＭＯＳトランジスタＮＭ１と、Ｎチャネルデプレッション型のＭＯＳトランジスタＮＭ２と、電圧計１６と、制御型電流源２０と、出力端子２４とで構成されている。なお、図中のＧ、Ｓ、Ｄ、Ｂは、ＭＯＳトランジスタＮＭ１、ＮＭ２のゲート、ソース、ドレイン、バルク（基板）をそれぞれ示し、ＧＮＤは接地線（電圧０Ｖ）を示す。
【００１４】
ＭＯＳトランジスタＮＭ１は、ゲート端子に入力電圧Ｖｉｎを受け、ドレイン端子に正の定電圧Ｖｃｃを受ける。ＭＯＳトランジスタＮＭ２は、チャネル電流が一定となるようにゲート端子及びソース端子が接地線ＧＮＤの電圧に固定されており、負荷として機能する。即ち、ＭＯＳトランジスタＮＭ１、ＮＭ２によって一段のソースフォロワ回路が構成されており、ＭＯＳトランジスタＮＭ１のソース電圧（ＮＭ２のドレイン電圧）が出力電圧Ｖｏｕｔとなる。
【００１５】
電圧計１６は、出力電圧Ｖｏｕｔを検出する。制御型電流源２０は、電圧計１６により検出される出力電圧Ｖｏｕｔに応じた電流Ｉｃｓを供給する。以上の回路構成において、ＭＯＳトランジスタＮＭ１、ＮＭ２は、請求項記載の入力用ＭＯＳトランジスタ、負荷用ＭＯＳトランジスタにそれぞれ対応する。また、電圧計１６及び制御型電流源２０は、請求項記載の帰還回路に対応する。
【００１６】
ここで、ＭＯＳトランジスタＮＭ１のゲート−ソース間電圧をＶｇｓｎｍ１（以下、単にＶｇｓｎｍ１と略記）とする。このとき、次式が成り立つ。
Ｖｏｕｔ＝Ｖｉｎ−Ｖｇｓｎｍ１・・・（１）
即ち、Ｖｇｓｎｍ１が一定ならば、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎに対し線形に変化する。また、図に示すように、電圧源１２が供給する電流をＩｖｃｃ、ＭＯＳトランジスタＮＭ１、ＮＭ２のチャネル電流をそれぞれＩｎｍ１、Ｉｎｍ２とする。更に、出力端子２４は後段回路のトランジスタのゲート等に接続され、出力端子２４からの流出電流を無視できるとすれば、次式が成り立つ。
【００１７】
Ｉｎｍ２＝Ｉｎｍ１＋Ｉｃｓ＝Ｉｖｃｃ・・・（２）
本発明の主な特徴は、電圧計１６により検出される出力電圧Ｖｏｕｔの上昇に伴って、制御型電流源２０が電流Ｉｃｓを増加させることである。前述したようにＭＯＳトランジスタＮＭ２のチャネル電流Ｉｎｍ２が一定であることと、（２）式とを鑑みれば、出力電圧Ｖｏｕｔの上昇に伴って電流Ｉｃｓが増加する場合、チャネル電流Ｉｎｍ１は、電流Ｉｃｓの増加分だけ減少する。
【００１８】
このとき、ＭＯＳトランジスタＮＭ１ではチャネル電流の減少に伴いゲート−ソース間電圧が減少するので、出力電圧Ｖｏｕｔの上昇に伴って電流Ｉｃｓを増加させるとき、Ｖｇｓｎｍ１は減少する。従って、（１）式の関係から、入力電圧Ｖｉｎが上昇するとき、出力電圧Ｖｏｕｔの上昇量は、Ｖｇｓｎｍ１の減少分だけ、入力電圧Ｖｉｎの上昇量よりも大きくなる。従って、Ｖｇｓｎｍ１の減少の仕方を適切に制御すれば、入出力特性はスーパーリニア特性となる。具体的には、入力電圧Ｖｉｎが一定の割合で増加する場合に、入力電圧Ｖｉｎが高いほど減少量が多くなるように、Ｖｇｓｎｍ１を減少させればよい。即ち、入力電圧Ｖｉｎの上昇に対し、Ｖｇｓｎｍ１をスーパーリニアに減少させればよい。
【００１９】
図２は、スーパーリニア特性を得るためには、即ち、入力電圧Ｖｉｎの上昇に対しＶｇｓｎｍ１をスーパーリニアに減少させるためには、ＭＯＳトランジスタＮＭ１のチャネル電流特性のどの範囲を用いればよいかを示す説明図である。図２（ａ）は、ＭＯＳトランジスタＮＭ１における、Ｖｇｓｎｍ１とチャネル電流Ｉｎｍ１との関係を模式的に示したものである。
【００２０】
本発明では、ＭＯＳトランジスタＮＭ１を飽和領域（ドレイン−ソース間電圧を変えてもチャネル電流Ｉｎｍ１が殆ど変わらない範囲）で動作させる。一般にチャネル電流Ｉｎｍ１は、Ｖｇｓｎｍ１からスレッショルド電圧Ｖｔｈを引いた値に対し、ほぼ二乗特性を示す。即ち、チャネル電流Ｉｎｍ１は、ある範囲のＶｇｓｎｍ１においてスーパーリニアに増加するが、本発明はその範囲を利用する。
【００２１】
なお、図２（ａ）内の一点鎖線の目盛り１、２、３は、スーパーリニア特性であることが分かるように参考として示したものである。図に示すように、Ｖｇｓｎｍ１が１から２に増加するとき、チャネル電流Ｉｎｍ１は（約１から約１．５に）約０．５しか増加していないが、Ｖｇｓｎｍ１が２から３に増加するとき、チャネル電流Ｉｎｍ１はその約３倍（約１．５だけ）増加している。従って、目盛りを示した範囲（図中の『曲りが大きい範囲』）は、スーパーリニア特性が大きく表れていると言える。
【００２２】
図２（ｂ）は、通常のソースフォロワ回路と、本発明とで入出力特性を比較した模式図であり、横軸は入力電圧Ｖｉｎ、縦軸は出力電圧Ｖｏｕｔを示す。図中の太線は、Ｖｉｎ＝Ｖｏｕｔとなる仮想上の直線である。通常のソースフォロワ回路では、即ち、図１で電圧計１６及び制御型電流源２０の部分を開放した構成では、Ｖｇｓｎｍ１を略一定で動作させる。その場合の入出力特性は、入力電圧Ｖｉｎのほぼ全範囲において、Ｖｉｎ＝Ｖｏｕｔの直線から一定電圧を下にシフトさせたものとなり、図中の細線で示すように線形になる。
【００２３】
これに対し本発明では、出力電圧Ｖｏｕｔの増加に伴って電流Ｉｃｓを増加させる。ここで、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの上昇時にのみ上昇するため、出力電圧Ｖｏｕｔの増加に伴ってＩｃｓを増加させることは、入力電圧Ｖｉｎの上昇に伴って電流Ｉｃｓを増加させることと等価である。そして、本発明では、入力電圧Ｖｉｎがとり得る範囲に対応するＶｇｓｎｍ１の範囲として、チャネル電流Ｉｎｍ１のスーパーリニア特性が大きく表れている部分（例えば図２（ａ）の『曲りが大きい範囲』）を用いる。これは、ＭＯＳトランジスタＮＭ１、ＮＭ２の寸法や不純物濃度等を適切に選択すれば可能である。そのようにすれば、入力電圧Ｖｉｎの増加時に、Ｖｇｓｎｍ１はスーパーリニアに減少するので、図２（ｂ）中の点線で示すように入出力特性はスーパーリニア特性となる。
【００２４】
ここで、入力電圧Ｖｉｎがとり得る範囲に対応するＶｇｓｎｍ１の範囲として、Ｖｇｓｎｍ１とチャネル電流Ｉｎｍ１との関係が線形に近い範囲（例えば図２（ａ）内の『曲りが小さい範囲』）を用いた場合を考える。この場合、出力電圧Ｖｏｕｔの増加に伴ってチャネル電流Ｉｎｍ１を線形に減らすと、Ｖｇｓｎｍ１はほぼ線形に減少する。従って、この場合の入出力特性は、図２（ｂ）に一点鎖線で示すように通常のソースフォロワ回路よりも傾きを大きくしただけになり、スーパーリニア特性にはならない。
【００２５】
以上の理由から、入力電圧Ｖｉｎがとり得る範囲でのＶｇｓｎｍ１の範囲は、Ｖｇｓｎｍ１の上昇に対しチャネル電流Ｉｎｍ１がスーパーリニアに増加する範囲とする必要がある。本発明はこのような原理に基づくものであり、以下、図１の電圧計１６及び制御型電流源２０の機能をＭＯＳトランジスタ等により実現した第１〜第３の実施形態について説明する。なお、各図において同一要素には同一符号を付し、重複する説明を省略する。
【００２６】
［第１の実施形態］
図３は、本発明の第１の実施形態に係る非線形増幅回路４０の回路図である。第１の実施形態は、請求項１及び請求項２に対応する。図に示すように、非線形増幅回路４０は、定電圧源１２と、ＭＯＳトランジスタＮＭ１、ＮＭ２と、Ｐチャネルエンハンスメント型のＭＯＳトランジスタＰＭ１、ＰＭ２と、Ｎチャネルエンハンスメント型のＭＯＳトランジスタＮＭ３と、出力端子２４とで構成されている。
【００２７】
ＭＯＳトランジスタＰＭ１、ＰＭ２はカレントミラー回路を構成し、ＭＯＳトランジスタＮＭ３は請求項記載の調整用ＭＯＳトランジスタに対応する。全てのＭＯＳトランジスタＮＭ１、ＮＭ２、ＮＭ３、ＰＭ１、ＰＭ２は、飽和領域で動作させる。従って、定電圧Ｖｃｃは例えば約５Ｖであり、入力電圧Ｖｉｎは例えば２Ｖ〜３Ｖであり、出力電圧Ｖｏｕｔは例えば２Ｖ〜３Ｖである。ここで、図に示すように、ＭＯＳトランジスタＰＭ１、ＰＭ２のチャネル電流をそれぞれＩｐｍ１、Ｉｐｍ２とし、ＭＯＳトランジスタＮＭ３のチャネル電流をＩｎｍ３とすれば、以下の式が成り立つ。
【００２８】
Ｉｐｍ２＝Ｉｐｍ１＝Ｉｎｍ３・・・（３）
Ｖｏｕｔ＝Ｖｉｎ−Ｖｇｓｎｍ１・・・（４）
また、出力端子２４からの流出電流を無視できるとすれば、次式が成り立つ。
Ｉｎｍ２＝Ｉｎｍ１＋Ｉｐｍ２・・・（５）
ＭＯＳトランジスタＮＭ３は、ゲート電圧が出力電圧Ｖｏｕｔに等しく、ソース端子が接地されている。即ち、ＭＯＳトランジスタＮＭ３のゲート−ソース間電圧は、出力電圧Ｖｏｕｔに等しい。従って、入力電圧Ｖｉｎの上昇によって出力電圧Ｖｏｕｔが上昇すると、ＭＯＳトランジスタＮＭ３は、そのゲート−ソース間電圧が上昇するので、チャネル電流Ｉｎｍ３が増加する。このとき、（３）式の関係から、ＭＯＳトランジスタＰＭ１、ＰＭ２のチャネル電流Ｉｐｍ１、Ｉｐｍ２もそれぞれ増加する。
【００２９】
そして、ＭＯＳトランジスタＮＭ２はチャネル電流Ｉｎｍ２が一定となるようにバイアスされているので、（５）式の関係から、ＭＯＳトランジスタＮＭ１のチャネル電流Ｉｎｍ１は、チャネル電流Ｉｎｍ３の増加分だけ減少する。即ち、入力電圧Ｖｉｎの上昇に伴って出力電圧Ｖｏｕｔが上昇すると、チャネル電流Ｉｎｍ１が減少し、Ｖｇｓｎｍ１は減少する。従って、前述したように入力電圧Ｖｉｎの上昇に対しＶｇｓｎｍ１がスーパーリニアに減少するように設計すれば、入出力特性はスーパーリニア特性となる。
【００３０】
ここで、前述したＭＯＳトランジスタＮＭ１のＶｇｓｎｍ１とチャネル電流Ｉｎｍ１との特性のみからではなく、別の点からスーパーリニア特性を更に強める方法を考える。
Ｖｇｓｎｍ１の上昇に対しチャネル電流Ｉｎｍ１がスーパーリニアに増加する範囲では、チャネル電流Ｉｎｍ１が線形に減少するとき、Ｖｇｓｎｍ１はスーパーリニアに減少する。これは、例えば図２（ａ）の『曲りが大きい範囲』を見れば分かる。即ち、チャネル電流Ｉｎｍ１が３から２に減るときのＶｇｓｎｍ１の減少量は約０．５であるが、チャネル電流Ｉｎｍ１が２から１に減るときのＶｇｓｎｍ１の減少量は約３倍になっていることから分かる。従って、入力電圧Ｖｉｎの上昇に対しチャネル電流Ｉｎｍ１がスーパーリニアに減少すれば、Ｖｇｓｎｍ１は、チャネル電流Ｉｎｍ１よりも更にスーパーリニアに減少し、スーパーリニア特性は強まる。
【００３１】
入力電圧Ｖｉｎの上昇に対しチャネル電流Ｉｎｍ１をスーパーリニアに減少させるためには、（３）、（５）式の関係から、入力電圧Ｖｉｎの上昇に対しチャネル電流Ｉｎｍ３をスーパーリニアに増加させればよい。従って、スーパーリニア特性を強くするためには、出力電圧Ｖｏｕｔ（即ち、ＭＯＳトランジスタＮＭ３のゲート−ソース間電圧）が最小値から最大値をとる範囲において、チャネル電流Ｉｎｍ３がスーパーリニアに増加することが望ましい。そのようにするためには、ＭＯＳトランジスタＮＭ３の各部の寸法や不純物濃度等を適切に選択すればよい。
【００３２】
なお、ＭＯＳトランジスタＮＭ２のチャネル電流Ｉｎｍ２は一定であるが、（３）、（５）式に示したように、ＭＯＳトランジスタＮＭ３、ＰＭ１、ＰＭ２のチャネル電流Ｉｎｍ３、Ｉｐｍ１、Ｉｐｍ２は、ＭＯＳトランジスタＮＭ２のチャネル電流Ｉｎｍ２より常に小さくなる。従って、入力電圧Ｖｉｎがとり得る範囲において、チャネル電流Ｉｎｍ３、Ｉｐｍ１、Ｉｐｍ２がチャネル電流Ｉｎｍ２より小さくなるように、ＭＯＳトランジスタＮＭ２、ＰＭ１、ＰＭ２の各部の寸法や不純物濃度等を選択する必要がある。
【００３３】
［第２の実施形態］
図４は、本発明の第２の実施形態に係る非線形増幅回路６０の回路図である。第２の実施形態は、請求項１、請求項３に対応する。第２の実施形態の非線形増幅回路６０は、第１の実施形態の非線形増幅回路４０におけるＭＯＳトランジスタＰＭ２のドレイン端子及び出力端子２４の接続ノードと、ＭＯＳトランジスタＮＭ１のソース端子との間に抵抗Ｒを直列に接続したものである。他の構成は、第１の実施形態と同じである。
【００３４】
ここで、出力端子２４から流出する電流は無視できるものとし、抵抗Ｒでの電圧降下（絶対値）をＶｒとする。このとき、抵抗Ｒには、出力端子２４側からＭＯＳトランジスタＮＭ２側への方向に、ＭＯＳトランジスタＰＭ２のチャネル電流Ｉｐｍ２が流れる。従って、出力電圧Ｖｏｕｔは、次式に示すように、ＭＯＳトランジスタＮＭ１のソース電圧（Ｖｉｎ−Ｖｇｓｎｍ１）よりも、抵抗Ｒでの電圧降下分だけ高くなる。
【００３５】
Ｖｏｕｔ＝Ｖｉｎ−Ｖｇｓｎｍ１＋Ｖｒ・・・（６）
第１の実施形態で説明したように、ＭＯＳトランジスタＮＭ３、ＰＭ１、ＰＭ２のチャネル電流Ｉｎｍ３、Ｉｐｍ１、Ｉｐｍ２は、入力電圧Ｖｉｎの上昇に伴ってスーパーリニアに増加する。このため、チャネル電流Ｉｐｍ２が流れる抵抗Ｒでの電圧降下Ｖｒも、入力電圧Ｖｉｎの上昇に伴ってスーパーリニアに増加する。
【００３６】
従って、第２の実施形態の非線形増幅回路６０では、抵抗Ｒでの電圧降下Ｖｒがスーパーリニアに増加する分だけ、第１の実施形態よりもスーパーリニア特性が強まる。なお、ＭＯＳトランジスタＮＭ３のゲート端子は、ＭＯＳトランジスタＮＭ１と抵抗Ｒとの接続ノードではなく、抵抗Ｒと出力端子２４との接続ノードに接続してもよい。その場合も、ＭＯＳトランジスタＮＭ３のゲート電圧は入力電圧Ｖｉｎの上昇と共に増加するので、上述と同様の効果が得られる。
【００３７】
［第３の実施形態］
図５は、本発明の第３の実施形態に係る非線形増幅回路８０の回路図である。第３の実施形態は、請求項１、請求項３、請求項４に対応する。第３の実施形態の非線形増幅回路８０は、第２の実施形態の非線形増幅回路６０の抵抗Ｒを、Ｎチャネルデプレッション型のＭＯＳトランジスタＮＭ４のチャネル抵抗に置き換え、そのＭＯＳトランジスタＮＭ４のゲート端子を電圧源１２の正極に接続したものである。他の構成は、第２の実施形態と同じである。
【００３８】
各ＭＯＳトランジスタＮＭ１〜ＮＭ４、ＰＭ１、ＰＭ２は、飽和領域で動作させる。従って、定電圧Ｖｃｃは例えば約５Ｖであり、入力電圧Ｖｉｎは例えば２Ｖ〜３Ｖであり、出力電圧Ｖｏｕｔは例えば２Ｖ〜３Ｖである。ＭＯＳトランジスタＮＭ４のバルク電圧は０Ｖに固定されるため、入力電圧Ｖｉｎが上昇すると、ＭＯＳトランジスタＮＭ１、ＮＭ４のソース電圧が上昇し、ＭＯＳトランジスタＮＭ４のソース−バルク間電圧が大きくなる。一般にＭＯＳトランジスタは、ソース−バルク間電圧が大きくなるとチャネル抵抗が大きくなるので、入力電圧Ｖｉｎの上昇により、ＭＯＳトランジスタＮＭ４のチャネル抵抗は大きくなる。
【００３９】
ここで、ＭＯＳトランジスタＮＭ４のチャネルの抵抗値をＲｃｈとし、出力端子２４からの流出電流を無視できるとすれば、第３の実施形態での出力電圧Ｖｏｕｔは次式で表される。
Ｖｏｕｔ＝Ｖｉｎ−Ｖｇｓｎｍ１＋（Ｒｃｈ×Ｉｐｍ２）・・・（７）
上式と、前述したチャネル抵抗Ｒｃｈの増加とを鑑みて、第２の実施形態と第３の実施形態とを比較する。
【００４０】
第２の実施形態の（６）式において、抵抗Ｒでの電圧降下Ｖｒは、固定の抵抗値と、入力電圧Ｖｉｎに対しスーパーリニアに増加するＩｐｍ２との積である。（７）式において、（６）式のＶｒに相当する項は、入力電圧Ｖｉｎの上昇に伴って大きくなるチャネル抵抗Ｒｃｈと、入力電圧Ｖｉｎに対しスーパーリニアに増加するＩｐｍ２との積である。即ち、抵抗Ｒの抵抗値が固定になる第２の実施形態と比較して、第３の実施形態は、チャネル抵抗Ｒｃｈが増加する分だけ、スーパーリニア特性が強まる。なお、より強いスーパーリニア特性を得るためには、チャネル抵抗Ｒｃｈは、ソース−バルク間電圧に対しスーパーリニアに増加することが望ましい。
【００４１】
しかし、チャネル抵抗Ｒｃｈがソース−バルク間電圧の上昇に対しサブリニアに増加しても、入力電圧Ｖｉｎの増加に対しチャネル電流Ｉｐｍ２が増加する限り、第２の実施形態よりスーパーリニア特性が強まる。更に、第３の実施形態では、ＭＯＳトランジスタＮＭ４のチャネルを抵抗として用いるため、第２の実施形態において拡散やポリシリコンにより抵抗Ｒを形成する場合よりも、小さい面積で大きな抵抗が得られる。
【００４２】
なお、ＭＯＳトランジスタＮＭ３のゲート端子は、ＭＯＳトランジスタＮＭ１、ＮＭ４の接続ノードではなく、ＭＯＳトランジスタＮＭ４と出力端子２４との接続ノードに接続してもよい。その場合も、ＭＯＳトランジスタＮＭ３のゲート電圧は入力電圧Ｖｉｎの上昇と共に増加するので、上述と同様の効果が得られる。
また、ＭＯＳトランジスタＮＭ２、ＮＭ４はデプレッション型にする必要がある。これは、入力電流Ｖｉｎ及び出力電圧Ｖｏｕｔに拘わらずに、カレントミラー回路から供給されるチャネル電流Ｉｐｍ２が流れるようにする必要があるからである。ＭＯＳトランジスタＮＭ１は、入力電圧Ｖｉｎに拘わらずチャネル電流Ｉｎｍ１が流れないといけないので、スレッショルド電圧を考慮すればデプレッション型が望ましいが、エンハンスメント型でもよい。ＭＯＳトランジスタＰＭ１、ＰＭ２、ＮＭ３は、デプレッション型でもよい。
【００４３】
［本発明の補足事項］
以上、スーパーリニア特性が強くなる順に本発明のバリエーションを第１〜第３の実施形態として説明したが、どの程度のスーパーリニア特性が要求されるかに応じて、例えば第１〜第３の実施形態のいずれかを用いればよい。例えば弱めのスーパーリニア特性が要求される場合、第１の実施形態の回路構成を用いればよく、反対に強めのスーパーリニア特性が要求される場合、第３の実施形態の回路構成を用いればよい。
【００４４】
更に、第１〜第３の各実施形態においても、スーパーリニア特性の強弱は、例えばＭＯＳトランジスタＮＭ１、ＮＭ３におけるチャネル電流特性のどの部分を用いる等により微調整が可能である。特に第２の実施形態では、抵抗Ｒの抵抗値によりスーパーリニア特性の微調整が可能であり、抵抗Ｒとして可変抵抗を用いてもよい。また、第３の実施形態では、チャネルとなる領域の不純物濃度により、チャネル抵抗Ｒｃｈの微調整が可能である。
【００４５】
以下、本発明の非線形増幅回路と、特許文献１の図２の補正回路とを比較する。特許文献１の補正回路は、非線形な入出力特性を得るために、１つの素子（トランジスタＱ１のコレクタ電流）においてスーパーリニア特性が表れる部分を用いている。これに対し本発明では、各素子の寸法や不純物濃度等を適切に選択すれば、ＭＯＳトランジスタＮＭ１、ＮＭ３、ＮＭ４といった複数の素子におけるスーパーリニア特性を示す部分を重ねて、スーパーリニア特性を強めることができる。
【００４６】
また、特許文献１の補正回路では、入力電圧Ｓｉｎが高くなると、トランジスタＱ１のベース−エミッタ間電圧が小さくなり、そのコレクタ電流、及び回路全体の電流量は小さくなる。従って、入力電圧が急激に上昇した場合の出力電圧の上昇は遅くなる。これに対し本発明では、図３、４、５において回路全体に流れる電流、即ち、電圧源１２から供給される電流Ｉｖｃｃは、次式で表される。
【００４７】
Ｉｖｃｃ＝Ｉｎｍ１＋Ｉｐｍ１＋Ｉｐｍ２＝Ｉｎｍ２＋Ｉｐｍ１・・・（８）
本発明ではＩｎｍ２が一定となるように動作させるので、入力電圧Ｖｉｎが上昇すると、出力電圧Ｖｏｕｔの上昇によりＩｐｍ１が上昇し、Ｉｖｃｃが上昇するという正帰還になっている。従って、本発明では、入力上昇時の応答速度は速い。
【産業上の利用可能性】
【００４８】
以上詳述したように本発明の非線形増幅回路は、スーパーリニア特性が要求される信号処理回路として大いに利用可能であり、スーパーリニア特性の強弱を調整可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の非線形増幅回路の原理を示す回路図である。
【図２】スーパーリニア特性を得るためには、チャネル電流特性のどの範囲を用いればよいかを示す説明図である。
【図３】本発明の第１の実施形態に係る非線形増幅回路の回路図である。
【図４】本発明の第２の実施形態に係る非線形増幅回路の回路図である。
【図５】本発明の第３の実施形態に係る非線形増幅回路の回路図である。
【符号の説明】
【００５０】
８、４０、６０、８０  非線形増幅回路
１２  定電圧源
１６  電圧計
２０  制御型電流源
２４  出力端子
ＮＭ１、ＮＭ２、ＮＭ３、ＮＭ４  Ｎチャネル型のＭＯＳトランジスタ
ＰＭ１、ＰＭ２  Ｐチャネル型のＭＯＳトランジスタ
Ｒ  抵抗
【図１】
2006094365.tif 000003
【図２】
2006094365.tif 000004
【図３】
2006094365.tif 000005
【図４】
2006094365.tif 000006
【図５】
2006094365.tif 000007