(57)【要約】【課題】基準電圧以下では漏れ電流を最小化し、基準電圧以上で漏れ電流を最大化でき、基準電圧以上で回路に過電圧が供給されることを防止できるのみならず、基準電圧以下では十分な電流が回路へ提供できる過電圧保護回路を提供する。【解決手段】相互直列接続され整流素子からの入力電圧の大きさによって順にターンオンする複数の半導体素子からなる第１スイッチング部と、電流特性が相違する一対の半導体素子が直列接続されてなり、第１スイッチング部と並列接続される少なくとも一対の第２スイッチング部とを含むことを特徴とする。【選択図】図４
2006238693.tif 000002
【特許請求の範囲】
【請求項１】
相互に直列接続され整流素子からの入力電圧の大きさによって順にターンオンする複数の半導体素子からなる第１スイッチング部と、
電流特性が相違する一対の半導体素子が直列接続されてなり、前記第１スイッチング部と並列接続される少なくとも一対の第２スイッチング部と、
を含むことを特徴とする過電圧保護回路。
【請求項２】
前記第１スイッチング部は、金属−酸化物−半導体電界効果型トランジスタ（以下、ＭＯＳＦＥＴと称す）からなることを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
前記ＭＯＳＦＥＴは、ｎチャンネルＭＯＳＦＥＴであることを特徴とする請求項２に記載の過電圧保護回路。
【請求項４】
前記第２スイッチング部は、ＭＯＳＦＥＴとバイポーラ接合型トランジスタ（以下、ＢＪＴと称す）が直列接続されてなることを特徴とする請求項１に記載の過電圧保護回路。
【請求項５】
前記各第２スイッチング部は、相互並列接続されることを特徴とする請求項４に記載の過電圧保護回路。
【請求項６】
前記第２スイッチング部の各ＭＯＳＦＥＴは、前記第１スイッチング部のＭＯＳＦＥＴからゲート電圧を供給されることを特徴とする請求項５に記載の過電圧保護回路。
【請求項７】
前記第２スイッチング部の各ＭＯＳＦＥＴは、前記第２スイッチング部のＢＪＴのエミッタへ電圧を供給することを特徴とする請求項６に記載の過電圧保護回路。
【請求項８】
前記ＭＯＳＦＥＴはｎチャンネルＭＯＳＦＥＴで、前記ＢＪＴはＰＮＰ型ＢＪＴであることを特徴とする請求項７に記載の過電圧保護回路。
【請求項９】
前記第２スイッチング部のＭＯＳＦＥＴと直列接続され、前記第１スイッチング部のＭＯＳＦＥＴからゲート電圧を供給される複数のＭＯＳＦＥＴをさらに含むことを特徴とする請求項１に記載の過電圧保護回路。
【請求項１０】
前記各第２スイッチング部は、ＭＯＳＦＥＴとＢＪＴが直列接続されてなることを特徴とする請求項９に記載の過電圧保護回路。
【請求項１１】
前記ＭＯＳＦＥＴはｎチャンネルＭＯＳＦＥＴで、前記ＢＪＴはＰＮＰ型ＢＪＴであることを特徴とする請求項１０に記載の過電圧保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧保護回路に係り、より詳しくは、入力電圧が基準電圧未満の時は漏れ電流が最小になり、入力電圧が基準電圧以上の時は漏れ電流が急増する過電圧保護回路に関する。
【背景技術】
【０００２】
ＲＦＩＤは、Radio Frequency Identificationの略称であって、スマートタグとも呼ばれており、各種物品に小型チップを組み込んで当該物品の情報と周辺環境情報を無線周波数を用いて送信し処理する非接触型認識システムのことである。
ＲＦＩＤシステムを構成する基本要素としては、アンテナ、タグ、リーダが挙げられ、リーダから製品に取り付けたフラット状のタグを識別することで情報を処理する。この種のＲＦＩＤシステムのうち、低周波電波識別システム（３０ｋＨｚ〜５００ｋＨｚ）は１．８ｍ以下の短距離通信が可能であり、高周波システム（８５０ＭＨｚ〜９５０ＭＨｚまたは２．４ＧＨｚ〜２．５ＧＨｚ）は２７ｍ以上の遠距離通信が可能である。
【０００３】
一方、ＲＦタグは、半導体からなるトランスポンダチップとアンテナからなり、パッシブ型とアクティブ型がある。パッシブ型のＲＦタグは、内部電源を要することなくリーダの電波信号からエネルギーを供給され動作するのに対し、アクティブ型は自ら作動するために電池が内蔵されている。
パッシブ型のＲＦタグからデータを読み取るために、リーダではアンテナを介してパワーを供給し、ＲＦタグはパワーに対する応答としてデータを送信する。アンテナを介してパワーを供給する方式としては、磁場を利用する方式と電波を利用する方式が主に使われている。磁場方式としての電磁誘導方式はアンテナから強い高周波を出して磁場を生成し、この磁場がＲＦタグのアンテナコイルを通過しながら生じる電流によってＲＦタグが作動する。また、電波方式としての後方散乱結合（Backscatter Coupling）方式は、アンテナから電波を送ると、ＲＦタグが電波を受信してパワーとして使うことでＲＦタグが作動する。
【０００４】
このようなパッシブ型のＲＦタグの場合、アンテナとＲＦタグとの距離によってＲＦタグに到達するＲＦパワーが異なる。すなわち、アンテナとＲＦタグとの距離が近ければ、ＲＦタグに到達するＲＦパワーが大きくなるが、一般のＲＦタグの動作電圧である１．５〜５ＶよりＲＦパワーが大きくなり、回路素子が安定して動作する電圧の範囲から外れるようになる。このようなアンテナとＲＦタグとの間の距離（γmax）と、ＲＦタグが動作可能なパワー（ＰR）は、次式１のような関係をもつ。
【０００５】
【数１】
2006238693.tif 000003
【０００６】
ここで、ηは整流器の効率、ＧＴはアンテナのゲイン、ＰRはタグが動作可能なパワー、ＧRは受信機ゲイン、ＰTは送信されたパワー、λはパワー信号の波長を表し、上記式１によれば、アンテナとＲＦタグとの距離（γmax）は、タグが動作可能なパワー（ＰR）の平方根に反比例することが分かる。
このようなＲＦタグの回路素子に過電圧が供給されることを防止するために過電圧保護回路であるリミッターを使っている。
【０００７】
図１は、ＲＦタグの部分回路図である。同図に示すように、ＲＦタグにアンテナからＲＦパワーが供給されると、ＲＦタグでは、まずダイオードＤ１とキャパシタＣ１を利用してＲＦパワーをＤＣパワーに変換し、ＤＣパワーをリミッター１０に提供する。
図２は、従来の第１の実施例によるＲＦタグに使われるリミッターの回路図である。同図に示すように、リミッター１０は、直列接続された複数の半導体スイッチング素子Ｍ０、Ｍ１、Ｍ２、Ｍ４、Ｍ５と、この半導体スイッチング素子Ｍ０、Ｍ１、Ｍ２、Ｍ４、Ｍ５と並列接続された１つの半導体スイッチング素子Ｍ３とを含む。ここで、すべての半導体スイッチング素子はｎチャンネル型ＭＯＳＦＥＴからなり、並列接続されたＭＯＳＦＥＴＭ３は、直列接続されたＭＯＳＦＥＴのいずれかからゲート電圧が提供されると、ソース−ドレイン間に電流が流れる。
【０００８】
このようなリミッター１０では、ＲＦタグの回路素子を作動させる基準電圧未満では、回路素子であるレギュレーター２０へ最大限の電流が提供されるようにし、基準電圧以上ではレギュレーター２０へ最小限の電流が提供されるようにする。例えば、図２に示す回路図において５Ｖを基準電圧とし、必ず基準電圧未満で漏れ電流が１００ｎＡ以下になり、基準電圧以上では漏れ電流が１００ｎＡ以上になるように設定したとする。これを満たすためには、整流素子から供給される電圧が５Ｖ以下であれば、すべての電流がレギュレーターへ提供されなければならなく、５Ｖ以上であれば電流が急激にグラウンドされなければならない。
【０００９】
しかしながら、次の表１に示すように、実際の作動結果によれば、基準電圧の５Ｖで０．４５μＡの漏れ電流が流れることが分かる。即ち、基準電圧以上の入力電圧があっても、漏れ電流が急激に増加することは絶対に不可能である。
【００１０】
【表１】
2006238693.tif 000004
【００１１】
このような従来のリミッターにおける、基準電圧以上で漏れ電流が急増しない理由は、ＭＯＳＦＥＴの電流特性を示す次式２から把握できる。
【数２】
2006238693.tif 000005
【００１２】
上記式中、ＶGSはＭＯＳＦＥＴのゲート−ソース間の入力される電圧であり、ＶTはＭＯＳＦＥＴをターンオンするためにソースに提供されるターンオン電圧である。上記式２における他のパラメータは、当業者であれば周知のことである。上記式２からＭＯＳＦＥＴの電流特性（ＩD）は、ゲート−ソース間電圧（ＶGS）の２乗に比例することが分かる。したがって、ＭＯＳＦＥＴのターンオン電圧（ＶT）が一定の状態で、ゲート−ソース間電圧（ＶGS）が大きくなるほど漏れ電流の増大幅が大きくなるものの、基準電圧以上で漏れ電流が急増することはないのである。
【００１３】
図３は、従来の第２実施例によるＲＦタグに使われるリミッターの回路図である。同図に示すように、リミッター回路は、直列接続された複数のｎチャンネルＭＯＳＦＥＴＭＮ０、ＭＮ１、ＭＮ２、ＭＮ４、ＭＮ５と、直列接続されたｎチャンネルＭＯＳＦＥＴＭＮ０、ＭＮ１、ＭＮ２、ＭＮ４、ＭＮ５と相互並列接続された３対のｎチャンネルＭＯＳＦＥＴＭＮ８、ＭＮ３；ＭＮ９、ＭＮ６；ＭＮ１０、ＭＮ７を有する。
【００１４】
ここで、ＭＮ１０のゲートには、ＭＮ１のドレイン電圧が入力されてＭＮ１０をターンオンする。ＭＮ１０のターンオン時には、整流素子から提供された電流がＭＮ７に提供される。ＭＮ７のゲートには、ＭＮ９のターンオン時にソース電圧が入力されてＭＮ７をターンオンする。ＭＮ９がターンオンするためには、ＭＮ１がターンオンする必要がある。したがって、ＭＮ１がターンオンしなければＭＮ７がターンオンできない。
【００１５】
同様に、ＭＮ９と直列接続されたＭＮ６は、ＭＮ８のソース電圧がゲートに入力されてターンオンし、ＭＮ８のゲートにはＭＮ２のソース電圧が入力されるため、ＭＮ２がターンオンしなければ、ＭＮ６がターンオンできない。これに対し、ＭＮ３は、ＭＮ０、ＭＮ１、ＭＮ２、ＭＮ４を経て電圧がゲートに直接入力されるため、ＭＮ０と同様に入力電圧がＭＮ３のターンオン電圧を超えればターンオンする。
【００１６】
このようなリミッター回路において相互直列接続された各ＭＯＳＦＥＴＭＮ０、ＭＮ１、ＭＮ２、ＭＮ４、ＭＮ５は、整流素子から入力される入力電圧によってターンオンし、入力電圧が予め設定された基準電圧に達するまで順にターンオンする。そして、相互並列接続された３対のＭＯＳＦＥＴＭＮ８、ＭＮ３；ＭＮ９、ＭＮ６；ＭＮ１０、ＭＮ７のうち、ＭＮ１０は、ＭＮ０がターンオンすればターンオンし、ＭＮ９とＭＮ７は、ＭＮ１がターンオンすれば、それとほぼ同時にターンオンし、ＭＮ８とＭＮ６は、ＭＮ２がターンオンすれば、それとほぼ同時にターンオンする。このようにしてターンオンした各ＭＯＳＦＥＴを通過しながら電流が減衰する。
【００１７】
下記の表２は、図３に示すリミッター回路における入力電圧に対する漏れ電流を表している。
【００１８】
【表２】
2006238693.tif 000006
【００１９】
上記表２から分かるように、入力電圧が基準電圧の５Ｖ以上では１００μＡを超える漏れ電流が生じ、電流特性に優れている。しかしながら、入力電圧が基準電圧以下の場合には、漏れ電流が１００ｎＡ以下である必要があるにもかかわらず、入力電圧が３Ｖのときに漏れ電流が１１２μＡとして非常に過度な漏れ電流が発生し、レギュレーター２０に供給される電流が急減するという問題点がある。
【００２０】
この結果、基準電圧未満では漏れ電流が最小になり、基準電圧以上では漏れ電流が急増するリミッターを設計することにより、基準電圧以上でＲＦタグ回路に過電圧が供給されることが防止できるだけでなく、基準電圧以下では十分な電流がレギュレーターへ提供できるようにする対策が急がれている実情である。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
そこで、本発明の目的は、基準電圧未満では漏れ電流が最小になり、基準電圧以上では漏れ電流が急増し最大になるようにする過電圧保護回路を提供することにある。
【課題を解決するための手段】
【００２２】
このような目的を達成するための本発明の過電圧保護回路は、相互直列接続され整流素子からの入力電圧の大きさによって順にターンオンする複数の半導体素子からなる第１スイッチング部、及び電流特性が相違する一対の半導体素子が直列接続されてなり、上記第１スイッチング部と並列接続される少なくとも一対の第２スイッチング部とを含むことを特徴とする。
【００２３】
上記第１スイッチング部は、ＭＯＳＦＥＴからなり、上記ＭＯＳＦＥＴは、ｎチャンネルＭＯＳＦＥＴであることが好ましい。
上記第２スイッチング部は、ＭＯＳＦＥＴとＢＪＴが直列接続されてなることが好ましい。
上記各第２スイッチング部は、相互並列接続されることが好ましい。
【００２４】
上記第２スイッチング部の各ＭＯＳＦＥＴは、上記第１スイッチング部のＭＯＳＦＥＴからゲート電圧が供給されるように構成できる。
上記第２スイッチング部の各ＭＯＳＦＥＴは、上記第２スイッチング部のＢＪＴのエミッタへ電圧を供給するように構成できる。
上記ＭＯＳＦＥＴはｎチャンネルＭＯＳＦＥＴで、上記ＢＪＴはＰＮＰ型ＢＪＴであることが好ましい。
【００２５】
上記第２スイッチング部のＭＯＳＦＥＴと直列接続され、上記第１スイッチング部のＭＯＳＦＥＴからゲート電圧を供給される複数のＭＯＳＦＥＴをさらに含むことが好ましい。
上記各第２スイッチング部は、ＭＯＳＦＥＴとＢＪＴが直列接続されてなることが好ましい。
【発明の効果】
【００２６】
以上で説明したように、本発明によれば、基準電圧以下では漏れ電流を最小化し、基準電圧以上では漏れ電流を最大化できるという効果を奏する。
【発明を実施するための最良の形態】
【００２７】
以下、添付した図面を参照して本発明を詳述する。
図４は、本発明の第１実施例による過電圧保護回路の回路図である。同図に示すように、本発明の過電圧保護回路は、直列接続された複数の第１スイッチング部３０と、相互並列接続され第１スイッチング部３０とも並列接続された複数対の第２スイッチング部４０とを含む。
【００２８】
第１スイッチング部３０の各ＭＯＳＦＥＴＭＭＮ１、ＭＭＮ２、ＭＭＮ４、ＭＭＮ６、ＭＭＮ８は、ｎチャンネルＭＯＳＦＥＴからなり、それぞれゲートとドレインが接続されて同一の電圧が提供される。したがって、第１スイッチング部３０の各ＭＯＳＦＥＴはダイオードとしての役割を果たす。このような第１スイッチング部３０において直列接続されるＭＯＳＦＥＴの数は、漏れ電流の制御の基準となる基準電圧と、第１スイッチング部３０をターンオンするターンオン電圧によって決められる。
【００２９】
第２スイッチング部４０の各スイッチ対（ＭＭＮ７、Ｑ３）、（ＭＭＮ５、Ｑ２）、（ＭＭＮ３、Ｑ１）は、それぞれ１つのＭＯＳＦＥＴ（ＭＭＮ７、ＭＭＮ５、ＭＭＮ３）と、１つのＢＪＴ（Ｑ３、Ｑ２、Ｑ１）が直列接続されてなる。ここで、第２スイッチング部４０の各ＭＯＳＦＥＴのゲートには、第１スイッチング部３０のＭＯＳＦＥＴのうちのいずれかからゲート電圧が提供される。例えば、ＭＭＮ３のゲートにはＭＭＮ２のゲート電圧が提供され、ＭＭＮ５のゲートにはＭＭＮ４のゲート電圧が提供され、ＭＭＮ７のゲートにはＭＭＮ６からのゲート電圧が提供される。したがって、第２スイッチング部４０のＭＯＳＦＥＴＭＭＮ３は、第１スイッチング部３０のＭＯＳＦＥＴＭＭＮ２と同一のゲート電圧を使うことから、ＭＯＳＦＥＴＭＭＮ２と同時にターンオンする。これと同様にして、ＭＯＳＦＥＴＭＭＮ５とＭＭＮ４、ＭＯＳＦＥＴＭＭＮ７とＭＭＮ６も同じ理由から同時にターンオンする。
【００３０】
一方、第２スイッチング部４０の各ＢＪＴＱ３、Ｑ２、Ｑ１は、基板ＰＮＰトランジスターで形成される。第２スイッチング部４０のＢＪＴであるＱ１はＭＭＮ３のターンオン時に、ＭＭＮ３のドレイン電圧がエミッタに提供されてターンオンし、Ｑ２はＭＭＮ５のターンオンと連動してターンオンし、Ｑ３はＭＭＮ７のターンオンと連動してターンオンする。
【００３１】
このような過電圧保護回路の第２スイッチング部４０に含まれるＢＪＴの電流特性（ＩＥ）は、次の式３で表される。
【００３２】
【数３】
2006238693.tif 000007
【００３３】
ここで、ＢＪＴの電流特性は、ベース−エミッタ間電圧（ＶBE）に指数関数的に変化することが分かる。したがって、指数関数の特性上、ターンオン電圧（ＶT）と入力電圧を調節すれば、特定の基準電圧以上で漏れ電流が急増するように設計できる。
このような構成による過電圧保護回路の動作について、基準電圧未満の入力電圧が供給された場合と基準電圧以上の入力電圧が供給された場合とに分けて説明すれば、次の通りである。
【００３４】
まず、基準電圧未満の入力電圧が供給された場合、入力電圧によってターンオンする第１スイッチング部３０のＭＯＳＦＥＴの数が変わる。例えば、基準電圧が５Ｖであり、第１スイッチング部３０のＭＯＳＦＥＴの数が５つで、第１スイッチング部３０の各ＭＯＳＦＥＴのターンオン電圧が１Ｖであるとする。入力電圧が１Ｖ未満であれば、入力電圧は電流が漏れることなくレギュレーターへ提供され、入力電圧が１Ｖ以上２Ｖ未満であれば、第１スイッチング部３０のＭＭＮ１だけがターンオンする。このとき、第２スイッチング部４０のうちＭＭＮ３、ＭＭＮ５、ＭＭＮ７は、そのターンオン電圧が１Ｖ以下であっても、入力電圧がソースに供給されるだけでゲートに入力されないためターンオンしない。
【００３５】
入力電圧が２Ｖ以上であれば、入力電圧の増大に伴いＭＭＮ２、ＭＭＮ４、ＭＭＮ６、ＭＭＮ８が順にターンオンする。このとき、ＭＭＮ２のターンオンと同時にＭＭＮ３がターンオンし、ＭＭＮ４と同時にＭＭＮ５がターンオンし、ＭＭＮ６のターンオンと同時にＭＭＮ７がターンオンする。このようにＭＭＮ３、ＭＭＮ５、ＭＭＮ７がターンオンすれば、ＭＭＮ３、ＭＭＮ５、ＭＭＮ７からそれぞれエミッタ電圧が提供されるＢＪＴＱ１、Ｑ２、Ｑ３は、ＭＭＮ３、ＭＭＮ５、ＭＭＮ７のターンオンによって順にターンオンする。
【００３６】
一方、入力電圧が基準電圧である５Ｖに達すれば、第１スイッチング部３０の各ＭＯＳＦＥＴと第２スイッチング部４０の各ＭＯＳＦＥＴ及びＢＪＴがターンオンし、整流素子から入力された入力電圧は第１スイッチング部３０と第２スイッチング部４０のすべてのトランジスターを通過しながら漏れ電流が急増するようになる。
このような実施例に従い過電圧保護回路を設計した場合における、入力電圧による漏れ電流は、次の表３に示す通りである。
【００３７】
【表３】
2006238693.tif 000008
【００３８】
上記表３に示すように、５Ｖ以上では４１０μＡ、１．１０ｍＡと漏れ電流が急増する一方、５Ｖ未満では０．１４ｎＡ、１．７２ｎＡ、０．５７μＡと漏れ電流が非常に小さいことが分かる。特に、基準電圧である５Ｖにおける漏れ電流は８５．９μＡとなり、図２に示す従来技術に比べて２００倍に上る漏れ電流が発生したことが分かる。即ち、本発明の過電圧保護回路は、一般の過電圧保護回路における目的とするところと同様に、基準電圧以下では漏れ電流を最小化し、基準電圧以上では漏れ電流を最大化できることが分かる。
【００３９】
図５は、本発明の第２実施例による過電圧保護回路の回路図であって、ＥＥＰＲＯＭのようなメモリーに使われる過電圧保護回路である。一般のＥＥＰＲＯＭなどは、１５〜２０Ｖの動作電圧が必要であり、通常のリミッターだけでは十分な漏れ電流を生成しにくい。そのため、電荷ポンプリミッターを使って回路素子に入力される電圧を一定に保ち且つ漏れ電流を調節するように構成する。
【００４０】
上記電荷ポンプリミッターは、多数のｎチャンネルＭＯＳＦＥＴが直列接続されてなる第１スイッチング部５０と、第１スイッチング部５０と並列に配置されｎチャンネルＭＯＳＦＥＴとＰＮＰ型ＢＪＴからなる複数の第２スイッチング部６０とを含む。ここで、第２スイッチング部６０の各ＭＯＳＦＥＴは、第１スイッチング部５０の各ＭＯＳＦＥＴからゲート電圧が入力されてターンオンし、各ＢＪＴは、第２スイッチング部６０の各ＭＯＳＦＥＴからエミッタ電圧を提供されてターンオンするという点において、図４に示す過電圧保護回路とほぼ類似している。なお、上記電荷ポンプリミッターは、第２スイッチング部６０の各ＭＯＳＦＥＴに直列接続され、第１スイッチング部５０のＭＯＳＦＥＴＭＭＡＴ６およびＭＭＡＴ２４からゲート電圧が入力される複数のＭＯＳＦＥＴＭＭＡＴ２、ＭＭＡＴ３、ＭＭＡＴ４を備えている。これらＭＯＳＦＥＴＭＭＡＴ２、ＭＭＡＴ３、ＭＭＡＴ４は、第２スイッチング部６０の各ＭＯＳＦＥＴにゲート電圧を供給する第１スイッチング部５０のＭＯＳＦＥＴよりも入力電圧に近い位置に配置されている。
【００４１】
このような電荷ポンプリミッターの第２スイッチング部６０における電流消費方式をみてみれば、ＭＭＡＴ２６とＭＭＡＴ２８にかかる電圧の和がＭＭＡＴ２５とＱ４にかかる電圧の和と同一であり、入力電圧の増大に伴いＭＭＡＴ２６とＭＭＡＴ２８ではゲート−ソース間電圧の二乗に比例するように漏れ電流が増大し、Ｑ４ではベース−エミッタ間電圧に指数関数的に漏れ電流が増大する。Ｑ１、Ｑ２、Ｑ３においてもほぼ類似の現象が現われ、結果として、入力電圧の変化に従い漏れ電流が指数関数的に増加するようにする。
【００４２】
このように、本発明による過電圧保護回路では、第２スイッチング部６０で漏れ電流を増加させるが、既存のＭＯＳＦＥＴの代わりにＢＪＴを使うことによって、当該ＢＪＴの電流特性によって漏れ電流を指数関数的に変化させるようにしている。これにより、基準電圧以下では漏れ電流を最小化し、基準電圧以上で漏れ電流を最大化でき、基準電圧以上でＲＦタグ回路に過電圧が供給されることを防止できるのみならず、基準電圧以下では十分な電流をレギュレーターへ提供できる。
【００４３】
本発明は上述した特定の実施形態に限定されるものではない。実際、当業者であれば、上記の説明に基づき、特許請求の範囲に記載されている本発明の技術的範囲を逸脱することなく、本発明の実施形態に対し、種々の変更及び修正を施すことが可能であろう。従って、そのような変更及び修正は当然に、本発明の技術的範囲に含まれるべきである。
【図面の簡単な説明】
【００４４】
【図１】ＲＦタグの部分回路図である。
【図２】従来の第１実施例によるＲＦタグに使われるリミッターの回路図である。
【図３】従来の第２実施例によるＲＦタグに使われるリミッターの回路図である。
【図４】本発明の第１実施例による過電圧保護回路の回路図である。
【図５】本発明の第２実施例による過電圧保護回路の回路図である。
【符号の説明】
【００４５】
１０  リミッター
２０  レギュレーター
３０、５０  第１スイッチング部
４０、６０  第２スイッチング部
【図１】
2006238693.tif 000009
【図２】
2006238693.tif 000010
【図３】
2006238693.tif 000011
【図４】
2006238693.tif 000012
【図５】
2006238693.tif 000013