(57)【要約】【課題】  高速処理を妨げることなく増幅度を高く設定することが可能なアイソレータを提供する。【解決手段】  アイソレータ１は、フォトダイオードＰＤ１（第１のフォトダイオード）、増幅器１０，２０、およびキャリア排出回路３０を備えている。フォトダイオードＰＤ１は、図示しないＬＥＤ（信号源）から入力された光信号を電気信号に変換し、その電気信号を増幅器１０に出力する入力素子である。増幅器１０は、２つのバイポーラトランジスタＱ１，Ｑ２を含んで構成され、フォトダイオードＰＤ１から出力された電気信号を増幅する。増幅器２０の構成も増幅器１０と同様である。キャリア排出回路３０は、増幅器１０に含まれるバイポーラトランジスタＱ１のベースと増幅器２０に含まれるバイポーラトランジスタＱ４のベースとに接続されており、フォトダイオードＰＤ１のオン時にこれらのベースに蓄積されるキャリアを、フォトダイオードＰＤ１のオフ時に排出する。【選択図】  図１
2006033527.tif 000002
【特許請求の範囲】
【請求項１】
信号源からの信号を入力し、前記信号を電気信号として出力する入力素子と、
バイポーラトランジスタを含んで構成され、前記入力素子から出力された前記電気信号を増幅する増幅器と、
前記バイポーラトランジスタのベースに接続され、前記入力素子のオン時に前記ベースに蓄積されるキャリアを前記入力素子のオフ時に排出するキャリア排出回路と、
を備えることを特徴とするアイソレータ。
【請求項２】
請求項１に記載のアイソレータにおいて、
前記キャリア排出回路は、コレクタ−エミッタ間が前記キャリアの排出経路の一部となる第２のバイポーラトランジスタを含み、前記第２のバイポーラトランジスタが前記入力素子のオン時にオフし前記入力素子のオフ時にオンするように構成されているアイソレータ。
【請求項３】
請求項２に記載のアイソレータにおいて、
当該アイソレータは、前記入力素子として第１のフォトダイオードを備えるフォトアイソレータであり、
前記キャリア排出回路は、前記第２のバイポーラトランジスタのオン／オフを切り替える第２のフォトダイオードを含んで構成されているアイソレータ。
【請求項４】
請求項３に記載のアイソレータにおいて、
前記第２のバイポーラトランジスタは、コレクタが前記増幅器に含まれる前記バイポーラトランジスタのベースに接続され、ベースが互いに直列に接続された第１および第２の抵抗を介して電源に接続され、エミッタがグランドに接続されており、
前記第２のフォトダイオードは、アノードがグランドに接続され、カソードが前記第１の抵抗と前記第２の抵抗との間の経路に接続されているアイソレータ。
【請求項５】
請求項１乃至４いずれかに記載のアイソレータにおいて、
前記増幅器は、帰還抵抗を含んで構成されており、
前記帰還抵抗の抵抗値は当該増幅器の増幅度を決めるパラメータとなっているアイソレータ。
【請求項６】
請求項１乃至５いずれかに記載のアイソレータにおいて、
前記増幅器は複数設けられており、
前記複数の増幅器のそれぞれに含まれるバイポーラトランジスタのベースに前記キャリア排出回路が接続されているアイソレータ。
【請求項７】
請求項１乃至６いずれかに記載のアイソレータにおいて、
当該アイソレータの出力段を構成する第３のバイポーラトランジスタを備え、
第３のバイポーラトランジスタのベースに前記キャリア排出回路が接続されているアイソレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アイソレータに関するものである。
【背景技術】
【０００２】
アイソレータは、光や磁場等の信号源から受信源へ信号を伝達し、受信側のＩＣ回路内でその信号を電気信号に変換することにより動作するものである。ＩＣ出力アイソレータを使用するサーボ、インバータおよびカラーＰＤＰ等においては、上記アイソレータの信号伝達の高速化と、電源変動やＣＭＲ（信号源−受信源間の変位電流により、ＩＣ回路に誤動作を生じさせるもの）等のノイズに対する耐量向上とが求められている。
【０００３】
図２は、従来技術に係るアイソレータの回路構成を示している。また、図３は、同アイソレータのブロック構成を示している。このアイソレータは、ＬＥＤからの光信号を電気信号に変換するためのフォトダイオード（以下、ＰＤ）と、数個のトランジスタ（以下、Ｔｒ）および帰還抵抗（以下、Ｒｆｂ）を含んで構成され、上記電気信号を増幅させる２段の信号増幅器（以下、１ｓｔＡｍｐ，２ｎｄＡｍｐ、又は単にＡｍｐ）とを備えている。また、電源電圧（以下、Ｖｃｃ）−出力端子Ｖ０間には負荷抵抗ＲＬが設けられている。さらに、このアイソレータには、端子Ｖ０からデジタルロジックを出力するＴｒを含む出力段と、上記ＰＤに充分な光電変換に必要な空乏層を形成させるための逆バイアスを印加するダイオードＤｉ１，Ｄｉ２とが設けられている。
【０００４】
図２を参照しつつ、上記アイソレータの動作を説明する。ＬＥＤがオンする場合、ＰＤがＬＥＤからの光信号を電気信号に変換することにより、ＴｒＱ１のベースには、ロジックレベルがハイレベルの信号が入力される。ベース−コレクタ間では位相が反転するため、ＴｒＱ２のベースはローレベルとなる。また、ベース−エミッタ間では、位相は同相で伝達するため、１ｓｔＡｍｐの出力ロジックはローレベルとなる。この信号が２ｎｄＡｍｐのＴｒＱ３のベースに入り、１ｓｔＡｍｐ同様に、出力の位相は反転するため、２ｎｄＡｍｐの出力ロジックはハイレベルとなる。これにより、出力段のＴｒＱ５はオンするため、出力端子Ｖ０のロジックはローレベルとなる。一方で、ＬＥＤがオフする場合には、上記各ロジックが逆となり、ＴｒＱ５はオフする。
【０００５】
続いて、図３を参照しつつ、図２の回路における信号の増幅度について説明する。１ｓｔＡｍｐに仮想短絡の理論を適用すると、ＰＤで電気変換された受光電流ｉｐｄは帰還抵抗Ｒ４に流れるため、１ｓｔＡｍｐの出力電位Ｖ１は、次のようになる。
Ｖ１＝−Ｒ４・ｉｐｄ…（１）
次に、両Ａｍｐ間を流れる段間電流をｉ１−２とし、２ｎｄＡｍｐに仮想短絡の理論を適用すると、
ｉ１−２＝Ｖ１／Ｒ５…（２）
となる。この段間電流ｉ１−２が２ｎｄＡｍｐの帰還抵抗Ｒ８を流れるため、２ｎｄＡｍｐの出力電位Ｖ２は、次のようになる。
Ｖ２＝−Ｒ８・ｉ１−２…（３）
これら（１）〜（３）式からｉ１−２を消去することにより、次の関係式が導かれる。
Ｖ２＝（Ｒ４・Ｒ８／Ｒ５）・ｉｐｄ
よって、回路全体での増幅度は（Ｒ４・Ｒ８／Ｒ５）となり、各Ａｍｐの帰還抵抗Ｒ４，Ｒ８に比例する。
【特許文献１】特許第３３９５１６８号公報
【特許文献２】特開昭６２−２４２４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ノイズに対する耐量向上という観点からは、アイソレータの増幅度を大きく設定することが好ましい。しかしながら、従来のアイソレータにおいて、増幅度を大きく設定すると、高速動作が妨げられてしまうという問題があった。
【０００７】
この点について、図４を参照しつつ説明する。図４（ａ）は、１ｓｔＡｍｐおよび２ｎｄＡｍｐそれぞれのＲｆｂ（すなわちＲ４，Ｒ８）を大きく設定した場合における各Ａｍｐの出力波形モデルを示している。また、図４（ｂ）は、フォトアイソレータにおけるＬＥＤの順電流ＩＦ入力波形と、端子Ｖ０からの出力波形モデルを示している。
【０００８】
図４（ａ）に示すように、各ＡｍｐのＲｆｂを大きく設定すると、各Ａｍｐの出力振幅は大きくなる。このため、Ａｍｐからの出力電流が増加することになり、ＬＥＤがオンからオフになった場合、動作していたＴｒのベースに多くのキャリアが残ることになる。また、信号の伝達遅延については、１ｓｔＡｍｐにおいてはＬＥＤオン側の波形は速く立ち下がり、ＬＥＤオフ側の立ち上がりは遅くなる。２ｎｄＡｍｐにおいては、ＬＥＤオン側は早く立ち上がり、オフ側の立ち下がりは遅くなる。これにより、フォトアイソレータの動作としては、ｔＰＨＬ（ＬＥＤの立上りパルス波高の５０％から、ＩＣ回路の出力電位Ｖ０が１．５Ｖに低下するまでの遅延時間）は速くなる一方で、ｔＰＬＨ（ＬＥＤの立下りパルス波高の５０％から、ＩＣ回路の出力電位Ｖ０が１．５Ｖに上昇するまでの遅延時間）は遅くなってしまうのである。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、高速処理を妨げることなく増幅度を高く設定することが可能なアイソレータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明によるアイソレータは、信号源からの信号を入力し、信号を電気信号として出力する入力素子と、バイポーラトランジスタを含んで構成され、入力素子から出力された電気信号を増幅する増幅器と、バイポーラトランジスタのベースに接続され、入力素子のオン時にベースに蓄積されるキャリアを入力素子のオフ時に排出するキャリア排出回路と、を備えることを特徴とする。
【００１１】
このアイソレータにおいては、入力素子がオンからオフに切り換わると、キャリア排出回路により、増幅器に含まれるバイポーラトランジスタのベースから残存キャリアが排出される。このため、増幅器の増幅度を高く設定しても高速処理が可能なアイソレータが実現される。ここで、上記入力素子は、例えばフォトダイオード等の光電変換素子、或いはコイル等の電磁変換素子などである。
【００１２】
キャリア排出回路は、コレクタ−エミッタ間がキャリアの排出経路の一部となる第２のバイポーラトランジスタを含み、第２のバイポーラトランジスタが入力素子のオン時にオフし入力素子のオフ時にオンするように構成されていてもよい。かかる構成のキャリア排出回路によれば、ベースの残存キャリアを高速に排出することができる。
【００１３】
当該アイソレータは、入力素子として第１のフォトダイオードを備えるフォトアイソレータであり、キャリア排出回路は、第２のバイポーラトランジスタのオン／オフを切り替える第２のフォトダイオードを含んで構成されていてもよい。これにより、簡略な構成で、第２のバイポーラトランジスタのオン／オフを切り替えることができる。
【００１４】
第２のバイポーラトランジスタは、コレクタが増幅器に含まれるバイポーラトランジスタのベースに接続され、ベースが互いに直列に接続された第１および第２の抵抗を介して電源に接続され、エミッタがグランドに接続されており、第２のフォトダイオードは、アノードがグランドに接続され、カソードが第１の抵抗と第２の抵抗との間の経路に接続されていてもよい。これにより、簡略な構成で、ベースの残存キャリアを高速に排出できるキャリア排出回路が実現される。
【００１５】
増幅器は、帰還抵抗を含んで構成されており、帰還抵抗の抵抗値は当該増幅器の増幅度を決めるパラメータとなっていてもよい。この場合、帰還抵抗の抵抗値を調整することにより、増幅器の増幅度を容易に所望の値に設定することができる。当該増幅度を大きく設定しても、上述の通り、このアイソレータにおいては高速処理が妨げられない。
【００１６】
増幅器は複数設けられており、複数の増幅器のそれぞれに含まれるバイポーラトランジスタのベースにキャリア排出回路が接続されていてもよい。これにより、高速処理を維持しつつも、アイソレータ全体として一層大きな増幅度を得ることができる。
【００１７】
本発明によるアイソレータは、当該アイソレータの出力段を構成する第３のバイポーラトランジスタを備え、第３のバイポーラトランジスタのベースにキャリア排出回路が接続されていてもよい。この場合も、第３のバイポーラトランジスタのベースに蓄積された残存キャリアがキャリア排出回路から排出されるので、アイソレータの高速処理が保たれる。
【発明の効果】
【００１８】
本発明によれば、高速処理を妨げることなく増幅度を高く設定することが可能なアイソレータが実現される。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照しつつ、本発明によるアイソレータの好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００２０】
図１は、本発明によるアイソレータの一実施形態を示す回路図である。アイソレータ１は、フォトアイソレータであり、フォトダイオードＰＤ１（第１のフォトダイオード）、増幅器１０，２０、およびキャリア排出回路３０を備えている。
【００２１】
フォトダイオードＰＤ１は、図示しないＬＥＤ（信号源）から入力された光信号を電気信号に変換し、その電気信号を増幅器１０に出力する入力素子である。増幅器１０は、２つのバイポーラトランジスタＱ１，Ｑ２を含んで構成され、フォトダイオードＰＤ１から出力された電気信号を増幅する。また、増幅器１０は３つの抵抗Ｒ２−Ｒ４を含んでおり、このうち抵抗Ｒ４は帰還抵抗である。増幅器２０の構成も増幅器１０と同様である。すなわち、増幅器２０は、２つのバイポーラトランジスタＱ３，Ｑ４を含んで構成され、増幅器１０から抵抗Ｒ５を通じて入力された電気信号を増幅する。また、増幅器２０は３つの抵抗Ｒ６−Ｒ８を含んでおり、このうち抵抗Ｒ８は帰還抵抗である。ここで、アイソレータ１全体の増幅度は、図３について説明したように、（Ｒ４・Ｒ８／Ｒ５）となり、各Ａｍｐの帰還抵抗Ｒ４，Ｒ８に比例する。すなわち、上記抵抗Ｒ４，Ｒ８は、増幅度を決めるパラメータとなっている。
【００２２】
キャリア排出回路３０は、増幅器１０に含まれるバイポーラトランジスタＱ１のベースと増幅器２０に含まれるバイポーラトランジスタＱ４のベースとに接続されており、フォトダイオードＰＤ１のオン時にこれらのベースに蓄積されるキャリアを、フォトダイオードＰＤ１のオフ時に排出する。このキャリア排出回路３０は、バイポーラトランジスタＱ６（第２のバイポーラトランジスタ）とフォトダイオードＰＤ２（第２のフォトダイオード）とを含んで構成されている。バイポーラトランジスタＱ６のコレクタ−エミッタ間は、上記キャリアの排出経路の一部を構成する。フォトダイオードＰＤ２は、バイポーラトランジスタＱ６のオン／オフを切り替えるために設けられている。これにより、バイポーラトランジスタＱ６は、フォトダイオードＰＤ１のオン時にはオフし、フォトダイオードＰＤ１のオフ時にはオンすることになる。
【００２３】
具体的には、バイポーラトランジスタＱ６のコレクタがバイポーラトランジスタＱ１のベースとバイポーラトランジスタＱ４のベースとにそれぞれ接続され、エミッタがグランドに接続されている。また、バイポーラトランジスタＱ６のベースは、電流制限用の抵抗Ｒ１０，Ｒ１１を介して電源Ｖｃｃに接続されている。これらの抵抗Ｒ１０，Ｒ１１は互いに直列に接続されている。また、フォトダイオードＰＤ２のアノードがグランドに接続され、カソードが抵抗Ｒ１０と抵抗Ｒ１１との間の経路に接続されている。抵抗Ｒ１０，Ｒ１１の抵抗値は、ＬＥＤがオンしているときに、フォトダイオードＰＤ２がオンし、バイポーラトランジスタＱ６のベースに電流が流れ込まないような値に設定される。
【００２４】
また、アイソレータ１には、アイソレータ１の出力段を構成するバイポーラトランジスタＱ５（第３のバイポーラトランジスタ）が設けられている。このバイポーラトランジスタＱ５のベースにも、上述のキャリア排出回路３０が接続されている。
【００２５】
さらに、電源−出力端子Ｖ０間には、負荷抵抗ＲＬが設けられている。また、アイソレータ１には、充分な光電変換に必要な空乏層をフォトダイオードＰＤ１に形成させるための逆バイアスを印加するダイオードＤｉ１，Ｄｉ２とが設けられている。これらのダイオードＤｉ１，Ｄｉ２は、互いに直列に接続され、ダイオードＤｉ１のアノードがフォトダイオードＰＤ１に接続され、ダイオードＤｉ２のカソードがグランドに接続されている。また、ダイオードＤｉ１のアノードおよびフォトダイオードＰＤ１間の経路と電源Ｖｃｃとは、抵抗Ｒ１を介して接続されている。
【００２６】
次に、アイソレータ１の動作を説明する。ＬＥＤがオンする場合、フォトダイオードＰＤ１がＬＥＤからの光信号を電気信号に変換することにより、バイポーラトランジスタＱ１のベースには、ロジックレベルがハイレベルの信号が入力される。これにより、バイポーラトランジスタＱ２のベースはローレベルとなり、増幅器１０の出力ロジックはローレベルとなる。この信号が増幅器２０のバイポーラトランジスタＱ３のベースに入り、増幅器１０同様に、出力の位相は反転するため、増幅器２０の出力ロジックはハイレベルとなる。これにより、出力段のバイポーラトランジスタＱ５はオンするため、出力端子Ｖ０のロジックはローレベルとなる。なお、ＬＥＤがオンの場合、フォトダイオードＰＤ２もオンするため、バイポーラトランジスタＱ６のベースには電流が流れ込まず、バイポーラトランジスタＱ６はオフ状態となる。
【００２７】
一方で、ＬＥＤがオフする場合には、上記各ロジックが逆となり、バイポーラトランジスタＱ５はオフする。また、ＬＥＤがオフすると、フォトダイオードＰＤ２もオフするため、電源ＶｃｃからバイポーラトランジスタＱ６のベースに電流が流れ込み、バイポーラトランジスタＱ６がオンする。これにより、ＬＥＤがオンしていたときに増幅器１０内で動作していたバイポーラトランジスタＱ１、増幅器２０内で動作していたバイポーラトランジスタＱ４および出力段のバイポーラトランジスタＱ５のベース残存キャリアが、バイポーラトランジスタＱ６を通じてグランドに排除される。
【００２８】
続いて、アイソレータ１の効果を説明する。アイソレータ１においては、フォトダイオードＰＤ１がオンからオフに切り換わると、キャリア排出回路３０により、バイポーラトランジスタＱ１，Ｑ４，Ｑ５のベースから残存キャリアがグランドに同時強制排除される。このため、増幅器１０，２０の増幅度を高く設定しても高速処理が可能なアイソレータ１が実現されている。また、高速処理を阻害することなく増幅度を高く設定できるので、ノイズに対する耐量の向上およびフォトアイソレータとしての受光感度を向上を共に図ることができる。
【００２９】
ところで、トランジスタの残存キャリアを排出する回路については、特許文献１，２に開示されている。特許文献１には、出力用ＭＯＳＦＥＴのゲート・ソース間に蓄積されていたキャリアを放電するラテラルＰＮＰトランジスタが設けられた半導体リレー回路が記載されている。また、特許文献２にも、同様の機能をもつ接合型ＦＥＴが設けられた光増幅器が記載されている。
【００３０】
しかしながら、特許文献１，２に記載の回路において残存キャリアを排出する対象となっている素子は電界効果トランジスタである。電界効果型トランジスタにおいては、バイポーラトランジスタに比べると、残存キャリアの問題が小さい。それゆえ、特許文献１，２の回路においてキャリア排出回路を設けることの意義は小さい。これに対して、アイソレータ１においては、キャリア排出の対象となる素子がバイポーラトランジスタである。バイポーラトランジスタにおいては残存キャリアの問題が顕著であるため、キャリア排出回路３０が極めて有用となる。
【００３１】
キャリア排出回路３０は、コレクタ−エミッタ間がキャリアの排出経路の一部となるバイポーラトランジスタＱ６を含み、バイポーラトランジスタＱ６がフォトダイオードＰＤ１のオン時にオフしフォトダイオードＰＤ１のオフ時にオンするように構成されている。かかる構成のキャリア排出回路３０によれば、ベースの残存キャリアを高速に排出することができる。
【００３２】
キャリア排出回路３０は、バイポーラトランジスタＱ６のオン／オフを切り替えるフォトダイオードＰＤ２を含んで構成されている。これにより、簡略な構成で、バイポーラトランジスタＱ６のオン／オフを切り替えることができる。
【００３３】
バイポーラトランジスタＱ６は、コレクタがバイポーラトランジスタＱ１，Ｑ４，Ｑ５のベースに接続され、ベースが抵抗Ｒ１０，Ｒ１１を介して電源Ｖｃｃに接続され、エミッタがグランドに接続されている。また、フォトダイオードＰＤ２は、アノードがグランドに接続され、カソードが抵抗Ｒ１０と抵抗Ｒ１１との間の経路に接続されている。これにより、簡略な構成で、ベースの残存キャリアを高速に排出できるキャリア排出回路３０が実現されている。
【００３４】
増幅器１０，２０は、それぞれ帰還抵抗Ｒ４，Ｒ８を含んで構成されており、これらの抵抗値は当該増幅器１０，２０の増幅度を決めるパラメータとなっている。これにより、帰還抵抗Ｒ４，Ｒ８の抵抗値を調整することにより、増幅度を容易に所望の値に設定することができる。また、当該増幅度を大きく設定しても、上述の通り、アイソレータ１においては高速処理が妨げられない。
【００３５】
アイソレータ１には、複数の増幅器１０，２０が設けられており、増幅器１０，２０のそれぞれに含まれるバイポーラトランジスタＱ１，Ｑ４のベースにキャリア排出回路３０が接続されている。これにより、高速処理を維持しつつも、アイソレータ１全体として一層大きな増幅度を得ることができる。ただし、アイソレータ１に増幅器を複数設けることは必須ではなく、１つだけ設ける構成としてもよい。
【００３６】
アイソレータ１には、アイソレータ１の出力段を構成するバイポーラトランジスタＱ５が設けられており、バイポーラトランジスタＱ５のベースにもキャリア排出回路３０が接続されている。これにより、バイポーラトランジスタＱ５のベースに蓄積された残存キャリアがキャリア排出回路から排出されるので、アイソレータ１の高速処理が保たれる。
【００３７】
本発明によるアイソレータは、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては入力素子としてフォトダイオードを用いたが、入力素子はその他の光電変換素子であってもよく、コイル等の電磁変換素子であってもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明によるアイソレータの一実施形態を示す回路図である。
【図２】従来技術に係るアイソレータの回路構成を示す図である。
【図３】従来技術に係るアイソレータのブロック構成を示す図である。
【図４】（ａ）および（ｂ）は、従来技術に係るアイソレータの動作を説明するための図である。
【符号の説明】
【００３９】
１    アイソレータ
１０，２０    増幅器
３０    キャリア排出回路
Ｄｉ１，Ｄｉ２    ダイオード
ＰＤ１，ＰＤ２    フォトダイオード
Ｑ１    バイポーラトランジスタ
Ｑ１−Ｑ６    バイポーラトランジスタ
Ｒ１−Ｒ１１    抵抗
ＲＬ    負荷抵抗
Ｖ０    出力端子
【図１】
2006033527.tif 000003
【図２】
2006033527.tif 000004
【図３】
2006033527.tif 000005
【図４】
2006033527.tif 000006