(57)【要約】【課題】  左手系デバイスによるカプラ２を用いることにより、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得る。【解決手段】  左手系デバイスによるカプラ２は、ＦＥＴ１のゲート端子にポート１が接続され、そのポート１を入力ポートとした場合に、周波数帯域ｆｂ１に対しては、ポート２，４がアイソレーションポート、ポート３が通過ポートであり、周波数帯域ｆｂ２に対しては、ポート２が通過ポート、ポート３，４がアイソレーションポートとなるものである。共振回路４ａ、カプラ２のポート１，３、ＦＥＴ１および同調回路５を通じて周波数帯域ｆｂ１で発振し、共振回路４ｂ、カプラ２のポート１，２、ＦＥＴ１および同調回路５を通じて周波数帯域ｆｂ２で発振することができ、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得ることができる。【選択図】        図１
2006314049.tif 000002
【特許請求の範囲】
【請求項１】
発振用の能動素子として用いられるトランジスタと、
上記トランジスタの第１の端子に第１のポートが接続され、その第１のポートを入力ポートとした場合に、第１の周波数帯域に対しては、第２および第４のポートがアイソレーションポート、第３のポートが通過ポートであり、第２の周波数帯域に対しては、第２のポートが通過ポート、第３および第４のポートがアイソレーションポートとなる左手系デバイスにより構成されたカプラと、
上記カプラの第３のポートに接続され、第１の周波数帯域に含まれる第１の周波数で共振する第１の共振回路と、
上記カプラの第２のポートに接続され、第２の周波数帯域に含まれる第２の周波数で共振する第２の共振回路と、
上記トランジスタの第２および第３の端子にそれぞれ接続されたリアクタンス回路と、
上記リアクタンス回路のうちの少なくともいずれか１つに接続され、発振電力を取り出す負荷抵抗とを備え、
上記リアクタンス回路のうちの少なくともいずれか１つは、第１および第２の周波数帯域で共振周波数を可変可能な同調回路であることを特徴とする高周波発振器。
【請求項２】
発振用の能動素子として用いられるトランジスタと、
上記トランジスタの第１の端子に第１のポートが接続され、その第１のポートを入力ポートとした場合に、第１の周波数帯域に対しては、第２および第４のポートがアイソレーションポート、第３のポートが通過ポートであり、第２の周波数帯域に対しては、第２のポートが通過ポート、第３および第４のポートがアイソレーションポートとなる左手系デバイスにより構成されたカプラと、
上記カプラの第３のポートに接続され、第１の周波数帯域で共振周波数を可変可能な第１の同調回路と、
上記カプラの第２のポートに接続され、第２の周波数帯域で共振周波数を可変可能な第２の同調回路と、
上記トランジスタの第２および第３の端子にそれぞれ接続されたリアクタンス回路と、
上記リアクタンス回路のうちの少なくともいずれか１つに接続され、発振電力を取り出す負荷抵抗とを備えた高周波発振器。
【請求項３】
リアクタンス回路のうちの少なくともいずれか１つは、第１および第２の周波数帯域で共振周波数を可変可能な同調回路であることを特徴とする請求項２記載の高周波発振器。
【請求項４】
トランジスタの第２または第３の端子に第１のポートが接続され、その第１のポートを入力ポートとした場合に、第１の周波数帯域に対しては、第２および第４のポートがアイソレーションポート、第３のポートが通過ポートであり、第２の周波数帯域に対しては、第２のポートが通過ポート、第３および第４のポートがアイソレーションポートとなる左手系デバイスにより構成された第２のカプラと、
上記第２のカプラの第３のポートに接続され、第１の周波数帯域で共振周波数を可変可能な第３の同調回路と、
上記第２のカプラの第２のポートに接続され、第２の周波数帯域で共振周波数を可変可能な第４の同調回路とを備えたことを特徴とする請求項３記載の高周波発振器。
【請求項５】
トランジスタは、
電界効果トランジスタであることを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波発振器。
【請求項６】
トランジスタは、
バイポーラトランジスタであることを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波発振器。
【請求項７】
制御電圧に応じた発振周波数を出力する発振器と、
上記発振器の出力に第１のポートが接続され、その第１のポートを入力ポートとした場合に、上記発振器による発振周波数の基本波を含む第１の周波数帯域に対しては、第２および第４のポートがアイソレーションポート、第３のポートが通過ポートであり、上記発振器による発振周波数の第２高調波を含む第２の周波数帯域に対しては、第２のポートが通過ポート、第３および第４のポートがアイソレーションポートとなる左手系デバイスにより構成されたカプラと、
上記カプラの第３のポートに接続され、帰還される発振周波数の基本波と基準波との位相比較に応じた制御電圧を上記発振器に供給する位相同期ループとを備えた高周波シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波発振器および高周波シンセサイザに関するものである。
【背景技術】
【０００２】
従来の高周波発振器としては、発振用の能動素子、インダクタおよびキャパシタを有する増幅部と、その増幅部の出力側に接続された負荷抵抗と、その増幅部の入力側に接続され、インダクタおよび外部制御電圧に応じて容量値が変化する可変容量素子からなる共振回路と、その共振回路にスイッチング素子を介して接続された拡大用容量素子とを備えたものがある。
その動作としては、高周波発振器の回路内の雑音が能動素子により増幅され、能動素子の各端子に接続されたインダクタ、キャパシタおよび共振回路等のリアクタンス回路により、その増幅された電力の一部が能動素子に戻され、能動素子により電力がさらに増幅されることで発振動作を行い、負荷抵抗から発振出力させる。この発振周波数は、共振回路の共振周波数で決定される。発振周波数を制御する場合は、可変容量素子に印加される外部制御電圧を変化させることによって、その可変容量素子の接合容量を変化させ、共振回路の共振周波数を変化させる。さらに、スイッチング素子を外部から制御し、オンオフすることにより、共振回路に拡大用容量素子を接続または非接続にすることで、発振周波数帯域を切り替えることができる（例えば、特許文献１参照）。
【０００３】
従来の高周波シンセサイザとしては、安定度が高く所望の発振周波数の１／Ｎの周波数を出力する基準発振器と、基準発振器の出力波形と帰還入力波形との位相を比較する位相比較器と、位相比較器からの制御電圧から不要な高周波成分を除去する低域通過フィルタと、その制御電圧に応じた周波数を発振出力する電圧制御発振器と、電圧制御発振器の出力を分配するカプラまたは分配器と、分配された電圧制御発振器の出力のうち高調波を通過させる高調波用の帯域通過フィルタと、分配された電圧制御発振器の出力のうち基本波を通過させる基本波用の帯域通過フィルタと、基本波用の帯域通過フィルタを通過した電圧制御発振器の発振周波数をＮ分周して位相比較器に帰還する分周器とを備えたものがある。
その動作としては、基準発振器による発振周波数と電圧制御発振器により発振され、分周器によりＮ分周された周波数との位相差が０となるように、位相比較器から出力される位相差に応じた制御電圧により電圧制御発振器の発振周波数を制御する。このような帰還が掛かることで、電圧制御発振器の出力周波数の位相が基準発振器の出力周波数の位相に同期し、基準発振器の安定度に準ずる発振出力を得る。また、高調波用の帯域通過フィルタから電圧制御発振器の出力周波数の高調波を得ることができる（例えば、特許文献２参照）。
【０００４】
【特許文献１】特開平７−１８３７２６号公報
【特許文献２】特開平１０−１２６２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の高周波発振器は以上のように構成されているので、発振周波数の広帯域化のために、共振回路にスイッチング素子を介して拡大用容量素子を設けなくてはならず、回路構成が大型化すると共に、スイッチング素子を外部から制御する必要が生じる課題があった。
従来の高周波シンセサイザは、高周波数化のために、電圧制御発振器の出力をカプラまたは分配器で分配し、２つの帯域通過フィルタで高周波を分離しなくてはならず、回路構成が大型化するなどの課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、左手系デバイスにより構成されるカプラを用いることにより、小型化を維持しつつも、発振周波数の広帯域化および高周波数化を実現する高周波発振器および高周波シンセサイザを得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る高周波発振器は、トランジスタの第１の端子に第１のポートが接続され、第１のポートを入力ポートとした場合に、第１の周波数帯域に対しては、第２および第４のポートがアイソレーションポート、第３のポートが通過ポートであり、第２の周波数帯域に対しては、第２のポートが通過ポート、第３および第４のポートがアイソレーションポートとなる左手系デバイスにより構成されたカプラと、カプラの第３のポートに接続され、第１の周波数帯域に含まれる第１の周波数で共振する第１の共振回路と、カプラの第２のポートに接続され、第２の周波数帯域に含まれる第２の周波数で共振する第２の共振回路と、トランジスタの第２および第３の端子にそれぞれ接続されたリアクタンス回路と、リアクタンス回路のうちの少なくともいずれか１つに接続され、発振電力を取り出す負荷抵抗とを備え、リアクタンス回路のうちの少なくともいずれか１つは、第１および第２の周波数帯域で共振周波数を可変可能な同調回路としたものである。
【発明の効果】
【０００８】
この発明によれば、第１の共振回路、カプラの第３および第１のポート、トランジスタおよび同調回路を通じて第１の周波数帯域で発振し、第２の共振回路、カプラの第２および第１のポート、トランジスタおよび同調回路を通じて第２の周波数帯域で発振することができ、左手系デバイスにより構成されるカプラを用いることにより、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得ることができる効果がある。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による高周波発振器を示す回路図であり、図において、ＦＥＴ（トランジスタ、電界効果トランジスタ）１は、この高周波発振器の回路内の電力を増幅する発振用の能動素子として用いられるものである。左手系デバイスによるカプラ２は、ＦＥＴ１のゲート端子にポート１が接続され、そのポート１を入力ポートとした場合に、周波数帯域ｆｂ１に対しては、ポート２，４がアイソレーションポート、ポート３が通過ポートであり、周波数帯域ｆｂ２に対しては、ポート２が通過ポート、ポート３，４がアイソレーションポートとなるものである。アイソレーション端子３は、絶縁した端子である。共振回路（第１の共振回路）４ａは、カプラ２のポート３に接続され、周波数帯域ｆｂ１に含まれる周波数ｆ１で共振するものである。共振回路（第２の共振回路）４ｂは、カプラ２のポート２に接続され、周波数帯域ｆｂ２に含まれる周波数ｆ２で共振するものである。同調回路５は、ＦＥＴ１のソース端子に接続され、バラクタダイオード等の容量を制御することで、周波数帯域ｆｂ１，ｆｂ２で共振周波数を可変可能なものである。リアクタンス回路６は、ＦＥＴ１のドレイン端子に接続されたものである。負荷抵抗７は、リアクタンス回路６に接続され、発振電力を取り出すものである。
【００１０】
次に動作について説明する。
図１に示した高周波発振器において、高周波発振器の回路内の雑音がＦＥＴ１により増幅され、ＦＥＴ１の各端子に接続される左手系デバイスによるカプラ２、共振回路４、同調回路５、リアクタンス回路６により、その増幅された電力の一部がＦＥＴ１に戻され、ＦＥＴ１により電力がさらに増幅されることで発振動作を行い、負荷抵抗７から発振出力させる。発振周波数は、次式（１），（２）を満足する周波数である。
Ｒｅ（Ｚａ）＋Ｒｅ（Ｚｒ）＜０                                      （１）
Ｉｍ（Ｚａ）＋Ｉｍ（Ｚｒ）＝０                                      （２）
但し、Ｚａはベース端子よりＦＥＴ１側を見たインピーダンス、Ｚｒはベース端子より左手系デバイスによるカプラ２側を見たインピーダンス、Ｒｅは実数成分、Ｉｍは虚数成分をそれぞれ示す。
【００１１】
図２はカプラの通過周波数帯域を示す特性図であり、この図２に示すように、左手系デバイスによるカプラ２は、ポート１，３間で周波数ｆ１を含む周波数帯域ｆｂ１を通過し、ポート１，２間で周波数帯域ｆｂ１とは帯域が異なる周波数ｆ２を含む周波数帯域ｆｂ２を通過する。この時、ＦＥＴ１のゲート端子から左手系デバイスによるカプラ２に入力された周波数ｆ１は、カプラ２のポート１，３間を通って共振回路４ａで反射し、周波数ｆ２は、カプラ２のポート１，２間を通って共振回路４ｂで反射する。
図３は同調回路による利得の切り替えを示す特性図であり、この図３に示すように、同調回路５では、可変容量等の可変デバイスにより、周波数帯域ｆｂ１，ｆｂ２で共振周波数を可変可能である。同調回路５により、周波数ｆ１または周波数ｆ２で利得が得られるように制御することで、それぞれ発振条件を満足し、発振出力を得ることができる。これにより、発振周波数を容易に切り替えられることが分かる。
【００１２】
以上のように、この実施の形態１によれば、共振回路４ａ、カプラ２のポート１，３、ＦＥＴ１および同調回路５を通じて周波数帯域ｆｂ１で発振し、共振回路４ｂ、カプラ２のポート１，２、ＦＥＴ１および同調回路５を通じて周波数帯域ｆｂ２で発振することができ、左手系デバイスにより構成されるカプラ２を用いることにより、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得ることができる。
また、発振用の能動素子をＦＥＴ１により容易に構成することができる。
なお、上記実施の形態１では、ＦＥＴ１のソース端子に同調回路５を接続したが、ＦＥＴ１のドレイン端子や、ＦＥＴ１のソース端子およびドレイン端子に同調回路５を接続しても良く、同様な効果を奏することができる。
また、上記実施の形態１では、リアクタンス回路６に負荷抵抗７を接続したが、同調回路５に負荷抵抗７を接続しても良く、同様な効果を奏することができる。
【００１３】
実施の形態２．
図４はこの発明の実施の形態２による高周波発振器を示す回路図であり、図において、同調回路（第１の同調回路）５ａは、カプラ２のポート３に接続され、周波数帯域ｆｂ１で共振周波数を可変可能なものである。同調回路（第２の同調回路）５ｂは、カプラ２のポート２に接続され、周波数帯域ｆｂ２で共振周波数を可変可能なものである。リアクタンス回路６ａは、ＦＥＴ１のソース端子に接続されたものである。その他の構成については図１と同様である。
【００１４】
次に動作について説明する。
上記実施の形態１では、左手系デバイスによるカプラ２に共振周波数が異なる２つの共振回路４ａ，４ｂを接続し、利得が得られる周波数を同調回路５で制御することで、発振周波数が容易に切り替えられることを示した。この実施の形態２では、左手系デバイスによるカプラ２に共振周波数帯域が異なる２つの同調回路５ａ，５ｂを接続することで、発振周波数の広帯化が容易に実現できることについて示す。
図４に示した高周波発振器において、高周波発振器の回路内の雑音がＦＥＴ１により増幅され、ＦＥＴ１の各端子に接続される左手系デバイスによるカプラ２、同調回路５、リアクタンス回路６により、その増幅された電力の一部がＦＥＴ１に戻され、ＦＥＴ１により電力がさらに増幅されることで発振動作を行い、負荷抵抗７から発振出力させる。発振周波数は、式（１），（２）を満足する周波数である。
【００１５】
この時、ＦＥＴ１のゲート端子から左手系デバイスによるカプラ２に入力された周波数ｆ１は、カプラ２のポート１，３間を通って同調回路５ａで反射し、周波数ｆ２は、カプラ２のポート１，２間を通って同調回路５ｂで反射し、２つの帯域で発振条件を満足する。
図５は同調回路による利得の切り替えを示す特性図であり、この図５に示すように、周波数帯域ｆｂ１で発振させる時は、周波数帯域ｆｂ２用の同調回路５ｂのバラクタダイオードに、例えば、１０Ｖ供給し、同調回路５ｂを利得が無い周波数で固定することにより、周波数帯域ｆｂ２で発振しないようにし、周波数帯域ｆｂ２で発振させる時は、周波数帯域ｆｂ１用の同調回路５ａのバラクタダイオードに、例えば、０Ｖ供給し、同調回路５ａを利得が無い周波数で固定することにより、周波数帯域ｆｂ１で発振しないようにすることができる。
【００１６】
以上のように、この実施の形態２によれば、同調回路５ａ、カプラ２のポート１，３、ＦＥＴ１およびリアクタンス６，６ａを通じて周波数帯域ｆｂ１で発振し、同調回路５ｂ、カプラ２のポート１，２、ＦＥＴ１およびリアクタンス６，６ａを通じて周波数帯域ｆｂ２で発振することができ、左手系デバイスにより構成されるカプラ２を用いることにより、小型化を維持しつつも、発振周波数の広帯域化を実現する高周波発振器を得ることができる。
なお、上記実施の形態２では、周波数帯域ｆｂ１の最高周波数と周波数帯域ｆｂ２の最低周波数を同じにすることで、広帯域な１つの発振帯域を得ることができる。
また、上記実施の形態２では、リアクタンス回路６に負荷抵抗７を接続したが、リアクタンス回路６ａに負荷抵抗７を接続しても良く、同様な効果を奏することができる。
【００１７】
実施の形態３．
図６はこの発明の実施の形態３による高周波発振器を示す回路図であり、図において、同調回路５ｃは、ＦＥＴ１のソース端子に接続され、周波数帯域ｆｂ１，ｆｂ２で共振周波数を可変可能なものである。その他の構成については図４と同様である。
【００１８】
次に動作について説明する。
上記実施の形態２では、左手系デバイスによるカプラ２に共振周波数帯域が異なる２つの同調回路５ａ，５ｂを接続することで、発振周波数の広帯化が容易に実現できることについて示した。この実施の形態３では、左手系デバイスによるカプラ２に共振周波数帯域が異なる２つの同調回路５ａ，５ｂを接続し、且つ他の同調回路５ｃにより利得が得られる帯域を制御することで、発振周波数の広帯化がさらに容易に実現できることについて示す。
図６に示した高周波発振器において、高周波発振器の回路内の雑音がＦＥＴ１により増幅され、ＦＥＴ１の各端子に接続される左手系デバイスによるカプラ２、同調回路５、リアクタンス回路６により、その増幅された電力の一部がＦＥＴ１に戻され、ＦＥＴ１により電力がさらに増幅されることで発振動作を行い、負荷抵抗７から発振出力させる。発振周波数は、式（１），（２）を満足する周波数である。
【００１９】
この時、ＦＥＴ１のゲート端子から左手系デバイスによるカプラ２に入力された周波数ｆ１は、カプラ２のポート１，３間を通って同調回路５ａで反射し、周波数ｆ２は、カプラ２のポート１，２間を通って同調回路５ｂで反射し、２つの帯域で式（２）を満足する。
さらに、同調回路５ｃにより、周波数帯域ｆｂ１または周波数帯域ｆｂ２で利得が得られるように制御することで、それぞれ発振条件を満足し、発振出力を得ることができる。これにより、発振周波数帯域を容易に切り替えられることが分かる。
【００２０】
以上のように、この実施の形態３によれば、同調回路５ｃにより利得が得られる周波数帯域を制御することで、広帯域な発振周波数を容易に得ることができる。
なお、上記実施の形態３では、周波数帯域ｆｂ１の最高周波数と周波数帯域ｆｂ２の最低周波数を同じにすることで、広帯域な１つの発振帯域を得ることができる。
また、上記実施の形態３では、ＦＥＴ１のソース端子に同調回路５ｃを接続したが、ＦＥＴ１のドレイン端子や、ＦＥＴ１のソース端子およびドレイン端子に同調回路５ｃを接続しても良く、同様な効果を奏することができる。
【００２１】
実施の形態４．
図７はこの発明の実施の形態４による高周波発振器を示す回路図であり、図において、左手系デバイスによるカプラ（第２のカプラ）２ａは、ＦＥＴ１のソース端子にポート１が接続され、そのポート１を入力ポートとした場合に、周波数帯域ｆｂ１に対しては、ポート２，４がアイソレーションポート、ポート３が通過ポートであり、周波数帯域ｆｂ２に対しては、ポート２が通過ポート、ポート３，４がアイソレーションポートとなるものである。アイソレーション端子３ａは、絶縁した端子である。
同調回路（第３の同調回路）５ｄは、カプラ２ａのポート３に接続され、周波数帯域ｆｂ１で共振周波数を可変可能なものである。同調回路（第４の同調回路）５ｅは、カプラ２ａのポート２に接続され、周波数帯域ｆｂ２で共振周波数を可変可能なものである。その他の構成については図６と同様である。
【００２２】
次に動作について説明する。
上記実施の形態３では、左手系デバイスによるカプラ２に共振周波数帯域が異なる２つの同調回路５ａ，５ｂを接続し、且つ他の同調回路５ｃにより利得が得られる帯域を制御することで、発振周波数の広帯化がさらに容易に実現できることについて示した。この実施の形態４では、左手系デバイスによるカプラ２に共振周波数帯域が異なる２つの同調回路５ａ，５ｂを接続した回路、ＦＥＴ１の２つの端子または３つの全ての端子に接続することで、発振周波数の広帯化がさらに容易に実現できることについて示す。
図７に示した高周波発振器において、高周波発振器の回路内の雑音がＦＥＴ１により増幅され、ＦＥＴ１の各端子に接続される左手系デバイスによるカプラ２、同調回路５、リアクタンス回路６により、その増幅された電力の一部がＦＥＴ１に戻され、ＦＥＴ１により電力がさらに増幅されることで発振動作を行い、負荷抵抗７から発振出力させる。発振周波数は、式（１），（２）を満足する周波数である。
【００２３】
例えば、図７に示したように、ＦＥＴ１の２つの端子のそれぞれにカプラ２と共振周波数帯域が異なる２つの同調回路５を接続した場合、ＦＥＴ１のゲート端子から左手系デバイスによるカプラ２に入力された周波数ｆ１は、カプラ２のポート１，３間を通って同調回路５ａで反射し、周波数ｆ２は、カプラ２のポート１，２間を通って同調回路５ｂで反射し、２つの帯域で式（２）を満足する。
さらに、ＦＥＴ１のソース端子に左手系デバイスによるカプラ２ａと周波数帯域ｆｂ１で利得を得るための同調回路５ｄおよび周波数帯域ｆｂ２で利得を得るための同調回路５ｅを設けているため、利得が得られる周波数を広帯域に制御でき、広帯域な発振周波数をさらに容易に得ることができる。
【００２４】
以上のように、この実施の形態４によれば、同調回路５ｄ，５ｅにより利得が得られる周波数帯域を制御することで、広帯域な発振周波数をさらに容易に得ることができる。
なお、上記実施の形態４では、周波数帯域ｆｂ１の最高周波数と周波数帯域ｆｂ２の最低周波数を同じにすることで、広帯域な１つの発振帯域を得ることができる。
また、上記実施の形態４では、ＦＥＴ１のソース端子にカプラ２ａおよび同調回路５ｄ，５ｅを接続したが、ＦＥＴ１のドレイン端子や、ＦＥＴ１のソース端子およびドレイン端子にカプラ２ａおよび同調回路５ｄ，５ｅを接続しても良く、同様な効果を奏することができる。
【００２５】
実施の形態５．
図８はこの発明の実施の形態５による高周波発振器を示す回路図であり、図において、ＢＪＴ（トランジスタ、バイポーラトランジスタ）８は、この高周波発振器の回路内の電力を増幅する発振用の能動素子として用いられるものである。その他の構成については図７と同様である。
【００２６】
次に動作について説明する。
上記実施の形態１から上記実施の形態４では、発振用の能動素子としてＦＥＴ１を用い、そのＦＥＴ１の端子に左手系デバイスによるカプラ２、共振回路４、同調回路５、リアクタンス回路６を接続することで、発振周波数の切り替え、または、広帯域な発振周波数を得られることについて示した。この実施の形態５では、発振用の能動素子としてＢＪＴ８を用いることで、同様の効果が得られることについて示す。
図８に示した高周波発振器において、高周波発振器の回路内の雑音がＢＪＴ８により増幅され、ＢＪＴ８の各端子に接続される左手系デバイスによるカプラ２、同調回路５、リアクタンス回路６により、その増幅された電力の一部がＢＪＴ８に戻され、ＢＪＴ８により電力がさらに増幅されることで発振動作を行い、負荷抵抗７から発振出力させる。発振周波数は、式（１），（２）を満足する周波数である。
【００２７】
この時、ＢＪＴ８のベース端子から左手系デバイスによるカプラ２に入力された周波数ｆ１は、カプラ２のポート１，３間を通って同調回路５ａで反射し、周波数ｆ２は、カプラ２のポート１，２間を通って同調回路５ｂで反射し、２つの帯域で式（２）を満足する。
さらに、ＢＪＴ８のエミッタ端子に左手系デバイスによるカプラ２ａと周波数帯域ｆｂ１で利得を得るための同調回路５ｄおよび周波数帯域ｆｂ２で利得を得るための同調回路５ｅを設けているため、利得が得られる周波数を広帯域に制御でき、広帯域な発振周波数をさらに容易に得ることができる。
【００２８】
以上のように、この実施の形態５によれば、同調回路５ｄ，５ｅにより利得が得られる周波数帯域を制御することで、広帯域な発振周波数をさらに容易に得ることができる。
また、発振用の能動素子をＢＪＴ８により容易に構成することができる。
なお、上記実施の形態５では、周波数帯域ｆｂ１の最高周波数と周波数帯域ｆｂ２の最低周波数を同じにすることで、広帯域な１つの発振帯域を得ることができる。
また、上記実施の形態５では、ＢＪＴ８のエミッタ端子にカプラ２ａおよび同調回路５ｄ，５ｅを接続したが、ＢＪＴ８のコレクタ端子や、ＢＪＴ８のエミッタ端子およびコレクタ端子にカプラ２ａおよび同調回路５ｄ，５ｅを接続しても良く、同様な効果を奏することができる。
【００２９】
実施の形態６．
図９はこの発明の実施の形態６による高周波シンセサイザを示す回路図であり、図において、電圧制御発振器（発振器）９は、制御電圧に応じた発振周波数を出力するものである。左手系デバイスによるカプラ２ｂは、電圧制御発振器９の出力にポート１が接続され、そのポート１を入力ポートとした場合に、電圧制御発振器９による発振周波数の基本波ｆｏを含む周波数帯域ｆｂ１に対しては、ポート２，４がアイソレーションポート、ポート３が通過ポートであり、電圧制御発振器９による発振周波数の第２高調波２ｆｏを含む周波数帯域ｆｂ２に対しては、ポート２が通過ポート、ポート３，４がアイソレーションポートとなるものである。出力端子１０は、カプラ２ｂのポート２に接続され、電圧制御発振器９による発振周波数の第２高調波２ｆｏを出力するものである。位相同期ループ１１は、カプラ２ｂのポート３に接続され、帰還される発振周波数の基本波ｆｏと基準波との位相比較に応じた制御電圧を電圧制御発振器９に供給するものである。
【００３０】
次に動作について説明する。
図９に示した高周波シンセサイザにおいて、電圧制御発振器９の出力を左手系デバイスによるカプラ２に入力することで、基本波ｆｏと第２高調波２ｆｏとに分離することができ、基本波ｆｏを位相同期ループ１１による帰還ループに用いて電圧制御発振器９の発振周波数を安定に出力させ、第２高調波２ｆｏを出力端子１０に出力することで、低周波数の位相同期ループ１１により高周波数の出力周波数が得られる。また、帯域フィルタを用いておらず小形化が可能である。
【００３１】
以上のように、この実施の形態６によれば、カプラ２のポート２から高周波の第２高調波２ｆｏを出力することができ、左手系デバイスにより構成されるカプラ２を用いることにより、帯域通過フィルタを設けることなく小型化を維持しつつも、高周波数化を実現する高周波シンセサイザを得ることができる。
なお、電圧制御発振器９として、上記実施の形態１から上記実施の形態５に示した高周波発振器を適用しても良い。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１による高周波発振器を示す回路図である。
【図２】カプラの通過周波数帯域を示す特性図である。
【図３】同調回路による利得の切り替えを示す特性図である。
【図４】この発明の実施の形態２による高周波発振器を示す回路図である。
【図５】同調回路による利得の切り替えを示す特性図である。
【図６】この発明の実施の形態３による高周波発振器を示す回路図である。
【図７】この発明の実施の形態４による高周波発振器を示す回路図である。
【図８】この発明の実施の形態５による高周波発振器を示す回路図である。
【図９】この発明の実施の形態６による高周波シンセサイザを示す回路図である。
【符号の説明】
【００３３】
１  ＦＥＴ（トランジスタ、電界効果トランジスタ）、２，２ｂ  カプラ、２ａ  カプラ（第２のカプラ）、３，３ａ  アイソレーション端子、４ａ  共振回路（第１の共振回路）、４ｂ  共振回路（第２の共振回路）、５，５ｃ  同調回路、５ａ  同調回路（第１の同調回路）、５ｂ  同調回路（第２の同調回路）、５ｄ  同調回路（第３の同調回路）、５ｅ  同調回路（第４の同調回路）、６，６ａ  リアクタンス回路、７  負荷抵抗、８  ＢＪＴ（トランジスタ、バイポーラトランジスタ）、９  電圧制御発振器（発振器）、１０  出力端子、１１  位相同期ループ。
【図１】
2006314049.tif 000003
【図２】
2006314049.tif 000004
【図３】
2006314049.tif 000005
【図４】
2006314049.tif 000006
【図５】
2006314049.tif 000007
【図６】
2006314049.tif 000008
【図７】
2006314049.tif 000009
【図８】
2006314049.tif 000010
【図９】
2006314049.tif 000011