(57)【要約】      （修正有）【課題】リード素子への電流の流入を抑制しつつ、伝送線の電荷をディスチャージする。【解決手段】ヘッド・ジンバル・アセンブリの製造工程において、リード素子２１１のテスト前に、トレースの伝送線１３５ａ、ｂ上の電荷をディスチャージする。テスタ３１は、トレースの伝送線１３５ａ、ｂのそれぞれと電気的に接続された第１及び第２のディスチャージ回路３１４ａ、ｂを備える。制御回路３１５は、第１及び第２のディスチャージ回路３１４ａ、ｂが同一タイミングでディスチャージ動作するように制御する。【選択図】  図３
2006338765.tif 000002
【特許請求の範囲】
【請求項１】
記録データのために磁界と電気信号との間の変換を行うトランスデューサと、
前記トランスデューサの信号を伝送する第１及び第２の伝送線と、
前記第１の伝送線に電気的に接続された第１及のディスチャージ回路と、
前記第２の伝送路に電気的接続され、前記第１のディスチャージ回路と同一タイミングでディスチャージ動作する第２のディスチャージ回路と、
を備える磁気記憶装置。
【請求項２】
前記トランスデューサは、外部磁界によって抵抗値を変化させる磁気抵抗素子を備える、請求項１に記載の磁気記憶装置。
【請求項３】
前記第１及び第２のディスチャージ回路は、制御信号に従ってＯＮ／ＯＦＦするスイッチ素子を備える、請求項１に記載の磁気記憶装置。
【請求項４】
前記第１及び第２のディスチャージ回路は、ディスチャージ動作時における同一の抵抗値を有する、請求項１に記載の磁気記憶装置。
【請求項５】
前記第１及び第２のディスチャージ回路は同じ回路構成を備えている、請求項４に記載の磁気記憶装置。
【請求項６】
前記第１及び第２のディスチャージ回路は、制御信号に従って抵抗値を変化することができる可変抵抗素子を備える、請求項１に記載の磁気記憶装置。
【請求項７】
ヘッドとサスペンションと前記ヘッドの信号を伝送するトレースとを備えるヘッド・ジンバル・アセンブリの製造方法であって、
サスペンションにヘッドを固着し、
前記ヘッドの素子にトレース内の複数本の伝送線を接続し、
前記複数本の伝送線に帯電している電荷を同時にディスチャージし、
前記素子に接続されたトレースを外部回路に接続する、
ヘッド・ジンバル・アセンブリの製造方法。
【請求項８】
前記複数本の伝送線に、それぞれディスチャージ回路を電気的に接続し、
前記ディスチャージ回路のそれぞれを同時にＯＮして前記複数本の伝送線に帯電している電荷を同時にディスチャージする、
請求項７に記載のヘッド・ジンバル・アセンブリの製造方法。
【請求項９】
前記ディスチャージ回路のそれぞれのディスチャージ時定数を設定した後に、各ディスチャージ回路をＯＮする、請求項８に記載のヘッド・ジンバル・アセンブリの製造方法。
【請求項１０】
前記ディスチャージ回路の各時定数は同一である、請求項９に記載のヘッド・ジンバル・アセンブリの製造方法。
【請求項１１】
前記複数伝送線のディスチャージの前に、前記サスペンションに帯電している電荷をディスチャージする、請求項７に記載のヘッド・ジンバル・アセンブリの製造方法。
【請求項１２】
前記サスペンションに帯電している電荷を基準電位にディスチャージし、そのサスペンションを基準電位に維持した状態で前記複数伝送線のディスチャージを行う、請求項７に記載のヘッド・ジンバル・アセンブリの製造方法。
【請求項１３】
第１の伝送線と
前記第１の伝送線と共に信号伝送する第２の伝送線と、
前記第１の伝送線の電荷をディスチャージする第１のディスチャージ回路と、
前記第２の伝送線の電荷をディスチャージし、前記第１のディスチャージ回路と同一タイミングでディスチャージ動作する第２のディスチャージ回路と、
を備える信号伝送回路。
【請求項１４】
前記第１及び第２のディスチャージ回路のそれぞれは、制御信号に従ってＯＮ／ＯＦＦして前記第１及び第２の伝送線と基準電位との接続と切断を行うスイッチ素子を備える、請求項１３に記載の信号伝送回路。
【請求項１５】
前記第１及び第２のディスチャージ回路は、ディスチャージ動作時における同一の抵抗値を有する、請求項１４に記載の信号伝送回路。
【請求項１６】
前記第１及び第２のディスチャージ回路は同じ回路構成を備えている、請求項１５に記載の信号伝送回路。
【請求項１７】
前記第１及び第２のディスチャージ回路は、制御信号に従って抵抗値を変化することができる可変抵抗素子を備える、請求項１６に記載の信号伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶装置、ヘッド・ジンバル・アセンブリの製造方法及び信号伝送回路に関し、特に伝送線に帯電した電荷のディスチャージに関する。
【背景技術】
【０００２】
データ記憶装置として、光ディスク、磁気テープあるいは半導体回路などの様々な態様のメディアを使用する装置が知られているが、その中で、ハードディスク・ドライブ（ＨＤＤ）は、コンピュータの記憶装置として広く普及し、現在のコンピュータ・システムにおいて欠かすことができない記憶装置の一つとなっている。さらに、コンピュータにとどまらず、動画像記録再生装置、カーナビゲーション・システム、携帯電話、あるいはデジタル・カメラなどで使用されるリムーバブルメモリなど、ＨＤＤの用途は、その優れた特性により益々拡大している。
【０００３】
ＨＤＤで使用される磁気ディスクは、同心円状に形成された複数のデータ・トラックを有しており、各データ・トラックはアドレス情報を有する複数のサーボ・データとユーザ・データを含む複数のデータ・セクタが記録されている。各サーボ・データの間には、複数のデータ・セクタが記録されている。ヘッド素子部がサーボ・データのアドレス情報に従って所望のデータ・セクタにアクセスすることによって、データ・セクタへのデータ書き込み及びデータ・セクタからのデータ読み出しを行うことができる。
【０００４】
ヘッド素子部はスライダに搭載され、さらにそのスライダはアクチュエータのサスペンション上に固着されている。ヘッド素子部には信号伝送配線であるトレースが接続されており、ヘッド素子部とプリアンプとの間の信号を伝送する。トレースは、典型的には、サスペンション上に固着され、アクチュエータに沿って配設される。トレースは、導体である伝送線の周囲に絶縁層を備えているため、ヘッド・ジンバル・アセンブリ（ＨＧＡ）の製造工程におけるハンドリングによって、トレースに静電気による電荷が蓄積される。
【０００５】
そのため、例えば特許文献１は、ヘッド・スタック・アセンブリ（ＨＳＡ）の組立工程で静電気放電（ＥＳＤ：Electro Static Discharge）が発生しても保護回路が有効に機能してヘッドの静電破壊が防止できるＨＳＡを提供するために、ヘッドの電極群とプリアンプ回路とを接続するトレースに、ヘッドの静電破壊を防止するための保護回路を実装することを開示している。特許文献１においては、プリアンプとヘッドとの間のトレースに保護回路を搭載して、配線に生じる電荷を逃がす。
【特許文献１】特開２０００−１９２０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ヘッド素子部は薄膜素子であって、ＥＳＤに弱い。ヘッド素子部をＥＳＤ電流が流れることによって、ヘッド素子部が破壊され、もしくはその特性が大きく変化してしまう可能性がある。特に、リード素子が使用する磁気抵抗素子（ＭＲ素子：Magnet Resistive素子、あるいはＧＭＲ素子：Giant Magnet Resistive素子）はＥＳＤ電流に対して非常に弱く、そこにＥＳＤ電流が流れることを防止することが重要である。しかし、上記特許文献１の開示を含む従来の技術は、これに課題に対して十分な解決を与えるものではなかった。
【０００７】
本発明は上述のような事情を背景としてなされたものであって、素子への大電流の流入を抑制しつつ、伝送線の電荷をディスチャージすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係る磁気記憶装置は、記録データのために磁界と電気信号との間の変換を行うトランスデューサと、前記トランスデューサの信号を伝送する第１及び第２の伝送線と、前記第１の伝送線に電気的に接続された第１及のディスチャージ回路と、前記第２の伝送路に電気的接続され、前記第１のディスチャージ回路と同一タイミングでディスチャージ動作する第２のディスチャージ回路と、を備えるものである。第１のディスチャージ回路と第２のディスチャージ回路とが同一タイミングでディスチャージ動作するので、ディスチャージにおいてトランスデューサへの電流の流入を抑制することができる。
【０００９】
本発明の第２の態様において、上記第１の態様おけるトランスデューサは、外部磁界によって抵抗値を変化させる磁気抵抗素子を備える。本発明により、大電流にダメージを受けやすい磁気抵抗素子を効果的に保護することができる。
本発明の第３の態様において、上記第１の態様の第１及び第２のディスチャージ回路は、制御信号に従ってＯＮ／ＯＦＦするスイッチ素子を備える。これによって、ディスチャージ・タイミングを効果的に制御することができる。
【００１０】
本発明の第４の態様において、上記第１の態様の第１及び第２のディスチャージ回路は、ディスチャージ動作時における同一の抵抗値を有する。これによって、より効果的にトランスデューサへの電流を抑制することができる。
本発明の第５の態様において、上記第４の態様の第１及び第２のディスチャージ回路は同じ回路構成を備えている。これによって、より効果的にトランスデューサへの電流を抑制することができる。
【００１１】
本発明の第６の態様において、上記第１の態様の第１及び第２のディスチャージ回路は、制御信号に従って抵抗値を変化することができる可変抵抗素子を備える。これによって、ディスチャージの時定数を所期の値に設定することができる。
【００１２】
本発明の第７の態様は、ヘッドとサスペンションと前記ヘッドの信号を伝送するトレースとを備えるヘッド・ジンバル・アセンブリの製造方法であって、サスペンションにヘッドを固着し、前記ヘッドの素子にトレース内の複数本の伝送線を接続し、前記複数本の伝送線に帯電している電荷を同時にディスチャージし、前記素子に接続されたトレースを外部回路に接続するものである。複数本の伝送線に帯電している電荷を同時にディスチャージするので、ディスチャージにおいて素子へ流れる電流を抑制することができる。
【００１３】
本発明の第８の態様は、上記第７の態様において、前記複数本の伝送線に、それぞれディスチャージ回路を電気的に接続し、前記ディスチャージ回路のそれぞれを同時にＯＮして前記複数本の伝送線に帯電している電荷を同時にディスチャージするものである。これによって、ディスチャージ・タイミングを効果的に制御することができる。
本発明の第９の態様は、上記第８の態様において、前記ディスチャージ回路のそれぞれのディスチャージ時定数を設定した後に、各ディスチャージ回路をＯＮするものである。これによって、ディスチャージの時定数を所期の値に設定することができる。
本発明の第１０の態様は、上記第９の態様において、前記ディスチャージ回路の各時定数は同一である。これによって、より効果的に素子への電流を抑制することができる。
【００１４】
本発明の第１１の態様は、上記第７の態様において、前記複数伝送線のディスチャージの前に、前記サスペンションに帯電している電荷をディスチャージするものである。これによって、より効果的にディスチャージすることができる。
本発明の第１２の態様は、上記第７の態様において、前記サスペンションに帯電している電荷を基準電位にディスチャージし、そのサスペンションを基準電位に維持した状態で前記複数伝送線のディスチャージを行うものである。これによって、より効果的にディスチャージすることができる。
【００１５】
本発明の第１３の態様にかかる信号伝送回路は、第１の伝送線と前記第１の伝送線と共に信号伝送する第２の伝送線と、前記第１の伝送線の電荷をディスチャージする第１のディスチャージ回路と、前記第２の伝送線の電荷をディスチャージし、前記第１のディスチャージ回路と同一タイミングでディスチャージ動作する第２のディスチャージ回路と、を備えるものである。第１のディスチャージ回路と第２のディスチャージ回路とが同一タイミングでディスチャージ動作するので、ディスチャージにおいて回路素子への電流の流入を抑制することができる。
【００１６】
本発明の第１４の態様は、上記第１３の態様において、前記第１及び第２のディスチャージ回路のそれぞれは、制御信号に従ってＯＮ／ＯＦＦして前記第１及び第２の伝送線と基準電位との接続と切断を行うスイッチ素子を備える。これによって、ディスチャージ・タイミングを効果的に制御することができる。
本発明の第１５の態様は、上記第１４の態様において、前記第１及び第２のディスチャージ回路は、ディスチャージ動作時における同一の抵抗値を有する。これによって、より効果的にトランスデューサへの電流を抑制することができる。
本発明の第１６の態様は、上記第１５の態様において、前記第１及び第２のディスチャージ回路は同じ回路構成を備えている。これによって、より効果的にトランスデューサへの電流を抑制することができる。
本発明の第１７の態様は、上記第１６の態様において、前記第１及び第２のディスチャージ回路は、制御信号に従って抵抗値を変化することができる可変抵抗素子を備える。これによって、ディスチャージの時定数を所期の値に設定することができる。
【発明の効果】
【００１７】
本発明によれば、素子への大電流の流入を抑制しつつ伝送線の電荷をディスチャージすることができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明を適用可能な実施の形態を説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略されている。
【００１９】
本実施形態の特徴的な点は、リード素子の信号を伝送する伝送線のディスチャージに関する。好ましい態様において、伝送線のディスチャージはヘッド・ジンバル・アセンブリ（ＨＧＡ）の製造工程において実施される。そこで、まず、ＨＧＡの全体構成について説明する。図１は、ハードディスク・ドライブ（ＨＤＤ）に実装される、ＨＧＡの構成を示す斜視図である。ＨＤＤは、回転する磁気ディスクに対してアクチュエータを回動することによって、ヘッドを磁気ディスク上の所望の位置に移動させ、リード／ライト処理を行う。アクチュエータは、典型的に、回動軸が貫通する開口を備えるアームと、そのアームの先端に接続されたＨＧＡとを備えている。
【００２０】
図１に示すように、ＨＧＡ１１０は、ヘッド１１２、トレース１１３、及び、サスペンション１１４を備えている。ヘッド１１２はスライダ１２１とヘッド素子部（非図示）とを備えている。ヘッド素子部は、データ読み出し用の磁気抵抗を備えるリード素子と、データ書き込み用の電磁誘導型ライト素子とを備え、それぞれがスライダ１２１内の所定の位置に配設されている。リード素子とライト素子は、磁界変化と電気信号との間の変換を行うトランスデューサとして機能する。リード素子とライト素子部のそれぞれは、２つの接続端子を備え、各端子がトレース１１３内の４つの配線のそれぞれと接続される。
【００２１】
サスペンション１１４は、ロードビーム１１５、ジンバル１１６及びマウント・プレート１３０備えている。これらの部材を、例えばレーザ・スポット溶接などで接合することによって一体化する。ロードビーム１１５のヘッド１１２を保持する側にジンバル１１６を固定し、その背面側にマウント・プレート１３０を固定する。ジンバル１１６は舌片１１９を備え、その面上にスライダ１２１をエポキシ樹脂などで固着する。ジンバル１１６は可撓性を備え、スライダ１２１を弾性的に支持する。
【００２２】
ロードビーム１１５は、回転する磁気ディスク上でのスライダ１２１の浮上力と釣り合う一定の荷重を発生するばねとして機能する。ロードビーム１１５は、その先端部から突出するように一体形成されたタブ１１７を備え、磁気ディスクの回転が停止しているときに、タブ１１７はＨＤＤ内のランプ機構上で停止することによって、ヘッド１１２を磁気ディスク面上から退避させる。
【００２３】
トレース１１３は、互いに絶縁層によって離間された複数本の伝送線を備える。各伝送線はヘッド１１２内のヘッド素子部と接続され、その信号を伝送する。トレース１１３の一端は、マルチコネクタ部１２０を構成し、ヘッド・アンプを含むアーム・エレクトロニクス（ＡＥ）に回路的に接続される。トレース１１３はジンバル１１６に接着剤などによって固定され、必要に応じて、エポキシ樹脂などがその外側をカバーする。このトレースは、ＩＬＳ（Integrated Leads Suspension）又はＦＯＳ（Flex On Suspension）などとも呼ばれる。なお、トレース１１３の伝送線数は、ヘッド１１２のタイプに応じて変化する。
【００２４】
図２は、サスペンション１１４とその上に固着されたトレース１１３の構造を模式的に示す断面図である。トレース１１３は、導体である伝送線１３５と、その周囲に形成された絶縁層１３６ａ、ｂとを備えている。つまり、トレース１１３は、導体の間に絶縁体が形成されたキャパシタの構成を備えているため、ＨＧＡの製造工程におけるハンドリングによって、トレース１１３内に静電気による電荷が蓄積される。さらに、サスペンション１１４は金属（導体）で形成されている。このため、伝送線１３５、サスペンション１１４及びそれらの間の絶縁層１３６ｂからなるキャパシタが構成され、ここにも静電気による電荷が蓄積される。
【００２５】
ここで、ヘッド素子部は薄膜素子であって、ＥＳＤ（Electro Static Discharge）に弱い。ヘッド素子部をＥＳＤ電流が流れることによって、ヘッド素子部が破壊され、もしくはその特性が大きく変化してしまう可能性がある。特に、リード素子は磁気抵抗素子（ＭＲ素子：Magnet Resistive素子、あるいはＧＭＲ素子：Giant Magnet Resistive素子）を使用し、例えば、ＧＭＲ膜は、数十ｎｍの厚さ、十数Ωの抵抗を持っている。このため、するため、リード素子はＥＳＤ電流に対して非常に弱く、リード素子にＥＳＤ電流が流れることを防止することが重要である。
【００２６】
ＨＧＡの製造工程において、ヘッド素子部の特性テストが実行される。特性テストにおいて、ヘッド素子部がトレース１１３を介してテスタに回路的に接続され、テスタからのテスト信号が入力される。このとき、トレース１１３とテスタとを回路的に接続すると、トレース１１３内に蓄積されていた電荷が、伝送線１３５及びヘッド素子部内を流れ、ヘッド素子部に大きなダメージを与えうる。そのため、本形態において、ＨＧＡの製造工程において、伝送線に蓄積された電荷を予め基準電位（システム・グランド）にディスチャージし、ヘッド素子部へのＥＳＤ電流によるダメージを防止する。また、伝送線１３５上の電荷はノイズとして検出されるため、リード素子を動作させる前にこの電荷を除去しておくことによって、正確な測定を実現する。
【００２７】
図３は、ＨＧＡの製造工程において、トレース１１３内の信号伝送線から、電荷をディスチャージするための回路構成を模式的に示す回路図である。上述のように、電荷のディスッチャージはリード素子について特に重要であるため、リード素子と接続されたリード信号伝送線から電荷をディスチャージする例を説明する。リード素子２１１は、サスペンション１１４上に固着されたスライダ１２１内に形成されている。リード素子２１１はリード信号を伝送する２本のリード信号伝送線１３５ａ、ｂと接続されている。リード信号伝送線１３５ａ、ｂは、それぞれ、テスタ３１の接続端子３１１ａ、ｂと接続されている。接続端子３１１ａ、ｂは、例えば、ピン・コネクタやプローブで形成することができる。
【００２８】
テスタ３１内において、接続端子３１１ａ、ｂと接続されたテスタ内信号伝送線３１２ａ、ｂがプリアンプ３１３の入力と接続されている。プリアンプ３１３は、テスタ内信号伝送線３１２ａ、ｂ間の電圧を増幅する、つまり、これら配線を伝送される信号を増幅する。テスタ内信号伝送線３１２ａ、ｂには、それぞれ、ディスチャージ回路３１４ａ、ｂが接続されている。ディスチャージ回路３１４ａ、ｂは基準電位（システム・グランド）に接続されている。ディスチャージ回路３１４ａ、ｂは制御回路３１５からの制御信号に従って動作し、トレース１１３のリード信号伝送線１３５ａ、ｂから電荷をディスチャージする。本形態において、ディスチャージ回路３１４ａ、ｂは可変抵抗素子を備え、制御回路３１５は、その値を変化することによってディスチャージ時定数を設定することができる。
【００２９】
サスペンション１１４は、リード信号伝送線１３５ａ、ｂと同様に、基準電位に接続され、そこに蓄積された電荷がディスチャージされる。上述のように、サスペンション１１４とリード信号伝送線１３５ａ、ｂとはキャパシタを構成するため、サスペンション１１４からの電荷をディスチャージすることが必要となる。ここで、図３において、サスペンション１１４はスイッチ３２を介して基準電位に接続されているが、具体的には、ＨＧＡ１１０を容量の大きな導体に接触させることによって、サスペンション１１４本体から電荷をディスチャージすることができる。例えば、ＨＧＡ１１０を固定するフィクスチャを導体で形成し、ＨＧＡ１１０をその上に配置した状態でテストを行うことによって、サスペンション１１４本体から電荷をディスチャージすることができる。
【００３０】
図４を参照して、ＨＧＡ製造工程における電荷ディスチャージ処理ついて説明する。ＨＧＡ１１０の製造工程においては、典型的には、トレース１１３が形成されたサスペンション１１４を製造した後、ヘッド１１２をサスペンション１１４上に固着する（Ｓ１１）。ＨＧＡ１１４を導体と接触させることによって、サスペンション１１４から電荷を基準電位にディスチャージする（Ｓ１２）。さらに、サスペンション１１４は、引き続き基準電位に保たれるようにする（Ｓ１３）。例えば、導体のフィクスチャにサスペンション１１４を固定した状態でヘッド１１２をサスペンション１１４に固着し、そのままの状態を維持する。ＨＧＡ１１０を基準電位から離すと、再びサスペンション１１４が帯電するため、少なくともディスチャージ回路によるディスチャージ処理が完了するまで、サスペンション１１４を基準電位に維持することが重要である。
【００３１】
続いて、リード素子２１１の特性テストを行うため、テスタ３１の接続端子３１１ａ、ｂを、リード信号伝送線１３５ａ、ｂに接続する（Ｓ１４）。この段階において、プリアンプ３１３を含むテスタ３１内の測定系内部回路はＯＦＦ状態にある。これによって、リード信号伝送線１３５ａ、ｂに帯電している電荷がリード素子２１１にＥＳＤ電流として流れ込むことを防止する。
【００３２】
続いて、制御回路３１５は、ディスチャージ回路３１４ａ、ｂの可変抵抗値を設定し、ディスチャージ時定数を設定する（Ｓ１５）。なお、ディスチャージ時定数を設定は、ディスチャージ処理前であれば、特にそのタイミングを限定されない。さらに、続いて、制御回路３１５は、可変抵抗値が設定された各ディスチャージ回路３１４ａ、ｂをＯＮにする（Ｓ１６）。テスタ内信号伝送線３１２ａ、ｂが基準電位に接続され、接続端子３１１ａ、ｂと基準電位との間でディチャージ用回路が形成される。リード信号伝送線１３５ａ、ｂに帯電していた電荷は、接続端子３１１ａ、ｂ及びディスチャージ回路３１４ａ、ｂを介して基準電位にディスチャージされる。
【００３３】
ここで重要なことは、各ディスチャージ回路３１４ａ、ｂを同時にＯＮとすることである。各ディスチャージ回路３１４ａ、ｂを異なるタイミングでＯＮとすると、リード信号伝送線１３５ａ、ｂ上の電荷がＥＳＤ電流となってリード素子２１１に流れ込み、リード素子２１１に大きなダメージを与える。各ディスチャージ回路３１４ａ、ｂを同時にＯＮとすることで、ＥＳＤ電流がリード素子２１１を流れることなく、ディスチャージ回路３１４ａ、ｂを介して基準電位に流れる。
【００３４】
また、リード素子２１１へのＥＳＤ電流の流れ込みをより効果的に抑制するため、各ディスチャージ回路３１４ａ、ｂのトータルの抵抗値が同一であることが好ましい。さらに、その回路構成は対称であることが好ましい。つまり、ディスチャージ回路３１４ａ、ｂは同様の回路素子から形成され、かつ、それぞれに設定される可変抵抗値が同一であることが好ましい。これによって、リード信号伝送線１３５ａ、ｂ上の電荷がディスチャージ回路３１４ａ、ｂを介して対称的に基準電位に流れ込み、リード素子２１１へのＥＳＤ電流の流れ込みをより効果的に抑制することができる。
【００３５】
リード信号伝送線１３５ａ、ｂの除電が終了すると（Ｓ１６）、制御回路１５は、各ディスチャージ回路３１４ａ、ｂをＯＦＦとして、被測定系としてのリード素子２１１及びテスタ３１を基準電位から切り離す（Ｓ１７）。その後、テスタ３１内の測定系回路がＯＮされ、リード素子２１１の特性テストが開始される（Ｓ１８）。
【００３６】
続いて、ディスチャージ回路３１４ａ、ｂの回路構成の詳細について説明する。図５は、ディスチャージ回路３１４ａ、ｂの詳細を示す回路図である。ディスチャージ回路３１４ａ、ｂ（以下、ディスチャージ回路３１４と総称する）は、同一の回路構成を備えている。本形態のディスチャージ回路３１４は、光ＭＯＳトランジスタ４１１、ＭＯＳトランジスタ４１２及び抵抗素子４１３を備えている。図５の例においては、リード信号を伝送するテスタ内信号伝送線３１２ａ、ｂから基準電位に向かって、光ＭＯＳトランジスタ４１１、ＭＯＳトランジスタ４１２及び抵抗素子４１３の順に直列に接続されている。
【００３７】
光ＭＯＳトランジスタ４１１はスイッチとして機能し、リード信号伝送線１３５ａ、ｂと基準電位との間の接続及び切断を行う。光ＭＯＳトランジスタ４１１は、制御回路３１５からの制御信号ＣＴＬ１に従って、ＯＮ／ＯＦＦする。光ＭＯＳトランジスタは、光カプラと比較するとスイッチ速度の点で劣るが、ＯＦＦ抵抗が大きいため、ディスチャージ回路におけるスイッチとして優れている。
【００３８】
ＭＯＳトランジスタ４１２は、ディスチャージ回路３１４における可変抵抗成分として機能する。制御回路３１５は、ＭＯＳトランジスタ４１２に制御信号ＣＴＬ２を与え、制御信号ＣＴＬ２の電圧値を変化させることによって、そのＯＮ抵抗値を変化させる。ＭＯＳトランジスタ４１２のＯＮ抵抗値が変化すると、ディスチャージ処理におけるディスチャージ時定数が変化する。ＥＳＤにおいては大電流が流れる可能性があるため、製品、製造プロセスに従ってＭＯＳトランジスタ４１２のＯＮ抵抗値を適切な値に設定し、電荷移動の単位あたりのエネルギーを小さくすると共に、ディスチャージにかかる時間の短縮を図る。
【００３９】
抵抗素子４１３は、ＭＯＳトランジスタ４１２と共に電流制限のための抵抗成分として機能する。ディスチャージの時間は、ＭＯＳトランジスタ４１２のＯＮ抵抗値と抵抗素子４１３の抵抗値との和によって決定される。ＭＯＳトランジスタ４１２の抵抗値がなんらかの原因によって小さく設定された場合に、大電流が流れることを防止するため、ディスチャージ回路３１４は、この抵抗素子４１３を備えることが好ましい。なお、抵抗素子４１３に加えて、容量素子などの他のパッシブ素子を組み込んでもよい。
【００４０】
また、ディスチャージの時定数を調整する要求がなければ、ディスチャージ回路３１４から可変抵抗素子を省略することができる。正確なタイミング制御の点からは、伝送線のディスチャージを同時に行うためにディスチャージ回路を同時にＯＮすることが好ましいが、各ディスチャージ回路をＯＮ状態に設定し、伝送線と接続端子との接続を同時に行うことによって、伝送線のディスチャージを同時に行うことも可能である。
【００４１】
上述の態様において、ディスチャージ回路３１４は、テスタ３１内に実装されているが、ディスチャージ回路をＨＤＤの内部回路に実装することは、好ましい他の態様の一つである。特に、ＨＤＤの内部回路に実装することで、ＨＤＤ自体がディスチャージ処理をすることができ、リード信号のノイズとして現れる伝送線１３５上の電荷を除去し、より正確なリード信号の検出を行うことができる。
【００４２】
まず、ディスチャージ回路が実装されるＨＤＤ内部回路の全体構成について説明する。図６は、本実施の形態に係るＨＤＤ１の構成を模式的に示すブロック図である。ＨＤＤ１は、密閉されたエンクロージャ１０内に、メディア（記録媒体）の一例である磁気ディスク１１、ヘッド素子部１２、アーム電子回路（アームエレクトロニクス：ＡＥ）１３、スピンドル・モータ（ＳＰＭ）１４、ボイス・コイル・モータ（ＶＣＭ）１５、そしてアクチュエータ１６を備えている。
【００４３】
ＨＤＤ１は、エンクロージャ１０の外側に固定された回路基板２０を備えている。回路基板２０上には、リード・ライト・チャネル（Ｒ／Ｗチャネル）２１、モータ・ドライバ・ユニット２２、ハードディスク・コントローラ（ＨＤＣ）とマイクロコードに従って動作するＭＰＵの集積回路（以下、ＨＤＣ／ＭＰＵ）２３、及びメモリの一例であるＲＡＭ２４などの各ＩＣを備えている。尚、各回路構成は一つのＩＣに集積すること、あるいは、複数のＩＣに分けて実装することができる。
【００４４】
ＳＰＭ１４は、所定の速度で磁気ディスク１１を回転する。ＨＤＣ／ＭＰＵ２３からの制御データに従って、モータ・ドライバ・ユニット２２がＳＰＭ１４を駆動する。本例の磁気ディスク１１は、データを記録する記録面を両面に備え、各記録面に対応するヘッド素子部１２が設けられている。アクチュエータ１６はＶＣＭ１５に連結され、回転軸を中心に揺動することによって、ヘッド素子部１２を磁気ディスク１１上において半径方向に移動する。モータ・ドライバ・ユニット２２は、ＨＤＣ／ＭＰＵ２３からの制御データに従ってＶＣＭ１５を駆動する。
【００４５】
ＡＥ１３は、複数のヘッド素子部１２の中からデータ・アクセスが行われる１つのヘッド素子部１２を選択し、選択されたヘッド素子部１２により再生される再生信号を一定のゲインで増幅（プリアンプ）し、Ｒ／Ｗチャネル２１に送る。また、Ｒ／Ｗチャネル２１からの記録信号を選択されたヘッド素子部１２に送る。
【００４６】
外部ホスト５１からのライト・データは、ＨＤＣ／ＭＰＵ２３によって受信され、Ｒ／Ｗチャネル２１、ＡＥ１３を介して、ヘッド素子部１２によって磁気ディスク１１に書き込まれる。また、磁気ディスク１１に記憶されているリード・データはヘッド素子部１２によって読み出され、そのリード・データは、ＡＥ１３、Ｒ／Ｗチャネル２１を介して、ＨＤＣ／ＭＰＵ２３から外部ホスト５１に出力される。この他、ＨＤＣ／ＭＰＵ２３は、コマンド実行順序の管理、ヘッド素子部１２のポジショニング制御、インターフェース制御、ディフェクト管理などのデータ処理に関する必要な処理の他、ＨＤＤ１の全体制御を実行する。
【００４７】
図７は、ＨＤＤ１の内部回路におけるディスチャージ回路の実装例を示している。ディスチャージ回路３５１ａ、ｂは、それぞれＡＥ１３内に実装されている。具体的には、ＡＥ１３内のリード信号伝送線３５２ａ、ｂに、ディスチャージ回路３５１ａ、ｂはそれぞれ接続されている。リード信号伝送線３５２ａ、ｂは、それぞれ、コネクタを介して、トレース１１３のリード信号伝送線１３５ａ、ｂに接続され、リード素子２１１からのリード信号をプリアンプ３５３に伝送する。
【００４８】
本例において、ＨＤＣ／ＭＰＵ２３がディスチャージ回路３５１ａ、ｂの動作制御を実行する。上述のテスタ３１における制御回路と同様に、ＨＤＣ／ＭＰＵ２３はディスチャージ回路３５１ａ、ｂのＯＮ／ＯＦＦ制御の他、可変抵抗値の設定を行う。ディスチャージ回路３５１ａ、ｂは、図５を参照して説明した回路構成と同様のものとすることができる。ＨＤＣ／ＭＰＵ２３は、例えば、パワー・オン・リセットのタイミングにおいて、伝送線のディスチャージ処理を実行する。
【００４９】
具体的には、ＨＤＤ１がパワー・オンされると、ＨＤＣ／ＭＰＵ２３は、ディスチャージ回路３５１ａ、ｂの可変抵抗値を設定する。このとき、ＡＥ１３内の回路は、ディスチャージ回路３５１ａ、ｂ以外はＯＦＦ状態にセットされている。さらに、ＨＤＣ／ＭＰＵ２３は、ディスチャージ回路３５１ａ、ｂをＯＮにし、トレース１１３のリード信号伝送線１３５ａ、ｂを基準電位に接続する。これによってリード信号伝送線１３５ａ、ｂが除電されると、ＨＤＣ／ＭＰＵ２３はディスチャージ回路３５１ａ、ｂをＯＦＦし、リード信号伝送線１３５ａ、ｂ及びＡＥ１３内部回路を基準電位から切断する。その後、ＨＤＣ／ＭＰＵ２３はＡＥ１３をアクティベートし、通常の設定処理を行う。その後、ディスチャージ回路３５１ａ、ｂは、切断状態に維持される。
【００５０】
ＨＤＣ／ＭＰＵ２３は、ＨＧＡ１１０の製造段階と同様に、ディスチャージ回路３５１ａ、ｂを同時にＯＮとし、それによって、リード素子２１１に大きな電流が流れ込むことを効果的に防止する。ディスチャージ時定数の設定は、設計によって適切な値に設定される。ここで、ＨＤＤ１の内部回路としてのディスチャージ回路３５１ａ、ｂは、出荷後におけるディスチャージの他に、製造工程においてもディスチャージ処理を実行することができる。ＨＤＤ１への実装後は、製造工程よりもトレース１１３への帯電量は少ないことから、可変抵抗値は製造工程よりも小さくし、処理時間の短縮を図ることができる。
【００５１】
なお、上述の例において、ＨＤＣ／ＭＰＵ２３がディスチャージ回路３５１ａ、ｂを制御するが、ＡＥ１３内部に制御回路を実装し、ディスチャージ回路３５１ａ、ｂの制御を実行することも可能である。
【００５２】
以上、本発明を好ましい実施形態を例として説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。例えば、本発明は磁気ディスク装置に限らず、他のタイプのメディアを使用するデータ記憶装置、あるいは、複数の信号伝送線を備える伝送回路に本発明のディスチャージ回路を適用することができる。
【図面の簡単な説明】
【００５３】
【図１】本実施形態において、ヘッド・ジンバル・アセンブリの全体構成を示す斜視図である。
【図２】本実施形態において、サスペンション及びその上に固着されたトレースの断面構成を示す断面図である。
【図３】本実施形態において、ヘッド・ジンバル・アセンブリ及びディスチャージ回路を含むテスタの回路構成を示す図である。
【図４】本実施形態において、リード素子の特性テスト前における伝送線ディスチャージの方法を示すフローチャートである。
【図５】本実施形態において、伝送線ディスチャージ回路の詳細回路構成を示す回路図である。
【図６】本実施形態において、ハードディスク・ドライブの全体構成を示すブロック図である。
【図７】本実施形態において、ＨＤＤ内部回路に実装されたディスチャージ回路の回路構成を示す回路図である。
【符号の説明】
【００５４】
１  ハードディスク・ドライブ、１０  エンクロージャ、１１  磁気ディスク
１２  ヘッド素子部、１４  スピンドル・モータ、１５  ボイス・コイル・モータ
１６  アクチュエータ、２０  回路基板、２１  リード・ライト・チャネル
２２  モータ・ドライバ・ユニット、２３ハードディスク・コントローラ／ＭＰＵ
３１  テスタ、５１  ホスト、１１２  ヘッド、１１３  トレース
１１４  サスペンション、１１５  ロードビーム、１１６  ジンバル、１１７  タブ
１１９  舌片、１２０  マルチコネクタ部、１２１  スライダ
１３０  マウント・プレート、１３５ａ、ｂ  リード信号伝送線、１３６ａ、ｂ  絶縁層
２１１  リード素子、３１１ａ、ｂ  接続端子、３１２ａ、ｂ  テスタ内信号伝送線
３１３  プリアンプ、３１４ａ、ｂ  ディスチャージ回路、３１５  制御回路
３５１ａ、ｂ  ディスチャージ回路、３５２ａ、ｂ  リード信号伝送線
３５３  プリアンプ、４１１  光ＭＯＳトランジスタ
４１２  ＭＯＳトランジスタ、４１３  抵抗素子
【図１】
2006338765.tif 000003
【図２】
2006338765.tif 000004
【図３】
2006338765.tif 000005
【図４】
2006338765.tif 000006
【図５】
2006338765.tif 000007
【図６】
2006338765.tif 000008
【図７】
2006338765.tif 000009
【手続補正書】
【提出日】平成17年6月7日(2005.6.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
そのため、例えば特許文献１は、ヘッド・スタック・アセンブリ（ＨＳＡ）の組立工程で静電気放電（ＥＳＤ：Electro Static Discharge）が発生しても保護回路が有効に機能してヘッドの静電破壊が防止できるＨＳＡを提供するために、ヘッドの電極群とプリアンプ回路とを接続するトレースに、ヘッドの静電破壊を防止するための保護回路を実装することを開示している。特許文献１においては、プリアンプとヘッドとの間のトレースに保護回路を搭載して、配線に生じる電荷を逃がす。
【特許文献１】特開２０００−１９５０２３号公報