(57)【要約】【課題】  感光体の表面電位を正確に検出でき、尚かつ、画像形成装置全体としての部品点数を低減した画像形成装置を提供する。【解決手段】  画像形成装置と着脱可能なプロセスカートリッジ（３９）を搭載しており、そのプロセスカートリッジ（３９）は、レーザ出力より潜像を作る感光体（３０）と、帯電ローラと、感光体（３０）表面の潜像部にトナーを付着させる現像部（３１）と、感光体（３０）の残トナーをクリーニングするドラムクリーニング部（３４）と、感光体（３０）の表面電位検出回路部と、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣを昇圧する高圧生成部と、を一体化した基板（３２）と、を有して構成される。【選択図】  図３
2006162676.tif 000002
【特許請求の範囲】
【請求項１】
像担持体と、前記像担持体上に帯電領域を形成する帯電部と、前記像担持体にトナー像を形成する現像部と、前記像担持体のトナー像を除去するクリーニング部と、を有するプロセスカートリッジであって、
前記プロセスカートリッジは、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、前記像担持体の表面電位を検出する表面電位検出部と、が一体化された基板を有してなることを特徴とするプロセスカートリッジ。
【請求項２】
請求項１記載のプロセスカートリッジを搭載したタンデム型の画像形成装置であって、
前記プロセスカートリッジは、前記画像形成装置と、着脱可能であり、前記プロセスカートリッジは、像を形成する複数の画像形成手段毎に設けられてなることを特徴とする画像形成装置。
【請求項３】
帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、前記像担持体の表面電位を検出する表面電位検出部と、を制御する制御部を有してなる制御基板を、前記プロセスカートリッジの近傍に配置してなることを特徴とする請求項２記載の画像形成装置。
【請求項４】
前記制御部は、
前記表面電位検出部の電源電圧を、所定のタイミングで行う画像形成制御時にのみ供給するように制御することを特徴とする請求項３記載の画像形成装置。
【請求項５】
前記制御部は、黒画像を形成する像担持体以外の他の色画像を形成する像担持体において表面電位検出エラーが検出されたと判断した場合に、前記黒画像のみでの印刷を可能とするように制御することを特徴とする請求項３または４記載の画像形成装置。
【請求項６】
像担持体と、前記像担持体上に帯電領域を形成する帯電部と、前記像担持体にトナー像を形成する現像部と、前記像担持体のトナー像を除去するクリーニング部と、を有するプロセスカートリッジと着脱可能に構成された画像形成装置における制御方法であって、
前記プロセスカートリッジは、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、前記像担持体の表面電位を検出する表面電位検出部と、が一体化された基板を有してなり、
前記画像形成装置は、
帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、前記像担持体の表面電位を検出する表面電位検出部と、を制御する制御部を有してなる制御基板を、前記プロセスカートリッジの近傍に配置してなり、
前記制御部は、
前記表面電位検出部の電源電圧を、所定のタイミングで行う画像形成制御時にのみ供給するように制御することを特徴とする制御方法。
【請求項７】
前記制御部は、黒画像を形成する像担持体以外の他の色画像を形成する像担持体において表面電位検出エラーが検出されたと判断した場合に、前記黒画像のみでの印刷を可能とするように制御することを特徴とする請求項６記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複写機、プリンタ、ファクシミリ、複合機等の画像形成装置に関し、特に、画像形成装置本体に着脱可能なプロセスカートリッジ、そのプロセスカートリッジを搭載する画像形成装置及び画像形成装置における制御方法に関するものである。
【背景技術】
【０００２】
電子写真方式の画像形成装置は、感光体の表面を帯電チャ−ジャ、その他の帯電手段で帯電し、該帯電した感光体の表面に画像光を投射し、静電潜像を形成し、該形成した静電潜像をトナ−で顕像化することになる。
【０００３】
このように、感光体上への帯電が画像形成処理の出発点であり、感光体表面の帯電電位が変動すると良好な画像を得ることができなくなる。このため、表面電位検出手段が備えられ、表面電位検出手段の検出電位が設定値となるように帯電手段を制御、および／又は、表面電位に対応して露光強度あるいは現像バイアスを制御することが従来から行なわれている。
【０００４】
従来、安価な表面電位検出回路（以下、電位センサ）で感光体の表面電位を検出する際、電位センサの距離依存性に依る出力誤差を無くすために、感光体の接地をフロ−ト状態にし、現像スリ−ブに印加する直流現像バイアスを所定の数種の電位に調整し感光体に印加し、そのときの電位センサ出力により直線近似式を求め、その定数により電位センサの校正を行っていた。しかしながら、従来の現像スリ−ブに印加する直流バイアス電源（現像バイアス電源）を用いる場合には、直流バイアス電源の出力電圧レベルは、１ｋＨＺ〜２ｋＨＺのＰＷＭ信号のＰＷＭデュ−ティ調整により調整されることになる。しかし、上記の構成の場合には、ＰＷＭ信号のＰＷＭデュ−ティと直流バイアス電源出力電圧レベルとの関係が必ずしもリニアとはならない。加えて、現像バイアス電源の出力電圧範囲が狭いので、広領域に渡る直線近似式を求めるための数種レベルの電圧を感光体に印加することができず、求める直線近似式の精度が低下することになる。また、個々の直流バイアス電源のバラツキにより、ＰＷＭ信号のＰＷＭデュ−ティを同じくしても同様な出力レベルを得られないことになる。また、マイクロコンピュ−タによるＰＷＭ制御方式もあるが、各出力に対して出力電圧検出及び出力電流検出のフィ−ドバックの信号をマイクロコンピュ−タに与えなければ成らず（ＡＣ＋ＤＣの電源の場合はそれぞれに）、直流及び交流バイアス電源の多いカラ−複写機（プリンタ）の場合には、その制御が煩雑になったり、バイアス電源専用のマイクロコンピュ−タを備えたりするなど、性能あるいはコストに問題がある。
【０００５】
このようなことから、本発明より先に出願された技術文献として、感光体（９）、これを帯電する帯電手段（１２）、感光体（９）の帯電面の電位を検出する表面電位検出手段（１３）、感光体（９）の帯電面に画像露光を付与して静電潜像を形成する露光手段（１）、感光体（９）の静電潜像を顕像化する現像手段（１４〜１７）、該現像手段（１４〜１７）に現像バイアス電圧を与えるための第１直流電源回路（７４）、感光体（９）上の顕像が転写される転写媒体（１９）、この転写媒体（１９）と感光体（９）の間に顕像転写バイアス電圧を与えるための第２直流電源回路（７５）、および、転写媒体（１９）の顕像を転写紙に転写する転写手段（２３）、を備える画像形成装置において、表面電位検出手段（１３）の校正のために第１直流電源回路（７４）と第２直流電源回路（７５）の発生電圧を感光体（９）に切換え供給する切換手段（７６−２、７７−２、７８−２）を備え、感光体（９）の表面電位を検出する電位センサの校正精度を向上させるものがある。なお、表面電位検出手段（１３）は、電位プローブと、電位検出回路基板と、で構成されており、この構成においては、電位プローブにて感光体の表面電位を検出し、該検出された電位を電位検出回路基板にて制御可能な電圧レベルに降圧し、制御部にて記憶、演算などの処理を行い、画像を形成する際のプロセスコントロールを行っている（例えば、特許文献１参照）。
【特許文献１】特開平８−３０５０９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１のようなＡＣ＋ＤＣ帯電方式においては、帯電バイアスがＡＣ成分を持っていること、感光体の表面電位検出プローブから感光体の表面電位検出回路基板までのハーネスが感光体近傍を配廻り、ハーネスが長くなることから、感光体に印加された帯電バイアスのＡＣ周波数成分が電位センサの音叉駆動周波数の整数倍の場合、感光体の表面電位検出電圧にリップルが乗り、感光体の表面電位を正確に検出できない場合がある。
【０００７】
また、レーザ出力より潜像を作る感光体と、感光体と帯電ローラによる帯電方式と、感光体の潜像部にトナーを付着させる現像部と、感光体の残トナーをクリーニングするドラムクリーニング部と、を備えたプロセスカートリッジ装置の外部において、感光体の表面電位検出回路基板と、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧している高圧生成部と、を、専用に用いていることから、画像形成装置全体における部品点数が増加したり、レイアウトが複雑化したり、高圧漏電流が増加したりすることになる。
【０００８】
また、感光体の表面電位は、画像形成装置における所定の画像形成のプロセスコントロール時間のみ検出するため、感光体の表面電位検出回路基板に電源を常時供給することは、画像形成装置全体における消費電力の増加になる。
【０００９】
また、ブラック（Ｋ）、マゼンダ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）の４色の作像をタンデム式に行うカラー画像形成装置は、一般的に、画像形成装置における所定のプロセスコントロール時間に１色でも感光体の表面電位検出部において何らかのエラーを検知した場合、画像形成装置全体のシステムを遮断する構成となっている。このため、ブラック以外のエラーを検知した場合でも、ブラックモードを使用することができないことになる。
【００１０】
また、タンデム方式のカラー画像形成装置は、帯電バイアスＡＣ＋ＤＣと、現像バイアスＤＣと、の高圧生成部と、感光体の表面電位検出部が４色必要となるため、これらを制御する画像形成装置側の制御部の負荷が増加することになる。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、像担持体の表面電位を正確に検出でき、尚かつ、画像形成装置全体としての部品点数を低減したプロセスカートリッジ、そのプロセスカートリッジを搭載する画像形成装置及び画像形成装置における制御方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
かかる目的を達成するために、本発明は以下の特徴を有することとする。
【００１３】
本発明にかかるプロセスカートリッジは、像担持体と、像担持体上に帯電領域を形成する帯電部と、像担持体にトナー像を形成する現像部と、像担持体のトナー像を除去するクリーニング部と、を有するプロセスカートリッジであって、プロセスカートリッジは、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、像担持体の表面電位を検出する表面電位検出部と、が一体化された基板を有してなることを特徴とするものである。
【００１４】
また、本発明にかかる画像形成装置は、上記記載のプロセスカートリッジを搭載したタンデム型の画像形成装置であって、プロセスカートリッジは、画像形成装置と、着脱可能であり、プロセスカートリッジは、像を形成する複数の画像形成手段毎に設けられてなることを特徴とするものである。
【００１５】
また、本発明にかかる画像形成装置は、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、像担持体の表面電位を検出する表面電位検出部と、を制御する制御部を有してなる制御基板を、プロセスカートリッジの近傍に配置してなることを特徴とするものである。
【００１６】
また、本発明にかかる画像形成装置において、制御部は、表面電位検出部の電源電圧を、所定のタイミングで行う画像形成制御時にのみ供給するように制御することを特徴とするものである。
【００１７】
また、本発明にかかる画像形成装置において、制御部は、黒画像を形成する像担持体以外の他の色画像を形成する像担持体において表面電位検出エラーが検出されたと判断した場合に、黒画像のみでの印刷を可能とするように制御することを特徴とするものである。
【００１８】
また、本発明にかかる画像形成装置における制御方法は、像担持体と、像担持体上に帯電領域を形成する帯電部と、像担持体にトナー像を形成する現像部と、像担持体のトナー像を除去するクリーニング部と、を有するプロセスカートリッジと着脱可能に構成された画像形成装置における制御方法であって、プロセスカートリッジは、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、像担持体の表面電位を検出する表面電位検出部と、が一体化された基板を有してなり、画像形成装置は、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、像担持体の表面電位を検出する表面電位検出部と、を制御する制御部を有してなる制御基板を、プロセスカートリッジの近傍に配置してなり、制御部は、表面電位検出部の電源電圧を、所定のタイミングで行う画像形成制御時にのみ供給するように制御することを特徴とするものである。
【００１９】
また、本発明にかかる制御方法は、制御部は、黒画像を形成する像担持体以外の他の色画像を形成する像担持体において表面電位検出エラーが検出されたと判断した場合に、黒画像のみでの印刷を可能とするように制御することを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、プロセスカートリッジが、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、像担持体の表面電位を検出する表面電位検出部と、が一体化された基板を有してなることで、像担持体の表面電位を正確に検出でき、尚かつ、画像形成装置全体としての部品点数を低減することが可能となる。
【発明を実施するための最良の形態】
【００２１】
まず、図２を参照しながら、本実施形態における画像形成装置について説明する。
【００２２】
本実施形態における画像形成装置は、画像形成装置と着脱可能なプロセスカートリッジを搭載しており、そのプロセスカートリッジは、レーザ出力より潜像を作る感光体（３）と、帯電ローラ（１９）と、感光体（３）表面の潜像部にトナーを付着させる現像部（５）と、感光体（３）の残トナーをクリーニングするドラムクリーニング部（１４）と、感光体（３）の表面電位検出回路部（１７）と、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣを昇圧する高圧生成部（１５、１６）と、を一体化した基板（１８）と、を有し、画像形成装置は、表面電位検出回路部（１７）と、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣを昇圧する高圧生成部（１５、１６）と、を制御する専用の制御部を設け、感光体（３）の表面電位検出の正確化、画像形成装置全体の部品点数の低減、レイアウトの最適化、高圧漏電流の低減、消費電力の低減、画像形成装置側の制御部の負荷低減、利用者の使用効率ＵＰを図ることとする。以下、添付図面を参照しながら、本実施形態における画像形成装置について説明する。
【００２３】
まず、図１を参照しながら、本実施形態における画像形成装置について説明する。なお、図１は、本実施形態の画像形成装置の一例となるタンデム式の画像形成装置の全体構成を示したものである。
【００２４】
本実施形態における画像形成装置は、図１に示すように、Ｙ（イエロ）、Ｃ（シアン）、Ｍ（マゼンダ）、Ｋ（ブラック）の４色の画像を形成するタンデム方式の画像形成装置である。
【００２５】
本実施形態における画像形成装置は、露光された原稿からの反射光を光電変換し、信号処理を行うスキャナー部（１）と、レーザにより照射されたレーザ光を、感光体（３）上に投影する書き込み部（２）と、書き込み部（２）のレーザ出力のＰＭ、ＰＷＭ変調により潜像を形成する感光体（３）と、を有している。
【００２６】
また、感光体（３）の表面を一様に帯電させる帯電部（４）と、潜像が形成された感光体（３）にトナーを付着させる現像部（５）と、感光体（３）上に付着させたトナー像を転写紙に転写する転写部（中間転写ベルト）（６）と、を有する。
【００２７】
また、給紙トレイを本体部（７）（片面機）と、給紙バンク（８）と、に備え、また、手差し給紙台（９）を本体部（７）に備える。
【００２８】
また、搬送部（１０）から送られてきた用紙に温度と圧力を加えて、トナーを用紙上に融着させるベルト定着ユニット（１１）と、定着ローラ（１２）と、加圧ローラ（１３）と、を有する。
【００２９】
次に、図２を参照しながら、本実施形態の画像形成装置に搭載されるプロセスカートリッジについて説明する。
【００３０】
本実施形態におけるプロセスカートリッジは、図２に示すように、レーザ出力より潜像を作る感光体（３）と、感光体（３）表面の潜像部にトナーを付着させる現像部（５）と、感光体（３）の表面に残ったトナーをクリーニングするドラムクリーニング部（１４）と、を有して構成される。
【００３１】
なお、本実施形態におけるプロセスカートリッジは、帯電バイアスＡＣ＋ＤＣを昇圧する帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）と、現像バイアスＤＣを昇圧する現像ＤＣバイアス高圧生成部（１６）と、感光体（３）の表面電位を検出する感光体表面電位検出部（１７）と、を一体化した基板（１８）を搭載して構成される。
【００３２】
帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）は、帯電ローラ（１９）と高圧ハーネス（２２）を介して接続されており、現像ＤＣバイアス高圧生成部（１６）は、現像部（５）の現像ローラ（２０）と高圧ハーネス（２２）を介して接続されており、感光体表面電位検出部（１７）は、感光体（３）近傍の感光体表面電位プローブ（２１）と、高圧ハーネス（２２）を介して接続されており、それぞれが最短の高圧ハーネス（２２）を介して接続されている。
【００３３】
従来の画像形成装置は、感光体（３）の表面電位を検出する方法として、感光体表面電位プローブ（２１）を感光体（３）近傍に設置し、表面電位検出回路基板を介して、感光体（３）の表面電位を検出している。
【００３４】
表面電位検出回路基板は、レーザ出力より潜像を形成する感光体（３）と、感光体（３）表面の潜像部にトナーを付着させる現像部（５）と、感光体（３）の表面に残ったトナーをクリーニングするドラムクリーニング部（１４）と、を備えたプロセスカートリッジ装置の外部にレイアウトされているため、感光体表面電位プローブ（２１）と表面電位検出回路基板と、の間は必要以上に長い高圧ハーネスで構成されている。一方、帯電バイアスには、ＡＣ周波数成分があり、表面電位検出回路基板においては、音叉駆動周波数がある。このため、感光体表面電位プローブ（２１）と、表面電位検出回路基板と、の間が必要以上に長い高圧ハーネスで構成されていると、帯電バイアスのＡＣ周波数成分が、表面電位検出回路基板における音叉駆動周波数の整数倍で使用している場合は、高圧ハーネスを介して低周波のリップルが乗ってしまい、感光体（３）の表面電位を正確に検出することができなくなる。また、レーザ出力より潜像を作る感光体（３）と、感光体（３）表面の潜像部にトナーを付着させる現像部（５）と、感光体（３）の残トナーをクリーニングするドラムクリーニング部（１４）と、を備えたプロセスカートリッジの外部に帯電バイアスＡＣ＋ＤＣと、現像バイアスＤＣと、を昇圧している高圧生成部「帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）、現像ＤＣバイアス高圧生成部（１６）」をレイアウトしているため、各高圧ハーネスは必要以上に長くなり、各高圧出力の漏電流が大きくなる。また、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）、現像ＤＣバイアス高圧生成部（１６）、感光体表面電位検出部（１７）と、の３つの基板で構成されている為、画像形成装置全体での部品点数が非常に多くなっている。
【００３５】
しかしながら、本実施形態におけるプロセスカートリッジは、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）と、現像ＤＣバイアス高圧生成部（１６）と、感光体表面電位検出部（１７）と、が一体化した基板（１８）を、帯電ローラ（１９）、現像部（５）の現像ローラ（１９）、感光体表面電位プローブ（２１）近傍にレイアウトすることにより、各高圧ハーネス（２２）の線を最短にすることが可能となり、各高圧出力の漏電流、感光体（３）の表面電位のリップルを減少させることが可能となる。
【００３６】
このため、帯電バイアスＡＣ＋ＤＣを昇圧している帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）、現像バイアスＤＣを昇圧している現像ＤＣバイアス高圧生成部（１６）上での各高圧出力電圧に対する、帯電ローラ（１９）上、現像部（５）の現像ローラ（１９）上での各高圧出力電圧降下が減少することになる。また、感光体（３）の表面電位を正確に検出することが可能となる。
【００３７】
更に、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）と、現像ＤＣバイアス高圧生成部（１６）と、感光体表面電位検出部（１７）と、を１枚の基板（１８）にて構成できることから、画像形成装置全体の部品点数を低減することが可能となる。
【００３８】
このように、本実施形態における画像形成装置に搭載されるプロセスカートリッジは、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧する高圧生成部と、像担持体の表面電位を検出する表面電位検出部と、が一体化された基板を有してなることで、感光体の表面電位を正確に検出でき、尚かつ、画像形成装置全体としての部品点数を低減することが可能となる。また、高圧漏電流を低減することが可能となる。
【００３９】
次に、図３を参照しながら、図１に示す画像形成装置の画像形成部について説明する。なお、図３には、ブラック（Ｋ）、マゼンダ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）の４色の作像をタンデムに行うカラー画像形成装置を示す。
【００４０】
図３に示すように、本実施形態における画像形成装置は、感光体（３０）と、感光体（３０）にトナーを現像する現像ユニット（３１）と、感光体（３０）上に残った未転写トナーをクリーニングする感光体クリーニングユニット（３４）と、を有し、現像ユニット（３１）によって感光体（３０）上に形成されたトナー像を、中間転写ベルト（３５）上に１次転写ローラ（３３）により順次１次転写を行うことにより、カラー画像を形成するタンデム方式である。なお、転写ベルト（３５）上には、２次転写ローラ（３６）と、２次転写対抗ローラ（３７）と、を有し、中間転写ベルト（３５）上に形成されたトナー像を紙に転写する２次転写機構である。また、中間転写ベルト（３５）上に残った未転写トナーをクリーニングする中間転写ベルトクリーニングユニット（３８）を有する。
【００４１】
１次転写のプロセス方式は、−極性のトナー像と反極性である＋極性のバイアスを１次転写ローラ（３３）に印加することにより、感光体（３０）上に形成されたトナー像を中間転写ベルト（３５）の内側から引き寄せ、中間ベルト（３５）上に転写する方式である。
【００４２】
２次転写機構のプロセス方式は、２次転写ローラ（３６）と、２次転写対抗ローラ（３７）と、中間転写ベルト（３５）と、を用いた押し出しバイアス方式である。中間転写ベルト上に転写された−極性のトナー像を、トナーと同極性である−極性のバイアスを２次転写ローラに印加することにより、中間転写ベルトの内側からトナーを押し出して紙転写する方式である。
【００４３】
本実施形態におけるカラー画像形成装置は、図３に示すように、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）と、現像ＤＣバイアス高圧生成部（１６）と、感光体表面電位検出部（１７）と、を１枚に集約した基板（３２）を、ブラック（Ｋ）、マゼンダ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）の各画像形成ユニットで各１枚ずつレイアウトすることになる。
【００４４】
なお、本実施形態におけるプロセスカートリッジ（３９）は、感光体（３０）と、現像ユニット（３１）と、感光体クリーニングユニット（３４）と、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５），現像ＤＣバイアス高圧生成部（１６），感光体表面電位検出部（１７）を１枚に集約した基板（３２）と、を各色毎に一体化したプロセスカートリッジである。
【００４５】
本実施形態におけるタンデム式のカラー画像形成装置は、上述したプロセスカートリッジを搭載することで、各色毎のプロセスカートリッジを共通で使用できることになり、プロセスカートリッジの組立性の向上を図ることが可能となると共に、コストダウンを図ることが可能となる。
【００４６】
次に、図４を参照しながら、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧している高圧生成部と、感光体の表面電位を検出している感光体表面電位検出部と、を制御するための制御部の構成について説明する。なお、図４は、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧している高圧生成部と、感光体の表面電位を検出している感光体表面電位検出部と、を制御するための制御部を持つ制御基板をレイアウトした画像形成装置の構成を示す図である。
【００４７】
図４に示す制御基板は、各プロセスカートリッジ（３９）にレイアウトされた帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）、現像ＤＣバイアス高圧生成部（１６）、感光体表面電位検出部（１７）、を１枚に集約した基板（３２）と、画像形成装置側の制御部と、のインタフェースを持つことになる。その詳細図を図５に示す。なお、図５は、画像形成装置本体側の制御部（５１）と、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）、現像ＤＣバイアス高圧生成部（１６）、感光体表面電位検出部（１７）を１枚に集約した基板（３２）と、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣを昇圧している高圧生成部と感光体の表面電位を検出している感光体表面電位検出部とを制御するための制御部（５２）と、の関係を示している。
【００４８】
画像形成装置本体側の制御部（５１）と、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧している高圧生成部と感光体の表面電位を検出している感光体表面電位検出部とを制御するための制御部（５２）と、は、図５に示すように、プログラムやデータを格納するＲＯＭと、ＲＯＭに格納されたプログラムやデータに従って演算機能等を実行するＣＰＵと、ＣＰＵのワークエリアとして使用されるＲＡＭと、を少なくとも有して構成される制御部である。
【００４９】
また、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）と、現像ＤＣバイアス高圧生成部（１６）と、感光体表面電位検出部（１７）と、を１枚に集約した基板（３２）は、ブラック（Ｋ）、マゼンダ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）の４色にて構成されている。
【００５０】
感光体表面電位検出部（１７）は、ＤＣ−ＤＣコンバータと、絶縁トランスと、分圧バッファと、高圧発生回路と、ドロッパ制御回路と、同期検波回路と、積分回路と、交流増幅回路と、を有して構成される。
【００５１】
帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）は、帯電ＡＣドライブ回路と、帯電ＤＣドライブ回路と、帯電ＡＣ駆動トランスと、帯電ＤＣ駆動トランスと、帯電ＤＣ出力電圧検出と、帯電Ｐｋ−Ｐｋ検出と、帯電ＡＣ出力電流検出と、を有して構成される。
【００５２】
現像ＤＣ高圧生成部（１６）は、現像ＤＣドライブ回路と、現像ＤＣ駆動トランスと、現像ＤＣ出力電圧検出と、を有して構成される。
【００５３】
図５に示すように、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）は、帯電ローラと接続するインタフェースを有し、現像ＤＣバイアス高圧生成部（１６）は、現像ローラと接続するインタフェースを有し、感光体表面電位検出部（１７）は、感光体表面電位プローブと接続するインタフェースを有して構成される。
【００５４】
感光体の表面電位は、感光体表面電位プローブ、感光体表面電位検出部（１７）を介し、０〜５Ｖのアナログ電圧として、制御部（５２）に帰還することになる。
【００５５】
なお、感光体の表面電位と、その感光体の表面電位を感光体表面電位検出部（１７）を介して０〜５Ｖのアナログ電圧に変換された電圧と、の関係を図６に示す。図６に示すように、アナログ電圧は、感光体の表面電位の絶対量に比例した直線性なものとなる。
【００５６】
帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）と現像ＤＣバイアス高圧生成部（１６）とは、制御部（５２）からのＰＷＭ信号を直接ドライブし、高圧出力を生成することになる。
【００５７】
なお、ＰＷＭ信号のＤＵＴＹと高圧出力との関係を図７に示す。図７に示すように、高圧出力はＰＷＭ信号のＤＵＴＹに比例した直線性なものとなる。
【００５８】
帯電ＡＣ、帯電ＤＣ、現像ＤＣ、はそれぞれＰＷＭ信号を独立に受け、帯電ＤＣに関しては出力電圧、帯電ＡＣに関してはＰｋ−Ｐｋ電圧と出力電流、現像ＤＣに関しては出力電圧を０〜５Ｖに変換したアナログ電圧を制御部（５２）に帰還することになる。
【００５９】
なお、出力電圧、電流と帰還電圧０〜５Ｖと、の関係を図８に示す。図８に示すように、帰還電圧０〜５Ｖは、高圧出力電圧、電流に比例した直線性なものとなる。
【００６０】
帯電ＤＣの出力電圧、帯電ＡＣのＰｋ−Ｐｋ電圧、現像ＤＣの出力電圧は、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧している高圧生成部と感光体の表面電位を検出している感光体表面電位検出部とを制御するための制御部（５２）で帰還されたアナログ電圧を検出しながら、目標の出力電圧となる様にＰＷＭのＤＵＴＹを可変することになる。
【００６１】
図５に示すような構成を構築することで、帯電バイアスＡＣ＋ＤＣ、現像バイアスＤＣ、感光体の表面電位検出の制御で必要なＰＷＭが計１２本、ＡＤが計２０本の全てを制御部（５２）で制御することが可能となる。
【００６２】
一方、制御部（５２）と、画像形成装置本体側の制御部（５１）と、はＵＡＲＴを介してシリアルにつながっている構成とする。
【００６３】
図５に示すような構成を構築することで、画像形成装置本体側の制御部（５１）と、プロセスカートリッジ側の制御部（５２）と、をシリアル通信のみのインタフェースの構成にすることが可能となり、画像形成装置本体の制御部（５１）とのハーネス、ドロアコネクタの低減、画像形成装置本体側の制御部の負荷を低減することが可能となる。
【００６４】
次に、図９を参照しながら、制御部（５２）の構成について説明する。なお、図９は、制御部（５２）に、所定のタイミングにて行われるプロセスコントロール時のＯＦＦ／ＯＮポートを設け、該設けたＯＦＦ／ＯＮポートからの信号のレベルにより、感光体表面電位検出部に対し電源Ｖｃｃを供給する構成を示している。なお、図９に示すように、プロセスコントロール時のＯＦＦ／ＯＮポートからの信号をＰｒ信号とする。
【００６５】
図９に示す制御部（５２）は、プロセスコントロールＯＮ時に、Ｐｒ信号をＬｏｗレベルとし、プロセスコントロールＯＦＦ時に、Ｐｒ信号をＨｉｇｈレベルとする。感光体表面電位検出部に、Ｐｒ信号がＬｏｗレベルである時、電源Ｖｃｃが供給され、Ｐｒ信号がＨｉｇｈレベルである時、電源Ｖｃｃが供給されないことになる。これにより、プロセスコントロールＯＮ時のみ、感光体表面電位検出部（１７）に電源Ｖｃｃが供給されることになる。
【００６６】
従来、感光体の表面電位検出タイミングは、画像形成装置の所定のタイミングにて行われるプロセスコントロール時のみである。しかしながら、感光体表面電位検出部には常時電源Ｖｃｃが供給されており、画像形成装置全体の消費電力の増加となっている。図９に示す構成にすることで、プロセスコントロール時のみ感光体表面電位検出部に対し電源Ｖｃｃを供給することになり、画像形成装置全体の消費電力を低減することが可能となる。
【００６７】
次に、図１０を参照しながら、ブラック以外の感光体の表面電位検出部においてエラーが検出された場合に、ブラックモードのみコピア可能とする処理動作について説明する。
【００６８】
まず、制御部（５２）は、プロセスコントロールを開始し（ステップＳ１）、プロセスコントロールを開始してからＴ２Ｓ（秒）後で、感光体の表面電位Ｖが、Ｖ１≦Ｖ≦Ｖ２を満たすか否かを判定する（ステップＳ２）。なお、Ｖ１、Ｖ２は、感光体の表面電位が仕様範囲内にあるかを判定するための電位であり、任意に設定することが可能である。
【００６９】
制御部（５２）は、感光体の表面電位Ｖが、Ｖ１≦Ｖ≦Ｖ２を満たすと判定した場合は（ステップＳ２／Ｙｅｓ）、再び、ステップＳ２の判定を行うことになる。そして、制御部（５２）は、感光体の表面電位Ｖが、Ｖ１≦Ｖ≦Ｖ２を満たさないと判定した場合は（ステップＳ２／Ｎｏ）、表面電位検出エラーと判断し、その表面電位検出エラーと判断した感光体がブラック（Ｋ）の感光体か否かを判定することになる（ステップＳ３）。
【００７０】
制御部（５２）は、表面電位検出エラーと判定した感光体がブラック（Ｋ）であると判定した場合は（ステップＳ３／Ｙｅｓ）、画像形成装置の制御を停止することになり（ステップＳ４）、表面電位検出エラーと判定した感光体がブラック（Ｋ）でないと判定した場合は（ステップＳ３／Ｎｏ）、プロセスコントロールを終了することになる（ステップＳ５）。
【００７１】
このように、ブラック（Ｋ）、マゼンダ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）の４色の作像をタンデムで行うカラー画像形成装置は、所定のタイミングにて行われるプロセスコントロール時に、感光体の表面電位を表面電位プローブ、感光体表面電位検出部を介して、制御部（５２）において、感光体の表面電位が仕様範囲内にあるかを検出することになる。
【００７２】
上記判定により、制御部（５２）において仕様範囲外と検出された場合には、ブラック（Ｋ）、マゼンダ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）の４色のどの感光体の表面電位が仕様範囲外であるかを検出することになる。
【００７３】
そして、仕様範囲外を検出した色が、ブラック（Ｋ）の場合は、画像形成装置全体の動作を停止し、ブラック（Ｋ）以外の場合には、プロセスコントロールを終了し、ブラックモードのみコピア可能に制御することになる。但し、どの色の感光体の表面電位が仕様範囲外であるかは、画像形成装置に搭載される操作部上に表示させることとする。
【００７４】
これにより、感光体の表面電位検出にてブラック（Ｋ）以外においてエラー検出がされた場合にも、利用者がブラックモードでコピーを行うことが可能となる。
【００７５】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
【産業上の利用可能性】
【００７６】
本発明にかかるプロセスカートリッジ及びそのプロセスカートリッジを搭載する画像形成装置は、複写機、プリンタ、ファクシミリ、複合機等の画像形成装置に適用可能である。
【図面の簡単な説明】
【００７７】
【図１】本実施形態における画像形成装置の構成を示す図である。
【図２】本実施形態におけるプロセスカートリッジの構成を示す図である。
【図３】本実施形態における画像形成装置の画像形成部を示す図である。
【図４】本実施形態における画像形成装置の画像形成部を示す第２の図であり、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣとを昇圧している高圧生成部と、感光体の表面電位を検出している感光体表面電位検出部と、を制御するための制御部を有する制御基板を搭載した図である。
【図５】画像形成装置本体側の制御部（５１）と、帯電ＡＣ＋ＤＣバイアス高圧生成部（１５）、現像ＤＣバイアス高圧生成部（１６）、感光体表面電位検出部（１７）を１枚に集約した基板（３２）と、帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣを昇圧している高圧生成部と感光体の表面電位を検出している感光体表面電位検出部とを制御するための制御部（５２）と、の関係を示す図である。
【図６】感光体の表面電位と、その感光体の表面電位を感光体表面電位検出部（１７）を介して０〜５Ｖのアナログ電圧に変換された電圧と、の関係を示す図である。
【図７】ＰＷＭ信号のＤＵＴＹと高圧出力との関係を示す図である。
【図８】出力電圧、電流と帰還電圧０〜５Ｖと、の関係を示す図である。
【図９】帯電バイアスＡＣ＋ＤＣと現像バイアスＤＣを昇圧している高圧生成部と感光体の表面電位を検出している感光体表面電位検出部とを制御するための制御部（５２）の構成を示す図である。
【図１０】ブラック以外の感光体の表面電位検出部においてエラーが検出された場合に、ブラックモードのみコピア可能とする処理動作を示すフロチャートである。
【符号の説明】
【００７８】
３    感光体
５    現像部
１４    ドラムクリーニング部
１５    帯電ＡＣ＋ＤＣバイアス高圧生成部
１６    現像ＤＣバイアス高圧生成部
１７    感光体表面電位検出部
１８    帯電ＡＣ＋ＤＣバイアス高圧生成部と現像ＤＣバイアス高圧生成部と感光体表面電位検出部とを一体化した基板
１９    帯電ローラ
２０    現像ローラ
２１    感光体表面電位プローブ
２２    高圧ハーネス
３０    感光体
３１    現像ユニット
３２    基板
３３    １次転写ローラ
３４    感光体クリーニングユニット
３５    中間転写ベルト
３６    ２次転写ローラ
３７    ２次転写対抗ローラ
３８    中間転写ベルトクリーニングユニット
３９    プロセスカートリッジ
【図１】
2006162676.tif 000003
【図２】
2006162676.tif 000004
【図３】
2006162676.tif 000005
【図４】
2006162676.tif 000006
【図５】
2006162676.tif 000007
【図６】
2006162676.tif 000008
【図７】
2006162676.tif 000009
【図８】
2006162676.tif 000010
【図９】
2006162676.tif 000011
【図１０】
2006162676.tif 000012