(57)【要約】【課題】可変利得増幅回路の利得の温度依存性を広範囲に渡って補償する。【解決手段】制御電圧補正回路１に入力された利得制御用の入力制御電圧ＶINは、抵抗Ｒｘにより入力制御電圧ＶINに対応する入力制御電流ＩINに変換され、この入力制御電流ＩINが制御電流補正回路２に入力される。制御電流補正回路２は、絶対温度Ｔに略比例する係数を入力制御電流ＩINに乗じた値の制御電流ＩOUTを生成して出力することで、入力制御電流ＩINを補正する。制御電流補正回路２による補正後の制御電流ＩOUTは、演算増幅器ＯＰ及び抵抗Ｒｙにより制御電流ＩOUTに対応する制御電圧ＶOUTに変換され、この制御電圧ＶOUTが制御電圧補正回路１から出力される。これによって、制御電圧ＶOUTの入力制御電圧ＶINに対する傾きを、絶対温度Ｔに応じて変化させることができる。【選択図】図４
2006229875.tif 000002
【特許請求の範囲】
【請求項１】
ベースに入力された信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタに各エミッタが共通接続されるとともに各ベース間に制御電圧が印加される利得制御用トランジスタ対と、を含み、前記増幅用トランジスタのベースと前記利得制御用トランジスタ対の一方のコレクタとの間における信号の利得が前記制御電圧に応じて変化する可変利得増幅回路にて用いられる制御回路であって、
利得制御用の入力制御電圧を補正した制御電圧を生成して出力する制御電圧補正回路を備え、
前記制御電圧補正回路は、出力する制御電圧の前記入力制御電圧に対する傾きが絶対温度に応じて変化するように、該入力制御電圧を補正し、
前記制御電圧補正回路による補正後の制御電圧を前記利得制御用トランジスタ対の各ベース間に印加することで利得を制御することを特徴とする可変利得増幅回路の制御回路。
【請求項２】
請求項１に記載の可変利得増幅回路の制御回路であって、
前記制御電圧補正回路は、出力する制御電圧の前記入力制御電圧に対する傾きが絶対温度の増大とともに増大するように、該入力制御電圧を補正することを特徴とする可変利得増幅回路の制御回路。
【請求項３】
請求項１または２に記載の可変利得増幅回路の制御回路であって、
前記制御電圧補正回路は、絶対温度に略比例する係数を前記入力制御電圧に乗じた値の制御電圧を生成して出力することで、該入力制御電圧を補正することを特徴とする可変利得増幅回路の制御回路。
【請求項４】
請求項３に記載の可変利得増幅回路の制御回路であって、
前記制御電圧補正回路は、
絶対温度に略比例する係数を前記入力制御電圧に対応した入力制御電流に乗じた値の制御電流を生成して出力することで、該入力制御電流を補正する制御電流補正回路を有し、
該制御電流補正回路による補正後の制御電流に対応した制御電圧を出力することを特徴とする可変利得増幅回路の制御回路。
【請求項５】
請求項４に記載の可変利得増幅回路の制御回路であって、
前記制御電流補正回路は、
所定の温度補償電流を生成する温度補償電流生成回路と、
所定の参照電流を生成する参照電流生成回路と、
前記温度補償電流と前記参照電流との比を前記入力制御電流に乗じた値の制御電流を生成して出力することで、該入力制御電流を補正する電流変換回路と、
を有し、
前記温度補償電流と前記参照電流との比が絶対温度に略比例するように、前記温度補償電流及び前記参照電流が設定されていることを特徴とする可変利得増幅回路の制御回路。
【請求項６】
請求項５に記載の可変利得増幅回路の制御回路であって、
前記電流変換回路は、
各エミッタが共通接続され、一方のコレクタに前記入力制御電流が供給される第１差動トランジスタ対と、
各エミッタが共通接続され、各ベースが前記第１差動トランジスタ対の各ベースにそれぞれ接続された第２差動トランジスタ対と、
を含み、
前記第１差動トランジスタ対のエミッタ共通接続点に前記参照電流が供給されるとともに、前記第２差動トランジスタ対のエミッタ共通接続点に前記温度補償電流が供給され、
前記第２差動トランジスタ対のいずれかのコレクタから前記入力制御電流を補正した制御電流を出力することを特徴とする可変利得増幅回路の制御回路。
【請求項７】
請求項５または６に記載の可変利得増幅回路の制御回路であって、
前記温度補償電流生成回路は、
各ベースが共通接続され、各コレクタに所定比率の電流が供給される第１及び第２トランジスタと、
一端が第１トランジスタのエミッタに接続された第１抵抗と、
を含み、
第１抵抗の他端の電位が第２トランジスタのエミッタの電位と等しく設定されており、
第１及び第２トランジスタのコレクタ電流のいずれかを前記温度補償電流として前記電流変換回路に供給することを特徴とする可変利得増幅回路の制御回路。
【請求項８】
請求項５〜７のいずれか１に記載の可変利得増幅回路の制御回路であって、
前記参照電流生成回路は、
参照電圧を生成して出力する参照電圧生成回路と、
ベースに前記参照電圧が入力される第３トランジスタと、
一端が第３トランジスタのエミッタに接続された第２抵抗と、
を含み、
前記参照電圧の温度特性が第３トランジスタのベース〜エミッタ間電圧の温度特性と略等しくなるように、前記参照電圧が設定されており、
第３トランジスタのコレクタ電流を前記参照電流として前記電流変換回路に供給することを特徴とする可変利得増幅回路の制御回路。
【請求項９】
請求項７に係る請求項８に記載の可変利得増幅回路の制御回路であって、
前記第１抵抗の温度特性が、前記第２抵抗の温度特性と略等しく設定されていることを特徴とする可変利得増幅回路の制御回路。
【請求項１０】
ベースに入力された信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタに各エミッタが共通接続されるとともに各ベース間に制御電圧が印加される利得制御用トランジスタ対と、を含み、前記増幅用トランジスタのベースと前記利得制御用トランジスタ対の一方のコレクタとの間における信号の利得が前記制御電圧に応じて変化する可変利得増幅回路であって、
前記制御電圧を前記利得制御用トランジスタ対の各ベース間に印加することで利得を制御する制御回路を含み、
該制御回路が、請求項１〜９のいずれか１に記載の制御回路であることを特徴とする可変利得増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅回路及びその制御回路に関し、特に、利得の温度依存性を補償する可変利得増幅回路及びその制御回路に関する。
【背景技術】
【０００２】
可変利得増幅回路の一例として、コレクタ抵抗切換型の可変利得増幅回路の構成例を図１に示す。このコレクタ抵抗切換型の可変利得増幅回路１００は、以下に説明する差動増幅用トランジスタ対Ｑ８，Ｑ９と、利得制御用トランジスタ対Ｑ４，Ｑ５と、利得制御用トランジスタ対Ｑ６，Ｑ７と、を備えている。
【０００３】
差動増幅用トランジスタ対Ｑ８，Ｑ９においては、各エミッタが抵抗Ｒ１２を介して互いに接続されており、各ベースが入力端子ＩＮ，ＩＮＸにそれぞれ接続されている。そして、差動増幅用トランジスタ対Ｑ８，Ｑ９の各エミッタは、電流源のために設けられたトランジスタＱ１０，Ｑ１１の各コレクタにそれぞれ接続されている。トランジスタＱ１０，Ｑ１１の各ベースは所定電圧が印加される端子ＲＥＦに共通接続されており、トランジスタＱ１０，Ｑ１１の各エミッタは抵抗Ｒ１３，Ｒ１４をそれぞれ介して接地されている。
【０００４】
利得制御用トランジスタ対Ｑ４，Ｑ５においては、各エミッタが差動増幅用トランジスタ対の一方Ｑ８のコレクタに共通接続されており、各ベースが制御端子ＡＧＣ及び制御基準端子ＡＧＣＲＥＦにそれぞれ接続されている。そして、利得制御用トランジスタ対Ｑ４，Ｑ５の各コレクタは、抵抗Ｒ６，Ｒ７をそれぞれ介して電源電圧Ｖｃｃに接続されているとともに、抵抗Ｒ８を介して互いに接続されている。
【０００５】
一方、利得制御用トランジスタ対Ｑ６，Ｑ７においては、各エミッタが差動増幅用トランジスタ対の他方Ｑ９のコレクタに共通接続されており、各ベースが制御基準端子ＡＧＣＲＥＦ及び制御端子ＡＧＣにそれぞれ接続されている。そして、利得制御用トランジスタ対Ｑ６，Ｑ７の各コレクタは、抵抗Ｒ９，Ｒ１０をそれぞれ介して電源電圧Ｖｃｃに接続されているとともに、抵抗Ｒ１１を介して互いに接続されている。また、利得制御用トランジスタ対Ｑ６，Ｑ７のうちの一方Ｑ７のコレクタは出力端子ＯＵＴに接続されており、利得制御用トランジスタ対Ｑ４，Ｑ５のうちの一方Ｑ４のコレクタは出力端子ＯＵＴＸに接続されている。
【０００６】
入力端子ＩＮ，ＩＮＸに入力された信号は、差動増幅用トランジスタ対Ｑ８，Ｑ９により増幅されて出力端子ＯＵＴ，ＯＵＴＸから出力される。その際に、制御端子ＡＧＣと制御基準端子ＡＧＣＲＥＦとの間には制御電圧ＶCが印加されており、入力端子ＩＮ，ＩＮＸと出力端子ＯＵＴ，ＯＵＴＸとの間における信号の利得が制御電圧ＶCに応じて変化する。なお、このような可変利得増幅回路は、下記特許文献１にも開示されている。
【０００７】
【特許文献１】特開平８−４６４６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１に示す可変利得増幅回路１００の電圧利得ＡVは、以下の（１）式で表すことができる。
【０００９】
ＡV＝１／(Ｒ12／２＋ＶT／ＩEQ8)
×(Ｒ6×Ｒ7＋ｅｘｐ(ＶC／ＶT)×Ｒ6×(Ｒ7＋Ｒ8))
／((１＋ｅｘｐ(ＶC／ＶT))×(Ｒ6＋Ｒ7＋Ｒ8))      （１）
【００１０】
ただし、（１）式において、Ｒ6，Ｒ7，Ｒ8，Ｒ12はそれぞれ抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ１２の抵抗値であり、ＩEQ8は差動増幅用トランジスタ対の一方Ｑ８のバイアス電流である。また、ＶTは熱電圧であり、電子の電荷量をｑ、ボルツマン定数をｋ、絶対温度をＴとすると、ＶT＝ｋ×Ｔ／ｑで表される。
【００１１】
（１）式の右辺は、熱電圧ＶT（絶対温度Ｔ）を含んでいる。そのため、図２に示すように、電圧利得ＡVが温度Ｔに依存して変化してしまうという問題点がある。ここで、図２は、温度Ｔを変化させた場合における制御電圧ＶCに対する電圧利得ＡVの特性の一例を示す。図２に示す特性においては、電圧利得ＡVに温度依存性がない点が１箇所（制御電圧ＶCが０Ｖのとき）存在するが、他の領域（制御電圧ＶCが０Ｖ以外）では電圧利得ＡVに温度依存性が存在する。
【００１２】
特許文献１においては、制御電圧にオフセット電圧を与え、利得に温度依存性がない点を最大利得と最小利得の中間点に移動させることで、利得の温度依存性の低減を図っている。しかし、制御電圧をオフセットさせても、図３に示すように、最大利得と最小利得の中間点以外の領域で利得に温度依存性が存在することに変わりはない。ここで、図３は、温度Ｔを変化させた場合におけるオフセット付加後の制御電圧ＶCに対する電圧利得ＡVの特性の一例を示す。このように、特許文献１においては、温度依存性が補償される利得の範囲が狭い範囲に限られてしまうという問題点がある。
【００１３】
本発明は、利得の温度依存性を広範囲に渡って補償することができる可変利得増幅回路及びその制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る可変利得増幅回路及びその制御回路は、上述の目的を達成するために以下の手段を採った。
【００１５】
本発明に係る可変利得増幅回路の制御回路は、ベースに入力された信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタに各エミッタが共通接続されるとともに各ベース間に制御電圧が印加される利得制御用トランジスタ対と、を含み、前記増幅用トランジスタのベースと前記利得制御用トランジスタ対の一方のコレクタとの間における信号の利得が前記制御電圧に応じて変化する可変利得増幅回路にて用いられる制御回路であって、利得制御用の入力制御電圧を補正した制御電圧を生成して出力する制御電圧補正回路を備え、前記制御電圧補正回路は、出力する制御電圧の前記入力制御電圧に対する傾きが絶対温度に応じて変化するように、該入力制御電圧を補正し、前記制御電圧補正回路による補正後の制御電圧を前記利得制御用トランジスタ対の各ベース間に印加することで利得を制御することを要旨とする。
【００１６】
本発明の一態様では、前記制御電圧補正回路は、出力する制御電圧の前記入力制御電圧に対する傾きが絶対温度の増大とともに増大するように、該入力制御電圧を補正する。
【００１７】
本発明の一態様では、前記制御電圧補正回路は、絶対温度に略比例する係数を前記入力制御電圧に乗じた値の制御電圧を生成して出力することで、該入力制御電圧を補正する。
【００１８】
本発明の一態様では、前記制御電圧補正回路は、絶対温度に略比例する係数を前記入力制御電圧に対応した入力制御電流に乗じた値の制御電流を生成して出力することで、該入力制御電流を補正する制御電流補正回路を有し、該制御電流補正回路による補正後の制御電流に対応した制御電圧を出力する。
【００１９】
本発明の一態様では、前記制御電流補正回路は、所定の温度補償電流を生成する温度補償電流生成回路と、所定の参照電流を生成する参照電流生成回路と、前記温度補償電流と前記参照電流との比を前記入力制御電流に乗じた値の制御電流を生成して出力することで、該入力制御電流を補正する電流変換回路と、を有し、前記温度補償電流と前記参照電流との比が絶対温度に略比例するように、前記温度補償電流及び前記参照電流が設定されている。
【００２０】
本発明の一態様では、前記電流変換回路は、各エミッタが共通接続され、一方のコレクタに前記入力制御電流が供給される第１差動トランジスタ対と、各エミッタが共通接続され、各ベースが前記第１差動トランジスタ対の各ベースにそれぞれ接続された第２差動トランジスタ対と、を含み、前記第１差動トランジスタ対のエミッタ共通接続点に前記参照電流が供給されるとともに、前記第２差動トランジスタ対のエミッタ共通接続点に前記温度補償電流が供給され、前記第２差動トランジスタ対のいずれかのコレクタから前記入力制御電流を補正した制御電流を出力する。
【００２１】
本発明の一態様では、前記温度補償電流生成回路は、各ベースが共通接続され、各コレクタに所定比率の電流が供給される第１及び第２トランジスタと、一端が第１トランジスタのエミッタに接続された第１抵抗と、を含み、第１抵抗の他端の電位が第２トランジスタのエミッタの電位と等しく設定されており、第１及び第２トランジスタのコレクタ電流のいずれかを前記温度補償電流として前記電流変換回路に供給する。
【００２２】
本発明の一態様では、前記参照電流生成回路は、参照電圧を生成して出力する参照電圧生成回路と、ベースに前記参照電圧が入力される第３トランジスタと、一端が第３トランジスタのエミッタに接続された第２抵抗と、を含み、前記参照電圧の温度特性が第３トランジスタのベース〜エミッタ間電圧の温度特性と略等しくなるように、前記参照電圧が設定されており、第３トランジスタのコレクタ電流を前記参照電流として前記電流変換回路に供給する。
【００２３】
本発明の一態様では、前記第１抵抗の温度特性が、前記第２抵抗の温度特性と略等しく設定されている。
【００２４】
また、本発明に係る可変利得増幅回路は、ベースに入力された信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタに各エミッタが共通接続されるとともに各ベース間に制御電圧が印加される利得制御用トランジスタ対と、を含み、前記増幅用トランジスタのベースと前記利得制御用トランジスタ対の一方のコレクタとの間における信号の利得が前記制御電圧に応じて変化する可変利得増幅回路であって、前記制御電圧を前記利得制御用トランジスタ対の各ベース間に印加することで利得を制御する制御回路を含み、該制御回路が、本発明に係る可変利得増幅回路の制御回路であることを要旨とする。
【発明の効果】
【００２５】
本発明によれば、利得制御用の入力制御電圧を補正した制御電圧を生成して出力する制御電圧補正回路が、出力する制御電圧の入力制御電圧に対する傾きを絶対温度に応じて変化させるように入力制御電圧を補正することで、利得の温度依存性を広範囲に渡って補償することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。本発明の実施形態に係る可変利得増幅回路の制御回路は、例えば図１に示すコレクタ抵抗切換型の可変利得増幅回路１００の利得を制御するために用いられる。なお、図１に示すコレクタ抵抗切換型の可変利得増幅回路１００の構成については、背景技術にて説明済みであるため、ここでは説明を省略する。
【００２７】
図１に示す可変利得増幅回路１００においては、前述の（１）式に示すように、電圧利得ＡVにＶC／ＶTの項が含まれることになる。そのため、電圧利得ＡVが絶対温度Ｔに依存して変化することになる。そこで、本実施形態においては、制御電圧ＶCに熱電圧ＶTと同じ温度特性を与えることで、電圧利得ＡVの温度依存性を補償する。そのため、本実施形態に係る制御回路は、以下に説明する制御電圧補正回路１を備えている。
【００２８】
図４は、制御電圧補正回路１の概略構成を示す図である。制御電圧補正回路１の入力端子ＩＮ１には、可変利得増幅回路１００の利得を制御するための入力制御電圧ＶINが入力される。ここでの入力制御電圧ＶINは、例えば可変利得増幅回路１００の出力信号レベルが一定となるように、図示しない制御電圧生成回路により生成される。入力制御電圧ＶINは、抵抗Ｒｘにより入力制御電圧ＶINに対応する入力制御電流ＩINに変換され、この入力制御電流ＩINが制御電流補正回路２の入力端子ＩＮ２に入力される。制御電流補正回路２は、絶対温度Ｔに略比例する係数を入力制御電流ＩINに乗じた値の制御電流ＩOUTを生成して出力端子ＯＵＴ２から出力することで、入力制御電流ＩINを補正する。制御電流補正回路２による補正後の制御電流ＩOUTは、演算増幅器ＯＰ及び抵抗Ｒｙにより制御電流ＩOUTに対応する制御電圧ＶOUTに変換され、この制御電圧ＶOUTが制御電圧補正回路１の出力端子ＯＵＴ１から出力される。そして、出力端子ＯＵＴ１からの制御電圧ＶOUTが可変利得増幅回路１００の制御端子ＡＧＣに入力される。また、制御電圧補正回路１の入力基準端子ＲＥＦ１及び可変利得増幅回路１００の制御基準端子ＡＧＣＲＥＦには、一定の電圧が入力される。以上の構成の制御電圧補正回路１は、絶対温度Ｔ（熱電圧ＶT）に略比例する係数を入力制御電圧ＶINに乗じた値の制御電圧ＶOUTを生成して出力することで、入力制御電圧ＶINを補正する。これによって、制御電圧ＶOUTの入力制御電圧ＶINに対する傾きを、絶対温度Ｔ（熱電圧ＶT）に応じて変化させることができる。より具体的には、制御電圧ＶOUTの入力制御電圧ＶINに対する傾きが、絶対温度Ｔ（熱電圧ＶT）の増大とともに増大し、絶対温度Ｔ（熱電圧ＶT）の減少とともに減少する。そして、制御電圧補正回路１により補正された後の制御電圧が、可変利得増幅回路１００の制御端子ＡＧＣに印加される。なお、演算増幅器ＯＰについては、バイアス電流が０であるＭＯＳ−ＦＥＴを使用することが好ましい。
【００２９】
次に、制御電流補正回路２の具体的な構成例について説明する。制御電流補正回路２は、以下に説明する電流変換回路３、温度補償電流生成回路４、及び参照電流生成回路５を備えている。
【００３０】
まず電流変換回路３の具体的な構成例について説明する。図５に示すように、電流変換回路３においては、差動トランジスタ対Ｑ１０５，Ｑ１０６の各エミッタが共通接続されており、差動トランジスタ対Ｑ１１１，Ｑ１１２の各エミッタが共通接続されている。差動トランジスタ対Ｑ１０５，Ｑ１０６の一方Ｑ１０５のベースは、差動トランジスタ対Ｑ１１１，Ｑ１１２対の一方Ｑ１１２のベースに接続されており、差動トランジスタ対Ｑ１０５，Ｑ１０６の他方Ｑ１０６のベースは、差動トランジスタ対Ｑ１１１，Ｑ１１２対の他方Ｑ１１１のベースに接続されている。トランジスタＱ１０１，Ｑ１０２，Ｑ１０３，Ｑ１０４によりカレントミラー回路が形成されており、このカレントミラー回路が差動トランジスタ対Ｑ１０５，Ｑ１０６の各コレクタに接続されている。同様に、トランジスタＱ１０７，Ｑ１０８，Ｑ１０９，Ｑ１１０によりカレントミラー回路が形成されており、このカレントミラー回路が差動トランジスタ対Ｑ１１１，Ｑ１１２対の各コレクタに接続されている。入力端子ＩＮ２には前述の入力制御電流ＩINが入力され、この入力制御電流ＩINが差動トランジスタ対Ｑ１０５，Ｑ１０６の一方Ｑ１０５のコレクタに供給される。また、出力端子ＯＵＴ２は差動トランジスタ対Ｑ１１１，Ｑ１１２対の一方Ｑ１１２のコレクタに接続されており、この出力端子ＯＵＴ２から前述の制御電流ＩOUTが出力される。なお、差動トランジスタ対Ｑ１０５，Ｑ１０６の他方Ｑ１０６のベース及び差動トランジスタ対Ｑ１１１，Ｑ１１２対の他方Ｑ１１１のベースに接続された端子ＲＥＦ２は、制御電圧補正回路１の入力基準端子ＲＥＦ１に接続されている。
【００３１】
以上の構成の電流変換回路３において、差動トランジスタ対Ｑ１０５，Ｑ１０６のベース〜エミッタ間電圧をそれぞれＶBEQ105，ＶBEQ106とし、差動トランジスタ対Ｑ１０５，Ｑ１０６の各逆方向飽和電流をそれぞれＩSQ105，ＩSQ106（ＩSQ105＝ＩSQ106とする）とし、差動トランジスタ対Ｑ１０５，Ｑ１０６のエミッタ共通接続点に流れる電流をＩrefとすると、以下の（２）、（３）式が成立する。
【００３２】
ＶBEQ105＝ｋ×Ｔ／ｑ×ｌｏｇ((Ｉref／２＋ＩIN)／ＩSQ105)      （２）
ＶBEQ106＝ｋ×Ｔ／ｑ×ｌｏｇ((Ｉref／２−ＩIN)／ＩSQ106)      （３）
【００３３】
同様に、差動トランジスタ対Ｑ１１１，Ｑ１１２のベース〜エミッタ間電圧をそれぞれＶBEQ111，ＶBEQ112とし、差動トランジスタ対Ｑ１１１，Ｑ１１２の各逆方向飽和電流をそれぞれＩSQ111，ＩSQ112（ＩSQ111＝ＩSQ112とする）とし、差動トランジスタ対Ｑ１１１，Ｑ１１２のエミッタ共通接続点に流れる電流をＩTとすると、以下の（４）、（５）式が成立する。
【００３４】
ＶBEQ111＝ｋ×Ｔ／ｑ×ｌｏｇ((ＩT／２−ＩOUT)／ＩSQ111)      （４）
ＶBEQ112＝ｋ×Ｔ／ｑ×ｌｏｇ((ＩT／２＋ＩOUT)／ＩSQ112)      （５）
【００３５】
また、電圧ＶBEQ105，ＶBEQ106，ＶBEQ111，ＶBEQ112について、以下の（６）式が成立する。
【００３６】
ＶBEQ105−ＶBEQ106＝ＶBEQ112−ＶBEQ111      （６）
【００３７】
（６）式に（１）〜（４）式を代入すると、以下の（７）式が得られる。
【００３８】
(Ｉref／２＋ＩIN)／(Ｉref／２−ＩIN)＝(ＩT／２＋ＩOUT)／(ＩT／２−ＩOUT)
ＩOUT＝ＩT／Ｉref×ＩIN      （７）
【００３９】
（７）式から、電流変換回路３は、電流ＩTと電流Ｉrefとの比（ＩT／Ｉref）を入力制御電流ＩINに乗じた値の制御電流ＩOUTを生成して出力することがわかる。そこで、電流ＩTと電流Ｉrefとの比（ＩT／Ｉref）を熱電圧ＶT（絶対温度Ｔ）に比例させるように電流ＩT，Ｉrefを設定することで、制御電圧ＶCに熱電圧ＶTと同じ温度特性を与えることができ、制御電流ＩOUTの入力制御電流ＩINに対する傾きを、絶対温度Ｔ（熱電圧ＶT）に応じて変化させることができる。以下、電流ＩT（以下、温度補償電流とする）を設定する温度補償電流生成回路４、及び電流Ｉref（以下、参照電流とする）を設定する参照電流生成回路５の具体的な構成例について説明する。
【００４０】
図６に示すように、温度補償電流生成回路４においては、トランジスタＱ１２０，Ｑ１２２の各ベースが共通接続されており、トランジスタＱ１２０のエミッタが抵抗Ｒ１０３の一端に接続されている。抵抗Ｒ１０３の他端及びトランジスタＱ１２２のエミッタは、接地されている（電位が等しく設定されている）。そして、トランジスタＱ１２０の逆方向飽和電流ＩSQ120は、トランジスタＱ１２２の逆方向飽和電流ＩSQ122より大きい値に設定されている。また、トランジスタＱ１１５，Ｑ１１６，Ｑ１１７によりカレントミラー回路が形成されていることで、トランジスタＱ１２０，Ｑ１２２の各コレクタには所定比率の電流（例えば共通の等しい電流）が流れる。さらに、トランジスタＱ１１４，Ｑ１２０，Ｑ１２１，Ｑ１２２によってもカレントミラー回路が形成されている。トランジスタＱ１１４のコレクタは差動トランジスタ対Ｑ１１１，Ｑ１１２のエミッタ共通接続点に接続されており、トランジスタＱ１１４のエミッタは接地されている。トランジスタＱ１２０，Ｑ１２２のコレクタ電流は、トランジスタＱ１１４，Ｑ１２０，Ｑ１２１，Ｑ１２２によるカレントミラー回路によってトランジスタＱ１１４に伝達され、電流変換回路３の差動トランジスタ対Ｑ１１１，Ｑ１１２のエミッタ共通接続点に温度補償電流ＩTとして供給される。なお、トランジスタＱ１１６，Ｑ１１８，Ｑ１１９，Ｑ１２１は、トランジスタＱ１１５，Ｑ１１７の各コレクタ電圧を一致させ、カレントミラー比の精度を向上させる目的で設けられている。
【００４１】
以上の構成の温度補償電流生成回路４において、トランジスタＱ１２０のベース〜エミッタ間電圧をＶBEQ120、トランジスタＱ１２２のベース〜エミッタ間電圧をＶBEQ122、抵抗Ｒ１０３の抵抗値をＲ103とすると、以下の（８）式が成立する。ただし、（８）式は、一例として、ＩSQ120／ＩSQ122＝１０の場合を示している。
【００４２】
ＶBEQ120＋ＩT×Ｒ103＝ＶBEQ122
ＶT×ｌｏｇ(ＩT／ＩSQ120)＋ＩT×Ｒ103＝ＶT×ｌｏｇ(ＩT／ＩSQ122)
ＩT＝ＶT／Ｒ103×ｌｏｇ(ＩSQ120／ＩSQ122)＝ＶT／Ｒ103×ｌｏｇ１０      （８）
【００４３】
図６，７に示すように、参照電流生成回路５においては、トランジスタＱ１１３のコレクタは、電流変換回路３の差動トランジスタ対Ｑ１０５，Ｑ１０６のエミッタ共通接続点に接続されており、トランジスタＱ１１３のエミッタは、抵抗Ｒ１０１の一端に接続されている。抵抗Ｒ１０１の他端は、グランド（基準電位）に接続されている。また、バンドギャップリファレンス回路６からは、温度特性を持たない基準電圧が出力される。ここで、絶対温度Ｔの変化に対して基準電圧が変化しないバンドギャップリファレンス回路６の具体的構成は周知である。バンドギャップリファレンス回路６からの基準電圧は、電圧電流変換回路７に入力され、ここで温度特性を持たない基準電流に変換される。電圧電流変換回路７からの基準電流は、カレントミラー回路８によってある倍数（通常は１倍）で電流受け渡しが行われ、カレントミラー回路８からの基準電流がダイオードＤ１と電流電圧変換回路９とのシリーズ接続回路に流入する。ここでのダイオードＤ１は、トランジスタＱ１１３のベース〜エミッタ間電圧の温度特性と同じ温度特性を有する。そして、電流電圧変換回路９は、温度特性を持たない基準電流を温度特性を持たない電圧に変換するだけであるから、電流電圧変換回路９で発生する電圧は温度特性を持たない。したがって、電流電圧変換回路９とダイオードＤ１とのシリーズ接続回路で発生する電圧、すなわちボルテージフォロワＶＦ１への入力電圧は、トランジスタＱ１１３のベース〜エミッタ間電圧の温度特性と同じ温度特性を有する。そして、ボルテージフォロワＶＦ１によって、この電圧を端子ＲＥＦ５を介してトランジスタＱ１１３のベースへ参照電圧として出力する。以上の構成によって、トランジスタＱ１１３のベース〜エミッタ間電圧の温度特性と同じ温度特性を有する参照電圧がトランジスタＱ１１３のベースに入力される。そして、トランジスタＱ１１３は、そのコレクタ電流を電流変換回路３の差動トランジスタ対Ｑ１０５，Ｑ１０６のエミッタ共通接続点に参照電流Ｉrefとして供給する。なお、トランジスタＱ１１３のベースに入力される参照電圧の絶対値は、カレントミラー回路８のミラー比や電流電圧変換回路９（通常、抵抗で構成される）の定数の設定により調整可能である。この調整により、ボルテージフォロワＶＦ１からの出力電圧を低く設定することができ、電源電圧を低く設定することができる。
【００４４】
以上の構成の参照電流生成回路５においては、トランジスタＱ１１３のベース〜エミッタ間電圧の温度特性と同じ温度特性を有する参照電圧がトランジスタＱ１１３のベースに入力されるため、トランジスタＱ１１３のエミッタ電圧は絶対温度Ｔに依存しない（絶対温度Ｔの変化に対して変化しない）。そして、トランジスタＱ１１３のエミッタ電圧をＶEQ113、抵抗Ｒ１０１の抵抗値をＲ101とすると、以下の（９）式が成立する。
【００４５】
Ｉref＝ＶEQ113／Ｒ101      （９）
【００４６】
（８）、（９）式を（７）式に代入することで、以下の（１０）式が得られる。
【００４７】
ＩOUT＝(ＶT／Ｒ103×ｌｏｇ１０)／(ＶEQ113／Ｒ101)×ＩIN      （１０）
【００４８】
（１０）式において、抵抗Ｒ１０１及び抵抗Ｒ１０３を同じ種類の抵抗で構成することにより、抵抗Ｒ１０１の温度特性を抵抗Ｒ１０３の温度特性と略等しく設定することができる。したがって、温度補償電流ＩTと参照電流Ｉrefとの比（ＩT／Ｉref）を熱電圧ＶT（絶対温度Ｔ）に略比例させることができ、熱電圧ＶT（絶対温度Ｔ）に略比例した係数を入力制御電流ＩINに乗じた値の制御電流ＩOUTを生成することができる。その結果、制御電圧ＶOUTの入力制御電圧ＶINに対する傾きを、熱電圧ＶT（絶対温度Ｔ）に応じて変化させることができる。なお、使用温度範囲における中心温度で温度補償電流ＩTと参照電流Ｉrefが一致するように、抵抗Ｒ１０１，Ｒ１０３の抵抗値、トランジスタＱ１２０，Ｑ１２２のサイズ比（逆方向飽和電流比）を設定することが好ましい。
【００４９】
また、参照電流生成回路５においては、例えば図８に示すように、その構成を簡略化することもできる。ただし、バンドギャップリファレンス回路６の具体的構成は周知であるため、図８では、バンドギャップリファレンス回路６における電圧出力部分の構成（トランジスタＱ１３１及び抵抗Ｒ１０４）のみ図示している。
【００５０】
トランジスタＱ１３１のコレクタは、電源電圧Ｖｃｃに接続されており、トランジスタＱ１３１のエミッタは、出力端子ＯＵＴ６及び抵抗Ｒ１０４の一端に接続されている。抵抗Ｒ１０４の他端は、グランド（基準電位）に接続されている。トランジスタＱ１３１のベースには、周知の回路構成により、トランジスタＱ１１３，Ｑ１３１のベース〜エミッタ間電圧の温度特性と同じ温度特性を有する参照電圧が入力される。これによって、出力端子ＯＵＴ６からは、温度特性を持たない基準電圧が出力される。さらに、この参照電圧は、端子ＲＥＦ５を介してトランジスタＱ１１３のベースにも入力される。以上の構成によっても、トランジスタＱ１１３のエミッタ電圧は絶対温度Ｔに依存しない。
【００５１】
以上の構成により、前述の（１）式におけるＶC／ＶTの項に起因する電圧利得ＡVの温度特性を補償することができる。一方、（１）式の電圧利得ＡVには、ＶT／ＩEQ8の項も含まれている。ここで、可変利得増幅回路１００の端子ＲＥＦへの入力電圧をＶref、トランジスタＱ１０のベース〜エミッタ間電圧をＶBEQ10、抵抗Ｒ１３の抵抗値をＲ13とすると、バイアス電流ＩEQ8は、以下の（１１）式で表される。
【００５２】
ＩEQ8＝(Ｖref−ＶBEQ10)／Ｒ13      （１１）
【００５３】
（１１）式から、端子ＲＥＦへの入力電圧Ｖrefの温度特性を調整することで、バイアス電流ＩEQ8の温度特性を調整することができるので、ＶT／ＩEQ8の項に起因する電圧利得ＡVの温度特性を補償することができる。ただし、ＶT／ＩEQ8の項による温度特性は、最高飽和利得と最低飽和利得に主に関与するものであり、利得が変化する領域に対する影響は少ない。したがって、ＶT／ＩEQ8の項による温度特性の補償は必須ではなく、ＶC／ＶTの項による温度特性の補償だけで十分な温度特性の補償効果を得ることができる。
【００５４】
以上説明したように、本実施形態においては、制御電圧補正回路から出力される制御電圧ＶOUTに熱電圧ＶTと同じ温度特性を与えることができるので、前述の（１）式におけるＶC／ＶTの項に起因する電圧利得ＡVの温度特性を相殺することができる。その結果、電圧利得ＡVの温度依存性を広範囲に渡って補償することができる。
【００５５】
本実施形態に係る制御回路による解析結果の例を図９，１０に示す。ここで、図９は、温度Ｔを変化させた場合における入力制御電圧ＶINに対する出力制御電圧ＶOUTの特性の一例を示す。ただし、図９は、１．０〜３．６Ｖの入力制御電圧ＶINを３．２４〜３．７６Ｖに圧縮する回路込みの特性である。図９に示すように、出力制御電圧ＶOUTの入力制御電圧ＶINに対する傾きが、絶対温度Ｔの増大とともに増大し、絶対温度Ｔの減少とともに減少していることがわかる。そして、図１０は、温度Ｔを変化させた場合における入力制御電圧ＶINに対する電圧利得ＡVの特性の一例を示す。図１０に示すように、電圧利得ＡVの温度依存性を広範囲に渡って補償できていることがわかる。
【００５６】
以上の説明においては、本実施形態に係る制御回路により、図１に示すコレクタ抵抗切換型の可変利得増幅回路１００の利得を制御する場合について説明した。ただし、以下に説明するように、図１に示す可変利得増幅回路１００以外であっても、利得式にＶC／ＶTの項を含む可変利得増幅回路であれば、本実施形態に係る制御回路を適用することができる。
【００５７】
ここで、図１に示すコレクタ抵抗切換型の可変利得増幅回路１００の電圧利得ＡVが、前述の（１）式で表される理由、すなわち電圧利得式にＶC／ＶTの項が含まれる理由について説明する。
【００５８】
利得制御用トランジスタ対Ｑ４，Ｑ５の各ベース〜エミッタ間電圧をそれぞれＶBEQ4，ＶBEQ5とし、制御電圧（制御端子ＡＧＣと制御基準端子ＡＧＣＲＥＦとの間の電圧差）をＶCとすると、以下の（１２）式が成立する。
【００５９】
ＶC−ＶBEQ4＋ＶBEQ5＝０      （１２）
【００６０】
また、利得制御用トランジスタ対Ｑ４，Ｑ５の各コレクタ電流をそれぞれＩCQ4，ＩCQ5とし、利得制御用トランジスタ対Ｑ４，Ｑ５の各逆方向飽和電流をそれぞれＩSQ4，ＩSQ5（ＩSQ4＝ＩSQ5とする）とすると、以下の（１３）、（１４）式が成立する。
【００６１】
ＩCQ4／ＩSQ4＝ｅｘｐ(ＶBEQ4／ＶT)      （１３）
ＩCQ5／ＩSQ5＝ｅｘｐ(ＶBEQ5／ＶT)      （１４）
【００６２】
利得制御用トランジスタ対Ｑ４，Ｑ５の各逆方向飽和電流ＩSQ4，ＩSQ5が等しく設定されているため、（１３）、（１４）式から以下の（１５）式が得られる。
【００６３】
ＩCQ4／ＩCQ5＝ｅｘｐ((ＶBEQ4−ＶBEQ5)／ＶT)      （１５）
【００６４】
（１５）式に（１２）式を代入すると、以下の（１６）式が得られる。
【００６５】
ＩCQ4／ＩCQ5＝ｅｘｐ(ＶC／ＶT)      （１６）
【００６６】
また、差動増幅用トランジスタ対の一方Ｑ８のコレクタ電流をＩCQ8とすると、利得制御用トランジスタ対Ｑ４，Ｑ５の各ベース接地電流増幅率が１であると近似して、以下の（１７）式が得られる。
【００６７】
ＩCQ8＝ＩCQ4＋ＩCQ5      （１７）
【００６８】
（１６）式及び（１７）式から、利得制御用トランジスタ対の一方Ｑ４のコレクタ電流ＩCQ4と差動増幅用トランジスタ対の一方Ｑ８のコレクタ電流ＩCQ8との比は、以下の（１８）式で表される。
【００６９】
ＩCQ4／ＩCQ8＝ｅｘｐ(ＶC／ＶT)／(１＋ｅｘｐ(ＶC／ＶT))      （１８）
【００７０】
また、利得制御用トランジスタ対の他方Ｑ５のコレクタ電流ＩCQ5と差動増幅用トランジスタ対の一方Ｑ８のコレクタ電流ＩCQ8との比は、以下の（１９）式で表される。
【００７１】
ＩCQ5／ＩCQ8＝１／(１＋ｅｘｐ(ＶC／ＶT))      （１９）
【００７２】
制御端子ＡＧＣの電位が制御基準端子ＡＧＣＲＥＦの電位より高い場合は、利得制御用トランジスタ対の一方Ｑ４がオンしている。この場合における電源電圧Ｖｃｃから利得制御用トランジスタ対の一方Ｑ４のコレクタへの電流経路としては、抵抗Ｒ６を経由する経路と抵抗Ｒ７，Ｒ８を経由する経路との２経路がある。この場合のコレクタ等価抵抗ＲEQUIVは、抵抗Ｒ６，Ｒ７，Ｒ８の抵抗値をそれぞれＲ6，Ｒ7，Ｒ8とすると、以下の（２０）式で表される。
【００７３】
ＲEQUIV＝Ｒ6×(Ｒ7＋Ｒ8)／(Ｒ6＋Ｒ7＋Ｒ8)
×ｅｘｐ(ＶC／ＶT)／(１＋ｅｘｐ(ＶC／ＶT))      （２０）
【００７４】
一方、制御基準端子ＡＧＣＲＥＦの電位が制御端子ＡＧＣの電位より高い場合は、利得制御用トランジスタ対の他方Ｑ５がオンしている。この場合における電源電圧Ｖｃｃから利得制御用トランジスタ対の他方Ｑ５のコレクタへの電流経路としては、抵抗Ｒ７を経由する経路と抵抗Ｒ６，Ｒ８を経由する経路との２経路がある。この場合のコレクタ等価抵抗ＲEQUIVは、以下の（２１）式で表される。
【００７５】
ＲEQUIV＝Ｒ6×Ｒ7／(Ｒ6＋Ｒ7＋Ｒ8)×１／(１＋ｅｘｐ(ＶC／ＶT))      （２１）
【００７６】
したがって、任意の制御電圧におけるコレクタ等価抵抗ＲEQUIVは以下の（２２）式で表され、抵抗Ｒ１２の抵抗値をＲ12とすると、入力端子ＩＮ，ＩＮＸと出力端子ＯＵＴ，ＯＵＴＸとの間における電圧利得ＡVは以下の（２３）式で表される。
【００７７】
ＲEQUIV＝(Ｒ6×Ｒ7＋ｅｘｐ(ＶC／ＶT)×Ｒ6×(Ｒ7＋Ｒ8))
／((１＋ｅｘｐ(ＶC／ＶT))×(Ｒ6＋Ｒ7＋Ｒ8))      （２２）
ＡV＝２×ＲEQUIV／Ｒ12
＝２×(Ｒ6×Ｒ7＋ｅｘｐ(ＶC／ＶT)×Ｒ6×(Ｒ7＋Ｒ8))
／(Ｒ12×(１＋ｅｘｐ(ＶC／ＶT))×(Ｒ6＋Ｒ7＋Ｒ8))      （２３）
【００７８】
なお、より厳密には、差動増幅用トランジスタ対の一方Ｑ８のトランスコンダクタンスによる等価抵抗ＶT／ＩEQ8も考慮する必要がある。したがって、電圧利得ＡVはより厳密には以下の（２４）式で表される。この（２４）式が前述の（１）式と同一である。
【００７９】
ＡV＝１／(Ｒ12／２＋ＶT／ＩEQ8)
×(Ｒ6×Ｒ7＋ｅｘｐ(ＶC／ＶT)×Ｒ6×(Ｒ7＋Ｒ8))
／((１＋ｅｘｐ(ＶC／ＶT))×(Ｒ6＋Ｒ7＋Ｒ8))      （２４）
【００８０】
次に、本実施形態に係る制御回路を適用可能な電流可変型の可変利得増幅回路の構成例について説明する。図１１に示す電流可変型の可変利得増幅回路１０２においては、図１に示すコレクタ抵抗切換型の可変利得増幅回路１００と比較して、抵抗Ｒ６，Ｒ８，Ｒ１０，Ｒ１１が省略されている。そして、利得制御用トランジスタ対Ｑ４，Ｑ５のうちの他方Ｑ５のコレクタが出力端子ＯＵＴに接続されており、利得制御用トランジスタ対Ｑ６，Ｑ７のうちの他方Ｑ６のコレクタが出力端子ＯＵＴＸに接続されている。
【００８１】
（１９）式から、図１１に示す電流可変型の可変利得増幅回路１０２の電圧利得ＡVは、以下の（２５）式で表される。
【００８２】
ＡV＝２×Ｒ7／Ｒ12×１／(１＋ｅｘｐ(ＶC／ＶT))      （２５）
【００８３】
したがって、図１１に示す可変利得増幅回路１０２においても、電圧利得ＡVにＶC／ＶTの項が含まれるので、図１２に示すように、電圧利得ＡVが温度Ｔに依存して変化することになる。ここで、図１２は、温度Ｔを変化させた場合における制御電圧ＶCに対する電圧利得ＡVの特性の一例を示す。しかし、本実施形態の制御電圧補正回路１により補正された後の制御電圧を可変利得増幅回路１０２の制御端子ＡＧＣと制御基準端子ＡＧＣＲＥＦとの間に印加することで、（２５）式におけるＶC／ＶTの項に起因する電圧利得ＡVの温度特性を相殺することができる。その結果、図１３に示すように、電圧利得ＡVの温度依存性を広範囲に渡って補償することができる。ここで、図１３は、温度Ｔを変化させた場合における入力制御電圧ＶINに対する電圧利得ＡVの特性の一例を示す。
【００８４】
さらに、差動増幅回路以外の可変利得増幅回路に対しても、本実施形態に係る制御回路を適用することができる。例えば図１４の可変利得増幅回路１０４においては、増幅用トランジスタＱ８のベースは、コンデンサＣ１を介して入力端子ＩＮに接続されているとともに、所定電圧が印加される端子ＲＥＦに抵抗Ｒ４を介して接続されている。そして、増幅用トランジスタＱ８のエミッタは、抵抗Ｒ１３を介して接地されている。また、利得制御用トランジスタ対Ｑ４，Ｑ５においては、各エミッタが増幅用トランジスタＱ８のコレクタに共通接続されており、各ベースが制御端子ＡＧＣ及び制御基準端子ＡＧＣＲＥＦにそれぞれ接続されている。そして、利得制御用トランジスタ対の一方Ｑ４のコレクタが電源電圧Ｖｃｃに接続されており、利得制御用トランジスタ対の他方Ｑ５のコレクタが出力端子ＯＵＴに接続されているとともに抵抗Ｒ７を介して電源電圧Ｖｃｃに接続されている。図１４の可変利得増幅回路１０４において、入力端子ＩＮに入力された信号は、増幅用トランジスタＱ８により増幅されて出力端子ＯＵＴから出力される。その際に、入力端子ＩＮと出力端子ＯＵＴとの間における信号の利得が、制御端子ＡＧＣと制御基準端子ＡＧＣＲＥＦとの間に印加される制御電圧ＶCに応じて変化する。そして、図１４の可変利得増幅回路１０４においても、電圧利得ＡVにＶC／ＶTの項が含まれるため、本実施形態の制御電圧補正回路１により補正された後の制御電圧を制御端子ＡＧＣと制御基準端子ＡＧＣＲＥＦとの間に印加することで、利得の温度依存性を広範囲に渡って補償することができる。
【００８５】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００８６】
【図１】コレクタ抵抗切換型の可変利得増幅回路の構成例を示す回路図である。
【図２】コレクタ抵抗切換型の可変利得増幅回路において、温度を変化させた場合の制御電圧に対する電圧利得特性の一例を示す図である。
【図３】従来の可変利得増幅回路において、温度を変化させた場合の制御電圧に対する電圧利得特性の一例を示す図である。
【図４】実施形態に係る可変利得増幅回路の制御回路の概略構成を示す図である。
【図５】電流変換回路の概略構成を示す回路図である。
【図６】電流変換回路及び温度補償電流生成回路の概略構成を示す回路図である。
【図７】参照電流生成回路の概略構成を示す回路ブロック図である。
【図８】参照電流生成回路の他の概略構成を示す回路図である。
【図９】実施形態に係る可変利得増幅回路において、温度を変化させた場合の入力制御電圧に対する出力制御電圧特性の一例を示す図である。
【図１０】実施形態に係る可変利得増幅回路において、温度を変化させた場合の入力制御電圧に対する電圧利得特性の一例を示す図である。
【図１１】電流可変型の可変利得増幅回路の構成例を示す回路図である。
【図１２】電流可変型の可変利得増幅回路において、温度を変化させた場合の制御電圧に対する電圧利得特性の一例を示す図である。
【図１３】電流可変型の可変利得増幅回路において、温度を変化させた場合の入力制御電圧に対する電圧利得特性の一例を示す図である。
【図１４】可変利得増幅回路の他の構成例を示す回路図である。
【符号の説明】
【００８７】
１  制御電圧補正回路、２  制御電流補正回路、３  電流変換回路、４  温度補償電流生成回路、５  参照電流生成回路、１００，１０２，１０４  可変利得増幅回路。
【図１】
2006229875.tif 000003
【図２】
2006229875.tif 000004
【図３】
2006229875.tif 000005
【図４】
2006229875.tif 000006
【図５】
2006229875.tif 000007
【図６】
2006229875.tif 000008
【図７】
2006229875.tif 000009
【図８】
2006229875.tif 000010
【図９】
2006229875.tif 000011
【図１０】
2006229875.tif 000012
【図１１】
2006229875.tif 000013
【図１２】
2006229875.tif 000014
【図１３】
2006229875.tif 000015
【図１４】
2006229875.tif 000016