(57)【要約】【課題】簡単な構成で圧電素子の共振周波数にロックさせて安定した駆動を実現する。【解決手段】圧電素子1を駆動するトランス２の１つの巻線である検出巻線２５に接続された、サンプルホールド手段４とコンパレータ５により実際の駆動周波数が圧電素子の共振周波数より高いほうにずれているか低いほうにずれているかを検出し、基準クロックの分周比を増減することにより圧電素子１の駆動周波数を調整し、共振周波数にロックさせて安定した圧電素子駆動を実現する。【選択図】図１
2006314161.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも圧電素子を駆動する信号が供給される１次側巻線と前記圧電素子に接続される２次側巻線とを有するトランスと、前記圧電素子が発生する起電圧を前記トランスの巻線に誘起される誘起電圧の１つにより検出し、前記圧電素子の共振周波数に対応する基準電圧と前記検出された誘起電圧とを比較し、その検出結果に応じて前記トランスの１次側巻線に供給される駆動信号のスイッチングタイミングを制御することを特徴とする圧電素子駆動装置。
【請求項２】
トランスに１次側巻線および２次側巻線とは別に検出巻線を設け、圧電素子の起電圧により誘起される誘起電圧を検出し、前記検出巻線に接続され、サンプリングパルス入力にしたがってサンプルホールドするサンプルホールド手段と、前記サンプルホールド手段の出力を基準電圧と比較し、ローレベルまたはハイレベルを出力するコンパレータと、基準クロック発生手段と、前記基準クロック発生手段の出力を分周しかつその分周比を前記コンパレータの出力レベルに対応して一定時間間隔で増減させる分周手段と、前記分周手段の出力より前記サンプルホールド手段のサンプリングパルスを発生するサンプリングパルス発生手段と、前記分周手段の出力より前記トランスを駆動するためのスイッチング素子のスイッチングタイミングを発生するオンオフ制御手段を具備する請求項１記載の圧電素子駆動装置。
【請求項３】
トランスは、コアの1部にエアギャップを有する請求項１乃至請求項２に記載の圧電素子駆動装置。
【請求項４】
分周手段は、２のｎ乗回を１サイクルとして分周比を変化させる請求項２乃至請求項３に記載の圧電素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電素子を使用した駆動装置に関する。
【背景技術】
【０００２】
従来、超音波モータなど圧電素子の駆動回路としていろいろな方法が検討されており、実用化されているものもある(例えば、特許文献１参照)。
【特許文献１】特許第２５３２５１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
解決しようとする問題点は、圧電素子は一般に駆動のために高電圧が必要で、かつ素子の共振点付近でしか効率よく動作しないため、安定した駆動方式の確保が難しく、複雑な回路構成が必要であった。
【課題を解決するための手段】
【０００４】
上記課題を解決するために本発明は、少なくとも圧電素子を駆動する信号が供給される１次側巻線と前記圧電素子に接続される２次側巻線とを有するトランスと、前記圧電素子が発生する起電圧を前記トランスの巻線に誘起される誘起電圧の１つにより検出し、前記圧電素子の共振周波数に対応する基準電圧と前記検出された誘起電圧とを比較し、その検出結果に応じて前記トランスの１次側巻線に供給される駆動信号のスイッチングタイミングを制御することを特徴とする圧電素子駆動装置である。
【０００５】
そして、より具体的には、トランスに１次側巻線および２次側巻線とは別に検出巻線を設け、圧電素子の起電圧により誘起される誘起電圧を検出し、前記検出巻線に接続され、サンプリングパルス入力にしたがってサンプルホールドするサンプルホールド手段と、前記サンプルホールド手段の出力を基準電圧と比較し、ローレベルまたはハイレベルを出力するコンパレータと、基準クロック発生手段と、前記基準クロック発生手段の出力を分周しかつその分周比を前記コンパレータの出力レベルに対応して一定時間間隔で増減させる分周手段と、前記分周手段の出力より前記サンプルホールド手段のサンプリングパルスを発生するサンプリングパルス発生手段と、前記分周手段の出力より前記トランスを駆動するためのスイッチング素子のスイッチングタイミングを発生するオンオフ制御手段を具備する圧電素子駆動装置である。
【発明の効果】
【０００６】
本発明の圧電素子駆動装置によれば、圧電素子をトランスを介して駆動する方式により、圧電素子に発生する起電圧を、トランスの巻線に生じる誘起電圧を利用することにより、圧電素子の動作状態（周波数）を検出するために特別な手段を付加する必要が無く、しかも低電圧で駆動できかつ圧電素子の共振周波数の変化に対して安定して追随できるようにすることができる。
【０００７】
また、トランスに圧電素子の起電圧を検出する検出巻線を備えることにより、圧電素子を駆動する巻線の動作電位とは独立して誘起電圧を処理することが出来る。そして、検出巻線からサンプルホールド手段とコンパレータによりスイッチング素子の駆動周波数と圧電素子の共振周波数のズレ方向を判定し、その出力に応じて分周手段では一定時間間隔で分周比を変化させ、その結果としてオンオフ制御手段を通してスイッチング素子によるトランスの駆動周波数が圧電素子の最適周波数になるように調整されるため安定かつ効率よい圧電素子駆動装置が実現できる。
【０００８】
また、コアの1部にエアギャップを設けてインダクタンスを最適値に設定することにより、圧電素子のもつ容量成分を打ち消し、サンプルホールド手段とコンパレータにより共振周波数の検出のダイナミックレンジを広げるとともに実質的に、圧電素子の容量成分をキャンセルし、無効電力を低減することで効率が改善され、圧電素子の駆動に要する電力自体も低減することが可能となる。
【０００９】
また、さらに分周手段を、基準クロック発生手段出力の２のｎ乗回を１サイクルとして分周比を変化させるようにすることで、実質的に少数点以下の分周比を設定することが可能となり、比較的低い基準クロック周波数を用いても圧電素子の駆動周波数を細かく調整することが可能となり、結果として高精度な制御手段が実現できる。
【発明を実施するための最良の形態】
【００１０】
以下本発明を実施するための最良の形態について、図面を参照して説明する。
（実施の形態１）
図1において、圧電素子１はトランス２の２次側巻線２１、２２に接続されている。３はスイッチング素子であり、２個の素子で交互にトランスの１次側巻線２３、２４を駆動する。４はサンプルホールド手段であり、アナログスイッチ４０１とコンデンサ４０２により構成される。トランス２の検出巻線２５から出力された信号はサンプルホールド手段４の入力端子４１に入力され、サンプリングパルス入力端子４２の信号がハイレベルのとき入力端子４１のレベルをサンプリングし、ローレベルの間ホールドする。このサンプルホールド回路の出力４３はコンパレータ５の一方の入力５１に接続されており、基準電圧６と比較され、サンプルホールド手段の出力４３が基準電圧６より大きい場合にはハイ、サンプルホールド手段の出力４３が基準電圧より小さい場合にはローとなるようにコンパレータ５の出力５３は変化する。７は分周手段であり、分周比設定回路７０１、カウンタ７０２より構成される。８は基準クロック発生手段であり、入力端子７１に入力されたコンパレータ５の出力５３がローレベルのときは分周比設定回路７０１は分周比の設定値を一定時間間隔で増加させ、カウンタ７０２の出力周波数が下がるように変化させる。また、逆にコンパレータ５の出力５３がハイレベルのときは分周比設定回路７０１は分周比設定値を一定時間間隔で減少させ、カウンタ７０２の出力周波数が上がるように変化させる。９はオンオフ制御手段であり、分周手段７の出力７３のタイミングに応じて駆動パルスを発生させ、出力端子９２、９３に交互に出力する。
【００１１】
図２は要部波形を示している。分周手段７の出力タイミングに合わせ、オンオフ制御手段９は出力端子９２、９３に交互に図２（ｂ）のように時間τ１の間パルスを出力し、スイッチング素子を交互に駆動することでトランスの１次側巻線２３、２４を駆動し、２次側巻線２１、２２で電圧を変換し圧電素子を駆動する。トランスの検出巻線２５には図２（ｄ）に示すようにこれらの相似波形が表れる。そこで、サンプリングパルス発生手段１０にて図２（ｃ）に示すようにスイッチング素子の駆動タイミングより時間τ２だけ遅れたパルスを作成し、その瞬間のトランス巻線電圧値をサンプリングし、次のサンプリングまでホールドすることにより、図２（ｅ）の波形を得る。圧電素子の共振周波数よりスイッチング素子の駆動周波数が低いか高いかにより検出巻線２５の出力波形は図２（ｄ）に示すように変化し、サンプルホールド手段の出力も図２（ｅ）に示すようにレベルが変化する。そこで、コンパレータ５により基準レベルと比較することにより、コンパレータの出力端子５３には圧電素子の共振周波数より低い周波数で駆動した場合ハイレベル、高い周波数で駆動した場合ローレベルとなる信号、図２（ｆ）が得られる。
【００１２】
そこで、分周手段７で基準クロック発生手段８の分周比をこの信号に応じてハイレベルのときは駆動周波数を上げるように、またローレベルのときは駆動周波数を下げるようにすることに変化させることにより、駆動周波数を圧電素子の共振周波数付近に安定して保
つことができる。尚、実施例ではサンプルホールド手段４の入力としてトランス２の専用巻線（検出巻線）を使用したが、他の巻線でも使用可能である。
【００１３】
図３は圧電素子の等価回路であり、メカニカルな共振子の特性を示す共振子の部分とコンデンサ成分が並列に接続された特性を持っている。このコンデンサ成分は素子を駆動する際、無効電力を必要とし、結果として駆動の効率を悪化させる。そこで、図１のトランス２のコアにエアギャップを設け、端子２１、２２間のインダクタンスの値Ｌを調整し、
Ｌ＝１／（２πｆ）2Ｃ・・・（式１）
とすることで簡単に圧電素子のコンデンサ成分の影響を打ち消すことができる。（式１）において、Ｃは圧電素子のコンデンサ成分の値、ｆは圧電素子の共振周波数である。
【００１４】
次に分周手段を２のｎ乗回を１サイクルとして分周比を変化させる実施例について説明する。基準クロックの周波数を５０ＭＨｚとし、圧電素子の共振周波数が５０ｋＨｚであった場合、分周手段７の出力周波数は１００ｋＨｚである。つまり分周比設定回路７０１での分周比設定値は５００である。この分周比が最小分解能である１だけ変化すると分周手段７の出力周波数は２００Ｈｚ変化し、その結果、圧電素子の駆動周波数は１００Ｈｚ変化することになる。これ以上に分解能を上げようとすれば基準クロック周波数を上げなければならないが、クロック周波数を高めようとしても使用するデバイスの制約やＥＭＣの課題が発生し、困難になることが多い。そこで、クロック周波数を上げずに分解能を上げる手段として図４に示すように分周比を下位２ビット分拡張し、出力の４サイクルごとに分周比を１だけ増加させる部分を設けることにより、実質的に４倍の分解能を得ることができ、クロック周波数を上げることなく分解能を上げることができる。つまり、分周比を等価的に１以下の数値０.２５刻みで設定することができる。尚、ここでは出力４サイクルごとに分周比を操作する方法を示したが、これ以外に２サイクル、８サイクル、１６サイクルといった２のｎ乗回ごとに分周比を操作する方法も容易に実現できる。
【産業上の利用可能性】
【００１５】
本発明の圧電素子駆動装置は圧電素子を低電圧で安定した駆動が実現でき、実用上極めて有効である。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における圧電素子駆動装置のブロック図
【図２】本発明の実施の形態１における要部波形図
【図３】本発明の圧電素子の等価回路を示す図
【図４】本発明の実施の形態１における分周手段の出力波形図
【符号の説明】
【００１７】
１  圧電素子
２  トランス
３  スイッチング素子
４  サンプルホールド手段
５  コンパレータ
６  基準電圧
７  分周手段
８  基準クロック発生手段
９  オンオフ制御手段
１０  サンプリングパルス発生手段
１１  電源
２１、２２  ２次側巻線
２３、２４  １次側巻線
２５  検出巻線
４１  サンプルホールド手段入力端子
４２  サンプリングパルス入力端子
４３  サンプルホールド回路出力端子
５１、５２  コンパレータ入力端子
５３  コンパレータ出力端子
７１  分周手段入力端子
７３  分周手段出力端子
９２、９３  オンオフ制御手段出力端子
４０１  アナログスイッチ
４０２  コンデンサ
７０１  分周比設定回路
７０２  カウンタ
【図１】
2006314161.tif 000003
【図２】
2006314161.tif 000004
【図３】
2006314161.tif 000005
【図４】
2006314161.tif 000006