(57)【要約】【課題】  Ｄ級増幅器を用いた駆動回路における電力の消費を抑制する。【解決手段】  駆動回路（101）は、パルス変調された信号を増幅して出力するＤ級増幅器（12）と、該Ｄ級増幅器に接続され且つ該Ｄ級増幅器から出力される信号からパルス変調に係る搬送波成分を除去するローパスフィルタ（20）と、容量成分を有し且つ前記ローパスフィルタから出力される信号に基づき動作する圧電スピーカ（19）と、該圧電スピーカおよび前記ローパスフィルタ間に接続されたダンピング抵抗（30）とを備える。Ｄ級増幅器から出力された信号は、直接的にローパスフィルタへ供給され、その搬送波成分がローパスフィルタにて除去された後、ダンピング抵抗を介して圧電スピーカへ供給される。【選択図】      図１
2006094158.tif 000002
【特許請求の範囲】
【請求項１】
パルス変調された信号を増幅して出力するＤ級増幅器と、該Ｄ級増幅器に接続され且つ該Ｄ級増幅器から出力される信号からパルス変調に係る搬送波成分を除去するローパスフィルタと、容量成分を有し且つ前記ローパスフィルタから出力される信号に基づき動作する圧電スピーカと、該圧電スピーカおよび前記ローパスフィルタ間に接続されたダンピング抵抗とを備えることを特徴とする駆動回路。
【請求項２】
前記Ｄ級増幅器は、入力信号を符号が相反する２つの信号に変換する入力信号変換手段と、該手段から出力される２つの信号にパルス変調を施すパルス変調手段と、該手段から出力される２つの信号を増幅する第１の増幅手段および第２の増幅手段とを有し、
前記ローパスフィルタは、前記第１の増幅手段の出力端に接続されたコイルと該コイルの他端に接続されたコンデンサとを有する第１のフィルタと、前記第２の増幅手段の出力端に接続されたコイルと該コイルの他端に接続されたコンデンサとを有する第２のフィルタとを有し、
前記ダンピング抵抗は、前記第１のフィルタのコイルの他端と該フィルタのコンデンサとの接続点に接続された抵抗素子を有することを特徴とする請求項１記載の駆動回路。
【請求項３】
前記ダンピング抵抗は、さらに、前記第２のフィルタの他端とコイルに対し該フィルタのコンデンサとの接続点に接続された抵抗素子を有し、
前記両抵抗素子が互いに同一の抵抗値を有することを特徴とする請求項２記載の駆動回路。
【請求項４】
前記Ｄ級増幅器のパルス変調手段は、パルス幅変調を行うことを特徴とする請求項１乃至３のいずれか１項に記載の駆動回路。
【請求項５】
請求項１乃至４のいずれか１項に記載の駆動回路と、該駆動回路に電源電圧を供給する電池とを備えることを特徴とする携帯機器。
【請求項６】
無線通信回路を有する携帯情報端末であることを特徴とする請求項５記載の携帯機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量成分を有する圧電スピーカの駆動回路に関し、特に、Ｄ級増幅器を用いた駆動回路に関する。
【背景技術】
【０００２】
従来、電力効率が比較的高いことで知られるＤ級増幅器の用途として、例えば、スピーカを負荷とした駆動回路がある。Ｄ級増幅器を用いたスピーカ駆動回路の一例に、後述の特許文献１に記載のものがある。特許文献１の手法は、３チャネルのオーディオアンプの各チャネルにパルス幅変調（以下、「ＰＷＭ」：Pulse Width Modulationと称する。）方式のＤ級アンプユニットを採用し、これらの各チャネルへの入力信号をチャネル間で位相シフトさせることにより、各チャネル間の駆動電流の相互干渉を防止するというものである。
【０００３】
ところで、上述のようなスピーカの駆動回路においては、一般的に、Ｄ級増幅器からの出力をアナログ信号に変換してスピーカに供給するために、増幅器とスピーカとの間にコイル及びコンデンサから成るローパスフィルタが設けられる。上記特許文献１の手法におけるスピーカのような、いわゆるダイナミックスピーカの場合、このスピーカが容量成分を持たないことから、スピーカとローパスフィルタのコイルとによる共振は発生しないが、スピーカとして、容量成分を持つ圧電スピーカを駆動する場合、その容量成分とフィルタのコイルとにより共振が起こり、信号波形に特定周波数でのピークが現われることがある。このピークは、スピーカにおける音響ノイズの要因となることから、ピークを平坦化させるために、従来、駆動回路の伝送路中にダンピング抵抗なる抵抗素子を挿入し、伝送路のインピーダンスを調整するという方法が採られる。
【０００４】
図４に、ダンピング抵抗が挿入された従来の駆動回路の構成例を示す。図示の駆動回路１０は、符号が相反する２つの信号を上述の圧電スピーカ９に供給する、いわゆるＢＴＬ（Bridged Transless）接続形式の回路であり、ダンピング抵抗３ａである各抵抗素子３および４は同一の値を持ち、また、ローパスフィルタ５ａを構成する各コイル５および６、並びに各コンデンサ７および８も、それぞれ同じ値を持つ。
【０００５】
駆動回路１０において、図５の（ａ）に示すような波形１Ａを持つアナログ信号が入力端子１に入力されると、この信号が、入力信号処理部２−０にて、符号が反転する２つの信号に変換された後、ＰＷＭ変調器２−１により例えば数１００ＫＨｚの周波数にてＰＷＭを施される。変調された信号は、ドライバ２−２及び２−３により必要な電力が得られるよう増幅されたうえで、出力端子ａおよびｂから出力される。これにより、図５の（ｂ）及び（ｃ）に示す矩形波２Ａおよび２Ｂのような、入力信号の振幅に応じてパルス幅が変化した２値信号を得る。Ｄ級増幅器２からの出力信号は、ダンピング抵抗３ａを経た後、ローパスフィルタ５ａにてＰＷＭ変調時の搬送波が除去されることにより、図５の（ｂ）及び（ｃ）に示す波形２Ａ−１及び２Ｂ−１を持つアナログ信号となって圧電スピーカ９に印加される。
【０００６】
なお、ダンピング抵抗３ａの値が適正でない場合、既述したように、コイル５及び６と圧電スピーカ９の容量成分とにより直列共振回路が形成され、その結果、図６に示す周波数特性曲線３Ａのように、周波数の高域でピーク３Ａ−１を生じる。例えば、コイル５及び６の値をそれぞれ４７μＨ、圧電スピーカ９の等価容量を２μＦとすると、ピークは約１２ＫＨｚになる。そこで、このピークを平坦化すべくダンピング抵抗３ａの値を設定することにより、同図６に示す比較的緩やかな曲線３Ｂを得ることができる。上述のようなダンピング抵抗が挿入された回路は、例えば、後述の非特許文献１に記載されており、ここでは、ダンピング抵抗の値として４．７Ωが設定されている。
【特許文献１】特開２００４−０４８３３３号公報
【非特許文献１】“昇圧電源内蔵圧電スピーカ駆動用Ｄ級パワーアンプ（ＮＪＵ８７５３）”、第７頁・“応用回路例”、［online］、平成１５年９月２６日版、［平成１６年９月６日検索］、インターネット＜URL: http://www.njr.co.jp/j_frame/jf_00_sds.html＞
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、Ｄ級増幅器は、入力信号が印加されない無音時にも、パルス幅変調波をデューティ５０％にて出力することから、図４に示すような従来の駆動回路においては、ローパスフィルタ５ａに対し、ダンピング抵抗３ａを通じて、常時、電流が供給されることとなる。よって、特に、このような駆動回路が携帯機器に設けられている場合は、電池の消耗が早められるという問題が生じる。
【０００８】
なお、電池の消耗を抑制するために、図７に示すような駆動回路１０´、すなわち図４の構成からコンデンサ７および８を削除した構成とすることにより、コンデンサが無い分、グランドへのコモンモード電流が少なくなり、結果、消費電流を削減することはできるが、圧電スピーカ９にはＤ級増幅器２からの搬送波がそのまま印加されることから、コモンモードノイズが増大し、ひいては放射ノイズが増大するという不都合が生じる。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、Ｄ級増幅器を用いた駆動回路における電力の消費を抑制し得る手法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る駆動回路は、パルス変調された信号を増幅して出力するＤ級増幅器と、該Ｄ級増幅器に接続され且つ該Ｄ級増幅器から出力される信号からパルス変調に係る搬送波成分を除去するローパスフィルタと、容量成分を有し且つ前記ローパスフィルタから出力される信号に基づき動作する圧電スピーカと、該圧電スピーカおよび前記ローパスフィルタ間に接続されたダンピング抵抗とを備える。
【発明の効果】
【００１１】
本発明によれば、駆動回路のダンピング抵抗をローパスフィルタの後段に配置したことにより、フィルタの前段における直流抵抗成分が従来より小さくなり、結果、フィルタを流れる電流により消費される電力を削減することができる。よって、入力信号の印加の有無に関わらず信号出力するＤ級増幅器を用いた駆動回路の消費電力を抑えることができる。
【発明を実施するための最良の形態】
【００１２】
［第１の実施形態］
以下、本発明の実施例について図面を用いて詳細に説明する。図１に、本発明に係る駆動回路の第１の実施形態による構成を示す。本実施形態の駆動回路１０１は、従来知られたＢＴＬ接続形式の回路であり、容量性負荷としての圧電スピーカ１９を駆動するための回路である。駆動回路１０１は、図１に示すように、入力端子１１に接続されたＤ級増幅器１２と、Ｄ級増幅器１２の出力端子ａ及びｂに接続されたローパスフィルタ２０と、ローパスフィルタ２０及び圧電スピーカ１９間に接続されたダンピング抵抗３０とを備える。
【００１３】
Ｄ級増幅器１２は、図４に沿って説明した従来のＤ級増幅器と同様の構成を成し、すなわち、入力端子１１からの入力信号を符号が相反する２つの信号に変換する入力信号処理部１２−０と、入力信号処理部１２−０にて変換された２つの信号にＰＷＭを施すＰＷＭ変調器１２−１と、ＰＷＭ変調器１２−１から出力される２つの信号を増幅して出力端子ａ及びｂから出力するドライバ１２−２及び１２−３とを備える。ドライバ１２−２及びドライバ１２−３は、本発明における第１の増幅手段及び第２の増幅手段に対応する構成要素である。
【００１４】
ローパスフィルタ２０は、本発明における第１のフィルタを構成するコイル１５及びコンデンサ１７と、第２のフィルタを構成するコイル１６及びコンデンサ１８とを備える。コイル１５は、図１に示すように、出力端子ａを介してドライバ１２−２に接続され、その他端にはコンデンサ１７が接続されている。他方のコイル１６は、出力端子ｂを介してドライバ１２−３に接続され、その他端にはコンデンサ１８が接続されている。また、コンデンサ１７及びコンデンサ１８は、直列に接続され且つ交点がグランドに接続されている。
【００１５】
ダンピング抵抗３０は、従来と同様に、ローパスフィルタ２０のコイルと圧電スピーカ１９の容量成分とによる共振により発生する波形のピークを平坦化するために、伝送路のインピーダンスを調整することを目的として設けられており、その構成は、コイル１５とコンデンサ１７との接続点に接続された抵抗素子１３と、コイル１６とコンデンサ１８との接続点に接続された抵抗素子１４とから成る。抵抗素子１３及び抵抗素子１４は、上述の態様でローパスフィルタ２０に接続されている一方で、それぞれの他端が圧電スピーカ１９に接続されている。
【００１６】
図１に示す構成において、例えば、圧電スピーカ１９が２μＦのとき、コイル１５及びコイル１６の値をそれぞれ４７μＨ、コンデンサ１７及びコンデンサ１８の値をそれぞれ０．１μＦ、そして、抵抗素子１３及び抵抗素子１４の値をそれぞれ４．７Ωとすることにより、図６に示す周波数特性曲線３Ｂのような、ピーク３Ａ−１が平坦化された波形の信号を圧電スピーカ１９に供給することができる。
【００１７】
上述の構成を成す駆動回路１０１の動作を説明する。入力端子１１に、図５の（ａ）の波形１Ａを持つアナログ信号が入力されると、従来と同様にしてＤ級増幅器１２の出力端子ａ及びｂから、同図（ｂ）及び（ｃ）に示す矩形波２Ａ及び２Ｂの信号が出力される。Ｄ級増幅器１２から出力された各信号中の搬送波成分は、次段のローパスフィルタ２０により除去される。搬送波成分を除去された後、上述の矩形波は、同図（ｂ）及び（ｃ）に破線にて示す波形２Ａ−１及び２Ｂ−１を持つアナログ信号となり、これらの２つの信号が、ダンピング抵抗３０を介して圧電スピーカ１９へ供給される。
【００１８】
このように、駆動回路１０１によれば、ダンピング抵抗３０をローパスフィルタ２０と圧電スピーカ１９との間に配置したことから、図４に沿って説明した従来の構成に比べ、ローパスフィルタ２０の前段における直流抵抗成分を小さくすることができ、これにより、ローパスフィルタ２０に流れる搬送波電流によって消費される電力を削減することができる。また、Ｄ級増幅器１２は、圧電スピーカ１９の無音時のように、入力端子１１への信号入力がない時も、デューティ５０％の搬送波信号を出力するが、この信号はローパスフィルタ２０にて除去されることから、後段のダンピング抵抗３０へ供給されることはない。よって、駆動回路１０１によれば、無音時における電力の消費をも抑えることができる。
【００１９】
なお、ローパスフィルタ２０に搬送波成分の電流が流れたとき、ドライバ１２−２及び１２−３のオン抵抗、コイル１５及び１６の直流抵抗、および、コンデンサ１７及び１８によるＥＳＲ（Equivalent Series Resistance：等価直列抵抗）等により、実際にはエネルギーを若干消費する。しかしながら、これらの抵抗成分は、ダンピング抵抗３０よりも小さな値であることから、その消費量は、Ｄ級増幅器１２からの出力が直接的にダンピング抵抗へ供給される従来の構成における消費量と比べれば、極めて小さい値である。
【００２０】
［第２の実施形態］
上述した第１の実施形態では、図１に示すように、ローパスフィルタ２０の両出力端にダンピング抵抗３０の抵抗素子１３及び抵抗素子１４を接続したが、これに代えて、ローパスフィルタ２０のいずれか一方の出力端にダンピング抵抗としての抵抗素子を接続するという構成であってもよい。この構成を第２の実施形態とする。
【００２１】
図２に、第２の実施形態の構成を示す。図示の駆動回路１０２では、ダンピング抵抗３０´として、コイル１５とコンデンサ１７との接続点にのみ抵抗素子１３´が接続されている。この抵抗素子１３´の値は、図１における抵抗素子１３及び抵抗素子１４の合算値とし、例えば、抵抗素子１３及び抵抗素子１４がそれぞれ上述の４．７Ωであれば、図２の抵抗素子１３´の値は、合算値の９．４Ωとする。
【００２２】
第２の実施形態によれば、図１に示す第１の実施形態の駆動回路１０１と同様な効果をもたらすことができ、また、ダンピング抵抗としての抵抗素子の個数を削減したことにより、回路の小型化を図ることができる。
【００２３】
［具体例］
図３に、上述した各実施形態の駆動回路を用いた具体例の構成をブロックにて概略的に示す。図示の構成は、駆動回路１０１（１０２）を、携帯電話あるいは携帯用のパーソナルコンピュータのような携帯情報端末１００に搭載した例である。携帯情報端末１００は、電源となる電池１１０と、携帯情報端末１００の全体の動作を制御する制御回路１１１と、アンテナ１１３を介して外部との無線通信を行う無線通信回路１１２と、携帯情報端末１００の圧電スピーカ１９´を駆動する上述の駆動回路１０１（１０２）とを備える。図示の携帯情報端末１００においては、駆動回路１０１（１０２）による上述の作用により、電池１１０の消耗を抑えることができる。なお、本発明に係る駆動回路を備えた携帯機器としては、図３の携帯情報端末１００に限らず、例えば、携帯オーディオ機器であってもよい。
【００２４】
上記各実施形態のＤ級増幅器１２は、入力信号にＰＷＭを施すＰＷＭ変調器１２−１を備えるものであったが、これに限らず、例えば、ＰＷＭに代えてＰＤＭ（Pulse Density Modulation：パルス密度変調）を施すものであってもよい。また、Ｄ級増幅器１２に変調手段を設けることに代えて、予め変調された信号をＤ級増幅器へ外部入力する構成であってもよい。
【００２５】
上記各実施形態の駆動回路１０１（１０２）は、接続形式がＢＴＬ接続であったが、これに限らず、本発明は、例えば、Ｄ級増幅器の入力信号変換手段が削除され、且つ、変調器の入出力端子、ドライバ、ローパスフィルタおよびダンピング抵抗の片方が削除された回路に接続した１つのスピーカに対し単一の信号が入力される形式にも適用可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明による第１の実施形態の構成を示す回路図である。
【図２】本発明による第２の実施形態の構成を示す回路図である。
【図３】各実施形態の具体例の構成を示すブロック図である。
【図４】従来の駆動回路の構成を示す回路図である。
【図５】駆動回路に係る信号波形を説明するための説明図である。
【図６】駆動回路に係る周波数特性を説明するための説明図である。
【図７】従来の駆動回路の他の構成を示す回路図である。
【符号の説明】
【００２７】
１０１  駆動回路
１１  入力端子
１２  Ｄ級増幅器
１２−０：入力信号処理部、１２−１：ＰＷＭ変調器、１２−２：ドライバ、１２−３：ドライバ
２０  ローパスフィルタ
１５、１６  コイル
１７、１８  コンデンサ
３０  ダンピング抵抗
１３、１４  抵抗素子
１９  圧電スピーカ
【図１】
2006094158.tif 000003
【図２】
2006094158.tif 000004
【図３】
2006094158.tif 000005
【図４】
2006094158.tif 000006
【図５】
2006094158.tif 000007
【図６】
2006094158.tif 000008
【図７】
2006094158.tif 000009