(57)【要約】【課題】メモリ部とスイッチングウィンドウを調整する抵抗部とを含むことによりスイッチ駆動電圧および電流を調節することが可能であり、ＷＯＲＭ(Write Once Read Memory)型メモリとして使用可能であり、動作信頼性にも優れた抵抗変化型メモリ素子を提供する。【解決手段】抵抗変化型メモリ素子は、下部電極１０、抵抗メモリ層２０および上部電極３０より形成されたメモリ部と、メモリ部のスイッチングウィンドウを調整する抵抗部５０を含む。【選択図】図２
2006229227.tif 000002
【特許請求の範囲】
【請求項１】
メモリ部と、前記メモリ部のスイッチングウィンドウを調整する抵抗部とを含むことを特徴とする抵抗変化型メモリ素子。
【請求項２】
前記スイッチングウィンドウを調整する抵抗部が、前記メモリ部の外部に直列に連結されたことを特徴とする請求項１に記載の抵抗変化型メモリ素子。
【請求項３】
前記スイッチングウィンドウを調整する抵抗部が、前記メモリ部の内部に設けられたことを特徴とする請求項１に記載の抵抗変化型メモリ素子。
【請求項４】
前記メモリ部が、下部電極、前記スイッチングウィンドウを調整する抵抗部、抵抗メモリ層および上部電極が順次形成された構造を持つことを特徴とする請求項３に記載の抵抗変化型メモリ素子。
【請求項５】
前記スイッチングウィンドウを調整する抵抗部と前記抵抗メモリ層との間に金属層をさらに含むことを特徴とする請求項４に記載の抵抗変化型メモリ素子。
【請求項６】
前記スイッチングウィンドウを調整する抵抗部が、金属配線であることを特徴とする請求項２に記載の抵抗変化型メモリ素子。
【請求項７】
前記スイッチングウィンドウを調整する抵抗部が、有機半導体材料または無機半導体材料から構成されることを特徴とする請求項１に記載の抵抗変化型メモリ素子。
【請求項８】
前記有機半導体材料が、導電性ポリマーまたは導電性部分によってドープされた絶縁ポリマーであることを特徴とする請求項７に記載の抵抗変化型メモリ素子。
【請求項９】
前記無機半導体材料が、真性半導体、外因性半導体、および化合物半導体よりなる群から選ばれることを特徴とする請求項７に記載の抵抗変化型メモリ素子。
【請求項１０】
有機メモリ、金属酸化物抵抗メモリ、または相変化メモリ（ＰＲＡＭ）として作用することを特徴とする請求項１に記載の抵抗変化型メモリ素子。
【請求項１１】
ＷＯＲＭ(Write Once Read Memory)型メモリ素子として作用することを特徴とする請求項１に記載の抵抗変化型メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングウィンドウを調整する抵抗部を含む抵抗変化型メモリ素子に関する。
【背景技術】
【０００２】
多くの電子メモリは、素子に電圧を印加する場合に高抵抗状態と低抵抗状態との間でスイッチングできる双安定素子（bistable element）を含む。抵抗変化型メモリ素子（resistive memory devices）は、容量型メモリ素子（capacitative memory devices）に対応する概念であり、印加電圧によって抵抗が異なり且つ抵抗の変化に対応してデータを記憶するメモリを意味する。
【０００３】
カルコゲニド物質（chalcogenide materials）、半導体、様々な種類の酸化物および窒化物、さらには有機材料も抵抗メモリ特性（resistive memory properties）を有することが知られている。このような物質を用いた抵抗変化型メモリ素子には、高い駆動電圧および電流、低い耐久性および低い薄膜取り扱い特性などの欠点があるが、最近、材料工学の飛躍的な発展によってかかる問題点が克服され、不揮発性、低電力、高密度および多重ビット動作メモリ（multi-bit operating memory）として注目を浴びている。このような抵抗変化型メモリ素子の例には、相変化メモリ（Phase Change RAM：ＰＲＡＭ）、有機メモリ（organic memory）、金属酸化物抵抗メモリ（Oxide Resistive RAM）などがある。
【０００４】
一例として有機メモリについて説明すると、有機メモリのメモリマトリックスは、上部電極と下部電極との間に有機メモリ層が形成され、上部電極と下部電極との交差地点に形成されるセルが双安定性特性を提供する。
【０００５】
抵抗変化型メモリ素子において、典型的なメモリセルは、２つの状態、すなわち低抵抗セット状態と高抵抗リセット状態を有し、低抵抗状態の場合をデータ「１」とし、高抵抗状態の場合をデータ「０」とすれば、データの２つのロジック状態を記憶することができる。このような２つの状態は電圧または電流の印加によってスイッチングできるが、このときに使用される電圧または電流の差をスイッチングウィンドウ（switching window）という。
【０００６】
現在、金属酸化物抵抗メモリまたは有機メモリの場合、スイッチングウィンドウの確保が難しい。特に有機メモリの場合、動作電圧の変動が大きくて問題がさらに激しい。図１は、有機メモリに電圧を加えてスイープしながらセット−リセットされる電圧のみを測定してグラフで示したものである。図１に示すように、有機メモリでは動作電圧の変動が大きくてスイッチングウィンドウの確保が難しいことが確認できる。
【０００７】
抵抗変化型メモリ素子では、セット状態を誘導する電圧（または電流）とリセット状態を誘導する電圧（または電流）との間の差が十分確保されなければ、素子の動作信頼性を確保することができない。ところが、既存の抵抗変化型メモリ素子は、このようなスイッチングウィンドウの確保が難しくて素子の動作信頼性を低下させるという恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、メモリ素子にスイッチングウィンドウを調整する抵抗部を連結することにより、スイッチ駆動電圧および電流を調節することが可能な抵抗変化型メモリ素子を提供することにある。
【０００９】
本発明の他の目的は、ＷＯＲＭ（Write Once Read Memory）型メモリとしても使用可能であり、動作信頼性にも優れた抵抗変化型メモリ素子を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明にかかる抵抗変化型メモリ素子は、メモリ部と、前記メモリ部のスイッチングウィンドウを調整する抵抗部とを含むことを特徴とする。
【００１１】
前記スイッチングウィンドウを調整する抵抗部は、前記メモリ部の外部に（メモリ部と物理的に一体的にではなく）直列に連結されていてもよい。前記スイッチングウィンドウを調整する抵抗部は、金属配線であることが好ましい。
【００１２】
あるいは前記スイッチングウィンドウを調整する抵抗部は、前記メモリ部の内部に設けられていてもよい（メモリ部と一体的に設けられていてもよい。例えば、メモリ部が積層構造の場合には、抵抗部はメモリ部の積層物の間に設けられていてもよい）。
【００１３】
前記メモリ部は、下部電極、前記スイッチングウィンドウを調整する抵抗部、抵抗メモリ層および上部電極が順次形成されることが好ましい。また前記スイッチングウィンドウを調整する抵抗部と前記抵抗メモリ層との間に金属層をさらに含むことが好ましい。
【００１４】
メモリ部と、前記メモリ部のスイッチングウィンドウを調整する抵抗部とを含む前記抵抗変化型メモリ素子において、前記スイッチングウィンドウを調整する抵抗部は、有機半導体材料または無機半導体材料から構成されていてもよい。前記有機半導体材料は、導電性ポリマーまたは導電性部分によってドープされた絶縁ポリマーであってもよい。前記無機半導体材料は、真性半導体、外因性半導体、および化合物半導体よりなる群から選ばれるものであってもよい。前記抵抗変化型メモリ素子は、有機メモリ、金属酸化物抵抗メモリ、相変化メモリ（ＰＲＡＭ）、ＷＯＲＭ型メモリとして作用することが好ましい。
【発明の効果】
【００１５】
本発明に係る抵抗変化型メモリ素子は、セット状態を誘導する電圧（または電流）とリセット状態を誘導する電圧（または電流）との間の差（スイッチングウィンドウ）が十分確保されるため、素子の動作信頼性に優れる。
【００１６】
また、本発明は、既存または将来の抵抗変化型メモリ素子にスイッチングウィンドウを調整する抵抗部のみを追加して具現することができるため、製作が容易であり、電流および電圧駆動型抵抗素子に全て適用できるという利点がある。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら、本発明について詳細に説明する。
本発明において、「スイッチングウィンドウを調整する抵抗部」とは、抵抗変化型メモリ部の外部に連結されてあるいは内部に設けられて電圧を分配するための手段を意味する。本発明において、スイッチングウィンドウを調整する抵抗部の構成は、特に制限されず、従来のセラミック抵抗と同様でもよいし、あるいはメモリ素子の内部に一つの層として形成できる。
また図２、図３Ａ〜Ｃの態様において、「メモリ部」とは下部電極１０、抵抗メモリ層２０および上部電極３０で構成される積層体のことをいう。
【００１８】
本発明の抵抗変化型メモリ素子は、抵抗の変化に対応してデータを記憶する抵抗変化型メモリ部と、前記メモリ部に連結されたスイッチングウィンドウを調整する抵抗部とを含むことを特徴とする。本発明に係る抵抗変化型メモリ素子は、下部電極と上部電極との間に抵抗メモリ層が形成された構造を有し、メモリ素子に適当な電圧を印加すると、抵抗メモリ層が高抵抗（high resistance）状態と低抵抗（low resistance）状態との間をスイッチングする。
【００１９】
本発明において、メモリ部に連結されるスイッチングウィンドウを調整する抵抗部は、メモリ部の内部に設けられ、あるいはメモリ部の外部に連結される。それぞれの場合にスイッチングウィンドウを調整する抵抗部は、様々な形で具現できる。
【００２０】
図２はスイッチングウィンドウを調整する抵抗部がメモリ部の外部に連結されたメモリ素子の一例を示す図面である。図２に示すように、本発明の一態様に係る抵抗変化型メモリ素子は、下部電極１０と上部電極３０との間に抵抗メモリ層２０が形成されており、スイッチングウィンドウを調整する抵抗部５０が電源供給部４０とメモリ部との間に直列に連結される。電源供給部４０は、上部電極３０、下部電極１０を介して抵抗メモリ層２０にバイアスされた電圧を印加して抵抗メモリ層２０を低抵抗状態（セット状態）から高抵抗状態（リセット状態）に、またはその逆にスイッチングする。
【００２１】
図３Ａは、本発明の他の態様における、スイッチングウィンドウを調整する抵抗部がメモリ部の内部に形成されたメモリ素子の一例を示す図面である。図３Ａに示すように、本発明の他の態様に係る抵抗変化型メモリ素子は、上部電極３０と下部電極１０との間に抵抗メモリ層２０が形成される構造であって、特にスイッチングウィンドウを調整する抵抗部５１が下部電極１０の上に一つの層として形成できる。
【００２２】
本発明でスイッチングウィンドウを調整する抵抗部の構成は、図２および図３Ａに示した構成以外の様々な形で実現が可能である。一例として、金属配線が有する抵抗を、スイッチングウィンドウを調整する抵抗部として利用することもできる。この際、抵抗部として用いる金属配線の種類、長さ、厚さまたは形態を調節してスイッチングウィンドウを調節することができる。
【００２３】
本発明の別の態様に係る抵抗変化型メモリ素子の一例を図３Ｂおよび図３Ｃに示す。図３Ｂに示すように、本発明の他の態様に係る抵抗変化型メモリ素子は、スイッチングウィンドウを調整する抵抗部５２上に金属層６０をさらに含むことができる。このような金属層の材料としては、例えばアルミニウム、銅、金、銀、チタニウム、白金、タングステン、インジウム錫酸化物が使用できるが、必ずしもこれらの材料に限定されるものではない。金属層６０は、例えば１〜１００ｎｍの厚さに真空蒸着法を用いて形成することができる。また図３Ｃに示すように、スイッチングウィンドウを調整する抵抗部５２は、細い金属ワイヤの形で構成されてもよい。
【００２４】
本発明において、スイッチングウィンドウを調整する抵抗部５１および５２は、有機半導体材料または無機半導体材料から構成される。本発明において、前記無機半導体材料は、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭素（Ｃ）などの真性半導体、外因性半導体、化合物半導体よりなる群から選ばれる材料である。外因性半導体は、真性半導体に適切なドーパントを添加したもので、代表的なドーパントしてはＩＩＩ族のＢ、Ａｌ、Ｇａ、ＩｎやＶ族のＰ、Ａｓ、Ｓｂが挙げられる。
【００２５】
化合物半導体の例としては、元素周期律表ＩＩＩ−Ｖ族のヒ素化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、ＩＩ−ＶＩ族の硫化カドミウム（ＣｄＳ）、テルル化亜鉛（ＺｎＴｅ）、ＩＶ−ＶＩ族の硫化鉛（ＰｂＳ）、ＩＶ−ＩＶ族の炭化珪素（ＳｉＣ）、またはＩｎＧａＡｓ、ＣｕＧａＳｅ２などの３元化合物半導体が挙げられる。
【００２６】
前記有機半導体材料の例としては、２−アミノ−４，５−イミダゾールジカルボニトリル（ＡＩＤＣＮ）、トリス−８−（ヒドロキシキノリン）アルミニウム（Ａｌｑ）、７，７，８，８−テトラシアノキノジメタン（ＴＣＮＱ）、３−アミノ−５−ヒドロキシピラゾール（ＡＨＰ）、ポリアニリンが挙げられる。その他の導電性ポリマー、導電性部分（conducting moiety）によってドープされた絶縁ポリマー（insulating polymer）も使用することができる。
【００２７】
本発明においてスイッチングウィンドウを調整する抵抗部の材料として用いることのできる導電性ポリマーの例は、ポリアセチレン、ポリアニリン、ポリピロール、ポリチオフェンなどとポリジフェニルアセチレン、ポリ（ｔ−ブチル）ジフェニルアセチレン、ポリ（トリフルオロメチル）ジフェニルアセチレン、ポリ（ビストリフルオロメチル）アセチレン、ポリビス（ｔ−ブチルジフェニル）アセチレン、ポリ（トリメチルシリル）ジフェニルアセチレン、ポリ（カルバゾール）ジフェニルアセチレン、ポリジアセチレン、ポリフェニルアセチレン、ポリピリジンアセチレン、ポリメトキシフェニルアセチレン、ポリメチルフェニルアセチレン、ポリ（ｔ−ブチル）フェニルアセチレン、ポリニトロフェニルアセチレン、ポリ（トリフルオロメチル）フェニルアセチレン、ポリ（トリメチルシリル）フェニルアセチレンおよびこれらの誘導体を含むが、必ずしも制限されるものではない。
【００２８】
好ましくは、絶縁ポリマーが導電性部分によってドープされた材料を使用する。使用可能な絶縁ポリマーとしては例えば、トリメチルメタクリレート（ＰＭＭＡ）、ポリスチレン（ＰＳ）、ポリカーボネート（ＰＣ）、ポリオレフィン、ポリエステル、ポリアミド、ポリイミド、ポリウレタン、ポリアセタール、ポリシリコンおよびポリスルホネートが挙げられる。ドーパントの例としては、カルバゾール、テレフタル酸（ＴＰＡ）、１−ジフェニル−４，４−ジアミン（ＴＰＤ）が挙げられる。
【００２９】
本発明において、スイッチングウィンドウを調整する抵抗部５１および５２がメモリ部の内部に設けられる場合には、抵抗部５１および５２は、例えばスピンコーティング、インクジェットプリンティング、ロールコーティング（roll-to-roll coating）、熱蒸着法などの本発明の属する技術分野における公知の任意の薄膜形成方法によって製造することができるが、必ずしもこれらに制限されるものではない。抵抗部５１および５２の厚さは、目的とするスイッチングウィンドウの調整が可能であれば特に限定されるものではなく、適宜設定される。
【００３０】
本発明において、上部電極３０および下部電極１０は、金属、金属合金、金属窒化物、酸化物、硫化物、炭素、導電性ポリマーおよび有機導電体（organic conductor）よりなる群から選ばれる一つ以上の電気伝導性材料を含む。具体的な電極材料の例としては、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、インジウム錫酸化物（ＩＴＯ）が挙げられるが、必ずしもこれらに制限されるものではない。上部電極３０および下部電極１０それぞれの厚さは、目的とするスイッチングウィンドウの調整が可能であれば特に限定されるものではなく、適宜設定され、例えば５００〜１５００Åの厚さに設定することができる。
【００３１】
本発明に係る抵抗変化型メモリ素子は、有機メモリ、金属酸化物抵抗メモリ、または相変化メモリのように印加電圧によって抵抗が異なる抵抗変化型メモリ素子として作用する。
【００３２】
本発明のメモリ素子の抵抗メモリ層２０は、メモリ素子のタイプによって異なる構成を持つことができる。例えば、本発明の抵抗変化型メモリ素子が有機メモリとして作用する場合には、抵抗メモリ層２０は、共役高分子（conjugated polymer）、異方性導電性物質（anisotropic conductive material）、有機半導体、分子内電荷移動錯体を含む高分子（polymer containing intramolecular charge-transfer complex）よりなる群から選ばれる１種以上の材料で製作することができるが、これらに限定されるものではない。
【００３３】
一方、本発明のメモリ素子が相変化メモリとして作用する場合には、抵抗メモリ層２０は、例えば、ゲルマニウム−アンチモン−テルル（Ｇｅ−Ｓｂ−Ｔｅ）、ヒ素−アンチモン−テルル（Ａｓ−Ｓｂ−Ｔｅ）、錫−アンチモン−テルル（Ｓｎ−Ｓｂ−Ｔｅ）、錫−インジウム−アンチモン−テルル（Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ）、ヒ素−ゲルマニウム−アンチモン−テルル（Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ）、ニオブ−アンチモン−テルル（Ｎｂ−Ｓｂ−Ｔｅ）、タングステン−アンチモン−テルル（Ｗ−Ｓｂ−Ｔｅ）などのカルコゲン化合物から構成することができるが、これらに限定されるものではない。
【００３４】
また、本発明におけるメモリ素子が金属酸化抵抗メモリとして作用する場合には、抵抗メモリ層２０は、例えば酸化ニッケル、酸化アルミニウムから構成することができるが、これらに限定されるものではない。
【００３５】
抵抗メモリ層２０の厚さは、目的とするスイッチングウィンドウの調整が可能であれば特に限定されるものではなく、適宜設定される。
【００３６】
本発明のメモリ素子を製造する際に、層を形成する順序等には特に制限がなく、例えば下部電極１０、スイッチングウィンドウを調整する抵抗部５１（又は５２）、任意の金属層６０、そして抵抗メモリ層２０、上部電極３０を順序形成していけばよい。
【００３７】
次に、本発明に係る抵抗変化型メモリ素子の動作について説明する。従来のスイッチングウィンドウを調整する抵抗部を含まない抵抗変化型メモリ素子（Ｖｅｘｔ＝０）および本発明に係る抵抗変化型メモリ素子（Ｖｅｘｔ＝１００Ω）の電流−電圧特性曲線(Ｉ−Ｖ curve)を図４に共に示した。
【００３８】
図４に示すように、抵抗変化型メモリ素子は、低抵抗セット状態と高抵抗リセット状態を持つ。高抵抗状態はロジック０に該当し、低抵抗状態はロジック１に該当する。２つの抵抗の異なる状態は、電圧または電流を印加しなくてもそれぞれの状態を長時間維持することができ、非常に低い電圧を加えて流れる電流を検出すると、その状態を読み取ることができるので、本発明の素子は、メモリ素子として用いることができる。
【００３９】
図５は図２に示したような本発明に係るメモリ素子の等価回路を示す。抵抗変化型メモリ素子Ｒｓｗｉｔｃｈに、スイッチングウィンドウを調整する抵抗部Ｒｅｘｔを直列に連結した回路を例にして説明する。抵抗変化型メモリ素子なので、Ｒｓｗｉｔｃｈで表記した。数式（１）で表わされるように、２つの抵抗部ＲｓｗｉｔｃｈとＲｅｘｔの抵抗比に応じて回路全体に印加された総電圧の分割電圧がメモリ素子に加えられるので、メモリ素子の駆動電圧および電流を任意に調節することができる。
【００４０】
【数１】
2006229227.tif 000003
【００４１】
例えば、図５に概略的に示すように、セット状態の抵抗Ｒｓｅｔは１００Ωであり、リセット状態の抵抗Ｒｒｅｓｅｔは１００ｋΩであり、リセット状態からセット状態にスイッチングするための臨界電圧Ｖｔｈ（Ｒｅｓｅｔ→ｓｅｔ）は１Ｖであり、セット状態からリセット状態にスイッチングするための臨界電圧Ｖｔｈ（ｓｅｔ→ｒｅｓｅｔ）は２Ｖであると仮定して説明する。
【００４２】
１００Ωのスイッチングウィンドウを調整する抵抗部を連結する場合、リセット状態からセット状態にスイッチングするには、例えば１Ｖの電圧を印加すると、Ｒｒｅｓｅｔ（１００ｋΩ）がＲｅｘｔ（１００Ω）に比べて一層大きいため、外部電圧を大部分メモリセルに印加しなければならず、これに対し、セット状態からリセット状態にスイッチングするには、セルに２Ｖの電圧が必要であるが、Ｒｓｅｔ（１００Ω）とＲｅｘｔ（１００Ω）が同じなので印加電圧が１／２に分けられて印加されるため、全体的には４Ｖの電圧を印加しなければならない。
【００４３】
図６に示すように、セット状態からリセット状態へのスイッチング電圧が外部抵抗（スイッチングウィンドウを調整する調整部の抵抗）の大きさに応じて線形に増加する。反面、リセット状態では、ＶｓｗｉｔｃｈがＶｔｏｔａｌとほぼ一致して、高抵抗状態から低抵抗状態へのスイッチングの際に駆動電圧が外部抵抗の大きさに関係なくほぼ一定になる。このように外部抵抗の大きさが増加するにつれて、セット動作電圧は変化がないが、リセット動作電圧の大きさが増加してスイッチングウィンドウが増加する（図４および図６参照）。
【００４４】
一方、本発明のメモリ素子は、ＷＯＲＭ型メモリとしても使用することができる。メモリ素子の外部抵抗の大きさを相当増加させて高い状態程度の値を持つようにすれば、低い抵抗状態にスイッチングされた後、さらに高い抵抗状態にスイッチングするために必要な電圧が大幅上昇してスイッチングが不可能になるので、ＷＯＲＭ型メモリとしても使用することができる。すなわち、本発明に係るメモリ素子は、スイッチングウィンドウを調整する抵抗部の抵抗が低い場合には、不揮発性メモリとしても使用可能であり、スイッチングウィンドウを調整する抵抗部の抵抗が大きい場合には、ＷＯＲＭ型メモリ素子として使用することができる。本発明の原理は、メモリ素子だけでなく、各種スイッチング素子にも適用できる。
【実施例】
【００４５】
以下、実施例を挙げて本発明についてより詳しく説明するが、これらは本発明を説明するためのもので、本発明の技術的範囲を制限するものと解釈されてはならない。
【００４６】
［テストメモリ部の製造］
下部電極としてアルミニウムを熱蒸発法（thermal evaporation）によって蒸着させた後、ここにＰ３ＨＴ（poly-3-hexylthiophene）を溶解させた溶液をスピンコートし、その後６５℃で１０分間ベーキングして有機メモリ層を形成した。ここに、上部電極としてＡｕ電極を熱蒸発法によって蒸着して本発明に係るテストメモリ部を製造した。この際、それぞれアルファ−ステッププロフィロメータ（Alpha-Step profilometer）によって測定された有機メモリ層の厚さと電極の厚さは、５０ｎｍ、８０ｎｍであった。スイッチングウィンドウを調整する抵抗部としては、セラミック抵抗を素子の外部に直列に連結した。蒸着される電極の厚さは、石英結晶モニター（quartz crystal monitor）によって調節した。
【００４７】
［テストメモリ部のスイッチングウィンドウの測定］
前記テストメモリ部を本発明の素子によって駆動する場合のスイッチングウィンドウを調整する抵抗部の抵抗の大きさによる駆動電圧を測定して図７に示した。図７に示すように、スイッチングウィンドウを調整する抵抗部の抵抗が３０Ωの場合には、スイッチングウィンドウがゼロになったが、スイッチングウィンドウを調整する抵抗部の抵抗が６０Ωになると、ウィンドウが約０．８Ｖに増加し、スイッチングウィンドウを調整する抵抗部の抵抗が９０Ωになると、ウィンドウが１．６Ｖに増加した。したがって、本発明の抵抗変化型メモリ素子では、スイッチングウィンドウを調整する抵抗部の抵抗が増加するにつれて、セット動作電圧（●）は変化がない反面、リセット動作電圧（▲）の大きさが増加してスイッチングウィンドウが大きくなることを確認することができる。
【００４８】
［テストメモリ部のスイッチング再現性の評価］
テストメモリ部に５０Ωの外部抵抗を直列に連結してメモリウィンドウ（memory window）を確保した後、前記テストメモリ部にパルス電圧でスイッチングサイクル（switching cycle）を測定し、その結果を図８に示した。それぞれのサイクルで＋７Ｖ、−１．５Ｖ、−０．５Ｖ、−６Ｖ、−０．５Ｖのパルス電圧を順次印加したが、＋７Ｖ、−１．５Ｖ電圧はセットスイッチング電圧であり、−０．５Ｖは読み出しのための電圧であり、６Ｖは消去用電圧である。２００回以上のサイクルを施した結果、本発明のメモリ素子は、９０％以上の高い再現性を示した。
【００４９】
［ＷＯＲＭ型の特性評価］
本発明の抵抗変化型メモリ素子がＷＯＲＭ型メモリ素子として使用できるかを確認するために、スイッチングウィンドウを調整する抵抗部として５ｋΩのセラミック抵抗を直列に連結したメモリ素子を製作し、３Ｖでセットスイッチングした後、１５Ｖ電圧を加えてリセットスイッチングされるか否かを観察した。図９Ａおよび図９Ｂに電流−電圧特性をグラフで示した。図９Ａに示すように、３Ｖでセットスイッチングされたが、±１５Ｖ電圧でもリセットスイッチングされていないことを確認した（図９Ｂ参照）。
【図面の簡単な説明】
【００５０】
【図１】従来の技術に係る抵抗変化型メモリ素子のスイッチングウィンドウを説明するためのグラフである。
【図２】本発明の一態様に係る抵抗変化型メモリ素子の概略断面図である。
【図３Ａ】本発明の一態様に係る抵抗変化型メモリ素子の概略断面図である。
【図３Ｂ】本発明の他の態様に係る抵抗変化型メモリ素子の概略断面図である。
【図３Ｃ】本発明の他の態様に係る抵抗変化型メモリ素子の概略断面図である。
【図４】従来の抵抗変化型メモリ素子の電流−電圧特性と本発明の抵抗変化型メモリ素子の電流−電圧特性とを比較して示すグラフである。
【図５】本発明の一態様に係るスイッチングウィンドウを調整する抵抗部を含む抵抗変化型メモリ素子の等価回路図である。
【図６】本発明の一態様における抵抗変化型メモリ素子のスイッチングウィンドウを調整する抵抗部の抵抗の変化によるスイッチング電圧の変化を示すグラフである。
【図７】本発明の一実施例において抵抗変化型メモリ素子の抵抗部の抵抗の変化による駆動電圧の変化を示すグラフである。
【図８】本発明の一実施例において抵抗変化型メモリ素子のスイッチング再現性を示すグラフである。
【図９Ａ】本発明の一実施例において抵抗変化型メモリ素子のＷＯＲＭ型の特性を示すグラフである。
【図９Ｂ】本発明の一実施例において抵抗変化型メモリ素子のＷＯＲＭ型の特性を示すグラフである。
【符号の説明】
【００５１】
１０    下部電極
２０    抵抗メモリ層
３０    上部電極
４０    電源供給部
５０、５１、５２  スイッチングウィンドウを調整する抵抗部
６０    金属層
【図１】
2006229227.tif 000004
【図２】
2006229227.tif 000005
【図３Ａ】
2006229227.tif 000006
【図３Ｂ】
2006229227.tif 000007
【図３Ｃ】
2006229227.tif 000008
【図４】
2006229227.tif 000009
【図５】
2006229227.tif 000010
【図６】
2006229227.tif 000011
【図７】
2006229227.tif 000012
【図８】
2006229227.tif 000013
【図９Ａ】
2006229227.tif 000014
【図９Ｂ】
2006229227.tif 000015