(57)【要約】【課題】比較的短い循回型バイナリコードを用いて、且つサイドローブを抑圧したパルス圧縮方法を実現する。【解決手段】  送信パルスに対応するエコー信号のパルス圧縮後の信号、すなわちパルス圧縮信号が時間軸上で所定の広がりを有するように、前記送信パルスを形成するためのバイナリコードを設定する。この際、パルス圧縮信号の時間軸上の幅はバイナリコードを構成する単位であるチップコードの時間幅の複数個分に相当する長さとなるように設定する。このように、パルス圧縮信号の時間幅を長くすることで、周波数スペクトルが分散せず、メインローブにのみパワーが集中してサイドローブが抑圧される。【選択図】  図３
2006170842.tif 000002
【特許請求の範囲】
【請求項１】
自己相関処理後の信号の時間幅が、各々＋１または−１に設定されたチップコードの時間幅の複数個分に設定された、前記チップコードの特定配列パターンからなるバイナリコードを繰り返し生成するバイナリコード生成手段と、
前記バイナリコードに基づいて搬送波を変調する変調手段と、
前記バイナリコードで変調された搬送波の復調信号の自己相関処理を行う自己相関処理手段と、を備えたことを特徴とするパルス圧縮装置。
【請求項２】
前記自己相関処理された信号を入力し、入力された信号を前記チップコードの時間幅だけ遅延させるとともに、該遅延させた信号と前記入力された信号とを加算して出力する遅延加算手段を備えた請求項１に記載のパルス圧縮装置。
【請求項３】
前記遅延加算手段をシリアルに複数設置してなる請求項２に記載のパルス圧縮装置。
【請求項４】
前記バイナリコード生成手段は、それぞれに異なる長さで特定配列パターンのバイナリコードを複数設定し、該設定された複数のバイナリコードを選択して出力する選択手段を備えた請求項１〜請求項３に記載のパルス圧縮装置。
【請求項５】
請求項１に記載のバイナリコード生成手段および変調手段を含む送信部と、
請求項１に記載の自己相関処理手段を含む受信部と、を備え、
前記送信部からの前記バイナリコードに基づいて変調された搬送波の出力タイミングと、前記受信部により取得した前記復調信号の受信タイミングとの時間差から物標を探知することを特徴とする探知装置。
【請求項６】
請求項２または請求項３に記載の遅延加算手段を前記受信部に備えた請求項５に記載の探知装置。
【請求項７】
請求項４に記載の選択手段を備え、該選択手段は物標探知距離に応じて前記バイナリコードを選択する請求項５または請求項６に記載の探知装置。
【請求項８】
自己相関処理後の信号の時間幅が、各々＋１または−１に設定されたチップコードの時間幅の複数個分に設定された、前記チップコードの特定配列パターンからなるバイナリコードを繰り返し生成し、該バイナリコードに基づいて搬送波を変調するとともに、
該バイナリコードで変調された搬送波の復調信号の自己相関処理を行ってパルス圧縮することを特徴とするパルス圧縮方法。
【請求項９】
前記パルス圧縮後の信号の時間幅が、メインピークを中心とした前記チップコードの時間幅と、メインピークの前記チップコードの時間幅部分を挟んで時間的に両側にそれぞれ前記チップコードの時間幅の２個分または３個分広がる幅とから構成される前記バイナリコードを生成する請求項８に記載のパルス圧縮方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、レーダ装置等の探知装置に用いるパルス圧縮装置およびパルス圧縮方法に関するものである。
【背景技術】
【０００２】
レーダ、魚群探知機、およびソナー等の探知装置では、探知領域に探知信号を送信して、物標からの反射信号（以下、「エコー」と称す。）を受信することで物標の探知を行う。この際、探知信号には搬送波を所定波形のパルス信号で変調してなるパルスバースト信号（以下、送信パルスと称す。）が用いられる。そして、この送信パルスのパルス幅を設定することでさまざまな特性が得られる。送信パルスのパルス幅を狭くすれば、距離分解能が高くなるが探知信号の総パワーは弱くなる。一方、送信パルスのパルス幅を広くすれば、探知信号の総パワーは強くなるが距離分解能が低くなる。
【０００３】
この送信パルスが幅の狭い場合のパワーの不足を補う方法として、送信パルスの幅を広くして、且つ、所定パターンのコードで搬送波を変調し、受信したエコー信号の自己相関を取ることで、エコー信号のパルス幅すなわち時間幅を圧縮するパルス圧縮が用いられている。
【０００４】
ところで、船舶用探知装置（レーダ、魚群探知機およびソナー）では、自船の直近からたかだか数十ｋｍが探知範囲であるので、送信パルス幅を広くする、すなわち送信パルスの時間幅を長くすると送信中にエコーが帰ってきてしまい、送信パルスとエコーとを分離できなくなってしまう。
【０００５】
このため、もともと時間幅の長い送信パルスを用いることは難しく、パルス圧縮を用いたとしても、時間長の短いすなわち送信パルス幅の比較的狭いものを用いなければならない。
【０００６】
また、パルス圧縮を用いたとしても圧縮するパルスの幅が狭くなれば所望とするメインローブの他にサイドローブが発生する。このサイドローブを抑制する技術として、搬送波を変調するためのバイナリコードを特定のパターンに設定した技術が考案されており、例えば、「Barker Codes」や「Optimumbinary codes」等があるが、これらのコードは長いので前述のような船舶用探知装置には適用しにくい。このため、比較的短いバイナリコードでサイドローブを抑圧したパルス圧縮方法が特許文献１に開示されている。特許文献１には、「９」または「１９」のチップコードからなるバイナリコードを用いて隣り合うチップコード同士の位相差を０より大きくπ以下としたパルス圧縮方法が示されている。この方法を用いることで、圧縮後のパルスの時間幅が１チップコード分よりも広くなるがサイドローブが抑制される。
【特許文献１】特許第２８６９５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載のパルス圧縮方法では、単発のパルス（バイナリコード）で搬送波を変調するため、強い尖頭電力を必要とする。
【０００８】
この問題を解決すべく、送信間隔を最も短くするには循回型（Ｐｅｒｉｏｄｉｃ）のバイナリコードを用いればよいが、従来のこのような循回型バイナリコードではサイドローブが大きく発生してしまい、実用には至らなかった。
【０００９】
例えば、現在知られている代表的な循回型のバイナリコードとしてＭ系列コードが存在する。
【００１０】
図１１は７つのチップコードからなる従来のＭ系列のバイナリコードを用いた場合のパルス圧縮信号の波形と、周波数スペクトラムを示した図である。（ａ）が周波数スペクトラム、（ｂ）がパルス圧縮信号の波形図を示す。
図１１（ｂ）に示すように、Ｍ系列のバイナリコードを用いてもパルス圧縮を行うことができ、この場合、パルス圧縮信号のメインピークの時間幅はＭ系列コードを構成する単位コードである１チップコードの時間幅に相当する。このような場合、所望とする周波数（メインローブ）の帯域幅において、メインピークとサイドローブとの比は１／７以下にならない。すなわち、サイドローブを抑圧することができない。
【００１１】
したがって、本発明の目的は、比較的短い循回型バイナリコードを用いて、且つサイドローブを抑圧したパルス圧縮方法を実現するパルス圧縮装置、およびこのパルス圧縮装置を備え、探知領域の物標を探知する探知装置を提供することにある。
【課題を解決するための手段】
【００１２】
この発明のパルス圧縮装置は、自己相関処理後の信号の時間幅が、各々＋１または−１に設定されたチップコードの時間幅の複数個分に設定された、チップコードの特定配列パターンからなるバイナリコードを繰り返し生成するバイナリコード生成手段と、バイナリコードに基づいて搬送波を変調する変調手段と、バイナリコードで変調された搬送波の復調信号の自己相関処理を行う自己相関処理手段と、を備えたことを特徴としている。
【００１３】
また、この発明のパルス圧縮方法は、自己相関処理後の信号の時間幅が、各々＋１または−１に設定されたチップコードの時間幅の複数個分に設定された、チップコードの特定配列パターンからなるバイナリコードを繰り返し生成し、このバイナリコードに基づいて搬送波を変調するとともに、このバイナリコードで変調された搬送波の復調信号の自己相関処理を行ってパルス圧縮することを特徴としている。なお、これらの構成および方法ではバイナリコードを繰り返し生成する際に、各バイナリコードを連続して生成する方法と、各バイナリコード間に所定の時間間隔をおいて生成する方法とがある。そして、このように同じバイナリコードを繰り返すことで循回型のバイナリコードを形成する。
【００１４】
この構成および方法では、設定された特定配列パターンのバイナリコードに基づいて形成された送信パルスのエコーを受信して復調した後に自己相関処理を行うとパルス圧縮される。この際、パルス圧縮後の信号（以下、単に「パルス圧縮信号」と称す。）の波形は、時間方向（時間軸上）の幅がバイナリコードを構成する単位コードである１チップコードの時間幅の複数個分となっているので、パルス圧縮信号の時間軸上の幅が適当な広さとなりメインローブが非常に強くサイドローブが抑制される信号となる。
【００１５】
また、この発明のパルス圧縮装置は、自己相関処理された信号を入力し、入力された信号を１チップコードの時間幅分だけ遅延させるとともに、該遅延させた信号と前記入力された信号とを加算して出力する遅延加算手段を備えたことを特徴としている。
【００１６】
この構成では、前述のようにパルス圧縮信号とこのパルス圧縮信号の１チップコードの時間幅分の遅延信号とを加算することで、互いの信号のピークが１チップコードの時間幅分だけずれて重なり合う。これにより、加算後の信号の振幅が増大する。
【００１７】
また、この発明のパルス圧縮装置は、遅延演算手段をシリアルに複数設置してなることを特徴としている。
この構成では、前述の遅延が複数段階を行われるので、この段数に応じて演算後の信号の振幅が増大する。
【００１８】
また、この発明のパルス圧縮装置のバイナリコード生成手段は、それぞれに異なる長さで特定配列パターンのバイナリコードを複数設定し、該設定された複数のバイナリコードを選択して出力する選択手段を備えたことを特徴としている。
【００１９】
この構成では、予め複数パターンのバイナリコードが設定されており、これらが選択して用いられることで、送受信する環境（例えば、探知領域の物標探知距離）等により適切なバイナリコードが選択される。例えば、物標探知距離が短い場合には短いバイナリコードが選択され、物標探知距離が長い場合には或程度長いバイナリコードが選択される。
【００２０】
また、この発明の探知装置は、前述のバイナリコード生成手段および変調手段を含む送信部と、前述の自己相関処理手段を含む受信部と、を備え、送信部からのバイナリコードに基づいて変調された搬送波の出力タイミングと、受信部により取得した復調信号の受信タイミングとの時間差から物標を探知することを特徴としている。
【００２１】
この構成では、送信部から前述の特定配列パターンバイナリコードで変調された搬送波によって形成される送信パルスが送信される。この送信パルスは探知領域内の物標に反射してエコーとなって受信部で受信される。受信されたエコーはベースバンドに復調されて自己相関処理されることでパルス圧縮される。そして、パルス圧縮信号で検出するエコーの受信タイミングと送信パルスの送信タイミングとの時間差が検出されて物標が検出される。
【００２２】
また、この発明の探知装置は、前述の遅延加算手段を受信部に備えたことを特徴としている。
この構成では、遅延加算手段でパルス圧縮信号の振幅が増大するので、パルス圧縮信号すなわちエコーが検出されやすくなる。
【００２３】
また、この発明の探知装置は、前述の選択手段を備え、この選択手段で探知領域内の物標探知距離に応じてバイナリコードを選択することを特徴としている。
【００２４】
この構成では、送信部から送信パルスを出力する際に、物標探知距離に応じてバイナリコードが選択されて搬送波が変調される。例えば、物標探知距離が短い場合には短いバイナリコードが選択され、物標探知距離が長い場合には或程度長いバイナリコードが選択されて、変調される。このようにして形成された送信パルスが反射してエコーとなって戻ってきても、バイナリコードの選択が最適なものに設定されているので、送信パルスとエコーとが一緒に受信されることがない。
【００２５】
また、この発明のパルス圧縮方法は、自己相関処理後の信号の時間幅がメインピークを中心としチップコードの時間幅に相当する部分と、メインピークのチップコードの時間幅に相当する部分を挟んで時間的に両側にそれぞれチップコードの時間幅の２個分または３個分広がる幅とから構成されるバイナリコードを生成することを特徴としている。
【００２６】
この方法では、パルス圧縮信号すなわち自己相関処理後の信号の時間幅を、メインピークを中心とするチップコードの時間幅に相当する部分と、メインピークのチップコードの時間幅部分を挟んで時間的に両側にそれぞれチップコードの時間幅の２個分または３個分広がる幅とから構成する、すなわち、チップコードのパルス幅の５個分または７個分で構成することで、パルス圧縮信号の時間幅に適当な広がりが形成される。
【００２７】
具体的に、この発明では、次に示す各コードのいずれかを用いる。
この発明では、チップコード数が「１９」であり、各チップコードの配列が時系列に、「１，１，１，１，１，１，１，１，１，−１，１，１，１，１，−１，−１，−１，−１，−１」および、これらが循回した配列であるバイナリコードを用いる。
【００２８】
また、この発明では、チップコード数が「２５」であり、各チップコードの配列が時系列に、「１，１，１，１，１，１，１，１，１，１，−１，１，１，１，−１，−１，１，１，１，１，−１，−１，−１，−１，−１」および、これらが循回した配列であるバイナリコードを用いる。
【００２９】
また、この発明では、チップコード数が「２７」であり、各チップコードの配列が時系列に、「１，１，１，１，１，１，１，１，１，１，１，１，−１，−１，−１，１，−１，−１，−１，１，１，１，１，−１，−１，−１，−１」および、これらが循回した配列であるバイナリコードを用いる。
【００３０】
また、この発明では、チップコード数が「１５」であり、各チップコードの配列が時系列に、「１，１，１，１，１，１，１，１，１，１，−１，−１，−１，−１，１」、または、「１，１，１，１，１，１，−１，１，１，１，−１，−１，−１，−１，１」、または、「１，１，１，１，−１，１，−１，−１，１，１，−１，−１，−１，１，１」および、これらが循回した配列であるバイナリコードを用いる。
【００３１】
また、この発明では、チップコード数が「１９」であり、各チップコードの配列が時系列に、「１，１，１，１，−１，１，−１，１，−１，−１，−１，−１，１，１，−１，１，１，−１，−１」、または、「１，１，１，１，１，−１，１，１，−１，−１，−１，−１，１，−１，１，１，１，−１，−１」、または、「１，１，１，１，１，−１，−１，−１，−１，−１，１，−１，−１，−１，−１，１，−１，−１，−１」および、これらが循回した配列であるバイナリコードを用いる。
【００３２】
これらの構成では、後述するように、サイドローブレベル１、すなわち、送信パルスのレベルに対するサイドローブのレベルが同じとなる特性が得られる。
【００３３】
また、この発明では、チップコード数が「８」であり、各チップコードの配列が時系列に、「１，１，１，１，１，１，−１，−１」および、これらが循回した配列であるバイナリコードを用いる。
【００３４】
また、この発明では、チップコード数が「２０」であり、各チップコードの配列が時系列に、「１，１，１，１，１，１，１，１，１，−１，−１，１，−１，−１，１，１，１，−１，−１，−１」、または、「１，１，１，１，１，１，１，１，１，−１，−１，−１，１，１，１，−１，−１，１，−１，−１」、または、「１，１，１，１，１，１，１，１，−１，１，１，−１，−１，１，１，１，−１，−１，−１，−１」、または、「１，１，１，１，１，１，１，１，−１，−１，−１，−１，１，１，１，−１，−１，１，１，−１」および、これらが循回した配列であるバイナリコードを用いる。
【００３５】
これらの構成では、後述するように、サイドローブの殆ど発生しない特性が得られる。
【発明の効果】
【００３６】
この発明によれば、比較的短い循回型バイナリコードを用いて、且つサイドローブを抑制したパルス圧縮方法を実現するパルス圧縮装置を実現することができる。さらには、このパルス圧縮装置を備えることで、探知領域内の物標を連続的に探知し、且つエコーのサイドローブを極端に抑制して物標の検出精度が高い探知装置を実現することができる。
【発明を実施するための最良の形態】
【００３７】
本発明の実施形態に係るパルス圧縮装置および探知装置について図１〜図１０を参照して説明する。
図１は本実施形態の探知装置（レーダ装置）の概略構成を示すブロック図である。
図２は図１に示す遅延加算処理部１０２の構成を示すブロック図である。
本実施形態のレーダ装置は、制御部１、変調信号生成部２、ミキサ３、送信アンプ４、送信器５、デュプレクサ６、アンテナ制御部７、アンテナ８、受信アンプ９，１３、ミキサ１０，１２、バンドパスフィルタ１１、自己相関処理器１４を備える。
【００３８】
制御部１は信号処理部１０１と遅延加算処理部１０２とを備える。信号処理部１０１は、送信系の処理と受信系（探知）の処理とを行い、送信系の処理としては予め記憶されている複数のバイナリコードを選択して変調信号生成部２に出力する。一方、信号処理部１０１は、受信系の処理として遅延加算部１０２から入力されるパルス圧縮後のエコー信号（以下、「パルス圧縮信号」と称す。）から物標までの距離を検知する。
【００３９】
ここで、記憶されている複数のバイナリコードは、それぞれに異なるコード長、すなわちバイナリコードを構成するチップコード数が異なり、且つ後述するように、チップコードの配列パターンも異なる。そして、これらのバイナリコードは、パルス圧縮信号の時間軸幅が１チップコードの時間幅ではなく、複数個のチップコード分に相当する時間幅となるように設定されている循回型のバイナリコードである。なお、これらバイナリコードの詳細な説明は後述する。また、チップコードは「＋１」と「−１」とからなり、信号処理部１０１では、例えば「＋１」を「１」で処理し、「−１」を「０」で処理および記憶する。そして、操作部（図示せず）から物標探知距離レンジが指示されると、信号処理部１０１は、この物標探知距離レンジに応じたコード長のバイナリコードを選択して、各チップコードが「１，０」からなるバイナリコードを変調信号生成部２に出力する。この際、信号処理部１０１は、選択したバイナリコードを繰り返し生成して変調信号生成部２に出力する。そして、バイナリコードの生成の繰り返しは、連続的または所定の時間間隔をあけて行われる。このように、繰り返し同じバイナリコードを生成、出力することで、循回型のコードが形成される。
【００４０】
変調信号生成部２は、信号処理部１０１から入力される「１，０」のチップコードからなるバイナリコードを「＋１，−１」に変化させるとともに、ミキサ３においてチップコード「＋１」部分で搬送波の位相をπ進ませる変調が行われ、チップコード「−１」部分で搬送波の位相をπ遅らせる変調が行われる変調信号を生成してミキサ３に出力する。
【００４１】
ミキサ３は、図示しない局部発振器で発振された所定周波数の搬送波Ｌ0と、変調信号生成部２から入力された前記変調信号とを入力して、これらをミキシングする。具体的には、ミキサ３は、チップコード「＋１」部分で搬送波の位相をπ進ませる変調を行い、チップコード「−１」部分で搬送波の位相をπ遅らせる変調を行う。これにより、搬送波をバイナリコードで変調してなる送信パルスを出力する。
ここで、制御部１の信号処理部１０１、変調信号生成部２が本発明の「バイナリコード生成手段」に相当し、ミキサ３が本発明の「変調手段」に相当する。また、信号処理部１０１が本発明の「選択手段」に相当する。
【００４２】
送信アンプ４は、例えば、ＰＡ（パワーアンプ）であり、入力された送信パルスを所定の増幅率で増幅して送信器５に出力する。送信器５は制御部１から設定される送信タイミングに応じて送信パルス５をデュプレクサ６に出力する。デュプレクサ６はこの送信パルスをアンテナ制御部７に導く。
【００４３】
アンテナ制御部７は、指定された方向に送信パルスが放射される指向性となるようにアンテナ８および送信パルスを制御して、アンテナ８から送信パルスを放射する。
これら、制御部１の信号処理部１０１、変調信号生成部２、ミキサ３、送信アンプ４、送信器５、デュプレクサ６、アンテナ制御部７からなる部分が本発明の「送信部」に相当する。
【００４４】
また、アンテナ制御部７は所定の受信指向性が得られるようにアンテナ８およびエコー信号を制御してデュプレクサ６に出力する。デュプレクサ６は入力されたエコー信号を受信アンプ９に導く。受信アンプ９は、例えばＬＮＡ（ローノイズアンプ）であり、入力されたエコー信号を増幅してミキサ１０に出力する。
【００４５】
ミキサ１０は入力されたエコー信号と、図示しない局部発振器で発振した所定周波数の局部発振信号Ｌ1とをミキシングして、エコー信号の中間周波数にダウンコンバートして、バンドパスフィルタ（ＢＰＦ）１１に出力する。ＢＰＦ１１は、中間周波数のエコー信号から不要周波数成分を除去して、ミキサ１２に出力する。
【００４６】
ミキサ１２は、図示しない局部発振器で発振した局部発振信号Ｌ2と、ＢＰＦ１１から出力された中間周波数のエコー信号とをミキシングして、ベースバンドのエコー信号を受信アンプ１３に出力する。受信アンプ１３は入力されたベースバンドのエコー信号を増幅して、自己相関処理器１４に出力する。
【００４７】
自己相関処理器１４は、入力されたベースバンドのエコー信号を既知の方法で自己相関処理することでパルス圧縮してパルス圧縮信号を生成する。
図３（ａ）は本実施形態の構成の循回型バイナリコードを用いた場合のパルス圧縮信号（自己相関関数）の波形を示す図であり、図３（ｂ）は従来のＭ系列のバイナリコードを用いた場合のパルス圧縮信号（自己相関関数）の波形を示した図である。これらのパルス圧縮信号の振幅は規格化されており、送信パルスの振幅を「１」とした場合の振幅が示されている。理論値に基づいて形成された波形である。
【００４８】
図３（ａ）に示すように、本実施形態のバイナリコードを用いることにより、パルス圧縮信号は、それぞれが１チップコードの時間幅Ｔｃであるサブパルス２００，２０１ａ，２０１ｂ，２０２ａ，２０２ｂが２０２ａ，２０１ａ，２００，２０１ｂ，２０２ｂの順に時系列に連続した形状である。そして、メインピークを有するサブパルス２００を対称中心として時間軸方向に前後するそれぞれ２つずつのサブパルス２０１ａ，２０２ａと、２０１ｂ，２０２ｂとが、メインピークから離れるほど振幅が小さくなる形状で現れる。すなわち、サブパルス２００の振幅が最も大きく、次にサブパルス２０１ａ，２０１ｂの振幅が大きく、サブパルス２０２ａ，２０２ｂの振幅が小さくなる。
このように、パルス圧縮信号の時間軸（τ）上の信号幅Ｔａは、１チップコードの時間幅Ｔｃの複数個分の時間幅になる（図３（ａ）の例では５個分。）。一方、従来のＭ系列を用いた場合にはメインピークを有するパルス２０３のみでパルス圧縮信号が構成されており、パルス圧縮信号の時間軸上の幅は、１チップコードの時間幅Ｔｃに相当する。
【００４９】
このようなパルス圧縮信号とすることで信号時間幅が長くなり、メインローブが突出してサイドローブが抑圧される。これにより、サイドローブを大幅に抑圧したパルス圧縮信号（エコー信号）を得ることができる。
【００５０】
自己相関処理器１４は、このように生成したパルス圧縮信号を制御部１の遅延加算処理部１０２に出力する。
【００５１】
遅延加算処理部１０２は、図２に示すように、２つのＳＳＷＡ１２１，１２４がシリアル接続された構成である。
図４は遅延加算処理部１０２のＳＳＷＡ１２１の各部での信号波形を示した図であり、（ａ）が入力されたパルス圧縮信号、（ｂ）がＤｅｌａｙ演算器１２２から出力された遅延信号、（ｃ）が加算器１２３から出力された第１強調パルス圧縮信号を示す。
【００５２】
ＳＳＷＡ１２１はＤｅｌａｙ演算器１２２と加算器１２３とからなり、自己相関処理部１４から出力されたパルス圧縮信号（図４（ａ））は２分割され、一方はＤｅｌａｙ演算器１２２に入力され、他方は加算器１２３に入力される。Ｄｅｌａｙ演算器１２２は入力されたパルス圧縮信号を１チップコードのパルス幅に相当する時間分遅延させて遅延信号（図４（ｂ））を生成して加算器１２３に出力する。加算器１２３は、自己相関処理部１４からのパルス圧縮信号とＤｅｌａｙ演算器１２２からの遅延信号とを入力して加算し、第１強調パルス圧縮信号（図４（ｃ））を出力する。このような処理を行うことで、パルス圧縮信号のメインパルス部の振幅を大きくすることができ、検出能力を上げることができる。
【００５３】
図５は遅延加算処理部１０２のＳＳＷＡ１２４の各部での信号波形を示した図であり、（ａ）が入力された第１強調パルス圧縮信号、（ｂ）がＤｅｌａｙ演算器１２５から出力された遅延信号、（ｃ）が加算器１２３から出力された第２強調パルス圧縮信号を示す。
【００５４】
ＳＳＷＡ１２４はＤｅｌａｙ演算器１２５と加算器１２６とからなり、ＳＳＷＡ１２１から出力された第１強調パルス圧縮信号（図５（ａ））は２分割されて、一方はＤｅｌａｙ演算器１２５に入力され、他方は加算器１２６に入力される。Ｄｅｌａｙ演算器１２５は入力されたパルス圧縮信号を１チップコードのパルス幅に相当する時間分遅延させて遅延信号（図５（ｂ））を生成して加算器１２６に出力する。加算器１２６は、ＳＳＷＡ１２１からの第１強調パルス圧縮信号とＤｅｌａｙ演算器１２５からの遅延信号とを入力して加算し、第２強調パルス圧縮信号（図５（ｃ））を出力する。このような処理を行うことで、パルス圧縮信号のメインパルス部の振幅をさらに大きくすることができ、検出能力をより向上することができる。
このように遅延加算処理部１０２で強調処理されたパルス圧縮信号は信号処理部１０１に入力される。
【００５５】
信号処理部１０１は強調されたパルス圧縮信号を検出するとともに、このパルス圧縮信号の元となる送信パルスを検出して、送信パルスの送信タイミングと該当するパルス圧縮信号の受信タイミングとを検出する。そして、信号処理部１０１は、これらのタイミングの差、すなわち送信から受信までの時間を検出して、物標までの距離を検知する。
ここで、アンテナ制御部７、デュプレクサ６、受信アンプ９、ミキサ１０、ＢＰＦ１１、ミキサ１２、受信アンプ１３、自己相関処理器１４、遅延加算処理部１０２、および信号処理部からなる部分が本発明の「受信部」に相当する。
【００５６】
次に、具体的なバイナリコードの生成方法について説明する。なお、以下の説明は送信パルスの振幅レベルに対してパルス圧縮信号のサイドローブのレベルが等しい、いわゆるサイドローブレベル１の場合と、パルス圧縮信号のサイドローブが殆ど発生しない、いわゆるサイドローブレベル０の場合とについて説明する。
（Ａ）  サイドローブレベル１の場合
サイドローブレベル１に設定する場合は、２つの状態が存在し、まず１つにサイドローブレベルが「＋１」の状態と、もう１つにサイドローブレベルが「−１」の状態とがある。バイナリコードに含まれるチップコード「＋１」のコード数をＬ+とし、チップコード「−１」のコード数をＬ-とすると、前記各状態で次の関係式が成り立つ。なおここで、これらのコード数Ｌ+とコード数Ｌ-とを加算すると、バイナリコードのチップコード数Ｌに相当し、
Ｌ＝Ｌ+＋Ｌ-      −（１）
が成立する。さらに、サイドローブレベル１の場合にはＬは奇数に設定する。
【００５７】
また、パルス圧縮信号のメインピークを有するサブパルスに対して時間軸上の両側に存在するサブパルスの片側の個数をｋとする（図３（ａ）参照）。
【００５８】
サイドローブレベルが「−１」の状態では、
【００５９】
【数１】
2006170842.tif 000003
【００６０】
の関係式が成り立つ。
式（１），（２）より、チップコード「＋１」のコード数をＬ+とチップコード「−１」のコード数をＬ-とは次式で表すことができる。
【００６１】
【数２】
2006170842.tif 000004
【００６２】
【数３】
2006170842.tif 000005
【００６３】
ここで、サブパルスの個数ｋと各サブパルスのレベルＳkと、チップコード数Ｌを設定すれば、チップコード「＋１」のコード数Ｌ+と、チップコード「−１」のコード数Ｌ-とを算出することができる。
【００６４】
そして、これらＬ，Ｌ+，Ｌ-の組み合わせでバイナリコードを算出して自己相関処理演算を行って、所望の自己相関関数波形が得られれば、これをバイナリコードとして採用する。
【００６５】
一方、サイドローブレベルが「＋１」の状態では、
【００６６】
【数４】
2006170842.tif 000006
【００６７】
の関係式が成り立つ。
【００６８】
式（１），（３）より、チップコード「＋１」のコード数をＬ+とチップコード「−１」のコード数をＬ-とは次式で表すことができる。
【００６９】
【数５】
2006170842.tif 000007
【００７０】
【数６】
2006170842.tif 000008
【００７１】
ここで、サブパルスの個数ｋと各サブパルスのレベルＳkと、チップコード数Ｌを設定すれば、チップコード「＋１」のコード数Ｌ+と、チップコード「−１」のコード数Ｌ-とを算出することができる。
【００７２】
そして、これらＬ，Ｌ+，Ｌ-の組み合わせでバイナリコードを算出して自己相関処理演算を行って、所望の自己相関関数波形が得られれば、これをバイナリコードとして採用する。
【００７３】
このようなサイドローブレベル１のバイナリコードとして、バイナリコードのチップコード数Ｌが２７以下の場合には、例えば、次の３つのバイナリコードが適用できる。
【００７４】
（Ａ１）チップコード数Ｌが「１９」の場合
この場合、前述のバイナリコード演算条件として、チップコード数Ｌを１９に、パルス圧縮信号の片側サブパルス数ｋを３に、パルス圧縮信号の中央サブパルスのレベルＳを１９に、この中央サブパルスからパルス圧縮信号の端部側に順に並ぶサブパルスのレベルＳをそれぞれ１１，７，３に設定する。そして、チップコード「＋１」のコード数Ｌ+とチップコード「−１」のコード数Ｌ-とを算出して、さらに算出されたチップコード「＋１」、「−１」の配列を組み合わせて、自己相関処理演算を行い、サイドローブレベルが「１」となる組み合わせ（バイナリコード）を見つけた。
【００７５】
このような演算により設定されるバイナリコードは、
「１，１，１，１，１，１，１，１，１，−１，１，１，１，１，−１，−１，−１，−１，−１」
となる。この場合のスペクトラム特性を図６（ａ）に示し、パルス圧縮信号の波形を図６（ｂ）に示す。図６（ｂ）において、パルス圧縮信号の波形は、それぞれが三角波状のメインローブとして示される。これらのメインローブは前述の複数のサブパルスが時系列に発生するそれぞれの波形（図３（ａ）や図５（ａ）等のような波形）に対応する。なお、図７（ｂ）、図８（ｂ）、図１０（ｂ）についても同様である。
このバイナリコードを用いることにより、図６（ｂ）に示すように、メインローブの幅が広がり、サイドローブのレベルが−１となる。また、図６（ａ）に示すように、メインローブに対してサイドローブのパワーが抑圧される。従って、サイドローブが抑圧されたパルス圧縮信号を得ることができる。
【００７６】
（Ａ２）チップコード数Ｌが「２５」の場合
この場合、前述のバイナリコード演算条件として、チップコード数Ｌを２５に、パルス圧縮信号の片側サブパルス数ｋを２に、パルス圧縮信号の中央サブパルスのレベルＳを２５に、この中央サブパルスからパルス圧縮信号の端部側に順に並ぶサブパルスのレベルＳをそれぞれ１３，５に設定する。そして、チップコード「＋１」のコード数Ｌ+とチップコード「−１」のコード数Ｌ-とを算出して、さらに算出されたチップコード「＋１」、「−１」の配列を組み合わせて、自己相関処理演算を行い、サイドローブレベルが「１」となる組み合わせ（バイナリコード）を見つけた。
【００７７】
このような演算により設定されるバイナリコードは、
「１，１，１，１，１，１，１，１，１，１，−１，１，１，１，−１，−１，１，１，１，１，−１，−１，−１，−１，−１」
となる。この場合のスペクトラム特性を図７（ａ）に示し、パルス圧縮信号の波形を図７（ｂ）に示す。このバイナリコードを用いることにより、図７（ｂ）に示すように、メインローブの幅が広がり、サイドローブのレベルが−１となる。また、図７（ａ）に示すように、メインローブに対してサイドローブのパワーが抑圧される。従って、サイドローブが抑圧されたパルス圧縮信号を得ることができる。
【００７８】
（Ａ３）チップコード数Ｌが「２７」の場合
この場合、前述のバイナリコード演算条件として、チップコード数Ｌを２７に、パルス圧縮信号の片側サブパルス数ｋを２に、パルス圧縮信号の中央サブパルスのレベルＳを２７に、この中央サブパルスからパルス圧縮信号の端部側に順に並ぶサブパルスのレベルＳをそれぞれ１５，７に設定する。そして、チップコード「＋１」のコード数Ｌ+とチップコード「−１」のコード数Ｌ-とを算出して、さらに算出されたチップコード「＋１」、「−１」の配列を組み合わせて、自己相関処理演算を行い、サイドローブレベルが「１」となる組み合わせ（バイナリコード）を見つけた。
【００７９】
このような演算により設定されるバイナリコードは、
「１，１，１，１，１，１，１，１，１，１，１，１，−１，−１，−１，１，−１，−１，−１，１，１，１，１，−１，−１，−１，−１」
となる。この場合のスペクトラム特性を図８（ａ）に示し、パルス圧縮信号の波形を図８（ｂ）に示す。このバイナリコードを用いることにより、図８（ｂ）に示すように、メインローブの幅が広がり、サイドローブのレベルが−１となる。また、図８（ａ）に示すように、メインローブに対してサイドローブのパワーが抑圧される。従って、サイドローブが抑圧されたパルス圧縮信号を得ることができる。
【００８０】
表１は前記３種のバイナリコードを用いた場合のＰＳＬ（Ｐｅａｋ  Ｓｉｄｅ  Ｌｏｂｅ  Ｌｅｖｅｌｓ）ＲａｔｉｏとＣＲ（Ｃｏｍｐｒｅｓｓｉｏｎ  Ｒａｔｉｏ）とを示す。なお、表１には参照例として、前述のチップコード数「７」のＭ系列のバイナリコードを用いた場合についても示している。また、表１中において、コード番号１がチップコード数「１９」のバイナリコード（（Ａ１）のバイナリコード）を、コード番号２がチップコード数「２５」のバイナリコード（（Ａ２）のバイナリコード）を、コード番号３がチップコード数「２７」のバイナリコード（（Ａ３）のバイナリコード）をそれぞれ示す。また、コード番号０がチップコード数「７」のＭ系列バイナリコードを示す。
【００８１】
ここで、ＰＳＬ  Ｒａｔｉｏとはメインローブのレベルに対するサイドローブのレベルの比を意味し、ＣＲとは圧縮比、すなわち、パルス圧縮信号の信号幅に対する圧縮前のエコー信号の信号幅の比を意味する。
【００８２】
【表１】
2006170842.tif 000009
【００８３】
表１に示すように、本発明のバイナリコードを用いることにより、従来のＭ系列のバイナリコードを用いたい場合より、略同じＣＲ（パルス圧縮比）において高いＰＳＬ  Ｒａｔｉｏを実現することができる。すなわち、パルス圧縮比が同じ条件の元で、サイドローブをより抑圧することができる。
【００８４】
なお、前述のバイナリコードの他にも表２に示す５つのバイナリコードを用いてもサイドローブレベル１を実現することができる。表２はサイドローブレベル１のバイナリコードと各バイナリコードでのＰＳＬ  ＲａｔｉｏおよびＣＲとを示している。
【００８５】
【表２】
2006170842.tif 000010
【００８６】
表２に示すように、これらのバイナリコードを用いても高いＰＳＬ  Ｒａｔｉｏを実現することができる。
【００８７】
ここで、バイナリコードと、パルス圧縮信号のメインピークに対するサイドローブの比率（メインピークサイドローブ比）、および圧縮比との関係を図９に示す。図９は、本実施形態の方法による設定されるバイナリコードとＭ系列のバイナリコードとにおける、メインピークサイドローブ比と圧縮比との関係を示した図である。図９において、○印が本実施形態のバイナリコードを用いた場合を示し、＋印が従来のＭ系列のバイナリコードを用いた場合を示す。
【００８８】
図９に示すように、略同じ圧縮比であれば、本実施形態のバイナリコードはＭ系列と比較してメインピークサイドローブ比が高くなる。すなわち、よりサイドローブを抑圧することができる。ところで、Ｍ系列は圧縮比が高い状態すなわちバイナリコードが長い状態ではメインピークサイドローブ比が高くなるが、前述のように船舶等で使用し比較的近距離の領域に送信パルスを放射する場合には、送信パルス幅を長くすることができない。このためバイナリコードも長くすることができず、Ｍ系列を用いることは実用的とはいえない。したがって、このような短いバイナリコードを用いる場合では本実施形態に示す循回型バイナリコードが有効となる。
【００８９】
（Ｂ）サイドローブレベル０の場合
サイドローブレベル０に設定する場合は、１つの状態しか存在しない。バイナリコードに含まれるチップコード「＋１」のコード数をＬ+とし、チップコード「−１」のコード数をＬ-とすると前記状態で次の関係式が成り立つ。なおここで、これらのコード数Ｌ+とコード数Ｌ-とを加算すると、バイナリコードのチップコード数Ｌに相当し、
Ｌ＝Ｌ+＋Ｌ-      −（１）
が成立する。さらに、サイドローブレベル１の場合にはＬは偶数に設定する。
【００９０】
また、パルス圧縮信号のメインピークを有するサブパルスに対して時間軸上の両側に存在するサブパルスの片側の個数をｋとする（図３（ａ）参照）。
【００９１】
サイドローブレベルが「０」の状態では、
【００９２】
【数７】
2006170842.tif 000011
【００９３】
の関係式が成り立つ。
式（１），（４）より、チップコード「＋１」のコード数をＬ+とチップコード「−１」のコード数をＬ-とは次式で表すことができる。
【００９４】
【数８】
2006170842.tif 000012
【００９５】
【数９】
2006170842.tif 000013
【００９６】
ここで、サブパルスの個数ｋと各サブパルスのレベルＳkと、チップコード数Ｌを設定すれば、チップコード「＋１」のコード数Ｌ+と、チップコード「−１」のコード数Ｌ-とを算出することができる。
【００９７】
そして、これらＬ，Ｌ+，Ｌ-の組み合わせでバイナリコードを算出して自己相関処理演算を行って、所望の自己相関関数波形が得られれば、これをバイナリコードとして採用する。
【００９８】
このようなサイドローブレベル０のバイナリコードとして、バイナリコードのチップコード数Ｌが２７以下の場合には、例えば、次の５つのバイナリコードが適用できる。なお、各バイナリコードの算出は、前述のサイドローブレベル１の場合と同様に式（１）、式（４）を用いて行うことができるので説明は省略する。
【００９９】
このような演算により設定されるバイナリコードとして、チップコード数が「８」の場合は、
「１，１，１，１，１，１，−１，−１」
がある。
【０１００】
また、チップコード数が「２０」の場合は、
「１，１，１，１，１，１，１，１，１，−１，−１，１，−１，−１，１，１，１，−１，−１，−１」、
「１，１，１，１，１，１，１，１，１，−１，−１，−１，１，１，１，−１，−１，１，−１，−１」、
「１，１，１，１，１，１，１，１，−１，１，１，−１，−１，１，１，１，−１，−１，−１，−１」、
「１，１，１，１，１，１，１，１，−１，−１，−１，−１，１，１，１，−１，−１，１，１，−１」
がある。
【０１０１】
ここで、「１，１，１，１，１，１，１，１，１，−１，−１，１，−１，−１，１，１，１，−１，−１，−１」のバイナリコードを用いた場合のスペクトラム特性を図１０（ａ）に示し、パルス圧縮信号の波形を図１０（ｂ）に示す。このバイナリコードを用いることにより、図１０（ｂ）に示すように、メインローブの幅が広がり、サイドローブのレベルが０となる。また、図１０（ａ）に示すように、メインローブに対してサイドローブのパワーが抑制される。従って、サイドローブが殆ど発生しないパルス圧縮信号を得ることができる。
【０１０２】
以上のように、循回型の短いバイナリコードを用いることで、所定の圧縮比を有しながらパルス圧縮信号のサイドローブを殆ど無くすことができる。また、これらの信号を用いることで、物標検出精度の高い探知装置を実現することができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の探知装置（レーダ装置）の概略構成を示すブロック図
【図２】図１に示す遅延加算処理部１０２の構成を示すブロック図
【図３】本実施形態の構成の循回型バイナリコードを用いた場合のパルス圧縮信号（自己相関関数）の波形、および、従来のM系列のバイナリコードを用いた場合のパルス圧縮信号（自己相関関数）の波形を示した図
【図４】遅延加算処理部１０２のＳＳＷＡ１２１の各部での信号波形を示した図
【図５】遅延加算処理部１０２のＳＳＷＡ１２４の各部での信号波形を示した図
【図６】パルス圧縮信号のスペクトラム特性および波形を示した図
【図７】パルス圧縮信号のスペクトラム特性および波形を示した図
【図８】パルス圧縮信号のスペクトラム特性および波形を示した図
【図９】バイナリコードと、パルス圧縮信号のメインピークに対するサイドローブの比率（メインピークサイドローブ比）、および圧縮比との関係を示した図
【図１０】パルス圧縮信号のスペクトラム特性および波形を示した図
【図１１】７つのチップコードからなる従来のＭ系列のバイナリコードを用いた場合のパルス圧縮信号の波形と、周波数スペクトラムを示した図
【符号の説明】
【０１０４】
１−制御部、２−変調信号生成部、３，１０，１２−ミキサ、４―送信アンプ、５−送信器、６−デュプレクサ、７−アンテナ制御部、８−アンテナ、９，１３−受信アンプ、１１−ＢＰＦ、１４−自己相関処理器、１０１−信号処理部、１０２−遅延加算処理部、１２１，１２４−ＳＳＷＡ、１２２，１２５−Ｄｅｌａｙ演算器、１２３，１２６−加算器
【図１】
2006170842.tif 000014
【図２】
2006170842.tif 000015
【図３】
2006170842.tif 000016
【図４】
2006170842.tif 000017
【図５】
2006170842.tif 000018
【図６】
2006170842.tif 000019
【図７】
2006170842.tif 000020
【図８】
2006170842.tif 000021
【図９】
2006170842.tif 000022
【図１０】
2006170842.tif 000023
【図１１】
2006170842.tif 000024