(57)【要約】【課題】同期整流機能を有する半導体集積回路の同期整流開始時及び終了時の貫通防止機能の測定結果を選択可能にし、貫通防止機能の検査を誤りなく実施する。【解決手段】同期整流機能を有する出力回路の出力部に電源Ｖcc１よりも高い電圧で駆動する電流源９と、測定器８と、測定電圧と予め設定の電圧ＶＲとを比較するコンパレータ１０を接続する。コンパレータ１０の出力は遅延時間を設定できる遅延回路１１と演算器１２の入力に接続され、演算器１２は測定器８へトリガセット信号を出力する。遅延回路１１の遅延時間を制御することにより、任意区間における貫通防止機能を選択して検査を実施する。【選択図】図１
2006006028.tif 000002
【特許請求の範囲】
【請求項１】
内部回路と直列に接続し、かつ内部又は外付けにダイオードを接続した上側スイッチング素子、及び下側スイッチング素子の出力回路を有する半導体集積回路の貫通防止機能検査方法において、
前記出力回路の出力端に接続した電流源あるいは誘導負荷からの電流入力により得る出力の切り替わり電圧をコンパレータにより検出し、前記コンパレータの出力信号と、この出力信号を入力して遅延回路により予め設定した時間分遅延した信号とを入力した演算器からの出力信号によって測定器を制御して、前記半導体集積回路の貫通防止機能を検査することを特徴とする貫通防止機能検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上側スイッチング素子及び下側スイッチング素子を有する出力回路を備えた半導体集積回路において、貫通防止機能を検査する貫通防止機能検査方法に関するものである。
【背景技術】
【０００２】
本発明の技術分野に関連した開示すべき先行技術文献情報がないため、以下に本発明の要旨を理解し易くするための背景となる技術について説明する。
【０００３】
従来、半導体集積回路を用いて、スイッチング電源、モータ制御用インバータなどの省電力化を実現させるための駆動方式として同期整流法がある。この方式は上側スイッチング素子及び下側スイッチング素子を交互に高速スイッチングさせることによりなされ、上側スイッチング素子と下側スイッチング素子のスイッチングの切り替わるタイミングの前後には貫通防止機能が設けられている。
【０００４】
図４は同期整流機能を有する出力回路の検査回路例を示す図である。図４に示すように、第１入力信号は上側ＭＯＳトランジスタ３を駆動させるバッファ回路１に入力され、このバッファ回路１の出力はドレイン側に電源Ｖcc１が接続された上側ＭＯＳトランジスタ３のゲートに入力される。さらに、ＭＯＳトランジスタ３のソース・ドレイン間には外付けあるいは内部寄生素子によるダイオード５が接続され、また上側ＭＯＳトランジスタ３のソースには、下側ＭＯＳトランジスタ４のドレインが接続される。
【０００５】
一方、第２入力信号は下側ＭＯＳトランジスタ４を駆動させるバッファ回路２に入力され、このバッファ回路２の出力は下側ＭＯＳトランジスタ４のゲートに入力される。さらに、ＭＯＳトランジスタ４のソース・ドレイン間には外付けあるいは内部寄生素子によるダイオード６が接続され、下側ＭＯＳトランジスタ４のソースはＧＮＤに接続される。
【０００６】
上側ＭＯＳトランジスタ３のソースと下側ＭＯＳトランジスタ４のドレインにあたる出力部には、抵抗７と測定器８が接続され、この抵抗７のもう一方の端には外部電源電圧Ｖcc２が接続される。
【０００７】
図４に示す検査回路において、バッファ回路１への第１入力信号が「Ｈ」のときに上側ＭＯＳトランジスタ３はオン状態、「Ｌ」のときにオフ状態になるものとする。同様にバッファ回路２への第２入力信号が「Ｈ」のときに下側ＭＯＳトランジスタ４はオン状態、「Ｌ」のときにオフ状態になるものとする。
【０００８】
第１入力信号，第２入力信号として同期整流機能の信号が入力された場合における測定器８の測定電圧波形を図５に示す。
【０００９】
第１入力信号が「Ｌ」，第２入力信号が「Ｈ」の（Ａ）区間では、上側ＭＯＳトランジスタ３はオフ状態、一方、下側ＭＯＳトランジスタ４はオン状態になるため、出力回路の測定電圧は「Ｌ」となる。さらに、（Ａ）区間から（Ｂ）区間に切り替わると、上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４は共にオフ状態となり、測定電圧は抵抗７と検査基板に依存する寄生容量との時定数で決まる傾きで上昇し、測定電圧は外部電源電圧Ｖcc２に収束する。
【００１０】
また、（Ｂ）区間から（Ｃ）区間に切り替わると、上側ＭＯＳトランジスタ３のみがオン状態になるため、測定電圧はおよそ電源Ｖcc１まで上昇する。（Ａ）〜（Ｃ）区間の過程において、測定器８は、外部電源電圧Ｖcc２よりも低く設定されたトリガ電圧ＶＴ１の立ち上がりと、外部電源電圧Ｖcc２よりも高く設定されたトリガ電圧ＶＴ２の立ち上がりまでの時間を測定するよう設定され、測定器８の測定結果としてＴＤ１が得られる。同期整流開始時の貫通防止機能はＴＤ１で判定される。
【００１１】
そして、（Ｃ）区間から（Ｄ）区間に切り替わると、上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４は共にオフ状態になり、測定電圧は抵抗７と寄生容量の時定数で決まる傾きで下降し、測定電圧は外部電源電圧Ｖcc２に収束する。また、（Ｄ）区間から（Ｅ）区間に切り替わると下側ＭＯＳトランジスタ４のみがオン状態になり，測定電圧はおよそＧＮＤまで下降する。この（Ｃ）〜（Ｅ）区間の過程において、測定器８は外部電源電圧Ｖcc２よりも高く設定されたトリガ電圧ＶＴ２の立ち下がりと、外部電源電圧Ｖcc２よりも低く設定されたトリガ電圧ＶＴ１の立ち下がりまでの時間を測定するよう設定され、測定器８の測定結果としてＴＤ２が得られる。同期整流終了時の貫通防止機能は、測定されたＴＤ２で判定される。
【００１２】
また、図４に示す検査回路において、同期整流開始時及び同期整流終了時の貫通防止機能が存在せず貫通電流発生の区間が存在した場合の測定電圧波形を図６に示す。第１入力信号が「Ｌ」，第２入力信号が「Ｈ」の（Ａ）区間では、上側ＭＯＳトランジスタ３がオフ状態、一方、下側ＭＯＳトランジスタ４がオン状態であるため、測定電圧は「Ｌ」となる。（Ａ）区間から第１入力信号のみが「Ｌ」→「Ｈ」に切り替わった（Ｂ’）区間において、上側ＭＯＳトランジスタ３はオン状態になり、上側ＭＯＳトランジスタ３，下側ＭＯＳトランジスタ４が共にオン状態の貫通が発生した状態になる。この貫通が発生した（Ｂ’）区間における測定電圧ＶＡは、上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４のオン抵抗の比で決まる電圧になり、上側ＭＯＳトランジスタ３のオン抵抗をＲ１、下側ＭＯＳトランジスタのオン抵抗をＲ２としたとき（数１）となる。
（数１）
ＶＡ＝Ｖcc１×Ｒ２／（Ｒ１＋Ｒ２）
さらに（Ｂ’）区間から（Ｃ）区間に切り替わると下側ＭＯＳトランジスタ４のみがオフ状態になることから、測定電圧ＶＡはおよそ電源Ｖcc１まで上昇する。
【００１３】
（Ａ）〜（Ｃ）区間の過程において、測定器８は、外部電源電圧Ｖcc２よりも低く設定されたトリガ電圧ＶＴ１の立ち上がりと、外部電源電圧Ｖcc２よりも高く設定されたトリガ電圧ＶＴ２の立ち上がりまでの時間を測定するよう設定され、貫通が発生したときの測定器８の測定結果としてＴＤ３が得られる。
【００１４】
貫通状態発生時間によっては、測定結果のＴＤ３は貫通防止機能検査判定の規格内である場合が想定され、同期整流開始時の貫通防止機能を誤って判定してしまうといった問題が発生する。
【００１５】
また、（Ｃ）区間から第２入力信号のみが「Ｌ」→「Ｈ」に切り替わった（Ｄ’）区間では、下側ＭＯＳトランジスタ４がオン状態となり、貫通が発生した状態になる。そのときの測定電圧は上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４のオン抵抗比で決まる測定電圧ＶＡになる。（Ｄ’）区間から（Ｅ）区間に切り替わると、上側ＭＯＳトランジスタ３のみがオフ状態となり、測定電圧ＶＡはおよそＧＮＤまで下降する。
【００１６】
（Ｃ）〜（Ｅ）区間の過程において、測定器８は予め外部電源電圧Ｖcc２よりも高い電圧に設定されたトリガ電圧ＶＴ２の立ち下がりと、外部電源電圧Ｖcc２よりも低いトリガ電圧ＶＴ１の立ち下がりまでの時間を測定するよう設定されており、貫通が発生したときの測定器８の測定結果としてＴＤ４が得られる。
【００１７】
この（Ｃ）〜（Ｅ）区間の過程で測定されたＴＤ４においても、貫通状態発生時間によっては貫通防止機能判定の規格内になる場合が想定され、同期整流開始時の貫通防止機能を誤って判定してしまうといった問題が発生する。
【００１８】
これらの課題を解決するため、出力回路の出力部に電源Ｖcc１よりも高い電圧まで駆動可能な電流源あるいは誘導負荷を接続し、同期整流開始時及び同期整流終了時の検査を実施する。この出力回路の出力部に電流源を接続した場合の検査回路例を図７に、測定器８の測定波形を図８に示す。
【００１９】
図８に示す、第１入力信号が「Ｌ」，第２入力信号が「Ｈ」の（Ａ）区間では、上側ＭＯＳトランジスタ３はオフ状態、一方、下側ＭＯＳトランジスタ４はオン状態になり、測定電圧は「Ｌ」となる。（Ａ）区間から（Ｂ）区間に切り替わると、上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４は共にオフ状態となり、電流源９からの電流Ｉccは、ダイオード５を経由し電源Ｖcc１へ流れ込む。この状態において、ダイオード５にＩccが流れたときに発生するダイオード５の端子間電圧がＶＤであるならば、測定電圧は「Ｖcc１＋ＶＤ」まで上昇する。
【００２０】
さらに（Ｂ）区間から第１入力信号が「Ｌ」→「Ｈ」に切り替わった（Ｃ）区間において、上側ＭＯＳトランジスタ３はオン状態になり、電流源９からの電流Ｉccは、ダイオード５ではなく、上側ＭＯＳトランジスタ３を経由し電源Ｖcc１へ流れ込む。この状態における測定電圧は、上側ＭＯＳトランジスタ３のオン抵抗をＲ１とすると、「Ｖcc１＋Ｒ１×Ｉcc」となり、「Ｖcc１＋ＶＤ」よりも低い電圧になる。
【００２１】
（Ａ）〜（Ｃ）区間の過程において、測定器８の設定を「Ｖcc１＋ＶＤ」と「Ｖcc１＋Ｒ１×Ｉcc」間のトリガ電圧ＶＴ３の立ち上がりから立ち下がりの時間を測定するようにすると、貫通防止機能があるときの測定器８の測定結果としてＴＤ５が得られる。
【００２２】
測定器８を前記トリガ状態にした場合、貫通状態が発生したときに測定電圧は上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４のオン抵抗比になることから、貫通発生時に測定器８は測定を実施しない。このことによって貫通防止機能の有無を区別することができ、貫通防止機能検査は誤りなく判定できる。
【００２３】
そして、（Ｃ）区間から（Ｄ）区間に切り替わると、上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４は共にオフ状態となり、電流源９からの電流Ｉccはダイオード５を経由するために出力電圧は「Ｖcc１＋ＶＤ」に上昇する。さらに（Ｄ）区間から（Ｅ）区間に切り替わると、測定電圧はおよそＧＮＤまで下降する。
【００２４】
（Ｃ）〜（Ｅ）区間の過程おいて、測定器８のトリガ設定を「Ｖcc１＋ＶＤ」と「Ｖcc１＋Ｒ１×Ｉcc」間のトリガ電圧ＶＴ３の立ち上がりから立ち下がりとすると測定器８の測定結果としてＴＤ６が得られる。得られたＴＤ６で貫通防止機能を判定することにより、同期整流終了時の貫通防止機能を誤って判定することなく検査することが可能となる。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、前述の図７に示す検査回路では、ＴＤ５を測定する際の測定器８のトリガ条件と、ＴＤ６を測定する際の測定器８のトリガ条件は同じであることより、ＴＤ５及びＴＤ６の一方だけを定常的に検査することができないという問題があった。
【００２６】
本発明は、前記従来技術の問題を解決することに指向するものであり、コンパレータ、遅延回路及び演算器により、同期整流開始時の貫通防止機能の測定結果ＴＤ５と、同期整流終了時の貫通防止機能の測定結果ＴＤ６を選択可能にして、それぞれの貫通防止機能検査を実施する貫通防止機能検査方法を提供することを目的とする。
【課題を解決するための手段】
【００２７】
前記の目的を達成するために、本発明に係る貫通防止機能検査方法は、内部回路と直列に接続し、かつ内部又は外付けにダイオードを接続した上側スイッチング素子、及び下側スイッチング素子の出力回路を有する半導体集積回路の貫通防止機能検査方法において、出力回路の出力端に接続した電流源あるいは誘導負荷からの電流入力により得る出力の切り替わり電圧をコンパレータにより検出し、コンパレータの出力信号と、この出力信号を入力して遅延回路により予め設定した時間分遅延した信号とを入力した演算器からの出力信号によって測定器を制御して、半導体集積回路の貫通防止機能を検査することを特徴とする。
【００２８】
前記の方法によれば、半導体集積回路における貫通防止機能の有無を誤りなく実施することができる。
【発明の効果】
【００２９】
本発明によれば、同期整流機能を有する出力回路を備えた半導体集積回路における貫通防止機能の有無を誤りなく実施することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３１】
図１は本発明の実施の形態における同期整流機能を有する出力回路の検査回路例を示す図である。図１において、第１入力信号は上側ＭＯＳトランジスタ３を駆動するバッファ回路１に入力され、バッファ回路１はドレイン側に電源Ｖcc１が接続された上側ＭＯＳトランジスタ３のゲートに入力される。上側ＭＯＳトランジスタ３のソース−ドレイン間には、外付けあるいは内部寄生素子によるダイオード５が接続され、上側ＭＯＳトランジスタ３のソースには、下側ＭＯＳトランジスタ４のドレインが接続される。一方、第２入力信号は下側ＭＯＳトランジスタ４を駆動するバッファ回路２に入力され、バッファ回路２の出力は下側ＭＯＳトランジスタ４のゲートに入力される。下側ＭＯＳトランジスタ４のソース・ドレイン間には、外付けあるいは内部寄生素子によるダイオード６が接続され、下側ＭＯＳトランジスタ４のソースはＧＮＤに接続される。
【００３２】
上側ＭＯＳトランジスタ３のソースと下側ＭＯＳトランジスタ４のドレインにあたる出力部には、電源Ｖcc１よりも高い電圧まで駆動可能な電流源９と、測定器８と、予め設定した電圧ＶＲと測定電圧とを比較するコンパレータ１０が接続される。このコンパレータ１０の出力は、遅延時間の設定が可能な遅延回路１１と演算器１２の入力に接続され、さらに遅延回路１１の出力は演算器１２の入力に接続される。そして演算器１２は、測定器８へ制御信号を出力する。
【００３３】
図１に示す検査回路を用いて同期整流開始時の貫通防止機能を測定する場合は、コンパレータ１０の電圧ＶＲを電源Ｖcc１よりも低い電圧に設定し、遅延回路１１の遅延をゼロとし、測定器８の設定を「Ｖcc１＋ＶＤ」と「Ｖcc１＋Ｒ１×Ｉcc」間のトリガ電圧ＶＴ３の立ち上がりから立ち下がりまでの時間を測定するようにする。この設定における測定電圧波形を図２に示す。
【００３４】
いま、第１入力信号が「Ｌ」，第２入力信号が「Ｈ」の（Ａ）区間において、上側ＭＯＳトランジスタ３はオフ状態、下側ＭＯＳトランジスタ４はオン状態であるため、測定電圧は「Ｌ」となる。この（Ａ）区間から第２入力信号が「Ｈ」→「Ｌ」に切り替わった（Ｂ）区間では、上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４は共にオフ状態となり、電流源９からの電流Ｉccは、ダイオード５を経由し電源Ｖcc１へ流れ込む。ダイオード５にＩccが流れたときに発生するダイオード５の端子間電圧がＶＤとすると、測定電圧が「Ｖcc１＋ＶＤ」まで上昇するこの途中でコンパレータ１０の出力は切り替わり、遅延回路１１及び演算器１２へ信号を出力する。
【００３５】
遅延回路１１の遅延時間はゼロになるよう設定されているため、コンパレータ１０と遅延回路１１の信号が入力された演算器１２は、コンパレータ１０の切り替わりと同時に測定器８へ検出開始のトリガセット信号を出力し、測定器８は測定電圧が「Ｖcc１＋ＶＤ」まで上昇する際のトリガ電圧ＶＴ３の立ち上がりを検出する。さらに、（Ｂ）区間から（Ｃ）区間に切り替わると測定電圧は「Ｖcc１＋Ｒ１×Ｉcc」になり、トリガ電圧ＶＴ３の立ち下がりの検出により測定器８の測定結果としてＴＤ５が得られる。
【００３６】
得られたＴＤ５を測定することにより、同期整流開始時の貫通防止機能は誤りなく判定できる。
【００３７】
次に、同期整流終了時の貫通防止機能を検査する場合は、コンパレータ１０の電圧ＶＲを電源Ｖcc１よりも低い電圧に設定し、遅延回路１１の遅延を、（Ａ）区間から（Ｂ）区間に切り替わる際に測定電圧が「Ｖcc１＋Ｒ１×Ｉcc」に切り替わる時間よりも十分大きい時間Ｔ０に設定し、測定器８を「Ｖcc１＋ＶＤ」と「Ｖcc１＋Ｒ１×Ｉcc」間のトリガ電圧ＶＴ３の立ち上がりから立ち下がりまでの時間を測定するよう設定する。この設定での検査回路における測定波形を図３に示す。
【００３８】
第１入力信号が「Ｌ」，第２入力信号が「Ｈ」の（Ａ）区間から第２入力信号が「Ｈ」→「Ｌ」に切り替わった（Ｂ）区間では、上側ＭＯＳトランジスタ３と下側ＭＯＳトランジスタ４は共にオフ状態となり、電流源９からの電流Ｉccは、ダイオード５を経由し電源Ｖcc１へ流れ込み、測定電圧は「Ｖcc１＋ＶＤ」まで上昇する。測定電圧が上昇する途中でコンパレータ１０の出力は切り替わり、遅延回路１１、及び演算器１２へ信号を出力する。遅延回路１１の遅延時間は測定電圧切り替わり時間よりも十分大きい時間Ｔ０に設定されているため、演算器１２は測定器８へ検出開始のトリガセット信号を出力せず、測定器８は同期整流開始時の貫通防止機能を測定しない。時間Ｔ０経過後、遅延回路１１は演算器１２へ信号を出力し、演算器１２は、測定器８へ測定開始のトリガセット信号を出力する。
【００３９】
さらに、（Ｂ）区間から（Ｃ）区間に切り替わると上側ＭＯＳトランジスタ３はオン状態になるため、測定電圧は「Ｖcc１＋ＶＤ」から「Ｖcc１＋Ｒ１×Ｉcc」に下降するが、測定器８はトリガ電圧ＶＴ３の立ち上がりから検出するように設定されているので測定を開始しない。
【００４０】
そして、（Ｃ）区間から（Ｄ）区間に切り替わると、測定電圧は「Ｖcc１＋Ｒ１×Ｉcc」から「Ｖcc１＋ＶＤ」に上昇するため、測定器８は測定電圧のトリガ電圧ＶＴ３の立ち上がりを検出する。さらに、（Ｄ）区間から（Ｅ）区間に切り替わると、測定電圧はおよそＧＮＤにまで立ち下がり、トリガ電圧ＶＴ３の立ち下がりの検出により測定器８の測定結果としてＴＤ６が得られる。
【００４１】
得られたＴＤ６を判定することで、同期整流終了時の貫通防止機能検査は誤りなく実施できる。
【００４２】
また、図１に示す検査回路において、遅延回路１１の遅延時間がゼロのＴＤ５が得られ、遅延回路１１の遅延時間を時間Ｔ０にすることでＴＤ６が得られる。得られたＴＤ５，ＴＤ６によって同期整流時の貫通防止機能を判定することにより、誤りなく貫通防止機能検査を実施することが可能となる。
【産業上の利用可能性】
【００４３】
本発明に係る貫通防止機能検査方法は、同期整流機能を有する出力回路を備えた半導体集積回路における貫通防止機能の有無を誤りなく実施でき、上側スイッチング素子及び下側スイッチング素子を有する出力回路における貫通防止機能の検査に用いて有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態における同期整流機能を有する出力回路の検査回路例を示す図
【図２】本実施の形態における同期整流開始時の貫通防止機能を検査する測定電圧波形を示すタイミングチャート
【図３】本実施の形態における同期整流終了時の貫通防止機能を検査する測定電圧波形を示すタイミングチャート
【図４】従来の同期整流機能を有する出力回路の検査回路例を示す図
【図５】従来の検査回路に同期整流信号入力の測定電圧波形を示すタイミングチャート
【図６】従来の検査回路において貫通防止機能が存在せず貫通電流発生の区間がある測定電圧波形を示すタイミングチャート
【図７】従来の検査回路において出力回路出力部に電流源を接続した検査回路例を示す図
【図８】図７に示す検査回路に同期整流信号入力の測定電圧波形を示すタイミングチャート
【符号の説明】
【００４５】
１，２  バッファ回路
３，４  ＭＯＳトランジスタ
５，６  ダイオード
７  抵抗
８  測定器
９  電流源
１０  コンパレータ
１１  遅延回路
１２  演算器
【図１】
2006006028.tif 000003
【図２】
2006006028.tif 000004
【図３】
2006006028.tif 000005
【図４】
2006006028.tif 000006
【図５】
2006006028.tif 000007
【図６】
2006006028.tif 000008
【図７】
2006006028.tif 000009
【図８】
2006006028.tif 000010