(57)【要約】【課題】  停電発生を検出して電源を迅速に切り換えることが可能な電源切換装置を提供すること。【解決手段】  第１の３相交流電源および第２の３相交流電源のいずれか一方を選択的に負荷機器に接続する接続手段（切換スイッチ４０）と、第１の３相交流電源および第２の３相交流電源のうち、停電または故障の発生を検出しようとする少なくとも一方の３相交流の全相を全波整流する整流手段（ブリッジダイオード６２ｇ〜６２ｉ、ブリッジダイオード６３ｇ〜６３ｉ）と、整流手段によって整流されて得られた直流電圧を参照して停電の発生を検出する検出手段（光ＭＯＳ−ＦＥＴ６７，６８）と、検出手段の検出結果に応じて選択手段を制御する制御手段（６１ｅ，６４ｅ）と、を有する。【選択図】  図２
2006094599.tif 000002
【特許請求の範囲】
【請求項１】
第１の３相交流電源および第２の３相交流電源のいずれか一方を選択的に負荷機器に接続する接続手段と、
上記第１の３相交流電源および上記第２の３相交流電源のうち、停電または故障の発生を検出しようとする少なくとも一方の３相交流の全相を全波整流する整流手段と、
上記整流手段によって整流されて得られた直流電圧を参照して停電の発生を検出する検出手段と、
上記検出手段の検出結果に応じて上記選択手段を制御する制御手段と、
を有することを特徴とする電源切換装置。
【請求項２】
前記制御手段は、前記検出手段によって停電が検出された場合には、前記接続手段をそれとは異なる側の電源に切り換えることを特徴とする請求項１記載の電源切換装置。
【請求項３】
前記検出手段は前記整流手段からの出力を入力して発光する入力部と、上記発光部からの光を受けて出力の状態を変化する出力部を備える光結合回路を有し、
前記制御手段は、上記光結合回路の出力部の状態を参照して前記選択手段を制御する、
ことを特徴とする請求項２記載の電源切換装置。
【請求項４】
前記光結合回路は光ＭＯＳ−ＦＥＴを有し、
前記制御手段は前記制御手段を制御するための半導体スイッチを有し、
前記制御手段は、上記光ＭＯＳ−ＦＥＴの出力部の状態に応じて上記半導体スイッチをオンまたはオフすることにより前記選択手段を制御する、
ことを特徴とする請求項３記載の電源切換装置。
【請求項５】
前記光ＭＯＳ−ＦＥＴはブレーク型であり、前記出力部は、前記整流手段から直流電圧が出力されている場合にはオフの状態となり、整流手段から直流電圧が出力されていない場合にはオンの状態となり、
前記半導体スイッチは、前記光ＭＯＳ−ＦＥＴがオンの状態となった場合にオンの状態となり、停電が発生した側とは異なる側の電源に前記接続手段を切り換える、
ことを特徴とする請求項４記載の電源切換装置。
【請求項６】
前記接続手段は、電磁力によって駆動される電磁式スイッチであり、
上記電磁式スイッチは、前記第１または第２の３相交流の全相を全波整流して得られた直流電圧によって駆動されることを特徴とする請求項２記載の電源切換装置。
【請求項７】
第１の３相交流電源および第２の３相交流電源のうち、停電または故障の発生を検出しようとする少なくとも一方を全波整流し、
上記全波整流によって得られた直流電圧を参照して停電の発生を検出し、
検出結果に応じて、第１の３相交流電源および第２の３相交流電源のいずれか一方を選択的に負荷機器に接続する制御を行う、
ことを特徴とする電源切換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源切換装置および電源切換方法に関する。
【背景技術】
【０００２】
特許文献１では、常用電源からの出力を整流して得られた直流電圧が所定の電圧以下になった場合には、切換スイッチにより常用電源から待機電源へ切り換える電源切換装置が開示されている。
【０００３】
【特許文献１】実登３００９７２６号公報（実用新案登録請求の範囲、要約書）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
技術文献１に示す電源切換装置では、３相交流電源のうちの２相を全波整流し、平滑化回路で平滑化して直流電圧に変換し、この直流電圧を所定の基準電圧とコンパレータで比較して、停電の有無を検出している。
【０００５】
ところで、平滑化回路は、カットオフ周波数が数Ｈｚ程度の低域通過フィルタによって構成される場合が多いため、停電発生から検出までに時間を要する場合が多い。このため、停電発生から電源の切り換えまでに時間を要するという問題点がある。
【０００６】
本発明は、上記の事情に基づきなされたもので、その目的とするところは、停電発生を検出して電源を迅速に切り換えることが可能な電源切換装置および電源切換方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するため、本発明の電源切換装置は、第１の３相交流電源および第２の３相交流電源のいずれか一方を選択的に負荷機器に接続する接続手段と、第１の３相交流電源および第２の３相交流電源のうち、停電または故障の発生を検出しようとする少なくとも一方の３相交流の全相を全波整流する整流手段と、整流手段によって整流されて得られた直流電圧を参照して停電の発生を検出する検出手段と、検出手段の検出結果に応じて選択手段を制御する制御手段と、を有している。
【０００８】
このため、停電発生を検出して電源を迅速に切り換えることが可能となる。
【０００９】
また、本発明の電源切換装置は、上述の発明に加えて、制御手段が、検出手段によって停電が検出された場合には、接続手段をそれとは異なる側の電源に切り換えるようにしている。このため、停電発生時には電源を迅速に切り換えることが可能になる。
【００１０】
また、本発明の電源切換装置は、上述の発明に加えて、検出手段が整流手段からの出力を入力して発光する入力部と、発光部からの光を受けて出力の状態を変化する出力部を備える光結合回路を有し、制御手段が、光結合回路の出力部の状態を参照して選択手段を制御するようにしている。このため、３相電源同士の絶縁を確実に行うことができる。
【００１１】
また、本発明の電源切換装置は、上述の発明に加えて、光結合回路が光ＭＯＳ−ＦＥＴを有し、制御手段が制御手段を制御するための半導体スイッチを有し、制御手段が、光ＭＯＳ−ＦＥＴの出力部の状態に応じて半導体スイッチをオンまたはオフすることにより選択手段を制御するようにしている。このため、光ＭＯＳ−ＦＥＴにより絶縁を確保しながら、電流容量の大きな半導体装置を直接駆動することが可能になる。
【００１２】
また、本発明の電源切換装置は、上述の発明に加えて、光ＭＯＳ−ＦＥＴはブレーク型であり、出力部は、整流手段から直流電圧が出力されている場合にはオフの状態となり、整流手段から直流電圧が出力されていない場合にはオンの状態となり、半導体スイッチは、光ＭＯＳ−ＦＥＴがオンの状態となった場合にオンの状態となり、停電が発生した側とは異なる側の電源に接続手段を切り換えるようにしている。このため、内蔵された放電用のスイッチによりゲートに蓄積された電荷を急速に放電させるので、停電を迅速に検出することが可能になる。
【００１３】
また、本発明の電源切換装置は、上述の発明に加えて、接続手段が、電磁力によって駆動される電磁式スイッチであり、電磁式スイッチは、第１または第２の３相交流の全相を全波整流して得られた直流電圧によって駆動されるようにしている。このため、平滑用のコンデンサを省略することができるため、低コスト化および省スペース化を図ることが可能になる。
【００１４】
また、本発明の電源切換方法は、第１の３相交流電源および第２の３相交流電源のうち、停電または故障の発生を検出しようとする少なくとも一方を全波整流し、全波整流によって得られた直流電圧を参照して停電の発生を検出し、検出結果に応じて、第１の３相交流電源および第２の３相交流電源のいずれか一方を選択的に負荷機器に接続する制御を行うようにしている。
【００１５】
このため、停電発生を検出して電源を迅速に切り換えることが可能となる。
【発明の効果】
【００１６】
本発明は、停電発生を検出して電源を迅速に切り換えることが可能な電源切換装置および電源切換方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施の形態について図に基づいて説明する。
【００１８】
図１は、本発明の実施の形態に係る電源切換装置の構成例を示す図である。この図に示すように、本発明の実施の形態に係る電源切換装置１は、切換スイッチ４０、駆動回路５０、および、制御回路６０を主要な構成要素としている。なお、切換スイッチ４０には、Ａ電源１０、Ｂ電源２０、および、負荷３０が接続されている。
【００１９】
ここで、接続手段としての切換スイッチ４０は、駆動回路５０の制御にしたがって、Ａ電源１０およびＢ電源２０のうち通常電源に設定されたいずれかの電源と負荷３０とを選択的に接続するとともに、停電が発生した場合には待機電源に設定された他の電源に接続を切り換える。また、復電した場合には通常電源に接続を切り換える。
【００２０】
駆動回路５０は、切換スイッチ４０を駆動するためのソレノイド等を有しており、制御回路６０の出力に応じて切換スイッチ４０を駆動する。なお、駆動回路５０の詳細な構成については後述する。
【００２１】
制御回路６０は、Ａ電源１０およびＢ電源２０のうち、通常電源に設定された電源で停電が発生した場合にはこれを検出し、駆動回路５０を駆動して切換スイッチ４０を切り換える。
【００２２】
図２は、制御回路６０の詳細な構成例を示す図である。この図に示すように、Ａ電源１０から入力された３相電源のＵＡ，ＶＡ，ＷＡは、それぞれ抵抗６２ａ〜６２ｃの一方の端子にそれぞれ接続されている。抵抗６２ａ〜６２ｃの他方の端子は、２相ずつがペアを構成して、トランス６２ｄ〜６２ｆの１次側巻き線に接続されている。すなわち、抵抗６２ａと抵抗６２ｂの出力がトランス６２ｄの１次巻き線に接続され、抵抗６２ｂと抵抗６２ｃの出力がトランス６２ｅの１次巻き線に接続され、抵抗６２ａと抵抗６２ｃの出力がトランス６２ｆの１次巻き線に接続されている。トランス６２ｄ〜６２ｆの２次巻き線は、整流手段としての全波整流用のブリッジダイオード６２ｇ〜６２ｉに接続されている。
【００２３】
ブリッジダイオード６２ｇ〜６２ｉの出力のマイナス側は相互に接続されて−Ｖ出力端子に接続されている。一方、プラス側は、相互に接続されて抵抗６２ｋを介して、検出手段としての光ＭＯＳ（Metal Oxide Semiconductor）−ＦＥＴ（Field Effect Transistor）６７の入力部（発光素子側）６２ｍに接続されている。
【００２４】
光ＭＯＳ−ＦＥＴの入力部６２ｍは、後述する光ＭＯＳ−ＦＥＴ６７の出力部６４ｂと対をなすことにより光ＭＯＳ−ＦＥＴ６７を構成している。光ＭＯＳ−ＦＥＴ６７は、入力部６２ｍに所定の電圧が印加されて発光素子が発光した状態で、出力部６４ｂがオフの状態となり、発光していない場合にはオンの状態となるいわゆるブレーク型である。
【００２５】
また、ブリッジダイオード６２ｇ〜６２ｉのプラス側は、ダイオード６２ｊのアノードに接続され、そのカソードは、抵抗６２ｎの一方の端子に接続されている。抵抗６２ｎの他方の端子は、＋Ｖ出力端子に接続されている。
【００２６】
一方、Ｂ電源２０から入力された３相電源のＵＢ，ＶＢ，ＷＢは、それぞれ抵抗６３ａ〜６３ｃの一方の端子にそれぞれ接続されている。抵抗６３ａ〜６３ｃの他方の端子は、２相ずつがペアを構成して、トランス６３ｄ〜６３ｆの１次側巻き線に接続されている。すなわち、抵抗６３ａと抵抗６３ｂの出力がトランス６３ｄの１次巻き線に接続され、抵抗６３ｂと抵抗６３ｃの出力がトランス６３ｅの１次巻き線に接続され、抵抗６３ａと抵抗６３ｃの出力がトランス６３ｆの１次巻き線に接続されている。トランス６３ｄ〜６３ｆの２次巻き線は、整流手段としての全波整流用のブリッジダイオード６３ｇ〜６３ｉに接続されている。
【００２７】
ブリッジダイオード６３ｇ〜６３ｉの出力のマイナス側は相互に接続されて−Ｖ出力端子に接続されている。一方、プラス側は、相互に接続されて抵抗６３ｋを介して、検出手段としての光ＭＯＳ−ＦＥＴ６８の入力部６３ｍに接続されている。
【００２８】
光ＭＯＳ−ＦＥＴの入力部６３ｍは、後述する光ＭＯＳ−ＦＥＴ６８の出力部６１ｂと対をなして光ＭＯＳ−ＦＥＴ６８を構成している。光ＭＯＳ−ＦＥＴ６８は、入力部６３ｍに所定の電圧が印加されて発光素子が発光した状態で、出力部６１ｂがオフの状態となり、発光していない場合にはオンの状態となるいわゆるブレーク型である。
【００２９】
また、ブリッジダイオード６３ｇ〜６３ｉのプラス側は、ダイオード６３ｊのアノードに接続され、そのカソードは、抵抗６２ｎの一方の端子に接続されている。抵抗６２ｎの他方の端子は、＋Ｖ出力端子に接続されている。
【００３０】
整流回路６５の出力は、光ＭＯＳ−ＦＥＴ６８の出力部６１ｂ、抵抗６１ｆ、および、サージアブソーバ６１ｆの一方の端子と、制御手段としてのサイリスタ６１ｅのアノードに接続されている。抵抗６１ｆの他方の端子はコンデンサ６１ｇの一方の端子に接続されている。光ＭＯＳ−ＦＥＴ６８の出力部６１ｂは抵抗６１ｃを介してサイリスタ６１ｅのゲートに接続されている。サイリスタ６１ｅのゲートは、ツェナーダイオード６１ａのカソードと抵抗６１ｄの一方の端子に接続されている。ツェナーダイオード６１ａのアノード、サイリスタ６１ｅのカソード、ならびに、抵抗６１ｄ、コンデンサ６１ｇ、および、サージアブソーバ６１ｈの他方の端子は、ＬＡ端子に接続され、後述する駆動回路５０に接続される。
【００３１】
整流回路６６の出力は、光ＭＯＳ−ＦＥＴ６７の出力部６４ｂ、抵抗６４ｆ、および、サージアブソーバ６４ｆの一方の端子と、制御手段としてのサイリスタ６４ｅのアノードに接続されている。抵抗６４ｆの他方の端子はコンデンサ６４ｇの一方の端子に接続されている。光ＭＯＳ−ＦＥＴ６７の出力部６４ｂは抵抗６４ｃを介してサイリスタ６４ｅのゲートに接続されている。サイリスタ６４ｅのゲートは、ツェナーダイオード６４ａのカソードと抵抗６４ｄの一方の端子に接続されている。ツェナーダイオード６４ａのアノード、サイリスタ６４ｅのカソード、ならびに、抵抗６４ｄ、コンデンサ６４ｇ、および、サージアブソーバ６４ｈの他方の端子は、ＬＡ端子に接続され、後述する駆動回路５０に接続される。
【００３２】
図３は、図１に示す駆動回路（または操作回路）５０およびその付随部分の詳細な構成例を示す図である。この図に示すように、駆動回路５０は、Ａ電源投入用ソレノイド５１、Ｂ電源投入用ソレノイド５２、補助スイッチ５３ａ、および、補助スイッチ５３ｂを主要な構成要素としている。なお、駆動回路５０の外部には、手動でＡ電源１０を投入するためのスイッチ７１、手動でＢ電源２０を投入するためのスイッチ７２の一方の端子が接続され、他方の端子はＡ側＋およびＢ側＋端子にそれぞれ接続されている。また、スイッチ７１，７２の一方の端子には図２に示すＬＡ端子およびＬＢ端子が接続されている。
【００３３】
スイッチ７１の一方の端子およびＬＡ端子は、Ａ電源投入用ソレノイド５１の一方の端子に接続されている。Ａ電源投入用ソレノイド５１の他方の端子は、補助スイッチ５３ａの一方の端子に接続されている。補助スイッチ５３ａの他方の端子は、Ａ側−端子に接続されている。
【００３４】
スイッチ７２の一方の端子およびＬＢ端子は、Ｂ電源投入用ソレノイド５２の一方の端子に接続されている。Ｂ電源投入用ソレノイド５２の他方の端子は、補助スイッチ５３ｂの一方の端子に接続されている。補助スイッチ５３ｂの他方の端子は、Ｂ側−端子に接続されている。
【００３５】
図４〜図７は、図１に示す切換スイッチ４０および駆動回路５０の詳細な構成例を示す図である。
【００３６】
図４は、Ａ電源投入用ソレノイド５１、Ｂ電源投入用ソレノイド５２、および、これらによって駆動される部分の機構について説明する断面図である。図４（Ａ）に示すように、Ａ電源投入用ソレノイド５１は、電圧が印加された場合には、その内部に配置された可動鉄芯５１ａを図の上側に移動させる。Ｂ電源投入用ソレノイド５２は、電圧が印加された場合には、その内部に配置された可動鉄芯５２ａを図の下側に移動させる。Ａ電源投入用ソレノイド５１およびＢ電源投入用ソレノイド５２の間には、メインシャフト５５が配置されている。メインシャフト５５は、長片部材５５ａによって構成され、回転軸５５ｂを中心に回動する。また、メインシャフト５５の一部にはローラ５５ｃが配置されており、後述するように、アームの凹部と嵌合して位置を固定する。なお、図４（Ａ）は、Ｂ電源２０が選択された状態を示し、図４（Ｂ）は、Ｂ電源２０からＡ電源１０を選択する状態に推移する途中の状態を示し、図４（Ｃ）は、Ａ電源１０が選択された状態を示している。
【００３７】
図５は、補助スイッチ５３ａ，５３ｂとメインシャフト５５との関係を示す図である。図５（Ａ）は、Ｂ電源２０が選択されている状態を示している。この状態では、メインシャフト５５は、その側面によって補助スイッチ５３ｂを押圧した状態となっており、また、メインシャフト５５のローラ５５ｃは、アーム７の下側（図の下側）の凹部５６ｃに嵌合して係止されている。図５（Ｃ）は、Ａ電源２０が選択されている状態を示している。この状態では、メインシャフト５５は、補助スイッチ５３ａを押圧した状態となっており、また、メインシャフト５５のローラ５５ｃは、アーム７の上側（図の上側）の凹部５６ｂに嵌合して係止されている。後述するように、補助スイッチ５３ａ，５３ｂは押圧された場合にオフの状態になるスイッチである。なお、図５（Ｂ）は、Ｂ電源２０からＡ電源１０を選択する状態に推移する途中の状態を示している。
【００３８】
図６は、機械的インターロック用のカム５７ａ，５７ｂおよび接点シャフト５７ｃ，５７ｄの関係を示す図である。図６（Ａ）に示すように、カム５７ａおよびカム５７ｂは、メインシャフト５５およびピン５７ｇによって連動する構造となっている。接点シャフト５７ｃおよび接点シャフト５７ｄは、カム溝５７ｅ，５７ｆによってお互いにインターロックされており、後述するようにＡ電源１０およびＢ電源２０が同時に投入されることを防止する構造となっている。なお、図６（Ａ）は、Ｂ電源２０が選択された状態であり、図６（Ｂ）はＢ電源２０が選択された状態からＡ電源１０が選択された状態へ移行する途中の状態であり、図６（Ｃ）は、Ａ電源１０が選択された状態である。
【００３９】
図７は、可動接点５８ｇ，５８ｈと固定接点５８ｄ，５８ｆの関係を示す図である。図７（Ａ）に示すように、可動接点５８ｇ，５８ｈは、接点シャフト５７ｃ，５７ｄによってそれぞれ駆動される。可動接点５８ｇは、コモン接点５８ｅと固定接点５８ｄとの接続を断続する。可動接点５８ｈは、コモン接点５８ｅと固定接点５８ｆとの接続を断続する。また、Ａ電源側端子５８ａは固定接点５８ｄに接続され、負荷端子５８ｂはコモン接点５８ｅに接続され、Ｂ電源側端子５８ｃは固定接点５８ｆに接続されている。これらの可動接点５８ｇ，５８ｈ、固定接点５８ｄ，５８ｆ、および、コモン接点５８ｅ等によって図１に示す切換スイッチ４０が構成される。なお、図７（Ａ）は、可動接点５８ｈが固定接点５８ｆとコモン接点５８ｅとを接続した状態であるので、Ｂ電源２０が負荷３０に接続された状態を示している。図７（Ｂ）は、インターロックされた状態であり、可動接点５８ｇ，５８ｈの双方が開放された状態となっているので、負荷３０がＡ電源１０にもＢ電源２０にも接続されていない状態を示している。図７（Ｃ）は、可動接点５８ｇが固定接点５８ｄとコモン接点５８ｅとを接続した状態であるので、Ａ電源１０が負荷３０に接続された状態を示している。
【００４０】
つぎに、以上の実施の形態の動作について説明する。
【００４１】
現在、図１に示すように、切換スイッチ４０により、Ｂ電源２０が選択されている状態であるとする。このとき、メインシャフト５５は、図４（Ａ）に示すように、図の下側に傾いた状態となっており、図７（Ａ）に示すように、可動接点５８ｈと固定接点５８ｆとが接続された状態となっている。また、図５（Ａ）に示すように、補助スイッチ５３ｂは押圧されているのでオフの状態であり、補助スイッチ５３ａは押圧されていないのでオンの状態となっている（図３に示す状態となっている）。また、ローラ５５ｃは、アーム５６ａの凹部５６ｃに嵌合され、バネ５６ｄによって図の右方向への付勢力を与えられているので、この状態を保持する。
【００４２】
また、Ｂ電源２０が選択され、Ａ電源１０およびＢ電源２０の双方が正常である場合、図２に示す制御回路６０においては、Ａ電源１０およびＢ電源２０の双方から電力が供給されている状態であるので、トランス６２ｄ〜６２ｆおよびトランス６３ｄ〜６３ｆの２次巻き線からは所定の交流電圧（図８のＵＢ，ＶＢ，ＷＢ参照）が出力される。これらの交流電圧はブリッジダイオード６２ｇ〜６２ｉおよびブリッジダイオード６３ｇ〜６３ｉによって全波整流されて直流電圧（図８の｜ＵＢ｜，｜ＶＢ｜，｜ＷＢ｜参照）に変換される。そして、それぞれが重ね合わせられて（図８のｍｉｘｅｄ参照）脈流成分の少ない直流となる。その結果、光ＭＯＳ−ＦＥＴ６７，６８のそれぞれの入力部６２ｍ，６３ｍが発光した状態となるので、出力部６４ｂ，６１ｂはそれぞれオフの状態になる。なお、図８のｍｉｘｅｄでは、包絡線を示していないが、｜ＵＢ｜，｜ＶＢ｜，｜ＷＢ｜を加算することにより、脈流成分の少ない直流電圧を得る。
【００４３】
出力部６４ｂ，６１ｂがそれぞれオフの状態になると、サイリスタ６４ｅ，６１ｅのゲート端子には電圧が印加されない状態となるので、サイリスタ６４ｅ，６１ｅはオフの状態となり、アノードからカソードへは電流が流れない状態となる。その結果、ＬＢ端子およびＬＡ端子には電圧は現れないことから、図３に示すＡ電源投入用ソレノイド５１およびＢ電源投入用ソレノイド５２には通電されない状態となり、切換スイッチ４０はＢ電源２０を選択した状態を保持する。
【００４４】
このような状態において、Ｂ電源２０に停電（または故障）が発生した場合、トランス６３ｄ〜６３ｆの２次巻き線からの出力がなくなるので、ブリッジダイオード６３ｇ〜６３ｉはすべて無出力の状態となる。その結果、光ＭＯＳ−ＦＥＴ６８の入力部６３ｍの発光が停止する。
【００４５】
入力部６３ｍの発光が停止すると、出力部６１ｂはオフの状態からオンの状態へ変化する。このとき出力部６１ｂでは、内部の放電スイッチ（不図示）が自動的に働いて、スイッチング素子であるＭＯＳ−ＦＥＴのゲート電荷を強制的に放電し、ゲート−ソース間電圧をすみやかに下降させる。その結果、出力部６１ｂはオフの状態からオンの状態に速やかに変化することになる。
【００４６】
出力部６１ｂがオンの状態になると、ツェナーダイオード６１ａに電流が流入するので、その両端にはツェナー電圧が発生する。その結果、サイリスタ６１ｅのゲートに電流が流入し、サイリスタ６１ｅはオンの状態に変化するので、端子ＬＡには所定の電圧が現れることになる。
【００４７】
このとき、補助スイッチ５３ａがオンの状態となっているので、端子ＬＡに所定の電圧が現れると、Ａ電源投入用ソレノイド５１に電流が供給されることになる。Ａ電源投入用ソレノイド５１に電流が供給されると、図４（Ｂ）に示すように、可動鉄芯５１ａが図の上方向に移動を開始するので、メインシャフト５５は回転軸５５ｂを中心として回動する。このとき、図６（Ｂ）に示すように、カム溝５７ｅ，５７ｆによって接点シャフト５７ｃ，５７ｄがインターロックされるので、図７（Ｂ）に示すように、可動接点５８ｇ，５８ｈはともに開いた状態となり、Ａ電源１０とＢ電源２０が短絡されることを防止できる。
【００４８】
そして、Ａ電源投入用ソレノイド５１の駆動力により、メインシャフト５５がさらに押されると、図４（Ｃ）に示すように、メインシャフト５５は図の上側に倒れた状態となる。このような状態になると、図７（Ｃ）に示すように、可動接点５８ｇと固定接点５８ｄとが接続されるので、Ａ電源１０が選択された状態となる。すなわち、電源が切り換えられることになる。メインシャフト５５が完全に傾いた状態になると、図５（Ｃ）に示すように、補助スイッチ５３ｂが押圧されてオフの状態となるので、図３に示す回路において、Ａ電源投入用ソレノイド５１への電流が遮断されることになる。しかしながら、このとき、メインシャフト５５のローラ５５ｃは、アーム５６ａの凹部５６ｂに嵌合された状態となり、バネ５６ｄの付勢力によって固定されるので、電流が遮断されてもこの状態を保持することになる。
【００４９】
以上に説明したように、本発明の実施の形態によれば、３相交流の全相を全波整流し、得られた直流電圧を用いて停電検出を行うようにしたので、平滑化のためのコンデンサが不要になることから、停電検出を迅速に行うことが可能になる。
【００５０】
また、以上の実施の形態では、光ＭＯＳ−ＦＥＴ６７，６８を用いて停電検出を行うようにしたので、Ａ電源１０およびＢ電源２０間の絶縁を容易に行うことが可能になる。
【００５１】
また、以上の実施の形態では、光ＭＯＳ−ＦＥＴ６７，６８としてブレーク型接点を有するものを使用するようにしたので、停電発生時には内部の放電スイッチの働きにより、オフからオンの状態に迅速に変化するので、停電検出を迅速に行うことが可能になる。
【００５２】
また、以上の実施の形態では、光ＭＯＳ−ＦＥＴ６７，６８によってサイリスタ６１ｅおよびサイリスタ６４ｅを直接駆動するようにしたので、停電発生時には電源の切換動作を迅速に行うことが可能になる。実測によれば停電発生から２ｍｓｅｃ程度でサイリスタ６１ｅおよびサイリスタ６４ｅをオンの状態にすることができる。
【００５３】
また、以上の実施の形態では、３相交流の全相を全波整流して得られた直流電圧により、Ａ電源投入用ソレノイド５１およびＢ電源投入用ソレノイド５２を駆動するようにしたので、コンデンサを省略することが可能になり、低コスト化および省スペース化を実現することができる。
【００５４】
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００５５】
例えば、切換スイッチ４０を駆動する半導体スイッチとして、サイリスタ６１ｅ，６４ｅを用いるようにしたが、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳ−ＦＥＴ等の半導体素子を用いることも可能である。
【００５６】
また、光ＭＯＳ−ＦＥＴ６７，６８としては、ブレーク型接点のものを使用するようにしたが、メーク型接点のものを使用することも可能である。また、フォトカプラを使用することも可能である。
【００５７】
さらに、以上の実施の形態では、２つの電源を切り換える場合について説明したが、３つ以上の場合について本発明を適用することが可能である。
【産業上の利用可能性】
【００５８】
本発明は、複数の電源を切り換える電源切換装置に利用することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態に係る電源切換装置を含むシステムの構成例を示す図である。
【図２】図１に示す制御回路の構成例を示す回路図である。
【図３】図１に示す駆動回路の詳細な構成例を示すブロック図である。
【図４】Ａ電源投入用ソレノイド、Ｂ電源投入用ソレノイドおよびこれらによって駆動される部分の機構について説明する断面図であり、（Ａ）はＢ電源が選択された状態を示し、（Ｂ）はいずれの電源も選択されていない状態を示し、（Ｃ）はＡ電源が選択された状態を示す。
【図５】補助スイッチとメインシャフトとの関係を示す図であり、（Ａ）はＢ電源が選択された状態を示し、（Ｂ）はいずれの電源も選択されていない状態を示し、（Ｃ）はＡ電源が選択された状態を示す。
【図６】機械的インターロック用のカムおよび接点シャフトの関係を示す図であり、（Ａ）はＢ電源が選択された状態を示し、（Ｂ）はいずれの電源も選択されていない状態を示し、（Ｃ）はＡ電源が選択された状態を示す。
【図７】可動接点と固定接点の関係を示す図であり、（Ａ）はＢ電源が選択された状態を示し、（Ｂ）はいずれの電源も選択されていない状態を示し、（Ｃ）はＡ電源が選択された状態を示す。
【図８】３相交流電源の全相の全波整流の様子を示す図である。
【符号の説明】
【００６０】
１  電源切換装置
１０  Ａ電源
２０  Ｂ電源
３０  負荷
４０  切換スイッチ（接続手段）
５０  駆動回路
６０  制御回路
６１ｂ，６４ｂ  出力部
６１ｅ，６４ｅ  サイリスタ（制御手段、半導体スイッチ）
６２ｄ〜６２ｆ  ブリッジダイオード（整流手段）
６２ｍ，６３ｍ  入力部
６３ｄ〜６３ｆ  ブリッジダイオード（整流手段）
６７，６８  光ＭＯＳ−ＦＥＴ（検出手段、光結合回路）
【図１】
2006094599.tif 000003
【図２】
2006094599.tif 000004
【図３】
2006094599.tif 000005
【図４】
2006094599.tif 000006
【図５】
2006094599.tif 000007
【図６】
2006094599.tif 000008
【図７】
2006094599.tif 000009
【図８】
2006094599.tif 000010