(57)【要約】【課題】  マイコンが休止状態から起動状態、または、起動状態から休止状態に変化するときのオペアンプの応答速度を速くすることにより、動作電圧の沈み込みやオーバーシュートを抑制する。【解決手段】  各オペアンプの定電流は遅延制御回路５から出力される制御信号ＩＳにより増減される。遅延制御回路５は休止状態突入信号ＳＬがＨレベルに変化したときにクロック停止信号ＳＴＰをＨレベルに変化させ、そのｔｃ時間経過後に制御信号ＩＳをＬレベルに変化させる。また、休止状態突入信号ＳＬがＬレベルに変化したときに制御信号ＩＳをＨレベルに変化させ、そのｔｄ時間経過後にクロック停止信号ＳＴＰをＬレベルに変化させる。つまり、マイコン２がクロック生成を停止するときおよび開始するときは、各オペアンプを定電流が増加した応答速度の速い状態に維持しておく。【選択図】  図１
2006079301.tif 000002
【特許請求の範囲】
【請求項１】
低消費電力状態になっている間は、クロック信号の生成を停止した休止状態と、クロック信号を生成している起動状態とを間欠的に繰り返すマイクロコンピュータへ電源を供給する電源回路において、
前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイクロコンピュータへの電流供給量を制御することにより、前記電源の電圧変動を制御する電圧制御回路と、
前記マイクロコンピュータが休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、前記電圧制御回路の定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させ、かつ、前記マイクロコンピュータが起動状態から休止状態に変化するときは、前記マイクロコンピュータが前記休止状態に変化するタイミングよりも遅いタイミングで、前記マイクロコンピュータが起動状態のときの前記定電流値を、前記マイクロコンピュータが前記休止状態のときの定電流値に減少させる遅延制御回路と、
を備えたことを特徴とする電源回路。
【請求項２】
前記マイクロコンピュータは、
前記休止状態に突入したときに、前記休止状態に突入したことを示す休止状態突入信号を前記遅延制御回路へ出力するとともに、前記遅延制御回路からクロック信号の生成を停止させるためのクロック停止信号を入力している間は、前記クロック信号の生成を停止し、
前記制御回路は、
入力している前記休止状態突入信号が停止したときに前記定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させるとともに、その増加したタイミングから遅れて前記クロック停止信号を前記マイクロコンピュータへ出力し、かつ、前記休止状態突入信号が入力されたときは、前記クロック停止信号を前記マイクロコンピュータへ出力するとともに、その出力したタイミングから遅れて前記定電流値を前記休止状態のときの定電流値に減少させることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記電圧制御回路は、
前記電源の電圧低下を検出するとともに、その検出結果に対応した第１の検出信号を出力する第１のオペアンプと、
前記電源の電圧上昇を検出するとともに、その検出結果に対応した第２の検出信号を出力する第２のオペアンプとを備えており、
前記第１の検出信号の変化に基づいて前記電源の電圧を上昇させ、かつ、前記第２の検出信号の変化に基づいて前記電源の電圧を低下させ、
前記定電流値は、
前記第１および第２のオペアンプの定電流値であることを特徴とする請求項２に記載の電源回路。
【請求項４】
前記第１および第２のオペアンプは、
定電流が流れる回路に直列に接続された複数の抵抗と、
これら複数の抵抗のうち、所定の抵抗間に接続されており、スイッチング動作によって前記定電流の流れる経路を切り替えるスイッチング素子とをそれぞれ備えており、
前記遅延制御回路は、
前記各スイッチング素子をそれぞれスイッチング動作させて前記各定電流の流れる経路を切り替えることにより前記定電流値をそれぞれ増減することを特徴とする請求項３に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロコンピュータの電源回路に関し、詳しくは、マイクロコンピュータが低消費電力状態になったときに、外部からの注入電流により一時的に休止状態から起動状態に変化したときにおけるマイクロコンピュータの動作電圧のオーバーシュート、または、マイクロコンピュータが起動状態から休止状態に戻るときの動作電圧の沈み込みを制御することができる電源回路に関する。
【背景技術】
【０００２】
本出願人は、この種の電源回路として、車両に備えられたＥＣＵ（電子制御装置）を構成するマイクロコンピュータ（以下、マイコンと略す）の電源回路を提案した（特許文献１）。図４は、その電源回路の主要構成を示す回路図である。
図４において、ＩＣ外部と記載された範囲は、ＥＣＵ上の回路を意味し、この回路とＩＣ内部の回路とにより、車両に備えられたバッテリから供給される電圧ＶＢ（ここでは１２Ｖ）をマイコン動作用の電圧Ｖｃｃ（ここでは５Ｖ）に変換する回路を構成する。また、ＩＣ内部と記載された範囲は、マイコン２と、マイコン２に供給される電源の電圧変動を制御する電圧制御回路とから構成される。
バッテリから供給される１２Ｖ電圧は、トランジスタ（ＰＮＰ型バイポーラトランジスタ）１８によって５Ｖに降圧され、入力端子２３を介して動作電圧としてマイコン２に与えられる。入力端子２３に現れる５Ｖは、抵抗３０、３１および３２によって電圧Ｖａ（ここでは２Ｖ）に分圧され、オペアンプ１００の非反転入力端子に印加されており、その反転入力端子には、基準電圧源４から発生した基準電圧Ｖｒ（ここでは２Ｖ）が印加されている。
例えば、マイコン２に供給されている動作電源が目標電圧の５Ｖよりも低くなると、オペアンプ１００の出力がハイレベル（以下、Ｈレベルという）からローレベル（以下、Ｌレベルという）に変化し、トランジスタ（Ｎチャンネル型ＭＯＳトランジスタ）１２０のゲート電圧が低下し、トランジスタ１２０がオフになる。これにより、入力端子２０における電圧がプルアップされ、トランジスタ（ＮＰＮ型バイポーラトランジスタ）１７がオンし、トランジスタ１８がオンするため、動作電圧は５Ｖに復帰する。つまり、オペアンプ１００は、電圧偏差に基づいてトランジスタ１８のオン状態（エミッタ・コレクタ間電圧）を変えることにより、動作電圧Ｖｃｃを５Ｖに制御する。
また、マイコン２に供給されている動作電圧が５Ｖよりも高くなると、オペアンプ１００の出力がＬからＨに変化し、オペアンプ２００の出力がＬからＨに変化する。これにより、シンクトランジスタ（Ｎチャンネル型ＭＯＳトランジスタ）２１０がオンし、入力端子２３からマイコン２に流れ込む電流の一部は、シンクトランジスタ２１０に流れ込むため、動作電圧は５Ｖに復帰する。
【０００３】
ところで、エンジンが停止しているときは、バッテリＢの消耗を防止するため、ＥＣＵは、低消費電力状態に変化する。図３（ａ）は、マイコン２の低消費電力状態における動作状態を示すタイムチャートである。マイコン２に備えられたＣＰＵ３は、低消費電力状態において、クロック信号を生成する起動状態（ウェークアップ状態ともいう）と、クロック信号を生成しない休止状態（スリープ状態ともいう）とを間欠的に繰り返す。ＣＰＵ３は、休止状態に突入するときに、休止状態に突入したことを示す休止状態突入信号ＳＬを発生し、それがマイコン２のクロック信号を停止させるクロック停止信号ＳＴＰとしてマイコン２に入力され、マイコン２のクロック信号生成が停止し、休止状態に突入する。そして、休止状態に突入してからｔｂ時間（例えば１秒）経過すると、休止状態突入信号ＳＬの出力が停止し、マイコン２のクロック信号生成が再開され、マイコン２はｔａ時間（例えば１ミリ秒）起動状態になる。このように、マイコン２は、休止状態になっているときに定期的に起動状態に変化し、外部入力の有無を監視する。なお、休止状態に変化している時間は、クロック信号とは無関係の発振回路によって計測される。
【０００４】
【特許文献１】特願２００４−１７３６６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、休止状態から起動状態に変化するときは、マイコン２が消費する消費電流Ｉｒが急増（例えば、２００μＡから５０ｍＡ）するため、その瞬間にマイコン２の動作電圧は５Ｖから低下する。この場合、前述したように、オペアンプ１００の出力がＬレベル、トランジスタ１２０がオフ、トランジスタ１７がオン、トランジスタ１８がオンという制御が行われ、５Ｖへの復帰が行われる。
しかし、オペアンプ１００の応答速度が遅いと、トランジスタ１８をオンするタイミングが遅れ、マイコン２の動作電圧が５Ｖから沈み込んでしまい、マイコン２の動作保証最低電圧（例えば４．５Ｖ）を下回り、パワーオンリセットしてしまうおそれがある。
また、起動状態から休止状態に変化するときは、マイコン２の消費電流Ｉｒが急減するため、その瞬間にマイコン２の動作電圧は５Ｖから上昇する。この場合、前述したように、オペアンプ１００の出力がＨレベル、オペアンプ２００の出力がＨレベル、トランジスタ２１０がオンという制御が行われ、５Ｖへの復帰が行われる。
しかし、オペアンプ１００，２００の応答速度が遅いと、トランジスタ２１０をオンするタイミングが遅れ、マイコン２の動作電圧が５Ｖをオーバーシュートしてしまい、マイコン２の動作保証最高電圧（例えば７Ｖ）を上回り、マイコン２が破壊されてしまうおそれがある。
特に、休止状態におけるＥＣＵの消費電力を低減するため、オペアンプ１００，２００の定電流値は極力小さくなるように設定されているので、オペアンプ１００，２００の応答速度が遅くなるおそれが大きい。なお、電圧安定化用のコンデンサ１２の容量を大きくすることにより、休止状態から起動状態に変化するときの消費電流Ｉｒの急増をある程度抑制することは可能であるが、ＥＣＵの小型化に伴い、コンデンサ１２を大型化することが困難であるという問題が発生する。
【０００６】
そこでこの発明は、マイコンが休止状態から起動状態、または、起動状態から休止状態に変化するときのオペアンプの応答速度を速くすることにより、動作電圧の沈み込みやオーバーシュートを抑制することができる電源回路を実現することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、上記目的を達成するため、請求項１に記載の発明では、低消費電力状態になっている間は、クロック信号の生成を停止した休止状態と、クロック信号を生成している起動状態とを間欠的に繰り返すマイクロコンピュータへ電源を供給する電源回路において、前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイクロコンピュータへの電流供給量を制御することにより、前記電源の電圧変動を制御する電圧制御回路と、前記マイクロコンピュータが休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、前記電圧制御回路の定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させ、かつ、前記マイクロコンピュータが起動状態から休止状態に変化するときは、前記マイクロコンピュータが前記休止状態に変化するタイミングよりも遅いタイミングで、前記マイクロコンピュータが起動状態のときの前記定電流値を、前記マイクロコンピュータが前記休止状態のときの定電流値に減少させる遅延制御回路とを備えたという技術的手段を用いる。
なお、後述する実施形態におけるオペアンプ１００，２００、トランジスタ１２０，１２１，２１０、抵抗３０，３１，３２、バイパス線２７および基準電圧源４を有する電圧制御回路７が請求項１の電圧抑制回路に対応する。
【０００８】
請求項２に記載の発明では、請求項１に記載の電源回路において、前記マイクロコンピュータは、前記休止状態に突入したときに、前記休止状態に突入したことを示す休止状態突入信号を前記遅延制御回路へ出力するとともに、前記遅延制御回路からクロック信号の生成を停止させるためのクロック停止信号を入力している間は、前記クロック信号の生成を停止し、前記制御回路は、入力している前記休止状態突入信号が停止したときに前記定電流値を、前記マイクロコンピュータが前記休止状態のときよりも増加させるとともに、その増加したタイミングから遅れて前記クロック停止信号を前記マイクロコンピュータへ出力し、かつ、前記休止状態突入信号が入力されたときは、前記クロック停止信号を前記マイクロコンピュータへ出力するとともに、その出力したタイミングから遅れて前記定電流値を前記休止状態のときの定電流値に減少させるという技術的手段を用いる。
【０００９】
請求項３に記載の発明では、請求項１または請求項２に記載の電源回路において、前記電圧制御回路は、前記電源の電圧低下を検出するとともに、その検出結果に対応した第１の検出信号を出力する第１のオペアンプと、前記電源の電圧上昇を検出するとともに、その検出結果に対応した第２の検出信号を出力する第２のオペアンプとを備えており、前記第１の検出信号の変化に基づいて前記電源の電圧を上昇させ、かつ、前記第２の検出信号の変化に基づいて前記電源の電圧を低下させ、前記定電流値は、前記第１および第２のオペアンプの定電流値であるという技術的手段を用いる。
なお、後述する実施形態におけるオペアンプ１００が上記第１のオペアンプに対応し、オペアンプ２００が第２のオペアンプに対応する。
【００１０】
請求項４に記載の発明では、請求項３に記載の電源回路において、前記第１および第２のオペアンプは、定電流が流れる回路に直列に接続された複数の抵抗と、これら複数の抵抗のうち、所定の抵抗間に接続されており、スイッチング動作によって前記定電流の流れる経路を切り替えるスイッチング素子とをそれぞれ備えており、前記遅延制御回路は、前記各スイッチング素子をそれぞれスイッチング動作させて前記各定電流の流れる経路を切り替えることにより前記定電流値をそれぞれ増減するという技術的手段を用いる。
なお、後述する実施形態における抵抗１０１，１０２が上記複数の抵抗に対応し、トランジスタ１０３がスイッチング素子に対応する。
【発明の効果】
【００１１】
（請求項１に係る発明の効果）
請求項１に係る発明では、遅延制御回路は、マイクロコンピュータが休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、電圧制御回路の定電流値を、マイクロコンピュータが休止状態のときよりも増加させることができるため、電圧制御回路の応答速度を速くすることができる。
従って、電圧制御回路の応答速度が遅いことにより、電源の電圧低下を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧から沈み込んでしまうおそれがない。また、マイクロコンピュータの動作保証最低電圧を下回り、マイクロコンピュータがパワーオンリセットしてしまうおそれがない。
また、遅延制御回路は、マイクロコンピュータが起動状態から休止状態に変化するときは、マイクロコンピュータが休止状態に変化するタイミングよりも遅いタイミングで、マイクロコンピュータが起動状態のときの電圧制御回路の定電流値を、マイクロコンピュータが休止状態のときの定電流値に減少させることができる。つまり、マイクロコンピュータが休止状態に変化するタイミングのときは、電圧制御回路の定電流値が増加した状態を維持することができる。
従って、電圧制御回路の応答速度が遅いことにより、電源の電圧上昇を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧をオーバーシュートしてしまうおそれがない。また、マイクロコンピュータの絶対最大定格電圧を上回り、マイクロコンピュータが破壊されてしまうおそれがない。
【００１２】
（請求項２に係る発明の効果）
請求項２に係る発明では、遅延制御回路は、マイクロコンピュータから出力された休止状態突入信号を入力することにより、マイクロコンピュータが休止状態に突入したことを検知することができる。また、マイクロコンピュータは、遅延制御回路から出力されたクロック停止信号を入力している間は、クロック信号の生成を停止する。
そして、遅延制御回路は、マイクロコンピュータから入力している休止状態突入信号が停止したとき、つまりマイクロコンピュータが起動状態に変化しようとしたときは、直ちにクロック停止信号の出力を停止するのではなく、電圧制御回路の定電流値を、マイクロコンピュータが休止状態のときよりも増加させるとともに、その増加したタイミングから遅れてクロック停止信号をマイクロコンピュータへ出力する。
従って、マイクロコンピュータが休止状態から起動状態に変化するときは、電圧制御回路を定電流値の増加した応答速度の速い状態に維持することができるため、電圧制御回路の応答速度が遅いことにより、電源の電圧低下を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧から沈み込んでしまうおそれがない。
また、遅延制御回路は、マイクロコンピュータからの休止状態突入信号を入力したときは、クロック停止信号をマイクロコンピュータへ出力するが、その出力と同時に電圧制御回路の定電流値を休止状態の定電流値に減少させるのではなく、その出力したタイミングから遅れて減少させる。
従って、マイクロコンピュータが起動状態から休止状態に変化するときは、電圧制御回路を定電流値の増加した応答速度の速い状態に維持することができるため、電圧制御回路の応答速度が遅いことにより、電源の電圧上昇を抑制するタイミングが遅れてしまい、マイクロコンピュータの動作電圧が動作保証電圧をオーバーシュートしてしまうおそれがない。
【００１３】
（請求項３に係る発明の効果）
特に、請求項３に係る発明のように、オペアンプを用いて電源の電圧低下および上昇を検出し、その検出結果に対応した検出信号の変化に基づいて電源の電圧変動を制御する構成の電源回路の場合は、マイクロコンピュータの消費電力を低減するため、オペアンプの定電流値が小さく設定されるため、オペアンプの応答速度が遅くなるおそれが大きい。
そこで、そのような構成の電源回路であっても、請求項１または請求項２に係る発明を適用することにより、マイクロコンピュータが休止状態から起動状態、または、起動状態から休止状態に変化するときに、オペアンプの定電流値がマイクロコンピュータの休止状態時の定電流値よりも増加した応答速度の速い状態を維持するようにしておくことにより、応答速度が遅いことによる動作電圧の沈み込み、または、オーバーシュートの発生をなくすことができる。
また、オペアンプの定電流値を増加する必要のない期間は、オペアンプの定電流値を極力小さくすることができるため、電源回路の消費電力を極力低減することもできる。
【００１４】
（請求項４に係る発明の効果）
第１および第２のオペアンプは、定電流が流れる回路に直列に接続された複数の抵抗と、これら複数の抵抗のうち、所定の抵抗間に接続されており、スイッチング動作によって定電流の流れる経路を切り替えるスイッチング素子とをそれぞれ備えるという比較的簡易な構成を用いることにより、従来の課題を解決することができるため、電源回路のコスト低減に寄与することができる。
【発明を実施するための最良の形態】
【００１５】
この発明を実施するための最良の形態について図１ないし図３を参照して説明する。図１は、この実施形態に係る電源回路を示す回路図であり、図２は図１に示す電源回路に備えられたオペアンプの回路図である。図３（ｂ）は休止状態突入信号、クロック停止信号およびオペアンプの定電流の変化を示すタイミングチャートである。なお、図４に示した従来の電源回路と同じ構成については同じ符号を使用し、説明を簡略化または省略する。
【００１６】
電源回路１は、シリーズレギュレータ方式の定電圧電源回路であり、車両に搭載されたバッテリのバッテリ電圧ＶＢ（ここでは１２Ｖ）を入力し、マイコン２およびその他のＩＣ内部回路の動作電圧Ｖｃｃ（ここでは５Ｖ）を端子２３に生成する。ＩＣ６の外部において、バッテリ電源線１９と端子２３との間には、抵抗１６とＰＮＰ型トランジスタ１８とが直列に接続されており、端子２３とグランド線２４との間には平滑用のコンデンサ１２が接続されており、端子２３と端子２２との間には位相補償用のコンデンサ１１が接続されている。端子２０とバッテリ電源線１９との間には抵抗１３が接続されており、端子２０とグランド線２４との間にはコンデンサ１０が接続されている。バッテリ電源線１９とグランド線２４との間には抵抗１４，１５およびＮＰＮ型トランジスタ１７が直列に接続されており、そのトランジスタ１７のベースは端子２１に接続されている。
【００１７】
電源回路１の回路構成のうちＩＣ６の内部に設けられた構成部分は以下のようになっている。つまり、電源線２６にはＣＰＵ３を備えたマイコン２が接続されており、マイコン２で消費された消費電流Ｉｒは、電源回路の負荷電流として供給される。端子２３に接続された電源線２６とグランド線２５との間には、抵抗３０，３１，３２の直列回路からなる分圧回路が接続されており、その抵抗３１および抵抗３２の共通接続点はオペアンプ１００の非反転入力端子に接続されている。オペアンプ１００の反転入力端子には、バンドギャップ基準電圧回路などの基準電圧源４から基準電圧Ｖｒが与えられる。
オペアンプ１００の出力端子は、Ｎチャンネル型ＭＯＳトランジスタ１２０のゲートに接続されており、そのトランジスタ１２０のドレインは、端子２０，２１に接続されており、ソースはグランド線２５に接続されている。また、オペアンプ１００の出力端子は、Ｎチャンネル型ＭＯＳトランジスタ１２１のソース・ドレイン間を介して端子２２に接続されており、そのトランジスタ１２１のゲートは図示しない電源線に接続されている。トランジスタ１２１は抵抗として機能し、上記コンデンサ１１とともに位相補償用回路を構成している。
【００１８】
電源線２６とグランド線２５との間には、電流の流し込み経路を形成するようにバイパス線２７が接続されており、そのバイパス線２７にはＮチャンネル型ＭＯＳトランジスタ２１０が直列に接続されている。オペアンプ２００の非反転入力端子はオペアンプ１００の出力端子に接続されており、反転入力端子は抵抗３０および抵抗３１の共通接続点に接続されている。オペアンプ２００の出力端子は、トランジスタ２１０のゲートに接続されている。オペアンプ１００，２００および基準電圧源４は電源電圧Ｖｃｃの供給を受けて動作する。この実施形態では、電源電圧Ｖｃｃが目標電圧である５Ｖに等しいときにオペアンプ１００に与えられる検出電圧Ｖａは基準電圧Ｖｒ（例えば１．４Ｖ）と等しく、後述するシンク動作中にオペアンプ２００に与えられる検出電圧Ｖｂは、トランジスタ１２０の閾値Ｖｔ＋α（例えばＶｔ＋α＝１．７５Ｖ）となるように抵抗３０，３１，３２の値および基準電圧Ｖｒが設定されている。上記オペアンプ１００，２００、トランジスタ１２０，１２１，２１０、抵抗３０，３１，３２、バイパス線２７および基準電圧源４を有する回路が電圧制御回路７を構成する。
【００１９】
ＩＣ６には、オペアンプ１００，２００の定電流値を所定のタイミングで増減するための遅延制御回路５が備えられている。遅延制御回路５は、ＮＡＮＤ回路Ｎ１，Ｎ２および遅延回路Ｄ１，Ｄ２を備える。ＮＡＮＤ回路Ｎ１の反転入力端子Ｎ１ａおよびＮＡＮＤ回路Ｎ２の入力端子Ｎ２ａの共通接続点は、マイコン２のＣＰＵ３と接続されている。ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃには遅延回路Ｄ１が接続されており、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃには遅延回路Ｄ２が接続されている。遅延回路Ｄ１の出力端子はＮＡＮＤ回路Ｎ２の入力端子Ｎ２ｂに接続されており、遅延回路Ｄ２の出力端子はＮＡＮＤ回路Ｎ１の入力端子Ｎ１ｂに接続されている。ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃはマイコン２と接続されており、ＮＡＮＤ回路２の出力端子Ｎ２ｃは、オペアンプ１００，２００に接続されている。この実施形態では、遅延回路Ｄ１，Ｄ２は、例えばＮＯＴ回路を偶数個（２ｎ個）直列に接続して構成されている。
【００２０】
図２に示すように、オペアンプ１００は、定電流部１００ａ、差動部１００ｂおよび出力部１００ｃを備える。定電流部１００ａにおいて、電源線１１５とグランド線１１４との間には、Ｐチャンネル型ＭＯＳトランジスタ１０４、抵抗１０１，１０２が直列に接続されている。抵抗１０１，１０２の共通接続点には、Ｎチャンネル型ＭＯＳトランジスタ１０３のドレインが接続されており、そのソースはグランド線１１４に接続されている。トランジスタ１０３のゲートは、上記ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃと接続されている。つまり、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃから出力される制御信号ＩＳがＬレベルのときはトランジスタ１０３はオフの状態となり、定電流ｉ１の大きさは、抵抗１０１，１０２により決定される。また、制御信号ＩＳがＨレベルに変化すると、トランジスタ１０３がオンとなり、定電流ｉ１は、抵抗１０１により決定された大きさとなり、トランジスタ１０３がオフのときよりも増加する。
【００２１】
差動部１００ｂにおいて、電源線１１５に接続された電源線１１６には、Ｐチャンネル型ＭＯＳトランジスタ１０６のドレインが接続されており、そのトランジスタ１０６のゲートは、定電流部１００ａのトランジスタ１０４のゲートと接続されている。つまり、トランジスタ１０４，１０６はカレントミラー回路を構成しており、トランジスタ１０４のドレイン・ソース間に流れる電流ｉ１と同じ電流ｉ１がトランジスタ１０６のドレイン・ソース間に流れる。
トランジスタ１０６のドレインには、Ｐチャンネル型ＭＯＳトランジスタ１０７，１０９のドレインがそれぞれ並列に接続されており、トランジスタ１０７，１０９のドレインはＮチャンネル型ＭＯＳトランジスタ１０８，１１０のドレインにそれぞれ接続されている。トランジスタ１０８，１１０のソースはそれぞれグランド線１１４に接続されている。トランジスタ１０７のゲートには、基準電圧源４から供給される基準電圧Ｖｒ（図１）が与えられる。トランジスタ１０９のゲートには、検出電圧Ｖａ（図１）が与えられる。
また、トランジスタ１０８のゲートは出力部１００ｃのトランジスタ１０５のゲートと接続されている。つまり、トランジスタ１０５，１０８はカレントミラー回路を構成しており、トランジスタ１０５のドレイン・ソース間に流れる電流ｉ２と同じ電流ｉ２がトランジスタ１０８のドレイン・ソース間に流れる。
【００２２】
出力部１００ｃにおいて、電源線１１６とグランド線１１４との間には、Ｐチャンネル型ＭＯＳトランジスタ１１１のソースが接続されており、そのトランジスタ１１１のドレインはＮチャンネル型ＭＯＳトランジスタ１０５のドレインと接続されており、トランジスタ１０５のソースはグランド線１１４に接続されている。また、電源線１１６には、Ｐチャンネル型ＭＯＳトランジスタ１１２のソースが接続されており、そのゲートは、トランジスタ１１１のゲートと接続されている。つまり、トランジスタ１１１，１１２はカレントミラー回路を構成しており、トランジスタ１１１のドレイン・ソース間に流れる電流と同じ電流がトランジスタ１１２のドレイン・ソース間に流れる。
また、トランジスタ１１２のドレインには、Ｎチャンネル型ＭＯＳトランジスタ１１３のドレインが接続されており、そのトランジスタ１１３のゲートはトランジスタ１１０のゲートと接続されている。つまり、トランジスタ１１０，１１３はカレントミラー回路を構成しており、トランジスタ１１０のドレイン・ソース間に流れる電流ｉ３と同じ電流ｉ３がトランジスタ１１３のドレイン・ソース間に流れる。
そして、非反転入力端子および反転入力端子にそれぞれ与えられた電圧差は、トランジスタ１０７，１０８に流れる電流ｉ２と、トランジスタ１０９，１１０に流れる電流ｉ３との差（ｉ２−ｉ３）となって現れ、その差を有する電流がアンプ出力ＯＳとなってオペアンプ１００から出力される。なお、オペアンプ２００はオペアンプ１００と同じ構成であるため説明を省略する。
【００２３】
次に、電源回路１の動作を説明する。なお、低消費電力状態ではない通常状態における動作は、図４に示した従来の電源回路の動作と同じであるため、ここでは低消費電力状態に変化したときの動作を説明する。
マイコン２のＣＰＵ３は、低消費電力状態において休止状態に突入すると、Ｈレベルの休止状態突入信号ＳＬを遅延制御回路５へ出力する（図３（ｂ）のｔ１）。その休止状態突入信号ＳＬは、遅延制御回路５のＮＡＮＤ回路Ｎ１の反転入力端子Ｎ１ａおよびＮＡＮＤ回路Ｎ２の入力端子Ｎ２ａにそれぞれ入力され、ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃからＨレベルの信号がクロック停止信号ＳＴＰとしてマイコン２へ出力される（図３（ｂ）のｔ１）。これにより、マイコン２は休止状態に変化する。このとき、ＮＡＮＤ回路Ｎ１の出力端子Ｎ１ｃから出力されたＨレベルの信号は、遅延回路Ｄ１を通過することにより、ｔｃ時間（図３（ｂ））遅れてもう一方のＮＡＮＤ回路Ｎ２の入力端子Ｎ２ｂに入力される。
【００２４】
つまり、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃから出力される制御信号ＩＳは、遅延回路Ｄ１から出力されるＨレベルの信号を入力するまでのｔｃ時間中は、Ｈレベルを維持する。これにより、各オペアンプ１００，２００の定電流部１００ａを構成するトランジスタ１０３はｔｃ時間中はオンした状態となり、定電流部１００ａに流れる定電流ｉ１は、抵抗１０１からトランジスタ１０３に流れるため、抵抗１０１，１０２を流れるときよりも増加した状態が維持される。
従って、マイコン２が休止状態に突入し、動作電圧が５Ｖよりも低くなったときであっても、各オペアンプ１００，２００は、定電流値が増加した応答速度の速い状態を維持するため、トランジスタ１８をオフするタイミングが遅れ、マイコン２の動作電圧がオーバーシュートしてしまい、マイコン２の動作保証最低電圧（例えば５．５Ｖ）を上回ることはない。
そして、ＮＡＮＤ回路Ｎ２は、入力端子Ｎ２ａにＨレベルの休止状態突入信号ＳＬを入力してからｔｃ時間経過後に、遅延回路Ｄ１からＨレベルの信号を入力し、出力端子Ｎ２ｃから出力している制御信号ＩＳをＨレベルからＬレベルに変化させる（図３（ｂ）のｔ２）。これにより、各オペアンプ１００，２００の定電流部１００ａのトランジスタ１０３がオフし、定電流ｉ１は抵抗１０１，１０２を流れるため、定電流が減少し、休止状態に変化する。
【００２５】
そして、マイコン２が休止状態に突入してからｔｂ時間（図３（ｂ））経過すると、マイコン２のＣＰＵ３は、休止状態から起動状態になるために休止状態突入信号ＳＬをＨレベルからＬレベルに変化させる。これにより、ＮＡＮＤ回路Ｎ２の出力端子Ｎ２ｃから出力されている制御信号ＩＳはＬレベルからＨレベルに変化するため、各オペアンプ１００，２００の定電流部１００ａのトランジスタ１０３がオンし、定電流ｉ１は抵抗１０１からトランジスタ１０３を流れるため増加する。
そして、Ｌレベルに変化した休止状態突入信号ＳＬは、もう一方のＮＡＮＤ回路Ｎ１の反転入力端子Ｎ１ａに入力され、ＮＡＮＤ回路Ｎ２から出力されたＨレベルの信号は、遅延回路Ｄ２からｔｄ時間遅れて出力され、ＮＡＮＤ回路Ｎ１の入力端子Ｎ１ｂに入力される。つまり、ＮＡＮＤ回路Ｎ１の出力は、制御信号ＩＳがＨレベルに変化してからｔｄ時間経過後にＨレベルからＬレベルに変化し、クロック停止信号ＳＴＰがＨレベルからＬレベルに変化する（図３（ｂ）のｔ４）。これにより、マイコン２がクロックの生成を開始し、休止状態から起動状態に変化する。
つまり、各オペアンプ１００，２００の定電流が増加し、応答速度が速くなった状態になってからマイコン２がクロックの生成を開始するため、トランジスタ１８をオンする、またはトランジスタ２１０をオフするタイミングが遅れ、マイコン２の動作電圧が５Ｖから沈み込んでしまい、マイコン２の動作保証電圧（例えば４．５Ｖ）を下回ることがない。また、マイコン２の動作電圧がパワーオンリセット電圧を下回り、リセットがかかることもない。
【００２６】
［実施形態の効果］
（１）以上のように、上記実施形態に係る電源回路１を使用すれば、遅延制御回路５は、マイコン２が休止状態から起動状態に変化するときは、その変化のタイミングよりも早いタイミングで、オペアンプ１００，２００の定電流を、マイコンが休止状態のときよりも増加させることができるため、オペアンプ１００，２００の応答速度を速くすることができる。
従って、オペアンプ１００，２００の応答速度が遅いことにより、トランジスタ１８をオンするタイミングが遅れてしまい、マイコン２の動作電圧が動作保証電圧下限より沈み込んでしまうおそれがない。また、マイコン２のパワーオンリセット電圧を下回り、マイコン２がパワーオンリセットしてしまうおそれがない。
また、遅延制御回路５は、マイコン２が起動状態から休止状態に変化するときは、マイコン２が休止状態に変化するタイミングよりも遅いタイミングで、マイコン２が起動状態のときのオペアンプ１００，２００の定電流を、マイコン２が休止状態のときの定電流に減少させることができる。つまり、マイコン２が休止状態に変化するタイミングのときは、オペアンプ１００，２００の定電流が増加した状態を維持することができる。
従って、オペアンプ１００，２００の応答速度が遅いことにより、トランジスタ１８をオフするタイミングが遅れてしまい、マイコン２の動作電圧が動作保証電圧上限よりオーバーシュートしてしまうおそれがない。また、マイコン２の絶対最大定格電圧を上回り、マイコン２が破壊されてしまうおそれがない。
【００２７】
（２）特に、電源回路１は、オペアンプを用いて動作電圧の変動を検出し、その検出結果に対応した検出信号の変化に基づいて動作電圧の変動を抑制する構成であるため、ＩＣ６の消費電力を低減するため、オペアンプの定電流値は極力小さく設定されるが、マイコン２が起動状態から休止状態、または休止状態から起動状態に変化するときは、オペアンプの定電流値が増加した応答速度の速い状態を維持することができるので、マイコン２の動作電圧のオーバーシュートおよび沈み込みを抑制することができる。
また、オペアンプの定電流を増加する必要のない期間は、定電流を極力小さくすることができるため、電源回路１の消費電力を極力低減することもできる。
（３）また、オペアンプ１００，２００が、定電流ｉ１が流れる回路に直列に接続された抵抗１０１，１０２と、抵抗１０１と抵抗１０２との間にドレインが接続されたトランジスタ１０３とを備えるという比較的簡易な構成を用いることにより、上記各効果を奏することができるため、電源回路１のコスト低減に寄与することができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の実施形態に係る電源回路を示す回路図である。
【図２】図１に示す電源回路に備えられたオペアンプの回路図である。
【図３】図３（ａ）は、マイコン２の低消費電力状態における動作状態を示すタイムチャートであり、図３（ｂ）は休止状態突入信号、クロック停止信号およびオペアンプの定電流の変化を示すタイミングチャートである。
【図４】従来の電源回路の主要構成を示す回路図である。
【符号の説明】
【００２９】
１・・電源回路、２・・マイコン、３・・ＣＰＵ、４・・基準電圧源、５・・遅延制御回路、６・・ＩＣ、７・・電圧制御回路、１００・・オペアンプ（第１のオペアンプ）、２００・・オペアンプ（第２のオペアンプ）、Ｄ１，Ｄ２・・遅延回路。
【図１】
2006079301.tif 000003
【図２】
2006079301.tif 000004
【図３】
2006079301.tif 000005
【図４】
2006079301.tif 000006