(57)【要約】【課題】特定の切り出し行範囲を切り出する場合、切り出し行範囲以外の行に対して全く選択走査が行われないと、その行の画素の光電変換素子に溜まった光電荷はリセットされることなく溜まり続け、最終的に溢れ出して周辺の画素に悪影響を及ぼす。【解決手段】通常の全画素読出しモードと切り出しモードとを選択的に採り得るＣＭＯＳイメージセンサにおいて、特定の行範囲内の各行の画素信号のみを読み出す切り出しモードが設定されたときに、当該切り出し行範囲以外の行の各画素１１では、電荷転送トランジスタ１１２およびリセットトランジスタ１１３をオン状態にし、フォトダイオード１１１で発生した光電荷をＦＤ部１１６に転送し、さらにＦＤ部１１６の光電荷を画素電源ＶＤＤにクリアする。【選択図】図２
2006229797.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、
前記画素アレイ部の各行に対して順次選択走査を行う垂直選択手段と、
前記垂直選択手段によって前記画素アレイ部における特定の行範囲内の各行の画素信号のみを読み出すモードが設定されたときに、当該行範囲以外の行の各画素において前記光電変換素子で発生した電荷を画素の電源にクリアする制御手段と
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記画素は、前記光電変換素子の電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを少なくとも有し、
前記制御手段は、前記モードが設定されたときに、前記電荷転送トランジスタおよび前記リセットトランジスタをオン状態にする
ことを特徴する請求項１記載の固体撮像素子。
【請求項３】
前記制御手段は、前記特定の行範囲以外の行に対して、前記モードが設定されていないときは前記垂直選択手段による選択走査に同期して駆動信号を与え、前記モードが設定されたときは当該駆動信号に代えて前記電荷転送トランジスタおよび前記リセットトランジスタをオンさせる信号を与える
ことを特徴する請求項２記載の固体撮像素子。
【請求項４】
光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有する固体撮像素子の駆動方法であって、
前記画素アレイ部における特定の行範囲内の各行の画素信号のみを読み出すモードが設定されたときに、当該行範囲以外の行の各画素において前記光電変換素子で発生した電荷を画素の電源にクリアする
ことを特徴する固体撮像素子の駆動方法。
【請求項５】
前記画素は、前記光電変換素子の電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを少なくとも有し、
前記モードが設定されたときに、前記電荷転送トランジスタおよび前記リセットトランジスタをオン状態にする
ことを特徴する請求項４記載の固体撮像素子の駆動方法。
【請求項６】
光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有する固体撮像素子と、
前記固体撮像素子の撮像面上に被写体からの像光を結像させる光学系と、
前記画素アレイ部における特定の行範囲内の各行の画素信号のみを読み出すモードを設定するモード設定手段とを備え、
前記固体撮像素子は、前記モード設定手段によって前記モードが設定されたときに、前記特定の行範囲以外の行の各画素において前記光電変換素子で発生した電荷を画素の電源にクリアする
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、固体撮像素子の駆動方法および撮像装置に関し、特に垂直走査によって行単位で画素信号の読出しを行う線順次方式の固体撮像素子、固体撮像素子の駆動方法および撮像装置に関する。
【０００２】
ここに、撮像装置とは、撮像デバイスとしての固体撮像素子、当該固体撮像素子の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像素子の信号処理回路を含むカメラモジュールや、当該カメラモジュールを搭載したカメラシステムを言うものとする。
【背景技術】
【０００３】
垂直走査によって行単位で画素信号の読出しを行う線順次方式の固体撮像素子、例えばＣＭＯＳイメージセンサにおいて、複数の画角フォーマットに対応する目的や、画素信号を高速に読み出す目的や、手振れを補正する目的などで、画素アレイ部の特定の行範囲を切り出して、当該行範囲内の画素信号のみを読み出す駆動が行われている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２０００−３５０１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、画素アレイ部の特定の行範囲（以下、「切り出し行範囲」と記す）を切り出す場合には、当該行範囲内の各行のみを順次選択走査すれば良い訳であるが、切り出し行範囲以外の行に対して全く選択走査が行われないと、その行の画素の光電変換素子に溜まった光電荷はリセットされることなく溜まり続け、最終的に溢れ出して周辺の画素に悪影響を及ぼす結果となる。
【０００６】
その対策としては、切り出し行範囲以外の行に対しても選択走査を行って、光電変換素子からフローティングディフュージョン部に電荷を転送し、フローティングディフュージョン部に転送された電荷をリセットするようにすれば良い。
【０００７】
しかしながら、切り出し行範囲内の各行のみを選択走査した後、当該行範囲以外の行に対して選択走査を行うようにすると、フレームレートが上がらない。また、切り出し行範囲内の各行のみを選択走査と並行して当該行範囲以外の行に対して選択走査を行おうとすると、通常の選択走査を行う垂直選択回路以外に、切り出し行範囲以外の行の選択走査を行うための垂直選択回路を増やすなり、通常の選択走査を行う垂直選択回路に対して複雑な選択走査をさせるために複雑な回路構成を採ったりすることが必要になる。
【０００８】
また、切り出し行範囲内の各行の画素信号を読み出している間に、切り出し行範囲以外の行に対して電子シャッタ動作のための走査を行ったり、当該走査を行わなかったりすることで、切り出し行範囲内の画素信号に基づく映像に電子シャッタ動作に起因するムラ、即ちコントラストや明るさに段差が生ずるいわゆるシャッタ段差が見えてしまうことも懸念される。
【０００９】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、切り出し行範囲以外の行に対して選択走査を行わなくても、切り出し行範囲以外の行の光電変換素子に光電荷が溜まらないようにすることが可能な固体撮像素子、固体撮像素子の駆動方法および撮像装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明では、光電変換素子を含む画素が行列状に２次元配置されてなる画素アレイ部を有する固体撮像素子において、前記画素アレイ部における特定の行範囲内の各行の画素信号のみを読み出すモードが設定されたときに、当該行範囲以外の行の各画素において前記光電変換素子で発生した電荷を画素の電源にクリアする手段を設けた構成を採っている。
【００１１】
上記構成の固体撮像素子において、画素アレイ部における特定の切り出し行範囲内の行のみを選択走査し、当該行範囲内の画素信号を切り出して読み出す切り出しモードの設定時に、特定の切り出し行範囲以外の行については、光電変換素子で発生した電荷を画素の電源にクリアすることで、当該行範囲以外の行に対して選択走査が行われなくても、光電変換素子に電荷が溜まり続けるのを回避できる。
【発明の効果】
【００１２】
本発明によれば、切り出し行範囲以外の行に対して選択走査を行わなくても、切り出し行範囲以外の行の光電変換素子に光電荷が溜まらないようにすることができるため、垂直選択回路を複数設けたり、複雑な回路構成を採ったりしなくても、特定の切り出し行範囲を切り出す切り出しモードの実現が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１は、本発明の一実施形態に係る固体撮像素子、例えばＣＭＯＳイメージセンサの構成例を示すブロック図である。図１に示すように、本実施形態に係るＣＭＯＳイメージセンサ１は、画素アレイ部１０、垂直駆動回路２０および水平駆動回路３０を有する構成となっている。
【００１５】
画素アレイ部１０は、光電変換素子を含む単位画素（以下、単に「画素」と記す場合もある）１１が行列状に２次元配置されてなり、当該画素配列に対して画素列ごとに垂直信号線１２が配線され、画素行ごとに駆動線、例えばリセット線１３、電荷転送線１４および選択線１５が配線された構成となっている。
【００１６】
図２は、単位画素１１の回路構成の一例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。
【００１７】
図２に示すように、本回路例に係る単位画素１１は、光電変換素子、例えばフォトダイオード１１１に加えて、例えば電荷転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４および選択トランジスタ１１５の４つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ１１２〜１１５として、例えばＮチャネルのＭＯＳトランジスタを用いている。
【００１８】
転送トランジスタ１１２は、フォトダイオード１１１のカソードとＦＤ（フローティングディフュージョン）部１１６との間に接続され、ゲートに電荷転送線１４を介して電荷転送パルスφＴＲＧが与えられることによってオン状態となり、フォトダイオード１１１で光電変換された光電荷（ここでは、電子）をＦＤ部１１６に転送する。
【００１９】
リセットトランジスタ１１３は、ドレインが画素電源ＶＤＤに、ソースがＦＤ部１１６にそれぞれ接続され、ゲートにリセット線１３を介してリセットパルスφＲＳＴが与えられることによってオン状態となり、フォトダイオード１１１からＦＤ部１１６への信号電荷の転送に先立って、ＦＤ部１１６の電位をリセットする。
【００２０】
増幅トランジスタ１１４は、ゲートがＦＤ部１１６に、ドレインが画素電源ＶＤＤにそれぞれ接続され、リセットトランジスタ１１３によってリセットした後のＦＤ部１１６の電位をリセットレベルとして出力し、さらに転送トランジスタ１１２によって信号電荷を転送した後のＦＤ部１１６の電位を信号レベルとして出力する。
【００２１】
選択トランジスタ１１５は、例えば、ドレインが増幅トランジスタ１１４のソースに、ソースが垂直信号線１２にそれぞれ接続され、ゲートに選択線１５を介して選択パルスφＳＥＬが与えられることによってオン状態となり、単位画素１１を選択状態として増幅トランジスタ１１４から出力される信号を垂直信号線１２に中継する。
【００２２】
なお、この選択トランジスタ１１５については、画素電源ＶＤＤと増幅トランジスタ１１４のドレインとの間に接続した構成を採ることも可能である。
【００２３】
図１の説明に戻る。垂直駆動回路２０は、垂直選択回路２１、論理積回路２２、モードスイッチ回路２３、バッファ回路２４およびスイッチ制御回路２５を有する構成となっている。この垂直駆動回路２０には、リセットパルス線２６、電荷転送パルス線２７および選択パルス線２８によってリセットパルスφＲＳＴ、電荷転送パルスφＴＲＧおよび選択パルスφＳＥＬが図示せぬタイミング発生回路から供給される。
【００２４】
垂直選択回路２１は、シフトレジスタあるいはデコードなどによって構成され、画素アレイ部１０の各画素１１を行単位で順に選択駆動するための垂直走査パルスを順次出力する。通常は、電子シャッタ動作を行うためのシャッタ用の選択回路が垂直選択回路２１に対して並列的に配置されることになるが、ここでは図面の簡略化のために図示を省略している。
【００２５】
論理積回路２２は、画素１１のリセットトランジスタ１１３、電荷転送トランジスタ１１２および選択トランジスタ１１５にそれぞれ対応した３個のＡＮＤ回路が、画素アレイ部１０の各画素行に対応して配置された構成となっており、垂直選択回路２１から順次出力される垂直走査パルスがアクティブになっている行において、リセットパルスφＲＳＴ、電荷転送パルスφＴＲＧおよび選択パルスφＳＥＬを取り込む。
【００２６】
モードスイッチ回路２３は、画素アレイ部１０の各行のうち、特定の切り出し行範囲内の行のみを選択走査し、当該行範囲内の画素信号を切り出して読み出す切り出しモードを実現するために設けられたものである。その具体的な構成は次の通りである。
【００２７】
すなわち、モードスイッチ回路２３は、リセットパルスφＲＳＴおよび電荷転送パルスφＴＲＧにそれぞれ対応した２個のスイッチ素子２３Ｒ，２３Ｔが、切り出し行範囲以外の行（図１における網掛けの画素行、ここでは図面の簡略化のために上下１行ずつ図示している）に対応して配置された構成となっている。スイッチ素子２３Ｒ，２３Ｔは共に、２入力、１出力のスイッチ構成となっている。
【００２８】
スイッチ素子２３Ｒは、論理積回路２２から出力されるリセットパルスφＲＳＴを一方の入力、電源線２９から供給される電源電圧を他方の入力とし、画素アレイ部１０の全行を順に選択走査する通常の全画素読出しモードではリセットパルスφＲＳＴを選択し、特定の切り出し行範囲内の行のみを選択走査する切り出しモードではスイッチ制御回路２５から与えられる切替信号に応答して電源電圧を選択する。
【００２９】
スイッチ素子２３Ｔは、論理積回路２２から出力される電荷転送パルスφＴＲＧを一方の入力、電源線２９から供給される電源電圧を他方の入力とし、全画素読出しモードでは電荷転送パルスφＴＲＧを選択し、スイッチ制御回路２５から与えられる切替信号に応答して切り出しモードでは電源電圧を選択する。
【００３０】
バッファ回路２４は、リセットパルスφＲＳＴ、電荷転送パルスφＴＲＧおよび選択パルスφＳＥＬにそれぞれ対応した３個のバッファが、画素アレイ部１０の各画素行に対応して配置された構成となっている。
【００３１】
３個のバッファのうち、リセットパルスφＲＳＴに対応したバッファは、スイッチ素子２３Ｒから出力されるリセットパルスφＲＳＴまたは電源電圧に基づいて画素アレイ部１０のリセット線１３を駆動する。電荷転送パルスφＴＲＧに対応したバッファは、スイッチ素子２３Ｔから出力される電荷転送パルスφＴＲＧまたは電源電圧に基づいて画素アレイ部１０の電荷転送線１４を駆動する。選択パルスφＳＥＬに対応したバッファは、論理積回路２２から直接供給される選択パルスφＳＥＬに基づいて画素アレイ部１０の選択線１５を駆動する。
【００３２】
スイッチ制御回路２５は、全画素読出しモード時にリセットパルスφＲＳＴおよび電荷転送パルスφＴＲＧを選択した状態にあるモードスイッチ回路２３の各スイッチ素子２３Ｒ，２３Ｔを、切り出しモードの設定時に外部から与えられる切り出しモード信号に応答して電源電圧側に切り替えるための切替信号をモードスイッチ回路２３に与える。
【００３３】
水平駆動回路３０は、カラム信号処理回路３１、水平走査回路３２、水平信号線３３および出力回路３４を有する構成となっている。
【００３４】
カラム信号処理回路３１は、画素アレイ部１０の例えば画素列ごとに配置され、垂直信号線１２を通して出力される画素信号に対して画素１１の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理などの信号処理を画素列ごとに施す。このカラム信号処理回路３１の出力段には、画素列ごとに水平選択スイッチが設けられている。なお、カラム信号処理回路３１にＡ／Ｄ変換機能を設けた構成を採ることも可能である。
【００３５】
水平走査回路３２は、シフトレジスタあるいはデコーダなどによって構成され、カラム信号処理回路３１の出力段に画素列ごとに設けられた水平選択スイッチを順に選択走査するための水平走査パルスを順次出力する。この水平走査パルスに応答して水平選択スイッチが順にオン状態になることで、カラム信号処理回路３１で信号処理後の画素信号が順に水平信号線３３に出力され、出力回路３４を通して外部へ出力される。
【００３６】
次に、上記構成の本実施形態に係るＣＭＯＳイメージセンサ１の回路動作について、動作モードごとに説明する。
【００３７】
先ず、通常の全画素読出しモードが設定されたときは、切り出しモード信号が無効（非アクティブ状態）になっているため、スイッチ制御回路２５はモードスイッチ回路２３に与える切替信号を非アクティブ状態にする。これにより、モードスイッチ回路２３において、スイッチ素子２３ＲはリセットパルスφＲＳＴを、スイッチ素子２３Ｔは電荷転送パルスφＴＲＧをそれぞれ選択する状態にある。
【００３８】
この状態において、垂直選択回路２１による選択走査により、当該垂直選択回路２１から垂直走査パルスが順次出力されると、これに応答して論理積回路２２の３個単位のスイッチ素子が順にオン状態となってリセットパルスφＲＳＴ、電荷転送パルスφＴＲＧおよび選択パルスＳＥＬを取り込む。
【００３９】
具体的には、論理積回路２２において、先ず選択パルスＳＥＬが取り込まれ、当該選択パルスＳＥＬが直接バッファ回路２４を介して画素アレイ部１０の各画素行に対して順に供給される。これにより、画素１１の選択トランジスタ１１５が行単位で順にオン状態となり、各画素１１が行単位で選択されていく。
【００４０】
ある画素行が選択された状態において、リセットパルスφＲＳＴが取り込まれ、当該リセットパルスφＲＳＴがモードスイッチ回路２３のスイッチ素子２３Ｒおよびバッファ回路２４を介して選択行の各画素１１に供給され、その結果、選択行の各画素１１では、リセットトランジスタ１１３がオン状態になることによってＦＤ部１１６の電位を画素電源ＶＤＤの電位にリセットする動作が行われる。このときのＦＤ部１１６の電位はリセットレベルとして増幅トランジスタ１１４および選択トランジスタ１１５を介して垂直信号線１２１に出力される。
【００４１】
続いて、電荷転送パルスφＴＲＧが取り込まれ、当該電荷転送パルスφＴＲＧがモードスイッチ回路２３のスイッチ素子２３Ｔおよびバッファ回路２４を介して選択行の各画素１１に供給され、その結果、選択行の各画素１１では、電荷転送トランジスタ１１２がオン状態になることによってフォトダイオード１１１で光電変換された光電荷がＦＤ部１６に転送される。このときのＦＤ部１１６の電位は信号レベルとして増幅トランジスタ１１４および選択トランジスタ１１５を介して垂直信号線１２１に出力される。
【００４２】
画素１１から垂直信号線１２に順に出力されるリセットレベルと信号レベルは、行単位でカラム信号処理回路３１に供給される。このカラム信号処理回路３１では、例えば、リセットレベルと信号レベルとの差分がとられることで、画素１１の固定パターンノイズを除去する処理などが施される。そして、カラム信号処理回路３１での信号処理後の１行分の画素信号は、水平選択回路３２による選択走査によって順に選択され、水平信号線３３および出力回路３４を経由してチップ外へ出力される。
【００４３】
次に、特定の切り出し行範囲内の行のみを選択走査し、当該行範囲内の画素信号を切り出して読み出す切り出しモードが設定されたときは、切り出しモード信号が有効（アクティブ状態）になるため、スイッチ制御回路２５はモードスイッチ回路２３に与える切替信号をアクティブ状態にする。これにより、モードスイッチ回路２３において、スイッチ素子２３Ｒ，２３Ｔは共に電源電圧を選択する状態となる。
【００４４】
この状態において、垂直選択回路２１による選択走査により、当該垂直選択回路２１から垂直走査パルスが順次出力されると、論理積回路２２を介してリセットパルスφＲＳＴ、電荷転送パルスφＴＲＧおよび選択パルスＳＥＬを取り込む。
【００４５】
しかし、モードスイッチ回路２３では、切り出し行範囲以外の行に対応するスイッチ素子２３Ｒ，２３Ｔが共に電源電圧を選択する状態にあることから、切り出し行範囲以外の行にはリセットパルスφＲＳＴと電荷転送パルスφＴＲＧは供給されず、選択パルスＳＥＬのみが供給されることになる。
【００４６】
切り出し行範囲以外の選択行の各画素１１において、リセットパルスφＲＳＴと電荷転送パルスφＴＲＧに代えて電源電圧が供給される。この電源電圧のレベルは、電荷転送トランジスタ１１２およびリセットトランジスタ１１３をオン（導通）状態に保持できるレベルに設定されている。
【００４７】
これにより、電荷転送トランジスタ１１２がオン状態を維持することで、フォトダイオード１１１で発生した光電荷をＦＤ部１１６に転送し続ける。同時に、リセットトランジスタ１１３がオン状態を維持することで、フォトダイオード１１１からＦＤ部１１６に転送された光電荷が画素電源ＶＤＤにクリア（排出）される。これにより、切り出し行範囲以外の画素１１に対して画素信号読み出し動作を行わなくても、フォトダイオード１１１から光電荷が溢れることはない。
【００４８】
一方、切り出し行範囲内の各行については、モードスイッチ回路２３にはスイッチ素子２３Ｒ，２３Ｔが設けられていないことから、通常の全画素読出しモード時と同様に、垂直選択回路２１による選択走査により、各画素１１の信号がカラム信号処理回路３１を経た後、水平信号線３３および出力回路３４を介してチップ外へ出力される。その結果、特定の切り出し行範囲内の画素信号が切り出されることになる。
【００４９】
なお、ここでは、特定の切り出し行範囲内の画素信号が切り出しについて述べたが、特定の切り出し列範囲内の画素信号の切り出しについては、チップ外に設けられる信号処理系において、周知の手法を用いて行われることになる。
【００５０】
上述したように、通常の全画素読出しモードと切り出しモードとを選択的に採り得るＣＭＯＳイメージセンサ１において、特定の行範囲内の各行の画素信号のみを読み出す切り出しモードが設定されたときに、当該切り出し行範囲以外の行の各画素１１ではフォトダイオード１１１で発生した光電荷を画素電源ＶＤＤにクリアすることで、切り出し行範囲以外の画素１１に対して画素信号読み出し動作を行わなくても、フォトダイオード１１１から光電荷が溢れることはない。
【００５１】
また、読み出す切り出しモードが設定されたときに、切り出し行範囲以外の行の各画素１１において、電荷転送トランジスタ１１２およびリセットトランジスタ１１３をオン状態にし、フォトダイオード１１１で発生した光電荷をＦＤ部１１６に転送し、さらにＦＤ部１１６の光電荷を画素電源ＶＤＤにクリアする構成を採ることで、画素１１の回路構成を何ら変更することなく、しかも垂直選択回路２１の構成を複雑にしたり、複数設けたりしなくても、モードスイッチ回路２３を追加するのみの簡単な構成で、所期の目的を達成することができる。
【００５２】
しかも、切り出し行範囲内の各行の画素信号を読み出している間に、切り出し行範囲以外の行に対して電子シャッタ動作のための走査を行ったり、当該走査を行わなかったりしなくても、切り出し行範囲以外の行の各画素１１におけるフォトダイオード１１１での光電荷の溢れを防止することができるため、シャッタ段差に起因する画質不良を回避することも可能になる。
【００５３】
なお、本実施形態では、フォトダイオード１１１で発生した光電荷を電荷転送トランジスタ１１２をオンさせることによってＦＤ部１１６に転送し、さらにＦＤ部１１６の光電荷をリセットトランジスタ１１３をオンさせることによって画素電源ＶＤＤにクリアするとしたが、これは一例に過ぎず、これに限られるものではない。
【００５４】
例えば、画素１１ごとに、画素電源ＶＤＤに電荷を排出する電荷排出部をフォトダイオード１１１に隣接して設けるとともに、当該電荷排出部とフォトダイオード１１１との間にゲート部を設け、読み出す切り出しモードが設定されたときに、切り出し行範囲以外の行の各画素１１において、当該ゲート部をオンさせることによってフォトダイオード１１１で発生した光電荷を電荷排出部を介して画素電源ＶＤＤにクリアする構成など、フォトダイオード１１１で発生した光電荷を画素電源ＶＤＤにクリアできる構成のものであれば良い。
【００５５】
また、上記実施形態では、単位画素１１が４つのトランジスタ、即ち電荷転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４および選択トランジスタ１１５を有する構成のＣＭＯＳイメージセンサ１に適用した場合を例に挙げて説明したが、４トランジスタの画素構成に限られるものではなく、他の形式の画素、例えば増幅トランジスタ１１４と選択トランジスタ１１５を兼用した３トランジスタの画素構成においても、切り出し行範囲以外の行の各画素について、フォトダイオード１１１で発生した光電荷を画素電源ＶＤＤにクリアする動作をし続ける駆動を行うようにすれば、上記実施形態と同様の作用効果を得ることができる。
【００５６】
図３は、３トランジスタ構成の単位画素１１の回路構成を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
【００５７】
図３において、リセットトランジスタ１１３および増幅トランジスタ１１４の各ドレインが選択電源（画素電源）ＳＥＬＶＤＤに接続され、増幅トランジスタ１１４のソースフォロアが直接垂直信号線１２に接続されており、それ以外の構成は基本的に図２と同じである。この３トランジスタ構成の単位画素１１において、選択電源ＳＥＬＶＤＤがＨｉレベルになることによって増幅トランジスタ１１４が動作状態となって単位画素１１の選択を行うことになる。
【００５８】
図４は、単位画素１１が３トランジスタ構成の場合のＣＭＯＳイメージセンサの構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。本構成例では、電源線２９を通して画素１１に供給する画素電源（選択電源ＳＥＬＶＤＤ）が可変である点と、画素１１のリセット線１３に中間電圧（選択電源ＳＥＬＶＤＤのＨｉレベルとＬｏレベルの中間の電圧）を供給する中間電圧線３５が追加されている点が、図１の構成と異なる点である。
【００５９】
続いて、単位画素１１が３トランジスタ構成の場合の動作について、図５のポテンシャル図を用いて説明する。
【００６０】
３トランジスタ構成の場合、切り出し行範囲以外の行の各画素については、電荷転送トランジスタ１１２をオン状態にし、リセットトランジスタ１１３のゲートに中間電位を印加する、またはリセットトランジスタ１１３の閾値制御のために不純物注入量を制御することでチャネルポテンシャルを選択電源ＳＥＬＶＤＤのＬｏレベルよりも低く、フォトダイオード１１１周辺の例えばＰウェル電位よりも高くなるように制御する。
【００６１】
リセットトランジスタ１１３のチャネルポテンシャルが選択電源ＳＥＬＶＤＤのＬｏレベルよりも低く制御されていることで、読み出し画素を選択したり、読み出した画素を非選択にしたりするために、選択電源ＳＥＬＶＤＤのＨｉレベルとＬｏレベルを遷移させる動作の影響を受けることなく、切り出し行範囲以外の画素を常に非選択状態にすることができる。
【００６２】
また、リセットトランジスタ１１３のチャネルポテンシャルがフォトダイオード１１１の周辺のＰウェル電位よりも高く制御され、かつ電荷転送トランジスタ１１２がオン状態に制御されることで、画素で発生した電荷はフォトダイオード１１１の周辺のＰウェル部分を乗り越えて周辺画素に溢れることなく、リセットトランジスタ１１３のチャネルを通じて選択電源（画素電源）ＳＥＬＶＤＤへと排出される。
【００６３】
図３の画素回路において、読み出し行画素を選択するために、読み出し行のリセット線１３を通じて読み出し行画素のリセットトランジスタ１１３をオン状態にした上で、選択電源ＳＥＬＶＤＤをＨｉレベルにする。これにより、読み出し行画素のＦＤ部１１６の電圧がＨｉレベルになり、その結果増幅トランジスタ１１４が動作状態になる。そして、選択電源ＳＥＬＶＤＤをＬｏレベルに戻す。
【００６４】
このとき、切り出し範囲外の画素では、例えばリセットトランジスタ１１３のゲートに中間電圧を印加することで、リセットトランジスタ１１３のチャネルポテンシャルが選択電源ＳＥＬＶＤＤのＬｏレベルよりも低く設定されているために、選択電源ＳＥＬＶＤＤがＬｏレベルからＨｉレベル、ＨｉレベルからＬｏレベルと遷移しても、切り出し外画素のＦＤ部１１６の電位は、増幅トランジスタ１１４が非動作状態であるＬｏレベルに固定されたままである。
【００６５】
次に、読み出し行画素で読み出しを行うために、読み出し行の電荷転送パルス線を通じて電荷転送トランジスタ１１２をオン状態にし、その後再びオフ状態にする。読み出し行画素の読み出しが終了したところで、読み出し行画素を非選択にするために、読み出し行のリセット線１３を通じて読み出し行画素のリセットトランジスタ１１３をオン状態にした上で、選択電源ＳＥＬＶＤＤをＬｏレベルにする。これにより、読み出し行画素のＦＤ部１１６の電圧がＬｏレベルになり、その結果増幅トランジスタ１１４が非動作状態になる。そして、選択電源ＳＥＬＶＤＤをＬｏレベルに戻す。
【００６６】
このとき、切り出し範囲外の画素では、例えばリセットトランジスタ１１３のゲートに中間電圧を印加することでリセットトランジスタ１１３のチャネルポテンシャルが選択電源ＳＥＬＶＤＤのＬｏレベルよりも低く設定されているために、選択電源ＳＥＬＶＤＤがＬｏレベルからＨｉレベル、ＨｉレベルからＬｏレベルと遷移しても、切り出し外画素のＦＤ部１１６の電位は、やはり増幅トランジスタ１１４が非動作状態であるＬｏレベルに固定されたままである。
【００６７】
一連の動作の間、切り出し外画素のリセットトランジスタ１１３のチャネルポテンシャルは、フォトダイオード１１１の周辺のＰウェル電位よりも高く制御されているために、フォトダイオード１１１やＦＤ部１１６に溜まった電荷は、フォトダイオード１１１の周辺のＰウェル部分を乗り越えて周辺の画素に溢れることなく、常にリセットトランジスタ１１３のチャネルを通じて選択電源ＳＥＬＶＤＤに排出され、結果として、切り出し範囲の画素を読み出す動作を行いつつ、切り出し範囲外の画素に対してはオーバーフローを制御できる駆動が可能になる。
【００６８】
なお、本実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明は、ＣＭＯＳイメージセンサへの適用に限られるものではなく、垂直選択走査によって行単位で画素信号の読出しを行う線順次方式の固体撮像素子全般に適用可能である。
［適用例］
【００６９】
以上説明した本実施形態に係るＣＭＯＳイメージセンサ１は、複数の画角フォーマットに対応する目的や、画素信号を高速に読み出す目的や、手振れを補正する目的などで、画素アレイ部の特定の行範囲を切り出して、当該行範囲内の画素信号のみを読み出す切り出しモードの設定が可能なデジタルスチルカメラやビデオカメラ等の撮像装置（カメラモジュール）において、その撮像デバイスとして用いて好適なものである。
【００７０】
図６は、本発明に係る撮像装置の構成の一例を示すブロック図である。図６に示すように、本例に係る撮像装置は、光学系の一部であるレンズ４１、撮像デバイス４２、信号処理回路４３およびモード設定部４４によって構成されている。
【００７１】
レンズ４１は被写体からの像光を撮像デバイス４２の撮像面に結像する。撮像デバイス４２は、レンズ４１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４２として、先述した実施形態に係るＣＭＯＳイメージセンサ１が用いられる。
【００７２】
信号処理回路４３は、撮像デバイス４２から出力される信号に対して種々の信号処理を行う。モード設定部４４は、ユーザによる指定入力によって動作モード、具体的には画素アレイ部の全行を順に選択走査する通常の全画素読出しモードと、特定の切り出し行範囲内の行のみを選択走査する切り出しモードとを択一的に設定する。
【００７３】
モード設定部４４によって全画素読出しモードが設定されたときは、撮像デバイス４２は先述した全画素読出しモードの動作によって全画素の信号を読み出し、切り出しモードが設定されたときは、撮像デバイス４２は先述した切り出しモードの動作によって特定の切り出し行範囲内における各行の画素の信号のみを読み出すとともに、切り出し行範囲以外の行の画素については光電変換素子で発生した光電荷を画素電源にクリアする動作を行う。
【００７４】
一方、信号処理回路４３は、モード設定部４４によって切り出しモードが設定されたときは、撮像デバイス４２において特定の切り出し行範囲内の切り出し処理が行われて出力される信号に対して、特定の切り出し列範囲内の切り出しを電気的に行う信号処理を行うことになる（ただし、この処理については、特定の切り出し列範囲が設定されている場合にのみ行うことになる）。
【００７５】
上述したように、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス４２として先述した実施形態に係るＣＭＯＳイメージセンサ１を搭載することで、当該ＣＭＯＳイメージセンサ１では、切り出しモードの設定によって特定の切り出し行範囲内の画素信号のみを切り出して読み出すことができるため、画素アレイ部の全画素行数に対して切り出す行数の分だけフレームレートを向上できるとともに、切り出し行範囲以外の行の画素において光電変換素子で発生した光電荷が周辺画素に溢れることがないため、切り出しモード設定時の画質を向上できる。
【図面の簡単な説明】
【００７６】
【図１】本発明の一実施形態に係るＣＭＯＳイメージセンサの構成例を示すブロック図である。
【図２】４トランジスタ構成の単位画素の回路構成を示す回路図である。
【図３】３トランジスタ構成の単位画素の回路構成を示す回路図である。
【図４】単位画素が３トランジスタ構成のＣＭＯＳイメージセンサの構成例を示すブロック図である。
【図５】３トランジスタ構成の場合の動作説明のためのポテンシャル図である。
【図６】本発明に係る撮像装置の構成の一例を示すブロック図である。
【符号の説明】
【００７７】
１…ＣＭＯＳイメージセンサ、１０…画素アレイ部、１１…単位画素、１２…垂直信号線、１３…リセット線、１４…電荷転送線、１５…選択線、２０…垂直駆動回路、２１…垂直選択回路、２２…論理積回路、２３…モードスイッチ回路、２４…バッファ回路、２５…スイッチ制御回路、２６…リセットパルス線、２７…電荷転送パルス線、２８…選択パルス線、２９…電源線、３０…水平駆動回路、３１…カラム信号処理回路、３２…水平走査回路、３３…水平信号線、３４…出力回路、３５…中間電圧線、４１…レンズ、４２…撮像デバイス、４３…信号処理回路、４４…モード設定部
【図１】
2006229797.tif 000003
【図２】
2006229797.tif 000004
【図３】
2006229797.tif 000005
【図４】
2006229797.tif 000006
【図５】
2006229797.tif 000007
【図６】
2006229797.tif 000008