(57)【要約】【課題】  透明導電層の形状を均一にして、かつ電気的特性の劣化を抑制することができる透明導電層の製造方法、電気光学装置の製造方法及び電気光学装置を提供する。【解決手段】  層間絶縁膜３４（画素電極コンタクトホール３６上側）の表層に機能液を撥液する撥液性を付与し、ドレイン領域３１ｄの表層（画素電極コンタクトホール３６の底部）に機能液を親液する親液性を付与し、ドレイン領域３１ｄと電気的に接続する緻密な膜構造の緻密透明導電層３８を気相プロセスで形成する前に、画素電極コンタクトホール３６内を充填する段差被覆性の高い塗布透明導電層３７を液相プロセスによって形成するようにした。【選択図】      図４
2006215462.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有した下地層上に透明導電層を形成するようにした透明導電層の製造方法において、
前記凹部内に透明導電層形成材料を含む機能液を塗布して塗布透明導電層を形成した後に、前記塗布透明導電層上に、前記塗布透明導電層よりも緻密な緻密透明導電層を形成するようにしたことを特徴とする透明導電層の製造方法。
【請求項２】
請求項１に記載の透明導電層の製造方法において、
前記機能液を塗布する前に、前記凹部の底面が前記機能液を親液するための親液処理を施すようにしたことを特徴とする透明導電層の製造方法。
【請求項３】
請求項１又は２に記載の透明導電層の製造方法において、
前記機能液を塗布する前に、前記凹部の上面が前記機能液を撥液するための撥液処理を施すようにしたことを特徴とする透明導電層の製造方法。
【請求項４】
請求項１〜３のいずれか１つに記載の透明導電層の製造方法において、
前記緻密透明導電層の厚みを、前記透明導電層の電気抵抗率を所定の値以下に維持可能な厚さにするようにしたことを特徴とする透明導電層の製造方法。
【請求項５】
請求項１に記載の透明導電層の製造方法において、
前記凹部内に前記塗布透明導電層を形成する前に、前記凹部内を予め前記緻密透明導電層で被覆するようにしたことを特徴とする透明導電層の製造方法。
【請求項６】
請求項１〜５のいずれか１つに記載の透明導電層の製造方法において、
前記透明導電層は、少なくとも酸化亜鉛、酸化錫、錫を添加した酸化インジウム、フッ素を添加した酸化錫、酸化アンチモンを添加した酸化錫のいずれか１つからなることを特徴とする透明導電層の製造方法。
【請求項７】
請求項１〜６のいずれか１つに記載の透明導電層の製造方法において、
前記塗布透明導電層は、スピンコート法、スプレイ法、ディスペンサ法、スリットコート法、インクジェット法のいずれか１つによって形成するようにしたことを特徴とする透明導電層の製造方法。
【請求項８】
請求項１〜７のいずれか１つに記載の透明導電層の製造方法において、
前記緻密透明導電層は、スパッタ法、蒸着法、ＣＶＤ法、ＳＰＤ法（Spray Pyrolysis Deposition ：噴霧熱分解法）のいずれか１つによって形成するようにしたことを特徴と
する透明導電層の製造方法。
【請求項９】
透明基板の一側面に形成される画素形成領域に透明電極を形成するようにした電気光学装置の製造方法において、
請求項１〜８のいずれか１つに記載の透明導電層の製造方法によって前記透明電極を形成するようにした電気光学装置の製造方法。
【請求項１０】
請求項９に記載の電気光学装置の製造方法によって製造した電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明導電層の製造方法、電気光学装置の製造方法及び電気光学装置に関する。
【背景技術】
【０００２】
従来、電気光学装置としての液晶表示装置には、液晶分子の配向状態を制御して照射装置の照射する光を変調するための薄膜トランジスタが備えられている。その薄膜トランジスタのドレイン領域には、コンタクトホールを介して電気的に接続される透明電極が備えられている。
【０００３】
透明電極は、一般的に、錫を添加した酸化インジウム（ＩＴＯ）等の透明導電材料によって形成され、対応する液晶分子に対して、配向状態を制御するための電位差を付与するようになっている（例えば、特許文献１）。
【０００４】
そして、薄膜トランジスタがオン状態となると、表示データに基づいて生成されたデータ信号が前記ドレイン領域を介して透明電極に出力され、同透明電極と共通電極との間に付与される電位差に応じて、液晶分子の配向状態が照射装置の照射する光を変調するように維持される。そして、変調された光が、液晶表示装置の表示面側に配設される偏光板を通過するか否かによって、その表示面に、所望する画像が表示される。
【特許文献１】特開平５−５３１３５  号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記の透明電極は、その安定した電気的特性（例えば、安定した抵抗率）を得るために、空孔率の低い緻密な膜構造が必要とされ、一般的に、スパッタ法や真空蒸着等の気相プロセスによって製造されている。
【０００６】
しかしながら、上記する気相プロセスでは、コンタクトホールに対する段差被覆性が低いために以下の問題を招く。すなわち、上記の製造方法によって透明電極を製造すると、透明電極は、コンタクトホール内を充填することなく、同コンタクトホールの凹形状に沿った凹部を有するようになる。そのため、透明電極の上層に配向膜を塗布して、同配向膜をラビング処理すると、前記透明電極の凹部内に流れ込む配向膜の分だけ、配向膜の膜厚やラビング処理後の凹凸形状が不均一になる。その結果、配向膜の形状不良を招き、液晶表示装置の生産性を損なう問題となる。
【０００７】
こうした問題は、透明電極形成材料を含む機能液を塗布することによって段差被覆性の高い透明電極を製造する、いわゆる液相プロセスによって回避可能と考えられる。しかし、液相プロセスによって製造した透明電極は、一般的に、空孔率の高い疎な膜構造（ポーラス構造）であって、経時的にその電気的特性を著しく劣化させる。その結果、液晶表示装置の電気的特性を劣化させ、その生産性を損なう問題を招く。
【０００８】
本発明は、上記問題を解決するためになされたものであり、その目的は、透明導電層の形状を均一にして、かつ電気的特性の劣化を抑制することができる透明導電層の製造方法、電気光学装置の製造方法及び電気光学装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の透明導電層の製造方法は、凹部を有した下地層上に透明導電層を形成するよう
にした透明導電層の製造方法において、前記凹部内に透明導電層形成材料を含む機能液を塗布して塗布透明導電層を形成した後に、前記塗布透明導電層上に、前記塗布透明導電層よりも緻密な緻密透明導電層を形成するようにした。
【００１０】
本発明の透明導電層の製造方法によれば、凹部内に塗布透明導電層を形成する分だけ、緻密透明導電層を形成する前の下地層の表面を平坦にすることができる。そして、塗布透明導電層よりも緻密な緻密透明導電層によって塗布透明導電層を覆うことができる。従って、透明導電層の形状を均一にすることができ、かつ電気的特性の劣化を抑制することができる。その結果、透明導電層の生産性を向上することができる。
【００１１】
この透明導電層の製造方法は、前記機能液を塗布する前に、前記凹部の底面が前記機能液を親液するための親液処理を施すようにした。
この透明導電層の製造方法によれば、凹部の底面に親液処理を施す分だけ、同凹部の底面に対して、均一な塗布透明導電層を形成することができる。従って、透明導電層の形状を、さらに均一にすることができ、透明導電層の生産性を向上することができる。
【００１２】
この透明導電層の製造方法は、前記機能液を塗布する前に、前記凹部の上面が前記機能液を撥液するための撥液処理を施すようにした。
この透明導電層の製造方法によれば、凹部の上面に撥液処理を施す分だけ、同凹部の上面に対して、塗布透明導電層の形成を抑制することができる。従って、凹部内にのみ塗布透明導電層を形成することができ、透明導電層の形状を、さらに均一にすることができる。
【００１３】
この透明導電層の製造方法は、前記緻密透明導電層の厚みを、前記透明導電層の電気抵抗率を所定の値以下に維持可能な厚さにするようにした。
この透明導電層の製造方法によれば、緻密透明導電層の厚みによって、透明導電層の電気抵抗率が所定の値以下に維持することができ、透明導電層の電気的特性の劣化を抑制することができる。
【００１４】
この透明導電層の製造方法は、前記凹部内に前記塗布透明導電層を形成する前に、前記凹部内を予め前記緻密透明導電層で被覆するようにした。
この透明導電層の製造方法によれば、塗布透明導電層を緻密透明導電層によって囲うことができ、電気的特性の劣化を、さらに抑制することができる。
【００１５】
この透明導電層の製造方法において、前記透明導電層は、少なくとも酸化亜鉛、酸化錫、錫を添加した酸化インジウム、フッ素を添加した酸化錫、酸化アンチモンを添加した酸化錫のいずれか１つからなる。
【００１６】
この透明導電層の製造方法によれば、少なくとも酸化亜鉛、酸化錫、錫を添加した酸化インジウム、フッ素を添加した酸化錫、酸化アンチモンを添加した酸化錫のいずれか１つからなる透明導電層の生産性を向上することができる。
【００１７】
この透明導電層の製造方法において、前記塗布透明導電層は、スピンコート法、スプレイ法、ディスペンサ法、スリットコート法、インクジェット法のいずれか１つによって形成するようにした。
【００１８】
この透明導電層の製造方法によれば、塗布透明導電層をスピンコート法、スプレイ法、ディスペンサ法、スリットコート法、インクジェット法のいずれか１つによって形成する分だけ、同製造方法の選択幅を拡張することができ、透明導電層の生産性を向上することができる。
【００１９】
この透明導電層の製造方法において、前記緻密透明導電層は、スパッタ法、蒸着法、ＣＶＤ法、ＳＰＤ法（Spray Pyrolysis Deposition ：噴霧熱分解法）のいずれか１つによ
って形成するようにした。
【００２０】
この透明導電層の製造方法によれば、緻密透明導電層をスパッタ法、蒸着法、ＣＶＤ法、ＳＰＤ法のいずれか１つによって形成する分だけ、同製造方法の選択幅を拡張することができ、透明導電層の生産性を向上することができる。
【００２１】
本発明の電気光学装置の製造方法は、透明基板の一側面に形成される画素形成領域に透明電極を形成するようにした電気光学装置の製造方法において、上記透明導電層の製造方法によって前記透明電極を形成するようにした。
【００２２】
本発明の電気光学装置の製造方法によれば、透明電極の形状を均一にすることができ、かつ透明電極の電気的特性劣化を抑制することができる。その結果、電気光学装置の生産性を向上することができる。
【００２３】
本発明の電気光学装置は、上記電気光学装置の製造方法によって製造した。
本発明の電気光学装置によれば、電気光学装置の生産性を向上することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を具体化した一実施形態を図１〜図５に従って説明する。図１は、電気光学装置としての液晶表示装置を示す斜視図である。
液晶表示装置１０は、アクティブマトリックス方式の液晶表示装置であって、図１に示すように、平面状の光Ｌ１を照明する照射装置１１と液晶パネル１２を備えている。尚、本実施形態では、液晶パネル１２の照射装置１１側を照明側とし、液晶パネル１２の照射装置１１の反対側を観測側とする。
【００２５】
照射装置１１は、ＬＥＤ等の光源１１ａと、同光源１１ａから出射された光Ｌ１を透過して平面状の光として液晶パネル１２に照射する導光体１１ｂを有している。
液晶パネル１２は、その照明側と観測側に、それぞれ四角形状の対向基板１３と素子基板１４とを有している。対向基板１３と素子基板１４は、四角枠状のシール材１５を介して貼り合わされ、これら対向基板１３と素子基板１４との間の間隙に、図示しない液晶材料が封入されている。尚、本実施形態では、この素子基板１３の一側辺（図１における右側辺）に沿う方向をＸ方向とし、前記一側辺と直交する他側辺に沿う方向をＹ方向とする。
【００２６】
図２に示すように、対向基板１３は、四角形状に形成された無アルカリガラスからなる透明基板であって、その素子基板１４側の面（フィルタ形成面１３ａ）には、遮光層１６が形成されている。遮光層１６は、クロムやカーボンブラック等の遮光性材料によって、Ｘ方向とＹ方向で交差する格子状に形成されている。そして、この遮光層１６が形成されることによって、フィルタ形成面１３ａ略全面に、略四角形状のカラーフィルタ形成領域１７がマトリックス状に配列される。
【００２７】
各カラーフィルタ形成領域１７には、光源１１ａから出射された光Ｌ１に対して対応する色（赤色、緑色及び青色）に着色して出射する赤色着色層、緑色着色層及び青色着色層が形成されている。尚、本実施形態における各色の着色層は、図２に示すように、フィルタ形成面１３ａのＸ方向右側から順に左側に向かって、第１赤色着色層Ｌｒ１、第１緑色着色層Ｌｇ１、第１青色着色層Ｌｂ１、・・・、第ｎ赤色着色層Ｌｒｎ，第ｎ緑色着色層Ｌｇｎ、第ｎ青色着色層Ｌｂｎの順序で形成されている。
【００２８】
これら各色の着色層及び遮光層１６の上層には、錫を添加した酸化インジュウム（ＩＴＯ）等の透明導電材料によって形成される対向電極１８が積層されている。対向電極１８は、図示しない電源回路に電気的に接続され、その電源回路から所定の対向電極電圧が供給されるようになっている。その対向電極の上層には、ポリイミド等からなる図示しない配向膜が積層されている。配向膜は、ラビング処理等の配向処理が施され、同配向膜（対向基板１３）近傍の液晶分子の配向を設定するようになっている。
【００２９】
この対向基板１３の観測側には、図１に示すように、素子基板１４が貼り合わされている。素子基板１４は、前記対向基板１３よりも若干大きいサイズに形成された無アルカリガラスからなる透明基板であって、その観測側には偏光板１９が貼り付けられている。一方、素子基板１４の対向基板１３側の面（素子形成面１４ａ）には、Ｙ方向に延びる複数の走査線２１が所定の間隔をおいて形成されている。各走査線２１は、それぞれ素子基板１４の一側端に配設される走査線駆動回路２２に電気的に接続されている。走査線駆動回路２２は、図示しない制御回路から供給される走査制御信号に基づいて、複数の走査線２１の中から所定の走査線２１を所定のタイミングで選択駆動し、その走査線２１に走査信号を出力するようになっている。
【００３０】
その素子形成面１４ａには、Ｘ方向に延びる複数のデータ線２３が所定の間隔をおいて形成されている。各データ線２３は、それぞれ素子基板１４の一側端に配設されるデータ線駆動回路２４に電気的に接続されている。データ線駆動回路２４は、図示しない外部装置から供給される表示データに基づいてデータ信号を生成し、そのデータ信号を対応するデータ線２３に所定のタイミングで出力するようになっている。
【００３１】
これらデータ線２３と走査線２１が形成されることによって、素子形成面１４ａ略全面に、四角形状の画素形成領域２５がマトリックス状に配列されている。そして、素子基板１４は、これら各画素形成領域２５を、それぞれ対応する前記カラーフィルタ形成領域１７と相対向させるように、前記対向基板１３に貼り合わされている。
【００３２】
図３は、その画素形成領域２５を示す要部概略平面図であって、図４は、図３のＡ−Ａに沿う概略断面図である。
図３に示すように、各画素形成領域２５内には、素子形成面１４ａ上に形成された島状のチャンネル層３１が備えられている。チャンネル層３１は、モノシランガスを熱分解する減圧ＣＶＤ法等によって素子形成面１４ａ略全面に形成したポリシリコン膜をパターニングして形成されている。チャンネル層３１は、図４に示すように、その中央位置に形成されたチャンネル領域３１ｃの両側にｎ型のソース領域３１ｓ及びドレイン領域３１ｄを有している。
【００３３】
そのチャンネル層３１上には、図４に示すように、素子形成面１４ａ略全面を覆うように、下地層を構成するゲート絶縁膜３２が形成されている。ゲート絶縁膜３２は、ＥＣＲプラズマＣＶＤ法等によって素子形成面１４ａ略全面に堆積したシリコン酸化膜等の絶縁膜である。
【００３４】
そのゲート絶縁膜３２上であって前記チャンネル領域３１ｃの上方には、図３及び図４に示すように、走査線２１から延出されたゲート電極３３が形成されている。ゲート電極３３（走査線２１）は、スパッタ法等によって素子形成面１４ａ略全面に形成したアルミニウムやタンタル等の金属膜をパターニングすることによって形成されている。尚、前記ソース領域３１ｓ及びドレイン領域３１ｄは、このゲート電極３３をマスクにしたリンイオンのイオン打ち込み法によって、自己整合的に形成されている。
【００３５】
そのゲート電極３３上には、各ゲート電極３３間を電気的に絶縁して下地層を構成する層間絶縁膜３４が形成されている。層間絶縁膜３４は、プラズマＣＶＤ法等によって素子形成面１４ａ略全面に堆積したシリコン酸化膜等の絶縁膜である。この層間絶縁膜３４の表層には、後述する機能液を撥液するための撥液処理（例えば、フッ素系のプラズマ処理等）によって撥液性が付与されている。
【００３６】
図４に示すように、前記チャンネル層３１のソース領域３１ｓには、これらゲート絶縁膜３２及び層間絶縁膜３４を貫通するデータ線コンタクトホール３５が形成されている。そのデータ線コンタクトホール３５内には、ソース領域３１ｓに電気的に接続されて、同コンタクトホール３５を充填する前記データ線２３が形成されている。そのデータ線２３は、スパッタ法等によって素子形成面１４ａ略全面に形成したアルミニウム等の金属膜をパターニングすることによって形成されている。
【００３７】
一方、前記チャンネル層３１のドレイン領域３１ｄには、ゲート絶縁膜３２及び層間絶縁膜３４を貫通する画素電極コンタクトホール３６が形成されている。その画素電極コンタクトホール３６の底部、すなわちドレイン領域３１ｄの表層には、後述する機能液を親液するための親液処理（例えば、酸素系のプラズマ処理等）によって親液性が付与されている。
【００３８】
その画素電極コンタクトホール３６内には、ドレイン領域３１ｄに電気的に接続されて、同コンタクトホール３６を充填する塗布透明導電層３７が形成されている。塗布透明導電層３７は、少なくとも酸化亜鉛、酸化錫、錫を添加した酸化インジウム（ＩＴＯ）、フッ素を添加した酸化錫（ＦＴＯ）、酸化アンチモンを添加した酸化錫（ＡＴＯ）のいずれか１つを含む透明導電膜であって、スピンコート法、スプレイ法、ディスペンサ法、スリットコート法、インクジェット法等の段差被覆性の高い液相プロセスによって形成されている。
【００３９】
詳述すると、例えば、ＩＴＯからなる塗布透明導電層３７をスピンコート法によって形成する場合には、画素電極コンタクトホール３６を形成した素子基板１４を、スピンコータによって５００〜２０００ｒｐｍで回転させる。そして、回転する素子基板１４上に、透明導電層形成材料としての硝酸インジウム及び無水第２塩化錫をｎブチルカルビトールに溶解した機能液（２．５ｍｌ）を塗布する。この際、層間絶縁膜３４とドレイン領域３１ｄの表層、すなわち画素電極コンタクトホール３６の上側と底部には、それぞれ撥液性と親液性が付与されているため、素子基板１４に塗布した機能液は、同画素電極コンタクトホール３６の底部に濡れ広がり、同画素電極コンタクトホール３６の上側で撥液するようになる。すなわち、塗布された機能液は、画素電極コンタクトホール３６の内部のみに収容されるようになる。尚、本実施形態の機能液は、前記硝酸インジウムの濃度を０．１〜０．４ｍｏｌ／ｌに調整し、無水第２塩化錫の濃度を、錫（Ｓｎ）とインジウム（Ｉｎ）の組成比（Ｓｎ／（Ｓｎ＋Ｉｎ））が０．０７５となるように調整した溶液であるが、これに限定されるものではない。
【００４０】
続いて、画素電極コンタクトホール３６内に機能液を塗布すると、ホットプレートによって、同機能液（素子基板１４）を１０分間だけ４０℃に加熱（予備乾燥）し、連続して１２０℃に加熱（本乾燥）する。そして、本乾燥した機能液を、窒素雰囲気下で３５０℃の焼成条件によって焼成する。これによって、画素電極コンタクトホール３６内を充填して層間絶縁膜３４表面を平坦にしたＩＴＯからなる塗布透明導電層３７を形成することができる。
【００４１】
こうして形成した塗布透明導電層３７上には、図４に示すように、同塗布透明導電層３７（ドレイン領域３１ｄ）に電気的に接続され、層間絶縁膜３４上に広がる緻密透明導電
層３８が形成されている。緻密透明導電層３８は、少なくとも酸化亜鉛、酸化錫、錫を添加した酸化インジウム（ＩＴＯ）、フッ素を添加した酸化錫（ＦＴＯ）、酸化アンチモンを添加した酸化錫（ＡＴＯ）のいずれか１つを含む透明導電膜であって、前記塗布透明導電層３７よりも緻密な膜構造で形成されている。その緻密透明導電層３８は、スパッタ法、蒸着法、ＣＶＤ法、ＳＰＤ法（Spray Pyrolysis Deposition ：噴霧熱分解法）等の緻
密な膜構造を形成可能な気相プロセスによって形成され、塗布透明導電層３７よりも低い電気抵抗率を有している。
【００４２】
詳述すると、例えば、ＩＴＯからなる緻密透明導電層３８をスパッタ法によって形成する場合には、塗布透明導電層３７を形成した素子基板１４を、アルゴン及び酸素の雰囲気下で１×１０−４Ｐａに減圧したスパッタチャンバー内に載置する。そして、素子基板１４を２５０℃に加熱し、酸化錫を１０ｗ％の濃度で含有したＩＴＯターゲット（９９．９９ｗ％）をスパッタする。これによって、素子基板１４（層間絶縁膜３４）略全面に、所定の膜厚からなるＩＴＯ膜を形成することができ、同ＩＴＯ膜をパターニングすることによって、緻密透明導電層３８を形成することができる。
【００４３】
そして、これら塗布透明導電層３７及び緻密透明導電層３８によって、前記ドレイン領域３１ｄに電気的に接続された透明導電材料からなる画素電極４０が形成されている。
従って、画素電極４０は、前記画素電極コンタクトホール３６内を予め段差被覆性の高い塗布透明導電層３７で充填した分だけ、その形状の平坦性を向上している。しかも、塗布透明導電層３７をバリア性の高い緻密な緻密透明導電層３８によって覆う分だけ、塗布透明導電層３７（画素電極４０）の電気特性の劣化を抑制している。
【００４４】
次に、本実施形態における前記緻密透明導電層３８の膜厚の設定方法について以下に説明する。図５は、その緻密透明導電層３８の膜厚に対する画素電極４０の電気抵抗率を説明する説明図であって、画素電極４０を形成した直後（成膜直後）の電気抵抗率と７日間経過後の電気抵抗率を示す。また、図５における画素電極４０は、その膜厚が１００ｎｍを維持するように、緻密透明導電層３８及び塗布透明導電層３７の双方の膜厚が調整されている。
【００４５】
図５に示すように、緻密透明導電層３８の膜厚を２５ｎｍから徐々に厚くすると、成膜直後の電気抵抗率は、同膜厚を厚くした分だけ徐々に低下する。そして、７日経過後の電気抵抗率は、増加した緻密透明導電層３８のバリア性によって、徐々に成膜直後の電気抵抗率に近接するようになる。すなわち、緻密透明導電層３８の膜厚を徐々に厚くすると、画素電極４０は、その電気抵抗率を低下させ、同電気抵抗率の経時劣化を抑制するようになる。
【００４６】
そして、緻密透明導電層３８の膜厚を４０ｎｍ以上にすると、画素電極４０の電気抵抗率は、その成膜直後の電気抵抗率を維持するようになる。しかし、画素電極４０の総膜厚は、画素形成領域２５のレイアウト設計等に基づいて所定の膜厚（本実施形態では１００ｎｍとする）に設定されている。そのため、緻密透明導電層３８の膜厚を過剰に厚くすると、その膜厚を厚くした分だけ、塗布透明導電層３７の膜厚が薄くなり、画素電極４０の平坦性が損なわれる。
【００４７】
そこで、本実施形態における緻密透明導電層３８の膜厚は、液晶分子の配向状態を制御可能にする値（目標抵抗率）以下の電気抵抗率を維持可能な膜厚の中で最小となる膜厚に設定している。尚、本実施形態では、その目標抵抗率が１×１０−3Ω・ｃｍであって、
同目標抵抗率に基づく緻密透明導電層３８の膜厚が５０ｎｍである。
【００４８】
これによって、画素電極４０は、液晶分子の配向状態を制御可能な電気抵抗率を維持す
ることができ、かつその形状の平坦性を向上することができる。
図４に示すように、その画素電極４０及び層間絶縁膜３４上には、配向膜４１が形成されている。配向膜４１は、素子基板１４（画素電極４０及び層間絶縁膜３４）上に塗布したポリイミド等の樹脂膜に、ラビング処理等の配向処理を施すことによって形成されている。
【００４９】
従って、配向膜４１には、画素電極４０の平坦性を向上した分だけ、均一な配向処理形状が形成される。そして、配向膜４１の配向処理形状が均一に形成される分だけ、同配向膜４１（素子基板１４）近傍の液晶分子の配向状態を均一にすることができる。
【００５０】
今、走査線駆動回路２２が、走査線２１（ゲート電極３３）を線順次走査に基づき１本ずつ順次選択すると、対応する画素形成領域２５のチャンネル層３１が順次、選択期間中だけオン状態になる。チャンネル層３１がオン状態となると、データ線駆動回路２４から供給されたデータ信号が、データ線２３及びチャンネル層３１を介して画素電極４０に出力される。この際、上記配向膜４１近傍の液晶分子の配向状態が均一に設定されているため、画素電極４０と対向電極１８との間の電位差に基づいて、確実に、素子基板１４と対抗基板１３との間の液晶分子の配向状態を制御することができ、照射装置１１の照射する光Ｌ１を変調するように維持することができる。そして、変調された光が図示しない偏光板１９を通過するか否かによって、液晶パネル１２の観測側に所望するフルカラーの画像が表示される。
【００５１】
次に、上記のように構成した本実施形態の効果を以下に記載する。
（１）上記実施形態によれば、緻密な膜構造を有する緻密透明導電層３８を気相プロセスで形成する前に、画素電極コンタクトホール３６内を充填する段差被覆性の高い塗布透明導電層３７を液相プロセスによって形成するようにした。
【００５２】
その結果、画素電極コンタクトホール３６内を塗布透明導電層３７で充填した分だけ、緻密透明導電層３８の平坦性を向上することができ、画素電極４０の平坦性を向上することができる。従って、画素電極４０の平坦性を向上する分だけ、同画素電極４０上に形成する配向膜４１の配向処理形状を均一にすることができる、ひいては液晶表示装置１０の生産性を向上することができる。
【００５３】
（２）しかも、塗布透明導電層３７の上側をバリア性の高い緻密な緻密透明導電層３８によって覆う分だけ、塗布透明導電層３７（画素電極４０）の電気特性の劣化を抑制することができる、ひいては液晶表示装置１０の生産性を向上することができる。
【００５４】
（３）上記実施形態によれば、層間絶縁膜３４の表層に機能液を撥液する撥液性を付与し、ドレイン領域３１ｄの表層、すなわち画素電極コンタクトホール３６の底部に機能液を親液する親液性を付与するようにした。その結果、素子基板１４上に塗布した機能液を、画素電極コンタクトホール３６の底部に濡れ広がらせることができ、同画素電極コンタクトホール３６の上側で撥液させることができる。
【００５５】
その結果、画素電極コンタクトホール３６の内部のみに機能液を収容することができ、同画素電極コンタクトホール３６の内部のみ、確実に、塗布透明導電層３７を形成することができる。従って、画素電極４０の平坦性を、さらに向上することができる。
【００５６】
（４）上記実施形態によれば、緻密透明導電層３８の膜厚を、液晶分子の配向状態を制御可能にする値（目標抵抗率）以下の電気抵抗率を維持可能な膜厚の中で最小となる膜厚に設定するようにした。その結果、画素電極４０は、液晶分子の配向状態を制御可能な電気抵抗率を維持することができ、かつその形状の平坦性を向上することができる、ひいて
は、液晶表示装置１０の生産性を向上することができる。
【００５７】
尚、上記実施形態は以下のように変更してもよい。
・上記実施形態では、ドレイン領域３１ｄ上に直接、塗布透明導電層３７を形成する構成にした。これを変更し、図６に示すように、塗布透明導電層３７を形成する前に、ドレイン領域３１ｄ上及び画素電極コンタクトホール３６の内周面を、前記緻密透明導電層３８と同様の形成方法からなる緻密透明導電層３８ａで被覆し、塗布透明導電層３７を、緻密透明導電層３８，３８ａで囲うようにしてもよい。
【００５８】
これによれば、緻密透明導電層３８，３８ａによって塗布透明導電層３７を囲う分だけ、さらに画素電極４０の電気特性の劣化を抑制することができ、さらにはドレイン領域３１ｄと画素電極４０との間のコンタクト抵抗を低減することができる。
・上記実施形態では、透明導電層を画素電極４０として具体化したが、これに限らず、例えば対向基板１３に形成した対向電極であってもよく、あるいはエレクトロルミネッセンス素子に備えられる透明電極であってもよい。つまり、凹部を有した下地層上に形成される透明導電層であればよい。
・上記実施形態では、下地層をゲート絶縁膜３２及び層間絶縁膜３４として具体化したが、これに限らず、例えば対向基板１３に形成した遮光層１６や各色の着色層であってもよく、凹部を有した層であればよい。
・上記実施形態では、凹部を画素電極コンタクトホール３６にする構成にしたが、これに限らず、例えばビアホールや金属配線間の間隙等であってもよい。つまり、塗布透明導電層３７で充填することにより、同透明導電層（緻密透明導電層３８）の平坦性を向上することができる凹部であればよい。
・上記実施形態では、電気光学装置を液晶表示装置１０として具体化したが、これに限らず、例えば有機エレクトロルミネッセンスディスプレイや電界効果型ディスプレイ（ＦＥＤやＳＥＤ等）であってもよく、凹部を有した下地層に透明導電層を形成した電気光学装置であればよい。
【図面の簡単な説明】
【００５９】
【図１】本発明を具体化した液晶表示装置を示す概略平面図。
【図２】同じく、対向基板を示す概略斜視図。
【図３】同じく、画素領域を示す概略平面図。
【図４】同じく、画素領域を示す概略断面図。
【図５】同じく、画素電極の電気抵抗率を説明する説明図。
【図６】変更例における画素領域を示す概略断面図。
【符号の説明】
【００６０】
１０…電気光学装置としての液晶表示装置、２５…画素形成領域、３２…下地層を構成するゲート絶縁膜、３４…下地層を構成する層間絶縁膜、３６…凹部としての画素電極コンタクトホール、３７…塗布透明導電層、３８，３８ａ…緻密透明導電層、４０…画素電極。
【図１】
2006215462.tif 000003
【図２】
2006215462.tif 000004
【図３】
2006215462.tif 000005
【図４】
2006215462.tif 000006
【図５】
2006215462.tif 000007
【図６】
2006215462.tif 000008