(57)【要約】【課題】  表面弾性波（ＳＡＷ）素子を用いた可変遅延型発振器のチップサイズが小さくなると寄生容量などを介して発振起動時の出力駆動回路の出力側のノイズがその入力側や発振ループに取り込まれ、異常発振するおそれがあるので、その異常発振を抑えること。【解決手段】  ＳＡＷ素子と入力信号に基づいて位相を変える可変位相回路とを含む発振ループと、この発振ループの１接点を出力として外部回路を駆動するための出力駆動回路とにより可変遅延型発振器を構成し、前記出力駆動回路としてヒステリシスコンパレータを用いる。あるいは動作制御回路により電源電圧を監視し、前記電源電圧が予め設定した設定電圧以上になったときに当該出力駆動回路に動作可能レベルの電圧を供給するようにする。【選択図】  図１
2006094242.tif 000002
【特許請求の範囲】
【請求項１】
遅延素子と入力信号に基づいて位相を変える可変位相回路とを含む発振ループと、この発振ループの１接点から周波数信号を取り出して外部回路を駆動するための出力駆動回路と、を含む可変遅延型発振器において、
発振起動時に前記出力駆動回路からノイズが発生することを抑制するためのノイズ抑制手段を備えたことを特徴とする可変遅延型発振器。
【請求項２】
遅延素子と入力信号に基づいて位相を変える可変位相回路とを含む発振
ループと、この発振ループの１接点から周波数信号を取り出して外部回路を駆動するための出力駆動回路と、を含む可変遅延型発振器において、
前記出力駆動回路がヒステリシスコンパレータにより構成されることを特徴とする可変遅延型発振器。
【請求項３】
遅延素子と入力信号に基づいて位相を変える可変位相回路とを含む発振ループと、この発振ループの１接点から周波数信号を取り出して外部回路を駆動するための出力駆動回路と、を含む可変遅延型発振器において、
可変遅延型発振器の電源電圧を監視し、前記電源電圧が予め設定した設定電圧よりも低いときには前記出力駆動回路を動作不能状態とし、前記電源電圧が予め設定した設定電圧以上のときには前記出力駆動回路を動作可能状態にする動作制御回路を備えたことを特徴とする可変遅延型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば表面弾性波（ＳＡＷ）素子を遅延素子として用いた可変遅延型発振器に関する。
【背景技術】
【０００２】
光通信は広い帯域でデータを伝送できることから急速に開発が進められており、これに用いられる光通信装置は概ね図８に示すように構成されている。即ち光通信装置１は、図示しない信号処理回路からのパラレルデータがパラレル／シリアル変換部１１によりシリアルデータに変換され、このデータがドライブ回路１２を介して光ダイオード１３に送られ、ここで光信号に変換されて伝送路１４を通じて送信される。光データの伝送速度は今後例えば１０Ｇｂｐｓもの高速化が図られようとしており、その場合、パラレル／シリアル変換部１１に供給されるクロック信号は例えば６００ＭＨｚ程度ものかなり高い周波数が要求されることになる。一方クロック信号にジッター（揺らぎ）が含まれていると、その程度によっては光パルスの波形が崩れて、読み誤りが発生するおそれがあるため、クロック信号に含まれるジッターの許容量が規定されている。
【０００３】
こうしたことからクロック信号路にはＰＬＬ（フェーズロックドループ）回路からなるジッターフィルタ１５が設けられている。ＰＬＬ回路には電圧制御発振器である可変遅延型発振器が組み込まれるが、処理すべきクロック信号の周波数が例えば６００ＭＨｚ程度と高くなってくると、遅延素子として水晶振動子を用いた場合その厚さが相当薄くなって加工が困難であることから、表面弾性波（ＳＡＷ）素子を用いることが有利である。ＳＡＷ素子は、表面波に頼るため水晶振動子よりもＱ値が劣るが、表面の電極パターンの配列を調整することにより共振周波数を調整できるため、こうした用途には適していると考えられる。図９は光通信装置などの高速通信装置に広く使用されているＳＡＷ素子を用いた可変遅延型発振器であり、ＳＡＷ素子１６と可変位相回路１７とを含む発振ループの１接点より出力駆動回路１８にてクロックパルスとなる出力を取り出し、図示しない負荷を駆動するように構成されている。入力端からは直流電圧信号が入力され、その電圧レベルに応じて発振ループを回る周波数信号の位相が可変位相回路１７によりシフトして所定の周波数で発振し、その発振周波数の矩形波信号が出力駆動回路１８から出力される。
【０００４】
一方、出力駆動回路１８は、発振ループから入力された正弦波パルスを矩形波パルスに変換するため、広帯域高利得増幅回路で構成され、例えば発振ループにて６００ＭＨｚの正弦波パルスが回っている場合には、例えば２ＧＨｚ程度まで高い利得をもっていることが要求される。その理由は正弦波パルスの中には高調波が含まれるので、矩形波パルスを得るためには高速で処理しなければならないからである。また可変遅延型発振器からのクロックパルスが上述のように光通信装置により伝送されるためには、出力駆動回路１８は低インピーダンスを駆動することが求められ、例えばＥＣＬ（emitter  coupled  logic  circuit）、ＰＥＣＬ（pseud  emitter  coupled  logic  circuit）の場合、５０Ωの負荷を駆動するため、１４０ｍＡ程度の出力電流を得ることが必要となる。
【０００５】
可変遅延型発振器の電源が投入された直後の発振起動時において、電源電圧の立ち上がり途中で発振ループを回る周波数信号が安定する前に上述の出力駆動回路１８から、寄生容量あるいは電源ＧＮＤラインを介して廻り込み雑音がＳＡＷ素子１６の出力側１０に入力され、このようなノイズが発生すると、出力駆動回路１８に入力されることになるが、出力駆動回路１８は既述のように例えば２ＧＨｚ程度まで４０ｄＢもの高い利得が得られるものであることから、ここでノイズが大きく増幅されてしまう。
【０００６】
ところで可変遅延型発振器を１チップ化する場合、そのチップサイズは益々小型化され、例えば５ｍｍ×７ｍｍ程度以下の非常に小型なパッケージに実装されようとしている。このため可変遅延型発振器の各構成回路同士が接近して配置されることになるが、既述のように発振周波数がかなり高くなると、それに起因するノイズが寄生容量を介してあるいは電源ラインやグランドラインを経由して出力駆動回路１８の入力側に回り込みやすくなり、しかも出力駆動回路１８の利得が大きいことから、結果として本来の発振ループ（図９に示す正規ループ１００）とは別の発振ループ（図９に示す付随ループ２００）が形成され、異常発振となり、所定のクロック信号を負荷に供給できない状態になってしまうおそれがある。
【０００７】
可変遅延型発振器の遅延素子としてＳＡＷ素子を用いることを示唆している先行文献として特許文献１が存在するが、ここには上述の問題点には着眼されていない。
【０００８】
【特許文献１】特開平２０００−１９６３５８号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明はこのような事情の下になされたものであり、その目的は、発振起動時におけるノイズの影響を抑え、安定した動作が得られる可変遅延型発振器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、遅延素子と入力信号に基づいて位相を変える可変位相回路とを含む発振ループと、この発振ループの１接点から周波数信号を取り出して外部回路を駆動するための出力駆動回路と、を含む可変遅延型発振器を対象とし、その一態様として、発振起動時に前記出力駆動回路からノイズが発生することを抑制するためのノイズ抑制手段を備えた構成を挙げることができる。また他の態様として前記出力駆動回路がヒステリシスコンパレータにより構成されるものを挙げることができる。更にまた他の態様として、可変遅延型発振器の電源電圧を監視し、前記電源電圧が予め設定した設定電圧よりも低いときには前記出力駆動回路を動作不能状態とし、前記電源電圧が予め設定した設定電圧以上のときには前記出力駆動回路を動作可能状態にする動作制御回路を備えた構成を挙げることができる。
【発明の効果】
【００１１】
本発明によれば、発振起動時に前記出力駆動回路からノイズが発生することを抑制するためのノイズ抑制手段を備えた構成としているので、出力駆動回路の出力側からのノイズが当該出力駆動回路の入力側に回り込んだり、発振ループに入り込んだりすることが抑えられ、このため可変遅延型発振器について安定した動作が得られる。
【００１２】
また他の発明によれば、出力駆動回路がヒステリシスコンパレータにより構成されるので、発振起動時に発生したノイズが出力駆動回路に入力されても、入力したノイズである信号の乱れの程度がヒステリシスコンパレータの作用により緩和されるので、当該出力駆動回路の入力側に回り込んだり、発振ループに入り込んだりすることが抑えられる。更に他の発明によれば、可変遅延型発振器の電源電圧が予め設定した設定電圧よりも低いときには前記出力駆動回路を動作不能状態としているので、出力駆動回路の出力側からのノイズの発生が抑えられる。従ってこれら発明においても可変遅延型発振器について安定した動作が得られる。この結果、例えば光通信装置のジッターフィルタにこの可変遅延型発振器を用いれば、通信動作が安定する。
【発明を実施するための最良の形態】
【００１３】
図１は本発明にかかる可変遅延型発振器の第１の実施の形態を示す回路図である。２は遅延素子であるＳＡＷ素子であり、圧電体の表面に一対の櫛歯状の電極が入力側及び出力側に各々設けられている。２１及び２２は夫々入力側の電極であり、２３及び２４は夫々出力側の電極であり、入力側の電極対２１、２２間に電圧が加わるとその電圧に対応して圧電体の表面が歪み、その歪み波が出力側の電極対２３、２４に伝播して当該電極対２３、２４間に電圧が発生し、こうして入力された周波数信号に対応する周波数信号が遅延して出力されることになる。
【００１４】
ＳＡＷ素子２の出力側の電極２３及び２４は、前段の増幅器３１の入力側に接続されており、この増幅器３１の出力側には可変位相回路３２及び後段の増幅器３３がこの順に接続されている。後段の増幅器３３の出力側はＳＡＷ素子２の入力側の電極２１及び２２に接続されており、ＳＡＷ素子２、増幅器３１、可変位相回路３２及び増幅器３３により発振ループが形成されている。
【００１５】
可変位相回路３２は周波数制御端子３０を備えており、周波数制御端子３０に供給される直流電圧の大きさに応じて入力側の周波数信号の位相をシフトさせて出力する機能を有している。本例の可変遅延型発振器は後述のように例えばＰＬＬ回路に組み込まれ、この場合ＰＬＬ回路の低周波域通過フィルタからの出力信号である直流電圧が周波数制御端子３０から可変位相回路３２に供給されることになる。
【００１６】
また４は、前記発振ループの１接点から周波数信号を取り出して外部回路を駆動するための出力駆動回路であり、この例では出力駆動回路４は、前段の増幅器３１と可変位相回路３２との間における信号路にその入力端が接続されたヒステリシスコンパレータからなる。ヒステリシスコンパレータは図２に示す入出力特性を備えており、出力の立ち上がり時における動作電圧がＶ２、出力の立ち下がり時における動作電圧がＶ１である。従って入力電圧がＶ２になるまでは出力が「低」レベルであり、出力がＶ２から下がってもＶ１になるまでは「高」レベルを維持している。なおこの実施の形態の動作の理解を容易にするために、通常のコンパレータを用いた場合の動作点をＶ０として示し、またその動作を点線により示している。このヒステリシスコンパレータは、例えば発振ループの周波数が６００ＭＨｚに対して２ＧＨｚまで４０ｄＢ以上の利得を有している。
【００１７】
次にこの実施の形態の作用について説明する。今、可変遅延型発振器が組み込まれた装置の電源が投入されたとすると、発振ループにおける発振起動時には周波数信号が直ぐに安定して立ち上がるわけではなく、その立ち上がりの前にランダムなノイズが発生する確率が高い。図３はそのノイズを模式的に示しており、縦軸はノイズレベルに相当する出力駆動回路４の入力電圧として示してある。図３においてＶ１及びＶ２は夫々出力駆動回路４を構成するヒステリシスコンパレータにおける既述の閾値電圧である。ノイズレベルが閾値より小さければ、あるいは閾値をノイズレベルに対して大きくなるように設計すればヒステリシスコンパレータの出力は「Ｈ」あるいは「Ｌ」レベル固定になる。また仮にノイズレベルが閾値を越える場合でも図４（ａ）のように、入力したノイズである信号の乱れの程度がヒステリシスコンパレータの作用により緩和されている。これに対して出力駆動回路４として通常のコンパレータを用いると、立ち上がり及び立ち下がりの動作点がいずれもＶ０であることから、図４（ｂ）のようにノイズに対応した周波数が高い、乱れたパルスが発生することになる。
【００１８】
このように発振起動時において出力駆動回路４からは乱れの程度の小さいパルスが出力されるので、可変遅延型発振器が１チップ化されていてそのチップサイズが小さくても、出力駆動回路４からのパルスが入力側あるいは発振ループに回り込むことが抑えられ、異常発振のおそれがなく、発振動作が立ち上がる。なお正常発振、異常発振のいずれにおいても発振ループにおいて所定の利得、位相条件を満たすことが必要であり、電源投入直後に直ぐにこの条件が確立するわけではなく、電源電圧がある時定数をもって上昇すると共に、回路が動作を開始して発振条件に近付くことにより発振が成長する。このためヒステリシスコンパレータを含めて各部の電源が共通であっても、通常の設計により発振条件を満たすよりも前にヒステリシスコンパレータの応答の方が早い。
【００１９】
そしてこの可変遅延型発振器が例えばＰＬＬ回路に組み込まれているとすると、前段の図示しない低周波域通過フィルタから直流電圧が周波数制御端子４０を介して可変位相回路３２に供給され、前記直流電圧のレベルに応じて可変位相回路３２に入力される周波数信号の位相がシフトし、これにより発振ループを回る周波数信号の周波数が調整され、例えば６００ＭＨｚの周波数で発振する。この周波数信号は正弦波であるが、ヒステリシスコンパレータ（出力駆動回路４）により矩形波のパルス信号に変換されて外部回路である負荷に出力される。ヒステリシスコンパレータは利得が大きく、大きな振幅でパルスを出力するため、後段に接続される負荷例えば光通信ケーブル内にパルスを伝送できる、つまり負荷を駆動できることになる。
【００２０】
以上のように第１の実施の形態によれば、出力駆動回路４としてヒステリシスコンパレータを用いているので、発振起動時にて発振ループにノイズが発生しても、出力駆動回路４から出力されるパルスは乱れの程度が小さい。この出力駆動回路４は高い周波数まで高利得であることから、出力がランダムなノイズであるとその入力側などに回りやすいことから、この実施の形態は、ノイズの回り込みを抑える手法として極めて有効である。この結果、異常発振が抑えられ、即ち図５に示す付随ループ２００の発振条件が先に満たされて正規ループ１００の発振が妨げられるという事態を避けることができ、可変遅延型発振器の動作が安定する。
【００２１】
続いて本発明にかかる可変遅延型発振器の第２の実施の形態について図６及び図７を参照しながら説明する。図６中５は、電源電圧を例えばコンパレータからなる出力駆動回路４の電源端子に供給するための電源ライン５０上に設けられた動作制御回路である。この動作制御回路５は、電源からの電源電圧を分圧する分圧抵抗５１及び５２と、分圧抵抗５１、５２の接続点に正側の入力端子が接続されると共に負側の入力端子が例えば設定電圧用の電源を介して接地されたコンパレータ５３とを備えている。コンパレータ５３は、入力電圧が予め設定した設定電圧ＶＲを越えるまでは出力電圧が低レベルであり、入力電圧が設定電圧ＶＲを越えると高レベルの電圧を出力駆動回路４の電源端子に出力する機能を有する。
【００２２】
コンパレータ５３の出力電圧の低レベルとは、出力駆動回路４が動作不能状態になる電圧（ゼロの場合もある）であり、高レベルの電圧とは出力駆動回路４が動作可能になる電圧、例えば電源電圧である。動作制御回路５の役割は、電源電圧を監視し、電源電圧がある程度のレベルまで高くなった後、つまり発振ループの起動がある程度安定する電圧レベルまで高くなった後に出力駆動回路４に動作可能な電圧例えば電源電圧を供給しようとする点にあり、この観点から設定電圧が決められる。
【００２３】
第２の実施の形態では、図７（ａ）に示すように可変遅延型発振器の電源が投入されると電源電圧が立ち上がっていくが、電源電圧が設定電圧ＶＳになるまではコンパレータ５３の正側の入力電圧が負側の入力電圧よりも小さいので図７（ｂ）に示すように出力電圧は低レベルである。このとき発振ループにおいてノイズが発生しても出力駆動回路４は動作不能状態にあるので、そのノイズが増幅されて出力されることがなく、このため異常発振が起こらない。
【００２４】
そして電源電圧が上昇して設定電圧ＶＳを越えると、コンパレータ５３の正側の入力電圧が負側の入力電圧よりも大きくなるので、出力電圧は高レベル例えば電源電圧のレベルとなり、これが出力駆動回路４の電源端子に供給され、出力駆動回路４が動作可能状態になる。この段階では発振ループの発振がある程度落ち着いてノイズがほとんどない状態になっているので、出力駆動回路４が動作していても異常発振が起こらない。従ってこの第２の実施の形態においても異常発振を抑えることができ、可変遅延型発振器について安定した動作が得られる。
【００２５】
以上のように本発明の実施の形態を記載したが、本発明は発振起動時において発振ループに発生したノイズが前記出力駆動回路４に入力され、その結果出力駆動回路４から発生するノイズに起因して動作が不安定になるものではなく、要は発振起動時に前記出力駆動回路からノイズが発生することを抑制するためのノイズ抑制手段を備えた構成とすればよい。なお上述の例では、ノイズ抑制手段は、ヒステリシスコンパレータや動作制御回路５などに相当する。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る可変遅延型発振器の実施の形態を示す回路図である。
【図２】上記の実施の形態に用いられるヒステリシスコンパレータの入出力特性を示す特性図である。
【図３】上記の実施の形態に用いられる出力駆動回路に入力される発振起動時のノイズを示す電圧波形図である。
【図４】上記の出力駆動回路における発振起動時の出力信号を示す電圧波形図である。
【図５】上記の実施の形態の回路における正規の発振ループと付随的な発振ループとを示す回路図である。
【図６】本発明に係る可変遅延型発振器の他の実施の形態を示す回路図である。
【図７】上記の他の実施の形態に用いられる動作制御回路の動作を示す特性図である。
【図８】光通信装置の一般的な構成例を示すブロック図である。
【図９】可変遅延型発振器の従来例を示す回路図である。
【符号の説明】
【００２７】
２          ＳＡＷ素子
２１〜２４  電極
３１、３３  増幅器
３２        可変位相回路
４          ヒステリシスコンパレータからなる出力駆動回路
４０        出力駆動回路
５          動作制御回路
５３        コンパレータ
６          光通信装置
７          ＰＬＬ回路からなるジッターフィルタ
７３        本発明の可変遅延型発振器
【図１】
2006094242.tif 000003
【図２】
2006094242.tif 000004
【図３】
2006094242.tif 000005
【図４】
2006094242.tif 000006
【図５】
2006094242.tif 000007
【図６】
2006094242.tif 000008
【図７】
2006094242.tif 000009
【図８】
2006094242.tif 000010
【図９】
2006094242.tif 000011