(57)【要約】【課題】  本発明は、半導体素子の電気的特性の検査を行う検査装置と半導体素子との間や、半導体素子と基板との間を電気的に接続する接続端子の製造方法に関し、接続端子の加工精度を向上できると共に、接続端子の生産性を向上させることのできる接続端子の製造方法を提供することを課題とする。【解決手段】  複数の凹部７４を有した金型７５にレジスト膜８０を塗布し、レーザ描画を用いて、金型７５を露出し、接続端子５０の形状に対応した開口部８３をレジスト膜８０に形成し、電鋳により開口部８３に露出された金型７５上にめっき膜を析出させて、接続端子５０を形成する。【選択図】  図１９
2006049498.tif 000002
【特許請求の範囲】
【請求項１】
段差を備え、バネ性を有した接続端子の製造方法において、
前記接続端子の前記段差に対応した凹部を複数備えた金型に、レジスト膜を塗布するレジスト膜形成工程と、
前記レジスト膜に前記金型を露出し、前記接続端子の形状に対応した開口部を形成する開口部形成工程と、
電鋳法により前記開口部に露出された前記金型にめっき膜を形成するめっき膜形成工程とを有したことを特徴とする接続端子の製造方法。
【請求項２】
前記凹部は、複数の深さの異なる溝部を有したことを特徴とする請求項１に記載の接続端子の製造方法。
【請求項３】
前記開口部は、レーザ描画法により形成されたことを特徴とする請求項１または２に記載の接続端子の製造方法。
【請求項４】
前記開口部は、露光現像によるフォトプロセスにより形成されたことを特徴とする請求項１または２に記載の接続端子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続端子の製造方法に係り、特に、半導体素子の電気的特性の検査を行う検査装置と半導体素子との間や、半導体素子と基板との間を電気的に接続する接続端子の製造方法に関する。
【背景技術】
【０００２】
一般的に、基板に半導体素子を実装する際には、基板又は半導体素子のどちらか一方に接続端子を設け、この接続端子により基板と半導体素子との間を電気的に接続する。この際、基板と半導体素子との間に熱膨張係数の差が存在し、温度変化が生じた場合には、基板と接続端子との間及び／又は半導体素子と接続端子との間の接続部分に応力が集中して、接続部分の信頼性が低下する。
【０００３】
そのため、接続端子は、熱膨張係数の差に起因する応力を緩和するためにバネ性を有した構成とする場合がある。このような接続端子には、Ｓ字形状のワイヤ状接続端子やカンチレバー形状の片持ち梁状接続端子等がある。また、これらのバネ性を有した接続端子は、半導体素子の電気的特性の検査を行う検査装置にも設けられており（例えば、検査装置のツールであるプローブカード）、近年の半導体素子の微細化に伴い、微細な形状とされた接続端子を精度良く形成することが望まれている。
【０００４】
図１及び図２を参照して、ワイヤ状接続端子１６の製造方法について説明する。図１及び図２は、従来のワイヤ状接続端子の製造工程を示した図である。始めに、図１に示すように、ワイヤボンディング１５を用いて、基板１１上に設けられた各パッド１２にＳ字状の金ワイヤ１３を順次形成する。その後、図２に示すように、金ワイヤ１３を覆うようにＮｉ系のめっき膜１４を設けることでワイヤ状接続端子１６が形成される。Ｎｉ系のめっき膜１４は、ワイヤ状接続端子１６を適度な硬さにして、ワイヤ状接続端子１６にバネ性を持たせるためのものである（例えば、特許文献１参照。）。
【０００５】
このような構成とされたワイヤ状接続端子１６により、基板１１と半導体素子（図示せず）とを接続することで、基板１１と半導体素子との熱膨張係数の差により発生する応力を吸収することができる。
【０００６】
次に、図３乃至図８を参照して、従来の片持ち梁状接続端子３０の製造方法について説明する。図３乃至図８は、従来の片持ち梁状接続端子の製造工程を示した図である。始めに、図３に示すように、パッド２２を有した基板２１に開口部２３Ａを有したレジスト膜２３を形成する。次に、図４に示すように、レジスト膜２３上に開口部２３Ａを露出する開口部２４Ａを有したレジスト膜２４を形成する。
【０００７】
続いて、図５に示すように、開口部２３Ａ，２４Ａにめっき膜２６を設け、めっき膜２６とパッド２２とを電気的に接続する。次に、図６に示すように、図５に示した構造体上に、めっき膜２６の一部を露出する開口部２７Ａを有したレジスト膜２７を形成する。次に、図７に示すように、開口部２７Ａにめっき膜２８を設ける。このめっき膜２８は、半導体素子（図示せず）と接続される部分である。その後、図８に示すように、レジスト膜２３，２４，２７をレジスト剥離液により除去することで、バネ性を有したカンチレバー状の片持ち梁状接続端子３０が形成される（例えば、特許文献２参照。）。
【特許文献１】特開２００１−０７７２５０号公報
【特許文献２】特開２００３−２３２８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ワイヤ状接続端子１６の場合には、ワイヤボンディング１５により各パッド１２にＳ字状の金ワイヤ１３を順次形成するため、各金ワイヤ１３の形状にバラツキが生じて、ワイヤ状接続端子１６を介して基板１１と半導体素子とを接続する場合やワイヤ状接続端子１６を介して半導体素子と検査装置とを接続する場合において、電気的な接続の信頼性が低下してしまうという問題があった。また、各パッド１２にＳ字状の金ワイヤ１３を順次形成するため、ワイヤ状接続端子１６の生産性が低下してしまうという問題があった。
【０００９】
また、片持ち梁状接続端子３０の場合には、一度に複数の片持ち梁状接続端子３０を精度良く形成することができるが、片持ち梁状接続端子３０を形成する際には、開口部を有した３層のレジスト膜２３，２４，２７を形成する工程と、２度のめっき膜形成工程とが必要であるため、工程数が多くなり、生産性が低下するという問題があった。
【００１０】
そこで本発明は、上述した問題点に鑑みなされたものであり、接続端子の加工精度を向上できると共に、接続端子の生産性を向上させることのできる接続端子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１２】
請求項１記載の発明では、段差を備え、バネ性を有した接続端子の製造方法において、前記接続端子の前記段差に対応した凹部を複数備えた金型に、レジスト膜を塗布するレジスト膜形成工程と、前記レジスト膜に前記金型を露出し、前記接続端子の形状に対応した開口部を形成する開口部形成工程と、電鋳法により前記開口部に露出された前記金型にめっき膜を形成するめっき膜形成工程とを有したことを特徴とする接続端子の製造方法により、解決できる。
【００１３】
上記発明によれば、接続端子の段差に対応した凹部を備えた金型にレジスト膜を塗布し、金型を露出し、接続端子の形状に対応した開口部をレジスト膜に形成して、電鋳法により開口部に露出された金型に接続端子となるめっき膜を形成することにより、接続端子の加工精度を向上できると共に、従来よりも工程数を削減して、接続端子の生産性を向上させることができる。
【００１４】
請求項２記載の発明では、前記凹部は、複数の深さの異なる溝部を有したことを特徴とする請求項１に記載の接続端子の製造方法により、解決できる。
【００１５】
上記発明によれば、凹部を複数の深さの異なる溝部を有した構成とすることで、接続端子に段差を設けることができる。
【００１６】
請求項３記載の発明では、前記開口部は、レーザ描画法により形成されたことを特徴とする請求項１または２に記載の接続端子の製造方法により、解決できる。
【００１７】
上記発明によれば、複数の深さの異なる溝部を有した凹部に設けられたレジスト膜に対して、開口部を精度良く形成することができる。
【００１８】
請求項４記載の発明では、前記開口部は、露光現像によるフォトプロセスにより形成されたことを特徴とする請求項１または２に記載の接続端子の製造方法により、解決できる。
【００１９】
上記発明によれば、複数の凹部に設けられたレジスト膜に対して、一括して精度良く開口部を形成することができる。
【発明の効果】
【００２０】
本発明によれば、接続端子の加工精度を向上できると共に、接続端子の生産性を向上させることのできる接続端子の製造方法を提供できる。
【発明を実施するための最良の形態】
【００２１】
次に、図面に基づいて本発明の実施例を説明する。
（第１実施例）
始めに、図９及び図１０を参照して、本発明の第１実施例による接続端子５０について説明する。図９は、本発明の第１実施例による接続端子の側面図であり、図１０は、図９に示した接続端子の平面図である。なお、図９において、Ｘ，Ｘ方向は、接続面５５Ａ，５６Ａの面方向を示しており、Ｚ，Ｚ方向は、Ｘ，Ｘ方向に直交する方向（支持部５３，５４の延在方向）を示している。
【００２２】
接続端子５０は、段差Ｄ１，Ｄ２を有しており、大略すると接続端子本体５１と、基板用端子部５５と、半導体素子用端子部５６とを有した構成とされている。接続端子本体５１はクランク状に形成されており、板部５２と、支持部５３，５４とを有した構成とされている。板部５２は、Ｘ，Ｘ方向に対して平行となるように配置されている。また、板部５２は、所望の長さＬ２となるように構成されている。
【００２３】
支持部５４は、板部５２と直交するよう板部５２の一方の端部に設けられている。支持部５４は、板部５２と基板用端子部５５との間を支持するためのものである。この支持部５４により、板部５２と基板用端子部５５との間には、段差Ｄ１が設けられている。段差Ｄ１は、例えば、２００μｍ〜５００μｍの範囲内で適宜選択することができる。
【００２４】
支持部５６は、板部５２と直交するように板部５２の他方の端部に設けられている。支持部５６は、板部５２と半導体素子用端子部５６との間を支持するためのものである。この支持部５６により、板部５２と半導体素子用端子部５６との間には、段差Ｄ２が設けられている。段差Ｄ２は、例えば、１００μｍ〜２５０μｍの範囲内で適宜選択することができる。
【００２５】
基板用端子部５５は、基板６５（図１１参照）が接続される接続面５５Ａを有している。基板用端子部５５は、接続面５５ＡがＸ，Ｘ方向に対して平行となるよう支持部５４に配設されている。基板用端子部５５は、所望の長さＬ３となるように設定されている。
【００２６】
半導体素子用端子部５６は、半導体素子６０（図１１参照）が接続される接続面５６Ａを有している。半導体素子用端子部５６は、接続面５６ＡがＸ，Ｘ方向に対して平行となるよう支持部５３に配設されている。半導体素子用端子部５６は、所望の長さＬ１となるように設定されている。
【００２７】
上記構成とされた接続端子５０の厚さＭ１は、例えば、１０μｍ〜１００μｍの範囲内で適宜選択することができる。また、接続端子５０の幅Ｗ１は、例えば、３０μｍ〜１００μｍの範囲内で適宜選択することができる。接続端子５０は、電鋳法により形成されためっき膜により構成されている。めっき膜の材料には、例えば、ニッケル、銅、金、銀、Ｎｉ系合金等を用いることができる。
【００２８】
図１１は、第１実施例の接続端子により接続された基板と半導体素子との断面図である。図１１に示すように、基板６５の接続パッド６８上に設けられたはんだボール６９には、基板用端子部５５が接続され、半導体素子用端子部５６には、半導体素子６０が接続されることで、接続端子５０は基板６５と半導体素子６０との間を電気的に接続する。
【００２９】
接続端子５０は、クランク状の接続端子本体５１に基板用端子部５５及び半導体素子用端子部５６が接続された構成とされているため、バネ性を有しており、基板６５と半導体素子６０との間の熱膨張係数の差により発生する応力を吸収することができる。
【００３０】
次に、図１２及び図１３を参照して、接続端子５０を製造する際に用いる金型７５について説明する。図１２は、金型の平面図であり、図１３は、図１２に示した金型のＡ−Ａ線方向の断面図である。なお、図１２及び図１３において、Ｘ，Ｘ方向は凹部７４の長さ方向、Ｙ，Ｙ方向は凹部７４の幅方向、Ｗ２は凹部７４の幅（以下、幅Ｗ２とする）、Ｌ４はＸ，Ｘ方向に配設された凹部７４の間隔（以下、間隔Ｌ４とする）、Ｌ５は第２の溝部７７の長さ（以下、長さＬ５とする）、Ｌ６は第１の溝部７６の長さ（以下、長さＬ６とする）、７５Ａは金型７５の上面（以下、上面７５Ａとする）をそれぞれ示している。また、Ｄ３は金型７５の上面７５Ａを基準にした際の第１の溝部７６の深さ（以下、深さＤ３とする）、Ｄ４は第１の溝部７６の底面７６Ａを基準にした際の第２の溝部７７の深さ（以下、深さＤ４とする）、７４ａ〜７４ｄは、凹部７４に露出された金型７５の側面（以下、それぞれ側面７４ａ〜７４ｄとする）をそれぞれ示している。
【００３１】
金型７５には、接続端子５０の段差Ｄ１，Ｄ２に対応した凹部７４が複数設けられている。凹部７４は、第１の溝部７６と、第１の溝部７６とは深さの異なる第２の溝部７７とにより構成されている。
【００３２】
第１の溝部７６は、幅Ｗ２、長さＬ６、深さＤ３の溝部である。幅Ｗ２は、接続端子５０の幅Ｗ１よりも大きくなるように構成されている（Ｗ２＞Ｗ１）。第１の溝部７６の長さＬ６は、接続端子５０の板部５２の長さＬ２と略等しくされている（Ｌ２＝Ｌ６）。また、深さＤ３は、接続端子５０の段差Ｄ１の大きさと略等しくなるように構成されている（Ｄ３＝Ｄ１）。
【００３３】
第２の溝部７７は、幅Ｗ２、長さＬ５、深さＤ４の溝部である。第２の溝部７７の長さＬ５は、接続端子５０の半導体素子用端子部５６の長さＬ１よりも大きくなるよう構成されている（Ｌ５＞Ｌ１）。また、深さＤ４は、接続端子５０の段差Ｄ２の大きさと略等しくなるように構成されている（Ｄ４＝Ｄ２）。
【００３４】
次に、上記構成とされた金型７５を用いた本発明の第１実施例の接続端子５０の製造方法について説明する。図１４、図１６、及び図１８は、本発明の第１実施例の接続端子の製造工程を示した平面図であり、図１５は、図１４に示した接続端子の製造工程のＡ−Ａ線方向の断面図であり、図１７は、図１６に示した接続端子の製造工程のＡ−Ａ線方向の断面図である。また、図１９は、図１８に示した接続端子の製造工程のＡ−Ａ線方向の断面図であり、図２０は、接続端子が形成されたレジスト膜剥離処理後の金型の断面図であり、図２１は、基板と金型に形成された接続端子とが接続された状態を示した断面図であり、図２２は、金型及び接続端子が配設された基板の断面図である。なお、図１４、図１６、及び図１８において、Ｘ，Ｘ方向は、凹部７４の長さ方向、Ｙ，Ｙ方向は凹部７４の幅方向をそれぞれ示している。
【００３５】
図１４及び図１５に示すように、金型７５にレジスト膜８０を塗布する。レジスト膜８０は、凹部７４を埋め込むと共に、レジスト膜８０の上面８０Ａが金型の上面７５Ａよりも上方となるような厚さに形成する。
【００３６】
続いて、図１６及び図１７に示すように、金型７５を露出するよう接続端子５０の形状に対応した開口部８３をレジスト膜８０に形成する。開口部８３の幅は、接続端子５０の幅Ｗ１と等しく、開口部８３により第２の溝部７７の底面７７Ａが露出された部分の長さはＬ１（半導体素子用端子部５６の長さＬ１と等しい）、開口部８３により第１の溝部７６の底面７６Ａが露出された部分の長さがＬ２（板部５２の長さＬ２と等しい）、開口部８３により金型７５の上面７５Ａが露出された部分の長さがＬ３（基板用端子部５５の長さＬ３と等しい）となるように開口部８３を有したレジスト膜８０が形成されている。
【００３７】
また、開口部８３と対向する金型７５の側面７４ａ，７４ｂ，７５ｄには、レジスト膜８０が設けられている。金型７５の側面７４ａ，７４ｂ，７５ｄに設けられたレジスト膜８０は、電鋳させた際に金型７５の側面７４ａ，７４ｂ，７５ｄからめっき膜が析出することを防止するためのものである。
【００３８】
レジスト膜８０に開口部８３を形成する際には、レーザ描画を用いることができる。レーザ描画を用いることにより、深さの異なる第１及び第２の溝部７６，７７に設けられたレジスト膜８０に対して精度良く開口部８３を形成することができる。また、レジスト膜８０に感光性材料を使用することにより、レーザ描画の代わりにフォトプロセスを用いて、複数の開口部８３を一括して精度良く形成することができる。
【００３９】
次に、図１８及び図１９に示すように、電鋳法を用いて、開口部８３に露出された金型７５からめっき膜を析出させる。これにより、接続端子本体５１と、基板用端子部５５と、半導体素子用端子部５６とを有した接続端子５０を、精度良く、一度に大量に形成することができる。電鋳は、めっき膜が厚さＭ１になるまで行われる。
【００４０】
電鋳とは、電気化学的に金属製品を作製する技術であり、より具体的には、電解浴の中で、電着させる金属をプラス、母型（金型）をマイナスとし、直流電流を流して、母型の表面に金属製品となるめっき膜を析出させ、このめっき膜を母型から剥がして金属製品を作製する方法である。接続端子５０を構成するめっき膜の材料としては、ニッケル、銅、金、銀、Ｎｉ系合金等を用いることができる。また、ニッケルをめっき膜の材料として用いる場合には、電解浴として、例えば、スルファミン酸ニッケル浴を用いることができる。
【００４１】
続いて、図２０に示すように、レジスト膜８０をレジスト剥離液により除去する。次に、図２１に示すように、基板６５のパッド６８上に設けられたはんだボール６９を溶融させ、はんだボール６９と接続端子５０の基板用端子部５５とを接触させて、はんだボール６９と基板用端子部５５とを電気的に接続する。その後、図２２に示すように、金型７５から接続端子５０が接続された基板６５を離間させることで、基板６５にバネ性を有した接続端子５０を設けることができる。
【００４２】
以上、説明したように接続端子５０の段差に対応した凹部７４を複数設けた金型７５にレジスト膜８０を塗布し、レーザ描画法またはフォトプロセスにより接続端子５０の形状に対応した開口部８３をレジスト膜８０に形成し、その後、電鋳法により開口部８３に露出された金型７５上にめっき膜を形成することで、接続端子５０の加工精度を向上できると共に、従来の片持ち梁状接続端子３０を形成する場合と比較して工程数を削減し、一度に大量の接続端子５０を形成して接続端子５０の生産性を向上させることができる。また、このような接続端子５０を用いて、半導体素子６０と基板６５とを接続することで、半導体素子６０と基板６５との間の電気的な接続の信頼性を向上させることができる。
【００４３】
なお、本実施例では、基板６５に接続端子５０を設け、接続端子５０を介して半導体素子６０と基板６５とを電気的に接続する場合を例に挙げて説明したが、本実施例の接続端子５０を半導体素子６０の電気的特性の検査を行う検査装置に設けても良く、本実施例と同様な効果を得ることができる。また、半導体素子６０に接続端子５０を設け、接続端子５０を介して半導体素子６０と基板６５とを接続させても良い。
【００４４】
（第２実施例）
図２３及び図２５を参照して、本発明の第２実施例による接続端子９０について説明する。図２３は、本発明の第２実施例による接続端子の斜視図であり、図２４は、図２３に示した接続端子の平面図である。また、図２５は、接続端子を介して接続された基板及び半導体素子の断面図である。なお、図２３において、Ｚ，Ｚ方向は、支持部９４，９５の延在方向を示している。
【００４５】
接続端子９０は、段差Ｄ５，Ｄ６を有しており、大略すると接続端子本体９２と、基板用端子部９１と、半導体素子用端子部９６とを備えた構成とされている。
【００４６】
接続端子本体９２は、スパイラル部９３と、支持部９４，９５とを有した構成とされている。スパイラル部９３は、幅Ｗ３を有し、スパイラル形状に構成されている。スパイラル部９３の幅Ｗ３は、例えば、３０μｍ〜１００μｍの範囲内で適宜選択することができる。スパイラル部９３の外周側面には、Ｚ，Ｚ方向に延在する支持部９４がスパイラル部９３よりも上方側に位置するよう設けられている。支持部９４は、基板用端子部９１とスパイラル部９３との間を支持するためのものである。また、スパイラル部９３の内周側面には、Ｚ，Ｚ方向に延在する支持部９５がスパイラル部９３よりも下方側に位置するよう設けられている。支持部９５は、スパイラル部９３と半導体素子用端子部９６との間を支持するためのものである。
【００４７】
基板用端子部９１は、接続面９１Ａを有しており、板状に構成されている。基板用端子部９１は、図２５に示すように、基板６５と電気的に接続するためのものである。また、接続面９１Ａは、基板６５に設けられたはんだボール６９が接続される面である（図２５参照）。基板用端子部９１とスパイラル部９３との間には、段差Ｄ５が設けられている。段差Ｄ５は、例えば、２００μｍ〜５００μｍの範囲内で適宜選択することができる。なお、半導体素子６０の電気的特性の検査を行う検査装置（図示せず）に接続端子９０を適用する場合には、基板用端子部９１が検査装置と電気的に接続される。
【００４８】
半導体素子用端子部９６は、接続面９６Ａを有しており、円筒形状に構成されている。半導体素子用端子部９６は、図２５に示すように、半導体素子６０と電気的に接続するためのものである。また、接続面９６Ａは、半導体素子６０と接続される面である（図２５参照）。半導体素子用端子部９６とスパイラル部９３との間には、段差Ｄ６が設けられている。段差Ｄ６は、例えば、１００μｍ〜２５０μｍの範囲内で適宜選択することができる。なお、半導体素子６０の電気的特性の検査を行う検査装置（図示せず）に接続端子９０を適用する場合にも、半導体素子用端子部９６に半導体素子６０が接続される。
【００４９】
上記構成とされた接続端子９０は、厚さＭ２とされている。厚さＭ２は、例えば、１０μｍ〜１００μｍの範囲内で適宜選択することができる。接続端子９０は、電鋳法により形成されためっき膜により構成されている。めっき膜の材料には、例えば、ニッケル、銅、金、銀、Ｎｉ系合金等を用いることができる。
【００５０】
次に、図２６及び図２７を参照して、接続端子９０を製造する際に用いる金型１０５について説明する。図２６は、第２実施例の金型の平面図であり、図２７は、図２６に示した金型のＢ−Ｂ線方向の断面図である。なお、図２６及び図２７において、Ｒ２は第１の円筒状溝部１０７の直径（以下、直径Ｒ２とする）、Ｒ３は第２の円筒状溝部１０８の直径（以下、直径Ｒ３とする）、Ｗ４は第１の円筒状溝部１０７に露出された金型１０５の面１０５Ｃの幅（以下、幅Ｗ４とする）、１０５ａは第１の円筒状溝部１０７に露出された金型１０５の側面（以下、側面１０５ａとする）、１０５ｂは第２の円筒状溝部１０８に露出された金型１０５の側面（以下、側面１０５ｂとする）をそれぞれ示している。
【００５１】
また、図２７において、Ｄ７は、金型１０５の上面１０５Ａを基準とした際の第１の円筒状溝部１０７の深さ（以下、深さＤ７とする）、Ｄ８は、第１の円筒状溝部１０７に露出された金型１０５の面１０５Ｂを基準にした際の第２の円筒状溝部１０８の深さ（以下、深さＤ８とする）をそれぞれ示している。
【００５２】
金型１０５には、接続端子９０の段差に対応した凹部１０６が複数設けられている。凹部１０６は、第１の円筒状溝部１０７と、第２の円筒状溝部１０８とにより構成されている。第１及び第２の円筒状溝部１０７，１０８は、複数の深さの異なる溝部である。
【００５３】
第１の円筒状溝部１０７は、直径Ｒ２、深さＤ７の円筒形状の溝部である。直径Ｒ２は、半導体素子用端子部９６の直径Ｒ１よりも大きくなるように構成されている（Ｒ２＞Ｒ１）。また、深さＤ７は、接続端子９０の段差Ｄ５の大きさと略等しくなるように構成されている（Ｄ７＝Ｄ５）。
【００５４】
第２の円筒状溝部１０８は、直径Ｒ３、深さＤ８の円筒形状をした溝部である。直径Ｒ３は、第１の円筒状溝部１０７の直径Ｒ２よりも小さくなるように構成されている（Ｒ２＞Ｒ３）。また、深さＤ８は、接続端子９０の段差Ｄ６と略同じ大きさとされている（Ｄ８＝Ｄ６）。
【００５５】
次に、上記金型１０５を用いて行われる本発明の第２実施例の接続端子９０の製造方法について説明する。図２８、図３０、及び図３３は、本発明の第２実施例の接続端子の製造工程を示した平面図であり、図２９は、図２８に示した接続端子の製造工程のＢ−Ｂ線方向の断面図であり、図３１は、図３０に示した接続端子の製造工程のＢ−Ｂ線方向の断面図であり、図３２は、図３０に示した接続端子の製造工程のＣ−Ｃ線方向の断面図である。また、図３４は、図３３に示した接続端子の製造工程のＢ−Ｂ線方向の断面図であり、図３５は、図３３に示した接続端子の製造工程のＣ−Ｃ線方向の断面図であり、図３６は、レジスト剥離処理後の金型の断面図であり、図３７は、接続端子にはんだボールが接触された際の金型と基板の断面図であり、図３８は、接続端子が取り外された金型、及び接続端子が接続された基板の断面図である。なお、図３６乃至図３８においては、金型１０５のみＢ−Ｂ線方向の断面図として図示し、接続端子９０については全体像が分かるように図示する。
【００５６】
始めに、図２８及び図２９に示すように、金型１０５にレジスト膜１１０を塗布する。レジスト膜１１０は、凹部１０６を埋め込むと共に、金型１０５の上面１０５Ａを覆うような厚さとされている。
【００５７】
続いて、図３０乃至図３２に示すように、接続端子９０の形状に対応した開口部１１１をレジスト膜１１０に複数形成する。開口１１１は、半導体素子用端子部９６の形状に対応した円筒状開口部１１２と、接続端子本体９２の形状に対応したスパイラル状開口部１１３と、基板用端子部９１の形状に対応した端子用開口部１１４とにより構成されている。
【００５８】
円筒状開口部１１２は、円筒形状に構成されており、円筒状開口部１１２の中心軸が第２の溝部１０８の中心軸と略一致すると共に、金型１０５の面１０５Ｃを露出するように形成されている。円筒状開口部１１２の直径Ｒ４は、第２の溝部１０８の直径Ｒ３よりも小さく、かつ半導体素子用端子部９６の直径Ｒ１と略等しくなるようにされている（Ｒ１＝Ｒ４＜Ｒ３）。
【００５９】
また、金型１０５の側面１０５ｂには、レジスト膜１１０が設けられている。金型１０５の側面１０５ｂにレジスト膜１１０を設けることで、電鋳した際、金型１０５の側面１０５ｂからめっき膜が析出することを抑制することができる。このレジスト膜１１０の厚さＷ６は、例えば、２μｍ以上とすることができる。
【００６０】
スパイラル状開口部１１３は、スパイラル形状に構成されており、金型１０５の面１０５Ｂ，１０５Ｃの一部を露出するように形成されている。スパイラル部９３に対応した溝部の幅Ｗ５は、面１０５Ｂの幅Ｗ４よりも小さく、かつスパイラル部９３の幅Ｗ３と略等しくなるように構成されている（Ｗ３＝Ｗ５＜Ｗ４）。端子用開口部１１４は、金型１０５の上面１０５Ａを露出するように形成されている。
【００６１】
このような開口部１１１をレジスト膜９０に形成する際には、レーザ描画を用いることができる。レーザ描画を用いることにより、深さの異なる第１及び第２の溝部１０７，１０８に設けられたレジスト膜１１０に対して精度良く開口部１１１を形成することができる。また、レジスト膜９０に感光性材料を使用することにより、レーザ描画の代わりにフォトプロセスを用いて、複数の開口部１１１を一括して精度良く形成することができる。
【００６２】
次に、図３３乃至図３５に示すように、電鋳により開口部１１１に露出された金型１０５からめっき膜を析出させて、接続端子本体９２と、基板用端子部９１と、半導体素子用端子部９６とを有した接続端子９０を形成する。電鋳は、めっき膜が厚さＭ２となるまで行われる。接続端子９０を構成するめっき膜の材料としては、ニッケル、銅、金、銀、Ｎｉ系合金等を用いることができる。また、ニッケルをめっき膜の材料として用いる場合には、電解浴として、例えば、スルファミン酸ニッケル浴を用いることができる。
【００６３】
続いて、図３６に示すように、レジスト膜１１０をレジスト剥離液により除去する。次に、図３７に示すように、基板６５のパッド６８上に設けられたはんだボール６９（外部接続端子）を溶融させ、はんだボール６９と接続端子９０の基板用端子部９１とを接触させて、はんだボール６９と基板用端子部９１とを電気的に接続する。その後、図３８に示すように、金型１０５から接続端子９０と接続された基板６５を離間させることで、基板６５に接続端子９０を設けることができる。
【００６４】
上記説明したように、接続端子９０の段差に対応した凹部１０６を複数設けた金型１０５にレジスト膜１１０を塗布し、レーザ描画法またはフォトプロセスにより接続端子９０の形状に対応した開口部１１１をレジスト膜１１０に形成し、その後、電鋳法により開口部１１１に露出された金型１０５上にめっき膜を形成することで、接続端子９０の加工精度を向上できると共に、従来の片持ち梁状接続端子３０を形成する場合と比較して工程数を削減し、一度に大量の接続端子９０を形成して接続端子００の生産性を向上させることができる。また、このような接続端子９０を用いて、半導体素子６０と基板６５とを接続することで、半導体素子６０と基板６５との間の電気的な接続の信頼性を向上させることができる。
【００６５】
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、接続端子は、バネ性を有しておれば良く、接続端子の形状は、第１及び第２実施例に示した接続端子５０，９０の形状に限定されない。また、第１及び第２実施例に示した金型７５，１０５の代わりに、樹脂基材に凹部７４又は凹部１０６を設け、電鋳に対応可能なめっき用シード層を表面に形成した凹部７４又は凹部１０６を備えた樹脂基材を覆い、これを用いて、電鋳により接続端子５０，９０を形成しても良い。
【産業上の利用可能性】
【００６６】
本発明は、接続端子の加工精度を向上できると共に、接続端子の生産性を向上させることのできる接続端子の製造方法に適用できる。
【図面の簡単な説明】
【００６７】
【図１】従来のワイヤ状接続端子の製造工程を示した図（その１）である。
【図２】従来のワイヤ状接続端子の製造工程を示した図（その２）である。
【図３】従来の片持ち梁状接続端子の製造工程を示した図（その１）である。
【図４】従来の片持ち梁状接続端子の製造工程を示した図（その２）である。
【図５】従来の片持ち梁状接続端子の製造工程を示した図（その３）である。
【図６】従来の片持ち梁状接続端子の製造工程を示した図（その４）である。
【図７】従来の片持ち梁状接続端子の製造工程を示した図（その５）である。
【図８】従来の片持ち梁状接続端子の製造工程を示した図（その６）である。
【図９】本発明の第１実施例による接続端子の側面図である。
【図１０】図９に示した接続端子の平面図である。
【図１１】第１実施例の接続端子により接続された基板と半導体素子との断面図である。
【図１２】金型の平面図である。
【図１３】図１２に示した金型のＡ−Ａ線方向の断面図である。
【図１４】本発明の第１実施例の接続端子の製造工程を示した平面図（その１）である。
【図１５】図１４に示した接続端子の製造工程のＡ−Ａ線方向の断面図である。
【図１６】本発明の第１実施例の接続端子の製造工程を示した平面図（その２）である。
【図１７】図１６に示した接続端子の製造工程のＡ−Ａ線方向の断面図である。
【図１８】本発明の第１実施例の接続端子の製造工程を示した平面図（その３）である。
【図１９】図１８に示した接続端子の製造工程のＡ−Ａ線方向の断面図である。
【図２０】接続端子が形成されたレジスト膜剥離処理後の金型の断面図である。
【図２１】基板と金型に形成された接続端子とが接続された状態を示した断面図である。
【図２２】金型及び接続端子が配設された基板の断面図である。
【図２３】本発明の第２実施例による接続端子の斜視図である。
【図２４】図２３に示した接続端子の平面図である。
【図２５】接続端子を介して接続された基板及び半導体素子の断面図である。
【図２６】第２実施例の金型の平面図である。
【図２７】図２６に示した金型のＢ−Ｂ線方向の断面図である。
【図２８】本発明の第２実施例の接続端子の製造工程を示した平面図（その１）である。
【図２９】図２８に示した接続端子の製造工程のＢ−Ｂ線方向の断面図である。
【図３０】本発明の第２実施例の接続端子の製造工程を示した平面図（その２）である。
【図３１】図３０に示した接続端子の製造工程のＢ−Ｂ線方向の断面図である。
【図３２】図３０に示した接続端子の製造工程のＣ−Ｃ線方向の断面図である。
【図３３】本発明の第２実施例の接続端子の製造工程を示した平面図（その３）である。
【図３４】図３３に示した接続端子の製造工程のＢ−Ｂ線方向の断面図である。
【図３５】図３３に示した接続端子の製造工程のＣ−Ｃ線方向の断面図である。
【図３６】レジスト剥離処理後の金型の断面図である。
【図３７】接続端子にはんだボールが接触された際の金型と基板の断面図である。
【図３８】接続端子が取り外された金型、及び接続端子が接続された基板の断面図である。
【符号の説明】
【００６８】
１１，２１  基板
１２，２２  パッド
１３  金ワイヤ
１４  Ｎｉ系のめっき膜
１５  ワイヤボンディング
１６  ワイヤ状接続端子
２３，２４，２７，８０，１１０  レジスト膜
２３Ａ，２４Ａ，２７Ａ，８３，１１１  開口部
２６，２８  めっき膜
３０  片持ち梁状接続端子
５０，９０  接続端子
５１，９２  接続端子本体
５２  板部
５３，５４，９４，９５  支持部
５５，９１  基板用端子部
５５Ａ，５６Ａ，９１Ａ，９６Ａ  接続面
５６，９６  半導体素子用端子部
６０  半導体素子
６８  接続パッド
６９  はんだボール
７４，１０６  凹部
７４ａ〜７４ｄ，１０５ａ，１０５ｂ  側面
７５，１０５  金型
７５Ａ，８０Ａ  上面
７６  第１の溝部
７６Ａ，７７Ａ  底面
７７  第２の溝部
９３  スパイラル部
１０５Ｂ，１０５Ｃ，１０５Ａ  面
１０７  第１の円筒状溝部
１０８  第２の円筒状溝部
１１２  円筒状開口部
１１３  スパイラル状開口部
１１４  端子用開口部
Ｄ１，Ｄ２，Ｄ５，Ｄ６  段差
Ｄ３，Ｄ４，Ｄ７，Ｄ８  深さ
Ｌ１〜Ｌ６  長さ
Ｍ１，Ｍ２  厚さ
Ｒ１〜Ｒ４  直径
Ｗ１〜Ｗ６  幅
【図１】
2006049498.tif 000003
【図２】
2006049498.tif 000004
【図３】
2006049498.tif 000005
【図４】
2006049498.tif 000006
【図５】
2006049498.tif 000007
【図６】
2006049498.tif 000008
【図７】
2006049498.tif 000009
【図８】
2006049498.tif 000010
【図９】
2006049498.tif 000011
【図１０】
2006049498.tif 000012
【図１１】
2006049498.tif 000013
【図１２】
2006049498.tif 000014
【図１３】
2006049498.tif 000015
【図１４】
2006049498.tif 000016
【図１５】
2006049498.tif 000017
【図１６】
2006049498.tif 000018
【図１７】
2006049498.tif 000019
【図１８】
2006049498.tif 000020
【図１９】
2006049498.tif 000021
【図２０】
2006049498.tif 000022
【図２１】
2006049498.tif 000023
【図２２】
2006049498.tif 000024
【図２３】
2006049498.tif 000025
【図２４】
2006049498.tif 000026
【図２５】
2006049498.tif 000027
【図２６】
2006049498.tif 000028
【図２７】
2006049498.tif 000029
【図２８】
2006049498.tif 000030
【図２９】
2006049498.tif 000031
【図３０】
2006049498.tif 000032
【図３１】
2006049498.tif 000033
【図３２】
2006049498.tif 000034
【図３３】
2006049498.tif 000035
【図３４】
2006049498.tif 000036
【図３５】
2006049498.tif 000037
【図３６】
2006049498.tif 000038
【図３７】
2006049498.tif 000039
【図３８】
2006049498.tif 000040