(57)【要約】【課題】回路規模の増大を抑えながら、ＬＳＩの故障検出率の向上を図ることができるスキャンテスト回路を提供する。【解決手段】組み合わせ論理回路ＬＧＢ１の出力データ（観測ポイントＡ）及び組み合わせ論理回路ＬＧＢ２の出力データ（観測ポイントＢ）が入力された排他的論理和回路ＥＸＯＲ１と、その排他的論理和回路ＥＸＯＲ１の出力データがデータ入力端子ＤＩＮに入力されたスキャンフリップフロップ回路ＳＦＦ４を従来の回路に追加した。スキャンフリップフロップ回路ＳＦＦ４は、スキャンフリップフロップ回路ＳＦＦ２とＳＦＦ３との間に挿入され、スキャンイネーブル信号ＳＥに応じて、シフトレジスタの一部のフリップフロップを形成するように構成されている。【選択図】図１
2006162490.tif 000002
【特許請求の範囲】
【請求項１】
スキャンイネーブル信号に応じて、シフトレジスタを構成してシフト動作を行うか、第１の論理回路の出力データを取り込むキャプチャ動作を行うかを切り換え可能な複数の第１のスキャンフリップフロップ回路と、
前記スキャンフリップフロップ回路の出力データがそれぞれ入力された複数の第２の論理回路と、
前記複数の第２の論理回路のうち、少なくとも２つの第２の論理回路の出力データが入力された排他的論理和回路と、
前記排他的論理和回路の出力データが入力された第２のスキャンフリップフロップ回路とを備え、
前記第２のスキャンフリップフロップ回路を前記複数の第１のスキャンフリップフロップ回路が構成するシフトレジスタに組み込んだことを特徴とするスキャンテスト回路。
【請求項２】
前記第２の論理回路の出力データがアナログ回路ブロックに入力されることを特徴とする請求項１に記載のスキャンテスト回路。
【請求項３】
前記スキャンフリップフロップ回路は、前記スキャンイネーブル信号が前記第１のレベルの時に前記第１の論理回路の出力データを選択し、前記スキャンイネーブル信号が前記第２のレベルの時に前段のスキャンフリップフロップ回路の出力データを選択するマルチプレクサを備えることを特徴とする請求項１に記載のスキャンテスト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大規模集積回路のテストを容易化するためのスキャンテスト回路に関する。
【背景技術】
【０００２】
一般に大規模集積回路（以下、ＬＳＩという）の市場出荷時にはＬＳＩテスタによる良否判定テストが行われる。この際に使用されるテストパターンは、ＬＳＩを構成する複数の論理回路の中で、できる限り多くの故障箇所を見つけ出すことが必要である。
【０００３】
しかしながら、ＬＳＩの大規模化に伴い、全ての論理回路をテストしようとするとテストベクタ量やテスト時間が膨大になる。そこで、この問題を解決するために、いわゆるテスト容易化設計（Design For Testability）が行われている。
【０００４】
テスト容易化設計は、ＬＳＩのテストの方針をＬＳＩの設計の段階で固め、ＬＳＩの中にテスト回路を組み込んでおく設計手法である。ＬＳＩのテストを容易に行えるかどうかの基本的な指標として、観測性（Observability）と制御性（Controllability）という概念がある。「観測性が良い」回路とは、回路内のあるノードについて、その論理値を外部から観測しやすいものをいい、「制御性が良い」回路とは、回路内のあるノードの論理値を外部からのデータ入力によって設定しやすいものをいう。回路の観測性と制御性が良いほど、有効なテストパターンを容易に作成でき、その結果ＬＳＩを構成する論理回路の故障検出率も向上する。この観測性と制御性を高めたテスト回路の１つにスキャンテスト回路がある。
【０００５】
スキャンテスト回路とは、ＬＳＩ内の各論理回路に対応して、フリップフロップ回路を配置した回路であり、複数のフリップフロップ回路をチェーン状に接続してシフトレジスタを構成し、各フリップフロップに取り込まれたデータを次々とシフトするシフト動作と、各論理回路の出力を各フリップフロップに取り込むキャプチャ動作とを行うものである。
【０００６】
即ち、最初のシフト動作によって、各フリップフロップのデータをテスト信号として各論理回路に与え、次にキャプチャ動作によって各論理回路の出力データを各フリップフロップに取り込む。そして、次のシフト動作によって各フリップフロップに取り込まれた各論理回路の出力データを最終段のフリップフロップから時系列的に得る。そして、そのようにして得られた各論理回路の出力データとその期待値とを比較することにより、各論理回路の良否判定が行われる（特許文献１）。
【０００７】
図５は、スキャンテスト回路の一例を示す回路図である。組み合せ論理回路ＬＧＡ１，ＬＧＡ２，ＬＧＡ３のそれぞれに対応して、スキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３が配置されている。組み合せ論理回路ＬＧＡ１，ＬＧＡ２，ＬＧＡ３は、アンド回路やナンド回路を含むデジタル回路から構成されている。
【０００８】
スキャンフリップフロップ回路ＳＦＦ１は、マルチプレクサＭＰＸ１とＤ型フリップフロップ回路ＦＦ１（遅延フリップフロップ回路）を備えており、マルチプレクサＭＰＸ１は、スキャンイネーブル信号ＳＥに応じて、スキャン入力端子ＳＩＮからのスキャンテスト信号か、データ入力端子ＤＩＮから入力される組み合せ論理回路ＬＧＡ１からの出力データのいずれかを選択し、Ｄフリップフロップ回路ＦＦ１のデータ入力端子Ｄに選択したデータを出力する。
【０００９】
また、スキャンフリップフロップ回路ＳＦＦ２は同様にマルチプレクサＭＰＸ２とＤフリップフロップ回路ＦＦ２を備えており、マルチプレクサＭＰＸ２は、スキャンイネーブル信号ＳＥに応じて、前段のスキャンフリップフロップ回路ＳＦＦ１からの出力データか、組み合せ論理回路ＬＧＡ２の出力データのいずれかを選択し、Ｄ型フリップフロップ回路ＦＦ２のデータ入力端子Ｄに選択したデータを出力する。
【００１０】
また、スキャンフリップフロップ回路ＳＦＦ３も同様にマルチプレクサＭＰＸ３とＤ型フリップフロップ回路ＦＦ３を備えており、マルチプレクサＭＰＸ３は、スキャンイネーブル信号ＳＥに応じて、前段のスキャンフリップフロップ回路ＳＦＦ２からの出力データか、組み合せ論理回路ＬＧＡ３の出力データのいずれかを選択し、Ｄ型フリップフロップ回路ＦＦ３のデータ入力端子Ｄに選択したデータを出力する。
【００１１】
また、Ｄ型フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３のクロック入力端子ＣＫには、共通のクロックＣＬＫが入力される。なお、図５では３つの組み合せ論理回路及び３つのスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３を示したが、実際のＬＳＩでは組み合せ論理回路及びこれに対応したスキャンフリップフロップの数は、数千個から数万個に及ぶ。
【００１２】
また、スキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２の出力端子Ｑからの出力データは、それぞれ次段の組み合せ組み合せ論理回路ＬＧＢ１，ＬＧＢ２に出力され、さらに、組み合せ論理回路ＬＧＢ１，ＬＧＢ２の出力データがさらに次段のアナログ回路ブロックＡＣ１，ＡＣ２にそれぞれ供給されている。アナログ回路ブロックＡＣ１，ＡＣ２は、例えば差動アンプのようなアナログ回路によって構成されている。
【特許文献１】特開２００１−５９８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したスキャンテスト回路では、組み合わせ論理回路ＬＧＡ１，ＬＧＡ２，ＬＧＡ３の出力データをキャプチャ動作によりそれぞれスキャンフリップフロップ回路ＳＦＦ１，ＳＦＦ２，ＳＦＦ３に取り込み、続いて、シフト動作により取り込んだデータをシフトすることで、最終段のスキャンフリップフロップから各組み合わせ論理回路の出力データを得ることができる。
【００１４】
しかしながら、アナログ回路ブロックＡＣ１，ＡＣ２についてはスキャンテスト回路が設けられていないので、これらのアナログ回路ブロックＡＣ１，ＡＣ２へ出力される組合せ論理回路ＬＧＢ１，ＬＧＢ２の出力データについては観測することができず、故障検出率が低下する原因となっていた。
【００１５】
一方、そのような組み合せ論理回路ＬＧＢ１，ＬＧＢ２の出力データが現れる図５の観測ポイントＡ，Ｂにスキャンフリップフロップをそれぞれ追加すると回路規模が大きくなるという問題がある。
【課題を解決するための手段】
【００１６】
そこで、本発明のスキャンテスト回路は、スキャンイネーブル信号に応じて、シフトレジスタを構成してシフト動作を行うか、第１の論理回路の出力データを取り込むキャプチャ動作を行うかを切り換え可能な複数の第１のスキャンフリップフロップ回路と、前記スキャンフリップフロップ回路の出力データがそれぞれ入力された複数の第２の論理回路と、前記複数の第２の論理回路のうち、少なくとも２つの第２の論理回路の出力データが入力された排他的論理和回路と、前記排他的論理和回路の出力データが入力された第２のスキャンフリップフロップ回路とを備え、前記第２のスキャンフリップフロップ回路を前記複数の第１のスキャンフリップフロップ回路が構成するシフトレジスタに組み込んだことを特徴とするものである。
【００１７】
本発明によれば、従来は観測できなかった第２の論理回路の出力データを観測することが可能となる。また、排他的論理和回路と第２のスキャンフリップフロップ回路を追加すればよいので、回路規模の増大を最小限に抑えることができる。
【発明の効果】
【００１８】
本発明のスキャンテスト回路によれば、回路規模の増大を抑えながら、ＬＳＩの故障検出率の向上を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の第１の実施形態に係るスキャンテスト回路について、図面を参照しながら説明する。図１はこのスキャンテスト回路の回路図である。図５の回路と異なる点は、組み合わせ論理回路ＬＧＢ１の出力データ（観測ポイントＡ）及び組み合わせ論理回路ＬＧＢ２の出力データ（観測ポイントＢ）が入力された排他的論理和回路ＥＸＯＲ１と、その排他的論理和回路ＥＸＯＲ１の出力データがデータ入力端子ＤＩＮに入力されたスキャンフリップフロップ回路ＳＦＦ４を追加した点である。
【００２０】
スキャンフリップフロップ回路ＳＦＦ４は、前述したスキャンフリップフロップ回路ＳＦＦ２とＳＦＦ３との間に挿入され、スキャンイネーブル信号ＳＥに応じて、シフトレジスタの一部のフリップフロップを形成するように構成されている。即ち、スキャンフリップフロップ回路ＳＦＦ４は、マルチプレクサＭＰＸ４とＤ型フリップフロップ回路ＦＦ４を備えており、マルチプレクサＭＰＸ４は、スキャンイネーブル信号ＳＥに応じて、前段のスキャンフリップフロップ回路ＳＦＦ２からの出力データか、排他的論理和回路ＥＸＯＲ１の出力データのいずれかを選択し、Ｄ型フリップフロップ回路ＦＦ４のデータ入力端子Ｄに選択したデータを出力する。そして、Ｄ型フリップフロップ回路ＦＦ４の出力端子Ｑからの出力データは、次段のスキャンフリップフロップ回路ＳＦＦ３のスキャン入力端子ＳＩＮに入力される。
【００２１】
次に、上述したスキャンテスト回路の動作について図１、図２、図３を参照しながら説明する。図２はスキャンテスト回路における動作モードを時系列的に示す図である。図３は、Ｄ型フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３、ＦＦ４のクロック入力端子ＣＫに入力されるクロックＣＬＫの波形図である。
【００２２】
スキャンイネーブル信号ＳＥがローレベルのとき、スキャンテスト回路はキャプチャモードに設定される。即ち、スキャンフリップフロップ回路ＳＦＦ１のマルチプレクサＭＰＸ１は、組み合せ論理回路ＬＧＡ１からの出力データを選択し、スキャンフリップフロップ回路ＳＦＦ２のマルチプレクサＭＰＸ２は、組み合せ論理回路ＬＧＡ２からの出力データを選択し、スキャンフリップフロップ回路ＳＦＦ３のマルチプレクサＭＰＸ３は組み合せ論理回路ＬＧＡ３からの出力データを選択する。そして、クロックＣＬＫの立ち上がりに同期して、組み合せ論理回路ＬＧＡ１，ＬＧＡ２，ＬＧＡ３からの出力データが、Ｄ型フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３に取り込まれ、かつ保持される。
【００２３】
また、Ｄ型フリップフロップ回路ＦＦ１，ＦＦ２に保持されたデータは、次段の組み合せ論理回路ＬＧＢ１，ＬＧＢ２にそれぞれ出力され、組み合せ論理回路ＬＧＢ１，ＬＧＢ２は観測ポイントＡ，Ｂにそれぞれ演算結果である出力データを出力する。組み合せ論理回路ＬＧＢ１，ＬＧＢ２の出力データは、それぞれ排他的論理和回路ＥＸＯＲ１に入力される。そして、スキャンフリップフロップ回路ＳＦＦ４のマルチプレクサＭＰＸ４は排他的論理和回路ＥＸＯＲ１の出力データを選択する。したがって、排他的論理和回路ＥＸＯＲ１の出力データは、Ｄ型フリップフロップ回路ＦＦ４に取り込まれ、かつ保持される。
【００２４】
ここで、組み合せ論理回路ＬＧＢ１，ＬＧＢ２の出力データをそれぞれ排他的論理和回路ＥＸＯＲ１に入力しているのは、排他的論理和回路ＥＸＯＲ１は、オア回路やアンド回路に比してデータの観測性に優れているからである。即ち、例えば２入力のアンド回路では１つの入力データ値が「０」であると、もう１つの入力データ値が「０」か「１」を問わず、その出力データは「０」になってしまう。これに対して、２入力の排他的論理和回路ＥＸＯＲ１は、２つの入力データが一致したときに「０」を出力し、２つの入力データが不一致のときに「１」を出力する。したがって、２つの入力の中、１つの入力データ値が変化したときに、その出力が変化するので、観測ポイントＡ，Ｂのデータ変化をより高精度に検出することができる。
【００２５】
その後、スキャンイネーブル信号ＳＥがハイレベルに変化すると、スキャンテスト回路はシフトモードに設定される。即ち、スキャンフリップフロップ回路ＳＦＦ２のマルチプレクサＭＰＸ２はスキャンフリップフロップ回路ＳＦＦ１の出力データを選択し、スキャンフリップフロップ回路ＳＦＦ４のマルチプレクサＭＰＸ４はスキャンフリップフロップ回路ＳＦＦ２の出力データを選択し、スキャンフリップフロップ回路ＳＦＦ３のマルチプレクサＭＰＸ３はスキャンフリップフロップ回路ＳＦＦ４の出力データを選択する。
【００２６】
これにより、Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ４，ＦＦ３はチェーン状に接続されてシフトレジスタを構成する。したがって、クロック入力端子ＣＫから入力されるクロックＣＬＫに同期して、Ｄフリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ４，ＦＦ３に保持されているデータが順次シフトされていく。本実施形態では、４つのスキャンフリップフロップ回路によってスキャンチェーンが形成されるが、実際のＬＳＩでは数千〜数万個のスキャンフリップフロップ回路によってスキャンチェーンが形成される。
【００２７】
そして、最終段のスキャンフリップフロップ回路の出力がＬＳＩの出力端子から出力される。これにより、各フリップフロップの保持されたデータを前記出力端子において時系列的に観測することができる。そして、本実施形態によれば、従来は観測できなかった組み合せ論理回路ＬＧＢ１，ＬＧＢ２の出力データは、キャプチャ動作によって排他的論理和回路ＥＸＯＲ１を介してスキャンフリップフロップ回路ＳＦＦ４に取り込まれるので、上述のシフトレジスタのシフト動作によって観測することが可能となる。
【００２８】
次に、本発明の第２の実施形態に係るスキャンテスト回路について説明する。上述の第１の実施形態では、２つの組み合わせ論理回路ＬＧＢ１，ＬＧＢ２の出力データを観測するものであるが、本実施形態のスキャンテスト回路は４つの組み合わせ論理回路の出力データを観測するものである。図４に示すように、４つの組み合わせ論理回路ＬＧＢ１，ＬＧＢ２，ＬＧＢ３，ＬＧＢ４が設けられ、これらの組み合わせ論理回路ＬＧＢ１，ＬＧＢ２，ＬＧＢ３，ＬＧＢ４の出力データはそれぞれアナログ回路ブロックＡＣ１，ＡＣ２，ＡＣ３，ＡＣ４に出力される。
【００２９】
そして、組み合せ論理回路ＬＧＢ１，ＬＧＢ２の出力データ（観測ポイントＡ，Ｂ）はそれぞれ排他的論理和回路ＥＸＯＲ１に入力され、組み合せ論理回路ＬＧＢ３，ＬＧＢ４の出力データ（観測ポイントＣ，Ｄ）はそれぞれ排他的論理和回路ＥＸＯＲ２に入力される。２つの排他的論理和回路ＥＸＯＲ１，ＥＸＯＲ２の出力データはそれぞれもう１つの排他的論理和回路ＥＸＯＲ３に入力される。
【００３０】
そして、排他的論理和回路ＥＸＯＲ３の出力データは、追加されたスキャンフリップフロップ回路ＳＦＦ５のデータ入力端子ＤＩＮに入力される。スキャンフリップフロップ回路ＳＦＦ５は、第１の実施形態のスキャンフリップフロップ回路ＳＦＦ４と同様の構成を有しており、組み合わせ論理回路ＬＧＢ１，ＬＧＢ２，ＬＧＢ３，ＬＧＢ４に対応して設けられた不図示のスキャンフリップフロップ回路が形成するシフトレジスタに組み込まれる。
【００３１】
本実施形態によれば、組み合わせ論理回路ＬＧＢ１，ＬＧＢ２，ＬＧＢ３，ＬＧＢ４の出力データの１つが変化すると、排他的論理和回路ＥＸＯＲ３の出力データが変化するので、組み合わせ論理回路ＬＧＢ１，ＬＧＢ２，ＬＧＢ３，ＬＧＢ４の出力データを小規模な回路で効率よく観測することができる。
【００３２】
また、観測したい組み合わせ論理回路の数がさらに増えた場合には、同様に、複数の排他的論理和回路の中、２つの組み合わせ論理回路をペアとして、複数ペアを構成し、１つのペアの２つの出力データを１つの排他的論理和回路に入力する。そして、そのようにして構成した複数の排他的論理和回路の出力をそれぞれ１つの排他的論理和回路に入力し、その１つの他的論理和回路の出力データを追加されたスキャンフリップフロップ回路のデータ入力端子ＤＩＮに入力すればよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施形態に係るスキャンテスト回路を示す回路図である。
【図２】本発明の第１の実施形態に係るスキャンテスト回路における動作モードを示す図である。
【図３】本発明の第１の実施形態に係るスキャンテスト回路のクロック波形図である。
【図４】本発明の第２の実施形態に係るスキャンテスト回路を示す回路図である。
【図５】従来例に係るスキャンテスト回路を示す回路図である。
【符号の説明】
【００３４】
ＬＧＡ１〜ＬＧＡ３、ＬＧＢ１〜ＬＧＢ４  組み合せ論理回路
ＡＣ１〜ＡＣ４  アナログ回路ブロック  
ＳＦＦ１〜ＳＦＦ５  スキャンフリップフロップ回路
ＭＰＸ１〜ＭＰＸ４  マルチプレクサ
ＭＰＸ２  第２のマルチプレクサ
ＭＰＸ３  第３のマルチプレクサ
ＦＦ１〜ＦＦ４  Ｄ型フリップフロップ回路
ＥＸＯＲ１〜ＥＸＯＲ３  排他的論理和回路
【図１】
2006162490.tif 000003
【図２】
2006162490.tif 000004
【図３】
2006162490.tif 000005
【図４】
2006162490.tif 000006
【図５】
2006162490.tif 000007