(57)【要約】【課題】  半導体試験装置及びテストシステムに関し、被試験デバイスに印加する電圧に重畳されるノイズを自己補償して試験品質の安定性を向上する。【解決手段】  半導体装置４の試験時に発生する試験結果に影響を与える電気的負荷要因を、半導体装置４の入出力端子に印加する電気信号から検出する検出回路５を設ける。【選択図】          図１
2006162492.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の試験時に発生する電気的負荷要因を、半導体装置の入出力端子に印加する電気信号から検出する検出回路を少なくとも備えたことを特徴とする半導体試験装置。
【請求項２】
上記検出回路が上記電気的負荷要因をリアルタイムに検出する検出回路からなるとともに、前記電気的負荷要因を最適化補正する試験周辺回路を備えたことを特徴とする請求項１記載の半導体試験装置。
【請求項３】
テスタ及びテストフィクスチャを備えたテストシステムにおいて、被測定電子デバイスの試験時に発生する電気的負荷要因を、被測定電子デバイスの入出力端子に印加する電気信号から検出する機能を備えたことを特徴とするテストシステム。
【請求項４】
上記電気的負荷要因を検出する機能が、被測定電子デバイスに依存したソフトウエアを必要としないハードウエーアにより構成されることを特徴とする請求項３記載のテストシステム。
【請求項５】
上記電気的負荷要因を検出する機能により電気的負荷要因をリアルタイムに検出するとともに、前記検出結果に基づいて上記被測定電子デバイスの入出力端子に印加する電気信号を最適化補正する機能を有することを特徴とする請求項３または４に記載のテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体試験装置及びテストシステムに関するものであり、特に、ＩＣ／ＬＳＩの電気的特性試験、機能試験を行うためのＩＣ／ＬＳＩテスタを構成するテストシステムにおいて発生するノイズやスパイク電圧を自己補償のための構成に特徴のある半導体試験装置及びテストシステムに関するものである。
【背景技術】
【０００２】
近年のＩＣ／ＬＳＩ（デバイス）の高集積化、高機能化に伴い、デバイスの性能試験に対する顧客からの要求は、どんどん厳しくなっており、「デバイスの性能ｖｓテスタの性能」という競争関係が成り立ち、デバイスの性能を保証するためには試験品質（テストクオリテイ）を向上する必要がある。
【０００３】
従来のデバイス試験においては、まず、プローブカード上でデバイスの一次試験を行った後、デバイスを実際の使用環境の状態においた最終試験を行ってデバイスの良否を判定して、良品のみを製品として出荷している。
【０００４】
この様な最終試験において、一般的には、
１）専用のＩＣ／ＬＳＩテスタ
２）デバイスの試験に必要な回路機能を有するテストフィクスチュア
３）ＩＣ／ＬＳＩテスタの専用言語で記述されたテストプログラム
という構成でテストを行っている。
【０００５】
このテストフィクスチャは、一般に、被測定デバイス（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）を着脱自在に搭載するとともに、専用のＩＣ／ＬＳＩテスタと予め接続された構成となっている試験治具であり、各種被試験デバイス毎の実際の使用環境の状態を設定するための負荷回路が設けられている（例えば、特許文献１参照）。
【０００６】
この様なテストフィクスチャは、被試験デバイスの種類毎に配線のレイアウトやグランド線の引回し状態がまちまちとなっているが、近年の動作周波数の上昇に伴って配線間のクロストークが生じたり、或いは、パッドのピッチが狭くなってコンタクトプローブの導通具合が不安定になって電流が低下してノイズが発生するという問題があるので、図６及び図７を参照してこの事情を説明する。
【０００７】
図６参照  
従来のテストシステムの概念的構成図であり、被測定デバイス６０は、試験治具であるテストフィクスチャ５３上に搭載され、この被測定デバイス６０には、試験装置本体、即ち、テスタ５１に備えられた波形生成装置（パターンジェネレータ）５２から試験のための電気信号が印加される。
【０００８】
図７参照  
図７は被測定デバイスに印加される電気信号の波形の説明図であり、右図は波形生成装置で発生させた期待すべきパルス電圧波形を示しており、左図は、被測定デバイスの入力端子部における電圧波形を示している。
【０００９】
この被測定デバイスの入力端子部における電圧波形は、テストフィクスチャの内部回路構成等に起因して、パルス電圧波形の立ち上がり部と立ち下がり部にスパイクノイズが重畳されており、期待すべきパルス電圧波形からは歪んだ状態となっている。
【００１０】
そこで、この様なノイズやスパイク電圧（短時間で高電圧のノイズ）を低減するために、テストエンジニアの経験・定説・実験結果をもとに、個々のデバイスの試験回路毎にキャパシタを取り付けている。
【００１１】
図８参照  
図８は、テストシステムにノイズ低減のためのキャパシタを取り付けた場合の概念的構成図であり、テスタ及びテストフィクスチャ等を備えたテストシステム５０にキャパシタ５４を取付け、電圧供給部５５、ドライバ５６、コンパレータ５７，ＧＮＤ／基準レベル５８から印加される電圧波形の歪みをキャパシタ５４によって補償する。
【００１２】
しかし、このキャパシタを取り付けると言う行為は、ハード的構成としてのテスタから見れば一意的に固定のものとなってしまい、しばしば製品ロットの特性が変動することにより、そのキャパシタの変更、チューニングを余儀なくされることがある。
【００１３】
このキャパシタの変更、チューニングのためには、キャパシタを取り付けた後にオシロスコープなどを用いて、実際にテスタから印加される波形を確認することにより実施していた。
【００１４】
また、従来の半導体試験装置においては、ＤＵＴに印加される電圧を制御回路側にフィードバックして、制御素子の電圧降下による電圧設定誤差を自動的に補償するとともに、制御素子をＤＵＴの近傍に設置して配線パターンの引回し等に起因する周波数特性の劣化や雑音重畳を抑制することも提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００２−２４３７９３号公報
【特許文献２】特開２００２−０４００９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、従来においては、被試験デバイス毎に試験回路機能が固有であることから、ノイズやスパイク電圧を抑制するための方法も被試験デバイス毎となっており、したがってデバイスの製造段階（ウエーハプロセス）において某かの特性変動が存在し、例えば、ノイズの影響で、テスト結果がＰＡＳＳ、ＦＡＩＬの判定に影響を及ぼすような限界ギリギリの特性、所謂マージンレス状態を呈した場合、テストの結果は歩留として反映されてくる。
【００１６】
装置メーカが製造している現存のテスタにはノイズやスパイク電圧が発生していたとしても、それを警告する機能や自己補償する機能を有していないため、例えば、スパイク電圧が発生していたとしても、テスタ（テストシステム）が警告を発生しないため、最悪の場合、過電圧が印加された状態で、デバイスに対してストレスを印加し、そのままテストが続行され、テストの結果がＰＡＳＳと判定してしまうケースもある。
【００１７】
即ち、ある試験項目においてはデバイスは正常に動作していても、引き続いて行われる他の項目の試験において、元々過電圧が印加された上にスパイクノイズが重畳されてデバイスにおける検査済みの部分が破壊される場合があるが、この破壊された部分の検査結果は既に正常と判定されているため、全体としてＰＡＳＳと判定されることになる。
この様な実際にはＦＡＩＬと判定されるべき製品が出荷されて市場に流出した場合、その影響は多大なものになってしまうという問題がある。
【００１８】
また、上記の特許文献２における自己補償は印加電圧値についてであり、印加電圧にスパイクノイズが重畳された場合には、それを警告したり自己補償されることはなく、やはり不良品が製品として出荷される虞がある。
【００１９】
したがって、本発明は、被試験デバイスに印加する電圧に重畳される試験治具に起因するノイズを自己補償して試験品質の安定性を向上することを目的とする。
【課題を解決するための手段】
【００２０】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、半導体試験装置において、半導体装置４の試験時に発生する試験結果に影響を与える電気的負荷要因を、半導体装置４の入出力端子に印加する電気信号から検出する検出回路５を少なくとも備えたことを特徴とする。
【００２１】
この様に、半導体試験装置に半導体装置４の試験時に発生するノイズ、スパイク電圧、過電流等の電気的負荷要因を半導体装置４の入出力端子に印加する電気信号から検出する検出回路５を備えることによって、被測定半導体装置４毎に構成が異なるテストフィクスチャ３に起因する電気的負荷要因をソフトウエアを要することなく自己補償することが可能になり、被測定半導体デバイス毎にキャパシタ等を調整する必要がなくなる。
【００２２】
この場合、検出回路５として電気的負荷要因をリアルタイムに検出する検出回路５を用いるとともに、電気的負荷要因を最適化補正する試験周辺回路６を備えることが望ましく、それによって、テスト品質の安定性を飛躍的に向上させることができる。
【００２３】
なお、この場合の試験周辺回路６を構成する要素としては、波形補正回路７及び波形合成回路８が典型的なものである。
【００２４】
また、本発明は、テスタ２及びテストフィクスチャ３を備えたテストシステム１において、被測定電子デバイスの試験時に発生する試験結果に影響を与える電気的負荷要因を、被測定電子デバイスの入出力端子に印加する電気信号から検出する機能を備えたことを特徴とする。
【００２５】
この様に、印加電圧の適正・不適正を検出するだけではなく、ノイズや、短時間・高電圧のノイズであるスパイク電圧等の試験結果に影響を与える電気的負荷要因をも検出することによって、被測定電子デバイスに実際に印加する電気信号を期待すべき理想に近いものとすることができる。
【００２６】
この場合、電気的負荷要因を検出する機能を、被測定電子デバイスに依存したソフトウエアを必要としないハードウエアにより構成することによって、被測定電子デバイスの種類毎にソフトウエアを変更する必要がなくなる。
【００２７】
また、電気的負荷要因を検出する機能により電気的負荷要因をリアルタイムに検出し、検出結果に基づいて被測定電子デバイスの入出力端子に印加する電気信号を最適化補正すことが望ましく、それによって、テスト品質の安定性を飛躍的に向上させることができる。
【発明の効果】
【００２８】
本発明では、被試験対象デバイスの品種毎にソフトウエアやハードウエアの変更を要することなくノイズやスパイク電圧を抑制することが可能になり、それによって、テスト品質を飛躍的に向上することができる。
【発明を実施するための最良の形態】
【００２９】
本発明は、試験装置本体において発生させた理想ＰＧ波形と試験治具に設けた波形検出手段により検出した検出波形を比較し、試験周辺回路によって、検出波形におけるノイズ、スパイク電圧を相殺するための補正波形パターンを発生させ、発生させた補正波形パターンを、理想ＰＧ波形に重畳した合成波形パターンを生成して、試験治具に取り付けられた波形検出手段を経由して、被測定デバイスの入力端子部に印加される時点では、テストフィクスチャに起因するノイズやスパイク電圧が相殺されて期待すべき理想に近い波形の電圧を印加するものである。
【実施例】
【００３０】
ここで、図２乃至図５を参照して、本発明の実施例のテストシステムを説明する。
図２参照  
図２は、本発明の実施例のテストシステムの概念的構成図であり、試験装置本体、即ち、テスタ１０と、被測定デバイス３０を実際の使用状態と同じ条件で試験するための回路構成を備えた試験治具、即ち、テストフィクスチャ２０とからなり、テスタ１０には試験デバイス３０に印加する電気信号や電源電圧を発生するパターンジェネレータ１１及び波形状態情報解析装置１２とを備えている。
【００３１】
また、テストフィクスチャ２０には、被測定デバイス３０に電気信号を印加する信号線２１、被測定デバイス３０に電源電圧を印加する電源線２２、被測定デバイス３０に接地電位を印加するＧＮＤ線２３が設けられており、この信号線２１、電源線２２、及び、接地線２３のそれぞれに波形検出回路２４，２５，２６が備えられている。
【００３２】
図３参照  
図３は、本発明の実施例のテストシステムにおける印加電圧波形自己補償原理を示す概念的構成図であり、被測定デバイス３０は、テストフィクスチャ２０に取り付けられた波形検出回路２４，２５，２６を経由し、テスタ１０に備えられたパターンジェネレータ１１と接続されている。
【００３３】
この場合、波形検出回路２４，２５，２６によって検出された被測定デバイス３０の入力端子部におけるノイズやスパイク電圧は、テスタ１０に備えられた波形状態情報解析装置１２を構成する波形補正回路１３によって発生させた補正波形パターンによって補償される。
【００３４】
図４参照  
図４は、本発明の実施例のテストシステムにおける補正パターン発生方法の説明図であり、波形状態情報解析装置１２を構成する比較回路１５によって理想ＰＧ波形と波形検出回路２４，２５，２６で検出した検出波形を比較し、検出波形におけるノイズ、スパイク電圧を予め制限最大値及び最小値を設定したリミッタ回路１６によって取り出し、波形補正回路２３によって補正波形パターンを発生させる。
なお、図における各電圧波形は、上段が補正前の電圧波形を示し、下段は補正後の電圧波形を示す。
【００３５】
再び、図３参照  
このように発生させた補正波形パターンを、波形状態情報解析装置１２を構成する波形合成回路１４において理想ＰＧ波形に重畳して波形パターンを合成し、この合成波形パターンをパターンジェネレータ１１で生成して、テストフィクスチャ２０に取り付けられた波形検出回路２４，２５，２６を経由して被測定デバイス３０に印加される。
【００３６】
この時、テストフィクスチャ２０に印加される電圧波形はテストフィクスチャ２０に起因するノイズやスパイク電圧を相殺するように補正（プリエンハンス）されているので、被測定デバイス３０の入力端子部に印加される時点では、テストフィクスチャ２０に起因するノイズやスパイク電圧が相殺されて期待すべき理想に近い波形の電圧が印加されることになる。
【００３７】
図５参照  
図５は被測定デバイスに印加される電気信号の波形の説明図であり、右図はパターンジェネレータで発生させたプリエンハンスしたパルス電圧波形を示しており、左図は、被測定デバイスの入力端子部における印加されたパルス電圧波形を示しており、期待すべき理想に近い波形の電圧が印加される。
【００３８】
このようなパターンジェネレータ１１から発生されるパスル電圧波形と、被測定デバイス３０に印加される波形との演算結果は、テスタ１０へフィードバックされることにより蓄積する。
【００３９】
即ち、一旦、パターンジェネレータで発生されるパルス電圧波形をプリエンハンスした後は、波形補正回路の出力を既に蓄積しているプリエンハンスしたパルス電圧波形に重畳するようにする。
【００４０】
したがって、パルス電圧波形をプリエンハンスした後は、理想ＰＧ波形と検出波形を比較した結果は何らかの別の原因でノイズやスパイク電圧が発生しないかぎり図３の波形図に示すように、波形補正回路の出力は０になるので、パターンジェネレータで発生されるパルス電圧波形は変動せずにプリエンハンスした波形となる。
【００４１】
一方、何らかの別の原因でノイズやスパイク電圧が発生した場合には、波形補正回路の出力は０にならないので、この出力を既に蓄積しているプリエンハンスしたパルス電圧波形に重畳して新たなプリエンハンスしたパルス電圧波形を生成させ、この新たなプリエンハンスしたパルス電圧波形を蓄積させ、以降の重畳対象電圧とする。
【００４２】
このように、本発明の実施例においては、パターンジェネレータで発生する電圧波形をテストフィクスチャに起因するノイズやスパイク電圧を相殺するようにプリエンハンスしているので、被測定デバイス３０の入力端子部にはノイズやスパイク電圧が相殺されて期待すべき理想に近い波形の電圧が印加され、それによって、テスト品質及びその安定性を飛躍的に向上することができる。
【００４３】
また、本発明の実施例においてはテストシステムに自己補償機能を備えたハードウエアを組み込むだけであるので、被測定デバイスの品種や製造ロット毎のソフトウエアを必要とすることがなく、また、被測定デバイスの品種や製造ロット毎にハードウエア部を調整する必要がないのでスループットが向上し、ひいては、製造コストの低減に寄与するところが大きい。
【００４４】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  半導体装置４の試験時に発生する電気的負荷要因を、半導体装置４の入出力端子に印加する電気信号から検出する検出回路５を少なくとも備えたことを特徴とする半導体試験装置。
（付記２）  上記検出回路５が上記電気的負荷要因をリアルタイムに検出する検出回路５からからなるとともに、前記電気的負荷要因を最適化補正する試験周辺回路６を備えたことを特徴とする付記１記載の半導体試験装置。
（付記３）  上記試験周辺回路６が、波形補正回路７及び波形合成回路８を備えていることを特徴とする付記２記載の半導体試験装置。
（付記４）  テスタ２及びテストフィクスチャ３を備えたテストシステム１において、被測定電子デバイスの試験時に発生する電気的負荷要因を、被測定電子デバイスの入出力端子に印加する電気信号から検出する機能を備えたことを特徴とするテストシステム。
（付記５）  上記電気的負荷要因を検出する機能が、被測定電子デバイスに依存したソフトウエアを必要としないハードウエアにより構成されることを特徴とする付記４記載のテストシステム。
（付記６）  上記電気的負荷要因を検出する機能により電気的負荷要因をリアルタイムに検出するとともに、前記検出結果に基づいて上記被測定電子デバイスの入出力端子に印加する電気信号を最適化補正する機能を有することを特徴とする付記３または４に記載のテストシステム。
【産業上の利用可能性】
【００４５】
本発明の活用例としては、ＩＣやＬＳＩ等の半導体装置の試験工程が典型的なものであるが、半導体装置の試験に限られるものではなく、液晶パネルのアクティブマトリクス基板の試験測定や、超伝導デバイスの試験測定等の他の電子デバイスの試験測定にも適用されるものである。
【図面の簡単な説明】
【００４６】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例のテストシステムの概念的構成図である。
【図３】本発明の実施例のテストシステムにおける印加電圧波形自己補償原理を示す概念的構成図である。
【図４】本発明の実施例のテストシステムにおける補正パターン発生方法の説明図である。
【図５】被測定デバイスに印加される電気信号の波形の説明図である。
【図６】従来のテストシステムの概念的構成図である。
【図７】被測定デバイスに印加される電気信号の波形の説明図である。
【図８】テストシステムにノイズ低減のためのキャパシタを取り付けた場合の概念的構成図である。
【符号の説明】
【００４７】
１  テストシステム
２  テスタ
３  テストフィクスチャ
４  半導体装置
５  検出回路
６  試験周辺回路
７  波形補正回路
８  波形合成回路
１０  テスタ
１１  パターンジェネレータ
１２  波形状態情報解析装置
１３  波形補正回路
１４  波形合成回路
１５  比較回路
１６  リミッタ回路
２０  テストフィクスチャ
２１  信号線
２２  電源線
２３  ＧＮＤ線
２４  波形検出回路
２５  波形検出回路
２６  波形検出回路
３０  被測定デバイス
５０  テストシステム
５１  テスタ
５２  波形生成装置
５３  テストフィクスチャ
５４  キャパシタ
５５  電圧供給部
５６  ドライバ
５７  コンパレータ
５８  ＧＮＤ／基準レベル
６０  被測定デバイス
【図１】
2006162492.tif 000003
【図２】
2006162492.tif 000004
【図３】
2006162492.tif 000005
【図４】
2006162492.tif 000006
【図５】
2006162492.tif 000007
【図６】
2006162492.tif 000008
【図７】
2006162492.tif 000009
【図８】
2006162492.tif 000010