(57)【要約】【課題】共通の電源電圧に接続されるＬＥＤ等の複数の負荷を、より小規模な回路で効率よく駆動することができる電流出力型駆動装置を提供する。【解決手段】複数の電流出力回路２−１〜２−ｎにおける駆動電流の帰還制御に共通の誤差増幅回路３を用いる。その際、誤差増幅回路３と電流出力回路２−１〜２−ｎとの接続の切り替えに伴って電流出力回路２−１〜２−ｎの出力端子電圧が過渡的に変動するが、この変動がコンパレータ１６へ伝達されないようにするため、接続切り替え後の所定期間、最低電圧検出回路１３の検出電圧を信号保持回路１５が保持する。これにより、電流出力回路２−１〜２−ｎの出力端子電圧における最低電圧をマージン分の最小限の電圧に近づける電源電圧ＶＬＥＤの帰還制御が安定に動作するため、より低い電源電圧ＶＬＥＤで効率よく負荷を駆動できる。【選択図】      図１
2006033223.tif 000002
【特許請求の範囲】
【請求項１】
共通の電源電圧に接続される複数の負荷にそれぞれ電流設定信号に応じた駆動電流を出力する電流出力型駆動装置であって、
上記複数の負荷に接続される上記駆動電流の複数の出力端子に生じる電圧の中から、最低の電圧を検出する最低電圧検出回路と、
上記最低電圧検出回路において検出される最低電圧が所定の電圧に近づくように上記電源電圧を制御する電源電圧制御回路と、
上記駆動電流が上記電流駆動信号で設定される電流に対して有する誤差を増幅するための誤差増幅回路と、
上記誤差増幅回路と選択的に接続され、上記誤差増幅回路と接続される期間においては、上記誤差増幅回路を含む帰還ループを形成して、上記電流駆動信号で設定される電流に上記駆動電流を近づける帰還制御を行い、上記誤差増幅回路との接続が切り離される期間においては、当該切り離し前の上記駆動電流を保持する、上記複数の負荷に対応した複数の電流出力回路と、
上記誤差増幅回路と上記電流出力回路との接続が切り替えられる時点から、当該切り替えに伴って生じる上記最低電圧検出回路の検出電圧の変動が収束し得る時点までの所定の期間、上記最低電圧検出回路の検出電圧を保持する信号保持回路と、
を有する電流出力型駆動装置。
【請求項２】
上記信号保持回路は、
上記最低電圧検出回路の検出電圧の出力端子と上記電源電圧制御回路の当該検出電圧の入力端子とを接続する配線上に挿入され、上記所定の期間においてオフに設定されるスイッチ回路と、
上記電源電圧制御回路の上記入力端子における電圧変動成分を減衰させるフィルタ回路と、を含む、
請求項１に記載の電流出力型駆動装置。
【請求項３】
上記スイッチ回路は、
入力される制御信号に従ってオンまたはオフする絶縁ゲート型の第１のトランジスタおよび第２のトランジスタの並列回路と、
上記制御信号を論理反転するインバータ回路と、
上記最低電圧検出回路の上記出力端子と上記並列回路の一方の端子とを接続する配線に並列に接続され、上記インバータ回路の論理反転信号に従ってオンまたはオフする絶縁ゲート型の第３のトランジスタと、
上記並列回路の他方の端子と上記電源電圧制御回路の上記入力端子とを接続する配線に並列に接続され、上記インバータ回路の論理反転信号に従ってオンまたはオフする絶縁ゲート型の第４のトランジスタと、
を含み、
上記第１、第２、第３および第４のトランジスタは、共通の半導体基板上において互いに等価な構造で形成される、
請求項２に記載の電流出力型駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定された電流を発光ダイオード等の負荷に出力する電流出力型駆動装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話機はますます高機能になっており、それを実現するための多数の電子部品を搭載するようになっている。例えば、最近では、複数色の発光ダイオード（以降、ＬＥＤと表記する。）を搭載する携帯電話機が登場しており、それらをカラフルに点滅させることで趣向性を高めている。着信時に音楽と合わせてＬＥＤを点滅させたり、あるいは、ゲームを行う際にその進行に合わせてＬＥＤを点滅させることで、ユーザに面白みを与えている。
【０００３】
また、こうした高機能化の一方で、携帯電話機の小型化、低消費電力化への要求も厳しさを増している。携帯電話機に搭載される部品の中で、特にＬＥＤ等の発光素子は消費電力が大きく、低消費電力化のネックになっている。例えば、ＬＥＤを１つ点灯させると、１０ｍＡ程度の消費電流が流れる。そのため、複数色のＬＥＤを様々に明るさを変えながら長時間点滅させる使い方をされた場合、消費電力が非常に多くなり、電池の使用時間が短くなるという問題を生じる。
【０００４】
こうした問題を解決するため、特許文献１には、複数のＬＥＤの中で最大の順方向電圧を有するＬＥＤに合わせて、これらのＬＥＤに供給する電源電圧を制御する方法が記載されている。最大の順方向電圧を有するＬＥＤにおいて発光に必要なマージンを確保しつつ電源電圧を最小に制御することで、駆動回路の電力消費を減らすことができる。
【０００５】
【特許文献１】特開２００４−６５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１に示す発光素子駆動装置は、その図２に示すように、駆動電流の設定値とモニタ値とが近づくように負帰還制御する電流駆動回路を、駆動する発光素子ごとに設けている。そしてこの電流駆動回路には、それぞれ、駆動電流のモニタ値を増幅するための電流検出アンプと、設定値に対するモニタ値の誤差を増幅するための電流制御アンプとが設けられている。
一般に増幅回路（アンプ）は多数の回路素子を用いて構成されており、少なからず電力を消費するため、これを電流駆動回路にそれぞれ設けると、回路規模や消費電力が増大する不利益を生じる。
【０００７】
本発明はかかる事情に鑑みてなされたものであり、その目的は、共通の電源電圧に接続されるＬＥＤ等の複数の負荷を、より小規模な回路で効率よく駆動することができる電流出力型駆動装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明は、共通の電源電圧に接続される複数の負荷にそれぞれ電流設定信号に応じた駆動電流を出力する電流出力型駆動装置であって、最低電圧検出回路と、電源電圧制御回路と、誤差増幅回路と、上記複数の負荷に対応した複数の電流出力回路と、信号保持回路とを有する。
上記最低電圧検出回路は、上記複数の負荷に接続される上記駆動電流の複数の出力端子に生じる電圧の中から、最低の電圧を検出する。
上記電源電圧制御回路は、上記最低電圧検出回路において検出される最低電圧が所定の電圧に近づくように上記電源電圧を制御する。
上記誤差増幅回路は、上記駆動電流が上記電流駆動信号で設定される電流に対して有する誤差を増幅する。
上記電流出力回路は、上記誤差増幅回路と選択的に接続される。上記誤差増幅回路と接続される期間において、上記電流出力回路は、上記誤差増幅回路を含む帰還ループを形成して、上記電流駆動信号で設定される電流に上記駆動電流を近づける帰還制御を行う。上記誤差増幅回路との接続が切り離される期間において、上記電流出力回路は、当該切り離し前の上記駆動電流を保持する。
上記信号保持回路は、上記誤差増幅回路と上記電流出力回路との接続が切り替えられる時点から、当該切り替えに伴って生じる上記最低電圧検出回路の検出電圧の変動が収束し得る時点までの所定の期間、上記最低電圧検出回路の検出電圧を保持する。
【０００９】
上記本発明によると、上記複数の負荷に接続される上記駆動電流の複数の出力端子に生じる電圧の中から、上記最低電圧検出回路によって最低の電圧が検出される。上記電源電圧は、上記最低電圧検出回路において検出される最低電圧が所定の電圧に近づくように、上記電源電圧制御回路によって制御される。
一方、上記複数の電流出力回路は、上記誤差増幅回路と選択的に接続される。上記誤差増幅回路と接続される期間において、上記電流出力回路では、上記誤差増幅回路を含む帰還ループが形成される。そして、上記電流駆動信号で設定される電流に上記駆動電流を近づける帰還制御が行われる。また、上記誤差増幅回路との接続が切り離される期間において、上記電流出力回路では、当該切り離し前の上記駆動電流が保持される。
上記誤差増幅回路と上記電流出力回路との接続が切り替えられる時点から、当該切り替えに伴って生じる上記最低電圧検出回路の検出電圧の変動が収束し得る時点までの所定の期間、上記信号保持回路によって、上記最低電圧検出回路の検出電圧が保持されるため、上記最低電圧検出回路の検出電圧の変動に伴う上記電源電圧の制御の不安定化が防止される。
【００１０】
なお、上記信号保持回路は、上記最低電圧検出回路の検出電圧の出力端子と上記電源電圧制御回路の当該検出電圧の入力端子とを接続する配線上に挿入され、上記所定の期間においてオフに設定されるスイッチ回路と、上記電源電圧制御回路の上記入力端子における電圧変動成分を減衰させるフィルタ回路とを含んでも良い。
上記の構成によると、上記所定の期間において上記スイッチ回路がオフし、更に、上記フィルタ回路において電圧の変動成分が減衰されるため、上記所定の期間において上記最低電圧検出回路の検出電圧に変動が生じても、当該変動成分は上記電源電圧制御回路の上記入力端子において大幅に減衰する。
【００１１】
また、上記スイッチ回路は、入力される制御信号に従ってオンまたはオフする絶縁ゲート型の第１のトランジスタおよび第２のトランジスタの並列回路と、上記制御信号を論理反転するインバータ回路と、上記最低電圧検出回路の上記出力端子と上記並列回路の一方の端子とを接続する配線に並列に接続され、上記インバータ回路の論理反転信号に従ってオンまたはオフする絶縁ゲート型の第３のトランジスタと、上記並列回路の他方の端子と上記電源電圧制御回路の上記入力端子とを接続する配線に並列に接続され、上記インバータ回路の論理反転信号に従ってオンまたはオフする絶縁ゲート型の第４のトランジスタとを含んでも良く、上記第１、第２、第３および第４のトランジスタは、共通の半導体基板上において互いに等価な構造で形成されても良い。
上記の構成によると、上記第１および第２のトランジスタがオンからオフへ変化するとき、上記第３および第４のトランジスタがオフからオンへ変化するため、上記第１および第２のトランジスタにオン状態で蓄積されていた電荷が、上記第３および第４のトランジスタをオン状態にする電荷として使用される。また、上記第１、第２、第３および第４のトランジスタが共通の半導体基板上において互いに等価な構造で形成されることによって、オンからオフへの変化に伴い上記第１および第２のトランジスタより放出される電荷量と、オフからオンへの変化に伴い上記第３および第４のトランジスタに蓄積される電荷量とが、互いに近似した大きさになる。
同様に、上記第３および第４のトランジスタがオンからオフへ変化するとき、上記第１および第２のトランジスタがオフからオンへ変化するため、上記第３および第４のトランジスタにオン状態で蓄積されていた電荷が、上記第１および第２のトランジスタをオン状態にする電荷として使用される。上記第１、第２、第３および第４のトランジスタが共通の半導体基板上において互いに等価な構造で形成されることによって、オンからオフへの変化に伴い上記第３および第４のトランジスタより放出される電荷量と、オフからオンへの変化に伴い上記第１および第２のトランジスタに蓄積される電荷量とが、互いに近似した大きさになる。
【発明の効果】
【００１２】
本発明によれば、負荷電流を帰還制御する複数の電流出力回路において誤差増幅回路を共有することにより、共通の電源電圧に接続される複数の負荷を、より小規模な回路で効率よく駆動することができる。また、複数の電流出力回路と共通の誤差増幅回路との接続を切り替える際の電源電圧制御の不安定化を防止して、電源電圧をより適切な値に設定することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態として、共通の電源電圧ＶＬＥＤに接続されたｎ個（ｎは１より大きい整数を示す。以下同じ。）のＬＥＤ１−１〜１−ｎを駆動する電流出力型駆動装置について説明する。
【００１４】
図１は、本発明の実施形態に係る電流出力型駆動装置の構成の一例を示す図である。
図１に示す電流出力型駆動装置は、電流出力回路２−１，…，２−ｎと、誤差増幅回路３と、レベルシフタ４−１，…，４−ｎと、フラグレジスタ５−１，…，５−ｎと、同期レジスタ６−１，…，６−ｎと、論理回路７−１，…，７−ｎと、制御レジスタ８−１，…，８−ｎと、データ入力回路９と、サンプリングクロック発生回路１０と、基準電圧発生回路１１と、基準電流発生回路１２と、最低電圧検出回路１３と、基準電圧バッファ１４と、信号保持回路１５と、コンパレータ１６と、電源電圧発生回路１７とを有する。
【００１５】
なお、最低電圧検出回路１３は、本発明の最低電圧検出回路の一実施形態である。
コンパレータ１６は、本発明の電源電圧制御回路の一実施形態である。
電流出力回路２−１，…，２−ｎは、本発明の電流出力回路の一実施形態である。
信号保持回路１５は、本発明の信号保持回路の一実施形態である。
【００１６】
データ入力回路９は、ＬＥＤ１−１〜１−ｎの電流設定データや点灯／消灯命令を上位装置からシリアルデータＳＤＡＴＡで入力し、これをパラレルデータに変換する。すなわち、図示しない上位装置によってイネーブル信号ＳＥＮを活性化されると、クロック信号ＳＣＫに同期してシリアルデータＳＤＡＴＡを順次に入力し、パラレルデータへ変換する。
またデータ入力回路９は、設定信号ＩＤ0〜ＩＤm-1によって識別コードが設定される場合、同じ識別コードを有するシリアルデータＳＤＡＴＡのみをパラレルデータに変換する。これにより、複数の電流出力型駆動装置においてシリアルデータＳＤＡＴＡの信号線を共有することができる。
【００１７】
データ入力回路９においてシリアルデータＳＤＡＴＡから変換されたパラレルデータは、制御レジスタ８−１〜８−ｎに入力される。
【００１８】
制御レジスタ８−ｉ（ｉは、１からｎまでの何れか１つの整数を示す。以下同じ。）は、２ビットのレジスタ［ＭＤ１，ＭＤ０］と、４ビットのレジスタ［Ｄ３，Ｄ２，Ｄ１，Ｄ０］とを有する。
レジスタ［ＭＤ１，ＭＤ０］は、ＬＥＤ１−ｉの点灯／消灯命令を記憶する。
レジスタ［Ｄ３，Ｄ２，Ｄ１，Ｄ０］は、ＬＥＤ１−ｉの電流設定データを記憶する。
【００１９】
論理回路７−ｉは、制御レジスタ８−ｉのレジスタ［ＭＤ１，ＭＤ０］に格納される点灯／消灯命令と、レジスタ［Ｄ３，Ｄ２，Ｄ１，Ｄ０］に格納される電流設定データとの論理積を演算し、演算結果をＬＥＤ１−ｉの電流設定データとして出力する。
すなわち、レジスタ［ＭＤ１，ＭＤ０］にＬＥＤ１−ｉを消灯させる命令が格納される場合、レジスタ［Ｄ３，Ｄ２，Ｄ１，Ｄ０］に格納されるデータに関わらず、ＬＥＤ１−ｉの電流をゼロに設定する電流設定データを出力し、レジスタ［ＭＤ１，ＭＤ０］にＬＥＤ１−ｉを点灯させる命令が格納される場合は、レジスタ［Ｄ３，Ｄ２，Ｄ１，Ｄ０］に格納されるデータをそのままＬＥＤ１−ｉの電流設定データとして出力する。
【００２０】
ｎ個のフラグレジスタ５−１〜５−ｎは、リング状に接続されたシフトレジスタを構成しており、サンプリングクロック信号ＳＡＭＰＬＣＫに同期して、フラグ信号を巡回的にシフトさせる。
【００２１】
同期レジスタ６−ｉは、フラグレジスタ５−ｉにフラグが立つタイミングに同期して、論理回路７−ｉから出力されるＬＥＤ１−ｉの電流設定データを入力し、これを保持する。
【００２２】
レベルシフタ４−ｉは、同期レジスタ６−ｉに保持される電流設定データの信号レベルをシフトして、電流出力回路２−ｉの後述するスイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯの制御信号を生成する。
また、レベルシフタ４−ｉは、同期レジスタ６−ｉに保持される４ビットの電流設定データの信号レベルをシフトして、電流出力回路２−ｉの後述するスイッチ回路ＳＷＤ０〜ＳＷＤ３の制御信号を生成する。
【００２３】
誤差増幅回路３は、電流出力回路２−１〜２−ｎにおいて制御される各ＬＥＤの駆動電流が、同期レジスタ６−１〜６−ｎに保持される電流設定データに対して有する誤差を増幅するための増幅回路である。
【００２４】
誤差増幅回路３は、例えば演算増幅器によって構成される。図１の例では、演算増幅器の正側入力端子に電流出力回路２−１〜２−ｎのスイッチ回路ＳＷＩＰからの基準電圧を入力し、その負側入力端子に電流出力回路２−１〜２−ｎのスイッチ回路ＳＷＩＮからの電流モニタ信号を入力する。また、演算増幅器の出力電圧ＡＭＰＯを電流出力回路２−１〜２−ｎのスイッチ回路ＳＷＯにそれぞれ入力する。
【００２５】
ｎ個の電流出力回路２−１〜２−ｎは、上述したフラグレジスタ５−１〜５−ｎにおいて巡回的にシフトされるフラグ信号に従い、誤差増幅回路３と選択的に接続される。
すなわち、電流出力回路２−ｉは、フラグレジスタ５−ｉにおいてフラグが立っている場合、このフラグに応じてレベルシフタ４−ｉから出力される制御信号により、後述するスイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯがオンに設定されて、誤差増幅回路３と接続される。一方、フラグレジスタ５−ｉにおいてフラグが立っていない場合、スイッチ回路ＳＷＩＰ、ＳＷＩＮ、ＳＷＯがオフに設定されて、誤差増幅回路３との接続が切り離される。
【００２６】
電流出力回路２−ｉは、誤差増幅回路３と接続される期間において、誤差増幅回路３を含んだ帰還ループを形成する。そして、レベルシフタ４−ｉを介して入力される電流設定データの電流値にＬＥＤ１−ｉの駆動電流を近づける帰還制御を行う。一方、誤差増幅回路３との接続が切り離される期間においては、この切り離し前の駆動電流を保持する。
【００２７】
図２は、電流出力回路２−ｉの構成の一例を示す図である。
図２に示す電流出力回路２−ｉは、ｎチャンネルＭＯＳ型のトランジスタＭＮＤ０〜ＭＮＤ３と、電流検出抵抗ＲＤ０〜ＲＤ３と、抵抗Ｒｒｅｆと、キャパシタＣと、スイッチ回路ＳＷＩＰ，ＳＷＩＮ，ＳＷＯ，ＳＷＤ０，…，ＳＷＤ３とを有する。
【００２８】
トランジスタＭＮＤ０〜ＭＮＤ３は、同期レジスタ６−ｉに保持される４ビットの電流設定データの各ビットに対応付けられている。対応するビットが‘１’のとき、後述するスイッチ回路ＳＷＤ０〜ＳＷＤ３によってゲートに制御電圧が入力され、ＬＥＤ１−ｉに駆動電流を流す。対応するビットが‘０’のときは、ゲートに基準電位ＶＳＳが入力されて、オフに設定される。
【００２９】
トランジスタＭＮＤ０〜ＭＮＤ３のドレインは、ノードＮ１に共通に接続される。ノードＮ１は、駆動対象であるＬＥＤ１−ｉのカソードに接続される。
【００３０】
トランジスタＭＮＤｋ（ｋは０から３までの何れか１つの整数を示す。以下同じ。）のソースは、電流検出抵抗ＲＤｋを介して基準電位ＶＳＳに接続されるとともに、スイッチ回路ＳＷＤｋを介してノードＮ３に接続される。
トランジスタＭＮＤｋのゲートは、スイッチ回路ＳＷＤｋを介してノードＮ２または基準電位ＶＳＳに接続される。
【００３１】
トランジスタＭＮＤ０，ＭＮＤ１，ＭＮＤ２，ＭＮＤ３の駆動能力は、１：２：２2：２3に重み付けされている。例えば、トランジスタＭＮＤ１はトランジスタＭＮＤ０と等価なトランジスタを２つ並列接続して構成され、トランジスタＭＮＤ２はこれを４つ、トランジスタＭＮＤ３はこれを８つ並列接続して構成される。
【００３２】
電流検出抵抗ＲＤ０，ＲＤ１，ＲＤ２，ＲＤ３の抵抗値は、２3：２2：２：１に重み付けされている。例えば、電流検出抵抗ＲＤ１は電流検出抵抗ＲＤ０と等価なトランジスタを２つ並列接続して構成され、電流検出抵抗ＲＤ２はこれを４つ、電流検出抵抗ＲＤ３はこれを８つ並列接続して構成される。
【００３３】
スイッチ回路ＳＷＤｋは、同期レジスタ６−ｉに保持される電流設定データの第ｋビットの値Ｄｋが‘１’のとき、トランジスタＭＮＤｋのゲートをノードＮ１に接続するとともに、トランジスタＭＮＤｋと抵抗ＲＤｋとの接続ノードをノードＮ３に接続する。また、電流設定データの第ｋビットの値Ｄｋが‘０’のときは、トランジスタＭＮＤｋのゲートを基準電位ＶＳＳに接続してこれをオフさせるとともに、トランジスタＭＮＤｋと抵抗ＲＤｋとの接続ノードをノードＮ３から切り離す。
【００３４】
スイッチ回路ＳＷＩＰは、一方の端子が誤差増幅回路３の正側入力端子に接続され、他方の端子が抵抗Ｒｒｅｆを介して基準電位ＶＳＳに接続される。
【００３５】
スイッチ回路ＳＷＩＮは、一方の端子が誤差増幅回路３の負側入力端子に接続され、他方の端子がノードＮ３に接続される。
【００３６】
スイッチ回路ＳＷＯは、一方の端子が誤差増幅回路３の出力端子に接続され、他方の端子がノードＮ２に接続される。
【００３７】
スイッチ回路ＳＷＩＰ，ＳＷＩＮ，ＳＷＯは、何れもフラグレジスタ５−ｉのフラグが立っている場合にオンし、フラグが立っていない場合にオフする。
【００３８】
キャパシタＣは、ノードＮ２と基準電位ＶＳＳとの間に接続されており、スイッチ回路ＳＷＩＮがオフしたときにノードＮ２の電圧を保持する。
【００３９】
図２に示す電流出力回路２−ｉの動作を説明する。
トランジスタＭＮＤ０〜ＭＮＤ３のうち、同期レジスタ６−ｉに保持される電流設定データにおいて駆動電流を流すように指定されるトランジスタ（すなわち電流設定データの対応ビットが‘１’のトランジスタ）は、スイッチ回路ＳＷＤ０〜ＳＷＤ３によってゲートがノードＮ２に接続される。電流設定データにおいて指定されない他のトランジスタ（すなわち電流設定データの対応ビットが‘０’のトランジスタ）は、スイッチ回路ＳＷＤ１〜ＳＷＤ３によってゲートが基準電位ＶＳＳに接続される。これにより、電流設定データによって指定されたトランジスタには、ノードＮ２の電圧に応じた駆動電流が流れ、その合成電流がＬＥＤ１−ｉに流れる。指定されない他のトランジスタはオフに設定される。
【００４０】
また、電流設定データにおいて指定されるトランジスタと電流検出抵抗（ＲＤ０〜ＲＤ３）との接続ノードは、スイッチ回路ＳＷＤ１〜ＳＷＤ３によってノードＮ３に共通に接続される。これにより、ＬＥＤ１−ｉの駆動電流が流れる電流検出抵抗は、ノードＮ３と基準電位ＶＳＳとの間に並列接続される。
【００４１】
一方、スイッチ回路ＳＷＩＰ，ＳＷＩＮ，ＳＷＯは、フラグレジスタ５−ｉのフラグ信号に応じて全てオンまたは全てオフに設定される。
スイッチ回路ＳＷＩＰ，ＳＷＩＮ，ＳＷＯが全てオンに設定される場合、基準電流発生回路１２から抵抗Ｒｒｅｆに基準電流ＩＳ１が流れて、これに基準電圧が発生する。誤差増幅回路３では、抵抗Ｒｒｅｆに発生する基準電圧とノードＮ３の電圧との誤差が増幅される。この増幅された誤差電圧は、スイッチ回路ＳＷＯを介してノードＮ２に入力され、ノードＮ２から電流設定データにより指定されるトランジスタのゲートに入力される。
誤差増幅回路３のゲインが十分高いものとすると、抵抗Ｒｒｅｆに発生する電圧とノードＮ３の電圧とがほぼ等しくなるため、ノードＮ３に接続される電流検出抵抗には、その抵抗値と抵抗Ｒｒｅｆの電圧とによって決まる一定の電流が流れる。従って、ＬＥＤ１−ｉに流れる駆動電流Ｉｏｕｔは、次式のように表される。
【００４２】
【数１】
2006033223.tif 000003
【００４３】
ただし、式（１）において‘ｒ０’〜‘ｒ３’は電流検出抵抗Ｒ０〜Ｒ３の抵抗値を示し、‘ｒ’は抵抗Ｒｒｅｆの抵抗値を示す。
【００４４】
スイッチ回路ＳＷＩＰ，ＳＷＩＮ，ＳＷＯがオンからオフに設定されると、ノードＮ２の電圧はキャパシタＣとトランジスタのゲート容量によって保持される。これにより、電流設定データで指定されるトランジスタには、スイッチ回路ＳＷＩＰ，ＳＷＩＮ，ＳＷＯのオンの期間と同様の電流が流れ続ける。
【００４５】
なお、ＬＥＤの順方向電圧は発光色によって異なっており、例えば、赤色ＬＥＤは約２．０Ｖ、緑色ＬＥＤは約３．０Ｖ、青色ＬＥＤは約３．０Ｖ、白色ＬＥＤは約３．５Ｖの順方向電圧を有している。そのため、ノードＮ１に発生する電圧ＶＤｉ（＝ＶＬＥＤ−ＶＦ）は、駆動するＬＥＤの発光色に応じてばらついている。
ＬＥＤの順方向電圧が小さくノードＮ１の電圧が大きくい場合、トランジスタＭＮＤ０〜ＭＮＤ３のドレイン電圧が大きくなるため、ゲート電圧は小さくなる。従って、誤差増幅回路３の出力電圧は小さくなる。
逆に、ＬＥＤの順方向電圧が大きくノードＮ１の電圧が小さい場合、トランジスタＭＮＤ０〜ＭＮＤ３のドレイン電圧が小さくなるため、ゲート電圧は大きくなる。従って、誤差増幅回路３の出力電圧は大きくなる。
このように、誤差増幅回路３の出力電圧は、電流出力回路２−ｉに負荷として接続されるＬＥＤ１−ｉに発光色に応じて異なった大きさになる。
以上が、図２に示す電流出力回路２−ｉの説明である。
【００４６】
図１の説明に戻る。
サンプリングクロック発生回路１０は、上述したフラグレジスタ５−１〜５−ｎにおいてフラグ信号を巡回的にシフトさせるためのサンプリングクロック信号ＳＡＭＰＬＣＫを発生する。このサンプリングクロック信号ＳＡＭＰＬＣＫに同期して、同期レジスタ６−１〜６−ｎにおける電流設定値の保持、ならびに、誤差増幅回路３と電流出力回路２−１〜２−ｎとの接続の切り替えが行われる。
【００４７】
また、サンプリングクロック発生回路１０は、サンプリングクロック信号ＳＡＭＰＬＣＫに同期して誤差増幅回路３と電流出力回路２−１〜２−ｎとの接続の切り替えが行われた後の所定期間、後述する信号保持回路１５において信号を保持させるための制御信号ＸＭＳＫＣＫを出力する。
【００４８】
制御回路１８は、図１に示す電流出力型駆動装置の全体的な制御を行う。
例えば、論理回路７−１〜７−ｎから出力される電流設定データを監視し、少なくとも１個のＬＥＤを点灯させる電流設定データが出力されているか否かを判定する。ＬＥＤを点灯させる電流設定データが出力される場合、制御回路１８は、基準電圧発生回路１１、基準電流発生回路１２、基準電圧バッファ１４、最低電圧検出回路１３、電源電圧発生回路１７、コンパレータ１６、誤差増幅回路３などのアナログ回路を活性化（電源電圧を供給する等）する。また、サンプリングクロック発生回路１０を活性化して、サンプリングクロック信号ＳＡＭＰＬＣＫを発生させる。一方、ＬＥＤを点灯させる電流設定データが出力されていない場合には、アナログ回路やサンプリングクロック発生回路１０を不活性化（電源電圧の供給を停止する等）する。これにより、スタンバイ状態におけるアナログ回路やサンプリングクロック発生回路１０の消費電力を削減することができる。
【００４９】
基準電流発生回路１２は、制御回路１８によって活性化された場合に、基準電流ＩＳ１を発生して電流出力回路２−１〜２−ｎに供給する。
【００５０】
基準電圧発生回路１１は、制御回路１８によって活性化された場合に、基準電圧Ｖｒｅｆを発生して基準電圧バッファ１４に出力する。
【００５１】
最低電圧検出回路１３は、ＬＥＤ１−１〜１−ｎのカソードに接続される電流出力回路２−１〜２−ｎの出力端子の電圧ＶＤ１〜ＶＤｎを比較して、この中の最低の電圧を検出する。
ＬＥＤ１−１〜１−ｎのアノードは共通の電源電圧ＶＬＥＤに接続されているため、最低電圧検出回路１３が検出する最低の電圧は、最大の順方向電圧を有するＬＥＤに接続された出力端子の電圧である。
【００５２】
基準電圧バッファ１４は、最低電圧検出回路１３における電圧シフトを模倣する回路である。すなわち、検出元の出力端子の電圧に対して最低電圧検出回路１３より出力される検出電圧ＶＭＩＮが有するずれ分と同等な電圧シフトを基準電圧Ｖｒｅｆに与えて、このずれ分を補正する。
【００５３】
コンパレータ１６は、信号保持回路１５を介して入力される最低電圧検出回路１３の検出電圧ＶＭＩＮ＿ＭＳＫが所定の電圧に近づくように、電源電圧発生回路１７の電源電圧ＶＬＥＤを制御する回路である。
すなわち、基準バッファ１４において補正された基準電圧Ｖｒｅｆ＿ＢＵＦと検出電圧ＶＭＩＮ＿ＭＳＫとを比較し、検出電圧ＶＭＩＮ＿ＭＳＫが基準電圧Ｖｒｅｆ＿ＢＵＦよりも低い場合に電源電圧ＶＬＥＤが上昇し、検出電圧ＶＭＩＮ＿ＭＳＫが基準電圧Ｖｒｅｆ＿ＢＵＦよりも高い場合に電源電圧ＶＬＥＤが低下するように、電源電圧発生回路１７を制御する。
【００５４】
電源電圧発生回路１７は、ＬＥＤ１−１〜１−ｎのアノードに供給する電源電圧ＶＬＥＤを発生する回路であり、コンパレータ１６の制御に従って電源電圧ＶＬＥＤを上昇もしくは低下させる。
【００５５】
例えば、電源電圧発生回路１７は、アナログ回路の電源電圧ＶＤＤ（３Ｖ程度）を昇圧してＬＥＤの電源電圧ＶＬＥＤ（４．５〜５Ｖ程度）を発生させる昇圧型電源回路として構成される。コンパレータ１６の制御に従って電源電圧ＶＬＥＤを上昇させる場合には昇圧動作を実行し、電源電圧ＶＬＥＤを低下させる場合には昇圧動作を停止させる。昇圧動作を停止させた場合、電源電圧ＶＬＥＤはＬＥＤの駆動電流によって自然に降下する。
【００５６】
信号保持回路１５は、サンプリングクロック発生回路１０より出力される制御信号ＸＭＳＫＣＫに従って、誤差増幅回路３と電流出力回路２−１〜２−ｎとの接続が切り替えられる時点から、当該切り替えに伴って生じる最低電圧検出回路１３の検出電圧ＶＭＩＮの変動が収束し得る時点までの所定の期間、最低電圧検出回路１３の検出電圧ＶＭＩＮを保持した検出電圧ＶＭＩＮ＿ＭＳＫをコンパレータ１６に出力する。
【００５７】
図３は、信号保持回路１５の構成の一例を示す図である。
図３に示す信号保持回路１５は、スイッチ回路ＳＷＭとフィルタ回路ＦＩＬとを有する。
図３の例において、スイッチ回路ＳＷＭは、ｎチャンネルＭＯＳ型のトランジスタＭＮ１，…，ＭＮ４とインバータ回路ＩＮＶ１とを含み、フィルタ回路ＦＩＬは、抵抗Ｒ１とキャパシタＣ１とを含む。
【００５８】
なお、スイッチ回路ＳＷＭは、本発明のスイッチ回路の一実施形態である。
フィルタ回路ＦＩＬは、本発明のフィルタ回路の一実施形態である。
トランジスタＭＮ１およびＭＮ２の並列回路は、本発明の第１のトランジスタおよび第２のトランジスタの並列回路の一実施形態である。
トランジスタＭＮ３は、本発明の第３のトランジスタの一実施形態である。
トランジスタＭＮ４は、本発明の第４のトランジスタの一実施形態である。
抵抗Ｒ１およびキャパシタＣ１を有するフィルタ回路ＦＩＬは、本発明のフィルタ回路の一実施形態である。
【００５９】
スイッチ回路ＳＷＭは、最低電圧検出回路１３の検出電圧ＶＭＩＮの出力端子とコンパレータ１６の当該検出電圧の入力端子とを接続する配線上に挿入されており、制御信号ＸＭＳＫＣＫに従って、誤差増幅回路３と電流出力回路２−１〜２−ｎとの接続が切り替えられる時点から、当該切り替えに伴って生じる最低電圧検出回路１３の検出電圧ＶＭＩＮの変動が収束し得る時点までの所定の期間においてオフに設定される。
【００６０】
トランジスタＭＮ１およびＭＮ２は互いに並列に接続されており、それぞれゲートに入力される制御信号ＸＭＳＫＣＫに従いオンまたはオフする。すなわち、制御信号ＸＭＳＫＣＫがハイレベルのときにオンし、ローレベルのときにオフする。
【００６１】
インバータ回路ＩＮＶ１は、制御信号ＸＭＳＫＣＫを論理反転してトランジスタＭＮ３およびＭＮ４のゲートに入力する。
【００６２】
トランジスタＭＮ３は、最低電圧検出回路１３の出力端子とトランジスタＭＮ１およびＭＮ２の並列回路における一方の端子とを接続する配線に並列に接続されており、インバータ回路ＩＮＶ１の論理反転信号に応じてオンまたはオフする。すなわち、制御信号ＸＭＳＫＣＫがハイレベルのときにオフし、ローレベルのときにオンする。
【００６３】
トランジスタＭＮ４は、トランジスタＭＮ１およびＭＮ２の並列回路における他方の端子とコンパレータ１６の検出電圧ＶＭＩＮ＿ＭＳＫの入力端子とを接続する配線に並列に接続されており、インバータ回路の論理反転信号に従ってオンまたはオフする。すなわち、制御信号ＸＭＳＫＣＫがハイレベルのときにオフし、ローレベルのときにオンする。
【００６４】
フィルタ回路ＦＩＬは、コンパレータ１６の検出電圧ＶＭＩＮ＿ＭＳＫの入力端子における電圧変動成分を減衰させるローパスフィルタ回路である。
抵抗Ｒ１の一方の端子はトランジスタＭＮ４に接続され、他方の端子はコンパレータ１６の検出電圧ＶＭＩＮ＿ＭＳＫの入力端子に接続されるとともにキャパシタＣ１を介して基準電位ＶＳＳに接続される。
【００６５】
図３に示す信号保持回路１５の動作を説明する。
制御信号ＸＭＳＫＣＫがローレベルのとき、スイッチ回路ＳＷＭがオフ（すなわちトランジスタＭＮ１およびＭＮ２がオフ）し、最低電圧検出回路１３の検出電圧ＶＭＩＮはコンパレータ１６に伝達されなくなる。このとき、フィルタ回路ＦＩＬのキャパシタＣ１には、スイッチ回路ＳＷＭがオフする直前の電荷が蓄積されるため、コンパレータ１６に入力される検出電圧ＶＭＩＮ＿ＭＳＫは、スイッチ回路ＳＷＭがオフする直前の電圧に保持される。
一方、制御信号ＸＭＳＫＣＫがハイレベルのとき、スイッチ回路ＳＷＭがオン（すなわちトランジスタＭＮ１およびＭＮ２がオン）し、最低電圧検出回路１３の検出電圧ＶＭＩＮはスイッチ回路ＳＷＭおよびフィルタ回路ＦＩＬを通ってコンパレータ１６に入力される。
従って、コンパレータ１６には、制御信号ＸＭＳＫＣＫがローレベルに設定される間、最低電圧検出回路１３の検出電圧ＶＭＩＮの変動がマスクされた一定の電圧が入力される。
【００６６】
トランジスタＭＮ３およびＭＮ４は、トランジスタＭＮ１およびＭＮ２のゲート−ドレイン間、ゲート−ソース間に存在する寄生容量の電荷を吸収して、スイッチング動作に伴うノイズを軽減するための回路である。
【００６７】
すなわち、トランジスタＭＮ１およびＭＮ２がオンからオフへ変化するとき、トランジスタＭＮ３およびＭＮ４はオフからオンへ変化するため、トランジスタＭＮ１およびＭＮ２にオン状態で蓄積されていた電荷が、トランジスタＭＮ３およびＭＮ４をオン状態にする電荷として使用される。トランジスタＭＮ１〜ＭＮ４が共通の半導体基板上において互いに等価な構造で形成されているものとすると、オンからオフへの変化に伴いトランジスタＭＮ１およびＭＮ２より放出される電荷量と、オフからオンへの変化に伴いトランジスタＭＮ３およびＭＮ４に蓄積される電荷量とが、互いに近似した大きさになる。
また、トランジスタＭＮ３およびＭＮ４がオンからオフへ変化するとき、トランジスタＭＮ１およびＭＮ２はオフからオンへ変化するため、トランジスタＭＮ３およびＭＮ４にオン状態で蓄積されていた電荷が、トランジスタＭＮ１およびＭＮ２をオン状態にする電荷として使用される。ここでも、トランジスタＭＮ１〜ＭＮ４が共通の半導体基板上において互いに等価な構造で形成されているものとすると、オンからオフへの変化に伴いトランジスタＭＮ３およびＭＮ４より放出される電荷量と、オフからオンへの変化に伴いトランジスタＭＮ１およびＭＮ２に蓄積される電荷量とが、互いに近似した大きさになる。
このようにして、トランジスタＭＮ１およびＭＮ２のスイッチングに伴ってゲート−ドレイン間、ゲート−ソース間に流れるノイズ電流を、トランジスタＭＮ３およびＭＮ４で吸収することができる。
【００６８】
スイッチング動作に伴うノイズは、上述したトランジスタＭＮ３およびＭＮ４の動作と、フィルタ回路ＦＩＬによるローパスフィルタ動作によって二重に除去される。そのため、コンパレータ１６には、スイッチング動作による影響が取り除かれた安定した検出電圧が入力される。
【００６９】
なお、図３に示す信号保持回路１５は、直流バイアスを必要としていないため、この回路を追加することによる直流的な消費電力の増加はない。
以上が、図３に示す信号保持回路１５の説明である。
【００７０】
ここで、上述した構成を有する図１に示す電流出力型駆動装置の動作を説明する。
【００７１】
まず、ＬＥＤ１−１〜１−ｎの駆動電流を時分割で制御する動作について説明する。
【００７２】
上位装置から入力されるシリアルデータＳＤＡＴＡは、データ入力回路９においてパラレルデータに変換され、その中に含まれている点灯／消灯命令や電流設定データが制御レジスタ８−１〜８−ｎにそれぞれ転送される。論理回路７−１〜７−ｎからは、制御レジスタ８−１〜８−ｎに書き込まれる点灯／消灯命令と電流設定データとの論理積が演算され、点灯命令が設定された場合には電流設定データがそのまま出力され、消灯命令が設定された場合には電流をゼロに設定する電流設定データが出力される。
【００７３】
論理回路７−１〜７−ｎから出力される電流設定データに、少なくとも１つのＬＥＤを点灯させる電流設定データが含まれていると、制御回路１８によって各アナログ回路が活性化され、基準電流発生回路１２から電流出力回路２−１〜２−ｎに基準電流ＩＳ１が出力される。また、サンプリングクロック発生回路１０が活性化されて、サンプリングクロック信号ＳＡＭＰＬＣＫが発生する。
【００７４】
サンプリングクロック信号ＳＡＭＰＬＣＫが発生すると、リング状に接続されたフラグレジスタ５−１〜５−ｎにおいて、フラグ信号が巡回的にシフトする。
【００７５】
フラグレジスタ５−ｉにフラグが立つと、論理回路７−ｉの電流設定データが同期レジスタ６−ｉに転送されるとともに、電流出力回路２−ｉのスイッチ回路ＳＷＩＰ，ＳＷＩＮ，ＳＷＯがオンに設定されて、電流出力回路２−ｉと誤差増幅回路３とが接続される。これにより、電流出力回路２−ｉでは、同期レジスタ６−ｉに転送された電流設定データの電流値にＬＥＤ１−ｉの駆動電流が近づくように、帰還制御が実行される。
その後、フラグレジスタ５−ｉから次のレジスタへフラグが移ると、電流出力回路２−ｉと誤差増幅回路３との接続が切り離される。このとき、電流出力回路２−ｉのキャパシタＣには切り離し前の電圧が保持されるため、電流出力回路２−ｉの駆動電流は切り離し前の帰還制御によって設定された電流が流れつづける。
一方、フラグの移動先においては、上記と同様に、電流出力回路と誤差増幅回路３が接続されて、ＬＥＤの駆動電流が帰還制御される。
【００７６】
このように、誤差増幅回路３と電流出力回路２−１〜２−ｎとの接続がフラグのシフトとともに順次に切り替えられることにより、ＬＥＤ１−１〜１−ｎの駆動電流は時分割で帰還制御される。
【００７７】
次に、ＬＥＤの電源電圧ＶＬＥＤの制御について説明する。
【００７８】
先に説明したように、ＬＥＤの順方向電圧は発光色に応じてばらついているため、ＬＥＤ１−１〜１−ｎに様々な発光色のものを使用すると、電流出力回路２−１〜２−ｎの出力端子の電圧ＶＤ１〜ＶＤｎは様々にばらつく。最低電圧検出回路１３では、この電圧ＶＤ１〜ＶＤｎの中から最低の電圧（すなわち順方向電圧が最大のＬＥＤに接続される電流出力回路の出力端子の電圧）が検出される。最低電圧検出回路１３で検出された電圧は、信号保持回路１５を介してコンパレータ１６に入力され、基準電圧Ｖｒｅｆ＿ＢＵＦと比較される。そして、最低電圧検出回路１３の検出電圧が基準電圧Ｖｒｅｆ＿ＢＵＦよりも低い場合に電源電圧ＶＬＥＤが上昇し、基準電圧Ｖｒｅｆ＿ＢＵＦよりも高い場合に電源電圧ＶＬＥＤが低下するように、電源電圧発生回路１７が制御される。
このように、電源電圧ＶＬＥＤは、電圧ＶＤ１〜ＶＤｎの中の最低電圧が基準電圧Ｖｒｅｆ＿ＢＵＦに近づくように帰還制御される。
そのため、順方向電圧最大のＬＥＤにおいて所望の駆動電流を流すことができる必要最小限のマージンが確保されるように、基準電圧Ｖｒｅｆ＿ＢＵＦを適切な値に設定すれば、ＬＥＤの発光輝度を維持できる範囲で電源電圧ＶＬＥＤを最低に設定することができる。
【００７９】
次に、信号保持回路１５の信号保持動作による電源電圧ＶＬＥＤの帰還制御の安定化について説明する。
【００８０】
ｎ個の電流出力回路２−１〜２−ｎに対して、種々の発光色のＬＥＤが例えば、白、白、白、白、赤、青、緑、赤、青、緑、‥‥のように接続されており、これらのＬＥＤに対して上述した時分割による駆動電流の帰還制御を行った場合、誤差増幅回路３の出力電圧ＡＭＰＯは、ＬＥＤの順方向電圧に合わせて変化する。
【００８１】
例えば、ＬＥＤの順方向電圧が小さい場合、電流出力回路のトランジスタ（ＭＮＤ０〜ＭＮＤ３）のドレイン電圧が大きくなるため、そのゲート電圧は小さくて良い。従って、この場合、誤差増幅回路３の出力電圧ＡＭＰＯは小さくなる。逆に、ＬＥＤの順方向電圧が大きい場合はドレイン電圧が小さくなり、ゲート電圧を大きくする必要があるため、誤差増幅回路３の出力電圧ＡＭＰＯは大きくなる。
【００８２】
このように、誤差増幅回路３の出力電圧ＡＭＰＯは、ＬＥＤの順方向電圧に合わせて変化するため、その出力電圧ＡＭＰＯは過渡的に振動する。出力電圧ＡＭＰＯが振動すると、これに応じて電流検出回路の出力端子電圧も振動するため、最低電圧検出回路１３の検出電圧に振動を生じる場合がある。
【００８３】
以下、具体的な信号波形の例を示して、出力電圧ＡＭＰＯの振動による最低電圧検出回路１３の検出電圧の振動を説明する。
図４は、ＬＥＤの時分割制御に伴うＬＥＤの電源電圧制御の不安定化について説明するための図であり、電流出力型駆動装置の各部の信号波形の一例を示している。
【００８４】
図４（Ａ）は、サンプリングクロック信号ＳＡＭＰＬＣＫの波形を示し、図４（Ｂ），（Ｃ），（Ｄ）は、フラグレジスタ５−（ｉ−１），５−ｉ，５−（ｉ＋１）のフラグ信号ＦＬＡＧｉ−１、ＦＬＡＧｉ、ＦＬＡＧｉ＋１の波形を示している。
この図の例によれば、サンプリングクロック信号ＳＡＭＰＬＣＫに同期して、フラグレジスタ５−（ｉ−１），５−ｉ，５−（ｉ＋１）の順にフラグが立っている。
【００８５】
ここで、仮に、ＬＥＤ１−（ｉ−１）が赤色、ＬＥＤ１−ｉが青色、ＬＥＤ１−（ｉ＋１）が緑色で発光するものとする。
赤色ＬＥＤ１−（ｉ−１）において駆動電流の制御が行われる場合、順方向電圧ＶＦｒは約２．０Ｖと小さいため、電流出力回路２−（ｉ−１）のトランジスタのドレイン電圧は大きくなり、そのゲート電圧である誤差増幅回路３の出力電圧ＡＭＰＯは小さくなる。
青色ＬＥＤ１−ｉにおいて駆動電流の制御が行われる場合、順方向電圧ＶＦｂは約３．０Ｖと大きいため、電流出力回路２−（ｉ−１）のトランジスタのドレイン電圧は小さくなり、そのゲート電圧である誤差増幅回路３の出力電圧ＡＭＰＯは大きくなる。
緑色ＬＥＤ１−（ｉ＋１）において駆動電流の制御が行われる場合、順方向電圧ＶＦｇは青色ＬＥＤ１−ｉとほぼ同じ約３．０Ｖであるため、電流出力回路２−（ｉ＋１）のトランジスタのドレイン電圧は小さくなり、そのゲート電圧である誤差増幅回路３の出力電圧ＡＭＰＯは大きくなる。
図４（Ｅ）は、このような誤差増幅回路３の出力電圧ＡＭＰＯの変化の様子を示している。
【００８６】
時分割制御の対象が赤色ＬＥＤ１−（ｉ−１）から青色ＬＥＤ１−ｉに移るとき、誤差増幅回路３の出力電圧ＡＭＰＯは過渡的に大きく変化する。電流効率を良くするために誤差増幅回路３の消費電力を抑制していると、フラグ信号ＦＬＡＧｉ（図４（Ｃ））が立ち上がってから出力電圧ＡＭＰＯ（図４（Ｅ））が立ち上がるまでに大きな遅れが発生する。また、出力電圧ＡＭＰＯの立ち上がり時には、大きなオーバーシュートとリンギングが発生する（図４（Ｅ））。
【００８７】
白色ＬＥＤ（順方向電圧ＶＦｗ≒３．５Ｖ）が点灯していない場合、順方向電圧が約３．０Ｖと他の色に比べて大きい青色ＬＥＤまたは緑色ＬＥＤのカソード電圧が、最低電圧検出回路１３における最低電圧の検出対象になる。ここでは、青色ＬＥＤ１−ｉのカソード電圧が最低電圧検出回路１３の検出対象になるものとする。
【００８８】
電流出力回路２−ｉのキャパシタＣには、フラグ信号ＦＬＡＧｉが立っているときに誤差増幅回路３の出力電圧ＡＭＰＯが書き込まれる。フラグ信号ＦＬＡＧｉが立ち上がった直後において、誤差増幅回路３は、まだ１つ前の赤色ＬＥＤ１−（ｉ−１）を制御していたときの低い電圧（図４（Ｅ）の斜線部分）を出力しているため、低い電圧がキャパシタＣに書き込まれる（図４（Ｆ）の斜線部分）。
低い電圧がキャパシタＣに書き込まれると、トランジスタの電流駆動能力が小さくなるため、ドレイン電圧ＶＤｉが大きくなる。
次いで、誤差増幅回路３の出力が立ち上がると、キャパシタＣにはオーバーシュートした電圧が入力されてトランジスタの電流駆動能力が大きくなるため、ドレイン電圧ＶＤｉは小さくなる。
その後、ドレイン電圧ＶＤｉは、次第に本来の電圧へ収束する。
【００８９】
上記のように振動するドレイン電圧ＶＤｉが最低電圧ＶＭＩＮとして最低電圧検出回路１３に検出されている場合、フラグ信号ＦＬＡＧｉが立ち上がった直後において、検出電圧ＶＭＩＮには本来あってはならない電圧変動が生じる（図４（Ｇ））。
なお、図４（Ｇ）に示している最低電圧ＶＭＩＮ上の細い線は、電源電圧発生回路１７において昇圧動作を行う際に生じるスイッチングノイズを表している。コンパレータ１６や電源電圧発生回路１７は、こうした高周波ノイズに応答して動作しないように、高周波域の応答特性が抑制されている。
【００９０】
仮に、信号保持回路１５による信号の保持動作が行われず、最低電圧検出回路１３の検出電圧ＶＭＩＮがそのままコンパレータ１６に入力されると、検出電圧ＶＭＩＮの変動が基準電圧Ｖｒｅｆ＿ＢＵＦを超えたときに、コンパレータ１６によって電源電圧発生回路１７の昇圧動作を停止させる信号が発生する（図４（Ｈ））。この現象は、フラグ信号ＦＬＡＧｉが１周する毎に発生する。
このように、本来の動作では必要のないときに電源電圧発生回路１７の昇圧動作が停止するため、電源電圧ＶＬＥＤの制御が不安定になり、電源電圧ＶＬＥＤを必要最低限の低い電圧まで下げることができなくなってしまう。
【００９１】
こうした問題を改善するため、例えば、駆動電流を出力するトランジスタのゲート電圧が安定に保持されるように、キャパシタＣの容量値を大きくするという対策が考えられる。
また、誤差増幅回路３の消費電流を増やして、キャパシタＣへの書き込み速度を速くするという対策も考えられる。
あるいは、誤差増幅回路３の個数を増やすことによって、共通に制御する電流出力回路の個数を減らすことも考えられる。これにより、誤差増幅回路３の入力信号ラインや出力信号ラインの配線容量、アナログスイッチの寄生容量等を減らして、誤差増幅回路３によるキャパシタＣの書き込み速度を高速化することができる。
しかしながら、キャパシタＣの容量値を大きくするという対策方法には、チップサイズが大きくなるという欠点があり、また、誤差増幅回路３の書き込み速度を速くするという対策方法や誤差増幅回路３の個数を増やすという対策方法には、出力電流以外の消費電力が大きくなるため電流効率が悪くなるという欠点がある。
【００９２】
そこで、本実施形態に係る電流出力型駆動装置では、上述のような検出電圧ＶＭＩＮの振動が生じ得る期間に、信号保持回路１５によってコンパレータ１６に入力する検出電圧ＶＭＩＮ＿ＭＳＫを一定に保持することにより、電源電圧ＶＬＥＤの制御の不安定化を防止している。
図５は、信号保持回路１５によるこの信号保持動作を説明するための図である。
【００９３】
サンプリングクロック発生回路１０において出力される制御信号ＸＭＳＫＣＫ（図５（Ｈ））は、フラグ信号の立ち上がりに同期して立ち下がり、検出電圧ＶＭＩＮの大きな変動が終了するのに必要な時間を経てから立ち上がる（図５（Ｈ））。
【００９４】
制御信号ＸＭＳＫＣＫがローレベルの期間において、最低電圧検出回路１３の検出電圧ＶＭＩＮはコンパレータ１６へ伝達されないよう信号保持回路１５において遮断される。そして、コンパレータ１６には、信号保持回路１５によって保持される遮断前の検出電圧が入力される。制御信号ＸＭＳＫＣＫがハイレベルになると、最低電圧検出回路１３の検出電圧ＶＭＩＮは信号保持回路１５を通過してコンパレータ１６に伝達される（図５（Ｉ））。
これにより、信号保持回路１５から出力される検出電圧ＶＭＩＮ＿ＭＳＫの波形からは、最低電圧検出回路１３の検出電圧ＶＭＩＮの波形に存在する本来あってはならない大きな電圧変動が除去される。
【００９５】
検出電圧ＶＭＩＮ＿ＭＳＫから基準電圧Ｖｒｅｆ＿ＢＵＦを超えるような望ましくない電圧変動が除去されると、コンパレータ１６において図４（Ｈ）に示すような誤った制御信号が生成されなくなるため、電源電圧ＶＬＥＤの制御系が安定して動作するようになり、最低限のマージンが確保されたぎりぎりの低い電圧まで電源電圧ＶＬＥＤを下げることが可能になる。
【００９６】
以上説明したように、本実施形態に係る電流出力型駆動装置によれば、複数の電流出力回路における負荷の駆動電流の帰還制御に共通の誤差増幅回路３を用いることができるため、消費電力と回路面積を削減することができる。
【００９７】
また、誤差増幅回路３と電流出力回路２−１〜２−ｎとの接続が切り替えられる時点から、この切り替えに伴って生じる最低電圧検出回路３の検出電圧の変動が収束し得る時点までの所定の期間、信号保持回路１５によって最低電圧検出回路３の検出電圧が保持されるため、消費電力や回路面積の増大を抑えつつ、最低電圧検出回路１３の検出電圧の変動に伴う電源電圧ＶＬＥＤの制御の不安定化を効果的に防止することができる。
電源電圧ＶＬＥＤの制御を安定に動作させることができることから、最低限のマージンを確保しつつぎりぎり低い電圧まで電源電圧ＶＬＥＤを下げることが可能になり、低消費電力で高効率の電流出力型駆動装置を実現することができる。
【００９８】
以上、本発明の一実施形態について説明したが、本発明は上記の形態にのみ限定されるものではなく、種々のバリエーションを含む。
【００９９】
すなわち、上述した実施形態において示した具体的数値（電流設定データのビット数など）は説明上の一例に過ぎず、本発明はこれに限定されない。また、図１〜図３に示す構成も説明上の一例であり、同等な機能を果たす他の構成に置換可能である。
【０１００】
上述した実施形態では、ＬＥＤを負荷とする例を示しているが、これに限らず、ＥＬ素子などの他の発光素子を駆動する装置にも本発明は適用可能である。また、発光素子に限らず、共通の電源電圧に接続された複数の負荷を電流駆動する様々な装置に本発明は広く適用可能である。
【図面の簡単な説明】
【０１０１】
【図１】本発明の実施形態に係る電流出力型駆動装置の構成の一例を示す図である。
【図２】電流出力回路の構成の一例を示す図である。
【図３】信号保持回路の構成の一例を示す図である。
【図４】ＬＥＤの時分割制御に伴うＬＥＤ用電源電圧の制御の不安定化について説明するための図である。
【図５】信号保持回路による信号保持動作を説明するための図である。
【符号の説明】
【０１０２】
１−１〜１−ｎ…ＬＥＤ、２−１〜２−ｎ…電流出力回路、３…誤差増幅回路、４−１〜４−ｎレベルシフタ、５−１〜５−ｎ…フラグレジスタ、６−１〜６−ｎ…同期レジスタ、７−１〜７−ｎ…論理回路、８−１〜８−ｎ…制御レジスタ、９…データ入力回路、１０…サンプリングクロック発生回路、１１…基準電圧発生回路、１２…基準電流発生回路、１３…最低電圧検出回路、１４…基準電圧バッファ、１５…信号保持回路、１６…コンパレータ、１７…電源電圧発生回路、ＭＮＤ０〜ＭＮＤ３，ＭＮ１〜ＭＮ４…トランジスタ、ＲＤ０〜ＲＤ３…電流検出抵抗、Ｒｒｅｆ，Ｒ１…抵抗、Ｃ，Ｃ１…キャパシタ、ＳＷＩＰ，ＳＷＩＮ，ＳＷＯ，ＳＷＭ，ＳＷＤ０〜ＳＷＤ３…スイッチ回路、ＩＮＶ１…インバータ回路
【図１】
2006033223.tif 000004
【図２】
2006033223.tif 000005
【図３】
2006033223.tif 000006
【図４】
2006033223.tif 000007
【図５】
2006033223.tif 000008