(57)【要約】【課題】  適用する機器の高機能化を実現するとともに、この機器の大型化を防止できるプリント配線基板を提供する。【解決手段】  プリント配線基板１は、回路パターンを形成する層を４層有するので、プリント配線基板１を適用する機器の高機能化の要求に対して、プリント配線基板１に実装する集積回路１１のピン数を増加させても、大型化することなく回路パターンを形成することができる。また、バイパスコンデンサであるホール型コンデンサ１２を電気的に接続する集積回路１１の電源ラインの回路パターン８と、グランドラインの回路パターン９については、どのパターン層に形成してもよいので、プリント配線基板１における回路パターンの設計の自由度が増し、回路パターンの設計にかかるコストが抑えられる。【選択図】  図１
2006049519.tif 000002
【特許請求の範囲】
【請求項１】
集積回路と、この集積回路の電源ラインとグランドラインとの間に挿入したバイパスコンデンサと、を実装したプリント配線基板において、
回路パターンを形成した層を３層以上有し、
前記バイパスコンデンサは、前記基板に設けた貫通孔に挿入し、表面層に形成した前記集積回路の電源ライン、中間層に形成した前記集積回路のグランドラインに接続したプリント配線基板。
【請求項２】
集積回路と、この集積回路の電源ラインとグランドラインとの間に挿入したバイパスコンデンサと、を実装したプリント配線基板において、
回路パターンを形成した層を３層以上有し、
前記バイパスコンデンサは、前記基板に設けた貫通孔に挿入し、いずれかの層に形成した前記集積回路の電源ライン、この電源ラインが形成されている層とは異なる層に形成した前記集積回路のグランドラインに接続したプリント配線基板。
【請求項３】
前記バイパスコンデンサを接続した前記集積回路の前記グランドラインは、中間層に形成している請求項２に記載のプリント配線基板。
【請求項４】
前記バイパスコンデンサを接続した前記集積回路の前記電源ラインは、表面層に形成している請求項２、または３に記載のプリント配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、集積回路を実装したプリント配線基板に関し、特にバイパスコンデンサを集積回路の電源ラインとグランドラインとの間に挿入したプリント配線基板に関する。
【背景技術】
【０００２】
従来より、集積回路を実装したプリント配線基板（以下、単に基板と言う。）においては、この集積回路の誤動作を防止するため、集積回路の電源ラインと、グランドラインとの間にバイパスコンデンサ（所謂、パスコン）を挿入することが一般的に行われている。バイパスコンデンサとしてチップコンデンサを用いた基板では、このチップコンデンサを実装するスペースを基板上に確保しなければならない。このチップコンデンサを実装するスペースには、チップコンデンサの大きさだけでなく、このチップコンデンサのリード線を基板に形成した回路パターンにはんだ付けするスペースも必要である。一方、基板を適用する機器に対する小型軽量化の要求にともなって、基板の小型化が要求されている。そこで、バイパスコンデンサをチップコンデンサに代えて、基板に貫通孔を形成し、この貫通孔にコンデンサ（２極部品）を挿入し、基板表裏面のそれぞれにおいて基板上に形成してている回路パターン（表面、裏面の一方が集積回路の電源ラインで、他方が集積回路のグランドライン）にコンデンサの電極を接続する方法が提案されている（特許文献１参照）。この特許文献１に示されている回路基板であれば、バイパスコンデンサとしてチップコンデンサを使用した場合に必要になる、リード線を基板に形成した回路パターンにはんだ付けするスペースが不要になり、基板上におけるバイパスコンデンサの実装に必要な実装面積を小さくでき、基板の小型化が図れる。
【特許文献１】実開平４−８５７６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、最近では、基板を適用する機器の高機能化の要求により、基板に実装する集積回路のピン数が増加しており、この集積回路のピン数の増加にともなって、基板に形成する回路パターンが複雑になっている。このため、特許文献１で示されている技術を適用しても、基板の大型化が抑えることができないという問題があった。言い換えれば、基板の大型化にともなう、機器の大型化が十分に抑えられないという問題があった。
【０００４】
この発明の目的は、適用する機器の高機能化を実現するとともに、この機器の大型化を防止できるプリント配線基板を提供することにある。
【課題を解決するための手段】
【０００５】
この発明のプリント配線基板は、上記課題を解決するために以下の構成を備えている。      
【０００６】
集積回路と、この集積回路の電源ラインとグランドラインとの間に挿入したバイパスコンデンサと、を実装したプリント配線基板において、
回路パターンを形成した層を３層以上有し、
前記バイパスコンデンサは、前記基板に設けた貫通孔に挿入し、いずれかの層に形成した前記集積回路の電源ライン、この電源ラインが形成されている層とは異なる層に形成した前記集積回路のグランドラインに接続している。
【０００７】
この構成では、回路パターンを形成した層が３層以上であるので、プリント配線基板を大型化することなく、回路パターンを形成する面積を十分に確保することができる。また、プリント配線基板に設けた貫通孔に２極部品であるコンデンサを挿入し、このコンデンサの２つの電極を、異なる層に形成した、実装部品である集積回路の電源ラインとグランドラインに接続するので、バイパスコンデンサの実装面積も抑えられる。したがって、プリント配線基板を大型化することなく、言い換えればこのプリント配線基板を適用する機器を大型化することなく、このプリント配線基板を適用する機器の高機能化の要求を実現することができる。
【０００８】
バイパスコンデンサは、例えばプリント配線基板表面に形成した集積回路の電源ラインと、中間層に形成した集積回路のグランドラインとに接続することや、プリント配線基板表面に形成した集積回路の電源ラインと、裏面に形成した集積回路のグランドラインとに接続すること等、多様な接続が行え、プリント配線基板に形成する回路パターンの設計の自由度も増し、回路パターンの設計にかかるコストを抑えることもできる。
【発明の効果】
【０００９】
この発明によれば  プリント配線基板を大型化することなく、言い換えればこのプリント配線基板を適用する機器を大型化することなく、このプリント配線基板を適用する機器の高機能化の要求を実現することができる。
【００１０】
また、バイパスコンデンサは、例えばプリント配線基板表面に形成した集積回路の電源ラインと、中間層に形成した集積回路のグランドラインとに接続することや、プリント配線基板表面に形成した集積回路の電源ラインと、裏面に形成した集積回路のグランドラインとに接続すること等、多様な接続が行え、プリント配線基板に形成する回路パターンの設計の自由度も増し、回路パターンの設計にかかるコストを抑えることもでき、結果的にこのプリント配線基板を適用する機器のコストを抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の実施形態であるプリント配線基板について説明する。
【００１２】
図１は、この発明の実施形態であるプリント配線基板の概略構成を示す図である。図１において、１はプリント配線基板である。このプリント配線基板１は、回路パターンを表裏面および、表裏面の間に設けた２層の中間層に形成した４層基板である。ここでは、回路パターンが形成されている層を表面側から、第１のパターン層２、第２のパターン層３、第３のパターン層４、第４のパターン層５と呼ぶ。パターン層間には、絶縁層が形成されている。また、図１に示す、１１はプリント配線基板１に実装している集積回路であり、１２はこの集積回路１１のバイパスコンデンサとして実装しているコンデンサである。このコンデンサ１２は、図２に示すように、直径が異なる２つの円筒を重ねた形状で、その断面形状がＴ字型である。直径が大きい頭部と、直径が小さい胴部と、がこのコンデンサ１２の電極である。ここでは、図２に示すコンデンサ１２をホール型コンデンサ１２と呼ぶ。
【００１３】
図１では、このホール型コンデンサ１２を第１のパターン層２に形成した集積回路１１の電源ラインと、第３のパターン層４に形成した集積回路１１のグランドラインと、に接続している。プリント配線基板１には、基板ホール型コンデンサ１２の胴部を挿入する貫通孔６が形成されている。この貫通孔６の直径は、ホール型コンデンサ１２の胴部の直径よりも少し大きく、且つホール型コンデンサ１２の頭部の直径よりも小さい。また、ホール型コンデンサ１２の胴部の長さは、プリント配線基板１の厚みよりも少し短い。第１のパターン層２においては、貫通孔６に胴部が挿入されたホール型コンデンサ１２の頭部が位置する部分が回路パターンを形成していない絶縁部であり、この絶縁部の周囲に集積回路１１の電源ラインの回路パターン８を形成している。ホール型コンデンサ１２は、頭部をこの電源ラインの回路パターン８にはんだ付けしており、電源ラインの回路パターン８に電気的に接続されている。
【００１４】
また、第２のパターン層３、および第４のパターン層５においては、ホール型コンデンサ１２の胴部が挿入される貫通孔６の周囲に回路パターンを形成していない。一方、第３のパターン層４においては、ホール型コンデンサ１２の胴部が挿入される貫通孔６の周囲に集積回路１１のグランドラインの回路パターン９を形成している。このプリント配線基板２は、ホール型コンデンサ１２を挿入した貫通孔６に対して、このプリント配線基板２の裏面側からはんだを流し込んで、ホール型コンデンサ１２の胴部を第３のパターン層４に形成している集積回路１１のグランドラインの回路パターン９に電気的に接続している。
【００１５】
なお、上述したように、第２のパターン層３、および第４のパターン層５においては、貫通孔６の周囲に回路パターンを形成していないので、貫通孔６に流し込んだはんだによりホール型コンデンサ１２の同部が第２のパターン層３や第４のパターン層５に電気的に接続されることはない。
【００１６】
以下、この実施形態のプリント配線基板１におけるホール型コンデンサ１２の実装手順について説明する。
【００１７】
プリント配線基板１には、ホール型コンデンサ１２を挿入する貫通孔６が形成されている（図３（Ａ）参照）。ここでは、プリント配線基板１に集積回路１１が実装されていない状態で、ホール型コンデンサ１２を実装する手順を説明するが、集積回路１１が実装されている場合であっても同じである。プリント配線基板１の貫通孔６にホール型コンデンサ１２を挿入すると、このホール型コンデンサ１２の頭部と、第１のパターン層２においてこの頭部が位置する周囲に形成されている集積回路１１の電源ラインの回路パターン８とを、はんだ付けにより電気的に接続する（図３（Ｂ）参照）。
【００１８】
また、プリント配線基板２の裏面側からはんだを貫通孔６に流し込む。上述したように、貫通孔６の直径をホール型コンデンサ１２の胴部の直径よりも少し大きくしているので、貫通孔６とこの貫通孔６に挿入されているホール型コンデンサ１２の胴部との間にはんだを流し込むことができる。また、第１のパターン層２、第２のパターン層３、および第４のパターン層５については、上述したように貫通孔６の周囲に回路パターンを形成していない絶縁部であるので、裏面側から流し込んだはんだによりホール型コンデンサ１２の胴部が第１のパターン層２、第２のパターン層３、および第４のパターン層５に電気的に接続されることはない。一方、第３のパターン層４においては、貫通孔６の周囲に集積回路１１のグランドラインの回路ターン９を形成しているので、裏面側から流し込んだはんだによりホール型コンデンサ１２の胴部が電気的に接続される（図３（Ｃ）参照）。
【００１９】
これにより、貫通孔６に挿入したホール型コンデンサ１２が集積回路１１の電源ライン、およびグランドラインとの間に電気的に接続された状態の実装が行える。したがって、この貫通孔６に挿入したホール型コンデンサ１２が、集積回路１１のバイパスコンデンサとして機能する。
【００２０】
上記の説明では、集積回路１１のグランドラインの回路パターン９を第３のパターン層４に形成する場合を例にしたが、第２のパターン層３や、第４のパターン層５に集積回路１１のグランドラインの回路パターン９を形成してもよい。具体的には、集積回路１１のグランドラインの回路パターン９を形成するパターン層については、貫通孔６の周囲に集積回路１１のグランドラインの回路パターン９を形成し、集積回路１１のグランドラインの回路パターン９を形成しないパターン層については、貫通孔６の周囲に回路パターンを形成せず、絶縁部とすればよい。また、第１のパターン層２に集積回路１１のグランドラインの回路パターン９を形成し、第２のパターン層３、第３のパターン層４、第４のパターン層５のいずれかに集積回路１１の電源ラインの回路パターン８を形成してもよい。さらに、集積回路１１の電源ラインの回路パターン８またはグランドラインの回路パターン９の一方をこのプリント配線基板１の裏面である第４のパターン層５に形成し、他方の回路パターンを第２のパターン層３または第３のパターン層４に形成してもよい。この場合、図４に示すように、ホール型コンデンサ１２を裏面側から貫通孔６に挿入すればよい。この場合には、プリント配線基板１において集積回路１１が実装される面と反対側の面にホール型コンデンサ１２の頭部が位置するので、プリント配線基板１における電子部品の実装面積を有効に利用でき、プリント配線基板１の大型化を一層確実に抑えられる。
【００２１】
このように、この実施形態のプリント配線基板１は、回路パターンを形成する層を４層有するので、プリント配線基板１を適用する機器の高機能化の要求に対して、プリント配線基板１に実装する集積回路１１のピン数を増加させても、大型化することなく回路パターンを形成することができる。また、集積回路１１の電源ラインとグランドラインとの間に挿入するバイパスコンデンサをホール型コンデンサ１２としたので、バイパスコンデンサの実装面積を抑えることができる。また、バイパスコンデンサとしてチップコンデンサを使用する場合に比べて形成する回路パターンを短くでき、回路パターンによって生じるＬ成分を抑えることができる。さらに、バイパスコンデンサであるホール型コンデンサ１２を電気的に接続する集積回路１１の電源ラインの回路パターン８と、グランドラインの回路パターン９については、どのパターン層に形成してもよいので、プリント配線基板１における回路パターンの設計の自由度が増し、回路パターンの設計にかかるコストが抑えられる。
【００２２】
なお、上記実施形態では、回路パターンを形成する層が４層であるプリント配線基板１を例にしたが、回路パターンを形成する層については３層であってもよいし、５層以上であってもよい。
【図面の簡単な説明】
【００２３】
【図１】この発明の実施形態であるプリント配線基板の構成を示す図である。
【図２】この発明の実施形態であるプリント配線基板に実装されるコンデンサを示す図である。
【図３】この実施形態のプリント配線基板におけるホール型コンデンサの実装手順を説明する図である。
【図４】この発明の別の実施形態であるプリント配線基板の構成を示す図である。
【符号の説明】
【００２４】
１−プリント配線基板
２−第１のパターン層
３−第２のパターン層
４−第３のパターン層
５−第４のパターン層
６−貫通孔
８、９−回路パターン
１１−集積回路
１２−コンデンサ（ホール型コンデンサ）
【図１】
2006049519.tif 000003
【図２】
2006049519.tif 000004
【図３】
2006049519.tif 000005
【図４】
2006049519.tif 000006