(57)【要約】【課題】  １つのコイルを切り替えて昇圧電圧と反転電圧を安定に出力することが出来るスイッチングレギュレータを提供する。【解決手段】  コイルの両端を短絡するスイッチ手段を設け、昇圧電圧出力動作と反転電圧出力動作が切り替わる際に、コイルの電流を０にするように制御するスイッチングレギュレータとした。【選択図】  図１
2006238654.tif 000002
【特許請求の範囲】
【請求項１】
１つのコイルにより昇圧電圧と反転電圧を出力するスイッチングレギュレータにおいて、昇圧電圧出力動作と反転電圧出力動作が切り替わる際に、前記コイルに流れる電流を０にすることを特徴とするスイッチングレギュレータ。
【請求項２】
前記コイルと並列に設けたスイッチ手段が前記コイルの両端を短絡することで、前記コイルに流れる電流を０にする請求項１記載のスイッチングレギュレータ。
【請求項３】
昇圧電圧を出力する昇圧電圧出力端子と、反転電圧を出力する反転電圧出力端子と、電源間に直列に接続された第1のトランジスタとコイルと第２のトランジスタと、前記昇圧電圧と前記反転電圧を監視して前記第1のトランジスタと前記第２のトランジスタの開閉を制御する制御回路とからなり、前記反転電圧出力端子は第１のダイオードを介して前記第1のトランジスタと前記コイルの接続点に接続されており、前記昇圧電圧出力端子は第２のダイオードを介して前記第２のトランジスタと前記コイルの接続点に接続されているスイッチングレギュレータにおいて、前記コイルと平行に接続したスイッチ手段を設け、前記制御回路が前記スイッチ手段の開閉を制御することを特徴としたスイッチングレギュレータ。
【請求項４】
前記制御回路が、昇圧電圧を出力する区間と反転電圧を出力する区間の間に前記スイッチ手段の開くように制御することを特徴とした請求項３記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチングレギュレータに関し、特に１つのコイルで昇圧電圧と反転電圧を出力するスイッチングレギュレータに関するものである。
【背景技術】
【０００２】
図３は、従来のスイッチングレギュレータのブロック図である。従来の１つのコイルで昇圧電圧と反転電圧を出力するスイッチングレギュレータは、制御回路１０と、コイル３と、ダイオード４および５と、容量６および７と、電界効果トランジスタ１１および１２（以後、ＦＥＴと称す。）から構成されている（非特許文献１参照）。
【０００３】
電源電圧ＶＤＤと接地電圧ＶＳＳに接続された制御回路１０は、適当なタイミングにより端子Ｓ１でＦＥＴ１１（例えば、ＰＭＯＳトランジスタ）をＯＮ-ＯＦＦし、端子Ｓ２でＦＥＴ１２（例えば、ＮＭＯＳトランジスタ）をＯＮ-ＯＦＦする。そして、端子１に反転電圧Ｖ１を出力し、端子２に昇圧電圧Ｖ２を出力する。更に、端子Ｗ１で反転電圧Ｖ１を監視し、端子Ｗ２で昇圧電圧Ｖ２を監視し、所定の電圧を出力する様に回路動作をコントロールしている。
【０００４】
図４に、従来のスイッチングレギュレータの回路動作のタイミングチャートを示す。
【０００５】
先ず、ＦＥＴ１１とＦＥＴ１２がともにＯＮしていると、ＦＥＴ１１とＦＥＴ１２を介してコイル３に電流が流れる。端子１とコイル３の間は、ダイオード４で接続されているため、端子１からＦＥＴ側に電流が流れることはない。また、端子２とコイル３の間は、ダイオード５で接続されているため、端子２からＦＥＴ側に電流が流れることはない。そこで、ＦＥＴ１２だけをＯＦＦすると、コイル３に流れていた電流はダイオード５と端子２に流れる。この時、制御回路１０が端子２の昇圧電圧Ｖ２を監視し、ＦＥＴ１２のＯＮ時間を調整することにより、昇圧電圧Ｖ２は電源電圧ＶＤＤ以上の所定の電圧に安定して維持される。図の区間ａであり、以下この動作を昇圧電圧出力動作とする。
【０００６】
次に、ＦＥＴ１１とＦＥＴ１２がともにＯＮとなり、ＦＥＴ１１とＦＥＴ１２を介してコイル３に電流が流れる。そこで、ＦＥＴ１１だけをＯＦＦすると、コイル３に流れていた電流はダイオード４と端子１に流れる。この時、制御回路１０が端子１の反転電圧Ｖ１を監視し、ＦＥＴ１１のＯＮ時間を調整することにより、反転電圧Ｖ１は接地電圧ＶＳＳ以下の所定の電圧に安定して維持される。図の区間ｂであり、以下この動作を反転電圧出力動作とする。
【０００７】
このように、従来の昇圧電圧と反転電圧を１コイルで出力するスイッチングレギュレータは、前述の昇圧電圧出力動作と反転電圧出力動作を切り替え、１コイルを共通に使用して効率よく昇圧電圧Ｖ２と反転電圧Ｖ１を安定に出力する。
【非特許文献１】Ｍａｘｉｍ社  データシート  DC-DCコンバータＭＡＸ６８５
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の昇圧電圧と反転電圧を１コイルで出力するスイッチングレギュレータにおいては、昇圧電圧出力動作と反転電圧出力動作が切り替わる際に、コイル電流ＩＬが０にならないと安定した制御が出来ないという問題があった。
【０００９】
図５は、従来のスイッチングレギュレータの不安定な回路動作を示すタイムチャートである。
【００１０】
昇圧電圧出力動作から反転電圧出力動作に移る時点で、すなわち区間ａが終了した時点でコイル３に流れる電流が０になっていない。しかし、反転電圧出力動作に移る時にコントローラ１００は反転電圧Ｖ１のみを検出しＦＥＴ１１のＯＮ時間を制御するため、コイル３に昇圧電圧出力動作時に流れていた電流が加算されて、コイル３に必要以上の電流が流れる。従って、区間ｂでＦＥＴ１１をＯＦＦしたときダイオード４と端子１に必要以上の電流が流れる。そして反転電圧Ｖ１は、目的とした値とならない。
【００１１】
また、反転電圧出力動作から昇圧電圧出力動作に切り替わる際も同様である。スイッチングレギュレータの昇圧電圧Ｖ２と反転電圧Ｖ１に接続される負荷は、まったく相関がなく、それぞれの電圧変化にも相関はない。
【００１２】
このため、従来の１つのコイルを切り替えて昇圧電圧と反転電圧を出力するスイッチングレギュレータは、昇圧電圧出力動作と反転電圧出力動作が切り替わる際にコイル電流ＩＬが０にならないことがあり、昇圧電圧Ｖ２と反転電圧Ｖ１を安定に出力することが出来ないといった問題があった。
【課題を解決するための手段】
【００１３】
上記問題を解決するために本発明は、１つのコイルを切り替えて昇圧電圧と反転電圧を出力するスイッチングレギュレータにおいて、コイルの両端を短絡するスイッチ手段を設け、昇圧電圧出力動作と反転電圧出力動作が切り替わる際に、コイルの電流を０にするように制御する手段を設けた。
【発明の効果】
【００１４】
本発明は、昇圧電圧出力動作と反転電圧出力動作が切り替わる際に、コイル電流を０とすることにより、安定した昇圧電圧Ｖ２と反転電圧Ｖ１を出力することが可能なスイッチングレギュレータを提供できる。
【発明を実施するための最良の形態】
【００１５】
【実施例】
【００１６】
図１に、本発明のスイッチングレギュレータのブロック図を示す。制御回路１００と、コイル３と、ダイオード４および５と、容量６および７と、ＦＥＴ１１および１２から構成されている。更に、コイル３と並列に接続されたスイッチ手段１０１と、制御回路１００にスイッチ手段１０１の開閉を制御する信号を出力する端子Ｓ０を設けた。
【００１７】
制御回路１００は、昇圧電圧出力動作と反転電圧出力動作が切替る時に、スイッチ手段１０１をＯＮする信号を端子Ｓ０から出力し、コイル電流ＩＬを強制的に０にするように制御する。このように制御回路１００がコイル電流ＩＬを制御することで、各区間で流れるコイル電流ＩＬは安定する。従って、制御回路１００は、反転電圧Ｖ１および昇圧電圧Ｖ２を監視して、ＦＥＴ１１とＦＥＴ１２のＯＮ時間を制御するだけで、所望の反転電圧Ｖ１および昇圧電圧Ｖ２が得られることになる。
【００１８】
図２は、本発明のスイッチングレギュレータの回路動作を示すタイムチャートである。      
【００１９】
先ず区間ａにおいて、ＦＥＴ１１とＦＥＴ１２がともにＯＮしていると、ＦＥＴ１１とＦＥＴ１２を介してコイル３に電流が流れる。そこで、ＦＥＴ１２だけをＯＦＦすると、コイル３に流れていた電流はダイオード５と端子２に流れる。この時、制御回路１０が端子２の昇圧電圧Ｖ２を監視し、ＦＥＴ１２のＯＮ時間を調整することにより、昇圧電圧Ｖ２は電源電圧ＶＤＤ以上の所定の電圧に安定して維持される。
【００２０】
次に区間ｃにおいて、スイッチ手段１０１がＯＮすることによってコイル３の両端を短絡し、強制的にコイル電流ＩＬを０にする。
【００２１】
次に区間ｂにおいて、ＦＥＴ１１とＦＥＴ１２がともにＯＮとなり、ＦＥＴ１１とＦＥＴ１２を介してコイル３に電流が流れる。そこで、ＦＥＴ１１だけをＯＦＦすると、コイル３に流れていた電流はダイオード４と端子１に流れる。この時、制御回路１０が端子１の反転電圧Ｖ１を監視し、ＦＥＴ１１のＯＮ時間を調整することにより、反転電圧Ｖ１は接地電圧ＶＳＳ以下の所定の電圧に安定して維持される。
【００２２】
以上説明したように本発明のスイッチングレギュレータは、この区間ａと区間ｂの切替りにおいて、仮にコイル電流ＩＬが０にならなかった場合においても、強制的にコイル電流ＩＬを０にする区間ｃを設けて、出力電圧が安定するように構成したものである。
【図面の簡単な説明】
【００２３】
【図１】本発明のスイッチングレギュレータのブロック図である。
【図２】本発明のスイッチングレギュレータの回路動作を示すタイムチャートである。
【図３】従来のスイッチングレギュレータのブロック図である。
【図４】従来のスイッチングレギュレータの安定な回路動作を示すタイムチャートである。
【図５】従来のスイッチングレギュレータの不安定な回路動作を示すタイムチャートである。
【符号の説明】
【００２４】
１０          制御回路
１００        制御回路
【図１】
2006238654.tif 000003
【図２】
2006238654.tif 000004
【図３】
2006238654.tif 000005
【図４】
2006238654.tif 000006
【図５】
2006238654.tif 000007