(57)【要約】【課題】  高度の微細化に際しても高精度で信頼性の高い固体撮像素子を提供する。【解決手段】  光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられたフィールド酸化膜の表面が、前記光電変換部の表面レベルと同程度であることを特徴とする。【選択図】図１
2006049834.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、
前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられたフィールド酸化膜の表面レベルが、前記光電変換部の表面レベルと同程度であることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子であって、
前記電荷転送電極が、第１の電極と、前記第１の電極の側壁を覆う電極間絶縁膜を介して形成される第２の電極とで構成される単層電極構造を有することを特徴とする固体撮像素子。
【請求項３】
請求項１または２に記載の固体撮像素子であって、
前記電荷転送電極が、前記第１の電極は第１層導電性膜からなり、前記第２の電極は第２層導電性膜からなることを特徴とする固体撮像素子。
【請求項４】
請求項１乃至３のいずれかに記載の固体撮像素子であって、
前記フィールド酸化膜は、選択酸化（ＬＯＣＯＳ）によって形成された膜であることを特徴とする固体撮像素子。
【請求項５】
請求項４に記載の固体撮像素子であって、
前記フィールド酸化膜は、トレンチ内に形成されていることを特徴とする固体撮像素子。
【請求項６】
請求項１乃至３のいずれかに記載の固体撮像素子であって、
前記フィールド酸化膜は、トレンチに充填された絶縁膜であることを特徴とする固体撮像素子。
【請求項７】
請求項３乃至６のいずれかに記載の固体撮像素子であって、
前記第１層導電性膜は、前記フィールド酸化膜上にダミーパターンを具備したことを特徴とする固体撮像素子。
【請求項８】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層電極構造の電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子の製造方法において、
半導体基板表面にフィールド酸化膜を形成した後、前記電荷転送電極を形成するに先立ち、
前記半導体基板表面全体を平坦化する工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項９】
請求項８に記載の固体撮像素子の製造方法であって、
半導体基板表面に、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられるフィールド酸化膜の形成領域に、トレンチを形成する工程と、  前記トレンチ内にフィールド酸化膜を形成する工程と、
前記フィールド酸化膜の形成された前記半導体基板表面を平坦化する工程と、
前記半導体基板表面に、前記電荷転送電極、前記光電変換部および前記周辺回路部などの素子部を形成する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１０】
請求項９に記載の固体撮像素子の製造方法であって、
前記フィールド酸化膜を形成する工程は、選択酸化（ＬＯＣＯＳ）工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項１１】
請求項９に記載の固体撮像素子の製造方法であって、
前記フィールド酸化膜を形成する工程は、前記トレンチにＣＶＤ法により絶縁膜を充填する工程を含むことを特徴とする固体撮像素子の製造方法
【請求項１２】
請求項９乃至１１のいずれかに記載の固体撮像素子の製造方法であって、
前記半導体基板表面を平坦化する工程は、  
前記半導体基板表面にスピンコート法によりレジストを塗布する工程と、
レジストエッチバック法により、平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１３】
請求項９乃至１１のいずれかに記載の固体撮像素子の製造方法であって、
前記半導体基板表面を平坦化する工程は、
ＣＭＰ（化学的機械研磨）法により前記半導体基板表面を平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１４】
請求項９乃至１３のいずれかに記載の固体撮像素子の製造方法であって、
前記素子部を形成する工程は、
平坦化のなされた前記半導体基板表面に、第１の電極、前記光電変換部および前記周辺回路部の第１層配線を構成する第１層導電性膜のパターンを形成する工程と、
前記第１の電極の少なくとも側壁に電極間絶縁膜を形成する工程と、
前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層導電性膜を形成する工程と、
前記第２層導電性膜を平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１５】
請求項１４に記載の固体撮像素子の製造方法であって、
前記第２層導電性膜を平坦化する工程は、
前記第２層導電性膜の上層にスピンコート法によりレジストを塗布する工程と、
前記第２層導電性膜をレジストエッチバック法により、平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１６】
請求項１５に記載の固体撮像素子の製造方法であって、
前記第１層導電性膜のパターンを形成する工程は、前記レジストの表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含む固体撮像素子の製造方法。
【請求項１７】
請求項１４に記載の固体撮像素子の製造方法であって、
前記第２層導電性膜を平坦化する工程は、
ＣＭＰ（化学的機械研磨）法により前記第２層導電性膜を平坦化する工程とを含むことを特徴とする固体撮像素子の製造方法。
【請求項１８】
請求項１７に記載の固体撮像素子の製造方法であって、
前記第１層導電性膜のパターンを形成する工程は、前記第２層導電性膜の表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含む固体撮像素子の製造方法。
【請求項１９】
請求項１５に記載の固体撮像素子の製造方法であって、前記第２層導電性膜を形成する工程に先立ち、前記第１の電極の表面にエッチングストッパとなるストッパ層を形成する工程を含み、
前記平坦化工程は、前記ストッパ層をストッパとしてレジストエッチバックを行う工程であることを特徴とする固体撮像素子の製造方法。
【請求項２０】
請求項１７に記載の固体撮像素子の製造方法であって、前記第２層導電性膜を形成する工程に先立ち、前記第１の電極の表面にＣＭＰストッパとなるストッパ層を形成する工程を含み、
前記平坦化工程は、前記ストッパ層をストッパとしてＣＭＰを行う工程であることを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子およびその製造方法にかかり、特に微細化に耐えうる構造の固体撮像素子およびその製造方法に関する。
【背景技術】
【０００２】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。
【０００４】
一方光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード領域の面積は確保しなければならない。そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード領域の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。      
【０００５】
このような状況の中で配線の微細化により、高集積化を実現するためには配線層間の層間絶縁膜の平坦性を保つことは重要な技術課題となる。さらにまた、固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置精度が重要となり、またその距離すなわち高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）面での大きな問題となる。
【０００６】
そこで平坦性の向上のために、電荷転送部を単層電極構造とした構造が提案されている。ＣＣＤにおいては電極間ギャップが転送効率を決定する重要な要因となっており、この電極間ギャップをいかに小さくとるかが重要である。しかしながら通常のフォトリソグラフィ技術による電極パターンの形成では、１μｍが限度であり、これよりも小さく形成するのは困難であった。また電極間距離の微細化においてはアスペクト比も大きくならざるを得ず、このように微細でかつアスペクト比の大きな電極間ギャップに絶縁膜を埋め込む技術も極めて難しい。
【０００７】
このため、電極間ギャップの微細化は極めて深刻であり、パターン精度の向上は深刻な問題となっている。また周辺回路部の微細化も同様に求められている。このような状況の中でフォトリソグラフィ工程におけるパターン精度の向上、および電極間ギャップへの絶縁膜の充填にあたり、基板表面の平坦性は極めて重要な課題となっている。従来表面の平坦化を求めて種々の試みがなされているが、それにもまして微細化に伴うパターン精度向上への要求は高まる一方である。
【０００８】
また、従来の単層構造の電荷転送電極を用いた固体撮像素子では、電極間ギャップの微細化に際し、フォトリソグラフィの解像度を超えた微細化をはかるために、第１層導電性膜のパターンを形成した後、電極間絶縁膜を形成し、この上層に第２層導電性膜を積層したのち、レジストエッチバックあるいはＣＭＰ（化学的機械研磨）法により、平坦化をはかる方法も提案されている。
【０００９】
例えば、電荷転送電極として多結晶シリコンあるいはアモルファスシリコン膜を用い、第１層配線を形成した後に、この第１層配線のパターン表面を酸化し、第２層目の転送電極となる多結晶シリコンあるいはアモルファスシリコン膜を堆積し、レジストを塗布し、レジストエッチバック法により全面エッチングを行うことにより電極の単層化を実施している。
【００１０】
この一例を図１０乃至１２を参照しつつ説明する。まず、ｎ型シリコン基板１表面に、ＬＯＣＯＳ法により、撮像領域を囲む領域に膜厚６００ｎｍ程度のフィールド酸化膜を形成し素子分離を行なった後、素子領域を形成する。すなわち膜厚１５〜３５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。このとき、素子領域の形成前の基板表面は、フィールド酸化膜１０が突出した状態となっている。
【００１１】
続いて、このゲート酸化膜２上に、膜厚２５０ｎｍの第１層ドープトアモルファスシリコン膜３ａを形成し、酸化シリコン膜４ａと、窒化シリコン膜４ｂとを形成する（図１０（ａ））。
続いて、そしてこの上層にレジストを塗布する。
【００１２】
そして、図１０（ｂ）に示すように、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンＲ１を形成する。
【００１３】
この後、図１０（ｃ）に示すように、このレジストパターンＲ１をマスクとし、酸化シリコン膜４ａと、窒化シリコン膜４ｂとをエッチングし、第１の電極のパターニング用のマスクパターンを形成する。
そしてアッシングによりレジストパターンを剥離除去し（図１１（ｄ））、このマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトアモルファスシリコン膜３ａを選択的にエッチング除去し、第１の電極を形成する（図１１（ｅ））。
【００１４】
続いて、熱酸化により第１の電極のパターンの表面に電極間絶縁膜５を形成し（図１１（ｆ））、さらにこの上層に酸化シリコン膜（ＨＴＯ酸化膜）６を形成する（図１２（ｇ））。
【００１５】
そしてこの上層に第２層ドープトアモルファスシリコン膜３ｂを形成する（図１２（ｈ））。
こののち、ＣＭＰにより第２層ドープトアモルファスシリコン膜３ｂの平坦化を行う（図１２（ｉ））。
【００１６】
このようにして、第２層ドープトアモルファスシリコン膜３ｂからなる第２の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
【００１７】
この方法の場合、第２層ドープトアモルファスシリコン膜をＣＭＰにより平坦化除去して第１の電極上の第２層ドープトアモルファスシリコン膜を除去することにより、第２層ドープトアモルファスシリコン膜を分離し、第２の電極を形成する際、フィールド酸化膜１０が第１の電極表面よりも高く、ＣＭＰによる加工が不可能であった。
これはレジストエッチバックによっても同様である。
【００１８】
このように、増幅回路などが形成される非撮像領域は電荷転送電極のある有効撮像領域よりも高さが低くなっている場合がある。このような場合にはＣＭＰによる加工が困難であるという問題がある。また、レジストエッチバックによる平坦化の場合にも、同様に平坦化による電極分離が困難となる。
またＣＭＰによる加工を可能にするためにフィールド酸化膜の形成された表面の高さが、電荷転送電極の表面の高さよりも低く形成するようにしたものも提案されている（特許文献１）。
しかしながら、電極分離は出来たとしても、基板表面が十分に平坦でない場合、第１層ドープトアモルファスシリコン膜のパターン精度を十分に得ることができない。これはパターンが微細化すればするほど深刻な状態となっており、微細化に際してはこの問題が顕在化している。
【００１９】
しかしながら、電極より低くてもフィールド酸化膜上に配線を形成した場合は段差が生じ、撮像画面の周辺部で感度や色の不均一性が生じるという問題があった。
【００２０】
さらにまた、第１層ドープトアモルファスシリコン膜の密度の小さい領域がウェハの周縁部にある場合には、スピンコートでレジストを形成すると、レジストの表面レベルが低くなってしまい、その結果、ウェハの周縁部で第２層ドープトアモルファスシリコン膜の膜減りが生じてしまうことがある。
また、ウェハ周縁部に限らず、半導体基板上における配線部、フォトダイオード部以外の領域など第１層ドープトアモルファスシリコン膜の密度の小さい領域では、パターン間でレジストの薄い領域が形成されることがある。このような場合、配線抵抗のばらつきを生じるという問題がある。
【００２１】
また、周辺部の電荷転送電極の膜厚のばらつきにより転送効率の劣化を生じることもあった。そして電荷転送電極より上層の平坦化膜、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一化や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生すると言う問題もある。
【００２２】
このため、上述したような方法では、微細化あるいはさらなる感度の向上に対応するのは困難であるという問題があった。
【００２３】
【特許文献１】特開平１１−２６７４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
このように、従来の固体撮像素子では、微細化に伴い、半導体基板表面の平坦性が深刻な問題となっており、従来サイズでは考えられない程度に高度の平坦性が求められるようになってきている。
【００２５】
本発明は前記実情に鑑みてなされたもので、高度の微細化に際しても高精度で信頼性の高い固体撮像素子を提供することを目的とする。
また、本発明は、高度の微細化に際しても高精度で信頼性の高い単層電極構造の固体撮像素子を形成することを目的とする。
さらに、本発明は、第１層導電性膜のパターン上に第２層導電性膜を形成し、第１層導電性膜上の第２層導電性膜を除去して平坦化することにより単層電極構造の電荷転送電極を形成するに際し、電極パターンの微細化、薄膜化に際しても、均一で信頼性の高い電荷転送電極を形成することにより電荷転送効率の改善を図ることを目的とする。
【課題を解決するための手段】
【００２６】
そこで本発明の固体撮像素子は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられたフィールド酸化膜の表面レベルが、前記光電変換部の表面レベルと同程度であることを特徴とする。
【００２７】
この構成によれば、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられたフィールド酸化膜の表面レベルが、前記光電変換部の表面レベルと同程度であるため、素子領域の形成に際し、基板表面全体が平坦であることになり、フォトリソグラフィによるパターン精度が大幅に向上し、２層電極構造のみならず単層電極構造の場合にも有効である。
また表面レベルが平坦であるため、電荷転送電極を単層化する際に生じる導電性膜、特に第２層導電性膜の膜減りを防止することができる。したがって、均一な膜厚の電荷転送電極および周辺回路を形成することができるため、素子特性のばらつきを防止し、信頼性の高い固体撮像素子を形成することが可能となる。なお、レジストをスピン塗布する際、ウェハの周縁部でレジストの表面レベルが低下しやすいが、周縁部以外の領域でもレジストの表面レベルが低下しやすい領域ではダミーパターンによりレジストの表面レベルを上げるようにするのが望ましい。
ここで有効撮像領域とは、光電変換部と電荷転送部とを含むものとする。
なお第２層導電性膜のＣＭＰ（化学的機械研磨）工程やエッチバック工程などの平坦化工程に際して光電変換部の表面レベルと、電荷転送電極を形成する電荷転送部および周辺回路部のゲート酸化膜の上面レベル表面とが同程度とするのが望ましく、少なくとも光電変換部の形成された領域の基板の表面レベルと、フィールド絶縁膜の表面レベルとが同程度であればよい。
【００２８】
また、本発明の固体撮像素子は、前記電荷転送電極が、第１の電極と、前記第１の電極の側壁を覆う電極間絶縁膜を介して形成される第２の電極との単層電極構造を有するものを含む。
この構成により、表面レベルが平坦であるため、高精度のパターン形成が可能となり、第１の電極と第２の電極とを含む単層電極構造が１層の導電性膜をパターニングすることにより形成することも可能である。したがって、均一な膜厚の電荷転送電極および周辺回路を形成することができるため、素子特性のばらつきを防止し、信頼性の高い固体撮像素子を形成することが可能となる。
【００２９】
また、本発明の固体撮像素子は、前記第１の電極は第１層導電性膜からなり、前記第２の電極は第２層導電性膜からなるものを含む。
この構成により、表面レベルが平坦であるため、電荷転送電極を単層化する際に生じる導電性膜、特に第２層導電性膜の膜減りを防止することができる。したがって、均一な膜厚の電荷転送電極および周辺回路を形成することができるため、素子特性のばらつきを防止し、信頼性の高い固体撮像素子を形成することが可能となる。
【００３０】
また、本発明の固体撮像素子は、前記フィールド酸化膜は、選択酸化（ＬＯＣＯＳ）によって形成された膜であるものを含む。
この構成により、表面に突出しやすいＬＯＣＯＳを平坦化しているため、平坦な表面構造をもつシリコン基板を出発材料として用いることが可能である。
【００３１】
また、本発明の固体撮像素子は、前記フィールド酸化膜は、トレンチ内に形成されているものを含む。
【００３２】
また、本発明の固体撮像素子は、前記フィールド酸化膜は、トレンチに充填された絶縁膜であるものを含む。
この構成により、トレンチを形成しこの内部に絶縁膜を充填すればよいため、より容易に平坦化を行なうことが可能となる。
【００３３】
また、本発明の固体撮像素子は、前記第１層導電性膜は、前記フィールド酸化膜上にダミーパターンを具備したものを含む。
この構成により、パターン密度の小さい領域にはダミーパターンを形成することにより、導電性膜のパターン精度を向上することができる。また、半導体基板上の配線部、フォトダイオード部以外の領域などパターン密度の小さい領域、特にウェハ周縁部では、レジストの膜厚が小さくなり、表面レベルが低下しやすいが、この構成では、ダミーパターンの追加によりレジストエッチバックに先立ち、表面レベルが周縁部でも低くならないようにすることができるため、電荷転送電極を単層化する際に生じるシリコン系導電性膜、特に第２層シリコン系導電性膜の膜減りを防止することができる。
【００３４】
また、本発明の固体撮像素子の製造方法は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層電極構造の電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子の製造方法において、半導体基板表面にフィールド酸化膜を形成した後、前記電荷転送電極を形成するに先立ち、前記半導体基板表面全体を平坦化する工程を含むことを特徴とする。
この方法により、素子分離のためのフィールド酸化膜を形成した後、表面の平坦化を行なうようにしているため、高精度の平坦性を得ることができる。
【００３５】
また、本発明の固体撮像素子の製造方法は、半導体基板表面に、前記光電変換部の有効撮像領域を囲むように、周辺回路部および前記電荷転送部に設けられるフィールド酸化膜の形成領域に、トレンチを形成する工程と、前記トレンチ内にフィールド酸化膜を形成する工程と、前記フィールド酸化膜の形成された前記半導体基板表面を平坦化する工程と、前記半導体基板表面に、前記電荷転送電極、前記光電変換部および前記周辺回路部などの素子部を形成する工程とを含むものを含む。
【００３６】
また、本発明の固体撮像素子の製造方法は、前記フィールド酸化膜を形成する工程は、選択酸化（ＬＯＣＯＳ）工程を含むものを含む。
この方法によれば長時間を要するが膜質の良好なフィールド酸化膜を形成することが可能となる。
【００３７】
また、本発明の固体撮像素子の製造方法は、前記フィールド酸化膜を形成する工程は、前記トレンチにＣＶＤ法により絶縁膜を充填する工程を含むものを含む。
この方法によれば、フィールド酸化膜の形成に要する時間の短縮を図ることができる。  なお、ＬＯＣＯＳとＣＶＤとを併用し、同一基板面内で複数の方法を併用してもよい。
【００３８】
また、本発明の固体撮像素子の製造方法は、前記半導体基板表面を平坦化する工程は、前記半導体基板表面にスピンコート法によりレジストを塗布する工程と、レジストエッチバック法により、平坦化する工程とを含むものを含む。
【００３９】
また、本発明の固体撮像素子の製造方法は、前記半導体基板表面を平坦化する工程は、ＣＭＰ（化学的機械研磨）法により前記半導体基板表面を平坦化する工程とを含むものを含む。
【００４０】
また、本発明の固体撮像素子の製造方法は、前記素子部を形成する工程は、平坦化のなされた前記半導体基板表面に、前記半導体基板表面に、第１の電極、前記光電変換部および前記周辺回路部の第１層配線を構成する第１層導電性膜のパターンを形成する工程と、前記第１の電極の少なくとも側壁に電極間絶縁膜を形成する工程と、前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層導電性膜を形成する工程と、前記第２層導電性膜を平坦化する工程とを含むものを含む。
【００４１】
また、本発明の固体撮像素子の製造方法は、前記第２層導電性膜を平坦化する工程は、  前記第２層導電性膜の上層にスピンコート法によりレジストを塗布する工程と、前記第２層導電性膜をレジストエッチバック法により、平坦化する工程とを含むものを含む。
【００４２】
また、本発明の固体撮像素子の製造方法は、前記第１層導電性膜のパターンを形成する工程は、前記レジストの表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含むものを含む。
【００４３】
また、本発明の固体撮像素子の製造方法は、前記第２層導電性膜を平坦化する工程は、ＣＭＰ（化学的機械研磨）法により前記第２層導電性膜を平坦化する工程とを含むものを含む。
【００４４】
また、本発明の固体撮像素子の製造方法は、前記第１層導電性膜のパターンを形成する工程は、前記第２層導電性膜の表面レベルが前記半導体基板上で所定の値以下とならないように、ダミーパターンを含む前記パターンを形成する工程を含む。
【００４５】
半導体基板上の配線部、フォトダイオード部以外の領域などパターン密度の小さい領域、特にウェハ周縁部では、レジストの膜厚が小さくなり、表面レベルが低下しやすいが、この構成では、ダミーパターンの追加によりレジストエッチバックに先立ち、表面レベルが周縁部でも低くならないようにすることができるため、電荷転送電極を単層化する際に生じる導電性膜、特に第２層導電性膜の膜減りを防止することができる。したがって、均一な膜厚の電荷転送電極および周辺回路を形成することができるため、素子特性のばらつきを防止し、信頼性の高い固体撮像素子を形成することが可能となる。なお、レジストをスピン塗布する際、ウェハの周縁部でレジストの表面レベルが低下しやすいが、周縁部以外の領域でもレジストの表面レベルが低下しやすい領域ではダミーパターンによりレジストの表面レベルを上げるようにするのが望ましい。
【００４６】
また、本発明の固体撮像素子の製造方法は、前記第２層導電性膜を形成する工程に先立ち、前記第１の電極の表面にエッチングストッパとなるストッパ層を形成する工程を含み、前記平坦化工程は、前記ストッパ層をストッパとしてレジストエッチバックを行う工程であるものを含む。
【００４７】
この構成により、第１の電極が削られることなく、第１の電極上でエッチングを停止することができるため、平坦性が良好で、高歩留まりの電荷転送部を形成することが可能となる。ここで第２層導電性膜をシリコン系導電性膜で構成する場合には、窒化シリコンなどを用いるのが望ましい。また、第１の電極のパターニングに際し、酸化シリコンと窒化シリコンとの２層膜をマスクとして用い、これをこのまま残してエッチングストッパに用いることにより、工数を増大することなく、良好なパターニングを可能にするとともに、平坦性に優れた電荷転送部を形成することが可能となる。
【００４８】
また、本発明の固体撮像素子の製造方法は、前記第２層導電性膜を形成する工程に先立ち、前記第１の電極の表面にＣＭＰストッパとなるストッパ層を形成する工程を含み、前記平坦化工程は、前記ストッパ層をストッパとしてＣＭＰを行う工程であるものを含む。
【００４９】
この構成により、第１の電極が削られることなく、第１の電極上でＣＭＰを停止することができるため、平坦性が良好で、高歩留まりの電荷転送部を形成することが可能となる。ここで第２層導電性膜をシリコン系導電性膜で構成する場合には、窒化シリコンなどを用いるのが望ましい。また、第１の電極のパターニングに際し、酸化シリコンと窒化シリコンとの２層膜をマスクとして用い、これをこのまま残してＣＭＰストッパに用いることにより、工数を増大することなく、良好なパターニングを可能にするとともに、平坦性に優れた電荷転送部を形成することが可能となる。
【発明の効果】
【００５０】
本発明の方法によれば、固体撮像素子の有効撮像領域を囲むように形成されるフィールド酸化膜の表面が光電変換部の表面レベルと同程度即ち、段差がゼロとなるように位置しているため、表面の平坦化を図り、固体撮像素子、特に電荷転送電極の高精度化をはかることができる。また特に有効撮像領域と非撮像領域との境界部における平坦化膜の段差を低減し、パターン精度の向上をはかることができる。またＣＭＰあるいはレジストエッチバック法により平坦化を行なう際、下地のパターンの有無に起因する表面レベルのばらつきによる、第２層導電性膜の膜減りを防止し、高感度で電荷転送効率の高い固体撮像素子を形成することが可能となる。
【発明を実施するための最良の形態】
【００５１】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
【００５２】
本実施の形態の固体撮像素子は、図１（ａ）および（ｂ）に示すように、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される出力回路を含む周辺回路部とを具備した固体撮像素子においてその有効撮像領域（受光領域）Ａを囲むように枠状に形成されたフィールド酸化膜１０の表面が、フォトセンサを備えた光電変換部と電荷転送部の表面レベルと同一となるようにリセスロコス（Recess  LOCOS）法によって形成されたことを特徴とする。ここで図
１（ａ）は固体撮像素子チップを示す概要図であり、ここで有効撮像領域は、光電変換部と垂直転送路（電荷転送部の一部）を含む受光領域と水平転送路（電荷転送部の一部）とで構成されており、その外側に周辺回路Ｏとしての出力回路が形成されている。ここでｐは固体撮像素子チップ周縁部に設けられたパッドである。また出力回路を含む周辺回路部は非撮像領域Ｂに相当する。
なお、図１（ａ）および（ｂ）に概要説明図を示すように、シリコン基板１には、光電変換部を構成する複数のフォトダイオード領域が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部が、フォトダイオード領域の間に形成される。ここで図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断して得られる断面である。
フィールド絶縁膜以外の部分については、図１０乃至図１２に示した通例の固体撮像素子と同様に形成されている。
【００５３】
すなわち、図１（ａ）および（ｂ）に示すように、フィールド酸化膜１０が基板１の表面に形成されたトレンチＴ内に形成され、基板１の表面レベルとフィールド酸化膜１０の表面レベルとが同一となるように形成されていることを特徴とする。
【００５４】
シリコン基板１表面に形成されたトレンチＴ内に、選択酸化によるフィールド酸化膜１０が形成されており、非撮像領域Ｂと有効撮像領域Ａとの界面での段差が０となるようにＣＭＰ処理がなされている。そしてシリコン基板１内にフォトダイオードを含む光電変換部が形成されると共に、このフォトダイオードによる光電電流を電荷転送部を介して読み出すように構成されている。
【００５５】
ここでは、シリコン基板１の非撮像領域および電荷転送部の素子分離領域に形成された、深さ６００ｎｍ程度のトレンチＴ内に選択酸化による厚さ６００ｎｍのフィールド酸化膜１０としての酸化シリコン膜が形成されている。このフィールド酸化膜１０上には、信号電荷を水平方向に転送する水平転送レジスタや信号処理回路および配線７が形成されている。
【００５６】
すなわち、図１（ａ）および（ｂ）に固体撮像素子チップの平面図およびそのＡ−Ａ断面図を示すように、シリコン基板１内には、フィールド酸化膜１０で囲まれた有効撮像領域（受光領域）Ａ内にフォトダイオードを備えた光電変換部および電荷転送部が形成され、その上層は絶縁膜で被覆されている。
【００５７】
そしてフィールド酸化膜１０上には配線７が形成され、更にその上層は平坦化膜を含む中間層（図示せず）が形成され、さらにその上層にカラーフィルタ（図示せず）、マイクロレンズ（図示せず）からなる光学系（図示せず）が設けられている。
【００５８】
かかる構成によれば、図１（ａ）および（ｂ）に示すように、平坦な表面にパターンが形成されているため極めて高精度のパターン形成が可能となり、極めて微細な電荷転送部の形成が可能となる。また周辺回路部を含む配線も微細化が可能となる。
【００５９】
次に本実施の形態の固体撮像素子の製造工程について図２乃至図６を参照しつつ説明する。
【００６０】
まず、図２（ａ）に示すように、ｎ型のシリコン基板１を用意する。
そして、バッファ用の酸化シリコン膜Ｍ１および窒化シリコン膜Ｍ２を形成しフォトリソグラフィによりこれらをパターニングし、２層構造のマスクパターンを形成する。
次いで図２（ｂ）に示すように、このマスクパターンをマスクとして基板表面をエッチング除去し、表面にトレンチＴを形成する。
【００６１】
この状態で、９００℃の酸化性雰囲気中で加熱し、図２（ｃ）に示すように、膜厚４００から６００ｎｍ程度の酸化シリコン膜からなるフィールド酸化膜１０を形成する。
【００６２】
そして図２（ｄ）に示すように、この窒化シリコン膜Ｍ２を除去する。
最後に図２（ｅ）に示すように、ＣＭＰにより平坦化をはかり、全く段差のない平坦な表面を持つフィールド酸化膜１０を形成する。このとき酸化シリコン膜Ｍ１も除去される。
【００６３】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３３は、図１（ａ）では図示していないが、電荷転送部が延在する方向と交差する方向に、形成される。
【００６４】
シリコン基板１内には、光電変換部、電荷転送チャネル、チャネルストップ領域、電荷読み出し領域が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜５と電荷転送電極（第１層ドープトアモルファスシリコン膜３ａからなる第１の電極、第２層ドープトアモルファシリコン膜３ｂからなる第２の電極）が形成される。
【００６５】
電荷転送部は、上述したとおりであるが、電荷転送部の電荷転送電極上面には中間層が形成される。中間層は遮光膜、ＢＰＳＧ（boro-phospho  silicate  glass）からなる絶
縁膜、Ｐ−ＳｉＮからなる絶縁膜（パッシベーション膜）、透明樹脂膜からなる平坦化層で構成される。
【００６６】
固体撮像素子の上方には、光電変換部の光検知部分を除いて遮光膜が設けられ、さらにカラーフィルタ、マイクロレンズが設けられる。また、カラーフィルタとマイクロレンズとの間は、絶縁性の透明樹脂等からなる平坦化層が充填される。
また、図１では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００６７】
次にこのようにしてフィールド酸化膜の形成されたシリコン基板表面に固体撮像素子を形成する工程について図３乃至図５を参照しつつ詳細に説明する。
まず、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００６８】
続いて、このゲート酸化膜２上に、ＰＨ３とＮ２とを添加したＳｉＨ４を反応性ガスと
して用いた減圧ＣＶＤ法により、膜厚０．４μｍのリンドープの第１層ドープトアモルファスシリコン膜３ａを形成する。このときの基板温度は６００〜７００℃とする。
【００６９】
この後、減圧ＣＶＤ法により膜厚１５ｎｍの酸化シリコン膜４ａと、膜厚５０ｎｍの窒化シリコン膜４ｂとを形成する（図３（ａ））。
【００７０】
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布し、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンＲ１および、必要に応じてダミー（レジスト）パターン（ここでは図示せず）を形成する（図３（ｂ））。ここでダミーパターンはシリコン基板１の周縁部で、レジストパターンＲ１からの間隔が所定幅（第１の電極の間隔）以上とならないようにレイアウト時に形成される。
【００７１】
この後、ＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとの混合ガスを用いた反応性イオンエッチングにより、酸化シリコン膜４ａと、窒化シリコン膜４ｂとをエッチングし、第１層導電性膜としての第１層ドープトアモルファスシリコン膜３ａのパターニング用のマスクパターンを形成する（図３（ｃ））。ここでもダミーのマスクパターンが、本来の第１の電極形成用のマスクパターンの左手に形成されている。ここでは、酸化シリコン膜４ａと、窒化シリコン膜４ｂとの２層膜からなるマスクパターンをマスクとして第1層導電性膜のパターニングを行う。このようなハードマスクをマスクとして用いることにより、レジストパターンをマスクとする場合に比べてより高精度のパターニングが可能となる。
【００７２】
そしてアッシングによりレジストパターンを剥離除去する（図４（ｄ））。このとき、第１層ドープトアモルファスシリコン膜３ａは本来の第１の電極のパターンに加え、その部分の左手に、ダミーパターンが形成される。
【００７３】
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトアモルファスシリコン膜３ａを選択的にエッチング除去し、第１の電極および周辺回路の配線を形成する（図４（ｅ））。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cyclotron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。
【００７４】
続いて、酸化法により第１の電極のパターンの側面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜５を形成する（図４（ｆ））。
【００７５】
次に、この外側を高温酸化により酸化シリコン膜（ＨＴＯ）６で被覆する（図５（ｇ））。そして、ＳｉＨ４ガスにＰＨ３とＮ２とを添加した反応性ガスを用いた減圧ＣＶＤ法により第２層導電性膜として膜厚０．４〜０．７μｍの第２層ドープトアモルファスシリコン膜３ｂを形成する（図５（ｈ））。このとき第２層ドープトアモルファスシリコン膜３ｂの膜厚は第１層ドープトアモルファスシリコン膜３ａおよびその上層の酸化シリコン膜４ａおよび窒化シリコン膜４ｂの膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する必要がある。
【００７６】
そして、第２層ドープトアモルファスシリコン膜３ｂの形成された表面にレジストを塗布し、表面レベルが完全に平坦となるようにする。ここでレジストとしては、ＯＦＰＲ８００を使用し膜厚７００〜８００ｎｍ塗布する。
【００７７】
続いて、図５（ｉ）に示すように、レジストと第２層ドープトアモルファスシリコン膜３ｂのエッチング速度がほぼ同一となる条件で、全面エッチングを行い、第２層ドープトアモルファスシリコン膜３ｂの平坦化を行う。このとき、第１の電極のパターニング工程でマスクとして用いた窒化シリコン膜４ｂがエッチングストッパとなるため、制御性よく平坦化を行うことができる。
【００７８】
この後、図６（ｊ）に示すように、周辺回路形成のためのレジストパターンＲ２を形成する。ここでは、固体撮像素子形成部および周辺回路部の一部を覆うようにレジストパターンＲ２を形成する。
【００７９】
そして、図６（ｋ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード領域３０上の第２層ドープトアモルファスシリコン膜３ｂをエッチング除去するとともに周辺回路の配線７としてのパターンを残留させる。
そして、アッシングによりレジスト除去を行なうことにより、固体撮像素子形成部および周辺回路部の一部を覆うように第２層ドープトアモルファスシリコン膜３ｂが形成される。
【００８０】
さらに図６（ｌ）に示すように、表面に酸化シリコン膜８を形成し、第２層ドープトアモルファスシリコン膜３ｂからなる第２の電極を形成し、表面の平坦な電荷転送電極が形成される。
図７はこの状態でのウェハ全体を示す図であるが、スクライブラインＤＬを除いて全体にわたって平坦である。
【００８１】
そしてこの上層に遮光膜のパターン、膜厚７００ｎｍのＢＰＳＧ膜を形成し、８５０℃でリフローし平坦化する。そしてＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）、透明樹脂膜からなる平坦化層を形成する。
この後、カラーフィルタ、平坦化層、マイクロレンズなどを形成して、図１（ａ）および（ｂ）に示すような固体撮像素子を得る。なお図１（ｂ）では主要部のみを示し、光学系などは省略した。
【００８２】
この方法によれば、完全に平坦化され段差０の基板表面に光電変換部、電荷転送部および周辺回路部を形成しているため、高精度のパターン形成を実現することができ、機能的にも信頼性の高い動作特性を得ることができる。
【００８３】
また、必要に応じて、基板周縁部など、第１の電極のパターン密度が小さいところ、特に基板周縁部など、スピン塗布によりレジストを塗布する際にレジストの表面レベルが低くなることがないように、ダミーパターンを形成してもよい。
このようにして微細でかつ、特性のばらつきがなく、信頼性の高い固体撮像素子を形成することができる。
【００８４】
なお、前記実施の形態では、平坦化工程としてエッチバック法を採用したが、ＣＭＰを用いてもよく、この場合にも第１の電極のパターニング工程で用いた窒化シリコン膜４ｂがＣＭＰストッパとして有効に作用し、平坦性に優れた電荷転送部を形成することができる。
【００８５】
また前記実施の形態では、電極間絶縁膜５を第１の電極の周りに減圧ＣＶＤ法によって形成した後、高温酸化膜６を形成したが、これに代えて、熱酸化によって電極間絶縁膜を形成するようにしてもよい。すなわち、第１の電極のパターニング用マスクおよび第２の電極の平坦化に際してエッチングストッパとして用いる酸化シリコン膜および窒化シリコン膜の２層膜の窒化シリコン膜を酸化防止膜として、第１の電極の熱酸化を行うことにより、第１の電極の側壁に選択的に酸化シリコン膜を形成し、これを電極間絶縁膜とする。この場合は、あらかじめこの酸化される領域分、第１の電極幅が大きくなるようにレジストパターンを形成する必要がある。
【００８６】
（第２の実施の形態）
前記第１の実施の形態では、第１層アモルファスシリコン膜で構成された第１の電極と第２層アモルファスシリコン膜で構成された第２の電極とによって単層電極構造の電荷転送部を形成したが、１層で単層構造の電荷転送部を形成してもよい。
この場合は、第１層アモルファスシリコン膜を成膜したのち、フォトリソグラフィ、電子ビームリソグラフィなどの方法でパターニングするようにすればよい。
【００８７】
（第３の実施の形態）
前記第１の実施の形態では、ＬＯＣＯＳ法でフィールド酸化膜を形成する例について説明したが、図８に示すようにトレンチＴ内にＣＶＤ法により酸化シリコン膜２０を充填し、表面をＣＭＰ研磨することにより、平坦化したものも有効である。他の部分については前記第２の実施の形態と同様であるため、説明は省略する。
この方法によればＬＯＣＯＳの場合に比べてバーズビークもなく微細化が可能である。熱歪によるクラックの発生については、CVD成長時の条件の最適化により問題は解消可能である。
【００８８】
（第４の実施の形態）
前記第１の実施の形態では、ＬＯＣＯＳ法でフィールド酸化膜を形成する例、第３の実施の形態ではＳＴＩ（シャロウトレンチ絶縁）について説明したが、図９に示すように必要に応じてトレンチＴに酸化シリコン膜２０を埋め込むものとＬＯＣＯＳ法による絶縁膜１０を形成したものとが混在していてもよい。
この方法によればＬＯＣＯＳの場合に比べてバーズビークもなく微細化が可能であるが、熱歪によってトレンチ内にクラックが入り易いなどの問題があることもある。
【産業上の利用可能性】
【００８９】
以上説明してきたように、本発明によれば、高精度に平坦化のなされた基板表面に光電変換部および電荷転送部を形成しているため、微細なパターニングが可能となり、０．１μｍ以下の電極間距離をもつ光電変換部についても容易に形成可能であり、特性のばらつきを低減し、信頼性の高い電荷転送電極を得ることができることから、微細でかつ高感度の固体撮像装置の形成に有効である。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図５】本発明の第１の実施の形態の固体撮像素子の製造工程を示す断面図である。
【図６】本発明の第１の実施の形態の固体撮像素子の製造工程を示す断面図である。
【図７】本発明の第１の実施の形態の固体撮像素子の形成されたウェハ全体を示す斜視図である。
【図８】本発明の第３の実施の形態の固体撮像素子を示す断面図である。
【図９】本発明の第４の実施の形態の固体撮像素子を示す断面
【図１０】従来例の固体撮像素子の製造工程を示す図である。
【図１１】従来例の固体撮像素子の製造工程を示す図である。
【図１２】従来例の固体撮像素子の製造工程を示す図である。
【符号の説明】
【００９１】
１    シリコン基板
２    ゲート酸化膜
３ａ  第１の電極（第１層ドープトアモルファスシリコン膜）
３ｂ  第２の電極（第２層ドープトアモルファスシリコン膜）
３    電荷転送電極
４ａ  酸化シリコン膜
４ｂ  窒化シリコン
５    電極間絶縁膜
６    酸化シリコン膜
７    配線
８    酸化シリコン膜
Ａ    有効撮像領域
Ｂ    非撮像領域
【図１】
2006049834.tif 000003
【図２】
2006049834.tif 000004
【図３】
2006049834.tif 000005
【図４】
2006049834.tif 000006
【図５】
2006049834.tif 000007
【図６】
2006049834.tif 000008
【図７】
2006049834.tif 000009
【図８】
2006049834.tif 000010
【図９】
2006049834.tif 000011
【図１０】
2006049834.tif 000012
【図１１】
2006049834.tif 000013
【図１２】
2006049834.tif 000014