(57)【要約】【課題】低速プリンタを使ったシステムでは、第三もしくは第四のメモリへアクセスしないことで、メモリモジュールを削減することが可能となり、低コスト化出来る。【解決手段】  ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、を含んだことを特徴とする画像処理装置。【選択図】        図７
2006229306.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、
画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、
メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、
を含んだことを特徴とする画像処理装置。
【請求項２】
前記画像処理回路とは、出力画像データの方が入力画像データよりもデータサイズが小さいことを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記画像処理回路とは、解像度変換であることを特徴とする請求項１記載の画像処理装置。
【請求項４】
前記画像処理回路とは、画像伸張であることを特徴とする請求項１記載の画像処理装置。
【請求項５】
画像処理の前後でメモリインターフェースへアクセスする画像処理装置、および、
画像処理の前か後のどちらか片方のみメモリインターフェースへアクセスする画像処理装置、および、
画像処理の前後どちらもメモリインターフェースへアクセスしないことを特徴とする画像処理装置が、
レジスタ設定によって設定可能であることを特徴とする請求項１記載の画像処理装置。
【請求項６】
画像処理回路とは、高解像度画像データを入力して低解像度画像データを出力する解像度変換であることを特徴とする請求項３記載の画像処理装置。
【請求項７】
請求項４記載の画像伸張回路とはパックビッツ伸張回路であることを特徴とする画像処理装置。
【請求項８】
請求項４記載の画像伸張回路とはランレングス伸張回路であることを特徴とする画像処理装置。
【請求項９】
請求項４記載の画像伸張回路とはＭＭＲ伸張回路であることを特徴とする画像処理装置。
【請求項１０】
請求項４記載の画像伸張回路とはＭＨ伸張回路であることを特徴とする画像処理装置。
【請求項１１】
請求項４記載の画像伸張回路とはＪＰＥＧ伸張回路であることを特徴とする画像処理装置。
【請求項１２】
請求項４記載の画像伸張回路とはＪＢＩＧ伸張回路であることを特徴とする画像処理装置。
【請求項１３】
請求項４記載の画像伸張回路とはＪＢＩＧ伸張回路であることを特徴とする画像処理装置。
【請求項１４】
請求項１記載のセレクタまたはマルチプレクサの入力元または出力先を選択するためのレジスタを備えたことを特徴とする画像処理装置。
【請求項１５】
請求項１記載の第一の半導体基板と第二の半導体基板間を接続するバスは、第二の半導体基板内の受信バッファの空きを第一の半導体基板に通知するための受信バッファフル信号と、第二の半導体基板内の送信バッファ内の有効データを第一の半導体基板に通知するための送信バッファエンプティ信号とを持ち、
前記受信バッファフル信号が受信バッファの空きがある状態を示しているときに第一の半導体基板は、第二の半導体基板へ受信要求を発行し、前記送信バッファエンプティ信号が送信バッファに有効データがある状態を示しているときに第一の半導体基板は、第二の半導体基板へ送信要求を発行することを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコピー機、プリンタ、ＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）ファクシミリ装置をはじめとする印刷装置の画像処理のための回路の構成に関する。
【背景技術】
【０００２】
本発明の従来例の装置及びその動作について説明する。
【０００３】
［ハードウェア］
全構成
全体構成図を図２に示す。
【０００４】
Ｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ  （２０００）は画像入力デバイスであるＳｃａｎｎｅｒ（２０７０）や画像出力デバイスであるＰｒｉｎｔｅｒ（２０９５）と接続し、一方ではＬＡＮ（２０１１）や公衆回線（ＷＡＮ）（２０５１）接続することで、画像情報やデバイス情報の入出力、ＰＤＬデータのイメージ展開を行う為のコントローラである。
【０００５】
ＣＰＵ（２００１）はシステム全体を制御するプロセッサである。本実施例では２つのＣＰＵを用いた例を示す。これら二つのＣＰＵは、共通のＣＰＵバス（２１２６）に接続され、さらに、システムバスブリッジ（２００７）に接続される。
【０００６】
システムバスブリッジ（２００７）は、バススイッチであり、ＣＰＵバス（２１２６）、ＲＡＭコントローラ（２１２４）、ＲＯＭコントローラ（２１２５）、ＩＯバス１（２１２７）、サブバススイッチ（２１２８）、ＩＯバス２（２１２９）、画像リングインターフェース１（２１４７）、画像リングインターフェース２（２１４８）が接続される。
【０００７】
サブバススイッチ（２１２８）は、第二のバススイッチであり、画像ＤＭＡ１（２１３０）、画像ＤＭＡ２（２１３２）、フォント伸張部（３１３４）、ソート回路（２１３５）、ビットマップトレース部（２１３６）が接続され、これらのＤＭＡから出力されるメモリアクセス要求を調停し、システムバスブリッジへの接続を行う。
【０００８】
ＲＡＭ（２００２）はＣＰＵ（２００１）が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＲＡＭコントローラ（２１２４）により制御される、本実施例では、ダイレクトＲＤＲＡＭを採用する例を示す。
【０００９】
ＲＯＭ（２００３）はブートＲＯＭであり、システムのブートプログラムが格納されている。ＲＯＭコントローラ（２１２５）により制御される。
【００１０】
画像ＤＭＡ１（２１３０）は、画像圧縮部（３１３１）に接続し、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像圧縮部（２１３１）を制御し、ＲＡＭ（２００２）上にある非圧縮データの読み出し、圧縮、圧縮後データの書き戻しを行う、本実施例では、ＪＰＥＧを圧縮アルゴリズムに採用した例を示す。
【００１１】
画像ＤＭＡ２（２１３２）は、画像伸張部（２１３３）に接続し、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像伸張部（２１３３）を制御し、ＲＡＭ（２００２）上にある圧縮データの読み出し、伸張、伸張後データの書き戻しを行う、本実施例では、ＪＰＥＧを伸張アルゴリズムに採用した例を示す。
【００１２】
フォント伸張部（２１３４）は、ＬＡＮインターフェース（２０１０）等を介し外部より転送されるＰＤＬデータに含まれるフォントコードに基づき、ＲＯＭ（２００３）もしくは、ＲＡＭ（２００２）内に格納された、圧縮フォントデータの伸張を行う。本実施例では、ＦＢＥアルゴリズムを採用した例を示した。
【００１３】
ソート回路（２１３５）は、ＰＤＬデータを展開する段階で生成されるディスプレイリストのオブジェクトの順番を並び替える回路である。
【００１４】
ビットマップトレース回路（２１３６）は、ビットマップデータより、エッジ情報を抽出する回路である。
【００１５】
ＩＯバス１（２１２７）は、内部ＩＯバスの一種であり、標準バスであるＵＳＢバスのコントローラ、ＵＳＢインターフェース（２１３８）、汎用シリアルポート（２１３９）、インタラプトコントローラ（２１４０）、ＧＰＩＯインターフェース（２１４１）が接続される。ＩＯバス１には、バスアービタ（図示せず）が含まれる。
【００１６】
操作部Ｉ／Ｆ（２００６）は操作部（ＵＩ）（２０１２）とインターフェース部で、操作部（２０１２）に表示する画像データを操作部（２０１２）に対して出力する。また、操作部（２０１２）から本システム使用者が入力した情報を、ＣＰＵ（２００１）に伝える役割をする。
【００１７】
ＩＯバス２（２１２９）は内部ＩＯバスの一種であり、汎用バスインターフェース１及び２（２１４２）と、ＬＡＮコントローラ（２０１０）が接続される。ＩＯバス２にはバスアービタ（図示せず）が含まれる。
【００１８】
汎用バスインターフェース（２１４２）は、２つの同一のバスインターフェースから成り、標準ＩＯバスをサポートするバスブリッジである。本実施例では、ＰＣＩバス（２１４３）を採用した例を示した。
【００１９】
ＨＤＤ（２００４）はハードディスクドライブで、システムソフトウェア、画像データを格納する。ディスクコントローラ（２１４４）を介して一方のＰＣＩバス（２１４３）に接続される。
【００２０】
ＬＡＮコントローラ（２０１０）は、ＭＡＣ回路（２１４５）、ＰＨＹ／ＰＭＤ回路（２１４６）を介しＬＡＮ（２０１１）に接続し、情報の入出力を行う。
【００２１】
Ｍｏｄｅｍ（２０５０）は公衆回線（２０５１）に接続し、情報の入出力を行う。
【００２２】
画像リングインターフェース１（２１４７）及び画像リングインターフェース２（２１４８）は、システムバスブリッジ（２００７）と画像データを高速で転送する画像リング（２００８）を接続し、タイル化後に圧縮されたデータをＲＡＭ（２００２）とタイル画像処理部（２１４９）間で転送するＤＭＡコントローラである。
【００２３】
画像リング（２００８）は、一対の単方向接続経路の組み合わせにより構成される（画像リング１及び画像リング２）。画像リング（２００８）は、タイル画像処理部（２１４９）内で、画像リングインターフェース３（２１０１）及びタイル画像インターフェース４（２１０２）を介し、タイル伸張部（２１０３）、コマンド処理部（２１０４）、ステータス処理部（２１０５）、タイル圧縮部（２１０６）に接続される。本実施例では、タイル伸張部（２１０３）を２組、タイル圧縮部を３組実装する例を示した。
【００２４】
タイル伸張部（２１０３）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、画像リングより入力された圧縮後の画像データを伸張し、タイルバス（２１０７）へ転送するバスブリッジである。本実施例では、多値データにはＪＰＥＧ、２値データにはパックビッツを伸張アルゴリズムとして採用した例を示す。
【００２５】
タイル圧縮部（２１０６）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、タイルバスより入力された圧縮前の画像データを圧縮し、画像リング（２００８）へ転送するバスブリッジである。本実施例では、多値データにはＪＰＥＧ、２値データにはパックビッツを圧縮アルゴリズムとして採用した例を示す。
【００２６】
コマンド処理部（２１０４）は、画像リングインターフェースへの接続に加え、レジスタ設定バス（２１０９）に接続され、画像リングを介して入力したＣＰＵ（２００１）より発行されたレジスタ設定要求を、レジスタ設定バス（２１０９）に接続される該当ブロックへ書き込む。また、ＣＰＵ（２００１）より発行されたレジスタ読み出し要求に基づき、レジスタ設定バスを介して該当レジスタより情報を読み出し。画像リングインターフェース４（２１０２）に転送する。ステータス処理部（２１０５）は各画像処理部の情報を監視し、ＣＰＵ（２００１）に対してインタラプトを発行するためのインタラプトバケットを生成し、画像リングインターフェース４に出力する。
【００２７】
タイルバス（２１０７）には上記ブロックに加え、以下の機能ブロックが接続される。
【００２８】
レンダリング部インターフェース（２１１０）、画像入力インターフェース（２１１２）、画像出力インターフェース（２１１３）、多値化部（２１１９）、２値化部（２１１８）、色空間変換部（２１１７）、画像回転部（２０３０）、第一の解像度変換部（２１１６）。
【００２９】
レンダリング部インターフェース（２１１０）は、後述するレンダリング部により生成されたビットマップイメージを入力するインターフェースである。レンダリング部とレンダリング部インターフェースは、一般的なビデオ信号（２１１１）にて接続される。レンダリング部インターフェースは、タイルバス（２１０７）に加え、メモリバス（２１０８）、レジスタ設定バス（２１０９）への接続を有し、入力された、ラスタ画像をレジスタ設定バスを介して設定された、所定の方法によりタイル画像への構造変換をすると同時にクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００３０】
画像入力インターフェースは（２１１２）は、後述するスキャナ用画像処理部（２１１４）により補正画像処理されたラスタイメージデータを入力とし、レジスタ設定バスを介して設定された、所定の方法によりタイル画像への構造変換とクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００３１】
画像出力インターフェースは、タイルバスからのタイル画像データを入力とし、ラスタ画像への構造変換及び、クロックレートの変更を行い、ラスタ画像をプリンタ用画像処理部（２１１５）へ出力する。
【００３２】
画像回転部（２０３０）は画像データの回転を行う。
【００３３】
第一の解像度変換部（２１１６）は画像の解像度の変更を行う。
【００３４】
色空間変換部（２１１７）はカラー及びグレースケール画像の色空間の変換を行う。
【００３５】
２値化部（２１１８）は、多値（カラー、グレースケール）画像を２値化する。
【００３６】
多値化部（２１１９）は２値画像を多値データへ変換する。
【００３７】
外部バスインターフェース部（２１２０）は、画像リングインターフェース１、２，３，４、コマンド処理部、レジスタ設定バスを介し、ＣＰＵ（２００１）により発行された、書き込み、読み出し要求を外部バス３（２１２１）に変換出力するバスブリッジである。外部バス３（２１２１）は本実施例では、プリンタ用画像処理部（２１１５）、スキャナ用画像処理部（２１１４）に接続されている。
【００３８】
メモリ制御部（２１２２）は、メモリバス（２１０８）に接続され、各画像処理部の要求に従い、あらかじめ設定されたアドレス分割により、画像メモリ１及び画像メモリ２（２１２３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施例では、画像メモリにＳＤＲＡＭを用いた例を示した。
【００３９】
スキャナ用画像処理部（２１１４）では、画像入力デバイスであるスキャナ（２０７０）によりスキャンされた画像データを補正画像処理する。
【００４０】
プリンタ用画像処理部では、プリンタ出力のための補正画像処理を行い、結果をＰｒｉｎｔｅｒ（２０９５）へ出力する。
【００４１】
レンダリング部（２０６０）はＰＤＬコードもしくは、中間ディスプレイリストをビットマップイメージに展開する。
【００４２】
前記ビットマップへの展開の際、画数が多くかつフォントサイズが小さい文字をビットマップイメージに展開すると、文字のつぶれ、および、かすれ、文字を構成する一画一画の間隔が不均一になることが起き易い。それを避けるために、プリント解像度の倍以上の高解像度ビットマップイメージ中間データを用意する。
【００４３】
前記高解像度な中間データを印刷する際に、プリント解像度に解像度を変換するために、解像度変換バスコントローラ２１６０が制御する解像度変換バスには、伸張・解像度変換部２１７０が接続される。
【００４４】
２１７０は、２１７１から２１８０で構成され、２１７１は２１５０から画像データを受け取る伸張・解像度変換入力インターフェース、２１７２はパックビッツ圧縮された画像データを伸張するパックビッツ画像伸張部、２１７３は第三のＲＡＭ書き込みインターフェース、２１７４は第三のＲＡＭ、２１７５は第三のＲＡＭ読み出しインターフェース、２１７６は解像度変換部、２１７７は第四のＲＡＭ書き込みインターフェース、２１７８は第四のＲＡＭ、２１７９は第四のＲＡＭ読み出しインターフェース、２１８０は伸張・解像度変換出力インターフェースである。
【００４５】
解像度変換バスコントローラ２１６０からライトアクセスが発行され２１５０から圧縮された高解像度画像データを２１７０中の伸張・解像度変換入力インターフェース２１７１に転送する。受信したパックビッツ圧縮を用いて圧縮された高解像度画像データをパックビッツ画像伸張部２１７２が受け取り、パックビッツ伸張を行う。第三のＲＡＭ書き込みインターフェース２１７３は、パックビッツ伸張された高解像度画像データを受け取り、メモリ２１７４に書き込む。
【００４６】
次に第三のＲＡＭ読み出しインターフェース２１７５がメモリを読み出し、解像度変換部２１７６へ高解像度画像データを渡す。
【００４７】
解像度変換部２１７６は、メモリから読み出された高解像度画像データをプリント解像度に合わせて解像度変換する。ここでは説明のために２１５０からは１２００ｄｐｉの画像データが入力され、２１７０において６００ｄｐｉに解像度変換されるものとして説明する。
【００４８】
解像度変換されたビットマップイメージデータを第五のＲＡＭ書き込みインターフェース２１７７が受け取り、メモリ２１７８に書き込む。
【００４９】
次にメモリを第五のＲＡＭ読み出しインターフェース２１７９が読み出し、解像度変換バスコントローラ２１６０からのリード要求によって、ビットマップイメージデータを伸張・解像度変換出力インターフェース２１８０がシステム制御部へ渡す。
【００５０】
なお、高速低容量な１次バッファの使用量をモニターして、１次バッファが満杯になりそうだったら、低速大容量な２次バッファにデータを退避する。バッファフルが解消されたら、２次バッファから１次バッファにデータを転送する技術が知られている（例えば、特許文献１参照。）。
【特許文献１】特開平１０−２００５７４号
【発明の開示】
【発明が解決しようとする課題】
【００５１】
しかしながら、上記従来技術では、低速プリンタを使ったシステムにおいても、第三のメモリと第四のメモリという二つのメモリモジュールが必要であり、高価であるという課題があった。
【００５２】
本発明は、以上の点に着目して成されたもので、低速プリンタを使ったシステムでは、第三もしくは第四のメモリへアクセスしないことで、メモリモジュールを削減することが可能となり、低コスト化出来る画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００５３】
前記課題を解決するために、本発明はメモリモジュールにアクセスするか否かを切り替える手段を有することを特徴とする。
【００５４】
さらに詳細に説明すれば、本発明は下記の構成によって前記課題を解決できた。
【００５５】
（１）ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、を含んだことを特徴とする画像処理装置。
【発明の効果】
【００５６】
本発明によって、低速プリンタを使ったシステムでは、第三もしくは第四のメモリへアクセスしないことで、メモリモジュールを削減することが可能となり、低コスト化出来る。
【発明を実施するための最良の形態】
【００５７】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００５８】
図７は本発明の実施の形態を用いて最も良く表した図であり、図７において、７０００は従来例の２１７０を改良した画像伸張と解像度変換を行う伸張・解像度変換部であり、ＭＦＰコントローラシステム上で２１７０と７０００を置き換えて使用される。
【００５９】
本発明による伸張・解像度変換部７０００は、２１７１から２１８０および７００１から７００４で構成され、２１７１は２１５０から画像データを受け取る伸張・解像度変換入力インターフェース、２１７２はパックビッツ圧縮された画像データを伸張するパックビッツ画像伸張部、７００１はパックビッツ画像伸張部の出力先を振り分けるためのセレクタ、２１７３は第三のＲＡＭ書き込みインターフェース、２１７４は第三のＲＡＭ、２１７５は第三のＲＡＭ読み出しインターフェース、７００２は第三のメモリ読み出し部２１７５からの画像データもしくはセレクタ７００１からの画像データを選択するためのマルチプレクサ、２１７６は解像度変換部、７００３は解像度変換部２１７６の出力先を振り分けるためのセレクタ、２１７７は第四のＲＡＭ書き込みインターフェース、２１７８は第四のＲＡＭ、２１７９は第四のＲＡＭ読み出しインターフェース、７００４は第四のメモリ読み出し部２１７９からの画像データもしくはセレクタ７００３からの画像データを選択するためのマルチプレクサ、２１８０は伸張・解像度変換出力インターフェースである。
【００６０】
セレクタ７００１、７００３およびマルチプレクサ７００２、７００３は、伸張・解像度変換部７０００中の非図示のレジスタによって、画像処理に先立って切り替えられる。
【００６１】
図７の回路の高速、中速、低速それぞれの画像処理装置向けの動作を以下に説明する。
【００６２】
図８は、図７の回路が高速な画像処理装置向けの場合の動作を説明するための図であり、第三、第四のＲＡＭ２１７４、２１７８の両方を使用する。
【００６３】
図８は、画像処理に先立って解像度変換バスコントローラ２１６０から、解像度変換バスを通じて伸張・解像度変換部７０００中の非図示のレジスタにライトアクセスが行われ、セレクタ７００１の接続先がメモリ書き込み回路２１７３、マルチプレクサ７００２の接続先がメモリ読み出し回路２１７５、セレクタ７００３の接続先がメモリ書き込み回路２１７７、マルチプレクサ７００４の接続先がメモリ読み出し回路２１７９となるよう、前記レジスタに設定された場合の伸張・解像度変換部７０００の動作を説明するための図である。
【００６４】
図８において、解像度変換バスコントローラ２１６０からライトアクセスが発行され２１５０から圧縮された高解像度画像データを２１７０中の伸張・解像度変換入力インターフェース２１７１に転送する。パックビッツ圧縮を用いて圧縮された高解像度画像データをパックビッツ画像伸張部２１７２が受け取り、パックビッツ伸張を行う。セレクタ７００１は、パックビッツ伸張部２１７２と第三のＲＡＭ書き込みインターフェース２１７３が接続されるようレジスタ設定され、第三のＲＡＭ書き込みインターフェース２１７３は、パックビッツ伸張部２１７２でパックビッツ伸張された高解像度画像データを受け取り、メモリ２１７４に書き込む。次に第三のＲＡＭ読み出しインターフェース２１７５がメモリを読み出す。マルチプレクサ７００２は、ＲＡＭ読み出しインターフェース２１７５と解像度変換部２１７６が接続されるようレジスタ設定され、解像度変換部２１７６は、第三のＲＡＭ読み出しインターフェース２１７３で読み出された高解像度画像データをプリント解像度に合わせて解像度変換する。ここでは説明のために２１５０からは１２００ｄｐｉの画像データが入力され、２１７０において６００ｄｐｉに解像度変換されるものとして説明する。
【００６５】
セレクタ７００３は、解像度変換部２１７６とＲＡＭ書き込みインターフェース２１７７が接続されるようレジスタ設定され、解像度変換されたビットマップイメージデータをセレクタ７００３を通じて第五のＲＡＭ書き込みインターフェース２１７７が受け取り、メモリ２１７８に書き込む。
【００６６】
次にメモリを第五のＲＡＭ読み出しインターフェース２１７９が読み出す。マルチプレクサ７００４は、解像ＲＡＭ読み出しインターフェース２１７９と伸張・解像度変換出力インターフェース２１８０が接続されるようレジスタ設定され、第五のＲＡＭ読み出しインターフェース２１７９からのビットマップイメージデータが伸張・解像度変換出力インターフェース２１８０に伝送され、次に解像度変換バスコントローラ２１６０からのリード要求によって、ビットマップイメージデータを伸張・解像度変換出力インターフェース２１８０がシステム制御部へ渡す。
【００６７】
以上説明したように、高速な画像処理装置向けの場合は、第三、第四のＲＡＭ２１７４、２１７８の両方を使用する画像処理を行う。第三、第四のＲＡＭ２１７４、２１７８の両方を使用することで、大量のデータを伸張・解像度変換部７０００が受け取ることが可能となり、バンドと呼ばれる処理単位を大きくすることで画像処理を高速化できる。
【００６８】
図９は、図７の回路が高速な画像処理装置向けの場合の動作を説明するための図であり、第三、第四のＲＡＭ２１７４、２１７８の両方を使用する。
【００６９】
図９は、画像処理に先立って解像度変換バスコントローラ２１６０から、解像度変換バスを通じて伸張・解像度変換部７０００中の非図示のレジスタにライトアクセスが行われ、セレクタ７００１の接続先がマルチプレクサ７００２、マルチプレクサ７００２の接続先が解像度変換回路２１７６、セレクタ７００３の接続先がメモリ書き込み回路２１７７、マルチプレクサ７００４の接続先がメモリ読み出し回路２１７９となるよう、前記レジスタに設定された場合の伸張・解像度変換部７０００の動作を説明するための図である。
【００７０】
図９において、解像度変換バスコントローラ２１６０からライトアクセスが発行され２１５０から圧縮された高解像度画像データを２１７０中の伸張・解像度変換入力インターフェース２１７１に転送する。パックビッツ圧縮を用いて圧縮された高解像度画像データをパックビッツ画像伸張部２１７２が受け取り、パックビッツ伸張を行う。セレクタ７００１は、画像伸張部２１７２とマルチプレクサ７００２が接続されるようレジスタ設定され、マルチプレクサ７００２は、セレクタ７００１と解像度変換部２１７６が接続されるようレジスタ設定され、解像度変換部２１７６は、画像伸張部２１７２で伸張された高解像度画像データをプリント解像度に合わせて解像度変換する。ここでは説明のために２１５０からは１２００ｄｐｉの画像データが入力され、２１７０において６００ｄｐｉに解像度変換されるものとして説明する。
【００７１】
セレクタ７００３は、解像度変換部２１７６とＲＡＭ書き込みインターフェース２１７７が接続されるようレジスタ設定され、解像度変換されたビットマップイメージデータをセレクタ７００３を通じて第五のＲＡＭ書き込みインターフェース２１７７が受け取り、メモリ２１７８に書き込む。
【００７２】
次にメモリを第五のＲＡＭ読み出しインターフェース２１７９が読み出す。マルチプレクサ７００４は、解像ＲＡＭ読み出しインターフェース２１７９と伸張・解像度変換出力インターフェース２１８０が接続されるようレジスタ設定され、第五のＲＡＭ読み出しインターフェース２１７９からのビットマップイメージデータが伸張・解像度変換出力インターフェース２１８０に伝送され、次に解像度変換バスコントローラ２１６０からのリード要求によって、ビットマップイメージデータを伸張・解像度変換出力インターフェース２１８０がシステム制御部へ渡す。
【００７３】
以上説明したように、中速な画像処理装置向けの場合は、第三のＲＡＭ２１７４を使用せずに、第四のＲＡＭ２１７８を使用する画像処理を行う。第三のＲＡＭ２１７４を使用しないことで第三のＲＡＭ２１７４の価格分コストダウンが可能となる。
【００７４】
ここで、第四のＲＡＭ２１７８を使用せずに、第三のＲＡＭ２１７４を接続して、中速な画像処理装置を構成することも出来る。
【００７５】
図１０は、図７の回路が低速な画像処理装置向けの場合の動作を説明するための図であり、第三、第四のＲＡＭ２１７４、２１７８の両方とも使用しない。
【００７６】
図１０は、画像処理に先立って解像度変換バスコントローラ２１６０から、解像度変換バスを通じて伸張・解像度変換部７０００中の非図示のレジスタにライトアクセスが行われ、セレクタ７００１の接続先がマルチプレクサ７００２、マルチプレクサ７００２の接続先がセレクタ７００１、セレクタ７００３の接続先がマルチプレクサ７００４、マルチプレクサ７００４の接続先が伸張・解像度変換となるよう、前記レジスタに設定された場合の伸張・解像度変換部７０００の動作を説明するための図である。
【００７７】
図１０において、解像度変換バスコントローラ２１６０からライトアクセスが発行され２１５０から圧縮された高解像度画像データを２１７０中の伸張・解像度変換入力インターフェース２１７１に転送する。パックビッツ圧縮を用いて圧縮された高解像度画像データをパックビッツ画像伸張部２１７２が受け取り、パックビッツ伸張を行う。セレクタ７００１は、パックビッツ伸張部２１７２とマルチプレクサ７００２が接続されるようレジスタ設定され、マルチプレクサ７００２は、画像伸張部２１７２と解像度変換部２１７６が接続されるようレジスタ設定され、解像度変換部２１７６は、画像伸張部２１７２で伸張された高解像度画像データをプリント解像度に合わせて解像度変換する。ここでは説明のために２１５０からは１２００ｄｐｉの画像データが入力され、２１７０において６００ｄｐｉに解像度変換されるものとして説明する。
【００７８】
セレクタ７００３は、解像度変換されたビットマップイメージデータをセレクタ７００３とマルチプレクサ７００４を通じて伸張・解像度変換出力インターフェース２１８０が接続されるようレジスタ設定され、伸張・解像度変換出力インターフェース２１８０へ画像データが伝送される。
【００７９】
次に解像度変換バスコントローラ２１６０からのリード要求によって、ビットマップイメージデータを伸張・解像度変換出力インターフェース２１８０がシステム制御部へ渡す。
【００８０】
以上説明したように、低速な画像処理装置向けの場合は、第三、第四のＲＡＭ２１７４、２１７８の両方を使用しない。第三、第四のＲＡＭ２１７４、２１７８の両方を使用しないことで、低コスト化できる。
【００８１】
７０００におけるレジスタ設定について説明する。画像転送に先立って行われ、システム制御部２１５０の伸張・解像度変換バスコントローラ２１６０を通じて、伸張・解像度変換部７０００内の非図示のレジスタにレジスタ設定を行う。
【００８２】
レジスタは、メモリ２１７４上に確保するメモリの先頭アドレス、および、メモリ２１７４上に確保するデータサイズ領域を記憶するレジスタ、および、メモリ２１７８上に確保するメモリの先頭アドレス、および、メモリ２１７８上に確保するデータサイズ領域を記憶するレジスタ、および、セレクタ７００１および７００３、マルチプレクサ７００２および７００４の接続状態を設定するためのレジスタ、データ転送を開始するためのレジスタがある。
【００８３】
伸張・解像度変換部入力インターフェース２１７１は、非図示のバッファを持つ。データ転送を開始するためのレジスタにデータ転送開始を意味する値が書かれた後は、解像度変換バスの２回の転送データサイズよりも伸張・解像度変換部入力インターフェース２１７１のバッファの空きが少なかった場合、伸張・解像度変換部入力インターフェース２１７１は、解像度変換バスのバッファフル信号を立てる。解像度変換バスのバッファフル信号が立っている場合、伸張・解像度変換バスコントローラ２１６０は、新たなデータライト転送を開始しない。解像度変換バスのバッファフル信号が立っていない場合、伸張・解像度変換部入力インターフェース２１７１は伸張・解像度変換バスコントローラ２１６０からのライト要求を受けて、画像データを受信する。
【００８４】
伸張・解像度変換部出力インターフェース２１８０は、非図示のバッファを持つ。データ転送を開始するためのレジスタにデータ転送開始を意味する値が書かれた後は、解像度変換バスの１回の転送データサイズよりも伸張・解像度変換部出力インターフェース２１８０のバッファ中の有効データが少なかった場合、伸張・解像度変換部出力インターフェース２１８０は、解像度変換バスのバッファエンプティ信号を立てる。解像度変換バスのバッファエンプティ信号が立っている場合、伸張・解像度変換バスコントローラ２１６０は、新たなデータリード転送を開始しない。解像度変換バスのバッファエンプティ信号が立っていない場合、伸張・解像度変換部出力インターフェース２１８０は伸張・解像度変換バスコントローラ２１６０からのリード要求を受けて、画像データを送信する。
【００８５】
ここで説明のため、画像伸張部２１７１は、パックビッツであるとして説明してきたが、特にパックビッツである必然性は無く、ランレングス、ＪＰＥＧ、ＭＭＲ、ＭＨ、ＪＢＩＧなど画像圧縮のアルゴリズムが何であっても本発明の目的は達成できる。
【００８６】
［システム全体］
本発明のネットワークシステム全体の構成図を図１に示す。
【００８７】
１００１は本発明の装置で、スキャナとプリンタから構成され、スキャナから読み込んだ画像をローカルエリアネットワーク（１０１０）（以下ＬＡＮ）に流したり、ＬＡＮから受信した画像をプリンタによりプリントアウトできる。また、スキャナから読んだ画像を図示しないＦＡＸ送信手段により、ＰＳＴＮまたはＩＳＤＮ（１０３０）に送信したり、ＰＳＴＮまたはＩＳＤＮから受信した画像をプリンタによりプリントアウトできる。１００２は、データベースサーバで、本発明の装置（１００１）により読み込んだ２値画像及び多値画像をデータベースとして管理する。
【００８８】
１００３は、データベースサーバ（１００２）のデータベースクライアントで、データベース（１００２）に保存されている画像データを閲覧／検索等できる。
【００８９】
１００４は、電子メールサーバで、本発明の装置（１００１）により読み取った画像を電子メールの添付として受け取ることができる。１００５は、電子メールのクライアントで、電子メールサーバ（１００４）の受け取ったメールを受信し閲覧したり、電子メールを送信したり、可能である。
【００９０】
１００６がＨＴＭＬ文書をＬＡＮに提供するＷＷＷサーバで、本発明の装置（１００１）によりＷＷＷサーバで提供されるＨＴＭＬ文書をプリントアウトできる。
【００９１】
１００７は、ルータでＬＡＮ（１０１０）をインターネット／イントラネット（１０１２）と連結する。インターネット／イントラネットに、前述したデータベースサーバ（１００２）、ＷＷＷサーバ（１００６）、電子メールサーバ（１００４）、本発明の装置（１００１）と同様の装置が、それぞれ１０２０、１０２１、１０２２、１０２３として連結している。一方、本発明の装置（１００１）は、ＰＳＴＮまたはＩＳＤＮ（１０３０）を介して、ＦＡＸ装置（１０３１）と送受信可能になっている。
【００９２】
また、ＬＡＮ上にプリンタ（１０４０）も連結されており、本発明の装置（１００１）により読み取った画像をプリントアウト可能なように構成されている。
【００９３】
［タイル画像（パケット）フォーマット］
本発明によるＳｙｓｔｅｍＣｏｎｔｒｏｌｌｅｒＵｎｉｔ（２０００）内では、画像データ、ＣＰＵ（２００１）によるコマンド、各ブロックより発行される割り込み情報を、パケット化された形式で転送する。
【００９４】
本実施例では、図３に示すデータパケット、図４に示すコマンドパケット、図５に示すインタラプトパケットの３種の異なる種類のパケットが使用される。
【００９５】
データパケット（図３）
本実施例では画像Ｄａｔａを３２ｐｉｘｅｌ  ×  ３２ｐｉｘｅｌのＴｉｌｅ単位の画像データ（３００２）に分割して取り扱う例を示した。
【００９６】
このＴｉｌｅ単位の画像に、必要なヘッダ情報（３００１）及び画像付加情報等（３００３）を付加してデータＰａｃｋｅｔとする。
【００９７】
以下にヘッダ情報（３００１）に含まれる情報について説明を行なう。
【００９８】
ＰａｃｋｅｔのＴｙｐｅはヘッダ情報（３００１）内のＰｃｋｔＴｙｐｅ（３００４）で区別される。ＰｃｋｔＴｙｐｅ（３００４）にはリピートフラグが含まれており、Ｄａｔａ  Ｐａｃｋｅｔの画像Ｄａｔａが１つ前に送信したＤａｔａ  Ｐａｃｋｅｔの画像Ｄａｔａと同一の場合、リピートフラグをセットする。
【００９９】
ＣｈｉｐＩＤ（３００５）はパケットを送信するターゲットとなるチップのＩＤを示す。
【０１００】
ＤａｔａＴｙｐｅ（３００６）ではデータのタイプを示す。
【０１０１】
ＰａｇｅＩＤ（３００７）はページを示しており、ＪｏｂＩＤはソフトウェアで管理するためのＪｏｂ  ＩＤ（３００８）を格納する。
【０１０２】
Ｔｉｌｅの番号はＹ方向のＴｉｌｅ座標（３００９）とＸ方向のＴｉｌｅ座標（３０１０）の組み合わせで、ＹｎＸｎで表される。
【０１０３】
データパケットは画像データが圧縮されている場合と非圧縮の場合がある。本実施例では、圧縮アルゴリズムとして、多値カラー（多値グレースケールを含む）の場合はＪＰＥＧを２値の場合はパックビッツを採用した例を示した。
【０１０４】
圧縮されている場合と非圧縮の場合との区別はＣｏｍｐｒｅｓｓＦｌａｇ（３０１７）で示される。
【０１０５】
Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）は左詰で処理順に設定し、各処理Ｕｎｉｔは、処理後Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎを左に８ＢｉｔＳｈｉｆｔする。Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）はＵｎｉｔＩＤ（３０１９）とＭｏｄｅ（３０２０）の組が８組格納されている。ＵｎｉｔＩＤ（３０１９）は各処理Ｕｎｉｔを指定し、Ｍｏｄｅ（３０２０）は各処理Ｕｎｉｔでの動作Ｍｏｄｅを指定する。これにより、１つのパケットは８つのＵｎｉｔで連続して処理することができる。
【０１０６】
ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（３０１２）はパケットのトータルバイト数を示す。
【０１０７】
ＩｍａｇｅＤａｔａＢｙｔｅＬｅｎｇｈ（３０１５）は画像データのバイト数、ＺＤａｔａＢｙｔｅＬｅｎｇｔｈ（３０１６）は画像付加情報のバイト数を表し、ＩｍａｇｅＤａｔａＯｆｆｓｅｔ（３０１３）、ＺＤａｔａＯｆｆｓｅｔ（３０１４）はそれぞれのデータのパケットの先頭からのＯｆｆｓｅｔを表している。
【０１０８】
Ｐａｃｋｅｔ  Ｔａｂｌｅ（図６）
各ＰａｃｋｅｔはＰａｃｋｅｔ  Ｔａｂｌｅ（６００１）によって管理する。
【０１０９】
Ｐａｃｋｅｔ  Ｔａｂｌｅ（６００１）の構成要素は次の通りで、それぞれＴａｂｌｅの値に０を５ｂｉｔ付加すると、Ｐａｃｋｅｔの先頭Ａｄｄｒｅｓｓ（６００２）、ＰａｃｋｅｔのＢｙｔｅ  Ｌｅｎｇｔｈ（６００５）となる。
【０１１０】
Ｐａｃｋｅｔ  Ａｄｄｒｅｓｓ  Ｐｏｉｎｔｅｒ  （２７ｂｉｔ）＋５ｂ０００００＝Ｐａｃｋｅｔ先頭Ａｄｄｒｅｓｓ
Ｐａｃｋｅｔ  Ｌｅｎｇｔｈ  （１１ｂｉｔ）＋５ｂ０００００＝ＰａｃｋｅｔのＢｙｔｅ  Ｌｅｎｇｔｈ
Ｐａｃｋｅｔ  Ｔａｂｌｅ（６００１）とＣｈａｉｎ  Ｔａｂｌｅ（６０１０）は分割されないものとする。
【０１１１】
Ｐａｃｋｅｔ  Ｔａｂｌｅ（６００１）は常に走査方向に並んでおり、Ｙｎ／Ｘｎ＝０００／０００，０００／００１，０００／００２，．．．．という順で並んでいる。このＰａｃｋｅｔ  Ｔａｂｌｅ（６００１）のＥｎｔｒｙは一意にひとつのＴｉｌｅを示す。また、Ｙｎ／Ｘｍａｘの次のＥｎｔｒｙはＹｎ＋１／Ｘ０となる。
【０１１２】
Ｐａｃｋｅｔがひとつ前のＰａｃｋｅｔとまったく同じＤａｔａである場合は、そのＰａｃｋｅｔはＭｅｍｏｒｙ上には書かず、Ｐａｃｋｅｔ  ＴａｂｌｅのＥｎｔｒｙに１つめのＥｎｔｒｙと同じＰａｃｋｅｔ  Ａｄｄｒｅｓｓ  Ｐｏｉｎｔｅｒ、Ｐａｃｋｅｔ  Ｌｅｎｇｔｈを格納する。１つのＰａｃｋｅｔ  Ｄａｔａを２つのＴａｂｌｅ  Ｅｎｔｒｙが指すようなかたちになる。この場合、２つめのＴａｂｌｅ  ＥｎｔｒｙのＲｅｐｅａｔ  Ｆｌａｇ（６００３）がＳｅｔされる。
【０１１３】
ＰａｃｋｅｔがＣｈａｉｎ  ＤＭＡにより複数に分断された場合は、Ｄｉｖｉｄｅ  Ｆｌａｇ（６００４）をＳｅｔし、そのＰａｃｋｅｔの先頭部分が入っているＣｈａｉｎ  ＢｌｏｃｋのＣｈａｉｎ  Ｔａｂｌｅ番号（６００６）をＳｅｔする。
【０１１４】
Ｃｈａｉｎ  Ｔａｂｌｅ（６０１０）のＥｎｔｒｙはＣｈａｉｎ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ（６０１１）とＣｈａｉｎ  Ｂｌｏｃｋ  Ｌｅｎｇｔｈ（６０１２）からなっており、Ｔａｂｌｅの最後のＥｎｔｒｙにはＡｄｄｒｅｓｓ、Ｌｅｎｇｔｈ共に０を格納しておく。
【０１１５】
Ｃｏｍｍａｎｄ  Ｐａｃｋｅｔ  Ｆｏｒｍａｔ（図４）
本Ｐａｃｋｅｔ  Ｆｏｒｍａｔはレジスタ設定バス（２１０９）へのアクセスを行うためのものである。本パケットを用いることにより、ＣＯＵ（２００１）より画像メモリ（２１２３）へのアクセスも可能である。
【０１１６】
ＣｈｉｐＩＤ（４００４）にはコマンドパケットの送信先となる画像処理部（２１４９）を表すＩＤが格納される。
【０１１７】
ＰａｇｅＩＤ（４００７）、ＪｏｂＩＤ（４００８）はソフトウェアで管理するためのＰａｇｅ  ＩＤとＪｏｂ  ＩＤを格納する。
【０１１８】
Ｐａｃｋｅｔ  ＩＤ（４００９）は１次元で表される。Ｄａｔａ  ＰａｃｋｅｔのＸ−ｃｏｏｒｄｉｎａｔｅのみを使用する。
【０１１９】
パケットバイトレングス（４０１０）は１２８Ｂｙｔｅ固定である。
【０１２０】
パケットデータ部（４００２）には、アドレス（４０１１）とデータ（４０１２）の組を１つのコマンドとして、最大１２個のコマンドを格納することが可能である。ライトかリードかのコマンドのタイプはＣｍｄＴｙｐｅ（４００５）で示され、コマンドの数はＣｍｄｎｕｍ（４００６）で示される。
【０１２１】
Ｉｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔ  Ｆｏｒｍａｔ（図５）
本ＰａｃｋｅｔＦｏｒｍａｔは画像処理部（２１４９）からＣＰＵ（２００１）への割り込みを通知するためのものである。ステータス処理部（２１０５）はＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔを送信すると、次に送信の許可がされるまではＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔを送信してはならない。
【０１２２】
パケットバイトレングス（５００６）は１２８Ｂｙｔｅ固定である。
【０１２３】
パケットデータ部（５００２）には、画像処理部（２１４９）の各内部モジュールのステータス情報（５００７）が格納されている。ステータス処理部（２１０５）は画像処理部（２１４９）内の各モジュールのステータス情報を集め、一括してシステム制御部（２１５０）に送ることができる。
【０１２４】
ＣｈｉｐＩＤ（５００４）にはＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔの送信先となるシステム制御部（２１５０）を表すＩＤが、また、ＩｎｔＣｈｉｐＩＤ（５００５）にはＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔの送信元となる画像処理部（２１４９）を表すＩＤが格納される。
【図面の簡単な説明】
【０１２５】
【図１】本システムの実使用環境を表す図。
【図２】本システムコントローラの従来例の全体ブロック図。
【図３】イメージパケットを表す図。
【図４】コマンドパケットを表す図。
【図５】インタラプトパケットを表す図。
【図６】パケットテーブルを表す図。
【図７】本システムコントローラの伸張・解像度変換部の実施例を表す図。
【図８】本システムコントローラの伸張・解像度変換部の高速画像処理装置向けの動作例を表す図。
【図９】本システムコントローラの伸張・解像度変換部の中速画像処理装置向けの動作例を表す図。
【図１０】本システムコントローラの伸張・解像度変換部の低速画像処理装置向けの動作例を表す図。
【符号の説明】
【０１２６】
２１７０  伸張・解像度変換部
２１７１  伸張・解像度変換入力インターフェース
２１７２  パックビッツ画像伸張部
２１７３  第三のＲＡＭ書き込みインターフェース
２１７４  第三のＲＡＭ
２１７５  第三のＲＡＭ読み出しインターフェース
２１７６  解像度変換部
２１７７  第四のＲＡＭ書き込みインターフェース
２１７８  第四のＲＡＭ
２１７９  第四のＲＡＭ読み出しインターフェース
２１８０  伸張・解像度変換出力インターフェース
７０００  本発明による伸張・解像度変換部
７００１、７００３  セレクタ
７００２、７００４  マルチプレクサ
【図１】
2006229306.tif 000003
【図２】
2006229306.tif 000004
【図３】
2006229306.tif 000005
【図４】
2006229306.tif 000006
【図５】
2006229306.tif 000007
【図６】
2006229306.tif 000008
【図７】
2006229306.tif 000009
【図８】
2006229306.tif 000010
【図９】
2006229306.tif 000011
【図１０】
2006229306.tif 000012