(57)【要約】【課題】電圧印加のタイミング制御に係る要求精度を緩和し、発光効率の向上を容易にする。【解決手段】一対の電極を有する面放電構造のセルに維持放電を起こす第１の電圧を印加し、放電開始後に印加電圧を第１の電圧からそれよりも低い第２の電圧に変化させ、第２の電圧の印加によって壁電荷を形成するプラズマディスプレイパネルの駆動において、第１の電圧の印加を、セルにおける電圧印加が可能な領域のうちの放電ギャップに近い部分のみに限定する。【選択図】図１０
2006267884.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極を有する面放電構造のセルに維持放電を起こす第１の電圧を印加し、放電開始後に印加電圧を前記第１の電圧からそれよりも低い第２の電圧に変化させ、前記第２の電圧の印加によって壁電荷を形成するプラズマディスプレイパネルの駆動方法であって、
前記第１の電圧の印加を、セルにおける電圧印加が可能な領域のうちの放電ギャップに近い部分のみに限定する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
放電ギャップを挟んで並ぶ第１および第２の電極とこれら電極を被覆する誘電体とを有する面放電構造のセルに、維持放電を起こす第１の電圧を印加し、放電開始後に印加電圧を前記第１の電圧からそれよりも低い第２の電圧に変化させ、前記第２の電圧の印加によって壁電荷を形成するプラズマディスプレイパネルの駆動方法であって、
前記第１の電極における前記放電ギャップに近い第１部分と第２の電極における前記放電ギャップに近い第１部分との間に前記第１の電圧を印加し、
前記第１の電極における少なくとも前記第１部分よりも前記放電ギャップから遠い第２部分と前記第２の電極における少なくとも前記第１部分よりも前記放電ギャップから遠い第２部分との間に前記第２の電圧を印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
放電ガス空間を挟む基板対の一方の基板上に配置されかつ放電ギャップを隔てて隣り合う一対の電極とこれら電極を被覆する誘電体とを有する面放電構造のセルに、維持放電を起こす第１の電圧を印加し、放電開始後に印加電圧を前記第１の電圧からそれよりも低い第２の電圧に変化させ、前記第２の電圧の印加によって壁電荷を形成するプラズマディスプレイパネルの駆動方法であって、
前記第１および第２の電極のそれぞれが複数の導体によって構成され、それによって前記放電ギャップに近い第１部分と前記放電ギャップから遠い第２部分とに対して独立した電位設定が可能なプラズマディスプレイパネルに適用され、
前記第１の電極における前記放電ギャップに近い第１部分と第２の電極における前記放電ギャップに近い第１部分との間に前記第１の電圧を印加し、
少なくとも、前記第１の電極における前記放電ギャップから遠い第２部分と前記第２の電極における前記放電ギャップから遠い第２部分との間に前記第２の電圧を印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
放電ガス空間を挟む基板対の一方の基板上に配置されかつ放電ギャップを隔てて隣り合う一対の電極とこれら電極を被覆する誘電体とを有する面放電構造のセルに、維持放電を起こす第１の電圧を印加し、放電開始後に印加電圧を前記第１の電圧からそれよりも低い第２の電圧に変化させ、前記第２の電圧の印加によって壁電荷を形成するプラズマディスプレイパネルの駆動方法であって、
前記第１および第２の電極のそれぞれが前記放電ギャップに近い第１導体と前記放電ギャップから遠い第２導体とから構成され、前記第１導体と第２導体とに対して独立した電位設定が可能なプラズマディスプレイパネルに適用され、
前記第１の電極の第１導体と前記第２の電極の第１導体との間のみに前記第１の電圧を印加し、
少なくとも、前記第１の電極の第２導体と前記第２の電極の第２導体との間に前記第２の電圧を印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
放電ガス空間を挟む基板対の一方の基板上に配置されかつ放電ギャップを隔てて隣り合う一対の電極とこれら電極を被覆する誘電体とを有する面放電構造のセルに、維持放電を起こす第１の電圧を印加し、放電開始後に印加電圧を前記第１の電圧からそれよりも低い第２の電圧に変化させ、前記第２の電圧の印加によって壁電荷を形成するプラズマディスプレイパネルの駆動方法であって、
前記第１および第２の電極のそれぞれが前記放電ギャップに近い第１導体と前記放電ギャップから遠い第２導体とから構成され、前記第１導体と第２導体とに対して独立した電位設定が可能なプラズマディスプレイパネルに適用され、
前記第１および第２の電極のうちの陰極として機能する片方の電極の第１導体と陽極として機能する電極との間のみに前記第１の電圧を印加し、
少なくとも、前記第１の電極の第２導体と前記第２の電極の第２導体との間に前記第２の電圧を印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面放電構造のセルからなる画面をもつＡＣ型のプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
カラー映像の表示に面放電タイプのプラズマディスプレイパネルが広く用いられている。この種のプラズマディスプレイパネルは、放電ガス空間を挟む基板対における第１の基板に配列されかつ誘電体で被覆された第１および第２の電極を有する。第１および第２の電極は、パターニングされた膜状の導体であり、基板面に沿ったいわゆる面放電を生じさせるための電極対を構成する。
【０００３】
面放電タイプを含むＡＣ型のプラズマディスプレイパネルの駆動方法は、電極対を被覆する誘電体の帯電により生じる壁電圧を利用する。画面内のセルのうち、発光させるべきセルの壁電圧を他のセルの壁電圧よりも高くしておき、その後に全セルに対して一斉に適切なサステインパルス（表示パルスともいう）を印加する。サステインパルスの印加によってセル電圧（印加電圧と壁電圧との和）が放電開始電圧を超えたセルのみで放電が起きる。放電は発光を伴う。放電が生じると、いったん誘電体上の壁電荷が消失し、直ちに壁電荷の形成が始まる。新たに形成される壁電荷の極性は以前と反対である。壁電荷の形成にともなって表示電極間のセル電圧が降下して表示放電は終息する。形成された壁電荷は次の放電に利用される。このように壁電荷を利用しかつ壁電荷を形成する放電は“維持放電”と呼称されている。
【０００４】
一般的なサステインパルスの波形は矩形である。矩形パルスは駆動回路の簡易化の点で有利であるものの、発光効率の向上に適さない。矩形サステインパルスの振幅、すなわち維持電圧Ｖｓをほぼ放電開始電圧Ｖｆである上限値Ｖｓmax以上にすると、発光するべきでないセルでも放電が起こってしまう。また、維持電圧Ｖｓを下限値である最小維持電圧Ｖｓmin未満にすると、壁電荷の形成が不十分になり、そのために放電の繰り返し動作が不安定になってしまう。
【０００５】
そこで、サステインパルスの波形の改良が提案されている。特開平１０−３３３６３５号公報には前縁部の振幅が局部的に大きい階段波形が記載されている。階段波形によれば、発光効率を向上させることができる。すなわち、高い電圧の印加によって高輝度の発光をともなう高い強い放電を起こすことができ、放電開始後に印加電圧を下げることによって壁電荷形成における消費電力を矩形パルス印加と同程度に抑えることができる。
【０００６】
なお、本発明に関連する先行技術文献として特開２００１−１９５９８５号公報がある。同公報には、主電極対の電極間隙に補助電極対を配置し、補助電極対に低い電圧を印加して維持放電を起こすとともに、主電極対に高い電圧を印加して維持放電を拡大させることが記載されている。
【特許文献１】特開平１０−３３３６３５号公報
【特許文献２】特開２００１−１９５９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の駆動方法において十分に高い発光効率を得るには、階段波形のサステインパルスの印加に際して、振幅が大きい前縁部の時間幅を高精度に制御しなければならなかった。許容誤差は２０ｎｓ〜３０ｎｓ程度であった。前縁部の時間幅が短すぎると、放電開始以前に印加電圧が下がることになるので、高輝度の放電は起こらない。逆に前縁部の時間幅が長すぎると、消費電力が増えて発光効率が低下してしまう。
【０００８】
また、前縁部の時間幅の最適値が５０ｎｓ程度と短いので、それに応じた微小幅パルスを生成する高価な駆動回路が必要であるという問題もあった。
【０００９】
本発明は、電圧印加のタイミング制御に係る要求精度を緩和し、発光効率の向上を容易にすることを目的としている。本発明の他の目的は、電圧を印加するためのパルス生成に係るパルス幅の微小化の要求を緩和することである。
【課題を解決するための手段】
【００１０】
本発明の目的を達成するプラズマディスプレイパネルの駆動方法は、一対の電極を有する面放電構造のセルに維持放電を起こす第１の電圧を印加し、放電開始後に印加電圧を前記第１の電圧からそれよりも低い第２の電圧に変化させ、前記第２の電圧の印加によって壁電荷を形成する方法であり、前記第１の電圧の印加を、セルにおける電圧印加が可能な領域のうちの放電ギャップに近い部分のみに限定するという特徴を備える。
【００１１】
本発明の駆動方法に適したプラズマディスプレイパネルは、放電ガス空間を挟む基板対の一方の基板上に配置されかつ放電ギャップを隔てて隣り合う一対の電極とこれら電極を被覆する誘電体とを有しており、第１および第２の電極のそれぞれが複数の導体によって構成され、それによって放電ギャップに近い第１部分と放電ギャップから遠い第２部分とに対して独立した電位設定が可能なプラズマディスプレイパネルである。例えば、電極を幅の狭い２つの電極に分割したプラズマディスプレイパネルがこれに該当する。
【００１２】
本発明では、第２の電圧と比べて高い第１の電圧の印加を空間的に制限する。壁電荷はまず電場の強い放電ギャップ近傍に形成され、壁電荷で放電ギャップ近傍の電場が弱まるにつれて、壁電荷形成部位が放電ギャップからみた遠方へ移る。このため、第１の電圧の印加を空間的に制限することは、その空間の遠方側端縁まで壁電荷形成が進行した時点で第１の電圧の印加を終える時間的制限と等しい。第１の電圧が加わっていない放電ギャップから遠い領域では壁電荷形成が比較的に遅いので、空間的制限によって、空間的制限をしない場合と比べて放電の持続時間が延びる。放電ギャップから遠い領域で放電が続いている期間内に第１の電圧の印加を終えれば、放電ギャップ近傍に形成された多量の壁電荷の一部が放電空間に存在する空間電荷と中和する形で消失し、電極上の壁電荷密度が均等化されるので、消費電力を決める最終的な壁電荷量は第２の電圧のみを印加する場合と同程度になる。放電の持続時間が延びることによって、第１の電圧から第２の電圧への切り替えにおいて許容される遅れ幅が拡がる。
【発明の効果】
【００１３】
請求項１ないし請求項５の発明によれば、電圧印加のタイミング制御に係る要求精度が緩和され、発光効率の向上が容易になる。また、電圧を印加するためのパルス生成に係るパルス幅の微小化の要求が緩和される。
【発明を実施するための最良の形態】
【００１４】
図１は本発明の駆動方法の実施に係るプラズマディスプレイパネルのセル構造を示す断面図である。
【００１５】
プラズマディスプレイパネル１は、第１のガラス基板１１、第１の表示電極Ｘ、第２の表示電極Ｙ、誘電体層１７、保護膜１８、放電ガス空間３０、第２のガラス基板２１、アドレス電極Ａ、誘電体層２４、および蛍光体層２８を有しており、表示電極の構成を除いて、一般的な３電極面放電構造と同様に構成されている。
【００１６】
表示電極Ｘおよび表示電極Ｙは、ガラス基板１１上に成膜された導電性の膜をパターニングしたものである。表示電極Ｘは、電極配列方向（図の左右方向）に沿って並ぶ２つの導体ｘ１、ｘ２からなる。導体ｘ１、ｘ２は行方向（図の紙面表裏方向）に延びる帯状にパターニングされている。例示では、放電ギャップ９０に近い側の導体ｘ１の幅が、放電ギャップ９０から遠い側の導体ｘ２の幅よりも小さい。表示電極Ｘと同様に、表示電極Ｙも電極配列方向に沿って並ぶ２つの導体ｙ１、ｙ２からなる。例示では、放電ギャップ９０に近い側の導体ｙ１の幅が、放電ギャップ９０から遠い側の導体ｙ２の幅よりも小さい。ただし、これに限られず、導体ｘ１、ｙ１の幅および導体ｘ２、ｙ２の幅は、誘電体層１７に蓄積させる壁電荷の設定値に応じて適宜選定される。
【００１７】
なお、ガラス基板１１を前面側に配置する場合には、表示電極Ｘ，Ｙを透明導電膜とその導電性を補う金属膜とで構成するのが望ましい。ガラス基板１１を背面側に配置する場合には表示電極Ｘ，Ｙを金属膜で構成するのが望ましい。本発明の実施において電極の材質に関する制約はない。
【００１８】
表示電極Ｘと表示電極Ｙとの間に所定の電圧を印加すると、放電ガス空間３０で面放電形態の放電９１が生じる。この電圧印加に際して、導体ｘ１と導体ｘ２とに対して独立した電位設定が可能であり、導体ｙ１と導体ｙ２とに対しても独立した電位設定が可能である。すなわち、表示電極Ｘにおける放電ギャップ９０に近い第１部分（導体ｘ１）と表示電極Ｙにおける放電ギャップ９０に近い第１部分（導体ｙ１）との間に第１の電圧を印加するとともに、表示電極Ｘにおける放電ギャップ９０から遠い第２部分（導体ｘ２）と表示電極Ｙにおける放電ギャップ９０から遠い第２部分（導体ｙ２）との間に第２の電圧を印加することができる。言い換えれば、プラズマディスプレイパネル１では、放電９１を起こすときに、セル内の放電ギャップ９１に近い領域の電場強度と放電ギャップ９１から離れた領域の電場強度とを独立に設定することができる。
【００１９】
図２は表示電極対の構成の変形例を示す。
【００２０】
図２（Ａ）のプラズマディスプレイパネル１ｂにおいて、表示電極Ｘｂは細幅帯状の導体ｘ３と太幅帯状の導体ｘ４とからなる。導体ｘ３は、導体ｘ４の上方に位置するように誘電体層１７ｂの内部に配置され、導体ｘ４における放電ギャップ９０に近い部分と重なる。表示電極Ｘｂにおける放電ギャップ９０に近い第１部分ｘ１’は、導体ｘ３と導体ｘ４における導体ｘ３の下方の部分とからなる。表示電極Ｘｂにおける放電ギャップ９０から遠い第２部分ｘ２’は、導体ｘ４における導体ｘ３と重ならない部分である。同様に、表示電極Ｙｂは細幅帯状の導体ｙ３と太幅帯状の導体ｙ４とからなる。導体ｙ３は、導体ｙ４の上方に位置するように誘電体層１７ｂの内部に配置され、導体ｙ４における放電ギャップ９０に近い部分と重なる。表示電極Ｙｂにおける放電ギャップ９０に近い第１部分ｙ１’は、導体ｙ３と導体ｙ４における導体ｙ３の下方の部分とからなる。表示電極Ｙｂにおける放電ギャップ９０から遠い第２部分ｙ２’は、導体ｙ４における導体ｙ３と重ならない部分である。
【００２１】
図２（Ｂ）のプラズマディスプレイパネル１ｃにおいて、表示電極Ｘｃは太幅帯状の導体ｘ５と細幅帯状の導体ｘ６とからなる。導体ｘ６は、導体ｘ５の上方に位置するように誘電体層１７ｃの内部に配置され、導体ｘ５における放電ギャップ９０から遠い部分と重なる。表示電極Ｘｃにおける放電ギャップ９０に近い第１部分ｘ１’は、導体ｘ５における導体ｘ６と重ならない部分である。表示電極Ｘｃにおける放電ギャップ９０から遠い第２部分ｘ２’は、導体ｘ６と導体ｘ５における導体ｘ６の下方の部分とからなる。同様に、表示電極Ｙｃは太幅帯状の導体ｙ５と細幅帯状の導体ｙ６とからなる。導体ｙ６は、導体ｙ５の上方に位置するように誘電体層１７ｃの内部に配置され、導体ｙ５における放電ギャップ９０から遠い部分と重なる。表示電極Ｙｃにおける放電ギャップ９０に近い第１部分ｙ１’は、導体ｙ５における導体ｙ６と重ならない部分である。表示電極Ｙｃにおける放電ギャップ９０から遠い第２部分ｙ２’は、導体ｙ６と導体ｙ５における導体ｙ６の下方の部分とからなる。
【００２２】
次にプラズマディスプレイパネル１の駆動方法を説明する。
【００２３】
プラズマディスプレイパネル１による表示には広く知られるサブフレーム法が適用される。すなわち、２値発光素子であるセルによって階調を再現するために、入力画像であるフレームを所定数のサブフレームに分割する。そして、画面内の個々のセルを表示すべき階調値に応じて選択したサブフレームにおいて発光させる。
【００２４】
各サブフレームにはリセット期間、アドレス期間、およびサステイン期間が割り当てられる。リセット期間に画面内の全セルの壁電圧を均等にする初期化が行われ、アドレス期間に表示データに応じて各セルの壁電圧を制御するアドレッシングが行われる。そして、サステイン期間において、発光すべきセルのみで維持放電（表示放電とも呼ばれる）を生じさせるサステインが行われる。１フレームは、初期化、アドレッシング、およびサステインを繰り返すことで表示される。
【００２５】
図３はサステインに係る駆動波形の一例を示す。駆動波形は例示に限らず、振幅・極性・タイミングを種々変更することができる。パルスベース電位は接地電位（ＧＮＤ）に限らない。例えば、維持電圧（Ｖｓ）の印加の変形として、振幅が維持電圧の１／２で極性が異なる２つパルスを表示電極Ｙと表示電極Ｘとに１つずつ同時に印加する形態がある。
【００２６】
図３において、１番目の維持放電に係る陽極は表示電極Ｘであり、陰極は表示電極Ｙである。表示電極Ｘを構成する２つの導体ｘ１、ｘ２の双方に、振幅が維持電圧Ｖｓである正極性の矩形波形のサステインパルスＰｓが印加される。サステインパルスＰｓのパルス幅Ｔｓは３μｓ〜４μｓ程度である。サステインパルスＰｓの印加と同時に、表示電極Ｙにおける導体ｙ１に負極性のオフセットパルスＰｏが印加される。表示電極Ｙにおける導体ｙ２にはパルスが印加されない。オフセットパルスＰｏのパルス幅Ｔｏは１００ｎｓ〜２００ｎｓ程度であり、サステインパルスＰｓのパルス幅Ｔｓと比べて十分に短い。
【００２７】
サステインパルスＰｓおよびオフセットパルスＰｏの印加によって、表示電極対における放電ギャップに近い導体ｘ１と導体ｙ１との間（ｘ１−ｙ１間）には、前縁部の振幅が維持電圧Ｖｓにオフセット電圧Ｖｏが重畳した電圧Ｖｓｏであって、前縁部より後側の振幅が維持電圧Ｖｓである階段波形電圧が加わる。これに対して、表示電極対における放電ギャップから遠い導体ｘ２と導体ｙ２との間（ｘ２−ｙ２間）には、振幅が維持電圧Ｖｓである矩形波形電圧が加わる。つまり、高輝度発光を伴う強い放電を生じさせる高い電圧（｜Ｖｓｏ｜）はｘ１−ｙ１間のみに印加される。
【００２８】
図３において、２番目の維持放電に際して陽極と陰極とが入れ替わる。それに応じて図のように導体ｙ１，ｙ２にサステインパルスＰｓが印加され、導体ｘ１のみにオフセットパルスＰｏが印加される。この場合にも高い電圧（｜-Ｖｓｏ｜）はｘ１−ｙ１間のみに印加される。
【００２９】
以下において、本発明の効果について説明する。
【００３０】
本発明には維持放電における壁電荷密度の推移が深く関係する。壁電荷密度の推移の解析にはシミュレーション技術が有用である。
【００３１】
図４は２次元シミュレーションにおける解析領域を示し、図５は陽極に流れ込む電流の推移を示す。
【００３２】
図４において、表示電極の配列方向であるＬ方向の基準位置は放電ギャップの中央であり、パネル厚さ方向であるＴ方向の基準位置は表示電極を覆う誘電体層の表面である。表示電極（陽極および陰極）の幅は２７０（＝３２０−５０）μｍで放電ギャップ長は１００（＝５０−（−５０））μｍである。放電ガス空間にはネオンとキセノンの混合ガスが封入されている。
【００３３】
陽極を１８０ボルトにバイアスしかつ陰極を−１８０ボルトにバイアスしたときに生じる放電において、図５のように電流が推移する。
【００３４】
図６は表示電極を覆う誘電体層における壁電荷密度の推移を示す。図中の曲線は、図５中の丸印で示された時刻２２９ｎｓ、２６０ｎｓ、２６８ｎｓ、２７７ｎｓ、２９５ｎｓ、３１９ｎｓ、３７１ｎｓのそれぞれにおける壁電荷の分布を示す。
【００３５】
面放電構造では、陽極および陰極のそれぞれの電位が均等であったとしても、放電開始時点の電場の強度は放電ギャップに近いほど大きい。このため、壁電荷形成においては、放電開始直後の時点では放電ギャップの近傍に壁電荷が溜まり、壁電荷で打ち消されて放電ギャップ近傍の電場が弱まるにつれて、より強い電場を追いかけるように壁電荷形成部位が放電ギャップの近傍から遠方へと移るという傾向がある。この傾向は陽極および陰極の双方で見られるが、特に陰極側で顕著に現れる。これは、陰極に引き寄せられる空間電荷は正のイオンであって電子と比べて移動しにくいからである。陽極と陰極との差異を強調すると、壁電荷密度の推移は図７のように模式化される。すなわち、陽極側では、電極上に均等に壁電荷が溜まり、時間の経過とともに壁電荷量が均等に増大する。これに対して、陰極側では、時間の経過とともに所定量の壁電荷の溜まる範囲が放電ギャップの近くから遠くへと拡がっていく。
【００３６】
このように壁電荷形成が放電ギャップとの遠近に依存するので、以下のとおり、本発明に特有の電圧印加の空間的制限が時間的制限と同等の効果を奏する。
【００３７】
図８は本発明を適用しないオフセット電圧印加による良好な壁電荷形成の概念図である。ここで、“本発明を適用しない”とは、電圧印加に空間的制限を加えないこと、すなわち、各電極の電位を均等にすることを意味する。また、“オフセット電圧印加”とは、壁電荷形成に適する電圧（第２の電圧）にオフセット電圧を重畳させた電圧（第１の電圧）で高輝度の放電を起こすこと、具体的にはサステインパルスに階段波形を適用することを意味する。上述したとおり、電圧印加の空間的制限は陰極側でより有効であるので、図８および後述の図においては陰極側の様相を図示してある。
【００３８】
サステインにおいては、第１の電圧を印加して放電を開始させた後、印加電圧を第１の電圧から第２の電圧へ下げる。図８において印加電圧を下げる時期は適正である。
【００３９】
図８（Ａ）のように、印加電圧を下げた時点においては、陰極における放電ギャップ側（図の左側）に壁電荷が形成されている。印加電圧を下げる時点が適切であるので、壁電荷の形成は適切な領域内に止まっている。
【００４０】
印加電圧を下げた後も放電は続いており、図８（Ｂ）のように、放電ギャップから遠い領域では第２の電圧に見合った速度で壁電荷形成が進行している。このとき、放電ガス空間では放電に伴う電荷移動が活発であるので、放電ギャップに近い領域に溜まっている壁電荷の一部が空間電荷と中和する形で消失する。これによって電極上の壁電荷密度が均等化される。
【００４１】
図８（Ｃ）のように、電圧印加を終了する時点では、陰極上に均等に壁電荷が形成されている。放電の初期に放電ギャップ近傍に溜まった壁電荷の過剰分が消失し、壁電荷の総量は次の放電に必要十分な適量となっている。
【００４２】
図９は本発明を適用しないオフセット電圧印加による良好でない壁電荷形成の概念図である。図９では印加電圧を下げる時期が適正時期から大幅に遅れている。
【００４３】
図９（Ａ）において、本来の印加電圧を下げるべき時点では、図８（Ａ）と同様に陰極における放電ギャップ側（図の左側）に壁電荷が形成されている。しかし、図９（Ｂ）のとおり、印加電圧を下げた時点では、その時点が適正時点の後であるので、既に壁電荷の形成は適切な領域を超えた過大な領域まで進行している。このため、印加電圧を下げた時点で放電が終了していたり、終了していなくてもその後の早い時期に終了してしまったりする。その結果、過剰の壁電荷の中和が不十分となり、図９（Ｃ）のように電圧印加を終した時点において陰極上に必要以上に多い壁電荷が存在する。
【００４４】
空間電荷が誘電体層に引き寄せられて壁電荷として蓄積するとき、電極と電源との間で壁電荷に相応する通電が生じる。放電終了時点の壁電荷が多いことは、通電による電力消費が多いことを意味する。つまり、第１の電圧の印加によって強い放電を起こすので、輝度は高まるものの、印加電圧の下げる時期が遅れることによって消費電力が増える。したがって、発光効率はほとんど改善されない。
【００４５】
図１０は本発明を適用したオフセット電圧印加による壁電荷形成の模式図である。
【００４６】
図１０（Ａ）のように、従来の時間的制限のみを行う場合における印加電圧を下げるべき時点（以下これを“従来の適正時点”という）では、図８（Ａ）および図９（Ａ）と同様に陰極における放電ギャップ側（図の左側）に壁電荷が形成されている。
【００４７】
図１０（Ｂ）のように、従来の適正時点よりも遅れて印加電圧を下げたとしても、図９（Ｂ）とは違って、放電ギャップから遠い領域での壁電荷形成の進行は比較的に遅い。それは、第１の電圧の印加が放電ギャップに近い領域に制限され、放電ギャップから遠い領域には第２の電圧が印加されているからである。
【００４８】
図１０（Ｃ）のように、電圧印加を終了する時点では、陰極上に均等に壁電荷が形成されている。放電の初期に放電ギャップ近傍に溜まった過剰の壁電荷が消失し、壁電荷の総量は次の放電に必要十分な適量となっている。
【００４９】
図１０（Ａ）〜（Ｂ）と図８（Ａ）〜（Ｂ）とが示すように、本発明に即して第１の電圧（高い電圧）の印加を空間的に制限することにより、第１の電圧から第２の電圧（低い電圧）への切り替えを適正時点に行う厳密な時間的制限をするのと同様の壁電荷形成を実現することができる。そして、空間的な制限によれば、印加電圧の切り替えに対する時間精度の要求が緩和される。具体的には、従来の適正時点に対して少なくとも１００ｎｓ程度の遅れを許容することができる。
【産業上の利用可能性】
【００５０】
本発明はプラズマディスプレイパネルによる表示の輝度の向上および消費電力の低減に有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の駆動方法の実施に係るプラズマディスプレイパネルのセル構造を示す断面図である。
【図２】表示電極対の構成の変形例を示す断面図である。
【図３】サステインに係る駆動波形の一例を示す図である。
【図４】２次元シミュレーションにおける解析領域を示す図である。
【図５】陽極に流れ込む電流の推移を示す図である。
【図６】表示電極を覆う誘電体層における壁電荷密度の推移を示す図である。
【図７】壁電荷密度の推移の模式図である。
【図８】本発明を適用しないオフセット電圧印加による良好な壁電荷形成の概念図である。
【図９】本発明を適用しないオフセット電圧印加による良好でない壁電荷形成の概念図である。
【図１０】本発明を適用したオフセット電圧印加による壁電荷形成の模式図である。
【符号の説明】
【００５２】
１，１ｂ、１ｃ    プラズマディスプレイパネル
Ｘ，Ｙ    表示電極
Ｖｓｏ    第１の電圧
Ｖｓ    維持電圧（第２の電圧）
９０    放電ギャップ
１７    誘電体
９１    放電（維持放電）
ｘ１’，ｙ１’    第１部分
ｘ２’，ｙ２’    第２部分
ｘ１，ｙ２    導体（第１導体）
ｘ２，ｙ２    導体（第２導体）
【図１】
2006267884.tif 000003
【図２】
2006267884.tif 000004
【図３】
2006267884.tif 000005
【図４】
2006267884.tif 000006
【図５】
2006267884.tif 000007
【図６】
2006267884.tif 000008
【図７】
2006267884.tif 000009
【図８】
2006267884.tif 000010
【図９】
2006267884.tif 000011
【図１０】
2006267884.tif 000012