(57)【要約】【課題】  低インピーダンスのスピーカを駆動するＤ級アンプを小型化する。【解決手段】  オーディオ出力回路１００において、Ｄ級アンプ２０は、パルス幅変調された１ビットのオーディオ信号ＳＩＧ１２を増幅する。ローパスフィルタ３０は、Ｄ級アンプ２０から出力されるオーディオ信号ＳＩＧ１４の高周波成分を除去し、アナログ振幅成分を有するオーディオ信号ＳＩＧ１６に変換する。ハイパスフィルタ４０は、オーディオ信号ＳＩＧ１６の高周波成分を除去する。増幅器５０は、ローパスフィルタ３０、ハイパスフィルタ４０を介して出力されるオーディオ信号ＳＩＧ１８を増幅し、スピーカ６０を駆動する。【選択図】  図１
2006229890.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調された信号を増幅するＤ級アンプと、
前記Ｄ級アンプから出力される信号の高周波成分を除去するフィルタと、
前記フィルタから出力される信号を増幅する増幅器と、
を備えることを特徴とする信号増幅回路。
【請求項２】
前記フィルタは、信号の伝搬経路上に直列に設けられたインダクタと、
前記インダクタの前記増幅器側の一端と接地電位間に設けられたキャパシタと、
を含むことを特徴とする請求項１に記載の信号増幅回路。
【請求項３】
前記増幅器は、ディスクリートの演算増幅器であることを特徴とする請求項１に記載の信号増幅回路。
【請求項４】
前記Ｄ級アンプの後段に、可変抵抗を含む減衰器をさらに備えることを特徴とする請求項１に記載の信号増幅回路。
【請求項５】
前記増幅器は、可変抵抗を含む可変利得増幅器であることを特徴とする請求項１に記載の信号増幅回路。
【請求項６】
前記増幅器および前記フィルタは、アクティブフィルタとして一体に構成されることを特徴とする請求項１に記載の信号増幅回路。
【請求項７】
前記フィルタおよび前記増幅器は、前記Ｄ級アンプが集積化される半導体チップの外部に設けられることを特徴とする請求項１に記載の信号増幅回路。
【請求項８】
前記Ｄ級アンプにより増幅される信号は、オーディオ信号であることを特徴とする請求項１に記載の信号増幅回路。
【請求項９】
前記フィルタと前記増幅器との間に、前記フィルタから出力される信号の低周波成分を除去する第２フィルタをさらに備えることを特徴とする請求項１に記載の信号増幅回路。
【請求項１０】
前記第２フィルタは、直列に接続された抵抗およびコンデンサを含むことを特徴とする請求項９に記載の信号増幅回路。
【請求項１１】
請求項１から１０のいずれかに記載の信号増幅回路と、
前記信号増幅回路により駆動されるスピーカと、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号増幅回路に関し、特にパルス幅変調された信号を増幅するＤ級アンプに関する。
【背景技術】
【０００２】
近年のＬＳＩ技術の発展に伴い、ＣＤプレイヤーやＭＤプレイヤー等に代表されるデジタルオーディオ機器においては、デジタル信号処理およびその増幅に１ビットＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）が用いられている。この１ビットＤＡＣにおいては、音声信号は、ΔΣ変調器を用いてノイズシェーピングされ、パルス幅変調ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）された１ビットＰＷＭ信号として出力される。
【０００３】
この１ビットＰＷＭ信号は、負荷であるスピーカを駆動するために所定のレベルまで増幅されるが、これには、高効率が得られるＤ級アンプが用いられている。増幅された１ビットＰＷＭ信号は、後置ローパスフィルタを通してアナログ再生信号となり、スピーカから音声として再生される。たとえば特許文献１には、Ｄ級アンプを用いたデジタルオーディオ信号を増幅するドライバ回路が開示されている。
【０００４】
【特許文献１】特開２００１−２２３５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、こうしたドライバ回路によって駆動されるスピーカやイヤホンのインピーダンスは２Ωから３２Ω程度と非常に小さい。したがって、スピーカなどの重い負荷を駆動するためには、Ｄ級アンプを構成するトランジスタのオン抵抗を小さくして駆動能力を上げる必要があり、Ｄ級アンプが集積化される半導体回路のサイズが大きくなるという問題があった。
【０００６】
また、Ｄ級アンプを構成するトランジスタのサイズを大きくすると、スイッチングノイズが増加するという問題がある。また、スイッチングノイズの増加にともない、不要輻射ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）が周囲の回路に及ぼす影響も顕著となる。
さらに、こうしたＤ級アンプはＭＯＳトランジスタを用いて構成されるのが一般的であるが、トランジスタサイズを大きくすれば、ドライバ回路が集積化されるＩＣのチップサイズを増加することになるため、低コスト化の妨げになっていた。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その目的は、Ｄ級アンプを小型化した信号増幅回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、信号増幅回路に関する。この信号増幅回路は、パルス幅変調された信号を増幅するＤ級アンプと、Ｄ級アンプから出力される信号の高周波成分を除去するフィルタと、フィルタから出力される信号を増幅する増幅器と、を備える。
【０００９】
この態様によると、Ｄ級アンプおよびフィルタにより、パルス幅変調された信号を増幅し、アナログ変換した後に、アナログ増幅器によって増幅することにより、Ｄ級アンプを構成するトランジスタのサイズを小さくすることができる。
【００１０】
フィルタは、信号の伝搬経路上に直列に設けられたインダクタと、インダクタの増幅器側の一端と接地電位間に設けられたキャパシタと、を含んでもよい。
【００１１】
増幅器およびフィルタは、アクティブフィルタとして一体に構成されてもよい。
【００１２】
増幅器は、ディスクリートの演算増幅器であってもよい。ディスクリート部品の演算増幅器を用いることにより、設計変更などによって増幅器により駆動される負荷のインピーダンスが変更となった場合にも、演算増幅器を変更すればすむため、設計コストを低減することができる。
【００１３】
Ｄ級アンプの後段に、可変抵抗を含む減衰器をさらに備えてもよい。
フィルタの後段に設けられる増幅器は、インピーダンス変換器としても機能するため、最終段の負荷回路がスピーカのように低インピーダンスの場合においても、信号の伝搬経路上に直列に抵抗を設けることができ、可変抵抗を含む減衰器を設けることができる。これにより、デジタル信号での振幅調節に代えて、あるいはそれとともに、アナログ信号での振幅調節を行うことができる。
【００１４】
増幅器は、可変抵抗を含む可変利得増幅器であってもよい。演算増幅器の帰還抵抗あるいは入力抵抗を可変抵抗とすることにより、可変利得増幅器を構成することができ、減衰器と増幅器を別々に構成する場合に比べて回路素子数を減らすことができる。
【００１５】
フィルタおよび増幅器は、Ｄ級アンプが集積化される半導体チップの外部に設けられてもよい。これにより、駆動対象の負荷回路に対しそれほど大きな電力供給を行う必要が無い場合には、増幅器を外すことにより低コスト化、低消費電力化を図ることができる。
【００１６】
Ｄ級アンプにより増幅される信号は、オーディオ信号であってもよい。本発明は、オーディオ信号を増幅し、低インピーダンスのスピーカを駆動する回路に好適に用いることができる。
【００１７】
フィルタと増幅器との間に、フィルタから出力される信号の低周波成分を除去する第２フィルタをさらに備えてもよい。特にオーディオ信号を増幅するような場合、数Ｈｚのうねり成分は不快な信号として聴覚を刺激するため、これを除去することによりより良好な音声信号を得ることができる。
第２フィルタは、直列に接続された抵抗およびコンデンサを含んでもよい。インピーダンス変換器としても機能する増幅器を設けることにより、信号の伝搬経路上に直列に抵抗を設けることができ、ＲＣフィルタを構成することができる。
【００１８】
Ｄ級アンプはＣＭＯＳ型インバータ回路であって、当該Ｄ級アンプを構成するＭＯＳトランジスタのオン抵抗は、３Ωから１ｋΩの範囲であってもよい。
【００１９】
本発明の別の態様は、電子機器に関する。この電子機器は、上述の信号増幅回路と、信号増幅回路により駆動されるスピーカと、を備える。
【００２０】
本発明のさらに別の態様は、信号増幅回路に関する。この信号増幅回路は、パルス幅変調された信号を増幅するＤ級アンプと、抵抗およびキャパシタを含み、Ｄ級アンプから出力される信号の高周波成分を除去するフィルタと、フィルタから出力される信号を増幅する増幅器と、を備える。
【００２１】
この態様によると、Ｄ級アンプおよびフィルタにより、パルス幅変調された信号を増幅し、アナログ変換した後に、アナログ増幅器によって増幅することにより、Ｄ級アンプを構成するトランジスタのサイズを小さくすることができる。また、スピーカの前段に増幅器を備えるため、この増幅器がインピーダンス変換器として機能する。その結果、信号の伝搬経路上に抵抗を設けることができるため、ＬＣフィルタに代えてＲＣフィルタを用いることができる。
【００２２】
フィルタは、信号の伝搬経路上に直列に設けられた抵抗と、当該抵抗の一端と接地電位間に設けられたキャパシタと、を含んでもよい。このフィルタは２段以上が直列に接続されてもよい。
【００２３】
増幅器は、ディスクリートの演算増幅器であってもよい。ディスクリート部品の演算増幅器を用いることにより、設計変更などによって増幅器により駆動される負荷のインピーダンスが変更となった場合にも、演算増幅器を変更すればすむため、設計コストを低減することができる。
【００２４】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２５】
本発明に係る信号増幅回路によれば、Ｄ級アンプを小型化することができる。
【発明を実施するための最良の形態】
【００２６】
（第１の実施の形態）
本発明の第１の実施の形態を、図１を用いて説明する。図１は、本発明の第１の実施の形態に係る信号増幅回路を使用したオーディオ出力回路の構成の一部を示す図である。オーディオ出力回路１００は、携帯型ＣＤプレイヤなどのスピーカやイヤホンが接続されるオーディオ機器に搭載され、そのスピーカやイヤホンを駆動し、音声信号を出力する。
【００２７】
オーディオ出力回路１００は、信号処理回路１０、ローパスフィルタ３０、ハイパスフィルタ４０、増幅器５０、スピーカ６０を含む。
信号処理回路１０は、Ｄ級アンプ２０、ΔΣ変調器２２と、図示しないデジタル信号処理部を含む。デジタル信号処理部は、デジタルオーディオ信号を１ビットのオーディオ信号ＳＩＧ１０に変換してΔΣ変調器２２へと出力する。
ΔΣ変調器２２は、高次、例えば５次のΔΣ変調器であって、オーバーサンプリングされた１ビットのデジタルオーディオ信号ＳＩＧ１０をノイズシェーピングし、パルス幅変調された１ビットのオーディオ信号ＳＩＧ１２として出力する。
【００２８】
本実施の形態において、Ｄ級アンプ２０、ローパスフィルタ３０、ハイパスフィルタ４０、増幅器５０が信号増幅回路として機能する。
Ｄ級アンプ２０は、ΔΣ変調器２２から出力されるパルス幅変調された１ビットのオーディオ信号ＳＩＧ１２を増幅する。このＤ級アンプ２０は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＭ１、Ｍ２を含むＣＭＯＳインバータ型のスイッチングアンプである。Ｄ級アンプ２０により増幅された１ビットのオーディオ信号ＳＩＧ１４は、信号出力端子１２を介して出力される。
【００２９】
ローパスフィルタ３０は、オーディオ信号ＳＩＧ１４の高周波成分を除去するローパスフィルタである。ローパスフィルタ３０は、信号の伝搬経路上に直列に設けられた第１インダクタＬ１と、第１インダクタＬ１の一端と接地電位間に設けられた第１キャパシタＣ１とを含む。第１インダクタＬ１および第１キャパシタＣ１の回路定数は、ローパスフィルタ３０のカットオフ周波数ｆｃに応じて決定される。このカットオフ周波数ｆｃは、オーディオ帯域である２０ｋＨｚ以上の値、たとえば３０ｋＨｚ程度に設定される。
このローパスフィルタ３０によって、パルス幅変調された１ビットのオーディオ信号の高周波成分が除去され、パルス幅変調のデューティ比に応じたアナログ振幅成分を有するオーディオ信号ＳＩＧ１６が生成される。
【００３０】
ローパスフィルタ３０から出力されるオーディオ信号ＳＩＧ１６は、ハイパスフィルタ４０に入力される。ハイパスフィルタ４０は、オーディオ信号ＳＩＧ１６の低周波成分を除去する。このハイパスフィルタ４０は、直列に接続された第２キャパシタＣ２および第１抵抗Ｒ１を含む。このハイパスフィルタ４０により、アナログ振幅成分を有するオーディオ信号ＳＩＧ１６の数Ｈｚの低周波成分が除去される。
第２キャパシタＣ２は後段の回路ブロックに対するＤＣブロック素子として機能し、また抵抗Ｒ１は、後段の増幅器５０の入力保護素子としても機能している。ハイパスフィルタ４０の出力信号は増幅器５０へ入力される。
【００３１】
増幅器５０は、ハイパスフィルタ４０から出力されるオーディオ信号ＳＩＧ１８を増幅し、スピーカ６０を駆動する。増幅器５０は、演算増幅器５２、第２抵抗Ｒ２、第３抵抗Ｒ３を含み、アナログ非反転増幅器を構成する。演算増幅器５２の非反転入力端子にはハイパスフィルタ４０から出力されるオーディオ信号ＳＩＧ１８が入力される。また演算増幅器５２の反転入力端子には、演算増幅器５２の出力電圧が第２抵抗Ｒ２、第３抵抗Ｒ３により分圧されて帰還入力される。このように構成された増幅器５０の利得は、（Ｒ２＋Ｒ３）／Ｒ２で与えられる。
【００３２】
増幅器５０の利得は、スピーカ６０から出力される音量や、ローパスフィルタ３０から出力されるオーディオ信号ＳＩＧ１６の振幅に応じて決定される。スピーカ６０から大出力を得たい場合には、増幅器５０の利得を高く設定する。また、小出力でよい場合には低く設定すればよい。
【００３３】
増幅器５０の出力端子は、スピーカ６０と接続される。スピーカ６０のインピーダンスＲＬは、２Ωから３２Ω程度と低いため、演算増幅器５２としては、十分な駆動能力を有する演算増幅器を用いる。演算増幅器５２には、安価なディスクリート部品を用いることができる。この増幅器５０の動作級としては、Ａ級またはＡＢ級を選択することが望ましく、スピーカ６０から出力されるオーディオ信号の音質を優先する場合にはＡ級を、消費電力の低減を図りたい場合には、ＡＢ級を選択してもよい。
【００３４】
以上のように構成されたオーディオ出力回路１００の動作および効果について説明する。パルス幅変調されたオーディオ信号ＳＩＧ１２は、Ｄ級アンプ２０により増幅され、ローパスフィルタ３０によりアナログ振幅成分を有するオーディオ信号に変換され、増幅器５０により増幅される。
【００３５】
本実施の形態に係るオーディオ出力回路１００によれば、Ｄ級アンプ２０およびローパスフィルタ３０の後段に、アナログ信号増幅用の増幅器５０を設けることにより、Ｄ級アンプ２０を構成するトランジスタサイズを小さくすることができる。トランジスタサイズが小さくなれば、信号処理回路１０のチップサイズの小型化が可能となり、コストを下げることができる。
【００３６】
Ｄ級アンプ２０とアナログ信号増幅用の増幅器５０を組み合わせることにより、回路規模の大きなＤ／Ａコンバータが不要となるＤ級アンプの利点を生かしつつ、さらにＤ級アンプ２０のトランジスタサイズを抑えることができる。
さらに、増幅器５０として安価なディスクリートの演算増幅器を選ぶことにより、オーディオ出力回路１００全体のコストを下げることが可能となる。
【００３７】
また、従来のように、オーディオ信号の増幅をスイッチングアンプであるＤ級アンプのみで行った場合、スイッチングノイズが大きくなるため、ＥＭＩが増加するという問題が発生する。一方、本実施の形態に係るオーディオ出力回路１００においては、最終段の増幅をアナログアンプで行うために、Ｄ級アンプ２０で発生するスイッチングノイズを抑えることができ、他の回路ブロックへの影響を低減することができるとともに、セット設計時におけるレイアウトの自由度を向上することができる。
【００３８】
また、増幅器５０を設けず、Ｄ級アンプ２０、ローパスフィルタ３０の出力をスピーカ６０に出力する場合においては、増幅器５０によってスピーカ６０の低インピーダンス負荷ＲＬを駆動する必要があるため、信号経路上に直列に抵抗成分を入れることができないという問題があった。本実施の形態に係るオーディオ出力回路１００では、増幅器５０によりインピーダンス変換を行っているため、直列に抵抗を接続することが可能となっている。その結果、ＤＣブロック用に設けられた第２キャパシタＣ２と直列に第１抵抗Ｒ１を設けることができ、ハイパスフィルタ４０を設けることができるという効果も得られる。
【００３９】
なお、このハイパスフィルタ４０は、低周波成分を除去せずとも十分な音質が得られる場合には省略してもよく、あるいは第２キャパシタＣ２のみの構成としてもよい。この場合、回路素子数を減らすことができるため、低コスト、省面積化を図ることができる。
【００４０】
本実施の形態に係るオーディオ出力回路１００の変形例として、増幅器５０は、第２抵抗Ｒ２を取り外し、第３抵抗Ｒ３を配線に置換した全帰還型のボルテージフォロア回路としてもよい。この場合であっても、増幅器５０は、インピーダンス変換器として機能するため、Ｄ級アンプ２０の能力を落とした場合においても、増幅器５０を介して低インピーダンス負荷を良好に駆動することができる。
【００４１】
（第２の実施の形態）
図２は、第２の実施の形態に係るオーディオ出力回路１００の構成を示す回路図である。以降の図において、図１と同一または同等の構成要素には同一の符号を付し、適宜説明を省略する。
【００４２】
オーディオ出力回路１００において、ボリューム調節は、ΔΣ変調器２２から出力されるパルス幅変調された１ビットのオーディオ信号ＳＩＧ１２のデューティ比を変化させることによっても制御可能であるが、本オーディオ出力回路１００を搭載するセットの設計者が信号処理回路１０の外部において音量調整機能の実装を望む場合があった。本実施の形態に係るオーディオ出力回路１００では、第１の実施の形態のオーディオ出力回路１００に信号処理回路１０の外部での音量調節機能を設けたものである。
【００４３】
本実施の形態に係るオーディオ出力回路１００の音量調節機能は、ハイパスフィルタ４０と増幅器５０の間に設けられた可変アテネータ７０により行われる。可変アテネータ７０は、信号経路上に設けられた第４抵抗Ｒ４および第４抵抗Ｒ４の一端と接地電位間に設けられた第５抵抗Ｒ５を含む。第４抵抗Ｒ４は、可変抵抗であり、音量を指示するボリューム信号ＶＯＬにもとづいてその抵抗値が変化するように構成される。ボリューム信号ＶＯＬは、オーディオ出力回路１００の外部のマイコンなどから与えられる。また、可変アテネータ７０には、機械式の手動アテネータを用いてもよい。
たとえば、こうした可変抵抗は、複数段直列に接続された抵抗群と、各抵抗に並列に接続されたＭＯＳトランジスタにより構成することができる。この可変抵抗の抵抗値は、ボリューム信号ＶＯＬに応じて各ＭＯＳトランジスタをオン、オフを制御することにより制御することができる。
【００４４】
可変アテネータ７０は、ハイパスフィルタ４０から出力されるオーディオ信号ＳＩＧ１８を減衰させ、オーディオ信号ＳＩＧ１８’を増幅器５０へと出力する。可変アテネータ７０の減衰率は、ＳＩＧ１８’／ＳＩＧ１８＝Ｒ５／（Ｒ４＋Ｒ５）で与えられ、第５抵抗Ｒ５の抵抗値を変化させることにより、オーディオ信号ＳＩＧ１８’のアナログ振幅成分を変化させることができる。
【００４５】
本実施の形態に係るオーディオ出力回路１００によれば、ボリューム信号ＶＯＬに応じて可変アテネータ７０の減衰率を変化させることにより、増幅器５０に入力されるオーディオ信号ＳＩＧ１８’の振幅を制御できるため、スピーカ６０から出力される音量を調節することができる。
従来のように、増幅器５０を設けずにＤ級アンプ２０によりスピーカ６０を直接駆動する場合には、可変アテネータ７０のように直列の抵抗を有する回路構成はとれなかったが、本実施の形態のように、増幅器５０によりインピーダンス変換を行うことにより直列の抵抗成分の挿入が可能となる。その結果、信号処理回路１０の外部において可変アテネータ７０を用いたアナログ振幅の制御による音量調節が可能となる。
【００４６】
なお、可変アテネータ７０において、第４抵抗Ｒ４に代えて、第５抵抗Ｒ５の抵抗値を可変としてもよいし、第４抵抗Ｒ４、第５抵抗Ｒ５の両方を可変抵抗としてもよい。また、可変アテネータ７０の位置は、ハイパスフィルタ４０などと前後してもよい。
【００４７】
図３は、図２のオーディオ出力回路１００の変形例を示す図である。このオーディオ出力回路１００は、図２の増幅器５０と可変アテネータ７０に代えて、可変利得増幅器８０を備える。
【００４８】
可変利得増幅器８０は、演算増幅器５２と、第６抵抗Ｒ６、第７抵抗Ｒ７を備え、アナログ非反転増幅器を構成する。演算増幅器５２の非反転入力端子にはハイパスフィルタ４０から出力されるオーディオ信号ＳＩＧ１８が入力される。また演算増幅器５２の反転入力端子には、演算増幅器５２の出力電圧が第６抵抗Ｒ６、第７抵抗Ｒ７により分圧されて帰還入力される。このように構成された非反転増幅器の利得は、（Ｒ６＋Ｒ７）／Ｒ６で与えられる。第７抵抗Ｒ７は、図２の第４抵抗Ｒ４と同様に可変抵抗でありボリューム信号ＶＯＬに応じてその抵抗値が変化する。
【００４９】
図３のオーディオ出力回路１００によれば、増幅器５０、可変アテネータ７０を一体に構成し、可変利得増幅器８０とすることにより、抵抗を共通化することができるため、素子数を減らすことができ、省面積化、低コスト化を図ることができる。
【００５０】
（第３の実施の形態）
第１、第２の実施の形態で説明したように、Ｄ級アンプ２０の後段にアナログの増幅器５０を設けることにより、Ｄ級アンプ２０から負荷であるスピーカ６０側を見たインピーダンスを高くすることができる。その結果、負荷であるスピーカ６０とＤ級アンプ２０との間に直列に抵抗成分が入っていても、駆動能力に影響しないという効果が得られる。
そこで、第３の実施の形態においては、第１、第２の実施の形態においてはインダクタを用いて構成していたローパスフィルタを、ＲＣフィルタによりローパスフィルタ３０を構成する。
【００５１】
図４は、第３の実施の形態に係るオーディオ出力回路１００の構成を示す回路図である。本実施の形態に係るオーディオ出力回路１００のローパスフィルタ３０’は２次のローパスフィルタである。このローパスフィルタ３０’は、信号の伝搬経路上に直列に接続された第８抵抗Ｒ８、第９抵抗Ｒ９およびこれらの抵抗の一端と接地電位間に設けられた第３キャパシタＣ３、第４キャパシタＣ４を含む。
【００５２】
インダクタは抵抗に比べて高価であるため、本実施の形態に係るオーディオ出力回路１００は、ローパスフィルタにインダクタを使用した場合に比べて低コスト化を図ることができる。また、インダクタを使用する際には、定格電流などの要求が抵抗に比べて厳しいという問題があるが、本実施の形態に係るオーディオ出力回路１００では抵抗を用いることによりより自由度の高い設計を行うことができる。
【００５３】
図５は、図４に示したオーディオ出力回路１００の変形例を示す図である。図５のオーディオ出力回路１００は、図４のローパスフィルタ３０’および増幅器５０に代えて、アクティブフィルタ９０を備える。
アクティブフィルタ９０は、演算増幅器５２、第１０抵抗Ｒ１０、第１１抵抗Ｒ１１、第１２抵抗Ｒ１２、第１３抵抗Ｒ１３、第５キャパシタＣ５、第６キャパシタＣ６を含む２次のローパスフィルタとして機能する。
【００５４】
この変形例によれば、アクティブフィルタ９０の各回路定数を調節することにより、フィルタのカットオフ周波数、Ｑ値、直流増幅率などをパッシブフィルタに比べて高い自由度で設計することができる。また、このアクティブフィルタ９０にはインダクタを用いていないため、安価に構成することができる。
さらに、低周波成分を除去するために、帯域阻止フィルタとしてもよい。
【００５５】
（第４の実施の形態）
第４の実施の形態は、低音を増幅するバスブースト機能を備えたオーディオ出力回路１００に関する。ＣＤプレイヤなどのオーディオ機器においては、重低音を持ち上げることにより、重量感のある音声を出力する機能を備えるものがある。本実施の形態は、こうしたオーディオ機器に好適に用いることができる。
【００５６】
図６は、第４の実施の形態に係るオーディオ出力回路１００の構成を示す回路図である。図６のオーディオ出力回路１００は、ローパスフィルタ３０とハイパスフィルタ４０の間に低域増幅回路９２を備える。
低域増幅回路９２は、第１スイッチＳＷ１、第２スイッチＳＷ２によりオンオフが制御可能な低域増幅回路である。低域増幅回路９２は、第１スイッチＳＷ１、第２スイッチＳＷ２、第１４抵抗Ｒ１４〜第１６抵抗Ｒ１６、第７キャパシタＣ７を含む。第１４抵抗Ｒ１４は、ローパスフィルタ３０、ハイパスフィルタ４０の間に直列に接続される。第１５抵抗Ｒ１５および第１スイッチＳＷ１は、第１４抵抗Ｒ１４の一端と接地電位間に直列に接続されている。また、第２スイッチＳＷ２、第７キャパシタＣ７、第１６抵抗Ｒ１６は、第１４抵抗Ｒ１４の一端と接地電位間に直列に接続されている。
この低域増幅回路９２のカットオフ周波数は、ローパスフィルタ３０のカットオフ周波数より低い値、たとえば、１００Ｈｚ程度に設定される。
【００５７】
第１スイッチＳＷ１、第２スイッチＳＷ２は、外部から与えられる信号ＢＡＳＳによってオンオフが制御される。信号ＢＡＳＳにより第１スイッチＳＷ１、第２スイッチＳＷ２がオフされると、低域増幅回路９２は信号の伝搬経路と切り離されるため、オーディオ信号ＳＩＧ１６には作用しない。
信号ＢＡＳＳによって第１スイッチＳＷ１、第２スイッチＳＷ２がオンすると、低域成分を増幅させた周波数特性を得ることができる。
【００５８】
本実施の形態によれば、スイッチのオンオフで動作の有無が制御されるアナログフィルタを用いることにより、デジタルオーディオ信号の周波数特性を変化させる場合に必要なデジタルフィルタが不要となる。また回路定数の変更によって低周波数成分の調節の程度を自由に変えることができる。
【００５９】
この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６０】
実施の形態においては、ローパスフィルタ３０、ハイパスフィルタ４０、増幅器５０等が信号処理回路１０の外部にチップ部品、ディスクリート素子を用いて形成される場合について説明したが、一体集積化することを除外するものではない。ローパスフィルタ３０やハイパスフィルタ４０、増幅器５０はその一部あるいは全体が信号処理回路１０と一体集積化されてもよい。
【００６１】
実施の形態に係るオーディオ出力回路１００が搭載される電子機器としては、実施の形態で説明したＣＤプレイヤの他、携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、デジタルスチルカメラ、デジタルビデオカメラなど、オーディオ信号の出力手段を備える装置に広く用いることができる。
【００６２】
また、実施の形態においては、オーディオ信号を増幅するオーディオ出力回路１００の場合について説明したがこれに限定されるものではなく、例えば、映像信号、通信信号などを増幅するＤ級アンプを用いた回路にも広く適用することができる。
【図面の簡単な説明】
【００６３】
【図１】第１の実施の形態に係る信号増幅回路を使用したオーディオ出力回路の構成の一部を示す図である。
【図２】第２の実施の形態に係るオーディオ出力回路の構成を示す回路図である。
【図３】図２のオーディオ出力回路の変形例を示す図である。
【図４】第３の実施の形態に係るオーディオ出力回路の構成を示す回路図である。
【図５】図４に示したオーディオ出力回路の変形例を示す図である。
【図６】第４の実施の形態に係るオーディオ出力回路の構成を示す図である。
【符号の説明】
【００６４】
１０  信号処理回路、  １２  信号出力端子、  ２０  Ｄ級アンプ、  ２２  ΔΣ変調器、  ５０  増幅器、  ローパスフィルタ３０、  ハイパスフィルタ４０、  ５２  演算増幅器、  ６０  スピーカ、  ８０  可変利得増幅器。
【図１】
2006229890.tif 000003
【図２】
2006229890.tif 000004
【図３】
2006229890.tif 000005
【図４】
2006229890.tif 000006
【図５】
2006229890.tif 000007
【図６】
2006229890.tif 000008