(57)【要約】【課題】光感知素子をカラーフィルタの直下部に形成することで、光量の損失を防止し、光感度を向上させると共に、トランジスタを形成した後、その上に光感知素子を形成させることで、高集積回路の実現が可能となるＣＭＯＳイメージセンサおよびその製造方法を提供する。【解決手段】本発明に係るＣＭＯＳイメージセンサは、半導体基板上に形成される複数のトランジスタと、前記複数のトランジスタを電気的に連結するために前記複数のトランジスタ上に形成される金属配線と、前記トランジスタと電気的に連結され、前記金属配線上に形成される複数の光感知素子とを含む。【選択図】図３Ｄ
2006191007.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成される複数のトランジスタと、
前記複数のトランジスタを電気的に連結するために、前記複数のトランジスタ上に形成される金属配線と、
前記トランジスタと電気的に連結され、前記金属配線上に形成される複数の光感知素子とを含むことを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記複数のトランジスタと前記複数の光感知素子との間に形成される金属配線絶縁膜を更に含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
前記金属配線絶縁膜はＴＥＯＳ酸化膜およびＳＯＧ酸化膜を含むことを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記金属配線絶縁膜は前記複数のトランジスタと前記金属配線との間に形成される第１金属配線絶縁膜および、前記金属配線と前記光感知素子との間に形成される第２金属配線絶縁膜を含むことを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記トランジスタと前記光感知素子とを電気的に連結させるために、前記金属配線絶縁膜に形成されるプラグを更に含むことを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記金属配線は２つ以上の金属配線層を含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項７】
前記複数の光感知素子の間に形成される隔離領域を更に含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項８】
前記複数の光感知素子上に形成されるカラーフィルタと、前記カラーフィルタ上に形成される平坦化層と、前記平坦化層上に形成されるマイクロレンズとを更に含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項９】
半導体基板上に複数のトランジスタを形成する段階と、
前記複数のトランジスタを電気的に連結するために、前記複数のトランジスタ上に金属配線を形成する段階と、
前記金属配線上に複数の光感知素子を形成する段階とを備えることを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項１０】
前記複数の光感知素子を形成する段階の前に、前記トランジスタ上に金属配線絶縁膜を形成する段階を更に備えることを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１１】
前記複数の光感知素子を形成する段階は、
前記金属配線絶縁膜に前記トランジスタのゲート電極まで貫通するスルーホールを形成する段階と、
前記スルーホールを導電物質で充填して、プラグを形成する段階と、
前記金属配線絶縁膜上にシリコン層を蒸着する段階と、
前記プラグに対応する部分のみが露出されるように、前記シリコン層上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクに用いて、Ｐ型およびＮ型不純物を注入する段階とを含むことを特徴とする請求項１０に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１２】
前記複数の光感知素子の間に隔離領域を形成する段階を更に備えることを特徴とする請求項１１に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１３】
前記複数のトランジスタと前記金属配線との間に第１金属配線絶縁膜を形成する段階と、前記金属配線と前記複数の光感知素子との間に第２金属配線絶縁膜を形成する段階とを更に備えることを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１４】
前記金属配線を形成する段階は、
前記複数のトランジスタ上に第１金属配線絶縁膜を形成する段階と、
前記第１金属配線絶縁膜上に第１金属配線層を形成する段階と、
前記第１金属配線層上に第２金属配線絶縁膜を形成する段階と、
前記第２金属配線絶縁膜上に第２金属配線層を形成する段階と、
前記第２金属配線層上に第３金属配線絶縁膜を形成する段階とを含むことを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１５】
前記複数の光感知素子上にカラーフィルタを形成する段階と、前記カラーフィルタ上に平坦化層を形成する段階と、前記平坦化層上にマイクロレンズを形成する段階とを更に備えることを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサおよびその製造方法に係り、特に光感知素子をカラーフィルタの下部に形成して、光感応度の改善および高集積化を容易にするＣＭＯＳイメージセンサおよびその製造方法に関する。
【背景技術】
【０００２】
一般的にイメージセンサは、光学映像を電気信号に変換させる半導体素子として、電荷結合素子（ＣＣＤ：Charge coupled device）と、ＣＭＯＳイメージセンサとがある。
電荷結合素子は、個別ＭＯＳキャパシタが互いに非常に近接した位置にあり電荷キャリアがキャパシタに格納されて移送される。
【０００３】
ＣＭＯＳイメージセンサは、制御回路および信号処理回路を周辺回路に用いるＣＭＯＳ技術を用いて、画素数だけＭＯＳトランジスタを形成し、これを用いて順次出力を検出するスイッチング方式を採用する。
【０００４】
そして、被写体の情報を電気的な信号に変換するＣＭＯＳイメージセンサは、フォトダイオードが入っているシグナル処理チップなどで構成されており、一つのチップに増幅器、アナログ/デジタル変換機、内部電圧発生器、タイミングゼネレーター、そしてデジタルロジックなどが結合されるが、これは空間と電力、そして費用の節減の面で優れている。
また、ＣＭＯＳイメージセンサーは、電荷結合素子より安価のシリコンウェハーのエッチング工程を通して製造されるため、電荷結合素子に比べて大量生産が可能で集積度においても優れている。
【０００５】
ＣＭＯＳイメージセンサは、光を感知する光感知部分と、感知された光を電気的な信号に処理してデータ化するロジック回路の部分とで構成されている。光感度を高めるために、全体のイメージセンサ素子で光感知部分の面積の占める比率を大きくするための努力が行われているが、根本的にロジック回路の部分を除去することができないため、制限された面積においてこのような努力には限界がある。
【０００６】
光感度を高めるために、光感知部分以外の領域に入射する光の経路を変えて光感知部分に集める集光技術が登場したが、このような技術が言わばマイクロレンズ形成技術である。
また、カラー映像を作り出すためのイメージセンサは、外部からの光を受けて光電荷を生成および蓄積する光感知部分の上部にカラーフィルタが配列されている。
【０００７】
カラーフィルタアレイは、赤、緑、青の三つの色からなるか、或いはイエロー、マジェンタ、およびシアンの三つの色からなる。
【０００８】
以下、添付の図面を参考にして従来技術のＣＭＯＳイメージセンサについて詳細に説明する。
【０００９】
図１Ａないし図１Ｆは、従来技術のＣＭＯＳイメージセンサの製造方法の工程断面図である。
図１Ａに示したように、半導体基板１００に選択的にホウ素のようなＰ型イオンを注入して、Ｐウェル１０１を形成し、素子分離のために半導体基板１００を選択的にエッチングしてトレンチを形成し、絶縁膜を充填させたフィールド酸化膜１０２を形成する。
【００１０】
半導体基板１００上にゲート酸化膜（図示せず）を形成し、前記ゲート酸化膜上にポリシリコン膜１０３とタングステンシリサイド膜１０４とからなるゲート電極１０５を形成する。
【００１１】
次いで、半導体基板１００の光感知素子領域に選択的に低濃度のＮ型拡散領域１０６とＰ型拡散領域１０７を形成して、光感知素子を形成する。
【００１２】
トランジスタのソースおよびドレインをＬＤＤ（lightly doped drain）構造に作るために、ゲート電極１０５の両側の半導体基板１００に低濃度のＮ型ＬＤＤ領域１０８を形成し、減圧化学的気相成長（ＬＰＣＶＤ：以下、減圧ＣＶＤ）法などを用いてＴＥＯＳ酸化膜または窒化膜を蒸着した後、異方性エッチングしてゲート電極１０５の側壁にスペーサー１０９を形成し、高濃度のＮ型拡散領域１１０を形成する。
【００１３】
図１Ｂに示したように、減圧ＣＶＤ法でＴＥＯＳ酸化膜（図示せず）を１０００Å程度の厚さで蒸着し、ＴＥＯＳ酸化膜上に常圧ＣＶＤ法でＢＰＳＧ膜（図示せず）を蒸着する。
【００１４】
そして、ＢＰＳＧ膜をフローさせ、第１金属配線絶縁膜１１１を形成し、第１金属配線絶縁膜１１１を選択的にエッチングして、高濃度のＮ型拡散領域１１０が露出されるコンタクトホール１１２を形成した後、チタニウム（Ｔｉ）膜で第１グルー層１１３を形成し、第１グルー層１１３上に配線用として第１アルミニウム１１４と、第１アルミニウム１１４上に非反射第１チタニウム窒化膜１１５を積層し、選択的にエッチングして第１金属配線１１６を形成する。ここで、コンタクトホール１１２はプラズマエッチング工程を行って形成する。
【００１５】
図１Ｃに示したように、プラズマ化学気相成長法を用いてＴＥＯＳ酸化膜１１７と、ＴＥＯＳ酸化膜１１７上にＳＯＧ酸化膜１１８をコーティングした後、熱処理をして平坦化工程を行う。
【００１６】
そして、第１ＴＥＯＳ酸化膜１１７と第１ＳＯＧ酸化膜１１８上に第１ＰＥＣＶＤ酸化膜１１９を形成する。第１ＴＥＯＳ酸化膜１１７、第２ＳＯＧ酸化膜１１８、そして第２ＰＥＣＶＤ酸化膜１１９は第２金属配線絶縁膜を構成する。
【００１７】
図１Ｄに示したように、第２金属配線絶縁膜を選択的にエッチングして、ビアホール１２１を形成し、チタニウム（Ｔｉ）で第２グルー層１２２を形成し、第２グルー層１２２上に第２アルミニウム１２３と、第２アルミニウム１２３上に非反射第２チタニウム窒化膜１２４を積層した後、プラズマエッチング工程によって第２金属配線１２５を形成する。
【００１８】
次いで、第２金属配線絶縁膜と同様に、第２ＴＥＯＳ酸化膜１２６と、第２ＴＥＯＳ酸化膜１２６上に第２ＳＯＧ酸化膜１２７と、第２ＳＯＧ酸化膜１２７上に第２ＰＥＣＶＤ酸化膜１２８とを積層する。
ここで、前記第２ＴＥＯＳ酸化膜１２６、第２ＳＯＧ酸化膜１２７、そして第２ＰＥＣＶＤ酸化膜１２８で第３金属配線絶縁膜を形成する。そして、このような工程を繰り返し行って必要な金属配線層を形成する。
【００１９】
図１Ｅに示したように、第３金属配線絶縁膜上にＰＥＣＶＤ方法を用いて８０００Åの厚さの酸化膜で素子保護膜１２９を形成し、周辺回路領域の素子保護膜１２９および第３金属配線絶縁膜を選択的にエッチングして、電極端子として用いるためのパッド開口領域１３０を形成する。
【００２０】
図１Ｆに示したように、素子保護膜１２９上にカラーフィルタアレイ１３１と、平坦化層１３２とを順次形成し、前記平坦化層１３２上にマイクロレンズ１３３を形成する。
【００２１】
図２は従来技術のＣＭＯＳイメージセンサの光感知部およびゲート作動部のレイアウト図である。図２に示したように、半導体基板に形成されるＣＭＯＳイメージセンサは、光感知部１３４と、ゲート作動部１３５とで区分され、別途の領域に形成される。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、かかる従来技術のＣＭＯＳイメージセンサおよびその製造方法には次のような問題があった。
【００２３】
光感知素子がカラーフィルタと離れているために光損失が発生する。即ち、光感知素子とカラーフィルタとの間に厚い膜質の絶縁膜が形成されており、光感知素子に入射する光が吸収、屈折および反射され、光感知素子の入射光が減少し、これによって光感度が低下する。また、光感知部とゲート作動部が別途の領域に形成されるため、高集積化が難しい。
【００２４】
本発明は上記のような問題点を解決するためのもので、その目的は、光感知素子をカラーフィルタの直下部に形成することで、光量の損失を防止し、光感度を向上させたＣＭＯＳイメージセンサおよびその製造方法を提供することにある。
【００２５】
また、トランジスタを形成した後、その上に光感知素子を形成させるため、高集積回路の実現が可能なＣＭＯＳイメージセンサおよびその製造方法を提供することに他の目的がある。
【課題を解決するための手段】
【００２６】
上記目的を達成するための本発明に係るＣＭＯＳイメージセンサは、半導体基板上に形成される複数のトランジスタと、前記複数のトランジスタを電気的に連結するために前記複数のトランジスタ上に形成される金属配線と、前記トランジスタと電気的に連結され、前記金属配線上に形成される複数の光感知素子とを含むことを特徴とする。
【００２７】
前記複数のトランジスタと前記複数の光感知素子との間には金属配線絶縁膜が形成され、前記金属配線絶縁膜には前記トランジスタと光感知素子とを電気的に連結させるためのプラグが形成されることが好ましい。
【００２８】
前記光感知素子上にはカラーフィルタ、平坦化層、およびマイクロレンズが順次形成されることが好ましい。
【００２９】
また、上記目的を達成するための本発明に係るＣＭＯＳイメージセンサの製造方法は、半導体基板上に複数のトランジスタを形成する段階と、前記複数のトランジスタを電気的に連結するために、前記複数のトランジスタ上に金属配線を形成する段階と、前記金属配線上に複数の光感知素子を形成する段階とを備えることを特徴とする。
【００３０】
前記複数の光感知素子を形成する段階は、前記トランジスタ上に金属配線絶縁膜を形成する段階と、前記金属配線絶縁膜に前記トランジスタのゲート電極まで貫通するスルーホールを形成する段階と、前記スルーホールを導電物質で充填して、プラグを形成する段階と、前記金属配線絶縁膜上にシリコン層を蒸着する段階と、前記プラグに対応する部分のみが露出されるように、前記シリコン層上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをマスクに用いて、Ｐ型およびＮ型不純物を注入する段階とを含むことが好ましい。
【００３１】
前記シリコン層上に形成された複数の光感知素子の間には隔離領域が更に形成されることが好ましい。
【発明の効果】
【００３２】
本発明に係るＣＭＯＳイメージセンサおよびその製造方法によれば、青色、緑色、そして赤色カラーフィルタの直下部に光感知素子が形成され、光損失を根本的に防止できると共に、ゲート電極の形成時に光感知素子が並列的に形成されず、ゲート電極上に形成されることで、光感知素子の面積を縮小させることができるので、高集積化が可能であるという効果がある。
【発明を実施するための最良の形態】
【００３３】
以下、添付の図面に基づいて本発明に係るＣＭＯＳイメージセンサおよびその製造方法について詳細に説明する。
【００３４】
図３Ａ乃至図３Ｄは、本発明に係るＣＭＯＳイメージセンサの製造方法の工程断面図である。
図３Ａを参照すると、半導体基板にトランジスタを形成する時、光感知素子を形成しないことを除いては関連技術と同一の方法を用いて半導体基板上に最後の金属配線まで形成させる。
【００３５】
即ち、半導体基板を素子分離のために選択的にエッチングしてトレンチを形成し、絶縁膜を充填させたフィールド酸化膜を形成する。半導体基板上にゲート酸化膜（図示せず）を形成し、ゲート絶縁膜上にポリシリコン膜とタングステンシリサイド膜を形成し、選択的にエッチングしてゲート電極を形成する。
【００３６】
トランジスタのソースおよびドレインをＬＤＤ（lightly doped drain）構造にするために、ゲート電極の両側の半導体基板に低濃度のＮ型のＬＤＤ領域を形成し、減圧ＣＶＤ法などを用いてＴＥＯＳ酸化膜または窒化膜を蒸着した後、異方性エッチングしてゲート電極の側壁にスペーサーを形成し、高濃度のＮ型拡散領域を形成する。
【００３７】
減圧ＣＶＤ法でＴＥＯＳ酸化膜（図示せず）を１０００Å程度の厚さで蒸着し、ＴＥＯＳ酸化膜上に常圧ＣＶＤ法でＢＰＳＧ膜（図示せず）を蒸着する。そして、ＢＰＳＧ膜をフローさせ、第１金属配線絶縁膜を形成し、第１金属配線絶縁膜を選択的にエッチングして、高濃度のＮ型拡散領域とゲート電極が露出されるコンタクトホールを形成した後、チタニウム（Ｔｉ）膜で第１グルー層を形成する。そして、第１グルー層上に配線用として第１アルミニウムと非反射第１チタニウム窒化膜を順次積層し、前記第１グルー層、第１アルミニウム、および第１チタニウム窒化膜を選択的にエッチングして、第１金属配線を形成する。
ここで、コンタクトホールはプラズマエッチング工程を行って形成する。
【００３８】
次いで、プラズマ化学気相成長法を用いて、第１ＴＥＯＳ酸化膜と第１ＳＯＧ（spin on glass）酸化膜を順次コーティングした後、熱処理をして平坦化工程を行う。
【００３９】
そして、第１ＴＥＯＳ酸化膜と第１ＳＯＧ酸化膜上に第１ＰＥＣＶＤ酸化膜を形成する。
ここで、前記第１ＴＥＯＳ酸化膜、第２ＳＯＧ酸化膜、そして第２ＰＥＣＶＤ酸化膜は第２金属配線絶縁膜を構成する。
【００４０】
次いで、第２金属配線絶縁膜を選択的にエッチングしてビアホールを形成し、チタニウム（Ｔｉ）で第２グルー層を形成し、第２グルー層上に第２アルミニウムと第２非反射チタニウム窒化膜２２４を順次積層した後、プラズマエッチング工程によって第２金属配線を形成する。そして、このような工程を繰り返し行って必要な金属配線層を形成する。
【００４１】
上記のような工程を経て最後の金属配線が形成されると、その上に第２ＴＥＯＳ酸化膜２２６および第２ＳＯＧ酸化膜２２７を順次積層して、第３金属配線絶縁膜を形成する。
【００４２】
そして、第２ＳＯＧ酸化膜２２７上に感光膜（図示せず）を塗布し、露光および現像して、ゲート電極と対応する領域を開口する感光膜パターン（図示せず）を形成する。前記感光膜パターンをマスクに用いて前記ゲート電極の表面が露出されるまでエッチングすることで、前記第１、第２および第３金属配線絶縁膜内にスルーホールを形成し、その後に形成される光感知素子との電気的な連結のために、スルーホール内に導電物質を充填してプラグ２３１を形成する。
【００４３】
図３Ｂに示したように、前記プラグ２３１を含む第２ＳＯＧ酸化膜２２７上にシリコン層２３２を形成し、前記シリコン層２３２上に前記プラグ２３１と対応する位置がオープンするようにフォトレジストパターン２３３を形成する。
【００４４】
次いで、図３Ｃに示したように、前記フォトレジストパターン２３３をマスクにしてシリコン層２３２にＰ型およびＮ型不純物を注入して、光感知素子２３４を形成する。また、リソグラフィ工程を経て、光感知素子２３４を隔離するための隔離領域２３５を前記シリコン層２３２の光感知素子２３４の間にそれぞれ形成する。
【００４５】
図３Ｄに示したように、周辺回路領域のシリコン層２３２、第２ＴＥＯＳ酸化膜２２６、そして第２ＳＯＧ酸化膜２２７を選択的にエッチングして、電極端子として用いるためのパッド開口領域２３６を形成する。そして、前記光感知素子２３４上に赤、緑、そして青色のカラーフィルタ２３７を形成し、前記カラーフィルタ２３１上に平坦化層２３８を形成し、前記平坦化層２３８上にマイクロレンズ２３９を形成する。
【図面の簡単な説明】
【００４６】
【図１Ａ】従来技術のＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図１Ｂ】従来技術のＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図１Ｃ】従来技術のＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図１Ｄ】従来技術のＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図１Ｅ】従来技術のＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図１Ｆ】従来技術のＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図２】従来技術のＣＭＯＳイメージセンサの光感知部およびゲート作動部のレイアウト図である。
【図３Ａ】本発明に係るＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図３Ｂ】本発明に係るＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図３Ｃ】本発明に係るＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図３Ｄ】本発明に係るＣＭＯＳイメージセンサの製造方法の工程断面図である。
【図１Ａ】
2006191007.tif 000003
【図１Ｂ】
2006191007.tif 000004
【図１Ｃ】
2006191007.tif 000005
【図１Ｄ】
2006191007.tif 000006
【図１Ｅ】
2006191007.tif 000007
【図１Ｆ】
2006191007.tif 000008
【図２】
2006191007.tif 000009
【図３Ａ】
2006191007.tif 000010
【図３Ｂ】
2006191007.tif 000011
【図３Ｃ】
2006191007.tif 000012
【図３Ｄ】
2006191007.tif 000013