(57)【要約】【課題】  表示品質を劣化させることなく、アドレス期間を短縮できるプラズマディスプレイパネルの駆動方法及びＰＤＰ装置の実現。【解決手段】  走査電極Y及び維持電極Xと、アドレス電極Aとを有するプラズマディスプレイパネルと、走査電極駆動回路13,14と、維持電極駆動回路12と、アドレス電極駆動回路11とを備え、各サブフィールドは、リセット期間と、走査電極にスキャンパルスを順次印加し、同期してデータ電極にアドレスパルスを印加し、発光セルを規定するアドレス期間と、選択された発光セルを発光させるサステイン期間とを備えるプラズマディスプレイ装置であって、各サブフィールドにおいて、１ラインの点灯セルが同一の表示同一ラインを検出する同一ライン検出回路17を備え、走査電極駆動回路は、アドレス期間において、表示同一ラインに対応した走査電極に対して、スキャンパルスを複数の走査電極に同時に印加する。【選択図】      図２
2006267912.tif 000002
【特許請求の範囲】
【請求項１】
平行に交互に配置された複数の走査電極及び維持電極と、前記複数の走査電極及び維持電極に直交するように配置されたアドレス電極とを有するプラズマディスプレイパネルの駆動方法であって、１表示フィールドを複数のサブフィールドで構成し、各サブフィールドは、全セルを初期化するリセット期間と、前記走査電極にスキャンパルスを順次印加し、前記スキャンパルスの印加に同期して前記データ電極にアドレスパルスを印加することによりアドレス放電を発生して発光セルを規定するアドレス期間と、前記アドレス期間に選択された発光セルの前記走査電極と前記維持電極の間で繰り返し維持放電を発生させてセルを発光させるサステイン期間とを備えるプラズマディスプレイパネルの駆動方法であって、
各サブフィールドにおいて、１ラインの点灯セルが同一の表示同一ラインを検出し、
前記アドレス期間において、前記表示同一ラインに対応した走査電極に対して、前記スキャンパルスを複数の走査電極に同時に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記スキャンパルスを複数の走査電極に同時に印加することにより前記アドレス期間が短縮された時に、前記維持放電の回数を増加させる請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
表示負荷に応じて電力を所定値以下にするように前記維持放電の回数を制御し、
前記維持放電の回数を増加させるのは、前記電力が前記所定値より小さい時である請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記維持放電の回数を増加させても、前記電力は前記所定値を超えないように制御する請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記スキャンパルスを複数の走査電極に同時に印加することにより前記アドレス期間が短縮される時には、前記スキャンパルスの幅を広くする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記スキャンパルスを複数の走査電極に同時に印加することにより前記アドレス期間が短縮される時には、前記リセット期間を長くする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記表示同一ラインの検出は、前記複数のサブフィールドに対応したフレームメモリに展開した画像データから検出する請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
平行に交互に配置された複数の走査電極及び維持電極と、前記複数の走査電極及び維持電極に直交するように配置されたアドレス電極とを有するプラズマディスプレイパネルと、
前記走査電極を駆動する走査電極駆動回路と、
前記維持電極を駆動する維持電極駆動回路と、
前記アドレス電極を駆動するアドレス電極駆動回路と、を備え、
１表示フィールドを複数のサブフィールドで構成し、各サブフィールドは、全セルを初期化するリセット期間と、前記走査電極にスキャンパルスを順次印加し、前記スキャンパルスの印加に同期して前記データ電極にアドレスパルスを印加することによりアドレス放電を発生して発光セルを規定するアドレス期間と、前記アドレス期間に選択された発光セルの前記走査電極と前記維持電極の間で繰り返し維持放電を発生させてセルを発光させるサステイン期間とを備えるプラズマディスプレイ装置であって、
各サブフィールドにおいて、１ラインの点灯セルが同一の表示同一ラインを検出する同一ライン検出回路を備え、
前記走査電極駆動回路は、前記アドレス期間において、前記表示同一ラインに対応した走査電極に対して、前記スキャンパルスを複数の走査電極に同時に印加することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（ＰＤＰ）の駆動方法及びプラズマディスプレイ装置（ＰＤＰ装置）に関し、特にＰＤＰ装置のアドレス動作に要する時間を短縮する技術に関する。
【背景技術】
【０００２】
平面ディスプレイとしてプラズマディスプレイ装置（ＰＤＰ装置）が実用化されており、高輝度の薄型ディスプレイとして期待されている。ＰＤＰ装置では、各セルを点灯するか点灯しないかの制御が行えるだけであるので、ＰＤＰ装置で階調表示を行う場合には、１表示フレームを複数のサブフィールドで構成し、各セル毎に点灯するサブフィールドを組み合わせて表示を行う。
【０００３】
ＰＤＰ装置は、各表示ラインでの表示するセル（表示セル）の選択を行うアドレス動作時に、他の表示ラインでは選択した表示セルの発光を行うアドレス・表示非分離方式と、すべての表示ラインでのアドレス動作を行った後、すべての表示ラインで同時に表示を行うアドレス・表示分離方式がある。本発明は、アドレス・表示分離方式のＰＤＰ装置が対象である。
【０００４】
一般のアドレス・表示分離方式のＰＤＰ装置では、各サブフィールドは、全セルがほぼ均一な状態になるように初期化するリセット期間と、表示セルを選択するために表示データを書き込むアドレス期間と、書き込まれたデータに基づいて表示を行うサステイン期間とを有する。サステイン期間にはサステインパルスが印加されて維持放電が発生し、維持放電の回数で輝度が決定される。
【０００５】
また、ＰＤＰ装置には３電極型や２電極型などの各種の方式が提案されている。３電極型ＰＤＰ装置は、複数の維持（Ｘ）電極と複数の走査（Ｙ）電極を略平行に交互に配置し、Ｘ及びＹ電極と垂直な方向に複数のデータ（アドレス）電極を配置し、Ｘ及びＹ電極の組みとアドレス電極の交点にセルが形成される。表示データの書き込みは、Ｙ電極に順次スキャンパルスを印加し、スキャンパルスの印加に同期して表示を行うセル（表示セル）のアドレス電極にアドレスパルスを印加してアドレス放電を発生させる。アドレス放電により、表示セルのＸ電極とＹ電極の近傍に壁電荷が形成される。維持放電は、Ｘ電極とＹ電極の間に交互に極性を変えてサステインパルスを印加すると、アドレス放電により壁電荷の形成されている表示セルでは維持放電が発生するが、壁電荷の形成されていない非表示セルでは維持放電が発生しない。２電極型ＰＤＰ装置は、複数の走査電極を略平行に交互に配置し、走査電極と垂直な方向に複数のデータ電極を配置し、走査電極とデータ電極の交点にセルが形成される。表示データの書き込みは、走査電極に順次スキャンパルスを印加し、スキャンパルスの印加に同期して表示セルのデータ電極にアドレスパルスを印加してアドレス放電を発生させる。アドレス放電により、表示セルの走査電極とデータ電極の近傍に壁電荷が形成される。維持放電は、走査電極とデータ電極の間に交互に極性を変えてサステインパルスを印加すると、アドレス放電により壁電荷の形成されている表示セルでは維持放電が発生するが、壁電荷の形成されていない非表示セルでは維持放電が発生しない。
【０００６】
以上のように、３電極型と２電極型のいずれの方式でも、走査電極とデータ電極が設けられ、走査電極にはスキャンパルスを印加し、データ電極にはアドレスパルスを印加して表示セルを選択することが行われる。本発明は、このような構成のＰＤＰ装置であれば適用可能である。
【０００７】
ＰＤＰ装置の基本的な構成及び動作については、特許文献１などに詳細が記載されているので、ここではこれ以上の説明を省略する。
【０００８】
上記のように、従来のＰＤＰ装置では、アドレス期間において、走査電極（Ｙ）に順次スキャンパルスを印加している。そのため、Ｙ電極の本数がｎ本で、スキャンパルスのパルス幅がｔμｓであるとすると、１サブフィールドのアドレス期間はｎｔμｓ以上となる。例えば、ｔ＝１μｓで、ｎ＝１０００であるとすると、１サブフィールドのアドレス期間は１ｍｓ以上となる。１表示フィールドが１０個のサブフィールドで構成されている場合、１表示フィールドの合計のアドレス期間は１０ｍｓ以上になる。このように、表示ライン数が多くなるほどアドレス期間が長くなり、サステイン期間及びリセット期間が短くなる。これにより、ピーク輝度が低下し、駆動マージンが狭くなるなどの問題を生じる。
【０００９】
特許文献１は、点灯するセルが存在しない非表示ラインを検出して、非表示ラインに対応する走査（Ｙ）電極にはスキャンパルスを供給しない構成を記載している。これにより、アドレス期間が短縮される。
【００１０】
また、特許文献２は、点灯するセルが存在しない非表示ラインを検出して、非表示ラインに対応する走査（Ｙ）電極にはスキャンパルスを供給せず、アドレス期間を短縮した分をサステイン期間に割り振ることを記載している。
【００１１】
更に、特許文献３は、例えば、輝度の低いサブフィールドにおいて、表示データにかかわらず、隣接する複数の走査電極に同時にスキャンパルスを印加することにより、アドレス期間を短縮することを記載している。
【００１２】
【特許文献１】特開２００３−１２２３００
【特許文献２】特開２０００−８９７２１
【特許文献３】特開２０００−３４７６１６
【特許文献４】特開平９−１６０５２５号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１及び２に記載された発明によれば、非表示ラインにスキャンパルスを印加する時間分アドレス期間を短縮できる。しかし、より一層のアドレス期間の短縮が求められている。
【００１４】
また、特許文献３に記載された発明によれば、所定のサブフィールドにおけるアドレス期間を半分以下にできるが、表示データを無視しているため、表示品質が劣化するという問題がある。
【００１５】
本発明は、表示品質を劣化させることなく、アドレス期間をより一層短縮することを目的とする。
【課題を解決するための手段】
【００１６】
本発明のプラズマディスプレイパネルの駆動方法は、各サブフィールドにおいて、１ラインの点灯セルが同一の表示同一ラインを検出し、アドレス期間において、表示同一ラインに対応した走査電極に対して、スキャンパルスを複数の走査電極に同時に印加する。
【００１７】
すなわち、本発明のプラズマディスプレイパネルの駆動方法は、平行に交互に配置された複数の走査電極及び維持電極と、前記複数の走査電極及び維持電極に直交するように配置されたアドレス電極とを有するプラズマディスプレイパネルの駆動方法であって、１表示フィールドを複数のサブフィールドで構成し、各サブフィールドは、全セルを初期化するリセット期間と、前記走査電極にスキャンパルスを順次印加し、前記スキャンパルスの印加に同期して前記データ電極にアドレスパルスを印加することによりアドレス放電を発生して発光セルを規定するアドレス期間と、前記アドレス期間に選択された発光セルの前記走査電極と前記維持電極の間で繰り返し維持放電を発生させてセルを発光させるサステイン期間とを備えるプラズマディスプレイパネルの駆動方法であって、各サブフィールドにおいて、１ラインの点灯セルが同一の表示同一ラインを検出し、前記アドレス期間において、前記表示同一ラインに対応した走査電極に対して、前記スキャンパルスを複数の走査電極に同時に印加することを特徴とする。
【００１８】
図１は、本発明の原理を説明する図である。図１に示すような一定の階調の線を表示する場合を例として説明する。図１において、走査電極は横方向に伸びる。領域Ａ、Ｃ、Ｅ及びＧでは、斜めの線２が表示されるので、各横表示ラインにおいて、点灯するセルの位置が変化するので、表示同一ラインではない。領域Ｂでは、縦の線３のみが表示されるので、各横表示ラインのアドレスデータは同一であり、表示同一ラインである。言い換えれば、領域Ｂでは、各走査電極にスキャンパルスを印加する時に、同一のアドレスデータが印加される。従って、領域Ｂでは、複数の走査電極に同時にスキャンパルスを印加して、同一のアドレスデータを印加することが可能である。本発明では、このような領域Ｂにおいて、複数の走査電極に同時にスキャンパルスを印加して、複数の表示ラインで同時にアドレス放電を発生させる。これにより、領域Ｂの走査に要する時間を短縮できる。具体的には、１スキャンパルスの幅がｔ（μｓ）であるとすると、Ｎ本の走査電極に同時にスキャンパルスを印加すれば、（Ｎ−１）ｔ（μｓ）だけアドレス期間を短縮できる。これは、領域Ｄ及びＦでも同じである。
【００１９】
図１では、画像における表示ラインが同一の場合、言い換えれば、すべてのサブフィールドにおける表示ラインが同一の場合を例として説明したが、本発明はこれに限定されず、各サブフィールドにおける表示ラインが同一であれば適用される。
【００２０】
また、図１では、表示同一ラインが連続した領域の例を説明したが、本発明はこれに限定されず、表示同一ラインが不連続であってもよい。
【００２１】
本発明によりアドレス期間が短縮された時には、維持放電の回数を増加させて輝度を向上する。ただし、一般にＰＤＰ装置では電力の上限が規定されており、表示負荷に応じて電力を所定値以下にするように維持放電の回数を制御している。そのような場合には、維持放電の回数を増加させるのは、電力が所定値より小さい時であり、維持放電の回数を増加させても、電力は所定値を超えないように制御することが望ましい。
【００２２】
また、本発明によりアドレス期間が短縮される時に、スキャンパルスの幅を広くしたり、リセット期間を長くして、動作マージンを向上するようにしてもよい。
【００２３】
ＰＤＰ装置では、画像データは、複数のサブフィールドに対応したフレームメモリに展開される。そこで、表示同一ラインの検出は、複数のサブフィールドに対応したフレームメモリに展開した画像データから検出する。
【発明の効果】
【００２４】
本発明によれば、ＰＤＰ装置におけるアドレス期間を、画質を劣化させることなく、短縮することができる。アドレス期間を短縮した時間を利用して、サステイン期間又はリセット期間の長さを増加させたり、スキャンパルス幅を増加させることにより、ピーク輝度を増加させ、駆動マージンを向上することができる。これにより、高品質で高信頼性のＰＤＰ装置が実現できる。
【発明を実施するための最良の形態】
【００２５】
図２は、本発明の第１実施例のプラズマディスプレイ装置（ＰＤＰ装置）の全体構成を示す図である。参照番号１０は、３電極型プラズマディスプレイパネル（ＰＤＰ）を示す。ＰＤＰ１０は、前面基板と背面基板を貼り合わせ、間にＮｅ−Ｘｅなどの放電ガスを封入したものである。前面基板には、第１（横）方向に伸びる複数の維持（Ｘ）電極及び走査（Ｙ）電極が交互に設けられ、それらの電極を覆うように誘電体層が設けられ、更にその上にＭｇＯなどの保護膜が設けられている。背面基板には、第１の方向と垂直な第２（縦）方向に伸びる複数のアドレス電極が配置され、それらを覆うように誘電体層が設けられている。誘電体層の上には、アドレス電極の間に対応して隔壁が配置され、横方向のセルを区分けしている。更に、アドレス電極上の誘電体層及び隔壁の側面には、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する３種類の蛍光体が塗布されている。ＰＤＰの構造については、広く知られているので、ここではこれ以上の詳しい説明を省略する。
【００２６】
ＰＤＰ１０のアドレス電極はアドレスドライバ１１により駆動され、維持（Ｘ）電極はＸ電極電圧印加回路１２により駆動され、走査（Ｙ）電極はスキャンドライバ１３により駆動される。Ｙ電極電圧印加回路１４は、アドレス期間にＹ電極に印加される電圧をスキャンドライバ１３に供給すると共に、リセット期間及びサステイン期間にスキャンドライバ１３を介してＹ電極に所定の電圧を印加する。制御回路１５は、画像データＤＡＴＡ、クロック信号ＣＬＫ、垂直同期信号ＶＳＹＮＣ、及び水平同期信号ＨＳＹＮＣを受け、ＰＤＰ１０で画像データに対応した表示を行うための信号を生成する。制御回路１５は、画像データをサブフィールドに対応したデータに展開するためのフレームメモリ１６と、フレームメモリ１６に展開された画像データから、各サブフィールドにおいて点灯セルが同一の表示同一ラインを検出する同一ライン検出回路１７とを有すると共に、アドレスドライバ１１、Ｘ電極電圧印加回路１２、スキャンドライバ１３及びＹ電極電圧印加回路１４を制御する信号を生成して出力する。制御回路１５は、マイクロプロセッサなどを有するコンピュータシステムで構成される。同一ライン検出回路１７は、コンピュータのソフトウエアにより実現される。
【００２７】
制御回路１５は、アドレスドライバ１１に、制御信号と複数ビット（例えば、３２ビット）のアドレスデータを出力する。また、後述するように、本実施例では、制御回路１５は、スキャンドライバ１３に、制御信号と複数ビット（例えば、３２ビット）のスキャンデータを出力する。
【００２８】
図３は、本実施例において、１画像フィールドの画像を表示する時のサブフィールド構成を示す図である。図３の（１）に示すように、１画像フィールドは、ＳＦ１〜ＳＦ１０の１０個のサブフィールドで構成され、各サブフィールドはリセット期間３１と、アドレス期間３２と、サステイン期間３３とからなら。リセット期間３１では、その直前のサブフィールドのサステイン期間３３で形成された壁電荷を消去すると共に、次のアドレス期間３２の放電を補助する目的でセル内の壁電荷の再配置を行う。アドレス期間３２では、発光させるセルを選択する放電を行う。発光させるセルを選択する方式には、発光セル内に壁電荷を形成する方式と、非発光セルの壁電荷を消去する方式がある。本実施例は発光セル内に壁電荷を形成する方式であるが、これに限定されるものではない。サステイン期間３３では、アドレス期間に選択されたセルで繰り返し放電を行い、セルを発光させる。
【００２９】
また、図３の（１）のサブフィールドＳＦ６は、アドレス期間において、複数の走査（Ｙ）電極に同時にスキャンパルスを印加することは行わず、すべてのＹ電極に順次スキャンパルスを印加した場合を示している。図３の（２）から（５）は、アドレス期間において、複数のＹ電極に同時にスキャンパルスを印加するようにした場合の、リセット期間３１、アドレス期間３２及びサステイン期間３３の変化例を示す図である。ここでは、サブフィールドＳＦ６のみを示しているが、他のサブフィールドについても同様の処理が可能である。
【００３０】
図３の（２）は、サブフィールドＳＦ６において、画像データがまったく同一の複数の横表示ライン、すなわち、横方向の発光セルの位置が同一の複数（Ｎ本）の横表示ラインに、同時にスキャンパルスを印加して、１個のスキャンパルスの印加時間で複数（Ｎ本）の表示ラインに書き込みを行うことにより、アドレス期間の長さを短縮した場合を示す。リセット期間３１及びサステイン期間３３は、図３の（１）と同じである。
【００３１】
図３の（３）は、図３の（２）と同様に、画像データがまったく同一の複数の横表示ラインに同時にスキャンパルスを印加して、アドレス期間の長さを短縮するが、短縮した時間分だけサステイン期間３３を増加させた場合を示す。なお、サステイン期間３３を増加させる場合には、全サブフィールドでのアドレス期間の短縮時間を合計し、合計の短縮時間を、各サブフィールドの輝度比に従って、各サブフィールドのサステイン期間３３に割り当てることが望ましい。
【００３２】
図３の（４）は、画像データがまったく同一の複数の横表示ラインに同時にスキャンパルスを印加するが、それにより短縮される期間の分だけスキャンパルスの幅を増加させる。これにより、アドレス放電時の放電遅れによる誤動作を防止できる。この場合も、全サブフィールドでのアドレス期間の短縮時間を合計し、合計の短縮時間を、放電遅れの大きな低階調のサブフィールドのスキャンパルスの幅を増加させるのに使用することが望ましい。
【００３３】
図３の（５）は、図３の（２）と同様に、画像データがまったく同一の複数の横表示ラインに同時にスキャンパルスを印加して、アドレス期間の長さを短縮するが、短縮した時間分だけリセット期間３１を増加させた場合を示す。この場合も、全サブフィールドでのアドレス期間の短縮時間を合計し、合計の短縮時間を、各サブフィールドのリセット期間３１に割り当てることが望ましい。
【００３４】
図４は、図２のＰＤＰ装置の各サブフィールドの駆動波形の例を示す図であり、Ｘは維持（Ｘ）電極に印加される駆動波形を、Ｙ（１）は１番目の走査（Ｙ）電極に印加される駆動波形を、Ｙ（Ｋ）はＫ番目のＹ電極に印加される駆動波形を、Ｙ（Ｋ＋Ｎ）はＫ＋Ｎ番目のＹ電極に印加される駆動波形を、Ｙ（Ｋ＋Ｎ＋１）はＫ＋Ｎ＋１番目のＹ電極に印加される駆動波形を、Ｙ（ｎ）はｎ番目（最後）のＹ電極に印加される駆動波形を、Ａはアドレス電極に印加される駆動波形を示す。
【００３５】
リセット期間には、アドレス電極に０Ｖを印加し、電圧値が負側に徐々に変化した後所定値を維持する電圧４２が各Ｘ電極に印加され、電圧値が正側に変化した後徐々に増加する書き込み鈍波５２がすべてのＹ電極に印加される。これにより、すべてのＸ電極とＹ電極の間でリセット放電が発生して、全セルに壁電荷が形成される。続いて、正の電圧４３がＸ電極に、０Ｖに近い正電圧から負電圧に徐々に変化する補償鈍波５３がＹ電極に印加される。これにより、全セルに形成された壁電荷は所定量残して消去される。このようにして、リセット期間には全セルが均一な状態になる。
【００３６】
アドレス期間には、すべてのＸ電極に所定の正の電圧４４を印加する。Ｙ電極に負の電圧５５を印加した状態で、印加するＹ電極の位置をシフトしながら順次スキャンパルス５４を印加し、これに同期してアドレス電極にアドレスパルス６１を印加する。これにより、スキャンパルスとアドレスパルスが同時に印加されたセルでアドレス放電が発生する。
【００３７】
ここで、Ｋ番目からＫ＋Ｎ番目までの横表示ラインは、画像データが同一であるとする。そこで、本実施例では、図示のように、Ｋ番目からＫ＋Ｎ番目までのＹ電極に同時にスキャンパルス５４を印加し、これに同期してアドレス電極にアドレスパルス６１を印加する。これにより、Ｋ番目からＫ＋Ｎ番目までの表示ラインにおいて、スキャンパルスとアドレスパルスが印加されたセルで同時にアドレス放電が発生する。
【００３８】
以下、最後のＹ電極まで順次スキャンパルスを印加して、アドレス動作が終了する。このようにして、Ｎ＋１ライン分のアドレス動作を同時に行ったので、Ｎライン分アドレス期間を短縮できる。
【００３９】
なお、図４では、Ｋ番目からＫ＋Ｎ番目までの連続するＹ電極に同時にスキャンパルス５４を印加する例を示したが、同時にスキャンパルスを印加するＹ電極は連続せずに離れていてもよい。また、同じ表示データが同一の表示ラインが３本以上、例えば３２本ある場合、３２本のＹ電極に同時にスキャンパルスを印加するのではなく、１６本のＹ電極に同時にスキャンパルスを印加する動作を２回行うようにしてもよい。
【００４０】
アドレス期間が終了すると、アドレス放電の発生した点灯セルでは、Ｘ電極の近傍に負の壁電荷が、Ｙ電極の近傍には正の壁電荷が形成される。アドレス放電の発生しなかった非点灯セルでは、リセット期間終了時の状態が維持される。
【００４１】
サステイン期間では、アドレス電極を０Ｖにし、Ｘ電極に負のサステインパルス４５を、Ｙ電極に正のサステインパルス５６を印加する。これにより、点灯セルでは壁電荷による電圧が重畳されて維持放電が発生し、Ｘ電極の近傍に正の壁電荷が、Ｙ電極の近傍には負の壁電荷、すなわち逆極性の壁電荷が形成される。非点灯セルでは、維持放電は発生しない。次に、Ｘ電極に正のサステインパルス４６を、Ｙ電極に負のサステインパルス５７を印加すると、点灯セルでは壁電荷による電圧が重畳されて維持放電が発生し、逆極性の壁電荷が形成される。以下、極性を変えたサステインパルスを交互に印加することにより、維持放電が繰り返し発生し、セルが発光する。
【００４２】
スキャンパルスは、一般に１〜２μｓの幅を有する。図３に示すように、１表示フィールドが１０個のサブフィールドで構成されており、各サブフィールドで２本の表示ラインが同一の表示データを有する場合、１表示フィールドで、１０〜２０μｓの時間を短縮できる。サステインパルスの周期を５μｓとすると、サステインパルスを２〜４周期増加させることができる。各サブフィールドで１０本以上の表示ラインが同一の表示データを有する場合、１表示フィールドで、１００〜２００μｓの時間を短縮でき、サステインパルスを２０〜４０周期加させることができる。
【００４３】
また、１表示フィールドで、１００〜２００μｓの時間を短縮できる場合、この時間をスキャンパルスの幅を増加させるのに使用することもできる。スキャンパルスの幅を増加させる場合、もっとも放電遅れの大きくなる低階調サブフィールドのスキャンパルスの幅を増加させることが望ましい。例えば、５００ラインのパネルの場合、低階調の１サブフィールドのスキャンパルスの幅を０．２〜０．４μｓ広げることができ、アドレス放電をより安定に行うことができる。
【００４４】
更に、短縮した時間をリセット期間に割り振ることも可能である。１表示フィールドで、１００〜２００μｓの時間を短縮できる場合、各サブフィールドのリセット期間を１０〜２０μｓ程度増加させて、リセット動作をより安定して行うことが可能である。
【００４５】
以上のように、表示データが同一の表示ラインの本数が多いほど、本発明の効果は大きく、短縮できる時間が増加する。仮に、２００本以上の表示ラインを、他の表示ラインと同時に書き込むことができる時には、１表示フィールドでサステインパルスを４００〜８００周期増加させることができる。通常、サステインパルスの周期は１表示フィールドで１０００周期程度であるので、サステインパルスの周期を１４００〜１８００周期にして、輝度を１．４倍から１．８倍にできる。
【００４６】
以上説明したように、第１実施例のＰＤＰ装置では、複数のＹ電極に同時にスキャンパルスを印加し、更に同時に印加したＹ電極をスキップして次のＹ電極にスキャンパルスを印加することが必要である。図２のスキャンドライバ１３は、従来シフトレジスタを有するドライバＩＣを使用して実現していたが、シフトレジスタを有するドライバＩＣでは、本実施例の駆動波形を印加することができない。
【００４７】
図５は、本実施例のスキャンドライバ１３の構成を示す図である。参照符号２１は、Ｙ電極Ｙｐを駆動するドライブ回路であり、このようなドライバ回路がＹ電極の本数分設けられる。スキャンドライバ１３は、複数のドライブ回路を有する複数のドライバＩＣを使用して実現される。各ドライブ回路２１は、共通に接続された高電位側電源端子と低電位側電源端子の間に直列に接続された２個のトランジスタＴＲ１、ＴＲ２を有する。トランジスタＴＲ１とＴＲ２の接続ノードが各Ｙ電極に接続される。トランジスタＴＲ１、ＴＲ２は、例えば、ＭＯＳＦＥＴやＩＧＢＴなどある。高電位側電源端子と低電位側電源端子には、リセット動作、アドレス動作及び維持放電動作に応じて必要な電圧が、Ｙ電極電圧印加回路１４から供給される。
【００４８】
各ドライブ回路２１は、制御回路１５から、共通のスキャン制御信号と、各ドライブ回路のトランジスタＴＲ１、ＴＲ２を制御するオン／オフ信号を受ける。スキャン制御信号は、各ドライブ回路をスキャンパルスを出力する状態にするかを制御する信号である。オン／オフ信号は、信号変換回路２２で信号レベルが変換された後、プリドライブ回路２３、２４を介してトランジスタＴＲ１、ＴＲ２のゲートに印加される。
【００４９】
制御回路１５は、フレームメモリ１６に加えて、制御・画像処理コンピュータ１８、出力レジスタ１９及びそれらを接続するバス２０を有している。図２の同一ライン検出回路１７は、制御・画像処理コンピュータ１８により実現される。フレームメモリ１６は、サブフィールドに対応したビットマップメモリで構成される。同一ライン検出回路１７は、フレームメモリ１６に展開された各サブフィールドの画像データにおいて、画像データが同一である表示同一ラインを検出し、記憶する。表示同一ラインは複数種類あってもよい。制御・画像処理コンピュータ１８は、アドレス期間において、記憶された表示同一ラインのデータに基づいて、出力レジスタ１９に出力データを書き込む。出力レジスタ１９は、スキャンパルスを出力するタイミングで、出力データをオン／オフ信号として出力する。制御・画像処理コンピュータ１８は、１スキャンパルスごとに出力データを書き換える。以上のようにして、図４に示すようなスキャンパルスの印加が可能になる。
【００５０】
図６は、ＰＤＰ装置において、電力を所定値ＰＴ以下にする制御(APC: Automatic Power Control)での、表示負荷率の変化に対する輝度と電力の変化を示した図である。横軸は負荷率であり、図の上の部分の縦軸は輝度で、図の下の部分の縦軸は電力を示す。この電力制御は、１表示フィールドにおけるサステインパルスの個数で行う。従来のＰＤＰ装置では、１表示フィールドのサステインパルス数の最大値が決められており、負荷率がゼロからＤＬまでの間は、１表示フィールドのサステインパルス数は最大値であり、１表示フィールドのサステインパルス数による輝度はＭＬで一定であった。ＬＡは、この負荷率がゼロからＤＬまでの間の輝度を示すグラフである。ＰＡは電力変化を示すグラフであり、負荷率がＤＬになると、電力は所定値ＰＴになり、これ以上の増加は許されない。そこで、負荷率がＤＬ以上になると、１表示フィールドのサステインパルス数を減少させて、電力は所定値ＰＴ以下になるようにする。従って、１表示フィールドのサステインパルス数による輝度は、負荷率の増加に伴ってＭＬから減少する。
【００５１】
前述のように、本発明では、複数のＹ電極に同時にスキャンパルスを印加することによりアドレス期間を短縮することができる。短縮された時間を利用して、１表示フィールドのサステインパルス数を増加させる場合も、電力は所定値ＰＴを超えないようにする必要がある。図６に示すように、負荷率がＤＬ以上では１表示フィールドのサステインパルス数が減少させる必要があるため、アドレス期間の短縮による時間を利用して１表示フィールドのサステインパルス数を増加させることはできない。従って、アドレス期間の短縮による時間を利用して１表示フィールドのサステインパルス数を増加させることができるのは、負荷率がＤＬ以下の時である。ＬＢ及びＰＢは、本実施例で電力制御を行った時の輝度及び電力の変化を示すグラフである。図示のように、本実施例のＬＢは、従来例のＬＡに比べて増加していることが分かる。
【００５２】
図７は、本発明の第２実施例のＰＤＰ装置の全体構成を示す図である。第２実施例のＰＤＰ装置は、特許文献４に記載されたＡＬＩＳ方式のＰＤＰ装置に本発明を適用した装置である。ＡＬＩＳ方式のＰＤＰ７０は、Ｘ電極とＹ電極が交互に設けられ、Ｘ電極とＹ電極のすべての間に表示ラインが形成され、インターレース表示が行われるのが特徴である。Ｘ電極は、奇数番目のＸ電極と偶数番目のＸ電極に分けられ、奇数番目のＸ電極は奇数Ｘ電極電圧印加回路７２−Ｏにより共通に駆動され、偶数番目のＸ電極は偶数Ｘ電極電圧印加回路７２−Ｅにより共通に駆動される。Ｙ電極は、奇数番目のＹ電極と偶数番目のＹ電極に分けられ、奇数番目のＹ電極は奇数スキャンドライバ７３−Ｏにより駆動され、偶数番目のＹ電極は偶数スキャンドライバ７３−Ｅにより駆動される。奇数Ｙ電極電圧印加回路７４−Ｏは、奇数スキャンドライバ７３−Ｏにスキャンパルスの印加に必要な電圧を供給すると共に、リセット期間及びサステイン期間に、奇数スキャンドライバ７３−Ｏを通して奇数番目のＹ電極に共通に各種の電圧を印加する。偶数Ｙ電極電圧印加回路７４−Ｅは、偶数スキャンドライバ７３−Ｅにスキャンパルスの印加に必要な電圧を供給すると共に、リセット期間及びサステイン期間に、偶数スキャンドライバ７３−Ｅを通して偶数番目のＹ電極に共通に各種の電圧を印加する。アドレスドライバ７１は、図２のアドレスドライバ１１と同じ動作を行う。制御回路７５は、図示の各部を制御し、図２の第１実施例の制御部１５と同様に内部にフレームメモリ、同一ライン検出回路などを有する。また、奇数スキャンドライバ７３−Ｏ及び偶数スキャンドライバ７３−Ｅの制御も、第１実施例と同じように行われる。
【００５３】
ＡＬＩＳ方式のＰＤＰ装置については、特許文献４に詳細が記載されているので、詳しい説明は省略する。
【００５４】
図８は第２実施例のＰＤＰ装置の奇数フィールドの駆動波形を示す図であり、図９は偶数フィールドの駆動波形を示す図である。Ｘ１は奇数番目の維持（Ｘ）電極に印加される駆動波形を、Ｘ２は偶数番目のＸ電極に印加される駆動波形を、Ｙ１（２Ｋ−１）は奇数番目である２Ｋ−１番目の走査（Ｙ）電極に印加される駆動波形を、Ｙ１（２Ｋ−１＋２Ｎ）は奇数番目である２Ｋ−１＋２Ｎ番目のＹ電極に印加される駆動波形を、Ｙ２（２Ｋ）は偶数番目である２Ｋ番目のＹ電極に印加される駆動波形を、Ａはアドレス電極に印加される駆動波形を示す。
【００５５】
リセット期間には、アドレス電極、Ｘ電極及びＹ電極に第１実施例と同じ駆動波形が印加される。
【００５６】
アドレス期間及びサステイン期間の駆動波形は、奇数フィールドと偶数フィールドで異なる。更にアドレス期間は、前半部と後半部に分かれる。
【００５７】
奇数フィールドのアドレス期間の前半部では、奇数番目のＸ電極に正電圧８１を印加し、偶数番目のＸ電極及び偶数番目のＹ電極に０Ｖを印加した状態で、奇数番目のＹ電極に負の電圧９０を印加した状態で、印加するＹ電極の位置をシフトしながら順次スキャンパルス９１を印加し、これに同期してアドレス電極にアドレスパルス１１０を印加する。これにより、スキャンパルスとアドレスパルスが同時に印加されたセルでアドレス放電が発生する。この時、奇数番目のＸ電極に正電圧８１が印加されているので、アドレス放電の発生したセルでは、アドレス放電をトリガとして奇数番目のＹ電極と奇数番目のＸ電極の間のアドレス放電が発生し、壁電荷が形成される。偶数番目のＸ電極には０Ｖが印加されているので、奇数番目のＹ電極と偶数番目のＸ電極の間のアドレス放電は発生しない。
【００５８】
ここで、２Ｋ−１番目から２Ｋ−１＋２Ｎ番目までの横表示ラインは、画像データが同一であるとする。そこで、本実施例では、図示のように、２Ｋ−１番目から２Ｋ−１＋２Ｎ番目までのＹ電極に同時にスキャンパルス９１を印加し、これに同期してアドレス電極にアドレスパルス１１０を印加する。これにより、２Ｋ−１番目から２Ｋ−１＋２Ｎ番目までの表示ラインにおいて、スキャンパルスとアドレスパルスが印加されたセルで同時にアドレス放電が発生する。以下、奇数番目の最後のＹ電極まで順次スキャンパルスを印加して、前半のアドレス動作が終了する。
【００５９】
奇数フィールドのアドレス期間の後半部では、偶数番目のＸ電極に正電圧８２を印加し、奇数番目のＸ電極及び奇数番目のＹ電極に０Ｖを印加した状態で、偶数番目のＹ電極に負の電圧９２を印加した状態で、印加するＹ電極の位置をシフトしながら順次スキャンパルス９２を印加し、これに同期してアドレス電極にアドレスパルス１１０を印加する。これにより、スキャンパルスとアドレスパルスが同時に印加されたセルでアドレス放電が発生する。この時、偶数番目のＸ電極に正電圧８１が印加されているので、アドレス放電の発生したセルでは、アドレス放電をトリガとして偶数番目のＹ電極と偶数番目のＸ電極の間のアドレス放電が発生し、壁電荷が形成される。奇数番目のＸ電極には０Ｖが印加されているので、偶数番目のＹ電極と奇数番目のＸ電極の間のアドレス放電は発生しない。
【００６０】
同様に、２Ｋ番目から２Ｋ＋２Ｎ番目までの横表示ラインは、画像データが同一であるとする。そこで、本実施例では、図示のように、２Ｋ番目から２Ｋ＋２Ｎ番目までのＹ電極に同時にスキャンパルス９３を印加し、これに同期してアドレス電極にアドレスパルス１１０を印加する。これにより、２Ｋ番目から２Ｋ＋２Ｎ番目までの表示ラインにおいて、スキャンパルスとアドレスパルスが印加されたセルで同時にアドレス放電が発生する。以下、偶数番目の最後のＹ電極まで順次スキャンパルスを印加して、後半のアドレス動作が終了する。
【００６１】
アドレス期間が終了すると、アドレス放電の発生した点灯セルでは、Ｘ電極の近傍に負の壁電荷が、Ｙ電極の近傍には正の壁電荷が形成される。アドレス放電の発生しなかった非点灯セルでは、リセット期間終了時の状態が維持される。
【００６２】
第２実施例でも、第１実施例と同様に、Ｎライン分のアドレス動作を同時に行ったので、その分アドレス期間を短縮できる。
【００６３】
奇数フィールドのサステイン期間では、アドレス電極を０Ｖにし、偶数番目のＸ電極及び偶数番目のＹ電極に０Ｖを印加した状態で、奇数番目のＸ電極に負のサステインパルス８３を、奇数番目のＹ電極に正のサステインパルス９４を印加する。これにより、奇数番目のＸ電極と奇数番目のＹ電極により形成される表示ラインの点灯セルでは壁電荷による電圧が重畳されて維持放電が発生し、Ｘ電極の近傍に正の壁電荷が、Ｙ電極の近傍には負の壁電荷、すなわち逆極性の壁電荷が形成される。非点灯セルでは、維持放電は発生しない。次に、奇数番目のＸ電極及び奇数番目のＹ電極に０Ｖを印加した状態で、具数番目のＸ電極に負のサステインパルス８４を、偶数番目のＹ電極に正のサステインパルス９５を印加する。これにより、偶数番目のＸ電極と偶数番目のＹ電極により形成される表示ラインの点灯セルでは壁電荷による電圧が重畳されて維持放電が発生し、Ｘ電極の近傍に正の壁電荷が、Ｙ電極の近傍には負の壁電荷、すなわち逆極性の壁電荷が形成される。非点灯セルでは、維持放電は発生しない。
【００６４】
次に、偶数番目のＸ電極及び偶数番目のＹ電極に０Ｖを印加した状態で、奇数番目のＸ電極に正のサステインパルス８５を、奇数番目のＹ電極に負のサステインパルス９６を印加する。これにより、奇数番目のＸ電極と奇数番目のＹ電極により形成される表示ラインの点灯セルでは壁電荷による電圧が重畳されて維持放電が発生し、Ｘ電極の近傍に負の壁電荷が、Ｙ電極の近傍には正の壁電荷が形成される。
【００６５】
次に、奇数番目のＸ電極に負のサステインパルス８６を、偶数番目のＸ電極に正のサステインパルス８７を、奇数番目のＹ電極に正のサステインパルス９７を、偶数番目のＹ電極に負のサステインパルス９８を印加する。これにより、奇数番目のＸ電極と奇数番目のＹ電極により形成される表示ラインの点灯セル及び偶数番目のＸ電極と偶数番目のＹ電極により形成される表示ラインの点灯セルでは壁電荷による電圧が重畳されて維持放電が発生し、それぞれの電極の近傍の壁電荷が反転する。
【００６６】
以下、極性を反転しながらサステインパルスを印加することにより、繰り返し維持放電が発生し、点灯セルが発光する。
【００６７】
偶数番目のＸ電極と偶数番目のＹ電極により形成される表示ラインの点灯セルにおける維持放電の回数は、奇数番目のＸ電極と奇数番目のＹ電極により形成される表示ラインの点灯セルの維持放電の回数より１回少ないので、最後に、偶数番目のＸ電極に正のサステインパルス１１０を、偶数番目のＹ電極に負のサステインパルス１０１を印加して、発光回数を揃える。
【００６８】
以上のようにして、奇数フィールドでは、奇数番目のＸ電極と奇数番目のＹ電極による表示ライン、及び偶数番目のＸ電極と偶数番目のＹ電極による表示ラインが表示される。
【００６９】
偶数フィールドの駆動波形は、奇数番目のＸ電極に印加される波形と偶数番目のＸ電極に印加される波形が逆になっている以外は偶数フィールドの駆動波形と同じである。偶数フィールドでは、奇数番目のＹ電極と偶数番目のＸ電極による表示ライン、及び偶数番目のＹ電極と奇数番目のＸ電極による表示ラインが表示される。
【００７０】
以上説明したように、ＡＬＩＳ方式では、奇数フィールドにおいては、奇数番目のＸ電極と奇数番目のＹ電極による表示ラインのうちで同一の表示データを有する表示ラインを同時に書き込むことができ、また偶数番目のＸ電極と偶数番目のＹ電極による表示ラインのうちで同一の表示データを有する表示ラインを同時に書き込むことができる。偶数フィールドにおいては、奇数番目のＹ電極と偶数番目のＸ電極による表示ラインのうちで同一の表示データを有する表示ラインを同時に書き込むことができ、また偶数番目のＹ電極と奇数番目のＸ電極による表示ラインのうちで同一の表示データを有する表示ラインを同時に書き込むことができる。
【産業上の利用可能性】
【００７１】
本発明により、ＰＤＰ装置の表示品質や安定性が向上するので、各種用途に使用できる高品質で高信頼性のプラズマディスプレイ装置を提供できる。
【図面の簡単な説明】
【００７２】
【図１】本発明の原理を説明する図である。
【図２】本発明の第１実施例のプラズマディスプレイ装置（ＰＤＰ装置）の全体構成を示す図である。
【図３】第１実施例のＰＤＰ装置のサブフィールド構成を示す図である。
【図４】第１実施例のＰＤＰ装置の駆動波形を示す図である。
【図５】第１実施例のＰＤＰ装置のスキャンドライバの構成を示す図である。
【図６】ＰＤＰ装置の電力制御を説明する図である。
【図７】本発明の第２実施例のプラズマディスプレイ装置（ＰＤＰ装置）の全体構成を示す図である。
【図８】第２実施例のＰＤＰ装置の駆動波形（奇数フィールド）を示す図である。
【図９】第２実施例のＰＤＰ装置の駆動波形（偶数フィールド）を示す図である。
【符号の説明】
【００７３】
１０    プラズマディスプレイパネル
１１    アドレスドライバ
１２    Ｘ電極電圧印加回路
１３    スキャンドライバ
１４    Ｙ電極電圧印加回路
１５    制御回路
１６    フレームメモリ
１７    同一ライン検出回路
【図１】
2006267912.tif 000003
【図２】
2006267912.tif 000004
【図３】
2006267912.tif 000005
【図４】
2006267912.tif 000006
【図５】
2006267912.tif 000007
【図６】
2006267912.tif 000008
【図７】
2006267912.tif 000009
【図８】
2006267912.tif 000010
【図９】
2006267912.tif 000011