(57)【要約】【課題】  積層電子部品の側面に外部電極を無電解めっきによって能率的に形成できるようにする。【解決手段】  複数の積層電子部品のための積層体２が集合した状態にあるマザー積層体１９において、そこから個々の積層体２を取り出すための分割を行なう分割線に沿って延びる溝２１の側面に複数の内部導体膜１６を露出させるとともに、主面上に電子供給用導電ランド１７を形成しておき、上述の露出部分および電子供給用導電ランド１７を核として無電解めっきを実施し、電子供給用導電ランド１７に電荷を集中させながら、内部導体膜１６の露出部分および電子供給用導電ランド１７上にめっき膜２２を析出させ、次いで、めっき膜２２が互いに連なる状態となるようにめっき膜２２を成長させる。外部電極１１は、めっき膜２２によって与えられる。【選択図】  図５
2006147901.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の絶縁層と前記絶縁層間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜とを備え、前記絶縁層の延びる方向に延びる主面と外部電極が形成されるべき領域をその一部に与える側面とを有し、複数の前記内部導体膜の各々の少なくとも一部が、前記外部電極が形成されるべき領域に露出しており、少なくとも一方の前記主面上であって前記外部電極が形成されるべき領域の近傍に、電子供給用導電ランドが形成された、積層体を作製する工程と、
前記積層体の、前記外部電極が形成されるべき領域に、外部電極を形成する工程と
を備え、
前記外部電極を形成する工程は、複数の前記内部導体膜の各々の前記側面上への露出部分および前記電子供給用導電ランドを核として無電解めっきを実施し、それによって、複数の前記内部導体膜の各々の前記露出部分および前記電子供給用導電ランド上にめっき膜をそれぞれ析出させ、次いで、各前記めっき膜が互いに連なる状態となるように前記めっき膜を成長させる工程を備える、
積層電子部品の製造方法。
【請求項２】
前記電子供給用導電ランドの面積は、１つの前記内部導体膜の前記側面上への露出面積より大きい、請求項１に記載の積層電子部品の製造方法。
【請求項３】
前記外部電極とは電気的に直接接続されない状態で、前記電子供給用導電ランドとは別の第２の導電ランドが、前記積層体の少なくとも一方の前記主面上に形成される、請求項１または２に記載の積層電子部品の製造方法。
【請求項４】
前記外部電極が形成されるべき領域に露出する少なくとも１つの前記内部導体膜は、前記外部電極を形成する工程において、前記めっき膜を析出させることのみを目的として形成される、請求項１ないし３のいずれかに記載の積層電子部品の製造方法。
【請求項５】
前記積層体を作製する工程は、複数の前記積層体を得るように、複数の前記積層体が集合した状態にあるマザー積層体を所定の分割線に沿って分割する工程を備え、前記側面は、前記マザー積層体を分割して得られた面によって与えられる、請求項１ないし４のいずれかに記載の積層電子部品の製造方法。
【請求項６】
前記積層体を作製する工程は、前記分割線に沿って延びる溝を前記マザー積層体に形成し、それによって、前記内部導体膜を前記側面に露出させる工程を備え、前記内部導体膜を側面に露出させる工程の後、前記外部電極を形成する工程が実施され、次いで、前記マザー積層体を分割する工程が実施される、請求項５に記載の積層電子部品の製造方法。
【請求項７】
前記積層体を作製する工程は、前記分割線に沿って位置する貫通孔を前記マザー積層体に形成し、それによって、前記内部導体膜を前記側面に露出させる工程を備え、前記内部導体膜を側面に露出させる工程の後、前記外部電極を形成する工程が実施され、次いで、前記マザー積層体を分割する工程が実施される、請求項５に記載の積層電子部品の製造方法。
【請求項８】
前記絶縁層はセラミックからなり、前記積層体を作製する工程は、前記セラミックを焼結させるための焼成工程を備える、請求項１ないし７のいずれかに記載の積層電子部品の製造方法。
【請求項９】
前記積層体を作製する工程は、前記セラミックの焼結温度では焼結しない無機材料を含む収縮抑制層を前記絶縁層とともに積層する工程を備え、前記焼成工程は、前記収縮抑制層が焼結しない条件下で実施される、請求項８に記載の積層電子部品の製造方法。
【請求項１０】
積層された複数の絶縁層と前記絶縁層間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜とを備える、積層体と、
前記積層体の、前記絶縁層の延びる方向に延びる主面上に形成された第１の主面電極と、
前記積層体の、側面の一部上において前記第１の主面電極に連なるように形成された外部電極と
を備え、
複数の前記内部導体膜の各々の少なくとも一部は、前記積層体の前記側面の一部上に露出し、
前記外部電極は、複数の前記内部導体膜の各々の前記側面上への露出部分に接しかつ前記露出部分を連結するように延びるめっき膜をもって構成される、
積層電子部品。
【請求項１１】
前記積層体の前記側面には、積層方向に延びる凹部が形成され、複数の前記内部導体膜の各々の少なくとも一部は、前記凹部を規定する凹面の一部上に露出し、前記外部電極は、前記凹部を規定する凹面の一部上に形成される、請求項１０に記載の積層電子部品。
【請求項１２】
前記外部電極とは電気的に直接接続されない状態で、前記積層体の少なくとも一方の前記主面上に形成される、前記第１の主面電極とは別の第２の主面電極をさらに備える、請求項１０または１１に記載の積層電子部品。
【請求項１３】
前記外部電極を構成する前記めっき膜に接する少なくとも１つの前記内部導体膜は、前記外部電極以外の導体には接続されない、請求項１０ないし１２のいずれかに記載の積層電子部品。
【請求項１４】
前記外部電極は、前記内部導体膜上に位置する部分において凸部を形成し、前記絶縁層上に位置する部分において凹部を形成している、請求項１０ないし１３のいずれかに記載の積層電子部品。
【請求項１５】
前記外部電極を構成する前記めっき膜に接する前記内部導体膜の端縁は、前記積層体の前記側面から突出している、請求項１０ないし１４のいずれかに記載の積層電子部品。
【請求項１６】
所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、積層された複数の絶縁層と、前記分割線によって区画される各領域に個々の前記積層電子部品を構成するように前記絶縁層間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜とを備え、少なくとも一方の主面上であって外部電極が形成されるべき領域の近傍に、電子供給用導電ランドが形成された、マザー積層体を準備する工程と、
前記分割線に沿う位置において、前記外部電極に接続されるべき複数の前記内部導体膜を側面上に露出させるように、前記マザー積層体に溝または貫通孔を設ける工程と、
前記マザー積層体を分割しない状態で、複数の前記内部導体膜の各々の前記側面上への露出部分および前記電子供給用導電ランドを核として無電解めっきを実施し、それによって、前記外部電極を形成するため、複数の前記内部導体膜の各々の前記露出部分および前記電子供給用導電ランド上にめっき膜をそれぞれ析出させ、次いで、各前記めっき膜が互いに連なる状態となるように前記めっき膜を成長させる工程と、
前記マザー積層体を分割しない状態で、前記外部電極を測定端子として個々の前記積層電子部品の特性を測定する工程と
を備える、積層電子部品の特性測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層電子部品、その製造方法およびその特性測定方法に関するもので、特に、積層電子部品における外部電極の形成技術に関するものである。
【背景技術】
【０００２】
たとえば、積層コンデンサ、積層インダクタ、多層回路基板または多層複合電子部品のような積層電子部品は、積層された複数の絶縁層と絶縁層間の特定の界面に沿って形成された内部導体膜とを備える積層体を有している。積層体の側面上には、特定の内部導体膜と接続される外部電極が形成されている。
【０００３】
このような積層電子部品を能率的に製造するため、通常、所定の分割線に沿って分割することによって複数の積層電子部品を得ることができるマザー積層体を作製するための工程がまず実施され、その後において、マザー積層体を分割して複数の積層電子部品を一挙に得るようにしている。また、このような積層電子部品の製造をさらに能率化するため、特許文献１および２では、外部電極の形成方法についての改良が提案されている。
【０００４】
特許文献１および２に記載の技術は、基本的に、マザー積層体の、分割線が通る位置に導電性ペーストの焼付けによって形成されるビアホール導体を設けておき、マザー積層体を分割線に沿って分割したとき、ビアホール導体を分断して得られた各部分によって外部電極を与えようとするものである。
【０００５】
また、これら特許文献１および２に記載された技術によれば、マザー積層体を分割しない状態で、そこに構成される複数の積層電子部品の各々についての特性を測定できるように考慮されている。より具体的には、特許文献１に記載の技術では、マザー積層体の、分割線が通る位置に溝を形成し、それによってビアホール導体が分断されるようにし、他方、特許文献２に記載の技術では、マザー積層体の、分割線が通る位置に貫通孔を設け、それによって、ビアホール導体が分断されるようにしている。そして、このようなビアホール導体の分断によって、マザー積層体に含まれる複数の積層セラミック電子部品が互いに他のものに対して電気的に独立した状態となり、分断されたビアホール導体の各部分を測定端子とすれば、複数の積層電子部品の各々についての特性を測定することができる。
【０００６】
しかしながら、上述の特許文献１および２に記載の技術を適用して、積層電子部品の外部電極を形成するとき、次のような問題に遭遇する。
【０００７】
まず、外部電極となるべきビアホール導体を形成するには、所定の絶縁層に貫通孔を設けるための工程と、貫通孔に導電材としての導電性ペーストを充填するための工程とを実施する必要がある。そのため、外部電極を形成するのに必要な工程が煩雑である。
【０００８】
また、比較的大きい寸法の外部電極を形成しようとする場合、比較的大きな径の貫通孔を設け、そこに導電性ペーストを充填することになるため、以後の工程を実施している間に、充填された導電性ペーストが貫通孔から抜け落ちるという不具合が発生しやすい。そのため、比較的大きい寸法の外部電極の形成が困難である。
【０００９】
また、導電性ペーストの焼付けによって形成された外部電極には空孔が存在するのが通常であるので、外部電極に対して湿式めっきが施される場合、外部電極内の空孔にめっき液等がトラップされることがある。この場合、その後、半田付けによる実装工程を実施したとき、トラップされためっき液等の熱による膨張および噴出が生じることがあり、これによって、溶融半田の飛散が生じ、これが原因となって電気的ショート不良の問題を招くことがある。
【００１０】
また、積層電子部品に備える積層体を構成する絶縁層がセラミックから構成されるとき、積層体を得るために焼成工程が実施される。この焼成工程での積層体の主面方向での収縮を抑制するため、絶縁層を構成するセラミックの焼結温度では焼結しない無機材料を含む収縮抑制層によって積層体を挟んだ状態とし、この状態で焼成工程が実施されることがある。
【００１１】
しかしながら、このような収縮抑制層による収縮抑制作用は、積層体の積層方向での中央部には十分に働かないことがある。そのため、焼成の結果、積層体の積層方向での中央部が比較的大きく収縮し、外部電極となる導電性ペーストが充填されたビアホール導体の周辺部に大きな応力が発生し、これが原因となって、ビアホール導体の周辺部においてクラックが発生したり、ビアホール導体と積層体のセラミック部分との間に剥がれが生じたりするという問題に遭遇することがある。
【００１２】
以上のような問題を解決し得る方法として、外部電極を無電解めっきによって形成する方法が考えられる。すなわち、分割線に沿う位置において、マザー積層体に溝または貫通孔を設け、それによって、外部電極に接続されるべき複数の内部導体膜を側面上に露出させた状態としておく。この状態で、複数の内部導体膜の各々の側面上への露出部分を核として無電解めっきを実施する。これによって、複数の内部導体膜の各々の露出部分上にめっき膜をそれぞれ析出させ、さらに、各めっき膜が互いに連なる状態となるようにめっき膜を成長させる。外部電極は、このめっき膜をもって与えられることになるのである。
【００１３】
しかしながら、上述のように、マザー積層体を分割せずに、単に溝または貫通孔を設けただけで内部導体膜を露出させた状態にある、マザー積層体に対して無電解めっきを適用しても、外部電極を形成することはそれほど容易ではない。なぜなら、内部導体膜の露出は、限られた空間しか規定していない溝または貫通孔の内面にしかもたらされず、かつ内部導体膜の露出面積が小さく、これらのため、イオン化傾向の差が生じにくく、その結果、めっき膜が析出されにくいためである。
【００１４】
特に、マザー積層体の主面上に、比較的広い面積の導電ランドが形成されている場合には、上述した問題がより顕著に生じる。すなわち、この場合には、マザー積層体の主面上に形成されている導電ランド上にめっき膜が集中的に析出し、溝または貫通孔の内部に位置する内部導体膜の露出部分上にはめっき膜がほとんど形成されないのである。これは、マザー積層体の主面上に位置する導電ランドに電荷がより集中し、露出面積の小さい内部導体膜の周辺ではイオン化傾向の差が生じにくいため、めっき膜が析出しにくいことが原因である。
【特許文献１】特開平１１−３２９８９５号公報
【特許文献２】特開平８−３７２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
そこで、この発明の目的は、上述したような問題を解決し得る積層電子部品の製造方法を提供しようとすることである。
【００１６】
この発明の他の目的は、上述した問題の解決の結果として得られた積層電子部品を提供しようとすることである。
【００１７】
この発明のさらに他の目的は、上述した製造方法についての好ましい実施態様を利用して実現される、積層電子部品の特性測定方法を提供しようとすることである。
【課題を解決するための手段】
【００１８】
この発明に係る積層電子部品の製造方法は、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１９】
すなわち、この発明に係る積層電子部品の製造方法は、積層された複数の絶縁層と絶縁層間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜とを備え、絶縁層の延びる方向に延びる主面と外部電極が形成されるべき領域をその一部に与える側面とを有し、複数の内部導体膜の各々の少なくとも一部が、外部電極が形成されるべき領域に露出しており、少なくとも一方の主面上であって外部電極が形成されるべき領域の近傍に、電子供給用導電ランドが形成された、積層体を作製する工程と、この積層体の、外部電極が形成されるべき領域に、外部電極を形成する工程とを備える。
【００２０】
上述の外部電極を形成する工程では、複数の内部導体膜の各々の側面上への露出部分および電子供給用導電ランドを核として無電解めっきが実施され、それによって、複数の内部導体膜の各々の露出部分および電子供給用導電ランド上にめっき膜をそれぞれ析出させ、次いで、各めっき膜が互いに連なる状態となるようにめっき膜を成長させることが行なわれる。
【００２１】
上述の電子供給用導電ランドは、その面積が１つの内部導体膜の側面上への露出面積より大きいことが好ましい。
【００２２】
電子供給用導電ランドとは別の第２の導電ランドが、外部電極とは電気的に直接接続されない状態で、積層体の少なくとも一方の主面上に形成されていてもよい。
【００２３】
外部電極が形成されるべき領域に露出する少なくとも１つの内部導体膜は、当該積層電子部品において電気的要素として機能するのではなく、外部電極を形成する工程において、めっき膜を析出させることのみを目的として形成されてもよい。
【００２４】
この発明に係る積層電子部品の製造方法は、特に、次のような実施態様に対して有利に適用される。すなわち、積層体を作製する工程において、複数の積層体を得るように、複数の積層体が集合した状態にあるマザー積層体を所定の分割線に沿って分割する工程が実施され、前述の側面は、このマザー積層体を分割して得られた面によって与えられる、そのような実施態様である。
【００２５】
上述の実施態様において、積層体を作製する工程は、分割線に沿って延びる溝をマザー積層体に形成し、それによって、内部導体膜を側面に露出させる工程を備え、内部導体膜を側面に露出させる工程の後、外部電極を形成する工程が実施され、次いで、マザー積層体を分割する工程が実施されることが好ましい。また、上述の溝に代えて、分割線に沿って位置する貫通孔を形成してもよい。
【００２６】
この発明に係る積層電子部品の製造方法において、絶縁層はセラミックからなることが好ましい。この場合、積層体を作製する工程は、セラミックを焼結させるための焼成工程を備える。また、積層体を作製する工程は、セラミックの焼結温度では焼結しない無機材料を含む収縮抑制層を絶縁層とともに積層する工程を備え、焼成工程は、収縮抑制層が焼結しない条件下で実施されることが好ましい。
【００２７】
この発明は、積層された複数の絶縁層と絶縁層間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜とを備える、積層体と、積層体の、絶縁層の延びる方向に延びる主面上に形成された第１の主面電極と、積層体の、側面の一部上において第１の主面電極に連なるように形成された外部電極とを備える、積層電子部品にも向けられる。
【００２８】
この発明に係る積層電子部品において、複数の内部導体膜の各々の少なくとも一部は、積層体の側面の一部上に露出し、外部電極は、複数の内部導体膜の各々の側面上への露出部分に接しかつ露出部分を連結するように延びるめっき膜をもって構成されることを特徴としている。
【００２９】
この発明に係る積層電子部品において、積層体の側面には、積層方向に延びる凹部が形成され、複数の内部導体膜の各々の少なくとも一部は、凹部を規定する凹面の一部上に露出し、外部電極は、凹部を規定する凹面の一部上に形成されてもよい。
【００３０】
この発明に係る積層電子部品は、前述した第１の主面電極とは別の第２の主面電極をさらに備えていてもよい。この第２の主面電極は、外部電極とは電気的に直接接続されない状態で、積層体の少なくとも一方の主面上に形成される。
【００３１】
また、外部電極を構成するめっき膜に接する少なくとも１つの内部導体膜は、積層電子部品において電気的要素として機能するのではなく、外部電極以外の導体には接続されないものであってもよい。
【００３２】
外部電極は、内部導体膜上に位置する部分において凸部を形成し、絶縁層上に位置する部分において凹部を形成していることが好ましい。
【００３３】
また、外部電極を構成するめっき膜に接する内部導体膜の端縁は、積層体の側面から突出していてもよい。
【００３４】
この発明は、積層電子部品の特性測定方法にも向けられる。
【００３５】
この発明に係る積層電子部品の特性測定方法では、所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、積層された複数の絶縁層と、分割線によって区画される各領域に個々の積層電子部品を構成するように絶縁層間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜とを備え、少なくとも一方の主面上であって外部電極が形成されるべき領域の近傍に、電子供給用導電ランドが形成された、マザー積層体がまず準備される。
【００３６】
次に、上記分割線に沿う位置において、外部電極に接続されるべき複数の内部導体膜を側面上に露出させるように、マザー積層体に溝または貫通孔が設けられる。
【００３７】
次に、マザー積層体を分割しない状態で、複数の内部導体膜の各々の側面上への露出部分および電子供給用導電ランドを核として無電解めっきを実施し、それによって、外部電極を形成するため、複数の内部導体膜の各々の露出部分および電子供給用導電ランド上にめっき膜をそれぞれ析出させ、次いで、各めっき膜が互いに連なる状態となるようにめっき膜を成長させる工程が実施される。
【００３８】
そして、マザー積層体を分割しない状態で、外部電極を測定端子として個々の積層電子部品の特性が測定される。
【発明の効果】
【００３９】
この発明に係る積層電子部品の製造方法によれば、内部導体膜の露出部分だけでなく、主面上に位置する電子供給用導電ランドをも核として無電解めっきが実施されるので、電子供給用導電ランドに電荷を容易に集中させることができ、したがって、この電荷を利用して内部導体膜の露出部分上にめっき膜を能率的に析出させかつ成長させることができる。
【００４０】
したがって、この発明によれば、特許文献１および２に記載される技術の場合のように、外部電極を形成するため、貫通孔を設け、そこに導電材としての導電性ペーストを充填するといった煩雑な工程が不要となる。また、めっき液がトラップされ得る部分が減少するため、めっき液のトラップに起因する実装工程での半田の飛散、ひいては電気的ショート不良を生じさせにくくすることができる。
【００４１】
また、この発明によれば、外部電極となるめっき膜の形状は、内部導体膜の露出部分の分布形状に依存するので、たとえば幅の狭い外部電極であっても、あるいは、広い面積の外部電極であっても、任意の形状の外部電極を容易に形成することができる。
【００４２】
この発明に係る積層電子部品の製造方法において、電子供給用導電ランドの面積が、１つの内部導体膜の露出面積より大きくされると、めっき膜をより容易に析出させることができる。
【００４３】
この発明に係る積層電子部品の製造方法によれば、電子部品供給用導電ランドとは別の第２の導電ランドが、外部電極とは電気的に直接接続されない状態で、積層体の少なくとも一方の主面上に形成されていても、電子供給用導電ランドの存在により、外部電極となるめっき膜を確実に形成することができる。
【００４４】
外部電極が形成されるべき領域に露出する少なくとも１つの内部導体膜が、外部電極を形成する工程において、めっき膜を析出させることのみを目的として形成されると、積層電子部品において必要とする電気的要素の設計に関わらず、連続した帯状をもって、外部電極となるめっき膜を形成することができる。
【００４５】
積層体を作製する工程において、複数の積層体を得るように、複数の積層体が集合した状態にあるマザー積層体を所定の分割線に沿って分割する工程を実施し、このようにマザー積層体を分割して得られた面によって外部電極を形成すべき領域を有する側面を与えるようにすれば、分割によって、一挙に複数の積層電子部品を得ることができる。
【００４６】
上述の実施態様において、分割線に沿って延びる溝をマザー積層体に形成したり、分割線に沿って位置する貫通孔をマザー積層体に形成したりすることによって、内部導体膜を側面に露出させ、マザー積層体を分割する前に外部電極を形成する工程を実施すれば、外部電極の形成を能率的に行なうことができる。また、この場合において、内部導体膜の露出部分は、溝または貫通孔の内部に位置しているが、この発明によれば、前述したように、主面上であって外部電極が形成されるべき領域の近傍に電子供給用導電ランドが形成されているので、この電子供給用導電ランドに電荷を容易に集中させることができ、したがって、内部導体膜の露出部分上にめっき膜を能率的に析出させかつ成長させることができる。
【００４７】
この発明に係る積層電子部品の製造方法において、絶縁層がセラミックからなり、積層体を作製する工程が、セラミックを焼結させるための焼成工程を備えている場合、積層体を作製するにあたって、セラミックの焼結温度では焼結しない無機材料を含む収縮抑制層を絶縁層とともに積層しておき、収縮抑制層が焼結しない条件下で焼成工程を実施するようにすれば、焼結後の積層体において不所望な変形や歪みが生じることを防止でき、積層体の寸法精度を高めることができる。そのため、積層電子部品の製造の歩留りを向上させることができる。また、特許文献１および２に記載のように、外部電極の形成のために導電性ペーストが充填されたビアホール導体を用いないので、ビアホール導体の周辺部に大きな応力が発生し、これが原因となって、クラックが発生したり、ビアホール導体とセラミック部分との間に剥がれが生じたりするという問題を回避することができる。
【００４８】
この発明に係る積層電子部品によれば、上述したこの発明に係る製造方法を適用して、これを製造することができるので、上述した製造方法に係る発明において奏された効果を奏することができる。
【００４９】
この発明に係る積層電子部品において、外部電極が、積層体の側面に形成された凹部内に位置していると、外部電極を損傷させたり、剥がしたりしようとする外力を受けにくくすることができるとともに、隣り合う外部電極間での不所望な電気的短絡を生じさせにくくすることができる。
【００５０】
この発明に係る積層電子部品において、外部電極が、内部導体膜上に位置する部分において凸部を形成し、絶縁層上に位置する部分において凹部を形成していると、外部電極の外表面に凹凸が形成されることになる。したがって、この外部電極に半田が付与されたとき、外部電極と半田との接触面積が大きくなりかつアンカー効果が作用するため、外部電極と半田との接合力を向上させることができる。
【００５１】
この発明に係る積層電子部品において、外部電極を構成するめっき膜に接する内部導体膜の端縁が、積層体の側面から突出しているとき、内部導体膜と外部電極との接触面積を大きくすることができ、また、内部導体膜の端縁によるアンカー効果を働かせることができるので、外部電極の、積層体に対する接合強度を高めることができる。また、内部導体膜の突出する端縁は、外部電極の外表面での凹凸を生じさせやすくしたり、より大きく生じさせたりするので、上述した実施態様の場合と同様、半田と外部電極との接合強度を高めることができる。
【００５２】
この発明に係る積層電子部品の特製測定方法によれば、溝または貫通孔を設けることにより、マザー積層体を分割しない状態でありながら、複数の積層電子部品を電気的に互いに独立した状態とし、その状態で、個々の積層電子部品の特性を測定することができる。したがって、機械的に独立した複数の積層電子部品を取り扱う必要がなく、能率的に多数の積層電子部品の特性を測定することができる。
【発明を実施するための最良の形態】
【００５３】
図１ないし図５は、この発明の第１の実施形態を説明するための図である。ここで、図１は、積層電子部品１の外観を示す斜視図である。積層電子部品１は、図示しない配線基板上に実装されるが、図１では、このような配線基板側に向けられる面を上方に向けた状態で、積層電子部品１が図示されている。図２ないし図５は、積層電子部品１を製造するために実施される工程を説明するためのものである。
【００５４】
積層電子部品１は、積層体２を備えている。積層体２は、後の説明から明らかになるように、積層された複数の絶縁層と絶縁層間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜とを備えている。積層体２は、絶縁層の延びる方向に延びかつ相対向する主面３および４と主面３および４間を連結するように延びる４つの側面５〜８とを有している。側面５〜８には、段差９が形成されているが、このような段差９が形成される理由については、後の説明から明らかになる。
【００５５】
積層体２の一方の主面３上には、いくつかの第１の主面電極１０が形成されている。なお、図１では図示されないが、さらに他の主面電極が、主面３および４の少なくとも一方上に形成されていてもよい。この実施形態では、さらに他の主面電極として、図５に第２の主面電極２５が図示されている。
【００５６】
積層体２の側面５〜８上には、いくつかの外部電極１１が形成されている。これら外部電極１１は、それぞれ、上述した第１の主面電極１０に連なる状態となっている。外部電極１１および第１の主面電極１０の表面層は、後述する説明から明らかになるように、無電解めっきによるめっき膜をもって構成される。
【００５７】
上述したような積層電子部品１を製造するため、この実施形態では、複数の積層体２を一挙に得ることができるように、複数の積層体２が集合した状態にあるマザー積層体を製造し、これを所定の分割線に沿って分割する方法が採用される。以下に説明する図２ないし図５では、マザー積層体の全体に対応する構成ではなく、典型的な構造を有する部分のみが図示されている。
【００５８】
まず、マザー積層体を得るため、図２に示すように、複数のセラミックグリーンシート１４が用意される。セラミックグリーンシート１４は、積層体２に備える絶縁層となるべきものであり、セラミック粉末、バインダ、可塑剤、分散剤および溶剤を混合して得られたスラリーを、ドクターブレード、ダイコータまたはリバースロールコータ等を用いて、樹脂フィルム上でシート状に成形することによって得られる。上記樹脂フィルムとしては、たとえば、ポリエチレンテレフタレートからなる厚み５０〜１００μｍのフィルムが用いられる。また、セラミックグリーンシート１４の厚みは、１０〜２００μｍ程度とされる。
【００５９】
次に、特定のセラミックグリーンシート１４には、貫通孔が設けられ、そこに導電性ペーストが充填されることによって、ビアホール導体１５が形成される。ビアホール導体１５のための貫通孔の直径は、たとえば５０〜２００μｍ程度とされる。
【００６０】
次に、特定のセラミックグリーンシート１４上には、内部導体膜１６が導電性ペーストをスクリーン印刷することによって形成される。内部導体膜１６は、配線、コンデンサ、インダクタおよび／またはグラウンドパターン等を構成するためのものである。
【００６１】
また、内部導体膜１６の形成と同様の方法によって、最も上に位置するセラミックグリーンシート１４の上方主面上には、図１に示した第１の主面電極１０となるべき電子供給用導電ランド１７が形成される。他方、最も下のセラミックグリーンシート１４の下方主面上には、第１の主面電極１０とは別の第２の主面電極２５となるべき第２の導電ランド１８が形成される。
【００６２】
上述したビアホール導体１５、内部導体膜１６、電子供給用導電ランド１７および第２の導電ランド１８を形成するための導電性ペーストに含まれる導電成分としては、たとえば、Ａｕ、Ａｇ、Ａｇ−Ｐｄ、Ｃｕ等が用いられる。
【００６３】
なお、上述したビアホール導体１５の形成、内部導体膜１６の形成、電子供給用導電ランド１７の形成および第２の導電ランド１８の形成をそれぞれ行なう工程の順序は、任意に変更することができる。
【００６４】
次に、複数のセラミックグリーンシート１４が積層され、次いで積層方向にプレスされることによって、図３に示すようなマザー積層体１９が得られる。上述したプレス工程では、たとえば、常温ないし１５０℃程度の温度および１００〜１５００ｋｇ／ｃｍ2 （９．８〜１４７ＭＰａ）程度の圧力が付与される。
【００６５】
図３を参照して、マザー積層体１９は、この段階では、焼成前の生の状態にあるが、後述する焼成工程を経て、所定の分割線２０に沿って分割することによって、複数の積層体２を取り出すことができるように構成されている。前述した電子供給用導電ランド１７は、分割線２０に沿う位置に設けられている。
【００６６】
次に、図４に示すように、マザー積層体１９に溝２１が形成される。溝２１は、図３に示した分割線２０の位置に設けられるものである。溝２１は、たとえば、押切り刃または回転刃によって形成される。
【００６７】
次に、図４に示したマザー積層体１９が焼成される。これによって、マザー積層体１９が焼結した状態となる。すなわち、セラミックグリーンシート１４が焼結後の絶縁層２４となり、ビアホール導体１５、内部導体膜１６、電子供給用導電ランド１７および第２の導電ランド１８をそれぞれ形成するための導電性ペーストが焼結する。図５には、焼結後のマザー積層体１９が図示されている。
【００６８】
なお、溝２１の形成は、マザー積層体１９を焼成する工程の後に実施されてもよい。
【００６９】
前述したように、マザー積層体１９に溝２１が形成されたとき、溝２１を規定する側面は、図１に示した側面５〜８に対応しており、その一部が外部電極１１が形成されるべき領域となっている。溝２１を規定する側面には、複数の内部導体膜１６の各々の少なくとも一部が、上述した外部電極１１が形成されるべき領域に露出している。また、電子供給用導電ランド１７は、上述の外部電極１１が形成されるべき領域の近傍に位置している。
【００７０】
次に、外部電極１１を形成するための工程が実施される。すなわち、少なくとも、複数の内部導体膜１６の各々についての、溝２１の側面上への露出部分および電子供給用導電ランド１７を核として無電解めっきが実施される。これによって、複数の内部導体膜１６の各々の露出部分および電子供給用導電ランド１７上にめっき膜２２がそれぞれ析出される。この無電解めっきを続行することにより、各めっき膜２２は成長し、互いに連なる状態となる。
【００７１】
図１に示した外部電極１１は、上述しためっき膜２２によって与えられる。また、このめっき膜２２は、電子供給用導電ランド１７上にも形成され、これらによって、図１に示した第１の主面電極１０が与えられる。
【００７２】
また、上述した無電解めっき工程において、第２の導電ランド１８上にも、めっき膜２３が形成され、これによって、第２の主面電極２５が与えられる。
【００７３】
これらめっき膜２２および２３を構成する金属としては、たとえば、Ｎｉ、Ｓｎ、Ａｇ、Ｐｔ、Ａｕ、ＣｕもしくはＰｄまたはこれらを含む合金が用いられる。
【００７４】
上述した無電解めっき工程において、電子供給用導電ランド１７は、比較的大きい面積を有しているので、より具体的に言えば、１つの内部導体膜１６の露出面積よりも大きい面積を有しているので、電子供給用導電ランド１７に電荷を集中させることが容易である。したがって、この電荷を利用して、その近傍にある内部導体膜１６の露出部分上にめっき膜２２を能率的に析出させかつ成長させることができる。
【００７５】
また、電子供給用導電ランド１７の上述した機能をより効果的に発揮させるには、電子供給用導電ランド１７の面積は、他の導電ランド、たとえば第２の導電ランド１８の面積より大きいことが好ましい。
【００７６】
以上の工程を終えたとき、マザー積層体１９に含まれる複数の積層電子部品１は、互いに他のものに対して電気的に独立しているので、外部電極１１ないしは第１の主面電極１０を測定端子として個々の積層電子部品１の特性を測定することができる。
【００７７】
次に、図１に示すように、機械的に独立した複数の積層電子部品１を得るため、マザー積層体１９は、溝２１に沿って完全に分断される。この分断は、マザー積層体１９を溝２１に沿って割ることによって容易に行なうことができる。
【００７８】
このようにして、図１に示した積層電子部品１が得られる。段差９は溝２１の形成の結果もたらされたものである。
【００７９】
積層電子部品１に備える積層体２の主面４上には、図６に示すように、必要に応じて、チップ部品２６が搭載される。チップ部品２６は、たとえば、前述した第２の主面電極２５に対して、半田２７によって接続されることにより、実装された状態となる。
【００８０】
また、積層電子部品１は、必要に応じて、ケーシングされる。図６には、積層体２の主面４上に搭載されたチップ部品２６を覆うように、ケース２８が積層体２に取り付けられた状態が示されている。ケース２８は、通常、金属から構成される。
【００８１】
図７は、外部電極となるべきめっき膜を形成するために実施される無電解めっき工程において生じ得る現象を説明するための図である。図７において、積層された複数の絶縁層３１と絶縁層３１間の特定の複数の界面に沿ってそれぞれ形成された内部導体膜３２とを備える、積層体３３が図示されている。
【００８２】
積層体３３は、絶縁層３１の延びる方向に延びる主面３４と外部電極３５が形成されるべき領域をその一部に与える側面３６とを有している。複数の内部導体膜３２の各々の少なくとも一部は、側面３６における、外部電極３５が形成されるべき領域に露出している。また、主面３４上であって外部電極３５が形成されるべき領域の近傍には、電子供給用導電ランド３７が形成されている。
【００８３】
以上のような構成を有する積層体３３に対して、図７（３）に示すような外部電極３５を形成するため、無電解めっきが実施されたとき、複数の内部導体膜３２の各々の側面３６上への露出部分および電子供給用導電ランド３７が核となって無電解めっきが進行する。
【００８４】
その結果、電子供給用導電ランド３７に電荷を集中させることができ、それに応じて、図７（１）に示すように、電子供給用導電ランド３７上だけでなく、内部導体膜３２の露出部分上にも、めっき膜３８が能率的に析出し始める。
【００８５】
このような無電解めっきを続けると、図７（２）に示すように、めっき膜３８が成長し、さらには、図７（３）に示すように、各めっき膜３８が互いに連なる状態となるまで成長する。このようにして、積層方向に帯状に延びるめっき膜３８をもって、外部電極３８が与えられる。
【００８６】
上述したようなめっき膜３８の成長過程からわかるように、外部電極３５は、内部導体膜３２上に位置する部分において凸部３９を形成し、絶縁層３１上に位置する部分において凹部４０を形成している。その結果、外部電極３５の外表面には凹凸が与えられる。このような外部電極３５の凹凸は、外部電極３５に対して付与される半田（図示せず。）と外部電極３５との接合強度を高めるように作用する。
【００８７】
図８は、図７と同様、外部電極となるべきめっき膜を形成するために実施される無電解めっき工程において生じ得る現象を説明するための図である。図８において、図７に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８８】
図８には、外部電極３５を構成するめっき膜３８に接する内部導体膜３２の端縁が、積層体３３の側面３６から突出している状態が示されている。このような状態は、前述した焼成工程において、絶縁層３１の収縮度合いが内部導体膜３２の収縮度合いより大きいときに生じる。
【００８９】
このような状況の下で、図７を参照して説明したようなめっき膜３８の析出および成長が生じると、凸部３９が生じやすくなり、また、凸部３９での突出度合いがより大きくなる。そのため、外部電極３５と半田との接合強度をより高めることができる。また、内部導体膜３２の端縁は、外部電極３５に対してアンカー効果を発揮する。その結果、外部電極３５の積層体３３に対する接合強度を高めることができる。
【００９０】
図９および図１０は、この発明の第２および第３の実施形態による積層電子部品４３および４４をそれぞれ示す正面図である。図９および図１０において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９１】
図９に示した積層電子部品４３は、比較的大きな面積の外部電極１１を備えている。他方、図１０に示した積層電子部品４４は、幅方向寸法が比較的小さくかつ隣り合うものが比較的近接した状態で形成された外部電極１１を備えている。
【００９２】
これら外部電極１１を形成するためには、外部電極１１の形状に合わせて、内部導体膜３２の露出部分を分布させればよいだけであるので、問題なく、図９に示すような外部電極１１および図１０に示すような外部電極１１を形成することができる。
【００９３】
これに対して、特許文献１および２に記載したような方法を適用すると、図９に示した外部電極１１の場合には、導電性ペーストの脱落の問題が生じやすく、図１０に示した外部電極１１の場合には、貫通孔の形成および導電性ペーストの充填が困難になるという問題に遭遇する。
【００９４】
図１１および図１２は、この発明の第４の実施形態を説明するためのものである。ここで、図１１は、第１の実施形態における図２に対応し、図１２は、第１の実施形態における図４に対応している。したがって、図１１および図１２において、図２または図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９５】
第４の実施形態では、絶縁層２４を構成するセラミックの焼結温度では焼結しない無機材料を含む収縮抑制層４７および４８が、絶縁層２４となるべきセラミックグリーンシート１４とともに積層されることを特徴としている。収縮抑制層４７および４８は、グリーンシートの状態で用意され、セラミックグリーンシート１４と同様に積層されることによって形成されても、無機材料を含むスラリーを特定のセラミックグリーンシート１４上に塗布することによって形成されてもよい。
【００９６】
収縮抑制層４７および４８がグリーンシートの状態で用意される場合、最も下のセラミックグリーンシート１４の下方主面上に形成されるべき第２の導電ランド１８については、図１１に示すように、下側の収縮抑制層４８上に形成されてもよい。この第２の導電ランド１８は、後の工程において、最も下のセラミックグリーンシート１４側に転写される。このように、第２の導電ランド１８を収縮抑制層４８上に形成したのは、最も下のセラミックグリーンシート１４について、その両主面上に、内部導体膜１６および第２の導電ランド１８を互いに位置合わせした状態でそれぞれ形成する煩雑さを避けるためである。
【００９７】
図１２を参照して、収縮抑制層４７および４８によって挟まれた状態にあるマザー積層体１９には、溝２１が形成される。このとき、上の収縮抑制層４７を貫通するように溝２１が形成される。
【００９８】
次に、図１２に示した構造物が焼成される。この焼成工程は、収縮抑制層４７および４８が焼結しない条件下で実施される。そのため、収縮抑制層４７および４８は、セラミックグリーンシート１４ないしは絶縁層２４の主面方向での収縮を抑制するように作用する。焼成後において、収縮抑制層４７および４８は、たとえばブラシ等を用いて除去される。
【００９９】
上述のように収縮抑制層４７および４８が除去されたとき、第１の実施形態において説明した図４に示したような焼結後のマザー積層体１９が得られる。したがって、以後、第１の実施形態の場合と同様の工程が実施されることによって、積層電子部品１が得られる。
【０１００】
なお、第４の実施形態では、収縮抑制層４７および４８が、マザー積層体１９の最外層を構成するように積層されたが、セラミックグリーンシート１４間すなわち絶縁層２４間に配置されてもよい。この場合には、収縮抑制層が比較的薄く形成され、焼成工程において、絶縁層２４に含まれる材料の一部が浸透することによって、収縮抑制層が固着され、製品としての積層電子部品に残される。
【０１０１】
図１３ないし図１５は、この発明の第５の実施形態を説明するための図である。ここで、図１３は、積層電子部品５１の外観を示す斜視図である。図１４ないし図１６は、図１３に示した積層電子部品５１を製造するために作製されるマザー積層体５２を示している。
【０１０２】
積層電子部品５１は、図１３に示すように、積層体５３を備えている。積層体５３は、図１６に示されるように、積層された複数の絶縁層５４と絶縁層５４間の複数の界面に沿ってそれぞれ形成された内部導体膜５５とを備えている。また、特定の絶縁層５４を貫通するように、いくつかのビアホール導体５６が設けられている。
【０１０３】
積層体５３の、絶縁層５４の延びる方向に延びる相対向する主面５７および５８上には、第１の主面電極５９および６０がそれぞれ形成されている。なお、下方の主面５８上の第１の主面電極６０については、図１３には図示されないが、図１６において図示されている。
【０１０４】
積層体５３の側面６１〜６４には、積層方向に延びる凹部６５が形成される。また、積層体５３の、側面６１〜６４の一部上において第１の主面電極５９および６０に連なるように、外部電極６６が形成される。この実施形態では、外部電極６６は、凹部６５を規定する凹面の一部上に形成されている。また、凹部６５は、図示では、断面四角形とされたが、たとえば断面半円形であってよい。
【０１０５】
図１３では図示されないが、図１６に示すように、積層体５３の下方の主面５８上には、第２の主面電極６７が形成されている。
【０１０６】
このような積層電子部品５１を製造するため、まず、図１４に示すような生の状態のマザー積層体５２が作製される。マザー積層体５２は、図３に示したマザー積層体１９の場合と同様、複数のセラミックグリーンシートを積層した構造を有していて、その内部には、内部導体膜５５およびビアホール導体５６が形成されている。また、マザー積層体５２の下方主面上には、第１の主面電極６０とは別の第２の主面電極６７となるべき第２の導電ランド７４が形成されている。
【０１０７】
マザー積層体５２は、分割線６８に沿って分割されることによって、複数の積層体５３を取り出すことができるように構成されている。マザー積層体５２の両主面上であって、分割線６８に沿う位置には、電子供給用導電ランド６９および７０がそれぞれ形成される。なお、電子供給用導電ランド７０については、図１４では図示されないが、図１６に図示されている。
【０１０８】
次に、図１５に示すように、マザー積層体５２の分割線６８に沿う位置に、貫通孔７１が形成される。貫通孔７１の形成によって、上述した電子供給用導電ランド６９および７０の各々は２つの部分に分断される。また、貫通孔７１の側面には、図１６を参照すればわかるように、複数の内部導体膜５５が露出する状態となる。貫通孔７１は、図示では、断面四角形とされたが、たとえば断面円形とされてもよい。
【０１０９】
図１５に示したマザー積層体５２は、次いで、焼成される。この焼成の結果、図１６に示すように、セラミックグリーンシートは焼結後の絶縁層５４となり、また、内部導体膜５５、ビアホール導体５６、電子供給用導電ランド６９および７０ならびに第２の導電ランド７４を形成する導電性ペーストが焼結する。
【０１１０】
次に、無電解めっき工程が実施され、それによって、図１６に示すように、めっき膜７２が形成される。めっき膜７２は、電子供給用導電ランド６９および７０上だけでなく、貫通孔７１を規定する側面上であって複数の内部導体膜５５の各々の露出部分上にも析出する。そして、このようなめっき膜７１がさらに成長して、内部導体膜５５の各々の露出部分上に析出したものが互いに連なる状態となって、外部電極６６が形成される。
【０１１１】
また、上述した無電解めっき工程において、第２の導電ランド７４上にも、めっき膜７３が形成され、これによって、第２の主面電極６７が与えられる。
【０１１２】
上述のようにしてめっき膜７２および７３が形成された段階において、マザー積層体５２に含まれる複数の積層電子部品５１は、互いに他のものに対して電気的に独立しているので、外部電極６６を測定端子として、個々の積層電子部品５１の特性を測定することができる。
【０１１３】
次に、マザー積層体５２が、分割線６８に沿って分割され、それによって、複数の積層電子部品５１が取り出される。この分割には、たとえばダイシングが適用される。積層体５３に形成される凹部６５は、貫通孔７１の分割によって与えられたものである。
【０１１４】
なお、第１の実施形態における溝２１と同様の機能を果たす溝を、たとえば焼成前の段階でマザー積層体５２に形成しておき、溝に沿う分割によって、個々の積層電子部品５１を取り出すようにしてもよい。
【０１１５】
上述した第５の実施形態において、図１６に示されているように、外部電極６６が形成されるべき領域に露出する少なくとも１つの内部導体膜、たとえば内部導体膜５５（ａ）および５５（ｂ）は、この積層電子部品５１において電気的要素として機能するのではなく、外部電極６６を形成する工程において、めっき膜７２を析出させることのみを目的として形成されている。そのため、これら内部導体膜５５（ａ）および５５（ｂ）は、外部電極６６以外の導体には接続されていない。このような内部導体膜５５（ａ）および５５（ｂ）の存在は、積層電子部品５１において必要とする電気的要素の設計に関わらず、連続した帯状をもって、外部電極６６となるめっき膜７２を形成することを可能にする。
【０１１６】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
【０１１７】
たとえば、図５に示したマザー積層体１９では、下方に向く主面上に第２の主面電極２５が形成されたが、このような電極が形成されず、ビアホール導体１５の端面自身によって外部との接続のための電極を構成するようにしてもよい。
【０１１８】
また、前述した実施形態では、マザー積層体の段階で無電解めっきを実施して外部電極を形成するようにしたが、マザー積層体をまず分割して、個々の積層体を得た後、無電解めっきを実施して、外部電極を形成するようにしてもよい。
【図面の簡単な説明】
【０１１９】
【図１】この発明の第１の実施形態による積層電子部品１の外観を示す斜視図である。
【図２】図１に示した積層電子部品１を得るために準備される複数のセラミックグリーンシート１４を示す断面図である。
【図３】図２に示したセラミックグリーンシート１４を積層して得られたマザー積層体１９を示す斜視図である。
【図４】図３に示したマザー積層体１９に溝２１を形成した状態を示す断面図である。
【図５】図４に示したマザー積層体１９に対して、焼成工程および無電解めっき工程を実施した後の状態を示す断面図である。
【図６】図１に示した積層電子部品１にチップ部品２６を搭載しかつケース２８を装着した状態を一部断面で示す正面図である。
【図７】外部電極となるべきめっき膜を形成するために実施される無電解めっき工程において生じ得る現象を説明するための図である。
【図８】外部電極となるべきめっき膜を形成するために実施される無電解めっき工程において生じ得る他の現象を説明するための図である。
【図９】この発明の第２の実施形態による積層電子部品４３を示す正面図である。
【図１０】この発明の第３の実施形態による積層電子部品４４を示す正面図である。
【図１１】この発明の第４の実施形態を説明するための図２に対応する図である。
【図１２】この発明の第４の実施形態を説明するための図４に対応する図である。
【図１３】この発明の第５の実施形態による積層電子部品５１の外観を示す斜視図である。
【図１４】図１３に示した積層電子部品５１を得るために準備されるマザー積層体５２を示す斜視図である。
【図１５】図１４に示したマザー積層体５２に貫通孔７１を形成した状態を示す斜視図である。
【図１６】図１５に示したマザー積層体５２に対して焼成工程および無電解めっき工程を実施した後の状態を示す断面図である。
【符号の説明】
【０１２０】
１，４３，４４，５１  積層電子部品
２，３３，５３  積層体
３，４，３４，５７，５８  主面
５〜８，３６，６１〜６４  側面
１０，２５，５９，６０，６７  主面電極
１１，３５，６６  外部電極
１４  セラミックグリーンシート
１６，３２，５５  内部導体膜
１７，３７，６９，７０  電子供給用導電ランド
１８，７４  第２の導電ランド
１９，５２  マザー積層体
２０，６８  分割線
２１  溝
２２，２３，３８，７２，７３  めっき膜
２４，３１，５４  絶縁層
３９  凸部
４０  凹部
４７，４８  収縮抑制層
６５  積層方向に延びる凹部
７１  貫通孔
【図１】
2006147901.tif 000003
【図２】
2006147901.tif 000004
【図３】
2006147901.tif 000005
【図４】
2006147901.tif 000006
【図５】
2006147901.tif 000007
【図６】
2006147901.tif 000008
【図７】
2006147901.tif 000009
【図８】
2006147901.tif 000010
【図９】
2006147901.tif 000011
【図１０】
2006147901.tif 000012
【図１１】
2006147901.tif 000013
【図１２】
2006147901.tif 000014
【図１３】
2006147901.tif 000015
【図１４】
2006147901.tif 000016
【図１５】
2006147901.tif 000017
【図１６】
2006147901.tif 000018