(57)【要約】【課題】  温度サイクル環境下での信頼性の高い半導体装置を提供することにある。【解決手段】  バンプ４を有する半導体チップ２と、半導体チップ２と対向し、バンプ４と電気的に接続する配線パターンが形成された基板６と、半導体チップ２と基板６との間に充填されると共に半導体チップ２の側面にフィレット部１２を有するように形成された封止樹脂１０と、を含み、フィレット部１２の端部は、半導体チップ２の側面から基板６に対して平行な方向の５００μｍ以内に形成されている。【選択図】        図１
2006147930.tif 000002
【特許請求の範囲】
【請求項１】
バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
前記半導体チップと前記基板との間に充填されると共に前記半導体チップの側面にフィレット部を有するように形成された封止樹脂と、
を含み、
前記フィレット部の端部は、前記半導体チップの側面から前記基板に対して平行な方向の５００μｍ以内に形成されている半導体装置。
【請求項２】
バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
前記半導体チップと前記基板との間に充填されると共に前記半導体チップの側面にフィレット部を有するように形成された封止樹脂と、
を含み、
前記封止樹脂の線膨張係数は、前記配線パターンの線膨張係数より大きくかつ６０ｐｐｍ／℃以下である半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記フィレット部の端部は、前記半導体チップの側面から前記基板に対して平行な方向の５００μm以内に形成されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、半導体チップを配線基板上にフリップチップ接続（Ｆ／Ｃ接続）してなる半導体装置において、実装時或いは実装後に半導体チップやバンプ電極等にクラック等の破損が生じないようにする技術が開発されている。例えば、特許文献１は、半導体チップと配線基板との間を樹脂（封止樹脂）で充填している。
【特許文献１】特表２００２−５３８６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体装置の小型化及び高集積化に伴い、ＣＯＦ製品ではポリイミド上の銅箔パターンの簿細化が進んでいる。そのため、半導体装置を使用する環境温度の上昇・下降の繰り返し（温度サイクル）での信頼性が要求されている。
【０００４】
本発明の目的は、上記課題に鑑みなされたものであり、温度サイクル環境下での信頼性の高い半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
（１）本発明に係る半導体装置は、バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
前記半導体チップと前記基板との間に充填されると共に前記半導体チップの側面にフィレット部を有するように形成された封止樹脂と、
を含み、
前記フィレット部の端部は、前記半導体チップの側面から前記基板に対して平行な方向の５００μｍ以内に形成されている。本発明によれば、封止樹脂のフィレット部の端部を半導体チップの側面から基板に対して平行な方向の５００μｍ以内に形成することで封止樹脂の塗布量が減少し、温度サイクルによるバンプと配線パターンとの接合部エッジへ発生する応力がかかりにくくなる。こうして、温度サイクル環境下での信頼性の向上した半導体装置を得ることができる。
（２）本発明に係る半導体装置は、バンプを有する半導体チップと、
前記半導体チップと対向し、前記バンプと電気的に接続する配線パターンが形成された基板と、
前記半導体チップと前記基板との間に充填されると共に前記半導体チップの側面にフィレット部を有するように形成された封止樹脂と、
を含み、
前記封止樹脂の線膨張係数は、前記配線パターンの線膨張係数より大きくかつ６０ｐｐｍ／℃以下である。本発明によれば、封止樹脂の線膨張係数を配線パターンの線膨張係数より大きくかつ６０ｐｐｍ／℃以下にすることで封止樹脂と配線パターンとの膨張収縮量の差が小さくなって、温度サイクルによるバンプと配線パターンとの接合部エッジへ発生する応力がかかりにくくなる。こうして、温度サイクル環境下での信頼性の向上した半導体装置を得ることができる。
（３）この半導体装置において、
前記フィレット部の端部は、前記半導体チップの側面から前記基板に対して平行な方向の５００μm以内に形成されていてもよい。
【発明を実施するための最良の形態】
【０００６】
以下に、本発明の実施の形態について図面を参照して説明する。
【０００７】
図１は、本発明の実施の形態に係る半導体装置の断面図である。本実施の形態に係る半導体装置は、半導体チップ２を有する。半導体チップ２の平面形状は矩形であることが一般的であるが、これに限定されるものではない。半導体チップ２には、集積回路が形成されてもよい。半導体チップ２の一方の面（能動面）には、バンプ４が形成されている。バンプ４は、例えばアルミニウム又は銅等で、半導体チップ２に薄く平らに形成されてもよい。バンプ４は、無電解メッキで形成してもよいし、ワイヤボンディングによって形成するボールバンプであってもよい。バンプ４は、半導体チップ２の能動面の少なくとも１辺（多くの場合、平行な２辺又は４辺）に沿って並んでいてもよい。バンプ４は、半導体チップ２の能動面の中央部を避け、端部に形成してもよい。
【０００８】
本実施の形態に係る半導体装置は、基板６を有する。基板６は、半導体チップ２と対向する。基板６は、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。基板６として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは基板６としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板として、ＦＰＣ（Flexible Printed Circuit）や、ＴＡＢ（Tape Automated Bonding）技術で使用されるテープを使用してもよい。基板６は、光透過性を有していてもよい。基板６は、長尺状のものであってもよい。基板６には、複数のリード８により配線パターンが形成されている。複数のリード８は、基板６の半導体チップ２が搭載される面に形成されていてもよい。複数のリード８は、他の部品（例えばバンプ４を介して半導体チップ２）に電気的に接続されている。複数のリード８は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）の内のいずれか１つ又は複数を積層することで形成してもよい。複数のリード８は、接着材料を介して基板６に貼り付けられて、３層基板を構成してもよい。この場合、フォトリソグラフィを適用した後にエッチングして複数のリード８を形成する。あるいは、複数のリード８を、接着剤なしで基板６に形成して２層基板を構成してもよい。例えば、スパッタリング等によって複数のリード８を形成してもよいし、無電解メッキで複数のリード８を形成するアディティブ法を適用してもよい。
【０００９】
本実施の形態に係る半導体装置は、封止樹脂１０を有する。封止樹脂１０は、半導体チップ２と基板６との間に充填され形成されている。封止樹脂１０は、リード８及び半導体チップ２並びにソルダーレジスト１４を封止している。封止樹脂１０は、半導体チップ２のバンプ４が形成された面（すなわち基板６に対向する面）とは反対の面（図面では下側）の全てを露出させてもよい。封止樹脂１０は、半導体チップ２の側面（すなわち半導体チップ２の基板６に対向する面と隣り合う面）の全てを封止してもよい。封止樹脂１０は、ソルダーレジスト１４の一部のみを封止してもよい。図示していないが、封止樹脂１０は、半導体チップ２のバンプ４とは反対の面の全てを封止してもよい。封止樹脂１０は、半導体チップ２のバンプ４が形成された面とは反対の面の一部のみを封止してもよい。封止樹脂１０は、半導体チップ２の側面の全てを露出させてもよい。封止樹脂１０は、半導体チップ２の側面の一部のみを封止してもよい。封止樹脂１０は、ソルダーレジスト１４の全てを露出させてもよい。封止樹脂１０は、ソルダーレジスト１４の端部のみを封止してもよい。
【００１０】
封止樹脂１０は、半導体チップ２の側面にフィレット部１２を有するように形成されている。フィレット部１２とは、封止樹脂１０が半導体チップ２の側面よりも少なくとも外側に張り出した部分をいい、更に半導体チップ２のバンプ４が形成された面よりも下側に垂れ下がるように形成されたものも含む。フィレット部１２は、半導体チップ２の側面の全てを封止してもよい。フィレット部１２は、ソルダーレジスト１４の一部のみを封止してもよい。図示していないが、フィレット部１２は、半導体チップ２の上面の端部に載るように形成されてもよい。フィレット部１２は、半導体チップ２の側面の全てを露出させてもよい。フィレット部１２は、半導体チップ２の側面の一部のみを封止してもよい。フィレット部１２は、ソルダーレジスト１４の全てを露出させてもよい。フィレット部１２は、ソルダーレジスト１４の端部のみを封止してもよい。また、フィレット部１２は半導体チップ２の側面に必ずしも密着するものではない。しかし、半導体チップ２の側面を覆い、これに密着している方が応力緩和の効果がより高いものとなる。フィレット部１２の端部（フィレット部１２と基板６がオーバーラップしている領域の外周）は、半導体チップ２の側面から基板６に対して平行な方向（すなわち基板６の半導体チップ２と対向する面に対して平行な方向）の５００μｍ以内に形成されている。
【００１１】
封止樹脂１０は、フィラー（例えばシリカ）を含有している。封止樹脂１０の熱膨張率は、封止樹脂１０のフィラーの含有量により調整され、フィラー含有量が多いほど、熱膨張率は小さくなり、一方、フィラー含有量が少ないほど、熱膨張率は大きくなる。即ち、熱膨張率が適正値に調整された封止樹脂１０で、半導体チップ２と基板６との間に充填すれば、半導体チップ２及びその周辺に発生する応力が緩和され、リード８におけるクラックの発生を抑制できるという効果が得られる。封止樹脂１０の線膨張係数は、配線パターン（複数のリード８）の線膨張係数より大きくかつ６０ｐｐｍ／℃以下である。
【実施例】
【００１２】
本願の発明者は、本発明の効果を確認するための実験を行った。
【００１３】
実験は、封止樹脂を塗布した半導体装置に対して、環境温度が−６５℃から１５０℃までを繰り返す温度サイクル試験を実施し、リード８におけるクラックの発生状況を調べた。実験では、銅箔の表面粗さ（Ｒａ）が０．１μｍ以下で、銅箔の厚みが３μｍ〜８μｍで、リード８の幅が３μｍ〜１７μｍである基板６、及び、厚さが４００μｍ〜７２５μｍで、バンプ４の高さが１５μｍ〜２３μｍで、バンプ４の位置が半導体チップの側面より５０μｍ以上内側である半導体チップ２を使用した。
【００１４】
基板６への半導体チップ２のボンディングは、ボンディング・ツールの温度を２５０℃〜４００℃とし、ボンディングの荷重を２５ｍｇｆ／μｍ２〜４５ｍｇｆ／μｍ２とし、ボンディングに要する時間を２．０ｓｅｃ〜３．０ｓｅｃとした。封止樹脂１０の塗布は、ステージの温度を７０℃〜８０℃とし、樹脂を硬化させる加熱温度を１５０℃とし、樹脂を硬化させる時間を３０ｍｉｎ以上とした。
【００１５】
一般に充填として利用可能な市販されているエポキシ系樹脂単体では、線膨張係数が基板より大きい。そのため、樹脂の中にフィラーを混入させて線膨張係数を緩和させる。ここではフィラーとして線膨張係数の小さいシリカ粒を混入させた。そして、封止樹脂を塗布した半導体装置を温度サイクル試験に投入して、リード８にクラックが発生するサイクル数を測定した。その結果は次の通りである。なお、半導体チップ２の側面からフィレット部１２の端部までの長さを、フィレット部１２の長さ（Ｌ）とする。
【００１６】
線膨張係数が９０ｐｐｍ／℃（Ｔ＝２５℃）の封止樹脂１０を用い、フィレット部１２の長さ（Ｌ）を８７０μｍとした場合、リード８にクラックが発生したサイクル数は、３００ｃｙｃｌｅであった。
【００１７】
線膨張係数が９０ｐｐｍ／℃（Ｔ＝２５℃）の封止樹脂１０を用い、フィレット部１２の長さ（Ｌ）を５００μｍとした場合、リード８にクラックが発生したサイクル数は、６００ｃｙｃｌｅであった。
【００１８】
線膨張係数が５５ｐｐｍ／℃（Ｔ＝２５℃）の封止樹脂１０を用い、フィレット部１２の長さ（Ｌ）を５００μｍとした場合、リード８にクラックが発生したサイクル数は、１１５３ｃｙｃｌｅであった。
【００１９】
実験結果から、少なくとも、フィレット部１２の長さ（Ｌ）が５００μｍであれば、信頼性試験である温度サイクル試験における信頼性認定レベルの３００ｃｙｃｌｅを超える６００ｃｙｃｌｅ未満までリード８にクラックは発生しなかった。更に、封止樹脂１０の線膨張係数が５５ｐｐｍ／℃（Ｔ＝２５℃）であれば、信頼性試験である温度サイクル試験における信頼性認定レベルの３００ｃｙｃｌｅを超える１１５３ｃｙｃｌｅ未満までリード８にクラックは発生しなかった。これにより、リード８におけるクラックの発生は、封止樹脂１０のフィレット部１２の長さ（Ｌ）が短い方が発生しにくく、さらに、封止樹脂１０の線膨張係数が小さい方がより発生しにくくなることが確認できた。この結果は、本発明の効果を実証するものであり、温度サイクル環境下での信頼性の向上した半導体装置を得ることができる。
【００２０】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係る半導体装置の断面図である。
【符号の説明】
【００２２】
２…半導体チップ  ４…バンプ  ６…基板  ８…リード  １０…封止樹脂  １２…フィレット部  １４…ソルダーレジスト
【図１】
2006147930.tif 000003