(57)【要約】【課題】出力電圧の調整を可能とし、かつ製造工程でのばらつきの影響を低減できるチャージポンプ型昇圧回路を提供する。【解決手段】ＶＤＤの正極側とＶｏｕｔの間に、駆動パルスΦ１を入力するＮＭＯＳトランジスタＭ１とゲートとドレインを共通に接続した２個のＮＭＯＳトランジスタＭ２、Ｍ３がＶＤＤ側にゲート、ドレインを接続してＶｏｕｔの方向が順方向になるよう直列に接続されており、１段目、２段目のＮＭＯＳトランジスタＭ１、Ｍ２のソース側出力端Ｎ１、Ｎ２には増幅用容量Ｃ１、Ｃ２を介して互いに逆相の駆動パルスΦ１、Φ２がそれぞれ供給されている。さらに、１段目のＮＭＯＳトランジスタＭ１のソース側出力端Ｎ１にＧＮＤ（基準電圧）に対して出力電圧調整用容量Ｃ３が接続されている。【選択図】図１
2006238620.tif 000002
【特許請求の範囲】
【請求項１】
ゲートとドレインとを接続した複数のトランジスタを、第１の電源と出力端子との間に直列に接続し、隣接する前記トランジスタどうしの各共通接続点に増幅用容量を介して交互に逆相の駆動パルスを印加する構成を備えた昇圧回路であって、
各共通接続点と基準電位の間に、少なくとも１つの出力電圧調整用容量を接続することを特徴とするチャージポンプ型昇圧回路。
【請求項２】
前記増幅用容量と出力電圧調整用容量が同様の構成で形成されることを特徴とする請求項１記載のチャージポンプ型昇圧回路。
【請求項３】
前記トランジスタはＮ型のＭＯＳトランジスタであり、各トランジスタのドレインは電源側に接続されていることを特徴とする請求項１記載のチャージポンプ型昇圧回路。
【請求項４】
前記トランジスタの閾値は、一方の端子が出力端子となっているトランジスタのみ他のトランジスタに対して低いことを特徴とする請求項１記載のチャージポンプ型昇圧回路。
【請求項５】
請求項１ないし４のいずれかに記載のチャージポンプ型昇圧回路を電源として使用することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチャージポンプ型の昇圧回路およびそれを用いた固体撮像装置に関するものである。
【背景技術】
【０００２】
従来のチャージポンプ型昇圧回路について図面を参照して説明する（例えば、特許文献１参照）。
【０００３】
図３（ａ）は従来のチャージポンプ型昇圧回路の一例を示す回路図である。
【０００４】
このチャージポンプ型昇圧回路１００は、電源電圧（ＶＤＤ）を３倍近くに昇圧するものであり、ＶＤＤと回路出力端子（Ｖｏｕｔ）との間にＮＭＯＳトランジスタＭ１〜Ｍ３が、それぞれ順方向がＶｏｕｔに向かう方向と一致するようにして直列に接続した構成となっている。
【０００５】
１段目のＮＭＯＳトランジスタＭ１はドレインがＶＤＤに接続され、ゲートに駆動パルスΦ１が印加される。２段目のＮＭＯＳトランジスタＭ２はゲートとドレインがＮＭＯＳトランジスタＭ１の出力端Ｎ１に、３段目のＮＭＯＳトランジスタＭ３はゲートとドレインがＮＭＯＳトランジスタＭ２の出力端Ｎ２にそれぞれ接続され、ＮＭＯＳトランジスタＭ３のソースは回路出力端子３に接続されている。そして、回路出力端子３とグランド（基準電位点）との間には負荷容量ＣＬが存在する。
【０００６】
そして１段目、２段目のＮＭＯＳトランジスタＭ１、Ｍ２の出力端Ｎ１、Ｎ２には増幅用容量Ｃ１、Ｃ２を介して互いに逆相の駆動パルスΦ１、Φ２がそれぞれ印加されている。駆動パルスΦ１、Φ２の電圧の変化幅は電源電圧にほぼ等しいものとなっている。
【０００７】
次に、このように構成された従来のチャージポンプ型昇圧回路１００の理論的動作について説明する。図３（ｂ）はタイミング波形図であり、（ｂ−１）および（ｂ−２）がそれぞれ駆動パルスΦ１、Φ２を示し、（ｂ−３）は各段階の昇圧電圧を示している。
【０００８】
（ｂ−３）に示した図において、一点鎖線はＶＤＤ、小点線は出力端Ｎ１における昇圧電圧Ｖ１、大点線は出力端Ｎ２における昇圧電圧Ｖ２、太実線はＶｏｕｔをそれぞれ表している。
【０００９】
まず、ＶＤＤは常時オン状態とした状態で、ＮＭＯＳトランジスタＭ１のゲートへ駆動パルスΦ１が入力されると、駆動パルスΦ２がＬ（ロー）レベルの時、ＮＭＯＳトランジスタＭ１のドレイン、ゲートは電源電圧ＶＤＤと同電位になるため、出力端Ｎ１は電源電圧ＶＤＤよりＮＭＯＳトランジスタＭ１の閾値電圧ＶＴ１だけ低くなった電位（ＶＤＤ―ＶＴ１）となり、増幅用容量Ｃ１に充電される。
【００１０】
次に、駆動パルスΦ２がＨ（ハイ）レベルになるとその振幅分だけ出力端Ｎ１の電圧Ｖ１が昇圧される。このとき、駆動パルスΦ１がＬレベルで、かつ出力端Ｎ１の昇圧された電圧Ｖ１より電源電圧ＶＤＤの方が低いため、ＮＭＯＳトランジスタＭ１は非導通状態となり出力端Ｎ１の電圧は昇圧された状態に保持される。この時、ＮＭＯＳトランジスタＭ２のゲートとドレインは昇圧された電圧Ｖ１と同電位であり、かつ駆動パルスΦ１がＬレベルであることから、ＮＭＯＳトランジスタＭ２を介して出力端Ｎ２は出力端Ｎ１の昇圧された電圧Ｖ１よりＮＭＯＳトランジスタＭ２の閾値電圧ＶＴ２だけ低い電位となる。
【００１１】
次に、駆動パルスΦ１がＨレベルになると、ＮＭＯＳトランジスタＭ２の出力端Ｎ２の電圧Ｖ２はその振幅分昇圧される。またこのとき出力端Ｎ１の電圧は、駆動パルスΦ２がＬレベルになることから（ＶＤＤ―ＶＴ１）のレベルとなり、ＮＭＯＳトランジスタＭ２は逆バイアスされるために非導通状態となって出力端Ｎ２の電圧Ｖ２は昇圧された状態で保持される。
【００１２】
そして、この昇圧された電圧Ｖ２によりＮＭＯＳトランジスタＭ３は導通状態になり、電圧Ｖ２はＮＭＯＳトランジスタＭ３を通じ、出力電圧Ｖｏｕｔより出力されることになる。ただし、ＮＭＯＳトランジスタＭ３において、その閾値電圧だけ電圧が低下するため、出力電圧Ｖｏｕｔは昇圧された電圧Ｖ２より閾値電圧ＶＴ３だけ低い電圧となる。
【００１３】
その後、駆動パルスΦ１がＬレベルになるとＮＭＯＳトランジスタＭ３は非導通状態になり、出力電圧Ｖｏｕｔが保持される。その結果、ＶｏｕｔからはＶＤＤを所定の倍率に昇圧した電圧が出力されることになる。
【００１４】
ただし、以上の電圧推移は実際の挙動とは完全に一致するものではなく、特に、増幅用容量Ｃ１、Ｃ２の容量分割による増幅低下が発生する。この点については、後述する。
【特許文献１】特開２０００−１７５４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記のチャージポンプ回路の構成は、特許文献１にも開示されているように、周知の技術である。
【００１６】
しかしながら、上記の構成では、出力電圧を調整するにあたって、各トランジスタの段数を変えるか、あるいは各トランジスタの閾値を変えるかしかなく、細かい調整が難しい。また、トランジスタの閾値はリーク電流や駆動能力との関係もあり、大きく変動させることは困難であり、実質上、ＶＤＤの段数倍に近い値しか出力電圧が取れる範囲はない。
【００１７】
さらに、このような出力電圧を調整する方法についての方法は開示されておらず、具体的な回路も示されていない。
【００１８】
また、各トランジスタの閾値電圧のばらつきは、製造工程のばらつきに大きく依存することが知られているが、上述したように、この閾値電圧は、出力電圧に直接反映されるため、昇圧回路自体の性能が閾値電圧のばらつきに大きく左右されてしまう。
【００１９】
そこで、本発明は、上記の課題に鑑み、出力電圧の調整を可能とし、かつ製造工程でのばらつきの影響を低減できるチャージポンプ型昇圧回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、本発明のチャージポンプ型昇圧回路は、ゲートとドレインとを接続した複数のトランジスタを、第１の電源と出力端子との間に直列に接続し、隣接する前記トランジスタどうしの各共通接続点に増幅用容量を介して交互に逆相の駆動パルスを印加する構成を備えた昇圧回路であって、各共通接続点と基準電位の間に、少なくとも１つの出力電圧調整用容量を接続する。
【００２１】
前記増幅用容量と出力電圧調整用容量が同様の構成で形成されることが好ましい。
【００２２】
前記トランジスタはＮ型のＭＯＳトランジスタであり、各トランジスタのドレインは電源側に接続されていることが好ましい。
【００２３】
前記トランジスタの閾値は、一方の端子が出力端子となっているトランジスタのみ他のトランジスタに対して低いことが好ましい。
【００２４】
また、本発明の固体撮像装置は、上記本発明のチャージポンプ型昇圧回路を、電源として使用することを特徴とする。
【発明の効果】
【００２５】
本発明にかかる昇圧回路によれば、出力電圧調整が可能であり、さらに出力電圧に対する製造ばらつきの影響を最小に抑えることができる。また昇圧によって生じる信頼性の低下も抑制できる。
【発明を実施するための最良の形態】
【００２６】
（第１の実施形態）
図１（ａ）は本発明の第１の実施形態におけるチャージポンプ型昇圧回路の一例である。
【００２７】
このチャージポンプ型昇圧回路１は、従来のチャージポンプ型昇圧回路がＶＤＤの電圧を３倍近くに昇圧するものであるのに対し、１．５倍程度に抑えられる構成としている。例えば、固体撮像装置に組み込まれて、アンプ電源、アンプ負荷ＭＯＳトランジスタの負荷トランジスタのゲートへ電圧を供給する電源として使用する。
【００２８】
ＶＤＤの正極側とＶｏｕｔの間に、駆動パルスΦ１を入力するＮＭＯＳトランジスタＭ１とゲートとドレインを共通に接続した２個のＮＭＯＳトランジスタＭ２、Ｍ３がＶＤＤ側にゲート、ドレインを接続してＶｏｕｔの方向が順方向になるよう直列に接続されており、１段目、２段目のＮＭＯＳトランジスタＭ１、Ｍ２のソース側出力端Ｎ１、Ｎ２には増幅用容量Ｃ１、Ｃ２を介して互いに逆相の駆動パルスΦ１、Φ２がそれぞれ供給されている。
【００２９】
さらに、１段目のＮＭＯＳトランジスタＭ１のソース側出力端Ｎ１にＧＮＤ（基準電圧）に対して出力電圧調整用容量Ｃ３が接続されている。また、ＶｏｕｔとＧＮＤ（基準電圧）との間には負荷容量ＣＬが存在する。
【００３０】
なお、増幅用容量Ｃ１、Ｃ２と出力電圧調整用容量Ｃ３および負荷容量ＣＬとは、半導体製造プロセスの中で、同じ工程を経て形成されている。
【００３１】
次に、このように構成されたチャージポンプ型昇圧回路１の動作について説明する。
【００３２】
図１（ｂ）はタイミング波形図であり、（ｂ−１）および（ｂ−２）がそれぞれ駆動パルスΦ１、Φ２を示し、（ｂ−３）は各段階の昇圧電圧を示している。
【００３３】
（ｂ−３）に示した図において、一点鎖線はＶＤＤ、小点線は出力端Ｎ１における昇圧電圧Ｖ１、大点線は出力端Ｎ２における昇圧電圧Ｖ２、太実線はＶｏｕｔをそれぞれ表している。
【００３４】
まず、ＶＤＤは常時オン状態とした状態で、ＮＭＯＳトランジスタＭ１のゲートへ駆動パルスΦ１が入力されると、駆動パルスΦ２がＬ（ロー）レベルの時、ＮＭＯＳトランジスタＭ１のドレイン、ゲートは電源電圧ＶＤＤと同電位になるため、出力端Ｎ１は電源電圧ＶＤＤよりＮＭＯＳトランジスタＭ１の閾値電圧ＶＴ１だけ低くなった電位（ＶＤＤ―ＶＴ１）となり、増幅用容量Ｃ１および出力電圧調整用容量Ｃ３に充電される。
【００３５】
次に、駆動パルスΦ２がＨ（ハイ）レベルになると出力端Ｎ１の電圧Ｖ１が昇圧される。この昇圧電圧は、増幅用容量Ｃ１と出力電圧調整用容量Ｃ３の容量分割によって以下のように決まる。Φ２のＨレベル電圧をΦ２Ｈとすれば、
Ｖ１＝（ＶＤＤ−ＶＴ１＋Φ２Ｈ）×Ｃ１／（Ｃ１＋Ｃ３）              （式１）
このとき、駆動パルスΦ１がＬレベルかつ出力端Ｎ１の昇圧された電圧Ｖ１より電源電圧ＶＤＤの方が低いため、ＮＭＯＳトランジスタＭ１は非導通状態となり出力端Ｎ１の電圧は昇圧された状態に保持される。この時、ＮＭＯＳトランジスタＭ２のゲートとドレインは昇圧された電圧Ｖ１と同電位であり、かつ駆動パルスΦ１がＬレベルであることから、ＮＭＯＳトランジスタＭ２を介して出力端Ｎ２は出力端Ｎ１の昇圧された電圧Ｖ１がＮ２へ伝播される。この電圧Ｖ１ｔｒａｎｓは、増幅容量Ｃ１、出力電圧調整用容量Ｃ３と、増幅容量Ｃ２の容量分割によって以下のように決まる。
【００３６】
Ｖ１ｔｒａｎｓ＝{（ＶＤＤ−ＶＴ１＋Φ２Ｈ−ＶＴ２）×Ｃ１／（Ｃ１＋Ｃ３）}
×{（Ｃ１＋Ｃ３）／（Ｃ１＋Ｃ２＋Ｃ３）}            （式２）
次に、駆動パルスΦ１がＨレベルになると、ＮＭＯＳトランジスタＭ２の出力端Ｎ２の電圧Ｖ２は昇圧される。またこのとき出力端Ｎ１の電圧は、駆動パルスΦ２がＬレベルになることから（ＶＤＤ―ＶＴ１）のレベルとなり、ＮＭＯＳトランジスタＭ２は逆バイアスされるために非導通状態となって出力端Ｎ２の電圧Ｖ２は昇圧された状態で保持される。
【００３７】
そして、この昇圧された電圧Ｖ２によりＮＭＯＳトランジスタＭ３は導通状態になり、電圧Ｖ２はＮＭＯＳトランジスタＭ３を通じ、ＶＯＵＴより出力されることになる。ただし、ＶｏｕｔはＮＭＯＳトランジスタＭ３の閾値と、増幅用容量Ｃ２と負荷容量ＣＬの容量分割で以下のように決まる。
【００３８】
Φ１のＨレベル電圧をΦ１Ｈとすれば、
Ｖｏｕｔ＝｛（ＶＤＤ−ＶＴ１＋Φ２Ｈ−ＶＴ２）×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）
＋（Φ１Ｈ−ＶＴ３）｝×Ｃ２／（Ｃ２＋ＣＬ）              （式３）
その後、駆動パルスΦ１がＬレベルになるとＮＭＯＳトランジスタＭ３は非導通状態になり、出力電圧Ｖｏｕｔが保持される。
【００３９】
このように、出力電圧調整用Ｃ３を設けることにより、これと増幅用容量Ｃ１、Ｃ２との容量分割によって出力電圧値が決定することができる。
【００４０】
例えば、ＶＤＤ＝３．１Ｖ、ＶＴ１＝ＶＴ２＝ＶＴ３＝０．６Ｖ、Ｃ１＝３０ｐＦ、Ｃ２＝３６ｐＦ、Ｃ３＝６ｐＦ、ＣＬ＝２ｐＦ、Φ１Ｈ＝Φ２Ｈ＝３．１Ｖというように各条件を設定すると、従来回路では、４．５Ｖとなるのに対して、本発明の回路は４．１Ｖとなり、この値はＣ３の値を変えることによって微調整が可能である。
【００４１】
なお、出力電圧を調整する方法としては、本実施形態に示した構成以外にも、例えばＶｏｕｔ側に抵抗を直列接続するなどの方法がある。
【００４２】
しかしながら、増幅容量Ｃ１、Ｃ２はおおよそ一般的にポリシリコン間層間膜容量もしくはＭＯＳ容量が使用される。
【００４３】
一方、抵抗はポリシリコン抵抗、拡散抵抗などが使用される。このように別工程で製造され変化する要素が異なるため、チャージポンプ型昇圧回路からの出力と抵抗値が独立でばらつき、結果として得られる出力電圧のばらつきが大きくなってしまうため安定性を考慮すると構造的に好ましくない。
【００４４】
また、上述したように、出力電圧調整用容量Ｃ３を、増幅用容量Ｃ１、Ｃ２と同じ工程で形成すれば、製造工程でのばらつきの影響は、出力電圧調整用容量と増幅用容量に同等に現れる。出力電圧は容量分割で決定されるため、電圧ばらつきも、容量ばらつきの比で決定される。本実施形態では、各容量が同じ工程を経て形成されるため、上記のように比をとることにより、ばらつきはキャンセルされ、出力電圧は非常に安定したものになる。
【００４５】
（第２の実施形態）
図２（ａ）には、本発明のチャージポンプ型昇圧回路の別の実施形態を示している。
【００４６】
図１（ａ）に示した構成との違いは、出力電圧調整用容量Ｃ３の位置をＮＭＯＳトランジスタＭ２の出力端Ｎ２に変更し、出力電圧調整用容量Ｃ３’として接続している。
【００４７】
本実施形態における回路動作は、第１の実施形態とほぼ同様であり、電圧調整としての効果は同様であるので、具体的な説明は省略するが、図２（ａ）に示した構成をとることにより、回路の信頼性を向上させることができる。以下にその理由を説明する。
【００４８】
通常、半導体のトランジスタ耐圧の絶対最大定格は、入力振幅の２倍以下であり、昇圧回路を設計する際、絶対最大定格に対して影響を受ける素子の接続には十分注意が必要である。
【００４９】
本実施形態に開示したチャージポンプ型昇圧回路１０では、注意が必要な端子としてＮＭＯＳトランジスタＭ２の出力端Ｎ２がこれにあたる。
【００５０】
このＮ２に対してＧＮＤ（基準電圧）に容量を接続すると、昇圧された全電圧（例えば、ＶＤＤ＝３．１Ｖの場合、Ｎ２の昇圧電圧は５．７Ｖ）に達し、絶対最大定格に近い電圧が印加され続けることになる。
【００５１】
補足すれば、その他のＮ２に接続されている素子（増幅用容量Ｃ２、ＮＭＯＳトランジスタＭ３）は、すべて端子間の電圧が昇圧電圧に達しない。これは、一方の端子の電圧が上がれば、もう一方の端子も対応して電圧が上がり、素子内の電位差は昇圧電圧に達しないためである。
【００５２】
なお、入力振幅に対して絶対最大定格が２倍以上確保できる条件で回路を製造した場合に、図２（ａ）のような回路構成が可能であり、入力振幅に対して絶対最大定格が２倍以下であれば、Ｎ１に出力電圧調整用容量Ｃ３を接続する図１（ａ）のような回路構成にすればよい。
【００５３】
さらにＮ１、Ｎ２の昇圧電圧を下げ、Ｖｏｕｔを効率よく出力する方法として、ＮＭＯＳトランジスタＭ３の閾値を下げる方法も有効である。Ｎ２から昇圧電圧をＶｏｕｔに伝達する際、閾値分の電圧減衰をなくすことができるため、その分Ｎ２の昇圧電圧を低く抑えることによって、更に信頼性を改善することができる。
【００５４】
なお、トランジスタＭ１、Ｍ２は、Ｎ１、Ｎ２での昇圧電圧を保持する必要があるため、閾値を下げると、ＯＦＦリーク（ゲート電圧０Ｖでもソース−ドレイン間に流れる電流）が増加し、Ｎ１、Ｎ２での昇圧電圧を保持できない点に留意する必要がある。
【００５５】
なお、本発明のチャージポンプ型昇圧回路は、第１、第２の実施形態に限定されるものでなく、例えば、トランジスタ数（増幅段数）、入力パルス数などについては限定するものではない。
【００５６】
また、各容量の容量値、構造として限定するものではなく、製造等のばらつきが小さく抑えられていれば、別々の工程で形成することも可能である。出力電圧調整用容量Ｃ３は、複数の容量の直列接続あるいは並列接続で構成してもよい。
【００５７】
また、本発明の昇圧回路を、固体撮像装置のアンプ電源等に組み込むことにより、高精度の出力が得られるとともに、チャージポンプ型昇圧回路特有の利点である低消費電力、高い昇圧効率も得られ、高性能かつ高画質の固体撮像装置が実現できる。
【００５８】
また、本発明の昇圧回路は、固体撮像装置のアンプ電源等に限らず、高精度な昇圧電圧を要する分野、例えば、液晶ドライバーＩＣ等へも適用できる。
【産業上の利用可能性】
【００５９】
本発明のチャージポンプ型昇圧回路は、出力の微調整及びばらつきの低減が図れ、固体撮像装置内のアンプ電源等に適用できる点で有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態におけるチャージポンプ型昇圧回路の一例であり、（ａ）は回路図、（ｂ）はタイミング図
【図２】本発明の第２の実施形態におけるチャージポンプ型昇圧回路の一例であり、（ａ）は回路図、（ｂ）はタイミング図
【図３】従来のチャージポンプ型昇圧回路の一例であり、（ａ）は回路図、（ｂ）はタイミング図
【符号の説明】
【００６１】
１、１０、１００  チャージポンプ型昇圧回路
Ｃ１、Ｃ２  増幅用容量
Ｃ３、Ｃ３’  出力電圧調整用容量
Ｍ１〜Ｍ３  ＮＭＯＳトランジスタ
ＣＬ  負荷容量
【図１】
2006238620.tif 000003
【図２】
2006238620.tif 000004
【図３】
2006238620.tif 000005