(57)【要約】【課題】半導体ウェハにおけるバンプ電極を有するチップに関し、プロービングに起因する接触系不良または外観不良を速やかに特定できるウェハプローバ及び半導体装置の製造方法、半導体試験装置を提供する。【解決手段】プローブカード１１は、各探針Ｐ１が、半導体ウェハＷａｆにおける所定のＩＣチップ領域ＣＨＩＰの各バンプ電極ＢＭＰに接触することにより、プロービングに関する信号の授受を行う。カメラ機構１３は、ＩＣチップ領域ＣＨＩＰ上方に位置するよう設けられる。カメラ機構１３は、カメラ１３１により、各バンプ電極ＢＭＰの、探針各々と接触した直後の状態を撮像し、画像信号を必要分データ化する。テストシステム側では基準データを準備している。これにより、各バンプ電極ＢＭＰの周辺形状（崩れの有無）、バンプ電極間の異物（削れ屑）発生の有無等を基準データとの比較でもって検出する。【選択図】    図１
2006049599.tif 000002
【特許請求の範囲】
【請求項１】
所定部から複数の探針が伸長する回路基板を有し、前記探針各々が半導体ウェハにおけるＩＣチップ領域の各電極端子に接触することにより信号の授受を行うプローブカードと、
前記ＩＣチップ領域上方に位置するよう設けられ少なくとも前記各電極端子が撮像可能なカメラ機構と、
を含むウェハプローバ。
【請求項２】
前記カメラ機構は、前記各電極端子に関し、前記探針各々と接触した後の状態を撮像する請求項１記載のウェハプローバ。
【請求項３】
前記カメラ機構は、前記各電極端子と前記探針各々との接触状態を撮像する請求項１または２記載のウェハプローバ。
【請求項４】
前記カメラ機構は、前記各電極端子に関し、前記探針各々と接触する前の状態と、前記探針各々と接触した後の状態を撮像する請求項１記載のウェハプローバ。
【請求項５】
前記カメラ機構は、撮像域が移動可能である請求項１〜４いずれか一つに記載のウェハプローバ。
【請求項６】
前記カメラ機構は、その撮像部が前記プローブカードの前記探針が伸長する所定部上方に設けられている請求項１〜５いずれか一つに記載のウェハプローバ。
【請求項７】
前記プローブカードを支持する測定用ボードが設けられ、前記カメラ機構は、その一部が少なくとも前記測定用ボードに納められている請求項１〜５いずれか一つに記載のウェハプローバ。
【請求項８】
半導体ウェハの各ＩＣチップ領域に外部接続用として複数のバンプ電極を形成する工程と、
前記半導体ウェハが位置合わせされ、前記各ＩＣチップ領域に対し少なくとも電気的特性検査に関わる信号の授受を行うため前記バンプ電極各々に探針を接触させる検査工程と、
前記検査工程中において、前記各ＩＣチップ領域に対し少なくとも前記バンプ電極の外観を撮像し、外観異常の有無を判定する工程と、
を含む半導体装置の製造方法。
【請求項９】
前記外観異常の有無を判定する工程は、前記バンプ電極各々に関し、前記探針の、接触前の状態、接触中の状態、接触後の状態のうちから選択される所定状態を撮像し、その画像を信号処理した画像処理データを基準となるデータと比較することにより、比較結果を反映させる請求項８記載の半導体装置の製造方法。
【請求項１０】
前記外観異常の有無を判定する工程は、前記バンプ電極各々に関し、前記探針の、接触前の状態、接触中の状態、接触後の状態のうちから選択される２つの状態を撮像し、それら各画像を信号処理した画像処理データを相互に比較することにより、比較結果を反映させる請求項８記載の半導体装置の製造方法。
【請求項１１】
前記外観異常の有無を判定する工程は、前記検査工程においてｎ番目（ｎは２以上の自然数）のＩＣチップ領域について前記バンプ電極各々に探針を接触させている間に、ｎ−１番目のＩＣチップ領域についての判定結果を得るようにした請求項８〜１０いずれか一つに記載の半導体装置の製造方法。
【請求項１２】
複数のＩＣチップ領域及び各ＩＣチップ領域に所定数のバンプ電極を備えた半導体ウェハを設置するステージと、
前記バンプ電極に探針を接触させ前記ＩＣチップ領域に対して少なくとも電気特性検査に関わる信号の授受を担うプローブカードと、
前記電気特性検査に利用されるための信号の生成、解析に関係するテストシステムが構築されたテスタと、
前記プローブカードと前記テスタの間の信号伝達を担うと共に測定または比較を伴う試験機能を備えた信号処理機構と、
前記ＩＣチップ領域の各バンプ電極を撮像するカメラを備え、前記信号処理機構にて前記カメラの画像信号から必要なデータを取得し、基準データと比較することにより前記バンプ電極外観の良否を判定する外観検査機構と、
前記電気特性検査に関わる検査結果または前記外観検査機構による判定結果を表示する判定表示機構と、
を含む半導体試験装置。
【請求項１３】
前記カメラは、前記プローブカードの探針伸長領域から前記各バンプ電極が撮像可能な位置に配されている請求項１２記載の半導体試験装置。
【請求項１４】
前記外観検査機構は、前記カメラにて前記探針の接触中または接触後いずれかのタイミングで前記各バンプ電極を撮像する請求項１２または１３記載の半導体試験装置。
【請求項１５】
前記外観検査機構は、前記カメラにて前記探針の接触前の前記各バンプ電極を撮像して前記基準データとして利用する請求項１２〜１４いずれか一つに記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハ状態におけるＬＳＩチップの電極部に探針を機械的に接触させて電気的特性を測定するウェハプローバ及び半導体装置の製造方法、半導体試験装置に関する。
【背景技術】
【０００２】
ウェハプローバは、ＬＳＩ製造の組立工程前におけるウェハ状態でのチップ領域各々の試験に用いられる。ウェハプローバは、複数の探針が設けられたプローブカードを有し、被測定領域であるチップ領域の電極部に探針を接触させる。ウェハプローバは、テスタの試験プログラムに従って、上記探針を介して被測定チップに試験信号または試験パターンの入力を行い、また、被測定チップからの結果信号を伝達する。
【０００３】
例えば、被測定チップは、外部端子としてバンプ電極を有する。プロービング時、プローブカードの探針は、バンプ電極に適当な圧力をかけ、たわみとスライドを伴ってコンタクトがなされる。プローブカードの探針は、バンプ電極の形状を著しく変形させることがある。その原因は、ウェハプローバまたはプローブカードの異常、アライメント異常やコンタクト圧力異常等である。バンプ電極は、このようなプロービングにより、電極表面の削れ屑によるショート、バンプ崩れによりショートまたは探針が非接触になるオープン等、様々な異常を招く恐れがある。
【０００４】
従来、プロービング終了後、ロット内でウェハを所定数サンプリングし、外観検査を行っていた。ここで、バンプ電極の異常部分を検出すると、不良起因の特定に時間を費やしていた。つまり、バンプ電極の形状から、ウェハプローバまたはプローブカードの異常、アライメント異常やコンタクト圧力異常等、その他の不良原因を探るのである。製品としての製造工程上、あるいは電気特性等、製品自体に不良がなくてもプロービング異常で大量に不良扱いとなる恐れがある。このような歩留りの悪化を避けるためにも外観検査は重要である。
【０００５】
また、従来の技術として、次のような構成が開示されている。プローブ検査装置と自動異物検査装置と自動外観検査装置を備え、それぞれ解析ステーションを持たせる。これにより、個々のチップ単位で異物の付着状況、または、外観不良の発生状況が把握できる。各データ解析ステーションは、通信回線で結ばれる。これにより、例えば個々のチップの外観不良の発生状況とプローブ検査結果の関係を調べることができる（例えば、特許文献1参照）。
【特許文献１】特開平１０−１０７１０３号公報（３頁、４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術においても、チップの外観検査は、任意のウェハのプロービング終了後に行なわれる。すなわち、任意のウェハは、プロービングの結果が不良と判断された後、不良起因の特定作業に移行される。任意のウェハは、相当の時間を費やして電気特性等、真のデバイス不良であるか、外観不良を伴うプロービングに起因する接触系不良であるかが判定される。従って、チップの外観検査の結果が出るまでの間、ウェハ製品は、プロービングに起因する外観不良を多く作る可能性があり、歩留りに悪影響を及ぼす恐れがある。また、連続不良発生の場合、製造ラインの一部を非稼動とすることがある。チップの外観検査の結果、プロービングに起因する接触系不良とわかるまで時間がかかれば、生産効率が下がる。
【０００７】
本発明は、上記のような事情を考慮してなされたもので、半導体ウェハにおけるバンプ電極を有するチップに関し、プロービングに起因する接触系不良または外観不良を速やかに特定できるウェハプローバ及び半導体装置の製造方法、半導体試験装置を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明に係るウェハプローバは、所定部から複数の探針が伸長する回路基板を有し、前記探針各々が半導体ウェハにおけるＩＣチップ領域の各電極端子に接触することにより信号の授受を行うプローブカードと、前記ＩＣチップ領域上方に位置するよう設けられ少なくとも前記各電極端子が撮像可能なカメラ機構と、を含む。
【０００９】
上記本発明に係るウェハプローバによれば、カメラ機構により、半導体ウェハにおけるＩＣチップ領域の各電極端子の表面状態が把握できる。カメラ機構によって、ＩＣチップ領域のプロービング時に各電極端子の外観検査が可能である。従って、プロービングに起因する接触系不良を作り続けることはない。
【００１０】
上記本発明に係るウェハプローバにおいて、次のいずれかの特徴を有してＩＣチップ領域の各電極端子の外観検査が効率良く行われる。
前記カメラ機構は、前記各電極端子に関し、前記探針各々と接触した後の状態を撮像することを特徴とする。
前記カメラ機構は、前記各電極端子と前記探針各々との接触状態を撮像することを特徴とする。
前記カメラ機構は、前記各電極端子に関し、前記探針各々と接触する前の状態と、前記探針各々と接触した後の状態を撮像することを特徴とする。
前記カメラ機構は、撮像域が移動可能であることを特徴とする。
前記カメラ機構は、その撮像部が前記プローブカードの前記探針が伸長する所定部上方に設けられていることを特徴とする。
前記プローブカードを支持する測定用ボードが設けられ、前記カメラ機構は、その一部が少なくとも前記測定用ボードに納められていることを特徴とする。
【００１１】
本発明に係る半導体装置の製造方法は、半導体ウェハの各ＩＣチップ領域に外部接続用として複数のバンプ電極を形成する工程と、前記半導体ウェハが位置合わせされ、前記各ＩＣチップ領域に対し少なくとも電気的特性検査に関わる信号の授受を行うため前記バンプ電極各々に探針を接触させる検査工程と、前記検査工程中において、前記各ＩＣチップ領域に対し少なくとも前記バンプ電極の外観を撮像し、外観異常の有無を判定する工程と、を含む。
【００１２】
上記本発明に係る半導体装置の製造方法によれば、各ＩＣチップ領域のバンプ電極各々に探針を接触させる検査工程中に、バンプ電極の外観を撮像し、外観異常の有無を判定する。これにより、探針接触による外観不良を速やかに検出でき、プロービングに起因する接触系不良を作り続けることはない。
【００１３】
上記本発明に係る半導体装置の製造方法において、前記外観異常の有無を判定する工程は、前記バンプ電極各々に関し、前記探針の、接触前の状態、接触中の状態、接触後の状態のうちから選択される所定状態を撮像し、その画像を信号処理した画像処理データを基準となるデータと比較することにより、比較結果を反映させることを特徴とする。これにより、ＩＣチップ領域のバンプ電極各々の外観検査が効率良く行える。
【００１４】
上記本発明に係る半導体装置の製造方法において、前記外観異常の有無を判定する工程は、前記バンプ電極各々に関し、前記探針の、接触前の状態、接触中の状態、接触後の状態のうちから選択される２つの状態を撮像し、それら各画像を信号処理した画像処理データを相互に比較することにより、比較結果を反映させることを特徴とする。これにより、ＩＣチップ領域のバンプ電極各々の外観検査が効率良く行える。
【００１５】
上記本発明に係る半導体装置の製造方法において、前記外観異常の有無を判定する工程は、前記検査工程においてｎ番目（ｎは２以上の自然数）のＩＣチップ領域について前記バンプ電極各々に探針を接触させている間に、ｎ−１番目のＩＣチップ領域についての判定結果を得るようにしたことを特徴とする。これにより、ＩＣチップ領域のバンプ電極各々の外観検査が効率良く行える。
【００１６】
本発明に係る半導体試験装置は、複数のＩＣチップ領域及び各ＩＣチップ領域に所定数のバンプ電極を備えた半導体ウェハを設置するステージと、前記バンプ電極に探針を接触させ前記ＩＣチップ領域に対して少なくとも電気特性検査に関わる信号の授受を担うプローブカードと、前記電気特性検査に利用されるための信号の生成、解析に関係するテストシステムが構築されたテスタと、前記プローブカードと前記テスタの間の信号伝達を担うと共に測定または比較を伴う試験機能を備えた信号処理機構と、前記ＩＣチップ領域の各バンプ電極を撮像するカメラを備え、前記信号処理機構にて前記カメラの画像信号から必要なデータを取得し、基準データと比較することにより前記バンプ電極外観の良否を判定する外観検査機構と、前記電気特性検査に関わる検査結果または前記外観検査機構による判定結果を表示する判定表示機構と、を含む。
【００１７】
上記本発明に係る半導体試験装置によれば、外観検査機構により、半導体ウェハにおけるＩＣチップ領域の各バンプ電極の表面状態が把握できる。ＩＣチップ領域は、テスタの電気特性検査と共に、外観検査機構によって各バンプ電極の外観検査が可能である。従って、プロービングに起因する接触系不良を作り続けることはない。
【００１８】
上記本発明に係る半導体試験装置において、次のいずれかの特徴を有してＩＣチップ領域の各電極端子の外観検査が効率良く行われる。
前記カメラは、前記プローブカードの探針伸長領域から前記各バンプ電極が撮像可能な位置に配されていることを特徴とする。
前記外観検査機構は、前記カメラにて前記探針の接触中または接触後いずれかのタイミングで前記各バンプ電極を撮像することを特徴とする。
前記外観検査機構は、前記カメラにて前記探針の接触前の前記各バンプ電極を撮像して前記基準データとして利用することを特徴とする。
【発明を実施するための形態】
【００１９】
図１は、本発明の第１実施形態に係るウェハプローバの構成を示す概略図である。ウェハプローバ１０は、プローブカード１１を有する。プローブカード１１は、回路基板の開口部Ｈ１から伸長する各探針Ｐ１を有する。図示しないステージに設置された半導体ウェハＷａｆは、複数のＩＣチップ領域ＣＨＩＰそれぞれに外部接続用の各電極端子であるバンプ電極ＢＭＰが配されている。プローブカード１１は、各探針Ｐ１が、半導体ウェハＷａｆにおける所定のＩＣチップ領域ＣＨＩＰの各バンプ電極ＢＭＰに接触することにより、プロービングに関する信号の授受を行う。測定用ボード１２は、信号伝達機能を有し、プローブカード１１を支持する。測定用ボード１２は、図示しないさらなる信号伝達部材、信号処理機構を介して電気特性検査を含む各種試験に関わる信号の生成、解析に関係するテストシステムにつながる。
【００２０】
また、ウェハプローバ１０は、カメラ機構１３を有する。カメラ機構１３は、ＩＣチップ領域ＣＨＩＰ上方に位置するよう設けられ、少なくとも各バンプ電極ＢＭＰが撮像可能なカメラ１３１を有する。ここでは、カメラ１３１は、プローブカード１１の開口部Ｈ１から各バンプ電極ＢＭＰを撮像できるように配置されている。カメラ１３１は、例えばその取り付け部が測定用ボード１２に設けられている。カメラ１３１で取得した画像信号は測定用ボード１２を介して伝達され、テストシステムで利用される。
【００２１】
カメラ機構１３は、カメラ１３１をＣＣＤカメラ等で構成し、ＩＣチップ領域ＣＨＩＰの各バンプ電極ＢＭＰが撮像できるように設けられる。撮像域が広く必要なら、カメラ１３１の撮像部をバンプ電極配列に合わせて長方形とする、また、カメラ１３１が移動可能な構成にする等の工夫をすればよい。カメラ機構１３は、各バンプ電極ＢＭＰに関し、探針各々と接触した直後の状態を撮像し、画像信号を必要分データ化する。テストシステム側では基準データを準備しており、比較の対象とする。すなわち、各バンプ電極ＢＭＰの周辺形状（崩れの有無）、バンプ電極間の異物（削れ屑）発生の有無等を基準データとの比較でもって検出する。
【００２２】
カメラ機構１３は、上記の他、各バンプ電極ＢＭＰに関し、探針各々との接触中の状態を撮像し、画像信号を必要分データ化する。テストシステム側では基準データを準備しており、比較の対象とする。すなわち、各バンプ電極ＢＭＰの周辺形状（崩れの有無）、バンプ電極間の異物（削れ屑）発生の有無等を基準データとの比較でもって検出する。
【００２３】
また、カメラ機構１３は、上記の他、各バンプ電極ＢＭＰに関し、探針各々と接触する直前の状態Ａと、探針各々と接触した直後の状態Ｂを撮像し、画像信号を必要分データ化する。テストシステム側では上記状態Ａを基準データとして比較の対象とする。すなわち、探針接触後の各バンプ電極ＢＭＰの周辺形状（崩れの有無）、バンプ電極間の異物（削れ屑）発生の有無等を基準データとの比較でもって検出する。
【００２４】
上記実施形態の構成によれば、カメラ機構１３により、半導体ウェハＷａｆにおけるＩＣチップ領域ＣＨＩＰの各バンプ電極ＢＭＰの表面状態が把握できる。カメラ機構１３によって、ＩＣチップ領域ＣＨＩＰのプロービング時に各バンプ電極ＢＭＰの外観検査が可能である。従って、プロービングに起因する接触系不良を作り続けることはない。プロービング中における速やかなバンプ電極の外観検査で検出できるからである。これにより、ウェハプローバまたはプローブカードの異常、アライメント異常やコンタクト圧力異常等、プローバの不具合は早期に修繕する機会が得られる。
【００２５】
図２は、本発明の第２実施形態に係る半導体試験装置の要部を示すブロック構成図である。半導体試験装置４０は、ウェハプローバ２０、テストヘッド２１及びテスタ３０を有する。ウェハプローバ２０とテスタ３０は、テストヘッド２１及び測定信号ケーブル３１を介して信号伝達される。
【００２６】
ウェハプローバ２０は、半導体ウェハＷａｆを設置するステージ２０１を有する。ステージ２０１は、上下動及びＸＹ方向移動可能になっている。半導体ウェハＷａｆは、図１に示すような複数のＩＣチップ領域ＣＨＩＰそれぞれに外部接続用のバンプ電極ＢＭＰが形成されている。半導体ウェハＷａｆは、図示しない別ステージでアライメントされ、位置合わせされた状態でステージ２０１にセットされる。
【００２７】
ステージ２０１上方にプローブカード２０２が配備されている。プローブカード２０２は、回路基板の開口部Ｈ２から伸長する各探針Ｐ２を有する。プローブカード２０２は、各探針Ｐ２が、半導体ウェハＷａｆにおける所定のＩＣチップ領域ＣＨＩＰの各バンプ電極ＢＭＰに接触することにより、プロービングに関する信号の授受を行う。測定用ボード２０３は、信号伝達機能を有し、プローブカード２０２を支持する。測定用ボード２０３は、ポゴピン等を含む接続リング２０４を介してテストヘッド２１に接続される。
【００２８】
テストヘッド２１は、接続リング２０４と信号伝達するパフォーマンスボード２２を有する。パフォーマンスボード２２は、特性試験等、専用の試験用ＩＣが搭載され信号処理機構を有する。テストヘッド２１は、テスタ３０と測定信号ケーブル３１を介してつながっている。テスタ３０は、電気特性検査を含む各種試験に関わる信号の生成、解析に関係するテストシステムを構築し、テストヘッド２１またはパフォーマンスボード２２を制御する。
【００２９】
この実施形態では、外観検査機構２０５を有する。外観検査機構２０５は、ウェハプローバ２０において、ＩＣチップ領域ＣＨＩＰ上方に位置するよう設けられ、少なくとも各バンプ電極ＢＭＰが撮像可能なカメラ２０５ａを有する。ここでは、カメラ２０５ａは、プローブカード２０２の開口部Ｈ２から各バンプ電極ＢＭＰを撮像できるように配置されている。カメラ２０５ａは、例えば、その取り付け部が測定用ボード２０３に設けられている。カメラ２０５ａは、例えばＣＣＤカメラ等で構成可能である。撮像域が広く必要なら、カメラ２０５ａの撮像部をバンプ電極配列に合わせて長方形とする、また、カメラ２０５ａが移動可能な構成にする等の工夫をすればよい。
【００３０】
カメラ２０５ａで取得した画像信号は画像信号ケーブル２０５ｘを介して伝達され、画像処理部２０５ｙの制御に利用される。画像処理部２０５ｙには、画像信号処理及び画像データのメモリに関わる電子部品も配備されている。例えば、カメラ２０５ａで取得した画像信号から、各バンプ電極ＢＭＰ周縁相互の形状のデータを取得する。これにより、各バンプ電極ＢＭＰの周辺形状（崩れの有無）、バンプ電極間の異物（削れ屑）発生の有無等を基準データとの比較でもって検出する。
また、判定表示機構４０１は、半導体試験装置４０の電気特性検査に関わる検査結果または上記外観検査機構２０５による判定結果を表示する。
【００３１】
図３は、図２に示すような構成の半導体試験装置４０を利用する半導体装置の製造方法について説明する流れ図である。
半導体ウェハＷａｆの各ＩＣチップ領域ＣＨＩＰに、外部接続用として複数のバンプ電極ＢＭＰを形成する。半導体ウェハＷａｆが位置合わせされ、ウェハプローバ２０のステージ２０１にセットされる（処理Ｓ１）。各ＩＣチップ領域ＣＨＩＰに対し少なくとも電気的特性検査に関わる信号の授受を行うためバンプ電極ＢＭＰ各々に探針Ｐ２を接触させる。この検査工程中において、各ＩＣチップ領域ＣＨＩＰに対し少なくともバンプ電極ＢＭＰの外観を撮像し、外観異常の有無を判定する（処理Ｓ２〜Ｓ７）。
【００３２】
より具体的には、ある一つのＩＣチップ領域ＣＨＩＰに探針Ｐ２を接触させプロービングする（処理Ｓ２）。プロービングが終了し、探針Ｐ２がバンプ電極ＢＭＰ各々から離れた直後、次のチップ領域に移動する（処理Ｓ４）前に、外観検査機構２０５のカメラ２０５ａによる画像取得がなされる（処理Ｓ３）。ここでカメラ２０５ａは各バンプ電極ＢＭＰの画像を取得し、画像信号処理が画像処理部２０５ｙにて行われる（処理Ｓ５）。これにより、画像信号から必要なデータを取得し、予め準備された基準データと比較することによりバンプ電極ＢＭＰの外観の良否を判定する（処理Ｓ６）。判定表示機構４０１による結果表示（処理Ｓ７）は、少なくとも、外観不良と判定された場合は、外観不良の結果を表示し、外観に問題なければ電気特性検査の結果を表示する。このような外観検査の処理Ｓ３，Ｓ５〜Ｓ７は、次のＩＣチップ領域をプロービングしている間に達成される。
【００３３】
上記実施形態の方法によれば、各ＩＣチップ領域ＣＨＩＰのバンプ電極ＢＭＰ各々に探針Ｐ２を接触させる検査工程中に、バンプ電極ＢＭＰの外観を撮像し、外観異常の有無を判定する。これにより、探針接触による外観不良を速やかに検出でき、プロービングに起因する接触系不良を作り続けることはない。これにより、ＩＣチップ領域のバンプ電極各々の外観検査が効率良く行える。歩留りにも好影響を与える。
【００３４】
図４は、図３の第１変形例を示す流れ図である。同様箇所には同一の符号を付す。図３と同様に、半導体試験装置４０による検査工程中において、各ＩＣチップ領域ＣＨＩＰにおけるバンプ電極ＢＭＰの外観異常の有無を判定する。
【００３５】
より具体的には、ある一つのＩＣチップ領域ＣＨＩＰに探針Ｐ２を接触させプロービングする（処理Ｓ２）。プロービング中、探針Ｐ２がバンプ電極ＢＭＰ各々に接触しているときに外観検査機構２０５のカメラ２０５ａによる画像取得がなされる（処理Ｓ３）。ここでカメラ２０５ａは各バンプ電極ＢＭＰの画像を取得し、画像信号処理が画像処理部２０５ｙにて行われる（処理Ｓ５）。これにより、画像信号から必要なデータを取得し、予め準備された基準データと比較することによりバンプ電極ＢＭＰの外観の良否を判定する（処理Ｓ６）。判定表示機構４０１による結果表示（処理Ｓ７）は、少なくとも、外観不良と判定された場合は、外観不良の結果を表示し、外観に問題なければ電気特性検査の結果を表示する。このような外観検査の処理Ｓ３，Ｓ５〜Ｓ７は、次のＩＣチップ領域における各バンプ電極ＢＭＰの画像を取得する（処理Ｓ３）までに達成される。
【００３６】
図５は、図３の第２変形例を示す流れ図である。同様箇所には同一の符号を付す。図３と同様に、半導体試験装置４０による検査工程中において、各ＩＣチップ領域ＣＨＩＰにおけるバンプ電極ＢＭＰの外観異常の有無を判定する。
【００３７】
より具体的には、半導体試験装置４０にセットされた半導体ウェハＷａｆにおいて、ある一つのＩＣチップ領域ＣＨＩＰに探針Ｐ２を接触させる前、バンプ電極ＢＭＰ各々に関し外観検査機構２０５のカメラ２０５ａによる画像取得がなされる（処理Ｓ３ｐ）。画像処理部２０５ｙにて画像信号処理が行われる（処理Ｓ５ｐ）。この処理Ｓ５ｐで得られた画像処理データを基準データとして用いる。その後、ある一つのＩＣチップ領域ＣＨＩＰに探針Ｐ２を接触させプロービングする（処理Ｓ２）。プロービングが終了し、探針Ｐ２がバンプ電極ＢＭＰ各々から離れた直後、次のチップ領域に移動する（処理Ｓ４）前に外観検査機構２０５のカメラ２０５ａによる画像取得がなされる（処理Ｓ３）。ここでカメラ２０５ａは各バンプ電極ＢＭＰの画像を取得し、画像信号処理が画像処理部２０５ｙにて行われる（処理Ｓ５）。これにより、画像信号から必要なデータを取得し、上記基準データと比較することによりバンプ電極ＢＭＰの外観の良否を判定する（処理Ｓ６）。判定表示機構４０１による結果表示（処理Ｓ７）は、少なくとも、外観不良と判定された場合は、外観不良の結果を表示し、外観に問題なければ電気特性検査の結果を表示する。このような外観検査の処理Ｓ３，Ｓ５〜Ｓ７は、次のＩＣチップ領域をプロービングしている間に達成される。
【００３８】
上記各変形例としての実施形態の方法によっても、半導体試験装置４０における検査中の半導体ウェハＷａｆについて、バンプ電極ＢＭＰの外観を撮像し、外観異常の有無を判定する。これにより、探針接触による外観不良を速やかに検出でき、プロービングに起因する接触系不良を作り続けることはない。これにより、ＩＣチップ領域のバンプ電極各々の外観検査が効率良く行える。歩留りにも好影響を与える。
【００３９】
なお、判定表示機構４０１による結果表示については、その他、様々な表示方法が考えられる。外観の良否及び電気特性検査の結果を表示してもよい。さらには、外観が良好でも（優、良、可）のように、いくつか段階別に表示することも考えられる。アラームで警告することも容易に考えられる。
【００４０】
以上、各実施形態及び方法によれば、各ＩＣチップ領域のバンプ電極各々に探針を接触させる検査工程中に、バンプ電極の外観を撮像し、外観異常の有無を判定する。これにより、探針接触による各バンプ電極の周辺形状（崩れの有無）、バンプ電極間の異物（削れ屑）発生の有無等を速やかに検出でき、プロービングに起因する接触系不良を作り続けないようにすることができる。これにより、ＩＣチップ領域のバンプ電極各々の外観検査が効率良く行え、歩留りにも好影響を与える。この結果、半導体ウェハにおけるバンプ電極を有するチップに関し、プロービングに起因する接触系不良または外観不良を速やかに特定できるウェハプローバ及び半導体装置の製造方法、半導体試験装置を提供することができる。
【図面の簡単な説明】
【００４１】
【図１】第１実施形態に係るウェハプローバの構成を示す概略図。
【図２】第２実施形態に係る半導体試験装置の要部を示すブロック構成図。
【図３】図２の構成を利用する半導体装置の製造方法について説明する流れ図。
【図４】図３の第１変形例を示す流れ図。
【図５】図３の第２変形例を示す流れ図。
【符号の説明】
【００４２】
１０，２０…ウェハプローバ、１１，２０２…プローブカード、１２，２０３…測定用ボード、１３…カメラ機構、１３１，２０５ａ…カメラ、２０１…ステージ、２０４…接続リング、２０５…外観検査機構、２０５ｘ…画像信号ケーブル、２０５ｙ…画像処理部、２１…テストヘッド、２２…パフォーマンスボード、３０…テスタ、３１…測定信号ケーブル、４０…半導体試験装置、４０１…判定表示機構Ｈ１，Ｈ２…開口部、Ｐ１，Ｐ２…探針、Ｗａｆ…半導体ウェハ、ＣＨＩＰ…ＩＣチップ領域、ＢＭＰ…バンプ電極、Ｓ１〜Ｓ７，Ｓ３ｐ，Ｓ５ｐ…処理ステップ。
【図１】
2006049599.tif 000003
【図２】
2006049599.tif 000004
【図３】
2006049599.tif 000005
【図４】
2006049599.tif 000006
【図５】
2006049599.tif 000007