(57)【要約】【課題】  インピーダンス制御を容易にしたマイクロストリップ線路及び特性インピーダンス制御方法を提供する。【解決手段】  基板１１と、基板１１の上に形成されたグランドメタル１２と、グランドメタル１２の上に形成された誘電体層１３と、誘電体層１３の上に形成された信号線１４とからマイクロストリップ線路１０を構成し、誘電体層１３の幅をグランドメタル１２の幅よりも小さい構造とする。【選択図】図１
2006033217.tif 000002
【特許請求の範囲】
【請求項１】
信号線とグランドメタルとが誘電体層を介して設けられたマイクロストリップ線路において、
前記誘電体層の一部を、当該誘電体層の誘電率とは異なる誘電率を有する材料で置き換えることにより、前記信号線と前記グランドメタルの間の実効的な誘電率を調整したことを特徴とするマイクロストリップ線路。
【請求項２】
請求項１に記載するマイクロストリップ線路において、
前記誘電体層の一部又は全体の幅は、前記グランドメタルの幅よりも小さいことを特徴とするマイクロストリップ線路。
【請求項３】
請求項１に記載するマイクロストリップ線路において、
前記誘電体層の幅は、前記信号線の幅と略同じであることを特徴とするマイクロストリップ線路。
【請求項４】
請求項１に記載するマイクロストリップ線路において、
前記誘電体層の幅は、前記信号線の幅よりも小さいことを特徴とするマイクロストリップ線路。
【請求項５】
請求項１ないし４のいずれかに記載するマイクロストリップ線路において、
特性インピーダンスが５０Ωであることを特徴とするマイクロストリップ線路。
【請求項６】
請求項１ないし５のいずれかに記載するマイクロストリップ線路において、
当該マイクロストリップ線路は、半導体基板上に作製されていることを特徴とするマイクロストリップ線路。
【請求項７】
信号線とグランドメタルとが誘電体層を介して設けられてなり、前記誘電体層の一部又は全体の幅が前記グランドメタルの幅よりも小さいマイクロストリップ線路を用いて、
前記誘電体層の幅を変化させることにより、マイクロストリップ線路の特性インピーダンスを制御することを特徴とする特性インピーダンス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロストリップ線路及び特性インピーダンス制御方法に関し、例えば、電子デバイス、光デバイス及びそれらのモジュール等で利用される配線線路として用いることができる。
【背景技術】
【０００２】
半導体電子デバイスや半導体光デバイスの最近の急速な高速化にともなって、半導体素子上に構成される配線線路においてもマイクロストリップ線路構造が用いられる場合が増加してきた。
【０００３】
図５は、従来のマイクロストリップ線路の一例の概略断面構造図である。同図に示すように、マイクロストリップ線路５０は、基板５１と、基板５１の上に形成されたグランドメタル５２と、グランドメタル５２の上に形成された誘電体層５３と、誘電体層５３の上に形成された信号線５４とからなり、誘電体層５３をグランドメタル５２及び信号線５４で挟んだ構造を有する。
【０００４】
また、図６は、従来のマイクロストリップ線路の一例の概略断面構造図である。同図に示すように、マイクロストリップ線路６０は、グランドメタル６２と、グランドメタル６２の上に形成された基板としての誘電体層６３と、誘電体層６３の上に形成された信号線６４とからなる。作製方法としては、比較的硬度の高い誘電体基板（誘電体層６３）の表裏面に、蒸着等の方法によりグランドメタル６２及び信号線６４を形成して、作製する。
【０００５】
マイクロストリップ線路50,60の特性インピーダンスは、信号線54,64の幅、信号線54,64とグランドメタル52,62のギャップ（誘電体層53,63の厚さ）及び信号線54,64とグランドメタル52,62の間の誘電率（誘電体層53,63の誘電率）で決定される。なお、図面において各部材の「幅」は、図面における左右方向の長さを言うものとする。
【０００６】
高周波電気信号の発生源や測定器等の特性インピーダンスは、一般的に５０Ωであるため、半導体素子自体や半導体素子上の配線線路の特性インピーダンスについても５０Ωに整合したものが設計されることが多い。このため、高周波信号に対する半導体素子の良好な特性を実現するために、精密な構造制御プロセスが必要となっている。
【０００７】
この精密な構造制御プロセスとして、高周波線路となるマイクロストリップ線路等の電極を作製する際には、一般的に、プロセスする基板表面を平坦に保ち、フォトリソグラフィ工程におけるパターン精度を確保しやすくしたプロセス手順が採用されている。
【０００８】
例えば、グランドメタル52,62の幅を大きく設計して、その上の誘電体層53,63も同じ幅とすることで、最も細かいパターンとなる信号線54,64のパターン精度を確保しやすいプロセス工程が採用されている。
【０００９】
一般的に、マイクロストリップ線路等の作製では、誘電体層の表裏面に信号線パターンやグランドメタルパターンを形成する手法が用いられており、これに起因して、従来のマイクロストリップ線路50,60は、誘電体層53,63の幅とグランドメタル52,62の幅が同じ、または、グランドメタル52,62の幅に比べて誘電体層53,63の幅が大きい構造を有している（例えば、下記非特許文献１、特許文献１を参照。）。
【００１０】
【非特許文献１】阿部英太郎、“マイクロ波”、東京大学出版会、1992年8月、p.39
【特許文献１】特開平０５−１２９８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、マイクロストリップ線路において、グランドメタルの幅と誘電体層の幅が同等となるような従来の構造では、マイクロストリップ線路の特性制御や作製方法が制限されるという問題があった。
【００１２】
例えば、半導体素子の配線部分に、特性インピーダンス５０Ωのマイクロストリップ線路を幅５０μｍの信号線、比誘電率４の特性を有する誘電体層により構成する場合には、誘電体層の厚さは約２５μｍとなる。
【００１３】
精細なパターン形成を必要とする素子作製においては、フォトリソグラフィ工程での精度を確保できるように、ウエハ表面を平坦にすることが重要となるが、上述するように、例えば誘電体層の厚さが約２５μｍとなった場合には、電子デバイスや光デバイス部分との段差が大きくなり、その後のプロセスが困難となる。例えば、誘電体層の上に形成する信号線パターンの精度が劣化して、配線線路の特性インピーダンス制御ができない等の問題が生じる。
【００１４】
また、誘電体層について比誘電率及び層厚が固定されている場合に、特性インピーダンスを制御して例えば５０Ωとするためには、信号線の幅を調整する必要があるが、信号線の幅によって信号線そのもののマイクロ波ロスが増加するという問題がある。
【００１５】
例えば、誘電体層の形成をＳｉＯ2等のスパッタによって行う場合には、層厚を精密に制御することができる一方、層厚を大きくするとクラックが発生するおそれがあるため、層厚は大きくても１μｍ程度にしかできない。この場合、特性インピーダンスを５０Ωに調整するためには、信号線の幅を小さくしなければならず、信号線の幅の制御が非常に困難となる問題や、マイクロ波ロスが増加するという問題が生じる。
【００１６】
一方、実際の半導体デバイス上のマイクロストリップ線路では、プロセスの容易性、誘電体層の厚さが比較的確保しやすいという観点から、誘電体材料としてポリイミド材料やＢＣＢ材料を用いることが多い。この場合には、層厚を大きくすることは可能であるが、層厚の精度制御が低いという理由から、特性インピーダンス制御が難しい、更には歩留まりを上げにくい（再現性を確保しにくい）という問題が生じる。
【００１７】
また、劈開によって素子を切り出して得られる半導体光デバイスにおいては、劈開をしやすいように半導体基板を薄く研磨することが一般的であるが、ポリイミド等の誘電体層の厚さを大きくした場合には、基板と厚い誘電体層との応力差が大きくなり、研磨工程においてウエハに反りが生じて、基板にクラックが入るという問題がある。
【００１８】
本発明は上記状況に鑑みてなされたものであり、特性インピーダンスの制御を容易にして、歩留まりを向上させ、基板の研磨工程におけるクラックのおそれを抑制したマイクロストリップ線路及び特性インピーダンス制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決する本発明に係るマイクロストリップ線路は、
信号線とグランドメタルとが誘電体層を介して設けられたマイクロストリップ線路において、
前記誘電体層の一部を、当該誘電体層の誘電率とは異なる誘電率を有する材料で置き換えることにより、前記信号線と前記グランドメタルの間の実効的な誘電率を調整したことを特徴とするマイクロストリップ線路である。
【００２０】
誘電体層の一部を誘電率の異なる材料で置き換えて実効的な誘電率を調整するとは、例えば、誘電体層の誘電率よりも低い誘電率を有する材料で置き換えて、実効的な誘電率を減少させたり、誘電体層の誘電率よりも高い誘電率を有する材料で置き換えて、実効的な誘電率を増加させたりして調整する。また、例えば、誘電体層の一部を固体材料で置き換えるだけでなく、誘電体層の一部を除去して空気等の気体で置き換えるようにしてもよい。
【００２１】
また、上記マイクロストリップ線路において、
前記誘電体層の一部又は全体の幅は、前記グランドメタルの幅よりも小さいことを特徴とするマイクロストリップ線路である。
【００２２】
また、上記マイクロストリップ線路において、
前記誘電体層の幅は、前記信号線の幅と略同じであることを特徴とするマイクロストリップ線路である。
【００２３】
また、上記マイクロストリップ線路において、
前記誘電体層の幅は、前記信号線の幅よりも小さいことを特徴とするマイクロストリップ線路である。
【００２４】
また、上記マイクロストリップ線路において、
特性インピーダンスが５０Ωであることを特徴とするマイクロストリップ線路である。
【００２５】
また、上記マイクロストリップ線路において、
当該マイクロストリップ線路は、半導体基板上に作製されていることを特徴とするマイクロストリップ線路である。
【００２６】
上記課題を解決する本発明に係る特性インピーダンス制御方法は、
信号線とグランドメタルとが誘電体層を介して設けられてなり、前記誘電体層の一部又は全体の幅が前記グランドメタルの幅よりも小さいマイクロストリップ線路を用いて、
前記誘電体層の幅を変化させることにより、マイクロストリップ線路の特性インピーダンスを制御することを特徴とする特性インピーダンス制御方法である。
【００２７】
上述する種々の発明は、誘電体層の実効的な誘電率を制御することにより、誘電体層の層厚や信号線の線路幅に自由度を与えて、上記課題を解決するマイクロストリップ線路及び特性インピーダンス制御方法である。
【発明の効果】
【００２８】
本発明に係るマイクロストリップ線路によれば、グランドメタルと信号線のギャップが十分確保できない、あるいはグランドメタルと信号線のギャップに制限があるようなマイクロストリップ線路においても、特性インピーダンスの制御が可能となる。
【００２９】
また、誘電体層の厚さが同じ条件で、信号線の幅を広げることができるため、マイクロ波ロスを低減させることができる。特に半導体電子デバイス、半導体光デバイスにおいては、配線部分のマイクロストリップ線路構造における誘電体層の厚さが制限される場合があるので、このロス低減効果は有効である。また、パターン幅の最も細かい信号線の幅を従来よりも広くすることができるため、プロセスに要求される精度を緩和することができる。
【００３０】
また、本発明に係るマイクロストリップ線路の構造を利用し、誘電体層の幅をエッチング等で除去することにより、マイクロストリップ線路の特性インピーダンスを制御することができる（インピーダンス制御方法とすることができる）。この制御方法によれば、信号線を傷つけることがないため、信号線の抵抗を損なうことなく線路の特性インピーダンスを制御することができる。特に、誘電体材料として層厚の制御が困難な有機膜を使用したマイクロストリップ線路等においても、インピーダンス調整が可能となる。これらの結果、製品の歩留まりを向上させることができる。
【００３１】
また、信号線周辺以外の誘電体層を除去する本発明の構造では、厚い誘電体層を構成した場合にも、その誘電体層が基板全面に存在しないため、特に劈開の必要な半導体光デバイスの作製プロセスにおいて、研磨時の応力に基づく基板の反りの発生、基板へのクラックの発生を抑制でき、高歩留まりの作製が可能となる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態を図面を用いて詳細に説明するが、本発明はこれに限定されるものではない。
【００３３】
＜第１の実施形態＞
図１は、第１の実施形態に係るマイクロストリップ線路の概略断面構造図である。同図に示すように、本実施形態に係るマイクロストリップ線路１０は、基板１１と、基板１１の上に形成されたグランドメタル１２と、グランドメタル１２の上に形成された誘電体層１３と、誘電体層１３の上に形成された信号線１４とからなり、誘電体層１３の幅がグランドメタル１２の幅に比べて小さい構造となっている。
【００３４】
＜第２の実施形態＞
図２は、第２の実施形態に係るマイクロストリップ線路の概略断面構造図である。同図に示すように、本実施形態に係るマイクロストリップ線路２０は、基板２１と、基板２１の上に形成されたグランドメタル２２と、グランドメタル２２の上に形成された誘電体層２３と、誘電体層２３の上に形成された信号線２４とからなり、誘電体層２３の幅がグランドメタル２２の幅に比べて小さく、かつ誘電体層２３の幅と信号線２４の幅が同等の構造となっている。
【００３５】
＜第３の実施形態＞
図３は、第３の実施形態に係るマイクロストリップ線路の概略断面構造図である。同図に示すように、本実施形態に係るマイクロストリップ線路３０は、基板３１と、基板３１の上に形成されたグランドメタル３２と、グランドメタル３２の上に形成された誘電体層３３と、誘電体層３３の上に形成された信号線３４とからなり、誘電体層３３の幅がグランドメタル３２の幅に比べて小さく、かつ誘電体層３３の幅が信号線２４の幅に比べて小さい構造となっている。
【００３６】
＜実施形態に係るマイクロストリップ線路の作製方法＞
図４は、第１の実施形態に係るマイクロストリップ線路の作製プロセスを説明する図である。同図に示すように、まず、基板１１の上にグランドメタル１２を形成し（同図（ａ））、更にグランドメタル１２の上に、グランドメタル１２の幅と同じ幅を有する誘電体層１３’（幅調整前の誘電体層）を形成した（同図（ｂ））。
【００３７】
本実施形態では、誘電体層１３’を形成する誘電体材料としてポリイミドを用い、スピンコートによりグランドメタル１２の上にポリイミド材料を塗布後、ポリイミドをベークして固化することにより、制御した層厚を有する誘電体層１３’を形成した。
【００３８】
次に、固化した誘電体層１３’の上面に信号線１４を形成し（同図（ｃ））、更に信号線１４を覆うようにレジストパターン１５を形成した（同図（ｄ））。
【００３９】
その後、レジストパターン１５をマスクとして、誘電体層１３’に対して例えばＯ2−ＲＩＥ等のドライエッチング等を行い、誘電体層１３’の不要な部分を除去することにより、所望の幅を有する誘電体層１３を形成した（同図（ｅ））。
【００４０】
最後に、信号線１４を覆うレジストパターン１５を取り除くことにより、第１の実施形態に係るマイクロストリップ構造１０を作製した（同図（ｆ））。
【００４１】
上述する、マイクロストリップ線路の作製方法では、信号線１４を覆って形成したレジストパターン１５をマスクとして、誘電体層１３’の不要な部分をドライエッチングにより除去したが、信号線１４自体をメタルマスクと見なしてドライエッチングを行ってもよい。この場合、図２に示す第２の実施形態に係るマイクロストリップ線路２０を作製することができる。
【００４２】
また、第２の実施形態に係るマイクロストリップ線路２０を形成した後、更に、例えばＯ2アッシャー等による処理を行い、信号線２４直下の誘電体層２３の一部を除去することにより、図３に示す第３の実施形態に係るマイクロストリップ線路３０を作製することができる。
【００４３】
上述するマイクロストリップ線路の作製方法以外にも、例えば、誘電体材料として感光性のポリイミドを用いることにより、誘電体層の幅をフォトリソグラフィ法によって制御してもよい。
【００４４】
＜実施形態に係るマイクロストリップ線路のインピーダンス制御＞
次に、実施形態に係るマイクロストリップ線路を用いて、インピーダンス制御（トリミング）を実施した結果（下記、表１を参照。）について説明する。
【００４５】
【表１】
2006033217.tif 000003
【００４６】
信号線の幅を１０μｍ、ポリイミドで形成した誘電体層の厚さを３μｍ、幅を２００μｍ（グランドメタルの幅は２００μｍ）として作製したマイクロストリップ線路において、その特性インピーダンスはネットワークアナライザによる評価から39.65Ωと見積もられた。
【００４７】
このウエハに対して、更に、信号線をマスクとしてＯ2−ＲＩＥによるドライエッチングを行い、誘電体層の幅を信号線の幅と同程度の１Ｏμｍとしたところ、その特性インピーダンスは41.97Ωとなった。
【００４８】
更に、このウエハに対して、Ｏ2アッシャーおよび弱アルカリ性溶液による後処理を施し、誘電体層の幅を約５μｍとしたところ、その特性インピーダンスは50.38Ωとなった。
【００４９】
以上のように、誘電体層の幅を変化させることにより、インピーダンスの制御を容易に行うことができ、素子を作製した後にもインピーダンス調整が可能であることが分かった。
【００５０】
誘電体層の幅を変化させることにより、層のサイドに存在する空気の誘電率を利用して、信号線に対する実効的な誘電率を減少させることができ、インピーダンス制御が可能となる。
【００５１】
また、従来のマイクロストリップ線路と同様の設計で作製したマイクロストリップ線路において、誘電体層の厚さを３μｍ、幅を２００μｍ（グランドメタルの幅も同じ）、信号線の幅を約７μｍとした場合には、その特性インピーダンスは約５０Ωであったが、信号線のマイクロ波ロスは１ｍｍ当たり１．３５ｄＢであった。
【００５２】
一方、実施形態に係るマイクロストリップ線路において、誘電体層の厚さを３μｍ、幅を５μｍ（グランドメタルの幅は２００μｍ）、信号線の幅を１０μｍとした場合には、信号線のマイクロ波ロスは１ｍｍ当たり０．８３ｄＢであり、従来構造に比べて０．５２ｄＢのロス低減効果を確認した。
【００５３】
すなわち、実施形態に係るマイクロストリップ線路では、誘電体層の幅を小さくして実効的な誘電率を減少させることにより、同じ特性インピーダンスを得る場合であっても、信号線の幅を大きくすることができ、マイクロ波ロスを減少させたり、信号線の幅の制御を容易にしたりすることができる。
【００５４】
なお、実施形態に係るマイクロストリップ線路は、半導体基板上だけでなく、モジュール内の配線などに用いられるアルミナ基板上でも同様の効果を奏することは言うまでもない。
【００５５】
実施形態に係るマイクロストリップ線路の構造は、半導体基板上に従来と同様の作製プロセスによってマイクロストリップ線路を精度よく作製し、その後、誘電体部分をＲＩＥ等のドライエッチング等で除去して構成してもよい。このことにより、従来の作製プロセスを踏襲した上で、実施形態に係るマイクロストリップ線路を簡単に作製できるメリットを有する。
【図面の簡単な説明】
【００５６】
【図１】第１の実施形態に係るマイクロストリップ線路の概略断面構造図である。
【図２】第２の実施形態に係るマイクロストリップ線路の概略断面構造図である。
【図３】第３の実施形態に係るマイクロストリップ線路の概略断面構造図である。
【図４】第１の実施形態に係るマイクロストリップ線路の作製プロセスを説明する図である。
【図５】従来のマイクロストリップ線路の一例の概略断面構造図である。
【図６】従来のマイクロストリップ線路の一例の概略断面構造図である。
【符号の説明】
【００５７】
１０    マイクロストリップ線路
１１    基板
１２    グランドメタル
１３    誘電体層
１３’  幅調整前の誘電体層
１４    信号線
１５    レジストパターン
２０，３０    マイクロストリップ線路
２１，３１    基板
２２，３２    グランドメタル
２３，３３    誘電体層
２４，３４    信号線
５０，６０    マイクロストリップ線路
５１    基板
５２，６２    グランドメタル
５３，６３    誘電体層
５４，６４    信号線
【図１】
2006033217.tif 000004
【図２】
2006033217.tif 000005
【図３】
2006033217.tif 000006
【図４】
2006033217.tif 000007
【図５】
2006033217.tif 000008
【図６】
2006033217.tif 000009