(57)【要約】【課題】回路基板５の裏面に後から実装する半導体ベアチップ加圧時の反りを矯正し、半導体ベアチップの破壊を防止し、位置合せ認識時の認識不良及び誤認識を防止すること。【解決手段】回路基板５の少なくとも１箇所以上を基板矯正ツール１２と基板矯正ガイド１３で挟み込み、押圧して回路基板５の矯正を行いながら、半導体ベアチップ押圧ツール１４にて押圧し、加熱加圧を行うことにより、後から実装する半導体ベアチップの破壊防止、認識不良及び誤認識の防止が可能となる。【選択図】図３
2006229106.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に第２の半導体ベアチップを実装するに際し、前記回路基板の他方の面の前記第２の半導体ベアチップ周辺の前記回路基板を、前記第２の半導体ベアチップを押圧するツールとは別のツールを用いて少なくとも１箇所以上押圧しながら、前記第２の半導体ベアチップを前記回路基板に搭載する工程、もしくは搭載された前記第２の半導体ベアチップと前記回路基板の間に介在する熱硬化性樹脂を熱により硬化する工程を有することを特徴とする半導体装置の実装方法。
【請求項２】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に第２の半導体ベアチップを実装するに際し、前記回路基板の両面をプレートにて挟み込む工程と、前記第２の半導体ベアチップを前記回路基板に搭載する工程もしくは搭載された前記第２の半導体ベアチップと前記回路基板の間に介在する熱硬化性樹脂を熱により硬化する工程とを有することを特徴とする半導体装置の実装方法。
【請求項３】
請求項１または２いずれかに記載の半導体装置の実装方法により、回路基板の両面にそれぞれ第１および第２の半導体ベアチップが実装された半導体装置。
【請求項４】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に実装される第２の半導体ベアチップを押圧する第１のツールと、前記第２の半導体ベアチップ周辺の前記回路基板を少なくとも１箇所以上押圧する第２のツールと、前記第２の半導体ベアチップを前記回路基板に搭載する手段、もしくは搭載された前記第２の半導体ベアチップと前記回路基板の間に介在する熱硬化性樹脂を熱により硬化する手段とを有することを特徴とする半導体装置の実装装置。
【請求項５】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に第２の半導体ベアチップが実装される前記回路基板の両面を挟み込むプレートと、前記第２の半導体ベアチップを前記回路基板に搭載する手段もしくは搭載された前記第２の半導体ベアチップと前記回路基板の間に介在する熱硬化性樹脂を熱により硬化する手段とを有することを特徴とする半導体装置の実装装置。
【請求項６】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に第２の半導体ベアチップを実装するに際し、前記回路基板の他方の面の前記第２の半導体ベアチップ周辺の前記回路基板を、前記第２の半導体ベアチップを押圧するツールとは別のツールを用いて少なくとも１箇所以上押圧しながら、前記第２の半導体ベアチップを押圧し前記第２の半導体ベアチップに形成された突起電極バンプを前記回路基板上に形成された電極上で変形させ、同時に前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる工程を有することを特徴とする半導体装置の実装方法。
【請求項７】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に第２の半導体ベアチップを実装するに際し、前記回路基板の両面をプレートにて挟み込む工程と、前記第２の半導体ベアチップを押圧し前記第２の半導体ベアチップに形成された突起電極バンプを前記回路基板上に形成された電極上で変形させ、同時に前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる工程を有することを特徴とする半導体装置の実装方法。
【請求項８】
請求項６または７いずれかに記載の半導体装置の実装方法により、回路基板に半導体ベアチップが実装された半導体装置。
【請求項９】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に実装される第２の半導体ベアチップを押圧し、前記第２の半導体ベアチップに形成された突起電極バンプを前記回路基板上に形成された電極上で変形させる第１のツールと、前記第２の半導体ベアチップ周辺の前記回路基板を少なくとも１箇所以上押圧する第２のツールと、前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる手段とを有することを特徴とする半導体装置の実装装置。
【請求項１０】
第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に第２の半導体ベアチップが実装される前記回路基板の両面を挟み込むプレートと、前記第２の半導体ベアチップに形成された突起電極バンプを前記回路基板上に形成された電極上で変形させるのツールと、前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる手段とを有することを特徴とする半導体装置の実装装置。
【請求項１１】
回路基板の片面に搭載された複数個の半導体ベアチップを同時に押圧し前記半導体ベアチップに形成された突起電極バンプを前記回路基板に形成された電極上で変形させ、同時に前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる工程を有し、前記複数個の半導体ベアチップの厚みバラツキが±１０μｍ以内に管理されていることを特徴とする半導体装置の実装方法。
【請求項１２】
回路基板の一方の面に複数個の半導体ベアチップを搭載しかつ前記回路基板の他方の面に半導体ベアチップを搭載し、前記回路基板両面の半導体ベアチップを同時に押圧し前記半導体ベアチップに形成された突起電極バンプを前記回路基板に形成された電極上で変形させ、同時に前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる工程を有し、前記回路基板に実装される複数個の前記半導体ベアチップの厚みバラツキが前記回路基板の片面ごとに±１０μｍ以内に管理されていることを特徴とする半導体装置の実装方法。
【請求項１３】
回路基板の両面にメモリ用途の半導体ベアチップを押圧し前記半導体ベアチップに形成された突起電極バンプを前記回路基板に形成された電極上で変形させ、同時に前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させて構成された前記メモリ用半導体ベアチップのデータライン部のパッドレイアウトを前記回路基板の両面で面対称にすることにより、前記回路基板の両面に搭載された前記メモリ用半導体ベアチップのデータラインを前記回路基板内で共通化していることを特徴とする半導体装置。
【請求項１４】
両面に半導体ベアチップが実装される回路基板に搭載された前記半導体ベアチップを押圧し前記半導体ベアチップに形成された突起電極バンプを前記回路基板に形成された電極上で変形させるツールと、前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる手段と、前記回路基板の両面を同時に加熱加圧するための加熱ヒータを備えた加熱ツールと、断熱性のガラスもしくは石英からなるステージとを有することを特徴とする半導体装置の実装装置。
【請求項１５】
両面に半導体ベアチップが実装される回路基板に搭載された前記半導体ベアチップを押圧し前記半導体ベアチップに形成された突起電極バンプを前記回路基板に形成された電極上で変形させるツールと、前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる手段と、前記回路基板の両面を同時に加熱加圧するための加熱ヒータを備えた加熱ツールと、加熱ヒータを備えたステージとを有することを特徴とする半導体装置の実装装置。
【請求項１６】
ステージに備えた加熱ヒータがセラミックスヒータまたはパルスヒータであることを特徴とする請求項１５記載の半導体装置の実装装置。
【請求項１７】
ステージに備えた加熱ヒータがセラミックスヒータまたはパルスヒータであることを特徴とする請求項１６記載の半導体装置の実装装置。
【請求項１８】
回路基板の両面を同時に加熱加圧するための加熱ツールに備えた加熱ヒータと、ステージに備えた加熱ヒータが共にコンスタントヒータであることを特徴とする請求項１５記載の半導体装置の実装装置。
【請求項１９】
両面に半導体ベアチップが実装される回路基板に搭載された前記半導体ベアチップを押圧し前記半導体ベアチップに形成された突起電極バンプを前記回路基板に形成された電極上で変形させるツールと、前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる手段と、前記回路基板の両面を同時に加熱加圧するための加熱ヒータを備えた二つの加熱ツールとを有することを特徴とする半導体装置の実装装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の片面もしくは両面の半導体ベアチップ取り付け面に半導体ベアチップがフリップチップ方法にて接続され、上記半導体ベアチップ取り付け面に対向する半導体ベアチップに形成された電極と回路基板上の電極とが電気的に接続される半導体装置の実装方法と実装装置および半導体装置に関するものである。
【背景技術】
【０００２】
電子回路基板は、あらゆる製品に使用されるようになり、かつ携帯機器の増加から、回路基板の半導体ベアチップをパッケージでなく裸のまま搭載するフリップチップ実装方法が求められている。さらに電子部品の高集積実装化に伴い、回路基板の両面に半導体ベアチップを実装する必要性が高まっている。
【０００３】
従来の電子機器の回路基板に半導体ベアチップを接合する方法について、以下に説明する。図１に示されるように、絶縁性の樹脂のシートもしくはペーストを半導体素子の実装における封止材として使用する半導体素子の実装工法が提案されている。
【０００４】
図１（ａ）において、半導体ベアチップ１上バンプは、半導体ベアチップ１のパッド２上に直径２５μｍのＡｕ線を用いてワイヤボンディング装置に付属するキャピラリ４によりバンプ３として形成される。あるいは、複数の半導体素子から構成されるウエハと呼ばれるシリコン結晶板にメッキを施してバンプを形成する場合もある。
【０００５】
図１（ｂ）において、回路基板５に封止シート６を半導体素子実装領域に置き、貼り付けツール７を用いて加熱、加圧を行って貼り付けた。この時の加熱は封止シート６が硬化反応を起こさず、かつ、封止シート６の軟化を起こさせ、回路基板５への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。ペーストの場合は回路基板５へ塗布する。
【０００６】
図１（ｃ）において、回路基板５上の基板電極８と半導体素子１に形成したバンプ３が接するように位置合わせして実装ヘッド９によりマウントする。
【０００７】
図１（ｄ）において、回路基板５上にマウントした半導体素子１の裏面から圧着ツール１０を用いて加圧、加熱を行い、封止シート６樹脂硬化反応を起こさせる。
【０００８】
以上の工程を行うことにより、半導体素子の実装を短時間に、かつ、容易に行うことができるようになり、以上の実装工法と関連している封止シート６に導電粒子を混入させた異方性導電フィルムを用いた工法はＡＣＦ工法として広く実用されるようになってきた（例えば、特許文献１参照）。
【０００９】
両面に半導体ベアチップを実装する場合、上記貼り付け方法により回路基板５の表面に封止シート６を貼り付け、半導体素子１を位置合わせしてマウントする。その後圧着ツール１０を用いて加圧、加熱を行い、封止シート６の樹脂硬化反応を起こさせる。さらにここまでの工程を繰り返し、一つの回路基板内に複数個、特にその回路基板の両面に半導体ベアチップを実装することが求められている。
【特許文献１】特開平１０−８３００７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記従来の半導体ベアチップを回路基板の片面に複数個もしくは両面に複数個実装するためには、以下のような問題点がある。
【００１１】
すなわち、圧着ツールにより加熱するため、前もって片面の他の箇所もしくは両面に樹脂の封止シートを貼り付けておくと、基板の他の箇所もしくは裏面にまで熱が伝わり、樹脂封止シートが反応してしまい、裏面の半導体素子が実装できない。そのため、１箇所目の圧着を完了後、他の箇所もしくは裏面の樹脂封止シートを貼り付け、マウントし、圧着するため実装タクトが長くなってしまう。
【００１２】
さらに、従来の技術で一箇所づつ実装する場合、１箇所目の圧着を完了した際に樹脂封止シートもしくはペーストの硬化収縮により回路基板および半導体素子に反りが発生し、他の箇所もしくは裏面に実装する際その反りにより圧着の荷重が先に実装した半導体ベアチップに集中し、その半導体ベアチップを破壊したり、実装装置による位置合わせ認識時に反りを有する基板を認識するために、認識不良および誤認識を発生する場合がある。
【００１３】
本発明は、前記従来の課題を解決するもので、圧着回数の減少による実装タクトの短縮が可能で、回路基板および半導体素子に反りが発生せず、これらの位置合わせ認識時に認識不良および誤認識の発生を低減することが可能となる半導体装置の実装方法と実装装置、およびこのような実装方法と実装装置により製造される半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の半導体装置の実装方法は第１の半導体ベアチップが実装された回路基板の一方の面に対する他方の面の前記第１の半導体ベアチップと対向する位置に第２の半導体ベアチップを実装するに際し、前記回路基板の他方の面の前記第２の半導体ベアチップ周辺の前記回路基板を、前記第２の半導体ベアチップを押圧するツールとは別のツールを用いて少なくとも１箇所以上押圧しながら、前記第２の半導体ベアチップを前記回路基板に搭載する工程、もしくは搭載された前記第２の半導体ベアチップと前記回路基板の間に介在する熱硬化性樹脂を熱により硬化する工程を有するものである。
【００１５】
また、回路基板の片面に搭載された複数個の半導体ベアチップを同時に押圧し前記半導体ベアチップに形成された突起電極バンプを前記回路基板に形成された電極上で変形させ、同時に前記回路基板との間に介在する熱硬化性樹脂を熱により硬化させる工程を有し、前記複数個の半導体ベアチップの厚みバラツキが±１０μｍ以内に管理されていることを特徴とするものである。
【００１６】
また、本発明の半導体装置の実装装置は、上記半導体装置の実装方法における各工程を実施するための各手段を有し、さらに本発明の半導体装置は上記半導体装置の実装方法により製造されるものであることを特徴とする。
【００１７】
本構成によって、実装タクトの短縮が可能であり、また、回路基板および半導体素子に反りが発生せず、これらの位置合わせ認識時に認識不良および誤認識の発生を低減することができる。
【発明の効果】
【００１８】
以上のように、本発明によれば、両面に樹脂の封止シートを貼り付け、マウントし、同時に圧着するため圧着回数が減少し、実装タクトを短縮することができる。
【００１９】
さらに、圧着前に裏面のマウントを行うため、裏面のマウント時に回路基板および半導体素子に反りが発生せず、実装装置による位置合わせ認識時に認識不良および誤認識を発生する可能性が低くなり、これらの効果により生産性の高い半導体素子実装を実現することができる。
【発明を実施するための最良の形態】
【００２０】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
（実施の形態１）
図３は、本発明の実施の形態１における回路基板の片面に半導体ベアチップが実装された回路基板のもう一方の面に半導体ベアチップを実装する半導体装置の製造工程の概略図である。
【００２２】
図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図３（ａ）に示すように、回路基板５の少なくとも一箇所以上をシリンダ１１を有する基板矯正ツール１２と基板矯正ガイド１３で挟み込み、押圧しながら回路基板５を矯正する。図３（ｂ）に示すように、この回路基板５の矯正を行いながら、半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識の防止を可能とする半導体装置の実装方法が実現する。
【００２３】
（実施の形態２）
図４は、本発明の実施の形態２における回路基板の片面に半導体ベアチップが実装された回路基板のもう一方の面に半導体ベアチップを実装する半導体装置の製造工程の概略図である。
【００２４】
図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図４（ａ）に示すように、回路基板５の両面をプレート１５およびプレート１６で挟み込み、回路基板５を矯正する。この回路基板５の矯正を行いながら、半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識の防止を可能とする半導体装置の実装方法が実現する。
【００２５】
（実施の形態３）
図５（ａ）は、本発明の実施の形態３における回路基板５の片面に半導体ベアチップが実装され、回路基板５のもう一方の面に半導体ベアチップ１を実装した半導体装置の概略図である。図５（ｂ）に示すように、シリンダ１１を有する基板矯正ツール１２と基板矯正ガイド１３で矯正された回路基板５に半導体ベアチップを実装、もしくは図５（ｃ）に示す回路基板５の両面をプレート１５およびプレート１６で挟み込み、回路基板５の矯正を行いながら半導体ベアチップ押圧ツール１４にて加熱、加圧し実装すると、半導体ベアチップの破壊が防止され、回路基板５および両面の半導体ベアチップ１の反りは矯正しない場合より大幅に低減される。よって歩留まりが高く、反りの少ない半導体装置が得られる。
【００２６】
（実施の形態４）
図６は、本発明の実施の形態４における回路基板の片面に半導体ベアチップが実装された回路基板のもう一方の面に半導体ベアチップを実装する半導体装置の実装装置の概略図である。図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図６に示すように、回路基板５の少なくとも一箇所以上をシリンダ１１を有する基板矯正ツール１２と基板矯正ガイド１３で挟み込み、押圧して回路基板５の矯正を行いながら、半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識の防止を可能とした歩留まりの高い半導体装置の実装装置を得ることができる。
【００２７】
（実施の形態５）
図７は、本発明の実施の形態５における回路基板の片面に半導体ベアチップが実装された回路基板のもう一方の面に半導体ベアチップを実装する半導体装置の製造装置の概略図である。図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図７に示すように、回路基板５の両面をプレート１５およびプレート１６で挟み込み、回路基板５の矯正を行いながら半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識の防止を可能とした歩留まりの高い半導体装置の実装装置を得ることができる。
【００２８】
（実施の形態６）
図８は、本発明の実施の形態６における回路基板の片面に半導体ベアチップが実装された回路基板のもう一方の面に半導体ベアチップを実装する半導体装置の実装工程の概略図である。図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図８（ａ）に示すように、回路基板５の少なくとも一箇所以上をシリンダ１１を有する基板矯正ツール１２と基板矯正ガイド１３で挟み込み、押圧して回路基板５の矯正を行いながら、半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。
【００２９】
この際、図８（ｂ）に示すように、バンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化する。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識を防止し、かつ回路基板５の基板電極８の高さバラツキを吸収し、接続抵抗値が低く、３０秒以下の短時間でバンプ３と基板電極８の電気的接続が得られ、歩留まりの高い半導体装置の実装方法が実現できる。
【００３０】
（実施の形態７）
図９は、本発明の実施の形態７における回路基板の片面に半導体ベアチップが実装された回路基板のもう一方の面に半導体ベアチップを実装する半導体装置の実装工程の概略図である。図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図９（ａ）に示すように、回路基板５の両面をプレート１５およびプレート１６で挟み込み、回路基板５の矯正を行いながら半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。
【００３１】
この際、図９（ｂ）に示すように、バンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化する。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識を防止し、かつ回路基板５の基板電極８の高さバラツキを吸収し、接続抵抗値が低く、３０秒以下の短時間でバンプ３と基板電極８の電気的接続が得られ、歩留まりの高い半導体装置の実装方法が実現できる。
【００３２】
（実施の形態８）
図１０（ａ）は、本発明の実施の形態８における回路基板５の片面に半導体ベアチップ１が実装され、回路基板５のもう一方の面に半導体ベアチップ１を実装した半導体装置の概略図である。図１０（ｂ）に示すように、シリンダ１１を有する基板矯正ツール１２と基板矯正ガイド１３で矯正された回路基板５に半導体ベアチップを実装、もしくは図１０（ｃ）に示す回路基板５の両面をプレート１５およびプレート１６で挟み込み、回路基板５の矯正を行いながら半導体ベアチップ押圧ツール１４にて加熱、加圧し実装すると、半導体ベアチップの破壊が防止され、回路基板５および両面の半導体ベアチップ１の反りは矯正しない場合より大幅に低減される。
【００３３】
さらに、図１０（ｂ）に示すように、バンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化する。よって回路基板５の基板電極８の高さバラツキを吸収し、接続抵抗値が低く、３０秒以下の短時間でバンプ３と基板電極８の電気的接続が得られ、歩留まりが高く、反りの少ない半導体装置が得られる。
【００３４】
（実施の形態９）
図１１は、本発明の実施の形態９における回路基板の片面に半導体ベアチップが実装された回路基板５のもう一方の面に半導体ベアチップを実装する半導体装置の製造装置の概略図である。図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図１１（ａ）に示すように、回路基板５の少なくとも一箇所以上をシリンダ１１を有する基板矯正ツール１２と基板矯正ガイド１３で挟み込み、押圧して回路基板５の矯正を行いながら、半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。
【００３５】
この際、図１１（ｂ）に示すように、バンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化する。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識を防止し、かつ回路基板５の基板電極８の高さバラツキを吸収し、接続抵抗値が低く、３０秒以下の短時間でバンプ３と基板電極８の電気的接続が得られ、歩留まりの高い半導体装置の実装装置が得られる。
【００３６】
（実施の形態１０）
図１２は、本発明の実施の形態１０における回路基板の片面に半導体ベアチップが実装された回路基板５のもう一方の面に半導体ベアチップを実装する半導体装置の製造装置の概略図である。図２に示す回路基板５の片面に半導体ベアチップ１が実装されていると、封止シート６もしくはペーストの硬化収縮により回路基板５および半導体ベアチップ１に反りが発生する。そこで図１２（ａ）に示すように、回路基板５の両面をプレート１５およびプレート１６で挟み込み、回路基板５の矯正を行いながら半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。
【００３７】
この際、図１２（ｂ）に示すように、バンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化する。このことにより、回路基板５および半導体ベアチップ１に発生した反りにより、後から実装する半導体ベアチップを加圧する際に生じる半導体ベアチップの破壊の防止、および位置合わせ認識時の認識不良および誤認識を防止し、かつ回路基板５の基板電極８の高さバラツキを吸収し、接続抵抗値が低く、３０秒以下の短時間でバンプ３と基板電極８の電気的接続が得られ、歩留まりの高い半導体装置の実装装置が得られる。
【００３８】
（実施の形態１１）
図１３は、本発明の実施の形態１１における、２チップ以上の半導体ベアチップ１７および１８を回路基板５に実装する半導体装置の製造工程の概略図である。２チップ以上の半導体ベアチップを回路基板５の片面に搭載し、半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。この際、図１３（ｂ）に示すように、バンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化する。このとき用いる半導体ベアチップ１７および１８は、その厚みバラツキが±１０μｍ以下、好適には±５μｍ以下に管理されていることが望ましい。
【００３９】
さらに、図１３（ｂ）に示すように、同一ウエハ１９内の半導体ベアチップを用いれば、その厚みバラツキはほぼ一定に管理される。この場合、同一ウエハ１９内であれば、任意の場所の半導体ベアチップ１７および１８もしくはそれ以上を用いればよい。この半導体ベアチップの厚みバラツキが管理されていることにより、各半導体ベアチップでバンプ３は確実に基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化し、良好な電気的接続が得られ、かつ同時に複数個の半導体ベアチップの実装を完了し、生産時間を少なくとも２倍以上短縮することにつながる半導体装置の実装方法が実現できる。
【００４０】
（実施の形態１２）
図１４（ａ）は、本発明の実施の形態１２における、４チップ以上の半導体ベアチップ２０、２１、２２、および２３を回路基板５に実装する半導体装置の製造工程の概略図である。４チップ以上の半導体ベアチップを回路基板５の両面に搭載し、半導体ベアチップ押圧ツール１４にて押圧し、加熱、加圧を行う。この際、図１４（ａ）に示すように、バンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化する。このとき用いる半導体ベアチップは、その厚みバラツキが±１０μｍ以下、好適には±５μｍ以下に管理されていることが望ましい。
【００４１】
さらに、図１４（ｂ）に示すように、同一ウエハ２４内の半導体ベアチップを用いれば、その厚みバラツキはほぼ一定に管理される。この場合、同一ウエハ２４内であれば、任意の場所の半導体ベアチップ１９、２０、２１および２２もしくはそれ以上を用いればよい。この半導体ベアチップの厚みバラツキが管理されていることにより、各半導体ベアチップでバンプ３は確実に基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化し、良好な電気的接続が得られ、かつ同時に複数個の半導体ベアチップの実装を完了し、生産時間を少なくとも４倍以上短縮することにつながる半導体装置の実装方法が実現できる。
【００４２】
（実施の形態１３）
図１５（ａ）は、本発明の実施の形態１３における回路基板２５の片面に半導体ベアチップ１が実装され、回路基板５のもう一方の面に半導体ベアチップ１を実装した半導体装置の概略図である。メモリ用途の半導体ベアチップ２６及び２７に形成されたバンプ３は基板電極８上で変形しながら、同時に封止シート６もしくはペーストは硬化して接合している。
【００４３】
図１５（ｂ）に示すように、このメモリ用半導体ベアチップ２６およびメモリ用半導体ベアチップのデータライン部のパッドレイアウトを、回路基板２５の両面で面対称にすることにより、この半導体装置の回路基板２５の電極は両面で同じ配置になっており、その回路基板２５の両面の電極はスルーホール２８で結ばれ、回路基板２５内でデータライン２８を共通化している。このことにより、基板内部の配線を半減しデータ転送を速めることが可能となる半導体装置を得ることができる。
【００４４】
（実施の形態１４）
図１６（ａ）は、本発明の実施の形態１４における回路基板の両面に半導体ベアチップを実装する実装工法の概略図である。
【００４５】
図１６（ｂ）の回路基板２９に、封止シート３０を半導体素子実装領域に置き、貼り付けツール３１を用いて加熱、加圧を行って貼り付ける。この時の加熱は封止シート３０が硬化反応を起こさず、かつ、封止シートの軟化を起こさせ、回路基板２９への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。表面貼り付け後、裏面の貼り付けを同様に行う。
【００４６】
図１６（ｃ）において、回路基板２９上の基板電極３２と半導体ベアチップ３３および半導体ベアチップ３４に形成したバンプ電極３５が接するように位置合わせして、実装ヘッド３６により片面づつ両面にマウントする。
【００４７】
図１６（ｄ）において、回路基板２９の両面にマウントした半導体ベアチップ３３および半導体ベアチップ３４に対し、下方は断熱性の高いガラスもしくは石英からなるステージ３８を配置し、上方から加熱可能な圧着ツール３７を用いて加圧する。この圧着工程において両面に熱及び加圧力が加わり、基板電極３２上でバンプ電極３５が変形しながら同時に樹脂シートが硬化し、電気的接合を行う。このことにより、両面同時に圧着を行うことで圧着工程の時間短縮が可能な半導体装置の実装装置が得られる。
【００４８】
（実施の形態１５）
図１７（ａ）は、本発明の実施の形態１５における回路基板の両面に半導体ベアチップを実装する実装工法の概略図である。
【００４９】
図１７（ｂ）の回路基板２９に、封止シート３０を半導体素子実装領域に置き、貼り付けツール３１を用いて加熱、加圧を行って貼り付ける。この時の加熱は封止シート３０が硬化反応を起こさず、かつ、封止シートの軟化を起こさせ、回路基板２９への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。表面貼り付け後、裏面の貼り付けを同様に行う。
【００５０】
図１７（ｃ）において、回路基板２９上の基板電極３２と半導体ベアチップ３３および半導体ベアチップ３４に形成したバンプ電極３５が接するように位置合わせして、実装ヘッド３６により片面づつ両面にマウントする。
【００５１】
図１７（ｄ）において、回路基板２９の両面にマウントした半導体ベアチップ３３および半導体ベアチップ３４に対し、下方は加熱可能なステージ３９を配置し、上方から加熱可能な圧着ツール３７を用いて加圧する。この圧着工程において両面に熱及び加圧力が加わり、基板電極３２上でバンプ電極３５が変形しながら同時に封止シートが硬化し、電気的接合を行う。回路基板の両面から加熱することにより、両面に均一に熱が伝わる。このことにより、両面同時に圧着を行うことで圧着工程の時間が短縮し、半導体装置の反りが少なくかつ接合信頼性の高い半導体装置の製造が可能な半導体実装装置が得られる。
【００５２】
（実施の形態１６）
図１８（ａ）は、本発明の実施の形態１６における回路基板の両面に半導体ベアチップを実装する実装工法の概略図である。
【００５３】
図１８（ｂ）の回路基板２９に、封止シート３０を半導体素子実装領域に置き、貼り付けツール３１を用いて加熱、加圧を行って貼り付ける。この時の加熱は封止シート３０が硬化反応を起こさず、かつ、封止シートの軟化を起こさせ、回路基板２９への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。表面貼り付け後、裏面の貼り付けを同様に行う。
【００５４】
図１８（ｃ）において、回路基板２９上の基板電極３２と半導体ベアチップ３３および半導体ベアチップ３４に形成したバンプ電極３５が接するように位置合わせして、実装ヘッド３６により片面づつ両面にマウントする。
【００５５】
図１８（ｄ）において、回路基板２９の両面にマウントした半導体ベアチップ３３および半導体ベアチップ３４に対し、下方はセラミックスヒータまたはパルスヒータで加熱可能なステージ４０を配置し、上方から加熱可能な圧着ツール３７を用いて加圧する。この圧着工程において両面に熱及び加圧力が加わり、基板電極３２上でバンプ電極３５が変形しながら同時に封止シートが硬化し、電気的接合を行う。回路基板の両面から加熱することにより、両面に均一に熱が伝わる。さらに、回路基板をステージ上に配置する際は、ステージにセラミックスヒータまたはパルスヒータを用いているために加熱しないことが可能であり、回路基板をステージ上に配置する間の封止シートの反応を抑制することができる。このことにより、両面同時に圧着を行うことで圧着工程の時間が短縮し、半導体装置の反りが少なくかつ接合信頼性の高い半導体装置の製造が可能な半導体実装装置が得られる。
【００５６】
（実施の形態１７）
図１９（ａ）は、本発明の実施の形態１７における回路基板の両面に半導体ベアチップを実装する実装工法の概略図である。
【００５７】
図１９（ｂ）の回路基板２９に、封止シート３０を半導体素子実装領域に置き、貼り付けツール３１を用いて加熱、加圧を行って貼り付ける。この時の加熱は封止シート３０が硬化反応を起こさず、かつ、封止シートの軟化を起こさせ、回路基板２９への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。表面貼り付け後、裏面の貼り付けを同様に行う。
【００５８】
図１９（ｃ）において、回路基板２９上の基板電極３２と半導体ベアチップ３３および半導体ベアチップ３４に形成したバンプ電極３５が接するように位置合わせして、実装ヘッド３６により片面づつ両面にマウントする。
【００５９】
図１９（ｄ）において、回路基板２９の両面にマウントした半導体ベアチップ３３および半導体ベアチップ３４に対し、下方はセラミックスヒータまたはパルスヒータで加熱可能なステージ４０を配置し、上方からはセラミックスヒータまたはパルスヒータで加熱可能な圧着ツール４１を用いて加圧する。この圧着工程において両面に熱及び加圧力が加わり、基板電極３２上でバンプ電極３５が変形しながら同時に封止シートが硬化し、電気的接合を行う。回路基板の両面から加熱することにより、両面に均一に熱が伝わる。さらに、回路基板をステージ上に配置する際は、ステージにセラミックスヒータまたはパルスヒータを用いているために加熱しないことが可能であり、回路基板をステージ上に配置する間の封止シートの反応を抑制することができる。圧着ツールにセラミックスヒータまたはパルスヒータを用いているために加圧と同時に圧着ツールを昇温することができる。加熱された状態の圧着ツールを用いると、この半導体装置を加熱するまでの間に輻射熱を受け、封止シートの反応が始まってしまうが、セラミックスヒータまたはパルスヒータを用いた圧着ツールで加圧すると、輻射熱による封止シートの反応を抑制することができる。このことにより、両面同時に圧着を行うことで圧着工程の時間が短縮し、半導体装置の反りが少なくかつ接合信頼性の高い半導体装置の製造が可能な半導体実装装置が得られる。
【００６０】
（実施の形態１８）
図２０（ａ）は、本発明の実施の形態１８における回路基板の両面に半導体ベアチップを実装する実装工法の概略図である。
【００６１】
図２０（ｂ）の回路基板２９に、封止シート３０を半導体素子実装領域に置き、貼り付けツール３１を用いて加熱、加圧を行って貼り付ける。この時の加熱は封止シート３０が硬化反応を起こさず、かつ、封止シートの軟化を起こさせ、回路基板２９への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。表面貼り付け後、裏面の貼り付けを同様に行う。
【００６２】
図２０（ｃ）において、回路基板２９上の基板電極３２と半導体ベアチップ３３および半導体ベアチップ３４に形成したバンプ電極３５が接するように位置合わせして、実装ヘッド３６により片面づつ両面にマウントする。
【００６３】
図２０（ｄ）において、回路基板２９の両面にマウントした半導体ベアチップ３３および半導体ベアチップ３４に対し、下方はコンスタントヒータで加熱可能なステージ４２を配置し、上方からはコンスタントヒータで加熱可能な圧着ツール４３を用いて加圧する。この圧着工程において両面に熱及び加圧力が加わり、基板電極３２上でバンプ電極３５が変形しながら同時に封止シートが硬化し、電気的接合を行う。回路基板の両面から加熱することにより、両面に均一に熱が伝わる。さらに、圧着ツールとステージにセラミックスヒータまたはパルスヒータを用いる場合より、昇温、降温に時間がかからず、かつ温度が一定に保たれているため、一度圧着ツールとステージの平行度を出せば、その平行度は安定して保たれ続けた状態で圧着を繰り返すことができる。このことにより、両面同時に圧着を行うことで圧着工程の時間が短縮し、半導体装置の反りが少なくかつ接合信頼性の高い半導体装置の製造が可能な半導体実装装置が得られる。
【００６４】
（実施の形態１９）
図２１（ａ）は、本発明の実施の形態１９における回路基板の両面に半導体ベアチップを実装する実装工法の概略図である。
【００６５】
図２１（ｂ）の回路基板２９に、封止シート３０を半導体素子実装領域に置き、貼り付けツール３１を用いて加熱、加圧を行って。この時の加熱は封止シート３０が硬化反応を起こさず、かつ、封止シートの軟化を起こさせ、回路基板２９への貼り付けを容易にする温度が必要であり、通常６０〜１００℃で行う。表面貼り付け後、裏面の貼り付けを同様に行う。
【００６６】
図２１（ｃ）において、回路基板２９上の基板電極３２と半導体ベアチップ３３および半導体ベアチップ３４に形成したバンプ電極３５が接するように位置合わせして、実装ヘッド３６により片面づつ両面にマウントする。
【００６７】
図２１（ｄ）において、回路基板２９の両面にマウントした半導体ベアチップ３３および半導体ベアチップ３４に対し、上方及び下方の両方から加熱可能な圧着ツール４４を用いて加圧する。この圧着工程において両面から熱及び加圧力が加わり、基板電極３２上でバンプ電極３５が変形しながら同時に封止シートが硬化し、電気的接合を行う。回路基板の両面から加圧加熱することにより、両面に均一に加圧力と熱が伝わる。このことにより、両面同時に圧着を行うことで圧着工程の時間が短縮し、半導体装置の反りが少なく、両面での接合状態がほぼ等しくなり、接合信頼性の高い半導体装置の製造が可能な半導体実装装置が得られる。
【産業上の利用可能性】
【００６８】
本発明の半導体装置の実装方法と実装装置、およびこれにより製造される半導体装置においては、圧着回数の減少による実装タクトの短縮が可能で、回路基板および半導体素子に反りが発生せず、これらの位置合わせ認識時に認識不良および誤認識の発生を低減することが可能となり、様々なタイプの半導体素子の回路基板への実装に汎用的に適用できる。
【図面の簡単な説明】
【００６９】
【図１】従来の電子機器の回路基板に半導体ベアチップを接合する方法を説明する図であり（ａ）は半導体ベアチップにバンプを形成する状態を示す図（ｂ）は回路基板にシート樹脂を貼り付ける状態を示す図（ｃ）は回路基板に半導体ベアチップをマウントする状態を示す図（ｄ）は本圧着の状態を示す図
【図２】図１に示す従来の接合方法による半導体ベアチップの反り発生を示す図
【図３】本発明の実施の形態１における半導体装置の製造工程の概略図であり（ａ）は回路基板の反りを矯正する状態を示す図（ｂ）は回路基板の反りを矯正しながら本圧着する状態を示す図
【図４】本発明の実施の形態２における半導体装置の製造工程の概略図であり（ａ）はプレートによって回路基板の反りを矯正する状態を示す図（ｂ）は回路基板の反りを矯正しながら本圧着する状態を示す図
【図５】本発明の実施の形態３における半導体装置の構成を示す概略図であり（ａ）は、基板矯正ツールと基板矯正ガイドまたはプレートにより回路基板の反りを矯正して実装された半導体装置の概略図（ｂ）は基板矯正ツールと基板矯正ガイドにより、回路基板の反りを矯正しながら本圧着する状態を示す図（ｃ）はプレートにより回路基板の反りを矯正しながら本圧着する状態を示す図
【図６】本発明の実施の形態４における半導体装置の実装装置の概略図
【図７】本発明の実施の形態５における半導体装置の製造装置の概略図
【図８】本発明の実施の形態６における半導体装置の実装工程の概略図であり（ａ）は、基板矯正ツールと基板矯正ガイドにより回路基板の反りを矯正して実装する状態を示す図（ｂ）は回路基板の反りを矯正して本圧着される半導体装置の概略図
【図９】本発明の実施の形態７における半導体装置の実装工程の概略図であり（ａ）はプレートにより回路基板の反りを矯正して実装する状態を示す図（ｂ）はプレートにより回路基板の反りを矯正して実装された半導体装置の概略図
【図１０】本発明の実施の形態８における半導体装置の概略図であり（ａ）は基板矯正ツールと基板矯正ガイドまたはプレートにより回路基板の反りを矯正して実装された半導体装置の概略図（ｂ）は基板矯正ツールと基板矯正ガイドにより、回路基板の反りを矯正しながら本圧着する実装装置の概略図（ｃ）はプレートにより回路基板の反りを矯正しながら本圧着する実装装置の概略図（ｄ）は基板矯正ツールと基板矯正ガイドまたはプレートにより回路基板の反りを矯正して実装される半導体装置の本圧着時の状態を示す概略図
【図１１】本発明の実施の形態９における半導体装置の製造装置の概略図であり（ａ）は基板矯正ツールと基板矯正ガイドにより、回路基板の反りを矯正して実装する実装装置の概略図（ｂ）は本図（ａ）における本圧着の状態を示す図
【図１２】本発明の実施の形態１０における半導体装置の製造装置の概略図であり（ａ）はプレートにより回路基板の反りを矯正して実装する実装装置の概略図（ｂ）は本図（ａ）に示す実装装置による半導体装置の本圧着の状態を示す図
【図１３】本発明の実施の形態１１における半導体装置の製造工程の概略図であり（ａ）は回路基板の片面に実装された複数個の半導体ベアチップを同時に本圧着する状態を示す図（ｂ）は同一ウエハ内の複数個の半導体ベアチップを示す図
【図１４】本発明の実施の形態１２における４チップ以上の半導体ベアチップを回路基板に実装する半導体装置の製造工程の概略図であり（ａ）は回路基板の両面に実装された複数個の半導体ベアチップを同時に本圧着する状態を示す図（ｂ）は同一ウエハ内の複数個の半導体ベアチップを示す図
【図１５】本発明の実施の形態１３における半導体装置の概略図であり（ａ）は回路基板の両面に半導体ベアチップが実装された半導体装置を示す図（ｂ）は本図（ａ）に示す半導体装置において回路基板の内部でスルーホールによりデータラインが共通化されている半導体装置を示す図
【図１６】本発明の実施の形態１４における半導体ベアチップの実装工法の概略図であり（ａ）は回路基板の両面に半導体ベアチップを実装する状態を示す図（ｂ）は回路基板の両面にシート樹脂を貼り付ける状態を示す図（ｃ）は回路基板の両面に半導体ベアチップをマウントする状態を示す図（ｄ）は断熱性の高いガラスもしくは石英ステージを用いて両面同時に本圧着する状態を示す概略図
【図１７】本発明の実施の形態１５における半導体ベアチップの実装工法の概略図であり（ａ）は回路基板の両面に半導体ベアチップを実装する状態を示す図（ｂ）は回路基板の両面にシート樹脂を貼り付ける状態を示す図（ｃ）は回路基板の両面に半導体ベアチップをマウントする状態を示す図（ｄ）は加熱可能なステージを用いて両面同時に本圧着する状態を示す図
【図１８】本発明の実施の形態１６における半導体ベアチップの実装工法の概略図であり（ａ）は回路基板の両面に半導体ベアチップを実装する状態を示す図（ｂ）は回路基板の両面にシート樹脂を貼り付ける状態を示す図（ｃ）は回路基板の両面に半導体ベアチップをマウントする状態を示す図（ｄ）はセラミックスヒータまたはパルスヒータで加熱可能なステージを用いて両面同時に本圧着する状態を示す概略図
【図１９】本発明の実施の形態１７における半導体ベアチップの実装工法の概略図であり（ａ）は回路基板の両面に半導体ベアチップを実装する状態を示す図（ｂ）は回路基板の両面にシート樹脂を貼り付ける状態を示す図（ｃ）は回路基板の両面に半導体ベアチップをマウントする状態を示す図（ｄ）はセラミックスヒータまたはパルスヒータで加熱可能なステージとセラミックスヒータまたはパルスヒータで加熱可能な圧着ツールを用いて両面同時に本圧着する状態を示す概略図
【図２０】本発明の実施の形態１８における半導体ベアチップの実装工法の概略図であり（ａ）は回路基板の両面に半導体ベアチップを実装する状態を示す図（ｂ）は回路基板の両面にシート樹脂を貼り付ける状態を示す図（ｃ）は回路基板の両面に半導体ベアチップをマウントする状態を示す図（ｄ）はコンスタントヒータで加熱可能なステージとコンスタントヒータで加熱可能な圧着ツールを用いて両面同時に本圧着する状態を示す図
【図２１】本発明の実施の形態１９における半導体ベアチップの実装工法の概略図であり（ａ）は回路基板の両面に半導体ベアチップを実装する状態を示す図（ｂ）は回路基板の両面にシート樹脂を貼り付ける状態を示す図（ｃ）は回路基板の両面に半導体ベアチップをマウントする状態を示す図（ｄ）は両面から加熱可能な圧着ツールを用いて両面同時に本圧着する状態を示す図
【符号の説明】
【００７０】
１、１７、１８、２０、２１、２２、２３、２６、２７、３３、３４  半導体ベアチップ
２                            パッド
３                            バンプ
５、２５、２９                回路基板
６、３０                      封止シート
７、３１                      貼り付けツール
８、３２                      基板電極
９、３６                      実装ヘッド
１０、３７、４１、４３、４４  圧着ツール
１１                          シリンダ
１２                          基板矯正ツール
１３                          基板矯正ガイド
１４                          半導体ベアチップ押圧ツール
１５、１６                    プレート
３５                          バンプ電極
３８、３９、４０、４２        ステージ
【図１】
2006229106.tif 000003
【図２】
2006229106.tif 000004
【図３】
2006229106.tif 000005
【図４】
2006229106.tif 000006
【図５】
2006229106.tif 000007
【図６】
2006229106.tif 000008
【図７】
2006229106.tif 000009
【図８】
2006229106.tif 000010
【図９】
2006229106.tif 000011
【図１０】
2006229106.tif 000012
【図１１】
2006229106.tif 000013
【図１２】
2006229106.tif 000014
【図１３】
2006229106.tif 000015
【図１４】
2006229106.tif 000016
【図１５】
2006229106.tif 000017
【図１６】
2006229106.tif 000018
【図１７】
2006229106.tif 000019
【図１８】
2006229106.tif 000020
【図１９】
2006229106.tif 000021
【図２０】
2006229106.tif 000022
【図２１】
2006229106.tif 000023