(57)【要約】【課題】  送信側の挿入損失の低減と実装面積の低減を実現する高周波信号スイッチ回路を提供する。【解決手段】  共通端子１１にソースあるいはドレインのどちらか一方が接続され、第１の端子１２にドレインあるいはソースの他方が接続され、制御端子１４に抵抗４４を介してゲートが接続されたＦＥＴ２１と、共通端子１４に１端が接続され、他端が抵抗４５を介して制御端子１４に接続されたキャパシタ３１と、キャパシタ３１の他端にカソードが接続され、第２の端子にアノードが接続されたダイオード２６と、ＦＥＴ２１のソース及びドレイン、及びダイオード２６のアノードの各々に抵抗４１、４２、４３を介してバイアスを印加するバイアス端子１８とを備える。【選択図】  図１
2006033539.tif 000002
【特許請求の範囲】
【請求項１】
共通端子にソースあるいはドレインのどちらか一方が接続され、第１の端子にドレインあるいはソースの他方が接続され、制御端子にバイアス供給素子を介してゲートが接続された電界効果型トランジスタと、
前記共通端子に１端が接続され、他端がバイアス供給素子を介して前記制御端子に接続されたキャパシタと、
前記キャパシタの他端にカソードが接続され、第２の端子にアノードが接続されたダイオードと、
前記電界効果型トランジスタのソース及びドレイン、及び前記ダイオードのアノードの各々にバイアス供給素子を介してバイアスを印加するバイアス端子と
を備えたことを特徴とする高周波信号スイッチ回路。
【請求項２】
共通端子にソースあるいはドレインのどちらか一方が接続され、第１の端子にドレインあるいはソースの他方が接続され、制御端子にバイアス供給素子を介してゲートが接続された第１の電界効果型トランジスタと、
前記共通端子に１端が接続され、他端がバイアス供給素子を介して前記制御端子に接続された第１のキャパシタと、
前記第１のキャパシタの他端にカソードが接続され、第２の端子にアノードが接続された第１のダイオードと、
前記第１の端子にアノードが接続され、カソードがバイアス供給素子を介して前記制御端子に接続された第２のダイオードと、
前記第２のダイオードのカソードに１端が接続され、他端が接地された第２のキャパシタと、
前記第２の端子にソースあるいはドレインのどちらか一方が接続され、１端を接地された第３のキャパシタの他端にドレインあるいはソースの他方が接続され、制御端子にバイアス供給素子を介してゲートが接続された第２の電界効果型トランジスタと、
前記第１の電界効果型トランジスタのソース及びドレイン、及び第１の前記ダイオードのアノードの各々にバイアス供給素子を介してバイアスを印加するバイアス端子と
を備えたことを特徴とする高周波信号スイッチ回路。
【請求項３】
前記バイアス供給素子は、抵抗であることを特徴とする請求項１及び２に記載の高周波信号スイッチ回路。
【請求項４】
前記バイアス供給素子は、インダクタンスであることを特徴とする請求項１及び２に記載の高周波信号スイッチ回路。
【請求項５】
前記電界効果型トランジスタが形成される半導体基板と、前記ダイオードが形成される半導体基板とは異なることを特徴とする請求項１乃至４のいずれか１項に記載の高周波信号スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号スイッチ回路に関わり、特に、制御端子を１つに集約する高周波信号スイッチ回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体用通信機器では、ＧＨｚ帯の高周波を使用している場合が多い。移動体用通信機器の送信と受信の切換や異なる波長間の波長切換等の２つの信号を切り換えて、一方の信号を出力するＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ、単極双投）スイッチにおいて、ＧａＡｓ ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  ＩＣ）を用いた高周波信号スイッチ回路が使用されている。
【０００３】
このＧａＡｓＭＭＩＣにおいて、スイッチング機能を有するＧａＡｓ ＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、金属半導体電界効果型トランジスタ、以下、ＦＥＴと称す）は、通常、デプレッション型のＦＥＴであるために、制御端子から負電圧を供給して動作させる必要がある。このため、正電圧を使用する半導体集積回路等と組み合わせて使用する場合、負電圧発生回路を付加しなければならなかった。更に、例えば、送信側の高周波信号を通過遮断するためのＦＥＴ、及び受信側の高周波信号を通過あるいは遮断するためのＦＥＴを配置して、独立した制御を行うために、例えば、それぞれのゲート電圧を制御するための独立した制御端子が必要であった。
【０００４】
従って、実効的な実装の面積の低減や端子数の削減が要求され、それに応えるための解決方法が提案されてきた（例えば、特許文献１参照。）。図３は、特許文献１に開示された、ＧａＡｓ ＦＥＴを用いたＳＰＤＴ型の高周波信号スイッチ回路図を示している。図３に示すように、高周波信号スイッチ回路は、第１および第２のＦＥＴ１２１、１２２と、両ＦＥＴ１２１、１２２のソースあるいはドレインに接続された共通端子１１１と、両ＦＥＴ１２１、１２２のドレインあるいはソースに接続された第１および第２の端子１１２、１１３と、第１のＦＥＴ１２１の第１の端子１１２に所定のバイアスを与えるバイアス手段１１９と、制御端子１１４と第２の端子１１３とを接続する接続手段（抵抗１４４）と、第２のＦＥＴ１２２のゲートを接地する接地手段（抵抗１４３）と、共通端子１１１と第２のＦＥＴ１２２のソースあるいはドレイン間を直流的に分離する分離手段（キャパシタ１３１）とを具備し、接続手段（抵抗１４４）をパッドに沿って延在させ、第１のＦＥＴ１２１のゲートに接続された制御端子１１４に制御信号を印加することに特徴を有する。ここで、ＧａＡｓ ＭＭＩＣで構成される部分は、一点鎖線で囲まれた領域であり、キャパシタ１３１、バイアス手段１１９及び抵抗１４１は、外付けである。
【０００５】
上述したように、ＧａＡｓＦＥＴを使用した高周波信号スイッチ回路で、単一正電源、単一制御端子で動作可能となった。しかしながら、移動体用通信機器等の高機能化、小型化は止まることを知らず、それに歩調を合わせて、高周波信号スイッチ回路の送信信号の通過時損失（挿入損失）の更なる低減、及び外付けの素子等を含めた実装面積の更なる低減が強く求められた。
【特許文献１】特開２００２−２６１５９３号公報（第３−４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、送信側の挿入損失の低減と実装面積の低減を実現する高周波信号スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様の高周波信号スイッチ回路は、共通端子にソースあるいはドレインのどちらか一方が接続され、第１の端子にドレインあるいはソースの他方が接続され、制御端子にバイアス供給素子を介してゲートが接続された電界効果型トランジスタと、前記共通端子に１端が接続され、他端がバイアス供給素子を介して前記制御端子に接続されたキャパシタと、前記キャパシタの他端にカソードが接続され、第２の端子にアノードが接続されたダイオードと、前記電界効果型トランジスタのソース及びドレイン、及び前記ダイオードのアノードの各々にバイアス供給素子を介してバイアスを印加するバイアス端子とを備えたことを特徴とする。
【０００８】
また、本発明の別の態様の高周波信号スイッチ回路は、共通端子にソースあるいはドレインのどちらか一方が接続され、第１の端子にドレインあるいはソースの他方が接続され、制御端子にバイアス供給素子を介してゲートが接続された第１の電界効果型トランジスタと、前記共通端子に１端が接続され、他端がバイアス供給素子を介して前記制御端子に接続された第１のキャパシタと、前記第１のキャパシタの他端にカソードが接続され、第２の端子にアノードが接続された第１のダイオードと、前記第１の端子にアノードが接続され、カソードがバイアス供給素子を介して前記制御端子に接続された第２のダイオードと、前記第２のダイオードのカソードに１端が接続され、他端が接地された第２のキャパシタと、前記第２の端子にソースあるいはドレインのどちらか一方が接続され、１端を接地された第３のキャパシタの他端にドレインあるいはソースの他方が接続され、制御端子にバイアス供給素子を介してゲートが接続された第２の電界効果型トランジスタと、前記第１の電界効果型トランジスタのソース及びドレイン、及び第１の前記ダイオードのアノードの各々にバイアス供給素子を介してバイアスを印加するバイアス端子とを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、送信側の挿入損失の低減と実装面積の低減を実現する高周波信号スイッチ回路を提供することが可能である。
【発明を実施するための最良の形態】
【００１０】
本発明者等は、本発明の開発の過程において、従来のＧａＡｓＦＥＴを使用した高周波信号スイッチ回路の送信側の低挿入損失化に向けて、改善が可能かどうかを検討した。
【００１１】
従来のＧａＡｓＦＥＴがオン状態の時の高周波信号が通過する部分の抵抗は、ソースあるいはドレインの高濃度半導体領域と電極メタルのオーミック接触部の抵抗、及び、チャネル部の抵抗が支配的となる。例えば、１．６ｍｍ角の実装面積を有する面実装型パッケージに収納しようとすると、ＧａＡｓＦＥＴの大きさは制限され、ソース及びドレインのオーミック接触部の抵抗は、それぞれ０．５Ω、チャネル抵抗は４Ω程度になり、全体のオン抵抗は概略５Ωと見積もられた。
【００１２】
一方、代替の候補と考えたダイオードがオン状態の時の高周波信号が通過する部分の抵抗は、アノード及びカソード部の高濃度半導体領域と電極メタルのオーミック接触部の抵抗が支配的となり、それぞれ０．５Ωとなり、全体のオン抵抗は概略１Ωと見積もられた。
【００１３】
この結果、ダイオードのオン抵抗の方がＧａＡｓＦＥＴのオン抵抗より小さくなるので、高出力の送信側高周波信号が通過する側にダイオードを使用することに解決策が見出せると判断した。そして、このＦＥＴ及びダイオードのオン抵抗の差が、携帯機器の出力電力に及ぼす影響を計算した。ＦＥＴあるいはダイオードのオン抵抗が０Ωの理想的な場合の高周波信号の通過後の出力端電力をＰ０、５Ωのオン抵抗を持つＦＥＴの高周波信号の通過後の出力端電力をＰ１、１Ωのオン抵抗を持つダイオードの高周波信号の通過後の出力端電力をＰ２とすると、Ｐ１のＰ０に対する電力比は−０．０８６ｄＢとなる。同様に、Ｐ２のＰ０に対する電力比は−０．４２ｄＢとなる。従って、Ｐ１のＰ２に対する電力比は−０．３３ｄＢと見積もられる。
【００１４】
すなわち、高周波信号がＦＥＴを通過する場合は、ダイオードを通過する場合に比較して、０．３３ｄＢの減衰量の増加が起こる。逆にいうと、ダイオードを使用することによって、通過する高周波信号の減衰を０．３３ｄＢ程度抑制することができることが分かり、本発明の高周波信号スイッチ回路を得た。
【００１５】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１６】
本発明の実施例１に係る高周波信号スイッチ回路について、図１を参照しながら説明する。図１はＳＰＤＴ型の高周波信号スイッチ回路の構成を示す図である。
【００１７】
図１に示すように、電界効果型トランジスタであるＦＥＴ２１は、共通端子１１にソース（あるいはドレイン）が接続され、第１の端子１２にドレイン（あるいはソース）が接続され、制御端子１４にバイアス供給素子である抵抗４４を介してゲートが接続されている。キャパシタ３１は、共通端子１１に１端が接続され、制御端子１４に抵抗４５を介して他端が接続されている。ダイオード２６は、キャパシタ３１の他端にカソードが接続され、第２の端子１３にアノードが接続されている。バイアス端子１８は、抵抗４１を介して第１の端子１２に、抵抗４２を介して共通端子１１に、抵抗４３を介して第２の端子１３に接続されている。
【００１８】
図１において、一点鎖線で囲まれ、破線で囲まれた部分を除いた部分に示すＦＥＴ２１及び抵抗４１、４２、４３、４４、４５は、ＧａＡｓ基板の上に形成される。このＧａＡｓ基板上のＦＥＴ２１は、ＭＥＳＦＥＴで、ショットキー接合を有するデプレッション型である。ＧａＡｓ基板上の抵抗４１、４２、４３、４４、４５は例えば、１０ｋΩに設定され、ＦＥＴ２１とボンディングパッド（図示略）間等の隙間に配置される。
【００１９】
一方、図１において、破線で囲まれたダイオード２６とキャパシタ３１はＳｉ基板の上に形成される。ダイオード２６は、ＰＩＮ型の構造であり、隣接して、例えば１０ｐＦ以上の容量を有するキャパシタ３１が同一基板上に形成、接続される。なお、抵抗４１、４２、４３、４４、４５は、その一部を、ＧａＡｓ基板からＳｉ基板上に移して、ダイオード２６、キャパシタ３１及びボンディングパッド（図示略）の間の隙間等に、配置されることは可能である。
【００２０】
そして、上記素子等を配置したＧａＡｓ基板とＳｉ基板は、例えば、リードフレーム（図示略）上にマウントされ、Ａｕのボンディングワイヤ（図示略）で回路図に従って接続され、同様に、リードフレームのリード端子（図示略）へボンディングされて、１つの面実装型パッケージ（図示略）の中に収納されて高周波信号スイッチ回路装置（図示略）を形成することができる。
【００２１】
この高周波信号スイッチ回路が、例えば、携帯電話のアンテナスイッチとして使用される場合、共通端子１１が外部のアンテナに接続され、第１の端子１２が外部の受信回路に接続され、第２の端子１３が外部の送信回路に接続され、制御端子１４が外部の制御回路に接続され、バイアス端子１８が外部の電源１９に接続される。１つの制御端子１４が、外部の制御回路からの信号に基づいて、送信あるいは受信の高周波信号の通過あるいは遮断をＦＥＴ２１及びダイオード２６の開閉動作で制御する。
【００２２】
高周波信号スイッチ回路の動作について説明する。ＦＥＴ２１のしきい値をＶｔｈとして、ゲート・ソース（またはドレイン）間の電圧をＶｇｓとする。Ｖｇｓ＞Ｖｔｈの時には、ソースとドレイン間の抵抗が小さくなり高周波信号が通過可能なオン状態になり、逆に、Ｖｇｓ＜Ｖｔｈの時には、ソースとドレイン間の抵抗が大きくなり高周波信号が実質的に通過不可能なオフ状態になる。ダイオード２６の立ち上がり電圧をＶｆとして、順バイアス電圧をＶｓすると、Ｖｓ＞Ｖｆの時には、アノードとカソード間の抵抗が小さくなり高周波信号が通過可能なオン状態になり、逆に、Ｖｓ＜Ｖｆの時には、アノードとカソード間の抵抗が大きくなり高周波信号が実質的に通過不可能なオフ状態になる。
【００２３】
例えば、Ｖｔｈが−１．７Ｖ前後のＦＥＴ２１、及び、Ｖｆが０．６Ｖ前後のダイオード２６を採用している。バイアス端子１８に３Ｖの電圧を印加して、制御端子１４に３Ｖの電圧を印加すると、ＦＥＴ２１のソース及びドレインは概略３Ｖ、ゲートは概略３Ｖとなり、ソース及びドレインとゲートとの間の電位差は概略０Ｖとなり、ＦＥＴ２１はオン状態になる。ダイオード２６では、アノードは概略３Ｖ、カソードは概略３Ｖとなり、アノードとカソード間の電位差は概略０Ｖとなり、ダイオード２６はオフ状態になる。
【００２４】
従って、例えば、アンテナに接続された共通端子１１から入力した高周波信号は、ＦＥＴ２１を通過して第２の端子１３側に実質的に漏れることなく、第１の端子１２に送られて、更に第１の端子１２に接続された受信側に送られることが可能となる。
【００２５】
一方、バイアス端子１８に３Ｖの電圧を印加して、制御端子１４に０Ｖの電圧を印加すると、ＦＥＴ２１のソース及びドレインは概略３Ｖ、ゲートは概略０Ｖとなり、ソース及びドレインとゲートとの間の電位差は概略−３Ｖとなり、ＦＥＴ２１はオフ状態になる。ダイオード２６では、アノードは概略３Ｖ、カソードは概略０Ｖとなり、アノードとカソード間の電位差は概略３Ｖとなり、ダイオード２６はオン状態になる。
【００２６】
従って、例えば、第２の端子１３に接続された送信側から入力した高周波信号は、ダイオード２６を通過して第１の端子１２側に実質的に漏れることなく、共通端子１１に送られて、更に共通端子１１に接続されたアンテナから外部に発信されることが可能となる。
【００２７】
キャパシタ３１は、１０ｐＦあるいは１０ｐＦ以上の容量を有するＤＣブロック用で、ＦＥＴ２１及びダイオード２６に印加するＤＣバイアスの干渉を防止している。
【００２８】
上述したように、ＧａＡｓ基板上に形成したＦＥＴ２１とＳｉ基板上に形成したダイオード２６を1つの面実装型パッケージに収納する型の本実施例の高周波信号スイッチ回路を用いて、高い電力の送信側高周波信号をダイオード２６に通し、低い電力の受信側高周波信号をＦＥＴ２１に通すことによって、従来のＧａＡｓＦＥＴを通過させていた高周波信号スイッチ回路の場合に比較して、ほぼ計算通り０．３ｄＢの送信電力の挿入損失を低減することが可能となった。
【００２９】
１つの制御端子１４で、ＦＥＴ２１とダイオード２６の両方のオン／オフを制御でき、しかも、その印加電圧は０Ｖ及び３Ｖだけでよく、従来の制御方法は維持継続されている。その上、高周波信号スイッチ回路を1つの面実装型パッケージの中に収納してあるので、外付けの抵抗及びキャパシタ等は必要としない。すなわち、実装面積の低減が達成でき、しかも、外付けの抵抗及びキャパシタ等を実装する工程を省略することが可能である。更に、ＧａＡｓ基板に比較して、単位面積当たりの価格が桁違いに安いＳｉ基板を一部に使用しているので、製造原価を低減することが可能である。
【実施例２】
【００３０】
本発明の実施例２に係る高周波信号スイッチ回路について、図２を参照しながら説明する。図２は高アイソレーションを実現するＳＰＤＴ型の高周波信号スイッチ回路の構成を示す図である。実施例１の高周波信号スイッチ回路との違いは、分流、すなわち、シャントのためのダイオードとＦＥＴを第１の端子と第２の端子にそれぞれ追加して、接続したことである。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３１】
図２に示すように、第１の電界効果型トランジスタである第１のＦＥＴ２１ａ、第１のダイオード２６ａ、第１のキャパシタ３１ａは、実施例１の図１のＦＥＴ２１、ダイオード２６、キャパシタ３１にそれぞれ対応しており、その説明は省略する。第２のダイオード２７は、アノードが第１の端子１２に接続され、カソードが抵抗４６を介して制御端子１４に接続され、また、カソードは第２のキャパシタ３２を介して接地されている。第２の電界効果型トランジスタである第２のＦＥＴ２２は、ソース（あるいはドレイン）が第２の端子１３に接続され、ドレイン（あるいはソース）が第３のキャパシタ３３を介して接地され、ゲートは抵抗４７を介して制御端子１４に接続されている。
【００３２】
図２において、一点鎖線で囲まれ、破線で囲まれた部分を除いた部分に示すように、第１のＦＥＴ２１ａ、第２のＦＥＴ２２、及び抵抗４１、４２、４３、４４、４５、４６、４７は、ＧａＡｓ基板の上に形成される。このＧａＡｓ基板上の第２のＦＥＴ２２は、第１のＦＥＴ２１ａと同様、抵抗４６、４７は抵抗４１、４２、４３、４４、４５と同様である。
【００３３】
一方、図２において、破線で囲まれた第１のダイオード２６ａと第１のキャパシタ３１ａ、第２のダイオード２７と第２のキャパシタ３２、及び第３のキャパシタ３３は、Ｓｉ基板の上に形成される。この第２のダイオード２７と第２及び第３のキャパシタ３２、３３は、それぞれ、第１のダイオード２６ａと第１のキャパシタ３１ａと同様である。
【００３４】
高周波信号スイッチ回路の動作について説明する。第１のＦＥＴ２１ａと第２のＦＥＴ２２のバイアス端子１８との接続状況、及び制御端子１４との接続状況は、実質的に同じとみなされるので、制御端子１４の信号に対して、第１及び第２のＦＥＴ２１ａ、２２は同時にオン状態あるいはオフ状態になる。第１のダイオード２６ａと第２のダイオード２７とバイアス端子１８との接続状況、及び制御端子１４との接続状況は、実質的に同じとみなされるので、制御端子１４の信号に対して、第１及び第２のダイオード２６ａ、２７は同時にオン状態あるいはオフ状態になる。
【００３５】
従って、バイアス端子１８に３Ｖの電圧を印加して、制御端子１４に３Ｖの電圧を印加すると、例えば、アンテナに接続された共通端子１１から入力した高周波信号は、ＦＥＴ２１ａを通過して第１の端子１２に送られる。この時、厳密には、第２の端子１３側に微小な高周波信号が漏れることになるが、この漏れた高周波信号を、オン状態にある第２のＦＥＴ２２を通して接地側に流すことができる。そのために、第２の端子１３に達する漏れを小さく抑えることが可能となる。
【００３６】
一方、バイアス端子１８に３Ｖの電圧を印加して、制御端子１４に０Ｖの電圧を印加すると、例えば、第２の端子１３に接続された送信側から入力した高周波信号は、第１のダイオード２６ａを通過して共通端子１１に送られる。この時、厳密には、第１の端子１２側に微小な高周波信号が漏れることになるが、この漏れた高周波信号を、オン状態にある第２のダイオード２７を通して接地側に流すことができる。そのために、第１の端子１２に達する漏れを小さく抑えることが可能となる。
【００３７】
上述したように、本実施例においては、シャントのための第２のダイオード２７と第２のＦＥＴ２２を第１の端子１２と第２の端子１３にそれぞれ追加して、接続したことにより、実施例１で得られる効果のほかに、受信する高周波信号が第２の端子１３に漏れる影響、あるいは、送信する高周波信号が第１の端子１２に漏れる影響をより小さく抑えることができる。すなわち、高周波信号の送受信時のアイソレーション特性を改善することが可能となる。
【００３８】
以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００３９】
例えば、実施例では携帯電話機のアンテナスイッチ回路として使用する場合を示したが、本発明は、１つの共通端子と、２つの他の端子を有して、切り換えて共通端子と一方の他の端子に信号を流す構成であれば、アンテナスイッチに限定することなく、適用することが可能である。
【００４０】
また、バイアス供給素子として抵抗を使用した例を示したが、この抵抗をインダクタンスに置き換えても差し支えない。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例１に係る高周波信号スイッチ回路の構成を示す回路図。
【図２】本発明の実施例２に係る高周波信号スイッチ回路の構成を示す回路図。
【図３】従来の高周波信号スイッチ回路の構成を示す回路図。
【符号の説明】
【００４２】
１１、１１１  共通端子
１２、１１２  第１の端子
１３、１１３  第２の端子
１４、１１４  制御端子
１８  バイアス端子
１９  電源
２１  ＦＥＴ
２１ａ、１２１  第１のＦＥＴ
２２、１２２  第２のＦＥＴ
２６  ダイオード
２６ａ  第１のダイオード
２７  第２のダイオード
３１、１３１  キャパシタ
３１ａ  第１のキャパシタ
３２  第２のキャパシタ
３３  第３のキャパシタ
４１、４２、４３、４４、４５、４６、４７、１４１、１４２、１４３、１４４  抵抗
１１９  バイアス手段（電源）
【図１】
2006033539.tif 000003
【図２】
2006033539.tif 000004
【図３】
2006033539.tif 000005