(57)【要約】【課題】  ＣＭＯＳインバータは製造ばらつきによって閾値電圧が大きく変動するため、レーザートリミングにより閾値電圧の変動を抑えていたが、特殊なプロセスが必要で製造工程が煩雑になっていた。【解決手段】  ＣＭＯＳインバータ１と、基準電圧発生手段５と、外部入力信号と基準電圧とを切り換える入力信号切換スイッチ６と、ＣＭＯＳインバータ１の一方と並列に接続され、各オン・オフ切換スイッチ４（ｎ−１）によりオン・オフが切り換えられる補正用トランジスタ群３と、オン・オフ切換スイッチを制御する補正スイッチング制御手段７とを備えた電圧比較回路であって、補正スイッチング制御手段は、基準電圧がＣＭＯＳインバータへ接続されているときに、ＣＭＯＳインバータの出力信号に応じて、基準電圧とＣＭＯＳインバータの閾値電圧とを逐次比較する逐次比較部と、該比較結果に基づきオン・オフ切換スイッチの切換を行う切換補正部とを有する。【選択図】  図１
2006314023.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、
基準電圧を発生する基準電圧発生手段と、
比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、
少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段によりオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、
前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた、電圧比較回路であって、
前記補正スイッチング制御手段は、
前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、
電圧比較手段からの出力信号に応じて、前記基準電圧と電圧比較手段の閾値電圧とを逐次比較する逐次比較部と、
該逐次比較部による比較結果に基づいて、前記各補正用トランジスタのスイッチング手段のオン・オフ切換を行う切換補正部とを有する、
ことを特徴とする電圧比較回路。
【請求項２】
アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、基準電圧を発生する基準電圧発生手段と、比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段により制御端子のオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた電圧比較回路において、
前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、前記補正スイッチング制御手段により、
電圧比較手段の出力信号に応じて、該電圧比較手段の閾値電圧と基準電圧とを逐次比較するとともに、
この逐次比較の結果に基づいて、前記補正用トランジスタ群の各スイッチング手段のオン・オフを切り換えて、該電圧比較手段の閾値電圧の補正を行うことを特徴とする電圧比較回路の閾値電圧補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速で精度の高い電圧比較回路、および特殊なプロセスを要せず行うことができる電圧比較回路の閾値電圧補正方法に関する。
【背景技術】
【０００２】
ＮＭＯＳトランジスタとＰＭＯＳトランジスタとで構成されるＣＭＯＳインバータは、回路を簡素に構成できて、高速動作が可能であるため、電圧比較回路として用いられる場合がある。
しかし、ＣＭＯＳインバータは、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのゲート長やチャネルドーズ量等の製造ばらつきによって、閾値電圧が大きく変動するといった特性を有しているため、そのままでは高精度な電圧比較が必要とされる回路には不向きな電圧比較回路である。
【０００３】
従って、このような閾値電圧の変動を、回路の所定の箇所をレーザートリミングにより切断することで抑えて、適正な電圧に設定することが行われている。例えば、特許文献１に示す技術では、基準電圧発生回路のヒューズをレーザーにて切断することで、基準電圧を適正な値に設定することが行われている。
また、特許文献２には、コンパレータとして用いるＣＭＯＳインバータのＰＭＯＳトランジスタに閾値可変トランジスタ群とスイッチ群とを付加して、各閾値可変トランジスタのオン・オフを切り換えることで、該ＣＭＯＳインバータにおける、ＰＭＯＳトランジスタの実行的なサイズ（ゲート幅Ｗ）を可変にして、閾値電圧を調節可能とする技術が示されている。
【特許文献１】特開平８−１７１９０号公報
【特許文献２】特開平５−１９９１１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、前述のように、回路をレーザートリミングにより調整して基準電圧を設定するためには、レーザートリミングといった特殊なプロセスを経ることが必要であり、基準電圧発生回路を構成するＩＣチップの製造工程が煩雑になっていた。
また、ＰＭＯＳトランジスタに閾値可変トランジスタ群とスイッチ群とを付加した構成のＣＭＯＳインバータが記載された特許文献２の技術では、付加した閾値可変トランジスタ群をどのようにオン・オフ制御すれば、所望の閾値を得ることができるのかといったような、実際に行う制御内容が具体化されておらず、実際に閾値を高精度に設定することはできなかった。
そこで、本発明においては、ＣＭＯＳインバータに補正用トランジスタ群を設けて、該ＣＭＯＳインバータの出力に基づき、閾値電圧と基準電圧とを逐次比較して、該閾値電圧が基準電圧へ近づくように、補正用トランジスタ群のオン・オフ制御を行うように構成した電圧比較回路およびその閾値電圧補正方法を提供するものである。
【課題を解決するための手段】
【０００５】
上記課題を解決する電圧比較回路およびその閾値電圧補正方法は、以下の特徴を有する。
即ち、請求項１記載のごとく、アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、
基準電圧を発生する基準電圧発生手段と、
比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段によりオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた、電圧比較回路であって、前記補正スイッチング制御手段は、前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、電圧比較手段からの出力信号に応じて、前記基準電圧と電圧比較手段の閾値電圧とを逐次比較する逐次比較部と、該逐次比較部による比較結果に基づいて、前記各補正用トランジスタのスイッチング手段のオン・オフ切換を行う切換補正部とを有する。
これにより、電圧比較手段の閾値電圧と、基準電圧発生手段からの基準電圧とを、量子化誤差により発生する電位差の範囲内にまで等しくすることができる。
従って、電圧比較手段の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、電圧比較手段は、高精度で信頼性の高い電圧比較動作を行うことが可能となる。
また、この逐次比較による補正は、不揮発性メモリや、レーザーカットや、ザップ等の特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
さらに、本電圧比較回路の電圧比較手段をＣＭＯＳインバータにて構成することで、電圧比較を高速（例えば数ｎｓ程度）で行うことができ、補正処理を迅速に行うことができる。
【０００６】
また、請求項２記載のごとく、アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、基準電圧を発生する基準電圧発生手段と、比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段により制御端子のオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた電圧比較回路において、前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、前記補正スイッチング制御手段により、
電圧比較手段の出力信号に応じて、該電圧比較手段の閾値電圧と基準電圧とを逐次比較するとともに、この逐次比較の結果に基づいて、前記補正用トランジスタ群の各スイッチング手段のオン・オフを切り換えて、該電圧比較手段の閾値電圧の補正を行う。
これにより、電圧比較手段の閾値電圧と、基準電圧発生手段からの基準電圧とを、量子化誤差により発生する電位差の範囲内にまで等しくすることができる。
従って、電圧比較手段の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、電圧比較手段は、高精度で信頼性の高い電圧比較動作を行うことが可能となる。
また、この逐次比較による補正は、不揮発性メモリや、レーザーカットや、ザップ等の特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
さらに、本電圧比較回路の電圧比較手段をＣＭＯＳインバータにて構成することで、電圧比較を高速（例えば数ｎｓ程度）で行うことができ、補正処理を迅速に行うことができる。
【発明の効果】
【０００７】
本発明によれば、電圧比較手段の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、電圧比較手段は、高精度で信頼性の高い電圧比較動作を行うことが可能となる。
また、特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
【発明を実施するための最良の形態】
【０００８】
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
図１に示すように、本発明にかかる電圧比較回路は、アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、一対の相補型トランジスタであるＮＭＯＳトランジスタ１１およびＰＭＯＳトランジスタ１２を備えた、電圧比較手段であるＣＭＯＳインバータ１と、基準電圧を発生する基準電圧発生手段５と、比較対象信号である外部入力信号と前記基準電圧とを、選択的に切り換えてアナログ入力として前記ＣＭＯＳインバータ１へ入力する入力信号切換スイッチ６と、前記ＮＭＯＳトランジスタ１１と並列に接続され、オン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・により、それぞれオン・オフが切り換えられる複数の補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・を備えた補正用トランジスタ群３と、前記入力信号切換スイッチ６によって基準電圧がＣＭＯＳインバータ１の入力端子１ａへ接続されているときに、前記各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のオン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・の制御を行う補正スイッチング制御回路７とを備えた、電圧比較回路である。
なお、本実施例では電圧比較手段としてＣＭＯＳインバータ１を用いているが、特に限定するものではなく、例えばＮＡＮＤ回路やＮＯＲ回路を用いることでも実現できる。
また、補正用トランジスタとして、ＣＭＯＳインバータ１のＮＭＯＳトランジスタ１１に並列接続されるＮＭＯＳトランジスタを用いているが、ＣＭＯＳインバータ１のＰＭＯＳトランジスタ１２に並列接続されるＰＭＯＳトランジスタを用いることもできる。
さらに、ＣＭＯＳインバータ１の双方のトランジスタ１１・１２のそれぞれに、補正トランジスタが並列接続されていても良い。
【０００９】
補正スイッチング制御回路７には、前記入力信号切換スイッチ６、各のオン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・、およびＣＭＯＳインバータ１の出力端子１ｂに、電気的に接続されている。
また、前記補正スイッチング制御回路７は、ＣＭＯＳインバータ１からの出力信号に応じて、前記基準電圧とＣＭＯＳインバータ１の閾値電圧とを逐次比較する逐次比較部７ａや、該逐次比較部７ａによる比較結果に基づいて、前記各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のオン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・のオン・オフ切換を行う切換補正部７ｂ等を有している。
【００１０】
前記ＣＭＯＳインバータ１は、入力端子１ａから入力された信号の電圧が、該ＣＭＯＳインバータ１の閾値電圧よりも小さいときには、ＣＭＯＳインバータ１の出力端子１ｂからは、“１”の出力信号が出力される。
逆に、入力端子１ａから入力された信号の電圧が、該ＣＭＯＳインバータ１の閾値電圧以上であったときには、ＣＭＯＳインバータ１の出力端子１ｂからは、“０”の出力信号が出力される。
【００１１】
前記基準電圧発生手段５は、例えば、抵抗器５ａ・５ｂを用いて電源電圧ＶＤＤを抵抗分割により分圧して基準電圧を得る回路に構成されている。
前記補正用トランジスタ群３を構成する各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・は、それぞれＮＭＯＳトランジスタに構成されており、該各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のドレイン電位およびソース電位は、ＣＭＯＳインバータ１におけるＮＭＯＳトランジスタ１１のドレイン電位およびソース電位と共通に設定されている。
【００１２】
また、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・は、（チャネル幅Ｗ／チャネル長Ｌ）で表わされるトランジスタサイズが、それぞれ異なっており、該各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のトランジスタサイズは、２のべき乗に重み付けされている。
例えば、最もトランジスタサイズの大きな補正用トランジスタ３（０）のトランジスタサイズを（Ｗ０／Ｌ０）（＝２０・（Ｗ０／Ｌ０））とした場合、補正用トランジスタ３（０）の次にトランジスタサイズの大きな補正用トランジスタ３（１）のトランジスタサイズは２・（Ｗ０／Ｌ０）（＝２１・（Ｗ０／Ｌ０））となる。
また、最もトランジスタサイズの小さな補正用トランジスタ３（ｎ−１）のトランジスタサイズは２ｎ−１・（Ｗ０／Ｌ０）となり、補正用トランジスタ３（ｎ−１）のＣＭＯＳインバータ１から離れた側に隣接配置される補正用トランジスタ３（ｎ−２）のトランジスタサイズは２ｎ−２・（Ｗ０／Ｌ０）となる。
【００１３】
また、オン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・は、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のゲート電極に接続され、該各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のゲート入力を、ＣＭＯＳインバータ１の入力端子１ａ側の電位と、グランド電位とに切り換える機能を有している。
【００１４】
このように構成される電圧比較回路は、ＣＭＯＳインバータ１の製造ばらつき等により生じる閾値電圧のズレや誤差を、前記補正用トランジスタ群３の各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・をオン・オフ制御することによって補正するものである。
ここで、ＣＭＯＳインバータ１の閾値電圧Ｖｔｈ_ｉｎｖは、以下の数１に示すような値に近似できる。
【００１５】
【数１】
2006314023.tif 000003
【００１６】
また、前記数１内におけるＫＮおよびＫＰは、次の数２、数３により、それぞれ表わされる。
【００１７】
【数２】
2006314023.tif 000004
【数３】
2006314023.tif 000005
【００１８】
なお、数１、数２、数３において、ＶＤＤは電源電圧を、ＶｔｈｎはＮＭＯＳトランジスタ１１の閾値電圧を、ＶｔｈｐはＰＭＯＳトランジスタ１２の閾値電圧を、（Ｗ／Ｌ）ＮＭＯＳはＮＭＯＳトランジスタ１１のトランジスタサイズを、（Ｗ／Ｌ）ＰＭＯＳはＰＭＯＳトランジスタ１２のトランジスタサイズを、μｅはＮＭＯＳトランジスタ１１のキャリア移動速度を、μｈはＰＭＯＳトランジスタ１２のキャリア移動速度を、Ｃｏｘは単位面積あたりの容量を示している。
【００１９】
そして、数１、数２、数３における、Ｖｔｈｎ、Ｖｔｈｐ、（Ｗ／Ｌ）ＮＭＯＳ、（Ｗ／Ｌ）ＰＭＯＳ、Ｃｏｘ、μｅ、およびμｈ等の殆どのパラメータは、ＣＭＯＳインバータ１の製造ばらつきの影響により変動することがよく知られており、これらのパラメータの変動がＣＭＯＳインバータ１の閾値電圧の変動を招く原因となっている。
従って、本発明にかかる電圧比較回路では、前記補正用トランジスタ群３により、数２に示されるＫＮの値を補正して、ＣＭＯＳインバータ１の閾値電圧を適正な値に制御するようにしている。
補正用トランジスタ群３によりＫＮの補正後の値であるＫＮ’は次の数４により表わされる。
【００２０】
【数４】
2006314023.tif 000006
【００２１】
なお、数４において、Ｘは、０〜２ｎ−１で表わされる整数である。
【００２２】
また、本例においては、補正用トランジスタ群３をＣＭＯＳインバータ１のＮＭＯＳトランジスタ１１側に設けて、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・をＮＭＯＳトランジスタにて構成しているが、補正用トランジスタ群３をＣＭＯＳインバータ１のＰＭＯＳトランジスタ１２側に設けて、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・をＰＭＯＳトランジスタにて構成することもできる。
【００２３】
次に、本電圧比較回路によりＣＭＯＳインバータ１の閾値電圧の補正を行う際のフローについて、図２を用いて説明する。
まず、前提として、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・は、製造ばらつきがゼロであると仮定したときに、前記数４のＸの値がフルスケール値の２分の１の値における、ＣＭＯＳインバータ１の閾値電圧が、略狙いの閾値電圧となるように設計しておく。
【００２４】
そして、図示せぬ補正開始指令手段から、補正スイッチング制御回路７に対して補正開始指令信号が入力されると、補正スイッチング制御回路７から入力信号切換スイッチ６に対してスイッチ切換信号が出力され、該入力信号切換スイッチ６が基準電圧側へ切り換えられる（Ｓ０１）。
同時に、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のうち、ＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）側の補正用トランジスタ３（ｎ−１）のゲート電極のみ、補正スイッチング制御回路７の切換補正部７ｂからの制御に基づくオン・オフ切換スイッチ４（ｎ−１）により、ＣＭＯＳインバータ１の入力端子１ａ側に接続する。また、他の各補正用トランジスタ３（ｎ−２）・・・３（０）は、切換補正部７ｂからの制御に基づく各オン・オフ切換スイッチ４（ｎ−２）・・・４（０）により、グランド電位に接続される（Ｓ０２）。
【００２５】
なお、以降、切換補正部７ｂがオン・オフの切り換え制御を行う各オン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・により、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のゲート電極を、ＣＭＯＳインバータ１の入力端子１ａ側に接続することを、「各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・を各オン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・によりオンする」といい、各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のゲート電極をグランド電位に接続することを、「各補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・を各オン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・によりオフする」という。
【００２６】
このように、ＭＳＢ側の補正用トランジスタ３（ｎ−１）のみをオンさせた状態として、ＣＭＯＳインバータ１の出力信号が“１”であるか“０”であるかの判定を、補正スイッチング制御回路７の逐次比較部７ａにて行う（Ｓ０４）。
この判定の結果、出力信号が“１”であった場合は、ＣＭＯＳインバータ１の閾値電圧が、基準電圧発生手段５からの基準電圧よりも高い状態にあることを示している。
従って、出力信号が“１”であった場合は、ＭＳＢにあたる補正用トランジスタ３（ｎ−１）をオンしたまま、ＭＳＢ−１に相当する補正用トランジスタ３（ｎ−２）を、オン・オフ切換スイッチ４（ｎ−２）によりオンする（Ｓ０５）。
【００２７】
逆に、判定の結果、出力信号が“０”であった場合は、ＣＭＯＳインバータ１の閾値電圧が、基準電圧発生手段５からの基準電圧よりも低い状態にあることを示している。
従って、出力信号が“０”であった場合は、ＭＳＢにあたる補正用トランジスタ３（ｎ−１）をオフするとともに、ＭＳＢ−１に相当する補正用トランジスタ３（ｎ−２）を、オン・オフ切換スイッチ４（ｎ−２）によりオンする（Ｓ０６）。
【００２８】
このように、ＣＭＯＳインバータ１の出力信号に応じて、ＭＳＢ側の補正用トランジスタ３（ｎ−１）およびＭＳＢ−１に相当する補正用トランジスタ３（ｎ−２）をオン・オフさせた状態では、該補正用トランジスタ３（ｎ−１）のオン・オフが確定され、補正用トランジスタ３（ｎ−２）のオン・オフは未だ確定されていない。
次に、この状態で、再度ＣＭＯＳインバータ１の出力信号の判定を逐次比較部７ａにて行い、ＭＳＢ−１に相当する補正用トランジスタ３（ｎ−２）およびＭＳＢ−２に相当する補正用トランジスタ３（ｎ−３）をオン・オフさせて、補正用トランジスタ３（ｎ−２）のオン・オフを確定する。
【００２９】
以降も同様にして、補正用トランジスタ３（ｎ−３）・３（ｎ−４）・・・３（０）のオン・オフを確定させていく。
この補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のオン・オフの確定は、ＭＳＢ側からＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）側へ向って順次行っていき、補正用トランジスタ３（０）のオン・オフが確定されるまで継続される（Ｓ０３、Ｓ０７）。
【００３０】
すなわち、本電圧比較回路では、Ａ/Ｄコンバータ等で用いられている逐次比較シーケンスを用いて、ＣＭＯＳインバータ１の閾値電圧を、基準電圧に補正している。
そして、全ての補正用トランジスタ３（ｎ−１）・３（ｎ−２）・・・のオン・オフが確定された後は、補正スイッチング制御回路７からの制御により、入力信号切換スイッチ６が外部入力信号側へ切り換えられて（Ｓ０８）、補正処理が終了する。
【００３１】
以上のように、補正スイッチング制御回路７の逐次比較部７ａにより、ＣＭＯＳインバータ１の出力信号に応じて、該ＣＭＯＳインバータ１の閾値電圧と基準電圧とを逐次比較するとともに、該逐次比較部７ａによる比較結果に基づいて、各オン・オフ切換スイッチ４（ｎ−１）・４（ｎ−２）・・・のオン・オフを切り換える補正を行うことにより、ＣＭＯＳインバータ１の閾値電圧と基準電圧とを、量子化誤差により発生する電位差の範囲内にまで等しくすることができる。
【００３２】
これにより、ＣＭＯＳインバータ１の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、ＣＭＯＳインバータ１は、高精度で信頼性の高い電圧比較動作を高速で行うことが可能となる。
また、この逐次比較による補正は、不揮発性メモリや、レーザーカットや、ザップ等の特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
さらに、本電圧比較回路はＣＭＯＳインバータ１にて構成されているので、電圧比較を高速（例えば数ｎｓ程度）で行うことができ、補正処理を迅速に行うことができる。
【図面の簡単な説明】
【００３３】
【図１】本発明にかかる電圧比較回路を示す回路図である。
【図２】電圧比較回路による電圧比較方法のフローを示す図である。
【符号の説明】
【００３４】
１    ＣＭＯＳインバータ
３    補正用トランジスタ群
３（ｎ−１）・・・    補正用トランジスタ
４（ｎ−１）・・・    オン・オフ切換スイッチ
５    基準電圧発生手段
６    入力信号切換スイッチ
７    補正スイッチング制御回路
７ａ  逐次比較部
７ｂ  切換補正部
【図１】
2006314023.tif 000007
【図２】
2006314023.tif 000008