(57)【要約】【課題】  １．５倍密度変換が行われる画像出力時において、出力速度を高速化し、且つより原画像の画質劣化を軽減することができる画像書き込み装置および画像形成装置を提供すること。【解決手段】  ２値４００ｄｐｉ×４００ｄｐｉの画像データに対して２ラインずつメモリに画像データを蓄積し、この画像データに対して２×２のマトリクスごとにパターン処理を行って、６×３のマトリクスに変換し、２値６００ｄｐｉ×１２００ｄｐｉの画像データに変換を行って副走査方向を倍にして書き込みを行う。この変倍処理時にパターン処理部５０６−２−３で行われる変換に適応される変倍のパターンは、レジスタ値ＴＹＰＥによって選択され、図７から図９に示す変倍処理適応パターン１〜３がそれぞれ適応される。【選択図】      図１
2006334852.tif 000002
【特許請求の範囲】
【請求項１】
画像データを感光体上に書き込むための複数個の発光素子を主走査方向に所定密度でアレイ状に列設した、２値仕様の発光素子アレイユニットを用い、この発光素子アレイユニットが、前記感光体の主走査方向に千鳥状に、複数個配列されている画像書き込み装置において、
画像データを記憶する画像メモリと、
２値４００ｄｐｉのデータの画像データ出力時においての発光素子アレイユニットの仕様である６００ｄｐｉに適合させる倍密度変換処理を行う倍密度変換手段とを備え、
前記倍密度変換手段が倍密度変換処理を行う際に、２値４００ｄｐｉ×４００ｄｐｉの画像データに対して２ラインずつ前記画像メモリに画像データを蓄積し、この画像メモリに蓄積された画像データに対して２×２のマトリクスごとにパターン処理を行って、６×３のマトリクスに変換し、２値６００ｄｐｉ×１２００ｄｐｉの画像データに変換を行って副走査方向を倍にして書き込みを行うことを特徴とする画像書き込み装置。
【請求項２】
画像データに応じて適応するパターン処理を行うパターンを選択する選択手段を備え、
この選択手段の選択により濃度調整を行うことを特徴とした請求項１記載の画像書き込み装置。
【請求項３】
請求項１または請求項２に記載の画像書き込み装置を用いて作像を行うことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤヘッドによる光ビームで印字情報を感光体に書き込む画像書き込み装置および画像形成装置に関する。
【背景技術】
【０００２】
読み取った画像データの画素密度と出力する画図データの画素密度が相違する場合、所定の画素密度変換装置を用いて出力側に適合する画素密度に変換する必要がある。この場合、単純に画素密度を変換する方法では、斜線部にギザギザが生じるなど必ずしも望ましい画像を得ることができなかった。
そこで、このような場合にも高品質な画像を得る技術として以下の文献に記載された発明をあげることができる。
【特許文献１】特開平１０−６５９０７号公報
【０００３】
特許文献１記載の発明では、入力２値画像をスムージング処理により所定の整数倍の高密度化率で高密度化し、高密度２値画像に変換する手段と、その高密度２値画像を所定の低密度化率で低密度化し低密度２値画像に変換する低密度化手段とその低密度２値画像に細線化処理を行って出力する細線化手段とを備えて、低コストで高品質な画素密度変換画像を得られるようにしている。
従来Ａ０広幅機において、４００ｄｐｉの画像データを１．５倍の６００ｄｐｉに密度変換を行って出力する場合には、所定のソフトウェアで主／副の１．５倍密度の変倍処理を行っているため、変倍処理に非常に時間を要していたのが実状であった。
これを改善するために、現在ソフトウェアで行っている主／副の１．５倍密度の変倍処理の部分をハード化すれば主／副の１．５倍密度の変倍処理にかかる時間をリアルタイムに近い時間で行うことが可能になり高速出力化が可能になると期待できる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、現状の広幅機の書込みのＬＰＨ（ＬＥＤ  ＰＲＩＮＴ  ＨＥＡＤ）の仕様で多値のものを使用している画像形成装置の場合は、ＩＰＵからの画像データである２値４００ｄｐｉのデータを多値６００ｄｐｉデータに変換して出力してやればよく、現在存在する様々な１．５倍密度変倍アルゴリズムを適応し、さらに画質も劣化も少なく変倍処理を行うことが可能である。しかし、２値のＬＰＨを使用している画像形成装置の場合は、２値４００ｄｐｉのデータを２値６００ｄｐｉデータに変換しなければならず、中間値のデータが打てないためにハードウェアで主／副の１．５倍密度の変倍処理を行い、高速出力化したい場合、画質を保持しつつ密度変換を行うことが困難であるといった問題があった。
この問題を解決するためには、ＩＰＵから受け取った２値４００ｄｐｉ×４００ｄｐｉの画像データに対して、ハードウェアにおいて主走査方向に１．５倍密度、副走査方向３倍密度で変倍処理を行って、２値６００ｄｐｉ×１２００ｄｐｉの画像データに変換することによって、高速出力を可能にし、またハードウェアにより１．５倍密度変換を行った場合においても画質の劣化を軽減できる。
【０００５】
そこで、本発明の第１の目的は、２値４００ｄｐｉ×４００ｄｐｉの画像データに対して２ラインずつメモリに画像データを蓄積し、この画像データに対して２×２のマトリクスごとにパターン処理を行って、６×３のマトリクスに変換し、２値６００ｄｐｉ×１２００ｄｐｉの画像データに変換を行って副走査方向を倍にして書き込みを行うことで、１．５倍密度変換が行われる画像出力時において、出力速度の高速化し、且つより原画像の画質劣化を軽減することができる画像書き込み装置を提供することである。
本発明の第２に目的は、画像データに応じて適応するパターンを選択可能とすることで、適切な濃度調整を行い、画像出力時において原画像の画質劣化を軽減することができる画像書き込み装置を提供することである。
本発明の第３の目的は、１．５倍密度変換が行われる画像出力時において、出力速度の高速化、および原画像の画質劣化を軽減することができる画像形成装置を提供することである。
【課題を解決するための手段】
【０００６】
請求項１記載の発明では、画像データを感光体上に書き込むための複数個の発光素子を主走査方向に所定密度でアレイ状に列設した、２値仕様の発光素子アレイユニットを用い、この発光素子アレイユニットが、前記感光体の主走査方向に千鳥状に、複数個配列されている画像書き込み装置において、画像データを記憶する画像メモリと、２値４００ｄｐｉのデータの画像データ出力時においての発光素子アレイユニットの仕様である６００ｄｐｉに適合させる倍密度変換処理を行う倍密度変換手段とを備え、前記倍密度変換手段が倍密度変換処理を行う際に、２値４００ｄｐｉ×４００ｄｐｉの画像データに対して２ラインずつ前記画像メモリに画像データを蓄積し、この画像メモリに蓄積された画像データに対して２×２のマトリクスごとにパターン処理を行って、６×３のマトリクスに変換し、２値６００ｄｐｉ×１２００ｄｐｉの画像データに変換を行って副走査方向を倍にして書き込みを行うことにより、前記目的を達成する。
【０００７】
請求項２記載の発明では、請求項１記載の発明において、画像データに応じて適応するパターン処理を行うパターンを選択する選択手段を備え、この選択手段の選択により濃度調整を行うことにより、前記第２の目的を達成する。
請求項３記載の発明では、請求項１または請求項２に記載の画像書き込み装置を用いて作像を行うことにより、前記第３の目的を達成する。
【発明の効果】
【０００８】
請求項１記載の発明では、倍密度変換処理を行う際に、２値４００ｄｐｉ×４００ｄｐｉの画像データに対して２ラインずつメモリに画像データを蓄積し、この画像データに対して２×２のマトリクスごとにパターン処理を行って、６×３のマトリクスに変換し、２値６００ｄｐｉ×１２００ｄｐｉの画像データに変換を行って副走査方向を倍にして書込みを行うことで、１．５倍密度変換が行われる画像出力時において、出力速度の高速化および原画像の画質劣化を軽減することができる。
【０００９】
請求項２記載の発明では、画像データに応じて適応するパターンを選択して、濃度調整を行うことで１．５倍密度変換が行われる画像出力時においてより原画像の画質劣化を軽減することができる。
請求項３記載の発明では、１．５倍密度変換が行われる画像出力時において出力速度を高速化し、および原画像の画質劣化を軽減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の好適な実施の形態を図１ないし図１３を参照して、詳細に説明する。
図１は、本実施例に係る画像形成装置の内部構成を示したブロック図であり、図２はその内部の構成を示した図である。
この画像形成装置は、原稿を読み取る読取手段としての読取部１００、この読取部１００で読み取られた原稿情報を記憶する画像情報記憶部３００、画像情報記憶部３００に記憶された情報を転写紙に複写するための一連のプロセスを実行する書込部５００、これらを制御するシステム制御装置３０２、このシステム制御装置３０２にキー入力を行う操作手段としての操作部４００等で構成されている。
【００１１】
次に、図２を参照して読取部１００の構成を説明する。
オペレータが原稿を挿入口から挿入すると、原稿は、ローラ２１の回転により密着センサ１０１と白色ローラ２３との間を通して搬送される。搬送中の原稿は、密着センサ１０１に取り付けられているＬＥＤ素子により光が照射されその反射光から密着センサ１０１に結像されて原稿画像情報が読み取られる。
図１に示すように、密着センサ１０１は、結像された原稿画像をアナログの電気信号に変換し、この電気信号は画像増幅回路１０２で増幅される。Ａ／Ｄ（アナログ／デジタル）変換回路１０３は、画像増幅回路１０２で増幅された画像信号を画素ごとに多値デジタル画像信号に変換する。
【００１２】
このデジタル画像信号はＡ／Ｄ変換回路１０３にて同期制御回路１０６から出力されるクロックに同期して出力されシェーディング補正回路１０４により、上記ＬＥＤ素子の光量ムラ、密着センサ１０１の感度ムラ等による歪を補正する。
シェーディング補正回路１０４で補正されたデジタル画像情報は、画像処理回路１０５でデジタル記録画像情報に変換された後、画像情報記憶部３００の記憶手段としての画像メモリ部３０１に書き込まれる。また、読取制御回路１０７は読取部１００内の同期制御回路１０６などを制御し、スキャナ駆動回路１０８は読取部１００内のローラ２１、白色ローラ２３などを回転させるモータ等を駆動させる。
【００１３】
次に、画像メモリ部３０１に書き込まれた画像情報により、転写した画像を形成するための一連のプロセスを制御するシステム制御装置３０２と書込部５００の構成について説明する。
システム制御装置３０２は、本画像形成装置の全体制御を行う機能があり、読取制御回路１０７、同期制御回路１０６、画像メモリ部３０１、ＬＥＤ書込制御回路５０２による画像データ転送を制御し、駆動制御回路５０４に対してスキャナ駆動回路１０８、プリンタ駆動制御回路５０５を介してモータ等を駆動させて原稿および転写紙搬送を円滑に制御する。
書込部５００では、画像メモリ部３０１より同期信号クロックにより転送された画像信号をＬＥＤ書込制御回路５０２で１画素単位ビットに変換し、発光素子アレイユニットとしてのＬＥＤアレイユニット５０３のＬＥＤアレイユニット５０３−１〜５０３−３で赤外光に変換して出力する。
【００１４】
次に、図２を参照しながら本実施例における画像形成プロセスを説明する。
帯電装置２４は像担持体としてのドラム状の感光体２５を−２５００Ｖに一様に帯電させるグリッド付きのスコロトロンチャージャと呼ばれる帯電装置であり、感光体２５は図示しないモータにより回転駆動される。
ＬＥＤアレイユニットにおいて、５０３−１はＬＥＤアレイユニット５０３−１〜５０３−３を一次元に配列することで、複数個のＬＥＤ素子を主操作方向にアレイ状に並べたものでＬＥＤ書込制御回路５０２からの画像情報に基づいて、ＬＥＤアレイユニット５０３−１〜５０３−３のＬＥＤが発光して、その光を工学素子であるセルフォックレンズアレーを介して感光体２５に照射している。
【００１５】
感光体２５は、ＬＥＤアレイユニット５０３からデジタル画像情報に基づいた光が照射されると、光導電現象で表面の電荷がアースに流れて消滅する。ここで、ＬＥＤアレイユニット５０３は、原稿の画像濃度の淡い部分ではＬＥＤ素子が発光せず、原稿の画像濃度が濃い部分ではＬＥＤ素子が発光するようになっている。これにより、感光体２５上の光照射部は、原稿画像の濃淡に対応した静電潜像が形成されることとなる。
この感光体２５上の静電潜像は、現像装置２７によって現像されてトナー象となる。現像装置２７は内部のトナーが撹拌により負に帯電されており、バイアスが−７００Ｖ印可されているため感光体２５上の光照射部分だけにトナーが付着するようになっている。
【００１６】
一方、シート状記録媒体としての転写紙は３つの給紙台２８〜３０および手差し部から選択的にレジストローラ３１に給送される。そして、レジストローラ３１により所定のタイミングで送り出されて、感光体２５の下部を通過し、このときに転写手段としての転写チャージャ３２により感光体２５上のトナー像が転写紙に転写される。転写紙は次に感光体２５より分離チャージャ３３により分離されて、搬送タンク３４により定着装置３５に送られ、そこでトナーが定着される。トナーが定着された転写紙は、排紙ローラ３６、３７により機外に排紙される。
【００１７】
次に、図３、図４を参照して、全体の画像データの流れを説明する。
書込部５００のＬＥＤ書込制御回路５０２は、プログラマブルロジック５０６、ＶＤＩＰ１  ５０７、ＶＤＩＰ２  ５０８から構成されている。
画像データの流れは、画像メモリ部３０１からイーブン（Ｅ）：１ｂｉｔ、オッド（Ｏ）：１ｂｉｔの画像データが、２ラインパラレルでＬＥＤ書込制御回路５０２に送られてくる。
【００１８】
タイミング信号は、画像メモリ部３０１より低電圧作動信号素子ＬＶＤＳドライバーを使用しパラレルからシリアルに変換されて送られてくる。そのために、プログラマブルロジック５０６においてもＬＶＤＳレシーバ５０６−１を用いて、シリアル信号からパラレル信号に変換し、ＰＫＤＥ＿ＩＰＵ・ＰＫＤＯ＿ＩＰＵ・ＣＬＫ＿ＩＰＵ・ＬＳＹＮＣ＿ＩＰＵ・ＬＧＡＴＥ＿ＩＰＵ・ＦＧＡＴＥ＿ＩＰＵ・ＬＶ１ＳＥＬ＿ＩＰＵを得る。
まず、レジスタＶＳＥＬによって値０が選択された場合、通常モードとなり、図３に示すように、ＰＫＤＥ＿ＩＰＵ・ＰＫＤＯ＿ＩＰＵは何も処理が行われずに密度変換部５０６−２をへて、入力データ速度変換＆転送部５０６−３からＶＤＩＰ１にそのまま入力データＶＤＩＰ１＿ＰＫＤＥ＿Ｎ・ＶＤＩＰ１＿ＰＫＤＯ＿Ｎとして入力される。
【００１９】
また、ＰＫＤＥ＿ＩＰＵ・ＰＫＤＯ＿ＩＰＵ・ＣＬＫ＿ＩＰＵ・ＬＳＹＮＣ＿ＩＰＵ・ＬＧＡＴＥ＿ＩＰＵ・ＦＧＡＴＥ＿ＩＰＵ・ＬＶ１ＳＥＬ＿ＩＰＵもなにも処理されず制御信号生成部５０６−４をへてからＶＤＩＰ１にそのまま入力信号ＶＤＩＰ１＿ＣＬＫ＿Ｎ・ＶＤＩＰ１＿ＬＳＹＮＣ＿Ｎ・ＶＤＩＰ１＿ＬＧＡＴＥ＿Ｎ・ＶＤＩＰ１＿ＦＧＡＴＥ＿Ｎ・ＶＤＩＰ１＿ＬＶ１ＳＥＬとして入力される。
【００２０】
次に、レジスタＶＳＥＬによって値１が選択された場合、変倍処理モードとなり、図４に示すようなデータ流れとなる。
まず、変倍処理モードになった場合は、図５のＶＤＩＰ入力制御信号・データ変換図に示すように、制御信号生成部５０６−４の密度変換用制御信号生成部がＬＳＹＮＣ＿ＩＰＵを間引いたＬＳＹＮＣ＿ＯＵＴを生成し、これが画像情報記憶部３００へ転送される。すると、図５に示すようにこのＬＳＹＮＣ＿ＯＵＴのタイミング生成されたＬＳＹＮＣ＿ＩＰＵによって画像データが２ライン分ずつ送信されてくる。これを密度変換部５０６−２でデータを受け、図５および密度変換部５０６−２のブロック図である図６に示すように、２ライン分ずつ、ラインメモリ５０６−２−２に溜めて、パターン処理部５０６−２−３で変換を行う。そして、６ライン分のデータへと変換を行ってラインメモリＢ群５０６−２−４へ展開し、その奇数行は入力データ速度変換＆転送５０６−３のＶＤＩＰ２用処理部へ、偶数行はＶＤＩＰ１用処理部へとセレクタ５０６−２−５によって切り替えて転送される。
【００２１】
その後、それぞれデータが図１０のＶＤＩＰ入力信号・データ速度変換図に示すように、変倍処理を行う前のタイミングに速度変換が行われて、ＶＤＩＰ１＿ＰＫＤＥ＿＿Ｎ・ＶＤＩＰ１＿ＰＫＤＯ＿Ｎ・ＶＤＩＰ２＿ＰＫＤＥ＿Ｎ・ＶＤＩＰ２＿ＰＫＤＯ＿ＮとしてそれぞれのＶＤＩＰ１  ５０７・ＶＤＩＰ２  ５０８へ出力される。
また、この変倍処理時にパターン処理部５０６−２−３で行われる変換に適応される変倍のパターンはレジスタ値ＴＹＰＥによって選択され、図７から図９に示す変倍処理適応パターン１〜３がそれぞれ適応される。
【００２２】
各種制御信号も制御信号生成部５０６−４の密度変換用信号生成部において、図５に示すように各種制御信号が変換されＣＬＫ＿ＦＣＩ、ＬＳＹＮＣ＿ＦＣＩ・ＬＧＡＴＥ＿ＦＣＩ・ＦＧＡＴＥ＿ＦＣＩ、ＬＶ１ＳＥＬ＿ＦＣＩとなる。その後、ＶＤＩＰ用制御信号生成部において、図１０に示しているよう変倍処理を行う前のタイミングに直され、それをそれぞれＶＤＩＰ１＿ＣＬＫ＿Ｎ・ＶＤＩＰ１＿ＬＳＹＮＣ＿Ｎ・ＶＤＩＰ１＿ＬＧＡＴＥ＿Ｎ・ＶＤＩＰ１＿ＦＧＡＴＥ＿Ｎ・ＶＤＩＰ１＿ＬＶ１ＳＥＬ・ＶＤＩＰ２＿ＣＬＫ＿Ｎ・ＶＤＩＰ２＿ＬＳＹＮＣ＿Ｎ・ＶＤＩＰ２＿ＬＧＡＴＥ＿Ｎ・ＶＤＩＰ２＿ＦＧＡＴＥ＿Ｎ・ＶＤＩＰ２＿ＬＶ１ＳＥＬとして、ＶＤＩＰ１  ５０７、ＶＤＩＰ２  ５０８へ出力される。
【００２３】
この後それぞれのラインデータは各ＶＤＩＰによって処理されて、各ＶＤＩＰの出力として出力される。この出力されたデータを再び、プログラマブルロジック５０６で受ける。
通常モードならば図３に示すように、ＶＤＩＰ１  ５０７より出力されたＬＰＨの制御信号・データを出力データ速度変換部５０６−５、ＬＰＨ制御信号生成部５０６−７ではなにも処理を行なわず、そのまま各ＬＰＨ５０３−１〜３にパスする。
【００２４】
次に、変倍処理モードにおいては、図４に示すように、ＶＤＩＰ１  ５０７、ＶＤＩＰ２  ５０８からＬＰＨ制御信号が出力されてくる。データに関しては偶数ラインはＶＤＩＰ１  ５０７から、奇数ラインはＶＤＩＰ２  ５０８からそれぞれ出力されるようになっている。
出力データ速度変換部５０６−５においては、これを図１１のＬＰＨ出力制御信号・データ速度変換図に示すように、各ＶＤＩＰからの出力データを速度変換を行いながら、２ライン分用意してあるラインメモリに貯めて、出力するといった動作を繰り返す。この出力をセレクタ５０６−６にて切り替えてＬＰＨ５０３−１〜３へ転送する。
また、ＬＰＨ制御信号生成部５０６−７では、これを図１１に示すように、ＯＤＤ＿ＤＲＶ・ＥＶＥＮ＿ＤＲＶ・ＬＯＡＤ、ＳＴＲＢ・ＬＰＨＣＬＫ・ＨＳＹＮＣをそれぞれ、倍の速度に対応するように変換しＬＰＨ５０３−１〜３に転送する。
【００２５】
次に、ＶＤＩＰの内部制御に関しての説明をする。
まず、制御の概要について画像データの置換と処理手順を説明する。図１２は、ＶＤＩＰのシステムブロック図である。プログラマブルロジック５０６からＯＤＤ：１ｂｉｔ、ＥＶＥＮ：１ｂｉｔの画像データが同時に１６．６６ＭＨＺの転送速度で送られてくる（ＬＶＤＳ）。転送されたデータは、ダブルコピー機能・密度変換用ＳＲＡＭ  Ｄ（またはＥ）に書き込まれ、レジスタ設定によりダブルコピー機能や密度変換し、６００ｄｐｉのデータが読み出される（６００ｄｐｉデータならそのまま出力）。ＳＲＡＭ  Ｄ（またはＥ）の書込み・読出しにより転送周波数を書き込みでは、プログラマブルロジック５０６からのクロック（ＣＬＫＡ：１６．６６ＭＨＺ）で行い、読出しでＶＤＢ内部クロック（ＣＬＫ１６：１６．６５ＭＨＺ）を使用し周波数変換する。
【００２６】
次に、転送された画像データはＬＰＨ３本にあたる画像データＲＡＭ部のＡ郡ＳＲＡＭ３個に１ライン分のデータをＣＬＫ１６：１６．６５ＭＨＺの１／２周期の転送速度で順に分割書き込みする。
このとき、主走査方向の書き込み範囲の制御（１ドット補正）、ＬＰＨ間の位置補正が行われ、４ドットを１アドレスに指定しながら書き込まれる（クロック周波数１／２  ８．３２５ＭＨＺ）。
ＳＲＡＭへの書込みアドレスは、ＬＰＨの取り付けが、ＬＰＨ１、３は転送方向左に対し逆であるため、書込みアドレスもダウンカウントで転送される。
【００２７】
次に、Ａ郡のＳＲＡＭ３個に書き込まれた１ライン分の画像データは、８．３２５ＭＨＺ（ＶＤＢ内部クロック１６．６５ＭＨＺの１／２）の速度で３個同時に読み出される。読み出しアドレスは、０から始まり１９１９カウントし、ＬＰＨ１本分１９２０＊４＝７６８０ｄｏｔを転送する。
ＳＲＡＭから読み出された各ＬＰＨの画像データは、４アドレス分１６ドットの画像データのうち、まずＯＤＤデータ分を取り出し、８ビット（ドット）を１ブロックとし、ＬＰＨ１のデータは、ＡＳＩＣ内部の次のブロックへ、ＬＰＨ２のデータは、フィールドメモリ（ＦＭ１）へ、ＬＰＨ３のデータはフィールドメモリ（ＦＭ３）へ転送速度１／４の２．０８１ＭＨＺで転送する。
【００２８】
ここで、ＳＲＡＭからの読み出しデータは、ＯＤＤデータ全てが終了したら、今度はＥＶＥＮデータを行うので２回アドレスカウントすることになる。ＬＰＨ１とＬＰＨ３は、ＬＰＨ取付が逆であり転送方向も右から左であるのでＥＶＥＮデータより転送する。そして、８ドット単位でデータフォーマットされ、ＬＰＨ１のデータは次の内部ブロックへ転送されるが、ＬＰＨ２、３のデータはフィールドメモリで副走査ライン遅延させる。
ＬＰＨ２は、ＬＰＨ１と１７．５ｍｍ（４１３ライン）副走査にずれているため、フィールドメモリを２個カスケード接続をして、副走査の制御を行う。ＬＰＨ３は、ＬＰＨ１と０．４ｍｍ（９ライン）副走査にずれているのでフィールドメモリ１個にて制御する。
【００２９】
フィールドメモリから転送クロック２．０８１ＭＨＺで読み出された画像データは、再びＡＳＩＣ内に入力される。フィールドメモリから読み出された８ドット単位のデータは、４ｄｏｔ毎に変換され、転送速度４．１６２５ＭＨＺでプログラマブルロジック５０６へ転送される。
上記が１ラインのデータ転送動作であり、２ライン目の画像データは、入力でＳＲＡＭ  Ｅに入り、主走査ＳＲＡＭではＢ群で書込み・読出しされ、主走査ごとにＳＲＡＭを切り替えて（ＳＲＡＭ  ＤとＥ、ＳＲＡＭ  Ａ郡とＢ群）トグル動作で制御することによりライン間の繋ぎを行う。
【００３０】
次に、ＬＰＨ構成に関して図１３のＬＨＰ配置図を参照して説明する。
（１）両側に１２０ｄｏｔ分の余白（シフト等のための余裕）を持たせる（５ｍｍのシフトが可能→制御では±２ｍｍ）。
（２）ヘッド間の繋ぎ目部はＬＰＨ１、３が５２４ｄｏｔ、ＬＰＨ２が６８ｄｏｔ分を重複させて、それぞれの画像有効領域を制御することにより、画像が重ならないようにする。
（３）ＬＰＨ２の画像データ位置は固定し、ＬＰＨ１、３の画像を（有効領域幅固定のまま）シフトさせることにより、ヘッド間の位置補正を行う。
（４）ＬＰＨ１、３の画像をシフトさせるためにＳＲＡＭ  Ａ群、Ｂ群の書込みアドレスを指定することで可能となる。
（５）ＬＰＨ間の距離を極力短く（画像遅延メモリを減らす）するため、ＬＰＨ１、３に対し、ＬＰＨ２は１８０度反対の向きに実装される。
（６）プログラマブルロジック５０６からの画像転送は、左から右であるが、（５）の取付より、ＬＰＨ１，３は、右から左への画像転送で、ＬＰＨ２は左から右となる。
【図面の簡単な説明】
【００３１】
【図１】本実施例に係る画像形成装置の内部構成を示したブロック図である。
【図２】画像形成装置の内部の構成を示した図である。
【図３】通常モード時の処理を説明する図である。
【図４】変倍処理モード時の処理を説明する図である。
【図５】ＶＤＩＰ入力制御信号・データ変換図である。
【図６】密度変換部の構成を示したブロック図である。
【図７】変倍処理適応パターンを示した図である。
【図８】変倍処理適応パターンを示した図である。
【図９】変倍処理適応パターンを示した図である。
【図１０】ＶＤＩＰ入力信号・データ速度変換図である。
【図１１】ＬＰＨ出力制御信号・データ速度変換図である。
【図１２】ＶＤＩＰのシステムブロック図である。
【図１３】ＬＨＰ配置図である。
【符号の説明】
【００３２】
２１    ローラ
２３    白色ローラ
２４    帯電装置
２５    感光体
２７    現像装置
３１    レジストローラ
３２    転写チャージャ
３３    分離チャージャ
３４    搬送タンク
３５    定着装置
３６    排紙ローラ
１００  読取部
１０１  密着センサ
１０２  画像増幅回路
１０３  Ａ／Ｄ変換回路
１０４  シェーディング補正回路
１０５  画像処理回路
１０６  同期制御回路
１０７  読取制御回路
１０８  スキャナ駆動回路
３００  画像情報記憶部
３０１  画像メモリ部
３０２  システム制御装置
４００  操作部
５００  書込部
５０２  ＬＥＤ書込制御回路
５０３  ＬＥＤアレイユニット
５０４  駆動制御回路
５０５  プリンタ駆動制御回路
５０６  プログラマブルロジック
【図１】
2006334852.tif 000003
【図２】
2006334852.tif 000004
【図３】
2006334852.tif 000005
【図４】
2006334852.tif 000006
【図５】
2006334852.tif 000007
【図６】
2006334852.tif 000008
【図７】
2006334852.tif 000009
【図８】
2006334852.tif 000010
【図９】
2006334852.tif 000011
【図１０】
2006334852.tif 000012
【図１１】
2006334852.tif 000013
【図１２】
2006334852.tif 000014
【図１３】
2006334852.tif 000015