(57)【要約】【課題】暗電流不良を低減可能な構造を有する受光素子を提供する。【解決手段】受光素子１１は、第１のＩｎＰ層１３と、第２のＩｎＰ層１５と、第３のＩｎＰ層１７と、受光層１９とを備える。第１のＩｎＰ層１３は、ＩｎＰ基板２１上に設けられている。第２のＩｎＰ層１５は、第１導電型を示しており、ＩｎＰ基板２１と第１のＩｎＰ層１３との間に設けられている。第３のＩｎＰ層１７は、第２導電型領域２３を有する。受光層１９は、第１のＩｎＰ層１３と第３のＩｎＰ層１７との間に設けられている。第２のＩｎＰ層１５のキャリア濃度Ｃ２は第１のＩｎＰ層１３のキャリア濃度Ｃ１より大きい。受光層のバンドギャップはＩｎＰ半導体層のバンドギャップより小さい。例えば、受光層１９は、ノンドープのＩｎＧａＡｓ半導体からなる。【選択図】  図１
2006147670.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性または第一の導電型のＩｎＰ基板上に設けられた第一導電型の第１のＩｎＰ層と、
前記ＩｎＰ基板と前記第１のＩｎＰ層との間に設けられており第１導電型の第２のＩｎＰ層と、
第２導電型領域を有する第３のＩｎＰ層と、
前記第１のＩｎＰ層と前記第３のＩｎＰ層との間に設けられ、ｐｎ接合が内部に形成された受光層と
を備え、
前記第２のＩｎＰ層のキャリア濃度は前記第１のＩｎＰ層のキャリア濃度より大きい、ことを特徴とする受光素子。
【請求項２】
第一導電型はｎ型であることを特徴とする請求項１に記載された受光素子。
【請求項３】
前記第１のＩｎＰ層のキャリア濃度は１×１０１６ｃｍ−３以下であり、
前記第２のＩｎＰ層のキャリア濃度は１×１０１７ｃｍ−３以上である、ことを特徴とする請求項１または請求項２に記載された受光素子。
【請求項４】
前記第２のＩｎＰ層は、シリコンおよびイオウの少なくともいずれか一方をドーピングしてある、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された受光素子。
【請求項５】
前記第１のＩｎＰ層はノンドープである、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された受光素子。
【請求項６】
前記第２導電型領域にはｐ型ドーパントの亜鉛が添加されている、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子に関する。
【背景技術】
【０００２】
特許文献１には、受光素子が記載されている。一実施例では、ノンドープＩｎＰバッファ層（キャリア濃度：２×１０１５ｃｍ−３、厚さ：２μｍ）、ノンドープＩｎＧａＡｓ受光層（キャリア濃度：３×１０１５ｃｍ−３）、ノンドープＩｎＰ窓層（キャリア濃度：１×１０１５ｃｍ−３）がｎ型ＩｎＰ基板上に積層されている。また、別の実施例では、ＦｅドープＩｎＰ基板上に、ノンドープＩｎＰバッファ層（キャリア濃度：１×１０１５ｃｍ−３、厚さ：１μｍ）、ノンドープＩｎＧａＡｓ受光層（キャリア濃度：１×１０１５ｃｍ−３）、ノンドープＩｎＰ窓層（キャリア濃度：１×１０１５ｃｍ−３）が積層されている。ＩｎＰ基板上にはノンドープＩｎＰ半導体結晶層が設けられ、この半導体結晶層には第１のｐ型領域が設けられている。第１のｐ型領域は第２のｐ型領域で囲まれている。半導体結晶層の表面には、第１のｐ型領域上に電極が設けられ、その内側の第１のｐ型領域上には反射防止膜が設けられると共に、外側には素子保護膜が設けられている。半導体結晶層上には、半導体結晶層と第２のｐ型領域とにそれぞれ接触するように金属膜が設けられている。この構造により、不要な電荷を第２のｐ型領域に捕獲し、さらに再結合・消滅させることができる。故に、この受光素子は、受光領域以外の部分に光が入射した場合でも、応答特性が劣化しない。
【０００３】
特許文献２には、半導体受光素子が記載されている。この受光素子は、ｉ型第１のＩｎＰ層（キャリア濃度：１×１０１６ｃｍ−３以下、厚さ：１〜２μｍ）と、ｉ型ＩｎＧａＡｓ受光素子（キャリア濃度：１×１０１４ｃｍ−３〜１×１０１５ｃｍ−３、厚さ：２〜４μｍ）、ｎ型第２のＩｎＰ層（キャリア濃度：１×１０１７ｃｍ−３以上、厚さ：１〜２μｍ）、ｎ型ＩｎＰ基板（キャリア濃度１×１０１８ｃｍ−３以上）を備える。半導体受光素子は、ｐ型領域を有する第１のＩｎＰ層と、ｎ型の第２のＩｎＰ層と、これらの層の間に設けられたＩｎＧａＡｓ受光層とを備える。ｎ型のＩｎＰ層は、１×１０１７ｃｍ−３以上の最大キャリア濃度を有する。このキャリア濃度のため、印加される逆バイアスによってＩｎＰ層内に伸びる空乏層が十分に小さくなる。これによって、この空乏層は、電子−正孔対が生成される受光層内に広がる。故に、印加された電圧が発生キャリアのドリフトに十分に利用可能になり、この結果、波尾の発生が低減された半導体受光素子が提供できる。
【特許文献１】特開平５−１２１７７７号公報
【特許文献２】特開２００１−２６７６２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
発明者の実験によれば、多数の生産ロットを観察したところ暗電流が高いロットが存在しており、歩留まりを低下させている。例えば、ウエハ全面で暗電流が高く暗電流不良になるウエハもあれば、ウエハにおいて暗電流の値がばらついており選別により良品が得られるウエハもある。
【０００５】
ＩｎＰ基板上にノンドープＩｎＰバッファ層を成長した場合、ＩｎＰ基板の表面欠陥がＩｎＰバッファ層あるいはその上の受光層の結晶品質を悪化させている可能性がある。ＩｎＰ基板の表面欠陥は、結晶成長前に行う洗浄、エッチング等による前処理を用いてある割合で改善されるけれども、更なる改善が望まれている。
【０００６】
そこで、本発明は、上記の事項を鑑みて為されたものであり、暗電流不良を低減可能な構造を有する受光素子を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の一側面によれば、受光素子は、（ａ）半絶縁性または第一の導電型のＩｎＰ基板上に設けられた第一導電型の第１のＩｎＰ層と、（ｂ）前記ＩｎＰ基板と前記第１のＩｎＰ層との間に設けられており第１導電型の第２のＩｎＰ層と、（ｃ）第２導電型領域を有する第３のＩｎＰ層と、（ｄ）前記第１のＩｎＰ層と前記第３のＩｎＰ層との間に設けられ、ｐｎ接合が内部に形成された受光層と
を備え、前記第２のＩｎＰ層のキャリア濃度は前記第１のＩｎＰ層のキャリア濃度より大きい。
【０００８】
この受光素子は、第１導電型の第１のＩｎＰ層および受光層とＩｎＰ基板との間にキャリア濃度の大きなＩｎＰ層を有する構造であるので、ＩｎＰ基板の表面欠陥の影響が受光層等に及ぶ可能性が小さくなり暗電流不良に起因する歩留まりの低下を回避できる。
【０００９】
本発明の受光素子では、第一導電型はｎ型であることができる。また、本発明の受光素子では、好ましくは、第２のＩｎＰ層のキャリア濃度は１×１０１７ｃｍ−３以上である。第１のＩｎＰ層が第２のＩｎＰ層と受光層との間に設けられているので、第２のＩｎＰ層のキャリア濃度を高くしても受光素子のブレイクダウン電圧を低下させることはない。また、本発明の受光素子では、前記第２のＩｎＰ層は、シリコンおよびイオウの少なくともいずれか一方をドーピングしてあることが好ましい。
【００１０】
本発明の受光素子では、前記第１のＩｎＰ層のキャリア濃度は１×１０１６ｃｍ−３以下であることが好ましい。この範囲であれば、受光素子のブレイクダウン電圧を低下することはない。また、本発明の受光素子では、前記第１のＩｎＰ層のキャリア濃度は１×１０１５ｃｍ−３以上であることが好ましい。さらに、本発明の受光素子では、前記第１のＩｎＰ層はノンドープであることが好ましい。
【００１１】
本発明の受光素子では、前記第２導電型領域にはｐ型ドーパントの亜鉛が添加されていることを特徴とする。
【００１２】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、暗電流不良を低減可能な構造を有する受光素子が提供される。
【発明を実施するための最良の形態】
【００１４】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の受光素子に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００１５】
（第１の実施の形態）
図１は、第１の実施の形態に係る受光素子を示す図面である。受光素子１１は、第１のＩｎＰ層１３と、第２のＩｎＰ層１５と、第３のＩｎＰ層１７と、受光層１９とを備える。第１のＩｎＰ層１３は、ＩｎＰ基板２１上に設けられている。第２のＩｎＰ層１５は、第１導電型を示しており、ＩｎＰ基板２１と第１のＩｎＰ層１３との間に設けられている。第３のＩｎＰ層１７は、第２導電型領域２３を有する。受光層１９は、第１のＩｎＰ層１３と第３のＩｎＰ層１７との間に設けられている。第２のＩｎＰ層１５のキャリア濃度Ｃ２は第１のＩｎＰ層１３のキャリア濃度Ｃ１より大きい。
【００１６】
この受光素子１１は、第１導電型の第１のＩｎＰ層１３および受光層１９の成長に先だってキャリア濃度の大きなＩｎＰ層１５を成長する構造を有するので、ＩｎＰ基板２１の表面欠陥の影響を回避して暗電流歩留まりが安定する。また、第１のＩｎＰ層１３が第２のＩｎＰ層１５と受光層１９との間に設けられているので、第２のＩｎＰ層１５のキャリア濃度を高くしても、受光素子１１のブレイクダウン電圧を低下させることはない。
【００１７】
受光層のバンドギャップはＩｎＰ半導体層のバンドギャップより小さい。例えば、受光層１９は、ノンドープのＩｎＧａＡｓ半導体からなることができる。受光素子１１は、ＩｎＰ基板２１の裏面に設けられた電極２５を有しており、電極２５は高濃度のドーパントを含むｎ型ＩｎＰ基板にオーミック接触している。また、受光素子１１は、第３のＩｎＰ層１７上に設けられた電極２７を有しており、電極２７は高濃度のドーパントを含む第２導電型領域２３にオーミック接触している。電極２７の中央には、信号光を受け入れるための開口が設けられている。電極２５、２７は、それぞれ、カソード電極およびアノード電極として使用される。
【００１８】
受光素子１１では、好ましくは、第２のＩｎＰ層１５のキャリア濃度は１×１０１７ｃｍ−３以上である。また、受光素子１１では、第２のＩｎＰ層１５は、シリコンおよびイオウの少なくともいずれか一方をドーピングしてあることが好ましい。また、受光素子１１では、第１のＩｎＰ層１３のキャリア濃度は１×１０１６ｃｍ−３以下であることが好ましい。この範囲であれば、受光素子１１のブレイクダウン電圧が低下することはない。さらに、受光素子１１では、第１のＩｎＰ層１３はノンドープであることが好ましい。
【００１９】
受光素子１１では、第２のＩｎＰ層１５の厚さは１マイクロメートル以上であることが好ましく、１マイクロメートル以下では基板の表面欠陥を充分に吸収できないためである。また、第１のＩｎＰ層１３の厚さは０．５マイクロメートル以上であることが好ましく、それ以下では熱拡散させた亜鉛などのｐ型ドーパントの深さのばらつきを吸収できずに逆方向耐圧の不良が起こるためである。第１のＩｎＰ層１３の厚さは２．５マイクロメートル以下であることが好ましく、それ以上ではＩｎＰ層１３内の直列抵抗が高くなるためである。
【００２０】
また、受光層１９の厚さは２マイクロメートル以上５マイクロメートル以下であることが好ましい。第３のＩｎＰ層１７の厚さは１マイクロメートル以上２マイクロメートル以下であることが好ましい。第２導電型領域２３は、第３のＩｎＰ層１７および受光層１９内に設けられたおり、第２導電型領域２３の底部２３ａは、第１のＩｎＰ層１３と受光層１９との界面Ｊから離れている。受光素子１１では、第２導電型ドーパントとして、例えば亜鉛を用いることができる。
【００２１】
受光素子１１は、例えば、長波長ｐｉｎ型フォトダイオードであることができ、光通信用の光電変換デバイスとして使用される。
【００２２】
図２（Ａ）は一例の受光素子を示す模式図であり、図２（Ｂ）は、図２（Ａ）に示された受光素子の暗電流の特性を示す図面である。受光素子３１ａは、ｎ型ＩｎＰ基板３３上に設けられたノンドープＩｎＰ層３５、ＩｎＧａＡｓ受光層３７、ＩｎＰ窓層３９、およびｐ型領域４１を有する。暗電流特性は、アノード電極４５とカソード電極４３との間に印加される逆方向バイアスと逆方向電流との関係であり、暗電流特性Ｄ１および暗電流特性Ｄ２は、この構造の受光素子の典型的な特性曲線を示す。暗電流特性Ｄ１は良品の受光素子の特性であり、暗電流特性Ｄ２は不良品の受光素子の特性である。この素子構造においては、歩留まりは、ウエハ毎に或いはロット毎にばらつく。
【００２３】
図２（Ｃ）は受光素子の別の例を示す模式図であり、図２（Ｄ）は、図２（Ｃ）に示された受光素子の暗電流の特性を示す図面である。受光素子３１ｂは、ｎ型ＩｎＰ基板３３上に設けられた高濃度ｎ型ＩｎＰ層４７、ＩｎＧａＡｓ受光層４９、ＩｎＰ窓層３９、およびｐ型領域４１を有する。暗電流特性Ｄ３および暗電流特性Ｄ４は、この構造の受光素子の典型的な特性曲線を示す。暗電流特性Ｄ３は良品の受光素子の特性であり、暗電流特性Ｄ４は不良品の受光素子の特性である。暗電流特性Ｄ４の受光素子では逆方向耐圧が小さくなっており、この構造の受光素子３１ｂでは、亜鉛といったｐ型ドーパントプロファイルの深さに依存して逆方向耐圧が大きくばらつく。これ故に、歩留まりは、ウエハ毎に、或いはロット毎にばらつく。逆方向耐圧の不具合を避けるために受光層の厚さを大きくすると、ＩｎＰとＩｎＧａＡｓ受光層との界面に転位が発生し易くなるという不具合が生じるので、受光層の厚みを大きくすることにも限界がある。
【００２４】
図２（Ｅ）は本実施の形態に係る受光素子の一例を示す模式図であり、図２（Ｆ）は、図２（Ｅ）に示された受光素子の暗電流の特性を示す図面である。受光素子３１ｃは、ｎ型ＩｎＰ基板３３上に設けられた高濃度ｎ型ＩｎＰ層５１、ノンドープＩｎＰ層５３、ＩｎＧａＡｓ受光層５５、ＩｎＰ窓層３９、およびｐ型領域４１を有する。暗電流特性Ｄ５は、この構造の受光素子の典型的な特性曲線を示す。暗電流特性Ｄ５は良品の受光素子の特性であり、歩留まりは安定している。
【００２５】
図３は、受光素子の製造歩留まりを示す図面である。横軸はウエハロットを示し、縦軸はロット毎の歩留まり（相対値）を示す。図３において、領域Ａに属するロットの受光素子の構造は図２（Ａ）に示された構造を有しており、領域Ｂに属するロットの受光素子の構造は図２（Ｅ）に示された構造を有している。受光素子の構造に違いに応じて、歩留まりの安定性が明らかに異なることを理解される。
【００２６】
製造歩留まり実験において、図２（Ｅ）に示された受光素子は、
第１のＩｎＰ層５３のキャリア濃度：２×1015ｃｍ−３
厚さ：２マイクロメートル
第２のＩｎＰ層５１のキャリア濃度：２×1017ｃｍ−３
厚さ：２マイクロメートル
第３のＩｎＰ層３９のキャリア濃度：２×1015ｃｍ−３
厚さ：１．６マイクロメートル
ＩｎＧａＡｓ層５５のキャリア濃度：１×1015ｃｍ−３
厚さ：３．５マイクロメートル
である。
【００２７】
一方、図２（Ａ）に示された受光素子は、
ノンドープＩｎＰ層３５のキャリア濃度：２×1015ｃｍ−３
厚さ：２マイクロメートル
ＩｎＧａＡｓ層３７のキャリア濃度：１×1015ｃｍ−３
厚さ：３．５マイクロメートル
ＩｎＰ窓層３９のキャリア濃度：２×1015ｃｍ−３
厚さ：１．６マイクロメートル
である。
【００２８】
（第２の実施の形態）
図４（Ａ）〜図４（Ｅ）は、第２の実施の形態に係る受光素子を製造する方法を説明する図面である。図４（Ａ）に示されるようにｎ型ＩｎＰウエハ６１を準備する。ｎ型ＩｎＰウエハ６１の表面６１ａには、不可避的に表面欠陥６２が存在する。この表面欠陥６２に起因して受光領域の結晶品質は悪化するので、製造工程では、必要な場合には、表面欠陥の数を低減するために、引き続く結晶成長に先立って洗浄および／またはエッチングにより前処理を行う。
【００２９】
図４（Ｂ）に示されるように、表面６１ａ上にｎ型ＩｎＰ半導体膜６３を成長する。この成長は、例えば有機金属気相成長装置を用いて行なわれる。ｎ型ＩｎＰ半導体膜６３のキャリア濃度は、例えば１×１０１７ｃｍ−３以上であることが好ましい。ドーパント濃度が高いＩｎＰ膜６３は、ＩｎＰウエハ６１の表面欠陥に起因して生じる結晶欠陥をピニングする作用を有する。これ故に、ＩｎＰ膜６３の追加により、ＩｎＰウエハ６１の表面６１ａの表面欠陥が受光層に及ぶことがない。
【００３０】
図４（Ｃ）に示されるように、ｎ型ＩｎＰ半導体膜６３上に、ＩｎＰ膜６５、ＩｎＧａＡｓ受光膜６７、ＩｎＰ窓膜６９を順に成長する。この成長は、例えば有機金属気相成長装置を用いて行なわれる。ＩｎＰ膜６５、ＩｎＧａＡｓ受光膜６７、ＩｎＰ窓膜６９の各々はノンドープ膜であることができる。
【００３１】
図４（Ｄ）に示されるように、次いで、ＩｎＧａＡｓ受光層６７内にｐｎ接合を形成するために、ＩｎＧａＡｓ受光層６７およびＩｎＰ窓層６９にｐ型半導体領域を形成する。ｐ型半導体領域は、例えば、亜鉛（ｐ型ドーパント）の熱拡散７１を行うことにより形成され、例えば、熱拡散は封管法を用いて実行される。
【００３２】
図４（Ｅ）に示されるように、ｐ型半導体領域上にアノード電極のために導電膜７３を形成すると共に、ウエハ６１の裏面６１ｂにカソード電極のための導電膜７５を形成する。これらの工程により、暗電流歩留まりを安定可能な構造を有する多数の受光素子を含む基板生産物が得られる。
【００３３】
第２の実施の形態に係る方法は、ウエハ６１上に低濃度ＩｎＰ層および受光層を堆積する工程に先立って、ウエハ６１上に高濃度ＩｎＰ層６３を堆積する工程を含むので、受光素子の暗電流特性がＩｎＰウエハ６１の表面欠陥の影響を受けにくい。また、受光素子の逆方向耐圧が低下することがない。
【００３４】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、ｎ型ＩｎＰウエハに替えて、半絶縁性ＩｎＰウエハを用いて受光素子を作製することができ、この受光素子では、アノード電極およびカソード電極は、半導体エピタキシャル積層上に設けられる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００３５】
【図１】図１は、第１の実施の形態に係る受光素子を示す図面である。
【図２】図２（Ａ）は一例の受光素子を示す模式図であり、図２（Ｂ）は、図２（Ａ）に示された受光素子の暗電流の特性を示す図面である。図２（Ｃ）は受光素子の別の例を示す模式図であり、図２（Ｄ）は、図２（Ｃ）に示された受光素子の暗電流の特性を示す図面である。図２（Ｅ）は本実施の形態に係る受光素子を示す模式図であり、図２（Ｆ）は、図２（Ｅ）に示された受光素子の暗電流の特性を示す図面である。
【図３】図３は、受光素子の製造歩留まりを示す図面である。
【図４】図４（Ａ）は、受光素子を製造するためのＩｎＰウエハを示す図面である。図４（Ｂ）は、ｎ型高濃度ＩｎＰ膜を堆積する工程を示す図面である。図４（Ｃ）は、受光素子のための半導体膜を堆積する工程を示す図面である。図４（Ｄ）は、ｐ型領域を形成する工程を示す図面である。図４（Ｅ）は、受光素子のための導電膜を堆積する工程を示す図面である。
【符号の説明】
【００３６】
１１…受光素子、１３…第１のＩｎＰ層、１５…第２のＩｎＰ層、１７…第３のＩｎＰ層、１９…受光層、２１…ＩｎＰ基板、２３…第２導電型領域、２５、２７…電極、３１ａ、３１ｂ、３１ｃ…受光素子、３３…ｎ型ＩｎＰ基板、３５、５３…ノンドープＩｎＰ層、３７、４９、５５…ＩｎＧａＡｓ受光層、３９…ＩｎＰ窓層、４１…ｐ型領域、４７、５１…高濃度ｎ型ＩｎＰ層、６１…ｎ型ＩｎＰウエハ、６３…ｎ型ＩｎＰ半導体膜、６３…ｎ型ＩｎＰ半導体膜、６５…
ＩｎＰ膜、６７…ＩｎＧａＡｓ受光膜、６９…ＩｎＰ窓膜
【図１】
2006147670.tif 000003
【図２】
2006147670.tif 000004
【図３】
2006147670.tif 000005
【図４】
2006147670.tif 000006