(57)【要約】      （修正有）【課題】制御モジュールと無線モジュール間の通信で２つの異なる標準を自動的に検出して標準インターフェイスの設定を行い相互作用できるモジュールを提供する。【解決手段】回路は、クロック信号と、回路への読み出しまたは書き込みアクセスについての情報を有する、制御装置から出力されるデータワードと、データワードの伝送中は所定の値である割り込み許可信号とを受信する。決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）は、クロック信号のクロックサイクル（これらのクロックサイクルの間は、割り込み許可信号は所定の値にある）の数に応じて、これらのクロックサイクルの間に伝送されたデータワードが準拠しているデジタルインターフェース標準を決定する。【選択図】図４
2006079621.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号（ＴＷＢ＿ＣＬＫ、Ｉ２ＲＦ＿ＣＬＫ）を受信するための第１入力部（ＣＬＫ）と、
データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）を受信するための第２入力部（ＤＡＴＡ）と、
割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎにある）を受信するための第３入力部（ＳＴＲＯＢＥ）と、
決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）とを備えた回路であって、
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、制御装置から出力され、上記回路への読み出しまたは書き込みアクセスについての情報を有しており、
上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡはＥＮ＿Ｎにある）は、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送中は所定の値を有しており、
上記決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）は、上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）が上記所定の値になっている期間における上記クロック信号（ＴＷＢ＿ＣＬＫ、Ｉ２ＲＦ＿ＣＬＫ）のクロックサイクルの数に基づいて、上記クロックサイクルの期間に伝送される上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）が準拠しているデジタルインターフェース標準を決定するように設計されている回路。
【請求項２】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）のワード長は、上記データワードが準拠している上記デジタルインターフェース標準に依存しており、
１個以上のワード長が、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送のために使用し得る上記デジタルインターフェース標準のために予め決められている請求項１に記載の回路。
【請求項３】
上記決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）は、上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）が上記所定の値になっている期間における上記クロック信号（ＴＷＢ＿ＣＬＫ、Ｉ２ＲＦ＿ＣＬＫ）のクロックサイクルの数に基づいて、読み出しアクセスまたは書き込みアクセスが上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）にリンクしているか否かを決定するようにも設計されている請求項１または２に記載の回路。
【請求項４】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の上記ワード長は、読み出しアクセスまたは書き込みアクセスが、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲあＦ＿ＤＡＴＡ）に関連付けられているか否かに依存している請求項３に記載の回路。
【請求項５】
上記決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）は、上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）が上記所定の値になっている期間における上記クロック信号（ＴＷＢ＿ＣＬＫ、Ｉ２ＲＦ＿ＣＬＫ）のクロックサイクルの数に基づいて、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送中にエラーが生じたか否かを決定するようにも設計されている請求項１〜４のいずれか１項に記載の回路。
【請求項６】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、読み出されるデータが格納されているアドレスまたは書き込まれるデータを格納しようとするアドレスについてのアドレス情報を有し、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、特に、所定の数のアドレスビットを有している請求項１〜５のいずれか１項に記載の回路。
【請求項７】
書き込みアクセス用の上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、書き込まれるデータを含み、上記書き込みアクセス用の上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、特に、所定の数のデータビットを有している請求項１〜６のいずれか１項に記載の回路。
【請求項８】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、準拠する上記インターフェース標準の機能として、読み出しアクセスが実行されるのか、または、書き込みアクセスが実行されるのかについての制御情報を有している請求項１〜７のいずれか１項に記載の回路。
【請求項９】
上記決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）は、上記制御情報に基づいて、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送中にエラーが生じたか否かを決定するようにも設計されている請求項５および８のいずれか１項に記載の回路。
【請求項１０】
受信されたデータワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）が書き込まれるシフトレジスタ（ＳＲ）を有する請求項１〜９のいずれか１項に記載の回路。
【請求項１１】
上記クロック信号（ＴＷＢ＿ＣＬＫ、１２ＲＦ＿ＣＬＫ）は、上記制御装置によって生成されることを特徴とする請求項１〜１０のいずれか１項に記載の回路。
【請求項１２】
上記デジタルインターフェース標準は、３Ｗ標準およびＤｉｇＲＦ標準である請求項１〜１１のいずれか１項に記載の回路。
【請求項１３】
共通の基板に集積されており、特に、無線周波数回路であり、および／または、
上記制御装置は、ホストであり、特に、ベースバンドプロセッサである請求項１〜１２のいずれか１項に記載の回路。
【請求項１４】
読み出しアクセスまたは書き込みアクセスについての情報を有するデータワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）を生成するための制御装置と、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）を受信する請求項１〜１３のいずれか１項に記載の回路とを備え、読み出しまたは書き込みアクセスを行なうためのシステム。
【請求項１５】
制御装置による回路への読み出しアクセスまたは書き込みアクセスが準拠しているデジタルインターフェース標準を決定する方法であって、
上記回路によってクロック信号（ＴＷＢ＿ＣＬＫ、１２ＲＦ＿ＣＬＫ）を受信する工程（ａ）と、
上記回路によってデータワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）を受信する工程（ｂ）と、
上記回路によって割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）を受信する工程（ｃ）と、
伝送される上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）が準拠している上記デジタルインターフェース標準を決定する工程（ｄ）とを含み、
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、上記制御装置から出力され、上記回路への読み出しアクセスまたは書き込みアクセスについての情報を有しており、
上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）は、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送中は所定の値になっており、
上記デジタルインターフェース標準は、上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）が上記所定の値になっている期間における上記クロック信号（ＴＷＢ＿ＣＬＫ、Ｉ２ＲＦ＿ＣＬＫ）のクロックサイクルの数に基づいて決定される方法。
【請求項１６】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）のワード長は、上記データワードが準拠している上記デジタルインターフェース標準に依存しており、
１個以上のワード長が、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送のために使用し得る上記デジタルインターフェース標準のために予め決められている請求項１５に記載の方法。
【請求項１７】
上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）が上記所定の値になっている期間における上記クロック信号（ＴＷＢ＿ＣＬＫ、Ｉ２ＲＦ＿ＣＬＫ）のクロックサイクルの数を使用して、読み出しアクセスまたは書き込みアクセスが上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）に関連付けられているか否かを決定する請求項１５または１６に記載の方法。
【請求項１８】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の上記ワード長は、読み出しアクセスまたは書き込みアクセスが上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）に関連付けられているか否かに依存している請求項１７に記載の方法。
【請求項１９】
上記割り込み許可信号（ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎ、Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎ）が上記所定の値になっている期間における上記クロック信号（ＴＷＢ＿ＣＬＫ、Ｉ２ＲＦ＿ＣＬＫ）のクロックサイクルの数を使用して、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送中にエラーが生じたか否かを決定する請求項１５〜１８のいずれか１項に記載の方法。
【請求項２０】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、読み出されるデータが格納されているアドレスまたは書き込まれるデータを格納しようとするアドレスについてのアドレス情報を有し、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、特に、所定の数のアドレスビットを有している請求項１５〜１９のいずれか１項に記載の方法。
【請求項２１】
書き込みアクセス用の上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、書き込まれるデータを含み、上記書き込みアクセス用の上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、特に、所定の数のデータビットを有している請求項１５〜２０のいずれか１項に記載の方法。
【請求項２２】
上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）は、準拠する上記インターフェース標準の機能として、読み出しアクセスが実行されるのか、または、書き込みアクセスが実行されるのかについての制御情報を有している請求項１５〜２１のいずれか１項に記載の方法。
【請求項２３】
上記制御情報を使用して、上記データワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）の伝送中にエラーが生じたか否かを決定する請求項１９および２２のいずれか１項に記載の方法。
【請求項２４】
上記回路は、受信されたデータワード（ＴＷＢ＿ＤＡＴＡ、Ｉ２ＲＦ＿ＤＡＴＡ）が書き込まれるシフトレジスタ（ＳＲ）を有する請求項１５〜２３のいずれか１項に記載の方法。
【請求項２５】
上記クロック信号（ＴＷＢ＿ＣＬＫ、１２ＲＦ＿ＣＬＫ）は、上記制御装置によって生成される請求項１５〜２４のいずれか１項に記載の方法。
【請求項２６】
上記デジタルインターフェース標準は、３Ｗ標準およびＤｉｇＲＦ標準である請求項１５〜２５のいずれか１項に記載の方法。
【請求項２７】
共通の基板に集積されており、特に、無線周波数回路であり、および／または、
上記制御装置は、ホストであり、特に、ベースバンドプロセッサである請求項１５〜２６のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置と通信するためのデジタルインターフェースを有する回路に関する。インターフェースを介した通信は、３Ｗ標準またはＤｉｇＲＦ標準などの様々なデジタルインターフェース標準に基づくことができる。さらに、本発明は、回路と、制御装置と、これらの間に設けられたデジタルインターフェースとを有するシステムに関する。また、本発明は、その対応する方法に関する。
【背景技術】
【０００２】
移動式無線機用の現在の無線周波数集積モジュールの機能は、制御線を介して駆動されなくなってきている。その代わりに、無線周波数集積モジュールは、シリアルプログラミングインターフェースを介して制御モジュール（ホスト）と通信する。この場合、ベースバンドプロセッサが、通常、制御モジュールである。制御モジュールと無線周波数集積モジュールとの間のインターフェース用に、クロック線と、データ線と、割り込み許可線とを有する３導体システムが確立されている。専門文献では、割り込み許可線は、多くの場合「ストローブ線」または「イネーブル線」とも呼ばれる。
【０００３】
このようなインターフェースを介した通信のための準標準としていわゆる３Ｗ標準が設けられている。制御モジュールは、通信の全てを、３Ｗ標準に基づいて制御し、駆動する。制御モジュールから無線周波数集積モジュールへデータを伝送しようとする場合、制御モジュールは割り込み許可線を能動状態にする。すなわち、制御モジュールは、割り込み許可線を予め定められた特定の値に設定する。次に、制御モジュールは、クロックをクロック線に出力し、それと同期して、データビットをデータ線にシリアル出力する。割り込み許可線が、再びリセットされると直ぐに、クロックパルスおよびビットの出力が停止される。割り込み許可線の能動状態の間に出力されたビットが、いわゆるメッセージを形成する。メッセージ毎に出力されるビットの数は、割り込み許可線が能動状態である期間のクロックサイクルの数に対応している。ビットは、出来る限り、無線周波数モジュールの１ビット期間の中央に常にクロックのエッジが生じるように出力される。割り込み許可線が能動状態であれば、無線周波数モジュールは、このクロックのエッジとともにビットを受信する。
【０００４】
１つのメッセージには、データビットとアドレスビットとの双方が含まれている。３Ｗ標準では、アドレスビットは、通常、メッセージの最後に配置されている。しかしながら、これは、なんら制限を示すものではなく、メッセージ内のアドレスビットの配置は、本発明にとって重要なことではない。
【０００５】
ＤｉｇＲＦ標準が開発されたのは、３Ｗ標準ではデータ線を介して無線周波数モジュールからデータを読み出せないからである。ＤｉｇＲＦ標準に基づくインターフェースは、制御部分とデータ部分とを備えている。データインターフェースは、ベースバンドプロセッサが通常のアナログ形式で伝送データおよび受信データを高周波数集積モジュールと交換できない場合のみ必要である。制御情報用のインターフェースは、いずれにせよ常に必要である。このインターフェースは、ＤｉｇＲＦ標準でも３Ｗ標準と全く同じように３本の線（すなわち、クロック線、データ線、割り込み許可線）を有するバスとして実施されている。インターフェースを介してデータを伝送するために使用されるＤｉｇＲＦ標準のプロトコルは、３Ｗ標準のプロトコルとは異なる。
【０００６】
ＤｉｇＲＦ標準は、以下のような構成の３２ビットの最大プロトコル長を定義するものである。制御モジュールは、割り込み許可線を能動状態にした後、まず、読み／書きビット（Ｒ／Ｗビット）をデータ線に生成する。この読み／書きビットは、データを無線周波数集積モジュールにプログラムしようとしているのか、または、無線周波数集積モジュールから読み出そうとしているのかを無線周波数集積モジュールに示す。次に、制御モジュールは、データ線を介して、可変長アドレスを伝送する。続いて、書き込みアクセスの場合は、データビットが伝送される。メッセージ毎のデータビットの数は、データビットの数が３２−１−（アドレスビットの数）の最大値を超えない限り、基本的には自由に選択可能である。
【０００７】
読み出しアクセスでは、アドレスビットが送信された後、割り込み許可線が制御モジュールによってリセットされる。しかしながら、制御モジュールは、クロック線にクロックを出力し続け、最後のアドレスビットの後の３番目のクロックのエッジで始動して、無線周波数集積モジュールからのデータを待つ。
【０００８】
３Ｗ標準とＤｉｇＲＦ標準との主な相違は、以下の文章にまとめて記載されている。本発明にとって重要なのは、記載された相違点のうち、最初の２つの相違点である。
【０００９】
（１）３Ｗ標準では、無線周波数集積モジュールへの書き込みアクセスだけが可能である。一方、ＤｉｇＲＦ標準では、読み出しアクセスも可能である。
【００１０】
（２）データビットおよびアドレスビットの数が同じであれば、ＤｉｇＲＦメッセージは、その読み／書きビットのゆえに、３Ｗ標準よりも１ビット多く含んでいる。
【００１１】
（３）アドレスビットは、３Ｗ標準では、通常、メッセージの最後に配置されているが、ＤｉｇＲＦ標準では、メッセージの最初に配置されている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
現在は、制御モジュールと無線周波数モジュールとの間の通信に、２つの異なる標準を利用することができるので、無線周波数モジュールが、３Ｗ標準に基づいて動作する制御モジュールとだけではなく、ＤｉｇＲＦ標準に基づいて動作する制御モジュールとも相互作用できる可能性を提供することが望ましい。本発明の目的は、このような無線周波数集積モジュールを作り出すことである。さらに、前記の目的を果たす方法を提供することである。特に、上記の特徴を有する制御モジュールと無線周波数モジュールとを備えるシステムを提供することである。
【課題を解決するための手段】
【００１３】
本発明の目的は、独立特許請求項１・１４・１５に記載の特徴によって達成される。本発明の有利な発展形態および実施形態は、従属請求項に記載されている。
【００１４】
本発明の回路は、３つの入力部と１つの決定ユニットとを備えている。
【００１５】
第１入力部は、クロック信号を受信する。第２入力部は、制御装置から出力されるデータワードを受信し、出力する。このデータワードは、読み出しまたは書き込みアクセスについての情報を含んでいる。このデータワードを使用して、データが回路から読み出され、または、回路へ書き込まれる。この目的のために、回路に記憶ユニットが含まれていることが有利である。第３入力部は、割り込み許可信号を受信する。この割り込み許可信号は、ちょうど回路がデータワードを受信する期間は所定の値になっている。割り込み許可信号は、この期間外では異なる値になる。
【００１６】
決定ユニットは、第３入力部がデータワードを受信するために必要な期間を決定する。この目的のために、決定ユニットは、割り込み許可信号が所定の値になっている期間において、クロック信号のクロックサイクルの数をカウントする。決定ユニットは、このようにして得られたクロックサイクルの数に基づいて、受信したデータワードが準拠しているデジタルインターフェース標準を決定する。
【００１７】
決定ユニットが、デジタルインターフェイス標準を区別できるように、制御ユニットから本発明の回路へ伝送されるデータワードは、データワードが準拠しているデジタルインターフェース標準の期間に応じて異なっている必要がある。つまり、データワードは、準拠するデジタルインターフェース標準をそれぞれの伝送期間から推論できるように異なっている必要がある。
【００１８】
本発明の利点は、「本発明の回路の内部機能が、制御装置に対するインターフェースに依存していなくてもよい」ということである。すなわち、本発明の回路では、例えバスまたはＤｉｇＲＦバスを介して駆動されていても、特に書き込むことのできる内部レジスタの数、内容、アドレスおよび長さが変化しないという点である。従って、本発明の回路は、初めから特定のデジタルインターフェース標準用に設計されている必要はなく、異なるデジタルインターフェース標準に対して汎用的に使用できる。
【００１９】
決定ユニットが、受信したデータワードが準拠しているデジタルインターフェース標準を区別できるように、データワードのワード長が、データワードが準拠するデジタルインターフェース標準に依存していることが有利である。１つまたは複数のワード長は、データワードの伝送に使用される各デジタルインターフェース標準と一義的に対応付けられていることが好ましい。この措置により、決定ユニットは、データ速度が一定である場合、受信したデータワードのワード長を使用して、受信したデータワードが準拠するインターフェース標準を確実に推測できる。
【００２０】
さらに、決定ユニットは、以下のように設計されていることが有利である。すなわち、クロック信号のクロックサイクル（これらのクロックサイクルの期間は、割り込み許可信号は所定の値になっている）の数に基づいて、これらのクロックサイクルの期間に受信されたデータワードに本発明の回路への読み出しアクセスまたは書き込みアクセスが関連付けられているかどうかも判断できるように設計されていることが有利である。
【００２１】
読み出しアクセス、または、書き込みアクセスを区別できるようにするために、データワードのワード長は、アクセスの特性に依存していることが好ましい。
【００２２】
上記措置は、相互に組み合わせることもできるということが有利である。従って、デジタルインターフェース標準とアクセス種類との各組み合わせが、特定のワード長に割り当てられる。その結果、決定ユニットは、データワードを受信した時に、データワードが準拠するインターフェース標準とアクセスの種類とを一義的に決定できる。
【００２３】
本発明の回路の他の好ましい実施形態では、決定ユニットが、クロック信号のクロックサイクル（これらのクロックサイクルの期間は、割り込み許可信号は所定の値になっている）の数に基づいて、データワードの伝送中にエラーが生じたか否かも判断できる。このことは、例えば可能性のあるワード長の数を予め決めておくことによって行なえる。ワード長の異なるデータワードが受信されると、このデータワードの伝送中にエラーが生じていることとなる。
【００２４】
さらに、データワードがアドレス情報を含んでいてもよい。このアドレス情報は、回路内のどのアドレスに、読み込まれるまたは書き込まれるデータが格納されているのか、または格納されることが意図されているのかを示すものである。特に、各データワードは、所定の数のアドレスビットを含んでいる。即ち、アドレスビットの数は、デジタルインターフェース標準に関係なく、また、各データワードのためのアクセスの種類に関係なく、同じである。アドレスビットの数が一定であることにより、アドレス情報の処理は簡単になる。なぜなら、この処理を、インターフェースおよびアクセスに関係なく行なえるからである。
【００２５】
本発明の回路のさらに好ましい実施形態では、データワードは、（データが本発明の回路に書き込まれようとする場合）書き込まれるデータを含んでいる。特に、書き込みアクセスでは、各データワードは、所定の数のデータビットを含んでいる。その結果、インターフェース標準に関係なく、データビットを処理できる。
【００２６】
さらに、読み出しアクセスを実行するのか、または、書き込みアクセスを実行するのかを示す制御情報が、データワードに含まれていれば有利である。しかしながら、このような制御情報が必要なのは、準拠するデジタルインターフェース標準（例えば、ＤｉｇＲＦ標準）が読み出しアクセスと書き込みアクセスとの双方を行なえる場合のみである。書き込みアクセスだけを提供するインターフェース標準（例えば、３Ｗ標準）では、この制御情報を省ける。ＤｉｇＲＦ標準では、制御情報は、読み／書きビットを含んでいる。
【００２７】
制御情報が提供されていれば、この制御情報を、決定ユニットによって有利に使用することもできる。決定ユニットは、制御情報を使用して、データワードの伝送中にエラーが生じたかどうかを判断する。
【００２８】
本発明の回路は、受信されたデータワードが書き込まれるシフトレジスタを有していることが好ましい。決定ユニットが、基礎となるインターフェース標準と本発明の回路に対するアクセスの種類とを判断すると直ぐに、データワードは、さらなる処理のためにシフトレジスタからまた読み出される。
【００２９】
クロック信号は、制御装置によって生成されることが有利である。
【００３０】
制御装置と本発明の回路との間でデータワードを伝送するために使用されるデジタルインターフェース標準は、３Ｗ標準またはｈＤｉｇＲＦ標準であることが好ましい。
【００３１】
本発明の回路は、共通の基板に集積されていてもよく、特に、移動式無線分野で使用される無線周波数回路でもよい。さらに、制御装置は、特に移動式無線機用に設計されたベースバンドプロセッサであるホストでもよい。
【００３２】
本発明のシステムは、読み出しアクセスまたは書き込みアクセスをするために使用される。このために、本発明のシステムは、上記の制御装置と本発明の回路とを有している。制御装置は、回路への読み出しアクセスまたは書き込みアクセスについての情報を有するデータワードを生成する。このデータワードは、回路によって受信される。次に、回路は（既述のように）、データワードとその受信期間とを使用して、どのデジタルインターフェース標準に基づいてデータワードが伝送されているのかを決定する。
【００３３】
本発明の方法により、制御装置による回路への読み出しアクセスまたは書き込みアクセスが準拠するデジタルインターフェース標準が決定される。このために、本発明の方法は、以下の方法工程、すなわち：
回路によってクロック信号を受信する工程（ａ）と、
回路によってデータワードを受信する工程（ｂ）と、
回路によって割り込み許可信号を受信する工程（ｃ）と、
伝送されるデータワードが準拠するデジタルインターフェース標準を決定する工程（ｄ）とを含み、
上記データワードは、制御装置から出力され、回路への読み出しアクセスまたは書き込みアクセスについての情報を有しており、
上記割り込み許可信号は、データワードの伝送中は所定の値になっており、
上記デジタルインターフェース標準は、クロック信号のクロックサイクル（これらのクロックサイクルの期間は、割り込み許可信号は所定の値になっている）の数に基づいて決定される。
【発明を実施するための最良の形態】
【００３４】
本発明を、例を使用した以下の文章でより詳しく、図面を参考にして説明する。
【００３５】
図１は、３Ｗ標準を用いるメッセージの伝送の概略図である。図２は、ＤｉｇＲＦ標準を使用する書き込みアクセスの概略図である。図３はＤｉｇＲＦ標準を使用する読み出しアクセスの概略図である。図４は、本発明の一実施形態として、ベースバンドプロセッサとの通信のための、無線周波数集積モジュール中に配置されたインターフェースのブロック図である。
【００３６】
図１に、３Ｗ標準を用いて制御モジュールから無線周波数集積モジュールへメッセージを伝送するためのプロトコルを概略的に示す。図１から分かるように、制御モジュールは、割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎの出力の開始時にクロックパルスＴＷＢ＿ＣＬＫを出力する。さらに、メッセージＴＷＢ＿ＤＡＴＡのビットは、データ線を介して出力される。メッセージＴＷＢ＿ＤＡＴＡのビットの数は、出力されたクロックパルスＴＷＢ＿ＣＬＫの数に相当している。この例では、メッセージＴＷＢ＿ＤＡＴＡは、２４ビットの長さを有している。２０ビットがデータのために使用されており、４ビットがアドレスのために使用されている。
【００３７】
クロックパルスＴＷＢ＿ＣＬＫは、無線周波数集積モジュールにおけるクロックのエッジが、出来る限り、常にビット期間の中央に生じるように出力される。割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎが能動状態であれば、無線周波数集積モジュールは、このエッジでデータビットを受信する。
【００３８】
メッセージＴＷＢ＿ＤＡＴＡのビットの伝送が完了すると直ぐに、割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎは、再びリセットされ、クロック信号ＴＷＢ＿ＣＬＫが停止される。
【００３９】
図２に、制御モジュールがＤｉｇＲＦ標準で無線周波数集積モジュールに書き込みアクセスするプロトコルを、概略的に示す。図２に示すクロック信号Ｉ２ＲＦ＿ＣＬＫと、割り込み許可信号Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎとは、基本的に、図１に示すクロック信号ＴＷＢ＿ＣＬＫと割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿Ｎとにそれぞれ対応している。
【００４０】
この例では、図１と全く同じように２０個のデータビットと４個のアドレスビットとが、メッセージＩ２ＲＦ＿ＤＡＴＡによって伝送されるが、３Ｗ標準と比較すると、データビットとアドレスビットとの順序が交換されている。さらに３Ｗ標準と異なる点は、メッセージＩ２ＲＦ＿ＤＡＴＡの開始時に出力される読み／書きビットである。図２に示すアクセスは、無線周波数集積モジュールへの書き込みアクセスなので、書き込みビットＷが、メッセージＩ２ＲＦ＿ＤＡＴＡの開始時に存在している。
【００４１】
図３に、制御モジュールがＤｉｇＲＦ標準で無線周波数集積モジュールに読み出しアクセスするプロトコルを、概略的に示す。読み出しアクセスの開始時に、制御モジュールは、読み出しビットＲを出力する。アドレスビットが出力された後、割り込み許可信号Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎは、再びリセットされる。しかしながら、制御モジュールは、クロック信号Ｉ２ＲＦ＿ＣＬＫを出力し続ける。最後のアドレスビットＡ０の後の３番目のクロックの立ち上がりエッジで始動して、無線周波数集積モジュールは、データビットを出力し、このデータビットを、制御モジュールが、クロック信号Ｉ２ＲＦ＿ＣＬＫの立ち上がりエッジで受信する。
【００４２】
図４に、本発明の集積回路の一実施例として無線周波数集積モジュールの一部のブロック図を示す。無線周波数集積モジュールの入力部ＣＬＫ・ＳＴＲＯＢＥ、および、共通入出力部ＤＡＴＡは、制御モジュールとしてのベースバンドプロセッサ（図４には示さず）に対するシリアルプログラミングインターフェースを形成している。このシリアルプログラミングインターフェースを介した通信は、３Ｗ標準またはＤｉｇＲＦ標準を用いて行なえる。クロック信号ＴＷＢ＿ＣＬＫまたはＩ２ＲＦ＿ＣＬＫは、入力部ＣＬＫに入力され、割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿ＮまたはＩＲ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎは、入力部ＳＴＲＯＢＥに入力される。入出力部ＤＡＴＡは、データＴＷＢ＿ＤＡＴＡまたはＩ２ＲＦ＿ＤＡＴＡを入力または出力する機能を果たす。
【００４３】
ベースバンドプロセッサが、入力部ＳＴＲＯＢＥに入力される各割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿ＮまたはＩ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎを能動状態にした後、無線周波数集積モジュールは、ビットの数を読む。この数は、割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿ＮまたはＩ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎの能動状態中に、入力部ＣＬＫを介して、入力部ＤＡＴＡからシフトレジスタＳＲへ受信されるクロックパルスＴＷＢ＿ＣＬＫまたはＩ２ＲＦ＿ＣＬＫの数に相当している。この場合、クロック計数器ＣＬＫ＿ＣＮＴは、クロックパルスＴＷＢ＿ＣＬＫまたはＩ２ＲＦ＿ＣＬＫの数をカウントする。割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿ＮまたはＩ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎが停止された後、評価ユニットＲＷ＿ＤＥＣＯＤＥが、クロック計数器ＣＬＫ＿ＣＮＴの状態を評価する。
【００４４】
本シリアルプログラミングインターフェースを介したデータ伝送は、データビットおよびアドレスビットの数Ｎが、プロトコル標準には関係なく一定であるということを前提とするものである。つまり、３Ｗ標準を使用するメッセージは常に長さＮを有し、一方、ＤｉｇＲＦ標準を使用する書き込みアクセスは、Ｎ＋１の長さを有している。なぜなら、データビットおよびアドレスビットに加えて、書き込みビットＷも伝送されるからである。これに対し、ＤｉｇＲＦ標準を使用する読み出しアクセスでは、入力部ＳＴＲＯＢＥで受信された割り込み許可信号Ｉ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎは、Ａ＋１（ただし、Ａは、アドレスビットの数である）ビットの間またはクロックサイクルＩ２ＲＦ＿ＣＬＫの間だけ能動状態になっている。
【００４５】
上記の例によれば、値Ｎ・Ｎ＋１・Ａ＋１は、割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿ＮまたはＩ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎが入力部ＳＴＲＯＢＥにおいて元にリセットされた時のクロック計数器ＣＬＫ＿ＣＮＴの状態に対して有効な値である。全ての他の値は、バスサイクルが不正確に行われたことを示し、例えば、特定のエラー処理を開始してもよい。
【００４６】
クロック計数器ＣＬＫ＿ＣＮＴの可能性のある３つの有効な計数の一義的な割り当てにより、評価ユニットＲＷ＿ＤＥＣＯＤＥは、各割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿ＮまたはＩ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎが完全に能動状態になった後のクロック計数器ＣＬＫ＿ＣＮＴの状態に基づいて、データ伝送が準拠するプロトコル標準を推定できる。このプロトコル標準が、ＤｉｇＲＦであれば、評価ユニットＲＷ＿ＤＥＣＯＤＥは、読み出しアクセスと書き込みアクセスとを区別することもできる。
【００４７】
シフトレジスタＳＲの長さは、ＮまたはＮ＋１でもよい。シフトレジスタＳＲの長さが、単にＮビットであれば、ＤｉｇＲＦ標準では、最後のデータビットが受信されると同時に、最初に伝送された書き／読みビットＲ／Ｗは、シフトレジスタＳＲの末端部の外にシフトされ、失われてしまうが、それでもよい。なぜなら、読み出しおよび書き込みアクセスは、同時にカウントされているクロックサイクルによって区別できるからである。しかしながら、シフトレジスタＳＲが、１ビット長いように、すなわち、Ｎ＋１ビットの長さを有し、読み／書きビットＲ／Ｗが捨てられてしまわないように設計されていることがより有利である。従って、読み／書きビットＲ／Ｗを、正確に生じたバスサイクルのための整合性試験にさらに含めてもよい。
【００４８】
３Ｗ標準が使用されているのか、または、ＤｉｇＲＦ標準が使用されているのかを、評価ユニットＲＷ＿ＤＥＣＯＤＥが識別したら、シフトレジスタＳＲの後段に接続されているアドレス／データ多重変換装置ユニットＡＤＤＲ＿ＤＡＴＡ＿ＭＵＸは、書き込みアクセスにおいて、受信したメッセージＴＷＢ＿ＤＡＴＡまたはＩ２ＲＦ＿ＤＡＴＡのそれぞれ適切な部分を、その出力側に配置されているアドレス線およびデータ線に転送する。特に、この場合、３Ｗ標準とは異なり、ＤｉｇＲＦ標準では、データビットよりも前にアドレスビットが伝送される。アドレスビットは、アドレス復号器ＡＷ＿ＤＥＣＯＤＥへ転送され、データビットは、データ多重変換装置ユニットＤＷ＿ＭＵＸへ入力される。データ多重変換装置ユニットＤＷ＿ＭＵＸは、アドレス復号器ＡＷ＿ＤＥＣＯＤＥによって決定されるアドレスに応じて、受信したデータビットを伝送信号と共に、選択された内部目的レジスタへ転送する。
【００４９】
ＤｉｇＲＦ標準を用いる有効な読み出しアクセスでは、すなわち、クロック計数器ＣＬＫ＿ＣＮＴの計数器の状態がＡ＋１である場合は、受信されたアドレスビットがアドレス復号器ＡＲ＿ＤＥＣＯＤＥへ伝送される。このアドレス復号器ＡＲ＿ＤＥＣＯＤＥは、データ多重変換装置ユニットＤＲ＿ＭＵＸを介して、適切な内部読み出しレジスタを選択する。次に、この読み出しレジスタの内容は、ベースバンドプロセッサによって生成されるクロック信号Ｉ２ＲＦ＿ＣＬＫの後続するクロックサイクルで出力部ＤＡＴＡにシフトアウトするために、ロード信号によってシフトレジスタＳＲＲへ複写される。クロック計数器ＣＬＫ＿ＣＮＴは、これらのクロックサイクルを再びカウントする。基本的にシフトレジスタＳＲおよびＳＲＲは、単一のシフトレジスタによって形成できる。
【００５０】
データ伝送方向に応じて、無線周波数集積モジュールは、共通入出力部ＤＡＴＡを、入力部または出力部のどちらかに切り替える必要がある。サイクルの開始時には、入力されるメッセージＴＷＢ＿ＤＡＴＡまたはＩ２ＲＦ＿ＤＡＴＡを受信できるように、入出力部ＤＡＴＡを、入力部に切り替える必要がある。無線周波数集積モジュールへの読み出しアクセスであると確認されたら、シフトレジスタＳＲＲへ格納されたデータの出力前に、入出力部ＤＡＴＡを出力部に切り替える必要がある。このことは、割り込み許可線ＳＴＲＯＢＥが非能動状態にされたら直ぐに行なえる。読み出しアクセスの後、入出力部ＤＡＴＡを、再び入力部に切り替えて戻す必要がある。
【００５１】
データを読み出している間、クロック計数器ＣＬＫ＿ＣＮＴも、クロック信号Ｉ２ＲＦ＿ＣＬＫのクロックサイクルをカウントするので、読み出しアクセスの終了は、クロック計数器ＣＬＫ＿ＣＮＴが特定の最大値に達したことによって分かる。これに対し、書き込みアクセスを終了するには、割り込み許可線ＳＴＲＯＢＥを非能動状態にすれば充分である。クロック計数器ＣＬＫ＿ＣＮＴは、バスサイクルの終了後、ゼロにリセットされる。
【００５２】
上記した全ての工程制御および上記工程の調整は、制御ユニットＣＯＮＴＲＯＬによって実行される。制御ユニットＣＯＮＴＲＯＬは、必要な制御動作を、割り込み許可信号ＴＷＢ＿ＤＡＴＡ＿ＥＮ＿ＮまたはＩ２ＲＦ＿ＤＡＴＡ＿ＥＮ＿Ｎのレベルの関数として、および、評価ユニットＲＷ＿ＤＥＣＯＤＥの出力値の関数として実行する。この目的のために、制御ユニットＣＯＮＴＲＯＬは、評価ユニットＲＷ＿ＤＥＣＯＤＥから、信号３Ｗ−Ｗｒｉｔｅ、ＤｉｇＲＦ−ＷｒｉｔｅおよびＤｉｇＲＦ−Ｒｅａｄを受信する。これらの信号は、プロトコル標準とアクセスの種類とについての情報を提供する。特に、制御ユニットＣＯＮＴＲＯＬは、クロック計数器ＣＬＫ＿ＣＮＴのリセット、アドレス／データ多重変換装置ユニットＡＤＤＲ＿ＤＡＴＡ＿ＭＵＸのモード（Ｍｏｄｅ）、データ多重変換装置ユニットＤＷ＿ＭＵＸによって出力される伝送信号、シフトレジスタＳＲ・ＳＲＲのためのロード信号およびシフト信号、および、共通入出力ＤＡＴＡの方向を制御する。
【００５３】
制御ユニットＣＯＮＴＲＯＬは、操作のために、無線周波数集積モジュールにシステムクロックとして現れるクロック信号を必要とする。しかしながら、基本的に、制御ユニットＣＯＮＴＲＯＬは、セルフタイマーロジックを用いて設計されていてもよい。この場合、既述のクロック信号を省ける。無線周波数集積モジュールがスイッチオンされた後、制御ユニットＣＯＮＴＲＯＬが、定義された初期状態で動作を開始できるように、リセット信号が備えられている。このリセット信号は、無線周波数集積モジュール内のパワーオンリセット生成器によって生成される。
【図面の簡単な説明】
【００５４】
【図１】３Ｗ標準を用いるメッセージの伝送の概略図である。
【図２】ＤｉｇＲＦ標準を使用する書き込みアクセスの概略図である。
【図３】ＤｉｇＲＦ標準を使用する読み出しアクセスの概略図である。
【図４】本発明の一実施形態として、ベースバンドプロセッサとの通信のための、無線周波数集積モジュール中に配置されたインターフェースのブロック図である。
【図２】
2006079621.tif 000003
【図３】
2006079621.tif 000004
【図４】
2006079621.tif 000005
【図１】
2006079621.tif 000006