(57)【要約】【課題】  イメージセンサの駆動モードや出力方式に対応して複数の画像データの処理を行うことができる画像データ処理装置を提供すること。【解決手段】  画素順序変換装置１は、イメージセンサから入力ライン１１を経て入力された画像データを、書き込みアドレス生成回路２で生成された書き込みアドレスに従って、ラインメモリ３に書き込む。書き込みアドレス生成回路２は、行開始アドレスに、複数のアドレス差分値を繰り返して加算することにより、所定のパターンで変動するアドレス値を生成する。ラインメモリ３に書き込まれたデータは、入出力タイミング信号発生回路６で発生されたタイミングで、アドレス生成回路４で生成されたアドレスの順序に従って読み出される。この読み出されたデータは、標準的なイメージセンサが出力する画像順序と同じ画像順序の画像データとなって、出力ライン１２から出力される。【選択図】図１
2006191362.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像データを記憶する記憶部と、
上記記憶部に書き込まれる画像データに付加する書き込みアドレスを生成する書き込みアドレス生成部と、
上記記憶部に記憶された画像データから読み出すべき画像データを示す読み出しアドレスを生成する読み出しアドレス生成部とを備え、
上記書き込みアドレス生成部は、
初期アドレス値を格納する初期アドレスレジスタと、
１つ以上のアドレス差分値を格納する差分レジスタと、
上記初期アドレスレジスタに格納された初期アドレス値に、上記差分レジスタに格納された１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する上記書き込みアドレスを算出する加算部と
を有することを特徴とする画像データ処理装置。
【請求項２】
入力された画像データを記憶する記憶部と、
上記記憶部に書き込まれる画像データに付加する書き込みアドレスを生成する書き込みアドレス生成部と、
上記記憶部に記憶された画像データから読み出すべき画像データを示す読み出しアドレスを生成する読み出しアドレス生成部とを備え、
上記読み出しアドレス生成部は、
初期アドレス値を格納する初期アドレスレジスタと、
１つ以上のアドレス差分値を格納する差分レジスタと、
上記初期アドレスレジスタに格納された初期アドレス値に、上記差分レジスタに格納された１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する上記読み出しアドレスを算出する加算部と
を有することを特徴とする画像データ処理装置。
【請求項３】
請求項１又は２に記載の画像データ処理装置において、
上記記憶部が記憶する画像データは、固体撮像素子から画素加算方式により出力された画像データであることを特徴とする画像データ処理装置。
【請求項４】
初期アドレス値に、１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する複数の書き込みアドレスを生成する工程と、
上記複数の書き込みアドレスを、入力された複数の画像データに順次付加して記憶部に記憶させる工程と、
上記記憶部に記憶した上記複数の画像データを、上記書き込みアドレスの値の順に読み出す工程と
を備えることを特徴とする画像データ処理方法。
【請求項５】
入力された複数の画像データに、複数のアドレスを順次付加して記憶部に記憶させる工程と、
初期アドレス値に、１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する複数の読み出しアドレスを生成する工程と、
上記記憶部に記憶した上記複数の画像データのうち、上記読み出しアドレスに対応する画素を、上記読み出しアドレスが生成される順に読み出す工程と
を備えることを特徴とする画像データ処理方法。
【請求項６】
請求項４又は５に記載の画像データ処理方法において、
上記画像データは、固体撮像素子から画素加算方式により出力された画像データであることを特徴とする画像データ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばイメージセンサからの画像データを処理する画像データ処理装置及び画像データ処理方法に関する。
【背景技術】
【０００２】
例えばＣＣＤセンサなどのイメージセンサにおける画素読み出し方式には、画素配列や電荷転送方式等に応じて多くの方式が存在する。イメージセンサの画素配列には、カラーフィルタの配列形態により、大別して原色コーディングと補色コーディングの２種類がある。原色コーディングとしては、光の３原色であるＲＧＢ画素を、水平方向および垂直方向の２×２画素からなる４画素の基本ユニット（Ｒ（赤），Ｇｒ（赤列の緑），Ｇｂ（青列の緑），Ｂ（青））で繰り返して配列するベイヤ配列がある。このベイヤ配列の画素配列を有するＣＣＤでは、Ｒ画素とＧｒ画素を含むＲラインと、Ｂ画素とＧｂ画素を含むＢラインとが交互に配列されている。従来、ベイヤ配列のＣＣＤでは、ＲラインではＲ、Ｇｒ、Ｒ、Ｇｒ・・・の順序で、また、ＢラインではＧｂ、Ｂ、Ｇｂ、Ｂ・・・の順序で、ライン毎に画素データを読み出している。
【０００３】
最近、ＣＣＤの有効画素数の増大に伴い、静止画記録のために有効画素の全てのデータを低フレームレートで転送する静止画モードと、リアルタイムモニタや動画記録のために、全有効画素から所定の画素を間引いてなる小さいサイズのデータを所定のフレームレートで転送する動画モードとで駆動するＣＣＤが多くなっている。さらに、近年、動画モードの画質向上のために、単純に画素電荷を間引くのではなくて、近傍の同色画素の電荷を互いに加算して出力する画素加算方式による動画モードを備えたＣＣＤが開発されている。例えば、イメージセンサのクロックの周期や位相を変更することにより、このイメージセンサからの画像データの並び替えを行う撮像装置が提案されている（特開２００４−４０４８０号公報：特許文献１参照）。
【０００４】
しかしながら、この種のＣＣＤは、画素加算方式の動画モードでは、互いに異なるラインに属する複数画素の電荷を加算して出力するので、ベイヤ配列の画素を有していても、ライン毎に画素データを出力する標準的なベイヤ配列のＣＣＤとは、出力データの画素順序が異なる場合がある。また、画素加算方式の種類によって、ＣＣＤからの出力データの画素順序が異なる場合がある。したがって、ＣＣＤ搭載機器に、搭載するＣＣＤの駆動モードや画像加算方式の種類に応じて、予め定められた処理を行う画像データ処理回路を設ける必要があるので、ＣＣＤ搭載機器のコストアップを招くという問題がある。
【特許文献１】特開２００４−４０４８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の課題は、イメージセンサの駆動モードや出力方式に対応して複数の画像データの処理を行うことができる画像データ処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の画像データ処理装置は、
入力された画像データを記憶する記憶部と、
上記記憶部に書き込まれる画像データに付加する書き込みアドレスを生成する書き込みアドレス生成部と、
上記記憶部に記憶された画像データから読み出すべき画像データを示す読み出しアドレスを生成する読み出しアドレス生成部とを備え、
上記書き込みアドレス生成部は、
初期アドレス値を格納する初期アドレスレジスタと、
１つ以上のアドレス差分値を格納する差分レジスタと、
上記初期アドレスレジスタに格納された初期アドレス値に、上記差分レジスタに格納された１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する上記書き込みアドレスを算出する加算部と
を有することを特徴としている。
【０００７】
上記構成によれば、上記書き込みアドレス生成部の上記加算部によって、上記初期アドレス値に、上記１つ以上のアドレス差分値が繰り返して加算されて、値が所定の変化パターンを有する書き込みアドレスが算出される。この値が所定の変化パターンを有する書き込みアドレスが、入力された画像データに付加されて、上記記憶部に記憶される。上記読み出しアドレス生成部で生成された読み出しアドレス順に、上記記憶部から画像データが読み出されることにより、この画像データは、入力された順と異なる順に読み出される。したがって、上記画像データが、例えばイメージセンサから画素加算方式によって出力された画像データである場合のように、画像を構成する画像データが所定のパターンの順序で入力される場合であっても、このパターンを解消した順序で、上記読み出しアドレスの順に、上記画像データを読み出すことができる。
【０００８】
また、上記初期アドレス値及びアドレス差分値を変更することにより、上記画像データの入力の順序パターンに対応して、複数の変化パターンの書き込みアドレスを画像データに付加することができる。したがって、例えばイメージセンサから複数の異なる出力方式で出力された画像データに、異なる変化パターンの書き込みアドレスを付加できる。その結果、複数の出力方式の画像データを、１つの画像データ処理装置によって、所定の出力方式の画像データに変換できるので、汎用性が高い画像データ処理装置が得られる。また、複数の出力方式の画像データを所定の出力方式の画像データに変換できるので、この画像データ処理装置に接続されるＤＳＰ等の画像処理装置の構成を簡易にできる。
【０００９】
また、本発明の他の側面による画像データ処理装置は、
入力された画像データを記憶する記憶部と、
上記記憶部に書き込まれる画像データに付加する書き込みアドレスを生成する書き込みアドレス生成部と、
上記記憶部に記憶された画像データから読み出すべき画像データを示す読み出しアドレスを生成する読み出しアドレス生成部とを備え、
上記読み出しアドレス生成部は、
初期アドレス値を格納する初期アドレスレジスタと、
１つ以上のアドレス差分値を格納する差分レジスタと、
上記初期アドレスレジスタに格納された初期アドレス値に、上記差分レジスタに格納された１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する上記読み出しアドレスを算出する加算部と
を有することを特徴としている。
【００１０】
上記構成によれば、上記書き込みアドレス生成部によって生成された書き込みアドレスが、入力された画像データに付加されて、上記記憶部に記憶される。一方、上記読み出しアドレス生成部の上記加算部によって、上記初期アドレス値に、上記１つ以上のアドレス差分値が繰り返して加算されて、値が所定の変化パターンを有する読み出しアドレスが生成される。上記記憶部に記憶された上記画像データのうち、上記読み出しアドレスに対応する画素を、上記読み出しアドレスが生成される順に読み出すことにより、上記画像データは、入力された順と異なる順に読み出される。したがって、上記画像データが、例えばイメージセンサから画素加算方式によって出力された画像データである場合のように、画像を構成する画像データが所定のパターンの順序で入力される場合であっても、このパターンを解消した順序で、上記画像データを読み出すことができる。
【００１１】
また、上記初期アドレス値及びアドレス差分値を変更することにより、上記画像データの入力の順序パターンに対応して、複数の変化パターンの読み出しアドレスを生成することができる。したがって、例えばイメージセンサから複数の異なる出力方式で出力されて記憶部に記憶された画像データを、異なる変化パターンの読み出しアドレスを用いて読み出すことができる。その結果、複数の出力方式の画像データを、１つの画像データ処理装置によって、所定の出力方式の画像データに変換できるので、汎用性が高い画像データ処理装置が得られる。また、複数の出力方式の画像データを所定の出力方式の画像データに変換できるので、この画像データ処理装置に接続されるＤＳＰ等の画像処理装置の構成を簡易にできる。
【００１２】
一実施形態の画像データ処理装置は、上記記憶部が記憶する画像データは、固体撮像素子から画素加算方式により出力された画像データである。
【００１３】
上記実施形態によれば、上記画像データは、上記画素加算方式に応じた所定のパターンの順序で入力されるにもかかわらず、この入力順序のパターンに応じた書き込みアドレスが付与されて記憶部に記憶され、あるいは、上記入力順序のパターンに応じた読み出しアドレスに基づいて読み出されるので、上記記憶部に記憶された上記画像データを、標準的な順序で読み出すことができる。
【００１４】
本発明の画像データ処理方法は、
初期アドレス値に、１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する複数の書き込みアドレスを生成する工程と、
上記複数の書き込みアドレスを、入力された複数の画像データに順次付加して記憶部に記憶させる工程と、
上記記憶部に記憶した上記複数の画像データを、上記書き込みアドレスの値の順に読み出す工程と
を備えることを特徴としている。
【００１５】
上記構成によれば、上記値が所定の変化パターンを有する複数の書き込みアドレスを、上記入力された複数の画像データに順次付加して記憶部に記憶し、この記憶部に記憶した上記複数の画像データを、上記書き込みアドレスの値の順に読み出すので、例えばイメージセンサから画素加算方式によって出力された画像データである場合のように、画像を構成する画像データが所定のパターンの順序で入力される場合であっても、このパターンを解消した順序で、上記画像データを読み出すことができる。
【００１６】
また、本発明の他の側面による画像データ処理方法は、
入力された複数の画像データに、複数のアドレスを順次付加して記憶部に記憶させる工程と、
初期アドレス値に、１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する複数の読み出しアドレスを生成する工程と、
上記記憶部に記憶した上記複数の画像データのうち、上記読み出しアドレスに対応する画素を、上記読み出しアドレスが生成される順に読み出す工程と
を備えることを特徴としている。
【００１７】
上記構成によれば、上記記憶部に記憶された複数の画像データのうち、上記値が所定の変化パターンを有する読み出しアドレスに対応する画素を、上記読み出しアドレスが生成される順に読み出すので、例えばイメージセンサから画素加算方式によって出力された画像データである場合のように、画像を構成する画像データが所定のパターンの順序で入力される場合であっても、このパターンを解消した順序で、上記画像データを読み出すことができる。
【００１８】
一実施形態の画像データ処理方法は、上記画像データは、固体撮像素子から画素加算方式により出力された画像データである。
【００１９】
上記実施形態によれば、上記画像データは、上記画素加算方式に応じた所定のパターンの順序で固体撮像素子から出力されるにもかかわらず、この入力順序のパターンに応じて上記画像データに書き込みアドレスを付与でき、あるいは、上記入力順序のパターンに応じた読み出しアドレスに基づいて上記記憶部から読み出すことができる。したがって、上記記憶部に記憶した上記画像データを、標準的な順序で読み出すことができる。
【発明の効果】
【００２０】
以上のように、本発明の画像データ処理装置は、書き込みアドレス生成部の加算部によって、初期アドレス値に、１つ以上のアドレス差分値を繰り返して加算して、値が所定の変化パターンを有する書き込みアドレスを生成し、この書き込みアドレスを、入力された画像データに付加して記憶部に記憶する。この記憶部から、読み出しアドレス生成部で生成されたアドレス順に画像データを読み出すことにより、上記画像データを、入力された順と異なる順に読み出すことができる。したがって、例えばイメージセンサから画素加算方式によって出力された画像データのように、画像を構成する画像データが所定のパターンの順序で入力される場合であっても、画像データを標準的な順序で読み出すことができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を図示の実施の形態により詳細に説明する。
【００２２】
図１は、本発明の画像データ処理装置の実施形態としての画像順序変換装置を示すブロック図である。
【００２３】
この画像順序変換装置１は、例えばＣＣＤ等のようなイメージセンサから画像データを受け、データの画素順序を変換して、画像処理ＤＳＰ等に出力するものである。
【００２４】
図１において、１は画素順序変換装置、２は書き込みアドレス生成回路、３は変換データを一時格納するための記憶部としてのラインメモリ、４は読み出しアドレス生成回路、６は入出力タイミング信号発生回路である。１１はイメージセンサからの画像データが入力される入力ラインであり、１２は変換後の画像データを出力する出力ラインである。
【００２５】
画像順序変換装置１の説明を行う前に、ベイヤ配列カラーフィルタを持つイメージセンサの画素配列と出力方式について説明する。
【００２６】
図３は、ベイヤ配列を構成する基本ユニット３０に含まれる４つの画素を示す模式図である。この基本ユニット３０は、水平方向及び鉛直方向の２×２画素を有する。このベイヤ配列は、基本ユニット３０の４画素のうち、高解像度が必要な輝度信号を主信号とするＧ（緑）画素３２，３３を２画素配置し、残りの部分に、Ｒ（赤）の画素３１とＢ（青）の画素３４を１個ずつ配置した配列である。ベイヤ配列のイメージセンサは、図４に示すように、上記基本ユニット３０の配列を画素領域４０の全体に碁盤の目のように埋めた構成を有している。Ｒ画素とＧ（Ｇｒ：Ｒラインの緑）画素を含むラインをＲラインといい、Ｂ画素とＧ（Ｇｂ：Ｂラインの緑）画素を含むラインをＢラインという。画素の水平方向をｘ軸とすると共に、画素の垂直方向をｙ軸とする。従来の標準的なベイヤ配列イメージセンサでは、取得した画素データを画素位置に従って画面の隅から水平方向に順に出力し、１つのラインの出力が終わると、下段に隣接するラインを出力する、という画素順序で出力する。
【００２７】
図５Ａは、標準的なベイヤ配列イメージセンサが出力する画素順序を矢印５１，５２で示した図である。図５Ａにおいて、まず、最初に画素領域の左上隅のＲ画素が出力され、続いて、矢印５１で示すように、水平方向（ｘ軸方向）に順にＲ、Ｇｒ、Ｒ、Ｇｒ・・・のようにＲラインの画素データが出力される。続いて、Ｒラインの下段のＢラインの画素データが、矢印５２で示すように、Ｇｂ、Ｂ、Ｇｂ、Ｂ・・・のように出力され、さらに下段のＲラインとＢラインのデータが交互に出力される。つまり、順次ｙ軸方向に隣接するライン順に、画素のデータが出力される。
【００２８】
イメージセンサから入力ライン１１を経て入力される画像データは、イメージセンサからの出力信号がＡＤコンバータでデジタル化された信号である。イメージセンサが採用するカラーフィルタ配列や画素出力方式によって、ベイヤ配列カラーフィルタの構成要素であるＲ、Ｇｒ、Ｇｂ、Ｂ画素に対応する画像データが繰り返し現れる。このとき、これらの画素データは完全にランダムな順序で現れるのではなく、イメージセンサの出力制御方式に対応する規則的なパターンで出力される。
【００２９】
例えば、画素加算方式ＣＣＤ等のイメージセンサが出力する画像データは、図５Ｂ及び５Ｃで示すように、標準的なイメージセンサが出力する画像データとは異なる画素順序となり、イメージセンサが採用する画素加算方式に依存した画像順序となる。
【００３０】
図５Ｂは、ある画素加算方式のＣＣＤから出力される画像データに対応する画素の順序の例を、矢印５４乃至５６で示している。この画素加算方式のＣＣＤでは、まず、垂直方向（ｙ軸方向）に隣り合うＲラインとＧラインにおいて、Ｒ画素の周辺のＲ画素の値を加算し、次いで、ｘ軸方向に隣接するＧｒについて周辺のＧｒ画素の値を加算し、その後、Ｒ画素に対してｙ軸方向に隣接するＧｂについて周辺のＧｂ画素の値を加算し、次いで、ｘ軸方向に隣接するＢについて周辺のＢ画素の値を加算する。このパターンに従う読み出しを、ｘ軸方向繰り返すことにより、矢印５４乃至５６のような画素順序で出力される。
【００３１】
また、図５Ｃは、他の画素加算方式のＣＣＤから出力される画像データに対応する画素順序の例を、矢印５８で示している。
【００３２】
このように、加算方式のＣＣＤの画像データは、ｙ軸方向に隣接する複数ラインに亘る画素のデータがパッキングされて所定の単位パターンを構成した状態で、この単位パターンがｘ軸方向に移動するように、かつ、ｙ軸方向に繰り返されるような順序で出力される。
【００３３】
本実施形態の画像順序変換装置１は、このような加算方式等のイメージセンサが出力する画像データを、図５Ａに示すような標準的なイメージセンサが出力する画像データの画素順序と同様の画素順序に変換するものである。
【００３４】
この画素順序変換装置１は、図１に示すように、書き込みアドレス生成回路２、ラインメモリ３、読み出しアドレス生成回路４、入出力タイミング信号発生回路６を備え、イメージセンサから入力ライン１１を経て入力された画像データを、書き込みアドレス生成回路２で生成された書き込みアドレスに従って、ラインメモリ３に書き込む。このラインメモリ３に書き込まれたデータは、入出力タイミング信号発生回路６で発生されるタイミングで、読み出しアドレス生成回路４で生成されるアドレスに従って読み出される。この読み出されたデータは、標準的なイメージセンサが出力する画像順序と同じ画像順序の画像データとなって、出力ライン１２から出力される。
【００３５】
上記ラインメモリ３は、例えば２ポートメモリのように読み書きが同時にできる機能を持ったメモリである。このとき、ラインメモリ３は常に書き込まれた順に読み出して行くとすると、読み出しアドレス生成回路４はインクリメントアドレスを順次生成する単純な回路になる。
【００３６】
書き込みアドレス生成回路２は、図２のような構成を有し、画素順序変換を実現することができる。図２に示すように、書き込みアドレス生成回路２は、現在の書き込みアドレスを保持する書き込みアドレスレジスタ２１と、初期アドレスレジスタとしての行開始アドレスレジスタ２２と、繰り返し回数レジスタ２３と、差分レジスタとしての繰り返しパターンレジスタ２４を有し、これらのレジスタの値に基づいて、加算部としての書き込みアドレス演算器２５によって書き込みアドレスの値を算出し、物理アドレス変換器２６によって、ラインメモリ３に出力する物理アドレスを生成する。具体的には、以下のような過程を行う。
【００３７】
（１）入出力タイミング信号発生回路６が発生するタイミングに従って、書き込みアドレスレジスタ２１（ｘ，ｙ）に、行開始アドレスレジスタ２１の値（ｘ０，ｙ０）を設定する。
【００３８】
（２）画素データの入力に合わせて、繰り返しパターンレジスタの値（ｘ１，ｙ１），（ｘ２，ｙ２），（ｘ３，ｙ３），・・・を、順次書き込みアドレスレジスタ２１に加算入力する。この繰り返しパターンレジスタの値（ｘ１，ｙ１）は、イメージセンサの画素の出力順序を、画素の座標の増分で示したものである。この繰り返しパターンレジスタの値のアドレスレジスタ２１への加算入力を、繰り返し回数レジスタ４のｘ座標で示される回数繰り返す。
【００３９】
（３）上記（１）及び（２）を、繰り返し回数レジスタ４のｙ座標で示された回数繰り返す。
【００４０】
なお、物理アドレス変換器２６では、（ｘ，ｙ）座標系の値からラインメモリで実際に用いられる物理アドレスａの値への変換を、例えば下記の式（１）によって行うか、あるいは、ａの上位ビットにｘ、下位ビットにｙを与えることによって行う。
ａ＝ｘ＊＋ｙ（ここで、ｘ＊は画像ｘのサイズ）・・・（１）
以下、画素順序変換装置２の動作を説明する。
【００４１】
まず、イメージセンサが有する画素の水平方向位置をｘ座標で表すと共に、水平方向位置をｙ座標で表す。イメージセンサの出力画像サイズを例えばＶＧＡサイズ（６４０×４８０画素）とすると、画素位置を表す座標（ｘ，ｙ）は、（０，０）〜（６３９，４７９）となり、標準的なイメージセンサが出力する画像データの画素順序は、下記の表１及び２のようになる。
【００４２】
【表１】
2006191362.tif 000003
【００４３】
【表２】
2006191362.tif 000004
【００４４】
入力ラインから入力される画像データの画素順序が、標準的な配列であれば、すなわち、図５Ａに示すように、水平方向に隣接する画素順に、垂直方向に隣接する列毎に読み出される画素順序であれば、各パラメータを下記の設定１のような値に設定することにより、画素の一列目に対応する画像データについて、ラインメモリ３からの読み出し順と同じ順に書き込みを行う書き込みアドレスが生成される。この書き込みアドレスは、下記の表３に示すような値になる。
（設定１）
行開始アドレス＝（０，０）
繰り返しパターン＝｛（１，０）｝：繰り返しパターン長１
繰り返し数＝（６４０，４８０）
【００４５】
なお、繰り返しパターン長とは、イメージセンサからの画素の読み出しのパターンを形成する最小の周期を、読み出される画素の数で表したものである。
【００４６】
このとき、画素の２列目から４８０列目の先頭画素に、１列目の先頭画素と同じ（０，０）の書き込みアドレスが生成されるが、ラインメモリ３への次の列の書き込みを始める前に、前の列の画像データの読み出しを行えば、ラインメモリ３の同じメモリセルに次の書き込みが行われる前に、変換されたアドレスの値を出力することができる。
【００４７】
【表３】
2006191362.tif 000005
【００４８】
一方、各パラメータを下記の設定２のような値に設定した場合、書き込みアドレスが下記の表４及び５に示すような値になって、図５Ｂに示すような画素順序に対応したアドレスが生成される。
（設定２）
行開始アドレス＝（０，０）
繰り返しパターン＝｛（１，０），（−１，１），（１，０），（１，−１）｝：繰り返しパターン長４
繰り返し数＝（３２０，２４０）
【００４９】
上記アドレスに従って、イメージセンサからの画像データをラインメモリ３に書き込むことにより、このラインメモリ３から読み出された画像データは、隣り合う画素順に、隣り合うライン毎に順次読み出された標準的な画素順序と同じ画素順序の画像データとなる。
【００５０】
なお、図５Ｂに示す画素順序でイメージセンサから読み出されて画素順序変換装置１に入力される画像データは、イメージセンサの画素の２列分が１列にパックされて入力されるため、奇数列目の先頭画素には（０，０）と同じ書き込みアドレスが生成される。この場合にはラインメモリ３は２列分の書き込み領域が必要となる。また、ラインメモリ３では、書き込みは２列分が同時に行われる一方、読み出しは先のラインから順に行われるため、データ読み出しがデータ書き込みを追い越さないタイミングで読み出しを開始する必要がある。
【００５１】
【表４】
2006191362.tif 000006
【００５２】
【表５】
2006191362.tif 000007
【００５３】
一方、各パラメータを以下の設定３のような値に設定した場合、書き込みアドレスは下記の表６及び７に示すような値になって、図５Ｃに示すような画素順序に対応したアドレスが生成される。
（設定３）
行開始アドレス＝（０，０）
繰り返しパターン＝｛（−１，２），（１，−１），（１，−１）｝：繰り返しパターン長３
繰り返し数＝（６４１，１８０）
【００５４】
上記アドレスに従って、イメージセンサからの画像データをラインメモリ３に書き込むことにより、このラインメモリ３から読み出された画像データは、隣り合う画素順に、隣り合うライン毎に順次読み出された標準的な画素順序と同じ画素順序の画像データとなる。
【００５５】
なお、図５Ｃに示す画素順序でイメージセンサから読み出されて画素順序変換装置１に入力される画像データは、イメージセンサの画素の３列分が１列にパックされて入力されるため、３列毎に、先頭画素に（０，０）と同じ書き込みアドレスが生成される。この場合にはラインメモリ３は３列分必要となる。また、設定２と同様に読み出しタイミングに注意をする必要がある。
【００５６】
また、設定３のパラメータを用いた場合、イメージセンサの画素領域には無い書き込みアドレスの値が生成される場合がある（例えば、表６の２番目、表７の１９２１及び１９２３番目）。このときには、実際に無効な画素データが出力されてしまうので、書き込みアドレス演算器２５によって画素領域外のデータは書き込まない処理を行う。
【００５７】
【表６】
2006191362.tif 000008
【００５８】
【表７】
2006191362.tif 000009
【００５９】
本実施形態の画素順序変換装置１では、上記繰り返しパターンレジスタ２４は、繰り返しパターン長の最大値に相当する個数の増分の座標を格納する容量が必要である。また、ラインメモリ３は、繰り返しパターンによって１列にパックされる元データの列数と、画素領域の水平方向（ｘ方向）の画素数の画素データを格納できる記憶容量が必要である。しかしながら、実際に必要なメモリサイズは、書き込みが読み出しを追い越さないサイズであればよいため、イメージセンサの出力パターンによっては、上記記憶容量よりも少ない容量でよい。
【００６０】
以上のように、本実施形態の画素順序変換装置１は、イメージセンサから複数の異なる出力方式で出力された画像データを通常の出力方式の画像データに変換できるので、この画像順序変換装置１の汎用性を向上でき、また、この画像順序変換装置１に接続されるＤＳＰ等の画像処理装置の構成を簡易にできる。
【００６１】
上記実施形態では、書き込みアドレス生成回路２によって、所定のパターンの書き込みアドレスを生成したが、読み出しアドレス生成回路４が所定のパターンの読み出しアドレスを生成してもよい。すなわち、読み出しアドレス生成回路４を、図２に示すのと同様に、現在の読み出しアドレスを保持する読み出しアドレスレジスタと、初期アドレスレジスタとしての行開始アドレスレジスタと、繰り返し回数レジスタと、差分レジスタとしての繰り返しパターンレジスタで構成する。これらのレジスタの値に基づいて、加算部としての読み出しアドレス演算器によって読み出しアドレスの値を算出し、物理アドレス変換器によって、ラインメモリ３から読み出すべき物理アドレスを生成する。一方、書き込みアドレス生成回路２は、繰り返しパターンを有しない通常の（例えば昇順の）値の書き込みアドレスを生成する。このような構成により、上記書き込みアドレス生成回路２で書き込みアドレスを生成し、入力された画像データに上記書き込みアドレスを順に付与してラインメモリ３に記憶する。また、読み出しアドレス生成回路４によって所定の繰り返しパターンを有する読み出しアドレスを生成し、上記ラインメモリ３に記憶された画像データのうち、上記読み出しアドレスの値に対応する画像データを、上記読み出しアドレスが生成される順に読み出す。これにより、上記入力された画像データが、図５Ｂに示すような画素順序でラインメモリ３に記憶された場合であっても、このラインメモリ３から読み出される画像データは、図５Ａに示すような隣り合う画素順に順次読み出される標準的な画素順序と同じ画素順序となる。このような読み出しアドレス生成回路４を用いることにより、イメージセンサから複数の異なる出力方式で出力された画像データを通常の出力方式の画像データに変換できるので、画像順序変換装置１の汎用性を向上でき、また、この画像順序変換装置１に接続されるＤＳＰ等の画像処理装置の構成を簡易にできる。
【図面の簡単な説明】
【００６２】
【図１】本発明の画像データ処理装置の実施形態としての画像順序変換装置を示すブロック図である。
【図２】書き込みアドレス生成回路の構成を示すブロック図である。
【図３】ベイヤ配列を構成する最小単位に含まれる４つの画素を示す模式図である。
【図４】ベイヤ配列のイメージセンサが有する画素領域を示す概略図である。
【図５Ａ】標準的なベイヤ配列イメージセンサが出力する画素順序を示した図である。
【図５Ｂ】画素加算方式のイメージセンサが出力する画素順序の例を示した図である。
【図５Ｃ】他の画素加算方式のイメージセンサが出力する画素順序の例を示した図である。
【符号の説明】
【００６３】
１  画素順序変換装置
２  書き込みアドレス生成回路
３  ラインメモリ
４  読み出しアドレス生成回路
６  入出力タイミング信号発生回路
１１  入力ライン
１２  出力ライン
【図１】
2006191362.tif 000010
【図２】
2006191362.tif 000011
【図３】
2006191362.tif 000012
【図４】
2006191362.tif 000013
【図５Ａ】
2006191362.tif 000014
【図５Ｂ】
2006191362.tif 000015
【図５Ｃ】
2006191362.tif 000016