(57)【要約】【課題】  放送チャンネルのチャンネルサーチを短時間で実行可能な地上波デジタル放送受信装置及び地上波デジタル放送受信方法を提供すること。【解決手段】  チューナ回路部１２は指定された放送チャンネルの周波数の信号を受信する。続いて同期確立部１３２及びチューナ制御回路１３５によって受信された信号に地上波デジタル放送信号が含まれているか否かが判定される。判定結果は指定された放送チャンネルの番号と対応付けられて同期確立局記憶メモリ１３６に記憶される。そして、チューナ制御回路１３５は判定結果が記憶される毎に前記指定された放送チャンネルとは別の放送チャンネルの周波数を受信させる動作を繰り返す。【選択図】図１
2006049940.tif 000002
【特許請求の範囲】
【請求項１】
指定される放送チャンネルの周波数の信号を受信する受信部と、
この受信部により受信された信号に地上波デジタル放送信号が含まれているか否かを判定する判定部と、
この判定部による判定結果と前記受信部にて指定された放送チャンネルの番号とを対応付けて記憶する記憶部と、
この記憶部に前記判定結果が記憶される毎に、前記受信部に前記指定された放送チャンネルとは別の放送チャンネルの周波数を受信させるように制御する動作を繰り返す制御部と、
を有する地上波デジタル放送受信回路。
【請求項２】
前記判定部は、前記受信部により受信された信号より同期信号を抽出して同期を確立する同期確立部を含み、当該同期確立部が同期を確立したか否かにより、受信された信号に地上波デジタル放送信号が含まれているか否かを判定する請求項１記載の地上波デジタル放送受信回路。
【請求項３】
前記制御部は、電源オンに応答して予め設定した放送チャンネルを指定すると共に、その後前記記憶部に前記判定結果が記憶される毎に、前記受信部に前記指定された放送チャンネルとは別の放送チャンネルの周波数を受信させるように制御する動作を、全放送チャンネルの周波数を受信するまで繰り返す請求項１記載の地上波デジタル放送受信回路。
【請求項４】
指定放送チャンネルの周波数の信号を受信する受信工程と、
この受信工程において受信された信号に地上波デジタル放送信号が含まれているか否かを判定する判定工程と、
この判定工程における判定結果と前記指定放送チャンネルの番号とを対応付けて記憶する記憶工程と、
この記憶工程において前記判定結果が記憶される毎に、前記指定放送チャンネルの周波数を別の放送チャンネルの周波数とする制御を行う制御工程と、
を有する地上波デジタル放送受信方法。
【請求項５】
前記判定工程は、前記受信工程において受信された信号より同期信号を抽出して同期を確立する同期確立工程を含み、当該同期確立工程において同期が確立されたか否かにより、受信された信号に地上波デジタル放送信号が含まれているか否かを判定する工程である請求項４記載の地上波デジタル放送受信方法。
【請求項６】
前記制御工程は、電源オン時に予め設定された放送チャンネルを指定する工程を含み、その後前記記憶工程において前記判定結果が記憶される毎に、前記指定放送チャンネルの周波数を別の放送チャンネルの周波数とする工程を、全放送チャンネルの周波数を受信するまで繰り返す工程である請求項４記載の地上波デジタル放送受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル変調された地上波放送を受信するために用いられる地上波デジタル放送受信回路及び地上波デジタル放送受信方法に関する。
【背景技術】
【０００２】
地上波デジタル放送は２００３年１２月より開始され、現在地上波アナログテレビ放送から地上波デジタルテレビ放送への移行段階にある。地上波デジタルテレビ放送では、変調方式としてＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重化方式）方式が用いられているため、複数の電波（具体的には、映像や音声、データ放送等）が多重化して送信されている。
【０００３】
このような地上波デジタルテレビ放送の受信回路として、図４に示すような地上波デジタル放送受信回路９が一般的に用いられている。地上波デジタル放送受信回路９は、アンテナ１１、チューナ回路部９１、復調回路部９２及びデコーダ部１４等を備えて構成される。また復調回路部９２はアナログ／デジタル変換器（ＡＤＣ）１３１、同期確立部９２１、復調部１３３及び誤り訂正部１３４等を備えて構成される。
【０００４】
アンテナ１１によって受信された電波は、チューナ回路部９１で増幅及び所望の放送波に同調され、放送波信号として復調回路部９２へ出力される。復調回路部９２に入力された放送波信号は、ＡＤＣ１３１でアナログ／デジタル変換された後、同期確立部９２１で直交復調による同期再生が施され、復調部１３３で復調処理される。復調処理された信号は、誤り訂正部１３４において時間デインタリーブ等の誤り訂正処理が施され、ＴＳ（Transport Stream：トランスポート・ストリーム）としてデコーダ部１４へ出力される。
【０００５】
デコーダ部１４はこのＴＳに復号処理を施して地上波デジタル放送受信回路９の外部へ出力する。地上波デジタル放送受信回路９を内蔵する装置（不図示）は、この出力信号を用いてテレビ放送としての画像表示及び音声出力を行う。
【０００６】
このような地上波デジタル放送受信回路９において、チューナ回路部９１が所望の放送波に同調し安定した放送波信号を出力する処理に約０．１秒（Ａ）、同期確立部９２１による同期再生の処理に約０．３秒（Ｂ）、誤り訂正部１３４による誤り訂正処理に約０．４秒（Ｃ）、そしてデコーダ部１４によるＴＳの復号処理に約０．５秒（Ｄ）の時間を要することが知られている。即ち、放送チャンネルを切り替える際、操作があってから画面表示までに約１．３秒（Ａ＋Ｂ＋Ｃ＋Ｄ）もの時間を要することになる。
【０００７】
一般的には、放送チャンネルの選局時に局部発信周波数をチャンネル帯域の中心周波数に設定し、チューナが複数の放送サービスを含むチャンネル帯域全体を短時間で抽出可能なようにした技術が知られている（特許文献１参照）。
【０００８】
また、例えば携帯電話機や移動体受信機等に地上波デジタル放送受信回路９のような受信回路が搭載されている場合、地上波デジタル放送受信回路９が移動すると、移動先エリアにおける各放送チャンネルの放送波の有無を調べる（チャンネルサーチ）必要がある。例えば、地上波デジタルテレビ放送に用いられるＵＨＦ帯においては放送チャンネルが５０チャンネルあるため、全チャンネルについて同調処理から誤り訂正処理を行うと約４０秒（（Ａ＋Ｂ＋Ｃ）×５０）もの時間を要する。尚、チャンネルサーチにおける放送チャンネルの切り替えはＣＰＵ等から切り替え指示の信号が入力されることにより行われていた。このようにチャンネルサーチに時間がかかり過ぎて、実用的ではなかった。
【０００９】
そこで、ＴＳを放送する放送局の情報と、当該放送局の放送エリアに隣接する全ての放送エリアにおける放送局の情報と、をＮＩＴ（Network Information Table：ネットワークインフォメーションテーブル）に記載して放送する。そして受信装置は第１及び第２の受信部を備え、前記ＮＩＴを受信することによって、第１の受信部が現在の放送エリアにおける放送チャンネルの電波状況を監視し、第２の受信部が当該放送エリアに隣接する放送エリアの放送チャンネルの電波状況を監視するといったデジタル放送方法及びその受信装置も提案されている（特許文献２参照）。
【特許文献１】特開２００１−３２０６４０号公報
【特許文献２】特開２００２−３５９８２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２のような技術の場合、そもそも選局された放送チャンネルが受信できなかった場合にはＮＩＴを取得できないため、放送波が正確に受信できるまで受信チャンネルを切り替える必要があった。このため、多くの放送チャンネルが受信困難なエリアにおいてはＮＩＴをなかなか取得できず、結局長時間を要していた。
【００１１】
更に現在の放送エリアの電波状況を監視する受信部と、現在の放送エリアに隣接する放送エリアの電波状況を監視する受信部と、の２つの受信部を備える必要がある。このため受信装置の回路面積やコストが増大してしまい、例えば携帯電話機など小型の移動体受信機には不向きであった。
【００１２】
本発明は以上の点を考慮してなされたものであり、その目的とするところは、放送チャンネルのチャンネルサーチを短時間で実行可能な地上波デジタル放送受信装置及び地上波デジタル放送受信方法を提供することである。
【課題を解決するための手段】
【００１３】
以上の課題を解決するために、請求項１に記載の発明の地上波デジタル放送受信回路は指定される放送チャンネルの周波数の信号を受信する受信部（例えば、図１のチューナ回路部１２）と、この受信部により受信された信号に地上波デジタル放送信号が含まれているか否かを判定する判定部（例えば、図１の同期確立部１３２及びチューナ制御回路１３５）と、この判定部による判定結果と前記受信部にて指定された放送チャンネルの番号とを対応付けて記憶する記憶部（例えば、図１の同期確立局記憶メモリ１３６）と、この記憶部に前記判定結果が記憶される毎に、前記受信部に前記指定された放送チャンネルとは別の放送チャンネルの周波数を受信させるように制御する動作を繰り返す制御部（例えば、図１のチューナ制御回路１３５）と、を有することを特徴とする。
【００１４】
請求項２に記載の発明は、請求項１に記載の地上波デジタル放送受信回路であって、前記判定部は、前記受信部により受信された信号より同期信号を抽出して同期を確立する同期確立部（例えば、図１の同期確立部１３２）を含み、当該同期確立部が同期を確立したか否かにより、受信された信号に地上波デジタル放送信号が含まれているか否かを判定することを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１に記載の地上波デジタル放送受信回路であって、前記制御部は、電源オンに応答して予め設定した放送チャンネルを指定すると共に、その後前記記憶部に前記判定結果が記憶される毎に、前記受信部に前記指定された放送チャンネルとは別の放送チャンネルの周波数を受信させるように制御する動作を、全放送チャンネルの周波数を受信するまで繰り返すことを特徴としている。
【００１６】
請求項４に記載の発明の地上波デジタル放送受信方法は、指定放送チャンネルの周波数の信号を受信する受信工程（例えば、図１のチューナ回路部１２）と、この受信工程において受信された信号に地上波デジタル放送信号が含まれているか否かを判定する判定工程（例えば、図１の同期確立部１３２及びチューナ制御回路１３５、図３のステップＳ１３）と、この判定工程における判定結果と前記指定放送チャンネルの番号とを対応付けて記憶する記憶工程（例えば、図１の同期確立局記憶メモリ１３６、図３のステップＳ１４及びステップＳ１６）と、この記憶工程において前記判定結果が記憶される毎に、前記指定放送チャンネルの周波数を別の放送チャンネルの周波数とする制御を行う制御工程（例えば、図１のチューナ制御回路１３５、図３のステップＳ１８）と、を有することを特徴とする。
【００１７】
請求項５に記載の発明は、請求項４に記載の地上波デジタル放送受信方法であって、前記判定工程は、前記受信工程において受信された信号より同期信号を抽出して同期を確立する同期確立工程（図１の同期確立部１３２）を含み、当該同期確立工程において同期が確立されたか否かにより、受信された信号に地上波デジタル放送信号が含まれているか否かを判定する工程であることを特徴としている。
【００１８】
請求項６に記載の発明は、請求項４に記載の地上波デジタル放送受信方法であって、前記制御工程は、電源オン時に予め設定された放送チャンネルを指定する工程（例えば、図３のステップＳ１１）を含み、その後前記記憶工程において前記判定結果が記憶される毎に、前記指定放送チャンネルの周波数を別の放送チャンネルの周波数とする工程（例えば、図３のステップＳ１８）を、全放送チャンネルの周波数を受信するまで繰り返す工程であることを特徴としている。
【発明の効果】
【００１９】
請求項１に記載の地上波デジタル放送受信回路及び請求項４に記載の地上波デジタル放送受信方法によれば、従来のように地上波デジタル放送受信回路から出力されるＴＳに基づいて指定されたチャンネルの放送波の有無を判定するといったことをしなくても、地上波デジタル放送受信回路内において前記判定を行うことができる。また、外部回路（例えばＣＰＵ）等が受信部に対して放送チャンネルの切り替え制御を行うといった外部からの制御を必要とすることがない。即ち、放送チャンネルの放送波有無の判定結果が記憶される毎に制御部によって放送チャンネルの切り替え指示がなされ、前記判定が行われる。このため、例えばＵＨＦの全放送チャンネルについて放送波の有無を調べるといったチャンネルサーチの時間に費やす時間を格段に短縮することができる。
【００２０】
請求項２に記載の地上波デジタル放送受信回路及び請求項５に記載の地上波デジタル放送受信方法によれば、同期が確立したか否かによって指定された放送チャンネルの放送波有無の判定が行われる。これにより、従来のように、放送チャンネルの放送波の有無を判定するために復調処理及び誤り訂正処理をする必要が無いため、例えばＵＨＦの全放送チャンネルについて放送波の有無を調べるといったチャンネルサーチの時間に費やす時間を格段に短縮することができる。
【００２１】
請求項３に記載の地上波デジタル放送受信回路及び請求項６に記載の地上波デジタル放送受信方法によれば、外部回路（例えばＣＰＵ）等が受信部に対して放送チャンネルの切り替え制御を行うといった外部からの制御を必要とすることがない。即ち、放送チャンネルの放送波有無の判定結果が記憶される毎に制御部によって放送チャンネルの切り替え指示がなされ、前記判定が行われる。このため、例えばＵＨＦの全放送チャンネルについて放送波の有無を調べるといったチャンネルサーチの時間に費やす時間を格段に短縮することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図示例と共に説明する。尚、本発明を地上波デジタルテレビ放送を受信するための地上波デジタル放送受信回路に適用した場合について説明するが、本発明を適用可能な形態はこれに限定されるものではない。また、図４において説明した地上波デジタル放送受信回路９と同一の構成要素には同一の符号を付してその説明を省略する。
【００２３】
図１は地上波デジタル放送受信装置の要部構成図である。地上波デジタル放送受信装置は、地上波デジタル放送受信回路１及びＣＰＵ２等を備える。地上波デジタル放送受信回路１は電波を受信するアンテナ１１、アンテナ１１によって受信された電波を増幅し所望の周波数との同調を取るチューナ回路部１２、チューナ回路部１２から出力された信号に対して主にデジタル復調及び誤り訂正等の処理を行いＴＳを出力する復調回路部１３、及びＴＳに復号処理を施すデコーダ部１４を備えて構成される。
【００２４】
更にチューナ回路部１２は、ＬＮＡ（Low Noise Amplifier：低雑音増幅器）１２１、ＡＧＣ１２２及び１２６、ＢＰＦ（Band Pass Filter：帯域通過フィルタ）１２３及び１２５、ＲＦミキサ１２４、ＩＦミキサ１２７、ＬＰＦ（Low Pass Filter；低域通過フィルタ）１２８によって構成される。
【００２５】
アンテナ１１によって受信された電波は、まずＬＮＡ１２１及びＡＧＣ１２２によって所定の増幅率で増幅される。ＡＧＣ１２２から出力された信号はＢＰＦ１２３によって所定の幅の周波数帯域のみが切り出され、更にＲＦミキサ１２４によって所定の中心周波数を有する中間周波数信号に変換される。ＲＦミキサ１２４から出力された信号はＢＰＦ１２５によって所定の幅の周波数帯域のみが切り出され、ＡＧＣ１２６によって増幅される。そして、ＡＧＣ１２６から出力された信号はＩＦミキサ１２７及びＬＰＦ１２８を経ることによって所定の中心周波数を有する放送波信号に変換される。
【００２６】
また復調回路部１３はＡＤＣ１３１、同期確立部１３２、復調部１３３、誤り訂正部１３４、チューナ制御回路１３５及び同期確立局記憶メモリ１３６等を備えて構成される。復調回路部１３はチューナ回路部１２から出力された放送波信号を入力し、ＡＤＣ１３１でアナログ／デジタル変換を行う。ＡＤＣ１３１から出力された信号は同期確立部１３２で直交復調による同期再生が施され、復調部１３３で復調処理される。復調処理された信号は、誤り訂正部１３４において時間デインタリーブ等の誤り訂正処理が施され、ＴＳとしてデコーダ部１４へ出力される。
【００２７】
また同期確立部１３２はＡＤＣ１３１から入力された信号について同期が確立されると、同期確立信号Ｓ２を出力する。チューナ制御回路１３５は同期確立信号Ｓ２に基づいて、現在受信中の信号に指定されたチャンネルの放送波が含まれているか否かを同期確立局記憶メモリ１３６に記憶し、同期周波数を次のチャンネルの周波数に切り替えるため指示信号Ｓ１をチューナ回路部１２に出力する。更に、全チャンネルについて同期確立の判定がなされると、同期確立局記憶メモリ１３６の記憶内容をＣＰＵ２へ出力する。またチューナ制御回路１３５はタイマー回路を備える（不図示）。
【００２８】
デコーダ部１４は復調回路部１３から出力されたＴＳに復号処理を施して出力し、地上波デジタル放送受信装置がテレビ放送としての画像表示及び音声出力を行う。
【００２９】
ＣＰＵ２は、チャンネルサーチの開始を指示する信号をチューナ制御回路１３５に出力し、同期確立局記憶メモリ１３６の記憶内容をチューナ制御回路１３５を介して取得する等の処理を行う。
【００３０】
図２は同期確立局記憶メモリ１３６の記憶内容の一例を説明するための図である。同期確立局記憶メモリ１３６には、チャンネルサーチを行った全チャンネルの放送波有無の判定結果が、例えば放送波有りの場合は‘１’、放送波無しの場合は‘０’として（００）Ｈ番地から順に記憶される。例えば、チャンネル１を受信中に同期確立信号Ｓ２が出力された場合は（００）Ｈ番地に‘１’が記憶される。またチャンネル２を受信中に所定時間以内に同期確立信号Ｓ２が出力されなかった場合は（０１）Ｈ番地に‘０’が記憶される。放送チャンネルが５０チャンネルある場合、チャンネル５０の判定結果は（３１）Ｈ番地に記憶される。
【００３１】
全チャンネルについて放送波有無の判定がなされた後、同期確立局記憶メモリ１３６に記憶された内容はＣＰＵ２に出力される。ＣＰＵ２は入力された同期確立局記憶メモリ１３６の内容に基づいて、地上波デジタル放送受信装置の表示部（不図示）等にチャンネル表を出力させる等の処理を行う。これによりユーザはどのチャンネルを視聴できるかを即座に判断することができる。
【００３２】
図３は、チューナ回路部１２、チューナ制御回路１３５及びＣＰＵ２の回路動作の流れを説明するためのフローチャートである。ＣＰＵ２は地上波デジタル放送受信装置の電源オンを検知した場合（ステップＳ２１；Ｙｅｓ）、或いはチャンネルサーチの操作入力を検知した場合（ステップＳ２２；Ｙｅｓ）、チャンネルサーチ開始を指示するための信号をチューナ制御回路１３５に出力する（ステップＳ２３）。
【００３３】
チューナ制御回路１３５はＣＰＵ２からの指示信号を入力すると、受信チャンネルを初期チャンネルに切り替えるための指示信号Ｓ１をチューナ回路部１２に出力する（ステップＳ１１）。チューナ回路部１２は指示信号Ｓ１を入力すると、同調周波数を初期チャンネル（例えば、一番周波数の低い（又は高い）チャンネル）に設定する（ステップＳ３１）。
【００３４】
そしてチューナ制御回路１３５はタイマーをリセットしてタイマー回路によるカウントを開始する（ステップＳ１２）。タイマー時間は例えば数十[ｍ秒]程度である。次にチューナ制御回路１３５は、同期確立部１３２から同期確立信号Ｓ２が入力されたか否かを判定する（ステップＳ１３）。同期確立信号Ｓ２が入力された場合（ステップＳ１３；Ｙｅｓ）、チューナ制御回路１３５は同期確立局記憶メモリ１３６に現在受信中のチャンネルに対応する同期確立局記憶メモリ１３６のメモリ領域に‘１’を記憶させる（ステップＳ１４）。
【００３５】
一方、同期確立信号Ｓ２が入力されていない場合（ステップＳ１３；Ｎｏ）、チューナ制御回路１３５はタイマー回路によるカウントが終了したか否かを判定する（ステップＳ１５）。タイマーカウントが終了していない場合（ステップＳ１５；Ｎｏ）、ステップＳ１３の工程を繰り返す。
【００３６】
タイマーカウントが終了した場合（ステップＳ１５；Ｙｅｓ）、チューナ制御回路１３５は、同期確立局記憶メモリ１３６に現在受信中のチャンネルに対応する同期確立局記憶メモリ１３６のメモリ領域に‘０’を記憶させる（ステップＳ１６）。
【００３７】
次にチューナ制御回路１３５は全てのチャンネルについてチャンネルサーチが終了したか否かを判定する（ステップＳ１７）。チャンネルサーチが途中の場合（ステップＳ１７；Ｎｏ）、チューナ制御回路１３５は次のチャンネルに切り替えるための指示信号Ｓ１をチューナ回路部１２に出力する（ステップＳ１８）。チューナ回路部１２は指示信号Ｓ１を入力すると、同調周波数を次のチャンネルに設定する（ステップＳ３２）。一方、チャンネルサーチが終了した場合（ステップＳ１７；Ｙｅｓ）、チューナ制御回路１３５は同期確立局記憶メモリ１３６の記憶内容をＣＰＵ２へ出力する（ステップＳ１９）。
【００３８】
以上のように、受信された信号に指定されたチャンネルの放送波が含まれているか否かが同期確立信号Ｓ２に基づいて判定される。そして、その判定結果が同期確立局記憶メモリ１３６に記憶される毎にチューナ回路部１２に対して同調周波数を次のチャンネルに切り替える指示が自動的になされることにより、ＣＰＵ２等の外部回路を介在させることなくチャンネルの切り替えを次々と行いながらチャンネルサーチを行うことが出来る。このため、短時間でチャンネルサーチを行うことができる。
【００３９】
具体的には、上述したように、チューナ回路部１２が所望の放送波に同調し安定した放送波信号を出力する処理に約０．１秒（Ａ）、同期確立部１３２による同期再生の処理に約０．３秒（Ｂ）、誤り訂正部１３４による誤り訂正処理に約０．４秒（Ｃ）の時間を要するとすると、従来は指定チャンネルの放送波の有無を判定するまでに少なくとも０．８秒（Ａ＋Ｂ＋Ｃ）の時間がかかっていた。しかし本発明を適用すれば、同期確立信号Ｓ２の出力によって指定チャンネルの放送波の有無が判定されるため、チャンネル受信から判定まで０．４秒（Ａ＋Ｂ）で実現できる。従って、例えばＵＨＦの全放送チャンネルについて放送波の有無を調べるといったチャンネルサーチの時間に費やす時間を格段に短縮することができる。
【図面の簡単な説明】
【００４０】
【図１】発明を適用した一実施形態である地上波デジタル放送受信装置の要部構成図。
【図２】図１の地上波デジタル放送受信装置の同期確立局記憶メモリの記憶内容の一例を説明するための図。
【図３】地上波デジタル放送受信装置のチューナ回路部、チューナ制御回路及びＣＰＵによる回路動作の流れを説明するためのフローチャート。
【図４】従来の地上波デジタル放送受信回路を示すブロック図。
【符号の説明】
【００４１】
１      地上波デジタルテレビ放送受信回路
１１        アンテナ
１２        チューナ回路部
１２１          ＬＮＡ
１２２、１２６  ＡＧＣ
１２３、１２５  ＢＰＦ
１２４          ＲＦミキサ
１２７          ＩＦミキサ
１２８          ＬＰＦ
１３        復調回路部
１３１          ＡＤＣ
１３２          同期確立部
１３３          復調部
１３４          誤り訂正部
１３５          チューナ制御回路
１３６          同期確立局記憶メモリ
１４        デコーダ部
２      ＣＰＵ
【図１】
2006049940.tif 000003
【図２】
2006049940.tif 000004
【図３】
2006049940.tif 000005
【図４】
2006049940.tif 000006