(57)【要約】    【課題】  本発明は、薄膜トランジスタに用いられるゲート電極や半導体膜を、簡易かつ安価な工程によってサブミクロンオーダーの精度で形成する技術を提供することを目的とする。    【解決手段】  本発明は、基板上に、半導体材料を含む液滴（１４）を配置する工程と、液滴を乾燥させ、該液滴の少なくとも周縁部に半導体材料を析出させることによって、半導体膜（１６）を形成する工程と、を含む半導体薄膜の形成方法、および／または、導電性材料を含む液滴を配置する工程と、液滴を乾燥させ、該液滴の少なくとも周縁部に導電性材料を析出させることによってゲート電極を形成する工程と、を含むゲート電極の形成方法を含む薄膜トランジスタの製造方法を提供する。【選択図】    図１
2006049810.tif 000002
【特許請求の範囲】
【請求項１】
半導体膜と、前記半導体膜に設けられたチャネル領域と、前記チャネル領域を挟んで設けられたソース領域及びドレイン領域と、前記チャネル領域にゲート絶縁膜を介して対向するゲート電極と、を備えた薄膜トランジスタの製造方法であって、
基板上に、半導体材料を含む液滴を配置する工程と、
前記液滴を乾燥させ、該液滴の少なくとも周縁部に前記半導体材料を析出させることによって、前記半導体膜を形成する工程と、を含む薄膜トランジスタの製造方法。
【請求項２】
前記液滴を配置する工程では、２以上の前記液滴を配置し、
前記半導体膜を形成する工程において、前記２以上の液滴が融合した時に得られる液滴形状における周縁部に、前記半導体材料を析出させる、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記液滴を配置する工程の後、前記液滴中における液滴周縁部の前記半導体材料の濃度を高める工程をさらに含む、請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記半導体膜を形成する工程の後、前記半導体膜を分割するように前記半導体膜の一部を除去する工程と、
前記分割された半導体膜のそれぞれに対応するように前記ゲート電極を形成する工程と、をさらに含む、請求項１から３のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記半導体膜を形成する工程では、前記薄膜に熱または光エネルギーを供給する、請求項１から４のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記半導体膜を形成する工程の後、前記半導体膜に不純物を打ち込むことにより前記ソース領域及び前記ドレイン領域を形成する工程をさらに備える、請求項１から５のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項７】
半導体膜に設けられたチャネル領域と、前記チャネル領域に対応するソース領域およびドレイン領域と、前記チャネル領域にゲート絶縁膜を介して対向するゲート電極と、を備えた薄膜トランジスタの製造方法であって、
導電性材料を含む液滴の周縁部が前記チャネル領域に対向するように、前記液滴を配置する液滴配置工程と、
前記液滴を乾燥させ、該液滴の少なくとも周縁部に前記導電性材料を析出させることによって、前記ゲート電極を形成する析出工程と、を含む薄膜トランジスタの製造方法。
【請求項８】
前記液滴配置工程では、前記ゲート絶縁膜の表面の濡れ性を制御することにより、前記液滴の周縁部が前記チャネル領域に対向するように配置する、請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記析出工程では、前記液滴の中央部に析出した前記導電性材料を除去する工程を含む、請求項７に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記チャネル領域は、１つの前記薄膜トランジスタの前記半導体膜に複数設けられており、
前記液滴配置工程では、前記複数のチャネル領域に前記液滴の周縁部が対向するように１つまたは複数の液滴を配置し、
前記析出工程では、前記複数のチャネル領域にそれぞれ対向する複数のゲート電極を形成する、請求項７に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記析出工程では、前記液滴の周縁部に析出した環状の前記導電性材料の一部を除去する除去工程を備え、
前記除去工程では、前記複数のチャネル領域にそれぞれ対向する複数のゲート電極が形成されるように、前記環状の導電性材料を分断する、請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記液滴配置工程では、２以上の液滴を配置し、
前記析出工程において、前記２以上の液滴が融合した時に得られる液滴形状における少なくとも周縁部に、前記導電性材料を析出させる、請求項７に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記液滴配置工程の後、前記液滴中の液滴周縁部における前記導電性材料の濃度を高める工程を含む、請求項７に記載の薄膜トランジスタの製造方法。
【請求項１４】
チャネル領域を備えた半導体膜と、前記チャネル領域を挟んで対向するソース領域およびドレイン領域と、前記チャネル領域にゲート絶縁膜を介して対向するゲート電極と、を備えた薄膜トランジスタを二以上製造する方法であって、
導電材料を含む液滴を、該液滴の周縁部の少なくとも一部が、一以上の前記チャネル領域に対向するように配置する液滴配置工程と、
前記液滴の周縁部に、前記導電材料を析出させることによって、前記ゲート電極を形成する析出工程と、を備え、
形成された前記ゲート電極のそれぞれが、少なくとも一の他のゲート電極と接続されていることを特徴とする、薄膜トランジスタの製造方法。
【請求項１５】
前記液滴配置工程において、前記液滴を二以上配置し、各液滴の周縁部の少なくとも一部が、一以上の前記チャネル領域に対向するように、かつ、各液滴の周縁部の少なくとも一部が、少なくとも一の他の液滴の周縁部と重なるように配置することを特徴とする、請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
チャネル領域を備えた半導体膜と、前記チャネル領域を挟んで対向するソース領域およびドレイン領域と、前記チャネル領域にゲート絶縁膜を介して対向するゲート電極と、を備えた薄膜トランジスタを二以上製造する方法であって、
導電材料を含む液滴を、各液滴の周縁部の少なくとも一部が、一以上の前記チャネル領域に対向するように配置する液滴配置工程と、
前記液滴の周縁部に、前記導電材料を析出させることによって前記ゲート電極を形成する析出工程と、
前記チャネル領域のそれぞれに対向する各ゲート電極を、他のチャネル領域に対向するゲート電極から分離された島状に形成する分離工程と、を含む薄膜トランジスタの製造方法。
【請求項１７】
前記分離工程は、前記ゲート電極の一部を除去する工程を含む、請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記薄膜トランジスタのそれぞれが、前記分離されたゲート電極のそれぞれに対して、一組のソース領域およびドレイン領域を有する、請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記液滴配置工程において、先に配置した液滴の周縁部に析出した導電材料の一部に重なるように次の液滴を配置し、該導電材料の一部を再分散させる、請求項１５または１６に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記液滴配置工程において、二以上の前記液滴を配置し、
前記析出工程では、前記二以上の液滴が融合した時に得られる液滴形状における少なくとも周縁部に、前記導電材料を析出させる、請求項１４または１６に記載の製造方法。
【請求項２１】
一の前記薄膜トランジスタの前記半導体膜は、他の前記薄膜トランジスタの前記半導体膜から分離された島状に形成されている、請求項１４または１６に記載の製造方法。
【請求項２２】
前記液滴配置工程に先立って、前記それぞれのチャネル領域上に、表面が平坦な前記ゲート絶縁膜を形成する工程をさらに含み、前記液滴配置工程では、該ゲート絶縁膜上に液滴を配置する、請求項７または１４に記載の製造方法。
【請求項２３】
請求項１から２２のいずれか１項に記載の製造方法によって製造される薄膜トランジスタを備える電子回路。
【請求項２４】
請求項１から２２のいずれか１項に記載の製造方法によって製造される薄膜トランジスタを備える電気光学装置。
【請求項２５】
請求項１から２２のいずれか１項に記載の製造方法によって製造される薄膜トランジスタを備える電子機器。
【請求項２６】
基板上に形成した半導体膜を用いて半導体素子を形成する半導体装置の製造方法であって、
前記基板上に、半導体材料を含む液滴を配置する工程と、
前記液滴を乾燥させ、該液滴の少なくとも周縁部に前記半導体材料を析出させることによって、前記半導体膜を形成する工程と、を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜の製造方法およびこの半導体膜を用いた薄膜トランジスタ装置の製造方法に関する。
【背景技術】
【０００２】
従来、薄膜トランジスタの製造工程における半導体膜の形成方法として、半導体材料を用いて必要とされるよりも大きな面積を有する薄膜を形成し、これをパターニングして不要な部分を除去することによって成形する方法が広く用いられている。また、ゲート電極も、タンタル、アルミニウム等の導電性薄膜を形成し、これをパターニングして作製されることが多い。
【０００３】
パターニング方法の一例として、フォトリソグラフィー法が挙げられる。フォトリソグラフィー法は、広く形成した薄膜上に、フォトマスクを使用して所望のレジストパターンを形成し、レジストパターンに覆われていない部分をエッチング処理することによって、目的の形状に当該薄膜を成形する方法である。近年、半導体素子の高集積化のため、１μｍ未満のいわゆるサブミクロンオーダーでの成形技術が必要とされるようになり、エッチングの際、より微細なマスクパターンを形成したり、波長が短いＸ線や電子線を用いて露光したりする解像度の高い方法が用いられている。
【０００４】
また、微細な形状の薄膜は、インクジェット法によっても形成される。例えば、有機半導体材料等の半導体材料を含む溶液を、インクジェット式吐出装置によって基板上に吐出して半導体膜を形成する方法が提案されている。インクジェット法によって吐出する場合、基板表面の濡れ性によっては、吐出された液滴が濡れ拡がり、微細なパターンを正確に描くことが困難な場合もある。そこで、吐出された液滴が所望のパターンに従って配置されるように、基板表面に予めバンクを形成して液滴の配置を制御する方法が提案されている（例えば、特許文献１または特許文献２を参照）。
【特許文献１】特開昭５９−７５２０５号公報
【特許文献２】特開２０００−３５３５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、フォトリソグラフィー法において、微細なマスクパターンの形成や、Ｘ線や電子線を用いた露光に用いられる装置は高価であり、スループットも低い。また
、インクジェット法では、液滴の直径が数μｍ以上あるため、サブミクロンオーダーの薄膜の成形は困難である。バンクを用いる方法では、バンクの形成のために上述のフォトリソグラフィー法およびエッチング法を用いなければならず、コストや効率の問題が生じる。
【０００６】
そこで、本発明の第一の課題は、簡易かつ安価な工程で、薄膜トランジスタに用いられる半導体膜を、サブミクロンオーダーの精度で形成することができる薄膜トランジスタの製造方法を提供することとする。
【０００７】
また、本発明の第二の課題は、簡易かつ安価な工程で、薄膜トランジスタに用いられるゲート電極を、サブミクロンオーダーの精度で形成することができる薄膜トランジスタの製造方法を提供することとする。
【０００８】
さらに、本発明の第三の課題は、簡易かつ安価な工程によって、サブミクロンオーダーの精度で、複数の薄膜トランジスタに対応したゲート電極を複数形成することができる薄膜トランジスタの製造方法等を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記第一の課題を解決するために、本発明に係る薄膜トランジスタの製造方法の第一の態様は、半導体膜と、半導体膜に設けられたチャネル領域と、チャネル領域を挟んで設けられたソース領域及びドレイン領域と、チャネル領域にゲート絶縁膜を介して対向するゲート電極を備えた薄膜トランジスタの製造方法であって、基板上に、半導体材料を含む液滴を配置する工程と、液滴を乾燥させ、該液滴の少なくとも周縁部に半導体材料を析出させることによって、半導体膜を形成する工程と、を含むことを特徴とする。
【００１０】
一般に、基板上に配置された液滴は周縁部（エッジ）において乾燥の進行が速い。従って、液滴が溶質または分散質（以下併せて「溶質等」という。）を含む場合、この液滴の乾燥過程では、液滴の周縁部において溶質等の濃度がまず飽和濃度に達し、析出し始める。一方、液滴内部には、液滴周縁部で蒸発により失われた液体を補給するように、液滴中央部から周縁部に向かう液体の流れが生じ、液滴中央部の溶質等は、その流れに従って周縁部に運ばれ、液滴の乾燥に伴って周縁部で析出を始める。こうして、液滴に含まれていた溶質等が、基板上に配置された液滴の形状の外周に沿って環状に析出する現象を「ピニング」と呼ぶ。
【００１１】
本発明に係る薄膜トランジスタの製造方法の第一の態様は、半導体材料を含む液滴を基板上に配置し、この液滴を乾燥させることによって、半導体材料をピニング現象により液滴周縁部に析出させることを特徴とする。ピニング現象によれば、サブミクロンオーダーの微細な半導体膜を簡易な工程で形成することができる。また、半導体膜の形状は、乾燥速度の調整や、液滴を配置する基板表面の濡れ性の調整によって制御することができ、環状に形成したり、中央部にも薄膜が形成された円状や楕円状に形成したりすることが可能である。いずれの形状の場合も、ピニングが起こることによって、乾燥途中で周縁部が退縮し、薄膜が小さくなったりちぎれたりするのが防がれる。なお、液滴の中央部にも薄膜が形成される場合は、後述するようにその一部を除去することにより、微細な形状に加工することができる。
【００１２】
なお、本明細書において用いられる用語「薄膜トランジスタ」は、半導体膜に設けられたチャネル領域と、チャネル領域に対応するソース領域およびドレイン領域と、チャネル領域にゲート絶縁膜を介して対向するゲート電極を備えている限り、その構成は限定されず、絶縁基板上に半導体膜、ゲート絶縁膜、ゲート電極の順に積層されるいわゆるトップゲート型であってもよいし、絶縁基板上にゲート電極、ゲート絶縁膜、半導体膜の順に積層されるボトムゲート型であってもよい。
【００１３】
本発明に係る薄膜トランジスタの製造方法の第一の態様では、液滴を配置する工程において、２以上の液滴を配置し、これらの液滴が融合した時に得られる液滴形状における周縁部に、半導体材料を析出させることも好ましい。
【００１４】
２以上の液滴を十分に近接させて、または一部を重ねて配置すれば、各液滴が濡れ拡がることによって２以上の液滴が融合する。これにより、液滴の形状を様々に変えられるので、得られる半導体薄膜の形状の自由度も高くなる。例えば、複数の液滴を直線状に並べて融合させることにより、ライン状の液滴を得ることができる。ライン状の液滴でピニングが起これば、その周縁部に半導体材料が析出すると、サブミクロンオーダーの幅の直線状の半導体膜を得ることができる。なお、全ての液滴を融合し一つの大きな液滴を形成する以外に、２以上の液滴を融合させその周縁部に半導体膜を析出させることを繰り返すことで直線状の半導体膜を得ても良い。
【００１５】
また、本発明に係る薄膜トランジスタの製造方法の第一の態様では、液滴を配置する工程の後、さらに、液滴中における液滴周縁部の半導体材料の濃度を高める工程を含むことも好ましい。
【００１６】
液滴中における液滴周縁部の半導体材料の濃度を高める工程としては、例えば、液滴を配置する基板上に温度勾配を付与して液滴内に対流を発生させる工程や、基板上に配置された液滴上に溶媒（または分散媒）を重ねて吐出する工程などが挙げられる。このような工程により、半導体材料は液滴周縁部に寄せ集められ、周縁部における析出が促される。上述のように、本工程がなくても、液滴中央部と周縁部の溶質等の濃度差によって、液滴中央部から周縁部に向かう液体の流れが生じるが、本工程により積極的に半導体材料を液滴周縁部に運ぶ流れを生じさせることによって、液滴中央部に半導体材料が残ることをより効果的に防ぐことができる。
【００１７】
本発明に係る薄膜トランジスタの製造方法の第一の態様は、また、半導体膜を形成する工程の後、半導体膜を分割するように半導体膜の一部を除去する工程と、分割された半導体膜のそれぞれに対応するようにゲート電極を形成する工程とを含むことも好ましい。
【００１８】
半導体膜を除去する工程としては、例えば、有機溶媒を付与し、半導体材料を溶出させて溶媒ごと除去する方法や、エッチング法などが挙げられる。除去工程では、サブミクロンオーダーの精度は必要とされないため、エッチング法も比較的安価に行うことができる。こうして半導体膜を分割し、各半導体膜に対応するようにゲート電極を形成することによって、複数の微細な薄膜トランジスタを高密度に効率よく形成することができる。また、液滴が乾燥する際に、液滴周縁部以外、例えば液滴中央部に半導体材料が析出した場合も、同様の方法で中央部の半導体膜を除去することにより、周縁部の微細な半導体膜のみ得ることができる。
【００１９】
なお、本発明に係る薄膜トランジスタの製造方法の第一の態様は、液滴を配置する工程に先立って、基板表面を平坦化する工程を含むことも好ましい。
【００２０】
平坦化する工程は、例えば、化学的機械的研磨（ＣＭＰ）や、エッチング等により行われる。また、スピンコート法でＳＯＧ（スピンオングラス）膜を形成する方法は、コストの点から平坦面を得るのに好ましい方法である。基板表面が平坦であれば、液滴が均一に濡れ拡がるため、半導体膜のパターニングを高精度に行うことができる。
【００２１】
本発明に係る薄膜トランジスタの製造方法の第一の態様では、ピニングにより得られた半導体膜に熱または光エネルギーを照射することも好ましい。熱または光エネルギーに照射としては、例えばＲａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ（ＲＴＰ）による処理や、レーザの照射が挙げられる。これにより、半導体膜の結晶性を向上させることができる。
【００２２】
また、本発明に係る薄膜トランジスタの製造方法の第一の態様では、半導体膜を形成する工程の後、半導体膜に不純物を打ち込むことによりソース領域およびドレイン領域を形成する工程をさらに備えてもよい。かかる工程により、上述の半導体膜を薄膜トランジスタに用いることができるようになる。
【００２３】
また、上記第二の課題を解決するために、本発明の薄膜トランジスタの製造方法の第二の態様は、半導体膜に設けられたチャネル領域と、チャネル領域に対応するソース領域およびドレイン領域と、チャネル領域にゲート絶縁膜を介して対向するゲート電極を備えた薄膜トランジスタの製造方法であって、導電性材料を含む液滴の周縁部がチャネル領域に対向するように、液滴を配置する液滴配置工程と、液滴を乾燥させ、液滴の少なくとも周縁部に導電性材料を析出させることによって、ゲート電極を形成する析出工程と、を含む。
【００２４】
即ち、本発明に係る薄膜トランジスタの製造方法の第二の態様は、上述した「ピニング現象」を利用し、導電性材料を含む液滴の周縁部がチャネル領域に対向するように液滴を配置することによって、析出した導電性膜をゲート電極として用いることを特徴とするものである。ピニング現象によれば、サブミクロンオーダーの微細な導電性膜を簡易な工程で形成することができる。
【００２５】
また、本発明に係る薄膜トランジスタの製造方法の第二の態様では、液滴配置工程で、前記ゲート絶縁膜の表面の濡れ性を制御することにより、前記液滴の周縁部が前記チャネル領域に対向するように配置することが好ましい。
【００２６】
濡れ性を制御することにより、前記液滴の周縁部が前記チャネル領域に対向するように配置する方法としては、例えば、チャネル領域に対向する位置を除いて、導電性材料に対して低い親和性を有する表面修飾膜（例えば自己組織化単分子膜（SAMs: Self-Assembled Monolayer））を形成し、かかる表面修飾膜形成後に導電性材料を含む液滴を配置する方法が挙げられる。かかる方法によれば、導電性材料は、親和性の低い表面修飾膜が形成された領域を避けて、チャネル領域に対向する位置に析出しやすくなる。
【００２７】
本発明に係る薄膜トランジスタの製造方法の第二の態様では、また、析出工程で、液滴の中央部に析出した導電性材料を除去する除去工程を含むことが好ましい。
【００２８】
析出した導電性材料を除去する方法としては、有機溶媒や酸性溶液を付与し、導電性材料を溶出させて溶媒ごと除去する方法や、エッチング法などが挙げられる。除去工程では、サブミクロンオーダーの精度は必要とされないため、エッチング法も比較的安価に行うことができる。中央部の導電性薄膜を除去することにより、周縁部の微細な導電性薄膜のみ得ることができる。
【００２９】
本発明に係る薄膜トランジスタの製造方法の第二の態様では、チャネル領域が、１つの薄膜トランジスタの半導体膜に複数設けられている場合、液滴配置工程で、その複数のチャネル領域に液滴の周縁部が対向するように１つまたは複数の液滴を配置し、析出工程で、その複数のチャネル領域にそれぞれ対向する複数のゲート電極を形成することが好ましい。
【００３０】
１つの薄膜トランジスタの半導体膜にチャネル領域が複数設けられているような、高集積化した構造の場合も、本発明に係る製造方法によれば、簡易にゲート電極を形成することができる。液滴の配置の制御は、上述したように濡れ性の制御により行うこともできるし、乾燥を調節して制御することもできる。乾燥を調整することによって、液滴中央部にも導電性材料を析出させ、円状や楕円形状の導電性薄膜を形成することも可能であり、かかる薄膜を形成してから、中央部の薄膜を除去してゲート電極を形成することもできる。
【００３１】
本発明に係る薄膜トランジスタの製造方法の第二の態様では、析出工程が、前記液滴の周縁部に析出された導電性材料の一部を除去する除去工程を含み、当該除去工程で、前記複数のチャネル領域にそれぞれ対向する複数のゲート電極が形成されるように、導電性材料を分断することも好ましい。
【００３２】
例えば環状に形成された導電性材料の一部を除去・分断することによって、円弧状の複数のゲート電極を形成される。このような構成とすることにより、複数のゲート電極を簡易な工程で形成することが可能となり、より高密度に、ゲート長の短い高性能な薄膜トランジスタを形成することができる。
【００３３】
また、本発明に係る薄膜トランジスタの製造方法の第二の態様においては、液滴配置工程で、２以上の液滴を配置し、析出工程において、前記２以上の液滴が融合した時に得られる液滴形状における少なくとも周縁部に、導電性材料を析出させることが好ましい。
【００３４】
上述したように、２以上の液滴を融合させることにより、液滴の形状を様々に変えられるので、得られる導電性薄膜の形状の自由度も高くなる。例えば、複数の液滴を直線状に並べて融合させることにより、ライン状の液滴を得ることができる。ライン状の液滴でピニングが起これば、その周縁部に導電性材料が析出すると、サブミクロンオーダーの幅の直線状のゲート電極パターンを得ることができる。なお、全ての液滴を融合し１つの大きな液滴を形成するのではなく、二以上の液滴を融合させその周縁部に導電性薄膜を析出させることを繰り返すことで直線状の導電性薄膜を得ても良い。
【００３５】
また、本発明に係る薄膜トランジスタの製造方法の第二の態様では、液滴を配置する工程の後、液滴中の液滴周縁部における導電性材料の濃度を高める工程を含むことも好ましい。
【００３６】
液滴中における液滴周縁部の導電性材料の濃度を高める工程としては、例えば、液滴を配置する基板上に温度勾配を付与して液滴内に対流を発生させる工程や、基板上に配置された液滴上に溶媒（または分散媒）を重ねて吐出する工程などが挙げられる。このような工程により、導電性材料は液滴周縁部に寄せ集められ、周縁部における析出が促される。上述のように、本工程がなくても、液滴中央部と周縁部の溶質等の濃度差によって、液滴中央部から周縁部に向かう液体の流れが生じるが、本工程によって積極的に導電性材料を液滴周縁部に運ぶ流れを生じさせることによって、液滴中央部に導電性材料が残ることをより効果的に防ぐことができる。
【００３７】
また、本発明は、２つのチャネル領域を備えた１つの半導体膜と、前記チャネル領域に対応するソース領域及びドレイン領域と、前記２つのチャネル領域にゲート絶縁膜を介して対向するゲート電極とを備え、前記ゲート電極を成す導電膜が１つの環状の導電膜である薄膜トランジスタをも提供する。
【００３８】
このような薄膜トランジスタは、例えばトップゲート型の場合、ゲート絶縁膜上に、２つのチャネル領域の距離を直径とする大きさの導電性材料を含む液滴を配置し、これを乾燥させてピニング現象を起すことにより製造することができる。かかる薄膜トランジスタは、ゲート長がサブミクロンオーダーと極めて短いゲート電極が、微小な間隔をあけて高密度に形成されるので、高集積化が可能である。
【００３９】
また、上記２つのチャネル領域を備えた薄膜トランジスタの場合、２つのチャネル領域を挟む１組のソース領域およびドレイン領域が形成されていてもよいし、２つのチャネル領域のそれぞれに対応して２つの薄膜トランジスタが形成されていてもよい。前者の応用として、１組のソース領域およびドレイン領域に対応するゲート電極が３つ以上形成されたいわゆるマルチゲート型の薄膜トランジスタも本発明に包含される。ゲート電極が増えた分だけ供給される電流も多くなり、その分性能が向上する。また電流量が等しい場合、ゲート電極１つあたりの電流がすくなくなるため、電流の損失と発熱も抑えることができて好ましい。また、後者の場合、即ち、２つのチャネル領域のそれぞれに対応して２つの薄膜トランジスタが形成されている場合は、２つの薄膜トランジスタのうち、一方がＮチャネル型ＭＯＳトランジスタに対応し、他方がＰチャネル型ＭＯＳトランジスタに対応する相補型ＭＯＳトランジスタとすることができる。
【００４０】
さらに上記第三の課題を達成するため、本発明に係る薄膜トランジスタの製造方法の第三の態様は、チャネル領域を備えた半導体膜と、前記チャネル領域を挟んで対向するソース領域およびドレイン領域と、前記チャネル領域にゲート絶縁膜を介して対向するゲート電極と、を備えた薄膜トランジスタを二以上製造する方法であって、導電材料を含む液滴を、該液滴の周縁部の少なくとも一部が、一以上の前記チャネル領域に対向するように配置する配置工程と、前記液滴の周縁部に、前記導電材料を析出させることによって、前記ゲート電極を形成する析出工程と、を備え、形成された前記ゲート電極のそれぞれが、少なくとも一の他のゲート電極と接続されていることを特徴とする。
【００４１】
即ち、本発明に係る薄膜トランジスタの製造方法の第三の態様では、上述の「ピニング現象」を利用することによって、導電材料を含む液滴を滴下して導電性薄膜を形成し、これをゲート電極として用いるので、サブミクロンオーダーの幅の環状のゲート電極を安価かつ容易に得ることができ、また、複数の薄膜トランジスタに対応する複数のゲート電極を容易に形成することができる。
【００４２】
なお、導電性薄膜は、環状に析出させることもできるし、導電材料を含む液滴の乾燥速度、導電材料の粒径、接触角、濃度を制御したり、一度配置した液滴の上に重ねて他の液滴を配置するなどの方法によって、環状以外の形状に析出させることもでき、いずれの形状、または制御方法を採用するかは設計事項である。
【００４３】
本発明に係る薄膜トランジスタの製造方法の第三の態様は、製造された薄膜トランジスタにおいて、形成された各ゲート電極が、少なくとも一の他のゲート電極と電気的に接続されていることを特徴とする。このような構成は、配置する液滴が一つだけの場合も、該液滴の周縁部が、複数のチャネル領域に対向するように液滴を配置すれば得ることができる。
【００４４】
配置する液滴が二以上の場合は、各液滴の周縁部の少なくとも一部が、一以上の前記チャネル領域に対向するように、かつ、各液滴の周縁部の少なくとも一部が、少なくとも一の他の液滴の周縁部と重なるように配置することによって、各ゲート電極が、少なくとも一の他のゲート電極と電気的に接続される構成とすることができる。
【００４５】
このような構成により、複数の薄膜トランジスタが並列に接続されたマルチチャネル型トランジスタを得ることができ、一つのゲート信号で複数のトランジスタを駆動することが可能となる。
【００４６】
また、本発明は、上記第三の課題を解決するために、チャネル領域を備えた半導体膜と、前記チャネル領域を挟んで対向するソース領域およびドレイン領域と、前記チャネル領域にゲート絶縁膜を介して対向するゲート電極と、を備えた薄膜トランジスタを二以上製造する方法であって、導電材料を含む液滴を、各液滴の周縁部の少なくとも一部が、一以上の前記チャネル領域に対向するように配置する配置工程と、前記液滴の周縁部に、前記導電材料を析出させることによって前記ゲート電極を形成する析出工程と、前記チャネル領域のそれぞれに対向する各ゲート電極を、他のチャネル領域に対向するゲート電極から分離された島状に形成する分離工程と、を含む薄膜トランジスタの製造方法をも提供する。
【００４７】
この方法では、ピニング現象によって形成した導電性薄膜を分離してゲート電極を形成することにより、複数の薄膜トランジスタのそれぞれに対応する複数のゲート電極を容易に形成することができるとともに、微細なゲート電極を高密度に得ることができる。
【００４８】
上記分離工程は、例えば、析出されたゲート電極の一部を除去することにより行うことが好ましい。導電性薄膜の除去は、例えば、アルカリ性溶媒を供給して薄膜を溶出させ、溶媒ごと導電材料を除去する方法や、エッチング法によって行うことができる。
【００４９】
また、本発明に係る薄膜トランジスタ製造方法では、製造された薄膜トランジスタが、それぞれ一のゲート電極を有し、それぞれのゲート電極に対して一組のソース領域およびドレイン領域が形成されていることが好ましい。このような構成とすることにより、多連のトランジスタを高密度に形成することができる。なお、ソース領域および／またはドレイン領域を、隣接する他の薄膜トランジスタと共有する構成も本発明に含まれる。
【００５０】
また、前記液滴配置工程において、先に配置した液滴の周縁部に析出した導電材料の一部に重なるように次の液滴を配置し、導電材料の一部を再分散させることも好ましい。このような構成を取り入れることによって、析出させる導電性薄膜の形状により自由度を持たせることができる。
【００５１】
また、液滴配置工程において、二以上の液滴を配置し、析出工程では、二以上の液滴が融合した時に得られる液滴形状における少なくとも周縁部に導電材料を析出させることも好ましい。これにより、例えば、より大きな環状の導電性薄膜や、直線状の導電性薄膜等を得ることが可能となる。
【００５２】
本発明に係る薄膜トランジスタの製造方法では、製造された各薄膜トランジスタの半導体膜を、他の薄膜トランジスタの半導体膜から分離された島状に形成することも好ましい。
【００５３】
また、本発明に係る薄膜トランジスタの製造方法は、液滴配置工程に先立って、それぞれのチャネル領域上に、表面が平坦なゲート絶縁膜を形成する工程を含むことが好ましい。絶縁膜の表面が平坦であれば、液滴を配置したときに均一に濡れ拡がるので、液滴の形状を制御しやすい。
【００５４】
また、本発明に係る薄膜トランジスタの製造方法の第二および第三の態様は、前記液滴配置工程に先立って、前記それぞれのチャネル領域上に、表面が平坦な前記ゲート絶縁膜を形成する工程をさらに含み、前記液滴配置工程では、該ゲート絶縁膜上に液滴を配置することが好ましい。
【００５５】
平坦なゲート絶縁膜は、例えば塗布型絶縁膜とすることができる。例えば、半導体パターンが形成された基板に、スピンコート法でＳＯＧ膜を形成すると、半導体パターンのある領域では薄く、半導体パターンがない領域では厚く絶縁膜が形成され、表面の平坦な絶縁膜を得ることができる。ＳＯＧ膜は１層でも構わないし、前記ＣＭＰなどの代わりにＳＯＧ膜を平坦化手段として用いてもよい。一方、半導体膜上に絶縁膜をスパッタリング法によって形成すると、半導体膜に積層された部分と、半導体膜がない領域に形成された部分とで絶縁膜に段差が生じることがあるが、かかる場合は化学的機械的研磨（ＣＭＰ）や、エッチング等により形成することができる。
【００５６】
ゲート絶縁膜の表面が平坦であれば、ゲート絶縁膜上に液滴を配置した際に均一に濡れ拡がるため、液滴を所望の形状に配置しやすくなり、ゲート電極のパターニングを精度良く行うことができる。
【００５７】
また、本発明は、上述した本発明に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタを備える電気光学装置、および該薄膜トランジスタを備える電子機器をも含む。
【００５８】
ここで、電気光学装置とは、本発明に係る薄膜トランジスタを備えた電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら発光するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００５９】
また、電子機器とは、本発明に係る薄膜トランジスタを備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【００６０】
さらに、本発明は、基板上に形成した半導体膜を用いて半導体素子を形成する半導体装置の製造方法であって、基板上に半導体材料を含む液滴を配置する工程と、液滴を乾燥させ、液滴の少なくとも周縁部に半導体材料を析出させることによって、半導体膜を形成する工程と、を含む半導体装置の製造方法も提供する。かかる製造方法では、微細な半導体膜を簡易な工程で高密度に形成することができる。
【発明を実施するための最良の形態】
【００６１】
以下、本発明の実施の形態について図面を参照して説明する。
【００６２】
＜第一の実施形態＞
図１および図２は、本発明に係る薄膜トランジスタの製造方法の第一の態様に係る半導体膜の製造方法を示す説明図である。本実施形態では、絶縁基板上に半導体材料を含む液滴を配置、乾燥させ、ピニング現象を利用して半導体膜を形成することを特徴とする。
【００６３】
（絶縁膜形成工程）
図１（Ａ）は絶縁膜１２を形成した基板の平面図である。同図２Ａ−２Ａ線における断面図を図２（Ａ）に示す。絶縁膜１２は、図２（Ａ）に示されるように、ガラス等の絶縁材料からなる基板１０上に形成される。本実施形態では、絶縁膜１２として酸化シリコン膜を形成する。酸化シリコン膜は、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）、減圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の物理気相体積法などによって成膜することができる。また、塗布法によりＳＯＧ膜を形成してもよい。成膜後、表面が十分に平坦でない場合は、フッ酸を用いたウェットエッチングや、ＣＭＰ法を用いて表面を平坦化する。スピンコート法により成膜されたＳＯＧ膜は、平坦化効果を有するので上記の平坦化工程は不要である。これにより、絶縁膜１２表面の凹凸がなくなり、液滴が均一に濡れ拡がるので、所望の形状の液滴を配置しやすくなる。
【００６４】
（液滴配置工程）
次に、図１（Ｂ）に示すように、絶縁膜１２上に、半導体材料を含む液滴１４を配置する。同図２Ｂ−２Ｂ線における断面図を図２（Ｂ）に示す。
【００６５】
半導体材料としては、例えば、有機半導体材料が用いられる。有機半導体材料は、キシレン、トルエン、トリメチルベンゼンなどの非極性有機溶媒に可溶なので、液滴として絶縁膜１２上に配置することができる。有機半導体材料としては、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン等の低分子化合物や、オキシジアゾール誘導体（ＰＢＤ）、オキシジアゾールダイマー（ＯＸＤ−８）、ベリリウム−ベンゾキノリノール錯体（Ｂｅｂｑ）、トリフェニルアミン誘導体（ＭＴＤＡＴＡ）およびトリアリールアミン誘導体、トリアゾール誘導体、ポリフェニレン、ポリアルキルフルオレン、ポリアルキルチオフェン（Ｐ3ＨＴ）、ポリビニルピレン、ポリビニルアントラセン、Ｆ８Ｔ２（poly(9,9-dioctylfluorene-co-bithiophene)）などの高分子化合物が挙げられるがこれらに限定されない。有機半導体は、室温での加工が可能なので大規模な製造装置を必要とせず、安価に製造することができて好ましい。また、半導体膜材料を含む液滴として、シクロペンタシランおよびシリルシクロペンタシランよりなる群から選ばれる少なくとも１種のシリコン化合物をトルエン等の有機溶媒に溶かした液体を用いてもよく、これらの材料によれば、無機半導体膜を形成することができる。
【００６６】
液滴１４を絶縁膜１２上に配置する方法としては、マイクロピペット、マイクロディスペンサ、インクジェット法などを用いる方法が挙げられるが、特に正確なパターニングができるインクジェット法が好適である。インクジェット法は、後述するインクジェット式吐出装置を用いて行われる。
【００６７】
（半導体材料析出工程）
図１（Ｂ）および図２（Ｂ）に示されるように、絶縁膜１２上に配置された液滴１４は、周縁部１５の方が中央部より乾燥速度が速く、周縁部１５において半導体材料が先に飽和濃度に到達し、析出が始まる。析出した半導体材料によって液滴の周縁部がピン止めされたような状態となり、それ以降の乾燥に伴う液滴の収縮（外径の収縮）が抑制される「ピニング現象」がおこる。周縁部１５における乾燥速度が速いため、液滴中央部から周縁部１５に向かう液体の流れが生じ、半導体材料が周縁部１５に運ばれる結果、液滴の外形に従った環状の半導体膜１６が形成される。
【００６８】
図１（Ｃ）に、液滴が完全に乾燥し、半導体材料が液滴周縁部の形状に沿って析出し、半導体膜１６が形成された様子を示す。同図２Ｃ−２Ｃ線に沿った断面図を、図２（Ｃ）に示す。半導体膜１６は、幅１μｍ以下の環状に形成されている。
【００６９】
液滴１４が乾燥する際、液滴中における液滴周縁部の半導体材料の濃度を高めるように制御することもできる。例えば、基板の温度を調節したり、一旦乾燥した半導体膜上に再度液滴を吐出したりすることによって、液滴の気化状態や粘度を制御し、液滴中に対流を生じさせて半導体材料を効率よく周縁部１５に移動させることが可能となる。こうすることにより、半導体材料が液滴周縁部に寄せ集められ、半導体膜１６の中央部１７に半導体材料が残るのをより効果的に防ぎ、幅の細い環状の半導体膜を析出させることができるので、パターニングを必要とせずにそのまま半導体素子の形成に用いることができる。
【００７０】
得られた半導体膜１６に、熱または光エネルギーを照射することによって、結晶性を向上させてもよい。例えば、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓ（ＲＴＰ）による熱処理や、光エネルギーとしてＸ線、紫外線、可視光線、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられ、特に高出力の照射が可能であるレーザ光が好ましい。レーザ光としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、Ｃｏ2レーザ、Ｈｅ−Ｎｅレーザ等が好適である。このうち半導体膜の表面で照射エネルギーが吸収される３５０ｎｍ以下の波長を有するエキシマレーザが特に好適である。
【００７１】
（素子形成工程）
次に、薄膜トランジスタを例にして、上述した製造方法により製造される半導体膜を用いて、半導体素子を形成する工程を説明する。
【００７２】
図１（Ｄ）および図２（Ｄ）に、ゲート絶縁膜１８およびゲート電極２０を形成した様子を示す。図２（Ｄ）は、図１（Ｄ）の２Ｄ−２Ｄ線に沿った断面図である。
【００７３】
図２（Ｄ）に示すように、半導体膜１６上にゲート絶縁膜１８およびゲート電極２０を形成する。ゲート絶縁膜１８は、例えば酸化シリコン膜とすることができ、酸化シリコン膜は、例えば電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）等の成膜法やＳＯＧ膜によって形成することができる。ゲート電極２０は、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによって形成することができる。
【００７４】
図１（Ｄ）では、半導体膜１６とゲート電極２０との位置関係を示すため、ゲート絶縁膜１８が省略されている。ゲート電極２０は、環状の半導体膜１６を横切るように配置される。
【００７５】
次に、ゲート電極２０をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、半導体膜１６にソース／ドレイン領域２２およびチャネル領域２３を形成する。例えば、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型のソース／ドレイン領域を形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の熱処理を行うことにより不純物元素の活性化を行ってもよい。
【００７６】
次に、図１（Ｅ）および図２（Ｅ）に、層間絶縁膜およびソース／ドレイン電極の形成工程を示す。図２（Ｅ）は、図１（Ｅ）の２Ｅ−２Ｅ線に沿った断面図である。図２（Ｅ）に示すように、ゲート絶縁膜１８およびゲート電極２０を覆うように酸化シリコン膜等からなる層間絶縁膜２４を形成する。酸化シリコン膜は、例えばＰＥＣＶＤ法やＳＯＧなどの成膜法によって５００ｎｍ程度に形成する。次に、ゲート絶縁膜１８および層間絶縁膜２４を貫通させてソース／ドレイン領域２２にいたるコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース／ドレイン電極２５を形成する。こうして薄膜トランジスタが形成される。
【００７７】
図１（Ｅ）では、ソース／ドレイン領域２２、ゲート電極２０、ソース／ドレイン電極２５等の位置関係が明確になるよう、ゲート絶縁膜および層間絶縁膜は省略されている。環状に形成された半導体膜のうち、ゲート電極が積層されていない部分がソース／ドレイン領域２２であり、ゲート電極が積層されている部分２６がチャネル領域となり、薄膜トランジスタが形成される。ソース／ドレイン電極は、ソース／ドレイン領域の中央に形成される。
【００７８】
このように、本実施形態では、半導体材料を含む液体の配置、およびその乾燥という簡易な工程で所定の形状の半導体膜を形成することができ、半導体膜をパターニングすることなく続く絶縁膜形成工程等を行うことができる。
【００７９】
（液滴吐出装置）
上述した各液滴は、インクジェット式吐出装置から液状体を吐出することによって形成する。そこで、インクジェット式吐出装置について図３を用いて説明する。図３は、インクジェット式吐出装置３０の斜視図である。インクジェット式吐出装置３０は、ベース３２、第１移動手段３４、第２移動手段３６、重量測定手段である電子天秤（図示せず）、ヘッド３１、キャッピングユニット３３、およびクリーニングユニット３５を主として構成されている。第１移動手段３４および第２移動手段３６を含むインクジェット式吐出装置３０の動作は、制御装置により制御されるようになっている。なお図３において、Ｘ方向はベース３２の左右方向であり、Ｙ方向は前後方向であり、Ｚ方向は上下方向である。
【００８０】
第１移動手段３４は、二つのガイドレール３８をＹ軸方向に一致させてベース３２の上面に直接設置されている。この第１移動手段３４は、二つのガイドレール３８に沿って移動可能なスライダ３９を有している。このスライダ３９の駆動手段として、例えばリニアモータを採用することができる。これにより、スライダ３９がＹ軸方向に沿って移動可能とされ、また任意の位置で位置決め可能とされている。
【００８１】
スライダ３９の上面にはモータ３７が固定され、モータ３７のロータにはテーブル４６が固定されている。このテーブル４６は、基板１０を保持しつつ位置決めするものである。すなわち、図示しない吸着保持手段を作動させることにより、テーブル４６の孔４６Ａを通して基板１０が吸着され、基板１０をテーブル４６上に保持することができる。また、モータ３７は、例えばダイレクトドライブモータである。このモータ３７に通電することにより、ロータとともにテーブル４６がθｚ方向に回転して、テーブル４６には、ヘッド３１が液状体を捨て打ち、あるいは試しうち（予備吐出）するための予備吐出エリアが設けられている。
【００８２】
一方、ベース３２の後方には二つの支柱３６Ａが立設され、その支柱３６Ａの上端部にコラム３６Ｂが架設されている。そして、コラム３６Ｂの全面に第２移動手段３６が設けられている。この第２移動手段３６は、Ｘ軸方向に沿って配置された二つのガイドレール８４Ａを有し、ガイドレール８４Ａに沿って移動可能なスライダ８２を有している。このスライダ８２の駆動手段として、例えばリニアモータを採用することができる。これにより、スライダ８２がＸ軸方向に沿って移動可能とされ、また任意の位置で位置決め可能とされている。
【００８３】
スライダ８２には、ヘッド３１が設けられている。ヘッド３１は、揺動位置決め手段としてのモータ８４、８５、８６、８７に接続されている。モータ８４は、ヘッド３１をＺ軸方向に移動可能とし、また任意の位置で位置決め可能とするものである。モータ８５は、ヘッド３１をＹ軸回りのβ方向に揺動可能とし、また任意の位置で位置決め可能とするものである。モータ８６は、ヘッド３１をＸ軸回りのγ方向に揺動可能とし、また任意の位置で位置決め可能とするものである。モータ８７は、ヘッド３１をＺ軸回りのα方向に揺動可能とし、また任意の位置で位置決め可能とするものである。
【００８４】
以上のように、基板１０は、Ｙ方向に移動および位置決め可能とされ、θｚ方向に揺動および位置決め可能とされている。また、ヘッド３１は、Ｘ、Ｚ方向に移動および位置決め可能とされ、α、β、γ方向に揺動および位置決め可能とされている。したがって、本実施形態のインクジェット式吐出装置３０は、ヘッド３１のインク吐出面３１Ｐとテーブル上の基板１０との相対的な位置および姿勢を、正確にコントロールすることができるようになっている。
【００８５】
（インクジェットヘッド）
ここで、ヘッド３１の構造について、図４を参照して説明する。図４は、インクジェットヘッドの側面断面図である。ヘッド３１は、液滴吐出方式により液状体Ｌをノズル４１から吐出するものである。液滴吐出方式として、圧電体素子としてのピエゾ素子を用いて液状体を吐出させるピエゾ方式や、液状体を加熱して発生した泡（バブル）により液状体を吐出させる方式など、公知の種々の技術を適用することができる。このうちピエゾ方式は、液状体に熱を加えないため、材料の組成等に影響を与えないという利点を有する。図４のヘッド３１には、ピエゾ方式が採用されている。
【００８６】
ヘッド３１のヘッド本体４０には、リザーバ４５およびリザーバ４５から分岐された複数のインク室４３が形成されている。リザーバ４５は、各インク室４３に液状体Ｌを供給するための流路になっている。また、ヘッド本体４０の下端面には、インク吐出面を構成するノズルプレートが装着されている。そのノズルプレートには、液状体Ｌを吐出する複数のノズル４１が、各インク室４３に対応して開口されている。そして、各インク室４３から対応するノズル４１に向かって、インク流路が形成されている。一方、ヘッド本体４０の上端面には、振動板４４が装着されている。なお、振動板４４は各インク室４３の壁面を形成している。その振動板４４の外側には、各インク室４３に対応して、ピエゾ素子４２が設けられている。ピエゾ素子４２は、水晶等の圧電材料を一対の電極（図示せず）で挟持したものである。その一対の電極は、駆動回路４９に接続されている。
【００８７】
そして、駆動回路４９からピエゾ素子４２に電圧を印加すると、ピエゾ素子４２が膨張変形または収縮変形する。ピエゾ素子４２が収縮変形すると、インク室４３の圧力が低下して、リザーバ４５からインク室４３に液状体Ｌが流入する。またピエゾ素子４２の圧力が低下して、リザーバ４５からインク室４３に液状体Ｌが流入する。またピエゾ素子４２が膨張変形すると、インク室４３の圧力が増加して、ノズル４１から液状体Ｌが吐出される。なお、印加電圧の周波数を変化させることにより、ピエゾ素子４２の変形速度を制御することができる。すなわち、ピエゾ素子４２への印加電圧を制御することにより、液状体Ｌの吐出条件を制御しうるようになっている。
【００８８】
一方、図３に示すインクジェット式吐出装置は、キャッピングユニット３３およびクリーニングユニット３５を備えている。キャッピングユニット３３は、ヘッド３１におけるインク吐出面３１Ｐの乾燥を防止するため、インクジェット式吐出装置３０の待機時にインク吐出面３１Ｐをキャッピングするものである。またクリーニングユニット３５は、ヘッド３１におけるノズルの目詰まりを取り除くため、ノズルの内部を吸引するものである。なおクリーニングユニット３５は、ヘッド３１におけるインク吐出面３１Ｐの汚れを取り除くため、インク吐出面３１Ｐへのワイピングを行うことも可能である。
【００８９】
＜第二の実施形態＞
図５および図６に、本発明の第二の実施形態に係る半導体膜の製造方法を示す。本実施形態でも、薄膜トランジスタを例にして説明する。本実施形態では、半導体膜に加えてゲート電極も、伝導性材料を含む液体を配置し乾燥させることによって形成することを特徴とする。
【００９０】
（半導体膜形成工程）
まず、図５（Ａ）および（Ｂ）に示すように、絶縁膜５２に半導体材料を含む液滴５４を配置し、これを乾燥させて半導体膜５６を得る。両図中の６Ａ−６Ａ線および６Ｂ−６Ｂ線における断面図を、図６（Ａ）および（Ｂ）に示す。絶縁膜５２は、ガラス基板等の基板５０に積層されている。絶縁膜形成工程、液滴配置工程、半導体材料の析出工程は、第一の実施形態と同様の方法により行うことができるので説明を省略する。
【００９１】
（ゲート電極形成工程）
次に、図５（Ｃ）（Ｄ）および図６（Ｂ'）〜（Ｄ）を用いて、上述した製造方法により製造される半導体膜を用いる半導体素子のためのゲート電極を形成する工程を説明する。図５における６Ｃ−６Ｃ線および６Ｄ−６Ｄ線における断面図が、それぞれ図６（Ｃ）および図６（Ｄ）である。図５では、半導体膜とゲート電極との位置関係を示すため、ゲート絶縁膜５８は省略されている。
【００９２】
まず、図６（Ｂ'）を用いて、半導体膜５６上にゲート絶縁膜５８を形成する工程を示す。ゲート絶縁膜５８は、例えば酸化シリコン膜とすることができ、酸化シリコン膜は、例えば電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＰ−ＰＥＣＶＤ法）等の成膜法によって形成することができる。このような方法で形成されたゲート絶縁膜５８には、図６（Ｂ’）に示すように、半導体膜５６に積層された領域と他の領域とで段差が生じることがある。ゲート絶縁膜５８に凹凸がある場合は、表面を平坦化する。平坦化方法としては、例えば、ＣＭＰ法やエッチバック法を用いることができる。こうすることにより、導電性材料を含む液滴が、ゲート絶縁膜５８上で均一に濡れ拡がり、液滴の形状を制御しやすくなる。また、ゲート絶縁膜にＳＯＧ膜を用いると、ＳＯＧ膜が半導体膜５６の段差を自動的に吸収して平坦なゲート絶縁膜表面を得ることができる。
【００９３】
次に、図５（Ｃ）および図６（Ｃ）に示すように、ゲート絶縁膜５８上に、ゲート電極材料を含む液滴６０を配置する。ゲート電極材料としては導電性微粒子が好ましく、例えばＡｇ、Ａｕ、Ｃｕ等の直径数ｎｍ程度の微粒子が用いられる。これらの微粒子を水、あるいはテトラデカン等の有機分散媒に分散させ、インクジェット法等を用い、液滴としてゲート絶縁膜５８上に配置する。
【００９４】
図５（Ｄ）および図６（Ｄ）に示すように、液滴６０が乾燥すると、ゲート電極材料が液滴の周縁部から析出し始め、液滴の外形に沿った環状のゲート電極６２が得られる。ゲート電極６２の一部が、半導体膜５６を横断するように配置されている。液滴中央部に導電性材料が残らないように、ゲート電極材料が液滴の周縁部に寄せ集められるよう積極的に制御してもよい。制御方法については、上述した半導体膜と同様の方法を用いることができ、ここでは説明を省略する。
【００９５】
（素子形成工程）
続いて、ゲート電極６２をマスクとして、ドナーまたはアクセプタとなる不純物元素を、打ち込み、半導体膜５６にソース／ドレイン領域を形成する。次に、ゲート電極６２およびゲート絶縁膜５８を覆うように層間絶縁膜を形成し、層間絶縁膜およびゲート絶縁膜を貫通させるようにコンタクトホールを形成して、該コンタクトホール内に導電体を埋め込んでソース／ドレイン電極を形成する。これらの工程は、上記第一の実施形態における工程と同様に行うことができるので、説明を省略する。
【００９６】
本実施形態の方法によれば、半導体膜のみならず、ゲート電極も、液滴の配置および乾燥という簡単な工程によって短時間で形成することができる。ゲート電極を１μｍ以下の幅で形成することができ、これをマスクにして不純物を打ち込んでソース／ドレイン領域を形成することにより、ゲート長が１μｍ以下の薄膜トランジスタを得ることができる。ゲート長を短くすることにより、ゲート容量を小さくすることができるので、高性能の薄膜トランジスタを形成することができる。
【００９７】
＜第三の実施形態＞
図７に第三の実施形態に係る半導体膜の製造方法の概略を示す。本実施形態では、液滴の配置および乾燥により得られた一つの半導体膜から二つの薄膜トランジスタを製造する。
【００９８】
まず、図７（Ａ）に示すように、第一および第二の実施形態と同様の方法で、絶縁膜７２上に半導体膜７４を形成する。続いて、同図（Ｂ）に示すように、この半導体膜の一部を除去し、半導体膜７４ａおよび７４ｂを得る。半導体膜７４の一部を除去するためには、例えば、除去したい場所に、上記液滴の溶媒を付与し、半導体材料を溶出させて溶媒ごと除去する方法や、エッチング法が挙げられる。除去する領域は比較的面積が広くサブミクロンオーダーの精度は必要とされないので、エッチング方法も特に高精度な方法ではなく、安価な通常の方法を用いることができる。
【００９９】
次に、半導体膜７４を覆うようにゲート絶縁膜（図示せず）を形成した後、半導体膜７４ａおよび７４ｂのそれぞれの中央部を横切るように、ゲート電極７６ａおよび７６ｂを形成する。ゲート電極は、ゲート電極材料を含む液滴をゲート絶縁膜上に配置し、これを乾燥させ、ピニング現象によって成形する。スパッタリング法等で導電体薄膜を形成し、パターニングすることによって成形してもよいが、ピニング現象によれば、サブミクロンオーダーの幅を有するゲート電極を容易に形成することができる。ゲート電極のパターニングは、酸性の液滴を供給して電極を溶出させて除去する方法や、エッチング法によって行うことができる。この場合も除去工程にはサブミクロンオーダーの精度は必要ないので、エッチング方法も特に高精度な方法ではなく、安価な通常の方法を用いることができる。
【０１００】
続いて、ゲート電極７６ａおよび７６ｂをマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込み、ソース／ドレイン領域７８ａ〜７８ｄを形成する。次に、ゲート電極７６ａおよび７６ｂと、ゲート絶縁膜（図示せず）を覆うように層間絶縁膜（図示せず）を形成し、ゲート絶縁膜と層間絶縁膜を貫通させるようにコンタクトホールを形成して、該コンタクトホール内に導電体を埋め込んでソース／ドレイン電極８０ａ〜８０ｄを形成する。これらの工程は、上記第一の実施形態における工程と同様に行うことができるので、説明を省略する。
【０１０１】
本実施形態の方法によれば、簡易な工程で半導体素子に用いることのできる半導体膜を２つ得ることができ、半導体装置を高密度に、効率よく製造することが可能となる。さらに、ゲート電極もピニング現象によって製造することによって、より製造工程が単純になるとともに、ゲート長が１μｍ以下の半導体装置を得ることができる。なお、本実施形態においては、半導体膜を２つ形成したが３以上の半導体膜を形成しても良い。
【０１０２】
また、上述の第一から第三の実施形態では、半導体材料またはゲート電極材料を含む液滴を一滴だけ配置し、乾燥させ、環状の薄膜を得たが、液滴を複数配置させてもよい。
【０１０３】
図８は、２以上の液滴を配置して薄膜を形成する場合を説明する説明図である。図６（Ａ）に示すように、一定間隔を空けて半導体材料を含む液滴を配置すると、同図（Ｂ）に示すように液滴が濡れ拡がることによって、液滴が融合し、同図（Ｃ）に示すように、一つのライン状の液滴とすることができる。このライン状の液滴を乾燥させることによりピニング現象が起こり、同図（Ｄ）に示すようにライン状の液滴の外周に沿った環状の薄膜を得ることができる。このような方法により、直線状の半導体膜８８を得ることができる。なお、本実施形態においては各液滴を各液滴の一部を重ねて配置すれば、各液滴が濡れ拡がることによって２以上の液滴が融合する。これにより、液滴の形状を様々に変えられるので、得られる半導体薄膜の形状の自由度も高くなる。例えば、複数の液滴を直線状に並べて融合させることにより、ライン状の液滴を得ることができる。ライン状の液滴でピニングが起これば、その周縁部に半導体材料が析出すると、サブミクロンオーダーの幅の直線状の半導体膜を得ることができる。なお、全ての液滴を融合し一つの大きな液滴を形成する以外に、２以上の液滴を融合させその周縁部に半導体膜を析出させることを繰り返すことで直線状の半導体膜を得ても良い。
【０１０４】
＜第四の実施形態＞
図９および図１０は、本発明の第一の実施形態に係る薄膜トランジスタの製造方法を示す説明図である。本実施形態で製造される薄膜トランジスタは、図１１（Ｂ）に示されるようなトップゲート型薄膜トランジスタＴである。薄膜トランジスタＴは、半導体膜に設けられたチャネル領域４２４と、チャネル領域４２４に対応するソース／ドレイン領域４２４と、チャネル領域４２４にゲート絶縁膜４１６を介して対向するゲート電極４２０とを備えている。
【０１０５】
（半導体膜形成工程）
図９（Ａ）は、基板４１０上に形成された絶縁膜４１２の上に、半導体膜４１４が形成された状態を示す。絶縁膜４１２は、ガラス等の絶縁材料からなる基板４１０上に形成される。本実施形態では、絶縁膜４１２として酸化シリコン膜を形成する。酸化シリコン膜は、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）、減圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の物理気相堆積法などの堆積法などによって成膜することができる。また、液体材料を用いて、塗布型の絶縁膜（ＳＯＧ膜）としてもよい。
【０１０６】
本実施形態では、半導体膜４１４としてシリコン膜を形成する。シリコン膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、またはスパッタ法や蒸着法などのＰＶＤ法で形成する。あるいは、上述した本発明に係る薄膜トランジスタの製造方法に用いられるゲート電極の形成方法と同様に、ピニング現象を用いてシリコン膜を形成してもよい。
【０１０７】
ピニング現象を利用する場合は、シリコン膜材料を含む液滴を、シリコン膜を形成したい領域に、その液滴の周縁部が位置するように配置する。シリコン膜の形状によっては、シリコン膜材料を含む液滴を複数配置し、これらの液滴が融合した時に得られる液滴形状の周縁部にシリコン膜を析出させてもよい。また、本発明に係るゲート絶縁膜の形成方法と同様に、液滴周縁部のシリコン膜材料濃度を高める工程や、シリコン膜形成後に一部を除去する工程、形成された半導体膜に熱または光エネルギーを供給して結晶性を向上させる工程を行ってもよい。
【０１０８】
シリコン膜をＬＰＣＶＤ法で形成する場合は、基板温度を約４００℃〜７００℃としてジシラン（Ｓｉ2Ｈ6）等を原料としてシリコンを堆積する。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ4）等を原料として基板温度が１００℃程度から５００℃程度でシリコンを堆積可能である。スパッタ法を用いるときには、基板温度は室温から４００℃程度である。このように、堆積したシリコン膜は、初期状態は非晶質や混晶質、微結晶質、あるいは多結晶質など様々な状態があるが、いずれの状態であっても良い。シリコン膜の膜厚は、半導体膜トランジスタに用いられる場合は２０ｎｍから１００ｎｍ程度が適当である。堆積された半導体膜は、熱エネルギーを与えて結晶化させる。本明細書において、「結晶化」とは、非晶質の半導体膜の結晶化のみならず、多結晶質や微結晶質の半導体膜の結晶化も含むものとする。半導体膜の結晶化は、レーザ照射による方法や固相成長による方法を用いることができるが、これらに限定されない。
【０１０９】
続いて、形成された半導体膜を、フォトリソグラフィー法を用いて、エッチングにより必要な形状にパターニングし、シリコン膜４１４を得る。
【０１１０】
（絶縁膜形成工程）
図９（Ｂ）および（Ｃ）を用いてゲート絶縁膜４１６の形成工程を説明する。ゲート絶縁膜４１６は、半導体膜４１４および絶縁膜４１２を覆うように形成し、例えば酸化シリコン膜とすることができる。酸化シリコン膜は、例えば、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）、ＰＥＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、または低圧化学気相堆積法(ＬＰＣＶＤ法)等の成膜法によって形成することができる。このようにして形成されたゲート絶縁膜４１６は、図１（Ｂ）に示すように、半導体膜４１４に積層された領域と、絶縁膜４１２に積層された部分との間に段差を生じ、平面が平坦ではない。この上に導電性材料を含む液滴を供給すると、均一に濡れ拡がらず、所望の位置に導電性材料を析出させてゲート電極を得ることができない。そのため、図９（Ｃ）に示すように、導電性材料を含む液滴を配置する前に、ゲート絶縁膜４１６を平坦化する。平坦化は、化学的機械的研磨（ＣＭＰ）や、エッチングによって行うことができる。
【０１１１】
ゲート絶縁膜は、スピンコータを用いて、液体のＨｉｇｈ−ｋ材料やＳＯＧを塗布することによっても形成することができる。液体材料の塗布による場合は、塗布工程だけで平坦な表面を得られるので、絶縁膜形成後に平坦化を行わなくてもよい。また、ＰＥＣＶＤ法などで形成されたゲート絶縁膜にスピンコート法で形成した膜を積層することもできる。スピンコート法により膜を積層することによって表面が平坦化される。
【０１１２】
（液滴配置工程）
次に、図９（Ｄ）に示すように、絶縁膜４１６上に導電性材料を含む液滴４１８を配置する。導電性材料としては、例えば、直径数ｎｍ程度のＡｕ、Ａｇ、Ｃｕ、Ｎｉなどの金属微粒子を用いることができ、例えばＡｇコロイドインク等が好適である。これらの金属微粒子は、テトラデカン等の有機分散媒に分散し、液滴として供給することが可能である。
【０１１３】
液滴４１８を絶縁膜４１６上に配置する方法としては、マイクロピペット、マイクロディスペンサ、インクジェット法などを用いる方法が挙げられるが、特に正確なパターニングができるインクジェット法が好適である。インクジェット法は、後述するインクジェット式吐出装置を用いて行われる。
【０１１４】
図１０（Ａ）に液滴配置工程の平面図を示す。図１０（Ａ）中のＩＸＤ−ＩＸＤ線における断面図が、図９（Ｄ）である。図１０（Ａ）では、半導体膜４１４と液滴４１８の位置関係を明確にするため、ゲート絶縁膜４１６は省略されている。液滴４１８は、周縁部がチャネル領域に対向するよう、その外周の弧の一部が、半導体膜４１４の中央付近を横切るように配置されている。
【０１１５】
液滴を配置する際、ゲート絶縁膜４１６表面の濡れ性を制御することによって、液滴４１８の周縁部がチャネル領域に対向するように、すなわち液滴４１８の周縁部が半導体膜４１４の中央付近を横切るように配置させることもできる。濡れ性の制御は、例えば、一端にゲート絶縁膜表面でＳＡＭｓを形成する官能基を、他端に撥液性官能基を有する化合物を用いて、ゲート絶縁膜表面に単分子膜を形成させることによって行うことができる。ゲート電極を形成する領域を除いて、このようなＳＡＭ膜を形成しておくことにより、導電性材料を含む液滴はＳＡＭ膜の形成されていない部分に移動し、そこで乾燥して導電性材料が析出する。
【０１１６】
（導電性材料析出工程）
絶縁膜４１６上に配置された液滴４１８では、上述した「ピニング現象」がおこり、液滴の外形に従った環状の導電性膜４２０が形成される。
【０１１７】
図９（Ｅ）に、液滴が完全に乾燥し、導電性材料が液滴の形状に沿って析出し、環状の導電性膜４２０が形成された様子を示す。また図１０（Ｂ）に導電性材料析出工程の平面図を示す。図１０（Ｂ）中のＩＸＥ−ＩＸＥ線における断面図が、図９（Ｅ）である。導電性膜４２０は、幅１μｍ以下の環状に形成され、半導体膜４１４の略中央を横切るように配置されている。
【０１１８】
なお、液滴４１８が乾燥する際、液滴周縁部における導電性材料の濃度を高めるように制御することもできる。例えば、絶縁基板の温度を調節したり、一旦乾燥した導電性膜上に再度液滴を吐出したりすることによって、液滴の気化状態や粘度を制御し、液滴中に対流を生じさせて導電性材料を効率よく周縁部に移動させることが可能となる。こうすることにより、導電性膜４２０の中央部に導電性材料が残らず、導電性材料を幅の細い環状に析出させることができる。なお、導電性材料が析出した後、得られた導電性薄膜に熱処理を行って金属微粒子を凝集させてもよく、これにより薄膜の導電性を高めることができる。
【０１１９】
（ソース／ドレイン領域形成工程）
次に、図１１（Ａ）に示すように、ゲート電極４２０をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込んで、いわゆる自己整合イオン打ち込みを行うことにより半導体膜４１４にソース／ドレイン領域４２２および活性領域４２４を形成する。例えば、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の熱処理を行うことにより不純物元素の活性化を行ってもよい。
【０１２０】
上述したようにゲート電極２０は、その幅を１μｍ未満とすることができるので、これをマスクにしてソース／ドレイン領域を形成することによって、ゲート長がサブミクロンオーダーの半導体素子を得ることができる。
【０１２１】
このように、本実施形態では、導電性材料を含む液体の配置、およびその乾燥という簡易な工程でサブミクロンオーダーの幅を有する導電性膜を所望の形状に形成することができ、この導電性膜をパターニングすることなくゲート電極として用いることができる。このような構成により、ゲート長が非常に短く高性能で、高集積化された半導体素子を簡易かつ安価に形成することができて好適である。
【０１２２】
（液滴吐出装置）
上述した各液滴は、インクジェット式吐出装置から液状体を吐出することによって形成する。インクジェット式吐出装置およびインクジェットヘッドの構成は第一の実施形態で図３および図４を用いて説明したので、ここでは説明を省略する。
【０１２３】
＜第五の実施形態＞
図１２および図１３に、本発明の第二の実施形態に係る薄膜トランジスタを示す。図１２におけるＸＩＩＩ−ＸＩＩＩ線における断面図が図１３である。
【０１２４】
図１３に示されるように、本実施形態に係る薄膜トランジスタは、ソース／ドレイン領域４６４ａおよび４６４ｂの間に、２つのゲート電極４６３ａおよび４６３ｂが形成された、いわゆる「ダブルゲート型トランジスタ」である。このような構造のトランジスタはリーク電流が低いと云う特徴があり、全体として１つのトランジスタとして機能する。図１２および図１３からわかるように、ゲート電極４６３ａおよび４６３ｂはそれぞれ、１つの環状導電性薄膜４６３の一部をなしている。
【０１２５】
かかる半導体装置は、上述した本発明に係る薄膜トランジスタの製造方法において、導電性材料を含む液滴を、その周縁部が、ゲート電極４６３が形成されるべき位置にくるように配置することによって形成できる。あるいは、導電性材料を含む液滴を、乾燥過程における液滴の収縮を見込んでゲート電極４６３が形成されるべき位置よりも大きめに配置してもよい。例えば、半導体膜４６４において、その両端からソース／ドレイン領域４６４ａおよび４６４ｂが形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【０１２６】
こうすることにより、導電性材料の液滴を１つ配置して、それを乾燥させるという容易かつ安価な工程によって、２つのゲート電極を所望の位置に形成することができる。得られるゲート電極は、サブミクロンオーダーの幅とすることができるので、その後パターニングする必要もなく、半導体装置のゲート容量を小さくすることも可能である。ゲートの数が増えると供給される電流も多くなり、その分性能が向上する。また、同量の電流を流す場合にはゲート１つあたりの電流は少なくなるため、電流の損失と発熱を抑えることができる。
【０１２７】
なお、第五の実施形態として、１つのドレイン／ソース領域に対して２つのゲート電極が形成されたダブルゲート型を例に挙げて説明したが、本発明に係るゲート電極の形成方法を用いて、１つのドレイン／ソース領域に対して３つ以上のゲート電極を形成し、マルチゲート型トランジスタとすることも好ましく、かかるトランジスタは本発明に包含されるものとする。
【０１２８】
＜第六の実施形態＞
図１４および図１５に、本発明の第六の実施形態に係る半導体装置を示す。図１４におけるＸＶ−ＸＶ線における断面図が図１５である。
【０１２９】
本実施形態に係る半導体装置は、ドレイン／ソース領域４７２ａおよび４７２ｂを含む半導体素子と、ソース／ドレイン領域４７２ｃおよび４７２ｄを含む半導体素子の２つからなる二連の薄膜トランジスタを含む。図１５に示される、二連の薄膜トランジスタのそれぞれのゲート電極４７４ａおよび４７４ｂは、図１４に示される、１つの環状の導電性薄膜４７４の一部をなしている。このような二連のトランジスタは、２つのトランジスタが並列接続されていると見なすことができ、全体としてゲート幅（またはチャネル幅）が大きな１つのトランジスタとして機能する。
【０１３０】
かかる半導体装置は、上述した本発明に係る薄膜トランジスタの製造方法において、導電性材料を含む液滴を、導電性薄膜４７４が形成されるべき位置、すなわちチャネル領域に対向するに位置に配置することにより形成できる。あるいは、導電性材料を含む液滴を、乾燥過程における液滴の収縮を見込んでゲート電極４７４が形成されるべき位置よりも大きめに配置してもよい。例えば、半導体膜４７２において、その両端からドレイン領域４７２ａおよび４７２ｄが形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【０１３１】
こうすることにより、導電性材料の液滴を１つ配置して、それを乾燥させるという容易かつ安価な工程によって、二連の薄膜トランジスタに用いられる２つのゲート電極を、所望の位置に形成することができる。得られるゲート電極は、サブミクロンオーダーの幅とすることができるので、その後パターニングする必要もなく、半導体装置のゲート容量も小さい。二連の薄膜トランジスタが容易に形成できることにより、半導体素子の微細加工化、高密度化も容易に行うことができるようになる。
【０１３２】
＜第七の実施形態＞
図１６および図１７に、本発明の第七の実施形態に係る半導体装置を示す。図１６におけるＸＶＩＩ−ＸＶＩＩ線における断面図が図１７である。
【０１３３】
本実施形態に係る半導体装置は、ドレイン／ソース領域４８４ａおよび４８４ｂを含む半導体素子と、ソース／ドレイン領域４８４ｃおよび４８４ｄを含む半導体素子の２つからなる二連の薄膜トランジスタを含む。図１７に示される、二連の薄膜トランジスタのそれぞれのゲート電極４８６ａおよび４８６ｂは、図１６に示されるように、１つの環状の導電性薄膜の一部を除去することによって形成されている。このような二連のトランジスタは、異なる動作をする２つのトランジスタが共通のソースを有していると考えることができる。
【０１３４】
かかる半導体装置は、上述した本発明に係る薄膜トランジスタの製造方法において、導電性材料を含む液滴の外周が、導電性薄膜４８６ａおよび４８６ｂが形成されるべき位置にくるように配置することにより形成できる。あるいは、導電性材料を含む液滴を、乾燥過程における液滴の収縮を見込んで、導電性薄膜４８６ａおよび４８６ｂが形成されるべき円よりも大きい直径を有するように配置する。例えば、半導体膜４８４において、その両端からソース／ドレイン領域４８４ａおよび４８４ｄが形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。続いて、乾燥工程によって導電性材料が析出したら、ゲート電極として不要な部分の薄膜を除去して、ゲート電極４８６ａおよび４８６ｂを得る。薄膜の除去方法としては、塩酸や硫酸などの酸性溶液を供給して、不要な導電性薄膜を該酸性溶液と一緒に除去する方法や、フッ酸で酸化シリコン膜をリフトオフする方法、エッチング法などを用いることができる。薄膜を除去する領域はサブミクロンオーダーではないので、エッチング方法も比較的安価な通常の方法を用いることができる。
【０１３５】
本実施形態によれば、導電性材料の液滴を１つ配置して、それを乾燥させるという容易かつ安価な工程によって、二連の薄膜トランジスタに用いられる２つのゲート電極を、所望の位置に形成することができる。得られるゲート電極は、サブミクロンオーダーの幅とすることができるので、その後パターニングする必要もなく、半導体装置のゲート容量を小さくすることもできる。二連の薄膜トランジスタが容易に形成できることにより、半導体素子の微細加工化、高密度化も容易に行うことができるようになる。
【０１３６】
＜第八の実施形態＞
図１８および図１９に、本発明の第五の実施形態に係る半導体装置を示す。図１８におけるＸＩＸ−ＸＩＸ線における断面図が図１９である。
【０１３７】
本実施形態に係る半導体装置は、図１９に示されるように、Ｎチャネル型ＭＯＳトランジスタＴNとＰチャネル型ＭＯＳトランジスタＴPとを備える相補型ＭＯＳ半導体装置である。ドレイン／ソース領域（４９２ａ／４９２ｂ）および、ソース／ドレイン領域（４９２ｃ／４９２ｄ）は、導電型が異なり、電極４９６ｂは、Ｐ+部とＮ+部の両方に電気的に導通している。
【０１３８】
Ｎチャネル型ＭＯＳトランスジスタとＰチャネル型ＭＯＳトランジスタのそれぞれのゲート電極４９４ａおよび４９４ｂは、図１８に示されるように、いずれも、１つの導電性環状薄膜４９４の一部をなしている。
【０１３９】
このような半導体装置は、相補型ＭＯＳ半導体装置の製造工程において、ゲート電極を形成する際に、Ｎチャネル型ＭＯＳトランスジスタＴNとＰチャネル型ＭＯＳトランジスタＴPのゲート電極が形成されるべき位置に導電性材料を含む液滴を配置し、これを乾燥させ、導電性材料を析出させることにより得ることができる。
【０１４０】
本実施形態によれば、両トランジスタのゲート電極を、１つの液滴を配置して乾燥させるという単純な工程で形成することができる。得られるゲート電極は、サブミクロンオーダーの幅とすることができるので、その後パターニングする必要もなく、半導体装置のゲート容量を小さくすることもできる。
【０１４１】
＜第九の実施形態＞
図２０および図２１は、本発明の第九の実施形態に係るゲート電極の製造方法を示す説明図である。本実施形態では、本発明に係る薄膜トランジスタの製造方法を用いて、２つの薄膜トランジスタを含むマルチチャネル型薄膜トランジスタを製造する方法を示す。
【０１４２】
（半導体膜形成工程）
図２０（Ａ）は、基板５１０上に形成された絶縁膜５１２の上に、半導体膜５１４が形成された状態を示す。絶縁膜５１２は、ガラス等の絶縁材料からなる基板５１０上に形成される。本実施形態では、絶縁膜５１２として酸化シリコン膜を形成する。酸化シリコン膜は、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）、減圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の物理気相堆積法、ＳＯＧ（スピンオングラス）法などによって成膜することができる。
【０１４３】
また、本実施形態では、半導体膜５１４としてシリコン膜を形成する。シリコン膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法で形成する。シリコン膜をＬＰＣＶＤ法で形成する場合は、基板温度を約４００℃〜７００℃としてモノシラン（ＳｉＨ4）やジシラン（Ｓｉ2Ｈ6）等を原料としてシリコンを堆積する。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ4）等を原料として基板温度が１００℃程度から５００℃程度でシリコンを堆積可能である。スパッタ法を用いるときには、基板温度は室温から４００℃程度である。このように、堆積したシリコン膜は、初期状態は非晶質や混晶質、微結晶質、あるいは多結晶質など様々な状態があるが、いずれの状態であっても良い。シリコン膜の膜厚は、半導体膜トランジスタに用いられる場合は２０ｎｍから１００ｎｍ程度が適当である。堆積された半導体膜は、熱エネルギーを与えて結晶化させる。本明細書において、「結晶化」とは、非晶質の半導体膜の結晶化のみならず、多結晶質や微結晶質の半導体膜の結晶性を改善することも含むものとする。半導体膜の結晶化は、レーザ照射による方法や固相成長による方法を用いることができるが、これらに限定されない。
【０１４４】
続いて、形成された半導体膜を、フォトリソグラフィー法を用いて、エッチングにより必要な形状にパターニングし、シリコン膜５１４を得る。
【０１４５】
（絶縁膜形成工程）
図２０（Ｂ）および（Ｃ）を用いてゲート絶縁膜５１６の形成工程を説明する。ゲート絶縁膜５１６は、半導体膜５１４および絶縁膜５１２を覆うように形成し、例えば酸化シリコン膜とすることができる。酸化シリコン膜は、例えば、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）、ＰＥＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、または低圧化学気相堆積法(ＬＰＣＶＤ法)等の成膜法によって形成することができる。このようにして形成されたゲート絶縁膜５１６は、図２０（Ｂ）に示すように、半導体膜５１４に積層された領域と、絶縁膜５１２に積層された部分との間に段差を生じ、平面が平坦ではない。この上に導電材料を含む液滴を供給すると、均一に濡れ拡がらず、所望の位置に導電材料を析出させてゲート電極を得ることができない。そのため、図２０（Ｃ）に示すように、導電材料を含む液滴を配置する前に、ゲート絶縁膜５１６を平坦化する。平坦化は、化学的機械的研磨（ＣＭＰ）や、エッチングにより行うことができる。
【０１４６】
ゲート絶縁膜は、スピンコータを用いて、液体のＳＯＧ材料やＬｏｗ−ｋ材料を塗布することによっても形成することができる。液体材料の塗布による場合は、パターンや段差を有する下地であっても表面を平坦に形成できるので、絶縁膜形成後に平坦化を行わなくてもよい。
【０１４７】
（液滴配置工程）
次に、図２０（Ｄ）に示すように、絶縁膜５１６上に導電材料を含む液滴５１８を配置する。導電材料としては、例えば、直径数ｎｍ程度のＡｕ、Ａｇ、Ｃｕなどの金属微粒子を用いることができ、例えばＡｇコロイドインク等が好適である。これらの金属微粒子は、テトラデカン等の有機分散媒に分散し、液滴として供給することが可能である。
【０１４８】
液滴５１８を絶縁膜５１６上に配置する方法としては、マイクロピペット、マイクロディスペンサ、インクジェット法などを用いる方法が挙げられるが、特に正確なパターニングができるインクジェット法が好適である。インクジェット法は、後述するインクジェット式吐出装置を用いて行われる。
【０１４９】
図２１（Ａ）に液滴配置工程の平面図を示す。図２１（Ａ）中のＸＸＤ−ＸＸＤ線における断面図が、図２０（Ｄ）である。図２１（Ａ）では、半導体膜５１４と液滴５１８の位置関係を明確にするため、ゲート絶縁膜５１６は省略されている。
【０１５０】
本実施形態では、半導体膜５１４を用いて二つの薄膜トランジスタが形成し、この二つの薄膜トランジスタのゲート電極が接続された構成とするので、液滴５１８の周縁部が、半導体膜５１４を２度横切るように、液滴５１８を配置する。より具体的には、液滴５１８の直径を、二つの薄膜トランジスタのゲート電極が形成されるべき位置間の距離とすればよい。あるいは、乾燥過程における液滴の収縮を見込んで、この距離よりもわずかに大きい直径を有する液滴とする。
【０１５１】
（導電材料析出工程）
絶縁膜５１６上に配置された液滴５１８では、上述の「ピニング現象」がおこり、液滴５１８の外形に従った環状の導電性膜５２０が形成される。
【０１５２】
図２０（Ｅ）に、液滴が完全に乾燥し、半導体材料が液滴の形状に沿って析出し、環状の導電性膜５２０が形成された様子を示す。また図２１（Ｂ）に導電材料析出工程の平面図を示す。図２１（Ｂ）中のＸＸＥ−ＸＸＥ線における断面図が、図２０（Ｅ）である。導電性膜５２０は、幅１μｍ以下の環状であり、半導体膜５１４を２度横切るように形成されている。
【０１５３】
なお、液滴５１８が乾燥する際、液滴周縁部における導電材料の濃度を高めるように制御することもできる。例えば、絶縁基板の温度を調節したり、一旦乾燥した導電性膜上に再度液滴を吐出したりすることによって、液滴の気化状態や粘度を制御し、液滴中に対流を生じさせて導電材料を効率よく周縁部に移動させることが可能となる。こうすることにより、導電性膜５２０の中央部に半導体材料が残らず、半導体材料を幅の細い環状に析出させることができる。なお、導電材料が析出した後、得られた導電性薄膜に熱処理を行って金属微粒子を凝集させてもよく、これにより薄膜の導電性を高めることができる。
【０１５４】
（ソース／ドレイン領域形成工程）
次に、図２２（Ａ）に示すように、ゲート電極５２０のうち領域５２０ａおよび領域５２０ｂをマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行う。
【０１５５】
例えば、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の熱処理を行うことにより不純物元素の活性化を行ってもよい。
【０１５６】
領域５２０ａおよび５２０ｂをマスクとした不純物元素の打ち込みによって、領域５１４ａ、５１４ｂおよび５１４ｃが形成される。領域５１４ａは、ゲート電極５２０ａを含む薄膜トランジスタのドレイン領域として、領域５１４ｃはゲート電極５２０ｂを含む薄膜トランジスタのドレイン領域として機能する。また、領域５１４ｂは、ゲート電極５２０ａを含む薄膜トランジスタおよびゲート電極５２０ｂを含む薄膜トランジスタのソース領域として機能する。
【０１５７】
次に、図２２（Ｂ）に示すように、ゲート絶縁膜５１６、ゲート電極５２０ａおよび５２０ｂの上面に絶縁膜５１７を形成する。例えばＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成すればよい。次に、ソース領域５１４ｂ、ドレイン領域５１４ａおよび５１４ｃに至るコンタクトホールを絶縁膜５１６および５１７に開けて、コンタクトホール内および絶縁膜５１７上のコンタクトホール周縁部に、ソース／ドレイン電極５２８を形成する。ソース／ドレイン電極５２８は、例えばスパッタリング法によりアルミニウムを堆積して形成するとよい。また、ゲート電極５２８にいたるコンタクトホールを絶縁膜５１７に開けて、ゲート電極用の端子電極（図示せず）を形成する。
【０１５８】
以上にように形成された二つの薄膜トランジスタは、それぞれのゲート電極５２０ａおよび５２０ｂが一つの環状の導電性薄膜５２０の一部をなしている。このようなトランジスタは、ソース領域およびゲート電極を共有した２つのトランジスタとして機能する。
【０１５９】
本実施形態では、導電材料を含む液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、かかる二つのトランジスタを製造することができる。本方法で得られるゲート電極５２０は、その幅を１μｍ未満とすることができるので、その後パターニングする必要がない。また、このゲート電極をマスクにしてソース／ドレイン領域を形成することにより、ゲート長がサブミクロンオーダーの半導体素子を得ることができるので、ゲート容量の小さい高性能な薄膜トランジスタとすることができる。本実施形態の方法によれば、半導体素子の微小加工化、高密度化も容易に行うことができるようになる。
【０１６０】
（液滴吐出装置）
上述した各液滴は、インクジェット式吐出装置から液状体を吐出することによって形成する。インクジェット式吐出装置およびインクジェットヘッドの構成は第一の実施形態で図３および図４を用いて説明したので、ここでは説明を省略する。
【０１６１】
＜第十の実施形態＞
図２３（Ａ）および図２３（Ｂ）に、本発明の第十の実施形態に係る半導体装置を示す。本実施形態では、本発明に係る薄膜トランジスタの製造方法を用いて、２連の薄膜トランジスタを製造する。２連の薄膜トランジスタとは、２つの薄膜トランジスタが直列に接続されていることを意味する。図２３（Ａ）におけるＸＸＩＩＩＢ−ＸＸＩＩＩＢ線における断面図が図２３（Ｂ）である。
【０１６２】
本実施形態の製造方法において、半導体膜形成工程、絶縁膜形成工程、液滴配置工程、導電材料析出工程は、上述した第一の実施形態に記載の方法またはそれに準ずる方法で行うことができるので、ここでは説明を省略する。
【０１６３】
（ゲート電極の分離工程）
本実施形態では、ピニング現象によって、絶縁膜上に導電性薄膜を環状に析出させた後、その一部を除去して、２連の薄膜トランジスタのそれぞれのチャネル領域に対向する各ゲート電極を分離する。分離された様子の平面図を図２３（Ａ）である。２連の薄膜トランジスタのチャネル領域５６３ａおよび５６３ｂのそれぞれに対向するゲート電極５６６ａおよび５６６ｂは、図２３（Ａ）に示されるように、お互いに分離された島状になる。
【０１６４】
薄膜の除去方法としては、塩酸や硫酸などの酸性溶液を供給して、不要な導電性薄膜を該酸性溶液と一緒に除去する方法や、フッ酸で酸化シリコン膜をリフトオフする方法、エッチング法などを用いることができる。薄膜を除去する領域はサブミクロンオーダーではないので、エッチング方法も比較的安価な通常の方法を用いることができる。
【０１６５】
（ソース／ドレイン領域形成工程）
次に、図２３（Ａ）に示すように、ゲート電極５６６ａおよび領域５６６ｂをマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行う。
【０１６６】
例えば、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の熱処理を行うことにより不純物元素の活性化を行ってもよい。
【０１６７】
ゲート電極５６６ａおよび５６６ｂをマスクとした不純物元素の打ち込みによって、領域５６４ａ、５６４ｂおよび５６４ｃが形成される。領域５６４ａは、ゲート電極５６６ａを含む薄膜トランジスタのソース領域として、領域５６４ｂは、ゲート電極５６６ａを含む薄膜トランジスタのドレイン領域として機能するのと同時にゲート電極５６６ｂを含む薄膜トランジスタのソース領域として、また、領域５６４ｃはゲート電極５６６ｂを含む薄膜トランジスタのドレイン領域として機能する。
【０１６８】
次に、図２３（Ｂ）に示すように、ゲート絶縁膜５１６、ゲート電極５６６ａおよび５６６ｂの上面に絶縁膜５１７を形成する。例えばＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成すればよい。続いて、領域５６４ａ、５６４ｂおよび５６４ｃに至るコンタクトホールを絶縁膜５１６および５１７に開けて、コンタクトホール内および絶縁膜５１７上のコンタクトホール周縁部に、ソース／ドレイン電極５６８を形成する。ソース／ドレイン領域５６８は、例えばスパッタリング法によりアルミニウムを堆積して形成するとよい。また、ゲート電極５６６ａおよび５６６ｂにいたるコンタクトホールを絶縁膜５１７に開けて、ゲート電極用の端子電極（図示せず）を形成する。
【０１６９】
本実施形態によれば、導電材料の液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、２連の薄膜トランジスタに用いられる二つの、互いに分離した島状であるゲート電極を、所望の位置に形成することができる。得られるゲート電極は、サブミクロンオーダーの幅とすることができるので、その後パターニングする必要もなく、半導体装置のゲート容量を小さくすることもできる。２連の薄膜トランジスタが容易に形成できることにより、半導体素子の微細加工化、高密度化も容易に行うことができるようになる。
【０１７０】
＜第十一の実施形態＞
図２４に、本発明の第十一の実施形態に係る半導体装置を示し、図２５に、図２４に示す半導体装置のＸＸＶ−ＸＸＶ線視断面図を示す。さらに、図２６に、本実施形態に係る半導体装置の等価回路図を示す。本実施形態に係る半導体装置は、４つの薄膜トランジスタＴ１〜Ｔ４を含んで構成され、各薄膜トランジスタＴ１〜Ｔ４のソース電極６７２ａ、６７２ｃ、６７２ｅ及びドレイン電極６７２ｂ、６７２ｄは、それぞれ共通化されている（図２４及び図２６参照）。一方、各薄膜トランジスタＴ１〜Ｔ４を形成するゲート電極６７４ａ〜６７４ｄは、図２４に示すように周縁部の一部が重なるようにして形成された２つの環状の導電性薄膜（以下、環状導電性薄膜）６７４の一部をなしている。このようなトランジスタはチャネルがパラレルに接続されたマルチチャネルトランジスタであり、全体としてチャネル幅が大きな１つのトランジスタとして機能する。かかる構成を有する半導体装置は次のようにして形成される。
【０１７１】
上述のように、まず、基板６７０上に形成された絶縁膜６７１の上に、ＣＶＤ法、ＰＶＤ法等を用いて半導体層となる半導体膜６７５を形成する（図２５参照）。この半導体層には、後に複数のチャネル領域が形成される。このように形成された半導体膜６７５及び絶縁膜６７１を覆うように、ＳＯＧ膜により表面が平坦なゲート絶縁膜６７３を形成する。そして、このゲート絶縁膜６７３の上に、インクジェット式吐出装置(図４参照)を用いて導電材料を含む液滴を順次滴下し、複数の環状導電性薄膜（導電パターン）６７４を形成してゆく。具体的には、まず、導電材料を含む第１の液滴の周縁部の一部が各チャネル領域（ソース領域とドレイン領域の間に挟まれる領域）に対向するように滴下する。このように滴下した液滴は、周縁部の方が中央部より乾燥速度が速いため、液滴中央部から周縁部に向かう流れが生じて導電材料が周縁部に運ばれる。この結果、第１の液滴の外形に沿った環状導電性薄膜６７４（例えば図２４に示す左側の環状導電性薄膜）が形成される。
【０１７２】
第１の液滴に対応する環状導電性薄膜６７４が形成されると、次に、環状導電性薄膜６７４の一部を含むように（別言すれば各液滴同士のそれぞれの一部が重なるように）、かつ、周縁部の一部が各チャネル領域に対向するように第２の液滴を滴下する。これにより、第２の液滴の外形に沿った環状導電性薄膜６７４（例えば図２４に示す右側の環状導電性薄膜）が形成される。これら２つの環状の導電性薄膜６７４が形成されることで、各導電性薄膜６７４の一部をなすゲート電極６７４ａ〜６７４ｄが形成される。このように、導電材料を含む液滴を所定量だけ位置をずらして複数滴下し、それを乾燥させるという容易かつ安価な工程によって、４連の薄膜トランジスタに用いられる４つのゲート電極６７４ａ〜６７４ｄを所望の位置に、サブミクロンオーダーの幅で形成することができる。４つのゲート電極は２つの環状導電性薄膜の一部として形成されているため、互いに電気的に接続された構造となっている。
【０１７３】
その後、形成したゲート電極６７４ａ〜６７４ｄをマスクとしてドナーまたはアクセプタとなる自己整合イオンを適宜打ち込むことにより、半導体層に領域ソース領域６７５ａ、６７５ｃ、６７５ｅ、ドレイン領域６７５ｂ、６７５ｄ、及び各ソース領域と各ドレイン領域との間に挟まれた複数のチャネル領域を形成する（図２５参照）。以上説明した工程を経ることにより、図２５に示すようなサブミクロンオーダーのゲート長を有し、互いに接続された連続した形状であるゲート電極を備えた、４つの薄膜トランジスタを含むマルチチャネル型半導体装置を得ることができる。なお、本実施形態においては４つの薄膜トランジスタで説明したが、３つの薄膜トランジスタや５つ以上の薄膜トランジスタであっても良い。この場合、配置する液滴の数を増やしたり、ソース領域及びドレイン領域の配置を調整したりすることで、そのような薄膜トランジスタを形成することができる。
【０１７４】
なお、上記説明では、４つの薄膜トランジスタを形成するために２つの環状導電性薄膜６７４を形成する場合を例示したが、かかる環状導電性薄膜６７４の数は、形成すべきｎ（ｎ≧２）連の薄膜トランジスタの数に応じて適宜変更可能である（図２７参照）。また、各環状導電性薄膜６７４の配置間隔やその径等については、形成すべき薄膜トランジスタの設計等に応じて適宜変更可能である。
【０１７５】
＜第十二の実施形態＞
図２８に、本発明の第十二の実施形態に係る半導体装置を示し、図２９に、本実施形態に係る半導体装置の等価回路図を示す。本実施形態に係る半導体装置は、互いに島状に分離されたゲート電極を有する薄膜トランジスタＴ１〜Ｔ４を直列に接続した構造の半導体装置である（図２９参照）。この各薄膜トランジスタＴ１〜Ｔ４を形成するゲート電極６７４ａ〜６７４ｄは、前掲図２４に示す２つの環状導電性薄膜６７４の一部を除去することによって形成されている。各ゲート電極６７４ａ〜６７４ｄの形成方法について説明すると、まず、第三の実施形態において説明したように、導電材料を含む液滴を複数滴下し、２つの環状導電性薄膜６７４を形成する。
【０１７６】
次に、これら各環状導電性薄膜６７４からゲート電極として不要な部分の薄膜（すなわちチャネル領域に対向する部分以外の薄膜）を除去して、ゲート電極６７４ａ〜６７４ｄを得る。薄膜の除去方法としては、塩酸や硫酸などの酸性溶液を供給し、該酸性溶液と一緒に不要な導電性薄膜を除去する方法や、フッ酸で酸化シリコン膜をリフトオフする方法、エッチング法などを用いることができる。かかる導電性薄膜を除去する領域は、サブミクロンオーダーではないため、エッチング方法も比較的安価な方法を用いることができる。なお、不要な導電性薄膜を除去した後においては、必要に応じてゲート電極パッド６７６を形成すれば良い(図２８参照)。
【０１７７】
なお、本実施形態においては４連の薄膜トランジスタで説明したが、３連の薄膜トランジスタや５連以上の薄膜トランジスタであっても良い。この場合、配置する液滴の数を増やしたり、ソース領域及びドレイン領域の配置を調整したりすることで、そのような薄膜トランジスタを形成することができる。
【０１７８】
＜第十三の実施形態＞
図３０に、本発明の第十三の実施形態に係る半導体装置を示す。本実施形態に係る半導体装置は、前掲図２８に示す半導体装置と同じ回路構成を有しており、ゲート電極の形成方法が該半導体装置と異なるのみである。以下、本実施形態に係るゲート電極の形成方法について説明する。
【０１７９】
図３１は、本実施形態に係るゲート電極の形成方法を説明するための図である。
【０１８０】
まず、図３１の（Ａ）に示すように、導電材料を含む第１の液滴を滴下し、乾燥等させることにより、第１の液滴の外形に沿った環状導電性薄膜６７４を形成する。次に、この環状導電性薄膜６７４の一部を含むように第２の液滴を滴下する（図３１の（Ｂ）参照）。この際、第２の液滴の分散媒、乾燥速度、第２の液滴に含まれる導電材料の粒径、接触角、濃度、第１の液滴を滴下してから第２の液滴を滴下するまでの時間間隔等を制御することにより、第２の液滴に含まれる環状導電性薄膜６７４（すなわち、第１の液滴によって形成される環状導電性薄膜）の一部を再分散、または再溶解させる。このように第２の液滴に含まれる環状導電性薄膜６７４を再分散、または再溶解させた後に、第２の液滴を乾燥等させることにより、図３１の（Ｃ）に示すような第２の液滴の外形に沿った環状導電性薄膜６７４を形成する。
【０１８１】
以上説明した一連の工程をゲート電極の数に応じて繰り返し実行した後、各勘定導電性薄膜６７４からゲート電極として不要な部分の薄膜を除去して（第十の実施形態参照）、図３０に示すようなゲート電極６７４ａ〜６７４ｄを得る。それを乾燥させるという容易かつ安価な工程によって、サブミクロンオーダーの幅を有する薄膜トランジスタのゲート電極を複数形成することができる。なお、本実施形態では、第十の実施形態と同様、導電性薄膜を部分的に除去し、各ゲート電極６７４ａ〜６７４ｄを独立させたが、導電性薄膜を除去することなく、各ゲート電極を接続させても良い（第十一の実施形態参照）。
【０１８２】
＜第十四の実施形態＞
図３２に、本発明の第十四の実施形態に係る半導体装置の構成を示す。本実施形態に係る半導体装置は、前掲図３０に示す半導体装置と同じ回路構成を有しており、ゲート電極の形状等が異なるのみである。具体的には、図３２に示すゲート電極６７４ａ〜６７４ｄは、略円弧状となっているのに対し、図３２に示すゲート電極６７４ａ〜６７４ｄは、略直線状となっている。以下、このような直線状のゲート電極の形成方法について説明する。
【０１８３】
図３３は、本実施形態に係るゲート電極の形成方法を説明するための図である。
【０１８４】
本実施形態では、略直線状のゲート電極を得るために、導電材料を含む液滴の乾燥時間よりも早い時間間隔で、連続的に該液滴を滴下してゆく（図３３（Ａ）参照）。具体的には、先に滴下した液滴（例えば、図３３（Ａ）に破線で示す最も上の液滴）が乾燥して該液滴の周縁部に環状導電性薄膜が形成される前に、先に滴下した液滴の一部と重なるように次の液滴（例えば、図３３（Ａ）に破線で示す真ん中の液滴）を滴下する。滴下された各液滴は濡れ拡がることによって融合し、最終的には図３３（Ａ）に示すような、各液滴の端部において連なった２本ペアの略直線状の導電性薄膜（以下、直線状導電性薄膜）を得る。
【０１８５】
このように、２本ペアの直線状導電性薄膜６７４（図３３（Ａ）に示すゲート電極６７４ａ、６７４ｃに対応）を形成すると、新たな２本ペアの直線状導電性薄膜６７４を形成すべく、上記と同様に複数の液滴を滴下してゆく。ただし、本実施形態では、各ゲート電極の配置間隔ｗ１（図３３（Ｃ）参照）を、２本ペアの直線状導電性薄膜６７４の間隔ｗ２（図３３（Ｃ）参照）よりも狭く設定しているため、既に形成された直線状導電性薄膜６７４の一部を含むように、連続的に液滴を滴下してゆく（図３３（Ｂ）参照）。
【０１８６】
この結果、図３３（ｃ）に示すように、２重に形成された２本ペアの直線状導電性薄膜６７４からなるゲート電極６７４ａ〜６７４ｄが得られる。以上説明した方法によっても、導電材料を含む液滴を複数滴下し、それを乾燥させるという容易かつ安価な工程によって、サブミクロンオーダーの幅を有する薄膜トランジスタのゲート電極を複数形成することができる。なお、本実施形態では、各ゲート電極の配置間隔ｗ１を、２本ペアの直線状導電性薄膜６７４の間隔ｗ２よりも狭く設定しているが、各ゲート電極配置間隔ｗ１を、２本ペアの直線状導電性薄膜６７４の間隔ｗ２よりも広く設定しても良いのはもちろんである。
【０１８７】
尚、上記各実施形態では、半導体領域は１つの連続した領域として示しているが、複数の各トランジスタに対応して、それぞれ島領域を形成するようにしても良い。その場合は、各トランジスタのソース及びドレイン領域が独立になるため、回路を構成する場合はより多くのバリエーションを持つことができる。また、各実施形態においてソース及びドレイン領域の配置がチャネル領域を挟んで逆であっても良い。
【０１８８】
＜第十五の実施形態＞
本発明の第十五の実施形態は、本発明の薄膜トランジスタの製造方法によって製造される半導体装置等を備えた電気光学装置に関する。電気光学装置の一例として、有機ＥＬ（エレクトロルミネッセンス）表示装置を挙げる。
【０１８９】
図３４は、第四の実施形態における電気光学装置１００の構成を説明する図である。本実施形態の電気光学装置（表示装置）１００は、基板上に薄膜トランジスタＴ１〜Ｔ４を含む画素駆動回路をマトリクス状に配置してなる回路基板（アクティブマトリクス基板）と、画素駆動回路により駆動されて発光する発光層と、各薄膜トランジスタＴ１〜Ｔ４を含んでなる画素駆動回路に駆動信号を供給するドライバ１０１及び１０２を含んで構成されている。ドライバ１０１は、走査線Ｖsel及び発光制御線Ｖgpを介して各画素領域に駆動信号を供給する。ドライバ１０２は、データ線Ｉdataおよび電源線Ｖddを介して各画素領域に駆動信号を供給する。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。画素駆動回路を構成する各薄膜トランジスタＴ１〜Ｔ４及びドライバ１０１、１０２は、上述した第１又は第２の実施形態の製造方法を適用して形成される。
【０１９０】
なお、電気光学装置の一例として有機ＥＬ表示装置について説明したが、これ以外にも、液晶表示装置など各種の電気光学装置についても同様にして製造することが可能である。
【０１９１】
次に、本発明に係る電気光学装置１００を適用して構成される種々の電子機器について説明する。図３５は、電気光学装置１００を適用可能な電子機器の例を示す図である。図３５（Ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図３５（Ｂ）は、ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図３５（Ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【０１９２】
図３５（Ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１９３】
図３６（Ａ）はテレビジョンへの適用例であり、当該テレビジョン３００は本発明に係る電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図３６（Ｂ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン３１０は本発明に係る電気光学装置１００を備えている。
【０１９４】
上述した各実施形態にかかる製造方法は、電気光学装置の製造以外にも種々のデバイスの製造に適用することが可能である。例えば、ＦｅＲＡＭ（ferroelectric RAM）、ＳＲＡＭ、ＤＲＡＭ、ＮＯＲ型ＲＡＭ、ＮＡＮＤ型ＲＡＭ、浮遊ゲート型不揮発メモリ、マグネティックＲＡＭ（ＭＲＡＭ）など各種のメモリの製造が可能である。また、マイクロ波を用いた非接触型の通信システムにおいて、微小な回路チップ（ＩＣチップ）を搭載した安価なタグを製造する場合にも適用が可能である。
【０１９５】
なお、本発明は上述した各実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例としてシリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体膜を用いて形成される半導体素子の一例として薄膜トランジスタを採り上げて説明していたが、半導体素子はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を形成してもよい。なお、本発明の薄膜トランジスタは、画素トランジスタとして用いる以外に、集積回路のトランジスタとして用いても良い。
【図面の簡単な説明】
【０１９６】
【図１】第一の実施形態に係る半導体装置の説明図である。
【図２】第一の実施形態に係る半導体装置の説明図である。
【図３】インクジェット式吐出装置の斜視図である。
【図４】インクジェットヘッドの側面断面図である。
【図５】第二の実施形態に係る半導体装置の説明図である。
【図６】第二の実施形態に係る半導体装置の説明図である。
【図７】第三の実施形態に係る半導体装置の説明図である。
【図８】第三の実施形態に係る半導体装置の説明図である。
【図９】第四の実施形態に係る半導体装置の説明図である。
【図１０】第四の実施形態に係る半導体装置の説明図である。
【図１１】第四の実施形態に係る半導体装置の説明図である。
【図１２】第五の実施形態に係る半導体装置の説明図である。
【図１３】第五の実施形態に係る半導体装置の説明図である。
【図１４】第六の実施形態に係る半導体装置の説明図である。
【図１５】第六の実施形態に係る半導体装置の説明図である。
【図１６】第七の実施形態に係る半導体装置の説明図である。
【図１７】第七の実施形態に係る半導体装置の説明図である。
【図１８】第八の実施形態に係る半導体装置の説明図である。
【図１９】第八の実施形態に係る半導体装置の説明図である。
【図２０】第九の実施形態の半導体装置の製造方法の説明図である。
【図２１】第九の実施形態の半導体装置の製造方法の説明図である。
【図２２】第九の実施形態の半導体装置の製造方法の説明図である。
【図２３】第十の実施形態に係る半導体装置の説明図である。
【図２４】第十一の実施形態に係る半導体装置の説明図である。
【図２５】第十一の実施形態に係る半導体装置の説明図である。
【図２６】第十一の実施形態に係る半導体装置の等価回路を示す図である。
【図２７】第十一の実施形態に係るゲート電極の形成方法を説明するための図である。
【図２８】第十二の実施形態に係る半導体装置の説明図である。
【図２９】第十二の実施形態に係る半導体装置の等価回路を示す図である。
【図３０】第十三の実施形態に係る半導体装置の説明図である。
【図３１】第十三の実施形態に係るゲート電極の形成方法を説明するための図である。
【図３２】第十四の実施形態に係る半導体装置の説明図である。
【図３３】第十四の実施形態に係るゲート電極の形成方法を説明するための図である。
【図３４】電気光学装置の接続状態の一例を示す図である。
【図３５】電気工学装置を適用して構成される種々の電子機器の説明図である。
【図３６】電気工学装置を適用して構成される種々の電子機器の説明図である。
【符号の説明】
【０１９７】
１０、５０…基板、１２、５２、７２…絶縁膜、１４、５４…液滴、１６、５６、７４、８８…半導体膜、１８、５８、７６…ゲート絶縁膜、２０、６２…ゲート電極、２２、７８…ソース／ドレイン領域、２５、８０…ソース／ドレイン電極、３０…インクジェット式吐出装置、３１…インクジェット式吐出ヘッド、１００…電気光学装置、
【図１】
2006049810.tif 000003
【図２】
2006049810.tif 000004
【図３】
2006049810.tif 000005
【図４】
2006049810.tif 000006
【図５】
2006049810.tif 000007
【図６】
2006049810.tif 000008
【図７】
2006049810.tif 000009
【図８】
2006049810.tif 000010
【図９】
2006049810.tif 000011
【図１０】
2006049810.tif 000012
【図１１】
2006049810.tif 000013
【図１２】
2006049810.tif 000014
【図１３】
2006049810.tif 000015
【図１４】
2006049810.tif 000016
【図１５】
2006049810.tif 000017
【図１６】
2006049810.tif 000018
【図１７】
2006049810.tif 000019
【図１８】
2006049810.tif 000020
【図１９】
2006049810.tif 000021
【図２０】
2006049810.tif 000022
【図２１】
2006049810.tif 000023
【図２２】
2006049810.tif 000024
【図２３】
2006049810.tif 000025
【図２４】
2006049810.tif 000026
【図２５】
2006049810.tif 000027
【図２６】
2006049810.tif 000028
【図２７】
2006049810.tif 000029
【図２８】
2006049810.tif 000030
【図２９】
2006049810.tif 000031
【図３０】
2006049810.tif 000032
【図３１】
2006049810.tif 000033
【図３２】
2006049810.tif 000034
【図３３】
2006049810.tif 000035
【図３４】
2006049810.tif 000036
【図３５】
2006049810.tif 000037
【図３６】
2006049810.tif 000038