(57)【要約】【課題】  ＭＯＳ容量型の可変容量素子を用いた電圧制御型発振器において、外部からの制御電圧の変化に対する発振周波数の変化量を大きくすると共に、その直線性を改善した圧電発振器を提供する。【解決手段】  この電圧制御型圧電発振器２０は、所定の周波数で励振される圧電素子を備えた圧電振動子５１と、この圧電素子に電流を流して励振させる発振用増幅部５０と、電圧制御型の可変容量素子Ｄ１、Ｄ２と、発振用増幅部５０の出力端子と入力端子を接続して信号をフィードバックするフィードバック抵抗Ｒｆと、外部制御電圧（ＶＣ）５４をゲインコントロールするゲインコントロール部５８と、ゲインコントロール部５８の出力電圧ＶＡＦＣ５９を可変容量素子Ｄ１、Ｄ２に印加する高抵抗素子ＲＡ、ＲＢと、発振回路の容量素子として働くコンデンサＣＢ１、ＣＢ２、ＣＢ３と、出力電圧ＶＡＦＣ５９を分圧する抵抗素子ＲＣ、ＲＤと、発振信号を外部に出力する出力バッファ部５５とを備えて構成される。【選択図】  図１
2006033092.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して励振させる発振用増幅器と、第１及び第２の電圧制御型の可変容量素子と、を備えた圧電発振器であって、
容量が直線的に変化する時の前記第１及び第２の可変容量素子のゲートとバックゲート間電圧をＶＧＢとし、周波数を変化させるための外部制御電圧を変化させた時に、前記第１及び第２の可変容量素子に印加する電圧が前記ＶＧＢの範囲内になるように構成したことを特徴とする圧電発振器。
【請求項２】
前記第１の可変容量素子のゲート端子を前記発振用増幅器の入力側に接続し、前記第２の可変容量素子のゲート端子を前記発振用増幅器の出力側に接続し、更に前記第１の可変容量素子および第２の可変容量素子のバックゲート端子を共通の容量素子を介して接地することにより発振回路を構成し、
前記第１の可変容量素子および第２の可変容量素子のゲート側には、前記外部制御電圧に対して負極性を有する電圧を抵抗素子を介して印加すると共に、前記負極性を有する電圧を抵抗分圧して前記第１の可変容量素子および第２の可変容量素子のバックゲート端子に印加することを特徴とする請求項１に記載の圧電発振器。
【請求項３】
前記抵抗分圧する抵抗素子は、前記負極性を有する電圧側に接続する抵抗素子ＲＣと接地側に接続する抵抗素子ＲＤとを直列接続することにより構成され、前記外部制御電圧をＶＣとし、前記第１の可変容量素子および第２の可変容量素子の容量が直線的に変化する時のゲートとバックゲート間の電圧ＶＧＢがＶＧＢ１からＶＧＢ２の範囲である場合、
前記第１の可変容量素子および第２の可変容量素子のゲート側に印加する負極性を有する電圧ＶＡＦＣに対して、前記電圧ＶＧＢが前記ＶＧＢ１からＶＧＢ２の範囲内で、且つ前記ＶＣが最小値のときＶＧＢ２となり、前記ＶＣが最大値のときＶＧＢ１となるように、前記抵抗素子ＲＣおよびＲＤの定数を設定することを特徴とする請求項１又は２に記載の圧電発振器。
【請求項４】
前記可変容量素子として、バラクタ、可変容量ダイオード若しくは、印加電圧により容量が可変する半導体デバイスを用いたことを特徴とする請求項１乃至３の何れか一項に記載の圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子等の圧電振動子を使用した圧電発振器に関し、特に簡単な回路構成によって発振周波数の変化量を直線的に制御することが可能な電圧制御発振器に関するものである。
【背景技術】
【０００２】
近年、水晶振動子等の圧電振動子に対して発振回路、温度補償回路等を付加した圧電発振器に対しては、周波数安定度は勿論のこと、小型化、低価格化等の要求が厳しく、更には、通信方式のデジタル化が進むにつれて、従来問題とならなかった雑音比特性（Ｃ／Ｎ特性）の向上が望まれている。
図５は従来の電圧制御型圧電発振器の回路構成を示す図である。この電圧制御型圧電発振器１００は、所定の周波数で励振される圧電素子を備えた圧電振動子（水晶振動子）５１と、この圧電素子に電流を流して励振させる発振用増幅部５０と、電圧制御型の可変容量素子Ｄ１、Ｄ２と、発振用増幅部５０の出力端子と入力端子を接続して信号をフィードバックするフィードバック抵抗Ｒｆと、外部制御電圧５４を可変容量素子Ｄ１、Ｄ２に印加する高抵抗素子５２、５３と、発振回路の容量素子として働くコンデンサＣＢ１、ＣＢ２と、発振信号を外部に出力する出力バッファ部５５とを備えて構成される。
この電圧制御型圧電発振器１００は、ＭＯＳ型の可変容量素子Ｄ１、Ｄ２を配置し、外部から制御電圧５４をこの可変容量素子Ｄ１、Ｄ２に印加することにより回路側の容量を変化させて発振周波数を変化させている。また、可変容量素子Ｄ１、Ｄ２に印加される電圧のゲインをコントロールして必要な周波数変化量を得る方法も一般的である。
【０００３】
例えば、特開２００２−４３８４６公報には、調整のための検査を高精度且つ高速に行うことができる電圧制御型温度補償発振器について開示されている。それによると、温度の３次関数で表される制御電圧を発生する制御電圧発生部、時定数切換可能なＲＣフィルタ、水晶発振器により構成され、第１の制御入力端子に高レベル電圧を印加すると、ＰチャネルＭＯＳ、ＮチャネルＭＯＳ、他のＮチャネルＭＯＳが導通するため、ＲＣフィルタの時定数が小となるとともに、出力バッファの自励発振を含めて水晶発振器は発振停止の状態となる。そして第１の制御入力端子を低レベルの状態にし、第２制御入力端子に高レベル電圧を印加すると、ＰチャネルＭＯＳ、ＮチャネルＭＯＳが導通し、他のＮチャネルＭＯＳが非導通となる。このとき、ＲＣフィルタの時定数が小となり、出力端子からは、発振出力が得られる状態となることが開示されている。
また雑音比特性（Ｃ／Ｎ特性）を改善した従来例として、特開平１１−２５１８３６号公報には、制御電圧発生回路から水晶発振回路へ伝達される雑音成分を除去して、位相雑音の少ない温度補償型発振器について開示されている。それによると、温度検出回路と、制御電圧発生回路と、周波数調整回路と、発振回路を備え、温度補償型発振器においては制御電圧発生回路から周波数調整回路を介して発振回路へ伝達される雑音成分が発振回路の発振出力の位相雑音を増加させるので、制御電圧発生回路と周波数調整回路の間にローパスフィルタを入れて、制御電圧発生回路から周波数調整回路を介して発振回路へ伝達される雑音成分を除去するとしている。
【特許文献１】特開２００２−４３８４６公報
【特許文献２】特開平１１−２５１８３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、実際のＭＯＳ型可変容量素子のＣ−Ｖ特性５７は、図６に示すように容量が直線的に変化するゲート電圧領域５６は非常に狭く、周波数を直線的に変化させるための制御電圧が狭い範囲に限定されてしまうといった問題がある。また、制御電圧の範囲を狭くしてしまうと、制御電圧に対する周波数電圧感度が高くなってしまうため、発振周波数を制御する電圧に依存するノイズ信号成分によって発生するＦＭ変調ノイズ成分を抑えることが困難になり、その結果、発振器の位相ノイズ特性を劣化してしまうという問題がある。
また特許文献１は、制御電圧発生部からの電圧をＲＣフィルタを介して供給する場合、ＲＣフィルタの時定数を切替え可能として、検査モードにより時定数を切替えることにより、調整のための検査時間を短縮する発明であり、本願発明における制御電圧のゲインを直線的にコントロールする発明とは根本的に異なるものである。
また特許文献２は、温度補償制御電圧を発振回路のバラクタに印加して、温度補償する方式において、制御電圧から発生するノイズをローパスフィルタにより除去して絶対ノイズを低減することで位相雑音の改善をおこなうものであるが、ローパスフィルタのノイズを低減する能力には限界がある。
本発明は、かかる課題に鑑み、ＭＯＳ容量型の可変容量素子を用いた電圧制御型発振器において、外部からの制御電圧の変化に対する発振周波数の変化量を大きくすると共に、その直線性を改善した圧電発振器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明はかかる課題を解決するために、請求項１は、所定の周波数で励振される圧電素子を備えた圧電振動子と、該圧電素子に電流を流して励振させる発振用増幅器と、第１及び第２の電圧制御型の可変容量素子とを備えた圧電発振器であって、容量が直線的に変化する時の前記第１及び第２の可変容量素子のゲートとバックゲート間電圧をＶＧＢとし、周波数を変化させるための外部制御電圧を変化させた時に、前記第１及び第２の可変容量素子に印加する電圧が前記ＶＧＢの範囲内になるように構成したことを特徴とする。
可変容量素子のゲート電圧Ｖに対する容量Ｃの変化を示すＣ−Ｖ特性は、一般的にＳ字カーブを示す。即ち、ゲート電圧Ｖに対して容量Ｃが低い値で一定となり、急激に直線的に変化して再び高い値で一定となる特性を示す。しかも直線的に変化する領域は非常に狭く、この狭い直線領域でゲート電圧を印加しなければリニアな特性を得ることができない。そこで本発明では、第１及び第２の可変容量素子に印加する電圧を容量Ｃが直線的に変化する範囲内になるように構成するものである。
尚、本明細書において、圧電素子とは、圧電基板の主面に励振電極、リード端子を形成した素子を指称し、圧電振動子とは、この圧電素子自体、或いは圧電素子を気密封止した電子部品を指称する。
請求項２は、前記第１の可変容量素子のゲート端子を前記発振用増幅器の入力側に接続し、前記第２の可変容量素子のゲート端子を前記発振用増幅器の出力側に接続し、更に前記第１の可変容量素子および第２の可変容量素子のバックゲート端子を共通の容量素子を介して接地することにより発振回路を構成し、前記第１の可変容量素子および第２の可変容量素子のゲート側には、前記外部制御電圧に対して負極性を有する電圧を抵抗素子を介して印加すると共に、前記負極性を有する電圧を抵抗分圧して前記第１の可変容量素子および第２の可変容量素子のバックゲート端子に印加することを特徴とする。
本発明の回路構成は、２つの可変容量素子を備え、第１の可変容量素子のゲート端子側は発振用増幅器の入力側に接続し、第２の可変容量素子のゲート端子側は発振用増幅器の出力側に接続する。また、２つの可変容量素子のバックゲート端子はコンデンサの一端に接続し、コンデンサの他の一端は接地することにより発振回路を構成する。更に、外部制御電圧に対して負極性を有する電圧を高抵抗を介して印加すると共に、その電圧を抵抗分圧して２つの可変容量素子のバックゲートに接続する。従って、外部制御電圧が２つの可変容量素子のゲートに印加され、バックゲートには分圧電圧が印加されるので、夫々の可変容量素子の両端には外部制御電圧と分圧電圧の差電圧が印加されることになる。
【０００６】
請求項３は、前記抵抗分圧する抵抗素子は、前記負極性を有する電圧側に接続する抵抗素子ＲＣと接地側に接続する抵抗素子ＲＤとを直列接続することにより構成され、前記外部制御電圧をＶＣとし、前記第１の可変容量素子および第２の可変容量素子の容量が直線的に変化する時のゲートとバックゲート間の電圧ＶＧＢがＶＧＢ１からＶＧＢ２の範囲である場合、前記第１の可変容量素子および第２の可変容量素子のゲート側に印加する負極性を有する電圧ＶＡＦＣに対して、前記電圧ＶＧＢが前記ＶＧＢ１からＶＧＢ２の範囲内で、且つ前記ＶＣが最小値のときＶＧＢ２となり、前記ＶＣが最大値のときＶＧＢ１となるように、前記抵抗素子ＲＣおよびＲＤの定数を設定することを特徴とする。
本発明では外部制御電圧が２つの可変容量素子のゲートに印加され、バックゲートには分圧電圧が印加されるので、夫々の可変容量素子の両端には外部制御電圧と分圧電圧の差電圧が印加されることになる。即ち、外部制御電圧が最小値のときは夫々の可変容量素子の両端には最も大きな電位差が発生し、外部制御電圧が最大値のときは夫々の可変容量素子の両端には最も小さな電位差が発生する。そして、これらの電位差がそれぞれＶＧＢ２とＶＧＢ１になるように抵抗素子ＲＣとＲＤの定数を決定すれば、分圧電圧の勾配が定められて外部制御電圧の変化に対してリニアにＶＧＢを印加することができる。
請求項４は、前記可変容量素子として、バラクタ、可変容量ダイオード若しくは、印加電圧により容量が可変する半導体デバイスを用いたことを特徴とする。
容量が外部の印加電圧により変化すれば可変容量素子として、可変容量ダイオード、接合型ＦＥＴのゲート・ソース又はゲート・ドレイン容量、ＭＯＳ型ＦＥＴのゲート・ソース又はゲート・ドレイン容量、バイポーラトランジスタのベース・エミッタ容量、又はベース・コレクタ容量を用いても本発明の発振器を構成することができる。
【発明の効果】
【０００７】
請求項１の発明によれば、可変容量素子の容量が直線的に変化する時の２つの可変容量素子のゲートとバックゲート間電圧をＶＧＢとしたとき、周波数を変化させるための外部制御電圧を変化させた時に、２つの可変容量素子に印加する電圧が直線領域であるＶＧＢの範囲内になるように構成することにより、簡単な回路構成で外部制御電圧を広い範囲に亘ってリニアに周波数を変化させることができる。
また請求項２では、夫々の可変容量素子の両端には外部制御電圧と分圧電圧の差電圧が印加されるように回路が構成されるので、分圧抵抗の定数を決定すれば一義的に制御電圧に対してリニアに分圧電圧を変化させることができる。
また請求項３では、外部制御電圧と分圧電圧の電位差がそれぞれＶＧＢ２とＶＧＢ１になるように抵抗素子ＲＣとＲＤの定数を決定するので、分圧電圧の勾配が決定されて外部制御電圧の変化に対してリニアにＶＧＢを印加することができる。
また請求項４では、可変容量素子として可変容量ダイオードや印加電圧により容量が可変する半導体デバイスを用いることもできるので、回路構成に幅が拡がり、それに伴って回路特性のバリエーションが広くなる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の電圧制御型圧電発振器の回路構成を示す図である。図５と同じ構成要素には同じ参照番号を付して説明する。
この電圧制御型圧電発振器２０は、所定の周波数で励振される圧電素子を備えた圧電振動子（水晶振動子）５１と、この圧電素子に電流を流して励振させる発振用増幅部５０と、電圧制御型の可変容量素子Ｄ１、Ｄ２と、発振用増幅部５０の出力端子と入力端子を接続して信号をフィードバックするフィードバック抵抗Ｒｆと、外部制御電圧（ＶＣ）５４をゲインコントロールするゲインコントロール部５８と、ゲインコントロール部５８の出力電圧ＶＡＦＣ５９を可変容量素子Ｄ１、Ｄ２に印加する高抵抗素子ＲＡ、ＲＢと、発振回路の容量素子として働くコンデンサＣＢ１、ＣＢ２、ＣＢ３と、出力電圧ＶＡＦＣ５９を分圧する抵抗素子ＲＣ、ＲＤと、発振信号を外部に出力する出力バッファ部５５とを備えて構成される。
この電圧制御型圧電発振器２０は、ＭＯＳ型の可変容量素子Ｄ１、Ｄ２を配置し、可変容量素子Ｄ１のゲート端子側Ｄ１ｇはコンデンサＣＢ１を介して発振用増幅部５０の入力側５０ａに接続され、また、可変容量素子Ｄ２のゲート端子側Ｄ２ｇはコンデンサＣＢ２を介して発振用増幅部５０の出力側５０ｂに接続される。更に、可変容量素子Ｄ１のバックゲート端子側Ｄ１ｂｇと可変容量素子Ｄ２のバックゲート端子側Ｄ２ｂｇは接続されてコンデンサＣＢ３を介して接地される。また、ゲインコントロール部５８の出力電圧ＶＡＦＣ５９は、高抵抗素子ＲＡを介して可変容量素子Ｄ１のゲート端子側Ｄ１ｇに接続されると共に、高抵抗素子ＲＢを介して可変容量素子Ｄ２のゲート端子側Ｄ２ｇに接続される。更に、分圧抵抗素子ＲＣとＲＤを直列接続した回路を接地し、その一端をゲインコントロール部５８の出力電圧ＶＡＦＣ５９に接続し、中点Ａと可変容量素子Ｄ１のバックゲート端子側Ｄ１ｂｇと可変容量素子Ｄ２のバックゲート端子側Ｄ２ｂｇの接続点とを接続する。
このように可変容量素子Ｄ１、Ｄ２の容量が直線的に変化する時の２つの可変容量素子のゲートとバックゲート間電圧をＶＧＢとしたとき、周波数を変化させるための外部制御電圧５４を変化させた時に、２つの可変容量素子に印加する電圧が直線領域であるＶＧＢ５６の範囲内になるように構成することにより、簡単な回路構成で外部制御電圧を広い範囲に亘ってリニアに周波数を変化させることができる。
【０００９】
図２は、可変容量素子であるＭＯＳ型の可変容量素子に於ける、端子間の印加電圧値と可変容量の関係を表す図である。縦軸に可変容量値（Ｃ）、横軸に印加電圧値（Ｖ）を表す。この図はＭＯＳ型の可変容量素子の基本的な特性を表しており、印加電圧値（Ｖ）を直線的に変化させると、可変容量値（Ｃ）は図のように非線形に変化する（特性５７）。つまり、ＭＯＳ型の可変容量素子への印加電圧値（Ｖ）が、マイナス電位となると可変容量値（Ｃ）が減少して所定の電位から略一定の容量となり、電圧変化に対して容量変化がほとんど無くなる。また、印加電圧値（Ｖ）がプラス電位となると、可変容量値（Ｃ）が増加して所定の電位から略一定の容量となり、電圧変化に対して容量変化がほとんど無くなる。ここで容量が直線的に変化するときの可変容量素子Ｄ１、Ｄ２のゲートとバックゲート間の電圧ＶＧＢを、図２のＶＧＢ１〜ＶＧＢ２の領域５６としたとき、外部制御電圧（ＶＣ）５４を変化させたときに可変容量素子Ｄ１、Ｄ２に印加される電圧が領域５６の範囲内にあれば可変容量値（Ｃ）が直線的に大きく変化するため、周波数変化を直線的に大きくすることができる。
【００１０】
図３は外部制御電圧（ＶＣ）と可変容量素子Ｄ１、Ｄ２に印加される電圧との関係を表す図である。縦軸は可変容量素子Ｄ１、Ｄ２に印加される電圧を表し、横軸は外部制御電圧（ＶＣ）を表す。図１のように、可変容量素子Ｄ１、Ｄ２のゲート端子Ｄ１ｇ、Ｄ２ｇには、外部制御電圧（ＶＣ）をゲインコントロール部５８によりゲインコントロールして外部制御電圧（ＶＣ）に対して負極性を有する電圧ＶＡＦＣを高抵抗ＲＡ、ＲＢを介して印加すると共に、抵抗素子ＲＣ、ＲＤで電圧ＶＡＦＣを抵抗分圧した電圧を互いの可変容量素子Ｄ１、Ｄ２のバックゲート端子Ｄ１ｂｇ、Ｄ２ｂｇに印加する。このとき、可変容量素子Ｄ１、Ｄ２のゲート端子Ｄ１ｇ、Ｄ２ｇに印加する電圧ＶＡＦＣに対して、ゲートとゲートバック間の電圧ＶＧＢがＶＧＢ１〜ＶＧＢ２の範囲内に収まり、且つＶＣがＭｉｎのときＶＧＢ２になり、ＶＣがＭａｘのときＶＧＢ１となるように抵抗素子ＲＣ、ＲＤの定数を設定し、抵抗分圧比を最適化しておく。
即ち、電圧ＶＡＦＣが直線７１、抵抗分圧した電圧（Ａ点の電圧）が直線７０の場合、外部制御電圧（ＶＣ）Ｍｉｎとそれぞれの直線との交点Ｒ、Ｐとし、同じく外部制御電圧（ＶＣ）Ｍａｘとそれぞれの直線との交点Ｓ、Ｑとすると、外部制御電圧（ＶＣ）Ｍｉｎのときに交点Ｐ、Ｒ間の電圧差がＶＧＢ２となるようにＰ点を設定し、同じく外部制御電圧（ＶＣ）Ｍａｘのときに交点Ｓ、Ｑ間の電圧差がＶＧＢ１となるようにＱ点を設定すれば、点Ｐと点Ｑを結んだ直線７０の勾配が決定して分圧抵抗ＲＣ、ＲＤが一義的に決定される。
【００１１】
夫々の可変容量素子の両端には外部制御電圧５４と分圧電圧（Ａ点の電圧）の差電圧が印加されるように回路が構成されるので、分圧抵抗の定数を決定すれば一義的に制御電圧７１に対してリニアに分圧電圧７０を変化させることができる。更に、電圧ＶＡＦＣ５９に重畳したノイズは、分圧抵抗にて分圧され、可変容量素子Ｄ１、Ｄ２のそれぞれ両端子に印加されるが、可変容量素子の両端に印加されたノイズが同位相であるから、可変容量素子の端子間電圧はノイズの影響により大きく変動してしまうことがなく、この結果、発振器のノイズ特性は優れたものとなる。
図４は図３の関係になるように分圧抵抗ＲＣ、ＲＤを設定した場合の周波数制御特性の図である。図４から明らかなように、良好な直線性を保ったまま周波数可変量を大きくとることが可能となる。即ち、理想的な特性（点線７３）に対してＶＧＢ１とＶＧＢ２の範囲では略理想的な特性と一致している（実線７２）。尚、一般的には電圧ＶＡＦＣを分圧するための抵抗ＲＣ、ＲＤの抵抗値の大きさはＲＣ＜ＲＤという関係になり、本実施例では抵抗比率をＲＣ：ＲＤ＝１：２．８程度に設定した。
【図面の簡単な説明】
【００１２】
【図１】本発明の電圧制御型圧電発振器の回路構成を示す図。
【図２】可変容量素子であるＭＯＳ型の可変容量素子に於ける、端子間の印加電圧値と可変容量の関係を表す図。
【図３】外部制御電圧（ＶＣ）と可変容量素子Ｄ１、Ｄ２に印加される電圧との関係を表す図。
【図４】図３の関係になるように分圧抵抗ＲＣ、ＲＤを設定した場合の周波数制御特性の図。
【図５】従来の電圧制御型圧電発振器の回路構成を示す図。
【図６】実際のＭＯＳ型可変容量素子のＣ−Ｖ特性を示す図。
【符号の説明】
【００１３】
２０  電圧制御型圧電発振器、５０  発振用増幅部、５１  圧電振動子（水晶振動子）、５４  外部制御電圧（ＶＣ）、５５  出力バッファ部、５８  ゲインコントロール部、５９  出力電圧ＶＡＦＣ、Ｄ１、Ｄ２  電圧制御型の可変容量素子、Ｒｆ  フィードバック抵抗、ＲＡ、ＲＢ  高抵抗素子、ＣＢ１、ＣＢ２、ＣＢ３  コンデンサ、ＲＣ、ＲＤ  抵抗素子
【図１】
2006033092.tif 000003
【図２】
2006033092.tif 000004
【図３】
2006033092.tif 000005
【図４】
2006033092.tif 000006
【図５】
2006033092.tif 000007
【図６】
2006033092.tif 000008