(57)【要約】【課題】入力信号を特定の基準レベルに固定するクランプ回路のプログラマブル・ゲイン・アンプのゲインの影響を受けることなく、安定したクランプレベルを発生するビデオ信号のクランプ回路を提供する。【解決手段】  プログラマブル・ゲイン・アンプ１とキャパシタ２が直列接続されて成るビデオ信号増幅回路２００のプログラマブル・ゲイン・アンプ１の出力端子にクランプ用アンプ５の負端子が接続され、正端子がクランプ電圧入力端子に接続され、クランプ用アンプ５の出力端子が第１スイッチ４の一方の端子に接続され、他方の端子はプログラマブル・ゲイン・アンプ１の入力端子に接続され、さらに第１スイッチ４の制御端子が制御信号入力端子に接続されて構成される。【選択図】      図１
2006191211.tif 000002
【特許請求の範囲】
【請求項１】
一端に入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、
前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、
クランプ電圧を取得するクランプ電圧取得手段と、
反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、
前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、
を備え、
前記クランプスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、前記キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を保持させることを特徴とするクランプ回路。
【請求項２】
請求項１に記載のクランプ回路であって、
前記クランプ用オペアンプの前記非反転入力端子と前記プログラマブル・ゲイン・アンプの出力端子との接続をオンオフする帰還スイッチと、
前記クランプ用オペアンプの前記非反転入力端子と出力端子との接続をオンオフするオペアンプ帰還スイッチと、
を備え、
前記クランプスイッチがオフのとき、前記帰還スイッチがオフするとともに、オペアンプ帰還スイッチをオンすることにより、前記クランプ用オペアンプの出力電圧を前記クランプ電圧に保持することを特徴とするクランプ回路。
【請求項３】
一端に前記入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、
前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、クランプ電圧を取得するクランプ電圧取得手段と、
反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と前記基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、
前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、
前記クランプ用オペアンプの出力電圧を保持するクランプレベル保持キャパシタと、
を備え、
前記クランプスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、前記クランプレベル保持キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を保持させ、
前記クランプスイッチがオフのとき、前記帰還スイッチをオフするとともに、前記クランプ用オペアンプの非反転入力端子に前記クランプレベル保持キャパシタを前記クランプ電圧取得手段に代わり接続し、前記クランプ用オペアンプの出力電圧を前記クランプレベル保持キャパシタが保持している電圧にすることを特徴とするクランプ回路。
【請求項４】
一端に前記入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、
前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、
クランプ電圧を、クランプ電圧導入スイッチを介して取得するクランプ電圧取得手段と、
反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と前記基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、
前記クランプ用オペアンプの前記非反転入力端子と前記プログラマブル・ゲイン・アンプの出力端子との接続をオンオフする帰還スイッチと、
前記クランプ用オペアンプの前記非反転入力端子と出力端子との接続をオンオフするオペアンプ帰還スイッチと、
前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、
前記クランプ用オペアンプの出力電圧を保持するクランプレベル保持キャパシタと、
を備え、
前記クランプレベル保持キャパシタの一端が、前記キャパシタの前記他端とクランプレベル保持スイッチを介して接続されるとともに、前記クランプ用オペアンプの前記非反転入力端子とクランプレベル取得スイッチを介して接続され、
前記クランプレベル保持キャパシタの他端が、接地され、
前記クランプレベルスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、クランプレベル保持スイッチがオンして前記クランプレベル保持キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を充電させ、
前記クランプスイッチがオフのとき、前記クランプ電圧導入スイッチ、前記クランプレベル保持スイッチ、及び帰還スイッチがオフされ、前記クランプレベル取得スイッチ及びオペアンプ帰還スイッチがオンし、前記クランプ用オペアンプの出力電圧を前記クランプレベル保持キャパシタが保持している電圧にすることを特徴とするクランプ回路。
【請求項５】
請求項１から４に記載のクランプ回路において、
前記プログラマブル・ゲイン・アンプの出力を外部に取り出す信号出力端子と、
前記プログラマブル・ゲイン・アンプの出力端子と前記信号出力端子との接続をオンオフする信号出力スイッチと、
を備え、
前記クランプスイッチがオンのとき、前記信号出力スイッチがオフされ、このクランプ回路に接続される後段の回路のクランプ電圧への影響を排除することを特徴とするクランプ回路。
【請求項６】
請求項１から５に記載のクランプ回路において、
前記クランプ用オペアンプの反転入力端子に印加される前記プログラマブル・ゲイン・アンプの出力電圧の高周波成分を除去するローパスフィルタを備えることを特徴とするクランプ回路。
【請求項７】
請求項６に記載のクランプ回路において、
前記ローパスフィルタは、前記プログラマブル・ゲイン・アンプの出力端子と前記クランプ用オペアンプの反転入力端子との間に接続される抵抗と、前記クランプ用オペアンプの寄生容量と、を含み構成されることを特徴とするクランプ回路。
【請求項８】
一端に入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、
前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、
クランプ電圧を、クランプ電圧導入スイッチを介して取得するクランプ電圧取得手段と、
反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と前記基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、
前記クランプ用オペアンプの前記非反転入力端子と前記プログラマブル・ゲイン・アンプの出力端子との接続をオンオフする帰還スイッチと、
前記クランプ用オペアンプの前記非反転入力端子と出力端子との接続をオンオフするオペアンプ帰還スイッチと、
前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、
前記クランプ用オペアンプの出力電圧を保持するクランプレベル保持キャパシタと、
前記プログラマブル・ゲイン・アンプの出力端子に接続された第１の抵抗および第２の抵抗と、
を備え、
前記プログラマブル・ゲイン・アンプの出力は、前記第１の抵抗を介して外部に取り出され、
前記クランプ用オペアンプの反転入力端子には、前記プログラマブル・ゲイン・アンプの出力電圧が前記第２の抵抗を介して入力され、
前記クランプレベル保持キャパシタの一端が、前記キャパシタの前記他端とクランプレベル保持スイッチを介して接続されるとともに、前記クランプ用オペアンプの前記非反転入力端子とクランプレベル取得スイッチを介して接続され、
前記クランプレベル保持キャパシタの他端が、接地され、
前記クランプスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、クランプレベル保持スイッチがオンして前記クランプレベル保持キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を充電させ、
前記クランプスイッチがオフのとき、前記クランプ電圧導入スイッチ、前記クランプレベル保持スイッチ、及び帰還スイッチがオフされ、前記クランプレベル取得スイッチ及びオペアンプ帰還スイッチがオンし、前記クランプ用オペアンプの出力電圧を前記クランプレベル保持キャパシタが保持している電圧にすることを特徴とするクランプ回路。
【請求項９】
請求項８に記載のクランプ回路において、
第１の可変抵抗と、
第２の可変抵抗と、
を含み、
前記第１の抵抗、前記第２の抵抗、前記第１の可変抵抗、及び第２の可変抵抗は、ブリッジ接続されるとともに前記プログラマブル・ゲイン・アンプの出力接続点に対向する接続点が接地されることを特徴とするクランプ回路。
【請求項１０】
請求項１から４に記載のクランプ回路において、
前記キャパシタの前記他端の電圧を増幅して外部に出力する出力用プログラマブル・ゲイン・アンプを備えることを特徴とするクランプ回路。
【請求項１１】
請求項１から４に記載のクランプ回路において、
前記プログラマブル・ゲイン・アンプの出力端子に接続されるオフセットキャンセル部を備えることを特徴とするクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を特定の基準レベルに固定するクランプ回路に関し、詳しくは、プログラマブル・ゲイン・アンプのゲインの影響を受けることなく、安定したクランプレベルを発生するビデオ信号用等のクランプ回路に関する。
【背景技術】
【０００２】
図１３は、従来のクランプ回路を示すブロック図である。プログラマブル・ゲイン・アンプ（ＰＧＡ）１の入力端子には、一方がビデオ信号の信号入力端子Ｉｎｐｕｔに接続されたキャパシタ２の他方と、一方がバッファアンプ３の出力端子に接続された第１スイッチ４の他方とが接続され、出力端子は、外部出力端子ＰＧＡ Ｏｕｔｐｕｔに接続されている。さらに、第１スイッチ４の制御端子は、制御信号入力端子Ｔｓｗに接続され、バッファアンプ３の入力端子はクランプ電圧入力端子Ｃｌａｍｐに接続されている。
【０００３】
クランプ時において、第１スイッチ４は、制御信号入力端子Ｔｓｗに入力された制御信号によりオンし、バッファアンプ３の出力端子とＰＧＡ１の入力端子とを接続する。クランプ電圧入力端子Ｃｌａｍｐには、デジタルアナログ変換器（ＤＡＣ）で生成されたクランプ電圧ＶＣＬＡＭＰが入力され（図示せず）、バッファアンプ３を介してＰＧＡ１の入力電圧レベルを設定する。信号入力端子Ｉｎｐｕｔのビデオ信号Ｖｉｎは、キャパシタ２を介して入力され、設定されたクランプレベルにクランプされる。この入力信号がＰＧＡ１で増幅されて、外部出力端子ＰＧＡ Ｏｕｔｐｕｔに出力される。
【０００４】
このとき、ＰＧＡ１が出力するクランプレベルは、ＰＧＡ１のゲインに依存して変化するため、ＰＧＡのゲインを変化させても、ＰＧＡの出力信号のクランプレベルを一定電圧に保つためには、ゲインの変化に応じてクランプ電圧レベルを変化させる必要があった。これをＤＡＣを用いてゲインに反比例したクランプ電圧を生成していたため回路が複雑になるなど、回路構成上の問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はこのような問題を解決するためになされたものであり、プログラマブル・ゲイン・アンプのゲインの影響を受けることなく、容易にクランプレベルを設定でき、しかも、簡単な回路構成のクランプ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載のクランプ回路は、一端に入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、クランプ電圧を取得するクランプ電圧取得手段と、反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、を備え、前記クランプスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、前記キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を保持させることを特徴とする。
【０００７】
請求項２に記載のクランプ回路は、前記クランプ用オペアンプの前記非反転入力端子と前記プログラマブル・ゲイン・アンプの出力端子との接続をオンオフする帰還スイッチと、前記クランプ用オペアンプの前記非反転入力端子と出力端子との接続をオンオフするオペアンプ帰還スイッチと、を備え、前記クランプスイッチがオフのとき、前記帰還スイッチがオフするとともに、オペアンプ帰還スイッチをオンすることにより、前記クランプ用オペアンプの出力電圧を前記クランプ電圧に保持することを特徴とする。
【０００８】
請求項３に記載のクランプ回路は、一端に前記入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、クランプ電圧を取得するクランプ電圧取得手段と、反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と前記基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、前記クランプ用オペアンプの出力電圧を保持するクランプレベル保持キャパシタと、を備え、前記クランプスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、前記クランプレベル保持キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を保持させ、前記クランプスイッチがオフのとき、前記帰還スイッチをオフするとともに、前記クランプ用オペアンプの非反転入力端子に前記クランプレベル保持キャパシタを前記クランプ電圧取得手段に代わり接続し、前記クランプ用オペアンプの出力電圧を前記クランプレベル保持キャパシタが保持している電圧にすることを特徴とする。
【０００９】
請求項４に記載のクランプ回路は、一端に前記入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、クランプ電圧を、クランプ電圧導入スイッチを介して取得するクランプ電圧取得手段と、反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と前記基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、前記クランプ用オペアンプの前記非反転入力端子と前記プログラマブル・ゲイン・アンプの出力端子との接続をオンオフする帰還スイッチと、前記クランプ用オペアンプの前記非反転入力端子と出力端子との接続をオンオフするオペアンプ帰還スイッチと、前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、前記クランプ用オペアンプの出力電圧を保持するクランプレベル保持キャパシタと、を備え、前記クランプレベル保持キャパシタの一端が、前記キャパシタの前記他端とクランプレベル保持スイッチを介して接続されるとともに、前記クランプ用オペアンプの前記非反転入力端子とクランプレベル取得スイッチを介して接続され、前記クランプレベル保持キャパシタの他端が、接地され、前記クランプレベルスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、クランプレベル保持スイッチがオンして前記クランプレベル保持キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を充電させ、前記クランプスイッチがオフのとき、前記クランプ電圧導入スイッチ、前記クランプレベル保持スイッチ、及び帰還スイッチがオフされ、前記クランプレベル取得スイッチ及びオペアンプ帰還スイッチがオンし、前記クランプ用オペアンプの出力電圧を前記クランプレベル保持キャパシタが保持している電圧にすることを特徴とする。
【００１０】
請求項５に記載のクランプ回路は、請求項１から４に記載のクランプ回路において、前記プログラマブル・ゲイン・アンプの出力を外部に取り出す信号出力端子と、前記プログラマブル・ゲイン・アンプの出力端子と前記信号出力端子との接続をオンオフする信号出力スイッチと、を備え、前記クランプスイッチがオンのとき、前記信号出力スイッチがオフされ、このクランプ回路に接続される後段の回路のクランプ電圧への影響を排除することを特徴とする。
【００１１】
請求項６に記載のクランプ回路は、請求項１から５に記載のクランプ回路において、前記クランプ用オペアンプの反転入力端子に印加される前記プログラマブル・ゲイン・アンプの出力電圧の高周波成分を除去するローパスフィルタを備えることを特徴とする。
【００１２】
請求項７に記載のクランプ回路は、請求項６に記載のクランプ回路において、前記ローパスフィルタは、前記プログラマブル・ゲイン・アンプの出力端子と前記クランプ用オペアンプの反転入力端子との間に接続される抵抗と、前記クランプ用オペアンプの寄生容量と、を含み構成されることを特徴とする。
【００１３】
請求項８に記載のクランプ回路は、一端に入力信号が印加され、この入力信号の交流成分を通過させるキャパシタと、前記キャパシタの他端の電圧を増幅して出力するプログラマブル・ゲイン・アンプと、クランプ電圧を、クランプ電圧導入スイッチを介して取得するクランプ電圧取得手段と、反転入力端子に前記プログラマブル・ゲイン・アンプの出力電圧が入力され、非反転入力端子に前記クランプ電圧が入力され、前記プログラマブル・ゲイン・アンプの前記出力電圧と前記基準電圧との差に応じた電圧を増幅して出力するクランプ用オペアンプと、前記クランプ用オペアンプの前記非反転入力端子と前記プログラマブル・ゲイン・アンプの出力端子との接続をオンオフする帰還スイッチと、前記クランプ用オペアンプの前記非反転入力端子と出力端子との接続をオンオフするオペアンプ帰還スイッチと、前記キャパシタの前記他端への前記クランプ用オペアンプの出力電圧の供給をオンオフするクランプスイッチと、前記クランプ用オペアンプの出力電圧を保持するクランプレベル保持キャパシタと、前記プログラマブル・ゲイン・アンプの出力端子に接続された第１の抵抗および第２の抵抗と、を備え、前記プログラマブル・ゲイン・アンプの出力は、前記第１の抵抗を介して外部に取り出され、前記クランプ用オペアンプの反転入力端子には、前記プログラマブル・ゲイン・アンプの出力電圧が前記第２の抵抗を介して入力され、前記クランプレベル保持キャパシタの一端が、前記キャパシタの前記他端とクランプレベル保持スイッチを介して接続されるとともに、前記クランプ用オペアンプの前記非反転入力端子とクランプレベル取得スイッチを介して接続され、前記クランプレベル保持キャパシタの他端が、接地され、前記クランプスイッチがオンのとき、前記クランプ用オペアンプの出力電圧が前記プログラマブル・ゲイン・アンプに負帰還されてこのプログラマブル・ゲイン・アンプの出力電圧が前記クランプ電圧にクランプするとともに、クランプレベル保持スイッチがオンして前記クランプレベル保持キャパシタにこのクランプ時の前記クランプ用オペアンプの出力電圧を充電させ、前記クランプスイッチがオフのとき、前記クランプ電圧導入スイッチ、前記クランプレベル保持スイッチ、及び帰還スイッチがオフされ、前記クランプレベル取得スイッチ及びオペアンプ帰還スイッチがオンし、前記クランプ用オペアンプの出力電圧を前記クランプレベル保持キャパシタが保持している電圧にすることを特徴とする。
【００１４】
請求項９に記載のクランプ回路は、請求項８に記載のクランプ回路において、第１の可変抵抗と、第２の可変抵抗と、を含み、前記第１の抵抗、前記第２の抵抗、前記第１の可変抵抗、及び第２の可変抵抗は、ブリッジ接続されるとともに前記プログラマブル・ゲイン・アンプの出力接続点に対向する接続点が接地されることを特徴とする。
【００１５】
請求項１０に記載のクランプ回路は、請求項１から４に記載のクランプ回路において、前記キャパシタの前記他端の電圧を増幅して外部に出力する出力用プログラマブル・ゲイン・アンプを備えることを特徴とする。
【００１６】
請求項１１に記載のクランプ回路は、請求項１から４に記載のクランプ回路において、前記プログラマブル・ゲイン・アンプの出力端子に接続されるオフセットキャンセル部を備えることを特徴とする。
【発明の効果】
【００１７】
本発明のクランプ回路によれば、プログラマブル・ゲイン・アンプのゲイン変化の影響を受けることなく、容易にクランプレベルを設定でき、しかも簡単な回路構成のクランプ回路を提供することができる。
【発明を実施するための最良の形態】
【００１８】
〔実施例１〕
本発明によるクランプ回路の第１の実施の形態について、図１を用いて説明する。図１は、本発明による第１の実施例のクランプ回路構成を示す回路ブロック図である。本発明のクランプ回路２００は、ＰＧＡ１とキャパシタ２が直列接続されているＰＧＡ１の出力端子にクランプ用アンプ５の負端子が接続され、正端子がクランプ電圧入力端子Ｃｌａｍｐに接続され、クランプ用アンプ５の出力端子がクランプ用スイッチである第１スイッチ４の一方の端子に接続され、他方の端子はＰＧＡ１の入力端子に接続され、さらにクランプ用スイッチである第１スイッチ４の制御端子が制御信号入力端子Ｔｓｗに接続されて構成される。
【００１９】
クランプ時において、第１スイッチ４は、制御信号入力端子Ｔｓｗに入力された制御信号によりオンし、クランプ用アンプ５の出力端子とＰＧＡ１の入力端子とを接続する。クランプ電圧入力端子Ｃｌａｍｐには、クランプ電圧ＶＣＬＡＭＰが入力され、クランプ用アンプ５の正端子の電位を設定している。さらにクランプ用アンプ５の負端子には、ＰＧＡ１の出力電圧ＶＰＯＵＴが入力され、クランプ用アンプ５は、これら２つの電圧の差電圧を増幅して出力する。この増幅された差電圧は、ＰＧＡ１の入力電位に重畳される。ＰＧＡ１は、この入力電圧ＶＰＩＮをゲインＡＰＧＡで増幅して、出力電圧ＶＰＯＵＴとして出力する。このＰＧＡ１の出力電圧ＶＰＯＵＴ  をクランプ用アンプにフィードバックすることにより、ＰＧＡ１の入力電圧ＶＰＩＮはＶＣＬＡＭＰ／ＡＰＧＡに漸近し、出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに漸近することとなり、ＰＧＡ１のゲインＡＰＧＡが変化しても出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれる。信号入力端子Ｉｎｐｕｔのビデオ信号Ｖｉｎは、キャパシタ２を介して入力され、設定されたクランプレベルＶＣＬＡＭＰにクランプされる。このクランプ電圧の入力信号がＰＧＡ１で増幅されて、外部出力端子ＰＧＡ Ｏｕｔｐｕｔに出力される。たとえば、センタクランプの場合、概略、ビデオ信号Ｖｉｎが±０．３５Ｖに対し、クランプ電圧ＶＣＬＡＭＰは、アナロググランドレベルに設定される。
〔実施例２〕
【００２０】
本発明によるクランプ回路の第２の実施の形態について、図２a、ｂを用いて説明する。図２ａは、本発明による第２の実施例のクランプ回路構成を示す回路ブロック図であり、クランプ時の動作状態を示す。同様に図２ｂは、非クランプ時の動作状態を示す。本発明による第２の実施例のクランプ回路２０１は、図１のクランプ回路２００の構成に加え、クランプ用アンプ５の出力端子と負端子とがオペアンプ帰還用スイッチである第２スイッチ６で接続され、負端子とプログラマブル・ゲイン・アンプ１の出力端子とが帰還スイッチである第３スイッチ７で接続され、クランプ用アンプ５の正端子とクランプ電圧入力端子Ｃｌａｍｐとは直接接続され、クランプ用スイッチである第１スイッチ４乃び帰還スイッチである第３スイッチ７の各制御端子がスイッチ制御部８の出力端子にそれぞれ接続され、スイッチ制御部８の入力端子が制御信号入力端子Ｔｓｗに接続されて構成される。
【００２１】
図２ａに示すクランプ時において、スイッチ制御部８は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてハイレベルのタイミング信号Ｔ１、Ｔ３を生成し、出力する。このタイミング信号Ｔ１及びＴ３により、第１スイッチ４及び第３スイッチ７がオンし、ローレベルのＴ２により、第２スイッチ６をオフする。これによりクランプ回路２０１は、図１のクランプ回路２００と同じ接続構成となり、ＰＧＡ１のゲインが変化しても出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれ、外部出力端子ＰＧＡ ＯｕｔｐｕｔにＶＰＯＵＴ＝ＶＣＬＡＭＰが出力される。またこのフィードバック動作により、図１のクランプ回路２００と同様に、ＰＧＡ１の出力電圧からＰＧＡ１のオフセットの影響を排除できる。
【００２２】
次に、図２ｂの非クランプ動作時において、スイッチ制御部８は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてローレベルのタイミング信号Ｔ１、Ｔ３を出力する。このタイミング信号Ｔ１及びＴ３により、第１スイッチ４及び第３スイッチ７がオフされ、ハイレベルのＴ２により、第２スイッチ６がオンする。これによりクランプ回路２０１のクランプ用アンプ５は、ＰＧＡ１から切り離され、非クランプ動作時におけるＰＧＡ１の出力電圧Ｖｏｕｔの変化の影響を受けることなくクランプ用アンプ５の出力電圧を安定に保つことができる。これにより、次のクランプ動作の開始時において、出力電圧と収束すべき電圧ＶＰＩＮとの差圧を小さく保つことができ、安定してクランプを行うことが容易となる。
【００２３】
図３は、図２ａ、ｂで述べた各スイッチのタイミング信号の関係を示すタイミングチャートである。タイミング信号Ｔ２とＴ３は、同時に遷移もしくはノンオーバーラップの信号となっている。これにより、クランプ時と非クランプ時の切替時に、クランプ用アンプ５の出力とＰＧＡ１の出力とが第２スイッチ６及び第３スイッチ７を介して接続されることを防ぐ。タイミング信号Ｔ１とＴ３は、Ｔ１がハイの時にＴ３がローにならないように信号の遷移位置が同時もしくはずらしてある。これにより、フィードバックの切替の途中で第１スイッチ４がオンになりクランプが行われることを防ぐ。
〔実施例３〕
【００２４】
本発明によるクランプ回路の第３の実施の形態について、図４a、ｂを用いて説明する。図４ａは、本発明による第３の実施例のクランプ回路構成を示す回路ブロック図であり、クランプ時を示す。同様に図４ｂは、非クランプ時を示す。本発明による第３の実施例のクランプ回路２０２は、図２のクランプ回路２０１の構成に加え、さらに、クランプ用アンプ５の正端子とＰＧＡ１の入力端子との間にクランプレベル保持スイッチである第５スイッチ１０及びクランプレベル取得スイッチである第６スイッチ１１が直列接続されて挿入され、クランプレベル保持スイッチである第５スイッチ１０及びクランプレベル取得スイッチである第６スイッチ１１の制御端子は、スイッチ制御部８へそれぞれ接続され、クランプレベル保持スイッチである第５スイッチ１０及びクランプレベル取得スイッチである第６スイッチ１１が直列接続されたノードとアース間にグランドレベル保持キャパシタ１２が接続され、さらにクランプ用アンプ５の正端子とクランプ電圧入力端子Ｃｌａｍｐとの間にクランプ電圧導入スイッチである第４スイッチ９が接続されて構成される。クランプ用アンプ５の正端子とクランプ電圧入力端子Ｃｌａｍｐとは直接接続され、また本実施例におけるクランプレベル保持キャパシタ１２の容量は、クランプ用アンプ５の寄生容量に比べて大きく設定され、例えば、概略１０ｐＦ程度である。
【００２５】
図４ａのクランプ時において、スイッチ制御部８は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてハイレベルのタイミング信号Ｔ１、Ｔ３、Ｔ４及びＴ５を生成し、出力する。このタイミング信号Ｔ１、Ｔ３、Ｔ４及びＴ５により、第１スイッチ４、第３スイッチ７、第４スイッチ９及び第５スイッチ１０がオンし、ローレベルのＴ２、Ｔ６により、第２スイッチ６及び第６スイッチ１１がオフする。これによりクランプ回路２０２は、図２ａのクランプ回路２０１と同じ接続構成となり、ＰＧＡ１のゲインが変化しても出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれ、外部出力端子ＰＧＡ ＯｕｔｐｕｔにＶＰＯＵＴ＝ＶＣＬＡＭＰが出力される。このときクランプレベル保持キャパシタ１２のキャパシタは、ＰＧＡ１の入力電圧ＶＰＩＮの電圧を保持している。
【００２６】
次に、図４ｂに示す非クランプ動作時において、スイッチ制御部９は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてローレベルのタイミング信号Ｔ１、Ｔ３、Ｔ４及びＴ５を生成し、出力する。このタイミング信号Ｔ１、Ｔ３、Ｔ４及びＴ５により、第１スイッチ４、第３スイッチ７、第４スイッチ９及び第５スイッチ１０がオフし、ハイレベルのＴ２、Ｔ６により、第２スイッチ６及び第６スイッチ１１がオンする。これによりクランプ回路２０２のクランプ用アンプ５は、ＰＧＡ１から切り離され、入力信号増幅動作におけるＰＧＡ１の入力電圧ＶＰＩＮの影響を受けることなくクランプ用アンプ５の出力レベルを安定に保つことができる。このときクランプレベル保持キャパシタ１２が保持しているＰＧＡ１の入力電圧ＶＰＩＮが、ＶＭＥＭ＝ＶＣＬＡＭＰ／ＡＰＧＡとしてクランプ用アンプ５の正極に印加され、クランプ用アンプ５の出力電圧は、クランプ時のクランプレベルを維持していることとなる。このため非クランプ時から次のクランプ時への移行に際し、ＰＧＡ１のゲインが１以外であっても、過渡応答特性が低下することは無い。またＰＧＡ１の出力は、ＶＰＯＵＴ＝ＡＰＧＡ・ＶＰＩＮとなる。
【００２７】
図５ａ、ｂは、図２の第２の実施例及び図４の第３の実施例における、クランプ時及び非クランプ時のＰＧＡ１の入出力電圧を示す入出力波形図である。図５ａに示すように、第２の実施例においては、ＰＧＡ１のゲインが１倍以外の場合に、非クランプ時のクランプ用アンプ５の出力電圧がクランプ時の出力電圧と異なる。このため、非クランプ時からクランプ時への遷移時に、クランプ用アンプ５の出力電圧とＰＧＡ１の入力電圧が変動する。一方図５ｂに示される第３の実施例においては、ＰＧＡ１のゲインが１倍以外でも、非クランプ時のクランプ用アンプ５の出力がクランプ時の出力と同じとなる。このため、非クランプ動作時からクランプ動作への遷移時、クランプ用アンプ５の出力電圧及びＰＧＡ１の入力電圧は安定している。
【００２８】
図６は、図４ａ、ｂで述べた各スイッチのタイミング信号の関係を示すタイミングチャートである。タイミング信号Ｔ２とＴ３は、同時に遷移もしくはノンオーバーラップの信号となっている。これにより、クランプ時と非クランプ時の切替時に、クランプ用アンプ５の出力とＰＧＡ１の出力とが第２スイッチ６及び第３スイッチ７を介して接続されることを防ぐ。タイミング信号Ｔ４とＴ６は、同時に遷移もしくはノンオーバーラップの信号となっている。これにより、クランプ時と非クランプ時の切替時に、クランプの基準レベルと記憶部１２の電圧レベルが第４のスイッチ９と第６のスイッチ１１とを介して接続されることを防ぐ。タイミング信号Ｔ１とＴ３は、Ｔ１がハイの時にＴ３がローにならないように信号の遷移位置が同時もしくはずらしてある。これにより、クランプ用アンプのフィードバックの切替の途中もしくはフィードバックが非クランプ時の状態の時に第１スイッチ４がオンになりクランプが行われることを防ぐ。タイミング信号Ｔ１とＴ５は、Ｔ５がハイの時にＴ１がローにならないように信号の遷移位置が同時もしくはずらしてある。これによりクランプ用アンプ５の出力をＰＧＡ１の入力に接続する途中、もしくは、クランプ用アンプ５の出力がＰＧＡ１の入力に接続されていない状態でＴ５がオンとならないようになっている。
〔実施例４〕
【００２９】
本発明によるクランプ回路の第４の実施の形態について、図７を用いて説明する。図７は、本発明による第４の実施例のクランプ回路構成を示す回路ブロック図であり、クランプ時を示す。本発明による第４の実施例のクランプ回路２０３は、図２のクランプ回路２０１の構成に加え、ＰＧＡ１の出力端子と低入力インピーダンス回路１４とが第７のスイッチ１３により接続され、第７スイッチ１３の制御端子がスイッチ制御部８に接続されて構成される。図４において、低入力インピーダンス回路１４は、例えばスイッチトキャパシタ回路を用いたアナログデジタル変換器であり、第７スイッチ１３として、スイッチトキャパシタ回路のスイッチを使った場合を示している。
【００３０】
図７において、図４ａと同様にスイッチ制御部８は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてタイミング信号Ｔ１〜Ｔ６を生成し、出力する。このタイミング信号Ｔ１〜Ｔ６により、第１スイッチ４、第３スイッチ７、第４スイッチ８及び第５スイッチ１０がそれぞれオンし、第２スイッチ６及び第６スイッチ１１がオフする。これによりクランプ時のクランプ回路２０３は、図３ａのクランプ回路２０２と同じ接続構成となり、ＰＧＡ１のゲインの変化に依存することなく出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれ出力される。図８は、制御信号Ｔとタイミング信号Ｔ７との関係を示すタイミングチャートである。クランプ時には第７スイッチ１３はスイッチ制御部８のタイミング信号Ｔ７によりオフになっているため、低入力インピーダンス回路１４のスイッチトキャパシタ回路によるＰＧＡ１の出力電位の引き込みは発生しない。このため次に続く非クランプ時において、ＰＧＡ１の出力信号を低入力インピーダンス回路１４へ供給できる。非クランプ時においては、制御信号Ｔ７は、スイッチトキャパシタ回路のスイッチとしての制御パルスとなる。
〔実施例５〕
【００３１】
本発明によるクランプ回路の第５の実施の形態について、図９を用いて説明する。図９は、本発明による第５の実施例のクランプ回路２０４の構成を示す回路ブロック図であり、クランプ時を示す。クランプ回路２０４は、実施例４のクランプ回路２０３の構成に加え、ＰＧＡ１の出力端子と低入力インピーダンス回路１４の入力端子とが分岐回路１５により接続され、且つクランプ用アンプの負端子が第３スイッチ７を介して分岐回路１５に接続されている。分岐回路１５は、ブリッジ接続された第１固定抵抗Ｒ１、第２可変抵抗Ｒ２、第３固定抵抗Ｒ３、及び第４可変抵抗Ｒ４から成り、ＰＧＡ１の出力端子が第１固定抵抗Ｒ１と第３固定抵抗Ｒ３との接続部に接続され、低入力インピーダンス回路１４の入力端子が第１固定抵抗Ｒ１と第２可変抵抗Ｒ２との接続部に接続され、第２可変抵抗Ｒ２と第４可変抵抗Ｒ４との接続部が接地され、クランプ用アンプ５の負端子が第３スイッチ７を介して第３固定抵抗Ｒ３と第４可変抵抗Ｒ４との接続部に接続されている。
【００３２】
図９において、図７と同様にスイッチ制御部８は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてタイミング信号Ｔ１〜Ｔ６を生成し、出力する。このタイミングＴ１〜Ｔ６により、第１スイッチ４、第３スイッチ７、第４スイッチ８及び第５スイッチ１０がそれぞれオンし、第２スイッチ６及び第６スイッチ１１がオフする。これによりクランプ回路２０４は、図７のクランプ回路２０３と同じ接続構成となり、ＰＧＡ１のゲインが変化しても出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれる。このとき第１固定抵抗Ｒ１と第２可変抵抗Ｒ２との接続部は、低入力インピーダンス回路１４の入力端子と接続しているため、ＰＧＡ１の出力は低入力インピーダンス回路１４の回路動作の影響を受け変動する。しかしこの変動電圧は、第１固定抵抗Ｒ１と第３固定抵抗Ｒ３介して、又は第１固定抵抗Ｒ１と第３固定抵抗Ｒ３及び第２可変抵抗Ｒ２と第４可変抵抗Ｒ４とを介してクランプ用アンプ５の負端子に入力される。このため、クランプ用アンプ５における低入力インピーダンス回路１４の回路動作の影響を低減できる。
〔実施例６〕
【００３３】
本発明によるクランプ回路の第６の実施の形態について、図１０を用いて説明する。図１０は、本発明による第６の実施例のクランプ回路２０５の構成を示す回路ブロック図であり、クランプ時を示す。このクランプ回路２０５は、実施例３のクランプ回路２０２の構成に加え、ＰＧＡ１の出力端子と低入力インピーダンス回路１４の入力端子とがローパスフィルター１６の一端と接続され、且つクランプ用アンプ５の負端子がスイッチを介してローパスフィルター１６の他端に接続されている。
【００３４】
図１０において、図９と同様にスイッチ制御部８は、クランプ時に制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてタイミング信号Ｔ１〜Ｔ６を生成し、出力する。これらのタイミング信号Ｔ１〜Ｔ６により、第１スイッチ４、第３スイッチ７、第４スイッチ８及び第５スイッチ１０がそれぞれオンし、第２スイッチ６及び第６スイッチ１１がオフする。これによりクランプ回路２０５は、図９のクランプ回路２０４と同じ接続構成となり、ＰＧＡ１のゲインが変化しても出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれ出力される。このときＰＧＡ１の出力端子は、低入力インピーダンス回路１４の入力端子と接続しているため、ＰＧＡ１の出力は低入力インピーダンス回路１４の回路動作の影響を受け変動する。しかしローパスフィルター１６が、その変動の高周波成分を除去するため、クランプ用アンプ５の負端子の電位は、低入力インピーダンス回路１４の回路動作の急激な変化の影響が抑制される。したがって、クランプ用アンプ５は、安定した差動電圧を供給できる。
〔実施例７〕
【００３５】
本発明によるクランプ回路の第７の実施の形態について、図１１を用いて説明する。図１１は、本発明による第７の実施例のクランプ回路２０６の構成を示す回路ブロック図である。なお各スイッチの状態は、クランプ時の状態を示している。クランプ回路２０６は、実施例１の構成に加え、ＰＧＡ１の出力端子と低入力インピーダンス回路１４の入力端子とが接続され、新たなプログラマブル・ゲイン・アンプ１７の入力端子がＰＧＡ１の入力端子に接続され、新たなＰＧＡ１７の出力端子が前記クランプ用アンプの負端子へ第３スイッチを介して接続される。
【００３６】
図１１において、図１０と同様にスイッチ制御部８は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてタイミング信号Ｔ１〜Ｔ６を生成し、出力する。これらのタイミング信号Ｔ１〜Ｔ６により、第１スイッチ４、第３スイッチ７、第４スイッチ８及び第５スイッチ１０がそれぞれオンし、第２スイッチ６及び第６スイッチ１１がオフする。これによりクランプ回路２０６は、図１０のクランプ回路２０５と同じ接続構成となり、ＰＧＡ１のゲインが変化しても出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれ出力される。このときＰＧＡ１の出力端子は、低入力インピーダンス回路１４の入力端子と接続しているため、ＰＧＡ１の出力は低入力インピーダンス回路１４の回路動作の影響を受け変動する。しかしクランプ用アンプ５の負端子の電位は、低入力インピーダンス回路１４の回路動作の変化の影響を受けないため、安定した差動電圧を供給できる。
〔実施例８〕
【００３７】
本発明によるクランプ回路の第８の実施の形態について、図１２を用いて説明する。図１２は、本発明による第８の実施例のクランプ回路２０７の構成を示す回路ブロック図であり、クランプ時を示す。このクランプ回路２０７は、実施例３のクランプ回路２０２の構成に加え、ＰＧＡ１の出力端子にアナログデジタル変換器１９とオフセットキャンセル部１８とが直列に接続されている。
【００３８】
図１２において、図４ａと同様にスイッチ制御部８は、制御信号入力端子Ｔｓｗに入力される制御信号Ｔに基づいてタイミング信号Ｔ１〜Ｔ６を生成し、出力する。このタイミング信号Ｔ１〜Ｔ６により、第１スイッチ４、第３スイッチ７、第４スイッチ８及び第５スイッチ１０がそれぞれオンし、第２スイッチ６及び第６スイッチ１１がオフする。これによりクランプ回路２０７は、図４ａのクランプ回路２０２と同じ接続構成となり、ＰＧＡ１のゲインの変化に依存することなく出力電圧はＶＰＯＵＴ＝ＶＣＬＡＭＰに保たれ出力される。このときＰＧＡ１の出力端子には、アナログデジタル変換器１９とオフセットキャンセル部１８とが直列に接続されている。これにより実施例１乃至３においてはキャンセルすることができなかったクランプ用アンプ５のオフセットの影響をキャンセルすることが可能となる。
【００３９】
以上説明したとおり、本発明は、プログラマブル・ゲイン・アンプのゲイン及びオフセットの影響を受けることなく、またクランプ用アンプのオフセットの影響も受けることなく、低インピーダンス負荷に対しても安定したクランプレベルを設定できるビデオ信号用等のクランプ回路を提供できる。
【産業上の利用可能性】
【００４０】
本発明のクランプ回路は、ビデオ信号のクランピングへの適用以外に、低インピーダンスの電子回路に対して、高精度のクランプレベルの入力信号を必要とする電子回路に適用できる。
【図面の簡単な説明】
【００４１】
【図１】本発明による第１の実施例のクランプ回路構成を示す回路ブロック図。
【図２】本発明の第２の実施例のクランプ回路構成を示す回路ブロック図。
【図３】各スイッチのタイミング信号の関係を示すタイミングチャート。
【図４】本発明の第３の実施例のクランプ回路構成を示す回路ブロック図。
【図５】第２の実施例及び第３の実施例における、クランプ時及び非クランプ時の入出力波形図。
【図６】各スイッチのタイミング信号の関係を示すタイミングチャート。
【図７】本発明による第４の実施例のクランプ回路構成を示す回路ブロック図。
【図８】制御信号Ｔとタイミング信号Ｔ７との関係を示すタイミングチャート。
【図９】本発明による第５の実施例のクランプ回路構成を示す回路ブロック図。
【図１０】本発明による第６の実施例のクランプ回路構成を示す回路ブロック図。
【図１１】本発明による第７の実施例のクランプ回路構成を示す回路ブロック図。
【図１２】本発明による第８の実施例のクランプ回路構成を示す回路ブロック図。
【図１３】従来のクランプ回路を示すブロック図。
【符号の説明】
【００４２】
１  プログラマブル・ゲイン・アンプ
２  キャパシタ
３  バッファアンプ
４  第１スイッチ
５  クランプ用アンプ
６  第２スイッチ
７  第３スイッチ
８  スイッチ制御部
９  第４スイッチ
１０  第５スイッチ
１１  第６スイッチ
１２  グランドレベル保持キャパシタ
１３  第７スイッチ
１４  低インピーダンス回路
１５  分岐回路
１６  ローパスフィルター
１７  新たなプログラマブル・ゲイン・アンプ
１８  オフセットキャンセル回路
１９  アナログディジタル変換器
１００  増幅回路
２００〜２０７  クランプ回路
Ｉｎｐｕｔ  ビデオ信号入力端子
ＰＧＡ  Ｏｕｔｐｕｔ  ＰＧＡ出力端子
Ｔｓｗ  制御信号入力端子
Ｃｌａｍｐ  クランプ電圧入力端子
Ｔ  制御信号
Ｔ１〜Ｔ７  タイミング信号
ＶＩＮ  ビデオ信号
ＶＰＩＮ  ＰＧＡ入力電圧
ＶＣＬＡＭＰ    クランプ電圧
ＶＰＯＵＴ  ＰＧＡ出力電圧
ＶＭＥＭ  記憶部端子電圧
ＡＰＧＡ  ＰＧＡゲイン
【図１】
2006191211.tif 000003
【図２】
2006191211.tif 000004
【図３】
2006191211.tif 000005
【図４】
2006191211.tif 000006
【図５】
2006191211.tif 000007
【図６】
2006191211.tif 000008
【図７】
2006191211.tif 000009
【図８】
2006191211.tif 000010
【図９】
2006191211.tif 000011
【図１０】
2006191211.tif 000012
【図１１】
2006191211.tif 000013
【図１２】
2006191211.tif 000014
【図１３】
2006191211.tif 000015