(57)【要約】【課題】  伝送器の検出処理手段故障のテストを簡便に実施可能とし、工数及び費用が小さい伝送器及び伝送器のテスト方法を提供する。【解決手段】  プロセス量を検出し、前記プロセス量に基づく電気信号を信号処理する検出処理手段を備える伝送器において、前記検出処理手段の非定常状態をテストとして生成するテスト手段を備えることを特徴とする伝送器。【選択図】                    図１
2006079240.tif 000002
【特許請求の範囲】
【請求項１】
プロセス量を検出し、前記プロセス量に基づく電気信号を信号処理する検出処理手段を備える伝送器において、
前記検出処理手段の非定常状態をテストとして生成するテスト手段を備えることを特徴とする伝送器。
【請求項２】
前記テスト手段は、定常状態と前記非定常状態とを切替える切替え処理部をファームウエア処理部で形成することを特徴とする請求項１記載の伝送器。
【請求項３】
前記切替え処理部は、前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルから制御されることを特徴とする請求項２記載の伝送器。
【請求項４】
前記切替え処理部は、前記プロセス量を検出するセンサの異常を格納し、前記非定常状態の情報が書き込まれる記憶手段を備えることを特徴とする請求項２または請求項３の何れかに記載の伝送器。
【請求項５】
前記テスト手段は前記検出処理手段の故障状態を生成し、前記非定常状態を表示する内蔵表示計を備え、２線式で形成することを特徴とする請求項４記載の伝送器。
【請求項６】
前記信号処理を実施すると共に、診断信号を生成するマイクロプロセッサと、
前記診断信号に基づき前記マイクロプロセッサの故障を検知するゲートアレイと
を備えることを特徴とする請求項１から請求項３の何れかに記載の伝送器。
【請求項７】
前記ゲートアレイは、前記診断信号に基づき前記マイクロプロセッサのリセット信号を生成し、
前記マイクロプロセッサは、前記リセット信号を計数する不揮発性記憶手段を備えることを特徴とする請求項６記載の伝送器。
【請求項８】
プロセス量を検出し、前記プロセス量に基づく電気信号を信号処理する検出処理手段を備える伝送器のテスト方法において、
前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルによりテストを実行するステップ、
前記検出処理手段の非定常状態をテストするステップ、
前記通信ターミナルによりテストを解除するステップ、
を備えることを特徴とする伝送器のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセス量に基づく電気信号を信号処理し伝送線に出力する伝送器及び伝送器のテスト方法に関し、特に、圧力、温度、流量等を対象とする２線式の伝送器及び伝送器のテスト方法に関する。
【背景技術】
【０００２】
従来の伝送器は、異常を検知するものもある（例えば、特許文献１参照。）。また、従来の伝送器は、４−２０ｍＡ出力を一時的に異常な値に変更するものもある（例えば、特許文献２参照。）。
【０００３】
以下に、図７を用いて従来の伝送器を説明する。図７は、従来の伝送器を示す構成図である。
【０００４】
図７の実施例の構成を説明する。図７の実施例は２線式の伝送器である。また、伝送器５は、伝送線２を介して、電源（ディストリビュータ）１と負荷３とに接続する。また、電源１，伝送線２，伝送器５，負荷３の直列回路には、定常のとき、４−２０ｍＡ出力ＯＵＴの電流が流れる。
【０００５】
さらに、伝送器５は、内蔵表示計（ＬＣＤ）６を備える。さらに、通信ターミナル７は伝送線２に接続する。また、通信ターミナル７は表示器８とキーボード９とを備える。
【０００６】
また、伝送器５は、センサ（図示せず）で、プロセス量、例えば、静圧、差圧、温度、流量を検出して電気信号に変換し、この電気信号をマイクロプロセッサ（図示せず）で信号処理し、この電気信号に基づく４−２０ｍＡ出力ＯＵＴを伝送線２に出力する。
【０００７】
そして、このプロセス量は、４−２０ｍＡ出力ＯＵＴとなり、負荷３に発生する電圧となる。このようにして、図７の従来例は、プロセス量の情報を伝送する。
【０００８】
以下に、図８を用いて伝送器５内の検出処理手段２００’を説明する。図８は従来の伝送器内の検出処理手段２００’を示す構成図である。
【０００９】
検出処理手段２００’は、センサ１０１とマイクロプロセッサ１０２’とを有するハードウエアで形成する。また、マイクロプロセッサ１０２’はファームウエア処理部１１０’を有する。そして、ファームウエア処理部１１０’の実行はマイクロプロセッサ１０２’で処理する。さらに、マイクロプロセッサ１０２’は、センサ１１０とメモリ（不揮発性記憶手段）１０３とに接続する。また、ファームウエア処理部１１０’は入力処理部１０と異常判定処理部１１と出力処理部１２とを有する。
【００１０】
このような図８の従来例の動作を説明する。
第１に、入力処理部１０のステップを実行する。そして、例えば、伝送器５が振動式センサのとき、プロセスの圧力・周囲温度が周波数ｆとして入力され、所定の信号処理を実行し算出値Ａを生成する。また、算出値Ａは周波数ｆに基づく値となり、プロセスの圧力・周囲温度に基づく値となる。
【００１１】
第２に、異常判定処理部１１のステップを実行する。そして、周波数ｆが所定の範囲であれば、検出処理手段故障無し（センサ１０１故障無し）であると診断し、周波数ｆが所定の範囲以外ならば、検出処理手段故障有り（センサ１０１故障有り）であると診断する。具体的には、例えば、周波数ｆがゼロであれば、検出処理手段のセンサ１０１部分が故障していると診断する。
【００１２】
また、周波数ｆより信号処理された算出値Ａが所定の範囲であれば、プロセス量が定常であると診断し、周波数ｆより信号処理された算出値Ａが所定の範囲以外ならば、プロセス量が異常であると診断する。
【００１３】
そして、記憶手段であるメモリ１０３に診断の情報を格納する。
【００１４】
第３に、出力処理部１２のステップを実行する。メモリ１０３を参照し、検出処理手段故障無しかつプロセス定常であるとき、即ち定常のとき、４−２０ｍＡ出力ＯＵＴは、算出値Ａに対応する値を出力する。そして、内蔵表示計６は４−２０ｍＡ出力ＯＵＴの値を表示する。さらに、通信ターミナル７の表示器８は、４−２０ｍＡ出力ＯＵＴの値を表示する。このようにして、図７の従来例は、プロセス量の情報を伝送する。
【００１５】
また、メモリ１０３を参照し、検出処理手段故障有りであるとき、４−２０ｍＡ出力ＯＵＴの値は、ハイ側またはロウ側に振り切れる。そして、内蔵表示計６はアラームを表示する。さらにまた、通信ターミナル７の表示器８も、アラームを表示する。
【００１６】
さらに、メモリ１０３を参照し、検出処理手段故障無しかつプロセス異常であるとき、４−２０ｍＡ出力ＯＵＴは、前回値のはりつき等、即ち、前回の値がはりついた状態となる。
【００１７】
【特許文献１】特許第３３０８１１９号公報
【特許文献２】特開２００２−１７５１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来の伝送器を組み込んだシステムにおいて、例えば、立会い検査のときに、伝送器の検出処理手段故障のテストをするためには、その伝送器を実際に意図的に壊し（分解し）、壊れた状態での伝送器全体の挙動を確認しなければいけないため、工数及び費用を要するという課題がある。
【００１９】
詳しくは、４−２０ｍＡ出力のみを一時的に異常な値に変更するのではなく、内蔵表示計及びアラームその他全てを一時的に異常な値に変更するためには、その伝送器を実際に意図的に分解する必要がある。このとき、多大な工数及び費用を要する。
【００２０】
本発明の目的は、以上説明した課題を解決するものであり、伝送器の検出処理手段故障のテストを簡便に実施可能とし、工数及び費用が小さい伝送器及び伝送器のテスト方法を提供することにある。
【課題を解決するための手段】
【００２１】
このような目的を達成する本発明は、次の通りである。
（１）プロセス量を検出し、前記プロセス量に基づく電気信号を信号処理する検出処理手段を備える伝送器において、前記検出処理手段の非定常状態をテストとして生成するテスト手段を備えることを特徴とする伝送器。
（２）前記テスト手段は、定常状態と前記非定常状態とを切替える切替え処理部をファームウエア処理部で形成することを特徴とする（１）記載の伝送器。
（３）前記切替え処理部は、前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルから制御されることを特徴とする（２）記載の伝送器。
（４）前記切替え処理部は、前記プロセス量を検出するセンサの異常を格納し、前記非定常状態の情報が書き込まれる記憶手段を備えることを特徴とする（２）または（３）の何れかに記載の伝送器。
（５）前記テスト手段は前記検出処理手段の故障状態を生成し、前記非定常状態を表示する内蔵表示計を備え、２線式で形成することを特徴とする（４）記載の伝送器。
（６）前記信号処理を実施すると共に、診断信号を生成するマイクロプロセッサと、前記診断信号に基づき前記マイクロプロセッサの故障を検知するゲートアレイとを備えることを特徴とする（１）から（３）の何れかに記載の伝送器。
（７）前記ゲートアレイは、前記診断信号に基づき前記マイクロプロセッサのリセット信号を生成し、前記マイクロプロセッサは、前記リセット信号を計数する不揮発性記憶手段を備えることを特徴とする（６）記載の伝送器。
（８）プロセス量を検出し、前記プロセス量に基づく電気信号を信号処理する検出処理手段を備える伝送器のテスト方法において、前記検出処理手段の出力を伝送する伝送線に接続する通信ターミナルによりテストを実行するステップ、前記検出処理手段の非定常状態をテストするステップ、前記通信ターミナルによりテストを解除するステップ、を備えることを特徴とする伝送器のテスト方法。
【発明の効果】
【００２２】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
本発明によれば、伝送器を壊すことなく、伝送器の検出処理手段故障のテストを簡便に実施可能とし、工数及び費用が小さい伝送器及び伝送器のテスト方法を提供できる。
【００２３】
また、本発明によれば、伝送器が異常であるときのシステム全体の挙動を簡便にテストすることができる。さらにまた、伝送器が異常であるときのシステム全体のフェイルセーフを簡便に確認できる。
【００２４】
さらに、本発明によれば、立会い検査のときに、伝送器の単体テストを簡便に実施することができる。さらにまた、立会い検査のときに、異常出力検査が容易に実行できる。
【００２５】
また、本発明によれば、伝送器を操作するユーザ自身が簡便に検出処理手段故障のテストを実施できる。そして、検出処理手段故障のテストの終了後、直ちに定常の運転を実施することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施例の特徴はテスト手段を備える点にある。以下に、テスト手段が生成する非定常状態が、マイクロプロセッサ以外の検出処理手段故障相当の場合と、マイクロプロセッサの検出処理手段故障相当の場合と、を順に説明する。
【００２７】
まず、マイクロプロセッサ１０２以外の検出処理手段故障相当の場合に関して、図１の実施例に基づいて本発明を詳細に説明する。図１は、本発明の一実施例内の検出処理手段２００を示す構成図である。そして、図１の実施例において、図８の従来例と同等の要素には同等符号を付し、説明を省略する。
【００２８】
図１の実施例の特徴は、テスト処理部１６及び切替え処理部１５等に係るテスト手段の構成にある。
【００２９】
同図において、テスト処理部１６は、検出処理手段故障状態（非定常状態）、具体的には、回路のオープンまたはショートの状態に関するパラメータをテスト用に生成する。
【００３０】
また、切替え処理部１５のステップは、異常判定処理部１１のステップと出力処理部１２のステップとの間に形成する。そして、切替え処理部１５は、定常（定常状態）のとき異常判定処理部１１を選択し、テスト実施（非定常状態）のときテスト処理部１６を選択する。
【００３１】
このような図１の実施例において、定常状態のときの動作は、図８の従来例の動作と同じとなり、プロセス量の情報を伝送する。そして、このとき、テスト処理部１６は切り離れる。
【００３２】
以下に、図１の実施例において、テスト実施のときの動作を説明する。このとき、入力処理部１０及び異常判定処理部１１は切り離れる。そして、異常判定処理部の値を格納するメモリ１０３に、検出処理手段故障有りの情報を格納する。
【００３３】
さらに、出力処理部１２のステップにおいて、メモリ１０３は検出処理手段故障有りの情報を格納しているため、４−２０ｍＡ出力ＯＵＴの値は、ハイ側またはロウ側に振り切れる。
【００３４】
具体的には、例えば、４−２０ｍＡ出力ＯＵＴの値はハイ側に１１０％、即ち、２１．６ｍＡＤＣ以上となる、または、出力ＯＵＴの値はロウ側に−５％、即ち、３．２ｍＡＤＣ以下となる。
【００３５】
なお、振り切れの方向は、ハードスイッチの設定（図示せず）または通信の設定（図示せず）で決める。そして、内蔵表示計６はアラームを表示する。さらにまた、通信ターミナル７の表示器８は、アラームを表示する。
【００３６】
即ち、テスト実施のとき、出力処理部１２は、センサ１０１故障有りであるときと同一の動作となる。また、図１の実施例において、テスト実施のときの動作は、テスト処理部１６に基づく動作となり、入力処理部１０及び異常判定処理部１１には無関係となる。
【００３７】
したがって、図１の実施例は、検出処理手段故障のテストを簡便に実施できる。さらに、テスト実施のとき、伝送器５以外の制御バルブ（図示せず）等の動作チェックが可能となる。また、テスト実施を解除すると、直ちに定常となる。
【００３８】
そして、図１の実施例は、このようなテスト実施をファームウエア処理部で形成するため、簡便となる。また、４−２０ｍＡ出力ＯＵＴの値のみでなく、内蔵表示計６の表示、表示器８の表示を含めた全てをテストとしての検出処理手段故障状態とし、それぞれの挙動を確認できる。
【００３９】
図２は、テスト実施のときの伝送器の状態を示す構成図である。図２において、領域Ａは定常のときに対応し、時刻ｔ０はテスト実行開始のタイミングに対応し、領域Ｂはテスト実施のときに対応する。そして、領域Ｂでは、４−２０ｍＡ出力ＯＵＴの値はハイ側に振り切れ、内蔵表示計６はアラームＡＬ.０１を表示する。
【００４０】
以下に、図３を用いて図１の実施例の好適なテストについて説明する。図３は、図１の実施例のフローチャートである。検出処理手段２００の出力を伝送する伝送線２に接続する通信ターミナル７を利用する。
【００４１】
第１に、通信ターミナル７によりテストを実行するステップＳＴ１１を実行する。具体的には、通信ターミナル７から伝送器５へテスト実行開始の信号を伝送する。
【００４２】
第２に、切替え処理部１５は、通信ターミナル７からの伝送に基づき、テスト処理部１６を選択し、テストとしての検出処理手段故障状態（非定常状態）を生成するステップＳＴ１２を実行する。
【００４３】
第３に、検出処理手段２００の非定常状態のテストを実行するステップＳＴ１３を実行する。そして、伝送器５に接続する制御バルブ（図示せず）等の動作確認を実施し、また、伝送器５を含めたシステム全体の挙動テストを実行する。
【００４４】
第４に、通信ターミナル７により、テストを解除するステップＳＴ１４を実行する。具体的には、通信ターミナル７から伝送器５へテスト解除の信号を伝送する。
【００４５】
第５に、切替え処理部１５は、通信ターミナル７からのテスト解除の信号に基づき、異常判定処理部１１を選択し、テストとしての検出処理手段故障状態を解除するステップＳＴ１５を実行する。
【００４６】
このようなテスト方法によれば、簡便にテストを実施できる。また、伝送器を含むシステム全体のフェイルセーフの動作を簡便に確認できる。そして、伝送器が異常であるときのシステム全体の挙動を簡便にテストすることができる。さらに、システム納入時の立会い検査のときに、異常出力検査が容易に実行できる。
【００４７】
また、前述の実施例では、テスト処理部１６はテストとしての検出処理手段故障状態を生成するものであったが、これとは別に、テスト処理部１６は伝送器５の設定異常状態を生成するものであっても、実質的に同等の作用効果を得ることができる。このとき、例えば、客先納入時の立会い検査実施ときに設定異常状態を簡便に確認できる。
【００４８】
さらに、前述の実施例では、テスト処理部１６はテストとしての検出処理手段故障状態を生成するものであったが、これとは別に、テスト処理部１６は伝送器５に係るプロセス異常状態を生成するものであっても、実質的に同等の作用効果を得ることができる。このとき、例えば、客先納入時の立会い検査実施のときにプロセス異常状態を簡便に確認できる。
【００４９】
次に、マイクロプロセッサ２０の検出処理手段故障相当の場合に関して、図４の実施例に基づいて本発明を詳細に説明する。図４は、本発明の他の実施例における信号処理回路の構成図である。
【００５０】
図４の実施例の特徴は、マイクロプロセッサ２０とゲートアレイ３０とに係るテスト手段の構成にある。
【００５１】
同図において、マイクロプロセッサ（ＣＰＵ）２０は、通信処理部２１と信号処理部２２とを備える。また、ゲートアレイ３０は、ウォッチドックタイマ（ＷＤＴ）３１と異常時リセット制御回路３２とパルス幅変調回路（ＰＷＭ）３３とを備える。そして、マイクロプロセッサ２０とゲートアレイ３０とは、別々のハードウエアで形成する。さらに、例えば、マイクロプロセッサ２０の内部はファームウエアで形成し、ゲートアレイ３０はＡＳＩＣで形成する。
【００５２】
また、センサ（図示せず）から信号処理部２２へ信号Ｓ１を入力し、通信処理部２１から信号処理部２２へ信号Ｓ８を転送し、信号処理部２２から通信処理部２１へ信号Ｓ９を転送する。
【００５３】
さらに、通信処理部２１は、テスト入力Ｓ１０を入力し、信号Ｓ１１を生成する。また、信号処理部２２は、信号１２を生成する。さらに、切替え処理部２５は信号Ｓ１１または信号Ｓ１２の何れかを選択し診断信号Ｓ１３とする。
【００５４】
また、切替え処理部２５からウォッチドックタイマ３１へ診断信号Ｓ１３を転送し、異常時リセット制御回路３２から信号処理部２２へリセット信号Ｓ３を転送し、信号処理部２２からパルス幅変調回路３３へ信号Ｓ４を転送する。
【００５５】
また、ウォッチドックタイマ３１から異常時リセット制御回路３２へ判定信号Ｓ７を転送し、異常時リセット制御回路３２からパルス幅変調回路３３へ故障信号Ｓ５を転送し、パルス幅変調回路３３から伝送線２へ４−２０ｍＡ出力Ｓ６を出力する。
【００５６】
第１に、このような図４の実施例が定常（定常状態）のときの動作を説明する。このとき、テスト入力Ｓ１０はディセーブルであり、切替え処理部２５は、信号Ｓ１２を選択する。そして、信号Ｓ１２と診断信号Ｓ１３とは等しくなる（Ｓ１２＝Ｓ１３）。
【００５７】
また、マイクロプロセッサ２０の信号処理部２２は信号Ｓ４を生成し、パルス幅変調回路３３は４−２０ｍＡ出力Ｓ６を生成する。このようにして、プロセス量をセンサで検出して電気信号に変換し、この電気信号をマイクロプロセッサ２０で信号処理して伝送線２（図示せず）に出力する。
【００５８】
また、信号処理部２２は所定のタイミングで周期的な信号Ｓ１２を生成し、信号Ｓ１２は診断信号Ｓ１３となり、ウォッチドックタイマ３１は診断信号Ｓ１３によりリセットされる。よって、判定信号Ｓ７はディセーブルとなり、リセット信号Ｓ３はディセーブルとなり、故障信号Ｓ５はディセーブルとなる。
【００５９】
なお、通信処理部２１は、信号処理部２２とパルス幅変調回路３３とを介して伝送線２（図示せず）に接続する通信ターミナル７等（図示せず）と通信する。
【００６０】
第２に、このような図４の実施例において、マイクロプロセッサ２０を形成する検出処理手段が異常のときの動作を説明する。このとき、テスト入力Ｓ１０はディセーブルであり、切替え処理部２５は、信号Ｓ１２を選択する。そして、信号Ｓ１２と診断信号Ｓ１３とは等しくなる（Ｓ１２＝Ｓ１３）。
【００６１】
また、信号Ｓ１２はディセーブルとなり、診断信号Ｓ１３はディセーブルとなり、ウォッチドックタイマ３１は飽和し、判定信号Ｓ７はイネーブルとなり、リセット信号Ｓ３はイネーブルとなる。なお、マイクロプロセッサ２０は、リセット信号Ｓ３により定常に復帰する場合もある。
【００６２】
さらに、判定信号Ｓ７がイネーブルとなって、所定の時間が経過すると、故障信号Ｓ５がイネーブルとなり、パルス幅変調回路３３は、４−２０ｍＡ出力Ｓ６の値をハイ側またはロウ側に振り切れさせる。なお、振り切れの方向は、ハードスイッチの設定（図示せず）または通信の設定（図示せず）で決める。
【００６３】
また、このとき、マイクロプロセッサ２０へのクロック供給が止まり、マイクロプロセッサ２０は停止し、内蔵表示計６は異常セグメントを点灯する（図示せず）。さらに、このとき、通信処理部２１と通信ターミナル７等との通信は停止する。
【００６４】
第３に、このような図４の実施例がテスト実施のときの動作を説明する。このとき、テスト入力Ｓ１０はイネーブルであり、信号Ｓ１１はディセーブルであり、切替え処理部２５は信号Ｓ１１を選択する。そして、信号Ｓ１１と診断信号Ｓ１３とは等しくなる（Ｓ１１＝Ｓ１３）。
【００６５】
よって、診断信号Ｓ１３はディセーブルとなり、ウォッチドックタイマ３１は飽和し、判定信号Ｓ７はイネーブルとなる。
したがって、図４の実施例がテスト実施のときの動作は、前述のマイクロプロセッサ２０を形成する検出処理手段が異常のときの動作と同じとなる。
【００６６】
このようにして、図４の実施例は、マイクロプロセッサ２０を形成する検出処理手段の異常のテストを簡便に実施できる。ただし、マイクロプロセッサ２０が異常のとき、ゲートアレイ３０は定常とする。なお、ゲートアレイ３０を形成する検出処理手段の異常は、マイクロプロセッサ２０で検出するように構成する。これについての説明は省略する。
【００６７】
以下に、図４の実施例の好適なテスト方法について説明する。
第１に、通信ターミナル７がテスト実行するステップＳＴ２１を実行する。具体的には、通信ターミナル７から伝送器５へテスト実行開始の信号を伝送する。そして、ステップＳＴ２２に遷移する。
【００６８】
第２に、切替え処理部２５は、通信ターミナル７からの伝送に基づき、信号Ｓ１１を選択し、診断信号Ｓ１３がディセーブルとなるステップＳＴ２２を実行する。そして、ステップＳＴ２３に遷移する。
【００６９】
第３に、ゲートアレイ３０がリセット信号Ｓ３を生成するステップＳＴ２３を実行する。そして、ステップＳＴ２４に遷移する。
【００７０】
第４に、ゲートアレイ３０が診断信号Ｓ１３（判定信号Ｓ１４）に基づいてマイクロプロセッサ２０の故障を検知し、故障信号Ｓ５をイネーブルとなり、マイクロプロセッサが停止するステップとなるステップＳＴ２４を実行する。そして、ステップＳＴ２５に遷移する。
【００７１】
第５に、伝送器５に接続する制御バルブ（図示せず）等の動作確認を実施し、また、伝送器５を含めたシステム全体の挙動テストを実行するステップＳＴ２５を実行する。そして、ステップＳＴ２６に遷移する。
【００７２】
第６に、通信ターミナル７がテスト解除するステップＳＴ２６を実行する。具体的には、通信ターミナル７から伝送器５へテスト解除の信号を伝送する。そして、ステップＳＴ２７に遷移する。
【００７３】
第７に、切替え処理部２５は、通信ターミナル７からのテスト解除の信号に基づき、信号Ｓ１２を選択し、マイクロプロセッサ２０が生成する周期的な信号１２を診断信号Ｓ１３とするステップＳＴ２７を実行する。
【００７４】
このようなテスト方法によれば、図１の実施例と同様に、簡便にテストを実施できる。
【００７５】
以下に、図５を用いて図４の実施例の動作を詳しく説明する。図５は、図４の実施例において、マイクロプロセッサ２０が故障のときのタイミングを示す波形である。
【００７６】
図５（ａ）はウォッチドックタイマ（ＷＤＴ）３１の動作状態を示し、図５（ｂ）は４−２０ｍＡ出力Ｓ６を示す波形であり、図５（ｃ）はマイクロプロセッサ（ＣＰＵ）２０の動作状態を示し、図５（ｄ）は、マイクロプロセッサ２０の故障（非定常状態）の情報を格納する不揮発性記憶手段であるＥＥＰＲＯＭ（図示せず）のフラグＦｌａｇの状態を示す。
【００７７】
また、図５の領域Ｃは無効の状態である。さらに、領域ｒ１及び領域ｒ２はマイクロプロセッサ２０がリセットする状態であり、図４の実施例のリセット信号Ｓ３がイネーブルとなる状態に対応する。また、図５の領域ｒ０は伝送器５がリセット（再起動）する状態である。さらに、領域Ｄは４−２０ｍＡ出力Ｓ６がハイ側に振り切れる状態であり、領域Ｅは停止の状態である。また、領域ＦはフラグＦｌａｇがオンの状態である。
【００７８】
同図において、時刻ｔ１以前は、伝送器５が定常のときの状態を示す。このとき、ウォッチドックタイマ３１は所定のタイミングで周期的にリセットされる。また、４−２０ｍＡ出力Ｓ６は定常の値となり、マイクロプロセッサ２０は定常となり、フラグＦｌａｇはオフとなる。
【００７９】
時刻ｔ１において、マイクロプロセッサ２０が故障となると、ウォッチドックタイマ３１の動作は停止し、はフラグＦｌａｇがオンとなる。
【００８０】
そして、時刻ｔ１から１ｓｅｃ後にマイクロプロセッサ２０をリセット（ｒ１）し、また、その２ｓｅｃ後に再度マイクロプロセッサ２０をリセット（ｒ２）する。このリセットのとき、４−２０ｍＡ出力Ｓ６はロウとなる。そして、マイクロプロセッサ２０は故障であるため復帰しない。
【００８１】
さらに、その２ｓｅｃ後に、ウォッチドックタイマ３１は無効となり、４−２０ｍＡ出力Ｓ６がハイ側に振り切れ、マイクロプロセッサ２０は停止する。即ち、伝送器５は、２回のリセット動作の後、４−２０ｍＡ出力Ｓ６がハイ側に振り切れ、マイクロプロセッサ２０は停止する。
【００８２】
また、マイクロプロセッサ２０の故障がなくなり、伝送器５がリセット（ｒ０）を解除した後は、伝送器５は定常となり、ウォッチドックタイマ３１は所定のタイミングで周期的にリセットされ、４−２０ｍＡ出力Ｓ６は定常の値となり、マイクロプロセッサ２０は定常となり、フラグＦｌａｇはオフとなる。
【００８３】
以下に、図６を用いて図４の実施例の動作を詳しく説明する。図６は、図４の実施例において、テスト実施のときのタイミングを示す波形である。図５と同一の要素には同一符号を付し、説明を省略する。
【００８４】
図６（ａ）は４−２０ｍＡ出力Ｓ６を示す波形であり、図６（ｂ）はマイクロプロセッサ２０内のＲＡＭの値（ＲＡＭｃｏｕｎｔ）を示し、図６（ｃ）はマイクロプロセッサ２０内のＥＥＰＲＯＭの値（ＥＥＰＲＯＭｃｏｕｎｔ）を示し、図６（ｄ）は、ウォッチドックタイマ３１への診断信号Ｓ１３（ＷＤＴＣＬ）の状態を示す。
【００８５】
また、マイクロプロセッサ２０の起動時処理におけるＲＡＭｃｏｕｎｔにおいて、１または２のときインクリメント（＋＋１）の動作となり、３のとき０（リセット）とする動作となる。そして、テスト実施となるとＲＡＭｃｏｕｎｔは１となるように形成する。
さらに、診断信号ＷＤＴＣＬは、ＲＡＭｃｏｕｎｔが０以外の場合にディセーブルとなるように形成する。
【００８６】
同図において、時刻ｔ１以前は、伝送器５が定常のときの状態を示す。このとき、４−２０ｍＡ出力Ｓ６は定常の値となり、ＲＡＭｃｏｕｎｔは０となり、ＥＥＰＲＯＭｃｏｕｎｔは０となり、診断信号ＷＤＴＣＬは正常となる。
【００８７】
時刻ｔ１において、テスト実行開始となると、ＲＡＭｃｏｕｎｔは１となり、診断信号ＷＤＴＣＬはディセーブルとなる。そして、ＥＥＰＲＯＭｃｏｕｎｔは、ＲＡＭｃｏｕｎｔの値をダウンロードして１となる。
【００８８】
時刻ｔ１１において、マイクロプロセッサ２０をリセット（ｒ１）する。そして、ＲＡＭｃｏｕｎｔは、ＥＥＰＲＯＭｃｏｕｎｔの値をアップロードして１となる。
【００８９】
さらに、ＲＡＭｃｏｕｎｔは、インクリメントして２となる。そして、ＥＥＰＲＯＭｃｏｕｎｔは、ＲＡＭｃｏｕｎｔの値をダウンロードして２となる。さらにまた、時刻ｔ１２において、マイクロプロセッサ２０のリセットが解除する。
【００９０】
時刻ｔ１３において、マイクロプロセッサ２０をリセット（ｒ２）する。そして、ＲＡＭｃｏｕｎｔは、ＥＥＰＲＯＭｃｏｕｎｔの値をアップロードして２となる。
【００９１】
さらに、ＲＡＭｃｏｕｎｔは、インクリメントして３となる。そして、ＥＥＰＲＯＭｃｏｕｎｔは、ＲＡＭｃｏｕｎｔの値をダウンロードして３となる。さらにまた、時刻ｔ１４において、マイクロプロセッサ２０のリセットが解除する。
【００９２】
時刻ｔ１５において、４−２０ｍＡ出力Ｓ６がハイ側に振り切れ、マイクロプロセッサ２０は停止する。ＥＥＰＲＯＭｃｏｕｎｔは値３を保持する。
【００９３】
時刻ｔ１６において、テストを解除し、伝送器５をリセット（ｒ０）する。そして、ＲＡＭｃｏｕｎｔは、ＥＥＰＲＯＭｃｏｕｎｔの値をアップロードして３となる。さらに、ＲＡＭｃｏｕｎｔは、リセットして０となる。
【００９４】
時刻ｔ２において、伝送器５がリセットを解除し、この後、伝送器５は定常となり、４−２０ｍＡ出力Ｓ６は定常の値となり、診断信号ＷＤＴＣＬは正常となる。また、ＥＥＰＲＯＭｃｏｕｎｔはＲＡＭｃｏｕｎｔの値をダウンロードして０となる。このように、４−２０ｍＡ出力Ｓ６が振り切れた後に伝送器５を再起動（リセット）すると復帰する。
【００９５】
そして、このようなＥＥＰＲＯＭは、テスト状態であることを不揮発的に記憶する。そして、ＥＥＰＲＯＭに格納する情報に基づいて、領域ｒ１のリセット、領域ｒ２のリセット（リセット信号Ｓ３）を計数（カウント）する。このため、図６の動作に基づく実施例は、安定に動作する。
【００９６】
また、前述の実施例では、マイクロプロセッサ２０を形成する検出処理手段の異常のテストを実施するものであったが、これとは別に、ゲートアレイ３０、センサ（図示せず）等の他の検出処理手段に対してテストを実施するように前述の実施例を変形できる。この場合、検出処理手段でテスト機能を搭載する。このような場合でも、実質的に同等の構成となり、同様の作用効果が得られる。
【００９７】
さらに、前述の実施例は、切替え処理部が通信ターミナル７から制御されるものであったが、これとは別に、切替え処理部が伝送器５上から制御されるものであっても同等の作用効果が得られる。
【００９８】
また、前述の実施例は、切替え処理部が通信ターミナル７から制御されるものであったが、これとは別に、切替え処理部がディストリビュータ１に接続し伝送器を制御する上流システムからの通信によって制御されるものであっても同等の作用効果が得られる。
【００９９】
さらに、前述の実施例は、例えば、差圧計、温度計、流量計に適用することができる。
【０１００】
また、前述の実施例は、２線式の伝送器であったが、これとは別に、２線式以外の伝送器でも同様の構成とすれば、同様の作用効果が得られる。
【０１０１】
以上のように、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲でさらに多くの変更及び変形を含むものである。
【図面の簡単な説明】
【０１０２】
【図１】本発明の一実施例内の検出処理手段２００を示す構成図である。
【図２】テスト実施のときの伝送器の状態を示す構成図である。
【図３】図１の実施例のフローチャートである。
【図４】本発明の他の実施例における信号処理回路の構成図である。
【図５】図４の実施例において、マイクロプロセッサが故障のときのタイミングを示す波形である。
【図６】図４の実施例において、テスト実施のときのタイミングを示す波形である。
【図７】従来の伝送器を示す構成図である。
【図８】従来の伝送器内の検出処理手段２００’を示す構成図である。
【符号の説明】
【０１０３】
１  電源（ディストリビュータ）
２  伝送線
３  負荷
５  伝送器
６  内蔵表示計（ＬＣＤ）
７  通信ターミナル
８  表示器
９  キーボード
１０  入力処理部
１１  異常判定処理部
１２  出力処理部
１５，２５  切替え処理部
１６  テスト処理部
２０，１０２  マイクロプロセッサ（ＣＰＵ）
２１  通信処理部
２２  信号処理部
３０  ゲートアレイ
３１  ウォッチドックタイマ
３２  異常時リセット制御回路
３３  パルス幅変調回路（ＰＷＭ）
１０１  センサ
１０３  メモリ
１１０  ファームウエア処理部
２００  検出処理手段
Ｓ３  リセット信号
Ｓ５  故障信号
Ｓ７  判定信号
Ｓ１３  診断信号
ＯＵＴ  ４−２０ｍＡ出力
【図１】
2006079240.tif 000003
【図２】
2006079240.tif 000004
【図３】
2006079240.tif 000005
【図４】
2006079240.tif 000006
【図５】
2006079240.tif 000007
【図６】
2006079240.tif 000008
【図７】
2006079240.tif 000009
【図８】
2006079240.tif 000010