(57)【要約】【課題】  製作が容易で、ばらつきが少ない表示性能を有し、かつ大面積表示も可能とすると共に、ゲート電極層の変形もない冷陰極表示素子及びその作製方法の提供。【解決手段】  下部基板、カソード電極層、１つ又は複数の貫通孔からなる空洞が設けられた絶縁層、この貫通孔のそれぞれの内部に均一に設けられた複数のエミッタ、複数のエミッタの個々の少なくとも上方位置にエミッタホールを有するメッシュ構造のゲート電極からなり、絶縁層の一部がゲート電極を支持している。貫通孔を等方性エッチングにより形成する。【選択図】  図１
2006338898.tif 000002
【特許請求の範囲】
【請求項１】
下部基板上に形成されたカソード電極層と、前記カソード電極層上方に形成されたゲート電極層と、前記カソード電極層と前記ゲート電極層との間に設けられた貫通する空洞を有する絶縁層と、前記空洞内の前記カソード電極層の露出した表面上に設けられたエミッタと、前記ゲート電極層上に設けられる蛍光体層と、前記蛍光体層上に設けられたアノード用電極層と、上部基板とを備えた冷陰極表示素子において、前記空洞は複数の貫通孔からなり、前記複数の貫通孔のそれぞれには複数のエミッタが均一に設けられ、前記ゲート電極層は前記複数のエミッタの個々の少なくとも上方位置にエミッタホールを有するメッシュ構造からなっていることを特徴とする冷陰極表示素子。
【請求項２】
前記複数の貫通孔の開口率の合計が、前記絶縁層全表面積基準で２０％〜７０％の範囲にあることを特徴とする請求項１に記載の冷陰極表示素子。
【請求項３】
前記ゲート電極層が、絶縁層の一部で支持されていることを特徴とする請求項１又は２に記載の冷陰極表示素子。
【請求項４】
前記下部基板、カソード電極層、ゲート電極層、絶縁層及びエミッタからなるカソード部と、前記蛍光体層、アノード用電極層及び上部基板からなるアノード部とが、表示素子の外周部に設けられた支持体を介してはりあわされていることを特徴とする請求項１〜３のいずれかに記載の冷陰極表示素子。
【請求項５】
前記複数の貫通孔が、前記メッシュ構造を有するゲート電極層の形成後にエッチングされて形成されたものであることを特徴とする請求項１〜４のいずれかに記載の冷陰極表示素子。
【請求項６】
下部基板上に形成されたカソード電極層と、前記カソード電極層上方に形成されたゲート電極層と、前記カソード電極層と前記ゲート電極層との間に設けられた貫通する空洞を有する絶縁層と、前記空洞内の前記カソード電極層の露出した表面上に設けられたエミッタと、前記ゲート電極層上に設けられる蛍光体層と、前記蛍光体層に設けられたアノード用電極層と、上部基板とを備えた冷陰極表示素子において、前記空洞は１つの貫通孔からなると共に、その内部に少なくとも１つの前記絶縁層からなる支柱を内包し、前記空洞には複数のエミッタが均一に設けられ、前記ゲート電極層は前記複数のエミッタの個々の少なくとも上方位置にエミッタホールを有するメッシュ構造からなっていることを特徴とする冷陰極表示素子。
【請求項７】
前記空洞の開口率が、前記絶縁層全表面積基準で２０％〜７０％の範囲にあることを特徴とする請求項６に記載の冷陰極表示素子。
【請求項８】
前記ゲート電極層が、内包する絶縁層からなる支柱で支持されていることを特徴とする請求項６又は７に記載の冷陰極表示素子。
【請求項９】
前記下部基板、カソード電極層、ゲート電極層、絶縁層及びエミッタからなるカソード部と、前記蛍光体層、アノード用電極層及び上部基板からなるアノード部とが、表示素子の外周部に設けられた支持体を介してはりあわされていることを特徴とする請求項６〜８のいずれかに記載の冷陰極表示素子。
【請求項１０】
前記空洞が、前記メッシュ構造を有するゲート電極層の形成後にエッチングされて形成されたものであることを特徴とする請求項６〜９のいずれかに記載の冷陰極表示素子。
【請求項１１】
前記エミッタホールの直径が、３μｍ以下の範囲にあることを特徴とする請求項１〜１０のいずれかに記載の冷陰極表示素子。
【請求項１２】
前記絶縁層の厚みが、前記エミッタホールの直径の２〜５倍であることを特徴とする請求項１〜１１のいずれかに記載の冷陰極表示素子。
【請求項１３】
前記エミッタが、グラファイトナノファイバやカーボンナノチューブからなることを特徴とする請求項１〜１２のいずれかに記載の冷陰極表示素子。
【請求項１４】
表示素子の大きさが５０μｍ×５０μｍ〜１０００μｍ×１０００μｍの範囲にあることを特徴とする請求項１〜１３のいずれかに記載の冷陰極表示素子。
【請求項１５】
下部基板上にカソード電極層、絶縁層及びゲート電極層を順次形成する工程と、前記ゲート電極層上にレジストパターンを形成した後、エッチングによりエミッタホールを形成してメッシュ構造を有するゲート電極層を形成する工程と、前記エミッタホールを通じてエミッタホール下方の絶縁層に対して等方性エッチングにより貫通する空洞を形成する工程と、前記空洞内の前記カソード電極層の露出した表面上にエミッタを形成する工程とによりカソード部を作製し、次いで、前記カソード部と、蛍光体層、アノード用電極層及び上部基板からなるアノード部とを、表示素子の外周部に設けられた支持体を介してはり合わせて冷陰極表示素子を作製することを特徴とする冷陰極表示素子の作製方法。
【請求項１６】
前記空洞を形成する工程において、前記空洞として複数の貫通孔を形成するように等方性エッチングを行い、前記複数の貫通孔のそれぞれにおいて、前記カソード電極層の露出した表面上に複数のエミッタを均一に形成することを特徴とする請求項１５に記載の冷陰極表示素子の作製方法。
【請求項１７】
前記空洞を形成する工程において、前記空洞として連通した１つの貫通孔を形成すると共に、その空洞内部に少なくとも１つの前記絶縁層からなる支柱を内包するように等方性エッチングを行うことを特徴とする請求項１５に記載の冷陰極表示素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冷陰極表示素子及びその作製方法に関する。
【背景技術】
【０００２】
電界電子放出表示素子についての実用化への研究は、従来、エミッタ用としてシリコン基板を異方性エッチングして形成したシリコンチップを主として用いて行われていた。しかし、シリコンチップ作製の技術的困難性に加え、動作電圧が高いことや高電流の放出によるシリコンチップの劣化に伴う素子性能の低下など問題が多かった。そのため、グラファイトナノファイバを初め、カーボン系ナノ材料の優れた種々の物性を半導体分野で利用しようとする試みがなされている。例えば、グラファイトナノファイバが、高電子放出密度、低電界電子放出性能を達成することのできる陰極材料として注目されている。
【０００３】
近年、上記陰極材料の製造方法の改良と相まって、カーボン系材料から作製されたエミッタを有する電界電子放出表示素子について、ディスプレイ用途の分野などで開発・改良が進められている。この場合に、カーボン系エミッタ特有の作製プロセス及びエミッタ形状を考慮して、いかにばらつきが少ない表示性能を有する素子構造を作製するか、また、大面積表示素子への応用を可能とするかについての改良が急務となっている。
【０００４】
カーボン系エミッタは、シリコンチップと比較して電子放出安定性に優れている。しかし、触媒を用いた化学気相成長などにより形成するために、従来の作製プロセスでは、シリコン基板に対する異方性エッチングにより作製されるシリコンチップ作製プロセスの場合と比べて、基板内エミッタ特性のばらつきが大きいものしか得られないという欠点があった。これは、数１０μｍ以上のサイズを有する表示素子やその集合体が形成される基板全体に渡って、化学気相成長により、独立したミクロンサイズのカーボン系エミッタを特性のばらつきを小さくして形成することは大変な技術的困難性を伴うからである。
【０００５】
図７に従来の電界電子放出表示素子の作製工程図を示し、図８に得られた素子のエミッタ配列の一例を模式的に示し、図９に、得られた表示素子のカソード部の断面構造を模式的に示す。この場合、表示素子の大きさ(１００μｍ×１００μｍ)に対応するゲート電極層内に、１０μｍピッチで格子状に配列した１００個のエミッタが設けられており、素子内発光均一性を主眼とした構成ではある。しかし、エミッタとしてカーボン系エミッタを利用すると、製作プロセスによっては、著しく電子放出特性の劣るエミッタが多数存在してしまうなどの問題がしばしば発生する。この原因としては、エミッタを構成するカーボンそのものの特性のばらつきの他に、カソード電極からゲート電極の方向に向かって成長しているエミッタ材料とゲート電極との間の電場の関係に因る電子発散の影響及び電子放出量の低下が挙げられる。図７〜９については、後述する比較例１中で詳細に説明する。
【０００６】
図７〜９では、各エミッタを絶縁層で囲んだ例を示したが、エミッタ用チップとしての垂直配向された多数の炭素ナノチューブとＲＧＢ３色の蛍光体との間にメッシュ構造のゲート電極としての金属膜を有する電界電子放出表示素子の構造が、構造の簡易化及び製造プロセスの簡易化を主眼として提案されている(例えば、特許文献１参照)。この場合、ゲート電極は表示素子の外周で第１スペーサのみで支持されており、下部カソード部と上部アノード部とは素子の外周で第２スペーサのみで付着されている。
【特許文献１】特開２００１−１７６４３１号公報(特許請求の範囲、段落番号０００６など)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように、ゲート電極をメッシュ構造として、エミッタから放出される電子の発散を抑制し、エミッタに対向する位置に配置された蛍光体を効率良く発光させることは可能であるかもしれない。しかし、このようなメッシュ構造のゲート電極を作製する場合、ゲート電極が素子内で形状を維持して短絡することなく把持されるように、強度を考慮して素子の発光面積との関係から電極の厚みを設計せざるを得ず、所定の大きさの素子を設計するには制約が多すぎ、実用化範囲が限られるという問題があった。
【０００８】
本発明の課題は、上述の従来技術の問題点を解決することにあり、製作が容易で、ばらつきが少ない表示性能を有し、かつ大面積表示も可能であると共に、ゲート電極の変形もない電界電子表示素子及びその作製方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の冷陰極表示素子は、下部基板上に形成されたカソード電極層と、前記カソード電極層上方に形成されたゲート電極層と、前記カソード電極層と前記ゲート電極層との間に設けられた貫通する空洞を有する絶縁層と、前記空洞内の前記カソード電極層の露出した表面上に設けられたエミッタと、前記ゲート電極層上に設けられる蛍光体層と、前記蛍光体層上に設けられたアノード用電極層と、上部基板とを備えた冷陰極表示素子において、前記空洞は複数の貫通孔からなり、前記複数の貫通孔のそれぞれには複数のエミッタが均一に設けられ、前記ゲート電極層は前記複数のエミッタの個々の少なくとも上方位置にエミッタホールを有するメッシュ構造からなっていることを特徴とする。
【００１０】
前記複数の貫通孔の開口率の合計は、前記絶縁層全表面積基準で２０％〜７０％の範囲にあることを特徴とする。２０％未満では表示色の均一性が実現されにくく、７０％を超えると、ゲート電極層１６とそれを支える絶縁層１３とからなる架橋構造の強度が低下し、ゲート電極層の変形が生じるからである。
【００１１】
前記ゲート電極層は、絶縁層の一部で支持されていることを特徴とする。
【００１２】
前記下部基板、カソード電極層、ゲート電極層、絶縁層及びエミッタからなるカソード部と、前記蛍光体層、アノード用電極層及び上部基板からなるアノード部とが、表示素子の外周部に設けられたリブのような支持体を介してはりあわされていることを特徴とする。
【００１３】
前記複数の貫通孔は、前記メッシュ構造を有するゲート電極層の形成後にエッチングされて形成されたものであることを特徴とする。
【００１４】
本発明の別の冷陰極表示素子は、前記冷陰極表示素子において、前記空洞が１つの貫通孔からなると共に、その内部に少なくとも１つ、好ましくは複数の前記絶縁層からなる支柱を内包し、前記空洞には複数のエミッタが均一に設けられ、前記ゲート電極層は前記複数のエミッタの個々の少なくとも上方位置にエミッタホールを有するメッシュ構造からなっていることを特徴とする。この場合も、前記と同様に、空洞の開口率は、絶縁層全表面積基準で２０％〜７０％の範囲にあり、また、前記空洞も、メッシュ構造を有するゲート電極層の形成後にエッチングされて形成されたものである。また、前記ゲート電極層は、内包する絶縁層からなる支柱で支持されていることを特徴とする。さらに、この場合も、前記下部基板、カソード電極層、ゲート電極層、絶縁層及びエミッタからなるカソード部と、前記蛍光体層、アノード用電極層及び上部基板からなるアノード部とが、表示素子の外周部に設けられた支持体を介してはりあわされている。
【００１５】
本発明の前記冷陰極表示素子において、エミッタホールの直径は、３μｍ以下、好ましくは０．５μｍ〜３μｍの範囲にあることを特徴とし、絶縁層の厚みは、エミッタホールの直径の２〜５倍であることを特徴とする。エミッタホールの直径が３μｍを超えるとメッシュ構造を作製することが困難になり、０．５μｍ未満では装置コストが高くなり過ぎる。絶縁層の厚みが２倍未満ではエミッタホールから電界が漏れてエミッタに電界がかかりにくくなり、５倍を超えると絶縁層の強度を保つために貫通孔の開口率を低く設定する必要が生じるからである。また、エミッタは、グラファイトナノファイバやカーボンナノチューブからなることが好ましい。さらに、表示素子の大きさは、５０μｍ×５０μｍ〜１０００μｍ×１０００μｍの範囲にあることを特徴とする。５０μｍ×５０μｍ未満であると装置コストが高くなり過ぎ、１０００μｍ×１０００μｍを超えると、例えばフラットパネルディスプレイ(ＦＰＤ)に利用するには大きくなり過ぎる。
【００１６】
本発明の冷陰極表示素子の作製方法は、下部基板上にカソード電極層、絶縁層及びゲート電極層を順次形成する工程と、前記ゲート電極層上にレジストパターンを形成した後、エッチングによりエミッタホールを形成してメッシュ構造を有するゲート電極層を形成する工程と、前記エミッタホールを通じてエミッタホール下方の絶縁層に対して等方性エッチングにより貫通する空洞を形成する工程と、前記空洞内の前記カソード電極層の露出した表面上にエミッタを形成する工程とによりカソード部を作製し、次いで、前記カソード部と、蛍光体層、アノード用電極層及び上部基板からなるアノード部とを、表示素子の外周部に設けられた支持体を介してはり合はり合わせて冷陰極表示素子を作製することを特徴とする。
【００１７】
前記空洞を形成する工程において、前記空洞として複数の貫通孔を形成するように等方性エッチングを行い、前記複数の貫通孔のそれぞれにおいて、前記カソード電極層の露出した表面上に複数のエミッタを均一に形成することを特徴とする。
【００１８】
また、前記空洞を形成する工程において、前記空洞として連通した１つの貫通孔を形成すると共に、その空洞内部に少なくとも１つ、好ましくは複数の前記絶縁層からなる支柱を内包するように等方性エッチングを行うことを特徴とする。
【発明の効果】
【００１９】
本発明の電界電子表示素子によれば、製作が容易で、ばらつきが少ない表示性能を有し、かつ大面積表示も可能であると共に、ゲート電極の変形もないという効果を奏する。これにより、表示素子内の表示色一様性を向上させると共に、素子間のばらつきをも抑制し、高精彩なカラー表示ができるようになるという効果を奏する。
【発明を実施するための最良の形態】
【００２０】
本発明は、上記したように、電界電子放出表示素子及びその作製方法に関し、より詳細には、カーボン系エミッタを使用する電界電子放出表示素子の構造に関するものである。
【００２１】
図１(Ａ)及び(Ｂ)を参照して、本発明に係わる冷陰極表示素子の一実施の形態について説明する。
【００２２】
図１(Ａ)は、表示素子のメッシュ状ゲート電極構造を示す平面図であり、図１(Ｂ)は、図１(Ａ)中の線Ｘ−Ｘからみた表示素子１の構造を示す断面図である。
【００２３】
図１に示すように、下部基板１１の表面上にはカソード電極層１２が配設されており、カソード電極層１２上には絶縁層１３が設けられている。絶縁層１３には、空洞である貫通孔１４が複数個設けられおり、各貫通孔には、露出したカソード電極層１２上に形成された複数のエミッタ１５が設けられている。絶縁層１３上にはゲート電極層１６が形成されており、このゲート電極層は、各エミッタ１５の少なくとも直上にエミッタホール１７を有するメッシュ構造となっている。すなわち、表示素子１内には複数の貫通孔１４が均一に配置され、各貫通孔内には複数のエミッタ１５が均一に配置されている。なお、エミッタ１５は、ゲート電極層１６及び絶縁層１３に接触しないように形成されている。
【００２４】
エミッタ１５としてカーボン系エミッタを用いる場合には、化学気相成長などによるカーボン系エミッタの形成に通常触媒層を成長の起点として利用するため、図示しないが、各エミッタ１５は、カソード電極層１２上の触媒層を介して配設されている。所定の発光を行う表示素子１の１つの大きさは、ゲート電極層１６上に設けられる支持体であるリブ１８で規定され、リブで囲まれたゲート電極層の上方の空間内に表示素子１の発光色を決める蛍光体層１９が配置される。この蛍光体層１９は、アノード用の透明電極層２０を介して上部基板２１上に設けられている。エミッタ１５から放出された電子は、ゲート電極層１６のエミッタホール１７を通過し、蛍光体層１９に入射し、発光が行われる。
【００２５】
図１に示す構造における一種の空洞である貫通孔１４の直径は、ゲート電極層１６の厚みとの兼ね合いで機械的強度を考慮して設計される。各貫通孔１４におけるエミッタホール１７の数密度は一つの表示素子１内で一様とすることが好ましい。各貫通孔１４におけるエミッタホール１７の数密度が高いほど貫通孔間でのエミッタ１５からの電子放出量のばらつきが抑えられ、より好ましい態様となる。
【００２６】
表示素子１において絶縁層１３に設けた貫通孔１４の開口率の合計は、絶縁層全表面積基準で２０％〜７０％の範囲とすることが好ましい。開口率をこの範囲内とすると、表示色の均一性が容易に実現されると共に、ゲート電極層の変形が生じない。図１の形態では、貫通孔１４上に位置するゲート電極層１６のメッシュ状部分は、貫通孔外周の絶縁層１３によりその外周が支持されて自重に対抗して形状を維持しているため、開口率を大きくしない方が好ましい。従って、表示素子１の発光輝度を上げるためには、貫通孔の開口率を大きするのではなく、すなわち貫通孔１４の直径を大きくするのではなく、表示素子中の貫通孔の数を増やす方向で行うことが好ましい。
【００２７】
なお、図１(Ｂ)に示す構造を形成するプロセスにおいて、ゲート電極層１６にエミッタホール１７を形成した後、等方性エッチングなどの手段によりゲート電極層下の絶縁層に貫通孔１４を設ける工程を使用する場合には、架橋構造の強度維持のために離間すべき貫通孔がオーバーエッチングにより側面で連通しないように開口率の設定及びエッチング条件管理に留意する必要があるのは言うまでもない。
【００２８】
上記エミッタホール１７の径は、０．５μｍ〜３μｍの範囲が好ましく、表示素子内で統一することが当然好ましい。また、絶縁層１３の厚みは、エミッタホール径の２〜５倍の範囲とすることが好ましい。絶縁層の厚みをこの範囲にすると、エミッタに満足な電界をかけることができると共に、貫通孔の開口率を大きくすることができる。上述の等方性エッチングなどの手段により絶縁層に貫通孔を設ける工程は、絶縁層の厚みが大きいほどサイドオーバエッチングが進行するので、開口率の設定についてより留意する必要があるのは言うまでもない。
【００２９】
図２(Ａ)及び(Ｂ)は、図１で示された電界電子放出表示素子とは別の実施の態様を示す。図２(Ａ)は、表示素子におけるメッシュ状のゲート電極構造を示す平面図であり、図２(Ｂ)は、図(Ａ)中の線Ｘ−Ｘからみた表示素子１’の構造を示す断面図である。図２において、図１と同じ構成要素は同じ参照番号で表示し、その詳細な説明は省略する。
【００３０】
図２によれば、下部基板１１上に、カソード電極層１２を介して形成された絶縁層１３には、表示素子１’の外周部と共にゲート電極層１６を支える支柱２２(絶縁層からなる支柱)を内包した空洞２３が設けられており、この空洞内には、露出したカソード電極層１２上に形成された複数のエミッタ１５が均一に配置されている。換言すれば、絶縁層のほぼ全体(表示素子のほぼ全体)に渡って１つの貫通孔としての空洞が設けられており、絶縁層１３上のゲート電極層１６は、この表示素子の外周部(すなわち、絶縁層の外周部)と内部の絶縁層からなる支柱２２とによって支持されている。図１に示す構造と同じく、ゲート電極層１６は、各エミッタ１５の少なくとも直上にエミッタホール１７を有するメッシュ構造となっており、また、エミッタ１５は、ゲート電極層１６及び絶縁層１３に接触しないように形成されている。
【００３１】
エミッタ１５としてカーボン系エミッタを用いる場合には、上記したように、化学気相成長などによるカーボン系エミッタの形成に通常触媒層を成長の起点として利用するため、図示しないが、各エミッタ１５は、カソード電極層１２上の触媒層を介して配設されている。所定の発光を行う表示素子１の１つの大きさは、ゲート電極層１６上に設けられる支持体であるリブ１８で規定され、リブで囲まれたゲート電極層の上方の空間内に表示素子１の発光色を決める蛍光体層１９が配置される。この蛍光体層１９は、図１の場合と同様に、アノード用の透明電極層２０を介して上部基板２１上に設けられている。エミッタ１５から放出された電子は、ゲート電極層１６のエミッタホール１７を通過し、蛍光体層１９に入射し、発光が行われる。
【００３２】
図２に示す構造の場合も、表示素子１’において絶縁層１３に設けた空洞２３の開口率は、図１に示す構造の場合と同様な理由により、絶縁層全表面積基準で２０％〜７０％の範囲とすることが好ましい。図２の構造では、空洞２３上に位置するゲート電極層１６のメッシュ状部分は、空洞最外周の絶縁層１３及び絶縁層からなる内包する支柱２２に支持されて自重に対抗して形状を維持している。従って、表示素子１’の発光輝度を上げるためには、空洞２３が内包する支柱２２の直径を小さくし、且つ支柱の数を表示素子内に均一に分散して増やす方向で行うことが好ましい。本構造でも、エミッタホール１７の径は、０．５μｍ〜３μｍの範囲が好ましく、表示素子内で統一することが当然好ましい。また、絶縁層１３の厚みは、図１の場合に説明したのと同様な理由で、エミッタホール径の２〜５倍の範囲とすることが好ましい。
【００３３】
上記実施の形態において、基板としては、表示素子において通常用いられる基板であれば良く、例えばガラスやシリコン、セラミック(例えば、ＳＴＯやＢＴＯなど)からなる基板を用いることができる。カソード電極層材料としては、通常カソード電極材料として用いる金属、合金であれば良く、例えばＣｒ、Ｍｏ、Ｃｕ、Ｗ、Ａｌ及びＮｄから選ばれた金蔵やこれらの金属の少なくとも１種を含む合金を用いることができる。絶縁層材料としては、通常絶縁層として用いる材料でもあれば良く、例えばＳｉＯ２やジルコニアなどを用いることができる。ゲート電極層としては、通常ゲート電極層として用いる金属、合金であれば良く、例えばＣｒ、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ及びＡｌから選ばれた金属やこれらの金属の少なくとも１種を含む合金を用いることができる。また、触媒層材料としては、化学気相成長法において通常触媒材料として用いる金属、合金であれば良く、例えば、Ｆｅ、Ｃｏ及びＮｉのいずれかの金属、或いはインバー、インコネル、ハステロイ、ハーバー(Ｃｏ／Ｃｒ／Ｎｉ／Ｗ／Ｍｏ／Ｍｎ／Ｃ／Ｂｅ／Ｆからなる合金)などの合金を用いることができる。さらに、上記エミッタ材料としては、例えば、通常カーボン系エミッタ材料として用いる材料、好ましくは、グラファイトナノファイバやカーボンナノチューブなどの材料を用いることができる。このカーボン系エミッタの作製プロセスは、特に制限されず、例えば、グラファイトナノファイバは、公知の炭素供給原料と水素ガス等及び触媒を用い、化学気相成長法による通常のプロセスを経て作製することができる。
【００３４】
本発明によれば、上記したように、メッシュ構造を有するゲート電極層は、絶縁層で支持されて、貫通孔あるいは空洞上においてもその形状を維持できるので、ゲート電極層上のリブの配置位置により所定の形状、大きさの表示素子を構成することができる。
【００３５】
本発明によれば、表示素子の大きさには特に制限はないが、例えば一般に５０μｍ×５０μｍ〜１０００μｍ×１０００μｍ、好ましくは８０μｍ×８０μｍ〜１２０μｍ×１２０μｍの範囲としても良く、また、図３に示すように、ＲＧＢ蛍光体層と組み合わせてマトリクス配置し、おのおのの素子を所定の制御によって発光させれば、非常に高精細なカラー表示を行うことができる。
【００３６】
次に、実施例によって本発明を詳細に説明する。
【実施例１】
【００３７】
図４(ａ)〜(ｆ)に示す本発明に係わる表示素子のカソード部の作製工程に従って、図５に示すメッシュ状のゲート電極構造を有するカソード部を作製した。図４及び５において、図１と同じ構成要素は同じ参照番号で表示する。
【００３８】
まず、下部ガラス基板１１の表面上に所定のパターン化された厚み２００ｎｍのＣｒ薄膜からなるカソード電極層１２を形成した後、基板全体に厚み５μｍのＳｉＯ２薄膜からなる絶縁層１３を堆積し、続けて絶縁層上に厚み３００ｎｍのＣｒ薄膜からなるゲート電極層１６を形成した(図４(ａ))。
【００３９】
その後、ゲート電極層１６上にフォトレジストを用いて厚み１．５μｍのレジストパターン２４を形成し(図４(ｂ))、次いでエッチング処理により、所定個数のφ２μｍのエミッタホール１７を形成して、メッシュ構造のゲート電極層１６とした(図４(ｃ))。このレジストパターン２４を残したまま基板を洗浄した後、ＢＨＦ(バッファードフッ酸)をエッチング液として用い、通常の条件で、エミッタホール１７を通じてエミッタホール下の絶縁層１３に対して等方性エッチングを行い、絶縁層内に貫通孔１４を設けた(図４(ｄ))。この場合、図５に示すように、表示素子の表示サイズ(１００μｍ×１００μｍ)に対応するゲート電極層１６内に、φ２０μｍの領域Ａ(貫通孔)を９箇所に均一に配置し、この領域Ａのそれぞれに、１３個のエミッタホールを４μｍピッチで格子状に設けた。この実施例では、表示サイズ１００μｍ×１００μｍの表示素子において、全貫通孔１４による絶縁層の開口率は約２７％であった。
【００４０】
さらに続けて、レジストパターン２４をゲート電極層１６上に残したまま基板を洗浄した後、基板に対してＦｅをスパッタ成膜することにより、エミッタホール１７直下の貫通孔１４に露出したカソード電極層１２上に、エミッタホール配置パターンが投影されたＦｅの触媒層を厚み５０ｎｍ程度で形成した(図４(ｅ))。
【００４１】
その後、レジストパターン２４上に付着したＦｅ層をレジストのリフトオフ処理と共に除去した。触媒層が形成された基板を再度洗浄した後、プラズマＣＶＤ装置内で、基板温度５５０℃、流量比率が１：２のＣＨ４とＨ２との混合ガスを用い、２．４５ＧＨｚ、圧力を０．１Ｐａとして２０分の成長時間の条件で、化学気相成長によりカーボンナノチューブをエミッタホール１７直下のカソード電極層１２上に垂直に成長させた(図４(ｆ))。
【００４２】
かくして、カソード電極層１２上に垂直に配向したカーボンナノチューブで構成される複数のエミッタ１５が各貫通孔１７の孔内に形成されたカソード部が作製された。得られたカソード部の断面を電子顕微鏡で観察したところ、各貫通孔内において均一にカーボンナノチューブが垂直に成長していることを観察できた。
【００４３】
その後、ゲート電極層１６上に表示素子の外形をなす矩形のリブ(図１の１８)を設けて、上記のようにして得られたカソード部と、透明電極層及び蛍光体層を積層した組として上部ガラス基板に設けたアノード部とを、蛍光体層がゲート電極層に対向するように高さ５００μｍのリブを介してはり合わせて表示素子を構成した。
【実施例２】
【００４４】
実施例１と同様の方法で  図４に示す本発明に係わる表示素子のカソード部の作製工程に準じて、図５に示すメッシュ状のゲート電極構造を有するカソード部を作製した。但し、図４(ｅ)に示したように、エミッタホール１７直下の貫通孔１４に露出したカソード電極層１２上に、エミッタホール配置パターンが投影されたＦｅの触媒層を厚み５０ｎｍ程度で形成した後、プラズマＣＶＤ法ではなく、熱ＣＶＤ法によりグラファイトナノファイバを成長させた。
【００４５】
すなわち、レジストパターン２４上に付着したＦｅ層をレジストのリフトオフ処理と共に除去し、触媒層が形成された基板を再度洗浄した後、熱ＣＶＤ装置内で、基板温度５５０℃、流量比率が１：１のＣＯとＨ２との混合ガスを用い、圧力を０．１ＭＰａとして２０分の成長時間で、化学気相成長によりグラファイトナノファイバをエミッタホール１７直下のカソード電極層１２上に成長させた。このようにして、カソード電極層上に配向したグラファイトナノファイバで構成される複数のエミッタが各貫通孔の孔内に形成されたカソード部が作製された。得られたカソード部の断面を電子顕微鏡で観察したところ、各貫通孔内において均一にスパゲッテイ様状態(すなわち、カールした状態)で成長していることが観察できた。
【００４６】
その後、実施例１と同様に、ゲート電極層上に表示素子の外形をなす矩形のリブを設けて、上記のようにして得られたカソード部と、透明電極層及び蛍光体層を積層した組として上部ガラス基板に設けたアノード部とを、蛍光体層がゲート電極層に対向するようにリブを介してはり合わせて表示素子を構成した。
(比較例１)
【００４７】
図７(ａ)〜(ｆ)に示す表示素子のカソード部の作製工程に従って、図８に示すゲート電極構造を有するカソード部を作製した。図９に得られたカソード部の断面図を示す。図７〜９において、図４及び５と同じ構成要素は同じ参照番号で表示する。
【００４８】
実施例１の場合とエミッタホールの配列は異なるが、カソード部の形成工程は実施例１に準じて行った。但し、エミッタホール１７毎に独立した貫通孔２７を絶縁層１３内に設けた。形成された貫通孔の大きさはφ約４μｍであり、貫通孔の開口率の合計は、全絶縁層１３表面積基準で約１２％であった。エミッタ２６が貫通孔２７の孔内に形成された後、アノード用の透明電極層と蛍光体層とを積層した組として上部ガラス基板に設けたアノード部を、蛍光体層がゲート電極層に対向するようにはり合わせて表示素子を構成した。
【００４９】
上記実施例１で得られた表示素子と比較例１の表示素子とを比較すると、実施例１の表示素子は、発光範囲内での発光均一性が比較例１の表示素子の場合よりも高く、また、同一基板上に多数形成した場合の素子間ばらつき及び基板毎のばらつきの両方とも、比較例１の表示素子と比べて小さかった。エミッタ毎の電子放出性能を測定して検証したところ、実施例１の表示素子は比較例１の表示素子と比べて性能のばらつきが小さかった。
【実施例３】
【００５０】
図４(ａ)〜(ｆ)に示す本発明に係わる表示素子のカソード部の作製工程に準じて、図６に示すメッシュ状のゲート電極構造を有するカソード部を作製した。
【００５１】
まず、実施例１の記載に従って、下部ガラス基板１１の表面上に、厚み２００ｎｍのＣｒ薄膜からなるカソード電極層１２、厚み５μｍのＳｉＯ２薄膜からなる絶縁層１３、及び厚み３００ｎｍのＣｒ薄膜からなるゲート電極層１６を順次形成した。その後、ゲート電極層１６上に厚み１．５μｍのレジストパターン２４を形成し、エッチング処理により、所定個数のφ２μｍのエミッタホール１７を形成して、メッシュ構造のゲート電極層１６とした。この場合、エミッタホール１７の形成領域を図６に示す領域Ｂ’とし、実施例１の場合と異なるメッシュ構造のゲート電極層を形成した。
【００５２】
すなわち、表示素子の表示サイズ(１００μｍ×１００μｍ)に対応するゲート電極層１６内に均一に配置されたφ２０μｍの領域Ａ’(９箇所)を除く領域Ｂ’内に、３８７個のエミッタホールを４μｍピッチで格子状に設けた。
【００５３】
次いで、レジストを残したまま基板を洗浄した後、ＢＨＦをエッチング液として用い、エミッタホール１７を通じてエミッタホール下の絶縁層１３に対して通常の条件で等方性エッチングを行い、上記９箇所の領域Ａ’にφ２０μｍ程度の絶縁層を支柱２２として残すようにして１つの貫通する空洞(図２(Ｂ)の２３に対応する)を絶縁層に設けた。本実施例では、表示サイズ１００μｍ×１００μｍの表示素子において、空洞の開口率は絶縁層全表面積の約６９％であった。
【００５４】
さらに続けて、実施例１と同様にして、エミッタホール直下の空洞に露出したカソード電極層上に、エミッタホール配置パターンが投影されたＦｅからなる触媒層を厚み５０ｎｍ程度で形成した。
【００５５】
次いで、Ｆｅ層の付着したレジストパターンをリフトオフ処理と共に除去した。触媒層が形成された基板を再度洗浄した後、プラズマＣＶＤ装置内で、化学気相成長により、実施例１と同じ条件で、エミッタホール直下のカソード電極層上にカーボンナノチューブを垂直に配向せしめた複数のエミッタを空洞内に形成した。
【００５６】
かくして得られたカソード部の断面を電子顕微鏡で観察したところ、空洞内において均一にカーボンナノチューブが垂直に成長していることを観察できた。
【００５７】
その後、ゲート電極層上に表示素子の外形をなす矩形のリブを設けて、上記のようにして得られたカソード部と、アノード用の透明電極層及び蛍光体層を積層した組として上部ガラス基板に設けたアノード部とを、蛍光体層がゲート電極層に対向するように高さ５００μｍのリブを介してはり合わせて表示素子を構成した。
【００５８】
上記実施例３で得られた表示素子と比較例１の表示素子とを比較すると、実施例３の表示素子は、発光範囲内での発光均一性が実施例１の場合と同様に比較例１の表示素子の場合よりも高く、また、同一基板上に多数形成した場合の素子間ばらつき及び基板毎のばらつきの両方とも、比較例１の表示素子と比べて小さかった。エミッタ数が実施例１に比べて多かったため、ゲート電圧を下げて輝度を実施例１と同等とした場合での評価結果も実施例１と遜色ないものであった。
【００５９】
上記実施例では、基板としてガラス基板を用いたが、シリコンなどからなる基板を用いることもでき、カソード電極層材料としてＣｒを用いたが、Ｍｏ、Ｃｕ、Ｗ、Ａｌ、Ｎｄなども用いることもでき、ゲート電極層としてＣｒを用いたが、Ｐｄ、Ｍｏ、Ｎｄ、Ｃｕ、Ｗ、Ａｌを用いることもできる。また、触媒層材料としてＦｅを用いたが、Ｃｏ、Ｎｉ、インバー、インコネル、ハステロイ、ハーバーなどを用いることもできる。
【産業上の利用可能性】
【００６０】
本発明によれば、化学気相成長により、製作が容易で、ばらつきが少ない表示性能を有し、且つ大面積表示も可能であると共に、ゲート電極層の変形もない表示素子構造体を提供できるので、本発明は化学気相成長法により形成したエミッタを用いる表示素子の分野で利用可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明に係わる冷陰極表示素子の構造の一実施の形態を模式的に示す構造図であり、(Ａ)は、メッシュ状のゲート電極構造の平面図、(Ｂ)は、表示素子の構造を示す断面図。
【図２】本発明に係わる冷陰極表示素子の構造の別の実施の形態を模式的に示す構造図であり、(Ａ)は、メッシュ状のゲート電極構造の平面図、(Ｂ)は、表示素子の構造を示す断面図。
【図３】カラー表示装置の素子配列を説明する平面図。
【図４】実施例１における冷陰極表示素子のカソード部の作製プロセスを示す工程図。
【図５】実施例１で得られたメッシュ状のゲート電極構造を模式的に示す平面図。
【図６】実施例２で得られたメッシュ状のゲート電極構造を模式的に示す平面図。
【図７】比較例１における従来の冷陰極表示素子のカソード部の作製プロセスを示す工程図。
【図８】比較例１で得られた冷陰極表示素子のゲート電極構造を模式的に示す平面図。
【図９】比較例１で得られた冷陰極表示素子のカソード部の構造を模式的に示す断面図。
【符号の説明】
【００６２】
１  冷陰極表示素子                    １１  基板
１２  カソード電極層                    １３  絶縁層
１４  貫通孔                            １５  エミッタ
１６  ゲート電極層                      １７  エミッタホール
１８  リブ                              １９  蛍光体層
２０  透明電極層                        ２１  基板
２２  支柱(絶縁層)                      ２３  空洞
２４  レジストパターン                  ２５  触媒層
２６  カーボンナノチューブ              ２７  貫通孔
【図１】
2006338898.tif 000003
【図２】
2006338898.tif 000004
【図３】
2006338898.tif 000005
【図４】
2006338898.tif 000006
【図５】
2006338898.tif 000007
【図６】
2006338898.tif 000008
【図７】
2006338898.tif 000009
【図８】
2006338898.tif 000010
【図９】
2006338898.tif 000011