(57)【要約】【課題】マイコン端子への入力信号によるＣＰＵのウェイクアップにおいて、ノイズによるＣＰＵのウェイクアップを抑制する。【解決手段】マイコン端子１０を介して外部から入力される信号を取り込む入力ポート２１と、入力ポート２１から取り込んだ信号の状態に基づいて処理を実行するＣＰＵ２２とを備えるマイクロコンピュータ２０において、マイコン端子１０の信号値が所定の閾値を２回連続して超えた場合に２度一致フィルタ１１が正常な入力信号があったと判断し、エッジ検出回路１２が２度一致フィルタ１１を通過した信号のエッジを検出する。【選択図】  図５
2006215706.tif 000002
【特許請求の範囲】
【請求項１】
マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて処理を実行するＣＰＵとを備えるマイクロコンピュータにおいて、
フィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子からの信号を通過させる２度一致フィルタと、
前記２度一致フィルタを通過した信号のエッジを検出するエッジ検出回路と、
前記エッジ検出回路により信号のエッジが検出されたときにウェイクアップされるＣＰＵと
を備えることを特徴とするマイクロコンピュータ。
【請求項２】
マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて通常動作モードと低消費電力モードとを切り換えるＣＰＵと、低消費電力モードでもサブクロックの発生を継続するサブクロック発生回路とを備えるマイクロコンピュータにおいて、
サブクロック発生回路からのフィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子からの信号を通過させる２度一致フィルタと、
前記２度一致フィルタを通過した信号のエッジを検出するエッジ検出回路と、
前記エッジ検出回路により信号のエッジが検出されたときに動作モードが低消費電力モードであれば通常動作モードにウェイクアップされるＣＰＵと
を備えることを特徴とするマイクロコンピュータ。
【請求項３】
前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの半周期の間隔を空けて２回サンプリングすることを特徴とする請求項１または請求項２記載のマイクロコンピュータ。
【請求項４】
前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの数周期の間隔を空けて２回サンプリングすることを特徴とする請求項１または請求項２記載のマイクロコンピュータ。
【請求項５】
マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて処理を実行するＣＰＵとを備えるマイクロコンピュータのウェイクアップ検出方法であって、
フィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子からの信号を２度一致フィルタにより通過させる工程と、
前記２度一致フィルタを通過した信号のエッジをエッジ検出回路により検出する工程と、
前記エッジ検出回路により信号のエッジが検出されたときにＣＰＵをウェイクアップさせる工程と
を含むことを特徴とするウェイクアップ検出方法。
【請求項６】
マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて通常動作モードと低消費電力モードとを切り換えるＣＰＵと、低消費電力モードでもサブクロックの発生を継続するサブクロック発生回路とを備えるマイクロコンピュータのウェイクアップ検出方法であって、
サブクロック発生回路からのフィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子からの信号を２度一致フィルタにより通過させる工程と、
前記２度一致フィルタを通過した信号のエッジをエッジ検出回路により検出する工程と、
前記エッジ検出回路により信号のエッジが検出されたときにＣＰＵの動作モードが低消費電力モードであればＣＰＵを通常動作モードにウェイクアップさせる工程と
を含むことを特徴とするウェイクアップ検出方法。
【請求項７】
前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの半周期の間隔を空けて２回サンプリングすることを特徴とする請求項５または請求項６記載のウェイクアップ検出方法。
【請求項８】
前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの数周期の間隔を空けて２回サンプリングすることを特徴とする請求項５または請求項６記載のウェイクアップ検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマイクロコンピュータおよびウェイクアップ検出方法に関し、詳しくはマイコン端子への入力信号によるＣＰＵ（Central Processing Unit）のウェイクアップを検出するマイクロコンピュータおよびそのウェイクアップ検出方法に関する。
【背景技術】
【０００２】
車両制御用の電子制御装置（ＥＣＵ; Electric Control Unit）を構成するマイクロコンピュータには、車両の状態を表すセンサやスイッチからの状態信号や他のＥＣＵからの制御要求等の様々な信号を入力するための入力ポートが多数設けられており、これら入力ポートを介して取り込んだ信号に基づいて各種処理を実行するようになっている。このような処理のために監視対象となる入力ポートは、車両制御の高機能化に従って増加する傾向にある。
【０００３】
従来、この種のマイクロコンピュータは、何も仕事がない状態では、ＣＰＵが消費電力削減のために比較的短いウェイクアップ状態と比較的長いスリープ状態とをｍｓまたはｓオーダーで周期的に繰り返す低消費電力モードとなっているが、低消費電力モード中に、ユーザからのスイッチ押下等の入力信号があった場合、ＣＰＵが即座に反応（ウェイクアップ）して適切な処理を実施する必要がある。
【０００４】
従来技術では、低消費電力モードから通常動作モードへの復帰を判断するエッジ検出回路にマイコン端子から信号が直接入力されていたので、エッジ検出回路が信号を１回でも検出すると、入力信号のパルス幅の大小にかかわらず、正常信号として受け付けていた（例えば、特許文献１参照）。
【０００５】
図７は、従来のマイクロコンピュータの要部およびその動作を説明する図である。このマイクロコンピュータは、マイコン端子５０と、エッジ検出回路５２と、割り込み要求レジスタ５３と、データバス５４と、アドレスバス５５と、制御レジスタ５６とを含んで構成されていた。
【０００６】
このような従来のマイクロコンピュータでは、図８に示すように、マイコン端子５０への入力信号が何もない場合、ＣＰＵ（図示せず）は、比較的短いウェイクアップ状態と比較的長いスリープ状態とをｍｓ〜ｓオーダーで定期的に繰り返す低消費電力モードとなっていた。また、スリープ状態のときも、サブクロックの発生を継続していて、例えば、２５ｋＨｚのサブクロックを出力していた（例えば、特許文献２参照）。
【０００７】
低消費電力モードにおいて、図９に示すように、マイコン端子５０への正常信号（スイッチ押下等）の入力があった場合、マイクロコンピュータは、マイコン端子５０の信号値をサブクロックをフィルタクロックとしてサンプリング（１回読み）し、サンプリング値が所定の閾値を超えていた場合に、ＣＰＵをウェイクアップさせて通常動作モードに移行していた。
【特許文献１】特開２００２−０６３１５０号公報
【特許文献２】特開２００１−１１１３８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、従来のマイクロコンピュータでは、図１０に示すように、マイコン端子５０への入力信号にノイズが混ざると、信号のサンプリングが1回読みであったので、マイクロコンピュータは、ノイズを信号として誤検出して、ＣＰＵを低消費電力モードから通常動作モードに移行させてしまうという問題点があった。詳しくは、極端にパルス幅の小さいノイズのような信号がマイコン端子に入ってしまった場合でも、信号として検出していたので、ＣＰＵが低消費電力モードから通常動作モードに復帰されてしまい、ノイズが極めて多い環境では間違って動作してしまうことにより、車両等のバッテリー上がりに繋がる可能性があるという問題点があった。
【０００９】
そこで、本発明の課題は、マイコン端子への入力信号によるＣＰＵのウェイクアップにおいて、ノイズによるＣＰＵのウェイクアップを抑制するようにしたマイクロコンピュータを提供することにある。
【００１０】
また、本発明の他の課題は、マイコン端子への入力信号によるＣＰＵのウェイクアップにおいて、ノイズによるＣＰＵのウェイクアップを抑制するようにしたウェイクアップ検出方法を提供することにある。
【課題を解決するための手段および発明の効果】
【００１１】
請求項１記載のマイクロコンピュータは、マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて処理を実行するＣＰＵとを備えるマイクロコンピュータにおいて、フィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子からの信号を通過させる２度一致フィルタと、前記２度一致フィルタを通過した信号のエッジを検出するエッジ検出回路と、前記エッジ検出回路により信号のエッジが検出されたときにウェイクアップされるＣＰＵとを備えることを特徴とする。請求項１記載のマイクロコンピュータによれば、入力信号を検出するエッジ検出回路の前段に２度一致フィルタを追加したので、フィルタクロックに基づいてマイコン端子の信号値をサンプリングして２度連続して所定の閾値を超えた場合のみ、信号をエッジ検出回路に伝えることができる。このため、数μｓ程度のノイズがマイコン端子に入った場合でもノイズを検出していた従来のマイクロコンピュータに比べて、例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、信号値が最少２０μｓの間隔で所定の閾値を２回連続して超えることが必要となるため、ノイズによるＣＰＵのウェイクアップを防止することが可能となる。車両としては、ノイズによってＣＰＵが誤ってウェイクアップすることがなくなるため、消費電力削減の効果がある。 
【００１２】
請求項２記載のマイクロコンピュータは、マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて通常動作モードと低消費電力モードとを切り換えるＣＰＵと、低消費電力モードでもサブクロックの発生を継続するサブクロック発生回路とを備えるマイクロコンピュータにおいて、サブクロック発生回路からのフィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子からの信号を通過させる２度一致フィルタと、前記２度一致フィルタを通過した信号のエッジを検出するエッジ検出回路と、前記エッジ検出回路により信号のエッジが検出されたときに動作モードが低消費電力モードであれば通常動作モードにウェイクアップされるＣＰＵとを備えることを特徴とする。請求項２記載のマイクロコンピュータによれば、入力信号を検出するエッジ検出回路の前段に、２度一致フィルタを追加するので、２度一致フィルタにおいて、サブクロック発生回路からのフィルタクロックに基づいてサンプリングして２度連続して信号値がともに所定の閾値を超えている場合のみ、信号をエッジ検出回路に伝えることができる。このため、従来のマイクロコンピュータでは、数μｓ程度のノイズがマイコン端子に入った場合でもノイズを検出していたが、例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、信号が最少２０μｓの間隔で所定の閾値を２回連続して超えることが必要となるため、ノイズによるＣＰＵの低消費電力モードから通常動作モードへの復帰を防止することが可能となる。車両としては、ノイズによってＣＰＵが誤ってウェイクアップすることがなくなるため、消費電力削減の効果がある。 
【００１３】
請求項３記載のマイクロコンピュータは、請求項１または請求項２記載のマイクロコンピュータにおいて、前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの半周期の間隔を空けて２回サンプリングして、２回のサンプリングにおける信号値がともに所定の閾値を超えている場合にのみ、信号を通過させることを特徴とする。請求項３記載のマイクロコンピュータによれば、フィルタクロックの半周期というきわめて短い間隔で２回のサンプリングを行うので、２回のサンプリングを行うことによる遅れがマイクロコンピュータの動作の遅れに繋がることはない。例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、最少２０μｓの間隔で２回サンプリングを行うことになるが、この間隔による遅れがマイクロコンピュータの動作の遅れに繋がることはほとんどなく、ましてこの遅れを人間が車両等の動作の遅れとして感知することは不可能である。
【００１４】
請求項４記載のマイクロコンピュータは、請求項１または請求項２記載のマイクロコンピュータにおいて、前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの数周期の間隔を空けて２回サンプリングして、２回のサンプリングにおける信号値がともに所定の閾値を超えている場合にのみ、信号を通過させることを特徴とする。請求項４記載のマイクロコンピュータによれば、フィルタクロックの数周期というきわめて短い間隔で２回のサンプリングを行うので、２回のサンプリングを行うことによる遅れがマイクロコンピュータの動作の遅れに繋がることはない。例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、最少４０μｓの間隔で２回サンプリングを行うことになるが、この間隔による遅れがマイクロコンピュータの動作の遅れに繋がることはほとんどなく、ましてこの遅れを人間が車両等の動作の遅れとして感知することは不可能である。
【００１５】
請求項５記載のウェイクアップ検出方法は、マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて処理を実行するＣＰＵとを備えるマイクロコンピュータのウェイクアップ検出方法であって、マイコン端子の信号値が所定の閾値を２回連続して超えた場合に２度一致フィルタにより信号を通過させる工程と、前記２度一致フィルタを通過した信号のエッジをエッジ検出回路により検出する工程と、前記エッジ検出回路により信号のエッジが検出されたときにＣＰＵをウェイクアップさせる工程とを含むことを特徴とする。請求項５記載のウェイクアップ検出方法によれば、入力信号を検出するエッジ検出回路の前段に２度一致フィルタを追加したので、フィルタクロックに基づいてマイコン端子の信号値をサンプリングして２度連続して所定の閾値を超えた場合のみ、信号をエッジ検出回路に伝えることができる。このため、数μｓ程度のノイズがマイコン端子に入った場合でもノイズを検出していた従来のマイクロコンピュータに比べて、例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、信号値が最少２０μｓの間隔で所定の閾値を２回連続して超えることが必要となるため、ノイズによるＣＰＵのウェイクアップを防止することが可能となる。車両としては、ノイズによってＣＰＵが誤ってウェイクアップすることがなくなるため、消費電力削減の効果がある。
【００１６】
請求項６記載のウェイクアップ検出方法は、マイコン端子を通じて外部から入力される信号を取り込む入力ポートと、該入力ポートから取り込んだ信号の状態に基づいて通常動作モードと低消費電力モードとを切り換えるＣＰＵと、低消費電力モードでもサブクロックの発生を継続するサブクロック発生回路とを備えるマイクロコンピュータのウェイクアップ検出方法であって、サブクロック発生回路からのフィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子からの信号を２度一致フィルタにより通過させる工程と、前記２度一致フィルタを通過した信号のエッジをエッジ検出回路により検出する工程と、前記エッジ検出回路により信号のエッジが検出されたときにＣＰＵの動作モードが低消費電力モードであればＣＰＵを通常動作モードにウェイクアップさせる工程とを含むことを特徴とする。請求項６記載のウェイクアップ検出方法によれば、入力信号を検出するエッジ検出回路の前段に、２度一致フィルタを追加するので、２度一致フィルタにおいて、サブクロック発生回路からのフィルタクロックに基づいてサンプリングして２度連続して信号値がともに所定の閾値を超えている場合のみ、信号をエッジ検出回路に伝えることができる。このため、従来のマイクロコンピュータでは、数μｓ程度のノイズがマイコン端子に入った場合でもノイズを検出していたが、例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、信号が最少２０μｓの間隔で所定の閾値を２回連続して超えることが必要となるため、ノイズによるＣＰＵの低消費電力モードから通常動作モードへの復帰を防止することが可能となる。車両としては、ノイズによってＣＰＵが誤ってウェイクアップすることがなくなるため、消費電力削減の効果がある。
【００１７】
請求項７記載のウェイクアップ検出方法は、請求項５または請求項６記載のウェイクアップ検出方法において、前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの半周期の間隔を空けて２回サンプリングして、２回のサンプリングにおける信号値がともに所定の閾値を超えている場合にのみ、信号を通過させることを特徴とする。請求項７記載のウェイクアップ検出方法によれば、
フィルタクロックの半周期というきわめて短い間隔で２回のサンプリングを行うので、２回のサンプリングを行うことによる遅れがマイクロコンピュータの動作の遅れに繋がることはない。例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、最少２０μｓの間隔で２回サンプリングを行うことになるが、この間隔による遅れがマイクロコンピュータの動作の遅れに繋がることはほとんどなく、ましてこの遅れを人間が車両等の動作の遅れとして感知することは不可能である。
【００１８】
請求項８記載のウェイクアップ検出方法は、請求項５または請求項６記載のウェイクアップ検出方法において、前記２度一致フィルタが、マイコン端子に入力された信号を、フィルタクロックの数周期の間隔を空けて２回サンプリングして、２回のサンプリングにおける信号値がともに所定の閾値を超えている場合にのみ、信号を通過させることを特徴とする。請求項８記載のウェイクアップ検出方法によれば、
フィルタクロックの数周期というきわめて短い間隔で２回のサンプリングを行うので、２回のサンプリングを行うことによる遅れがマイクロコンピュータの動作の遅れに繋がることはない。例えば、２５ｋＨｚのサブクロックをフィルタクロックとして用いた場合、最少４０μｓの間隔で２回サンプリングを行うことになるが、この間隔による遅れがマイクロコンピュータの動作の遅れに繋がることはほとんどなく、ましてこの遅れを人間が車両等の動作の遅れとして感知することは不可能である。
【発明を実施するための最良の形態】
【００１９】
低消費電力モードにおいても動作可能なマイクロコンピュータ内部のサブクロックを利用してフィルタクロックを生成し、このフィルタクロックを用いて入力信号を常時サンプリングし、マイコン端子の信号値が２回連続して所定の閾値を超えている場合（２度一致時）のみ正常な入力信号があったと判断する。 
【００２０】
以下、本発明の実施例について図面を参照しながら詳細に説明する。
【実施例１】
【００２１】
図１は、本発明の実施例１に係るマイクロコンピュータのＩ／Ｏ（Input/Output）ポートを示すブロック図である。本実施例１に係るマイクロコンピュータは、マイコン端子１０と、２度一致フィルタ１１と、エッジ検出回路１２と、割り込み要求レジスタ１３と、データバス１４と、アドレスバス１５と、制御レジスタ１６とを含んで構成されている。
【００２２】
マイコン端子１０は、外部割込みやインプットキャプチャ割込みのための入力端子である。
【００２３】
２度一致フィルタ１１は、フィルタクロックに基づいてマイコン端子の信号値をサンプリングし、サンプリングされた信号値が２回連続して所定の閾値を超えた場合にマイコン端子１０からの信号を通過させるフィルタである。
【００２４】
エッジ検出回路１２は、２度一致フィルタ１１を通過した信号のエッジを検出する。
【００２５】
割り込み要求レジスタ１３は、データバス１４およびアドレスバス１５を介してＣＰＵ２２（図５参照）にポート割り込みをリクエストするレジスタである。
【００２６】
データバス１４は、ＣＰＵ２２（図５参照）に接続されたデータ転送用の母線である。
【００２７】
アドレスバス１５は、ＣＰＵ２２（図５参照）に接続されたアドレス用の母線である。
【００２８】
制御レジスタ１６は、データバス１４およびアドレスバス１５を介してＣＰＵ２２（図５参照）へのポート割り込みをコントロールするレジスタである。
【００２９】
図２は、マイコン端子１０に何も入力信号がない場合に、ＣＰＵ２２（図５参照）が、比較的短いウェイクアップ状態と比較的長いスリープ状態とをｍｓまたはｓオーダーで周期的に繰り返す低消費電力モードを表すタイミングチャートである。なお、ＣＰＵ２２がスリープ状態のときにも、サブクロックの発生は継続されている。
【００３０】
図３は、マイコン端子１０に正常信号（スイッチ押下等）の入力があった場合に、マイクロコンピュータが、入力信号をフィルタクロックの半周期で２回サンプリング（２回読み）して、ＣＰＵ２２（図５参照）をウェイクアップ（正常な動作）するようすを示すタイミングチャートである。
【００３１】
図４は、マイコン端子１０にノイズが入力されてしまった場合でも、マイクロコンピュータが、サンプリングが２回読みなので、ＣＰＵ２２（図５参照）をウェイクアップしないようすを示すタイミングチャートである。
【００３２】
次に、このように構成された実施例１に係るマイクロコンピュータの動作について、図１ないし図４を参照しながら説明する。
【００３３】
マイコン端子１０に何も入力信号がない場合、マイクロコンピュータは、図２に示すように、比較的短いウェイクアップ状態と比較的長いスリープ状態とをｍｓまたはｓオーダーで周期的に繰り返す低消費電力モードとなる。
【００３４】
この低消費電力モードにおいて、マイコン端子１０に正常信号（スイッチ押下等）の入力があった場合、図３に示すように、入力信号をフィルタクロックの半周期で２回サンプリング（２回読み）して、ＣＰＵ２２（図５参照）をウェイクアップ（正常な動作）する。
【００３５】
一方、マイコン端子１０に数μｓのノイズが入力されてしまった場合、マイクロコンピュータは、図４に示すように、サンプリングが２回読みなので、ノイズが入ってもＣＰＵ２２（図５参照）をウェイクアップしない。よって、信号の誤検出を防止できる。
【００３６】
なお、２度一致フィルタ１１によるフィルタクロックの半周期での２回サンプリングにより、例えば２０μｓの正常信号の入力遅れが発生するが、この遅れがマイクロコンピュータの動作の遅れに繋がることはほとんどなく、ましてこの遅れを人間が車両等の動作の遅れとして感知することはできない。
【００３７】
図５は、図１に示したＩ／Ｏポートを含むマイクロコンピュータ２０の全体構成を示す回路ブロック図である。本実施例１に係るマイクロコンピュータ２０は、マイコン端子１０と、Ｉ／Ｏポート２１と、ＣＰＵ２２と、ＲＯＭ（Read Only Memory）２３と、ＲＡＭ（Random Access Memory）２４と、サブクロック発生回路２５と、低消費動作制御回路２６と、メインクロック発生回路２７とから、その主要部が構成されている。なお、図５中、符号２８は、メインクロック発生回路２７に接続される発振素子を示す。
【００３８】
マイコン端子１０は、マイクロコンピュータ２０に設けられた外部割り込み端子やインプットキャプチャ端子等である。
【００３９】
Ｉ／Ｏポート２１は、マイクロコンピュータ２０のＩ／Ｏを行うポートであり、既述した２度一致フィルタ１１と、エッジ検出回路１２と、割り込み要求レジスタ１３と、制御レジスタ１６とを含んで構成されている。
【００４０】
ＣＰＵ２２は、マイクロコンピュータ２０に内蔵される処理ユニットである。
【００４１】
ＲＯＭ２３は、ＣＰＵ２２の動作を制御する制御プログラムおよびそのデータを格納する不揮発性メモリである。
【００４２】
ＲＡＭ２４は、ＣＰＵ２２上で動作する制御プログラムが使用する一時データを保持する揮発性メモリである。
【００４３】
サブクロック発生回路２５は、ＣＲ発振等により、例えば２５ｋＨｚのサブクロックを発生する。サブクロック発生回路２５は、サブクロックを、２度一致フィルタ１１，エッジ検出回路１２および低消費動作制御回路２６に供給する。
【００４４】
低消費動作制御回路２６は、ＣＰＵ２２からの動作要求に基づいてサブクロック発生回路２５からのサブクロックで低消費電力モードでのＣＰＵ２２の動作を制御する回路である。詳しくは、通常動作モードでは、メインクロック発生回路２７に動作指示を与えると同時にＣＰＵ２２にウェイクアップ信号を与えて、ＣＰＵ２２をメインクロックで連続動作させる。また、低消費電力モードでは、メインクロック発生回路２７に動作指示と停止指示とを交互に与えるととともに、ＣＰＵ２２に間欠的にウェイクアップ信号を与えて、ＣＰＵ２２をメインクロックで間欠動作させる。
【００４５】
メインクロック発生回路２７は、低消費動作制御回路２６からの動作指示または停止指示に応じて、発振素子２８の発振に基づいてＣＰＵ２２の動作クロックとなるメインクロックを発生して、ＣＰＵ２２に供給する。
【００４６】
図６を参照すると、Ｉ／Ｏポート２１では、マイコン端子１０（信号ａ）はＤ型フリップフロップ３１のデータ入力端子Ｄに接続され、Ｄ型フリップフロップ３１のクロック端子にはフィルタクロックが入力されている。Ｄ型フリップフロップ３１の出力端子Ｑは、２度一致検出回路３３の一方の入力端子に接続されるとともに、Ｄ型フリップフロップ３２のデータ入力端子Ｄに接続されている。Ｄ型フリップフロップ３２のクロック端子にはフィルタクロックが入力されている。Ｄ型フリップフロップ３２の出力端子Ｑ（信号ｃ）は、２度一致検出回路３３の他方の入力端子に接続されるとともに、ラッチ３４のデータ入力端子Ｄに接続されている。２度一致検出回路３３の出力端子（信号ｄ）は、ラッチ３４の制御端子Ｅに接続されているとともに、エッジ検出回路１２の一方の入力端子に接続されている。ラッチ３４のクロック端子にはフィルタクロックが入力され、ラッチ３４の出力端子Ｑ（信号ｅ）はエッジ検出回路１２の他方の入力端子に接続されている。エッジ検出回路１２の出力端子（信号ｆ）は、割り込み要求レジスタ１３に接続されている。
【００４７】
このように構成されたＩ／Ｏポート２１では、マイコン端子１０に正常信号が入力された場合には、符号Ａで示すように、信号ｂおよび信号ｃが同時にハイ（Ｈ）となり、２度一致検出信号ｄが出力されるため、エッジ検出信号ｆが出力される。
【００４８】
一方、マイコン端子１０にノイズが入力された場合には、符号Ｂに示すように、サンプリングのタイミングではないので、信号ｂは出力されない。
【００４９】
符号Ｃに示すように、ノイズにより信号ｂおよび信号ｃが出力される場合もあるが、信号ｂと信号ｃとが同時にハイ（Ｈ）になることはないので、２度一致フィルタ１１から一致検出信号ｄは出力されない。このため、エッジ検出回路１２は、一致検出信号ｄを入力することができないので、エッジ検出信号ｆを発生しない。よって、割り込み要求レジスタ１３は、ＣＰＵ２２に割り込みをリクエストすることもない。このため、ノイズによる信号の誤検出を防止することができ、ＣＰＵ２２が低消費電力モードから通常動作モードに誤って移行されることを防ぐことができる。
【００５０】
なお、上記実施例１では、２度一致フィルタ１１が、マイコン端子１０に入力された信号を、フィルタクロックの半周期の間隔を空けて２回サンプリングして、２回のサンプリングにおける信号値がともに所定の閾値を超えている場合にのみ、信号を通過させるようにしたが、例えば、フィルタクロックの数周期の間隔を空けて２回サンプリングするようにしてもよく、２回のサンプリングの時間間隔は適宜選定することができる。
【００５１】
以上、本発明の実施例を説明したが、これはあくまでも例示にすぎず、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１に係るマイクロコンピュータのＩ／Ｏポートを示すブロック図。
【図２】本実施例１に係るマイクロコンピュータにおいて何も入力信号がない場合のＣＰＵ動作を示すタイミングチャート。
【図３】本実施例１に係るマイクロコンピュータにおいて正常信号の入力があった場合のＣＰＵ動作を示すタイミングチャート。
【図４】本実施例１に係るマイクロコンピュータにおいてノイズが入力されてしまった場合のＣＰＵ動作を示すタイミングチャート。
【図５】本実施例１に係るマイクロコンピュータの全体構成を示す回路ブロック図。
【図６】図５中の２度一致フィルタのより詳しい構成を示す回路ブロック図およびタイミングチャート。
【図７】従来のマイクロコンピュータのＩ／Ｏポートを示す回路ブロック図およびタイミングチャート。
【図８】従来のマイクロコンピュータにおいて何も入力信号がない場合のＣＰＵ動作を示すタイミングチャート。
【図９】従来のマイクロコンピュータにおいて正常信号の入力があった場合のＣＰＵ動作を示すタイミングチャート。
【図１０】従来のマイクロコンピュータにおいてノイズが入力されてしまった場合のＣＰＵ動作を示すタイミングチャート。
【符号の説明】
【００５３】
１０  マイコン端子
１１  ２度一致フィルタ
１２  エッジ検出回路
１３  割り込み要求レジスタ
１４  データバス
１５  アドレスバス
１６  制御レジスタ
２０  マイクロコンピュータ
２１  Ｉ／Ｏポート
２２  ＣＰＵ
２３  ＲＯＭ
２４  ＲＡＭ
２５  サブクロック発生回路
２６  低消費動作制御回路
２７  メインクロック発生回路
２８  発振素子
３１，３２  Ｄ型フリップフロップ
３３  ２度一致検出回路
３４  ラッチ
【図１】
2006215706.tif 000003
【図２】
2006215706.tif 000004
【図３】
2006215706.tif 000005
【図４】
2006215706.tif 000006
【図５】
2006215706.tif 000007
【図６】
2006215706.tif 000008
【図７】
2006215706.tif 000009
【図８】
2006215706.tif 000010
【図９】
2006215706.tif 000011
【図１０】
2006215706.tif 000012