(57)【要約】【課題】インジウムを半導体基板界面方向に偏析させることで、浅いソース・ドレインのエクステンション領域の形成を可能とする。【解決手段】半導体基板１１にゲート絶縁膜１３を介して形成したゲート電極１４の両側の半導体基板１１にソース・ドレインのエクステンション領域１５、１６を形成する工程とを備えた半導体装置の製造方法であって、ソース・ドレインのエクステンション領域１５、１６を形成する工程は、ゲート電極１４の両側の半導体基板１１にインジウムを注入する工程と、半導体基板１１表面に酸化膜１９を形成することで半導体基板１１に注入したインジウムの一部を酸化膜１９側に移動させる工程とを備えている。【選択図】図１
2006049733.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にゲート絶縁膜を介して形成したゲート電極の両側の前記半導体基板にソース・ドレインのエクステンション領域を形成する工程とを備えた半導体装置の製造方法であって、
前記ソース・ドレインのエクステンション領域を形成する工程は、
前記ゲート電極の両側の前記半導体基板にインジウムを注入する工程と、
前記半導体基板表面に酸化膜を形成することで前記半導体基板に注入したインジウムの一部を該酸化膜側に移動させる工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記酸化膜を形成する際に、前記半導体基板界面側が高濃度となるように前記半導体基板に注入されたインジウムを再分布させる
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体基板に注入されたインジウムを前記酸化膜中に偏析させる
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板上にゲート絶縁膜を介して形成されたゲート電極の両側の前記半導体基板にソース・ドレインのエクステンション領域が形成された半導体装置であって、
前記ソース・ドレインのエクステンション領域は、前記半導体基板に注入したインジウムの少なくとも一部を前記半導体基板の界面方向に移動させてなる
ことを特徴とする半導体装置。
【請求項５】
前記半導体基板に注入したインジウムは、前記半導体基板に酸化膜を形成することにより前記半導体基板の界面方向に移動させたものからなる
ことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記ソース・ドレインのエクステンション領域は、前記半導体基板に注入されたインジウムを前記半導体基板界面側の濃度が高くなるように再分布させたものからなる
ことを特徴とする請求項４記載の半導体装置。
【請求項７】
前記半導体基板に注入されたインジウムが前記酸化膜中に偏析されている
ことを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタのソース・ドレインのエクステンション領域を浅く作製することが容易な半導体装置の製造方法および半導体装置に関するものである。
【背景技術】
【０００２】
微細ＭＯＳＦＥＴは、寄生抵抗を低減するためと短チャネル特性、逆短チャネル特性を抑制するために、ソース・ドレインのエクステンション領域を極浅い領域（例えば、ｘｊ＝２０ｎｍ程度の深さの領域）に形成する必要がある。特に、ソース・ドレインのエクステンション領域を、微細化が進んだＩＴＲＳ（International Technology Roadmap for Semiconductor）による４５ｎｍノードと呼ばれる技術世代以降に要求される極浅い領域に形成するには、いくつかの困難な点があった。例えば、従来のイオン注入方法において、低エネルギーでイオン注入すると、エネルギー・コンタミネーションといった問題が起きる。そこでエネルギー・コンタミネーションを懸念するとイオン注入装置の能力からインジウムを深く注入する必要が生じる。イオン注入機によりインジウムを低エネルギーで注入できたとしても、Ｌ．Ｓ．Ｓ理論を用いて、シミュレーションした結果（ツール：ＳＲＩＭ２００３）、２３ｎｍの深さにまで注入領域が形成されることがわかった。この結果、４５ｎｍノード世代に求められる、２０ｎｍ以下の拡散深さｘｊを満足することができない問題があった。すなわち、浅いイオン注入領域を形成することは難しかった。
【０００３】
また、イオン注入前に、半導体基板のイオン注入領域上にスルー膜等のオフセット物質を形成し、それを介在させてイオン注入を行い、その後に半導体基板表面へイオン注入物質を再分布させるという方法が採用されている。しかしながら、オフセット物質の成膜時のプロセスばらつきが懸念される
【０００４】
また、逆短チャネル効果はチャネル中の不純物濃度が拡散によって再分布することによって現れる。従来の不純物の再分布量の大きなホウ素の代わりに不純物再分布量の小さいインジウムを用いたＭＯＳＦＥＴが開示されている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】特開２００１−３５８０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
解決しようとする問題点は、イオン注入方法の工夫だけでは、所望の浅いプロファイルを有するソース・ドレインのエクステンション領域を形成することができない点である。
【課題を解決するための手段】
【０００７】
本発明の半導体装置の製造方法は、半導体基板にゲート絶縁膜を介して形成したゲート電極の両側の前記半導体基板にソース・ドレインのエクステンション領域を形成する工程とを備えた半導体装置の製造方法であって、前記ソース・ドレインのエクステンション領域を形成する工程は、前記ゲート電極の両側の前記半導体基板にインジウムを注入する工程と、前記半導体基板表面に酸化膜を形成することで前記半導体基板に注入したインジウムの一部を該酸化膜側に移動させる工程とを備えたことを最も主要な特徴とする。
【０００８】
本発明の半導体装置は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極の両側の前記半導体基板にソース・ドレインのエクステンション領域が形成された半導体装置であって、前記ソース・ドレインのエクステンション領域は、前記半導体基板に注入したインジウムの少なくとも一部を前記半導体基板の界面方向に移動させてなることを最も主要な特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法は、ゲート電極の両側の半導体基板にインジウムを注入する工程と、半導体基板表面に酸化膜を形成することで半導体基板に注入したインジウムの一部を該酸化膜側に移動させる工程とを備えたため、イオン注入により半導体基板に導入されたインジウムの深さを浅くできるので、ソース・ドレインのエクステンション領域を浅く形成することができるという利点がある。また、極低エネルギー等のイオン注入を行う必要が無いため、エネルギー・コンタミネーションといった問題が無く均一に注入領域を形成できる。さらに、注入時の領域より表面側へ極浅接合を形成することができるため、短チャネル効果抑制、シート抵抗低減の効果があり駆動電流が高くなる。よって、４５ｎｍノード世代のような微細ＭＯＳＦＥＴの寄生抵抗を低減することができ、また短チャネル特性を改善することができる。
【００１０】
本発明の半導体装置は、ソース・ドレインのエクステンション領域は、半導体基板に注入したインジウムの少なくとも一部を半導体基板の界面方向に移動させてなるため、イオン注入により半導体基板に導入されたインジウムの深さを浅くできるので、浅いソース・ドレインのエクステンション領域になっているという利点がある。よって、４５ｎｍノード世代のような微細ＭＯＳＦＥＴは寄生抵抗が低減されたものとなり、また短チャネル特性を改善されたものとなる。
【発明を実施するための最良の形態】
【００１１】
ＭＯＳトランジスタのソース・ドレインのエクステンション領域を浅く形成するという目的を、ソース・ドレインのエクステンション領域を形成するための注入不純物にインジウムを用い、そのインジウムを半導体基板界面方向に移動させることで実現した。
【実施例１】
【００１２】
本発明の半導体装置の製造方法および半導体装置に係る一実施例を、図１、図２の製造工程断面図によって説明する。図１、図２では、一例として、６５ｎｍルールのＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor）の製造工程を示す。
【００１３】
図１（１）に示すように、半導体基板（例えばシリコン基板）１１に素子分離領域１２を形成する。この素子分離領域１２は、通常のＳＴＩ（Shallow Trench Isolation）技術による。次いで、上古半導体基板１１上にゲート絶縁膜１３を形成する。このゲート絶縁膜１３には、例えば窒化酸化シリコン（ＳｉＯＮ）膜を用いることができ、例えば１ｎｍの厚さに形成される。さらに上記ゲート絶縁膜１３上にゲート電極を形成するための電極形成膜６１を形成する。この電極形成膜６１には、例えばポリシリコン膜を用いることができ、例えば１３０ｎｍの厚さに、例えばＣＶＤ（Chemical Vapor Deposition）法によって形成される。
【００１４】
次に、図１（２）に示すように、上記電極形成膜６１上にレジスト膜を形成した後、通常のリソグラフィー技術により上記レジスト膜をゲート電極のマスクパターン５１に形成する。上記リソグラフィー技術の露光では、例えばＡｒＦ光源のエキシマレーザ露光装置を用いる。また上記マスクパターン５１は、例えば所望のゲート長Ｌｇ＝４０ｎｍの幅に形成される。
【００１５】
次に、図１（３）に示すように、上記マスクパターン５１をエッチングマスクに用いたドライエッチングによって、上記電極形成膜６１をゲート電極１４に形成する。その際、ゲート絶縁膜１３もゲート電極１４の平面形状を転写した状態にエッチング加工される。その後、上記レジストからなるマスクパターン５１を、例えば硫酸化水・アンモニア水液等のウエット処理で剥離する。
【００１６】
その結果、図１（４）に示すように、ゲート電極１４が露出される。
【００１７】
次に、図１（５）に示すように、半導体基板１１上にゲート電極１４を被覆するレジスト膜５２を形成した後、通常のリソグラフィー技術によりｎ型ＭＯＳＦＥＴの形成予定領域上の上記レジスト膜４２に開口部４３を形成する。このレジスト膜５２およびｎ型ＭＯＳＦＥＴのゲート電極１４（１４ｎ）をイオン注入マスクに用いて、イオン注入法によって、ゲート電極１４（１４ｎ）の両側における半導体基板１１にソース・ドレインのエクステンション領域１５、１６を形成する。このイオン注入では、イオン種にインジウムを用い、一例として、イオン注入エネルギーを２０ｋｅＶ、ドーズ量を５×１０14ａｔｏｍｓ／ｃｍ2に設定する。
【００１８】
続けて、図１（６）に示すように、半導体基板１１中に、ソース・ドレインのエクステンション領域１５、１６を下部側より包含するように、Ｈａｌｏ領域（ポケット領域）１７、１８を形成する。このイオン注入では、イオン種にヒ素を用い、一例として、イオン注入エネルギーを４０ｋｅＶ、ドーズ量を２×１０13ａｔｏｍｓ／ｃｍ2、イオン入射角を３０度に設定する。すなわち、このイオン注入はいわゆる斜めイオン注入により行う。この斜めイオン注入によって、ソース・ドレインのエクステンション領域１５、１６を下部側より包含するようにＨａｌｏ領域（ポケット領域）１７、１８を形成することができる。その後、上記レジスト膜４２をウエット処理で除去する。
【００１９】
この結果、図２（７）に示すように、ｎＭＯＳＦＥＴのゲート電極１４（１４ｎ）の両側における半導体基板１１に、ソース・ドレインのエクステンション領域１５、１６が形成されるとともに、このソース・ドレインのエクステンション領域１５、１６を下部側より包含するＨａｌｏ領域（ポケット領域）１７、１８が形成される。
【００２０】
次に、図２（８）に示すように、熱酸化法によって、ゲート電極１４および露出されている半導体基板１１表面を酸化して酸化膜１９を形成する。この熱酸化法は、例えばＲＴＯ（Rapid Thermal Oxidation）を用いることができる。上記ＲＴＯは、例えば２ｎｍ程度の酸化膜が成膜されればよい。この程度の膜厚が形成される成膜時間は、インジウムが酸化膜へ偏析するのに十分で、熱拡散を起こさない低温の範囲とする。なお、インジウム拡散係数に関しては、西澤潤一監修、「超ＬＳＩ総合辞典」サイエンスフォーラム社、（１９８８）、ｐ．２３２の図ｄに開示されており、その数値等を参考にして上記２ｎｍという値を求めている。なお、酸化工程を経るとインジウムは酸化膜に偏析するという性質については知られている現象である。
【００２１】
次に、図２（９）に示すように、半導体基板１１上にゲート電極１４を被覆するレジスト膜５３を形成した後、通常のリソグラフィー技術によりｐ型ＭＯＳＦＥＴの形成予定領域上の上記レジスト膜５３に開口部５４を形成する。このレジスト膜５３およびｐ型ＭＯＳＦＥＴのゲート電極１４（１４ｐ）をイオン注入マスクに用いて、イオン注入法によって、ゲート電極１４（１４ｐ）の両側における半導体基板１１にＨａｌｏ領域（ポケット領域）３３、３４を形成する。このイオン注入では、イオン種にヒ素を用い、一例として、イオン注入エネルギーを４０ｋｅＶ、ドーズ量を２×１０13ａｔｏｍｓ／ｃｍ2、イオン入射角を３０度に設定する。すなわち、このイオン注入はいわゆる斜めイオン注入により行う。この斜めイオン注入によって、後の形成されるソース・ドレインのエクステンション領域を下部側より包含するようにＨａｌｏ領域（ポケット領域）３３、３４が形成される。続けて、イオン注入法によって、ソース・ドレインのエクステンション領域３１、３２を形成する。このイオン注入では、イオン種に二フッ化ホウ素（ＢＦ2）を用い、一例として、イオン注入エネルギーを２ｋｅＶ、ドーズ量を５×１０14ａｔｏｍｓ／ｃｍ2に設定する。その後、上記レジスト膜５３をウエット処理で除去する。
【００２２】
次に、図２（１０）に示すように、サイドウォールを形成するための絶縁膜を形成する。この絶縁膜は、例えばＣＶＤ法により酸化膜で形成され、その厚さは例えば４０ｎｍとした。その後、上記絶縁膜をドライエッチングによってエッチバックし、ゲート電極１４の側壁に上記絶縁膜からなるサイドウォール４１、４２を形成する。
【００２３】
次に、図２（１１）に示すように、半導体基板１１上にゲート電極１４等を被覆するレジスト膜５５を形成した後、通常のリソグラフィー技術によりｐ型ＭＯＳＦＥＴの形成予定領域上の上記レジスト膜５５に開口部５６を形成する。このレジスト膜５５およびｐ型ＭＯＳＦＥＴのゲート電極１４（１４ｐ）およびサイドウォール４１、４２をイオン注入マスクに用いて、イオン注入法によって、ゲート電極１４（１４ｐ）の両側における半導体基板１１にソース・ドレイン領域３５、３６を形成する。このイオン注入では、イオン種にホウ素を用い、一例として、イオン注入エネルギーを２ｋｅＶ、ドーズ量を３×１０15ａｔｏｍｓ／ｃｍ2に設定する。その後、上記レジスト膜５５を除去する。したがって、ｐＭＯＳＦＥＴのゲート電極１４ｐの両側の半導体基板１１に、上層にソース・ドレインのエクステンション領域３１、３２を介して、下層にＨａｌｏ領域（ポケット領域）３３、３４を介してソース・ドレイン領域３５、３６が形成される。
【００２４】
次に、図２（１２）に示すように、半導体基板１１上にゲート電極１４等を被覆するレジスト膜５７を形成した後、通常のリソグラフィー技術によりｎ型ＭＯＳＦＥＴの形成予定領域上の上記レジスト膜５７に開口部５８を形成する。このレジスト膜５７およびｎ型ＭＯＳＦＥＴのゲート電極１４（１４ｎ）およびサイドウォール４１、４２をイオン注入マスクに用いて、イオン注入法によって、ゲート電極１４（１４ｎ）の両側における半導体基板１１にソース・ドレイン領域２１、２２を形成する。このイオン注入では、イオン種にリンを用い、一例として、イオン注入エネルギーを１０ｋｅＶ、ドーズ量を３×１０15ａｔｏｍｓ／ｃｍ2に設定する。その後、上記レジスト膜５７を除去する。したがって、ｎＭＯＳＦＥＴのゲート電極１４ｎの両側の半導体基板１１に、上層にソース・ドレインのエクステンション領域１５、１６を介して、下層にＨａｌｏ領域（ポケット領域）１７、１８を介してソース・ドレイン領域２１、２２が形成される。
【００２５】
次に、ソース・ドレイン領域２１、２２、ソース・ドレイン領域３５、３６等の不純物注入領域の活性化処理を、例えば熱処理によって行う。この熱処理は、例えば高速ランピング（２５０℃／、sec）のスパイクアニールを用いることができる。
【００２６】
したがって、本発明の半導体装置は、図２に示すような構成となる。この図２では、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴを示した。
【００２７】
図２に示すように、半導体基板１１に素子分離領域１２が形成され、この素子分離領域１２に分離された素子形成領域における半導体基板１１上にゲート絶縁膜１３を介してゲート電極１４（１４ｎ、１４ｐ）が形成されている。
【００２８】
ゲート電極１４ｎの両側の半導体基板１１には、上層側にソース・ドレインのエクステンション領域１５、１６、下層側にＨａｌｏ領域（ポケット領域）１７、１８が形成され、このＨａｌｏ領域（ポケット領域）１７、１８によってソース・ドレインのエクステンション領域１５、１６が下層側より包含されている。さらにこれらの拡散層を介してソース・ドレイン領域２１、２２が形成されている。一方、ゲート電極１４ｐの両側の半導体基板１１には、上層側にソース・ドレインのエクステンション領域３１、３２、下層側にＨａｌｏ領域（ポケット領域）３３、３４が形成され、このＨａｌｏ領域（ポケット領域）３３、３４によってソース・ドレインのエクステンション領域３１、３２が下層側より包含されている。さらにこれらの拡散層を介してソース・ドレイン領域３５、３６が形成されている。
【００２９】
上記ゲート電極１４の表面および半導体基板１１には、上記ソース・ドレインのエクステンション領域１５、１６を形成する際に半導体キセロゲル１１にイオン注入したインジウムを半導体基板１１界面方向に移動させて、ソース・ドレインのエクステンション領域１５、１６を浅く形成させるための酸化膜１９が形成されている。さらに、各ソース・ドレイン領域２１、２２、３５、３６の位置を規定するためのサイドウォール４１、４２が各ゲート電極１４の側壁に上記酸化膜１９を介して形成されている。
【００３０】
本発明の半導体装置１は上記製造方法により形成されたものであって、ソース・ドレインのエクステンション領域１５、１６は、半導体基板１１に注入したインジウムの少なくとも一部を半導体基板１１の界面方向に移動させてなるものである。しかも、上記説明したように、半導体基板１１に注入したインジウムは、半導体基板１１に酸化膜１９を形成することにより半導体基板１１の界面方向に移動させたものからなる。そしてソース・ドレインのエクステンション領域１５、１６は、半導体基板１１に注入されたインジウムを半導体基板１１界面側の濃度が高くなるように再分布させたものからなる。また、半導体基板１１に注入されたインジウムが酸化膜１９中に偏析されていてもよい。
【００３１】
本発明の半導体装置の製造方法は、ゲート電極１４（１４ｎ）の両側の半導体基板１１にインジウムを注入する工程と、半導体基板１１表面に酸化膜１９を形成することで半導体基板１１に注入したインジウムの一部を上記酸化膜１９側に移動させる工程とを備えたため、イオン注入により半導体基板１１に導入されたインジウムの深さを浅くできるので、ソース・ドレインのエクステンション領域１５、１６を浅く形成することができるという利点がある。また、極低エネルギー等のイオン注入を行う必要が無いため、エネルギー・コンタミネーションといった問題が無く均一にソース・ドレインのエクステンション領域１５、１６を形成できる。さらに、インジウム注入時の領域より半導体基板１１表面側へ極浅接合を形成することができるため、短チャネル効果抑制、シート抵抗低減の効果があり駆動電流が高くなる。よって、４５ｎｍノード世代のような微細ＭＯＳＦＥＴの寄生抵抗を低減することができ、また短チャネル特性を改善することができる。
【００３２】
したがって、上記半導体装置の製造方法により製造された半導体装置１は、ソース・ドレインのエクステンション領域は、半導体基板に注入したインジウムの少なくとも一部を半導体基板の界面方向に移動させてなるため、イオン注入により半導体基板に導入されたインジウムの深さを浅くできるので、浅いソース・ドレインのエクステンション領域１５、１６になっているという利点がある。よって、４５ｎｍノード世代のような微細ＭＯＳＦＥＴは寄生抵抗が低減されたものとなり、また短チャネル特性を改善されたものとなる。
【産業上の利用可能性】
【００３３】
本発明の半導体装置の製造方法および半導体装置は、電子機器等に用いるＣＭＯＳＦＥＴに適用することが好適であり、ｎＭＯＳＦＥＴ単独にも適用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の半導体装置の製造方法に係る一実施例を示した製造工程断面図である。
【図２】本発明の半導体装置の製造方法に係る一実施例を示した製造工程断面図である。
【図３】本発明の半導体装置に係る一実施例を示した概略構成断面図である。
【符号の説明】
【００３５】
１…半導体装置、１１…半導体基板、１３…ゲート絶縁膜、１４…ゲート電極、１５，１６…ソース・ドレインのエクステンション領域、１９…酸化膜
【図１】
2006049733.tif 000003
【図２】
2006049733.tif 000004
【図３】
2006049733.tif 000005