(57)【要約】【課題】ドライブトランジスタの移動度の影響をキャンセル可能な画素回路を提供する。【解決手段】  ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流を発光素子ＥＬに供給する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流により映像信号に応じた輝度で発光する。出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ発光期間の前又は先頭で容量部Ｃｓに保持された入力電圧Ｖｇｓを補正する補正手段を備えている。この補正手段は走査線ＤＳ，ＷＳ，ＡＺ１，ＡＺ２から供給される制御信号に応じてサンプリング期間の一部で動作し、映像信号がサンプリングされている状態でドライブトランジスタＴｒｄから出力電流を取り出し、これを容量部Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。【選択図】図５
2006215213.tif 000002
【特許請求の範囲】
【請求項１】
制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
該出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正することを特徴とする画素回路。
【請求項２】
前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、
前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項１記載の画素回路。
【請求項３】
前記ドライブトランジスタは、Ｎチャネル型トランジスタでドレインが電源側に接続する一方ソースが発光素子側に接続し、
前記補正手段は、該サンプリング期間の後部分に重なる該発光期間の先頭部分で該ドライブトランジスタから該出力電流を取り出して、該容量部側に負帰還することを特徴とする請求項１記載の画素回路。
【請求項４】
前記補正手段は、該発光期間の先頭部分で該ドライブトランジスタのソース側から取り出した該出力電流が、該発光素子の有する容量に流れ込む様にしたことを特徴とする請求項３記載の画素回路。
【請求項５】
前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、
前記補正手段は、あらかじめ該発光素子のアノード／カソード間を逆バイアス状態にセットしておき、該ドライブトランジスタのソース側から取り出した該出力電流が該発光素子に流れ込むとき、該ダイオード型の発光素子が容量性素子として機能するように制御することを特徴とする請求項４記載の画素回路。
【請求項６】
前記ドライブトランジスタは、Ｐチャネル型トランジスタでソースが電源側に接続する一方ドレインが発光素子側に接続し、
前記補正手段は、該発光期間よりも先行する該サンプリング期間の一部で、該ドライブトランジスタから該出力電流を取り出して該容量部側に負帰還することを特徴とする請求項１記載の画素回路。
【請求項７】
前記補正手段は、該サンプリング期間内で該ドライブトランジスタから出力電流を取り出す時間幅を調整可能であり、これにより該容量部に対する出力電流の負帰還量を最適化することを特徴とする請求項１記載の画素回路。
【請求項８】
画素アレイ部とスキャナ部と信号部とを含み、
前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、
各画素は、少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、
各画素は、該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正することを特徴とする表示装置。
【請求項９】
前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、
前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項８記載の表示装置。
【請求項１０】
前記ドライブトランジスタは、Ｎチャネル型トランジスタでドレインが電源側に接続する一方ソースが発光素子側に接続し、
前記補正手段は、該サンプリング期間の後部分に重なる該発光期間の先頭部分で該ドライブトランジスタから該出力電流を取り出して、該容量部側に負帰還することを特徴とする請求項８記載の表示装置。
【請求項１１】
前記補正手段は、該発光期間の先頭部分で該ドライブトランジスタのソース側から取り出した該出力電流が、該発光素子の有する容量に流れ込む様にしたことを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、
前記補正手段は、あらかじめ該発光素子のアノード／カソード間を逆バイアス状態にセットしておき、該ドライブトランジスタのソース側から取り出した該出力電流が該発光素子に流れ込むとき、該ダイオード型の発光素子が容量性素子として機能するように制御することを特徴とする請求項１１記載の表示装置。
【請求項１３】
前記ドライブトランジスタは、Ｐチャネル型トランジスタでソースが電源側に接続する一方ドレインが発光素子側に接続し、
前記補正手段は、該発光期間よりも先行する該サンプリング期間の一部で、該ドライブトランジスタから該出力電流を取り出して該容量部側に負帰還することを特徴とする請求項８記載の表示装置。
【請求項１４】
前記補正手段は、該サンプリング期間内で該ドライブトランジスタから出力電流を取り出す時間幅を調整可能であり、これにより該容量部に対する出力電流の負帰還量を最適化することを特徴とする請求項８記載の表示装置。
【請求項１５】
画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は該信号線に映像信号を供給し、前記スキャナ部は該走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含む表示装置の駆動方法であって、
前記スキャナ部は所定のサンプリング期間に走査線から該サンプリングトランジスタに制御信号を供給し導通させて、信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、
更に前記スキャナ部は、該該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手順を該画素に行わせ、
前記補正手順は、該サンプリング期間内で該映像信号がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状（行列状）に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路は、ある程度画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧ばかりでなく移動度μも素子毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、移動度μがばらつくと、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓにばらつきが出てしまう。この結果発光輝度が画素毎に変化する為、画面のユニフォーミティを損なうという課題がある。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明は移動度の影響をキャンセルし、以ってドライブトランジスタが供給するドレイン電流（出力電流）のばらつきを補償可能な画素回路及び表示装置とその駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正することを特徴とする。
【００１０】
好ましくは、前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする。一態様では、前記ドライブトランジスタは、Ｎチャネル型トランジスタでドレインが電源側に接続する一方ソースが発光素子側に接続し、前記補正手段は、該サンプリング期間の後部分に重なる該発光期間の先頭部分で該ドライブトランジスタから該出力電流を取り出して、該容量部側に負帰還する。この場合、前記補正手段は、該発光期間の先頭部分で該ドライブトランジスタのソース側から取り出した該出力電流が、該発光素子の有する容量に流れ込む様にする。更に、前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記補正手段は、あらかじめ該発光素子のアノード／カソード間を逆バイアス状態にセットしておき、該ドライブトランジスタのソース側から取り出した該出力電流が該発光素子に流れ込むとき、該ダイオード型の発光素子が容量性素子として機能するように制御する。他の態様では、前記ドライブトランジスタは、Ｐチャネル型トランジスタでソースが電源側に接続する一方ドレインが発光素子側に接続し、前記補正手段は、該発光期間よりも先行する該サンプリング期間の一部で、該ドライブトランジスタから該出力電流を取り出して該容量部側に負帰還する。好ましくは、前記補正手段は、該サンプリング期間内で該ドライブトランジスタから出力電流を取り出す時間幅を調整可能であり、これにより該容量部に対する出力電流の負帰還量を最適化する。
【００１１】
又本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正することを特徴とする。
【００１２】
好ましくは、前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする。一態様では、前記ドライブトランジスタは、Ｎチャネル型トランジスタでドレインが電源側に接続する一方ソースが発光素子側に接続し、前記補正手段は、該サンプリング期間の後部分に重なる該発光期間の先頭部分で該ドライブトランジスタから該出力電流を取り出して、該容量部側に負帰還する。この場合、前記補正手段は、該発光期間の先頭部分で該ドライブトランジスタのソース側から取り出した該出力電流が、該発光素子の有する容量に流れ込む様にする。更に、前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記補正手段は、あらかじめ該発光素子のアノード／カソード間を逆バイアス状態にセットしておき、該ドライブトランジスタのソース側から取り出した該出力電流が該発光素子に流れ込むとき、該ダイオード型の発光素子が容量性素子として機能するように制御する。他の態様では、前記ドライブトランジスタは、Ｐチャネル型トランジスタでソースが電源側に接続する一方ドレインが発光素子側に接続し、前記補正手段は、該発光期間よりも先行する該サンプリング期間の一部で、該ドライブトランジスタから該出力電流を取り出して該容量部側に負帰還する。好ましくは、前記補正手段は、該サンプリング期間内で該ドライブトランジスタから出力電流を取り出す時間幅を調整可能であり、これにより該容量部に対する出力電流の負帰還量を最適化する。
【００１３】
更に本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は該信号線に映像信号を供給し、前記スキャナ部は該走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含む表示装置の駆動方法であって、前記スキャナ部は所定のサンプリング期間に走査線から該サンプリングトランジスタに制御信号を供給し導通させて、信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光し、更に前記スキャナ部は、該該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手順を該画素に行わせ、前記補正手順は、該サンプリング期間内で該映像信号がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正する。
【発明の効果】
【００１４】
本発明によれば、ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消す為、画素回路は発光期間の前または先頭でドライブトランジスタに対する入力電圧（ゲート電圧）を補正する補正手段を備えている。この補正手段はサンプリング期間の一部で動作し、映像信号の電位（信号電位）がサンプリングされている状態でドライブトランジスタから出力電流（ドレイン電流）を取り出し、これを容量部に負帰還して入力電圧（ゲート電圧）を補正している。前述のトランジスタ特性式１から明らかな様に、出力電流（ドレイン電流）は移動度に比例している。したがって、ある画素のドライブトランジスタの移動度が高いと、出力電流は相対的に大きくなる。これを容量部に負帰還して入力電圧（ゲート電圧）を補正する。移動度が大きいと結果的に負帰還量が大きくなるので、入力電圧（ゲート電圧）はその分大きく下方修正される。ゲート電圧が下がるので、結果的にドレイン電流は抑制される事になる。一方、別の画素のドライブトランジスタの移動度が相対的に小さい場合、ドレイン電流も少なくなる。したがって容量部に対する負帰還量も小さいので、ゲート電圧の下方修正分が小さい。結果的に、ドライブトランジスタの移動度が小さいと出力電流はさほど低く補正されない。この様に、本発明の補正手段は、移動度のばらつきをキャンセルする様に、入力電圧をフィードバック補正するので、画面のユニフォーミティが改善される。特に、信号電位をサンプリングしている状態で移動度補正をかけている。映像信号電位は黒レベルから白レベルまで振幅が変化するが、どのレベルにおいても適切に移動度補正を行う事が可能である。また、入力電圧にかける負帰還量は、出力電流の取り出し時間に依存している。取り出し時間を長く取るほど、負帰還量が大きくなる。本発明では、サンプリング期間中における出力電流の取り出し時間を可変調整して、負帰還量の最適化を測る事ができる。なお本発明では、映像信号電位をサンプリングして発光素子を電流駆動している。映像信号電位をサンプリングする点では、従来の液晶ディスプレイと同じである。したがって、アクティブマトリクス型の液晶ディスプレイで従来から広く用いられている電圧シグナルドライバを本発明の信号部に用いる事ができる。さらには、従来のポリシリコントランジスタを集積形成したアクティブマトリクス型の液晶パネルと同じ様に、本発明の表示装置でも、周辺のスキャナ部や信号部を画素アレイ部と一体的に形成した周辺回路内蔵型のパネルにまとめる事も可能である。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図１を参照してＶｔｈ補正機能を備えたアクティブマトリクス表示装置の参考例を説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とする為、ＲＧＢの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素Ｒ，Ｇ，Ｂは夫々画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳ及びＡＺも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺは補正用スキャナ７によって走査される。ライトスキャナ４、ドライブスキャナ５及び補正用スキャナ７はスキャナ部を構成しており、１水平期間毎画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択された時信号線ＳＬから映像信号をサンプリングする。更に走査線ＤＳによって選択された時、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて画素回路２は走査線ＡＺによって走査された時、あらかじめ決められた補正動作を行なう。
【００１６】
上述した画素アレイ１は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２はアモルファスシリコン薄膜トランジスタ（ＴＦＴ）又は低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部はパネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。
【００１７】
図２は、図１に示した画素アレイに含まれる画素回路の構成を示す回路図である。図示する様に、画素回路２は５個の薄膜トランジスタＴｒ１〜Ｔｒ４，Ｔｒｄと２個の容量素子Ｃｓ１，Ｃｓ２と１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ４，Ｔｒｄは全てＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型のポリシリコンＴＦＴを混在させてもよい。あるいは、Ｎチャネル型のアモルファスシリコンＴＦＴで画素回路を構成してもよい。２個の容量素子Ｃｓ１とＣｓ２は両者合わせて画素回路２の容量部を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子からなる。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１８】
画素回路２の中心となるドライブトランジスタＴｒｄはゲート（Ｇ）がＧ点に接続され、ソース（Ｓ）がＳ点に接続され、ドレイン（Ｄ）がＤ点に接続されている。発光素子ＥＬはアノードがＤ点に接続され、カソードが接地されている。スイッチングトランジスタＴｒ４は電源電位ＶｃｃとＳ点との間に接続されており、発光素子ＥＬのオン／オフを制御する。トランジスタＴｒ４のゲートは走査線ＤＳに接続されている。
【００１９】
一方サンプリングトランジスタＴｒ１は信号線ＳＬとＡ点との間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。Ａ点とＳ点との間に検出トランジスタＴｒ５が接続されている。そのゲートは走査線ＡＺに接続している。又スイッチングトランジスタＴｒ３はＧ点と所定のオフセット電位Ｖｏｆｓとの間に接続されている。そのゲートは走査線ＡＺに接続されている。尚、検出トランジスタＴｒ５とスイッチングトランジスタＴｒ３はＶｔｈキャンセル用の補正手段を構成している。一方の容量素子Ｃｓ１はＡ点とＧ点との間に接続され、他方の容量素子Ｃｓ２は電源電位ＶｃｃとＡ点との間に接続されている。
【００２０】
ドライブトランジスタＴｒｄはソース／ゲート間に印加されるゲート電圧Ｖｇｓに応じてソース／ドレイン間にドレイン電流Ｉｄｓを流し、これで発光素子ＥＬを駆動する。本明細書ではゲート電圧Ｖｇｓを入力電圧とし、ドレイン電流Ｉｄｓを出力電流と定義している。信号線ＳＬから供給される映像信号Ｖｓｉｇに応じてゲート電圧Ｖｇｓを設定し、これによりドレイン電流Ｉｄｓを流すことで、映像信号の階調に従って発光素子ＥＬの発光輝度を制御できる。
【００２１】
ドライブトランジスタＴｒｄの閾電圧Ｖｔｈは画素毎に変動する。これをキャンセルする為あらかじめドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、容量素子Ｃｓ１に保持しておく。この後サンプリングトランジスタＴｒ１をオンして容量素子Ｃｓ２に信号電位Ｖｓｉｇを書き込む。この様にして設定されたゲート電圧Ｖｇｓにより、ドライブトランジスタＴｒｄを駆動する。
【００２２】
図３は、図２に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って各走査線ＷＳ，ＡＺ及びＤＳに印加される制御信号の波形を表わしてある。表記を簡略化する為、以下本明細書では制御信号も対応する走査線の符号と同じ符号で表わす。トランジスタは全てＰチャネル型なので、走査線がハイレベルの時オフし、ローレベルの時オンする。そこで表記を簡略化する為、本参考例では制御信号がハイレベルからローレベルに立ち下がる場合を「オン」と表わし、ローレベルからハイレベルに立ち上がる場合を「オフ」と呼ぶ。各制御信号ＷＳ，ＡＺ，ＤＳの波形とともに、Ａ点及びＧ点の電位変化も表わしてある。なおＮチャネル型の場合は、逆に制御信号がハイレベルからローレベルに立ち下がる場合を「オフ」と表わし、ローレベルからハイレベルに立ち上がる場合を「オン」と呼ぶ。
【００２３】
図示のタイミングチャートではタイミングＴ１〜Ｔ７までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が１回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ，ＤＳの波形を表わしてある。
【００２４】
当該フィールドが始まる前のタイミングＴ０で、制御信号ＷＳ及びＡＺはオフであるのに対し、制御信号ＤＳがオンしている。従ってサンプリングトランジスタＴｒ１、検出トランジスタＴｒ５及びスイッチングトランジスタＴｒ３がオフ状態であるのに対し、スイッチングトランジスタＴｒ４のみがオン状態にある。この状態で、Ａ点電位は信号電位Ｖｓｉｇにあり、Ｇ点電位はＶｓｉｇからＶｔｈだけ下がった電位にある。この時Ｓ点はトランジスタＴｒ４がオンしているのでＶｃｃとなっている。従ってトランジスタＴｒｄのソースとゲートとの間にはＶｔｈを超える十分な電圧が印加されており、出力電流Ｉｄｓが発光素子ＥＬに供給されている。従ってタイミングＴ０では発光素子ＥＬは発光状態にある。
【００２５】
この後当該フィールドに入りタイミングＴ１で制御信号ＡＺがオンし、トランジスタＴｒ５及びＴｒ３が導通する。この結果Ａ点とＳ点が直接つながるので、Ａ点電位は電源電位Ｖｃｃに急激に立ち上がる。一方トランジスタＴｒ３がオンする為、Ｇ点電位は所定のオフセット電位Ｖｏｆｓまで急激に立ち下がる。
【００２６】
この直後タイミングＴ２で制御信号ＤＳがオフになり、スイッチングトランジスタＴｒ４が非導通状態となる。これによりＳ点が電源電位Ｖｃｃから切り離され、非発光状態に変わる。タイミングＴ１からタイミングＴ２までの期間Ｔ１−Ｔ２で、Ａ点電位がＶｃｃとなりＧ点電位がＶｏｆｓとなって各容量素子Ｃｓ１，Ｃｓ２の電位がリセットされる。このリセット動作は、次に続く検出動作を安定化する為の準備であって、期間Ｔ１−Ｔ２をリセット期間と呼ぶ。
【００２７】
タイミングＴ２で制御信号ＤＳがオフするとＳ点がＶｃｃから切り離されるので、電源からの給電が遮断される一方容量素子Ｃｓ１の放電が始まり過徒電流がトランジスタＴｒ５を通して流れ、Ａ点電位がＶｃｃから低下していく。Ｇ点電位に対してＡ点電位がＶｔｈまで低下した時、過徒電流が流れなくなる。この結果Ａ点とＧ点の電位差がＶｔｈとなり、これが容量素子Ｃｓ１に保持される。
【００２８】
タイミングＴ３で制御信号ＡＺがオフし、トランジスタＴｒ５及びＴｒ３がオフして、容量素子Ｃｓ１のＧ点側がＶｏｆｓから切り離されるとともに、Ａ点側がＳ点から切り離される。タイミングＴ２〜Ｔ３までの期間でＶｔｈを検出し且つＣｓ１に保持するので、期間Ｔ２−Ｔ３を特に検出期間と呼ぶ。この検出期間Ｔ２−Ｔ３はドライブトランジスタに流れる過徒電流が０になる様十分な時間幅を取ってある。
【００２９】
以上説明した様に、リセット期間Ｔ１−Ｔ２におけるリセット動作と検出期間Ｔ２−Ｔ３における検出動作とで閾電圧Ｖｔｈの補正動作が行なわれる。そこでリセット期間と検出期間を合わせた期間Ｔ１−Ｔ３をＶｔｈ補正期間と呼ぶ。場合によっては、期間Ｔ２−Ｔ３をＶｔｈ補正期間と呼ぶこともある。図３のタイミングチャートから明らかな様に、Ｖｔｈ補正期間Ｔ１−Ｔ３は制御信号ＡＺによって規定される。一方、Ｖｔｈ補正期間Ｔ１−Ｔ３内でリセット期間Ｔ１−Ｔ２と検出期間Ｔ２−Ｔ３を区分するのが制御信号ＤＳである。制御信号ＤＳは基本的にスイッチングトランジスタＴｒ４のオン／オフを制御するパルスであり、従って非発光期間と発光期間を規定している。
【００３０】
Ｖｔｈ補正期間Ｔ１−Ｔ３が経過した後、タイミングＴ４で制御信号ＷＳがオンし、サンプリングトランジスタＴｒ１が導通する。この結果、信号線ＳＬから供給された映像信号Ｖｓｉｇが容量素子Ｃｓ２にサンプリングされる。これによりＡ点電位はＶｔｈから信号電位Ｖｓｉｇに上昇する。この上昇に連動してＧ点電位も差分Ｖｔｈを維持したまま上昇する。タイミングチャートから明らかな様に、サンプリング後でもＡ点電位とＧ点電位の電位差はＶｔｈに維持されている。この後１水平期間が経過するタイミングＴ５で制御信号ＷＳはオフし、サンプリングトランジスタＴｒ１が非導通状態となる。ＶｓｉｇをサンプリングしてＣｓ２に保持するサンプリング動作は期間Ｔ４−Ｔ５で行なわれる為、これをサンプリング期間と呼ぶ。サンプリング期間Ｔ４−Ｔ５は１水平期間１Ｈに等しい。
【００３１】
この後タイミングＴ６で制御信号ＤＳが再びオンし、スイッチングトランジスタＴｒ４が導通する。この結果ドライブトランジスタＴｒｄはＳ点電位とＧ点電位との差Ｖｇｓに応じてドレイン電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬはこれによりＶｇｓに応じた輝度で発光する。
【００３２】
この後タイミングＴ７に至り当該フィールドが終了するとともに、次のフィールドに移行する。次のフィールドでは最初にリセット期間に入る。
【００３３】
図３のタイミングチャートに基づいて、サンプリング期間Ｔ４−Ｔ５及びその後の発光期間における入力電圧Ｖｇｓを求める。入力電圧ＶｇｓはＳ点を基準にしたＧ点の電位である。サンプリング期間Ｔ４−Ｔ５の後の発光期間ではトランジスタＴｒ４がオンしている為、Ｓ点電位は電源に接続されＶｃｃとなっている。一方Ａ点電位は前述した様にＶｃｃよりもＶｓｉｇだけ低い。更にＧ点電位はＡ点電位からＶｔｈだけ低い。従ってＳ点電位を基準にしたＧ点電位を表わすＶｇｓはＶｃｃ−（Ｖｓｉｇ−Ｖｔｈ）となる。前述のトランジスタ特性式１のＶｇｓにここで求めたＶｃｃ−（Ｖｓｉｇ−Ｖｔｈ）を代入すると、以下の式が得られる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｃｃ−Ｖｓｉｇ）２
上記特性式では先の基本特性式１に含まれていたＶｔｈの項がキャンセルされ、Ｖｃｃ−Ｖｓｉｇで置き換えられている。従って図２に示した画素回路２は、ドライブトランジスタＴｒｄのＶｔｈに依存することなく、Ｖｓｉｇの値に応じた出力電流Ｉｄｓを発光素子ＥＬに供給することができる。従ってドライブトランジスタＴｒｄのＶｔｈが画素毎にばらついていても、画素アレイとしてはそのばらつきを取り除いた出力電流を各画素の発光素子ＥＬに供給することができる。
【００３４】
図４は、上記特性式をグラフ化したものであり、縦軸に出力電流Ｉｄｓを取り、横軸に入力電圧Ｖｃｃ−Ｖｓｉｇを取ってある。合わせてグラフの傍に上記特性式を再掲してある。上記特性式から明らかな様に、ドライブトランジスタのＶｔｈの項は消えている。しかしながら移動度μが残されている。この移動度μはＶｔｈと同じくデバイス依存性があり、各画素毎にばらついている。従って、Ｖｔｈをキャンセルしたのみでは出力電流Ｉｄｓのばらつきは完全に抑えることはできない。グラフではμの大きいトランジスタ特性を実線で表わし、μの小さなトランジスタ特性を点線で表わしている。グラフから明らかな様に、特性式の係数μが大きくなる程、特性カーブは急峻になっている。従って入力電圧Ｖｃｃ−Ｖｓｉｇ＝Ｖ０で一定であっても、移動度μのばらつきが画素間で生じる為、出力電流Ｉｄｓはμに依存して変動し、画素間で輝度のばらつきが生じてしまう。特にＶｃｃ−Ｖｓｉｇがグレーから白表示の階調にある時移動度μに依存する輝度ばらつきが顕著となり、表示ムラが生じて解決すべき課題である。
【００３５】
図５は、本発明にかかる表示装置の第１実施形態を示す回路図である。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。図では理解を容易にする為、１個の画素回路２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳ，ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２はスキャナ部を構成しており、１水平期間ごと画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子ＥＬを駆動する。加えて画素回路２は走査線ＡＺ１，ＡＺ２によって走査された時、予め決められた補正動作を行う。
【００３６】
画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと１個の容量素子（画素容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の容量部を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００３７】
画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。またドライブトランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して別の基準電位Ｖｓｓ１に接続されている。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、ドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。
【００３８】
かかる構成において、サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを容量部Ｃｓにサンプリングする。容量部Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）ＩｄｓはドライブトランジスタＴｒｄのチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。
【００３９】
本発明の特徴事項として、画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為に、予め発光期間の先頭で容量部Ｃｓに保持された入力電圧Ｖｇｓを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを容量部Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしている。
【００４０】
本実施形態の場合、ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方、ソースＳが発光素子ＥＬ側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、容量部Ｃｓ側に負帰還する。その際本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお本補正手段は、サンプリング期間内でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出す時間幅ｔを調整可能であり、これにより容量部Ｃｓに対する出力電流Ｉｄｓの負帰還量を最適化している。
【００４１】
図６は、図５に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図６に基づいて、本画素回路２の基本的な動作を説明する。
【００４２】
図７は、図６に示した画素回路のタイミングチャートである。図７を参照して、図６に示した画素回路の動作をより具体的且つ詳細に説明する。図７は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００４３】
図７のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００４４】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００４５】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００４６】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００４７】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００４８】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図７のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００４９】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図７のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００５０】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００５１】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００５２】
図８は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。
【００５３】
図９は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図９のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
【００５４】
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図９のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
【００５５】
以下参考の為図１０を参照して、上述した移動度補正の数値解析を行う。図１０に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。
【数１】
2006215213.tif 000003
【００５６】
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
2006215213.tif 000004
【００５７】
式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。
【数３】
2006215213.tif 000005
【００５８】
移動度の異なる画素において、式５を用いてｔ＝０ｕｓと２．５ｕｓ時の電流値のグラフを図１１に示す。なおこのグラフの下部に合わせて式５も載せておく。ｔ＝０ｕｓの移動度補正をかけない状態に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が充分にかかっている事が分かる。移動度補正無しでは４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられている。移動度補正動作時は、常にＶ＜ＶｔｈＥＬを満たしている必要がある。上述した第１実施形態の画素回路では移動度補正時に画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄを使用している。ＣｏｌｅｄはＣｓに対して大きいので合成容量Ｃも大きくなり、移動度補正時間マージンを稼ぐ事ができる。
【００５９】
以上の動作を行うことで、映像信号電位サンプル方式の画素回路においても移動度ばらつきの補正を行う事ができる事が分かる。既に実用化されている液晶ディスプレイの駆動方式は基本的に映像信号電位をサンプリングする電圧駆動である。よって有機ＥＬパネルにおいても電圧駆動にて移動度ばらつき補正が可能となる事で、従来液晶ディスプレイで用いていた外付けソースドライバや低温ポリシリコンＴＦＴなどを用いたパネル内蔵型ソースドライバなどを利用する事が可能となり、低コストにて有機ＥＬパネルモジュールを作成する事ができる。また第１実施形態の画素回路ではドライブトランジスタ以外のスイッチングトランジスタはＮチャネル型とＰチャネル型を混在して用いているが、各トランジスタの特性はＮチャネルでもＰチャネルでも構わない。
【００６０】
図１２は、本発明にかかる表示装置の第２実施形態を示すブロック図である。理解を容易にする為図５に示した第１実施形態と対応する部分には対応する参照番号を用いてある。本表示措置は、画素アレイ１とこれを囲む周辺の回路とで構成されている。周辺回路は、水平セレクタ３とライトスキャナ４とドライブスキャナ５と第一補正用スキャナ７１と第二補正用スキャナ７２とを含む。画素アレイ１はマトリクス状に配列した画素回路２で構成されている。図では理解を容易にする為１個の画素回路２のみを示してある。画素回路２は６個のトランジスタＴｒ１，Ｔｒｄ，Ｔｒ３〜Ｔｒ６と、２個の容量素子Ｃｓ１，Ｃｓ２と１個の発光素子ＥＬとで構成されている。トランジスタは全てＮチャネル型である。本画素回路２の主要部となるドライブトランジスタＴｒｄは、そのゲートＧが各容量素子Ｃｓ１，Ｃｓ２の一端に接続されている。一方の容量素子Ｃｓ１は本画素回路２の出力側と入力側を結ぶ結合容量である。他方の容量素子Ｃｓ２は結合容量Ｃｓ１を介して映像信号が書き込まれる画素容量である。ドライブトランジスタＴｒｄのソースＳは画素容量Ｃｓ２の他端に接続すると共に、発光素子ＥＬに接続している。発光素子ＥＬはダイオード型のデバイスであり、そのアノードがドライブトランジスタＴｒｄのソースＳに接続する一方、カソードＫが接地電位Ｖｃａｔｈに接続されている。またドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。加えてドライブトランジスタＴｒｄのゲートＧとドレインとの間にスイッチングトランジスタＴｒ５が介在している。このトランジスタＴｒ５のゲートは走査線ＡＺ１に接続している。一方入力側のサンプリングトランジスタＴｒ１は信号線ＳＬと結合容量Ｃｓ１の他端との間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続されている。結合容量Ｃｓ１の他端と所定の基準電位Ｖｓｓ１との間にトランジスタＴｒ６が介在している。このトランジスタＴｒ６のゲートは走査線ＡＺ１に接続している。
【００６１】
図１３は、図１２に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って制御信号ＷＳ，ＤＳ，ＡＺ１，ＡＺ２の波形を表すと共に、ドライブトランジスタＴｒｄのゲート電位（Ｇ）及びソース電位（Ｓ）の変化も表してある。当該フィールドが開始するタイミングＴ１では、制御信号ＷＳ，ＡＺ１，ＡＺ２がローレベルで、制御信号ＤＳのみがハイレベルである。したがって、タイミングＴ１ではスイッチングトランジスタＴｒ４のみがオン状態にあり、残りのトランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ６はオフ状態にある。この時ドライブトランジスタＴｒｄはオン状態にあるスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されているので、所定のドレイン電流Ｉｄｓが発光素子ＥＬに流れる為、発光状態となっている。
【００６２】
タイミングＴ２になると制御信号ＡＺ１とＡＺ２とがハイレベルとなり、スイッチングトランジスタＴｒ５，Ｔｒ６がオンする。ドライブトランジスタＴｒｄのゲートＧはトランジスタＴｒ５を通して電源Ｖｃｃ側に接続するので、ゲート電位（Ｇ）は急激に上昇する。
【００６３】
この後タイミングＴ３で制御信号ＤＳがローレベルとなり、トランジスタＴｒ４がオフする。ドライブトランジスタＴｒｄに対する電源供給が遮断されるので、ドレイン電流Ｉｄｓは減衰していく。これによりソース電位（Ｓ）及びゲート電位（Ｇ）は共に下降するが、丁度両者の電位差がＶｔｈとなったところで電流が流れなくなる。この時のＶｔｈが画素容量Ｃｓ２に保持される。画素容量Ｃｓ２に保持されたＶｔｈはドライブトランジスタＴｒｄの閾電圧のキャンセルに用いられる。また、スイッチングトランジスタＴｒ３はオンしており、ドライブトランジスタＴｒ２のソースＳはトランジスタＴｒ３を介して基準電位Ｖｓｓ２に接続される。このＶｓｓ２は発光素子ＥＬの閾電圧よりも低く設定されており、発光素子ＥＬは逆バイアス状態におかれる。
【００６４】
この後タイミングＴ４になったとき制御信号ＡＺ１がローレベルとなり、トランジスタＴｒ５，Ｔｒ６がオフして、Ｃｓ２に書き込まれたＶｔｈが固定される。タイミングＴ２からＴ４までＶｔｈ補正期間（Ｔ２‐Ｔ４）と呼ぶ。なおＶｔｈ補正期間ではＴｒ６がオンしている為、結合容量Ｃｓ１の他端は所定の基準電位Ｖｓｓ１に保持される。
【００６５】
タイミングＴ５になると制御信号ＷＳ及びＡＺ２がハイレベルになり、サンプリングトランジスタＴｒ１がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧは結合容量Ｃｓ１及びオンしたサンプリングトランジスタＴｒ１を介して信号線ＳＬに接続される。この結果映像信号が結合容量Ｃｓ１を介してドライブトランジスタＴｒｄのゲートＧにカップリングされ、その電位が上昇する。図１３のタイミングチャートでは映像信号のカップリング分とＶｔｈを合わせた電圧をＶｉｎで表してある。画素容量Ｃｓ２にこのＶｉｎが保持された事になる。この後タイミングＴ７で制御信号ＷＳがローレベルに戻り、画素容量Ｃｓ２に書き込まれた電位が保持固定される。この様にして映像信号が結合容量Ｃｓ１を介して画素容量Ｃｓ２に書き込まれる期間をサンプリング期間Ｔ５‐Ｔ７と呼ぶ。このサンプリング期間Ｔ５‐Ｔ７は通常１水平期間（１Ｈ）に相当する。
【００６６】
本実施形態では、サンプリング期間が終了するタイミングＴ７の前のタイミングＴ６で、制御信号ＤＳがハイレベルになる一方制御信号ＡＺ２がローレベルになる。この結果ドライブトランジスタＴｒｄのソースＳがＶｓｓ２から切り離される一方ドレイン側からソースＳ側に向かって電流が流れる。一方サンプリングトランジスタＴｒ１は引き続きオン状態なのでドライブトランジスタＴｒｄのゲート電位（Ｇ）は映像信号側に保持されている。この様な状態でドライブトランジスタＴｒｄに出力電流が流れるので、画素容量Ｃｓ２及び逆バイアス状態にある発光素子ＥＬの等価容量を充電する事になる。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）はΔＶだけ上昇し、その分だけＣｓ２に保持されていた電圧Ｖｉｎが減少する。換言すると、期間Ｔ６‐Ｔ７の間でソースＳ側の出力電流がゲートＧ側の入力電圧に負帰還される。この負帰還量がΔＶで表される。この負帰還動作により、ドライブトランジスタＴｒｄの移動度補正が行われる。
【００６７】
この後タイミングＴ７で制御信号ＷＳがローレベルとなり、映像信号の印加が解除されると、いわゆるブートストラップ動作が行われゲート電位（Ｇ）及びソース電位（Ｓ）は両者の差（Ｖｉｎ−ΔＶ）を維持したまま上昇する。ソース電位（Ｓ）の上昇に伴い発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓが発光素子ＥＬに流れ込み、映像信号に応じた輝度で発光が行われる。この後タイミングＴ８で当該フィールド１ｆが終わると次のフィールドに進む。次のフィールドでも、Ｖｔｈ補正、信号書き込み、移動度補正の各動作を行う。
【００６８】
図１４は、図１３に示した移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を表している。この画素回路２もスイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５などで構成される補正手段を備えている。この補正手段は出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為、予め発光期間Ｔ６‐Ｔ８の前または先頭で画素容量Ｃｓ２に保持された入力電圧Ｖｉｎ（Ｖｇｓ）を補正する。この補正手段は走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間Ｔ５‐Ｔ７の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓ２に負帰還して入力電圧Ｖｇｓを補正する。加えてこの補正手段（Ｔｒ３，Ｔｒ４，Ｔｒ５）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消す為に、予めサンプリング期間Ｔ５‐Ｔ７に先立つ期間Ｔ２‐Ｔ４でドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしてある。
【００６９】
本実施形態においても、ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方ソースＳが発光素子ＥＬ側に接続している。この構成において本補正手段は、サンプリング期間Ｔ５‐Ｔ７の後部分に重なる発光期間Ｔ６‐Ｔ８の先頭部分（Ｔ６‐Ｔ７）でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、画素容量Ｃｓ２側に負帰還する。その際本補正手段は、発光期間の先頭部分（Ｔ６‐Ｔ７）でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する等価容量Ｃｏｌｅｄに流れ込むようにしている。発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側がＶｃａｔｈに接地されている。本補正手段は前述したように予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、ダイオード型の発光素子ＥＬを容量性素子Ｃｏｌｅｄとして機能させている。
【００７０】
図１５は、本発明にかかる表示装置の第３実施形態を示すブロック図である。理解を容易にする為、図５に示した第１実施形態と対応する部分には対応する参照番号を付してある。本表示装置も中央の画素アレイ１とこれを囲む周辺回路とで構成されている。周辺回路は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２を含んでいる。画素アレイ１はマトリクス状に配列された画素回路から構成されている。図では理解を容易にする為１個の画素回路２のみを拡大表示してある。
【００７１】
画素回路２は５個のトランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５，Ｔｒｄと２個の容量素子Ｃｓ１，Ｃｓ２と１個の発光素子ＥＬとで構成されている。第１実施形態及び第２実施形態と異なり、ドライブトランジスタＴｒｄはＰチャネル型である。残りのトランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５は全てＮチャネル型である。なお画素サイズや発光素子ＥＬの特性にもよるが、一般的にドライブトランジスタはＮチャネル型の方が移動度補正値の容量を大きく取る事ができ、移動度補正のマージンがある。
【００７２】
ドライブトランジスタＴｒｄのソースは電源Ｖｃｃに接続している。ゲートは画素容量Ｃｓ１の一端に接続している。ドライブトランジスタＴｒｄがＰチャネル型の場合、ゲート電圧Ｖｇｓはソース側となる電源Ｖｃｃを基準にして定義される。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して発光素子ＥＬに接続している。発光素子ＥＬはダイオード型であり、アノードがスイッチングトランジスタＴｒ４を介してドライブトランジスタＴｒｄのドレインに接続する一方、カソードが接地されている。なおスイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。ドライブトランジスタＴｒｄのゲートとドレインとの間にスイッチングトランジスタＴｒ５が介在している。そのゲートは走査線ＡＺ１に接続している。
【００７３】
一方画素回路２の入力側となるサンプリングトランジスタＴｒ１は信号線ＳＬと画素容量Ｃｓ１の他端との間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続されている。画素容量Ｃｓ１の他端と電源Ｖｃｃとの間に別の画素容量Ｃｓ２が接続している。また画素容量Ｃｓ１の他端と所定のオフセット電位Ｖｏｆｓとの間にスイッチングトランジスタＴｒ２が接続している。このトランジスタＴｒ２のゲートは走査線ＡＺ２に接続している。
【００７４】
図１６は、図１５に示した画素回路の各トランジスタとこれらに対応する制御信号との関係を明示した回路図である。合わせてドライブトランジスタＴｒｄのゲートを記号Ｇで明示し、発光素子ＥＬのアノードを記号Ｘで明示してある。各トランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５のゲートに印加される制御信号を対応する走査線と同じ記号で表してある。
【００７５】
図１７は、図１６に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表すと共に、ドライブトランジスタＴｒｄのゲート電位（Ｇ）と発光素子ＥＬのアノード電位（Ｘ）の変化も表してある。
【００７６】
当該フィールドに入る前のタイミングＴ０で、制御信号ＷＳ，ＡＺ１，ＡＺ２はローレベルにある一方、制御信号ＤＳはハイレベルにある。したがってタイミングＴ０ではトランジスタＴｒ４がオン状態にある一方、残りのトランジスタＴｒ１，Ｔｒ２，Ｔｒ５はオフ状態にある。ドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して発光素子ＥＬに接続している。したがって発光素子ＥＬにはゲート電圧Ｖｇｓに応じた出力電流が流れて発光している。なお、図１７のタイミングチャートではゲート電圧Ｖｇｓは電源電位Ｖｃｃとゲート電位（Ｇ）との間の差で表される。
【００７７】
当該フィールドに入るタイミングＴ１で、制御信号ＡＺ１及びＡＺ２がハイレベルになり、トランジスタＴｒ２，Ｔｒ５がオンする。これにより画素容量Ｃｓ１の他端は所定のオフセット電位Ｖｏｆｓに固定される。またドライブトランジスタＴｒｄのドレインとゲートが直結する。この為ゲート電位（Ｇ）はドレイン電位に引かれて急激に下降する一方、アノード電位（Ｘ）は発光素子ＥＬ内に生じた電圧降下で急激に上昇する。この動作でドライブトランジスタＴｒｄは閾電圧検出の準備状態となる。
【００７８】
続いてタイミングＴ２で制御信号ＤＳがローレベルとなり、スイッチングトランジスタＴｒ４がオフする。ここまでの期間Ｔ１‐Ｔ２はリセット期間もしくはオーバーラップ期間と呼ばれる。スイッチングトランジスタＴｒ４がオフするとドライブトランジスタの電流路が遮断され、ゲート容量Ｃｇｓ及び画素容量Ｃｓ１を充電していく。この結果ゲート電位（Ｇ）が上昇する。丁度電源電位Ｖｃｃとゲート電位（Ｇ）の差がＶｔｈとなった所でドライブトランジスタＴｒｄがカットオフする。カットオフした後のタイミングＴ３で制御信号ＡＺ１，ＡＺ２がローレベルに戻り、トランジスタＴｒ２，Ｔｒ５がオフする。この結果画素容量Ｃｓ１に書き込まれた閾電圧Ｖｔｈが保持される。この期間Ｔ２‐Ｔ３をＶｔｈ補正期間もしくはＶｔｈ検出期間と呼ぶ。なお発光素子ＥＬに対する通電が遮断されるので、アノード電位（Ｘ）は接地電位ＧＮＤまで下がる。
【００７９】
この後タイミングＴ４に進むと制御信号ＷＳがハイレベルになりサンプリングトランジスタＴｒ１がオンする。この結果映像信号Ｖｓｉｇがサンプリングされ、画素容量Ｃｓ２にＶｏｆｓ−Ｖｓｉｇが書き込まれる。この電圧Ｖｏｆｓ−Ｖｓｉｇは画素容量Ｃｓ１を介してドライブトランジスタＴｒｄのゲートＧ側にカップリングされる。その量はＣｓ１（Ｖｏｆｓ−Ｖｓｉｇ）／（Ｃｓ１＋Ｃｇｓ）で与えられる。なおＣｇｓはドライブトランジスタのソース／ゲート間容量である。このカップリング電圧分だけさらにゲート電位（Ｇ）が下がるので、結局ゲート電圧ＶｇｓはＶｔｈ＋Ｃｓ１（Ｖｏｆｓ−Ｖｓｉｇ）／（Ｃｓ１＋Ｃｇｓ）となる。この後１水平期間（１Ｈ）経過後のタイミングＴ７で制御信号ＷＳはローレベルに戻り、サンプリングトランジスタＴｒ１がオフする。この１Ｈに相当する期間Ｔ４‐Ｔ７で映像信号Ｖｓｉｇのサンプリングが行われる。
【００８０】
このサンプリング期間Ｔ４‐Ｔ７の一部の期間Ｔ５‐Ｔ６で制御信号ＡＺ１がハイレベルになり、トランジスタＴｒ５が導通する。この結果電源Ｖｃｃ側（ドライブトランジスタＴｒｄのソース側）からドレイン側を通ってゲートＧ側にドレイン電流が流れ込む。このドレイン電流の流れ込みによりゲート電位（Ｇ）はΔＶ分だけ上昇する。ΔＶはドライブトランジスタの移動度に比例している。ドライブトランジスタの移動度が大きいほどΔＶは大きくなりゲート電位（Ｇ）が上昇するので、ゲート電圧Ｖｇｓはその分圧縮され出力電流が抑制される。この様にドライブトランジスタＴｒｄのドレイン側からゲート側に向かって負のフォードバックをかける事で、移動度のばらつきを抑制可能である。サンプリング期間Ｔ４‐Ｔ７の中に設定された期間Ｔ５‐Ｔ６を移動度補正期間と呼ぶ。この移動度補正を行うことで、ドライブトランジスタＴｒｄのゲート電圧Ｖｇｓは結局Ｖｔｈ＋Ｃｓ１（Ｖｏｆｓ−Ｖｓｉｇ）／（Ｃｓ１＋Ｃｇｓ）−ΔＶで与えられる。このゲート電圧Ｖｇｓには正味の信号成分に加え、ドライブトランジスタの閾電圧をキャンセルするための成分Ｖｔｈと移動度を補正する為の成分ΔＶが含まれている。
【００８１】
タイミングＴ８になると制御信号ＤＳがハイレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄは発光素子ＥＬに直結し、閾電圧Ｖｔｈ及び移動度μのばらつきが補正された出力電流が発光素子ＥＬに流れる。この後タイミングＴ９で当該フィールドが終了すると、次のフィールドに移って再びＶｔｈ補正、映像信号サンプリング、移動度補正の各動作が行われる。
【００８２】
図１８は、移動度補正期間Ｔ５‐Ｔ６における画素回路の状態を示す回路図である。前述したように移動度補正期間Ｔ５‐Ｔ６ではサンプリングトランジスタＴｒ１とスイッチングトランジスタＴｒ５がオンしている為、ドレイン電流Ｉｄｓは画素容量Ｃｓ１に書き込まれる。これによりドライブトランジスタＴｒｄのゲート電位（Ｇ）はΔＶ上昇する。この時に流れるドレイン電流Ｉｄｓは以下の式６により表される。なお、式６ではカップリング係数Ｃｓ１／（Ｃｓ１＋Ｃｇｓ）を１として省略してある。実際Ｃｇｓに比べてＣｓ１はかなり大きい。
【数４】
2006215213.tif 000006
【００８３】
前述したようにΔＶ＝Ｉｄｓ・ｔ／Ｃｓ１より、移動度の異なる画素ではΔＶも異なる。移動度が大きい画素ほどΔＶは大きくなり、Ｉｄｓの補正量も大きくなる。これらの動作により、移動度ばらつきがある画素においても、Ｉｄｓを均一化する事ができ、移動度ばらつき補正を行う事ができる。
【００８４】
詳細な計算式は先の実施形態１と同様な解析によって、以下の式７に示すように与えられる。
【数５】
2006215213.tif 000007
【００８５】
上記式７の右辺は移動度μを２つ含む。係数部のμと左辺の分母に位置するμは互いにキャンセルしあうので、結果的にドレイン電流Ｉｄｓから移動度μの影響を除く事ができる。式７の分母にあるμの効果は移動度補正期間Ｔ５‐Ｔ６の時間幅ｔによって調整できる。これにより本発明の移動度補正を最適化可能である。
【図面の簡単な説明】
【００８６】
【図１】表示装置の参考例を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素回路の構成を示す回路図である。
【図３】図２に示した画素回路の動作説明に供する参考タイミングチャートである。
【図４】ドライブトランジスタの入力電圧／出力電流特性を示すグラフである。
【図５】本発明にかかる表示装置の第１実施形態を示すブロック図である。
【図６】図５に示した表示装置に含まれる画素回路を取り出した模式図である。
【図７】図６に示した画素回路の動作説明に供するタイミングチャートである。
【図８】図６に示した画素回路の動作説明に供する模式図である。
【図９】同じく動作説明に供するグラフである。
【図１０】同じく動作説明に供する模式図である。
【図１１】図６に示した画素回路に含まれるドライブトランジスタの動作特性を示すグラフである。
【図１２】本発明にかかる表示装置の第２実施形態を示すブロック図である。
【図１３】図１２に示した表示装置に含まれる画素回路の動作説明に供するタイミングチャートである。
【図１４】同じく動作説明に供する画素回路図である。
【図１５】本発明にかかる表示装置の第３実施形態を示すブロック図である。
【図１６】図１５に示した表示装置に含まれる画素回路の動作説明に供する模式図である。
【図１７】同じく動作説明に供するタイミングチャートである。
【図１８】同じく動作説明に供する模式図である。
【符号の説明】
【００８７】
１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・容量素子
【図１】
2006215213.tif 000008
【図２】
2006215213.tif 000009
【図３】
2006215213.tif 000010
【図４】
2006215213.tif 000011
【図５】
2006215213.tif 000012
【図６】
2006215213.tif 000013
【図７】
2006215213.tif 000014
【図８】
2006215213.tif 000015
【図９】
2006215213.tif 000016
【図１０】
2006215213.tif 000017
【図１１】
2006215213.tif 000018
【図１２】
2006215213.tif 000019
【図１３】
2006215213.tif 000020
【図１４】
2006215213.tif 000021
【図１５】
2006215213.tif 000022
【図１６】
2006215213.tif 000023
【図１７】
2006215213.tif 000024
【図１８】
2006215213.tif 000025