(57)【要約】【課題】過電流抑制回路を追加しなくとも、過電流抑制ができるインバータ制御装置とその制御方法を提供する。【解決手段】速度指令周波数とすべり周波数を加算した周波数から電圧指令を生成するＶＦ変換手段５と、ｄｑ軸電圧指令を３相電圧指令に変換する電圧座標変換手段６と、３相電流をｄｑ軸電流に変換する電流座標変換手段８と、すべり周波数生成手段９とを有するインバータ制御装置において、ｄｑ軸電流から所定の関数を経て第１の係数を生成する関数発生手段２１と、第１の係数を時間に対してスローアップ、スローダウンして第２の係数を生成するスローアップダウン手段２２と、第２の係数と前記電圧指令を乗算して新たな電圧指令を生成する電圧指令乗算手段１６とを備えるようにした。【選択図】図１
2006204064.tif 000002
【特許請求の範囲】
【請求項１】
速度指令周波数とすべり周波数を加算した周波数から電圧指令を生成するＶＦ変換手段と、ｄｑ軸電圧指令を３相電圧指令に変換する電圧座標変換手段と、３相電流をｄｑ軸電流に変換する電流座標変換手段と、すべり周波数生成手段とを有するインバータ制御装置において、
前記ｄｑ軸電流から所定の関数により第１の係数を生成する関数発生手段と、
前記第１の係数を時間に対してスローアップ、スローダウンして第２の係数を生成するスローアップダウン手段と、
前記第２の係数と前記電圧指令を乗算して新たな電圧指令を生成する電圧指令乗算手段と、
を備えることを特徴とするインバータ制御装置。
【請求項２】
前記関数発生手段は、前記ｄｑ軸電流が、所定値を超えないときは１であり、所定値以上のときはｄｑ軸電流に比例して減少させることを特徴とする請求項１記載のインバータ制御装置。
【請求項３】
前記関数発生手段は、前記ｄｑ軸電流が、所定値を越えないときは１であり、所定値以上のときは前記ｄｑ軸電流に反比例して減少させることを特徴とする請求項１記載のインバータ制御装置。
【請求項４】
速度指令周波数とすべり周波数を加算した周波数から電圧指令を生成するＶＦ変換手段と、ｄｑ軸電圧指令を３相電圧指令に変換する電圧座標変換手段と、３相電流をｄｑ軸電流に変換する電流座標変換手段と、すべり周波数生成手段とを有するインバータの制御方法において、
前記ｄｑ軸電流から所定の関数により第１の係数を生成するステップと、
前記第１の係数を時間に対してスローアップ、スローダウンして第２の係数を生成するステップと、
前記第２の係数と前記電圧指令を乗算して新たな電圧指令を生成するステップと、
を備えることを特徴とするインバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流抑制機能をもつインバータ制御装置とその制御方法に関する。  
【背景技術】
【０００２】
インバータ制御装置の過電流抑制に関する従来技術には、例えば特許文献１がある。従来技術を、図７を用いて説明する。図７において、交流電源、１２０から供給される交流電流をダイオードブリッジを用いた整流手段１１９ によって整流し、この電流を平滑用コンデンサ１１８に流してこれを充電し、直流電源を作っている。コンデンサ１１８の正負端子間にはＱ１〜Ｑ６のパワー半導体素子（電圧駆動型のＩＧＢＴ、 絶縁ゲート型バイポーラトランジスタを適用している）を三相ブリッジ構成に接続したインバータ主回路１１７ とその負極側にシャント抵抗Ｒｓを直列に接続している。パワー半導体素子Ｑ１〜Ｑ６にはそれぞれ逆並列にダイオードＤ１〜Ｄ６が接続されており、Ｑ１〜Ｑ６に対する逆電流を流す。このような構成のインバータ１１７を用いてＵ，Ｖ，Ｗ各相の出力端子からモータ１１６に可変周波数の交流電流を供給する。モータ電流の極性は、出力端子からモータに流れ込む電流を正の極性とし、モータからインバータに流れ込む電流を負の極性とする。また、１０１はパワー半導体素子Ｑ１〜Ｑ６を上記変調波に応じてオン， オフさせる制御回路である。制御回路１０１の内部に設けた過電流制限について説明する。制御回路１０１は、インバータ１１７のＵ，Ｖ，Ｗ各相を独立に駆動するため、上アーム素子用駆動回路１０２−１ ， 下アーム素子用駆動回路１０２−２、及び浮動電位状態にある駆動回路１０２−１ に信号を伝達するレベルシフト回路１０３を各相分備えており、図７ではＵ相分についてのみ図示している。マイコン１１５が出力する三相正弦波交流の電圧指令、及び周波数指令は通常、ディジタル信号であり、この信号は制御手段１０１に含まれるＤ ／ Ａ コンバータ１１３によってアナログ信号に変換される。コンパレータ１１２−１ ， １１２−２及び１１２−３は、Ｄ／Ａコンバータ１１３でアナログ信号に変換されたＵ， Ｖ，Ｗ各相用の変調波信号と可変振幅三角波発生器１１１が出力する三角波を比較する手段であり、変調波信号の瞬時値が三角波信号の瞬時値に比べて大きい場合には各相の上アームをオンさせ、逆に小さい場合には下アームをオンさせる。コンパレータ１１２−１，１２−２及び１１２−３の出力は、変調波信号と三角波信号を比較して結果をハイ（Ｈ ） 或いはロー（ Ｌ ）という２値化にした信号であり、この信号に応じて各相の上アーム或いは下アームのいずれをオンさせるかの判断を判断回路１０５で決める。判断回路１０５の処理内容は、第１は、非ラップ期間の挿入、第２は、過電流検出時に特定のアームのみをオンからオフに変える過電流制限である。
【０００３】
図８のフローチャ−トを用いて過電流制限について説明する。図８は図７の電流極性検出回路１０４の処理を示しており、各相の電流極性検出回路による極性の判断は、コンパレータ１０６が過電流を検出したか否かに関わらず、インバータ１１７の動作中常時行われる。各相の下アームにオン信号が与えられている期間において、出力電圧が正の値であれば電流は負の極性であり、逆に出力電圧が負の値であれば電流は正の極性と識別する。コンパレータ１０６によってシャント抵抗両端の電圧が過電流レベルに相当する基準電圧Ｖ１を越えたことが検出されると、判断回路１０５は各相の電流極性検出回路１０４の検出結果をもとに、各相の電流極性で他の相と極性が異なる相を選び、かつ、その極性が正負のいずれであるかという情報から、Ｑ１〜Ｑ６どのパワー素子に過電流が流れているかを判断し、過電流が流れていると判断されたアームのパワー素子を直ちにオフに切り替え、モータ電流を過電流レベル以上に増加させないよう制限する。過電流が流れていたパワー素子を再びオン再び過電流レベルを越えると上で述べたのと同様な判断で再びこれをオフさせる。こうした動作を繰り返すと、モータ電流は過電流レベル以上には増加しないが、三相正弦波交流の関係が崩れてしまうので、過電流が検出された回数に応じて三角波の振幅を変化させ、相対的に電圧指令値を減少させる制御を行うというものである。
【特許文献１】国際公開第９７／５０１６２号パンフレット（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のインバータ制御装置の過電流抑制手段では、過電流抑制回路を追加しなければならないという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、過電流抑制回路を追加しなくとも、過電流抑制ができるインバータ制御装置とその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１記載の本発明は、速度指令周波数とすべり周波数を加算した周波数から電圧指令を生成するＶＦ変換手段と、ｄｑ軸電圧指令を３相電圧指令に変換する電圧座標変換手段と、３相電流をｄｑ軸電流に変換する電流座標変換手段と、すべり周波数生成手段とを有するインバータ制御装置において、ｄｑ軸電流から所定の関数を経て第１の係数を生成する関数発生手段と、第１の係数を時間に対してスローアップ、スローダウンして第２の係数を生成するスローアップダウン手段と、第２の係数と前記電圧指令を乗算して新たな電圧指令を生成する電圧指令乗算手段とを備えるようにしたものである。
請求項２記載の本発明は、請求項１記載のインバータ制御装置において、関数発生手段は、ｄｑ軸電流が、所定値を超えないときは１であり、所定値以上のときはｄｑ軸電流に比例して減少させるようにしたものである。
請求項３記載の本発明は、請求項１記載のインバータ制御装置において、関数発生手段は、ｄｑ軸電流が、所定値を越えないときは１であり、所定値以上のときはｄｑ軸電流に反比例して減少させるようにしたものである。
請求項４記載の本発明は、速度指令周波数とすべり周波数を加算した周波数から電圧指令を生成するＶＦ変換手段と、ｄｑ軸電圧指令を３相電圧指令に変換する電圧座標変換手段と、３相電流をｄｑ軸電流に変換する電流座標変換手段と、すべり周波数生成手段とを有するインバータの制御方法において、ｄｑ軸電流から所定の関数を経て第１の係数を生成するステップと、第１の係数を時間に対してスローアップ、スローダウンして第２の係数を生成するステップと、第２の係数と前記電圧指令を乗算して新たな電圧指令を生成するステップとを備えるようにしたものである。
【発明の効果】
【０００６】
本発明によると、過電流抑制回路を追加しなくとも、過電流抑制ができるインバータ制御装置とその制御方法を提供できる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の方法の具体的実施例について、図に基づいて説明する。
【実施例】
【０００８】
図１は、本発明の構成を示すブロック図である。図１において、１はインバータ、２は整流電源、３は電流検出手段、４はコンデンサ、５はＶＦ変換手段、６は電圧座標変換手段、７はＰＷＭ手段、８は電流座標変換手段、９はすべり周波数生成手段、１０はＲＩ補償手段、１１は安定性補償手段、１２は電圧指令補正手段、１３は積分手段、１４、１５は除算手段、１６は電圧指令乗算手段である。
【０００９】
次に動作について説明する。加算器１７は速度指令周波数とすべり周波数を加算して駆動周波数を生成する。ＶＦ変換手段５は駆動周波数から電圧指令を生成する。電圧指令はＲＩ補償手段で生成されたＲＩ補償電圧を加算器１８によって加算され、安定性手段１１で生成された安定性補償電圧を加算器１９によって加算され新たな電圧指令となる。さらに電圧指令補正手段１２はｑ軸電流Ｉｑから係数を生成し、電圧指令と電圧指令乗算手段１６によって乗算され、補償電圧指令を生成する。電圧座標変換手段６は補償電圧指令を駆動周波数を積分して得た電気角によりｄｑ−３相電圧座標変換をし、Ｕ相、Ｖ相、Ｗ相の３相電圧指令を生成する。ＰＷＭ手段７は３相電圧指令をＰＷＭ信号に変換し、インバータを駆動する。インバータが駆動されて電流が流れるとモータはトルクを発生し、負荷に応じて回転する。電流検出手段３は、３相電流検出信号を生成する。電流座標変換手段８は３相電流検出信号をｄｑ軸電流に変換する。
【００１０】
次に、過電流を抑制する電圧指令抑制手段について図２と用いて説明する。図２において、２１は関数発生手段、２２はスローアップダウン手段である。関数発生手段２１はｑ軸電流から第１の係数を生成し、スローアップダウン手段は第１の係数から第２の係数を生成する。図３は第１の係数とインバータ電流との関係を示したものであり、電流が所定値である標準動作レベル以下のときは１である。電流が標準動作レベル以上になると直線的に比例ゲインＰを減少し、最大電流レベル（最大電流は連続時間流すことはできず、周囲温度により時間とデューティが決定される。）では、下限ゲインになる。このように電流に応じて出力電圧を低減するので過電流を抑制することができる。
【００１１】
図４はインバータ制御装置において、関数発生手段２１が第１の係数を生成するグラフである。図４を用いて本発明を説明する。
電流がある所定値（標準動作レベル）を超えた時、新規に設けた過負荷時の電流レベル（最大電流レベル）を使って、出力電流に対する第１の係数を算出する。
図５は出力周波数に対する出力電圧(ＶＦ特性)において、第１の係数の可変範囲を示すグラフであり、全領域で第１の係数を可変し、飽和領域も可変にした例である。
このように、第１の係数の可変は飽和領域（出力電圧一定域）でも行うことができるので、出力電圧一定運転時及び回転体の過負荷始動にも出力電圧を低減することができる。
【００１２】
図６は本発明の制御方法を示すフローチャートである。図６において、ステップＳＴ１ではｄｑ軸電流から所定の関数を使用して第１の係数を生成する。次にステップＳＴ２で、第１の係数をスローアップ、スローダウンさせ時間的に立ち上がり、立下りに勾配をもたせた第２の係数を生成する。次にステップＳＴ３で、第２の係数と、電圧指令を乗算して新たな電圧指令である補正電圧指令を生成する。
【産業上の利用可能性】
【００１３】
本発明は、過電流抑制回路を追加しなくとも、インバータ電流が所定値を越えた場合、出力電圧を所定の関数で下げるので過電流を抑制でき、ポンプ負荷及び回転体の過負荷始動の用途など一般産業機械への適用が期待できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の構成を示すブロック図。
【図２】本発明の電圧指令補正手段を示すブロック図
【図３】本発明の電流と第1の係数の関係を示すグラフ
【図４】本発明の第１の係数の範囲を示すグラフ
【図５】本発明の第１の係数の範囲を示すグラフ
【図６】本発明の方法を示すフローチャート
【図７】従来例の構成を示すブロック図
【図８】従来例の電流抑制を説明するフローチャート
【符号の説明】
【００１５】
１  インバータ
２  整流電源
３  電流検出手段
４  コンデンサ
５  ＶＦ変換手段
６  電圧座標変換手段
７  ＰＷＭ手段
８  電流座標変換手段
９  すべり周波数生成手段
１０  ＲＩ補償手段
１１  安定性補償手段
１２  電圧指令補正手段
１３  積分手段
１４、１５  除算手段
１６  電圧指令乗算手段
１７、１８、１９  加算手段
２１  関数発生手段
２２  スローアップダウン手段
【図１】
2006204064.tif 000003
【図２】
2006204064.tif 000004
【図３】
2006204064.tif 000005
【図４】
2006204064.tif 000006
【図５】
2006204064.tif 000007
【図６】
2006204064.tif 000008
【図７】
2006204064.tif 000009
【図８】
2006204064.tif 000010