(57)【要約】【課題】  スレーブ側電源装置の構成を簡単にすると共に、マスタ制御装置に配線が集中することを回避する。【解決手段】  複数のＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、マスタ制御装置１０にデータ線ＤＴで縦続接続されている。マスタ制御装置１０は、データ線ＤＴを用いて各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎに、それぞれ固有のアドレスを設定した後、コマンドを各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎと送受信する。これにより、各ＤＣ／ＤＣコンバータブロックは個別のアドレッシング手段を持つ必要が無くなる。【選択図】  図１
2006094621.tif 000002
【特許請求の範囲】
【請求項１】
一対の入出力端子と、該入出力端子間を開閉させるスイッチと、負荷に供給する電力を生成する機能を、それぞれが持つＮ（Ｎは１以上の整数）個のスレーブ側電源装置と、
前記Ｎ個のスレーブ側電源装置の動作を制御するための設定データを、データ端子から発生するマスタ制御装置と、
前記スレーブ側電源装置の入出力端子又は前記マスタ制御装置のデータ端子に接続されるＮ本のデータ線とを備え、
前記Ｎ本のデータ線により、前記スレーブ側電源装置は、前記マスタ制御装置に対してＮ段に縦続接続され、
Ｎ段に縦続接続された前記スレーブ側電源装置は、自装置の前記スイッチを閉じることにより、前記マスタ制御装置側から前記データ線を介して与えられた前記設定データを、後段のスレーブ側電源装置に与えることが可能であることを特徴とする電源システム。
【請求項２】
前記各スレーブ側電源装置は、前記設定データを前記マスタ制御装置に対して非同期に受け取ることを特徴とする請求項１に記載の電源システム。
【請求項３】
前記各スレーブ側電源装置は、電源投入直後に前記スイッチで自装置の前記入出力端子間を開放し、前記マスタ制御装置側から前記データ線を介して与えられたアドレスを、自装置のアドレスとして受け取った後、前記スイッチを閉じることを特徴とする、請求項１又は２に記載の電源システム。
【請求項４】
前記スイッチは、前記各スレーブ側電源装置における入出力データの入出力方向を双方向にすることを特徴とする請求項１乃至３のいずれか１項に記載の電源システム。
【請求項５】
前記スイッチは、バッファ機能を備えることを特徴とする請求項１乃至４のいずれか１項に記載の電源システム。
【請求項６】
前記マスタ制御装置は、任意の前記スレーブ側電源装置から電力が供給されて起動することを特徴とする請求項１乃至５のいずれか１項に記載の電源システム。
【請求項７】
前記マスタ制御装置は、任意の前記スレーブ側電源装置からクロックが与えられることを特徴とする請求項１乃至６のいずれか１項に記載の電源システム。
【請求項８】
負荷に供給する電力を生成する電力生成手段と、
前記電力生成手段を制御する制御回路と、
第１の装置と１本のデータ線で接続される一方の入出力端子と、
第２の装置と１本のデータ線で接続される他方の入出力端子と、
前記入出力端子間を開閉させるスイッチとを備え、
前記スイッチを閉じることにより、前記第１の装置から前記データ線を介して与えられた設定データを、第２の装置に与えることが可能であること、
を特徴とする電源装置。
【請求項９】
電源投入直後に前記スイッチで前記入出力端子間を開放し、前記第１の装置側から前記データ線を介して与えられたアドレスを自装置のアドレスとして受け取った後、スイッチを閉じることを特徴とする、請求項８に記載の電源装置。
【請求項１０】
前記スイッチは、自装置の入出力データの入出力方向を双方向にすることを特徴とする請求項８乃至９のいずれか１項に記載の電源装置。
【請求項１１】
前記スイッチは、バッファ機能を備えることを特徴とする請求項８乃至１０のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスタ装置と任意数のスレーブ装置とを持ち、マスタ装置で各スレーブ装置を一括して制御し、スレーブ装置から出力電力を出力する電源システム及び電源装置に関する。
【背景技術】
【０００２】
従来の特許文献１に示されるシステムは、負荷を電流駆動する複数の電源装置を持ち、ＣＰＵでこれらの電源装置を制御している。
【特許文献１】特開２００３−１１４７０５号公報
【０００３】
マスタ側の制御装置とスレーブ側の複数の電源装置との間の通信により、各電源装置の設定を制御することは、従来より行われている。
図５（ａ）〜（ｃ）は、従来の電源システムの通信方式の説明図である。
【０００４】
従来の通信には、図５（ａ）の３線式、図５（ｂ）の２線式、ＵＡＲＴに代表される図５（ｃ）の１線式等があり、それぞれ特徴を持っている。
３線式は、クロック線ＣＫと、データ線ＤＴと、ラッチ線Ｌとで、マスタ側装置（Master）とスレーブ側装置（Slave）とを接続する。データ線ＤＴ及びクロック線ＣＫに対してスレーブ側装置を並列に接続できるので、データ線ＤＴ及びクロック線ＣＫをそれぞれ１本にできるが、ラッチ線Ｌは個々のスレーブ側装置とマスタ側装置との間を接続する必要があるので、ラッチ線Ｌは、スレーブ側装置の数必要である。即ち、スレーブ側装置の数をＮとすると、配線数は２＋Ｎとなる。
２線式の場合、スレーブ側装置とマスタ側装置との間をデータ線ＤＴ及びクロック線ＣＫで接続すればよく、データ線ＤＴ及びクロック線ＣＫにスレーブ側装置を並列に接続することにより、配線数はスレーブ側装置の数にかかわらず２本で済む。しかしながら、スレーブ側装置において、アドレッシングが必要となるので、そのアドレスを設定するためのＲＯＭ（Read Only Memory）を各スレーブ側装置に持たせたり、アドレス設定ピン等をスレーブ側装置に配置する必要がる。
１線式の場合、マスタ側装置とスレーブ側装置とを１対１に１本のデータ線ＤＴで接続するので、スレーブ側装置の数をＮとすると配線数がＮ本となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述したように、３線式や１線式では、スレーブ側装置の数が増加すると配線数が増加し、増加した配線がマスタ側装置に集中するので、マスタ側装置の配線の引き回しが困難になり、他の配線の障害にもなる。又、２線式では、スレーブ側装置に対してアドレッシングが必要になるので、スレーブ側装置の構成が複雑になる。
【０００６】
本発明は、このような現状を鑑みてなされた発明であり、マスタ側装置に配線数が集中することがなく、スレーブ側装置の構成が複雑にならない電源システムや電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の第１の観点に係る電源システムは、
一対の入出力端子と、該入出力端子間を開閉させるスイッチと、負荷に供給する電力を生成する機能を、それぞれが持つＮ（Ｎは１以上の整数）個のスレーブ側電源装置と、
前記Ｎ個のスレーブ側電源装置の動作を制御するための設定データを、データ端子から発生するマスタ制御装置と、
前記スレーブ側電源装置の入出力端子又は前記マスタ制御装置のデータ端子に接続されるＮ本のデータ線とを備え、
前記Ｎ本のデータ線により、前記スレーブ側電源装置は、前記マスタ制御装置に対してＮ段に縦続接続され、
Ｎ段に縦続接続された前記スレーブ側電源装置は、自装置の前記スイッチを閉じることにより、前記マスタ制御装置側から前記データ線を介して与えられた前記設定データを、後段のスレーブ側電源装置に与えることが可能であることを特徴とする。
【０００８】
このような構成を採用したことにより、設定データを、縦続接続された所望のスレーブ側電源装置に与えることができる。又、マスタ制御装置の周辺に配線が集中することもない。
【０００９】
尚、前記各スレーブ側電源装置は、前記設定データを前記マスタ制御装置に対して非同期に受け取ってもよい。
【００１０】
また、前記各スレーブ側電源装置は、電源投入直後に前記スイッチで自装置の前記入出力端子間を開放し、前記マスタ制御装置側から前記データ線を介して与えられたアドレスを、自装置のアドレスとして受け取った後、前記スイッチを閉じるようにしてもよい。
【００１１】
また、前記スイッチは、前記各スレーブ側電源装置における入出力データの入出力方向を双方向にしてもよい。
【００１２】
また、前記スイッチは、バッファ機能を備えてもよい。
【００１３】
また、前記マスタ制御装置は、任意の前記スレーブ側電源装置から電力が供給されて起動してもよい。
【００１４】
また、前記マスタ制御装置は、任意の前記スレーブ側電源装置からクロックが与えられてもよい。
【００１５】
上記目的を達成するために、本発明の第２の観点に係る電源装置は、
負荷に供給する電力を生成する電力生成手段と、
前記電力生成手段を制御する制御回路と、
第１の装置と１本のデータ線で接続される一方の入出力端子と、
第２の装置と１本のデータ線で接続される他方の入出力端子と、
前記入出力端子間を開閉させるスイッチとを備え、
前記スイッチを閉じることにより、前記第１の装置から前記データ線を介して与えられた前記データを、自装置をスルーして第２の装置に与えることが可能であることを特徴とする。
【００１６】
尚、電源投入直後に前記スイッチで前記入出力端子間を開放し、前記第１の装置側から前記データ線を介して与えられたアドレスを自装置のアドレスとして受け取った後、スイッチを閉じるようにしてもよい。
【００１７】
また、前記スイッチは、自装置の入出力データの入出力方向を双方向にしてもよい。
【００１８】
また、前記スイッチは、バッファ機能を備えてもよい。
【発明の効果】
【００１９】
本発明によれば、スレーブ側電源装置の構成を簡単にすることができると共に、マスタ制御装置に配線が集中することも避けられる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の実施形態に係る電源システムを示す構成図である。
この電源システムは、マスタ制御装置１０と、そのマスタ制御装置１０に縦続接続されたＮ段のスレーブ側電源装置であるＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎとで構成されている。
【００２１】
マスタ制御装置１０は、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎを一括して制御するものであり、個々のＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎの設定を行う設定用データを格納するメモリ（MEMORY）１４と、個々のＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎとの通信制御を行う制御回路（ＣＴＲＬ）１１及び、データを個々のＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎに送るためのシフトレジスタ（ＳＲ）１３と、出力バッファ１２を備えている。
【００２２】
制御回路１１から設定用データが、シフトレジスタ１３と、出力バッファ１２を介して出力される構成になっている。また、制御回路１１には、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎ側から与えられたデータが、シフトレジスタ１３を介して入力される構成にもなっている。
【００２３】
マスタ制御装置１０とＤＣ／ＤＣコンバータブロック２０−１との間は、１本のデータ線ＤＴで接続されている。各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎの間も、それぞれ１本のデータ線ＤＴで接続され、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎが縦続接続されている。
【００２４】
ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、電源電圧Ｖｃｃに共通に接続されている。
ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、マスタ制御装置１０側のデータ線ＤＴが接続された入出力端子２０ａと、後段のＤＣ／ＤＣコンバータブロック２０−２〜２０−Ｎ側のデータ線ＤＴに接続された入出力端子２０ｂとをそれぞれ備えている。
【００２５】
各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎ中には、電源電圧Ｖｃｃを変成して負荷に供給する電圧Ｖｏ１〜ＶｏNを生成するＤＣ／ＤＣコンバータ２７−１〜２７−Ｎ（ＤＣ／ＤＣ）と、データを送受信するためのシフトレジスタ（ＳＲ）２６−１〜２６−Ｎと、データの送受信とＤＣ／ＤＣコンバータ２７−１〜２７−Ｎの動作を制御する制御回路（ＣＴＲＬ）２１−１〜２１−Ｎと、制御回路２１−１〜２１−Ｎ及び、ＤＣ／ＤＣコンバータ２７−１〜２７−Ｎの動作クロックを生成するクロック回路（ＣＬＫ）２８−１〜２８−Ｎと、内部動作及び外部動作用の電源を供給する変成回路（ＬＤＯ）２５−１〜２５−Ｎと、入出力端子間を開閉するスイッチ２２−１〜２２−Ｎと、プルアップ抵抗２４−１〜２４−Ｎとが配備されている。
【００２６】
スイッチ２２は、図４に示すようにスリーステートのバッファを双方向に配置し、入出力端子２０ａから２０ｂにデータを送信する場合は、バッファ５０を、端子２２ｄより信号を与えてＯＮ状態にし、バッファ５１を端子２２ｃより信号を与えＯＦＦ状態にし、入出力端子２０ｂから２０ａにデータを送信する場合は、バッファ５０を端子２２ｄより信号を与えＯＦＦ状態にし、バッファ５１を端子２２ｃより信号を与えＯＮ状態にし、入出力端子２０ａと２０ｂ間を遮断する場合は、バッファ５０を端子２２ｄより信号を与えＯＦＦ状態にし、バッファ５１を端子２２ｃより信号を与えＯＦＦ状態にする機能を有する。また、バッファ５０、５１はデータの反射やノイズの影響を緩和する機能も有している。
【００２７】
ＤＣ／ＤＣコンバータブロック２０−１は、変成回路（ＬＤＯ）２５−１で生成された電源電圧Ｖｄｄと、クロック回路２８−１で生成されたクロックを、マスタ制御装置１０に供給している。マスタ制御装置１０は、変成回路（ＬＤＯ）２５−１から供給された電源電圧Ｖｄｄで起動し、クロック回路２８−１から供給されたクロックを用いて、コマンド、アドレス及びデータ等を送受信する。又、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、自装置のクロック回路２８−１〜２８−Ｎで生成されたクロックを用いて、コマンド、アドレス及びデータ等を送受信する。従って、マスタ制御装置１０とＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎとの間の通信は、非同期で行なわれる。
【００２８】
図１の電源システムにおいて、マスタ制御装置１０が各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎに設定用データを送る場合には、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎを指定するアドレスと共に設定用データを送る。設定用データでＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎの設定が行われる。
【００２９】
ここで、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、固有のアドレスを事前に持つ必要はない。マスタ制御装置１０が、電源投入直後にＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎのアドレスを自動的に割付ける。これにより、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎに、アドレス設定用の端子を設ける必要がなくなっている。
【００３０】
以下に、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎのアドレスの設定方法を２つ示す。
図２は、第１のアドレス設定方法を示すフローチャートである。図３は、第２のアドレス設定方法を示すフローチャートである。
【００３１】
図２の第１のアドレス設定方法では、電源投入が投入されると（ステップＳＴ１）、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、スイッチ２２−１をそれぞれハイインピーダンス状態にする（ステップＳＴ２）。この状態では、マスタ制御装置１０に、ＤＣ／ＤＣコンバータブロック２０−１だけが、接続されている。
【００３２】
マスタ制御装置１０の制御回路１１は、アドレスの割付が完了していないと判定した場合には（ステップＳＴ３：ＹＥＳ）、ＤＣ／ＤＣコンバータブロック２０−１に固有のアドレスを発生し、データ線ＤＴを介してＤＣ／ＤＣコンバータブロック２０−１に与える（ステップＳＴ４）。ＤＣ／ＤＣコンバータブロック２０−１は、アドレス設定コマンドを認識し、マスタ制御装置１０から与えられたアドレスを、制御回路２１−１に記憶する。（ステップＳＴ５）
これにより、ＤＣ／ＤＣコンバータブロック２０−１に、固有のアドレスが割付けられる。
【００３３】
アドレスの割付けられたＤＣ／ＤＣコンバータ２０−１は、スイッチ２２−１により、入出力端子間２０ａ，２０ｂ間を電気的に接続し、コマンド待ち受け状態にする（ステップＳＴ６）。
【００３４】
この状態では、マスタ制御装置１０に、ＤＣ／ＤＣコンバータブロック２０−１とＤＣ／ＤＣコンバータブロック２０−２が接続され、ＤＣ／ＤＣコンバータブロック２０−３以後は、接続されていない。マスタ制御装置１０の制御回路１１は、ステップＳＴ３でアドレスの割付が完了していないと判定した場合には（ステップＳＴ３：ＹＥＳ）、次のアドレスを発生する。ＤＣ／ＤＣコンバータブロック２０−１は、マスタ制御装置１０より送信されたアドレス及びデータが、自装置のアドレスでないので、コマンド待ち受け状態を維持する待機状態となる。
【００３５】
ＤＣ／ＤＣコンバータブロック２０−２は、ＤＣ／ＤＣコンバータブロック２０−１をスルーしたアドレスが電源投入後に初めて与えられたアドレスであるので、ＤＣ／ＤＣコンバータブロック２０−２のシフトレジスタ２６−２を介して、取り込まれたアドレスデータを、ＤＣ／ＤＣコンバータブロック２０−２の制御回路２１−２に記憶させる（ステップＳＴ５）。
【００３６】
これにより、ＤＣ／ＤＣコンバータブロック２０−２に、固有のアドレスが割付けられる。以降、ステップＳＴ３〜ステップＳＴ６が繰り返され、ＤＣ／ＤＣコンバータブロック２０−３〜ＤＣ／ＤＣコンバータブロック２０−Ｎに順に固有のアドレスが割付けられる。ステップＳＴ３で、全てのＤＣ／ＤＣコンバータブロック２０−１〜ＤＣ／ＤＣコンバータブロック２０−Ｎに対する固有のアドレス割付けが、終了したと判断した場合には、マスタ制御回路１０の制御回路１１は、アドレスの発生を停止し、一連のアドレス設定処理を終了する。
【００３７】
図３の第２のアドレス設定方法では、電源投入が投入されると（ステップＳＴ１１）、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、スイッチ２２−１〜２２−Ｎをそれぞれハイインピーダンス状態にする（ステップＳＴ１２）。この状態では、マスタ制御装置１０に、ＤＣ／ＤＣコンバータブロック２０−１だけが、接続されている。
【００３８】
マスタ制御装置１０の制御回路１１は、アドレスの割付が完了していないと判定した場合には（ステップＳＴ１３：ＹＥＳ）、ＤＣ／ＤＣコンバータブロック２０−１に固有のアドレスを発生し、データ線ＤＴを介してＤＣ／ＤＣコンバータブロック２０−１に与える（ステップＳＴ１４）。ＤＣ／ＤＣコンバータブロック２０−１は、シフトレジスタ２６−１を介してアドレス設定コマンドを認識し、マスタ制御装置１０から与えられたアドレスを、制御回路２１−１に記憶する。（ステップＳＴ１５）。これにより、ＤＣ／ＤＣコンバータブロック２０−１に、固有のアドレスが割付けられる。
【００３９】
アドレスの割付けられたＤＣ／ＤＣコンバータブロック２０−１は、スイッチ２２−１により、入出力端子間２０ａ，２０ｂ間を電気的に接続し、コマンド待ち受け状態にする（ステップＳＴ１６）。
【００４０】
マスタ制御装置１０の制御回路１１は、アドレスを割付けたＤＣ／ＤＣコンバータ２０−１に対して、設定確認用コマンドを送信する（ステップＳＴ１７）。設定確認用コマンドを受信したＤＣ／ＤＣコンバータブロック２０−１は、割付けられたアドレスの情報をＤＣ／ＤＣコンバータブロック２０−１のシフトレジスタ２６−１を介して、マスタ制御装置１０に送信する（ステップＳＴ１８）。
【００４１】
マスタ制御装置１０は、ＤＣ／ＤＣコンバータブロック２０−１から送信されたデータを、シフトレジスタ１３を介して制御回路１１に取り込み、制御回路１１は、割付けたアドレスとＤＣ／ＤＣコンバータブロック２０−１からの情報とが合致しているか否かを判断する（ステップＳＴ１９）。もし、合致していなければ、ステップＳＴ２０を介して適宜な回数ステップＳＴ１７及びステップＳＴ１８を繰り返し、それでも合致しない場合は、割付が失敗したとして処理を停止する（ステップＳＴ２０：ＮＯ）。
【００４２】
合致していれば、処理をステップＳＴ１３に戻す。この状態では、マスタ制御装置１０には、ＤＣ／ＤＣコンバータブロック２０−１及び、ＤＣ／ＤＣコンバータブロック２０−２が接続され、ＤＣ／ＤＣコンバータブロック２０−３以後は、接続されていない状態である。
【００４３】
マスタ制御装置１０の制御回路１１は、ステップＳＴ１３でアドレスの割付が完了していないと判定した場合には（ステップＳＴ１３：ＹＥＳ）、次のアドレスを発生する（ステップＳＴ１４）。ＤＣ／ＤＣコンバータブロック２０−１は、マスタ制御装置１０より送信されたアドレス及びデータが、自装置のアドレスでないので、待機状態となる。
【００４４】
ＤＣ／ＤＣコンバータブロック２０−２は、ＤＣ／ＤＣコンバータブロック２０−１がスルーしたアドレスが電源投入後に初めて与えられたアドレスであるので、ＤＣ／ＤＣコンバータブロック２０−２のシフトレジスタ２６−２を介して、取り込まれたアドレスデータを、ＤＣ／ＤＣコンバータブロック２０−２の制御回路２１−２に記憶させる（ステップＳＴ１５）。これにより、ＤＣ／ＤＣコンバータブロック２０−２に、固有のアドレスが割付けられる。以降、ステップＳＴ１３〜ステップＳＴ２０が繰り返され、ＤＣ／ＤＣコンバータブロック２０−３〜ＤＣ／ＤＣコンバータブロック２０−Ｎに順に固有のアドレスが割付けられる。
【００４５】
ステップＳＴ１３で、全てのＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎに対する固有のアドレス割付けが終了したと判断した場合には、マスタ制御装置１０の制御回路１１は、アドレスの発生を停止し、一連のアドレス設定処理を終了する。
【００４６】
第１のアドレス設定方法は、簡易的なアドレス設定方法なので、シーケンスが簡単であり、小規模な電源システムやコスト重視の電源システムに有効である。これに対し、第２のアドレス設定方法は、ステップＳＴ１７，ステップＳＴ１８を行うので、信頼性が重用な電源システムに有効である。
【００４７】
また、一連のアドレス設定が終了した後のマスタ制御装置１０と、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎの接続状態は、全てのＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎのスイッチ２２が閉じているので、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎは、マスタ制御装置１０に対して並列に接続されているのと等価である。
【００４８】
従って、マスタ制御装置１０は、アドレスを指定してコマンドを発行することにより、各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎに対して、それぞれ異なる設定（例えば、出力電圧等の設定）を施すことができる。又、全てのＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎに対して、同一のコマンドを同時に発行したい場合には、マスタ制御装置１０は、アドレスに依存しないコマンドを１つだけ発行すれば良い。アドレスに依存しないコマンドを発行した場合には、各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎが、マスタ制御装置１０からのデータをほぼ同時に受信できるので、各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎを一斉動作させる事も可能である。
【００４９】
以上のように、本実施形態の電源システムは、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎがマスタ制御装置１０に縦続接続されているので、マスタ制御装置１０の周辺の配線数が少なくて済む。また、各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎ間が、１本のデータ線ＤＴで接続されているので、各ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎ間の配線の引き回しも容易になる。
【００５０】
尚、本発明は、上記実施形態に限定されず、種々の変形が可能である。
例えば、スレーブ側電源装置としては、ＤＣ／ＤＣコンバータブロック２０−１〜２０−Ｎばかりでなく、他の電源装置にすることが可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態に係る電源システムを示す構成図である。
【図２】第１のアドレス設定方法を示すフローチャートである。
【図３】第２のアドレス設定方法を示すフローチャートである。
【図４】スイッチの詳細説明図である。
【図５】従来の電源システムの通信方式の説明図である。
【符号の説明】
【００５２】
１０                  マスタ制御装置
１１                  制御回路
１２                  出力バッファ
１３                  シフトレジスタ
２０−１〜２０−Ｎ    ＤＣ／ＤＣコンバータブロック
２１−１〜２１−Ｎ    制御回路
２２−１〜２２−Ｎ    スイッチ
２４−１〜２４−Ｎ    プルアップ抵抗
２５−１〜２５−Ｎ    変成回路
２６−１〜２６−Ｎ    シフトレジスタ
２７−１〜２７−Ｎ    ＤＣ／ＤＣコンバータ
２８−１〜２８−Ｎ    クロック回路
５０、５１            バッファ
ＣＫ                  クロック線
ＤＴ                  データ線
【図１】
2006094621.tif 000003
【図２】
2006094621.tif 000004
【図３】
2006094621.tif 000005
【図４】
2006094621.tif 000006
【図５】
2006094621.tif 000007