(57)【要約】【課題】  電極と、その周囲に配置された半導体リングとの間に、堆積物が溜まりにくくする。【解決手段】上面に半導体基板１０が載置され、上面の面積が半導体基板１０の面積よりも小さい下部電極１と、下部電極１を囲むように配置された半導体リング４と、半導体リング４が載置された第1の支持部材３と、弾性部材５を介して第1の支持部材３を支持する第２の支持部材２とを具備する。半導体リング４は、半導体基板１０が下部電極１に載置されていない状態では、上面内周側４ａが下部電極１の上面より高い。半導体基板１０が下部電極１に載置されるときに、上面内周側４ａに半導体基板１０の外周部が載置される。そして、弾性部材５は、半導体基板１０の重さによって縮み，半導体基板１０の中央部を下部電極１に載置させる。【選択図】      図１
2006049747.tif 000002
【特許請求の範囲】
【請求項１】
プラズマを生成することにより半導体基板を処理する半導体基板処理装置であって、
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置され、上面内周側に前記半導体基板の外周部が載置される半導体リングと、
前記半導体リングが載置された第1の支持部材と、
弾性部材を介して前記第1の支持部材を支持する第２の支持部材と、
を具備し、
前記弾性部材は、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されていない状態では、該上面内周側を前記下部電極の前記上面より高く位置させ、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されたときに、前記半導体基板の重さによって縮むことにより、前記半導体基板を前記下部電極の前記上面に載置させる半導体基板処理装置。
【請求項２】
プラズマを生成することにより半導体基板を処理する半導体基板処理装置であって、
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置され、上面内周側に前記半導体基板の外周部が載置される半導体リングと、
弾性部材を介して前記半導体リングを支持する支持部材と、
を具備し、
前記弾性部材は、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されていない状態では、該上面内周側を前記下部電極の前記上面より高く位置させ、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されたときに、前記半導体基板の重さによって縮むことにより、前記半導体基板を前記下部電極の前記上面に載置させる半導体基板処理装置。
【請求項３】
プラズマを生成することにより前記半導体基板を処理する半導体基板処理装置であって、
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置された半導体リングと、
を具備し、
前記半導体リングは、
前記半導体基板が前記下部電極に載置されていない状態では、上面内周側が前記下部電極の上面より高く、
前記半導体基板が前記下部電極に載置されるときに、前記上面内周側に前記半導体基板の外周部が載置されるとともに、該半導体基板の重さによって下方に移動することにより、前記半導体基板を前記下部電極の前記上面に載置させる、半導体基板処理装置。
【請求項４】
前記第２の支持部材は、上面に凹部を具備しており、
前記弾性部材はバネ部材であり、一端が、前記凹部の底面に固定されており、他端が，前記第1の支持部材の底面かつ前記凹部の上方に位置する部分に固定されている請求項１に記載の半導体基板処理装置。
【請求項５】
前記第１の支持部材は、下面に、第１の凹部又は凸部が形成されており、
前記第２の支持部材は、上面に、前記第１の凹部又は凸部に嵌合する第２の凹部又は凸部が形成されている、請求項１又は４に記載の半導体基板処理装置。
【請求項６】
前記半導体基板はシリコン基板であり、前記半導体リングはシリコンリングである請求項１〜５のいずれか一項に記載の半導体基板処理装置。
【請求項７】
前記下部電極は、下部が前記上面より外側に広がっており、
前記弾性部材、第1の支持部材及び前記第２の支持部材それぞれは導電性の材料から形成されており、
前記第２の支持部材は、前記下部電極の前記下部上に載置されている請求項１、４，５又は６に記載の半導体基板処理装置。
【請求項８】
前記半導体リングは、前記下部電極に電気的に接続している、請求項１〜６のいずれか一項に記載の半導体基板処理装置。
【請求項９】
前記下部電極は、前記半導体基板を前記上面に静電吸着する静電吸着機構をさらに具備する請求項１〜８のいずれか一項に記載の半導体基板処理装置。
【請求項１０】
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置され、前記半導体基板が前記下部電極に載置されていない状態では、上面内周側が前記下部電極の上面より高く、上下に移動可能である半導体リングと、
を具備する半導体基板処理装置を準備する工程と、
前記半導体リングの前記上面内周側に前記半導体基板の外周部を載置することにより、前記半導体基板の重さを用いて前記半導体リングを下方に移動させ、前記半導体基板を前記下部電極の上面に載置する工程と、
前記下部電極を用いて前記半導体基板の上方でプラズマを生成することにより、前記半導体基板を処理する工程と
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板処理装置及び半導体装置の製造方法に関する。特に本発明は、従来と比べて、電極上の半導体基板と、電極の周囲に配置された半導体リングとの間に堆積物が溜まることを抑制した半導体基板処理装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
図５（Ａ）は、従来の半導体基板処理装置の要部を示す断面図である。この半導体基板処理装置はリアクティブイオンエッチング（ＲＩＥ）装置であり、シリコン基板等の半導体基板の上方でプラズマを生成する装置である。図５（Ａ）は、ＲＩＥ装置の下部電極１０１及びその周囲の断面構造を示している。下部電極１０１は、シリコン基板１１０を載置するための載置台１０１ａを有している。載置台１０１ａは、下部電極１０１のベース部１０１ｂから上に突出しており、上面の面積は、シリコン基板１１０の面積より小さい。
【０００３】
載置台１０１ａは、シリコン基板１１０の外周部上におけるエッチングレートの低下を改善するために、略ドーナツ形状のＡｌリング１０２及びＳｉリング１０３によって囲われている。Ａｌリング１０２は、下部電極１０１のベース部１０１ｂ上にネジ等を用いて固定されており、Ｓｉリング１０３は、Ａｌリング１０２上に固定されている。Ｓｉリング１０３の上面１０３ｂの内周縁部１０３ａは窪んでおり、シリコン基板１１０を載置台１０１ａに載置するときに、シリコン基板１１０と干渉しないようになっている。なお、内周縁部１０３ａは、シリコン基板１１０の載置位置のばらつきを考慮して、やや広めに形成されている。
【０００４】
図５（Ｂ）は、Ｓｉリング１０３とシリコン基板１１０の位置関係を説明するための拡大図である。使用開始時のＳｉリング１０３は、点線で示すように、上面１０３ｂが、載置台１０１ａに載置されたシリコン基板１１０の上面と略同じか、又はやや高い。このため、プラズマの安定領域は広がる。また、Ｓｉリング１０３の内周縁部１０３ａとシリコン基板１１０の底面は、互いに離れている。なお、半導体基板処理装置の動作時間が長くなると、Ｓｉリング１０３の表面は、実線で示すように、エッチングされていく。これに類似する技術が、特許文献１に記載されている。
【特許文献１】特開平１１−２６５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、Ｓｉリング上面のうち、窪んでいる内周縁部の上面が、シリコン基板の底面から離れているため、Ａｌリングと下部電極との隙間（例えば図５（Ｂ）の符号１０１ｃで示す部分）には堆積物が生成し、また、シリコン基板の裏面には堆積物が付着する。Ｓｉリングがエッチングされるとこの隙間が大きくなるため、堆積物がさらに溜まりやすくなる。この堆積物は、次工程以降でパーティクルの発生原因になる可能性があり、また、メンテナンス時にＡｌリングを下部電極から取り外しにくくする。
【０００６】
本発明は上記のような事情を考慮してなされたものであり、その目的は、電極と、その周囲に配置された半導体リングとの間に、堆積物が溜まることを抑制した半導体基板処理装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明に係る半導体基板処理装置は、プラズマを生成することにより前記半導体基板を処理する半導体基板処理装置であって、
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置され、上面内周側に前記半導体基板の外周部が載置される半導体リングと、
前記半導体リングが載置された第1の支持部材と、
弾性部材を介して前記第1の支持部材を支持する第２の支持部材と、
を具備し、
前記弾性部材は、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されていない状態では、該上面内周側を前記下部電極の前記上面より高く位置させ、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されたときに、前記半導体基板の重さによって縮むことにより、前記半導体基板を前記下部電極の前記上面に載置させる。
【０００８】
本発明に係る他の半導体基板処理装置は、プラズマを生成することにより前記半導体基板を処理する半導体基板処理装置であって、
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置され、上面内周側に前記半導体基板の外周部が載置される半導体リングと、
弾性部材を介して前記半導体リングを支持する支持部材と、
を具備し、
前記弾性部材は、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されていない状態では、該上面内周側を前記下部電極の前記上面より高く位置させ、
前記半導体基板の前記外周部が前記半導体リングの前記上面内周側に載置されたときに、前記半導体基板の重さによって縮むことにより、前記半導体基板を前記下部電極の前記上面に載置させる。
【０００９】
本発明に係る他の半導体基板処理装置は、プラズマを生成することにより前記半導体基板を処理する半導体基板処理装置であって、
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置された半導体リングと、
を具備し、
前記半導体リングは、
前記半導体基板が前記下部電極に載置されていない状態では、上面内周側が前記下部電極の上面より高く、
前記半導体基板が前記下部電極に載置されるときに、前記上面内周側に前記半導体基板の外周部が載置されるとともに、該半導体基板の重さによって下方に移動することにより、前記半導体基板を前記下部電極の前記上面に載置させる。
【００１０】
これらの半導体基板処理装置によれば、半導体リングは、上面内周側に半導体基板が載置されると、半導体基板の重さによって沈む。これにより，半導体基板は下部電極上に載置され、また、半導体リングと下部電極の間の隙間は、半導体基板によって封止される。従って、半導体リングと下部電極の間の隙間には堆積物が溜まることを抑制できる。
【００１１】
第２の支持部材は、上面に凹部を具備しており、弾性部材はバネ部材であり、一端が、凹部の底面に固定されており、他端が，第1の支持部材の底面かつ凹部の上方に位置する部分に固定されていてもよい。この場合、第１の支持部材が沈んだとき、バネ部材は、凹部の中に収納され、第１の支持部材の底面と第２の支持部材の上面との間に挟まれない。従って、第１の支持部材は第２の支持部材上で安定する。
【００１２】
第１の支持部材は、下面に、第１の凹部又は凸部が形成されており、第２の支持部材は、上面に、第１の凹部又は凸部に嵌合する第２の凹部又は凸部が形成されててもよい。この場合、第１の支持部材が沈んだときに、第１の支持部材の下面は第２の支持部材の上面と嵌合する。従って、第１の支持部材は第２の支持部材上で安定する。
【００１３】
半導体基板はシリコン基板である場合、半導体リングはシリコンリングであるのが好ましい。
【００１４】
また、下部電極は、下部が上面より外側に広がっており、弾性部材、第1の支持部材及び第２の支持部材それぞれは導電性の材料から形成されており、第２の支持部材は、下部電極の下部上に載置されているようにしてもよい。半導体リングは、下部電極に電気的に接続しているのが好ましい。
また、下部電極は、半導体基板を上面に静電吸着する静電吸着機構をさらに具備していてもよい。
【００１５】
本発明に係る半導体装置の製造方法は、
上面に半導体基板が載置され、前記上面の大きさが前記半導体基板よりも小さい下部電極と、
前記下部電極を囲むように配置され、前記半導体基板が前記下部電極に載置されていない状態では、上面内周側が前記下部電極の上面より高く、上下に移動可能である半導体リングと、
を具備する半導体基板処理装置を準備する工程と、
前記半導体リングの前記上面内周側に前記半導体基板の外周部を載置することにより、前記半導体基板の重さを用いて前記半導体リングを下方に移動させ、前記半導体基板を前記下部電極の上面に載置する工程と、
前記下部電極を用いて前記半導体基板の上方でプラズマを生成することにより、前記半導体基板を処理する工程と
を具備する。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。第１の実施形態に係る半導体基板処理装置は、平行平板型のリアクティブイオンエッチング（ＲＩＥ）装置であり、シリコン基板の上方でプラズマを生成することにより、シリコン基板をエッチングする装置である。
【００１７】
図１（Ａ）は、ＲＩＥ装置の下部電極１及びその周囲の断面構造を示している。下部電極１は、シリコン基板１０を載置するための載置台１ａを有している。載置台１ａは、上面の平面形状が略円形であり、下部電極１の下部に位置するベース部１ｂから上に突出している。載置台１ａの 上面の面積は、シリコン基板１０より小さい。なお、載置台１ａには、シリコン基板１０を静電気によって吸着する静電吸着機構（図示せず）が設けられていてもよい。
【００１８】
また、載置台１ａは、下部Ａｌリング２（第２の支持部材）、上部Ａｌリング３（第１の支持部材）、及びＳｉリング４によって囲われている。各リングそれぞれは略ドーナツ状である。下部Ａｌリング２は、下部電極１のベース部１ｂ上にねじを用いて固定されており、下部電極１と電気的に接続している。上部Ａｌリング３は、複数のバネ５（例えばコイルバネ又は板バネ）を介して下部Ａｌリング２上に支持されている。バネ５の数は、例えば１０個以上である。なお、バネ５は、後述するようにシリコン基板１０の重さで十分に縮む必要があるため、そのバネ定数（弾性係数）を調整する必要がある。
【００１９】
Ｓｉリング４は、上部Ａｌリング３上に固定されており、その内径はシリコン基板１０の外形より小さい。Ｓｉリング４の内周縁部４ａは窪んでいる。また、シリコン基板１０が載置台１ａ上に載置されていない状態では、Ｓｉリング４の上面４ｂの内周縁部４ａは、載置台１ａの上面より高い。このため、シリコン基板１０を載置台１ａ上に載置するときには、まず、シリコン基板１０の外周部が、Ｓｉリング４の上面４ｂの内周縁部４ａに載置される。なお、内周縁部４ａの窪みの深さは、シリコン基板１０の厚みと略等しいか、やや深い。このため、シリコン基板１０の上面とＳｉリング４の上面４ｂとは、略面一になる。
【００２０】
なお、バネ５は導電性を有する材料（例えばステンレス）によって形成されているため、上部Ａｌリング３及びＳｉリング４は、下部Ａｌリング２を介して下部電極１と電気的に接続している。また、シリコン基板１０の上面とＳｉリング４の上面４ｂとは、略面一である。このため、Ｓｉリング４を設けることにより、半導体基板処理装置内で生成するプラズマの安定領域が広がる。
【００２１】
図１（Ｂ）は、下部Ａｌリング２及び上部Ａｌリング３の構造を詳しく説明するための拡大図である。下部Ａｌリング２は、底面に段差部２ａを有しており、上面に凸部２ｂを有している。段差部２ａは、下部電極１のベース部１ｂの上面に設けられた段差部に嵌合している。また、凸部２ｂには、複数の凹部２ｃが形成されている。凹部２ｃそれぞれの底部には、バネ５の一端が固定されている。
【００２２】
上部Ａｌリング３は、底面に凹部３ａを有している。凹部３ａは、下部Ａｌリング２の凸部２ｂが嵌合する形状及び深さを有している。そして、上部Ａｌリング３の底面のうち、下部Ａｌリング２の複数の凹部２ｃそれぞれと対向する部分には、バネ５の他端が固定されている。
【００２３】
図２（Ａ）は、Ｓｉリング４の内周縁部４ａにシリコン基板１０を載置した状態における、ＲＩＥ装置の下部電極及びその周囲の断面構造を示している。上記したように、バネ５のバネ定数は、シリコン基板１０の重さで十分に沈むように調整されている。このため、Ｓｉリング４の内周縁部４ａにシリコン基板１０を載置すると、バネ５は、シリコン基板１０の重さにより縮む。これにより、シリコン基板１０は下部電極１の載置台１ａに載置される。なお、載置台１ａに静電吸着機構が設けられている場合、この静電吸着機構を動作させ、シリコン基板１０に下方への力を加えるのが好ましい。このようにすると、シリコン基板１０は下部電極１の載置台１ａに載置されやすくなる。このとき、下部Ａｌリング２、上部Ａｌリング３、Ｓｉリング４、及び下部電極１により形成された隙間１ｃは、シリコン基板１０によって封止される。
【００２４】
その後、下部電極１を用いてシリコン基板１０の上方でプラズマを生成し、シリコン基板１０の表面が処理されるが、隙間１ｃは封止されているため、堆積物が溜まりにくい。また、シリコン基板１０の裏面にも堆積物が付着しにくい。
【００２５】
図２（Ｂ）は、図２（Ａ）の状態における下部Ａｌリング２及び上部Ａｌリング３の位置関係を詳しく説明するための拡大図である。上記したように、バネ５の一端は、下部Ａｌリング２の凹部２ｃの底面に固定されている。このため、バネ５が縮んで上部Ａｌリング３が下降してきても、バネ５は凹部２ｃの中に収納され、下部Ａｌリング２と上部Ａｌリング３の間には挟まれない。従って、上部Ａｌリング３は、下部Ａｌリング２上で安定する。
【００２６】
また、下部Ａｌリング２の上面には凸部２ｂが形成されており、上部Ａｌリング３の下面には凹部３ａが設けられている。そして、バネ５が縮んで上部Ａｌリング３が下降すると、凹部３ａは凸部２ｂに嵌る。従って、上部Ａｌリング３は、下部Ａｌリング２上でさらに安定する。
【００２７】
以上、本発明の第１の実施形態によれば、Ｓｉリング４を支持する上部Ａｌリング３は、バネ５を介して下部Ａｌリング２上に支持されている。そして、シリコン基板１０は、外周部がＳｉリング４の内周縁部４ａ上に載置されるが、このとき、バネ５は、シリコン基板１０の重さによって縮み、シリコン基板１０の中央部を下部電極１の載置台１ａに載置させる。このため、隙間１ｃは、シリコン基板１０によって封止される。従って、ＲＩＥ装置を動作させてシリコン基板１０の表面を処理しても、隙間１ｃには堆積物が溜まりにくい。また、シリコン基板１０の裏面にも堆積物が付着しにくい。
【００２８】
また、シリコン基板１０の外周部をＳｉリング４の内周縁部４ａ上に載置しているため、Ｓｉリング４の上面４ｂとシリコン基板１０の隙間をなくすことができる。このため、Ｓｉリング４の上面４ｂの外周側がエッチングされることを抑制することができ、Ｓｉリング４の交換サイクルを長くすることができる。
【００２９】
次に、図３及び図４を参照して、本発明の第２の実施形態に係る半導体基板処理装置を説明する。本実施形態は、下部電極１を囲むリングの構成が第１の実施形態と異なるが、他の構成は第１の実施形態と同一である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３０】
図３（Ａ）は、下部電極１及びその周囲の構造を説明するための断面図である。本半導体基板処理装置において、下部電極１、載置台１ａ及び下部Ａｌリング２の構成は、第１の実施形態と同一である。そして、第１の実施形態と異なり、下部Ａｌリング２とＳｉリング４の間には上部Ａｌリング３がなく、Ｓｉリング４の下面には直接バネ５が取り付けられている。
【００３１】
図３（Ｂ）は、図３（Ａ）の要部を拡大した図であり、下部Ａｌリング２及びＳｉリング４の構造を詳しく示している。本実施形態では、Ｓｉリング４の下面には、凹部４ｃが設けられている。凹部４ｃの形状は、第１の実施形態における凹部３ａの形状と略同じであり、下部Ａｌリング２の凸部２ｂと嵌合する形状である。また、バネ５の一端は、凸部の上面に設けられた凹部２ｃの底面に固定されており、他端は、凹部４ｃのうち凹部２ｃに対向する部分に固定されている。なお、Ｓｉリング４の上面４ｂ及びその内周縁部４ａの構成は、第１の実施形態と同一である。
【００３２】
図４（Ａ）は、Ｓｉリング４の内周縁部４ａにシリコン基板１０を載置した状態における、ＲＩＥ装置の下部電極及びその周囲の断面構造を示している。Ｓｉリング４の内周縁部４ａにシリコン基板１０を載置すると、バネ５は、シリコン基板１０の重みにより縮む。これにより、シリコン基板１０は下部電極１の載置台１ａに当接する。これにより、隙間１ｃはシリコン基板１０により封止され、隙間１ｃ内に堆積物は溜まりにくく、また、シリコン基板１０の裏面に堆積物は付着しにくい。
なお、載置台１ａに静電吸着機構が設けられている場合、この静電吸着機構を動作させ、シリコン基板１０に下方への力を加えるのが好ましい。
【００３３】
図４（Ｂ）は、図４（Ａ）の状態における下部Ａｌリング２及びＳｉリング４の位置関係を詳しく示すための拡大図である。バネ５が縮むとＳｉリング４が下降するが、バネ５は、凹部２ｃの中に収納されるため、下部Ａｌリング２とＳｉリング４の間には挟まれない。また、Ｓｉリング４が下降すると、凹部４ｃは凸部２ｂに嵌る。従って、Ｓｉリング４は、下部Ａｌリング２上で安定する。
以上、本発明の第２の実施形態によれば、第１の実施形態と同一の効果を得ることができる。
【００３４】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、半導体基板処理装置が処理する基板がシリコン以外の半導体により形成されている場合、Ｓｉリング４の代わりに、基板と同一の半導体により形成されているリングを用いる。また、下部Ａｌリング２及び上部Ａｌリング３それぞれの代わりに、他の金属（例えばステンレス）で形成された、同一の構造を有する下部リング及び上部リングを用いてもよい。
【図面の簡単な説明】
【００３５】
【図１】（Ａ）は、第１の実施形態に係る半導体基板処理装置の、下部電極１及びその周囲の構造を説明するための断面図、（Ｂ）は（Ａ）の要部を拡大した図。
【図２】（Ａ）は、Ｓｉリング４にシリコン基板１０を載置した状態における、下部電極及びその周囲の断面構造を示す図、（Ｂ）は（Ａ）の要部を拡大した図。
【図３】（Ａ）は、第２の実施形態に係る半導体基板処理装置の、下部電極１及びその周囲の構造を説明するための断面図、（Ｂ）は（Ａ）の要部を拡大した図。
【図４】（Ａ）は、Ｓｉリング４にシリコン基板１０を載置した状態における、下部電極及びその周囲の断面構造を示す図、（Ｂ）は（Ａ）の要部を拡大した図。
【図５】（Ａ）は、従来の半導体基板処理装置の要部を示す断面図、（Ｂ）は（Ａ）の要部を拡大した図。
【符号の説明】
【００３６】
１，１０１…下部電極、１ａ，１０１ａ…載置台、１ｂ，１０１ｂ…ベース部、１ｃ，１０１ｃ…隙間、２…下部Ａｌリング、２ａ…段差部、２ｂ…凸部、２ｃ，３ａ，４ｃ…凹部、３…上部Ａｌリング、４，１０３…Ｓｉリング、４ａ，１０３ａ…内周縁部、４ｂ…上面、５…バネ、１０，１１０…シリコン基板、１０２…Ａｌリング
【図１】
2006049747.tif 000003
【図２】
2006049747.tif 000004
【図３】
2006049747.tif 000005
【図４】
2006049747.tif 000006
【図５】
2006049747.tif 000007