(57)【要約】【課題】  ＣＤＭＡの無線システムにおいて、ＩＣで構成した場合には、回路規模を小さくし、ＤＳＰで実現する場合にはソフトウェアの命令数を少なくして処理の高速化を図ることができるＣＤＭＡ無線方式における高速パス制御方式を提供する。【解決手段】  既知のパス情報と最新のパス情報とから停留パス除去手段５３で停留パスを除去し、前方向移動パス除去手段５４で前方向移動パスを除去し、後方向移動パス除去手段５５で後方向移動パスを除去して消滅パス検出手段５６で消滅パスを検出し、また新規パス検出手段５７で新規パスを検出し、更に後方向移動パス検出手段５８で後方向移動パスを検出し、前方向移動パス検出手段５９で前方向移動パスを検出する高速パス制御方式である。【選択図】        図３
2006094166.tif 000002
【特許請求の範囲】
【請求項１】
ＣＤＭＡ無線方式における高速パス制御方式であって、
最新パス情報を格納する最新パス情報格納手段と、
既知パス情報を格納する既知パス情報格納手段と、
前記最新パス情報と前記既知パス情報から停留パスを除去する停留パス除去手段と、
前記停留パスが除去されたパス情報、前記最新パス情報と前記既知パス情報から前後いずれか一方向の移動パスを除去する一方向の移動パス除去手段と、
前記一方向の移動パスが除去されたパス情報から他方向の移動パスを除去する他方向の移動パス除去手段と、
前記他方向の移動パスが除去されたパス情報から消滅パスを検出する消滅パス検出手段と、
前記他方向の移動パスが除去されたパス情報から新規パスを検出する新規パス検出手段と、
前記他方向の移動パスが除去されたパス情報と前記検出された新規パスのパス情報から前記他方向の移動パスを検出する他方向の移動パス検出手段と、
前記一方向の移動パスが除去されたパス情報と前記他方向の移動パスが除去されたパス情報から前記一方向の移動パスを検出する一方向の移動パス検出手段とを有することを特徴とする高速パス制御方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＤＭＡ（Code Divisional Multiple Access）無線方式における高速パス制御方式に係り、特に、ＣＤＭＡ無線方式の無線システムにおいて実現されるパスのトラッキング制御を高速処理できるＣＤＭＡ無線方式における高速パス制御方式に関する。
【背景技術】
【０００２】
従来のＣＤＭＡ無線方式における無線装置でのパストラッキングを制御する場合は、パス検出の場合と同様に遅延プロファイル（profile）を基にしている。遅延プロファイルは、遅延時間に対するパスの到来を平均化したものであり、その模式図を図６に示す。図６は、遅延プロファイルの模式図である。パストラッキングでは、過去に取得した遅延プロファイル（既知プロファイル）と、新たに取得した遅延プロファイル（最新プロファイル）を比較していくことで、パスの消滅、出現、移動を識別する。
【０００３】
従来の方式では、新たに取得した遅延プロファイルに対しても、新規のパスサーチと同じく、1点づつ固定値（閥値）とレベルを比較してピーク点（パス候補）を見つけ、次にパス間隔条件（オーバーサンプリングしているので、理論的には１ｃｈｉｐ間隔にパスは一つ）の下でパス認定する。過去の遅延プロファイルに対しても、同様な操作をして取得した1つもしくは複数のパス情報が格納してある。
【０００４】
既にあるパス情報に対し、同じ位置もしくは、数ｃｈｉｐｓ以内の範囲にあれば、パスが移動したと認定する。パスが無ければ、パスが消滅したと判断する。既にあるパス情報に存在しないパスがあれば、新規に出現したパスと判断する。
【０００５】
従来のパストラッキングの方法について図７〜１１を参照しながら説明する。図７は、従来のパストラッキングの概略フローチャートであり、図８は、前方向へのパスの移動検出処理のフローチャートであり、図９は、同位置へのパスの移動検出処理のフローチャートであり、図１０は、後方向へのパスの移動検出処理及びパス消滅検出処理のフローチャートであり、図１１は、新規パス検出処理のフローチャートである。
尚、図７〜１１の処理は、ＣＤＭＡ無線方式における無線装置の制御部で実現されるものである。
【０００６】
図７に示すように、従来のパストラッキングの概略処理は、まず、遅延プロファイル（遅延profile）を取得して、その遅延プロファイルから最新のパス情報を取得し、（Ｓ１）、次に既知のパス情報をロード（load）して、最新のパス情報と既知のパス情報とから既知パス数に「Ｎ」を設定し、最新パス数に「Ｍ」を設定し、パスの状態をａ（ｘ）、最新パス状態をｂ（ｎ）とする（Ｓ２）。
【０００７】
次に、ｎ＝０とし（Ｓ３）、ｎ＝ｎ＋１として（Ｓ４）、ｎが既知パス数Ｎになったか否かを判定する（Ｓ５）。
判定処理Ｓ５により、ｎ＝Ｎとなっていなければ（Ｎｏの場合）、パス移動・パス消滅検出処理を行う（Ｓ６）。そして、処理Ｓ４に戻る。
また、判定処理Ｓ５により、ｎ＝Ｎとなったならば（Ｙｅｓの場合）、新規パス検出処理を行う（Ｓ７）。
【０００８】
次に、パス移動・パス消滅検出処理について図８〜１０を用いて説明する。
最初に、前方向のパス移動検出処理について図８を参照しながら説明する。尚、図８における（Ａ）は、図７の処理Ｓ５のＮｏの場合に続くものであり、図８の（Ｄ）は、図７の処理Ｓ４に続くものである。
図８に示すように、まず、前方向へのパス移動を検出する処理は、ａ（ｎ）＝Ｆとし（Ｓ１１）、ｍ＝０に設定し（Ｓ１２）、更にｍ＝ｍ＋１とインクリメントして（Ｓ１３）、ｂ（ｍ）＝０とする（Ｓ１４）。
【０００９】
そして、ｍが最新パス数Ｍとなったか否か判定し（Ｓ１５）、ｍ＝Ｍであれば（Ｙｅｓの場合）、（Ｂ）へ進み、ｍ＝Ｍでなければ（Ｎｏの場合）、最新パスが既知パスに対してー１サンプル位置のパスであるか否かを判定し（Ｓ１６）、−１サンプル位置のパスであれば（Ｙｅｓの場合）、前方向のパス移動として、ａ（ｎ）＝−１、ｂ（ｍ）＝Ｆを設定して記録する（Ｓ１７）。また、判定処理Ｓ１６で、−１サンプル位置のパスでなければ（Ｎｏの場合）、処理Ｓ１３に戻る。
【００１０】
次に、パスが同一位置にあることを検出する処理を図９を参照しながら説明する。尚、図９の（Ｂ）は、図８の（Ｂ）に接続し、図９の（Ｄ）は、図７の処理Ｓ４に続くものである。
図９に示すように、図８の判定処理Ｓ１５でＹｅｓとなった場合に、まず、ｍ＝０を設定し（Ｓ２１）、次にｍ＝ｍ＋１を設定し（Ｓ２２）、更にｍ＝Ｍ（最新パス数）？かどうか判定する（Ｓ２４）。
【００１１】
判定処理Ｓ２４で、ｍ＝Ｍならば（Ｙｅｓの場合）、（Ｃ）に移行し、ｍ＝Ｍでなければ（Ｎｏの場合）、同一位置のパスであるか否かを判定する（Ｓ２５）。
判定処理Ｓ２５で、同一位置のパスでなければ（Ｎｏの場合）、処理Ｓ２２に戻る。同一位置のパスであれば（Ｙｅｓの場合）、同一位置へのパス移動として、ａ（ｎ）＝０、ｂ（ｍ）＝Ｆを設定して記録し（Ｓ２６）、（Ｄ）に移行する。
【００１２】
次に、後方向パス移動検出・パス消滅検出処理について図１０を参照しながら説明する。尚、図９の（Ｃ）は図１０の（Ｃ）に接続し、図１０の（Ｄ）は図７の処理Ｓ４に続くものである。
図１０に示すように、ｍ＝０に設定し（Ｓ３１）、次にｍ＝ｍ＋１とインクリメントし（Ｓ３２）、ｂ（ｍ）＝０に設定し（Ｓ３３）、ｍ＝Ｍ？を判定する（Ｓ３４）。
【００１３】
判定処理Ｓ３４で、ｍ＝Ｍでなければ（Ｎｏの場合）、＋１サンプル位置のパスであるか判定する（Ｓ３５）。＋１サンプル位置のパスでなければ（Ｎｏの場合）、処理Ｓ３２に戻る。＋１サンプル位置のパスであれば（Ｙｅｓの場合）、後方向へのパス移動として、ａ（ｎ）＝＋１、ｂ（ｍ）＝Ｆを設定して記録する（Ｓ３６）。そして、（Ｄ）に移行する。
また、判定処理Ｓ３４で、ｍ＝Ｍであれば（ｙｅｓの場合）、パス消滅としてａ（ｎ）＝Ｆ、ｂ（ｍ）＝Ｆを設定して記録する（Ｓ３７）。そして、（Ｄ）に移行する。
【００１４】
次に、新規パス検出処理について図１１を参照しながら説明する。図１１の（Ｅ）は、図７の判定処理Ｓ５のＹｅｓの場合から続くものである。
図１１に示すように、Ｍ（最新パス数）＞Ｎ（既知パス数）であるか否か判定し（Ｓ４１）、Ｍ＞Ｎでなければ（Ｎｏの場合）、処理を終了する。Ｍ＞Ｎであれば（Ｙｅｓの場合）、ｍ＝０を設定し（Ｓ４２）、次に、ｍ＝ｍ＋１を設定し（Ｓ４３）、更にｂ（ｍ）＝０を設定し（Ｓ４４）、ｍ＝Ｍ？であるか否かを判定し（Ｓ４５）、ｍ＝Ｍならば（Ｙｅｓの場合）、処理を終了する。
【００１５】
判定処理Ｓ４５において、ｍ＝Ｍでなければ（Ｎｏの場合）、次にｂ（ｍ）Ｆ？であるか否かを判定する（Ｓ４６）。ｂ（ｍ）がＦである場合（Ｎｏの場合）、処理Ｓ４３に戻り、ｂ（ｍ）がＦでない場合（Ｙｅｓの場合）、新規パスとしてａ（Ｎ＋ｍ）＝Ｃと設定して記録する（Ｓ４７）。
【００１６】
このように、従来技術では、パス一つ一つに対し、パス位置情報に対し比較を繰り返していくことでパストラッキングを行うようになっている。従来技術における比較制御は、ＩＣ（Integrated Circuit）で構築すると、数百の素子が必要であり、比較制御が多いと回路規模が大きくなり易い。それに対して、ＤＳＰ（デジタル信号プロセッサ：Digital Signal Processor）等でソフトウェアを組む場合も、比較命令とそれに付随した判断命令が必要であり、処理ステップ数が大きくなり易い。多数のチャネルに対するパストラッキング制御が必要な場合などには、もっと高速なアルゴリズムが求められている。
【００１７】
尚、ＣＤＭＡ受信装置におけるパスサーチ及びトラッキングの先行技術として、平成１５（２００３）年３月７日公開の特開２００３−６９４５０「ＣＤＭＡ受信装置とパスサーチ方法およびプログラム」（出願人：日本電気株式会社，発明者：寺尾賢二）と、平成１５（２００３）年１１月２１日公開の特開２００３−３３２９４４「パス選択回路及び方法」（出願人：松下電器産業株式会社，発明者：伊大和仁）がある。
【００１８】
【特許文献１】特開２００３−６９４５０号公報
【特許文献２】特開２００３−３３２９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
このように、パストラッキングをＩＣで構成した場合には、比較制御のために膨大な素子を必要となり、回路規模が大きくなるという問題点があった。
また、ＤＳＰを用いた場合にも、ソフトウェアの命令数が膨大となって、処理が遅延化するという問題点があった。
【００２０】
特に、基地局のような多数のチャネルに対するパス制御が必要な場合には、ＩＣで構成した場合には回路規模が更に膨大となり、また、ＤＳＰでも処理の迅速化を図ることができないという問題点あった。
【００２１】
本発明は上記実情に鑑みて為されたもので、ＣＤＭＡの無線システムにおいて、ＩＣで構成した場合には、回路規模を小さくし、ＤＳＰで実現する場合にはソフトウェアの命令数を少なくして処理の高速化を図ることができるＣＤＭＡ無線方式における高速パス制御方式を提供するものである。
【課題を解決するための手段】
【００２２】
上記従来例の問題点を解決するための本発明は、ＣＤＭＡ無線方式における高速パス制御方式であって、最新パス情報を格納する最新パス情報格納手段と、既知パス情報を格納する既知パス情報格納手段と、最新パス情報と既知パス情報から停留パスを除去する停留パス除去手段と、停留パスが除去されたパス情報、最新パス情報と既知パス情報から前後いずれか一方向の移動パスを除去する一方向の移動パス除去手段と、一方向の移動パスが除去されたパス情報から他方向の移動パスを除去する他方向の移動パス除去手段と、他方向の移動パスが除去されたパス情報から消滅パスを検出する消滅パス検出手段と、他方向の移動パスが除去されたパス情報から新規パスを検出する新規パス検出手段と、他方向の移動パスが除去されたパス情報と検出された新規パスのパス情報から他方向の移動パスを検出する他方向の移動パス検出手段と、一方向の移動パスが除去されたパス情報と他方向の移動パスが除去されたパス情報から一方向の移動パスを検出する一方向の移動パス検出手段とを有することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ＣＤＭＡ無線方式における高速パス制御方式であって、最新パス情報を格納する最新パス情報格納手段と、既知パス情報を格納する既知パス情報格納手段と、最新パス情報と既知パス情報から停留パスを除去する停留パス除去手段と、停留パスが除去されたパス情報、最新パス情報と既知パス情報から前後いずれか一方向の移動パスを除去する一方向の移動パス除去手段と、一方向の移動パスが除去されたパス情報から他方向の移動パスを除去する他方向の移動パス除去手段と、他方向の移動パスが除去されたパス情報から消滅パスを検出する消滅パス検出手段と、他方向の移動パスが除去されたパス情報から新規パスを検出する新規パス検出手段と、他方向の移動パスが除去されたパス情報と検出された新規パスのパス情報から他方向の移動パスを検出する他方向の移動パス検出手段と、一方向の移動パスが除去されたパス情報と他方向の移動パスが除去されたパス情報から一方向の移動パスを検出する一方向の移動パス検出手段とを有するものであり、新規パス、消滅パス、移動パスを容易に検出し、回路規模を小さくして処理の高速化を図ることができる効果がある。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００２５】
本発明の実施の形態に係る高速パス制御方式は、既知のパス情報と最新のパス情報とから排他的論理和演算、論理積演算、データのシフト等を繰り返し行うことにより、移動パス、消滅パス、新規パスを容易に検出し、回路規模を小さくして処理を高速化させるものである。
【００２６】
また、本発明の実施の形態に係る高速パス制御方式は、既知のパス情報と最新のパス情報とから停留パス除去手段で停留パスを除去し、前（又は後）方向移動パス除去手段で前（又は後）方向移動パスを除去し、後（又は前）方向移動パス除去手段で後（又は前）方向移動パスを除去して消滅パス検出手段で消滅パスを検出し、また新規パス検出手段で新規パスを検出し、更に後（又は前）方向移動パス検出手段で後（又は前）方向移動パスを検出し、前方（又は後）向移動パス検出手段で前方（又は後）向移動パスを検出するものであり、新規パス、消滅パス、移動パスを容易に検出し、回路規模を小さくして処理を高速化させるものである。
【００２７】
本発明の実施の形態に係る高速制御方式の概略構成について図１を参照しながら説明する。図１は、本発明の実施の形態に係る高速制御方式の概略構成図である。
図１に示すように、高速パス制御方式の概念構成は、スロットパス位置格納部１と、排他的論理和演算部２と、論理積演算部３と、シフト部４とから基本的に構成されている。
【００２８】
スロットパス位置格納部１は、既知のパス情報と最新のパス情報を格納する。
排他的論理和演算部２は、２つのパス情報の排他的論理和を演算する。
論理積演算部３は、２つのパス情報の論理積を演算する。
シフト部４は、パス情報を前方向又は後方向にシフトさせる。
【００２９】
次に、パス情報の内容について図２を参照しながら説明する。図２は、パス識別子の一例を示す図である。
パス情報は、図２に示すように1bitをパス位置の1サンプル点とし、３２ｂｉｔｓで１ｗｏｒｄの場合、３２サンプル点（４倍オーバーサンプリングならば、８チップ分）を表わす。以下、これをパス識別子と呼ぶ。
【００３０】
チャネルがオープンしている状況では、パスは既に求められており、パス識別子にパスが割付けられている。パストラッキングに際しては、新たなパス識別子を生成する。
尚、パスの検出は、特願２００４−１０３２２８号「ＣＤＭＡ方式無線通信システムのパス検出方法」に記載のパス検出アルゴリズムを用いると、共にブール代数化されており、本発明の実施の形態に係る高速パス制御方式と親和性が高い。
【００３１】
次に、本発明の実施の形態に係る高速パス制御方式をＤＳＰで実現した場合の機能手段構成について図３を用いて説明する。図３は、本発明の実施の形態に係る高速パス制御方式の機能手段構成図である。
図３に示すように、機能手段構成として、最新パス情報格納手段５１と、既知パス情報格納手段５２と、停留パス除去手段５３と、前方向移動パス除去手段５４と、後方向移動パス除去手段５５と、消滅パス検出手段５６と、新規パス検出手段５７と、後方向移動パス検出手段５８と、前方向移動パス検出手段５９とから構成されている。
【００３２】
最新パス情報格納手段５１は、最新のパス情報を格納する。
既知パス情報格納手段５２は、既知のパス情報を格納する。
停留パス除去手段５３は、最新パス情報と既知パス情報とから停留パスを除去する。
前方向移動パス除去手段５４は、停留パスを除去したパス情報と既知パス情報とから前方向移動パスを除去する。
後方向移動パス除去手段５５は、停留パスを除去したパス情報と最新パス情報とから後方向移動パスを除去する。
【００３３】
消滅パス検出手段５６は、後方向移動パスを除去したパス情報から消滅パスを検出する。
新規パス検出手段５７は、後方向移動パスを情報したパス情報から新規パスを検出する。
後方向移動パス検出手段５８は、後方向移動パスを除去したパス情報と検出された新規パス情報から後方向移動パスを検出する。
前方向移動パス検出手段５９は、前方向移動パスを除去したパス情報と後方向移動パスを除去したパス情報から前方向移動パスを検出する。
【００３４】
図３の例では、先に前方向移動パスを除去し、その後で後方向移動パスを除去したが、逆であってもよい。この場合、消滅パス、新規パスは前方向移動パス除去手段で前方向移動パスを除去したパス情報から検出されることとなる。
【００３５】
次に、本発明の実施の形態に係る高速パス制御方式をＩＣ（Integrated Circuit）で実現した場合の構成について図４を参照しながら説明する。図４は、本発明の実施の形態に係る高速パス制御方式をＩＣで実現した概略構成図である。
図４に示すように、ＩＣにより実現した高速パス制御方式は、最新パス位置記憶回路（N slot path 位置記憶回路）１１ａと、既知パス位置記憶回路（N+1 slot path 位置記憶回路）１１ｂと、排他的論理和演算回路（ＸＯＲ）２１，２２，２３，２４，２５と、論理積演算回路（ＡＮＤ）３１，３２，３３，３４，３５，３６と、１ bit 左シフト回路４１と、２ bit 右シフト回路４２と、１ bit 左シフト回路４３とから構成されている。
【００３６】
N slot path 位置記憶回路１１ａからの出力Ａは、ＸＯＲ２１及びＡＮＤ３１に入力され、N+1 slot path 位置記憶回路１１ｂからの出力Ｂは、ＸＯＲ２１及びＡＮＤ３２に入力される。
ＸＯＲ２１からの出力Ｃは、ＡＮＤ３１及びＡＮＤ３２に入力される。ＡＮＤ３１からの出力Ｄは、１ bit 左シフト回路４１に入力され、ＡＮＤ３２からの出力Ｆは、ＸＯＲ２２、ＡＮＤ３４及びＸＯＲ２５に入力される。
【００３７】
１ bit 左シフト回路４１からの出力Ｅは、Ｘ２２及びＡＮＤ３３に入力され、ＸＯＲ２２からの出力Ｇは、ＡＮＤ３３及びＡＮＤ３４に入力される。
ＡＮＤ３３からの出力Ｈは、２ bit 右シフト回路４２に入力され、ＡＮＤ３４からの出力Ｊは、ＸＯＲ２３、ＡＮＤ３６、ＸＯＲ２４及びＸＯＲ２５に入力される。
【００３８】
２ bit 右シフト回路４２からの出力Ｉは、ＸＯＲ２３及びＡＮＤ３５に入力され、ＸＯＲ２３の出力Ｋは、ＡＮＤ３５及びＡＮＤ３６に入力される。
ＡＮＤ３５からの出力Ｌは、１ bit 左シフト回路４３に入力され、ＡＮＤ３６からの出力Ｎは、新規パスの情報（新規 path）として出力されると共に、ＸＯＲ２４に入力される。
【００３９】
１ bit 左シフト回路４３からの出力Ｍは、消滅パスの情報（消滅 path）として出力される。
ＸＯＲ２４からの出力は、後方向に１サンプル移動したパス情報（+1 smp 移動 path）として出力される。
ＸＯＲ２５からの出力は、前方向に１サンプル移動したパス情報（-1 smp 移動 path）として出力される。
【００４０】
図４の回路における動作について図５を参照しながら説明する。図５は、ブール代数を用いたパストラッキングアルゴリズムを示す説明図である。
N slot path 位置記憶回路１１ａには、例えば、「００００  １００１  ００１０  ０００１」（Ａ）というパス識別子が記憶されている。また、N+1 slot path 位置記憶回路１１ｂには、例えば、「０１００  ０００１  ０００１  ００１０」（Ｂ）というパス識別子が記憶されている。
ここで、Ａの左から５番目が「消滅パス」であり、Ｂの左から２番目が「新規パス」であり、左から８番目が「停留パス」であり、左から１２番目が「＋１サンプル（後方向）移動パス」であり、左から１５番目が「−１サンプル（前方向）移動パス」である。
【００４１】
ＸＯＲ２１は、N slot path 位置記憶回路１１ａからの出力ＡとN+1 slot path 位置記憶回路１１ｂからの出力Ｂとの排他的論理和を演算し、「０１００  １０００  ００１１  ００１１」（Ｃ）を出力する（ステップ１）。この出力Ｃは、停留パスが除かれている。
ＡＮＤ３１は、N slot path 位置記憶回路１１ａからの出力ＡとＸＯＲ２１からの出力Ｃとの論理積を演算し、「００００  １０００  ００１０  ０００１」（Ｄ）を出力する（ステップ２）。
更に、１ bit シフト回路４１は、ＡＮＤ３１からの出力Ｄを左側（前方向）に１ビットシフトさせ、「００００１  ００００  ０１００  ００１」（Ｅ）を出力する（ステップ３）。
【００４２】
ＡＮＤ３２は、N+1 slot path 位置記憶回路１１ｂからの出力ＢとＸＯＲ２１からの出力Ｃとの論理積を演算し、「０１００  ００００  ０００１  ００１０」（Ｆ）を出力する（ステップ４）。
ＸＯＲ２２は、１ bit 左シフト回路４１からの出力ＥとＡＮＤ３２からの出力Ｆとの排他的論理和を演算し、「０１０１  ００００  ０１０１  ００００」（Ｇ）を出力する（ステップ５）。この出力Ｇは、前方向移動パス（-1 smp path）が除かれている。
【００４３】
ＡＮＤ３３は、ＸＯＲ２２からの出力Ｇと１ bit 左シフト回路４１からの出力Ｅとの論理積を演算し、「０００１  ００００  ０１００  ００００」（Ｈ）を出力する（ステップ６）。
２ bit 右シフト回路４２は、ＡＮＤ３３からの出力Ｈを右側（後方向）に２ビットシフトさせ、「０００  ０１００  ０００１  ００００」（Ｉ）を出力する（ステップ７）。
【００４４】
ＡＮＤ３４は、ＡＮＤ３２からの出力ＦとＸＯＲ２２からの出力Ｇとの論理積を演算し、「０１００  ００００  ０００１  ００００」（Ｊ）を出力する（ステップ８）。
ＸＯＲ２３は、２ bit 右シフト回路４２からの出力ＩとＡＮＤ３４からの出力Ｊとの排他的論理和を演算し、「０１００  ０１００  ００００  ００００」（Ｋ）を出力する（ステップ９）。この出力Ｋは、後方向移動パス（+1 smp path）が除かれている。
【００４５】
ＡＮＤ３５は、２ bit 右シフト回路４２からの出力ＩとＸＯＲ２３からの出力Ｋとの論理積を演算し、「００００  ０１００  ００００  ００００」（Ｌ）を出力する（ステップ１０）。
１ bit 左シフト回路４３は、ＡＮＤ３５からの出力Ｌを左側（前方向）に１ビットシフトさせ、「００００  ０１００  ００００  ００００」（Ｍ）を出力する（ステップ１１）。この出力Ｍには、消滅パスが残っている。
ＡＮＤ３６は、ＸＯＲ２３からの出力ＫとＡＮＤ３４からの出力Ｊとの論理積を演算し、「０１００  ００００  ００００  ００００」（Ｎ）を出力する（ステップ１２）。この出力Ｎには、新規パスが残っている。
【００４６】
ＸＯＲ２５は、ＡＮＤ３２からの出力ＦとＡＮＤ３４からの出力Ｊとの排他的論理和を演算し、「００００  ００００  ００００  ００１０」を出力する（ステップ１３）。この出力は、前方向移動パス（-1 smp 移動 path）の情報が得られる。
ＸＯＲ２４は、ＡＮＤ３４からの出力ＪとＡＮＤ３６からの出力Ｎとの排他的論理和を演算し、「００００  ００００  ００００  ００１０」を出力する（ステップ１４）。この出力は、後方向移動パス（+1 smp 移動 path）の情報が得られる。
このようにして、消滅path、新規path、-1 smp 移動 pathや+1 smp 移動 pathを検出するものである。
【００４７】
尚、図３おける最新パス情報格納手段５１は、図４のN+1 slot path位置記憶回路１１ｂに相当し、図３の既知パス情報格納手段４２は、図４のN slot path位置記憶回路１１ａに相当し、図３の停留パス除去手段５３は、図４のＸＯＲ２１に相当している。
図３の前方向移動パス除去手段５４は、図４のＡＮＤ３１，３２、１ bit 左シフト回路４１、ＸＯＲ２２に相当している。
図３の後方向移動パス除去手段５５は、図４のＡＮＤ３３，３４、２ bit 右シフト回路４２、ＸＯＲ２３に相当している。
図３の消滅パス検出手段５６は、図４のＡＮＤ３５、１ bit 左シフト回路４３に相当し、図３の新規パス検出手段５７は、図４のＡＮＤ３６に相当し、図３の後方向移動パス検出手段５８は、図４のＸＯＲ２４に相当し、図３の前方向移動パス検出手段５９は、図４のＸＯＲ２５に相当している。
【００４８】
図４に示す通り、２つのパス識別子を比較していくブール代数を用いたアルゴリズムにより、ＡＮＤ、ＸＯＲ及びシフト回路を用いると、わずか１４ステップで、新規パス、消滅パス、移動パスの３つに分類できる。尚、処理の順番を変えて、更に少ないステップ数も可能であるが、本実施の形態では、わかり易い例を示している。ここでは、移動パスとして、１サンプルの範囲としたが、数ステップ追加すれば、２サンプルの範囲や、３サンプルの範囲を移動パスとして認定していくことも可能である。
【００４９】
図４の例では、既に４パスが割付けられており、パストラッキング時にも４つのパスが検出されたとする。実際の環境の平均数が４パス程度と言われている。1サンプルが移動の対象とすると、従来の手法であれば、既知の１つのパスに対し、３点（−１サンプル点，同一点，＋１サンプル点）の比較及び判断が発生する。パスが４つあれば、１２点の比較と判断である。
【００５０】
そして、比較し、３つのどれにも該当パスがなければ、消滅と判断する。次に、新規パスがそれぞれ既知パスの相手が見つかったか否かをそれぞれのパスに対して行うために、さらに４点の比較と判断を通して、新規パスがわかる。合計１６点の比較と判断がいる。
【００５１】
ＤＳＰにて、比較及び判断部分を構築すると、１点あたり２０〜４０ステップ程度は必要になる。仮に２０ステップで構成できたとしても、１６点で３２０ステップに及ぶ。
基地局で、８２チャネル分のトラッキング処理が必要ならば、２５，６００ステップ（＝３２０８０）にも及ぶ処理となる。さらに、パス数が増えれば、比例して処理量も増えることになる。
【００５２】
これに対して、本発明の実施の形態に係る高速パス制御方式によれば、パス数が増えても処理は増加しないものである。パスが増えたとしても図４の通り、１４ステップで処理が可能であり、基地局で８０チャネル分のトラッキングが必要であっても、１，１２０ステップ（＝１４×８０）あり、数十分の一以下の処理量にすることができるので、回路規模を小さくし、処理を高速化できる効果がある。
【産業上の利用可能性】
【００５３】
本発明は、ＣＤＭＡの無線方式において、回路規模を小さくし、処理を高速化する高速パス制御方式に好適である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態に係る高速制御方式の概略構成図である。
【図２】パス識別子の一例を示す図である。
【図３】本発明の実施の形態に係る高速パス制御方式の機能手段構成図である。
【図４】本発明の実施の形態に係る高速パス制御方式をＩＣで実現した概略構成図である。
【図５】ブール代数を用いたパストラッキングアルゴリズムを示す説明図である。
【図６】遅延プロファイルの模式図である。
【図７】従来のパストラッキングの概略フローチャートである。
【図８】前方向へのパスの移動検出処理のフローチャートである。
【図９】位置へのパスの移動検出処理のフローチャートでである。
【図１０】後方向へのパスの移動検出処理及びパス消滅検出処理のフローチャートでである。
【図１１】新規パス検出処理のフローチャートである。
【符号の説明】
【００５５】
１…スロットパス位置格納部、  ２…排他的論理和演算部、  ３…論理積演算部、  ４…シフト部、  １１ａ…N slot path 位置記憶回路、  １１ｂ…N+1 slot path 位置記憶回路、  ２１，２２，２３，２４，２５…排他的論理和回路（ＸＯＲ）、  ３１，３２，３３，３４，３５，３６…論理積演算回路（ＡＮＤ）、  ４１，４３…１ bit 左シフト回路、  ４２…２ bit 右シフト回路、  ５１…最新パス情報格納手段、  ５２…既知パス情報格納手段、  ５３…停留パス除去手段、  ５４…前方向移動パス除去手段、  ５５…後方向移動パス除去手段、  ５６…消滅パス検出手段、  ５７…新規パス検出手段、  ５８…後方向移動パス検出手段、  ５９…前方向移動パス検出手段
【図１】
2006094166.tif 000003
【図２】
2006094166.tif 000004
【図３】
2006094166.tif 000005
【図４】
2006094166.tif 000006
【図５】
2006094166.tif 000007
【図６】
2006094166.tif 000008
【図７】
2006094166.tif 000009
【図８】
2006094166.tif 000010
【図９】
2006094166.tif 000011
【図１０】
2006094166.tif 000012
【図１１】
2006094166.tif 000013