(57)【要約】【課題】 光感知素子とマイクロレンズの間に内部マイクロレンズを設置して、光の集積効果を改善したＣＭＯＳイメージセンサーとその製造方法を提供する。【解決手段】  本発明に係るＣＭＯＳイメージセンサーは、半導体基板に形成された複数の光感知素子と、複数の光感知素子上に形成された複数の内部のマイクロレンズと、内部のマイクロレンズ上に形成された層間絶縁膜と、層間絶縁膜内に形成された複数の金属配線と、層間絶縁膜上に形成された素子保護膜と、素子保護膜上に形成された複数のマイクロレンズとを含むことを特徴とする。【選択図】図１３
2006191106.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された複数の光感知素子と、
前記複数の光感知素子上に形成された複数の内部のマイクロレンズと、
前記内部のマイクロレンズ上に形成された層間絶縁膜と、
前記層間絶縁膜内に形成された複数の金属配線と、
前記層間絶縁膜上に形成された素子保護膜と、
前記素子保護膜上に形成された複数のマイクロレンズと
を含むことを特徴とするＣＭＯＳイメージセンサー。
【請求項２】
前記内部のマイクロレンズは前記光感知素子と対応するように前記半導体基板内に形成されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
【請求項３】
前記半導体基板は、エッチング液を用いてエッチングする場合、結晶の方向によってエッチングの程度が変わり、逆三角形状のプロファイルを有するようになるシリコンで形成されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサー。
【請求項４】
前記半導体基板は、その結晶の構造が(１，０，０)であるシリコンで形成されることを特徴とする請求項３に記載のＣＭＯＳイメージセンサー。
【請求項５】
半導体基板に形成された複数の光感知素子と、
前記複数の光感知素子上に形成された第１層間絶縁膜と、
前記第１層間絶縁膜内に形成された第１金属配線と、
前記第１層間絶縁膜上に形成された前記複数の内部のマイクロレンズと、
前記複数の内部のマイクロレンズ上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜内に形成された第２金属配線と、
前記第２層間絶縁膜上に形成された前記素子保護膜と、
前記素子保護膜上に形成された複数のマイクロレンズと
を含むことを特徴とするＣＭＯＳイメージセンサー。
【請求項６】
前記ＣＭＯＳイメージセンサーは前記第１層間絶縁膜上に接合されたシリコン膜をさらに含み、前記内部のマイクロレンズは前記光感知素子に対応するように前記シリコン膜内に形成されることを特徴とする請求項５に記載のＣＭＯＳイメージセンサー。
【請求項７】
前記シリコン膜は、エッチング液を用いてエッチングする場合、結晶の方向によってエッチングの程度が変わり、逆三角形状のプロファイルを有するようになるシリコンで形成されることを特徴とする請求項６に記載のＣＭＯＳイメージセンサー。
【請求項８】
前記半導体基板は、その結晶の構造が(１，０，０)であるシリコンで形成されることを特徴とする請求項７に記載のＣＭＯＳイメージセンサー。
【請求項９】
半導体基板に複数の光感知素子を形成する段階と、
前記複数の光感知素子上に複数の内部のマイクロレンズを形成する段階と、
前記内部のマイクロレンズ上に層間絶縁膜と金属配線とを交互に形成し、最終的に前記金属配線上に前記層間絶縁膜を形成する段階と、
前記層間絶縁膜上に素子保護膜を形成する段階と、
前記素子保護膜上に複数のマイクロレンズを形成する段階と
を備えることを特徴とするＣＭＯＳイメージセンサーの製造方法。
【請求項１０】
前記内部のマイクロレンズを形成する段階は、
前記半導体基板上に光感知素子と対応する領域を開口した感光膜のパターンを形成する段階と、
前記感光膜のパターンをマスクにして前記半導体基板をウェットエッチングして、凹領域を形成する段階と、
前記凹領域を含む前記半導体基板上に窒化膜を形成する段階と
を備えることを特徴とする請求項１０に記載のＣＭＯＳイメージセンサーの製造方法。
【請求項１１】
前記凹領域を形成する段階は、
前記半導体基板をウェットエッチングして、逆三角形状のプロファイルを生成する段階と、
前記逆三角形状のプロファイルをケミカルドライエッチング工程を用いてラウンディング処理することで、凹領域を形成する段階とを更に備えることを特徴とする請求項１０に記載のＣＭＯＳイメージセンサーの製造方法。
【請求項１２】
半導体基板に複数の光感知素子を形成する段階と、
前記複数の光感知素子上に第１層間絶縁膜と第１金属配線とを交互に形成して、最終的に前記第１金属配線上に前記第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜上に前記複数の内部マイクロレンズを形成する段階と、
前記複数の内部のマイクロレンズ上に第２層間絶縁膜と第２金属配線とを交互に形成し、 最終的に前記第２金属配線上に前記第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜上に前記素子保護膜を形成する段階と、
前記素子保護膜上に複数のマイクロレンズを形成する段階と
を備えることを特徴とするＣＭＯＳイメージセンサーの製造方法。
【請求項１３】
前記内部のマイクロレンズを形成する段階は、
前記第１層間絶縁膜上に上層と下層とが酸化膜で被覆されたシリコン膜を接合させる段階と、
前記シリコン膜上に前記光感知素子と対応する領域を開口した光感膜パターンを形成する段階と、
前記感光膜パターンをマスクにして前記シリコン膜をウェットエッチングすることで凹領域を形成する段階と、
前記凹領域を含む前記シリコン膜上に窒化膜を形成する段階と
を備えることを特徴とする請求項１２に記載のＣＭＯＳイメージセンサーの製造方法。
【請求項１４】
前記凹領域を形成する段階は、
前記シリコン膜をウェットエッチングして、逆三角形状のプロファイルを生成する段階と、
前記シリコン膜の上層酸化膜を除去する段階と、
前記逆三角形状のプロファイルをケミカルドライエッチング工程を用いてラウンディング処理することで、凹領域を形成する段階と
を更に備えることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサーとその製造方法に関し、特に半導体基板上に内部のマイクロレンズを設置して光の集積効果を改善したＣＭＯＳイメージセンサーとその製造方法に関する。
【背景技術】
【０００２】
一般的にイメージセンサーは、光学映像を電気信号に変換させる半導体素子であり、このようなイメージセンサーとしては、個別ＭＯＳキャパシターが互いに非常に近接した位置に配置され、電荷キャリアがキャパシタに保存され移送される電荷結合素子(ＣＣＤ)イメージセンサーと、制御回路と信号処理回路を周辺回路に用いたＣＭＯＳ技術を用いて画素数だけＭＯＳトランジスタを作り、これを用いて順次出力を検出するスイッチング方式を採用したＣＭＯＳイメージセンサーがある。
【０００３】
かかるＣＭＯＳイメージセンサーは、フォトダイオードを含む信号処理チップで構成されており、一つのチップに増幅器、アナログ/デジタル変換機、内部電圧発生器、タイミングゼネレーター、デジタルロジックなどを結合することができ、集積度や電力と費用節減の面でも大きな長所を有している。
【０００４】
また、電荷結合素子(ＣＣＤ)は専門工程を通じて製造されるが、ＣＭＯＳイメージセンサーは、二重結合素子より安価のシリコンウェハーのエッチング工程で大量生産が可能であるという長所もある。この結果、ＣＭＯＳイメージセンサーはデジタルカメラ、スマートフォン、ＰＤＡ、ノートパソコン、セキュリティカメラ、バーコード探知機、玩具用品などにその応用分野が広がっている。
【０００５】
しかし、ＣＭＯＳイメージセンサーは、高集積化に伴って小型化され、ピクセルのサイズも小さくなり、チップ内でピクセル領域の占める比率を表すフィルファクターも一般的に３０〜４０％にしかならないため、光感度の極大化ができなかった。
【０００６】
したがって、このような光感度を向上させるための方案として、フィルファクターを増加させることが提案されているが、これは信号処理のためのロジック回路部分によって面積が制限されるという限界があるため、光感知素子以外の領域に入射する光の経路を変更して、光感知素子の部分に集光することで、最大限の光を吸収できるように、感光膜で形成されたマイクロレンズを形成することにより、入射する光の量を極大化する方法が主に用いられていた。
【０００７】
上述したマイクロレンズが備えられた従来のＣＭＯＳイメージセンサーの製造方法を図１に基づいて説明する。
図示したように、半導体基板１０上に複数のエピタキシャル層(図示せず)を形成させ、エピタキシャル層上に複数の光感知素子１８を形成する。即ち、半導体基板１０上に第１エピタキシャル層(図示せず)を成長させ、第１エピタキシャル層に赤色光感知素子(図示せず)を形成した後、赤色光感知素子を含む第１エピタキシャル層上に第２エピタキシャル層(図示せず)を成長させ、第２エピタキシャル層に緑色光感知素子(図示せず)を形成する。
【０００８】
そして、緑色光感知素子を含む第２エピタキシャル層上に第３エピタキシャル層(図示せず)を成長させ、第３エピタキシャル層に青色光感知素子(図示せず)とフィールドの間の絶縁のためのトレンチとを形成し、トレンチに絶縁物質を充填させ、トレンチ分離（ＳＴＩ：Shallow Trench Isolation)１１を形成する。
【０００９】
第３エピタキシャル層上に層間絶縁膜１３を積層し、層間絶縁膜１３上に第１金属層を形成しパターニングして、金属配線１４を形成する。この層間絶縁膜１３と金属配線１４の形成工程を数回繰り返して、必要な金属配線１４を積層する。最終的に積層された層間絶縁膜１４上にカラーフィルター層１５を形成し、カラーフィルター層１５上に水分や物理的な衝撃から素子を保護するための素子保護絶縁膜１６を形成した後、素子保護絶縁膜１６上にマイクロレンズ１７を形成する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述したような従来技術によってＣＭＯＳイメージセンサーを製造する場合、最上層上に形成されるマイクロレンズ１７は半導体基板１０から最上層に至る焦点距離に影響を受けるため、焦点距離が長くなるマイクロレンズ１７の側面で屈折された光は光感知素子に入らず、隣接したピクセルに入ることで隣接ピクセル間の光干渉を起こすという問題点がある。
【００１１】
本発明はかかる従来技術のＣＭＯＳイメージセンサーの製造方法に関する問題点を解決するためのもので、光感知素子とマイクロレンズとの間に内部マイクロレンズを設置して、光の集積効果を改善したＣＭＯＳイメージセンサーとその製造方法を提供することをその目的とする
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーの一実施態様において、ＣＭＯＳイメージセンサーは、半導体基板に形成された複数の光感知素子と、複数の光感知素子上に形成された複数の内部のマイクロレンズと、内部のマイクロレンズ上に形成された層間絶縁膜と、層間絶縁膜内に形成された複数の金属配線と、層間絶縁膜上に形成された素子保護膜と、素子保護膜上に形成された複数のマイクロレンズとを含むことを特徴とする。
【００１３】
内部のマイクロレンズは光感知素子と対応するように半導体基板内に形成される。
【００１４】
また、半導体基板はエッチング液を用いてエッチングする場合、結晶の方向によってエッチングの程度が変わり、逆三角形状のプロファイルを有するようになるシリコンで形成されるが、好ましくは半導体基板はその結晶の構造が(１，０，０)であるシリコンで形成される。
【００１５】
なお、本発明に係るＣＭＯＳイメージセンサーの他の実施態様において、ＣＭＯＳイメージセンサーは、半導体基板に形成された複数の光感知素子と、複数の光感知素子上に形成された第１層間絶縁膜と、第１層間絶縁膜内に形成された第１金属配線と、第１層間絶縁膜上に形成された複数の内部のマイクロレンズと、複数の内部のマイクロレンズ上に形成された第２層間絶縁膜と、第２層間絶縁膜内に形成された第２金属配線と、第２層間絶縁膜上に形成された素子保護膜と、素子保護膜上に形成された複数のマイクロレンズとを含むことを特徴とする。
【００１６】
ＣＭＯＳイメージセンサーは第１層間絶縁膜上に接合されたシリコン膜をさらに含み、内部のマイクロレンズは光感知素子に対応するようにシリコン膜内に形成される。
【００１７】
また、シリコン膜はエッチング液を用いてエッチングする場合、結晶の方向によってエッチングの程度が変わり、逆三角形状のプロファイルを有するようになるシリコンで形成されるが、好ましくは半導体基板はその結晶の構造が(１，０，０)であるシリコンで形成される。
【００１８】
上記目的を達成するための本発明に係るＣＭＯＳイメージセンサーの製造方法の一実施態様におけるＣＭＯＳイメージセンサーの製造方法は、半導体基板に複数の光感知素子を形成する段階と、複数の光感知素子上に複数の内部のマイクロレンズを形成する段階と、内部のマイクロレンズ上に層間絶縁膜と金属配線とを交互に形成し、最終的に金属配線上に層間絶縁膜を形成する段階と、層間絶縁膜上に素子保護膜を形成する段階と、素子保護膜上に複数のマイクロレンズを形成する段階とを備えることを特徴とする。
【００１９】
内部のマイクロレンズの形成段階は、半導体基板上に光感知素子と対応する領域を開口した感光膜のパターンを形成する段階と、感光膜のパターンをマスクにして半導体基板をウェットエッチングして、凹領域を形成する段階と、凹領域を含む半導体基板上に窒化膜を形成する段階とを更に備える。
【００２０】
また、凹領域の形成段階は、半導体基板をウェットエッチングして、逆三角形状のプロファイルを生成する段階と、逆三角形状のプロファイルをＣＤＥ(ケミカルドライエッチング)工程を用いてラウンディング処理することで、凹領域を形成する段階とを更に備える。
【００２１】
なお、本発明に係るＣＭＯＳイメージセンサーの製造方法の他の実施態様におけるＣＭＯＳイメージセンサーの製造方法は、半導体基板に複数の光感知素子を形成する段階と、複数の光感知素子上に第１層間絶縁膜と第１金属配線とを交互に形成し、最終的に第１金属配線上に第１層間絶縁膜を形成する段階と、第１層間絶縁膜上に複数の内部マイクロレンズを形成する段階と、複数の内部のマイクロレンズ上に第２層間絶縁膜と第２金属配線とを交互に形成し、最終的に第２金属配線上に第２層間絶縁膜を形成する段階と、第２層間絶縁膜上に素子保護膜を形成する段階と、素子保護膜上に複数のマイクロレンズを形成する段階とを備えることを特徴とする。
【００２２】
内部のマイクロレンズを形成する段階は、第１層間絶縁膜上に上層と下層とが酸化膜で被覆されたシリコン膜を接合させる段階と、シリコン膜上に光感知素子と対応する領域を開口した光感膜パターンを形成する段階と、感光膜パターンをマスクにしてシリコン膜をウェットエッチングすることで、凹領域を形成する段階と、凹領域を含むシリコン膜上に窒化膜を形成する段階とを更に備える。
【００２３】
また、凹領域の形成段階は、シリコン膜をウェットエッチングして、逆三角形状のプロファイルを生成する段階と、シリコン膜の上層酸化膜を除去する段階と、逆三角形状のプロファイルをＣＤＥ工程を用いてラウンディング処理することで、凹領域を形成する段階とを更に備える。
【発明の効果】
【００２４】
本発明によれば、回路が高集積化されて現れる焦点距離の増加による依存度を減少させる効果がある。即ち、最上層上に形成されたマイクロレンズの以外に内部にマイクロレンズを設けたので、その内部にマイクロレンズによって光が光感知素子に入射される過程で薄膜干渉や回折により損失される量を補完することができ、センシング能力を向上させ、イメージの品質を向上させることができるという効果がある。
【００２５】
また、内部のマイクロレンズを層間絶縁膜上に接合されたシリコン膜をエッチングして形成することで、焦点距離を減少させることができ、光感知素子に入射する光の量をさらに増加させることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
【００２７】
図２ないし図５は本発明の一実施例によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。図２に示したように、半導体基板３０上に複数のエピタキシャル層(図示せず)が形成され、光感知素子領域３２に複数の光感知素子が形成される。即ち、半導体基板３０に第１エピタキシャル層(図示せず)を成長させ、第１エピタキシャル層に赤色光感知素子(図示せず)を形成した後、赤色光感知素子を含む半導体基板３０上に第２エピタキシャル層(図示せず)を成長させ、第２エピタキシャル層に緑色光感知素子(図示せず)を形成する。
【００２８】
そして、緑色光感知素子を含む第２エピタキシャル層上に第３エピタキシャル層(図示せず)を成長させ、第３エピタキシャル層に青色光感知素子(図示せず)とフィールドの間の絶縁のためのトレンチを形成した後、絶縁物質を充填させたトレンチ分離（ＳＴＩ）３３を形成する。
【００２９】
次に、ＳＴＩ ３３を含む半導体基板３０上に感光膜(図示せず)を塗布し、露光し現像して、光感知素子領域３２と対応する部分を開口する感光膜パターン３９を形成する。
【００３０】
図３に示したように、感光膜パターン３９をマスクにして半導体基板３０をエッチング液を用いてウェットエッチングするが、この際、半導体基板３０は、エッチング液を用いてエッチングすると、結晶の方向によってエッチングの程度が変わり、逆三角形状のプロファイルを有する(１，０，０)方向のシリコンを用いることが好ましい。
【００３１】
ここで、逆三角形状のプロファイルの傾斜面は(１１１)方向を有するようになるが、これはエッチング液を用いて半導体基板をエッチングした実際のイメージが示されている図６を見ればわかるであろう。
【００３２】
次に、図４に示したように、感光膜パターン３９を除去した後、ＳＴＩ ３３のエッジ部分を丸くするラウンディング処理を行うケミカルドライエッチング（ＣＤＥ）工程を用いて、エッチングされた半導体基板３０のプロファイルを丸くし、半導体基板３０上に屈折率の大きい窒化膜４０を積層して、化学機械研磨(ＣＭＰ)方法を用いることで、内部マイクロレンズ４１を形成する。
【００３３】
図５を参照すると、内部のマイクロレンズ４１の上に層間絶縁膜３４を積層し、層間絶縁膜３４上に金属層(図示せず)を形成し、パターニングして金属配線３５を形成する。好ましい実施形態において層間絶縁膜３４と第１金属配線３５の形成工程を数回繰り返すことで、必要な層間絶縁膜３４と第１金属配線３５を形成するが、最終的に第１金属配線３５の上に層間絶縁膜３４が積層される。
【００３４】
このように最終的に積層された層間絶縁膜３４上にカラーフィルター層４４を形成し、カラーフィルター層４４上に水分や物理的な衝撃から素子を保護するための素子保護絶縁膜４５を積層して、素子保護絶縁膜４５上にマイクロレンズ４６を形成する。
【００３５】
一方、上記の実施形態が変形された実施形態においては、焦点の距離を短くして光感知素子に入射する光の量をさらに増加させるために、内部のマイクロレンズを半導体基板を直接エッチングして形成せず、酸化膜が被覆されたシリコン膜を層間絶縁膜上に接合した後、シリコン膜をエッチングすることで、内部のマイクロレンズを形成する。これを図７ないし図１３を参照して具体的に説明する。
【００３６】
まず、図７を参照すると、図２の説明で詳述したように、半導体基板５０上に複数のエピタキシャル層(図示せず)が形成され、光感知素子領域５２に複数の光感知素子(Photo  Diode)が形成されるが、エピタキシャル層と光感知素子の形成過程は図２の説明と同一なので、その詳細な説明は省略する。
【００３７】
このように形成されたエピタキシャル層上に第１層間絶縁膜５４を積層し、第１層間絶縁膜５４上に第１金属層(図示せず)を形成し、パターニングして第１金属配線５５を形成する。好ましい実施形態において、第１層間絶縁膜５４と第１金属配線５５の形成工程を数回繰り返すことで、必要な第１層間絶縁膜５４と第１金属配線５５を形成するようになるが、最終的に第１金属配線５５上に第１層間絶縁膜５４が積層される。
【００３８】
次に、図８に示したように、熱酸化膜５６が上層と下層に被覆されているシリコン膜５７を第１層間絶縁膜５４上に接着させた後、図９に示したように、熱酸化膜５６上に感光膜(図示せず)を設け、露光し現像することで、光感知素子５２の領域を開口する感光膜パターン５９を形成する。このとき、基板とシリコン膜５７とを接着させる技術は現在ＳＯＩウェハー(Silicon on Insulator Wafer)の製造時に用いられているものである。
【００３９】
次に、感光膜パターン５９をマスクにしてシリコン膜５７をエッチング液を用いてウェットエッチングし、感光膜パターン５９を除去する。図１０にこのような過程を経てエッチングされたシリコン膜５７の拡大図が示されている。ここで用いられるシリコン膜５７は、エッチング液を用いてエッチングする場合、結晶の方向によってエッチングの程度が変わり、逆三角形状のプロファイルを有する(１，０，０)方向のシリコン層を用いるのが好ましい。エッチングされた後、逆三角形状のプロファイルの傾斜面は(１１１)方向を有するようになる。
【００４０】
図１１に示したように、上層の酸化膜５６を除去し、ＳＴＩ ３３のエッジを丸くするために用いられたＣＤＥ工程を用いて、シリコン膜５７がレンズのような形態の丸いプロファイルを有するようにした後、図１２に示したように、シリコン膜５７上に屈折率の大きい窒化膜６０を積層し、化学機械研磨(ＣＭＰ)方法を用いて内部のマイクロレンズ６１を形成する。
【００４１】
次に、図１３に示したように、内部のマイクロレンズ６１上に第２層間絶縁膜６２を積層し、第２層間絶縁膜６２上に第２金属層(図示せず)を形成した後、パターニングして第２金属配線６３を形成する。好ましい実施形態において、第２層間絶縁膜６２と第２金属配線６３の形成工程を数回繰り返すことで、必要な第２層間絶縁膜６２と第２金属配線６３を形成する。その際、最終的に第２金属配線６３上には第２層間絶縁膜６２が積層される。
【００４２】
最後に、第２層間絶縁膜６２上にカラーフィルター層６４を形成し、カラーフィルター層６４上に水分や物理的な衝撃から素子を保護するための素子保護絶縁膜６５を形成し、素子保護絶縁膜６５上にマイクロレンズ６６を形成する。
【００４３】
図１４はＣＭＯＳイメージセンサーのレイトレーシングのシミュレーション結果を示す図面であって、図１４Ａは従来技術によるＣＭＯＳイメージセンサーのレイトレーシングシミュレーション結果を示すもので、図１４Ｂは本発明の実施形態によるＣＭＯＳイメージセンサーのレイトレーシングシミュレーション結果を示す図である。
【００４４】
図示したように、最上層にマイクロレンズのみが形成されている従来技術に係るＣＭＯＳイメージセンサーより、内部にマイクロレンズが更に形成されている本発明に係るＣＭＯＳイメージセンサーは光感知素子に集積される光の量において改善されるという効果がある。
【図面の簡単な説明】
【００４５】
【図１】従来技術のＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図２】本発明の一実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図３】本発明の一実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図４】本発明の一実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図５】本発明の一実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図６】エッチング液を用いて半導体基板をエッチングした実際のイメージを示す図面である。
【図７】本発明の他の実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図８】本発明の他の実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図９】本発明の他の実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図１０】本発明の他の実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図１１】本発明の他の実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図１２】本発明の他の実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図１３】本発明の他の実施形態によるＣＭＯＳイメージセンサーの製造方法を示す工程断面図である。
【図１４】従来技術の実施形態によるＣＭＯＳイメージセンサーのレイトレーシングのシミュレーション結果を示す図面（Ａ）と本発明の実施形態によるＣＭＯＳイメージセンサーのレイトレーシングシミュレーション結果を示す図面（Ｂ）である。
【符号の説明】
【００４６】
５０  基板、５５  第１金属配線、６１  内部マイクロレンズ、６６  マイクロレンズ
【図１】
2006191106.tif 000003
【図２】
2006191106.tif 000004
【図３】
2006191106.tif 000005
【図４】
2006191106.tif 000006
【図５】
2006191106.tif 000007
【図６】
2006191106.tif 000008
【図７】
2006191106.tif 000009
【図８】
2006191106.tif 000010
【図９】
2006191106.tif 000011
【図１０】
2006191106.tif 000012
【図１１】
2006191106.tif 000013
【図１２】
2006191106.tif 000014
【図１３】
2006191106.tif 000015
【図１４】
2006191106.tif 000016