(57)【要約】    【課題】  高速駆動が可能な駆動回路とオフ電流の低い負荷回路とを備えたアクティブマトリクス基板の形成を低温プロセスによって実現する技術等を提供する。    【解決手段】  駆動回路を構成するＴＦＴの半導体膜として略単結晶状態の活性半導体膜を形成する一方、画素回路を構成するＴＦＴの半導体膜として微結晶状態の活性半導体膜を形成する。具体的には、駆動回路を構成するＴＦＴが形成される領域には、結晶化の際に該活性半導体膜を局所的に加熱する局所加熱機構を設ける一方、画素回路を構成するＴＦＴが形成される領域には、該局所加熱機構を設けない。【選択図】    図２
2006049646.tif 000002
【特許請求の範囲】
【請求項１】
負荷のスイッチング動作を行う第１のアクティブ素子を備えた負荷回路と前記負荷の駆動を制御する第２のアクティブ素子を備えた駆動回路が同一面に形成された基板であって、
前記第１のアクティブ素子を構成する活性半導体膜は略多結晶状態の半導体膜であり、
前記第２のアクティブ素子を構成する活性半導体膜は略単結晶状態の半導体膜であり、
当該基板上における前記第２のアクティブ素子を構成する活性半導体膜の少なくとも一部と対向する領域には、前記活性半導体膜の結晶化の際に該活性半導体膜を局所的に加熱する局所加熱機構が設けられていることを特徴とするアクティブマトリクス基板。
【請求項２】
前記局所過熱機構は、所定の形状にパターニングされた珪素膜を含むことを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記負荷回路は、複数の走査線と、前記各走査線に交差するように設けられた複数のデータ線と、前記走査線と前記データ線との交差部にそれぞれ設けられた前記負荷としての複数の画素電極とを備えることを特徴とする請求項２に記載のアクティブマトリクス基板。
【請求項４】
前記各アクティブ素子は、薄膜トランジスタであることを特徴とする請求項３に記載のアクティブマトリクス基板。
【請求項５】
請求項４に記載のアクティブマトリクス基板と、
一方の面に共通電極が設けられ、当該共通電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層とを備えたことを特徴とする電気光学装置。
【請求項６】
請求項２〜４のいずれか１の請求項に記載のアクティブマトリクス基板を備えることを特徴とする電子デバイス。
【請求項７】
負荷のスイッチング動作を行う第１のアクティブ素子を備えた負荷回路と前記負荷の駆動を制御する第２のアクティブ素子を備えた駆動回路が同一面上に形成されるアクティブマトリクス基板の製造方法であって、
前記駆動回路が形成される領域に、前記第２のアクティブ素子を構成する活性半導体膜の少なくとも一部を局所的に加熱する局所加熱機構を形成する工程と、
前記駆動回路が形成される領域に前記第２のアクティブ素子を構成する活性半導体膜を形成する一方、前記負荷回路が形成される領域に前記第１のアクティブ素子を構成する活性半導体膜を形成する工程と、
前記各活性半導体膜に一様な熱処理を加えて溶融結晶化させることにより、前記駆動回路が形成される領域については前記局所加熱機構の局所的な加熱により略単結晶状態の活性半導体膜を形成する一方、前記負荷回路が形成される領域については略多結晶状態の活性半導体膜を形成する工程と、
前記負荷回路が形成される領域に、前記略多結晶状態の活性半導体膜を有する前記第１のアクティブ素子を形成する工程と、
前記駆動回路が形成される領域に、前記略単結晶状態の活性半導体膜を有する前記第２のアクティブ素子を形成する工程と
を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項８】
前記局所過熱機構を形成する工程は、当該基板上に第１半導体膜を形成する工程と、前記第１半導体膜を所定の形状にパターニングする工程とを含むことを特徴とする請求項６に記載のアクティブマトリクス基板の製造方法。
【請求項９】
前記各活性半導体膜に所定条件でレーザ光を照射することにより、当該各活性半導体膜に一様な熱処理を加えることを特徴とする請求項６または７に記載のアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法に関する。
【背景技術】
【０００２】
複数の画素を有する液晶表示装置、有機ＥＬ表示装置及びイメージセンサ等の各種電子デバイスにおいては、ガラス基板や石英基板上に形成される半導体装置（ＴＦＴなど；以下、ＴＦＴ）を用いて画素（負荷）のスイッチング動作が行われる。かかる基板には、画素のスイッチング動作を行う多数のＴＦＴを備えた画素回路が形成されるほか、各画素の駆動を制御する多数のＴＦＴを備えた駆動回路が形成される。
【０００３】
かかるガラス基板等に形成されるＴＦＴの性能を向上するために、大きな結晶粒からなる半導体膜を形成し、ＴＦＴのチャネル形成領域を略単結晶粒で形成する技術が種々検討されている。例えば、下記非特許文献１、２には、基板上に微細な穴（微細孔）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、単結晶状態の半導体膜を形成する技術が開示されている。
【０００４】
略単結晶状態の半導体膜を用いてＴＦＴを形成することにより、１つのＴＦＴの形成領域（特にチャネル領域）を単一の略単結晶粒で構成することが可能となり、これにより電界効果移動度などの電気的特性に優れた半導体装置を実現することが可能となる。
【０００５】
このように優れた電気的特性を有するＴＦＴを用いれば、ガラス基板や石英基板上に高機能かつ高速動作する駆動回路を形成することができる。しかしながら、ＴＦＴの半導体膜を単結晶に近づけると、ＳＯＩ（Silicon On Insulator）デバイスにみられる寄生バイポーラ効果と呼ばれる一種の基板浮遊効果が問題となる。この寄生バイポーラ効果の発生により、ソース・ドレイン間の耐圧の低下、理論極限を上回る異常に急峻なサブスレショルド特性、オフ電流の増加、閾値電圧の低下等、種々の問題が発生する。
【０００６】
かかる問題点を解決するために、駆動回路を構成するＴＦＴについては略単結晶状態の半導体膜を用いて形成する一方、画素回路を構成するＴＦＴについては略多結晶状態の半導体膜を用いて形成する技術が提案されている（例えば特許文献１参照）。
【０００７】
この多結晶状態の半導体膜を利用して形成したＴＦＴにおいては、少数キャリアの寿命（ライフタイム）が短く、一般的に使用する電圧レベルでは上述したような問題はほとんど起こらないため、電気的特性に優れた高速動作可能な駆動回路を形成するとともに、オフ電流の低い画素回路を形成することができる。
【非特許文献１】「Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ」， ＩＢＭ ＴＥＣＨＮＩＣＡＬ ＤＩＳＣＬＯＳＵＲＥ ＢＵＬＬＥＴＩＮ Ａｕｇ．１９９３ ｐｐ２５７−２５８
【非特許文献２】「Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅｓ ｏｆ Ｓｉ Ｔｈｉｎ−Ｆｉｌｍ ＦｏｒＬｏｃａｔｉｏｎ Ｃｏｎｔｒｏｌ ｏｆ Ｌａｒｇｅ Ｇｒａｉｎ ｏｎ Ｇｌａｓｓ 」， Ｒ．Ｉｓｈｉｈａｒａ等， ｐｒｏｃ．ＳＰＩＥ ２００１， ｖｏｌ．４２９５， ｐ．１４〜２３
【特許文献１】特開平５−１３４２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に開示された技術においては、単結晶状態の半導体膜の形成温度が高いといった問題がある。具体的には、減圧エピタキシャル成長によって単結晶珪素膜を形成する場合には９６０℃の温度が必要であり、固相成長によって形成する場合にも６００℃の温度が必要である。このように高い温度を必要とする製造方法においては、高価な溶融石英基板等を使用しなければならず、安価なガラス基板やプラスチック基板を使用することができないという問題があった。
【０００９】
本発明は、以上説明した事情を鑑みてなされたものであり、高速駆動が可能な駆動回路とオフ電流の低い負荷回路とを備えたアクティブマトリクス基板の形成を低温プロセスによって実現すること等を目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係るアクティブマトリクス基板は、負荷のスイッチング動作を行う第１のアクティブ素子を備えた負荷回路と前記負荷の駆動を制御する第２のアクティブ素子を備えた駆動回路が同一面に形成された基板であって、前記第１のアクティブ素子を構成する活性半導体膜は略多結晶状態の半導体膜であり、前記第２のアクティブ素子を構成する活性半導体膜は略単結晶状態の半導体膜であり、当該基板上における前記第２のアクティブ素子を構成する活性半導体膜の少なくとも一部と対向する領域には、前記活性半導体膜の結晶化の際に該活性半導体膜を局所的に加熱する局所加熱機構が設けられていることを特徴とする。
【００１１】
かかる構成によれば、駆動回路が形成される駆動回路領域に活性半導体膜を局所的に加熱する局所加熱機構が設けられ、この基板上に形成された活性半導体膜に熱処理が施されると、駆動回路領域については、局所加熱機構の存在により略単結晶状態の活性半導体膜が形成される一方、該局所加熱機構が存在しない負荷回路領域については、略多結晶状態の活性半導体膜が形成される。
【００１２】
かかる熱処理によって活性半導体膜が溶融するときは非常に高温になるが、この溶融・固化は非常に短い時間（数十ｎｓ程度）に起きるため、実質低温プロセスとみなすことができ、素子基板として安価なガラス基板やプラスチック基板を使用することができるといった利点がある。
【００１３】
このようにして形成される駆動回路は、略単結晶状態の半導体膜を備えた第２のアクティブ素子（ＴＦＴなど）から構成されるため、高速駆動が可能となる一方、負荷回路（画素回路など）は、略多結晶状態の半導体膜を備えた第１のアクティブ素子（ＴＦＴなど）から構成されるため、寄生バイポーラ効果やオフ電流を抑えた特性を得ることが可能となる。
【００１４】
ここで、前記局所過熱機構は、所定の形状にパターニングされた珪素膜を含む構成が望ましい。また、前記負荷回路は、複数の走査線と、前記各走査線に交差するように設けられた複数のデータ線と、前記走査線と前記データ線との交差部にそれぞれ設けられた前記負荷としての複数の画素電極とを備える構成であっても良く、前記各アクティブ素子は、薄膜トランジスタである態様が望ましい。
【００１５】
また、このようなアクティブマトリクス基板を電気光学装置に適用しても良い。電気光学装置について特に限定はないが、例えばアクティブマトリクス型の駆動方法で液晶層を駆動可能に構成した液晶表示装置や電界発光層を駆動可能に構成した電界発光表示装置を備えるもの等が挙げられる。液晶表示装置の構成について具体的に説明すると、上記アクティブマトリクス基板と、一方の面に共通電極が設けられ、当該共通電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層とを備えた構成等が挙げられる。
【００１６】
また、このようなアクティブマトリクス基板を他の様々な電子デバイスに適用しても良い。電子デバイスに限定はないが、例えば電界発光素子により構成された表示装置を備えるもの、例えば携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、更に表示機能付のファクス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳等に適用可能である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る実施の形態について図面を参照しながら説明する。
【００１８】
Ａ．第１の実施形態
図１は、第１の実施形態に係るＴＦＴを用いたアクティブマトリクス方式の透過型液晶表示装置１である。
【００１９】
図１に示すように、液晶表示装置１は、ＴＦＴ６が形成された側の素子基板２と対向基板３とが対向配置され、これらの素子基板（アクティブマトリクス基板）２と対向基板３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。
【００２０】
液晶表示装置１は、互いに交差してなる多数のソース線（走査線）４及び多数のゲート線（データ線）５とを有する画素回路が形成された表示画素領域と、これらソース線４及びゲート線５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
【００２１】
素子基板２の内面側に配された各ソース線４と各ゲート線５の交差部には、対応する各画素電極７（負荷）のスイッチング動作を行うＴＦＴ（第１のアクティブ素子）６が形成されている。別言すると、マトリクス状に配置された各画素に１つのＴＦＴ６と１つの画素電極７とが設けられている。また、対向基板３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極８が形成されている。
【００２２】
一方、ＴＦＴ６に接続された画素の駆動を制御する駆動回路（ソースドライバ）２０、２１は、ＴＦＴ６と同様に素子基板２の内面側に形成されており、図示せぬ多数のＴＦＴ（第２のアクティブ素子）を含んで構成されている。この駆動回路２０、２１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ６を駆動するための駆動信号（走査信号）を生成する。また、ＴＦＴ６に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）２２、２３も駆動回路２０、２１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ６を駆動するための駆動信号（データ信号）を生成する。
【００２３】
本実施形態においては、画素回路を構成するＴＦＴ６の半導体膜として略単結晶状態の半導体膜を用いる一方、駆動回路を構成するＴＦＴの半導体膜として多結晶状態の半導体膜を用いる。以下、画素回路を構成するＴＦＴ６及び駆動回路を構成するＴＦＴの製造プロセス等について図２等を参照しながら説明する。なお、以下に示す各図では、積層構造を有する各ＴＦＴの界面内にＸＹ座標を設定し、界面に直交する方向をＺ軸に設定している。
【００２４】
（局所加熱機構形成工程）
先ず、図２（ａ）に示すように、ガラス基板や石英基板などの基板１１１上に下地保護膜１１２としての酸化珪素膜を形成する。基板１１１上への下地保護膜１１２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の物理気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法により厚さ数１００ｎｍの酸化珪素膜を形成できる。
【００２５】
次に、図２（ｂ）に示すように、下地保護膜１１２の所定位置に第１半導体膜１１３を形成する。具体的には、下地保護膜１１２の所定位置に低圧化学気相堆積法（ＬＰＣＶＤ法）により非晶質珪素膜（ａ−Ｓｉ膜）を膜厚５０ｎｍ程度堆積し、その後、フォトリソグラフィーにより非晶質珪素膜を所定の形状にパターニングして第１半導体膜１１３を形成する。第１半導体膜１１３は、後述する活性半導体膜を局所的に加熱する発熱部材であり、本発明にいう局所加熱機構に相当するものである。この第１半導体膜１１３は、駆動回路が配置される駆動回路領域に複数形成され、画素回路が配置される表示画素領域には形成されない（図２（ｂ）参照；詳細は後述）。なお、第１半導体膜１１３の形状は、駆動回路領域に形成されるＴＦＴ等に応じて決定され、例えば第１半導体膜１１３の長さ（Ｙ方向の長さ）及び幅（Ｘ方向の長さ）は、５μｍ及び５０μｍ程度に設定される。
【００２６】
（活性半導体膜形成工程）
次に、図２（ｃ）に示すように、基板全面に下側絶縁膜１１４としての酸化珪素膜をＥＣＲ−ＰＥＣＶＤ法などにより１６０ｎｍ程度堆積し、さらに、この下側絶縁膜１１４の上に活性半導体膜１１５としての非晶質珪素膜をＬＰＣＶＤ法などにより５０ｎｍ程度堆積する。なお、活性半導体膜１１５とは、活性領域（ＴＦＴならばチャネル形成領域、ソース領域とチャネル領域の接続領域、及びドレイン領域とチャネル領域の接続領域の三領域）と化す半導体膜をいう。
【００２７】
（活性半導体膜結晶化工程）
活性半導体膜１１５を形成すると、図２（ｄ）に示すように、一様な熱処理（本実施形態ではレーザアニール処理）を加えて溶融結晶化させるべく、活性半導体膜側から光を照射する。活性半導体膜１１５を照射する光としてはレーザ光が好ましく、パルスレーザ光がより好ましい。具体的には、Ｑスイッチ発振する固体レーザ光の高調波が挙げられ、ＹＡＧレーザ光の第２高調波や、ＹＶＯ４レーザの第２高調波などを採用することができる。ここで、活性半導体膜１１５が溶融するときは非常に高温になるが、この溶融・固化は非常に短い時間（数十ｎｓ程度）に起きるため、実質低温プロセスとみなすことができる。よって、本実施形態においては基板１１１として安価なガラス基板やプラスチック基板を使用することができるといった利点がある。なお、照射するレーザ光は、多結晶珪素膜での吸収係数が２×１０-4ｎｍ-1以上１×１０-1ｎｍ-1以下のレーザ光（より好ましくは、１×１０-3ｎｍ-1以上１×１０-2ｎｍ-1以下のレーザ光）が好ましい。また、かかるレーザ光の波長は、３７０ｎｍ以上７１０ｎｍ以下（より好ましくは、４５０ｎｍ以上５４０ｎｍ以下）が好ましい。
【００２８】
このようにして活性半導体膜側から照射されたレーザ光は、その一部が活性半導体膜１１５に吸収され、残りは活性半導体膜１１５に吸収されずに透過する。ここで、下側絶縁膜１１４の下に第1半導体膜１１３が形成された駆動回路領域においては、活性半導体膜１１５を透過したレーザ光は、下側絶縁膜１１４を介して第1半導体膜１１３に吸収される。第１半導体膜１１３は、レーザ光を吸収することによって温度が上昇し、自ら熱を放出するようになる。これにより、第1半導体膜１１３の直上の活性半導体膜１１５は局所的に加熱されることになり、直上の活性半導体膜１１５の温度は、直上以外の活性半導体膜１１５の温度よりも高くなる。こうして生じた活性半導体膜１１５内の温度差により、活性半導体膜１１５の結晶成長は、温度が低い領域（第1半導体膜１１３の直上以外の活性半導体膜）から温度が高い領域（第1半導体膜１１３の直上の活性半導体膜）に向けて進行する。
【００２９】
図３は、第1半導体膜１１３の直上の活性半導体膜１１５の結晶成長の様子を示す図である。
【００３０】
同図に示す活性半導体膜１１５のＹ軸方向の温度分布について説明すると、第1半導体膜１１３の直上が最も温度が高く、この位置から＋Ｙ方向及び−Ｙ方向に向かうにつれ、温度が低くなる。従って、結晶成長は＋Ｙ方向及び−Ｙ方向へ進行することになるが、最終的には第1半導体膜１１３の中央直上で二つの成長した結晶が衝突し、そこに結晶の成長方向（Ｙ方向）に垂直な方向（Ｘ方向）に延びる結晶粒界１１９が生ずる。このように、第1半導体膜１１３の直上には、略単結晶状態の活性半導体膜１１５が形成されることになる。なお、Ｘ軸方向に延びる結晶粒界１１９は１つのみであって他の結晶粒界はＹ軸方向に延びており、また、結晶の横成長（Ｘ方向及びＹ方向）の大きさは典型的には２μｍ〜２.５μｍ程度である。
【００３１】
一方、下側絶縁膜１１４の下に第１半導体膜１１３が形成されていない表示画素領域においては、上記のような活性半導体膜１１５の局所的な加熱は行われず、最終的には略多結晶状態の活性半導体膜１１５が形成されることになる。なお、この後の工程については、重複説明を避けるため、駆動回路を構成するＴＦＴの形成を例に説明を行い、画素回路を構成するＴＦＴの形成については割愛する。
【００３２】
（素子形成工程）
上記の如くレーザ光の照射による活性半導体膜１１５の結晶化を行うと、活性半導体膜１１５上にゲート絶縁膜１２０としての酸化珪素膜をＥＣＲ−ＰＥＣＶＤ法により６０ｎｍ程度堆積する（図４（ａ）参照）。そして、このゲート絶縁膜１２０上にスパッタリング法により窒化タンタル（ＴａＮ）膜を５０ｎｍ程度堆積するとともに、タンタ（Ｔａ）膜を４５０ｎｍ程度堆積する。その後、このＴａＮ膜、Ｔａ膜をフォトリソグラフィーにより第1半導体膜１１３のパターンと略同一になるようにパターニングしてゲート電極１２１を形成する（図４（ｂ）参照）。
【００３３】
このように形成したゲート電極１２１をマスクとして、ドナーまたはアクセプターとなる不純物イオンをイオンドーピング法により打ち込み、ソース・ドレイン領域１１５ａ、１１５ｃとチャネル形成領域１１５ｂを自己整合的に形成する（図４（ｃ）参照）。この時、活性半導体膜の結晶の横成長方向に沿ってキャリアが移動するようにソース・ドレイン領域を形成する。
【００３４】
そして、ソース・ドレイン領域に添加された不純物元素の活性化を行う為に、窒素雰囲気下で熱処理を施し、その後、層間絶縁膜１２２としての酸化珪素膜をＰＥＣＶＤ法などにより５００ｎｍ程度堆積する(図４（ｃ）参照)。
【００３５】
最後に、フォトリソグラフィーによりコンタクト・ホールを形成した後、スパッタリング法などによりアルミニウム（Ａｌ）を堆積し、フォトリソグラフィーによりＡｌをパターニングしてソース・ドレイン電極１２３、１２４を形成する（図４（ｄ）参照）。このような過程を経て、本発明に係る駆動回路を構成するＴＦＴ６が作製される。
【００３６】
以上説明したように、本実施形態によれば、駆動回路が形成される駆動回路領域に活性半導体膜を局所的に加熱する第１半導体膜（局所過熱機構）を設けることで、駆動回路領域に略単結晶状態の活性半導体膜を形成する一方、画素回路領域に略多結晶状態の活性半導体膜を形成する。そして、駆動回路については、略単結晶状態の活性半導体膜を有するＴＦＴによって構成する一方、画素回路については、略多結晶状態の活性半導体膜を有するＴＦＴによって構成することで、高速駆動が可能な駆動回路と基板浮遊効果の発生やオフ電流を抑えることが可能な画素回路を実現することができる。また、熱処理としてレーザアニール法を採用することで、減圧エピタキシャル成長法や固相成長法等を採用する場合に比して低温化することができ（解決しようとする課題の項を参照）、また、基板についても安価なガラス基板やプラスチック基板を用いることができる。
【００３７】
Ｂ．第２の実施形態
図５は、第２の実施形態に係る電気光学装置の一種である有機ＥＬ表示装置１００の接続図を示す。
【００３８】
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量、上述した微結晶半導体膜を有するＴＦＴ５１１〜５１４を備えて構成されている。駆動回路領域に形成された各駆動回路１０１、１０２は、上述した単結晶半導体膜を有する複数のＴＦＴ（図示略）を備えて構成されている。駆動回路１０１からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００３９】
Ｃ．第３の実施形態
図６は、第４の実施形態に係る電子デバイスを例示した図である。
図６（ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話２３０は、電気光学装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。図６（ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。
【００４０】
図６（ｃ）は、本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。
【００４１】
図６（ｄ）は、本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。図６（ｅ）は、本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明は、例えば光変調器１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。図６（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明は、例えば画像表示源１００における画素回路及び駆動回路が配されている基板（アクティブマトリクス基板）の製造に適用される。
【００４２】
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る結晶性半導体膜を用いて形成されるアクティブ素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、半導体素子はこれに限定されるものではなく、他のアクティブ素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【００４３】
【図１】第１の実施形態に係る液晶表示装置の構成を示す図である。
【図２】同実施形態に係る各ＴＦＴの製造プロセスを示す図である。
【図３】同実施形態に係る活性半導体膜の結晶成長の様子を示す図である。
【図４】同実施形態に係る駆動回路を構成する各ＴＦＴの製造プロセスを示す図である。
【図５】第２の実施形態に係る有機ＥＬ表示装置の構成を示す図である。
【図６】第３の実施形態に係る各電子デバイスを例示した図である。
【符号の説明】
【００４４】
１・・・液晶表示装置、２・・・素子基板、３・・・対向基板、６・・・ＴＦＴ、１１１・・・基板、１１２・・・下地保護膜、１１３・・・第１半導体膜、１１４・・・下側絶縁膜、１１５・・・活性半導体膜、１２０・・・ゲート絶縁膜、１２１・・・ゲート電極、１１５ａ・・・ソース領域、１１５ｃ・・・ドレイン領域、１１５ｂ・・・チャネル形成領域、１２２・・・層間絶縁膜。
【図１】
2006049646.tif 000003
【図２】
2006049646.tif 000004
【図３】
2006049646.tif 000005
【図４】
2006049646.tif 000006
【図５】
2006049646.tif 000007
【図６】
2006049646.tif 000008