(57)【要約】【課題】  水平出力トランジスタの破壊を防止することのできる水平出力トランジスタ駆動回路を提供する。【解決手段】  電源電圧立ち上り検出部３から電源立ち上り検出信号が出力されると、スレッショルド電圧発生部４は徐々に電圧が高くなるスレッショルド電圧を出力する。ランプ波電圧比較部５は、ランプ波発生部２で発生されるランプ波の電圧をスレッショルド電圧と比較して、ランプ波の電圧がスレッショルド電圧を超える間論理‘１’を出力する。論理和ゲート６は、水平出力基準パルス発生部１の出力とランプ波電圧比較部５の出力の論理和をとり、電源電圧の立ち上り開始を検出してから電源電圧が立ち上がった後までの一定期間、論理‘０’の出力期間が短い水平出力パルスを出力する。【選択図】  図１
2006033766.tif 000002
【特許請求の範囲】
【請求項１】
水平基準パルスを発生させる水平基準パルス発生手段と、
電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、
前記電源電圧立ち上り検出手段が前記電源電圧の立ち上り開始を検出してから前記電源電圧が立ち上がった後までの一定期間、出力に接続される水平出力トランジスタの導通時間が短くなるように前記水平基準パルスのパルス幅を変化させるパルス幅調整手段と
を具備することを特徴とする水平出力トランジスタ駆動回路。
【請求項２】
水平基準パルスを発生させる水平基準パルス発生手段と、
電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、
前記電源電圧の立ち下り開始を検出する電源電圧立ち下り検出手段と、
前記電源電圧立ち上り検出手段が前記電源電圧の立ち上り開始を検出してから前記電源電圧が立ち上がった後までの一定期間および前記電源電圧立ち下り検出手段が前記電源電圧の立ち下り開始を検出してからの一定期間、出力に接続される水平出力トランジスタの導通時間が短くなるように前記水平基準パルスのパルス幅を変化させるパルス幅調整手段と
を具備することを特徴とする水平出力トランジスタ駆動回路。
【請求項３】
水平基準パルスを発生させる水平基準パルス発生手段と、
電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、
前記水平基準パルスの周期と等しい周期のランプ波を発生させるランプ波発生手段と、
前記電源電圧立ち上り検出手段からの出力をトリガとして電圧が徐々に上昇するスレッショルド電圧を発生させるスレッショルド電圧発生手段と、
前記ランプ波の電圧を前記スレッショルド電圧と比較して前記ランプ波の電圧が前記スレッショルド電圧を超えている間は論理‘１’に相当する電圧を出力するランプ波電圧比較手段と、
前記水平基準パルスと前記ランプ波電圧比較手段の出力の論理和をとる論理和ゲートと
を具備することを特徴とする水平出力トランジスタ駆動回路。
【請求項４】
水平基準パルスを発生させる水平基準パルス発生手段と、
電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、
前記電源電圧の立ち下り開始を検出する電源電圧立ち下り検出手段と、
前記水平基準パルスの周期と等しい周期のランプ波を発生させるランプ波発生手段と、
前記電源電圧立ち上り検出手段からの出力をトリガとして電圧が徐々に上昇し、前記電源電圧立ち下り検出手段からの出力をトリガとして電圧が徐々に下降するスレッショルド電圧を発生させるスレッショルド電圧発生手段と、
前記ランプ波の電圧を前記スレッショルド電圧と比較して前記ランプ波の電圧が前記スレッショルド電圧を超えている間は論理‘１’に相当する電圧を出力するランプ波電圧比較手段と、
前記水平基準パルスと前記ランプ波電圧比較手段の出力の論理和をとる論理和ゲートと
を具備することを特徴とする水平出力トランジスタ駆動回路。
【請求項５】
水平基準パルスを発生させる水平基準パルス発生手段と、
電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、
前記電源電圧の立ち下り開始を検出する電源電圧立ち下り検出手段と、
外部からの制御信号が入力される制御信号入力端子と、
前記水平基準パルスの周期と等しい周期のランプ波を発生させるランプ波発生手段と、
前記電源電圧立ち上り検出手段からの出力または前記制御信号の立ち下りをトリガとして電圧が徐々に上昇し、前記電源電圧立ち下り検出手段からの出力または前記制御信号の立ち上りをトリガとして電圧が徐々に下降するスレッショルド電圧を発生させるスレッショルド電圧発生手段と、
前記ランプ波の電圧を前記スレッショルド電圧と比較して前記ランプ波の電圧が前記スレッショルド電圧を超えている間は論理‘１’に相当する電圧を出力するランプ波電圧比較手段と、
前記水平基準パルスと前記ランプ波電圧比較手段の出力の論理和をとる論理和ゲートと
を具備することを特徴とする水平出力トランジスタ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＲＴを用いる表示装置における水平偏向回路の水平出力トランジスタを駆動する水平出力トランジスタ駆動回路に関する。
【背景技術】
【０００２】
テレビ受像機などに使われるＣＲＴを用いた表示装置における水平偏向回路では、１２０Ｖ程度の高電圧電源に接続されたフライバックトランスと共振回路に接続された水平出力トランジスタを９Ｖ程度の低電圧で動作するテレビ信号処理ＩＣに格納された水平出力トランジスタ駆動回路で駆動することが行われている。
【０００３】
このような水平偏向回路においては、電源投入時や電源遮断時などテレビ信号処理ＩＣが十分に動作していないときにフライバックトランスと共振回路による水平出力トランジスタのコレクタ電圧の調整が十分に行われず、水平出力トランジスタに安全動作領域を越える過大な電流が流れ、水平出力トランジスタを破壊することがあった。
【０００４】
そこで、従来、電源投入時や電源遮断時に水平出力トランジスタ側の高電圧電源から供給される電圧が一定値以上にならないように制御する制御回路を設けることが提案されていた。（例えば、特許文献１参照。）。
【０００５】
しかし、上述のような水平出力トランジスタ側の高電圧電源の電圧を制御する回路を設けるには従来の回路に個別素子を追加する必要があり、ＣＲＴ表示装置に使用される素子数が増えるという問題があった。また、これらの追加素子は高電圧で動作させるため高耐圧の必要があり、ＣＲＴ表示装置のコストが増大するという問題があった。
【特許文献１】特開平６−９０３７０号公報  （第５ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、水平出力トランジスタの破壊を防止することのできる水平出力トランジスタ駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、水平基準パルスを発生させる水平基準パルス発生手段と、電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、前記電源電圧立ち上り検出手段が前記電源電圧の立ち上り開始を検出してから前記電源電圧が立ち上がった後までの一定期間、出力に接続される水平出力トランジスタの導通時間が短くなるように前記水平基準パルスのパルス幅を変化させるパルス幅調整手段とを具備することを特徴とする水平出力トランジスタ駆動回路が提供される。
【０００８】
また、本発明の別の一態様によれば、水平基準パルスを発生させる水平基準パルス発生手段と、電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、前記電源電圧の立ち下り開始を検出する電源電圧立ち下り検出手段と、前記電源電圧立ち上り検出手段が前記電源電圧の立ち上り開始を検出してから前記電源電圧が立ち上がった後までの一定期間および前記電源電圧立ち下り検出手段が前記電源電圧の立ち下り開始を検出してからの一定期間、出力に接続される水平出力トランジスタの導通時間が短くなるように前記水平基準パルスのパルス幅を変化させるパルス幅調整手段とを具備することを特徴とする水平出力トランジスタ駆動回路が提供される。
【０００９】
また、本発明の別の一態様によれば、水平基準パルスを発生させる水平基準パルス発生手段と、電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、前記水平基準パルスの周期と等しい周期のランプ波を発生させるランプ波発生手段と、前記電源電圧立ち上り検出手段からの出力をトリガとして電圧が徐々に上昇するスレッショルド電圧を発生させるスレッショルド電圧発生手段と、前記ランプ波の電圧を前記スレッショルド電圧と比較して前記ランプ波の電圧が前記スレッショルド電圧を超えている間は論理‘１’に相当する電圧を出力するランプ波電圧比較手段と、前記水平基準パルスと前記ランプ波電圧比較手段の出力の論理和をとる論理和ゲートとを具備することを特徴とする水平出力トランジスタ駆動回路が提供される。
【００１０】
また、本発明の別の一態様によれば、水平基準パルスを発生させる水平基準パルス発生手段と、電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、前記電源電圧の立ち下り開始を検出する電源電圧立ち下り検出手段と、前記水平基準パルスの周期と等しい周期のランプ波を発生させるランプ波発生手段と、前記電源電圧立ち上り検出手段からの出力をトリガとして電圧が徐々に上昇し、前記電源電圧立ち下り検出手段からの出力をトリガとして電圧が徐々に下降するスレッショルド電圧を発生させるスレッショルド電圧発生手段と、前記ランプ波の電圧を前記スレッショルド電圧と比較して前記ランプ波の電圧が前記スレッショルド電圧を超えている間は論理‘１’に相当する電圧を出力するランプ波電圧比較手段と、前記水平基準パルスと前記ランプ波電圧比較手段の出力の論理和をとる論理和ゲートとを具備することを特徴とする水平出力トランジスタ駆動回路が提供される。
【００１１】
また、本発明の別の一態様によれば、水平基準パルスを発生させる水平基準パルス発生手段と、電源電圧の立ち上り開始を検出する電源電圧立ち上り検出手段と、前記電源電圧の立ち下り開始を検出する電源電圧立ち下り検出手段と、外部からの制御信号が入力される制御信号入力端子と、前記水平基準パルスの周期と等しい周期のランプ波を発生させるランプ波発生手段と、前記電源電圧立ち上り検出手段からの出力または前記制御信号の立ち下りをトリガとして電圧が徐々に上昇し、前記電源電圧立ち下り検出手段からの出力または前記制御信号の立ち上りをトリガとして電圧が徐々に下降するスレッショルド電圧を発生させるスレッショルド電圧発生手段と、前記ランプ波の電圧を前記スレッショルド電圧と比較して前記ランプ波の電圧が前記スレッショルド電圧を超えている間は論理‘１’に相当する電圧を出力するランプ波電圧比較手段と、前記水平基準パルスと前記ランプ波電圧比較手段の出力の論理和をとる論理和ゲートとを具備することを特徴とする水平出力トランジスタ駆動回路が提供される。
【発明の効果】
【００１２】
本発明によれば、テレビ信号処理ＩＣなどの集積回路に格納される水平出力トランジスタ駆動回路により水平出力トランジスタの破壊を防止することができるので、ＣＲＴ表示装置のコストの増大を防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１４】
図１は、本発明の第１の実施例に係る水平出力トランジスタ駆動回路の構成の例を示すブロック図である。
【００１５】
本実施例の水平出力トランジスタ駆動回路は、水平出力トランジスタを駆動する信号のもととなる水平出力基準パルスを発生する水平出力基準パルス発生部１と、水平出力基準パルスと同じ周期で変化するランプ波を発生するランプ波発生部２と、電源電圧Ｖｃｃの立ち上りを検出して立ち上り検出信号を出力する電源電圧立ち上り検出部３と、立ち上り検出信号を受けて徐々に電圧が上昇するスレッショルド電圧を出力するスレッショルド電圧発生部４と、ランプ波発生部２から出力されるランプ波の電圧をスレッショルド電圧と比較してランプ波の電圧がスレッショルド電圧を超えている間は論理‘１’を出力するランプ波電圧比較部５と、水平出力基準パルス発生部１から出力される水平出力基準パルスとランプ波電圧比較部５の出力の論理和をとる論理和ゲート６とを有する。この論理和ゲート６の出力が水平出力トランジスタを駆動する水平出力パルスとなる。ここで、論理‘１’の信号レベルは電源電圧Ｖｃｃである。論理和ゲート６の出力が論理‘０’のとき、水平出力トランジスタは導通するものとする。
【００１６】
なお、水平出力基準パルス発生部１およびランプ波発生部２の動作タイミングは水平カウンタ１０により制御される。水平カウンタ１０は、クロックをカウントして、所定のカウント値ごとに、水平出力基準パルス発生部１へタイミングパルス１とタイミングパルス２を繰り返し出力し、ランプ発生部２へトリガパルスを繰り返し出力する。
【００１７】
水平出力基準パルス発生部１は、タイミングパルス１が入力されると立ち上り、タイミングパルス２が入力されると立ち下がる水平出力基準パルスを出力する。
【００１８】
ランプ発生部２は、水平出力基準パルスの１周期ごとに水平カウンタ１０から出力されるトリガパルスに同期して変化するランプ波を出力する。
【００１９】
図２に、電源電圧立ち上り検出部３による電源電圧立ち上り検出動作の例を示す。電源電圧が立ち上り始めて所定の電圧を超えると電源電圧の立ち上りを検出したことを示す立ち上り検出信号を出力する。
【００２０】
図３は、スレッショルド電圧発生部４の構成の例を示すブロック図である。この例では、スレッショルド電圧発生部４は、キャパシタＣと、キャパシタＣへの充電を制御するスイッチＳＷ１と、スイッチＳＷ１の開閉を制御するスイッチ制御回路４００から構成される。
【００２１】
スイッチ制御回路４００は、立ち上り検出信号が入力されるとスイッチＳＷ１を閉じる。スイッチＳＷ１が閉じられるとキャパシタＣへ充電電流が流れるようになり、キャパシタＣの充電電圧は徐々に上昇する。このキャパシタＣの充電電圧がスレッショルド電圧としてスレッショルド電圧発生部４から出力される。
【００２２】
なお、キャパシタＣの静電容量を変えることによりスレッショルド電圧の変化の度合い（傾き）は任意に変えることができる。
【００２３】
図４は、本実施例の水平出力トランジスタ駆動回路の動作の例を示す波形図である。
【００２４】
水平出力基準パルスは、タイミングパルス１で立ち上がってタイミングパルス２で立ち下がる周期を繰り返す波形である。
【００２５】
また、トリガパルスに同期してランプ波が発生する。図４では、このランプ波に重ねてスレッショルド電圧の変化の様子を示す。
【００２６】
ランプ波電圧比較部５は、このランプ波の電圧をスレッショルド電圧と比較し、ランプ波の電圧がスレッショルド電圧を超えている間は論理‘１’を出力する。したがって、最初はスレッショルド電圧が低いためランプ波の電圧がスレッショルド電圧を超える期間が長く、論理‘１’が出力される期間が長い。その後、スレッショルド電圧が高くなるに連れてランプ波の電圧がスレッショルド電圧を超える期間が短くなり、論理‘１’が出力される期間が次第に短くなって、論理‘０’が出力される期間が次第に長くなる。
【００２７】
このランプ波電圧比較部５の出力は論理和ゲート６に入力され、水平出力基準パルスとの間で論理和がとられる。したがって、論理和ゲート６の出力である水平出力パルスは、スレッショルド電圧が低い間は論理‘０’の期間が短く、スレッショルド電圧が高くなるに連れ論理‘０’の期間が次第に長くなり、スレッショルド電圧がある程度以上に高くなると水平出力基準パルスと同じ論理‘０’の期間となる波形となる。
【００２８】
なお、スレッショルド電圧の変化の傾きは任意に変えることができるので、論理‘０’の期間の短いパルスが出力される期間は任意に設定することができる。
【００２９】
このような本実施例の水平出力トランジスタ駆動回路によれば、電源電圧の立ち上りが検出されてから任意の期間水平出力パルスの論理‘０’の期間を短くすることができ、水平出力パルスで駆動される水平出力トランジスタの導通時間を短くすることができる。これにより、水平出力トランジスタに電流が流れる時間が短くなり、電源電圧の立ち上り時に水平出力トランジスタが破壊されることを防止することができる。
【実施例２】
【００３０】
図５は、本発明の第２の実施例に係る水平出力トランジスタ駆動回路の構成の例を示すブロック図である。
【００３１】
本実施例の水平出力トランジスタ駆動回路は、図１に示す第１の実施例の水平出力トランジスタ駆動回路に、電源電圧Ｖｃｃの立ち下りを検出して立ち下り検出信号を出力する電源電圧立ち下り検出部７を追加し、この立ち下り検出信号をスレッショルド電圧発生部４１へ入力するようにしたものである。そこで、図５において図１に示すブロックと同一のブロックには図１と同じ符号を付し、ここではその詳細な説明を省略する。
【００３２】
スレッショルド電圧発生部４１は、電源電圧立ち下り検出部７から立ち下り検出信号が入力されると、出力のスレッショルド電圧を徐々に下げるように動作する。
【００３３】
図６は、電源電圧立ち下り検出部７による電源電圧立ち下り検出動作の例を電源電圧立ち上り検出部３による電源電圧立ち上り検出動作の例とともに示したものである。電源電圧が立ち上り始めて所定の電圧を超えると、電源電圧立ち上り検出部３は電源電圧の立ち上りを検出したことを示す立ち上り検出信号を出力する。一方、電源が遮断されて電源電圧が立ち下り始めて所定の電圧より下がると、電源電圧立ち下り検出部７は電源電圧の立ち下りを検出したことを示す立ち下り検出信号を出力する。
【００３４】
図７は、スレッショルド電圧発生部４１の構成の例を示すブロック図である。この例では、スレッショルド電圧発生部４１は、キャパシタＣと、キャパシタＣへの充放電を制御するスイッチＳＷ２と、スイッチＳＷ２の切り替えを制御するスイッチ制御回路４１０から構成される。
【００３５】
スイッチ制御回路４１０へは、立ち上り検出信号と立ち下り検出信号が入力される。スイッチ制御回路４１０は、立ち上り検出信号が入力されるとキャパシタＣへ充電電流が流れ込むようにスイッチＳＷ２を切り替え、立ち下り検出信号が入力されるとキャパシタＣから放電電流が流れ出るようにスイッチＳＷ２を切り替える。キャパシタＣへ充電電流が流れ込んでいる間はキャパシタＣの充電電圧は徐々に上昇し、キャパシタＣから放電電流が流れ出るようになるとキャパシタＣの充電電圧は徐々に下降する。キャパシタＣの充電電圧がスレッショルド電圧としてスレッショルド電圧発生部４１から出力される。
【００３６】
図８は、立ち下り検出信号が出力されてスレッショルド電圧が徐々に下降するときの本実施例の水平出力トランジスタ駆動回路の動作の例を示す波形図である。
【００３７】
図８に示すように、ランプ波の電圧と比較するスレッショルド電圧が徐々に下降すると、ランプ波比較部５からは、最初は論理‘１’の期間が短く、論理‘０’の期間が長い波形が出力されるが、次第に論理‘１’の期間が長くなる波形が出力されるようになる。
【００３８】
したがって、このランプ波比較部５の出力と水平基準パルスの論理和出力である水平出力パルスは、スレッショルド電圧が下がり始めたころは水平基準パルスと同じ波形であるが、スレッショルド電圧が下がるに連れ、次第に論理‘０’の期間が短い波形となる。
【００３９】
このような本実施例の水平出力トランジスタ駆動回路によれば、電源の立ち上りのみならず電源電圧の立ち下りにおいても任意の期間水平出力パルスの論理‘０’の期間を短くすることができ、水平出力パルスで駆動される水平出力トランジスタの導通時間を短くすることができる。これにより、水平出力トランジスタに電流が流れる時間が短くなり、電源電圧の立ち上りおよび立ち下り時に水平出力トランジスタが破壊されることを防止することができる。
【実施例３】
【００４０】
図９は、本発明の第３の実施例に係る水平出力トランジスタ駆動回路の構成の例を示すブロック図である。
【００４１】
本実施例の水平出力トランジスタ駆動回路は、図５に示した第２の実施例の水平出力トランジスタ駆動回路に、制御信号入力端子８を追加し、制御信号入力端子８に入力される制御信号をスレッショルド電圧発生部４２へ入力するようにしたものである。そこで、図９において図５に示すブロックと同一のブロックには図５と同じ符号を付し、ここではその詳細な説明を省略する。
【００４２】
スレッショルド電圧発生部４２は、立ち上り検出信号が入力されてスレッショルド電圧が十分に高くなった後に制御信号がアサートされると、スレッショルド電圧を徐々に下げるように動作する。その後、スレッショルド電圧が十分に低くなった後に制御信号の入力がネゲートされると、スレッショルド電圧を徐々に上げるように動作する。したがって、電源電圧が定常状態であるときでも任意のタイミングでスレッショルド電圧を変化させることができる。
【００４３】
図１０は、制御信号が入力されたときの本実施例の水平出力トランジスタ駆動回路の動作の例を示す波形図である。ここでは、制御信号がハイレベルのときをアサート状態とする。
【００４４】
制御信号が立ち上がると、スレッショルド電圧は徐々に下がり始める。そのため、ランプ波電圧比較部５からの出力は、最初は論理‘１’の期間が短く、論理‘０’の期間が長い波形が出力されるが、次第に論理‘１’の期間が長くなる波形が出力されるようになる。
【００４５】
したがって、このランプ波比較部５の出力と水平基準パルスの論理和出力である水平出力パルスは、スレッショルド電圧が下がり始めたころは水平基準パルスと同じ波形であるが、スレッショルド電圧が下がるに連れ、次第に論理‘０’の期間が短い波形となり、やがて論理‘０’は出力されなくなる。
【００４６】
その後、制御信号が立ち下がると、スレッショルド電圧は徐々に上がり始める。そのため、ランプ波電圧比較部５から論理‘０’の期間が短い波形が出力されるようになり、次第に論理‘０’の期間が長い波形が出力されるようになる。
【００４７】
したがって、このランプ波比較部５の出力と水平基準パルスの論理和出力である水平出力パルスは、スレッショルド電圧が上がり始めたころは論理‘０’の期間が短い波形であるが、スレッショルド電圧が上がるに連れ、次第に論理‘０’の期間が長い波形となり、スレッショルド電圧が十分に高くなると、水平基準パルスと同じ波形となる。
【００４８】
このように、制御信号が入力されると、そのアサート期間に応じて水平基準パルスに論理‘０’が出力されない期間を設けることができる。
【００４９】
このような本実施例の水平出力トランジスタ駆動回路によれば、任意のタイミングで水平出力パルスに論理‘０’ が出力されない期間を設けることができ、ＣＲＴ表示装置の調整中や消費電力を抑えるために高圧励起を停止するときなど、水平偏向回路が通常動作をしていないときに水平出力トランジスタに電流を流さなくすることができる。これにより、水平偏向回路が通常動作をしていないときに水平出力トランジスタが破壊されることを防止することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施例に係る水平出力トランジスタ駆動回路の構成の例を示すブロック図。
【図２】本発明の第１の実施例に係る水平出力トランジスタ駆動回路における電源電圧立ち上り検出動作の例を示す図。
【図３】本発明の第１の実施例に係る水平出力トランジスタ駆動回路のスレッショルド電圧発生部の構成の例を示すブロック図。
【図４】本発明の第１の実施例に係る水平出力トランジスタ駆動回路の動作の例を示す波形図。
【図５】本発明の第２の実施例に係る水平出力トランジスタ駆動回路の構成の例を示すブロック図。
【図６】本発明の第２の実施例に係る水平出力トランジスタ駆動回路における電源電圧立ち上り検出および立ち下り検出動作の例を示す図。
【図７】本発明の第２の実施例に係る水平出力トランジスタ駆動回路のスレッショルド電圧発生部の構成の例を示すブロック図。
【図８】本発明の第２の実施例に係る水平出力トランジスタ駆動回路の動作の例を示す波形図。
【図９】本発明の第３の実施例に係る水平出力トランジスタ駆動回路の構成の例を示すブロック図。
【図１０】本発明の第３の実施例に係る水平出力トランジスタ駆動回路の動作の例を示す波形図。
【符号の説明】
【００５１】
１  水平基準パルス発生部
２  ランプ波発生部
３  電源電圧立ち上り検出部
４、４１、４２  スレッショルド電圧発生部
５  ランプ波電圧比較部
６  論理和ゲート
７  電源電圧立ち下り検出部
８  制御信号入力端子
【図１】
2006033766.tif 000003
【図２】
2006033766.tif 000004
【図３】
2006033766.tif 000005
【図４】
2006033766.tif 000006
【図５】
2006033766.tif 000007
【図６】
2006033766.tif 000008
【図７】
2006033766.tif 000009
【図８】
2006033766.tif 000010
【図９】
2006033766.tif 000011
【図１０】
2006033766.tif 000012