(57)【要約】【課題】ＰＷＭパルス発生のためのむだ時間を最小にして制御遅れを小さくし、応答性を高められるようにする。【解決手段】出力電圧波形の基準となる波形信号のデータ列を指令値として出力する指令値演算部１０４と、前記指令値を必要なタイミングで書き換えて保持する指令値レジスタ１０５と、入力されるクロックに従って所定周波数の搬送波を出力する搬送波発生器１０３と、この搬送波発生器１０３から出力される搬送波データと前記指令値レジスタのデータとを比較する比較器１０７と、その結果を保持する出力レジスタ１０８とを設け、この出力レジスタ１０８を介してＰＷＭパルスを発生させるに当り、出力レジスタ１０８にデータ更新制御端子Ｔを設け、前記指令値レジスタ値を書き換える更新期間中は、前記データ更新用端子Ｔに所定の信号を与えて、その内容を更新しないようにする。【選択図】図１
2006191780.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧波形の基準となる波形信号のデータ列を指令値として出力する指令値演算部と、前記指令値を必要なタイミングで書き換え保持する指令値レジスタと、入力されるクロックにしたがって所定周波数の搬送波を出力する搬送波発生器と、この搬送波発生器から出力される搬送波データ（カウント値）と前記指令値レジスタのデータとを比較した結果を保持する出力レジスタとを備え、この出力レジスタに更新クロックを与えることによりＰＷＭパルスを発生させるＰＷＭパルス発生方式において、
前記出力レジスタにデータ更新制御端子を設け、前記指令値レジスタ値を書き換える更新期間中は、前記データ更新用端子に所定の信号を与えて、その内容を更新しないことを特徴とするＰＷＭパルス発生方式。
【請求項２】
前記指令値演算部にて得た指令値を所定期間累積し平均値を計算する平均値計算部と、前記指令値に従って出力したＰＷＭパルス幅相当の電圧値を計算する電圧値計算部と、前記指令値の平均電圧値と出力したＰＷＭパルス幅相当の電圧値とを比較しその差を記憶する記憶部とを付加し、次の所定期間においては、記憶した前回の差に従って出力パルス幅を補正することを特徴とする請求項１に記載のＰＷＭパルス発生方式。
【請求項３】
前記指令値に従ってパルス出力を開始したときのカウント値と、出力を停止したときのカウント値とから出力したパルス幅を計算し、前記指令値演算部にフィードバックすることにより、次の指令値で出力したパルス幅と指令値との差を補正することを特徴とする請求項１に記載のＰＷＭパルス発生方式。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータやＵＰＳ（無停電電源装置）などの電力変換器を、パルス幅変調（ＰＷＭ）制御するため、特にマイコン，ＤＳＰ（ディジタルシグナルプロセッサ），ゲートアレイなどのディジタル回路を用いたＰＷＭパルス発生方式に関する。
【背景技術】
【０００２】
従来、電力変換器の主回路を構成する半導体素子のオン・オフを制御する信号（ゲートパルス）を発生する回路には、三角波比較ＰＷＭ回路が一般によく用いられる。この三角波比較ＰＷＭ回路では、三角波を搬送波、電圧指令値を信号波とし、三角波と電圧指令値との大小比較により、半導体素子のスイッチング時間を決定するもので、電圧指令値を変化させることにより、出力電圧の制御を行なうようにしている。最近は、この技術をディジタル化し、一定周期毎に指令値に相当するパルス幅を演算し、ビットのオン・オフによりＰＷＭ制御を行なっている。
【０００３】
図１０に、例えば特許文献１に開示されているＰＷＭ制御装置の特に比較器を、マイコンシステムで実現した例を示す。
指令値演算部３０４は、一定周期毎に指令値を演算する。搬送波発生部３０３ではアップダウンカウンタなどにより三角波が計算され、カウント値が出力される。比較部３１０ではカウント値と指令値とを比較し、一致したときにパルスを出力する。ＰＷＭ生成部３１１では比較部３１０からの信号を受け、ＰＷＭパルスを出力する。指令値レジスタ３０５に対し、指令値演算部３０４から演算結果を書き込むタイミングが重要で、書き込みタイミング制御部３１２により書き込みタイミングを制御する。
【０００４】
図１１に図１０の動作波形を示す。
例えば、カウントアップ中に、既にカウント値が追い越した値を指令値レジスタに書き換えた場合、比較部でカウント値と指令値が一致することはないため、いわゆるパルス抜けが発生する。したがって、信号指令値を指令値レジスタに書き込むタイミングを、書き込みタイミング制御部で制御し、図１１のように搬送波（キャリア）４０３の山の部分か、谷の部分で書き込むことで、パルス抜けの問題を回避することができる。Ｔｄは演算周期を示す。
【０００５】
図１２は図１０の変形例を示し、指令値レジスタを５０５，５１３と２つ設け、ロードタイミング制御部５１２からロードパルスを与え、指令値レジスタ５１３より指令値を取り出すことにより、指令値演算後は他の演算を可能として有効利用を図るものである。したがって、その動作も図１３に示すように、指令値レジスタ５０５のデータを５１３へ移す動作が加わった程度で、基本的には図１１と同様である。
なお、図１０，１２の場合でも、キャリア周期の半分に１回しか指令値の演算を行なわないので、むだ時間による演算遅れに加えて指令値の計算間隔が粗くなり、実際に出力したい指令値とのずれが大きくなることがある。
【０００６】
【特許文献１】特許第３３３７１１９号公報（第３頁、図１−３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１０，図１２の回路では搬送波と指令値とを比較し一致するタイミングを検出してパルスを生成しており、パルス抜けを防止するために指令値の更新を搬送波の周波数に同期して行なう必要があるため、指令値が出力に反映されるまでにむだ時間が発生し、制御遅れや応答性の低下に加えて指令値の計算間隔が粗くなり、実際に出力したい指令値とのずれが大きくなることがある、などの問題がある。
したがって、この発明の課題は、むだ時間を最小にして制御遅れを小さくし、応答性を向上させるとともに、実際に出力したい指令値とのずれが大きくならないようにすることにある。
【課題を解決するための手段】
【０００８】
このような課題を解決するため、請求項１の発明では、出力電圧波形の基準となる波形信号のデータ列を指令値として出力する指令値演算部と、前記指令値を必要なタイミングで書き換え保持する指令値レジスタと、入力されるクロックにしたがって所定周波数の搬送波を出力する搬送波発生器と、この搬送波発生器から出力される搬送波データ（カウント値）と前記指令値レジスタのデータとを比較した結果を保持する出力レジスタとを備え、この出力レジスタに更新クロックを与えることによりＰＷＭパルスを発生させるＰＷＭパルス発生方式において、
前記出力レジスタにデータ更新制御端子を設け、前記指令値レジスタ値を書き換える更新期間中は、前記データ更新用端子に所定の信号を与えて、その内容を更新しないことを特徴とする。
【０００９】
上記請求項１の発明においては、前記指令値演算部にて得た指令値を所定期間累積し平均値を計算する平均値計算部と、前記指令値に従って出力したＰＷＭパルス幅相当の電圧値を計算する電圧値計算部と、前記指令値の平均電圧値と出力したＰＷＭパルス幅相当の電圧値とを比較しその差を記憶する記憶部とを付加し、次の所定期間においては、記憶した前回の差に従って出力パルス幅を補正すること（請求項２の発明）、または前記指令値に従ってパルス出力を開始したときのカウント値と、出力を停止したときのカウント値とから出力したパルス幅を計算し、前記指令値演算部にフィードバックすることにより、次の指令値で出力したパルス幅と指令値との差を補正することができる（請求項３の発明）。
【発明の効果】
【００１０】
この発明によれば、指令値レジスタを搬送波とは無関係にいつでも更新できるようにし、指令値をＰＷＭパルスに即座に反映させるようにしたので、むだ時間を最小にすることができる。その結果、パルス制御周期を、（データの取り込み時間＋演算時間）にまで縮めることが可能となる。その結果、指令値とＰＷＭ出力パルスによる指示電圧との差を小さくすることが可能であり、しかもその差を即座に補正すれば出力電圧の応答性能を向上させることができる。
【００１１】
また、大小比較によりパルス抜けを防止し、指令値レジスタ更新中はＰＷＭパルス出力値の更新を禁止することにより、不安定状態である更新中の比較結果によるＰＷＭパルスの誤出力を防いでいる。こうして、むだ時間を最小にし、制御遅れを小さくし、応答性を向上させ、さらにはパルス抜けを防止できるので、信頼性を著しく向上させることができる。
【発明を実施するための最良の形態】
【００１２】
図１はこの発明の第１の実施の形態を示す構成図である。
図示のように、この発明は更新イネーブル（更新制御）端子Ｔを持つ出力レジスタ１０８を設け、このイネーブル（更新制御）端子Ｔに指令値演算部１０４から書き込みパルスを入力するようにした点が特徴である。こうすることで、書き込みパルス発生中はＰＷＭパルスの更新を禁止することにより、書き込み途中の不安定な状態を回避し、比較の誤判定を防ぐものである。なお、その他は主として図３と同様なので詳細は省略する。
【００１３】
図２はその動作説明図である。
Ｔｃは搬送波２０２の周期を示す。これに対し、指令値２０１は演算周期Ｔｄで計算され、書き込みパルス２０３によって更新される。搬送波のカウンタ値２０２と指令値２０１との比較結果であるＰＷＭ出力パルス２０４は、カウンタ値が更新されるたびに更新される。その結果、演算した指令値が即座にＰＷＭ出力パルスに反映される。ここでは、書き込みパルス２０３が出力レジスタ１０８の端子Ｔに入力されており、書き込み期間中は出力レジスタ１０８の内容を更新しないようにすることで、誤出力を防止している。
【００１４】
図２では点線丸印（矢印参照）で示す箇所で、書き込みパルスの出力中、つまり書き込み期間中となるので、この期間中は出力レジスタの内容を更新せずに、書き込み期間完了後に更新が行なわれることになる。なお、搬送波のカウンタ値と指令値との比較は比較回路１０７で大小判定しているので、更新した結果の指令値がカウンタ値を行き過ぎていたとしても、パルス抜けが発生することはない。
【００１５】
図３にこの発明の第２の実施の形態を示す。
これは、図１に示すものに対し、指令値を所定期間累積する指令値累積部７１０、累積した指令値から平均値を求める平均値計算部７１１、比較回路７０７の判定結果により、パルス出力を開始または終了した搬送波のカウント値を保持する開始レジスタ７１２，終了レジスタ７１３、これらのレジスタ値からパルス幅およびパルス幅相当の平均電圧値を求める平均出力値計算部７１４、計算部７１１からの出力である指令値の平均値と計算部７１４からの平均出力値との差を計算する差計算部７１５と、その差にしたがい搬送波のカウントアップ時またはカウントダウン時にＰＷＭパルス幅を補正するパルス幅補正部７１６を付加したものである。
【００１６】
この例では、指令値のキャリア１周期分の平均値を求める。搬送波のカウント値がゼロのときに指令値累積部７１０はクリアされ、また、差計算部７１５においては、搬送波のカウント値がゼロのとき前回の１周期における差（指令値平均値−平均出力値）を計算し、対応するカウント値に変えて保存する。
第１のパルス幅補正部の動作について、図４を参照して以下に説明する。
【００１７】
差データ（８０４）が正のときは、図４の上側のアップ時動作回路８０９で、出力パルス幅を減らす方向にパルス幅の補正がなされる。データ符号判定部８１４ではデータの符号をチェックし、データが正のときは差データを、それ以外のときはデータを０としてダウンカウンタ８０７に値をロードさせる。判定部８０８ではダウンカウンタ８０７の値が０のとき０が出力され、データをカウント中（０以外のとき）に「１」が出力される。その結果、出力されるパルス幅は短くなる。つまり、補正分の差データがセットされると、補正カウント分パルス出力は短くなる。
【００１８】
これに対して、差データ（８０４）が負のときは、図４の下側のダウン時動作回路８１２で、出力パルス幅を増やす方向にパルス幅の補正がなされる。データ符号判定部８１５ではデータの符号をチェックし、データが負のときは差データを、それ以外のときはデータを０としてアップカウンタ８１０に値をロードさせる。アップカウンタ８１０に値がセットされると、０になるまでカウントアップする。判定部８１１ではアップカウンタ８１０の値が０以外のとき０が出力され、アップカウンタ８１０の値が０のときに「１」が出力される。その結果、出力されるパルス幅は長くなる。つまり、補正分の差データがセットされると、補正カウント分パルス出力は長くなる。
【００１９】
次に、図６を参照して補正動作を説明する。
図６では、従来例のように制御周期Ｔｄがキャリア周期Ｔｃの半分である。指令値は１キャリア周期の間に２回演算されるが、指令値は階段状の粗いものとなる。
この発明では制御周期Ｔｄを短くすることができ、そのときの様子を図７に示す。図示のように指令値が細かく演算され、理想の指令値に近づいている。これをもう少し詳しく説明するのが図８で、演算した指令値のキャリア周期における平均値を計算する。その指令値の平均値に相当するパルス幅を、図８ではＰＷ２で示す。一方、実際に出力したＰＷＭパルス幅がＰＷ１であれば、その差に相当する分｜ＰＷ２−ＰＷ１｜を次の周期で補正することで、実際の出力電圧と指令値との差をすばやく埋める（無くす）ことができる。
【００２０】
図５に第２のパルス幅補正部の具体例を示す。
これは、図４に示すものに対し、加算部９１６，９１７を付加したものである。すなわち、動作レンジと指令値との関係などで、差分を１周期で補正できないようなとき、未補正分をさらに次の周期で補正するため、補正できなかった分のカウント値と新しいカウント値とを加算した上で、カウンタにセットできるようにしたものである。
【００２１】
図９にこの発明の第３の実施の形態を示す。
図１に示すものに対し、比較回路の判定結果により、パルス出力を開始または終了した搬送波のカウント値を保持する開始レジスタ１３１２，終了レジスタ１３１３，これらのレジスタ値を指令演算部１３０４にフィードバックする回路が付加されている。指令演算部１３０４では、これらレジスタ値からパルス幅およびパルス幅相当の平均出力電圧値を求め、指令値との差を計算する。そして、その結果を次回の指令値の演算に反映させ、指令値と出力パルスとの差を補正できるようにしている。
【図面の簡単な説明】
【００２２】
【図１】この発明の第１の実施の形態を示す構成図
【図２】図１の動作説明図
【図３】この発明の第２の実施の形態を示す構成図
【図４】図３のパルス幅補正部の第１の具体例を示す回路図
【図５】図３のパルス幅補正部の第２の具体例を示す回路図
【図６】図４の動作説明図
【図７】図３の動作説明図
【図８】図７の詳細動作説明図
【図９】この発明の第３の実施の形態を示す構成図
【図１０】第１の従来例を示す構成図
【図１１】図１０の動作説明図
【図１２】第２の従来例を示す構成図
【図１３】図１２の動作説明図
【符号の説明】
【００２３】
１０１，７０１，１３０１…クロック１、１０２，７０２，１３０２…クロック２、１０３，７０３，１３０３…搬送波発生部、１０４，７０４，１３０４…指令値演算部、１０５，７０５，１３０５…指令値レジスタ、１０６，７０６，１３０６…ＰＷＭパルス発生回路、１０７，７０７，１３０７…比較回路、１０８，７０８，１３０８…出力レジスタ、１０９，７０９，１３０９…ＰＷＭパルス、２０１，１００２，１１０２，１２０２…指令値、２０２，１００１，１１０１，１２０１…搬送波（カウンタ値）、２０３…書き込みパルス（更新イネーブル）、２０４…ＰＷＭ出力パルス、７１０…指令値累積部、７１１…平均値計算部、７１２…開始レジスタ、７１３…終了レジスタ、７１４…平均出力値計算部、７１５…差計算部、７１６…パルス幅補正部、８０７，９０７…ダウンカウンタ、８０８，９０８，８１１，９１１…判定部、８１０，９１０…アップカウンタ、８１１，９１１…、８１４，８１５，９１４，９１５…データ符号判定部、９１６，９１７…加算部。
【図１】
2006191780.tif 000003
【図２】
2006191780.tif 000004
【図３】
2006191780.tif 000005
【図４】
2006191780.tif 000006
【図５】
2006191780.tif 000007
【図６】
2006191780.tif 000008
【図７】
2006191780.tif 000009
【図８】
2006191780.tif 000010
【図９】
2006191780.tif 000011
【図１０】
2006191780.tif 000012
【図１１】
2006191780.tif 000013
【図１２】
2006191780.tif 000014
【図１３】
2006191780.tif 000015