(57)【要約】【課題】  絶縁層を必要以上に薄化させずに、電子のトンネル透過率を向上させる。【解決手段】  ｎ型シリコン層１３、ピン層である磁性金属層１４、酸化アルミニウム層１５及びフリー層である磁性金属層１６が積層されている。磁性金属層１４の仕事関数φＭは、ｎ型シリコン層１３の仕事関数φＳよりも大きい。そのため、ｎ型シリコン層１３と磁性金属層１４との界面には、ショットキー障壁が形成されている。電圧が印加されると、ショットキー障壁を通過した一部の電子がトンネル電流として酸化アルミニウム層１５を透過し、残りの電子が酸化アルミニウム層１５によって反射され、ショットキー障壁に向かう。そして、さらにその一部がショットキー障壁によって反射されて再び酸化アルミニウム層１５に向かう。【選択図】  図１
2006147605.tif 000002
【特許請求の範囲】
【請求項１】
第１磁性層と、
第２磁性層と、
前記第１磁性層と前記第２磁性層との間に配置された絶縁層と、
前記第１磁性層に対して前記絶縁層とは反対側に配置されており、前記第１磁性層側の界面に、前記第１磁性層に向かう順方向への電子流が逆方向への電子流よりも前記界面を通過しやすいポテンシャル障壁を形成する整流層とを備えているトンネル磁気抵抗素子。
【請求項２】
第１磁性層、絶縁層及び第２磁性層がこの順に積層されたトンネル磁気抵抗素子であって、
前記第１磁性層に対して前記絶縁層とは反対側に、電子流を前記第１磁性層に向かう方向に整流する整流層が形成されているトンネル磁気抵抗素子。
【請求項３】
前記整流層が仕事関数φＳを有するｎ型半導体からなり、前記第１磁性層が仕事関数φＳよりも大きい仕事関数φＭを有する金属からなる請求項１又は２に記載のトンネル磁気抵抗素子。
【請求項４】
前記整流層が仕事関数φＳを有するｐ型半導体からなり、前記第１磁性層が仕事関数φＳよりも小さい仕事関数φＭを有する金属からなる請求項１又は２に記載のトンネル磁気抵抗素子。
【請求項５】
前記整流層が半導体からなり、前記第１磁性層が前記整流層のバンドギャップよりも狭いバンドギャップを有する磁性半導体からなる請求項１又は２に記載のトンネル磁気抵抗素子。
【請求項６】
前記第１磁性層が、０．５ｎｍ〜５ｎｍの厚さを有している請求項１〜５のいずれか１項に記載のトンネル磁気抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサ又はＭＲＡＭ（Magnetoresistive Random Access Memory）等に用いられるトンネル磁気抵抗（以下、ＴＭＲ（Tunneling Magneto-Resistive）とすることがある）素子に関する。
【背景技術】
【０００２】
ハードディスク装置に用いられる磁気ヘッドに代表される磁気センサは、近年著しく性能が向上している。中でもＴＭＲ素子は、磁気抵抗率が２００％以上に達し、超高密度再生の磁気センサとして期待されている。ここで、ＴＭＲ素子は、磁気固定層（ピン層）／絶縁層／磁気自由層（フリー層）の３層を含んでいる。絶縁層の厚さは２ｎｍ前後以下と非常に薄く、一部の電子は量子力学的効果（トンネル効果）のためにトンネル電流として絶縁層を透過することができる。
【０００３】
磁気センサとしてのＴＭＲ素子における磁気検出原理は、以下の通りである。ＴＭＲ素子において、磁気固定層の磁化方向は、ＴＭＲ素子を流れる電流の向きに直交した方向に固定されている。他方、磁気自由層の磁化方向は、検出しようとする外部磁場の方向に応じて、磁気固定層の磁化方向と同じ方向及びこれと逆方向のいずれかとなる。磁気自由層の磁化方向が磁気固定層の磁化方向と同じ方向であるときには、大きなトンネル電流が流れるためにＴＭＲ素子の抵抗値は小さくなる。磁気自由層の磁化方向が磁気固定層の磁化方向と逆方向であるときには、小さなトンネル電流しか流れないためにＴＭＲ素子の抵抗値は大きくなる。このように、ＴＭＲ素子の抵抗値の大小によって、外部磁場をセンシングすることができる。
【０００４】
ＴＭＲ素子は、磁気自由層の磁化方向にかかわらず、高い抵抗値を有している。これは、ＴＭＲ素子を流れる電子には、トンネル電流として絶縁層を通過するものと、絶縁層を通過できずに絶縁層で反射されるものとがあるからである。したがって、ＴＭＲ素子には、消費電力が大きいという問題がある。特許文献１には、結晶性酸化アルミニウムからなる絶縁層を有するＴＭＲ素子が記載されている。特許文献１に記載の技術によると、絶縁層を薄層とすることによって電子のトンネル透過率を向上させることができるので、ＴＭＲ素子の低抵抗化が可能である。
【０００５】
【特許文献１】特開２００３−２７３４２１号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、絶縁層の厚さが１原子層程度よりも薄くなると、絶縁層が絶縁性能を失ってしまうため、ＴＭＲ素子はその本来の特性を発揮しなくなる。そのため、特許文献１に記載の技術に基づいたＴＭＲ素子の低抵抗化には限界がある。しかも、極めて薄い絶縁層を均一に形成することは一般的に困難である。
【０００７】
そこで、本発明の目的は、絶縁層を極めて薄い層としなくても低抵抗であるトンネル磁気抵抗素子を提供することにある。
【課題を解決するための手段及び発明の効果】
【０００８】
本発明のトンネル磁気抵抗素子は、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に配置された絶縁層と、前記第１磁性層に対して前記絶縁層とは反対側に配置されており、前記第１磁性層側の界面に、前記第１磁性層に向かう順方向への電子流が逆方向への電子流よりも前記界面を通過しやすいポテンシャル障壁を形成する整流層とを備えている。
【０００９】
上記構成によると、絶縁層で反射された電子をポテンシャル障壁で再反射させて再び第１磁性層に向かわせることができる。つまり、整流層が絶縁層における電子流の反射防止膜として機能する。しかも、この再反射は、電子が絶縁層を透過するまで何度でも繰り返されるので、結果的に電子のトンネル透過率を向上させることができる。したがって、素子抵抗を低減することができるので、消費電力の低いトンネル磁気抵抗素子を実現できる。しかも、絶縁層を極めて薄い層とする必要がないので、比較的製造が容易である。
【００１０】
別の観点において、本発明は、第１磁性層、絶縁層及び第２磁性層がこの順に積層されたトンネル磁気抵抗素子であって、前記第１磁性層に対して前記絶縁層とは反対側に、電子流を前記第１磁性層に向かう方向に整流する整流層が形成されたものである。
【００１１】
本発明のトンネル磁気抵抗素子は、前記整流層が仕事関数φＳを有するｎ型半導体からなり、前記第１磁性層が仕事関数φＳよりも大きい仕事関数φＭを有する金属からなるものであってよい。或いは、本発明のトンネル磁気抵抗素子は、前記整流層が仕事関数φＳを有するｐ型半導体からなり、前記第１磁性層が仕事関数φＳよりも小さい仕事関数φＭを有する金属からなるものであってよい。これらの場合、整流層と第１磁性層との界面にポテンシャル障壁としてショットキー障壁が形成される。
【００１２】
本発明のトンネル磁気抵抗素子は、前記整流層が半導体からなり、前記第１磁性層が前記整流層のバンドギャップよりも狭いバンドギャップを有する磁性半導体からなるものであってよい。この場合、整流層と第１磁性層との界面にポテンシャル障壁が形成される。
【００１３】
特開２００３−８６８６３号公報には、絶縁層と磁性層との間に非磁性金属中間層が挿入されることによって、スピンによる二重トンネルが形成されたＴＭＲ素子が記載されている。そして、この公報には、非磁性金属中間層が挿入されたＴＭＲ素子の磁気抵抗比が、非磁性金属中間層の厚さの変化に伴って振動することが記載されている。この振動現象は、非磁性金属中間層において電子が電子波として存在し、非磁性金属中間層の厚さに応じて電子波の強め合う干渉条件と弱め合う干渉条件とが交互に成立するために生じたものである。このように、非磁性金属中間層において電子が電子波として存在すること及び実際に電子波の干渉現象が起こりうることが実証されている。
【００１４】
本発明においても、この干渉現象を利用することで、効果を高めることが可能である。すなわち、本発明のトンネル磁気抵抗素子においては、前記第１磁性層が、０．５ｎｍ〜５ｎｍの厚さ、つまり、電子のフェルミ波長と同じ程度の厚さを有していることが好ましい。これにより、第１磁性層に入射される電子が電子波として存在できる。この電子波は、整流層により反射した電子波と強め合う条件で干渉し合うため、絶縁層を透過する電子の割合がさらに向上する。したがって、この場合、素子抵抗をさらに低減することができるので、さらに消費電力の低いトンネル磁気抵抗素子を実現できる。
【発明を実施するための最良の形態】
【００１５】
［第１実施形態］
以下、図面を参照しながら、本発明の好適な実施形態に係るトンネル磁気抵抗素子について説明する。図１は、本発明の第１実施形態に係るトンネル磁気抵抗（ＴＭＲ）素子の模式的な断面図である。図１に示すＴＭＲ素子１は、シリコン基板１１上に、下部電極層１２、ｎ型シリコン層１３、磁性金属層１４、酸化アルミニウム層１５、磁性金属層１６及び上部電極層１７が、この順で積層されてなるものである。
【００１６】
シリコン基板１１は、平均表面粗さ（ＪＩＳ規格における算術平均粗さ）が０．５ｎｍ以下となるように平坦に形成されている。そのため、シリコン基板１１上に各層１２〜１７を平坦に形成することが可能となっている。シリコン基板１１には、表面熱酸化処理が施されている。基板としては、シリコン基板１１の代わりに、例えば、サファイア基板、ガラス基板を用いてもよい。
【００１７】
下部電極層１２は、例えば、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）又はそれらを含む化合物等の電気伝導度の高い金属材料からなる。下部電極層１２は、スパッタリングによってシリコン基板１１上に形成されている。下部電極層１２は、図１において、シリコン基板１１とｎ型シリコン層１３との間に積層されているように描かれているが、ｎ型シリコン層１３に電子を供給されるような位置に設けられるのであれば、特にその位置は限定されない。
【００１８】
整流層としてのｎ型シリコン層１３は、後述するように、電子流を磁性金属層１４側の方向に整流する。ｎ型シリコン層１３は、それ自体の電気抵抗が高くならないように不純物としての砒素（Ａｓ）が高濃度にドープされている。ｎ型シリコン層１３は、化学蒸着法によって形成された層である。ｎ型シリコン層１３は、素子の抵抗をできるだけ低く抑えるために１０ｎｍ〜１００ｎｍ程度の厚さとされている。
【００１９】
ｎ型シリコン層１３の仕事関数φＳは、下部電極層１２の仕事関数φｍよりも小さい（φＳ＜φｍ）。したがって、下部電極層１２とｎ型シリコン層１３とは、オーミック接合されている。オーミック接合されることで、下部電極層１２からｎ型シリコン層１３への電子移動が容易になっている。なお、下部電極層１２とｎ型シリコン層１３との間には、ｎ型シリコン層１３形成時におけるシリコンの結晶成長を容易にするために、シード層（不図示）が形成されていてもよい。
【００２０】
磁性金属層１４は、分極率の高いＦｅＣｏやＮｉＦｅなどの磁性金属からなる層であって、スパッタリングによって形成されている。磁性金属層１４の仕事関数φＭ（例  ＦｅＣｏ：約４．８ｅＶ、ＮｉＦｅ：約５．０ｅＶ）は、ｎ型シリコン層１３の仕事関数φＳ（ｎ型シリコン：約４．０ｅＶ）よりも大きい（φＳ＜φＭ）。そのため、ｎ型シリコン層１３と磁性金属層１４との界面には、ショットキー障壁（図２（ａ）及び図２（ｂ）におけるポテンシャル障壁２２）が形成されている。それによって、ｎ型シリコン層１３から磁性金属層１４への方向を順方向とする整流作用を得ることができる。
【００２１】
磁性金属層１４は、フリー層であって、外部磁場の方向に応じて磁性金属層１６と同じ方向又はこれと反対方向に磁化する。
【００２２】
磁性金属層１４の厚さは、０．５ｎｍ〜５ｎｍ程度であって電子のフェルミ波長と同じである。したがって、磁性金属層１４内で、電子は電子波として存在することができる。
【００２３】
酸化アルミニウム（ＡｌＯｘ）層１５は、絶縁障壁エネルギーの高い非磁性絶縁層であって、その厚みは０．５ｎｍ〜３ｎｍ程度と非常に薄い。そのため、ＴＭＲ素子１のトンネル透過率は非常に高い。酸化アルミニウム層１５は、非常に薄いＡｌ層を形成した後における酸素プラズマ照射によってＡｌ層を酸化する方法、Ａｌと酸素との反応性スパッタ法、又は、ＡｌＯｘをターゲット原料としたスパッタ法によって形成されたものである。絶縁層としては、酸化アルミニウム層１５の代わりに、例えば酸化マグネシウム（ＭｇＯｘ）層を用いてもよい。
【００２４】
磁性金属層１６は、分極率の高いＦｅＣｏやＮｉＦｅなどの磁性金属からなる層であって、スパッタリングによって形成されている。磁性金属層１６は、２ｎｍ〜２０ｎｍ程度の厚さを有している。磁性金属層１６は、保磁力が磁性金属層１４よりも大きいピン層（スピン固定層）である。この場合、磁性金属層１６と上部電極層１７との間に保磁力の高い磁性体又は反強磁性体が形成されていてもよい。
【００２５】
上部電極層１７は、下部電極層１２と同じ材料からなる。上部電極層１７は、一例として、スパッタリングによって磁性金属層１６上に形成されている。上部電極層１７は、図１において、磁性金属層１６上にさらに積層されているように描かれているが、磁性金属層１６から電子が供給されるような位置に設けられるのであれば、特にその位置は限定されない。
【００２６】
次に、ＴＭＲ素子１の動作について説明する。図２（ａ）及び図２（ｂ）は、図１に描かれたＴＭＲ素子１におけるエネルギーレベルを示す図であって、図２（ａ）が電圧印加前、図２（ｂ）が上部電極層１７を正、下部電極層１２を負とした電圧印加後を示している。図２（ａ）及び図２（ｂ）において、符号２３〜２８は、ＴＭＲ素子１を構成するシリコン基板１１、下部電極層１２、ｎ型シリコン層１３、磁性金属層１４、酸化アルミニウム層１５、磁性金属層１６及び上部電極層１７のうち隣接する２つの層の界面をそれぞれ表している。すなわち、符号２３はシリコン基板１１と下部電極層１２との界面、符号２４は下部電極層１２とｎ型シリコン層１３との界面、符号２５はｎ型シリコン層１３と磁性金属層１４との界面、符号２６は磁性金属層１４と酸化アルミニウム層１５との界面、符号２７は酸化アルミニウム層１５と磁性金属層１６との界面、符号２８は磁性金属層１６と上部電極層１７との界面を表している。
【００２７】
図２（ａ）に描かれているように、ｎ型シリコン層１３と磁性金属層１４との界面２５には、ショットキー障壁であるポテンシャル障壁２２が形成されている。これは、上述したように、磁性金属層１４の仕事関数φＭがｎ型シリコン層１３の仕事関数φＳよりも大きいためである。かかるポテンシャル障壁２２が形成されているために、ＴＭＲ素子１において、ｎ型シリコン層１３から磁性金属層１４に向かう順方向の電子流は界面２５を通過しやすいが、磁性金属層１４からｎ型シリコン層１３に向かう逆方向の電子流は界面２５を通過しにくくなっている。
【００２８】
また、磁性金属層１４と磁性金属層１６とは酸化アルミニウム層１５を挟んで同じエネルギーレベルとなっているが、磁性金属層１４と酸化アルミニウム層１５との界面２６は、順方向の電子流が通過しにくいポテンシャル障壁となっており、酸化アルミニウム層１５と磁性金属層１６との界面２７は、逆方向の電子流が通過しにくいポテンシャル障壁となっている。
【００２９】
ＴＭＲ素子１に電圧を印加すると、図２（ｂ）に示すように、２つの界面２６及び２７にそれぞれ順方向及び逆方向の電子流が通過しにくいポテンシャル障壁が形成されたまま、酸化アルミニウム層１５を挟んで磁性金属層１４と磁性金属層１６とにエネルギーレベル差が生じる。このとき、下部電極層１２から注入された順方向の電子流は、ｎ型シリコン層１３を通過した後に磁性金属層１４と酸化アルミニウム層１５との界面２６に達する。そして、一部の電子は、トンネル電流として酸化アルミニウム層１５を透過し、磁性金属層１６を経て上部電極層１７に達することによってトンネル磁気抵抗効果に寄与する。
【００３０】
一方、残りの電子は、酸化アルミニウム層１５によって反射され、進行方向が反転する。この進行方向が反転した電子は、磁性金属層１４とｎ型シリコン層１３との界面２５に形成されたショットキー障壁（ポテンシャル障壁２２）を通過しにくいため、その一部が反射させられる。ポテンシャル障壁２２によって反射された電子は、酸化アルミニウム層１５に向かって進行し、再び酸化アルミニウム層１５を通過しようとする。このときも、上述したのと同様に、一部の電子だけがトンネル電流として酸化アルミニウム層１５を透過してトンネル磁気抵抗効果に寄与するが、残りの電子は再び酸化アルミニウム層１５によって反射され、進行方向が反転する。そして、同様の動作が繰り返される。
【００３１】
このように、整流作用を有するポテンシャル障壁２２がＴＭＲ素子１に形成されているために、酸化アルミニウム層１５を順方向に透過してトンネル磁気抵抗に寄与する電子数を多くすることができる。その結果、酸化アルミニウム層１５の厚みを薄くしなくとも、酸化アルミニウム層１５に大きなトンネル電流を流すことが可能であり、ＴＭＲ素子１は低抵抗で消費電力の低いものとなっている。
【００３２】
さらに、ＴＭＲ素子１において磁性金属層１４の厚さが電子のフェルミ波長と同程度であるので、磁性金属層１４において電子が電子波として存在することができ、ｎ型シリコン層１３から磁性金属層１４への入射波と、ショットキー障壁によって反射された電子波とが強め合う条件で干渉を起こすことができる。そのため、酸化アルミニウム層１５を電子が通り抜ける確率がさらに高くなっている。そのため、ＴＭＲ素子１は極めて低抵抗である。
【００３３】
ここで、電子が酸化アルミニウム層１５を通り抜ける確率を定性的に考察する。酸化アルミニウム層１５による電子流の反射率をＲ、ｎ型シリコン層１３と磁性金属層１４との界面２５に形成されたポテンシャル障壁２２による電子流の反射率をｒとしたとき、酸化アルミニウム層１５に関するトンネル透過率は、整流層であるｎ型シリコン層１３がない場合には（１−Ｒ）である。これに対し、ｎ型シリコン層１３がある場合には約（１−Ｒ）（１＋Ｒｒ）となる（この式は、１回目にポテンシャル障壁２２で反射した電子流までを考慮したものである。なぜなら、２回目以降にポテンシャル障壁２２で反射した電子流が酸化アルミニウム層１５を通り抜ける確率は非常に小さいからである）。したがって、酸化アルミニウム層１５に関するトンネル透過率は、ｎ型シリコン層１３が存在することに起因して、約（１＋Ｒｒ）倍に増加する。例えば、Ｒ＝５０％、ｒ＝２５％であるとすると、ｎ型シリコン層１３がある場合における酸化アルミニウム層１５に関するトンネル透過率はｎ型シリコン層１３がない場合の約１．１２５倍になり、約１０％の電気抵抗の低減が可能となる。
【００３４】
［第２実施形態］
次に、本発明の第２実施形態に係るＴＭＲ素子について説明する。図３は、本実施形態に係るＴＭＲ素子の模式的な断面図である。図３に示すＴＭＲ素子２は、シリコン基板３１、下部電極層３２、ｐ型シリコン層３３、磁性金属層３４、酸化アルミニウム層３５、磁性金属層３６及び上部電極層３７が、この順で積層されてなるものである。なお、シリコン基板３１、酸化アルミニウム層３５及び上部電極層３７は、第１実施形態におけるシリコン基板１１、酸化アルミニウム層１５及び上部電極層１７とそれぞれ同様であるので、説明を省略する。
【００３５】
下部電極層３２は、例えば、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）又はそれらを含む化合物等の電気伝導度の高い金属材料からなる。下部電極層３２は、スパッタリングによってシリコン基板３１上に形成されている。下部電極層３２は、図３において、シリコン基板３１とｐ型シリコン層３３との間に積層されているように描かれているが、ｐ型シリコン層３３に電子を供給されるような位置に設けられるのであれば、特にその位置は限定されない。
【００３６】
ｐ型シリコン層３３は、後述するように、電子流を磁性金属層３４側の方向に整流する。ｐ型シリコン層３３は、それ自体の電気抵抗が高くならないように不純物としてのボロン（Ｂ）が高濃度にドープされている。ｐ型シリコン層３３は、化学蒸着法によって形成された層である。ｐ型シリコン層３３は、素子の抵抗をできるだけ低く抑えるために１０ｎｍ〜１００ｎｍ程度の厚さとされている。
【００３７】
ｐ型シリコン層３３の仕事関数φＳは、下部電極層３２の仕事関数φｍよりも大きい（φＳ＞φｍ）。したがって、下部電極層３２とｐ型シリコン層３３とは、オーミック接合されている。オーミック接合されることで、下部電極層３２からｐ型シリコン層３３への電子移動が容易になっている。なお、下部電極層３２とｐ型シリコン層３３との間には、ｐ型シリコン層３３形成時におけるシリコンの結晶成長を容易にするために、シード層（不図示）が形成されていてもよい。
【００３８】
磁性金属層３４は、分極率の高いＦｅＣｏなどの磁性金属からなる層であって、スパッタリングによって形成されている。磁性金属層３４の仕事関数φＭ（例  ＦｅＣｏ：約４．８ｅＶ）は、ｐ型シリコン層３３の仕事関数φＳ（ｐ型シリコン：約５．０ｅＶ）よりも小さい（φＳ＞φＭ）。そのため、ｐ型シリコン層３３と磁性金属層３４との界面には、ショットキー障壁（図２（ａ）及び図２（ｂ）におけるポテンシャル障壁２２と同様）が形成されている。それによって、ｐ型シリコン層３３から磁性金属層３４への方向を順方向とする整流作用を得ることができる。
【００３９】
磁性金属層３４は、その面方向に磁化されたピン層（スピン固定層）となっている。この場合、ｐ型シリコン層３３と磁性金属層３４との間には、保磁力の高い磁性体又は反強磁性体が形成されていてもよい。
【００４０】
磁性金属層３４の厚さは、０．５ｎｍ〜５ｎｍであって電子のフェルミ波長と同じである。したがって、磁性金属層３４内で、電子は電子波として存在することができる。
【００４１】
磁性金属層３６は、分極率の高いＦｅＣｏやＮｉＦｅなどの磁性金属からなる層であって、スパッタリングによって形成されている。磁性金属層３６は、２ｎｍ〜２０ｎｍ程度の厚さを有している。磁性金属層３６は、保磁力が磁性金属層３４よりも小さいフリー層であって、外部磁場の方向に応じて磁性金属層３４と同じ方向又はこれと反対方向に磁化する。
【００４２】
本実施形態のＴＭＲ素子２においても、図２（ａ）及び図２（ｂ）に示したのと同様のポテンシャル障壁を有するエネルギーバンドが形成されている。したがって、電圧印加時に酸化アルミニウム層３５を透過してトンネル磁気抵抗に寄与する電子数を多くすることができる。その結果、酸化アルミニウム層３５の厚みを薄くしなくとも、酸化アルミニウム層３５に大きなトンネル電流を流すことが可能であり、ＴＭＲ素子２は低抵抗で消費電力の低いものとなっている。さらに、ＴＭＲ素子２において磁性金属層３４の厚さが電子のフェルミ波長と同じであるので、磁性金属層３４において電子が電子波として存在することができ、ｐ型シリコン層３３から磁性金属層３４への入射波と、ショットキー障壁によって反射された電子波とが強め合う条件で干渉が起こる。そのため、酸化アルミニウム層３５を電子が通り抜ける確率がさらに高くなっている。そのため、ＴＭＲ素子２は極めて低抵抗である。
【００４３】
［第３実施形態］
次に、本発明の第３実施形態に係るＴＭＲ素子について説明する。図４は、本実施形態に係るＴＭＲ素子の模式的な断面図である。
【００４４】
図４に示すＴＭＲ素子３は、シリコン基板４１、下部電極層４２、ｐ型半導体層４３、磁性半導体層４４、酸化アルミニウム層４５、磁性層４６及び上部電極層４７が、この順で積層されてなるものである。なお、シリコン基板４１、酸化アルミニウム層４５及び上部電極層４７は、第１実施形態におけるシリコン基板１１、酸化アルミニウム層１５及び上部電極層１７とそれぞれ同様であるので、説明を省略する。
【００４５】
下部電極層４２は、例えば、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）又はそれらを含む化合物等の電気伝導度の高い金属材料からなる。下部電極層４２は、スパッタリングによってシリコン基板４１上に形成されている。下部電極層４２は、図４において、シリコン基板４１とｐ型半導体層４３との間に積層されているように描かれているが、ｐ型半導体層４３に電子を供給されるような位置に設けられるのであれば、特にその位置は限定されない。
【００４６】
ｐ型半導体層４３は、後述するように、電子流を磁性半導体層４４側の方向に整流する。ｐ型半導体層４３は、それ自体の電気抵抗が高くならないように不純物が高濃度にドープされている。ｐ型半導体層４３は、化学蒸着法によって形成された層である。ｐ型半導体層４３は、素子の抵抗をできるだけ低く抑えるために１０ｎｍ〜１００ｎｍ程度の厚さとされている。
【００４７】
ｐ型半導体層４３の仕事関数φＳは、下部電極層４２の仕事関数φｍよりも大きい（φＳ＞φｍ）。したがって、下部電極層４２とｐ型シリコン層４３とは、オーミック接合されている。オーミック接合されることで、下部電極層４２からｐ型シリコン層４３への電子移動が容易になっている。なお、下部電極層４２とｐ型シリコン層４３との間には、ｐ型シリコン層４３形成時におけるシリコンの結晶成長を容易にするために、シード層（不図示）が形成されていてもよい。
【００４８】
なお、ｐ型半導体層４３に代えてｎ型半導体層を形成する場合には、仕事関数φＳが下部電極層４２の仕事関数φｍよりも小さい（φＳ＜φｍ）半導体を用いることが好ましい。これによって、下部電極層４２とｎ型シリコン層とをオーミック接合することができる。
【００４９】
磁性半導体層４４は、ＧａＮ、ＴｉＯ、ＺｎＯ等のワイドギャップ半導体にＣｒ、Ｍｎ等の磁性不純物をドーピングした磁性半導体からなる層であって、スパッタリングによって形成されている。磁性半導体層４４を構成する半導体は、ｐ型半導体層４３を構成する半導体よりもバンドギャップが小さい。そのため、磁性半導体層４４とｐ型半導体層４３との界面には、図２（ａ）及び図２（ｂ）におけるポテンシャル障壁２２と同様のポテンシャル障壁が形成されている。それによって、ｐ型半導体層４３から磁性半導体層４４への方向を順方向とする整流作用を得ることができる。
【００５０】
磁性半導体層４４は、その面方向に磁化されたピン層（スピン固定層）となっている。この場合、ｐ型半導体層４３と磁性半導体層４４との間には、保磁力の高い磁性体又は反強磁性体が形成されていてもよい。
【００５１】
磁性半導体層４４の厚さは、０．５ｎｍ〜５ｎｍであって電子のフェルミ波長と同じである。したがって、磁性半導体層４４内で、電子は電子波として存在することができる。
【００５２】
磁性層４６は、分極率の高いＦｅＣｏやＮｉＦｅなどの磁性金属からなる層であって、スパッタリングによって形成されている。磁性層４６は、２ｎｍ〜２０ｎｍ程度の厚さを有している。磁性層４６は、保磁力が磁性半導体層４４よりも小さいフリー層であって、外部磁場の方向に応じて磁性半導体層４４と同じ方向又はこれと反対方向に磁化する。
【００５３】
本実施形態のＴＭＲ素子３も、上述した第１及び第２実施形態のＴＭＲ１、２素子と同様に、低抵抗で消費電力が低い。
【００５４】
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更を上述の実施の形態に施すことが可能である。例えば、第１実施形態では、下部電極層１２に近い磁性金属層１４をフリー層、上部電極層１７に近い磁性金属層１６をピン層としているが、これとは逆に、磁性金属層１４をピン層、磁性金属層１６をフリー層としてもよい。この場合、ｎ型シリコン層１３と磁性金属層１４との間に、保磁力の高い磁性体又は反強磁性体が形成されていてもよい。第２及び第３実施形態についても同様の変形例が考えられる。
【００５５】
上記各実施形態において、各層の間に別の層が設けられていてもよい。さらに、上記各実施形態において、各層が複数の材料を積層することによって形成された複合層であってもよい。
【００５６】
また、第１及び第２実施形態における磁性金属層１４、３４のそれぞれが、これを構成する材料のフェルミ波長と同じ厚さを有している必要は必ずしもない。第３実施形態の磁性半導体層４４についても同様である。
【００５７】
上記各実施形態に記載された各層の材料及びその形成方法は一例に過ぎず、各層は様々な公知の材料を用いて様々な公知の方法で形成することが可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態に係るトンネル磁気抵抗素子の模式的な断面図である。
【図２】図１に描かれたトンネル磁気抵抗素子におけるエネルギーレベルを示す図であって、（ａ）が電圧印加前、（ｂ）が電圧印加後を示すものである。
【図３】本発明の第２実施形態に係るトンネル磁気抵抗素子の模式的な断面図である。
【図４】本発明の第３実施形態に係るトンネル磁気抵抗素子の模式的な断面図である。
【符号の説明】
【００５９】
１、２、３  トンネル磁気抵抗素子
１１、３１、４１  シリコン基板
１２、３２、４２  下部電極層
１７、３７、４７  上部電極層
１３  ｎ型シリコン層
１４、３４  磁性金属層
１５、３５、４５  酸化アルミニウム層（絶縁層）
１６、３６  磁性金属層
４６  磁性層
２２  ポテンシャル障壁
３３  ｐ型シリコン層
４３  ｐ型半導体層
４４  磁性半導体層
【図１】
2006147605.tif 000003
【図２】
2006147605.tif 000004
【図３】
2006147605.tif 000005
【図４】
2006147605.tif 000006