(57)【要約】      （修正有）【課題】走査部の出力ノイズを小さくし信号品質を改善した固体撮像装置を提供する。【解決手段】複数の単位画素１を行列状に配置した画素部と、画素部の読み出し行を選択する垂直走査部２と、画素毎に画素信号のノイズ抑圧を行うノイズ抑圧部10と、画素部の読み出し列を選択し、ノイズ抑圧部を経た画素信号を水平信号線15から出力させる水平走査部20とを備えた固体撮像装置において、水平走査部は、第１の接地ラインＧＮＤ1 に接続されたウェル領域に形成された、画素部に対して出力ラインを介して列選択を行うための信号を供給する第１及び第２の走査回路30，50と、一端が出力ラインに他端が第２の接地ラインＧＮＤ2 に接続されたＭＯＳトランジスタＭ43，Ｍ63と該トランジスタを制御する第１及び第２の制御回路41，61とからなる第１及び第２の基準電位固定回路とで１ユニットとし、複数のユニットを縦続接続して構成する。【選択図】図１
2006094249.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と該光電変換部の出力を増幅して画素信号を出力する増幅部とを含んだ画素を複数、行方向及び列方向に２次元的に配置した画素部と、該画素部の読み出し行を選択する第１の走査部と、前記画素毎に画素信号のノイズ抑圧を行うノイズ抑圧部と、前記画素部の読み出し列を選択し、前記ノイズ抑圧部を経た画素信号を水平信号線から出力させる第２の走査部と、基準電位を供給する第１の基準電位ラインと、該第１の基準電位ラインとは異なる第２の基準電位ラインとを備え、前記第１及び第２の走査部のうちの少なくとも第２の走査部は、前記第１の基準電位ラインに接続された第１のウェル領域に、前記画素部に対し、出力ラインを介して前記選択を行うための信号を供給する機能素子群が形成された走査回路と、一端が前記出力ラインに接続され、他端が前記第２の基準電位ラインに接続されたスイッチ素子、及び該スイッチ素子を制御する制御回路を有する基準電位固定回路とを１ユニットとして、複数のユニットを縦続接続して構成していることを特徴とする固体撮像装置。
【請求項２】
前記走査回路は、前記機能素子群としてトランジスタを含み、このトランジスタは、単一の導電型のみであることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記走査回路は、一端が先行する前記ユニットの前記出力ラインに接続され、第１の制御パルスにより他端との接続が制御される第１のスイッチ素子と、ゲートが該第１のスイッチ素子の他端に接続され、ドレインに前記第１の制御パルスと異なる位相を有する第２の制御パルスが供給され、ソースが第１の出力ラインに接続された第１のソースフォロアと、該第１のソースフォロアのゲート−ソース間に接続された第１の容量成分とを有する第１の走査回路と、一端が前記第１のソースフォロアのソースに接続され、前記第２の制御パルスにより他端との接続が制御される第２のスイッチ素子と、ゲートが該第２のスイッチ素子の出力端子に接続され、ドレインに該第１の制御パルスが供給され、ソースが第２の出力ラインに接続されると共に、後行するユニットの前記第１のスイッチの一端に接続された第２のソースフォロアと、該第２のソースフォロアのゲート−ソース間に接続された第２の容量成分とを有する第２の走査回路とからなり、前記基準電位固定回路は、一端が前記第１の出力ラインに接続され、他端が第２の基準電位ラインに接続された前記スイッチ素子としての第３のスイッチ素子と、前記先行ユニットの第２のソースフォロアのソースの出力レベルに応じ、該第３のスイッチ素子を制御する前記制御回路としての第１の制御回路とを有する第１の基準電位固定回路と、一端が前記第２の出力ラインに接続され、他端が前記第２の基準電位ラインに接続された前記スイッチ素子としての第４のスイッチ素子と、前記第１のソースフォロアのソースから供給される信号のレベルに応じ、該第４のスイッチ素子を制御する前記制御回路としての第２の制御回路とを有する第２の基準電位固定回路とからなることを特徴とする請求項１又は２に係る固体撮像装置。
【請求項４】
前記第１及び第２の基準電位固定回路は、前記第１のウェルとは異なる、前記第２の基準電位ラインに接続された第２のウェル領域上に形成されていることを特徴とする請求項３に係る固体撮像装置。
【請求項５】
前記第１及び第２の制御回路は、前記第１のウェル領域に形成されていることを特徴とする請求項３に係る固体撮像装置。
【請求項６】
前記第３及び第４のスイッチ素子は、前記第１のウェルとは異なる、前記第２の基準電位ラインに接続された第２のウェル領域上に形成されていることを特徴とする請求項５に係る固体撮像装置。
【請求項７】
前記第１の基準電位ラインと前記第２の基準電位ラインとは、相異なるパッドに接続されていることを特徴とする請求項３〜６のいずれか１項に係る固体撮像装置。
【請求項８】
前記第１の基準電位ラインと前記第２の基準電位ラインとは、同一のパッドに、そのパッド近傍にて接続されていることを特徴とする請求項３〜６のいずれか１項に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置に係わり、特に増幅型ＭＯＳセンサを用いた固体撮像装置に関する。
【背景技術】
【０００２】
図12の（Ａ）は、従来のＭＯＳ型イメージセンサを用いた固体撮像装置の一構成例を示す回路構成図である。この固体撮像装置は、光電変換部であるフォトダイオードＰＤ1 と該フォトダイオードＰＤ1 の検出信号を増幅する増幅トランジスタＭ1 と前記フォトダイオードＰＤ1 の検出信号をリセットするリセットトランジスタＭ2 と各行を選択するための行選択トランジスタＭ3 と画素電源ＶＤＤからなる単位画素１と、行列状に配列された複数の単位画素１からなる画素部を駆動する垂直走査部２と、単位画素１の検出信号を出力する垂直信号線３と、垂直信号線３に定電流を流すバイアス用トランジスタＭ5 と、バイアス用トランジスタの電流値を決めるバイアス電流調整電圧線ＶＢＩＡＳと、垂直信号線３に接続されたクランプ容量Ｃ11と、垂直信号線３の電圧変化分を保持するホールド容量Ｃ12と、クランプ容量Ｃ11とホールド容量Ｃ12を接続するサンプルホールドトランジスタＭ11と、クランプ容量Ｃ11とホールド容量Ｃ12を所定の電圧にクランプするためのクランプトランジスタＭ12と、各列のホールド容量Ｃ12から信号を読み出すための該ホールド容量Ｃ12に一方の端子が接続された列選択トランジスタＭ13と、列選択トランジスタＭ13の他方の端子が接続された水平信号線15と、出力アンプ16と、列選択トランジスタＭ13を駆動する水平走査部20から構成されている。なお、クランプ容量Ｃ11とホールド容量Ｃ12とサンプルホールドトランジスタＭ11とクランプトランジスタＭ12とでノイズ抑圧部10を構成している。
【０００３】
次に、上記構成の従来の固体撮像装置の動作を、図12の（Ｂ）に示す駆動タイミングチャートの概略図に基づいて説明する。１行目の単位画素行の行選択パルスφＲＯＷ１＝Ｈにすると、行選択トランジスタＭ3 がオン状態となり、垂直信号線３に単位画素１の信号電圧が出力される。このとき、クランプ制御パルスφＣＬＰ＝Ｈ，及びサンプルホールド制御パルスφＳＨ＝Ｈとし、サンプルホールドトランジスタＭ11とクランプトランジスタＭ12をオン状態とし、クランプ容量Ｃ11とホールド容量Ｃ12を基準電位ＶＲＥＦに固定する。
【０００４】
次に、クランプ制御パルスφＣＬＰ＝ＬとしクランプトランジスタＭ12をオフ状態とすることで、クランプ容量Ｃ11とホールド容量Ｃ12の接続ラインをフローティング状態とした後、１行目の単位画素行のリセット制御パルスφＲＥＳ１＝ＨとしリセットトランジスタＭ2 をオン状態とし、フォトダイオードＰＤ1 の検出信号をリセットし、再びリセット制御パルスφＲＥＳ１＝Ｌに戻し、リセットトランジスタＭ2 をＯＦＦ状態とする。このとき、フォトダイオードＰＤ1 をリセットする前後の電圧変化ΔＶsig が垂直信号線３に現れ、クランプ容量Ｃ11及びサンプルホールドトランジスタＭ11を介してホールド容量Ｃ12に蓄積する。
【０００５】
その後、サンプルホールド制御パルスφＳＨ＝ＬとしサンプルホールドトランジスタＭ11をＯＦＦ状態にすることで、ホールド容量Ｃ12にフォトダイオードＰＤ1 の信号成分が保持される。
【０００６】
最後に、水平走査部20から出力される水平選択パルスφＨ１，φＨ２によってホールド容量Ｃ12に保持された信号成分が、列選択トランジスタＭ13を介して水平信号線15へ順次読み出され、出力アンプ16から取り出される。
【０００７】
図13は、図12の（Ａ）に示した固体撮像装置における水平走査部20の構成例を示す回路構成図で、この構成例は例えば特公平５−８４９６７号公報に記載されている、水平走査部をＮＭＯＳトランジスタと容量のみで構成したものの一部である。
【０００８】
この構成例において、入力端子φSTは、ＭＯＳトランジスタＭ31を通じてＭＯＳトランジスタＭ32のゲート及び、ＭＯＳトランジスタＭ42のゲートに接続されている。ＭＯＳトランジスタＭ32のゲートソース間にはブートストラップ用容量Ｃ31が接続されている。またＭＯＳトランジスタＭ32のソースは、ＭＯＳトランジスタＭ43を通じて、接地ラインＧＮＤに接続されている。またＭＯＳトランジスタＭ32のソースは、ＭＯＳトランジスタＭ51を通じて、ＭＯＳトランジスタＭ52のゲート及びＭＯＳトランジスタＭ62のゲートに接続されている。ＭＯＳトランジスタＭ52のゲートソース間にはブートストラップ用容量Ｃ51が接続されている。またＭＯＳトランジスタＭ52のソースは、ＭＯＳトランジスタＭ63を通じて、接地ラインＧＮＤに接続されている。更に、ＭＯＳトランジスタＭ52のソースは次段の回路に接続されるようになっている。
【０００９】
またクロック端子φ1 は、ＭＯＳトランジスタＭ31，Ｍ41のゲート、及びＭＯＳトランジスタＭ52のドレインに接続され、クロック端子φ2 はＭＯＳトランジスタＭ51，Ｍ61のゲート、及びＭＯＳトランジスタＭ32のドレインに接続されている。ＭＯＳトランジスタＭ41，Ｍ61のドレインには、電源ラインＶDDが接続されている。またＭＯＳトランジスタＭ41, Ｍ61のソースは、それぞれ、ＭＯＳトランジスタＭ43，Ｍ63のゲート、及びＭＯＳトランジスタＭ42，Ｍ62のドレインに接続され、ＭＯＳトランジスタＭ42，Ｍ62のソースは接地ラインＧＮＤに接続されている。
【００１０】
そして、このように構成されているトランジスタとブートストラップ用容量の回路が、順次繰り返し接続されている。ＯＵＴ1 ，ＯＵＴ2 ・・・は出力ライン、Ｇ32，Ｇ52・・・はＭＯＳトランジスタＭ32，Ｍ52・・・のゲートライン、ＣS1はゲートラインＧ32, Ｇ52・・・に付加しているブートストラップ効果に寄与しない寄生容量、ＣS2はＭＯＳトランジスタＭ42，Ｍ62・・・のゲートに起因するブートストラップ効果に寄与しない寄生容量、40，60，140 ，160 は基準電位固定回路である。
【００１１】
図14は、図13に示した水平走査部の概略動作を説明するタイミングチャートである。図13に示した回路構成の水平走査部において、クロック端子φ1 ，φ2 ，入力端子φSTには、それぞれ図14のφ1 ，φ2 ，φSTに示す信号を与える。ここで、入力端子φST，クロック端子φ1 ，φ2 のハイレベル電位をＶH ，ＭＯＳトランジスタの閾値を全てＶthと定義する。
【００１２】
まず、入力端子φST及びクロック端子φ1 がハイレベルになると、ＭＯＳトランジスタＭ31が導通状態となり、入力端子φSTのハイレベルがＭＯＳトランジスタＭ31を介して伝送され、ブートストラップ用容量Ｃ31に電荷が蓄積されるため、図14のＶG32 に示すようにＭＯＳトランジスタＭ32のゲートラインＧ32の電位がハイレベルとなる。このとき、ＭＯＳトランジスタＭ32のゲートラインＧ32のハイレベル電位をＶH ′とすると、
ＶH ′＝ＶH −Ｖth    ・・・・・・・・・・・・・・（１）
となる。また、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 がハイレベルになることで、ＭＯＳトランジスタＭ32が導通状態となり、出力ラインＯＵＴ1 の電位ＶOUT1にクロック端子φ2 のローレベルが出力される。このとき、ＭＯＳトランジスタＭ42も導通状態となるため、図14のＶG43 に示すようにＭＯＳトランジスタＭ43のゲートラインＧ43は接地ラインＧＮＤに接続され、ＭＯＳトランジスタＭ43は遮断状態となる。
【００１３】
次に、クロック端子φ1 をローレベルに変更し、更にクロック端子φSTをローレベルに変更した後にクロック端子φ2 がハイレベルになると、ブートストラップ用容量Ｃ31を通じて、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 が、次式（２）で示すＶA だけ上昇する。
ＶA ＝｛Ｃ31／（Ｃ31＋ＣS1＋ＣS2）｝ＶH   ・・・・・・・・・（２）
但し、ＣS1，ＣS2はそれぞれＭＯＳトランジスタＭ32，Ｍ42のゲートに起因するブートストラップ効果に寄与しない寄生容量である。したがって、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 は、
ＶG32 ＝ＶH ′＋｛Ｃ31／（Ｃ31＋ＣS1＋ＣS2）｝ＶH   ・・・・（３）
となり、このとき、
ＶG32 −Ｖth≧ＶH   ・・・・・・・・・・・・・・・（４）
ならば、ＭＯＳトランジスタＭ32のソースには、クロック端子φ2 のハイレベルが抜き出される。このとき、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位ＶG43 は引き続き、接地ラインＧＮＤに接続されているので、ＭＯＳトランジスタＭ43は遮断状態であり、出力ラインＯＵＴ1 と切り離されるため出力ラインＯＵＴ1 に悪影響を及ぼさない。したがって、図14のＶOUT1に示すように、出力ラインＯＵＴ1 にクロック端子φ2 と同じパルスが取り出される。このとき同時に、クロック端子φ2 のハイレベルに同期して、ＭＯＳトランジスタＭ51が導通状態となるので、ブートストラップ容量Ｃ51に電荷が蓄積されるため、図14のＶG52 に示すようにＭＯＳトランジスタＭ52のゲートラインＧ52の電位がハイレベルとなる。
【００１４】
次に、再びクロック端子φ1 がハイレベルになると、ブートストラップ用容量Ｃ51を通じて、ＭＯＳトランジスタＭ52のゲートラインＧ52の電位ＶG52 が、クロック端子φ1 のハイレベル電位ＶH より持ち上げられ、ＭＯＳトランジスタＭ52のソースにクロック端子φ1 のハイレベルが抜き出される。したがって、図14のＶOUT2に示すように、出力ラインＯＵＴ2 にクロック端子φ1 と同じパルスが取り出される。
【００１５】
また、このとき入力端子φSTがローレベルであるため、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 はローレベルとなり、ＭＯＳトランジスタＭ42が遮断状態となる。ＭＯＳトランジスタＭ41は導通状態であるため、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位ＶG43 はハイレベルとなる。これにより、ＭＯＳトランジスタＭ43が導通状態になるため、出力ラインＯＵＴ1 の電位ＶOUT1は接地ラインＧＮＤに接続される。
【００１６】
同様にして、図13の次段における、ＭＯＳトランジスタＭ132 のゲートラインＧ132 ，ＭＯＳトランジスタＭ143 のゲートラインＧ143 ，出力ラインＯＵＴ3 ，ＭＯＳトランジスタＭ152 のゲートラインＧ152 ，ＭＯＳトランジスタＭ163 のゲートラインＧ163 ，出力ラインＯＵＴ4 の電位は、それぞれ図14のＶG132，ＶG143，ＶOUT3，ＶG152，ＶG163，ＶOUT4に示すようになる。
【００１７】
したがって、この回路構成の水平走査部においては、入力端子φSTのハイレベル信号が順次伝送され、出力ラインＯＵＴ1 ，ＯＵＴ2 ，ＯＵＴ3 ，ＯＵＴ4 に順次パルスが取り出され、このパルスにより、図12の（Ａ）に示した固体撮像装置における列選択トランジスタＭ13を駆動し、水平信号線15に信号が読み出される。
【特許文献１】特公平５−８４９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、図13に示した水平走査部の構成では、接地ラインＧＮＤのインピーダンスが高い場合や、走査部の段数が多い場合、クロック信号φ1 及びφ2 に同期したノイズが接地ラインＧＮＤに混入してしまう。これは、図15に示すように、クロック信号φ1 及びφ2 から、ＭＯＳトランジスタのオーバーラップ容量ＣSG1 又はＣDG1 と、ＣS2とを介した接地ラインＧＮＤへの経路や、ＭＯＳトランジスタのドレインとトランジスタのバックゲートを形成しているウェルとの間に生じる接合容量ＣDB1 を介した接地ラインＧＮＤへの経路などがあるためである。図16に示すように、クロック信号φ1 及びφ2 の立ち上がり立ち下り時の電位変化で、この容量成分の経路を通じて接地ラインＧＮＤに電流が流れる。その結果、接地ラインＧＮＤには、図16のＶGND で示すようにクロック信号φ1 又はφ2 の立ち上がり立ち下りでスパイク状のノイズが混入する。この場合、非選択時に出力ラインＯＵＴ1 ，ＯＵＴ2 ，・・・の電位ＶOUT1，ＶOUT2，・・・を接地ラインＧＮＤに接続すると、このクロック信号に同期したノイズがそのまま、出力ラインＯＵＴ1 ，ＯＵＴ2 ，・・・に現れてしまう。そのため、図12の（Ａ）に示した固体撮像装置において、列選択トランジスタＭ13を介して水平信号線15にノイズが飛び込み、ノイズ成分により信号品質が悪化してしまう問題点がある。
【００１９】
本発明は、従来のＮＭＯＳトランジスタと容量のみで構成した走査部を用いた固体撮像装置における上記問題点を解消するためになされたもので、走査部の出力ノイズを小さくし、信号品質を改善した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記問題点を解決するために、請求項１に係る発明の固体撮像装置は、光電変換部と該光電変換部の出力を増幅して画素信号を出力する増幅部とを含んだ画素を複数、行方向及び列方向に２次元的に配置した画素部と、該画素部の読み出し行を選択する第１の走査部と、前記画素毎に画素信号のノイズ抑圧を行うノイズ抑圧部と、前記画素部の読み出し列を選択し、前記ノイズ抑圧部を経た画素信号を水平信号線から出力させる第２の走査部と、基準電位を供給する第１の基準電位ラインと、該第１の基準電位ラインとは異なる第２の基準電位ラインとを備え、前記第１及び第２の走査部のうちの少なくとも第２の走査部は、前記第１の基準電位ラインに接続された第１のウェル領域に、前記画素部に対し、出力ラインを介して前記選択を行うための信号を供給する機能素子群が形成された走査回路と、一端が前記出力ラインに接続され、他端が前記第２の基準電位ラインに接続されたスイッチ素子、及び該スイッチ素子を制御する制御回路を有する基準電位固定回路とを１ユニットとして、複数のユニットを縦続接続して構成していることを特徴とするものである。
【００２１】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記走査回路は、前記機能素子群としてトランジスタを含み、このトランジスタは、単一の導電型のみであることを特徴とするものである。
【００２２】
請求項３に係る発明は、請求項１又は２に係る固体撮像装置において、前記走査回路は、一端が先行する前記ユニットの前記出力ラインに接続され、第１の制御パルスにより他端との接続が制御される第１のスイッチ素子と、ゲートが該第１のスイッチ素子の他端に接続され、ドレインに前記第１の制御パルスと異なる位相を有する第２の制御パルスが供給され、ソースが第１の出力ラインに接続された第１のソースフォロアと、該第１のソースフォロアのゲート−ソース間に接続された第１の容量成分とを有する第１の走査回路と、一端が前記第１のソースフォロアのソースに接続され、前記第２の制御パルスにより他端との接続が制御される第２のスイッチ素子と、ゲートが該第２のスイッチ素子の出力端子に接続され、ドレインに該第１の制御パルスが供給され、ソースが第２の出力ラインに接続されると共に、後行するユニットの前記第１のスイッチの一端に接続された第２のソースフォロアと、該第２のソースフォロアのゲート−ソース間に接続された第２の容量成分とを有する第２の走査回路とからなり、前記基準電位固定回路は、一端が前記第１の出力ラインに接続され、他端が第２の基準電位ラインに接続された前記スイッチ素子としての第３のスイッチ素子と、前記先行ユニットの第２のソースフォロアのソースの出力レベルに応じ、該第３のスイッチ素子を制御する前記制御回路としての第１の制御回路とを有する第１の基準電位固定回路と、一端が前記第２の出力ラインに接続され、他端が前記第２の基準電位ラインに接続された前記スイッチ素子としての第４のスイッチ素子と、前記第１のソースフォロアのソースから供給される信号のレベルに応じ、該第４のスイッチ素子を制御する前記制御回路としての第２の制御回路とを有する第２の基準電位固定回路とからなることを特徴とするものである。
【００２３】
請求項４に係る発明は、請求項３に係る固体撮像装置において、前記第１及び第２の基準電位固定回路は、前記第１のウェルとは異なる、前記第２の基準電位ラインに接続された第２のウェル領域上に形成されていることを特徴とするものである。
【００２４】
請求項５に係る発明は、請求項３に係る固体撮像装置において、前記第１及び第２の制御回路は、前記第１のウェル領域に形成されていることを特徴とするものである。
【００２５】
請求項６に係る発明は、請求項５に係る固体撮像装置において、前記第３及び第４のスイッチ素子は、前記第１のウェルとは異なる、前記第２の基準電位ラインに接続された第２のウェル領域上に形成されていることを特徴とするものである。
【００２６】
請求項７に係る発明は、請求項３〜６のいずれか１項に係る固体撮像装置において、前記第１の基準電位ラインと前記第２の基準電位ラインとは、相異なるパッドに接続されていることを特徴とするものである。
【００２７】
請求項８に係る発明は、請求項３〜６のいずれか１項に係る固体撮像装置において、前記第１の基準電位ラインと前記第２の基準電位ラインとは、同一のパッドにそのパッドの近傍にて接続されていることを特徴とするものである。
【発明の効果】
【００２８】
請求項１に係る発明によれば、前記走査回路で発生したノイズが前記第１及び第２の走査部のうちの少なくとも第２の走査部の出力に混入するのを抑圧することができる。そのため、第２の走査部から水平信号線へのノイズの飛び込みが減少し、信号品質が改善される。請求項２に係る発明によれば、前記走査回路で発生したノイズが前記第１及び第２の走査部のうちの少なくとも第２の走査部の出力に混入するのを抑圧することができる。そのため、第２の走査部から水平信号線へのノイズの飛び込みが減少し、信号品質が改善される。加えて、単一の導電型のみのトランジスタで構成しているため、プロセスを簡略化できる。請求項３に係る発明によれば、前記第１あるいは第２の走査部において、前記第１，第２のソースフォロア、及び前記第１，第２のスイッチ素子が前記第１の基準電位ラインに接続される。そのため前記第１及び第２の制御パルスによるノイズが、非選択である出力ラインを固定する前記第２の基準電位ラインでは小さくなる。したがって、前記第１及び第２の走査部のうちの少なくとも第２の走査部において出力ノイズを抑圧することができるため、第２の走査部を介した水平信号線への飛び込みノイズが減少し、信号品質が改善される。
【００２９】
請求項４に係る発明によれば、請求項３に係る固体撮像装置において、前記第１及び第２の走査回路に起因するウェルを介したノイズが、非選択である出力ラインを固定する前記第２の基準電位ラインに混入するのを防ぐことができるため、非選択である出力ラインを固定する前記第２の基準電位ラインに混入するノイズが小さくなる。したがって、前記第１及び第２の走査部のうちの少なくとも第２の走査部において出力ノイズを抑圧することができるため、第２の走査部から水平信号線への飛び込みノイズが減少し、信号品質が改善される。請求項５に係る発明によれば、前記走査部において非選択である出力ラインを固定する前記第２の基準電位ラインには、前記第３，第４のスイッチ素子のみしか接続されないため、前記第１及び第２の制御パルスにより生ずるノイズは前記第２の基準電位ラインではより一層小さくなる。したがって、前記第１及び第２の走査部のうちの少なくとも第２の走査部において出力ノイズを抑圧することができるため、第２の走査部から水平信号線への飛び込みノイズが減少し、信号品質が改善される。請求項６に係る発明によれば、請求項５に係る固体撮像装置において、前記第１及び第２の走査回路と、前記第１及び第２の制御回路に起因するウェルを介したノイズが、非選択である出力ラインを固定する前記第２の基準電位ラインに混入するのを防ぐことができるため、非選択である出力ラインを固定する前記第２の基準電位ラインに混入するノイズが小さくなる。したがって、前記第１及び第２の走査部のうちの少なくとも第２の走査部において出力ノイズを抑圧することができるため、第２の走査部から水平信号線への飛び込みノイズが減少し、信号品質が改善される。
【００３０】
請求項７に係る発明によれば、前記第１及び第２の走査部のうちの少なくとも第２の走査部において前記第１の基準電位ラインにノイズが混入した場合でも、パッドに接続された外部インピーダンス成分を介したノイズの影響を、非選択である出力ラインを固定する前記第２の基準電位ラインでは受けないため、非選択である出力ラインを固定する前記第２の基準電位ラインに混入するノイズ小さくなる。したがって、前記第１及び第２の走査部のうちの少なくとも第２の走査部において出力ノイズを抑圧することができるため、第２の走査部から水平信号線への飛び込みノイズが減少し、信号品質が改善される。請求項８に係る発明によれば、前記第１及び第２の走査部の走査部のうちの少なくとも第２の走査部において前記第１の基準電位ラインにノイズが混入した場合でも、パッドに接続された外部インピーダンス成分を介したノイズの影響を、非選択である出力ラインを固定する第２の基準電位ラインではあまり受けないため、非選択である出力ラインを固定する前記第２の基準電位ラインに混入するノイズが小さくなる。したがって、前記第１及び第２の走査部の走査部のうちの少なくとも第２の走査部において出力ノイズを抑圧することができるため、第２の走査部から水平信号線への飛び込みノイズが減少し、信号品質が改善される。加えて、パッドを少なく構成できるため、チップ面積の増加を抑えることができる。
【発明を実施するための最良の形態】
【００３１】
次に、発明を実施するための最良の形態について説明する。
【実施例】
【００３２】
（実施例１）
まず、本発明の実施例１について説明する。図１の（Ａ）は、本発明の実施例１に係るＭＯＳ型イメージセンサを用いた固体撮像装置の構成を示す回路構成図である。この実施例１に係る固体撮像装置は、水平走査部の構成が図12の（Ａ）に示した従来例と異なるのみで、他の構成は従来例と同様であるが、ここで再度説明することとする。この実施例の固体撮像装置は、光電変換部であるフォトダイオードＰＤ1 と該フォトダイオードＰＤ1 の検出信号を増幅する増幅トランジスタＭ1 と前記フォトダイオードＰＤ1 の検出信号をリセットするリセットトランジスタＭ2 と各行を選択するための行選択択トランジスタＭ3 と画素電源ＶＤＤから成る単位画素１と、行列状に配列された複数の単位画素１からなる画素部（図示例では２×２画素構成）を駆動する垂直走査部２と、単位画素１の検出信号を出力する垂直信号線３と、垂直信号線３に定電流を流すバイアス用トランジスタＭ5 と、バイアス用トランジスタの電流値を決めるバイアス電流調整電圧線ＶＢＩＡＳと、垂直信号線３に接続されたクランプ容量Ｃ11と、垂直信号線３の電圧変化分を保持するホールド容量Ｃ12と、クランプ容量Ｃ11とホールド容量Ｃ12を接続するサンプルホールドトランジスタＭ11と、クランプ容量Ｃ11とホールド容量Ｃ12を所定の電圧にクランプするためのクランプトランジスタＭ12と、各列のホールド容量Ｃ12から信号を読み出すための該ホールド容量Ｃ12に一方の端子が接続された列選択トランジスタＭ13と、列選択トランジスタＭ13の他方の端子が接続された水平信号線15と、出力アンプ16と、列選択トランジスタＭ13を駆動する水平走査部20から構成される。なお、水平走査部20の詳細な構成については後述する。
【００３３】
次に、上記構成の実施例１に係る固体撮像装置の概略動作を、図１の（Ｂ）に示す駆動タイミングチャートの概略図に基づいて説明する。１行目の単位画素行の行選択パルスφＲＯＷ１＝Ｈにすると、行選択トランジスタＭ3 がオン状態となり、垂直信号線３に単位画素１の信号電圧が出力される。このとき、クランプ制御パルスφＣＬＰ＝Ｈ，及びサンプルホールド制御パルスφＳＨ＝Ｈとし、サンプルホールドトランジスタＭ11とクランプトランジスタＭ12をオン状態とし、クランプ容量Ｃ11とホールド容量Ｃ12を基準電位ＶＲＥＦに固定する。
【００３４】
次に、クランプ制御パルスφＣＬＰ＝ＬとしクランプトランジスタＭ12をオフ状態とすることで、クランプ容量Ｃ11とホールド容量Ｃ12の接続ラインをフローティング状態とした後、１行目の単位画素行のリセット制御パルスφＲＥＳ１＝ＨとしリセットトランジスタＭ2 をオン状態とし、フォトダイオードＰＤ1 の検出信号をリセットし、再びリセット制御パルスφＲＥＳ１＝Ｌに戻し、リセットトランジスタＭ2 をＯＦＦ状態とする。このとき、フォトダイオードＰＤ1 をリセットする前後の電圧変化ΔＶsig が垂直信号線３に現れ、クランプ容量Ｃ11及びサンプルホールドトランジスタＭ11を介してホールド容量Ｃ12に蓄積する。
【００３５】
その後、サンプルホールド制御パルスφＳＨ＝ＬとしサンプルホールドトランジスタＭ11をＯＦＦ状態にすることで、ホールド容量Ｃ12にフォトダイオードＰＤ1 の信号成分が保持される。
【００３６】
最後に、水平走査部20から出力される水平選択パルスφＨ１，φＨ２によってホールド容量Ｃ12に保持された信号成分が、列選択トランジスタＭ13を介して水平信号線15へ順次読み出され、出力アンプ16から取り出される。
【００３７】
次に、水平走査部20の詳細な構成を図２に基づいて説明する。この水平走査部20は、ＮＭＯＳトランジスタと容量のみで構成したもので、第１の走査回路30，130 ，・・・と、第２の走査回路50，150 ，・・・と、第１の走査回路30，130 ，・・・に対応する第１の基準電位固定回路40，140 ，・・・と、第２の走査回路50，150 ，・・・に対応する第２の基準電位固定回路60，160 ，・・・とを備え、第１及び第２の走査回路30，50と、それらに対応する第１及び第２の基準電位固定回路40，60とで１ユニットの走査回路部を構成し、同様の構成の複数の走査回路部を縦続接続して走査部20を構成している。
【００３８】
初段の第１の走査回路30は、入力端子φSTからの信号が入力されるスイッチ素子として機能するＭＯＳトランジスタＭ31と、ＭＯＳトランジスタＭ31からの信号がゲートに入力され、ソースの信号を出力ラインＯＵＴ1 及び第２の走査回路50に伝達するソースフォロアとして機能するＭＯＳトランジスタＭ32と、ＭＯＳトランジスタＭ32のゲートソース間に接続されたブートストラップ用容量Ｃ31とからなり、第２の走査回路50は第１の走査回路30からの信号が入力されるスイッチ素子として機能するＭＯＳトランジスタＭ51と、ＭＯＳトランジスタＭ51からの信号がゲートに入力され、ソースから更に次段の第１の走査回路130 へ信号を伝達するソースフォロアとして機能するＭＯＳトランジスタＭ52と、ＭＯＳトランジスタＭ52のゲートソース間に接続されたブートストラップ用容量Ｃ51とからなる。次段の第１及び第２の走査回路130 ，150 も前記初段の第１及び第２の走査回路30，50と同様に構成されている。各走査回路30，50，・・・を構成する要素（ＭＯＳトランジスタ）のバックゲートには、第１の接地ラインＧＮＤ1 が接続されている。
【００３９】
初段の第１の走査回路30に対応する第１の基準電位固定回路40は、入力端子φSTからの信号（スタートパルス）がゲートに入力され、ソースに第２の接地ラインＧＮＤ2 が接続されるＭＯＳトランジスタＭ42と、該ＭＯＳトランジスタＭ42のドレインにソースを、電源ラインＶＤＤにドレインを接続したＭＯＳトランジスタＭ41とからなる第１の制御回路41と、該第１の制御回路41からの信号をゲートに入力し、ソースを第２の接地ラインＧＮＤ2 に接続し、ドレインを出力ラインＯＵＴ1 に接続したスイッチ素子として機能するＭＯＳトランジスタＭ43とで構成されている。第２の走査回路50に対応する第２の基準電位固定回路60は初段の第１の走査回路30からの信号がゲートに入力され、ソースに第２の接地ラインＧＮＤ2 が接続されるＭＯＳトランジスタＭ62と、該ＭＯＳトランジスタＭ62のドレインにソースを、電源ラインＶＤＤにドレインを接続したＭＯＳトランジスタＭ61とからなる第２の制御回路61と、該第２の制御回路61からの信号をゲートに入力し、ソースを第２の接地ラインＧＮＤ2 に接続し、ドレインを出力ラインＯＵＴ2 に接続したスイッチ素子として機能するＭＯＳトランジスタＭ63とで構成されている。次段の第１及び第２の基準電位固定回路140 ，160 も前記初段の第１及び第２の基準電位固定回路40，60と同様に構成されている。各基準電位固定回路40，60，・・・を構成する要素（ＭＯＳトランジスタ）のバックゲートには第２の接地ラインＧＮＤ2 が接続されている。
【００４０】
クロック端子φ1 はＭＯＳトランジスタＭ31，Ｍ41のゲート、及びＭＯＳトランジスタＭ52のドレインに接続され、クロック端子φ2 はＭＯＳトランジスタＭ51，Ｍ61のゲート、及びＭＯＳトランジスタＭ32のドレインに接続されている。そして、このように構成された第１及び第２の走査回路と、対応する第１及び第２の基準電位固定回路からなる走査回路部が１ユニットとして、順次繰り返し接続して水平走査部20が構成されている。
【００４１】
なお、図２において、Ｇ32，Ｇ52，・・・はＭＯＳトランジスタＭ32，Ｍ52，・・・のゲートライン、Ｇ43，Ｇ63，・・・はＭＯＳトランジスタＭ43，Ｍ63，・・・のゲートライン、ＣS1はゲートラインＧ32，Ｇ52，・・・に付加しているブートストラップ効果に寄与しない寄生容量、ＣS2はＭＯＳトランジスタＭ42，Ｍ62，・・・のゲートに起因するブートストラップ効果に寄与しない寄生容量、ＣSG1 はＭＯＳトランジスタＭ31，Ｍ51，・・・のゲートソース間オーバーラップ容量、ＣDG1 はＭＯＳトランジスタＭ32，Ｍ52，・・・のゲートドレイン間オーバーラップ容量、ＣDB1 はＭ32，Ｍ52，・・・のドレイン基板間接合容量である。
【００４２】
図３は、図２に示す水平走査部の概略動作を説明するタイミングチャートである。図２の入力端子φST，クロック端子φ1 , φ2 には、それぞれ図３のφST，φ1 ，φ2 で示す信号（スタートパルス信号及び制御クロックパルス信号）を与える。ここで、信号φST，φ1 ，φ2 のハイレベル電位をＶH ，ＭＯＳトランジスタの閾値を全てＶthと定義する。
【００４３】
まず、入力端子φST及びクロック端子φ1 がハイレベルになると、ＭＯＳトランジスタＭ31が導通状態となり、入力端子φSTのハイレベルがＭＯＳトランジスタＭ31を介して伝送され、ブートストラップ用容量Ｃ31に電荷が蓄積されるため、図３のＶG32 に示すようにＭＯＳトランジスタＭ32のゲートラインＧ32の電位がハイレベルとなる。このとき、ＭＯＳトランジスタＭ32のゲートラインＧ32のハイレベル電位をＶH ′とすると、
ＶH ′＝ＶH −Ｖth    ・・・・・・・・・・・・・・（５）
となる。また、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 がハイレベルになることで、ＭＯＳトランジスタＭ32が導通状態となり、出力ラインＯＵＴ1 の電位ＶOUT1にクロック端子φ2 のローレベルが出力される。このとき、ＭＯＳトランジスタＭ42も導通状態となるため、図３のＶG43 に示すようにＭＯＳトランジスタＭ43のゲートラインＧ43は第２の接地ラインＧＮＤ2 と接続され、ＭＯＳトランジスタＭ43は遮断状態となる。
【００４４】
次に、クロック端子φ1 をローレベルに変更し、更に入力端子φSTをローレベルに変更した後に、クロック端子φ2 がハイレベルになると、ブートストラップ用容量Ｃ31を通じて、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 が、次式（６）で示すＶA だけ上昇する。
ＶA ＝｛Ｃ31／（Ｃ31＋ＣS1＋ＣS2）｝ＶH   ・・・・・・・・・（６）
但し、ＣS1，ＣS2はそれぞれＭＯＳトランジスタＭ32，Ｍ42のゲートに起因するブートストラップ効果に寄与しない寄生容量である。したがって、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 は、
ＶG32 ＝ＶH ′＋｛Ｃ31／（Ｃ31＋ＣS1＋ＣS2）｝ＶH   ・・・・（７）
となり、このとき、
ＶG32 −Ｖth≧ＶH   ・・・・・・・・・・・・・・・（８）
ならば、ＭＯＳトランジスタＭ32のソースには、クロック端子φ2 のハイレベルが抜き出される。このとき、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位ＶG43 は引き続き、第２の接地ラインＧＮＤ2 に接続されるので、トランジスタＭ43は遮断状態であり、出力ラインＯＵＴ1 と切り離されるため出力ラインＯＵＴ1 に悪影響を及ぼさない。したがって、図３のＶOUT1に示すように、出力ラインＯＵＴ1 にクロック端子φ2 と同じパルスが取り出される。このとき同時に、クロック端子φ2 のハイレベルに同期して、ＭＯＳトランジスタＭ51が導通状態となるので、ブートストラップ容量Ｃ51に電荷が蓄積されるため、図３のＶG52 に示すようにＭＯＳトランジスタＭ52のゲートラインＧ52の電位がハイレベルとなる。
【００４５】
次に、再びクロック端子φ1 がハイレベルになると、ブートストラップ用容量Ｃ51を通じて、ＭＯＳトランジスタＭ52のゲートラインＧ52の電位ＶG52 が、クロック端子φ1 のハイレベル電位ＶH より持ち上げられ、ＭＯＳトランジスタＭ52のソースにクロック端子φ1 のハイレベルが抜き出される。したがって図３のＶOUT2に示すように、出力ラインＯＵＴ2 にクロック端子φ1 と同じパルスが取り出される。
【００４６】
また、この時入力端子φSTがローレベルであるため、ＭＯＳトランジスタＭ32のゲートラインＧ32の電位ＶG32 はローレベルとなり、ＭＯＳトランジスタＭ42が遮断状態となる。ＭＯＳトランジスタＭ41は導通状態であるため、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位ＶG43 はハイレベルとなる。これにより、ＭＯＳトランジスタＭ43が導通状態になるため、出力ラインＯＵＴ1 の電位ＶOUT1は第２の接地ラインＧＮＤ2 に接続される。
【００４７】
同様にして、図２の次段の第１の走査回路130 のＭＯＳトランジスタＭ132 のゲートラインＧ132 ，ＭＯＳトランジスタＭ143 のゲートラインＧ143 ，出力ラインＯＵＴ3 ，ＭＯＳトランジスタＭ152 のゲートラインＧ152 ，ＭＯＳトランジスタＭ163 のゲートラインＧ163 ，出力ラインＯＵＴ4 の電位は、それぞれ図３のＶG132，ＶG143，ＶOUT3，ＶG152，ＶG163，ＶOUT4に示すようになる。
【００４８】
したがって、この回路構成の水平走査部においては、入力端子φSTのハイレベル信号が順次伝送され、出力ラインＯＵＴ1 ，ＯＵＴ2 ，ＯＵＴ3 ，ＯＵＴ4 に順次パルスが取り出される。
【００４９】
また、このように構成された水平走査部においては、クロックパルスφ1 あるいはφ2 の立ち上がり立ち下りでは、ＭＯＳトランジスタＭ32，Ｍ52，・・・のドレイン基板間の接合容量ＣDB1 を介して、第１の接地ラインＧＮＤ1 に電流が流れる。したがって第１の接地ラインＧＮＤ1 の電位ＶGND1には、図３に示すように、クロック信号φ1 あるいはφ2 の立ち上がり立が下りでスパイク状のノイズが混入する。しかし、非選択時の出力ラインＯＵＴn は、第２の接地ラインＧＮＤ2 の電位で固定しているため、第１及び第２の走査回路30，50，・・・に起因する、クロック端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを抑圧することができる。そのため、図１の（Ａ）に示す固体撮像装置において、列選択トランジスタＭ13を介した水平信号線15への飛び込みノイズを抑圧することができる。
【００５０】
図４は、図２で示した水平走査部を単一の半導体基板上に形成した場合の一部を断面構造で示した概念図である。図２と対応する構成要素には同じ符号を付して示している。Ｎ型半導体基板Ｎ−sub 上に信号伝送用ＭＯＳトランジスタが形成されており、図２の初段の第１の走査回路30を構成するＭＯＳトランジスタＭ31，Ｍ32は、第１のＰ型ウェル領域Ｐ−well１上に形成され、対応する第１の基準電位固定回路40を構成するＭＯＳトランジスタＭ41，Ｍ42，Ｍ43は、第２のＰ型ウェル領域Ｐ−well２上に形成されている。第１のＰ型ウェル領域Ｐ−well１は、Ｐ型拡散層Ｐ１を介して、第１の接地ラインＧＮＤ1 により電位が固定され、第２のＰ型ウェル領域Ｐ−well２は、Ｐ型拡散層Ｐ２を介して、第２の接地ラインＧＮＤ2 により基準電位に固定される。第１及び第２のＰ型ウェル領域Ｐ−well１とＰ−well２の間には、Ｎ型拡散層Ｎ１が形成されており、Ｎ１を介してＮ型半導体基板Ｎ−sub に固定電位を与えている。なお、図４において、Ｎ２，・・・Ｎ11は各ＭＯＳトランジスタを形成するＮ型拡散層であり、ＣDBはＭＯＳトランジスタのドレイン基板間接合容量である。
【００５１】
このように構成された水平走査部において、第１のＰ型ウェル領域Ｐ−well１上に形成された第１の走査回路30で、クロック入力端子φ1 ，φ2 にクロック信号φ1 又はφ2 が入力されると、ＭＯＳトランジスタＭ32のドレイン基板間接合容量ＣDBを通して、クロックの立ち上がり立ち下りで第１のＰ型ウェル領域Ｐ−well１に電流が流れ、第１のＰ型ウェル領域Ｐ−well１の電位が変化する。第１のＰ型ウェル領域Ｐ−well１で発生したノイズは、Ｎ型半導体基板Ｎ−sub と、該Ｎ型半導体基板Ｎ−sub 上に形成されたＮ型拡散層Ｎ１により遮断され、第２のＰ型ウェル領域Ｐ−well２には影響を及ぼさない。したがって、第２のＰ型ウェル領域Ｐ−well２に接続される第２の接地ラインＧＮＤ2 と非選択である出力ラインを接続することで、クロック端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを抑圧することができる。そのため、図１の（Ａ）に示す固体撮像装置において、列選択トランジスタＭ13を介した水平信号線15への飛び込みノイズを抑圧することができる。
【００５２】
図５の（Ａ）は、図２で示した水平走査部において、外部入力用パッドを加えて示した概略図である。電源ラインＶＤＤ，クロック入力端子φ1 及びφ2 ，入力端子φST，第１及び第２の接地ラインＧＮＤ1 ，ＧＮＤ2 は、それぞれ外部入力パッドＰＤ１〜ＰＤ６に接続され、図示されていないが外部入力パッドＰＤ１〜ＰＤ６には所定の電位が外部より供給される。
【００５３】
このように、第１及び第２の接地ラインＧＮＤ1 ，ＧＮＤ2 を異なる外部入力パッドＰＤ５，ＰＤ６により、外部より接地ラインと接続することで、第１及び第２の接地ラインＧＮＤ1 ，ＧＮＤ2 は互いに干渉しないため、クロック入力端子φ1 あるいはφ2 の変動に同期した第１及び第２の走査回路30，50，・・・に起因するノイズが第１の接地ラインＧＮＤ1 へ混入しても、第１及び第２の基準電位固定回路側の第２の接地ラインＧＮＤ2 には影響を及ぼさない。したがって、この第２の接地ラインＧＮＤ2 と非選択である出力ラインを接続することで、クロック入力端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを抑圧することができる。そのため、図１の（Ａ）に示す固体撮像装置において、列選択トランジスタＭ13を介した水平信号線15への飛び込みノイズを抑圧することができる。
【００５４】
また図５の（Ｂ）に示すように、第１の接地ラインＧＮＤ1 と第２の接地ラインＧＮＤ2 を外部入力パッドＰＤ５の近くで接続した場合でも、第１及び第２の走査回路30，50，・・・に起因した第１の接地ラインＧＮＤ1 へ混入するノイズは、パッド付近では影響が少ないため、第１及び第２の基準電位固定回路側の第２の接地ラインＧＮＤ2 にあまり影響を及ぼさない。したがって、この第２の接地ラインＧＮＤ2 と非選択である出力ラインを接続することで、クロック入力端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを抑圧することができる。加えて、外部入力パッド数が少なくなるため、チップ面積の増加を抑えることができる。
【００５５】
実施例１における水平走査部について、図２に示す構成を基に説明してきたが、その各基準電位固定回路40，60，・・・は、図２に示した構成以外の構成をとることもある。図６の（Ａ），（Ｂ）に第１及び第２の基準電位固定回路40，60，・・・の変形例の構成を示す。第１及び第２の基準電位固定回路40，60，・・・を図６の（Ａ）に示す構成とした場合の動作は、φSTがハイレベルとなると、ＭＯＳトランジスタＭ42は導通状態となるため、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位は第２の接地ラインＧＮＤ2 と接続される。したがって、ＭＯＳトランジスタＭ43は遮断状態となり、出力ラインＯＵＴ1 と切り離される。φSTがローレベルとなり、φ1 のハイレベルが入力されると、ＭＯＳトランジスタＭ42は遮断状態となり、ＭＯＳトランジスタＭ41は導通状態となるため、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位はハイレベルとなる。したがって、ＭＯＳトランジスタＭ43は導通状態となり、出力ラインＯＵＴ1 と第２の接地ラインＧＮＤ2 が接続される。このように図６の（Ａ）に示す構成でも、非選択である出力ラインを第２の接地ラインＧＮＤ2 と接続することができる。また、第１及び第２の基準電位固定回路40，60，・・・を図６の（Ｂ）に示す構成とした場合でも、同様に非選択である出力ラインを第２の接地ラインＧＮＤ2 と接続することができる。以上示したように、第１及び第２の基準電位固定回路40，60，・・・は、図６の（Ａ），（Ｂ）に示す構成でも図２に示した水平走査部と同様な作用効果が得られる。また、図６の（Ａ），（Ｂ）に示した構成以外でも、非選択である出力ラインを接地ラインと接続する回路構成のものであれば、本実施例における各基準電位固定回路として適用可能である。
【００５６】
（実施例２）
図７は、実施例２に係る固体撮像装置の水平走査部の構成を示す回路構成図である。なお、水平走査部以外の構成は図１に示した実施例１の構成と同様であり、図示を省略する。この実施例２に係る水平走査部も、図２に示した実施例１に係る水平走査部20と同様にＮＭＯＳトランジスタと容量のみで構成したもので、図２に示した水平走査部と異なる部分は、第１及び第２の基準電位固定回路40，60，・・・の第１及び第２の制御回路41，61，・・・を構成するＭＯＳトランジスタＭ41，Ｍ61，・・・及びＭ42，Ｍ62，・・・のバックゲートと、ＭＯＳトランジスタＭ42，Ｍ62，・・・のソースを第１の接地ラインＧＮＤ1 に接続している点である。それ以外の構成は、図２に示した実施例１の水平走査部と同様であり、図２に示した水平走査部と対応する構成要素には同一の符号を付して示している。なお、ＣSG1 はＭＯＳトランジスタＭ31，Ｍ51，・・・のゲートソース間オーバーラップ容量、ＣDG1 はＭＯＳトランジスタＭ32，Ｍ52，・・・のドレインゲート間オーバーラップ容量である。
【００５７】
図８は、図７に示す水平走査部の概略動作を示すタイミングチャートである。入力端子φSTのハイレベル信号が順次伝送され、出力ラインＯＵＴ1 ，ＯＵＴ2 ，ＯＵＴ3 ，ＯＵＴ4 に順次パルスが取り出される動作に関しては、実施例１で説明した動作と全く同様である。図７に示す本実施例に係る水平走査部では、第１及び第２の走査回路30，50，・・・に起因するクロック入力端子φ1 あるいはφ2 の変動に同期した出力ノイズの抑圧に加えて、第１及び第２の基準電位固定回路30，60，・・・の第１及び第２の制御回路41，61，・・・が第１の接地ラインＧＮＤ1 に接続されているため、ＭＯＳトランジスタＭ31，Ｍ51，・・・のゲートソース間オーバーラップ容量ＣSG1 又はＭＯＳトランジスタＭ32，Ｍ52，・・・のドレインゲート間オーバーラップ容量ＣDG1 と、ＭＯＳトランジスタＭ42，Ｍ62，・・・のゲートに起因する寄生容量ＣS2とを介した、クロックに同期したノイズは、第１の接地ラインＧＮＤ1 に混入する。したがって、第２の接地ラインＧＮＤ2 に混入するノイズは更に抑圧される。非選択時の出力ラインＯＵＴn は、第２の接地ラインＧＮＤ2 と接続されるため、第１及び第２の走査回路30，50，・・・に起因する、クロック入力端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを更に抑圧することができる。そのため、水平走査部を除いて図１の実施例１に示す固体撮像装置と同様な構成の固体撮像装置において、列選択トランジスタＭ13を介した水平信号線15への飛び込みノイズを更に抑圧することができる。
【００５８】
図９は、図７で示した実施例２に係る水平走査部を単一半導体基板上に形成した場合の一部を断面構造で示した概念図である。図７と対応する構成要素には同じ符号を付して示している。初段の第１の走査回路30を構成するＭＯＳトランジスタＭ31，Ｍ32，及び対応する第１の制御回路41を構成するＭＯＳトランジスタＭ41，Ｍ42, は、第１のＰ型ウェル領域Ｐ−well１上に形成され、対応する第１の基準電位固定回路部40のＭＯＳトランジスタＭ43のみが第２のＰ型ウェル領域Ｐ−well２上に形成される。第１のＰ型ウェル領域Ｐ−well１には、Ｐ型拡散層Ｐ１を介して、第１の接地ラインＧＮＤ1 から基準電位が供給され、第２のＰ型ウェル領域Ｐ−well２はＰ型拡散層Ｐ２を介して第２の接地ラインＧＮＤ２により基準電位に固定される。第１及び第２のＰ型ウェル領域Ｐ−well１とＰ−well２の間には、Ｎ型拡散層Ｎ１が形成されており、該Ｎ型拡散層Ｎ１を介してＮ型半導体基板Ｎ−sub に固定電位を与えている。なお、図９において、Ｎ２，・・・Ｎ11は各ＭＯＳトランジスタを形成するＮ型拡散層であり、ＧDBはＭＯＳトランジスタのドレイン基板間接合容量である。
【００５９】
このような構成では、第１の走査回路30及び第１の制御回路41に起因するクロックに同期したノイズは第１のＰ型ウェル上Ｐ−well１に混入し、第２のＰ型ウェル領域Ｐ−well２ではその影響を受けない。したがって、第２のＰ型ウェル領域Ｐ−well２に接続される第２の接地ラインＧＮＤ2 と非選択である出力ラインを接続することで、クロック入力端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを抑圧することができる。そのため、図１に示す固体撮像装置と同様な構成の固体撮像装置において、列選択トランジスタＭ13を介した水平信号線15への飛び込みノイズを更に抑圧することができる。
【００６０】
図10の（Ａ）は、図７で示した実施例２に係る水平走査部において、外部入力用パッドを加えて示した概略図である。このように、第１及び第２の接地ラインＧＮＤ1 ，ＧＮＤ2 を異なる外部入力パッドＰＤ５，ＰＤ６に接続し、外部より接地ラインと接続することで、第１及び第２の接地ラインＧＮＤ1 ，ＧＮＤ2 は互いに干渉せず、第１及び第２の走査回路に起因した第１の接地ラインＧＮＤ1 へ混入するノイズは第２の接地ラインＧＮＤ2 に影響を及ぼさない。したがって、第２の接地ラインＧＮＤ2 と非選択である出力ラインを接続することで、クロック入力端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを抑圧することができる。そのため、図１に示す固体撮像装置と同様な構成の固体撮像装置において、列選択トランジスタＭ13を介した水平信号線15への飛び込みノイズを更に抑圧することができる。
【００６１】
また図10の（Ｂ）に示すように、第１の接地ラインＧＮＤ1 と第２の接地ラインＧＮＤ2 を外部入力パッドＰＤ５の近くで接続した場合でも、第１及び第２の走査回路に起因した第１の接地ラインＧＮＤ1 へ混入するノイズは、パッド付近では影響が少ないため、第２の接地ラインＧＮＤ2 に影響を及ぼさない。したがって、第２の接地ラインＧＮＤ2 と非選択である出力ラインを接続することで、クロック入力端子φ1 あるいはφ2 の変動に同期した水平走査部の出力ノイズを抑圧することができる。加えて、外部入力パッド数を少ない構成とすることができるため、チップ面積の増加を抑えることができる。
【００６２】
実施例２における水平走査部について、図７に示す構成を基に説明してきたが、その第１及び第２の基準電位固定回路40，60，・・・は、図７に示した構成以外の構成を用いることも可能である。図11の（Ａ），（Ｂ）に第１及び第２の基準電位固定回路40，60，・・・の変形例の構成を示す。第１及び第２の基準電位固定回路40，60，・・・を図11の（Ａ）に示す構成とした場合、φSTがハイレベルとなると、ＭＯＳトランジスタＭ42は導通状態となるため、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位は第１の接地ラインＧＮＤ1 と接続される。したがってＭＯＳトランジスタＭ43は遮断状態となり、出力ラインＯＵＴ1 と切り離される。φSTがローレベルとなり、φ1 のハイレベルが入力されると、ＭＯＳトランジスタＭ42は遮断状態となり、ＭＯＳトランジスタＭ41は導通状態となるため、ＭＯＳトランジスタＭ43のゲートラインＧ43の電位はハイレベルとなる。したがってＭＯＳトランジスタＭ43は導通状態となり、出力ラインＯＵＴ1 と第２の接地ラインＧＮＤ2 が接続される。このように図11の（Ａ）に示す構成でも、非選択である出力ラインを第２の接地ラインＧＮＤ2 と接続することができる。また、第１及び第２の基準電位固定回路40，60，・・・を図11の（Ｂ）に示す構成とした場合でも、同様に非選択である出力ラインを第２の接地ラインＧＮＤ2 と接続することができる。以上、示したように、第１及び第２の基準電位固定回路40，60，・・・は、図11の（Ａ），（Ｂ）に示す構成でも図７に示した水平走査部と同様な作用効果が得られる。また、図11の（Ａ），（Ｂ）で示した構成以外でも、非選択である出力ラインを接地ラインと接続する回路構成のものであれば、本実施例における各基準電位固定回路として適用可能である。
【００６３】
上記各実施例では、水平走査部の構成を図２あるいは図７の構成としたものについて説明したが、本発明に係る固体撮像装置においては、上記水平走査部の構成を垂直走査部の構成にも適用することができ、これにより垂直走査部の出力ノイズを低減することが可能となる。
【図面の簡単な説明】
【００６４】
【図１】本発明に係る固体撮像装置の実施例１の構成を示す回路構成図、及びその動作を説明するためのタイミングチャートである。
【図２】図１に示した実施例１における水平走査部の詳細な構成を示す回路構成図である。
【図３】図２に示した水平走査部の動作を説明するためのタイミングチャートである。
【図４】図２に示した水平走査部を単一の半導体基板上に形成した態様の一部を断面で示す概念図である。
【図５】図２に示した水平走査部に外部入力用パッドを付加した態様を示す回路構成図である。
【図６】図２に示した水平走査部における各基準電位固定回路の変形例を示す回路構成図である。
【図７】本発明の実施例２に係る固体撮像装置の水平走査部の構成を示す回路構成図である。
【図８】図７に示した水平走査部の動作を説明するためのタイミングチャートである。
【図９】図７に示した水平走査部を単一の半導体基板上に形成した態様の一部を断面で示す概念図である。
【図１０】図７に示した水平走査部に外部入力用パッドを付加した態様を示す回路構成図である。
【図１１】図７に示した水平走査部における各基準電位固定回路の変形例を示す回路構成図である。
【図１２】従来の固体撮像装置の構成例を示す回路構成図、及びその動作を説明するためのタイミングチャートである。
【図１３】図12に示した従来例における水平走査部の構成を示す回路構成図である。
【図１４】図13に示した水平走査部の概略動作を説明するためのタイミングチャートである。
【図１５】図12に示した従来例の水平走査部における問題点を説明するための説明図である。
【図１６】図15に示した問題点説明用の水平走査部の動作を説明するためのタイミングチャートである。
【符号の説明】
【００６５】
１  単位画素
２  垂直走査部
３  垂直信号線
10  ノイズ抑圧部
15  水平信号線
16  出力アンプ
20  水平走査部
30，130   第１の走査回路
40，140   第１の基準電位固定回路
41，141   第１の基準電位固定回路の制御部
50，150   第２の走査回路
60，160   第２の基準電位固定回路
61，161   第２の基準電位固定回路の制御部
ＧＮＤ1   第１の接地ライン
ＧＮＤ2   第２の接地ライン
【図１】
2006094249.tif 000003
【図２】
2006094249.tif 000004
【図３】
2006094249.tif 000005
【図４】
2006094249.tif 000006
【図５】
2006094249.tif 000007
【図６】
2006094249.tif 000008
【図７】
2006094249.tif 000009
【図８】
2006094249.tif 000010
【図９】
2006094249.tif 000011
【図１０】
2006094249.tif 000012
【図１１】
2006094249.tif 000013
【図１２】
2006094249.tif 000014
【図１３】
2006094249.tif 000015
【図１４】
2006094249.tif 000016
【図１５】
2006094249.tif 000017
【図１６】
2006094249.tif 000018