(57)【要約】【課題】  アクティブマトリクス基板における垂直走査方向（映像信号線に平行な方向に）に隣接する画素電極間のショートを効率よく検出できるアクティブマトリクス基板の検査方法を提供する。【解決手段】  アクティブマトリクス基板における能動回路のマトリクス状配列領域内の画素電極８を分離形成する際に、直交する２つの方向の画素間隙１７を少なくとも２回のフォトリソグラフィー工程に分割して形成し、分離された画素電極８の隣り合う列又は行同士に電圧を印加し、電流を測定することにより、隣り合う列または行同士のショートを検出する。【選択図】図３
2006267416.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数の走査信号線と複数の映像信号線とが互い直交して形成され、前記複数の走査信号線と前記複数の映像信号線の交差部に各信号線と接続された複数の画素がマトリクス状に配置されたアクティブマトリクス基板の検査方法において、
前記複数の画素の画素電極を形成する際、前記複数の映像信号線に平行な方向に、第1くし型金属線と前記第1くし型金属線の間に挿入され、かつ前記第1くし型金属線と絶縁層を介して形成された第２くし型金属線とを形成した後、前記第1、第２くし型金属線間に電圧を印加し、検出される電流の有無により前記第1、第２くし型金属線間に第1ショートがあるかどうかの判定を行い、
次に、前記第1ショートが検出なしと判定された場合には、前記複数の映像信号に直交する走査信号線の方向に、所定の間隔を有した複数の垂直金属線を形成した後、隣接する２つの映像信号線に順次電圧を印加し、検出される電流の有無により前記複数の垂直金属線間に第２ショートがあるかどうかの判定を行い、前記第1ショートが検出ありと判定された場合に、前記複数の垂直配線を形成しない指示信号の出力を行うことを特徴とするアクティブマトリクス基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等に用いられるアクティブマトリクス基板の検査方法に関するものである。
【背景技術】
【０００２】
従来より、液晶表示装置、ＥＬ表示装置、プラズマ表示装置などの表示装置の駆動方式として、マトリクス状に配置された画素電極の各々にスイッチング素子を接続して選択駆動することにより、表示パターンを形成するアクティブマトリクス駆動方式が知られている。
アクティブマトリクス駆動方式の表示装置に用いられるアクティブマトリクス基板には、画素電極とこの画素電極を選択駆動するスイッチング素子とが形成されている。
【０００３】
以下、その単位画素部分を、図４により、説明する。
図４は、液晶を用いた画像表示装置のパネル部における単位画素部分の断面構成図である。
【０００４】
同図において、１はＳｉ基板であり、その上に半導体プロセスによってＭＯＳ−ＦＥＴ（以下、単にＦＥＴともいう）２と電荷蓄積容量３が形成されている。ここで、４は絶縁体層、５はＦＥＴ２のソース、６はゲート、７はドレインである。また、８は絶縁体層４上に形成された画素電極であり、その下側の一部がＦＥＴ２のドレイン７に接続されていると共に、その接続部分から板状の導体部９を側方へ延ばし、導体部９とＳｉ基板１との間にＳｉＯ2からなる絶縁膜１０を介在させることで電荷蓄積容量３を構成している。
従って、Ｓｉ基板１に対して画素電極８とスイッチング素子であるＦＥＴ２と電荷蓄積容量部３からなる能動回路が形成されており、その能動回路がＳｉ基板１上に多数個マトリクス状に配列形成されることでアクティブマトリクス基板（以下、第１基板ともいう）１１を構成している。
【０００５】
一方、２１は第２基板であり、ガラス基板２２の片面に透明な共通電極膜２３を形成した構成になっている。そして、第１基板１１における能動回路の形成面側と第２基板２１における共通電極膜２３の形成面側を対向させて、その間隙に液晶３０を封止してあり、全体として画像表示装置のパネル部を構成している。なお、２４、２５はそれぞれ共通電極膜２３と画素電極８の表面に形成された配向膜である。
【０００６】
ところで、同図には図示されていないが、第１基板１１には、図５の等価回路図に示すように、各能動回路をＸ軸方向（水平走査方向）とＹ軸方向（垂直走査方向）に分割する形で、垂直アドレス回路１２によって制御される各走査信号用配線（単に、走査信号線ともいう）１３と、水平アドレス回路１４によって順次ＯＮ／ＯＦＦ制御される各ＦＥＴ１５を介して画素信号が印加される映像信号用配線（単に、映像信号線）１６とが交差する形でそれぞれ導体パターンとして形成されている。そして、各走査信号用配線１３はその配線に沿った各能動回路のＦＥＴ２のゲート６に接続されており、また各映像信号用配線１６はその配線に沿った各能動回路のＦＥＴ２のソース５に接続されている。
【０００７】
次に、この画像表示装置の動作を図４に示した画素の構造と図５の回路構成を参照しながら説明する。
まず、垂直アドレス回路１２は映像信号に含まれる水平同期信号に同期して各走査信号用配線１３へ走査信号Ｘｊを順次出力し、走査信号Ｘｊが出力された走査信号用配線１３に接続されているＦＥＴ２をＯＮ状態にする。その状態で、水平アドレス回路１４は映像信号が含む画素信号の時系列的な出力タイミングに同期して映像信号５１、５２、５３により供給される書込み制御信号Ｙｊを各ＦＥＴ１５へ順次出力し、各ＦＥＴ１５を順次ＯＦＦ→ＯＮ→ＯＦＦの状態に切換えてゆく。
【０００８】
その結果、走査信号Ｘｊが出力された走査信号用配線１３に接続されているＦＥＴ２を介して各画素電極８に画素信号に対応する電圧が印加され、その各画素電極８とそれに対向した共通電極膜２３の部分領域との間に介在する液晶３０の容量及び画素電極８に付加されている電荷蓄積容量部３の容量に電荷が蓄積される。
そして、電荷蓄積容量部３の各容量に蓄積された電荷は次フィールドで書換えられるまで保持され、各画素電極８と共通電極膜２３の対向領域に介在した液晶３０が印加電圧に対応した電界によってその光透過率を変化させることに基づいて入射光Ｌが各画素電極８の領域毎に変調され、その結果、画素単位で変調された出射光が得られる。従って、この画像表示装置のパネル部には入力映像信号に対応した画像がフィールド単位で順次表示されることになる。
【０００９】
ここで、上記のような液晶等の電気光学材料と能動回路で画素を構成する画像表示装置では、表示画像の高解像度化に伴い、各画素部分における素子欠陥の発生等が重要な問題になっている。表示上確認される欠陥としては、画素単位で発生する点状欠陥と、同一の映像信号用配線又は走査信号用配線に沿った画素で組織的に発生する線状欠陥とがあるが、特に線状欠陥は表示画面で著しく目立つために致命的な欠陥となる。
そのため、従来から、完成した画像表示装置のパネル部について、前記の欠陥の有無を確認するための検査工程が不可欠になっている。すなわち、上記の欠陥が一つでもあれば、不良品として廃棄する必要がある。
【００１０】
この画像表示装置（アクティブマトリクス基板の場合もある）の欠陥検査方法には、従来、大別すると次のような方法がある。
（１）完成した画像表示装置の表示状態を直接的な目視手段又は光センサを用いた手段によって確認する方法。
（２）通常の映像信号の書込み動作で各能動回路の容量に電荷を蓄積させた後、蓄積された電荷を逆に読出すことにより、各能動回路が正常に動作しているか否かを電気的に検査する方法（例えば、特許文献１参照。）。
（３）通常の映像信号入力線の入力端子に検査信号を入力して能動回路を動作させ、入力端子に生じる電位または電流を測定する方法（例えば、特許文献２参照。）。
【００１１】
なお、（１）の方法は、画像表示装置を完成した後に実行され、（２）及び（３）の方法はアクティブマトリクス基板（第１基板）を完成した後の液晶３０の組込み前に実行される。
【特許文献１】特開平３−１４２４９９号公報
【特許文献２】特開平８−６０４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上記した各欠陥検査方法には次のような問題点がある。
まず、上記（１）の検査方法によれば、表示上の欠陥の有無及び欠陥の発生箇所は確認できるが、欠陥の発生原因（断線や短絡等）を特定できないし、液晶注入後の検査であるため、欠陥が確認された場合には、液晶注入工程を経た分の余計な製造コストが無駄になってしまうという問題がある。
また、上記（２）の検査方法によれば、液晶３０の組込み前のアクティブマトリクス基板を検査できることを除けば、表示上の欠陥の有無及び欠陥の発生箇所は確認できるが、欠陥の発生原因（断線や短絡等）を特定できないという問題がある。
【００１３】
また、上記（３）の検査方法によれば、欠陥の発生箇所や発生原因の特定もある程度可能であるが、以下に示すような問題がある。
すなわち、アクティブマトリクス基板１１の製造過程において、画素電極８を形成する際には、フォトリソグラフィー技術が用いられる。
画素電極８を形成したときの基板表面の形態を示したものを図３に示す。図３は、アクティブマトリクス基板の画素電極パターンを示す図である。
画素電極８の表面積は大きい方が画像表示装置の性能上望ましく、そのため画素間隙１７はできる限り狭い方が望ましい。従って、できる限り狭い画素間隙１７を実現するためにフォトリソグラフィー技術の能力限界に近いパターン間隙にて画素間隙１７をエッチングして形成する必要が生じる。しかし、何らかのプロセス上の異常が生じた場合、隣接する例えば画素電極間がショートしてしまう可能性がある。
【００１４】
上記（３）の方法では水平走査方向に隣接する例えば画素電極８ａと画素電極８ｂとのショートを検出するために、画素電極８ａ及び画素電極８ｂにそれぞれ映像信号を印加して、この映像信号間の差を検出することにより、異常（ショート）を検査している。ここで、画素電極間のショートは水平走査方向に隣接する画素電極８ａと画素電極８ｂとの間に限らず、垂直走査方向に隣接する例えば画素電極８ａと画素電極８ｃとの間でも同じ確率で発生する。この場合、画素電極８ａと画素電極８ｃに対する信号線は同一の映像信号になるため、映像信号の入力側の信号変化により異常を検出することは出来ず、これを検出するには、映像表示装置を完成するまで、欠陥の検出が不可能で、多大のコストのロスを生じているという問題があった。
【００１５】
そこで、本発明は、上記問題を解決し、アクティブマトリクス基板における垂直走査方向（映像信号線に平行な方向に）に隣接する画素電極間のショートを効率よく検出できるアクティブマトリクス基板の検査方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
上記目的を達成するための手段として、本発明のアクティブマトリクス基板の検査方法は、基板上に複数の走査信号線と複数の映像信号線とが互い直交して形成され、前記複数の走査信号線と前記複数の映像信号線の交差部に各信号線と接続された複数の画素がマトリクス状に配置されたアクティブマトリクス基板の検査方法において、前記複数の画素の画素電極を形成する際、前記複数の映像信号線に平行な方向に、第1くし型金属線と前記第1くし型金属線の間に挿入され、かつ前記第1くし型金属線と絶縁層を介して形成された第２くし型金属線とを形成した後、前記第1、第２くし型金属線間に電圧を印加し、検出される電流の有無により前記第1、第２くし型金属線間に第1ショートがあるかどうかの判定を行い、次に、前記第1ショートが検出なしと判定された場合には、前記複数の映像信号に直交する走査信号線の方向に、所定の間隔を有した複数の垂直金属線を形成した後、隣接する２つの映像信号線に順次電圧を印加し、検出される電流の有無により前記複数の垂直金属線間に第２ショートがあるかどうかの判定を行い、前記第1ショートが検出ありと判定された場合に、前記複数の垂直配線を形成しない指示信号の出力を行うことを特徴とするアクティブマトリクス基板の検査方法を提供しようとするものである。
【発明の効果】
【００１７】
本発明のアクティブマトリクス基板の検査方法は、請求項１記載によれば、前記複数の画素の画素電極を形成する際、前記複数の映像信号線に平行な方向に、第1くし型金属線と前記第1くし型金属線の間に挿入され、かつ前記第1くし型金属線と絶縁層を介して形成された第２くし型金属線とを形成した後、前記第1、第２くし型金属線間に電圧を印加し、検出される電流の有無により前記第1、第２くし型金属線間に第1ショートがあるかどうかの判定を行い、次に、前記第1ショートが検出なしと判定された場合には、前記複数の映像信号に直交する走査信号線の方向に、所定の間隔を有した複数の垂直金属線を形成した後、隣接する２つの映像信号線に順次電圧を印加し、検出される電流の有無により前記複数の垂直金属線間に第２ショートがあるかどうかの判定を行い、前記第1ショートが検出ありと判定された場合に、前記複数の垂直配線を形成しない指示信号の出力を行うので、アクティブマトリクス基板における垂直走査方向（映像信号線に平行な方向に）に隣接する画素電極間のショートを効率よく検出できるアクティブマトリクス基板の検査方法を提供できるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。
【実施例】
【００１９】
本発明のアクティブマトリクス基板の実施例を、上述した図４及び５により説明する。
まず、アクティブマトリクス基板の構成を説明する。
アクティブマトリクス基板（第１基板）１１には、Ｓｉ基板１面に、少なくともスイッチング素子（ＦＥＴ）２と電荷蓄積容量３と、スイッチング素子２の出力端子（ドレイン）７に接続された画素電極８とからなる能動回路がマトリクス状に配列・形成されている。
【００２０】
ここで、４、４ａは絶縁体層、５はＦＥＴ２のソース、６はゲート、７はドレインである。また、画素電極８は絶縁体層４ａの上に形成されて、その下側の一部がＦＥＴ２のドレイン７に接続されていると共に、その接続部分から板状の導体部９が側方に伸びており、導体部９とＳｉ基板１の間にＳｉＯ2の絶縁膜１０を介在させることで電荷蓄積容量３を構成している。
【００２１】
また、前記の各能動回路をＸ軸方向（水平走査方向）とＹ軸方向（垂直走査方向）に分割する態様で複数の走査信号用配線１３と画素信号の書込みを制御するスイッチング素子１５を介した複数の映像信号用配線１６とが交差する形で形成されており、前記の各能動回路のスイッチング素子２の入力端子（ソース）５には対応する映像信号用配線１６が、スイッチング制御端子（ゲート）６には対応する走査信号用配線１３がそれぞれ接続されている。
以上の構造は、公知の方法で製造される。
【００２２】
アクティブマトリクス基板１１の製造過程において、画素電極８を形成する際には、まずアルミをスパッタにより所定の絶縁体層４ａ表面に形成し、フォトリソグラフィーとドライエッチにより画素電極８間の画素間隙１７に対応したパターンのアルミを除去する（画素電極分離工程）。
このとき、画素電極分離工程は、第１の画素電極分離工程と第２の画素電極分離工程よりなる。
【００２３】
まず、第１の画素電極分離工程を説明する。
図１は、本発明のアクティブマトリクス基板の検査方法の実施例における第１の画素分離工程後の画素電極パターンを示す図である。
同図において、斜線ハッチング部分および画素電極パターン内の黒線部分は、絶縁体層４ａ表面に形成したアルミをエッチングにより除去してあることを示している。通常は画素電極８の４辺全てを一度に除去して正方形の画素を分離するが、本発明においては画素電極８の４辺のうち上下２辺のみをまず除去する。
【００２４】
すなわち、水平走査方向に配列すべき画素電極８の行の上下の間隙１７及び奇数行の最後の画素電極例えば１行目の図示右端の画素電極８ｄの右側の左右の間隙１７ｄと、偶数行の最初の画素電極例えば２行目の図示左端の画素電極８ａの左側の左右の間隙１７ａとをエッチングにより形成する。
この第１の画素電極分離工程により、噛合うが電気的に分離された櫛型の２つの領域４０ａ、４０ｂが形成される。
【００２５】
領域４０ａに接続する外部引出電極４１を、領域４０ｂに接続する外部引出し電極４２を、それぞれ上記アルミのエッチングの際に形成しておく。
第１の画素電極分離工程が完了後、外部引出電極４１と外部引出電極４２間に、所定の直流電圧例えば４Ｖの直流電圧を印加して流れる電流を測定することで、垂直走査方向に隣接することになる画素電極８ａと画素電極８ｃとの間のショートを検出することが可能となる。すなわち、測定される電流が０の場合はショート無しと判定し、一定以上の電流が流れた場合は画素間にショートがあると判定する。
【００２６】
ショートが１箇所でも存在すると形成すべきアクティブマトリクス基板１１は不良品となるので、このように測定検査することによって、垂直方向に隣接する画素電極８間のショートを確実に検出でき、良品を判別できる。これらにショートの欠陥がない良品のアクティブマトリクス基板１１となるべき基板を、次の第２の画素電極分離工程に進める。
【００２７】
第２の画素電極分離工程では、図２に示すマスクを用いてフォトリソグラフィー技術によって、所定のアルミをエッチングする。
図２は、本発明のアクティブマトリクス基板の検査方法の実施例における第２の画素電極分離工程に用いるフォトマスクパターンを示す図である。
同図において、実線部は、マスクの開口部を示し、このマスクを使用して、開口部に対応して画素電極８の左右の間隙１７がエッチングによって形成される。点線部は、画素電極の上下の間隙１７を示している。
【００２８】
この第２の画素電極分離工程により、図３に示すアクティブマトリクス基板が得られる。
図３は、アクティブマトリクス基板の画素電極パターンを示す図である。
同図において、ハッチング部及び画素電極パターン内の実線部はアルミの除去された部分であり、正方形状の画素電極８が所定の間隙１７で形成されている。
なお、画素電極間隙１７がクロスするポイントすなわち画素電極間隙の交点８Ａは２回エッチングされるため他の位置の間隙より若干凹み量が多くなってしまうが、画像上の問題は生じない。
【００２９】
ここで、水平走査方向に隣接する画素電極８間例えば画素電極８ａと画素電極８ｂ間のショートの検出を行う。これを、図５によって説明する。
アクティブマトリクス基板１１のスイッチング素子２の入力端子に接続する隣接する複数例えば２本の映像信号用配線１６に、図示左から右に向って映像信号５１、映像信号５２をそれぞれ供給する。映像信号５１、映像信号５２は、４Ｖの同一周波数の数ＭＨｚのパルス波であり、映像信号５１と映像信号５２は互いに位相が反転している。
【００３０】
水平アドレス回路１４より、所定のＦＥＴ１５を同時にＯＮする制御信号Ｙｊを印加して対応する画素電極８ａ及び画素電極８ｂをＯＮにし、映像信号用配線を通して映像信号５１、映像信号５２を供給する。
一方、垂直アドレス回路１２より、所定の走査信号用配線１３に走査信号Ｘｊを供給して画素電極８ａ及び８ｂに対応するＦＥＴ２をＯＮにする。これにより、映像信号５１は
それぞれ対応する画素電極８ａ及び画素電極８ｂに供給される。
【００３１】
あるタイミングでは４Ｖの映像信号５１及び−４Ｖ映像信号５２（これらは、一方がプラスのときは、他方はマイナスになる）の供給側には電流計６１及び電流計６２がそれぞれ接続されており、画素電極８ａと画素電極８ｂとの間にには８Ｖ印加されており、画素電極８ａと画素電極８ｂとがショートしていると、それらの電流計６１、６２に電流が流れるので、この電流を検出して、ショートが有ることがわかる。電流計６１、６２に電流が流れなければ、ショートが無いと判定できる。
【００３２】
この動作を順次、水平走査方向の隣接する画素電極に繰り返すことによって、水平方向を検査でき、さらに垂直方向にシフトしてこれを繰り返せばアクティブマトリクス基板１１のすべての水平走査方向の隣接する画素電極８間のショートの有無を検出できる。
これらの２回の検査で良品となったアクティブマトリクス基板１１は、対向する第２電極との間に液晶を封止して、画像表示装置に組み立てられる。
【００３３】
以上説明したように、本発明のアクティブマトリクス基板の検査方法においては、画素電極分離工程を第１の画素電極分離工程と第２の画素電極分離工程に分離するとともに、第１の画素電極分離工程後に、垂直方向に隣接する画素電極間のショートを検出する検査を行い、第２の画素電極分離工程後に得られる正規の画素電極については、水平走査方向に隣接する画素電極間のショートを検出するので、これまで検出が不可能であった垂直方向に隣接する画素電極間のショートを高感度に検出できる。
【図面の簡単な説明】
【００３４】
【図１】本発明のアクティブマトリクス基板の検査方法の実施例における第１の画素電極分離工程後の画素電極パターンを示す図である。
【図２】本発明のアクティブマトリクス基板の検査方法の実施例における第２の画素電極分離工程に用いるフォトマスクパターンを示す図である。
【図３】アクティブマトリクス基板の画素電極パターンを示す図である。
【図４】液晶を用いた画像表示装置のパネル部における単位画素部分の断面構成図である。
【図５】液晶を用いた画像表示装置の等価回路図である。
【符号の説明】
【００３５】
１…Ｓｉ基板、２…ＦＥＴ(スイッチング素子)、３…電荷蓄積容量、４、４ａ…絶縁体層、５…ソース(入力端子)、６…ゲート(スイッチング制御端子)、７…ドレイン(出力端子)、８、８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ、８ｇ…画素電極、８Ａ…画素電極間隙の交点、９…導体部、１０…絶縁膜、１１…アクティブマトリクス基板（第１基板）、１２…垂直アドレス回路、１３…走査信号用配線（走査信号線）、１４…水平アドレス回路、１５…ＦＥＴ(スイッチング素子)、１６…映像信号用配線、（映像信号線）、１７…画素間隙、２１…第２基板、２２…ガラス基板、２３…共通電極膜、２４、２５…配向膜、３０…液晶(光変調層)、４０ａ、４０ｂ…領域、４１、４２…外部引出電極、５１、５２、５３…映像信号。
【図１】
2006267416.tif 000003
【図２】
2006267416.tif 000004
【図３】
2006267416.tif 000005
【図４】
2006267416.tif 000006
【図５】
2006267416.tif 000007