(57)【要約】【課題】ＭＯＳ型固体撮像装置の黒つぶれ抑圧回路を構成するトランジスタのＶｔが設計値から変動した場合にも安定した動作を確保できるＭＯＳ型固体撮像装置を提供する。【解決手段】画素信号をクランプするクランプ容量９と並列にバイパストランジスタ１０が設けられており、高輝度情報時には、画素からの過飽和電荷をバイパストランジスタ１０のポテンシャルを超えて出力信号線に移動させる。バイパストランジスタ１０のゲート信号はバイアス回路１３から入力される。バイアス回路１３は、リセットトランジスタ３と同じデプレッション型トランジスタ１１と、バイパストランジスタ１０と同じトランジスタ１２とを直列に接続して構成される。【選択図】図１
2006238283.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた輝度情報を出力するＭＯＳ型固体撮像装置であって、
初期化時の光電変換部の出力電圧に対応するリセット電圧と、受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルが、１次元、又は２次元状に複数個配列されている撮像手段と、
前記単位セル毎に、前記リード電圧が所定の範囲の電圧である場合に、前記リセット電圧と当該リード電圧との差分を示す輝度情報を出力し、当該リード電圧が前記所定の範囲
の電圧でない場合に、高輝度を示す輝度情報を出力する出力手段と、を備え、
前記出力手段は、前記リード電圧が所定の範囲であれば非導通、所定の範囲でなければ導通するバイパストランジスタを少なくとも備え、
前記バイパストランジスタを動作させるためのバイアス回路が異なる種類のトランジスタにより構成されることを特徴とするＭＯＳ型固体撮像装置。
【請求項２】
受光量に応じた輝度情報を出力するＭＯＳ型固体撮像装置であって、
初期化時の光電変換部の出力電圧に対応するリセット電圧と、受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルが、１次元、又は２次元状に複数個配列されている撮像手段と、
前記リード電圧が所定の範囲の電圧であれば入射光は高輝度ではないと判定し、前記リード電圧が所定の電圧でない場合には入射光は高輝度であると判定する判定手段と、
前記判定手段によって入射光が高輝度でないと判定された場合は前記リセット電圧と当該リード電圧との差分を示す輝度情報を出力し、前記判定手段によって入射光が高輝度であると判定された場合は、高輝度を示す輝度情報を出力する出力手段と、を備え、
前記判定手段は、
前記リード電圧が所定の範囲であれば非導通、所定の範囲でなければ導通するバイパストランジスタと、
前記バイパストランジスタによって充電される電荷を保持する判定容量と、
前記判定容量の電圧を増幅する判定増幅回路と、
前記判定増幅回路の出力が所定の範囲であれば非導通、所定の範囲でなければ導通するクリップトランジスタと、を少なくとも備え、
前記バイパストランジスタを動作させるためのバイアス回路が異なる種類のトランジスタにより構成されることを特徴とするＭＯＳ型固体撮像装置。
【請求項３】
前記バイアス回路は一のトランジスタと他のトランジスタとにより構成され、
前記一のトランジスタは、前記撮像手段におけるリセットトランジスタと同じで、
前記他のトランジスタは、前記バイパストランジスタと同じであることを特徴とする請求項１または２記載のＭＯＳ型固体撮像装置。
【請求項４】
前記一のトランジスタと前記他のトランジスタとは直列に接続され、
前記一のトランジスタは電源側に、前記他のトランジスタはＧＮＤ側に配置されることを特徴とする請求項３記載のＭＯＳ型固体撮像装置。
【請求項５】
前記一のトランジスタのゲート入力をＧＮＤに固定することを特徴とする請求項４記載のＭＯＳ型固体撮像装置。
【請求項６】
前記一のトランジスタのゲート入力に０から電源電圧までの任意の電圧を印加することを特徴とする請求項４記載のＭＯＳ型固体撮像装置。
【請求項７】
前記一のトランジスタのゲート入力をＧＮＤに固定し、前記他のトランジスタと同じ構成のトランジスタのゲート入力にパルス状の信号を印加することを特徴とする請求項４記載のＭＯＳ型固体撮像装置。
【請求項８】
前記パルス状の電圧は、前記バイパストランジスタのゲート電圧が安定する期間以上保持され、前記出力手段におけるサンプリングトランジスタがＯＮするよりも早く立ち下がることを特徴とする請求項７記載のＭＯＳ型固体撮像装置。
【請求項９】
前記一のトランジスタはデプレッション型トランジスタで、前記他のトランジスタはエンハンスメント型トランジスタであることを特徴とする請求項３ないし８のいずれかに記載のＭＯＳ型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を入射して光電変換する単位セルが、半導体基板上に１次元又は２次元に配置しているＭＯＳ型固体撮像装置に関し、特に、強い光を照射した時に画面が黒つぶれる現象を防止するための技術に関する。
【背景技術】
【０００２】
近年、家庭用ビデオカメラやデジタルスチルカメラなど、ＭＯＳ型固体撮像装置を用いた撮像機器が普及している。これらの撮像機器に用いられるＭＯＳ型固体撮像装置は、雑音が低い等の優れた特徴がある反面、強い光が入射したときに画面が黒つぶれするという問題がある。
【０００３】
従来のＭＯＳ型固体撮像装置は、この黒つぶれ現象を解決するために、単位セルから出力される光電変換信号の出力経路にあるクランプコンデンサをバイパスさせるトランジスタを装備し、黒つぶれ発生時の所定範囲外の電圧が発生した場合にバイパストランジスタを作動させて高輝度を示す輝度情報を出力する（例えば、特許文献１参照）。
【０００４】
以下、従来のＭＯＳ型撮像装置の回路構成について説明する。
【０００５】
図５に示した回路構成は、ＭＯＳ型固体撮像装置を画素部６と信号処理部１６とバイアス回路部１３とに分けて示したものであり、画素部６は、光電変換素子１と転送トランジスタ２とリセットトランジスタ３及び増幅用トランジスタ５で構成される。信号処理回路部１６は、サンプリングトランジスタ８とクランプ容量９とバイパストランジスタ１０とサンプリング容量１４及びクランプトランジスタ１５で構成される。バイアス回路部１３は、バイアストランジスタ１１とバイアストランジスタ１２から構成される。バイアス回路１３からある一定の電圧がバイパストランジスタ１０のゲートに供給した場合の黒つぶれ現象について以下に説明する。
【０００６】
図６は、上記のＭＯＳ型固体撮像装置における各制御パルスのタイミングを示す図で
ある。
【０００７】
図７（ａ）〜（ｄ）、及び図８は、画像が暗くなったり、画像が黒つぶれするほどの強い光を入射したとき（以下、「高輝度時」という）の、各タイミングにおける画素回路６の領域毎のポテンシャル状態を示す図である。
【０００８】
ここで、図７に示した図は、それぞれ図６に示したａ〜ｄのタイミングに対応し、図８はタイミングｄにおいて図７（ｄ）の場合よりも強い光を入射した時、又はタイミングｄよりもさらに後のタイミングに対応し、何の対策も施さなければ黒つぶれが発生する状態を示す図である。
【０００９】
なお、高輝度時の中でもタイミングｂにおいて、第１信号出力線の電荷がバイパストランジスタ１０のポテンシャルを超えてしまう程ではない場合を第１輝度時とし、第１信号出力線の電荷がバイパストランジスタ１０のポテンシャルを超えてしまう程である場合を第２高輝度時とする。
【００１０】
図９（ａ）は、第１高輝度時の、タイミングｂにおける信号処理回路１６中の領域毎のポテンシャルの状態を示す図である。
【００１１】
図９（ｂ）は、第１高輝度時のタイミングｂ’における信号処理回路１６中の領域毎のポテンシャルの状態を示す図である。
【００１２】
図９（ｃ）は、第１高輝度時のタイミングｄにおける信号処理回路１６中の領域毎のポテンシャルの状態を示す図である。
【００１３】
図１０（ａ）は、第２高輝度時のタイミングｂにおける信号処理回路１６中の領域毎のポテンシャルの状態を示す図である。
【００１４】
図１０（ｂ）は、第２高輝度時のタイミングｂ’における信号処理回路１６中の領域毎のポテンシャルの状態を示す図である。
【００１５】
図１０（ｃ）は、第２高輝度時のタイミングｄにおける信号処理回路１６中の領域毎のポテンシャルの状態を示す図である。
【００１６】
ここで、図７〜図１０の各図は、上半分が回路の概略を示し、下半分が上半分の回路の各位置に対応する領域毎のポテンシャルの状態を示している。
【００１７】
以下に、高輝度時の画素回路６中のポテンシャルの遷移、及び信号処理回路１６中の領域毎のポテンシャルの遷移を図７（ａ）〜（ｄ）、図８、図９（ａ）〜（ｃ）、及び図１０（ａ）〜（ｃ）に沿って説明する。
【００１８】
図６に示したタイミングａにおいて、転送トランジスタ２がＯＦＦ、リセットトランジスタ３がＯＮなので、通常時であれば光電変換素子１で生じた電荷はＦＤ部４に遷移しないが、第１高輝度時及び第２高輝度時では、図７（ａ）に示すように、光電変換素子１で生じた電荷は転送トランジスタ２のポテンシャルを超えてしまいＦＤ部４に移動し、同時にＦＤ部４の電荷はＶＤＤ端子に移動する。
【００１９】
図６に示したタイミングｂにおいて、リセットトランジスタ３がＯＮからＯＦＦになるが、図７（ｂ）に示すように、引き続き光電変換素子１で生じた電荷は転送トランジスタ２のポテンシャルを超えてＦＤ部４に移動するため、ＦＤ部４の電圧がＶＤＤより低い電圧になってしまう。また、このとき、クランプトランジスタ１５がＯＮなので、第１高輝度時では、図９（ａ）に示すように第２信号出力線の電圧がＶＤＤにリセットされ、第１信号出力線の電荷はバイパストランジスタ１０のポテンシャルを超えず、第２高輝度時では、図１０（ａ）に示すように、第２信号出力線の電圧がＶＤＤにリセットされるが、同時に第１信号出力線の電荷がバイパストランジスタ１０のポテンシャルを超えてしまい、第２信号出力線に移動する。
【００２０】
図６に示したタイミングｂ’において、クランプトランジスタ１５がＯＮからＯＦＦになり、通常時であれば第２信号出力線の電圧がＶＤＤにセットされた状態で、リセット電圧とＶＤＤとの差分がクランプ容量９に保持されるが、第１高輝度時では、図９（ｂ）に示すように通常時より小さいリセット電圧とＶＤＤとの差分がクランプ容量９に保持され、第２高輝度時では図１０（ｂ）に示すように、第１信号出力線の電荷がバイパストランジスタ１０のポテンシャルを超えて第２信号出力線に移動し、クランプ容量９には殆ど電圧の差分は保持されない。
【００２１】
なお、図６に示したタイミングｂおよびｂ’において、第２高輝度時に、第１信号出力線の電荷がバイパストランジスタ１０のポテンシャルを超えて第２信号出力線に移動し、クランプ容量９には殆ど電圧の差分は保持されないが、このような場合であっても出力結果は同じになるので、以後の動作が重要である。
【００２２】
図６に示したタイミングｃにおいて、リセットトランジスタ３がＯＦＦのまま、転送トランジスタ２がＯＮになるので、図７（ｃ）に示すように光電変換素子１で生じた電荷がＦＤ部４に移動する。
【００２３】
図６に示したタイミングｄにおいて、図７（ｄ）に示すようにリセットトランジスタ３がＯＦＦのままで、転送トランジスタ２がＯＦＦになるので、光電変換素子１で生じた電荷がＦＤ部４に読み出される。
【００２４】
ここで、ＦＤ部４の電圧が変化し、この変化後の電圧が増幅用トランジスタ５により増幅されるので、第１信号出力線の電圧が読み出し電圧に変化し、通常時であればリセット電圧とＶＤＤとの差分がクランプ容量９に保持されているので、第２信号出力線の電圧が「ＶＤＤ−第１信号出力線の電圧変化分相当」となり、この電圧が輝度情報として出力されるが、第１高輝度時及び第２高輝度時では、それぞれ図９（ｃ）及び図１０（ｃ）に示すように、第１信号出力線の電荷がバイパストランジスタ１０のポテンシャルを超えて第２信号出力線に移動し、第２出力信号線の電圧が「第１信号出力線の電圧相当」となるので高輝度を示す電圧となり、この電圧が輝度情報として出力される。
【特許文献１】特開２００４−３１２７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、従来のＭＯＳ型固体撮像装置のバイアス回路構成では、Ｖｔの変動を補正することができなかった。これは、バイアス回路構成をバイパストランジスタ１０と同じトランジスタを用いて構成しているためである。上記高輝度時の黒つぶれ抑圧動作で説明した通り、バイパストランジスタ１０とリセットトランジスタ３が黒つぶれ抑圧機能を動作させるためには重要になる。
【００２６】
図１１はリセットトランジスタ３のＶｔが変動した場合について示したものであり、図１１（ａ）と図１１（ｂ）はリセットトランジスタ３のＶｔが高く変動した場合、図１１（ｃ）と図１１（ｄ）はリセットトランジスタ３のＶｔが低く変動した場合を示したものである。
【００２７】
図１１（ａ）では、リセット動作時のポテンシャル状態であり、リセットトランジスタ３のＶｔが高い事からＦＤ部４のリセットレベルが低くなる。
【００２８】
図１１（ｂ）では、リセットが解除時のポテンシャル状態であり、リセットレベルが低い分、信号レベルは大きく出力される。
【００２９】
図１１（ｃ）では、リセット時のポテンシャル状態であり、リセットトランジスタ３のＶｔが低い事からＦＤ部４のリセットレベルが高くなる。
【００３０】
図１１（ｄ）では、リセット解除時のポテンシャル状態であり、リセットレベルが高い分、信号レベルは小さく出力される。
【００３１】
図１２はバイパストランジスタ１０のＶｔが変動した場合について示したものであり、図１２（ａ）はバイパストランジスタ１０のＶｔが高くばたついた場合、図１２（ｂ）はバイパストランジスタ１０のＶｔが低く変動した場合を示したものである。
【００３２】
図１２（ａ）では、バイパストランジスタ１０のＶｔが高いため、ポテンシャルを超えて第２信号出力線に移動する電荷が少なくなる。
【００３３】
図１２（ｂ）では、バイパストランジスタ１０のＶｔが低いため、ポテンシャルを超えて第２信号出力線に移動する電荷が多くなる。このことから、リセットトランジスタ３とバイパストランジスタ１０の双方のＶｔが悪い組み合わせで変動した場合、図１２（ｃ）と図１２（ｄ）に示しているように、黒つぶれ抑圧機能が働いても飽和レベルが低下する、黒つぶれ抑圧機能が動作しないという問題が発生する。
【００３４】
本発明は、上記従来の問題点を解決するもので、ＭＯＳ型固体撮像装置のリセットトランジスタ３とバイパストランジスタ１０のＶｔ変動をバイアス回路１３で補正することにより、高輝度時の黒つぶれ機能が安定動作するＭＯＳ型固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００３５】
上記課題を解決するため、本発明のＭＯＳ型固体撮像装置は、受光量に応じた輝度情報を出力するＭＯＳ型固体撮像装置であって、初期化時の光電変換部の出力電圧に対応するリセット電圧と、受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルが、１次元、又は２次元状に複数個配列されている撮像手段と、前記単位セル毎に、前記リード電圧が所定の範囲の電圧である場合に、前記リセット電圧と当該リード電圧との差分を示す輝度情報を出力し、当該リード電圧が前記所定の範囲の電圧でない場合に、高輝度を示す輝度情報を出力する出力手段と、を備え、前記出力手段は、前記リード電圧が所定の範囲であれば非導通、所定の範囲でなければ導通するバイパストランジスタを少なくとも備え、前記バイパストランジスタを動作させるためのバイアス回路が異なる種類のトランジスタにより構成されることを特徴とする。
【００３６】
本発明の別のＭＯＳ型固体撮像装置は、受光量に応じた輝度情報を出力するＭＯＳ型固体撮像装置であって、初期化時の光電変換部の出力電圧に対応するリセット電圧と、受光量に応じた光電変換部の出力電圧に対応するリード電圧とを出力する単位セルが、１次元、又は２次元状に複数個配列されている撮像手段と、前記リード電圧が所定の範囲の電圧であれば入射光は高輝度ではないと判定し、前記リード電圧が所定の電圧でない場合には入射光は高輝度であると判定する判定手段と、前記判定手段によって入射光が高輝度でないと判定された場合は前記リセット電圧と当該リード電圧との差分を示す輝度情報を出力し、前記判定手段によって入射光が高輝度であると判定された場合は、高輝度を示す輝度情報を出力する出力手段と、を備え、前記判定手段は、前記リード電圧が所定の範囲であれば非導通、所定の範囲でなければ導通するバイパストランジスタと、前記バイパストランジスタによって充電される電荷を保持する判定容量と、前記判定容量の電圧を増幅する判定増幅回路と、前記判定増幅回路の出力が所定の範囲であれば非導通、所定の範囲でなければ導通するクリップトランジスタと、を少なくとも備え、前記バイパストランジスタを動作させるためのバイアス回路が異なる種類のトランジスタにより構成されることを特徴とする。
【００３７】
前記バイアス回路は一のトランジスタと他のトランジスタとにより構成され、前記一のトランジスタは、前記撮像手段におけるリセットトランジスタと同じで、前記他のトランジスタは、前記バイパストランジスタと同じであることが好ましい。
【００３８】
前記一のトランジスタと前記他のトランジスタとは直列に接続され、前記一のトランジスタは電源側に、前記他のトランジスタはＧＮＤ側に配置されることが好ましい。
【００３９】
前記一のトランジスタのゲート入力をＧＮＤに固定することが好ましい。
【００４０】
前記一のトランジスタのゲート入力に０から電源電圧までの任意の電圧を印加することが好ましい。
【００４１】
前記一のトランジスタのゲート入力をＧＮＤに固定し、前記他のトランジスタと同じ構成のトランジスタのゲート入力にパルス状の信号を印加することが好ましい。
【００４２】
前記パルス状の電圧は、前記バイパストランジスタのゲート電圧が安定する期間以上保持され、前記出力手段におけるサンプリングトランジスタがＯＮするよりも早く立ち下がることが好ましい。
【００４３】
前記一のトランジスタはデプレッション型トランジスタで、前記他のトランジスタはエンハンスメント型トランジスタであることが好ましい。
【発明の効果】
【００４４】
本発明に係るＭＯＳ型固体撮像装置の構成によれば、リセットトランジスタとバイパストランジスタのＶｔ変動を補正し、黒つぶれ抑圧機能を安定して動作させることができる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００４６】
（実施形態１）
図１は本発明の実施形態１におけるＭＯＳ型固体撮像装置の回路構成を示したものである。バイアス回路１３の電源側のデプレッション型バイアストランジスタ１１は、リセットトランジスタ３と同じトランジスタを用い、ＧＮＤ側のバイアストランジスタ１２はバイパストランジスタ１０と同じトランジスタを用いて構成している。
【００４７】
ここで、「同じ」トランジスタとは、同サイズかつ同性能となるように設計されたトランジスタ同士をいう。
【００４８】
この構成を用いることにより、リセットトランジスタ３のＶｔおよびバイパストランジスタ１０のＶｔが、設計値から変動しても、バイパストランジスタ１０のゲートには、リセットトランジスタ３とバイパストランジスタ１０のＶｔ変動を補正した電圧が、バイアス回路１３から供給されることになり、具体的には次のように考えられる。
【００４９】
リセットトランジスタ３およびバイアストランジスタ１１のＶｔ変動をΔＶｔ１、バイパストランジスタ１０およびバイアストランジスタ１２のＶｔ変動をΔＶｔ２とすると、
バイパストランジスタ１０のドレイン側電位は、設定値に対してΔＶｔ１だけずれ、ソース側、すなわち、サンプリング容量１４側の電位は、さらにΔＶｔ２ずれるため、結局、ΔＶｔ１＋ΔＶｔ２だけずれる。
【００５０】
これに対して、バイパストランジスタ１０のゲートに入力される電圧は、バイアストランジスタ１１、１２の接続点の電位であり、この電位は、設定値に対してバイアストランジスタ１１、１２のＶｔ変動の総和分、すなわち、ΔＶｔ１＋ΔＶｔ２だけずれる。
【００５１】
以上のように、本実施形態によれば、リセットトランジスタ３とバイパストランジスタ１０とでＶｔ変動が生じても補正が可能となり、Ｖｔ変動を補正した形で黒つぶれ機能を動作させることが可能となる。
【００５２】
図２は、本発明の実施形態１におけるＭＯＳ型固定撮像装置の別のバイアス回路構成を示したものである。図１のバイアス回路構成では、デプレッション型バイアストランジスタ１１のゲートとＶＤＤがつながっているため、バイパストランジスタ１０のゲートに供給するバイアス電圧を高く設定することが困難である。
【００５３】
図２（ａ）に示した構成では、デプレッション型バイアストランジスタ１１のゲート入力をＧＮＤに固定している。こうすることにより、リセットトランジスタ３とバイアストランジスタ１０のＶｔ変動の補正が可能となるとともに、デプレッション型バイアストランジスタ１１が完全にオンになる状態で作動させているため、バイアス電圧自体を高くすることができる。
【００５４】
図２（ｂ）に示した構成では、デプレッション型バイアストランジスタ１１のゲート入力にバイアス回路電源１７から一定の電圧を供給している。黒つぶれ抑圧機能の動作は、バイパストランジスタ１０のポテンシャルバリアを第１信号出力線の電荷が越えることにより実現している。そのため、バイパストランジスタ１０のポテンシャルバリアの設定レベルにより、黒つぶれ抑圧機能のＯＮ／ＯＦＦレベルを設定することが可能であり、この設定は、バイアス電圧により決定する。バイアス電圧は、バイアス回路１３のデプレッション型バイアストランジスタ１１のゲート入力に供給するバイアス回路電源１７により設定することができる。
【００５５】
こうすることにより、バイアス電圧を任意に設定するとともに、リセットトランジスタ３とバイパストランジスタ１０のＶｔ変動に連動したバイアス電圧をバイアス出力１９に供給することが可能になる。この場合、デプレッション型バイアストランジスタ１１のゲート入力に供給される電圧は０から電源電圧の範囲までである。
【００５６】
図２（ｃ）に示した構成では、デプレッション型バイアストランジスタ１１のゲート入力をＧＮＤに固定し、バイアストランジスタ１２のゲート入力に別途設けたバイアス回路（不図示）からのパルス１８を入力している。
【００５７】
こうすることにより、高輝度時のみにバイアストランジスタ１２をＯＮさせることができ、図２（ａ）および図２（ｂ）に示した回路に比べ、消費電力を削減することが可能になる。また、上記したＶｔ補正およびバイアス電圧の高電圧化も実現できる。
【００５８】
この構成例についてさらに説明する。
【００５９】
図３は、本発明の実施形態１におけるＭＯＳ型固体撮像装置の各制御パルスタイミングを示したもので、図３（ａ）はタイミングを、図３（ｂ）はバイアス回路のパルス幅を示した図である。
【００６０】
サンプリングトランジスタ８がＨｉｇｈに立ち上がるよりも前にバイアス回路パルス１８はＬｏｗに立ち下げる必要がある（図３（ａ）、ａ点）。また、このバイアス回路パルス１８のＨｉｇｈ期間のパルス幅Ｐｗは、図３（ｂ）に示すように、バイアス出力１９の電位レベルが安定する期間以上必要である。
【００６１】
以上のように、バイアス回路パルス１８を上記したタイミングにすることにより、図２（ｃ）に示したバイアス回路は、低消費電力化と、リセットトランジスタ３とバイパストランジスタ１０のＶｔ変動に連動したバイアス電圧をバイアス出力１９に供給することが可能となる。
【００６２】
（実施形態２）
図４は本発明の実施形態２におけるＭＯＳ型固体撮像装置の回路構成を示したものであり、信号出力をさらに増幅する構成となっている。
【００６３】
画素部６とサンプリングトランジスタ８の間に増幅器を挿入すれば、画素部６からの信号が増幅され、信号処理回路１６で発生する雑音は増幅されず、増幅される雑音は画素部６から発生する雑音のみとなるため、ＭＯＳ型固体撮像装置から出力する信号のＳ／Ｎ比を向上することが可能となる。
【００６４】
また、ＮＭＯＳトランジスタを用いたＭＯＳ型撮像装置において増幅器を構成する場合、ダイナミックレンジの点から正転増幅器を構成する事が困難であり、インバータ型の反転増幅器を使用するのが有利である。
【００６５】
しかし、この場合、バイパストランジスタ２６のソース電圧は強い光を入射したときの方が高くなり、バイパストランジスタ２６を導通させることができず、高輝度を示す輝度情報を出力することが不可能になる。そこで、黒つぶれ抑圧回路によって、高輝度を示す輝度情報を適切に出力させるようにしている。以下、黒つぶれを抑圧するための信号処理回路１６の構成について示す。
【００６６】
信号処理回路１６は、高輝度判定回路３３と、第２信号出力線と第３信号出力線との間に直列に接続されたサンプリングトランジスタ８及びクランプ容量９と、第３信号出力線とＧＮＤとの間に直列に接続されたサンプリング容量１４と、第３信号出力線と基準電圧端子との間に直列に接続されたクランプトランジスタ１５と、第１信号出力線の電圧を増幅し第２信号出力線に出力する反転増幅器２３と、反転増幅器をリセットし動作の基準電位を決定する反転増幅器リセットトランジスタ２２と、第１信号出力線の交流成分のみを反転増幅器２３に伝達する反転増幅器結合容量２４で構成される。  
【００６７】
ここで、高輝度判定回路３３は、読み出し電圧が所定の範囲の電圧である場合には非導通、読み出し電圧が所定の範囲の電圧でない場合には導通するバイパストランジスタ２６と、バイパストランジスタが充放電する電荷を保持する判定容量２８と、判定容量の電圧を増幅する判定増幅器３０と、判定増幅器３０の出力が低電位（ここではＧＮＤ）なら非導通、高電位なら導通し第３信号出力線にクリップ電圧を出力するクリップトランジスタ３２と、判定容量の電圧を高電位（ここではＶＤＤ）に充電する判定容量初期化トランジスタ２７と、第１信号出力線の電位をバイパストランジスタ２６に伝達するバイパススイッチトランジスタ２５と、判定容量２８の電位を判定増幅器３０に伝達、または遮断かつ判定増幅器３０の入力を低電位（ここではＧＮＤ）に固定する増幅器スイッチトランジスタ２９と、判定増幅器３０の出力をクリップトランジスタ３２に伝達、または遮断かつクリップトランジスタ３２のゲートを低電位（ここではＧＮＤ）に固定するクリップスイッチトランジスタ３１で構成される。
【００６８】
上記の構成により、高輝度判定回路３３によって、読み出し電圧が所定の範囲の電圧である場合に、出力されるリセット電圧と読み出し電圧との差分を示す輝度情報を出力し、読み出し電圧が前記所定の範囲の電圧でない場合に、高輝度を示す輝度情報を出力することが可能になる。
【００６９】
図１に示した黒つぶれ抑圧回路では、第１信号出力線の信号を、バイパストランジスタ１０を介して第２信号出力線にバイパスさせるという動作を行うが、本実施形態では、第１信号出力線の信号出力を判定して、第３信号線に高輝度情報を出力する。
【００７０】
しかし、高輝度を判定するバイパストランジスタ２６の基本動作は同じであり、バイパストランジスタ２６のゲートに入力するバイアス電圧を発生させるバイアス回路もまた、実施形態１と同じ構成である。
【００７１】
以上のように、本実施形態によれば、実施形態１に示した効果に加えて、出力する信号のＳ／Ｎ比を向上でき、高品質の画像を得ることができる。
【産業上の利用可能性】
【００７２】
本発明のＭＯＳ型固体撮像装置は、黒つぶれ抑制回路におけるトランジスタのＶｔ変動を簡便な構成で補正できるため、黒つぶれを安定して抑制でき、高画質が得られるＭＯＳ型固体撮像装置として有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施形態１におけるＭＯＳ型固体撮像装置の回路構成を示した図
【図２】本発明の実施形態１におけるバイアス回路の構成を示したもので、（ａ）は電源側のデプレッション型トランジスタのゲートをＧＮＤに固定する場合を示した図、（ｂ）は電源側のデプレッション型トランジスタのゲートに一定電圧を供給した場合を示した図、（ｃ）は電源側のデプレッション型トランジスタのゲートをＧＮＤに固定し、ＧＮＤ側のトランジスタのゲートにパルスを供給した場合の構成を示した図
【図３】本発明の実施形態１におけるバイアス回路のＧＮＤ側のトランジスタに供給するパルスのタイミングを示した図
【図４】本発明の実施形態２におけるＭＯＳ型固体撮像装置の信号出力を増幅した回路構成を示した図
【図５】従来のＭＯＳ型固体撮像装置の回路構成を示した図
【図６】従来のＭＯＳ型固体撮像装置の各制御パルスタイミングを示した図
【図７】（ａ）〜（ｄ）は、高輝度時の各タイミングにおける画素回路部中の領域毎のポテンシャル状態を示した図
【図８】高輝度時の各タイミングにおける画素回路部中の領域毎のポテンシャル状態を示した図
【図９】（ａ）は、第１高輝度時の図６（ｂ）のタイミングにおける信号処理回路部中の領域毎のポテンシャル状態を示した図、（ｂ）は、第１高輝度時の図６（ｂ’）のタイミングにおける信号処理回路部中の領域毎のポテンシャル状態を示した図、（ｃ）は、第１高輝度時の図６（ｄ）のタイミングにおける信号処理回路部中の領域毎のポテンシャル状態を示した図
【図１０】（ａ）は、第２高輝度時の図６（ｂ）のタイミングにおける信号処理回路部中の領域毎のポテンシャル状態を示した図、（ｂ）は、第２高輝度時の図６（ｂ’）のタイミングにおける信号処理回路部中の領域毎のポテンシャル状態を示した図、（ｃ）は、第２高輝度時の図６（ｄ）のタイミングにおける信号処理回路部中の領域毎のポテンシャル状態を示した図
【図１１】（ａ）は、リセットトランジスタのＶｔが高く変動した場合のリセット時のポテンシャル状態を示した図、（ｂ）は、リセット解除時のポテンシャル状態を示した図、（ｃ）は、リセットトランジスタのＶｔが低く変動した場合のリセット時のポテンシャル状態を示した図、（ｄ）は、リセット解除時のポテンシャル状態を示した図
【図１２】（ａ）は、バイパストランジスタのＶｔが高く変動した場合のポテンシャル状態を示した図、（ｂ）は、バイパストランジスタのＶｔが低く変動した場合のポテンシャル状態を示した図、（ｃ）は、リセットトランジスタのＶｔが高く、バイパストランジスタのＶｔが低く変動した場合の現象と黒つぶれ動作の関係を示した図、（ｄ）は、リセットトランジスタのＶｔが低く、バイパストランジスタのＶｔが高く変動した場合の現象と黒つぶれ動作の関係を示した図
【符号の説明】
【００７４】
１  光電変換素子
２  転送トランジスタ
３  リセットトランジスタ
４  ＦＤ部
５  増幅用トランジスタ
６  画素部回路
７  負荷用トランジスタ
８  サンプリングトランジスタ
９  クランプ容量
１０  バイパストランジスタ
１１  デプレッション型バイアストランジスタ
１２  バイアストランジスタ
１３  バイアス回路
１４  サンプリング容量
１５  クランプトランジスタ
１６  信号処理回路
１７  バイアス回路電源
１８  バイアス回路パルス
１９  バイアス出力
２２  反転増幅器リセットトランジスタ
２３  反転増幅器
２４  反転増幅器結合容量
２５  バイパススイッチトランジスタ
２６  バイパストランジスタ
２７  反転容量初期化トランジスタ
２８  判定容量
２９  増幅器スイッチトランジスタ
３０  判定増幅器
３１  クリップスイッチトランジスタ
３２  クリップトランジスタ
３３  高輝度判定回路
【図１】
2006238283.tif 000003
【図２】
2006238283.tif 000004
【図３】
2006238283.tif 000005
【図４】
2006238283.tif 000006
【図５】
2006238283.tif 000007
【図６】
2006238283.tif 000008
【図７】
2006238283.tif 000009
【図８】
2006238283.tif 000010
【図９】
2006238283.tif 000011
【図１０】
2006238283.tif 000012
【図１１】
2006238283.tif 000013
【図１２】
2006238283.tif 000014