(57)【要約】【課題】接地配線のインダクタンスの影響を低減し得る電流再利用型周波数逓倍器を得る。【解決手段】差動入力端子ＩＮ１はＶＣＯの一方の差動出力端子に接続されており、差動入力端子ＩＮ２はＶＣＯの他方の差動出力端子に接続されている。差動入力端子ＩＮ１，ＩＮ２には、ＶＣＯから出力された互いに相補関係にあるＲＦ信号が、入力信号として入力される。ＮチャネルＭＯＳトランジスタＭ1のゲートは差動入力端子ＩＮ１に接続されており、ＮチャネルＭＯＳトランジスタＭ2のゲートは差動入力端子ＩＮ２に接続されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ソースは、接地電位に接続されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ドレインは、ノードＮ１に共通に接続されている。【選択図】図１
2006191352.tif 000002
【特許請求の範囲】
【請求項１】
互いに相補関係にある第１及び第２の入力信号に基づいて、複数の周波数成分を含む高調波を生成する高調波生成回路と、
前記高調波生成回路によって生成された前記高調波の中から、特定の周波数成分の高調波を抽出する高調波抽出回路と、
前記高調波抽出回路によって抽出された前記高調波を増幅して出力する増幅回路と、
前記増幅回路から前記高周波生成回路に流れ込む電流を制御する抵抗素子と
を備え、
前記高調波生成回路は、前記第１の入力信号が入力されるゲートを有する第１のトランジスタと、前記第２の入力信号が入力されるゲートを有する第２のトランジスタとを含んで構成されている、電流再利用型周波数逓倍器。
【請求項２】
前記高調波抽出回路は、
前記第１のトランジスタから出力された、前記複数の周波数成分を含む前記高調波の中から、前記特定の周波数成分の前記高調波を抽出する第１の抽出回路と、
前記第２のトランジスタから出力された、前記複数の周波数成分を含む前記高調波の中から、前記特定の周波数成分の前記高調波を抽出する第２の抽出回路と
を含んで構成されており、
前記増幅回路は、
前記第１の抽出回路によって抽出された前記高調波が入力されるゲートを有する第３のトランジスタと、
前記第２の抽出回路によって抽出された前記高調波が入力されるゲートを有する第４のトランジスタと
を含んで構成されている、請求項１に記載の電流再利用型周波数逓倍器。
【請求項３】
前記第１の抽出回路は、
前記第１のトランジスタと前記第３のトランジスタとの間に接続された第１のキャパシタと、
前記第１のキャパシタに接続された第１のインダクタと
を有しており、
前記第２の抽出回路は、
前記第２のトランジスタと前記第４のトランジスタとの間に接続された第２のキャパシタと、
前記第２のキャパシタに接続された第２のインダクタと
を有しており、
前記第１及び第２のインダクタは、共通の差動インダクタによって構成されている、請求項２に記載の電流再利用型周波数逓倍器。
【請求項４】
前記抵抗素子の抵抗値は可変である、請求項１〜３のいずれか一つに記載の電流再利用型周波数逓倍器。
【請求項５】
前記高調波生成回路の入力に接続され、第１及び第２の入力信号に含まれる高調波成分を増加させて前記高調波生成回路に入力する入力回路と、
前記高調波生成回路によって生成された前記高調波のうち、周波数が比較的低い高調波を除去する高調波除去回路と
をさらに備え、
前記高調波抽出回路は、周波数が比較的高い高調波を抽出する、請求項１〜４のいずれか一つに記載の電流再利用型周波数逓倍器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数逓倍器に関し、特に、電流再利用型周波数逓倍器に関する。
【背景技術】
【０００２】
周波数逓倍器は、無線機システム等において、電圧制御発振器（以下「ＶＣＯ」と称す）から出力されたＲＦ（Radio Frequency）信号を、基本波の整数倍の周波数を有する高調波に変換する役割を担う。近年におけるＣＭＯＳ微細化技術の進展により、ＶＣＯや周波数逓倍器をＲＦトランシーバチップ上に集積化することが可能となり、数多くの無線用ＬＳＩが発表及び製品化されている。しかしながら、ＣＭＯＳを微細化するとゲート耐圧が低下するため、各回路ブロックにおいて動作電圧の低下が求められる。例えば、ゲート長が０．１８μｍのＣＭＯＳでは、通常、１．８Ｖの電源での動作が要求されるので、各回路ブロックも、１．８Ｖ以下の電圧で動作する必要がある。ところが、従来広く用いられてきたGilbert-Cell構成の周波数逓倍器は、複数のトランジスタが電源ラインと接地ラインとの間に３段に縦積みされて構成されているため、１．８Ｖの電源電圧では十分な出力振幅を得ることが困難である。
【０００３】
下記特許文献１には、１．８Ｖ以下の電源電圧で動作可能な周波数２逓倍器（ダブラ）が開示されている。当該周波数２逓倍器は、ＶＣＯから入力されたＲＦ信号に基づいて、基本波及び２倍波を含む高調波を出力する第１のＮチャネルＭＯＳトランジスタと、第１のＮチャネルＭＯＳトランジスタのドレインに接続され、第１のＮチャネルＭＯＳトランジスタから出力された基本波を除去する除去回路（インダクタ及びキャパシタから成る）と、第１のＮチャネルＭＯＳトランジスタのドレインに接続され、第１のＮチャネルＭＯＳトランジスタから出力された高調波の中から２倍波を抽出する抽出回路（インダクタ及びキャパシタから成る）と、抽出回路のキャパシタを介して第１のＮチャネルＭＯＳトランジスタのドレインに接続され、抽出回路によって抽出された２倍波を増幅して出力する第２のＮチャネルＭＯＳトランジスタとを含んで構成されている。
【０００４】
電源から供給される直流電流は、第２のＮチャネルＭＯＳトランジスタのソースから、除去回路のインダクタを介して、第１のＮチャネルＭＯＳトランジスタのドレインに流れる。つまり、下記特許文献１に開示された周波数２逓倍器では、第２のＮチャネルＭＯＳトランジスタを流れる電流が第１のＮチャネルＭＯＳトランジスタの動作に再利用されており、これによって、消費電流の低減化が図られている。以下、このように電流の再利用が行われる態様の周波数逓倍器を、本明細書において「電流再利用型周波数逓倍器」と呼ぶ。
【０００５】
【特許文献１】特開２００３−３３２８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された従来の周波数２逓倍器をＲＦトランシーバチップ上に集積化する場合、第１のＮチャネルＭＯＳトランジスタのソースはソースパッドに接続され、ソースパッドは接地配線を介して接地電位に接続される。従って、ＲＦ信号の周波数が高くなると、接地配線の配線長に依存するインダクタンスが大きくなり、その結果、第１のＮチャネルＭＯＳトランジスタのソース電位が、接地配線を流れる電流の値に応じて変動してしまう。このように、上記特許文献１に開示された従来の周波数２逓倍器によると、第１のＮチャネルＭＯＳトランジスタの動作が、接地配線のインダクタンスの影響を受けやすいという問題がある。
【０００７】
本発明はかかる問題を解決するために成されたものであり、接地配線のインダクタンスの影響を低減し得る電流再利用型周波数逓倍器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電流再利用型周波数逓倍器は、互いに相補関係にある第１及び第２の入力信号に基づいて、複数の周波数成分を含む高調波を生成する高調波生成回路と、前記高調波生成回路によって生成された前記高調波の中から、特定の周波数成分の高調波を抽出する高調波抽出回路と、前記高調波抽出回路によって抽出された前記高調波を増幅して出力する増幅回路と、前記増幅回路から前記高周波生成回路に流れ込む電流を制御する抵抗素子とを備え、前記高調波生成回路は、前記第１の入力信号が入力されるゲートを有する第１のトランジスタと、前記第２の入力信号が入力されるゲートを有する第２のトランジスタとを含んで構成されている。
【発明の効果】
【０００９】
本発明に係る電流再利用型周波数逓倍器によれば、第１及び第２のトランジスタに接続される接地配線のインダクタンスの影響を低減することができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る電流再利用型周波数２逓倍器の構成を示す回路図である。図１に示すように本実施の形態１に係る電流再利用型周波数２逓倍器は、差動入力端子ＩＮ１，ＩＮ２と、出力端子ＯＵＴと、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2，Ｍ3と、キャパシタＣd1，Ｃd2，Ｃd3，Ｃ2，Ｃ3と、インダクタＬ1，Ｌ2，Ｌ3と、抵抗素子Ｒd1とを備えている。インダクタＬ1，Ｌ2，Ｌ3は、例えばスパイラルインダクタによって構成されている。
【００１１】
電流再利用型周波数２逓倍器の前段には、２つの差動出力端子を有する差動動作のＶＣＯ（図示しない）が配設されている。差動入力端子ＩＮ１はＶＣＯの一方の差動出力端子に接続されており、差動入力端子ＩＮ２はＶＣＯの他方の差動出力端子に接続されている。差動入力端子ＩＮ１，ＩＮ２には、ＶＣＯから出力された互いに相補関係にあるＲＦ信号が、入力信号として入力される。
【００１２】
ＮチャネルＭＯＳトランジスタＭ1のゲートは差動入力端子ＩＮ１に接続されており、ＮチャネルＭＯＳトランジスタＭ2のゲートは差動入力端子ＩＮ２に接続されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ゲートバイアス電圧は、ピンチオフ電圧近傍に設定されている。実際には、ＡＢ級からＢ級の間のバイアス値に設定されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ソースは、接地電位に接続されている。具体的には、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ソースはソースパッド（図示しない）に共通に接続されており、ソースパッドは接地配線（図示しない）を介して接地電位に接続されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ドレインは、ノードＮ１に共通に接続されている。
【００１３】
キャパシタＣ2は、ノードＮ１とノードＮ２との間に接続されている。インダクタＬ2は、ノードＮ２とノードＮ３との間に接続されている。キャパシタＣd2は、ノードＮ３と接地電位との間に接続されている。インダクタＬ1は、ノードＮ１とノードＮ４との間に接続されている。キャパシタＣd1は、ノードＮ４と接地電位との間に接続されている。抵抗素子Ｒd1は、ノードＮ４と接地電位との間に接続されている。
【００１４】
ＮチャネルＭＯＳトランジスタＭ3のゲートはノードＮ２に接続されており、ソースはノードＮ４に接続されており、ドレインはノードＮ５に接続されている。キャパシタＣ3は、ノードＮ５と出力端子ＯＵＴとの間に接続されている。インダクタＬ3は、ノードＮ５とノードＮ６との間に接続されている。キャパシタＣd3は、ノードＮ６と接地電位との間に接続されている。
【００１５】
ノードＮ３には、ＮチャネルＭＯＳトランジスタＭ3のゲートバイアス電圧Ｖg2が印加されている。また、ノードＮ６には、１．８Ｖ以下の電源電圧Ｖddを与える電源が接続されている。
【００１６】
キャパシタＣd2，Ｃd3は、デカップリングキャパシタとして機能する。すなわち、キャパシタＣd2，Ｃd3は、キャパシタが持つ充放電機能を利用して、電源配線上のノイズ（電圧変動）を吸収する。
【００１７】
互いに相補関係にあるＲＦ信号が差動入力端子ＩＮ１，ＩＮ２に入力されると、基本波及び奇数次の高調波は互いに打ち消され、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の共通ドレインからは、２倍波を主とする偶数次の高調波が出力される。つまり、差動構成されたＮチャネルＭＯＳトランジスタＭ1，Ｍ2は、互いに相補関係にあるＲＦ信号に基づいて複数の周波数成分を含む高調波を生成するための、高調波生成回路として機能する。
【００１８】
キャパシタＣ2のキャパシタンス、及びインダクタＬ2のインダクタンスは、２倍波整合に設定されている。その結果、ノードＮ１に現れる複数の周波数成分を含む高調波の中から２倍波が抽出されて、ＮチャネルＭＯＳトランジスタＭ3のゲートに伝達される。つまり、キャパシタＣ2及びインダクタＬ2は、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2によって生成された高調波の中から、特定の周波数成分の高調波（この場合は２倍波）を抽出するための、高調波抽出回路として機能する。
【００１９】
キャパシタＣ3のキャパシタンス、及びインダクタＬ3のインダクタンスは、２倍波整合に設定されている。従って、ＮチャネルＭＯＳトランジスタＭ3のゲートに伝達された２倍波は、ＮチャネルＭＯＳトランジスタＭ3によって増幅された後、キャパシタＣ3を介して出力端子ＯＵＴから出力される。
【００２０】
差動入力端子ＩＮ１に入力されるＲＦ信号と、差動入力端子ＩＮ２に入力されるＲＦ信号との相補性が完全ではない場合（つまり、差動入力端子ＩＮ１，ＩＮ２に同相成分が入力される場合）、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の共通ドレインからは、偶数次の高調波のみならず、基本波も出力される。キャパシタＣd1のキャパシタンス、及びインダクタＬ1のインダクタンスは、基本波整合に設定されている。その結果、ノードＮ１に現れる基本波は、インダクタＬ1及びキャパシタＣd1を介して接地電位に短絡されて除去される。つまり、キャパシタＣd1及びインダクタＬ1は、ノードＮ１に現れる基本波を除去するための基本波除去回路（基本波トラップ）として機能する。
【００２１】
電源電圧Ｖddを与える電源から供給された直流電流は、ノードＮ６、インダクタＬ3、ノードＮ５、ＮチャネルＭＯＳトランジスタＭ3、ノードＮ４、インダクタＬ1、及びノードＮ１をこの順に介して、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2に流れる。つまり、ＮチャネルＭＯＳトランジスタＭ3を流れる電流がＮチャネルＭＯＳトランジスタＭ1，Ｍ2の動作に再利用されており、これにより、消費電流の低減化が図られている。
【００２２】
また、上記直流電流の一部は、ノードＮ４から抵抗素子Ｒd1を介して接地電位に流れ、抵抗素子Ｒd1の抵抗値に応じてその電流の量を制御することができる。換言すれば、抵抗素子Ｒd1の抵抗値によって、ＮチャネルＭＯＳトランジスタＭ3からＮチャネルＭＯＳトランジスタＭ1，Ｍ2に流れ込む電流の量を制御することができる。その結果、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の動作電流が少ない状態でも、ＮチャネルＭＯＳトランジスタＭ3の増幅動作を安定に行うことができる。また、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の出力電流が増大した場合であっても、ＮチャネルＭＯＳトランジスタＭ3の増幅動作が飽和することを回避することができる。
【００２３】
本実施の形態１に係る電流再利用型周波数２逓倍器では、互いに相補関係にあるＲＦ信号が入力されるＮチャネルＭＯＳトランジスタＭ1，Ｍ2を用いて、高調波生成回路が差動構成されている。そして、上記の通り、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ソースはソースパッドに共通に接続されており、ソースパッドは接地配線を介して接地電位に接続されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2は互いに相補に動作する（つまり、ＮチャネルＭＯＳトランジスタＭ1が動作状態の時は、ＮチャネルＭＯＳトランジスタＭ2が非動作状態であり、ＮチャネルＭＯＳトランジスタＭ1が非動作状態の時は、ＮチャネルＭＯＳトランジスタＭ2が動作状態である）ため、見かけ上、ソースパッドの電位は変動しない。従って、本実施の形態１に係る電流再利用型周波数２逓倍器によれば、ＲＦ信号の周波数が高くなって接地配線の配線長に依存するインダクタンスが大きくなった場合であっても、ソースパッドの電位は変動しないため、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の動作において、接地配線のインダクタンスの影響を低減又は回避することができる。
【００２４】
また、本実施の形態１に係る電流再利用型周波数２逓倍器は、２つの差動入力端子ＩＮ１，ＩＮ２を備えるため、電流再利用型周波数２逓倍器の前段には、２つの差動出力端子を有する差動動作のＶＣＯを接続することができる。
【００２５】
なお、本実施の形態１に係る電流再利用型周波数２逓倍器ではＮチャネルＭＯＳトランジスタＭ1，Ｍ2，Ｍ3を用いたが、これらのＮチャネルＭＯＳトランジスタの代わりに、バイポーラトランジスタ又はＧａＡｓＭＥＳ（Metal Semiconductor）ＦＥＴを用いてもよい。後述する実施の形態４，７，１０についても同様である。
【００２６】
実施の形態２．
上記実施の形態１では、入力が差動構成である電流再利用型周波数２逓倍器について説明したが、本実施の形態２では、入力及び出力の双方が差動構成である電流再利用型周波数２逓倍器について説明する。
【００２７】
図２は、本発明の実施の形態２に係る電流再利用型周波数２逓倍器の構成を示す回路図である。図２に示すように本実施の形態２に係る電流再利用型周波数２逓倍器は、差動入力端子ＩＮ１，ＩＮ２と、差動出力端子ＯＵＴ１，ＯＵＴ２と、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2，Ｍ31，Ｍ32と、キャパシタＣd1，Ｃd21，Ｃd22，Ｃd31，Ｃd32，Ｃ21，Ｃ22，Ｃ31，Ｃ32と、インダクタＬ11，Ｌ12，Ｌ21，Ｌ22，Ｌ31，Ｌ32と、抵抗素子Ｒd1とを備えている。インダクタＬ11，Ｌ12，Ｌ21，Ｌ22，Ｌ31，Ｌ32は、例えばスパイラルインダクタによって構成されている。
【００２８】
電流再利用型周波数２逓倍器の前段には、２つの差動出力端子を有する差動動作のＶＣＯ（図示しない）が配設されている。差動入力端子ＩＮ１はＶＣＯの一方の差動出力端子に接続されており、差動入力端子ＩＮ２はＶＣＯの他方の差動出力端子に接続されている。差動入力端子ＩＮ１，ＩＮ２には、ＶＣＯから出力された互いに相補関係にあるＲＦ信号が、入力信号として入力される。
【００２９】
ＮチャネルＭＯＳトランジスタＭ1のゲートは差動入力端子ＩＮ１に接続されており、ＮチャネルＭＯＳトランジスタＭ2のゲートは差動入力端子ＩＮ２に接続されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ゲートバイアス電圧は、ピンチオフ電圧近傍に設定されている。実際には、ＡＢ級からＢ級の間のバイアス値に設定されている。ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ソースは、接地電位に接続されている。具体的には、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ソースはソースパッド（図示しない）に共通に接続されており、ソースパッドは接地配線（図示しない）を介して接地電位に接続されている。ＮチャネルＭＯＳトランジスタＭ1のドレインはノードＮ１１に接続されており、ＮチャネルＭＯＳトランジスタＭ2のドレインはノードＮ１２に接続されている。
【００３０】
キャパシタＣ21はノードＮ１１とノードＮ２１との間に接続されており、キャパシタＣ22はノードＮ１２とノードＮ２２との間に接続されている。インダクタＬ21はノードＮ２１とノードＮ３１との間に接続されており、インダクタＬ22はノードＮ２２とノードＮ３２との間に接続されている。キャパシタＣd21はノードＮ３１と接地電位との間に接続されており、キャパシタＣd22はノードＮ３２と接地電位との間に接続されている。インダクタＬ11はノードＮ１１とノードＮ４との間に接続されており、インダクタＬ12はノードＮ１２とノードＮ４との間に接続されている。キャパシタＣd1は、ノードＮ４と接地電位との間に接続されている。抵抗素子Ｒd1は、ノードＮ４と接地電位との間に接続されている。
【００３１】
ＮチャネルＭＯＳトランジスタＭ31のゲートはノードＮ２１に接続されており、ソースはノードＮ４に接続されており、ドレインはノードＮ５１に接続されている。ＮチャネルＭＯＳトランジスタＭ32のゲートはノードＮ２２に接続されており、ソースはノードＮ４に接続されており、ドレインはノードＮ５２に接続されている。キャパシタＣ31はノードＮ５１と差動出力端子ＯＵＴ１との間に接続されており、キャパシタＣ32はノードＮ５２と差動出力端子ＯＵＴ２との間に接続されている。インダクタＬ31はノードＮ５１とノードＮ６１との間に接続されており、インダクタＬ32はノードＮ５２とノードＮ６２との間に接続されている。キャパシタＣd31はノードＮ６１と接地電位との間に接続されており、キャパシタＣd32はノードＮ６２と接地電位との間に接続されている。
【００３２】
ノードＮ３１には、ＮチャネルＭＯＳトランジスタＭ31のゲートバイアス電圧Ｖg21が印加されている。ノードＮ３２には、ＮチャネルＭＯＳトランジスタＭ32のゲートバイアス電圧Ｖg22が印加されている。また、ノードＮ６１，Ｎ６２には、１．８Ｖ以下の電源電圧Ｖddを与える電源が接続されている。
【００３３】
キャパシタＣd21，Ｃd22，Ｃd31，Ｃd32は、デカップリングキャパシタとして機能する。すなわち、キャパシタＣd21，Ｃd22，Ｃd31，Ｃd32は、キャパシタが持つ充放電機能を利用して、電源配線上のノイズ（電圧変動）を吸収する。
【００３４】
互いに相補関係にあるＲＦ信号が差動入力端子ＩＮ１，ＩＮ２にそれぞれ入力されると、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の各ドレインからは、基本波と、２倍波を主とする高調波とがそれぞれ出力される。つまり、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2は、互いに相補関係にあるＲＦ信号に基づいて複数の周波数成分を含む高調波を生成するための、高調波生成回路として機能する。
【００３５】
キャパシタＣ21，Ｃ22の各キャパシタンス、及びインダクタＬ21，Ｌ22の各インダクタンスは、２倍波整合に設定されている。その結果、ノードＮ１１，Ｎ１２に現れる基本波及び複数の周波数成分を含む高調波の中から２倍波がそれぞれ抽出されて、ＮチャネルＭＯＳトランジスタＭ31，Ｍ32の各ゲートにそれぞれ伝達される。つまり、キャパシタＣ21，Ｃ22及びインダクタＬ21，Ｌ22は、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2によって生成された基本波及び高調波の中から、特定の周波数成分の高調波（この場合は２倍波）を抽出するための、高調波抽出回路として機能する。
【００３６】
キャパシタＣ31，Ｃ32の各キャパシタンス、及びインダクタＬ31，Ｌ32の各インダクタンスは、２倍波整合に設定されている。従って、ＮチャネルＭＯＳトランジスタＭ31のゲートに伝達された２倍波は、ＮチャネルＭＯＳトランジスタＭ31によって増幅された後、キャパシタＣ31を介して、差動出力端子ＯＵＴ１から出力される。同様に、ＮチャネルＭＯＳトランジスタＭ32のゲートに伝達された２倍波は、ＮチャネルＭＯＳトランジスタＭ32によって増幅された後、キャパシタＣ32を介して、差動出力端子ＯＵＴ２から出力される。
【００３７】
キャパシタＣd1のキャパシタンス、及びインダクタＬ11，Ｌ12の各インダクタンスは、基本波整合に設定されている。その結果、ノードＮ１１に現れる基本波は、インダクタＬ11及びキャパシタＣd1を介して接地電位に短絡されて除去される。同様に、ノードＮ１２に現れる基本波は、インダクタＬ12及びキャパシタＣd1を介して接地電位に短絡されて除去される。つまり、キャパシタＣd1及びインダクタＬ11，Ｌ12は、ノードＮ１１，Ｎ１２に現れる基本波を除去するための基本波除去回路（基本波トラップ）として機能する。
【００３８】
電源電圧Ｖddを与える電源から供給された直流電流は、ノードＮ６１、インダクタＬ31、ノードＮ５１、ＮチャネルＭＯＳトランジスタＭ31、ノードＮ４、インダクタＬ11、及びノードＮ１１をこの順に介して、ＮチャネルＭＯＳトランジスタＭ1に流れる。また、電源電圧Ｖddを与える電源から供給された直流電流は、ノードＮ６２、インダクタＬ32、ノードＮ５２、ＮチャネルＭＯＳトランジスタＭ32、ノードＮ４、インダクタＬ12、及びノードＮ１２をこの順に介して、ＮチャネルＭＯＳトランジスタＭ2に流れる。つまり、ＮチャネルＭＯＳトランジスタＭ31，Ｍ32を流れる電流がＮチャネルＭＯＳトランジスタＭ1，Ｍ2の動作に再利用されており、これにより、消費電流の低減化が図られている。
【００３９】
また、上記直流電流の一部は、ノードＮ４から抵抗素子Ｒd1を介して接地電位に流れ、抵抗素子Ｒd1の抵抗値に応じてその電流の量を制御することができる。換言すれば、抵抗素子Ｒd1の抵抗値によって、ＮチャネルＭＯＳトランジスタＭ31，Ｍ32からＮチャネルＭＯＳトランジスタＭ1，Ｍ2に流れ込む電流の量を制御することができる。その結果、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の動作電流が少ない状態でも、ＮチャネルＭＯＳトランジスタＭ3の増幅動作を安定に行うことができる。また、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の出力電流が増大した場合であっても、ＮチャネルＭＯＳトランジスタＭ3の増幅動作が飽和することを回避することができる。
【００４０】
本実施の形態２に係る電流再利用型周波数２逓倍器によると、上記実施の形態１に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態２に係る電流再利用型周波数２逓倍器は、２つの差動出力端子ＯＵＴ１，ＯＵＴ２を備えるため、電流再利用型周波数２逓倍器の後段には、２つの差動入力端子を有する差動動作の任意の回路（例えば差動電力増幅器）を接続することができる。その結果、電流再利用型周波数２逓倍器の後段に接続される回路の動作において、接地配線のインダクタンスの影響を低減又は回避することができる。
【００４１】
なお、本実施の形態２に係る電流再利用型周波数２逓倍器ではＮチャネルＭＯＳトランジスタＭ1，Ｍ2，Ｍ31，Ｍ32を用いたが、これらのＮチャネルＭＯＳトランジスタの代わりに、バイポーラトランジスタ又はＧａＡｓＭＥＳＦＥＴを用いてもよい。後述する実施の形態３，５，６，８，９，１１，１２についても同様である。
【００４２】
実施の形態３．
図３は、差動インダクタの構成を模式的に示す上面図である。差動インダクタは、多層配線構造の複数の配線層を用いて、端子Ｓを一端とし、端子Ｔ１を第１の他端とする第１のスパイラルインダクタと、端子Ｓを一端とし、端子Ｔ２を第２の他端とする第２のスパイラルインダクタとが、同一の領域内に併せて形成されたものである。
【００４３】
本実施の形態３では、上記実施の形態２に係る電流再利用型周波数２逓倍器を、差動インダクタを用いて構成する例について説明する。
【００４４】
図４は、本発明の実施の形態３に係る電流再利用型周波数２逓倍器の構成を示す回路図である。図４に示すように本実施の形態３に係る電流再利用型周波数２逓倍器は、差動入力端子ＩＮ１，ＩＮ２と、差動出力端子ＯＵＴ１，ＯＵＴ２と、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2，Ｍ31，Ｍ32と、キャパシタＣd1，Ｃd21，Ｃd22，Ｃd30，Ｃ21，Ｃ22，Ｃ31，Ｃ32と、差動インダクタＬ10，Ｌ20，Ｌ30と、抵抗素子Ｒd1とを備えている。
【００４５】
図２に示したインダクタＬ21，Ｌ22に相当する差動インダクタＬ20は、ノードＮ３０とノードＮ２１，Ｎ２２との間に接続されている。具体的に、差動インダクタＬ20の一端はノードＮ３０に、第１の他端はノードＮ２１に、第２の他端はノードＮ２２に、それぞれ接続されている。キャパシタＣd21はノードＮ３０と接地電位との間に接続されており、キャパシタＣd22はノードＮ３０と接地電位との間に接続されている。
【００４６】
図２に示したインダクタＬ11，Ｌ12に相当する差動インダクタＬ10は、ノードＮ４とノードＮ１１，Ｎ１２との間に接続されている。具体的に、差動インダクタＬ10の一端はノードＮ４に、第１の他端はノードＮ１１に、第２の他端はノードＮ１２に、それぞれ接続されている。
【００４７】
図２に示したインダクタＬ31，Ｌ32に相当する差動インダクタＬ30は、ノードＮ６０とノードＮ５１，Ｎ５２との間に接続されている。具体的に、差動インダクタＬ30の一端はノードＮ６０に、第１の他端はノードＮ５１に、第２の他端はノードＮ５２に、それぞれ接続されている。キャパシタＣd30はノードＮ６０と接地電位との間に接続されている。
【００４８】
ノードＮ３０には、ＮチャネルＭＯＳトランジスタＭ31，Ｍ32のゲートバイアス電圧Ｖg2が印加されている。ノードＮ６０には、１．８Ｖ以下の電源電圧Ｖddを与える電源が接続されている。キャパシタＣd30は、デカップリングキャパシタとして機能する。すなわち、キャパシタＣd30は、キャパシタが持つ充放電機能を利用して、電源配線上のノイズ（電圧変動）を吸収する。
【００４９】
本実施の形態３に係る電流再利用型周波数２逓倍器のその他の構成は、上記実施の形態２に係る電流再利用型周波数２逓倍器の構成と同様である。
【００５０】
本実施の形態３に係る電流再利用型周波数２逓倍器によると、上記実施の形態２に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態３に係る電流再利用型周波数２逓倍器によると、上記実施の形態２に係るインダクタＬ11，Ｌ12が共通の差動インダクタＬ10によって構成され、インダクタＬ21，Ｌ22が共通の差動インダクタＬ20によって構成され、インダクタＬ31，Ｌ32が共通の差動インダクタＬ30によって構成されている。従って、上記実施の形態２に係る電流再利用型周波数２逓倍器と比較すると、インダクタの形成に必要なレイアウト面積を約半分に削減でき、その結果、装置の小型化を図ることができる。
【００５１】
実施の形態４．
図５は、本発明の実施の形態４に係る電流再利用型周波数２逓倍器の構成を示す回路図である。図１に示した上記実施の形態１に係る電流再利用型周波数２逓倍器を基礎として、抵抗値が一定である抵抗素子Ｒd1の代わりに、ＮチャネルＭＯＳトランジスタＭ5及び抵抗素子Ｒgを備える電流調整回路５０が設けられている。本実施の形態４に係る電流再利用型周波数２逓倍器のその他の構成は、上記実施の形態１に係る電流再利用型周波数２逓倍器の構成と同様である。
【００５２】
ＮチャネルＭＯＳトランジスタＭ5のゲートは抵抗素子Ｒgに接続されており、ソースは接地電位に接続されており、ドレインはノードＮ４に接続されている。ＮチャネルＭＯＳトランジスタＭ5のゲートには、抵抗素子Ｒgを介して、電圧値が可変のゲート制御電圧Ｖcntが印加されている。ゲート制御電圧Ｖcntの電圧値に応じて、ＮチャネルＭＯＳトランジスタＭ5のドレイン電流を調整することができる。つまり、電流調整回路５０は可変抵抗素子として機能する。
【００５３】
本実施の形態４に係る電流再利用型周波数２逓倍器によると、上記実施の形態１に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態４に係る電流再利用型周波数２逓倍器によると、ゲート制御電圧Ｖcntの電圧値に応じて、ＮチャネルＭＯＳトランジスタＭ5のドレイン電流を調整することができる。従って、ゲート制御電圧Ｖcntの電圧値に応じて、ＮチャネルＭＯＳトランジスタＭ3からＮチャネルＭＯＳトランジスタＭ1，Ｍ2に流れ込む電流の量を制御することができる。その結果、各システムの最適レベルダイヤに合わせて、最大変換利得を得ることができるように入力電力の値を設定することが可能となる。
【００５４】
なお、本実施の形態４に係る電流再利用型周波数２逓倍器ではＮチャネルＭＯＳトランジスタＭ5を用いたが、ＮチャネルＭＯＳトランジスタの代わりに、バイポーラトランジスタ又はＧａＡｓＭＥＳＦＥＴを用いてもよい。後述する実施の形態５，６，１０〜１２についても同様である。
【００５５】
実施の形態５．
図６は、本発明の実施の形態５に係る電流再利用型周波数２逓倍器の構成を示す回路図である。図２に示した上記実施の形態２に係る電流再利用型周波数２逓倍器を基礎として、抵抗値が一定である抵抗素子Ｒd1の代わりに、上記実施の形態４と同様の電流調整回路５０が設けられている。本実施の形態５に係る電流再利用型周波数２逓倍器のその他の構成は、上記実施の形態２に係る電流再利用型周波数２逓倍器の構成と同様である。
【００５６】
本実施の形態５に係る電流再利用型周波数２逓倍器によると、上記実施の形態２に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態５に係る電流再利用型周波数２逓倍器によると、上記実施の形態４と同様に、各システムの最適レベルダイヤに合わせて、最大変換利得を得ることができるように入力電力の値を設定することが可能となる。
【００５７】
実施の形態６．
図７は、本発明の実施の形態６に係る電流再利用型周波数２逓倍器の構成を示す回路図である。図４に示した上記実施の形態３に係る電流再利用型周波数２逓倍器を基礎として、抵抗値が一定である抵抗素子Ｒd1の代わりに、上記実施の形態４と同様の電流調整回路５０が設けられている。本実施の形態６に係る電流再利用型周波数２逓倍器のその他の構成は、上記実施の形態３に係る電流再利用型周波数２逓倍器の構成と同様である。
【００５８】
本実施の形態６に係る電流再利用型周波数２逓倍器によると、上記実施の形態３に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態６に係る電流再利用型周波数２逓倍器によると、上記実施の形態４と同様に、各システムの最適レベルダイヤに合わせて、最大変換利得を得ることができるように入力電力の値を設定することが可能となる。
【００５９】
実施の形態７．
図８は、本発明の実施の形態７に係る電流再利用型周波数４逓倍器（Quadrupler）の構成を示す回路図である。図１に示した上記実施の形態１に係る電流再利用型周波数２逓倍器を基礎として、ＶＣＯと差動入力端子ＩＮ１，ＩＮ２との間に、差動動作の波形整形回路６０が接続されている。波形整形回路６０は、インバータ列等によって構成されており、入力された正弦波を矩形波に整形して出力する機能を有している。ＶＣＯの２つの差動出力端子は波形整形回路６０の２つの差動入力端子ＩＮ１’，ＩＮ２’に接続されており、波形整形回路６０の２つの差動出力端子は差動入力端子ＩＮ１，ＩＮ２に接続されている。
【００６０】
波形整形回路６０は、互いに相補関係にあるＲＦ信号をＶＣＯから入力し、そのＲＦ信号を矩形波に整形して出力する。矩形波へ整形する際、入力されたＲＦ信号に含まれる高調波成分が増加する。高調波成分が増加されたＲＦ信号は、入力信号として差動入力端子ＩＮ１，ＩＮ２に入力される。つまり、波形整形回路６０は、ＲＦ信号に含まれる高調波成分を増加させてＮチャネルＭＯＳトランジスタＭ1，Ｍ2に入力するための、入力回路として機能する。
【００６１】
高調波成分が予め増加されたＲＦ信号が差動入力端子ＩＮ１，ＩＮ２に入力されると、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の共通ドレインから出力される偶数次の高調波においても、高調波成分が増加する。一方、上記実施の形態１で説明したように、互いに相補関係にあるＲＦ信号が差動入力端子ＩＮ１，ＩＮ２に入力されるため、基本波及び奇数次の高調波は互いに打ち消される。
【００６２】
そこで、本実施の形態７に係る電流再利用型周波数４逓倍器では、キャパシタＣ2のキャパシタンス、及びインダクタＬ2のインダクタンスが、４倍波整合に設定されている。その結果、ノードＮ１に現れる複数の周波数成分を含む高調波の中から４倍波が抽出されて、ＮチャネルＭＯＳトランジスタＭ3のゲートに伝達される。
【００６３】
また、キャパシタＣ3のキャパシタンス、及びインダクタＬ3のインダクタンスも、４倍波整合に設定されている。従って、ＮチャネルＭＯＳトランジスタＭ3のゲートに伝達された４倍波は、ＮチャネルＭＯＳトランジスタＭ3によって増幅された後、キャパシタＣ3を介して出力端子ＯＵＴから出力される。
【００６４】
また、キャパシタＣd1のキャパシタンス、及びインダクタＬ1のインダクタンスは、２倍波整合に設定されている。その結果、ノードＮ１に現れる２倍波は、インダクタＬ1及びキャパシタＣd1を介して接地電位に短絡されて除去される。つまり、キャパシタＣd1及びインダクタＬ1は、ノードＮ１に現れる２倍波を除去するための高調波除去回路（２倍波トラップ）として機能する。
【００６５】
本実施の形態７に係る電流再利用型周波数４逓倍器のその他の構成は、上記実施の形態１に係る電流再利用型周波数２逓倍器の構成と同様である。
【００６６】
本実施の形態７に係る電流再利用型周波数４逓倍器によると、上記実施の形態１に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、上記実施の形態１に係る電流再利用型周波数２逓倍器を基礎として、ＶＣＯと差動入力端子ＩＮ１，ＩＮ２との間に波形整形回路６０を接続するという簡易な構成によって、電流再利用型周波数４逓倍器を得ることができる。
【００６７】
実施の形態８．
図９は、本発明の実施の形態８に係る電流再利用型周波数３逓倍器（Tripler）の構成を示す回路図である。図２に示した上記実施の形態２に係る電流再利用型周波数２逓倍器を基礎として、ＶＣＯと差動入力端子ＩＮ１，ＩＮ２との間に、上記実施の形態７と同様の波形整形回路６０が接続されている。
【００６８】
また、インダクタＬ11の一部であるインダクタＬ11’は、キャパシタＣd11’を介して接地電位に接続されている。同様に、インダクタＬ12の一部であるインダクタＬ12’は、キャパシタＣd12’を介して接地電位に接続されている。
【００６９】
高調波成分が予め増加されたＲＦ信号が差動入力端子ＩＮ１，ＩＮ２に入力されると、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の共通ドレインから出力される高調波においても、高調波成分が増加する。
【００７０】
そこで、本実施の形態８に係る電流再利用型周波数３逓倍器では、キャパシタＣ21，Ｃ22のキャパシタンス、及びインダクタＬ21，Ｌ22のインダクタンスが、３倍波整合に設定されている。その結果、ノードＮ１１に現れる複数の周波数成分を含む高調波の中から３倍波が抽出されて、ＮチャネルＭＯＳトランジスタＭ31のゲートに伝達され、ノードＮ１２に現れる複数の周波数成分を含む高調波の中から３倍波が抽出されて、ＮチャネルＭＯＳトランジスタＭ32のゲートに伝達される。
【００７１】
また、キャパシタＣ31，Ｃ32のキャパシタンス、及びインダクタＬ31，Ｌ32のインダクタンスも、３倍波整合に設定されている。従って、ＮチャネルＭＯＳトランジスタＭ31のゲートに伝達された３倍波は、ＮチャネルＭＯＳトランジスタＭ31によって増幅された後、キャパシタＣ31を介して差動出力端子ＯＵＴ１から出力される。また、ＮチャネルＭＯＳトランジスタＭ32のゲートに伝達された３倍波は、ＮチャネルＭＯＳトランジスタＭ32によって増幅された後、キャパシタＣ32を介して差動出力端子ＯＵＴ２から出力される。
【００７２】
キャパシタＣd1のキャパシタンス、及びインダクタＬ11，Ｌ12のインダクタンスは、基本波整合に設定されている。その結果、ノードＮ１１に現れる基本波は、インダクタＬ11及びキャパシタＣd1を介して接地電位に短絡されて除去される。同様に、ノードＮ１２に現れる基本波は、インダクタＬ12及びキャパシタＣd1を介して接地電位に短絡されて除去される。つまり、キャパシタＣd1及びインダクタＬ11，Ｌ12は、ノードＮ１１，Ｎ１２に現れる基本波を除去するための基本波除去回路（基本波トラップ）として機能する。
【００７３】
キャパシタＣd11’，Ｃd12’のキャパシタンス、及びインダクタＬ11’，Ｌ12’のインダクタンスは、２倍波整合に設定されている。その結果、ノードＮ１１に現れる２倍波は、インダクタＬ11’及びキャパシタＣd11’を介して接地電位に短絡されて除去される。同様に、ノードＮ１２に現れる２倍波は、インダクタＬ12’及びキャパシタＣd12’を介して接地電位に短絡されて除去される。つまり、キャパシタＣd11’，Ｃd12’及びインダクタＬ11’，Ｌ12’は、ノードＮ１１，Ｎ１２に現れる２倍波を除去するための２倍波除去回路（２倍波トラップ）として機能する。
【００７４】
本実施の形態８に係る電流再利用型周波数３逓倍器のその他の構成は、上記実施の形態２に係る電流再利用型周波数２逓倍器の構成と同様である。
【００７５】
本実施の形態８に係る電流再利用型周波数３逓倍器によると、上記実施の形態２に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、上記実施の形態２に係る電流再利用型周波数２逓倍器を基礎として、ＶＣＯと差動入力端子ＩＮ１，ＩＮ２との間に波形整形回路６０を接続するという簡易な構成によって、電流再利用型周波数３逓倍器を得ることができる。
【００７６】
実施の形態９．
図１０は、本発明の実施の形態９に係る電流再利用型周波数３逓倍器の構成を示す回路図である。図４に示した上記実施の形態３に係る電流再利用型周波数２逓倍器を基礎として、ＶＣＯと差動入力端子ＩＮ１，ＩＮ２との間に、上記実施の形態７と同様の波形整形回路６０が接続されている。
【００７７】
また、差動インダクタＬ10の一部であるインダクタＬ11’は、キャパシタＣd11’を介して接地電位に接続されている。同様に、差動インダクタＬ10の一部であるインダクタＬ12’は、キャパシタＣd12’を介して接地電位に接続されている。
【００７８】
高調波成分が予め増加されたＲＦ信号が差動入力端子ＩＮ１，ＩＮ２に入力されると、ＮチャネルＭＯＳトランジスタＭ1，Ｍ2の共通ドレインから出力される高調波においても、高調波成分が増加する。
【００７９】
そこで、本実施の形態９に係る電流再利用型周波数３逓倍器では、キャパシタＣ21，Ｃ22のキャパシタンス、及び差動インダクタＬ20のインダクタンスが、３倍波整合に設定されている。その結果、ノードＮ１１に現れる複数の周波数成分を含む高調波の中から３倍波が抽出されて、ＮチャネルＭＯＳトランジスタＭ31のゲートに伝達され、ノードＮ１２に現れる複数の周波数成分を含む高調波の中から３倍波が抽出されて、ＮチャネルＭＯＳトランジスタＭ32のゲートに伝達される。
【００８０】
また、キャパシタＣ31，Ｃ32のキャパシタンス、及び差動インダクタＬ30のインダクタンスも、３倍波整合に設定されている。従って、ＮチャネルＭＯＳトランジスタＭ31のゲートに伝達された３倍波は、ＮチャネルＭＯＳトランジスタＭ31によって増幅された後、キャパシタＣ31を介して差動出力端子ＯＵＴ１から出力される。また、ＮチャネルＭＯＳトランジスタＭ32のゲートに伝達された３倍波は、ＮチャネルＭＯＳトランジスタＭ32によって増幅された後、キャパシタＣ32を介して差動出力端子ＯＵＴ２から出力される。
【００８１】
キャパシタＣd1のキャパシタンス、及び差動インダクタＬ10のインダクタンスは、基本波整合に設定されている。その結果、ノードＮ１１，Ｎ１２に現れる基本波は、差動インダクタＬ10及びキャパシタＣd1を介して接地電位に短絡されて除去される。つまり、キャパシタＣd1及び差動インダクタＬ10は、ノードＮ１１，Ｎ１２に現れる基本波を除去するための基本波除去回路（基本波トラップ）として機能する。
【００８２】
キャパシタＣd11’，Ｃd12’のキャパシタンス、及びインダクタＬ11’，Ｌ12’のインダクタンスは、２倍波整合に設定されている。その結果、ノードＮ１１に現れる２倍波は、インダクタＬ11’及びキャパシタＣd11’を介して接地電位に短絡されて除去される。同様に、ノードＮ１２に現れる２倍波は、インダクタＬ12’及びキャパシタＣd12’を介して接地電位に短絡されて除去される。つまり、キャパシタＣd11’，Ｃd12’及びインダクタＬ11’，Ｌ12’は、ノードＮ１１，Ｎ１２に現れる２倍波を除去するための２倍波除去回路（２倍波トラップ）として機能する。
【００８３】
本実施の形態９に係る電流再利用型周波数３逓倍器のその他の構成は、上記実施の形態３に係る電流再利用型周波数２逓倍器の構成と同様である。
【００８４】
本実施の形態９に係る電流再利用型周波数３逓倍器によると、上記実施の形態３に係る電流再利用型周波数２逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、上記実施の形態３に係る電流再利用型周波数２逓倍器を基礎として、ＶＣＯと差動入力端子ＩＮ１，ＩＮ２との間に波形整形回路６０を接続するという簡易な構成によって、電流再利用型周波数３逓倍器を得ることができる。
【００８５】
実施の形態１０．
図１１は、本発明の実施の形態１０に係る電流再利用型周波数４逓倍器の構成を示す回路図である。図８に示した上記実施の形態７に係る電流再利用型周波数４逓倍器を基礎として、抵抗値が一定である抵抗素子Ｒd1の代わりに、上記実施の形態４と同様の電流調整回路５０が設けられている。本実施の形態１０に係る電流再利用型周波数４逓倍器のその他の構成は、上記実施の形態７に係る電流再利用型周波数４逓倍器の構成と同様である。
【００８６】
本実施の形態１０に係る電流再利用型周波数４逓倍器によると、上記実施の形態７に係る電流再利用型周波数４逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態１０に係る電流再利用型周波数４逓倍器によると、上記実施の形態４と同様に、各システムの最適レベルダイヤに合わせて、最大変換利得を得ることができるように入力電力の値を設定することが可能となる。
【００８７】
実施の形態１１．
図１２は、本発明の実施の形態１１に係る電流再利用型周波数３逓倍器の構成を示す回路図である。図９に示した上記実施の形態８に係る電流再利用型周波数３逓倍器を基礎として、抵抗値が一定である抵抗素子Ｒd1の代わりに、上記実施の形態４と同様の電流調整回路５０が設けられている。本実施の形態１１に係る電流再利用型周波数３逓倍器のその他の構成は、上記実施の形態８に係る電流再利用型周波数３逓倍器の構成と同様である。
【００８８】
本実施の形態１１に係る電流再利用型周波数３逓倍器によると、上記実施の形態８に係る電流再利用型周波数３逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態１１に係る電流再利用型周波数３逓倍器によると、上記実施の形態４と同様に、各システムの最適レベルダイヤに合わせて、最大変換利得を得ることができるように入力電力の値を設定することが可能となる。
【００８９】
実施の形態１２．
図１３は、本発明の実施の形態１２に係る電流再利用型周波数３逓倍器の構成を示す回路図である。図１０に示した上記実施の形態９に係る電流再利用型周波数３逓倍器を基礎として、抵抗値が一定である抵抗素子Ｒd1の代わりに、上記実施の形態４と同様の電流調整回路５０が設けられている。本実施の形態１２に係る電流再利用型周波数３逓倍器のその他の構成は、上記実施の形態９に係る電流再利用型周波数３逓倍器の構成と同様である。
【００９０】
本実施の形態１２に係る電流再利用型周波数３逓倍器によると、上記実施の形態９に係る電流再利用型周波数３逓倍器によって得られる効果に加えて、以下の効果を得ることができる。つまり、本実施の形態１２に係る電流再利用型周波数３逓倍器によると、上記実施の形態４と同様に、各システムの最適レベルダイヤに合わせて、最大変換利得を得ることができるように入力電力の値を設定することが可能となる。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施の形態１に係る電流再利用型周波数２逓倍器の構成を示す回路図である。
【図２】本発明の実施の形態２に係る電流再利用型周波数２逓倍器の構成を示す回路図である。
【図３】差動インダクタの構成を模式的に示す上面図である。
【図４】本発明の実施の形態３に係る電流再利用型周波数２逓倍器の構成を示す回路図である。
【図５】本発明の実施の形態４に係る電流再利用型周波数２逓倍器の構成を示す回路図である。
【図６】本発明の実施の形態５に係る電流再利用型周波数２逓倍器の構成を示す回路図である。
【図７】本発明の実施の形態６に係る電流再利用型周波数２逓倍器の構成を示す回路図である。
【図８】本発明の実施の形態７に係る電流再利用型周波数４逓倍器の構成を示す回路図である。
【図９】本発明の実施の形態８に係る電流再利用型周波数３逓倍器の構成を示す回路図である。
【図１０】本発明の実施の形態９に係る電流再利用型周波数３逓倍器の構成を示す回路図である。
【図１１】本発明の実施の形態１０に係る電流再利用型周波数４逓倍器の構成を示す回路図である。
【図１２】本発明の実施の形態１１に係る電流再利用型周波数３逓倍器の構成を示す回路図である。
【図１３】本発明の実施の形態１２に係る電流再利用型周波数３逓倍器の構成を示す回路図である。
【符号の説明】
【００９２】
Ｍ1，Ｍ2，Ｍ3，Ｍ31，Ｍ32，Ｍ5  ＮチャネルＭＯＳトランジスタ、Ｌ1，Ｌ11，Ｌ11’，Ｌ12，Ｌ12’，Ｌ2，Ｌ21，Ｌ22，Ｌ3  インダクタ、Ｌ10，Ｌ20，Ｌ30  差動インダクタ、Ｃd1，Ｃd11’，Ｃd12’，Ｃ2，Ｃ21，Ｃ22  キャパシタ、Ｒd1  抵抗素子、５０  電流調整回路、６０  波形整形回路。
【図１】
2006191352.tif 000003
【図２】
2006191352.tif 000004
【図３】
2006191352.tif 000005
【図４】
2006191352.tif 000006
【図５】
2006191352.tif 000007
【図６】
2006191352.tif 000008
【図７】
2006191352.tif 000009
【図８】
2006191352.tif 000010
【図９】
2006191352.tif 000011
【図１０】
2006191352.tif 000012
【図１１】
2006191352.tif 000013
【図１２】
2006191352.tif 000014
【図１３】
2006191352.tif 000015