(57)【要約】      （修正有）【課題】ゲインコントロールアンプの出力ＤＣオフセット電圧を高精度に補正し、補正後にゲインを変化させた場合でも、出力ＤＣオフセット電圧の発生を防止する。【解決手段】ＤＣオフセット補正回路１１０は、ゲインコントロールアンプ１０６の差動出力ＤＣ電圧の大小関係を判定するチョッパー型コンパレータ１１３と、差動出力ＤＣ電圧の大小関係に応じたオフセット補正制御データを出力するＤＣオフセット補正制御回路１１４と、オフセット補正制御データに応じてゲインコントロールアンプの差動入力ＤＣ電圧のオフセットを制御するＤＣ制御回路１１５とを備える。ＤＣ制御回路は、オフセット補正制御データをアナログ電圧に変換するＤ／Ａ変換器と、Ｄ／Ａ変換のための基準電圧発生回路と、Ｄ／Ａ変換器からの電圧と基準電圧との差電圧を差動電流に変換する電圧−電流変換回路と、その出力電流を出し入れしオフセット補正電圧を発生させる抵抗とを備える。【選択図】図１
2006229865.tif 000002
【特許請求の範囲】
【請求項１】
受信されたＲＦ信号を増幅するプリアンプと、前記プリアンプからのＲＦ信号および局所発生のローカル信号を受けてＲＦ信号をベースバンド信号に変換するミキサと、ゲインを可変制御して前記ベースバンド信号を増幅する差動入出力型のゲインコントロールアンプと、前記ゲインコントロールアンプからの出力信号における高周波成分を除去する低域通過フィルタと、前記ゲインコントロールアンプの入出力端子間に接続され、前記ゲインコントロールアンプの出力ＤＣオフセット電圧を補正するＤＣオフセット補正回路とを備えた無線通信受信回路であって、
前記ＤＣオフセット補正回路は、
前記ゲインコントロールアンプの差動出力ＤＣ電圧の大小関係を判定するチョッパー型コンパレータと、
前記チョッパー型コンパレータを制御して、前記ゲインコントロールアンプの差動出力ＤＣ電圧の大小関係に応じたオフセット補正制御データを出力するＤＣオフセット補正制御回路と、
前記オフセット補正制御データに応じて、前記ゲインコントロールアンプの差動入力ＤＣ電圧のオフセットを制御するＤＣ制御回路とを備え、
前記ＤＣ制御回路は、
前記ＤＣオフセット補正制御回路からの前記オフセット補正制御データをアナログ電圧に変換するディジタル／アナログ変換器と、
前記ディジタル／アナログ変換器に対する基準電圧を発生する基準電圧発生回路と、
前記ディジタル／アナログ変換器からの電圧と前記基準電圧との差電圧を差動電流に変換する電圧−電流変換回路と、
前記電圧−電流変換回路の出力電流を出し入れし、ＤＣ電圧オフセットの補正電圧を発生させる抵抗とを備えたことを特徴とする無線通信受信回路。
【請求項２】
前記ＤＣ電圧オフセットの補正電圧を発生させる抵抗として、前記ゲインコントロールアンプを構成する入力差動対のトランジスタの各エミッタ端子間に接続された抵抗を備え、
前記電圧−電流変換回路からの差動電流の一方の出力端子が前記抵抗の一端に接続され、前記電圧−電流変換回路からの差動電流の他方の出力端子が前記抵抗の他端に接続された請求項１記載の無線通信受信回路。
【請求項３】
前記ゲインコントロールアンプは、
差動入出力型の演算増幅器と、
前記演算増幅器の差動入力端子に接続された入力抵抗と、
前記演算増幅器の差動入力端子と差動出力端子との間に接続された複数のフィードバック抵抗と、
ゲイン制御を行うために前記複数のフィードバック抵抗の接続状態を切り換える複数のスイッチとを備え、
前記ＤＣ電圧オフセットの補正電圧を発生させる抵抗として、前記演算増幅器を構成する入力差動対のトランジスタの各エミッタ端子間に接続された抵抗を備え、
前記電圧−電流変換回路からの差動電流の一方の出力端子が前記抵抗の一端に接続され、前記電圧−電流変換回路からの差動電流の他方の出力端子が前記抵抗の他端に接続された請求項１記載の無線通信受信回路。
【請求項４】
前記ゲインコントロールアンプは、
正転アンプとして機能する第１および第２の演算増幅器と、
前記第１の演算増幅器の反転入力端子と出力端子との間に接続された複数の第１のフィードバック抵抗と、
前記第２の演算増幅器の反転入力端子と出力端子との間に接続された複数の第２のフィードバック抵抗と、
ゲイン制御を行うために前記複数の第１のフィードバック抵抗の接続状態を切り換える第１のスイッチと、
ゲイン制御を行うために前記複数の第２のフィードバック抵抗の接続状態を切り換える第２のスイッチとを備え、
前記ＤＣ電圧オフセットの補正電圧を発生させる抵抗として、前記第１および第２の演算増幅器を構成する各入力差動対のトランジスタの各エミッタ端子間に各々接続された第１および第２の抵抗を備え、
前記電圧−電流変換回路からの差動電流の一方の出力端子が前記第１の抵抗の一端に接続され、前記電圧−電流変換回路からの差動電流の他方の出力端子が前記第２の抵抗の一端に接続された請求項１記載の無線通信受信回路。
【請求項５】
バイポーラトランジスタに代えてＭＯＳトランジスタを用いた請求項２から４のいずれか一項記載の無線通信受信回路。
【請求項６】
ＲＦ電波を受信するアンテナと、前記アンテナから前記プリアンプへの経路を切り替えるスイッチとを更に備えた請求項１から５のいずれか一項記載の無線通信受信回路。
【請求項７】
前記チョッパー型コンパレータは、
前記ＤＣオフセット補正制御回路からの第１の制御信号に応じて、前記ゲインコントロールアンプの差動出力ＤＣ電圧の一方を導通／遮断する第１のスイッチと、
前記ＤＣオフセット補正制御回路からの、前記第１の制御信号とは逆位相である第２の制御信号に応じて、前記ゲインコントロールアンプの差動出力ＤＣ電圧の他方を導通／遮断する第２のスイッチと、
前記第１および第２のスイッチを介して前記ゲインコントロールアンプの差動出力ＤＣ電圧が第１端子に供給されるコンデンサーと、
前記コンデンサーの第２端子の電圧を反転して増幅し、前記ＤＣオフセット補正制御回路に出力する反転アンプと、
前記反転アンプの入出力端子間に接続され、前記第１の制御信号に応じて開閉制御される第３のスイッチとを備えた請求項１から６のいずれか一項記載の無線通信受信回路。
【請求項８】
請求項１から７のいずれか一項記載の無線通信受信回路におけるゲインコントロールアンプ出力のＤＣオフセット電圧補正方法であって、
（ａ）前記ＤＣオフセット補正制御回路により前記チョッパー型コンパレータを制御するステップと、
（ｂ）前記チョッパー型コンパレータにより前記ゲインコントロールアンプの差動出力ＤＣ電圧の大小関係を判定するステップと、
（ｃ）前記チョッパー型コンパレータが比較動作状態にある時に、前記ＤＣオフセット補正制御回路により前記チョッパー型コンパレータからの出力電圧を読み込むステップと、
（ｄ）前記チョッパー型コンパレータが比較動作状態からリセット状態に移るタイミングで、前記オフセット補正制御データに応じて、前記ＤＣ制御回路により前記ゲインコントロールアンプの出力ＤＣオフセットを変化させるステップと、
（ｅ）前記ステップ（ａ）から（ｄ）を複数回繰り返すことによって、前記ゲインコントロールアンプの出力ＤＣオフセットを補正するステップとを含むことを特徴とするＤＣオフセット電圧補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイレクトコンバージョン方式の無線通信受信回路に関する。
【背景技術】
【０００２】
無線通信機器に対しては小型化と低コスト化の要求が高まっており、部品点数を削減できる方式として、ダイレクトコンバージョン方式がある。しかし、ダイレクトコンバージョン方式にも欠点があり、その大きな欠点の一つにはＤＣオフセット電圧がある。
【０００３】
ＤＣオフセット電圧を補正できるタイミングは通信方式によって異なる。図１２に、ヨーロッパでのＧＳＭ（Global System for Mobile communication）、日本でのＰＤＣ（Personal Digital Cellular）のようなＴＤＭＡ（Time Division Multiple Access：時分割多重接続）方式における受信スロットと送信スロットとの関係を示す。ＧＳＭやＰＤＣでは、受信と送信を時間的に交互に行うため、受信スロットが入力される直前にＤＣオフセット電圧を補正することができる。
【０００４】
従って、ＧＳＭやＰＤＣでは、ゲインコントロールアンプのゲインが決定されてからＤＣオフセット電圧の補正を行うことができるため、受信スロットが入力される毎にＤＣオフセット電圧の補正を行えば、ＤＣオフセット電圧を補正してからゲインを変化させないようにすることができる。
【０００５】
しかし、Ｗ−ＣＤＭＡ（Wide-band Code-Division Multiple Access：広帯域符号分割多元接続）方式では連続受信を行う。図１３に、Ｗ−ＣＤＭＡ方式における受信スロットと送信スロットとの関係を示す。図１３に示すように、Ｗ−ＣＤＭＡ方式でＤＣオフセット電圧を補正することができるタイミングは、受信回路を立ち上げてアクティブの状態にしてから受信スロットが入力されるまでの期間のみであり、一度受信状態になるとＤＣオフセット電圧を補正するタイミングは存在しなくなる。
【０００６】
そのため、Ｗ−ＣＤＭＡ方式のような連続受信を行う通信方式では、受信回路をアクティブにしてから受信スロットが入力される前にＤＣオフセット電圧を補正する必要がある。従って、ＧＳＭやＰＤＣのようなＴＤＭＡ方式と違い、Ｗ−ＣＤＭＡ方式ではＤＣオフセット電圧を補正した後でも、ゲインが変化することになる。
【０００７】
従来のダイレクトコンバージョン方式の受信回路において、ＤＣオフセット電圧を補正する構成の例を図１４に示す（例えば、特許文献１参照）。
【０００８】
図１４に示す従来の受信回路は、ゲインコントロールアンプと、アナログ／ディジタル変換器（以下、ＡＤＣと略記）１４００と、制御回路１４０１と、ディジタル／アナログ変換器（以下、ＤＡＣと略記）１４０２、１４０３とを含む。ゲインコントロールアンプは、互いのエミッタが接続されたトランジスタ３０６、３０７と、これらトランジスタのコレクタと電源Ｖｄｄとの間にそれぞれ接続される抵抗３０８、３０９と、差動対のトランジスタ３０６、３０７のエミッタに接続されるトランジスタ３１０と、このトランジスタ３１０のエミッタとグランドとの間に接続される抵抗３１１とによって構成される。なお、３１２、３１３がゲインコントロールアンプの入力端子、３１４、３１５がゲインコントロールアンプの出力端子である。
【０００９】
次に、このように構成された従来の受信回路の動作について説明する。
【００１０】
ゲインコントロールアンプは、トランジスタ３１０に流れる電流を制御することによりゲインを制御する。また、ＡＤＣ１４００によってゲインコントロールアンプの出力端子３１４、３１５におけるＤＣ電圧を比較し、制御回路１４０１はＤＡＣ１４０２、１４０３を制御し、ＤＡＣ１４０２、１４０３から電流を抵抗３０８、３０９に流し込むことにより、ゲインコントロールアンプの出力端子３１４、３１５におけるＤＣオフセット電圧の補正が行われる。
【００１１】
上記構成と動作によって、ゲインコントロールアンプの出力ＤＣオフセット電圧を補正することができるが、出力ＤＣオフセット電圧を補正した後にゲインを変化させると、ゲインコントロールアンプの出力ＤＣオフセット電圧が再度発生し、問題になる。このことについて、以下に説明する。
【００１２】
抵抗３０８の抵抗値がＲ１に、抵抗３０９の抵抗値がＲ２にばらついてゲインコントロールアンプの出力端子３１４、３１５にＤＣオフセット電圧が発生した場合において、まず、ＤＡＣ１４０２、１４０３から電流Ｉｄａｃを流し込むことにより、ゲインコントロールアンプの出力ＤＣオフセット電圧の補正を行ない、その後に、ゲインを変化させたときのゲインコントロールアンプのＤＣオフセット電圧について考える。なお、ゲインコントロールアンプの電流源であるトランジスタ３１０に流れる電流をＩｇとする。
【００１３】
ゲインコントロールアンプの入力端子３１２、３１３における電圧が同じであるとすれば、抵抗３０８、３０９に流れる電流は同じであり、これらの抵抗に流れる電流をＩｒとすれば、電流Ｉｒは（式１）で表される。
【００１４】
Ｉｒ＝Ｉｇ／２                          …（式１）
ゲインコントロールアンプの出力端子３１４、３１５のそれぞれの電圧をＶｏｕｔ３、Ｖｏｕｔ４とし、電源電圧をＶｄｄとすれば、出力電圧Ｖｏｕｔ３、Ｖｏｕｔ４は、それぞれ（式２）、（式３）で表される。
【００１５】
Ｖｏｕｔ３＝Ｖｄｄ−Ｒ１・Ｉｒ
＝Ｖｄｄ−Ｒ１・Ｉｇ／２      …（式２）
Ｖｏｕｔ４＝Ｖｄｄ−Ｒ２・Ｉｒ
＝Ｖｄｄ−Ｒ２・Ｉｇ／２      …（式３）
ゲインコントロールアンプの出力のＤＣオフセット電圧をＶｄｃとすれば、ＤＣオフセット電圧Ｖｄｃは、上記（式１）、（式２）、（式３）に基づき、（式４）で表される。
【００１６】
Ｖｄｃ＝Ｖｏｕｔ３−Ｖｏｕｔ４
＝（Ｒ２−Ｒ１）・Ｉｇ／２          …（式４）
従って、ゲインコントロールアンプ出力には、上記（式４）で表されるＤＣオフセット電圧Ｖｄｃが発生していることになる。
【００１７】
次に、ＤＡＣ１４０２、１４０３からゲインコントロールアンプ出力に電流を流し込むことにより、ゲインコントロールアンプ出力のＤＣオフセット電圧を補正する。ゲインコントロールアンプの出力端子３１４にＤＡＣ１４０３からＩｄａｃの電流を流し込み、ゲインコントロールアンプの出力端子３１５からＤＡＣ１４０２に同じ電流Ｉｄａｃの電流を引っ張った場合、ゲインコントロールアンプの出力出圧Ｖｏｕｔ３、Ｖｏｕｔ４は、それぞれ（式５）、（式６）で表される。
【００１８】
Ｖｏｕｔ３＝Ｖｄｄ−Ｒ１・（Ｉｇ／２−Ｉｄａｃ）    …（式５）
Ｖｏｕｔ４＝Ｖｄｄ−Ｒ２・（Ｉｇ／２＋Ｉｄａｃ）    …（式６）
従って、Ｉｄａｃにより、出力ＤＣオフセット電圧が補正されるためには、（式５）で表されるＶｏｕｔ３と（式６）で表されるＶｏｕｔ４が等しくなる、つまり、（式７）が成立する必要がある。
【００１９】
Ｖｄｄ−Ｒ１・（Ｉｇ／２−Ｉｄａｃ）
＝Ｖｄｄ−Ｒ２・（Ｉｇ／２＋Ｉｄａｃ）              …（式７）
従って、（式７）を満たすＩｄａｃは、（式８）により求められる。
【００２０】
Ｉｄａｃ＝（Ｒ１−Ｒ２）・Ｉｇ／［２・（Ｒ１＋Ｒ２）］  …（式８）
上述より、抵抗３０８、３０９の抵抗値がそれぞれＲ１、Ｒ２にばらついた場合、ＤＡＣから（式８）で表される電流Ｉｄａｃを流し込むことにより、ゲインコントロールアンプの出力ＤＣオフセット電圧を補正できることが判る。
【００２１】
このときのゲインをＧ０とすれば、ゲインＧ０は（式９）で表される。
【００２２】
Ｇ０＝（Ｒ１＋Ｒ２）・Ｉｇ・ｑ／４ｋＴ          …（式９）
ここで、ｑは電子の電荷量、ｋはボルツマン定数、Ｔは絶対温度である。
【００２３】
次に、ゲインコントロールアンプの出力ＤＣオフセット電圧を補正した後に、ゲインを変化させた場合の出力ＤＣオフセット電圧を求める。
【００２４】
この場合、ＤＡＣの電流であるＩｄａｃは（式８）のままであり、ゲインコントロールアンプの電流源になるトランジスタ３１０の電流をＩｇからＩｇ・αに変化させる場合を考える。トランジスタ３１０の電流がＩｇ・αの時のゲインをＧａとすれば、Ｇａは（式１０）で表される。
【００２５】
Ｇａ＝（Ｒ１＋Ｒ２）・α・Ｉｇ・ｑ／４ｋＴ      …（式１０）
（式９）と（式１０）に基づき、αは（式１１）で表される。
【００２６】
α＝Ｇａ／Ｇ０            …（式１１）
ゲインをＧ０からＧａに変化させたときのゲインコントロールアンプの出力端子３１４、３１５における出力電圧Ｖｏｕｔ３、Ｖｏｕｔ４は、それぞれ（式１２）、（式１３）で表される。
【００２７】
Ｖｏｕｔ３＝Ｖｄｄ−Ｒ１・（α・Ｉｇ／２−Ｉｄａｃ）    …（式１２）
Ｖｏｕｔ４＝Ｖｄｄ−Ｒ２・（α・Ｉｇ／２＋Ｉｄａｃ）    …（式１３）
このときのゲインコントロールアンプの出力ＤＣオフセット電圧Ｖｄｃは、（式１４）で表される。
【００２８】
Ｖｄｃ＝Ｖｏｕｔ３−Ｖｏｕｔ４
＝（Ｒ２−Ｒ１）・α・Ｉｇ／２＋Ｉｄａｃ・（Ｒ１＋Ｒ２）  …（式１４）
上記（式１４）にＩｄａｃを表す（式８）を代入すると、Ｖｄｃは（式１５）のようになる。
【００２９】
Ｖｄｃ＝（Ｒ２−Ｒ１）・（α−１）・Ｉｇ／２            …（式１５）
上記（式１５）にαを表す（式１１）を代入すると、Ｖｄｃは（式１６）のようになる。
【００３０】
Ｖｄｃ＝（Ｒ２−Ｒ１）・（Ｇａ／Ｇ０−１）・Ｉｇ／２    …（式１６）
上記（式１６）は、ゲインコントロールアンプの出力ＤＣオフセット電圧を補正した後に、ゲインをＧ０からＧａに変化させた場合のゲインコントロールアンプの出力ＤＣオフセット電圧を示す。
【００３１】
ここで、上記（式１６）におけるＶｄｃとＧａの関係を図１５に示す。図１５に示すように、従来例では、ゲインコントロールアンプの出力ＤＣオフセット電圧を補正した後にゲインを変化させると、出力ＤＣオフセット電圧が再び発生し、その値はゲインに比例して変化する。
【特許文献１】特開２００１−２１１０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００３２】
上述のように、従来例では、ＤＣオフセット電圧を補正した後にゲインを変化させると、ＤＣオフセット電圧が再び発生し、Ｗ−ＣＤＭＡ方式などの連続受信を行う通信方式では問題となる。
【００３３】
本発明は、かかる問題点に鑑みてなされたものであり、ゲインコントロールアンプの出力ＤＣオフセット電圧を高精度に補正可能であり、出力ＤＣオフセット電圧を補正した後にゲインを変化させたとしても、出力ＤＣオフセット電圧が発生しない、優れた無線通信受信回路およびＤＣオフセット電圧補正方法を提供することを目的とする。
【００３４】
更には、前段回路がどのような形式であっても影響を受けず、バッファ等の必要がなく、接続箇所も制限を受けない構成とすることを目的とする。
【課題を解決するための手段】
【００３５】
本発明に係る無線通信受信回路は、受信されたＲＦ信号を増幅するプリアンプと、前記プリアンプからのＲＦ信号および局所発生のローカル信号を受けてＲＦ信号をベースバンド信号に変換するミキサと、ゲインを可変制御して前記ベースバンド信号を増幅する差動入出力型のゲインコントロールアンプと、前記ゲインコントロールアンプからの出力信号における高周波成分を除去する低域通過フィルタと、前記ゲインコントロールアンプの入出力端子間に接続され、前記ゲインコントロールアンプの出力ＤＣオフセット電圧を補正するＤＣオフセット補正回路とを備える。
【００３６】
前記の目的を達成するため、前記ＤＣオフセット補正回路は、前記ゲインコントロールアンプの差動出力ＤＣ電圧の大小関係を判定するチョッパー型コンパレータと、前記チョッパー型コンパレータを制御して、前記ゲインコントロールアンプの差動出力ＤＣ電圧の大小関係に応じたオフセット補正制御データを出力するＤＣオフセット補正制御回路と、前記オフセット補正制御データに応じて、前記ゲインコントロールアンプの差動入力ＤＣ電圧のオフセットを制御するＤＣ制御回路とを備え、前記ＤＣ制御回路は、前記ＤＣオフセット補正制御回路からの前記オフセット補正制御データをアナログ電圧に変換するディジタル／アナログ変換器と、前記ディジタル／アナログ変換器に対する基準電圧を発生する基準電圧発生回路と、前記ディジタル／アナログ変換器からの電圧と前記基準電圧との差電圧を差動電流に変換する電圧−電流変換回路と、前記電圧−電流変換回路の出力電流を出し入れし、ＤＣ電圧オフセットの補正電圧を発生させる抵抗とを備えたことを特徴とする。
【発明の効果】
【００３７】
本発明によれば、ゲインコントロールアンプの出力ＤＣオフセット電圧を高精度に補正可能であり、出力ＤＣオフセット電圧を補正した後にゲインを変化させたとしても、出力ＤＣオフセット電圧が発生しない。
【発明を実施するための最良の形態】
【００３８】
本発明に係る無線通信受信回路において、前記ＤＣ電圧オフセットの補正電圧を発生させる抵抗として、前記ゲインコントロールアンプを構成する入力差動対のトランジスタの各エミッタ端子間に接続された抵抗を備え、前記電圧−電流変換回路からの差動電流の一方の出力端子が前記抵抗の一端に接続され、前記電圧−電流変換回路からの差動電流の他方の出力端子が前記抵抗の他端に接続された構成とすることができる。
【００３９】
この構成によれば、ＤＣオフセット調整のための電流の出し入れをゲインコントロールアンプの内部だけで行っており、ゲインコントロールアンプの入力端に電流を出し入れすることがないので、前段の回路がどのような形式であっても影響を受けることがない。
【００４０】
また、前記ゲインコントロールアンプは、差動入出力型の演算増幅器と、前記演算増幅器の差動入力端子に接続された入力抵抗と、前記演算増幅器の差動入力端子と差動出力端子との間に接続された複数のフィードバック抵抗と、ゲイン制御を行うために前記複数のフィードバック抵抗の接続状態を切り換える複数のスイッチとを備え、前記ＤＣ電圧オフセットの補正電圧を発生させる抵抗として、前記演算増幅器を構成する入力差動対のトランジスタの各エミッタ端子間に接続された抵抗を備え、前記電圧−電流変換回路からの差動電流の一方の出力端子が前記抵抗の一端に接続され、前記電圧−電流変換回路からの差動電流の他方の出力端子が前記抵抗の他端に接続された構成とすることができる。
【００４１】
この構成の場合も、ＤＣオフセット調整のための電流の出し入れをゲインコントロールアンプの内部だけで行っているので、前段の回路がどのような形式であっても影響を受けることがない。
【００４２】
また、前記ゲインコントロールアンプは、正転アンプとして機能する第１および第２の演算増幅器と、前記第１の演算増幅器の反転入力端子と出力端子との間に接続された複数の第１のフィードバック抵抗と、前記第２の演算増幅器の反転入力端子と出力端子との間に接続された複数の第２のフィードバック抵抗と、ゲイン制御を行うために前記複数の第１のフィードバック抵抗の接続状態を切り換える第１のスイッチと、ゲイン制御を行うために前記複数の第２のフィードバック抵抗の接続状態を切り換える第２のスイッチとを備え、前記ＤＣ電圧オフセットの補正電圧を発生させる抵抗として、前記第１および第２の演算増幅器を構成する各入力差動対のトランジスタの各エミッタ端子間に各々接続された第１および第２の抵抗を備え、前記電圧−電流変換回路からの差動電流の一方の出力端子が前記第１の抵抗の一端に接続され、前記電圧−電流変換回路からの差動電流の他方の出力端子が前記第２の抵抗の一端に接続された構成とすることができる。
【００４３】
この構成の場合も、ＤＣオフセット調整のための電流の出し入れをゲインコントロールアンプの内部だけで行っているので、前段の回路がどのような形式であっても影響を受けることがない。
【００４４】
また、上記の構成において、バイポーラトランジスタに代えてＭＯＳトランジスタを用いることができる。
【００４５】
また、以上の構成において、ＲＦ電波を受信するアンテナと、前記アンテナから前記プリアンプへの経路を切り替えるスイッチとを更に備えることができる。この構成によれば、Ｗ−ＣＤＭＡ方式などの連続受信を行なう通信方式において、安定して受信を行なうことができる。
【００４６】
前記チョッパー型コンパレータは、前記ＤＣオフセット補正制御回路からの第１の制御信号に応じて、前記ゲインコントロールアンプの差動出力ＤＣ電圧の一方を導通／遮断する第１のスイッチと、前記ＤＣオフセット補正制御回路からの、前記第１の制御信号とは逆位相である第２の制御信号に応じて、前記ゲインコントロールアンプの差動出力ＤＣ電圧の他方を導通／遮断する第２のスイッチと、前記第１および第２のスイッチを介して前記ゲインコントロールアンプの差動出力ＤＣ電圧が第１端子に供給されるコンデンサーと、前記コンデンサーの第２端子の電圧を反転して増幅し、前記ＤＣオフセット補正制御回路に出力する反転アンプと、前記反転アンプの入出力端子間に接続され、前記第１の制御信号に応じて開閉制御される第３のスイッチとを備えた構成とすることができる。
【００４７】
この構成によれば、ゲインコントロールアンプの出力ＤＣオフセット電圧を高精度に補正することができる。
【００４８】
本発明に係るＤＣオフセット電圧補正方法は、上記いずれかの構成の無線通信受信回路におけるゲインコントロールアンプ出力のＤＣオフセット電圧を補正する方法であって、
（ａ）前記ＤＣオフセット補正制御回路により前記チョッパー型コンパレータを制御するステップと、
（ｂ）前記チョッパー型コンパレータにより前記ゲインコントロールアンプの差動出力ＤＣ電圧の大小関係を判定するステップと、
（ｃ）前記チョッパー型コンパレータが比較動作状態にある時に、前記ＤＣオフセット補正制御回路により前記チョッパー型コンパレータからの出力電圧を読み込むステップと、
（ｄ）前記チョッパー型コンパレータが比較動作状態からリセット状態に移るタイミングで、前記オフセット補正制御データに応じて、前記ＤＣ制御回路により前記ゲインコントロールアンプの出力ＤＣオフセットを変化させるステップと、
（ｅ）前記ステップ（ａ）から（ｄ）を複数回繰り返すことによって、前記ゲインコントロールアンプの出力ＤＣオフセットを補正するステップとを含むことを特徴とする。
【００４９】
以下、本発明の好適な実施形態について、図面を参照しながら詳細に説明する。
【００５０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る無線通信受信回路の一構成例を示す回路図である。この無線通信受信回路は、ＲＦ電波を受信するアンテナ１０１と、スイッチ１０２と、ＲＦ信号を増幅するプリアンプとしてのＬＮＡ（Low Noise Amplifier）１０３と、ミキサ１０４と、ゲインコントロールアンプ１０６、１０８と、低域通過フィルタ１０７、１０９と、ＤＣオフセット補正回路１１０、１１１とから構成される。
【００５１】
ミキサ１０４は、ＬＮＡ１０３からＲＦ信号を、またローカル信号入力端子１０５から局所発生のローカル信号を受けて、ＲＦ信号をベースバンド信号に変換する。ゲインコントロールアンプ１０６は、ミキサ１０４からのベースバンド信号を、ゲインを可変制御して増幅する。低域通過フィルタ１０７は、ゲインコントロールアンプ１０６の出力信号における高周波成分を除去する。ゲインコントロールアンプ１０８は、低域通過フィルタ１０７からのベースバンド信号を、ゲインを可変制御して増幅する。低域通過フィルタ１０９は、ゲインコントロールアンプ１０８の出力信号における高周波成分を除去する。
【００５２】
ＤＣオフセット補正回路１１０は、ゲインコントロールアンプ１０６の入出力端子間に接続され、ゲインコントロールアンプ１０６の出力ＤＣオフセット電圧を補正する。また、ＤＣオフセット補正回路１１１は、ゲインコントロールアンプ１０８の入出力端子間に接続され、ゲインコントロールアンプ１０８の出力ＤＣオフセット電圧を補正する。なお、図１には、ＤＣオフセット補正回路１１１の内部構成を例示していないが、ＤＣオフセット補正回路１１０の内部構成と同じであるので、以下では、ＤＣオフセット補正回路１１０の構成および動作について説明する。
【００５３】
ＤＣオフセット補正回路１１０は、チョッパー型コンパレータ１１３と、ＤＣオフセット補正制御回路１１４と、ＤＣ制御回路１１５とから構成される。
【００５４】
チョッパー型コンパレータ１１３は、第１のｎ型ＭＯＳトランジスタ１１６、第１のｐ型ＭＯＳトランジスタ１１７、および第１のインバータ１１８によって構成された第１のスイッチと、第２のｎ型ＭＯＳトランジスタ１１９、第２のｐ型ＭＯＳトランジスタ１２０、および第２のインバータ１２１によって構成された第２のスイッチと、第３のｎ型ＭＯＳトランジスタ１２３、第３のｐ型ＭＯＳトランジスタ１２４、および第３のインバータ１２５によって構成された第３のスイッチと、第４のｎ型ＭＯＳトランジスタ１２６および第４のｐ型ＭＯＳトランジスタ１２７によって構成された反転アンプと、第５のｎ型ＭＯＳトランジスタ１２８と、コンデンサー１２２とから構成される。
【００５５】
なお、図１において、ｉ、ｊはそれぞれコンデンサー１２２の第１端子、第２端子を示し、第２端子ｊは、第４のｎ型ＭＯＳトランジスタ１２６と第４のｐ型ＭＯＳトランジスタ１２７とから構成される反転アンプの入力端子でもある。
【００５６】
次に、このように構成されたＤＣオフセット補正回路１１０の動作について、図２を参照して説明する。図２は、図１のＤＣオフセット補正回路１１０における各部信号のタイミングチャートである。
【００５７】
図２において、ａ、ｂ、ｃはチョッパー型コンパレータ１１３の制御信号（ａは第１の制御信号、ｂは第２の制御信号）、ｄはチョッパー型コンパレータ１１３の出力信号（コンパレータ出力信号とも略称する）、ｅ、ｆはゲインコントロールアンプ１０６の互いに逆極性の出力信号、ｅ−ｆはゲインコントロールアンプ１０６の出力ＤＣオフセット電圧を示す。
【００５８】
出力ＤＣオフセット補正を行なうか否かは、ＤＣオフセット補正制御回路１１４からの制御信号cによって制御され、制御信号ｃが論理論理Ｌｏｗの期間において、第５のｎ型ＭＯＳトランジスタ１２８がオフとなり、出力ＤＣオフセットの補正が行なわれる。制御信号ｃが論理論理Ｈｉｇｈの時は、第５のｎ型ＭＯＳトランジスタ１２８がオンとなり、コンデンサー１２２の第２端子が論理論理Ｌｏｗに固定されて、出力ＤＣオフセットの補正は行われない。
【００５９】
図２の時刻ｔ１にて、制御信号ｃが論理論理ＬｏｗになってＤＣオフセット補正がスタートしたときは、第１の制御信号ａ、第２の制御信号ｂは共に論理論理Ｌｏｗであり、時刻ｔ２において、第１の制御信号ａが論理論理Ｈｉｇｈになる。
【００６０】
時刻ｔ２からｔ３の間は、第１の制御信号ａが論理Ｈｉｇｈ、第２の制御信号ｂは論理Ｌｏｗであり、この期間は、第１のｎ型ＭＯＳトランジスタ１１６、第１のｐ型ＭＯＳトランジスタ１１７、および第１のインバータ１１８によって構成された第１のスイッチと、第３のｎ型ＭＯＳトランジスタ１２３、第３のｐ型ＭＯＳトランジスタ１２４、および第３のインバータ１２５によって構成された第３のスイッチがショートの状態になり、第２のｎ型ＭＯＳトランジスタ１１９、第２のｐ型ＭＯＳトランジスタ１２０、および第２のインバータ１２１によって構成された第２のスイッチはオープンの状態になる。
【００６１】
このとき、第４のｎ型ＭＯＳトランジスタ１２６と第４のｐ型ＭＯＳトランジスタ１２７によって構成された反転アンプの入力端子と出力端子がショートするために、反転アンプの電源電圧をＶｄｄとすれば、反転アンプの入力端子ｊの電圧と出力端子の信号ｄはＶｄｄ／２の電圧に落ち着き、チョッパー型コンパレータ１１３はリセット状態になる。
【００６２】
さらに、コンデンサー１２２の第１端子ｉには、ゲインコントロールアンプ１０６の出力信号ｆが供給され、第２端子ｊはＶｄｄ／２になるため、コンデンサー１２２には、Ｖｄｄ／２とゲインコントロールアンプ１０６の出力信号ｆのＤＣ電圧との差に相当する電荷が充電される。
【００６３】
次に、時刻ｔ３において、第１の制御信号ａは論理Ｌｏｗ、第２の制御信号ｂは論理Ｈｉｇｈになり、第１の制御信号ａと第２の制御信号ｂの状態は時刻ｔ５まで続く。ｔ３からｔ５の期間では、第１のスイッチと第３のスイッチがオープンの状態になり、第２のスイッチはショートの状態になる。
【００６４】
このとき、反転アンプの入力端子と出力端子がオープンになり、コンデンサー１２２の電荷量は、時刻ｔ２からｔ３の間に蓄えられた電荷量から変化しない。
【００６５】
さらに、コンデンサー１２２の第１端子ｉには、ゲインコントロールアンプ１０６の出力信号ｅが供給されるため、ゲインコントロールアンプ１０６の出力信号ｅのＤＣ電圧が出力信号ｆのＤＣ電圧より大きければ、コンデンサーの第２端子ｊは、出力信号ｅと出力信号ｆのＤＣオフセットの電圧量だけ、Ｖｄｄ／２より大きくなるように変化し、その変化量が反転アンプにより反転して増幅され、反転アンプの出力信号ｄは論理Ｌｏｗになる。
【００６６】
また、ゲインコントロールアンプ１０６の出力信号ｅのＤＣ電圧が出力信号ｆのＤＣ電圧より小さければ、コンデンサーの第２端子ｊは、出力信号ｅと出力信号ｆのＤＣオフセットの電圧量だけ、Ｖｄｄ／２より小さくなるように変化し、その変化量が反転アンプにより反転して増幅され、反転アンプの出力信号ｄは論理Ｈｉｇｈになる。
【００６７】
従って、時刻ｔ３からｔ５の期間は、時刻ｔ２からｔ５の期間でのゲインコントロールアンプ１０６の出力信号ｅ、ｆのＤＣ電圧の比較をチョッパー型コンパレータ１１３が行ない、どちらが大きいかを判定する期間であり、ゲインコントロールアンプ１０６の出力信号ｅが出力信号ｆより大きければ、コンパレータ出力信号ｄは論理Ｌｏｗに、出力信号ｆが出力信号ｅより大きければ、コンパレータ出力信号ｄは論理Ｈｉｇｈになる。
【００６８】
時刻ｔ３からｔ５の期間内の時刻ｔ４において、コンパレータ出力信号ｄをＤＣオフセット補正制御回路１１４に読み込むことで、ゲインコントロールアンプ１０６の出力信号ｅと出力信号ｆのどちらが大きいかをＤＣオフセット補正制御回路１１４が認識し、時刻ｔ５のタイミングでＤＣオフセット補正制御回路１１４がＤＣ制御回路１１５を制御して、ゲインコントロールアンプ１０６の出力ＤＣオフセットが減少する方向にゲインコントロールアンプ１０６の入力ＤＣ電圧を制御する。
【００６９】
この制御において、ＤＣオフセット補正制御回路１１４にコンパレータ出力信号ｄを読み込むタイミングを第１の制御信号ａ、第２の制御信号ｂの立ち上がりエッジ及び立ち下りエッジからずらすことで、第１の制御信号ａ、第２の制御信号ｂがコンパレータ出力ｄに飛び込むことにより発生するコンパレータの誤判定を防ぐことができる。
【００７０】
なお、コンパレータ出力信号ｄをＤＣオフセット補正制御回路１１４に読み込むタイミングは、時刻ｔ３とｔ５の間の期間であれば、いつでも良い。
【００７１】
時刻ｔ５以降は、時刻ｔ２から時刻ｔ５の期間の制御を繰り返し行ない、最終的には、ゲインコントロールアンプ１０６の出力信号ｅと出力信号ｆのＤＣオフセット電圧（ｅ−ｆ）が補正されて無くなるまで繰り返す。
【００７２】
なお、本実施形態では、時刻ｔ２から時刻ｔ５までの制御を５回繰り返しているが、何回繰り返しても良い。
【００７３】
以上のように、本実施形態によれば、チョッパー型コンパレータ１１３の制御信号の飛び込みによるチョッパー型コンパレータ１１３の誤判定を避けることができ、ゲインコントロールアンプ１０６の出力ＤＣオフセット電圧の補正を高精度に行なうことができる。
【００７４】
図１のＤＣオフセット補正回路１１０におけるＤＣ制御回路１１５の内部構成例、およびゲインコントロールアンプ１０６の構成例を、図３の回路図に示す。なお、図１におけるゲインコントロールアンプ１０６は、全ての実施形態における構成例に対する上位の概念を示し、図３におけるゲインコントロールアンプ１０６Ａは、本実施形態における具体的な構成の一例を示す。このゲインコントロールアンプ１０６Ａは、図１４を参照して説明した従来例と同様の一般的な構成を有するものである。
【００７５】
図３において、ＤＣ制御回路１１５は、電圧出力型ＤＡＣ３０３と、ＤＡＣ基準電圧発生回路３０４と、電圧−電流変換回路３０５と、第１の抵抗３０１と、第２の抵抗３０２とから構成される。
【００７６】
第１の抵抗３０１は、ミキサ１０４の出力端子３１７とゲインコントロールアンプ１０６の入力端子３１３との間に接続され、また第２の抵抗３０２は、ミキサ１０４の出力端子３１６とゲインコントロールアンプ１０６Ａの入力端子３１２との間に接続されている。
【００７７】
ＤＣ制御回路１１５は、ＤＣオフセット補正制御回路１１４（図１参照）からのオフセット補正制御データ（ｇ）が入力される電圧出力型ＤＡＣ３０３の出力電圧と、ＤＡＣ基準電圧発生回路３０４が発生する基準電圧との差電圧を電圧−電流変換回路３０５により電流に変換し、変換された電流を第１の抵抗３０１と第２の抵抗３０２に流し込むことにより、ゲインコントロールアンプ１０６Ａの入力端子３１２、３１３にオフセット電圧を発生させて、ゲインコントロールアンプ１０６の出力ＤＣオフセット電圧を補正する機能を有する。
【００７８】
次に、図３に示すＤＣ制御回路１１５により、ゲインコントロールアンプ１０６Ａの出力ＤＣオフセット電圧を補正した後に、ゲインを変化させた場合におけるゲインコントロールアンプ１０６Ａの出力ＤＣオフセット電圧の補正について説明する。
【００７９】
なお、ゲインコントロールアンプ１０６Ａは、図１４の従来例と同様の構成を有し、互いのエミッタが接続されたトランジスタ３０６、３０７と、これらトランジスタのコレクタと電源との間に接続される抵抗３０８、３０９と、差動対のトランジスタ３０６、３０７のエミッタに接続されるトランジスタ３１０と、トランジスタ３１０のエミッタとグランドの間に接続される抵抗３１１によって構成される。３１２、３１３はゲインコントロールアンプ１０６Ａの入力端子、３１４、３１５はゲインコントロールアンプ１０６Ａの出力端子であり、ゲインは、トランジスタ３１０に流れる電流を制御することにより制御される。
【００８０】
従来例と同様に、抵抗３０８の抵抗値がＲ１に、抵抗３０９の抵抗値がＲ２にばらついて、ゲインコントロールアンプ１０６Ａの出力端子３１４、３１５にＤＣオフセットが発生する場合を想定し、電圧−電流変換回路３０５から電流Ｉｍを流し込むことにより、ゲインコントロールアンプ１０６Ａの出力ＤＣオフセット電圧を補正した後にゲインを変化させた場合について説明する。
【００８１】
ゲインコントロールアンプ１０６Ａの電流源であるトランジスタ３１０に流れる電流をＩｇ３とする。ゲインコントロールアンプ１０６Ａの入力端子３１２、３１３の電圧が同じであるとすれば、抵抗３０８、３０９に流れる電流は同じであり、ゲインコントロールアンプ１０６Ａの出力端子３１４と３１５の電圧をそれぞれ、Ｖｏｕｔ３１、Ｖｏｕｔ３２とし、電源電圧をＶｄｄとすれば、ゲインコントロールアンプ出力のＤＣ電圧Ｖｏｕｔ３１、Ｖｏｕｔ３２はそれぞれ以下の（式１７）、（式１８）で表されるように異なるために、ＤＣオフセット電圧が発生する。
【００８２】
Ｖｏｕｔ３１＝Ｖｄｄ−Ｒ１・Ｉｇ３／２        …（式１７）
Ｖｏｕｔ３２＝Ｖｄｄ−Ｒ２・Ｉｇ３／２        …（式１８）
次に、電圧−電流変換回路３０５が、ゲインコントロールアンプ１０６Ａの入力端子３１３に接続された抵抗３０１には電流Ｉｍを流し込み、ゲインコントロールアンプ１０６Ａの入力端子３１２に接続された抵抗３０２を介してＩｍの電流を引っ張ることにより、ゲインコントロールアンプ１０６Ａの出力ＤＣオフセットを補正する。差動対のトランジスタ３０６、３０７のベース電流は小さいために無視できると仮定すれば、抵抗３０１、３０２の値をＲｍ、ゲインコントロールアンプ１０６Ａの入力端子３１２、３１３の電圧をそれぞれＶ３３、Ｖ３４とし、ノード３１６、３１７はゲインコントロールアンプ１０６Ａの前段の回路が接続されるノードであり、同じ電圧Ｖ３５であるとすれば、Ｖ３３、Ｖ３４はそれぞれ以下の（式１９）、（式２０）で表される。
【００８３】
Ｖ３３＝Ｖ３５−Ｒｍ・Ｉｍ            …（式１９）
Ｖ３４＝Ｖ３５＋Ｒｍ・Ｉｍ            …（式２０）
次に、抵抗３０８に流れる電流をＩ３１、抵抗３０９に流れる電流をＩ３２とすれば、Ｉ３１、Ｉ３２は、Ｉｇ３、Ｖ３３、Ｖ３４及び上記（式１９）、（式２０）を使って、それぞれ（式２１）、（式２２）のように書ける。
【００８４】
Ｉ３１＝Ｉｇ３／｛１＋ｅｘｐ［４ｑ・Ｒｍ・Ｉｍ／ｋＴ］｝  …（式２１）
Ｉ３２＝Ｉｇ３・ｅｘｐ［４ｑ・Ｒｍ・Ｉｍ／ｋＴ］
／｛１＋ｅｘｐ［４ｑ・Ｒｍ・Ｉｍ／ｋＴ］｝        …（式２２）
従って、ＤＣオフセットが発生している状態で、電圧−電流変換回路３０５からＩｍの電流を流し込むことによりゲインコントロールアンプ１０６Ａの出力ＤＣオフセット電圧の補正を行なった後におけるゲインコントロールアンプ１０６Ａの出力ＤＣ電圧Ｖｏｕｔ３１、Ｖｏｕｔ３２は、それぞれ以下の（式２３）、（式２４）のようになる。
【００８５】
Ｖｏｕｔ３１＝Ｖｄｄ−Ｒ１・Ｉ３１          …（式２３）
Ｖｏｕｔ３２＝Ｖｄｄ−Ｒ２・Ｉ３２          …（式２４）
ゲインコントロールアンプ１０６Ａの出力ＤＣオフセット電圧を補正した後は、出力ＤＣ電圧Ｖｏｕｔ３１とＶｏｕｔ３２は等しくなるため、上記（式２３）と（式２４）より以下の（式２５）が成立する。
【００８６】
Ｒ１・Ｉ３１＝Ｒ２・Ｉ３２                  …（式２５）
上記（式２１）、（式２２）、（式２５）より、以下の（式２６）が成立する。
【００８７】
ｅｘｐ［４q・Ｒｍ・Ｉｍ／ｋＴ］＝Ｒ１／Ｒ２    …（式２６）
従って、ゲインコントロールアンプ１０６Ａの出力ＤＣオフセット電圧を補正した後は、電流Ｉｍは上記（式２６）を満たす値になる。このとき、ゲインコントロールアンプ１０６Ａの出力端子３１４、３１５の電圧Ｖｏｕｔ３１、Ｖｏｕｔ３２は、上記（式２１）、（式２２）、（式２３）、（式２４）、（式２６）より、それぞれ以下の（式２７）、（式２８）で表される。
【００８８】
Ｖｏｕｔ３１＝Ｖｄｄ−Ｉｇ３・Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）  …（式２７）
Ｖｏｕｔ３２＝Ｖｄｄ−Ｉｇ３・Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）  …（式２８）
（式２７）、（式２８）で表されるとおり、ゲインコントロールアンプ１０６Ａの出力端子３１４、３１５のＤＣオフセット電圧は補正される。
【００８９】
次に、ゲインコントロールアンプ１０６Ａの出力端子３１４、３１５のＤＣオフセット電圧を補正した後にゲインを変更した場合を考える。ゲインを変更するということは、トランジスタ３１０に流れる電流Ｉｇ３を変更することになるが、上記（式２７）、（式２８）より、Ｉｇ３を変更しても、Ｖｏｕｔ３１とＶｏｕｔ３２は等しいため、ＤＣオフセット電圧は発生しない。
【００９０】
以上のように、本実施形態によれば、ＤＣオフセット電圧を補正した後にゲインを変更しても、ＤＣオフセット電圧が発生しない、優れた無線通信受信回路を実現できる。
【００９１】
（第２の実施形態）
本発明の第２の実施形態における無線通信受信回路は、第１の実施形態とは、ゲインコントロールアンプの構成が異なる。図４は、本発明の第２の実施形態におけるゲインコントロールアンプ１０６Ｂの内部構成例、および第１の実施形態と同じＤＣ制御回路１１５の内部構成を示す回路図である。なお、以下では、ゲインコントロールアンプ１０６についてのみ説明するが、ゲインコントロールアンプ１０８の構成も同様である。
【００９２】
図４において、ゲインコントロールアンプ１０６Ｂは、入力抵抗４０１、４０２と、フィードバック抵抗４０３、４０４、４０６、４０７と、スイッチ４０５、４０８と、差動入出力オペアンプ４０９とから構成される。本実施形態のゲインコントロールアンプ１０６Ｂは、差動入出力の反転アンプとして構成され、ゲインの制御は、フィードバック抵抗の接続をスイッチで切り換えて行うものである。
【００９３】
図３に示したトランジスタ差動回路を利用したゲインコントロールアンプ１０６Ａに対して、本実施形態のゲインコントロールアンプ１０６Ｂの構成によれば、歪特性を改善することができる。さらに、ゲイン制御は、フィードバック抵抗４０３、４０４、４０６、４０７の接続をスイッチ４０５、４０８で切り換えることで行う。これにより、ゲインコントロールアンプ１０６Ｂの出力ＤＣオフセット電圧を補正した後にゲインを変更しても、ゲインコントロールアンプ１０６Ｂの出力にはＤＣオフセットが発生しない。
【００９４】
なお、本実施形態では、ゲインを２段階に切り換えて制御する場合について例示および説明したが、ゲインを多段に切り換える場合には、フィードバック経路に抵抗とスイッチの組を複数組接続してゲインを制御すれば良く、この場合でも、ゲインコントロールアンプ１０６Ｂの出力ＤＣオフセット電圧を補正した後にゲインを変更しても、ゲインコントロールアンプ１６０Ｂの出力にはＤＣオフセットが発生しない。
【００９５】
以上のように、本実施形態によれば、ゲインコントロールアンプの歪み特性が改善され、さらに、ＤＣオフセット電圧を補正した後にゲインを変更しても、ＤＣオフセット電圧が発生しない、優れた無線通信受信回路を実現できる。
【００９６】
（第３の実施形態）
本発明の第３の実施形態における無線通信受信回路は、第１および第２の実施形態とは、ゲインコントロールアンプの構成が異なる。図５は、本発明の第３の実施形態におけるゲインコントロールアンプ１０６Ｃの内部構成例、および第１の実施形態と同じＤＣ制御回路１１５の内部構成を示す回路図である。なお、以下では、ゲインコントロールアンプ１０６についてのみ説明するが、ゲインコントロールアンプ１０８の構成も同様である。
【００９７】
図５において、ゲインコントロールアンプ１０６Ｃは、抵抗５０１と、第１のフィードバック抵抗５０２、５０３と、抵抗５０５と、第２のフィードバック抵抗５０６、５０７と、第１のスイッチ５０４と、第２のスイッチ５０８と、第１のオペアンプ５０９と、第２のオペアンプ５１０とから構成される。本実施形態のゲインコントロールアンプ１０６Ｃは、２組の正転アンプとして構成され、ゲインの制御は、第１のオペアンプ５０９の第１のフィードバック抵抗５０２、５０３の接続を第１のスイッチ５０４で、また第２のオペアンプ５１０の第２のフィードバック抵抗５０６、５０７の接続を第２のスイッチ５０８で切り換えて行うものである。これにより、ゲインコントロールアンプ１０６Ｃの出力ＤＣオフセット電圧を補正した後にゲインを変更しても、ゲインコントロールアンプ１０６Ｃの出力にはＤＣオフセットが発生しない。
【００９８】
以上のように、本実施形態によれば、ＤＣオフセット電圧を補正した後にゲインを変更しても、ＤＣオフセット電圧が発生しない、優れた無線通信受信回路を実現できる。
【００９９】
（第４の実施形態）
本発明の第４の実施形態における無線通信受信回路は、第１の実施形態とは、出力ＤＣオフセット電圧を補正するための、入力オフセット電圧を発生させる抵抗の接続位置が異なる。第１の実施形態の構成の場合、ゲインコントロールアンプ１０６Ａの入力端子（トランジスタのベース）に電流を出し入れするため、前段回路の出力インピーダンスの影響を受ける。この影響を小さくするために、前段回路の出力は低インピーダンスにしておく必要がある。本実施の形態は、そのような必要性を解消し、前段回路がどのような形式であっても影響を受けず、バッファ等の必要がなく、接続箇所も制限を受けない構成を有する。
【０１００】
図６は、本実施形態におけるゲインコントロールアンプ１０６Ｄの内部構成例、および第１の実施形態と同じＤＣ制御回路１１５の内部構成を示す回路図である。なお、以下では、ゲインコントロールアンプ１０６Ｄについてのみ説明するが、ゲインコントロールアンプ１０８の構成も同様である。
【０１０１】
ゲインコントロールアンプ１０６Ｄは、基本的には、図３を参照して説明した第１の実施形態におけるゲインコントロールアンプ１０６Ａと同様の構成を有する。但し、入力差動対の一方のトランジスタ３０６のエミッタ、および他方のトランジスタ３０７のエミッタ間に、抵抗６０５が接続されている。そして、トランジスタ６０１と抵抗６０３、およびトランジスタ６０２と抵抗６０４から成る電流源が、それぞれ抵抗６０５の両端に接続され、電流値は、それぞれ第１の実施形態のゲインコントロールアンプ１０６Ａでの電流源（トランジスタ３１０と抵抗３１１）の電流値Ｉｇ３の半分に設定されている。
【０１０２】
ＤＣ制御回路１１５は、電圧出力型ＤＡＣ３０３と、ＤＡＣ基準電圧発生回路３０４と、電圧−電流変換回路３０５と、抵抗６０５とから構成される。
【０１０３】
ＤＣ制御回路１１５は、ＤＣオフセット補正制御回路１１４（図１参照）からのオフセット補正制御データ（ｇ）が入力される電圧出力型ＤＡＣ３０３の出力電圧と、ＤＡＣ基準電圧発生回路３０４が発生する基準電圧との差電圧を電圧−電流変換回路３０５により電流に変換し、変換された電流を抵抗６０５に流すことにより、ゲインコントロールアンプ１０６Ｄの入力端子３１２、３１３にオフセット電圧を発生させて、ゲインコントロールアンプ１０６Ｄの出力ＤＣオフセット電圧を補正する機能を有する。
【０１０４】
電圧−電流変換回路３０５により変換された電流Ｉｍを、ゲインコントロールアンプ１０６Ｄの、入力差動対の一方のトランジスタ３０６のエミッタ、および他方のトランジスタ３０７のエミッタ間に接続された抵抗６０５の一方から流し込み、他方から引っ張ることにより、ゲインコントロールアンプ１０６Ｄの出力ＤＣオフセットを補正する。抵抗６０５の値を２Ｒｍとすると、得られる効果は、第１の実施形態についての説明と全く同じになる。
【０１０５】
更に、本実施形態では、ＤＣオフセット調整のための電流の出し入れをゲインコントロールアンプ１０６Ｄの内部だけで行っており、ゲインコントロールアンプ１０６Ｄの入力端に電流を出し入れすることがないので、前段の回路がどのような形式であっても全く影響を受けることがない。すなわち、前段にバッファ回路等を入れる必要がなく、低電流化、低面積化に非常に有効である。
【０１０６】
以上のように、本実施形態によれば、ゲインコントロールアンプの前段回路の影響がなく、さらに、ＤＣオフセット電圧を補正した後にゲインを変更しても、ＤＣオフセット電圧が発生しない、優れた無線通信受信回路を実現できる。
【０１０７】
（第５の実施形態）
本発明の第５の実施形態における無線通信受信回路は、第４の実施形態とは、ゲインコントロールアンプの構成が異なるが、同様の課題を課題を解決するものである。図７は、本実施形態におけるゲインコントロールアンプ１０６Ｅの内部構成例、および第１の実施形態と同じＤＣ制御回路１１５の内部構成を示す回路図である。なお、以下では、ゲインコントロールアンプ１０６についてのみ説明するが、ゲインコントロールアンプ１０８の構成も同様である。
【０１０８】
ゲインコントロールアンプ１０６Ｅは、図４のゲインコントロールアンプ１０６Ｂと同様の構成であり、同様の動作であるが、オペアンプ７０９が図４のオペアンプ４０９とは異なる。
【０１０９】
図８は、図７のオペアンプ７０９の内部を示す回路図である。差動入力、差動出力のオペアンプであり、入力２端子３１２、３１３と出力２端子８１５、８１６の４端子の他に、ＤＣオフセットを補正する電流を出し入れする２端子８１７、８１８を備えている。端子８１７、端子８１８には、電圧−電流変換回路３０５の差動出力端子がそれぞれ接続される。入力端子３１２、３１３、入力差動対トランジスタ３０６、３０７、抵抗６０５、電流源のトランジスタ６０１と抵抗６０３、およびトランジスタ６０２と抵抗６０４からなる構成、および電圧−電流変換回路３０５との接続状態は、図６に示したゲインコントロールアンプ１０６Ｄと対応するので、同一の参照符号を付して説明する。入力端子３１２、３１３から入力された信号は、出力回路８１４を経て、増幅されて出力端子８１５、８１６から出力される。
【０１１０】
電圧−電流変換回路３０５により変換された電流Ｉｍを、オペアンプ７０９の、入力差動対の一方のトランジスタ３０６のエミッタ、および他方のトランジスタ３０７のエミッタ間に接続された抵抗６０５の一方から流し込み、他方から引っ張ることにより、ゲインコントロールアンプ１０６の出力ＤＣオフセットを補正する。抵抗６０５の値を２Ｒｍとすると、得られる効果は第１の実施形態において説明した効果と全く同じになる。
【０１１１】
本実施形態のゲインコントロールアンプ１０６Ｅの構成によれば、第２の実施形態のゲインコントロールアンプ１０６Ｂの構成と同様の効果が得られ、しかも、第４の実施形態のゲインコントロールアンプ１０６Ｄの構成と同様に、ＤＣオフセットの調整が前段回路の影響を全く受けることがない。すなわち、前段にバッファ回路等を入れる必要がなく、低電流化、低面積化に非常に有効である。
【０１１２】
以上のように、本実施形態によれば、ゲインコントロールアンプの前段回路の影響がなく、さらに、ＤＣオフセット電圧を補正した後にゲインを変更しても、ＤＣオフセット電圧が発生しない、優れた無線通信受信回路を実現できる。
【０１１３】
（第６の実施形態）
本発明の第６の実施形態における無線通信受信回路は、第４および第５の実施形態とは、ゲインコントロールアンプの構成が異なるが、同様の課題を課題を解決するものである。図９は、本実施形態におけるゲインコントロールアンプ１０６Ｆの内部構成例、および第１の実施形態と同じＤＣ制御回路１１５の内部構成を示す回路図である。なお、以下では、ゲインコントロールアンプ１０６についてのみ説明するが、ゲインコントロールアンプ１０８の構成もも同様である。
【０１１４】
ゲインコントロールアンプ１０６Ｆは、図５のゲインコントロールアンプ１０６Ｃと同様の構成であり、同様の動作であるが、オペアンプ９０９、９１０が図５のオペアンプ５０９、５１０とは異なる。
【０１１５】
図１０は、図９のオペアンプ９０９の内部を示す回路図である。オペアンプ９１０の内部も全く同じ回路である。オペアンプ９０９は、差動入力、単一出力のオペアンプであり、正入力端子９１２と、負入力端子９１３と出力端子９１６の３端子の他に、ＤＣオフセットを補正する電流を出し入れする端子９１８を備えている。端子９１８には、電圧−電流変換回路３０５の差動出力端子の一端が接続される。電圧−電流変換回路３０５の差動出力端子の他端は、オペアンプ９１０の端子９１８に接続される。
【０１１６】
入力端子９１２、９１３、入力差動対トランジスタ９０６、９０７、抵抗９０５、電流源のトランジスタ９０１と抵抗９０３、およびトランジスタ９０２と抵抗９０４からなる構成は、図８を参照して説明した第５の実施形態における、オペアンプ７０９の入力端子３１２、３１３、入力差動対トランジスタ３０６、３０７、抵抗６０５、電流源のトランジスタ６０１と抵抗６０３、およびトランジスタ６０２と抵抗６０４からなる構成に対応する。正入力端子９１２、および負入力端子９１３から入力された信号は、出力回路９１４を経て、正転増幅、および反転増幅されて出力端子９１６から出力される。
【０１１７】
電圧−電流変換回路３０５により変換された電流Ｉｍを、オペアンプ９０９の、入力差動対の一方のトランジスタ９０６のエミッタと他方のトランジスタ９０７のエミッタ間に接続された抵抗９０５の一方から流し込む（オペアンプ９１０では引っ張る、またはその逆）ことにより、ゲインコントロールアンプ１０６Ｆの出力ＤＣオフセットを補正する。抵抗９０５の値を２Ｒｍとすると、得られる効果は第１の実施形態について説明した効果と全く同じになる。
【０１１８】
本実施形態のゲインコントロールアンプ１０６Ｆの構成によれば、第３の実施形態のゲインコントロールアンプ１０６Ｃの構成と同様の効果が得られ、また、第４の実施形態のゲインコントロールアンプ１０６Ｄの構成と同様に、ＤＣオフセットの調整が前段回路の影響を受けることがない。すなわち、前段にバッファ回路等を入れる必要がなく、低電流化、低面積化に非常に有効である。
【０１１９】
以上のように、本実施形態によれば、ゲインコントロールアンプの前段回路の影響がなく、さらに、ＤＣオフセット電圧を補正した後にゲインを変更しても、ＤＣオフセット電圧が発生しない、優れた無線通信受信回路を実現できる。
【０１２０】
以上の各実施形態では、バイポーラトランジスタを用いた回路の例を説明したが、ＭＯＳトランジスタを用いた構成としてもよい。例えば、図１０の回路における入力差動対をＭＯＳトランジスタで構成した場合の回路を、図１１に示す。
【０１２１】
図１１における、ＭＯＳトランジスタ１１０６、１１０７は、図１０に示したバイポーラトランジスタ９０６、９０７を置き換えたものである。動作、効果は、図１０で説明したものと同じであるが、厳密に言えば、バイポーラトランジスタの場合はエミッタに流れる電流が変わると、そのｈＦＥ分の１だけ、ベースに流れる電流が変わるが、ＭＯＳトランジスタの場合は、ソースに流れる電流が変わってもゲートに流れる電流は変わらない（流れない）。ＤＣオフセット量の調整電流ＩｍはＤＣ電流であるので、寄生容量によるゲートへの漏れ電流もない。したがって、前段回路の影響を完全に消すには、入力差動対を図１１に示すようにＭＯＳトランジスタにした方がよい。また、ＭＯＳトランジスタを用いることで、入力差動対のベース電流の相対バラツキによって発生するＤＣオフセットを解消する効果もある。ここでは、図１０の回路の変更についてのみ例示したが、図６、あるいは図８の回路に関しても同様に、バイポーラトランジスタをＭＯＳトランジスタで置き換えることができる。
【産業上の利用可能性】
【０１２２】
本発明に係る無線通信受信回路は、ゲインコントロールアンプの出力ＤＣオフセット電圧を高精度に補正可能であり、出力ＤＣオフセット電圧を補正した後にゲインを変化させたとしても、出力ＤＣオフセット電圧が発生しないという利点を有し、Ｗ−ＣＤＭＡ等の連続受信を行う通信方式に有用である。
【図面の簡単な説明】
【０１２３】
【図１】本発明の第１の実施形態に係る無線通信受信回路の一構成例を示す回路図
【図２】図１のＤＣオフセット補正回路における各部信号のタイミングチャート
【図３】図１のＤＣオフセット補正回路におけるゲインコントロールアンプおよびＤＣ制御回路の具体的な構成を示す回路図
【図４】本発明の第２の実施形態におけるゲインコントロールアンプおよびＤＣ制御回路の具体的な構成を示す回路図
【図５】本発明の第３の実施形態におけるゲインコントロールアンプおよびＤＣ制御回路の具体的な構成を示す回路図
【図６】本発明の第４の実施形態におけるゲインコントロールアンプおよびＤＣ制御回路の具体的な構成を示す回路図
【図７】本発明の第５の実施形態におけるゲインコントロールアンプおよびＤＣ制御回路の具体的な構成を示す回路図
【図８】同実施形態におけるゲインコントロールアンプに用いるオペアンプの内部構成例を示す回路図
【図９】本発明の第６の実施形態におけるゲインコントロールアンプおよびＤＣ制御回路の具体的な構成を示す回路図
【図１０】同実施形態におけるゲインコントロールアンプに用いるオペアンプの内部構成例を示す回路図
【図１１】同実施形態におけるゲインコントロールアンプで用いるオペアンプの他の内部構成例を示す回路図
【図１２】ＰＤＣ、ＧＳＭ等のＴＤＭＡ方式における受信スロットと送信スロットとの関係を示す図
【図１３】連続受信を行うＷ−ＣＤＭＡ方式における送信スロットと受信スロットとの関係を示す図
【図１４】従来の無線通信受信回路におけるゲインコントロールアンプおよびその出力ＤＣオフセット補正回路の構成例を示す回路図
【図１５】図１４に示す回路におけるゲインコントロールアンプの出力ＤＣオフセット電圧ＶｄｃとゲインＧａとの関係を示す図
【符号の説明】
【０１２４】
１０１  アンテナ
１０２  スイッチ
１０３  ＬＮＡ（プリアンプ）
１０４  ミキサ
１０５  ローカル信号入力端子
１０６、１０６Ａ〜１０６Ｆ、１０８  ゲインコントロールアンプ
１０７、１０９  低域通過フィルタ
１１０、１１１  ＤＣオフセット補正回路
１１３  チョッパー型コンパレータ
１１４  ＤＣオフセット補正制御回路
１１５  ＤＣ制御回路
１１６  第１のｎ型ＭＯＳトランジスタ
１１７  第１のｐ型ＭＯＳトランジスタ
１１８  第１のインバータ
１１９  第２のｎ型ＭＯＳトランジスタ
１２０  第２のｐ型ＭＯＳトランジスタ
１２１  第２のインバータ
１２２  コンデンサー
１２３  第３のｎ型ＭＯＳトランジスタ
１２４  第３のｐ型ＭＯＳトランジスタ
１２５  第３のインバータ
１２６  第４のｎ型ＭＯＳトランジスタ
１２７  第４のｐ型ＭＯＳトランジスタ
１２８  第５のｎ型ＭＯＳトランジスタ
３０１  第１の抵抗
３０２  第２の抵抗
３０３  電圧出力型ＤＡＣ
３０４  ＤＡＣ基準電圧発生回路
３０５  電圧−電流変換回路
３０６、３０７、３１０  バイポーラトランジスタ
３０８、３０９、３１１  抵抗
３１２、３１３  ゲインコントロールアンプ入力端子
３１４、３１５  ゲインコントロールアンプ出力端子
４０１、４０２  入力抵抗
４０３、４０４、４０６、４０７  フィードバック抵抗
４０５、４０８  スイッチ
４０９  差動入出力オペアンプ
５０１、５０５  抵抗
５０２、５０３  第１のフィードバック抵抗
５０６、５０７  第２のフィードバック抵抗
５０４  第１のスイッチ
５０８  第２のスイッチ
５０９  第１のオペアンプ
５１０  第２のオペアンプ
６０１、６０２  バイポーラトランジスタ
６０３、６０４、６０５  抵抗
７０９  差動入出力オペアンプ
８１４  オペアンプの出力回路
８１５、８１６  オペアンプの出力端子
８１７、８１８  補正電流の入出力端子
９０９  第１のオペアンプ
９１０  第２のオペアンプ
９０１、９０２、９０６、９０７  バイポーラトランジスタ
９０３、９０４、９０５  抵抗
９１２  オペアンプの正入力端子
９１３  オペアンプの負入力端子
９１４  オペアンプの出力回路
９１６  オペアンプの出力端子
９１８  補正電流の入出力端子
１１０６、１１０７  ＭＯＳトランジスタ
１４００  ＡＤＣ
１４０１  制御回路
１４０２、１４０３  ＤＡＣ
【図１】
2006229865.tif 000003
【図２】
2006229865.tif 000004
【図３】
2006229865.tif 000005
【図４】
2006229865.tif 000006
【図５】
2006229865.tif 000007
【図６】
2006229865.tif 000008
【図７】
2006229865.tif 000009
【図８】
2006229865.tif 000010
【図９】
2006229865.tif 000011
【図１０】
2006229865.tif 000012
【図１１】
2006229865.tif 000013
【図１２】
2006229865.tif 000014
【図１３】
2006229865.tif 000015
【図１４】
2006229865.tif 000016
【図１５】
2006229865.tif 000017