(57)【要約】【課題】  品質の向上を実現可能な半導体装置およびその検査方法を提供する。【解決手段】  ある検査工程において、被測定デバイス４０のスタンバイ電流値をＩＣ検査装置４１で測定し、その測定したスタンバイ電流値を被測定デバイス４０が備えた不揮発性メモリ１２に書き込んでおき、その後の別の検査工程において、被測定デバイス４０のスタンバイ電流値を例えば別のＩＣ検査装置４１で測定した際に、その測定データと前記不揮発性メモリ１２に書き込んでおいたデータを読み出すことで得た測定データとを相対的に比較することで、複数の検査工程にまたがるスタンバイ電流値の変化を検証することが可能となる。【選択図】  図４
2006170835.tif 000002
【特許請求の範囲】
【請求項１】
データの読み書きが可能な不揮発性メモリを含む半導体装置の検査方法であって、
少なくとも２種類の検査工程を含み、
前記２種類の検査工程の一方は、
前記半導体装置の静止状態での電流値を測定する第１ステップと、
前記測定した電流値を前記不揮発性メモリに書き込む第２ステップとを含み、
前記２種類の検査工程の他方は、
前記半導体装置の静止状態での電流値を測定する第３ステップと、
前記第２ステップで書き込んだ電流値を前記不揮発性メモリから読み出す第４ステップと、
前記第３ステップで測定した電流値と前記第４ステップで読み出した電流値との差分を演算する第５ステップと、
前記演算した差分の電流値を予め定めたスペック値と比較して良否判定を行う第６ステップとを有することを特徴とする半導体装置の検査方法。
【請求項２】
請求項１記載の半導体装置の検査方法において、
更に、前記第３ステップで測定した電流値を前記不揮発性メモリに書き込む第７ステップを有することを特徴とする半導体装置の検査方法。
【請求項３】
請求項１記載の半導体装置の検査方法において、
前記第２ステップで前記測定した電流値を書き込む際には、前記測定した電流値を２進数に変換して書き込みが行われることを特徴とする半導体装置の検査方法。
【請求項４】
請求項１記載の半導体装置の検査方法において、
前記２種類の検査工程の一方は、プローブ検査工程であり、
前記２種類の検査工程の他方は、組み立て品に対する検査工程であることを特徴とする半導体装置の検査方法。
【請求項５】
データの読み書きが可能な不揮発性メモリを含む半導体装置の検査方法であって、
複数の検査工程を含み、
前記複数の検査工程のそれぞれの中で、前記半導体装置の静止状態での電流値を測定するステップと、
前記測定したそれぞれの電流値を前記不揮発性メモリに書き込むステップと、
前記測定したそれぞれの電流値を相対的に比較するステップとを含むことを特徴とする半導体装置の検査方法。
【請求項６】
請求項５記載の半導体装置の検査方法において、
前記測定したそれぞれの電流値を相対的に比較する際には、前記不揮発性メモリに書き込んだそれぞれの電流値の読み出しが行われることを特徴とする半導体装置の検査方法。
【請求項７】
請求項５記載の半導体装置の検査方法において、
前記測定したそれぞれの電流値を相対的に比較する際には、前記複数の検査工程の中のそれぞれ温度条件が等しい検査工程間で比較を行うことを特徴とする半導体装置の検査方法。
【請求項８】
請求項５記載の半導体装置の検査方法において、
前記測定したそれぞれの電流値を書き込む際には、前記測定したそれぞれの電流値と共に、前記測定したそれぞれの電流値を識別するための識別子が書き込まれることを特徴とする半導体装置の検査方法。
【請求項９】
データの読み書きが可能な不揮発性メモリを含む半導体装置であって、
前記不揮発性メモリに、複数の検査工程でそれぞれ測定した前記半導体装置の静止状態での電流値が記憶されることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置であって、
前記不揮発性メモリは、フラッシュメモリであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその検査方法に関し、特にデータの読み書きが可能な不揮発性メモリを備えたマイクロコンピュータ等の半導体装置およびその不揮発性メモリの検査方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
本発明者が検討したところによれば、半導体装置の検査技術に関しては、以下のようなものが考えられる。
【０００３】
例えば、ＣＭＯＳ回路を含む半導体装置を選別する方法として、静止状態の半導体装置に対してその電源電流ＩＤＤを測定する、所謂ＩＤＤＱテストが一般的に知られている。これは、静止状態においては電流が流れず、不良がある場所にのみリーク電流が流れるというＣＭＯＳ回路の性質を利用したものである。また、これに対して、ＣＭＯＳ回路以外の回路が含まれている場合の対応として、例えば、特許文献１，２のような技術が知られている。
【０００４】
特許文献１には、ロジック回路の複数の論理組合せ状態において静止時の電源電流を測定し、この電源電流の最大値と最小値を演算し、その差分によって良否判定を行う検査方法が示されている。これによって、静止時に定常的に電源電流が流れる設計のＬＳＩに対しても、電源電流を判定基準とするスクリーニングが可能となる。具体的なテスト手段としては、ＩＣ試験装置を用い、測定した電源電流の最大値と最小値をＩＣ試験装置のメモリに記憶し、そのデータを用いてＩＣ試験装置内で演算処理を行うことで良否判定を行う。
【０００５】
特許文献２には、前述した特許文献１のような検査を行う際の検査時間を短縮するため、ＩＣ試験装置内に、測定した電流値を保持する手段と、この保持している電流値と新たに計測した電流値との差分を出力する手段と、この出力した電流値と基準値出力回路より出力される基準値とを比較判定する手段とを設けている。そして、これらの手段は、サンプル／ホールド回路や差動増幅回路等のアナログ回路によって構成される。
【特許文献１】特開２０００−０８８９１４号公報
【特許文献２】特開２００３−０８４０４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、前記のような半導体装置の検査技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００７】
近年、半導体装置の微細化に伴い、動作電源電圧が低下し、これに伴いトランジスタのしきい値電圧の低下が必要となってきている。ところが、しきい値電圧を下げると、トランジスタがオフの状態で流れるリーク電流、所謂オフ・リーク電流が増加する。従って、このような半導体装置を前述したＩＤＤＱテスト等を用いて検査する際には、オフ・リーク電流の影響を考慮しなければならない。
【０００８】
こうした中、例えば、メモリ回路およびロジック回路等を混在したマイクロコンピュータ等を検査する際には、前述したＩＤＤＱテストと同様にマイクロコンピュータ等を静止状態にして電流を測定する、所謂スタンバイ電流測定が行われる。スタンバイ電流測定では、通常、良否判定の基準となる電流の規格値を定め、測定したスタンバイ電流値がこの規格値の範囲内か否かで良否判定が行われる。電流の規格値は、過去においては、ある程度低い値とすることができたが、近年においては、前述したオフ・リーク電流の影響で若干高い値に設定する必要性が生じてきている。
【０００９】
また、半導体装置においては、内部に存在する微小な欠陥が時間の経過と共に悪化していく、所謂劣化性の不良モードが問題となる。このような不良モードは、スタンバイ電流値の変動と結びつく場合が多い。従って、プローブ検査〜後工程検査といった一連の検査工程の中のいずれかのスタンバイ電流測定で、このような不良モードを検出できる可能性がある。しかしながら、実際には、前述した電流の規格値の緩和により、その可能性は益々低くなってきている。更に、劣化の進行速度の程度によっては、一連の検査工程で検出できず、市場での不良に至ってしまう。
【００１０】
一方、このような不良モードを検出するため、例えば、ある一つの検査工程内で、検査対象デバイスに対して、スタンバイ電流測定を行った後、一旦ストレス（高電圧および高温など）を印加し、再度スタンバイ電流測定を行うことで、電流値の変化有無を検証するような検査方法が考えられる。しかしながら、劣化の進行速度が遅く各検査工程を経る毎に徐々に劣化していく場合や、あるいは各検査工程の合間の例えば組み立て工程に起因して劣化が発生する場合などでは、このような検査方法では不良の検出が困難となる。
【００１１】
すなわち、従来技術における検査方法は、いわば各検査工程をそれぞれ独立したものと捉え、各検査工程内でそれぞれ良否判定を行い、最終的に全ての検査工程で良品と判定されたものが出荷されるというものであった。前述した特許文献１，２のような技術もこのような考え方に基づいている。そのため、各検査工程間を広く見て、それぞれ比較を行うというようなことは殆ど行われていない。その要因の一つとして、ある検査対象デバイスに対して用いる検査装置が各検査工程毎に異なることなどから、特に、検査結果となるデータの取り扱いが複雑になることが挙げられる。
【００１２】
そこで、本発明の目的は、このような問題等を鑑み、品質の向上を実現可能な半導体装置およびその検査方法を提供することにある。
【００１３】
また、本発明の他の目的は、不良解析の容易化を実現可能な半導体装置およびその検査方法を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明による半導体装置の検査方法は、データの読み書きが可能な不揮発性メモリを含む半導体装置の検査方法である。そして、その検査方法は、少なくとも２種類の検査工程を含み、前記２種類の検査工程の一方は、半導体装置の静止状態での電流値を測定する第１ステップと、この測定した電流値を不揮発性メモリに書き込む第２ステップとを含み、前記２種類の検査工程の他方は、半導体装置の静止状態での電流値を測定する第３ステップと、第２ステップで書き込んだ電流値を不揮発性メモリから読み出す第４ステップと、第３ステップで測定した電流値と第４ステップで読み出した電流値との差分を演算する第５ステップと、この演算した差分の電流値を予め定めたスペック値と比較して良否判定を行う第６ステップとを有するものとなっている。
【００１７】
すなわち、ある検査工程で測定した半導体装置のスタンバイ電流値を、その半導体装置が内蔵した例えばフラッシュメモリといった不揮発性メモリに記憶し、その半導体装置に対して別の検査工程で測定したスタンバイ電流値と前記不揮発性メモリに記憶したスタンバイ電流値とを相対的に比較判定することで、異なる検査工程にまたがったスタンバイ電流値の変化有無を検証するというものである。
【００１８】
これによって、半導体装置が特に劣化性の不良要素を含んでいた場合に、それを容易に検出することが可能となり、半導体装置の品質を向上させることが可能となる。また、半導体装置の不揮発性メモリに、自身のスタンバイ電流値を記憶させることで、測定データの管理が容易となり、半導体装置とそのスタンバイ電流値の対応関係を確実に得ることが可能となる。更に、半導体装置を出荷した後においても、スタンバイ電流値の来歴を容易に得ることができ、不良解析等の容易性を高めることが可能となる。
【００１９】
ここで、このようなスタンバイ電流値の来歴を詳細に得るため、より好ましくは、全ての検査工程でのスタンバイ電流測定結果を不揮発性メモリに格納するとよい。また、劣化性の不良は、特に、プローブ検査工程と組み立て品に対する検査工程の間の組み立て工程やバーンイン等のエージング工程によって顕在化する可能性が高く、少なくともこの前後の工程でのスタンバイ電流値を比較すると有益である。
【００２０】
また、ＩＣ検査装置の外部に測定データを管理する装置がある場合や、同一のＩＣ検査装置を用いて一連の検査工程を行う場合などでは、その一連の検査工程の間は、必ずしも不揮発性メモリに測定データを記憶させなくても前述した相対的な比較判定は可能である。ただし、一連の検査工程を経て、半導体装置を出荷した後などでは、測定データの来歴等を容易に経ることは困難となる。
【００２１】
また、前述した相対的な比較判定を行う際には、温度条件が等しい検査工程間で比較判定を行うと劣化等の有無を確実に検出することが可能となる。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２３】
半導体装置が備えた不揮発性メモリに各検査工程でのスタンバイ電流値を記憶し、それを用いて各検査工程間のスタンバイ電流値の変化などを検証することで、半導体装置の品質を向上させることが可能となる。また、不良解析の容易化が実現可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
図１は、本発明の一実施の形態による半導体装置において、その構成の一例を示すブロック図である。図１に示す半導体装置は、一般的なマイクロコンピュータの構成となっており、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１１と、不揮発性メモリ１２と、バスコントローラ１３と、割り込みコントローラ１４と、シリアル通信インターフェース１５と、タイマー［１］１６ａ，[２]１６ｂと、その他の周辺モジュール１７と、外部入出力ポート１８ａ，１８ｂと、クロック発生器（ＣＬＫ＿Ｇｅｎ）１９などの各種機能ブロックから構成されている。そして、これらの機能ブロックは、互いに内部バス１３ａ，１３ｂで接続され、この内部バス１３ａ，１３ｂを用いた転送は、バスコントローラ１３によって制御される。
【００２６】
ここで、図１に示す構成例において重要なことは、不揮発性メモリ１２を備えていることである。したがって、本発明は、図１のような構成に限らず、例えば不揮発性メモリを備えたシステムＬＳＩや、または不揮発性メモリのみからなる半導体記憶装置に対しても適用可能である。不揮発性メモリとしては、その代表的なものにフラッシュメモリが挙げられるが、これに限らずＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等でもよく、不揮発性かつ電気的に読み書きが可能な特性を備えたメモリであれば問題ない。
【００２７】
本発明は、このような半導体装置内の不揮発性メモリを活用して、そこに各検査工程でのスタンバイ電流の測定結果を書き込み、各検査工程間のスタンバイ電流値を比較することを特徴としている。図２は、図１の半導体装置において、その不揮発性メモリのメモリマップ構成の一例を示す概略図である。
【００２８】
図２に示す不揮発性メモリ１２は、例えば、一般ユーザが自由に利用可能な記憶領域となるユーザエリア１２ａと、一般ユーザが利用不可であり、隠蔽された記憶領域であるワークエリア１２ｂとを備えている。ワークエリア１２ｂは、例えば、秘密に管理された特殊なコマンドによってのみアクセスすることが可能となっている。そして、このようなワークエリア１２ｂを検査のために利用し、本エリアにおいて特性データの管理を行う。
【００２９】
具体的には、例えば、どの検査工程におけるスタンバイ電流値かを識別するためのテスト番号（識別子）と、それぞれのテスト番号に対応するスタンバイ電流の測定結果（ＳＴＢＹ電流データ［１］，［２］，［３］，［４］，・・・）を書き込む。１回分の測定結果に対しては、例えばテスト番号の格納用に１バイト程度を割り当て、その測定結果の格納用に、電流値を２進数に変換するものとして３バイト程度を割り当てる。
【００３０】
図３は、図１の半導体装置において、その検査工程の一例を示すテストフロー図である。図３に示すテストフローでは、例えば、半導体ウエハに対してそれぞれ異なる３通りのプローブ検査工程（Ｐ（１），Ｐ（２），Ｐ（３））が行なわれ、次いで、ダイシングおよびパッケージングといった組み立て工程を行い、その後、バーンイン工程（Ｂ／Ｉ）を経て、組み立て品の最終検査工程（ＦＡ）が行われている。
【００３１】
プローブ試験（Ｐ（１））では、例えば、図１のＲＡＭ１１、不揮発性メモリ１２などのメモリ部分が、高温環境下で検査され、プローブ試験（Ｐ（２））では、このメモリ部分が常温環境下で検査される。プローブ試験（Ｐ（３））では、例えば、図１のメモリ部分以外となるＣＰＵ１０等のロジック部分が、高温環境下で検査される。最終検査工程（ＦＡ）では、このロジック部分が、常温環境下で検査される。
【００３２】
このようなプローブ検査工程（Ｐ（１），Ｐ（２），Ｐ（３））および最終検査工程（ＦＡ）のそれぞれにおいて、スタンバイ電流測定が行われ、それぞれの測定結果が相互に比較される。すなわち、各検査工程において、例えば、図４に示すような処理が行われる。
【００３３】
図４は、図３の検査工程において、その各検査工程での処理概要の一例を示す説明図である。図４では、プローブ検査工程（Ｐ（１），Ｐ（２），Ｐ（３））および最終検査工程（ＦＡ）のそれぞれにおいて、被測定デバイス（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）４０をＩＣ検査装置４１で検査している。この際に、各検査工程において使用するＩＣ検査装置４１は、それぞれ異なっていてもよい。図４の処理手順の概要は、図４中の番号に従い、例えば、以下のようなものとなる。
【００３４】
［１］ＩＣ検査装置４１によって、被測定デバイス４０（例えば、図１の半導体装置）のスタンバイ電流測定を行う。その測定結果は、ＩＣ検査装置４１内で保持される。
【００３５】
［２］ＩＣ検査装置４１によって、被測定デバイス４０内の不揮発性メモリ１２から、例えば、図２のワークエリア１２ｂに記憶されている他の検査工程でのスタンバイ電流測定結果を読み出す。
【００３６】
［３］ＩＣ検査装置４１によって、前記［１］の測定結果と判定基準値Ａ（スペック値Ａ）とを比較し、良否判定を行う。また、これと共に、前記［１］の測定結果と前記［２］で読み出したスタンバイ電流測定結果との差分を演算し、その差分の値を判定基準値Ｂ（スペック値Ｂ）と比較して良否判定を行う。
【００３７】
［４］ＩＣ検査装置４１によって、前記［１］の測定結果となるスタンバイ電流値およびそれに対応するテスト番号を、例えば図２の例では、それぞれ３バイト分および１バイト分の２進数データに変換する。
【００３８】
［５］ＩＣ検査装置４１によって、前記［４］で変換したスタンバイ電流値およびテスト番号を、図２のワークエリア１２ｂ内に追加で書き込む。
【００３９】
このように、半導体装置内の不揮発性メモリに対して、その半導体装置のスタンバイ電流値を書き込むことで、例えば各検査工程で使用するＩＣ検査装置４１が異なる場合などでも、被測定デバイスとそのスタンバイ電流値の間の対応関係（同一性）を確実に維持できる。すなわち、例えばＩＣ検査装置４１の外部に、測定結果を蓄えかつＩＣ検査装置４１とデータ授受を行うようなシステムを用いる必要がなく、測定結果の取り扱いが容易となり、また常に確実なデータが得られることから信頼性が高い検査が可能となる。
【００４０】
さらに、半導体装置を市場に出荷した後においても、前述した対応関係を維持でき、不良解析等に利用することができる。すなわち、市場不良が発生した場合、その不良解析には、根本原因の究明とその対策の検討に多くの時間が割かれる。しかし、実際上は、１サンプルの正確な工程来歴のバックトレースは困難であり、検査工程のデータ等は皆無の為、例えば、不良流出防止の為のスペック値の検討等は難しい状況にある。
【００４１】
そこで、本発明を用いると、各検査工程におけるスタンバイ電流値が不揮発性メモリに記憶されている為、各検査工程を経る過程での特性変化点が容易に把握でき、原因究明のスピードアップに繋がる。また、その電流値の変化量から相対比較でのスペック値（スペック値Ｂ）を導出することも可能であり、特に後述するような劣化性の不良品の流出を防止でき、半導体装置の品質を向上させることが可能になる。
【００４２】
つぎに、各検査工程でのスタンバイ電流値を相対比較することによる利点について説明する。図５は、図３の検査工程において、そのスタンバイ電流の測定結果の一例を示す図である。
【００４３】
図５においては、横軸に時系列的な各検査工程を示し、縦軸にそれぞれの検査工程に対応したスタンバイ電流の測定結果を示している。ここでは、例えば、テスト１〜テスト３が、プローブ検査工程（Ｐ（１），Ｐ（２），Ｐ（３））に対応し、テスト４が最終検査工程（ＦＡ）に対応する。また、図５では、２つの被測定デバイスの測定結果を示しており、一方をサンプル＃１（図中の○に対応）、他方をサンプル＃２（図中の×に対応）とする。
【００４４】
サンプル＃１のテスト１，２，３，４における測定結果は、それぞれＩａ１，Ｉａ２，Ｉａ３，Ｉａ４となる。一方、サンプル＃２のテスト１，２，３，４における測定結果は、それぞれＩｂ１，Ｉｂ２，Ｉｂ３，Ｉｂ４となる。サンプル＃１，＃２共に、全ての測定結果が社外保証値から定めた通常のスペック値（スペック値Ａ）の範囲内であるため、通常の検査工程では不良と判定されない。
【００４５】
ここで、同じ温度環境下での測定結果（テスト１と３、テスト２と４）どうしを比較すると、サンプル＃１のＩａ１とＩａ３、Ｉａ２とＩａ４は、ほぼ同一の値を示しており、特に異常は見当たらない。しかしながら、サンプル＃２のＩｂ１とＩｂ３、Ｉｂ２とＩｂ４では、それぞれ電流値が増加していることから、半導体装置内部の微小な欠陥が劣化している可能性などがあり、市場において不良となる可能性が高い。
【００４６】
そこで、予めスペック値Ａに加えてスペック値Ｂ１およびスペック値Ｂ２を定めておく。そうすると、（Ｉｂ３−Ｉｂ１）および（Ｉｂ４−Ｉｂ２）の大きさは、それぞれスペック値Ｂ１およびスペック値Ｂ２の大きさを上回っているため、スペック値の範囲外となり、サンプル＃２を不良として検出することが可能となる。
【００４７】
このように、各検査工程でのスタンバイ電流値を相対的に比較することで、特に劣化性の不良モードを容易に検出することができ、半導体装置の品質を向上させることができる。ここで、劣化性の不良モードのメカニズムについて、いくつか例を説明する。
【００４８】
第１に、各検査工程での電圧ストレスおよび熱ストレスに起因したものが挙げられる。例えば、半導体装置内のコンタクト導通に微小な不具合があると、電圧ストレス等の積み重ねでコンタクト部分が相変化または剥離し、不良に至る場合が考えられる。また、例えば、半導体装置内の配線に微小な不具合があると、電圧ストレス等の積み重ねでアルミ配線等が溶断し、隣接配線や電源配線とショートする場合などが考えられる。これらは、特にバーンイン工程やフラッシュメモリのイレーズライト工程などの後で顕在化する可能性が高い。しかしながら、従来技術においては、顕在化によってスタンバイ電流が一定量増加または減少しても、スタンバイ電流の絶対値が社外スペック値内であれば、検出することができなかった。
【００４９】
第２に、組み立て工程に起因したものが挙げられる。例えば、半導体装置内のパッドのボンディングに微小な不具合があると、熱ストレスによって発生した応力が積み重なって接触不良に至る可能性が考えられる。また、例えば、組み立て工程時に水分等の異物が混入し、徐々に腐食していく場合などが考えられる。
【００５０】
その他にも、例えばＩＣ検査装置の異常に起因するものなど様々な要因が考えられ、このような検出困難な不良モードを検出することが、従来技術において重要な課題となっていた。本発明は、このような課題を解決するための有益な技術となる。
【００５１】
つぎに、図３に示した各検査工程に関し、より詳細なテストフローの一例について説明する。図６は、図３の検査工程において、それぞれの詳細な一例を示すテストフロー図であり、（ａ）は、プローブ検査工程Ｐ（１）の処理の一例、（ｂ）は、プローブ検査工程Ｐ（２）の処理の一例を示すものである。図７も同様に、図３の検査工程において、それぞれの詳細な一例を示すテストフロー図であり、（ａ）は、プローブ検査工程Ｐ（３）の処理の一例、（ｂ）は、最終検査工程ＦＡの処理の一例を示すものである。
【００５２】
プローブ検査工程Ｐ（１）においては、図６（ａ）に示すように、まず、接続チェックとしてオープン／ショートテストを行う（Ｓ６００ａ）。次いで、図１の半導体装置をスタンバイ状態にしてスタンバイ電流測定および良否判定を行う（Ｓ６０１ａ）。その後、電源電圧のトリミング処理（Ｓ６０２ａ）を経て、前記Ｓ６０１ａのスタンバイ電流の測定結果をテスト番号と共に図１の半導体装置に書き込み（Ｓ６０３ａ）、続いて、図１のメモリ部分に対して読み書き等のメモリテストを行う（Ｓ６０４ａ）。そして、これ以降、いくつかの処理（図示および説明は省略）を経てプローブ検査工程Ｐ（２）に移行する。
【００５３】
プローブ検査工程Ｐ（２）においては、図６（ｂ）に示すように、まず、オープン／ショートテストを行い（Ｓ６００ｂ）、次いで、図１の半導体装置をスタンバイ状態にしてスタンバイ電流測定および良否判定を行う（Ｓ６０１ｂ）。その後、前記Ｓ６０１ｂのスタンバイ電流の測定結果をテスト番号と共に図１の半導体装置に書き込み（Ｓ６０２ｂ）、続いて、図１のメモリ部分に対してメモリテストを行う（Ｓ６０３ｂ）。そして、これ以降、いくつかの処理（図示および説明は省略）を経てプローブ検査工程Ｐ（３）に移行する。
【００５４】
プローブ検査工程Ｐ（３）においては、図７（ａ）に示すように、まず、オープン／ショートテストを行い（Ｓ７００ａ）、次いで、図１のロジック部分に対し高周波数でのファンクション試験を行う（Ｓ７０１ａ）。その後、図１の半導体装置をスタンバイ状態にしてスタンバイ電流測定および良否判定を行った後（Ｓ７０２ａ）、高電圧などを一定時間印加してストレスを与え（Ｓ７０３ａ）、再度スタンバイ電流測定および良否判定を行う（Ｓ７０４ａ）。
【００５５】
続いて、前記Ｓ７０２ａと前記Ｓ７０４ａのそれぞれの測定結果の差分を演算して良否判定を行い（Ｓ７０５ａ）、次いで、前記Ｓ７０２ａと前記Ｓ７０４ａのそれぞれの測定結果の両方またはいずれか一方をテスト番号と共に図１の半導体装置に書き込む（Ｓ７０６ａ）。その後、図１のロジック部分に対して低周波数でのファンクション試験を行う（Ｓ７０７ａ）。これ以降は、組み立て工程を経て最終検査工程に移行する。
【００５６】
最終検査工程ＦＡにおいては、図７（ｂ）に示すように、まず、オープン／ショートテストを行い（Ｓ７００ｂ）、次いで、図１のロジック部分に対し高周波数でのファンクション試験を行う（Ｓ７０１ｂ）。その後、図１の半導体装置をスタンバイ状態にしてスタンバイ電流測定および良否判定を行った後（Ｓ７０２ｂ）、この測定結果をテスト番号と共に図１の半導体装置に書き込む（Ｓ７０３ｂ）。
【００５７】
続いて、これまでに図１の半導体装置に対して書き込んだ各検査工程におけるスタンバイ電流値およびそのテスト番号を読み出す（Ｓ７０４ｂ）。そして、これらの読み出した各検査工程におけるスタンバイ電流値を相対比較し、良否判定を行う（Ｓ７０５ｂ）。その後、図１のロジック部分に対して低周波数でのファンクション試験を行って（Ｓ７０６ｂ）、検査工程を終了する。
【００５８】
このように、本テストフローにおいては、スタンバイ電流の書き込み（Ｓ６０３ａ、Ｓ６０２ｂ、Ｓ７０６ａ、Ｓ７０３ｂ）、読み出しおよび判定（Ｓ７０４ｂ、Ｓ７０５ｂ）といった処理が含まれることが特徴的となっており、これらの処理内容のみに着目すると図８に示すようなフローとなる。図８は、図６および図７のテストフローにおいて、そのスタンバイ電流の相対比較に関連する処理の一例を示すフロー図であり、（ａ）は、スタンバイ電流の書き込みフロー、（ｂ）は、スタンバイ電流の読み出しおよび判定フローを示すものである。
【００５９】
図８（ａ）においては、まず、スタンバイ電流の測定を行い（Ｓ８００ａ）、次いで、図４で述べたように測定したスタンバイ電流値のデータ変換を行い（Ｓ８０１ａ）、変換後の２進数データを半導体装置内の不揮発性メモリに書き込む（Ｓ８０２ａ）。図８（ｂ）においては、まず、半導体装置内の不揮発性メモリから複数のスタンバイ電流データを読み出し（Ｓ８００ｂ）、次いで、図５で述べたように読み出した各スタンバイ電流データをスペック値との間で相対比較し（Ｓ８０１ｂ）、比較の結果、スペック値内であれば良品、そうでなければ不良品と判定する（Ｓ８０２ｂ）。
【００６０】
このように、各検査工程内に、スタンバイ電流値を相対比較するための簡単な処理を追加することで、半導体装置の品質および信頼性を向上させることが可能となる。また、このようなスタンバイ電流の相対比較結果に基づいて、例えば図９に示すような工程管理を行うことも可能である。
【００６１】
図９は、本発明の一実施の形態の半導体装置において、スタンバイ電流値の相対比較を用いた工程管理方法の一例を示す説明図である。図９においては、例えば、２種類のロットＡ，Ｂのそれぞれに対し、各ロット内の各サンプル毎の相対的な電流値Δが分布として示されている。
【００６２】
図９の例では、例えば、ロットＡにおける電流値Δのばらつきが±５μＡ以内に収まっているのに対して、ロットＢにおける電流値Δのばらつきは、それよりも大きく例えば±１５μＡ程度に広がっている。このことから、ロットＢには、何らかの異常が存在している可能性が高く、場合によってはロットＢ自体を不良品とするなどの処置を検討する必要がある。なお、これらの分布は、図９のような形に限らず、不良の原因によって様々な形に変化することが考えられるが、いずれにしても通常とは異なる分布が発生した場合に異常を感知することが可能である。
【００６３】
また、これらの統計的なデータ（例えばロット内のばらつきσ値など）を、当該ロットの半導体装置の不揮発性メモリに書き込んでもよい。これによって、ロットの来歴データとして、特に市場不良発生時の不良解析およびその対策の検討等に有効活用することが可能となる。
【００６４】
ところで、これまでの説明においては、半導体装置内の不揮発性メモリに対してスタンバイ電流値の書き込みを行ったが、不揮発性メモリが存在しない場合などでは、例えば、図１０のようにして相対比較を行うことも可能である。図１０は、本発明の一実施の形態の半導体装置において、その各検査工程での図４とは異なる処理概要の一例を示す説明図である。
【００６５】
図１０では、不揮発性メモリを含まない被測定デバイス（ＤＵＴ）１００を、各検査工程毎に異なるＩＣ検査装置（１）１０１ａ，（２）１０１ｂで検査している。各ＩＣ検査装置（１）１０１ａ，（２）１０１ｂは、共に工程管理装置１０２とネットワークで接続されており、データの送受信が可能となっている。このような構成において、図１０の処理手順の概要は、図１０中の番号に従い、例えば、以下のようなものとなる。
【００６６】
［１］被測定デバイス１００を対象に、ＩＣ検査装置（１）１０１ａによってスタンバイ電流測定を行う。
【００６７】
［２］ＩＣ検査装置（１）１０１ａによって、前記［１］の測定結果をスペック値（絶対スペック）と比較し、良否判定を行う。
【００６８】
［３］，［４］ＩＣ検査装置（１）１０１ａ内に、スタンバイ電流の測定結果および判定結果、並びにそれ以外の測定がある場合はそれらの測定結果および判定結果を蓄積する。そして、本ＩＣ検査装置（１）１０１ａによる検査工程が終了した時点で、ロット単位またはウエハ単位の測定データおよび判定結果を工程管理装置１０２に転送する。
【００６９】
［５］工程管理装置１０２は、前記［４］で転送されたデータを記憶する。また、これらのデータを用いて各種統計データ等の演算などを行う。
【００７０】
［６］工程管理装置１０２からＩＣ検査装置（２）１０１ｂに向けて、前記ＩＣ検査装置（１）１０１ａによって測定したスタンバイ電流値を転送する。
【００７１】
［７］被測定デバイス１００を対象に、ＩＣ検査装置（２）１０１ｂによってスタンバイ電流測定を行う。
【００７２】
［８］ＩＣ検査装置（２）１０１ｂによって、前記［７］の測定結果をスペック値（絶対スペック）と比較し、良否判定を行う。さらに、前記［６］で転送されたスタンバイ電流値と前記［７］のスタンバイ電流値との差分を演算し、それとスペック値（相対スペック）を比較し、良否判定を行う。
【００７３】
［９］，［１０］ＩＣ検査装置（２）１０１ｂ内に、スタンバイ電流の測定結果および判定結果、並びにそれ以外の測定がある場合はそれらの測定結果および判定結果を蓄積する。そして、本ＩＣ検査装置（２）１０１ｂによる検査工程が終了した時点で、ロット単位またはウエハ単位の測定データおよび判定結果を工程管理装置１０２に転送する。
【００７４】
このような方法を用いることでも、スタンバイ電流の相対比較が可能となり、半導体装置の品質および信頼性の向上が可能となる。ただし、この場合、１）工程管理装置１０２とＩＣ検査装置（１）１０１ａ，（２）１０１ｂ間の測定結果の送受信が複雑になること、２）工程管理装置１０２に大きな記憶容量を要すること、３）前述したような製品出荷後の来歴管理を行うことが困難になること、というようなことに留意する必要がある。
【００７５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７６】
本発明の半導体装置およびその検査方法は、データの読み書きが可能な不揮発性メモリを含むマイクロコンピュータおよびシステムＬＳＩ等の検査技術に適用して特に有益なものであり、これに限らず、不揮発性メモリ単体や、あるいは不揮発性メモリを含むＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）といった不揮発性メモリを含むデバイスの検査技術として広く適用可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施の形態による半導体装置において、その構成の一例を示すブロック図である。
【図２】図１の半導体装置において、その不揮発性メモリのメモリマップ構成の一例を示す概略図である。
【図３】図１の半導体装置において、その検査工程の一例を示すテストフロー図である。
【図４】図３の検査工程において、その各検査工程での処理概要の一例を示す説明図である。
【図５】図３の検査工程において、そのスタンバイ電流の測定結果の一例を示す図である。
【図６】図３の検査工程において、それぞれの詳細な一例を示すテストフロー図であり、（ａ）は、プローブ検査工程Ｐ（１）の処理の一例、（ｂ）は、プローブ検査工程Ｐ（２）の処理の一例を示すものである。
【図７】図３の検査工程において、それぞれの詳細な一例を示すテストフロー図であり、（ａ）は、プローブ検査工程Ｐ（３）の処理の一例、（ｂ）は、最終検査工程ＦＡの処理の一例を示すものである。
【図８】図６および図７のテストフローにおいて、そのスタンバイ電流の相対比較に関連する処理の一例を示すフロー図であり、（ａ）は、スタンバイ電流の書き込みフロー、（ｂ）は、スタンバイ電流の読み出しおよび判定フローを示すものである。
【図９】本発明の一実施の形態の半導体装置において、スタンバイ電流値の相対比較を用いた工程管理方法の一例を示す説明図である。
【図１０】本発明の一実施の形態の半導体装置において、その各検査工程での図４とは異なる処理概要の一例を示す説明図である。
【符号の説明】
【００７８】
１０  ＣＰＵ
１１  ＲＡＭ
１２  不揮発性メモリ
１３  バスコントローラ
１３ａ，１３ｂ  内部バス
１４  割り込みコントローラ
１５  シリアル通信インターフェース
１６ａ，１６ｂ  タイマー
１７  周辺モジュール
１８ａ，１８ｂ  外部入出力ポート
１９  クロック発生器
１２ａ  ユーザエリア
１２ｂ  ワークエリア
４０，１００  被測定デバイス
４１，１０１ａ，１０１ｂ  ＩＣ検査装置
１０２  工程管理装置
【図２】
2006170835.tif 000003
【図３】
2006170835.tif 000004
【図４】
2006170835.tif 000005
【図５】
2006170835.tif 000006
【図６】
2006170835.tif 000007
【図７】
2006170835.tif 000008
【図８】
2006170835.tif 000009
【図９】
2006170835.tif 000010
【図１０】
2006170835.tif 000011
【図１】
2006170835.tif 000012