(57)【要約】【課題】  各半導体チップのすべてがお互いに対称形に配置されていることで、歪のアンバランスの発生や、チップ寿命のばらつき増加、非線形性の拡大を減少させることを可能とする、高出力の半導体増幅器を提供することを目的とする。【解決手段】  増幅器を構成する半導体チップ１０を複数並列接続すると共に、すべての半導体チップ１０が、互いに対称な位置に並列に配置され、半導体チップ１０が円筒状のケース７の内壁面に配置されて、ケース７の外壁面には放熱フィン７ａを有する構成を有している。【選択図】図２
2006033772.tif 000002
【特許請求の範囲】
【請求項１】
増幅器を構成する半導体チップを複数並列接続すると共に、すべての該半導体チップが、互いに対称な位置に並列に配置されていることを特徴とする半導体増幅器。
【請求項２】
該複数の半導体チップが、円筒状のケースの内壁面に配置されていることを特徴とする請求項１記載の半導体増幅器。
【請求項３】
前記ケースの外壁面に、放熱フィンを有することを特徴とする請求項２記載の半導体増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体増幅器に関し、特に高出力の半導体増幅器に関するものである。
【背景技術】
【０００２】
従来、半導体増幅器は、複数の半導体チップが横方向に並列に接続され、高出力を得ている。図６は、従来の高出力の半導体増幅器３０の構成を示しており、入力端子３１と、入力分配回路４０と、入力整合回路３７と、半導体チップ３６と、出力整合回路３８と、出力合成回路４１と、出力端子３２と、金属ケース３３とから構成されている。従来の半導体増幅器３０では、平板状の金属ケース３３上に、例えば４つの半導体チップ３６を並列に配置している。
【０００３】
従来の半導体増幅器３０の動作を説明すると、まず、入力端子３１に入力された信号は、入力分配回路４０により分配され、入力整合回路３７により、各半導体チップ３６の入力インピーダンスに整合され、各半導体チップ３６に入力される。各半導体チップ３６で増幅された信号は、出力整合回路３８で、出力合成回路４１のインピーダンスに整合され、出力合成回路４１で合成された信号が出力端子３２から出力される。また、高出力の半導体は放熱を良くすることが必要であり、半導体チップ３６は、ペースト状の導電性接着剤により、金属ケース３３に接続されており、この金属ケース３３をねじ留め穴３４を使って、熱抵抗の低い放熱器にねじなどにより固定し、放熱を図っている。尚、従来の高出力な半導体増幅器３０に適した放熱器（ヒートシンク）としては、例えば特許文献１に示されたものがある。
【特許文献１】特開平８−１２７５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の高出力の半導体増幅器においては、複数の半導体チップが横方向に並列に接続されているため、図７に示すように半導体増幅器の中央（図７に示す入力端子から出力端子に延びる軸上）では温度が高く、外側（該軸から離れた部位）では温度が低いという温度差が発生する。本来、同じ役割をし、同じ特性であるべき半導体チップに、この温度差がかかることによって各チップの特性が均一ではなくなる。この熱的アンバランスにより、歪のアンバランスの発生（図４参照）や、チップ寿命のばらつき増加、非線形性の拡大が起こってしまうという問題があった。
【０００５】
本発明は、上記従来の問題を解決するもので、各半導体チップのすべてがお互いに対称形に配置されていることで、歪のアンバランスの発生や、チップ寿命のばらつき増加、非線形性の拡大を減少させることを可能とする、高出力の半導体増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体増幅器は、増幅器を構成する半導体チップを複数並列接続すると共に、すべての該半導体チップが、互いに対称な位置に並列に配置されている構成を有している。
この構成により、半導体チップ毎の熱的アンバランスを抑制することができる。
【０００７】
また、本発明の半導体増幅器は、複数の半導体チップが、円筒状のケースの内壁面に配置されている構成を有している。
この構成により、放熱をケースの外壁面全体で効率よく行うことができる。
【０００８】
さらに、本発明の半導体増幅器は、ケースの外壁面に、放熱フィンを有する構成を有している。
この構成により、ケースの積極的な放熱が図られる。
【発明の効果】
【０００９】
本発明は、増幅器を構成する半導体チップを複数並列接続すると共に、すべての半導体チップが、互いに対称な位置に並列に配置されていることにより、歪のアンバランスの発生や、チップ寿命のばらつき増加、非線形性の拡大を減少させるという効果を有する半導体増幅器を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の形態について図面を参照しながら具体的に説明する。
本発明の半導体増幅器１は、増幅器を構成する半導体チップ１０を、複数並列接続した高出力の増幅器である。半導体増幅器１は、円柱状で両軸方向に入力端子５と出力端子６とが突出し、内部に半導体チップ１０が納められている。円柱状の部分は、円筒状の金属製のケース７と、ケース７の両端をふさぐ封止８からなり、内部は空洞となっている。封止８により入力端子５及び出力端子６とケース７は絶縁されている。ケース７の外壁面には、表面積を増すための凹凸状の放熱フィン７ａが形成されている。放熱フィン７ａの形状は、図１に示すように波状や、ネジ式貫通コンデンサのようなネジ形状や、樹状突起のような形状であってもよく、ケース７の表面積を増し放熱効率を高める形状であればよい。
【００１１】
半導体増幅器１の内部のケース７の内壁面には、入力分配回路１５、入力整合回路１１、半導体チップ１０、出力整合回路１２、出力合成回路１６を複数備えている（本実施例では、各８個の例を示している。）。１つの半導体チップ１０で構成される単体の増幅器は、増幅器を構成する半導体チップ１０と、半導体チップ１０の入力段に設けられた半導体チップ１０の入力インピーダンスを整合させる入力整合回路１１と、半導体チップ１０の出力段に設けられた出力合成回路１６のインピーダンスに整合させる出力整合回路１２とから構成される。また、入力整合回路１１は、入力端子５から延びる入力分配回路１５を介して入力端子５に結線されている。さらに、出力整合回路１２は、出力端子６から延びる出力合成回路１６を介して出力端子６に結線されている。
【００１２】
入力整合回路１１、半導体チップ１０、出力整合回路１２は、ケース７の軸方向に沿って直線上に配置され、各上面がケース７の軸方向（ケース７の中心方向）に向かうように配置されている。すなわち、各半導体チップ１０等が、図３に示すように、軸となる入力端子５及び出力端子６を中心に放射状に配置されている。このように、半導体チップ１０を複数並列接続すると共に、すべての半導体チップ１０が、互いに対称な位置に並列に配置され、互いの半導体チップ１０の位置関係はすべて同じになる。尚、半導体チップ１０、入力整合回路１１、出力整合回路１２のグランドに相当する裏面は、低電気抵抗かつ低熱抵抗な導電性接着剤１８によって、低電気抵抗かつ低熱抵抗な金属で作られた金属製の半導体ベース１７に接続されている。半導体ベース１７は、低電気抵抗かつ低熱抵抗の材料であれば、金属に限られるものではない。
【００１３】
半導体増幅器１の動作を説明すると、まず、入力端子５に入力された信号は、入力分配回路１５により分配され、入力整合回路１１により、各半導体チップ１０の入力インピーダンスに整合され、各半導体チップ１０に入力される。次に、各半導体チップ１０で増幅された信号は、出力整合回路１２で、出力合成回路１６のインピーダンスに整合され、出力合成回路１６で合成された信号が出力端子６から出力される。複数の半導体チップ１０で増幅された信号を合成することで、高出力な増幅信号を得ることができる。半導体チップ１０は、高出力の増幅動作をすることで発熱することになる。
【００１４】
しかしながら、各半導体チップ１０のすべてがお互いに対称形に配置されていることで、熱的アンバランスの発生が抑制され、歪のアンバランスの発生や、チップ寿命のばらつき増加、非線形性の拡大を減少させることができる。具体的には、図４に示すように、従来の半導体増幅器では、周波数に対する出力レベルのアンバランス（中心周波数に対して、高い周波数でも出力レベルが、低い周波数に比べ下がっている）が生じている。これに対し、本実施例の半導体増幅器１によれば、周波数に対する出力レベルのアンバランスは生じない。
【００１５】
また、半導体ベース１７は、導電性接着剤１８にてケース７に接続されており、半導体チップ１０の熱がケース７に伝わり、放熱が行われる。すなわち、複数の半導体チップ１０が、円筒状のケース７の内壁面に配置されることにより、放熱をケース７の外壁面全体で効率よく行うことができ、熱的アンバランスの発生が抑制され、歪のアンバランスの発生や、チップ寿命のばらつき増加、非線形性の拡大を減少させることができる。
【００１６】
また、ケース７の外壁面に、放熱フィンを有することでケース７の積極的な放熱が図られ、熱的アンバランスの発生が抑制され、歪のアンバランスの発生や、チップ寿命のばらつき増加、非線形性の拡大を減少させることができる。
【００１７】
次に、半導体増幅器１の実装方法について説明する。半導体増幅器１を１枚の基板上に水平に実装したり、垂直に実装することができる他、図５に示す実装も考えられる。図５に示す実装方法では、２枚の基板２０，２３で起立させた半導体増幅器１を挟持している。入力端子５を基板２０に貫通させ、基板２０から突出した入力端子５に入力側パターン２１を接続することで、入力側の回路を構成している。また、出力端子６を基板２３に貫通させ、基板２３から突出した出力端子６に出力側パターン２４を接続することで、出力側の回路を構成している。また、半導体増幅器１の周囲に放熱器２６を配置することで、半導体増幅器１の放熱が一層増進される。このように、２枚の基板２０，２３で、半導体増幅器１を挟持することで、入出力間の信号のアイソレーションの増大という効果も有する。
【産業上の利用可能性】
【００１８】
本発明は、熱的アンバランスの発生が抑制し、歪のアンバランスの発生、チップ寿命のばらつき増加、非線形性の拡大を減少させた高出力の半導体増幅器を実現するのに有用である。また、増幅器以外の発熱を伴う半導体チップを複数用いる回路にも適用することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る半導体増幅器の外観を示す斜視図
【図２】本発明に係る半導体増幅器の一部を破断させて示した構成図
【図３】本発明に係る半導体増幅器の縦断面を示す模式図
【図４】本発明に係る半導体増幅器の動作を説明するグラフ
【図５】本発明の半導体増幅器の実装例を示す説明図
【図６】従来の半導体増幅器の正面図及び側面図
【図７】従来の半導体増幅器の温度分布を示す説明図
【符号の説明】
【００２０】
１    半導体増幅器
５    入力端子
６    出力端子
７    ケース
７ａ  放熱フィン
８    封止
１０  半導体チップ
１１  入力整合回路
１２  出力整合回路
１５  入力分配回路
１６  出力合成回路
１７  半導体ベース
１８  導電性接着剤
２０  基板
２１  入力側パターン
２３  基板
２４  出力側パターン
２６  放熱器
【図１】
2006033772.tif 000003
【図２】
2006033772.tif 000004
【図３】
2006033772.tif 000005
【図４】
2006033772.tif 000006
【図５】
2006033772.tif 000007
【図６】
2006033772.tif 000008
【図７】
2006033772.tif 000009