(57)【要約】【課題】従来の電力増幅器によって示される１つまたは複数の問題に悩まされない、従来の電力増幅器と比較して動作周波数範囲の広がった電力増幅器を提供すること。【解決手段】増幅器は、入力信号を受信し少なくとも第１および第２分割信号を生成するように動作可能な信号スプリッタと、第１受信信号を受信し第１増幅信号を生成するようになされた第１増幅器と、第２分割信号を受信し第２増幅信号を生成するようになされた第２増幅器とを含む。結合回路は、第１増幅信号および第２増幅信号の和である出力信号を生成するようになされる。増幅器はさらに、第１および第２増幅器の１つの信号路に配置された位相制御回路を含み、この位相制御回路は、少なくとも１つの薄膜強誘電性素子を備える。位相制御回路により提供される位相シフトの量は、それに印加される制御信号の関数として選択的に可変である。【選択図】図３
2006191581.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受信し、少なくとも第１および第２分割信号を生成するように動作可能な信号スプリッタと、
前記第１分割信号を受信し、第１増幅信号を生成するよう機能する第１増幅器と、
前記第２分割信号を受信し、第２増幅信号を生成するよう機能する第２増幅器と、
前記第１増幅信号および前記第２増幅信号の和である出力信号を生成するよう機能する結合回路と、
前記第１および第２増幅器の１つの信号路に配置された位相制御回路であって、前記位相制御回路によって提供される位相シフトの量が、それに印加される制御信号の関数として選択的に可変であり、少なくとも１つの薄膜強誘電性素子を含む位相制御回路とを含む、増幅器。
【請求項２】
前記位相制御回路が前記第１増幅器に従う、請求項１に記載の増幅器。
【請求項３】
前記位相制御回路が前記第１増幅器の信号路に配置され、前記増幅器がさらに、前記第２増幅器の信号路に配置された第２位相制御回路を含み、前記第２位相制御回路によって提供される位相シフトの量が、それに印加される第２制御信号の関数として選択的に可変であり、前記第２位相制御回路が少なくとも１つの薄膜強誘電性素子を含む、請求項１に記載の増幅器。
【請求項４】
前記制御信号が前記入力信号の周波数の関数である、請求項１に記載の増幅器。
【請求項５】
前記入力信号の少なくとも一部を受信し、前記入力信号の周波数を表す検出器信号を生成するよう機能する周波数検出器回路をさらに備え、前記制御信号が前記検出器信号の関数である、請求項１に記載の増幅器。
【請求項６】
前記出力信号を受信し、前記出力信号と比較して所望量だけ位相がシフトされた位相シフト出力信号を生成する機能する第２位相制御回路をさらに含む、請求項１に記載の増幅器。
【請求項７】
前記出力信号を受信し、前記出力信号と比較して所望量だけ位相がシフトされた位相シフト出力信号を生成するよう機能する第２位相制御回路をさらに備え、前記出力信号の位相シフトの量が、それに印加される第２制御信号の関数として選択的に可変であり、前記第２位相制御回路が少なくとも１つの薄膜強誘電性素子を含む、請求項１に記載の増幅器。
【請求項８】
前記少なくとも１つの位相制御回路が、
前記位相制御回路の入力ノードと第１ノードの間に直列に接続された第１インダクタと、
前記第１ノードと共通ノードの間に接続された第１コンデンサと、
前記第１コンデンサと並列に接続された第１可変コンデンサと、
前記第１ノードと第２ノードの間に接続された第２インダクタと、
前記第２ノードと前記共通ノードの間に接続された第２可変コンデンサと、
前記第２可変コンデンサと並列に接続された第２コンデンサと、
前記第２ノードと出力ノードの間に接続された第３インダクタを含む、請求項１に記載の増幅器。
【請求項９】
前記信号スプリッタが、前記入力信号が印加される前記電力増幅器の入力部と第１ノードとの間に接続された第１相互接続素子、前記第１ノードと前記第１分割信号が生成される第２ノードとの間に接続された第２相互接続素子、および前記第１ノードと前記第２分割信号が生成される第３ノードとの間に接続された第３相互接続素子を含む、請求項１に記載の増幅器。
【請求項１０】
少なくとも１つの増幅器を含む集積回路であって、前記少なくとも１つの増幅器が
入力信号を受信し、少なくとも第１および第２分割信号を生成するように動作可能な信号スプリッタと、
前記第１分割信号を受信し、第１増幅信号を生成するよう機能する第１増幅器と、
前記第２分割信号を受信し、第２増幅信号を生成するよう機能する第２増幅器と、
前記第１増幅信号および前記第２増幅信号の和である出力信号を生成するよう機能する結合回路と、
前記第１および第２増幅器の１つの信号路に配置された位相制御回路であって、前記位相制御回路によって提供される位相シフトの量が、それに印加される制御信号の関数として選択的に可変であり、少なくとも１つの薄膜強誘電性素子を含む位相制御回路とを含む、集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体的には増幅器に関し、より詳細には、増幅器の直線性および／または効率を大幅に減少させることなく電力増幅器の有用周波数範囲を広げるための技法に関する。
【背景技術】
【０００２】
無線通信システムのスペクトル効率の重要性の増加により、無線周波数（ＲＦ）電力増幅器の直線性および効率は、特により高いデータ容量、およびより向上したデータ伝送率を支持するためにしばしば必要な複合デジタル変調方式を実施するために重要な設計課題になってきた。直線性がフィード・フォワード直線化などの周知の直線化技法により改善できるが、この改善は、増幅器効率の減少という犠牲の上に成り立っている。
【０００３】
当技術で周知のドハーティ増幅器が、従来の電力増幅器設計よりも高い効率を達成するために示されてきた。標準的なドハーティ増幅器１００を図１に示す。図から明らかなように、標準的なドハーティ増幅器１００は、それぞれＡ級およびＣ級に通常はバイアスされる、搬送波増幅器１０２およびピーク増幅器１０４からなる。直交３デシベル（ｄＢ）ハイブリッド回路１０６は、ドハーティ増幅器１００に搬送波増幅器およびピーク増幅器の両方に同等に、ただし位相が９０度ずれて印加される入力信号を分割するため採用することができる。搬送波およびピーク増幅器１０２、１０４により生成された増幅出力信号は、搬送波増幅器の出力に結合された４分の１波長変成器１０８出力で、同相で結合される。
【０００４】
ドハーティ増幅器の動作は２つの主要部分に分割することができる。第１領域では、入力電力はピーク増幅器１０４の閾値よりも小さく、したがって搬送波増幅器１０２だけが、Ａ級動作によってもともと決められている効率で、ドハーティ増幅器１００の出力に接続された出力負荷ＲＬへの出力電力を供給する。入力信号が、さらに搬送波増幅器１０２の飽和点の直ぐ下のレベルまで増加すると、ピーク増幅器１０４が動作して第２領域の動作が始まる。４分の１波長変成器１０８の接続により、ピーク増幅器１０４によって供給される電力は、搬送波増幅器１０２によって見られる明らかな負荷インピーダンスを効果的に減少させる。このインピーダンスの減少により、その電圧を飽和のまま留めながら、搬送波増幅器１０２がより多くの電力を出力負荷１１０に供給することが可能となる。このようにして、ピーク増幅器１０４がその飽和閾値に達するまで第２領域を通じて、搬送波増幅器１０２内、したがってドハーティ増幅器１００全体が高効率に維持される。
【０００５】
ドハーティ増幅器は、従来の電力増幅器設計よりも高い効率を全般的に達成できるが、この増加した効率は、直線性の減少という犠牲の上に成り立っている。これは、少なくとも部分的には、ドハーティ増幅器が、２つの信号路の間で適正なフェージングを達成するため、通常、固定された電線長および／または位相シフト素子を採用するからである。これらの固定された線長は、周波数と共に非直線的に変化する、これと関連した静的位相特性を有する。この減少した直線性は、従来のドハーティ増幅器の帯域幅を大幅に制限する。
【非特許文献１】Ｂ．Ａｃｉｋｅｌ等、“Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｓ  Ｐｈａｓｅ  Ｓｈｉｆｔｅｒｓ  Ｕｓｉｎｇ  （Ｂａ、Ｓｒ）ＴｉＯ３  Ｔｈｉｎ  Ｆｉｌｍｓ”  ＮＮＵＮ  Ａｂｓｔｒａｃｔｓ  ２００２／Ｅｌｅｃｔｒｏｎｉｃｓ、３９ページ
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、従来の電力増幅器によって示される１つまたは複数の問題に悩まされない、従来の電力増幅器と比較して動作周波数範囲の広がった電力増幅器が必要である。
【課題を解決するための手段】
【０００７】
本発明は、説明のための実施形態において、増幅器の少なくとも１つの信号路に１つあるいは複数の薄膜強誘電性位相シフト素子を使用することによって電力増幅器の有効周波数範囲を有益に広げるための技法を提供する。薄膜強誘電性材料の使用は、従来の位相制御素子と比較して非常に線形なものであり、その上電力増幅器に位相変換が起こるポイントを調節でき、これにより電力増幅器の直線性および／または効率の大幅な減少なしに広がった有効周波数範囲を提供する。
【０００８】
本発明の一態様によれば、増幅器は、入力信号を受信し少なくとも第１および第２分割信号を生成するように動作可能な信号スプリッタと、第１受信信号を受信し第１増幅信号を生成するようになされた第１増幅器と、第２分割信号を受信し第２増幅信号を生成するようになされた第２増幅器とを含む。結合回路は、第１増幅信号および第２増幅信号の和である出力信号を生成するようになされる。増幅器はさらに、第１および第２増幅器の１つの信号路に配置された位相制御回路を含み、この位相制御回路は、少なくとも１つの薄膜強誘電性素子を備える。位相制御回路により提供される位相シフトの量は、それに印加される制御信号の関数として選択的に可変である。
【０００９】
本発明のこれらおよび他の特徴および利点は、添付図面に関連して読まれるべき、本発明の説明のための諸実施形態の以下の詳細な説明から明らかとなるであろう。
【発明を実施するための最良の形態】
【００１０】
本発明は、たとえば、電力増幅器用途に使用できる説明のためのドハーティ増幅器回路との関連で本明細書において説明される。しかし、本発明が図示の特定の増幅器アーキテクチャに限定されず、また本発明の技法が何らかの特定用途に限定されないことを理解されたい。むしろ、本発明は、増幅器の直線性および／または効率を大幅に減少させずに電力増幅器の周波数範囲を広げるために全体的に適用できる。ここでは、本明細書で使用されている用語「直線性」を、出力信号が入力信号レベルと実質的に独立しているように、入力信号と出力信号間の対応関係として定義できる。この電力増幅器の周波数範囲は、電力増幅器の１つまたは複数の信号路の位相シフトを選択的に制御するために、１つまたは複数の薄膜強誘電性素子を備えた位相制御回路を利用して広げることができる。本書で使用される用語「増幅器」は１よりも大きいか、それに等しい所定のゲインによって回路に印加された入力信号を乗算するための回路を本質的に指す。
【００１１】
図２は、本発明の技法が実施できるドハーティ増幅器２００を示す回路図である。ドハーティ増幅器２００は、ドハーティ増幅器に与えられる入力信号ＩＮを２つの信号に分割するためのスプリッタ２０６と、第１および第２増幅器２０２および２０４それぞれとを含む。分割信号は、それぞれ伝送線２１４および２１６によって第１および第２増幅器の各入力部２０２、２０４に提供される。第１増幅器２０２はＡ級動作にバイアスされ、第２増幅器２０４はＣ級動作にバイアスされる。ドハーティ増幅器２００はさらに、所定の量だけ第１増幅器によって生成された第１増幅信号の位相をシフトするための第１増幅器２０２の出力部に接続された第１固定位相シフト素子２１０を含む。次いで、第１信号路の位相シフト素子２１０によって生成された位相シフト信号は、コンバイナー２０８により、第２信号路の第２増幅器２０４によって生成された第２増幅信号と合計される。コンバイナー２０８によって生成された結合信号は、希望に応じてドハーティ増幅器２００の出力信号ＯＵＴの位相および／またはインピーダンス・マッチングを調節するために、第２固定位相シフト素子２１２を通過させることができる。
【００１２】
上記のように、標準的なドハーティ増幅器は、２つの信号路の間に適正なフェージングを達成するために、固定位相シフト素子（たとえば、２１０、２１２）を採用する。これら固定位相シフト素子は、周波数と共に非直線的に変化する、それと関連する静的位相特性を有する。位相シフト素子の減少した直線性は、ドハーティ増幅器の帯域幅を大幅に制限する。このため、図２に示すドハーティ増幅器は、以下で説明するように、制御信号に応答して信号路における位相シフトの量を選択的に制御するために、信号路の少なくとも１本に位相制御回路を加えることにより、本発明の実施形態にしたがって好ましくは変更される。
【００１３】
図３は、本発明の説明のための実施形態による、本発明の技法が実施できる例示的電力増幅器３００を示す回路図である。例示的電力増幅器３００は、電力増幅器に与えられる入力信号ＩＮからの少なくとも２つの信号を生成する信号スプリッタ３０２と、異なるモードで作動できる少なくとも２つの増幅器３０８および３１０とを含む。分割信号は、信号スプリッタ３０２への伝送線３０４および３０６それぞれを介して結合された２つの増幅器３０８、３１０それぞれへの入力として提供される。ドハーティ増幅器として構成された電力増幅器３００により、第１増幅器３０８は好ましくはＡ級動作にバイアスされ、第２増幅器３１０はＣ級動作にバイアスされる。本発明は、そのようなバイアス構成を希望に応じて変更できる、これに限定されないが平衡増幅器構成などの代替増幅器アーキテクチャも同様に意図するものである。たとえば、平衡増幅器構成では、第１および第２増幅器３０８、３１０両方が、Ａ級動作に好ましくはバイアスされる。
【００１４】
電力増幅器３００は、第１増幅器３０８が、それが作成できる最大出力（たとえば、飽和の直前）に近づくと、第２増幅器３１０からの出力が電力増幅器出力に寄与し始め、第１増幅器により提供される電力を補い、これにより電力増幅器が出力電力を供給する入力電力の範囲を広げるように好ましくは構成される。加えて、第２増幅器３１０により供給される電力は、第１増幅器３０８によって見られる明らかな負荷インピーダンスを効果的に減少させる。このインピーダンスの減少により、第１増幅器３０８がより多くの電力を出力部に供給することが可能となり、これにより第１増幅器の効率が改善される。
【００１５】
シリコン・チップの集積化を容易にするために、信号スプリッタ３０２は、たとえば図示のようなＹ字構成で接続された抵抗Ｒ１、Ｒ２およびＲ３などの３つの相互接続素子を備えることができる同相信号スプリッタであることが好ましいが、本発明との使用に適切な他の同相電力分割構成も考えられる。抵抗Ｒ１、Ｒ２およびＲ３が同じ値のものであると仮定すると、入力信号ＩＮは、２つの増幅器３０８、３１０の間で等しく分割される。信号スプリッタ３０２を通る信号の損失を最小にするために、抵抗Ｒ１、Ｒ２およびＲ３を、直接接続構成などで実質的にゼロオームの素子と置換できる。これらゼロオーム素子は、たとえば、金属あるいはポリシリコン相互接続層により作製できる。その代わりに、図１に示す直交３ｄＢハイブリッド回路１０６の場合のように、たとえば９０度などの選択された量だけ分割信号の少なくとも１つの位相をシフトするように、信号スプリッタ３０２を構成することもできる。
【００１６】
例示的電力増幅器３００はさらに、第１増幅器３０８の出力部に連結された第１位相制御回路３１２を含む。第１位相制御回路３１２は、第１位相制御回路に印加された制御信号ＶＣＮＴＲＬに応答して第１増幅器３０８によって生成された出力信号の位相を選択的に変更するように動作可能であることが好ましい。結合回路３１４は、第１位相制御回路３１２によって生成された位相シフト信号を第２増幅器３１０によって生成された出力信号と合計する。結合回路３１４によって生成された出力信号は、希望に応じて電力増幅器３００によって生成された出力信号ＯＵＴの位相を選択的に変更するために、任意選択で第２位相制御回路３１６を通過させることができる。これは、たとえば、電力増幅器３００の最大有用周波数範囲を広げるために、周波数リジェクション、インピーダンス変換（たとえば、インピーダンス・マッチング）等を提供するため有益であることがある。
【００１７】
シリコン・チップの集積化を容易にするために、信号スプリッタ３０２のような、結合回路３１４は、図示のようなＹ字構成で接続された３つの抵抗Ｒ４、Ｒ５およびＲ６を備えることができる同相信号結合器であることが好ましいが、本発明との使用に適切な他の同相結合回路構成も考えられる。抵抗Ｒ４、Ｒ５およびＲ６が同じ値のものであると仮定すると、２つの信号路からの信号は等しく合計される。その代わりに、結合回路３１４が、非均等な割合の信号を合計するように構成される場合も考えられる。さらに、結合回路３１４は、図１に示す４分の１波長変成器１０８の場合のように、たとえば９０度などの選択された量だけ信号の少なくとも１つの位相をシフトするように、結合回路３１４を構成することもできる。
【００１８】
本発明の一態様によれば、位相制御回路３１２、３１４の各々は、位相制御回路に与えられる入力信号の位相を選択的に変化させるための少なくとも１つの薄膜強誘電性素子を好ましくは備える。本発明の好ましい実施形態では、薄膜強誘電性素子は、チタン酸バリウムストロンチウム（ＢＳＴ）コンデンサを含むが、当業者には知られているように、代替薄膜強誘電材料（たとえば、チタンジルコン酸鉛、タンタル酸ビスマスストロンチウム等）も同様に採用できる。バイアスを印加することにより、ＢＳＴコンデンサのキャパシタンス値を調整し、したがって位相制御回路の位相特性を変化させることができる。ＢＳＴ薄膜は、きわめて非直線性にすることができる、たとえばバラクタおよびピン・ダイオードなどの標準的な調節可能な素子（たとえば、その開示が参照により本明細書に組込まれる、Ｂ．Ａｃｉｋｅｌ等の“Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｐｈａｓｅ  Ｓｈｉｆｔｅｒｓ  Ｕｓｉｎｇ  （Ｂａ、Ｓｒ）ＴｉＯ３  Ｔｈｉｎ  Ｆｉｌｍｓ”、ＮＮＵＮ  Ａｂｓｔｒａｃｔｓ  ２００２／Ｅｌｅｃｔｒｏｎｉｃｓ、３９ページ参照）と比較して、調節可能性が高く、損失が比較的低く、スイッチング速度が速いので、位相制御回路で使用するのに特に適している。加えて、ＢＳＴ薄膜はＲＦ電力変動に非常に感受性が低く、それを電力増幅器用途に使用するのに有益である。
【００１９】
例示的電力増幅器３００は、周波数検出器３１８を好ましくは含む。周波数検出器３１８は、入力信号ＩＮの少なくとも一部を受信し、入力信号の周波数を表す周波数依存信号ＶＣを生成するようになされる。本発明の説明のための実施形態では、周波数検出器３１８は、第１端部でノードＮ１に接続され、第２端部で入力信号ＩＮの少なくとも一部を受信する抵抗Ｒ７を備える。コンデンサＣ１は、ノードＮ１と大地の間に接続されるのが好ましい。周波数検出器３１８はさらに、ノードＮ１に接続されたアノードとノードＮ２に接続されたカソードを有するダイオードＤ１を含む。抵抗Ｒ８はノードＮ２と大地の間に好ましくは接続される。周波数依存信号ＶＣは、ノードＮ２に生成される。
【００２０】
単なる例として、また全体性を失わせずに、周波数検出器３１８の動作をここで説明する。ＲＦ信号は、信号スプリッタ３０２の結合素子３２０を介するなどして電力増幅器３００の入力から取り出される。ＲＦ信号は、抵抗Ｒ７およびコンデンサＣ１からなる抵抗・コンデンサ（ＲＣ）低域通過フィルタを通過する。この回路構成は本質的に、低い周波数が低い損失でノードＮ１に渡され、高い周波数がそれよりも大きい損失で渡される周波数弁別器の一種である。ノードＮ１におけるＲＦ信号のこれら異なるレベルは、周波数検出器ダイオードＤ１を通過して、整流されたＤＣ電流を生成する。整流されたＤＣ電流は、抵抗Ｒ８を通って流れて、ノード２で入力信号の周波数の関数である出力電圧を生成する。結合素子３２０により、ＤＣ電流リターン・パス（ＤＣ  ｒｅｔｕｒｎ  ｃｕｒｒｅｎｔ  ｐａｔｈ）を提供することができる。ＤＣリターン・パスを提供しない結合素子が使用される場合、抵抗またはインダクタ（図示せず）をコンデンサＣ１と並列に追加できる。本発明は、図示の周波数検出器に限定されないことが理解されよう。むしろ、当業者には明らかなように、周波数依存信号を生成するための代替回路も、例示的電力増幅器３００に同様に採用できる。
【００２１】
図４を参照すると、周波数依存信号ＶＣは、好ましくは、入力信号周波数のある関数である制御信号ＶＣＮＴＲＬを生成するための、説明のための処理回路４００に供給される。単なる例として、処理回路４００は、非反転増幅器として構成された演算増幅器４０２を含むことができる。この例では、処理回路４００によって生成された制御信号ＶＣＮＴＲＬは、ＶＣＮＴＲＬ＝Ｋ・ＶＣの関係に従って周波数依存信号ＶＣに関連することとなる。ただし、非反転増幅器のゲインＫは１＋（Ｒ１／Ｒ２）に等しい。本発明は、任意の特定のゲインおよび／または処理回路４００用の回路構成に限定されず、その他の様々な回路構成（たとえば、反転増幅器等）も同様に考えることができることを理解されたい。
【００２２】
再び図３を参照すると、第２位相制御回路３１６が使用される場合、これは電力増幅器３００の要件ではないが、第１位相制御回路３１２と同じ制御信号ＶＣＮＴＲＬを受信するように第２位相制御回路３１６を構成することが好ましい。第１および第２位相制御回路は、異なる目的で利用され、第１位相制御回路３１２は、合算する目的で、第１信号路で生成された信号の位相を制御するために使用され、第２位相制御回路３１６は、インピーダンス・マッチングの目的で、出力信号ＯＵＴの位相を制御するため使用される。したがって、第１および第２位相制御回路の各々によって生成される位相シフトの量は同じである必要がない。第２位相制御回路３１６の位相シフトを独立して制御するための第２制御信号を生成するために、追加の処理回路（図示せず）を電力増幅器３００に含めることができる。第２制御信号は、制御信号ＶＣＮＴＲＬと比較して入力信号ＩＮの周波数の異なる関数であってもよい。
【００２３】
図５は、本発明の一実施形態にしたがって形成された、説明のための例示的位相制御回路５００を示す回路図である。例示的位相制御回路５００は、図３に示す電力増幅器３００の第１および／または第２位相制御回路３１２、３１６を実施するために採用できる。例示的位相制御回路５００は、入力ノードＩＮと第１ノードＮ１の間に直列に接続された第１インダクタＬ１と、ノードＮ１と共通ノードの間に接続される、大地に接続できる第１コンデンサＣ１を備える。第１可変コンデンサＣＢＳＴ１は、好ましくはコンデンサＣ１と並列に接続される。位相制御回路５００はさらに、ノードＮ１と第２ノードＮ２の間に接続された第２インダクタＬ２を含む。第２可変コンデンサＣＢＳＴ２は、好ましくはノードＮ２と共通ノードの間に接続される。第２コンデンサＣ２は、第２可変コンデンサＣＢＳＴ２と並列に接続され、第３インダクタＬ３は、ノードＮ２と出力ノードＯＵＴの間に接続される。２つの可変コンデンサＣＢＳＴ１およびＣＢＳＴ２はそれぞれ、制御信号ＶＣＮＴＲＬの関数として選択的に変動可能なキャパシタンス値を有するＢＳＴ薄膜、または代替強誘電性薄膜材料で構成されることが好ましい。
【００２４】
図６に示す例示的グラフ表示に示すように、周波数依存電圧ＶＣと入力信号の周波数Ｆの間の関係６０２は、少なくとも入力周波数の所望の範囲にわたって実質的に線形であることが好ましい。（諸）位相制御回路に強誘電性薄膜素子を使用することにより、関係６０２は、（諸）位相制御回路により生成される位相シフトの量φとそれに印加される制御信号ＶＣＮＴＲＬの間の実質的に線形の関係６０４に好ましくは変換（ｔｒａｎｓｌａｔｅ）される。
【００２５】
本発明の技法は、従来の電力増幅器構成に比較して、効率および／または直線性の大幅な減少なしに、より幅広い動作周波数範囲を有する電力増幅器を提供するために採用できる。本発明が、図示した特定の電力増幅器アーキテクチャに限定されないことを理解されたい。たとえば、図３に示す例示的電力増幅器３００は、第１信号路に位相制御回路３１２を含んでいるが、追加の位相回路（図示せず）を第２信号路にも含むことができ、この追加の位相制御回路によって生成される位相シフトの量は、位相制御回路３１２によって生成される位相シフトの量とは異なっている。当業者には明らかなように、本発明による代替電力増幅器構成も同様に考えられる。
【００２６】
本発明の電力増幅器の少なくとも一部を集積回路で実施できる。集積回路を形成するにあたり、通常、複数の同一のダイが半導体ウェハの表面上に反復パターンで作製される。各ダイは、本明細書に記載されるデバイスを含み、その他の構造あるいは回路を含んでもよい。個々のダイは、ウェハから切断またはダイシングされ、次いで集積回路としてパッケージングされる。当業者には、集積回路を作るために、ウェハを如何にダイシングし、ダイをパッケージングするかは周知であろう。このようにして製造された集積回路は、本発明の一部と考えられる。
【００２７】
添付の図面を参照して、本発明の説明のための実施形態を本明細書で説明してきたが、本発明がこれらの厳密な実施形態に限定されないこと、ならびに本発明の範囲および精神を逸脱することなく、当業者によってその他の各種変更および修正を本発明の実施形態に行うことができることを理解されたい。
【図面の簡単な説明】
【００２８】
【図１】従来のドハーティ増幅器を示す回路図である。
【図２】固定位相シフト回路を採用したドハーティ増幅器を示す回路図である。
【図３】本発明の説明のための実施形態にしたがって形成された、例示的電力増幅器を示す回路図である。
【図４】本発明の実施形態による、図３に示した電力増幅器との使用に適切な例示的位相制御信号発生器回路を示す回路図である。
【図５】本発明の実施形態による、図３に示した電力増幅器との使用に適切な例示的位相制御回路の少なくとも一部を示す回路図である。
【図６】図４および図５に示した回路用の例示的な電圧対周波数応答および例示的な位相対制御電圧応答を示すグラフ表示である。
【図１】
2006191581.tif 000003
【図２】
2006191581.tif 000004
【図３】
2006191581.tif 000005
【図４】
2006191581.tif 000006
【図５】
2006191581.tif 000007
【図６】
2006191581.tif 000008