(57)【要約】【課題】  二つの電圧制御型発振器のそれぞれの発振波形を位相は同期せずに周波数のみを等しくするような周波数差補償器を提供する。【解決手段】  入力制御端子から得る制御電圧Ｖcntに応じた周波数ｆで発振する発振器０１と、発振周波数ｆに依存した直流電圧値Ｖfを出力する周波数変換器０２と、一定周波数ｆrで発振する発振器０３と、周波数ｆrに依存した直流電圧値Ｖfrを出力する周波数変換器０４と、周波数変換器０２及び周波数変換器０４の各出力値の差分に基づき出力値Ｖcmpを出力する比較器０５と、出力値Ｖcmpに基づいて発振周波数Ｖfが発振周波数Ｖfrと等しくなるように入力制御端子へ制御電圧Ｖcntを出力する制御器０６から構成される周波数差補償器とした。【選択図】        図１
2006238260.tif 000002
【特許請求の範囲】
【請求項１】
入力制御端子を有し、前記入力制御端子から入力する制御電圧に応じた周波数で発振する第一の発振器と、前記第一の発振器の発振周波数に依存した直流電圧値を出力する第一の周波数変換器と、一定周波数で発振する第二の発振器と、前記第二の発振器の周波数に依存した直流電圧値を出力する第二の周波数変換器と、前記第一の周波数変換器及び前記第二の周波数変換器の各出力値の差分を出力する比較器と、前記比較器の出力値に基づいて前記第一の発振器の発振周波数が前記第二の発振器の発振周波数と等しくなるように前記入力制御端子へ前記制御電圧を出力する制御器から構成されることを特徴とする周波数差補償器。
【請求項２】
請求項１に記載の周波数差補償器において、前記第一の周波数変換器及び前記第二の周波数変換器が、入力波形を時間微分して出力する微分器と、前記微分器の出力波形の最大値を検出して一定値で出力するピーク検出器から構成されることを特徴とする周波数差補償器。
【請求項３】
請求項１又は請求項２に記載の周波数差補償器において、前記制御器が、前記第一の発振器及び前記第二の発振器の発振周波数を等しくする基準値を出力する基準値発生器と、前記比較器の出力値と前記基準値を加算して前記第一の発振器の制御電圧として出力する加算器から構成されることを特徴とする周波数差補償器。
【請求項４】
請求項３に記載の周波数差補償器において、前記第二の発振器として位相同期ループを用い、且つ前記基準値発生器が前記位相同期ループ内部の電圧制御型発振器の制御電圧を参照値とすることにより前記基準値を出力することを特徴とする周波数差補償器。
【請求項５】
請求項４に記載の周波数差補償器において、前記基準値発生器が前記第一の発振器及び前記第二の発振器の発振周波数を等しくするように、前記参照値に比例した値を出力することを特徴とする周波数差補償器。
【請求項６】
請求項１乃至請求項５に記載のいずれかの周波数差補償器において、前記第一の発振器が信号入力端子を有し、前記信号入力端子の入力信号に同期して発振することを特徴とする周波数差補償器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル伝送において識別・再生器に用いられる電圧制御型発振器間の周波数差を補償する回路である周波数差補償器に関するものである。
【背景技術】
【０００２】
ディジタル伝送においては、通信媒体を介して伝送されることにより劣化したデータ信号を受信し、受信波形を等化増幅後に識別・再生することで品質劣化のない伝送特性を実現する必要がある。再生にはフリップフロップ等が用いられ、その動作には安定なクロックを要する。
【０００３】
上述したクロックを生成する回路には電圧制御型発振器（ＶＣＯ；ｖｏｌｔａｇｅ  ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ）が用いられ、上記電圧制御型発振器の発振周波数を一定値に保つために主に位相同期ループ（ＰＬＬ；ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）が用いられている。
【０００４】
図１３に位相同期ループ２０８の一例を示す。位相同期ループ２０８は、電圧制御型発振器２０１、位相比較器（ＰＦＣ；ｐｈａｓｅ  ｆｒｅｑｕｅｎｃｙ  ｃｏｍｐａｒａｔｏｒ）２０５、ローパスフィルター（ＬＰＦ；ｌｏｗ  ｐａｓｓ  ｆｉｌｔｅｒ）２０７により構成されるもので、位相比較器２０５は電圧制御型発振器２０１の出力波形Ｖckと基準となるクロック波形（Ｒｅｆ．Ｃｌｏｃｋ）を比較して位相差に比例した電圧を出力し、この出力電圧がローパスフィルター２０７を通し、電圧制御型発振器２０１に制御電圧としてフィードバックすることで電圧制御型発振器２０１の出力波形Ｖckと基準となるクロック波形との位相差を低減し、電圧制御型発振器２０１の発振周波数を一定値に保つものである。
【０００５】
図１４に、位相同期ループによって、フリップフロップ等にクロックを供給する電圧制御型発振器の制御電圧を生成する例を示す。この回路は、位相同期ループ３０８と電圧制御型発振器３０１より構成され、位相同期ループ３０８は電圧制御型発振器３０３、位相比較器３０５、ローパスフィルター３０７を有する。
【０００６】
電圧制御型発振器３０１は入力信号（ゲーティング信号）によって発振を制御し、入力信号に同期したクロックを出力するゲーティング付電圧制御型発振器（Ｇａｔｅｄ  ＶＣＯ）であり、電圧制御型発振器３０１に入力するゲーティング信号が「Ｈ」レベルの場合には信号が発振され、「Ｌ」レベルの場合には発振が停止する。また電圧制御型発振器３０３は電圧制御型発振器３０１と同一の構成を有するが、入力するゲーティング信号が発信状態に固定されたものである。
【０００７】
ここで図１４に示す回路において、電圧制御型発振器３０１と電圧制御型発振器３０３に同様の特性を有する回路を用いることで、電圧制御型発振器３０１の発振周波数が電圧制御型発振器３０３の発振周波数と等しくなるように制御され、これによって、より安定したクロックを生成することが可能となる（例えば、特許文献１、特許文献２参照）。
【０００８】
【特許文献１】特開平８−２１３９７９号公報
【特許文献１】特開平９−１８５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら図１５に示すように、実際には集積プロセスにおいて回路定数にばらつきが存在するため、上述した電圧制御型発振器３０１と電圧制御型発振器３０３には、発振周波数に差分が生ずる。
【００１０】
周波数差を補償するためには、図１３に示す構成のように電圧制御型発振器の制御電圧を位相同期ループにより直接制御すれば容易に解決できる。しかし、例えば図１４に示した回路のように、電圧制御型発振器３０１として入力信号に同期したクロックを出力するゲーティング付電圧制御型発振器を用いる必要がある場合、図１４に示した構成では電圧制御型発振器３０１と位相同期ループ３０８内部の電圧制御型発振器３０３の位相が同期するように制御されてしまうため、不適当である。
【００１１】
このようなことから本発明は、識別・再生回路等に用いられる二つの電圧制御型発振器間の周波数差を補償する回路を提供することを目的とする。例えば、入力信号の位相に同期したクロックを生成するゲーティング付電圧制御型発振器の発振周波数を基準となる周波数のクロック波形で発振する電圧制御型発振器によって制御する際に、ゲーティング電圧制御型発振器及び電圧制御型発振器のそれぞれの発振波形を位相は同期せずに周波数のみを等しくするように、各発振周波数の差分を抑圧する機構を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するための本発明に係る周波数差補償器は、入力制御端子を有し、前記入力制御端子から入力する制御電圧に応じた周波数で発振する第一の発振器と、前記第一の発振器の発振周波数に依存した直流電圧値を出力する第一の周波数変換器と、一定周波数で発振する第二の発振器と、前記第二の発振器の周波数に依存した直流電圧値を出力する第二の周波数変換器と、前記第一の周波数変換器及び前記第二の周波数変換器の各出力値の差分を出力する比較器と、前記比較器の出力値に基づいて前記第一の発振器の発振周波数が前記第二の発振器の発振周波数と等しくなるように前記入力制御端子へ前記制御電圧を出力する制御器から構成されることを特徴とする。
【００１３】
本発明に係る周波数差補償器は、上述した周波数差補償器において、前記第一の周波数変換器及び前記第二の周波数変換器が、入力波形を時間微分して出力する微分器と、前記微分器の出力波形の最大値を検出して一定値で出力するピーク検出器から構成されることを特徴とする。
【００１４】
本発明に係る周波数差補償器は、上述した周波数差補償器において、前記制御器が、前記第一の発振器及び前記第二の発振器の発振周波数を等しくする基準値を出力する基準値発生器と、前記比較器の出力値と前記基準値を加算して前記第一の発振器の制御電圧として出力する加算器から構成されることを特徴とする。
【００１５】
本発明に係る周波数差補償器は、上述した周波数差補償器において、前記第二の発振器として位相同期ループを用い、且つ前記基準値発生器が前記位相同期ループ内部の電圧制御型発振器の制御電圧を参照値とすることにより前記基準値を出力することを特徴とする。
【００１６】
本発明に係る周波数差補償器は、上述した周波数差補償器において、前記基準値発生器が前記第一の発振器及び前記第二の発振器の発振周波数を等しくするように、前記参照値に比例した値を出力することを特徴とする。
【００１７】
本発明に係る周波数差補償器は、上述した周波数差補償器において、前記第一の発振器が信号入力端子を有し、前記信号入力端子の入力信号に同期して発振することを特徴とする。
【発明の効果】
【００１８】
上述した本発明による周波数差補償器によれば、入力制御端子から得る制御電圧に応じた周波数で発振する第一の発振器の発振周波数を基準となる周波数のクロック波形で発振する第二の発振器によって制御する際に、第一の発振器の発振波形及び第二の発振器の発振波形が位相は同期せずに周波数のみが等しくなるように制御することが可能となる。
【発明を実施するための最良の形態】
【００１９】
図１に本発明の第一の実施形態の一例を示す。本実施形態は請求項１に関するものであり、電圧制御型発振器０１及び０３、周波数変換器０２及び０４、比較器０５、制御器０６により構成される。電圧制御型発振器０１は入力制御端子を有し、制御電圧Ｖcntに応じた周波数ｆ（ｆ＝ｈ・Ｖcnt）で発振する回路であり、周波数変換器０２は電圧制御型発振器０１の発振周波数ｆに依存した直流電圧値Ｖfを出力する回路、電圧制御型発振器０３は一定周波数ｆrで発振する回路、周波数変換器０４は発振器０２の周波数ｆrに基づいた直流電圧値Ｖfrを出力する回路、比較器０５は周波数変換器０２及び０４の各出力値の差分（Ｖfr−Ｖf）を増幅して直流電圧Ｖcmp（Ｖcmp＝Ａ・（Ｖfr−Ｖf））を出力する回路、制御器０６は比較器０５の出力値Ｖcmpに基づいて上記入力制御端子に発振周波数ｆが発振周波数ｆrと等しくなるような制御電圧Ｖcntを出力する回路である。
【００２０】
図２に本発明の第二の実施形態の一例を示す。本実施形態は請求項２に関するものであり、上述した第一の実施形態による周波数差補償器において、周波数変換器０２及び０４が、それぞれ微分器０９及びピーク検出器０１０により構成されているものである。微分器０９は、電圧制御型発振器の入力波形を時間微分して微分波形Ｖdを出力する回路、ピーク検出器０１０は微分波形Ｖdの最大値を検出して一定値で出力する回路である。なお、上述した周波数差補償器と重複する部分については、説明を省略する。
【００２１】
図３に本発明の第三の実施形態の一例を示す。本実施形態は請求項３に関するものであり、上述した第一又は第二の実施形態による周波数差補償器において、制御器０６が加算器０６１と基準値発振器０６２から構成されているものである。基準値発振器０６２は電圧制御型発振器０１及び０３の発振周波数ｆ，ｆrを等しくする基準値ｋ・Ｖfrを出力する回路である。加算器０６１は比較器０５の出力値Ｖcmpと基準値ｋ・Ｖfrを加算して電圧制御型発振器０１の制御電圧Ｖcntとして出力する回路である。なお、上述した周波数差補償器と重複する部分については、説明を省略する。
【００２２】
図４に本発明の第四の実施形態の一例を示す。本実施形態は請求項４に関するものであり、上述した第三の実施形態による周波数差補償器において、電圧制御型発振器０３として位相同期ループ発振器０８を用いるものである。更に、基準値発生器０６２は位相同期ループ発振器０８内部における電圧制御型発振器（図示省略）の制御電圧を参照値とすることにより基準値を出力するものとする。なお、上述した周波数差補償器と重複する部分については、説明を省略する。
【００２３】
本発明の第五の実施形態は請求項５に関するものであり、上述した第四の実施形態による周波数差補償器において、電圧制御型発振器０１の発振周波数ｆを電圧制御型発振器０３（又は位相同期ループ０８）の発振周波数ｆrと等しくするように上記参照値に比例した値を出力するものである。なお、上述した周波数差補償器と重複する部分については、説明を省略する。
【００２４】
図５に本発明の第六の実施形態の一例を示す。本実施形態は請求項６に関するものであり、上述した第一乃至第五の実施形態による周波数差補償器のいずれかにおいて、電圧制御型発振器０１が、信号入力端子を有し、入力信号に同期して発振するものである。なお、上述した周波数差補償器と重複する部分については、説明を省略する。
【００２５】
以上に示す本発明の実施形態によれば、入力信号の位相に同期したクロックを生成する電圧制御型発振器０１の発振周波数ｆを一定周波数ｆrで発振する電圧制御型発振器０３又は位相同期ループ０８によって制御する際に、電圧制御型発振器０１の発振波形及び電圧制御型発振器０３又は位相同期ループ０８の発振波形が、位相は同期せずに周波数のみが等しくなるように制御することが可能となる。
【実施例１】
【００２６】
以下、本発明における周波数差補償器の一実施例を図面に基づき説明する。
図６は周波数差補償器の全体構成を示す。本実施例による周波数差補償器は、電圧制御型発振器１及び３、周波数電圧変換回路（Ｆ／Ｖ変換回路）２及び４、比較器５、加算器６１及び基準値発生器６２から構成される。
【００２７】
電圧制御型発振器１は入力制御端子を有し、制御電圧Ｖcntに応じて周波数ｆを有するクロックＶckを出力する回路である。Ｖckは時間ｔに関する正弦波（Ｖck＝Ｖck0・ｓｉｎ（２πｆｔ＋φ）＋ｃ）で記述され（Ｖck0，ｃ，φ；定数）、Ｖcntとｆは比例関係（比例定数ｈ）にあるとする（ｆ＝ｈ・Ｖcnt）。
【００２８】
周波数電圧変換回路２は電圧制御型発振器１の発振周波数に基づいて直流電圧値を出力する回路であり、微分器９ａ及びピーク検出器１０ａから構成されている。電圧制御型発振器３は一定周波数で発振する基準発振器、周波数電圧変換回路４は電圧制御型発振器３の発振周波数に基づいて直流電圧値を出力する回路であり、微分器９ｂ及びピーク検出器１０ｂから構成されている。
【００２９】
比較器５は、周波数電圧変換回路２の出力電圧Ｖf及び周波数電圧変換回路４の出力電圧Ｖfrの差分ｄＶ（ｄＶ＝Ｖfr−Ｖf）を増幅率Ａで増幅し、差分に比例した平均直流電圧である出力値Ｖcmp（Ｖcmp＝Ａ・ΔＶ＝Ａ・（Ｖfr−Ｖf））を出力する回路である。加算器６１は比較器５の出力値Ｖcmpと基準値発生器６２が出力する基準値ｋ・Ｖfrを加算して電圧制御型発振器１の制御電圧Ｖcntとして出力する回路、基準値発生器６２は電圧制御型発振器１及び３の発振周波数それぞれｆ，ｆrを等しくする基準値ｋ・Ｖfrを出力する回路である。
【００３０】
ここで、周波数電圧変換回路２（又は４）単体の動作原理について説明する。電圧制御型発振器１（又は３）の出力制限波形を微分器９ａ（又は９ｂ）により微分すると、微分波形Ｖdは周波数ｆ（又はｆr）に比例した余弦波形として出力される（Ｖd＝（ｄＶck／ｄｔ）＝２π・ｆ・Ｖck0・ｃｏｓ（２πｆｔ＋φ））。次に微分波形Ｖdのピーク検出値Ｖhをピーク検出器１０ａ（又は１０ｂ）により検出する。このピーク検出値Ｖhは周波数ｆ（又はｆr）に比例した直流電位として出力される。
【００３１】
電圧制御型発振器の出力が図７に示すような矩形波で表される場合の周波数電圧変換における微分波形及びピーク検出値の計算結果の例をそれぞれ図８、図９に示す。また、図１０に電圧制御型発振器発振周波数と周波数電圧変換値の関係の例を示す。なお、微分波形は、本来は段階的に減少するものであるが、本例では僅かな時間で安定値に到達しているため図８に示したグラフ上には現れていない。
【００３２】
周波数電圧変換回路２及び周波数電圧変換回路４の出力電圧の差分ｄＶは、加算器６１に入力され、Ｖfrの定数倍（ｋ・Ｖfr）を加算される。その加算出力値を電圧制御型発振器１の制御電圧Ｖcntとする。電圧制御型発振器１と電圧制御型発振器３の発振周波数が等しくなるためには、ＶfとＶfrが等しくならなければならない。その条件を以下に求める。Ｖfは電圧制御型発振器１と周波数電圧変換回路２を直列に連結した場合の変換利得をＧとすると、Ｖf＝Ｇ・（Ａ・（Ｖfr−Ｖf）＋ｋ・Ｖfr）（Ｖf＝Ｇ・Ｖcnt）で表すことができる。制御条件はＶf＝Ｖfrであるから、ｋ＝１／Ｇを満たすことが必要である。
【００３３】
次に、本実施例による制御機構を数値計算にて動作させた結果を示す。基準発振器である電圧制御型発振器３は周波数ｆrで発振しているものとする。電圧制御型発振器１の発振周波数ｆと制御電圧Ｖcntの比例定数ｈ＝１、電圧制御型発振器１と周波数電圧変換回路２をあわせたときの変換利得をＧ＝０．３とする。比較回路は利得Ａ0＝０．０１とし、時定数τ＝５ｎｓｅｃの応答速度で指数関数的に一定値Ａ0になるものとする（Ａ＝Ａ0・（１−Ｅｘｐ（−ｔ／τ）））。加算回路における定数は、前記条件によりｋ＝１／Ｇ＝３．３３である。
【００３４】
なお、電圧制御型発振器の出力波形は正弦波を増幅して０〜１Ｖで制限し、立ち上がりと立ち下がりの時間を持つ矩形波として出力されるようにした。図１１に電圧制御型発振器１の制限電圧Ｖcntと時間ｔの関係を基準周波数ｆr＝１ＧＨｚ、２ＧＨｚ、３ＧＨｚの場合について示した。また、電圧制御型発振器３は定常的に発振しているものとし、加算器６１の出力（制御電圧Ｖcnt）は、制御開始直後０Ｖにリセットされ、一定時間を経過して安定値に到達する。図１２に上記各基準周波数ｆrにおける時間ｔと、電圧制御型発振器１及び電圧制御型発振器３間の周波数差Δｆの関係を示した。一定時間経過後、Δｆが小さくなるように制御されることが確認できる。
【００３５】
以上により、本実施例によれば電圧制御型発振器１及び電圧制御型発振器３の発振周波数が異なっていても、両者が等しくなるように制御され、発振周波数差の補償が可能となることがわかる。
【産業上の利用可能性】
【００３６】
本発明は、ディジタル伝送において識別・再生回路等に用いられる電圧制御型発振器間の周波数差を補償する周波数差補償器に利用可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第一の実施形態の一例を示す説明図である。
【図２】本発明の第二の実施形態の一例を示す説明図である。
【図３】本発明の第三の実施形態の一例を示す説明図である。
【図４】本発明の第四の実施形態の一例を示す説明図である。
【図５】本発明の第六の実施形態の一例を示す説明図である。
【図６】本発明の一実施例を示す説明図である。
【図７】電圧制御型発振器出力波形の例を示すグラフである。
【図８】周波数電圧変換における微分器出力の例を示すグラフである。
【図９】周波数電圧変換におけるピーク検出器出力の例を示すグラフである。
【図１０】発振周波数と周波数電圧変換器の関係の例を示すグラフである。
【図１１】制御電圧時間応答（加算器出力）の例を示すグラフである。
【図１２】発振周波数差の時間応答の例を示すグラフである。
【図１３】一般的な位相同期ループを示す説明図である。
【図１４】従来の周波数差補償器の一構成例を示す説明図である。
【図１５】従来構成における二つの発振器の差異の例を示すグラフである。
【符号の説明】
【００３８】
０１，０３，１，３  電圧制御型発振器
０２，０４，  周波数変換器
０５，５  比較器
０６  制御器
０６１，６１  加算器
０６２，６２  基準値発生器
０８  位相同期ループ
０９，９ａ，９ｂ  微分器
０１０，１０ａ，１０ｂ  ピーク検出器
２，４  周波数電圧変換回路
【図１】
2006238260.tif 000003
【図２】
2006238260.tif 000004
【図３】
2006238260.tif 000005
【図４】
2006238260.tif 000006
【図５】
2006238260.tif 000007
【図６】
2006238260.tif 000008
【図７】
2006238260.tif 000009
【図８】
2006238260.tif 000010
【図９】
2006238260.tif 000011
【図１０】
2006238260.tif 000012
【図１１】
2006238260.tif 000013
【図１２】
2006238260.tif 000014
【図１３】
2006238260.tif 000015
【図１４】
2006238260.tif 000016
【図１５】
2006238260.tif 000017