(57)【要約】    【課題】  電源電圧降下による不揮発性メモリでのデータ破壊を、安価かつ簡単な構成で防止できるようにする。    【解決手段】  不揮発性の記憶装置ＥＥＰＲＯＭ２１７にデータ書き込みまたは読み出しを行う記憶制御装置において、電源インターフェース２１８より供給された電源電圧１３Ｖから電源電圧３．３Ｖを発生して、ＥＥＰＲＯＭ２１７およびＣＰＵ２０３に供給する。一方、電圧検出回路２２０が、電源電圧１３Ｖの実際の電圧値を検出し、ＣＰＵ２０３に送る。ＣＰＵ２０３は、検出時間がずれた２つ電圧値を基にして電圧変動度合を算出し、算出された電圧変動度合と電源電圧１３Ｖの実際の電圧値とに基づいて、ＥＥＰＲＯＭ２１７に対するデータ書き込みまたは読み出しを許可するか否かを判断する。【選択図】      図１
2006338300.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置であって、
電源供給手段より第１の電圧を供給され、該第１の電圧から第２の電圧を発生して、前記記憶装置および前記記憶制御装置に供給する電源電圧変換手段と、
前記第１の電圧の電圧値を検出する電圧検出手段と、
前記第１の電圧の電圧変動度合を検出する電圧変動検出手段と、
前記電圧検出手段によって検出された電圧値と、前記電圧変動検出手段によって検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断手段と
を有することを特徴とする記憶制御装置。
【請求項２】
前記第１の電圧の各電圧値と前記第１の電圧の各電圧変動度合との組合せごとに、許可或いは不許可を予め定めたデータを記憶した判断テーブルを有し、
前記判断手段は、前記判断テーブルを参照して、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断することを特徴とする請求項１記載の記憶制御装置。
【請求項３】
前記記憶装置に対するデータ書き込みまたは読み出しが許可に設定されている第１の電圧と電圧変動度合との組合せを、書き込み動作または読み出し動作を連続して実行することが許される回数ごとに複数のグループに分割し、
前記判断手段は、前記判断テーブルを参照して、前記記憶装置に対するデータ書き込みまたは読み出しの連続した実行が許される回数を認識することを特徴とする請求項２記載の記憶制御装置。
【請求項４】
不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置であって、
前記記憶装置および前記記憶制御装置に供給される電圧値を検出する電圧検出手段と、
前記電圧検出手段によって検出された電圧値の変動度合を検出する電圧変動検出手段と、
前記電圧検出手段によって検出された電圧値と、前記電圧変動検出手段によって検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断手段と
を有することを特徴とする記憶制御装置。
【請求項５】
前記第１の電圧の各電圧値と前記第１の電圧の各電圧変動度合との組合せごとに、許可或いは不許可を予め定めたデータを記憶した判断テーブルを有し、
前記判断手段は、前記判断テーブルを参照して、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断することを特徴とする請求項４記載の記憶制御装置。
【請求項６】
前記記憶装置に対するデータ書き込みまたは読み出しが許可に設定されている第１の電圧と電圧変動度合との組合せを、書き込み動作または読み出し動作を連続して実行することが許される回数ごとに複数のグループに分割し、
前記判断手段は、前記判断テーブルを参照して、前記記憶装置に対するデータ書き込みまたは読み出しの連続した実行が許される回数を認識することを特徴とする求項５記載の記憶制御装置。
【請求項７】
不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置に適用される記憶制御方法であって、
電源供給手段より供給された第１の電圧から第２の電圧を発生して、前記記憶装置および前記記憶制御装置に供給する電源電圧変換ステップと、
前記第１の電圧の電圧値を検出する電圧検出ステップと、
前記第１の電圧の電圧変動度合を検出する電圧変動検出ステップと、
前記電圧検出ステップにおいて検出された電圧値と、前記電圧変動検出ステップにおいて検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断ステップと
を有することを特徴とする記憶制御方法。
【請求項８】
不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置に適用される記憶制御方法であって、
前記記憶装置および前記記憶制御装置に供給される電圧値を検出する電圧検出ステップと、
前記電圧検出ステップにおいて検出された電圧値の変動度合を検出する電圧変動検出ステップと、
前記電圧検出ステップにおいて検出された電圧値と、前記電圧変動検出ステップにおいて検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断ステップと
を有することを特徴とする記憶制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶制御装置および記憶制御方法に関し、特に、不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置、および該記憶制御装置に適用される記憶制御方法に関する。
【背景技術】
【０００２】
画像読取装置では一般に、構成部材にばらつきが存在するため、装置のロット毎に画像読取特性を決定するパラメータの最適値を定め、これを不揮発性のメモリ、例えばＥＥＰＲＯＭなどに記憶しておく。そして、この記憶されたパラメータを、画像読取装置の電源投入時に該装置の制御回路によって読み出し、該装置の画像処理回路レジスタに設定したり、画像読取装置に接続されている画像形成装置に通知したりする。
【０００３】
パラメータの内容は、シェーディング補正を行うためのシェーディング板読み取り目標値、画像読み取り範囲の読み取りズレを補正するレジ情報、読み取った画像の画像信号を増幅するアンプ部のゲイン値やオフセット値などである。
【０００４】
ところで、画像読取装置が画像形成装置に接続されていて、画像読取装置に画像形成装置から電源が供給されている場合があり、この場合、画像形成装置が画像読取装置の電源のオン・オフ制御を行っている。一方、不揮発性メモリを搭載した画像読取装置において、不揮発性メモリへのアクセス途中で電源電圧が降下した場合、アクセス処理が中途半端に中断して不揮発性メモリの内容が破壊されてしまう虞がある。こうしたことを回避するために、画像読取装置が不揮発性メモリへアクセスする場合には、あらかじめ画像読取装置から画像形成装置に対して、電源のオフを行わないように通信で通知したり、画像形成装置が電源のオフを実施する場合には、画像読取装置に電源をオフして良いかどうかを問い合わせる通信を実行したりしていた。
【０００５】
しかしながら、ユーザによる不意の電源スイッチオフや突然の停電による電源供給カットが発生した場合には、上記問題に対処できなかった。
【０００６】
このような問題に対応するために、従来、電池バックアップ機能付きメモリモジュールと電圧検出回路とを設け、電圧検出回路によって電源電圧の降下が検出された場合に、上記メモリモジュールに対してセルフリフレッシュ動作を行わせるようにするバックアップ機能付き記憶装置が提案されている（例えば、特許文献１参照）。
【０００７】
また、バッテリと電圧監視部とを備え、電源電圧を監視する電圧監視部から電圧降下検出信号が出力されると、通常電源をバッテリに切り替えるようにする電圧監視機能付き記憶装置（ＲＡＭ）が提案されている（例えば、特許文献２参照）。
【０００８】
さらに、ＥＥＰＲＯＭの電源にチャージポンプを用い、チャージポンプによってＥＥＰＲＯＭプログラミング電圧を与えるようにした記憶装置がある。この記憶装置では、ＥＥＰＲＯＭプログラミング電圧が所望の値より小さい場合はプログラミング処理を行わず、所望の値より大きい場合はプログラミング処理を行うようにしている（例えば、特許文献３参照）。
【特許文献１】特開平７−２１１０６６号公報
【特許文献２】特開平５−６１７８１号公報
【特許文献３】特開２００１−１５５４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、例えば、特許文献１及び特許文献２で提案される従来の記憶装置では、バックアップ電池を備えることを必要とするので、記憶装置のコストアップを余儀なくされる。さらに、特許文献２では、記憶装置（ＲＡＭ）への電源は確保されていても記憶装置の内容を読み書きする制御装置への電源については言及されておらず、例えば、記憶装置にアクセスしている最中に制御装置へ供給されるべき電源の電圧が降下した場合は、制御装置からの制御が中途半端な状態で終了してしまうので、記憶装置のデータが破壊されてしまう可能性がある。
【００１０】
また、例えば、特許文献３で提案される従来の記憶装置では、チャージポンプ回路を備える必要があるので、やはりコストアップになる。また、プログラミング電圧が所望の値より大きい場合にプログラミング処理を行うようにするが、その際、ＥＥＰＲＯＭへの長時間のアクセスが発生した場合にアクセス途中で電源電圧が降下することがあり得、そうした場合にＥＥＰＲＯＭのデータが破壊される可能性を否定できない。
【００１１】
本発明はこのような問題点に鑑みてなされたものであって、電源電圧降下による不揮発性メモリでのデータ破壊を、安価かつ簡単な構成で防止できるようにした記憶制御装置および記憶制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１記載の発明によれば、不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置であって、電源供給手段より第１の電圧を供給され、該第１の電圧から第２の電圧を発生して、前記記憶装置および前記記憶制御装置に供給する電源電圧変換手段と、前記第１の電圧の電圧値を検出する電圧検出手段と、前記第１の電圧の電圧変動度合を検出する電圧変動検出手段と、前記電圧検出手段によって検出された電圧値と、前記電圧変動検出手段によって検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断手段とを有することを特徴とする記憶制御装置が提供される。
【００１３】
また、請求項４記載の発明によれば、不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置であって、前記記憶装置および前記記憶制御装置に供給される電圧値を検出する電圧検出手段と、前記電圧検出手段によって検出された電圧値の変動度合を検出する電圧変動検出手段と、前記電圧検出手段によって検出された電圧値と、前記電圧変動検出手段によって検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断手段とを有することを特徴とする記憶制御装置が提供される。
【００１４】
また、請求項７記載の発明によれば、不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置に適用される記憶制御方法であって、電源供給手段より供給された第１の電圧から第２の電圧を発生して、前記記憶装置および前記記憶制御装置に供給する電源電圧変換ステップと、前記第１の電圧の電圧値を検出する電圧検出ステップと、前記第１の電圧の電圧変動度合を検出する電圧変動検出ステップと、前記電圧検出ステップにおいて検出された電圧値と、前記電圧変動検出ステップにおいて検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断ステップとを有することを特徴とする記憶制御方法が提供される。
【００１５】
また、請求項８記載の発明によれば、不揮発性の記憶装置にデータ書き込みまたは読み出しを行う記憶制御装置に適用される記憶制御方法であって、前記記憶装置および前記記憶制御装置に供給される電圧値を検出する電圧検出ステップと、前記電圧検出ステップにおいて検出された電圧値の変動度合を検出する電圧変動検出ステップと、前記電圧検出ステップにおいて検出された電圧値と、前記電圧変動検出ステップにおいて検出された電圧変動度合とに基づいて、前記記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する判断ステップとを有することを特徴とする記憶制御方法が提供される。
【発明の効果】
【００１６】
本発明によれば、電源供給手段より供給された第１の電圧から第２の電圧を発生して、前記記憶装置および前記記憶制御装置に供給し、一方、第１の電圧の電圧値を検出するとともに、第１の電圧の電圧変動度合を検出する。これらの検出された電圧値と電圧変動度合とに基づいて、記憶装置に対するデータ書き込みまたは読み出しを許可するか否かを判断する。
【００１７】
これにより、電源電圧降下による不揮発性の記憶装置でのデータ破壊を、安価かつ簡単な構成で防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
【００１９】
図２は、本発明の一実施の形態に係る記憶制御装置を含む画像読取装置の構成を示すブロック図である。このブロック図では主に、画像読取装置の動作制御を行なう制御部分について示す。
【００２０】
画像読取装置２０１には制御基板２０２が設けられる。制御基板２０２には、システム制御を実行するＣＰＵ２０３、ＣＰＵ２０３で実行されるべき制御プログラムが格納されたＲＯＭ２０４、ＣＰＵ２０３にワークエリアを提供するＲＡＭ２０５が搭載され、それぞれがシステムバス２０６で接続されている。ＣＰＵ２０３は、ＲＯＭ２０４に格納されている制御プログラムを読み出し、適宜ＲＡＭ２０５を作業領域としてシステム制御を行う。システムバス２０６には、画像読取装置２０１が読み取った原稿画像の画像データを処理する画像処理ＡＳＩＣ２０７も接続される。ＣＰＵ２０３は、画像処理ＡＳＩＣ２０７内部に含まれるレジスタに、必要に応じてデータセットを行ったり、画像処理ＡＳＩＣ２０７内部に含まれるメモリに対して読み書きしたりする。
【００２１】
画像処理ＡＳＩＣ２０７にはＣＣＤ基板２０９が接続されており、ＣＣＤ基板２０９には、原稿画像のラインイメージを読み取るためのカラー撮像素子ＣＣＤ２０８が搭載される。また、ＣＣＤ基板２０９には、画像信号を増幅するためのアンプ（不図示）が搭載される。ＣＣＤ基板２０９から画像処理ＡＳＩＣ２０７には画像データが入力され、画像処理ＡＳＩＣ２０７が所定の画像処理を施し、Ｉ／Ｆ回路２１０を介して外部の画像形成部（不図示）に送出する。
【００２２】
また、ＣＰＵ２０３には、モータドライバ（Ｍ−ＤＲＶ）２１１を介して光学モータ（Ｍ）２１２が接続される。ＣＰＵ２０３からモータドライバ２１１には、光学モータ２１２に要求される回転速度に応じた周波数クロックが送出され、モータドライバ２１１は、入力したクロックに応じてモータ駆動パルスを生成し、光学モータ２１２に出力する。光学モータ２１２は、送られたモータ駆動パルスに従って回転駆動する。
【００２３】
光学モータ２１２は、不図示の駆動系により、画像読取装置２０１の不図示の画像読み取り部を駆動し、これによって、原稿画像のラインイメージがＣＣＤ２０８によって順次読み取られる。
【００２４】
また、ＣＰＵ２０３には、インバータ（ＩＮＶ）２１３を介してランプ２１４が接続される。ランプ２１４は原稿を照明するものであり、インバータ２１３にＣＰＵ２０３からオン信号が入力されると、インバータ２１３はランプ２１４を点灯させる。この点灯タイミングは、画像読取装置２０１での画像読み取りの開始タイミングに同期している。
【００２５】
また、ＣＰＵ２０３にはホームポジションセンサ２１５が接続される。ホームポジションセンサ２１５は、不図示の画像読み取り部がホームポジションに位置していることを検出して検出信号をＣＰＵ２０３に出力する。
【００２６】
また、ＣＰＵ２０３には２つの原稿サイズ検知センサ２１６−１，２１６−２が接続される。原稿サイズ検知センサ２１６−１，２１６−２は、不図示の原稿裁置台に裁置された原稿のサイズを検出し、検出信号をＣＰＵ２０３に出力する。
【００２７】
さらに、ＣＰＵ２０３にはＥＥＰＲＯＭ２１７が接続される。ＥＥＰＲＯＭ２１７には画像読取装置２０１のイニシャルデータが格納される。このイニシャルデータは例えば、ＣＣＤ基板２０９に搭載されている画像信号増幅用のアンプのゲイン値及びオフセット値、画像処理ＡＳＩＣ２０７に含まれるレジスタの初期設定値などである。
【００２８】
これらのイニシャルデータは、画像読取装置２０１のロット毎に設定された最適値であり、ＲＯＭ２０４の制御プログラム内に固定値として設定することができないパラメータとしてＥＥＰＲＯＭ２１７に格納される。
【００２９】
ＥＥＰＲＯＭ２１７に格納されたデータは、通常は電源オン時にＣＰＵ２０３によって読み出され、必要なデバイスにデータセットされるが、状況に応じてデータ内容が変更されることもある。例えば、経年劣化によりランプ２１４の光量が落ちた場合、ＣＣＤ基板２０９に搭載されている画像信号増幅用のアンプのゲイン値が大きな値に変更され、これによって、画像信号の振幅を確保することが行われる。
【００３０】
電源インターフェース２１８から画像読取装置２０１に、画像読取装置２０１を駆動するための電源が２系統入力している。即ち、２４Ｖと１３Ｖの２系統が入力しているが、２４Ｖ系統は、パワー系のモータドライバ２１１とインバータ２１３とに入力され、これによって、光学モータ２１２を駆動し、ランプ２１４を点灯する。
【００３１】
一方、１３Ｖ系統はＤＣＤＣコンバータ２１９に入力され、ＤＣＤＣコンバータ２１９が１２Ｖ、５Ｖ、３．３Ｖの電源電圧を発生する。１２Ｖは、ＣＣＤ２０８を駆動するためにＣＣＤ基板２０９に供給され、５Ｖは、ホームポジションセンサ２１５及び原稿サイズ検知センサ２１６−１，２１６−２へ動作電源として供給される。３．３Ｖは、ＣＰＵ２０３、ＲＯＭ２０４、ＲＡＭ２０５、モータドライバ２１１のロジック回路部、画像処理ＡＳＩＣ２０７、ＥＥＰＲＯＭ２１７のロジックＩＣ部へ供給されている。
【００３２】
なお、１３Ｖ系統は電圧検出回路２２０にも接続される。
【００３３】
つぎに、画像読取装置２０１に含まれる記憶制御装置について、図１を参照して説明する。
【００３４】
図１は、図２に示す画像読取装置２０１の制御部分のうち記憶制御装置を構成する部分を示すブロック図である。
【００３５】
ＣＰＵ２０３とＥＥＰＲＯＭ２１７には、ＤＣＤＣコンバータ２１９より電源電圧３．３Ｖを供給されている。ＤＣＤＣコンバータ２１９には、外部インターフェース２１８より電源電圧１３Ｖが入力されており、この電源電圧１３Ｖから電源電圧３．３Ｖを出力するように構成されている。外部インターフェース２１８より供給された電源電圧１３Ｖは電圧検出回路２２０に入力している。電圧検出回路２２０は、比較的容易な構成で実現できる。電圧検出回路２２０の一例を図３（Ａ）に示す。
【００３６】
図３（Ａ）中、３１，３２は抵抗であり、抵抗３１と抵抗３２との抵抗値比で出力端子３４に供給される電圧が決定する。ここでは、１３Ｖラインに１３Ｖが入力している場合に出力端子３４に３．３Ｖが供給されるように、抵抗３１及び抵抗３２の抵抗値を決定する。例えば、抵抗３２＝１ｋΩとした場合は、抵抗３１＝２．９４ｋΩとする。もちろん、これらの抵抗値は設定の一例である。また、出力端子３４には３．３Ｖ以下の電圧が供給されるように設定してもよい。しかし、出力端子３４は、３．３Ｖ電源で動作するＣＰＵ２０３の不図示のＡ／Ｄポートに接続されるので、出力端子３４には、３．３Ｖを越えないで、３．３Ｖになるべく近い電圧値を出力するように設定することが望ましい。
【００３７】
３３は１０００ｐＦ程度のコンデンサであり、出力端子３４に供給される電圧のチャタ（ふらつき）を吸収するためのものである。
【００３８】
図３（Ｂ）は、電圧検出回路２２０の動作を示すタイミングチャートである。
【００３９】
１３Ｖラインに電源が供給されると、出力端子３４に供給される電圧も徐々に上昇し、１３Ｖラインに１３Ｖが供給された時点で出力端子３４に３．３Ｖが供給される。また１３Ｖラインの電源供給がカットされると、１３Ｖラインの電圧降下に従って出力端子３４に供給される電圧も徐々に降下してゆく。
【００４０】
出力端子３４はＣＰＵ２０３のＡ／Ｄポートに接続されるので、ＣＰＵ２０３は１３Ｖラインの電圧値の変化を随時把握することができる。例えば図３（Ｂ）に示すように、ＣＰＵ２０３のＡ／Ｄポートで２．５Ｖが検出されたら、ＣＰＵ２０３は、１３Ｖラインが約１０Ｖであると判断できる。
【００４１】
図１に戻り説明を続ける。
【００４２】
ＣＰＵ２０３からＥＥＰＲＯＭ２１７には、制御信号ＳＣＬＫ、ＳＤＩ、ＳＬＯＡＤが送信され、これによって、ＣＰＵ２０３からＥＥＰＲＯＭ２１７に対してデータの読み出しまたは書き込みの制御が行なわれる。なおＥＥＰＲＯＭ２１７には、データ出力用のＳＤＯ端子が存在する。
【００４３】
図４は、ＥＥＰＲＯＭ２１７の読み出しタイミングを示す制御タイミングチャートである。
【００４４】
ＥＥＰＲＯＭ２１７からの読み出しは、ＣＰＵ２０３からのリード命令により実施される。ＥＥＰＲＯＭ２１７にＣＰＵ２０３から入力する制御信号ＳＬＯＡＤが低レベルの場合は、ＥＥＰＲＯＭ２１７はスタンバイ状態であり、他の制御信号がいかなる論理レベルであろうとも一切動作しない。
【００４５】
制御信号ＳＬＯＡＤが高レベルになって最初の制御信号ＳＣＬＫの立ち上がりタイミングにおける制御信号ＳＤＩがスタートビットを示し、スタートビットが１であれば、ＥＥＰＲＯＭ２１７に対する以降の制御は有効になり、０の場合は無効になる。
【００４６】
制御信号ＳＬＯＡＤが高レベルになってから制御信号ＳＣＬＫの２番目および３番目の立ち上がりタイミングにおける制御信号ＳＤＩが制御ビットを示し、これらの制御ビットが、順に１、０であれば、ＥＥＰＲＯＭ２１７は、ＣＰＵ２０３からリード命令が送られたと認識する。
【００４７】
制御信号ＳＬＯＡＤが高レベルになってから制御信号ＳＣＬＫの４〜８番目の立ち上がりタイミングにおける制御信号ＳＤＩがアドレスＡ５〜Ａ１を示す。そして制御信号ＳＬＯＡＤが高レベルになってから制御信号ＳＣＬＫの９番目の立ち上がりタイミングにおける制御信号ＳＤＩがアドレスＡ０を示し、同時に、ＥＥＰＲＯＭ２１７のＳＤＯ端子が高インピーダンス（Ｈｉ−Ｚ）状態から低インピーダンス状態に移行する。続く制御信号ＳＣＬＫの各立ち上がりに同期して、ＥＥＰＲＯＭ２１７のＳＤＯ端子からＣＰＵ２０３へ、制御信号ＳＤＩが指定したアドレスに応じて１６ビットのデータ（Ｄ１５〜Ｄ０）が順次出力される。
【００４８】
ＥＥＰＲＯＭ２１７からＣＰＵ２０３へ、指定アドレスにおける１６ビット長のデータが出力された後、続けてＣＰＵ２０３がＥＥＰＲＯＭ２１７へ制御信号ＳＣＬＫを入力すると、自動的にアドレス（Ａ７〜Ａ０）がインクリメントされる（Ａ７〜Ａ０＋１）。そして、制御信号ＳＣＬＫの入力に応じて、ＥＥＰＲＯＭ２１７のＳＤＯ端子からＣＰＵ２０３へ、アドレス（Ａ７〜Ａ０＋１）に応じて１６ビット長のデータが順次出力される。
【００４９】
ＣＰＵ２０３が、制御信号ＳＬＯＡＤを高レベルに維持したまま制御信号ＳＣＬＫを連続的に出力することで、ＥＥＰＲＯＭ２１７の全メモリ空間のデータをＣＰＵ２０３に読み出すことが可能になる。なお、最終アドレス（Ａ７〜Ａ０＝１、…、１、１）がインクリメントされると、先頭アドレス（Ａ７〜Ａ０＝０、…、０、０）に戻る。
【００５０】
図５は、ＥＥＰＲＯＭ２１７の書き込みタイミングを示す制御タイミングチャートである。
【００５１】
ＥＥＰＲＯＭ２１７への書き込みは、ＣＰＵ２０３からのライト命令により実施される。リード命令時と同様に、ＥＥＰＲＯＭ２１７にＣＰＵ２０３から入力する制御信号ＳＬＯＡＤが低レベルの場合は、ＥＥＰＲＯＭ２１７はスタンバイ状態であり、他の制御信号がいかなる論理レベルであろうとも一切動作しない。
【００５２】
制御信号ＳＬＯＡＤが高レベルになって最初の制御信号ＳＣＬＫの立ち上がりタイミングにおける制御信号ＳＤＩがスタートビットを示し、スタートビットが１であれば、ＥＥＰＲＯＭ２１７に対する以降の制御は有効になり、０の場合は無効になる。
【００５３】
制御信号ＳＬＯＡＤが高レベルになってから制御信号ＳＣＬＫの２番目および３番目の立ち上がりタイミングにおける制御信号ＳＤＩが制御ビットを示し、これらの制御ビットが、順に０、１であれば、ＥＥＰＲＯＭ２１７は、ＣＰＵ２０３からライト命令が送られたと認識する。
【００５４】
制御信号ＳＬＯＡＤが高レベルになってから制御信号ＳＣＬＫの４〜９番目の立ち上がりタイミングにおける制御信号ＳＤＩがアドレスＡ５〜Ａ０を示す。そして制御信号ＳＣＬＫの１０〜２５番目の立ち上がりタイミングにおける制御信号ＳＤＩが１６ビット長のデータ（Ｄ１５〜Ｄ０）を示す。これにより、指定されたＥＥＰＲＯＭ２１７のアドレスに１６ビット長のデータが書き込まれる。
【００５５】
なお、ＥＥＰＲＯＭ２１７への書き込みでは、ＥＥＰＲＯＭ２１７のＳＤＯ端子は高インピーダンス（Ｈｉ−Ｚ）状態を保持する。
【００５６】
１６ビット以上の書き込みデータが入力された場合、書き込みデータは制御信号ＳＣＬＫ毎に順次シフトされ、続くアドレスに書き込まれる。最後に制御信号ＳＬＯＡＤを低レベルにすることで書き込み動作が終了する。
【００５７】
ところで、制御信号ＳＣＬＫの周期、制御信号ＳＣＬＫの高レベル時間及び低レベル時間、制御信号ＳＣＬＫと制御信号ＳＤＩとの位相関係、制御信号ＳＣＬＫと制御信号ＳＬＯＡＤとの位相関係が、ＥＥＰＲＯＭメーカによって厳しく規定されている。電源電圧が正常なときには、これらの規定を全て満足するべく制御信号が設定されているが、ＥＥＰＲＯＭ２１７またはＣＰＵ２０３の電源電圧３．３Ｖが降下した場合には、これらの規定を満足することができなくなる。
【００５８】
図６は、ライト命令に従ってＥＥＰＲＯＭ２１７に書き込みが行われる途中で電源電圧３．３Ｖが降下した場合の各制御信号を示すタイミングチャートである。
【００５９】
図６では例えば、制御信号ＳＬＯＡＤが高レベルになってから制御信号ＳＣＬＫの８番目の立ち上がりタイミングにおいて電源電圧３．３Ｖが降下する場合を示す。この場合、制御信号ＳＣＬＫ、ＳＬＯＡＤ、ＳＤＩが高レベルから低レベルに徐々に降下していく。
【００６０】
こうした制御信号ＳＣＬＫ、ＳＬＯＡＤ、ＳＤＩの高レベルから低レベルへの降下に伴い、ＥＥＰＲＯＭ２１７では、書き込みすべきデータが書き込めないだけでなく、ＥＥＰＲＯＭ２１７に格納されているデータが破壊される可能性がある。
【００６１】
これを回避すべく本実施の形態では、ＣＰＵ２０３が、ＥＥＰＲＯＭ２１７にライト命令またはリード命令を出す前に、Ａ／Ｄポートを介して電圧検出回路２２０から電源電圧の検出値を取得する。
【００６２】
ＣＰＵ２０３は、１３Ｖラインの電源電圧検出値の取得を２回行い、２回目の取得は１回目の取得の例えば２０ｍｓ後に行なう。そして１回目に取得した検出値と２回目に取得した検出値とにより、電圧変動比を算出する。ＣＰＵ２０３は、１回目に取得した検出値と電圧変動比とに基づき、図７に例示する判断マップを参照して、ＥＥＰＲＯＭ２１７にライト命令またはリード命令を出力してよいか否かを判断する。
【００６３】
図７は、ＥＥＰＲＯＭ２１７にライト命令またはリード命令を出力してよいか否かを判断するための判断マップの一例を示す図である。この判断マップは、電圧の検出値と電圧の変動度合いとの組合せごとにＥＥＰＲＯＭ２１７に対する書き込み及び読出の許可不許可を示すデータを格納したテーブルを２次元的に表わしたものである。
【００６４】
図７において横軸が１回目の１３Ｖラインの検出値、縦軸が電圧変動比である。境界線６１の左側は、１３Ｖラインの検出値が低いか、検出値が高くても電圧変動比がマイナスであってその絶対値が大きい領域であり、ＣＰＵ２０３とＥＥＰＲＯＭ２１７とを動作させる電源電圧３．３Ｖをアクセス直後に確保できない可能性のある領域である。
【００６５】
したがって、１３Ｖラインの電源電圧がこの領域に入っていると判断された場合は、ＣＰＵ２０３がＥＥＰＲＯＭ２１７へアクセスしてライト命令またはリード命令を出力することが許可されない。
【００６６】
また、境界線６１の右側は、１３Ｖラインの検出値が高いか、検出値が低くても電圧変動比がプラスであってその絶対値が大きい領域であり、ＣＰＵ２０３とＥＥＰＲＯＭ２１７とを動作させる電源電圧３．３Ｖをアクセス直後に充分に確保できる能性のある領域である。
【００６７】
したがって、１３Ｖラインの電源電圧がこの領域に入っていると判断された場合は、ＣＰＵ２０３がＥＥＰＲＯＭ２１７へアクセスしてライト命令またはリード命令を出力することが許可される。
【００６８】
例えば、１回目の検出値が１０Ｖ、２回目の検出値が１１Ｖであれば、電圧変動比は（１１−１０）／２０＝５０ｍＶ／ｍｓとなる。１回目の検出値１０Ｖと、電圧変動比５０ｍＶ／ｍｓとの組み合わせは、図７の判断マップにおいて境界線６１の右側領域に属するので、ＣＰＵ２０３は、ＥＥＰＲＯＭ２１７にライト命令またはリード命令を出力することを許可される。
【００６９】
また、１回目の検出値が６Ｖ、２回目の検出値が５．５Ｖであれば、電圧変動比は（５．５−６）／２０＝−２５ｍＶ／ｍｓとなる。１回目の検出値５Ｖと、電圧変動比−２５ｍＶ／ｍｓとの組み合わせは、図７の判断マップにおいて境界線６１の左側領域に属するので、ＣＰＵ２０３は、ＥＥＰＲＯＭ２１７にライト命令またはリード命令を出力することを許可されない。
【００７０】
なお、ＣＰＵ２０３がＥＥＰＲＯＭ２１７に対して長時間に亘ってアクセスする場合、アクセス中に１３Ｖラインの電源電圧が降下する可能性を考慮しなければならない。すなわち、予め決められた回数のアクセスに留め、その回数のアクセスが終了した場合は改めて電圧検出回路２２０の検出結果により、以降のアクセスを続行するか中断するかを判断するシーケンスを実施することが望ましい。
【００７１】
なおまた、図７に示す境界線６１の右側の領域は、右に行けば行くほど、ＣＰＵ２０３とＥＥＰＲＯＭ２１７とを動作させる電源電圧３．３Ｖが充分に確保できる可能性が高い。したがって、この右領域を、図８に示すように細分化して、アクセスできる回数を領域ごとに決めるようにしてもよい。
【００７２】
図８は、ＥＥＰＲＯＭ２１７にライト命令またはリード命令を出力してよいか否かを判断するための他の判断マップの一例を示す図である。このマップも図７と同様にテーブルのデータを２次元的に表わしたものである。
【００７３】
図８において、境界線６１と境界線７１とで挟まれる領域は、アクセスが１回だけ許可される領域であり、１回数のアクセスが終了した場合は改めて電圧検出回路２２０の検出結果により、以降のアクセスを続行するか中断するかを判断するシーケンスを実施しなければならない。同様に、境界線７１と境界線７２とで挟まれる領域は、アクセスが２回だけ許可される領域であり、境界線７２と境界線７３とで挟まれる領域は、アクセスが３回だけ許可される領域であり、境界線７３と境界線７４とで挟まれる領域は、アクセスが４回だけ許可される領域であり、境界線７４の右側の領域は、アクセスが５回だけ許可される領域であり、それぞれ許された回数のアクセスが終了した場合は改めて電圧検出回路２２０の検出結果により、以降のアクセスを続行するか中断するかを判断するシーケンスを実施しなければならない。
【００７４】
なお、図７または図８で示した判断マップは、本実施の形態における設定の一例であって、境界線の位置や形状はこれに限定されるものではなく、他のものであってもよい。
【００７５】
また、上記の実施の形態では、電圧検出回路２２０によって１３Ｖラインの電源電圧を検出し、この検出値をＣＰＵ２０３に送るようにしているが、これに代わって、ＣＰＵ２０３やＥＥＰＲＯＭ２１７に供給される電源電圧３．３Ｖを検出して、これを用いてＥＥＰＲＯＭ２１７にライト命令またはリード命令を出すか否かを制御するようにしてもよい。
【００７６】
また、上記の実施の形態では、画像読取装置に備えられた記憶制御装置を説明したが、この記憶制御装置は、画像読取装置以外の装置においても不揮発性の記憶装置を備えるものであれば、適用することが可能である。
【図面の簡単な説明】
【００７７】
【図１】図２に示す画像読取装置の制御部分のうち記憶制御装置を構成する部分を示すブロック図である。
【図２】本発明の一実施の形態に係る記憶制御装置を含む画像読取装置の構成を示すブロック図である。
【図３】電圧検出回路の構成を示す回路図および該電圧検出回路の動作を示すタイミングチャートである。
【図４】ＥＥＰＲＯＭの読み出しタイミングを示す制御タイミングチャートである。
【図５】ＥＥＰＲＯＭの書き込みタイミングを示す制御タイミングチャートである。
【図６】ライト命令に従ってＥＥＰＲＯＭに書き込みが行われる途中で電源電圧３．３Ｖが降下した場合の各制御信号を示すタイミングチャートである。
【図７】ＥＥＰＲＯＭにライト命令またはリード命令を出力してよいか否かを判断するための判断マップの一例を示す図である。
【図８】ＥＥＰＲＯＭにライト命令またはリード命令を出力してよいか否かを判断するための他の判断マップの一例を示す図である。
【符号の説明】
【００７８】
２０１  画像読取装置
２０２  制御基板
２０３  ＣＰＵ（電圧変動検出手段、判断手段）
２０４  ＲＯＭ
２０５  ＲＡＭ
２１７  ＥＥＰＲＯＭ（不揮発性の記憶装置）
２１８  電源インターフェース（電源供給手段）
２１９  ＤＣＤＣコンバータ（電源電圧変換手段）
２２０  電圧検出回路（電圧検出手段）
３１  抵抗
３２  抵抗
３３  コンデンサ
３４  出力端子
【図１】
2006338300.tif 000003
【図２】
2006338300.tif 000004
【図３】
2006338300.tif 000005
【図４】
2006338300.tif 000006
【図５】
2006338300.tif 000007
【図６】
2006338300.tif 000008
【図７】
2006338300.tif 000009
【図８】
2006338300.tif 000010