(57)【要約】  【課題】  簡単な構成でプロセス変動の影響を受けにくく、ノイズによる回路特性の変化が小さく、ノイズの検知と評価の等時性を必要としないノイズ検知回路を提供する。  【解決手段】  ノイズ検知回路の電源端子ＶＤＤと接地端ＶＳＳの間に直列接続した２個のＮＭＯＳトランジスタＭＮ１，ＭＮ２の内のトランジスタＭＮ２を導通させてノードＮ１の電荷を放電した後に遮断させ、その後トランジスタＭＮ１を導通させてノードＮ１を「ＶＤＤ−Ｖthn」の電位に初期化し、その初期化時のノードＮ１の電位がアンテナ１に誘起されたノイズにより変化したとき、これを検知してノイズを検知する。【選択図】  図１
2006170799.tif 000002
【特許請求の範囲】
【請求項１】
電源端子と接地端子との間に２個のＭＯＳトランジスタを直列接続し、該２個のＭＯＳトランジスタのゲートを制御することにより該２個のＭＯＳトランジスタの共通接続点を前記電源端子の電圧より低く且つ前記接地端子の電圧より高い中間電位に初期化し、前記初期化した中間電位の変化を検出することにより、前記共通接続点に接続されたアンテナに誘起したノイズ、前記電源端子に誘起したノイズ、又は前記接地端子に誘起したノイズを検知することを特徴とするノイズ検知回路。
【請求項２】
請求項１に記載のノイズ検知回路において、
前記２個のＭＯＳトランジスタの内の少なくとも電源側がＮＭＯＳトランジスタからなり、接地側のＭＯＳトランジスタを導通させた後に遮断させ、その後前記ＮＭＯＳトランジスタを導通させて前記初期化を行うことを特徴とするノイズ検知回路。
【請求項３】
請求項１に記載のノイズ検知回路において、
前記２個のＭＯＳトランジスタの内の少なくとも接地側がＰＭＯＳトランジスタからなり、電源側のＭＯＳトランジスタを導通させた後に遮断させ、その後該ＰＭＯＳトランジスタを導通させて前記初期化を行うことを特徴とするノイズ検知回路。
【請求項４】
請求項１乃至３のいずれか１つに記載のノイズ検知回路において、
前記２個のトランジスタを測定側としてその前記共通接続点をアンテナに接続し、前記電源端子と前記接地端子との間に前記２個のトランジスタと同一構成の基準側の２個のトランジスタを接続し、前記測定側の２個のトランジスタの前記共通接続点の電位と前記基準側の２個のトランジスタの共通接続点の電位を比較して、前記アンテナに誘起されたノイズを検出することを特徴とするノイズ検知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ内のノイズ源のノイズを検知するノイズ検知回路に関するものである。
【背景技術】
【０００２】
この種のノイズ検知回路として、図４に示す構成の回路がある。このノイズ検知回路は、半導体チップ内のノイズ源にアンテナ１を近接させて配置し、そのアンテナ１に誘起されるノイズ電圧をしきい値を互いに異ならせたＮ個のＦＦ回路５１，５２，・・・、５Ｎに入力して所定周期のクロックＣＫによりサンプリングし、ＦＦ回路５１，５２，・・・、５Ｎの内のどの出力Ｑが反転したかを検出することにより、どのようなレベルのノイズが発生しているかを検知していた。アンテナ１にしきい値電圧の異なる複数のインバータを接続することによっても、同様なノイズ検知が可能であった。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記のような手法は、回路が大がかりになり面積が増大するという問題があった。また、複数のＦＦ回路やインバータを使用するので、プロセス変動の影響を受けやすいという問題もあった。さらに、検知回路自体がノイズの影響を受け易く、設計が煩雑になるという問題もあった。また、モニタできるノイズがクロックＣＫの入力の瞬間の値に限られるため、時間に対してランダムに発生するノイズはモニタしにくいという問題もあった。
【０００４】
本発明の目的は、簡単な構成でプロセス変動の影響を受けにくく、設計も容易なノイズ検知回路を提供することである。また、別の目的は、回路自体の特性がノイズの影響を受けにくく、且つ時間に対して変化するノイズの捕捉を可能とするノイズ検知回路を提供することである。
【課題を解決するための手段】
【０００５】
請求項１にかかる発明のノイズ検知回路は、電源端子と接地端子との間に２個のＭＯＳトランジスタを直列接続し、該２個のＭＯＳトランジスタのゲートを制御することにより該２個のＭＯＳトランジスタの共通接続点を前記電源端子の電圧より低く且つ前記接地端子の電圧より高い中間電位に初期化し、前記初期化した中間電位の変化を検出することにより、前記共通接続点に接続されたアンテナに誘起したノイズ、前記電源端子に誘起したノイズ、又は前記接地端子に誘起したノイズを検知することを特徴とする。
【０００６】
請求項２にかかる発明は、請求項１に記載のノイズ検知回路において、前記２個のＭＯＳトランジスタの内の少なくとも電源側がＮＭＯＳトランジスタからなり、接地側のＭＯＳトランジスタを導通させた後に遮断させ、その後前記ＮＭＯＳトランジスタを導通させて前記初期化を行うことを特徴とする。
【０００７】
請求項３にかかる発明は、請求項１に記載のノイズ検知回路において、前記２個のＭＯＳトランジスタの内の少なくとも接地側がＰＭＯＳトランジスタからなり、電源側のＭＯＳトランジスタを導通させた後に遮断させ、その後該ＰＭＯＳトランジスタを導通させて前記初期化を行うことを特徴とする。
【０００８】
請求項４にかかる発明は、請求項１乃至３のいずれか１つに記載のノイズ検知回路において、前記２個のトランジスタを測定側としてその前記共通接続点をアンテナに接続し、前記電源端子と前記接地端子との間に前記２個のトランジスタと同一構成の基準側の２個のトランジスタを接続し、前記測定側の２個のトランジスタの前記共通接続点の電位と前記基準側の２個のトランジスタの共通接続点の電位を比較して、前記アンテナに誘起されたノイズを検出することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、簡単な構成の回路で実現できるので、プロセス変動の影響を受けることが少なく、また半導体チップ内に組み込む際の配置が容易となり面積も少なくてすみ、さらに、設計が容易となり感度を高くすることも容易となり、回路自体の所望の特性がノイズの影響を受けにくいという利点がある。
【発明を実施するための最良の形態】
【００１０】
本発明では、ＮＭＯＳトランジスタを使用したプルアップ、あるいはＰＭＯＳトランジスタを使用したプルダウンにより電源電圧より低く接地電圧より高い中間電位を発生させ、その中間電位がノイズの影響により変化したとき、その変化を検出することにより、ノイズを検出する。
【実施例１】
【００１１】
図１は本発明の実施例１のノイズ検知回路の構成を示す図である。１は半導体チップ内のノイズ源の近傍に配置されるアンテナ、ＭＮ１，ＭＮ２は電源端子ＶＤＤと接地端子ＶＳＳの間に直列接続されたＮＭＯＳトランジスタ、２はバッファ回路、３は出力端子である。アンテナ１はこのＮＭＯＳトランジスタＭＮ１，ＭＮ２の共通接続点のノードＮ１に接続されている。Ｇ１，Ｇ２はトランジスタＭＮ１，ＭＮ２のゲートである。
【００１２】
この実施例１では、まずゲートＧ２に電圧ＶＤＤを印加してトランジスタＭＮ２を導通させ、ノードＮ１の電荷を放出した後、ゲートＧ２をＶＳＳに落としてトランジスタＭＮ２を遮断、ゲートＧ１に電圧ＶＤＤを印加してトランジスタＭＮ１を導通させ、ノードＮ１を「ＶＤＤ−Ｖthn」（Vthn：トランジスタＭＮ１のしきい値電圧）に保持することにより、初期化を行う。
【００１３】
この状態でアンテナ１がノイズの影響を受けて「ＶＤＤ−Ｖthn」から高い方向に変化すれば、その電位がノードＮ１の電位として蓄積される。よって、ノードＮ１の前記初期化したときの電位と今回の電位の差分を出力端子３に接続した電圧検知器等でモニタすれば、ノイズを検知することができる。また、ノードＮ１の電位の変化はノイズが収束した後も保持されるため、ノイズの検知と評価とを等時的に行う必要はなく、ある時間内に発生したノイズ量の客観値として、ノイズが収束した後でも評価することが可能となる。
【００１４】
なお、以上ではノイズ源としてアンテナ１を用いる例を説明したが、ノイズ源が電源ライン（電源ノイズ）に現れる場合は、本発明のノイズ検知回路の電源端子ＶＤＤをノイズ源としての電源ラインに直接接続しても、同様にノイズ検知を行うことができる。また、トランジスタＭＮ２はノードＮ１と接地端子とを接続しうる他の等価回路（例えば、ＰＭＯＳトランジスタや２つのＮＭＯＳトランジスタが直列接続された回路等）に置き換えて、同様に導通／遮断させることもできる。
【実施例２】
【００１５】
図２は本発明の実施例２のノイズ検知回路の構成を示す図である。実施例２は、ＰＭＯＳトランジスタＭＰ１，ＭＰ２を直列接続して構成した点が図１のノイズ検知回路と異なる。Ｎ２はノードである。
【００１６】
この実施例２では、まずゲートＧ２を電圧ＶＳＳに落としてトランジスタＭＰ２を導通させ、ノードＮ２を電圧ＶＤＤに充電させた後、そのゲートＧ２を電圧ＶＤＤに上昇させてそのトランジスタＭＰ２を遮断、ゲートＧ１を電圧ＶＳＳに低下してトランジスタＭＰ１を導通させ、ノードＮ２をＶthp（Vthp：トランジスタＭＰ１のしきい値電圧）に保持することにより、初期化を行う。
【００１７】
この状態でアンテナ１がノイズの影響を受けて電圧Ｖthpから低い方向に変化すれば、その電位がノードＮ２の電位として蓄積される。よって、ノードＮ２の前記初期化したときの電位と今回の電位の差分を出力端子３に接続した電圧検知器等でモニタすれば、ノイズを検知することができる。また、ノードＮ２の電位の変化はノイズが収束した後も保持されるため、ノイズの検知と評価とを等時的に行う必要はなく、ある時間内に発生したノイズ量の客観値として、ノイズが収束した後でも評価することが可能となる。
【００１８】
なお、以上ではノイズ源としてアンテナ１を用いる例を説明したが、ノイズ源が電源ライン（電源ノイズ）に現れる場合は、接地端子ＶＳＳをノイズ源としての接地ラインに直接接続しても、同様にノイズ検知を行うことができる。また、トランジスタＭＰ２はノードＮ２と電源端子とを接続しうる他の等価回路に置き換えて、同様に導通／遮断させることもできる。
【実施例３】
【００１９】
図３は本発明の実施例３のノイズ検知回路の構成を示す図である。実施例３は、図１で説明したノイズ検知回路を差動型に発展させたものである。ＮＭＯＳトランジスタＭＮ１，ＭＮ２は測定側、ＮＭＯＳトランジスタＭＮ３，ＭＮ４は基準側、ＮＭＯＳトランジスタＭＮ５は初期化用、Ｎ３はノードである。４はノードＮ１とノードＮ３の電位を比較検出する差動増幅器である。
【００２０】
この実施例３では、まずゲートＧ２に電圧ＶＤＤを印加してトランジスタＭＮ２，ＭＮ４，ＭＮ５を導通させ、ノードＮ１，Ｎ３の電荷を放電した後、そのゲートＧ２を電圧ＶＳＳに落としてそのトランジスタＭＮ２，ＭＮ４，ＭＮ５を遮断、ゲートＧ１に電圧ＶＤＤを印加してトランジスタＭＮ１，ＭＮ３を導通させ、ノードＮ１，Ｎ３を「ＶＤＤ−Ｖthn」（Vthn：トランジスタＭＮ１、ＭＮ３のしきい値電圧）に保持することにより、初期化を行う。
【００２１】
この状態でアンテナ１にノイズが誘起されれば、その電位がノードＮ１の電位として蓄積される。よって、そのノードＮ１の電位とノードＮ３の電位の差分を差動増幅器４で検出すれば、高い感度でノイズを検知することができる。また、これまでの実施例のように、ノイズの検知と評価を等時的に行う必要がなく、ノイズの収束後でも評価をすることが可能である。
【００２２】
なお、図３に示した構成のノイズ検知回路においても、同様に２個のＰＭＯＳトランジスタで基準側を構成することにより、同様にノイズ検知感度を高めることができる。また、図３に示した構成のノイズ検知回路においても、ノイズが電源ラインに現れる場合には、アンテナ１を用いずに、トランジスタＭＮ１の電源端子ＶＤＤをノイズ電源に接続することで、電源ノイズの評価が可能となる。さらに、図３の構成のＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換えても、ノイズ検知回路として同様の効果をもつ。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例１のノイズ検知回路の回路図である。
【図２】本発明の実施例２のノイズ検知回路の回路図である。
【図３】本発明の実施例３のノイズ検知回路の回路図である。
【図４】従来のノイズ検知回路の回路図である。
【符号の説明】
【００２４】
１：アンテナ
２：バッファ回路
３：出力端子
４：差動増幅器
５１〜５Ｎ：ＦＦ回路
【図１】
2006170799.tif 000003
【図２】
2006170799.tif 000004
【図３】
2006170799.tif 000005
【図４】
2006170799.tif 000006