(57)【要約】【課題】テスト信号の繰り返しビットパターン内の基準位置を設定する手段を提供する。【解決手段】上述した課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決することができる。【選択図】図３
2006229963.tif 000002
【特許請求の範囲】
【請求項１】
ビットパターンに基準ビットを設定するための方法であって、
（ａ）共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別する工程と、
（ｂ）前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、とを含むビットパターンに基準ビットを設定するための方法。
【請求項２】
さらに、（ｃ）直前に識別された一続きのビットシーケンスとは別の論理状態を有する連続したビットの最大個数を有する、前記ビットパターンにおけるすべてのビットシーケンスを含み、且つ、前記直前に識別された一続きのビットシーケンスにおける各ビットシーケンスに隣接する、前記ビットパターンにおける一続きのビットシーケンスを識別する工程、を含む請求項１に記載のビットパターンに基準ビットを設定するための方法。
【請求項３】
さらに、（ｄ）前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記（ｃ）の工程で識別された前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、を含む請求項２に記載のビットパターンに基準ビットを設定するための方法。
【請求項４】
さらに、前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まなくなるまで、前記（ｃ）の工程及び前記（ｄ）の工程を繰り返す工程、を含む請求項３に記載のビットパターンに基準ビットを設定するための方法。
【請求項５】
ビットパターンに基準ビットを設定するための方法であって、
（ａ）連続した論理１のビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別する工程と、
（ｂ）連続した論理１のビットの最大個数を有するビットシーケンスが２つ以上ない場合には、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、とを含むビットパターンに基準ビットを設定するための方法。
【請求項６】
さらに、（ｃ）直前に識別された一続きのビットシーケンスとは別の論理状態を有する連続したビットの最大個数を有する、前記ビットパターンにおけるすべてのビットシーケンスを含み、且つ、前記直前に識別された一続きのビットシーケンスにおける各ビットシーケンスに隣接する、前記ビットパターンにおける一続きのビットシーケンスを識別する工程、を含む請求項５に記載のビットパターンに基準ビットを設定するための方法。
【請求項７】
さらに、（ｄ）前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記（ｃ）の工程で識別された前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、を含む請求項６に記載のビットパターンに基準ビットを設定するための方法。
【請求項８】
さらに、前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まなくなるまで、前記（ｃ）の工程及び前記（ｄ）に工程を繰り返す工程、を含む請求項７に記載のビットパターンに基準ビットを設定するための方法。
【請求項９】
ビットパターンに基準ビットを設定するための方法であって、
（ａ）連続した論理１のビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別する工程と、
（ｂ）連続した論理０のビットの最大個数を有するビットシーケンスが２つ以上ない場合には、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、とを含むビットパターンに基準ビットを設定するための方法。
【請求項１０】
さらに、（ｃ）直前に識別された一続きのビットシーケンスとは別の論理状態を有する連続したビットの最大個数を有する、前記ビットパターンにおけるすべてのビットシーケンスを含み、且つ、前記直前に識別された一続きのビットシーケンスにおける各ビットシーケンスに隣接する、前記ビットパターンにおける一続きのビットシーケンスを識別する工程、とを含む請求項９に記載のビットパターンに基準ビットを設定するための方法。
【請求項１１】
さらに、（ｄ）前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合には、前記（ｃ）の工程で識別された前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、を含む請求項１０に記載のビットパターンに基準ビットを設定するための方法。
【請求項１２】
前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まなくなるまで、前記（ｃ）の工程及び前記（ｄ）の工程とを繰り返す工程、を含む請求項１１に記載のビットパターンに基準ビットを設定するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、ビットパターンに基準ビットを設定するための方法に関し、特にデジタル通信システムに関するビットパターンに基準ビットを設定するための方法に関する。
【背景技術】
【０００２】
デジタル通信システムを特徴付けることは、通常、そのシステムをテスト信号で刺激すること、及び、次に、それらテスト信号に対するシステムの応答を測定することを含む。１つのタイプのテスト信号は、比較的少ない論理０のビット又は論理１のビットを備えた長い列を有する繰り返しビットパターンを含む。このタイプのビットパターンは、デジタル通信システムにベースラインワンダ（baseline wander）を引き起こす傾向があり、デジタル通信システムのＡＣ接続された部分の性能をテストするのに役立つ。他のタイプのテスト信号は、論理０のビットと論理１のビットとの間の遷移回数が少ないビットパターンを有する。これらのテスト信号は、デジタル通信システム内のクロック再生回路の性能をテストするのに役立つ。別のタイプのテスト信号は、擬似乱数ビットシーケンス（ＰＲＢＳ（pseudo-random bit sequence））を含む。ＰＲＢＳは、いくつかのタイプのデータ信号に存在するランダムなデータの統計的属性を有する繰り返しビットパターンを提供するパターン発生器で容易に生成することができる。ＰＲＢＳでデジタル通信システムを刺激することによって、現実的な動作条件の下でデジタル通信システムの性能をシミュレーションすることができる。
【０００３】
テスト信号のこれらの例は、当該技術分野において既知であるが、デジタル通信システムの設計者は、多くの場合、異なるタイプの繰り返しビットパターンを有するカスタムテスト信号を定義する。それらのテスト信号に対するデジタル通信システムの応答は、等価時間オシロスコープ（equivalent-time oscilloscope）又は他のタイプの測定器具を使用して測定することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、通常の測定器具は、テスト信号の繰り返しビットパターン内の基準位置を設定するために有用な手段を提供していない。
【課題を解決するための手段】
【０００５】
上記課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決する。
【０００６】
これにより、基準ビットによって示される、ビットパターン内の基準位置を設定することにより、デジタル通信システムのパターンに依存した属性を異なる測定システムで観測することを可能にすることもできるし、テスト信号がデジタル通信システムの異なるテスト対象デバイス（ＤＵＴ（device under test））若しくは異なるポイントに提供された場合、又は、テスト信号がＤＵＴの異なる構成に適用される場合に当該パターンに依存した属性を観測することを可能にすることもできる。
【発明を実施するための最良の形態】
【０００７】
図１は、本発明の実施の形態による、ビットパターン１１内に基準ビットＲを設定するための方法３０を実施するのに適した測定構成の一例を示している。この測定構成は、アジレント・テクノロジー社（AGILENT TECHNOLOGIES, INC）のモデル８６１００Ｃ  ＤＩＧＩＴＡＬ  ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ  ＡＮＡＬＹＺＥＲや他のタイプの信号解析器１０等のデジタル通信解析器を含む。この例の信号解析器１０は、サンプラ１２、並びに、サンプラ１２及びディスプレイ１６と信号の通信を行うプロセッサ１４を含む。サンプラ１２は、信号解析器１０に印加される信号１３のサンプルを取得する。プロセッサ１４は、通常、方法３０（図３に示す）に従って信号１３の取得されたサンプルを処理するのに適したソフトウェアを含む。
【０００８】
図２Ａは、振幅対時間の波形によって表された信号１３の一例を示している。この例では、信号１３は、繰り返しのビットパターン（以下「ビットパターン１１」）を有するデジタル信号である。このビットパターン１１内のビットは、２つの選択的な論理状態を有するものとして示されている。論理１状態（「論理１」として示す）は、信号１３において振幅レベルＡ1によって表されている。論理０状態（「論理０」として示す）は、信号１３において振幅レベルＡ0によって表されている。図２Ａには、信号１３の波形にビットパターン１１の３つの繰り返しが示されている。ビットパターン１１の各繰り返しにおけるビットは、振幅レベルＡ1、Ａ0によって表される。ビットパターン１１の各繰り返しにおけるビットの残りの部分も、これらの振幅レベルＡ1、Ａ0によって表されるが、省略符号によって示されている。
【０００９】
ビットパターン１１は、図２Ｂに示す対応するビット列１５を有する。このビット列１５は、ビットパターン１１に表されている論理状態を示す。たとえば、図２Ａの波形に示されたビットパターン１１のそれぞれの部分は、４ビットの継続期間中、振幅レベルＡ1にある。これは、図２Ｂにおいて、４つの連続した１を有するビットシーケンスＳ１により表される。このビットパターンには、次に、３ビットの継続期間中、振幅レベルＡ0の隣接するビットが続き、これは、図２Ｂにおいて、３つの連続した０を有するビットシーケンスＳ２によって表される。ビットパターン１１には、次に、２ビットの継続期間中、振幅レベルＡ1の隣接するビットが続き、これは、図２Ｂにおいて、２つの連続した１を有するビットシーケンスＳ３によって示される。ビットパターン１１には、次に、２ビットの継続期間中、振幅レベルＡ0の隣接するビットが続き、これは、図２Ｂにおいて、２つの連続した０を有するビットシーケンスＳ４によって表される。ビットパターン１１には、次に、４ビットの継続期間中、振幅レベルＡ1の隣接するビットが続き、これは、図２Ｂにおいて、４つの連続した１を有するビットシーケンスＳ５によって表される。ビットパターン１１には、次に、２ビットの継続期間中、振幅レベルＡ0の隣接するビットが続き、これは、図２Ｂにおいて、２つの連続した０を有するビットシーケンスＳ６によって表される。ビットパターン１１には、次に、２ビットの継続期間中、振幅レベルＡ1が続き、これは、図２Ｂにおいて、２つの連続した１を有するビットシーケンスＳ７によって表される。ビットパターン１１には、次に、１ビットの継続期間中、振幅レベルＡ0が続き、これは、図２Ｂにおいて、ビットシーケンスＳ８によって表される。以下同様である。
【００１０】
所与のビットパターン１１の対応するビット列１５は、ビットパターンの各ビットの振幅を振幅しきい値ＡTと比較し、次に、その比較に基づいて対応する論理状態にビットのそれぞれをソートすることによって設定することができる。振幅しきい値ＡTよりも大きい振幅を有するビットパターン１１の各ビットは、ビット列１５において「１」として指定されるのに対して、振幅しきい値ＡTよりも小さな振幅を有するビットパターン１１の各ビットは、ビット列１５において「０」として指定される。
【００１１】
図３は、本発明の実施の形態による、ビットパターン１１内に基準ビットＲを設定するための方法３０のフロー図の一例を示している。方法３０のステップ３２は、ビットパターン１１の各繰り返しにおいて一続きのビットシーケンスを識別することを含む。この識別された一続きのビットシーケンスは、共通した論理状態を有する連続したビット最大個数、たとえば連続した論理１又は論理０の最大個数、を有するすべてのビットシーケンスを含む。この一続きのビットシーケンスを識別するために、ステップ３２は、通常、ビットパターン１１の対応するビット列１５を設定すること、及び、次に、ビット列１５を探索して、連続した１又は０の最大個数を見つけることを含む。連続した１（又は０）の最大個数を有する、ビット列１５内のすべてのビットシーケンスは、次に、一続きのビットシーケンスに含められる。図２Ａに示す信号１３のビットパターン１１の部分及び図２Ｂに示す対応するビット列１５の場合、１は４つ連続しているが、０は３つしか連続していないことから、共通した論理状態を有する連続したビットの最大個数は４である。
【００１２】
方法３０のステップ３３は、ステップ３２で識別された一続きのビットシーケンスが１つのビットシーケンスを含むのか、それとも、２つ以上のビットシーケンスを含むのかを判断することを含む。このステップは、通常、連続したビットの最大個数を有するビットシーケンスの個数をカウントすることを含む。識別された一続きのビットシーケンスが１つのビットシーケンスしか含まない場合、たとえば、連続した１（又は０）の最大個数を有するビットシーケンスが１つしかない場合には、方法３０は、識別された一続きにおけるその１つのシーケンスに基づいて基準ビットＲを割り当てる（ステップ３４）。ステップ３４で割り当てられた基準ビットＲは、図２Ａに示すような一続きにおける１つのビットシーケンス内の指定ビットとすることができる。或いは、ステップ３４で割り当てられた基準ビットＲは、一続きにおける１つのビットシーケンスから指定されたビット数オフセットされた指定ビットである。基準ビットＲがステップ３４で一旦割り当てられると、その後、連続した１（又は０）の最大個数を求めて対応するビット列１５を探索することにより、ビットパターン１１の１つ又は複数の後続の繰り返しにおいて基準ビットＲを特定することができる。たとえば、基準ビットＲを特定することは、ビット列において４つの連続した１を探索することを含むことができる。ビットパターン１１のビット数が判明している場合、割り当てられた基準ビットＲから、ビットパターン１１のビット長の１倍又は２倍以上の整数倍に等しいビット数をカウントすることにより、ビットパターン１１の次の繰り返しにおいて基準ビットを特定することができる。次いで、ビットのカウント数に基づいて、基準ビットＲがビットパターン１１において特定される。割り当てられた基準ビットＲは、ビットパターン１１の継続時間の１倍又は２倍以上の整数倍の継続時間に等しい継続時間だけ信号解析器１０のトリガを遅延させることによって特定することもできる。
【００１３】
識別された一続きのビットシーケンスが、２つ以上のビットシーケンスを含む場合、たとえば、連続した１の最大個数を有するビットシーケンスが２つ以上ある場合、方法３０は、ビットパターン１１において別の一続きのビットシーケンスを識別すること（ステップ３６）を含む。ステップ３６で識別された一続きのビットシーケンスは、直前に識別された一続きのビットシーケンスにおけるビットシーケンスのそれぞれに隣接するすべてのビットシーケンスであって、直前に識別された一続きのビットとは別の論理状態を有する連続したビットの最大個数を有する、すべてのビットシーケンスを含む。たとえば、ステップ３２の結果得られた、直前に識別された一続きのビットシーケンスがたとえば論理１状態を有する場合、別の論理状態は論理０状態である。直前に識別された一続きのビットシーケンスが論理０状態を有する場合、別の論理状態は論理１状態である。図２Ａに示すビットパターン例及び図２Ｂに示す対応するビット列の場合、ステップ３４は、ビット列を探索して、連続した１の最大個数を有するものとしてステップ３２で識別された一続きのビットシーケンスにおける各ビットシーケンスに隣接する、連続した０の最大個数を求めることを含む。
【００１４】
方法３０のステップ３７は、ステップ３６で識別された一続きのビットシーケンスが１つのビットシーケンスを含むのか、それとも２つ以上のビットシーケンスを含むのかを判断することを含む。この一続きのビットシーケンスが１つのビットシーケンスしか含まない場合、たとえば、直前に識別された一続きのビットシーケンスにおける連続した１に隣接する連続した０の最大個数を有するビットシーケンスが１つしかない場合、方法３０は、識別された一続きのビットにおけるその１つのビットシーケンスに基づいて基準ビットＲを割り当てる（ステップ３８）。ステップ３８で割り当てられた基準ビットＲは、一続きにおける１つのビットシーケンス内の指定ビットとすることができる。或いは、ステップ３８で割り当てられた基準ビットＲは、一続きにおける１つのビットシーケンスから指定されたビット数オフセットされた指定ビットである。基準ビットがステップ３８で一旦割り当てられると、方法３０のステップ３２〜３８を繰り返すことによって、ビットパターン１１の１つ又は複数の後続の繰り返しにおいて基準ビットＲを特定することができる。ビットパターンのビット数が判明している場合、割り当てられた基準ビットＲから、ビットパターン１１のビット長の１倍又は２倍以上の整数倍に等しいビット数をカウントすることにより、ビットパターン１１の次の繰り返しにおいて基準ビットを特定することができる。割り当てられた基準ビットＲは、ビットパターン１１の継続時間の１倍又は２倍以上の整数倍の継続時間に等しい継続時間だけ信号解析器１０のトリガを遅延させることによって特定することもできる。
【００１５】
ステップ３６で識別された一続きのビットシーケンスが、２つ以上のビットシーケンスを含む場合、たとえば、連続した０の最大個数を有するビットシーケンスが２つ以上ある場合、ステップ３７が、ステップ３６において、識別された一続きのビットシーケンスに１つのビットシーケンスしかないと判断するまで、方法３０はステップ３６〜３８を繰り返し、基準ビットＲがステップ３８で割り当てられる。
【００１６】
方法３０の一実施の形態を例として示す。この例では、図２Ａに示す信号１３のビットパターン１１の部分及び図２Ｂに示す対応するビット列１５の部分は、共通の論理状態を有する連続したビットの最大個数を有するビットシーケンスを含む。方法３０のステップ３２は、ビットシーケンスＳ１、Ｓ５のそれぞれが４つの連続した１を有するので、これらのビットシーケンスを含む一続きのビットシーケンスを識別する。連続した０の最大個数は３であり、ビットシーケンスＳ２に現れる。次に、方法３０のステップ３３は、この一続きのビットシーケンスには、連続したビット、すなわち４つの連続した１の最大個数を有するビットシーケンスが２つあるので、ビットシーケンスが２つ以上あることを確認する。したがって、ステップ３４は基準ビットＲを割り当てない。ステップ３６は、ビットシーケンスＳ１、Ｓ５に隣接する一続きのビットシーケンスであって、連続した０の最大個数を有するすべてのビットシーケンスを含む、一続きのビットシーケンス、を識別する。この例では、この一続きのビットシーケンスはビットシーケンスＳ２を含み、このビットシーケンスＳ２は３つの連続した０を有する。この例では、３つの連続した０を有するビットシーケンスはそれ以外にない。ステップ３７によれば、方法３０は、一続きのビットシーケンスにおいてビットシーケンスが１つしかないことを確認し、基準ビットＲがステップ３８に従って割り当てられる。
【００１７】
本発明の実施の形態を詳細に示してきたが、添付の特許請求の範囲で述べるような本発明の範囲から逸脱することなく、これらの実施の形態に変更及び適合を行えることが当業者には明らかであろう。
【００１８】
最後に、本発明の代表的な実施態様を列挙する。
（実施態様１）
ビットパターンに基準ビットを設定するための方法であって、
（ａ）共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別する工程と、
（ｂ）前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、とを含むビットパターンに基準ビットを設定するための方法。
【００１９】
（実施態様２）
さらに、（ｃ）直前に識別された一続きのビットシーケンスとは別の論理状態を有する連続したビットの最大個数を有する、前記ビットパターンにおけるすべてのビットシーケンスを含み、且つ、前記直前に識別された一続きのビットシーケンスにおける各ビットシーケンスに隣接する、前記ビットパターンにおける一続きのビットシーケンスを識別する工程、を含む実施態様１に記載のビットパターンに基準ビットを設定するための方法。
【００２０】
（実施態様３）
さらに、（ｄ）前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記（ｃ）の工程で識別された前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、を含む実施態様２に記載のビットパターンに基準ビットを設定するための方法。
【００２１】
（実施態様４）
さらに、前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まなくなるまで、前記（ｃ）の工程及び前記（ｄ）の工程を繰り返す工程、を含む実施態様３に記載のビットパターンに基準ビットを設定するための方法。
【００２２】
（実施態様５）
ビットパターンに基準ビットを設定するための方法であって、
（ａ）連続した論理１のビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別する工程と、
（ｂ）連続した論理１のビットの最大個数を有するビットシーケンスが２つ以上ない場合には、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、とを含むビットパターンに基準ビットを設定するための方法。
【００２３】
（実施態様６）
さらに、（ｃ）直前に識別された一続きのビットシーケンスとは別の論理状態を有する連続したビットの最大個数を有する、前記ビットパターンにおけるすべてのビットシーケンスを含み、且つ、前記直前に識別された一続きのビットシーケンスにおける各ビットシーケンスに隣接する、前記ビットパターンにおける一続きのビットシーケンスを識別する工程、を含む実施態様５に記載のビットパターンに基準ビットを設定するための方法。
【００２４】
（実施態様７）
さらに、（ｄ）前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記（ｃ）の工程で識別された前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、を含む実施態様６に記載のビットパターンに基準ビットを設定するための方法。
【００２５】
（実施態様８）
さらに、前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まなくなるまで、前記（ｃ）の工程及び前記（ｄ）に工程を繰り返す工程、を含む実施態様７に記載のビットパターンに基準ビットを設定するための方法。
【００２６】
（実施態様９）
ビットパターンに基準ビットを設定するための方法であって、
（ａ）連続した論理１のビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別する工程と、
（ｂ）連続した論理０のビットの最大個数を有するビットシーケンスが２つ以上ない場合には、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、とを含むビットパターンに基準ビットを設定するための方法。
【００２７】
（実施態様１０）
さらに、（ｃ）直前に識別された一続きのビットシーケンスとは別の論理状態を有する連続したビットの最大個数を有する、前記ビットパターンにおけるすべてのビットシーケンスを含み、且つ、前記直前に識別された一続きのビットシーケンスにおける各ビットシーケンスに隣接する、前記ビットパターンにおける一続きのビットシーケンスを識別する工程、とを含む実施態様９に記載のビットパターンに基準ビットを設定するための方法。
【００２８】
（実施態様１１）
さらに、（ｄ）前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合には、前記（ｃ）の工程で識別された前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てる工程、を含む実施態様１０に記載のビットパターンに基準ビットを設定するための方法。
【００２９】
（実施態様１２）
前記（ｃ）の工程で識別された前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まなくなるまで、前記（ｃ）の工程及び前記（ｄ）の工程とを繰り返す工程、を含む実施態様１１に記載のビットパターンに基準ビットを設定するための方法。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態による、ビットパターン内に基準ビットを設定するための方法を実施するのに適した測定構成の一例を示す図である。
【図２Ａ】繰り返しのあるビットパターンを含む信号の一例を示す図である。
【図２Ｂ】図２Ａに示すビットパターンに対応するビットシーケンスを示す図である。
【図３】本発明の実施の形態による、ビットパターン内に基準ビットを設定するための方法のフロー図の一例を示す図である。
【符号の説明】
【００３１】
１０  信号解析器
１１  ビットパターン
１３  信号
１５  ビット列
【図１】
2006229963.tif 000003
【図２Ａ】
2006229963.tif 000004
【図２Ｂ】
2006229963.tif 000005
【図３】
2006229963.tif 000006