(57)【要約】      （修正有）【課題】  １度未満のオフアクシス角を有するＳｉＣ基板上でエピタキシャル層成長によるウエハおよびデバイスを完成させる。【解決手段】  ＳｉＣ基板上に当該基板と同じポリタイプのＳｉＣホモエピタキシャル層を作製する方法であって、前記層を前記ＳｉＣ基板の表面上に成長させるステップと、１μｍまでの厚さを有する境界層を形成することによりホモエピタキシャル成長を開始するステップとを有し、上記成長ステップでは前記表面が（０００１）基底面に対して０．１度より大きいが１度未満の角度で傾斜している方法。【選択図】図３
2006028016.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板上に当該基板と同じポリタイプのＳｉＣホモエピタキシャル層を作製する方法であって、
−前記層を前記ＳｉＣ基板の表面上に成長させるステップと、
−１μｍまでの厚さを有する境界層を形成することによりホモエピタキシャル成長を開始するステップとを有し、
上記成長ステップでは前記表面が（０００１）基底面に対して０．１度より大きいが１度未満の角度で傾斜している方法。
【請求項２】
前記境界層を形成するための低過飽和の雰囲気を用意するステップをさらに有する、請求項１に記載の方法。
【請求項３】
前記境界層を３μｍ／ｈ未満の平均成長速度で成長させるステップをさらに有する、請求項１に記載の方法。
【請求項４】
前記ホモエピタキシャル層の成長のためのシリコンおよび炭素の前駆体ガスの流量をあらかじめ決めるステップと、
前記境界層を形成するための前記それぞれの所定流量より低流量で前記シリコンおよび炭素の前駆体ガスの少なくとも一方を低過飽和の雰囲気に注入することより、前記ホモエピタキシャル成長を前記低過飽和の雰囲気で開始するステップとをさらに有する、請求項１に記載の方法。
【請求項５】
六方晶ポリタイプの基板のＣ面の表面を化学的および機械的に研磨するステップと、
前記ホモエピタキシャル層を前記Ｃ面上に成長させるステップとをさらに有する、請求項１に記載の方法。
【請求項６】
六方晶ポリタイプの基板のＳｉ面の表面を化学的および機械的に研磨するステップと、
前記ホモエピタキシャル層を前記Ｓｉ面上に成長させるステップとをさらに有する、請求項１に記載の方法。
【請求項７】
前記表面をＣＭＰ研磨して１Å未満の表面粗さ（ＲＭＳ）を達成するステップを有する、請求項５または請求項６に記載の方法。
【請求項８】
１４２０℃を超える温度でＳｉＣ成長表面の上方でＳｉの分圧に合わせて調整されたＳｉ前駆体ガスフローを導入することにより、加熱時の成長表面のエッチングを最小限に抑えるステップをさらに有する、請求項１に記載の方法。
【請求項９】
ｎ型、ｐ型、または固有欠陥若しくは遷移金属によりもたらされる深い準位の群のいずれかの種類のドーピングを前記境界層に提供するステップをさらに有する、請求項１に記載の方法。
【請求項１０】
６つの等価な
【数１】
2006028016.tif 000007
のうちの１つと、
６つの等価な
【数２】
2006028016.tif 000008
のうちの１つ、
の群のうちのいずれか１つに沿ったオフアクシス方向を選択するステップをさらに有する、請求項１に記載の方法。
【請求項１１】
６つの等価な
【数１】
2006028016.tif 000009
のうちの１つと６つの等価な
【数２】
2006028016.tif 000010
のうちの１つのいずれかに沿ったオフアクシス方向を選択するステップをさらに有する、請求項１に記載の方法。
【請求項１２】
等価な
【数１】
2006028016.tif 000011
のうちの１つと、６つの等価な
【数２】
2006028016.tif 000012
のうちの１つとの間に沿ったオフアクシス方向を選択するステップをさらに有する、請求項１に記載の方法。
【請求項１３】
等価な
【数１】
2006028016.tif 000013
のうちの１つの１０〜２０度の角度で、前記（０００１）面内でオフアクシス方向を選択するステップをさらに有する、請求項１に記載の方法。
【請求項１４】
前記境界層の上面でバッファ層を成長させ、前記バッファ層の厚さが、前記ウエハ表面と前記（０００１）面との間の前記オフアクシス角の接線に、前記オフアクシス方向に沿ったデバイスの幅をかけたものと少なくとも同等になるまで成長させるステップをさらに有する、請求項１に記載の方法。
【請求項１５】
エピタキシャル成長時またはエピタキシャル成長後に、遷移金属ドーピング、または電子若しくはプロトン照射技術による固有内部成長欠陥若しくは外部生成固有欠陥のいずれかによって、ライフタイムキラーとして作用する深い準位を導入することにより、前記境界層内の少数キャリアを減少させるステップをさらに有する、請求項１に記載の方法。
【請求項１６】
昇華またはガス供給方法による１００ミクロンを超える厚さを有するＳｉＣ結晶の成長種として、請求項１に記載の方法により作製されたウエハを利用する方法。
【請求項１７】
前記ウエハの前記（０００１）基底面に対して０．１度より大きいが１度未満の角度で傾斜している表面上で、ＡｌＮやＧａＮおよびそれらの合金などの窒化層、またはＺｎＯなどの酸化層のヘテロエピタキシャルを成長するため、請求項１に記載の方法により作製されたウエハを利用する方法。
【請求項１８】
請求項１に記載の方法によって作製され、エピタキシャルバイポーラデバイス構造を備えたＳｉＣウエハであって、境界層と前記デバイス構造の低ドープドリフト層との間にバッファ層を含み、当該バッファ層の厚さが、前記ウエハ表面と前記（０００１）面との間のオフアクシス角の接線に、前記オフアクシス方向に沿ったデバイスの幅をかけたものと少なくとも同等である、ＳｉＣウエハ。
【請求項１９】
前記オフアクシス角が
【数１】
2006028016.tif 000014
または
【数２】
2006028016.tif 000015
またはこれら方向間の任意の方向のいずれかに沿った０．１〜０．４度であるとともに、前記バッファ層の厚さが１ｃｍ２面積バイポーラデバイスの場合１６ミクロンより大きい、請求項１８に記載のＳｉＣウエハ。
【請求項２０】
前記オフアクシス方向に沿った前記デバイス構造の幅が、前記オフアクシス方向に直交する方向に沿った前記デバイス構造の長さより小さい、請求項１８に記載のＳｉＣウエハ。
【請求項２１】
エピタキシャル成長時またはエピタキシャル成長後に、遷移金属ドーピング、または電子若しくはプロトン照射技術による固有内部成長欠陥若しくは外部生成固有欠陥のいずれかを用いて、ライフタイムキラーとして作用する深い準位を導入することにより、前記境界層内で少数キャリアを減少させた、請求項１８に記載のＳｉＣウエハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１度未満のオフアクシス角（off-axis angle）を有するＳｉＣ基板上で成長させたエピタキシャル層に関する。特に本発明は上記オフアクシス角を有するＳｉＣ基板上でウエハおよびデバイスを完成させるための方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）電子デバイスは、ＳｉＣの高い破壊電界（Ｓｉでの１０倍を超える）および高い熱伝導率（銅と同じ）のため、シリコンまたはガリウム砒素系デバイスに対して特筆すべき性能およびエネルギー節約という利点を提供する。
【０００３】
ＬＥＤなどの光電子用途を除き、電力変換、高周波および他の用途におけるＳｉＣベースデバイスの広範囲にわたる利用は、低欠陥密度と代替材料、デバイスまたはシステム解決方法に対する製造コスト競争力とを兼ね備えたＳｉＣエピタキシャル成長ウエハの入手可能性に依存する。例えば今日、ＰＣ電源用に設計された個々の加工・パッケージ化ＳｉＣデバイスのコスト構造は基板およびエピ材料コストにより大きく影響される。
【０００４】
現在のエピタキシャル成長技術は、大きなオフアクシス（通例４Ｈ−ＳｉＣに対して８°または４°）基板が高オフアクシス角により生じる高密度原子ステップの利用により基板のポリタイプのエピ層への複製を確実にするように最適化されているため、結晶成長材料コストは、オンアクシス成長インゴットがオフアクシス基板にスライスされた時に発生する材料損失によって上昇する。さらにまた高オフアクシス基板は幾何学的理由のため、エピタキシャル成長が行われる表面と交差する基底面転移が高密度である。またオフアクシス角が増すにつれてデバイスが直面する電界の異方性が増す。
【０００５】
特許文献１および特許文献２は、
【数３】
2006028016.tif 000003
の１つに沿って１度より大きい、さらに好適には３〜１２°のオフアクシスを有する基板上に六方晶ポリタイプのデバイス品質ＳｉＣ膜を作製するＣＶＤ法を教示している。
【０００６】
特許文献３および特許文献４は、６つの等価な
【数４】
2006028016.tif 000004
の１つに向かって約２〜１０度、さらに好適には７〜９度のオフアクシスを有するＳｉＣ基板の利用を教示している。
【０００７】
特許文献５は、０．１°未満から約６°のオフアクシス角を有するＳｉＣ基板上にＳｉＣ膜をホモエピタキシャル成長させる方法を教示しており、ここで基板の表面をＨＣｌ／Ｈ２ガス混合プレ成長エッチングすることにより異種ポリタイプ混在物の核形成サイトとして作用する恐れがある表面特徴を除去する。
【０００８】
ＳｉＣ基板の配向、ポリタイプおよび成長面を明示するために本明細書では以下の表記を用いる。オフアクシス４°４Ｈ−ＳｉＣ（０００１）Ｓｉは（０００１）基底面から約４°傾斜したＳｉ成長表面を有する４ＨポリタイプＳｉＣ基板を指す。
【０００９】
中村らの非特許文献１は、０．２°オフ４Ｈ−ＳｉＣ（０００１）Ｓｉ基板上の１×１ｍｍ２より大きい面積にわたるホモエピタキシャル成長を、Ｃ／Ｓｉ比１．６で得ることができる一方、Ｃ／Ｓｉ比２は表面欠陥を著しく増加させるということを教示している。なおこの公表ではポリタイプ混在物および表面欠陥のないホモエピタキシャル成長の面積（１×１ｍｍ２）は許容可能デバイス製造歩留まりに対して小さすぎる。また表面欠陥（最良試料内の１５０ｃｍ−２三角形欠陥およびいわゆるキャロット欠陥）の密度も許容可能デバイス製造歩留まりに対して高すぎる。
【００１０】
非特許文献１において、中村は１２時間の熱酸化による成長前に基板の表面損傷を減少させれば、０．７°オフ４Ｈ−ＳｉＣ（０００１）Ｃ基板上で１×１ｍｍ２より大きい面積にわたってホモエピタキシャル成長が実現されるということも教示している。しかし表面欠陥（０．７°オフ４Ｈ−ＳｉＣ（０００１）Ｃ基板上に成長したエピ層内の１５０ｃｍ−２三角形欠陥およびいわゆるキャロット欠陥）の密度は許容可能デバイス製造歩留まりに対して高すぎる。
【００１１】
他の公表された非特許文献２、非特許文献３において、中村らは「基板がきれいに用意されるとともに成長手順が適切に選択されれば」
【数５】
2006028016.tif 000005
の０．３°のオフ角を有する６Ｈ−ＳｉＣ（０００１）Ｓｉ基板上で１ｃｍ２の面積にわたる３Ｃ混在物のないホモエピタキシャル成長が実現可能であるということを報告している。上記の成長手順は、１３００℃で１０分間のＨＣｌガスエッチング、３．５μｍ／ｈで動作する常圧ＣＶＤシステムにおいて２以下のＣ／Ｓｉ比で１５００℃での成長を含んでいる。高密度三角形状欠陥を防止するために、著者はシラン前駆体の段階的導入を推奨している。成長前の基板準備は記載されていないが、市販のままの基板上に最低密度の欠陥が得られる。そのままの基板に対する酸化またはプラズマ処理が不適切であると三角形状表面欠陥および３Ｃ混在物の密度が上昇する。これは表面品質が低オフアクシスＳｉＣ基板上の広面積ホモエピタキシャル成長にとって必要な要件であるということを示している。なお著者が得た鏡面エピタキシャル表面は基板面積の約４０％のみである。
【００１２】
ハリン（Ｈａｌｌｉｎ）らの非特許文献４は、１５８０℃で３μｍ／ｈの成長速度で動作されるＣＶＤシステムにおいて、４Ｈ（０００１）オンアクシス基板のＣ面上で成長させると厚さ３０μｍ層のホモエピタキシャル成長に対してほぼ１００％の再現歩留まりを得ることができる一方、Ｓｉ面オンアクシス基板を使用すると混在物のない面積は５０％程度であるということを報告している。またオンアクシスエピ層の表面粗さは大きすぎるとともに、４μｍ／ｈを超える成長速度を１５８０℃で用いると混在物が現れ始めるということも教示している。なおこの研究におけるホモエピタキシャル成長歩留まりとは、３〜５ｃｍ２大の基板上、すなわち２インチ以上（２０ｃｍ２以上）径のフル基板よりかなり小さい面積上で得られるものを指す。
【００１３】
トロイ（Ｔｒｅｕ）らの非特許文献５は、３インチ径４Ｈ−ＳｉＣウエハのオフアクシス角を８°から４°に減少させる材料コストの利点および、Ｃ／Ｓｉ比を変更することにより４°オフアクシスエピ層上に現れるステップバンチングを低減することもできるということを記載している。しかしこれはバックグラウンドドーピングおよび厚さおよびドーピング均質性に悪影響を及ぼした。他の層の特性をほぼ維持しつつ変更プロセスを開発して４°オフアクシスウエハ上のステップバンチングを減少させたがこの公表には記載されていない。
【００１４】
コジマ（Ｋｏｊｉｍａ）らの非特許文献６は、８°オフ４Ｈ−ＳｉＣ（０００１）Ｃ基板上のホモエピタキシャル成長に適したＣＶＤ成長条件の成果を報告している。第１の発見はＳｉ面基板上のエピタキシと比較して、鏡面基板を得るためには低Ｃ／Ｓｉ比および１００℃以上の成長温度が必要であるということである。従来のオフアクシス角Ｃ面４Ｈ基板上で成長させたエピ層内の三角形表面欠陥の形成を防止するには１．５より低い（好適には０．６）Ｃ／Ｓｉ比および１６００℃の温度が必要である。第２の発見はまず０．６のＣ／Ｓｉ比で厚さ１μｍの境界層を成長させ、次に例えば活性エピ層のドーピングに対して最適化したより高いＣ／Ｓｉ比でＣＶＤ成長を続けることにより、０．６より大きいＣ／Ｓｉ比での表面形態の劣化を防止することができるということである。
【００１５】
他の刊行物において、コジマ（Ｋｏｊｉｍａ）の非特許文献７は、オンアクシス４Ｈ基板のＳｉ面上よりもＣ面上においてよりかなり平滑なエピタキシャル表面を得ることができるということを教示している。１６００℃での水素エッチング後、Ｓｉ面オンアクシス基板はすでにＣ面オンアクシス基板よりもステップバンチングされた表面を示している。Ｃリッチ成長条件（Ｃ／Ｓｉ＝１．６）でＳｉおよびＣ面（０００１）基板の両方に対して粗い表面形態が得られる。Ｓｉリッチ成長条件（Ｃ／Ｓｉ＝０．６）では、Ｃ面（０００１）基板の場合は光学顕微鏡実験で鏡面である表面が得られる一方、その表面はＳｉ面オンアクシス基板の場合粗いままである。著者はオンアクシスとして記載した２インチ４Ｈ−ＳｉＣ（０００１）Ｃ基板を用いて約２μｍ／ｈ以下で成長させた１０μｍ層のホモエピタキシャル成長を行い、ウエハ面積の８０％の上に鏡面基板を得た。
【００１６】
ＳｉＣデバイスに真オンアクシスウエハを用いる可能性をもたらし、例えば酸化、エッチングなどのいくつかのデバイス処理ステップを提供したため、この結果はＳｉＣ分野にとって非常に有望である。ショットキーおよびオーミック接触を現在のＳｉ面標準に代えてＣ面の使用に合わせることができる。
【００１７】
しかし図１内のいくつかの三角形状の異種ポリタイプ混在物の存在により図示されているように、非特許文献７の結果報告は体系的に再現可能ではないということが本願の考案者により分かった。これは行われた実験の場合および図１に図示するように、特に均一性の目的のためのドーピングに０．６より高いＣ／Ｓｉを用いた場合に見られた。低Ｃ／Ｓｉ（非特許文献７の０．６）の必要性により生じる制限のほかに、従来技術に記載されていないと思われるいわゆるオンアクシス基板の主たる制限は、真オンアクシス基板は実際には確実に作製することが非常に困難であるということある。ここでオンアクシス基板を図示の目的で例として与えられる特定の値に対する限定的な制約なく、表面が基板のかなり（例えば９５％）の面積にわたり±０．０５度未満の角度を有する（０００１）基底面と平行に配向された基板として規定する。実際には研磨ステップでの基板載置のスライスステップにおけるインゴット載置および場合によっては結晶内での（０００１）結晶面のベンディングの許容誤差により、真オンアクシス基板上での再現可能な製造が非常に困難になる。非特許文献７の著者は、研究の中で用いた「オンアクシス」４Ｈ−ＳｉＣ（０００１）Ｃ基板のオフ角をＸ線回折（ＸＲＤ）により基板の中心で０．５°であると推定したということを示している。しかしこの値のホモエピタキシャルプロセスへの影響および示された結果におけるその重要性はその公表で説明または認識されていない。
【００１８】
２インチオンアクシス基板の２次元オフアクシス角マップは、「オンアクシス」基板内にオフアクシスのかなり大きなばらつき（例えば図２の０．１５〜０．９度）があることを明確に図示している（図２）。基板直径が増すにつれて増加する傾向があるスライス、研磨および場合によっては結晶ベンディングの存在の固有の許容誤差のため、オンアクシス基板は０．１度未満のオフアクシスである領域と０．５度より大きいオフアクシスである他の領域とを有するようになる。異なる結晶による基板は異なる平均オフアクシスを有することになる。図１と非特許文献７に示された結果との間のポリタイプ歩留まりの非再現性は、図１と非特許文献７とに用いた基板間の平均オフアクシス角差に部分的に帰する。そのため再現可能配向性を有するとともに、スライス時の材料損失を最小限に抑制する必要性と製造プロセスにおける技術的許容誤差の存在とを兼ね備えた基板を提供する必要がある。
【００１９】
信頼性テストのもとでかなりの割合のバイポーラＳｉＣデバイスの進歩的特徴の劣化は、それが解消されるまでは高パワーシステム内のＳｉＣデバイスの導入にとって大きな障害となることが、２０００年に発見された（非特許文献８）。ＳｉＣバイポーラデバイスの劣化はデバイスのドリフト層を横断する（０００１）基底面に沿った部分転移の電子−正孔再結合活性化グリッドに起因するショットキータイプ積層欠陥として知られる平面構造欠陥の生成によるものであることが速やかに立証されている（非特許文献８、非特許文献９）。バイポーラデバイスの活性領域内の基底面転移（ＢＰＤ）は、これらの積層欠陥の核形成サイトとして作用するため、ＢＰＤの密度を劇的に減少させることが必要である。バイポーラデバイスのドリフト層内において順バイアス下で積層欠陥拡大につながる基底面転移の２つの潜在的な原因が認識されている。第１はエピ基板界面で（０００１）基底面内にある２つの部分転移に偏向する、
【数６】
2006028016.tif 000006
に沿ったバーガーベクトルを有する基板内に存在する刃状転移から発生する。第２は基板内に存在してエピ層に再現される基底面転移である。ハ（Ｈａ）らの研究（非特許文献１０）は、８°オフアクシス基板内に存在するＢＰＤはそのようなものとしては約５％しかエピ層内に再現されず、一方大部分は刃状転移に変換されるということを示している。刃状転移が積層欠陥の核形成サイトとして作用しないと仮定すればこの結果は期待が持てるが、ＢＰＤのエピ層内への伝播をさらに低減することがなお必要である。
【００２０】
【特許文献１】米国特許第４，９１２，０６４号明細書
【特許文献２】米国特許第５，０１１，５４９号明細書
【特許文献３】米国特許第６，３２９，０８８号明細書
【特許文献４】米国特許第６，６４１，９３８号明細書
【特許文献５】米国特許第５，２４８，３８５号明細書
【非特許文献１】Ｓ．中村、Ｔ．キモトおよびＨ．マツナミ著、「Ｓｕｒｆａｃｅ  ｍｅｃｈａｎｉｓｍｓ  ｉｎ  ｈｏｍｏｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  ｏｎ  α−ＳｉＣ｛０００１｝−ｖｉｃｉｎａｌ  ｆａｃｅｓ（α−ＳｉＣ｛０００１｝近接面におけるホモエピタキシャル成長の表面メカニズム）」材料科学フォーラム、第４５７〜４６０巻（２００４年）１６３〜１６８頁
【非特許文献２】Ｓ．中村、Ｔ．キモトおよびＨ．マツナミ著、「Ｗｉｄｅ  ａｒｅａ  ｈｏｍｏｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  ｏｆ  ６Ｈ−ＳｉＣ  ｏｎ  ｎｅａｒｌｙ  ｏｎ−ａｘｉｓ（０００１）ｂｙ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ（化学気相成長によるほぼオンアクシス（０００１）上の６Ｈ−ＳｉＣの広面積ホモエピタキシャル成長）」材料科学フォーラム、第４３３〜４３６巻（２００３年）１４９〜１５２頁
【非特許文献３】Ｓ．中村、Ｔ．キモトおよびＨ．マツナミ著、「Ｈｏｍｏｅｐｉｔａｘｙ  ｏｆ  ６Ｈ−ＳｉＣ  ｏｎ  ｎｅａｒｌｙ  ｏｎ−ａｘｉｓ（０００１）ｆａｃｅｓ  ｂｙ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ，  Ｐａｒｔ  Ｉ：Ｅｆｆｅｃｔ  ｏｆ  Ｃ／Ｓｉ  ｒａｔｉｏ  ｏｎ  ｗｉｄｅ−ａｒｅａ  ｈｏｍｏｅｐｉｔａｘｙ  ｗｉｔｈｏｕｔ  ３Ｃ−ＳｉＣ  ｉｎｃｌｕｓｉｏｎｓ（化学気相成長によるほぼオンアクシス（０００１）面上の６Ｈ−ＳｉＣのホモエピタキシ、パートＩ：３Ｃ−ＳｉＣ混在物のない広面積ホモエピタキシに対するＣ／Ｓｉ比の影響）」結晶成長学会誌、２５６（２００３年）３４１〜３４６頁
【非特許文献４】Ｃ．Ｈａｌｌｉｎ、Ｑ．Ｗａｈａｂ、Ｉ．Ｉｖａｎｏｖ、Ｐ．ＢｅｒｇｍａｎおよびＥ．Ｊａｎｚｅｎ著、「Ｈｏｍｏｅｐｉｔａｘｉａｌ  ｏｎ−ａｘｉｓ  ｇｒｏｗｔｈ  ｏｆ  ４Ｈ−  ａｎｄ  ６Ｈ−ＳｉＣ  ｂｙ  ＣＶＤ（ＣＶＤによる４Ｈ−および６Ｈ−ＳｉＣのホモエピタキシャルオンアクシス成長）」材料科学フォーラム、第４５７〜４６０巻（２００４年）１９３〜１９６頁
【非特許文献５】Ｍ．Ｔｒｅｕ、Ｒ．Ｒｕｐｐ、Ｈ．Ｂｒｕｎｎｅｒ、Ｆ．ＤａｈｌｑｕｉｓｔおよびＣ．Ｈｅｃｈｔ著、「Ｃｈａｌｌｅｎｇｅｓ  ａｎｄ  ｆｉｒｓｔ  ｒｅｓｕｌｔｓ  ｏｆ  ＳｉＣ  Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ  ｍａｎｕｆａｃｔｕｒｉｎｇ  ｕｓｉｎｇ  ａ  ３  ｉｎｃｈ  ｔｅｃｈｎｏｌｏｇｙ（３インチ技術を用いたＳｉＣショットキーダイオード製造の挑戦および最初の結果）」材料科学フォーラム、第４５７〜４６０巻（２００４年）９８１〜９８４頁
【非特許文献６】Ｋ．コジマ、Ｔ．高橋、Ｙ．石田、Ｓ．黒田、Ｈ．奥村およびＫ．アライ著、「４Ｈ−ＳｉＣ  ｃａｒｂｏｎ  ｆａｃｅ  ｅｐｉｔａｘｉａｌ  ｌａｙｅｒｓ  ｇｒｏｗｎ  ｂｙ  ｌｏｗ−ｐｒｅｓｓｕｒｅ  ｈｏｔ−ｗａｌｌ  ｃｈｅｍｉｃａｌ  ｄｅｐｏｓｉｔｉｏｎ（低圧ホットウォール化学蒸着により成長させた４Ｈ−ＳｉＣ炭素面エピタキシャル層）」材料科学フォーラム、第４５７〜４６０巻（２００４年）２０９〜２１２頁
【非特許文献７】Ｋ．コジマ、Ｈ．奥村、Ｓ．黒田およびＫ．アライ著、「Ｈｏｍｏｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  ｏｆ  ４Ｈ−ＳｉＣ  ｏｎ  ｏｎ−ａｘｉｓ（０００１）Ｃ−ｆａｃｅ  ｓｕｂｓｔｒａｔｅｓ  ｂｙ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ（化学気相成長によるオンアクシス（０００１）Ｃ面基板上の４Ｈ−ＳｉＣのホモエピタキシャル成長）」結晶成長学会誌、[ｏｎｌｉｎｅ]で入手可能、２００４年６月１７日、ｗｗｗ．ｓｃｉｅｎｃｅｄｉｒｅｃｔ．ｃｏｍ
【非特許文献８】Ｈ．Ｌｅｎｄｅｍａｎｎ、Ｆ．Ｄａｈｌｑｕｉｓｔ、Ｊ．Ｐ．Ｂｅｒｇｍａｎ、Ｈ．ＢｌｅｉｃｈｎｅｒおよびＣ．Ｈａｌｌｉｎ著、「Ｈｉｇｈ  ｐｏｗｅｒ  ＳｉＣ  ｄｉｏｄｅｓ：ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，ｒｅｌｉａｂｉｌｉｔｙ  ａｎｄ  ｒｅｌａｔｉｏｎ  ｔｏ  ｍａｔｅｒｉａｌ  ｄｅｆｅｃｔｓ（高出力ＳｉＣダイオード：特徴、信頼性および材料欠陥との関係）」材料科学フォーラム、第３８９〜３９３巻（２００２年）１２５９〜１２６４頁
【非特許文献９】Ｍ．Ｓｋｏｗｒｏｎｓｋｉ、Ｊ．Ｑ．Ｌｉｕ、Ｗ．Ｍ．Ｖｅｔｔｅｒ、Ｍ．Ｄｕｄｌｅｙ、Ｃ．ＨａｌｌｉｎおよびＬｅｎｄｅｎｍａｎｎ「Ｒｅｃｏｍｂｉｎａｔｉｏｎ  ｅｎｈａｎｃｅｄ  ｄｅｆｅｃｔ  ｍｏｔｉｏｎ  ｉｎ  ｆｏｒｗａｒｄ  ｂｉａｓｅｄ  ４Ｈ−ＳｉＣ  ｐｎ  ｄｉｏｄｅｓ（順バイアス４Ｈ−ＳｉＣ  ｐｎダイオードにおける再結合強化欠陥移動）」応用物理学会誌、第５２（８）巻（２００２年）４６９９頁
【非特許文献１０】Ｓ．Ｈａ、Ｐ．Ｍｉｅｓｚｋｏｗｓｋｉ、Ｍ．ＳｋｏｗｒｏｎｓｋｉおよびＬ．Ｂ．Ｒｏｗｌａｎｄ著、「Ｄｉｓｌｏｃａｔｉｏｎ  ｃｏｎｖｅｒｓｉｏｎ  ｉｎ  ４Ｈ  ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ  ｅｐｉｔａｘｙ（４Ｈ炭化シリコンエピタキシにおける転移変換）」結晶成長学会誌、第２４４巻（２００２年）２５７〜２６６頁
【発明の開示】
【課題を解決するための手段】
【００２１】
本発明の第１の態様（アスペクト）において、ＳｉＣ基板をＳｉＣインゴットからスライスするオフアクシス角を現在の４〜８度から１度未満の値に減少させる。これは全体のデバイスコストに対する結晶成長コストの寄与の低減を意味する。本発明の第１の態様の更なる結果は、基板を切断するオフアクシス角の減少による基板の表面と交差するＢＰＤの量の低減によって、ＳｉＣ基板上に成長させたエピ層内へのＢＰＤの拡大を低減することである。例えば８度から０．８度へのオフアクシス角の減少は基板表面における単位面積あたりのＢＰＤの出現を幾何学的に１０分の１に削減することにつながる。
【００２２】
本発明の第２の態様において、低成長速度で成長させる境界層（図１０を参照）でエピタキシャル成長を開始することにより、１度未満のオフアクシスを有するＳｉＣ基板上に非常に低い欠陥密度でＳｉＣポリタイプの層をホモエピタキシャル成長させる。
【００２３】
本発明の第３の態様において、バッファ層の厚さを基板のオフアクシス角およびデバイスの面積に合わせるようにバッファ層を基板とドリフト層との間に成長させる。この手段は積層欠陥を基板エピ界面に留める部分転移のグリッドを防止することにより、積層欠陥の増加を防止する。バッファがその目的を果たすことが必要条件ではなくても、バッファ層が基板方向のバッファ界面において境界層を含んでいれば有利である。
【００２４】
さらに本発明の第３の態様は、バッファ層内の少数キャリアのライフタイムをあえて減少させることによりバッファ層内のＳＦ（積層欠陥）伝播長を減少させることを提供する。
【００２５】
さらにまた本発明の第３の態様によれば、バッファ層が提供されるがその厚さを少数キャリアの拡散長により選択するのではなく、代わりにバイポーラデバイス構造を成長可能な基板のオフアクシス角により選択する。特に所与のオフアクシス角およびオフアクシス方向に沿ったデバイス接点の所与の幅に対して境界層を十分に厚くして、デバイスのドリフト層に存在するいかなる基底面欠陥もデバイスの接触領域（図８）内で基板／エピ界面と交差しないように、さらにそれによりＳＦ増加の原因が高密度で存在することが予想される基板／エピ界面に到達しないようにする。
【発明を実施するための最良の形態】
【００２６】
図３は、長さ２５ｍｍＳｉＣインゴットの場合の本発明により達成される材料損失の低減を図示する。ここで代表的なオフアクシス角は現在２インチおよび３インチ径基板に対してそれぞれ８〜４度である。本発明の第１の特徴はオフアクシス角を１度未満の値（例えば０．８度）への低下させることである。これにより材料損失がそれぞれ３０〜４０％から３％未満に低下する。本発明の利点は直径が大きいほど顕著になり、４度ではなく０．８度でスライスした４インチおよび６インチ基板の場合、材料損失はそれぞれ２６％から６％へおよび４１％から９％へ低下する。
【００２７】
しかし低オフアクシス・スライスの利点は、当該技術の現状と同程度の欠陥密度を有するホモエピタキシャル層を作製することができなければＳｉＣデバイスで利用することができない。従来技術に鑑みて水素および／またはＨＣＬを含む適当な現場ＣＶＤエッチング技術は低Ｃ／Ｓｉ比境界層を用いた成長開始と組み合わせると、所望の結果を達成するのに適当なものと思われる。しかし低Ｃ／Ｓｉ比を用いることは層の他の特性、特にそのドーピングおよび厚さの均一性に影響するという不都合がある。ある場合、例えばＭＥＳＦＥＴデバイス構造などにおいて、中濃度ドープ（およそ１０１５〜５×１０１７ｃｍ−３）ｐ型層の厚さおよびドーピング均一性はデバイスの性能にとって不可欠であるが、低Ｃ／Ｓｉ比成長により悪影響を受けやすい。
【００２８】
上記の制約を克服するために本発明は第２の特徴として、高い厚さおよびドーピング均一性を得るように最適化されたＣ／Ｓｉ比で、しかし続くデバイス層３より十分に低い過飽和を有することによりエピタキシャル層がポリタイプ表面欠陥およびデバイスの粗さ要件を確実に満たすように成長させた境界層２の利用を提案する。低過飽和は一定の成長温度で、例えば低シリコンおよび炭素前駆体ガス流量を有する低成長速度を用いることにより、または高成長温度を用いることにより、または特定の薄膜成長プロセスに適した他の手段を利用することによって達成し得る。境界層２はｎ型ドープであってもよく、限定されないが１×１０１７ｃｍ−３を超えることが好ましい。この層は必要に応じて目的のデバイス構造によりｐ型ドープまたは固有欠陥の導入または転移金属によるドーピングによって高抵抗率にしてもよい。これにより境界層２を基板１の一部分または電気的（抵抗率）視点からエピタキシャルデバイス構造として有することができるようになる。また基板１およびデバイス層３とは別の付加層として作製することもできる。
【００２９】
この第２の特徴により、典型的な７μｍ厚ｎ型ショットキーダイオード構造をフルＣＭＰ研磨０．８°オフアクシス２インチ４Ｈ−ＳｉＣ（０００１）Ｃ基板上に成長させた。ここでこの成長をＳｉおよびＣガス前駆体の段階的な３分ランプ後に開始し、エピタキシャル構造の最初の０．５μｍは成長速度１μｍ／ｈ、Ｃ／Ｓｉ比１．２で成長させた。図４の紫外線ポリタイプマップは、ウエハ全体にわたって９５％未満の歩留まりを有するエピ層内の４Ｈポリタイプの良好な複製を立証している。エピ層の表面粗さは３〜５ｎｍの測定ＲＭＳ値を有する従来の８°または４°オフアクシス４Ｈ−ＳｉＣ（０００１）Ｓｉ基板の１つと同等である。８°または４°オフアクシス従来技術において既知のエピ表面欠陥、例えばキャロット、コメット、半月等はこのエピ層には現れなかった。代わりに唯一検出された表面欠陥は、図５に図示するような正三角形または二等辺三角形であった。しかし図６の欠陥マップはこれらの表面欠陥の密度が非常に低く（この実験では２ｃｍ−２未満）、参考文献（非特許文献１）の従来技術より大きさが２桁小さい値であるということを示しており、これは本発明の利点を示している。
【００３０】
エピタキシャル成長プロセスの初期段階における成長速度の影響を確かめるために、同一のインゴットからのＣＭＰ研磨０．８°オフアクシス２インチ４Ｈ−ＳｉＣ（０００１）ｃ基板を用いた第２の実験を行った。ここでエピタキシャル構造の最初の０．５μｍをより高いＳｉおよびＣ前駆体流量で成長させて３．５μｍ／ｈの成長速度を得たが、他のＣＶＤプロセスパラメータはすべて同じであった。その結果得られた７μｍ厚ｎ型層の表面粗さは低成長速度境界層のうちの１つと同等であった。しかし図７に示すように、三角形状表面欠陥の密度は１２ｃｍ−２に増加した。これは低過飽和で成長させた境界層のない状態では１より高いＣ／Ｓｉ比では高欠陥密度が得られることを示している。
【００３１】
同様なしかしより顕著な効果が、本発明の考案者が０．８°オフアクシス２インチ４Ｈ−ＳｉＣ（０００１）Ｓｉ基板１上でエピタキシャル成長を行った時に得られた。７μｍ厚ｎ型層の最初の０．５μｍを３〜４μｍ／ｈより速い成長速度で成長させた場合、４Ｈポリタイプ歩留まりは５０％より低かったが、境界層２の成長速度が１．５μｍ／ｈ未満である場合は８０％より高かった。
【００３２】
またＳｉ面４Ｈ基板上に成長させた厚さ７μｍのエピタキシャル層の表面粗さが同一ＣＶＤ行程にかけられたＣ面基板の場合よりも幾分高いことが観察された。さらに実験によりこの増加した粗さの原因はＣＶＤプロセスの加熱段階時のＳｉ面基板の表面上に現れるステップバンチングに起因することが分かった。ここでは基板温度を水素キャリアガスの存在下で室温からおよそ１６００℃まで上昇させる。この表面劣化を克服するために、本発明はさらにａ）加熱時間を３０分未満に低減する、ｂ）１４２０℃より高い温度で、基板１表面の上方でＳｉ分圧の１０〜９０％に合わせて調整されたＳｉ前駆体フローをランプすることを提案する。この手法は一定のＣ／Ｓｉ比を維持するためにＣ前駆体流量の温度ランプで完了するとともに基板１の表面のエッチングを減速することにより、Ｓｉ面４Ｈ−ＳｉＣ基板上での成長前にステップバンチングを低減する。
【００３３】
本発明のさらなる特徴はバイポーラＳｉＣデバイス内の劣化現象に対処するものである。米国特許出願公開第２００３／００８０８４２Ａ１号公報（以下‘８０８４２と称する）が教示する従来技術は、バイポーラＳｉＣデバイスの劣化を最小限に抑えるためには、基板と低ドープドリフト層との間にバッファ層を用いるということを教示しており、バッファ層の厚さは少数キャリアの拡散長を超えるように選択する。一例として厚さ２μｍのｎ＋約２×１０１８ｃｍ−３のキャリア濃度を有するバッファ層を与えて４５μｍのｎドリフト層を含むＰＩＮ構造を得る。
【００３４】
しかしこの例は本発明の考案者の意見では正しくない。実験的経験により窒素ドープバッファ層内の正孔の拡散長はドリフト層内の拡散長と同等であるということが分かるが、これはバッファ層の窒素ドーピングだけでは少数キャリアのライフタイムを低減しないからである。そのため‘８０８４２を正しく実行するために４５μｍ程度のバッファ層が必要となる。本発明の考案者の経験に鑑みて‘８０８４２の教示は高電圧ＳｉＣデバイス（≧１０ｋＶブロック電圧）に対して１００μｍ程度のバッファ層が必要であるということも意味する。このため‘８０８４２の手法はデバイスコスト構造のエピタキシプロセスの割合を非常に増加させる。
【００３５】
この制約を克服するため、本発明のさらなる特徴によればバッファ層２’を用いることを提案する。その厚さは少数キャリアの拡散長により選択するのではなく、バイポーラデバイス構造を成長させる基板１のオフアクシス角により選択する。特に所与のオフアクシス角およびオフアクシス方向に沿って接するデバイス接点の所与の幅に対して、バッファ層２’を十分に厚く作製して、デバイスのドリフト層３内に存在する基底面欠陥がデバイスの接触領域（図８）内で基板／エピ界面と交差しないように、さらにそれによりＳＦの増加の原因が高密度で現れることが予想される基板／エピ界面に達しないようにする。オフアクシス方向（例えば上記数６で表された方向）に沿った幅Ｗを有する典型的な１×１ｃｍ２大パワーデバイスに対して、バッファ層２’の最小厚さｔｍｉｎは、
ｔｍｉｎ＝ｔａｎ（α）×Ｗ
によってオフアクシス角αから算出することができる。
【００３６】
図９に示すように従来の４°を超えるオフアクシス角を有する基板の場合、５００μｍを超える最小厚さのためこの手法は非現実的である。しかし０．３度程度のオフアクシス角の場合、１ｃｍ幅パワーデバイスに対してバッファ層の最小厚さは５０μｍ以下であり、これは１０ｋＶデバイス内の少数キャリアの推定拡散長の値の半分である。この基板上で成長させたバイポーラデバイスに正方形ではなく長方形状接点を用いることにより、オフアクシス方向に沿ったデバイスの幅、それゆえ必要な最小厚さ、加えてドリフト層内への積層欠陥伝播（ＳＦが伝播するにつれてオフアクシス方向に沿って延びる）の単位表面積当たりの影響を減少させることが有利になることも明らかである。
【００３７】
本発明の更なる特徴によれば、バッファ層２’のｎまたはｐ型ドーピングに加えていずれかの高濃度不純物の追加により、代替的にはエピタキシャル成長時に固有欠陥を導入することにより、また代替的にはバッファ層２’の電子またはプロトン照射により再結合中心として作用する固有欠陥を導入することにより、バッファ層２’内の小数キャリアのライフタイムさらには積層欠陥がバッファ層２’内でＳＦ増加の他の原因に伝播する可能性をあえて減少させることを提案する。
【００３８】
本発明の教示を（０００１）面以外の面、例えば｛１１−２０｝および｛１−１００｝系面に沿ったオフアクシスが４Ｈポリタイプの｛０３−３８｝面などの結晶のａおよびｃアクシス間で傾斜したＳｉＣ基板１に適用することができる。
【００３９】
本発明の教示を２Ｈ六方晶および立方晶３Ｃポリタイプを形成可能なＧａＮなどの２つ以上のポリタイプ結晶構造を有する他の半導体材料に適用することができる。
【００４０】
エピタキシャル成長は、キャリアガスとして水素（Ｈ２）ならびにＳｉおよびＣ前駆体としてシラン（ＳｉＨ４）およびエチレン（Ｃ２Ｈ４）などの炭化水素ガスを使用する化学気相成長（ＣＶＤ）法を用いて行う。ＣＶＤ法はいわゆるホットウォール反応器内で選択的に行われ、ここで基板１の成長面に面するウォールは基板１と同一温度範囲に加熱する。半径方向および軸方向の温度均一性を最適化することにより異種ポリタイプ混在物の核形成を防止し得る。この方法は１５００℃を超える基板温度と通例２５０ｍｂａｒ未満の低圧とを選択的に用いるが、これは過飽和を最小限に抑制することに寄与するという利点がある。いわゆる入力Ｃ対Ｓｉ比、前駆体を含むＣおよびＳｉの比は本発明で実行する方法では通例１．５未満になるように選択する。
【００４１】
クロロシラン例えばＳｉＨ２Ｃｌ２またはＳｉＣｌ４、あるいはメチルシラン類などシラン以外のＳｉ前駆体を用いてもよい。本発明に関しては前駆体を含むハロゲンの利点は、周知のＳｉ過飽和がＨＣｌガスによる影響を低下させることである。本発明の教示を逸脱することなくエチレン以外のＣ前駆体、例えばメタンまたはプロパンを用いてもよい。
【００４２】
このように本発明の基本的な新規な特徴を好適な実施形態に適用して示し説明し且つ指摘してきたが、当業者には本発明の要旨から逸脱することなく図示のデバイスの形状および詳細においてならびにそれらの動作において様々に省略および置換および変更が可能であることは理解できよう。例えば同一の結果を達成する実質的に同じ方法で実質的に同じ機能を行うこれらの要素および／または方法ステップの組み合わせはすべて本発明の要旨内にあるということを明示するものである。さらに本発明の開示様態または実施形態に関連して示したおよび／または説明した構造および／または要素および／または方法ステップを設計上の選択の一般的事項として他の開示または記載または提案様態または実施形態に組み込み得ることは認識できよう。そのためここに添付した特許請求の範囲に示されたようにのみ限定するものであり、特許請求の範囲においていかなる参照符号も特許請求の範囲を限定するものとして解釈するものではない。
【図面の簡単な説明】
【００４３】
【図１】７μｍ厚ｎ型エピタキシャル層を含む７７Ｋに冷却したオンアクシス４Ｈ−ＳｉＣ（０００１）Ｃ面ウエハのＵＶ光照射下の図である。黒色三角形特徴はエピタキシャル成長プロセス時に生じた異種ポリタイプ混在物に相当する。
【図２】高分解能Ｘ線回折によりオンアクシス４Ｈ−ＳｉＣ（０００１）Ｃ面基板上で測定されたオフアクシスのマップであり、ここでオフアクシス角は［１１２-０］（上記数６の表記と同じ）および［１１-００］方向に沿って測定されたオフアクシス角の絶対値の合計である。
【図３】２５ｍｍ厚オンアクシス成長ＳｉＣインゴットを２〜６インチの範囲のインゴット直径に対して８〜０度の範囲のオフアクシス角でスライスした時の材料損失（スライスカーフ損失は考慮に入れない）の割合を図示する。
【図４】本発明の第２の実施形態により成長させた７μｍ厚ｎ型エピタキシャル層を含む７７Ｋに冷却した２インチ径０．８°オフアクシス４Ｈ−ＳｉＣ（０００１）Ｃ面ウエハのＵＶ光照射下の図である。ウエハの中心の円形暗色特徴は結晶成長プロセスによるｎ型下層基板内に導入された窒素ドーピングファセットに相当する。
【図５】本発明の第２の実施形態によりｎ型０．８°オフアクシス４Ｈ−ＳｉＣ（０００１）Ｃ面ウエハ上に成長させた７μｍ厚エピ層の、ノマルスキ（Ｎｏｍａｒｓｋｉ）微分干渉顕微鏡の５０倍の倍率による表面形態を示す。写真の左側の三角形欠陥はこのエピ層に典型的である。
【図６】図５のウエハの７μｍ厚エピ層の三角形欠陥（黒色正方形）のマップである。三角形欠陥の密度は２インチウエハ全体で１．８ｃｍ−２である。
【図７】１６００℃の成長温度で最初の０．５μｍに対して３μｍ／ｈより大きい初期成長速度でｎ型０．８°オフアクシス４Ｈ−ＳｉＣ（０００１）Ｃ面基板上に成長させた７μｍ厚エピ層の三角形欠陥（黒色正方形）のマップである。三角形欠陥の密度は２インチウエハ全体で１２．３ｃｍ−２である。
【図８】基板と、境界層を含むバッファ層と、低ドープドリフト層とを含むバイポーラデバイスエピタキシャル構造の一部の断面である。上図は従来技術に相当し、ここで積層欠陥ＳＦがドリフト層から下方へ伝播して、デバイスの活性領域（灰色領域）下の箇所Ｉで基板／境界層界面と交差する恐れがある。下図は本発明の実施形態により、バッファ層の厚さを基板のオフアクシス角に合わせて調整した時に、ドリフト層から下方へ基板／境界層界面まで伝播する恐れのある積層欠陥がデバイスの活性領域外（白丸）でこの界面と交差することを示す。
【図９】１ｃｍ幅のパワーデバイス対エピタキシャルバイポーラ構造を成長させる基板のオフアクシス角の場合に本発明の第３の実施形態に必要なバッファ層の最小厚さを図示する。
【図１０】基板とデバイス層との間の境界層を示すウエハの断面である。
【符号の説明】
【００４４】
１  基板
２  境界層
２’  バッファ層
３  ドリフト層
【図１】
2006028016.tif 000016
【図２】
2006028016.tif 000017
【図３】
2006028016.tif 000018
【図４】
2006028016.tif 000019
【図５】
2006028016.tif 000020
【図６】
2006028016.tif 000021
【図７】
2006028016.tif 000022
【図８】
2006028016.tif 000023
【図９】
2006028016.tif 000024
【図１０】
2006028016.tif 000025