(57)【要約】【課題】  レートが経過時間と共に増加するセル加速比またはセル加速度または途中のセル速度でセル加速比からセル加速度に切り替わるセル流に適応できるＵＰＣ回路を提供する。【解決手段】  セル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で最低レートからＰＣＲまで増加するＡＣＲに対応するメモリアドレスＡＮ１を含むＦＲＭセルまたはデータセルを受信する毎にカウンタを１加算し、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合にカウンタを１減算し、ＦＲＭセルに含まれるＡＮ１をＡＮ１′とし、ＡＮよりＡＮ１′が小さい場合にＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、カウンタのカウント値が所定値を越す場合には、到着するセルを廃棄する。【選択図】  図１
2006229586.tif 000002
【特許請求の範囲】
【請求項１】
送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で最低レートからＰＣＲ（最高レート）まで増加する上限セルレートＡＣＲに対応するメモリアドレスＡＮ１を含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、
前記フォワードリソース管理セルに含まれるＡＮ１をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項２】
送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で最低レートからＰＣＲ（最高レート）まで増加する上限セルレートＡＣＲに対応するテーブル上の経過時間Ｔｎを含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、
前記フォワードリソース管理セルに含まれるＴｎより求めたＡＮ１＝［Ｔｎ／Ｔ０］（［ｘ］：ｘの整数値を示す、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項３】
送信装置側からセル加速比で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速比でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、
前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ｌｎ（ＡＣＲ／Ａ）／（β＊Ｔ０）］、（ｌｎ：自然対数、Ａ：初速度、［ｘ］：ｘの整数値を示す、β：セル加速比係数、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項４】
送信装置側からセル加速度で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、
前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ＡＣＲ／（α＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、α：セル加速度、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項５】
送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で増加する上限セルレートＡＣＲに対応するメモリアドレスＡＮ１を含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、
前記フォワードリソース管理セルに含まれるＡＮ１をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項６】
送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で増加する上限セルレートＡＣＲに対応するテーブル上の経過時間Ｔｎを含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、
前記フォワードリソース管理セルに含まれるＴｎより求めたＡＮ１＝［Ｔｎ／Ｔ０］（［ｘ］：ｘの整数値を示す、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項７】
送信装置側からセル加速比で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速比でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、
前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ｌｎ（ＡＣＲ／Ａ）／（β＊Ｔ０）］、（ｌｎ：自然対数、Ａ：初速度、［ｘ］：ｘの整数値を示す、β：セル加速比係数、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項８】
送信装置側からセル加速度で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速度でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、
アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、
前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ＡＣＲ／（α＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、α：セル加速度、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、
前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えた
ことを特徴とするＵＰＣ回路。
【請求項９】
前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とする代わりに、前記ＡＮ−ΔＮ′（ΔＮ′：所定整数値）よりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定整数値）とする手段を備えた請求項１ないし８のいずれかに記載のＵＰＣ回路。
【請求項１０】
前記アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合の数の合計がＮｒｍ個になる毎に前記アップダウンカウンタを１カウントダウンするか、あるいは、前記レジスタの値を１減算する手段を備えた請求項１ないし９のいずれかに記載のＵＰＣ回路。
【請求項１１】
フォワードリソース管理セルが受信側で折り返されたバックワードリソース管理セルを受信し、当該バックワードリソース管理セルに輻輳予測有り信号が書き込まれている場合は、輻輳予測有り信号が書き込まれていないバックワードリソース管理セルを受信するまで、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持し、当該バックワードリソース管理セルに輻輳予測有り信号が書き込まれていない場合は、現在のＡＮを増加するモードを維持する手段を備えた請求項１ないし１０のいずれかに記載のＵＰＣ回路。
【請求項１２】
フォワードリソース管理セルが受信側で折り返されたバックワードリソース管理セルを受信し、当該バックワードリソース管理セルに輻輳予測有り信号が含まれる割合が所定値以上である場合は、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持し、当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以下である場合は、現在のＡＮを増加するモードを維持する手段を備えた請求項１ないし１０のいずれかに記載のＵＰＣ回路。
【請求項１３】
フォワードリソース管理セルが受信側で折り返されたバックワードリソース管理セルを受信し、当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以下である場合は、そのセルに含まれるＡＮ１をＡＮ１″とするとともに、現在のＡＮを増加するモードを維持し、当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以上である場合は、送信端末との往復遅延時間後にまたは直後に現在のＡＮと前記ＡＮ１″との内小さい方に現在のＡＮを変更するとともに、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持する手段を備えた請求項１ないし１０のいずれかに記載のＵＰＣ回路。
【請求項１４】
当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以上である場合は、端末側に送出されるバックワードリソース管理セルに輻輳予測有り信号を挿入する手段を備えた請求項１２または１３に記載のＵＰＣ回路。
【請求項１５】
現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持する代わりに、現在のＡＮが所定値以下の場合には、現在のＡＮから最初のセル間隔時間テーブルの出力信号が「１」である上方アドレスと、最初のセル間隔時間テーブルの出力信号が「１」である下方アドレスとの間を往復するモードを維持し、現在のＡＮが所定値以上の場合には、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持する手段を備えた請求項１１ないし１４のいずれかに記載のＵＰＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡＴＭ(Asynchronous Transfer Mode)網に用いる固定長パケット（セル）の転送方法に関する。本発明は、送受信装置間で送信側のノード、中継ノード、受信側のノードを介してセルを転送する網輻輳回避技術を用いたセル転送網におけるＵＰＣ回路に関する。
【背景技術】
【０００２】
従来例１のＵＰＣ(Usage Parameter Control)回路としてリーキーバケット方式が知られている。リーキーバケット方式は、セルが到着した場合には、アップダウンカウンタをカウントアップし、端末が申告したレートをＡＣＲとした場合には、Ｌ／ＡＣＲでカウントダウンし、アップダウンカウンタのカウント値が所定値を越す場合には、到着したセルを廃棄する方法である。
【０００３】
従来例２のＵＰＣ回路として、レートが経過時間とともに増加するセル加速度またはセル加速比のセル流に適応する回路が、特許文献１「ポリシング回路」に開示されている。この方法は、ｔ時間前の測定した到着レートと加速度αまたは加速比係数βから現在のレートを予測し、その予測レートと現在の測定した到着レートを比較し、到着レートの方が大きい場合には、到着セルを廃棄する方法である。
【０００４】
【特許文献１】特開平７−１０７０９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来例１は、レートが経過時間とともに増加するセル加速度またはセル加速比のセル流には適応できない。
【０００６】
また、従来例２は、ハードウエアが複雑な上にレートが低下した場合には適応できない欠点があった。
【０００７】
本発明の目的は、上記欠点を解決し、レートが経過時間とともに増加するセル加速比またはセル加速度または途中のセル速度でセル加速比からセル加速度に切り替わるセル流に適応できるＵＰＣ回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、例えば、送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で最低レートからＰＣＲ（最高レート）まで増加する上限セルレートＡＣＲに対応するメモリアドレスＡＮ１を含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、前記フォワードリソース管理セルに含まれるＡＮ１をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄することを特徴とする。
【０００９】
作用を述べると、本発明は、送信装置がセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で最低レートからＰＣＲ（最高レート）まで増加する上限セルレートまたは仮想セルレートＡＣＲまたはそれに対応するメモリアドレスＡＮ１を含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、前記フォワードリソース管理セルに含まれるＡＮ１をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する。
【００１０】
従って、送信装置から送出されるセルレートが増加する場合には、ＵＰＣ回路が自走してポリシングし、送信装置から送出されるセルレートが下方にずれた場合には、ＵＰＣ回路が追随するため、セル加速比およびセル加速度のポリシングが可能となる。
【００１１】
但し、送信装置とＵＰＣ回路の間では、セル加速比の場合は初速度Ａおよび加速比係数β、セル加速度の場合は加速度α、セル加速比からセル加速度に切り替わる場合には、初速度Ａおよび加速比係数βおよび加速度αおよび境界速度を一致させる必要がある。さらにＡＣＲに対応するメモリアドレスＡＮを用いる場合には、インタフェース速度を同一とし、送信装置で用いるセル送出間隔時間テーブルとＵＰＣ回路で用いるセル間隔時間テーブルを一致させる必要がある。セル送出間隔時間テーブル上の経過時間Ｔｎまたはセル速度ＡＣＲを用いる場合には、インタフェース速度が異なってもよい。
【００１２】
また、本発明のＵＰＣ回路は、バックワードリソース管理セルに輻輳予測有り信号が含まれる場合には、前記メモリアドレスＡＮを、現在のアドレスＡＮとそれより所定値上のアドレスＡＮとの間を往復するモードに維持し、バックワードリソース管理セルに輻輳予測有り信号が含まれない場合には、アドレスＡＮを増加させるモードに維持する。これにより、網が輻輳予測有り状態の場合には、送信装置がレートを上昇させないことをポリシングできる。従って、本発明は、可変速度専用線のＵＰＣ回路に適用できる。
【００１３】
尚、本発明のＵＰＣ回路で処理できるフォワードリソース管理セルは、Ｎｒｍ＊Ｌ／ＡＣＲ（Ｎｒｍ：所定数（例３２）、Ｌ：セル長、ＡＣＲ：現在の上限セルレートまたは仮想セルレート）の周期で転送されるものと、一定周期（例５ｍｓｅｃ）で転送されるものがある。
【００１４】
すなわち、本発明の第一の観点は、送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で最低レートからＰＣＲ（最高レート）まで増加する上限セルレートＡＣＲに対応するメモリアドレスＡＮ１を含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、前記フォワードリソース管理セルに含まれるＡＮ１をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とするＵＰＣ回路である（請求項１）。
【００１５】
あるいは、本発明のＵＰＣ回路は、送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で最低レートからＰＣＲ（最高レート）まで増加する上限セルレートＡＣＲに対応するテーブル上の経過時間Ｔｎを含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、前記フォワードリソース管理セルに含まれるＴｎより求めたＡＮ１＝［Ｔｎ／Ｔ０］（［ｘ］：ｘの整数値を示す、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とする（請求項２）。
【００１６】
あるいは、本発明のＵＰＣ回路は、送信装置側からセル加速比で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速比でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ｌｎ（ＡＣＲ／Ａ）／（β＊Ｔ０）］、（ｌｎ：自然対数、Ａ：初速度、［ｘ］：ｘの整数値を示す、β：セル加速比係数、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とする（請求項３）。
【００１７】
あるいは、本発明のＵＰＣ回路は、送信装置側からセル加速度で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速度でセルレートが増加するデータセルを受信する毎にアップダウンカウンタを１カウントアップし、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記アップダウンカウンタを１カウントダウンし、前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ＡＣＲ／（α＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、α：セル加速度、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記アップダウンカウンタのカウント値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とする（請求項４）。
【００１８】
あるいは、本発明のＵＰＣ回路は、送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で増加する上限セルレートＡＣＲに対応するメモリアドレスＡＮ１を含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、前記フォワードリソース管理セルに含まれるＡＮ１をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とする（請求項５）。
【００１９】
あるいは、本発明のＵＰＣ回路は、送信装置側からセル加速比またはセル加速度または境界レートでセル加速比からセル加速度に切り替わるセル速度で増加する上限セルレートＡＣＲに対応するテーブル上の経過時間Ｔｎを含むフォワードリソース管理セルまたはそれに伴いセル加速比またはセル加速度でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、前記フォワードリソース管理セルに含まれるＴｎより求めたＡＮ１＝［Ｔｎ／Ｔ０］（［ｘ］：ｘの整数値を示す、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とする（請求項６）。
【００２０】
あるいは、本発明のＵＰＣ回路は、送信装置側からセル加速比で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速比でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ｌｎ（ＡＣＲ／Ａ）／（β＊Ｔ０）］、（ｌｎ：自然対数、Ａ：初速度、［ｘ］：ｘの整数値を示す、β：セル加速比係数、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とする（請求項７）。
【００２１】
あるいは、本発明のＵＰＣ回路は、送信装置側からセル加速度で増加する上限セルレートＡＣＲを含むフォワードリソース管理セルまたはそれに伴いセル加速度でセルレートが増加するデータセルを受信する毎にレジスタの値に１加算し、アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合に前記レジスタの値を１減算し、前記フォワードリソース管理セルに含まれるＡＣＲより求めたＡＮ１＝［ＡＣＲ／（α＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、α：セル加速度、Ｔ０：１セル時間）をＡＮ１′とし、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とするとともに、現在のＡＮを増加するモードを維持し、前記レジスタの値が所定値を越す場合には、送信装置側から到着するセルを廃棄する手段を備えたことを特徴とする（請求項８）。
【００２２】
また、前記ＡＮよりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′とする代わりに、前記ＡＮ−ΔＮ′（ΔＮ′：所定整数値）よりＡＮ１′が小さい場合に前記ＡＮをＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定整数値）とする手段を備えることができる（請求項９）。
【００２３】
また、前記アドレス発生回路のセルクロックで増加する読み出しアドレスＡＮで読み出されたセル間隔時間テーブルの出力信号が「１」である場合の数の合計がＮｒｍ個になる毎に前記アップダウンカウンタを１カウントダウンするか、あるいは、前記レジスタの値を１減算する手段を備えることができる（請求項１０）。
【００２４】
また、フォワードリソース管理セルが受信側で折り返されたバックワードリソース管理セルを受信し、当該バックワードリソース管理セルに輻輳予測有り信号が書き込まれている場合は、輻輳予測有り信号が書き込まれていないバックワードリソース管理セルを受信するまで、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持し、当該バックワードリソース管理セルに輻輳予測有り信号が書き込まれていない場合は、現在のＡＮを増加するモードを維持する手段を備えることができる（請求項１１）。
【００２５】
また、フォワードリソース管理セルが受信側で折り返されたバックワードリソース管理セルを受信し、当該バックワードリソース管理セルに輻輳予測有り信号が含まれる割合が所定値以上である場合は、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持し、当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以下である場合は、現在のＡＮを増加するモードを維持する手段を備えることができる（請求項１２）。
【００２６】
また、フォワードリソース管理セルが受信側で折り返されたバックワードリソース管理セルを受信し、当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以下である場合は、そのセルに含まれるＡＮ１をＡＮ１″とするとともに、現在のＡＮを増加するモードを維持し、当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以上である場合は、送信端末との往復遅延時間後にまたは直後に現在のＡＮと前記ＡＮ１″との内小さい方に現在のＡＮを変更するとともに、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持する手段を備えることができる（請求項１３）。
【００２７】
さらに、当該バックワードリソース管理セルに含まれる輻輳予測有り信号の割合が所定値以上である場合は、端末側に送出されるバックワードリソース管理セルに輻輳予測有り信号を挿入する手段を備えることができる（請求項１４）。
【００２８】
あるいは、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持する代わりに、現在のＡＮが所定値以下の場合には、現在のＡＮから最初のセル間隔時間テーブルの出力信号が「１」である上方アドレスと、最初のセル間隔時間テーブルの出力信号が「１」である下方アドレスとの間を往復するモードを維持し、現在のＡＮが所定値以上の場合には、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持する手段を備えることができる（請求項１５）。
【発明の効果】
【００２９】
本発明によれば、送信装置から送出されるセルレートが増加する場合には、ＵＰＣ回路が自走してポリシングし、送信装置から送出されるセルレートが下方にずれた場合には、ＵＰＣ回路が追随するため、セル加速比およびセル加速度のポリシングが可能となる。また、可変速度専用線のＵＰＣ回路に適用できる。
【発明を実施するための最良の形態】
【００３０】
（第一実施例）
本発明の第一実施例が適用される網全体の構成を図１を用いて説明する。実施例１はＩＰ  ｏｖｅｒ  ＡＴＭ網における例である。図１において、１は送信側のノード、２は中継ノード、３は受信側のノード、４は送信側のレート制御回路Ｂ（またはＮＴ２）、５は送信側のＵＰＣ回路、６はＶＰクロスコネクト回路、７は出力バッファ、８は輻輳予測回路、９は輻輳予測信号挿入回路、１０は受信側のＵＰＣ回路、１１は受信側のレート制御回路、１２は加入者線（アクセス回線）、１３は伝送路である。
【００３１】
次に、送信側のレート制御回路（４）の構成を図２に示す。図２において、２０はＶＰＢＲＭセル受信回路、２１はセル送出制御回路、２２はＶＰＦＲＭセル送出回路、２３は送信バッファ、２４はセル組み立て回路、２５は受信バッファ、２６はセル分解回路、２７は輻輳予測信号挿入回路である。受信側のレート制御回路（１１）の構成は、図２と同じである。送信側のレート制御回路（４）は、送信装置に相当する。
【００３２】
送信側のレート制御回路（４）と受信側のレート制御回路Ｂ（１１）は、ＶＰ（バーチャルパス）によって双方向に接続されているものとする。ＶＰＦＲＭセル、ＶＰＢＲＭセルは、特定ＶＣ（バーチャルチャネル）のＦＲＭ（フォワードリソース管理）セルおよびＢＲＭ（バックワードリソース管理）セルである。
【００３３】
送信側のレート制御回路（４）の動作を図２を用いて説明する。送信側のレート制御回路（４）は、送信側の端末装置よりパケットを受信した場合は、同じ宛先アドレスのパケット毎に分け、同じ対地のパケットをセル組み立て回路２４でセルに組み立て、送信バッファ２３に送出する。ここでパケット振り分け回路は図では省略されている。
【００３４】
送信バッファ２３に蓄積セルがある場合には、セル送出制御回路２１がＶＰＦＲＭセル送出回路２２にＮｒｍ＊Ｌ／ＡＣＲ（Ｎｒｍ：３２程度の所定値、Ｌ：セル長、ＡＣＲ：現在の上限セルレート）の周期でセル送出指示信号を送る。現在の上限セルレートは、最低セルレート（ＭＣＲ）から最高セルレート（ＰＣＲ）までセル加速比またはセル加速度で増加する。
【００３５】
ＶＰＦＲＭセルには、現在のセルレートＡＣＲまたは現在のセルレートに対応するメモリアドレスＡＮを挿入して送出する。ＢＲＭセル受信回路２０は、ＶＰＦＲＭセルが受信側で折り返された輻輳予測有無信号（有り（ＣＩ＝１），無し（ＣＩ＝０））およびＡＣＲまたはＡＮを含むＶＰＢＲＭセルを受信する。
【００３６】
セル送出制御回路２１は、ＶＰＢＲＭセル受信回路２０より、ＡＣＲまたはＡＮを含む輻輳予測無し信号を受信した場合には、現在の上限セルレートを増加する。一方、輻輳予測有り信号を受信した場合には、現在の上限セルレートを維持する。セル送出制御回路２１は送信バッファ２３より現在の上限セルレートでセルを読み出す。
【００３７】
セル分解回路２６は受信したセルをパケットに組み立て、輻輳予測信号挿入回路２７に送出する。輻輳予測信号挿入回路２７では、ＢＲＭパケットにＶＰＢＲＭセル受信回路２０で受信したＢＲＭセルに含まれる輻輳予測信号（ＣＩ＝１（輻輳予測有り）、ＣＩ＝０（輻輳予測無し））を挿入する。また、輻輳信号挿入回路２７では、送信バッファ２３の蓄積セル量が所定値を越す場合に、ＢＲＭパケットに輻輳予測有り信号を挿入する。
【００３８】
次に、送信側のレート制御回路（４）のセル送出制御回路２１の構成を図３を用いて説明する。図３において、送信バッファ２３は、入力セル３０を一時蓄積し、蓄積セルが有る場合には、セル蓄積信号３２を出力し、セル送出有無信号（３８）のセル送出有り信号に応じて蓄積したセルを出力セル４２として送出する。送信バッファ２３は送出すべきセルが無くなったときにエンプティー信号３３をアドレス発生回路３５に送出する。アドレス発生回路３５は、セルクロック３４に同期して、出力するアドレス値をセル周期で１ずつ増加させる回路であり、セル蓄積信号３２が与えられると、初期値１から順次増加する読み出しアドレス３６をセル送出間隔時間テーブル３７に与える。
【００３９】
アドレス発生回路３５は、読み出しアドレスＡＮ（３６）により読み出されたセル送出有無信号（３８）が「１」である数Ｎの合計が所定値Ｎｒｍ（例えば３２）になる毎にＶＰＦＲＭセル送出指示信号４１をＶＰＦＲＭセル送出回路２２に出力する。この信号には、現在のアドレスＡＮも含まれる。アドレス発生回路３５は、輻輳予測無し信号（ＣＩ＝０）３９を受信した場合には、読み出しアドレスＡＮ１（３６）を増加させるモードを維持する。
【００４０】
アドレス発生回路３５は、エンプティー信号３３を受信すると、読み出しアドレスＡＮ（３６）を所定値下げる。アドレス発生回路３５は、輻輳予測有り信号（ＣＩ＝１）４０を受信した場合は、読み出しアドレスＡＮをセルレート一定モードに対応するアドレスにする。
【００４１】
セル送出間隔時間テーブル３７には、各アドレス対応にセル送出有無を示すビット情報が書き込まれており、読み出しアドレスＡＮ１（３６）に対応するビット情報をセル送出有無信号３８として出力する。なお、セル送出有を示すビット情報の間隔はセル送出間隔にほぼ対応しており、それが徐々に短くなるようにセル送出有無を示す各ビット情報が配列される。その構成例を図４、図５、図６に示す。
【００４２】
セル送出間隔時間テーブル３７を変更するだけで、セル送出制御回路２１はセル加速度にもセル加速比にも対応できる。また、セル加速比から所定境界レート（ＡＣＲｂ）でセル加速度に切り替わる場合にも対応できる。これらのテーブルの作成方法は後で示す。
【００４３】
セルレート一定モードは、現在の読み出しアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスにジャンプして戻ることをくり返すことにより実現する。この方法は送出レートがわずか波を打つが平均レートは一定である。しかしこの場合、前記上限アドレスのレートから平均レートが下がる。
【００４４】
これを補正するためには、現在の読み出しアドレスに一定数加算したアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスにジャンプして戻ることをくり返すことにより実現すればよい。
【００４５】
または、現在の読み出しアドレスに一定数加算したアドレスまで１アドレス毎インクリメントし、そのアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスに１アドレス毎デクリメントして戻ることをくり返すことにより実現すればよい。
【００４６】
次に、セル送出間隔時間テーブル３７（セル加速比）の作成方法について説明する。例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の出力伝送路に対して、セル送出開始からの経過時間ｔ（ｓｅｃ）、加速比係数β（１／ｓｅｃ）、初速度Ａ（ｂｉｔ／ｓｅｃ）としたときに、セル速度が関数Ａ＊ｅｘｐ（β＊ｔ）（ｂｉｔ／ｓｅｃ）に従って増加するものとする。
【００４７】
１セル時間をＴ０、現在のセル送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ（＝（Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１）＊Ｔ０）、アドレス番号ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１、セル送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のセル間隔Ｐｉ＋１（整数）は、
Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０）））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのセル送出間隔誤差Ｅｉ＋１は、
（Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０）））＋Ｅｉ）−Ｐｉ＋１
によって与えられる。このようにして、次々にセル送出間隔を求めることにより、図４に示すセル送出間隔時間テーブル３７（セル加速比）を作成することができる。なお、セル送出間隔の算出に当たって、その前のセル送出間隔誤差を加味して誤差補正を行うことにより、特に高速セル速度領域において、平均セル速度を時間経過とともに滑らかに上昇させることができる。
【００４８】
次に、セル送出間隔時間テーブル３７（セル加速度）の作成方法について説明する。例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の伝送路に対して、セル送出開始からの経過時間ｔ（ｓｅｃ）、加速度α（ｂｉｔ／ｓｅｃ2）、初速度Ａ（ｂｉｔ／ｓｅｃ）としたときに、セル速度が関数α＊ｔ（ｂｉｔ／ｓｅｃ）に従って増加するものとする。１セル時間をＴ０、現在のセル送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ、ｔｏ＝Ａ／α、Ｐ０＝ｔｏ／Ｔ０，（ｔｉ＝（Ｐ０＋Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１）＊Ｔ０）、アドレス番号ＡＮ＝Ｐ０＋Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１、セル送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のセル間隔Ｐｉ＋１（整数）は、
Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのセル送出間隔誤差Ｅｉ＋１は、
（Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０））＋Ｅｉ）−Ｐｉ＋１
によって与えられる。このようにして、次々にセル送出間隔を求めることにより、図５に示すセル送出間隔時間テーブル３７（セル加速度）を作成することができる。なお、セル送出間隔の算出に当たって、その前のセル送出間隔誤差を加味して誤差補正を行うことにより、特に高速セル速度領域において、平均セル速度を時間経過とともに滑らかに上昇させることができる。
【００４９】
次に、セル加速比から境界レート（ＡＣＲｂ）でセル加速度に切り替わるセル送出間隔時間テーブル３７の作成方法を次に示す。例えば、伝送レートＶ（ｂｉｔ／ｓｅｃ）の伝送路に対して、セル送出開始からの経過時間ｔ（ｓｅｃ）、定数（初レート）Ａ（ｂｉｔ／ｓｅｃ）、加速比係数β（１／ｓｅｃ）、加速度α（ｂｉｔ／ｓｅｃ2）としたときに、セルレートが指数関数Ａ＊ｅｘｐ（β＊ｔ）（ｂｉｔ／ｓｅｃ）に従って境界レートＡＣＲｂｉ（アドレスＡＮｂ）まで増加し、それ以上は加速度α＊ｔで増加するものとする。１セル時間をＴ０、現在のセル送出間隔をＰｉ（整数）、その送出開始からの経過時間ｔｉ（＝ＡＮ＊Ｔ０）、ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ、セル送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、レートＡＣＲｂ（境界レート）＝Ａ＊ｅｘｐ（β＊Ａｎｂ＊Ｔ０）までは、次のセル間隔Ｐｉ＋１（整数）は、
Ｖ／（Ａ＊ｅｘｐ（β＊（ＡＮ＊Ｔ０）））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのセル送出間隔誤差Ｅｉ＋１は、
Ｅｉ＋１＝（Ｖ／（Ａ＊ｅｘｐ（β＊（ＡＮ＊Ｔ０）））＋Ｅｉ）−Ｐｉ＋１
によって与えられる。アドレスＡＮｂ（境界アドレス）以上は、ＡＮ＝ＡＮｂ＋ＡＮｃ−［ｔ０／Ｔ０］，ＡＮｃ＝［ｔ０／Ｔ０］＋Ｐ０＋Ｐ１＋…＋Ｐｉとして次ぎのセル間隔Ｐｉ＋１は、
Ｖ／（α＊ＡＮｃ＊Ｔ０）＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのセル送出間隔誤差Ｅｉ＋１は、
Ｅｉ＋１＝（Ｖ／（α＊ＡＮｃ＊Ｔ０）＋Ｅｉ）−Ｐｉ＋１
によって与えられる。但し、ｔ０＝ＡＣＲｂ／α、であり，［ｘ］はｘの小数点以下を切り捨て、または切り上げすることを示す。
【００５０】
このようにして、次々にセル送出間隔を求めることにより、図６に示すセル送出間隔時間テーブルを作成することができる。なお、セル送出間隔の算出に当たって、その前のセル送出間隔誤差を加味して誤差補正を行うことにより、特に高速セルレート領域において、平均セルレートを時間経過とともに滑らかに上昇させることができる。
【００５１】
次に、セル送出制御回路２１を含む送信側のレート制御回路（４）の動作の１例を図３を参照しながら図７、図８のフローを用いて説明する。まず、アドレス発生回路３５の発生アドレスＡＮ１を０とし、ｍｏｄｅ＝１（セルレート増加モード１）に設定し、セルレート増加モード２（レート一定モード）の上限アドレスＡＮ１ｕｐをΔＮ（所定整数値）とし、セルレート増加モード２（レート一定モード）の下限アドレスＡＮ１ｄｗを１とし、カウンタＮの値を０とし、カウンタＷの値を０にする（２００）。
【００５２】
次に、読み出しアドレスＡＮ１（３６）をＡＮ１＝ＡＮ１＋１により１増加し（２０１）、ＡＮ１＞ＡＮ１ｐｃｒ＋ΔＮ（ＡＮ１ｐｃｒ：ピークセルレートに対応するアドレス）か判断し（２０２）、ＡＮ１＞ＡＮ１ｐｃｒ＋ΔＮであればＡＮ１＝ＡＮ１ｐｃｒとする（２０３）。ＡＮ１＞ＡＮ１ｐｃｒ＋ΔＮでなければ２０４に遷移する。
【００５３】
次に、ｍｏｄｅ＝１か判断し（２０４）、モード１でない、すなわちモード２ならば、ＡＮ１＞ＡＮ１ｕｐか判断し（２０５）、ＡＮ１＞ＡＮ１ｕｐならばＡＮ１＝ＡＮ１ｄｗとし（２０６）、２０７に遷移する。
【００５４】
次に、セル送出間隔時間テーブル３７の読み出しアドレスＡＮ１（３６）に対応するセル送出有無信号（３８）を読み出す（２０７）。
【００５５】
次に、セル送出有無信号（３８）が「１」であるか判断し（２０８）、「１」であることを示す場合には、カウンタＮの値を１増加する（２０９）。
【００５６】
次に、送信バッファ２３に送出すべきセルは有りか判断し（２１０）、有る場合は、送信バッファ２３より一つのセルを送出し（２１１）、Ｗ＝０とし（２１２）、２２０に遷移する。
【００５７】
一方、送信バッファ２３にセルが無い場合には、Ｗ＝Ｗ＋１とし（２１３）、Ｗ＞Ｗ０（Ｗ０：所定値）か判断し（２１４）、Ｗ＞Ｗ０の場合には、ＡＮ１＝ＡＮ−ΔＮ′（ΔＮ′：所定値）とし（２１５）、ＡＮ１＝ｍａｘ（ＡＮ１，１），（ｍａｘ：大きい方をとる）とし（２１６）、２２０に遷移する。
【００５８】
セル送出有無信号（３８）が「１」で無い場合は（２０８）、Ｎ≧Ｎｒｍ（Ｎｒｍ：３２程度の所定値）か判断し（２１７）、Ｎ≧Ｎｒｍの場合は、ＡＮ１を含むＶＰＦＲＭセルを送出し（２１８）、Ｎ＝０とし（２１９）、２２０に遷移する。
【００５９】
次に、ＡＮ１を含むＣＩ＝０（輻輳予測無し）のＶＰＢＲＭセルを受信したか判断し（２２０）、受信した場合は、ｍｏｄｅ＝１とし（２２１）、２０１に遷移する。
【００６０】
次に、ＡＮ１を含むＣＩ＝１（輻輳予測有り）のＶＰＢＲＭセルを受信した場合は（２２２）、ｍｏｄｅ＝２か判断し（２２３）、ｍｏｄｅ＝２の場合は、２０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（２２４）、ＡＮ１ｕｐ＝ＡＮ１＋ΔＮ、ＡＮ１ｄｗ＝ＡＮ１とし（２２５）、２０１に遷移する。
【００６１】
また、図７の２１８ではＡＮ１を含むＶＰＦＲＭセルを送出する例を示したが、ＡＮ１および現在のレートＡＣＲ（ＡＮ１から計算される値）を含むＶＰＦＲＭセルを送出してもよい。ＡＣＲはセル加速度ではα＊ＡＮ１＊Ｔ０（Ｔ０：１セル時間、α：セル加速度）で表される。またはセル送出間隔時間テーブル上の経過時間Ｔｎ（＝ＡＮ１＊Ｔ０）を送ってもよい。
【００６２】
次に、セル送出制御回路２１を含む送信側のレート制御回路（４）の動作の他の例を図３を参照しながら図９および図７のフローを用いて説明する。フロー図、図７はすでに説明したのでここでは説明を省略する。
【００６３】
図９において、ＡＮ１を含むＣＩ＝０（輻輳予測無し）のＶＰＢＲＭセルを受信したか判断し（２２０）、受信した場合は、そのセルに含まれるＡＮ１をＡＮ１′とし（２３０）、ｍｏｄｅ＝１とし（２２１）、２０１に遷移する。
【００６４】
次に、ＡＮ１を含むＣＩ＝１（輻輳予測有り）のＶＰＢＲＭセルを受信した場合は（２２２）、ｍｏｄｅ＝２か判断し（２２３）、ｍｏｄｅ＝２の場合は、２０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ＡＮ１とＡＮ１′の内小さい方をＡＮ１とし（２３１）、ｍｏｄｅ＝２とし（２２４）、ＡＮ１ｕｐ＝ＡＮ１＋ΔＮ、ＡＮ１ｄｗ＝ＡＮ１とし（２２５）、２０１に遷移する。
【００６５】
図７、８、９はＶＰＦＲＭセルに含まれるＡＮまたはＴｎまたはＡＣＲが現在の実レートと一致している例であるが、仮想レートを含むＶＰＦＲＭセルを送出し、輻輳予測有り信号が書き込まれていないＶＰＢＲＭセルに含まれるＡＣＲまたはＡＮ１またはＴｎに対応するセル速度で実レートを送出する方法もある。後者は、網が障害の場合に、安全な動作をする。
【００６６】
送信側のレート制御回路（４）から送出されたセルは、アクセス回線１２を介して、ＵＰＣ回路５に送られる。ＵＰＣ回路に到着したセルは、順方向のＶＰクロスコネクト回路６に送られる。ＵＰＣ回路の動作は後で説明する。順方向のＶＰクロスコネクト回路６に到達したセルは、順方向の出力バッファ７に振り分けられる。輻輳予測回路８において、順方向の出力バッファ出力のセル転送速度から出力伝送路（インタフェース回路）の輻輳予測を次式により行う。
【００６７】
ＭΣ＊Ｎｒｍ＊Ｌ／ΔＴ＞Ｖｍａｘ                                …（１）
Ｖｍａｘ：出力伝送路またはリソースの許容セルレート（ｂｉｔ／ｓｅｃ）
ＭΣ：ノードの順方向出力バッファ出力を流れるΔＴ時間内のＶＰＦＲＭセル数Ｍの合計
Ｎｒｍ：所定値（例えば３２）
Ｌ：セル長（ｂｉｔ）
ΔＴ：所定時間（測定時間）（ｓｅｃ）
式（１）を満たす場合に、輻輳予測回路８は輻輳の前兆有りと判断し、輻輳予測信号挿入回路９において、逆方向入力のＶＰＢＲＭセルに輻輳予測信号を挿入する（ＣＩビットを１に設定する）。
【００６８】
または次式により輻輳予測を行う。
【００６９】
ＶｉΣ＞  Ｖｍａｘ                                              …（２）
Ｖｍａｘ：出力伝送路またはリソースの許容セルレート（ｂｉｔ／ｓｅｃ）
ＶｉΣ：経路識別番号毎に帯域確保ＶＰＦＲＭセルのレート（ＡＣＲ）をテーブルに書き込み、テーブルに格納された全てのレートを合計した値。
【００７０】
式（２）は、送信装置がセルレートＡＣＲを含むＶＰＦＲＭセルを送出する場合に適用可能である。
【００７１】
順方向の出力バッファ７から送出されたセルは、中継ノード２の順方向のＶＰクロスコネクト回路６に到達する。順方向のＶＰクロスコネクト回路６に到達したセルは、順方向の出力バッファ７に振り分けられる。中継ノード２の輻輳予測回路８において、順方向の出力バッファ出力のセル転送速度から出力伝送路（インタフェース回路）の輻輳予測を行う。輻輳予測動作は、送信側のノードの動作（式（１）、式（２））と同じなので説明を省略する。
【００７２】
順方向の出力バッファ７から送出されたセルは、受信側のノード３の順方向のＶＰクロスコネクト回路６に到達する。順方向のＶＰクロスコネクト回路６に到達したセルは、順方向の出力バッファ７、受信側のＵＰＣ回路１０を介して、受信側のレート制御回路（１１）に到達する。
【００７３】
次に、第一実施例のＵＰＣ回路（５）の構成を図１０に示す。図１０において、５０はＶＰＦＲＭセル折り返し回路、５１はＶＰＢＲＭセル受信回路、５２はセルクロック、５３はアドレス発生回路、５４はセル間隔時間テーブル、５５はアップダウンカウンタカウントダウン有無信号、５６はＮｒｍカウンタ、５７はアップダウンカウンタ、５８はセル解読回路、５９はカウントダウン信号、６０はカウントアップ信号、６１はＶＰＦＲＭセルのＡＮ１（またはＴｎまたは  ＡＣＲ）信号、６２はセル廃棄回路、６３はセル廃棄信号、６４は逆方向入力セル、６５は順方向入力セル、６６は読み出しアドレスである。
【００７４】
次に、図１０の動作を説明する。セル解読回路５８に順方向入力セル６５が到着した場合には、アップダウンカウンタ５７を１カウントアップするとともに、到着セルがＶＰＦＲＭセルの場合には、そのセルに含まれるＡＮ１（メモリアドレス）またはＴｎ（テーブル上の経過時間）またはＡＣＲ（セルレート）を読み出す。アドレス発生回路５３は、セルクロック５２に同期して、１ずつ読み出しアドレスＡＮ（６６）を初期値から増加させ、入力信号ＡＮ１（６１）が現在の読み出しアドレスＡＮより小さい場合には、ＡＮをＡＮ１に変更する回路である。
【００７５】
また、アドレス発生回路５３は、入力信号がＴｎまたはＡＣＲの場合には、ＴｎまたはＡＣＲからＡＮ１を求め、ＡＮと比較する。セル間隔時間テーブル５４には、アドレス毎にアップダウンカウンタをカウントダウンするか否かの「１」、「０」情報が書き込まれており、読み出しアドレス６６に対応する「１」または「０」のアップダウンカウンタカウントダウン有無信号５５を出力する。
【００７６】
このテーブル５４の構成は、図４、図５、図６と同じであり、契約端末に応じてセル加速比にもセル加速度にも境界レートでセル加速比からセル加速度に切り替わるセル速度にも対応できる。
【００７７】
アップダウンカウンタカウントダウン有無信号５５が「１」の場合には、アップダウンカウンタ５７を１カウントダウンするとともに、Ｎｒｍカウンタ５６を１カウントアップする。Ｎｒｍカウンタ５６は、ＶＰＦＲＭセルに対応するもので、カウント値がＮｒｍに到達した場合には、カウント値を０にするとともにアップダウンカウンタ５７を１カウントダウンする。
【００７８】
アップダウンカウンタ５７は、カウント値が所定値を越す場合には、その旨をアドレス発生回路５３に通知する。その旨の信号を受信したアドレス発生回路５３は、セル廃棄信号６３を送出する。セル廃棄信号６３を受信したセル廃棄回路６２は、順方向のデータセルを廃棄する。
【００７９】
ＶＰＢＲＭセル受信回路５１は、ａ点で分離されたＶＰＢＲＭセルを受信し、そのセルに含まれる輻輳予測有無信号（有り（ＣＩ＝１）、無し（ＣＩ＝０）をアドレス発生回路５３に送出する。
【００８０】
アドレス発生回路５３は、輻輳予測無し信号を受信した場合には、読み出しアドレスＡＮ（６６）を増加するモード（レート増加モード）を維持し、輻輳予測有り信号を受信した場合には、現在の読み出しアドレスとそれより所定値上のアドレスとの間を往復するレート一定モードを維持する。
【００８１】
アドレス発生回路５３は、輻輳予測有り信号の割合が所定値を越している場合には、その旨をＶＰＢＲＭセル受信回路５１に伝える。その旨の信号を受信したＶＰＢＲＭセル受信回路５１は、ＶＰＢＲＭセルに輻輳予測有り信号を挿入し、そのセルをｂ点で元のセル流と合流させる。
【００８２】
ＶＰＦＲＭセル折り返し回路５０は、受信側のレート制御回路１１から送出されたＶＰＦＲＭセルをＶＰＢＲＭセルに変換後折り返す。
【００８３】
次に、ＵＰＣ回路の動作フローの例を図１０を参照しながら図１１、図１２を用いて説明する（請求項１、９、１０、１１）。まず、読み出しアドレス６６を初期値Ｓに設定し、アップダウンカウンタの値Ｎを０とし、ｍｏｄｅ＝１（セルレート増加モード１）に設定し、セルレート増加モード２（レート一定モード）の上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、セルレート増加モード２（レート一定モード）の下限アドレスＡＮｄｗを１とし、Ｎｒｍカウンタのカウント値Ｍの値を０とする（３００）。
【００８４】
次に、送信装置（レート制御回路）よりセルが到着したか判断し（３０１）、到着した場合には、アップダウンカウンタ５７をカウントアップし（Ｎ＝Ｎ＋１）
（３０２）、３０３に遷移する。
【００８５】
次に、アップダウンカウンタのカウント値Ｎが所定値Ｎ０を越えているか判断し（３０３）、Ｎ＞Ｎ０の場合には、送信装置より到着したデータセルを廃棄し（３０４）、３０５に遷移する。
【００８６】
次に、読み出しアドレスＡＮ（６６）をＡＮ＝ＡＮ＋１により１増加し（３０５）、ＡＮ＞ＡＮｐｃｒ＋ΔＮ（ＡＮｐｃｒ：ピークセルレート（インタフェース速度）に対応するアドレス）か判断し（３０６）、ＡＮ＞ＡＮｐｃｒ＋ΔＮであればＡＮ＝ＡＮｐｃｒとする（３０７）。ＡＮ＞ＡＮｐｃｒ＋ΔＮでなければ３０８に遷移する。次にｍｏｄｅ＝１か判断し（３０８）、モード１でない、すなわちモード２ならば、ＡＮ＞ＡＮｕｐか判断し（３０９）、ＡＮ＞ＡＮｕｐならばＡＮ＝ＡＮｄｗとし（３１０）、３１１に遷移する。
【００８７】
次に、セル間隔時間テーブル５４の読み出しアドレスＡＮ（６６）に対応するカウントダウン有無信号（５５）を読み出す（３１１）。次にカウントダウン有無信号（５５）が「１」であるか判断し（３１２）、「１」であることを示す場合には、アップダウンカウンタＮの値がＮ＞０か判断し（３１３）、Ｎ＞０の場合には、Ｎ＝Ｎ-１によりを１カウントダウンし（３１４）、３１５に遷移する。
【００８８】
次に、Ｎｒｍカウンタ５６の値ＭをＭ＝Ｍ＋１に増加し（３１５）、Ｍ≧Ｎｒｍ（Ｎｒｍ：３２程度の所定値）か判断し（３１６）、Ｍ≧Ｎｒｍの場合には、Ｍ＝０とし（３１７）、アップダウンカウンタＮの値がＮ＞０か判断し（３１８）、Ｎ＞０の場合には、Ｎ＝Ｎ-１によりを１カウントダウンし（３１９）、３２０に遷移する。一方、Ｍ≧Ｎｒｍでない場合には、３２０に遷移する。
【００８９】
次に、ＡＮ１を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＡＮ１をＡＮ１′とし（３２１）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ１＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【００９０】
次に、ＡＮ１を含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３２５）、受信した場合は、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。
【００９１】
次に、ＡＮ１を含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３２７）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（３２９）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３３０）、３０１に遷移する。尚、図１１、図１２はレート制御回路４の動作（図７、図８）に対応している。
【００９２】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図１３を用いて説明する（請求項１、９、１０、１２、１４）。図１１は既に説明したのでここでは説明を省略する。ＡＮ１を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＡＮ１をＡＮ１′とし（３２１）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ１＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【００９３】
次に、ＡＮ１を含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３２５）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【００９４】
次に、ＡＮ１を含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３２７）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（３２９）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３３０）、３０１に遷移する。尚、図１１、図１３はレート制御回路４の動作（図７、図８）に対応している。
【００９５】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図１４を用いて説明する（請求項２、９、１０、１２、１４）。図１１は既に説明したのでここでは説明を省略する。
【００９６】
Ｔｎ（Ｔｎ＝ＡＮ１＊Ｔ０、Ｔ０：送信装置のセル送出間隔時間テーブルの１セル時間、Ｔｎ：送信装置のセル送出間隔時間テーブルの現在の経過時間、ＡＮ１：送信装置のセル送出間隔時間テーブルの現在のメモリアドレス）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＴｎをＴｎ′とし（３３５）、ＡＮ１′＝［Ｔｎ′／Ｔ０］、（［ｘ］：ｘの整数値、Ｔ０：セルクロック５２の１セル時間）とし（３３６）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ１＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【００９７】
次に、Ｔｎを含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３６９）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【００９８】
次に、Ｔｎを含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３３７）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（３２９）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３３０）、３０１に遷移する。尚、図１１、図１４はレート制御回路４の動作（図７、図８）に対応している。
【００９９】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図１５を用いて説明する（請求項３、９、１０、１２、１４）。図１１は既に説明したのでここでは説明を省略する。
【０１００】
ＡＣＲ（ＡＣＲ：送信装置の現在のセルレート）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＡＣＲをＡＣＲ′とし（３３８）、ＡＮ１′＝［Ｉｎ（ＡＣＲ′／Ａ）／（β＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、Ｉｎ：自然対数、Ａ：セル加速比の初速度、β：加速比係数、Ｔ０：セルクロック５２の１セル時間）とし（３３９）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【０１０１】
次に、ＡＣＲを含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３４０）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【０１０２】
次に、ＡＣＲを含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３４１）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（３２９）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３３０）、３０１に遷移する。尚、図１１、図１５はレート制御回路４の動作（図７、図８）に対応している。
【０１０３】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図１６を用いて説明する（請求項１、９、１０、１３、１４）。図１１は既に説明したのでここでは説明を省略する。
【０１０４】
ＡＮ１を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＡＮ１をＡＮ１′とし（３２１）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【０１０５】
次に、ＡＮ１を含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３２５）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、そのセルに含まれるＡＮ１をＡＮ１″とし（３５０）、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【０１０６】
次に、ＡＮ１を含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３２７）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３５１）、ｍｏｄｅ＝２でない場合は、Ｔｉｍｅｒ＝Ｔ０（Ｔｉｍｅｒ：経過時間とともにタイマー値が減少するタイマー、Ｔ０：送信装置との往復遅延時間）とし（３５８）、Ｐ＝１とし（３５９）、ｍｏｄｅ＝２とし（３６０）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３６１）、３０１に遷移する。
【０１０７】
一方、ｍｏｄｅ＝２の場合は、Ｔｉｍｅｒ≦０か判断し（３５２）、Ｔｉｍｅｒ≦０の場合は、Ｐ＝１か判断し（３５３）、Ｐ＝１の場合は、ＡＮ＝ｍｉｎ（ＡＮ，ＡＮ１″）（ｍｉｎ：小さい方をとる）とし（３５４）、ｍｏｄｅ＝２とし（３５５）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３５６）、Ｐ＝０とし（３５７）、３０１に遷移する。尚、図１１、図１６はレート制御回路４の動作（図７、図９）に対応している。
【０１０８】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図１７を用いて説明する（請求項２、９、１０、１３、１４）。図１１は既に説明したのでここでは説明を省略する。
【０１０９】
Ｔｎ（Ｔｎ＝ＡＮ１＊Ｔ０、Ｔ０：送信装置のセル送出間隔時間テーブルの１セル時間、Ｔｎ：送信装置のセル送出間隔時間テーブルの現在の経過時間、ＡＮ１：送信装置のセル送出間隔時間テーブルの現在のメモリアドレス）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＴｎをＴｎ′とし（３３５）、ＡＮ１′＝［Ｔｎ′／Ｔ０］、（［ｘ］：ｘの整数値、Ｔ０：セルクロック５２の１セル時間）とし（３３６）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【０１１０】
次に、Ｔｎを含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３６９）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、そのセルに含まれるＴｎをＴｎ″とし（３６５）、ＡＮ１″＝［Ｔｎ″／Ｔ０］とし（３６６）、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【０１１１】
次に、Ｔｎを含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３３７）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２でない場合は、Ｔｉｍｅｒ＝Ｔ０（Ｔｉｍｅｒ：経過時間とともにタイマー値が減少するタイマー、Ｔ０：送信装置との往復遅延時間）とし（３５８）、Ｐ＝１とし（３５９）、ｍｏｄｅ＝２とし（３６０）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３６１）、３０１に遷移する。一方、ｍｏｄｅ＝２の場合は、Ｔｉｍｅｒ≦０か判断し（３５２）、Ｔｉｍｅｒ≦０の場合は、Ｐ＝１か判断し（３５３）、Ｐ＝１の場合は、ＡＮ＝ｍｉｎ（ＡＮ，ＡＮ１″）（ｍｉｎ：小さい方をとる）とし（３５４）、ｍｏｄｅ＝２とし（３５５）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３５６）、ｐ＝０とし（３５７）、３０１に遷移する。尚、図１１、図１７はレート制御回路４の動作（図７、図９）に対応している。
【０１１２】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図１８を用いて説明する（請求項３、９、１０、１３、１４）。図１１は既に説明したのでここでは説明を省略する。ＡＣＲ（ＡＣＲ：送信装置の現在のセルレート）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＡＣＲをＡＣＲ′とし（３３８）、ＡＮ１′＝［Ｉｎ（ＡＣＲ′／Ａ）／（β＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、Ｉｎ：自然対数、Ａ：セル加速比の初速度、β：加速比係数、Ｔ０：セルクロック５２の１セル時間）とし（３３９）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【０１１３】
次に、ＡＣＲを含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３４０）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、そのセルに含まれるＡＣＲをＡＣＲ″とし（３６７）、ＡＮ１″＝［Ｉｎ（ＡＣＲ″／Ａ）／（β＊Ｔ０）］とし（３６８）、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【０１１４】
次に、ＡＣＲを含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３４１）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３５１）、ｍｏｄｅ＝２でない場合は、Ｔｉｍｅｒ＝Ｔ０（Ｔｉｍｅｒ：経過時間とともにタイマー値が減少するタイマー、Ｔ０：送信装置との往復遅延時間）とし（３５８）、Ｐ＝１とし（３５９）、ｍｏｄｅ＝２とし（３６０）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３６１）、３０１に遷移する。
【０１１５】
一方、ｍｏｄｅ＝２の場合は、Ｔｉｍｅｒ≦０か判断し（３５２）、Ｔｉｍｅｒ≦０の場合は、Ｐ＝１か判断し（３５３）、Ｐ＝１の場合は、ＡＮ＝ｍｉｎ（ＡＮ，ＡＮ１″）（ｍｉｎ：小さい方をとる）とし（３５４）、ｍｏｄｅ＝２とし（３５５）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３５６）、ｐ＝０とし（３５７）、３０１に遷移する。尚、図１１、図１８はレート制御回路４の動作（図７、図９）に対応している。
【０１１６】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図１９を用いて説明する（請求項１、９、１０、１３、１４）。図１１は既に説明したのでここでは説明を省略する。ＡＮ１を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＡＮ１をＡＮ１′とし（３２１）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ１＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【０１１７】
次に、ＡＮ１を含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３２５）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、そのセルに含まれるＡＮ１をＡＮ１″とし（３５０）、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【０１１８】
次に、ＡＮ１を含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３２７）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ＡＮ＝ｍｉｎ（ＡＮ，ＡＮ１″），（ｍｉｎ：小さい方をとる）とし（３７０）、ｍｏｄｅ＝２とし（３２９）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３３０）、３０１に遷移する。
【０１１９】
尚、図１１、図１９はレート制御回路４の動作（図７、図９）に対応している。但しレート制御回路４が仮想セルレートを含むＶＰＦＲＭセルを送出する場合に対応している。
【０１２０】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図２０を用いて説明する（請求項２、９、１０、１２、１４）。図１１は既に説明したのでここでは説明を省略する。Ｔｎ（Ｔｎ＝ＡＮ１＊Ｔ０、Ｔ０：送信装置のセル送出間隔時間テーブルの１セル時間、Ｔｎ：送信装置のセル送出間隔時間テーブルの現在の経過時間、ＡＮ１：送信装置のセル送出間隔時間テーブルの現在のメモリアドレス）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＴｎをＴｎ′とし（３３５）、ＡＮ１′＝［Ｔｎ′／Ｔ０］、（［ｘ］：ｘの整数値、Ｔ０：セルクロック５２の１セル時間）とし（３３６）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【０１２１】
次に、Ｔｎを含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３６９）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、そのセルに含まれるＴｎをＴｎ″とし（３６５）、ＡＮ１″＝［Ｔｎ″／Ｔ０］とし（３６６）、ｍｏｄｅ＝１とし（３２６）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【０１２２】
次に、Ｔｎを含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３３７）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ＡＮ＝ｍｉｎ（ＡＮ，ＡＮ１″），（ｍｉｎ：小さい方をとる）とし（３７０）、ｍｏｄｅ＝２とし（３２９）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３３０）、３０１に遷移する。
【０１２３】
尚、図１１、図２０はレート制御回路４の動作（図７、図９）に対応している。但しレート制御回路４は仮想セルレートを含むＶＰＦＲＭセルを送出する場合に対応できる。
【０１２４】
次に、ＵＰＣ回路の動作フローの他の例を図１０を参照しながら図１１、図２１を用いて説明する（請求項３、９、１０、１３、１４）。図１１は既に説明したのでここでは説明を省略する。
【０１２５】
ＡＣＲ（ＡＣＲ：送信装置の現在のセルレート）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（３２０）、受信した場合は、そのセルに含まれるＡＣＲをＡＣＲ′とし（３３８）、ＡＮ１′＝［Ｉｎ（ＡＣＲ′／Ａ）／（β＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、Ｉｎ：自然対数、Ａ：セル加速比の初速度、β：加速比係数、Ｔ０：セルクロック５２の１セル時間）とし（３３９）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（３２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ１＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（３２３）、ｍｏｄｅ＝１とし（３２４）、３０１に遷移する。
【０１２６】
次に、ＡＣＲを含むＣＩ＝０（輻輳予測無し）の逆方向ＶＰＢＲＭセルを受信したか判断し（３４０）、受信した場合は、シフトレジスタに０を入力し（３３１）、シフトレジスタ内の１の合計はＢ（所定値）以下か判断し（３３２）、Ｂ以下の場合は、ｍｏｄｅ＝１とし（３２６）、そのセルに含まれるＡＣＲをＡＣＲ″とし（３６７）、ＡＮ１″＝［Ｉｎ（ＡＣＲ″／Ａ）／（β＊Ｔ０）］とし（３６８）、３０１に遷移する。一方、Ｂ以下でない場合は、端末側に送出されるＶＰＢＲＭセルに輻輳予測有り信号を挿入し（ＣＩビットを１に設定する）（３３３）、３０１に遷移する。
【０１２７】
次に、ＡＣＲを含むＣＩ＝１（輻輳予測有り）の逆方向ＶＰＢＲＭセルを受信した場合は（３４１）、シフトレジスタに１を入力し（３３４）、ｍｏｄｅ＝２か判断し（３２８）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ＡＮ＝ｍｉｎ（ＡＮ，ＡＮ１″），（ｍｉｎ：小さい方をとる）とし（３７０）、ｍｏｄｅ＝２とし（３２９）、ＡＮｕｐ＝ＡＮ＋ΔＮ＋ΔＮ″、ＡＮｄｗ＝ＡＮ＋ΔＮ″とし（３３０）、３０１に遷移する。
【０１２８】
尚、図１１、図２１はレート制御回路４の動作（図７、図９）に対応している。但しレート制御回路４が仮想セルレートを含むＶＰＦＲＭセルを送出する場合に対応している。
【０１２９】
また、図１５、図１８、図２１においてＡＣＲからＡＮ１＝［ＡＣＲ／（α＊Ｔ０）を求めれば、セル加速度にも対応できる（請求項４）。
【０１３０】
また、図１３から図２１では、ＣＩ＝１のＶＰＢＲＭセルを受信した場合に、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持する例を示したが、現在のＡＮが所定値以下の場合には、現在のＡＮから最初のセル間隔時間テーブルの出力信号が「１」である上方アドレスと、最初のセル間隔時間テーブルの出力信号が「１」である下方アドレスとの間を往復するモードを維持し、現在のＡＮが所定値以上の場合には、現在のＡＮとそれより所定数増加したＡＮとの間を往復するモードを維持してもよい（請求項１５）。
【０１３１】
次に、ＵＰＣ回路５の構成図の他の例を図２２に示す。図２２において、７０はセル解読およびＶＰＢＲＭセル分離回路、７１はＶＰＢＲＭセルのＣＩビット情報およびＡＮ（またはＴｎまたはＡＣＲ）、７２はＶＰＢＲＭセル送信回路、７３はＶＰＢＲＭセル受信回路であり、他の回路は、図１０に同じである。図２２は、ＶＰＢＲＭセルを逆方向セル流からａ点で分離して順方向セル流にｃ点で合流させ、一つのセル流のセルを処理する回路である。動作フローの概略は、図１２から図２１に同じである。
【０１３２】
（第二実施例）
本発明の第二実施例のＵＰＣ回路の構成を図２３に示す。図２３のＵＰＣ回路が適用される網全体構成は、第一実施例の図１と同じである。図２３は、第一実施例の図１０の逆方向セル流を除いた点が異なる。図２３において、８０はアドレス発生回路であり、他は図１０に同じである。
【０１３３】
次に、図２３の動作フローを図２４、図２５を用いて説明する（請求項１、９、１０）。まず、読み出しアドレス６６を初期値Ｓに設定し、アップダウンカウンタの値Ｎを０とし、Ｎｒｍカウンタのカウント値Ｍの値を０とする（４００）。
【０１３４】
次に、送信装置（レート制御回路）よりセルが到着したか判断し（４０１）、到着した場合には、アップダウンカウンタ５７をカウントアップし（Ｎ＝Ｎ＋１）（４０２）、４０３に遷移する。
【０１３５】
次に、アップダウンカウンタのカウント値Ｎが所定値Ｎ０を越えているか判断し（４０３）、Ｎ＞Ｎ０の場合には、送信装置より到着したデータセルを廃棄し（４０４）、４０５に遷移する。
【０１３６】
次に、読み出しアドレスＡＮ（６６）をＡＮ＝ＡＮ＋１により１増加し（４０５）、ＡＮ＞ＡＮｐｃｒ＋ΔＮ（ＡＮｐｃｒ：ピークセルレート（インタフェース速度）に対応するアドレス）か判断し（４０６）、ＡＮ＞ＡＮｐｃｒ＋ΔＮであればＡＮ＝ＡＮｐｃｒとする（４０７）。ＡＮ＞ＡＮｐｃｒ＋ΔＮでなければ４０８に遷移する。
【０１３７】
次に、セル間隔時間テーブル５４の読み出しアドレスＡＮ（６６）に対応するカウントダウン有無信号（５５）を読み出す（４０８）。
【０１３８】
次に、カウントダウン有無信号（５５）が「１」であるか判断し（４０９）、「１」であることを示す場合には、アップダウンカウンタＮの値がＮ＞０か判断し（４１０）、Ｎ＞０の場合には、Ｎ＝Ｎ-１によりを１カウントダウンし（４１２）、４１３に遷移する。
【０１３９】
次に、Ｎｒｍカウンタ５６の値ＭをＭ＝Ｍ＋１に増加し（４１３）、Ｍ≧Ｎｒｍ（Ｎｒｍ：３２程度の所定値）か判断し（４１４）、Ｍ≧Ｎｒｍの場合には、Ｍ＝０とし（４１５）、アップダウンカウンタＮの値がＮ＞０か判断し（４１６）、Ｎ＞０の場合には、Ｎ＝Ｎ-１によりを１カウントダウンし（４１７）、４２０に遷移する。一方、Ｍ≧Ｎｒｍでない場合には、４２０に遷移する。
【０１４０】
次に、ＡＮ１を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（４２０）、受信した場合は、そのセルに含まれるＡＮ１をＡＮ１′とし（４２１）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（４２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（４２３）、３０１に遷移する。
【０１４１】
次に、ＵＰＣ回路の動作フローの他の例を図２４、図２６を用いて説明する（請求項２、９、１０）。図２４は既に説明したのでここでは説明を省略する。Ｔｎ（Ｔｎ＝ＡＮ１＊Ｔ０、Ｔ０：送信装置のセル送出間隔時間テーブルの１セル時間、Ｔｎ：送信装置のセル送出間隔時間テーブルの現在の経過時間、ＡＮ１：送信装置のセル送出間隔時間テーブルの現在のメモリアドレス）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（４２０）、受信した場合は、そのセルに含まれるＴｎをＴｎ′とし（４２４）、ＡＮ１′＝［Ｔｎ′／Ｔ０］、（［ｘ］：ｘの整数値、Ｔ０：セルクロック５２の１セル時間）とし（４２５）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（４２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ１＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（４２３）、４０１に遷移する。
【０１４２】
次に、ＵＰＣ回路の動作フローの他の例を図２４、図２７を用いて説明する（請求項３、９、１０）。図２４は既に説明したのでここでは説明を省略する。ＡＣＲ（ＡＣＲ：送信装置の現在のセルレート）を含む順方向ＶＰＦＲＭセルをセル解読回路５８が受信したか判断し（４２０）、受信した場合は、そのセルに含まれるＡＣＲをＡＣＲ′とし（４２６）、ＡＮ１′＝［Ｉｎ（ＡＣＲ′／Ａ）／（β＊Ｔ０）］、（［ｘ］：ｘの整数値を示す、Ｉｎ：自然対数、Ａ：セル加速比の初速度、β：加速比係数、Ｔ０：セルクロック５２の１セル時間）とし（４２７）、ＡＮ１′＜ＡＮ−ΔＮ′（ΔＮ′：所定値）か判断し（４２２）、ＡＮ１′＜ＡＮ−ΔＮ′の場合には、ＡＮ１＝ＡＮ１′＋ΔＮ″（ΔＮ″：ΔＮ′より小さな所定値）とし（４２３）、４０１に遷移する。
【０１４３】
以上説明した本発明の第一実施例および第二実施例では、送信装置がＮｒｍ＊Ｌ／ＡＣＲの周期でＶＰＦＲＭセルを送出する例を示したが、一定周期でＶＰＦＲＭセルを送出する場合にも適用できる。
【０１４４】
また、以上説明した本発明の第一および第二実施例では、アップダウンカウンタを用いる例を示したが、これをレジスタに置き換えることもできる（請求項５、６、７、８）。
【産業上の利用可能性】
【０１４５】
本発明によれば、送信装置から送出されるセルレートが増加する場合には、ＵＰＣ回路が自走してポリシングし、送信装置から送出されるセルレートが下方にずれた場合には、ＵＰＣ回路が追随するため、セル加速比およびセル加速度のポリシングが可能となる。また、可変速度専用線のＵＰＣ回路に適用できる。
【図面の簡単な説明】
【０１４６】
【図１】本発明の第一実施例が適用される網全体の構成図。
【図２】第一実施例の送信側のレート制御回路の構成図。
【図３】第一実施例の送信側のレート制御回路のセル送出制御回路の構成図。
【図４】第一実施例のセル送出間隔時間テーブル（セル加速比）の構成例を示す図。
【図５】第一実施例のセル送出間隔時間テーブル（セル加速度）の構成例を示す図。
【図６】第一実施例のセル送出間隔時間テーブルの構成例を示す図。
【図７】第一実施例のセル送出制御回路を含む送信側のレート制御回路の動作の１例を示すフロー図。
【図８】第一実施例のセル送出制御回路を含む送信側のレート制御回路の動作の１例を示すフロー図。
【図９】第一実施例のセル送出制御回路を含む送信側のレート制御回路の動作の他の例を示すフロー図。
【図１０】第一実施例のＵＰＣ回路の構成図。
【図１１】第一実施例のＵＰＣ回路の動作を示すフロー図。
【図１２】第一実施例のＵＰＣ回路の動作を示すフロー図。
【図１３】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図１４】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図１５】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図１６】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図１７】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図１８】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図１９】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図２０】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図２１】第一実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図２２】第一実施例のＵＰＣ回路の他の構成を示す図。
【図２３】第二実施例のＵＰＣ回路の構成図。
【図２４】第二実施例のＵＰＣ回路の動作を示すフロー図。
【図２５】第二実施例のＵＰＣ回路の動作を示すフロー図。
【図２６】第二実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【図２７】第二実施例のＵＰＣ回路の動作の他の例を示すフロー図。
【符号の説明】
【０１４７】
１  送信側のノード
２  中継ノード
３  受信側のノード
４  送信側のレート制御回路
５  送信側のＵＰＣ回路
６  ＶＰクロスコネクト回路
７  出力バッファ
８  輻輳予測回路
９  輻輳予測信号挿入回路
１０  受信側のＵＰＣ回路
１１  受信側のレート制御回路
１２  加入者線（アクセス回線）
１３  伝送路
２０  ＶＰＢＲＭセル受信回路
２１  セル送出制御回路
２２  ＶＰＦＲＭセル送出回路
２３  送信バッファ
２４  セル組み立て回路
２５  受信バッファ
２６  セル分解回路
２７  輻輳予測信号挿入回路
３０  入力セル
３２  セル蓄積信号
３３  エンプティー信号
３４  セルクロック
３５  アドレス発生回路
３６  読み出しアドレスＡＮ１
３７  セル送出間隔時間テーブル
３８  セル送出有無信号
３９  輻輳予測無し信号（ＣＩ＝０）
４０  輻輳予測有り信号（ＣＩ＝１）
４１  ＶＰＦＲＭセル送出指示信号
４２  出力セル
５０  ＶＰＦＲＭセル折り返し回路
５１  ＶＰＢＲＭセル受信回路
５２  セルクロック
５３  アドレス発生回路
５４  セル間隔時間テーブル
５５  アップダウンカウンタカウントダウン有無信号
５６  Ｎｒｍカウンタ
５７  アップダウンカウンタ
５８  セル解読回路
５９  カウントダウン信号
６０  カウントアップ信号
６１  ＶＰＦＲＭセルのＡＮ１（またはＴｎまたは  ＡＣＲ）信号
６２  セル廃棄回路
６３  セル廃棄信号
６４  逆方向入力セル
６５  順方向入力セル
６６  読み出しアドレス
７０  セル解読および分離
７１  ＶＰＢＲＭセルのＣＩビット情報およびＡＮ（またはＴｎまたはＡＣＲ）
７２  ＶＰＢＲＭセル送信信号
７３  ＶＰＢＲＭセル受信回路
８０  アドレス発生回路
【図１】
2006229586.tif 000003
【図２】
2006229586.tif 000004
【図３】
2006229586.tif 000005
【図４】
2006229586.tif 000006
【図５】
2006229586.tif 000007
【図６】
2006229586.tif 000008
【図７】
2006229586.tif 000009
【図８】
2006229586.tif 000010
【図９】
2006229586.tif 000011
【図１０】
2006229586.tif 000012
【図１１】
2006229586.tif 000013
【図１２】
2006229586.tif 000014
【図１３】
2006229586.tif 000015
【図１４】
2006229586.tif 000016
【図１５】
2006229586.tif 000017
【図１６】
2006229586.tif 000018
【図１７】
2006229586.tif 000019
【図１８】
2006229586.tif 000020
【図１９】
2006229586.tif 000021
【図２０】
2006229586.tif 000022
【図２１】
2006229586.tif 000023
【図２２】
2006229586.tif 000024
【図２３】
2006229586.tif 000025
【図２４】
2006229586.tif 000026
【図２５】
2006229586.tif 000027
【図２６】
2006229586.tif 000028
【図２７】
2006229586.tif 000029