(57)【要約】【課題】  絶縁膜が埋め込まれたトレンチ（溝）を備えた半導体装置の製造に際し、パーティクルの発生を確実に防止し、半導体装置の製造歩留まりを向上させることができる半導体装置の製造方法を提供する。【解決手段】  半導体基板１０上に形成された複数の開口を有する保護膜１をマスクとして半導体基板１０のエッチングを行い、半導体基板１０に複数のトレンチ７を形成する。次に、複数のトレンチ７を充填するとともに、保護膜１を被覆する絶縁膜２を形成する絶縁膜形成工程と、半導体基板１０の周縁部６の絶縁膜２の膜厚を選択的に減少させる絶縁膜加工工程とを行う。そして、上記保護膜１上の絶縁膜２をＣＭＰ研磨により除去して保護膜１を露出させた後、保護膜１を除去する。【選択図】  図１
2006229041.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、複数の開口を有する保護膜を形成する工程と、
前記保護膜をマスクとしてエッチングを行い、前記半導体基板に複数のトレンチを形成する工程と、
前記複数のトレンチを充填するとともに、前記保護膜を被覆する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜のうち、前記半導体基板の周縁部に位置する絶縁膜の膜厚を選択的に減少させる絶縁膜加工工程と、
前記保護膜上の絶縁膜を研磨により除去し、前記保護膜を露出させる工程と、
前記保護膜を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜加工工程が、
前記絶縁膜形成工程において形成された絶縁膜上にレジスト膜を形成する工程と、
前記トレンチに挟まれた領域に対応する領域の前記レジスト膜に開口を形成する工程と、
前記レジスト膜のうち、前記半導体基板の周縁部に位置するレジスト膜を選択的に除去する工程と、
前記開口が形成され、かつ、前記周縁部が除去されたレジスト膜をマスクとして、前記絶縁膜をエッチングする工程と、
を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記周縁部のレジスト膜を除去する工程が、露光および現像により前記周縁部のレジスト膜を除去する工程を有する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記周縁部のレジスト膜を除去する工程が、有機溶剤により前記周縁部のレジスト膜を除去する工程を有する請求項２に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜加工工程が、前記周縁部の絶縁膜にエッチング液を吐出することにより前記周縁部の絶縁膜の膜厚を減少させる工程を有する請求項１に記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜加工工程が、化学機械研磨により前記周縁部の絶縁膜の膜厚を減少させる工程を有する請求項１に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜加工工程が、前記周縁部の絶縁膜のみを露出させるマスクを介したエッチングにより、前記周縁部の絶縁膜の膜厚を減少させる工程を有する請求項１に記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜加工工程が、さらに、
前記絶縁膜形成工程において形成された絶縁膜上にレジスト膜を形成する工程と、
前記トレンチに挟まれた領域に対応する領域の前記レジスト膜に開口を形成する工程と、
前記開口が形成されたレジスト膜をマスクとして、前記絶縁膜をエッチングする工程とを有し、
これらの工程の後に、前記周縁部の絶縁膜の膜厚を減少させる請求項５から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記保護膜がシリコン窒化膜を含み、前記トレンチがＳＴＩ（Shallow Trench Isolation）を構成する請求項１から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記保護膜を除去する工程が、熱リン酸により前記保護膜を除去する工程を有する請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にトレンチ型素子分離を備えた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置（以下、半導体装置という。）の高集積化による半導体素子パターンの微細化に伴い、各半導体素子を電気的に分離する技術として、トレンチ型素子分離（ＳＴＩ：Shallow Trench Isolation）技術が提案されている。ＳＴＩ技術では、半導体基板の表面に形成したトレンチ（溝）を、シリコン酸化膜等の絶縁物で埋め込んだ後、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法を用いて表面の研磨を行う。これにより、微細な素子分離をほぼ段差を生じることなく形成することができる。
【０００３】
以下、ＳＴＩ形成工程を図３に基づいて簡単に説明する。なお、図３は、一般的なＳＴＩ形成工程を模式的に示す工程断面図であり、特に、半導体基板の周縁部を拡大して示している。
【０００４】
まず、図３（ａ）に示すように、半導体基板１０の表面に保護膜１が形成される。この保護膜１は、後述のトレンチ７を形成する際のマスク、及び、ＣＭＰ法により研磨を行う際の研磨ストッパとして機能する。このため、保護膜１には、半導体基板１０、及びトレンチ７の内部に埋め込まれる後述の絶縁膜２のそれぞれと、エッチングレートが異なる材料膜が使用される。例えば、絶縁膜２がシリコン酸化膜である場合には、保護膜１として、下層からシリコン酸化膜とシリコン窒化膜とが順に形成された積層膜等が使用される。また、保護膜１の膜厚により、半導体基板１０の表面から、完成される素子分離の上面までの高さが規定されることになる。
【０００５】
次に、図３（ｂ）に示すように、保護膜１上に、半導体基板１０のトレンチ形成部に対応する位置に開口を有するレジストパターン１１がフォトリソグラフィ等により形成される。そして、当該レジストパターン１１をマスクとして、保護膜１及び半導体基板１０のエッチングが行われ、半導体基板１０にトレンチ７が形成される。ここで、隣接するトレンチ７の間の領域は、半導体素子が形成される素子形成領域である。
【０００６】
続いて、レジストパターン１１が除去された後、図３（ｃ）に示すように、トレンチ７を充填するとともに保護膜１の上面を被覆するシリコン酸化膜等からなる絶縁膜２が高密度プラズマＣＶＤ（Chemical Vapor Deposition）法等により形成される。このとき、絶縁膜２は被覆面の凹凸を反映した状態で成膜されるため、絶縁膜２の表面にはトレンチ７に対応する凸部２ａが形成される。
【０００７】
この状態の絶縁膜２を、ＣＭＰ法により研磨することも原理的には可能であるが、実際には、絶縁膜２の凸部２ａは、研磨すべき膜厚が大きいため、当該領域の表面積が大きくなると研磨速度が低下してしまう。この結果、半導体基板１０の面内において均一な研磨ができなくなり、凸部２ａの絶縁膜２が完全に研磨されずに保護膜１上に残留してしまう場合がある。
【０００８】
このため、ＣＭＰ法による研磨の前に、絶縁膜２の凸部２ａの膜厚を減少させる加工が行われる。ここでは、図３（ｄ）に示すように、絶縁膜２の凸部２ａに対応する位置に開口を有するレジストパターン１２がフォトリソグラフィ等により形成され、当該レジストパターン１２をマスクとして絶縁膜２が所定の膜厚を残して、ＲＩＥ（Reactive Ion Etching）等のドライエッチングによりエッチングされる（図３（ｅ））。ここで、所定膜厚とは、後述の研磨により絶縁膜２が確実に除去される膜厚である。このような膜厚は、トレンチ７の間隔や深さ、絶縁膜２の膜厚等に依存するため一概には言えないが、ここでは、凸部２ａの膜厚を絶縁膜２の凹部２ｂ（トレンチ７の直上）の上面から保護膜１の上面までの膜厚の１／２程度の膜厚に減少させている。
【０００９】
この後、図３（ｆ）に示すように、レジストパターン１２が除去され、この状態で、ＣＭＰ法により絶縁膜２の研磨が行われる。このとき、保護膜１は、上述したように研磨ストッパとして機能するため、当該研磨により、保護膜１上の絶縁膜２が除去され、トレンチ７の内部に絶縁膜２が埋め込まれた形状が構成される（図３（ｇ））。なお、図３（ｇ）では、絶縁膜２の一部が残留した状態を示しているが、この残留絶縁膜３については後述する。
【００１０】
そして、リン酸系溶液やフッ酸系の希釈溶液を用いたウエットエッチングにより保護膜１を除去することで半導体基板１０の表面が露出され、ＳＴＩ構造が完成する（図３（ｈ））。
【００１１】
以上のようにして、ＳＴＩ構造が完成した後、半導体基板１０の上記素子形成領域に半導体素子を形成する加工が行われる。
【００１２】
なお、上記従来技術は文献公知発明に係る技術ではないため、記載すべき先行技術文献情報はない。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記従来のＳＴＩ形成工程においても、半導体製造工程の他工程と同様に、当該工程中で発生したパーティクル（微粒子）が半導体基板１０の表面上に残留し、半導体装置の製造歩留まりが数％低下する、あるいは、このパーティクルが製造装置に放散され、製造装置が汚染されるという問題が生じている。
【００１４】
本願発明者らは、上記パーティクルの発生原因を検討した結果、研磨が完了した半導体基板１０上に絶縁膜２の膜残りが生じていることが原因であることを見出した。
【００１５】
図４は、半導体基板１０面内におけるＣＭＰを適用した場合の研磨速度を模式的に示す図である。なお、図４(ａ)は、半導体基板１０上の直径方向の位置を、また、図４（ｂ）は、各位置における研磨速度を示している。図４（ｂ）によれば、研磨速度２０は、半導体基板１０の周縁部６において急激に低下しており、特に、半導体基板１０の外周上では、絶縁膜２がほとんど研磨されないことが理解できる。ここで、周縁部６とは、半導体基板１０の外周に形成されている面取り部であるベベル部から３〜５ｍｍ程度の領域である。
【００１６】
この現象は、半導体基板１０のベベル部が、例えば、曲面形状を有しているため、当該領域ではＣＭＰ装置において十分な研磨荷重をかけることができないために生じている。
【００１７】
つまり、半導体基板１０の中央部側において、不要な絶縁膜２がＣＭＰにより完全に除去された状態であっても、半導体基板１０の周縁部６では、絶縁膜２の一部が完全に研磨されず、図３（ｇ）に示すような残留絶縁膜３が形成されるのである。
【００１８】
以上のようにして形成された残留絶縁膜３が、保護膜１を除去する際のウエットエッチングに使用されるエッチング液に可溶である場合、残留絶縁膜３は保護膜１とともに除去される。しかし、残留絶縁膜３が、前記エッチング液に不溶である場合は、残留絶縁膜３の下部の保護膜１だけがサイドエッチングされる。このように、保護膜１のみがサイドエッチングされた場合、残留絶縁膜３は、残留保護膜４に対してオーバハングした形状が形成される（図３（ｇ））。このようなオーバハング構造を有する残留絶縁膜３や残留保護膜４は、外力が加わったときに半導体基板１０から容易に剥がれてしまう。
【００１９】
そして、半導体基板１０から剥離した残留絶縁膜３、残留保護膜４はパーティクルとなり、当該パーティクルが、例えば、半導体基板１０の上記素子形成領域に付着した場合、トランジスタ等の半導体素子が正常に形成されず、製造歩留まりが低下することになる。
【００２０】
本発明は、上記従来の事情を鑑みて提案されたものであって、絶縁膜が埋め込まれたトレンチを備えた半導体装置の製造に際し、パーティクルの発生を抑制し、半導体装置の製造歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明に係る半導体装置の製造方法は、以下の手段を採用している。すなわち、本発明に係る半導体装置の製造方法は、まず、半導体基板上に複数の開口を有する保護膜が形成される。次に、当該保護膜をマスクとして半導体基板のエッチングを行い、前記半導体基板に複数のトレンチ（溝）を形成する。続いて、上記複数のトレンチを充填するとともに、上記保護膜を被覆する絶縁膜を形成する絶縁膜形成工程と、当該絶縁膜のうち、上記半導体基板の周縁部に位置する絶縁膜の膜厚を、選択的に減少させる絶縁膜加工工程とを行う。そして、上記保護膜上の絶縁膜を研磨により除去して当該保護膜を露出させた後、前記保護膜を除去する構成である。
【００２２】
上記絶縁膜加工工程では、例えば、上記絶縁膜形成工程において形成された絶縁膜上にレジスト膜を形成し、当該レジスト膜の上記トレンチに挟まれた領域に対応する位置に開口が形成される。次に、上記レジスト膜のうち、上記半導体基板の周縁部に存在する上記レジスト膜が選択的に除去される。続いて、上記開口が形成され、かつ、上記周縁部が除去されたレジスト膜をマスクとして、上記絶縁膜をエッチングする加工が行われる。
【００２３】
上記周縁部のレジスト膜の除去は、例えば、当該周縁部のレジスト膜に対して、露光および現像を行うことや、上記周縁部のレジスト膜を有機溶剤により溶解させることにより行うことができる。
【００２４】
一方、上記絶縁膜加工工程は、上記周縁部の絶縁膜にエッチング液を吐出することにより当該領域の絶縁膜の膜厚を減少させてもよい。同様に、上記絶縁膜加工工程は、化学機械研磨により当該領域の絶縁膜の膜厚を減少させてもよい。さらには、上記絶縁膜加工工程は、上記周縁部の絶縁膜のみを露出させるマスクを介したエッチングにより、上記周縁部の絶縁膜の膜厚を減少させてもよい。
【００２５】
なお、これらの場合には、上記絶縁膜加工工程が、さらに、前記絶縁膜形成工程において形成された絶縁膜上にレジスト膜を形成する工程と、前記トレンチに挟まれた領域に対応する領域の前記レジスト膜に開口を形成する工程と、前記開口が形成されたレジスト膜をマスクとして、前記絶縁膜をエッチングする工程とを有し、これらの工程の後に、前記周縁部の絶縁膜の膜厚を減少させることが好ましい。
【００２６】
以上の半導体装置の製造方法は、上記保護膜がシリコン窒化膜を含み、上記トレンチがＳＴＩ（Shallow Trench Isolation）を構成する場合に特に好適である。また、上記保護膜の除去は、熱リン酸をエッチング液に使用したウエットエッチングを採用することができる。
【発明の効果】
【００２７】
本発明によれば、保護膜上に成膜された不要な絶縁膜を研磨により除去する際に、基板全面にわたってほぼ完全に絶縁膜を除去することができる。
【００２８】
したがって、半導体基板の周縁部に残留絶縁膜や残留保護膜が形成されることがなく、残留絶縁膜や残留保護膜が剥離してパーティクルとなることもない。このように、パーティクルの発生が抑制された結果、大幅な歩留まり向上効果を得ることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明に係る半導体装置の製造方法を、図面を参照しながら詳細に説明する。図１は、本発明の一実施の形態に係る半導体装置の製造方法を模式的に示す工程断面図である。図１では、上述の図３と同様に、半導体基板の周縁部を拡大して示している。
【００３０】
本発明に係る半導体装置の製造方法は、まず、上記従来の半導体装置の製造方法と同様に、シリコンからなる半導体基板１０の表面上に、素子分離構造形成のための保護膜１が形成された後、トレンチ７が形成される（図１（ａ））。
【００３１】
保護膜１は、例えば、ホットウォール型ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）装置により、シリコン酸化膜とシリコン窒化膜とが半導体基板１０側から順に成膜された積層膜により構成される（図１では、保護膜１を単層で示している。）。ここでは、ＣＶＤ炉内にシリコン基板を配置し、シランガス（ＳｉＨ4）と酸素（Ｏ2）とを導入して、まず、シリコン酸化膜を例えば数十ｎｍ堆積し、続いて、シランガス（ＳｉＨ4）とアンモニアガス（ＮＨ4）とを導入して、シリコン窒化膜を数十ｎｍ堆積させる。このとき、半導体基板１０上には、シリコン酸化膜及びシリコン窒化膜からなる保護膜１は、半導体基板の全面に成膜される。なお、保護膜１の膜材料としては、上記の他、アモルファスシリコン膜やシリコン酸窒化膜等を使用することもできる。
【００３２】
次に、保護膜１上に、素子分離構造の形成位置に対応する領域に開口を有するレジストパターン１１がフォトリソグラフィ等により形成される。そして、レジストパターン１１をマスクとして保護膜１と半導体基板１０とが順にエッチングされ、半導体基板１０に、例えば、４００ｎｍ程度の深さを有するトレンチ７が形成される。
【００３３】
レジストパターン１１が除去された後、図１（ｂ）に示すように、トレンチ７を充填する絶縁膜２が成膜される。絶縁膜２は、例えば、シリコン酸化膜からなり、段差埋め込み性の観点から、高密度プラズマを用いたＣＶＤ法等の優れた段差被覆性を有する成膜法により成膜される。このとき、絶縁膜２は、被覆面の形状を反映した状態で成膜されるため、絶縁膜２の表面には、凸部２ａが形成される。なお、絶縁膜２の膜厚は、例えば、７００ｎｍ程度である。
【００３４】
続いて、絶縁膜２上に、図１（ｃ）に示すように、レジストパターン１２が形成される。レジストパターン１２は、保護膜１上に形成された絶縁膜２の凸部２ａに対応する領域に開口を有するパターンとなっている。このレジストパターン１２は、半導体基板１０の最外周に存在する凸部２ａ上まで形成される。
【００３５】
さて、本発明に係る製造方法では、図１（ｄ）に示すように、この状態で、半導体基板１０の周縁部６（半導体基板のベベル部から数ｍｍ幅の領域。図４（ａ）参照。）のレジストパターン１２が除去される。当該周縁部６のレジストパターン１２の除去は、例えば、有機溶剤を用いたエッジリンスや、該当領域に存在するレジストパターンのみを露光（以下、周辺露光という。）及び現像することにより行うことができる。
【００３６】
上記エッジリンスでは、例えば、半導体基板１０を回転させながら周縁部６のみに有機溶剤を吐出させることで、当該領域のレジストパターン１２が溶解除去される。また、上記周辺露光では、半導体基板１０を回転させながら周縁部６のみを再度露光し、この後に現像することで当該領域のレジストパターン１２が除去される。
【００３７】
なお、本実施の形態では、レジストパターン１２の形成が完了した後に、周縁部６のレジストパターンを除去する例を示しているが、図１（ｄ）に示すような、周縁部６のレジストパターン１２が除去されたレジストパターンを形成可能であれば、工程順は任意である。例えば、レジストパターン１２を形成するための露光及び現像を行う前、すなわち、レジストパターン１２を形成するためのレジスト膜が塗布されたときに、周縁部６のレジスト膜を除去し、その後に、レジストパターン１２の露光及び現像を行ってもよい。また、周辺露光を用いる場合は、レジストパターン１２を形成するための露光と周辺露光とを行った後に、一括して現像を行ってもよい。
【００３８】
以上のようにして、周縁部６のレジストパターン１２を除去した後、残留しているレジストパターン１２をマスクとして絶縁膜２がエッチングされる。このとき、絶縁膜２のエッチングは、保護膜１が露出する前、すなわち、数十ｎｍの膜厚を残して停止させる（図１（ｅ））。なお、ここでのエッチングは、例えば、ＣＨＦ3とＯ2との混合ガスを用いたプラズマエッチング等により行うことができる。
【００３９】
この後、図１（ｆ）に示すように、レジストパターン１２を除去し、ＣＭＰ法により絶縁膜２を研磨除去すると、図１（ｇ）に示すように、保護膜１が研磨ストッパとなりほぼ半導体基板１０全面にわたって絶縁膜２が除去されるとともに、トレンチ７内部に絶縁膜２が埋め込まれた構造が完成される。
【００４０】
以上のようにして形成されたトレンチ型素子分離の間の素子形成領域には、公知の方法により、トランジスタ等の半導体素子が形成される。
【００４１】
以上のようにして、研磨が完了した後、図１（ｈ）に示すように、保護膜１がエッチング除去される。例えば、保護膜１が、上述のようにシリコン酸化膜とシリコン窒化膜との積層膜で構成されている場合、まず、熱リン酸をエッチング液としてシリコン窒化膜をエッチング除去し、次いでフッ酸系のエッチング液でシリコン酸化膜をエッチング除去すればよい。なお、本発明を適用した場合であっても、半導体基板１０のベベル部には、絶縁膜２が残留することになるが、この残留絶縁膜３下の保護膜１は、サイドエッチングにより除去されるため、残留絶縁膜３は、保護膜１のエッチング除去と同時に除去されることになる。
【００４２】
以上説明したように、本発明によれば、半導体基板１０上に、従来のような、剥離を生じる残留絶縁膜や残留保護膜が存在しないため、パーティクルの発生を防止することができる。そして、このように、パーティクルの発生が阻止された結果、大幅な歩留まり向上効果を得ることができる。
【００４３】
なお、本実施の形態では、半導体基板１０の周辺部を除く中央部に形成された、保護膜１上の絶縁膜２の凸部２ａをエッチングすると同時に、半導体基板１０の周縁部６の絶縁膜２を除去する方法を採用した。これは、上述したように、絶縁膜２の凸部２ａの膜厚を減少させることにより、研磨後の半導体基板１０の中央部に絶縁膜２が残留することを防止できるためであり、本発明は、凸部２ａの膜厚を減少させる工程がない場合にも適用可能である。
【００４４】
ところで、上記実施の形態では、半導体基板１０の周縁部６に存在するレジストパターン１２を除去することにより、周縁部６の絶縁膜２の膜厚を選択的に減少させる方法を採用した事例を説明した。しかしながら、本発明は、以下に示す工程を採用することも可能である。以下、図２に基づいて、本発明の変形例について説明する。
【００４５】
図２（ａ）は、本発明に係る半導体装置の製造方法の第１の変形例を示す図である。本製造方法では、まず、図１（ａ）〜（ｃ）において説明した工程により、絶縁膜２の凸部２ａに対応する位置に開口を有するレジストパターン１２が形成され、当該レジストパターン１２をマスクとして、絶縁膜２の凸部２ａがエッチングされる（図３（ｆ）参照）。
【００４６】
そして、レジストパターン１２を除去した後、図２（ａ）に示すように、半導体基板１０を回転させながら、１ｍｍ程度の小孔ノズル１４から半導体基板１０の周縁部６のみにＨＦ系薬液１５等のエッチング溶液を吐出し、周縁部６の絶縁膜２を溶解除去する。
【００４７】
その後、図１（ｇ）および（ｈ）において説明した工程を行い、半導体基板１０の全面にわたって絶縁膜２が研磨除去され、保護膜１がエッチング除去される。
【００４８】
また、図２（ｂ）は、第２の変形例を示す図である。この例では、第１の変形例と同様に、まず、図１（ａ）〜（ｃ）の工程により、絶縁膜２の凸部２ａのエッチングが行われた後、レジストパターン１２が除去される。
【００４９】
この状態で、図２（ｂ）に示すように、半導体基板１０に、半導体基板１０の中央部のみを被覆する（周縁部６のみが露出する）レジストパターン１６が形成される。そして、当該レジストパターン１６をマスクとして周縁部６の絶縁膜２がエッチング除去される。この際のエッチングは、ドライエッチングとウエットエッチングのいずれを用いてもよい。
【００５０】
この後の工程では、上記第１の変形例と同様に、半導体基板１０の全面にわたって絶縁膜２が研磨除去されるとともに、保護膜１がエッチング除去される。
【００５１】
さらに、図２（ｃ）は、第３の変形例を示す図である。この変形例においても、上述の各変形例と同様に、図１（ａ）〜（ｃ）の工程により、絶縁膜２の凸部２ａのエッチングが行われた後、レジストパターン１２が除去される。
【００５２】
次に、図２（ｃ）に示すように、研磨パッド１７を半導体基板１０の外周から数ｍｍの部分に押圧し、半導体基板１０を回転させながらこの部分の絶縁膜２を研磨することで周縁部６の絶縁膜２を除去する。ここで、研磨パッド１７は、絶縁膜２の研磨中に、研磨パッド１７自体も回転できることが好ましい。研磨パッド１７の構造としては、例えば、軸心周りに回転自在に設けられた、円柱状、円筒状、あるいは円錐台状等の支持部材の外周面に、研磨布を支持させた構成を採用することができる。
【００５３】
この後、上述の各変形例と同様に、半導体基板１０の全面にわたって絶縁膜２が研磨除去された後、保護膜１がエッチング除去される。
【００５４】
以上説明したように、第１〜第３の変形例によっても、周縁部６の絶縁膜２が除去されているため、剥離を生じる残留絶縁膜や残留保護膜が、半導体基板上に形成されない。したがって、図１により説明した製造方法と同様に、パーティクルの発生を防止することができる。なお、上記変形例の説明では、絶縁膜２の凸部２ａの膜厚を減少させた後で周縁部６の絶縁膜２を除去したが、周縁部６の絶縁膜２を除去した後で、絶縁膜２の凸部２ａの膜厚を減少させても同様の効果を得ることができる。また、上記では、周縁部６の絶縁膜２を除去する記載としたが、完全に除去される必要は無く、研磨工程において、除去可能な膜厚を有する絶縁膜２が残留していてもよい。
【００５５】
なお、本発明は以上で説明した実施の形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。例えば、トレンチ７に充填される絶縁体の材質は任意であり、シリコン窒化膜等を採用することもできる。この場合、保護膜１は、シリコン窒化膜とシリコン酸化膜とが順に積層された積層膜とすればよい。また、レジストパターン１１、１２、保護膜１、及びトレンチ７等のエッチング方法や成膜方法等は、上述のプロセスに限らず、公知の等価なプロセスにより置換可能である。
【００５６】
また、上記実施の形態では、本発明をトレンチ型素子分離の形成に適用した場合について説明したが、本発明に係る半導体装置の製造方法は、トレンチ型素子分離の形成のみに限定されるものではない。本発明は、半導体基板に形成された各種の溝に絶縁膜を埋め込み、その表面を平坦化するいかなる場合にも適用することができる。
【産業上の利用可能性】
【００５７】
本発明は、パーティクルの発生を抑制できるという効果を有し、半導体基板に形成された各種の溝に絶縁膜を埋め込み、その表面の平坦化を行うあらゆるプロセスにおいて適用である。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る素子分離を形成する製造工程を模式的に示す工程断面図。
【図２】本発明の他の変形例を説明する断面図。
【図３】従来の素子分離を形成する製造工程を模式的に示す工程断面図。
【図４】半導体基板の直径方向の位置と研磨レートの関係を示す図。
【符号の説明】
【００５９】
１  保護膜
２  絶縁膜
１１、１２、１６  レジストパターン
３  残留絶縁膜
４  残留保護膜
６  周縁部
７  トレンチ
１０  半導体基板
【図１】
2006229041.tif 000003
【図２】
2006229041.tif 000004
【図３】
2006229041.tif 000005
【図４】
2006229041.tif 000006