(57)【要約】【課題】  高精度に増幅された復調信号を生成するためのパルス信号を出力可能で、しかも、簡単な回路構成、かつ、ノイズの少ないデジタルスイッチングアンプを実現する。【解決手段】  スイッチング回路４は、電源回路３からの電源電圧Ｖｈをスイッチングして、パルス信号Ｓｏを生成している。減衰器６は、パルス信号Ｓｏを所定の減衰率で減衰して帰還信号Ｓｆを生成する。デルタシグマ変調回路２およびドライバ回路５は、帰還信号Ｓｆと入力信号Ｓｉとに基づいて、上記スイッチング動作を制御する。さらに、電源回路３には、無入力時の帰還信号Ｓｆのレベルが最大入力振幅レベルを超えないように、レギュレーションカーブが設定されたトランス３１と、トランス３１の出力を整流して直流電圧を生成する整流回路３２とが設けられ、当該直流電圧が、電源電圧Ｖｈとして、スイッチング回路４に入力される。【選択図】  図１
2006238501.tif 000002
【特許請求の範囲】
【請求項１】
電源と、
当該電源から供給される電源電圧をスイッチングしてパルス信号を生成するスイッチング手段と、
上記パルス信号を予め定める減衰率で減衰して帰還信号を生成する帰還手段と、
入力信号と上記帰還信号との差を積分する積分手段、当該積分手段の出力を予め定める周期で量子化する量子化手段、および、当該量子化手段の出力に基づいて、上記スイッチング手段のスイッチング動作を制御する制御手段を有する変調手段とを備え、
上記電源には、トランスと、当該トランスの出力を整流して直流電圧を生成し、当該直流電圧を上記電源電圧として上記スイッチング手段へ印加する整流回路とが設けられ、
上記入力信号が無信号の状態における上記帰還信号のレベルが、上記変調手段の最大入力振幅レベルを超えない値になるように、上記トランスのレギュレーションカーブが設定されていることを特徴とするデジタルスイッチングアンプ。
【請求項２】
上記パルス信号は、パルス搬送波の単位時間あたりのパルス数が入力信号に応じた値となるパルス信号である、ことを特徴とする請求項１に記載のデジタルスイッチングアンプ。
【請求項３】
上記パルス信号は、パルス信号の繰り返し時間率が入力信号に応じた値となるパルス信号である、ことを特徴とする請求項１に記載のデジタルスイッチングアンプ。
【請求項４】
上記パルス信号は、パルスのスペースが入力信号に応じた値となるパルス信号である、ことを特徴とする請求項１に記載のデジタルスイッチングアンプ。
【請求項５】
上記パルス信号は、パルスの持続時間が入力信号に応じた値となるパルス信号である、ことを特徴とする請求項１に記載のデジタルスイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に応じてスイッチングされたパルス信号を出力するデジタルスイッチングアンプに関するものである。
【背景技術】
【０００２】
従来から、例えば、音声信号などの入力信号を増幅するために、デジタルスイッチングアンプが使用されている。図６に示すように、従来のデジタルスイッチングアンプ１０１では、スイッチング回路１０４がドライバ回路１０５の指示に応じて、スイッチング電源回路１０３から供給される電源電圧Ｖｈをスイッチングして、パルス信号Ｓｏを生成している。
【０００３】
当該パルス信号Ｓｏは、減衰器１０６によって減衰された後、帰還信号Ｓｆとして、デルタシグマ変調回路１０２に印加される。デルタシグマ変調回路１０２は、入力信号Ｓｉと帰還信号Ｓｆとの差を積分すると共に、積分結果を量子化して、量子化結果を示す量子化出力信号Ｓｑを出力する。ドライバ回路１０５は、当該量子化出力信号Ｓｑに基づいて、スイッチング回路１０４のスイッチング動作を制御する。
【０００４】
これにより、デジタルスイッチングアンプ１０１は、入力信号Ｓｉをノイズシェープした信号をパルス増幅した信号を、パルス信号Ｓｏとして出力できる。当該パルス信号Ｓｏは、ローパスフィルタ１０７を介して復調信号Ｓｄに変換された後、スピーカ１０８で再生される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の構成では、スイッチング回路１０４が、スイッチング電源回路１０３からの電源電圧をスイッチングして、パルス信号Ｓｏを生成している。したがって、安定した波高値のパルス信号Ｓｏを出力できる一方で、複雑な回路構成のスイッチング電源回路１０３が必要になり、デジタルスイッチングアンプ１０１の製造コストが高騰する虞れがある。
【０００６】
さらに、スイッチング電源回路１０３は、電源電圧を安定化させるために、入力される電力をスイッチングしているので、スイッチング電源回路１０３自体から大きなノイズが発生する。したがって、十分なノイズ対策を施さないと、スイッチング回路１０４で発生するノイズと、スイッチング電源回路１０３で発生するノイズとが相互干渉して、デジタルスイッチングアンプ１０１が安定して動作できなくなる虞れもある。また、ノイズ対策が十分でないと、スイッチング電源回路１０３が商用電源系統からの電力によって動作している場合、スイッチング電源回路１０３から発生するノイズが商用電源系統に漏れる虞れもある。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、高精度に増幅された復調信号を生成するためのパルス信号を出力可能で、しかも、簡単な回路構成、かつ、ノイズの少ないデジタルスイッチングアンプを実現することにある。
【課題を解決するための手段】
【０００８】
本発明に係るデジタルスイッチングアンプは、上記課題を解決するために、電源と、当該電源から供給される電源電圧をスイッチングしてパルス信号を生成するスイッチング手段と、上記パルス信号を予め定める減衰率で減衰して帰還信号を生成する帰還手段と、上記入力信号と上記帰還信号とに基づいて、上記スイッチング手段のスイッチング動作を制御する変調手段とを備え、上記電源には、トランスと、当該トランスの出力を整流して直流電圧を生成し、当該直流電圧を上記電源電圧として上記スイッチング手段へ印加する整流回路とが設けられ、上記入力信号が無信号の状態における上記帰還信号のレベルが、上記変調手段の最大入力振幅レベルを超えない値になるように、上記トランスのレギュレーションカーブが設定されている。
【０００９】
なお、上記パルス信号は、例えば、パルス数変調された信号のように、パルス搬送波の単位時間あたりのパルス数が入力信号に応じた値であってもよいし、パルス周波数変調された信号のように、パルス信号の繰り返し時間率が入力信号に応じた値であってもよい。また、パルススペース変調された信号のように、パルスのスペースが入力信号に応じた値であってもよいし、パルス幅変調された信号のように、パルスの持続時間が入力信号に応じた値であってもよい。
【００１０】
また、パルス信号は、１つの伝送線で伝送される信号であってもよいし、２本の伝送線で伝送される差動信号であってもよい。なお、パルス信号が差動信号の場合は、帰還信号も差動信号として変調手段に帰還される。
【００１１】
また、上記変調手段は、上記パルス信号から高周波成分を除去して生成される復調信号が入力信号に比例するように、上記スイッチング手段のスイッチング動作を制御するものであってもよい。
【００１２】
上記構成において、スイッチング手段は、変調手段の指示に応じて、電源からの電源電圧をスイッチングすることによって、パルス信号を生成する。さらに、帰還手段は、上記パルス信号を予め定まる減衰率で減衰して帰還信号を生成し、上記変調手段に与える。一方、変調手段は、入力信号と当該帰還信号とに基づいて、スイッチング手段のスイッチング動作を制御する。一例として、パルス数変調の場合、上記スイッチング動作の制御によって、パルス信号のパルス数は、上記復調信号が入力信号に比例した値になるようなパルス数に制御される。
【００１３】
ここで、上記電源によって、上記スイッチング手段に印加される電源電圧は、スイッチング電源が出力を帰還制御することにより安定化させた安定化電圧とは異なり、上記整流回路がトランスの出力を整流して生成した非安定電圧である。したがって、例えば、電源の負荷変動や、トランスへ入力される交流電力の変動などによって、電源電圧の電圧値が変化し、これに供なって、パルス信号の波高値も変化してしまう。
【００１４】
ところが、上記構成では、パルス信号を予め定められた減衰率で減衰して生成された帰還信号が、変調手段に入力されている。したがって、入力信号と帰還信号とに基づいて、変調手段がスイッチング手段のスイッチング動作を制御することによって、パルス信号の波高値の変化に起因する復調信号の変動を打ち消すことができる。
【００１５】
この結果、電源の負荷などによって電圧レベルが変化するトランス使用電源によって、スイッチング手段がスイッチングする電源電圧を生成しているにも拘わらず、デジタルスイッチングアンプは、上記復調信号が入力信号に比例した値になるようなパルス信号を出力できる。
【００１６】
また、入力信号が無信号の時（無入力時）には、復調信号のレベルが小さくなるようなパルス信号が生成されるので、スイッチング手段によって電源電圧が出力される期間が、無入力ではない場合（信号入力状態）よりも短くなり、スイッチング手段へ電源電圧を供給する電源の負荷が軽くなる。ここで、上記電源はトランスと整流回路とを含むトランス使用電源なので、無入力時には、電源電圧のレベルが信号入力状態の場合よりも上昇してしまう。
【００１７】
ところが、上記トランスのレギュレーションカーブは、上記入力信号が無信号の状態における上記帰還信号のレベルが、上記変調手段の最大入力振幅レベルを超えない値になるように設定されている。したがって、上記電源電圧のレベル上昇に伴ない、パルス信号および帰還信号のレベルが上昇したとしても、変調手段は、帰還信号と入力信号とに基づいて、正しくスイッチング手段を制御できる。したがって、信号入力状態の合間に無入力の状態があったとしても、デジタルスイッチングアンプは、復調信号が入力信号を高い精度で増幅した信号になるようなパルス信号を出力できる。
【００１８】
なお、例えば、スピーカなど、パルス信号を利用する回路が、例えば、ローパスフィルタなどによって当該パルス信号から高周波成分を除去すると、入力信号を高精度に増幅した復調信号が生成される。
【００１９】
さらに、上記構成では、高精度に増幅された復調信号を生成するためのパルス信号が出力されるにも拘わらず、電源としてトランス使用電源が用いられている。したがって、スイッチング電源を使用する場合よりも、簡単な回路構成で、発生されるノイズの少ないデジタルスイッチングアンプを実現できる。
【００２０】
本発明に係るデジタルスイッチングアンプは、以上のようなデジタルスイッチングアンプにおいて、上記変調手段として、入力信号と上記帰還信号との差を積分する積分手段、当該積分手段の出力を予め定める周期で量子化する量子化手段、および、当該量子化手段の出力に基づいて、上記スイッチング手段のスイッチング動作を制御する制御手段を有する変調手段を備えていることを特徴としている。
【００２１】
なお、上記積分手段は、１次の積分演算を行うものであってもよいし、高次の積分演算を行うものであってもよい。また、当該構成の場合、上記スイッチング手段は、上記電源から電源電圧が印加される端子と、上記パルス信号を出力する出力端子との間に設けられ、上記量子化手段の量子化結果に基づいて、導通および遮断が制御されるスイッチなどによって実現できる。さらに、パルス信号は、１つの伝送線で伝送される信号であってもよいし、２本の伝送線で伝送される差動信号であってもよい。なお、パルス信号が差動信号の場合は、帰還信号も差動信号として変調手段に帰還される。
【００２２】
当該構成では、入力信号と上記帰還信号との差を積分手段が積分し、積分手段の積分結果が、量子化手段によって、予め定める周期で量子化される。さらに、制御手段は、量子化結果に基づいて、スイッチング手段のスイッチング動作を制御する。これによって、スイッチング手段は、例えば、パルス数変調されたパルス信号を出力できる。
【００２３】
この場合も、上述のデジタルスイッチングアンプと同様、帰還信号は、パルス信号を所定の減衰率で減衰して生成された信号である。また、無入力時には、電源の負荷が軽くなるが、トランスのレギュレーションカーブは、上述のデジタルスイッチングアンプと同様に設定されている。
【００２４】
したがって、本発明のデジタルスイッチングアンプは、高精度に増幅された復調信号を生成するためのパルス信号を出力可能で、しかも、簡単な回路構成、かつ、ノイズの少ないデジタルスイッチングアンプを実現できるという効果を奏する。
【００２５】
また、本発明のデジタルスイッチングアンプは、量子化手段を備えているので、量子化の周波数を入力信号の周波数に比べて十分高く設定することにより、ノイズシェープされたパルス信号を出力できるという効果を奏する。
【発明の効果】
【００２６】
本発明に係るデジタルスイッチングアンプは、以上のように、電源と、当該電源から供給される電源電圧をスイッチングしてパルス信号を生成するスイッチング手段と、上記パルス信号を予め定める減衰率で減衰して帰還信号を生成する帰還手段と、上記パルス信号から高周波成分を除去して生成される復調信号が入力信号に比例するように、当該入力信号と上記帰還信号とに基づいて、上記スイッチング手段のスイッチング動作を制御する変調手段とを備え、上記電源には、トランスと、当該トランスの出力を整流して直流電圧を生成し、当該直流電圧を上記電源電圧として上記スイッチング手段へ印加する整流回路とが設けられ、上記入力信号が無信号の状態における上記帰還信号のレベルが、上記変調手段の最大入力振幅レベルを超えない値になるように、上記トランスのレギュレーションカーブが設定されている構成である。
【００２７】
また、本発明に係るデジタルスイッチングアンプは、以上のように、上記変調手段に代えて、入力信号と上記帰還信号との差を積分する積分手段、当該積分手段の出力を予め定める周期で量子化する量子化手段、および、当該量子化手段の出力に基づいて、上記スイッチング手段のスイッチング動作を制御する制御手段を有する変調手段を備えている構成である。
【００２８】
当該構成によれば、帰還信号は、パルス信号を所定の減衰率で減衰して生成された信号である。また、無入力時には、電源の負荷が軽くなるが、トランスのレギュレーションカーブは、無入力時における帰還信号のレベルが、上記変調手段の最大入力振幅レベルを超えない値になるように設定されている。
【００２９】
したがって、上述のデジタルスイッチングアンプと同様に、高精度に増幅された復調信号を生成するためのパルス信号を出力可能で、しかも、簡単な回路構成、かつ、ノイズの少ないデジタルスイッチングアンプを実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００３０】
本発明の一実施形態について図１ないし図５に基づいて説明すると以下の通りである。すなわち、本実施形態に係るデジタルスイッチングアンプ１は、図１に示すように、入力端子Ｔｉから入力される信号Ｓｉをノイズシェープし、パルス増幅することにより、入力信号Ｓｉに応じたパルス信号Ｓｏを出力端子Ｔｏから出力する回路であって、上記入力信号Ｓｉおよび後述の帰還信号Ｓｆの差を積分し、積分結果を量子化するデルタシグマ変調回路（変調手段）２と、電源回路（電源）３と、デジタルスイッチングアンプ１の出力信号（パルス信号Ｓｏ）として、当該電源回路３からの両電源電圧Ｖｈ・Ｖｌのうちのいずれかのレベルの信号を出力するスイッチング回路（スイッチング手段）４と、デルタシグマ変調回路２が出力する量子化出力信号Ｓｑに基づいて、スイッチング回路４を制御して、上記パルス信号Ｓｏの立ち上がりおよび立ち下がりを制御するドライバ回路（変調手段；制御手段）５と、上記パルス信号Ｓｏを所定の減衰率で減衰させて帰還信号Ｓｆを生成する減衰器（帰還手段）６とを備えている。上記パルス信号Ｓｏは、ローパスフィルタ７を介し、復調信号Ｓｄとして、スピーカ８に伝えられ、スピーカ８は、受け取った信号を音声信号として再生する。
【００３１】
上記デルタシグマ変調回路２は、オペアンプより構成される接合器を複数使用して入力信号Ｓｉをノイズシェープする回路であって、例えば、入力信号Ｓｉから帰還信号Ｓｆを減算する差分器２１と、差分器２１の出力信号を高次積分する積分器・加算器群２２と、積分器・加算器群２２の出力信号を量子化する量子化器２３とを備えている。
【００３２】
上記量子化器２３は、例えば、２値の量子化器であって、量子化出力信号Ｓｑとして、予め定められた、しきい値を超えているか否かを示す信号を出力する。また、量子化器２３が入力信号を量子化する際のサンプリング周波数は、量子化雑音に微分特性すなわち高域上がりの特性を与えることによって、デルタシグマ変調回路２の出力信号を再生する場合のノイズを可聴領域以上の周波数帯域に追い出し、ノイズシェープできる程度に高い周波数に設定されている。なお、上記差分器２１および積分器・加算器群２２が特許請求の範囲に記載の積分手段に対応し、量子化器２３が量子化手段に対応する。
【００３３】
一方、２値に量子化する場合、スイッチング回路４には、例えば、電源回路３から高電位側の電源電圧Ｖｈが印加される端子と出力端子Ｔｏとの間に配されたスイッチＳＷ１、および、電源回路３から低電位側の電源電圧Ｖｌが印加される端子と出力端子Ｔｏとの間に配されたスイッチＳＷ２が設けられている。上記両スイッチＳＷ１・ＳＷ２は、例えば、ＦＥＴ（Field Effect Transistor ）で構成されており、ドライバ回路５は、各スイッチＳＷ１・ＳＷ２のゲート電位を制御するなどして、それぞれの導通／遮断を制御する。
【００３４】
２値に量子化する構成では、ドライバ回路５は、しきい値を超えたことを示す量子化出力信号Ｓｑが出力された場合、スイッチＳＷ１を導通させ、スイッチＳＷ２を遮断する。これにより、パルス信号Ｓｏのレベルは、電源電圧Ｖｈになる。これとは逆に、しきい値を下回っていることを示している場合、ドライバ回路５は、スイッチＳＷ１を遮断し、スイッチＳＷ２を導通させる。これにより、パルス信号Ｓｏのレベルは、電源電圧Ｖｌになる。
【００３５】
また、減衰器６は、パルス信号Ｓｏを予め定める分圧比で分圧して、帰還信号Ｓｆを生成している。具体的には、減衰器６は、例えば、互いに直列に接続された抵抗Ｒ１およびＲ２から構成されている。当該直列回路の抵抗Ｒ１側の端部は、出力端子Ｔｏに接続されており、他端は、接地されている。また、両抵抗Ｒ１・Ｒ２の接続点は、デルタシグマ変調回路２に接続されている。これにより、減衰器６は、各抵抗の抵抗値をそれぞれの参照符号で示すと、Ｒ２／（Ｒ１＋Ｒ２）〔倍〕の減衰量αでパルス信号Ｓｏを減衰した信号を、帰還信号Ｓｆとして出力できる。なお、減衰器６の減衰量（分圧比）αは、後述するように、デジタルスイッチングアンプ１の増幅率に応じて設定されている。
【００３６】
本実施形態に係るローパスフィルタ７は、例えば、一次のＬＣフィルタであって、ローパスフィルタ７の入出力間に配されたコイルＬ１、並びに、コイルＬ１の出力側と接地レベルとの間に配されたコンデンサＣ１を備えている。これにより、デルタシグマ変調回路２が入力信号Ｓｉを正しくデルタシグマ変調していれば、入力信号Ｓｉに比例した復調信号Ｓｄをスピーカ８に与えることができる。
【００３７】
さらに、本実施形態に係るデジタルスイッチングアンプ１では、上記電源回路３として、トランス使用電源が採用されている。上記電源回路３は、商用電源系統からの交流電力を降圧するトランス３１と、降圧された交流電力を整流して、直流電力に変換する整流回路３２とを備えている。
【００３８】
ここで、上記トランス３１のレギュレーションカーブは、例えば、商用電源系統に接続される一次側巻線Ｎ１の巻数と整流回路３２に接続される二次側巻線Ｎ２の巻数との比率、巻き方、あるいは、巻線Ｎ１・Ｎ２により形成される磁気回路に鎖交する磁性体の材質や形状などの要素を調整するなどして、基準の入力信号Ｓｉとして予め想定された信号が入力されている状態（基準状態）で、デジタルスイッチングアンプ１が、スピーカ８端での定格出力となる電力のパルス信号Ｓｏを出力できるように設定されている。なお、上記基準の入力信号Ｓｉは、デジタルスイッチングアンプ１の用途で、通常入力されると想定される信号であって、デジタルスイッチングアンプ１の用途に応じて想定される。
【００３９】
例えば、デジタルスイッチングアンプ１の出力信号（Ｓｏ）がスピーカ８で再生される場合、一例として、スピーカ８端での定格出力が、６Ω負荷にて２５Ｗであり、定格出力２５Ｗを出すために、整流後の直流電圧を約１３Ｖに設定する必要があるとすると、図２中、点Ａで示すように、上記通常状態で、電源回路３の出力電圧Ｖ（＝Ｖｈ−Ｖｌ）が１３Ｖとなるように、トランス３１のレギュレーションカーブが設定される。これにより、上記通常状態において、デルタシグマ変調回路２は、１ビットのパルス信号Ｓｏとして、波高値が１３Ｖの信号を出力できる。
【００４０】
また、トランスを使用した電源回路は、負荷の変動によって整流後の電圧が変化し、図２に示すレギュレーションカーブのように、軽負荷の出力電圧は、重負荷の場合よりも大きくなるが、上記トランス３１のレギュレーションカーブは、図２中、点Ｂに示すように、上記各要素を調整するなどして、入力信号Ｓｉが無信号の状態（無入力状態）、すなわち、スピーカ８での出力が０Ｗとなるような入力信号Ｓｉが印加されている状態であっても、帰還信号Ｓｆのレベルが、デルタシグマ変調回路２の最大入力振幅レベルを越えないように設定されている。
【００４１】
以下では、図３に示すように、図１に示すデルタシグマ変調回路２の差分器２１および積分器・加算器群２２に代えて、入力信号Ｓｉと帰還信号Ｓｆとの差を高次積分して出力するデルタシグマ演算部（積分手段）２４を設けた場合を例にして、デルタシグマ変調回路２の入力段の構成例を説明する。
【００４２】
すなわち、上記入力段２５は、オペアンプＡ１１を用いた減算および積分回路である。当該オペアンプＡ１１の反転入力端子および出力端子間には、コンデンサＣ１１が設けられており、反転入力端子は、コンデンサＣ１２を介して接地されている。また、反転入力端子には、抵抗Ｒ１１を介して、帰還信号Ｓｆが印加されており、非反転入力端子には、抵抗Ｒ１２を介して、入力信号Ｓｉが印加されている。これにより、入力段は、両信号Ｓｉ・Ｓｆの差を一次積分した結果を、次段以降の回路へ出力できる。
【００４３】
ここで、上記構成の入力段２５において、オペアンプＡ１１の最大入力振幅レベルの制限などによって、デルタシグマ変調回路２の最大入力振幅レベルがＸに設定されているとする。この場合、減衰器６の減衰量αを（上述の例では、Ｒ２／（Ｒ１＋Ｒ２））とすると、パルス信号Ｓｏの波高値の最大値Ｚは、Ｘ／αになる。したがって、図１に示すトランス３１のレギュレーションカーブは、図２中の点Ｂに示すように、無入力状態における出力電圧（Ｖｈ−Ｖｌ）が上記最大値Ｚを超えないように設定される。本実施形態では、上記最大値Ｚは、例えば、約２０Ｖに設定されており、無入力状態（点Ｂ）の電圧が当該最大値Ｚ以下になるように（例えば、１８Ｖになるように）、上記レギュレーションカーブが設定される。
【００４４】
上記構成において、パルス信号Ｓｏがハイレベル（Ｖｈ）になると、帰還信号Ｓｆも大きくなるので、入力信号Ｓｉが十分に大きくない限り、デルタシグマ変調回路２における積分結果が減少する。したがって、デルタシグマ変調回路２によって、ハイレベルのパルス信号Ｓｏを示す量子化出力信号Ｓｑが出力される可能性が低下する。一方、パルス信号Ｓｏがローレベル（Ｖｌ）の場合、帰還信号Ｓｆは、小さく、入力信号Ｓｉに応じて、上記積分結果を増加させる。したがって、デルタシグマ変調回路２によって、ハイレベルのパルス信号Ｓｏを示す量子化出力信号Ｓｑが出力される可能性が高くなる。
【００４５】
この結果、パルス信号Ｓｏがハイレベルになる頻度（単位時間あたりのパルス数）は、入力信号Ｓｉに見合った頻度に制御される。ここで、上記デルタシグマ変調回路２が量子化する際の周波数は、可聴範囲外になるように、十分高く設定されている。また、上記減衰器６での減衰によって、パルス信号Ｓｏの波高値のレベルは、帰還信号Ｓｆによる入力信号Ｓｉからの減算幅よりも大きな値に設定されている。これにより、デジタルスイッチングアンプ１は、入力信号Ｓｉをノイズシェープし、パルス増幅した信号Ｓｏを出力できる。
【００４６】
一方、ローパスフィルタ７は、当該パルス信号Ｓｏの高域成分を除去して、復調信号Ｓｄを生成し、スピーカ８へ与える。したがって、上記頻度が入力信号Ｓｉに見合った頻度に制御されていれば、ローパスフィルタ７は、入力信号Ｓｉに比例した復調信号Ｓｄをスピーカ８に与えることができる。
【００４７】
ここで、スイッチング回路４は、電源回路３からの電源電圧（Ｖｈ、Ｖｌ）をスイッチングしてパルス信号Ｓｏを生成しているので、入力信号Ｓｉが大きく、パルス信号Ｓｏがハイレベルとなる頻度が高い程、電源回路３の負荷が大きくなり、入力信号Ｓｉが小さく、上記頻度が低い程、上記負荷が小さくなる。
【００４８】
一方、電源回路３は、トランス使用電源であり、整流回路３２がトランス３１の出力を整流して生成した直流電圧を、非安定の電源電圧Ｖｈ、Ｖｌとして出力している。したがって、電源回路３の出力電圧（Ｖｈ−Ｖｌ）は、図２に示すレギュレーションカーブのように、上記負荷が高くなれば低下し、負荷が軽くなれば上昇する。したがって、パルス信号Ｓｏの波高値も、負荷が高くなれば低下し、負荷が軽くなれば上昇する。
【００４９】
この結果、パルス信号Ｓｏの波高値が高くなった場合、波高値が高くならないときと同様の頻度でハイレベルになるようにパルス信号Ｓｏが制御されてしまうと、ローパスフィルタ７経過後のパルス信号Ｓｏ（復調信号Ｓｄ）のレベルは、入力信号Ｓｉに比例したレベルよりも大きくなり、波形が歪んでしまう。
【００５０】
ところが、本実施形態に係るデジタルスイッチングアンプ１では、パルス信号Ｓｏが減衰器６を介してデルタシグマ変調回路２に帰還信号Ｓｆとして帰還されているので、波高値が高くなると、パルス信号Ｓｏがハイレベルになったときに、デルタシグマ変調回路２において積分結果の減少する幅が大きくなる。したがって、波高値が低い場合よりも、デルタシグマ変調回路２がスイッチング回路４を制御して、ハイレベルのパルス信号Ｓｏを出力させる頻度が低下する。これとは逆に、パルス信号Ｓｏの波高値が低くなると、パルス信号Ｓｏがハイレベルになったときに、上記積分結果の減少幅が小さくなるので、デルタシグマ変調回路２がスイッチング回路４を制御して、ハイレベルのパルス信号Ｓｏを出力させる頻度が上昇する。これらの結果、パルス信号Ｓｏがハイレベルになる頻度は、パルス信号Ｓｏの波高値の変動による復調信号Ｓｄの変動を打ち消すように制御される。
【００５１】
したがって、電源回路３として、負荷に応じて出力電圧（Ｖｈ−Ｖｌ）が変動するトランス使用電源を使用しているにも拘わらず、デジタルスイッチングアンプ１は、ローパスフィルタ７を経過した後のパルス信号Ｓｏ（復調信号Ｓｄ）が、入力信号Ｓｉに比例した値となるように、パルス信号Ｓｏを制御できる。
【００５２】
ここで、デジタルスイッチングアンプ１の増幅率は、減衰器６の減衰量αと差分器２１（デルタシグマ演算部２４）の構成とによって決まる。より詳細には、
定数をａ、ｂとしたとき、差分器２１の出力がａ・Ｓｉ−ｂ・Ｓｆの場合（デルタシグマ演算部２４がａ・Ｓｉ−ｂ・Ｓｆを積分する場合）、パルス信号Ｓｏおよび帰還信号Ｓｆのレベルを、それぞれＳｏ、Ｓｆとすると、α・Ｓｏ＝Ｓｆになるので、デジタルスイッチングアンプ１の増幅率〔倍〕は、ａ／（ｂ・α）となる。
【００５３】
したがって、上記定数ａ、ｂ、および、減衰器６の減衰量αを一定に設定することで、デジタルスイッチングアンプ１は、ローパスフィルタ７を経過した後のパルス信号Ｓｏ（復調信号）が、入力信号Ｓｉを一定の増幅率で増幅したレベルになるように、パルス信号Ｓｏを制御できる。また、それぞれを決定する抵抗をトリミングするなどして、上記定数ａ、ｂ、および、減衰器６の減衰量αを精度良く設定することで、デジタルスイッチングアンプ１の増幅率を高精度に設定できる。
【００５４】
さらに、本実施形態に係るデジタルスイッチングアンプ１では、無入力時における帰還信号Ｓｆのレベルが、デルタシグマ変調回路２の最大入力振幅レベルを越えないように設定されている。
【００５５】
したがって、無入力時に、通常状態よりも電源回路３の負荷が軽くなり、電源回路３の出力電圧（Ｖｈ−Ｖｌ）が通常状態における値（図２の点Ａ）よりも上昇した結果（点Ｂの場合）、帰還信号Ｓｆのレベルが通常状態よりも上昇したとしても、帰還信号Ｓｆのレベルは、デルタシグマ変調回路２の最大入力振幅レベルに入っている。この結果、デルタシグマ変調回路２は、通常状態よりも高い波高値のパルス信号Ｓｏを出力する無入力時であっても、帰還信号Ｓｆと入力信号Ｓｉとの差を積分した値の演算を精度良く実施できる。したがって、無入力時であっても、パルス信号Ｓｏがハイレベルになる頻度を高精度に制御できる。この結果、信号が入力されている期間の合間に無入力の期間があったとしても、ローパスフィルタ７を経過したパルス信号Ｓｏ（復調信号Ｓｄ）には、上記演算の誤差に起因する波形歪みが発生しない。
【００５６】
さらに、上記構成では、デジタルスイッチングアンプ１の増幅率を精度良く設定可能で、無入力時にも波形歪みが発生しないにも拘わらず、電源回路３としてトランス使用電源が用いられている。したがって、電源回路３としてスイッチング電源を使用する場合よりも、簡単な回路構成で電源回路を実現でき、安価なデジタルスイッチングアンプ１を提供できる。さらに、スイッチング電源を使用する場合よりも、電源回路３から発生するノイズを削減できる。この結果、電源回路のノイズとスイッチング回路４で発生するノイズとの相互干渉が発生することもなく、安定してパルス信号Ｓｏを制御できる。また、電源回路のノイズが商用電源系統に漏れるという不具合を防止するための対策も不要である。
【００５７】
ところで、上記では、量子化器２３が２値に量子化し、量子化結果に基づいて、スイッチング回路４が１つのパルス信号Ｓｏをスイッチングする場合について説明したが、これに限るものではない。
【００５８】
例えば、図４に示すデジタルスイッチングアンプ１ａのように、デルタシグマ変調回路２ａの量子化器２３ａが積分器・加算器群２２の積分結果を３値に量子化すると共に、当該量子化結果に基づいて、スイッチング回路４ａが２つのパルス信号Ｓｏｐ・Ｓｏｍをスイッチングしてもよい。
【００５９】
上記量子化器２３ａでは、＋１、０および−１の３値に量子化するために、予め定める第１のしきい値と、当該第１のしきい値よりも低い第２のしきい値とが決められており、＋１を示す量子化出力信号Ｓｑ、すなわち、積分結果が第１のしきい値を上回ったことを示す量子化出力信号Ｓｑを量子化器２３ａが出力すると、スイッチング回路４ａは、＋１に対応するパルス信号Ｓｏｐをハイレベルにスイッチングする。一方、積分結果が第２のしきい値を下回ったこと（−１）を示す量子化出力信号Ｓｑが出力されると、スイッチング回路４ａは、−１に対応するパルス信号Ｓｏｍをハイレベルにスイッチングする。なお、積分結果が上記両しきい値の間（０）を示す量子化出力信号Ｓｑが出力されると、スイッチング回路４ａは、両パルス信号Ｓｏをローレベルにスイッチングする。
【００６０】
また、本実施形態に係るデジタルスイッチングアンプ１ａには、パルス信号Ｓｏｐを減衰させた帰還信号Ｓｆｐを生成し、デルタシグマ変調回路２ａの入力側に帰還させる減衰器６ｐと、パルス信号Ｓｏｍを減衰させた帰還信号Ｓｆｍを生成して帰還させる減衰器６ｍとが設けられており、図１に示す差分器２１に代えて設けられた差分器２１ａは、入力信号Ｓｉから帰還信号Ｓｆｐを減算し、帰還信号Ｓｆｍを加算した値を出力する。
【００６１】
なお、以下では、図３と同様に、入力信号Ｓｉから帰還信号Ｓｆｐを減算し、さらに、帰還信号Ｓｆｍを加算した値を積分するデルタシグマ演算部２４ａを差分器２１ａおよび積分器・加算器群２２に代えて設けた場合を例にして、デルタシグマ演算部２４ａの構成例を図５を参照して説明する。
【００６２】
すなわち、デルタシグマ演算部２４ａの入力段２５ａは、図３に示す入力段２５と略同様であるが、抵抗Ｒ１１・Ｒ１２に代えて、抵抗Ｒ２１〜Ｒ２４が設けられている。さらに、入力信号Ｓｉとして与えられる差動の入力信号（Ｓｉｐ−Ｓｉｍ）のうち、入力信号Ｓｉｍは、抵抗Ｒ２１を介して、オペアンプＡ１１の反転入力端子に印加され、入力信号Ｓｉｐは、抵抗Ｒ２３を介して、オペアンプＡ１１の非反転入力端子に印加される。また、オペアンプＡ１１の反転入力端子には、抵抗Ｒ２２を介して帰還信号Ｓｆｐが入力され、非反転入力端子には、抵抗Ｒ２４を介して帰還信号Ｓｆｍが入力される。
【００６３】
また、スイッチング回路４ａは、図４に示すように、例えば、図１に示すスイッチＳＷ１・ＳＷ２と同様に接続されたスイッチＳＷ１ｐ・ＳＷ２ｐと、両スイッチＳＷ１・ＳＷ２と同様に接続されたスイッチＳＷ１ｍ・ＳＷ２ｍとによって構成されている。また、ドライバ回路５ａは、＋１を示す量子化出力信号Ｓｑが出力された場合に、スイッチＳＷ１ｐを導通し、スイッチＳＷ２ｐを遮断すると共に、それ以外の量子化出力信号Ｓｑが出力された場合は、スイッチＳＷ１ｐを遮断し、スイッチＳＷ２ｐを導通させる。さらに、ドライバ回路５ａは、−１を示す量子化出力信号Ｓｑが出力された場合、スイッチＳＷ１ｍを導通させ、スイッチＳＷ２ｍを遮断すると共に、それ以外の量子化出力信号Ｓｑが出力された場合、スイッチＳＷ１ｍを遮断し、スイッチＳＷ２ｍを導通させる。
【００６４】
さらに、減衰器６ｐは、図１に示す減衰器６の抵抗Ｒ１・Ｒ２と同様の抵抗Ｒ１ｐ・Ｒ２ｐから構成されており、減衰器６ｍは、両抵抗Ｒ１・Ｒ２と同様の抵抗Ｒ１ｍ・Ｒ２ｍから構成されている。
【００６５】
一方、デジタルスイッチングアンプ１ａの出力端子Ｔｏｐ・Ｔｏｍから、差動信号として出力される両パルス信号Ｓｏｐ・Ｓｏｍは、図１に示すローパスフィルタ７と同様のローパスフィルタ７ｐ・７ｍをそれぞれ通過して、復調信号Ｓｄｐ・Ｓｄｍとして、スピーカ８に入力される。
【００６６】
上記構成でも、図１のデジタルスイッチングアンプ１と同様に、差動信号の＋側出力となるパルス信号Ｓｏｐがハイレベル（Ｖｈ）になると、帰還信号Ｓｆｐが大きくなるので、入力信号Ｓｉが十分に大きくない限り、デルタシグマ変調回路２ａにおける積分結果が減少する。この結果、デルタシグマ変調回路２によって、ハイレベルのパルス信号Ｓｏｐを示す量子化出力信号Ｓｑが出力される可能性が低下する。
【００６７】
これとは逆に、差動信号の−側出力となるパルス信号Ｓｏｍがハイレベル（Ｖｈ）になると、帰還信号Ｓｆｍが大きくなり、入力信号Ｓｉが十分に小さくない限り、上記積分結果が増大するので、デルタシグマ変調回路２ａによって、ハイレベルのパルス信号Ｓｏｍを示す量子化出力信号Ｓｑが出力される可能性が低くなる。
【００６８】
さらに、上述のデジタルスイッチングアンプ１と同様に、本実施形態に係るデジタルスイッチングアンプ１ａでは、パルス信号Ｓｏｐ・Ｓｏｍが減衰器６ｐ・６ｍを介し、帰還信号Ｓｆｐ・Ｓｆｍとしてデルタシグマ変調回路２に帰還されているので、各パルス信号Ｓｏｐ・Ｓｏｍがハイレベルになる頻度は、各パルス信号Ｓｏｐ・Ｓｏｍの波高値の変動に起因する、差動の復調信号（Ｓｄｐ−Ｓｏｍ）の変動を打ち消すように制御される。
【００６９】
また、この場合であっても、上記デジタルスイッチングアンプ１と同様に、無入力時における帰還信号Ｓｆｐ・Ｓｆｍのレベルが、デルタシグマ変調回路２ａの最大入力振幅レベルを超えないように、電源回路３に設けられたトランス３１のレギュレーションカーブが設定されている。
【００７０】
したがって、上記デジタルスイッチングアンプ１と同様に、デジタルスイッチングアンプ１ａの増幅率を精度良く設定可能で、無入力時にも波形歪みが発生しないにも拘わらず、簡単な回路構成かつ安価で、しかも、ノイズを発生させずに安定して動作可能なデジタルスイッチングアンプ１ａを実現できる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態を示すものであり、デジタルスイッチングアンプの要部構成を示すブロック図である。
【図２】上記デジタルスイッチングアンプに設けられたトランスのレギュレーションカーブを示すグラフである。
【図３】上記デジタルスイッチングアンプに設けられたデルタシグマ演算器の構成例を示す回路図である。
【図４】本発明の他の実施形態を示すものであり、デジタルスイッチングアンプの要部構成を示すブロック図である。
【図５】上記デジタルスイッチングアンプに設けられたデルタシグマ演算器の構成例を示す回路図である。
【図６】従来技術を示すものであり、デジタルスイッチングアンプの要部構成を示すブロック図である。
【符号の説明】
【００７２】
２・２ａ        デルタシグマ変調回路（変調手段）
３              電源回路（電源）
４・４ａ        スイッチング回路（スイッチング手段）
５・５ａ        ドライバ回路（制御手段）
６・６ｐ・６ｍ  減衰器（帰還手段）
２１・２１ａ      差分器（積分手段）
２２              積分器・加算器群（積分手段）
２３・２３ａ      量子化器（量子化手段）
２４・２４ａ      デルタシグマ演算部（積分手段）
３１              トランス
３２              整流回路
【図１】
2006238501.tif 000003
【図２】
2006238501.tif 000004
【図３】
2006238501.tif 000005
【図４】
2006238501.tif 000006
【図５】
2006238501.tif 000007
【図６】
2006238501.tif 000008