(57)【要約】【課題】  サステインモードにおける回生動作時の発熱を抑えることが可能な高電圧ドライバ回路を提供する。【解決手段】  高電圧電源１からの電源供給によって動作するハーフブリッジ構成の出力回路６１と、出力回路６１を構成するハイサイドトランジスタ２に制御信号を与えるレベルシフト回路４と、レベルシフト回路４およびローサイドトランジスタ３を駆動するプリドライバ回路５とによって構成され、出力回路６１を構成するハイサイドトランジスタ２と並列に、順方向ダイオード電圧の小さい高耐圧ドダイオード８を設ける。高耐圧ダイオード８は、ＮチャネルＭＯＳトランジスタ９のボディダイオード１０であっても良い。【選択図】        図１
2006094301.tif 000002
【特許請求の範囲】
【請求項１】
高電圧電源端子からの電源供給によって動作し、出力端子に接続された容量性負荷を駆動するハーフブリッジ構成の出力回路と、前記ハーフブリッジ構成の出力回路を構成するハイサイドトランジスタのオン・オフを制御するレベルシフト回路と、前記ハーフブリッジ構成の出力回路を構成するローサイドトランジスタおよび前記レベルシフト回路のオン・オフを制御するプリドライバ回路と、前記ハイサイドトランジスタと並列に接続され前記ハイサイドトランジスタのボディダイオードより電流能力の大きいハイサイドダイオードとを備えた高電圧ドライバ回路。
【請求項２】
前記ハイサイドダイオードは、ＮチャネルＭＩＳトランジスタのボディダイオードで構成されている請求項１に記載の高電圧ドライバ回路。
【請求項３】
前記ハイサイドダイオードは、前記ハイサイドトランジスタ以上の耐圧をもつ高耐圧ダイオードで構成されている請求項１に記載の高電圧ドライバ回路。
【請求項４】
前記高耐圧ダイオードは、半導体基板に形成された一導電型の低濃度の拡散層の中に反対導電型の高濃度の拡散層を形成し、その高濃度の拡散層から離間した周囲のほぼ全域を包囲するようにコンタクト部を配置し、前記低濃度の拡散層と金属電極とを電気接触させた構造を有する請求項３に記載の高電圧ドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ（ＰＤＰ）等の容量性負荷を駆動するための高電圧ドライバ回路に関するものである。
【背景技術】
【０００２】
ＰＤＰ装置は、約６００Ｖの電源電圧で動作するサステインドライバ回路と、約１００Ｖの電源電圧で動作するスキャンドライバ回路との２種類の高電圧ドライバ回路とによって維持放電駆動され、プラズマ放電によって画像が表示される。この出願では、スキャンドライバ用の高電圧ドライバ回路を取り上げるものであり、サステインドライバ回路はその関連で説明する。
【０００３】
先行技術の高電圧ドライバ回路としては、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの相補型ＭＯＳトランジスタを用いたドライバ回路が知られている（例えば、特許文献１参照）。図３は、当該特許文献１に記載されている駆動回路の構成を示すものである。ここでは、原理説明に必要な構成要素のみを記載する。この駆動回路は、ＰＤＰ装置のスキャンドライバ回路として多用されている。
【０００４】
図３において、ＰＤＰ装置に用いた場合について説明する。図３において、符号１は１００Ｖ以上の高電圧を供給する高電圧電源を示し、符号２はハイサイドトランジスタを示し、符号３はローサイドトランジスタを示す。符号６１はハイサイドトランジスタ２とローサイドトランジスタ３とを直列接続して構成されるハーフブリッジ構成の出力回路を示す。ハイサイドトランジスタ２は、ＰチャネルＭＯＳトランジスタ１１とそのボディダイオード１２とで構成される。ローサイドトランジスタ３は、ＮチャネルＭＯＳトランジスタ１３とそのボディダイオード１４とで構成される。
【０００５】
符号４はレベルシフト回路を示し、符号５はプリドライバ回路を示し、符号６は出力端子を示し、符号７は入力端子を示し、符号６２はモード設定入力として用いられるＨＩＺ端子を示す。
【０００６】
そして、符号３０は出力端子６に接続される容量性負荷を示し、符号３１はサステインドライバ回路を示す。ＰＤＰ装置は電気素子である容量性負荷３０に置き換えて考えても支障はない。
【０００７】
プリドライバ回路５は、ＡＮＤ回路６３，６４およびインバータ回路５９によって構成され、ＨＩＺ端子６２の入力によって回路全体の動作モードを設定し、入力端子７の入力によってスイッチング動作をする。この回路は低い電源電圧（例えば５Ｖ）で動作する。
【０００８】
レベルシフト回路４は、ＮチャネルＭＯＳトランジスタ１９，２１と、ＰチャネルＭＯＳトランジスタ１５，１７とで構成され、プリドライバ回路５から出力される低い入力電圧（例えば５Ｖ）の振幅を大きな出力電圧（例えば１００Ｖ以上の電圧）の振幅に変換して出力する。符号１６，１８，２０，２２はそれぞれＰチャネルＭＯＳトランジスタ１５，１７とＮチャネルＭＯＳトランジスタ１９，２１のボディダイオードを示す。
【０００９】
ハーフブリッジ構成の出力回路６１は、ハイサイドトランジスタ２とローサイドトランジスタ３とを高電圧電源１に直列接続して構成され、ハイサイドトランジスタ２のゲートにはレベルシフト回路４の出力信号が与えられ、ローサイドトランジスタのゲートにはプリドライバ回路５のＡＮＤ回路６４の出力信号が与えられる。
【００１０】
ＰＤＰ装置がアドレスモードのときは、ＨＩＺ端子６２にハイレベルが入力され、ＡＮＤ回路６３は入力端子７により出力が決定される状態となる。その状態で、入力端子７への入力がローレベルの時はＡＮＤ回路６３の出力がローレベルとなり、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ１９がオフとなり、ＰチャネルＭＯＳトランジスタ１７がオフとなる。また、ＡＮＤ回路６３によりインバータ５９の出力がハイレベルとなるため、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ２１がオンとなり、ＰチャネルＭＯＳトランジスタ１５がオンとなり、ハイサイドトランジスタ２がオフとなる。そして、ＨＩＺ端子６２への入力がハイレベルであり、インバータ５９の出力がハイレベルであるので、ＡＮＤ回路６４の出力としてはハイレベルが出力され、ローサイドトランジスタ３をオンさせる。そのため、出力端子６はＧＮＤレベルとなる。
【００１１】
逆に、入力端子７への入力がハイレベルの時はＡＮＤ回路６３の出力がハイレベルとなり、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ１９がオンとなり、ＰチャネルＭＯＳトランジスタ１７がオンとなる。また、ＡＮＤ回路６３によりインバータ５９の出力がローレベルとなるため、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ２１がオフとなり、ＰチャネルＭＯＳトランジスタ１５がオフとなり、ハイサイドトランジスタ２を構成するＰチャネルＭＯＳトランジスタ１１がオンとなる。ＡＮＤ回路６４の出力はＨＩＺ端子６２への入力がハイレベルであるので、インバータ５９の出力のローレベルが出力され、ローサイドトランジスタ３を構成するＮチャネルＭＯＳトランジスタ１３をオフさせる。そのため、出力端子６は高電圧電源１の電圧に相当するハイレベルとなる。
【００１２】
ＰＤＰ装置がサステインモードのときは、ＨＩＺ端子６２にローレベルが入力され、ＡＮＤ回路６３，６４の出力が強制的にローレベルに、インバータ５９の出力がハイレベルになる。よって、レベルシフト回路４は、ＮチャネルＭＯＳトランジスタ１９がオフとなり、ＰチャネルＭＯＳトランジスタ１５がオンとなり、ハイレベルを出力する。これによって、ハイサイドトランジスタ２がオフとなる一方、ＡＮＤ回路６４の出力がローレベルのためローサイドトランジスタ３がオフとなって、ハーフブリッジ構成の出力回路６１はハイインピーダンス状態となる。
【００１３】
サステインモードでは、サステインドライバ回路３１が高電圧ドライバ回路の出力端子６に接続されたＰＤＰ装置３０に交流信号を与える。サステインドライバ回路３１の出力によって与えられるプラズマ放電の放電電流は、ローサイドトランジスタ３の寄生ダイオード１４によりＧＮＤから出力端子６へ流し出したり、あるいは、ハイサイドトランジスタ２の寄生ダイオード１２により出力端子６から高電圧電源１へ流し込んだりして、ＰＤＰ装置３０に交流電圧を与えてＡＣ維持放電をさせる。
【特許文献１】特開平５−２４９９１６号公報（図６）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
先行技術の高電圧ドライバ回路では、ハイサイドトランジスタ２としてＰチャネルＭＯＳトランジスタを用い、ローサイドトランジスタ３としてＮチャネルＭＯＳトランジスタ３を用いている。そして、サステインモードで動作するとき、ＰチャネルＭＯＳトランジスタ１１に寄生的に付随するボディダイオード１２を介して高電圧電源１側にプラズマ放電させたり、ＮチャネルＭＯＳトランジスタ１３に寄生的に付随するボディダイオード１４を介してＧＮＤとの間でプラズマ放電させたりしていた。
【００１５】
ところが、ＰＤＰ装置のような容量性負荷３０をスイッチング駆動すると、容量性負荷３０をスイッチング駆動する度に過大な過渡電流が流れることになり、ダイオードが順方向に導通していても、その発熱量は大きな値となる。一般的に、ＰチャネルＭＯＳトランジスタ１１のボディダイオード１２は、ＮチャネルＭＯＳトランジスタ１３のボディダイオード１４と比べて電流能力が小さく順方向ダイオード電圧が大きい。そのため、ボディダイオード１２での発熱が大きく、発熱によってＰチャネルＭＯＳトランジスタ１１が劣化したり、破損したりすることがあった。
【００１６】
したがって、本発明の目的は、ＰＤＰのサステインモードにおけるプラズマ放電電流による発熱を低減させることが可能な高電圧ドライバ回路を提供することである。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明に係る高電圧ドライバ回路は、高電圧電源端子からの電源供給によって動作し、出力端子に接続された容量性負荷を駆動するハーフブリッジ構成の出力回路と、前記ハーフブリッジ構成の出力回路を構成するハイサイドトランジスタのオン・オフを制御するレベルシフト回路と、前記ハーフブリッジ構成の出力回路を構成するローサイドトランジスタおよび前記レベルシフト回路のオン・オフを制御するプリドライバ回路と、前記ハイサイドトランジスタと並列に接続され電流能力が前記ハイサイドトランジスタのボディダイオードより大きいハイサイドダイオードとを備えている。
【発明の効果】
【００１８】
本発明の高電圧ドライバ回路は、例えばサステインドライバ回路によって駆動されるサステインモードでは、プラズマ放電の放電電流が出力端子から高電圧電源端子へ向けて流れるとき、ハイサイドトランジスタと並列に接続される電流能力が大きいハイサイドダイオードが電流パスを構成するため、ハイサイドトランジスタのボディダイオードで消費される電力を低減して、ハイサイドトランジスタの破損または劣化を防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００２０】
（実施の形態１）
以下、本発明の実施の形態１の高電圧ドライバについて、図面を参照しながら説明する。
【００２１】
この実施の形態１は、ＰチャネルＭＯＳトランジスタ１１で構成されるハイサイドトランジスタ２と並列にハイサイドトランジスタ２のボディダイオード１２より電流能力が大きく順方向ダイオード電圧が低いハイサイドダイオード８が設けられている点が先行技術とは異なり、その他の構成は先行技術と同様である。このハイサイドダイオード８は、ゲート・ソース間を短絡したＮチャネルＭＯＳトランジスタ９よりなる。
【００２２】
図１において、符号１は高電圧電源を示し、符号６１はハーフブリッジ構成の出力回路を示し、符号２はハイサイドトランジスタを示し、符号３はローサイドトランジスタを示し、符号６は出力端子を示し、符号４はレベルシフト回路を示し、符号５はプリドライバ回路を示す。符号９，１３，１９，２１はそれぞれＮチャネルＭＯＳトランジスタを示し、符号１１，１５，１７はそれぞれＰチャネルＭＯＳトランジスタを示し、符号８はゲート・ソース間を短絡したＮチャネルＭＯＳトランジスタ９よりなるハイサイドダイオードを示す。符号１０，１２，１４，１６，１８，２０，２２はそれぞれボディダイオードを示し、符号６４，６３はＡＮＤ回路を示し、符号５９はインバータ回路を示す。符号７は入力端子を示し、符号６２はＨＩＺ端子を示す。
【００２３】
以上のように構成された高電圧ドライバについて、以下その動作を説明する。
【００２４】
ＰＤＰがアドレスモードのときは、ＨＩＺ端子６２にハイレベルが入力され、ＡＮＤ回路６３は入力端子７により出力が決定される状態となる。ここで、入力端子７への入力がローレベルの時はＡＮＤ回路６３の出力がローレベルとなり、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ１９がオフとなり、ＰチャネルＭＯＳトランジスタ１７がオフとなる。また、ＡＮＤ回路６３によりインバータ５９の出力がハイレベルとなるため、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ２１がオンとなり、ＰチャネルＭＯＳトランジスタ１５がオンとなり、ハイサイドトランジスタ２を構成するＰチャネルＭＯＳトランジスタ１１がオフとなる。ＡＮＤ回路６４の出力はＨＩＺ端子６２への入力がハイレベルであるので、インバータ５９の出力であるハイレベルがそのまま出力され、ローサイドトランジスタ３を構成するＮチャネルＭＯＳトランジスタ１３をオンさせる。そのため、出力端子６はＧＮＤレベルとなる。
【００２５】
入力端子７への入力がハイレベルの時は、ＡＮＤ回路６３の出力がハイレベルとなり、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ１９がオンとなり、ＰチャネルＭＯＳトランジスタ１７がオンとなる。また、ＡＮＤ回路６３によりインバータ５９の出力がローレベルとなるため、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ２１がオフとなり、ＰチャネルＭＯＳトランジスタ１５がオフとなり、ハイサイドトランジスタ２を構成するＰチャネルＭＯＳトランジスタ１１がオンとなる。ＡＮＤ回路６４の出力は、ＨＩＺ端子６２への入力がハイレベルであるので、インバータ５９の出力であるローレベルが出力され、ローサイドトランジスタ３を構成するＮチャネルＭＯＳトランジスタ１３をオフさせる。そのため、出力端子６は高電圧電源１の電圧に相当するハイレベルとなる。
【００２６】
ＰＤＰがサステインモードのときは、ＨＩＺ端子６２にローレベルが入力され、ＡＮＤ回路６３，６４の出力が強制的にローレベルとなる。よって、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ１９がオフとなり、ＰチャネルＭＯＳトランジスタ１７がオフとなる。つぎに、インバータ５９の出力がハイレベルとなるため、レベルシフト回路４を構成するＮチャネルＭＯＳトランジスタ２１がオンとなり、ＰチャネルＭＯＳトランジスタ１５がオンとなり、ハイサイドトランジスタ２を構成するＰチャネルＭＯＳトランジスタ１１がオフとなる。また、ＡＮＤ回路６４の出力がローレベルのため、ローサイドトランジスタ３を構成するＮチャネルＭＯＳトランジスタ１３がオフとなってハーフブリッジ構成の出力回路６１をハイインピーダンス状態とする、
サステインドライバ回路３１の駆動によりプラズマ放電の放電電流を流す場合、ローサイドトランジスタ３の寄生ダイオード１４によりＧＮＤから出力端子６へ流し出す点は先行技術と同様である。一方、出力端子６から高電圧電源１側へ流し込むときは、ハイサイドトランジスタ２と並列に接続されたハイサイドダイオード８（ＮチャネルＭＯＳトランジスタ９のボディダイオード１０）により、出力端子６から高電圧電源１へ流し込んで、ＰＤＰ装置のＡＣ維持放電をさせる。ＮチャネルＭＯＳトランジスタで構成されるボディダイオード１０はハイサイドトランジスタのボディダイオードより電流能力が大きいため、ほとんどの放電電流がここを流れ、ＰチャネルＭＯＳトランジスタ１１のボディダイオード１２にはほとんど流れない。したがって、ボディダイオード１２での発熱は小さくなり、ＰチャネルＭＯＳトランジスタ１１が発熱によって、破損したり劣化したりする心配がない。
【００２７】
（実施の形態２）
以下、本発明の実施の形態２の高電圧ドライバ回路について、図面を参照しながら説明する。この実施の形態２は、ハイサイドトランジスタ２と並列に設けられるハイサイドダイオード８が、ハイサイドトランジスタ２以上の耐圧をもち、ハイサイドトランジスタ２のボディダイオード１２より電流能力が大きく順方向電圧が低い高耐圧ダイオード２３からなる点が実施の形態１と異なり、その他の構成は実施の形態１と同様である。
【００２８】
図２において、符号１は高電圧電源を示し、符号６１はハーフブリッジ構成の出力回路を示し、符号２はハイサイドトランジスタを示し、符号３はローサイドトランジスタを示し、符号６は出力端子を示し、符号４はレベルシフト回路を示し、符号５はプリドライバ回路を示す。符号１３，１９，２１はそれぞれＮチャネルＭＯＳトランジスタを示し、符号１１，１５，１７はそれぞれＰチャネルＭＯＳトランジスタを示す。符号１２，１４，１６，１８，２０，２２はそれぞれボディダイオードを示し、符号２３は高耐圧ダイオードを示し、符号６４，６３はそれぞれＡＮＤ回路を示し、符号５９はインバータ回路を示す。符号７は入力端子を示し、符号６２はＨＩＺ端子を示す。
【００２９】
以上の高電圧ドライバ回路は、実施の形態１のハイサイドダイオード８であるＮチャネルＭＯＳトランジスタ９のボディダイオード（寄生ダイオード）１０を高耐圧ダイオード２３に置き換えたものであり、それ以外は実施の形態１と同様であるので、詳しい動作説明は割愛する。
【００３０】
ここで、高耐圧ダイオード２３の構造について、図４および図５を参照しながら説明する。高耐圧ダイオード２３は、半導体基板３６に形成された一導電型の低濃度の拡散層６０（Ｎ型拡散層若しくはＰ型拡散層）の中に高濃度の反対導電型の拡散層５０を形成し、その高濃度の拡散層５０から離間した周囲に金属電極６７を配置し、高濃度の拡散層５０を包囲するようにコンタクト部４５を設けて低濃度の拡散層６０と金属電極６７とを電気接触させている。このように構成すると、低濃度の拡散層６０のダイオードの抵抗分４８を小さくして、順方向ダイオード電圧を小さくすることができ、プラズマ放電時の発熱を小さくすることができる。
【００３１】
図４および図５において、符号３７はＳｉＯ2膜を示し、符号３８はトレンチを示し、符号４７はアノード形成層（Ｐ型拡散層）を示し、符号４９はカソード形成層（Ｎ型拡散層）を示し、符号６８は金属電極（ダイオードカソード電極）を示している。
【００３２】
なお、高濃度の拡散層５０は、少なくとも六角形以上の多角形をしており、この形状効果により高耐圧特性が得られ、平面形状を円形にするとより大きな耐圧特性が得られる。また、コンタクト部４５は、上記高濃度の拡散層５０を中央に配置してその周囲を包囲する同心形状になるようにほぼ全域に形成すると、ダイオードの抵抗成分４８を小さくして、過大電流が流れる時の実質的な順方向ダイオード電圧を小さくすることができる。
【００３３】
なお、高濃度の拡散層（図示せず）は、少なくとも六角形以上の多角形をしており、この形状効果により高耐圧特性が得られ、平面形状を円形にするとより大きな耐圧特性が得られる。また、コンタクト部（図示せず）は、上記高濃度の拡散層を中央に配置してその周囲を包囲する同心形状になるようにほぼ全域に形成すると、ダイオードの抵抗成分を小さくして、過大電流が流れる時の実質的な順方向ダイオード電圧を小さくすることができる。
【産業上の利用可能性】
【００３４】
本発明の高電圧ドライバは、サステインモード時のプラズマ放電電流を高電圧電源へ流し込む時の発熱低減を図るＰＤＰ用スキャンドライバとして有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１による高電圧ドライバ回路の回路構成を示す回路図である。
【図２】本発明の実施の形態２による高電圧ドライバ回路の回路構成を示す回路図である。
【図３】先行技術の高電圧ドライバ回路の回路構成を示す回路図である。
【図４】高耐圧ダイオードの構成を示す断面図である。
【図５】高耐圧ダイオードの構成を示す平面図である。
【符号の説明】
【００３６】
１  高電圧電源
２  ハイサイドトランジスタ
３  ローサイドトランジスタ
４  レベルシフト回路
５  プリドライバ回路
６  出力端子
７  入力端子
８  ハイサイドダイオード
９，１３，１９，２１  ＮチャネルＭＯＳトランジスタ
１１，１５，１７  ＰチャネルＭＯＳトランジスタ
１０，１２，１４，１６，１８，２０，２２  寄生ダイオード
２３  高耐圧ダイオード
３６  半導体基板（Ｐ型支持基板）
３７  ＳｉＯ2膜
３８  トレンチ
４５  アノード側のコンタクト部
４７  アノード形成層（Ｐ型拡散層）
４８  ダイオードの抵抗分
４９  カソード形成層（Ｎ型拡散層）
５０  拡散層（カソード側のコンタクト部）
５９  インバータ
６０  拡散層（ＳＯＩ層（Ｐ−型拡散層））
６１  ハーフブリッジ構成の出力回路
６２  ＨＩＺ端子
６７  金属電極（ダイオードアノード電極）
６８  ダイオードカソード電極
【図１】
2006094301.tif 000003
【図２】
2006094301.tif 000004
【図３】
2006094301.tif 000005
【図４】
2006094301.tif 000006
【図５】
2006094301.tif 000007