(57)【要約】【課題】映像信号をアナログ処理してデジタル変換する回路において、映像信号の黒レベルを所定のレベルを超えることなく安定して固定させる。【解決手段】Ａ／Ｄコンバータ３の出力デジタル信号の水平ブランキング期間における黒基準期間の信号を抽出する際、カウンタ５で加算平均回路４を制御することによりＡ／Ｄコンバータ３の出力デジタル信号における黒基準期間内で順次加算平均して出力し、クランプレベル設定値データとの差をＤ／Ａ変換した値と基準電圧とを引き算回路９において前記クランプパルスアクティブ期間で比較し、その結果を直流制御回路２の制御端子２ａに出力し、制御端子２ａの端子電圧の大小にしたがってＡ／Ｄコンバータ３に入力する信号における黒基準期間の直流電圧を制御するループを構成する。【選択図】図１
2006229544.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ映像信号を増幅する増幅器と、
制御端子に与える制御端子電圧にしたがって前記増幅器の出力アナログ映像信号の直流電圧を規定する直流制御回路と、
所定の変換周波数で、前記直流制御回路から出力されるアナログ映像信号をデジタル信号に変換して出力するＡ／Ｄコンバータと、
アクティブ期間が前記入力アナログ映像信号の水平ブランキング期間における黒基準期間に存在するクランプパルスの前エッジを始点として、前記水平ブランキング期間における黒基準期間の範囲内で、この黒基準期間の多くとも１／２以下となる所定数の前記Ａ／Ｄコンバータの変換周期分のカウントを繰り返すカウンタ回路と、
前記カウンタ回路の制御を受けて前記Ａ／Ｄコンバータより出力されるデジタル信号を加算平均して出力する加算平均回路と、
任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えたデジタルデータから、前記加算平均回路より出力されるデジタル信号を引き算するデジタル引き算回路と、
前記デジタル引き算回路より出力されるデジタルデータをアナログデータに変換するＤ／Ａコンバータと、
前記クランプパルスのアクティブ期間に前記Ｄ／Ａコンバータより出力されるアナログデータから前記所定のデジタル値に対応した基準電圧を引き算した引き算結果にしたがって充放電されるコンデンサを有し、前記コンデンサの電圧に比例して前記直流制御回路の制御端子電圧を発生する引き算回路と、
を備えたことを特徴とする映像信号直流電圧安定化回路。
【請求項２】
前記加算平均回路が、前記カウンタ回路がカウントしている間、そのカウントする所定数の変換周期分だけの前記Ａ／Ｄコンバータから出力されるデジタル信号を順次加算平均して出力することを特徴とする請求項１記載の映像信号直流電圧安定化回路。
【請求項３】
前記加算平均回路で順次加算平均される所定数の変換周期数がバイナリ数であることを特徴とする請求項２記載の映像信号直流電圧安定化回路。
【請求項４】
前記加算平均回路が、前記カウンタ回路がカウントしている間、そのカウントする所定数の変換周期分だけ前記Ａ／Ｄコンバータより出力されるデジタル信号を順次加算平均し、さらにこの加算平均値とそれ直前の所定数の変換周期分だけの加算平均値の少なくとも１つ以上と合計所定数個を順次加算平均して出力することを特徴とする請求項１記載の映像信号直流電圧安定化回路。
【請求項５】
前記加算平均回路で順次加算平均される所定数の変換周期数およびさらに加算平均する加算平均値の合計所定数個がバイナリ数であることを特徴とする請求項４記載の映像信号直流電圧安定化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤカメラ、複写機、イメージスキャナ装置、テレビジョン装置、ビデオテープレコーダ装置およびその他の映像機器等に具備される映像信号直流電圧安定化回路に関するものであり、特にＣＣＤ（Charge Coupled Devices）エリアセンサの出力信号、ＣＣＤリニアセンサの出力信号、ＣＭＯＳセンサの出力信号、テレビジョン信号、ビデオ信号、ＲＧＢ信号等の映像系信号をＡ／Ｄ変換する際の信号直流電圧安定化を行う映像信号直流電圧安定化回路に関するものである。
【背景技術】
【０００２】
従来、この種の技術として、特許文献１が開示されている技術があり、この特許文献１には、Ａ／Ｄコンバータの出力デジタル信号の上位ビットをクリップ回路でクリップした信号における黒基準期間内の少なくとも２以上のバイナリ数のデータの加算平均を加算平均回路で求め、この平均値とクランプレベル設定値との差をＤ／ＡコンバータでＤ／Ａ変換した値と、このＤ／Ａコンバータの基準電圧の中間電圧とを比較した結果の大小にしたがってコンデンサに充放電を行い、このコンデンサの電圧にしたがってＡ／Ｄコンバータに入力する信号における黒基準期間の直流電圧を制御するループを構成することにより、Ａ／Ｄコンバータの出力デジタル信号における黒基準期間の直流電圧の変動は緩和され、安定なものにする、という信号直流電圧安定化回路について記載されている。
【０００３】
また、図４は従来の映像信号直流電圧安定化回路の構成図であり、図５は図４の映像信号直流電圧安定化回路の動作を示すタイミング図である。
【０００４】
入力アナログ映像信号は、図５に示すように、その１水平期間には映像信号が存在する有効期間と、映像信号が存在しない水平ブランキング期間とが存在し、この水平ブランキング期間の中には黒の基準となる黒基準期間が存在する。また後述するクランプパルスは、図５に示すようにそのアクティブ期間が入力アナログ映像信号の黒基準期間に存在する。
【０００５】
この入力アナログ映像信号は、図４に示すように、固定利得あるいは可変利得の増幅器１で増幅されて振幅が最適化され、さらに出力アナログ映像信号の直流電圧を規定する直流制御回路２において制御端子２ａに与える制御端子電圧にしたがって増幅器１の直流電圧が最適化され、さらにＡ／Ｄコンバータ３において入力クロックにしたがった変換速度でデジタル信号に変換される。このように、入力アナログ映像信号はクロックに同期したデジタル信号として出力される。このクロックと入力アナログ映像信号との関係は図５に示す通りである。
【０００６】
Ａ／Ｄコンバータ３から出力される前記デジタル信号は、クランプパルスレート加算平均回路６によって、クランプパルス（図５）の前エッジを始点としてアクティブ期間内の変換周期分だけ加算平均されてデータ確定され、前記クランプパルスの周期を持つデジタル信号として出力される。このデジタル信号は、デジタル引き算回路７に入力され、任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えたクランプレベル設定値データから引き算されて出力される。そして、デジタル引き算回路７から出力されたデジタル信号はＤ／Ａコンバータ８によってアナログデータ８ａに変換される。
【０００７】
Ｄ／Ａコンバータ８から出力されるアナログデータ８ａは引き算回路９によって所定のデジタル値に対応した基準電圧１０と比較される。比較結果が基準電圧１０よりも大きいときはコンデンサ１１を充電して、直流制御回路２の制御端子２ａに与える制御端子電圧を上昇させて、Ａ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を上昇させる。逆に、比較結果が基準電圧１０よりも小さいときは、コンデンサ１１を放電して直流制御回路２の制御端子２ａに与える制御端子電圧を下降させて、Ａ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を下降させる。
【０００８】
以上のような動作により、Ａ／Ｄコンバータ３の出力デジタル映像信号の黒レベルを任意に設定した所定のレベルに維持する働きをしている。
【特許文献１】特開２００３−２３５４９号公報
【特許文献２】特開平８−９８０５７公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記従来の映像信号直流電圧安定化回路によれば、図５のタイミング図に示すように、引き算回路９の動作中にＤ／Ａコンバータ８から出力されるアナログデータ８ａは、１周期前のクランプパルスのアクティブ期間内で加算平均されたデジタル信号をクランプレベル設定値データから引き算して、Ｄ／Ａコンバータ８にてアナログに変換した値に固定されている。そのため、この値が基準電圧１０との間に比較的大きな差がある場合、その差にしたがって制御端子２ａの変化が持続して、Ａ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧が最適値を超え、しいてはＡ／Ｄコンバータ３の出力デジタル映像信号の黒レベルを任意に設定した所定のレベルに維持できず不安定となり、その間映像の黒がずれるという画像の乱れを生じるという問題が発生するおそれがある。
【００１０】
このような問題点を解決するため、従来、図６および図７に示すような回路も提案されている。この図６および図７は、特許文献２に開示されているものである。
【００１１】
図６に示す回路によれば、入力アナログ信号は増幅器５１で増幅された後、サンプルホールド回路５２において直流成分を持たないアナログ映像信号が抽出される。このアナログ映像信号が出力されるサンプルホールド回路５２の出力端にはコンデンサ５３の一端側が接続されており、このコンデンサ５３の他端側（Ａ点）にはスイッチ５４とＡ／Ｄコンバータ５５が接続されている。
【００１２】
クランプパルス発生回路５６からは水平ブランキング期間にアクティブ期間が存在するクランプパルスが発生し、スイッチ５４が閉じてオンになり、コンデンサ５３が充電されてＡ点においてアナログ映像信号の直流電圧が最適値に固定される。このアナログ映像信号はＡ／Ｄコンバータ５５によってデジタル信号に変換されて出力される。このデジタル信号は誤差検出回路５７に入力されて、黒レベルを本来固定すべき値に補正するための補正電位値が抽出され、ループフィルタ５９で高周波ノイズを除去した後Ｄ／Ａコンバータ５８によりアナログ補正電位値にして、スイッチ５４が閉じてオンしている間、Ａ点にフィードバックして与えられることにより、デジタル映像信号の黒レベルを本来固定する値に到達させる。
【００１３】
ところが、この図６に示す回路を構成するデジタル処理でのループフィルタ５９は、水平フィルタであってもその回路規模が比較的大きく、さらに垂直フィルタや時間フィルタになるとラインメモリやフレームメモリが必要であるため極めて大規模な回路になり、半導体集積回路へ搭載時の面積が大きくなる問題を有する。
【００１４】
一方、図７に示す回路ではループフィルタ５９を簡単なＲＣ回路によってアナログ処理にすべく、Ｄ／Ａコンバータ５８の後に配置する構成にして図６に示す回路と同様の効果を図っている。
【００１５】
ところが、図７に示す回路構成では、Ｄ／Ａコンバータ５８に入力されるデジタル補正電位値の周波数帯域が高いので、Ｄ／Ａコンバータ５８の性能として周波数特性の高いものが必要であり、消費電力が大きくなる問題を有する。
【００１６】
本発明は、このような問題を解決するもので、映像信号の黒レベルを所定のレベルに安定に固定させて画像の乱れを抑えることができ、しかも回路規模を比較的小さく実現可能な映像信号直流電圧安定化回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために本発明は、Ａ／Ｄコンバータの出力デジタル信号の水平ブランキング期間における黒基準期間の信号を抽出する際、カウンタ回路で加算平均回路を制御することによりＡ／Ｄコンバータの出力デジタル信号における黒基準期間内で順次加算平均して出力し、クランプレベル設定値データとの差をＤ／Ａ変換した値と基準電圧とを引き算回路において前記クランプパルスアクティブ期間で比較した結果の大小にしたがってＡ／Ｄコンバータに入力する信号における黒基準期間の直流電圧を制御するループを構成する。
【００１８】
このような構成によると、同一のクランプパルス周期の引き算回路動作中においてリアルタイムにネガティブフィードバックループが形成されて、Ａ／Ｄコンバータの出力デジタル信号における黒基準期間の直流電圧（黒レベル）が、設定された値に常に一致するように作用する。
【００１９】
以下、請求項ごとに説明する。
【００２０】
本発明の請求項１記載の映像信号直流安定化回路は、入力アナログ映像信号を増幅する増幅器と、制御端子に与える制御端子電圧にしたがって前記増幅器の出力アナログ映像信号の直流電圧を規定する直流制御回路と、所定の変換周波数で、前記直流制御回路から出力されるアナログ映像信号をデジタル信号に変換して出力するＡ／Ｄコンバータと、アクティブ期間が前記入力アナログ映像信号の水平ブランキング期間における黒基準期間に存在するクランプパルスの前エッジを始点として、前記水平ブランキング期間における黒基準期間の範囲内で、この黒基準期間の多くとも１／２以下となる所定数の前記Ａ／Ｄコンバータの変換周期分のカウントを繰り返すカウンタ回路と、前記カウンタ回路の制御を受けて前記Ａ／Ｄコンバータより出力されるデジタル信号を加算平均して出力する加算平均回路と、任意に設定されるクランプレベル設定コードに対して所定のデジタル値を加えたデジタルデータから、前記加算平均回路より出力されるデジタル信号を引き算するデジタル引き算回路と、前記デジタル引き算回路より出力されるデジタルデータをアナログデータに変換するＤ／Ａコンバータと、前記クランプパルスのアクティブ期間に前記Ｄ／Ａコンバータより出力されるアナログデータから前記所定のデジタル値に対応した基準電圧を引き算した引き算結果にしたがって充放電されるコンデンサを有し、前記コンデンサの電圧に比例して前記直流制御回路の制御端子電圧を発生する引き算回路とを備えている。
【００２１】
この構成によれば、周波数特性の高いＤ／Ａコンバータや回路規模の大きいループフィルタを用いることなく映像信号の黒レベルを所定のレベルに安定に収束させることができる。
【００２２】
本発明の請求項２記載の映像信号直流安定化回路は、請求項１記載の信号直流安定化回路において、前記加算平均回路が、前記カウンタ回路がカウントしている間、そのカウントする所定数の変換周期分だけの前記Ａ／Ｄコンバータから出力されるデジタル信号を順次加算平均して出力する。
【００２３】
この構成によれば、引き算回路動作中にＤ／Ａコンバータ出力と基準電圧値
との間に差があり、その差にしたがって制御端子が変化した場合、Ｄ／Ａコンバータ出力は、前記制御端子の変化にしたがって変化するＡ／Ｄコンバータの出力デジタル信号における黒基準期間信号を順次加算平均されたデータが直後の加算平均回路のデータ確定時に反映されるので、映像信号の黒レベルが収束点を超えることなく安定に所定のレベルに固定される。
【００２４】
本発明の請求項３記載の映像信号直流安定化回路は、請求項２記載の信号直流安定化回路において、加算平均回路で順次加算平均される所定数の変換周期数をバイナリ数にする。
【００２５】
この構成によれば、加算後の割り算処理がビットずらしで実現でき、回路規模を小さくできる。
【００２６】
本発明の請求項４記載の映像信号直流安定化回路は、請求項１記載の信号直流安定化回路において、前記加算平均回路が、前記カウンタ回路がカウントしている間、そのカウントする所定数の変換周期分だけ前記Ａ／Ｄコンバータより出力されるデジタル信号を順次加算平均し、さらにこの加算平均値とそれ直前の所定数の変換周期分だけの加算平均値の少なくとも１つ以上と合計所定数個を順次加算平均して出力する。
【００２７】
この構成によれば、加算平均回路の出力周期を変えることなく加算平均数が増えるのでノイズ等の変動要因の影響をより緩和できる。
【００２８】
本発明の請求項５記載の映像信号直流安定化回路は、請求項４記載の信号直流安定化回路において、加算平均回路で順次加算平均される所定数の変換周期数およびさらに加算平均する加算平均値の合計所定数個をバイナリ数にする。
【００２９】
この構成によれば、加算後の割り算処理がビットずらしで実現でき、回路規模を小さくできる。
【発明の効果】
【００３０】
本発明の映像信号直流電圧安定化回路によれば、映像信号の黒レベルを所定のレベルに超えることなく安定に収束させるので、画像の乱れがない高画質な映像が得られる効果を有する。
【００３１】
さらに周波数特性の高いＤ／Ａコンバータを用いる必要がないため、比較的消費電力の低い映像信号直流電圧安定化回路を実現する効果を有する。
【００３２】
さらに加算平均回路として、カウンタ回路がカウントしている間、そのカウントする所定数の変換周期分だけＡ／Ｄコンバータより出力されるデジタル信号を順次加算平均し、さらにこの加算平均値とそれ直前の所定数の変換周期分だけの加算平均値の少なくとも１つ以上と合計所定数個を順次加算平均することにより、ノイズ等の変動要因の影響をより緩和して映像信号の黒レベルを所定のレベルに超えることなく安定に収束させるので、黒レベルの安定した高画質な映像を得る効果を有する。
【００３３】
さらにループフィルタを用いる必要がないので比較的小規模な回路構成となり、また加算平均回路において順次加算平均される所定数の変換周期数およびさらに加算平均する加算平均値の合計所定数個をバイナリ数にすれば、加算平均回路において加算後の割り算処理がビットずらしで実現でき、いっそう回路規模が小さく省電力となるので、半導体集積回路への搭載を容易にし、工業的量産に適した映像信号直流電圧安定化回路を実現する効果を有する。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００３５】
（第１の実施形態）
図１は本発明の映像信号直流電圧安定化回路の第１の実施形態における回路構成を示す回路図であり、１は固定利得あるいは可変利得の増幅器、２は直流制御回路、２ａは直流制御回路２の制御端子、３はＡ／Ｄコンバータ、４は加算平均回路、５はカウンタ、７はデジタル引き算回路、８はＤ／Ａコンバータ、９は引き算回路、１０は基準電圧源、１１はコンデンサである。
【００３６】
図２には図１の映像信号直流電圧安定化回路の動作を示すタイミング図を示す。
【００３７】
入力アナログ映像信号は、図２に示すように、その１水平期間には映像信号が存在する有効期間と、映像信号が存在しない水平ブランキング期間とが存在し、この水平ブランキング期間の中には黒の基準となる黒基準期間が存在する。また、後述するクランプパルスには、図２に示すように、アクティブ期間が入力アナログ映像信号の黒基準期間に存在する。
【００３８】
入力アナログ映像信号は、図１に示すように、固定利得あるいは可変利得の増幅器１によって増幅されて振幅が最適化され、さらに制御端子２ａに与える制御端子電圧にしたがって、増幅器１の出力アナログ映像信号の直流電圧を規定（クランプ）する直流制御回路２によって直流電圧が最適化される。そして、入力アナログ映像信号は、Ａ／Ｄコンバータ３によって、入力クロックにしたがった変換速度でデジタル信号に変換されてクロックに同期して出力される。このクロックと入力アナログ映像信号とは、図２に示すような関係である。
【００３９】
カウンタ５は、クランプパルスの前エッジを始点とし、かつ前記入力アナログ映像信号の水平ブランキング期間における黒基準期間の範囲内において、この黒基準期間の多くとも１／２以下になる少なくとも２以上の所定のバイナリ数（２，４，８、・・・等２のべき乗（２のｎ乗）の数値）のＡ／Ｄコンバータ３を変換するクロックのカウントを繰り返すものである。
【００４０】
加算平均回路４は、カウンタ５の制御を受けて、カウンタ５がカウントしている間そのカウントする所定のバイナリ数の変換周期分だけＡ／Ｄコンバータ３から出力されるデジタル信号を順次加算平均し、Ａ／Ｄコンバータ３から出力されるデジタル信号の周波数の、加算平均数分の１の周波数を持ったデジタル信号として出力し、このデジタル信号をデジタル引き算回路７に入力させるものである。
【００４１】
デジタル引き算回路７は、任意に設定されるクランプレベル設定コードに対して、加算平均回路４の出力信号が前記クランプレベル設定コードと一致した際、後述のＤ／Ａコンバータ８の出力アナログデータ８ａが基準電圧源１０の電圧と一致するような所定のデジタル値を加えてなるクランプレベル設定値データから、加算平均回路４からの出力信号を引き算し、引き算結果をＤ／Ａコンバータ８へ与えるものである。
【００４２】
Ｄ／Ａコンバータ８は、デジタル引き算回路７の引き算結果を、Ａ／Ｄコンバータ３から出力されたデジタル信号の周波数に対して加算平均回路４での加算平均数分の１の周波数を持ったアナログデータ８ａに変換し、引き算回路９に入力する。
【００４３】
引き算回路９は、クランプパルスのアクティブ期間において、Ｄ／Ａコンバータ８の出力アナログデータ８ａから基準電圧源１０の電圧を引き算し、この引き算結果にしたがってコンデンサ１１を充放電する構成となっている。ここで基準電圧源１０の電圧は、デジタル引き算回路７において任意に設定されるクランプレベル設定コードに対して加える所定のデジタル値をＤ／Ａコンバータ８でアナログに変換した値に相当する。さらに、引き算回路９では、コンデンサ１１の電圧に比例して直流制御回路２の制御端子２ａに与える制御端子電圧を発生し、直流制御回路２の出力アナログ映像信号の黒基準期間の直流電圧を決定するようになっている。
【００４４】
図２は、図１のカウンタ５におけるカウント数が“４”である場合の例を示すタイミング図である。カウンタ５におけるカウント数が“４”である場合、カウンタ５によって制御される加算平均回路４は、クランプパルスの前エッジを始点とした黒基準期間の範囲内で、４クロック周期ずつＡ／Ｄコンバータ３より出力されるデジタル信号を順次加算平均してデータを出力する動作を繰り返す。それに伴って、引き算回路９に入力されるＤ／Ａコンバータ８の出力アナログデータ８ａも図２に示すように４クロック周期ごとにデータが更新される。
【００４５】
したがって、図２に示す例の場合、クランプパルスの前エッジを始点として引き算回路９が動作を始めて最初の４クロック周期に相当する期間だけは、１周期前のクランプパルスのタイミングにおける最後の４クロック周期で加算平均回路４において加算平均されてデータ確定された信号に基づくデータと、基準電圧源１０の電圧との引き算を行うことになるが、次の４クロック周期に相当する期間からは、その４クロックの直前に加算平均回路４において加算平均されてデータ確定された信号に基づくデータと、基準電圧源１０の電圧との引き算を行うことになる。
【００４６】
そこで、クランプパルスの前エッジを始点として引き算回路９が動作を始めて最初の４クロック周期に相当する期間においてＤ／Ａコンバータ８の出力アナログデータ８ａが基準電圧源１０の電圧よりも大きく、直流制御回路２の出力アナログ映像信号の黒基準期間の直流電圧が上昇して本来固定される収束点に一致して超えそうになった場合、Ａ／Ｄコンバータ３の出力デジタル信号における黒基準期間の直流電圧（黒レベル）も、任意に設定された値に一致し、ひいては加算平均回路４の出力信号は任意に設定されるクランプレベル設定コードと一致するデータが確定し、デジタル引き算回路７の出力データはＤ／Ａコンバータ８の出力アナログデータ８ａが基準電圧源１０の電圧と一致するようなデジタル値が出力される。
【００４７】
したがって、次の４クロック周期に相当する期間においては引き算回路９では、その入力であるＤ／Ａコンバータ８の出力アナログデータ８ａが基準電圧源１０の電圧と一致し、コンデンサ１１への充放電が停止してその電圧が固定されるので、直流制御回路２の制御端子２ａへの電圧が固定される。そのため、直流制御回路２の出力アナログ映像信号の黒基準期間の直流電圧も本来固定される収束点に一致した電圧で固定されて、Ａ／Ｄコンバータ３の出力デジタル信号における黒基準期間の直流電圧（黒レベル）が、設定された値に安定に固定される。
【００４８】
一方、クランプパルスの前エッジを始点として引き算回路９が動作を始めて最初の４クロック周期に相当する期間においては、Ｄ／Ａコンバータ８の出力アナログデータ８ａが基準電圧源１０の電圧よりも小さく、直流制御回路２の出力アナログ映像信号の黒基準期間の直流電圧が下降して本来固定される収束点に一致して超えそうになった場合も、上記出力アナログデータ８ａが基準電圧源１０の電圧よりも高い場合と同様の動作で、次の４クロック周期に相当する期間において引き算回路９にてその入力であるＤ／Ａコンバータ８の出力アナログデータ８ａが基準電圧源１０の電圧と一致し、コンデンサ１１への充放電が停止してその電圧が固定されるので、直流制御回路２の制御端子２ａ電圧が固定される。そのため、直流制御回路２の出力アナログ映像信号の黒基準期間の直流電圧も本来固定される収束点に一致した電圧で固定されて、Ａ／Ｄコンバータ３の出力デジタル信号における黒基準期間の直流電圧（黒レベル）が、設定された値に安定に固定される。
【００４９】
さらに加算平均回路４として、カウンタ５がカウントしている間そのカウントする所定のバイナリ数の変換周期分だけＡ／Ｄコンバータ３より出力されるデジタル信号を加算平均した加算平均値と、それ以前の加算平均値の少なくとも１つ以上との合計数で所定のバイナリ数個順次加算平均する、という構成のものを適用することもできる。
【００５０】
図３は、カウンタ５におけるカウント数が“４”であり、ある加算平均値とそれ以前の加算平均値とのさらなる加算平均数が“４”である場合の例を示すタイミング図である。
【００５１】
カウント数が“４”であるので図２の例と同じく４クロック周期に相当する期間ごとに引き算回路９に入力されるＤ／Ａコンバータ８の出力アナログデータ８ａが更新される。このことから、図２の例と同様の動作によりＡ／Ｄコンバータ３の出力デジタル信号における黒基準期間の直流電圧（黒レベル）は設定された値に安定に固定されるが、合計の加算平均数が１６クロック周期分になるので、映像信号の黒基準期間にノイズがのった場合の影響が図２の例の場合の１／４に緩和される。
【００５２】
以上、説明した本発明の実施形態によれば、同一のクランプパルス周期の引き算回路９動作中において、Ｄ／Ａコンバータ８の出力アナログデータ８ａと基準電圧源１０の電圧との間に差があり、その差にしたがって直流制御回路２の制御端子２ａの端子電圧が変化した場合、Ｄ／Ａコンバータ８の出力アナログデータ８ａは、制御端子２ａの変化にしたがって変化するＡ／Ｄコンバータ３の出力デジタル信号における黒基準期間信号を順次加算平均されたデータがリアルタイムにネガティブフィードバックがかかり反映されるので、制御端子２ａの端子電圧の変化が持続することがなく収束点を越えることはない。したがって、Ａ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧が最適値を超えることはない。
【産業上の利用可能性】
【００５３】
以上説明したように、本発明は高性能な映像信号直流電圧安定化回路および高画質な映像機器等を実現するに有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の映像信号直流電圧安定化回路の第１の実施形態における回路構成を示す回路図
【図２】第１の実施形態の動作を示すタイミング図
【図３】他の実施形態の動作を示すタイミング図
【図４】映像信号直流電圧安定化回路の従来例を示す回路図
【図５】図４の従来例の動作を示すタイミング図
【図６】映像信号直流電圧安定化回路の他の従来例を示す回路図
【図７】映像信号直流電圧安定化回路の他の従来例を示す回路図
【符号の説明】
【００５５】
１  利得可変増幅器
２  直流制御回路
３  Ａ／Ｄコンバータ
４  加算平均回路
５  カウンタ
６  クランプパルスレート加算平均回路
７  デジタル引き算回路
８  Ｄ／Ａコンバータ
９  引き算回路
１０  基準電圧を発生する基準電圧源
１１  コンデンサ
【図１】
2006229544.tif 000003
【図２】
2006229544.tif 000004
【図３】
2006229544.tif 000005
【図４】
2006229544.tif 000006
【図５】
2006229544.tif 000007
【図６】
2006229544.tif 000008
【図７】
2006229544.tif 000009