(57)【要約】【課題】共有回路を利用する平板表示装置のゲートライン駆動装置及び方法を提供する。【解決手段】本発明は、入力パルスのピーク−ピークレベルを変換して、変換された入力パルスを第１選択信号として出力する共有回路、及び共有回路を利用して、第１選択信号のアクティブ区間内で複数の第２選択信号によって複数のチャンネル出力パルスを生成する複数のチャンネル回路を備える平板表示装置の駆動のためのゲートライン駆動装置である。【選択図】図３
2006338027.tif 000002
【特許請求の範囲】
【請求項１】
入力パルスのピーク−ピークレベルを変換して、変換された入力パルスを第１選択信号として出力する共有回路と、
前記共有回路を利用して、前記第１選択信号のアクティブ区間内で複数の第２選択信号によって複数のチャンネル出力パルスを生成する複数のチャンネル回路と、を備えることを特徴とする平板表示装置の駆動のためのゲートライン駆動装置。
【請求項２】
前記入力パルスは、
シフトレジスタの出力パルスであることを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項３】
前記第１選択信号は、第１制御信号に同期され、前記複数の第２選択信号は、第２制御信号に同期されることを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項４】
前記第２制御信号は、
前記第１制御信号より前記共有回路を利用するチャンネルの数ほど高い周波数を有することを特徴とする請求項３に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項５】
前記第１制御信号のハイ（アクティブ）の間に、前記第２制御信号はロー状態であることを特徴とする請求項３に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項６】
前記生成された複数のチャンネル出力パルスは、
アクティブ状態が相互重畳されないことを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項７】
前記複数の第２選択信号は、
アクティブ状態が相互重畳されないことを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項８】
前記共有回路及び前記チャンネル回路は、同じ動作電圧で駆動されることを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項９】
前記共有回路及び前記チャンネル回路は、異なる動作電圧で駆動されることを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項１０】
前記共有回路は、
前記入力パルスのピーク−ピークレベルを所定のレベルに変換するレベルシフタと、
ゲート端子は、前記レベルシフタの出力を受け、ソース／ドレイン端子は、第１電源及び第１ノードに連結された第１トランジスタと、
ゲート端子は、第１制御信号を受け、ソース／ドレイン端子は、第２電源及び前記第１ノードに連結された第２トランジスタと、
ゲート端子は、前記第１ノードに連結され、ソース／ドレイン端子は、前記第２電源及び第２ノードに連結された第３トランジスタと、を備え、
前記第２ノードを通じて前記第１選択信号が出力されることを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項１１】
前記チャンネル回路は、
ゲート端子は、前記複数の第２選択信号のうちいずれか一つを受け、ソース／ドレイン端子は、前記第１選択信号及び第３ノードに連結された第４トランジスタと、
ゲート端子は、第２制御信号を受け、ソース／ドレイン端子は、第３電源及び前記第３ノードに連結された第５トランジスタと、
ゲート端子は、第４ノードに連結され、ソース／ドレイン端子は、前記第３電源及び前記第３ノードに連結された第６トランジスタと、
前記第３ノードの論理状態を反転させて前記第４ノードに出力する第１インバータと、
前記第３ノードの論理状態を反転させて、前記複数のチャンネル出力パルスのうちいずれか一つを出力する第２インバータと、を備えることを特徴とする請求項１０に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項１２】
前記複数のチャンネル出力パルスは、順次にアクティブにされることを特徴とする請求項１に記載の平板表示装置の駆動のためのゲートライン駆動装置。
【請求項１３】
開始パルスを受信して順次にアクティブにされるパルスを生成するシフトレジスタと、
前記シフトレジスタの出力パルスそれぞれに応答して、前記シフトレジスタの出力パルスのピーク−ピークレベルを変換して、変換されたパルスを第１選択信号として出力する複数の共有回路と、
前記複数の共有回路それぞれを利用する複数のチャンネル回路で構成された複数のチャンネル回路グループと、を備え、
前記複数のチャンネル回路グループそれぞれは、前記第１選択信号のアクティブ区間内で複数の第２選択信号によって順次的なアクティブパルスを生成することを特徴とする平板表示装置の駆動のためのゲートライン駆動装置。
【請求項１４】
入力パルスのピーク−ピークレベルを変換するステップと、
前記変換された入力パルスを第１選択信号として出力するステップと、
前記第１選択信号のアクティブ区間内で複数の第２選択信号によって複数のチャンネル出力パルスを生成するステップと、を含むことを特徴とする平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項１５】
前記入力パルスは、
シフトレジスタの出力パルスであることを特徴とする請求項１４に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項１６】
前記第１選択信号は、第１制御信号に同期され、前記複数の第２選択信号は、第２制御信号に同期されることを特徴とする請求項１４に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項１７】
前記第２制御信号は、
前記第１制御信号より前記共有回路を利用するチャンネルの数ほど高い周波数を有することを特徴とする請求項１６に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項１８】
前記第１制御信号のハイ（アクティブ）の間に、前記第２制御信号はロー状態であることを特徴とする請求項１６に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項１９】
前記生成された複数のチャンネル出力パルスは、
アクティブ状態が相互重畳されないことを特徴とする請求項１４に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項２０】
前記複数の第２選択信号は、
アクティブ状態が相互重畳されないことを特徴とする請求項１４に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項２１】
前記第１選択信号及び前記生成された複数のチャンネル出力パルスは、同じピーク−ピークレベルを有することを特徴とする請求項１４に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項２２】
前記第１選択信号及び前記生成された複数のチャンネル出力パルスは、異なるピーク−ピークレベルを有することを特徴とする請求項１４に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【請求項２３】
前記複数のチャンネル出力パルスは、順次にアクティブにされることを特徴とする請求項１４に記載の平板表示装置の駆動のためのゲートラインの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に係り、特にＦＰＤのゲートラインを駆動する装置に関する。
【背景技術】
【０００２】
ＦＰＤのうち代表的なものは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）−液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）方式でディスプレイする。その他にも、ＦＰＤには、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎａｎｃｅ）方式、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）−ＬＣＤ方式、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）方式などが使われている。
【０００３】
以下、ＦＰＤのうち、現在に最も広く使われているＴＦＴ−ＬＣＤを中心に説明する。図１は、一般的なＴＦＴ−ＬＣＤパネル及び周辺回路を示すブロック図である。ＬＣＤパネル１１０は、電界を形成するための複数の電極を備える上板と下板とから構成され、上板と下板との間には、液晶層からなり、その他にも、光を偏光させるために上板及び下板に付着される偏光板を備える。ＴＦＴ−ＬＣＤ  １００において、光の輝度は、液晶分子を再配列させるためのピクセル電極に階調による電圧を印加することによって調節される。ＬＣＤパネル１１０の下板には、階調電圧がピクセル電極に印加されるようにスイッチングするために、ピクセル電極に連結されたＴＦＴのような複数のスイッチング素子が備えられている。ＴＦＴのようなスイッチング素子によりピクセル単位で光の輝度が調節され、これにより、ＬＣＤパネル１１０は、３色、すなわちＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）のカラーフィルタの配列を有するピクセルアレイ構造により画像をディスプレイする。
【０００４】
ＴＦＴ−ＬＣＤ  １００は、下板のＴＦＴ素子に連結されたゲートラインを駆動するためのゲートドライバ１２０、及び下板のＴＦＴ素子に連結されたソースラインを駆動するためのソースドライバ１３０を有する。前記駆動回路１２０，１３０は、所定のコントローラ（図示せず）によりコントロールされる。一般的に、前記コントローラ（図示せず）は、前記ＬＣＤパネル１１０の外部に配置される。前記駆動回路１２０，１３０は、一般的にＬＣＤパネル１１０の外部に配置されるが、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）タイプの場合、ＬＣＤパネル１１０上に配置されうる。
【０００５】
図２は、従来のゲートドライバ１２０を示すブロック図である。図２に示すように、従来のゲートドライバ１２０は、シフトレジスタ（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ：ＳＲ）１２１、レベルシフタ（Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ：ＬＳ）１２２及びバッファ１２３を備える。
【０００６】
前記シフトレジスタ１２１は、複数のレジスタセルＣ１，Ｃ２，Ｃ３，…を備える。前記シフトレジスタ１２１は、開始信号ＳＴＰがアクティブにされれば、前記セルＣ１，Ｃ２，Ｃ３，…それぞれで順次にアクティブにされるパルスを生成する。前記シフトレジスタ１２１の各セルでアクティブにされるパルスは、前記レベルシフタ１２２でピーク−ピーク電圧レベルが高くなるように変換され、前記変換されたパルスは、前記バッファ１２３でバッファリングされて、ＬＣＤパネルの下板のゲートラインを駆動する信号ＧＬ１，ＧＬ２，ＧＬ３，…として出力される。前記バッファ１２３は、ゲートラインの負荷に対応して適切に駆動できるように、十分な電流駆動能力を有するように設計される。
【０００７】
このように、前記バッファ１２３が該ゲートラインをアクティブにさせることによって、ソースドライバは、ソースラインにＲ、Ｇ及びＢ画像信号を出力し、これにより、画像信号を伝達された該ゲートラインのピクセルは、該階調電圧に比例するように液晶分子を再配列させることによって、光の輝度が調節される。
【０００８】
しかし、従来のゲートドライバ１２０は、共有された回路なしに各ゲートラインチャンネルのための回路が反復される。したがって、共有されうる回路が各ゲートラインチャンネルで反復されることは資源の浪費であり、回路の規模を大きくし、パワーの消費を増加させるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、回路の規模及びパワーの消費を減少させるために共有回路を利用するＦＰＤのゲートライン駆動装置を提供することである。
【００１０】
本発明が解決しようとする他の課題は、ＦＰＤのゲートラインを駆動するために共有回路を利用する方法を提供することである。
【課題を解決するための手段】
【００１１】
前記課題を解決するための本発明の一面によるＦＰＤの駆動のためのゲートライン駆動装置は、共有回路及び複数のチャンネル回路を備えることを特徴とする。
【００１２】
前記共有回路は、入力パルスのピーク−ピークレベルを変換して、変換された入力パルスを第１選択信号として出力する。前記複数のチャンネル回路は、前記共有回路を利用して、前記第１選択信号のアクティブ区間内で複数の第２選択信号によって複数のチャンネル出力パルスを生成する。
【００１３】
前記課題を解決するための本発明の他の面によるＦＰＤの駆動のためのゲートライン駆動装置は、シフトレジスタ、複数の共有回路及び複数のチャンネル回路グループを備えることを特徴とする。
【００１４】
前記シフトレジスタは、開始パルスを受信して順次にアクティブにされるパルスを生成する。前記複数の共有回路それぞれは、前記シフトレジスタの出力パルスそれぞれに応答して、前記シフトレジスタの出力パルスのピーク−ピークレベルを変換して、変換されたパルスを第１選択信号として出力する。前記複数のチャンネル回路グループそれぞれは、前記複数の共有回路それぞれを利用する複数のチャンネル回路で構成され、前記複数のチャンネル回路グループそれぞれは、前記第１選択信号のアクティブ区間内で複数の第２選択信号によって順次にアクティブにされる複数のチャンネル出力パルスを生成することを特徴とする。
【００１５】
前記第１選択信号は、第１制御信号に同期され、前記複数の第２選択信号は、第２制御信号に同期されることを特徴とする。前記第２制御信号は、前記第１制御信号より前記共有回路を利用するチャンネルの数ほど高い周波数を有することを特徴とする。
前記生成された複数のチャンネル出力パルスは、アクティブ状態が相互重畳されないことを特徴とする。前記共有回路及び前記チャンネル回路は、異なる動作電圧で駆動されることを特徴とする。
【００１６】
前記複数のチャンネル出力パルスは、順次にアクティブにされることを特徴とする。
前記他の課題を解決するための本発明のさらに他の面によるＦＰＤの駆動のためのゲートラインの駆動方法は、入力パルスのピーク−ピークレベルを変換するステップ、前記変換された入力パルスを第１選択信号として出力するステップ、及び前記第１選択信号のアクティブ区間内で複数の第２選択信号によって複数のチャンネル出力パルスを生成するステップを含むことを特徴とする。
【発明の効果】
【００１７】
本発明によるＦＰＤの駆動のためのゲートライン駆動装置では、共有回路が各チャンネルで反復的に利用されるので、全体回路の規模及びパワーの消費を減少させうる。
【発明を実施するための最良の形態】
【００１８】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【００１９】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００２０】
図３は、本発明の一実施形態によるゲートライン駆動装置３００を示すブロック図である。図３に示すように、前記ゲートライン駆動装置３００は、ＳＲ ３１０及び複数の共有グループ３２０，３３０，…を備える。
【００２１】
前記ゲートライン駆動装置３００は、ＴＦＴ−ＬＣＤのゲートラインを駆動でき、これに限定されず、若干の修正を加えて他のＦＰＤのゲートラインを駆動するように適用されうる。ＴＦＴ−ＬＣＤパネルの下板には、ＴＦＴスイッチング素子がピクセルごとに備えられ、ＴＦＴのゲート端子は、該ゲートラインに連結されている。
【００２２】
前記ＳＲ ３１０は、複数のレジスタセルＣ１，Ｃ２，…を備え、開始パルスＳＴＰがアクティブにされれば、前記セルＣ１，Ｃ２，…それぞれで順次にアクティブにされるパルスＧＤＢ１，ＧＤＢ２，…を生成する（図６参照）。図６のように、ＧＤＢ１，ＧＤＢ２，…は、ローアクティブパルスであると仮定したが、これに限定されず、これは、簡単な回路の修正によりハイアクティブパルスであることもある。本発明の一実施形態による前記ゲートライン駆動装置３００は、前記ＳＲ ３１０が生成する順次的なアクティブパルスのうちいずれか一つが一つの共有グループを駆動する。一つの共有グループは、複数のゲートラインチャンネルを駆動する。
【００２３】
例えば、図３において、前記複数の共有グループ３２０，３３０，…それぞれは、４個のゲートラインチャンネルを駆動すると仮定された。第１共有グループ３２０は、前記ＳＲ ３１０の第１出力パルスＧＤＢ１に応答して、４個のゲートラインチャンネルを駆動するための該順次的なアクティブパルスＧＬ１〜ＧＬ４を生成する。第２共有グループ３３０は、前記ＳＲ ３１０の第２出力パルスＧＤＢ２に応答して、次の４個のゲートラインチャンネルを駆動するための該順次的なアクティブパルスＧＬ５〜ＧＬ８を生成する。
【００２４】
前記複数の共有グループ３２０，３３０，…それぞれは、該共有回路及びチャンネル回路グループを備える。例えば、図３において、前記第１共有グループ３２０は、共有回路３２１及び複数のチャンネル回路３２２，３２３，…を備える。前記複数のチャンネル回路３２２，３２３，…は、前記回路３２１を共有するチャンネル回路グループに該当する。
【００２５】
前記共有回路３２１は、前記ＳＲ ３１０の第１出力パルスＧＤＢ１のピーク−ピークレベルを変換して、変換されたパルスを第１マスタゲート選択信号ＭＧＳＢ１として出力する。
【００２６】
前記複数のチャンネル回路３２２，３２３，…は、前記共有回路３２１を利用して、前記第１マスタゲート選択信号ＭＧＳＢ１のアクティブ区間内で複数のスレーブゲート選択信号ＳＧＳ１，ＳＧＳ２，…によって順次的なアクティブパルスＧＬ１〜ＧＬ４を生成する。
【００２７】
図３において、前記第２共有グループ３３０は、共有回路３２１と同じ構造を有する共有回路３３１、及び複数のチャンネル回路３２２，３２３，…と同じ構造を有する複数のチャンネル回路３３２，３３３，…を備える。複数のチャンネル回路３２２，３２３，…は、共有回路３３１を共有するチャンネル回路グループを形成する。
【００２８】
前記第１共有グループ３２０と同様に、前記第２共有グループ３３０は、前記ＳＲ３１０の第２出力パルスＧＤＢ２から第２マスタゲート選択信号ＭＧＳＢ２を生成し、該チャンネル回路グループが順次的なアクティブパルスＧＬ５〜ＧＬ８を生成する。
【００２９】
図４及び図５は、図３の共有回路３２１及びチャンネル回路３２２，３２３を示す具体的な図面である。図４及び図５の動作説明のために、図６のタイミング図が参照される。
【００３０】
図４に示すように、前記共有回路３２１は、ＬＳ ３２６、第１Ｐ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ  Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｐ１、第１Ｎ型ＭＯＳＦＥＴ  Ｎ１、第２Ｎ型ＭＯＳＦＥＴ  Ｎ２及びオプションである補償キャパシタＣＣを備える。
【００３１】
前記ＬＳ ３２６は、ＳＲ ３１０の第１出力パルスＧＤＢ１のピーク−ピークレベルを所定のレベルに変換する。例えば、前記パルスＧＤＢ１のピーク−ピークレベルが電源ＶＤＤと接地ＶＳＳとの間にあり、前記所定のレベルに変換されたパルスは、電源ＡＶＤＤと接地ＶＳＳとの間にある。前記電源ＶＤＤは、前記電源ＡＶＤＤより低い。
【００３２】
前記第１Ｐ型ＭＯＳＦＥＴ  Ｐ１において、ゲート端子は、前記ＬＳ ３２６の出力を受け、ソース／ドレイン端子は、電源ＡＶＤＤ及び第１ノードＮＤ１に連結される。前記第１Ｎ型ＭＯＳＦＥＴ  Ｎ１において、ゲート端子は、第１制御信号ＰＲを受け、ソース／ドレイン端子は、電源ＶＧＬ及び前記第１ノードＮＤ１に連結される。前記第２Ｎ型ＭＯＳＦＥＴ  Ｎ２において、ゲート端子は、前記第１ノードＮＤ１に連結され、ソース／ドレイン端子は、前記電源ＶＧＬ及び第２ノードＮＤ２に連結される。前記補償キャパシタＣＣは、前記第１ノードＮＤ１と前記電源ＶＧＬとの間に連結される。前記電源ＶＧＬは、前記接地ＶＳＳより低い負の電圧レベルを有する。
【００３３】
かかる構成を有する前記共有回路３２１は、前記第２ノードＮＤ２を通じて第１マスタゲート選択信号ＭＧＳＢ１を出力する。図６に示したように、ＳＲ ３１０の第１出力パルスＧＤＢ１がローアクティブパルスであるので、前記第１マスタゲート選択信号ＭＧＳＢ１もローアクティブパルスであることが望ましい。
【００３４】
図６に示すように、前記第１制御信号ＰＲがアクティブ−ハイにされるとき、これに同期された前記ＳＲ ３１０の第１出力パルスＧＤＢ１がハイ状態であれば、前記共有回路３２１の動作により、前記第１マスタゲート選択信号ＭＧＳＢ１もハイ状態になる。また、前記第１制御信号ＰＲがロー状態であるとき、これに同期された前記ＳＲ ３１０の第１出力パルスＧＤＢ１がロー状態であれば、前記共有回路３２１の動作により、前記第１マスタゲート選択信号ＭＧＳＢ１もロー状態になる。
【００３５】
一方、図５に示すように、前記チャンネル回路３２２は、第３Ｎ型ＭＯＳＦＥＴ  Ｎ３、第２Ｐ型ＭＯＳＦＥＴ  Ｐ２、第３Ｐ型ＭＯＳＦＥＴ  Ｐ３、第１インバータ３２７及び第２インバータ３２８を備える。
【００３６】
前記第３Ｎ型ＭＯＳＦＥＴ  Ｎ３において、ゲート端子は、前記複数のゲート選択信号のうち第１スレーブゲート選択信号ＳＧＳ１を受け、ソース／ドレイン端子は、前記第１マスタゲート選択信号ＭＧＳＢ１及び第３ノードＮＤ３に連結される。前記第２Ｐ型ＭＯＳＦＥＴ  Ｐ２において、ゲート端子は、第２制御信号ＰＲＢを受け、ソース／ドレイン端子は、電源ＶＧＨ及び前記第３ノードＮＤ３に連結される。前記第３Ｐ型ＭＯＳＦＥＴ  Ｐ３において、ゲート端子は、第４ノードＮＤ４に連結され、ソース／ドレイン端子は、前記電源ＶＧＨ及び前記第３ノードＮＤ３に連結される。前記第１インバータ３２７は、前記第３ノードＮＤ３の論理状態を反転させて前記第４ノードＮＤ４に出力する。前記第２インバータ３２８は、前記第３ノードＮＤ３の論理状態を反転させて、ゲートラインチャンネルを駆動するための順次的なアクティブパルスのうち一つＧＬ１を出力する。
【００３７】
ここで、前記インバータ３２７，３２８は、電源ＶＧＨとＶＧＬとの間で動作し、これにより、アクティブチャンネル出力パルスＧＬ１，ＧＬ２，…も、ＶＧＨとＶＧＬとの間のピーク−ピークレベルを有する。前記共有回路３２１及び前記チャンネル回路３２２，３２３，…は、同じ動作電圧で駆動されてもよい。すなわち、前記共有回路３２１の電源ＡＶＤＤをＶＧＨに代替し、簡単な回路の修正を通じて、前記第１マスタゲート選択信号ＭＧＳＢ１のピーク−ピークレベルをＶＧＨとＶＧＬとの間にすることが可能である。
【００３８】
次のゲートラインチャンネルを駆動する前記チャンネル回路３２３は、前記チャンネル回路３２２と同じ構成を有し、前記第２スレーブゲート選択信号ＳＧＳ２によって次のゲートラインチャンネルを駆動するためのアクティブパルスＧＬ２を出力する。
【００３９】
前記共有回路３２１が入力パルスＧＤＢ１のピーク−ピークレベルを変換して、変換されたパルスＭＧＳＢ１を出力するとき、図６のように、前記複数のチャンネル回路３２２，３２３，…は、前記共有回路３２１を共有して、前記パルスＭＧＳＢ１のローアクティブ区間内で複数のスレーブゲート選択信号ＳＧＳ１，ＳＧＳ２，…によって順次的なアクティブパルスＧＬ１，ＧＬ２，…を生成する。
【００４０】
図６に示すように、前記第２制御信号ＰＲＢがハイに（例えばアクティブに）されるとき、これに同期された前記複数のスレーブゲート選択信号ＳＧＳ１，ＳＧＳ２，…それぞれが順次にハイ状態であれば、前記チャンネル回路３２２，３２３，…の動作により、前記チャンネル出力パルスＧＬ１，ＧＬ２，…も順次にハイ状態になる。前記複数のスレーブゲート選択信号ＳＧＳ１，ＳＧＳ２，…のアクティブ状態が相互重畳されないため、前記チャンネル出力パルスＧＬ１，ＧＬ２，…のアクティブ状態も相互重畳されない。
【００４１】
図６から分かるように、前記第２制御信号ＰＲＢは、前記第１制御信号ＰＲより共有回路３２１を利用するチャンネルの数ほど高い周波数を有する。図３の例のように、一つの共有回路３２１を４個のチャンネル回路３２２，３２３，…が共有する場合に、前記第２制御信号ＰＲＢは、前記第１制御信号ＰＲより４倍高い周波数を有する。前記第１制御信号ＰＲがハイ（アクティブ）にされる間に、前記第２制御信号ＰＲＢは、ロー状態にある。前記第１制御信号ＰＲ及び前記第２制御信号ＰＲＢは、前記チャンネル出力パルスＧＬ１，ＧＬ２，…のアクティブ状態を相互重畳させないために、アクティブ区間で非活性状態にプリチャージする制御信号である。
【００４２】
前述したように、本発明の一実施形態によるＦＰＤの駆動のためのゲートライン駆動装置３００では、複数のゲートラインチャンネルに共有される回路が入力パルスのピーク−ピークレベルを変換して、変換された入力パルスをマスタゲート選択信号として出力すれば、チャンネル回路は、前記マスタゲート選択信号のアクティブ区間内で該スレーブゲート選択信号によって順次的なチャンネル出力パルスを生成する。
【００４３】
以上のように、図面と明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に、本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００４４】
本発明は、ＦＰＤ関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４５】
【図１】一般的なＴＦＴ−ＬＣＤパネル及び周辺回路を示すブロック図である。
【図２】従来のゲートドライバを示すブロック図である。
【図３】本発明の一実施形態によるゲートライン駆動装置を示すブロック図である。
【図４】図３の共有回路を示す具体的な図面である。
【図５】図３のチャンネル回路を示す具体的な図面である。
【図６】図３の動作に必要な信号のタイミング図である。
【符号の説明】
【００４６】
３００    ゲートライン駆動装置
３１０    シフトレジスタ
３２０    第１共有グループ
３２１，３３１    共有回路
３２２，３２３，３３２，３３３    チャンネル回路
３３０    第２共有グループ
【図１】
2006338027.tif 000003
【図２】
2006338027.tif 000004
【図３】
2006338027.tif 000005
【図４】
2006338027.tif 000006
【図５】
2006338027.tif 000007
【図６】
2006338027.tif 000008