(57)【要約】      （修正有）【課題】書き込み、消去を繰り返した場合でも、データの保持特性の劣化やディスターブの発生を防止して、半導体不揮発性メモリセルトランジスタの長期信頼性を保ちつつ書き換え可能な回数を大幅に増加させることができる半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器を提供する。【解決手段】メモリセルトランジスタアレイ１０１は、電気的にデータの書き込みおよび消去が可能な複数のメモリセルトランジスタ１００を有する。メモリセルトランジスタ１００のデータの消去回数を消去回数カウント回路１０７がカウントして記憶する。消去回数カウント回路１０７に記憶された消去回数が予め定めた回数に達すると、メモリ制御回路１０３は温度制御回路１０５を制御して、温度上昇機構によってメモリセルトランジスタアレイ１０１の温度を上昇させる。【選択図】図１
2006338808.tif 000002
【特許請求の範囲】
【請求項１】
電気的にデータの書き込みおよび消去が可能な複数の半導体不揮発性メモリセルトランジスタを有するメモリセルトランジスタアレイと、
上記半導体不揮発性メモリセルトランジスタのデータの消去回数をカウントして記憶する消去回数カウント回路と、
上記メモリセルトランジスタアレイの温度を上昇させる温度上昇機構と、
上記温度上昇機構の温度を制御する温度制御回路と、
上記消去回数カウント回路に記憶された上記消去回数が予め定めた回数に達すると、上記温度制御回路を制御して、上記温度上昇機構によって上記メモリセルトランジスタアレイの温度を上昇させるメモリ制御回路と
を備えたことを特徴とする半導体不揮発性メモリ装置。
【請求項２】
請求項１に記載の半導体不揮発性メモリ装置において、
上記半導体不揮発性メモリセルトランジスタは、電荷を、周りを絶縁膜で囲まれた電荷保持領域に保持させることによって情報を記憶することを特徴とする半導体不揮発性メモリ装置。
【請求項３】
請求項１に記載の半導体不揮発性メモリ装置において、
上記消去回数カウント回路は、上記複数の半導体不揮発性メモリセルトランジスタを夫々が含む複数のブロックの各々について上記消去回数をカウントすることを特徴とする半導体不揮発性メモリ装置。
【請求項４】
請求項３に記載の半導体不揮発性メモリ装置において、
上記消去回数カウント回路は、上記各ブロック毎にカウントした上記消去回数を記憶する半導体不揮発性メモリセルトランジスタを有することを特徴とする半導体不揮発性メモリ装置。
【請求項５】
請求項３に記載の半導体不揮発性メモリ装置において、
上記温度制御回路は上記各ブロックを独立に温度制御するように上記温度上昇機構を制御することが可能であり、
上記メモリ制御回路は、上記消去回数が予め定めた回数になった上記ブロックについて、上記温度制御回路を制御して、上記温度上昇機構によって温度を上昇させることを特徴とする半導体不揮発性メモリ装置。
【請求項６】
請求項１に記載の半導体不揮発性メモリ装置において、
上記温度上昇機構の駆動中は、上記メモリ制御回路が上記半導体不揮発性メモリセルトランジスタへのデータの書き込みを禁止することを特徴とする半導体不揮発性メモリ装置。
【請求項７】
請求項１に記載の半導体不揮発性メモリ装置において、
上記温度制御回路は、上記温度上昇機構が駆動している時間の累積時間を記憶する半導体不揮発性メモリセルトランジスタを有することを特徴とする半導体不揮発性メモリ装置。
【請求項８】
請求項１に記載の半導体不揮発性メモリ装置において、
上記温度上昇機構は、上記メモリセルトランジスタアレイ上に配置された抵抗体、または、半導体レーザを含むことを特徴とする半導体不揮発性メモリ装置。
【請求項９】
請求項１に記載の半導体不揮発性メモリ装置を備えたことを特徴とする携帯情報端末機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器に関する。
【背景技術】
【０００２】
近年、携帯情報端末機器などの普及に伴って、半導体不揮発性メモリ装置が広く使われるようになった。この半導体不揮発性メモリ装置は、電源を切っても情報を記憶し続けることができ、また、データの書き込みおよび消去を電気的に行うことできる。
【０００３】
図７に、従来の半導体不揮発性メモリ装置を説明するためのブロック図を示す。
【０００４】
上記従来の半導体不揮発性メモリ装置は、窒化膜などの電荷保持領域を含む複数のメモリセルトランジスタを有するメモリセルトランジスタアレイ５０１と、このメモリセルトランジスタアレイ５０１のビット線およびワード線を選択するデコーダ回路５０２と、このデコーダ回路５０２によって選択されたメモリセルトランジスタのデータを読み出すセンスアンプ回路５０４と、メモリセルトランジスタに対するデータの書き込み、消去および読み出し動作を制御するメモリ制御回路５０３と、センスアンプ回路５０４の出力が入力される入出力回路５０６とを備えている。
【０００５】
上記メモリセルトランジスタとしては、窒化膜などの電荷保持領域に電子を出し入れすることによりデータを記憶する、いわゆるＭＯＮＯＳ（Metal／Oxide／Nitride／Oxide／Silicon）タイプのものがある。以下に、このＭＯＮＯＳタイプのメモリセルトランジスタの動作について説明する。
【０００６】
図８に、上記メモリセルトランジスタの概略断面図を示す。
【０００７】
上記メモリセルトランジスタは、半導体基板６１０上に、下部絶縁膜６１４、電荷保持領域としての窒化膜６１３、上部絶縁膜６１２およびゲート電極６１１を積層している。ここでは、上記窒化膜６１３が電荷保持領域となる。また、上記半導体基板６１０にはソース領域６１５およびドレイン領域６１６が形成されている。
【０００８】
上記メモリセルトランジスタへデータを書き込む場合、電子を窒化膜６１３にトラップさせることにより、メモリセルトランジスタのしきい値電圧を増大させる。具体的には、上記ゲート電極６１１に８［Ｖ］、ドレイン領域６１６に５［Ｖ］、ソース領域６１５および半導体基板６１０に０［Ｖ］を印加することによって、ドレイン領域６１６近傍で発生したホットエレクトロンを窒化膜６１３に注入してトラップさせる。
【０００９】
一方、上記メモリセルトランジスタのデータを消去する場合、シリコン窒化膜６１３にホールを注入することによって、窒化膜６１３にトラップされた電子をホールで中和し、メモリセルトランジスタのしきい値電圧を下げる。具体的には、上記ゲート電極６１１に−６［Ｖ］、ドレイン領域６１６に５［Ｖ］を印加し、バンド間トンネリングにより発生したホットホールをシリコン窒化膜６１３に注入する。
【００１０】
ところで、上記に示した通り従来の半導体不揮発性メモリ装置においては、データの書き込みおよび消去に高電圧を用いて電子やホールを、強制的に下部絶縁膜６１４を通過させる。このため、上記メモリセルトランジスタのデータの書き換え回数が増えると、下部絶縁膜６１４が劣化してしまう。上記下部絶縁膜６１４の劣化により、下記に示すさまざまな問題が発生する。
【００１１】
第１に、いわゆるゲートディスターブの問題が発生する。これは、上記従来の半導体不揮発性メモリ装置においては、データの読み出し時、半選択メモリトランジスタセル（ワード線は選択されているがビット線は選択されていないセル）のゲート電極に読み出し電圧が印加されることにより、徐々に半選択メモリトランジスタセルのデータが書き換わってしまう問題である。このゲートディスターブは、メモリセルトランジスタのデータの書き換え回数が少ない時にはあまり問題とならないが、メモリセルトランジスタのデータの書き換え回数の増加にしたがって下部絶縁膜６１４中に中性トラップが増加し、この中性トラップを介して電子がトンネルすることによって発生する。
【００１２】
第２に、データ保持（リテンション）の問題が発生する。これも、上記ゲートディスターブと同様に、メモリセルトランジスタのデータの書き換え回数が増加するにしたがって、メモリセルトランジスタの下部絶縁膜６１４にダメージが入ることによって、窒化膜６１３に蓄えられた電子が抜けることによって発生する。
【００１３】
図９に、データの書き換え回数が少ないメモリセルトランジスタのデータ保持特性を実線で示すと共に、データの書き換え回数が多いメモリセルトランジスタのデータ保持特性を点線で示す。
【００１４】
図９から判るように、データの書き換え回数が多いメモリセルトランジスタは、データの書き換え回数が少ないメモリセルトランジスタに比べて、時間と共にしきい値電圧が大きく変動しており、データの保持特性が悪くなっている。
【００１５】
また、図１０に示すように、書き換え回数が増加するにしたがって、同一条件で書き込みおよび消去を行った場合、書き込み後メモリセルトランジスタは時間経過に伴うしきい値電圧の上昇が小さいが、消去後メモリセルトランジスタは時間経過に伴うしきい値電圧の上昇が大きいという問題もある。
【００１６】
上記のほか、選択メモリトランジスタセルのデータ読み出しの際に、データが書き換わってしまうリードディスターブの問題など、書き換え回数の増大にしたがって、不揮発性メモリの長期信頼性にかかわる特性は、ほぼ全て悪化してしまうという問題があった。
【００１７】
このような問題に対して、従来より、メモリセルトランジスタの劣化を抑え、書き換え回数を向上させるために、さまざまな提案がなされてきた。
【００１８】
例えば、特開２００１−１７５５４１号公報（特許請求１）に示された技術は、複数のメモリセルトランジスタの夫々のアクセス回数を記憶し、このアクセス回数に基づいて使用頻度の低いメモリセルトランジスタを優先的に使用することによって、複数のメモリセルトランジスタの使用頻度を均一にして、複数のメモリセルトランジスタの書き換え寿命を伸ばそうとするものである。
【００１９】
また、特開２００２−２０８２９１号公報（特許文献２）に示された技術は、書き換え寿命の初期段階においては、メモリセルトランジスタへの印加電圧を低くすることによって、メモリセルトランジスタの劣化を抑制し、書き換え寿命の中期および後期にかけては、メモリセルトランジスタへの印加電圧を高くすることによって、メモリセルトランジスタに必要なしきい値電圧を確保して、メモリセルトランジスタの書き換え寿命を向上させようとするものである。
【００２０】
しかしながら、特開２００１−１７５５４１号公報の技術では、複数のメモリセルトランジスタの使用頻度を均一にするだけだから、各メモリセルトランジスタの書き換え寿命は延びていない。つまり、上記メモリセルトランジスタでは、書き込みおよび消去回数が増大するにしたがって、ゲートディスターブやデータ保持などの問題が生じて、長期的な信頼性を高めることができない。
【００２１】
また、特開２００２−２０８２９１号公報の技術では、書き換え寿命の中期および後期においては、高電圧で書き換えを行うため、メモリセルトランジスタの絶縁膜の劣化は激しく、書き換え直後は必要なしきい値電圧を得られたとしても、その後、ゲートディスターブやデータ保持などの問題が生じ、長期的な信頼性を高めることができない。
【００２２】
すなわち、従来の半導体不揮発性メモリ装置では、データの書き換えに伴ってメモリセルトランジスタの絶縁膜にダメージが入ってしまうため、書き換え回数が増加した際にゲートディスターブやデータ保持などの問題が生じ、長期的な信頼性を保つことが困難であった。その結果、上記従来の半導体不揮発性メモリ装置では書き換え回数は例えば１０万回などと制限されていた。
【特許文献１】特開２００１−１７５５４１号公報
【特許文献２】特開２００２−２０８２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
そこで、本発明の課題は、書き込み、消去を繰り返した場合でも、データの保持特性の劣化やディスターブの発生を防止して、書き換え可能な回数を大幅に増加させることができる半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器を提供することにある。
【課題を解決するための手段】
【００２４】
上記課題を解決するため、本発明の半導体不揮発性メモリ装置は、
電気的にデータの書き込みおよび消去が可能な複数の半導体不揮発性メモリセルトランジスタを有するメモリセルトランジスタアレイと、
上記半導体不揮発性メモリセルトランジスタのデータの消去回数をカウントして記憶する消去回数カウント回路と、
上記メモリセルトランジスタアレイの温度を上昇させる温度上昇機構と、
上記温度上昇機構の温度を制御する温度制御回路と、
上記消去回数カウント回路に記憶された上記消去回数が予め定めた回数に達すると、上記温度制御回路を制御して、上記温度上昇機構によって上記メモリセルトランジスタアレイの温度を上昇させるメモリ制御回路と
を備えたことを特徴としている。
【００２５】
上記構成の半導体不揮発性メモリ装置によれば、上記メモリ制御回路は、消去回数カウント回路に記憶された消去回数が予め定めた回数に達すると、温度制御回路を制御して、温度上昇機構によってメモリセルトランジスタアレイの温度を上昇させる。その結果、上記半導体不揮発性メモリセルトランジスタの劣化が回復するので、半導体不揮発性メモリセルトランジスタの長期信頼性を保ちつつ書き換え回数を大幅に増加させることができる。
【００２６】
また、上記半導体不揮発性メモリセルトランジスタの劣化が回復するので、半導体不揮発性メモリセルトランジスタのデータの書き換え回数が増大しても、半導体不揮発性メモリセルトランジスタのデータの書き込みおよび消去のスピードが上記従来の半導体不揮発性メモリ装置のように遅くならない。
【００２７】
また、上記従来の半導体不揮発性メモリ装置ではベリファイしながらのデータの書き込みおよび消去が必要であったが、本発明の半導体不揮発性メモリ装置では、半導体不揮発性メモリセルトランジスタの劣化を回復させられるので、ベリファイしながらのデータの書き込みおよび消去を不要にできる可能性があり、また、半導体不揮発性メモリセルトランジスタのデータの書き込みおよび消去を高速にできる可能性がある。
【００２８】
一実施形態の半導体不揮発性メモリ装置では、
上記半導体不揮発性メモリセルトランジスタは、電荷を、周りを絶縁膜で囲まれた電荷保持領域に保持させることによって情報を記憶する。
【００２９】
上記実施形態の半導体不揮発性メモリ装置によれば、データの書き込みおよび消去時に電荷が絶縁膜中を通過するため、データの書き込み消去を繰り返すと、上記絶縁膜は劣化する。絶縁膜が劣化すると、ディスターブの悪化や、データ保持特性の劣化など、長期信頼性特性が劣化する。そのため、上記タイプの半導体不揮発性メモリ装置の書き換え回数は、例えば１０万回などと制限されていた。上記絶縁膜の劣化は、適当な温度、例えば２００℃〜３００℃の処理を行えば減少し、ほぼ劣化前の状態に回復することがわかっている。
【００３０】
よって、本発明のように、消去回数があらかじめ定めた回数に達すると、メモリセルトランジスタアレイの温度を上昇させ、劣化を回復させることによって、長期信頼性を保ちつつ書き換え回数を大幅に増加させることができる。
【００３１】
一実施形態の半導体不揮発性メモリ装置では、
上記消去回数カウント回路は、上記複数の半導体不揮発性メモリセルトランジスタを夫々が含む複数のブロックの各々について上記消去回数をカウントする。
【００３２】
上記実施形態の半導体不揮発性メモリ装置によれば、上記消去回数カウント回路は、複数の半導体不揮発性メモリセルトランジスタを夫々が含む複数のブロックの各々について消去回数をカウントする。したがって、上記消去回数に基づいて、半導体不揮発性メモリセルトランジスタの劣化の進行状況を各ブロック毎に把握できる。したがって、あるブロックで予め定めた回数の消去が行われた場合、そのブロックのみを温度上昇させたり、あるいは、メモリセルトランジスタアレイ全体を温度上昇させることが可能である。
【００３３】
一実施形態の半導体不揮発性メモリ装置では、
上記消去回数カウント回路は、上記各ブロック毎にカウントした上記消去回数を記憶する半導体不揮発性メモリセルトランジスタを有する。
【００３４】
上記実施形態の半導体不揮発性メモリ装置によれば、上記実施形態の半導体不揮発性メモリ装置によれば、上記各ブロックのデータの消去回数を半導体不揮発性メモリセルトランジスタで記憶するので、各ブロック毎のデータの消去回数をカウント中に電源が遮断されても、各ブロック毎のデータの消去回数が消失するのを防ぐことができる。
【００３５】
また、上記消去回数カウント回路の半導体不揮発性メモリセルトランジスタの温度を上昇させることにより、消去回数カウント回路の半導体不揮発性メモリセルトランジスタの劣化も回復させることができる。
【００３６】
また、上記消去回数カウント回路の半導体不揮発性メモリセルトランジスタの構造および材料をメモリセルトランジスタアレイの半導体不揮発性メモリセルトランジスタの構造および材料と同様にすることにより、製造時の余分なコストの発生を防ぐことができる。
【００３７】
一実施形態の半導体不揮発性メモリ装置では、
上記温度制御回路は上記各ブロックを独立に温度制御するように上記温度上昇機構を制御することが可能であり、
上記メモリ制御回路は、上記消去回数が予め定めた回数になった上記ブロックについて、上記温度制御回路を制御して、上記温度上昇機構によって温度を上昇させる。
【００３８】
上記実施形態の半導体不揮発性メモリ装置によれば、上記温度制御回路は各ブロックを独立に温度制御するように温度上昇機構を制御することが可能であるから、メモリ制御回路は、温度制御回路を制御して、半導体不揮発性メモリセルトランジスタのデータの消去回数が予め定めた回数になったブロックのみの温度を温度上昇機構で上昇させることができる。したがって、劣化したブロックだけの温度を温度上昇機構で上昇させることができる。したがって、上記半導体不揮発性メモリセルトランジスタの劣化の回復を各ブロック毎に行うことにより、半導体不揮発性メモリセルトランジスタの劣化を効率良く回復させることができる。
【００３９】
一実施形態の半導体不揮発性メモリ装置では、
上記温度上昇機構の駆動中は、上記メモリ制御回路が上記半導体不揮発性メモリセルトランジスタへのデータの書き込みを禁止する。
【００４０】
上記実施形態の半導体不揮発性メモリ装置によれば、上記温度上昇機構の駆動中は、メモリ制御回路が半導体不揮発性メモリセルトランジスタへのデータの書き込みを禁止するから、劣化が回復していない半導体不揮発性メモリセルトランジスタにデータが書き込まれるのを防ぐことができる。
【００４１】
一実施形態の半導体不揮発性メモリ装置では、
上記温度制御回路は、上記温度上昇機構が駆動している時間の累積時間を記憶する半導体不揮発性メモリセルトランジスタを有する。
【００４２】
上記実施形態の半導体不揮発性メモリ装置によれば、上記温度制御回路は、温度上昇機構が駆動している時間の累積時間を半導体不揮発性メモリセルトランジスタに記憶するから、メモリセルトランジスタアレイに十分な時間温度上昇処理を行えずに電源が遮断された場合においても、その後、電源が再投入されたときに、その半導体不揮発性メモリセルトランジスタに記憶された累積時間に基づいて温度上昇処理を効率よく再開することができる。
【００４３】
また、上記温度制御回路の半導体不揮発性メモリセルトランジスタの構造および材料をメモリセルトランジスタアレイの半導体不揮発性メモリセルトランジスタの構造および材料と同様にすることにより、製造時の余分なコストの発生を防ぐことができる。
【００４４】
一実施形態の半導体不揮発性メモリ装置では、
上記温度上昇機構は、上記メモリセルトランジスタアレイ上に配置された抵抗体、または、半導体レーザを含む。
【００４５】
上記実施形態の半導体不揮発性メモリ装置によれば、上記温度上昇機構は、メモリセルトランジスタアレイ上に配置された抵抗体、または、半導体レーザを含むから、メモリセルトランジスタアレイの温度のコントロールが容易になる。
【００４６】
本発明の携帯情報端末機器は、上記発明の半導体不揮発性メモリ装置を備えたことを特徴としている。
【００４７】
上記構成の携帯情報端末機器によれば、上記発明の半導体不揮発性メモリ装置を備えているから、信頼性を高めることができると共に、使い勝手を非常に良くすることができる。
【発明の効果】
【００４８】
本発明の半導体不揮発性メモリ装置によれば、消去回数カウント回路に記憶された消去回数が予め定めた回数に達すると、メモリ制御回路が温度制御回路を制御して、メモリセルトランジスタアレイの温度を温度上昇機構で上昇させることによって、半導体不揮発性メモリセルトランジスタの劣化を回復させるので、半導体不揮発性メモリセルトランジスタの長期信頼性を保って書き換え回数を大幅に増加させることができる。
【００４９】
本発明の携帯情報端末機器によれば、上記半導体不揮発性メモリ装置を備えているから、信頼性を高めることができると共に、使い勝手を非常に良くすることができる。
【発明を実施するための最良の形態】
【００５０】
以下、本発明の半導体不揮発性メモリ装置を図示の実施の形態により詳細に説明する。
【００５１】
（第１実施形態）
図１に、本発明の第１実施形態の半導体不揮発性メモリ装置を説明するためのブロック図を示す。
【００５２】
上記半導体不揮発性メモリ装置は、メモリセルトランジスタアレイ１０１、デコーダ回路１０２、メモリ制御回路１０３、センスアンプ１０４、温度制御回路１０５、入出力回路１０６および消去回数カウント回路１０７を備えている。
【００５３】
上記メモリセルトランジスタアレイ１０１は複数のメモリセルトランジスタ１００を有している。このメモリセルトランジスタ１００は半導体不揮発性メモリセルトランジスタの一例である。
【００５４】
上記メモリセルトランジスタ１００は、図８のメモリセルトランジスタと同様の構成を有して、電気的にデータの書き込みおよび消去が可能となっている。
【００５５】
上記デコーダ回路１０２は、メモリ制御回路１０３からの信号を受け、この信号に基づいて任意のメモリセルトランジスタ１００を選択する。
【００５６】
上記メモリ制御回路１０３は、メモリセルトランジスタに対するデータの書き込み消去および読み出し動作を制御する。より詳しくは、上記メモリ制御回路１０３は、メモリセルトランジスタアレイ１０１のデータの読み出し、書き込みおよび消去の夫々の動作時において、デコーダ回路１０２、センスアンプ１０４および消去回数カウント回路１０７を制御する。
【００５７】
上記センスアンプ１０４は、デコーダ回路１０２が選択した任意のメモリセルトランジスタ１００の電流値を判定することにより、データの読み出しを行う。
【００５８】
上記温度制御回路１０５はメモリ制御回路１０３によって制御される。また、上記温度制御回路１０５は、後述する温度上昇機構２０８の温度を制御する。
【００５９】
上記消去回数カウント回路１０７は、メモリセルトランジスタアレイ１０１のデータの消去回数をカウントして記憶する。つまり、上記消去回数カウント回路１０７は、メモリセルトランジスタアレイ１０１にデータの消去処理を行った回数を記憶する。また、上記消去回数カウント回路１０７は、カウントした消去回数を不揮発的に記憶するために、メモリセルトランジスタアレイ１０１に用いられるものと同様のメモリセルトランジスタ１１０を複数有している。
【００６０】
図２に、上記メモリセルトランジスタアレイ１０１を上方から見た概略図を示す。
【００６１】
上記メモリセルトランジスタアレイ１０１上には、メモリセルトランジスタ１００の温度を上昇させる温度上昇機構２０８を配置している。この温度上昇機構２０８は、電流を流すと温度が上昇する抵抗体、または、半導体レーザなどを含んでいる。
【００６２】
また、図示しないが、消去回数カウント回路１０７上にも、温度上昇機構２０８と同様の温度上昇機構を配置している。
【００６３】
上記構成の半導体不揮発性メモリ装置によれば、消去回数カウント回路１０７に記憶されている消去回数が所定の値に達した場合、メモリ制御回路１０３は温度制御回路１０５を制御して、温度上昇機構２０８を通じてメモリセルトランジスタアレイ１０１の温度を上昇させる。これにより、上記メモリセルトランジスタ１００では、データの書き換え回数の増大に伴う劣化が回復するから、ゲートディスターブ特性やデータ保持特性の劣化を防止できると共に、データ書き換え直後のベリファイなどでは検出できない信頼性に関する特性の劣化を防止できる。したがって、上記半導体不揮発性メモリ装置の信頼性を高めることができ、メモリセルトランジスタ１００の書き換え回数を大幅に向上させることができる。
【００６４】
また、上記従来の半導体不揮発性メモリ装置の書き換え回数は１０万程度に制限されていたが、本実施形態の半導体不揮発性メモリ装置は、メモリセルトランジスタ１００の劣化を回復させることができるから、書き換え回数の制限を１０万回よりも多くすることができる。
【００６５】
また、上記メモリ制御回路１０３は、消去回数カウント回路１０７に記憶されている消去回数が所定の値に達すると、消去回数カウント回路１０７上にある温度上昇機構を制御することによって、消去回数カウント回路１０７中の消去回数を記憶しているメモリセルトランジスタ１１０の温度を上昇させる。これにより、上記消去回数を記憶しているメモリセルトランジスタ１１０の劣化も回復させることができる。
【００６６】
次に、図３のフローチャートを用いて、上記半導体不揮発性メモリ装置の消去動作について説明する。
【００６７】
まず、上記消去処理が開始すると、ステップＳ１１で、メモリ制御回路１０３が、消去回数カウント回路１０７に記憶されている消去回数（ｎ）を確認する。
【００６８】
次に、ステップＳ１２で、上記消去回数（ｎ）が所定の値未満であるか否かを判定する。
【００６９】
上記ステップＳ１２で、上記消去回数（ｎ）は所定の値未満であると判定した場合、ステップＳ１６に進み、上記消去回数（ｎ）の値をインクリメントした後、つまり、ｎ＝ｎ＋１とした後、後述するステップＳ１５を行って、上記消去処理を終了する。
【００７０】
一方、上記ステップＳ１２で、上記消去回数（ｎ）は所定の値以上であると判定した場合、ステップＳ１３に進み、温度制御回路１０５の制御によって、メモリセルトランジスタアレイ１０１のメモリセルトランジスタ１００の温度を所定の時間上昇させると共に、消去回数カウント回路１０７中の消去回数（ｎ）を記憶しているメモリセルトランジスタ１１０の温度を所定の時間上昇させる。これにより、上記メモリセルトランジスタ１００，１１０を劣化前の状態に回復させることができる。また、上記メモリセルトランジスタ１００，１１０の温度を２００℃〜３００℃とすることにより、メモリセルトランジスタ１００，１１０の絶縁膜はほぼ劣化前の状態に回復することが判っている。
【００７１】
次に、ステップＳ１４で、上記消去回数（ｎ）の値を初期値に設定する。つまり、ｎ＝１とする。
【００７２】
次に、ステップＳ１５で、消去に必要な電圧をメモリセルトランジスタアレイ１０１に一定時間印加して、上記消去処理を終了する。
【００７３】
上記電圧の印加によって、メモリセルトランジスタ１００のしきい値が制御され、メモリセルトランジスタ１００のデータが消去される。
【００７４】
上記第１実施形態では、上記消去回数を記憶するメモリセルトランジスタ１１０は、消去回数カウント回路１０７中に有ったが、メモリセルトランジスタアレイ１０１中に有ってもよい。つまり、上記複数のメモリセルトランジスタ１００のいくつかを用いて消去回数を記憶してもよい。
【００７５】
（第２実施形態）
図４に、本発明の第２実施形態の半導体不揮発性メモリ装置を説明するためのブロック図を示す。
【００７６】
上記半導体不揮発性メモリ装置は、メモリセルトランジスタアレイ３０１、デコーダ回路３０２、メモリ制御回路３０３、センスアンプ３０４、温度制御回路３０５、入出力回路３０６および消去回数カウント回路３０７を備えている。
【００７７】
上記メモリセルトランジスタアレイ３０１は、データの消去をブロック３５０毎に行うタイプのものである。より詳しくは、上記メモリセルトランジスタアレイ３０１は複数のブロック３５０を含んでいる。この各ブロック３５０は複数のメモリセルトランジスタ３００から構成されている。また、上記メモリセルトランジスタ３００は半導体不揮発性メモリセルトランジスタの一例である。
【００７８】
上記複数のメモリセルトランジスタ３００は、夫々、図８のメモリセルトランジスタと同様の構成を有して、電気的にデータの書き込みおよび消去が可能となっている。
【００７９】
上記デコーダ回路３０２は、メモリ制御回路３０３からの信号を受け、この信号に基づいて任意のメモリセルトランジスタ３００を選択する。
【００８０】
上記メモリ制御回路３０３は、メモリセルトランジスタに対するデータの書き込み、消去および読み出し動作を制御する。より詳しくは、上記メモリ制御回路３０３は、メモリセルトランジスタアレイ３０１のデータの読み出し、書き込みおよび消去の夫々の動作時において、デコーダ回路３０２、センスアンプ３０４および消去回数カウント回路３０７を制御する。
【００８１】
上記センスアンプ３０４は、デコーダ回路３０２が選択した任意のメモリセルトランジスタ３００の電流値を判定し、データの読み出しを行う。
【００８２】
上記温度制御回路３０５はメモリ制御回路３０３に制御される。また、上記温度制御回路３０５は、後述する複数の温度上昇機構４０８の温度を個別に制御する。そして、上記温度制御回路３０５は、各温度上昇機構４０８毎の作動時間を記憶する温度上昇時間記憶用メモリ３０９を有している。また、上記温度上昇時間記憶用メモリ３０９は半導体不揮発性メモリセルトランジスタの一例である。
【００８３】
上記消去回数カウント回路３０７は、データの消去回数をブロック３５０毎にカウントして記憶する。つまり、上記消去回数カウント回路３０７は、各ブロック３５０に対応した消去回数を記憶できるようになっている。また、上記消去回数カウント回路３０７は、カウントした消去回数を不揮発的に記憶するために、メモリセルトランジスタアレイ３０１に用いられるものと同様のメモリセルトランジスタ３１０を複数有している。
【００８４】
図５に、上記メモリセルトランジスタ３０１を上方から見た概略図を示す。
【００８５】
上記メモリセルトランジスタアレイ３０１上には、メモリセルトランジスタ３００の温度を上昇させる温度上昇機構４０８をブロック３５０と同数配置している。そして、上記温度上昇機構４０８の夫々は消去ブロック夫々の温度を独立に制御できる構成になっている。つまり、上記各温度上昇機構４０８は対応する１つのブロック３５０の温度を独立に制御することができる。この各温度上昇機構４０８は、電流を流すと温度が上昇する抵抗体、または、半導体レーザなどを含んでいる。
【００８６】
また、図示しないが、消去回数カウント回路３０７上にも、温度上昇機構４０８と同様の温度上昇機構を配置している。
【００８７】
上記構成の半導体不揮発性メモリ装置によれば、任意のブロック３５０の消去回数が所定の値に達した場合、メモリ制御回路３０３は、温度制御回路３０５を制御し、上記任意のブロック３５０に対応する温度上昇機構４０８を作動させる。これにより、上記任意のブロック３５０内の複数のメモリセルトランジスタ３００の温度が上昇する。その結果、上記任意のブロック３５０内の複数のメモリセルトランジスタ３００では、データの書き換え回数の増大に伴う劣化が回復するから、ゲートディスターブ特性やデータ保持特性の劣化を防止できると共に、データ書き換え直後のベリファイなどでは検出できない信頼性に関する特性の劣化を防止できる。したがって、上記半導体不揮発性メモリ装置の信頼性を高めることができ、メモリセルトランジスタ３００の書き換え回数を大幅に向上させることができる。
【００８８】
また、上記従来の半導体不揮発性メモリ装置の書き換え回数は１０万程度に制限されていたが、本実施形態の半導体不揮発性メモリ装置は、メモリセルトランジスタ３００の劣化を回復させることができるから、書き換え回数の制限を１０万回よりも多くすることができる。
【００８９】
また、上記メモリ制御回路３０３は、任意のブロック３５０の消去回数が所定の値に達すると、消去回数カウント回路３０７上にある温度上昇機構によって、上記任意のブロック３５０の消去回数を記憶しているメモリセルトランジスタの温度を上昇させる。これにより、上記任意のブロック３５０の消去回数を記憶しているメモリセルトランジスタの劣化も回復させることができる。
【００９０】
次に、図６のフローチャートを用いて、上記半導体不揮発性メモリ装置の消去動作について説明する。
【００９１】
まず、上記消去処理が開始すると、ステップＳ２１で、メモリ制御回路３０３が、消去を行おうとしている任意のブロック３５０の消去回数（ｎ）を、消去回数カウント回路３０７に記憶されたカウント値によって確認する。
【００９２】
次に、ステップＳ２２で、上記消去回数（ｎ）が所定の値未満であるか否かを判定する。
【００９３】
上記ステップＳ２２で、上記消去回数（ｎ）は所定の値未満であると判定した場合、ステップＳ３０に進み、上記消去回数（ｎ）の値をインクリメントした後、つまり、ｎ＝ｎ＋１とした後、後述するステップＳ２９を行って、上記消去処理を終了する。
【００９４】
一方、上記ステップＳ２２で、上記消去回数（ｎ）は所定の値以上である判定した場合、ステップＳ２３に進み、メモリ制御回路３０３は、上記任意のブロック３５０への新たな書込みを禁止する。
【００９５】
次に、ステップＳ２４で、温度制御回路３０５の制御によって、上記任意のブロック３５０を構成する複数のメモリセルトランジスタ３００の温度を上昇させると共に、上記任意のブロック３５０の消去回数（ｎ）を記憶しているメモリセルトランジスタ３１０の温度を上昇させる。
【００９６】
次に、ステップＳ２５で温度上昇累計時間（ｔ）を計測する。この温度上昇累計時間（ｔ）とは、上記任意のブロック３５０を構成する複数のメモリセルトランジスタ３００の温度を上昇させた累計時間を意味する。
【００９７】
次に、ステップＳ２６で、上記温度上昇累計時間（ｔ）が所定の値に達したか否かを判定する。
【００９８】
上記ステップＳ２６で、上記温度上昇累計時間（ｔ）は所定の値に達していないと判定した場合、ステップＳ２４に戻り、温度上昇累計時間（ｔ）は所定の値に達するまでステップＳ２４，Ｓ２５を繰り返す。
【００９９】
一方、上記ステップＳ２６で、上記温度上昇累計時間（ｔ）は所定の値に達していると判定した場合、ステップＳ２７に進む。
【０１００】
次に、ステップＳ２７で、上記メモリセルトランジスタアレイ３００，３１０の劣化が回復されたものとして、上記任意のブロック３５０への書込み禁止を解除する。
【０１０１】
次に、ステップＳ２８で、上記消去回数（ｎ）の値を初期値に設定する。つまり、ｎ＝１とする。
【０１０２】
次に、ステップＳ２９で、デコーダ回路３０２によって選択されたメモリセルトランジスタ３００に、消去に必要な電圧を一定時間印加して、上記消去処理を終了する。
【０１０３】
上記電圧の印加によって、メモリセルトランジスタ３００のしきい値が制御され、メモリセルトランジスタ３００のデータが消去される。
【０１０４】
以上のような消去処理では、温度制御回路３０５は、ステップＳ２４からステップＳ２７までの間、温度上昇累計時間（ｔ）を適宜更新する。なお、上記温度上昇累計時間（ｔ）は、温度上昇時間記憶用メモリ３０９の上記任意のブロック３５０に対応する領域に記憶されるようになっている。
【０１０５】
また、上記温度上昇時間記憶用メモリ３０９は、メモリセルトランジスタ３００，３１０と同様のメモリセルトランジスタを複数有しているので、温度上昇累計時間（ｔ）を不揮発的に記憶できる。したがって、上記温度上昇累計時間（ｔ）が所定の値に達していない状態で電源が遮断されたとしても、再度電源が投入された場合に、電源遮断直前の状態から温度上昇処理を再開することが可能となる。
【０１０６】
また、上記メモリセルトランジスタ３００，３１０の温度を２００℃〜３００℃とすることにより、メモリセルトランジスタ３００，３１０の絶縁膜はほぼ劣化前の状態に回復することが判っている。
【０１０７】
上記第２実施形態では、上記消去回数を記憶するメモリセルトランジスタ３１０は、消去回数カウント回路３０７中に有ったが、メモリセルトランジスタアレイ３０１中に有ってもよい。つまり、上記複数のメモリセルトランジスタ３００のいくつかを用いて消去回数を記憶してもよい。
【０１０８】
また、上記第１，第２実施形態の半導体不揮発性メモリ装置を携帯情報端末機器に備えることにより、携帯情報端末機器の信頼性を高めることができると共に、携帯情報端末機器の使い勝手を非常に良くすることができるので好ましい。
【０１０９】
また、上記第１，第２実施形態では、メモリセルトランジスタの温度を温度上昇機構で上昇させていたが、メモリセルトランジスタの基板に大電流を流すことによって、メモリセルトランジスタの温度を上昇させてもよい。この場合は、メモリセルトランジスタが半導体不揮発性メモリセルの一例と温度上昇機構の一例とを兼ねることになる。
【０１１０】
また、上記第１，第２実施形態では、図８のようなメモリセルトランジスタを半導体不揮発性メモリセルトランジスタの一例として用いていたが、電荷を、周りを絶縁膜で囲まれた電荷保持領域に保持させることによって情報を記憶するものであれば半導体不揮発性メモリセルトランジスタの一例として用いてもよい。
【０１１１】
本発明の半導体不揮発性メモリセルトランジスタの他の一例としてはサイドウォール型メモリセルトランジスタがある。
【０１１２】
上記サイドウォール型メモリセルトランジスタとは、半導体基板と、この半導体基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、このゲート電極側壁の両側に形成された２つの電荷保持部と、この２つの電荷保持部のそれぞれに対応する２つの拡散層領域と、ゲート電極下に配置されたチャネル領域とを備え、電荷保持部は、電荷保持領域としての第１の絶縁体からなる膜が、第２の絶縁体と第３の絶縁体とに挟まれた構造を有するものを指す。
【図面の簡単な説明】
【０１１３】
【図１】図１は本発明の第１実施形態の半導体不揮発性メモリ装置を説明するためのブロック図である。
【図２】図２は上記第１実施形態の半導体不揮発性メモリ装置のメモリセルトランジスタアレイの概略平面図である。上記半導体不揮発性メモリ装置の図である。
【図３】図３は上記第１実施形態の半導体不揮発性メモリ装置の消去動作について説明するためのフローチャートである。
【図４】図４は本発明の第２実施形態の半導体不揮発性メモリ装置を説明するためのブロック図である。
【図５】図５は上記第２実施形態の半導体不揮発性メモリ装置のメモリセルトランジスタアレイの概略平面図である。上記半導体不揮発性メモリ装置の図である。
【図６】図６は上記第２実施形態の半導体不揮発性メモリ装置の消去動作について説明するためのフローチャートである。
【図７】図７は従来の半導体不揮発性メモリ装置を説明するためのブロック図である。
【図８】図８は上記従来の半導体不揮発性メモリ装置のメモリセルトランジスタの概略断面図である。
【図９】図９は上記従来の不揮発性メモリ装置におけるデータ保持時間としきい値電圧との関係を示す図である。
【図１０】図１０は上記従来の不揮発性メモリ装置における書き換え回数としきい値電圧との関係を示す図である。
【符号の説明】
【０１１４】
１００，１１０，３００，３１０  メモリセルトランジスタ
１０１，３０１  メモリセルトランジスタアレイ
１０２，３０２  デコーダ回路
１０３，３０３  メモリ制御回路
１０４，３０４  センスアンプ
１０５，３０５  温度制御回路
１０６，３０６  入出力回路
１０７，３０７  消去回数カウント回路
２０８，４０８  温度上昇機構
３０９  温度上昇時間記憶用メモリ
【図１】
2006338808.tif 000003
【図２】
2006338808.tif 000004
【図３】
2006338808.tif 000005
【図４】
2006338808.tif 000006
【図５】
2006338808.tif 000007
【図６】
2006338808.tif 000008
【図７】
2006338808.tif 000009
【図８】
2006338808.tif 000010
【図９】
2006338808.tif 000011
【図１０】
2006338808.tif 000012