(57)【要約】【課題】  広い周波数範囲を取ることができ、また発振安定性を改善することができるＷ−ＣＤＭＡ用の電圧制御発振器、ＲＦ−ＩＣを提供する。【解決手段】  電圧制御発振器（ＲＦ−ＩＣ）において、共振回路の共振用Ａ，Ｂインダクタ１４，１５との間で磁気的相互作用を発生する切替用Ａ，Ｂインダクタ１２，１３と、共振用Ａ，Ｂインダクタ１４，１５と切替用Ａ，Ｂインダクタ１２，１３との間の磁気的相互作用によりインダクタンス値を切り替えるスイッチ機能、切替用Ａ，Ｂインダクタ１２，１３の負荷となる負荷機能を兼ね備えたスイッチ・負荷手段としての、Ａ，Ｂ，Ｃ，Ｄ＿ＮＭＯＳ６，７，８，９とを備え、制御信号によりＡ，Ｂ，Ｃ，Ｄ＿ＮＭＯＳ６，７，８，９のオン・オフをさせて相互誘導を制御し、共振回路のインダクタンス値を切り替えて発振周波数を切り替える。また、インダクタンス値を上げて発振安定性を上げる。【選択図】  図１
2006229266.tif 000002
【特許請求の範囲】
【請求項１】
共振用インダクタと共振用容量により構成される共振回路と、負性抵抗を形成する能動素子とを備え、半導体基板上に形成された電圧制御発振器であって、
前記共振用インダクタとの間で磁気的相互作用を発生する切替用インダクタと、
前記共振用インダクタと前記切替用インダクタとの間の磁気的相互作用によりインダクタンス値を切り替えるスイッチ機能と、前記切替用インダクタの負荷となる負荷機能と、前記共振用容量値を変更する機能とを兼ね備えたスイッチ・負荷手段とを備え、
前記インダクタンス値と前記共振用容量値を切り替えて発振周波数を切り替えることを特徴とする電圧制御発振器。
【請求項２】
共振用インダクタと共振用容量により構成される共振回路と、負性抵抗を形成する能動素子とを備え、半導体基板上に形成された電圧制御発振器であって、
前記共振用インダクタとの間で磁気的相互作用を発生する切替用インダクタと、
前記共振用インダクタと前記切替用インダクタとの間の磁気的相互作用によりインダクタンス値を上げるスイッチ機能と、前記切替用インダクタの負荷となる負荷機能とを兼ね備えたスイッチ・負荷手段とを備え、
前記インダクタンス値を上げて発振安定性を上げることを特徴とする電圧制御発振器。
【請求項３】
請求項１または２記載の電圧制御発振器において、
前記切替用インダクタと前記スイッチ・負荷手段による回路は、閉回路であることを特徴とする電圧制御発振器。
【請求項４】
請求項１または２記載の電圧制御発振器において、
前記負性抵抗は、ＮＭＯＳ／ＰＭＯＳトランジスタまたはＮＰＮ／ＰＮＰトランジスタで形成されることを特徴とする電圧制御発振器。
【請求項５】
請求項１または２記載の電圧制御発振器において、
前記共振用容量は、可変容量および固定容量で形成されることを特徴とする電圧制御発振器。
【請求項６】
請求項３記載の電圧制御発振器において、
前記スイッチ・負荷手段は、バリキャップまたはＮＭＯＳ／ＰＭＯＳトランジスタで形成されることを特徴とする電圧制御発振器。
【請求項７】
請求項３記載の電圧制御発振器において、
前記スイッチ・負荷手段は、ＭＯＳトランジスタで形成されることを特徴とする電圧制御発振器。
【請求項８】
Ｗ−ＣＤＭＡ方式のＲＦ−ＩＣであって、
ダイレクトダウン受信ＭＩＸＥＲ又はダイレクトアップＭＩＸＥＲに供給するローカル信号を発生する制御型発振器のインダクタンスをＭ結合された１次コイルと２次コイルとで構成して、高い周波数の発振を１次コイルのインダクタンスで決定し、低い周波数の発振を１次コイルと２次コイルと相互インダクタンスとで決定することを特徴とするＲＦ−ＩＣ。
【請求項９】
Ｗ−ＣＤＭＡ方式のＲＦ−ＩＣであって、
ダイレクトダウン受信ＭＩＸＥＲ又はダイレクトアップＭＩＸＥＲに供給するローカル信号を発生する制御型発振器のインダクタンスをＭ結合された１次コイルと２次コイルとで構成して、低い周波数の発振安定度を１次コイルと２次コイルと相互インダクタンスにより改善することを特徴とするＲＦ−ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器に関し、特に、半導体基板上に形成された半導体集積回路からなるＷ−ＣＤＭＡ用の電圧制御発振器、ＲＦ−ＩＣに適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、電圧制御発振器は、可変容量に制御電圧を印加して、容量値を変えることで発振周波数を変えることが出来るため、携帯端末やテレビチューナ等の通信分野で幅広く利用されている。現在、欧州の携帯端末システムとして主流となっているＧＳＭにおいては、８００ＭＨｚ〜９００ＭＨｚ帯と１８００ＭＨｚ〜１９００ＭＨｚ帯が利用されているが、ダイレクトコンバージョン方式の場合、電圧制御発振器の発振周波数範囲は逓倍したその周波数差が５００ＭＨｚ程度であり、発振周波数の切り替えには可変容量の切り替え及び固定容量の切り替えだけで実用上十分であった。
【０００３】
しかし、商用サービスが開始されて間もない第３世代の携帯端末システムであるＷ−ＣＤＭＡの場合、周波数レンジが８４０ＭＨｚ程度になり、製造ばらつきを考慮すると１ＧＨｚ以上の発振周波数範囲が必要になる。また、この問題に対して、電圧制御発振器を複数備える手法や、共振回路のみを複数備える手法等が取られてきたが、より小型化と低価格化の進む携帯市場においてはサイズ面とコスト面で問題となる。一方、インダクタンス値を小さくし、インダクタの面積を小さくした場合には、面積的には利点があるが、高温時や製造時におけるトランジスタの特性劣化のために負性抵抗が生じず、インダクタのＱ値が低くなり、低い発振周波数の時には発振安定性が取れず、発振停止してしまう可能性がある。
【０００４】
例えば、相互誘導による周波数可変の技術として、特許文献１に記載される技術などが挙げられる。この技術は、主インダクタと副インダクタによる相互誘導によりインダクタンス値を変え、これによって周波数を可変するものである。
【特許文献１】特開２００２−１５１９５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記のような電圧制御発振器においては、電圧制御発振器の周波数可変範囲が共振回路に付加する寄生容量と電圧制御による可変容量に印加する電圧レベルに限界があるため、１ＧＨｚ以上に広げることができないという課題がある。さらに、高温時や製造時において、トランジスタの特性劣化のために負性抵抗が発生しなくなり、インダクタのＱ値も低くなり、発振安定性が取れなくなるという課題もある。
【０００６】
また、前記特許文献１の技術は、主インダクタと副インダクタによる相互誘導によりインダクタンス値を変えることで周波数を可変するが、基本構成として副インダクタに負荷を有していない。また、ＧＳＭのような携帯端末で要求される複数チャネルに対応するための容量による切替スイッチも有していないため、Ｗ−ＣＤＭＡの携帯端末システムには適さないものとなっている。
【０００７】
そこで、本発明の目的は、広い周波数範囲を取ることができ、また発振安定性を改善することができるＷ−ＣＤＭＡ用の電圧制御発振器、ＲＦ−ＩＣを提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明は、共振用インダクタと共振用容量により構成される共振回路と、負性抵抗を形成する能動素子とを備え、半導体基板上に形成された電圧制御発振器に適用され、共振用インダクタとの間で磁気的相互作用を発生する切替用インダクタと、共振用インダクタと切替用インダクタとの間の磁気的相互作用によりインダクタンス値を切り替えるスイッチ機能と、切替用インダクタの負荷となる負荷機能と、共振用容量値を変更する機能とを兼ね備えたスイッチ・負荷手段とを備え、インダクタンス値と共振用容量値を切り替えて発振周波数を切り替えるものである。
【００１１】
また、本発明は、前記と同様の電圧制御発振器に適用され、共振用インダクタとの間で磁気的相互作用を発生する切替用インダクタと、共振用インダクタと切替用インダクタとの間の磁気的相互作用によりインダクタンス値を上げるスイッチ機能と、切替用インダクタの負荷となる負荷機能とを兼ね備えたスイッチ・負荷手段とを備え、インダクタンス値を上げて発振安定性を上げるものである。
【００１２】
さらに、前記電圧制御発振器において、切替用インダクタとスイッチ・負荷手段による回路は、閉回路である。負性抵抗は、ＮＭＯＳ／ＰＭＯＳトランジスタまたはＮＰＮ／ＰＮＰトランジスタで形成される。共振用容量は、可変容量および固定容量で形成される。スイッチ・負荷手段は、バリキャップまたはＮＭＯＳ／ＰＭＯＳトランジスタで形成され、あるいは、ＭＯＳトランジスタで形成されるものである。
【００１３】
また、本発明は、Ｗ−ＣＤＭＡ方式のＲＦ−ＩＣに適用され、ダイレクトダウン受信ＭＩＸＥＲ又はダイレクトアップＭＩＸＥＲに供給するローカル信号を発生する制御型発振器のインダクタンスをＭ結合された１次コイルと２次コイルとで構成して、高い周波数の発振を１次コイルのインダクタンスで決定し、低い周波数の発振を１次コイルと２次コイルと相互インダクタンスとで決定するものである。あるいは、低い周波数の発振安定度を１次コイルと２次コイルと相互インダクタンスにより改善するものである。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
本発明の電圧制御発振器、ＲＦ−ＩＣは、相互誘導によりインダクタンス値を切り替えることで、可変容量や固定容量による発振周波数切替範囲よりも広い周波数範囲を取ることができる。また、相互誘導によりインダクタンス値を上げることで、発振安定性を改善することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１７】
本発明の概念は、複数の周波数帯を１つの電圧制御発振器、ＲＦ−ＩＣで動作させ、かつ発振安定性を改善するという目的を、それぞれの周波数帯に対応した複数の共振回路よりも小さい面積で実現するものである。例えば、ＰＬＬシステム内部に局部発振器を備えた携帯端末などの無線システムに用いられるものであり、以下において、本発明の各実施の形態を詳細に説明する。
【００１８】
（第１の実施の形態）
まず、図１により、本発明の第１の実施の形態の電圧制御発振器の構成及び動作の一例を説明する。図１は、本実施の形態の電圧制御発振器の構成を示す。なお、ここでは、ＰＭＯＳ／ＮＭＯＳトランジスタを単にＰＭＯＳ／ＮＭＯＳと略す。
【００１９】
本実施の形態の電圧制御発振器は、半導体基板上に形成された半導体集積回路からなる発振器（ＲＦ−ＩＣ）であり、電源電位のＶＣＣ１と、流れる電流値を決定する抵抗２と、正帰還回路を構成するＡ＿ＰＭＯＳ３、Ｂ＿ＰＭＯＳ４、Ｅ＿ＮＭＯＳ１７及びＦ＿ＮＭＯＳ１８と、発振周波数を切り替えるためのバリキャップ５と、共振回路を構成する共振用Ａインダクタ１４、共振用Ｂインダクタ１５及び共振用キャパシタ１６と、相互誘導によりインダクタンス値を切り替えるための切替用Ａインダクタ１２及び切替用Ｂインダクタ１３と、相互誘導回路の負荷であるＡ＿ＮＭＯＳ６、Ｂ＿ＮＭＯＳ７、Ｃ＿ＮＭＯＳ８及びＤ＿ＮＭＯＳ９と、接地電位のＧＮＤ１９から構成される。
【００２０】
特に、Ａ＿ＮＭＯＳ６、Ｂ＿ＮＭＯＳ７、Ｃ＿ＮＭＯＳ８及びＤ＿ＮＭＯＳ９は、共振用Ａインダクタ１４及び共振用Ｂインダクタ１５と、切替用Ａインダクタ１２及び切替用Ｂインダクタ１３との間の磁気的相互作用によりインダクタンス値を切り替える、あるいはインダクタンス値を上げるスイッチ機能と、切替用Ａインダクタ１２及び切替用Ｂインダクタ１３の負荷となる負荷機能と、共振用容量値を変更する機能とを兼ね備えたスイッチ・負荷手段として機能する。また、切替用Ａインダクタ１２とＡ＿ＮＭＯＳ６及びＢ＿ＮＭＯＳ７、切替用Ｂインダクタ１３とＣ＿ＮＭＯＳ８及びＤ＿ＮＭＯＳ９は、それぞれ閉回路を構成している。
【００２１】
ＶＣＣ１は、抵抗２の一端に接続されている。抵抗２の他端は、Ａ＿ＰＭＯＳ３及びＢ＿ＰＭＯＳ４のソース端子に接続されている。Ａ＿ＰＭＯＳ３、Ｂ＿ＰＭＯＳ４のドレイン端子はそれぞれ、Ｅ＿ＮＭＯＳ１７、Ｆ＿ＮＭＯＳ１８のドレイン端子に接続されている。Ａ＿ＰＭＯＳ３のゲート端子は、Ｂ＿ＰＭＯＳ４のドレイン端子に接続されている。Ｂ＿ＰＭＯＳ４のゲート端子は、Ａ＿ＰＭＯＳ３のドレイン端子に接続されている。
【００２２】
Ｅ＿ＮＭＯＳ１７及びＦ＿ＮＭＯＳ１８のソース端子は、ＧＮＤ１９に接続されている。Ｅ＿ＮＭＯＳ１７のゲート端子は、Ｆ＿ＮＭＯＳ１８のドレイン端子に接続されている。Ｆ＿ＮＭＯＳ１８のゲート端子は、Ｅ＿ＮＭＯＳ１７のドレイン端子に接続されている。
【００２３】
Ａ＿ＰＭＯＳ３及びＥ＿ＮＭＯＳ１７のドレイン端子と、Ｂ＿ＰＭＯＳ４及びＦ＿ＮＭＯＳ１８のドレイン端子との間には、バリキャップ５、直列接続の共振用Ａインダクタ１４及び共振用Ｂインダクタ１５、共振用キャパシタ１６がそれぞれ接続されている。バリキャップ５には、制御電圧が印加されている。
【００２４】
切替用Ａインダクタ１２の端子間には、Ａ＿ＮＭＯＳ６、Ｂ＿ＮＭＯＳ７のゲート端子がそれぞれ接続されている。Ａ＿ＮＭＯＳ６とＢ＿ＮＭＯＳ７とは、互いのドレイン端子、ソース端子の間がそれぞれ接続され、かつドレイン端子とソース端子との間も接続されている。Ａ＿ＮＭＯＳ６は、ゲート端子にＶＣＣ１０が印加され、かつドレイン端子に制御信号が印加されている。
【００２５】
切替用Ｂインダクタ１３の端子間には、Ｃ＿ＮＭＯＳ８、Ｄ＿ＮＭＯＳ９のゲート端子がそれぞれ接続されている。Ｃ＿ＮＭＯＳ８とＤ＿ＮＭＯＳ９とは、互いのドレイン端子、ソース端子の間がそれぞれ接続され、かつドレイン端子とソース端子との間も接続されている。Ｃ＿ＮＭＯＳ８は、ゲート端子にＶＣＣ１１が印加され、かつドレイン端子に制御信号が印加されている。
【００２６】
以上のように構成される本実施の形態の電圧制御発振器は、制御信号により、切替用Ａインダクタ１２及び切替用Ｂインダクタ１３による切替用インダクタと、Ａ＿ＮＭＯＳ６、Ｂ＿ＮＭＯＳ７、Ｃ＿ＮＭＯＳ８及びＤ＿ＮＭＯＳ９による負荷に交流電圧を発生させ、相互誘導により、共振用Ａインダクタ１４及び共振用Ｂインダクタ１５による共振用インダクタンス値を切り替えることで、発振周波数を切り替える発振回路である。
【００２７】
以降、本実施の形態の電圧制御発振器の動作について、図２と図３を参照しながら説明する。それぞれ、図２は相互誘導によるインダクタンス値切替前、図３は相互誘導によるインダクタンス値切替後の周波数特性を示す。本実施の形態では、４ＧＨｚの発振周波数から３ＧＨｚの発振周波数へ切り替える場合の動作を示す。
【００２８】
この電圧制御発振器は、Ａ＿ＰＭＯＳ３とＢ＿ＰＭＯＳ４、Ｅ＿ＮＭＯＳ１７とＦ＿ＮＭＯＳ１８がそれぞれ正帰還回路を構成しており、それぞれのドレイン端子間において負性抵抗を発生させる。この負性抵抗は、共振用Ａインダクタ１４、共振用Ｂインダクタ１５、バリキャップ５、共振用キャパシタ１６から構成される共振回路の寄生抵抗を打ち消し、発振安定性を維持する役割を持つ。
【００２９】
ここで、電圧制御発振器としての具体的な動作を説明する。初期状態で、Ｅ＿ＮＭＯＳ１７及びＡ＿ＰＭＯＳ３のドレイン端子が直流バイアス電圧よりも高く、Ｆ＿ＮＭＯＳ１８及びＢ＿ＰＭＯＳ４のドレイン端子が直流バイアス電圧よりも低いと仮定すると、Ｆ＿ＮＭＯＳ１８はＦ＿ＮＭＯＳ１８の持つ閾値よりもゲート−ソース間電圧が低くなるためにＯＦＦの状態になる。また同様に、Ｂ＿ＰＭＯＳ４はＢ＿ＰＭＯＳ４の持つ閾値よりもゲート−ソース間電圧が大きくなるためにＯＦＦの状態になる。一方、Ｅ＿ＮＭＯＳ１７は、Ｅ＿ＮＭＯＳ１７の持つ閾値よりもゲート−ソース間電圧が高くなるためにＯＮの状態になり、同様に、Ａ＿ＰＭＯＳ３は、Ａ＿ＰＭＯＳ３の持つ閾値よりもゲート−ソース間電圧が低くなるためにＯＮの状態になることで、それぞれのトランジスタにドレイン電流が流れる。上記４つのＭＯＳトランジスタは飽和領域で動作しており、このＯＮ・ＯＦＦ動作を繰り返すことにより、一定振幅で発振信号を出力することが可能になる。
【００３０】
続いて、周波数切替前と切替時の動作について説明する。まず、周波数切替前においては、制御信号がＯＦＦとなり、切替用Ａインダクタ１２と切替用Ｂインダクタ１３には磁束の時間変化が発生するが、Ａ＿ＮＭＯＳ６、Ｂ＿ＮＭＯＳ７、Ｃ＿ＮＭＯＳ８、Ｄ＿ＮＭＯＳ９のゲート端子には交流電圧は印加されず、相互インダクタンスは発生しない。この場合の、制御電圧による発振周波数の変化は図２のようになる。図１の電圧制御発振器は、バリキャップ５に印加される制御電圧により容量を可変させることが可能で、これに伴い発振周波数も可変させることができる。
【００３１】
次に、周波数切替時の動作について説明する。周波数切替時には、制御信号がＯＮとなり、切替用Ａインダクタ１２と切替用Ｂインダクタ１３には磁束の時間変化が発生し、Ａ＿ＮＭＯＳ６、Ｂ＿ＮＭＯＳ７、Ｃ＿ＮＭＯＳ８、Ｄ＿ＮＭＯＳ９のゲート端子に交流電圧が印加される。本構成の場合、この相互誘導により共振用Ａインダクタ１４と共振用Ｂインダクタ１５の値が上昇する。発振周波数は１／２π√ＬＣで表されるため、この相互誘導により発振周波数は低くなり、制御電圧による発振周波数の変化は図３のようになる。以上のように、相互誘導によりインダクタンス値を切り替えることで、発振周波数を切り替えることが可能になり、キャパシタで切り替える場合に比べ、キャパシタの面積分削減とキャパシタ付加に伴う寄生成分によるＱ値劣化を抑えることができる。
【００３２】
また、本実施の形態の電圧制御発振器において、図１に記載した共振用キャパシタ１６は、図４または図５のように置き換えることができ、この場合の相互誘導によるインダクタンス値切替前の周波数特性は図６、切替後の周波数特性は図７のようになる。
【００３３】
まず、図４に示す共振用キャパシタについて説明する。図４の共振用キャパシタは、Ｇ＿ＮＭＯＳ２０、Ｈ＿ＮＭＯＳ２１、Ｉ＿ＮＭＯＳ２２及びＧ＿ＮＭＯＳ２３と、ＧＮＤ２４及びＧＮＤ２５からなる。ここで、Ｇ＿ＮＭＯＳ２０、Ｈ＿ＮＭＯＳ２１と、Ｉ＿ＮＭＯＳ２２、Ｇ＿ＮＭＯＳ２３は、トランジスタサイズまたは個数は異なり、そのトランジスタサイズと個数はＧ＿ＮＭＯＳ２０、Ｈ＿ＮＭＯＳ２１の方が大きいものとする。
【００３４】
以後、共振用キャパシタの動作について、図６を参照しながら説明する。制御信号Ａ及び制御信号ＢがＬＯＷの場合、それぞれのＭＯＳトランジスタのゲート端子とソース端子及びドレイン端子間で、順バイアスがかかるため、ＭＯＳトランジスタはＯＮする。これにより、ＭＯＳトランジスタの容量と共振用Ａインダクタ１４、共振用Ｂインダクタ１５のインダクタンス値によりＶＣＯの発振周波数は図６のＬＩＮＥ＿Ａのようになる。
【００３５】
次に、制御信号ＡがＨＩＧＨ、制御信号ＢがＬＯＷになると、Ｉ＿ＮＭＯＳ２２、Ｊ＿ＮＭＯＳ２３のゲート端子とソース端子及びドレイン端子間で逆バイアスがかかるため、ＭＯＳトランジスタはＯＦＦする。一方、Ｇ＿ＮＭＯＳ２０、Ｈ＿ＮＭＯＳ２１のゲート端子とソース端子及びドレイン端子間で順バイアスがかかるため、ＭＯＳトランジスタはＯＮし、全体的に共振回路の容量が小さくなることから、発振周波数はＬＩＮＥ＿Ａに比べて高くなり、図６のＬＩＮＥ＿Ｂのようになる。
【００３６】
同様に、制御信号ＡがＬＯＷ、制御信号ＢがＨＩＧＨになると、Ｉ＿ＮＭＯＳ２２、Ｊ＿ＮＭＯＳ２３のゲート端子とソース端子及びドレイン端子間で順バイアスがかかるため、ＭＯＳトランジスタはＯＮする。一方、Ｇ＿ＭＯＳ２０、Ｈ＿ＮＭＯＳ２１のゲート端子とソース端子及びドレイン端子間で逆バイアスがかかるため、ＭＯＳトランジスタはＯＦＦし、全体的に共振回路の容量が小さくなる。ここで、Ｇ＿ＮＭＯＳ２０、Ｈ＿ＮＭＯＳ２１の容量は、Ｉ＿ＮＭＯＳ、Ｊ＿ＮＭＯＳの容量に比べて大きいため、ＬＩＮＥ＿Ｂの条件よりも共振回路の容量が小さくなることから、発振周波数は図６のＬＩＮＥ＿Ｃのようになる。
【００３７】
また、制御信号ＡがＨＩＧＨ、制御信号ＢがＨＩＧＨになると、Ｉ＿ＮＭＯＳ２２、Ｊ＿ＮＭＯＳ２３のゲート端子とソース端子及びドレイン端子間、Ｇ＿ＮＭＯＳ２０、Ｈ＿ＮＭＯＳ２１のゲート端子とソース端子及びドレイン端子間において、トランジスタのゲート端子とソース端子及びドレイン端子間で逆バイアスがかかるため、全てのＭＯＳトランジスタはＯＦＦし、全体的に共振回路の容量が最も小さくなることから、発振周波数は図６のＬＩＮＥ＿Ｄのようになる。
【００３８】
続いて、図５に示す共振用キャパシタについて説明する。図５の共振用キャパシタは、抵抗２６、抵抗２７、抵抗３０及び抵抗３１と、容量２８、容量２９、容量３２及び容量３３と、スイッチであるＫ＿ＮＭＯＳ３４及びＬ＿ＮＭＯＳ３５と、インバータ３６及びインバータ３７からなる。ここで、容量２８、容量２９と、容量３２、容量３３の容量値は異なるものとする。
【００３９】
以後、共振用キャパシタの動作について、図６を参照しながら説明する。制御信号Ｃ及び制御信号Ｄが共にＨＩＧＨの場合は、Ｋ＿ＮＭＯＳ３４、Ｌ＿ＮＭＯＳ３５がＯＮする。ここで、ＨＩＧＨである制御信号Ｃと制御信号Ｄは、インバータ３６とインバータ３７でそれぞれＬＯＷとして出力される。出力されたＬＯＷの電圧は、抵抗２６、抵抗２７、抵抗３０、抵抗３１を介して、ＬＯＷ電圧が印加される。ＭＯＳのドレイン端子から容量２８、容量２９、容量３２、容量３３に対して、バイアス電圧が印加されているために、全体的に共振回路の容量が最も大きくなることから、発振周波数は図６のＬＩＮＥ＿Ａのようになる。
【００４０】
同様に、制御信号ＤがＨＩＧＨ、制御信号ＣがＬＯＷの場合には、Ｌ＿ＮＭＯＳ３５がＯＦＦし、制御信号Ｄの出力はインバータ３７でＨＩＧＨに出力され、抵抗３０、抵抗３１を介して、ＶＣＣ電圧に印加される。この時、容量３２と容量３３は両側から電圧を印加されるので、容量として見えなくなる。一方、Ｋ＿ＮＭＯＳはＯＮし、ＭＯＳのドレイン端子から容量３２、容量３３に対して、ＧＮＤとなる。一方、Ｋ＿ＮＭＯＳ３４はＯＦＦし、制御信号Ｃの出力はインバータ３６でＬＯＷに出力され、抵抗２６、抵抗２７を介してＬＯＷ電圧が印加される。この時、容量２８、容量２９は対ＧＮＤ容量として見える。全体的に共振回路の容量が小さくなるために、発振周波数は図６のＬＩＮＥ＿Ｂのようになる。
【００４１】
同様に、制御信号ＤがＬＯＷ、制御信号ＣがＨＩＧＨの場合には、Ｌ＿ＮＭＯＳ３５がＯＮし、制御信号Ｄの出力はインバータ３７でＬＯＷに出力され、抵抗３０、抵抗３１を介して、ＬＯＷ電圧に印加される。この時、容量３２と容量３３は片側から電圧を印加されるので対ＧＮＤ容量として見える。一方、Ｋ＿ＮＭＯＳ３４はＯＦＦし、ＭＯＳのドレイン端子から容量３２、容量３３に対して、ＶＣＣ電圧が印加され、容量として見えなくなる。ここで、容量２８、容量２９は容量３２、容量３３に比べて大きいため、ＬＩＮＥ＿Ｂの条件よりも共振回路の容量が小さくなることから、発振周波数は図６のＬＩＮＥ＿Ｃのようになる。
【００４２】
また、制御信号Ｃ、制御信号ＤがＨＩＧＨの場合には、Ｌ＿ＮＭＯＳ３５、Ｋ＿ＮＭＯＳ３４が共にＯＦＦし、制御信号Ｃと制御信号Ｄはインバータ３６、インバータ３７によりそれぞれ抵抗２６、抵抗２７と抵抗３０、抵抗３１を介して、ＶＣＣ電圧を印加する。容量２８、容量２９、容量３２、容量３３はそれぞれ両側から電圧を印加されるので、容量として見えなくなる。全体的に共振回路の容量が最も小さくなるために、発振周波数は図６のＬＩＮＥ＿Ｄのようになる。
【００４３】
図４、図５の共振用キャパシタを用いた場合にも発振周波数の可変は可能であり、この場合の発振周波数の可変状態は図７のようになる。すなわち、ＬＩＮＥ＿Ａ、ＬＩＮＥ＿Ｂ、ＬＩＮＥ＿Ｃ、ＬＩＮＥ＿Ｄは、それぞれ、ＬＩＮＥ＿Ａ’、ＬＩＮＥ＿Ｂ’、ＬＩＮＥ＿Ｃ’、ＬＩＮＥ＿Ｄ’のように周波数をシフトさせることができる。
【００４４】
また、本実施の形態の電圧制御発振器において、切替用インダクタの負荷は、図８または図９のように置き換えることが可能である。
【００４５】
図８は、負荷がＶＣＣ４０，４１に接続されたバリキャップ３８，３９になったもので、制御信号によりスイッチ４４、スイッチ４５をオンさせて、切替用Ａインダクタ４２、切替用Ｂインダクタ４３で交流電圧がバリキャップ３８、バリキャップ３９に印加され、相互誘導が発生し、共振用インダクタンス値を切り替えることができる。また、バリキャップ３８、バリキャップ３９に制御電圧を加えることで容量値を可変させることができるため、発振周波数を可変させることも可能になる。
【００４６】
図９は、切替用Ａインダクタ４８と切替用Ｂインダクタ４９を接続し、その反対の端子をＧＮＤ５０としている。図８と同様、制御信号によりスイッチ４６をオンさせて、切替用Ａインダクタ４８、切替用Ｂインダクタ４９で交流電圧がバリキャップ４７に印加され、相互誘導が発生し、共振用インダクタンス値を切り替えることができる。また、バリキャップ４７の制御電圧を可変させることで、共振用インダクタンス値を可変させることができる。
【００４７】
よって、本実施の形態の電圧制御発振器によれば、制御信号により切替用インダクタと負荷に交流電圧を発生させ、相互誘導によりインダクタンス値を切り替えることで、可変容量や固定容量による発振周波数切替範囲よりも広い周波数範囲を取ることができる。また、相互誘導によりインダクタンス値を上げることで、発振安定性を改善することができる。
【００４８】
（第２の実施の形態）
図１０により、本発明の第２の実施の形態の電圧制御発振器の構成及び動作の一例を説明する。図１０は、本実施の形態の電圧制御発振器の構成を示す。
【００４９】
本実施の形態の電圧制御発振器は、前記第１の実施の形態と同様に半導体基板上に形成された半導体集積回路からなる発振器（ＲＦ−ＩＣ）であり、電源電位のＶＣＣ５１と、流れる電流を決定する電流源６４と、正帰還回路を構成するＥ＿ＮＭＯＳ６２及びＦ＿ＮＭＯＳ６３と、発振周波数を切り替えるためのバリキャップ６０と、共振回路を構成する共振用Ａインダクタ５２、共振用Ｂインダクタ５３及び共振用キャパシタ６１と、相互誘導によりインダクタンス値を切り替えるための切替用Ａインダクタ５４及び切替用Ｂインダクタ５５と、相互誘導回路の負荷であるＡ＿ＮＭＯＳ５６、Ｂ＿ＮＭＯＳ５７、Ｃ＿ＮＭＯＳ５８及びＤ＿ＮＭＯＳ５９と、接地電位のＧＮＤ６５から構成される。
【００５０】
この電圧制御発振器は、制御信号により切替用インダクタと負荷に交流電圧を発生させ、相互誘導により共振用インダクタンス値を切り替えることで、発振周波数を切り替える発振回路である。前記第１の実施の形態と異なる点は、ＰＭＯＳトランジスタを使用していないことだけであり、回路動作はＰＭＯＳトランジスタの動作がないだけとなり、他は前記第１の実施の形態と全く同じであるため、詳細な説明は省略する。
【００５１】
よって、本実施の形態の電圧制御発振器においても、前記第１の実施の形態と同様に、相互誘導によりインダクタンス値を切り替えることで、可変容量や固定容量による発振周波数切替範囲よりも広い周波数範囲を取ることができ、また、相互誘導によりインダクタンス値を上げることで、発振安定性を改善することができる。
【００５２】
（第３の実施の形態）
図１１により、本発明の第３の実施の形態の電圧制御発振器の構成及び動作の一例を説明する。図１１は、本実施の形態の電圧制御発振器の構成を示す。
【００５３】
本実施の形態の電圧制御発振器は、前記第１の実施の形態と回路構成は全く同じであるが、制御信号の与え方が異なる。
【００５４】
すなわち、本実施の形態の電圧制御発振器は、電源電位のＶＣＣ６６と、流れる電流値を調整する抵抗６７と、正帰還回路を構成するＡ＿ＰＭＯＳ６８、Ｂ＿ＰＭＯＳ６９、Ｅ＿ＮＭＯＳ８２及びＦ＿ＮＭＯＳ８３と、発振周波数を切り替えるためのバリキャップ７０と、共振回路を構成する共振用Ａインダクタ７９、共振用Ｂインダクタ８０及び共振用キャパシタ８１と、相互誘導によりインダクタンス値を切り替えるための切替用Ａインダクタ７７及び切替用Ｂインダクタ７８と、相互誘導回路の負荷であるＡ＿ＮＭＯＳ７１、Ｂ＿ＮＭＯＳ７２、Ｃ＿ＮＭＯＳ７３及びＤ＿ＮＭＯＳ７４と、接地電位のＧＮＤ８４から構成される。
【００５５】
この電圧制御発振器の構成において、制御信号としてオン・オフをさせるのではなく、Ａ＿ＮＭＯＳ７１、Ｂ＿ＮＭＯＳ７２、Ｃ＿ＮＭＯＳ７３、Ｄ＿ＮＭＯＳ７４のゲート端子及びドレイン端子にＶＣＣ７５，７６を与え、常時、相互誘導を発生させる。この相互誘導により、共振用Ａインダクタ７９及び共振用Ｂインダクタ８０は、共振用Ａインダクタ７９と共振用Ｂインダクタ８０の持つインダクタンス値よりも高くすることができる。発振器の安定性は共振回路のＱが支配的となり、インダクタの場合のＱ値はＱ＝２πｆＬ／ｒであり、周波数ｆ・インダクタンス値Ｌに比例し、寄生抵抗ｒに反比例する。相互誘導によりインダクタンス値を上げた場合は、インダクタに付加する寄生抵抗の増大を抑え、かつインダクタンス値を上げることができる。
【００５６】
図１２と図１３は、インダクタンス値を０．４５９３ｎＨ、及び相互誘導によりインダクタンス値を１．７９２ｎＨに変化させた場合の発振安定性の指標であるナイキスト線図を示す。ナイキスト線図は、ある周波数におけるインピーダンスを表しており、横軸及び縦軸がインピーダンスの実数及び虚数成分を示す。また、一つの曲線は、発振回路の出力端子において振れる振幅レベルも表しており、高い振幅レベル程、発振安定条件が厳しい。所望の振幅レベルで発振動作をさせる場合には、該当するナイキスト曲線がナイキスト線図上の左半面の（−１，０）を囲む必要がある。図１２及び図１３は、高周波回路シミュレータＡＤＳによる発振安定性のシミュレーション結果である。発振回路の発振周波数は３．６ＧＨｚとして設定した。
【００５７】
図１２では、振幅レベルが２００ｍＶの曲線から９００ｍＶの曲線までがナイキスト線図の左面に存在し、発振安定性を満足しているが、１０００ｍＶ以上についてはナイキスト線図上の右面に存在し、発振安定性を満たしていない。これに対して、相互誘導によりインダクタンス値を上げた図１３では、振幅レベルが２００ｍＶの曲線から１１００ｍＶの曲線までがナイキスト線図上の左面に存在し、発振安定性を満足しており、より高い出力レベルでも発振安定性が確保できていることを示す。以上のように、相互誘導によりインダクタンス値を上げることでＱ値を上げ、発振回路の発振安定性をより改善することができる。
【００５８】
よって、本実施の形態の電圧制御発振器においても、前記第１の実施の形態と同様に、相互誘導によりインダクタンス値を切り替えることで、可変容量や固定容量による発振周波数切替範囲よりも広い周波数範囲を取ることができ、また、相互誘導によりインダクタンス値を上げることで、発振安定性を改善することができ、特に発振回路の発振安定性をより改善することが可能となる。
【００５９】
（第４の実施の形態）
図１４により、本発明の第４の実施の形態のＷ−ＣＤＭＡのダイレクトコンバージョンシステムの構成及び動作の一例を説明する。図１４は、本実施の形態のＷ−ＣＤＭＡのダイレクトコンバージョンシステムの構成を示す。以下に、本システムの受信動作及び送信動作について説明する。
【００６０】
本実施の形態のＷ−ＣＤＭＡのダイレクトコンバージョンシステムは、バンド１（２ＧＨｚ帯、１．７ＧＨｚ帯、８００ＭＨｚ帯）の３つの周波数帯をカバーするものであり、ここでは、バンド１の送信及び受信について説明する。
【００６１】
最初に、受信信号の流れを示す。アンテナであるＡＮＴ  ８５で受信信号を受けて、送信信号と受信信号のアイソレーションを確保するＤｕｐｌｅｘｅｒ  ８６に入力する。入力した信号は送信系とアイソレーションを取られているため、ＰＡ  Ｍｏｄｕｌｅ  ８７に高いレベルで漏れ込むことは無い。受信信号はバンド１の信号の場合ＬＮＡ＿１  ８８で低雑音増幅し、ＳＡＷ＿１  ９１で妨害波を除去し、ＭＩＸ＿１  ９４に入力する。バンド３、バンド６の信号の場合には其々ＬＮＡ＿３  ８９とＬＮＡ＿６  ９０で低雑音増幅され、ＳＡＷ＿３  ９２とＳＡＷ＿６  ９３で妨害波を除去し、ＭＩＸ＿３  ９５とＭＩＸ＿６  ９６に入力する。一方、ローカル信号はＲＸＶＣＯ  １０９から出力する。ＲＸＶＣＯ  １０９はバンド１とバンド３とバンド６の周波数をカバーすることができ、その動作については前記第１〜第３の実施の形態で説明しているので、ここでは省略する。ＲＸＶＣＯ  １０９はバンド１の２倍の周波数（４ＧＨｚ帯）を出力し、９０ｓｈｉｆｔ  １０７でバンド１と同じ周波数に変換、９０°シフトしてＭＩＸ＿１  ９４に出力する。バンド３についても同様である。バンド６についてはローカル信号の周波数を８００ＭＨｚ帯に変換するために、１／２Ｄｉｖ  １０８で事前に分周を行う。ＭＩＸ＿１  ９４において受信信号とローカル信号をベースバンド信号に周波数変換する。ベースバンド信号はＡＭＰ＿１  ９７とＡＭＰ＿２  ９８とＡＭＰ＿３  ９９とＡＭＰ＿４  １００とＡＭＰ＿５  １０５とＡＭＰ＿６  １０６で適切なレベルに増幅し、ＦＩＬ＿１  １０１とＦＩＬ＿２  １０２とＦＩＬ＿３  １０３とＦＩＬ＿４  １０４で妨害波を除去し、ＩＣ外部へ出力する。
【００６２】
次に、送信動作について説明する。ＩＣ外部から入力するベースバンド信号はＡＭＰ＿７  １１０とＡＭＰ＿８  １１１とＡＭＰ＿９  １１４とＡＭＰ＿１０  １１５で適切なレベルに増幅し、ＦＩＬ＿５  １１２とＦＩＬ＿６  １１３とＦＩＬ＿７  １１６とＦＩＬ＿８  １１７で妨害波を除去し、ＭＯＤ  １１８に入力する。一方、ローカル信号はＴＸＶＣＯ  １２１から出力する。ＴＸＶＣＯ  １２１はバンド１とバンド３とバンド６の周波数をカバーすることができ、その動作については前記第１〜第３の実施の形態で説明しているので、ここでは省略する。ＴＸＶＣＯ  １２１はバンド１の２倍の周波数（４ＧＨｚ帯）を出力し、９０ｓｈｉｆｔ  １１９でバンド１と同じ周波数に変換、９０°シフトしてＭＯＤ  １１８に出力する。バンド３についても同様であるが、バンド６についてはローカル信号の周波数を８００ＭＨｚ帯に変換するために、１／２Ｄｉｖ  １２０で事前に分周を行う。ＭＯＤ  １１８においてベースバンド信号とローカル信号を変調する。変調後の信号処理はバンドによって異なり、バンド１の場合にはＡＭＰ＿１１  １２２とＡＭＰ＿１４  １２５で適切なレベルに増幅される。バンド３はＡＭＰ＿１２  １２３とＡＭＰ＿１５  １２６で、バンド６はＡＭＰ＿１３  １２４とＡＭＰ＿１６  １２７において其々増幅される。増幅された信号はＰＡ  Ｍｏｄｕｌｅ  ８７において更に一定のレベルまで増幅され、Ｄｕｐｌｅｘｅｒ  ８６を介してＡＮＴ８５から出力される。Ｄｕｐｌｅｘｅｒ  ８６は送信信号と受信信号のアイソレーションが確保されている為、送信信号は受信系へは高いレベルで漏れ込むことは無い。
【００６３】
以上、本実施の形態のＷ−ＣＤＭＡのダイレクトコンバージョンシステムにおいては、全ての周波数帯をカバーする発振器を置くことにより、従来、ＩＣ内で相当部分を占めていた面積を大幅に低減することが可能になる。
【００６４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６５】
本発明は、電圧制御発振器に関し、特に、半導体基板上に形成された半導体集積回路からなるＷ−ＣＤＭＡ用の電圧制御発振器、ＲＦ−ＩＣに適用して有効である。例えば、ＰＬＬシステム内部に局部発振器を備えた携帯端末などの無線システムに利用可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施の形態の電圧制御発振器の構成を示す回路図である。
【図２】本発明の第１の実施の形態の電圧制御発振器において、相互誘導によるインダクタンス値切替前の周波数特性を示す図である。
【図３】本発明の第１の実施の形態の電圧制御発振器において、相互誘導によるインダクタンス値切替後の周波数特性を示す図である。
【図４】本発明の第１の実施の形態の電圧制御発振器において、共振用キャパシタの別の例を示す回路図である。
【図５】本発明の第１の実施の形態の電圧制御発振器において、共振用キャパシタの別の例を示す回路図である。
【図６】本発明の第１の実施の形態の電圧制御発振器において、共振用キャパシタの別の例を用いた場合の相互誘導によるインダクタンス値切替前の周波数特性を示す図である。
【図７】本発明の第１の実施の形態の電圧制御発振器において、共振用キャパシタの別の例を用いた場合の相互誘導によるインダクタンス値切替後の周波数特性を示す図である。
【図８】本発明の第１の実施の形態の電圧制御発振器において、切替用インダクタの負荷にバリキャップを用いた相互誘導回路の別の例を示す回路図である。
【図９】本発明の第１の実施の形態の電圧制御発振器において、切替用インダクタの負荷にバリキャップを用いた相互誘導回路の別の例を示す回路図である。
【図１０】本発明の第２の実施の形態の電圧制御発振器の構成を示す回路図である。
【図１１】本発明の第３の実施の形態の電圧制御発振器の構成を示す回路図である。
【図１２】本発明の第３の実施の形態の電圧制御発振器において、相互誘導によりインダクタンス値を上げる前のナイキスト線図による発振安定性を示す図である。
【図１３】本発明の第３の実施の形態の電圧制御発振器において、相互誘導によりインダクタンス値を上げた後のナイキスト線図による発振安定性を示す図である。
【図１４】本発明の第４の実施の形態のＷ−ＣＤＭＡのダイレクトコンバージョンシステムの構成を示す構成図である。
【符号の説明】
【００６７】
１…ＶＣＣ、２…抵抗、３…Ａ＿ＰＭＯＳ、４…Ｂ＿ＰＭＯＳ、５…バリキャップ、６…Ａ＿ＮＭＯＳ、７…Ｂ＿ＮＭＯＳ、８…Ｃ＿ＮＭＯＳ、９…Ｄ＿ＮＭＯＳ、１０…ＶＣＣ、１１…ＶＣＣ、１２…切替用Ａインダクタ、１３…切替用Ｂインダクタ、１４…共振用Ａインダクタ、１５…共振用Ｂインダクタ、１６…共振用キャパシタ、１７…Ｅ＿ＮＭＯＳ、１８…Ｆ＿ＮＭＯＳ、１９…ＧＮＤ、２０…Ｇ＿ＮＭＯＳ、２１…Ｈ＿ＮＭＯＳ、２２…Ｉ＿ＮＭＯＳ、２３…Ｊ＿ＮＭＯＳ、２４…ＧＮＤ、２５…ＧＮＤ、２６…抵抗、２７…抵抗、２８…容量、２９…容量、３０…抵抗、３１…抵抗、３２…容量、３３…容量、３４…Ｋ＿ＮＭＯＳ、３５…Ｌ＿ＮＭＯＳ、３６…インバータ、３７…インバータ、３８…バリキャップ、３９…バリキャップ、４０…ＶＣＣ、４１…ＶＣＣ、４２…切替用Ａインダクタ、４３…切替用Ｂインダクタ、４４…スイッチ、４５…スイッチ、４６…スイッチ、４７…バリキャップ、４８…切替用Ａインダクタ、４９…切替用Ｂインダクタ、５０…ＧＮＤ、５１…ＶＣＣ、５２…共振用Ａインダクタ、５３…共振用Ｂインダクタ、５４…切替用Ａインダクタ、５５…切替用Ｂインダクタ、５６…Ａ＿ＮＭＯＳ、５７…Ｂ＿ＮＭＯＳ、５８…Ｃ＿ＮＭＯＳ、５９…Ｄ＿ＮＭＯＳ、６０…バリキャップ、６１…共振用キャパシタ、６２…Ｅ＿ＮＭＯＳ、６３…Ｆ＿ＮＭＯＳ、６４…電流源、６５…ＧＮＤ、６６…ＶＣＣ、６７…抵抗、６８…Ａ＿ＰＭＯＳ、６９…Ｂ＿ＰＭＯＳ、７０…バリキャップ、７１…Ａ＿ＮＭＯＳ、７２…Ｂ＿ＮＭＯＳ、７３…Ｃ＿ＮＭＯＳ、７４…Ｄ＿ＮＭＯＳ、７５…ＶＣＣ、７６…ＶＣＣ、７７…切替用Ａインダクタ、７８…切替用Ｂインダクタ、７９…共振用Ａインダクタ、８０…共振用Ｂインダクタ、８１…共振用キャパシタ、８２…Ｅ＿ＮＭＯＳ、８３…Ｆ＿ＮＭＯＳ、８４…ＧＮＤ、８５…ＡＮＴ、８６…Ｄｕｐｌｅｘｅｒ、８７…ＰＡ  Ｍｏｄｕｌｅ、８８…ＬＮＡ＿１、８９…ＬＮＡ＿３、９０…ＬＮＡ＿６、９１…ＳＡＷ＿１、９２…ＳＡＷ＿３、９３…ＳＡＷ＿６、９４…ＭＩＸ＿１、９５…ＭＩＸ＿３、９６…ＭＩＸ＿６、９７…ＡＭＰ＿１、９８…ＡＭＰ＿２、９９…ＡＭＰ＿３、１００…ＡＭＰ＿４、１０１…ＦＩＬ＿１、１０２…ＦＩＬ＿２、１０３…ＦＩＬ＿３、１０４…ＦＩＬ＿４、１０５…ＡＭＰ＿５、１０６…ＡＭＰ＿６、１０７…９０ｓｈｉｆｔ、１０８…１／２Ｄｉｖ、１０９…ＲＸＶＣＯ、１１０…ＡＭＰ＿７、１１１…ＡＭＰ＿８、１１２…ＦＩＬ＿５、１１３…ＦＩＬ＿６、１１４…ＡＭＰ＿９、１１５…ＡＭＰ＿１０、１１６…ＦＩＬ＿７、１１７…ＦＩＬ＿８、１１８…ＭＯＤ、１１９…９０ｓｈｉｆｔ、１２０…１／２Ｄｉｖ、１２１…ＴＸＶＣＯ、１２２…ＡＭＰ＿１１、１２３…ＡＭＰ＿１２、１２４…ＡＭＰ＿１３、１２５…ＡＭＰ＿１４、１２６…ＡＭＰ＿１５、１２７…ＡＭＰ＿１６。
【図１】
2006229266.tif 000003
【図２】
2006229266.tif 000004
【図３】
2006229266.tif 000005
【図４】
2006229266.tif 000006
【図５】
2006229266.tif 000007
【図６】
2006229266.tif 000008
【図７】
2006229266.tif 000009
【図８】
2006229266.tif 000010
【図９】
2006229266.tif 000011
【図１０】
2006229266.tif 000012
【図１１】
2006229266.tif 000013
【図１２】
2006229266.tif 000014
【図１３】
2006229266.tif 000015
【図１４】
2006229266.tif 000016