(57)【要約】【課題】昇降圧形ＤＣ−ＤＣコンバータにおいて昇圧動作を行う際、出力電圧は入力電源Ｖｉｎ-Ｌ-Ｃｏ（出力平滑コンデンサ）直列等価回路の共振電圧となるため、ＬやＣ小さい電源機器の場合、出力電圧の跳ね上がりや突入電流の発生を引き起こす。【解決手段】昇圧動作を行う際、Ｑ１１のスイッチングパルスをＱ１４と同期させる制御を行う。Ｑ１１、Ｑ１４オンのインダクタ充電モードから両方のスイッチを同時ＯＦＦすることで、電源Ｖｉｎからの電力供給ループを遮断する。この時、回路を流れる電流はＱ１１・Ｑ１４＝ＯＮ時は図４のＩのように、Ｑ１１・Ｑ１４＝ＯＦＦ時は図４のIIのようにＱ１２、Ｑ１３のボディダイオードを通ることになり、インダクタを流れていた電流を初期電流としたＤ１２-Ｌ１-Ｄ１３-Ｃｏ１直列等価回路の整流動作となるため、出力電圧の跳ね上がりを抑制できる。【選択図】図４
2006042461.tif 000002
【特許請求の範囲】
【請求項１】
第１のＦＥＴのドレインと第１のＳＢＤのカソードを接続し、第２のＦＥＴのドレインと第２のＳＢＤのアノードを接続し、第１のＦＥＴと第１のＳＢＤの接続点と、第２のＦＥＴと第２のＳＢＤの接続点の間にインダクタを接続したブリッジ回路を構成し、前記ブリッジ回路によって前記第１のＦＥＴのソースに入力される直流出力電圧を所望の期間を有して断続的にオンオフ動作することにより前記第２のＦＥＴのソースに所定の直流出力電圧を変換するスイッチング電源回路であって、前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、傾斜を有する波形を持つ第１の基準信号と前記第１の基準信号の反転である第２の基準信号のどちらか一方の信号と前記誤差増幅器の出力信号とを比較するパルス幅変調回路と、前記第１のＦＥＴと前記第２のＦＥＴを駆動するリング発振回路と、前記パルス幅変調回路の出力信号もしくは前記リング発振回路の出力信号により前記入力電圧に対して所望の期間を有して前記ブリッジ回路を断続的にオンオフ動作を行う電圧変換部を具備する事を特徴とするスイッチング電源回路。
【請求項２】
前記スイッチング電源回路においてＳＢＤと並列に第３のＦＥＴと第４のＦＥＴを設け、前記第３のＦＥＴのソースと前記第１のＳＢＤのカソードを接続し、前記第３のＦＥＴのドレインと前記第１のＳＢＤのアノードを接続し、前記第４のＦＥＴのソースと前記第２のＳＢＤのカソードを接続し、前記第４のＦＥＴのドレインと前記第２のＳＢＤのアノードを接続したことを特徴とする請求項１記載のスイッチング電源回路。
【請求項３】
前記スイッチング電源回路において第１の基準信号としてのこぎり波または三角波を用いることを特徴とする請求項１および請求項２記載のスイッチング電源回路。
【請求項４】
前述のリング発振回路において、周期性を持つ電圧波形と徐々に上昇する電圧波形の比較により徐々に幅が広がるパルス波形を出力することを特徴とする請求項１および請求項２および請求項３記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は自動昇降圧式DC-DCコンバータによるスイッチング電源装置の、起動時突入電流を抑制するPWMスイッチング方式に関するものである。
【背景技術】
【０００２】
近年、電池を電源とする電子機器において、少ない電池本数での動作、電池の長寿命化のため、高電力変換効率であるスイッチング電源装置が多く用いられている。スイッチング電源の短所の１つとして、電源装置起動時での突入電流の発生があり、これを回避するためにさまざまな方式が考案されている。以下図面を参照しながら、従来のスイッチング電源および突入電流回避方法の一例について説明する。
【０００３】
図１３，１４は従来のスイッチング電源装置の回路図である。ＤＣ−ＤＣコンバータ部は４つのスイッチング素子で構成されたＨブリッジ形回路、コイルＬ２とコンデンサＣｏ２とで構成される。このＤＣ−ＤＣコンバータの制御回路は図１４に示すように、エラーアンプ２と、第１の基準信号発生回路３と、前述の第１の基準信号とは異なる出力電圧範囲を持つ第２の基準信号発生回路４と、コンパレータ５と、第１基準信号と第２基準信号を選択するスイッチ６と、スイッチングロジック回路駆動用コンパレータ７と、スイッチングロジック回路８，９を有する。
【０００４】
第１の基準信号と第２の基準信号は基準信号決定基準電圧を中心に互いに反転された電圧であり、第２基準信号は第１基準信号に対して高い電位にある。また、基準信号決定基準電圧はＶｉｎ＝Ｖｏｕｔとなる時のエラーアンプ出力電圧に設定する。
【０００５】
エラーアンプの出力は入力電圧Ｖｉｎと出力電圧Ｖｏｕｔによって左右される。入力電圧Ｖｉｎが出力電圧Ｖｏに対して高い場合、エラーアンプ出力は低くなり、逆に入力電圧が出力電圧に対して低い場合、エラーアンプの出力は高くなる。昇圧形スイッチング回路を駆動させるには、まず入力電圧が出力電圧に対して低いため、エラーアンプ出力は基準信号決定基準電圧より高くなるので、第２の基準信号が選択される。この第２基準信号とエラーアンプ出力が比較された電圧が、Ｑ２１、Ｑ２２用スイッチングロジック制御回路およびＱ２３、Ｑ２４用スイッチングロジック制御回路に入力されるが、エラーアンプ出力と基準信号決定基準電圧を比較して出力するコンパレータの出力により、Ｑ２１、Ｑ２２用スイッチングロジック制御回路には、Ｑ２１＝ＯＮを維持、Ｑ２２＝ＯＦＦを維持とする信号が入力される。この動作によりＱ２１がＯＮ状態のままＱ２３、Ｑ２４がＯＮ、ＯＦＦを繰り返すため、昇圧スイッチング回路動作となる。降圧形スイッチング回路を駆動させるには、まず入力電圧が出力電圧に対して高いため、エラーアンプ出力は基準信号決定基準電圧より低くなるので、第１の基準信号が選択される。この第１基準信号とエラーアンプ出力が比較された電圧が、Ｑ２１、Ｑ２２用スイッチングロジック制御回路およびＱ２３、Ｑ２４用スイッチングロジック制御回路に入力されるが、エラーアンプ出力と基準信号決定基準電圧を比較して出力するコンパレータの出力により、Ｑ２３、Ｑ２４用スイッチングロジック制御回路には、Ｑ２３＝ＯＮを維持、Ｑ２４＝ＯＦＦを維持とする信号が入力される。この動作によりＱ２３がＯＮ状態のままでＱ２１、Ｑ２２がＯＮ、ＯＦＦを繰り返すので、降圧スイッチング回路動作となる。
【０００６】
このようなスイッチング方式は、特許文献１にも開示されている。
【特許文献１】特開２００２−２３３１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このようなスイッチング方式は、昇圧動作時に突入電流を発生させる問題点がある。これを以下に説明する。図１５は昇圧動作時における起動時スイッチング順序である。ボディダイオードとスイッチング素子(Ｑ２１〜Ｑ２４)、およびインダクタＬ２を有する図１３のような昇降圧ＤＣ−ＤＣコンバータにおいて、出力電圧の初期値はゼロである。昇圧動作開始と同時にエラーアンプ出力電圧値により第２基準信号が選択され、Ｑ２１は常にオンする。Ｑ２４がパルス幅を徐々に広げながらＱ２３とＱ２４が互いにＯＮ／ＯＦＦ動作することで昇圧スイッチング回路のソフトスタートを行うが、図１４のエラーアンプ２の基準電圧が基準信号の下限電圧よりも高くなった状態で始めてＱ２４のパルスが発生するため、起動時にＱ２１、Ｑ２３のみＯＮという状態が発生する。
【０００８】
これにより、回路を流れる電流は図１３のIIのようになり、Ｖｏ電圧はＶｉｎ-Ｌ２-Ｃ
ｏ２-Ｖｏ直列等価回路の共振電圧となるため、最大で出力電圧は
Ｖｏ＝２・Ｖｉｎ…(１)
まで跳ね上がってしまう。また、図１３のIIのような電流の流れで突入電流も発生して
しまい、Ｌ・Ｃが小さいポータブル用電源の場合、Ｃｏ２への突入電流による電池寿命劣化や出力電圧Ｖｏ跳ね上がりによるデバイス破壊を引き起こすという問題を引き起こしていた。本発明は、上記従来の問題点を解決するためのもので、昇降圧形ＤＣ−ＤＣコンバータにおいて、エネルギーを蓄えるためのＬ２や、出力コンデンサＣｏ２が小さい場合においても突入電流を抑制し、スムーズに電源起動を行うことができるスイッチング電源装置を提供することを目的としてなされたものである。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために本発明では請求項１の観点によるスイッチング電源装置、すなわち  第１のＦＥＴのドレインと第１のＳＢＤのカソードを接続し、第２のＦＥＴのドレインと第２のＳＢＤのアノードを接続し、第１のＦＥＴと第１のＳＢＤの接続点と、第２のＦＥＴと第２のＳＢＤの接続点の間にインダクタを接続したブリッジ回路を構成し、前記ブリッジ回路によって前記第１のＦＥＴのソースに入力される直流出力電圧を所望の期間を有して断続的にオンオフ動作することにより前記第２のＦＥＴのソースに所定の直流出力電圧を変換するスイッチング電源回路であって、前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、傾斜を有する波形を持つ第１の基準信号と前記第１の基準信号の反転である第２の基準信号のどちらか一方の信号と前記誤差増幅器の出力信号とを比較するパルス幅変調回路と、前記第１のＦＥＴと前記第２のＦＥＴを駆動するリング発振回路と、前記パルス幅変調回路の出力信号もしくは前記リング発振回路の出力信号により前記入力電圧に対して所望の期間を有して前記ブリッジ回路を断続的にオンオフ動作を行う電圧変換部を具備する事を特徴とするスイッチング電源回路を考案する。
【００１０】
このように構成された本発明のスイッチング電源回路は出力電圧がある一定値となるまで、出力電圧検知回路によりスイッチングロジック回路を停止させ、その間にリング発振回路を起動させる。これにより出力電圧がある一定値となるまで電力供給期間とダイオード整流期間のみ設け、共振現象を起こさなくすることで出力電圧の共振現象による跳ね上がりを防止する事が可能である。
【発明の効果】
【００１１】
本発明は、昇降圧形ＤＣ−ＤＣコンバータでのスイッチング電源装置おいて、電源起動開始時での出力電圧の跳ね上がりを抑制し、定常動作時に至るまでソフトスタート動作を実現することのできるものである。
【発明を実施するための最良の形態】
【００１２】
図１，２に請求項１の実施の形態を示す。図１，２を参照にしながら請求項１の発明の説明をする。第１のＦＥＴ(Ｑ１１)のドレインと第１のＳＢＤ(Ｄ１２)のカソードを接続し、第２のＦＥＴ(Ｑ１４)のドレインと第２のＳＢＤ(Ｄ１３)のアノードを接続し、Ｑ１１とＤ１２の接続点と、Ｑ１４とＤ１３の接続点の間にインダクタを接続したブリッジ回路を構成し、Ｑ１１のソースに入力される直流出力電圧を所望の期間を有して断続的にオンオフ動作することによりＳＢＤ１３のカソードに所定の直流出力電圧を変換するスイッチング電源回路１であって、前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路２と、傾斜を有する波形を持つ第１の基準信号３と前記第１の基準信号の反転である第２の基準信号４の出力のどちらか一方の信号と前記誤差増幅器の出力信号とを比較するパルス幅変調回路７と、第１の基準信号と第２の基準信号の選択用コンパレータ５と、第１の基準信号と第２の基準信号の選択用スイッチ６と、Ｑ１１用スイッチングロジック回路８とＱ１４用スイッチングロジック回路９とＱ１１およびＱ１４を駆動するリング発振回路１０と、前記パルス幅変調回路の出力信号もしくは前記リング発振回路の出力信号により前記入力電圧に対して所望の期間を有して前記ブリッジ回路を断続的にオンオフ動作を行う電圧変換部１１，１２を具備する事を特徴とするスイッチング電源回路を考案する。
【００１３】
出力電圧がある一定値となるまで、出力電圧検知回路によりスイッチングロジック回路を停止させ、その間にリング発振回路を起動させる。これによりＱ１１、Ｑ１４が同時にＯＮ、ＯＦＦする。回路を流れる電流の向きはＱ１１、Ｑ１４が同時にＯＮの時は図１のIのようになり、Ｑ１１とＱ１４が同時にＯＦＦの時は図１のIIのようになる。
【００１４】
従って、昇圧動作の起動時に従来の回路のようにＱ１１のみＯＮするという期間は発生しないため、出力電圧の跳ね上がりを防止することができる。出力電圧がある一定値を超えると、リング発振回路は停止され、昇圧スイッチングロジック回路および降圧スイッチングロジック回路が起動することで通常の昇圧スイッチング回路または降圧スイッチング回路として動作する。
【００１５】
図１０はリング発振回路の実施形態である。奇数個のインバータ１４，１５，１６を直
列に接続し、その出力にコンデンサＣ３を対ＧＮＤに接地する。また、１６の出力に抵抗Ｒ１６の一端を接続し、そのＲ１６の他端を１４のインバータ入力に接続する。１６の出力にはさらに別のインバータ１７の入力と接続し、１７の出力をコンパレータ１８の入力に接続する。コンパレータ１８の他方の入力には設定した基準電圧が与えられる。この回路は定常動作時、ある時間で１６のインバータがＨｉｇｈを出力すると、Ｃ・Ｒフィルタを通して１４の入力にＨｉｇｈ信号が入る。すると１６の出力はＬｏｗとなり、Ｃ・Ｒフィルタを通して１４の入力にはＬｏｗが入力される。すると１６の出力はＨｉｇｈとなる。この動作を繰り返すことで、１６の出力はある周期性を持った電圧波形となり、これと設定した基準電圧のコンパレートにより、リング発振回路の出力電圧は周期性を持ったパルス出力となる。
【００１６】
このリング発振回路１０を図２に用いる。まず、出力電圧がある設定した値に達するまではＱ１１、Ｑ１４のスイッチングロジック制御回路を出力電圧検知回路１３で停止させる。また、同検知回路でリング発振回路を起動させる。リング発振回路の出力パルスは図２の１１，１２によりＱ１１とＱ１４をパルス出力させる。一方、スイッチングロジック回路は停止されているのでパルス出力は発生しない。結局Ｑ１１、Ｑ１４はリング発振回路の出力電圧のみが反映される。よって昇圧スイッチング回路の起動時にＱ１１、Ｑ１４を同時にＯＮ／ＯＦＦさせることでソフトスタートを実現する。出力電圧がある設定した電圧に達した後は、出力電圧検知回路により、スイッチングロジック回路を起動させ、リング発振回路を停止させる事で通常の昇圧動作に移行する。
【００１７】
図４，５に請求項２の実施の形態を示す。請求項２記載のスイッチング電源回路においてＳＢＤと並列に第３のＦＥＴ(Ｑ１２)と第４のＦＥＴ(Ｑ１３)を設け、Ｑ１２のソースとＤ１２のカソードを接続し、Ｑ１２のドレインとＤ１２のアノードを接続し、Ｑ１３のソースとＤ１３のカソードを接続し、Ｑ１３のドレインとＤ１３のアノードを接続したことを特徴とするスイッチング電源回路である。その制御回路を図５に示す。前述の制御回路においてＱ１１・Ｑ１２用スイッチングロジック回路８、Ｑ１３・Ｑ１４用スイッチングロジック回路９、Ｑ１１・Ｑ１２用スイッチングロジック回路とリング発振回路のＯＲ回路１１、Ｑ１３・Ｑ１４用スイッチングロジック回路とリング発振回路のＯＲ回路１２を設けた構成となっている。まず、出力電圧がある設定した値に達するまではＱ１１・Ｑ１２用、Ｑ１３・Ｑ１４用のスイッチングロジック制御回路を出力電圧検知回路で停止させる。また、同検知回路でリング発振回路を起動させる。リング発振回路の出力パルスは図５の１１，１２によりＱ１１とＱ１４をパルス出力させる。一方、全てのスイッチングロジック回路は停止されているのでパルス出力は発生しない。結局Ｑ１１、Ｑ１４はリング発振回路の出力電圧のみが反映される。よって昇圧スイッチング回路の起動時にＱ１１、Ｑ１４を同時にＯＮ／ＯＦＦさせることでソフトスタートを実現する。出力電圧がある設定した電圧に達した後は、出力電圧検知回路により、スイッチングロジック回路を起動させ、リング発振回路を停止させる事で通常の昇圧動作に移行する。
【００１８】
図８に請求項３の実施の形態を示す。請求項１および請求項２記載のスイッチング電源回路において基準信号をのこぎり波または三角波にした構成となっている。制御回路動作、ソフトスタート動作、リング発振から通常動作への移行は請求項１および請求項２の実施形態と同様であるため、説明を割愛する。
【００１９】
図１２は請求項４のリング発振回路の実施形態である。前述のリング発振回路においてコンパレータの基準電圧側を、定電流源とコンデンサで構成される充電電圧とする事でコンパレータ１８の基準電圧は徐々に上昇し、リング発振回路の出力のパルス幅は徐々に広がる。これを請求項１の実施形態と同様に用いることでＱ１１、Ｑ１４への入力パルスは同時ＯＮ／ＯＦＦを行いながら徐々にパルス幅を広げるので、ソフトスタートをより確実に行う事ができる。そのスイッチング順序と出力電圧波形は図１１に示す。リング発振回路以外の制御回路動作、ソフトスタート動作、リング発振から通常動作への移行は請求項１の実施形態と同様であるため、説明を割愛する。
【産業上の利用可能性】
【００２０】
本発明は、昇降圧型スイッチング電源装置が用いられている電子機器の中でも、初期電流を蓄えるインダクタや出力平滑コンデンサが小さい機器(例えばデジタルスチルカメラ)に有効である。
【図面の簡単な説明】
【００２１】
【図１】本発明の請求項１によるスイッチング電源回路と電流の流れを示す図
【図２】本発明の請求項１によるスイッチング電源回路制御部を示す図
【図３】本発明の請求項１によるスイッチング順序と出力電圧波形を示す図
【図４】本発明の請求項２によるスイッチング電源回路と電流の流れを示す図
【図５】本発明の請求項２によるスイッチング電源回路制御部を示す図
【図６】本発明の請求項２によるスイッチング順序と出力電圧波形を示す図
【図７】本発明の請求項３によるスイッチング電源回路と電流の流れを示す図
【図８】本発明の請求項３によるスイッチング電源回路制御部を示す図
【図９】本発明の請求項３によるスイッチング順序と出力電圧波形を示す図
【図１０】請求項１および請求項２によるリング発振回路を示す図
【図１１】請求項４に基づくリング発振回路を使用した際のスイッチング順序と出力波形を示す図
【図１２】請求項４によるリング発振回路を示す図
【図１３】従来のスイッチング電源回路と電流の流れを示す図
【図１４】従来のスイッチング電源回路制御部を示す図
【図１５】従来のスイッチング順序と出力電圧波形を示す図
【符号の説明】
【００２２】
１  昇降圧形スイッチング電源回路
２  エラーアンプ
３  三角波発生回路
４  第２三角波発生回路
５  三角波決定切り替えコンパレータ
６  三角波選択ロジック(インバータ)
７  スイッチング回路用コンパレータ
８  降圧形スイッチングロジック制御回路
９  昇圧形スイッチングロジック制御回路
１０  初期起動用リング発振回路
１１  降圧形スイッチングロジック出力・リング発振出力ＯＲ回路
１２  昇圧形スイッチングロジック出力・リング発振出力ＯＲ回路
１３  出力電圧検知回路
１４  リング発振用インバータ
１５  リング発振用インバータ
１６  リング発振用インバータ
１７  リング発振用インバータ
１８  リング発振用コンパレータ
Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４  ＭＯＳトランジスタ
Ｄ１１〜Ｄ１４、Ｄ２１〜Ｄ２４  ダイオード
Ｌ１、Ｌ２  コイル
Ｃｏ１、Ｃｏ２  コンデンサ
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２  出力電圧分割抵抗
Ｒ１３、Ｒ２３  エラーアンプ用抵抗
Ｃ１、Ｃ２  エラーアンプ用コンデンサ
Ｒ１４、Ｒ１５、Ｒ２４、Ｒ２５  反転アンプ用抵抗
Ｉ１１、Ｉ２１  ソフトスタート用定電流源
Ｃ１２、Ｃ２２  ソフトスタート用コンデンサ
Ｒ１６  リング発振用抵抗
Ｃ３  リング発振用コンデンサ
Ｉ２  リング発振ソフトスタート用定電流源
Ｃ４  リング発振ソフトスタート用コンデンサ
【図１】
2006042461.tif 000003
【図２】
2006042461.tif 000004
【図３】
2006042461.tif 000005
【図４】
2006042461.tif 000006
【図５】
2006042461.tif 000007
【図６】
2006042461.tif 000008
【図７】
2006042461.tif 000009
【図８】
2006042461.tif 000010
【図９】
2006042461.tif 000011
【図１０】
2006042461.tif 000012
【図１１】
2006042461.tif 000013
【図１２】
2006042461.tif 000014
【図１３】
2006042461.tif 000015
【図１４】
2006042461.tif 000016
【図１５】
2006042461.tif 000017