(57)【要約】【課題】  ケーブルをつなぎ替えることなく複数の機器にトランスポートストリーム信号を供給する。【解決手段】  差動信号のＭＰＥＧトランスポートストリームは入力ライン・レシーバ１０で受信されて、シングルエンドのトランスポートストリームに変換される。入力ラインレシーバ１０からのクロック信号はクロック再生手段（ＣＬＯＣＫ）１２に供給され、再生されたクロックにより、ストリームデータ同期手段（ＤＡＴＡ）１１、パケット同期信号同期手段１３およびＤＶＡＬＩＤ信号同期手段１４において各信号に同期がかけられ、分配されて出力ライン・ドライバ１５，１６に供給される。出力ライン・ドライバ１５，１６において差動信号のＭＰＥＧトランスポートストリームが生成されて出力される。【選択図】  図１
2006174104.tif 000002
【特許請求の範囲】
【請求項１】
少なくともストリームデータとクロック信号とがパラレルとされていると共に差動信号で伝送されたトランスポートストリーム信号が受信され、差動信号とされているストリームデータとクロック信号とをシングルエンドのストリームデータとクロック信号に変換して出力する入力ライン・レシーバと、
該入力ライン・レシーバから出力されたシングルエンドのクロック信号に基づいて再生された再生クロック信号を出力するクロック再生手段と、
前記入力ライン・レシーバから出力されたシングルエンドのストリームデータに、前記クロック再生手段から出力された再生クロック信号により再同期をかけて出力するストリームデータ同期手段と、
該ストリームデータ同期手段から出力されたシングルエンドのストリームデータと、前記再生クロック信号とが分配されて供給され、供給されたシングルエンドの前記ストリームデータと前記クロック信号とを変換することにより、パラレルとされていると共に差動信号とされたトランスポートストリーム信号をそれぞれ生成して出力する複数の出力ライン・ドライバと、
を備えることを特徴とするトランスポートストリーム信号分配装置。
【請求項２】
前記ストリームデータは複数のトランスポートパケットからなり、前記入力ライン・レシーバは前記トランスポートストリーム信号中の差動信号とされた前記トランスポートパケットのパケット同期信号も受信してシングルエンドのパケット同期信号に変換して出力しており、前記入力ライン・レシーバから出力されたシングルエンドのパケット同期信号に、前記クロック再生手段から出力された再生クロック信号により再同期をかけて出力するパケット同期信号同期手段をさらに備え、前記複数の出力ライン・ドライバのそれぞれは、分配されて供給された前記パケット同期信号同期手段から出力されたシングルエンドの前記パケット同期信号も変換することにより、パラレルとされていると共に差動信号とされたトランスポートストリーム信号をそれぞれ生成して出力するようにしたことを特徴とする請求項１記載のトランスポートストリーム信号分配装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像データをＭＰＥＧ（Moving Picture Experts Group）規格により圧縮したトランスポートストリーム信号を分配するようにしたトランスポートストリーム信号分配装置に関するものである。
【背景技術】
【０００２】
ＭＰＥＧシステムでは任意の数の符号化された映像や音声、付加データなど個別のストリームを多重化し、それぞれの同期をとりながら再生するための方式が規定されている。例えば、ＭＰＥＧ−２システムでは広範囲なアプリケーションに対応するためにプログラムストリーム（ＰＳ：Program Stream）とトランスポートストリーム（ＴＳ：Transport Stream）との２種類の方式が規定されている。プログラムストリームは誤りの発生しない環境でのデータの伝送・蓄積に適用されることを想定しており、冗長度を小さくすることができることからＤＶＤなどの強力な誤り訂正符号を用いたディジタルストレージメディアで使用されている。一方、トランスポートストリームは放送や通信ネットワークなどデータの伝送誤りが発生する環境に適用されることを想定しており、冗長度はプログラムストリームよりも大きくなっている。また、トランスポートストリームは伝送レートが固定の通信路で使用される。
【０００３】
トランスポートストリームはトランスポートパケット（ＴＳパケット）が複数個集まって構成されている。ＴＳパケットは１８８バイトの固定長パケットであり、その長さはＡＴＭセル長との整合性およびリードソロモン符号などの誤り訂正符号化を行なう場合の適用性を考慮して決定されている。ＴＳパケットは４バイト固定長のパケットヘッダと可変長のアダプテーションフィールド（adaptation field）およびペイロード（payload）で構成される。パケットヘッダにはＰＩＤ（パケット識別子）や各種のフラグが定義されている。このＰＩＤによりＴＳパケットの種類が識別される。アダプテーションフィールドとペイロードはどちらかだけが存在する場合と両方が存在する場合があり、その有無はパケットヘッダ内のフラグ（adaptation_field_control）により示される。フラグ（adaptation_field_control）にはＰＣＲ（Program_Clock_Reference）などの情報の伝送およびＴＳパケットを１８８バイト固定長にするためのＴＳパケット内でのスタッフィング機能がある。ＰＣＲは２７ＭＨｚのタイムスタンプで、符号化した時の基準時間を復号器のＳＴＣで再現するためにＰＣＲの値が参照される。ＭＰＥＧ−２のトランスポートストリームでは復号器のＳＴＣはＰＣＲによるＰＬＬ機能を持つが、このＰＬＬ同期の動作を安定させるためにＰＣＲの送信間隔は０．１ｍｓ以下となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなトランスポートストリーム信号は、デジタル画像装置やデジタル画像関連機器間においてケーブルを介して伝送されている。デジタル画像装置やデジタル画像関連機器による実験や測定を行う際には、これらの機器に選択的にトランスポートストリーム信号を供給すればよいが、従来は、ケーブルをつなぎ替えることによりいずれかの機器にトランスポートストリーム信号を供給するようにしていた。このため、トランスポートストリーム信号を供給する機器を変更するごとに、ケーブルをつなぎ替えなければならずその作業が煩わしいという問題点があった。
【０００５】
そこで、本発明はケーブルをつなぎ替えることなく複数の機器にトランスポートストリーム信号を供給することのできるトランスポートストリーム信号分配装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明のトランスポートストリーム信号分配装置は、差動信号のトランスポートストリーム信号をシングルエンドのトランスポート信号に変換して信号処理を行うと共に分配し、さらに差動信号のトランスポートストリーム信号に変換してそれぞれ出力するようにしたことを最も主要な特徴としている。
【発明の効果】
【０００７】
本発明によれば、差動信号のトランスポートストリーム信号をシングルエンドのトランスポート信号に変換して信号処理を行うと共に分配し、さらに差動信号のトランスポートストリーム信号に変換してそれぞれ出力するようにしたことから、複数のトランスポートストリーム信号を出力することができる。これにより、複数の機器にトランスポートストリーム信号を供給することができることから、ケーブルをつなぎ替える作業を省略することができるようになる。
【発明を実施するための最良の形態】
【０００８】
ケーブルをつなぎ替えることなく複数の機器にトランスポートストリーム信号を供給することのできるトランスポートストリーム信号分配装置を提供するという目的を、差動信号のトランスポートストリーム信号をシングルエンドのトランスポート信号に変換して信号処理を行うと共に分配し、さらに差動信号のトランスポートストリーム信号に変換してそれぞれ出力することで実現した。
【０００９】
本発明の実施例のトランスポートストリーム信号分配装置の構成を示す回路ブロック図を図１に示す。
図１に示すトランスポートストリーム信号分配装置１において、入力ライン・レシーバ１０にはＳＰＩ（Synchronous Parallel Interface）用の例えば２５ピンの端子が備えられており、この端子に接続されたケーブルを介して映像データをＭＰＥＧ規格により圧縮したＭＰＥＧトランスポートストリーム信号（ＭＰＥＧ  ＴＳ）が入力される。このＭＰＥＧトランスポートストリーム信号は、差動信号で伝送され例えば、低電圧差動通信（ＬＶＤＳ：Low Voltage Differential Signaling）により伝送されて入力ライン・レシーバ１０で受信されるようになる。
【００１０】
ＬＶＤＳは、１本の平衡ケーブルあるいはプリント配線基板の２本の配線パターンを１本の伝送路として、約３５０ｍＶのごく小振幅の差動信号でデータ通信を行う通信方式である。ＬＶＤＳは、数百〜数千Ｍｂｐｓの高速で単一チャンネルでのデータ伝送が可能とされており、差動信号を伝送するようにしているため、シングルエンド信号に比べて同相ノイズの影響を受けにくい性質を持っている。この差動信号は、一対のワイヤを使用して互いに逆向きの信号（電流、電圧）として伝送される。これに対して、シングルエンド信号は１本のワイヤでデータを送るようにしているため、ノイズの影響が大きくなる。また、差動信号では磁界を相殺するため、シングルエンド信号に比べてノイズが小さくなる傾向があり、電流モード・ドライバではリンギングやスイッチング・スパイクが発生しにくく、ノイズがさらに減少する。このように、ＬＶＤＳではノイズに対する耐性が高いため、小さな電圧幅の差動信号を利用して伝送することができ、高いデータ・レートでかつ低消費電力で伝送することができる。
【００１１】
ここで、ＭＰＥＧトランスポートストリーム信号がＬＶＤＳにより伝送されてくる入力ライン・レシーバ１０におけるＳＰＩ用の２５ピンの端子におけるピン配置を図２の表に示す。ＳＰＩ用の２５ピンの端子では、差動信号とされたクロック信号、差動信号とされた８ビットパラレルのストリームデータ、ストリームデータにおけるデータ部と誤り訂正符号部とを分離するための差動信号とされたＤＶＡＬＩＤ信号、および、ストリームデータにおける差動信号とされたパケット同期信号（ＰＳＹＮＣ）とがパラレルとされたＭＰＥＧトランスポートストリーム信号が供給される。なお、ストリームデータはトランスポートパケット（ＴＳパケット）が複数個集まって構成されており、データ部のＴＳパケットは１８８バイトの固定長パケットとされている。
【００１２】
この場合、図２の表に示すように、差動のクロック信号は第１ピンと第１４ピン（反転クロック信号）に割り当てられて伝送され、グランドは第２ピンと第１３ピンと第１５ピンに割り当てられている。また、差動のＭＳＢである第７ビット（ｂｉｔ７）は第３ピンと第１６ピン（反転第７ビット信号）に割り当てられて伝送され、差動の第６ビット（ｂｉｔ６）は第４ピンと第１７ピン（反転第６ビット信号）に割り当てられて伝送され、差動の第５ビット（ｂｉｔ５）は第５ピンと第１８ピン（反転第５ビット信号）に割り当てられて伝送され、差動の第４ビット（ｂｉｔ４）は第６ピンと第１９ピン（反転第４ビット信号）に割り当てられて伝送され、差動の第３ビット（ｂｉｔ３）は第７ピンと第２０ピン（反転第３ビット信号）に割り当てられて伝送され、差動の第２ビット（ｂｉｔ２）は第８ピンと第２１ピン（反転第２ビット信号）に割り当てられて伝送され、差動の第１ビット（ｂｉｔ１）は第９ピンと第２２ピン（反転第１ビット信号）に割り当てられて伝送され、差動のＬＳＢである第０ビット（ｂｉｔ０）は第１０ピンと第２３ピン（反転第０ビット信号）に割り当てられて伝送されている。さらに、差動のＤＶＡＬＩＤ信号は第１１ピンと第２４ピン（反転ＤＶＡＬＩＤ信号）に割り当てられて伝送され、差動のパケット同期信号（ＰＳＹＮＣ）は第１２ピンと第２５ピン（反転ＰＳＹＮＣ信号）に割り当てられて伝送されている。
【００１３】
入力ライン・レシーバ１０では、パラレルの差動信号とされて受信されたクロック信号、差動信号とされた８ビットパラレルのストリームデータ、差動信号とされたＤＶＡＬＩＤ信号、および、差動信号とされたパケット同期信号（ＰＳＹＮＣ）とを受信して、それぞれシングルエンドのクロック信号、８ビットパラレルのストリームデータ、ＤＶＡＬＩＤ信号およびパケット同期信号（ＰＳＹＮＣ）とに変換している。シングルエンドの信号レベルはＣ−ＭＯＳ論理回路のレベルとするのが好適である。これは、シングルエンドに変換された各信号の信号処理をＣ−ＭＯＳ論理回路で行うのが望ましいからである。
【００１４】
変換されたシングルエンドのクロック信号、８ビットパラレルのストリームデータ、ＤＶＡＬＩＤ信号およびパケット同期信号（ＰＳＹＮＣ）の波形の一例を図３に示す。図３に示すように、クロック信号は伝送レートで定められた周期的な矩形パルスとされている。また、８ビットパラレル（１バイトパラレル）とされたストリームデータ［0...7］は１８８バイトのトランスポートパケットのデータ部（１〜１８７）と、このデータ部の伝送誤りを訂正するための１６バイトの誤り訂正符号部（１ｄ〜１６ｄ）とからなり、８ビットパラレルとされたデータ部の８ビットパラレルの先頭ビットは同期信号（ｓｙｎｃ）とされている。ＤＶＡＬＩＤ信号は、１８８バイトの期間（ｔ０〜ｔ１８８）においてＨレベルとなっており、続く１６バイトの期間（ｔ１８９〜ｔ２０４）においてＬレベルとなっている。このため、ＤＶＡＬＩＤ信号に基づいてストリームデータをデータ部と誤り訂正符号部とに分離することができる。パケット同期信号（ＰＳＹＮＣ）は、８ビットパラレルとされたデータ部の同期信号（ｓｙｎｃ）である８ビットパラレルの先頭ビットの期間（ｔ０〜ｔ１）においてＨレベルとなっており、他の期間においてＬレベルとなっている。このため、パケット同期信号（ＰＳＹＮＣ）に基づいてデータ部から同期信号（ｓｙｎｃ）を分離することができる。
【００１５】
このようなストリームデータ［0...7］はストリームデータ同期手段（ＤＡＴＡ）１１に供給され、クロック信号はクロック再生手段（ＣＬＯＣＫ）１２に供給される。また、パケット同期信号はパケット同期信号同期手段（ＰＳＹＮＣ）１３に供給され、ＤＶＡＬＩＤ信号はＤＶＡＬＩＤ信号同期手段（ＤＶＡＬＩＤ）１４に供給される。クロック再生手段１２はＰＬＬ回路を内蔵しており、入力ライン・レシーバ１０から供給されたシングルエンドのクロック信号に基づいてクロック信号を再生して位相ジッタが取り除かれた再生クロック信号を出力している。この再生クロック信号は、ストリームデータ同期手段（ＤＡＴＡ）１１、パケット同期信号同期手段（ＰＳＹＮＣ）１３およびＤＶＡＬＩＤ信号同期手段（ＤＶＡＬＩＤ）１４に供給され、再生クロック信号によりストリームデータ［0...7］、パケット同期信号およびＤＶＡＬＩＤ信号に再同期がかけられることにより、位相ジッタが取り除かれている。
【００１６】
ストリームデータ同期手段（ＤＡＴＡ）１１、パケット同期信号同期手段（ＰＳＹＮＣ）１３およびＤＶＡＬＩＤ信号同期手段（ＤＶＡＬＩＤ）１４から出力される位相ジッタが取り除かれたストリームデータ［0...7］、パケット同期信号およびＤＶＡＬＩＤ信号は分配されて出力ライン・ドライバ１５および出力ライン・ドライバ１６に供給される。出力ライン・ドライバ１５および出力ライン・ドライバ１６は、供給されたシングルエンドのストリームデータ［0...7］、パケット同期信号およびＤＶＡＬＩＤ信号を変換して、差動信号とされたクロック信号、差動信号とされた８ビットパラレルのストリームデータ、差動信号とされたＤＶＡＬＩＤ信号および差動信号とされたパケット同期信号（ＰＳＹＮＣ）がパラレルとされたＭＰＥＧトランスポートストリーム信号が出力される。この出力ライン・ドライバ１５および出力ライン・ドライバ１６も、図２に示すピン配置の２５ピンの端子を備えており、出力されたＭＰＥＧトランスポートストリーム信号はＬＶＤＳにより伝送されるようになる。
【００１７】
なお、信号処理を行っているストリームデータ同期手段（ＤＡＴＡ）１１、クロック再生手段（ＣＬＯＣＫ）１２、パケット同期信号同期手段（ＰＳＹＮＣ）１３およびＤＶＡＬＩＤ信号同期手段（ＤＶＡＬＩＤ）１４は、例えばＣ−ＭＯＳ論理回路により構成された集積回路で実現される。
このように構成されたトランスポートストリーム信号分配装置１において、入力ライン・レシーバ１０にはＭＰＥＧトランスポートストリーム信号を出力する機器がケーブルを介して接続され、出力ライン・ドライバ１５，１６にはそれぞれＭＰＥＧトランスポートストリーム信号が入力される機器がケーブルを介して接続される。これにより、出力ライン・ドライバ１５から出力されるＭＰＥＧトランスポートストリーム出力１が第１のデジタル画像関連機器に供給されると共に、出力ライン・ドライバ１６から出力されるＭＰＥＧトランスポートストリーム出力２が第２のデジタル画像関連機器に供給されるようになる。これにより、つなぎ替えることなく複数のデジタル画像関連機器にＭＰＥＧトランスポートストリーム信号を供給することができるようになる。
【産業上の利用可能性】
【００１８】
なお、以上の説明ではＭＰＥＧトランスポートストリーム信号の分配装置としたが、本発明は、これに限るものではなく差動信号で伝送されてくるパラレルのストリーム信号の分配装置に適用することができる。
また、トランスポートストリーム信号分配装置１はＳＰＩ端子を備えるものとしたが、ＳＰＩ端子に限るものではなく他の規格の端子を備えるようにしてもよい。ただし、ピン数は少なくとも２３ピン必要となる。さらに、ＭＰＥＧトランスポートストリーム信号はＬＶＤＳで伝送するようにしたが、ＨＶＤＳ（High Voltage Differential Signaling）等の差動通信により伝送するようにしてもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例のトランスポートストリーム信号分配装置の構成を示す回路ブロック図である。
【図２】本発明のトランスポートストリーム信号分配装置が備えるＳＰＩ用の２５ピンの端子におけるピン配置を示す図表である。
【図３】本発明のトランスポートストリーム信号分配装置における変換されたシングルエンドのクロック信号、８ビットパラレルのストリームデータ、ＤＶＡＬＩＤ信号およびパケット同期信号（ＰＳＹＮＣ）の波形の一例を示す図である。
【符号の説明】
【００２０】
１  トランスポートストリーム信号分配装置、１０  入力ライン・レシーバ、１０  入力ラインレシーバ、１１  ストリームデータ同期手段、１２  クロック再生手段、１３  パケット同期信号同期手段、１４  ＤＶＡＬＩＤ信号同期手段、１５  出力ライン・ドライバ、１６  出力ライン・ドライバ
【図１】
2006174104.tif 000003
【図２】
2006174104.tif 000004
【図３】
2006174104.tif 000005