(57)【要約】【課題】  ＬＳＩを含めたシステムの上流レベル設計において、ピーク電流を考慮に入れた設計手法を提供する。【解決手段】  システムを構成する機能単位について、リーク電流と性能とのトレードオフ関係を表すハードウェアモデルを予め準備する。このハードウェアモデルでは例えば、性能ｔｐｄとソース・ドレインリーク電流Ｐｌｅａｋとの関係が、しきい値電圧Ｖｔｈを媒介変数として記述されている。このようなハードウェアモデルに表されたトレードオフ関係を参照しながら、システム全体の性能および消費電力を評価して、機能単位の設計条件を定める。【選択図】図２
2006134350.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩを含むシステムを、システム設計レベルにおいて設計する方法であって、
システムを構成する各機能単位について、当該システム全体の性能および消費電力を評価しつつ、設計条件を定めるステップを備え、
前記ステップは、
前記各機能単位の少なくともいずれか１つについて、リーク電流と性能とのトレードオフ関係を表すハードウェアモデルを予め準備し、
前記機能単位の全てをＣＰＵを用いたソフトウェアによって実現する第１の場合における、システム全体の性能および消費電力を求め、
ハードウェアモデルが準備された所定の機能単位をハードウェアによって実現するとともに、残りの機能単位をＣＰＵを用いたソフトウェアによって実現する第２の場合における、システム全体の性能および消費電力を、前記ハードウェアモデルに表されたトレードオフ関係を参照して、設計条件毎に、求め、
前記第１および第２の場合において求めたシステム全体の性能および消費電力を評価し、この評価結果から、前記所定の機能単位について、ＣＰＵを用いたソフトウェアまたはハードウェアのいずれによって実現するかを選択し、ハードウェアによって実現する場合は、さらに設計条件を定めるものである
ことを特徴とするＬＳＩシステム設計方法。
【請求項２】
請求項１記載のＬＳＩシステム設計方法において、
前記設計条件は、
電源電圧、しきい値電圧およびゲート絶縁膜厚のうちの少なくともいずれか１つを含む
ことを特徴とするＬＳＩシステム設計方法。
【請求項３】
請求項１記載のＬＳＩシステム設計方法において、
前記ハードウェアモデルは、
ソース・ドレインリーク電流によるリーク電力と性能との関係が、しきい値電圧を媒介変数として記述されたものを含む
ことを特徴とするＬＳＩシステム設計方法。
【請求項４】
請求項１記載のＬＳＩシステム設計方法において、
前記ハードウェアモデルは、
ゲートリーク電流によるリーク電力と性能との関係が、電源電圧を媒介変数として記述されたものを含む
ことを特徴とするＬＳＩシステム設計方法。
【請求項５】
請求項１記載のＬＳＩシステム設計方法において、
前記ハードウェアモデルは、
ゲートリーク電流によるリーク電力と性能との関係が、ゲート絶縁膜厚を媒介変数として記述されたものを含む
ことを特徴とするＬＳＩシステム設計方法。
【請求項６】
ＬＳＩを含むシステムを、システム設計レベルにおいて設計する装置であって、
システムを構成する各機能単位について、当該システム全体の性能および消費電力を評価しつつ、設計条件を定めるものであり、
前記各機能単位の少なくともいずれか１つについて予め準備された、リーク電流と性能とのトレードオフ関係を表すハードウェアモデルを用い、
前記機能単位の全てをＣＰＵを用いたソフトウェアによって実現する第１の場合における、システム全体の性能および消費電力を求め、
ハードウェアモデルが準備された所定の機能単位をハードウェアによって実現するとともに、残りの機能単位をＣＰＵを用いたソフトウェアによって実現する第２の場合における、システム全体の性能および消費電力を、前記ハードウェアモデルに表されたトレードオフ関係を参照して、設計条件毎に、求め、
前記第１および第２の場合において求めたシステム全体の性能および消費電力を評価し、この評価結果から、前記所定の機能単位について、ＣＰＵを用いたソフトウェアまたはハードウェアのいずれによって実現するかを選択し、ハードウェアによって実現する場合は、さらに設計条件を定める
ことを特徴とするＬＳＩシステム設計装置。
【請求項７】
コンピュータに、ＬＳＩを含むシステムを、システム設計レベルにおいて設計させるためのプログラムを記録した記録媒体であって、
システムを構成する各機能単位について、当該システム全体の性能および消費電力を評価しつつ、設計条件を定めるステップを実行させるものであり、
前記ステップにおいて、
前記各機能単位の少なくともいずれか１つについて予め準備された、リーク電流と性能とのトレードオフ関係を表すハードウェアモデルを用い、
前記機能単位の全てをＣＰＵを用いたソフトウェアによって実現する第１の場合における、システム全体の性能および消費電力を求め、
ハードウェアモデルが準備された所定の機能単位をハードウェアによって実現するとともに、残りの機能単位をＣＰＵを用いたソフトウェアによって実現する第２の場合における、システム全体の性能および消費電力を、前記ハードウェアモデルに表されたトレードオフ関係を参照して、設計条件毎に、求め、
前記第１および第２の場合において求めたシステム全体の性能および消費電力を評価し、この評価結果から、前記所定の機能単位について、ＣＰＵを用いたソフトウェアまたはハードウェアのいずれによって実現するかを選択し、ハードウェアによって実現する場合は、さらに設計条件を定める
ことをコンピュータに実行させるためのプログラムを記録した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩを含むシステムについてのいわゆる上流設計に関する技術に属する。
【背景技術】
【０００２】
実用化から３０年、市場の大半を占めてから１０年以上の歴史をもつＣＭＯＳ  ＬＳＩは、大きな転換点を迎えた。これまで、ＬＳＩメーカーは微細化一辺倒でＣＭＯＳ  ＬＳＩの戦略を構築してきた。しかし、ここに来て、微細化だけではＣＭＯＳ  ＬＳＩの高速化と低電力化の両立が困難になっている。
【非特許文献１】「微細化から総合力へ  ＣＭＯＳ戦略を再構築」日経マイクロデバイス、２０００年８月号、ＰＰ．１１８〜１２１
【発明の開示】
【発明が解決しようとする課題】
【０００３】
高速化と低電力化の両立を困難にしている問題の１つに、リーク電流の問題がある。
【０００４】
すなわち、微細化に伴ってゲート酸化膜の薄膜化を進めると、ゲート・リーク電流が急増して応用機器の要求を満たせなくなる。例えば、０．１５μｍルールに相当するゲート酸化膜厚２〜２．５ｎｍの世代では、ゲート酸化膜を通り抜けるトンネル電流値がモバイル機器に求められる待機電流値の数μＡを超えてしまう。一方、待機電流を応用機器の要求通りに抑えようとすると、高速化に不可欠なゲート酸化膜の薄膜化をこれ以上推進できない。このことは、高速化と低電力化の両立が、極めて困難になることを意味する。
【０００５】
そこで、本発明は、ＬＳＩを含むシステムの上流レベルでの設計について、ピーク電流を考慮に入れた設計手法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
前記の課題を解決するために、請求項１の発明が講じた解決手段は、ＬＳＩを含むシステムをシステム設計レベルにおいて設計する方法として、システムを構成する各機能単位について、当該システム全体の性能および消費電力を評価しつつ、設計条件を定めるステップを備え、前記ステップは、前記各機能単位の少なくともいずれか１つについてリーク電流と性能とのトレードオフ関係を表すハードウェアモデルを予め準備し、前記機能単位の全てをＣＰＵを用いたソフトウェアによって実現する第１の場合におけるシステム全体の性能および消費電力を求め、ハードウェアモデルが準備された所定の機能単位をハードウェアによって実現するとともに残りの機能単位をＣＰＵを用いたソフトウェアによって実現する第２の場合におけるシステム全体の性能および消費電力を、前記ハードウェアモデルに表されたトレードオフ関係を参照して設計条件毎に求め、前記第１および第２の場合において求めたシステム全体の性能および消費電力を評価し、この評価結果から、前記所定の機能単位について、ＣＰＵを用いたソフトウェアまたはハードウェアのいずれによって実現するかを選択し、ハードウェアによって実現する場合は、さらに設計条件を定めるものである。
【０００７】
請求項２の発明では、前記請求項１のＬＳＩシステム設計方法における設計条件は、電源電圧、しきい値電圧およびゲート絶縁膜厚のうちの少なくともいずれか１つを含むものとする。
【０００８】
請求項３の発明では、前記請求項１のＬＳＩシステム設計方法におけるハードウェアモデルは、ソース・ドレインリーク電流によるリーク電力と性能との関係が、しきい値電圧を媒介変数として記述されたものを含むものとする。
【０００９】
請求項４の発明では、前記請求項１のＬＳＩシステム設計方法におけるハードウェアモデルは、ゲートリーク電流によるリーク電力と性能との関係が、電源電圧を媒介変数として記述されたものを含むものとする。
【００１０】
請求項５の発明では、前記請求項１のＬＳＩシステム設計方法におけるハードウェアモデルは、ゲートリーク電流によるリーク電力と性能との関係が、ゲート絶縁膜厚を媒介変数として記述されたものを含むものとする。
【００１１】
また、請求項６の発明が講じた解決手段は、ＬＳＩを含むシステムをシステム設計レベルにおいて設計する装置として、システムを構成する各機能単位について、当該システム全体の性能および消費電力を評価しつつ設計条件を定めるものとし、前記各機能単位の少なくともいずれか１つについて予め準備された、リーク電流と性能とのトレードオフ関係を表すハードウェアモデルを用い、前記機能単位の全てをＣＰＵを用いたソフトウェアによって実現する第１の場合におけるシステム全体の性能および消費電力を求め、ハードウェアモデルが準備された所定の機能単位をハードウェアによって実現するとともに残りの機能単位をＣＰＵを用いたソフトウェアによって実現する第２の場合におけるシステム全体の性能および消費電力を、前記ハードウェアモデルに表されたトレードオフ関係を参照して設計条件毎に求め、前記第１および第２の場合において求めたシステム全体の性能および消費電力を評価し、この評価結果から、前記所定の機能単位について、ＣＰＵを用いたソフトウェアまたはハードウェアのいずれによって実現するかを選択し、ハードウェアによって実現する場合は、さらに設計条件を定めるものである。
【００１２】
また、請求項７の発明が講じた解決手段は、コンピュータに、ＬＳＩを含むシステムをシステム設計レベルにおいて設計させるためのプログラムを記録した記録媒体として、システムを構成する各機能単位について、当該システム全体の性能および消費電力を評価しつつ、設計条件を定めるステップを実行させるものであり、前記ステップにおいて、前記各機能単位の少なくともいずれか１つについて予め準備されたリーク電流と性能とのトレードオフ関係を表すハードウェアモデルを用い、前記機能単位の全てをＣＰＵを用いたソフトウェアによって実現する第１の場合におけるシステム全体の性能および消費電力を求め、ハードウェアモデルが準備された所定の機能単位をハードウェアによって実現するとともに残りの機能単位をＣＰＵを用いたソフトウェアによって実現する第２の場合におけるシステム全体の性能および消費電力を、前記ハードウェアモデルに表されたトレードオフ関係を参照して設計条件毎に求め、前記第１および第２の場合において求めたシステム全体の性能および消費電力を評価し、この評価結果から、前記所定の機能単位について、ＣＰＵを用いたソフトウェアまたはハードウェアのいずれによって実現するかを選択し、ハードウェアによって実現する場合はさらに設計条件を定めることをコンピュータに実行させるためのプログラムを記録したものである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１４】
本実施形態では、ＬＳＩを含むシステムについて、システム設計レベルと呼ばれる上位レベルで設計を行うものとする。ここでは、ハード・ソフト・コデザインと呼ばれる設計手法を採用する。「ハード・ソフト・コデザイン」とは、ハードウェアとソフトウェアを、同一システム内に混在させる設計のことをいう。具体的には、ＬＳＩシステムを構成する各機能単位について、まず、全て、ＣＰＵを用いたソフトウェアによって実現するものとし、このときのシステム全体の処理時間を評価する。そして、処理時間が所定の仕様を満たすように、機能単位を順に適宜ハードウェアに置き換えていく、という手順によって実行する。
【００１５】
図１は設計の対象となるＬＳＩシステムを構成する各機能単位の動作の概略を示す動作チャートである。ＬＳＩシステムを構成する各機能単位Ａ，Ｂ，Ｃ，Ｄは、図１に示すようなタイミングで動作する。
【００１６】
そして、本実施形態では、機能単位Ｄについて、リーク電流と性能とのトレードオフ関係を表すハードウェアモデルが、準備されている。
【００１７】
図２は機能単位Ｄのハードウェアモデルの一例を示す図である。本実施形態では、図２（ａ）に示すような、ソース・ドレインリーク電流によるリーク電力Ｐｌｅａｋと性能（遅延）ｔｐｄとの関係がしきい値電圧Ｖｔｈを媒介変数として記述されたテーブルデータが、機能単位Ｄのハードウェアモデルとして準備されている。ここでは、電源電圧および酸化膜厚は、所定の値で一定であるものとする。
【００１８】
一般に、性能ｔｐｄおよびリーク電力Ｐｌｅａｋは、次のような式によって表される。
【数１】
2006134350.tif 000003
ここで、ＶＤＤは電源電圧、Ｃはキャパシタンス、ｋ，ｍは定数、ｓはスクエア定数である。したがって、しきい値電圧Ｖｔｈの値を変化させた場合、性能ｔｐｄおよびリーク電力Ｐｌｅａｋは、図２（ｂ）に示すような曲線に沿って変化する。
【００１９】
以下、本実施形態に係るＬＳＩシステム設計方法について、図３〜図５を参照して説明する。
【００２０】
まず、図３（ａ）に示すように、システムを構成する各機能単位Ａ，Ｂ，Ｃ，Ｄを全て、ソフトウェアによって実現したものとする。図３（ｂ），（ｃ）はこの場合のＣＰＵ負荷および消費電力の評価結果を示している。図３（ｂ）に示すように、この場合の処理時間は「６．０」であり、図３（ｃ）に示すように、ＣＰＵのリーク電流による消費電力量は「６．０」（＝１×６）となる。
【００２１】
次に、図４（ａ）に示すように、機能単位Ｄのみをハードウェアによって実現したものとする。図４（ｂ），（ｃ）はこの場合のＣＰＵ負荷および消費電力の評価結果を示している。この場合、図４（ｂ）に示すように、機能単位Ｄの処理時間ｔｐｄは「２．０」から「０．５」に短縮され、システム全体の処理時間は「４．５」となる。一方、図４（ｃ）に示すように、機能単位Ｄのリーク電流による電力消費が新たに生じ、リーク電流による消費電力量は、ＣＰＵの分と合わせて「１３．５」（＝（１＋２）×４．５）となる。
【００２２】
さらに、図５（ａ）に示すように、機能単位ＤのみをハードウェアＤ２によって実現したものとする。図５（ｂ），（ｃ）はこの場合のＣＰＵ負荷および消費電力の評価結果を示している。この場合、図５（ｂ）に示すように、機能単位Ｄの処理時間ｔｐｄは「１．０」となり、システム全体の処理時間は「５．０」となる。一方、図５（ｃ）に示すように、リーク電流による消費電力量はＣＰＵの分と合わせて「７．５」（＝（１＋０．５）×５）となる。
【００２３】
図６は上述の評価結果をまとめた図である。図６から分かるように、機能単位Ｄをソフトウェアによって実現した場合には、リーク電流による消費電力量は最も小さくなるが、その反面、処理時間は長くなる。一方、機能単位ＤをハードウェアＤ１によって実現した場合には、処理時間は最も短くなるが、リーク電流による消費電力量は最も大きくなる。また、機能単位ＤをハードウェアＤ２によって実現した場合には、機能単位Ｄをソフトウェアによって実現した場合に比べて、リーク電流による消費電力量はさほど大きくならずに、処理時間を短縮することができる。図６のような評価結果を参照して、設計しようとするＬＳＩシステムの用途や機能に応じて、機能単位Ｄの実現方法や設計条件（ここではしきい値電圧Ｖｔｈ）を選択することができる。
【００２４】
なお、図２に示すようなしきい値電圧Ｖｔの設定は、ＶＴＣＭＯＳなど一般的なしきい値電圧制御技術によって容易に実現することができる。図７（ａ）はハードウェアＤ１，Ｄ２に対応したトランジスタの回路図である。ハードウェアＤ２では、基板電位にバイアス電圧をかけることによって、ハードウェアＤ１とは異なるしきい値電圧Ｖｔを設定することができる。また、図７（ｂ），（ｃ）はそれぞれ、ハードウェアＤ１，Ｄ２に対応したトランジスタの構造を概念的に示す図である。図７（ｂ）の構造では、トランジスタのソースは直接、基板コンタクト１１に接続されており、一方、図７（ｃ）の構造では、トランジスタのソースはＤＣ−ＤＣコンバータ１２を介して基板コンタクト１１に接続されている。
【００２５】
また、ここでは、リーク電流として、ソース・ドレインリーク電流を考慮したが、ゲートリーク電流についても、同様に考慮することができる。
【００２６】
一般に、性能ｔｐｄおよびゲートリーク電流Ｉｇｌｅａｋは、次のような式によって表される。
【数２】
2006134350.tif 000004
ここで、Ａ，ｎは定数、ＶＤＤは電源電圧、Ｔｏｘはゲート絶縁膜厚である。上式から分かるように、ゲートリーク電流Ｉｇｌｅａｋと性能ｔｐｄとの関係は、電源電圧ＶＤＤを媒介変数として記述することができ、また、ゲート絶縁膜厚Ｔｏｘを媒介変数として記述することも可能である。すなわち、ゲートリーク電流に関しては、図８および図９に示すようなハードウェアモデルを準備することができる。
【００２７】
図８（ａ）では、機能単位Ｄのハードウェアモデルとして、ゲートリーク電流によるリーク電力Ｐｇｌｅａｋと性能ｔｐｄとの関係が電源電圧ＶＤＤを媒介変数として記述されたテーブルデータが示されている。ここでは、しきい値電圧Ｖｔおよびゲート絶縁膜厚Ｔｏｘは所定の値で一定であるものとする。電源電圧ＶＤＤの値を変化させた場合、性能ｔｐｄおよびリーク電力Ｐｇｌｅａｋは、図８（ｂ）に示すような曲線に沿って変化する。
【００２８】
図９（ａ）では、機能単位Ｄのハードウェアモデルとして、ゲートリーク電流によるリーク電力Ｐｇｌｅａｋと性能ｔｐｄとの関係がゲート絶縁膜厚Ｔｏｘを媒介変数として記述されたテーブルデータが示されている。ここでは、電源電圧ＶＤＤおよびしきい値電圧Ｖｔは所定の値で一定であるものとする。ゲート絶縁膜厚Ｔｏｘの値を変化させた場合、性能ｔｐｄおよびリーク電力Ｐｇｌｅａｋは、図９（ｂ）に示すような曲線に沿って変化する。
【００２９】
図８または図９に示すようなハードウェアモデルを用いて上述した方法と同様にしてシステム設計を行うことによって、ゲートリーク電流を考慮した上位レベルの設計が可能になる。
【００３０】
なお、本発明の実施形態に係るＬＳＩシステム設計方法は、当該方法を実現するためのプログラムを実行するコンピュータを備えた装置によって実現することができる。また、当該方法を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録したプログラムをコンピュータに実行させることによって実現することができる。
【図面の簡単な説明】
【００３１】
【図１】本実施形態において設計対象となるＬＳＩシステムを構成する各機能単位の、動作の概略を示す動作チャートである。
【図２】機能単位Ｄのハードウェアモデルの一例を示す図である。
【図３】各機能単位を全てソフトウェアによって実現した場合の評価結果を示す図である。
【図４】機能単位ＤをハードウェアＤ１によって実現した場合の評価結果を示す図である。
【図５】機能単位ＤをハードウェアＤ２によって実現した場合の評価結果を示す図である。
【図６】図３〜図５の評価結果をまとめた図である。
【図７】図２の各ハードウェアモデルの実現方法を示す図である。
【図８】ゲートリーク電流を考慮したハードウェアモデルであって、電源電圧を媒介変数としたものの一例を示す図である。
【図９】ゲートリーク電流を考慮したハードウェアモデルであって、ゲート絶縁膜厚を媒介変数としたものの一例を示す図である。
【符号の説明】
【００３２】
ＶＤＤ  電源電圧
Ｖｔｈ  しきい値電圧
ｔｐｄ  性能
Ｐｌｅａｋ  ソース・ドレインリーク電流によるリーク電力
Ｐｇｌｅａｋ  ゲートリーク電流によるリーク電力
Ｔｏｘ  ゲート絶縁膜厚
【図１】
2006134350.tif 000005
【図２】
2006134350.tif 000006
【図３】
2006134350.tif 000007
【図４】
2006134350.tif 000008
【図５】
2006134350.tif 000009
【図６】
2006134350.tif 000010
【図７】
2006134350.tif 000011
【図８】
2006134350.tif 000012
【図９】
2006134350.tif 000013