(57)【要約】【課題】  表示装置において、抵抗分圧回路に使用される半導体抵抗素子の電圧依存性を少なくし、表示画像の表示品質が劣化するのを防止するとともに、低消費電力化を図る。【解決手段】  表示素子と、前記表示素子を駆動する駆動回路とを備え、前記駆動回路は、半導体抵抗素子を有し、前記半導体抵抗素子は、第１導電型の不純物領域と、前記第１導電型の不純物領域中に埋め込まれ、抵抗素子として機能する第２導電型の不純物領域とを有し、前記第２導電型の不純物領域は  、第１の電極と、第２の電極とを有し、前記第１導電型の不純物領域には、前記第２導電型の不純物領域の第１の電極、または、第２の電極に印加される電圧が印加される。【選択図】        図１
2006284979.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、
前記表示素子を駆動する駆動回路とを備え、
前記駆動回路は、半導体抵抗素子を有し、
前記半導体抵抗素子は、第１導電型の不純物領域と、
前記第１導電型の不純物領域中に埋め込まれ、抵抗素子として機能する第２導電型の不純物領域とを有し、
前記第２導電型の不純物領域は、第１の電極と、第２の電極とを有し、
前記第１導電型の不純物領域には、前記第２導電型の不純物領域の第１の電極、または、第２の電極に印加される電圧が印加されることを特徴とする表示装置。
【請求項２】
前記第１導電型の不純物領域は、ｐ型の不純物領域であり、
前記第２導電型の不純物領域は、ｎ型の不純物領域であり、
前記第２導電型の不純物領域の第１の電極に印加される電圧をＶ１、第２の電極に印加される電圧をＶ２とするとき、Ｖ１＞Ｖ２を満足し、
前記第１導電型の不純物領域には、前記Ｖ２の電圧が印加される電圧が印加されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１導電型の不純物領域は、ｎ型の不純物領域であり、
前記第２導電型の不純物領域は、ｐ型の不純物領域であり、
前記第２導電型の不純物領域の第１の電極に印加される電圧をＶ１、第２の電極に印加される電圧をＶ２とするとき、Ｖ１＞Ｖ２を満足し、
前記第１導電型の不純物領域には、前記Ｖ１の電圧が印加される電圧が印加されることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記駆動回路は、基準階調電圧を生成する抵抗分圧回路を有し、
前記抵抗分圧回路を構成する抵抗素子の少なくとも一つは、前記半導体抵抗素子で構成されることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記駆動回路は、基準階調電圧を生成する抵抗分圧回路を有し、
前記抵抗分圧回路を構成する各分圧抵抗の少なくとも一つは、それぞれスイッチ素子が並列に接続された前記半導体抵抗素子が複数直列に接続された直列回路を有し、
前記スイッチ素子を制御することにより、前記分圧抵抗の抵抗値を可変することが可能であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項６】
前記分圧抵抗の抵抗値は、赤、緑、青のガンマ特性に合わせて可変することを特徴とする請求項５に記載の表示装置。
【請求項７】
前記駆動回路は、基準階調電圧を生成する抵抗分圧回路を有し、
前記抵抗分圧回路を構成する各分圧抵抗の少なくとも一つは、前記半導体抵抗素子が複数直列に接続された直列回路を有し、
前記複数の半導体抵抗素子から出力される出力電圧の中の一つを選択するセレクタを有することを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項８】
前記セレクタは、赤、緑、青のガンマ特性に合わせて、前記複数の半導体抵抗素子から出力される出力電圧の中の一つを選択することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記駆動回路は、正極用の抵抗分圧回路と、負極用の抵抗分圧回路とを有することを特徴とする請求項４ないし請求項８のいずれか１項に記載の表示装置。
【請求項１０】
前記半導体抵抗素子は、ポリシリコン基板上に形成されることを特徴とする請求項１ないし請求項９のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、基準階調電圧を生成するための抵抗分圧回路に関する。
【背景技術】
【０００２】
液晶表示装置では、ドライバ内のデコーダ回路により、表示データに対応した階調電圧を選択し、この階調電圧を液晶表示パネルに供給することにより、液晶表示パネルに画像が表示される。この階調電圧は、例えば、ドライバ内における、ラダー抵抗を用いた抵抗分圧回路により生成される。
ところが、ラダー抵抗を使用すると、直流（ＤＣ）電流が発生するので、低消費電力化の要求が厳しいデジタルカメラや、携帯用途の液晶表示装置では、ラダー抵抗を高抵抗化することが必要とされる。
通常のＰｏｌｙ−Ｓｉ抵抗は１５Ω／□程度で、低抵抗であり、一方、一般的な、高抵抗素子としては、ＭＯＳ抵抗（ＤＭＯＳ化）や高抵抗Ｐｏｌｙ−Ｓｉ（ｉ型化）が挙げられるが、いずれもマスク追加が必要となり、コストが上昇するという問題点があった。
前述の問題点を解決するためには、マスク追加の必要なく、従来プロセスで作製可能な半導体抵抗素子（ウエル抵抗素子）を採用する方法がある。（下記、特許文献１、特許文献２参照）
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開平８−２８８４５９号公報
【特許文献２】特開平１１−２１４６１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体抵抗素子では、抵抗素子として機能する第２導電型のウエル領域と、分離層を構成する周囲の第１導電型のウエル領域、および、第１導電型の半導体基板との間に、ＰＮ接合が形成される。
そのため、抵抗素子として機能する第２導電型のウエル領域の電極部に印加する電圧を上昇させると、第１導電型のウエル領域と第１導電型の半導体基板との間の電位差も上昇し、ＰＮ接合界面にて発生した空乏層が拡大する。
この空乏層が拡大すると、抵抗素子として機能する第２導電型のウエル領域の幅が横方向にも縦方向にも狭まり、第２導電型のウエル領域の抵抗値が一定とはならず上昇し、電圧に依存する。
そのため、この半導体抵抗素子を、液晶表示装置のドライバにおける、階調電圧を生成するため抵抗分圧回路の分圧抵抗として使用すると、階調電圧が変動し、液晶表示パネルに表示される表示画像の表示品質が劣化するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、抵抗分圧回路に使用される半導体抵抗素子の電圧依存性を少なくし、低消費電力化を図ることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前述の課題を解決するために、本発明の表示装置は、表示素子と、前記表示素子を駆動する駆動回路とを備え、前記駆動回路は、半導体抵抗素子を有し、前記半導体抵抗素子は、第１導電型の不純物領域と、前記第１導電型の不純物領域中に埋め込まれ、抵抗素子として機能する第２導電型の不純物領域とを有し、前記第２導電型の不純物領域は、第１の電極と、第２の電極とを有し、前記第１導電型の不純物領域には、前記第２導電型の不純物領域の第１の電極、または、第２の電極に印加される電圧が印加される。
前記駆動回路は、基準階調電圧を生成する抵抗分圧回路を有し、前記抵抗分圧回路を構成する抵抗素子の少なくとも一つは、前記半導体抵抗素子で構成される。
【発明の効果】
【０００６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、半導体抵抗素子の電圧依存性を少なくすることが可能となる。
したがって、この半導体抵抗素子を抵抗分圧回路に使用することにより、表示素子に表示される表示画像の表示品質が劣化するのを防止するとともに、低消費電力化を図ることが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明を液晶表示モジュールに適用した実施例を図面を参照して詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示モジュールにおいて使用される半導体抵抗素子の一例を示す要部断面図である。
同図において、ｐ−ｓｕｂは、ｐ型の半導体基板、ＰＷＡは、抵抗素子として機能するｐ型ウエル領域（ｐ型の不純物領域）、ＮＷは、ｎ型ウエル領域（ｎ型の不純物領域）、ＨＮＷは、ＮＷよりも深く形成されるｎ型ウエル領域、ＰＷは、分離層を構成するｐ型ウエル領域、ＨＰＷは、分離層を構成し、ＰＷよりも深く形成されるｐ型ウエル領域である。
１０，１１，１２，１３は電極部であり、ｐ型ウエル領域（ＰＷ）には、電極部１２を介して、基準電圧（ＧＮＤ）が印加される。
図１に示す半導体抵抗素子では、抵抗素子として機能するｐ型ウエル領域（ＰＷＡ）は、ｎ型ウエル領域（ＮＷ，ＨＮＷ）に埋め込まれて形成される。そして、ｎ型ウエル領域（ＮＷ，ＨＮＷ）に形成された電極部１３と、ｐ型ウエル領域（ＰＷＡ）に形成された電極１１とが、電気的に接続され、ｎ型ウエル領域（ＮＷ，ＨＮＷ）には、ｐ型ウエル領域（ＰＷＡ）に形成された電極１１に印加される電圧が印加される。
ｐ型ウエル領域（ＰＷＡ）の電極部１０に印加される電圧をＶ１、電極部１１に印加される電圧をＶ２とするとき、図１の場合には、Ｖ１＜Ｖ２とされる。図１に示す半導体抵抗素子のレイアウト例の一例を図２に示す。
【０００８】
図９は、従来の半導体抵抗素子の一例を示す要部断面図である。
同図において、ｐ−ｓｕｂは、ｐ型の半導体基板、ＮＷは、抵抗素子として機能するｎ型ウエル領域（ｎ型の不純物領域）、ＰＷは、分離層を構成するｐ型ウエル領域、ＨＰＷは、分離層を構成し、ＰＷよりも深く形成されるｐ型ウエル領域である。
１０、１１、１２は電極部であり、ｐ型ウエル領域（ＰＷ）には、電極部１２を介して、基準電圧（ＧＮＤ）が印加される。この図９に示す半導体抵抗素子のレイアウト例の一例を図１０に示す。
図１１は、図９に示す半導体抵抗素子の一例のシート抵抗の変化を示すグラフであり、図１２は、図９に示す半導体抵抗素子の一例の抵抗変化率を示すグラフである。
図１１、図１２に示すグラフは、電極部１０と電極部１１との間の電位差を３Ｖ一定として、片方の電圧をスイープさせたときのシート抵抗の変化、抵抗変化率を示したものである。
図９に示す半導体抵抗素子では、抵抗素子として機能するｎ型ウエル領域（ＮＷ）と分離層を構成する周囲のｐ型ウエル領域（ＰＷ）との間、および、ｎ型ウエル領域（ＮＷ）とＰ型基板（ｐ−ｓｕｂ）との間には、ＰＮ接合が形成される。
そのため、電極部（１０，１１）に印加する電圧を上昇させると、ｐ型ウエル領域（ＰＷ）とＰ型基板（ｐ−ｓｕｂ）との間の電位差も上昇し、ＰＮ接合界面にて発生した空乏層が拡大する。
この空乏層が拡大すると、ｎ型ウエル領域（ＮＷ）の幅が横方向にも縦方向にも狭まり、図１１、図１２に示すように、ｎ型ウエル領域（ＮＷ）の抵抗値が一定とはならず上昇し、電圧に依存することになる。
【０００９】
図３は、図１に示す半導体抵抗素子の一例のシート抵抗の変化を示すグラフであり、図４は、図１に示す半導体抵抗素子の一例の抵抗変化率を示すグラフである。
この図３、図４に示すグラフは、電極部１０と電極部１１との間の電位差を３Ｖ一定として、電極部１１に印加される電圧をスイープさせたときのシート抵抗の変化、抵抗変化率を示したものである。
図１に示す半導体抵抗素子では、抵抗素子として機能するｐ型ウエル領域（ＰＷＡ）と、周囲のｎ型ウエル領域（ＮＷ，ＨＮＷ）との間には、ＰＮ接合が形成されるが、図１に示す半導体抵抗素子の場合、ｐ型ウエル領域（ＰＷＡ）と、周囲のｎ型ウエル領域（ＮＷ，ＨＮＷ）とは、ｐ型ウエル領域（ＰＷＡ）に形成された電極部１１に印加される電圧となるため、電極部（１０，１１）に印加する電圧を上昇させても、ＰＮ接合界面にて発生した空乏層が拡大することはない。
したがって、図３，図４に示すように、ｐ型ウエル領域（ＰＷＡ）の抵抗値は電圧には依存せず、一定となる。
さらに、ｐ型ウエル領域（ＰＷＡ）は、ｎ型ウエル領域（ＨＮＷ）中に形成されるために、非常に高抵抗な素子が得られ、その上、この抵抗値は、ｐ型ウエル領域（ＰＷＡ）や、ｎ型ウエル領域（ＨＮＷ）の不純物濃度により、可変することが可能である。）
しかも、ｎ型ウエル領域（ＨＮＷ）や、ｐ型ウエル領域（ＨＰＷ）は、例えば、デジタルカメラ用の液晶表示パネル駆動用のドライバにおいて、高耐圧ＭＯＳトランジスタを形成するウエル領域として必須であるので、従来プロセスのままで作製可能である。
【００１０】
図１に示す半導体抵抗素子では、抵抗素子として機能するｐ型ウエル領域（ＰＷＡ）を用いたが、ｎ型ウエル領域を抵抗素子として使用することも可能である。
この場合には、抵抗素子として機能するｎ型ウエル領域が埋め込まれる周囲のウエル領域は、ｐ型ウエル領域を使用する必要がある。
また、ｎ型ウエル領域の電極部１０に印加される電圧をＶ１、電極部１１に印加される電圧をＶ２（Ｖ１＞Ｖ２）とするとき、ｐ型ウエル領域に形成された電極部１３と、ｎ型ウエル領域の電極部１１とを電気的に接続し、ｐ型ウエル領域にはＶ２の電圧を印加する。
なお、前述の特許文献２（特開平１１−２１４６１６号公報）には、「抵抗素子の抵抗値を決める第１導電型の抵抗不純物領域と、半導体基板の基板領域との間に、第２導電型を有して所定電位に保持された抵抗素子専用の埋め込み不純物領域を設ける」こと、並びに、「抵抗素子専用の埋め込み不純物領域に印加する所定の電位として、接地電位（ＧＮＤ）、あるいは、電源電圧（ＶＤＤ）を印加する」ことが記載されている。
しかしながら、抵抗素子専用の埋め込み不純物領域に、接地電位（ＧＮＤ）を印加することは、前述の図９に示す半導体抵抗素子とほぼ等価であり、前述の図９に示す半導体抵抗素子と同様な問題点があり、また、抵抗素子専用の埋め込み不純物領域に、電源電圧（ＶＤＤ）を印加することは、ＰＮ接合が順方向にバイアスされるので、抵抗値が減少することになる。
このように、前述の特許文献２には、「第１導電型の不純物領域と、前記第１導電型の不純物領域中に埋め込まれ、抵抗素子として機能する第２導電型の不純物領域とを有する半導体抵抗素子において、前記第１導電型の不純物領域に、前記第２導電型の不純物領域の第１の電極、または、第２の電極に印加される電圧を印加」することは開示されていない。
【００１１】
図１に示す半導体抵抗素子は、液晶表示モジュールのドライバ内の抵抗分圧回路の分圧抵抗として使用される。
以下、本発明の実施例の液晶表示モジュールについて説明する。
図５は、本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。
本実施例の液晶表示モジュールは、薄膜トランジスタ（ＴＦＴ）の半導体層にポリシリコンを用いた、ＴＦＴ（Thin Film Transistor）方式の液晶表示モジュールである。
同図において、１００はＴＦＴ画素部、１１０はＬＣＤドライバ、１２０はスキャン回路、１３０はＲＧＢ切替スイッチ、１４０は電源回路、１５０はデジタルカメラの本体側である。
ＴＦＴ画素部１００は、マトリクス状に配置される複数の画素と、各画素に映像信号電圧を供給する映像線（ドレイン線ともいう）Ｄと、各画素に走査信号を供給する走査線（ゲート線ともいう；図示せず）とを有する。
各画素は、アクティブ素子（図示せず）を備え、このアクティブ素子は、映像線（Ｄ）と画素電極との間に接続され、かつ、ゲートは走査線に接続される。また、画素電極と対向するコモン電極（共通電極ともいう）を有し、画素電極とコモン電極との間に液晶層が介在する。
なお、画素の構成は、従来の周知のものと同じであるので、詳細な説明は省略する。
また、図５中のスキャン回路１２０、ＲＧＢ切替スイッチ１３０は、液晶表示パネル内の回路であり、これらの回路は、アクティブ素子と同様、半導体層としてポリシリコンを用いた薄膜トランジスタで構成され、これららの薄膜トランジスタは、アクティブ素子と同時に形成される。
【００１２】
図６は、図５に示すＬＣＤドライバ１１０の内部回路構成を示すブロック図である。
同図において、１１１はロジック部、１１３は階調電圧生成回路、１１４はシフトレジスタ回路、１１５はラッチ回路、１１６はデコーダ回路、１１７は出力アンプ回路、１１８はパネル内蔵回路制御回路である。
階調電圧生成回路１１３は、電源回路１４０から入力される基準電圧、コモン電極に印加する高電位側の電圧（コモン電圧Ｈ）と、コモン電極に印加する低電位側の電圧（コモン電圧Ｌ）とから、例えば、６４階調の階調電圧を生成する。なお、電源回路１４０は、ＬＣＤドライバ１１０内の各回路の電源電圧も、ＬＣＤドライバ１１０に入力する。
ＬＣＤドライバ１１０には、デジタルカメラの本体側１５０から表示データが、ＲＧＢインターフェース、あるいはシリアルインターフェースで入力される。
デジタルカメラの本体側１５０から、シリアルインターフェース、あるいは、ＲＧＢインターフェースで入力された表示データは、ロジック部１１１に入力された後、ラッチ回路１１５に入力される。
シフトレジスタ回路１１４は、ロジック部からのクロック信号に基づき、順次シフトクロックを出力する。
ラッチ回路１１５は、シフトレジスタ回路１１４から出力されるシフトクロックに従い、順次表示データをラッチする。
ラッチ回路１１５にラッチされた表示データは、デコーダ回路１１６に入力され、デコーダ回路１１６において、ラッチされた表示データに対応する階調電圧が選択される。
デコーダ回路１１６から出力される階調電圧は、出力アンプ回路１１７において電流増幅され、出力端子（Ｙ１，Ｙ２〜Ｙｎ）から出力される。
【００１３】
また、本実施例では、図７に示すように、１水平走査時間の間、始めに、ＬＣＤドライバ１１０から赤（Ｒ）の表示データに対応した階調電圧が出力され、次に、ＬＣＤドライバ１１０から緑（Ｇ）の表示データに対応した階調電圧が出力され、最後に、ＬＣＤドライバ１１０から青（Ｂ）の表示データに対応した階調電圧が出力される。
そのため、ＲＧＢ切替スイッチ１３０は、ＬＣＤドライバ１１０から赤（Ｒ）の表示データに対応した階調電圧が出力されるときには、ＬＣＤドライバ１１０の出力端子（Ｙ１，Ｙ２〜Ｙｎ）を、赤（Ｒ）の画素に接続される映像信号線（Ｄ）に接続し、緑（Ｇ）の表示データに対応した階調電圧が出力されるときには、ＬＣＤドライバ１１０の出力端子（Ｙ１，Ｙ２〜Ｙｎ）を、緑（Ｇ）の画素に接続される映像信号線（Ｄ）に接続し、また、青（Ｂ）の表示データに対応した階調電圧が出力されるときには、ＬＣＤドライバ１１０の出力端子（Ｙ１，Ｙ２〜Ｙｎ）を、青（Ｂ）の画素に接続される映像信号線（Ｄ）に接続する。
一方、パネル内蔵回路制御回路１１８は、１水平走査時間毎に、走査線を順次選択するように、スキャン回路制御信号をスキャン回路１２０に出力する。
スキャン回路１２０は、順次走査線を選択し、走査線に走査信号電圧を出力する。すなわち、スキャン回路１２０は、図中上から順番に１水平走査時間の間、走査線を選択する信号を出力する。これにより、ＴＦＴ画素部１００に画像が表示される。
【００１４】
図８は、図６に示す階調電圧生成回路１１３の内部回路構成を示す回路図である。同図において、Ｌ／Ｓは、レベルシフト回路を示し、ＳＥＬＡ，ＳＥＬＢ，ＳＥＬＣ，ＳＥＬＤは、セレクタを示す。
図８に示す回路では、抵抗分圧回路（１３１ａ，１３１ｂ）により、高電圧の参照電圧（ＶＲＥＦＨ）と、低電圧の参照電圧（ＶＲＥＦＬ）との間を分圧して、６階調の基準階調電圧を生成する。
ここで、高電圧の参照電圧（ＶＲＥＦＨ）と、低電圧の参照電圧（ＶＲＥＦＬ）とは、参照電圧生成回路１３５において、電源回路１４０から入力される基準電圧と、コモン電極に印加する高電位側の電圧（コモン電圧Ｈ）と、コモン電極に印加する低電位側の電圧（コモン電圧Ｌ）とから生成される。
６階調の基準階調電圧は、アンプ回路１３２により電流増幅された後、階調電圧生成ラダー回路（所謂、抵抗分圧回路）１３３に入力される。階調電圧生成ラダー回路１３３は、各基準階調電圧の間を分圧して、６４階調の階調電圧（Ｖ００〜Ｖ６３）を生成する。ここで、この階調電圧生成ラダー回路１３３は、Ｐｏｌｙ−Ｓｉ抵抗が使用される。
一般に、液晶表示装置の駆動方法では、液晶層に直流電流が印加されないように交流化駆動が行われる。
本実施例では、この交流化駆動方法として、コモン反転法を採用しており、コモン電極に、低電位側の電圧（コモン電圧Ｌ）を印加する場合には、正極性の階調電圧を画素電極（即ち、映像線（Ｄ））に印加し、コモン電極に、高電位側の電圧（コモン電圧Ｈ）を印加する場合には、負極性の階調電圧を画素電極（即ち、映像線（Ｄ））に印加する必要がある。
そのため、図８に示す回路では、基準階調電圧を生成する抵抗分圧回路は、正極性の６階調の基準階調電圧（ＶＧ０Ｈ〜ＶＧ５Ｈ）を生成する正極用の抵抗分圧回路１３１ａと、負極性の６階調の基準階調電圧（ＶＧ０Ｌ〜ＶＧ５Ｌ）を生成する負極用の抵抗分圧回路１３１ｂの２つ使用される。
【００１５】
正極用の抵抗分圧回路１３１ａと、負極用の抵抗分圧回路１３１ｂとから出力された基準階調電圧は、スイッチ回路１３４に入力され、交流化信号（Ｍ）に応じて、正極性の基準階調電圧、あるいは、負極性の基準階調電圧の一方が選択されて、アンプ回路１３２に入力される。
ここで、正極用の抵抗分圧回路１３１ａと、負極用の抵抗分圧回路１３１ｂの各分圧抵抗（ＲＷＥ１〜ＲＷＥ９）の全部、あるいは少なくとも１つは、図１に示す半導体抵抗素子で構成される。
正極用の抵抗分圧回路１３１ａと、負極用の抵抗分圧回路１３１ｂの各分圧抵抗の中で、ＲＷＥ１、ＲＷＥ３、ＲＷＥ６、ＲＷＥ８、ＲＷＥ９の分圧抵抗は、スイッチ素子（ＳＷ）が接続された半導体抵抗素子（図１に示す半導体抵抗素子）が複数（図８では２個）直列に接続された直列回路で構成される。
そして、ＲＷＥ１、ＲＷＥ９の分圧抵抗は、ＶＷＰ５［１］、ＶＷＰ５［０］、ＶＷＰ０［１］、ＶＷＰ０［０］、ＶＷＮ５［１］、ＶＷＮ５［０］、ＶＷＮ０［１］、ＶＷＮ０［０］の信号の値に応じて抵抗値を可変でき、表示画像の白／黒レベルや液晶印加電圧の振幅を可変することができ、これにより、コントラストを任意に調整することが可能となる。
また、正極用の抵抗分圧回路１３１ａと、負極用の抵抗分圧回路１３１ｂの各分圧抵抗の中で、ＲＷＥ２、ＲＷＥ４、ＲＷＥ５、ＲＷＥ７の分圧抵抗は、半導体抵抗素子（図１に示す半導体抵抗素子）が複数（図８では７個）直列に接続された直列回路で構成される。
このＲＷＥ２、ＲＷＥ４、ＲＷＥ５、ＲＷＥ７の分圧抵抗の各半導体抵抗素子の出力はセレクタ（ＳＥＬＡ〜ＳＷＬＤ）に入力される。
【００１６】
ここで、ＲＷＥ３、ＲＷＥ６、ＲＷＥ８の分圧抵抗は、ＶＭ［１］、ＶＭ［０］の信号の値に応じて抵抗値を可変でき、さらに、セレクタ（ＳＥＬＡ〜ＳＷＬＤ）は、ＫＰ４［２］〜ＫＰ１［２］、ＫＰ４［１］〜ＫＰ１［１］、ＫＰ４［０］〜ＫＰ１［０］、ＫＮ４［２］〜ＫＮ１［２］、ＫＮ４［１］〜ＫＮ１［１］、ＫＮ４［０］〜ＫＮ１［０］の信号に基づき、所定の電圧値を選択することができる。
これにより、基準階調電圧（ＶＧ０Ｈ〜ＶＧ５Ｈ，ＶＧ０Ｌ〜ＶＧ５Ｌ）の電圧レベルを可変することでき、したがって、赤（Ｒ）・緑（Ｇ）・青（Ｂ）の各々のガンマ（γ）特性を、個別に調整することが可能となる。
そのため、図７のタイミングチャートに示すように、１水平走査時間の間、赤（Ｒ）の表示データ、緑（Ｇ）の表示データ、青（Ｂ）の表示データが、ＬＣＤドライバ１１０か時分割で出力される場合に、ＲＧＢの出力タイミングに合わせてセレクタを切り替えることで、赤（Ｒ）・緑（Ｇ）・青（Ｂ）の各々のガンマ（γ）特性を、液晶表示パネルに合った色調へ調整することが可能となる。
なお、前述までの説明では、本発明を液晶表示モジュールに適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、例えば、ＥＬ表示装置などの他の表示装置にも適用可能であることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例の液晶表示モジュールにおいて、使用される半導体抵抗素子の一例を示す要部断面図である。
【図２】図１に示す半導体抵抗素子のレイアウト例の一例を示す図である。
【図３】図１に示す半導体抵抗素子の一例のシート抵抗の変化を示すグラフである。
【図４】図１に示す半導体抵抗素子の一例の抵抗変化率を示すグラフである。
【図５】本発明の実施例の液晶表示モジュールの概略構成を示すブロック図である。
【図６】図５に示すＬＣＤドライバの内部回路構成を示すブロック図である。
【図７】本発明の実施例の液晶表示モジュールの駆動方法を説明するためのタイミングチャートである。
【図８】図６に示す階調電圧生成回路の内部回路構成を示す回路図である。
【図９】従来の半導体抵抗素子の一例を示す要部断面図である。
【図１０】図９に示す半導体抵抗素子のレイアウト例の一例を示す図である。
【図１１】図９に示す半導体抵抗素子の一例のシート抵抗の変化を示すグラフである。
【図１２】図９に示す半導体抵抗素子の一例の抵抗変化率を示すグラフである。
【符号の説明】
【００１８】
１０，１１，１２，１３  電極部
１００  ＴＦＴ画素部
１１０  ＬＣＤドライバ
１１１  ロジック部
１１３  階調電圧生成回路
１１４  シフトレジスタ回路
１１５  ラッチ回路
１１６  デコーダ回路
１１７  出力アンプ回路
１１８  パネル内蔵回路制御回路
１２０  スキャン回路
１３０  ＲＧＢ切替スイッチ
１３１ａ，１３１ｂ  基準階調電圧生成用の抵抗分圧回路
１３２  アンプ回路
１３３  階調電圧生成ラダー回路（所謂、抵抗分圧回路）
１３４  スイッチ回路
１３５  参照電圧生成回路
１４０  電源回路
１５０  デジタルカメラの本体側
Ｌ／Ｓ  レベルシフト回路
ｐ−ｓｕｂ  ｐ型の半導体基板
ＰＷＡ  抵抗素子として機能するｐ型ウエル領域（ｐ型の不純物領域）
ＮＷ  ｎ型ウエル領域（ｎ型の不純物領域）
ＨＮＷ  ＮＷよりも深く形成されるｎ型ウエル領域
ＰＷ  分離層を構成するｐ型ウエル領域
ＨＰＷ  分離層を構成し、ＰＷよりも深く形成されるｐ型ウエル領域
Ｍ  交流化信号
ＳＥＬＡ,ＳＥＬＢ，ＳＥＬＣ,ＳＥＬＤ  セレクタ
ＳＷ  スイッチ素子
ＲＷＥ１〜ＲＷＥ９  分圧抵抗
【図１】
2006284979.tif 000003
【図２】
2006284979.tif 000004
【図３】
2006284979.tif 000005
【図４】
2006284979.tif 000006
【図５】
2006284979.tif 000007
【図６】
2006284979.tif 000008
【図７】
2006284979.tif 000009
【図８】
2006284979.tif 000010
【図９】
2006284979.tif 000011
【図１０】
2006284979.tif 000012
【図１１】
2006284979.tif 000013
【図１２】
2006284979.tif 000014