(57)【要約】【課題】  耐圧を向上させることが可能な半導体装置を提供する。【解決手段】  半導体装置１は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。埋込導電層２３がベース引出層２１下のシリコン酸化層１１に、ベース層１５、エミッタ層１７及びｐ＋型単結晶シリコン層１９を囲んで埋め込まれている。埋込導電層２３の底面２５がベース層１５の底面２７より下に位置している。【選択図】  図１
2006351984.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板により支持されると共に単結晶シリコンを含む第１導電型のコレクタ層と、
前記コレクタ層上に配置されると共にシリコンゲルマニウムを含む第２導電型のベース層と、
前記ベース層上に配置されると共に単結晶シリコンを含む第１導電型のエミッタ層と、
前記コレクタ層上に配置されると共に前記ベース層及び前記エミッタ層が配置される領域を規定するシリコン酸化層と、
前記シリコン酸化層上に配置されると共に前記ベース層をベース電極に接続するベース引出層と、
前記ベース引出層下の前記シリコン酸化層で規定される埋込領域に前記ベース層を囲んで埋め込まれると共に前記ベース層の底面と同じ高さ又はそれより下に位置する底面を含む埋込導電層と、を備える
ことを特徴とする半導体装置。
【請求項２】
前記埋込導電層は、前記ベース引出層を用いて前記ベース電極と接続されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記エミッタ層及び前記埋込導電層に接続されたエミッタ電極をさらに備える
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記埋込導電層はフローティングにされている
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
シリコン基板と、
前記シリコン基板により支持されると共に単結晶シリコンを含む第１導電型のコレクタ層と、
前記コレクタ層上に配置されると共にシリコンゲルマニウムを含む第２導電型のベース層と、
前記ベース層上に配置されると共に単結晶シリコンを含む第１導電型のエミッタ層と、
前記コレクタ層上に配置されると共に前記ベース層及び前記エミッタ層が配置される領域を規定するシリコン酸化層と、
前記シリコン酸化層上に配置されると共に前記ベース層をベース電極に接続するベース引出層と、
前記ベース引出層下の前記シリコン酸化層で規定される埋込領域に前記ベース層を囲んで埋め込まれると共に前記ベース層の底面と同じ高さ又はそれより下に位置する底面を含んでおり、前記シリコン酸化層より誘電率が高い埋込絶縁層と、を備える
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタをシリコン基板に形成した半導体装置に関し、特に、ベース層にシリコンゲルマニウム含むバイポーラトランジスタに関する。
【背景技術】
【０００２】
バイポーラトランジスタは、エミッタ層及びベース層の半導体をシリコンにしてエミッタ層とベース層をホモ接合にしたものが一般的である。一方、高周波特性を改善するために、エミッタ層とベース層の半導体を異種にしてエミッタ層とベース層をヘテロ接合にしたヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）もある。具体的には、エミッタ層にシリコン、ベース層にシリコンゲルマニウムを用いたＨＢＴがある（例えば特許文献１，２参照）。
【０００３】
ＨＢＴでは、ベース層をエミッタ層よりも半導体のバンドギャップを小さくしている。このバンドギャップの差を利用して、ベース層からエミッタ層への少数キャリアの逆注入を抑えつつ、ベース層に少数キャリアを注入している。したがって、ＨＢＴは、エミッタ層の不純物濃度を低くし、ベース層の不純物濃度を高くしても電流増幅率を維持することができる。この特徴により、ＨＢＴでは、ベース層とエミッタ層の不純物濃度に関する設計の自由度が向上するので、その最適化により、例えば３００ＧＨｚの高周波にも対応することができる。
【０００４】
このように、ＨＢＴは動作電圧範囲を広げることにより高出力化が可能になるため、高耐圧化が望まれる。
【特許文献１】特開２００４−７９７２６（段落０００４〜０００８、図１０）
【特許文献２】特表２００４−５３８６４７（段落００３９、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、耐圧を向上させることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、シリコン基板と、前記シリコン基板により支持されると共に単結晶シリコンを含む第１導電型のコレクタ層と、前記コレクタ層上に配置されると共にシリコンゲルマニウムを含む第２導電型のベース層と、前記ベース層上に配置されると共に単結晶シリコンを含む第１導電型のエミッタ層と、前記コレクタ層上に配置されると共に前記ベース層及び前記エミッタ層が配置される領域を規定するシリコン酸化層と、前記シリコン酸化層上に配置されると共に前記ベース層をベース電極に接続するベース引出層と、前記ベース引出層下の前記シリコン酸化層で規定される埋込領域に前記ベース層を囲んで埋め込まれると共に前記ベース層の底面と同じ高さ又はそれより下に位置する底面を含む埋込導電層と、を備えることを特徴とする。
【０００７】
本発明の他の態様に係る半導体装置は、シリコン基板と、前記シリコン基板により支持されると共に単結晶シリコンを含む第１導電型のコレクタ層と、前記コレクタ層上に配置されると共にシリコンゲルマニウムを含む第２導電型のベース層と、前記ベース層上に配置されると共に単結晶シリコンを含む第１導電型のエミッタ層と、前記コレクタ層上に配置されると共に前記ベース層及び前記エミッタ層が配置される領域を規定するシリコン酸化層と、前記シリコン酸化層上に配置されると共に前記ベース層をベース電極に接続するベース引出層と、前記ベース引出層下の前記シリコン酸化層で規定される埋込領域に前記ベース層を囲んで埋め込まれると共に前記ベース層の底面と同じ高さ又はそれより下に位置する底面を含んでおり、前記シリコン酸化層より誘電率が高い埋込絶縁層と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ベース層にシリコンゲルマニウム含むヘテロ接合バイポーラトランジスタの耐圧を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態について図面を用いて説明する。各実施形態を説明する図において、既に説明した図の符号で示すものと同一又は同等のものについては、同一符号を付すことにより説明を省略する。
［第１実施形態］
図１は、第１実施形態に係る半導体装置１の断面の模式図である。半導体装置１は、ｐ＋型のシリコン基板３と、この表面５に配置されたｎ＋型埋込層７と、ｎ＋型埋込層７上に配置されたｎ型のコレクタ層９と、を備える。コレクタ層９は、ｎ＋型埋込層７を介してシリコン基板３により支持されている。ｎ＋型埋込層７及びコレクタ層９は、単結晶シリコンからなる。
【００１０】
コレクタ層９上には、ＦＯＸ（Field Oxide）層と称されるシリコン酸化層１１が配置されている。シリコン酸化層１１により、ベース層やエミッタ層等が配置される領域１３が規定される。領域１３には、下から順にコレクタ層９の一部、ｐ＋型のベース層１５、ｎ＋型のエミッタ層１７が順に積層されている。したがって、ベース層１５はコレクタ層９上に配置され、エミッタ層１７はベース層１５上に配置されていることになる。ベース層１５はシリコンゲルマニウムからなり、エミッタ層１７は単結晶シリコンからなる。領域１３には、エミッタ層１７を挟んでベース層１５上にｐ＋型単結晶シリコン層１９が形成されている。
【００１１】
シリコン酸化層１１上には、ｐ＋型単結晶シリコン層１９とコンタクトしているベース引出層２１が配置されている。ベース引出層２１は、ｐ＋型のポリシリコンからなる。ベース引出層２１は、ｐ＋型単結晶シリコン層１９を介してベース層１５に接続されている。
【００１２】
ベース引出層２１下のシリコン酸化層１１で規定される埋込領域２２に、ベース層１５、エミッタ層１７及びｐ＋型単結晶シリコン層１９を囲んで、埋込導電層２３が埋め込まれている。埋込導電層２３は、ベース引出層２１とコンタクトしている。埋込導電層２３の底面２５は、ベース層１５の底面２７より下に位置している。埋込導電層２３は、ｐ＋型のポリシリコンからなる。
【００１３】
シリコン酸化層１１上には、ベース引出層２１を覆う層間絶縁層２９が形成されている。層間絶縁層２９上には金属のベース電極３１が配置されている。ベース電極３１は、層間絶縁層２９に形成されたスルーホール３３を利用してベース引出層２１とコンタクトしている。したがって、ベース引出層２１は、ベース層１５をベース電極３１に接続する機能及び埋込導電層２３をベース電極３１に接続する機能を有する。
【００１４】
エミッタ層１７上にはベース引出層２１が配置されていないので、層間絶縁層２９はエミッタ層１７上で凹んでいる。この凹部に、ｎ＋型のポリシリコンからなるエミッタ引出層３５が形成されている。エミッタ引出層３５は、層間絶縁層２９に形成されたスルーホール３７を利用してエミッタ層１７とコンタクトしている。エミッタ引出層３５上には金属のエミッタ電極３９が配置されている。エミッタ電極３９はエミッタ引出層３５を用いてエミッタ層１７と接続されている。
【００１５】
金属のコレクタ電極４１が、ベース電極３１やエミッタ電極３９と離れてシリコン酸化層１１上に配置されている。コレクタ電極４１下のシリコン酸化層１１には、単結晶シリコンからなるｎ＋型拡散領域４３が埋め込まれている。コレクタ電極４１は、ｎ＋型拡散領域４３によりｎ＋型埋込層７と接続されている。
【００１６】
次に、第１実施形態の主な効果を比較形態と比較して説明する。図２は、比較形態に係る半導体装置５１の断面の模式図であり、図１と対応する。図１で説明した埋込導電層２３が半導体装置５１には設けられていない。ＨＢＴ（ヘテロ接合バイポーラトランジスタ）の動作の際にコレクタ層９に印加される電圧により、ベース層１５やｐ＋型単結晶シリコン層１９に高電界がかかると（言い換えれば、コレクタ層９から延びる電気力線Ｅがベース層１５やｐ＋型単結晶シリコン層１９に集中すると）、ＨＢＴではベース層１５に用いられる半導体のバンドギャップが狭いので、トンネル電流やアバランシェ電流が発生し、耐圧が１０Ｖ以下に低下してしまう。
【００１７】
これに対して、図１に示す第１実施形態では、埋込導電層２３がベース引出層２１下のシリコン酸化層１１にベース層１５やｐ＋型単結晶シリコン層１９を囲んで埋め込まれ、かつ埋込導電層２３の底面２５がベース層１５の底面２７より下に位置している。このため、電界を埋込導電層２３に集中させることができる。よって、ベース層１５やｐ＋型単結晶シリコン層１９に電界が集中するのを防ぐことができるので、半導体装置１の耐圧を向上させることが可能となる。
【００１８】
なお、埋込導電層２３の角部で電界集中するが、絶縁膜はシリコンよりも絶縁破壊電圧が高いので、シリコン酸化層１１の絶縁破壊が原因で耐圧が低下することはない。
【００１９】
第１実施形態の埋込導電層２３はベース電極３１と接続されているので、埋込導電層２３がフローティングの場合に比べて埋込導電層２３に電界を集中させることができ、この結果、より高耐圧化が可能となる。
【００２０】
埋込導電層２３はベース引出層２１下なので、埋込導電層２３はベース引出層２１を介して容易にベース電極３１と接続できる。また、埋込導電層２３は、ベース引出層２１下のシリコン酸化層１１に埋め込まれているので、埋込導電層２３を配置した結果、半導体装置１の平面積が増大することはない。
【００２１】
第１実施形態では、埋込導電層２３の底面２５が、ベース層１５の底面２７より下に位置している。しかしながら、埋込導電層２３の底面２５がベース層１５の底面２７と略同じ高さであれば、上記と同じ理由で耐圧を向上させることが可能である。
【００２２】
次に、第１実施形態に係る半導体装置１の製造方法の一例について、図３〜図７を用いて説明する。図３〜図７は、この製造方法を工程順に示す断面模式図である。埋込導電層２３の形成を中心に説明し、コレクタ電極４１やｎ＋型拡散領域４３の形成は公知の方法を用いることができるので、説明を省略する。
【００２３】
まず、図３に示すように、公知の方法を用いて領域１３にベース層１５を形成する。ベース層１５の上はｎ型の単結晶シリコン層６１である。そして、図４に示すように、例えば、ＲＩＥ(Reactive Ion Etching)を用いてシリコン酸化層１１を選択的にエッチングして、埋込導電層２３が配置される埋込領域２２を形成する。埋込領域２２は、ベース層１５の底面２７より深いが、コレクタ層９には到達していない。
【００２４】
次に、図５に示すように、例えば、ＣＶＤ(Chemical Vapor Deposition)により、シリコン酸化層１１を覆うようにｐ＋型のポリシリコン層６３を形成し、埋込領域２２をｐ＋型のポリシリコン層６３で埋める。
【００２５】
フォトリソグラフィとエッチングを用いて、ポリシリコン層６３をパターニングする。これにより、ベース引出層２１及び埋込導電層２３が形成される。以下の工程図では、ベース引出層２１と埋込導電層２３との境界線を示すことにより、これらを区別して表す。ベース引出層２１及び埋込導電層２３を同時に形成しているので、製造工程を簡略化できる。
【００２６】
図６に示すように、例えば、層間絶縁層２９となるシリコン酸化膜をＣＶＤによりベース引出層２１を覆うように形成する。エミッタ層１７が形成される領域上の層間絶縁層２９にスルーホール３７を形成する。そして、例えば、ＣＶＤにより、層間絶縁層２９を覆うｎ＋型のポリシリコン層を形成する。このポリシリコン層をパターニングして、エミッタ引出層３５を形成する。
【００２７】
エミッタ引出層３５中のｎ型不純物及びベース引出層２１中のｐ型不純物を、熱処理により図５に示す単結晶シリコン層６１中に拡散して、ｎ＋型のエミッタ層１７及びｐ＋型単結晶シリコン層１９を形成する。
【００２８】
図７に示すように、ベース引出層２１上の層間絶縁層２９にスルーホール３３を形成する。そして、例えば、スパッタリングにより、層間絶縁層２９やエミッタ引出層３５を覆うアルミニウム膜を形成する。このアルミニウム膜をパターニングすることにより、ベース電極３１及びエミッタ電極３９を形成する。
【００２９】
次に、半導体装置１の製造方法の他の例について説明する。図８〜図１２は、この製造方法を工程順に示す断面模式図である。図８に示すように、公知の方法を用いてシリコンゲルマニウム層６５を形成する。この上に位置するのは、ｎ型の単結晶シリコン層６１である。この段階では、シリコン酸化層が形成されていない。
【００３０】
図９に示すように、単結晶シリコン層６１、シリコンゲルマニウム層６５及びコレクタ層９の上部を選択的にエッチングしてトレンチ６７を形成する。このエッチングにより、シリコンゲルマニウム層６５がベース層１５にパターニングされる。
【００３１】
図１０に示すように、トレンチ６７の底面や側面にシリコン酸化膜６９を形成する。次に、トレンチ６７の底面にＬＯＣＯＳ(Local Oxidation of Silicon)酸化膜７１を形成する。シリコン酸化膜６９及びＬＯＣＯＳ酸化膜７１がシリコン酸化層１１として機能し、ベース層１５等が配置される領域１３や埋込領域２２が規定される。
【００３２】
図１１に示すように、例えば、ＣＶＤにより、ｐ＋型のポリシリコン層６３で埋込領域２２が埋まるように、ｐ＋型のポリシリコン層６３を全面に形成する。そして、ポリシリコン層６３をパターニングする。これにより、埋込領域２２に埋め込まれたポリシリコン層６３が埋込導電層２３となり、その上のポリシリコン層６３がベース引出層２１となる。埋込導電層２３の底面２５は、ベース層１５の近くで、ベース層１５の底面２７より下に位置する。ベース層１５から遠ざかるにつれて、埋込導電層２３の底面２５の高さは、ベース層１５の底面２７の高さと略同じになる。
【００３３】
その後、図６及び図７で説明した工程と同じ工程を経て、図１２に示すように、エミッタ層１７、ベース電極３１、エミッタ電極３９等が形成された半導体装置が完成する。
［第２実施形態］
図１３は、第２実施形態に係る半導体装置７９の断面の模式図である。第２実施形態では、埋込導電層２３をフローティングにしている。埋込導電層２３がベース電極３１と接続されている場合に比べて、埋込導電層２３がフローティングの方が埋込導電層２３とコレクタ層９とで構成される寄生容量を小さくできるので、高速動作が可能となる。
【００３４】
第２実施形態に係る埋込導電層２３の形成方法の一例を簡単に説明する。図４に示す埋込領域２２の形成後、シリコン酸化層１１を覆うように、ポリシリコン層を形成して、埋込領域２２をポリシリコン層で埋める。このポリシリコン層をエッチバックして、埋込領域２２にのみポリシリコン層を残す。これが埋込導電層２３となる。そして、埋込導電層２３をシリコン酸化膜のような絶縁膜で覆う。
［第３実施形態］
図１４は、第３実施形態に係る半導体装置８１のベース電極３１、エミッタ電極３９及びコレクタ電極４１の平面図である。第３実施形態では、埋込導電層２３がベース電極３１と接続されないで、エミッタ電極３９と接続されている。詳しくは、エミッタ電極３９は、横部８３と縦部８５で構成されるＴ字形状を有し、横部８３の両端で埋込導電層２３と接続している。
【００３５】
埋込導電層２３はエミッタ電極３９と接続されているので、埋込導電層２３がフローティングの場合に比べて埋込導電層２３に電界を集中させることができ、この結果、より高耐圧化が可能となる。また、図１３に示すように、埋込導電層２３はコレクタ層９と近いので、これらで構成される寄生容量は比較的大きくなる。第３実施形態では埋込導電層２３がエミッタ電極３９と接続されているので、上記寄生容量は、コレクタ−ベース間容量に加わるのではなく、コレクタ−エミッタ容量に加わる。このため、コレクタ−ベース間容量が増加するのを防止できるので、高速動作が可能となる。    
【００３６】
埋込導電層２３をエミッタ電極３９に接続する構造の形成方法を簡単に説明する。図１３に示すフローティング構造の埋込導電層２３及び層間絶縁層２９の形成後、横部８３の両端が形成される領域の層間絶縁層２９にスルーホールを形成する。スルーホールがアルミニウム膜で埋まるように、層間絶縁層２９上にアルミニウム膜を形成する。このアルミニウム膜をパターニングして、横部８３と縦部８５を含むエミッタ電極３９を形成する。
【００３７】
なお、第１〜第３実施形態では、埋込導電層２３の材料としてポリシリコンを用いたが、メタルを用いることもできる。
［第４実施形態］
図１５は、第４実施形態に係る半導体装置９１の断面の模式図である。第４実施形態では、埋込導電層の替わりに埋込絶縁層９３を配置している。埋込絶縁層９３は、シリコン酸化層１１より誘電率が高い材料（例えば、シリコン窒化膜）で構成され、電荷を蓄積する機能を有する。よって、ＨＢＴの動作の際にコレクタ層９に印加される電圧により、ベース層１５やｐ＋型単結晶シリコン層１９に高電界がかかるのを防止でき、したがって、半導体装置９１の耐圧を向上させることが可能となる。
【００３８】
埋込絶縁層９３の底面２５は、ベース層１５の底面２７より下にあるが、埋込絶縁層９３の底面２５がベース層１５の底面２７と（略）同じ高さであれば、上記と同じ理由で耐圧を向上させることができる。
【００３９】
なお、高誘電体膜のようにシリコンより誘電率が高い材料を埋込絶縁層９３に用いれば、半導体装置９１の耐圧をさらに向上させることができる。
【図面の簡単な説明】
【００４０】
【図１】第１実施形態に係る半導体装置の断面の模式図である。
【図２】比較形態に係る半導体装置の断面の模式図である。
【図３】第１実施形態に係る半導体装置の製造方法の一例を説明するための第１工程図である。
【図４】同第２工程図である。
【図５】同第３工程図である。
【図６】同第４工程図である。
【図７】同第５工程図である。
【図８】第１実施形態に係る半導体装置の製造方法の他の例を説明するための第１工程図である。
【図９】同第２工程図である。
【図１０】同第３工程図である。
【図１１】同第４工程図である。
【図１２】同第５工程図である。
【図１３】第２実施形態に係る半導体装置の断面の模式図である。
【図１４】第３実施形態に係る半導体装置のベース電極、エミッタ電極及びコレクタ電極の平面図である。
【図１５】第４実施形態に係る半導体装置の断面の模式図である。
【符号の説明】
【００４１】
１・・・半導体装置、３・・・シリコン基板、９・・・コレクタ層、１１・・・シリコン酸化層、１３・・・ベース層及びエミッタ層が配置される領域、１５・・・ベース層、１７・・・エミッタ層、２１・・・ベース引出層、２２・・・埋込領域、２３・・・埋込導電層、２５・・・埋込導電層の底面、２７・・・ベース層の底面、３１・・・ベース電極、３９・・・エミッタ電極、４１・・・コレクタ電極、７９，８１，９１・・・半導体装置、９３・・・埋込絶縁層
【図１】
2006351984.tif 000003
【図２】
2006351984.tif 000004
【図３】
2006351984.tif 000005
【図４】
2006351984.tif 000006
【図５】
2006351984.tif 000007
【図６】
2006351984.tif 000008
【図７】
2006351984.tif 000009
【図８】
2006351984.tif 000010
【図９】
2006351984.tif 000011
【図１０】
2006351984.tif 000012
【図１１】
2006351984.tif 000013
【図１２】
2006351984.tif 000014
【図１３】
2006351984.tif 000015
【図１４】
2006351984.tif 000016
【図１５】
2006351984.tif 000017