(57)【要約】【課題】スイッチング時に発生する損失を低減し、かつ、小型化に寄与する。【解決手段】補助スイッチ部９がオフ状態となると、トランス７の一次巻線１５は、例えば、第２スイッチング素子４の寄生ダイオード４ｂからトランス７の一次巻線１５を経て第３スイッチング素子５の寄生ダイオード５ｂに至る経路に沿って電流を流し続け、第２スイッチング素子４の寄生コンデンサ４ｃと、第３スイッチング素子５の寄生コンデンサ５ｃとに蓄積された電荷を放電させる。こうして、放電が完了したタイミングで、第２スイッチング素子４及び第３スイッチング素子５をオン状態となるように制御することによって、第２スイッチング素子４及び第３スイッチング素子５に印加される電圧が０のときに、第２スイッチング素子４及び第３スイッチング素子５がオン状態とされる。これによって、オン時のスイッチングで発生する損失が低減される。【選択図】図１
2006304578.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング手段と第２のスイッチング手段との直列接続からなる第１の直列スイッチング群と、第３のスイッチング手段と第４のスイッチング手段との直列接続からなる第２の直列スイッチング群とが、直流電源の両極間に並列接続され、
前記第１の直列スイッチング群と前記第２の直列スイッチング群との間に、少なくともトランスの一次巻線を含むインダクタがブリッジ接続され、かつ、
スイッチング制御手段が、前記第１乃至第４のスイッチング手段のオン／オフを制御して、前記直流電源から供給される電流を、前記第１のスイッチング手段、前記一次巻線、及び前記第４のスイッチング手段を通る第１の経路と、前記第３のスイッチング手段、前記一次巻線、及び前記第２のスイッチング手段を通る第２の経路とに交互に流す構成のスイッチング電源回路であって、
前記インダクタを短絡させるための短絡用スイッチを備えると共に、
前記スイッチング制御手段は、前記第１乃至第４のスイッチング手段の全てが、オフ状態のとき、前記短絡用スイッチをオン状態とすることを特徴とするスイッチング電源回路。
【請求項２】
前記スイッチング制御手段は、前記第１のスイッチング手段と前記第４のスイッチング手段とを、略同時にオン／オフし、かつ、前記第２のスイッチング手段と前記第３のスイッチング手段とを、略同時にオン／オフし、
前記第２のスイッチング手段及び前記第３のスイッチング手段がオフ状態の期間内で、前記第１のスイッチング手段及び前記第４のスイッチング手段をオン状態とし、前記第１のスイッチング手段及び前記第４のスイッチング手段がオフ状態の期間内で、前記第２のスイッチング手段及び前記第３のスイッチング手段をオン状態とすることを特徴とする請求項１記載のスイッチング電源回路。
【請求項３】
前記スイッチング制御手段は、前記第１のスイッチング手段及び前記第４のスイッチング手段のオン期間終了時から所定の休止期間経過後に、前記短絡用スイッチをオン状態とすると共に、前記第２のスイッチング手段及び前記第３のスイッチング手段のオン期間終了時から所定の休止期間経過後に、前記短絡用スイッチをオン状態とすることを特徴とする請求項１又は２記載のスイッチング電源回路。
【請求項４】
前記スイッチング制御手段は、前記第１のスイッチング手段及び前記第４のスイッチング手段のオン期間開始時から所定の休止期間前に、前記短絡用スイッチをオフ状態とすると共に、前記第２のスイッチング手段及び前記第３のスイッチング手段のオン期間開始時から所定の休止期間前に、前記短絡用スイッチをオフ状態とすることを特徴とする請求項１、２又は３記載のスイッチング電源回路。
【請求項５】
前記短絡用スイッチは、双方向スイッチを有してなることを特徴とする請求項１乃至４のいずれか１に記載のスイッチング電源回路。
【請求項６】
前記トランスの前記一次巻線には、共振用インダクタが直列に接続され、前記短絡用スイッチは、直列に接続された前記一次巻線及び前記共振用インダクタに、並列に接続され、前記直列に接続された前記一次巻線及び前記共振用インダクタを短絡させることを特徴とする請求項１乃至５のいずれか１に記載のスイッチング電源回路。
【請求項７】
前記第１乃至第４のスイッチング手段及び前記短絡用スイッチは、ＭＯＳＦＥＴを有してなり、寄生容量を含んでいることを特徴とする請求項１乃至６のいずれか１に記載のスイッチング電源回路。
【請求項８】
前記トランスの二次巻線に接続され、負荷に直流電流を供給するための整流回路を備えたことを特徴とする請求項１乃至７のいずれか１に記載のスイッチング電源回路。
【請求項９】
前記スイッチング制御手段は、前記第１乃至第４のスイッチング手段及び前記短絡用スイッチをＰＷＭ制御することを特徴とする請求項１乃至８のいずれか１に記載のスイッチング電源回路。
【請求項１０】
第１のスイッチング手段と第２のスイッチング手段との直列接続からなる第１の直列スイッチング群と、第３のスイッチング手段と第４のスイッチング手段との直列接続からなる第２の直列スイッチング群とが、直流電源の両極間に並列接続され、
前記第１の直列スイッチング群と前記第２の直列スイッチング群との間に、少なくともトランスの一次巻線を含むインダクタがブリッジ接続され、かつ、
スイッチング制御手段が、前記第１乃至第４のスイッチング手段のオン／オフを制御して、前記直流電源から供給される電流を、前記第１のスイッチング手段、前記一次巻線、及び前記第４のスイッチング手段を通る第１の経路と、前記第３のスイッチング手段、前記一次巻線、及び前記第２のスイッチング手段を通る第２の経路とに交互に流すスイッチング電源回路における制御方法であって、
前記インダクタを短絡させるための短絡用スイッチが設けられると共に、
前記スイッチング制御手段は、前記第１乃至第４のスイッチング手段の全てが、オフ状態のとき、前記短絡用スイッチをオン状態とすることを特徴とするスイッチング電源回路における制御方法。
【請求項１１】
前記スイッチング制御手段は、前記第１のスイッチング手段と前記第４のスイッチング手段とを、略同時にオン／オフし、かつ、前記第２のスイッチング手段と前記第３のスイッチング手段とを、略同時にオン／オフし、
前記第２のスイッチング手段及び前記第３のスイッチング手段がオフ状態の期間内で、前記第１のスイッチング手段及び前記第４のスイッチング手段をオン状態とし、前記第１のスイッチング手段及び前記第４のスイッチング手段がオフ状態の期間内で、前記第２のスイッチング手段及び前記第３のスイッチング手段をオン状態とすることを特徴とする請求項１０記載のスイッチング電源回路における制御方法。
【請求項１２】
前記スイッチング制御手段は、前記第１のスイッチング手段及び前記第４のスイッチング手段のオン期間終了時から所定の休止期間経過後に、前記短絡用スイッチをオン状態とすると共に、前記第２のスイッチング手段及び前記第３のスイッチング手段のオン期間終了時から所定の休止期間経過後に、前記短絡用スイッチをオン状態とすることを特徴とする請求項１０又は１１記載のスイッチング電源回路における制御方法。
【請求項１３】
前記スイッチング制御手段は、前記第１のスイッチング手段及び前記第４のスイッチング手段のオン期間開始時から所定の休止期間前に、前記短絡用スイッチをオフ状態とすると共に、前記第２のスイッチング手段及び前記第３のスイッチング手段のオン期間開始時から所定の休止期間前に、前記短絡用スイッチをオフ状態とすることを特徴とする請求項１０、１１又は１２記載のスイッチング電源回路における制御方法。
【請求項１４】
前記短絡用スイッチは、双方向スイッチを有してなることを特徴とする請求項１０乃至１３のいずれか１に記載のスイッチング電源回路における制御方法。
【請求項１５】
前記トランスの前記一次巻線には、共振用インダクタが直列に接続され、前記短絡用スイッチは、直列に接続された前記一次巻線及び前記共振用インダクタに、並列に接続され、前記直列に接続された前記一次巻線及び前記共振用インダクタを短絡させることを特徴とする請求項１０乃至１４のいずれか１に記載のスイッチング電源回路における制御方法。
【請求項１６】
前記第１乃至第４のスイッチング手段及び前記短絡用スイッチは、ＭＯＳＦＥＴを有してなり、寄生容量を含んでいることを特徴とする請求項１０乃至１５のいずれか１に記載のスイッチング電源回路における制御方法。
【請求項１７】
前記トランスの二次巻線には、負荷に直流電流を供給するための整流回路が接続されていることを特徴とする請求項１０乃至１６のいずれか１に記載のスイッチング電源回路における制御方法。
【請求項１８】
前記スイッチング制御手段は、前記第１乃至第４のスイッチング手段及び前記短絡用スイッチをＰＷＭ制御することを特徴とする請求項１０乃至１７のいずれか１に記載のスイッチング電源回路における制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング電源回路及び該スイッチング電源回路における制御方法に係り、直流安定化電源を供給するために用いられ、特に、フルブリッジ形のスイッチング電源回路及び該スイッチング電源回路における制御方法に関する。
【背景技術】
【０００２】
近年では、電子機器の省エネルギ化や小型化に伴って、内蔵されるスイッチング電源回路にも省エネルギ化や小型化が求められている。
このようなスイッチング電源回路は、例えば、複数のスイッチング素子を有し入力直流電圧を高周波交流に変換する変換部と、トランスと、交流を直流に変換する整流平滑回路と、スイッチング素子をＰＷＭ(Pulse Width Modulation)制御によりオン／オフ制御するスイッチング制御回路とから概略構成されている。
【０００３】
上記変換部においては、４つのスイッチング素子をブリッジ状に接続し、ブリッジ上の隣り合わない２つのスイッチング素子を１つのペアとして用い、２つのペアを交互にオン／オフするフルブリッジ形（例えば、特許文献１、特許文献２等参照。）や、２つのコンデンサで分圧された入力電圧を、２つのスイッチング素子によって交互にオン／オフするハーフブリッジ形等が採用される（例えば、特許文献３等参照。）。
図５には、フルブリッジ形のスイッチング電源回路が示されている。このスイッチング電源回路１０１は、同図に示すように、直流電源１０２と、第１スイッチング素子１０３、第２スイッチング素子１０４、第３スイッチング素子１０５及び第４スイッチング素子１０６と、トランス１０７と、共振用インダクタ１０８と、整流回路１１１と、平滑回路１１２と、ＰＷＭ制御回路１１３とを備えてなっている。
【０００４】
第１スイッチング素子１０３と第２スイッチング素子１０４とは直列接続されて、直流電源１０２に並列に接続されている。また、第３スイッチング素子１０５と第４スイッチング素子１０６とは直列接続されて、直流電源１０２に並列に接続されている。直列接続された第１スイッチング素子１０３と第２スイッチング素子１０４との接続点と、直列接続された第３スイッチング素子１０５と第４スイッチング素子１０６との接続点とは、直列接続されたトランス１０７の１次巻線及び共振用インダクタ１０８を介してブリッジ状に接続された構成とされている。
【０００５】
第１スイッチング素子１０３（第２スイッチング素子１０４、第３スイッチング素子１０５、第４スイッチング素子１０６）は、それぞれ、例えばｎＭＯＳＦＥＴ（ｎチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor））１０３ａ（１０４ａ，１０５ａ，１０６ａ）を有してなり、寄生ダイオード１０３ｂ（１０４ｂ，１０５ｂ，１０６ｂ）及び寄生コンデンサ１０３ｃ（１０４ｃ，１０５ｃ，１０６ｃ）を含み、寄生ダイオード１０３ｂ（１０４ｂ，１０５ｂ，１０６ｂ）及び寄生コンデンサ１０３ｃ（１０４ｃ，１０５ｃ，１０６ｃ）は、ｎＭＯＳＦＥＴ１０３ａ（１０４ａ，１０５ａ，１０６ａ）に並列に接続されるように形成されている。
【０００６】
この例では、ＰＷＭ制御回路１１３の制御によって、第１スイッチング素子１０３と第４スイッチング素子１０６とは、同時にオン／オフされ、かつ、第２スイッチング素子１０４と第３スイッチング素子１０５とは、同時にオン／オフされる。
また、ＰＷＭ制御回路１１３の制御によって、第１スイッチング素子１０３と第２スイッチング素子１０４とは、相補的にオン／オフされ、かつ、第３スイッチング素子１０５と第４スイッチング素子１０６とは相補的にオン／オフされる。
すなわち、第１スイッチング素子１０３（第３スイッチング素子１０５）がオフ状態の期間内で、第２スイッチング素子１０４（第４スイッチング素子１０６）がオン状態とされ、第２スイッチング素子１０４（第４スイッチング素子１０６）がオフ状態の期間内で第１スイッチング素子１０３（第３スイッチング素子１０５）がオン状態とされる。
こうして、第１スイッチング素子１０３及び第４スイッチング素子１０６（第２スイッチング素子１０４及び第３スイッチング素子１０５）は、オン／オフを繰り返して、直流電圧を方形波に変換して、トランス１０７の一次巻線１１５の両端に方形波状の電圧を発生させている。
【０００７】
トランス１０７は、一次巻線１１５と、第１の二次巻線１１６及び第２の二次巻線１１７とを有し、巻数比は、例えば、ｎ：１：１（ｎ：実数）とされている。
一次巻線１１５と、共振用インダクタ１０８とは直列接続され、共振用インダクタ１０８の一端は、一次巻線１１５と接続され、他端は、直列接続された第１スイッチング素子１０３と第２スイッチング素子１０４との接続点に接続されている。また、一次巻線１１５の一端は、共振用インダクタ１０８と接続され、他端は、直列接続された第３スイッチング素子１０５と第４スイッチング素子１０６との接続点に接続されている。
【０００８】
整流回路１１１は、直列接続された第１整流ダイオード１２３及び第２整流ダイオード１２４が、トランス７の第１の二次巻線１１６及び第２の二次巻線１１７に並列に接続されて概略構成されている。
平滑回路１１２は、直列接続された第１平滑インダクタ１２５及び第２平滑インダクタ１２６が、直列接続された第１整流ダイオード１２３及び第２整流ダイオード１２４に並列に接続され、第１整流ダイオード１２３と第２整流ダイオード１２４との接続点と、第１平滑インダクタ１２５と第２平滑インダクタ１２６との接続点とに平滑コンデンサ１２７が接続して、概略構成されている。平滑コンデンサ１２７には、所定の直流電圧が印加される負荷１２８が接続されている。
【０００９】
こうして、第１スイッチング素子１０３及び第４スイッチング素子１０６（第２スイッチング素子１０４及び第３スイッチング素子１０５）によって変換され、トランス１０７の一次巻線１１５の両端に発生した方形波状の電圧は、巻数比にしたがって、第１の二次巻線１１６及び第２の二次巻線１１７へ伝達され、整流回路１１１及び平滑回路１１２によって整流及び平滑化され、ＰＷＭ制御回路１１３の制御によって、一定の電圧として出力される。
【００１０】
ＰＷＭ制御回路１１３は、負荷１２８の両端の電圧を検出し、出力電圧を内部基準電圧と比較して得られる誤差増幅信号に応じてＰＷＭ信号を生成し、一定の出力が得られるように、第１スイッチング素子１０３、第２スイッチング素子１０４、第３スイッチング素子１０５及び第４スイッチング素子１０６を制御する。
また、ＰＷＭ制御回路１１３は、第１スイッチング素子１０３と第４スイッチング素子１０６を、同時にオン／オフし、かつ、第２スイッチング素子１０４と第３スイッチング素子１０５とを、同時にオン／オフするように制御する。
【００１１】
また、ＰＷＭ制御回路１１３は、第１スイッチング素子１０３と第２スイッチング素子１０４とを、相補的にオン／オフし、かつ、第３スイッチング素子１０５と第４スイッチング素子１０６とを相補的にオン／オフするように制御する。
すなわち、ＰＷＭ制御回路１１３は、第１スイッチング素子１０３（第３スイッチング素子１０５）がオフ状態の期間内で、第２スイッチング素子１０４（第４スイッチング素子１０６）をオン状態とし、第２スイッチング素子１０４（第４スイッチング素子１０６）がオフ状態の期間内で第１スイッチング素子１０３（第３スイッチング素子１０５）をオン状態とするように制御する。
【００１２】
次に、図６を参照して、このスイッチング電源回路１０１の動作について説明する。
まず、ＰＷＭ制御回路１１３は、図６に示すように、時刻ｔが（ｔ＝ｔ100）で、第１スイッチング素子１０３及び第４のスイッチング素子１０６へ制御信号（ゲート信号）ｇa，ｇdを送って、第１スイッチング素子１０３及び第４のスイッチング素子１０６をオフ状態からオン状態へ遷移させる。
【００１３】
これによって、トランス７の一次巻線１１５には、電圧ｖaが印加され、電流ｉaが流れる。トランス１０７の第１の二次巻線１１６及び第２の二次巻線１１７には、巻数比に応じて、電圧（ｖa／ｎ）が誘起され、平滑回路１１２には、電圧（ｖa／ｎ）が印加され、負荷１２８に出力される。
第１平滑インダクタ１２５、負荷１２８、第２整流ダイオード１２４、トランス１０７の第１の二次巻線１１６及び第２の二次巻線１１７を通して電流が流れ、これにより、トランス１０７の一次巻線１１５に電流が流れる。
【００１４】
次に、ＰＷＭ制御回路１１３は、時刻ｔが（ｔ＝ｔ101）で、第１スイッチング素子１０３及び第４のスイッチング素子１０６をオン状態からオフ状態へ遷移させる。
次に、ＰＷＭ制御回路１１３は、時刻ｔが（ｔ＝ｔ102）で、第２スイッチング素子１０４及び第３スイッチング素子１０５へ制御信号（ゲート信号）ｇb，ｇcを送って、第２スイッチング素子１０４及び第３スイッチング素子１０５をオフ状態からオン状態へ遷移させる。
【００１５】
これによって、トランス１０７の一次巻線１１５には、第１スイッチング素子１０３及び第４のスイッチング素子１０６オン時とは逆方向に電圧ｖaが印加され、電流ｉaが流れる。トランス１０７の第１の二次巻線１１６及び第２の二次巻線１１７には、巻数比に応じて、電圧（ｖa／ｎ）が誘起され、平滑回路１１２には、電圧（ｖa／ｎ）が印加され、負荷１２８に出力される。
【００１６】
第２平滑インダクタ１２６、負荷１２８、第１整流ダイオード１２３、トランス１０７の第１の二次巻線１１６及び第２の二次巻線１１７を通して電流が流れ、これにより、トランス７の一次巻線１１５に電流が流れる。
次に、ＰＷＭ制御回路１１３は、時刻ｔが（ｔ＝ｔ103）で、第２スイッチング素子４及び第３スイッチング素子５をオン状態からオフ状態へ遷移させる。
以下、上述した時刻ｔが（ｔ100≦ｔ≦ｔ103）の動作を、時刻ｔが（ｔ≧ｔ103）においても、周期的に繰り返される。
【００１７】
しかしながら、時刻ｔが（ｔ＝ｔ100）で、第１スイッチング素子１０３及び第４のスイッチング素子１０６をオフ状態からオン状態へ遷移するときに、寄生コンデンサ１０３ｃ，１０４ｃを短絡させることとなるので、寄生コンデンサ１０３ｃ，１０４ｃに蓄積されたエネルギが損失となり、かつ、サージ状の短絡電流が流れる。これによって、ノイズが発生し、信頼性が低下するという問題がある。
【００１８】
また、時刻ｔが（ｔ＝ｔ101）で、第１スイッチング素子１０３及び第４のスイッチング素子１０６がオン状態からオフ状態へ遷移するときに、トランス７の漏れインダクタと寄生コンデンサ１０３ｃ，１０４ｃとが共振して、サージ状の電圧が発生し、エネルギが損失が生じると共に、これによって、ノイズが発生し、信頼性が低下するという問題がある。
時刻ｔが（ｔ＝ｔ102）での第２スイッチング素子１０４及び第３スイッチング素子１０５のオン時、時刻ｔが（ｔ＝ｔ103）での第２スイッチング素子４及び第３スイッチング素子５をオフ時においても同様である。
【００１９】
このため、例えば、第２スイッチング素子１０４をオンとする前に、寄生ダイオード１０４ｂと第４のスイッチング素子１０６が共にオンとなるようにして、トランス１０７の一次巻線１１５を短絡させて、第２スイッチング素子１０４の寄生コンデンサ１０４ｃを放電させ、印加される電圧が０のときに、第２スイッチング素子１０４をオンとする（ゼロ電圧スイッチングを行う）技術が提案されている（例えば、特許文献２等参照。）。
【特許文献１】特開２０００−２２４８５５号公報
【特許文献２】特開２０００−２７８９４３号公報
【特許文献３】特開平９−１６３７４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
解決しようとする問題点は、上述した従来技術では、十分な小型化が困難であるという点である。
すなわち、例えば、各スイッチング素子について、寄生コンデンサに蓄えられた電荷による放電電流を流すために、定格に余裕のあるスイッチング素子を用いる必要があり、かつ、全て（４つ）共に比較的大きな定格のスイッチング素子を用いる必要があるので、装置の小型化が困難となる。
【００２１】
この発明は、上述の事情に鑑みてなされたもので、スイッチング時に発生する損失を低減して効率を向上させ、かつ、信頼性を向上させることができると共に、一段と小型化に寄与することができるスイッチング電源回路及び該スイッチング電源回路における制御方法を提供することを目的としている。
【課題を解決するための手段】
【００２２】
上記課題を解決するために、請求項１記載の発明は、第１のスイッチング手段と第２のスイッチング手段との直列接続からなる第１の直列スイッチング群と、第３のスイッチング手段と第４のスイッチング手段との直列接続からなる第２の直列スイッチング群とが、直流電源の両極間に並列接続され、上記第１の直列スイッチング群と上記第２の直列スイッチング群との間に、少なくともトランスの一次巻線を含むインダクタがブリッジ接続され、かつ、スイッチング制御手段が、上記第１乃至第４のスイッチング手段のオン／オフを制御して、上記直流電源から供給される電流を、上記第１のスイッチング手段、上記一次巻線、及び上記第４のスイッチング手段を通る第１の経路と、上記第３のスイッチング手段、上記一次巻線、及び上記第２のスイッチング手段を通る第２の経路とに交互に流す構成のスイッチング電源回路に係り、上記インダクタを短絡させるための短絡用スイッチを備えると共に、上記スイッチング制御手段は、上記第１乃至第４のスイッチング手段の全てが、オフ状態のとき、上記短絡用スイッチをオン状態とすることを特徴としている。
【００２３】
また、請求項２記載の発明は、請求項１記載のスイッチング電源回路に係り、上記スイッチング制御手段は、上記第１のスイッチング手段と上記第４のスイッチング手段とを、略同時にオン／オフし、かつ、上記第２のスイッチング手段と上記第３のスイッチング手段とを、略同時にオン／オフし、上記第２のスイッチング手段及び上記第３のスイッチング手段がオフ状態の期間内で、上記第１のスイッチング手段及び上記第４のスイッチング手段をオン状態とし、上記第１のスイッチング手段及び上記第４のスイッチング手段がオフ状態の期間内で、上記第２のスイッチング手段及び上記第３のスイッチング手段をオン状態とすることを特徴としている。
【００２４】
また、請求項３記載の発明は、請求項１又は２記載のスイッチング電源回路に係り、上記スイッチング制御手段は、上記第１のスイッチング手段及び上記第４のスイッチング手段のオン期間終了時から所定の休止期間経過後に、上記短絡用スイッチをオン状態とすると共に、上記第２のスイッチング手段及び上記第３のスイッチング手段のオン期間終了時から所定の休止期間経過後に、上記短絡用スイッチをオン状態とすることを特徴としている。
【００２５】
また、請求項４記載の発明は、請求項１、２又は３記載のスイッチング電源回路に係り、上記スイッチング制御手段は、上記第１のスイッチング手段及び上記第４のスイッチング手段のオン期間開始時から所定の休止期間前に、上記短絡用スイッチをオフ状態とすると共に、上記第２のスイッチング手段及び上記第３のスイッチング手段のオン期間開始時から所定の休止期間前に、上記短絡用スイッチをオフ状態とすることを特徴としている。
【００２６】
また、請求項５記載の発明は、請求項１乃至４のいずれか１に記載のスイッチング電源回路に係り、上記短絡用スイッチは、双方向スイッチを有してなることを特徴としている。
【００２７】
また、請求項６記載の発明は、請求項１乃至５のいずれか１に記載のスイッチング電源回路に係り、上記トランスの上記一次巻線には、共振用インダクタが直列に接続され、上記短絡用スイッチは、直列に接続された上記一次巻線及び上記共振用インダクタに、並列に接続され、上記直列に接続された上記一次巻線及び上記共振用インダクタを短絡させることを特徴としている。
【００２８】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載のスイッチング電源回路に係り、上記第１乃至第４のスイッチング手段及び上記短絡用スイッチは、ＭＯＳＦＥＴを有してなり、寄生容量を含んでいることを特徴としている。
【００２９】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載のスイッチング電源回路に係り、上記トランスの二次巻線に接続され、負荷に直流電流を供給するための整流回路を備えたことを特徴としている。
【００３０】
また、請求項９記載の発明は、請求項１乃至８のいずれか１に記載のスイッチング電源回路に係り、上記スイッチング制御手段は、上記第１乃至第４のスイッチング手段及び上記短絡用スイッチをＰＷＭ制御することを特徴としている。
【００３１】
また、請求項１０記載の発明は、第１のスイッチング手段と第２のスイッチング手段との直列接続からなる第１の直列スイッチング群と、第３のスイッチング手段と第４のスイッチング手段との直列接続からなる第２の直列スイッチング群とが、直流電源の両極間に並列接続され、上記第１の直列スイッチング群と上記第２の直列スイッチング群との間に、少なくともトランスの一次巻線を含むインダクタがブリッジ接続され、かつ、スイッチング制御手段が、上記第１乃至第４のスイッチング手段のオン／オフを制御して、上記直流電源から供給される電流を、上記第１のスイッチング手段、上記一次巻線、及び上記第４のスイッチング手段を通る第１の経路と、上記第３のスイッチング手段、上記一次巻線、及び上記第２のスイッチング手段を通る第２の経路とに交互に流すスイッチング電源回路における制御方法に係り、上記インダクタを短絡させるための短絡用スイッチが設けられると共に、上記スイッチング制御手段は、上記第１乃至第４のスイッチング手段の全てが、オフ状態のとき、上記短絡用スイッチをオン状態とすることを特徴としている。
【００３２】
また、請求項１１記載の発明は、請求項１０記載のスイッチング電源回路における制御方法に係り、上記スイッチング制御手段は、上記第１のスイッチング手段と上記第４のスイッチング手段とを、略同時にオン／オフし、かつ、上記第２のスイッチング手段と上記第３のスイッチング手段とを、略同時にオン／オフし、上記第２のスイッチング手段及び上記第３のスイッチング手段がオフ状態の期間内で、上記第１のスイッチング手段及び上記第４のスイッチング手段をオン状態とし、上記第１のスイッチング手段及び上記第４のスイッチング手段がオフ状態の期間内で、上記第２のスイッチング手段及び上記第３のスイッチング手段をオン状態とすることを特徴としている。
【００３３】
また、請求項１２記載の発明は、請求項１０又は１１記載のスイッチング電源回路における制御方法に係り、上記スイッチング制御手段は、上記第１のスイッチング手段及び上記第４のスイッチング手段のオン期間終了時から所定の休止期間経過後に、上記短絡用スイッチをオン状態とすると共に、上記第２のスイッチング手段及び上記第３のスイッチング手段のオン期間終了時から所定の休止期間経過後に、上記短絡用スイッチをオン状態とすることを特徴としている。
【００３４】
また、請求項１３記載の発明は、請求項１０、１１又は１２記載のスイッチング電源回路における制御方法に係り、上記スイッチング制御手段は、上記第１のスイッチング手段及び上記第４のスイッチング手段のオン期間開始時から所定の休止期間前に、上記短絡用スイッチをオフ状態とすると共に、上記第２のスイッチング手段及び上記第３のスイッチング手段のオン期間開始時から所定の休止期間前に、上記短絡用スイッチをオフ状態とすることを特徴としている。
【００３５】
また、請求項１４記載の発明は、請求項１０乃至１３のいずれか１に記載のスイッチング電源回路における制御方法に係り、上記短絡用スイッチは、双方向スイッチを有してなることを特徴としている。
【００３６】
また、請求項１５記載の発明は、請求項１０乃至１４のいずれか１に記載のスイッチング電源回路における制御方法に係り、上記トランスの上記一次巻線には、共振用インダクタが直列に接続され、上記短絡用スイッチは、直列に接続された上記一次巻線及び上記共振用インダクタに、並列に接続され、上記直列に接続された上記一次巻線及び上記共振用インダクタを短絡させることを特徴としている。
【００３７】
また、請求項１６記載の発明は、請求項１０乃至１５のいずれか１に記載のスイッチング電源回路における制御方法に係り、上記第１乃至第４のスイッチング手段及び上記短絡用スイッチは、ＭＯＳＦＥＴを有してなり、寄生容量を含んでいることを特徴としている。
【００３８】
また、請求項１７記載の発明は、請求項１０乃至１６のいずれか１に記載のスイッチング電源回路における制御方法に係り、上記トランスの二次巻線には、負荷に直流電流を供給するための整流回路が接続されていることを特徴としている。
【００３９】
また、請求項１８記載の発明は、請求項１０乃至１７のいずれか１に記載のスイッチング電源回路における制御方法に係り、上記スイッチング制御手段は、上記第１乃至第４のスイッチング手段及び上記短絡用スイッチをＰＷＭ制御することを特徴としている。
【発明の効果】
【００４０】
この発明の構成によれば、スイッチング制御手段が、短絡用スイッチを、第１乃至第４のスイッチング手段の全てがオフ状態の期間内に、オン状態とするので、例えば、第１乃至第４のスイッチング手段に含まれる寄生容量に蓄積された電荷を放電させて、印加される電圧が略０のときに、第１のスイッチング手段及び第４のスイッチングと、第２のスイッチング手段及び第３のスイッチングとを、オン状態とすることによって、スイッチング時に発生する損失を低減して効率を向上させ、かつ、信頼性を向上させることができると共に、一段と小型化に寄与することができる。
【発明を実施するための最良の形態】
【００４１】
スイッチング制御手段が、短絡用スイッチを、第１乃至第４のスイッチング手段の全てがオフ状態の期間内に、オン状態とし、例えば、第１乃至第４のスイッチング手段に含まれる寄生容量に蓄積された電荷を放電させて、印加される電圧が略０のときに、第１のスイッチング手段及び第４のスイッチングと、第２のスイッチング手段及び第３のスイッチングとを、オン状態とすることによって、スイッチング時に発生する損失を低減して効率を向上させ、かつ、信頼性を向上させると共に、一段と小型化に寄与するという目的を実現した。
【実施例１】
【００４２】
図１は、この発明の第１実施例であるスイッチング電源回路の構成を示すブロック図、図２は、同スイッチング電源回路の補助スイッチ部の構成を示すブロック図、また、図３は、同スイッチング電源回路の動作を説明するためのタイミングチャートである。
【００４３】
この例のスイッチング電源回路１は、フルブリッジ形のスイッチング電源回路であり、図１に示すように、バッテリ等の直流電源２と、第１スイッチング素子３、第２スイッチング素子４、第３スイッチング素子５及び第４スイッチング素子６と、トランス７と、共振用インダクタ８と、補助スイッチ部９と、整流回路１１と、平滑回路１２と、ＰＷＭ制御回路１３とを備えてなっている。
【００４４】
第１スイッチング素子３と第２スイッチング素子４とは直列接続されて、直流電源２に並列に接続されている。また、第３スイッチング素子５と第４スイッチング素子６とは直列接続されて、直流電源２に並列に接続されている。直列接続された第１スイッチング素子３と第２スイッチング素子４との接続点と、直列接続された第３スイッチング素子５と第４スイッチング素子６との接続点とは、直列接続されたトランス７の１次巻線（コイル）及び共振用インダクタ８を介してブリッジ状に接続された構成とされている。
第１スイッチング素子３（第２スイッチング素子４、第３スイッチング素子５、第４スイッチング素子６）は、それぞれ、ｎチャネル型ＭＯＳＦＥＴ（以下、ｎＭＯＳＦＥＴという。）３ａ（４ａ，５ａ，６ａ）を有してなり、寄生ダイオード３ｂ（４ｂ，５ｂ，６ｂ）及び寄生コンデンサ３ｃ（４ｃ，５ｃ，６ｃ）を含み、寄生ダイオード３ｂ（４ｂ，５ｂ，６ｂ）及び寄生コンデンサ３ｃ（４ｃ，５ｃ，６ｃ）は、ｎＭＯＳＦＥＴ３ａ（４ａ，５ａ，６ａ）に等価的に並列に接続されるように形成されている。
【００４５】
この例では、ＰＷＭ制御回路１３の制御によって、第１スイッチング素子３と第４スイッチング素子６とは、同時にオン／オフされ、かつ、第２スイッチング素子４と第３スイッチング素子５とは、同時にオン／オフされる。
また、ＰＷＭ制御回路１３の制御によって、第１スイッチング素子３と第２スイッチング素子４とは、相補的にオン／オフされ、かつ、第３スイッチング素子５と第４スイッチング素子６とは相補的にオン／オフされる。
すなわち、第１スイッチング素子３（第３スイッチング素子５）がオフ状態の期間内で、第２スイッチング素子４（第４スイッチング素子６）がオン状態とされ、第２スイッチング素子４（第４スイッチング素子６）がオフ状態の期間内で第１スイッチング素子３（第３スイッチング素子５）がオン状態とされる。
【００４６】
トランス７は、一次巻線１５と、第１の二次巻線１６及び第２の二次巻線１７とを有し、巻数比は、例えば、ｎ：１：１（ｎ：実数）とされている。
一次巻線１５と、共振用インダクタ８とは直列接続され、共振用インダクタ８の一端は、一次巻線１５と接続され、他端は、直列接続された第１スイッチング素子３と第２スイッチング素子４との接続点に接続されている。また、一次巻線１５の一端は、共振用インダクタ８と接続され、他端は、直列接続された第３スイッチング素子５と第４スイッチング素子６との接続点に接続されている。
【００４７】
補助スイッチ部９は、図１及び図２に示すように、直列接続された共振用インダクタ８及びトランス７の一次巻線１５に並列に接続されている。すなわち、補助スイッチ部９の一端は、直列接続された第１スイッチング素子３と第２スイッチング素子４との接続点に接続され、他端は、直列接続された第３スイッチング素子５と第４スイッチング素子６との接続点に接続されている。
補助スイッチ部９は、第５スイッチング素子１９と第６スイッチング素子２１とが互いに極性を逆向きにして直列接続されて概略構成されている。
【００４８】
第５スイッチング素子１９（第６スイッチング素子２１）は、それぞれ、ｎＭＯＳＦＥＴ１９ａ（２１ａ）を有してなり、寄生ダイオード１９ｂ（２１ｂ）及び寄生コンデンサ１９ｃ（２１ｃ）を含み、寄生ダイオード１９ｂ（２１ｂ）及び寄生コンデンサ１９ｃ（２１ｃ）は、ｎＭＯＳＦＥＴ１９ａ（２１ａ）に等価的に並列に接続されるように形成されている。
【００４９】
補助スイッチ部９では、ＰＷＭ制御回路１３の制御によって、第１補助スイッチング素子１９及び第２補助スイッチング素子２１は、第１スイッチング素子３及び第４スイッチング素子６と、第２スイッチング素子４及び第３スイッチング素子５とが、共にオフ状態の期間内に、同時にオン状態とされる。
補助スイッチ部９がオン状態とされることによって、直列接続された一次巻線１５及び共振用インダクタ８の両端が短絡され、第１スイッチング素子３及び第４スイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のゼロ電圧スイッチングが可能となり、オン時のスイッチングに伴う損失の低減に寄与する。
【００５０】
ここで、第１スイッチング素子３及び第４スイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のオン状態からオフ状態への遷移のタイミングと、第１補助スイッチング素子１９及び第２補助スイッチング素子２１のオフ状態からオン状態への遷移のタイミングとの時間差としての期間ｔdaと、第１補助スイッチング素子１９及び第２補助スイッチング素子２１のオン状態からオフ状態への遷移のタイミングと、第１スイッチング素子３及び第４スイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のオフ状態からオン状態への遷移のタイミングとの時間差としての期間ｔdbは、それぞれ、所定の時間に設定される。
この例では、期間差ｔda、期間差ｔdbは、共に略５０［ｎsec］とされる。
【００５１】
整流回路１１は、直列接続された第１整流ダイオード２３及び第２整流ダイオード２４が、トランス７の第１の二次巻線１６及び第２の二次巻線１７に並列に接続されて概略構成されている。
平滑回路１２は、直列接続された第１平滑インダクタ２５及び第２平滑インダクタ２６が、直列接続された第１整流ダイオード２３及び第２整流ダイオード２４に並列に接続され、第１整流ダイオード２３と第２整流ダイオード２４との接続点と、第１平滑インダクタ２５と第２平滑インダクタ２６との接続点とに平滑コンデンサ２７が接続して、概略構成されている。平滑コンデンサ２７には、所定の直流電圧が印加される負荷２８が接続されている。
【００５２】
ＰＷＭ制御回路１３は、負荷２８の両端の電圧を検出し、出力電圧を内部基準電圧と比較して得られる誤差増幅信号に応じてＰＷＭ信号を生成し、一定の出力が得られるように、第１スイッチング素子３、第２スイッチング素子４、第３スイッチング素子５及び第４スイッチング素子６を制御する。
また、ＰＷＭ制御回路１３は、第１スイッチング素子３と第４スイッチング素子６を、同時にオン／オフし、かつ、第２スイッチング素子４と第３スイッチング素子５とを、同時にオン／オフするように制御する。
【００５３】
また、ＰＷＭ制御回路１３は、第１スイッチング素子３と第２スイッチング素子４とを、相補的にオン／オフし、かつ、第３スイッチング素子５と第４スイッチング素子６とを相補的にオン／オフするように制御する。
すなわち、ＰＷＭ制御回路１３は、第１スイッチング素子３（第３スイッチング素子５）がオフ状態の期間内で、第２スイッチング素子４（第４スイッチング素子６）をオン状態とし、第２スイッチング素子４（第４スイッチング素子６）がオフ状態の期間内で第１スイッチング素子３（第３スイッチング素子５）をオン状態とするように制御する。
【００５４】
また、ＰＷＭ制御回路１３は、補助スイッチ部９の第１補助スイッチング素子１９及び第２補助スイッチング素子２１を、第１スイッチング素子３及び第４スイッチング素子６と、第２スイッチング素子４及び第３スイッチング素子５とが、共にオフ状態の期間内に、同時にオン状態とするように制御する。
ここで、第１スイッチング素子３及び第４スイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のオン状態からオフ状態への遷移のタイミングと、第１補助スイッチング素子１９及び第２補助スイッチング素子２１のオフ状態からオン状態への遷移のタイミングとの時間差としての期間ｔdaと、第１補助スイッチング素子１９及び第２補助スイッチング素子２１のオン状態からオフ状態への遷移のタイミングと、第１スイッチング素子３及び第４スイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のオフ状態からオン状態への遷移のタイミングとの時間差としての期間ｔdbは、それぞれ、所定の時間に設定される。
この例では、期間Δｔda、期間Δｔdbは、例えば、寄生容量等に起因するスイッチング素子の完全なオフ状態への移行の遅れや、制御信号（ゲート信号）の遅延を考慮して設定され、共に略５０［ｎsec］とされる。
【００５５】
次に、図３を参照して、この例のスイッチング電源回路１の動作について説明する。
ＰＷＭ制御回路１３は、第１スイッチング素子３及び第４のスイッチング素子６のオン期間と、第２のスイッチング素子４及び第３のスイッチング素子５のオン期間との間に、第１補助スイッチング素子１９及び第２補助スイッチング素子２１のオン期間を設けるように、第１スイッチング素子３乃至第６スイッチング素子２１を制御する。
まず、ＰＷＭ制御回路１３は、図３に示すように、時刻ｔが（ｔ＝ｔ0）で、第１スイッチング素子３及び第４のスイッチング素子６へ制御信号（ゲート信号）ｇ1，ｇ4を送って、第１スイッチング素子３及び第４のスイッチング素子６をオフ状態からオン状態へ遷移させる。
【００５６】
これによって、トランス７の一次巻線１５には、電圧ｖpが印加され、電流ｉpが流れる。トランス７の第１の二次巻線１６及び第２の二次巻線１７には、巻数比に応じて、電圧（ｖp／ｎ）が誘起され、平滑回路１２には、電圧（ｖp／ｎ）が印加され、負荷２８に出力される。
第１平滑インダクタ２５、負荷２８、第２整流ダイオード２４、トランス７の第１の二次巻線１６及び第２の二次巻線１７を通して電流が流れ、これにより、トランス７の一次巻線１５に電流が流れる。
【００５７】
次に、ＰＷＭ制御回路１３は、時刻ｔが（ｔ＝ｔ1）で、第１スイッチング素子３及び第４のスイッチング素子６をオン状態からオフ状態へ遷移させ、時刻ｔが（ｔ＝ｔ2）で、補助スイッチ部９の第１補助スイッチング素子１９及び第２補助スイッチング素子２１へ制御信号ｇ5，ｇ6を送って、第１補助スイッチング素子１９及び第２補助スイッチング素子２１をオフ状態からオン状態へ遷移させる。ここで、期間Δｔdaは、（Δｔda＝ｔ2−ｔ1）であり、略５０［ｎsec］に設定される。
【００５８】
時刻ｔが（ｔ＝ｔ1）で、第１スイッチング素子３及び第４のスイッチング素子６がオフ状態となると、トランス７の一次巻線１５に印加される電圧ｖpは、０となるが、補助スイッチ部９（第１補助スイッチング素子１９及び第２補助スイッチング素子２１）がオン状態となることによって、トランス７の一次巻線１５が短絡され、トランス７の漏れインダクタに貯えられたエネルギが保持されて、トランス７の一次巻線１５には、略一定の電流が流れる。
【００５９】
次に、ＰＷＭ制御回路１３は、時刻ｔが（ｔ＝ｔ3）で、補助スイッチ部９（第１補助スイッチング素子１９及び第２補助スイッチング素子２１）を、オン状態からオフ状態へ遷移させ、時刻ｔが（ｔ＝ｔ4）で、第２スイッチング素子４及び第３スイッチング素子５をオフ状態からオン状態へ遷移させる。ここで、期間Δｔdbは、（Δｔdb＝ｔ4−ｔ3）であり、略５０［ｎsec］に設定される。
【００６０】
時刻ｔが（ｔ＝ｔ3）で、補助スイッチ部９がオフ状態となると、トランス７の一次巻線１５は、漏れインダクタンスに起因して、第２スイッチング素子４の寄生ダイオード４ｂからトランス７の一次巻線１５を経て第３スイッチング素子５の寄生ダイオード５ｂに至る経路に沿って電流を流し続け、第２スイッチング素子４の寄生コンデンサ４ｃと、第３スイッチング素子５の寄生コンデンサ５ｃとに蓄積された電荷を放電させる。
【００６１】
こうして、放電が完了したタイミングで、すなわち、時刻ｔが（ｔ＝ｔ4）で、第２スイッチング素子４及び第３スイッチング素子５をオン状態となるように制御することによって、第２スイッチング素子４及び第３スイッチング素子５に印加される電圧が０のときに、第２スイッチング素子４及び第３スイッチング素子５がオン状態とされる。これによって、オン時のスイッチングで発生する損失が低減される。
時刻ｔが（ｔ＝ｔ4）で、第２スイッチング素子４及び第３スイッチング素子５をオン状態とされると、これによって、トランス７の一次巻線１５には、第１スイッチング素子３及び第４のスイッチング素子６オン時とは逆方向に電圧ｖpが印加され、電流ｉpが流れる。
【００６２】
トランス７の第１の二次巻線１６及び第２の二次巻線１７には、巻数比に応じて、電圧（ｖp／ｎ）が誘起され、平滑回路１２には、電圧（ｖp／ｎ）が印加され、負荷２８に出力される。
第２平滑インダクタ２６、負荷２８、第１整流ダイオード２３、トランス７の第１の二次巻線１６及び第２の二次巻線１７を通して電流が流れ、これにより、トランス７の一次巻線１５に電流が流れる。
【００６３】
次に、ＰＷＭ制御回路１３は、時刻ｔが（ｔ＝ｔ5）で、第２スイッチング素子４及び第３スイッチング素子５をオン状態からオフ状態へ遷移させ、時刻ｔが（ｔ＝ｔ6）で、補助スイッチ部９の第１補助スイッチング素子１９及び第２補助スイッチング素子２１へ制御信号ｇ5，ｇ6を送って、補助スイッチ部９（第５スイッチング素子１９及び第６スイッチング素子２１）をオフ状態からオン状態へ遷移させる。ここで、期間Δｔdaは、（Δｔda＝ｔ6−ｔ5＝ｔ2−ｔ1）である。
【００６４】
時刻ｔが（ｔ＝ｔ5）で、第２スイッチング素子４及び第３スイッチング素子５がオフ状態となると、トランス７の一次巻線１５に印加される電圧ｖpは、０となるが、補助スイッチ部９（第１補助スイッチング素子１９及び第２補助スイッチング素子２１）がオン状態となることによって、トランス７の一次巻線１５が短絡され、トランス７の一次巻線１５には、略一定の電流が流れる。
【００６５】
次に、ＰＷＭ制御回路１３は、時刻ｔが（ｔ＝ｔ7）で、補助スイッチ部９の第１補助スイッチング素子１９及び第２補助スイッチング素子２１へ制御信号ｇ5，ｇ6を送って、第１補助スイッチング素子１９及び第２補助スイッチング素子２１オン状態からオフ状態へ遷移させ、時刻ｔが（ｔ＝ｔ8）で、第１スイッチング素子３及び第４のスイッチング素子６へ遷移させる。ここで、期間Δｔdbは、（Δｔdb＝ｔ8−ｔ7＝ｔ4−ｔ3）である。
【００６６】
時刻ｔが（ｔ＝ｔ7）で、補助スイッチ部９がオフ状態となると、トランス７の一次巻線１５は、漏れインダクタンスに起因して、第４のスイッチング素子６の寄生ダイオード６ｂからトランス７の一次巻線１５を経て第１スイッチング素子３の寄生ダイオード３ｂに至る経路に沿って電流を流し続け、第１スイッチング素子３の寄生コンデンサ３ｃと、第４のスイッチング素子６の寄生コンデンサ６ｃとに蓄積された電荷を放電させる。
【００６７】
こうして、放電が完了したタイミングで、すなわち、時刻ｔが（ｔ＝ｔ8）で、第１スイッチング素子３及び第４のスイッチング素子６をオン状態となるように制御することによって、第１スイッチング素子３及び第４のスイッチング素子６に印加される電圧が０のときに、第１スイッチング素子３及び第４のスイッチング素子６がオン状態とされる。これによって、オン時のスイッチングで発生する損失が低減される。
以下、上述した時刻ｔが（ｔ0≦ｔ≦ｔ8）の動作を、時刻ｔが（ｔ≧ｔ8）においても、周期的に繰り返される。
【００６８】
このように、この例の構成によれば、時刻ｔが（ｔ＝ｔ3）で、補助スイッチ部９がオフ状態となると、トランス７の一次巻線１５は、漏れインダクタンスに起因して、第２スイッチング素子４の寄生ダイオード４ｂからトランス７の一次巻線１５を経て第３スイッチング素子５の寄生ダイオード５ｂに至る経路に沿って電流を流し続け、第２スイッチング素子４の寄生コンデンサ４ｃと、第３スイッチング素子５の寄生コンデンサ５ｃとに蓄積された電荷を放電させる。こうして、放電が完了したタイミングで、第２スイッチング素子４及び第３スイッチング素子５をオン状態となるように制御することによって、第２スイッチング素子４及び第３スイッチング素子５に印加される電圧が０のときに、第２スイッチング素子４及び第３スイッチング素子５がオン状態とされる。これによって、オン時のスイッチングで発生する損失が低減される。
【００６９】
また、時刻ｔが（ｔ＝ｔ7）で、補助スイッチ部９がオフ状態となると、トランス７の一次巻線１５は、漏れインダクタンスに起因して、第４のスイッチング素子６の寄生ダイオード６ｂからトランス７の一次巻線１５を経て第１スイッチング素子３の寄生ダイオード３ｂに至る経路に沿って電流を流し続け、第１スイッチング素子３の寄生コンデンサ３ｃと、第４のスイッチング素子６の寄生コンデンサ６ｃとに蓄積された電荷を放電させる。こうして、放電が完了したタイミングで、第１スイッチング素子３及び第４のスイッチング素子６をオン状態となるように制御することによって、第１スイッチング素子３及び第４のスイッチング素子６に印加される電圧が０のときに、第１スイッチング素子３及び第４のスイッチング素子６がオン状態とされる。これによって、オン時のスイッチングで発生する損失が低減される。
【００７０】
また、第１スイッチング素子３及び第４のスイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のオフ時にも、トランス７の一次巻線１５の漏れインダクタンスと、寄生コンデンサ３ｃ，６ｃ（４ｃ，５ｃ）との共振によるサージ状の電圧の発生による損失も防止することができる。
このように、オン時及びオフ時のスイッチングで発生する損失を低減することができるので、高効率化を達成することができる。
また、サージ状の短絡電流や電圧の発生を抑制することができるので、安定した高品質の直流電源を提供することができ、直流電源としての信頼性を向上させることができる。
【００７１】
また、損失が低減されることによって、例えば発熱対策に要する部品（例えば、ヒートシンク等）を削減することができるので、設計上の自由度を向上させることができると共に、構成部品を削減し、コストを低減することができる。
また、トランス７の一次巻線１５を短絡するための専用の単一の補助スイッチ部を設けたので、短絡電流を流すために定格の比較的大きなスイッチング素子を必要とする従来技術に比べて、小型のスイッチング素子で足り、装置の小型化に寄与することができる。
【００７２】
また、第１スイッチング素子３及び第４スイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のオン状態からオフ状態への遷移のタイミングと、第１補助スイッチング素子１９及び第２補助スイッチング素子２１のオフ状態からオン状態への遷移のタイミングとの時間差としての期間ｔdaと、第１補助スイッチング素子１９及び第２補助スイッチング素子２１のオン状態からオフ状態への遷移のタイミングと、第１スイッチング素子３及び第４スイッチング素子６（第２スイッチング素子４及び第３スイッチング素子５）のオフ状態からオン状態への遷移のタイミングとの時間差としての期間ｔdbは、それぞれ、所定の時間に設定されているので、確実にスイッチング動作を行わせることができる。
【実施例２】
【００７３】
図４は、この発明の第２実施例であるスイッチング電源回路の構成を示すブロック図である。
この例が上述した実施例１と大きく異なるところは、整流回路において、ダイオードに代えて、ＭＯＳＦＥＴからなるスイッチング素子を用いた点である。
これ以外の構成は、上述した実施例１の構成と略同一であるので、その説明を簡略にする。
【００７４】
この例のスイッチング電源回路１Ａは、フルブリッジコンバータであり、図４に示すように、バッテリ等の直流電源２と、第１スイッチング素子３、第２スイッチング素子４、第３スイッチング素子５及び第４スイッチング素子６と、トランス７と、共振用インダクタ８と、補助スイッチ部９と、整流回路３１と、平滑回路１２と、ＰＷＭ制御回路３２とを備えてなっている。
【００７５】
整流回路３１は、直列接続された第１整流用スイッチング素子３３及び第２整流用スイッチング素子３４が、トランス７の第１の二次巻線１６及び第２の二次巻線１７に並列に接続されて概略構成されている。
第１整流用スイッチング素子３３（第２整流用スイッチング素子３４）は、ｎＭＯＳＦＥＴ３３ａ（３４ａ）を有してなり、寄生ダイオード３３ｂ（３４ｂ）及び寄生コンデンサ３３ｃ（３４ｃ）を含み、寄生ダイオード３３ｂ（３４ｂ）及び寄生コンデンサ３３ｃ（３４ｃ）は、ｎＭＯＳＦＥＴ３３ａ（３４ａ）に並列に接続されるように形成されている。
【００７６】
この例では、ＰＷＭ制御回路３２の制御によって、第１整流用スイッチング素子３３と第２整流用スイッチング素子３４とは相補的にオン／オフされる。すなわち、第１整流用スイッチング素子３３は、第２整流用スイッチング素子３４がオフ状態の期間内でオン状態とされ、第２整流用スイッチング素子３４は、第１整流用スイッチング素子３３がオフ状態の期間内でオン状態とされる。
【００７７】
この例の構成によれば、上述した実施例１と略同一の効果を得ることができる。
【００７８】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述した実施例では、スイッチング素子として、ｎＭＯＳＦＥＴを用いる場合について述べたが、ｐＭＯＳＦＥＴを用いることもできるし、ＭＯＳＦＥＴに限らず、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）等を用いることもできる。
【００７９】
また、補助スイッチ（双方向スイッチ）として、２つのｎＭＯＳＦＥＴの組合せに代えて、例えば、交流スイッチング素子としての双方向サイリスタを用いても良い。
また、第１乃至第４のスイッチング手段として、それぞれ、単一のスイッチング素子に代えて、複数のスイッチング素子を直列に接続して、これらを同時にオン／オフさせるように構成しても良い。
【産業上の利用可能性】
【００８０】
スイッチング電源回路として、昇圧型のほか、降圧型のものに適用できる。
【図面の簡単な説明】
【００８１】
【図１】この発明の第１実施例であるスイッチング電源回路の構成を示すブロック図である。
【図２】同スイッチング電源回路の補助スイッチ部の構成を示すブロック図である。
【図３】同スイッチング電源回路の動作を説明するためのタイミングチャートである。
【図４】この発明の第２実施例であるスイッチング電源回路の構成を示すブロック図である。
【図５】従来技術を説明するための説明図である。
【図６】従来技術を説明するための説明図である。
【符号の説明】
【００８２】
１，１Ａ      スイッチング電源回路
３      第１スイッチング素子（第１のスイッチング手段、第１の直列スイッチング群の一部）
３ａ，４ａ，５ａ，６ａ      ｎＭＯＳＦＥＴ（ＭＯＳＦＥＴ）
３ｂ，４ｂ，５ｂ，６ｂ      寄生ダイオード
３ｃ，４ｃ，５ｃ，６ｃ      寄生コンデンサ（寄生容量）
４      第２スイッチング素子（第２のスイッチング手段、第２の直列スイッチング群の一部）
５      第３スイッチング素子（第３のスイッチング手段、第２の直列スイッチング群の一部）
６      第４スイッチング素子（第４のスイッチング手段、第１の直列スイッチング群の一部）
７      トランス
８      共振用インダクタ
９      補助スイッチ部（短絡用スイッチ）
１１      整流回路
１２      平滑回路
１３      ＰＷＭ制御回路（スイッチング制御手段）
１５      一次巻線
１６      第１の二次巻線（二次巻線）
１７      第２の二次巻線（二次巻線）
１９      第１補助スイッチング素子
１９ａ，２１ａ      ｎＭＯＳＦＥＴ（ＭＯＳＦＥＴ）
１９ｂ，２１ｂ      寄生ダイオード
１９ｃ，２１ｃ      寄生コンデンサ（寄生容量）
２１      第２補助スイッチング素子
Δｔda      期間（休止期間）
Δｔdb      期間（休止期間）
【図１】
2006304578.tif 000003
【図２】
2006304578.tif 000004
【図３】
2006304578.tif 000005
【図４】
2006304578.tif 000006
【図５】
2006304578.tif 000007
【図６】
2006304578.tif 000008