(57)【要約】【課題】低消費電力で高速動作を実現できるシフトレジスタを提供すること。【解決手段】データ線駆動回路は、３段のシフトレジスタ単位回路Ａｉ１〜Ａｉ３と、第１のサンプリング信号生成手段５１０と、第２のサンプリング信号生成手段５２０と、を備える。第１のサンプリング信号生成手段５１０は、１番目のシフトレジスタ単位回路Ａｉ１からの第１の信号Ｐ１を反転させた第１反転信号、２番目のシフトレジスタ単位回路Ａｉ２からの第２の信号Ｐ２、および、３番目のシフトレジスタ単位回路Ａｉ３からの第３の信号Ｐ３を反転させた第３反転信号の論理積を演算してサンプリング信号Ｓｍ２として出力する。第２のサンプリング信号生成手段５２０は、第１の信号Ｐ１および第２の信号Ｐ２の論理積、ならびに、第２の信号Ｐ２および第３の信号Ｐ３の論理積を演算して、それぞれサンプリング信号Ｓｍ１、Ｓｍ３として出力する。【選択図】        図４
2006107566.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号とこれを反転した反転クロック信号に同期して開始パルスを順次シフトして出力する２ｎ＋１（ｎは自然数）段のシフト単位回路と、
２ｎ−１番目のシフト単位回路からの第１の信号、２ｎ番目のシフト単位回路からの第２の信号、および、２ｎ＋１番目のシフト単位回路からの第３の信号が入力され、前記第１の信号を反転させた第１反転信号、前記第２の信号、および、前記第３の信号を反転させた第３反転信号の論理積を演算してサンプリング信号として出力する第１のサンプリング信号生成手段と、
前記第１の信号および前記第２の信号の論理積、ならびに、前記第２の信号および前記第３の信号の論理積を演算して、それぞれサンプリング信号として出力する第２のサンプリング信号生成手段と、
を備えることを特徴とするシフトレジスタ。
【請求項２】
前記第１のサンプリング信号生成手段は、
前記第２の信号を反転させて第４の信号を出力するノット回路と、
前記第１の信号、前記第３の信号、および前記第４の信号をそれぞれ反転させ、これら反転させた出力信号の論理積を演算して、サンプリング信号として出力するノア回路と
を有することを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
前記第１のサンプリング信号生成手段は、
前記第１の信号、前記第２の信号、および前記第３の信号の論理和を演算して反転させ、第５の信号として出力する第１のノア回路と、
前記第１の信号、前記第３の信号、および前記第５の信号をそれぞれ反転させ、これら反転させた出力信号の論理積を演算して、サンプリング信号として出力する第２のノア回路と
を有することを特徴とする請求項１に記載のシフトレジスタ。
【請求項４】
前記クロック信号は、デューティ比が２：１の第１クロック信号と、この第１クロック信号と同一の波形でかつ前記第１クロック信号に対して位相が１／３周期遅れた第２クロック信号とで構成されることを特徴とする請求項１から３のいずれかに記載のシフトレジスタ。
【請求項５】
前記シフト単位回路は、転送方向を指示する転送方向信号に基づいて前記開始パルスの転送方向を制御可能であることを特徴とする請求項１から４のいずれかに記載のシフトレジスタ。
【請求項６】
前記シフト単位回路の入力信号および出力信号に基づいて、前記シフト単位回路のうちいずれかが動作している動作時間を特定し、この動作しているシフト単位回路にのみ前記クロック信号および前記反転クロック信号を供給する制御回路を備えることを特徴とする請求項１から５のいずれかに記載のシフトレジスタ。
【請求項７】
前記シフト単位回路は、グループ化され、
前記制御回路は、前記グループ化されたシフト単位回路にのみ前記クロック信号および前記反転クロック信号を供給する単位制御回路を複数備えることを特徴とする請求項１から６のいずれかに記載のシフトレジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シフトレジスタに関し、例えば、液晶のデータ線駆動回路や走査線駆動回路、これらの駆動回路を用いた電気光学装置、および電子機器に用いられる。
【背景技術】
【０００２】
従来より、電気光学装置として、例えば、液晶装置の駆動回路が知られている。この駆動回路としては、画像表示領域に配線されたデータ線や走査線に、データ線信号や走査信号などを所定タイミングで供給するためのデータ線駆動回路および走査線駆動回路等がある。データ線駆動回路および走査線駆動回路は、開始パルスをクロック信号に応じて順次シフトするシフトレジスタを備えている。このシフトレジスタは、例えば、複数の薄膜トランジスタを含んで構成されたシフト単位回路を複数段有し、１つのシフト単位回路につき１つのサンプリング信号を出力する（特許文献１参照）。
【特許文献１】特開２００２−５５６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、液晶装置の大型化や高解像度化が要求されている。そのため、駆動回路の出力信号数の増加や動作速度の向上が要請されている。駆動回路からの出力信号数を増加する方法としては、シフト単位回路の数を増やす方法が考えられるが、この場合、駆動回路の消費電力が増加してしまう。
【０００４】
一方、駆動装置の動作速度を向上する方法としては、クロック周波数を増大させるとともに、駆動回路を構成する薄膜トランジスタにおいて、ゲート長を短くすることにより、キャリアの移動速度を向上させる方法が考えられる。しかし、この場合、薄膜トランジスタの製造プロセスを大幅に変更する必要があり、製造コストが増大する。そのうえ、薄膜トランジスタのゲート長を短くすると、ドレイン耐圧が低下し、トランジスタが損傷するおそれがある。したがって、トランジスタの高速化には限界があるし、クロック周波数を増大させた場合も、消費電力が増加する。
【０００５】
本発明は、低消費電力で高速動作を実現できるシフトレジスタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のシフトレジスタは、クロック信号とこれを反転した反転クロック信号に同期して開始パルスを順次シフトして出力する２ｎ＋１（ｎは自然数）段のシフト単位回路と、２ｎ−１番目のシフト単位回路からの第１の信号、２ｎ番目のシフト単位回路からの第２の信号、および、２ｎ＋１番目のシフト単位回路からの第３の信号が入力され、前記第１の信号を反転させた第１反転信号、前記第２の信号、および、前記第３の信号を反転させた第３反転信号の論理積を演算してサンプリング信号として出力する第１のサンプリング信号生成手段と、前記第１の信号および前記第２の信号の論理積、ならびに、前記第２の信号および前記第３の信号の論理積を演算して、それぞれサンプリング信号として出力する第２のサンプリング信号生成手段と、を備えることを特徴とするシフトレジスタ。
【０００７】
この発明によれば、シフト単位回路を２つ増加させる毎に、出力されるサンプリング信号を３つ増加させることができる。つまり、２ｎ＋１段のシフト単位回路からの出力信号を論理演算することにより、３ｎ個のサンプリング信号を生成できる。よって、シフトレジスタを構成するシフト単位回路の段数を低減でき、結果として、シフトレジスタの消費電力を低減して、高速動作を実現できる。
【０００８】
前記第１のサンプリング信号生成手段は、前記第２の信号を反転させて第４の信号を出力するノット回路と、前記第１の信号、前記第３の信号、および前記第４の信号をそれぞれ反転させ、これら反転させた出力信号の論理積を演算して、サンプリング信号として出力するノア回路とを有することが好ましい。これにより、正論理で動作する第１のサンプリング信号生成手段を構成できる。
【０００９】
前記第１のサンプリング信号生成手段は、前記第１の信号、前記第２の信号、および前記第３の信号の論理和を演算して反転させ、第５の信号として出力する第１のノア回路と、前記第１の信号、前記第３の信号、および前記第５の信号をそれぞれ反転させ、これら反転させた出力信号の論理積を演算して、サンプリング信号として出力する第２のノア回路とを有することが好ましい。これにより、正論理で動作する第１のサンプリング信号生成手段を構成できる。
【００１０】
また、前記クロック信号は、デューティ比が２：１の第１クロック信号と、この第１クロック信号と同一の波形でかつ前記第１クロック信号に対して位相が１／３周期遅れた第２クロック信号とで構成されることが好ましい。この発明によれば、クロック信号を、従来のクロック信号に比べて周波数が低い第１クロック信号および第２クロック信号で構成した。よって、クロック周波数が減少したので、シフトレジスタにクロックを供給する制御回路の消費電力を低減できる。
【００１１】
また、前記シフト単位回路は、転送方向を指示する転送方向信号に基づいて前記開始パルスの転送方向を制御可能であることが好ましい。この発明によれば、開始パルスの転送方向を制御したので、例えば、画像信号の供給順序を変更せずに、液晶の表示画像を左右や上下に反転できる。
【００１２】
また、前記シフト単位回路の入力信号および出力信号に基づいて、前記シフト単位回路のうちいずれかが動作している動作時間を特定し、この動作しているシフト単位回路にのみ前記クロック信号および前記反転クロック信号を供給する制御回路を備えることが好ましい。この発明によれば、動作しているシフト単位回路にのみクロック信号および反転クロック信号を供給したので、動作しないシフト単位回路に無駄に信号を供給するのを防止でき、消費電力を低減できる。
【００１３】
また、前記シフト単位回路は、グループ化され、前記制御回路は、前記グループ化されたシフト単位回路にのみ前記クロック信号および前記反転クロック信号を供給する単位制御回路を複数備えることが好ましい。
【００１４】
上述したように、動作しているシフト単位回路にのみクロック信号および反転クロック信号を供給する場合、個々のシフト単位回路を選択する回路が必要であるから、回路構成が複雑になり、回路面積が増大する。そこで、この発明によれば、制御回路を複数の単位制御回路に分割し、この単位制御回路で、グループ化されたシフト単位回路毎に、クロック信号および反転クロック信号を供給した。したがって、シフト単位回路を個別に選択する必要がないので、制御回路の回路面積を削減できる。
【発明を実施するための最良の形態】
【００１５】
＜１．電気光学装置の全体構成＞
まず、本発明に係る電気光学装置は、電気光学材料として液晶を用いる。電気光学装置１は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トランジスタ（Thin  Film  Transistor：以下、「ＴＦＴ」と称する）が形成された素子基板と、この素子基板に所定間隔おいて対向配置された対向基板と、これら素子基板および対向基板の間に設けられた液晶とを有する。
【００１６】
図１は、本実施形態に係るシフトレジスタとしてのデータ線駆動回路２００が適用された電気光学装置１の全体構成を示すブロック図である。この電気光学装置１は、液晶パネルＡＡの他に、タイミング発生回路３００、および画像処理回路４００を備える。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、サンプリング回路２４０および画像信号供給線Ｌ１〜Ｌ３が形成される。
【００１７】
この電気光学装置１に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、第１Ｘクロック信号ＸＣＫ１、第１反転Ｘクロック信号ＸＣＫ１Ｂ、第２Ｘクロック信号ＸＣＫ２、第２反転Ｘクロック信号ＸＣＫ２Ｂ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢを生成して、走査線駆動回路１００およびデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００１８】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間を特定する信号であり、反転Ｙクロック信号ＹＣＫＢは、Ｙクロック信号ＹＣＫの論理レベルを反転したものである。第１Ｘクロック信号ＸＣＫ１は、データ線３を選択する期間を特定する信号であり、第１反転Ｘクロック信号ＸＣＫ１Ｂは、第１Ｘクロック信号ＸＣＫ１の論理レベルを反転したものである。第２Ｘクロック信号ＸＣＫ２は、データ線３を選択する期間を特定する信号であり、第２反転Ｘクロック信号ＸＣＫ２Ｂは、第２Ｘクロック信号ＸＣＫ２の論理レベルを反転したものである。具体的には、第１Ｘクロック信号ＸＣＫ１は、デューティ比が２：１であり、第２Ｘクロック信号ＸＣＫ２は、第１Ｘクロック信号ＸＣＫ１と同一の波形でかつ第１Ｘクロック信号ＸＣＫ１に対して位相が１／３周期遅れている。また、Ｙ転送開始パルスＤＹは、走査線２の選択開始を指示するパルスであり、Ｘ転送開始パルスＤＸは、データ線３の選択開始を指示するパルスである。
【００１９】
さらに、転送方向制御信号ＤＩＲは、走査線２およびデータ線３の選択順序を指示する信号である。具体的には、転送方向制御信号ＤＩＲの論理レベルがハイレベルのとき、転送方向制御信号ＤＩＲは、各走査線２を上から下に順次選択するとともに、各データ線３を左から右に選択することを指示する。一方、転送方向制御信号ＤＩＲの論理レベルがローレベルのとき、転送方向制御信号ＤＩＲは、各走査線２を下から上に順次選択するとともに各データ線３を右から左に選択することを指示する。
【００２０】
この例では、走査線駆動回路１００およびデータ線駆動回路２００に対して、共通の転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢを供給しているが、タイミング発生回路３００において、走査線の選択用の信号とデータ線の選択用の信号とを個別に生成して、これらを走査線駆動回路１００およびデータ線駆動回路２００に供給してもよいことは勿論である。画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号４０Ｒ、４０Ｇ、４０Ｂを生成して液晶パネルＡＡに供給する。
【００２１】
＜１−２：画像表示領域＞
次に、画像表示領域Ａには、図１に示すように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成され、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成される。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続され、ＴＦＴ５０のソースがデータ線３に接続され、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に配置された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００２２】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２３】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、電気光学装置１全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００２４】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００２５】
＜１−３：データ線駆動回路およびサンプリング回路＞
次に、データ線駆動回路２００は、第１Ｘクロック信号ＸＣＫ１および第２Ｘクロック信号ＸＣＫ２に同期して順次アクティブとなるサンプリング信号Ｓ１〜Ｓｎを生成する。また、データ線駆動回路２００は、転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢによってサンプリング信号Ｓ１〜Ｓｎをアクティブにする順番を制御することが可能である、具体的には、転送方向制御信号ＤＩＲがハイレベルかつ反転転送方向制御信号ＤＩＲＢがローレベルである場合、サンプリング信号はＳ１→Ｓ２→…Ｓｎの順にアクティブとなり、転送方向制御信号ＤＩＲがローレベルかつ反転転送方向制御信号ＤＩＲＢがハイレベルである場合サンプリング信号はＳｎ→Ｓｎ−１→…Ｓ１の順にアクティブとなる。
【００２６】
サンプリング回路２４０は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ１〜ＳＷｎは、ＴＦＴで構成され、ゲートに供給される各サンプリング信号Ｓ１〜Ｓｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オン状態となる。すると、画像信号供給線Ｌ１〜Ｌ３を介して供給される画像信号４０Ｒ、４０Ｇ、４０Ｂがサンプリングされ、各データ線３に順次供給される。したがって、Ｓ１→Ｓ２→…Ｓｎの順にサンプリング信号がアクティブとなれば、データ線３は左から右に順次選択される一方、Ｓｎ→Ｓｎ−１→…Ｓ１の順にサンプリング信号がアクティブとなれば、データ線３は右から左に順次選択されることになる。なお、サンプリング回路２４０をデータ線駆動回路２００に含めてもよいことは勿論である。
【００２７】
図２は、データ線駆動回路２００の構成を示す回路図である。データ線駆動回路２００は、ｊ個の回路ブロックＢＬ１、ＢＬ２、…、ＢＬｊと、ｎ個の論理演算単位回路Ｂ１、Ｂ２、…、Ｂｎと、を含んで構成されている。ここで、ｊ、ｎは３ｊ＝２ｎ＋１を満たす自然数である。
【００２８】
図３は、データ線駆動回路２００の一部の回路ブロックＢＬの構成を示すブロック図である。すなわち、図３には、ｉ−１番目およびｉ番目の回路ブロックＢＬ（ｉ−１）、ＢＬｉと、ｍ−２番目、ｍ−１番目、およびｍ番目の論理演算単位回路Ｂ（ｍ−２）、Ｂ（ｍ−１）、Ｂｍと、が示されている。ここで、ｉ、ｍは、１≦ｉ≦ｊ、３ｉ＝２ｍ＋１を満たす自然数である。
【００２９】
回路ブロックＢＬ（ｉ−１）、ＢＬｉは、それぞれ、３段のシフトレジスタ単位回路Ａと、これら３段のシフトレジスタ単位回路Ａを制御する制御単位回路Ｃと、を備える。具体的には、回路ブロックＢＬｉは、３段のシフトレジスタ単位回路Ａｉ１、Ａｉ２、Ａｉ３と、制御単位回路Ｃｉと、を備える。同様に、回路ブロックＢＬ（ｉ−１）は、３段のシフトレジスタ単位回路Ａ（ｉ−１）１、Ａ（ｉ−１）２、Ａ（ｉ−１）３と、制御単位回路Ｃ（ｉ−１）と、を備える。これらシフトレジスタ単位回路Ａ（ｉ−１）１〜Ａ（ｉ−１）３、Ａｉ１〜Ａｉ３は、最初から数えて、３ｉ−５（２ｍ−４）番目から３ｉ（２ｍ＋１）番目までのシフトレジスタ単位回路である。
【００３０】
以下、回路ブロックＢＬｉについて詳細に説明するが、他の回路ブロックＢＬも同様の構成である。回路ブロックＢＬｉにおいて、シフトレジスタ単位回路Ａｉ１〜Ａｉ３は、Ｘ転送開始パルスＤＸを転送する。また、シフトレジスタ単位回路Ａｉ１〜Ａｉ３には、転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢが供給され、これによって、転送方向が制御される。
【００３１】
制御単位回路Ｃｉは、各シフトレジスタ単位回路Ａｉ１〜Ａｉ３の入力信号および出力信号に基づいて、各シフトレジスタ単位回路Ａｉ１〜Ａｉ３の動作期間を特定する。そして、当該期間において第１Ｘクロック信号ＸＣＫ１、第１反転Ｘクロック信号ＸＣＫ１Ｂ、第２Ｘクロック信号ＸＣＫ２、および第２反転クロック信号ＸＣＫ２Ｂが制御単位回路Ｃｉから各シフトレジスタ単位回路Ａｉ１〜Ａｉ３に供給される。このように制御単位回路Ｃｉは、複数のシフトレジスタ単位回路Ａｉ１〜Ａｉ３をまとめて制御するので、データ線駆動回路２００の全体で見たとき制御単位回路の個数を大幅に削減することができる。
【００３２】
論理演算単位回路Ｂは、それぞれ、２段のシフトレジスタ単位回路Ａに対応している。具体的には、１番目のシフトレジスタ単位回路Ａ１１に対応する論理演算単位回路はなく、２番目以降のシフトレジスタ単位回路Ａに対応して論理演算単位回路Ｂが設けられている。図３において、論理演算単位回路Ｂ（ｍ−２）は、２ｍ−４、２ｍ−３番目のシフトレジスタ単位回路Ａ（ｉ−１）１、Ａ（ｉ−１）２に対応している。論理演算単位回路Ｂ（ｍ−１）は、２ｍ−２、２ｍ−１番目のシフトレジスタ単位回路Ａ（ｉ−１）３、Ａｉ１に対応している。論理演算単位回路Ｂｍは、２ｍ、２ｍ＋１番目のシフトレジスタ単位回路Ａｉ２、Ａｉ３に対応している。
【００３３】
論理演算単位回路Ｂｍは、各シフトレジスタ単位回路Ａｉ２、Ａｉ３の入力信号および出力信号に基づいて、サンプリング信号Ｓｍ１、Ｓｍ２、Ｓｍ３を生成する。なお、他の論理演算単位回路Ｂｍ−１、Ｂｍ−２も論理演算単位回路Ｂｍと同様の構成である。
【００３４】
図４は、回路ブロックＢＬｉの回路図である。各論理演算単位回路Ｂｍ−１〜Ｂｍは、第１のサンプリング信号生成手段５１０と、第２のサンプリング信号生成手段５２０と、を備える。第１のサンプリング信号生成手段５１０は、２ｍ−１番目のシフトレジスタ単位回路Ａｉ１からの第１の信号Ｐ１、２ｍ番目のシフトレジスタ単位回路Ａｉ２からの第２の信号Ｐ２、および、２ｍ＋１番目のシフトレジスタ単位回路Ａｉ３からの第３の信号Ｐ３が入力される。この第１のサンプリング信号生成手段５１０は、第１の信号Ｐ１を反転させた第１反転信号、第２の信号Ｐ２、および、第３の信号Ｐ３を反転させた第３反転信号の論理積を演算してサンプリング信号Ｓｍ２として出力する。具体的には、第１のサンプリング信号生成手段５１０は、第２の信号Ｐ２を反転させて第４の信号Ｐ２Ｂを出力するノット回路５１１と、第１の信号Ｐ１、第３の信号Ｐ３、および第４の信号Ｐ２Ｂをそれぞれ反転させ、これら反転させた出力信号の論理積を演算するノア回路５１２と、を有する。
【００３５】
第２のサンプリング信号生成手段５２０は、第１の信号Ｐ１および第２の信号Ｐ２の論理積、ならびに、第２の信号Ｐ２および第３の信号Ｐ３の論理積を演算して、それぞれサンプリング信号Ｓｍ１、Ｓｍ３として出力する。具体的には、第１の信号Ｐ１および第２の信号Ｐ２の論理積を演算するナンド回路５２１と、このナンド回路５２１からの信号を反転させて出力するノット回路５２２と、第２の信号Ｐ２および第３の信号Ｐ３の論理積を演算するナンド回路５２３と、このナンド回路５２３からの信号を反転させて出力するノット回路５２４と、を備える。
【００３６】
シフトレジスタ単位回路Ａｉ１〜Ａｉ３は、それぞれ、クロックドインバータ５０１〜５０４を備える。クロックドインバータ５０１〜５０４は、制御端子電圧がハイレベルのときに各入力信号を反転して出力し、制御端子電圧がローレベルのときに出力端子をハイインピーダンス状態にする。シフトレジスタ単位回路Ａｉ１において、クロックドインバータ５０１、５０２の各制御端子には、所定期間だけアクティブとなる、第２Ｘクロック信号ＸＣＫ２および第２反転クロック信号ＸＣＫ２Ｂが供給されるようになっている。シフトレジスタ単位回路Ａｉ２において、クロックドインバータ５０１、５０２の各制御端子には、所定期間だけアクティブとなる、第１反転Ｘクロック信号ＸＣＫ１Ｂおよび第１Ｘクロック信号ＸＣＫ１、が供給されるようになっている。シフトレジスタ単位回路Ａｉ３において、クロックドインバータ５０１、５０２の各制御端子には、所定期間だけアクティブとなる、第２Ｘクロック信号ＸＣＫ２および第２反転Ｘクロック信号ＸＣＫ２Ｂが供給されるようになっている。また、シフトレジスタ単位回路Ａｉ１〜Ａｉ３において、クロックドインバータ５０３の制御端子には、反転転送方向制御信号ＤＩＲＢが供給され、クロックドインバータ５０４の制御端子には、転送方向制御信号ＤＩＲが供給される。
【００３７】
転送方向制御信号ＤＩＲがハイレベルで反転転送方向制御信号ＤＩＲＢがローレベルの場合、クロックドインバータ５０３はハイインピーダンス状態となり、クロックドインバータ５０４はインバータとして機能する。したがって、転送方向制御信号ＤＩＲがハイレベルの場合には、シフトレジスタ単位回路Ａｉ１〜Ａｉ３は、図５（Ａ）に示す回路と等価である。逆に、転送方向制御信号ＤＩＲがローレベルで反転転送方向制御信号ＤＩＲＢがハイレベルの場合、クロックドインバータ５０４はハイインピーダンス状態となり、クロックドインバータ５０３はインバータとして機能する。したがって、転送方向制御信号ＤＩＲがローレベルの場合には、シフトレジスタ単位回路Ａｉ１〜Ａｉ３は、図５（Ｂ）に示す回路と等価である。
【００３８】
ここで、転送方向制御信号ＤＩＲの論理レベルがハイレベルの場合を想定する（図５（Ａ）を参照）。各シフトレジスタ単位回路Ａｉ１〜Ａｉ３のクロックドインバータ５０１には、第１制御信号Ｑ１、Ｑ２、Ｑ３が供給され、クロックドインバータ５０２には第２制御信号Ｑ１’、Ｑ２’Ｑ３’が供給される。第２制御信号Ｑ１’、Ｑ２’Ｑ３’の論理レベルは、第１制御信号Ｑ１、Ｑ２、Ｑ３の論理レベルを反転したものとなっている。
【００３９】
シフトレジスタ単位回路Ａｉ１において、第１制御信号Ｑ１がハイレベルのときクロックドインバータ５０１はＸ転送開始パルスＤＸを反転して出力する。このとき、第２制御信号Ｑ１’はローレベルとなるので、クロックドインバータ５０２の出力端子はハイインピーダンス状態となる。この場合には、Ｘ転送開始パルスＤＸがクロックドインバータ５０１とインバータ５０４とを介して出力される。一方、第２制御信号Ｑ１’がハイレベルのときクロックドインバータ５０２はＸ転送開始パルスＤＸを反転して出力する。このとき、第１制御信号Ｑ１はローレベルとなっているので、クロックドインバータ５０１の出力端子はハイインピーダンス状態となっている。この場合には、クロックドインバータ５０２とインバータ５０４とによってラッチ回路が構成されることになる。
【００４０】
すなわち、シフトレジスタ単位回路Ａｉ１〜Ａｉ３は、クロックドインバータ５０１および５０３から構成される第１論理回路と、クロックドインバータ５０２および５０４から構成される第２論理回路とを備えていると考えることができる。すなわち、転送方向制御信号ＤＩＲがハイレベルの場合（転送方向が左から右）、第１論理回路はクロックドインバータ５０１として機能し、第２論理回路はラッチ回路として機能する。また、反転転送方向制御信号ＤＩＲＢがハイレベルの場合（転送方向が右から左）、第１論理回路はラッチ回路として機能し、第２論理回路はクロックドインバータとして機能する。
【００４１】
説明を図４に戻す。制御単位回路Ｃｊは、ノア回路５３１、５３２、ナンド回路５３３、インバータ５３４、ならびに、トランスファーゲート５４１、５４２、５４３、５４４、５４５、５４６、５５１、５５２、５５３、５５４、５５５、５５６を備える。図６は、回路ブロックＢＬｉの動作を示すタイミングチャートである。但し、転送方向制御信号ＤＩＲがハイレベルで、左から右にＸ転送開始パルスＤＸが転送されるものとする。また、シフトレジスタ単位回路Ａｉ１の入力信号をＰ０（Ｘ転送開始パルスＤＸと同一）、シフトレジスタ単位回路Ａｉ１の出力信号をＰ１、シフトレジスタ単位回路Ａｉ２の出力信号をＰ２、シフトレジスタ単位回路Ａｉ３の出力信号をＰ３とする。
【００４２】
時刻Ｔ１において、信号Ｐ０がハイレベルになると、ノア回路５３１の出力信号がローレベルとなり、これに伴ってナンド回路５３３の出力信号がハイレベルになる。以下の説明では、ナンド回路５３３の出力信号をクロック制御信号ＣＴＬｉと称する。なお、「ＣＴＬ」に続く添え字「ｉ」は、回路ブロックを指定するものであり、次段の回路ブロックＢＬｉ＋１のクロック制御信号はＣＴＬ（ｉ＋１）となる。クロック制御信号ＣＴＬｉがアクティブ（ハイレベル）になると、トランスファーゲート５４１〜５４６がオン状態となり、第２反転Ｘクロック信号ＸＣＫ２Ｂ、第１反転Ｘクロック信号ＸＣＫ１Ｂ、および第２Ｘクロック信号ＸＣＫ２が信号Ｑ１、Ｑ２、Ｑ３として、各シフトレジスタ単位回路Ａｉ１〜Ａｉ３に供給されるとともに、第２反転Ｘクロック信号ＸＣＫ２Ｂ、第１Ｘクロック信号ＸＣＫ１、および第２Ｘクロック信号ＸＣＫ２が信号Ｑ１’、Ｑ２’、Ｑ３’として各シフトレジスタ単位回路Ａｉ１〜Ａｉ３に供給される。
【００４３】
これにより、信号Ｐ０→信号Ｐ１→信号Ｐ２→信号Ｐ３といったようにＸ転送開始パルスＤＸが順次転送される。ノア回路５３２には、信号Ｐ２が供給されるので、その出力信号は信号Ｐ２がハイレベルとなる時刻Ｔ２においてローレベルとなる。そして、時刻Ｔ３において信号Ｐ３がローレベルに遷移すると、ノア回路５３２の出力信号はハイレベルとなる。クロック制御信号ＣＴＬｉは、ナンド回路５３３によって生成されるので、ノア回路５３１、５３２の出力信号のうちいずれか一方がローレベルである期間にハイレベルとなる。このため、クロック制御信号ＣＴＬｉは時刻Ｔ１から時刻Ｔ３の期間にアクティブとなる。
【００４４】
そして、時刻Ｔ３を経過すると、クロック制御信号ＣＴＬｉは非アクティブとなるので、トランスファーゲート５４１〜５４６はオフ状態となる。一方、クロック制御信号ＣＴＬｉがアクティブの期間、オフ状態となっていたトランスファーゲート５５１〜５５６がオン状態となる。これによって、信号Ｑ１、Ｑ２、Ｑ３がローレベルとなり、信号Ｑ１’、Ｑ２’、Ｑ３’がハイレベルとなる。すると、各シフトレジスタ単位回路Ａｉ１〜Ａｉ３において、クロックドインバータ５０１がハイインピーダンス状態となるとともに、インバータ５０４とクロックドインバータ５０２とがラッチ回路を構成する。この結果、シフトレジスタ単位回路Ａｉ１〜Ａｉ３の各出力信号のレベルは、Ｘ転送開始パルスＤＸが再びハイレベルになるまで、ローレベルを維持する。換言すれば、回路ブロックＢＬｉは、Ｘ転送開始パルスＤＸが入来すると、これを自律的に検知してシフト動作を開始し、その動作が完了すると次のＸ転送開始パルスＤＸが入来するまで、動作を中止する。これによって、消費電力を削減することが可能となる。
【００４５】
また、制御単位回路Ｃｊは、複数のシフトレジスタ単位回路Ａｉ１〜Ａｉ３を一括して制御するので、各シフトレジスタ単位回路ごとに制御単位回路Ｃｊを設ける場合と比較して構成を簡易なものにすることができる。
【００４６】
また、上述した回路ブロックＢＬｉは正論理で構成したが、これを負論理で構成してもよい。すなわち、ノア回路５３１、５３２の代わりに２つのナンド回路を用いるとともに、ナンド回路５３３の代わりにノア回路を用いて、クロック制御信号をローレベルでアクティブとする。
【００４７】
＜１−４：走査線駆動回路＞
次に、走査線駆動回路１００について説明する。図７は、走査線駆動回路１００の構成を示すブロック図である。この図に示すように走査線駆動回路１００は、Ｙシフトレジスタ１０２、レベルシフタ１０３およびバッファ１０４を備える。Ｙシフトレジスタ１０２は、第１Ｘクロック信号ＸＣＫ１、第１反転Ｘクロック信号ＸＣＫ１Ｂ、第２Ｘクロック信号ＸＣＫ２、第２反転Ｘクロック信号ＸＣＫ２Ｂの代わりに、Ｙクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢが供給される点、およびシフトの段数を除いて、上述したデータ線駆動回路２００と同様に構成されている。したがって、走査線駆動回路１００は、上述したデータ線駆動回路２００と同様に、回路規模が小さくて済む。
【００４８】
レベルシフタ１０３は、Ｙシフトレジスタ１０２の各出力信号のレベルをシフトして走査線２を駆動するのに適したレベルに変換している。また、バッファ１０４は、レベルシフタ１０３の各出力信号をローインピーダンスに変換し、走査信号Ｙ１、Ｙ２、…Ｙｍとして各走査線２に出力する。なお、この走査線駆動回路１００において、Ｙシフトレジスタ１０２として負論理で構成されたものを適用してもよいことは勿論である。
【００４９】
本実施形態によれば、以下のような効果がある。シフトレジスタ単位回路Ａを２つ増加させる毎に、出力されるサンプリング信号Ｓを３つ増加させることができる。つまり、２ｎ＋１段のシフトレジスタ単位回路Ａからの出力信号Ｐ１、Ｐ２、Ｐ３を論理演算することにより、３ｎ個のサンプリング信号Ｓを生成できる。よって、データ線駆動回路２００を構成するシフトレジスタ単位回路Ａの段数を低減でき、結果的として、データ線駆動回路２００の消費電力を低減して、高速動作を実現できる。
【００５０】
第１のサンプリング信号生成手段５１０を、ノット回路５１１およびノア回路５１２で構成したので、正論理で動作する第１のサンプリング信号生成手段を構成できる。クロック信号を、従来のクロック信号に比べて周波数が低い第１Ｘクロック信号ＸＣＫ１および第２Ｘクロック信号ＸＣＫ２で構成した。よって、クロック周波数が減少したので、データ線駆動回路２００にクロックを供給する制御回路の消費電力を低減できる。転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢを用いて、Ｘ転送開始パルスＤＸの転送方向を制御したので、例えば、画像信号４０Ｒ、４０Ｇ、４０Ｂの供給順序を変更せずに、液晶の表示画像を左右や上下に反転できる。
【００５１】
制御単位回路Ｃを設けて、動作しているシフトレジスタ単位回路Ａにのみ、第１Ｘクロック信号ＸＣＫ１、第１反転Ｘクロック信号ＸＣＫ１Ｂ、第２Ｘクロック信号ＸＣＫ２、および第２反転クロック信号ＸＣＫ２Ｂを供給したので、動作しないシフトレジスタ単位Ａ回路に無駄に信号を供給するのを防止でき、消費電力を低減できる。制御回路を複数の単位制御回路Ｃに分割し、この単位制御回路Ｃで、グループ化されたシフトレジスタ単位回路Ａ毎に、第１Ｘクロック信号ＸＣＫ１、第１反転Ｘクロック信号ＸＣＫ１Ｂ、第２Ｘクロック信号ＸＣＫ２、および第２反転クロック信号ＸＣＫ２Ｂを供給した。したがって、シフトレジスタ単位回路Ａを個別に選択する必要がないので、制御回路の回路面積を削減できる。
【００５２】
＜１−５：液晶パネルの構成例＞
次に、上述した電気的構成に係る電気光学装置１の全体構成について図８および図９を参照して説明する。ここで、図８は、電気光学装置１の構成を示す斜視図であり、図９は、図８におけるＡ−Ａ断面図である。液晶パネルＡＡは、画素電極６等が形成されたガラスや半導体等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを備え、これら素子基板１５１および対向基板１５２の間隙に液晶１５５が封入されている。
【００５３】
対向基板１５２の外周部には、素子基板１５１および対向基板１５２の間隙を封止するシール部材１５４が設けられている。このシール部材１５４は、素子基板１５１および対向基板１５２とともに、液晶１５５が封入される空間を形成する。シール部材１５４には、素子基板１５１および対向基板１５２の間隔を保持するため、スペーサ１５３が混入されている。なお、シール部材１５４には、液晶１５５を封入するための開口部が形成されており、この開口部は、液晶１５５の封入後に封止材１５６で封止されている。
【００５４】
ここで、素子基板１５１の対向面であって、シール部材１５４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、タイミング発生回路３００からの各種信号や画像信号４０Ｒ、４０Ｇ、４０Ｂを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられ、特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。
【００５５】
くわえて、素子基板１５１および対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Tape  Automated  Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip  On  Grass）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００５６】
＜２．応用例＞
（１）上述した実施形態では、回路ブロックＢＬｉにおいて、論理演算単位回路Ｂｍを第１のサンプリング信号生成手段５１０を、ノット回路５１１およびノア回路５１２で構成したが、これに限らず、図１０に示すように、２つのノア回路６１１、６１２で構成してもよい。すなわち、第１のサンプリング信号生成手段６１０は、第１の信号Ｐ１、第２の信号Ｐ２、および第３の信号Ｐ３の論理和を演算して反転させ、第５の信号として出力する第１のノア回路６１１と、第１の信号Ｐ１、第３の信号Ｐ３、および第５の信号をそれぞれ反転させ、これら反転させた出力信号の論理積を演算して、サンプリング信号として出力する第２のノア回路６１２とを有する。
【００５７】
（２）上述した実施形態では、第１Ｘクロック信号ＸＣＫ１と第１反転Ｘクロック信号ＸＣＫ１Ｂ、第２Ｘクロック信号ＸＣＫ２、および第２反転Ｘクロック信号ＸＣＫ２Ｂを各回路ブロックＢＬ１〜ＢＬｊに供給したが、これに限らない。すなわち、第１Ｘクロック信号および第２Ｘクロック信号のみを供給し、各回路ブロックの内部において、第１反転Ｘクロック信号および第２反転Ｘクロック信号を生成してもよい。
【００５８】
（３）上述した実施形態では、各回路ブロックＢＬ１〜ＢＬｊに、３個のシフトレジスタ単位回路を設けたが、これに限らず、回路ブロックに含まれるシフトレジスタ単位回路の数は、適宜決められてよい。
【００５９】
また、回路ブロックに含まれるシフトレジスタ単位回路の数は一定でなくてもよい。例えば、３個のシフトレジスタ単位回路を含む回路ブロックと４個のシフトレジスタ単位回路を含む回路ブロックが混在してもよい。１個の回路ブロックに含まれるシフトレジスタ単位回路の数を単位回路数Ｎとすると、単位回路数Ｎを任意にすることによって、データ線の本数で単位か色数Ｎが割り切れない場合にも柔軟に対応することができる。例えば、データ線の本数が３６２本であり、回路ブロックの単位回路数Ｎが「４」のみの場合、総てのデータ線を回路ブロックに接続することができない。この場合に、Ｎ＝４の回路ブロックを８９個、Ｎ＝３の回路ブロックを２個用いることによって、３６２本のデータ線に対応することができる。
【００６０】
また、制御単位回路を設けず、１つの制御回路で全てのシフトレジスタ単位回路を制御してもよい。例えば、１つの制御回路で、シフトレジスタ単位回路の入力信号および出力信号に基づいて、シフト単位回路のうちいずれかが動作している動作時間を特定し、この動作しているシフト単位回路にのみ、第１Ｘクロック信号、第２Ｘクロック信号、第１反転Ｘクロック信号および第２反転Ｘクロック信号を供給してもよい。
【００６１】
（４）上述した実施形態では、転送方向を指示する転送方向制御信号ＤＩＲおよび反転転送方向制御信号ＤＩＲＢを用いて、Ｘ転送開始パルスＤＸの転送方向を制御したが、これに限らない。すなわち、転送方向を予め設定して、シフトレジスタ単位回路Ａを、図５（Ａ）または図５（Ｂ）に示す構成としてもよい。
【００６２】
（５）上述した実施形態においては液晶を備えた電気光学装置を例示したが、液晶以外の電気光学物質を用いた電気光学装置にも本発明は適用される。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機ＥＬ（Electro  Luminescent）や発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
【００６３】
＜３．電子機器＞
次に、上述した実施形態および応用例に係る電気光学装置１を適用した電子機器について説明する。図１１に、電気光学装置１を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１はデータ線駆動回路２００の構成が簡略化されるので、狭ピッチで高精細な画像を表示することができる。
【００６４】
図１２に、電気光学装置１を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示ユニットとしての電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。図１３に、電気光学装置１を適用した情報携帯端末（ＰＤＡ：Personal  Digital  Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン３００１および電源スイッチ４００２、ならびに表示ユニットとしての電気光学装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表示される。
【００６５】
なお、電気光学装置１が適用される電子機器としては、図１１〜図１３に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１が適用可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態に係るシフトレジスタが適用された電気光学装置の全体構成を示す斜視図である。
【図２】前記シフトレジスタの構成を示すブロック図である。
【図３】前記シフトレジスタを構成する一部の回路ブロックのブロック図である。
【図４】前記回路ブロックの回路図である。
【図５】（Ａ）は転送制御方向がハイレベルの場合におけるシフト単位回路の等価回路図であり、（Ｂ）は転送制御方向がローレベルの場合におけるシフト単位回路の等価回路図である。
【図６】前記回路ブロックのタイミングチャートである。
【図７】前記電気光学装置の走査線駆動回路の構成を示すブロック図である。
【図８】前記電気光学装置の構造を説明するための斜視図である。
【図９】前記電気光学装置の構造を説明するためのＡ−Ａ断面図である。
【図１０】前記シフトレジスタを構成する論理演算単位回路の他の構成例を示す回路図である。
【図１１】上述した電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図１２】上述した電気光学装置を適用した携帯電話機の構成を示す斜視図である。
【図１３】上述した電気光学装置を適用した情報携帯端末の構成を示す斜視図である。
【符号の説明】
【００６７】
２００…データ線駆動回路（シフトレジスタ）、Ａｉ１〜Ａｉ３…シフトレジスタ単位回路（シフト単位回路）、Ｃｉ…制御単位回路（制御回路）、５１０…第１のサンプリング信号生成手段、５２０…第２のサンプリング信号生成手段、５１１…ノット回路、５１２…ノア回路、６１１…第１のノア回路、６１２…第２のノア回路、ＤＸ…Ｘ転送開始パルス、ＸＣＫ１…第１Ｘクロック信号（第１クロック信号）、ＸＣＫ１Ｂ…第１反転Ｘクロック信号（第１反転クロック信号）、ＸＣＫ２…第２Ｘクロック信号（第２クロック信号）、ＸＣＫ２Ｂ…第２反転Ｘクロック信号（第２反転クロック信号）、Ｐ１…第１の信号、Ｐ２…第２の信号、Ｐ３…第３の信号、Ｐ２Ｂ…第４の信号、Ｓｍ１〜Ｓｍ３…サンプリング信号。
【図１】
2006107566.tif 000003
【図２】
2006107566.tif 000004
【図３】
2006107566.tif 000005
【図４】
2006107566.tif 000006
【図５】
2006107566.tif 000007
【図６】
2006107566.tif 000008
【図７】
2006107566.tif 000009
【図８】
2006107566.tif 000010
【図９】
2006107566.tif 000011
【図１０】
2006107566.tif 000012
【図１１】
2006107566.tif 000013
【図１２】
2006107566.tif 000014
【図１３】
2006107566.tif 000015