(57)【要約】【課題】  ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることが可能な半導体装置を提供する。【解決手段】  半導体装置は、入力信号を駆動するドライブトランジスタＤ１と、ドライブトランジスタＤ１に接続されるロードトランジスタＬ１とからなるソースフォロアアンプを有し、ロードトランジスタＬ１のゲートには、可変のバイアス電圧が印加される。また、半導体装置１は、さらにドライブトランジスタＤ１の出力を駆動するための終段のロードトランジスタＬ２と、ドライブトランジスタＤ２に接続される負荷回路（ロードトランジスタＬ２）とからなる終段の第２ソースフォロアアンプを有し、ロードトランジスタＬ２のゲートには、ロードトランジスタＬ２の抵抗値を変えるための可変のバイアス電圧が印加される。【選択図】        図１
2006042139.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を駆動する第１ドライブトランジスタと、当該第１ドライブトランジスタに接続される第１ロードトランジスタとからなる初段ソースフォロアアンプと、
前記第１ドライブトランジスタの出力を駆動するための第２ドライブトランジスタと、前記第２ドライブトランジスタに接続される負荷回路とからなる終段ソースフォロアアンプとを備え、
前記第１ロードトランジスタのゲートには、可変のバイアス電圧が印加され、前記負荷回路には、当該負荷回路の動作抵抗値を変えるための可変の制御電圧が印加される
ことを特徴とする半導体装置。
【請求項２】
前記負荷回路は、第２ロードトランジスタであり、
前記第２ロードトランジスタのゲートには、当該第２ロードトランジスタの抵抗値を変えるための可変のバイアス電圧が印加される
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記負荷回路は、並列接続される複数の第２ロードトランジスタであり、
前記各第２ロードトランジスタのゲートには、当該第２ロードトランジスタの抵抗値を変えるための可変のバイアス電圧がそれぞれ印加される
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記負荷回路は、並列接続される第２ロードトランジスタおよび定電流回路であり、
前記第２ロードトランジスタのゲートには、当該第２ロードトランジスタの抵抗値を変えるための可変のバイアス電圧が印加され、
前記定電流回路には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加される
ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記負荷回路は、定電流回路であり、
前記定電流回路には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加される
ことを特徴とする請求項１記載の半導体装置。
【請求項６】
前記定電流回路は、半導体装置の外部に設けられる
ことを特徴とする請求項４または５記載の半導体装置。
【請求項７】
前記定電流回路は、定電流素子と、当該定電流素子に接続される抵抗とからなり、
前記定電流素子には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加される
ことを特徴とする請求項４〜６のいずれか１項記載の半導体装置。
【請求項８】
前記定電流素子は、バイポーラトランジスタである
ことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記定電流素子は、ＭＯＳトランジスタである
ことを特徴とする請求項７記載の半導体装置。
【請求項１０】
前記抵抗は、複数の抵抗素子から構成され、
前記各抵抗素子のいずれかを選択することにより抵抗値を変える
ことを特徴とする請求項７記載の半導体装置。
【請求項１１】
前記初段ソースフォロアアンプと前記終段ソースフォロアの間に前記第１のドライブトランジスタを駆動するためのソースフォロアアンプをさらに備える
ことを特徴とする請求項１〜１０のいずれか１項記載の半導体装置。
【請求項１２】
請求項１から１１のいずれか１項に記載の半導体装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子のアンプ装置等に好適なソースフォロアアンプを有する半導体装置およびカメラに関する。
【背景技術】
【０００２】
近年、携帯電話機等の携帯端末装置においては、ＣＣＤイメージセンサや、ＭＯＳイメージセンサ等により構成されるデジタルカメラが搭載されており、このデジタルカメラにより、静止画や動画を撮影できるようになっている。この場合、動画撮影時の画素信号については、複数の画像を連続的に撮影するためにその画素信号の周波数を高くすることが要求されるが、静止画撮影時においては、その画素信号の周波数は低くてもよい。このため、例えば、同一ＣＣＤで駆動周波数を可変にする場合に、アンプノイズと消費電力の観点からソースフォロアアンプにおける周波数帯域幅を必要最小限に抑えることが望ましい。このため、最終段を含む後段のロードトランジスタのゲート電極に印加するバイアスを可変にすることによりコンダクタンスを変化させ、周波数帯域幅を調整する半導体装置が従来から考えられている（例えば、特許文献１。）。
【０００３】
図８は、従来の半導体装置を示す回路図である。
図８に示されるように、従来の半導体装置９００は、３段のソースフォロアアンプで構成される。１段目（初段）ソースフォロアアンプは、ドライブトランジスタＤ１と、ロードトランジスタＬ１とから構成され、２段目（終段の１つ前の段）ソースフォロアアンプは、ドライブトランジスタＤ２と、ロードトランジスタＬ２とから構成され、３段目（終段）ソースフォロアアンプは、ドライブトランジスタＤ３と、ロードトランジスタＬ３とから構成される。なお、これらのドライブトランジスタＤ１，Ｄ２，Ｄ３およびロードトランジスタＬ１，Ｌ２，Ｌ３は、ＭＯＳトランジスタで構成される。
【０００４】
各段ソースフォロアアンプにおけるドライブトランジスタＤ１，Ｄ２，Ｄ３のドレインは、電源供給端子ＶＤＤにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタＬ１，Ｌ２，Ｌ３のソースは、接地端子ＧＮＤにそれぞれ接続される。
【０００５】
１段目ソースフォロアアンプにおけるドライブトランジスタＤ１のソースは、ロードトランジスタＬ１のドレインに接続されるとともに、２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のゲートに接続される。ドライブトランジスタＤ１のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Ｖｉｎに接続される。
【０００６】
２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のソースは、ロードトランジスタＬ２のドレインと接続されるとともに、３段目ソースフォロアアンプにおけるドライブトランジスタＤ３のゲートに接続される。
【０００７】
３段目ソースフォロアアンプにおけるドライブトランジスタＤ３のソースは、ロードトランジスタＬ３のドレインと接続されるとともに、信号を外部に取り出すために出力端子Ｖｏｕｔに接続される。
【０００８】
また、１段目ソースフォロアアンプにおけるロードトランジスタＬ１のゲートは、接地端子ＧＮＤに接続される。これに対して、２段目、３段目ソースフォロアアンプにおけるロードトランジスタＬ２．Ｌ３のゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧが共通に印加される。これにより、消費電力と帯域を連続的に変更できるようになっている。
【０００９】
ここで、１段ソースフォロアアンプにおいて、ドライブトランジスタＤの移動度をμＤ、ゲート幅をＷＤ、ゲート長をＬＤ、ゲート容量をＣｏｘＤ、しきい値電圧をＶｔＤ、入力電圧をＶｉ、出力電圧をＶｏとすると、ドライブトランジスタＤの相互コンダクタンスｇｍＤは、（１）式で表される。
【００１０】
ｇｍＤ＝μＤ・ＣｏｘＤ・（ＷＤ／ＬＤ）・（Ｖｉ−Ｖｏ−ＶｔＤ）        …（１）
また、ソースフォロアアンプの出力の負荷容量をＣとすると、増幅率が直流成分の増幅率と比較して３ｄＢ低下する周波数として定義される帯域ｆｔは、（２）式で表される。
【００１１】
ｆｔ＝２・π・ｇｍＤ／Ｃ                                              …（２）
なお、負荷容量Ｃは、次段ドライブトランジスタ入力容量や、配線容量等から成っている。また、最終段は外部回路と接続することから、他段より負荷容量が大きくなる。
【００１２】
また、ロードトランジスタＬの移動度をμＬ、ゲート幅をＷＬ、ゲート長をＬＬ、ゲート容量をＣｏｘＬ、しきい値電圧をＶｔＬ、ゲートソース間の電圧をＶｇｓＬとすると、消費電流Ｉは、定電流源として機能しているロードトランジスタＬにより決定され、（３）式で表される。
【００１３】
Ｉ＝（１／２）・μＬ・ＣｏｘＬ・（ＷＬ／ＬＬ）・（ＶｇｓＬ−ＶｔＬ）２…（３）
また、ドライブトランジスタＤのバックゲートの相互コンダクタンスをｇｍｂ、ドライブトランジスタＤのコンダクタンスをｇｄｓＤ、ロードトランジスタＬのコンダクタンスをｇｄｓＬとすると、ゲインＧは、（４）式で表される。
【００１４】
Ｇ＝ｇｍＤ／（ｇｍＤ＋ｇｍｂ＋ｇｄｓＤ＋ｇｄｓＬ）                    …（４）
さらに、（４）式に（１）式、（３）式を代入する際に、分母のＷＤの係数をａ、ＷＬの係数をｂ、分子のＷＤの係数をｃとすると、ゲインＧは、（５）式で表すことができる。
【００１５】
Ｇ＝（ｃ・ＷＤ）／（ａ・ＷＤ＋ｂ・ＷＬ）                              …（５）
また、ソースフォロアアンプの出力電圧Ｖｏの動作点は、ドライブトランジスタＤとロードトランジスタＬの抵抗比で決まる。
【００１６】
一般に、ソースフォロアアンプは、出力インピーダンス低減のために、出力信号の外部取り出し部に何段か重ねて用いられる。
このような多段ソースフォロアアンプにおいては、最前段から順次ドライブトランジスタＤのＷＤ／ＬＤを大きくすることにより（１）式に示すｇｍＤを大きくすることで、後段にいくほど負荷容量が大きくなるという事実に対し、（２）式に示す帯域がほぼ一定になるようにする（帯域一定化技術）。
【００１７】
ただし、その場合には、ドライブトランジスタＤのＷＤ／ＬＤだけ大きくなると、動作点がずれるため、ロードトランジスタＬのＷＬ／ＬＬも増加させるので、（３）式よりも消費電流が増加する。また、消費電流は後段にいくほど大きくなっていく。
【００１８】
したがって、静止画を撮像する場合には、余分な電流は後段付近で節約するのが効率的である。
ところで、消費電流を低減する方法の１つとして、後段のロードトランジスタのゲートバイアスを可変にすることにより、消費電流と帯域を調節する方法がある。
【００１９】
消費電流は、（３）式にしたがってゲートバイアスにより変更できることがわかる。帯域は、電流が変化するとソースフォロアアンプの出力の動作点Ｖｏが変化し、相互コンダクタンスが変化するため、（２）式より変更できることがわかる。この場合には、ゲインと動作点も変化するため、両者の変化が許容範囲内で可変となるが、後に図９〜図１２で示すごとくこの変化は小さいため、かなり広い範囲にわたって可変となる。また、線形性に関しては、動作点が低すぎたり高すぎると、入出力特性の線形領域が減少するが、多段アンプの動作点は一般に後段にいくほど低くなるため、後段近くのロードトランジスタゲートを可変とした場合に、動作点が高い方の線形性のリミットを考慮する必要はない。低い方のリミットは、前述のごとく動作点の変化が小さいため、かなり広い範囲で可変できる。このため、３段ソースフォロアアンプでもって帯域を低下させた場合には、同じ帯域のアンプを２段で構成するよりも消費電流を小さくすることができる。
【００２０】
これは、３段にすると、最後段ではない２段目の負荷容量が小さくなる（最後段の負荷容量は外部容量となるので大きい）ために、２段目の消費電流を小さくできることによる。
【００２１】
しかも、３段目のドライブトランジスタの相互コンダクタンスが、帯域一定化技術の記載内容から明らかなように、２段目のドライブトランジスタよりも大きいこと、即ち、前述の（２）式で決まる帯域が２段で構成した場合よりも大きくなることにより、その余裕分消費電流を小さくできるためである。
【００２２】
ここで、従来の半導体装置９００の特性を検証する。各トランジスタのゲート幅（μｍ）／ゲート長（μｍ）は、ドライブトランジスタについては１段目から８／４、８０／４および８００／４．５、ロードトランジスタについては１段目から１０／２６、１１０／１０、および１５０／１０である。
【００２３】
２段目と３段目のロードトランジスタのゲートバイアスＬＧを−５〜０Ｖまで振った場合の出力を図９に、２段目消費電流を図１０に、３段目消費電流を図１１に、３ｄＢダウン周波数を図１２に示す。
【００２４】
３ｄＢダウン周波数は、図１２を参照すると、−５Ｖのときに４３ＭＨｚであり、０Ｖのときに１４５ＭＨｚである。そのとき消費電流はそれぞれ、１ｍＡ、１０ｍＡとなっている。ゲインや動作点の変動は、許容範囲である。また、２段のソースフォロアアンプの特性と比較すると、同帯域で消費電流が５ｍＡから１ｍＡに低減していることがわかる。
【特許文献１】特許第２７９５３１４号公報（第１−１０頁、第５図）
【発明の開示】
【発明が解決しようとする課題】
【００２５】
ところで、近年ではイメージセンサの高画素化が進み、高画素数での動画撮影などにより画素信号の周波数がさらにアップされつつある。
しかしながら、従来の半導体装置では、後段ソースフォロアアンプでの帯域および消費電流の調整が行えるものの、初段ソースフォロアアンプの帯域を変えたり、消費電流を変えることができないため、ソースフォロアアンプ全段での帯域および消費電流の調整が行えなえない。この結果、初段ソースフォロアアンプの帯域を通常の動画撮影に合わせておくと、高画素数での動画撮影などで画素信号の周波数がさらにアップされたような場合、この画素信号を正常に伝送することができない。この反対に、初段ソースフォロアアンプの帯域が高画素数での動画撮影などの高い周波数に合わせておくと、通常の動画像撮影時や、静止画撮影時における初段ソースフォロアアンプでの消費電流の無駄が多い。
【００２６】
つまり、従来の半導体装置では、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることができないという問題がある。
【００２７】
そこで、上述の技術的課題を解決し、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記目的を達成するために、本発明に係る半導体装置は、入力信号を駆動する第１ドライブトランジスタと、当該第１ドライブトランジスタに接続される第１ロードトランジスタとからなる初段ソースフォロアアンプと、前記第１ドライブトランジスタの出力を駆動するための第２ドライブトランジスタと、前記第２ドライブトランジスタに接続される負荷回路とからなる終段ソースフォロアアンプとを備え、前記第１ロードトランジスタのゲートには、可変のバイアス電圧が印加され、前記負荷回路には、当該負荷回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とする。
【００２９】
これにより、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることが可能となる。
また、本発明に係る半導体装置においては、前記負荷回路は、第２ロードトランジスタであり、前記第２ロードトランジスタのゲートには、当該第２ロードトランジスタの抵抗値を変えるための可変のバイアス電圧が印加されることを特徴とすることができる。
【００３０】
また、本発明に係る半導体装置においては、前記負荷回路は、並列接続される複数の第２ロードトランジスタであり、前記各第２ロードトランジスタのゲートには、当該第２ロードトランジスタの抵抗値を変えるための可変のバイアス電圧がそれぞれ印加されることを特徴とすることができる。
【００３１】
これにより、各第２ロードトランジスタの一部のＯＮ／ＯＦＦで電流を増加させることができるため、例えば各第２ロードトランジスタのバイアス電圧が等しいとすれば、各第２ロードトランジスタについてはドレインコンダクタンスは増大せず、ゲイン低下を少なくすることができる。また、一部の第２ロードトランジスタのバイアス電圧を固定とし、残りの第２ロードトランジスタのバイアス電圧を可変とすることにより、様々な周波数帯域に対応することができる。また、２つの第２ロードトランジスタのトランジスタサイズを異なるように設定すれば、各バイアス電圧のＯＮ／ＯＦＦの組み合わせにより、周波数帯域幅の４値切り替えが可能である。また、各バイアス電圧の上げ／下げによりそれ以上も可能である。
【００３２】
また、本発明に係る半導体装置においては、前記負荷回路は、並列接続される第２ロードトランジスタおよび定電流回路であり、前記第２ロードトランジスタのゲートには、当該第２ロードトランジスタの抵抗値を変えるための可変のバイアス電圧が印加され、前記定電流回路には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とすることができる。
【００３３】
これにより、定電流回路の定電流性がよいので、内蔵ロードトランジスタよりもコンダクタンス増大幅が抑制され、ゲイン低下を少なくすることができる。
また、本発明に係る半導体装置においては、前記負荷回路は、定電流回路であり、前記定電流回路には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とすることができる。
【００３４】
これによっても、定電流回路の定電流性がよいので、内蔵ロードトランジスタよりもコンダクタンス増大幅が抑制され、ゲイン低下を少なくすることができる。
また、本発明に係る半導体装置においては、前記定電流回路は、半導体装置の外部に設けられることを特徴とすることもできる。
【００３５】
また、本発明に係る半導体装置においては、前記定電流回路は、定電流素子と、当該定電流素子に接続される抵抗とからなり、前記定電流素子には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とすることもできる。
【００３６】
また、本発明に係る半導体装置においては、前記定電流素子は、バイポーラトランジスタであることを特徴としてもよい。
また、本発明に係る半導体装置においては、前記定電流素子は、ＭＯＳトランジスタであることを特徴としてもよい。
【００３７】
また、本発明に係る半導体装置においては、前記抵抗は、複数の抵抗素子から構成され、前記各抵抗素子のいずれかを選択することにより抵抗値を変えることを特徴とすることもできる。
【００３８】
また、本発明に係る半導体装置においては、前記初段ソースフォロアアンプと前記終段ソースフォロアの間に前記第１のドライブトランジスタを駆動するためのソースフォロアアンプをさらに備えることを特徴とすることもできる。
【００３９】
なお、上記に記載の半導体装置を備えることを特徴とするカメラとして構成してもよい。
【発明の効果】
【００４０】
以上の説明から明らかなように、本発明に係る半導体装置によれば、従来のように画素信号を正常に伝送することができないといった事態の発生や、通常の動画像撮影時や、静止画撮影時における初段ソースフォロアアンプでの消費電流の無駄の発生を防止することができ、バイアス電圧ＬＧ１，ＬＧ２を適宜変えることにより、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることができる。
【００４１】
よって、本発明により、高画質の動画撮影時から静止画撮影時まで広範囲に適応的に対応でき、デジタルカメラを備えた携帯端末が普及してきた今日における本願発明の実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の構成を示す回路図である。なお、同図において、従来例と同一あるいは同様の部分には、同符号が付されている。
【００４３】
図１に示されるように、本発明の実施の形態１に係る半導体装置１は、２段のソースフォロアアンプで構成される。
１段目（初段）ソースフォロアアンプは、ドライブトランジスタＤ１と、ロードトランジスタＬ１とから構成され、第２段（終段）ソースフォロアアンプは、ドライブトランジスタＤ２と、ロードトランジスタＬ２とから構成される。なお、これらのドライブトランジスタＤ１，Ｄ２およびロードトランジスタＬ１，Ｌ２は、ＭＯＳトランジスタで構成される。
【００４４】
各段ソースフォロアアンプにおけるドライブトランジスタＤ１，Ｄ２のドレインは、電源供給端子ＶＤＤにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタＬ１，Ｌ２のソースは、接地端子ＧＮＤにそれぞれ接続される。
【００４５】
１段目ソースフォロアアンプにおけるドライブトランジスタＤ１のソースは、ロードトランジスタＬ１のドレインに接続されるとともに、２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のゲートに接続される。ドライブトランジスタＤ１のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Ｖｉｎに接続される。
【００４６】
２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のソースは、ロードトランジスタＬ２のドレインと接続されるとともに、出力端子Ｖｏｕｔに接続される。
ロードトランジスタＬ１のゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧ１が印加される。さらに、ロードトランジスタＬ２のゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧ２が印加される。このバイアス電圧ＬＧ１，ＬＧ２により、消費電力と帯域を連続的に変更できるようになっている。
【００４７】
つまり、この半導体装置１を従来の半導体装置９００と比較すると、ソースフォロアアンプが３段から２段に変更されただけでなく、初段ソースフォロアアンプにおけるロードトランジスタのバイアス電圧ＬＧ１が可変で、しかも初段と２段目ソースフォロアアンプにおけるロードトランジスタＬ１，Ｌ２のバイアス電圧ＬＧ１，ＬＧ２が個別に可変である点が大きく異なっている。なお、このバイアス電圧ＬＧ１，ＬＧ２は、半導体装置１外部で生成して印加してもよく、半導体装置１内部で生成して印加してもよい。
【００４８】
このため、本半導体装置１によれば、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
【００４９】
すなわち、高画素数での動画撮影などで画素信号の周波数がさらにアップされたような場合、バイアス電圧ＬＧ１，ＬＧ２を上げ、ロードトランジスタＬ１，Ｌ２の相互コンダクタンスを大きくし、１段目および２段目ソースフォロアアンプの帯域および消費電流を上げる。また、通常の動画像撮影時には、その動画像の周波数に合わせてバイアス電圧ＬＧ１，ＬＧ２を下げ、ロードトランジスタＬ１，Ｌ２の相互コンダクタンスを小さくし、１段目および２段目ソースフォロアアンプの帯域および消費電流を下げる。さらに、静止画撮影時には、その静止画像の転送周波数に合わせてバイアス電圧ＬＧ１，ＬＧ２をさらに下げ、ロードトランジスタＬ１，Ｌ２の相互コンダクタンスをさらに小さくし、１段目および２段目ソースフォロアアンプの帯域および消費電流をさらに下げる。なお、ＬＧ１≧ＬＧ２であるのが好ましい。
【００５０】
したがって、半導体装置１によれば、従来のように画素信号を正常に伝送することができないといった事態の発生や、通常の動画像撮影時や、静止画撮影時における初段ソースフォロアアンプでの消費電流の無駄の発生を防止することができ、バイアス電圧ＬＧ１，ＬＧ２を適宜変えることにより、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることができる。
【００５１】
なお、上記実施の形態１では、ロードトランジスタＬ１とＬ２のバイアス電圧を個別に可変できるようにしたが、ロードトランジスタＬ１，Ｌ２の上げ下げの傾向が同じであるので、バイアス電圧共通に可変できるようにしてもよい。
【００５２】
また、上記実施の形態１では半導体装置１を２段のソースフォロアアンプで構成したが、１段のソースフォロアアンプで構成してもよく、３段以上のソースフォロアアンプで構成してもよい。
【００５３】
（実施の形態２）
次いで本発明の実施の形態２に係る半導体装置について説明する。
図２は、本発明の実施の形態２に係る半導体装置の構成を示す回路図である。なお、同図において、従来例および実施形態１と同一あるいは同様の部分には、同じ番号が付されている。
【００５４】
この実施の形態２の半導体装置２が実施形態１と相違する点は、２段目ソースフォロア型アンプのロードトランジスタが複数（図示２つ）個で構成されている点にある。すなわち、第２段（終段）ソースフォロアアンプにおけるロードトランジスタがロードトランジスタＬ２ａと、このロードトランジスタＬ２ａに並列に接続されるロードトランジスタＬ２ｂとから構成される。
【００５５】
つまり、図２に示されるように、半導体装置２は、２段のソースフォロアアンプと、２段目ソースフォロアアンプにおけるロードトランジスタＬ２ａに並列に接続されるロードトランジスタＬ２ｂとで構成される。
【００５６】
１段目（初段）ソースフォロアアンプは、ドライブトランジスタＤ１と、ロードトランジスタＬ１とから構成され、２段目ソースフォロアアンプは、ドライブトランジスタＤ２と、ロードトランジスタＬ２ａ，Ｌ２ｂとから構成される。
【００５７】
各段ソースフォロアアンプにおけるドライブトランジスタＤ１，Ｄ２のドレインは、電源供給端子ＶＤＤにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタＬ１，Ｌ２ａ，Ｌ２ｂのソースは、接地端子ＧＮＤにそれぞれ接続される。
【００５８】
１段目ソースフォロアアンプにおけるドライブトランジスタＤ１のソースは、ロードトランジスタＬ１のドレインに接続されるとともに、２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のゲートに接続される。ドライブトランジスタＤ１のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Ｖｉｎに接続される。
【００５９】
２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のソースは、ロードトランジスタＬ２ａ，Ｌ２ｂのドレインとそれぞれ接続されるとともに、信号を外部に取り出すための出力端子Ｖｏｕｔに接続される。
【００６０】
ロードトランジスタＬ１．Ｌ２ａのゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧａが印加される。また、ロードトランジスタＬ２ｂのゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧｂが印加される。
【００６１】
すなわち、この実施の形態２の半導体装置２が従来例と異なる点は、ソースフォロアアンプが２段で、２段目ソースフォロアアンプにおけるロードトランジスタＬ２ａに並列に接続されるロードトランジスタＬ２ｂを備え、初段と２段目ソースフォロアアンプにおけるロードトランジスタＬ１，Ｌ２ａのバイアス電圧ＬＧａが共通に可変で、ロードトランジスタＬ２ｂのバイアス電圧が初段および２段目のロードトランジスタのバイアス電圧と独立に（個別に）可変であることである。
【００６２】
このため、本半導体装置２によれば、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
【００６３】
しかも、ロードトランジスタＬ２ａ，Ｌ２ｂの相互コンダクタンスを変更することなしに２段目ソースフォロアアンプの消費電流を変えることができ、ロードトランジスタＬ２ａ，Ｌ２ｂの合成抵抗を小さくすることができるので、従来例よりもゲインの低下が少ないまま、信号の立ち下がり特性を改善できるといった別の効果を得ることもできる。
【００６４】
なお、実施の形態２では、ロードトランジスタＬ１，Ｌ２ａのゲートには、可変のバイアス電圧ＬＧａが共通に印加されていたが、図３に示されるように、ロードトランジスタＬ１のゲートに可変のバイアス電圧ＬＧ１を、ロードトランジスタＬ２ａのゲートに可変のバイアス電圧ＬＧａを、それぞれ個別に印加するようにして、半導体装置３を構成してもよい。これにより、ソースフォロアアンプ全段での帯域および消費電流の調整や、信号の立ち上がり特性の改善をきめ細かく行うことができる。
【００６５】
（実施の形態３）
次いで本発明の実施の形態３に係る半導体装置について説明する。
図４は、本発明の実施の形態３に係る半導体装置の構成を示す回路図である。なお、同図において、従来例および実施形態１，２と同一あるいは同様の部分には、同じ番号が付されている。
【００６６】
ここで、実施の形態２では、内蔵のロードトランジスタＬ２ｂによりドライブトランジスタＤ２に対する負荷を調整していたが、この実施の形態３に係る半導体装置４では、この半導体装置３の出力外部に接続される周辺回路１０の定電流回路１１を用いてトータルとしてドライブトランジスタＤ２に対する負荷を調整できるようにしている。
【００６７】
つまり、半導体装置４は、半導体装置１と同様に、２段のソースフォロアアンプで構成されている。
一方、周辺回路１０の定電流回路１１は、バイポーラトランジスタＱ１と、抵抗Ｒ１とから構成される。バイポーラトランジスタＱ１のコレクタは、入力端子Ｃｉｎを介して、出力端子Ｖｏｕｔに接続される。バイポーラトランジスタＱ１のエミッタは抵抗Ｒ１の一方端に接続される。抵抗Ｒ１の他方端は、接地される。バイポーラトランジスタＱ１のベースには、制御電圧Ｖｃｏｎｔが印加される。
【００６８】
このため、本半導体装置４によれば、バイアス電圧ＬＧおよび制御電圧Ｖｃｏｎｔを可変することにより、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
【００６９】
しかも、ロードトランジスタＬ２ａの相互コンダクタンスを変更することなしに２段目ソースフォロアアンプの消費電流を変えることができ、ロードトランジスタＬ２ａおよび定電流回路１１の合成抵抗をさらに小さくすることができるので、信号の立ち上がり特性をさらに改善できるといった別の効果を得ることもできる。
【００７０】
ここで、定電流回路１１の抵抗Ｒ１の値を可変にし、定電流回路１１の合成抵抗をかえるようにしてもよい。
この場合、抵抗Ｒ１を、図５に示されるように、ｎ個の抵抗素子ｒ１，ｒ２，…，ｒｎと、ｎ個のスイッチトランジスタＳＷ１，ＳＷ２，…，ＳＷｎとで構成し、スイッチトランジスタＳＷ１，ＳＷ２，…，ＳＷｎを適宜ＯＮさせることにより抵抗値を変えるようにしてもよい。
【００７１】
また、図６に示されるように、抵抗Ｒ１をｎ個の抵抗素子ｒ１，ｒ２，…，ｒｎと、セレクタ１２とで構成し、適宜の抵抗素子ｒ１，ｒ２，…，ｒｎを選択することにより抵抗値を変えるようにしてもよい。
【００７２】
この場合には、制御電圧Ｖｃｏｎｔの値を一定にしていても、抵抗Ｒ１の値を変えることにより、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。しかも、ロードトランジスタＬ２ａの相互コンダクタンスを変更することなしに２段目ソースフォロアアンプの消費電流を変えることができ、ロードトランジスタＬ２ａおよび定電流回路１１の合成抵抗をさらに小さくすることができるので、従来例よりもゲインの低下が少ないまま、信号の立ち下がり特性をさらに改善できるといった別の効果を得ることもできる。
【００７３】
（実施の形態４）
次いで本発明の実施の形態４に係る半導体装置について説明する。
図７は、本発明の実施の形態４に係る半導体装置の構成を示す回路図である。なお、同図において、従来例および実施形態１，２，３と同一あるいは同様の部分には、同じ番号が付されている。
【００７４】
ここで、実施の形態４では、内蔵のロードトランジスタＬ２と、外部の定電流回路１１によりドライブトランジスタＤ２に対する負荷を調整していたが、この実施の形態４に係る半導体装置４では、この半導体装置５の出力外部に接続される周辺回路１０の定電流回路１１を用いてトータルとしてドライブトランジスタＤ２に対する負荷を調整できるようにしている。
【００７５】
つまり、半導体装置５は、半導体装置４からロードトランジスタＬ２を削除した構成である。具体的には、半導体装置５は、１段ソースフォロアアンプと、このソースフォロアアンプの出力を駆動するドライブトランジスタＤ２とで構成される。
【００７６】
一方、周辺回路１０の定電流回路１１は、バイポーラトランジスタＱ１と、抵抗Ｒ１とから構成される。バイポーラトランジスタＱ１のコレクタは、入力端子Ｃｉｎを介して、出力端子Ｖｏｕｔに接続される。バイポーラトランジスタＱ１のエミッタは抵抗Ｒ１の一方端に接続される。抵抗Ｒ１の他方端は、接地される。バイポーラトランジスタＱ１のベースには、制御電圧Ｖｃｏｎｔが印加される。
【００７７】
このため、本半導体装置５によれば、バイアス電圧ＬＧおよび制御電圧Ｖｃｏｎｔを可変することにより、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
【００７８】
しかも、定電流回路１１により２段目ソースフォロアアンプの消費電流を変え、定電流回路１１の内部抵抗をさらに小さくすることができるので、信号の立ち上がり特性をさらに改善できるといった別の効果を得ることもできる。なお、実施の形態３の場合と同様に、定電流回路１１の抵抗Ｒ１の値を可変にし、定電流回路１１の合成抵抗をかえるようにしてもよい。
【産業上の利用可能性】
【００７９】
本発明は、ソースフォロアアンプを有する半導体装置および当該半導体装置を備えるカメラに適しており、例えば、イメージセンサー、デジタルスチルカメラ、カメラ付き携帯電話機、ノートパソコンに備えられるカメラ、情報処理機器に接続されるカメラユニット等に適している。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施の形態１に係る半導体装置の構成を示す回路図である。
【図２】本発明の実施の形態２に係る半導体装置の構成を示す回路図である。
【図３】本発明の実施の形態２に係る半導体装置の変形例の構成を示す回路図である。
【図４】本発明の実施の形態３に係る半導体装置の構成を示す回路図である。
【図５】図４に示される抵抗Ｒ１の構成例を示す回路図である。
【図６】図４に示される抵抗Ｒ１の他の構成例を示す回路図である。
【図７】本発明の実施の形態４に係る半導体装置の構成を示す回路図である。
【図８】従来の半導体装置を示す回路図である。
【図９】図８に示される半導体装置９００の２段目と３段目のロードトランジスタのゲートバイアスＬＧを−５〜０Ｖまで振った場合の出力を示す図である。
【図１０】図８に示される半導体装置９００の２段目消費電流を示す図である。
【図１１】図８に示される半導体装置９００の３段目消費電流を示す図である。
【図１２】図８に示される半導体装置９００の３ｄＢダウン周波数を示す図である。
【符号の説明】
【００８１】
１，２，３，４，５  半導体装置
１０  周辺回路
１１  定電流回路
１２  セレクタ
Ｄ１，Ｄ２  ドライブトランジスタ
Ｌ１，Ｌ２，Ｌ２ａ，Ｌ２ｂ  ロードトランジスタ
ＬＧ，ＬＧ１，ＬＧ２，ＬＧａ，ＬＧｂ  バイアス電圧
ＳＷ１〜ＳＷｎ  スイッチトランジスタ
Ｑ１  バイポーラトランジスタ
Ｒ１  抵抗
ｒ１〜ｒｎ  抵抗素子
【図１】
2006042139.tif 000003
【図２】
2006042139.tif 000004
【図３】
2006042139.tif 000005
【図４】
2006042139.tif 000006
【図５】
2006042139.tif 000007
【図６】
2006042139.tif 000008
【図７】
2006042139.tif 000009
【図８】
2006042139.tif 000010
【図９】
2006042139.tif 000011
【図１０】
2006042139.tif 000012
【図１１】
2006042139.tif 000013
【図１２】
2006042139.tif 000014