(57)【要約】【課題】  回路を起動するための起動電流発生手段が正常であるか否かの判定テストをロジックテストの一部に組み込み、起動回路の検査用パッドを不要にする。【解決手段】  電源投入などの起動時および異常動作時に、回路を起動または再起動するための起動電流を発生する起動電流発生手段２１と、起動電流発生手段２１の起動電流を検出して起動電流発生手段２１が正常か否かを示す２値のロジック信号として検出信号を出力する起動電流検出手段３と、外部から制御可能なロジック部５の内部信号（２値の選択信号）に基づいて、この起動電流検出手段３からの出力（検出信号）とロジック部５からの出力とのいずれかを選択して同一の端子６に出力可能とする信号選択手段４とを有している。【選択図】  図１
2006234509.tif 000002
【特許請求の範囲】
【請求項１】
ロジック部と、
起動時および異常動作時に、回路を起動または再起動するための起動電流を発生する起動電流発生手段と、
該起動電流発生手段の起動電流を検出して該起動電流発生手段が正常であるか否かを示す検出信号を出力する起動電流検出手段と、
外部から制御可能な該ロジック部の内部信号に基づいて、該検出信号と該ロジック部からの出力のいずれかを選択して同一の端子に出力可能とする信号選択手段とを有する半導体集積回路。
【請求項２】
前記起動電流発生手段は、前記起動電流または起動電流値で定まる所定の電圧を出力する請求項１に記載の半導体集積回路。
【請求項３】
前記起動電流検出手段は、前記起動電流または前記起動電流値で定まる所定の電圧を入力として、前記検出信号として２値信号を前記信号選択手段に出力する請求項１に記載の半導体集積回路。
【請求項４】
前記信号選択手段は、前記検出信号と、前記ロジック部からの出力と、該ロジック部から供給される２値の内部信号である選択信号とを入力として、該選択信号に応じて、該検出信号と、該ロジック部からの出力とのいずれかを選択出力する請求項１に記載の半導体集積回路。
【請求項５】
前記起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、アノードが該起動抵抗手段の他方端に接続され、カソードがグラウンド側に接続されたダイオード手段とを有し、
該ダイオード手段のアノード側から前記起動電流で定まる所定の電圧を出力する請求項１または２に記載の半導体集積回路。
【請求項６】
前記起動電流検出手段は、一方端が電源電圧の出力端に接続された定電流源と、該定電流源の他方端が一方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが前記起動電流発生手段の出力端に接続された第１のトランジスタ手段とを有し、
該定電流源と該第１のトランジスタ手段との接続点から前記検出信号を前記信号選択手段に出力する請求項１または３に記載の半導体集積回路。
【請求項７】
前記第１のトランジスタ手段はＮ型ＭＯＳＦＥＴまたはＰ型ＭＯＳＦＥＴである請求項６に記載の半導体集積回路。
【請求項８】
前記起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、一方駆動側とゲートが該起動抵抗手段の他方端に接続され、他方駆動側がグラウンド側に接続された第２のトランジスタ手段とを有し、
該ゲートから前記起動電流値で定まる所定の電圧を出力する請求項１または２に記載の半導体集積回路。
【請求項９】
前記起動電流検出手段は、一方駆動側が電源電圧の出力端に接続され、ゲートがグラウンド側に接続された第３のトランジスタ手段と、一方駆動側が該第３のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが前記起動電流発生手段の出力端に接続された第４のトランジスタ手段とを有し、
該起動電流発生手段の出力端から前記起動電流値で定まる所定の電圧を該第４のトランジスタ手段のゲートに出力し、該第３のトランジスタ手段の他方駆動側と該第４のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項１または３に記載の半導体集積回路。
【請求項１０】
前記起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、一方駆動側とゲートが該起動抵抗手段の他方端に接続され、他方駆動側がグラウンド側に接続された第２のトランジスタ手段とを有し、
前記起動電流検出手段は、一方駆動側が電源電圧の出力端に接続され、ゲートがグラウンド側に接続された第３のトランジスタ手段と、一方駆動側が該第３のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが該第２のトランジスタのゲートに接続された第４のトランジスタ手段とを有し、
該第２のトランジスタ手段と該第４のトランジスタ手段によりカレントミラー回路を構成し、該第３のトランジスタ手段の他方駆動側と該第４のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項１に記載の半導体集積回路。
【請求項１１】
前記第２のトランジスタ手段および該第４のトランジスタ手段はＮ型ＭＯＳＦＥＴであり、前記第３のトランジスタ手段はＰ型ＭＯＳＦＥＴである請求項１０に記載の半導体集積回路。
【請求項１２】
前記起動電流発生手段は、一方駆動側が電源電圧の出力端に接続され、ゲートおよび他方駆動側が接続された第５のトランジスタ手段と、一方端が該他方駆動側に接続され、他方端がグラウンド側に接続された起動抵抗手段とを有し、
前記ゲートから前記起動電流値で定まる所定の電圧を出力する請求項１または２に記載の半導体集積回路。
【請求項１３】
前記起動電流検出手段は、ゲートに前記起動電流発生手段の出力端が接続され、一方駆動側が電源電圧の出力端に接続された第６のトランジスタ手段と、一方駆動側が該第６のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートに所定の電圧が印加される第７のトランジスタ手段とを有し、
前記起動電流値で定まる所定の電圧が該起動電流発生手段の出力端から該第６のトランジスタ手段のゲートに出力され、該第６のトランジスタ手段の他方駆動側と該第７のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項１または３に記載の半導体集積回路。
【請求項１４】
前記起動電流発生手段は、一方駆動側が電源電圧の出力端に接続され、ゲートおよび他方駆動側が接続された第５のトランジスタ手段と、一方端が該他方駆動側に接続され、他方端がグラウンド側に接続された起動抵抗手段とを有し、
前記起動電流検出手段は、ゲートに該第５のトランジスタのゲートが接続され、一方駆動側が電源電圧の出力端に接続された第６のトランジスタ手段と、一方駆動側が該第６のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートに所定の電圧が印加される第７のトランジスタ手段とを有し、
該第５のトランジスタ手段と該第６のトランジスタ手段によりカレントミラー回路を構成し、該第６のトランジスタ手段の他方駆動側と該第７のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する請求項１に記載の半導体集積回路。
【請求項１５】
前記第５のトランジスタ手段および前記第６のトランジスタ手段はＰ型ＭＯＳＦＥＴであり、前記第７のトランジスタ手段はＮ型ＭＯＳＦＥＴである請求項１４に記載の半導体集積回路。
【請求項１６】
前記信号選択手段は、前記２値の選択信号として一方レベルが入力されると、前記起動電流検出手段からの出力を前記同一の端子に出力し、該２値の選択信号として他方レベルが入力されると、該ロジック部からの出力を該同一の端子に出力する請求項４、６、９、１０、１３および１４のいずれかに記載の半導体集積回路。
【請求項１７】
前記信号選択手段は、前記起動電流検出手段の出力端に一方入力端が接続され、前記２値の選択信号の出力端が他方入力端に接続された第１の２入力オア回路と、該２値の選択信号の出力端が入力端に接続されたインバータ手段と、該ロジック部からの出力が一方入力端に接続され、該インバータ手段の出力端が他方入力端に接続された第２の２入力オア回路と、該第１の２入力オア回路および該第２の２入力オア回路の各出力端がそれぞれ両入力端にそれぞれ接続され、その出力端が前記同一の端子に接続された２入力アンド回路とを有する請求項４、６、９、１０、１３、１４および１６のいずれかに記載の半導体集積回路。
【請求項１８】
前記ロジック部には入力端子が設けられ、該入力端子に所定信号を入力することにより、該所定信号に応じてハイレベルおよびローレベルのいずれかの所定の２値信号が該ロジック部から得られる場合に、前記選択信号として、該所定信号に応じて該所定の２値信号を切り替え可能とする請求項１、４、１６および１７のいずれかに記載の半導体集積回路。
【請求項１９】
請求項１〜１８のいずれかに記載の半導体集積回路が搭載されている電子情報機器。
【請求項２０】
請求項１〜１８のいずれかに記載の半導体集積回路をテストする半導体集積回路のテスト方法であって、
前記信号選択手段によって前記起動電流検出手段からの出力を選択した前記同一の端子からの出力信号を用いて前記起動電流発生手段が正常であるか否かの判定確認を行う処理と、
該信号選択手段によって前記ロジック部からの出力を選択した該同一の端子からの出力信号を用いて該ロジック部のテストを行う処理とを有する半導体集積回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路起動時および異常動作時に、回路を確実に起動または再起動させるための起動回路を持つ半導体集積回路およびそのテスト方法、この半導体集積回路を搭載した例えばデジタルカメラ、デジタルビデオカメラ、カメラ付き携帯電話装置、テレビジョン装置およびパーソナルコンピュータのモニタ装置などの電子情報機器に関する。
【背景技術】
【０００２】
ＩＣやＬＳＩなどの半導体集積回路には、定電圧回路やバンドギャップ基準電圧回路などのアナログ系回路を含むものがある。このようなアナログ系回路を含む半導体集積回路については、電源投入などの起動時および異常動作時に、そのアナログ系回路部分を安定的に動作させて半導体集積回路を確実に起動または再起動させるために、起動回路が必要である。これについて図５を用いて説明する。
【０００３】
図５は、従来の定電圧回路の要部構成例を示す回路図である。
【０００４】
図５に示すように、従来の定電圧回路では、その出力段に、エミッタホロア回路を構成するトランジスタ６１と定電流回路６２とを有している。
【０００５】
トランジスタ６１は、ダイオード６８〜７１によりトランジスタ６４のコレクタ電流から得られる定電圧のバッファアンプとして機能している。
【０００６】
定電流回路６２は、ＰＮＰトランジスタ６３および６４と、ＮＰＮトランジスタ６５と、ダイオード６８〜７１と、抵抗６７とを有している。これらのトランジスタ６３および６４はカレントミラー回路を構成しており、このカレントミラー回路によって、トランジスタ６３と直列に接続されたトランジスタ６５のコレクタ電流Ｉｃ４とほぼ同じ値の電流Ｉｎ２を、ダイオード６８および６９を通じてトランジスタ６５のベースに正帰還させるようになっている。さらに、定電流回路６２には、起動抵抗７２を介して電流Ｉｐ１を流すことによって、電源（電圧Ｖｃｃ１）の立ち上がり時（起動時）に、確実に望ましい安定動作点で回路を起動させることができるようにする起動回路を有している。
【０００７】
この起動抵抗７２は、例えば製造工程におけるゴミ付着などの原因で断線する可能性がある。しかしながら、起動抵抗７２が断線しても、寄生容量などの影響によって半導体集積回路は起動してしまうことがある。
【０００８】
例えば図５に示す定電圧回路をモノリシック集積回路で構成した場合に、集積回路の製造工程における塵埃などにより起動抵抗７２が開放状態になったと仮定する。
【０００９】
この場合、トランジスタ６３および６４のベースとグラウンドＧＮＤとの間に存在する寄生容量６６（図５中破線接続で示す）のため、電源の立ち上がり時に、過渡電流Ｉｎ１が流れる。トランジスタ６５には、トランジスタ６３および６４で構成されるカレントミラー回路によって、ベース電流としてＩｎ２≒Ｉｎ１という電流が与えられる。このトランジスタ６５の直流電流増幅率をｈＦＥ６５とすれば、トランジスタ６３は、トランジスタ６５によりｈＦＥ６５×Ｉｎ２というコレクタ電流が与えられる。このため、トランジスタ６５は、トランジスタ６３と６４およびダイオード６８と６９によって構成される正帰還ループにより正常にバイアスされる。したがって、この場合には、定電流回路６２は、起動抵抗７２の状態によらずに起動されることになる。
【００１０】
上記定電圧回路を有する半導体集積回路の出荷テストにおいて、起動抵抗７２に開放不良（断線）が生じても、上述したように、トランジスタ６５が正常にバイアスされて起動してしまう場合があるため、起動抵抗７２に開放不良が生じた製品を出荷テストで完全に除去することができない。そのため、起動抵抗７２に開放不良が生じた製品が出荷され、まれに起動しないという不具合が生じる可能性があるという問題があった。
【００１１】
起動抵抗７２が断線する確率は、極めて低いものの、故障品が市場に流出すると、回路がまれに動作しなくなるという、半導体集積回路の信頼性を大きく損なう不良となる。よって、起動回路が正常に動作しているか否かについて、出荷テストにて確実に判定し、故障品の流出を防止することが必要になる。
【００１２】
従来、この起動回路が正常であるか否かを判定するテストを行うためには、半導体集積回路の起動回路から引き出された検査用パッドが必要であった。
【００１３】
例えば特許文献１には、定電圧回路を起動する抵抗の一端側に検査用パッドを設けて、抵抗が開放状態であるか否かを判定する方法が提案されている。例えば図５に示す定電圧回路では、起動抵抗７２の一端から引き出された検査用パッド７３を用いてテストが行われる。
【００１４】
この検査用パッド７３の大きさ（面積）として、例えば特許文献２で１辺が１００μｍ〜３００μｍの矩形形状程度の大きさが示されている。
【特許文献１】特開平７−５０５３１号公報
【特許文献２】特開２０００−２７７６２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記特許文献１に開示されている従来技術では、検査用パッドが、半導体集積回路の内部に大きな面積を占めており、例えば特許文献２を参照すると、通常、１辺が１００μｍ〜３００μｍの矩形形状が必要となる。よって、検査用パッドの面積分だけ、有効素子形成領域の面積を大幅に減少させてしまうという問題があった。
【００１６】
さらに、従来の起動回路の検査用パッドは、パッケージの端子に接続することができず、ウェハテストでアナログテスタによりプロービングすることしかできなかった。その理由は、パッケージの端子に検査用パッドを接続すると、パッケージの端子から外来ノイズなどが入った場合に起動回路に誤動作を引き起こす可能性があるからである。このため、従来は、起動回路に対してパッケージング前のウェハテストにより良否判定を行う必要があり、コストダウンのためにウェハテストを省略してパッケージング後の出荷前テストのみを実施しようとする場合に障害となっていた。
【００１７】
本発明は、上記従来の問題を解決するもので、回路を起動するための起動電流発生手段が正常であるか否かの判定テストをロジックテストの一部に組み込むことができ、起動回路の検査用パッドを不要にできる半導体集積回路およびそのテスト方法、この半導体集積回路を搭載した例えばデジタルカメラ、デジタルビデオカメラ、カメラ付き携帯電話装置、テレビジョン装置およびパーソナルコンピュータのモニタ装置などの電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の半導体集積回路は、ロジック部と、起動時および異常動作時に、回路を起動または再起動するための起動電流を発生する起動電流発生手段と、該起動電流発生手段の起動電流を検出して該起動電流発生手段が正常であるか否かを示す検出信号を出力する起動電流検出手段と、外部から制御可能な該ロジック部の内部信号に基づいて、該検出信号と該ロジック部からの出力のいずれかを選択して同一の端子に出力可能とする信号選択手段とを有しており、そのことにより上記目的が達成される。
【００１９】
また、好ましくは、本発明の半導体集積回路における起動電流発生手段は、前記起動電流または該起動電流値で定まる所定の電圧を出力する。
【００２０】
さらに、好ましくは、本発明の半導体集積回路における起動電流検出手段は、前記起動電流または前記起動電流値で定まる所定の電圧を入力として、前記検出信号として２値信号を前記信号選択手段に出力する。
【００２１】
さらに、好ましくは、本発明の半導体集積回路における信号選択手段は、前記検出信号と、前記ロジック部からの出力と、該ロジック部から供給される２値の内部信号である選択信号とを入力として、該選択信号に応じて、該検出信号と、該ロジック部からの出力とのいずれかを選択出力する。
【００２２】
さらに、好ましくは、本発明の半導体集積回路における起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、アノードが該起動抵抗手段の他方端に接続され、カソードがグラウンド側に接続されたダイオード手段とを有し、該ダイオード手段のアノード側から前記起動電流で定まる所定の電圧を出力する。
【００２３】
さらに、好ましくは、本発明の半導体集積回路における起動電流検出手段は、一方端が電源電圧の出力端に接続された定電流源と、該定電流源の他方端が一方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが前記起動電流発生手段の出力端に接続された第１のトランジスタ手段とを有し、該定電流源と該第１のトランジスタ手段との接続点から前記検出信号を前記信号選択手段に出力する。
【００２４】
さらに、好ましくは、本発明の半導体集積回路における第１のトランジスタ手段はＮ型ＭＯＳＦＥＴまたはＰ型ＭＯＳＦＥＴである。
【００２５】
さらに、好ましくは、本発明の半導体集積回路における起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、一方駆動側とゲートが該起動抵抗手段の他方端に接続され、他方駆動側がグラウンド側に接続された第２のトランジスタ手段とを有し、該ゲートから前記起動電流値で定まる所定の電圧を出力する。
【００２６】
さらに、好ましくは、本発明の半導体集積回路における起動電流検出手段は、一方駆動側が電源電圧の出力端に接続され、ゲートがグラウンド側に接続された第３のトランジスタ手段と、一方駆動側が該第３のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが前記起動電流発生手段の出力端に接続された第４のトランジスタ手段とを有し、
該起動電流発生手段の出力端から前記起動電流値で定まる所定の電圧を該第４のトランジスタ手段のゲートに出力し、該第３のトランジスタ手段の他方駆動側と該第４のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
【００２７】
さらに、好ましくは、本発明の半導体集積回路における起動電流発生手段は、一方端が電源電圧の出力端に接続された起動抵抗手段と、一方駆動側とゲートが該起動抵抗手段の他方端に接続され、他方駆動側がグラウンド側に接続された第２のトランジスタ手段とを有し、
前記起動電流検出手段は、一方駆動側が電源電圧の出力端に接続され、ゲートがグラウンド側に接続された第３のトランジスタ手段と、一方駆動側が該第３のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートが該第２のトランジスタのゲートに接続された第４のトランジスタ手段とを有し、
該第２のトランジスタ手段と該第４のトランジスタ手段によりカレントミラー回路を構成し、該第３のトランジスタ手段の他方駆動側と該第４のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
【００２８】
さらに、好ましくは、本発明の半導体集積回路における第２のトランジスタ手段および該第４のトランジスタ手段はＮ型ＭＯＳＦＥＴであり、前記第３のトランジスタ手段はＰ型ＭＯＳＦＥＴである。
【００２９】
さらに、好ましくは、本発明の半導体集積回路における起動電流発生手段は、一方駆動側が電源電圧の出力端に接続され、ゲートおよび他方駆動側が接続された第５のトランジスタ手段と、一方端が該他方駆動側に接続され、他方端がグラウンド側に接続された起動抵抗手段とを有し、該ゲートから前記起動電流値で定まる所定の電圧を出力する。
【００３０】
さらに、好ましくは、本発明の半導体集積回路における起動電流検出手段は、ゲートに前記起動電流発生手段の出力端が接続され、一方駆動側が電源電圧の出力端に接続された第６のトランジスタ手段と、一方駆動側が該第６のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートに所定の電圧が印加される第７のトランジスタ手段とを有し、
前記起動電流値で定まる所定の電圧が該起動電流発生手段の出力端から該第６のトランジスタ手段のゲートに出力され、該第６のトランジスタ手段の他方駆動側と該第７のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
【００３１】
さらに、好ましくは、本発明の半導体集積回路における起動電流発生手段は、一方駆動側が電源電圧の出力端に接続され、ゲートおよび他方駆動側が接続された第５のトランジスタ手段と、一方端が該他方駆動側に接続され、他方端がグラウンド側に接続された起動抵抗手段とを有し、
前記起動電流検出手段は、ゲートに該第５のトランジスタのゲートが接続され、一方駆動側が電源電圧の出力端に接続された第６のトランジスタ手段と、一方駆動側が該第６のトランジスタ手段の他方駆動側に接続され、他方駆動側がグラウンド側に接続され、ゲートに所定の電圧が印加される第７のトランジスタ手段とを有し、
該第５のトランジスタ手段と該第６のトランジスタ手段によりカレントミラー回路を構成し、該第６のトランジスタ手段の他方駆動側と該第７のトランジスタ手段の一方駆動側との接続点から前記検出信号を前記信号選択手段に出力する。
【００３２】
さらに、好ましくは、本発明の半導体集積回路における該第５のトランジスタ手段および該第６のトランジスタ手段はＰ型ＭＯＳＦＥＴであり、前記第７のトランジスタ手段はＮ型ＭＯＳＦＥＴである。
【００３３】
さらに、好ましくは、本発明の半導体集積回路における信号選択手段は、前記２値の選択信号として一方レベルが入力されると、前記起動電流検出手段からの出力を前記同一の端子に出力し、該２値の選択信号として他方レベルが入力されると、該ロジック部からの出力を該同一の端子に出力する。
【００３４】
さらに、好ましくは、本発明の半導体集積回路における信号選択手段は、前記起動電流検出手段の出力端に一方入力端が接続され、前記２値の選択信号の出力端が他方入力端に接続された第１の２入力オア回路と、該２値の選択信号の出力端が入力端に接続されたインバータ手段と、該ロジック部からの出力が一方入力端に接続され、該インバータ手段の出力端が他方入力端に接続された第２の２入力オア回路と、該第１の２入力オア回路および該第２の２入力オア回路の各出力端がそれぞれ両入力端にそれぞれ接続され、その出力端が前記同一の端子に接続された２入力アンド回路とを有する。
【００３５】
さらに、好ましくは、本発明の半導体集積回路におけるロジック部には入力端子が設けられ、該入力端子に所定信号を入力することにより、該所定信号に応じてハイレベルおよびローレベルのいずれかの所定の２値信号が該ロジック部から得られる場合に、前記選択信号として該所定信号に応じて該所定の２値信号を切り替え可能とする。
【００３６】
本発明の電子情報機器は、本発明の上記半導体集積回路が搭載されている。
【００３７】
本発明の半導体集積回路のテスト方法は、本発明の上記半導体集積回路をテストする半導体集積回路のテスト方法であって、
前記信号選択手段によって前記起動電流検出手段からの出力を選択した前記同一の端子からの出力信号を用いて前記起動電流発生手段が正常であるか否かの判定確認を行う処理と、
該信号選択手段によって前記ロジック部からの出力を選択した該同一の端子からの出力信号を用いて該ロジック部のテストを行う処理とを有しており、そのことにより上記目的が達成される。
【００３８】
上記構成により、以下、本発明の作用について説明する。
【００３９】
起動電流発生手段からは、起動電流が発生すると共に、その起動電流を入力として、起動電流値で定まる所定の電圧が出力される。また、起動電流検出手段からは、起動電流発生手段からの起動電流または起動電流値で定まる所定の電圧が入力されて、信号選択手段の入力に検出信号が出力される。さらに、信号選択手段からは、起動電流検出手段からの出力（検出信号）とロジック部からの出力が入力されて、ロジック部から供給される選択信号に応じて、起動電流検出手段からの出力とロジック部からの出力のいずれかが選択されて同一の端子に出力される。
【００４０】
これによって、起動電流発生手段からの出力を簡単な回路構成の起動電流検出手段によって検出し、その検出結果を信号選択手段によって上記出力端子の一つに選択的に出力させることにより、起動回路の良否判定をロジックテストの一部として組み込むことが可能となる。
【発明の効果】
【００４１】
以上により、本発明によれば、半導体集積回路に起動電流検出手段およびこの出力を選択可能とする信号選択手段を設けたため、回路を起動するための起動電流発生手段が正常であるか否かの判定テストをロジックテストの一部に組み込むことができかつ、起動回路の検査専用パッドを不要とすることができる。これによって、アナログテスト工程の追加によるコスト増加を防ぎ、また専用パッドが不要となった分、有効素子形成領域の面積を増加させることができる。
【００４２】
例えば、従来の起動回路の検査用パッドの大きさは、通常、１辺が１００μｍ〜３００μｍ（特許文献２を参考)程度の矩形形状が必要であった。これに対して、本発明では、使用されるプロセスや実現方法などによっても異なるが、通常、従来の起動回路に１辺が約５０μｍ程度の面積を有する回路を追加すればよいため、本発明によれば、起動回路の検査に必要な回路面積を１／４〜１／３６に削減することができる。
【００４３】
さらに、従来の起動回路の検査用パッドは、パッケージの端子に接続すると、端子から外来ノイズなどが入力された場合に起動回路の誤動作を引き起こす可能性があるため、起動回路の良否判定をウェハテストでプロービングにより行うことしかできなかった。これに対して、本発明では、外来ノイズなどが入っても起動回路（起動電流発生手段）が誤動作しない構造であるため、アセンブリ後の出荷前テストで起動回路の良否判定を行うことができ、ウェハテストを省略してコストダウンを図ることができる。
【発明を実施するための最良の形態】
【００４４】
以下に、本発明の半導体集積回路の実施形態１〜３について、図面を参照しながら説明する。なお、本発明はこれらの実施形態１〜３によって限定されるものではない。
【００４５】
図１は、本発明の実施形態に係る半導体集積回路の要部構成例を示すブロック図である。
【００４６】
図１において、本実施形態の半導体集積回路１は、起動電流発生手段２１を有する起動回路２と、起動電流検出手段３と、信号選択手段４と、論理回路などのロジック部５と、端子６〜８・・・とを備えている。
【００４７】
起動電流発生手段２１は、電源投入時などの起動時および異常動作時に、回路を起動または再起動するための起動電流を発生させると共に、その起動電流を入力として、起動電流値で定まる所定の電圧を出力する。
【００４８】
起動電流検出手段３は、起動電流発生手段２１から出力される所定の電圧を入力として起動電流発生手段２１からの起動電流または起動電流値で定まる所定の電圧を検出して、起動電流発生手段２１が正常であるか否かに対応する２値のロジック信号（検出信号）を信号選択手段４に出力する。
【００４９】
信号選択手段４は、起動電流検出手段３からの２値のロジック信号（検出信号）と、ロジック部５からの出力（ロジック出力）と、外部から２値の反転制御が可能とされ、ロジック部５から供給可能とされる２値の内部信号（選択信号）とを入力とし、ロジック部５の内部信号（選択信号）に基づいて、起動電流検出手段３からの出力（検出信号）とロジック部５からの出力（ロジック出力）のいずれかを選択して同一の端子６に出力する。この場合、ロジック部５に接続された例えば端子７または８を入力端子として、所定信号を入力することによりハイレベルまたはローレベルの所定の２値信号がロジック部５から得られる場合に、その入力所定信号に応じて所定の２値信号を選択信号（ロジック部５の内部信号）として切り替え可能とすることができる。
【００５０】
本実施形態の半導体集積回路１の具体的構成例を実施形態１〜３として説明する。
（実施形態１）
図２は、図１の半導体集積回路１の実施形態１における具体的構成例を示すブロック図である。
【００５１】
図２において、本実施形態１の半導体集積回路１Ａは、起動電流発生手段２１Ａを有する起動回路２Ａと、起動電流検出手段３Ａと、信号選択手段４と、ロジック部５と、端子６〜８・・・とを備えている。
【００５２】
この起動回路２Ａ内に設けられた起動電流発生手段２１Ａには、起動抵抗手段としての起動抵抗２１１と、ダイオード手段としてのダイオード２１２との直列回路を有し、ダイオード２１２のアノード側（起動抵抗２１１とダイオード２１２の接続点）から、ダイオード２１２を流れる起動電流値で定まる所定の電圧を出力する。
【００５３】
この起動抵抗２１１は、一方端が電源電圧Ｖｃｃの出力端に接続され、他方端がダイオード２１２のアノード側に接続されている。また、ダイオード２１２は、アノードが起動抵抗２１１に接続され、カソードがグラウンドＧＮＤに接続されている。
【００５４】
起動電流発生手段２１Ａでは、ダイオード２１２のアノードから、起動電流値で定まる所定の電圧が出力される。また、起動電流発生手段２１Ａは、起動抵抗２１１を介して、電源（電源電圧Ｖｃｃ）の立ち上がり時に、確実に望ましい安定動作点で、半導体集積回路１Ａを起動するようになっている。
【００５５】
起動電流検出手段３Ａは、定電流源３１と、第１のトランジスタ手段としてのＮ型ＭＯＳＦＥＴ（電界効果トランジスタ）３２とを有し、定電流源３１とＮ型ＭＯＳＦＥＴ３２との接続点から２値の検出信号（２値信号）を信号選択手段４に出力する。
【００５６】
定電流源３１は、一方端が電源電圧Ｖｃｃの出力端に接続され、他方端がＮ型ＭＯＳＦＥＴ３２のドレイン（一方駆動側）に接続されている。
【００５７】
Ｎ型ＭＯＳＦＥＴ３２は、ドレイン（一方駆動側）が定電流源３１の他方端に接続され、ソース（他方駆動側）がグラウンドＧＮＤに接続され、ゲートが起動電流発生手段２１Ａを構成するダイオード２１２のアノード側に接続されている。
【００５８】
起動電流検出手段３Ａでは、定電流源３１によって、Ｎ型ＭＯＳＦＥＴ３２のドレイン側がバイアスされて、Ｎ型ＭＯＳＦＥＴ３２のドレインから信号選択手段４に２値のロジック信号（検出信号）を出力する。
【００５９】
信号選択手段４は、第１の２入力オア回路としての第１の２入力ＯＲ回路４１と、第２の２入力オア回路としての第２の２入力ＯＲ回路４２と、インバータ手段としてのインバータ４３と、２入力アンド回路としての２入力ＡＮＤ回路４４とを有し、ロジック部５からの２値の選択信号として一方レベル（ここではローレベル）が入力されると、起動電流検出手段３Ａからの出力（検出信号）を同一の端子６に出力し、ロジック部５からの選択信号として他方レベル（ここではハイレベル）が入力されると、ロジック部５からのロジック出力を同一の端子６に出力するようにしている。
【００６０】
第１の２入力ＯＲ回路４１は、起動電流検出手段３Ａを構成する定電流源３１とＮ型ＭＯＳＦＥＴ３２との接続点に一方の入力端が接続され、ロジック部５から供給される２値の選択信号が他方の入力端に接続されている。
【００６１】
インバータ４３では、ロジック部５から供給される２値のロジック信号からなる選択信号が入力端に接続されている。
【００６２】
第２の２入力ＯＲ回路４２は、ロジック部５からのロジック出力端が一方の入力端に接続され、インバータ４３からの出力端が他方の入力端に接続されている。
【００６３】
２入力ＡＮＤ回路４４は、第１の２入力ＯＲ回路４１の出力端と第２の２入力ＯＲ回路４２の出力端とが両入力端にそれぞれ接続され、その出力端が端子６に接続されている。
【００６４】
上記構成により、起動電流発生手段２１Ａにおいて、起動抵抗２１１に直列にダイオード２１２が設けられており、そのダイオード２１２の両端の電圧がＮ型ＭＯＳＦＥＴ３２のゲートに印加される。このＮ型ＭＯＳＦＥＴ３２のゲート電圧が閾値以上になると、Ｎ型ＭＯＳＦＥＴ３２が駆動してローレベルが検出信号として信号選択手段４に出力される。また、起動抵抗２１１が断線していると、起動抵抗２１１を介してダイオード２１２のアノード側に電流が供給されず、Ｎ型ＭＯＳＦＥＴ３２のゲートに電圧が印加されないため、Ｎ型ＭＯＳＦＥＴ３２は駆動せずハイレベルが検出信号として信号選択手段４に出力される。
【００６５】
この場合に、信号選択手段４にロジック部５から選択信号として“Ｌ”レベルが入力されると、起動電流検出手段３Ａからの出力（検出信号）が端子６に出力され、信号選択手段４にロジック部５から選択信号として“Ｈ”レベルが入力されると、ロジック部５からのロジック出力が端子６に出力される。この信号選択手段４により、端子６からの出力信号を外部から検出することによって、端子６を用いて起動回路２Ａの良否判定をロジックテストの一部に組み込むことができる。起動回路２Ａの良否判定の場合には、端子６からの出力信号（検出信号）がハイレベルであれば起動抵抗２１１が断線状態で異常、これがローレベルであれば起動回路２Ａの起動電流発生手段２１Ａが正常であることを示している。
【００６６】
以上のように、本実施形態１によれば、簡単な回路構成の追加によって、従来のように検査用パッドを別途設けることなく、起動電流発生手段２１Ａが正常であるか否かの判定テストをロジックテストの一部に組み込んで行うことができる。これによって、起動回路２Ａの検査用パッドを不要とすることができて、その分、有効素子形成領域の面積を広げて増加させることができる。
【００６７】
なお、本実施形態１では、起動電流検出手段３Ａにおいて、起動抵抗２１１に直列に設けられたダイオード２１２の両端の電圧をＮ型ＭＯＳＦＥＴ３２（閾値によりオンかオフか）で検出することにより、起動電流発生手段２１Ａからの起動電流値で定まる所定の電圧を検出するようにしたが、これに限らず、以下の実施形態２，３では、起動電流検出手段３と起動電流発生手段２１とによってカレントミラー回路を構成して、起動電流発生手段２１からの起動電流を検出する場合について説明する。
【００６８】
また、本実施形態１では、信号選択手段４として、ロジック部５からの２値の選択信号としてローレベルが入力されると、起動電流検出手段３Ａからの出力（検出信号）を同一の端子６に出力し、ロジック部５からの選択信号としてハイレベルが入力されると、ロジック部５からのロジック出力を同一の端子６に出力するように構成したが、これに限らず、信号選択手段４として、ロジック部５からの２値の選択信号としてハイレベルが入力されると、起動電流検出手段３Ａからの出力（検出信号）を同一の端子６に出力し、ロジック部５からの選択信号としてローレベルが入力されると、ロジック部５からのロジック出力を同一の端子６に出力するように構成してもよい。
（実施形態２）
図３は、図１の半導体集積回路１の本実施形態２の具体的構成例を示すブロック図である。
【００６９】
図３において、本実施形態２の半導体集積回路１Ｂは、起動電流発生手段２１Ｂを有する起動回路２Ｂと、起動電流検出手段３Ｂと、信号選択手段４と、ロジック部５と、端子６〜８・・・とを備えている。
【００７０】
この起動回路２Ｂ内に設けられた起動電流発生手段２１Ｂは、起動抵抗手段としての起動抵抗２１３と、第２のトランジスタ手段としての第１のＮ型ＭＯＳＦＥＴ２１４とを有しており、第１のＮ型ＭＯＳＦＥＴ２１４のゲートから、起動抵抗２１３に流れる起動電流値で定まる所定の電圧を起動電流検出手段３Ｂに出力している。
【００７１】
起動抵抗２１３は、一方端が電源電圧Ｖｃｃの出力端に接続され、他方端が第１のＮ型ＭＯＳＦＥＴ２１４のゲートとドレイン（一方駆動側）に接続されている。
【００７２】
第１のＮ型ＭＯＳＦＥＴ２１４は、ソース（他方駆動側）がグラウンド側に接続されている。
【００７３】
起動電流発生手段２１Ｂでは、第１のＮ型ＭＯＳＦＥＴ２１４のゲートから、起動抵抗２１３に流れる起動電流値で定まる所定の電圧が起動電流検出手段３Ｂに出力される。
【００７４】
起動電流検出手段３Ｂは、第３のトランジスタ手段としてのＰ型ＭＯＳＦＥＴ３３と、第４のトランジスタ手段としての第２のＮ型ＭＯＳＦＥＴ３４とを有し、Ｐ型ＭＯＳＦＥＴ３３と第２のＮ型ＭＯＳＦＥＴ３４との接続点から２値信号（検出信号）を信号選択手段４に出力している。
【００７５】
Ｐ型ＭＯＳＦＥＴ３３は、そのソース（一方駆動側）が電源電圧Ｖｃｃの出力端に接続され、そのドレイン（他方駆動側）が第２のＮ型ＭＯＳＦＥＴ３４のドレイン（一方駆動側）に接続され、そのゲートがグラウンドＧＮＤ側に接続されている。
【００７６】
第２のＮ型ＭＯＳＦＥＴ３４は、そのゲートが、起動電流発生手段２１Ｂを構成する第１のＮ型ＭＯＳＦＥＴ２１４のゲートに接続され、そのソースがグラウンドＧＮＤ側に接続されている。
【００７７】
起動電流検出手段３Ｂでは、Ｐ型ＭＯＳＦＥＴ３３によって第２のＮ型ＭＯＳＦＥＴ３４のドレイン側がバイアスされており、上記起動電流発生手段２１Ｂを構成する第１のＮ型ＭＯＳＦＥＴ２１４からの起動電流値で定まる所定の電圧が、起動電流検出手段３Ｂを構成する第２のＮ型ＭＯＳＦＥＴ３４のゲートに出力されると、第２のＮ型ＭＯＳＦＥＴ３４から信号選択手段４に２値のロジック信号（検出信号）が出力される。また、起動電流発生手段２１Ｂと起動電流検出手段３Ｂとはカレントミラーを構成しており、このカレントミラー回路によって起動電流発生手段２１Ｂの起動抵抗２１３に流れる電流を検出することができる。
【００７８】
信号選択手段４は、第１の２入力オア回路としての第１の２入力ＯＲ回路４１と、第２の２入力オア回路としての第２の２入力ＯＲ回路４２と、インバータ手段としてのインバータ４３と、２入力アンド回路としての２入力ＡＮＤ回路４４とを有している。
【００７９】
第１の２入力ＯＲ回路４１は、起動電流検出手段３Ｂを構成するＰ型ＭＯＳＦＥＴ３３のドレインとＮ型ＭＯＳＦＥＴ３４のドレインとの接続点に一方の入力端が接続され、ロジック部５から供給される２値の選択信号出力端が他方の入力端に接続されている。
【００８０】
インバータ４３は、ロジック部５から供給される２値のロジック信号からなる選択信号の出力端がその入力端に接続されている。
【００８１】
第２の２入力ＯＲ回路４２は、ロジック部５のロジック出力端が一方の入力端に接続され、インバータ４３の出力端が他方の入力端に接続されている。
【００８２】
２入力ＡＮＤ回路４４は、第１の２入力ＯＲ回路４１の出力端と第２の２入力ＯＲ回路４２の出力端とが各入力端にそれぞれ接続され、その出力端が端子６に接続されている。
【００８３】
上記構成により、信号選択手段４において、ロジック部５からの選択信号として“Ｌ”レベル（ローレベル）が入力されると、起動電流検出手段３Ｂからの出力（検出信号）が端子６に出力され、ロジック部５からの選択信号として“Ｈ”レベル（ハイレベル）が入力されると、ロジック部５からのロジック出力が端子６に出力される。この信号選択手段４により、起動回路２Ｂの起動電流発生手段２１Ｂの良否判定をロジックテストの一部に組み込むことができる。
【００８４】
以上のように、本実施形態２によれば、簡単な回路構成の追加によって、従来のように検査用パッドを別途設けることなく、起動電流発生手段２１Ｂが正常であるか否かの判定テストをロジックテストの一部に組み込んで行うことが可能となる。これによって、起動回路２Ｂの検査用パッドを不要とすることができて、その分、有効素子形成領域の面積を広げて増加させることができる。
【００８５】
なお、本実施形態２では、上記実施形態１の場合と同様に、信号選択手段４として、ロジック部５からの２値の選択信号としてローレベルが入力されると、起動電流検出手段３Ａからの出力（検出信号）を同一の端子６に出力し、ロジック部５からの選択信号としてハイレベルが入力されると、ロジック部５からのロジック出力を同一の端子６に出力するように構成したが、これに限らず、信号選択手段４として、ロジック部５からの２値の選択信号としてハイレベルが入力されると、起動電流検出手段３Ａからの出力（検出信号）を同一の端子６に出力し、ロジック部５からの選択信号としてローレベルが入力されると、ロジック部５からのロジック出力を同一の端子６に出力するように構成してもよい。
（実施形態３）
図４は、図１の半導体集積回路１の本実施形態３の具体的構成例を示すブロック図である。なお、本実施形態３では、上記実施形態２に対して、起動電流発生手段と起動電流検出手段とが逆極性で構成されている。
【００８６】
図４において、本実施形態３の半導体集積回路１Ｃは、起動電流発生手段２１Ｃを有する起動回路２Ｃと、起動電流検出手段３Ｃと、信号選択手段４と、ロジック部５と、端子６〜８・・・とを備えている。
【００８７】
この起動回路２Ｃ内に設けられた起動電流発生手段２１Ｃは、第５のトランジスタ手段としての第１のＰ型ＭＯＳＦＥＴ２１５と、起動抵抗手段としての起動抵抗２１６とを有し、Ｐ型ＭＯＳＦＥＴ２１５のゲートから、起動抵抗２１６に流れる起動電流値で定まる所定の電圧を起動電流検出手段３Ｃに出力している。
【００８８】
第１のＰ型ＭＯＳＦＥＴ２１５は、そのソース（一方駆動側）が電源電圧Ｖｃｃの出力端に接続され、そのゲートとドレイン（他方駆動側）とが接続されている。
【００８９】
起動抵抗２１６は、一方端が第１のＰ型ＭＯＳＦＥＴ２１５のドレイン（他方駆動側）と接続され、他方端がグラウンドＧＮＤ側に接続されている。
【００９０】
この起動電流発生手段２１Ｃでは、第１のＰ型ＭＯＳＦＥＴ２１５のゲートから、起動抵抗２１６に流れる起動電流値で定まる所定の電圧を起動電流検出手段３Ｃに出力する。
【００９１】
起動電流検出手段３Ｃは、第６のトランジスタ手段としての第２のＰ型ＭＯＳＦＥＴ３５と、第７のトランジスタ手段としてのＮ型ＭＯＳＦＥＴ３６とを有し、第２のＰ型ＭＯＳＦＥＴ３５とＮ型ＭＯＳＦＥＴ３６との接続点から２値の検出信号を信号選択手段４に出力している。
【００９２】
第２のＰ型ＭＯＳＦＥＴ３５は、そのゲートが、起動電流発生手段２１Ｃを構成する第１のＰ型ＭＯＳＦＥＴ２１５のゲートに接続され、ソース（一方駆動側）が電源電圧Ｖｃｃの出力端に接続されている。
【００９３】
Ｎ型ＭＯＳＦＥＴ３６は、そのソース（他方駆動側）がグラウンドＧＮＤ側に接続され、そのドレイン（一方駆動側）が第１のＰ型ＭＯＳＦＥＴ３５のドレイン（他方駆動側）に接続され、そのゲートには所定の電圧が印加されるようになっている。
【００９４】
この起動電流検出手段３Ｃでは、第２のＰ型ＭＯＳＦＥＴ３５によってＮ型ＭＯＳＦＥＴ３６のドレイン側がバイアスされており、上記起動電流発生手段２１Ｃを構成する第１のＰ型ＭＯＳＦＥＴ２１５のゲートから、起動抵抗２１６に流れる起動電流値で定まる所定の電圧が、起動電流検出手段３Ｃを構成する第２のＰ型ＭＯＳＦＥＴ３５のゲートに出力されると、第２のＰ型ＭＯＳＦＥＴ３５から信号選択手段４に２値のロジック信号（検出信号）が出力される。また、起動電流発生手段２１Ｃと起動電流検出手段３Ｃとはカレントミラー回路を構成しており、このカレントミラー回路によって起動電流発生手段２１Ｃの起動抵抗２１６に流れる電流を検出することができる。
【００９５】
信号選択手段４は、第１の２入力オア回路としての第１の２入力ＯＲ回路４１と、第２の２入力オア回路としての第２の２入力ＯＲ回路４２と、インバータ手段としてのインバータ４３と、２入力アンド回路としての２入力ＡＮＤ回路４４とを有している。
【００９６】
第１の２入力ＯＲ回路４１は、起動電流検出手段３Ｃを構成するＮ型ＭＯＳＦＥＴ３６のドレインと第２のＰ型ＭＯＳＦＥＴ３５のドレインとの接続点に一方の入力端が接続され、ロジック部５から供給される２値の選択信号の出力端が他方の入力端に接続されている。
【００９７】
インバータ４３は、ロジック部５から供給される２値のロジック信号からなる信号選択信号の出力端が入力端に入力されている。
【００９８】
第２の２入力ＯＲ回路４２は、ロジック部５からのロジック出力端が一方の入力端に接続され、インバータ４３の出力端が他方の入力端に接続されている。
【００９９】
２入力ＡＮＤ回路４４は、第１の２入力ＯＲ回路４１の出力端と第２の２入力ＯＲ回路４２の出力端とがそれぞれ両入力端にそれぞれ接続され、その出力端が端子６に接続されている。
【０１００】
上記構成により、信号選択手段４において、ロジック部５からの信号選択信号として“Ｌ”レベル（ローレベル）が入力されると、起動電流検出手段３Ｃからの出力（検出信号）が端子６に出力され、ロジック部５からの信号選択信号として“Ｈ”レベル（ハイレベル）が入力されると、ロジック部５からのロジック出力が端子６に出力される。この信号選択手段４により、起動回路２Ｃの起動電流発生手段２１Ｃの良否判定をロジックテストの一部に組み込むことができる。
【０１０１】
以上のように、本実施形態３によれば、簡単な回路構成の追加によって、検査用パッドを別途設けることなく、起動電流発生手段２１Ｃが正常であるか否かの判定テストをロジックテストの一部に組み込んで行うことが可能となる。これによって、起動回路２Ｃの検査用パッドを不要とすることができて、その分、有効素子形成領域の面積を広げて増加させることができる。
【０１０２】
なお、本実施形態３では、上記実施形態１，２の場合と同様に、信号選択手段４として、ロジック部５からの２値の選択信号としてローレベルが入力されると、起動電流検出手段３Ｃからの出力（検出信号）を同一の端子６に出力し、ロジック部５からの選択信号としてハイレベルが入力されると、ロジック部５からのロジック出力を同一の端子６に出力するように構成したが、これに限らず、信号選択手段４として、ロジック部５からの２値の選択信号としてハイレベルが入力されると、起動電流検出手段３Ｃからの出力（検出信号）を同一の端子６に出力し、ロジック部５からの選択信号としてローレベルが入力されると、ロジック部５からのロジック出力を同一の端子６に出力するように構成してもよい。
【０１０３】
以上により、本実施形態１〜３によれば、図１に示すように、電源投入などの起動時および異常動作時に、回路を起動または再起動するための起動電流を発生する起動電流発生手段２１と、起動電流発生手段２１の起動電流を検出して起動電流発生手段２１が正常か否かを示す２値のロジック信号として検出信号を出力する起動電流検出手段３と、外部から制御可能なロジック部５の内部信号（２値の選択信号）に基づいて、この起動電流検出手段３からの出力（検出信号）とロジック部５からの出力とのいずれかを選択して同一の端子６に出力可能とする信号選択手段４とを有している。これによって、回路を起動するための起動電流発生手段２１が正常であるか否かの判定テストをロジックテストの一部に組み込むことができて、従来は必要であった面積を取る起動回路の検査用パッドを不要にすることができる。
【０１０４】
以上のように、本発明の好ましい実施形態１〜３を用いて本発明を例示してきたが、本発明は、この実施形態１〜３に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１０５】
本発明は、電源投入などの回路起動時および異常動作時に、そのアナログ系回路部分を安定かつ確実に起動または再起動させるための起動回路を持つ半導体集積回路およびそのテスト方法、この半導体集積回路を搭載し、基準電圧により起動を行なう例えばデジタルカメラ、デジタルビデオカメラ、カメラ付き携帯電話装置、テレビジョン装置およびパーソナルコンピュータのモニタ装置などの電子情報機器の分野において、回路を起動するための起動電流発生手段が正常であるか否かの判定テストをロジックテストの一部に組み込むことが可能となり、従来は必要であった起動回路の検査用パッドが不要となる。これによって、テスト工程の追加によるコスト増加を防ぎ、有効素子形成領域の面積を増加させることが可能となる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の実施形態に係る半導体集積回路の要部構成例を示すブロック図である。
【図２】図１の半導体集積回路の実施形態１の具体的構成例を示すブロック図である。
【図３】図１の半導体集積回路の実施形態２の具体的構成例を示すブロック図である。
【図４】図１の半導体集積回路の実施形態３の具体的構成例を示すブロック図である。
【図５】従来の定電圧回路の要部構成例を示す回路図である。
【符号の説明】
【０１０７】
１、１Ａ、１Ｂ、１Ｃ  半導体集積回路
２、２Ａ、２Ｂ、２Ｃ  起動回路
２１、２１Ａ、２１Ｂ、２１Ｃ  起動電流発生手段
２１１、２１３、２１６  起動抵抗
２１２  ダイオード
２１４、３２、３４、３６  Ｎ型ＭＯＳＦＥＴ
２１５、３３、３５  Ｐ型ＭＯＳＦＥＴ
３、３Ａ、３Ｂ、３Ｃ  起動電流検出手段
３１  定電流源
４  信号選択手段
４１、４２ ２入力ＯＲ回路
４３ インバータ
４４ ２入力ＡＮＤ回路
５  ロジック部
６〜８  端子
【図１】
2006234509.tif 000003
【図２】
2006234509.tif 000004
【図３】
2006234509.tif 000005
【図４】
2006234509.tif 000006
【図５】
2006234509.tif 000007