(57)【要約】【課題】グリッチによる誤動作を回避可能な、ラッチ方式のセグメント電極駆動回路を提供することを目的とする。【解決手段】  グレイコードで表された階調データを保持するレジスタ部５２と、クロック信号に応答してグレイコードで表されるカウント値を増加または減少させて出力するグレイコードカウンタ５３と、グレイコードカウンタ５３から供給されるカウント値と、レジスタ部が保持するグレイコードに変換された階調データと、コントローラから１水平周期毎に供給されるタイミング信号と、に基づいてパルス幅変調信号を発生するパルス幅変調回路５４と、パルス幅変調回路５４から出力されるパルス幅変調信号に基づき、階調データに対応するパルス幅の階調信号を供給する駆動回路５５と、から構成される。【選択図】図３
2006284737.tif 000002
【特許請求の範囲】
【請求項１】
表示装置の画素の階調を定義する階調データに応じたパルス幅を有するパルス幅変調信号を前記表示装置のセグメント電極に供給するセグメント電極駆動回路であって、
グレイコードで表された階調データを保持するレジスタ部と、
クロック信号に応答してグレイコードで表されるカウント値を増加または減少させて出力するグレイコードカウンタと、
前記グレイコードカウンタから供給されるカウント値と、前記レジスタ部が保持するグレイコードに変換された階調データと、前記コントローラから１水平周期毎に供給されるタイミング信号とに基づいてパルス幅変調信号を発生するパルス幅変調部と、
前記パルス幅変調部から出力されるパルス幅変調信号に基づき、階調データに対応するパルス幅の階調信号を供給する駆動回路と、から構成される、
ことを特徴とするセグメント電極駆動回路。
【請求項２】
外部のコントローラから供給されるバイナリコードで表される階調データをグレイコードで表された階調データに変換して前記レジスタ部に供給する、グレイコードエンコーダを更に有する、
ことを特徴とする請求項１に記載のセグメント電極駆動回路。
【請求項３】
前記パルス幅変調部は、前記階調データと前記カウント値とが一致したことを検出したときにリセット信号を発生する一致判定回路と、前記コントローラから供給されるタイミング信号によりセットされ、前記一致判定回路から供給されるリセット信号によりリセットされる、ＲＳラッチ回路とから構成される、
ことを特徴とする請求項１に記載のセグメント電極駆動回路。
【請求項４】
前記コントローラから供給されるタイミング信号は、前記グレイコードカウンタのカウント値がゼロであるときに供給される、
ことを特徴とする請求項３に記載のセグメント電極駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に階調信号を供給する駆動回路における、パルス幅変調信号を生成するための技術に関する。
【背景技術】
【０００２】
従来から、パッシブマトリクス型の液晶表示装置等の表示装置の画素の階調（明暗）を制御する手法として、表示させようとする明暗（輝度）に対応させて、セグメント電極（信号電極）に印加する階調信号のパルス幅を変化させる方式（パルス幅変調方式）が提案されている（例えば特許文献１を参照）。
パルス幅変調方式では、階調信号の電圧レベルは一定である。従ってパルス幅変調方式は、比較的シンプルな回路により実現可能であるという点で、他の方式（例えば階調信号の振幅により明暗を制御する方式）と比べ優れている。
【０００３】
パルス幅変調方式のセグメント電極駆動回路の実現方法として種々の回路が提案されている。例えば、階調データをデコードし、デコードされた信号に基づきパルス幅の異なる複数の信号から一信号を選択する方式（以下、デコーダ方式という。）が提案されている。
また、特定のタイミングでセグメント電極駆動用のＲＳラッチ回路をセットしてセグメント電極に信号を供給すると共にカウンタを起動し、カウンタのカウント値と階調データとが一致するタイミングでＲＳラッチ回路をリセットすることでパルス幅を可変する方式（以下、ラッチ方式という）が提案されている。
図１２及び図１３は、セグメント電極駆動回路におけるパルス幅変調回路（４ビットの階調設定が可能なもの）を、デコーダ方式及びラッチ方式により実現する場合の構成例を示している。
【０００４】
図１２に示されたデコーダ方式の回路は、外部のコントローラから供給される１６通りのパルス幅を有する入力パルスＰＬＴ０乃至ＰＬＴ１５のうちの１信号を、４ビットの階調データＤＡＴＡにより選択して出力する。すなわち、この回路の出力は階調データで定義される１６通りのパルス幅を選択可能なパルス幅変調信号となる。
【０００５】
図１３に示されたラッチ方式の回路は、ＲＳラッチ回路が水平同期信号により、論理値ハイにセットされる。その後、外部のカウンタから供給されるカウント値ＣＮＴ（４ビット）と階調データＤＡＴＡ（４ビット）とが一致すると、一致判定回路は、ＲＳラッチ回路を論理値ローにリセットする。カウント値が０のタイミングで水平同期信号が供給されるようにすれば、ＲＳラッチ回路の出力は階調データで定義される１６通りのパルス幅を選択可能なパルス幅変調信号となる。
【０００６】
このようなパルス幅変調回路を採用し、パルス幅変調回路が出力するパルス幅変調信号を、液晶パネルを駆動するのに適した電圧レベルに変換し、階調信号として出力するようにすれば、パルス幅変調方式のセグメント電極駆動回路が実現できる。
【０００７】
ところで、画質を向上するために多階調化が進んだ昨今では、駆動回路も多階調化に対応する必要が生じている。
デコーダ方式のセグメント電極駆動回路を１ビットだけ多階調化する場合、図１２におけるデコーダの回路規模は２倍となり、ＰＬＴ信号も２倍必要となる。このため、１ビットの多階調化に対し、セグメント電極駆動回路自体や外部のコントローラの回路規模が２倍程度に増加する。更に多階調化する場合には、回路規模が飛躍的に増大する。
【０００８】
一方、ラッチ方式のセグメント電極駆動回路を１ビットだけ多階調化する場合、図１３における一致判定回路を１ビット分増やし、外部のバイナリカウンタのカウント値ＣＮＴと階調データＤＡＴＡを５ビットにすればよい。このため、１ビットの多階調化に対し、セグメント電極駆動回路自体や外部のコントローラの回路規模の増加量は、高々数十ゲート程度で済む。
このように、多階調化を進める場合、ラッチ方式のセグメント電極駆動回路は、回路規模の増大を防げる点で有利である。
【特許文献１】特開２００３−１５０１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、ラッチ方式のセグメント電極駆動回路では、カウント値の各ビットが同時に変化すると、ＲＳラッチへの入力信号に、グリッチと呼ばれる予期せぬパルスが発生し、誤動作をする場合がある。
図１４は、階調データが［０１１１（２進）］に設定された場合の、グリッチによる誤動作の具体例を示している。図１４（ｂ）乃至（ｅ）に示したようにカウント値がバイナリコードによりカウントアップしていくと、複数のビットがほぼ同時に変化するタイミングがある。例えば、図１４中、時刻Ｔ３０では、ＣＮＴ０及びＣＮＴ１が論理値ハイからローへ変化し、ＣＮＴ２が論理値ローからハイへと変化する。
【００１０】
このとき図１４（ｄ）に示すように、ＣＮＴ２が変化するタイミングが同時に変化すべき他の２ビットと比べて早い場合、瞬間的にカウント値が［０１１１（２進）］となり、階調データと一致する。このため、一致判定回路の出力には図１４（ｆ）に示すような、パルス幅の極めて狭いパルス（これをグリッチと呼ぶ）が生じる。グリッチはＲＳラッチ回路に入力され、ＲＳラッチ回路をリセットする。これにより、図１４（ｇ）に示したように、意図せぬタイミングで階調信号が立ち下がる。すなわち、意図せぬパルス幅の階調信号が出力される。その結果、画素は、階調データにより定義されたのとは異なる明暗を表示するため、表示品質が悪化する。
【００１１】
本発明は、上記実情に鑑みてなされたもので、グリッチによる誤動作を回避可能な、ラッチ方式のセグメント電極駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係るセグメント電極駆動回路は、表示装置の画素の階調を定義する階調データに応じたパルス幅を有するパルス幅変調信号を前記表示装置のセグメント電極に供給するセグメント電極駆動回路であって、グレイコードで表された階調データを保持するレジスタ部と、クロック信号に応答してグレイコードで表されるカウント値を増加または減少させて出力するグレイコードカウンタと、前記グレイコードカウンタから供給されるカウント値と、前記レジスタ部が保持するグレイコードに変換された階調データと、前記コントローラから１水平周期毎に供給されるタイミング信号とに基づいてパルス幅変調信号を発生するパルス幅変調部と、前記パルス幅変調部から出力されるパルス幅変調信号に基づき、階調データに対応するパルス幅の階調信号を供給する駆動回路と、から構成される、ことを特徴とする。
【００１３】
本発明に係るセグメント電極駆動回路は、セグメント電極外部のコントローラから供給されるバイナリコードで表される階調データをグレイコードで表された階調データに変換して前記レジスタ部に供給する、グレイコードエンコーダを更に有してもよい。
【００１４】
前記パルス幅変調部は、前記階調データと前記カウント値とが一致したことを検出したときにリセット信号を発生する一致判定回路と、前記コントローラから供給されるタイミング信号によりセットされ、前記一致判定回路から供給されるリセット信号によりリセットされる、ＲＳラッチ回路とから構成されてもよい。
【００１５】
前記コントローラから供給されるタイミング信号は、前記グレイコードカウンタのカウント値がゼロであるときに供給されることが望ましい。
【発明の効果】
【００１６】
本発明に係るセグメント電極駆動回路は、階調データ及びカウント値にグレイコードにより表現することによりグリッチが発生しない。このため、本発明に係るセグメント電極駆動回路は、ラッチ方式を採用するにも関わらず、グリッチによる誤動作を回避できる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態におけるセグメント電極駆動回路を、液晶表示装置に適用した場合を例に説明する。
図１に示すように、本実施の形態の液晶表示装置１は、液晶パネル２と、コントローラ３と、コモンドライバ４と、セグメントドライバ５と、から構成される。
【００１８】
液晶パネル２は、パッシブマトリクス型の液晶表示パネルから構成され、対向する２枚のガラス板の対向する面に、互いに直交する透明電極のマトリックスを有する。すなわち、一方のガラス板は、コモンドライバ（走査電極駆動回路）４から供給される走査信号を受け取るコモン電極（走査電極）を有し、他方のガラス板はセグメントドライバ（信号電極駆動回路）５から供給される階調信号を受け取るセグメント電極（信号電極）を有する。２枚のガラス板の間には液晶が封入される。そして、コモン電極とセグメント電極とが交差する位置に画素が形成さる。画素の明暗は、コモン電極とセグメント電極との電位差に応じて変化する。したがって、マトリクス状に配置されたコモン電極とセグメント電極との電位差を適宜制御することにより、所望の画像を表示することができる。
【００１９】
コントローラ３は、液晶表示装置１の表示機能を制御するための制御回路である。コントローラ３は、例えば、専用の論理回路で構成されてもよいし、マイクロコンピュータにより構成されてもよい。
コントローラ３は、例えば、各画素の階調（明暗）を定義する階調データ、クロック信号、水平同期信号、垂直同期信号等を、セグメントドライバ５に供給する。
また、コントローラ３は、走査信号を変化させるタイミングを定義する水平同期信号、垂直同期信号等をコモンドライバ４に供給する。
【００２０】
コモンドライバ４は、コントローラ３の制御に基づき、液晶パネル２が有するコモン電極に、走査信号を供給する。走査信号は、選択電圧と非選択電圧とを取る。選択電圧が供給されたコモン電極上の画素は、階調信号により定義される明暗を表示する。一方、非選択電圧が供給されたコモン電極上の画素には、階調信号による明暗の変化は生じない。コモンドライバ４は、例えば、図２に示すように、シフトレジスタ４１、レベルシフタ４２、駆動回路４３等から構成される。
【００２１】
シフトレジスタ４１は、垂直同期信号に応答して、第１画素行（第１コモン電極）に対応するビットのみに論理値ハイを設定する。そして、水平同期信号に同期して、論理値ハイが設定されるビットを第２画素行、第３画素行・・・、と順次シフトする。論理値ハイが設定されたビットに対応する画素行のコモン電極には、レベルシフタ４２と駆動回路４３とを介して選択電圧が供給される。
【００２２】
図１に戻って、セグメントドライバ５は、コントローラ３の制御に基づき、画素の明暗を定義するための階調信号を出力する。画素の明暗は、階調信号の振幅及びパルス幅（すなわち印加時間）のいずれによっても制御することが可能であるが、このセグメントドライバ５は、パルス幅により画素の表示階調を制御する。
セグメントドライバ５は、図３に示すように、入力部５１と、レジスタ部５２と、グレイコードカウンタ５３と、パルス幅変調回路５４と、駆動回路５５とから構成される。
【００２３】
入力部５１は、図３に示すように、レシーバ回路５１１、グレイコードエンコーダ５１２等から構成される。入力部５１は、コントローラ３から供給されるクロック信号、水平同期信号等を受け取り、セグメントドライバ５内の各部に分配する。また、入力部５１は、コントローラ３から供給されるバイナリコードで表された階調データを、グレイコードエンコーダ５１２によって、図５に示す真理値表に従い、グレイコードで表された階調データへと変換する。変換の手法自体は任意である。例えば、メモリのバイナリコードによる階調データをアドレスとする位置にグレイコードによる階調データを格納しておき、入力データでメモリをアドレッシングし、記憶データを読み出すようにすればよい。
なお、グレイコードエンコーダ５１２は、例えば、図４に示すように、２進数の重み付けがされた入力信号を受け取り、隣り合うビットの排他的論理和と、最上位ビットの入力信号と、を出力する回路により実現される。このグレイコードエンコーダ５１２は、セグメントドライバ５内に１つだけ設ければよい。
【００２４】
レジスタ部５２は、入力部５１から供給されるグレイコードで表された階調データを保持する。図３に示すように、レジスタ部５２は、第１のレジスタ５２１と第２のレジスタ５２２とから構成される。
第１のレジスタ５２１は、１水平周期の間に、次の水平周期で表示させる１画素行分の階調データを入力部５１を介してコントローラ３から受け取り、順次格納する。そして、第１のレジスタ５２１は、コントローラ３から供給される水平同期信号に応答して、格納した１画素行分の階調データを第２のレジスタ５２２に供給する。
第２のレジスタ５２２は、第１のレジスタ５２１が保持する１画素行分の階調データを、入力部５１を介してコントローラ３から供給される水平同期信号に応答して受け取り、当該水平周期の間、パルス幅変調回路５４に当該１画素行分の階調データを供給する。
【００２５】
グレイコードカウンタ５３は、入力部５１を介してコントローラ３から供給されるクロック信号に応答して、カウント値を増加させるカウンタである。図６は４ビットのグレイコードカウンタ５３の動作を示すタイムチャートである。グレイコードカウンタ５３の出力信号ＣＮＴ１〜ＣＮＴ４は、それぞれクロック信号に応答して論理値を変化させるが、複数の出力信号が同時に変化することはない。例えば、時刻Ｔ１、Ｔ５等においてはＣＮＴ１のみが変化し、時刻Ｔ３等においては、ＣＮＴ２のみが変化する。
【００２６】
グレイコードカウンタ５３は、セグメントドライバ５内に１つだけ設け、出力信号であるカウント値ＣＮＴを各セグメント電極に対応するパルス幅変調回路に分配すればよい。これにより、回路規模の増大を防ぐことができる。
【００２７】
パルス幅変調回路５４１は、水平同期信号により、出力信号を論理値ハイにセットし、レジスタ部５２から供給されるグレイコードで表された階調データＤＡＴＡと、グレイコードカウンタ５３から供給されるカウント値ＣＮＴとが一致すると出力信号を論理値ローに変化させる。図８に示すように、カウント値ＣＮＴが０であるタイミングで水平同期信号が供給されると、パルス幅変調回路５４の出力信号は、階調データＤＡＴＡに応じたパルス幅のパルス幅変調信号となる。セグメントドライバ５は、パルス幅変調回路５４が生成するパルス幅変調信号のパルス幅により、画素の明暗を制御する。
【００２８】
パルス幅変調回路５４は、例えば、図７に示すように、一致判定回路５４１とＲＳラッチ回路５４２とから構成される。
【００２９】
一致判定回路５４１は、階調データＤＡＴＡと、グレイコードカウンタ５３のカウント値ＣＮＴとを比較し、両者が一致した場合に論理値ハイを出力する。一致判定回路５４１は、例えば、図９に示すように、アンド回路を組み合わせることで実現できる。階調データＤＡＴＡとカウント値ＣＮＴとが、全てのビットについて一致したときに限り、論理値ハイが出力される。
上述のように、グレイコードカウンタ５３のカウント値ＣＮＴは、複数のビットが同時に変化することがないため、一致判定回路５４１の出力にはグリッチは現れない。
【００３０】
ＲＳラッチ回路５４２は、図１０（ａ）に示すように、２つのノア回路から構成される。
ＲＳラッチ回路５４２は、図１０（ｂ）に示す真理値表の通り動作する。詳細には、ＲＳラッチ回路５４２は、入力端子として、セット端子とリセット端子を有する。そして、セット端子とリセット端子に同時に論理値ハイが入力されることは、禁止される。セット端子に論理値ハイが入力されると、出力端子は論理値ハイを出力する。また、リセット端子に論理値ハイが入力されると、出力端子は論理値ローを出力する。また、セット端子とリセット端子とに論理値ローが入力されると、前の状態を出力端子は保持する。
【００３１】
以下では、階調データの設定値がグレイコードで [１１１０]（すなわち１０進数の１１）に設定されている場合のタイムチャートを例示す図８を参照して、パルス幅変調回路５４の動作について説明する。
はじめに、パルス幅変調回路５４は、コントローラ３から水平同期信号がセット端子に供給されることにより、出力を論理値ハイにする。なお、コントローラ３からの水平同期信号は、カウント値ＣＮＴが０のタイミングで供給されるものとする。
次に、一致判定回路は、カウント値ＣＮＴが階調データＤＡＴＡと一致したタイミングでリセット信号ＲＳＴをＲＳラッチ回路５４２のリセット端子に供給する。これにより、パルス幅変調回路５４の出力は論理値ローとなる。従って、階調データに応じたパルス幅のパルス幅変調信号が得られる。
【００３２】
駆動回路５５は、パルス幅変調回路５４の出力信号に応答して、液晶パネル２のセグメント電極に供給する階調信号を出力するドライバ回路である。具体的には、駆動回路５５は、パルス幅変調回路５４の出力信号が論理値ハイのときには所定の高レベル電圧を液晶パネル２のセグメント電極に供給し、パルス幅変調回路５４の出力信号が論理値ローのときには所定の低レベル電圧を液晶パネル２のセグメント電極に供給する。
【００３３】
このように構成される液晶表示装置１の動作を、図１１に示すタイムチャートを参照して説明する。図１１中、Ｔ１０からＴ２０の期間は、液晶表示装置の画面に１フレームの画像を表示するための１垂直周期を示している。以下では、１垂直周期における、液晶表示装置１の各部の動作と、その動作に対応した画面表示の変化について、説明する。
【００３４】
１垂直周期は、垂直同期信号（図１１（ａ））の立ち上がりエッジ（時刻Ｔ１０）に同期して開始される。
垂直同期信号と水平同期信号とに応答して、コモンドライバ４は、液晶パネル２の第１画素行に対応するコモン電極への走査信号ＣＯＭ１（図１１（ｃ））を選択電圧（図１１ではハイレベルとして表示する）にする。
【００３５】
また、時刻Ｔ１０において、水平同期信号に応答して、セグメントドライバ５は、セグメント電極に供給する階調信号（図１１（ｉ））高レベル電圧にする。そして、カウント値ＣＮＴ（図１１（ｈ））が階調データＤＡＴＡ（図１１（ｇ））と一致すると（時刻Ｔ１０’）、セグメントドライバ５は、階調信号を低レベル電圧にする。すなわち、階調データＤＡＴＡに対応したパルス幅の階調信号が液晶パネル２のセグメント電極に供給される。
【００３６】
なお、図１１において、階調データＤＡＴＡ（図１１（ｇ））及びカウント値ＣＮＴ（図１１（ｈ））は、理解を容易にするために、１０進数で表示されているが、実際はグレイコードにより設定され又はカウントされる。
また、図１１において、階調データＤＡＴＡ及び階調信号は、ある１本のセグメント電極に対応するもののみを例示しているが、実際には、全てのセグメント電極に対応して、階調データＤＡＴＡ及び階調信号が供給される。
【００３７】
このような時刻Ｔ１０から時刻Ｔ１１までの動作により、第１画素行上の各画素は階調信号のパルス幅に対応した明暗を表示する。その一方で、第１画素行以外の画素では、明暗の変化は生じない。
【００３８】
次に、時刻Ｔ１１において、水平同期信号に応答して、コモンドライバ４は、液晶パネル２の第１画素行に対応するコモン電極への走査信号ＣＯＭ１（図１１（ｃ））を非選択電圧（図１１ではローレベルとして示す）に戻し、第２画素行に対応するコモン電極への走査信号ＣＯＭ２（図１１（ｄ））を選択電圧にする。
【００３９】
また、時刻Ｔ１１において、水平同期信号に応答して、セグメントドライバ５は、セグメント電極に供給する階調信号（図１１（ｉ））を高レベル電圧にする。そして、カウント値ＣＮＴが階調データＤＡＴＡと一致すると（時刻Ｔ１１’）、セグメントドライバ５は、階調信号を低レベル電圧にする。すなわち、階調データＤＡＴＡに対応したパルス幅の階調信号が液晶パネル２のセグメント電極に供給される。
【００４０】
このような時刻Ｔ１１から時刻Ｔ１２までの動作より、第２画素行上の各画素は階調信号のパルス幅に対応した明暗を表示する。その一方で、第２画素行以外の画素では、明暗の変化は生じない。
【００４１】
以下、同様にして、第３画素行、第４画素行、・・・、と、順次、各画素行に所望の明暗を表示させる。そして、時刻Ｔ１ｎにおいて、最後の画素行である第ｎ画素行の表示が終わると、その後、しばらく表示を行わない期間（帰線期間）となる。
そして、時刻Ｔ２０において、再び、垂直同期信号が供給されると、当該水平周期は終了し、次の水平周期が開始される。
【００４２】
上述のように、第１画素行から第Ｎ画素行までの表示を順次、実施することにより、液晶表示装置１は、１フレームの画像を表示する。そして、水平周期毎に画像を更新することで、所望の映像を表示することが可能となる。
【００４３】
本実施の形態のセグメント電極駆動回路は、グレイコードカウンタ５３及びグレイコードエンコーダ５１２を採用することにより、一致判定回路によるグリッチの発生を回避する。このため、グリッチに起因した誤動作が生じず、その結果、表示装置に高品質の表示をさせることが可能である。
【００４４】
上記の実施の形態では、クロック信号に応答してグレイコードカウンタ５３がカウント値を増加させる場合を例に説明したが、本発明のセグメント電極駆動回路におけるグレイコードカウンタ５３は、クロック信号に応答してカウント値を減少させてもよい。
【００４５】
上記の実施の形態では、コントローラはバイナリコードで表される階調データをセグメント電極駆動回路に供給し、階調データはセグメント電極駆動回路内のグレイコードエンコーダによりグレイコードによる表現に変換される場合を例に説明した。しかし、本発明に係るセグメント電極駆動回路は上記実施の形態に限定されず、グレイコードで現される階調データをコントローラから供給される構成を有するセグメント電極駆動回路も含まれる。
【００４６】
上記実施の形態では、グレイコードとして、所謂反転グレイコードを使用する例を示したが、グレイコードは、１を加えることによって、必ず１ビットしか変化しない性質もつコードの総称であり、その限りにおいて、グレイコードの種類は任意である。
【００４７】
上記の実施の形態では、本発明のセグメント電極駆動回路を液晶表示装置に適用する場合を例に説明したが、本発明のセグメント電極駆動回路は、液晶表示装置に限らず、有機ＥＬ（エレクトロルミネセンス）ディスプレイ等にも適用可能である。
【図面の簡単な説明】
【００４８】
【図１】液晶表示装置の構成を示すブロック図である。
【図２】コモンドライバの構成を示すブロック図である。
【図３】セグメントドライバの構成を示すブロック図である。
【図４】グレイコードエンコーダの構成を示すブロック図である。
【図５】グレイコードエンコーダの動作を説明するための真理値表である。
【図６】グレイコードカウンタの動作を示すタイムチャートである。
【図７】パルス幅変調回路の構成を示すブロック図である。
【図８】パルス幅変調回路の動作を示すタイムチャートである。
【図９】一致判定回路の構成を示すブロック図である。
【図１０】（ａ）は、ＲＳラッチ回路の構成を示すブロック図である。（ｂ）は、ＲＳラッチ回路の動作を説明するための真理値表である。
【図１１】液晶表示装置の全体の動作を説明するためのタイムチャートである。
【図１２】従来のデコーダ方式のパルス幅変調回路の構成を示すブロック図である。
【図１３】従来のラッチ方式のパルス幅変調回路の構成を示すブロック図である。
【図１４】グリッチの発生原因を説明するタイムチャートである。
【符号の説明】
【００４９】
１・・・液晶表示装置、２・・・液晶パネル、３・・・コントローラ、４・・・コモンドライバ、５・・・セグメントドライバ
【図１】
2006284737.tif 000003
【図２】
2006284737.tif 000004
【図３】
2006284737.tif 000005
【図４】
2006284737.tif 000006
【図５】
2006284737.tif 000007
【図６】
2006284737.tif 000008
【図７】
2006284737.tif 000009
【図８】
2006284737.tif 000010
【図９】
2006284737.tif 000011
【図１０】
2006284737.tif 000012
【図１１】
2006284737.tif 000013
【図１２】
2006284737.tif 000014
【図１３】
2006284737.tif 000015
【図１４】
2006284737.tif 000016