(57)【要約】      （修正有）【課題】  ＳＮ比の低下を防ぐことができるデジタルボリューム装置を提供する。【解決手段】  デジタル信号を、最上位ビットから同一あるいは異なるビット数ずつ分割し、複数の分割デジタル信号を出力するデジタル信号分割回路２０と、前記複数の分割デジタル信号をそれぞれ処理する複数のデジタル信号処理回路２２、２３であって、処理の際に分割デジタル信号のレベルシフトが生じるときにビット欠落が生じない複数のデジタル信号処理回路２２、２３と、前記複数のデジタル信号処理回路２２、２３からの出力をそれぞれデジタル／アナログ変換する際にビット欠落が生じない複数のデジタル/アナログ変換回路３２、３４と、前記複数のデジタル/アナログ変換回路３２、３４からの複数のアナログ信号を合成するアナログ信号加算回路３６と、を含むデジタルボリューム装置である。【選択図】  図３
2006121424.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号を、最上位ビットから同一あるいは異なるビット数ずつ分割し、複数の分割デジタル信号を出力するデジタル信号分割回路と、
前記複数の分割デジタル信号をそれぞれ処理する複数のデジタル信号処理回路であって、処理の際に分割デジタル信号のレベルシフトが生じる複数のデジタル信号処理回路と、
前記複数のデジタル信号処理回路からの出力をそれぞれデジタル/アナログ変換する複数のデジタル/アナログ変換回路と、
前記複数のデジタル/アナログ変換回路からの複数のアナログ信号を合成するアナログ信号加算回路と、
を含むデジタルボリューム装置において、
前記デジタル信号分割回路においては、前記複数のデジタル信号処理回路のそれぞれにおいて分割デジタル信号のレベルシフトが生じる際に該分割デジタル信号のビット欠落が生じず、且つ、前記複数のデジタル/アナログ変換回路のそれぞれにおけるデジタル/アナログ変換の際に分割デジタル信号のビット欠落が生じないように、前記ビット数が設定されていることを特徴とするデジタルボリューム装置。
【請求項２】
請求項１記載のデジタルボリューム装置において、
前記デジタル信号分割回路は、前記デジタル信号を２つの前記分割デジタル信号に分割することを特徴とするデジタルボリューム装置。
【請求項３】
請求項２記載のデジタルボリューム装置において、
前記デジタル信号分割回路は、２４ビットの前記デジタル信号を、それぞれが１２ビットの２つの前記分割デジタル信号に分割することを特徴とするデジタルボリューム装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、デジタルボリューム装置の技術分野に属し、より詳細には、デジタル信号を処理する際にレベルシフトが生じるデジタル信号処理回路を含むデジタルボリューム装置の技術分野に属する。
【背景技術】
【０００２】
図１には、従来のデジタルボリューム装置のブロック回路が示されている。この従来のデジタルボリューム装置は、例えば、ＡＶアンプのＤＳＰ部に搭載されており、ドルビーエンコード信号を取り扱う場合に適用されている。
【０００３】
図１において、デジタル信号１００は、デジタル信号処理回路（ＤＳＰ）１０に供給され、該ＤＳＰ１０は、直列接続されたレベルシフト部１２及び音量調整部１４を含む。なお、符号１０２は、レベルシフト部１２から音量調整部１４への出力信号を示す。前記ＤＳＰ１０内の音量調整部１４からの出力信号１０４は、Ｄ/Ａ変換器１６でデジタル/アナログ変換され、該Ｄ/Ａ変換器１６からアナログ信号１０６が出力される。ここで、例えば、デジタル信号１００のビット数は２４ビットであり、レベルシフト部１２は２４ビットであり、音量調整部１４は２４ビットであり、Ｄ/Ａ変換器１６のビット精度は１８ビットであると仮定する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２には、上記図１の従来のデジタルボリューム装置における各信号の状態が示されている。すなわち、図２（Ａ）、（Ｂ）、（Ｃ）、及び（Ｄ）は、それぞれ、デジタル信号１００の状態、レベルシフト部１２からの出力信号１０２の状態、音量調整部１４からの出力信号１０４の状態、及びＤ/Ａ変換器１６におけるＤ/Ａ変換の状態が示されている。
【０００５】
図２（Ａ）において、デジタル信号１００のビット数は、２４ビットであり、該２４ビットのデジタル信号１００は、レベルシフト部１２に供給される。レベルシフト部１２においては、図２（Ｂ）に示されるように、デジタル信号１００について、ドルビー規格等ヘッドルームを確保するために、４ビット（＝２４ｄｂ）のレベルシフトがされる。この４ビットのレベルシフトのため、デジタル信号１００においては、ＬＳＢ（最下位ビット）から４ビットのビット欠落が生じ、従って、レベルシフト部１２からの出力信号１０２の有効ビット数は、２０ビット（＝２４ビット−４ビット）になる。
【０００６】
前記レベルシフト部１２からの出力信号１０２は、音量調整部１４に供給される。ここで、音量調節部１４では、使用者の一般的聴取レベルであるー３０ｄｂに設定されていると仮定する。このー３０ｄｂのレベルは、５ビットのレベルシフトにより得られるが、前段のレベルシフト部１２にて既に４ビットのレベルシフトがされているので、当該音量調整部１４では、１ビットのレベルシフトを行うことにより、合計５ビットのレベルシフトが得られる。このように、音量調整部１４では、１ビットのレベルシフトがなされ、すなわち、１ビットのビット欠落が生じる。従って、図２（Ｃ）に示されるように、音量調整部１４からの出力信号１０４の有効ビット数は、１９ビット（＝２０ビットー１ビット）になる。
【０００７】
以上のように、レベルシフト部１２及び音量調整部１４を含むＤＳＰ１０においては、デジタル信号１００について合計５ビットのビット欠落が生じ、出力信号１０４の有効ビット数は、２４ビットから１９ビットに減少し、このため、ＳＮ比の低下を生じ、音声信号の場合には音質の低下を生じるという問題がある。
【０００８】
上記問題に対処するため、レベルシフト部１２として、３２ビットのレベルシフト部あるいは浮動小数点方式のレベルシフト部を使用することが考えられるが、このようなレベルシフト部を使用すると、コストの上昇を生じる。
【０００９】
次に、音量調整部１４からの出力信号１０４は、Ｄ/Ａ変換器１６に供給されてデジタル/アナログ変換され、該Ｄ/Ａ変換器１６からアナログ信号１０６が出力される。ここで、前述したように、Ｄ/Ａ変換器１６の前段のＤＳＰ１０において合計５ビットのビット欠落が既に生じているため、出力信号１０４について有効ビット数は、１９ビット（＝２４ビットー５ビット）である（図２（Ｃ）参照）。そして、Ｄ/Ａ変換器１６のビット精度は１８ビットであるため、図２（Ｄ）に示されるように、６ビット（＝２４ビットー１８ビット）のビット欠落が生じる。従って、Ｄ/Ａ変換器１６での有効ビット数は、１３ビット（＝１９ビットー６ビット）になる。
【００１０】
以上のように、Ｄ/Ａ変換器１６においては、ビット精度が１８ビットであり、出力信号１０４のビット数（２４ビット）より小さいために、Ｄ/Ａ変換器１６でビット欠落が生じる。このため、ＳＮ比の低下を生じ、音声信号の場合には音質の低下を生じるという問題がある。
【００１１】
上記問題に対処するために、ビット精度の高いＤ/Ａ変換器を使用することが考えられるが、このようなＤ/Ａ変換器を使用すると、コストの上昇を生じる。
【００１２】
以上説明したように、従来のデジタルボリューム装置においては、ＤＳＰにおけるビット欠落及びＤ/Ａ変換器におけるビット欠落のため、ＳＮ比の低下を生じ、音声信号の場合には音質の低下を生じるという問題がある。
【００１３】
なお、先行技術として、例えば、デジタルアッテネータに関する特許文献１(特許第３３２５４７２号)がある。この特許においては、デジタル入力信号にノイズシェービング等を使用してデジタル演算を行ってアッテネートされたデジタル信号を出力するデジタルアッテネータであって、アッテネート量に応じてデジタル信号のビット数を可変制御する制御手段を備えたデジタルアッテネータが示されている。この特許は、ビット落ち部分にノイズシェービングを行うシステムを開示するものである。このノイズシェービング技術を使用すると、可聴帯域のノイズを抑えることができるが、可聴帯域を越える周波数領域でのノイズが増大し、混変調歪等の音質を阻害する問題が生じる。
【特許文献１】特許第３３２５４７２号
【００１４】
本願は、上記の各問題点に鑑みて為されたもので、その目的の一例は、ＳＮ比の低下を防ぐことができるデジタルボリューム装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、請求項１記載の発明は、デジタル信号を、最上位ビットから同一あるいは異なるビット数ずつ分割し、複数の分割デジタル信号を出力するデジタル信号分割回路と、前記複数の分割デジタル信号をそれぞれ処理する複数のデジタル信号処理回路であって、処理の際に分割デジタル信号のレベルシフトが生じる複数のデジタル信号処理回路と、前記複数のデジタル信号処理回路からの出力をそれぞれデジタル/アナログ変換する複数のデジタル/アナログ変換回路と、前記複数のデジタル/アナログ変換回路からの複数のアナログ信号を合成するアナログ信号加算回路と、を含むデジタルボリューム装置において、前記デジタル信号分割回路においては、前記複数のデジタル信号処理回路のそれぞれにおいて分割デジタル信号のレベルシフトが生じる際に該分割デジタル信号のビット欠落が生じず、且つ、前記複数のデジタル/アナログ変換回路のそれぞれにおけるデジタル/アナログ変換の際に分割デジタル信号のビット欠落が生じないように、前記ビット数が設定されていることを特徴とする。
【発明を実施するための最良の形態】
【００１６】
次に、本願を実施するための最良の形態について、図３及び図４を用いて説明する。なお、本願の実施形態によるデジタルボリューム装置は、例えば、ＡＶアンプのＤＳＰ部に搭載されており、ドルビーエンコード信号を取り扱う場合に適用されているが、本願の適用はこれに限られず、例えば、Ａ/Ｖレシーバ、プリメインアンプ、プリアンプ、デジタルプロセッサ、ミニコンポーネントステレオセット等にも適用可能である。
【００１７】
図３には、本願の実施形態によるデジタルボリューム装置のブロック回路が示されている。
【００１８】
図３において、デジタル信号２００は、デジタル信号分割回路２０で２つの分割デジタル信号２０２、２０４に分割される。ここで、デジタル信号２００のビット数が例えば２４ビットであると仮定すると、分割デジタル信号２０２、２０４は、例えば、それぞれ、１２ビットを有し、すなわち、分割デジタル信号２０２は、ＭＳＢ（最上位ビット）から１３ビットまでを有し、分割デジタル信号２０４は、１２ビットからＬＳＢ（最下位ビット）までを有する。すなわち、分割デジタル信号２０２は上位ビットを有し、分割デジタル信号２０４は下位ビットを有する。なお、実施形態においては、２４ビットのデジタル信号２００を１２ビットずつの２つの分割デジタル信号２０２、２０４に分割しているが、分割の方法はこれに限られず、例えば、１８ビット＋６ビット等に分割してもよく、デジタル回路の各段の能力を考慮して最も有利なビット数に分割すればよい。また、実施形態においては、デジタル信号２００を２つの分割デジタル信号２０２、２０４に分割しているが、分割の方法はこれに限られず、３つ以上の分割デジタル信号に分割することも可能である。
【００１９】
前記デジタル信号分割回路２０からの２つの分割デジタル信号２０２、２０４は、それぞれ、デジタル信号処理回路（ＤＳＰ）２２、２３に供給され、該ＤＳＰ２２、２３は、それぞれ、直列接続されたレベルシフト部２４及び音量調整部２６、並びに、直列接続されたレベルシフト部２８及び音量調整部３０を含む。すなわち、ＤＳＰ２２において、分割デジタル信号２０２はレベルシフト部２４に供給され、該レベルシフト部２４からの出力信号２０６は音量調整部２６に供給され、同様にして、ＤＳＰ２３において、分割デジタル信号２０４はレベルシフト部２８に供給され、該レベルシフト部２８からの出力信号２０８は音量調整部３０に供給される。
【００２０】
前記ＤＳＰ２２内の音量調整部２６からの出力信号２１０及びＤＳＰ２３内の音量調整部３０からの出力信号２１２は、それぞれ、Ｄ/Ａ変換器３２、３４でデジタル/アナログ変換され、該Ｄ/Ａ変換器３２、３４からアナログ信号２１４、２１６が出力される。これらのアナログ信号２１４、２１６は、アナログ信号加算回路３６で合成され、該アナログ信号加算回路３６から合成アナログ信号２１８が出力される。
【００２１】
ここで、例えば、レベルシフト部２４、２８は２４ビットであり、音量調整部２６、３０は２４ビットであり、Ｄ/Ａ変換器３２、３４のビット精度は１８ビットであると仮定する。
【００２２】
図４には、上記図３のデジタルボリューム装置における各信号の状態が示されている。すなわち、図２（Ａ）、（Ｂ）、（Ｃ）、及び（Ｄ）は、それぞれ、分割デジタル信号２０２、２０４の状態、レベルシフト部２４、２８からの出力信号２０６、２０８の状態、音量調整部２６、３０からの出力信号２１０、２１２の状態、及びＤ/Ａ変換器３２、３４におけるＤ/Ａ変換の状態が示されている。
【００２３】
図４（Ａ）において、分割デジタル信号２０２、２０４のビット数は２４ビットであるが、その有効ビット数は１２ビットであり、残り１２ビットの余裕がある。分割デジタル信号２０２、２０４は、レベルシフト部２４、２８に供給され、該レベルシフト部２４、２８においては、図４（Ｂ）に示されるように、分割デジタル信号２０２、２０４について、ドルビー規格等ヘッドルームを確保するために、４ビット（＝２４ｄｂ）のレベルシフトがされる。このように、レベルシフト部２４、２８において４ビットのレベルシフトが生じるが、レベルシフト部２４、２８からの出力信号２０６、２０８においては、ＬＳＢはＭＳＢから１６ビット下位であり、２４ビット能力のレベルシフト部２４、２８では、レベルシフト後に８ビット（＝１２ビットー４ビット）の余裕がある。従って、レベルシフト部２４、２８においてビット欠落は生じない。
【００２４】
前記レベルシフト部２４、２８からの出力信号２０６、２０８は、音量調整部２６、３０に供給される。ここで、音量調整部２６、３０では、使用者の一般的聴取レベルであるー３０ｄｂに設定されていると仮定する。このー３０ｄｂのレベルは、５ビットのレベルシフトにより得られるが、前段のレベルシフト部２４、２８にて既に４ビットのレベルシフトがされているので、図４（Ｃ）に示されるように、当該音量調整部２６、３０では１ビットのレベルシフトを行うことにより、合計５ビットのレベルシフトが得られる。このように、音量調整部２６、３０では、１ビットのレベルシフトがなされるが、音量調整部２６、３０からの出力信号２１０、２１２においては、ＬＳＢはＭＳＢから１７ビット下位であり、２４ビット能力の音量調整部２６、３０では、レベルシフト後に７ビット（＝８ビットー１ビット）の余裕がある。従って、音量調整部２６、３０においてビット欠落は生じない。
【００２５】
以上のように、レベルシフト部２４、２８及び音量調整部２６、３０を含むＤＳＰ２２、２３においては、分割デジタル信号２０２、２０４のそれぞれについて合計５ビットのレベルシフトが生じる。しかしながら、出力信号２１０、２１２の有効ビット数についてビット欠落が生じておらず、このため、ＳＮ比の低下を生じることがなく、音声信号の場合には音質の低下を生じることがない。
【００２６】
前記音量調整部２６、３０からの出力信号２１０、２１２は、それぞれ、Ｄ/Ａ変換器３２、３４に供給されてデジタル/アナログ変換され、該Ｄ/Ａ変換器３２、３４からアナログ信号２１４、２１６が出力される。ここで、前述したように、Ｄ/Ａ変換器３２、３４の前段のＤＳＰ２２、２３において合計５ビットのレベルシフトが既に生じているので、出力信号２１０、２１２について、５ビットのレベルシフトが生じているが、１２ビットの有効ビット数は維持されている。そして、図４（Ｄ）に示されるように、Ｄ/Ａ変換器３２、３４のビット精度は１８ビットであり、出力信号２１０、２１２については、ＬＳＢはＭＳＢから１７ビット下位であり、１ビットの余裕があるため、出力信号２１０、２１２においては、有効ビット数の１２ビット全てについてデジタル/アナログ変換がされることになる。従って、出力信号２１０、２１２の有効ビット数についてビット欠落が生じておらず、このため、ＳＮ比の低下を生じることがなく、音声信号の場合には音質の低下を生じることがない。
【００２７】
以上のように、本願の実施形態によるデジタルボリューム装置においては、ＤＳＰにおいてビット欠落が生じることがなく、更に、Ｄ/Ａ変換器においてビット欠落が生じることがなく、従って、ＳＮ比の低下を生じることがなく、音声信号の場合には音質の低下を生じることがない。
【００２８】
前記Ｄ/Ａ変換器３２、３４からのアナログ信号２１４、２１６は、アナログ信号加算回路３６で合成され、該アナログ信号加算回路３６から合成アナログ信号２１８が出力される。
【００２９】
なお、以上の説明から分かるように、本願の実施形態によるデジタルボリューム装置においては、デジタル信号分割回路２０において分割するビット数は、次のように設定されている。すなわち、複数のＤＳＰ２２、２３のそれぞれにおいて分割デジタル信号２０２、２０４のレベルシフトが生じる際に該分割デジタル信号２０２、２０４のビット欠落が生じず、且つ、前記複数のデジタル/アナログ変換回路３２、３４のそれぞれにおけるデジタル/アナログ変換の際に分割デジタル信号２１０、２１２のビット欠落が生じないように、デジタル信号分割回路２０において分割するビット数が設定されている。このような条件で、デジタル信号分割回路２０においては分割するビット数が設定されており、本願の実施形態によるデジタルボリューム装置においては、デジタル信号２００は、例えば、１２ビットずつに分割され、従って、分割デジタル信号２０２、２０４は、それぞれ、１２ビットを有する。
【図面の簡単な説明】
【００３０】
【図１】従来のデジタルボリューム装置のブロック回路である。
【図２】従来のデジタルボリューム装置における各信号の状態を示す。
【図３】本願の実施形態によるデジタルボリューム装置のブロック回路である。
【図４】本願の実施形態によるデジタルボリューム装置における各信号の状態を示す。
【符号の説明】
【００３１】
２０  デジタル信号分割回路
２２、２３  デジタル信号処理回路（ＤＳＰ）
２４、２８  レベルシフト部
２６、３０  音量調整部
３２、３４  Ｄ/Ａ変換器
３６  アナログ信号加算回路
【図１】
2006121424.tif 000003
【図２】
2006121424.tif 000004
【図３】
2006121424.tif 000005
【図４】
2006121424.tif 000006