(57)【要約】【課題】集積回路に組み込む新規なデッドタイム生成器であって、集積回路が、ハイサイドゲートドライバとローサイドゲートドライバとを含むものを提供すること。【解決手段】本デッドタイム生成器は、ハイサイドゲートドライバとローサイドゲートドライバが、出力スイッチのオン時間の間にデッドタイムが生じるように出力スイッチを駆動する。また、デッドタイム設定要素が接続されている外部のデッドタイム設定端子を有する回路を集積回路の内部に備えている。更に、デッドタイム生成器は、デッドタイム設定端子におけるある範囲のデッドタイム設定値に対する段階的なデッドタイムを提供する回路を備えている。デッドタイム生成器は、デッドタイム設定端子における複数の範囲のデッドタイム設定値に対する、対応する複数の段階的なデッドタイムを生じさせる。【選択図】図２
2006081392.tif 000002
【特許請求の範囲】
【請求項１】
集積回路に組み込むデッドタイム生成器であり、前記集積回路が、ハイサイドゲートドライバとローサイドゲートドライバとを含んでおり、前記ハイサイドゲートドライバと前記ローサイドゲートドライバが、出力スイッチのオン時間の間にデッドタイムが生じるように前記出力スイッチを駆動するようになっている、前記デッドタイム生成器であって、
デッドタイム設定要素が接続されている外部のデッドタイム設定端子を有する回路を前記集積回路の内部に備えており、
前記デッドタイム設定端子におけるある範囲のデッドタイム設定値に対する段階的なデッドタイムを提供する回路を備えており、
前記デッドタイム設定端子における複数の範囲のデッドタイム設定値に対する、対応する複数の段階的なデッドタイムを生じさせるようになっている、
デッドタイム生成器。
【請求項２】
前記デッドタイム設定要素が、前記デッドタイム生成器によって設定される段階的なデッドタイムを決定する、前記デッドタイム設定端子における電圧、を設定する、請求項１に記載のデッドタイム生成器。
【請求項３】
前記デッドタイム設定端子における前記電圧が高まるに従って、前記デッドタイム設定端子における前記電圧に対応する複数の段階的なデッドタイム値が存在するように、前記デッドタイムが段階的な減少関数に従って減少する、又は、前記デッドタイム設定端子における前記デッドタイム設定電圧に対応する複数の段階的なデッドタイム値が存在するように、前記デッドタイムが段階的な増加関数に従って増大する、請求項２に記載のデッドタイム生成器。
【請求項４】
前記デッドタイム設定要素が、前記デッドタイム設定端子における電圧レベルを確立する要素を備えている、請求項１に記載のデッドタイム生成器。
【請求項５】
前記回路が、
複数の基準値を有するウインドコンパレータ回路であって、前記デッドタイム設定端子における値を基準値と比較し、前記デッドタイムの選択値を決定する、前記ウインドコンパレータ回路を備えている、請求項１に記載のデッドタイム生成器。
【請求項６】
前記ウインドコンパレータが、前記デッドタイムを確立するための複数の出力をデッドタイム生成回路に供給する、請求項５に記載のデッドタイム生成器。
【請求項７】
段階的なデッドタイムのそれぞれに対応する、前記デッドタイム設定端子におけるある範囲の値が存在する、請求項１に記載のデッドタイム生成器。
【請求項８】
前記デッドタイム設定要素が可変電圧源を備えている、請求項１に記載のデッドタイム生成器。
【請求項９】
前記デッドタイム設定要素が抵抗分圧器を備えている、請求項１に記載のデッドタイム生成器。
【請求項１０】
集積回路によって駆動される出力スイッチのオン時間の間にデッドタイムを生じさせる方法であり、前記集積回路が、ハイサイドゲートドライバとローサイドゲートドライバとを含んでおり、前記ハイサイドゲートドライバと前記ローサイドゲートドライバが、出力スイッチのオン時間の間にデッドタイムが生じるように前記出力スイッチを駆動する、前記方法であって、
デッドタイム設定要素が接続されている外部のデッドタイム設定端子を有する回路を前記集積回路の内部に設けるステップと、
前記デッドタイム設定端子におけるある範囲のデッドタイム設定値に対する段階的なデッドタイムを提供するステップと、
前記デッドタイム設定端子における複数の範囲のデッドタイム設定値に対する、対応する複数の段階的なデッドタイムを生じさせるステップと、
を含んでいる、方法。
【発明の詳細な説明】
【関連出願】
【０００１】
[0001]本出願は、仮特許出願第６０／６０７，８７３号（出願日：２００４年９月８日）「プログラム可能なデッドタイム挿入機能を有するゲートドライバＩＣ」の利益を享受し、この文書の開示全体は、本文書に参考とすることにより組み込まれる。
【発明の背景】
【０００２】
[0002]本発明は、ゲートドライバに関し、より詳細には、ハーフブリッジ構成に接続されている２つのスイッチが同時に導電することを防止する目的でデッドタイム挿入機能を有するゲートドライバに関する。より詳細には、本発明は、プログラム可能なデッドタイム挿入機能を有するゲートドライバ集積回路に関する。
【０００３】
[0003]プログラム可能なデッドタイム生成回路を集積回路に組み込む従来の方法では、一般的に、例えば、デッドタイムを生成するための内部基準電流を設定することによって、集積回路の外部の抵抗器を使用してデッドタイムの長さを設定している。このことは、例えば図１に示してあり、ゲートドライバ集積回路におけるデッドタイム生成回路によって生成されるデッドタイムは、抵抗Ｒによって設定される。
【０００４】
[0004]デッドタイムを設定する従来の方法には、以下の欠点がある。
【０００５】
[0005]１．この方法は、外部の要素の値とデッドタイムの長さとが直接的に関係しているため、本質的に、集積回路のデッドタイム設定端子からノイズが入りやすい。このことは図３に示してあり、図３は、従来のプログラム可能なデッドタイム回路における入力電圧に対するデッドタイムのグラフを示しており、このデッドタイム回路は、図１の集積回路のデッドタイム端子ＤＴに接続されている抵抗を使用している。
【０００６】
[0006]２．デッドタイムの長さは、内部要素と外部要素の両方によって決まり、これらは、それぞれ独立して変動する。従って、シュートスルーの防止のためデッドタイムを確保することを目的として、正確なデッドタイム値を達成することが難しい。
【０００７】
[0007]３．デッドタイムを決める内部回路及び外部回路は、温度係数が異なっている傾向にある。増幅器の性能は、温度が変化する、若しくは、シュートスルー域に入った場合に熱暴走の状態になる、又はその両方によって、不安定になることがある。
【０００８】
[0008]これらの問題は、用途において短いデッドタイムが要求されるとき、例えばクラスＤのオーディオアンプにおいて高い出力線形性のため例えば１００ナノ秒未満が要求されるときには、重大になる。
【発明の概要】
【０００９】
[0009]本発明によると、デッドタイムは、集積回路の内部で決定されているプリセット値の１つを集積回路の外部から選択することによって設定される。以前の方法と比較すると、提案する方法は、正確なデッドタイム挿入機能を提供することができ、従って、デッドタイムの設定を更に小さな値にすることができる、すなわち、デッドタイムを更に短くすることができる。このことは、特に、動作サイクル中に負荷の方向が交互に変わるクラスＤのオーディオアンプなどの用途において、線形性に極めて好都合である。
【００１０】
[0010]１つの側面によると、本発明は、集積回路に組み込むデッドタイム生成器であって、集積回路が、ハイサイドゲートドライバとローサイドゲートドライバとを含むものである。そして、このデッドタイム生成器においては、ハイサイドゲートドライバとローサイドゲートドライバが、出力スイッチのオン時間の間にデッドタイムが生じるように出力スイッチを駆動する。また、デッドタイム生成器は、デッドタイム設定要素が接続されている外部のデッドタイム設定端子を有する回路を集積回路の内部に備えており、デッドタイム設定端子におけるある範囲のデッドタイム設定値に対する段階的なデッドタイムを提供する回路を備えている。更に、デッドタイム生成器は、デッドタイム設定端子における複数の範囲のデッドタイム設定値に対する、対応する複数の段階的なデッドタイムを生じさせるようになっている。
【００１１】
[0011]本発明のその他の目的、特徴、及び利点は、以下の詳細な説明から明らかになるであろう。
【００１２】
[0012]以下では、図面を参照しながら本発明について更に詳しく説明する。
【詳細な説明】
【００１３】
[0017]図２は、本発明によるデッドタイム生成器を示している。図示したように、ゲートドライバ集積回路１０は、ＨＳ及びＬＳで表されているハイサイド駆動回路とローサイド駆動回路への出力を生成するデッドタイム生成回路２０を有する。駆動回路は、ハーフブリッジ構成に接続されているハイサイドパワートランジスタとローサイドパワートランジスタ、例えばＭＯＳＦＥＴ（ＧＢＴ又はバイポーラトランジスタ）のそれぞれのゲートに、出力を供給する。デッドタイム生成回路２０は、シュートスルーを防止する目的でハイサイドスイッチ及びローサイドスイッチのオン時間の間に定義済みのデッドタイムが存在するように、ローサイドスイッチがオンになる前にハイサイドスイッチがオフになり、且つ、ハイサイドスイッチがオンになる前にローサイドスイッチがオフになるようにする。
【００１４】
[0018]本発明によると、集積回路１０の外部に設けられている入力端子ＤＴを有するウインドコンパレータ回路３０が設けられている。デッドタイムの設定は、例えば抵抗分圧器や可変電圧源などを使用して、デッドタイム設定端子ＤＴに適切な電圧ＶＤＴを印加することによって達成される。ウインドコンパレータ３０は、電圧ＶＤＴを複数の基準値と比較し、適切なデッドタイム設定を決定する。図４を参照すると、ＶＤＴの値に応じて、複数の段階的なデッドタイム（図４はそのうちの４つを示している）のうちのいずれかが設定される。従って、図４に示したように、ＶＤＴが高まるに従って、デッドタイムが段階的な増分で徐々に小さくなる。ウインドコンパレータ３０の出力３５によって、デッドタイム生成回路２０によって提供される適切なデッドタイムが選択される。デッドタイム生成回路２０は、ハイサイドスイッチとローサイドスイッチが、選択されたデッドタイムを有するようにする。図示したように、デッドタイム生成回路は、一般にＰＷＭ入力を受信する。このＰＷＭ入力は、オン時間の間の適切な長さのデッドタイムを伴ってドライバがオン・オフされるようにハイサイドドライバとローサイドドライバとに出力ＨＳ，ＬＳを供給する目的で、図示したように一方のレッグにおいてインバータＮによって反転されている。
【００１５】
[0019]ＤＴピンにおける入力電圧に対してデッドタイムの長さが連続的に変化する（図３）先行技術の回路とは対照的に、本発明による回路においては、図４に破線によって示したように、ある範囲のＶＤＴに対して段階的なデッドタイムが設定される。本発明による実施形態においては、ＶＤＴが高まるに従って、段階的な減少関数に従って段階的な長さのデッドタイムが減少していく。当然ながら、ＶＤＴとデッドタイムとの間の関係は、図示した反転関係（ｉｎｖｅｒｓｅ  ｒｅｌａｔｉｏｎｓｈｉｐ）の代わりに、ＶＤＴが高まるに従ってデッドタイムも増大するような直接的な関係であってもよい。その場合、図４に示したような段階的減少関数（ｓｔｅｐ−ｄｏｗｎ  ｆｕｎｃｔｉｏｎ）の代わりに、段階的増大関数（ｓｔｅｐ−ｕｐ  ｆｕｎｃｔｉｏｎ）が用いられる。
【００１６】
[0020]本発明は、以下の利点を提供する。
（１）複数の所定のデッドタイム設定を選択することができる。
（２）ＩＣの外部からデッドタイムを選択することができる。
（３）所定のデッドタイムのそれぞれが、タイミングドリフト（ｔｉｍｉｎｇ  ｄｒｉｆｔ）、温度による変動、機器間の変動、及び電圧依存性に関して補正及び最適化される。
【００１７】
[0021]本発明は、線形性（低歪）のため正確なデッドタイムが重要であるクラスＤのアンプの用途において、特に有用であると考えられる。具体的には、これらの用途においては、温度に対する安定性が重要になりつつある。クラスＤの用途においては、スイッチング波形の形状の質によって、増幅されるオーディオ信号の品質が決まる。クラスＤのスイッチング段の目標として、高速且つ歪の少ない（ｃｌｅａｎ）スイッチングが望ましい。
【００１８】
[0022]スイッチング段における性能低下の１つの重要な理由は、スイッチング電流経路における浮遊インダクタンスによってスイッチング速度が遅くなることと、浮遊インダクタンスに起因してリンギングが生じることである。この浮遊インダクタンスを排除する１つの方法は、すべてのコンポーネントを互いに密集させて配置することである。
【００１９】
[0023]ゲートドライバＩＣは、熱が発生するＭＯＳＦＥＴの横に配置されているため、ＭＯＳＦＥＴによって熱せられる。このことは、プリント基板をヒートシンクとして使用する表面実装ＭＯＳＦＥＴでは、重大な問題である。
【００２０】
[0024]従って、ゲートドライバＩＣは、ある温度範囲について安定している必要がある。本発明は、この恩恵を提供することができる。
【００２１】
[0025]本発明は、その特定の実施形態に関連して説明してきたが、当業者には、他の多くの変形形態及び変更形態と、他の用途とが明らかになるであろう。従って、本発明は、本明細書における特定の開示によって制限されるのではなく、添付の請求項によってのみ制限されるものとする。
【図面の簡単な説明】
【００２２】
【図１】先行技術のデッドタイム設定回路を示している。
【図２】本発明によるデッドタイム設定回路を示している。
【図３】先行技術の回路の場合の入力電圧に対するデッドタイムのグラフを示している。
【図４】本発明による回路の場合の入力電圧に対するデッドタイムのグラフを示している。
【符号の説明】
【００２３】
１０…集積回路、２０…デッドタイム生成回路、３０…ウインドコンパレータ回路、３５…出力
【図１】
2006081392.tif 000003
【図２】
2006081392.tif 000004
【図３】
2006081392.tif 000005
【図４】
2006081392.tif 000006
【外国語明細書】
2006081392000001.pdf