(57)【要約】【課題】表示素子内に配置された配線での信号の電圧降下に起因する表示の劣化を低減する技術を提供する。【解決手段】  互いに対向したガラス基板上に直交するように配置された走査電極と信号電極と、前記走査電極を順次選択する走査電極駆動回路と、画素の階調を定義する階調信号を前記信号電極に印加する信号電極駆動回路と、を備える表示装置において、前記走査電極駆動回路は、順次選択する前記走査電極が前記信号電極駆動回路の信号出力端子から遠くなるに従って、当該走査電極の選択期間を長くし、前記信号電極駆動回路は、各前記走査電極の選択期間に応じた期間、選択された走査電極上の画素の階調を定義する階調信号を信号電極に印加する。【選択図】図１
2006258945.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向したガラス基板上に直交するように配置された走査電極と信号電極と、前記走査電極を順次選択する走査電極駆動回路と、画素の階調を定義する階調信号を前記信号電極に印加する信号電極駆動回路と、を備える表示装置において、
前記走査電極駆動回路は、順次選択する前記走査電極の位置が前記信号電極駆動回路の信号出力端子から遠くなるに従って、当該走査電極毎に選択期間を長くし、
前記信号電極駆動回路は、各前記走査電極の選択期間に応じた期間、選択された走査電極上の画素の階調を定義する階調信号を信号電極に印加する、
ことを特徴とする表示装置。
【請求項２】
前記走査電極駆動回路と前記信号電極駆動回路とは、前記ガラス基板上の信号電極の位置に応じて生ずる前記階調信号における電圧降下を補償するように、各走査電極の選択期間を長くし、階調信号の印加時間を対応して長くする、
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
走査電極と信号電極とを備える表示素子に接続され、前記走査電極を順次選択する走査電極駆動回路と、画素の階調を定義する階調信号を前記信号電極に印加する信号電極駆動回路と、を備える表示駆動装置において、
前記走査電極駆動回路は、表示素子上での前記走査電極の位置が前記信号電極駆動回路から遠くなるに従って、その走査電極毎の選択期間を長くし、
前記信号電極駆動回路は、各前記走査電極の選択期間に応じた期間、選択された走査電極上の画素の階調を定義する階調信号を信号電極に印加する、
ことを特徴とする表示駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置が備えるストライプ状電極での電圧降下に起因する表示輝度のばらつきを抑制する技術に関する。
【背景技術】
【０００２】
小型の液晶表示器（Liquid Crystal Display、以下、LCDと呼ぶ）モジュールは、図７（ａ）に示すようなガラス基板７１上にドライバＬＳＩ（駆動回路）を配置した構成のＣＯＧ（Chip
on Glass）実装、図７（ｂ）に示すようなフレキシブル基板７３上に駆動回路７２を配置し、該フレキシブル基板７３をガラス基板７１に接続したＣＯＦ（Chip
on Flexible）実装、図７（ｃ）に示すようなキャリアテープ７４上に駆動回路７２を配置し、該キャリアテープ７４をガラス基板７１に接続した構成のＴＣＰ（Tape
Carrier Package）実装といった工法で製造されている。
【０００３】
一例として、ここでは図３及び図８を用いて、ＣＯＦ実装のＬＣＤモジュールの構造及びその動作を説明する。図３に示すように、ＣＯＦ実装のＬＣＤモジュール１は、駆動回路２と、フレキシブル基板３と、ＬＣＤパネル４から構成される。フレキシブル基板３上には、駆動回路２とＬＣＤパネル４の駆動信号入力端子４１とを接続するための複数の配線３１が形成されている。各配線３１の長さは等しくならないため、駆動回路２からＬＣＤパネル４までの配線抵抗値は、個々の配線３１毎に異なる。
【０００４】
このような構成のＬＣＤモジュール１において、駆動回路２は、図８に示すような駆動信号を出力し、ＬＣＤパネル４はそれに応じた画像を表示する。すなわち、図８（ａ）〜（ｃ）に示す走査信号により選択された走査電極４２上の画素の階調が、図８（ｄ）に示す階調信号の電圧により定義され、画素の集合である表示部に画像が表示される。
【０００５】
このとき、駆動回路２から各画素までの配線抵抗値がいずれも無視し得る程度に微少である場合には、配線での電圧降下による駆動信号の劣化はあまり問題とならない。しかし、配線は細線であるため、単位長さ当たりの抵抗値が比較的大きく、配線の長さの違いにより、駆動信号波形の立ち上がり時間が異なり、また、電圧降下が異なっている。すなわち、駆動回路２からの配線長が長い画素ほど画素を挟む電極にかかる実効電圧が低くなる。このため、駆動回路２からの配線長が長い画素と、駆動回路２からの配線長が短い画素とで、同一駆動信号が入力されたときの表示輝度が異なるという問題がある。
【０００６】
上記問題に対して、駆動回路２からＬＣＤパネル４の駆動信号入力端子４１までの各配線抵抗値を一定値に設定することが特許文献１と特許文献２に開示されている。
【特許文献１】特開平６−６７１９１号公報
【特許文献２】特開平１１−３２７４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１と特許文献２に開示されている手法では、駆動回路２からＬＣＤパネル４の駆動信号入力端子４１までの配線抵抗値を一定値にするにとどまり、ＬＣＤパネル４の駆動信号入力端子４１から選択された画素までの電極配線長には差が残る。そして、走査電極４２及び信号電極４３は、単位長さ当たりの抵抗値が大きいＩＴＯ（Indium
Tin Oxide）の微細な薄膜で形成されるため、駆動信号入力端子４１からの距離によって駆動信号入力端子４１から画素までの配線抵抗値に大きな差が現れる。
【０００８】
このため、ＬＣＤパネル４の駆動信号入力端子４１から遠い画素ほど、画素を挟む電極間にかかる実効電圧が低くなり、同じ駆動信号が入力されたときの表示輝度が、駆動信号入力端子４１から画素までの距離によってばらつくという問題がある。
【０００９】
特に、フレーム毎に階調信号の極性を走査信号に対して反転させるフレーム反転駆動方式で、駆動回路２が画面の下側に配置され、第１（一番上）の走査電極から順番に走査する駆動方法の場合には、極性反転時の駆動信号の急激な変化に追随できず、実効電圧が大きく低下し、第１の走査電極上の画素で表示輝度のばらつきが顕著になる。
【００１０】
また、液晶表示器の画素密度が上がり電極配線が細くなるほど、ＬＣＤパネル４のサイズが大きくなりパネル内での画素毎の配線長の差が大きくなるほど、駆動信号入力端子４１から画素までの距離によって表示輝度がばらつくという問題が顕著になる。
【００１１】
電極の配線抵抗値の差に起因した表示輝度のばらつきは、液晶表示器に限らず、格子状に配置された電極間の電位差により表示輝度を変化させる表示器、例えば、エレクトロルミネッセンス（EL）ディスプレイ、プラズマディスプレイ等でも共通に起こる問題である。
【００１２】
本発明は、上記実情に鑑みてなされたもので、ムラの少ない表示を可能とすることを目的とする。
また、本発明は、表示素子内に配置された配線での信号の電圧降下に起因する表示の劣化を低減する技術を提供することを他の目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１の観点に係る表示装置は、互いに対向したガラス基板上に直交するように配置された走査電極と信号電極と、前記走査電極を順次選択する走査電極駆動回路と、画素の階調を定義する階調信号を前記信号電極に印加する信号電極駆動回路と、を備える表示装置において、前記走査電極駆動回路は、順次選択する前記走査電極の位置が前記信号電極駆動回路の信号出力端子から遠くなるに従って、当該走査電極毎に選択期間を長くし、前記信号電極駆動回路は、各前記走査電極の選択期間に応じた期間、選択された走査電極上の画素の階調を定義する階調信号を信号電極に印加する、ことを特徴とする。
【００１４】
前記走査電極駆動回路と前記信号電極駆動回路とは、前記ガラス基板上の信号電極の位置に応じて生ずる前記階調信号における電圧降下を補償するように、各走査電極の選択期間を長くし、階調信号の印加時間を対応して長くしてもよい。
【００１５】
なお、本発明において、走査電極の選択時間とは、走査信号が選択電圧となっている時間を指すのではなく、走査信号が選択電圧となり、且つ、所望の階調信号が印加されている、実質的な選択時間を指すものとする。
【００１６】
本発明の第２の観点に係る表示駆動回路は、走査電極と信号電極とを備える表示素子に接続され、前記走査電極を順次選択する走査電極駆動回路と、画素の階調を定義する階調信号を前記信号電極に印加する信号電極駆動回路と、を備える表示駆動装置において、前記走査電極駆動回路は、表示素子上での前記走査電極の位置が前記信号電極駆動回路から遠くなるに従って、その走査電極毎の選択期間を長くし、前記信号電極駆動回路は、各前記走査電極の選択期間に応じた期間、選択された走査電極上の画素の階調を定義する階調信号を信号電極に印加する、ことを特徴とする。
【発明の効果】
【００１７】
表示装置が備えるストライプ状電極での電圧降下に起因する、画素を挟む電極間にかかる実効電圧のばらつきを補償でき、これにより表示器の表示輝度のばらつきが抑制されたムラの少ない表示が可能となる。
【発明を実施するための最良の形態】
【００１８】
（実施形態１）
以下、図面を参照して本発明の実施形態１について説明する。
本発明の実施形態１に係るＬＣＤモジュール１の構成は、基本的に図３を用いて説明した従来のＬＣＤモジュール１の構成と同一である。すなわち、ＬＣＤモジュール１は、駆動回路２と、フレキシブル基板３と、ＬＣＤパネル４から構成される。
【００１９】
駆動回路２は、図２に示すように、走査電極駆動回路２２と信号電極駆動回路２３とに接続されて走査電極駆動回路２２と信号電極駆動回路２３に水平同期信号ＨＳＹＮＣを供給するタイミング制御部２１と、走査電極４２に接続され走査電極４２に走査信号を順次印加することにより走査電極４２を走査する走査電極駆動回路２２と、信号電極４３に接続され走査電極駆動回路２２の動作に同期して信号電極４３に階調信号を印加する信号電極駆動回路２３と、信号電極駆動回路２３に接続され信号電極駆動回路２３に階調データを供給するフレームバッファ２４から構成される。
【００２０】
タイミング制御部２１は、ダウンカウンタ２１１と、アップカウンタ２１２と、オア回路２１３から構成される。タイミング制御部２１は、選択信号及び階調信号を変化させるタイミングを定義する信号を出力する。
ダウンカウンタ２１１は、１フレーム周期毎に図示せぬ表示制御部から供給される垂直同期信号ＶＳＹＮＣに応答して、所定のバイナリ値Ｎを取り込み、アップカウンタ２１２の出力に応答して、カウント値を−１する。
アップカウンタ２１２は、オア回路２１３からの出力でリセットされ、図示せぬ発振回路からクロック端子に供給されるクロック信号をカウントし、カウント値がダウンカウンタ２１１の出力値と一致するとパルス信号を出力する。
オア回路２１３は、水平同期信号ＶＳＹＮＣとアップカウンタ２１２の出力信号との論理和をとってアップカウンタ２１２のリセット端子に供給する。また、オア回路２１３の出力は、水平同期信号ＨＳＹＮＣとして走査電極駆動回路２２と信号電極駆動回路２３とフレームバッファ２４に供給される。
【００２１】
走査電極駆動回路２２は、シフトレジスタ２２１と、走査信号出力段２２２から構成される。走査電極駆動回路２２は、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとに基づき、走査電極４２に印加する選択信号を出力する。
シフトレジスタ２２１は、垂直同期信号ＶＳＹＮＣに応答して、所定の初期値を取り込み、タイミング制御部２１からの水平同期信号ＨＳＹＮＣに応答して、出力値を１ビットずつシフトする。所定の初期値は第１（一番上）の走査電極４２に対応する先頭のビットのみハイレベルで他のビットはローレベルである。
走査信号出力段２２２は、シフトレジスタ２２１の出力に応答して、走査信号を走査電極４２に供給する。
【００２２】
信号電極駆動回路２３は、ラッチ回路２３１、階調信号出力段２３２から構成される。信号電極駆動回路２３は、フレームバッファ２４から供給される階調データと、水平同期信号ＨＳＹＮＣとに基づき、階調信号を出力する。
ラッチ回路２３１は、第１のラッチと第２のラッチから構成される。
第１のラッチと第２のラッチは、水平同期信号ＨＳＹＮＣに同期してその役割を交替しながら、階調データを更新して出力する。
より具体的に、ラッチ回路２３１の動作を説明する。ある瞬間において、第１ラッチは、出力をハイインピーダンス状態であり、フレームバッファ２４から次に選択される画素行の階調データを受け取り保持する。このとき、第２のラッチは、直前の水平同期信号ＨＳＹＮＣが入力されるより前にあらかじめ受け取っていた現在選択された画素行の階調信号を階調信号出力段２３２に供給する。
水平同期信号ＨＳＹＮＣが入力されると、第１のラッチは、水平同期信号ＨＳＹＮＣが入力されるより前にあらかじめ受け取り保持していた現在選択された画素行の階調信号を出力段２３２に供給し、第２のラッチは、出力をハイインピーダンス状態となり、フレームバッファ２４から次に選択される画素行の階調データを受け取って保持する。
このような動作を繰り返して、ラッチ回路２３１は、階調データを更新して出力する。
階調信号出力段２３２は、タイミング制御部２１からの水平同期信号ＨＳＹＮＣに応答して、ラッチ回路２３１からの階調データを階調信号に変換し、信号電極４３に供給する。
【００２３】
フレームバッファ２４は、ＲＡＭ（Random Access Memory）等から構成される。フレームバッファ２４は、図示せぬ表示制御部から供給される１フレーム分の階調データＤＡＴＡを保持し、水平同期信号ＨＳＹＮＣに応答して信号電極駆動回路２３に１本の走査電極４２上の画素（１画素行）分の階調データを順次、供給する。
【００２４】
このような構成のＬＣＤモジュール１における、駆動回路２の動作を、図１を参照して説明する。図１（ａ）に示すように、垂直同期信号ＶＳＹＮＣが各フレーム期間の開始時に供給されると、オア回路２１３を介して図１（ｂ）に示すように、第１の水平同期信号ＨＳＹＮＣが出力される。これにより、走査電極駆動回路２２は、第１行の走査電極４２に選択パルスを図１（ｅ）に示すように供給する。また、信号電極駆動回路２３は、図１（ｈ）に示すように、第１行の走査電極４２上の画素（第１画素行）用の階調信号を各信号電極４３に出力する。
【００２５】
また、ダウンカウンタ２１１は、所定値Ｎをロードし、アップカウンタ２１２がクロック信号のカウント値がＮになるまでカウントする。第１の水平同期信号の出力（＝垂直同期信号の出力タイミング）から、一定時間が経過してアップカウンタ２１２のカウント値がＮに達すると、アップカウンタ２１２がパルスを出力し、これが、オア回路２１３を介して１フレーム内の第２の水平同期信号ＨＳＹＮＣとして出力される。これにより、走査電極駆動回路２２は、図１（ｅ）に示すように第１行の走査電極４２への選択パルスの供給を停止し、図１（ｆ）に示すように第２行の走査電極４２への選択パルスの供給を開始する。また、信号電極駆動回路２３は、図１（ｈ）に示すように、第２画素行用の階調信号を各信号電極４３に出力する。
【００２６】
一方、アップカウンタ２１２の出力パルスは、ダウンカウンタ２１１のクロック端子にも供給され、ダウンカウンタ２１１のカウント値はＮ−１となる。従って、アップカウンタ２１２は、カウント値がＮ−１に達した時点で、パルスを出力する。
このような動作を繰り返すことにより、ダウンカウンタ２１１のカウント値はＮ、Ｎ−１、Ｎ−２…と変化し、アップカウンタ２１２がクロック信号をＮ、Ｎ−１、Ｎ−２…とカウントする間、第１，第２…の走査電極４２に、選択パルスが印加されることになる。すなわち、走査電極４２が１つだけ信号電極駆動回路２３に近くなるに従って、その走査電極４２の選択時間が１クロック分だけ短くなる。換言すれば、走査電極４２が１つだけ信号電極駆動回路２３から遠くなるに従って、その走査電極４２の選択時間が１クロック分だけ長くなる。
【００２７】
なお、ダウンカウンタ２１１がロードする所定値Ｎと、クロック信号の周期は、信号電極駆動回路２３から最も遠い走査電極４２に対してはクロック信号の周期のＮ倍の選択期間とし、選択する走査電極４２が１本近づく毎に選択時間がクロック信号の１周期分だけ減少することで実効電圧の低下を補償できるように選ばれている。
なお、本発明においては、補償とは実効電圧の差を完全に打ち消すことのみを意味するのではなく、輝度の差を人間が視認できない程度に抑制するように実効電圧の差を打ち消すことをも含むものとする。
【００２８】
ＬＣＤモジュール１の構成要素の説明に戻って、図３に示すように、フレキシブル基板３上には、配線３１が形成される。配線３１の一端は、駆動回路２に接続され、配線３１の他端はＬＣＤパネル４の信号入力端子４１に接続される。
【００２９】
図４に示すように、ＬＣＤパネル４には複数の走査電極４２と信号電極４３が格子状に配置されている。走査電極４２と信号電極４３との間には液晶が充填されており、走査電極４２と信号電極４３とが交差する箇所に画素が形成される。そして、各画素の位置で液晶を挟んで対向する走査電極４２と信号電極４３との間の電位差に依存して液晶の配向が変化し、画素の明暗として視認される。ここで、走査電極４２及び信号電極４３は、ＩＴＯの微細な薄膜で形成されており、単位長さ当たりの抵抗値が大きい。このためＬＣＤパネル４の駆動信号入力端子４１から各画素までの抵抗値は各画素で異なる。
【００３０】
このように構成されたＬＣＤモジュール１において、駆動回路２から図１（ｅ）〜（ｇ）に示したような走査信号と、図１（ｈ）に示したような階調信号とがＬＣＤパネル４に供給されると、走査信号が選択電圧となった走査電極４２上の画素の輝度は、階調信号に対応して変化する。
【００３１】
階調信号の波形は、駆動信号入力端子４１上では図１（ｈ）が示すような理想的な波形に近い。しかし、信号電極４３を伝搬して画素の位置に達する間に、電極が持つ抵抗値に起因して立ち上がり時間の長期化や電圧低下といった波形の劣化が起こる。このため、画素を挟む電極間に係る実効電圧は降下する。そして、選択した走査電極４２が信号電極駆動回路２３から遠くなるに従って配線抵抗値が大きくなるため、電圧降下の度合いが激しくなる。本実施形態の駆動回路２は、選択した走査電極４２が１つ信号電極駆動回路２３から遠くなるに従って、その走査電極４２の選択時間を１クロック分だけ長くする。これにより、走査電極４２の選択期間に応じた期間、階調信号を信号電極４３に印加することで、劣化した階調信号が立ち上がるための時間を確保する。その結果、画素を挟む電極間に係る実効電圧の低下が補償される。
【００３２】
このように、本実施形態の表示装置及び表示駆動回路は、選択した走査電極４２の信号電極駆動回路２３からの距離に従って、走査電極４２の選択時間と階調信号の印加時間とを長くすることで、表示装置が備えるストライプ状電極での電圧降下に起因する実効電圧のばらつきを抑制する。その結果、本実施形態の表示装置及び表示駆動回路は、ムラの少ない表示を可能とする。
【００３３】
（実施形態２）
実施形態１では、駆動回路２が、走査電極４２の選択時間と、階調信号の印加時間とは同一の時間とし、その時間を信号電極駆動回路２３から遠くなるに従って長くする駆動信号を出力する場合を例に説明をした。同様の効果を得ることのできる他の手法として、駆動回路２が、走査電極４２の選択時間は一定の時間とし、階調信号の印加時間のみを信号電極駆動回路２３から遠くなるに従って長くする駆動信号を出力することにより、走査電極４２の実質的な選択時間を信号電極駆動回路２３から遠くなるに従って長くする手法がある。
【００３４】
以下、図面を参照して本発明の実施形態２について説明する。
本実施形態に係るＬＣＤモジュール１の構成は基本的に図３を用いて説明した従来のＬＣＤモジュール１の構成と同一である。すなわち、ＬＣＤモジュール１は、駆動回路２と、フレキシブル基板３と、ＬＣＤパネル４から構成される。
【００３５】
駆動回路２は、図６に示すように、走査電極駆動回路２２と信号電極駆動回路２３に接続されて走査電極駆動回路２２と信号電極駆動回路２３に水平同期信号ＨＳＹＮＣ及び階調信号許可信号Ｅｎを供給するタイミング制御部２１と、走査電極４２に接続され、走査電極４２に走査信号を順次印加することにより走査電極４２を走査する走査電極駆動回路２２と、信号電極４３に接続され、走査電極駆動回路２２の動作に同期して、信号電極４３に階調信号を印加する信号電極駆動回路２３とを備える。
【００３６】
タイミング制御部２１は、ダウンカウンタ２１１と、アップカウンタ２１２と、オア回路２１３と、発振回路２１４から構成される。タイミング制御部２１は、選択信号及び階調信号を変化させるタイミングを定義する信号を出力する。
ダウンカウンタ２１１は、１フレーム周期毎に図示せぬ表示制御部から供給される垂直同期信号ＶＳＹＮＣに応答して、所定のバイナリ値Ｎを取り込み、オア回路２１３の出力に応答して、カウント値を−１する。
【００３７】
アップカウンタ２１２は、オア回路２１３からの出力でリセットされ、図示せぬ発振回路からクロック端子に供給されるクロック信号をカウントし、カウント値がダウンカウンタ２１１の出力値と一致すると出力をハイレベルにする。アンプカウンタ２１２の出力信号は、階調信号許可信号Ｅｎとして信号電極駆動回路２３に供給される。
オア回路２１３は、垂直同期信号ＶＳＹＮＣと発振回路２１４の出力信号との論理和をとって、水平同期信号ＨＳＹＮＣとして、走査電極駆動回路２２と、信号電極駆動回路２３と、フレームバッファ２４とに供給する。また、オア回路２１３の出力信号は、ダウンカウンタ２１１のクロック端子と、アップカウンタ２１２のリセット端子にも供給される。
発振回路２１４は、走査信号の選択を切り替えるためのパルス信号を、所定の周期でオア回路２１３に供給する。
【００３８】
走査電極駆動回路２２は、シフトレジスタ２２１と、走査信号出力段２２２から構成される。走査電極駆動回路２２は、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとに基づき、走査電極４２に印加する選択信号を出力する。
シフトレジスタ２２１は、垂直同期信号ＶＳＹＮＣに応答して、所定の初期値を取り込み、タイミング制御部２１からの素疲弊同期信号ＨＳＹＮＣに応答して、出力値を１ビットずつシフトする。所定の初期値は第１（一番上）の走査電極４２に対応する先頭のビットのみハイレベルで他のビットはローレベルである。
走査信号出力段２２２は、シフトレジスタ２２１の出力に応答して、走査信号を走査電極４２に供給する。
【００３９】
信号電極駆動回路２３は、ラッチ回路２３１、階調信号出力段２３２から構成される。
ラッチ回路２３１は、第１のラッチと第２のラッチから構成される。信号電極駆動回路２３は、フレームバッファ２４から供給されるデータ、水平同期信号ＨＳＹＮＣ及び階調信号許可信号Ｅｎに基づき、階調信号を出力する。
【００４０】
第１のラッチと第２のラッチは、水平同期信号ＨＳＹＮＣに同期してその役割を交替しながら、階調データを更新して出力する。
より具体的に、ラッチ回路２３１の動作を説明する。ある瞬間において、第１のラッチは、出力をハイインピーダンス状態とし、フレームバッファ２４から次に選択される画素行の階調データを受け取り保持する。このとき、第２のラッチは、直前の水平同期信号ＨＳＹＮＣが入力されるより前にあらかじめ受け取っていた現在選択された画素行の階調信号を階調信号出力段２３２に供給する。
水平同期信号ＨＳＹＮＣが入力されると、第１のラッチは、水平同期信号ＨＳＹＮＣが入力されるより前にあらかじめ受け取り保持していた現在選択された画素行の階調信号を出力段２３２に供給する。このとき、第２のラッチは、出力をハイインピーダンス状態とし、フレームバッファ２４から次に選択される画素行の階調データを受け取って保持する。
このような動作を繰り返して、ラッチ回路２３１は、階調データを更新して出力する。
階調信号出力段２３２は、タイミング制御部２１からの階調信号許可信号Ｅｎがローレベルの場合、ラッチ回路２３１からの階調データを階調信号に変換し、信号電極４３に供給する。一方、階調信号許可信号Ｅｎがハイレベルの場合には、階調信号出力段２３２は、所定のレベルの階調信号（ここでは最も低い電圧の階調信号）を出力する。
【００４１】
フレームバッファ２４は、図示せぬ表示制御部から供給される１フレーム分の階調データＤＡＴＡを保持し、水平同期信号ＨＳＹＮＣに応答して信号電極駆動回路２３に１画素行分の階調データを供給する。
【００４２】
このような構成により、図５（ａ）に示すように、垂直同期信号ＶＳＹＮＣが各フレーム期間の開始時に供給されると、オア回路２１３を介して図５（ｂ）に示すように、第１の水平同期信号ＨＳＹＮＣが出力される。これにより、走査電極駆動回路２２は、第１行の走査電極４２に選択パルスを図５（ｅ）に示すように供給する。
【００４３】
また、ダウンカウンタ２１１は、所定値Ｎをロードし、アップカウンタ２１２は出力をローとして、クロック信号のカウント値がＮになるまでカウントする。アップカウンタ２１２は出力信号（すなわち階調信号許可信号Ｅｎ）がローとなってから一定時間が経過して、アップカウンタ２１２のカウント値がＮに達すると、階調信号許可信号Ｅｎをハイとする。
図５（ｈ）に示すように、信号電極駆動回路２３は、階調信号許可信号Ｅｎがローの期間、第１画素行用の階調信号を各信号電極４３に供給する。また、階調信号許可信号Ｅｎがハイの期間は、最も低い電圧の階調信号を各信号電極４３に供給する。
【００４４】
第１の水平同期信号ＨＳＹＮＣが出力されてから一定の期間が経つと、発振回路２１４からパルス信号が出力され、これがオア回路２１３を介して第２の水平同期信号ＨＳＹＮＣとして出力される。
これにより、走査電極駆動回路２２は、図５（ｅ）に示すように第１行の走査電極４２への選択パルスの供給を停止し、図５（ｆ）に示すように第２行の走査電極４２への選択パルスの供給を開始する。
【００４５】
一方、発振回路２１４が出力するパルス信号は、オア回路２１３を介して、ダウンカウンタ２１１のクロック端子と、アップカウンタ２１２のリセット端子にも供給される。これにより、ダウンカウンタ２１１のカウント値はＮ−１となる。また、アップカウンタ２１２は、リセット端子にパルスが入力されることにより出力をローとし、カウント値がＮ−１に達した時点で、出力をハイにする。図５（ｈ）に示すように、信号電極駆動回路２３は、Ｅｎ信号がローの期間、第２画素行用の階調信号を各信号電極４３に供給し、Ｅｎ信号がハイになると、最も低い電圧の階調信号を各信号電極４３に供給する。
【００４６】
このような動作を繰り返すことにより、ダウンカウンタ２１１のカウント値はＮ、Ｎ−１、Ｎ−２…と変化し、アップカウンタ２１２がクロック信号をＮ、Ｎ−１、Ｎ−２…とカウントする間、選択された画素行に階調信号が印加されることになる。すなわち、走査電極４２が１つだけ信号電極駆動回路２３に近くなるに従って、その走査電極４２の画素に階調信号が印加される時間が１クロック分だけ短くなる。換言すれば、走査電極４２が１つだけ信号電極駆動回路４２からの距離が遠くなるに従って、その走査電極４２の画素に階調信号が印加される時間が１クロック分だけ長くなる。
【００４７】
ここで、走査電極４２に選択電圧が印加され、且つ、信号電極４３に階調信号が印加されない時間（図５（ｈ）中、アイドルと示した）は、画素の輝度を変化させるためには使われない時間である。従って、走査電極４２の実質的な選択時間は、走査電極４２に選択電圧が印加されており、且つ、信号電極４３に階調信号が印加されている時間である。本実施形態の駆動回路２は、この実質的な選択時間を、走査電極４２が１つ信号電極駆動回路２３から遠くなるに従って、１クロック分ずつ長くなる。
【００４８】
なお、発振回路２１４の発振周期は、垂直同期信号の周期内に全ての走査電極４２の選択期間が完了するように設定され、且つ、アップカウンタ２１２がＮまでカウントするのに要する時間よりも長くなるように設定されている。
また、ダウンカウンタ２１１の所定値Ｎとアップカウンタ２１２に供給されるクロック信号の周期は、信号電極駆動回路２３から最も遠い走査電極４２に対してはクロック信号の周期のＮ倍の選択期間とし、選択する走査電極４２が１本近づく毎に選択時間がクロック信号の１周期分だけ減少することで実効電圧の低下を補償できるような周期に設定されている。
なお、補償とは実効電圧の差を完全に打ち消すことのみを指すのではなく、輝度の差を人間が視認できない程度に抑制するように実効電圧の差を打ち消すことをも含むものとする。
【００４９】
本実施形態のフレキシブル基板３及びＬＣＤパネル４は、実施形態１におけるフレキシブル基板３及びＬＣＤパネル４と同一の構成である。すなわち、フレキシブル基板３は配線３１により駆動回路２とＬＣＤパネル４とを接続する。また、ＬＣＤパネル４は、走査電極４２と信号電極４３を有し、電極配線の有する抵抗値に起因して駆動信号入力端子４１から各画素までの抵抗値が各画素で異なるものである。
【００５０】
このように構成されたＬＣＤモジュールにおいて、駆動回路２から図５（ｅ）〜（ｇ）に示すような走査信号と、図５（ｈ）に示すような階調信号とがＬＣＤパネル４に供給されると、走査信号が選択電圧となった走査電極４２上の画素の輝度は、階調信号に対応して変化する。
【００５１】
階調信号の波形は、駆動信号入力端子４１上では図５（ｈ）が示すような理想的な波形に近い。しかし、信号電極４３を伝搬して画素の位置に達する間に、電極が持つ抵抗値に起因して立ち上がり時間の長期化や電圧低下といった波形の劣化が起こる。このため、画素を挟む電極間に係る実効電圧は降下する。そして、選択した走査電極４２が信号電極駆動回路２３から遠くなるに従って配線抵抗値が大きくなるため、電圧降下の度合いが激しくなる。本実施形態の駆動回路２は、選択した走査電極４２が１つ信号電極駆動回路２３から遠くなるに従って、その走査電極４２の画素に階調信号が印加される時間を１クロック分だけ長くする。これにより、走査電極４２の実質的な選択期間を１クロック分だけ長くし、劣化した階調信号が立ち上がるための時間を確保する。その結果、画素を挟む電極間に係る実効電圧の低下が補償される。
【００５２】
このように、本実施形態の表示装置及び表示駆動回路は、選択された走査電極４２が信号電極駆動回路２３からの距離が遠くなるに従って、階調信号の印加時間を長くし、走査電極４２の実質的な選択時間を長くすることで、表示装置が備えるストライプ状電極での電圧降下に起因する実効電圧のばらつきを抑制することができる。その結果、本実施形態の表示装置及び表示駆動回路は、ムラの少ない表示を可能とする。
【００５３】
本実施形態では、走査電極４２の選択時間がクロック信号の１周期分ずつ短くする場合を例に説明したが、走査電極４２の選択時間は、走査電極４２毎に補償量が最適になるように変化させてもよい。
【００５４】
上記の実施形態１及び実施形態２は、本発明に係る表示装置及び表示駆動回路を、液晶表示器に適用した場合を例に説明したが、本発明の表示装置及び表示駆動回路は、格子状に配置された電極間の電位差により表示輝度を変化させる表示器、例えば、エレクトロルミネッセンス（EL）ディスプレイ、プラズマディスプレイ等にも適用可能である。
【００５５】
なお、本発明の基本的な思想は、配線の長さの差に起因して生じる駆動信号のエネルギーの損失を補償することにある。駆動信号のエネルギーの損失を補償する方法としては、本実施形態において説明したような、損失が大きい電極ほど印加時間を長くする手法のほか、損失が大きい電極ほど印加電圧を大きくする手法が考えられる。
しかし、印加電圧を大きくする手法を採用した場合、回路規模が増大することや、表示装置内の各部の耐圧が不足することが考えられ、本実施形態のような印加時間を長くする手法とくらべ実現は容易でない。
【図面の簡単な説明】
【００５６】
【図１】実施形態１の駆動回路の動作を表すタイムチャートである。
【図２】実施形態１の駆動回路の回路構成を示すブロック図である。
【図３】ＣＯＦ実装のＬＣＤモジュールを模式的に示す平面図である。
【図４】ＬＣＤパネルの構造について模式的に示す平面図である。
【図５】実施形態２の駆動回路の出力信号のタイムチャートである。
【図６】実施形態２の駆動回路の回路構成を示すブロック図である。
【図７】ＬＣＤモジュールの各種構成の模式図である。
【図８】従来の駆動回路の出力信号のタイムチャートである。
【符号の説明】
【００５７】
１・・・ＬＣＤモジュール、２・・・駆動回路、３  ・・・フレキシブル基板、４・・・ＬＣＤパネル、  ２１・・・タイミング制御部、２２・・・走査電極駆動回路、２３・・・信号電極駆動回路、２４・・・フレームバッファ、２１１・・・ダウンカウンタ、２１２・・・アップカウンタ、２１３・・・オア回路、２１４・・・発振回路、２２１・・・シフトレジスタ、２２２・・・走査信号出力段、２３１・・・ラッチ回路、２３２・・・階調信号出力段、３１・・・駆動回路とＬＣＤパネルとを接続する配線、４１・・・駆動信号入力端子、４２・・・走査電極、４３・・・信号電極、７１・・・ガラス基板、７２・・・駆動回路、７３・・・フレキシブル基板、７４・・・キャリアテープ
【図１】
2006258945.tif 000003
【図２】
2006258945.tif 000004
【図３】
2006258945.tif 000005
【図４】
2006258945.tif 000006
【図５】
2006258945.tif 000007
【図６】
2006258945.tif 000008
【図７】
2006258945.tif 000009
【図８】
2006258945.tif 000010