(57)【要約】【課題】  簡単な構成により、入力電圧がゆっくり変化する場合に反転回路の閾値電圧を可変させ、ヒステリシスを発生できるようにする。【解決手段】  入力信号を受けて当該入力信号の反転信号を出力する第１反転回路２と、この第１反転回路からの出力を受けて反転信号を出力する第２反転回路３と、複数の定電流源とこれらの切り替えを行う切替手段を備え第１反転回路２へ供給する電流を切り替える電流切替部と、この電流切替部における電流の切り替えを制御する電流制御部とを有する構成とする。【選択図】        図１  
2006042038.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受けて当該入力信号の反転信号を出力する第１反転回路と、
前記第１反転回路からの出力を受けて反転信号を出力する第２反転回路と、
複数の定電流源と外部からの制御信号に応じてこれらの切り替えを行う切替手段を備え、前記第１反転回路へ供給する電流を切り替える電流切替部と、
前記電流切替部における電流の切り替えを制御する電流制御部と
を有することを特徴とするヒステリシス発生回路。
【請求項２】
前記電流切替部は、前記第１反転回路と電源との間に接続された第１電流切替部と、前記第１反転回路とグラウンドとの間に接続された第２電流切替部を備えるとともに、
外部からの制御信号に応じて前記第１電流切替部又は第２電流切替部のいずれを駆動するか切り替える駆動切替手段と、
前記第１反転回路と電源との間で前記第１電流切替部と並列に接続され、前記第２反転回路からの出力に応じて反転時電圧を一定にする第１検知電圧固定手段と、
前記第１反転回路とグラウンドとの間で前記第２電流切替部と並列に接続され、前記第２反転回路からの出力に応じて反転時電圧を一定にする第２検知電圧固定手段
を備えることを特徴とする請求項１記載のヒステリシス発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば低電流動作をする集積回路等に使用して好適なヒステリシス発生回路に関する。
【背景技術】
【０００２】
従来、低電流動作をする集積回路等に使用される、ヒステリシス幅を要するインバータ回路として、図６に示すような所謂シュミットといわれる回路が提案されている。ヒステリシス幅を発生する回路は、入力された方形波の波形を、立ち上がり及び立ち下がりが鮮鋭な方形波に整形するのにも使用されたりする。
【０００３】
図６に示す回路は、６個のＭＯＳ電解効果トランジスタ（ＭＯＳ−ＦＥＴ）と１個のインバータから構成されている。入力電圧Ｖinが印加される入力端子１０１とＰチャンネルＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」という。）Ｐ１１，Ｐ１２及びＮチャンネルＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」という。）Ｎ１１，Ｎ１２のゲート端子がそれぞれ接続されるとともに、トランジスタＰ１１のドレイン端子とトランジスタＰ１２のソース端子、トランジスタＰ１２のドレイン端子とトランジスタＮ１１のドレイン端子、トランジスタＮ１１のソース端子とトランジスタＮ１２のドレイン端子が共通接続されている。
【０００４】
上記トランジスタＰ１２及びトランジスタＮ１１のドレイン端子の接続点１１２はインバータ１０２の入力端子に接続され、その出力端子は出力信号が抽出される出力端子１０３に接続されている。また、上記トランジスタＰ１１のソース端子は電圧Ｖccの電源に接続され、トランジスタＮ１２のソース端子はグラウンドに接続されている。
【０００５】
さらに、インバータ１０２の入力端子は、トランジスタＰ１３のゲート端子に接続され、そのソース端子はトランジスタＰ１１のドレイン端子とトランジスタＰ１２のソース端子との接続点１１１に接続され、さらにドレイン端子はグラウンドに接続されている。また、インバータ１０２の入力端子は、トランジスタＮ１３のゲート端子に接続され、そのソース端子はトランジスタＮ１１のソース端子とトランジスタＮ１２のドレイン端子との接続点１１３に接続されるとともに、ドレイン端子は電圧Ｖccの電源に接続されている。
【０００６】
上述のように構成された回路の動作について、図７を参照しながら説明する。入力端子１０１に入力される電圧Ｖin（実線）のレベルがハイ（Ｈ）のときにトランジスタＰ１１，Ｐ１２はオフ状態で、トランジスタＮ１１，Ｎ１２はオン状態である。その時にノード１１２（実線）における信号レベルはロー（Ｌ）であるため、トランジスタＰ１３はオン状態、トランジスタＮ１３はオフ状態になる。そのときノード１１１（破線）は、図７に示すようにトランジスタＰ１３の閾値分だけの電位になる。
【０００７】
その後、入力電圧Ｖinの電位が次第に下がり電源電圧Ｖccの約半分になっても、図７に示すようにノード１１１の電位は上昇するが入力電圧Ｖinより低い電位であるため、ノード１１２のレベルはローであって、トランジスタＰ１３はオン、トランジスタＮ１３はオフである。その後、入力電圧Ｖinがもっと下がってノード１１１の電位より閾値分以上下がったらトランジスタＰ１２がオンしてノード１１２の出力は反転する。
【０００８】
その反対に、入力電圧Ｖinが初期状態０[Ｖ]から上昇し電源電圧Ｖccの半分になっても、ノード１１３（一点鎖線）の電位が入力電圧Ｖinより高いため反転せず、ノード１１２はＨレベルのままである。その後、入力電圧Ｖinがノード１１３より閾値分高くなると、トランジスタＮ１１がオンしてノード１１２はＬレベルに反転することによって、入力電圧に対して出力が反転する閾値電圧の上限と下限を有するヒステリシスを生成している。
【０００９】
また、電源電圧が変動しても、電圧マージンが低下することがないようにしたものが提案されている（例えば、特許文献１参照。）。詳しくは、定電流源として、電源電圧が０のとき、出力電流が０となるような電圧依存性を有する定電流源を用い、電圧依存性のない遅延時間を設定することができる。これにより、適用回路にあった遅延時間を設定することができるので、電源電圧に起因する電圧マージンの低下を防止することができるというものである（例えば、特許文献１参照。）。
【特許文献１】特開平８−２１３８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図６に示された回路構成によると、入力電圧の上昇時において、入力電圧Ｖinが初期状態０[Ｖ]から上昇し電源電圧Ｖccの半分になっても、ノード１１３の電位が入力電圧Ｖinより高いため反転せず、ノード１１２はＨレベルのままであり、入力電圧Ｖinがトランジスタの閾値電圧を超えるまでの間、図８に示すような電流ＩＢが流れる。また、入力電圧の降下時において、入力電圧Ｖinの電位が電源電圧Ｖccの約半分に下がってもノード１１１の電位は上昇するものの入力電圧Ｖinより低い電位であるため、ノード１１２のレベルはローであって、トランジスタＰ１３がオンしており、この間図８に示すような電流ＩＡが流れる。
【００１１】
このように、入力電圧が電源電圧Ｖccのおおよそ半分前後において貫通電流が流れてしまうという問題があった。この貫通電流は、入力電圧の立ち上がり及び立ち下がりが鋭い場合には無視できるが、図７に示すように入力電圧が閾値電圧を超えるまでゆっくりと変化するような場合には問題となる。
【００１２】
また、特許文献１に記載のものは、電源電圧に起因する電圧マージンの低下を防止するが、入力電圧がゆっくり変化する場合の動作については記載されていない。
【００１３】
本発明は斯かる点に鑑みてなされたものであり、簡単な構成により、入力電圧がゆっくり変化する場合に反転回路（インバータ）の閾値電圧を可変させ、ヒステリシスを発生できるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決し目的を達成するため、本発明は、入力信号を受けて当該入力信号の反転信号を出力する第１反転回路と、この第１反転回路からの出力を受けて反転信号を出力する第２反転回路と、複数の定電流源とこれらの切り替えを行う切替手段を備え第１反転回路へ供給する電流を切り替える電流切替部と、この電流切替部における電流の切り替えを制御する電流制御部とを有する構成とする。
【００１５】
さらに上述の発明において、電流切替部として、第１反転回路と電源との間に接続された第１電流切替部と、第１反転回路とグラウンドとの間に接続された第２電流切替部を備えるとともに、外部からの制御信号に応じて第１電流切替部又は第２電流切替部のいずれを駆動するか切り替える駆動切替手段と、第１反転回路と電源との間で第１電流切替部と並列に接続され、第２反転回路からの出力に応じて反転時電圧を一定にする第１検知電圧固定手段と、第１反転回路とグラウンドとの間で第２電流切替部と並列に接続され、第２反転回路からの出力に応じて反転時電圧を一定にする第２検知電圧固定手段を備えるようにする。
【００１６】
斯かる本発明によれば、複数の定電流源を切り替えられるようにしたことにより、第１反転回路に入力される電流を可変して反転時の閾値電圧を変更することができる。
【００１７】
さらに、予め駆動させる電流切替部を外部からの制御信号によって選択することで、入力信号の立ち上がり又は立ち下がりのいずれの反転閾値電圧を変更可能とするか選択することができるとともに、その選択に従って第１又は第２電流切替部内の定電流源を切り替えて第１反転回路へ供給する電流値を変更できるように構成したことにより、第１反転回路の入力信号の立ち上がり時又は立ち下がり時の反転閾値電圧を変化させることができる。
【発明の効果】
【００１８】
本発明によれば、簡単な構成で、複数の定電流源を切り替えられるようにしたことにより、第１反転回路に入力される電流を可変して反転時の閾値電圧を変更できるので、入力信号に対する反転閾値電圧のヒステリシス幅を発生させることができる。これにより、従来入力電圧が電源電圧の約１／２の値の前後で生じていた貫通電流を抑えられるという効果がある。
【００１９】
また、予め駆動させる電流切替部を外部からの制御信号によって選択することで、入力信号の立ち上がり又は立ち下がりのいずれの反転閾値電圧を変更可能とするか選択することができるとともに、その選択に従って第１又は第２電流切替部内の定電流源を切り替えて第１反転回路へ供給する電流値を変更できるように構成した場合、第１反転回路の入力信号の立ち上がり時又は立ち下がり時の反転閾値電圧を変化させることができ、その結果所望のヒステリシス幅を発生させることができるという効果がある。
【００２０】
さらに、ヒステリシスを発生させるのに、複数の定電流源を用い切り替えるようにしているので、例えば反転時の閾値電圧を変更したい場合にトランジスタサイズを変えて新たに回路を試作する必要がなく、回路試作後でも自由にかつ簡単に電流値を変更することができるため、コストを削減できるとともに利便性が大幅に向上するという効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明の一実施の形態の例について説明する。
【００２２】
図１は、本発明の一実施の形態による回路構成例を示す図である。本例は、例えば低電流動作をする集積回路に使用され、インバータ（反転回路）とそのインバータに電流を供給する定電流源の制御によって閾値電圧が変化できるようにした低消費電流型のヒステリシス発生回路であり、入力電圧がゆっくり変化するときの貫通電力を抑えた回路としている。
【００２３】
図１に示す回路は大きく分けて、第１及び第２のインバータ、第１のインバータの電源側及びグラウンド側にそれぞれ設けられた電流切替部、各電流切替部内のスイッチ（切替手段）を切り替えて電流値を制御する電流制御部、上記電源側又はグラウンド側の電流切替部の動作を切り替えるための各スイッチ、並びにその各スイッチの入／切を制御する制御部から構成している。
【００２４】
図１において、１は入力信号が入力される入力端子を示し、この入力端子１とインバータ２を構成するＰチャンネル型ＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」という。）Ｐ１及びＮチャンネル型ＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」という。）Ｎ１のゲート端子を接続するとともに、トランジスタＰ１及びトランジスタＮ１のドレイン端子を共通接続する。トランジスタＰ１，Ｎ１は、Ｃ−ＭＯＳ（Complementary−ＭＯＳ；相補型ＭＯＳ）トランジスタにより構成してもよい。
【００２５】
そして、インバータ２のトランジスタＰ１と電源との間にスイッチSWP1を介して定電流源Ｉｐ１を接続する。同様に、インバータ２と電源との間にスイッチSWP2を介して定電流源Ｉｐ１の２倍の出力電流値を持つ定電流源Ｉｐ２を接続する。このようにしてインバータ２と電源の間に定電流源及びスイッチを直列に接続したものをｎ個並列に接続して、インバータ２の電源側における電流切替部を構成する。ｎ個目の定電流源はＩｐｎ、またｎ個目のスイッチはSWPnであり、定電流源Iｐｎは出力電流値が定電流源Ｉｐ１のｎ倍である（ｎはいずれも自然数）。
【００２６】
これら電流切替部を構成するスイッチSWP1〜SWPnは、電流制御部６から供給される制御信号によってそのオン／オフが切り替えられる。例えば、電流制御部６からの制御信号SWP1_CNTによりスイッチSWP1を、制御信号SWP2_CNTによりスイッチSWP2を、制御信号SWPn_CNTによりスイッチSWPnを切り替えている。
【００２７】
一方、インバータ２のトランジタＮ１とグラウンドとの間にスイッチSWN1を介して定電流源Ｉｎ１を接続する。同様に、インバータ２とグラウンドの間にスイッチSWN2を介して定電流源Ｉｎ１の２倍の出力電流値を持つ定電流源Ｉｎ２を接続する。このようにしてインバータ２とグラウンドの間に定電流源及びスイッチを直列に接続したものをｎ個並列に接続して、インバータ２のグラウンド側における電流切替部を構成する。ｎ個目の定電流源はIｎｎ、またｎ個目のスイッチはSWNnであり、定電流源Iｎｎは出力電流値が定電流源Ｉｐ１のｎ倍である。
【００２８】
これら電流切替部を構成するスイッチSWN1〜SWNnは、電流制御部７から供給される制御信号によってそのオン／オフが切り替えられる。例えば、電流制御部７からの制御信号SWN1_CNTによりスイッチSWN1を、制御信号SWN2_CNTによりスイッチSWN2を、制御信号SWNn_CNTによりスイッチSWNnを切り替えている。
【００２９】
上記インバータ２のトランジスタＰ１，Ｎ１のドレイン端子共通接続点を、インバータ３を構成するＰチャンネル型ＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」という。）Ｐ２及びＮチャンネル型ＭＯＳ−ＦＥＴ（以下、単に「トランジスタ」という。）Ｎ２のゲート端子へ接続する。そして、トランジスタＰ２，Ｎ２のドレイン端子を共通接続しその共通接続点を出力端子４に接続するとともに、トランジスタＰ２のソース端子を電源に接続し、さらにトランジスタＮ２のソース端子をグラウンドに接続する。
【００３０】
そして、インバータ３の出力ノード（ドレイン端子共通接続点）ｂを、スイッチSWPを経由し、電源とインバータ２との間に電流切替部と並列接続されている、例えばトランジスタ等から構成されたスイッチSWPhysのゲートに接続する。またインバータ３の出力ノードｂは、スイッチSWNを経由し、インバータ３とグランドとの間に電流切替部と並列接続されている、トランジスタ等から構成されたスイッチSWNhysのゲートに接続する。
【００３１】
そして、制御部５から出力される制御信号SW_CNTによってスイッチSWN又はスイッチSWPのいずれかがオンされる。インバータ３の出力は、制御信号SW_CNTによってオンされたスイッチSWNhys又はスイッチSWPhysのいずれかのゲートに供給される。
【００３２】
後に詳述するが、スイッチSWP，SWNはそのオン／オフにより、入力電圧Ｖinの上昇時又は降下時のいずれにおいてインバータ２の閾値電圧を可変できるようにするかを決定するものである。また、スイッチSWPhys，SWNhysはそのオン／オフにより、電流切替部における定電流源の切り替えを行うか否かを決定するものである。
【００３３】
さらに、上述の各スイッチを切り替えるための制御信号は、例えばパーソナルコンピュータのＧＵＩ（Graphical User Interface）などを通じて人間系によって入力される。
【００３４】
次に、図１のように構成される回路の動作について説明する。以下の説明において、本例の前提条件として、インバータ２の電源側に定電流源Iｐ２、同じくグラウンド側に定電流源Iｎ２が接続されている場合、すなわち、スイッチSWP2及びSWN2がオン状態で、残りのスイッチSWP1，SWP3，・・・，SWPn、スイッチSWN1，SWN3，・・・，SWNnがオフ状態とし、このときの定電流源Iｐ２，Iｎ２の電流値は同じとする。また、制御信号SW_CNTによってスイッチSWPをオフ状態かつスイッチSWNをオンしておき、入力電圧Ｖinが下がるときは後述する図３の検知電圧-VDETを一定に、上がるときは検知電圧+VDETを可変できるようにしておく。
【００３５】
図２は、図１に示す回路構成の各部におけるタイミングチャートを示すものである。入力端子１に供給される入力信号電圧波形を三角波としている（図２Ａ）。これは、例えば立ち上がりと立ち下がりが鈍い方形波の立ち上がり部分と立ち下がり部分を抽出した形状ともいえる。入力信号が入力されている間、上述の前提条件で述べたようにスイッチSWNはオン状態（図２Ｂ）、スイッチSWPすなわちスイッチSWPhysはオフ状態（図２Ｃ）である。
【００３６】
初期状態の入力電圧Ｖinが０[Ｖ]であるとすると、インバータ２のａ点での出力はＨレベル（図２Ｄ）、インバータ３のｂ点の出力はＬレベル（図２Ｅ）になって、スイッチSWNhysはオフ状態（図２Ｆ）になる。この状態で入力電圧Ｖinが徐々に上昇し、電源電圧のおよそ半分のＶcc／２（図２Ａ）になると、定電流源Ｉｐ２と定電流源Ｉｎ２のインピーダンスは同じであるからインバータ２は反転し、ａ点の出力はＬレベル（図２Ｄ）になり、インバータ３のｂ点の出力はＨレベル（図２Ｅ）になる。このことによってスイッチSWNhysがオン（図２Ｆ）して、インバータ２のトランジスタＮ１のソース端子はグラウンドレベルになる。
【００３７】
この状態で入力電圧Ｖinがピーク値のＶccから下がっていくと、トランジスタＮ１のソース端子はグラウンドレベルになっているから入力電圧ＶinがトランジスタＮ１の動作閾値（Ｖth）より高い状態ではインバータ２は反転しない。しかし、入力電圧Ｖinが閾値を下回った時にはトランジスタＮ１がオフ状態になるから、Ｖcc／２とＶthの差分だけヒステリシス幅を発生することができる（図２Ａ，Ｄ，Ｅ参照）。
【００３８】
上記条件下での入力信号に対する出力信号の時間−電圧特性を図３に示す。図３において、入力電圧Ｖinが上昇時の電圧Ｖcc／２付近の+VDET2点は、定電流源Ｉｐ２と定電流源Ｉｎ２が同じ電流値、すなわちインバータ２の電源側及びグラウンド側で供給電流が同じ場合の反転検知電圧である。一方、-VDET点はスイッチSWNhysがオンした状態で入力電圧Ｖinが降下したときの反転検知電圧である。
【００３９】
ここで、入力電圧Ｖinが上昇していくときの検知電圧+VDET点を変化させたいときは、グラウンド側定電流源からインバータ２へ供給する電流値を変化させることによって可能となる。すなわち、図１に示したスイッチSWN1，・・・・，SWNnをオン、オフすることによって可変させる。図３に示す+VDET1点は、電流値を小さくしたときの検知電圧で、+VDET3点は逆に電流値を大きくしたときの検知電圧である。立ち下がり時の-VDET点はスイッチSWNhysがオンしているため電流値が変わっても変わらない。なお、複数のスイッチを同時にオン状態として選択された定電流源に応じた電流をインバータ２へ供給するようにしてもよい。
【００４０】
したがって、スイッチSWNがオン時、入力電圧Ｖinが+VDETより下の場合（上昇時）、インバータ３の出力（ｂ点）がＬレベルでスイッチSWNhysはオフ状態であり、定電流の設定により+VDETが決まる。また、入力電圧Ｖinが-VDETより上の場合（降下時）、インバータ３の出力（ｂ点）がＨレベルでスイッチSWNhysはオン状態であり、-VDETの点は一定である。
【００４１】
次に、前提条件を変えた場合の回路の動作について説明する。以下では、上述同様インバータ２の電源側に定電流源Iｐ２、同じくグラウンド側に定電流源Iｎ２が接続されている場合、すなわち、スイッチSWP2及びSWN2がオン状態で、残りのスイッチSWP1，SWP3，・・・，SWPn、スイッチSWN1，SWN3，・・・，SWNnがオフ状態とする。さらに、制御信号SW_CNTによってスイッチSWPをオン状態かつスイッチSWNをオフしておき、入力電圧Ｖinが上がるときは後述する図５の検知電圧+VDETを一定に、下がるときは検知電圧-VDETを可変できるようにしておく。
【００４２】
図４は、図１に示す回路の各部における上記条件下でのタイミングチャートを示すものである。入力端子１に供給される入力信号電圧波形は上述同様三角波である（図４Ａ）。入力信号が入力されている間、上述の前提条件で述べたようにスイッチSWPはオン状態（図４Ｂ）、スイッチSWNすなわちスイッチSWNhysはオフ状態（図４Ｃ）である。
【００４３】
初期状態の入力電圧Ｖinが０[Ｖ]であるとすると、図２と同様にインバータ２のａ点での出力はＨレベル（図４Ｄ）、インバータ３のｂ点の出力はＬレベル（図４Ｅ）になって、スイッチSWPhysはオン状態（図４Ｆ）になる。この状態で入力電圧Ｖinが徐々に上昇し、電源電圧の半分Ｖcc／２（図４Ａ）になっても、スイッチSWPhysはオン状態でトランジスタＰ１のソースの電位はＶccレベルであるので、インバータ２は反転しない。しかし、入力電圧Ｖinの電位がトランジスタＰ１の動作閾値を上回ったときにはトランジスタＰ１がオフ状態となって、インバータ２が反転しａ点での出力はＬレベルになり、インバータ３のｂ点での出力がＨレベルになる。
【００４４】
この状態で入力電圧Ｖinがピーク値のＶccから徐々に降下し電源電圧Ｖccのおよそ半分になると、定電流源Ｉｐ２と定電流源Ｉｎ２のインピーダンスは同じであるからインバータ２は反転し、ａ点の出力はＨレベル（図４Ｄ）になり、インバータ３のｂ点の出力はＬレベル（図４Ｅ）になる。このことによって、ヒステリシス幅を発生することができる。
【００４５】
上記条件下での入力信号に対する出力信号の時間−電圧特性を図５に示す。図５において、+VDET点はスイッチSWPhysがオンした状態で入力電圧Ｖinが上昇したときの反転検知電圧である。一方、入力電圧Ｖinが降下時の電圧Ｖcc／２付近の-VDET2点は、定電流源Ｉｐ２と定電流源Ｉｎ２が同じ電流値、すなわちインバータ２の電源側及びグラウンド側で供給電流が同じ場合の反転検知電圧である。
【００４６】
ここで、入力電圧Ｖinが降下していくときの検知電圧-VDET点を変化させたいときは、電源側定電流源からインバータ２へ供給する電流値を変化させることによって可能となる。すなわち、図１に示したスイッチSWP1，・・・・，SWPnをオン、オフすることによって可変させる。図５に示す-VDET1点は、電流値を小さくしたときの検知電圧で、-VDET3点は逆に電流値を大きくしたときの検知電圧である。立ち上がり時の+VDET点はスイッチSWPhysがオンしているため電流値が変わっても変わらない。
【００４７】
したがって、スイッチSWPがオン時、入力電圧Ｖinが+VDETより下の場合（上昇時）、インバータ３の出力（ｂ点）がＬレベルでスイッチSWPhysはオン状態であり、+VDETの点は一定である。また、入力電圧Ｖinが-VDETより上の場合（降下時）、インバータ３の出力（ｂ点）がＨレベルでスイッチSWPhysはオフ状態であり、定電流の設定により-VDETが決まる。
【００４８】
斯かる本例によれば、まず制御部５の制御信号によって入力信号の立ち上がり又は立ち下がりのいずれかのインバータ出力反転閾値を変更可能とするか選択することができるとともに、その選択に従って電源側又はグラウンド側電流切替部内の定電流源を切り替えてインバータ２へ供給する電流値を変更できるよう構成したことにより、インバータ２の反転閾値電圧を変化させることができ、その結果所望のヒステリシス幅を発生させることができる。
【００４９】
したがって、本例は、簡単な構成でかつ複数の定電流源を切り替えることにより、従来入力電圧が電源電圧の約１／２の値の前後で生じていた貫通電流を抑えた低消費電流型のヒステリシス幅を発生することができる。
【００５０】
また、ヒステリシスを発生させるのに、定電流源を用いるので従来の回路より回路面積を小さくすることができるため、コスト削減が図れる。さらに、従来は回路面積すなわちトランジスタサイズを調整して閾値を変えていたので、閾値を変更したい場合トランジスタサイズを変えて新たに回路を試作する必要があったが、本例では、回路試作後でも自由にかつ簡単に電流値を変更することができるため、コストを削減できるとともに利便性が大幅に向上する。
【００５１】
なお、本発明は上述した実施の形態の例に限られるものではなく、本発明の要旨を逸脱することなくその他種々の構成を取り得ることは勿論である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施の形態による回路構成例を示す図である。
【図２】一実施の形態の例の第１条件下におけるタイミングチャートである。
【図３】一実施の形態の例の第１条件下における出力信号の時間−電圧特性図である。
【図４】一実施の形態の例の第２条件下におけるタイミングチャートである。
【図５】一実施の形態の例の第２条件下における出力信号の時間−電圧特性図である。
【図６】従来のヒステリシス発生回路の構成図である。
【図７】従来のヒステリシス発生回路の各ノード電位を示す線図である。
【図８】従来のヒステリシス発生回路の各ノードに流れる貫通電流の説明に供する図である。
【符号の説明】
【００５３】
１…入力端子、２，３…インバータ（反転回路）、４…出力端子、５…制御部、６…電源側電流制御部、７…グラウンド側電流制御部、Ｐ１，Ｐ２…Ｐ−ＭＯＳトランジスタ、Ｎ１，Ｎ２…Ｎ−ＭＯＳトランジスタ、Ｉｐ１，Ｉｐ２，・・・・，Ｉｐｎ…電源側定電流源、Ｉｎ１，Ｉｎ２，・・・・，Ｉｎｎ…グラウンド側定電流源、SWP，SWPhys，SWP1，SWP2，・・・・，SWPn…スイッチ（切替手段）、SWN、SWNhys，SWN1，SWN2，・・・・，SWNn…スイッチ（切替手段）
【図１】
2006042038.tif 000003
【図２】
2006042038.tif 000004
【図３】
2006042038.tif 000005
【図４】
2006042038.tif 000006
【図５】
2006042038.tif 000007
【図６】
2006042038.tif 000008
【図７】
2006042038.tif 000009
【図８】
2006042038.tif 000010