(57)【要約】【課題】  効率のよいスイッチング動作を実現することが可能なスイッチングレギュレータを提供する。【解決手段】  スイッチングレギュレータ１は、電圧ＶＨをピークとし且つ電圧ＶＬをボトムとする三角波ＳＡＷＯＵＴを発生させる三角波発生回路１０と、出力電位を平滑化するためのインダクタ２８と、インダクタに流れる電流ＩＬの量を制御するためのスイッチ２０ｂと、三角波の電位（出力電位Ｖsawout）とインダクタ２８後段の電位（出力電位Ｖout）とを比較するコンパレータ２１と、インダクタ２８前段の電位（ノードＰの電位）と接地電位とを比較するコンパレータ２２と、コンパレータ２１および２２の出力に基づいてスイッチ２０ｂを制御する制御回路２０ａと、インダクタ２８後段の電位（Ｖout）に基づいて三角波発生回路１０から出力される三角波ＳＡＷＯＵＴのピーク電圧をＶＨよりも低いＶＨＰＳに切り替える切替え回路３０とを有する。【選択図】          図３
2006174626.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧をピークとし第２電圧をボトムとする三角波を発生させる三角波発生回路と、
出力電位を平滑化するためのインダクタと、
前記インダクタ後段の電位に基づいて前記三角波発生回路からの出力を切り替える切替え回路と
を有することを特徴とするスイッチングレギュレータ。
【請求項２】
前記切替え回路は、前記三角波発生回路から出力される前記三角波のピーク電圧を切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記インダクタに流れる電流の量を制御するためのスイッチと、
前記三角波発生回路から出力された三角波の電位と前記インダクタ後段の電位とを比較する第１比較器と、
前記第１比較器の比較結果に基づいて前記スイッチを制御する制御回路と
をさらに有することを特徴とする請求項２記載のスイッチングレギュレータ。
【請求項４】
前記インダクタ前段の電位と接地電位とを比較する第２比較器をさらに有し、
前記制御回路は前記第１および第２比較器の比較結果に基づいて前記スイッチを制御することを特徴とする請求項３記載のスイッチングレギュレータ。
【請求項５】
前記切替え回路は、前記インダクタ後段の電位が前記第１電圧よりも低い第３電圧よりも高い場合、前記三角波のピーク電圧を前記第３電圧よりも低い第４電圧に切り替えることを特徴とする請求項１から４のいずれか１項に記載のスイッチングレギュレータ。
【請求項６】
前記切替え回路は、前記第１電圧よりも低い第３電圧と前記インダクタ後段の電位とを比較する第３比較器と、前記第３比較器による比較結果に基づいて、前記三角波の上昇線を形成するための電圧を、前記第１電圧と、前記第３電圧よりも低い第４電圧とから選択する選択回路とを有することを特徴とする請求項１から４のいずれか１項に記載のスイッチングレギュレータ。
【請求項７】
前記三角波発生回路は、前記第１、第２または第４電圧と前記三角波発生回路の出力とを比較する第４比較器を有し、
前記選択回路は、一方の入力に前記第３比較器による比較結果の反転値が入力され、他方の入力に前記第４比較器による比較結果が入力される第１論理和回路と、前記第１論理和回路の出力に基づいて前記第４比較器の一方の入力に前記第４電圧を印加するトランジスタと、一方の入力に前記第３比較器による比較結果が入力され、他方の入力に前記第４比較器による比較結果が入力され、出力が前記第１電圧を前記第４比較器の一方の入力に印加するためのトランジスタの制御端子に接続された第２論理和回路とを有することを特徴とする請求項６記載のスイッチングレギュレータ。
【請求項８】
前記切替え回路は、前記三角波発生回路からの出力を所定電圧に切り替えることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項９】
前記インダクタに流れる電流の量を制御するためのスイッチと、
前記三角波発生回路から出力された三角波の電位と前記インダクタ後段の電位とを比較する第１比較器と、
前記第１比較器の出力に基づいて前記スイッチを制御する制御回路と
をさらに有することを特徴とする請求項８記載のスイッチングレギュレータ。
【請求項１０】
前記インダクタ前段の電位と接地電位とを比較する第２比較器をさらに有し、
前記制御回路は前記第１および第２比較器の比較結果に基づいて前記スイッチを制御することを特徴とする請求項９記載のスイッチングレギュレータ。
【請求項１１】
前記切替え回路は、前記インダクタ後段の電位が前記第１電圧よりも低い第３電圧よりも高い場合、前記三角波発生回路の出力を前記第２電圧に切り替えることを特徴とする請求項１、８、９または１０記載のスイッチングレギュレータ。
【請求項１２】
前記切替え回路は、前記第１電圧よりも低い第３電圧と前記インダクタ後段の電位とを比較する第３比較器と、前記第３比較器による比較結果に基づいて、前記三角波発生回路から出力される電圧を前記第２電圧に選択する選択回路とを有することを特徴とする請求項１、８、９または１０記載のスイッチングレギュレータ。
【請求項１３】
前記三角波発生回路は、当該三角波発生回路の出力段に設けられたコンデンサと、電源−グランド間に直列に接続された少なくとも２つのトランジスタからなり、前記コンデンサに蓄積された電荷を充電または放電する充放電電流生成回路とを有し、
前記選択回路は、一方の入力に前記第１または第２電圧が印加され、他方の入力に前記コンデンサの電位が印加され、前記第３比較器の比較結果に基づいて動作または不動作する第４比較器と、一方の入力に前記第３比較器による比較結果が入力され、他方の入力に前記第４比較器による比較結果が入力され、出力が前記充放電電流生成回路におけるいずれかの前記トランジスタのゲートに接続された第１論理和回路と、一方の入力に前記第３比較器による比較結果が入力され、他方の入力に前記第４比較器による比較結果の反転値が入力され、出力が前記充放電電流生成回路におけるいずれかの前記トランジスタのゲートに接続された第２論理和回路と、前記第３比較器による比較結果に基づいて前記第２電圧を前記三角波発生回路の出力に印加するトランジスタとを有することを特徴とする請求項１２記載のスイッチングレギュレータ。
【請求項１４】
前記第３電圧は、前記インダクタに流れる電流が０［Ａ］となる期間が無い動作状態時における前記出力電位よりも高く且つ前記第１電圧よりも低い値であることを特徴とする請求項５、６、７、１１、１２または１３記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特に軽負荷動作状態でのパワーセーブが可能なスイッチングレギュレータに関する。
【背景技術】
【０００２】
スイッチングレギュレータとは、所望の出力電圧を得るための小型の電圧整流素子または電流整流回路である。所望の出力電圧を得るために、スイッチングレギュレータは入力された直流電流のＯＮ時間とＯＦＦ時間との比率を制御する。
【０００３】
図１に、従来のスイッチングレギュレータ９００の例を示す。スイッチングレギュレータ９００は、発振回路９０１と三角波発生回路９０２と２つのコンパレータ（ＣＯＭＰ）９０３，９０４と制御回路９０５とスイッチ９０６とインダクタＬ９０７と平滑コンデンサＣ９０８とを有する。また、出力ＯＵＴには負荷（ＲＬ）９０９が接続される。
【０００４】
発振回路９０１は例えばＶＣＯ（Voltage Control Oscillator）などで構成され、印加電圧に応じた所定周波数の矩形信号を出力する。発振回路９０１から出力された矩形信号は三角波発生回路９０２に入力される。三角波発生回路９０２は、入力された矩形信号に基づいて、所定周波数の三角波ＳＡＷＯＵＴ（電位をＶsawoutとする）を出力する。三角波発生回路９０２から出力された三角波ＳＡＷＯＵＴは、コンパレータ９０３の反転入力端子に入力される。一方、コンパレータ９０３の非反転入力端子には、スイッチングレギュレータ９００の出力電位Ｖoutがフィードバックされる。コンパレータ９０３は三角波の電位（Ｖsawout）とスイッチングレギュレータ９００の出力電位Ｖoutとを比較し、この比較結果を制御回路９０５に印加する。また、他方のコンパレータ９０４の反転入力端子には、後述するスイッチ９０６または９０７からの出力電位Ｖswが印加される。コンパレータ９０４の非反転入力端子には接地電位ＧＮＤが印加される。コンパレータ９０４はスイッチ９０６または９０７からの出力電位Ｖswと接地電位ＧＮＤとを比較し、この比較結果を制御回路９０５に印加する。
【０００５】
制御回路９０５は、２つのコンパレータ９０３、９０４からそれぞれ入力された比較結果に基づいてスイッチ９０６を制御する。制御回路９０５の２つの出力は、スイッチ９０６を構成する２つのスイッチング素子９０６ａ，９０６ｂの制御端子にそれぞれ入力される。制御回路９０５は、２つのコンパレータ９０３、９０４から印加された比較結果に基づいてスイッチング素子９０６ａ，９０６ｂのオン（導通）／オフ（遮断）を制御する。
【０００６】
スイッチング素子９０６ａ，９０６ｂは、制御端子の他に２つの端子を持ち、制御端子に印加された電位に基づいて、２つの端子間の導通をオン／オフする。スイッチング素子９０６ａの一方の端子には、入力端子ＩＮから入力電圧Ｖinが印加される。他方の端子は、スイッチングレギュレータ９００の出力段に設けられたインダクタＬ９０７およびスイッチング素子９０６ｂの一方の端子に接続される。また、スイッチング素子９０６ｂの一方の端子は、スイッチング素子９０６ａの一方の端子の他に、スイッチングレギュレータ９００の出力段に設けられたインダクタＬ９０７に接続される。スイッチング素子９０６ｂの他方の端子は接地される。
【０００７】
スイッチ９０６の出力にはインダクタＬ９０７が接続される。インダクタＬ９０７は出力端子ＯＵＴに接続される。すなわち、スイッチ９０６の出力はインダクタＬ９０７を介して出力端子ＯＵＴに接続される。なお、インダクタＬ９０７と出力端子ＯＵＴとの間には、一方の端子が接地された平滑コンデンサＣ９０８が接続される。
【０００８】
この構成において、例えばスイッチングレギュレータ９００の出力電位Ｖoutが三角波ＳＡＷＯＵＴの電位（Ｖsawout）よりも小さい場合、コンパレータ９０３から制御回路９０５へはＬレベルが印加される。この場合、制御回路９０５はスイッチング素子９０６ａをオンする。これにより、スイッチング素子９０６ａを介してインダクタＬ９０７へ入力端子ＩＮから電流ＩＬが流れ、出力端子ＯＵＴの出力電位Ｖoutが上昇する。この際、スイッチ９０６の出力段に位置するノードＰ（図１参照）の電位、すなわちスイッチ９０６の出力電位Ｖswが接地電位ＧＮＤ以上であるため、制御回路９０５へはコンパレータ９０４からＬレベルが印加される。コンパレータ９０４からＬレベルが印加されている場合、制御回路９０５はスイッチング素子９０６ｂをオフする。
【０００９】
出力電位Ｖoutが上昇した結果、この値が三角波ＳＡＷＯＵＴの電位（Ｖsawout）よりも大きくなると、コンパレータ９０３から制御回路９０５へはＨレベルが印加される。コンパレータ９０３からＨレベルが印加されている場合、制御回路９０５はスイッチング素子９０６ａをオフする。この際、インダクタＬ９０７は電流を流し続けようと働くため、ノードＰの電位Ｖswは接地電位ＧＮＤよりも低くなる。これにより、接地電位ＧＮＤよりも低い電位がコンパレータ９０４の反転入力端子に印加され、コンパレータ９０４からＨレベルが出力される。コンパレータ９０４からＨレベルが印加されると、制御回路９０５はスイッチング素子９０６ｂをオンする。これにより、スイッチング素子９０６ｂを介してインダクタＬ９０７の一方の端子が接地され、出力端子ＯＵＴの出力電位Ｖoutが下降する。
【００１０】
出力電位Ｖoutが下降した結果、この値が三角波ＳＡＷＯＵＴの反転電位（−Ｖsawout）よりも小さくなると、上述したようにコンパレータ９０３から制御回路９０５へは正の電位が印加され、スイッチング素子９０６ａがオンする。これにより、スイッチング素子９０６ａを介してインダクタＬ９０７へ入力端子ＩＮから電流が流れ、出力端子ＯＵＴの出力電位Ｖoutが上昇する。なお、スイッチ９０６の出力電位が接地電位ＧＮＤ以上となった時点で、コンパレータ９０４から制御回路９０５へ負の電位が印加され、スイッチング素子９０６ｂがオフされる。
【００１１】
以上のように構成されるスイッチングレギュレータの動作状態は、出力（図１に示す例では負荷９０９）に与えられた抵抗値によって、重負荷動作状態と中負荷動作状態と軽負荷動作状態とに分けることができる。重負荷動作状態とは、出力側のインピーダンスが小さい場合の動作状態である。一方、軽負荷動作状態とは、出力側のインピーダンスが大きく、重負荷動作状態と比べて小さな電流が流れる場合の動作状態である。中負荷動作状態とは、重負荷動作状態と軽負荷動作状態との間に位置づけられる動作状態である。
【００１２】
以上のような動作状態は、例えば以下に示す特許文献１に開示されているように、図１におけるインダクタＬ９０７に印加される電位、すなわち、ノードＰの電位を監視することで検出することができる。また、参考として、電源電圧低下時の動作を安定化させるための技術が、例えば以下に示す特許文献２に開示されている。
【特許文献１】特開２００２−４４９３９号公報
【特許文献２】特開２００２−２２３５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ここで、重負荷動作状態時と中負荷動作状態時と軽負荷動作状態時とにおける各信号の波形図を図２に示す。図２（ａ）は重負荷動作状態時における三角波発生回路９０２の出力電位Ｖsawoutとスイッチングレギュレータ９００の出力電位Ｖoutとコンパレータ９０３から出力される電位Ｖcomp1とコンパレータ９０４から出力される電位Ｖcomp2とインダクタＬ９０７に流れる電流ＩＬとの波形図であり、図２（ｂ）は中負荷動作状態時における三角波発生回路９０２の出力電位Ｖsawoutとスイッチングレギュレータ９００の出力電位Ｖoutとコンパレータ９０３から出力される電位Ｖcomp1とコンパレータ９０４から出力される電位Ｖcomp2とインダクタＬ９０７に流れる電流ＩＬとの波形図であり、図２（ｃ）は中負荷動作状態時における三角波発生回路９０２の出力電位Ｖsawoutとスイッチングレギュレータ９００の出力電位Ｖoutとコンパレータ９０３から出力される電位Ｖcomp1とコンパレータ９０４から出力される電位Ｖcomp2とインダクタＬ９０７に流れる電流ＩＬとの波形図である。なお、以下で言う比較とは、特に言及しない限り、他の動作状態との比較を指す。
【００１４】
図２（ａ）から（ｃ）に示すように、三角波発生回路９０２からは、各動作状態時で同様に、ピーク電位ＶＨとボトム電位ＶＬとを持つ一定周期の三角波ＳＡＷＯＵＴが出力される。一方、重負荷動作状態時には、図２（ａ）に示すように、スイッチングレギュレータ９００からＶＨとＶＬとの間であって比較的小さい値の出力電位Ｖoutが出力される。したがって、一方のコンパレータ９０３からは制御信号（電位Ｖcomp1）が出力され、他方のコンパレータ９０４からは制御信号（電位Ｖcomp2）が出力される（図２（ａ）参照）。これにより、インダクタＬ９０７には電流ＩＬが連続的に流れる（図２（ａ）参照）。すなわち、重負荷動作状態時では、インダクタＬ９０７に常時電流が流れている。
【００１５】
また、中負荷動作状態時には、図２（ｂ）に示すように、スイッチングレギュレータ９００から重負荷動作状態時と比べて大きい値の出力電位Ｖoutが出力される。したがって、一方のコンパレータ９０３からはデューティ比が重負荷動作状態時と比べて大きい制御信号（電位Ｖcomp1）が出力され、他方のコンパレータ９０４からはデューティ比が重負荷動作状態時と比べて小さい制御信号（電位Ｖcomp2）が出力される（図２（ｂ）参照）。これにより、インダクタＬ９０７には重負荷動作状態時と比べて小さいピークを持つ電流ＩＬが間欠的に流れる（図２（ｂ）参照）。すなわち、中負荷動作状態では、インダクタに流れる電流が０［Ａ（アンペア）］となる期間が存在する。
【００１６】
以上のような動作状態に対し、軽負荷動作状態時には、図２（ｃ）に示すように、スイッチングレギュレータ９００から中負荷動作状態時に比べてさらに大きい値の出力電位Ｖoutが出力される。したがって、一方のコンパレータ９０３からはデューティ比が他の動作状態時と比べて大きい制御信号（電位Ｖcomp1）が出力され、他方のコンパレータ９０４からはデューティ比が他の動作状態時と比べて小さい制御信号（電位Ｖcomp2）が出力される（図２（ｃ）参照）。これにより、インダクタＬ９０７には他の動作状態時と比べて小さいピークを持つ電流ＩＬが瞬間的に流れる（図２（ｃ）参照）。すなわち、軽負荷動作状態では、スイッチング動作時にインダクタに瞬間的に電流が流れる。
【００１７】
このように、従来のスイッチングレギュレータ９００では、負荷９０９に流れる電流がさらに小さくなった場合（軽負荷動作状態）でもスイッチング動作を行うため、上述したように毎回わずかながら電流が流れてしまい、効率が低下するという問題があった。
【００１８】
また、スイッチング素子９０６ｂの切り換えはコンパレータ９０４の遅延時間などによる影響を受ける。このため、ノードＰの電位が０［Ｖ］を超えたとしても、コンパレータ９０４の遅延時間によりスイッチング素子９０６ｂが完全にオフするまでに時間がかかり、この時点でのインダクタＬ９０７に流れる逆方向電流を完全に無くすことが困難となる。このような要因は、上記のような効率低下の問題を助長していた。
【００１９】
そこで本発明は、上記の問題に鑑みてなされたものであり、効率のよいスイッチング動作を実現することが可能なスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００２０】
かかる目的を達成するために、本発明によるスイッチングレギュレータは、第１電圧をピークとし第２電圧をボトムとする三角波を発生させる三角波発生回路と、出力電位を平滑化するためのインダクタと、インダクタ後段の電位に基づいて三角波発生回路からの出力を切り替える切替え回路とを有して構成される。
【００２１】
スイッチングレギュレータの動作状態は、スイッチングレギュレータの出力に与えられた負荷によって決定されるが、どの動作状態であるかはインダクタ後段の電位、すなわちスイッチングレギュレータの出力電位に基づいて判別することができる。そこで本発明は、インダクタ後段の電位に基づくことで、例えばスイッチングレギュレータが軽負荷動作状態にある場合に、三角波発生回路の出力を例えば重負荷時または中負荷動作状態時の出力電位よりも低い電位となるように切り替える。これにより、軽負荷動作状態時にスイッチングレギュレータの出力電位が三角波発生回路の出力電位よりも大きくなったことを検出してスイッチングレギュレータがスイッチング動作を実行する回数を削減することが可能となる。結果、スイッチングによるロスを低減することができ、軽負荷動作状態時にも電圧変換効率が大きく劣化せず、効率のよいスイッチング動作を実現することが可能なスイッチングレギュレータを実現することができる。
【発明の効果】
【００２２】
本発明によれば、効率のよいスイッチング動作を実現することが可能なスイッチングレギュレータを実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。
【実施例１】
【００２４】
まず、本発明による実施例１について図面を用いて詳細に説明する。図３は本実施例によるスイッチングレギュレータ１の構成を示す回路図である。
【００２５】
〔構成〕
図３に示すように、スイッチングレギュレータ１は、三角波発生回路１０とコンパレータ２１および２２と制御回路２０ａとスイッチ２０ｂとインダクタ２８と平滑コンデンサ２９とコンパレータ３１とを有する。インダクタ２８と平滑コンデンサ２９とはスイッチングレギュレータ１の出力を平滑化するために用いられる。また、スイッチングレギュレータ１の出力ＯＵＴには負荷１００が接続される。
【００２６】
・三角波発生回路１０
図３における三角波発生回路１０は、充放電電流生成回路１０ａとコンデンサ１５とコンパレータ１６とインバータ３２と２入力否定論理和回路（以下、２入力ＮＯＲ回路と言う）３３および３４とＮ−ＭＯＳ（Metal-Oxide Semiconductor）トランジスタ１７、１８および３５とを有する。なお、インバータ３２と２入力ＮＯＲ回路３３および３４とＮ−ＭＯＳトランジスタ３５とは、後述するコンパレータ３１と共に切替え回路３０を構成する。
【００２７】
・・充放電電流生成回路１０ａ
三角波発生回路１０における充放電電流生成回路１０ａは、直列に接続されたＰ−ＭＯＳトランジスタ１２およびＮ−ＭＯＳトランジスタ１３と、Ｐ−ＭＯＳトランジスタ１２と電源ライン（電源電圧ＶＤＤ）との間に直列に接続されたＰ−ＭＯＳトランジスタ１１と、Ｎ−ＭＯＳトランジスタ１３とグランドとの間に直列に接続されたＮ−ＭＯＳトランジスタ１４とを有する。Ｐ−ＭＯＳトランジスタ１１およびＮ−ＭＯＳトランジスタ１４のゲートには、後述するコンパレータ１６の出力（制御電圧）が印加される。この構成により、充放電電流生成回路１０ａはコンパレータ１６からの制御電圧に基づいて充放電用の電流を生成する。Ｐ−ＭＯＳトランジスタ１２のゲートには図示しないバイアス回路から出力されたバイアス電圧ＶＢ１が印加される。これにより、Ｐ−ＭＯＳトランジスタ１２は常にオン（導通）した状態となる。Ｎ−ＭＯＳＦＥＴ１３のゲートには、同じく図示しないバイアス回路から出力されたバイアス電圧ＶＢ２が印加される。これにより、Ｎ−ＭＯＳトランジスタ１３は常にオンした状態となる。Ｐ−ＭＯＳトランジスタ１２およびＮ−ＭＯＳトランジスタ１３は、ノイズ除去を目的として設けられている。すなわち、Ｐ−ＭＯＳトランジスタ１２のソース・ドレイン間抵抗またはＮ−ＭＯＳトランジスタ１３のソース・ドレイン間抵抗は、後述するコンデンサ１５の容量と共に時定数を形成する。これにより、三角波発生回路１０内部へのノイズが除去される。すなわち、Ｐ−ＭＯＳトランジスタ１２およびＮ−ＭＯＳトランジスタ１３は、コンデンサ１５と共にノイズを除去する手段として機能する。
【００２８】
充放電電流生成回路１０ａの出力は三角波発生回路１０の出力と一致する。図３では、この出力をノードＳと記す。ノードＳには、一方の端が接地されたコンデンサ１５が接続される。充放電電流生成回路１０ａが充電動作を行った場合、すなわちＰ−ＭＯＳトランジスタ１１がオンした場合、この充放電電流生成回路１０ａから出力された電流はコンデンサ１５に蓄えられる。これにより、ノードＳの電位が上昇する。すなわち、三角波ＳＡＷＯＵＴの上昇線が形成される。この際、Ｎ−ＭＯＳトランジスタ１４はオフ（遮断）している。なお、上昇線は直線であっても曲線であってもよい。以下、上昇直線を例に挙げて説明する。
【００２９】
また、充放電電流生成回路１０ａが放電動作を行った場合、すなわちＮ−ＭＯＳトランジスタ１４がオンした場合、コンデンサ１５に蓄えられた電流は充放電電流生成回路１０ａを介してグランドに流れ出る。これにより、ノードＳの電位が下降する。すなわち、三角波ＳＡＷＯＵＴの下降直線が形成される。この際、Ｐ−ＭＯＳトランジスタ１１はオフしている。三角波発生回路１０は、この充放電を繰り返すことで、三角波ＳＡＷＯＵＴを出力する。
【００３０】
・・Ｎ−ＭＯＳトランジスタ１７、１８、３５
また、充放電電流生成回路１０ａの出力（ノードＳ）は、コンパレータ１６の非反転入力端子に接続される。コンパレータ１６の反転入力端子には、Ｎ−ＭＯＳトランジスタ１７、１８および３５の一方の端が接続される。
【００３１】
Ｎ−ＭＯＳトランジスタ１７の他方の端には、三角波発生回路１０が出力する三角波ＳＡＷＯＵＴのボトム電圧（下限ピークとも言う）となる電圧ＶＬが印加される。Ｎ−ＭＯＳトランジスタ１７のゲートには、コンパレータ１６の出力が接続される。したがって、Ｎ−ＭＯＳトランジスタ１７は、コンパレータ１６からの制御電圧に基づいて電圧ＶＬの端子とコンパレータ１６の反転入力端子との間の導通／遮断を制御するスイッチとして機能する。
【００３２】
Ｎ−ＭＯＳトランジスタ１８の他方の端には、重負荷動作状態時および中負荷動作状態時に三角波発生回路１０が出力する三角波ＳＡＷＯＵＴのピーク電圧となる電圧ＶＨが印加される。Ｎ−ＭＯＳトランジスタ１８のゲートには、後述する切替え回路３０における選択回路３０ａを構成する２入力論理和回路（以下、２入力ＮＯＲ回路と言う）３４の出力が接続される。２入力ＮＯＲ回路３４の２つの入力には、後述するように、コンパレータ１６の出力と、コンパレータ３１の出力とがそれぞれ接続される。したがって、Ｎ−ＭＯＳトランジスタ１８は、コンパレータ１６からの制御電圧およびコンパレータ３１からの制御電圧に基づいて電圧ＶＨの端子とコンパレータ１６の反転入力端子との間の導通／遮断を制御するスイッチとして機能する。
【００３３】
Ｎ−ＭＯＳトランジスタ３５の他方の端には、軽負荷動作状態時に三角波発生回路１０が出力する三角波ＳＡＷＯＵＴのピーク電圧となる電圧ＶＨＰＳが印加される。電圧ＶＨＰＳについては後述する。Ｎ−ＭＯＳトランジスタ３５のゲートには、後述する切替え回路３０における選択回路３０ａを構成する２入力ＮＯＲ回路３３の出力が接続される。２入力ＮＯＲ回路３３の２つの入力には、後述するように、コンパレータ１６の出力と、インバータ３２の出力とがそれぞれ接続される。インバータ３２の入力には、後述するように、コンパレータ３１の出力が接続される。すなわち、２入力ＮＯＲ回路３３の一方の入力には、コンパレータ３１の出力が反転されて入力される。したがって、Ｎ−ＭＯＳトランジスタ３５は、コンパレータ１６からの制御電圧およびコンパレータ３１からの反転した制御電圧に基づいて電圧ＶＨＰＳの端子とコンパレータ１６の反転入力端子との間の導通／遮断を制御するスイッチとして機能する。
【００３４】
・・コンパレータ１６
コンパレータ１６は、以上のようなＮ−ＭＯＳトランジスタ１７、１８および３５を介して電圧ＶＬ，ＶＨまたはＶＨＰＳが反転入力端子に印加されることで、充放電電流生成回路１０ａを制御するための制御電圧（後述における出力電位Ｖcomp3に相当）を生成する。
【００３５】
・切替え回路３０
また、図３における切替え回路３０は、三角波ＳＡＷＯＵＴの上昇直線を形成する際に、コンパレータ１６の反転入力端子に印加する電圧を電圧ＶＨとＶＨＰＳとのいずれかに切り替えるための手段として機能する。すなわち、切替え回路３０は、三角波発生回路１０から出力される三角波ＳＡＷＯＵＴのピーク電圧を、電圧ＶＨと電圧ＶＨＰＳとのいずれかに切り替える。この切替え回路３０は、コンパレータ３１と選択回路３０ａとを有する。
【００３６】
・・コンパレータ３１
コンパレータ３１の非反転入力端子には、後述するインダクタ２８の出力、すなわちスイッチングレギュレータ１の出力ＯＵＴがフィードバックして入力される。また、反転入力端子には、基準電圧ＶＭが印加される。基準電圧ＶＭについては後述する。コンパレータ３１は、スイッチングレギュレータ１の出力ＯＵＴと基準電圧ＶＭとを比較することで、選択回路３０ａを制御するための制御電圧（後述における出力電位Ｖcomp4に相当）を生成する。
【００３７】
・・選択回路３０ａ
選択回路３０ａは、三角波発生回路１０内に組み込まれたインバータ３２と２つの２入力ＮＯＲ回路３３，３４とを有する。インバータ３２の入力にはコンパレータ３１の出力が接続される。上述において触れたように、２入力ＮＯＲ回路３３の一方の入力には、インバータ３２の出力が接続される。すなわち、２入力ＮＯＲ回路３３の一方の入力にはコンパレータ３１からの制御電圧の反転電圧が印加される。２入力ＮＯＲ回路３３の他方の入力には、コンパレータ１６の出力が接続される。２入力ＮＯＲ回路３３の出力はＮ−ＭＯＳトランジスタ３５のゲートに接続される。
【００３８】
また、同じく上述において触れたように、２入力ＮＯＲ回路３４の一方の入力には、コンパレータ３１の出力が接続される。２入力ＮＯＲ回路３４の他方の入力には、コンパレータ１６の出力が接続される。２入力ＮＯＲ回路３４の出力はＮ−ＭＯＳトランジスタ１８のゲートに接続される。
【００３９】
以上の構成により、三角波ＳＡＷＯＵＴの上昇直線を生成する際、例えばスイッチングレギュレータ１の出力ＯＵＴにおける出力電位Ｖoutが基準電圧ＶＭよりも小さければ、選択回路３０ａはＮ−ＭＯＳトランジスタ３５をオフし且つＮ−ＭＯＳトランジスタ１８をオンする。これにより、コンパレータ１６の反転入力端子に電圧ＶＨが印加され、ピーク電圧がＶＨの三角波ＳＡＷＯＵＴが生成される。一方、スイッチングレギュレータ１の出力ＯＵＴにおける出力電位Ｖoutが基準電圧ＶＭよりも大きければ、選択回路３０ａはＮ−ＭＯＳトランジスタ１８をオフし且つＮ−ＭＯＳトランジスタ３５をオンする。これにより、コンパレータ１６の反転入力端子に電圧ＶＨＰＳが印加され、ピーク電圧がＶＨＰＳの三角波ＳＡＷＯＵＴが生成される。
【００４０】
・基準電圧ＶＭ、電圧ＶＬ，ＶＨ，ＶＨＰＳ
ここで、基準電圧ＶＭ、電圧ＶＬ，ＶＨおよびＶＨＰＳと、三角波発生回路１０から出力される三角波ＳＡＷＯＵＴおよびスイッチングレギュレータ１の出力ＯＵＴとの関係について説明する。
【００４１】
電圧ＶＬは、本実施例において三角波ＳＡＷＯＵＴの下降直線を生成するための電圧である。したがって、電圧ＶＬは、他の電圧ＶＨ，ＶＨＰＳ、基準電圧ＶＭと比較して最も低い値を持つ。このような電圧ＶＬをコンパレータ１６の反転入力端子に印加することで、コンデンサ１５の電位（グランドに接地されていない側の電位。以下、単にコンデンサ１５の電位という）が電圧ＶＬよりも高い期間、コンパレータ１６がＨレベルを出力するため、充放電電流生成回路１０ａが放電動作を行う。すなわち、Ｎ−ＭＯＳトランジスタ１４がオンされ、コンデンサ１５に蓄積された電荷が流れ出す。なお、コンパレータ１６の非反転入力端子にはコンデンサ１５の電位が印加される。この放電動作はコンデンサ１５の電位が電圧ＶＬと一致するまで、すなわちコンパレータ１６に入力された２つの電位が一致するまで継続される。これにより、ボトム電圧が電圧ＶＬの三角波ＳＡＷＯＵＴが生成される。
【００４２】
電圧ＶＨは、本実施例において重負荷動作状態時および中負荷動作状態時に三角波ＳＡＷＯＵＴの上昇直線を生成するための電圧である。したがって、電圧ＶＨは、電圧ＶＬ，ＶＨＰＳ、基準電圧ＶＭと比較して最も高い値を持つ。このような電圧ＶＨをコンパレータ１６の反転入力端子に印加することで、コンデンサ１５の電位が電圧ＶＨよりも低い期間、コンパレータ１６がＬレベルを出力するため、充放電電流生成回路１０ａが充電動作を行う。すなわち、Ｐ−ＭＯＳトランジスタ１１がオンされ、コンデンサ１５に電荷が蓄積する。なお、コンパレータ１６の非反転入力端子にはコンデンサ１５の電位が印加される。この充電動作はコンデンサ１５の電位が電圧ＶＨと一致するまで、すなわちコンパレータ１６に入力された２つの電位が一致するまで継続される。これにより、ピーク電圧が電圧ＶＨの三角波ＳＡＷＯＵＴが生成される。
【００４３】
基準電圧ＶＭは、本実施例において軽負荷動作状態を検出するための電圧である。すなわち、本実施例では、スイッチングレギュレータ１の出力電位Ｖoutが基準電圧ＶＭよりも低い状態を、軽負荷動作状態として検出する。したがって、本実施例では、電圧ＶＬよりも高く且つ電圧ＶＨよりも低い値を持つように基準電圧ＶＭが構成される。ただし、基準電圧ＶＭは、重負荷動作状態時に、すなわち後述するインダクタ２８に流れる電流ＩＬが０［Ａ］となる期間が無い動作状態時に、出力ＯＵＴの出力電位Ｖoutよりも高い値を持つように構成する必要がある。これは、重負荷動作状態時に三角波ＳＡＷＯＵＴのピーク電圧がＶＨ以外（例えばＶＨＰＳ）となることを防止するためである。これらのことから、本実施例では、電流ＩＬが０［Ａ］となる期間が無い動作状態時のスイッチングレギュレータ１の出力電位Ｖoutよりも高く且つ電圧ＶＨよりも低い値を持つように基準電圧ＶＭが構成される。例えば、基準電圧ＶＭは電圧ＶＨの９割程度の電圧値に設定することができる。
【００４４】
電圧ＶＨＰＳは、本実施例において軽負荷動作状態時に三角波ＳＡＷＯＵＴの上昇直線を生成するための電圧である。本実施例では、電圧ＶＬよりも高く且つ基準電圧ＶＭよりも低い値を持つように構成される。このような電圧ＶＨＰＳをコンパレータ１６の反転入力端子に印加することで、コンデンサ１５の電位が電圧ＶＨＰＳよりも低い期間、コンパレータ１６がＬレベルを出力するため、充放電電流生成回路１０ａが充電動作を行う。すなわち、Ｐ−ＭＯＳトランジスタ１１がオンされ、コンデンサ１５に電荷が蓄積する。なお、コンパレータ１６の非反転入力端子にはコンデンサ１５の電位が印加される。この充電動作はコンデンサ１５の電位が電圧ＶＨＰＳと一致するまで、すなわちコンパレータ１６に入力された２つの電位が一致するまで継続される。これにより、ピーク電圧が基準電圧ＶＭよりも低い電圧ＶＨＰＳの三角波ＳＡＷＯＵＴが生成される。本実施例では、ピーク電圧が基準電圧ＶＭよりも低い電圧ＶＨＰＳの三角波ＳＡＷＯＵＴを用いることで、後述するスイッチ２０ｂにおけるスイッチング動作の回数を削減する。これにより、スイッチングによるロスを低減することができ、軽負荷動作状態時にも電圧変換効率が大きく劣化しないスイッチングレギュレータ１を実現することができる。ただし、電圧ＶＨＰＳを電圧ＶＬに近すぎる値にしてしまうと、三角波ＳＡＷＯＵＴの周期が短くなり、これが原因で消費電力が増大してしまう可能性がある。このため、本実施例では、電圧ＶＬに対して十分高く且つ電圧ＶＭよりも低い値を持つように電圧ＶＨＰＳが構成される。
【００４５】
・他の構成
・・コンパレータ２１
次に、図３に戻り、スイッチングレギュレータ１の他の構成を説明する。三角波発生回路１０の出力電位Ｖsawoutはコンパレータ２１の反転入力端子に印加される。換言すれば、ノードＳはコンパレータ２１の反転入力端子に接続される。コンパレータ２１の非反転入力端子には、後述するインダクタ２８の出力、すなわちスイッチングレギュレータ１の出力ＯＵＴが分岐して接続される。換言すれば、スイッチングレギュレータ１の出力ＯＵＴはコンパレータ２１の非反転入力端子にフィードバックされている。コンパレータ２１は三角波ＳＡＷＯＵＴの出力電位Ｖsawoutとスイッチングレギュレータ１の出力電位Ｖoutとを比較することで、後述するスイッチ２０ｂのＰ−ＭＯＳトランジスタ２４を制御するための制御電圧（後述における出力電位Ｖcomp1に相当）を生成する。
【００４６】
・・コンパレータ２２
一方、コンパレータ２２の反転入力端子には、後述するスイッチ２０ｂの出力、すなわちインダクタ２８の前段に位置するノードＰが分岐して接続される。換言すれば、スイッチ２０ｂの出力（ノードＰ）はコンパレータ２２の非反転入力端子にフィードバックされている。コンパレータ２２の非反転入力端子は接地される。コンパレータ２２はノードＰの電位と接地電位とを比較することで、後述するスイッチ２０ｂのＮ−ＭＯＳトランジスタ２７を制御するための制御電圧（後述における出力電位Ｖcomp2に相当）を生成する。
【００４７】
・・制御回路２０ａ
上記したコンパレータ２１、２２から出力された制御電圧は制御回路２０ａに入力される。制御回路２０ａはバッファ２３および２６と２入力論理積回路（以下、２入力ＡＮＤ回路と言う）２５とを有する。バッファ２３の入力はコンパレータ２１の出力に接続される。バッファ２３の出力は、後述するスイッチ２０ｂを構成するＰ−ＭＯＳトランジスタ２４のゲートに接続される。すなわち、スイッチ２０ｂのＰ−ＭＯＳトランジスタ２４はコンパレータ２１から出力された制御電圧に基づいて導通／遮断が制御される。また、２入力ＡＮＤ回路２５の一方の入力は、コンパレータ２１の出力に接続される。２入力ＡＮＤ回路２５の他方の入力はコンパレータ２２の出力に接続される。すなわち、２入力ＡＮＤ回路２５は２つのコンパレータ２１、２２の出力に対してアンドを取る。２入力ＡＮＤ回路２５の出力は、バッファ２６の入力に接続される。バッファ２６の出力は、後述するスイッチ２０ｂを構成するＮ−ＭＯＳトランジスタ２７のゲートに接続される。すなわち、スイッチ２０ｂのＮ−ＭＯＳトランジスタ２７はコンパレータ２１および２２から出力された制御電圧に基づいて導通／遮断が制御される。このように、制御回路２０ａは、コンパレータ２１および２２の出力に基づいてスイッチ２０ｂを制御するための手段として機能する。
【００４８】
・スイッチ２０ｂ
スイッチ２０ｂは、Ｐ−ＭＯＳトランジスタ２４とＮ−ＭＯＳトランジスタ２７とからなるプッシュプル構成を有する。Ｐ−ＭＯＳトランジスタ２４の一方の端には入力端子ＩＮから入力電圧Ｖinが印加されている。Ｎ−ＭＯＳトランジスタ２７の一方の端は接地されている。Ｐ−ＭＯＳトランジスタ２４の他方の端とＮ−ＭＯＳトランジスタ２７の他方の端とは接続され、分岐されている。図３では、この分岐部分、すなわちスイッチ２０ｂの出力をノードＰと記す。
【００４９】
このような構成を有するスイッチ２０ｂは、後段に設けられたインダクタ２８に流れる電流の量を制御するための手段として機能する。すなわち、スイッチングレギュレータ１の出力電位Ｖoutが三角波発生回路１０の出力電位Ｖsawoutよりも低い場合、コンパレータ２１がＬ（Ｌｏｗ）レベルを出力するため、Ｐ−ＭＯＳトランジスタ２４がオンされる。これにより、ノードＰには入力端子ＩＮを介して入力電圧Ｖinが印加され、インダクタ２８を流れる電流ＩＬの量が増加する。なお、２入力ＡＮＤ回路２５の出力はＬレベルであるため、Ｎ−ＭＯＳトランジスタ２７はオフしている。
【００５０】
一方、スイッチングレギュレータ１の出力電位Ｖoutが三角波発生回路１０の出力電位Ｖsawoutよりも高くなると、コンパレータ２１がＨ（Ｈｉｇｈ）レベルを出力するため、Ｐ−ＭＯＳトランジスタ２４がオフされる。この際、インダクタ２８には慣性的な電流が流れ続けるため、ノードＰの電位は０［Ｖ（ボルト）］以下となる。したがって、コンパレータ２２の反転入力端子に接地電位以下の電圧が印加され、コンパレータ２２からＨレベルが出力されて、２入力ＡＮＤ回路２５の出力がＨレベルとなる。これにより、Ｎ−ＭＯＳトランジスタ２７がオンされ、ノードＰが接地されて、インダクタ２８を流れる電流ＩＬの量が減少または０［Ａ］となる。これは、スイッチングレギュレータ１の出力電位Ｖoutが三角波発生回路１０の出力電位Ｖsawoutよりも低くなるまで継続される。その後、スイッチングレギュレータ１は同様の動作を繰り返すことで、平滑コンデンサ２９を介して負荷１００に安定した電力を供給する。
【００５１】
〔動作〕
次に、本実施例によるスイッチングレギュレータ１の動作を図面と共に詳細に説明する。
【００５２】
・重負荷動作状態時
まず、重負荷動作状態時の動作を図４に示す動作波形図を参照しながら説明する。なお、図４は重負荷動作状態時における三角波発生回路１０の出力電位Ｖsawout（以下、単に出力電位Ｖsawoutと言う）とスイッチングレギュレータ１の出力電位Ｖout（以下、単に出力電位Ｖoutと言う）とノードＡ（コンパレータ２１から出力される電位Ｖcomp1。以下、単に出力電位Ｖcomp1と言う）とノードＢ（コンパレータ２２から出力される電位Ｖcomp2。以下、単に出力電位Ｖcomp2と言う）とノードＣ（コンパレータ１６から出力される電位Ｖcomp3。以下、単に出力電位Ｖcomp3と言う）とノードＤ（コンパレータ３１から出力される電位Ｖcomp4。以下、単に出力電位Ｖcomp4と言う）とインダクタ２８に流れる電流ＩＬとの波形図である。
【００５３】
重負荷動作状態では、出力電位Ｖoutが基準電圧ＶＭよりも低い（図４のＶoutおよびＶＭ参照）ため、コンパレータ３１の出力電位Ｖcomp4はＬレベルとなる。すなわち、図３におけるノードＤの電位がＬレベルとなる（図４のＤ参照）。したがって、Ｎ−ＭＯＳトランジスタ３５のゲートには、インバータ３２および２入力ＮＯＲ回路３３を介してＬレベルが印加される。すなわち、出力電位Ｖoutが基準電圧ＶＭよりも低い状態では、Ｎ−ＭＯＳトランジスタ３５が常にオフされている。換言すれば、出力電位Ｖoutが基準電圧ＶＭよりも低い状態、すなわち重負荷動作状態では、電圧ＶＨＰＳをコンパレータ１６の反転入力端子に印加するための構成が無効に切り替えられている。
【００５４】
この状態で、例えばコンパレータ１６の出力電位Ｖcomp3がＬレベルとなった場合、すなわち図３におけるノードＤがＬレベルで且つノードＣがＬレベルの場合（図４のＣ参照）、Ｎ−ＭＯＳトランジスタ１８のゲートには２入力ＮＯＲ回路３４を介してＨレベルが印加される。これにより、コンパレータ１６の反転入力端子には電圧ＶＨが印加される。すなわち、コンパレータ１６は電圧ＶＨと出力電位Ｖsawoutとを比較する。なお、コンパレータ１６から出力されたＬレベルがゲートに印加されたＮ−ＭＯＳトランジスタ１７はオフしている。
【００５５】
また、コンパレータ１６から出力されたＬレベルは充放電電流生成回路１０ａにも供給される。これにより、Ｐ−ＭＯＳトランジスタ１１がオンし、Ｎ−ＭＯＳトランジスタ１４がオフするため、Ｐ−ＭＯＳトランジスタ１１および１２を介してコンデンサ１５が充電され、出力電位Ｖsawout、すなわちノードＳの電位が上昇する（図４のＶsawout参照）。すなわち、三角波ＳＡＷＯＵＴの上昇直線が形成される（図４のＶsawout参照）。
【００５６】
その後、出力電位Ｖsawout（ノードＳの電位）が電圧ＶＨを超えると（図４のＶsawoutおよびＶＨ参照）、すなわちコンパレータ１６の非反転入力端子の電位が反転入力端子の電位を超えると、コンパレータ１６の出力電位Ｖcomp3はＨレベルとなる。すなわち、図３におけるノードＣがＨレベルとなる（図４のＣ参照）。これにより、充放電電流生成回路１０ａにおけるＰ−ＭＯＳトランジスタ１１がオフし、Ｎ−ＭＯＳトランジスタ１４がオンするため、Ｎ−ＭＯＳトランジスタ１３および１４を介してコンデンサ１５から電流が流れ出し、出力電位Ｖsawout、すなわちノードＳの電位が下降する（図４のＶsawout参照）。すなわち、三角波ＳＡＷＯＵＴの下降直線が形成される（図４のＶsawout参照）。
【００５７】
また、コンパレータ１６から出力されたＨレベルにより、Ｎ−ＭＯＳトランジスタ１７がオンし、Ｎ−ＭＯＳトランジスタ１８がオフする。このため、コンパレータ１６の反転入力端子には電圧ＶＬが印加されている。
【００５８】
その後、出力電位Ｖsawout（ノードＳの電位）が電圧ＶＬよりも下降すると、すなわちコンパレータ１６の非反転入力端子の電位が反転入力端子の電位を下回ると、コンパレータ１６の出力電位Ｖcomp3はＬレベルとなる。すなわち、図３におけるノードＣがＬレベルとなる（図４のＣ参照）。これにより、上述したように、コンデンサ１５が充電され、出力電位Ｖsawout、すなわちノードＳの電位が上昇する（図４のＶsawout参照）。以降、同様の動作を繰り返すことで、ピーク電圧がＶＨで且つボトム電圧がＶＬの三角波ＳＡＷＯＵＴが出力される（図４のＶsawout参照）。
【００５９】
また、三角波発生回路１０以外の動作は以下のようになる。例えば、以上のように三角波発生回路１０で生成された出力電位Ｖsawoutよりもスイッチングレギュレータ１の出力電位Ｖoutが小さい場合、コンパレータ２１の出力電位Ｖcomp1はＬレベルとなる。すなわち、図３におけるノードＡがＬレベルとなる（図４のＡ参照）。これにより、Ｐ−ＭＯＳトランジスタ２４がオンするため、ノードＰに入力端子ＩＮの電圧（以下、単に入力電位と言う）Ｖinが印加され、インダクタ２８を流れる電流ＩＬが増加し（図４のＩＬ参照）、出力電位Ｖoutが上昇する（図４のＶout参照）。
【００６０】
その後、出力電位Ｖoutが出力電位Ｖsawoutよりも大きくなると、コンパレータ２１の出力電位Ｖcomp1はＨレベルとなる。すなわち、図３におけるノードＡがＨレベルとなる（図４のＡ参照）。これにより、Ｐ−ＭＯＳトランジスタ２４がオフする。この際、インダクタ２８は慣性的な電流を流し続けようとするため、ノードＰの電位が接地電位（０［Ｖ］）よりも小さくなる。これにより、コンパレータ２２の反転入力端子に接地電位以下の電位が印加されるため、コンパレータ２２の出力電位Ｖcomp2がＨレベルとなる。すなわち、図３におけるノードＢがＨレベルとなる（図４のＢ参照）。これにより、Ｎ−ＭＯＳトランジスタ２７がオンするため、ノードＰが接地され、インダクタ２８を流れる電流ＩＬが減少して（図４のＩＬ参照）、出力電位Ｖoutが下降する（図４のＶout参照）。この動作状態は、出力電位Ｖoutが出力電位Ｖsawoutよりも小さくなるまで継続される。
【００６１】
以上のように、重負荷動作状態時において、スイッチングレギュレータ１は、出力電位Ｖsawoutが出力電位Ｖoutよりも大きい期間、Ｐ−ＭＯＳトランジスタ２４をオンすることでインダクタ２８に流れる電流ＩＬを増加させ、また、出力電位Ｖsawoutが出力電位Ｖoutよりも小さい期間、Ｎ−ＭＯＳトランジスタ２７をオンすることでインダクタ２８に流れる電流ＩＬを減少させながら継続させる。以降、同様の動作を繰り返すことで、平滑コンデンサ２９を介して負荷１００に安定した電力を供給する。
【００６２】
・中負荷動作状態時
次に、中負荷動作状態時の動作を図５に示す動作波形図を参照しながら説明する。なお、図５は中負荷動作状態時における出力電位Ｖsawoutと出力電位ＶoutとノードＡ（出力電位Ｖcomp1）とノードＢ（出力電位Ｖcomp2）とノードＣ（出力電位Ｖcomp3）とノードＤ（出力電位Ｖcomp4）とインダクタ２８に流れる電流ＩＬとの波形図である。
【００６３】
中負荷動作状態での三角波発生回路１０の動作は、上述した重負荷動作状態での三角波発生回路１０の動作と同様である。すなわち、コンパレータ３１がＬレベルを出力し続ける、すなわちノードＤ（出力電位Ｖcomp4）がＬレベルを保ち続けるため、コンパレータ１６は電圧ＶＨもしくは電圧ＶＬとコンデンサ１５の電位とを比較する。これにより、ピーク電圧がＶＨでボトム電圧がＶＬの三角波ＳＡＷＯＵＴが出力される。また、同様の動作が行われることで、出力電位Ｖsawout、ノードＣ（出力電位Ｖcomp3）およびノードＤ（出力電位Ｖcomp4）の動作波形も、図４と図５とを比較すると明らかなように、同様の波形となる。
【００６４】
また、三角波発生回路１０以外の動作は以下のようになる。例えば、以上のように生成された三角波ＳＡＷＯＵＴの出力電位Ｖsawoutよりもスイッチングレギュレータ１の出力電位Ｖoutが小さい場合、コンパレータ２１の出力電位Ｖcomp1はＬレベルとなる。すなわち、図３におけるノードＡがＬレベルとなる（図５のＡ参照）。これにより、Ｐ−ＭＯＳトランジスタ２４がオンするため、ノードＰに入力電位Ｖinが印加され、インダクタ２８を流れる電流ＩＬが増加し（図５のＩＬ参照）、出力電位Ｖoutが上昇する（図５のＶout参照）。
【００６５】
その後、出力電位Ｖoutが出力電位Ｖsawoutよりも大きくなると、コンパレータ２１の出力電位Ｖcomp1はＨレベルとなる。すなわち、図３におけるノードＡがＨレベルとなる（図５のＡ参照）。これにより、Ｐ−ＭＯＳトランジスタ２４がオフする。この際、インダクタ２８は慣性的な電流を流し続けようとするため、ノードＰの電位が接地電位（０［Ｖ］）よりも小さくなる。これにより、コンパレータ２２の反転入力端子に接地電位以下の電位が印加されるため、コンパレータ２２の出力電位Ｖcomp2がＨレベルとなる。すなわち、図３におけるノードＢがＨレベルとなる（図５のＢ参照）。これにより、Ｎ−ＭＯＳトランジスタ２７がオンするため、ノードＰが接地され、インダクタ２８を流れる電流ＩＬが減少して（図５のＩＬ参照）、出力電位Ｖoutが下降する（図５のＶout参照）。ただし、インダクタ２８を流れる電流ＩＬが０［Ａ］以下となる、すなわちインダクタ２８を電流が逆向き（出力ＯＵＴからノードＰへの向き）に流れると、ノードＰの電位は０［Ｖ］以上となるため、コンパレータ２２の出力電位Ｖcomp2がＬレベルとなる。すなわち、図３におけるノードＢがＬレベルとなる（図５のＢ参照）。これにより、Ｎ−ＭＯＳトランジスタ２７がオフし、インダクタ２８に逆向きの電流ＩＬが流れることを防止する。この動作状態は、出力電位Ｖoutが出力電位Ｖsawoutよりも小さくなるまで継続される。
【００６６】
以上のように、中負荷動作状態時において、スイッチングレギュレータ１は、出力電位Ｖsawoutが出力電位Ｖoutよりも大きい期間、Ｐ−ＭＯＳトランジスタ２４をオンすることでインダクタ２８に流れる電流ＩＬを増加させ、また、出力電位Ｖsawoutが出力電位Ｖoutよりも小さい期間、Ｎ−ＭＯＳトランジスタ２７をオンすることでインダクタ２８に流れる電流ＩＬを減少させながら継続させると共に、ノードＰの電位が０［Ｖ］以下となった際にＮ−ＭＯＳトランジスタ２７をオフすることで、インダクタに逆向きの電流ＩＬが流れることを防止する。以降、同様の動作を繰り返すことで、平滑コンデンサ２９を介して負荷１００に安定した電力を供給する。なお、この構成において、オン抵抗の小さなＰ−ＭＯＳトランジスタ２４およびＮ−ＭＯＳトランジスタ２７を用いることで、この部分で消費される電力が少なくて済むため、効率のよいスイッチングレギュレータ１を実現することができる。
【００６７】
・軽負荷動作状態時
次に、軽負荷動作状態時の動作を図６に示す動作波形図を参照しながら説明する。なお、図６は軽負荷動作状態時における出力電位Ｖsawoutと出力電位ＶoutとノードＡ（出力電位Ｖcomp1）とノードＢ（出力電位Ｖcomp2）とノードＣ（出力電位Ｖcomp3）とノードＤ（出力電位Ｖcomp4）と電流ＩＬとの波形図である。
【００６８】
軽負荷動作状態では、出力電位Ｖoutが基準電圧ＶＭよりも高くなる期間が存在する（図６のＶoutおよびＶＭ参照）。このため、コンパレータ３１からは、この期間、すなわち出力電位Ｖoutが基準電圧ＶＭよりも高くなった期間、Ｈレベルが出力される。換言すれば、図３におけるノードＤの電位がＨレベルとなる期間が発生する（図６のＤ参照）。この期間中、２入力ＮＯＲ回路３４の一方の入力にはＨレベルが入力されるため、２入力ＮＯＲ回路３４の出力は常にＬレベルとなる。すなわち、出力電位Ｖoutが基準電圧ＶＭよりも高い期間、Ｎ−ＭＯＳトランジスタ１８が常にオフしている。換言すれば、出力電位Ｖoutが基準電圧ＶＭよりも高い期間、すなわち軽負荷動作状態時、電圧ＶＨをコンパレータ１６の反転入力端子に印加するための構成が無効に切り替えられている。
【００６９】
コンパレータ３１の出力電位Ｖcomp4がＨレベルの状態で、例えばコンパレータ１６の出力電位Ｖcomp3がＬレベルとなった場合、すなわち図３におけるノードＤがＨレベルで且つノードＣがＬレベルの場合（図６のＣ参照）、２入力ＮＯＲ回路３３の２つの入力には共にＬレベルが印加される。これにより、２入力ＮＯＲ回路３３からＨレベルが出力されるため、Ｎ−ＭＯＳトランジスタ３５のゲートにＨレベルが印加され、Ｎ−ＭＯＳトランジスタ３５がオンする。したがって、コンパレータ１６の反転入力端子には電圧ＶＨＰＳが印加される。すなわち、コンパレータ１６は電圧ＶＨＰＳと出力電圧Ｖsawoutとを比較する。なお、コンパレータ１６から出力されたＬレベルがゲートに印加されたＮ−ＭＯＳトランジスタ１７はオフしている。
【００７０】
また、コンパレータ１６から出力されたＬレベルは充放電電流生成回路１０ａにも供給される。これにより、Ｐ−ＭＯＳトランジスタ１１がオンし、Ｎ−ＭＯＳトランジスタ１４がオフするため、Ｐ−ＭＯＳトランジスタ１１および１２を介してコンデンサ１５が充電され、出力電位Ｖsawout、すなわちノードＳの電位が上昇する（図６のＶsawout参照）。すなわち、三角波ＳＡＷＯＵＴの上昇直線が形成される（図６のＶsawout参照）。
【００７１】
その後、出力電位Ｖsawout（ノードＳの電位）が電圧ＶＨＰＳを超えると（図６のＶsawoutおよびＶＨＰＳ参照）、すなわちコンパレータ１６の非反転入力端子の電位が反転入力端子の電位を超えると、コンパレータ１６の出力電位Ｖcomp3はＨレベルとなる。すなわち、図３におけるノードＣがＨレベルとなる（図６のＣ参照）。これにより、充放電電流生成回路１０ａにおけるＰ−ＭＯＳトランジスタ１１がオフし、Ｎ−ＭＯＳトランジスタ１４がオンするため、Ｎ−ＭＯＳトランジスタ１３および１４を介してコンデンサ１５から電流が流れ出し、出力電位Ｖsawout、すなわちノードＳの電位が下降する（図６のＶsawout参照）。すなわち、三角波ＳＡＷＯＵＴの下降直線が形成される（図６のＶsawout参照）。
【００７２】
また、コンパレータ１６から出力されたＨレベルにより、Ｎ−ＭＯＳトランジスタ１７がオンし、Ｎ−ＭＯＳトランジスタ３５がオフする。このため、コンパレータ１６の反転入力端子には電圧ＶＬが印加されている。
【００７３】
その後、出力電位Ｖsawout（ノードＳの電位）が電圧ＶＬよりも下降すると、すなわちコンパレータ１６の非反転入力端子の電位が反転入力端子の電位を下回ると、コンパレータ１６の出力電位Ｖcomp3はＬレベルとなる。すなわち、図３におけるノードＣがＬレベルとなる（図６のＣ参照）。これにより、上述したように、コンデンサ１５が充電され、出力電位Ｖsawout、すなわちノードＳの電位が上昇する（図６のＶsawout参照）。以降、出力電位Ｖoutが基準電圧ＶＭよりも高くなっている期間、上述した動作を繰り返すことで、ピーク電圧がＶＨＰＳで且つボトム電圧がＶＬの三角波ＳＡＷＯＵＴが出力される（図６のＶsawout参照）。
【００７４】
ただし、本実施例による軽負荷動作状態時の動作では、出力電位Ｖoutが基準電圧ＶＭよりも低くなることがある。本実施例では、出力電位Ｖoutが基準電圧ＶＭよりも低い期間、コンパレータ３１からＬレベルが出力されるため、三角波発生回路１０は重負荷動作状態時または中負荷動作状態時と同様の動作を行うことで、ピーク電圧がＶＨで且つボトム電圧がＶＬの三角波ＳＡＷＯＵＴを出力する（図６のＶsawout参照）。
【００７５】
また、三角波発生回路１０以外の動作は以下のようになる。上述したように三角波ＳＡＷＯＵＴのピーク電圧が電圧ＶＨよりも低い電圧ＶＨＰＳに切り替えられているため、スイッチングレギュレータ１の出力電位Ｖoutが三角波発生回路１０の出力電位Ｖsawoutよりも大きくなる状態がしばらく継続する（図６のＶsawoutおよびＶout参照）。このため、コンパレータ２１の出力電位Ｖcomp1がＨレベルとなる期間がしばらく継続する（図６のＡ参照）。この期間、スイッチ２０ｂにおけるＰ−ＭＯＳトランジスタ２４はスイッチング動作を行わない。また、同期間、すなわち出力電位Ｖoutが出力電位Ｖsawoutよりも大きく且つ基準電圧ＶＭよりも大きい期間（図６のＶsawout，ＶoutおよびＶＭ参照）、図３におけるノードＰの電位が０［Ｖ］を下回らないため、コンパレータ２２の出力電位Ｖcomp2はＬレベルとなる。すなわち、図３におけるノードＢがＬレベルとなる（図６のＢ参照）。したがって、この期間、Ｎ−ＭＯＳトランジスタ２７はスイッチング動作を行わない。ただし、負荷１００に電流を供給するため、コンデンサ２９の電圧が低下し、スイッチングレギュレータ２の出力電位Ｖoutが低下する（図６のＶout参照）。
【００７６】
その後、出力電位Ｖoutが基準電圧ＶＭよりも小さくなると、コンパレータ３１の出力電位Ｖcomp4はＬレベルとなる。すなわち、図３におけるノードＤがＬレベルとなる（図６のＤ参照）。これにより、上述した重負荷動作状態時および中負荷動作状態時と同様に、電圧ＶＨＰＳをコンパレータ１６に印加するための構成が無効とされ、電圧ＶＨをコンパレータ１６に印加するための構成が機能し始めるため、三角波発生回路１０からピーク電位がＶＨの三角波ＳＡＷＯＵＴが出力される（図６のＶsawout参照）。
【００７７】
以上のようにピーク電位ＶＨの三角波ＳＡＷＯＵＴが生成される状態では、ピーク電圧ＶＨよりも出力電位Ｖoutの方が小さいため、コンパレータ２１に三角波ＳＡＷＯＵＴの次のピークが入力される際、出力電位Ｖoutが出力電位Ｖsawoutよりも小さくなる期間が生じる（図６のＶoutおよびＶsawout参照）。すなわち、コンパレータ２１の出力電位Ｖcomp1がＬレベルとなる期間が発生する。この期間、図３におけるノードＡはＬレベルとなる（図６のＡ参照）。また、同期間、スイッチ２０ｂにおけるＰ−ＭＯＳトランジスタ２４がオンするため、ノードＰに入力電圧Ｖinが印加され、インダクタ２８に流れる電流ＩＬの量が増加し（図６のＩＬ参照）、出力電位Ｖoutが増加する（図６のＶout参照）。その後、出力電位Ｖoutが基準電圧ＶＭよりも高くなると、コンパレータ３１の出力電位Ｖcomp4がＨレベルとなる、すなわちノードＤがＨレベルとなるため（図６のＤ参照）、電圧ＶＨＰＳをコンパレータ１６に印加するための構成が機能し始める。
【００７８】
なお、この際の動作でも、スイッチングレギュレータ１の出力電位Ｖoutが三角波発生回路１０の出力電位Ｖsawoutよりも大きくなった場合、上述した中負荷動作状態時と同様に、コンパレータ２１がＨレベルを出力して図３におけるノードＡがＨレベルとなり（図６のＡ参照）、Ｐ−ＭＯＳトランジスタ２４がオフする。この際、インダクタ２８は慣性的な電流を流し続けようとするため、ノードＰの電位が接地電位（０［Ｖ］）よりも小さくなる。このため、コンパレータ２２がＨレベルを出力して図３におけるノードＢがＨレベルとなり（図６のＢ参照）、Ｎ−ＭＯＳトランジスタ２７がオンする。これにより、ノードＰが接地され、インダクタ２８を流れる電流ＩＬが減少し（図６のＩＬ参照）、出力ＯＵＴの電位Ｖoutが下降する（図６のＶout参照）。ただし、インダクタ２８を流れる電流ＩＬが０［Ａ］以下となると、すなわちインダクタ２８を電流が逆向き（出力ＯＵＴからノードＰへの向き）に流れると、ノードＰの電位は０［Ｖ］以上となるため、コンパレータ２２がＬレベルを出力して図３におけるノードＢがＬレベルとなる（図６のＢ参照）。これにより、Ｎ−ＭＯＳトランジスタ２７がオフし、インダクタ２８を逆向きに電流ＩＬが流れることが防止される。この動作状態は、スイッチングレギュレータ１の出力電位Ｖoutが三角波ＳＡＷＯＵＴの出力電位Ｖsawoutよりも小さくなるまで継続される。
【００７９】
以上のように、軽負荷動作状態時に、三角波ＳＡＷＯＵＴのピーク電圧を電圧ＶＨよりも低い電圧ＶＨＰＳに切り替えることで、出力電位Ｖoutが出力電位Ｖsawoutよりも大きくなる状態をしばらく継続させることが可能となるため、この期間、スイッチ２０ｂによるスイッチング動作を無効とすることができる。この結果、スイッチングによるロスを低減することができ、軽負荷動作状態時にも電圧変換効率が大きく劣化せず、効率のよいスイッチング動作を実現することが可能なスイッチングレギュレータ１を実現することができる。
【００８０】
なお、本実施例では否定論理和回路を用いた場合を例に挙げたが、本発明はこれに限定されず、例えば論理和回路を用いて構成することも可能である。この場合、Ｎ−ＭＯＳトランジスタおよびＰ−ＭＯＳトランジスタがそれぞれ適宜Ｐ−ＭＯＳトランジスタおよびＮ−ＭＯＳトランジスタに置き換えられるか、もしくは論理和回路の出力段に適宜インバータが設けられる。また、本発明の特に特許請求の範囲では、否定論理和回路を含め、これらを全て論理和回路とする。
【実施例２】
【００８１】
次に、本発明の実施例２について図面を用いて詳細に説明する。尚、以下の説明において、実施例１と同様の構成については、同一の符号を付し、その詳細な説明を省略する。また、特記しない構成に関しては実施例１と同様である。
【００８２】
〔構成〕
図７に、本実施例によるスイッチングレギュレータ２の回路構成を示す。図７に示すように、スイッチングレギュレータ２は、三角波発生回路１０’とコンパレータ２１および２２と制御回路２０ａとスイッチ２０ｂとインダクタ２８と平滑コンデンサ２９とコンパレータ３１とを有する。インダクタ２８と平滑コンデンサ２９とはスイッチングレギュレータ１の出力を平滑化するために用いられる。また、スイッチングレギュレータ２の出力ＯＵＴには負荷１００が接続される。
【００８３】
・三角波発生回路１０’
図７における三角波発生回路１０’は、充放電電流生成回路１０ａと２入力論理和回路（以下、２入力ＯＲ回路と言う）４１と２入力ＮＯＲ回路４２とコンデンサ１５とコンパレータ４６とインバータ４３および４５とＮ−ＭＯＳトランジスタ１７、１８および４４とを有する。なお、２入力ＯＲ回路４１と２入力ＮＯＲ回路４２とインバータ４３とコンパレータ４６とＮ−ＭＯＳトランジスタ１７、１８および４４とは、コンパレータ３１と共に切替え回路４０を構成する。
【００８４】
・・充放電電流生成回路１０ａ
三角波発生回路１０’における充放電電流生成回路１０ａは、実施例１と同様に、直列に接続されたＰ−ＭＯＳトランジスタ１２およびＮ−ＭＯＳトランジスタ１３と、Ｐ−ＭＯＳトランジスタ１２と電源ライン（電源電圧ＶＤＤ）との間に直列に接続されたＰ−ＭＯＳトランジスタ１１と、Ｎ−ＭＯＳトランジスタ１３とグランドとの間に直列に接続されたＮ−ＭＯＳトランジスタ１４とを有する。Ｐ−ＭＯＳトランジスタ１１のゲートには、後述する切替え回路４０における２入力ＯＲ回路４１の出力が接続される。２入力ＯＲ回路４１の２つの入力には、コンパレータ４６の出力とコンパレータ３１の出力とがそれぞれ接続される。一方、Ｎ−ＭＯＳトランジスタ１４のゲートには、同じく後述する切替え回路４０における２入力ＮＯＲ回路４２の出力が接続される。２入力ＮＯＲ回路４２の２つの入力には、コンパレータ３１の出力と、インバータ４３の出力とがそれぞれ接続される。インバータ４３の入力には、コンパレータ４６の出力が接続される。すなわち、２入力ＮＯＲ回路４２の一方の入力にはコンパレータ４６の反転された制御電圧が印加される。この構成により、充放電電流生成回路１０ａはコンパレータ４６および３１からの制御電圧に基づいて充放電用の電流を生成する。Ｐ−ＭＯＳトランジスタ１２のゲートには、図示しないバイアス回路から出力されたバイアス電圧ＶＢ１が印加される。これにより、Ｐ−ＭＯＳトランジスタ１２は常にオン（導通）した状態となる。Ｎ−ＭＯＳＦＥＴ１３のゲートには、同じく図示しないバイアス回路から出力されたバイアス電圧ＶＢ２が印加される。これにより、Ｎ−ＭＯＳトランジスタ１３は常にオンした状態となる。Ｐ−ＭＯＳトランジスタ１２およびＮ−ＭＯＳトランジスタ１３は、実施例１と同様に、ノイズ除去を目的として設けられている。
【００８５】
充放電電流生成回路１０ａの出力は三角波発生回路１０’の出力と一致する。図７では、この出力をノードＳと記す。ノードＳには、一方の端が接地されたコンデンサ１５が接続される。充放電電流生成回路１０ａが充電動作を行った場合、すなわちＰ−ＭＯＳトランジスタ１１がオンした場合、この充放電電流生成回路１０ａから出力された電流はコンデンサ１５に蓄えられる。これにより、ノードＳの電位が上昇する。すなわち、三角波ＳＡＷＯＵＴの上昇直線が形成される。この際、Ｎ−ＭＯＳトランジスタ１４はオフ（遮断）している。また、充放電電流生成回路１０ａが放電動作を行った場合、すなわちＮ−ＭＯＳトランジスタ１４がオンした場合、コンデンサ１５に蓄えられた電流は充放電電流生成回路１０ａを介してグランドに流れ出る。これにより、ノードＳの電位が下降する。すなわち、三角波ＳＡＷＯＵＴの下降直線が形成される。この際、Ｐ−ＭＯＳトランジスタ１１はオフしている。三角波発生回路１０’は、この充放電を繰り返すことで、三角波ＳＡＷＯＵＴを出力する。
【００８６】
・・Ｎ−ＭＯＳトランジスタ１７、１８
また、充放電電流生成回路１０ａの出力（ノードＳ）は、コンパレータ４６の非反転入力端子に接続される。このコンパレータ４６は、実施例１によるコンパレータ１６と同様の構成に、このコンパレータ４６をパワーダウンさせるための制御端子が付与された構成となっている。この制御端子にはコンパレータ３１の出力が接続されている。すなわち、コンパレータ４６はコンパレータ３１の出力に基づいて動作／不動作が制御される。また、コンパレータ４６の反転入力端子には、Ｎ−ＭＯＳトランジスタ１７および１８の一方の端が接続される。
【００８７】
Ｎ−ＭＯＳトランジスタ１７の他方の端には、三角波発生回路１０’が出力する三角波ＳＡＷＯＵＴのボトム電圧（下限ピークとも言う）となる電圧ＶＬが印加される。Ｎ−ＭＯＳトランジスタ１７のゲートには、コンパレータ４６の出力が接続される。したがって、Ｎ−ＭＯＳトランジスタ１７は、コンパレータ４６からの制御電圧に基づいて電圧ＶＬの端子とコンパレータ４６の反転入力端子との間の導通／遮断を制御するスイッチとして機能する。
【００８８】
Ｎ−ＭＯＳトランジスタ１８の他方の端には、重負荷動作状態時および中負荷動作状態時に三角波発生回路１０’が出力する三角波ＳＡＷＯＵＴのピーク電圧となる電圧ＶＨが印加される。Ｎ−ＭＯＳトランジスタ１８のゲートには、インバータ４５を介してコンパレータ４６の出力が接続される。したがって、Ｎ−ＭＯＳトランジスタ１８は、コンパレータ４６からの反転した制御電圧に基づいて電圧ＶＨの端子とコンパレータ４６の反転入力端子との間の導通／遮断を制御するスイッチとして機能する。
【００８９】
・・コンパレータ４６
コンパレータ４６は、以上のようなＮ−ＭＯＳトランジスタ１７および１８を介して電圧ＶＬまたはＶＨが反転入力端子に印加されることで、充放電電流生成回路１０ａを制御するための制御電圧（後述における出力電位Ｖcomp3に相当）を生成する。
【００９０】
・切替え回路４０
また、図７における切替え回路４０は、コンパレータ３１が軽負荷動作状態を検出した際、三角波発生回路１０’が出力する出力電圧Ｖsawout、すなわちノードＳの電位を電圧ＶＬに切り替えるための手段として機能する。すなわち、切替え回路４０は、軽負荷動作状態時に、三角波発生回路１０’から電圧ＶＬが出力されるように切り替える。この切替え回路４０は、コンパレータ３１と選択回路４０ａとを有する。
【００９１】
・・コンパレータ３１
コンパレータ３１は、実施例１で説明したコンパレータ３１と同様である。すなわち、コンパレータ３１の非反転入力端子には、後述するインダクタ２８の出力、すなわちスイッチングレギュレータ２の出力ＯＵＴがフィードバックして入力される。また、反転入力端子には、基準電圧ＶＭが印加される。コンパレータ３１は、スイッチングレギュレータ２の出力ＯＵＴと基準電圧ＶＭとを比較することで、選択回路４０ａを制御するための制御電圧（後述における出力電位Ｖcomp4に相当）を生成する。
【００９２】
・・選択回路４０ａ
選択回路４０ａは、三角波発生回路１０’内に組み込まれた２入力ＯＲ回路４１と２入力ＮＯＲ回路４２とインバータ４３とＮ−ＭＯＳトランジスタ４４とコンパレータ４６（特に制御端子部分）とを有する。上述において触れたように、２入力ＯＲ回路４１の一方の入力には、コンパレータ４６の出力が接続される。２入力ＯＲ回路４１の他方の入力には、コンパレータ３１の出力が接続される。２入力ＯＲ回路４１の出力はＰ−ＭＯＳトランジスタ１１のゲートに接続される。したがって、本実施例による充放電電流生成回路１０ａは、コンパレータ３１および４６から共にＬレベルが出力されたとき、すなわちスイッチングレギュレータ２の出力電位Ｖoutが基準電圧ＶＭよりも小さく且つ三角波ＳＡＷＯＵＴの上昇直線を形成するときのみ、Ｐ−ＭＯＳトランジスタ１１をオンし、充電動作を行う。
【００９３】
また、同じく上述において触れたように、２入力ＮＯＲ回路４２の一方の入力には、コンパレータ３１の出力が接続される。２入力ＭＯＲ回路４２の他方の入力には、インバータ４３を介してコンパレータ４６の出力が接続される。２入力ＮＯＲ回路４２の出力はＮ−ＭＯＳトランジスタ１４のゲートに接続される。したがって、本実施例による充放電電流生成回路１０ａは、コンパレータ３１からＬレベルが出力され且つコンパレータ４６からＨレベルが出力されたとき、すなわちスイッチングレギュレータ２の出力電位Ｖoutが基準電圧ＶＭよりも小さく且つ三角波ＳＡＷＯＵＴの下降直線を形成するときのみ、Ｎ−ＭＯＳトランジスタ１４をオンし、放電動作を行う。
【００９４】
また、同じく上述において触れたように、コンパレータ３１の出力は、コンパレータ４６の制御端子に接続される。したがって、コンパレータ４６は、例えばコンパレータ３１から制御端子にＨレベルが入力されるとパワーダウンする。これにより、コンパレータ４６の出力、すなわちノードＣはＬレベルとなる。言い換えると、コンパレータ４６は、コンパレータ３１において軽負荷動作状態が検出されると、電源が切られて不動作となる。これにより、ノードＣがＬレベルとなる。
【００９５】
また、コンパレータ３１の出力は、電圧ＶＬを印加する端子と充放電電流生成回路１０ａの出力（ノードＳ）との間に設けられたＮ−ＭＯＳトランジスタ４４のゲートに接続される。すなわち、本実施例による三角波発生回路１０’は、コンパレータ３１において軽負荷動作状態が検出されると、コンパレータ４６をパワーダウンすることで三角波ＳＡＷＯＵＴの生成を行わず、代わりに一定レベルの電圧ＶＬを出力する。
【００９６】
以上の構成により、本実施例では、コンパレータ３１からＬレベルが出力されている場合、換言すれば重負荷動作状態または中負荷動作状態のときのみ、コンパレータ４６が動作して充放電電流生成回路１０ａを制御することで、充放電動作が実行され、ピーク電圧がＶＨで且つボトム電圧がＶＬの三角波ＳＡＷＯＵＴが出力される。また、これ以外、すなわちコンパレータ３１からＨレベルが出力されている場合、換言すれば、軽負荷動作状態が検出された場合、コンパレータ４６がパワーダウンされると共に電圧ＶＬの入力端子とノードＳ（三角波発生回路１０’の出力）とが短絡されることで、三角波発生回路１０’から三角波ＳＡＷＯＵＴの代わりに電圧ＶＬが出力される。
【００９７】
・他の構成
・・コンパレータ２１
また、図７における他の構成（コンパレータ２２、制御回路２０ａ、スイッチ２０ｂ、インダクタ２８および平滑コンデンサ２９）は、実施例１と同様であるため、ここでは詳細な説明を省略する。
【００９８】
〔動作〕
次に、本実施例によるスイッチングレギュレータ２の動作を図面と共に詳細に説明する。
【００９９】
・重負荷動作状態時
まず、重負荷動作状態時の動作を説明する。なお、この際の動作波形は、実施例１において図４を用いて説明した動作波形と同様であるため、ここではこれを引用して説明する。
【０１００】
重負荷動作状態では、出力電位Ｖoutが基準電圧ＶＭよりも低い（図４のＶoutおよびＶＭ参照）ため、コンパレータ３１の出力電位Ｖcomp4はＬレベルとなる。すなわち、図７におけるノードＤの電位がＬレベルとなる（図４のＤ参照）。したがって、切替え回路４０（特に選択回路４０ａ）を構成する２入力ＯＲ回路４１および２入力ＮＯＲ回路４２の一方の入力と、Ｎ−ＭＯＳトランジスタ４４のゲートと、コンパレータ４６の制御端子には、それぞれＬレベルが入力される。これにより、Ｎ−ＭＯＳトランジスタ４４はオフし、コンパレータ４６は動作状態となる。
【０１０１】
この状態で、例えばコンパレータ４６の出力電位Ｖcomp3がＬレベルとなった場合、すなわち図７におけるノードＤがＬレベルで且つノードＣがＬレベルの場合（図４のＣ参照）、Ｎ−ＭＯＳトランジスタ１８のゲートにはインバータ４５を介してＨレベルが入力される。これにより、コンパレータ４６の反転入力端子には電圧ＶＨが印加される。すなわち、コンパレータ４６は電圧ＶＨと出力電位Ｖsawoutとを比較する。なお、コンパレータ４６から出力されたＬレベルがゲートに印加されたＮ−ＭＯＳトランジスタ１７はオフしている。
【０１０２】
また、コンパレータ４６から出力されたＬレベルは、切替え回路４０（特に選択回路４０ａ）を構成する２入力ＯＲ回路４１の他方の入力およびインバータ４３の入力にも印加される。なお、インバータ４３の出力は２入力ＮＯＲ回路４２の他方の入力に接続されている。ここで、コンパレータ３１の出力電位Ｖcomp4もＬレベルであるため、２入力ＯＲ回路４１の２つの入力には共にＬレベルが入力される。したがって、２入力ＯＲ回路４１はＬレベルを出力し、Ｐ−ＭＯＳトランジスタ１１をオンする。一方、２入力ＮＯＲ回路４２の２つの入力にはＬレベルとＨレベルとが入力される。このため、２入力ＮＯＲ回路４２はＬレベルを出力し、Ｎ−ＭＯＳトランジスタ１４をオフする。これにより、Ｐ−ＭＯＳトランジスタ１１および１２を介してコンデンサ１５が充電され、出力電位Ｖsawout、すなわちノードＳの電位が上昇する（図４のＶsawout参照）。すなわち、三角波ＳＡＷＯＵＴの上昇直線が形成される（図４のＶsawout参照）。
【０１０３】
その後、出力電位Ｖsawout（ノードＳの電位）が電圧ＶＨを超えると（図４のＶsawoutおよびＶＨ参照）、すなわちコンパレータ４６の非反転入力端子の電位が反転入力端子の電位を超えると、コンパレータ４６の出力電位Ｖcomp3はＨレベルとなる。すなわち、図７におけるノードＣがＨレベルとなる（図４のＣ参照）。したがって、２入力ＯＲ回路４１の２つの入力がそれぞれＬレベルまたはＨレベルとなり、２入力ＮＯＲ回路４２の２つの入力が共にＬレベルとなるため、Ｐ−ＭＯＳトランジスタ１１がオフし、代わりにＮ−ＭＯＳトランジスタ１４オンする。これにより、Ｎ−ＭＯＳトランジスタ１３および１４を介してコンデンサ１５から電流が流れ出し、出力電位Ｖsawout、すなわちノードＳの電位が下降する（図４のＶsawout参照）。すなわち、三角波ＳＡＷＯＵＴの下降直線が形成される（図４のＶsawout参照）。
【０１０４】
また、コンパレータ４６から出力されたＨレベルにより、Ｎ−ＭＯＳトランジスタ１７がオンし、Ｎ−ＭＯＳトランジスタ１８がオフする。このため、コンパレータ４６の反転入力端子には電圧ＶＬが印加されている。
【０１０５】
その後、出力電位Ｖsawout（ノードＳの電位）が電圧ＶＬよりも下降すると、すなわちコンパレータ４６の非反転入力端子の電位が反転入力端子の電位を下回ると、コンパレータ４６の出力電位Ｖcomp3はＬレベルとなる。すなわち、図７におけるノードＣがＬレベルとなる（図４のＣ参照）。これにより、上述したように、コンデンサ１５が充電され、出力電位Ｖsawout、すなわちノードＳの電位が上昇する（図４のＶsawout参照）。以降、同様の動作を繰り返すことで、ピーク電圧がＶＨで且つボトム電圧がＶＬの三角波ＳＡＷＯＵＴが出力される（図４のＶsawout参照）。
【０１０６】
また、三角波発生回路１０’以外の動作は、実施例１において説明した重負荷動作時の動作と同様であるため、ここでは詳細な説明を省略する。
【０１０７】
・中負荷動作状態時
次に、中負荷動作状態時の動作を説明する。なお、この際の動作波形は、実施例１において図５を用いて説明した動作波形と同様であるため、ここではこれを引用して説明する。
【０１０８】
中負荷動作状態での三角波発生回路１０’の動作は、上述した重負荷動作状態での三角波発生回路１０の動作と同様である。すなわち、コンパレータ３１がＬレベルを出力し続ける、すなわちノードＤ（出力電位Ｖcomp4）がＬレベルを保ち続けるため、コンパレータ４６は電圧ＶＨもしくは電圧ＶＬとコンデンサ１５の電位とを比較する。これにより、ピーク電圧がＶＨでボトム電圧がＶＬの三角波ＳＡＷＯＵＴが出力される。また、同様の動作が行われることで、出力電位Ｖsawout、ノードＣ（出力電位Ｖcomp3）およびノードＤ（出力電位Ｖcomp4）の動作波形も、図４と図５とを比較すると明らかなように、同様の波形となる。
【０１０９】
また、三角波発生回路１０’以外の動作は、実施例１において説明した中負荷動作状態時の動作と同様であるため、ここでは詳細な説明を省略する。
【０１１０】
・軽負荷動作状態時
次に、軽負荷動作状態時の動作を図８に示す動作波形図を参照しながら説明する。なお、図８は軽負荷動作状態時における出力電位Ｖsawoutと出力電位ＶoutとノードＡ（出力電位Ｖcomp1）とノードＢ（出力電位Ｖcomp2）とノードＣ（出力電位Ｖcomp3）とノードＤ（出力電位Ｖcomp4）と電流ＩＬとの波形図である。
【０１１１】
軽負荷動作状態では、出力電位Ｖoutが基準電圧ＶＭよりも高くなる期間が存在する（図８のＶoutおよびＶＭ参照）。このため、コンパレータ３１からは、この期間、すなわち出力電位Ｖoutが基準電圧ＶＭよりも高くなった期間、Ｈレベルが出力される。換言すれば、図７におけるノードＤの電位がＨレベルとなる期間が発生する（図８のＤ参照）。この期間中、切替え回路４０（特に選択回路４０ａ）におけるコンパレータ４６の制御端子にはＨレベルが入力されるため、コンパレータ４６はパワーダウンする。これにより、コンパレータ４６は常にＬレベルを出力していると同じ状態となる。また、切替え回路４０（特に選択回路４０ａ）における２入力ＯＲ回路４１の一方の入力にはコンパレータ３１から出力されたＨレベルが入力されるため、この期間中、２入力ＯＲ回路４１はＨレベルを出力し続け、これにより、Ｐ−ＭＯＳトランジスタ１１がオフし続ける。さらに、切替え回路４０（特に選択回路４０ａ）における２入力ＮＯＲ回路４２の一方の入力にはコンパレータ３１から出力されたＨレベルが入力されるため、この期間、２入力ＮＯＲ回路４２はＬレベルを出力し続け、これにより、Ｎ−ＭＯＳトランジスタ１４がオフし続ける。すなわち、出力電位Ｖoutが基準電圧ＶＭよりも高い期間、換言すれば軽負荷動作状態時、充放電電流生成回路１０ａが無効にされている。
【０１１２】
また、上記の期間中、切替え回路４０（特に選択回路４０ａ）におけるＮ−ＭＯＳトランジスタ４４のゲートにコンパレータ３１から出力されたＨレベルが印加されるため、Ｎ−ＭＯＳトランジスタ４４の一方の端子に接続されたノードＳ、すなわち三角波発生回路１０’の出力は、Ｎ−ＭＯＳトランジスタ４４の他方の端子に印加された電圧ＶＬとなる。すなわち、出力電位Ｖoutが基準電圧ＶＭよりも高い期間、換言すれば軽負荷動作状態時、三角波発生回路１０’からは電圧ＶＬが出力され続ける。
【０１１３】
また、三角波発生回路１０’以外の動作は以下のようになる。上述したように三角波発生回路１０’の出力電圧Ｖsawoutが三角波ＳＡＷＯＵＴのボトム電圧に相当する電圧ＶＬに保たれているため、スイッチングレギュレータ２の出力電位Ｖoutが三角波発生回路１０’の出力電位Ｖsawoutよりも大きくなる状態がしばらく継続する（図８のＶsawoutおよびＶout参照）。このため、コンパレータ２１の出力電位Ｖcomp1がＨレベルとなる期間がしばらく継続する（図６のＡ参照）。この期間、スイッチ２０ｂにおけるＰ−ＭＯＳトランジスタ２４はスイッチング動作を行わない（図８のＡ参照）。また、同期間、すなわち出力電位Ｖoutが出力電位Ｖsawoutよりも大きく且つ基準電圧ＶＭよりも大きい期間（図８のＶsawout，ＶoutおよびＶＭ参照）、図７におけるノードＰの電位が０［Ｖ］を下回らないため、コンパレータ２２の出力電位Ｖcomp2はＬレベルとなる。すなわち、図７におけるノードＢがＬレベルとなる（図８のＢ参照）。したがって、この期間、Ｎ−ＭＯＳトランジスタ２７はスイッチング動作を行わない。ただし、負荷１００に電流を供給するため、コンデンサ２９の電圧が低下し、スイッチングレギュレータ２の出力電位Ｖoutが低下する（図８のＶout参照）。
【０１１４】
その後、出力電位Ｖoutが基準電圧ＶＭよりも小さくなると、コンパレータ３１の出力電位Ｖcomp4はＬレベルとなる。すなわち、図７におけるノードＤがＬレベルとなる（図８のＤ参照）。これにより、上述した重負荷動作状態時および中負荷動作状態時と同様に、充放電電流生成回路１０ａおよびコンパレータ４６が機能し始め、Ｎ−ＭＯＳトランジスタ４４がオフするため、三角波発生回路１０’からピーク電位がＶＨの三角波ＳＡＷＯＵＴが出力される（図８のＶsawout参照）。
【０１１５】
以上のようにピーク電位ＶＨの三角波ＳＡＷＯＵＴが生成される状態では、ピーク電圧ＶＨよりも出力電位Ｖoutの方が小さいため、コンパレータ２１に三角波ＳＡＷＯＵＴの次のピークが入力される際、出力電位Ｖoutが出力電位Ｖsawoutよりも小さくなる期間が生じる（図８のＶoutおよびＶsawout参照）。すなわち、コンパレータ２１の出力電位Ｖcomp1がＬレベルとなる期間が発生する。この期間、図７におけるノードＡはＬレベルとなる（図８のＡ参照）。また、同期間、スイッチ２０ｂにおけるＰ−ＭＯＳトランジスタ２４がオンするため、ノードＰに入力電圧Ｖinが印加され、インダクタ２８に流れる電流ＩＬの量が増加し（図８のＩＬ参照）、出力電位Ｖoutが増加する（図８のＶout参照）。その後、出力電位Ｖoutが基準電圧ＶＭよりも高くなると、コンパレータ３１の出力電位Ｖcomp4がＨレベルとなる、すなわちノードＤがＨレベルとなるため（図８のＤ参照）、充放電電流生成回路１０ａとコンパレータ４６とが無効となり、Ｎ−ＭＯＳトランジスタ４４がオンするため、ノードＳに電圧ＶＬが現れる。
【０１１６】
なお、この際の動作でも、スイッチングレギュレータ２の出力電位Ｖoutが三角波発生回路１０’の出力電位Ｖsawoutよりも大きくなった場合、上述した中負荷動作状態時と同様に、コンパレータ２１がＨレベルを出力して図７におけるノードＡがＨレベルとなり（図８のＡ参照）、Ｐ−ＭＯＳトランジスタ２４がオフする。この際、インダクタ２８は慣性的な電流を流し続けようとするため、ノードＰの電位が接地電位（０［Ｖ］）よりも小さくなる。このため、コンパレータ２２がＨレベルを出力して図７におけるノードＢがＨレベルとなり（図８のＢ参照）、Ｎ−ＭＯＳトランジスタ２７がオンする。これにより、ノードＰが接地され、インダクタ２８を流れる電流ＩＬが減少し（図８のＩＬ参照）、出力ＯＵＴの電位Ｖoutが下降する（図８のＶout参照）。ただし、インダクタ２８を流れる電流ＩＬが０［Ａ］以下となると、すなわちインダクタ２８を電流が逆向き（出力ＯＵＴからノードＰへの向き）に流れると、ノードＰの電位は０［Ｖ］以上となるため、コンパレータ２２がＬレベルを出力して図７におけるノードＢがＬレベルとなる（図８のＢ参照）。これにより、Ｎ−ＭＯＳトランジスタ２７がオフし、インダクタ２８を逆向きに電流ＩＬが流れることが防止される。この動作状態は、スイッチングレギュレータ２の出力電位Ｖoutが三角波ＳＡＷＯＵＴの出力電位Ｖsawoutよりも小さくなるまで継続される。
【０１１７】
以上のように、軽負荷動作状態時に、三角波発生回路１０’から、三角波ＳＡＷＯＵＴのボトム電圧であるＶＬを出力するように切り替えることで、出力電位Ｖoutが出力電位Ｖsawoutよりも大きくなる状態をしばらく継続させることが可能となるため、この期間、スイッチ２０ｂによるスイッチング動作を無効とすることができる。この結果、スイッチングによるロスを低減することができ、軽負荷動作状態時にも電圧変換効率が大きく劣化せず、効率のよいスイッチング動作を実現することが可能なスイッチングレギュレータ２を実現することができる。
【０１１８】
また、本実施例によるスイッチングレギュレータ２は、軽負荷動作状態時に、コンパレータ４６をパワーダウンし、さらに、充放電電流生成回路１０ａが充放電動作を行わないように構成されているため、軽負荷動作状態時の消費電力がより低減され、さらに効率のよいスイッチング動作が可能となる。
【０１１９】
なお、本実施例では否定論理和回路を用いた場合を例に挙げたが、本発明はこれに限定されず、例えば論理和回路を用いて構成することも可能である。この場合、Ｎ−ＭＯＳトランジスタおよびＰ−ＭＯＳトランジスタがそれぞれ適宜Ｐ−ＭＯＳトランジスタおよびＮ−ＭＯＳトランジスタに置き換えられるか、もしくは論理和回路の出力段に適宜インバータが設けられる。また、本発明の特に特許請求の範囲では、否定論理和回路を含め、これらを全て論理和回路とする。
【０１２０】
また、上記実施例１および実施例２は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。
【図面の簡単な説明】
【０１２１】
【図１】一般的なスイッチングレギュレータ９００の構成を示す概略図である。
【図２】一般的なスイッチングレギュレータにおける各信号の動作波形を示す図である。
【図３】本発明の実施例１によるスイッチングレギュレータ１の構成を示す回路図である。
【図４】本発明の実施例１によるスイッチングレギュレータ１の重負荷動作状態時における各信号の動作波形を示す図である。
【図５】本発明の実施例１によるスイッチングレギュレータ１の中負荷動作状態時における各信号の動作波形を示す図である。
【図６】本発明の実施例１によるスイッチングレギュレータ１の軽負荷動作状態時における各信号の動作波形を示す図である。
【図７】本発明の実施例２によるスイッチングレギュレータ２の構成を示す回路図である。
【図８】本発明の実施例２によるスイッチングレギュレータ２の軽負荷動作状態時における各信号の動作波形を示す図である。
【符号の説明】
【０１２２】
１、２  スイッチングレギュレータ
１０、１０’  三角波発生回路
１０ａ  充放電電流生成回路
１１、１２、２４  Ｐ−ＭＯＳトランジスタ
１３、１４、１７、１８、２７、３５、４４  Ｎ−ＭＯＳトランジスタ
１５  コンデンサ
１６、２１、２２、３１、４６  コンパレータ
２０ａ  制御回路
２０ｂ  スイッチ
２３、２６  バッファ
２５  ２入力ＮＡＮＤ回路
２８  インダクタ
２９  平滑コンデンサ
３０、４０  切替え回路
３０ａ、４０ａ  選択回路
３２、４３、４５  インバータ
３３、３４、４２  ２入力ＮＯＲ回路
４１  ２入力ＯＲ回路
１００  負荷
Ａ、Ｂ、Ｃ、Ｄ、Ｐ、Ｓ  ノード
ＩＮ  入力端子
ＯＵＴ  出力
ＳＡＷＯＵＴ  三角波
ＶＢ１、ＶＢ２  バイアス電圧
ＶＤＤ  電源電圧
ＶＨ、ＶＬ、ＶＨＰＳ  電圧
ＶＭ  基準電圧
Ｖcomp1、Ｖcomp2、Ｖcomp3、Ｖcomp4  出力電位
Ｖsawout、Ｖout  出力電位
【図１】
2006174626.tif 000003
【図２】
2006174626.tif 000004
【図３】
2006174626.tif 000005
【図４】
2006174626.tif 000006
【図５】
2006174626.tif 000007
【図６】
2006174626.tif 000008
【図７】
2006174626.tif 000009
【図８】
2006174626.tif 000010