(57)【要約】【課題】  外部記憶制御装置に接続された制御装置の接続部と、その制御部が備える記憶デバイスとの間の論理パスの設定に要する負担を軽減する。【解決手段】  制御装置（４Ａ）が、複数の記憶デバイス（１Ａ）と、ホスト装置に接続される第一接続部（９２Ｂ）と、外部記憶制御装置（４Ｂ）に接続される第二接続部（９２Ａ）とを有する。複数の記憶デバイスには、外部記憶デバイス（４Ａ）に対応付けられた記憶デバイスが含まれている。ホスト装置にアクセスされるホストアクセス外部記憶デバイスを前記複数の外部記憶デバイスの中から特定する第一の特定部（８００）と、特定されたホストアクセス外部記憶デバイスに対応付けられたマッピング記憶デバイスを複数の記憶デバイスの中から特定する第二の特定部（８００）と、特定されたマッピング記憶デバイスと第一接続部との間の論理パスを生成する論理パス生成部とが備えられる。【選択図】図１１
2006134049.tif 000002
【特許請求の範囲】
【請求項１】
外部記憶制御装置及びホスト装置が制御装置に接続され、
前記外部記憶制御装置が、前記ホスト装置にアクセスされる外部記憶デバイスを含んだ複数の外部記憶デバイスを有し、
前記制御装置が、複数の記憶デバイスと、前記ホスト装置に接続される第一接続部と、前記外部記憶制御装置に接続される第二接続部とを有し、
前記複数の記憶デバイスには、外部記憶デバイスに対応付けられた記憶デバイスが含まれており、
前記ホスト装置にアクセスされる外部記憶デバイスであるホストアクセス外部記憶デバイスを前記複数の外部記憶デバイスの中から特定する第一の特定部と、
前記特定されたホストアクセス外部記憶デバイスに対応付けられた記憶デバイスであるマッピング記憶デバイスを前記複数の記憶デバイスの中から特定する第二の特定部と、
前記特定されたマッピング記憶デバイスと前記第一接続部との間の論理パスを生成する論理パス生成部と
を備える装置。
【請求項２】
前記第一の特定部は、前記ホストアクセス外部記憶デバイスを識別するための外部デバイス識別情報を含んだホスト外部情報を入力し、前記ホスト外部情報から前記外部デバイス識別情報を取得し、
前記第二の特定部は、外部記憶デバイスの識別情報に対して記憶デバイスの識別情報が対応付けられたマッピング情報から、前記取得された外部デバイス識別情報に対応付けられた前記マッピング記憶デバイスの識別情報を取得し、
前記論理パス生成部は、前記取得されたマッピング記憶デバイスの識別情報と、一以上の第一接続部のうち前記ホスト装置に接続されている第一接続部の接続部識別情報とを含んだホスト第一パス情報を生成する、
請求項１記載の装置。
【請求項３】
前記接続部識別情報は、第一接続部を特定するための番号であり、
前記論理パス生成部は、前記ホスト第一パス情報に含める予定の番号が前記制御装置において既に別の第一接続部に割り当てられていれば、未使用の番号を取得し、前記取得された未使用の番号を含んだホスト第一パス情報を生成する、
請求項２記載の装置。
【請求項４】
前記ホスト外部情報は、前記ホストアクセス外部記憶デバイスに対応付けられた外部論理ユニット番号を含み、
前記論理パス生成部は、前記ホスト外部情報から取得される外部論理ユニット番号が前記制御装置において使用可能か否かを判定し、使用可能であれば、その外部論理ユニット番号を前記マッピング記憶デバイスに対応した論理ユニット番号としてホスト第一パス情報に含め、使用不可能であれば、使用可能な論理ユニット番号を取得し、取得された論理ユニット番号を含んだホスト第一パス情報を生成する、
請求項２記載の装置。
【請求項５】
前記外部記憶制御装置は、前記ホスト装置からの入出力要求に従って外部記憶デバイスに対して入出力処理を行い、その入出力処理に関するデータであるＩＯモニタデータを各外部記憶デバイス毎に生成し、その外部記憶デバイスの識別情報とＩＯモニタデータとを含んだＩＯ関連情報を出力し、
前記ホスト外部情報が、前記ＩＯ関連情報であり、
前記第一の特定部は、前記外部記憶制御装置から出力されたＩＯ関連情報を受信し、前記ＩＯ関連情報から前記外部記憶デバイスの識別情報を取得する、
請求項２記載の装置。
【請求項６】
前記ホスト外部情報は、所定のフォーマットで記述されたテキストファイルである、
請求項２記載の装置。
【請求項７】
前記制御装置、前記ホスト装置及び前記外部記憶制御装置の少なくとも一つに、前記第一の特定部、前記第二の特定部及び前記論理パス設定部が、集中して又は分散して搭載される、
請求項１記載の装置。
【請求項８】
外部記憶制御装置及びホスト装置が制御装置に接続され、
前記外部記憶制御装置が、前記ホスト装置にアクセスされる外部記憶デバイスを含んだ複数の外部記憶デバイスを有し、
前記制御装置が、複数の記憶デバイスと、前記ホスト装置に接続される第一接続部と、前記外部記憶制御装置に接続される第二接続部とを有し、
前記複数の記憶デバイスには、外部記憶デバイスに対応付けられた記憶デバイスが含まれており、
前記ホスト装置にアクセスされるホストアクセス外部記憶デバイスを前記複数の外部記憶デバイスの中から特定するステップと、
前記特定されたホストアクセス外部記憶デバイスに対応付けられた記憶デバイスであるマッピング記憶デバイスを前記複数の記憶デバイスの中から特定するステップと、
前記特定されたマッピング記憶デバイスと前記第一接続部との間の論理パスを生成するステップと
を有する方法。
【請求項９】
外部記憶制御装置及びホスト装置が制御装置に接続され、
前記外部記憶制御装置が、前記ホスト装置にアクセスされる外部記憶デバイスを含んだ複数の外部記憶デバイスを有し、
前記制御装置が、複数の記憶デバイスと、前記ホスト装置に接続される第一ポートと、前記外部記憶制御装置に接続される第二ポートとを有し、
前記複数の記憶デバイスには、外部記憶デバイスに対応付けられた記憶デバイスであるマッピング記憶デバイスが含まれており、
前記制御装置が、
一以上のコンピュータプログラムを記憶する記憶域と、
前記記憶域から一以上のコンピュータプログラムのうちの少なくとも一つを読み込んで動作するプロセッサと
を備え、
前記プロセッサが、
前記ホスト装置にアクセスされるホストアクセス外部記憶デバイスを識別するための外部デバイス識別情報を含んだホスト外部情報を入力し、前記ホスト外部情報から前記外部デバイス識別情報を取得し、
外部記憶デバイスの識別情報に対して記憶デバイスの識別情報が対応付けられたマッピング情報から、前記取得された外部デバイス識別情報に対応付けられた前記マッピング記憶デバイスの識別情報を取得し、
前記取得されたマッピング記憶デバイスの識別情報と、一以上の第一接続部のうち前記ホスト装置に接続されている第一接続部の番号とを含んだホスト第一パス情報を生成する、
制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホスト装置が接続される制御装置の接続部とその制御装置が備える記憶デバイスとの間の論理パスを生成するための技術に関する。
【背景技術】
【０００２】
例えば、データセンタ等のような大規模なデータを取り扱うデータベースシステムでは、ホストコンピュータとは別に構成された記憶システムを用いてデータを管理する。この記憶システムは、例えば、ディスクアレイ装置等から構成される。ディスクアレイ装置は、多数の記憶デバイスをアレイ状に配設して構成されるもので、例えば、RAID（Redundant Array of Independent Inexpensive Disks）に基づいて構築されている。記憶デバイス群が提供する物理的な記憶領域上には少なくとも１つ以上の論理ボリューム（論理ユニット）が形成され、この論理ボリュームがホストコンピュータ（より詳しくは、ホストコンピュータ上で稼働するデータベースプログラム）に提供される。ホストコンピュータは、所定のコマンドを送信することにより、論理ボリュームに対してデータの書込み、読み出しを行うことができる。
【０００３】
情報化社会の進展等につれて、データベースで管理すべきデータは、日々増大する。このため、より高性能、より大容量の記憶制御装置が求められており、この市場要求に応えるべく、新型の記憶制御装置が開発されている。新型の記憶制御装置を記憶システムを導入する方法としては、２つ考えられる。その一つは、旧型の記憶制御装置と新型の記憶制御装置とを完全に入れ替え、全て新型の記憶制御装置から記憶システムを構成する方法である（特許文献１）。他の一つは、旧型の記憶制御装置からなる記憶システムに新型の記憶制御装置を新たに追加し、新旧の記憶制御装置を併存させる方法である。
【０００４】
【特許文献１】特表平１０−５０８９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、第二の記憶制御装置（例えば旧型の記憶制御装置）にホスト装置が接続された記憶システムにおいて、第二の記憶制御装置に第一の記憶制御装置（例えば新型の記憶制御装置）が接続され、且つ、その第一の記憶制御装置にホスト装置が接続され、ホスト装置から第一の記憶制御装置を介して第二の記憶制御装置にアクセスすることができれば、便利であると考えられる。第一の記憶制御装置を利用しつつも、第二の記憶制御装置も有効に利用することができるからである。
【０００６】
しかし、その場合、ホスト装置に接続される第一記憶制御装置の接続部と、その第一記憶制御装置の記憶デバイスとの間の論理的なパスを設定する必要が生じる。この論理的なパスの設定を行う際の負担が軽ければ軽いほど管理者（例えばユーザ）にとって好ましいと考えられる。
【０００７】
従って、本発明の目的は、外部記憶制御装置に接続された制御装置の接続部と、その制御部が備える記憶デバイスとの間の論理パスの設定に要する負担を軽減することにある。
【０００８】
本発明の他の目的は、後述の説明から明らかになるであろう。
【課題を解決するための手段】
【０００９】
例えば、部記憶制御装置及びホスト装置が制御装置に接続される。前記外部記憶制御装置が、前記ホスト装置にアクセスされる外部記憶デバイスを含んだ複数の外部記憶デバイスを有する。また、前記制御装置が、複数の記憶デバイスと、前記ホスト装置に接続される第一接続部（例えば通信ポート）と、前記外部記憶制御装置に接続される第二接続部（例えば通信ポート）とを有する。前記複数の記憶デバイスには、外部記憶デバイスに対応付けられた記憶デバイスが含まれている。この場合、本発明の第一の側面に従う装置は、前記ホスト装置にアクセスされるホストアクセス外部記憶デバイスを前記複数の外部記憶デバイスの中から特定する第一の特定部と、前記特定されたホストアクセス外部記憶デバイスに対応付けられた記憶デバイスであるマッピング記憶デバイスを前記複数の記憶デバイスの中から特定する第二の特定部と、前記特定されたマッピング記憶デバイスと前記第一接続部との間の論理パスを生成する論理パス生成部とを備える。
【００１０】
ここで、「マッピング記憶デバイス」は、前述の通り、ホストアクセス外部記憶デバイスに対応付けられた記憶デバイスであるため、制御装置に備えられる。「マッピング記憶デバイスがホストアクセス外部記憶デバイスに対応付けられている」とは、例えば、ホストアクセス外部記憶デバイスを識別するための識別情報と、マッピング記憶デバイスを識別するための識別情報とが、制御装置の所定の記憶域上で対応付けられていることとすることができる。この場合、制御装置は、その所定の記憶域を参照することで、複数の記憶デバイスのうちのどの記憶デバイスが、ホストアクセス外部記憶デバイスに対応付けられた記憶デバイスであるかを特定することができる。
【００１１】
この装置の第一の実施態様では、前記第一の特定部は、前記ホストアクセス外部記憶デバイスを識別するための外部デバイス識別情報を含んだホスト外部情報を入力し、前記ホスト外部情報から前記外部デバイス識別情報を取得する。前記第二の特定部は、外部記憶デバイスの識別情報に対して記憶デバイスの識別情報が対応付けられたマッピング情報から、前記取得された外部デバイス識別情報に対応付けられた前記マッピング記憶デバイスの識別情報を取得する。前記論理パス生成部は、前記取得されたマッピング記憶デバイスの識別情報と、一以上の第一接続部のうち前記ホスト装置に接続されている第一接続部の接続部識別情報とを含んだホスト第一パス情報を生成する。
【００１２】
この装置の第二の実施態様では、前記第一の実施態様において、前記接続部識別情報は、前記第一接続部を特定するための番号である。前記論理パス生成部は、前記ホスト第一パス情報に含める予定の番号が前記制御装置において既に別の第一接続部に割り当てられていれば、未使用の番号を取得し、前記取得された未使用の番号を含んだホスト第一パス情報を生成する。この第二実施態様において、例えば、装置が所定の記憶域を有し、その記憶域（例えばメモリ）に、使用中のために割り当て不可能な番号と、未使用のために割り当て可能な番号とが記録されている。装置は、第一接続部に或る番号が割り当てられた場合や、或る番号の割り当てが解除された場合に、その記憶域に記録されている内容を更新する。すなわち、その記憶域を参照することで、未使用の番号がどんな番号であるかを特定することができる。
【００１３】
この装置の第三の実施態様では、前記第一の実施態様において、前記ホスト外部情報は、前記ホストアクセス外部記憶デバイスに対応付けられた外部論理ユニット番号を含む。前記論理パス生成部は、前記ホスト外部情報から取得される外部論理ユニット番号が前記制御装置において使用可能か否かを判定し、使用可能であれば、その外部論理ユニット番号を前記マッピング記憶デバイスに対応した論理ユニット番号としてホスト第一パス情報に含め、使用不可能であれば、使用可能な論理ユニット番号を取得し、取得された論理ユニット番号を含んだホスト第一パス情報を生成する。
【００１４】
この装置の第四の実施態様では、前記第一の実施態様において、前記外部記憶制御装置は、前記ホスト装置からの入出力要求に従って外部記憶デバイスに対して入出力処理を行い、その入出力処理に関するデータであるＩＯモニタデータを各外部記憶デバイス毎に生成し、その外部記憶デバイスの識別情報とＩＯモニタデータとを含んだＩＯ関連情報を出力することができる。前記ホスト外部情報が、前記ＩＯ関連情報である。前記第一の特定部は、前記外部記憶制御装置から出力されたＩＯ関連情報を受信し、前記ＩＯ関連情報から前記外部記憶デバイスの識別情報を取得する。
【００１５】
この第四実施態様では、例えば、外部記憶制御装置が、入出力要求を受けた接続部の番号と、外部記憶デバイスの識別情報とを所定の記憶域に登録し、ＩＯ関連情報を出力する場合には、記憶域に登録されている接続部の番号と、その番号に対応した外部記憶デバイス識別情報とを含んだＩＯ関連情報を出力する。論理パス生成部は、そのＩＯ関連情報に含まれている接続部の番号を、第一接続部の番号としてそのまま流用し、その番号と、マッピング記憶デバイスの識別情報とを含んだ論理パスを生成する。もし、その番号が既に装置において使用されている場合には、論理パス生成部は、未使用の番号を探し、探し出された未使用の番号を代わりに使用することができる。
【００１６】
この装置の第五の実施態様では、前記第一の実施態様において、前記ホスト外部情報は、所定のフォーマットで記述されたテキストファイルである。例えば、外部記憶制御装置がサービスプロセッサを備える場合、そのサービスプロセッサ（以下、外部ＳＶＰ）は、ホスト外部情報を所定のフォーマットで出力する。その所定フォーマットのホスト外部情報は、通信ネットワーク或いは記憶媒体（例えばフレキシブルディスク）を介して、装置に入力することができる。
【００１７】
この装置の第六の実施態様では、前記制御装置、前記ホスト装置及び前記外部記憶制御装置の少なくとも一つに、前記第一の特定部、前記第二の特定部及び前記論理パス設定部が、集中して又は分散して搭載される。
【００１８】
例えば、部記憶制御装置及びホスト装置が制御装置に接続される。前記外部記憶制御装置が、前記ホスト装置にアクセスされる外部記憶デバイスを含んだ複数の外部記憶デバイスを有する。また、前記制御装置が、複数の記憶デバイスと、前記ホスト装置に接続される第一接続部と、前記外部記憶制御装置に接続される第二接続部とを有する。前記複数の記憶デバイスには、外部記憶デバイスに対応付けられた記憶デバイスが含まれている。この場合、本発明の第二の側面に従う方法は、前記ホスト装置にアクセスされるホストアクセス外部記憶デバイスを前記複数の外部記憶デバイスの中から特定するステップと、前記特定されたホストアクセス外部記憶デバイスに対応付けられたマッピング記憶デバイスを前記複数の記憶デバイスの中から特定するステップと、前記特定されたマッピング記憶デバイスと前記第一接続部との間の論理パスを生成するステップとを有する。
【００１９】
例えば、部記憶制御装置及びホスト装置が制御装置に接続される。前記外部記憶制御装置が、前記ホスト装置にアクセスされる外部記憶デバイスを含んだ複数の外部記憶デバイスを有する。また、前記制御装置が、複数の記憶デバイスと、前記ホスト装置に接続される第一接続部と、前記外部記憶制御装置に接続される第二接続部とを有する。前記複数の記憶デバイスには、外部記憶デバイスに対応付けられた記憶デバイスが含まれている。この場合、本発明の第三の側面に従う制御装置は、一以上のコンピュータプログラムを記憶する記憶域と、前記記憶域から一以上のコンピュータプログラムのうちの少なくとも一つを読み込んで動作するプロセッサとを備える。前記プロセッサが、以下の（Ａ）乃至（Ｃ）の処理、
（Ａ）前記ホスト装置にアクセスされるホストアクセス外部記憶デバイスを識別するための外部デバイス識別情報を含んだホスト外部情報を入力し、前記ホスト外部情報から前記外部デバイス識別情報を取得する処理、
（Ｂ）外部記憶デバイスの識別情報に対して記憶デバイスの識別情報が対応付けられたマッピング情報から、前記取得された外部デバイス識別情報に対応付けられた前記マッピング記憶デバイスの識別情報を取得する処理、
（Ｃ）前記取得されたマッピング記憶デバイスの識別情報と、一以上の第一接続部のうち前記ホスト装置に接続されている第一接続部の番号とを含んだホスト第一パス情報を生成する処理、
を実行する。
【００２０】
なお、「制御装置」は、例えば、パーソナルコンピュータであっても良いし、外部記憶制御装置と同様の記憶制御装置であっても良い。なお、後者の場合、制御装置は、必ずしも、記憶デバイスを備えていなくても良い。
【００２１】
また、「プロセッサ」は、例えば、マイクロプロセッサ（例えば後述のＣＨＡ或いはＤＫＡに備えられるマイクロプロセッサ）であっても良いし、サービスプロセッサであってもよい。
【発明の効果】
【００２２】
本発明によれば、外部記憶制御装置に接続された制御装置の接続部と、その制御部が備える記憶デバイスとの間の論理パスの設定に要する負担を軽減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して、本発明の一実施形態について説明する。
【００２４】
図１１は、本発明の一実施形態に係る記憶システムの概念の説明図である。具体的には、図１１Ａは、第二記憶制御装置に接続された第一記憶制御装置とホスト装置との間に論理的なパスが設定される前の様子を示す。図１１Ｂは、第一記憶制御装置とホスト装置との間に論理的なパスが設定された後の様子を示す。
【００２５】
図１１Ａに示すように、第二記憶制御装置（例えば旧型の記憶制御装置）４Ｂが存在する。第二記憶制御装置４Ｂは、接続部９２Ｄ、２Ｅと、第二記憶デバイス１Ｂを有している。第二記憶デバイス１Ｂは、物理的な記憶デバイス（例えばハードディスク）であっても良いし、１又は複数の物理的な記憶デバイス上に設定される論理的な記憶デバイスであってもよいし、その論理的な記憶デバイスに格納されるディレクトリ或いはファイルであってもよい。
【００２６】
第二記憶制御装置４Ｂの接続部９２Ｄに、ホスト装置８が接続される。接続部９２Ｄ（又はホスト装置８）と、第二記憶制御装置４Ｂの第二記憶デバイス１Ｂとの間には、論理的なパス９Ｂが設定される。この論理的なパス９Ｂを表す情報として、ホスト第二パス情報３が存在する。ホスト第二パス情報３は、例えば、接続部９２ＤのＩＤ（例えばＷＷＮ（World Wide Name））と、第二記憶デバイス１ＢのＩＤ（例えば番号或いは名称）とを含んだ情報である。ホスト第二パス情報３は、後述の実施例で説明するホスト第二接続情報であっても良いし、それとは別の実施例で説明するＩＯ関連情報であってもよい。この情報３は、この実施形態に係る記憶システムに用意された記憶域５（メモリ或いはハードディスク等に設けられる記憶領域）に記憶される。記憶域５は、ホスト装置８、第二記憶制御装置４Ｂ及び第一記憶制御装置４Ａのうちのいずれか一つに備えられても良いし、それらのうちの少なくとも二つに分散して配置されていても良い。ホスト装置８（又は第二記憶制御装置４Ｂ）は、ホスト第二パス情報３が表す論理的なパス９Ｂにしたがって、第二記憶デバイス１Ｂ（又はホスト装置８）にアクセスすることができる。
【００２７】
第二記憶制御装置４Ｂの別の接続部９２Ｅに、第一記憶制御装置（例えば新型の記憶制御装置）４Ａの接続部９２Ａが接続される。第一記憶制御装置４Ａは、接続部９２Ａの他に、別の接続部９２Ｂと、第一記憶デバイス１Ａを備える。第一記憶デバイス１Ａは、物理的な記憶デバイス（例えばハードディスク）であっても良いし、１又は複数の物理的な記憶デバイス上に設定される論理的な記憶デバイスであってもよいし、その論理的な記憶デバイスに格納されるディレクトリ或いはファイルであってもよいし、物理的又は論理的な記憶デバイスとは違って実体の無い仮想的な記憶デバイスであってもよい。
【００２８】
第二記憶制御装置４Ｂと第一記憶制御装置４Ａとの間には、論理的なパス９Ｃが設定される。この論理的なパス９Ｃを表す情報として、第一第二パス情報６が存在する。第一第二パス情報６は、例えば、第一記憶デバイス１ＡのＩＤと、接続部９２ＡのＩＤと、接続部９２ＥのＩＤと、第二記憶デバイス１ＢのＩＤとを含んだ情報である。この情報６は、記憶域５に記憶される。第一記憶制御装置４Ａは、第一第二パス情報６が表す論理的なパス９Ｃにしたがって、第二記憶デバイス１Ｂにアクセスすることができる。具体的には、例えば、第一記憶デバイス１Ａが仮想的な記憶デバイスである場合、その記憶デバイスに対するＩ／Ｏ要求（データの書き込み命令又は読み出し命令）をホスト装置８から受けた場合には、第一記憶制御装置４Ａは、第一第二パス情報６に基づいて、第一記憶デバイス１Ａに対してマッピングされた第二記憶デバイス１Ｂに対するＩ／Ｏ要求を発行する。また、例えば、第一記憶デバイス１Ａが実体のある記憶デバイス（例えば論理的な記憶デバイス）である場合、その記憶デバイスに対する書き込み命令をホスト装置８から受けた場合には、第一記憶制御装置４Ａは、データを第一記憶デバイス１Ａに書き込むとともに、そのデータの書込み命令を、第一第二パス情報６に基づいて、第一記憶デバイス１Ａに対してマッピングされた第二記憶デバイス１Ｂに対して発行することができる。
【００２９】
このような記憶システムにおいて、第一記憶制御装置４Ａの別の接続部９２Ｂ、２Ｂにホスト装置８が接続される場合、ホスト装置８が第一記憶デバイス１Ａにアクセスできるようにするためには、図１１Ｂに示すように、少なくとも一つの接続部９２Ｂと、第二記憶デバイス１Ｂにマッピングされている第一記憶デバイス１Ａとの間に、論理的なパス９Ｄを設定する必要がある。換言すれば、第二記憶デバイス１Ｂに第一記憶デバイス１Ａがマッピングされた場合、接続部９２Ｄ（又はホスト装置８）と第二記憶デバイス１Ｂとの間の論理パス９Ｂの設定と同様に、接続部９２Ｂ（又はホスト装置８）と第一記憶デバイス１Ａとの間に論理パス９Ｄを設定しないと、ホスト装置８が、第一記憶デバイス１Ａを認識することはできないし、第一記憶制御装置４Ａを介して第二記憶制御装置４Ｂを利用することもできない。
【００３０】
このような論理パス９Ｄの設定を、手作業で行うようにすると、その作業を行う管理者の負担が大きい。これは、第二記憶デバイス１Ｂ及び第一記憶デバイス１Ａのうちの少なくとも一方が複数個存在し、それ故に、第二記憶デバイス１Ｂと第一記憶デバイス１Ａとのマッピングの数が多くなった場合には、なお更である。また、その場合には、論理パスの設定ミスが生じてしまう可能性も高まってしまう。
【００３１】
そこで、本実施形態では、以下に説明するような工夫により、論理パス９Ｄの設定のための負担を軽減することができる。
【００３２】
すなわち、接続部情報２００が例えば記憶域５に用意される。接続部情報２００は、少なくとも、第一記憶制御装置４Ａのどの接続部９２Ｂにどのホスト装置が接続されているかを表す。例えば、接続部情報２００は、接続部９２ＢのＩＤと、ホスト装置のＩＤ（例えば、名称、ＷＷＮ或いはＩＰアドレス等）との対応関係を表す情報である。
【００３３】
この接続部情報２００と、前述したホスト第二パス情報３及び第一第二パス情報６とに基づいて、接続部９２Ｂ（又はホスト装置８）と第一記憶デバイス１Ａとの間の論理パス９Ｄを表すホスト第一パス情報７が生成され、記憶域５に設定される。
【００３４】
具体的には、例えば、ホスト装置８が使用可能な第二記憶デバイス１Ｂが、ホスト第二パス情報３から特定される。また、第二記憶デバイス１Ｂにマッピングされた第一記憶デバイス１Ａが、第一第二パス情報６から特定される。また、接続部情報２００から、ホスト装置８に接続されている接続部９２Ｂが特定される。特定された接続部９２ＢのＩＤと、特定された第一記憶デバイス１ＡのＩＤと用いて、接続部９２Ｂと第一記憶デバイス１Ａとの間の論理パス９Ｄを表すホスト第一パス情報７が生成される。この情報７は、例えば、接続部９２ＢのＩＤと第一記憶デバイス１ＡのＩＤとを含んだ情報である。
【００３５】
より具体的には、例えば、この実施形態では、第一第二パス情報６に、第一記憶デバイス１ＡのＩＤと第二記憶デバイス１ＢのＩＤとが含まれており、ホスト第二パス情報３に、第二記憶デバイス１ＢのＩＤと、ホスト装置に接続されている接続部９２ＤのＩＤとが含まれており、接続部情報２００に、ホスト装置に接続されている接続部９２ＢのＩＤが含まれている。ホスト第二パス情報３及び第一第二パス情報６の両方に、第二記憶デバイスのＩＤとして同一のＩＤが含まれていることが検出されたならば、ホスト装置にアクセスされる第二記憶デバイスに対応した第一記憶デバイス１ＡのＩＤを特定することができる。この場合、その特定された第一記憶デバイス１ＡのＩＤと、接続部情報２００から特定される接続部９２ＢのＩＤとを含んだホスト第一パス情報７が生成される。
【００３６】
このホスト第一パス情報７を生成する処理は、ホスト装置８、第一記憶制御装置４Ａ及び第二記憶制御装置４Ｂのいずれか一つが行っても良いし、それらのうちの少なくとも二つが分担して行っても良い。
【００３７】
以下、図面を参照して、本発明の一実施形態に係る幾つかの実施例について説明する。
【実施例１】
【００３８】
図１は、本発明の一実施形態の第一実施例に係る記憶システムの構成を示す。
【００３９】
この記憶システム１００には、一以上の論理記憶デバイス（以下、「LDEV」と略記）３１を備える第一の記憶制御装置２０と、一以上のLDEV４２を備える第二の記憶制御装置４０とが備えられる。
【００４０】
第一の記憶制御装置２０には、第一の通信ネットワークＣＮ１を介してホスト装置１０が接続され、第二の通信ネットワークＣＮ２を介して第二の記憶制御装置４０が接続される。ホスト装置１０は、第一通信ネットワークＣＮ１を介して第一記憶制御装置２０及び第二記憶制御装置４０の両方に接続されている。
【００４１】
ホスト装置１０は、プロセッサ（例えばＣＰＵ（Central Processing Unit））１４やホスト記憶域（例えばメモリ或いはハードディスク）１５等の情報処理資源を備えたコンピュータ装置であり、例えば、パーソナルコンピュータ、ワークステーション、メインフレーム等として構成される。ホスト装置１０は、例えば、キーボードスイッチやポインティングデバイス、マイクロフォン等の情報入力装置（図示せず）と、例えば、モニタディスプレイやスピーカー等の情報出力装置（図示せず）とを備えている。さらに、ホスト装置１０には、例えば、第一の記憶制御装置２０が提供する記憶領域を使用するデータベースソフトウェア等のアプリケーションプログラム（図示せず）と、第一の通信ネットワークＣＮ１介して第一の記憶制御装置２０にアクセスするためのアダプタ１２とが設けられている。
【００４２】
また、ホスト装置１０は、ストレージ管理アプリケーション１３を備えている。ストレージ管理アプリケーション１３は、例えばホスト記憶域１５に記憶される。ストレージ管理アプリケーション１３は、例えば、プロセッサ１４に読み込まれて動作するコンピュータプログラムであり、第一の記憶制御装置２０に指令(制御データ)を出し、第一の記憶制御装置２０の作動を制御するものである。具体的には、例えば、ストレージ管理アプリケーション１３は、後述のＳＶＰ（Service Processor）２３を介して、或いはＳＶＰを介さずダイレクトに、種々の情報（例えば後述の第一ポート情報）を第一の記憶制御装置２０（又は第二記憶制御装置４０）に送信することができる。
【００４３】
ホスト装置１０は、第一の通信ネットワークＣＮ１を介して、第一記憶制御装置２０（及び第二記憶制御装置４０）に対してデータの入出力を行うことができる。通信ネットワークＣＮ１としては、例えば、ＬＡＮ（Local Area Network）、ＳＡＮ（Storage Area Network）、インターネット、専用回線、公衆回線等を場合に応じて適宜用いることができる。ＬＡＮを介するデータ通信は、例えば、TCP/IP（Transmission Control Protocol/Internet Protocol）プロトコルに従って行われる。ホスト装置１０がＬＡＮを介して第一記憶制御装置２０（及び第二記憶制御装置４０）に接続される場合、ホスト装置１０は、ファイル名を指定してファイル単位でのデータ入出力を要求する。一方、ホスト装置１０がＳＡＮを介して第一記憶制御装置２０（及び第二記憶制御装置４０）に接続される場合、ホスト装置１０は、ファイバチャネルプロトコルに従って、複数のディスク記憶装置により提供される記憶領域のデータ管理単位であるブロックを単位としてデータ入出力を要求する。通信ネットワークＣＮ１がＬＡＮである場合、アダプタ１２は、例えばＬＡＮ対応のネットワークカードである。通信ネットワークＣＮ１がＳＡＮの場合、アダプタ１２は、例えばホストバスアダプタである。
【００４４】
第一の記憶制御装置２０は、例えば、ディスクアレイサブシステムとして構成されるものである。但し、これに限らず、第一の記憶制御装置２０を、高機能化されたインテリジェント型のファイバチャネルスイッチとして構成することもできる。これは、第二の記憶制御装置４０についても同様である。
【００４５】
第一の記憶制御装置２０は、コントローラ部と、一又は複数の物理記憶デバイス４００とを備える。コントローラ部は、例えば、複数（例えば二つ）のチャネルアダプタ（ＣＨＡ）２Ａ、２Ｂと、複数のディスクアダプタ（ＤＫＡ）２２と、サービスプロセッサ（ＳＶＰ）２３と、キャッシュメモリ２４と、共有メモリ２５と、接続部９２６とを備えている。
【００４６】
ＣＨＡ２Ａ、２Ｂは、第一の記憶制御装置２０に接続された外部の装置（例えば、ホスト装置１０或いは第二の記憶制御装置４０）との間のデータ通信を行うものである。各ＣＨＡ２Ａ，２Ｂは、外部の装置と通信を行うための通信ポート２１Ａ、２１Ｂを備えている。この実施例では、ＣＨＡ２Ａは、通信ポート２１Ａ及び第一の通信ネットワークＣＮ１を介してホスト装置１０に接続されており、ＣＨＡ２Ｂは、通信ポート２１Ｂ及び第二の通信ネットワークＣＮ２を介して第二の記憶制御装置４０に接続されている。ＣＨＡ２Ａ、２Ｂは、それぞれＭＰ（Micro Processor）（図示せず）やメモリ等を備えたマイクロコンピュータシステムとして構成されており、外部の装置から受信した各種コマンドを解釈して実行する。例えば、ＣＨＡ２Ａ、２Ｂには、それぞれを識別するためのネットワークアドレス（例えば、ＩＰアドレスやＷＷＮ）が割り当てられており、その場合、ＣＨＡ２Ａ，２Ｂは、それぞれが個別にＮＡＳ（Network Attached Storage）として振る舞うことができるようになっている。
【００４７】
各ＤＫＡ２２は、物理記憶デバイス４００との間のデータ授受を行うものである。各ＤＫＡ２２は、物理記憶デバイス４００に接続するための通信ポート２２Ａを備えている。また、各ＤＫＡ２２は、ＣＰＵやメモリ等を備えたマイクロコンピュータシステムとして構成されている。各ＤＫＡ２２は、ＣＨＡ２Ａ、２Ｂからの指示に従って、物理記憶デバイス４００にデータを書き込んだり、物理記憶デバイス４００からデータを読み出したりする。物理記憶デバイス４００との間でデータ入出力を行う場合、各ＤＫＡ２２は、論理的なアドレスを物理的なアドレスに変換する。各ＤＫＡ２２は、物理記憶デバイス４００がRAIDに従って管理されている場合は、RAID構成に応じたデータアクセスを行う。
【００４８】
ＳＶＰ２３は、第一の記憶制御装置２０の保守又は管理のために操作されるコンピュータ装置であり、例えば、ノート型のパーソナルコンピュータである。ＳＶＰ２３は、装置２０内の障害発生を監視してディスプレイ画面（図示せず）に表示したり、ストレージ管理アプリケーション１３からの指令に基づいて、LDEV３１を備える物理的な記憶デバイス（例えばハードディスクドライブ）の閉塞処理等を指示したりすることができる。
【００４９】
キャッシュメモリ２４は、ホスト装置１０から受信したデータや、LDEV３１から読み出されたデータ等を一時的に記憶するものである。共有メモリ２５には、第一の記憶制御装置２０の動作を制御するための制御情報や、各LDEV３１と各物理記憶デバイス４００との対応関係を表す情報等が格納される。なお、LDEV３１を、キャッシュ用のディスクとして使用することもできる。
【００５０】
接続部９２６は、各ＣＨＡ２１，各ＤＫＡ２２，ＳＶＰ２３，キャッシュメモリ２４，共有メモリ２５を相互に接続させる。接続部９２６は、例えば、高速スイッチング動作によってデータ伝送を行う超高速クロスバススイッチ等のような高速バスとして構成することができる。また、LAN、SANのような通信ネットワークでも構成でき、さらに、前述の高速バスとともに複数のネットワークでも構成することができる。
【００５１】
物理記憶デバイス４００としては、例えば、ハードディスク、フレキシブルディスク、磁気テープ、半導体メモリ、光ディスク等のようなデバイスを用いることができる。一又は複数の物理記憶デバイス４００上には、一以上のLDEV３１が用意される。なお、以下、説明を分かり易くするために、第一の記憶制御装置２０に備えられるLDEV３１を「内部LDEV３１」と言い、それに対し、第二の記憶制御装置４０に備えられるLDEV４２を「外部LDEV４２」と言うことがある。
【００５２】
図１に点線で示される参照番号３２は、ホスト装置１０に対して提供される仮想的な内部LDEVを示す。別の言い方をすれば、参照番号３２は、第二の記憶制御装置４０の有する外部LDEV４２を仮想的に第一の記憶制御装置２０側に取り込んだ状態を示すものである。即ち、本実施例では、第一の記憶制御装置２０から見て外部に存在するLDEV４２が、第一の記憶制御装置２０の内部に備えられるLDEV３２として、ホスト装置１０に提供される。別の言い方をすれば、第一の記憶制御装置２０は、第二の記憶制御装置４０の有するLDEV４２を自己のLDEV３２としてホスト装置１０に提供することができるものであるから、自己が直接支配するローカルなLDEV３１（換言すれば、そのLDEV３１を備えるための物理記憶デバイス４００）を有していなくてもよい。つまり、第一の記憶制御装置２０がLDEV３１を全く備えていなくても、ホスト装置１０に対し、記憶資源を提供することができる。
【００５３】
第二の記憶制御装置４０は、第一の記憶制御装置２０と同様の構成をとることができる。例えば、第二の記憶制御装置４０は、ホスト装置１０に接続される通信ポート４１ＡＡと、第一記憶制御装置２０に接続される通信ポート４１ＢＢと、LDEV４２とを備えている。このほか、ＣＨＡやＤＫＡ等を備えることもできる。第二の記憶制御装置４０は、第二の通信ネットワークＣＮ２を介して第一の記憶制御装置２０に接続されており、外部LDEV４２は、第一の記憶制御装置２０の内部LDEV３２として扱われるようになっている。
【００５４】
図２は、第二の記憶制御装置４０のLDEV４２が第一の記憶制御装置２０の内部LDEV３２としてホスト装置１０に提供される仕組みの概要を表す。
【００５５】
第一の記憶制御装置２０は、下層側から順番に、ＶＤＥＶ１０１と、ＬＤＥＶ３１、３２と、ＬＵＮ１０３とからなる３層の記憶階層を有している。
【００５６】
ＶＤＥＶ１０１は、論理的な記憶階層の最下位に位置する仮想デバイス（Virtual Device）である。ＶＤＥＶ１０１は、物理的な記憶資源を仮想化したものであり、RAID構成を適用することができる。即ち、１つの物理記憶デバイス４００から複数のＶＤＥＶ１０１を形成することもできるし（スライシング）、複数の物理記憶デバイス４００から１つのＶＤＥＶ１０１を形成することもできる（ストライピング）。図２中の左側に示すＶＤＥＶ１０１は、例えば、所定のRAID構成に従って物理記憶デバイス４００を仮想化している。
【００５７】
一方、図２中の右側に示すＶＤＥＶ１０１は、第二の記憶制御装置４０のLDEV４２（別の言い方をすれば、そのLDEV４２を提供する物理記憶デバイス４００）をマッピングすることにより構成されている。即ち、本実施例では、第二の記憶制御装置４０の物理記憶デバイス４００により提供されるLDEV４２を、ＶＤＥＶ１０１にマッピングすることにより、第一の記憶制御装置２０の内部LDEV３２として使用できるようになっている。図に示す例では、４台の第二記憶制御装置４０Ａ〜４０Ｄが備えられ、それらの第二記憶制御装置４０Ａ〜４０Ｄには、それぞれ、ユニークな識別情報であるＷＷＮ（World Wide Name）が割り当てられた通信ポート４１Ａ〜４１Ｄと、ＬＵＮ（Logical Unit Number）４３Ａ〜４３Ｄと、ＬＤＥＶ４２Ａ〜４２Ｄとが備えられる。各ＬＤＥＶ４２Ａ〜４２Ｄには、ＷＷＮ及びＬＵＮ（例えば、更に、第二の記憶制御装置のＩＤ）の組合せによって、特定することができる。
【００５８】
ＶＤＥＶ１０１の上には、ＬＤＥＶ３１，３２が設けられている。１つのＶＤＥＶ１０１から一又は複数のＬＤＥＶ３１（及び／又は３２）に接続することもできるし、複数のＶＤＥＶ１０１から１つのＬＤＥＶ３１（又は３２）に接続することもできる。ホスト装置１０は、所定又は所望のＬＵＮ１０３を介してＬＤＥＶ３１及び／又は３２にアクセスすることができる。
【００５９】
このように、本実施例では、ＬＵＮ１０３と外部LDEV４２との間に位置する中間記憶階層（ＶＤＥＶ１０１，ＬＤＥＶ３２）に外部LDEV４２を接続することにより、外部のLDEV４２を第一の記憶制御装置２０の内部ＬＤＥＶ３２の１つとして利用できるようにしている。具体的には、例えば、第一の記憶制御装置２０は、ＣＨＡ２Ａにより、ホスト装置１０から内部ＬＤＥＶ３２に対するＩ／Ｏ要求（データのライト命令又はリード命令）を受けた場合には、ＣＨＡ２Ｂにより、その内部ＬＤＥＶ３２にＶＤＥＶ１０１を介して対応付けられている外部ＬＤＥＶ４２にアクセスする。
【００６０】
以上が、本実施例に係る記憶システム１００の概要である。なお、その記憶システム１００において、外部ＬＤＥＶ４２にマッピングされるＬＤＥＶは、必ずしも仮想ＬＤＥＶ３２ではなく、例えば実装ＬＤＥＶ３１であっても良い。その場合、第一記憶制御装置２０は、例えば、その実装ＬＤＥＶ３１に対するライト命令をホスト装置１０から受けた場合には、書込み対象のデータをその実装ＬＤＥＶ３１に書き込むと共に、その実装ＬＤＥＶ３１にマッピングされた外部ＬＤＥＶ４２にもそのデータを書き込んでもよい。また、キャッシュメモリ２４と共有メモリ２５とは、必ずしも物理的に分離している必要はなく、例えば、同一のメモリ上に、キャッシュメモリとして使用される領域と、共有メモリとして使用される領域とが用意されるという方法が採用されてもよい。
【００６１】
ところで、本実施例では、例えば、ホスト装置１０が接続されている第二記憶制御装置４０に、第一記憶制御装置２０が接続された場合、第一記憶制御装置２０は、半自動的に（例えば、完全に手作業で論理パスを形成する場合よりも工程の少ない手作業を伴って）、ホスト装置１０と、外部ＬＤＥＶ４２に対応付けられた内部ＬＤＥＶ３２との間に論理パスを形成することができる。
【００６２】
図３は、外部ＬＤＥＶにマッピングされた内部ＬＤＥＶと、ホスト装置に接続された第一記憶制御装置のポートとの間の論理パスが形成するまでに行われる処理流れの概要を示す。なお、以下の説明では、ホスト装置１０に接続された第二記憶制御装置４０のポートを「ホスト第二ポート」と称し、そのポートのＷＷＮを「ホスト第二ＷＷＮ」と称し、第二記憶制御装置４０におけるＬＵＮを「ホスト第二ＬＵＮ」と称し、そのホスト第二ＬＵＮに属するＬＤＥＶ（つまり第二記憶制御装置４０に存在するＬＤＥＶ）を「外部ＬＤＥＶ」と称する。また、以下の説明では、ホスト装置１０に接続された第一記憶制御装置２０のポートを「ホスト第一ポート」と称し、そのポートのＷＷＮを「ホスト第一ＷＷＮ」と称し、第一記憶制御装置２０におけるＬＵＮを「ホスト第一ＬＵＮ」と称し、ホスト第一ＬＵＮに属するＬＤＥＶ（つまり第一記憶制御装置２０に存在するＬＤＥＶ）を「内部ＬＤＥＶ」と称する。更に、以下の説明では、第一記憶制御装置２０に接続された第二記憶制御装置４０のポートを「第一第二ポート」と称し、第二記憶制御装置４０に接続された第一記憶制御装置２０のポートを「第二第一ポート」と称する。
【００６３】
ホスト装置１０（例えばストレージ管理アプリケーション１３）は、所定のコマンド（例えばＳＣＳＩプロトコルに従うスキャンコマンド）を、第二記憶制御装置４０に送信する（ステップＳ１）。
【００６４】
第二記憶制御装置４０は、所定のコマンドを受信した場合、そのコマンドを受けたホスト第二ポート４１ＢＢに関するデータ（例えば、そのポートのホスト第二ＷＷＮと、そのポートに属するホスト第二ＬＵＮ（Logical Unit Number））を応答として、ホスト装置１０に返信する（Ｓ２）。なお、このポートに関するデータは、例えば、第二記憶制御装置４０の記憶域（例えば共有メモリ）に記憶されているＬＤＥＶ管理情報（例えば、各ポートのＷＷＮとホスト第二ＬＵＮと外部ＬＤＥＶ番号との対応関係が登録されている情報）から抽出されて送信される。
【００６５】
ホスト装置１０は、ポートに関するデータを第二記憶制御装置２０から受けた後、そのデータを用いて、所定の照会コマンドを第二記憶制御装置４０に送信する（Ｓ３）。具体的には、例えば、ホスト装置１０は、Ｓ２で受けたＷＷＮ及びホスト第二ＬＵＮを指定したInquiryコマンド（ＳＣＳＩプロトコルに従うコマンド）を送信する。
【００６６】
第二記憶制御装置４０は、その照会コマンドを受けた場合、複数の情報要素を含んだ詳細情報を応答として、ホスト装置１０に返送する（Ｓ４）。詳細情報には、例えば、第二記憶制御装置４０のベンダコード、第二記憶制御装置４０の番号、指定されたホスト第二ＬＵＮに属する外部ＬＤＥＶの番号、その外部ＬＤＥＶの記憶容量が含まれている。詳細情報は、例えば、第二記憶制御装置４０に記憶されている前述したＬＤＥＶ管理情報から抽出可能な所定種類の情報要素により構成することができる。
【００６７】
ホスト装置１０は、詳細情報を受けた場合、その詳細情報と、Ｓ２で受信したデータとを用いて、ホスト装置１０と第二記憶制御装置４０との接続に関する情報を表すホスト第二接続情報を生成する。そのホスト第二接続情報は、例えば、所定のフォーマットで構成されたデータファイル（例えばＣＳＶ（Comma-Separated Value）ファイル）である。ホスト装置１０は、ホスト第二接続情報をホスト記憶域１５に出力する（Ｓ５）。
【００６８】
また、ホスト装置１０は、そのホスト第二接続情報を読出し、読み出したホスト第二接続情報を第一記憶制御装置２０に入力する（Ｓ６）。ホスト第二接続情報は、ＳＶＰ２３又は第二記憶制御装置４０を介して入力することもできるし、ＳＶＰ２３又は第二記憶制御装置４０を介さずダイレクトに入力することもできる。
【００６９】
第一記憶制御装置２０（例えばＣＨＡ２Ａ）は、第二記憶制御装置４０と第一記憶制御装置２０との接続に関する情報である第一第二接続情報を取得する（Ｓ７）。
【００７０】
また、第一記憶制御装置２０（例えば、ホスト第二接続情報を受けたＣＨＡ２Ａ）は、取得された第一第二接続情報と、入力されたホスト第二接続情報と、ホスト第一ポートに関する情報であるホスト第一ポート情報とを用いて、ホスト第一ポート２１Ａと内部ＬＤＥＶとの間の論理パスを表すホスト第一接続情報を作成する（Ｓ７）。そして、第一記憶制御装置２０は、作成したホスト第一接続情報を所定の記憶域に記憶させることで、ホスト第一接続情報を設定する（Ｓ８）。
【００７１】
以下、この図３に例示した処理について詳細に説明する。
【００７２】
図４は、第一記憶制御装置２０において行われるホスト第一接続情報生成処理の概要を説明するための図である。
【００７３】
第一の記憶制御装置２０には、前述した通り、ホスト装置１０に接続されるＣＨＡ２Ａと、共有メモリ２５とが備えられる。ＣＨＡ２Ａには、ホスト第一ポート２１Ａと、マイクロプロセッサ（以下、ＭＰ）８００と、ローカルメモリ（以下、ＬＭ）８０１とが備えられる。
【００７４】
入力されたホスト第二接続情報８０２はＬＭ８０１に格納される。ホスト第二接続情報８０２は、例えば、図５Ａに示すように、ホスト第二ＷＷＮ（つまり、ホスト第二ポートのＷＷＮ）と、ホスト第二ＬＵＮと、外部ＬＤＥＶ番号と、外部ＬＤＥＶ記憶容量と、第二記憶制御装置４０のベンダコードと、その装置４０の装置番号と、そのホスト第二ＷＷＮを有するポートに接続されているホスト装置１０のホストＩＤ（例えばＷＷＮ）とを含んでいる。ホストＩＤは、例えば、ホスト装置１０によってホスト第二接続情報８０２に含められたものである。
【００７５】
ＭＰ８００は、所定のコンピュータプログラム（以下、「論理パス生成プログラム」と言う）８２１を例えばＬＭ８０１から読み込むことで、ホスト第一接続情報８０５Ｒを生成することができる。
【００７６】
論理パス生成プログラム８２１は、外部ＬＤＥＶと内部ＬＤＥＶとの対応付けに関する情報を表すマッピングテーブル８０３から第一第二接続情報８０３Ｒを読み込む。マッピングテーブル８０３は、複数の第一第二接続情報（例えばレコード）８０３Ｒから構成されており、例えば共有メモリ２５に登録されている。第一第二接続情報８０３Ｒは、例えば、図５Ｂに示すように、第二記憶制御装置４０のベンダコードと、その装置４０の装置番号と、第一第二ポートのＷＷＮと、第二第一ポートのＷＷＮと、第一第二ＬＵＮと、外部ＬＤＥＶ番号と、外部ＬＤＥＶに対応付けられている内部ＬＤＥＶ（以下、「割り当てＬＤＥＶＬと称することがある」の記憶容量と、その内部ＬＤＥＶの番号とを含んだ情報である。
【００７７】
論理パス生成プログラム８２１は、ＬＭ８０１に格納されたホスト第二接続情報８０２と、読み込まれた第一第二接続情報８０３Ｒとの両方に、同一の外部ＬＤＥＶ番号が含まれていることを検出した場合、ホスト第一ポート情報８０４を参照することにより、ホスト第二接続情報８０２中のホストＩＤから特定されるホスト装置が接続されているホスト第一ポート２１Ａを、複数のポート２１Ａ、２１Ｂの中から特定する。ホスト第一ポート情報８０４は、例えば共有メモリ２５に格納される情報である。ホスト第一ポート情報８０４は、予め共有メモリ２５に格納されていても良いし、所定のタイミングでＳＶＰ２３から入力されても良い。ホスト第一ポート情報８０４には、例えば、図５Ｃに示すように、各ホスト第一ポート毎に、ホスト第一ポートの番号、ＷＷＮ及びそのポートに接続されているホスト装置１０のＩＤが登録されている。ＷＷＮとポート番号との対応関係は、例えば、一対一、換言すれば、複数のＷＷＮに同一のポート番号が割り当てられることの無い関係である。
【００７８】
論理パス生成プログラム８２１は、特定されたホスト第一ポート２１Ａの番号をホスト第一ポート情報８０４から判別し、図５Ｄに例示するように、判別された番号と、ホスト第一ＬＵＮと、内部ＬＤＥＶ番号とを含んだホスト第一接続情報８０５Ｒを生成し、共有メモリ２５等の所定の記憶域に登録する。これにより、ホスト装置１０が接続されたホスト第一ポート２１Ａと、外部ＬＤＥＶ４２に対応付けられた内部ＬＤＥＶ３２との間に、ホスト第一ＬＵＮを有した論理パスが形成される。
【００７９】
なお、共有メモリ２５には、例えば、割り当て済みでないために未使用となっているポート番号及びＬＵＮと、割り当て済みのために使用不可能となっているポート番号及びＬＵＮとを含んだ制御情報が登録される。この制御情報は、ホスト第一ポート２１Ａ等に割り当てられる番号が削除或いは変更などされたり、第一記憶制御装置２０における論理パスの構成が変更されたりする場合に、更新される。
【００８０】
具体的には、例えば、共有メモリ２５には、一以上のホスト第一接続情報８０５Ｒを含んだテーブル８０５が構築される。ホスト第一接続情報８０５Ｒに含まれるホスト第一ＬＵＮは、例えば、ホスト第二接続情報８０３Ｒに含まれていたホスト第二ＬＵＮと同じであり（つまり、そのホスト第二ＬＵＮがホスト第一ＬＵＮにそのまま流用される場合であり）、もし、そのＬＵＮと同じＬＵＮが既に第一記憶制御装置２０において使用されている場合には、別のＬＵＮ（例えば、所定範囲の番号の中から選択された未使用の番号）がホスト第一ＬＵＮとして設定される。ホスト第二ＬＵＮと同じＬＵＮが第一記憶制御装置２０において使用されているか否かは、例えば、論理パス生成プログラム８２１が、内部ＬＤＥＶを管理するためのＬＤＥＶ管理情報８０６（例えば共有メモリ２５に登録されている）を参照することにより、判定することができる。すなわち、ＬＤＥＶ管理情報８０６に、ホスト第二ＬＵＮと同じＬＵＮに少なくとも一つの内部ＬＤＥＶが対応付けられている場合には、そのＬＵＮは使用されていると判定され、そのような対応付けがなければ、そのＬＵＮは未使用であると判定される。ＬＤＥＶ管理情報８０６には、例えば、図５Ｅに示すように、各ＬＵＮ毎に、そのＬＵＮに属する内部ＬＤＥＶの番号と、その内部ＬＤＥＶの属性（例えば仮想ＬＤＥＶ或いは実装ＬＤＥＶ）とが登録されている。
【００８１】
以下、図６及び図７を参照して、ホスト第一接続情報８０５Ｒが生成されるまでに行われる処理流れを詳細に説明する。
【００８２】
論理パス生成プログラム８２１を読み込んだＭＰ８００は、マッピングテーブル８０３に含まれている一以上の第一第二接続情報８０３Ｒの各々を入力する（Ｓ２１）。また、ＭＰ８００は、ＬＭ８０１に存在する一以上のホスト第二接続情報８０２の各々を入力する（Ｓ２２）。ＭＰ８００は、入力された第一第二接続情報８０３Ｒの数を例えばＬＭ８０１に登録し（Ｓ２３）、且つ、入力されたホスト第二接続情報８０２の数も例えばＬＭ８０１に登録する（Ｓ２４）。また、ＭＰ８００は、確認された第一第二接続情報（換言すれば、参照された第一第二接続情報）の数として「１」を例えばＬＭ８０１に設定し、且つ、確認されたホスト第二接続情報の数として「１」を例えばＬＭ８０１に設定する（Ｓ２６）。
【００８３】
ＭＰ８００は、入力された一以上のホスト第二接続情報８０２の中から或るホスト第二接続情報８０２を選択し、選択されたホスト第二接続情報８０２に含まれているベンダコード、装置番号、及び外部ＬＤＥＶ番号を含む第一第二接続情報８０３Ｒを検索する（Ｓ２７）。
【００８４】
ＭＰ８００は、検索ヒットした場合（Ｓ２７でＹＥＳ）、ホスト第二接続情報８０３又は検索ヒットした第一第二接続情報８０３Ｒから、所定種類の情報要素（例えば、ホスト第二ポートＷＷＮ、ホスト第二ＬＵＮ、割り当てＬＤＥＶ番号及びホストＩＤ）を抽出する（Ｓ２８）。一方、ＭＰ８００は、検索ヒットしなかった場合（Ｓ２７でＮＯ）、Ｓ２９の処理を行う。
【００８５】
ＭＰ８００は、Ｓ２４で登録された数と、Ｓ２６でセットされた数とが一致するか否かを判定し（Ｓ２９）、一致しないと判定された場合には（Ｓ２９でＮＯ）、Ｓ２６でセットされた数を一つ増やして（Ｓ３０）、Ｓ２７の処理を行い、一方、一致すると判定された場合には（Ｓ２９でＹＥＳ）、Ｓ３１の処理を行う。
【００８６】
ＭＰ８００は、Ｓ２３で登録された数と、Ｓ２５でセットされた数とが一致するか否かを判定し（Ｓ３１）、一致しないと判定された場合には（Ｓ３１でＮＯ）、Ｓ２５でセットされた数を一つ増やして（Ｓ３２）、Ｓ２６の処理を行い、一方、一致すると判定された場合には（Ｓ３１でＹＥＳ）、図７のＳ３３の処理を行う。
【００８７】
ＭＰ８００は、Ｓ３３では、Ｓ２７で一致が得られたホスト第二接続情報８０２に含まれているホストＩＤに対応付けられたホスト第一ポートを、ホスト第一ポート情報８０４から判定する（Ｓ３３）。
【００８８】
ＭＰ８００は、判定されたホスト第一ポート２１Ａの数が一つの場合（Ｓ３４でＮＯ）、そのポート２１Ａの番号と、Ｓ２８で抽出されたホスト第二ＬＵＮ及び割り当てＬＤＥＶ番号とを含んだホスト第一接続情報８０５Ｒを生成する（３６）。一方、判定されたホスト第一ポート２１Ａの数が複数の場合（Ｓ３４でＹＥＳ）、ＭＰ８００は、判定されたポート２１Ａの数だけ、ホスト第一接続情報８０５Ｒを生成する（Ｓ３５）。生成された複数のホスト第一接続情報８０５Ｒでは、ポート２１Ａの番号が異なっている。
【００８９】
ＭＰ８００は、生成されたホスト第一接続情報８０５Ｒに含まれているホスト第二ＬＵＮが既に第一記憶制御装置２０において使われているか否かをチェックし（Ｓ３７）、使われていれば（Ｓ３８でＹＥＳ）、そのホスト第二ＬＵＮを使えるＬＵＮに変更する（Ｓ３９）。一方、使われていなければ（Ｓ３８でＮＯ）、ＭＰ８００は、本処理を終了する。この場合、そのホスト第二ＬＵＮがホスト第一ＬＵＮとして、ホスト第一ポート２１Ａと内部ＬＤＥＶ３２との間の論理パスが形成される。
【００９０】
以上、上述した第一実施例によれば、第二記憶制御装置４０にコマンドを発行することで取得された情報と、外部ＬＤＥＶと内部ＬＤＥＶとの対応付けを表す第一第二接続情報と、ホスト第一ポートに関する情報とに基づいて、自動的に、ホスト第一ポートと、外部ＬＤＥＶに対応付けられた内部ＬＤＥＶとの間の論理パスを表すホスト第一接続情報８０５Ｒが生成され、第一記憶制御装置２０に設定される。これにより、第二記憶制御装置４０に第一記憶制御装置２０が接続され、かつ、その第一記憶制御装置２０にホスト装置１０が接続され、第一記憶制御装置２０が第二記憶制御装置４０の記憶資源をホスト装置１０に提供するようなシステムが構築される場合に、第一記憶制御装置２０のホスト第一ポートと、外部ＬＤＥＶ４２にマッピングされた内部ＬＤＥＶ３２との論理パスを設定する負担が軽減される。なお、設定された論理パスに関する情報は、例えば、ホスト装置１０に接続されたＣＨＡ２Ａが、ホスト装置１０からInquiryコマンド等の所定コマンドを受けることにより、その応答として通知することができる。これにより、ホスト装置１０は、自分が接続されたホスト第一ポートを介してどのような論理パスに従って内部ＬＤＥＶ３２にアクセスすれば良いかを認識することができる。
【００９１】
また、この第一実施例によれば、図７のＳ３４及びＳ３５のような処理を行うことにより、同一の外部ＬＤＥＶ４２に対して複数のパス（交代パス）が設定されている場合には、そのパスの数と同数の論理パスを第一記憶制御装置２０に設定することができる。
【００９２】
なお、この第一実施例において、第一記憶制御装置２０に、ホスト第一ポートと、外部ＬＤＥＶ４２にマッピングされた内部ＬＤＥＶ３２との論理パスが設定されたならば、第一記憶制御装置２０は、所定の信号（例えば、論理パスの設定の完了を表す信号、あるいは、ホスト装置１０と、その内部ＬＤＥＶ３２にマッピングされている外部ＬＤＥＶ４２との間の論理パスを切断することの命令を意味する信号）を第二記憶制御装置４０に送信し、第二記憶制御装置４０が、その信号に応答して、ホスト装置１０と、その内部ＬＤＥＶ３２にマッピングされている外部ＬＤＥＶ４２との間の論理パスを切断しても良い（例えば、その論理パスを表す情報を消去してもよい）。
【００９３】
また、この第一実施例では、ホスト装置１０は、ホスト第二接続情報８０２を所定のフォーマット（例えば、何バイト目から何バイト目までにどんな種類の情報要素がセットされるかが予め決められたフォーマット）に加工し、その所定フォーマットに加工されたホスト第二接続情報８０２を出力するようにしてもよい。
【００９４】
また、この第一実施例では、ホスト装置１０は、ホスト第二接続情報８０２に含まれている複数の情報要素の中から、ホスト第一接続情報８０５Ｒに組み込まれる種類の情報要素のみを抽出し、抽出された二以上の情報要素を含んだ情報を所定フォーマットで生成し、生成された所定フォーマットの情報を出力するようにしてもよい。
【実施例２】
【００９５】
本発明の一実施形態の第二実施例について説明する。なお、以下の説明では、第一実施例との相違点を主に説明し、第一実施例との共通点については説明を省略或いは簡略する。
【００９６】
図８Ａは、ホスト第一接続情報生成処理の流れについての第一実施例と第二実施例との変更点を示す。
【００９７】
ＣＨＡ２Ａには、所定のタイミングで（例えば、図６のＳ２２の後に）、ＣＨＡ２Ａに搭載の図示しないＬＡＮポートを介して、ＳＶＰ２３から、設定ポート情報８１１が入力される（Ｓ５０）。設定ポート情報８１１は、複数のホスト第一ポートのうち使用可能なホスト第一ポートを表す情報であり、例えば、その使用可能なホスト第一ポートの番号或いはＷＷＮを含んでいる。入力された設定ポート情報８１１は、例えばＬＭ８０１に格納される。
【００９８】
この後に、図６のＳ２３以降の処理が行われる。
【００９９】
図８Ｂは、ホスト第一接続情報生成処理の流れについての第一実施例と第二実施例との別の変更点を示す。
【０１００】
ＭＰ８００は、所定のタイミングで（例えば、図６のＳ３１でＹの後に）、入力された設定ポート情報８１１を参照して、ホスト第一接続情報に含ませようとする番号に対応したホスト第一ポートが使えるか否かをチェックする（Ｓ５１）。その結果、もし、そのホスト第一ポートは別のホスト第一ＬＵＮに対応付けられている等の理由により、使えないと判定された場合には（Ｓ５２でＮＯ）、ＭＰ８００は、設定ポート情報８１１及びホスト第一ポート情報８０４のうちの少なくとも一方を参照することにより、使えるホスト第一ポート番号を選択し（Ｓ５３）、図７のＳ３４の処理を行う。これにより、選択されたホスト第一ポート番号が、ホスト第一接続情報８０５Ｒに含められる対象となる。
【０１０１】
なお、この第二実施例では、ホスト第一ポート情報８０４と、設定ポート情報８１１は別々に存在するが、その変形例として、ホスト第一ポート情報８０４に、設定ポート情報８１１の内容が含まれていても良い。具体的には、例えば、ＳＶＰ２３から、設定ポート情報８１１の内容が含まれたホスト第一ポート情報８０４が入力されても良い。
【０１０２】
この第二実施例でも、第一実施例と同様に、ホスト第一ポートと、外部ＬＤＥＶが対応付けられた内部ＬＤＥＶとの間の論理パスを設定する負担が軽減される。
【０１０３】
なお、この第二実施例では、ホスト第一接続情報生成処理を、ＳＶＰ２３が実行しても良い。すなわち、ＳＶＰ２３は、ホスト装置１０からホスト第二接続情報８０２（例えばＣＳＶ形式で書かれたテキストファイル）の入力を受けてもよい。また、ＳＶＰ２３は、ホスト第一ポート情報８０４や、マッピングテーブル８０３を記憶してもよい。ＳＶＰ２３は、それらの記憶している情報に基づいて、ホスト第一接続情報８０５Ｒを生成してもよい。その場合、ＳＶＰは、その情報８０５Ｒに含めようとするホスト第一ポート番号が使用中か否かの判定を行う等により、その情報８０５Ｒを第一記憶制御装置２０に設定しても問題ないか否かを判断し、問題があれば、その情報８０５Ｒ中の問題のある情報要素（例えばホスト第一ポート番号）を変更し、その後に、設定を行ってもよい。
【０１０４】
また、この第二実施例では、第二記憶制御装置が、第二記憶制御装置における構成等を表した制御情報を記憶するＳＶＰ（以下、外部ＳＶＰ）を備えていてもよい。外部ＳＶＰは、記憶域を備え、その記憶域上に、ホスト第二接続情報８０２を記憶しており、そのホスト第二接続情報８０２を、所定のフォーマットで出力することができる。所定のフォーマットのホスト第二接続情報８０２は、通信ネットワーク或いは記録媒体（例えばフレキシブルディスク）を介して、第一記憶制御装置２０のＳＶＰ２３に入力することができる。ＳＶＰ２３は、入力されたホスト第二接続情報８０２が所定フォーマットになっているので、ホスト第二接続情報８０２のどこにどんな情報要素が存在するのかを特定することができる。ＳＶＰ２３は、その特定された内容に基づいて、論理パスを表すホスト第一接続情報８０５Ｒを生成しても良いし、別の所定フォーマットのホスト第二接続情報８０２に変換し、変換後のホスト第二接続情報８０２（又は外部から入力されたままのホスト第二接続情報８０２）を、共有メモリ２５（或いはＣＨＡ２ＡのＬＭ８０１）に登録しても良い。
【実施例３】
【０１０５】
本発明の一実施形態の第三実施例について説明する。
【０１０６】
この第三実施例では、ホスト第二接続情報を取得する代わりに、マッピングされている外部ＬＤＥＶ４２についてのＩＯ関連情報を第二記憶制御装置２０から取得し、ＩＯ関連情報に含まれている情報要素を用いて、ホスト第一接続情報８０５Ｒが生成される。この第三実施例では、第二記憶制御装置４０は、各外部ＬＤＥＶ４２別に、ＩＯ要求の処理速度（例えばＩＯ要求数／秒）等を表すＩＯモニタデータを生成し、共有メモリ等にそのＩＯモニタデータを蓄積している。ＩＯモニタデータは、例えば、第二記憶制御装置４０のＳＶＰに出力され、ＳＶＰの管理者が、各ＩＯモニタデータを閲覧することができる。また、第二記憶制御装置４０は、第二記憶制御装置４０における論理パスに関する情報、例えば、ＩＯ要求を受けたホスト第二ポート４１のポート番号と、そのポート４１のＷＷＮと、そのＩＯ要求を受けたＬＵＮ（換言すればそのポート番号に対応した）と、そのＩＯ要求に応答してアクセスされた外部ＬＤＥＶの番号とを共有メモリ等で管理している。
【０１０７】
図９は、ホスト第一接続情報生成処理の流れについての第一実施例と第三実施例との変更点を示す。
【０１０８】
例えば、第二記憶制御装置４０に接続されたＣＨＡ２Ｂに、ポート情報が入力される（Ｓ６０）。このポート情報は、第二第一ポート２１Ｂに関する情報要素（例えば番号やＷＷＮ）を含んでいる。
【０１０９】
ＣＨＡ２Ｂ（例えばそれに搭載されているＭＰ）が、入力されたポート情報から、どの第二第一ポート２１Ｂを使用すればよいかを特定し、特定された第二第一ポート２１Ｂ及び第二通信ネットワークＣＮ２を介して所定のコマンドを発行することにより、一以上の第一第二接続情報８０３Ｒから成るマッピングテーブル８０３を作成する（Ｓ６１）。
【０１１０】
ＣＨＡ２Ｂは、作成されたマッピングテーブル８０３に含まれている第一第二接続情報８０３Ｒの数を登録し（Ｓ６２）、確認された第一第二接続情報の数として「１」を設定する（Ｓ６３）。
【０１１１】
ＣＨＡ２Ｂは、ＩＯ関連情報を取得するためのコマンドを第二記憶制御装置４０に送信し、そのコマンドの応答として、ＩＯ関連情報８６１を受信する（Ｓ６４）。コマンドの宛先は、例えば、マッピングテーブル８０３から特定される外部ＬＤＥＶの番号と、それが対応付けられている第一第二ＬＵＮとにより表すことができる。第二記憶制御装置４０（例えばその装置４０におけるＣＨＡ）は、そのコマンドに応答して、そのコマンドの宛先に関連した情報として、ＩＯ要求を受けたホスト第二ポートのポート番号や、ＷＷＮや、ホスト第二ＬＵＮや、ＩＯモニタデータを含んだＩＯ関連情報をＣＨＡ２Ｂに送信する。ＩＯモニタデータは、例えば、ＩＯ要求の処理速度（ＩＯ要求数／秒）を表す。
【０１１２】
ＣＨＡ２Ｂは、例えば、内部ＬＤＥＶにマッピングされた外部ＬＤＥＶの数と同じ数のＩＯ関連情報８６１を取得することができる。ＣＨＡ２Ｂは、取得されたＩＯ関連情報の数を登録し（Ｓ６５）、確認されたＩＯ関連情報の数として「１」を例えばＬＭ８０１に設定する（Ｓ６６）。
【０１１３】
ＣＨＡ２Ｂは、一以上のＩＯ関連情報８６１の中から或るＩＯ関連情報８６１を選択し、その選択されたＩＯ関連情報に含まれているポート番号がマッピング用接続のポート（つまりＣＨＡ２Ｂのポートの番号）以外か否かを判定する（Ｓ６７）。ＣＨＡ２Ｂは、そのポート以外であれば（つまり、ＩＯ関連情報に含まれているポート番号がホスト第一ポートに対応した番号であれば）（Ｓ６７でＹＥＳ）、選択されたＩＯ関連情報８６１中の外部ＬＤＥＶ番号を含んだ第一第二接続情報８０３Ｒを特定し、ＩＯ関連情報８６１及び特定された第一第二接続情報８０３Ｒの少なくとも一方から所定種類の情報要素を抽出する（Ｓ６８）。ここで抽出される情報要素は、例えば、ホスト第二ＷＷＮ、ホスト第二ＬＵＮ、割り当てＬＤＥＶ番号及びホストＩＤである。
【０１１４】
ＣＨＡ２Ｂは、Ｓ６５で登録された数と、Ｓ６６でセットされた数とが一致するか否かを判定し（Ｓ６９）、一致しないと判定された場合には（Ｓ６９でＮＯ）、Ｓ６６でセットされた数を一つ増やして（Ｓ７０）、Ｓ６７の処理を行い、一方、一致すると判定された場合には（Ｓ６９でＹＥＳ）、Ｓ７１の処理を行う。
【０１１５】
ＣＨＡ２Ｂは、Ｓ６２で登録された数と、Ｓ６３でセットされた数とが一致するか否かを判定し（Ｓ７１）、一致しないと判定された場合には（Ｓ７１でＮＯ）、Ｓ６３でセットされた数を一つ増やして（Ｓ７２）、Ｓ６６の処理を行い、一方、一致すると判定された場合には（Ｓ７１でＹＥＳ）、図７のＳ３３の処理を行う。
【０１１６】
以上、この第三実施例によれば、ホスト装置１０を介在させなくても、ホスト第一接続情報８０５Ｒを生成することができる。このため、ホスト装置１０を操作するユーザの負担をなくすることができる。
【０１１７】
具体的には、例えば、ＣＨＡ２Ｂは、ＩＯ関連情報に含まれているホスト第二ポート番号を、第一記憶制御装置２０におけるホスト第一ポート番号にそのまま流用し、且つ、ＩＯ関連情報に含まれているホスト第二ＬＵＮを、第一記憶制御装置におけるホスト第二ＬＵＮにそのまま流用し、ホスト第一ポート番号（流用されたホスト第二ポート番号）と、ホスト第一ＬＵＮ（流用されたホスト第二ＬＵＮ）と、外部ＬＤＥＶ４２に対応付けられた内部ＬＤＥＶの番号とを含んだホスト第一接続情報８０５Ｒを生成する。その際、もし、ホスト第二ポート番号と同じポート番号が既に使用されていることが共有メモリ２５等から検出された場合には、ＣＨＡ２Ｂは、未使用のポート番号をホスト第一ポート番号として使用する。また、もし、ホスト第二ＬＵＮと同じＬＵＮが既に使用されていることが共有メモリ２５等から検出された場合には、ＣＨＡ２Ｂは、未使用のＬＵＮをホスト第一ＬＵＮとして使用する。
【０１１８】
この第三実施例（上記の第一及び第二実施例でもそうであるが）、ＷＷＮに加えて、ポート番号が用意される。ＷＷＮは、複数の記憶制御装置２０，４０において同一のものが存在することは無いが、ポート番号は、複数の記憶制御装置２０，４０において同一のものが存在する可能性がある。ポート番号は、ＷＷＮとは違い、記憶制御装置２０又は４０においてポートを一意に特定できればそれでよいからである。このように、ＷＷＮとは別にポート番号（番号に限らず符合等であってもよい）を用意し、ポート番号をＩＯ関連情報に含め、ＩＯ関連情報に含まれているポート番号を第一記憶制御装置２０において流用することで、第一記憶制御装置２０に、ホスト第一ポートと内部ＬＤＥＶ３２との間の論理パスを自動で定義することができる。
【０１１９】
なお、この第三実施例では、例えば、以下のような流れで、マッピングテーブル８０３を生成することができる。
【０１２０】
図１０は、マッピングテーブル８０３を作成する場合に行われる処理流れの一例を示す。
【０１２１】
例えば、ＣＨＡ２Ｂと、第二記憶制御装置４０の図示しないＣＨＡとは、ファイバチャネルスイッチ（図示せず）を介して接続されている。図示しないが、例えば、ＣＨＡ２Ｂは、ファイバチャネルスイッチに調査コマンドを発行し、それに応答して、ファイバチャネルスイッチから、ファイバチャネルスイッチに接続されている第２の記憶制御システム４０にログインするために必要なログイン必要情報（例えば、ファイバチャネルスイッチに接続されている通信ポート４１のＷＷＮ）を受信する。そして、ＣＨＦ２１Ｂは、ファイバチャネルスイッチから受信した各第２記憶制御システム４０毎のログイン必要情報を、ローカルメモリ或いは共有メモリ２５に登録する。
【０１２２】
ＣＨＡ２Ｂは、登録されたログイン必要情報を用い、ＣＨＡ２Ｂの第二第一ポート２１Ｂを介して、第２記憶制御システム４０にログインする（Ｓ８３）。第２記憶制御システム４０が、ＣＨＡ２Ｂからのログインに対して応答を返すことにより（Ｓ８４）、ログインが完了する。
【０１２３】
次に、ＣＨＡ２Ｂは、例えば、SCSI（Small Computer System Interface）規格で定められている照会コマンド（inquiryコマンド）を、第２記憶制御システム４０に送信する（Ｓ８５）。ここで言う照会コマンドは、照会先の装置の種類及び構成を明らかにするために用いられるもので、照会コマンド発行元は、照会先装置の有する物理的構造を把握することができる。
【０１２４】
例えば、照会コマンドを受信した第２記憶制御システム４０は、第２記憶制御システム４０に関する制御システム情報を、第２記憶制御システム４０内の図示しないメモリから取得し、その制御システム情報をＣＨＡ２Ｂに送信して（Ｓ８６）、所定の応答を返す（Ｓ８７）。なお、ここで送信される制御システム情報には、例えば、第２記憶制御システム４０のベンダＩＤ、装置名称及び製造番号と、照会コマンドを受けた通信ポート４１ＡＡのＷＷＮと、そのＷＷＮに属するＬＵＮと、そのＬＵＮに属するＬＤＥＶ番号と、そのＬＤＥＶを備えているディスク種類とが含まれている。
【０１２５】
ＣＨＡ２Ｂは、受信した制御システム情報（例えば、第２記憶制御システム４０のベンダＩＤ、装置名称及び製造番号を含んだシステム識別情報と、ＷＷＮ及びＬＵＮと、ディスク種類）を、マッピングテーブル８０３の所定箇所に登録する（Ｓ８８）。
【０１２６】
次に、ＣＨＡ２Ｂは、受信した制御システム情報中のＬＵＮに属する外部ＬＤＥＶ４２の記憶容量の問合せ（例えば、ＳＣＳＩプロトコルに基づくリードキャパシティコマンド）を第２記憶制御システム４０に送信する（Ｓ８９）。第２記憶制御システム４０は、第２記憶制御システム４０内の図示しないメモリに記憶されている記憶容量情報（例えば、ＬＵＮに属する１以上の外部ＬＤＥＶ４２のトータル記憶容量）を参照し、問合せされた記憶容量（すなわち、外部ＬＤＥＶ４２の記憶容量）をＣＨＡ２Ｂに返信し（Ｓ９０）、応答を返す（Ｓ９１）。ＣＨＡ２Ｂは、受信した記憶容量を、マッピングテーブル８０３の所定箇所に登録する（Ｓ９２）。
【０１２７】
以上の処理を行うことにより、マッピングテーブル８０３が作成される。
【０１２８】
以上、本発明の好適な実施形態及び幾つかの実施例を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこれらの実施形態及び実施例にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。例えば、本実施形態及び各実施例は、オープン系のシステムに限らず、メインフレーム系のシステムにも適用することができる。メインフレーム系のシステムに適用された場合のマッピングテーブル８０３は、例えば、図１２に示す内容になる。
【図面の簡単な説明】
【０１２９】
【図１】図１は、本発明の一実施形態の第一実施例に係る記憶システムの構成を示す。
【図２】図２は、第二の記憶制御装置のLDEVが第一の記憶制御装置の内部LDEVとしてホスト装置に提供される仕組みの概要を表す。
【図３】図３は、外部ＬＤＥＶにマッピングされた内部ＬＤＥＶと、ホスト装置に接続された第一記憶制御装置のポートとの間の論理パスが形成するまでに行われる処理流れの概要を示す。
【図４】図４は、第一記憶制御装置において行われるホスト第一接続情報生成処理の概要を説明するための図である。
【図５】図５Ａは、ホスト第二接続情報の構成例を示す。図５Ｂは、第一第二接続情報の構成例を示す。図５Ｃは、ホスト第一ポート情報の構成例を示す。図５Ｄは、ホスト第一接続情報の構成例を示す。図５Ｅは、ＬＤＥＶ管理情報の構成例を示す。
【図６】図６は、ホスト第一接続情報が生成されるまでに行われる処理流れの一部を示す。
【図７】図７は、ホスト第一接続情報が生成されるまでに行われる処理流れの残りの一部を示す。
【図８】図８Ａは、ホスト第一接続情報生成処理の流れについての第一実施例と第二実施例との変更点を示す。図８Ｂは、ホスト第一接続情報生成処理の流れについての第一実施例と第二実施例との別の変更点を示す。
【図９】図９は、ホスト第一接続情報生成処理の流れについての第一実施例と第三実施例との変更点を示す。
【図１０】図１０は、本発明の一実施形態の第三実施例におけるマッピングテーブの作成処理の流れを示す。
【図１１】図１１は、本発明の一実施形態に係る記憶システムの概念の説明図である。具体的には、図１１Ａは、第二記憶制御装置に接続された第一記憶制御装置とホスト装置との間に論理的なパスが設定される前の様子を示す。図１１Ｂは、第一記憶制御装置とホスト装置との間に論理的なパスが設定された後の様子を示す。
【図１２】図１２は、メインフレーム系のシステムにおけるマッピングテーブルの構成例を示す図。
【符号の説明】
【０１３０】
１…記憶デバイス  ２Ａ，２Ｂ…ＣＨＡ  ３…ホスト第二パス情報  ４…記憶制御装置  ５…記憶域  ６…第一第二パス情報  ８…ホスト装置  ９…論理パス  １０，１４・・・ホスト装置  １１…アプリケーションプログラム  １２…アダプタ  １３…ストレージ管理アプリケーション  ２０…第一の記憶制御装置  ２１A、２１Ｂ…通信ポート  ２２…ＤＫＡ  ２２A…通信ポート  ２３…SVP  ２４…キャッシュメモリ  ２５…共有メモリ  ２６…接続部  ３０…記憶デバイス  ３１…記憶デバイス  ３２…記憶デバイス(仮想化された内部記憶デバイス)  ４０…第二の記憶制御装置  ４１…通信ポート  ４２…記憶デバイス  CN1…第一の通信ネットワーク  CN2…第二の通信ネットワーク  ４３…論理ユニット番号  ９２…接続部  １００…記憶システム  １０１…VDEV(仮想デバイス)  １０２…LDEV(論理デバイス)、１０３…論理ユニット番号（ＬＵＮ）  ２００…接続部情報  ４００…物理記憶デバイス
【図１】
2006134049.tif 000003
【図２】
2006134049.tif 000004
【図３】
2006134049.tif 000005
【図４】
2006134049.tif 000006
【図５】
2006134049.tif 000007
【図６】
2006134049.tif 000008
【図７】
2006134049.tif 000009
【図８】
2006134049.tif 000010
【図９】
2006134049.tif 000011
【図１０】
2006134049.tif 000012
【図１１】
2006134049.tif 000013
【図１２】
2006134049.tif 000014