(57)【要約】【課題】  オーバエッチングによって絶縁膜や下地層に凹みが形成された場合でも、その凹みによって発生することが予想される半導体装置の不良現象を防止できるようにした半導体装置の製造方法を提供する。【解決手段】  第２層間絶縁膜２１を選択的にエッチングして配線層１３の上面を少なくとも底面の一部とするスルーホールｈを形成する。次に、スルーホールｈ内にＳＯＧ膜３１を埋め込む。その後、スルーホールｈ内に埋め込まれたＳＯＧ膜３１を、配線層１３の上面を露出させ、かつ配線層１３の側面を露出させないようにエッチングして除去する。スルーホールｈの位置ずれによって配線層１３の側面が露出してしまった場合でも、露出した配線層１３の側面をＳＯＧ膜３１で覆い隠すことができる。従って、位置ずれしたスルーホールｈ内にＷプラグを形成する際に、配線層１３の側面の側面をＷＦ６に晒さないで済む。【選択図】  図１
2006351850.tif 000002
【特許請求の範囲】
【請求項１】
下地層上に形成された導電パターンを覆う絶縁膜を選択的にエッチングして、当該絶縁膜に該導電パターンの上面を少なくとも底面の一部とする貫通孔を形成する工程と、
前記貫通孔内に絶縁部材を埋め込む工程と、
前記貫通孔内に埋め込まれた前記絶縁部材を、前記導電パターンの上面を露出させ、かつ当該導電パターンの側面を露出させないようにエッチングして除去する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁部材を埋め込む工程は、
前記貫通孔が形成された前記絶縁膜上にＳＯＧ膜を塗布して当該貫通孔内に該ＳＯＧ膜を埋め込む工程と、
前記貫通穴内に埋め込まれた前記ＳＯＧ膜を特定温度で加熱処理してその粘度を低下させる工程と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記絶縁部材をエッチングして除去する工程は、
前記絶縁部材に対するエッチングレートが前記絶縁膜よりも大きい所定の薬液を用いて、前記絶縁部材を前記導電パターンの上面が露出する直前までウエットエッチングして除去する工程、を含むことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁部材をエッチングして除去する工程は、
前記ウエットエッチング後に残された前記ＳＯＧ膜を所定温度で加熱処理して硬化させる工程と、
硬化させた前記ＳＯＧ膜を、前記導電パターンの上面を露出させ、かつ当該導電パターンの側面を露出させないように異方性エッチングして除去する工程と、を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜に前記貫通孔を形成する工程では、当該貫通孔の直径を前記導電パターンの線幅よりも大きくすることを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
下地層に意図しない凹みが形成された場合に、前記凹みにＳＯＧ膜を埋め込んで当該ＳＯＧ膜の上面をその周辺の該下地層の上面と面一にする、ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、オーバエッチングによって絶縁膜や下地層に凹みが形成された場合でも、その凹みによって発生することが予想される半導体装置の不良現象を防止できるようにした技術に関する。
【背景技術】
【０００２】
半導体装置の製造工程では、半導体基板の上方に形成された配線層を他の配線層等と接続するために、これらを覆う層間絶縁膜に貫通孔（例えば、「コンタクトホール」又は「ビアホール」、或いは「スルーホール」と呼ばれている。）を形成する（例えば、特許文献１参照。）。このような貫通孔の形成は、フォトリソグラフィによって層間絶縁膜上にレジストパターンを形成し、形成したレジストパターンをマスクに層間絶縁膜をエッチングすることにより行っている。
【特許文献１】特開２００１−６８５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体装置の微細化、高集積化が進むにつれて、貫通孔（以下、「スルーホール」という。）形成時にレジストパターンの位置合わせのマージンが少なくなりつつあり、配線層に対するスルーホールの位置ずれが発生し易くなってきている。
例えば、図６に示すように、配線層９３に対してレジストパターンＲＰの開口部が位置ずれした状態で第２層間絶縁膜９２にエッチング処理を行うと、配線層９３の側方にある第２層間絶縁膜９２がオーバエッチングされてしまい、配線層９３の側面がスルーホールｈ内で露出してしまう。さらに、オーバエッチングの度合いが大きい場合には、第２層間絶縁膜９２だけでなく、その下地である第１層間絶縁膜９１もエッチングされて凹みｈ´が形成されてしまう。
【０００４】
スルーホールｈ内にはその後タングステン（Ｗ）プラグを形成するが、この際にスルーホールｈ内で配線層９３の側面が露出していると、この側面を構成している材料（例えば、アルミニウム（Ａｌ）や、チタン（Ｔｉ）等）と六フッ化タングステン（ＷＦ６）とが反応して、配線層９３の側面にフッ化化合物が形成されてしまう、という問題があった。配線層９３の側面にフッ化化合物が形成されてしまうと、配線層９３の特性が本来の値からシフトしてしまい、配線層９３を伝わる信号のスピード（応答性）が遅くなる等のファンクション不良が発生してしまうおそれがある。
【０００５】
本発明は、このような解決すべき課題に着目してなされたものであって、オーバエッチングによって絶縁膜や下地層に凹みが形成された場合でも、その凹みによって発生することが予想される半導体装置の不良現象を防止できるようにした半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
〔発明１〕  上記目的を達成するために、発明１の半導体装置の製造方法は、下地層上に形成された導電パターンを覆う絶縁膜を選択的にエッチングして、当該絶縁膜に該導電パターンの上面を少なくとも底面の一部とする貫通孔を形成する工程と、前記貫通孔内に絶縁部材を埋め込む工程と、前記貫通孔内に埋め込まれた前記絶縁部材を、前記導電パターンの上面を露出させ、かつ当該導電パターンの側面を露出させないようにエッチングして除去する工程と、を含むことを特徴とするものである。
【０００７】
このような構成であれば、貫通孔の位置ずれによって導電パターンの側面が露出してしまった場合でも、露出した導電パターンの側面を絶縁部材で覆い隠すことができる。従って、位置ずれした貫通孔内にプラグ電極を形成する際に、導電パターンの側面をプラグ電極形成用のガスに晒さないで済むので、半導体装置のファンクション不良を防止することができる。
【０００８】
〔発明２〕  発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記絶縁部材を埋め込む工程は、前記貫通孔が形成された前記絶縁膜上にＳＯＧ膜を塗布して当該貫通孔内に該ＳＯＧ膜を埋め込む工程と、前記貫通穴内に埋め込まれた前記ＳＯＧ膜を特定温度で加熱処理してその粘度を低下させる工程と、を含むことを特徴とするものである。
【０００９】
ここで、ＳＯＧ（Ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）膜とは塗布絶縁膜のことであり、ＳiＯ２（酸化シリコン）を溶剤に溶かした液体のことである。このＳＯＧ膜は、加熱処理前の粘度（粘性）が低い。また、ＳＯＧ膜の粘度を低下させる特定温度とは、例えば、１００〜３００［℃］程度である。
発明２の半導体装置の製造方法によれば、加熱処理前のＳＯＧ膜は粘度が低いので、その貫通孔内への埋め込みが可能である。
【００１０】
〔発明３〕  発明３の半導体装置の製造方法は、発明１又は発明２の半導体装置の製造方法において、前記絶縁部材をエッチングして除去する工程は、前記絶縁部材に対するエッチングレートが前記絶縁膜よりも大きい所定の薬液を用いて、前記絶縁部材を前記導電パターンの上面が露出する直前までウエットエッチングして除去する工程を含むことを特徴とするものである。
【００１１】
ここで、薬液とは、例えば、フッ酸（ＨＦ）溶液のことである。絶縁部材がＣＶＤ法で形成されるシリコン酸化膜（以下、「ＣＶＤ膜」という。）の場合、ＨＦ溶液のＳＯＧ膜（絶縁部材の一例）に対するエッチングレートはＣＶＤ膜よりも大きい。
発明３によれば、絶縁膜をあまりエッチングすることなく、絶縁部材だけを選択比高くエッチングして除去することが可能である。
【００１２】
〔発明４〕  発明４の半導体装置の製造方法は、発明３の半導体装置の製造方法において、前記絶縁部材をエッチングして除去する工程は、前記ウエットエッチング後に残された前記ＳＯＧ膜を所定温度で加熱処理して硬化させる工程と、硬化させた前記ＳＯＧ膜を、前記導電パターンの上面を露出させ、かつ当該導電パターンの側面を露出させないように異方性エッチングして除去する工程と、を含むことを特徴とするものである。
【００１３】
ここで、異方性エッチングとしては、例えば、スパッタエッチング（即ち、逆スパッタ）等がある。また、ＳＯＧ膜を硬化させる所定温度とは、例えば、４００〜４５０［℃］程度である。
発明４の半導体装置の製造方法によれば、貫通孔の内壁をあまり削ることなく、導電パターンの上面と面一となる高さまでＳＯＧ膜を削ることが可能である。
【００１４】
〔発明５〕  発明５の半導体装置の製造方法は、発明１から発明４の何れか一の半導体装置の製造方法において、前記絶縁膜に前記貫通孔を形成する工程では、当該貫通孔の直径を前記導電パターンの線幅よりも大きくすることを特徴とするものである。
このような構成であれば、貫通孔の少なくとも一部は導電パターンからはみ出し、貫通孔の底面付近で下地層には凹みが形成されるが、この凹みは絶縁部材で埋め込まれるので、凹みに起因したファンクション不良は発生しない。即ち、下地層に形成される凹みは絶縁部材によって埋め込まれるので、貫通孔を必要以上に大きく形成することが許される。従来の技術と比べて、貫通孔と導電パターンとの位置合わせのマージンを高めることができる。
【００１５】
〔発明６〕  発明６の半導体装置の製造方法は、下地層に意図しない凹みが形成された場合に、前記凹みにＳＯＧ膜を埋め込んで当該ＳＯＧ膜の上面をその周辺の該下地層の上面と面一にする、ことを特徴とするものである。
このような構成であれば、オーバエッチングによって下地層に意図しない凹みが形成された場合でも、その凹みによって発生することが予想される半導体装置の不良現象を防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。
（１）第１実施形態
図１（Ａ）〜図２（Ｂ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す工程図である。第１層間絶縁膜１１及び第２層間絶縁膜２１は、例えばその両方ともＣＶＤ法により形成したシリコン酸化膜（ＣＶＤ膜）である。また、配線層１３は例えばアルミニウムからなるものである。
【００１７】
図１（Ａ）に示すように、まず始めに、配線層１３を覆う第２層間絶縁膜２１を選択的にエッチングして、第２層間絶縁膜２１に配線層１３の上面を少なくとも底面の一部とするスルーホールｈを形成する。図１（Ａ）〜図２（Ｂ）では、図示しないレジストパターンの開口部が配線層１３に対して位置ずれしていたために、第２層間絶縁膜２１の本来エッチングされない部分がエッチングされて配線層１３の側面が露出し、さらに、第２層間絶縁膜２１の下地である第１層間絶縁膜１１もオーバエッチングされてしまった（即ち、第１層間絶縁膜１１に凹みｈ´が形成されてしまった）場合を示している。
【００１８】
次に、配線層１３に対してスルーホールｈが位置ずれして形成された場合も、そうでない場合でも、図１（Ｂ）に示すように、スルーホールｈが形成された第２層間絶縁膜２１上にＳＯＧ（Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）膜３１を塗布して、スルーホールｈ内にＳＯＧ膜３１を埋め込む。このようなＳＯＧ膜３１の塗布は、例えばスピンコータを用いて行う。加熱処理前のＳＯＧ膜３１は粘度が低いので、そのスルーホールｈ内への埋め込みは可能である。スルーホールｈの位置ずれによって形成された第１層間絶縁膜１１の凹みｈ´も、ＳＯＧ膜３１によって隙間無く埋め込まれる。
【００１９】
次に、図１（Ｂ）において、ＳＯＧ膜３１を塗布した後の基板（例えば、ウエーハ）を熱処理（Ｐｒｅ−Ｈｅａｔ）して、その粘度を若干上げる。即ち、塗布したＳＯＧ膜３１をある程度硬化させる。このときの熱処理温度（特定温度）は、例えば１００〜３００［℃］程度である。そして、図１（Ｃ）に示すように、Ｐｒｅ−Ｈｅａｔ後のＳＯＧ膜３１を、配線層１３の上面がスルーホールｈ内で露出する直前（狙い位置）までウエットエッチングして取り除く。このウエットエッチングでは、例えば、フッ酸（ＨＦ）を数パーセント含む溶液をエッチング溶液として使用する。このようなエッチング溶液を用いたウエットエッチングでは、ＣＶＤ膜よりもＳＯＧ膜の方がエッチング速度が速いので、第２層間絶縁膜２１をあまりエッチングすることなく、ＳＯＧ膜３１だけを選択比高くエッチングして除去することが可能である。
【００２０】
次に、ウエットエッチング後の基板を熱処理して、ＳＯＧ膜３１を完全に硬化させる。このときの熱処理温度（所定温度）は、例えば４００〜４５０［℃］程度である。そして、図２（Ａ）に示すように、配線層１３の上面がスルーホールｈ内で露出し、かつ配線層１３の側面は露出しないところ（狙い位置）まで、硬化したＳＯＧ膜３１をスパッタエッチング（即ち、逆スパッタ）する。スパッタエッチングは異方性ドライエッチングの一種であるから、スルーホールｈの内壁（即ち、第２層間絶縁膜２１）を横方向にあまり削ることなく、ＳＯＧ膜３１を配線層１３の上面と面一となる高さまで削ることが可能である。
【００２１】
その後、六フッ化タングステン（ＷＦ６）を用いたＣＶＤによって、スルーホールｈ内にタングステン（Ｗ）を埋め込み、図２（Ｂ）に示すようにＷプラグ４１を形成する。このＷプラグ４１の形成時には、配線層１３の側面は硬化したＳＯＧ膜３１で覆われているので、側面でのフッ化アルミニウム（ＡｌＦ）の形成は防止される。
このように、本発明の第１実施形態に係る半導体装置の製造方法によれば、スルーホールｈの位置ずれによって配線層１３の側面が露出してしまった場合でも、露出した配線層１３の側面をＳＯＧ膜３１で覆い隠すことができる。従って、位置ずれしたスルーホールｈ内にＷプラグ４１を形成する際に、配線層１３の側面をＷＦ６に晒さないで済むので、配線層１３を伝わる信号のスピード（応答性）が遅くなる等の、半導体装置のファンクション不良を防止することができる。
【００２２】
この第１実施形態では、第１層間絶縁膜１１が本発明１〜４，６の「下地層」に対応し、配線層１３が本発明１〜４の「導電パターン」に対応している。また、第２層間絶縁膜２１が本発明１〜４の「絶縁膜」に対応し、スルーホールｈが本発明１〜４の「貫通孔」に対応している。さらに、ＳＯＧ膜３１が本発明１〜４，６の「絶縁部材」に対応し、凹みｈ´が本発明６の「意図しない凹み」に対応している。
【００２３】
なお、この第１実施形態では、配線層１３に対してスルーホールｈが位置ずれしている場合も、そうでない場合でも、スルーホールｈ内にＳＯＧ膜３１を埋め込むことについて説明した。これは、スルーホールｈが位置ずれしていない場合には、ＳＯＧ膜３１は完全に取り除かれるからである。
しかしながら、スルーホールｈ内へのＳＯＧ膜３１の形成は、スルーホールｈが位置ずれしているときだけ行う、言わば緊急処置的なものとしても良い。緊急処置的なものとした場合には、その前提条件として例えば位置ずれの有無を全ての基板について検査するなど、検査の手間が著しく増えてしまうが、その一方でＳＯＧ膜３１の使用量を減らすことができる。
【００２４】
（２）第２実施形態
図３（Ａ）〜図４（Ｂ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す工程図である。
図３（Ａ）に示すように、まず始めに、配線層１３の線幅よりも直径の大きなスルーホールｈを第２層間絶縁膜２１に形成する。このようスルーホールｈの形成によって、配線層１３下からはみでている第１層間絶縁膜１１は必然的エッチングされ、配線層１３の少なくとも一方の側には凹みｈ´が形成される。
【００２５】
次に、図３（Ｂ）に示すように、スルーホールｈが形成された第２層間絶縁膜２１上にＳＯＧ膜３１を塗布して、スルーホールｈ内にＳＯＧ膜３１を埋め込む。そして、ＳＯＧ膜３１を塗布した後の基板を例えば１００〜３００［℃］程度で熱処理（Ｐｒｅ−Ｈｅａｔ）し、その粘度を若干上げる。
次に、図３（Ｃ）に示すように、Ｐｒｅ−Ｈｅａｔ後のＳＯＧ膜３１を配線層１３の上面がスルーホールｈ内で露出する直前（狙い位置）までウエットエッチングして取り除く。そして、ウエットエッチング後の基板を、例えば４００〜４５０［℃］程度で熱処理し、ＳＯＧ膜３１を完全に硬化させる。
【００２６】
その後、図４（Ａ）に示すように、配線層１３の上面がスルーホールｈ内で露出し、かつ配線層１３の側面は露出しないところ（狙い位置）まで、硬化したＳＯＧ膜３１をスパッタエッチングする。その後、六フッ化タングステン（ＷＦ６）を用いたＣＶＤによって、スルーホールｈ内にタングステン（Ｗ）を埋め込み、図４（Ｂ）に示すようにＷプラグ４１を形成する。このＷプラグ４１の形成時には、配線層１３の側面は硬化したＳＯＧ膜３１で覆われているので、側面でのフッ化アルミニウム（ＡｌＦ）の形成は防止される。
【００２７】
このように、本発明の第２実施形態に係る半導体装置の製造方法によれば、スルーホールｈの少なくとも一部は配線層１３からはみ出し、スルーホールｈの底面付近で第１層間絶縁膜１１には凹みｈ´が形成されるが、この凹みｈ´はＳＯＧ膜３１で埋め込まれるので、凹みｈ´に起因したファンクション不良は発生しない。即ち、第１層間絶縁膜１１に形成される凹みｈ´はＳＯＧ膜３１によって埋め込まれるので、スルーホールｈを必要以上に大きく形成することが許される。従来の技術と比べて、スルーホールｈと配線層１３との位置合わせのマージンを高めることができる。
【００２８】
この第２実施形態では、第１層間絶縁膜１１が本発明５，６の「下地層」に対応し、配線層１３が本発明５の「導電パターン」に対応している。また、第２層間絶縁膜２１が本発明５の「絶縁膜」に対応し、スルーホールｈが本発明５の「貫通孔」に対応している。さらに、ＳＯＧ膜３１が本発明５，６の「絶縁部材」に対応し、凹みｈ´が本発明６の「意図しない凹み」に対応している。
【００２９】
（３）第３実施形態
図５（Ａ）〜（Ｄ）は、本発明の第３実施形態に係る半導体装置の製造方法を示す工程図である。図５（Ａ）に示すように、配線層１３ａ及び１３ｂのアスペクト比が高くなり、しかも隣り合う配線層１３ａ，１３ｂ間が狭ピッチとなると、図５（Ａ）に示すように、配線層１３ａ，１３ｂを形成する際のエッチング工程によって下地の第１層間絶縁膜１１がオーバエッチングされ易くなる。
【００３０】
このようなオーバエッチングによって、配線層１３ａ及び１３ｂのアスペクト比は実質的にさらに高くなるので、第２層間絶縁膜による配線層１３ａ，１３ｂ間の埋め込み特性や、第２層間絶縁膜の平坦性が悪くなりやすい。そこで、この第３実施形態では、オーバエッチングされた第１層間絶縁膜１１にＳＯＧ膜を埋め込み、その上面を第１層間絶縁膜１１と配線層１３ａ及び１３ｂとの界面と同じ高さ（面一）にする。
【００３１】
即ち、図５（Ｂ）に示すように、まず始めに、配線層１３ａ及び１３ｂが形成された第１層間絶縁膜１１上にＳＯＧ膜３１を塗布して、配線層１３ａ，１３ｂ間にＳＯＧ膜３１を埋め込む。次に、ＳＯＧ膜３１を塗布した後の基板を例えば１００〜３００［℃］程度で熱処理（Ｐｒｅ−Ｈｅａｔ）し、ＳＯＧ膜３１の粘度を若干上げる。
【００３２】
次に、図５（Ｃ）に示すように、ＳＯＧ膜３１の上面が、第１層間絶縁膜１１と配線層１３ａ及び１３ｂとの界面（以下、単に「界面」という。）と同じ高さとなる直前（狙い位置）まで、ＳＯＧ膜３１をウエットエッチングして取り除く。そして、ウエットエッチング後の基板を、例えば４００〜４５０［℃］程度で熱処理し、ＳＯＧ膜３１を完全に硬化させる。その後、図５（Ｄ）に示すように、ＳＯＧ膜３１の上面が界面と同じ高さとなる（狙い位置）まで、硬化したＳＯＧ膜３１をスパッタエッチングする。
【００３３】
このように、本発明の第３実施形態に係る半導体装置の製造方法によれば、オーバエッチングによって第１層間絶縁膜１１に意図しない凹みｈ´が形成された場合でも、その凹みｈ´によって発生することが予想される半導体装置の不良現象を防止することができる。
この第３実施形態では、第１層間絶縁膜１１が本発明６の「下地層」に対応し、ＳＯＧ膜３１が本発明６の「絶縁部材」に対応し、凹みｈ´が本発明６の「意図しない凹み」に対応している。また、上記の界面が、本発明６の「（ＳＯＧ膜の）周辺の下地層の上面」に対応している。
【図面の簡単な説明】
【００３４】
【図１】第１実施形態に係る半導体装置の製造方法（その１）を示す図。
【図２】第１実施形態に係る半導体装置の製造方法（その２）を示す図。
【図３】第２実施形態に係る半導体装置の製造方法（その１）を示す図。
【図４】第２実施形態に係る半導体装置の製造方法（その２）を示す図。
【図５】第３実施形態に係る半導体装置の製造方法を示す図。
【図６】従来例を示す図。
【符号の説明】
【００３５】
１１  第１層間絶縁膜、１３  配線層、２１  第２層間絶縁膜、３１  ＳＯＧ膜、４１  Ｗ（タングステン）プラグ、ｈ  スルーホール、ｈ´  凹み
【図１】
2006351850.tif 000003
【図２】
2006351850.tif 000004
【図３】
2006351850.tif 000005
【図４】
2006351850.tif 000006
【図５】
2006351850.tif 000007
【図６】
2006351850.tif 000008