(57)【要約】【課題】  電荷蓄積期間において転送ゲート下のチャネル領域の半導体表面を不活性化できて、複雑な構造や負電源等を必要とせず、かつ、非常なる低ノイズ化を実現できて、高画質の画像を得ることができる増幅型固体撮像装置を提供すること。【解決手段】  この増幅型固体撮像装置は、画素部１０と、制御装置１５とを備える。上記制御装置１５は、フォトダイオード１に信号電荷を電荷蓄積する電荷蓄積動作の間において、転送トランジスタ２のゲート電圧を、上記信号電荷をフォトダイオード１から電荷検出部ＦＤに転送しないようにする第１のゲート電圧に制御する第１の制御と、転送トランジスタ２のゲート電圧を、上記第１のゲート電圧よりも上記信号電荷を電荷検出部ＦＤに行きにくくする第２のゲート電圧に制御する第２の制御とを複数回繰り返すようになっている。【選択図】  図１
2006042121.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、上記光電変換素子からの信号電荷を転送する転送トランジスタと、上記転送トランジスタによって電荷検出部に転動された信号電荷を増幅する増幅装置とを有する画素部と、
上記光電変換素子に上記信号電荷を蓄積する電荷蓄積動作の間において、上記転送トランジスタのゲート電圧を、第１のゲート電圧に制御する第１の制御と、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧によるよりも、上記信号電荷が上記電荷検出部により行きにくくなる第２のゲート電圧に制御する第２の制御とを複数回繰り返す制御装置と
を備えることを特徴とする増幅型固体撮像装置。
【請求項２】
請求項１に記載の増幅型固体撮像装置において、
上記制御装置は、上記第１の制御と上記第２の制御を、周期的に繰り返すことを特徴とする増幅型固体撮像装置。
【請求項３】
請求項１に記載の増幅型固体撮像装置において、
上記制御装置は、第１の期間において、上記転送トランジスタのゲートを高インピーダンス状態に制御し、上記第１の期間内の第２の期間において、上記電荷検出部の電位を、上記第１のゲート電圧から上記第２のゲート電圧への変化と同じ方向の電位に変化させることによって上記第２の制御を行うことを特徴とする増幅型固体撮像装置。
【請求項４】
請求項１に記載の増幅型固体撮像装置において、
上記光電変換素子は、埋め込み型のフォトダイオードであることを特徴とする増幅型固体撮像装置。
【請求項５】
請求項３に記載の増幅型固体撮像装置において、
上記電荷検出部と第１のキャパシタンスを介して容量結合した駆動信号線を備え、
上記制御装置は、上記電荷検出部の電位を上記第１のゲート電圧から上記第２のゲート電圧への変化と同じ方向の電位に変化させる制御信号を、上記駆動信号線に出力することにより上記第２の制御を行うことを特徴とする増幅型固体撮像装置。
【請求項６】
請求項５に記載の増幅型固体撮像装置において、
上記転送トランジスタのゲートと上記電荷検出部との間に第２のキャパシタンスを配置したことを特徴とする増幅型固体撮像装置。
【請求項７】
請求項１に記載の増幅型固体撮像装置において、
上記制御装置は、駆動回路部と、その駆動回路部を制御する制御部とを備え、
上記駆動回路部は、
上記転送トランジスタのゲートに第１の端子が接続されたスイッチＭＯＳトランジスタと、
上記スイッチＭＯＳトランジスタのゲート端子と電源との間をオンまたはオフにする第１のスイッチ素子と、
上記スイッチＭＯＳトランジスタの第２の端子とグランドとの間をオンまたはオフにする第２のスイッチ素子と、
上記スイッチＭＯＳトランジスタのゲート端子と上記スイッチＭＯＳトランジスタの第１の端子との間をオンまたはオフにする第３のスイッチ素子と
を備え、
上記制御部は、上記第１の制御を行うときに、上記第１のスイッチ素子をオン、上記第２のスイッチ素子をオン、上記第３のスイッチ素子をオフにする一方、上記第２の制御を行うときに、上記第１のスイッチ素子をオフ、上記第２のスイッチ素子をオフ、上記第３のスイッチ素子をオンにすることを特徴とする増幅型固体撮像装置。
【請求項８】
請求項１に記載の増幅型固体撮像装置において、
上記制御装置は、上記転送トランジスタのゲートに一端が接続されると共に、上記第１のゲート電圧以下の電圧が他端から出力されることを阻止する電圧出力阻止回路を備えることを特徴とする増幅型固体撮像装置。
【請求項９】
請求項１に記載の増幅型固体撮像装置において、
上記画素部が複数マトリクス状に配列された受光領域が形成され、
上記増幅装置は、入力側が上記転送トランジスタの出力側に接続されると共に、出力側が出力信号線に接続されたスイッチトキャパシタアンプであり、
上記制御装置は、上記画素部の夫々において、上記光電変換素子からの信号を上記転送トランジスタを介して上記スイッチトキャパシタアンプ部で読み出す制御を繰り返すことを特徴とする増幅型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素部に増幅装置（増幅回路）を有する増幅型固体撮像装置に関する。より詳しくは、本発明は、光電変換素子とこの光電変換素子の信号電荷を転送する転送トランジスタとを有する画素を複数備え、上記各画素からの信号をそれぞれ増幅して出力信号線上に読み出す増幅型固体撮像装置に関する。
【背景技術】
【０００２】
一般に、増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に配置された走査回路とを有し、その走査回路により画素部から画素データを読み出すものが普及している。
【０００３】
具体的には、増幅型固体撮像装置としては、画素部が周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ（コンプリメンタリ・メタル・オキサイド・セミコンダクタ）により構成されたＡＰＳ（Active Pixel Sensor）型イメージセンサが知られており、特に、１個のフォトダイオード（ＰＤ）と４個のＭＯＳ型トランジスタ（Ｔｒ）を用いて、ＰＤ＋４Ｔｒ方式としたＡＰＳ型イメージセンサが知られている（例えば、I.Inoue et al., IEDM Technical Digest, p.883 （1999）（非特許文献１）、特開平９−４６５９６号公報（特許文献１）等参照）。
【０００４】
図９は、従来のＡＰＳ型イメージセンサの一画素部を示す図である。
【０００５】
このＡＰＳ型イメージセンサは、光電変換部としてフォトダイオード６１と、フォトダイオード６１に蓄積した信号電荷を転送するための転送部６２と、増幅装置６３と、リセット部６４と、画素選択部６５とを備えている。
【０００６】
尚、図８において、ＶＲはリセットドレイン電源（一定電圧）であり、φＴＸは上記転送部６２の駆動パルスであり、φＲはリセット部６４の駆動パルスであり、φＳは画素選択部６５の駆動パルスである。また、Ｖsigは出力信号線（垂直信号線）６７から出力される出力信号である。
【０００７】
図１０は、駆動パルスφＲ、駆動パルスφＳおよび駆動パルスφＴＸの動作タイミングを示す図である。
【０００８】
図１０に示すように、従来のＡＰＳ型イメージセンサは、リセット部駆動パルスφＲが期間ＴＲでオン（ハイレベル）になり、電荷検出部ＦＤの電位をＶＲにリセットする。そして、φＲがオンと同時ないしその後に、画素選択部駆動パルスφＳがオン（ハイレベル）となり、期間ＴＡでリセットされた電荷検出部電位を、増幅装置８３、画素選択部８５、垂直信号線８７を介して出力信号Ｖsig（Ｒ）として読み出すようになっている。
【０００９】
その後、転送部駆動パルスφＴＸが期間ＴＴＸでオン（ハイレベル）となり、フォトダイオード６１から電荷検出部ＦＤへ信号電荷が転送されるようになっている。画素選択部駆動パルスφＳがオン（ハイレベル）状態であることから、電荷転送された電荷検出部電位を、増幅装置８３、画素選択部８５、垂直信号線８７を介して、期間ＴＢで出力信号Ｖsig（Ｓ）として読み出すようになっている。転送部駆動パルスφＴＸの電圧は、２値で変化するようになっている。詳細には、転送部駆動パルスφＴＸの電圧は、転送期間ＴＴＸではハイレベルＶＨになる一方、それ以外の蓄積期間ではローレベルＶ０になっている。φＴＸは、光電変換により発生した電荷がフォトダイオードのＮ型光電変換蓄積部に蓄積する間、ローレベルＶ０に保持されるようになっている。
【００１０】
図９に示す配置において、フォトダイオード８１を埋め込み型として、フォトダイオード８１から電荷検出部ＦＤへの信号電荷転送を完全にすれば、非常なる低ノイズ化を実現でき、高画質の画像を得ることができる。
【００１１】
しかしながら、これを実現するには下記課題が存在する。
【００１２】
図１１は、埋め込み型フォトダイオードの断面構成図を示したものである。
【００１３】
この埋め込み型フォトダイオードは、Ｐ型基板１０１と、Ｐ型基板１０１上に形成されたＮ型光電変換蓄積部１０２と、このＮ型光電変換蓄積部１０２の表面上に形成された高濃度Ｐ型ピンニング層１０３とからなるフォトダイオード部を有する。また、Ｐ型基板１０１上に、埋め込み型フォトダイオードからの信号電荷を転送する転送ゲート１０６と、電荷検出部１０４とを形成している。１０６には転送パルスφＴＸが、１０４には電位ＶＦＤが印加されるようになっている。上記転送パルスφＴＸは、ＣＭＯＳ駆動回路から供給されるようになっており、ローレベルＶ０がＧＮＤになっており、ハイレベルＶＨが電源電圧ＶＤになっている。
【００１４】
光電変換により発生した電荷がＮ型光電変換蓄積部１０２に蓄積する電荷蓄積期間においては、φＴＸはＧＮＤに保持される。電荷蓄積期間においては、フォトダイオードのＮ型光電変換蓄積部１０２からその下側のＰ型基板１０１に向かい空乏領域（破線で示す）が広がっている。
【００１５】
ここで、φＴＸがＧＮＤレベルの場合、空乏領域の一部は転送ゲート１０６下のチャネル領域に達することになり、この部分の半導体表面が活性化され、この活性化された部分に暗電流が活発に発生する。このようなメカニズムで発生した暗電流電荷は、フォトダイオードのＮ型光電変換蓄積部１０２へ流れ込み、信号電荷に混入する。
【００１６】
このように、上記従来のＡＰＳ型イメージセンサでは、暗電流電荷が信号電荷に混入することに起因する大きな暗時ノイズ、すなわち、時間的に変動する暗電流ショットノイズ、および、画素毎に暗電流電荷量がばらつく暗電流固定パタンノイズが、発生するという問題があり、画質が悪くなるという問題がある。
【００１７】
上記問題を回避できる埋め込み型フォトダイオードとしては、例えば、特開２００２−２１７３９７（特許文献２）に記載されているものがある。
【００１８】
この埋め込み型フォトダイオードでは、転送部駆動パルスφＴＸのローレベルＶ０が負電圧に設定されている。
【００１９】
図１２は、この埋め込み型フォトダイオードにおける、転送部の駆動パルスφＴＸ、リセット部の駆動パルスφＲおよび画素選択部の駆動パルスφＳを示すタイミング図である。
【００２０】
この埋め込み型フォトダイオードでは、転送ゲート下のチャネル領域にピンニング層が形成されるから、該チャネル領域の半導体表面が活性化されることがなくて、暗電流発生を抑制することができる。
【００２１】
しかしながら、この埋め込み型フォトダイオードでは、図１２に示すように、電荷蓄積を行う全期間においてφＴＸが負電圧であるため、この全期間中に転送ゲート下のチャネルが完全に閉じた状態となり、上記全期間中にフォトダイオードに強い光が入射して過大な電荷が発生すると、逃げ道がなくなった電荷の一部がＰ基板へ進入して、周辺の画素まで広がって、大きなブルーミング現象を起こすという問題がある。
【００２２】
このため、Ｎ基板を用いた縦型オーバーフロードレインのような複雑な構造を採用せざるを得ないという問題や、ＣＭＯＳでは通常使用しない負電源を必要とし、負電圧生成回路を内蔵させる等の新たな負担が発生するという問題がある。
【特許文献１】特開平９−４６５９６号公報
【特許文献２】特開２００２−２１７３９７号公報
【非特許文献１】井上（I.Inoue）等, アイ・トリプルイー・インターナショナル・エレクトロン・デバイス・ミーティング・テクニカル・ダイジェスト（IEEE International Electron Devices Meeting （IEDM） Technical Digest）, pp.883-886 （1999）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
そこで、本発明の課題は、電荷蓄積期間において転送ゲート下のチャネル領域の半導体表面を不活性化できて、複雑な構造や負電源等を必要とせず、かつ、非常なる低ノイズ化を実現できて、高画質の画像を得ることができる増幅型固体撮像装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記課題を解決するため、この発明の増幅型固体撮像装置は、
光電変換素子と、上記光電変換素子からの信号電荷を転送する転送トランジスタと、上記転送トランジスタによって電荷検出部に転動された信号電荷を増幅する増幅装置とを有する画素部と、
上記光電変換素子に上記信号電荷を蓄積する電荷蓄積動作の間において、上記転送トランジスタのゲート電圧を、第１のゲート電圧に制御する第１の制御と、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧によるよりも、上記信号電荷が上記電荷検出部により行きにくくなる第２のゲート電圧に制御する第２の制御とを複数回繰り返す制御装置と
を備えることを特徴としている。
【００２５】
本発明によれば、上記制御装置が、上記転送トランジスタのゲート電圧を、第１のゲート電圧に制御する第１の制御と、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧によるよりも、上記信号電荷が上記電荷検出部により行きにくくなる第２のゲート電圧に制御する第２の制御とを複数回繰り返すので、上記第２の制御によって上記転送トランジスタのゲートチャネル領域にピンニング層を繰り返し生成することができる。したがって、ゲートチャネル領域を繰り返しピンニングすることにより、暗電流発生に支配的な半導体表面のエネルギー準位を、略常時ピンニング電荷で埋めつくす（トラップする）ことができるので、このエネルギー準位を不活性化することができて、暗電流の発生を防止でき、非常なる低ノイズ化を実現でき、高画質の画像を得ることができる。
【００２６】
また、本発明によれば、上記第１の制御と上記第２の制御とを繰り返すので、電荷蓄積の期間中に上記光電変換素子に強い光が入射して過大な電荷が発生したとしても、逃げ道がなくなった電荷の一部を、第２の制御が行われている最中よりかは上記信号電荷が上記電荷検出部に行き易い第１の制御を行っている間に、上記電荷検出部に流すことができる。したがって、逃げ道がなくなった電荷の一部が、基板へ進入して、周辺の画素まで広がって、大きなブルーミング現象を起こすことを確実に防止できる。
【００２７】
また、本発明によれば、負電源（負電源生成回路）を用いずに非常なる低ノイズ化を実現できて、構造が複雑になることもない。
【００２８】
また、一実施形態の増幅型固体撮像装置は、上記制御装置が、上記第１の制御と上記第２の制御を、周期的に繰り返すようになっている。
【００２９】
上記実施形態によれば、上記制御装置が、上記第１の制御と上記第２の制御を、周期的に繰り返すので、電荷蓄積動作の間において、ピンニング層を周期的に形成することができて、暗電流の発生を確実に防止できる。
【００３０】
また、一実施形態の増幅型固体撮像装置は、上記制御装置が、第１の期間において、上記転送トランジスタのゲートを高インピーダンス状態に制御し、上記第１の期間内の第２の期間において、上記電荷検出部の電位を、上記第１のゲート電圧から上記第２のゲート電圧への変化と同じ方向の電位に変化させることによって上記第２の制御を行う。
【００３１】
上記実施形態によれば、上記第１の期間において、上記転送トランジスタのゲートを高インピーダンス状態に制御し、上記第１の期間内の第２の期間において、上記電荷検出部の電位を、上記第１の期間における上記電荷検出部分の電位よりも上記信号電荷が上記電荷検出部に行きにくくなる電位にしているので、上記転送トランジスタのゲートの下に容易にピンニング層を形成できる。
【００３２】
また、一実施形態の増幅型固体撮像装置は、上記光電変換素子が、埋め込み型のフォトダイオードである。
【００３３】
上記実施形態によれば、上記光電変換素子が、埋め込み型のフォトダイオードであるので、フォトダイオード自身で発生する暗電流を大幅に低減できる。したがって、上記２段階の制御によるゲート下の暗電流の発生の低減効果と相まって、画素部全体の暗電流を大幅に低減させることができる。
【００３４】
また、一実施形態の増幅型固体撮像装置は、上記電荷検出部と第１のキャパシタンスを介して容量結合した駆動信号線を備え、上記制御装置は、上記電荷検出部の電位を上記第１のゲート電圧から上記第２のゲート電圧への変化と同じ方向の電位に変化させる制御信号を、上記駆動信号線に出力することにより上記第２の制御を行うようになっている。
【００３５】
上記実施形態によれば、この第１のキャパシタンスを、プルダウンキャパシタンス（信号電荷が電子のとき）またはプルアップキャパシタンス（信号電荷がホールのとき）として利用できて、上記駆動信号線の電位を降圧（信号電荷が電子のとき）または昇圧（信号電荷がホールのとき）するだけで、上記転送トランジスタのゲート電圧を容易に上記第２のゲート電圧にすることができる。
【００３６】
また、一実施形態の増幅型固体撮像装置は、上記転送トランジスタのゲートと上記電荷検出部との間に第２のキャパシタンスを配置している。
【００３７】
上記実施形態によれば、上記転送トランジスタのゲートと上記電荷検出部との間に第２のキャパシタンスを配置しているので、上記第２の制御中に、上記ゲートの電位と上記電荷検出部の電位との間に、容易に電位差を生成できて、上記第２の制御中に、上記ゲート電圧を容易に第２のゲート電圧にすることができる。
【００３８】
また、一実施形態の増幅型固体撮像装置は、上記制御装置は、駆動回路部と、その駆動回路部を制御する制御部とを備え、上記駆動回路部は、上記転送トランジスタのゲートに第１の端子が接続されたスイッチＭＯＳトランジスタと、上記スイッチＭＯＳトランジスタのゲート端子と電源との間をオンまたはオフにする第１のスイッチ素子と、上記スイッチＭＯＳトランジスタの第２の端子とグランドとの間をオンまたはオフにする第２のスイッチ素子と、上記スイッチＭＯＳトランジスタのゲート端子と上記スイッチＭＯＳトランジスタの第１の端子との間をオンまたはオフにする第３のスイッチ素子とを備え、上記制御部は、上記第１の制御を行うときに、上記第１のスイッチ素子をオン、上記第２のスイッチ素子をオン、上記第３のスイッチ素子をオフにする一方、上記第２の制御を行うときに、上記第１のスイッチ素子をオフ、上記第２のスイッチ素子をオフ、上記第３のスイッチ素子をオンにする。
【００３９】
上記実施形態によれば、上記制御部が、上記第１のスイッチ素子をオン、上記第２のスイッチ素子をオン、上記第３のスイッチ素子をオフにするだけで、上記第１の制御を容易に行うことができる。
【００４０】
また、上記実施形態によれば、上記制御部が、上記第１のスイッチ素子をオフ、上記第２のスイッチ素子をオフ、上記第３のスイッチ素子をオンにすることによって、上記転送トランジスタのゲートを容易に高インピーダンスに維持することができる。したがって、この状態で、上記制御部が、上記電荷検出部の電位を適切に調整することにより、容易に第２の制御を行うことができる。
【００４１】
また、一実施形態の増幅型固体撮像装置は、上記制御装置が、上記転送トランジスタのゲートに一端が接続されると共に、上記第１のゲート電圧以下の電圧が他端から出力されることを阻止する電圧出力阻止回路を備える。
【００４２】
上記実施形態によれば、上記第１のゲート電圧以下の電圧が上記他端から出力されることを阻止する電圧出力阻止回路を備えているので、上記第１のゲート電圧よりも大きな電圧が上記他端から出力されることがなくて、上記電圧出力阻止回路の上記他端側で誤作動が発生することを防止できる。
【００４３】
また、一実施形態の増幅型固体撮像装置は、上記画素部が複数マトリクス状に配列された受光領域が形成され、上記増幅装置は、入力側が上記転送トランジスタの出力側に接続されると共に、出力側が出力信号線に接続されたスイッチトキャパシタアンプであり、上記制御装置は、上記画素部の夫々において、上記光電変換素子からの信号を上記転送トランジスタを介して上記スイッチトキャパシタアンプ部で読み出す制御を繰り返す。
【００４４】
上記実施形態によれば、電荷電圧変換ゲインを、上記各転送トランジスタの出力側となる電荷検出部容量ではなく、上記スイッチトキャパシタアンプ部入出力間に挿入された容量で決定することができる。したがって、例えば、上記駆動信号線と上記電荷検出部との間に第１のキャパシタンスを挿入して上記電荷検出部の容量が増大したとしても電荷電圧変換ゲインが低下することを防止できる。
【発明の効果】
【００４５】
本発明の増幅型固体撮像装置によれば、制御装置が、電荷蓄積動作の間において、転送トランジスタのゲート電圧を、信号電荷を光電変換素子から電荷検出部に転送しないようにする第１のゲート電圧に制御する第１の制御と、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧よりも上記信号電荷を上記電荷検出部に行くにくくする第２のゲート電圧に制御する第２の制御とを複数回繰り返すので、上記第２の制御によって上記転送トランジスタのゲートチャネル領域にピンニング層を繰り返し生成することができて、暗電流発生に支配的な半導体表面のエネルギー準位を、略常時ピンニング電荷で埋めつくす（トラップする）ことができる。したがって、このエネルギー準位を不活性化することができて、暗電流の発生を防止でき、非常なる低ノイズ化を実現でき、高画質の画像を得ることができる。
【００４６】
また、本発明の増幅型固体撮像装置によれば、負電源（負電源生成回路）を用いずに非常なる低ノイズ化を実現できて、構造が複雑になることもない。
【発明を実施するための最良の形態】
【００４７】
以下、本発明を図示の形態により詳細に説明する。
【００４８】
図１（Ａ）は、本発明の一実施形態の増幅型固体撮像装置の一部を示す回路図である。
【００４９】
この増幅型固体撮像装置は、画素部１０と、制御装置１５とを備える。
【００５０】
上記画素部１０は、光電変換素子の一例としての埋め込み型のフォトダイオード１と、転送部２と、増幅装置３と、リセット部４と、選択部５と、第１のキャパシタンスとしてのプルダウン容量６と、出力信号線７と、駆動信号線８と、転送信号線９とを備える。
【００５１】
上記転送部２は、転送トランジスタからなっており、フォトダイオード１の信号電荷の一例としての電子を検出部ＦＤへ転送するようになっている。また、上記増幅装置３は、転送部２からの信号を増幅するようになっており、リセット部４は、検出部ＦＤをリセット電圧ＶＲにリセットするようになっている。また、上記選択部５は、増幅装置３からの信号の読み出しを選択するようになっており、プルダウン容量６は、検出部ＦＤの電位を駆動信号線８からの信号によりプルダウンするための容量である。また、上記出力信号線（垂直信号線）７は、選択部５で読み出された信号を伝送するようになっており、転送信号線９は、転送部２へ転送信号を印加するようになっている。
【００５２】
また、上記検出部ＦＤと転送信号線９の間には第２のキャパシタンスとしての降圧容量１１が挿入されている。これは図１に示すように、転送トランジスタ２のゲート／ソース間容量であってもよいし、別に形成したものであってもよい。また、φＴＸ、φＰＵは、夫々、転送部２、駆動信号線８に印加される信号である。尚、全ての画素毎にこれら全ての要素を含む必要は無い。
【００５３】
上記制御装置１５は、駆動回路部２０と駆動部３０とを備える。駆動回路部２０は、転送信号線９を介して転送部２へ与える転送信号を発生する転送信号発生回路であり、制御部３０は、図１（Ａ）に示した構成において、各部の動作を実現するために必要となる駆動信号を供給する制御部である。
【００５４】
図１（Ｂ）は、図１（Ａ）の動作を説明するタイミング図である。
【００５５】
尚、図１（Ｂ）において、φＴＸ（ｉ）は、ｉ番目の画素の転送トランジスタのゲートに印加する駆動パルスを示し、φＰＤ（ｉ）は、ｉ番目の画素の検出部に印加するプルダウン信号パルスを示す。
【００５６】
上記φＴＸ（ｉ）は、図１（Ｂ）に示すように、一度ハイレベルＶＨとなり、このときフォトダイオード１に電荷蓄積された信号電荷（電子）が、電荷検出部ＦＤへ転送され、読み出し動作が行われる。その後、駆動パルスφＴＸ（ｉ）は、ローレベルＶ０となり、次のフレームの読み出し動作が行われるまで、フォトダイオード１で電荷蓄積動作が行われる。この電荷蓄積動作の間、駆動パルスφＴＸ（ｉ）は、図１（Ｂ）に示すように、一つの水平走査期間（１Ｈ）周期で、長時間側の第１のローレベルＶ０と短時間側の第２のローレベルＶＬとの間で周期的に変動するようになっている。φＴＸ（ｉ）をローレベルＶ０にする制御、すなわち、転送トランジスタ２（図１（Ａ）参照）のゲート電圧を第１のゲート電圧であるＶ０にする制御は、第１の制御に相当している。また、φＴＸ（ｉ）を第２のローレベルＶＬにする制御、すなわち、転送トランジスタ２（図１（Ａ）参照）のゲート電圧を第２のゲート電圧であるＶＬにする制御は、第２の制御に相当している。
【００５７】
第２のローレベル期間は、水平ブランキング期間に含まれている。第２のローレベルは、駆動信号線８からのプルダウン信号φＰＤ（ｉ）で駆動される。
【００５８】
図２は、上記埋め込み型フォトダイオードの断面構成図である。以下に、図２を用いて図１に示した埋め込み型フォトダイオードの効果を説明することにする。尚、図２において、図１１と同じ記号は同じ内容を表すものとする。
【００５９】
図２において、電荷蓄積期間においては、フォトダイオードのＮ型光電変換蓄積部１０２からその下側のＰ型基板１０１に向かい空乏領域（破線で示す）が広がることになる。また、φＴＸが第１のローレベルＶ０では、空乏領域の一部は転送ゲート１０６下のチャネル領域に達することになる。しかしながら、１Ｈ周期で第２のローレベルＶＬに降圧されるため、この期間では転送ゲート１０６下のチャネル領域にピンニング層が形成される。
【００６０】
詳細には、半導体とその酸化膜との界面には界面準位が存在するが、ピンニング層が形成されると、ピンニング電荷が、上記界面準位を短時間でトラップし、その後、ピンニング電荷は、長時間かけて放出される（暗電流発生に支配的なバンドギャップの中央付近のエネルギー準位ほど、放出時定数は長くなる。）。
【００６１】
したがって、上記のような周期的ピンニング層形成により、暗電流発生に寄与する界面準位は常時トラップされた状態を維持することが可能となる。即ち、該チャネル領域の半導体表面は不活性化され、暗電流発生が抑えられる。これにより、暗時ノイズが抑えられ、高画質を達成することが可能となる。
【００６２】
更に、図１（Ｂ）に示すように、転送ゲートは大部分の期間は第１のローレベルＶ０に保持されており、転送ゲート１０６下のチャネル領域が完全に閉じた状態になることがない。したがって、Ｎ型光電変換蓄積部１０２に過大光が入射し過剰な電荷が発生しても、この過剰電荷を、転送トランジスタ２、電荷検出部ＦＤ、リセット部４を介してリセットドレインＶＲへ逃がすことができて（図１参照）、過剰電圧が、基板へ進入することを防止できる。したがって、画素部に特別な構造を持ち込まなくても、過剰電圧が周辺の画素まで広がって大きなブルーミング現象を起こすことを効率的に防止できて、過剰電荷のオーバーフロー対策を簡単安価に実現できる。
【００６３】
図３は、上記駆動回路部２０の一実施例を模式的に示す回路図である。
【００６４】
上記駆動回路部２０は、３つの状態を選択できるように構成される。詳細には、駆動回路部２０は、転送部２をオン状態とするハイレベルＶＤ状態（第１の状態）と、転送部２をオフとし第１のローレベルとするＧＮＤ状態（第２の状態）と、転送部２をオフにしたまま、転送部２のゲートを高インピーダンス状態とするＨｉＺ状態（第３の状態）とを選択できるように構成されている。
【００６５】
ＧＮＤ状態からＨｉＺ状態に移った後、駆動信号線８にローレベルに変化するパルスを印加することによって、駆動信号線８と降圧容量１１を介して接続されている検出部ＦＤの電位を、第１のローレベルより一層低い第２のローレベルへ変化させるようにする。これにより、上記転送トランジスタのゲートを、第１のローレベルとなる期間の後、電位がより低い第２のローレベルにすることができて、上記転送トランジスタのゲートを負電圧まで降圧させる。そして、この期間に、転送部２のゲート下のチャネル領域にピンニング層を形成するようにする。
【００６６】
図４は、上記駆動回路部２０の一実施例を具体的に示す回路図である。詳細には、図４（Ａ）は、第１の状態を表し、図４（Ｂ）は、第２の状態を表し、図４（Ｃ）は、第３の状態を表したものである。図４において、２１は、Ｐ型ＭＯＳトランジスタを示し、２２、２３および２４は、制御部３０（図１（Ａ）参照）が出力するパルスφ１、φ２およびφ３により駆動される第１、第２および第３のスイッチ素子を示している。
【００６７】
図４（Ａ）、（Ｂ）および（Ｃ）に示すように、Ｐ型ＭＯＳトランジスタ２１の第１の端子であるソース端子は、転送トランジスタ２（図１参照）のゲートに接続されている。上記第１のスイッチ素子２２は、Ｐ型ＭＯＳトランジスタ２１のゲート端子と電源ＶＤとの間をオン（導通）またはオフ（非導通）に切り替えるようになっている。また、上記第２のスイッチ素子２３は、Ｐ型ＭＯＳトランジスタ２１の第２の端子であるドレイン端子とグランドとの間をオン（導通）またはオフ（非導通）に切り替えるようになっている。また、上記第３のスイッチ素子２４は、Ｐ型ＭＯＳトランジスタ２１のゲート端子とＰ型ＭＯＳトランジスタ２１のソース端子との間をオン（導通）またはオフ（非導通）に切り替えるようになっている。
【００６８】
図５は、図４の各状態での動作を説明するタイミング図である。
【００６９】
以下に、図４および図５を用いて、上記画素部の動作を説明することにする。
【００７０】
図５において、期間Ｔ１においては、φ１がハイレベル（オン）、φ２がローレベル（オフ）、φ３がハイレベル（オン）となっており、図４（Ａ）の状態になっている。このとき、駆動回路部２０の出力はＶＤ端子と直結され、信号φＴＸは、ハイレベル（ＶＨ）に設定される。
【００７１】
期間Ｔ２においては、φ１がハイレベル（オン）、φ２がハイレベル（オン）、φ３がローレベル（オフ）となっており、図４（Ｂ）の状態になっている。このとき、駆動回路部２０の出力は、ＶＤ端子とは切り離されると共に、Ｐ型ＭＯＳトランジスタは、オンとなって駆動する。そして、その入力側がＧＮＤとなり、駆動回路部２０の出力、すなわち、信号φＴＸは、第１のローレベル（Ｖ０）に設定される。すなわち、上記転送トランジスタ２（図１（Ａ）参照）のゲート電圧が第１のゲート電圧であるＶ０に制御される。
【００７２】
第１の期間としての期間Ｔ３においては、φ１がローレベル（オフ）、φ２がローレベル（オフ）、φ３がハイレベル（オン）となっており、図４（Ｃ）の状態になっている。このとき、駆動回路部２０の入力側はオープンとなっており、どこにも接続されない状態になっている。また、駆動回路部２０の出力側は、Ｐ型ＭＯＳトランジスタのゲートとソースとが接続された状態になる。この場合、Ｐ型ＭＯＳトランジスタがエンハンスメント型であれば、ソース電位が通常時用いられる電源電圧より高くなっても、ソースとゲートとの間に電流が流れず、オフ状態を保持することになる。このため、駆動回路部２０の出力側が高インピーダンス状態に設定されることになる。
【００７３】
図５に示すように、上記駆動回路部２０の出力側が高インピーダンス状態である期間Ｔ３において、制御部３０（図１（Ａ）参照）が駆動信号線８に印加するパルスφＰＤの電位を第２の期間である期間ＴＰＤの間低下させることにより、転送信号線９の電位（φＴＸの電位）を、降圧容量１１を介して第１のローレベルＶ０から第２のローレベルＶＬまで降圧させるようになっている。すなわち、上記転送トランジスタ２（図１（Ａ）参照）のゲート電圧を、第２のゲート電圧であるＶＬに制御する。
【００７４】
上記期間Ｔ２、および、期間Ｔ３における期間ＴＰＤ以外の期間（転送信号線９の電位がＶ０に設定されている間）においては、第１の制御が行われており、期間ＴＰＤにおいては、第２の制御が行われている。
【００７５】
図６は、図３に示した駆動回路部２０の他の実施例を具体的に示す回路図である。図６において、２５は、駆動部３０からのパルスφ５によって駆動されるスイッチ素子であり、２６は、駆動部３０からのパルスφ６によって駆動させるスイッチ素子である。また、２７は、第１のローレベル以下の電圧を阻止する電圧出力阻止回路である。また、図７は、パルスφ５、パルスφ６およびパルスφＴＸの動作タイミングを示す図である。
【００７６】
以下に、図６および図７を用いて、駆動回路部２０の動作を説明することにする。
【００７７】
図７に示すように、期間Ｔ１においては、φ５がハイレベル（オン）になると共に、φ６がローレベル（オフ）となる。そして、駆動回路部２０の出力が、ＶＤ端子と直結されて、φＴＸがハイレベル（ＶＨ）となる。また、期間Ｔ２においては、φ５がローレベル（オフ）となると共に、φ６がハイレベル（オン）となる。そして、駆動回路部２０の出力が、ＶＤ端子と切り離される一方、電圧出力阻止回路２７の入力側がＧＮＤと接続させることにより、駆動回路部２０の出力が、接地電圧ＧＮＤ、すなわち、第１のローレベル（Ｖ０）となる。すなわち、上記転送トランジスタ２（図１（Ａ）参照）のゲート電圧が第１のゲート電圧であるＶ０に制御される。
【００７８】
第１の期間としての期間Ｔ３においては、φ５がローレベル（オフ）となると共に、φ６がローレベル（オフ）となっている。この時、駆動回路部２０の入力側はどこにも接続されずにオープンとなり、駆動回路部２０の出力側が、電流が流れない高インピーダンス状態に設定させる。駆動回路部２０の出力側が高インピーダンス状態である期間Ｔ３において、制御部３０（図１参照）が駆動信号線８に印加するパルスφＰＤの電位を、第２の期間である期間ＴＰＤの間低下させることによって、駆動信号線８と降圧容量１１を介して接続している転送信号線９の電位を、ＧＮＤ、すなわち、第１のローレベル（Ｖ０）から負電圧である第２のローレベル（ＶＬ）まで降圧させるようになっている。すなわち、上記転送トランジスタ２（図１（Ａ）参照）のゲート電圧を、第２のゲート電圧であるＶＬに制御するようになっている。
【００７９】
上記電圧出力阻止回路２７は、上記駆動回路部２０の出力側と接地端子ＧＮＤとの間に配置されており、第１のローレベル（ＧＮＤ）以下の電圧を阻止するようになっている。このようにして、上記期間Ｔ３において、上記転送トランジスタのゲート電圧をＧＮＤより低い第２のローレベルに降圧する際、上記第２のローレベル電圧がＧＮＤを与えるスイッチ素子２６に誤動作を引き起こすことを防止するようになっている。
【００８０】
図８は、本発明の他の実施形態の画素部４０を示す図である。
【００８１】
図８に示す画素部４０は、増幅装置と電荷電圧変換部の構成が、図１（Ａ）に示す画素部１０と異なっている。画素部４０は、光電変換素子としての埋め込み型のフォトダイオード４１と、このフォトダイオード４１の信号電荷（電子）を検出部ＦＤへ転送する転送部４２と、増幅装置からの信号読み出しを選択する選択部４５と、検出部ＦＤの電位を駆動信号線４８からの信号によりプルダウンするための第１のキャパシタンスとしての容量４６と、選択部４５で読み出された信号を伝送する出力信号線４７と、転送部４２へ転送信号φＴＸを印加する転送信号線４９とを備えている。
【００８２】
また、画素部４０においては、転送トランジスタの出力側に入力側が接続され、出力側が選択部４５に接続されたスイッチトキャパシタアンプ部が設けられている。このスイッチトキャパシタアンプ部は、反転アンプ５２と、その入出力間に接続された信号蓄積容量４３と、リセット部４４とから成っている。反転アンプ５２のゲインが十分高い場合、フォトダイオードから転送部４２を介して転送された信号電荷（電子）が、信号蓄積容量４３に蓄積されるようになっている。すなわち、電荷電圧変換ゲインは信号蓄積容量４３と相関関係がある（信号蓄積容量４３で決まる）一方、転送トランジスタの出力側容量には依存しないようになっている。このため、上記転送信号線４９の電位を降圧するため、検出部ＦＤの電位を駆動信号線４８からの信号によりプルダウンするための容量４６、および、検出部ＦＤと転送信号線４９の間の第２のキャパシタンスとしての容量５１が挿入され、検出部ＦＤ容量が増大しても、電荷電圧変換ゲインが低下しないようにしている。
【００８３】
なお、上記実施形態では、信号電荷として電子を採用したが、この発明では、フォトダイオード、ＭＯＳトランジスタ、各不純物層、駆動電圧等、全ての極性を反対にして、信号電荷として正孔を採用しても良いことは勿論である。
【図面の簡単な説明】
【００８４】
【図１】図１（Ａ）は、本発明の一実施形態の増幅型固体撮像装置の一部を示す回路図であり、図１（Ｂ）は、図１（Ａ）に示す増幅型固体撮像装置の動作を説明するタイミング図である。
【図２】図２は、上記増幅型固体撮像装置が備える埋め込み型フォトダイオードの断面構成図である。
【図３】上記増幅型固体撮像装置が備えることができる駆動回路部の一実施例を模式的に示す回路図である。
【図４】上記増幅型固体撮像装置が備えることができる駆動回路部の一実施例を具体的に示す回路図である。
【図５】図４に示す駆動回路部の動作を説明するタイミング図である。
【図６】上記増幅型固体撮像装置が備えることができる駆動回路部の他の実施例を具体的に示す回路図である。
【図７】図６に示す駆動回路部を採用した場合における、種々の駆動パルスの動作タイミングを示す図である。
【図８】本発明の他の実施形態の画素部を示す図である。
【図９】従来のＡＰＳ型イメージセンサの一画素部を示す図である。
【図１０】従来のＡＰＳ型イメージセンサにおける種々の駆動パルスの動作タイミングを示す図である。
【図１１】従来の埋め込み型フォトダイオードの断面構成図を示す図ある。
【図１２】従来の第２の埋め込み型フォトダイオードにおける種々の駆動パルスの動作タイミングを示す図である。
【符号の説明】
【００８５】
１,４１  フォトダイオード
２,４２  転送部
３  増幅装置
４,４４  リセット部
５,４５  選択部
６  プルダウン容量
７,４７  出力信号線
８,４８  駆動信号線
９,４９  転送信号線
１０,４０  画素部
１１  降圧容量
１５  制御装置
２０  駆動回路部
２１  Ｐ型ＭＯＳトランジスタ
２２  第１のスイッチ素子
２３  第２のスイッチ素子
２４  第３のスイッチ素子
２７  電圧出力阻止回路
３０  制御部
４３  信号蓄積容量
【図１】
2006042121.tif 000003
【図２】
2006042121.tif 000004
【図３】
2006042121.tif 000005
【図４】
2006042121.tif 000006
【図５】
2006042121.tif 000007
【図６】
2006042121.tif 000008
【図７】
2006042121.tif 000009
【図８】
2006042121.tif 000010
【図９】
2006042121.tif 000011
【図１０】
2006042121.tif 000012
【図１１】
2006042121.tif 000013
【図１２】
2006042121.tif 000014