(57)【要約】【課題】インバータに対する二相ＰＷＭ制御の長所を十分生かした状態で、インバータに対する制御精度を大幅に向上する。【解決手段】各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが、三角波搬送波信号ＶCの振幅値の近傍に予め定められた不感帯領域に含まれるか否を判定する不感帯判定部９ａ，９ｂ，９ｃを設けている。  そして、各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれていない期間においては、インバータ４は各二相基準電圧信号ＶU2、ＶV2、ＶW2を用いた「二相ＰＷＭ制御」され、各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれる期間においては、インバータ４は三相基準電圧信号ＶU3、ＶV3、ＶW3を用いた「三相ＰＷＭ制御」される。【選択図】      図１
2006042481.tif 000002
【特許請求の範囲】
【請求項１】
直流を三相交流に変換するＰＷＭ型のインバータを三相ＰＷＭ制御するゲート制御信号を生成するための、互いに位相が１２０°異なる３つの三相基準電圧信号を発生する基準電圧発生部と、
この基準電圧発生部で発生された各三相基準電圧信号を、前記インバータを二相ＰＷＭ制御するゲート制御信号を生成するための二相基準電圧信号にそれぞれ変換する３つの二相制御変換部と、
周波数が前記各三相基準電圧信号及び各二相基準電圧信号の周波数より格段に高く、かつ前記各基準電圧信号の振幅値に近似した振幅値を有する三角波搬送波信号を発生する搬送波発生部と、
前記各二相基準電圧信号の信号レベルが、前記三角波搬送波信号の振幅値の近傍に予め定められた不感帯領域に含まれるか否を判定する不感帯判定部と、
前記各二相基準電圧信号の信号レベルが前記不感帯領域に含まれていない期間において前記各二相基準電圧信号を選択し、前記各二相基準電圧信号の信号レベルが前記不感帯領域に含まれている期間において前記各三相基準電圧信号を選択する基準電圧信号選択部と、
前記基準電圧信号選択部で選択された各二相基準電圧信号又は各三相基準電圧信号の信号レベルと前記三角波搬送波信号の信号レベルとの大小を比較し、比較結果を前記各ゲート制御信号として前記インバータに印加する比較部と
を備えたインバータ制御装置。
【請求項２】
前記不感帯判定部は、前記不感帯領域が前記信号レベルに対してヒステリシス特性を有している条件で、前記信号レベルが前記不感帯領域に含まれるか否の判定を行う請求項１記載のインバータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流を三相交流に変換するＰＷＭ（パルス幅変調）型のインバータの動作を制御するインバータ制御装置に関する。
【背景技術】
【０００２】
直流を三相交流に変換するＰＷＭ（パルス幅変調）型のインバータは、例えば、複数のスイッチング素子を三相ブリッジ接続した構成を有しており、三相交流モータの電源、周波数変換装置として使用される。このＰＷＭ（パルス幅変調）型のインバータにおいては、各スイッチング素子に対する導通（オン）時間及び導通（オン）タイミングを制御することによって、インバータから出力される三相交流の波形及び周波数を一定範囲内において任意に設定可能である。
【０００３】
このようなＰＷＭ（パルス幅変調）型のインバータの動作を制御するインバータ制御装置は、例えば、図５に示すように構成されている（特許文献１参照）。
【０００４】
基準電圧発生部１は、図６のタイムチャートに示すように、互いに位相が１２０°異なる正弦波形を有する３つの三相基準電圧信号ＶU3、ＶV3、ＶW3を発生して、それぞれ次の比較部２ａ、２ｂ、２ｃへ送出する。搬送波発生部３は、図６のタイムチャートに示すように、周波数が各三相基準電圧信号ＶU3、ＶV3、ＶW3の周波数より格段に高く、かつ振幅ＡCが各三相基準電圧信号ＶU3、ＶV3、ＶW3の振幅ＡVにほぼ等しい三角波搬送波信号ＶCを発生して、各比較部２ａ、２ｂ、２ｃへ送出する。
【０００５】
各比較部２ａ、２ｂ、２ｃは、それぞれ、自己に入力された三相基準電圧信号ＶU3、ＶV3、ＶW3の信号レベルＸVと三角波搬送波信号ＶCの信号レベルＸCとの大小を比較し、比較結果をそれぞれ複数のパルス波形からなる各ゲート制御信号ＧU3、ＧV3、ＧW3としてインバータ４に印加する。各ゲート制御信号ＧU3、ＧV3、ＧW3を構成する各パルス波形のパルス幅Ｗは、結果的に対応する三相基準電圧信号ＶU3、ＶV3、ＶW3の信号レベルに対応している。
【０００６】
インバータ４の３つ（３相）のスイッチング素子は、各ゲート制御信号ＧU3、ＧV3、ＧW3でオン／オフ制御される。その結果、インバータ４は直流電源５から入力された直流電圧を、三相交流電圧Ｕ、Ｖ、Ｗに変換して三相交流モータ６へ供給する。
【０００７】
図５に示す三相基準電圧信号ＶU3、ＶV3、ＶW3を用いてＰＷＭ（パルス幅変調）型のインバータ４を制御する制御手法を一般に「三相ＰＷＭ制御」と称する。
【０００８】
一方、インバータ４の負荷が、三相交流モータ６のように、各相電圧Ｕ、Ｖ、Ｗの波形が重要でなくて、相間電圧波形が重要な場合は、インバータ４の３つ（３相）のスイッチング素子のうち、１つ（１相）のスイッチング素子を交代で休止させ、常時、２つの（２相）のスイッチング素子でＰＷＭ制御を行う「二相ＰＷＭ制御」が実用化されている（特許文献１参照）。
【０００９】
図７は二相ＰＷＭ制御手法が採用されたインバータ制御装置の概略構成図である。このインバータ制御装置においては、基準電圧発生部１と各比較器２ａ、２ｂ、２ｃとの間に３つの二相制御変換部７ａ、７ｂ、７ｃが介挿されている。
【００１０】
各二相制御変換部７ａ、７ｂ、７ｃは、基準電圧発生部１で発生された各三相基準電圧信号ＶU3、ＶV3、ＶW3を、インバータ４を二相ＰＷＭ制御するゲート制御信号ＧU2、ＧV2、ＧW2を比較部２ａ、２ｂ、２ｃで生成するための各二相基準電圧信号ＶU2、ＶV2、ＶW2にそれぞれ変換する。搬送波発生部３は、図８のタイムチャートに示すように、周波数が各三相基準電圧信号ＶU3、ＶV3、ＶW3の周波数より格段に高く、かつ振幅ＡCが各二相基準電圧信号ＶU2、ＶV2、ＶW2の振幅ＡBより若干小さい三角波搬送波信号ＶCを発生して、各比較部２ａ、２ｂ、２ｃへ送出する。
【００１１】
各三相基準電圧信号ＶU3、ＶV3、ＶW3と各二相基準電圧信号ＶU2、ＶV2、ＶW2との関係を、図８に示す三相基準電圧信号ＶU3の波形と二相基準電圧信号ＶU2の波形と三角波搬送波信号ＶCの波形とを用いて説明する。
【００１２】
二相基準電圧信号ＶU2の信号レベルＤは、三相基準電圧信号ＶU3における３６０°（２π）、１周期内における６０°〜１２０°の間は振幅ＡBに対応する最大値（Ｄmax）一定値を維持し、２４０°〜３００°の間は振幅ＡBに対応する最小値（Ｄmin）一定値を維持する。二相基準電圧信号ＶU2の６０°〜１２０°の最大値（Ｄmax）期間、及び２４０°〜３００°の最小値（Ｄmin）期間以外の各期間は、三相基準電圧信号ＶU3における信号レベルに応じて、三角波搬送波信号ＶCの振幅ＡC範囲内において信号レベルＤが変化する。
【００１３】
比較部２ａは、自己に入力された二相基準電圧信号ＶU2の信号レベルＤと三角波搬送波信号ＶCの信号レベルＸCとの大小を比較し、比較結果をそれぞれ複数のパルス波形からなるゲート制御信号ＧU2としてインバータ４に印加する。
【００１４】
図８に示すように、二相基準電圧信号ＶU2の６０°〜１２０°の最大値（Ｄmax）期間の信号レベルは三角波搬送波信号ＶCの信号レベルＸC（＝振幅ＡC）を超えているので、その期間のゲート制御信号ＧU2はＨレベル（オンレベル）を維持する。また、二相基準電圧信号ＶU2の２４０°〜３００°の最小値（Ｄmin）期間の信号レベルは三角波搬送波信号ＶCの信号レベル−ＸC（＝振幅ＡC）を下回るので、その期間のゲート制御信号ＧU2はＬレベル（オフレベル）を維持する。その他の期間は、ゲート制御信号ＧU2を構成する各パルス波形のパルス幅Ｗは、ほぼ対応する二相基準電圧信号ＶU2の信号レベルに対応して変化する。
【００１５】
このように、各比較部２ａ、２ｂ、２ｃは、それぞれ、自己に入力された二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤと三角波搬送波信号ＶCの信号レベルＸCとの大小を比較し、比較結果をそれぞれ複数のパルス波形からなる図９に示す各ゲート制御信号ＧU2、ＧV2、ＧW2としてインバータ４に印加する。各ゲート制御信号ＧU2、ＧV2、ＧW2は、１２０°おきに、６０°分だけＨレベル（オンレベル）又はＬレベル（オフレベル）期間が交互に現れる。
【００１６】
インバータ４の３つ（３相）のスイッチング素子は、各ゲート制御信号ＧU2、ＧV2、ＧW2でオン／オフ制御される。その結果、インバータ４は直流電源５から入力された直流電圧を、三相交流電圧Ｕ、Ｖ、Ｗに変換して三相交流モータ６へ供給する。この場合、インバータ４の３つ（３相）のスイッチング素子のうちの１つ（１相）のスイッチング素子がスイッチング動作を休んでいることになる。したがって、インバータ４の各スイッチング素子におけるスイッチング回数を低減でき、スイッチング損失の低減化と各スイッチング素子の長寿命化を図ることができる。
【特許文献１】特開平９―１４９６６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら図７に示す二相ＰＷＭ制御手法が採用されたインバータ制御装置においてもまだ解消すべき次のような課題があった。
【００１８】
すなわち、図１０の拡大図で示すように、二相基準電圧信号ＶU2が三角波搬送波信号ＶCにおける三角波形の頂点近傍位置で上方から下方へ交差すると、ごく短時間のうちに、二相基準電圧信号ＶU2が下方から上方へ交差する。その結果、二相基準電圧信号ＶU2と三角波搬送波信号ＶCとの比較結果であるゲート制御信号ＧU2を構成するパルス波形のパルス幅Ｔａは非常に狭くなる。
【００１９】
ゲート制御信号ＧU2を構成するパルス波形のパルス幅Ｔａは、インバータ４の例えばＩＧＢＴ等で形成された各スイッチング素子のオン時間、又はオフ時間に相当する。ＩＧＢＴ等で形成された各スイッチング素子は、ゲート端子にオン信号が入力した時刻からスイッチング素子の応答特性で定まる一定の応答時間経過後に、実際に導通状態に移行する。
【００２０】
したがって、この一定の応答時間が経過する前に、オン信号を解除（立ち下げる）と、該当スイッチング素子は非導通状態から全く導通状態へ移行することはない。すなわち、ゲート制御信号ＧU2を構成するパルス波形のパルス幅Ｔａが一定以上狭くなると、スイッチング素子はオンされない。
【００２１】
同様に、二相基準電圧信号ＶU2が三角波搬送波信号ＶCにおける三角波形の最下点近傍位置で下方から上方へ交差すると、ごく短時間のうちに、二相基準電圧信号ＶU2が上方から下方へ交差する。その結果、二相基準電圧信号ＶU2と三角波搬送波信号ＶCとの比較結果であるゲート制御信号ＧU2を構成するパルス波形のパルス幅Ｔａは非常に狭くなる。
【００２２】
このように、ゲート制御信号ＧU2を構成するパルス波形のパルス幅Ｔａが一定以上狭くなると、スイッチング素子はオフされない。
【００２３】
このように、スイッチング素子が正常にオン、オフ動作しないパルス幅Ｔａ（＝ＴOT）が発生する二相基準電圧信号ＶU2の信号レベルＤの領域である不感帯領域が発生する問題が発生する。したがって、二相基準電圧信号ＶU2、ＶV2、ＶW2の各信号レベルＤが前述した不感帯領域に含まれる状態においては、インバータ４は無制御状態になる。
【００２４】
例えば、図８の二相基準電圧信号ＶU2においては、各波形の頂点部分８ａ、及び各波形の最下点部分８ｂが不感帯領域に含まれる。この各波形の頂点部分８ａ、及び各波形の最下点部分８ｂは、三相基準電圧信号ＶU3の波形における０レベルラインを横切る０、π、２πの位相を含む位置に相当する。
【００２５】
本発明はこのような事情に鑑みてなされたものであり、自動的に不感帯領域が外され、インバータが無制御状態になることが未然に防止され、インバータの各スイッチング素子におけるスイッチング回数を低減でき、スイッチング損失の低減化と各スイッチング素子の長寿命化を図るという、インバータに対する二相ＰＷＭ制御の長所を十分生かした状態で、インバータに対する制御精度を大幅に向上できるインバータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上記課題を解消するために、本発明のインバータ制御装置においては、直流を三相交流に変換するＰＷＭ型のインバータを三相ＰＷＭ制御するゲート制御信号を生成するための、互いに位相が１２０°異なる３つの三相基準電圧信号を発生する基準電圧発生部と、この基準電圧発生部で発生された各三相基準電圧信号を、インバータを二相ＰＷＭ制御するゲート制御信号を生成するための二相基準電圧信号にそれぞれ変換する３つの二相制御変換部と、周波数が各三相基準電圧信号及び各二相基準電圧信号の周波数より格段に高く、かつ各基準電圧信号の振幅値に近似した振幅値を有する三角波搬送波信号を発生する搬送波発生部と、各二相基準電圧信号の信号レベルが、三角波搬送波信号の振幅値の近傍に予め定められた不感帯領域に含まれるか否を判定する不感帯判定部と、各二相基準電圧信号の信号レベルが不感帯領域に含まれていない期間において各二相基準電圧信号を選択し、各二相基準電圧信号の信号レベルが不感帯領域に含まれている期間において各三相基準電圧信号を選択する基準電圧信号選択部と、基準電圧信号選択部で選択された各二相基準電圧信号又は各三相基準電圧信号の信号レベルと三角波搬送波信号の信号レベルとの大小を比較し、比較結果を各ゲート制御信号としてインバータに印加する比較部とを備えている。
【００２７】
このように構成されたインバータ制御装置においては、各二相基準電圧信号の信号レベルが三角波搬送波信号の振幅値の近傍に予め定められた不感帯領域に入ると、比較部には、二相基準電圧信号に代えて、正弦波形を有した三相基準電圧信号が入力される。各二相基準電圧信号が不感帯領域に入る範囲に相当する三相基準電圧信号の位相範囲の信号レベルは前述したように非常に小さいので、不感帯領域の問題は生じない。
【００２８】
このように、各二相基準電圧信号の信号レベルが不感帯領域に含まれていない期間においては、インバータは各二相基準電圧信号を用いた「二相ＰＷＭ制御」され、各二相基準電圧信号の信号レベルが不感帯領域に含まれる期間においては、インバータは三相基準電圧信号を用いた「三相ＰＷＭ制御」される。
【００２９】
また、別の発明は、上述した発明のインバータ制御装置において、不感帯判定部は、不感帯領域が信号レベルに対してヒステリシス特性を有している条件で、信号レベルが不感帯領域に含まれるか否の判定を行う。
【００３０】
このように不感帯領域にヒステリシス特性を持たせているので、「二相ＰＷＭ制御」と「三相ＰＷＭ制御」との切換時におけるハンチング発生が未然に防止できる。
【発明の効果】
【００３１】
本発明のインバータ制御装置においては、各二相基準電圧信号の信号レベルが不感帯領域に含まれていない期間においては、インバータは各二相基準電圧信号を用いた「二相ＰＷＭ制御」され、各二相基準電圧信号の信号レベルが不感帯領域に含まれる期間においては、インバータは三相基準電圧信号を用いた「三相ＰＷＭ制御」される。
【００３２】
したがって、自動的に不感帯領域が外され、インバータが無制御状態になることが未然に防止され、インバータの各スイッチング素子におけるスイッチング回数を低減でき、スイッチング損失の低減化と各スイッチング素子の長寿命化を図るという、インバータに対する二相ＰＷＭ制御の長所を十分生かした状態で、インバータに対する制御精度を大幅に向上できる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の一実施形態を図面を用いて説明する。
【００３４】
図１は、本発明の一実施形態に係わるインバータ制御装置の概略構成を示すブロック図である。図５、図７に示す従来のインバータ制御装置と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００３５】
基準電圧発生部１は、互いに位相が１２０°異なる正弦波形を有する３つの三相基準電圧信号ＶU3、ＶV3、ＶW3を発生して、それぞれ次の二相制御変換部７ａ、７ｂ、７ｃへ送出する。各二相制御変換部７ａ、７ｂ、７ｃは、基準電圧発生部１で発生された各三相基準電圧信号ＶU3、ＶV3、ＶW3を、インバータ４に対して二相ＰＷＭ制御するゲート制御信号ＧU2、ＧV2、ＧW2を比較部２ａ、２ｂ、２ｃで生成するための各二相基準電圧信号ＶU2、ＶV2、ＶW2にそれぞれ変換する。
【００３６】
各二相制御変換部７ａ、７ｂ、７ｃは変換した各二相基準電圧信号ＶU2、ＶV2、ＶW2を各不感帯判定部９ａ、９ｂ、９ｃへ送出する。搬送波発生部３は、周波数が各三相基準電圧信号ＶU3、ＶV3、ＶW3の周波数より格段に高く、かつ振幅ＡCが各二相基準電圧信号ＶU2、ＶV2、ＶW2の振幅ＡBより若干小さい三角波搬送波信号ＶCを発生して、各比較部２ａ、２ｂ、２ｃへ送出する。
【００３７】
なお、各二相基準電圧信号ＶU2、ＶV2、ＶW2の波形と三相基準電圧信号ＶU3、ＶV3、ＶW3の波形と三角波搬送波信号ＶCの波形との関係は図８に示した通りである。
【００３８】
各不感帯判定部９ａ、９ｂ、９ｃは、図３に示すように、各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが、三角波搬送波信号ＶCの振幅値ＡCの近傍に予め定められた不感帯領域（ＶH、ＶL、〜ＶA）に含まれるか否を判定し、不感帯領域（ＶH、ＶL、〜ＶA）に含まれる場合はＨ（ハイ）レベルの三相制御信号を次のＯＲゲート１０へ出力する。また、各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれない場合はＬ（ロー）レベルの二相制御信号を次のＯＲゲート１０へ出力する。
【００３９】
なお、不感帯領域（ＶH、ＶL、〜ＶA）におけるＶH、ＶLは、図３に示すように、不感帯領域の判定に用いるヒステリシス特性の値である。不感帯領域（ＶH、ＶL、〜ＶA）におけるＶAは、図３に示すように、三角波搬送波信号ＶCの振幅値ＡCの振幅ＡCに対応するレベル値である。
【００４０】
そして、各不感帯判定部９ａ、９ｂ、９ｃは図２の流れ図に従って各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれるか否を判定する。  
微少時間経過すると、二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤを読取る（ステップＳ１）。信号レベルＤの絶対値｜Ｄ｜がＶA以上の場合は（Ｓ２）、二相基準電圧信号ＶU2、ＶV2、ＶW2は、Ｈレベル（オンレベル）一定期間又はＬレベル（オフレベル）一定期間であるので、Ｌ（ロー）レベルの二相制御信号を次のＯＲゲート１０へ出力する（Ｓ３）。
【００４１】
信号レベルＤの絶対値｜Ｄ｜がＶH以上の場合は（Ｓ４）、信号レベルＤは不感帯領域（ＶH、ＶL、〜ＶA）に含まれるので、Ｈ（ハイ）レベルの三相制御信号を次のＯＲゲート１０へ出力する（Ｓ５）。信号レベルＤの絶対値｜Ｄ｜がＶL以下の場合は（Ｓ６）、信号レベルＤは不感帯領域（ＶH、ＶL、〜ＶA）に含まれていないので、Ｌ（ロー）レベルの二相制御信号を次のＯＲゲート１０へ出力する（Ｓ７）。
【００４２】
信号レベルＤの絶対値｜Ｄ｜がＶLとＶHとの間にある場合は、ＯＲゲート１０へ前回と同じ相制御信号を出力する（Ｓ８）。そして、Ｓ１へ戻り、次の二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤを読取る。
【００４３】
各二相制御変換部７ａ、７ｂ、７ｃは変換した各二相基準電圧信号ＶU2、ＶV2、ＶW2を各不感帯判定部９ａ、９ｂ、９ｃへ送出するとともに、基準電圧信号選択部としての各選択スイッチ１１ａ、１１ｂ、１１ｃの一方の端子ａへ印加する。また、基準電圧発生部１は、各三相基準電圧信号ＶU3、ＶV3、ＶW3を二相制御変換部７ａ、７ｂ、７ｃへ送出するとともに、各選択スイッチ１１ａ、１１ｂ、１１ｃの他方の端子ｂへ印加する。
【００４４】
ＯＲゲート１０は各不感帯判定部９ａ、９ｂ、９ｃから出力された複数のＨ（ハイ）レベルの三相制御信号又はＬ（ロー）レベルの二相制御信号の論理和を算出して、論理和算出結果である１つのＨ（ハイ）レベルの三相制御信号又はＬ（ロー）レベルの二相制御信号を各選択スイッチ１１ａ、１１ｂ、１１ｃへ共通に印加する。
【００４５】
具体的には、ＯＲゲート１０は、全部の二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれていない通常状態においては、各選択スイッチ１１ａ、１１ｂ、１１ｃへＬ（ロー）レベルの二相制御信号を送出して、各選択スイッチ１１ａ、１１ｂ、１１ｃの接点を一方の端子ａ側へ切換える。この状態においては、各二相制御変換部７ａ、７ｂ、７ｃで変換された各二相基準電圧信号ＶU2、ＶV2、ＶW2は各選択スイッチ１１ａ、１１ｂ、１１ｃを経由して、各比較部２ａ、２ｂ、２ｃへ入力される。
【００４６】
一方、いずれか１の二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤでも不感帯領域（ＶH、ＶL、〜ＶA）に含まれると、各選択スイッチ１１ａ、１１ｂ、１１ｃへＨ（ハイー）レベルの三相制御信号を送出して、各選択スイッチ１１ａ、１１ｂ、１１ｃの接点を他方の端子ｂ側へ切換える。この状態においては、基準電圧発生部１から出力された各三相基準電圧信号ＶU3、ＶV3、ＶW3は各選択スイッチ１１ａ、１１ｂ、１１ｃを経由して、各比較部２ａ、２ｂ、２ｃへ入力される。
【００４７】
各比較部２ａ、２ｂ、２ｃは、各選択スイッチ１１ａ、１１ｂ、１１ｃで選択された各二相基準電圧信号ＶU2、ＶV2、ＶW2又は各三相基準電圧信号ＶU3、ＶV3、ＶW3からなる基準電圧信号ＶU、ＶV、ＶWの信号レベルＤと三角波搬送波信号ＶCの信号レベルＸCとの大小を比較し、比較結果を各ゲート制御信号ＧU、ＧV、ＧWとしてインバータ４に印加する。
【００４８】
インバータ４の３つ（３相）のスイッチング素子は、各ゲート制御信号ＧU、ＧV、ＧWでオン／オフ制御される。その結果、インバータ４は直流電源５から入力された直流電圧を、三相交流電圧Ｕ、Ｖ、Ｗに変換して三相交流モータ６へ供給する。
【００４９】
このように、各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれていない期間においては、インバータ４は各二相基準電圧信号ＶU2、ＶV2、ＶW2を用いた「二相ＰＷＭ制御」され、各二相基準電圧信号ＶU2、ＶV2、ＶW2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれる期間においては、インバータ４は三相基準電圧信号ＶU3、ＶV3、ＶW3を用いた「三相ＰＷＭ制御」される。
【００５０】
このように構成されたインバータ制御装置の具体的動作を図４のタイムチャートを用いて説明する。  
三相基準電圧信号ＶU3の波形と二相基準電圧信号ＶU2の波形との関係は図８に示した通りである。不感帯判定部９ａにおいて、二相基準電圧信号ＶU2の信号レベルＤが不感帯領域（ＶH、ＶL、〜ＶA）に含まれると判定される二相基準電圧信号ＶU2の波形上（時間軸上）の区間ＴOTは、前述したように、三相基準電圧信号ＶU3の波形における０レベルラインを横切る０、π、２πの位相を含む位置に相当する。
【００５１】
したがって、選択スイッチ１１ａが、三相基準電圧信号ＶU3を選択する期間は、三相基準電圧信号ＶU3の波形における０レベルラインを横切る０、π、２πの位相を含む区間ＴOTのみである。よって、図４に示すように、選択スイッチ１１ａから比較部２ａへ印加される基準電圧信号ＶUは、二相基準電圧信号ＶU2における不感帯領域（ＶH、ＶL、〜ＶA）に含まれると判定される各区間ＴOTを三相基準電圧信号ＶU3に置換えたものである。
【００５２】
その結果、この時間軸方向に二相基準電圧信号ＶU2と三相基準電圧信号ＶU3とを合成した基準電圧信号ＶUの信号レベルＤは、不感帯領域（ＶH、ＶL、〜ＶA）に含まれることはない。
【００５３】
したがって、比較部２ａから出力されるゲート制御信号ＧUを構成するパルス波形のパルス幅Ｔａが一定以上狭くなることはないので、インバータ４のスイッチング素子が正常にオン、オフ動作し、インバータ４が無制御状態になることはない。したがって、インバータ４に対する制御精度を大幅に向上できる。
【００５４】
さらに、比較部２ａから出力されるゲート制御信号ＧUには、図４に示すように、１２０°おきに、６０°分だけＨレベル（オンレベル）又はＬレベル（オフレベル）期間が現れる。なお、この場合、他の相における不感帯領域（ＶH、ＶL、〜ＶA）に含まれると判定される各区間ＴOTの存在に起因して、このＨレベル（オンレベル）又はＬレベル（オフレベル）期間に三相基準電圧信号ＶU3の区間が含まれることもある。
【００５５】
このように、Ｈレベル（オンレベル）又はＬレベル（オフレベル）期間が存在するので、インバータ４の３つ（３相）のスイッチング素子のうちの１つ（１相）のスイッチング素子がスイッチング動作を休んでいることになる。したがって、インバータ４の各スイッチング素子におけるスイッチング回数を低減でき、スイッチング損失の低減化と各スイッチング素子の長寿命化を図ることができる。
【００５６】
さらに、不感帯領域（ＶH、ＶL、〜ＶA）にヒステリシス特性を持たせているので、「二相ＰＷＭ制御」と「三相ＰＷＭ制御」との切換時におけるハンチング発生が未然に防止でき、インバータ制御装置の制御動作の安定性を向上できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係わるインバータ制御装置の概略構成を示すブロック図
【図２】同実施形態のインバータ制御装置に組込まれた不感帯判定部の判定動作を示す流れ図
【図３】不感帯領域のヒステリシス特性を説明するための図
【図４】同実施形態のインバータ制御装置の動作を示すタイムチャート
【図５】従来の三相ＰＷＭ制御が適用されるインバータ制御装置の概略構成を示すブロック図
【図６】同従来の三相ＰＷＭ制御が適用されるインバータ制御装置の動作を示すタイムチャート
【図７】従来の二相ＰＷＭ制御が適用されるインバータ制御装置の概略構成を示すブロック図
【図８】同従来の二相ＰＷＭ制御が適用されるインバータ制御装置の動作を示すタイムチャート
【図９】同じく従来の二相ＰＷＭ制御が適用されるインバータ制御装置の動作を示すタイムチャート
【図１０】同従来の二相ＰＷＭ制御が適用されるインバータ制御装置の問題点を説明するための図
【符号の説明】
【００５８】
１…基準電圧発生部、２ａ，２ｂ，２ｃ…比較部、３…搬送波発生部、４…インバータ、５…直流電源、６…交流電源、７ａ，７ｂ，７ｃ…二相制御変換部、９ａ，９ｂ，９ｃ…不感帯判定部、１０…ＯＲゲート、１１ａ，１１ｂ，１１ｃ…選択スイッチ
【図１】
2006042481.tif 000003
【図２】
2006042481.tif 000004
【図３】
2006042481.tif 000005
【図４】
2006042481.tif 000006
【図５】
2006042481.tif 000007
【図６】
2006042481.tif 000008
【図７】
2006042481.tif 000009
【図８】
2006042481.tif 000010
【図９】
2006042481.tif 000011
【図１０】
2006042481.tif 000012