(57)【要約】【課題】点順次駆動方式の液晶表示装置において、映像信号に対応する画像を、その画像の縦横比を維持したままで、任意の縦横比の画角の表示パネルに表示できるようにする。【解決手段】ナロー画像をワイドパネル内の有効映像領域に真円率を維持して表示させるモード時には、有効映像領域用と無効映像領域用の各水平走査クロックＨＣＫを、マスタークロックＣＬＫの分周比を領域別に異なるものとすることで、周波数を切り替える。たとえば、ワイドサイズ対応で駆動する無効映像領域用の水平走査クロックＨＣＫ（６ｆＨ仕様）の周波数よりも、有効映像領域の表示画素を点順次でアドレス指定するための水平走査クロックＨＣＫの周波数を低く、８ｆＨ仕様に設定する。またこの際には、何れの周波数においても、デューティ比を５０％に維持する。無効映像領域は、ビデオブランキングパルスＢＬＫを利用して黒表示にする。【選択図】図５
2006284708.tif 000002
【特許請求の範囲】
【請求項１】
縦横比Ｘ：Ｙの表示画面を構成するようマトリクス状に配置された複数の表示画素と、書込み開始パルスを走査クロックの各論理レベルで順次シフトすることにより、一列に並んだ前記表示画素を点順次でアドレス指定するアドレス指定部とを備えた表示パネルを駆動する方法であって、
前記縦横比Ｘ：Ｙの表示画面内における縦横比Ｘ：Ｚ（Ｚ＜Ｙ）の領域である有効映像領域の前記表示画素を点順次でアドレス指定するための前記走査クロックの周波数を、前記縦横比Ｘ：Ｙの表示画面内における前記有効映像領域を除く領域である無効映像領域の前記表示画素を点順次でアドレス指定するための前記走査クロックのデューティ比を維持しつつ、その周波数よりも低く設定する
ことを特徴とする駆動方法。
【請求項２】
前記有効映像領域および前記無効映像領域についてのそれぞれの前記走査クロックを共通の発振器の出力信号をそれぞれ異なる分周比で分周することで取得する
ことを特徴とする請求項１に記載の駆動方法。
【請求項３】
縦横比Ｘ：Ｙの表示画面を構成するようマトリクス状に配置された複数の表示画素と、書込み開始パルスを走査クロックの各論理レベルで順次シフトすることにより、一列に並んだ前記表示画素を点順次でアドレス指定するアドレス指定部とを備えた表示パネルを駆動する駆動装置であって、
前記縦横比Ｘ：Ｙの表示画面内における縦横比Ｘ：Ｚ（Ｚ＜Ｙ）の領域である有効映像領域の前記表示画素を点順次でアドレス指定するための前記走査クロックの周波数を、前記縦横比Ｘ：Ｙの表示画面内における前記有効映像領域を除く領域である無効映像領域の前記表示画素を点順次でアドレス指定するための前記走査クロックのデューティ比を維持しつつ、その周波数よりも低く設定する走査クロック生成部
を備えたことを特徴とする駆動装置。
【請求項４】
基準となるクロック信号を生成する発振器をさらに備え、
前記走査クロック生成部は、前記有効映像領域および前記無効映像領域についてのそれぞれの前記走査クロックを前記発振器から出力される前記クロック信号をそれぞれ異なる分周比で分周することで取得する
ことを特徴とする請求項３に記載の駆動装置。
【請求項５】
前記走査クロック生成部は、前記走査クロックの発生タイミングを微調整可能に構成されている
ことを特徴とする請求項３に記載の駆動装置。
【請求項６】
前記無効映像領域に一定レベルの映像を出力させるための映像切替制御信号を生成する映像切替制御信号生成部
をさらに備えたことを特徴とする請求項３に記載の駆動装置。
【請求項７】
前記映像切替制御信号生成部は、前記無効映像領域の位置やサイズを変更可能に構成されている
ことを特徴とする請求項６に記載の駆動装置。
【請求項８】
前記縦横比Ｘ：Ｚの映像を表わす映像信号をサンプリングするためのサンプル信号を生成する映像サンプル信号生成部をさらに備え、
当該映像サンプル信号生成部は、前記走査クロック生成部による前記走査クロックの周波数変更に応じて、前記サンプル信号の発生タイミングを調整する
ことを特徴とする請求項３に記載の駆動装置。
【請求項９】
前記映像サンプル信号生成部は、前記サンプル信号の発生タイミングを微調整可能に構成されている
ことを特徴とする請求項８に記載の駆動装置。
【請求項１０】
縦横比Ｘ：Ｙの表示画面を構成するようマトリクス状に配置された複数の表示画素および駆動装置から供給される書込み開始パルスを前記駆動装置から供給される走査クロックの各論理レベルで順次シフトすることにより、一列に並んだ前記表示画素を点順次でアドレス指定するアドレス指定部を具備した表示パネルであって、
前記駆動装置から供給される映像切替制御信号に基づいて、前記駆動装置から供給される映像信号の一部を一定レベルの信号に置き換えて出力する映像信号切替制御部
を備えたことを特徴とする表示パネル。
【請求項１１】
縦横比Ｘ：Ｙの表示画面を構成するようマトリクス状に配置された複数の表示画素および書込み開始パルスを走査クロックの各論理レベルで順次シフトすることにより、一列に並んだ前記表示画素を点順次でアドレス指定するアドレス指定部を具備した表示パネルと、当該表示パネルを駆動する駆動装置とを備えた表示装置であって、
前記駆動装置は、前記縦横比Ｘ：Ｙの表示画面内における縦横比Ｘ：Ｚ（Ｚ＜Ｙ）の領域である有効映像領域の前記表示画素を点順次でアドレス指定するための前記走査クロックの周波数を、前記縦横比Ｘ：Ｙの表示画面内における前記有効映像領域を除く領域である無効映像領域の前記表示画素を点順次でアドレス指定するための前記走査クロックのデューティ比を維持しつつ、その周波数よりも低く設定する走査クロック生成部を有する
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネル（表示装置本体）、その駆動方法および駆動装置（パルス信号発生回路）、並びに表示パネルと駆動装置とを備えてなる表示装置（映像表示システム）に関する。より詳細には、点順次駆動方式のアクティブマトリクス型表示パネルを駆動する仕組みに関する。特に、映像信号に対応する画像を、その画像の縦横比（画角あるいはアスペクト比ともいわれる）を維持したままで任意の縦横比の表示パネルに表示する仕組みに関する。
【背景技術】
【０００２】
画素がマトリクス状に配列されてなる表示パネル、たとえば液晶表示装置（液晶パネル）の駆動方式として、画素の各々に対して個々の独立した画素電極を配列し、これら画素電極の各々に薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などのスイッチング素子を接続して画素を選択的に駆動する、いわゆるアクティブマトリクス駆動方式（以下、単にアクティブマトリクス型と記す）が知られている。
【０００３】
アクティブマトリクス型液晶表示装置では、スイッチング素子としてたとえば薄膜トランジスタが形成されたＴＦＴ基板と、カラーフィルタや対向電極などが形成された対向基板とを重ね合わせ、これら基板間に液晶を封入することによって液晶パネルが構成されている。そして、この液晶パネルにおいて、薄膜トランジスタによるスイッチング制御と映像信号に基づく電圧印加によって液晶の配向を制御し、光の透過率を変えることで映像表示を行なっている。
【０００４】
ところで、アクティブマトリクス型液晶パネルの駆動系では、一般的に、映像信号と水平、垂直同期信号（または、水平、垂直同期信号を含む複合映像信号）をタイミングジェネレータ（パルス信号発生器）およびアナログ信号ドライバが受け、タイミングジェネレータからは各種のタイミング信号を、アナログ信号ドライバからは交流駆動化されたアナログ映像信号をそれぞれ液晶パネルに供給することによって表示駆動が行なわれる。
【０００５】
また、アクティブマトリクス型液晶表示装置において、その駆動方式としては、線順次走査駆動することにより画像を表示する線順次方式と各画素を１ライン（１行）ごとに画素単位で順次駆動する点順次駆動方式とがある。
【０００６】
一方、表示パネルには、様々な縦横比を持つものがある。典型例としては、従前のテレビジョン方式において一般的に用いられている３（縦）：４（横）のナロー（狭）サイズのもの（以下ナローパネルともいう）や、ハイビジョン規格で用いられている９（縦）：１６（横）のワイド（広）サイズのもの（以下ワイドパネルともいう）がある。
【０００７】
ここで、ナローパネルに３：４のナロー画像信号に基づいて表示する場合やワイドパネルに９：１６のワイド画像信号に基づいて表示する場合には、元画像の縦横比がそのまま維持されて表示されるが、パネルサイズと画像信号サイズの関係が崩れると、単純に表示した場合には元画像の縦横比を維持できなくなる。たとえば、３：４の映像信号に基づいて、その映像信号よりも横に広いワイドパネルに表示させようとすると、表示される映像は横に伸びた映像となってしまう。
【０００８】
この問題を解消するには、ワイドパネルに３：４の映像信号で表示する場合には３：４のアスペクト比に変換するため、全画素列のうちたとえば中央領域のみを使用して画面を構成し、残量域である両端の領域には黒枠などの一定の信号レベルで表示することで、見る者に違和感を与えないようにする。
【０００９】
このような仕組みを実現する手法として、様々な手法が提案されている。たとえば、映像信号処理によって３：４の映像信号の左右に一定レベルの信号を付加し、それを３：４サイズにスクイーズ（一水平期間ごとの圧縮処理）してワイドパネルに表示させる手法がある。しかしながらこの手法は、映像信号処理が複雑化し、回路規模が大きくなるため、コストアップの要因になる。
【００１０】
一方、特許文献１，２には、３：４の映像信号に基づいてワイドパネルに画像を点順次駆動方式で表示する際に、フェーズロックループの分周数を変更するなどしてマスタークロックの周波数を切り替えることにより、ワイド表示時の水平走査クロック周波数に対し、中央表示部の水平走査クロックを０．７５倍、両サイド黒表示部の水平走査クロックを１．５倍とするサイドブラックでの４：３表示を行なう仕組みが記載されている。要するに、表示画素の行方向において表示画面を複数の領域に区分し、これら領域に対応して互いに異なる周波数の水平走査クロックをシフトレジスタに設定する。
【００１１】
【特許文献１】特開平８−２８９２３２号公報
【特許文献２】特開２００３−１５７０５８号公報
【００１２】
また、特許文献３には、３：４の映像信号に基づいてワイドパネルに画像を線順次駆動方式で表示する際に、表示画素の行方向において表示画面を複数の領域に区分し、これら領域に対応して、所定周波数の基準クロックの分周比を切り替えることで、互いに異なる周波数のサンプリング周波数を水平走査回路に設定する仕組みが記載されている。
【００１３】
【特許文献３】特開２００１−３３７６４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１，２に記載の仕組みのように、フェーズロックループの分周数を変更してしまうと、３：４の映像信号とそれよりも横に広いワイド画角の映像信号を、映像表示をしたままで切り替える際に、フェーズロックループのロックが一瞬外れるため画像乱れを発生してしまう虞れがある。また、マスタークロックの周波数が低下することで、左右の無効映像領域に一定レベルの信号を表示するための期間や、映像表示デバイス用の制御信号に使用できる期間、つまり有効映像領域外のブランキング期間が少なくなってしまう。
【００１５】
これに対して、特許文献３に記載の仕組みでは、マスタークロックに相当する基準クロックの周波数を一定にしたままで、分周比を切り替えることでサンプリング周波数を変更しているのでフェーズロックループのロックが外れるということは起こらない。しかしながら、特許文献３に記載の仕組みは線順次駆動方式用のものであり、その仕組みを、そのまま点順次駆動方式に適用すると問題が生じる。
【００１６】
たとえば、水平走査クロックのデューティ比を５０％に維持したままで分周比を切り替えることができない。水平走査クロックのデューティ比を５０％に維持できなければ、水平走査クロックの各論理レベルで画素に映像信号の書込みを行なう際に、隣接画素間で表示時間の差が生じ、明暗の縞が発生してしまう。
【００１７】
また、他の手法として、フェーズロックループの分周カウンタを複数持つなどして、事実上、対応する映像信号の画角分だけのフェーズロックループを持つようにし、使用するマスタークロックを映像信号の画角に合わせて選択することで対処する手法も考えられる。しかしながらこの手法では、フェーズロックループの分周カウンタに、多ビットのカウンタを複数持つなどフェーズロックループを複数持つことになるので、回路規模を増大させる原因となる。
【００１８】
本発明は、上記事情に鑑みてなされたものであり、点順次駆動方式において走査クロックの各論理レベルで画素に映像信号の書込みを行なう場合であっても、映像信号に対応する画像を、その画像の縦横比を維持したままで、任意の縦横比の画角の表示パネルに表示する簡便な仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明においては、縦横比Ｘ：Ｙの表示画面内における縦横比Ｘ：Ｚ（Ｚ＜Ｙ）の有効映像領域の表示画素を点順次でアドレス指定するための走査クロックの周波数を、有効映像領域を除く無効映像領域の表示画素を点順次でアドレス指定するための走査クロックの周波数よりも低く設定するようにした。またこの際には、何れの周波数においても、デューティ比を同じように維持するようにした。デューティ比の典型例としては、２値（Ｈ／Ｌ）の走査クロックのＨ／Ｌ両方で書き込む点順次駆動方式の場合５０％となる。
【００２０】
ここで、前記の制御態様が適用される典型例は、９（縦）：１６（横）の表示パネル内に、３（縦）：４（横）の映像を表示する場合における、横方向の走査（水平シフト動作）に関してであるが、ＸとＹやＺの関係は相対的なものであり、何れを縦とし何れを横とするかは自由である。つまり、本発明においては、前記の関係を維持する限り、表示パネルと、そこに表示される映像サイズの関係は種々の態様をとることができる。たとえば、横広の画面内に横サイズの狭い映像を表示する場合や、縦広の画面内に縦サイズの狭い映像を表示する場合であってもよい。３（縦）：４（横）の表示パネル内に、９（縦）：１６（横）の映像を表示する場合に、縦方向の走査（垂直シフト動作）に関して前記の制御態様を適用することができる。
【００２１】
また従属項に記載された発明は、本発明のさらなる有利な具体例を規定する。たとえば、デューティ比を同じに維持しつつ周波数を領域別に切り替えるに当たっては、共通の発振器の出力信号をそれぞれ異なる分周比で分周するとよい。つまり、フェーズロックループの分周数を変更せずに、発振器の出力信号であるマスタークロックを一定周波数のままとしておき、マスタークロックの分周比を、有効映像領域の方が無効映像領域よりも大きくなるようにすればよい。マスタークロックを一定周波数に維持したままで走査クロックの周波数を無効映像領域よりも有効映像領域の方が遅くなるようにすることで、異なるアスペクト比の映像表示を切り替える際に、表示パネルに映像表示をしたままでも画像乱れを発生することなく切り替えることができるようになる。
【発明の効果】
【００２２】
本発明によれば、走査クロックを、デューティ比を維持したまま、有効映像領域と無効映像領域とで切り替えるようにしたので、点順次駆動方式において走査クロックの各論理レベルで画素に映像信号の書込みを行なう場合であっても、映像信号に対応する画像を、その画像の縦横比を維持したままで、つまり、元映像の真円率を崩すことなく、任意の縦横比の画角の表示パネルに表示することができるようになる。デューティ比を維持したまま、映像別に走査クロックの周波数を切り替えればよく、映像信号処理で対処する場合に比べて回路構成も簡易である。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００２４】
＜液晶表示装置の全体構成＞
図１は、本発明に係る駆動装置（パルス信号発生回路）の一実施形態を駆動信号生成部に適用した、たとえば電気光学素子として液晶セルを用いてなる液晶表示装置の一実施形態の全体構成の概略を示す図である。
【００２５】
図１に示すように、液晶表示装置１は、複数の表示用の画素Ｐが表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置された表示パネル部１００と、この表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００２６】
表示パネル部１００は、基板１０２の上に、画素アレイ部１０３、垂直駆動部１０５、水平駆動部１０６、レベルシフタ部（Ｌ／Ｓ）１０７、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０５、水平駆動部１０６、およびレベルシフタ部１０７などの周辺駆動回路が、画素アレイ部１０３と同一の基板１０２上に形成された構成となっている。
【００２７】
画素アレイ部１０３は、一例として、図示する左右方向の一方側もしくは両側から垂直駆動部１０５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００２８】
端子部１０８には、液晶表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００２９】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスＩＮの他に、垂直走査クロックＶＣＫおよび垂直走査クロックｘＶＣＫ（ＶＣＫを論理反転したもの）、スタンバイ信号ＳＴＢ（あるいはＳＴＢを論理反転したｘＳＴＢ）、イネーブルパルスＥＮなど必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスＨＳＴや、水平走査クロックＨＣＫおよびこの水平走査クロックＨＣＫとは逆相の水平走査クロックｘＨＣＫ（ＨＣＫを論理反転したもの）などが供給される。なお、垂直走査クロックｘＶＣＫやスタンバイ信号ｘＳＴＢは、垂直駆動部１０５にて垂直走査クロックＶＣＫやスタンバイ信号ＳＴＢを論理反転することで生成してもよい。同様に、水平走査クロックｘＨＣＫは、水平駆動部１０６にて水平走査クロックＨＣＫを論理反転することで生成してもよい。
【００３０】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０５や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、レベルシフタ部１０７で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０５や水平駆動部１０６に供給される。なお、図示した例では、垂直駆動部１０５のみがレベルシフタ部１０７を介するようにしている。垂直駆動部１０５は線順次で画素アレイ部１０３を走査するとともに、これに同期して水平駆動部１０６が画像信号を画素アレイ部１０３に書き込む。
【００３１】
画素アレイ部１０３は、図示を割愛するが、１対の基板１０２と両者の間に保持された液晶とを備えたパネル構造を有する。たとえば、画素トランジスタなどを含む画素が、透明絶縁基板、たとえば第１のガラス基板（駆動側基板）上に行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。第１のガラス基板は、第２のガラス基板（対向側基板）と所定の間隙を持って対向配置されるとともに、図示しないシール剤を介して貼り合わされている。そして、そのシール剤の位置よりも内側の領域に液晶材料が封入されることになる。
【００３２】
画素アレイ部１０３には、走査線（ゲート線）１２と信号線（データ線）１４が形成されている。両者の交差部には画素電極とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。画素電極と薄膜トランジスタの組み合わせで画素Ｐを構成する。
【００３３】
詳細は割愛するが、薄膜トランジスタのゲート電極は対応する走査線１２に接続され、ドレイン領域は対応する画素電極に接続され、ソース領域は対応する信号線１４に接続される。走査線１２は垂直駆動部１０５に接続される一方、信号線１４は水平駆動部１０６に接続される。
【００３４】
垂直駆動部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づいて、走査線１２を介して各画素Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づいて、選択された画素Ｐに対し信号線１４を介して画像信号を書き込む。
【００３５】
ここで、水平駆動部１０６は、シフトレジスタやプリチャージ回路およびサンプリングスイッチ（水平スイッチ）などによって構成されており、垂直駆動部１０５によって選択された行の各画素Ｐに対して画素単位で映像信号を書き込む。つまり、本実施形態では、選択行の各画素Ｐに対して映像信号を画素単位で書き込む点順次駆動を行なう。また、映像信号を点順次駆動で画素単位で書き込むに当たっては、画素への書込みを制御するための水平走査クロックＨＣＫのＨ期間とＬ期間の双方において、すなわち水平走査クロックＨＣＫのハーフクロック期間で書込みを行なうことにより書込時間の短縮を図るようにする。
【００３６】
垂直駆動部１０５は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０３の各画素Ｐを行単位で選択する。なお、図１では、画素アレイ部１０３の一方側にのみ垂直駆動部１０５を配置する構成を示しているが、画素アレイ部１０３を挟んで左右両側に垂直駆動部１０５を配置する構成を採ることも可能である。
【００３７】
同様に、図１では、画素アレイ部１０３の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０３を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００３８】
なお、詳細は後述するが、本実施形態の駆動信号生成部２００は、縦横比（アスペクト比）Ｘ：Ｙ（たとえば９：１６）の比較的幅広の表示画面（以下ワイド画面ともいう）内に縦横比Ｘ：Ｚ（Ｚ＜Ｙ：たとえば３：４）の画像（以下ナロー画像ともいう）を、真円率を崩すことなく表示するべく、水平駆動系の種々のパルス信号の周波数を、ワイド画面内のナロー画像を表示する領域である有効映像領域と、ワイド画面内の有効映像領域を除く領域である無効映像領域とで切り替える構成を有している点に特徴を持つ。
【００３９】
また、この周波数の切替えに当たっては、ＰＬＬ回路などで生成された基準となる１つのクロック信号に基づいて、それぞれ異なる周波数の、領域ごとのパルス信号を生成する点に特徴を持つ。特に、画素への書込みを制御するための水平走査クロックＨＣＫに関しては、周波数を切り替えた場合においても、そのデューティ比を略５０％に維持するようにする点に特徴を有している。本実施形態において、映像信号を点順次駆動で画素単位で書き込むに当たっては、水平走査クロックＨＣＫのＨ期間とＬ期間の双方において書込みを行なうことで書込時間の短縮を図るようにしているが、周波数を切り替えた際にもデューティ比を略５０％に維持することで、同一領域内で、隣接する画素間で書込時間が異なることによる表示ムラが生じないようにする。
【００４０】
また、ワイド画面内にナロー画像を表示するに当たっては、ナロー画像をワイド画面の中央部分に表示する表示形態、ナロー画像を左寄せ表示する表示形態、あるいはナロー画像を右寄せ表示する表示形態などを採ることができる。また、ナロー画像を除いた無効映像領域に関しては、目障りな画像が表示出力されることのないように、いわゆるブランキング処理を行なうようにする。
【００４１】
＜点順次駆動方式の概要＞
図２は、液晶セルを画素の表示エレメント（電気光学素子）に用いたアクティブマトリクス型の液晶表示装置１において、点順次駆動方式の水平駆動回路として、クロックドライブ方式を採用した構成とする場合の構成例を示す図である。水平駆動部１０６は、入力される映像信号Ｖsig を１Ｈごとに順次サンプリングし、垂直駆動部１０５によって行単位で選択される各画素Ｐに対して書き込む処理を行なうためのものであり、図２においては、水平転送処理部１６１と、切替スイッチ群としてのクロック抜取りスイッチ群１６２およびサンプリングスイッチ群１６３を有する構成となっている。
【００４２】
水平転送処理部１６１は、たとえば、画素アレイ部１０３の画素Ｐを水平方向に複数ブロックに分けて同時書込みを行なう構成とする場合には、画素アレイ部１０３の水平画素数／同時サンプリング数（たとえば水平画素数が１０２４、１２ドット同時サンプリングならば、１０２４／１２＝８５余り４で８６個）のシフト段(転送段)からなり、駆動信号生成部２００から供給される水平スタートパルスＨＳＴが与えられると、駆動信号生成部２００から供給される互いに逆相の水平走査クロックＨＣＫ，ｘＨＣＫに同期してシフト動作を行なう。
【００４３】
シフト段には、転送スイッチやＤ型フリップフロップなどで構成されるラッチ回路（シフトレジスタ）が設けられ、それが画素の全列数に応じた個数だけ多段接続されることでシフトレジスタ群が構成される。水平スタートパルスＨＳＴを段ごとに転送して画素の点順次アドレスを行なう。
【００４４】
これにより、水平転送処理部１６１の各シフト段からは、水平走査クロックＨＣＫ，ｘＨＣＫの周期と同じパルス幅を持つシフトパルスＶｓ１〜Ｖｓｎが水平走査クロックＨＣＫ，ｘＨＣＫのハーフクロックごとに順次出力される。これらシフトパルスＶｓ１〜Ｖｓｎは、クロック抜取りスイッチ群１６２の各スイッチ１６２-1〜１６２-nに与えられる。
【００４５】
クロック抜取りスイッチ群１６２のスイッチ１６２-1〜１６２-nは、各一端が水平走査クロックＨＣＫ，ｘＨＣＫを入力するクロックライン１６４-1，１６４-2に交互に接続されており、水平転送処理部１６１の各シフト段からシフトパルスＶｓ１〜Ｖｓｎが与えられることにより、順次オン状態となって水平走査クロックＨＣＫ，ｘＨＣＫを順に抜き取る。これら抜き取られた各パルスは、サンプリングパルスＶｈ１〜Ｖｈｎとしてサンプリングスイッチ群１６３の各スイッチ１６３-1〜１６３-nに与えられる。
【００４６】
サンプリングスイッチ群１６３のスイッチ１６３-1〜１６３-nは、映像信号処理部３００から供給される映像信号Ｖsig を伝送するビデオライン１６５に各一端が接続されており、クロック抜取りスイッチ群１６２のスイッチ１６２-1〜１６２-nで抜き取られて順次与えられるサンプリングパルスＶｈ１〜Ｖｈｎに応答して順にオン状態になることによって映像信号Ｖsig をサンプリングし、画素アレイ部１０３（図示せず；図１を参照）の信号線１１４-1〜１１４-nに供給する。つまり、水平転送処理部１６１からサンプリングパルスＶｈ１〜Ｖｈ４が与えられると、これに応答して順にオン状態となることにより、ビデオライン１６５を通して入力される映像信号Ｖsig を順次サンプリングして信号線１１４-1〜１１４-nに供給する。
【００４７】
なお、液晶表示装置１をカラー画像表示用とする場合には、赤、緑、青の各色対応のビデオライン１６５が設けられ、この各色対応のビデオライン１６５に各色のアナログ映像信号Ｖsig-Ｂ，Ｖsig-Ｒ，Ｖsig-Ｇが独立に供給され、赤、緑、青３つの画素への同時書き込みを行なうようにする。
【００４８】
なおここで示した水平転送処理部１６１とサンプリングスイッチ群１６２，１６３の構成例は一例に過ぎず、水平走査クロックＨＣＫの各論理レベルで画素Ｐに映像信号の書込みを行なうことができる構成を少なくとも備えていればよく、様々な変更が可能である。もちろん、画素アレイ部１０３の画素Ｐを水平方向に複数ブロックに分けて同時書込みを行なう構成であることも必須ではない。
【００４９】
＜駆動信号生成部の概略構成＞
図３および図４は、本実施形態の液晶表示装置１における特徴部分である駆動信号生成部２００の全体概要を説明する図である。ここで、図３は、駆動信号生成部２００の全体概要を示すブロック図である。また、図４は、駆動信号生成部２００にて生成される水平走査系統の各種パルス信号によってナロー画面をワイド画面内に表示する際の表示態様の一例を示す図である。
【００５０】
図３に示すように、本実施形態の駆動信号生成部２００は、入力される水平同期信号Ｈsyncに基づいてマスタークロックＣＬＫを生成するＰＬＬ回路２１０と、水平走査系統の各種のパルス信号を生成する水平走査系統パルス信号生成部２２０と、垂直走査系統の各種のパルス信号を生成する垂直走査系統パルス信号生成部（垂直走査クロック生成部の一例）２３０とを備えている。
【００５１】
ＰＬＬ回路２１０は、電圧制御発振器（ＶＣＯ；Voltage controlled oscillator）２１２と、ループフィルタ２１４と、位相比較部（Ｐ／Ｃ）２１６と、カウンタ（特にＰＬＬカウンタともいう）２１８とを有している。電圧制御発振器２１２は、電圧制御入力端子に供給される電圧信号に応じた周波数のマスタークロックＣＬＫを発生し、このマスタークロックＣＬＫをＰＬＬカウンタ２１８に供給する。ＰＬＬカウンタ２１８は、１行分の画素数に等しいクロック数をカウントすることにより、基準クロック信号であるマスタークロックＣＬＫを分周し、基準水平信号である内部水平同期パルスinthd を位相比較部２１６に供給する。
【００５２】
位相比較部２１６には、ＰＬＬカウンタ２１８で分周された内部水平同期パルスinthd が供給されるとともに、前段から水平同期信号Ｈsyncが供給される。位相比較部２１６は、２つのパルス信号inthd ，Ｈsyncの位相差を検出し、検出した位相誤差を表わす電圧信号を、ループフィルタ２１４に供給する。ループフィルタ２１４は、位相比較部２１６から得られる誤差信号から高周波成分や雑音を取り除いた信号電圧を発生し、電圧制御発振器２１２の電圧制御入力端子に供給する。また、ＰＬＬ回路２１０にて生成されるマスタークロックＣＬＫや内部水平同期パルスinthd は、水平走査系統パルス信号生成部２２０に供給される。
【００５３】
このような構成のＰＬＬ回路２１０においては、水平同期信号Ｈsyncが位相比較部２１６に入力されると、位相比較部２１６は、ＰＬＬカウンタ２１８にて生成されるマスタークロックＣＬＫをＨsync周期のクロックまで分周した内部水平同期パルスinthd と、位相を比較する。位相比較部２１６は、その位相比較結果をループフィルタ２１４を介して、マスタークロックＣＬＫを発振している電圧制御発振器２１２の電圧制御入力端子に入力することで、マスタークロックＣＬＫの発振周波数を調整する。これにより、水平同期信号Ｈsyncと内部水平同期パルスinthd の同期をとることができる。なお、本実施形態においては、マスタークロックＣＬＫの発振周波数を、所望の映像表示デバイスに映像を表示するための水平走査クロックＨＣＫ周波数の６倍となるようにする。
【００５４】
水平走査系統パルス信号生成部２２０は、水平駆動系のパルス信号を生成する水平駆動系パルス生成部（水平走査クロック生成部の一例）４００と、映像信号処理系統のパルス信号を生成するビデオサンプルパルス生成部（映像サンプル信号生成部の一例）５００とを備えている。
【００５５】
水平駆動系パルス生成部４００は、ＰＬＬ回路２１０の電圧制御発振器２１２から供給されるマスタークロックＣＬＫおよびＰＬＬカウンタ２１８から供給される内部水平同期パルスinthd に基づいて、表示パネル部１００の水平駆動部１０６を制御するための２値（Ｌ／Ｈ）のパルス信号を生成する。一例として、水平走査クロックＨＣＫや水平スタートパルスＨＳＴを、マスタークロックＣＬＫに同期して所定タイミングで発生する。特に、水平走査クロックＨＣＫに関しては、常にデューティ比を５０％に維持するようにする。
【００５６】
水平走査クロックＨＣＫや水平スタートパルスＨＳＴの位相は、ワイド画面（たとえば縦横比９：１６）などにワイド映像信号に基づいて表示するワイドモードや、ワイド画面にナロー映像信号（たとえば縦横比３：４）に基づいて表示するナローモードに応じて、予め設定された個々の位相に切り替えるようにする。また、好ましくは、水平表示制御パルス位相制御パルスＰ１２に基づいて、その位相を微調整できるようにするのがよい。
【００５７】
垂直走査系統パルス信号生成部２３０は、外部から供給される垂直タイミング信号に基づいてフレーム期間ごとに、水平駆動系パルス生成部４００から供給される水平スタートパルスＨＳＴに同期して垂直スタートパルスＶＳＴを発生するととともに、水平走査期間ごとに垂直走査クロックＶＣＫを発生し、これらを制御信号として表示パネル部１００の垂直駆動部１０５に供給する。
【００５８】
ビデオサンプルパルス生成部５００は、水平駆動系パルス生成部４００にて生成される所定の制御パルスに基づいて、映像信号処理部３００を制御するための２値（Ｌ／Ｈ）のパルス信号を生成する。一例として、ビデオサンプルパルスＳＨ１〜ＳＨ４を、マスタークロックＣＬＫに同期して所定タイミングで発生する。
【００５９】
ビデオサンプルパルスＳＨ１〜ＳＨ４の位相は、ワイド画面（たとえば縦横比９：１６）などにワイド映像信号に基づいて表示するワイドモードや、ワイド画面にナロー映像信号（たとえば縦横比３：４）に基づいて表示するナローモードに応じて、予め設定された個々の位相に切り替えるようにする。また、好ましくは、ＳＨパルス位相制御パルスＰ１４に基づいて、その位相を微調整できるようにするのがよい。
【００６０】
また、水平走査系統パルス信号生成部２２０は、無効映像領域の画像信号を無効化するためのビデオブランキングパルスＢＬＫを生成するビデオブランキングパルス生成部６００と、ナロー画像表示動作時に無効映像領域と有効映像領域とで各種のパルス信号の周波数を切り替えるための制御パルスＰ１１を生成する切替制御パルス生成部７００とを備えている。
【００６１】
ビデオブランキングパルス生成部６００は、本実施形態特有の構成として設けられたものであり、無効映像領域に一定レベルの映像を出力させるための映像切替制御信号を生成する映像切替制御信号生成部の一例である。このビデオブランキングパルス生成部６００は、ワイド画面内の所定位置における有効映像領域にナロー画面を表示する際、有効映像領域を除く無効映像領域の画像情報を無効化するビデオブランキングパルスＢＬＫを、水平駆動系パルス生成部４００にて生成される所定の制御パルスに基づいてマスタークロックＣＬＫに同期して所定タイミングで生成する。
【００６２】
ここで、ビデオブランキングパルス生成部６００は、ナロー画像表示時には、無効映像領域に対応する水平期間の所定位置にてアクティブＨのビデオブランキングパルスＢＬＫを出力する一方、ワイド画像表示時には、ビデオブランキングパルスＢＬＫを常時インアクティブ（＝Ｌ）にする。このビデオブランキングパルスＢＬＫは、映像信号処理部３００に供給され、映像信号処理部３００において、ビデオブランキングパルスＢＬＫがアクティブの期間に対応する無効映像領域の映像信号レベルを一定レベルにする。
【００６３】
ビデオブランキングパルスＢＬＫの位相は、ワイド画面（たとえば縦横比９：１６）などにワイド映像信号に基づいて表示するワイドモードや、ワイド画面にナロー映像信号（たとえば縦横比３：４）に基づいて表示するナローモードに応じて、予め設定された位相に切り替えるようにする。また、好ましくは、ＢＬＫアクティブ位置制御パルスＰ１６に基づいて、その位相を微調整できるようにするのがよい。
【００６４】
切替制御パルス生成部７００は、外部から供給される表示アスペクト比切替制御パルスＰ１０（表示モード信号）に基づいて、表示アスペクト比に応じたタイミングと周波数の各種のパルス信号を生成するように水平駆動系パルス生成部４００およびビデオサンプルパルス生成部５００を制御する。
【００６５】
これに対応して、水平駆動系パルス生成部４００およびビデオサンプルパルス生成部５００は、本実施形態特有の構成として、それぞれに参照子−WD，−NRを付して示すように、ワイド画像表示動作用のパルス信号を生成するワイドパルス生成機能部（参照子−WDのもの）とナロー画像表示動作用のパルス信号を生成するナローパルス生成機能部（参照子−NRのもの）とを個別に有している。また、ワイド画像表示動作用のパルス信号とナロー画像表示動作用のパルス信号とを切替制御パルス生成部７００にて生成される制御パルスＰ１１に基づいて切り替える切替部７３０を備えている。なお、ここで示している切替部７３０の配置位置は原理的なものであり、水平駆動系パルス生成部４００やビデオサンプルパルス生成部５００の回路構成に応じて、適宜、それらの内部に入り込んで設けることができる。
【００６６】
ここで、本実施形態においては、ワイド画面にナロー映像信号に基づいて表示するナローモード時には、ワイド画面内の有効映像領域に、縦横比３：４などのナロー画像を真円率を"１"にして表示しつつ、残領域である無効映像領域に、補助画像を表示できるようにする。このため、予め、ナローパルス生成機能部においては、ワイドパルス生成機能部で生成されるパルス信号の周波数よりも低い周波数のパルス信号を生成するようにする。つまり、有効映像領域の水平走査系統のパルス信号の周波数をそれ以外の無効映像領域に対して低くなるようにする。
【００６７】
そして、切替部７３０にて、切替制御パルス生成部７００で生成される制御パルスＰ１１に基づいて、ワイドパルス生成機能部（参照子−WDのもの）で生成されるワイド対応の周波数のパルス信号と、ナローパルス生成機能部（参照子−NRのもの）で生成されるワイド対応よりも低い周波数のパルス信号とを切り替えることで、有効映像領域と無効映像領域とで、パルス信号の周波数を切り替えるようにする。
【００６８】
こうすることで、マスタークロックＣＬＫの周波数を変更するのではなく、映像表示デバイスの水平駆動周波数（水平走査クロックＨＣＫの周波数）を有効映像領域とそれ以外の無効映像領域で切り替える、つまり１水平走査期間内で切り替えることができる。また、水平走査クロックＨＣＫの周波数を有効映像領域とそれ以外の無効映像領域で切り替えることと連動して、映像信号処理系統のパルス信号（本例ではビデオサンプルパルスＳＨ）に関しても、水平走査クロックＨＣＫの周波数切替えと同様のタイミングで、１水平走査期間内で周波数を切り替える。
【００６９】
これにより、図４（Ｂ）の画面中央部に示すように、たとえば３：４のナロー映像信号に基づいて、このナロー映像信号よりも広い（たとえば９：１６）の画角の映像表示デバイスに、真円率を崩すことなく正常に表示することができるようになる。ある一定周波数の水平走査クロックＨＣＫでシフト動作を行なうと、図４（Ａ）に示すように、９：１６のワイドパネルに３：４の映像が入ってきた場合には、水平方向が４／３倍に引き伸ばされる結果、９：１６の画面全体に横に伸びた映像表示がなされてしまう。これに対して、本実施形態では、有効映像領域のみ水平走査系統のパルス信号の周波数を低下させて表示制御を行なうようにしたので、９：１６のワイドパネルに３：４の映像が入ってきた場合には、水平方向を３／４倍に圧縮して表示することができ、ワイド画面内に表示されるナロー画像の真円率を維持させることができる。
【００７０】
なお、有効映像領域を除く無効映像領域については、無用な画像が表示されることで目障りとなることがないように、図４（Ｂ）の画面左右部に示すように、黒などの一定レベルの映像を表示させるのがよい。このため、ビデオブランキングパルスＢＬＫを利用して、３：４の映像表示期間を除く期間の映像信号を一定レベルの信号に置き換えて、映像表示デバイスの無効映像領域に表示を行なう。たとえば、有効映像領域開始前のブランキング期間中に左右黒枠書込みを行ない、水平走査クロックＨＣＫ２は黒枠書き込み部と有効映像領域の境界において周波数を切り替える。
【００７１】
この際には、予め、映像信号処理部３００において映像信号Ｖsig を、一定レベル（たとえば黒）→有効映像（ナロー画像のもの）→一定レベル（たとえば黒）としておき、表示パネル部１００側においては、水平スタートパルスＨＳＴを左右の何れか一方から順にシフトさせることで対処することができる。
【００７２】
あるいは、表示パネル部１００の水平転送処理部１６１におけるシフト動作を、有効映像領域と無効映像領域とで独立に行なうことができるようにすることで、映像信号Ｖsig そのものに対しての処理を行なうことなく対処することもできる。この場合、一例として、図４（Ｂ）の画面外の上部に示すように、無効映像領域については、両サイドから同時に順次表示を行ないつつ、有効映像領域については、左（もしくは右）の無効映像領域の書込み終了後に引き続いて点順次駆動により表示を行なうように制御することができる。この点に関しては、後述する。
【００７３】
＜パルス信号のタイミング＞
図５は、本実施形態の駆動信号生成部２００において生成される水平スタートパルスＨＳＴおよび水平走査クロックＨＣＫ並びにビデオサンプルパルスＳＨ１〜ＳＨ４と、クロック信号マスタークロックＣＬＫおよび水平同期信号Ｈsyncとの関係を示すタイミングチャートの一例である。また、図６は、図５の部分詳細図である。また、図７は、比較例としての従来のパルス信号のタイミングチャートの一例である。
【００７４】
ナロー画像表示動作時は、図５において、水平走査クロックＨＣＫのリセット位置ｔ１０から水平走査クロックＨＣＫの周波数切替え位置ｔ１２が無効映像領域に対応し、切替制御パルス生成部７００で生成される制御パルスＰ１１によって設定される。
【００７５】
切替部７３０がワイドパルス生成機能部で生成されるパルス信号とナローパルス生成機能部で生成されるパルス信号の切替動作を制御パルスＰ１１に基づいて行なう。これにより、水平スタートパルスＨＳＴのアクティブ期間が、ワイド画像表示動作時にはワイド画面における有効映像領域の開始点に設定されるが、ナロー画像表示動作時には一定レベルの信号置換期間（図５のｔ１１）より手前に設定される。これにより、映像表示デバイスの有効映像領域の開始位置（周波数切替え位置ｔ１２）の手前側の無効映像領域にも一定レベル（たとえば黒レベル）の信号表示を行なうことができるようになる。
【００７６】
また、水平走査クロックＨＣＫとビデオサンプルパルスＳＨは、期間ｔ１０〜ｔ１２では、ワイドパルス生成機能部で生成されるパルス信号が選択されるので、通常（ワイド画像用）の周波数のパルス信号に基づいて表示制御が行なわれる。一方、期間ｔ１０〜ｔ１２を除く期間では、ナローパルス生成機能部で生成されるパルス信号が選択されるので、通常の周波数よりも低い周波数のパルス信号に基づいて表示制御が行なわれる。なお、水平走査系統のみ周波数の切替えを行ない、垂直走査系統は、周波数の切替えを行なう必要はない。
【００７７】
たとえば、期間ｔ１０〜ｔ１２を除く期間では、水平走査クロックＨＣＫはデューティ比を５０％に維持した状態で周波数が低くなり、ビデオサンプルパルスＳＨは、周波数が低くなった水平走査クロックＨＣＫに合わせて出力される。また、水平スタートパルスＨＳＴについては、ワイド画像表示動作時に対して一定レベルの信号表示期間分だけ水平同期信号Ｈsyncに近い位置でアクティブとなる。
【００７８】
また、ビデオブランキングパルスＢＬＫは、少なくとも、水平走査クロックＨＣＫのリセット位置ｔ１０から水平走査クロックＨＣＫの周波数切替え位置ｔ１２の間はアクティブＨとなる。本実施形態では、有効映像領域の左右両側に無効映像領域を配するべく、それよりも多少の広がりを持つようにしており、水平走査クロックＨＣＫのリセット位置ｔ１０よりも手前の位置ｔ１４から水平走査クロックＨＣＫの周波数切替え位置ｔ１２の間をアクティブＨとしており、時間軸上では、実際の無効映像領域が原理上の無効映像領域よりも広くなる。なお、ワイド画像表示動作時は、ビデオブランキングパルスＢＬＫはＬ出力固定となる。
【００７９】
ビデオブランキングパルスＢＬＫがアクティブＨの期間の内、何れのタイミングを一定信号レベル（たとえば黒レベル）の画素書込みに割り当てるかは、映像信号処理のみにて対処するかや、表示パネル部１００におけるシフトパルスの取り扱い方によって決めればよい。一例としては、図４（Ｂ）の画面上部に示したように、パネル面の左右の両側から一定信号レベル（たとえば黒レベル）の書込みを行なう場合であれば、図５のｔ１１から左右同時に書込みを開始し、ｔ１２に達した段階で、パネル面の右側については書込みを停止するとともに、パネル面の左側については、有効映像領域へのナロー画像の書込みに移行すればよい。なお、この場合、表示パネル部１００上では、有効映像領域の左右に無効映像領域が同サイズで形成されることになる。左右の停止タイミングを異なるものとすれば、左右の無効映像領域を異なるサイズに形成することができる。さらにこのとき、有効映像領域のサイズを同じに維持するように左右の停止タイミングを異なるものに調整することで、表示パネル部１００上での有効映像領域を、サイズを同じに維持しながらその位置を調整することができる。
【００８０】
詳細には、表示アスペクト比切替制御パルスＰ１０がＬレベルのナローモード時に、９：１６のワイドパネルに３：４の映像を映し出すためのパルス信号を出力する際には、図６に示すように、水平走査クロックＨＣＫのリセット位置ｔ１０から水平走査クロックＨＣＫの周波数切替え位置ｔ１２までの原理上の無効映像領域については、１水平走査クロックＨＣＫをマスタークロックＣＬＫ（たとえば周波数＝２０．０ＭＨｚ）の６つ分（６ｆＨ仕様という）にする。すなわち、水平走査クロックＨＣＫのリセット位置ｔ１０をＦＲＰ反転位置とし、リセット位置ｔ１０後は、１ＨＣＫ＝６ｆＨで出力する。こうすることで、水平走査クロックＨＣＫの周波数は約３．３ＭＨｚになる。６ｆＨ仕様時における水平走査クロックＨＣＫのデューティ比は５０％である。
【００８１】
なお、ＦＲＰ反転位置は、１Ｈ（１水平走査期間）反転駆動を行なう際の切替位置である。ここで、１Ｈ反転駆動とは、１水平期間ごとに映像信号の極性反転を行ない、奇数ラインと偶数ラインで極性が反転した表示を行なうことでフリッカ（Flicker ）を相殺し、表示画面全体ではフリッカのない表示を提供する駆動方式である。
【００８２】
さらに、水平走査クロックＨＣＫの周波数切替え位置ｔ１２後においては、水平走査系統のパルス信号の周波数を３／４倍に低下させるべく、マスタークロックＣＬＫの分周比を有効映像領域の方が無効映像領域よりも大きくなるようにする。具体的には、１水平走査クロックＨＣＫをマスタークロックＣＬＫの８つ分（８ｆＨ仕様という）にする。すなわち、周波数切替え位置ｔ１２後は、１ＨＣＫ＝８ｆＨで出力する。こうすることで、水平走査クロックＨＣＫの周波数は２．５ＭＨｚになる。マスタークロックＣＬＫの４つ分を水平走査クロックＨＣＫの各論理レベルに割り当てるようにすることで、８ｆＨ仕様時にも、水平走査クロックＨＣＫのデューティ比を５０％に維持することができる。
【００８３】
また、水平走査クロックＨＣＫの周波数を１水平走査期間内で切り替える際には、その他の水平走査系統のパルス信号についても、水平走査クロックＨＣＫの周波数切替えと同様のタイミングで、１水平走査期間内で周波数を切り替える。たとえば、ビデオサンプルパルスＳＨに関しては、水平走査クロックＨＣＫの周波数切替え位置ｔ１２の前では、ワイドモード時と同様に、水平走査クロックＨＣＫのハーフクロック（＝３ＣＬＫ）を３分割してビデオサンプルパルスＳＨとする。一例としては、ビデオサンプルパルスＳＨ２は常時Ｈレベルとし、残りのビデオサンプルパルスＳＨ１，ＳＨ３，ＳＨ４のそれぞれに、１ＣＬＫ分のＨレベルを与える。また、周波数切替え位置ｔ１２後にはマスタークロックＣＬＫの逆相を用いて、水平走査クロックＨＣＫのハーフクロック（＝４ＣＬＫ）を３分割した近似位置にビデオサンプルパルスＳＨを出力することで８ｆＨ仕様とする。
【００８４】
このように、本実施形態の駆動信号生成部２００によれば、ＰＬＬ回路２１０にて生成される１つの基準クロックに基づいて、ワイド画像表示動作用の通常周波数のパルス信号とナロー画像表示動作用の通常周波数よりも低周波数のパルス信号とを選択的に生成するので、映像表示をしたままで切り替えても、画像乱れを起すことがない。また、マスタークロックＣＬＫの周波数を低下させてワイド画像表示動作とナロー画像表示動作とを切り替えるものではないので、無効映像領域に一定レベルの信号を表示するためのビデオブランキングパルスＢＬＫの期間が少なくなることもない。
【００８５】
また、水平走査クロックＨＣＫに関しては、デューティ比を５０％に維持したままで周波数を切り替えるようにしているので、点順次駆動方式で２値の水平走査クロックＨＣＫの各論理レベルで画素に映像信号の書込みを行なう際に、周波数を切り替えても、隣接画素間で表示時間の差が生じることはない。
【００８６】
また、ＰＬＬ回路２１０にて生成される１つの基準クロックに基づいてワイド画像表示動作用とナロー画像表示動作用の各パルス信号を生成するものであり、ＰＬＬ回路を複数持つ必要はないので、ＰＬＬ回路の回路規模を増大させることもない。ワイド画像表示動作用とナロー画像表示動作用の各パルス信号を生成する機能部や、各パルス信号を切り替えるための機能要素は、デコーダやフリップフロップやセレクタといった比較的簡易な構成でよく、全体としても、ＰＬＬ回路を複数持つ場合に比べて、回路規模を小さくすることができる。
【００８７】
＜映像信号処理回路の概略構成＞
図８は、本実施形態の液晶表示装置１における映像信号処理部３００の全体概要を示すブロック図である。
【００８８】
映像信号処理部３００は、カラー画像を液晶表示装置１にて表示するべく、入力される赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）、青（Ｂｌｕｅ）の３つの映像信号Ｓ０−Ｒ，−Ｇ，Ｂのそれぞれについて、水平走査系統パルス信号生成部２２０のビデオブランキングパルス生成部６００にて生成されるビデオブランキングパルスＢＬＫに基づいてブラキング処理を行なうことで、無効映像領域に補助画像を表示させるビデオブランキング回路３０２を備えている。図示を割愛しているが、ビデオブランキング回路３０２は、赤、緑、青のそれぞれについて設けられる。ビデオブランキング回路３０２は、ビデオブランキングパルスＢＬＫがアクティブの期間に対応する無効映像領域の映像信号レベルを一定レベル（典型例としては黒レベル）にする。
【００８９】
こうすることで、３：４の有効映像部分を除く部分（典型例としては左右）に一定レベル（典型例としては黒レベル）の情報を付加することができ、これにより、たとえば９：１６サイズの表示パネル部１００において、水平スタートパルスＨＳＴを左右の一方から順にシフトさせることで、一定レベル（たとえば黒）→有効映像→一定レベル（たとえば黒）で表示することができるようになる。
【００９０】
なお、このビデオブランキング回路３０２は、表示パネル部１００の水平転送処理部１６１において、水平スタートパルスＨＳＴを左右の一方から順にシフトさせる場合に必要な構成であるが、後述するように、水平転送処理部１６１の構成によっては、必ずしも必要ではない。
【００９１】
また、映像信号処理部３００は、ビデオブランキング回路３０２から出力された赤、緑、青の３つの映像信号のそれぞれについて、第１のサンプルホールド回路３１０Ｒ，３１０Ｇ，３１０Ｂを有する第１サンプルホールド部３１０と、同じく、赤、緑、青の３つの映像信号のそれぞれについて第２のサンプルホールド回路３２０Ｒ，３２０Ｇ，３２０Ｂを有する第２サンプルホールド部３２０とを備えている。
【００９２】
第１サンプルホールド部３１０の各第１のサンプルホールド回路３１０Ｒ，３１０Ｇ，３１０Ｂには、対応するビデオサンプルパルスＳＨ１（赤色用），ＳＨ２（緑色用），ＳＨ３（青色用）が駆動信号生成部２００からそれぞれ独立に供給される。また、第２サンプルホールド部３２０の各第２のサンプルホールド回路３２０Ｒ，３２０Ｇ，３２０Ｂには、第４のビデオサンプルパルスＳＨ４が駆動信号生成部２００から共通に供給される。
【００９３】
第１のサンプルホールド回路３１０Ｒ，３１０Ｇ，３１０Ｂおよび第２のサンプルホールド回路３２０Ｒ，３２０Ｇ，３２０Ｂは、各ビデオサンプルパルスＳＨ１〜ＳＨ４のアクティブ（Ｈｉｇｈ）期間において、入力されるアナログ信号電位をサンプリングし、インアクティブ（Ｌｏｗ）期間に、サンプリングした信号電位をホールドする。第２サンプルホールド部３２０から出力される各色のアナログ映像信号Ｖsig-Ｂ，Ｖsig-Ｒ，Ｖsig-Ｇが、表示パネル部１００の各色対応のビデオライン１６５に供給される。
【００９４】
ここで、液晶表示装置１にて、入力される映像信号に基づいて画像を表示するため、図５および図６のタイミングチャートに示されている水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、ビデオサンプルパルスＳＨ１〜ＳＨ４により、各画素へ表示する映像信号の水平方向の制御を行なう。
【００９５】
水平スタートパルスＨＳＴは、液晶表示装置１の水平表示制御に用いる水平転送処理部１６１の制御データとなり、水平走査クロックＨＣＫは、水平転送処理部１６１のクロックとして使用される。この水平転送処理部１６１の各出力により、画素Ｐへの書き込みを制御する。したがって、水平スタートパルスＨＳＴにより画素への書き込み開始タイミングを決定することができ、水平走査クロックＨＣＫにより、各画素Ｐへ順次書き込む周期を決定することができる。
【００９６】
また、映像信号の水平同期信号Ｈsyncに対して、水平スタートパルスＨＳＴを、どの位置でアクティブ（本例ではＨレベル）にするかによって、映像の水平表示開始位置を制御することができる。たとえば、駆動信号生成部２００は、映像信号の中央部を液晶表示装置１の表示パネル部１００における中央部に表示するよう、水平スタートパルスＨＳＴのアクティブとなる位置を決定するようにする。
【００９７】
また、水平走査クロックＨＣＫの周波数によって表示される映像の水平方向を伸縮することができるので、水平走査クロックＨＣＫは、元ソースの正しいアスペクト比で表示（真円率＝１で表示）できるような周波数にする必要がある。
【００９８】
さらに、液晶表示装置１をカラー表示対応とする場合は、水平走査クロックＨＣＫのハーフクロック期間で１周期となるビデオサンプルパルスＳＨ１〜ＳＨ４を用いて、青（Ｂｌｕｅ）、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）の３つの色画素に同時に書き込みを行なう。
【００９９】
ビデオサンプルパルスＳＨ１〜ＳＨ４は、ＲＧＢ各色の画素Ｐに対して、各時間上の情報を表示するためのサンプルホールドシステムに用いるパルスである。ここでは、水平走査クロックＨＣＫのハーフクロック期間を３等分し、各ビデオサンプルパルスＳＨ１，ＳＨ２，ＳＨ３をそれぞれ赤、緑、青のアナログ映像信号Ｓ１-Ｂ，Ｓ１-Ｒ，Ｓ１-Ｇのサンプリングホールド制御パルスとして独立に用いて第１サンプルホールド部３１０にてサンプルホールド処理を行なう。
【０１００】
この後、ビデオサンプルパルスＳＨ４を赤、緑、青のアナログ映像信号Ｓ２-Ｂ，Ｓ２-Ｒ，Ｓ２-Ｇのサンプリングホールド制御パルスとして共通に用いて、第１サンプルホールド部３１０から出力される各アナログ映像信号出力Ｓ２-Ｂ，Ｓ２-Ｒ，Ｓ２-Ｇを第２サンプルホールド部３２０にてサンプルホールド処理（特にリサンプリング処理という）を行なう。つまり、第４のビデオサンプルパルスＳＨ４のタイミングで、各色Ｂ，Ｇ，Ｒの全ての映像信号がリサンプリングされる。第２サンプルホールド部３２０から出力される映像信号Ｖsig-B ，Ｖsig-G ，Ｖsig-Rを、表示パネル部１００の各色対応のビデオライン１６５に供給することで、赤、緑、青３つの画素への同時書き込みを行なう。
【０１０１】
なお、本実施形態においては、４種類のビデオサンプルパルスＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４のうち、緑色用のビデオサンプルパルスＳＨ２については、常時アクティブ（＝Ｈ）にする。このため、緑色の映像信号はスルーとなる。
【０１０２】
＜駆動信号生成部の第１実施形態＞
図９および図１０は、本実施形態の液晶表示装置１における特徴部分である駆動信号生成部２００の第１実施形態を説明する図である。なお、以下に説明する各実施形態においては、各機能部から出力される制御パルスを、その機能部の参照子を付してP@@@という（図示を割愛することもある）。
【０１０３】
この第１実施形態は、図３に示した全体概要において、水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、およびビデオサンプルパルスＳＨの位相調整機能や、ビデオブランキングパルスＢＬＫのアクティブ位置調整機能を設けていない、駆動信号生成部２００の最も基本となるものである。
【０１０４】
ここで、図９は、第１実施形態の駆動信号生成部２００に使用される、領域別に異なる周波数の水平駆動系パルスを生成する水平駆動系パルス生成部４００および領域別に異なる周波数のビデオサンプルパルスを生成するビデオサンプルパルス生成部５００の基本要素を説明するブロック図（基本構成図）である。また、図１０は、第１実施形態における水平駆動系パルス生成部４００とビデオサンプルパルス生成部５００とビデオブランキングパルス生成部６００の詳細な構成例を示すブロック図（詳細構成図）である。
【０１０５】
図９によって、水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、ビデオサンプルパルスＳＨを生成する回路の原理が示される。図３にて説明したように、水平走査系統パルス信号生成部２２０を構成する水平駆動系パルス生成部４００には、ＰＬＬ回路２１０から、マスタークロックＣＬＫと内部水平同期パルスinthd が供給される。マスタークロックＣＬＫの周期は、ワイド画像表示時の水平走査クロックＨＣＫ周波数の６倍となるようにされている。
【０１０６】
水平走査系統パルス信号生成部２２０を構成する水平駆動系パルス生成部４００は、マスタークロックＣＬＫに基づいてアップカウント動作を行なうＨカウンタ４１２を有している。
【０１０７】
ＰＬＬ回路２１０から供給される内部水平同期パルスinthd は、Ｈカウンタ４１２のリセット入力端子RSに供給され、Ｈカウンタ４１２のリセット制御に用いられるようになっている。すなわち、Ｈカウンタ４１２は、マスタークロックＣＬＫごとにカウントアップし、内部水平同期パルスinthd によってリセットが掛かる。
【０１０８】
また、水平駆動系パルス生成部４００は、水平スタートパルスＨＳＴを生成する機能部として、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスhstj，hstkを生成するデコーダ４２２，４２４と、デコーダ４２２，４２４から出力される制御パルスhstj，hstkに基づいて水平スタートパルスＨＳＴを生成するＪＫフリップフロップ４２８とを有している。デコーダ４２２から出力される制御パルスhstjは、ＪＫフリップフロップ４２８のＪ入力端子に供給され、デコーダ４２４から出力される制御パルスhstkは、ＪＫフリップフロップ４２８のＫ入力端子に供給される。なお、ＪＫフリップフロップ４２８のクロック端子にＰＬＬ回路２１０にて生成されたマスタークロックＣＬＫを供給することで、水平スタートパルスＨＳＴと水平走査クロックＨＣＫをマスタークロックＣＬＫに同期化させるようにしてもよい。
【０１０９】
このような構成により、デコーダ４２２，４２４にてＨカウンタ４１２のカウンタ値に対して予め格納されているデコード値でアクティブＨとなる制御パルスhstj，hstkを生成し、これらのデコーダ４２２，４２４で生成された制御パルスhstj，hstkによって水平スタートパルスＨＳＴがＪＫフリップフロップ４２８にて生成され、その非反転出力端子ＱからアクティブＨの水平スタートパルスＨＳＴが出力される。
【０１１０】
また、水平駆動系パルス生成部４００は、水平走査クロックＨＣＫを生成する機能部として、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスP432を生成するデコーダ４３２と、ＯＲゲート４３４と、マスタークロックＣＬＫに基づいてアップカウント動作を行なうＨＣＫカウンタ４３６とを有している。
【０１１１】
また、水平駆動系パルス生成部４００は、水平走査クロックＨＣＫを生成する機能部として、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスhckj，hckkを生成するデコーダ４４２，４４４と、デコーダ４４２，４４４から出力される制御パルスhckj，hckkに基づいて水平走査クロックＨＣＫを生成するＪＫフリップフロップ４２８とを有している。デコーダ４４２から出力される制御パルスhckjは、ＪＫフリップフロップ４２８のＪ入力端子に供給され、デコーダ４４４から出力される制御パルスhckkは、ＪＫフリップフロップ４２８のＫ入力端子に供給される。
【０１１２】
また、ＯＲゲート４３４は、一方の入力端子にはデコーダ４３２から出力された制御パルスP432が入力され、他方の入力端子にはデコーダ４４４から出力される制御パルスhckkがフィードバック入力され、その論理和として得られる制御パルスP434を制御パルスhckrs として出力する。すなわち、制御パルスhckrs は、デコーダ４３２とデコーダ４４４で生成された制御パルスP432，hckkの論理和をとって生成されている。
【０１１３】
ＯＲゲート４３４の論理和出力P434が制御パルスhckrs として次段のＨＣＫカウンタ４３６のリセット入力端子RSに供給され、ＨＣＫカウンタ４３６のリセット制御に用いられるようになっている。すなわち、ＨＣＫカウンタ４３６は、マスタークロックＣＬＫごとにカウントアップし、制御パルスhckrs によってリセットが掛かる。
【０１１４】
このような構成により、デコーダ４４２，４４４にてＨＣＫカウンタ４３６のカウンタ値に対して予め格納されているデコード値でアクティブＨとなる制御パルスhckj，hckkを生成し、これらのデコーダ４４２，４４４で生成された制御パルスhckj，hckkによって水平走査クロックＨＣＫがＪＫフリップフロップ４２８にて生成され、その非反転出力端子ＱからアクティブＨの水平走査クロックＨＣＫが出力される。
【０１１５】
この際、デコーダ４３２により水平１周期に１回水平走査クロックＨＣＫがリセットされ、デコーダ４４４により水平走査クロックＨＣＫの１クロック時間の決定を行なう。なお、水平走査クロックＨＣＫの１クロックはマスタークロックＣＬＫの６クロック分となるようにデコーダ４４４の設定を行なう。
【０１１６】
さらに、水平走査系統パルス信号生成部２２０を構成するビデオサンプルパルス生成部５００は、ビデオサンプルパルスＳＨ１，ＳＨ３，ＳＨ４を生成する機能部として、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスP542-SH1，P542-SH3，P542-SH4を生成するデコーダ５４２-SH1，５４２-SH3，５４２-SH4と、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスP544-SH1，P544-SH3，P544-SH4（纏めて制御パルスP544と記す）を生成するデコーダ５４４-SH1，５４４-SH3，５４４-SH4（纏めてデコーダ５４４と記す）とを有している。
【０１１７】
また、ビデオサンプルパルス生成部５００は、ビデオサンプルパルスＳＨ２を生成する機能部として、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスP542-SH2をビデオサンプルパルスＳＨ２として生成するデコーダ５４２-SH2を有している。デコーダ５４２-SH1，５４２-SH2，５４２-SH3，５４２-SH4を纏めてデコーダ５４２と記す。また、制御パルスP542-SH1，P542-SH2，P542-SH3，P542-SH4を纏めて、制御パルスP542と記す。
【０１１８】
また、ビデオサンプルパルス生成部５００は、デコーダ５４２，５４４から出力される制御パルスP542，P544の論理和を取るＯＲゲート５４６-SH1，５４６-SH3，５４６-SH4（纏めてＯＲゲート５４６と記す）と、ＯＲゲート５４６の論理和出力P546-SH1，-SH3，-SH4（纏めて論理和出力P546と記す）をマスタークロックＣＬＫに同期化させるＤ型フリップフロップ５４８-SH1，５４８-SH3，５４８-SH4（纏めてＤ型フリップフロップ５４８と記す）とを有している。
【０１１９】
Ｄ型フリップフロップ５４８は、Ｄ入力端子にＯＲゲート５４６の論理和出力P546-が供給され、クロック端子ＣＫにＰＬＬ回路２１０にて生成されたマスタークロックＣＬＫが供給されるようになっている。
【０１２０】
このような構成により、デコーダ５４２，５４４にてＨＣＫカウンタ４３６のカウンタ値に対して予め格納されているデコード値でアクティブＨとなる制御パルスP542，P544を生成し、これらのデコーダ５４２，５４４で生成された制御パルスP542，P544によって、アクティブＨのビデオサンプルパルスＳＨ１，ＳＨ３，ＳＨ４がＤ型フリップフロップ５４８にて生成される（何れも-SH2は除く）。一方、デコーダ５４２-SH2は、ビデオサンプルパルスＳＨ２に関して、常時アクティブＨの固定出力とする。
【０１２１】
ここで、図９に示した駆動信号生成部２００を用いて、３：４の映像信号に基づいて、その映像信号よりも横に広い画角の映像表示デバイス（本例では液晶表示装置１の表示パネル部１００）に画像を表示しようとすると、図４（Ａ）に示すように、表示される画像は横に伸びた画像となってしまう。この問題を避けるには、３：４の映像信号を、真円率を崩すことなく映像表示デバイスの所定位置（典型例としては中央部）に表示し、さらに好ましくは、その際に余った無効映像領域（前例では左右のエリア）に一定の信号レベルを表示することで、見る者に違和感を与えないようにするのがよい。
【０１２２】
このための一手法として、特開２００３−１５７０５８号公報に記載の仕組みのように、３：４の映像信号に基づいて画像を表示する際には、ＰＬＬの分周数を変更するなどしてマスタークロックＣＬＫの周波数を低くすることにより、元ソースの画角（本例では３：４）を、それよりも広い画角の映像表示デバイスに表示することができる。
【０１２３】
しかしながら、この手法では、ＰＬＬの分周数を変更してしまうと、３：４の映像信号とそれよりも横に広い通常画角の映像信号を、映像表示をしたままで切り替える際に、ＰＬＬのロックが一瞬外れるため画像乱れを発生してしまう虞れがある。また、マスタークロックＣＬＫの周波数が低下することで、左右の無効映像領域に一定レベルの信号を表示するための期間や、映像表示デバイス用の制御信号に使用できる期間、つまり有効映像領域外のブランキング期間が少なくなってしまう。
【０１２４】
また、他の手法として、ＰＬＬの分周カウンタを複数持つなどして、事実上、対応する映像信号の画角分だけのＰＬＬ回路を持つようにし、使用するマスタークロックＣＬＫを映像信号の画角に合わせて選択することで対処する手法も考えられる。しかしながらこの手法では、ＰＬＬの分周カウンタに、多ビットのカウンタを複数持つなどＰＬＬ回路を複数持つことになるので、ＰＬＬ回路の回路規模を増大させる原因となる。
【０１２５】
このような問題を解消するべく、本実施形態の駆動信号生成部２００の水平走査系統パルス信号生成部２２０には、図３にても説明したように、ＰＬＬ回路２１０にて生成される１つの基準クロックに基づいて、ワイド画像表示動作用の通常周波数のパルス信号とナロー画像表示動作用の通常周波数よりも低周波数のパルス信号とを１水平走査期間内に選択的に生成可能な構成要素を設けている。以下、その構成例について、図１０を参照して具体的に説明する。
【０１２６】
図１０に示すように、本実施形態の水平走査系統パルス信号生成部２２０は、図９に示した基本構成に対して、表示アスペクト比切替制御パルスＰ１０を追加し、この表示アスペクト比切替制御パルスＰ１０により、広い画角の映像表示デバイスに広い画角の映像信号に基づいて表示を行なう通常動作（ワイド画像表示動作）に加えて、狭い画角の映像信号に基づいて表示を行なう特殊動作（ナロー画像表示動作）を、画像乱れを起すことなく切り替えて行なうようにする。
【０１２７】
具体的には、水平走査系統パルス信号生成部２２０は、ワイド画像表示動作用（参照子−WDのもの）とナロー画像表示動作用（参照子−NRのもの）とにそれぞれ独立した、概ね図９に示した水平駆動系パルス生成部４００とビデオサンプルパルス生成部５００とを備えている。また、専らナロー画像表示動作用に使用されるビデオブランキングパルスＢＬＫを生成するビデオブランキングパルス生成部６００を備えている。
【０１２８】
ビデオブランキングパルス生成部６００は、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスblkj，blkkを生成するデコーダ６２２，６２４と、デコーダ６２２，６２４から出力される制御パルスblkj，blkkに基づいてビデオブランキングパルスＢＬＫを生成するＪＫフリップフロップ６２６とを有している。
【０１２９】
デコーダ６２２から出力される制御パルスblkjは、ＪＫフリップフロップ６２６のＪ入力端子に供給され、デコーダ６２４から出力される制御パルスblkkは、ＪＫフリップフロップ６２６のＫ入力端子に供給される。なお、ＪＫフリップフロップ６２６のクロック端子にＰＬＬ回路２１０にて生成されたマスタークロックＣＬＫを供給することで、ビデオブランキングパルスＢＬＫをマスタークロックＣＬＫに同期化させるようにしてもよい。
【０１３０】
また、ＪＫフリップフロップ６２６のクリア（リセット）端子ＣＬＲには、表示アスペクト比切替制御パルスＰ１０が供給される。クリア端子ＣＬＲにＨレベルが供給されると、ＪＫフリップフロップ６２６は、非反転出力端子ＱをＬレベルにする。
【０１３１】
このような構成により、デコーダ６２２，６２４にてＨカウンタ４１２のカウンタ値に対して予め格納されているデコード値でアクティブＨとなる制御パルスblkj，blkkを生成し、これらのデコーダ６２２，６２４で生成された制御パルスblkj，blkkによってビデオブランキングパルスＢＬＫがＪＫフリップフロップ４２８にて生成され、その非反転出力端子ＱからアクティブＨのビデオブランキングパルスＢＬＫが出力される。
【０１３２】
また、本実施形態の水平走査系統パルス信号生成部２２０においては、Ｈカウンタ４１２と、デコーダ４３２と、ＯＲゲート４３４と、ＨＣＫカウンタ４３６と、デコーダ５４２-SH2を、ワイド画像表示動作用とナロー画像表示動作用とで共用する構成としている。切替部７３０の後段に配される機能要素もワイド画像表示動作用とナロー画像表示動作用とで共用されるのはいうまでもない。
【０１３３】
また、水平走査系統パルス信号生成部２２０は、ワイド画像表示動作用とナロー画像表示動作用の各パルス信号を切り替えるための制御パルスＰ１１を生成する切替制御パルス生成部７００として、予め格納されているデコード値に基づいてアクティブＨとなる制御パルスP744を生成するデコーダ７２４と、デコーダ４３２，７２４から出力される制御パルスP432，P744に基づいて制御パルスP726を生成するＪＫフリップフロップ７２６と、ＯＲゲート７２８とを有している。
【０１３４】
デコーダ４３２から出力される制御パルスP432は、ＪＫフリップフロップ７２６のＪ入力端子に供給され、デコーダ７２４から出力される制御パルスP724は、ＪＫフリップフロップ７２６のＫ入力端子に供給される。またＯＲゲート７２８は、一方の入力端子にＪＫフリップフロップ７２６から出力される制御パルスP726が供給され、他方の入力端子に表示アスペクト比切替制御パルスＰ１０が供給されるようになっている。
【０１３５】
このような構成により、切替制御パルス生成部７００は、表示アスペクト比切替制御パルスＰ１０がＬレベルのとき、マスタークロックＣＬＫの周波数を変更するのではなく、映像表示デバイスの水平走査クロックＨＣＫやそれと連動するべき水平スタートパルスＨＳＴやビデオサンプルパルスＳＨ１〜ＳＨ４やビデオブランキングパルスＢＬＫなどの各種の水平走査系統の制御パルスについて、それらの周波数を、有効映像領域とそれ以外の無効映像領域で切り替えるための制御パルス（概ねビデオブランキングパルスＢＬＫと等しい）を、ＯＲゲート７２８の論理和出力として得ることができる。
【０１３６】
また、水平走査系統パルス信号生成部２２０は、ワイド画像表示動作用とナロー画像表示動作用とを切り替えるための切替部７３０として、水平駆動系パルス生成部４００について、ワイド画像表示動作用とナロー画像表示動作用の各制御パルスhstj−WD，hstj−NR，hstk−WD，hstk−NRを切り替えるためのセレクタ７３２，７３３と、ワイド画像表示動作用とナロー画像表示動作用の各制御パルスhckj−WD，hckj−NR，hckk−WD，hckk−NRを切り替えるためのセレクタ７３４，７３５とを有している。セレクタ７３２の選択出力はＪＫフリップフロップ４２８のＪ入力端子に供給され、セレクタ７３３の選択出力はＪＫフリップフロップ４２８のＫ入力端子に供給される。またセレクタ７３４の選択出力はＪＫフリップフロップ４２８のＪ入力端子に供給され、セレクタ７３５の選択出力はＪＫフリップフロップ４２８のＫ入力端子とＯＲゲート４３４の一方の入力端子に供給される。
【０１３７】
また、水平走査系統パルス信号生成部２２０は、ビデオサンプルパルス生成部５００についても同様に、ビデオサンプルパルスＳＨ１，ＳＨ３，ＳＨ４に関して、ワイド画像表示動作用とナロー画像表示動作用の各ＯＲゲート５４６−WD，−NRの論理和出力P546−WD，P546−NRを切り替えるためのセレクタ７３８を有している。なお、図では、ビデオサンプルパルスＳＨ１，ＳＨ３，ＳＨ４の１つについてのみ示しており、実際には、同様の回路構成を３つ持つことになる。セレクタ７３８の選択出力はＤ型フリップフロップ５４８のＤ入力端子に供給される。
【０１３８】
セレクタ７３２，７３３，７３４，７３５，７３８は、その制御入力端子に、ＯＲゲート７２８から出力される制御パルスP728が共通に供給される。また、何れも、論理レベルがＨ（＝１）のときに、ワイド画像表示動作用の各制御パルス入力を選択して出力し、論理レベルがＬ（＝０）のときに、ナロー画像表示動作用の各制御パルス入力を選択して出力する。
【０１３９】
このような構成により、マスタークロックＣＬＫの周波数を変更するのではなく、映像表示デバイスの水平走査系統の各種の制御パルスの周波数を有効映像領域とそれ以外の無効映像領域で切り替えることができる。すなわち、表示アスペクト比切替制御パルスＰ１０がＨレベルのときは、広い画角の映像表示デバイスに広い画角の映像信号に基づいて表示を行なうワイド画像表示動作となり、Ｌレベルのときは、広い画角の映像表示デバイスの一部の領域（有効映像領域）に狭い画角の映像信号に基づいて表示を行なうナロー画像表示動作となる。
【０１４０】
本実施形態の駆動信号生成部２００は、ナロー画像表示動作時には、無効映像領域についてはパルス信号の周波数をワイド画像表示動作時と同じにするが、有効映像領域についてはパルス信号の周波数を低くする点に特徴を有している。
【０１４１】
すなわち、表示アスペクト比切替制御パルスＰ１０がＬレベルのナロー画像表示動作時は、先ず、水平走査クロックＨＣＫ、ビデオサンプルパルスＳＨ１〜ＳＨ４（本実施形態ではＳＨ２を除く）やビデオブランキングパルスＢＬＫの周波数あるいは水平スタートパルスＨＳＴの発生位置を記載する周波数を、有効映像領域とそれ以外の無効映像領域で切り替えるための制御パルスをＯＲゲート７２８の論理和出力として得る。
【０１４２】
各セレクタ７３２〜７３８は、ＯＲゲート７２８の論理和出力に基づいて選択動作が制御されるので、結果として、図５および図４に示したように、水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、ビデオサンプルパルスＳＨ１〜ＳＨ４の全てのパルス信号のデコード値が有効映像領域とそれ以外の無効映像領域で変更される。また、ＪＫフリップフロップ６２６のクリア端子ＣＬＲがＬレベルとなるので、アクティブＨのビデオブランキングパルスＢＬＫがＪＫフリップフロップ６２６の非反転出力端子Ｑから出力されるようになる。
【０１４３】
＜第２実施形態＞
図１１および図１２は、本実施形態の液晶表示装置１における特徴部分である駆動信号生成部２００の第２実施形態を説明する図である。この第２実施形態は、第１実施形態の構成に加えて、水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、およびビデオサンプルパルスＳＨの位相調整機能を設けるようにした点に特徴を有する。
【０１４４】
ここで、図１１は、第２実施形態の駆動信号生成部２００に使用される、領域別に異なる周波数の水平駆動系パルスを生成する水平駆動系パルス生成部４００および領域別に異なる周波数のビデオサンプルパルスを生成するビデオサンプルパルス生成部５００の基本要素を説明するブロック図（基本構成図）である。また、図１２は、第２実施形態における水平駆動系パルス生成部４００とビデオサンプルパルス生成部５００とビデオブランキングパルス生成部６００の詳細な構成例を示すブロック図（詳細構成図）である。
【０１４５】
図１１に示す構成においては、図９に示した駆動信号生成部２００の原理回路に対して、水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、およびビデオサンプルパルスＳＨ１〜ＳＨ４の位相調整機能を追加するべく、先ず、Ｈカウンタ４１２に水平表示制御パルス位相制御パルスＰ１２を供給する。Ｈカウンタ４１２による水平表示制御パルスの位相制御においては、Ｈカウンタ４１２のリセット時の出力値を変更することで行なうようにする。
【０１４６】
具体的には、水平表示制御パルス位相制御パルスＰ１２をＨカウンタ４１２に供給し、Ｈカウンタ４１２のリセット時の出力値の変更を行ない、リセット値の変更を行なうことで、水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、およびビデオサンプルパルスＳＨ１〜ＳＨ４の各パルス信号は、ＰＬＬカウンタ２１８から出力される内部水平同期パルスinthd に対してオフセットを持つことが可能となる。
【０１４７】
また、ビデオサンプルパルスＳＨ１〜ＳＨ４に対する単独での位相調整機能を追加するべく、さらにデコーダ５４２，５４４にＳＨパルス位相制御パルスＰ１４を供給することで、アクティブＨとなるビデオサンプルパルスＳＨの位相を水平走査クロックＨＣＫや水平スタートパルスＨＳＴに対して、さらに個別に調整可能とする。
【０１４８】
水平走査クロックＨＣＫのハーフクロックごとにビデオサンプルパルスＳＨ（本実施形態ではＳＨ２を除く）はアクティブとなっており、さらに１水平走査クロックＨＣＫはマスタークロックＣＬＫの６つ分（６ｆＨ仕様）となっているので、ビデオサンプルパルスＳＨのアクティブ期間はマスタークロックＣＬＫの逆相も用いることで、６ポジション調整することができるようになる。すなわち、ビデオサンプルパルスＳＨに関しては、マスタークロックＣＬＫのハーフクロックを単位として、位相調整を行なうことができる。
【０１４９】
なお、本実施形態では、ビデオサンプルパルスＳＨ２については常時Ｈレベルにするので、実際にはこのような位相調整は意味がなく、ＳＨパルス位相制御パルスＰ１４をビデオサンプルパルスＳＨ１，ＳＨ３，ＳＨ４のそれぞれに個別に供給すればよく、ＳＨパルス位相制御パルスＰ１４を３系統用意すればよい。なお、ビデオサンプルパルスＳＨ１〜ＳＨ４は相互に関連するパルスであるので、実際には、１系統のＳＨパルス位相制御パルスＰ１４で、ビデオサンプルパルスＳＨ１〜ＳＨ４の位相を連動して調整するようにする。また、６ポジション調整するため、図中のＰ１４について"３"を記しているように、ＳＨパルス位相制御パルスＰ１４を３ビットで制御するようにする。
【０１５０】
これにより、映像信号と水平表示制御パルス（水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、ビデオサンプルパルスＳＨ）が映像表示デバイス内外での各々の遅延により時間差ができてしまった場合にも、微調整することができるようになる。
【０１５１】
このような仕組みを、図１０に示した第１実施形態の駆動信号生成部２００の回路構成に対して加えると、図１２に示すような構成となる。図から分かるように、水平表示制御パルス位相制御パルスＰ１２をＨカウンタ４１２に供給し、Ｈカウンタ４１２のリセット時の出力値の変更を行なうことで、ナロー画像表示動作時においても、水平スタートパルスＨＳＴおよび水平走査クロックＨＣＫの各パルス信号を、ＰＬＬカウンタ２１８から出力される内部水平同期パルスinthd に対してオフセットを持たせることができるようになる。
【０１５２】
また、デコーダ５４２−NR，５４４−NRにもＳＨパルス位相制御パルスＰ１４を供給することで、ナロー画像表示動作時においても、アクティブＨとなるビデオサンプルパルスＳＨ（本実施形態ではＳＨ２を除く）の位相を水平走査クロックＨＣＫに対してさらに個別に調整することができるようになる。なお、ワイド画像表示動作時とナロー画像表示動作時とで位相の調整量を異なるようにする場合には、ＳＨパルス位相制御パルスＰ１４を２系統用意すればよい。
【０１５３】
ここで、たとえばＮＴＳＣ（National Television System Committee）、ＰＡＬ（Phase Alternation by Line ）のようなアスペクト比が３：４の映像信号を、アスペクト比が９：１６の画角の映像表示デバイスに表示する場合には、前述の通り、マスタークロックＣＬＫに対して、１水平走査クロックＨＣＫ＝８ＣＬＫ（８ｆＨ仕様）となるので、上記条件下では、ビデオサンプルパルスＳＨは８ポジション調整可能となる。
【０１５４】
なお、ナロー画像表示動作時に、ビデオサンプルパルスＳＨを、８ポジション調整するため、図中のＰ１４について"３"を記しているように、ＳＨパルス位相制御パルスＰ１４を３ビットで制御するようにする。
【０１５５】
これにより、ナロー画像表示動作時においても、映像信号と水平表示制御パルス（水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、ビデオサンプルパルスＳＨ）が映像表示デバイス内外での各々の遅延により時間差ができてしまった場合にも、水平表示制御パルスの位置を微調整することができるようになる。
【０１５６】
＜第３実施形態＞
図１３は、本実施形態の液晶表示装置１における特徴部分である駆動信号生成部２００の第３実施形態を説明する図である。この第３実施形態は、第２実施形態の構成に加えて、ビデオブランキングパルスＢＬＫの位相調整機能を設けるようにした点に特徴を有する。ここで、図１３は、第３実施形態における水平駆動系パルス生成部４００とビデオサンプルパルス生成部５００とビデオブランキングパルス生成部６００の詳細な構成例を示すブロック図（詳細構成図）である。
【０１５７】
第２実施形態の構成において、前記の通り、映像信号と水平表示系統の制御パルス（水平スタートパルスＨＳＴ、水平走査クロックＨＣＫ、ビデオサンプルパルスＳＨ）の映像表示デバイス内外での各々の遅延により時間差ができてしまった場合に、Ｈカウンタ４１２のリセット時の出力値とビデオサンプルパルスＳＨの位相を調整することで、時間差を調整することができるようにしていた。しかしながら、Ｈカウンタ４１２のリセット時の出力値調整により位相調整を行なうと、ビデオブランキングパルスＢＬＫのアクティブ位置もＰＬＬカウンタ２１８から出力される内部水平同期パルスinthd に対してオフセットを持つこととなる。この結果、ビデオブランキングパルスＢＬＫ位置が無効映像領域に対して不適切になり、無効映像領域と無効映像領域との境界近傍に目障りな画像が表示出力される虞れがある。
【０１５８】
また、ＳＨパルス位相制御パルスＰ１４に基づいてビデオサンプルパルスＳＨを調整することで映像信号のサンプリング位相を変更した場合にも、同様に、ビデオブランキングパルスＢＬＫ位置が表示されるナロー画像に対して不適切になり、無効映像領域と無効映像領域との境界近傍に目障りな画像が表示出力される虞れがある。
【０１５９】
この問題を確実に解消するべく、第３実施形態の構成においては、ＢＬＫアクティブ位置制御パルスＰ１６をデコーダ６２２，６２４に供給することで、ナロー画像表示動作時において、アクティブＨとなるビデオブランキングパルスＢＬＫの位相、すなわちビデオブランキングパルスＢＬＫのアクティブ期間を微調整することができるようにする。たとえば、ナロー画像をワイド画面内の中央部に表示する場合、無効映像領域が、ナロー画像の左右にできるので、一定レベルの信号表示エリアを、左右で対称となるようにビデオブランキングパルスＢＬＫのアクティブ期間を個別に調整する。
【０１６０】
＜水平駆動部のシフトレジスタの詳細＞
図１４は、表示パネル部１００に設けられる水平駆動部１０６の構成例を示す図である。ここで示す転送処理部１６０は、ワイド画面内にナロー画像を真円率を崩すことなく表示させる際に、マスタークロックＣＬＫの周波数を変更するのではなく、水平走査系統のパルス信号の周波数を有効映像領域とそれ以外の無効映像領域で（つまり１水平走査期間内で）切り替える仕組みとの組合せにおいて非常に有効な構成およびシフト動作である。
【０１６１】
本例の水平転送処理部１６１のシフト動作は、有効映像領域と無効映像領域（特に有効映像領域の終了位置以降の部分）とで独立に行なうことができるようにしている点に特徴を有している。ここで、ワイド画面内の中央部を有効映像領域としてナロー画像を真円率を崩さないように表示させる場合のシフト動作の概要を説明すると、以下の通りである。
【０１６２】
先ず、水平スタートパルスＨＳＴのアクティブ期間を、有効映像領域手前の無効映像領域に対応する位置より手前に設定する。これにより、有効映像領域の開始位置手前側の無効映像領域にも一定レベル（たとえば黒レベル）の信号表示を行なうことができるようになる。
【０１６３】
また、逆側の無効映像領域、すなわち有効映像領域の終了位置以降の無効映像領域については、有効映像領域手前側の無効映像領域に一定レベルの信号を書き込んでいる際に、同時に逆側からシフト動作を行なう。これにより、有効映像領域の開始位置手前側と終了位置以降の両無効映像領域に、一定レベル（たとえば黒レベル）の信号表示を同時に行なうことができるようになる。
【０１６４】
これらの一定レベルの信号に置き換えを行なう期間については、ビデオブランキングパルス生成部６００にて生成されるビデオブランキングパルスＢＬＫに基づいて映像信号の一定レベル置換え制御を行なう。なお、表示パネル部１００に入力される映像信号Ｖｓｉｇは、３：４のナロー画像（有効映像）そのものであり、この３：４のナロー画像には、信号を一定レベルに置き換える際の信号レベルが特に用意されていない。このため、ここでは、一般的に走査信号間に設けられるブランキング信号（黒信号）を置換後の一定レベルに利用する。以下具体的に説明する。
【０１６５】
基本的には、水平転送処理部１６１は、転送スイッチや、一対の入力端子および出力端子を備えたフリップフロップを画素の全列数に応じた個数だけ多段接続した単一のシフトレジスタ群として構成されている。水平転送処理部１６１に供給される水平スタートパルスＨＳＴは、左右反転制御信号ＲＧＴ（RiGhT ）およびその逆位相の左右反転制御信号ｘＲＧＴにより、水平スタートパルスｌＨＳＴ（先頭の"ｌ"はleftを意味する）あるいは水平スタートパルスｒＨＳＴ（先頭の"ｒ"はright を意味する）の何れかにレベルシフトされる回路構成になっている。また、左右反転制御信号ＲＧＴがアクティブＨのときには、水平方向の左側から右側に向けて転送する正転送を意味し、左右反転制御信号ＲＧＴ，ｘＲＧＴを水平転送処理部１６１内の転送スイッチに入力することにより、転送方向を選択できるようになっている。
【０１６６】
すなわち、図１４（Ａ）において、先ず、水平転送処理部１６１は、転送方向の逆転が可能な構成のものとする。また、水平駆動部１０６は、水平転送処理部１６１の近傍に、水平スタートパルスＨＳＴ用のレベルシフタ部１０７Ｈが、左側の無効映像領域Invalid-left用（レベルシフタ部１０７Ｈ-left ）と右側の無効映像領域Invalid-right 用（レベルシフタ部１０７Ｈ-right）を備えている。レベルシフタ部１０７Ｈ-left からは水平スタートパルスｌＨＳＴが出力され、水平転送処理部１６１の無効映像領域Invalid-leftの入力端１６１Ｌinに供給される一方、レベルシフタ部１０７Ｈ-rightからは水平スタートパルスｒＨＳＴが出力され、水平転送処理部１６１の無効映像領域Invalid-right の入力端１６１Ｒinに供給される。
【０１６７】
なお、各レベルシフタ部１０７Ｈ-left ，-rightは、有効画像領域（Effective ）用にも利用される。何れが有効画像領域用に利用されるかは、転送方向によって決まり、本実施形態においては、水平方向の左側から右側、具体的には、表示パネル部１００の物理的な左を基準にしたとき、その左側から右側に向けて転送する正転送時にはレベルシフタ部１０７Ｈ-left が有効画像領域用に利用され、水平方向の右側から左側に向けて転送する反転送時にはレベルシフタ部１０７Ｈ-rightが有効画像領域用に利用される。この制御は、左右反転制御信号ＲＧＴ，ｘＲＧＴに基づいて行なわれる。なお、無効映像領域の位置やサイズは、ビデオブランキングパルス生成部６００から入力されるビデオブランキングパルスＢＬＫに基づいて任意に設定・変更することができる。
【０１６８】
また、水平駆動部１０６は、ワイド画面内の中央部を有効映像領域としてナロー画像を真円率を崩さないように表示させるための制御パルスを生成する表示制御信号生成部（ＧＥＮ）８００を備えている。表示制御信号生成部８００は、左側の無効映像領域Invalid-left用の表示制御信号生成部８００-left 、右側の無効映像領域Invalid-right 用の表示制御信号生成部８００-rightが、独立に設けられている。表示制御信号生成部８００-left には左右反転制御信号ＲＧＴが供給され、表示制御信号生成部８００-rightには左右反転制御信号ｘＲＧＴが供給され、また各表示制御信号生成部８００-left ，-rightには、表示アスペクト比切替制御パルスＰ１０に相当する表示領域切替信号ＮＲＷが共通に供給される。
【０１６９】
表示制御信号生成部８００-left は、有効映像領域左側の無効映像領域Invalid-leftの転送スイッチに供給する制御信号ＮＲＬ（NaRrow Left ）およびその逆相の制御信号ｘＮＲＬを生成する。また、表示制御信号生成部８００-rightは、有効映像領域右側の無効映像領域Invalid-right の転送スイッチに供給する制御信号ＮＲＲ（NaRrow Right）およびその逆相の制御信号ｘＮＲＲを生成する。なお、有効映像領域の転送スイッチには、左右反転制御信号ＲＧＴ，ｘＲＧＴが供給される。
【０１７０】
表示制御信号生成部８００は、水平スタートパルスＨＳＴを同時に選択しつつ水平スタートパルスｌＨＳＴおよび水平スタートパルスｒＨＳＴにレベルシフトするための制御信号を、表示制御信号生成部８００に供給して、たとえば左右反転制御信号ＲＧＴ，ｘＲＧＴと表示領域切替信号ＮＲＷの論理合成を行なうことで、各制御信号ＮＲＬ，ｘＮＲＬ，ＮＲＲ，ｘＮＲＲを生成する。
【０１７１】
各制御信号ＮＲＬ，ｘＮＲＬ，ＮＲＲ，ｘＮＲＲが、各領域の転送スイッチの転送方向制御入力端子に供給される。水平転送処理部１６１を構成する転送スイッチの接続形態そのものは、図２にて説明したように、基本的には、従来の転送回路のものと全く同様であり、水平スタートパルスＨＳＴを順次後段にシフトする動作を行なうように接続されている。
【０１７２】
各転送スイッチには、相補入力が入力される２つの転送方向制御入力端子があり、正転送方向制御入力端子にＨレベル、反転送方向制御入力端子にＬレベルが入力されると正転送を行ない、正転送方向制御入力端子にＬレベル、反転送方向制御入力端子にＨレベルが入力されると反転送を行なうようになっている。
【０１７３】
また、本例においては、転送方向が左右反転制御信号ＲＧＴ，ｘＲＧＴで制御されることに加えて、無効映像領域の位置やサイズが、ビデオブランキングパルス生成部６００から入力されるビデオブランキングパルスＢＬＫに基づいて任意に設定・変更することができるようになっている。このため、図示を割愛するが、各転送スイッチを左側の無効映像領域と右側の無効映像領域と有効映像領域とに適切に割り当てるべく、ビデオブランキングパルスＢＬＫに基づいて、制御信号ＲＧＴ（ｘＲＧＴ），ＮＲＬ（ｘＮＲＬ），ＮＲＲ（ｘＮＲＲ）の何れを転送スイッチの転送方向制御入力端子に供給するかを切り替える切替スイッチが設けられる。この点は、従来の転送回路では、転送方向を指示する制御信号ＲＧＴ（ｘＲＧＴ）が全ての転送スイッチに共通に供給されるのとは異なる。
【０１７４】
一方、画素Ｐに与える映像信号に関しては、走査信号間に設けられるブランキング信号（黒信号）を、無効映像領域にて黒画像などを表示するための一定レベルの信号に利用するための映像信号切替制御部８２０として、図１４（Ｂ）に示すように、ブランキング信号抽出部８２２と、映像信号処理部３００から供給される映像信号Ｖsig とブランキング信号抽出部８２２で抽出されるブランキング信号とを、ビデオブランキングパルス生成部６００から供給されるビデオブランキングパルスＢＬＫに基づいて切り替え、ビデオライン１６５に出力する映像信号切替部８２４とを備えている。
【０１７５】
このような構成により、水平駆動部１０６は、水平スタートパルスＨＳＴを水平転送処理部１６１の両側から入力できる回路構成となる。これにより、両側の無効映像領域では、水平スタートパルスＨＳＴを無効映像領域用の書込み開始パルスとして使用して互いに反対方向への転送が可能となり、ブランキング信号（黒信号）を左右同時に順次サンプリングしていくことができる。有効映像領域の転送は、無効映像領域の最終段のシフトパルスの何れか一方を有効映像領域用の書込み開始パルスとして選択して転送を開始し、以降は、無効映像領域での転送処理と同様の転送処理を行なう。つまり、何れか一方の無効映像領域から有効映像領域に亘って連続的に水平スタートパルスＨＳＴを段ごとに転送して画素の点順次アドレスを行なう。他方の無効映像領域に関しては、有効映像領域に達した段階で水平スタートパルスＨＳＴの転送を停止する。ここで、有効映像領域の転送時には、水平走査クロックＨＣＫの周波数が低下している。
【０１７６】
このように本例においては、水平転送処理部１６１を構成する各転送スイッチを各領域に割り当て、転送方向を指示する制御信号ＲＧＴ（ｘＲＧＴ）を全ての転送スイッチに共通に供給するのではなく、制御信号ＲＧＴ（ｘＲＧＴ）と表示領域切替信号ＮＲＷとに基づいて、表示制御信号生成部８００において左側および右側の各無効映像領域用の転送スイッチの転送方向を制御するための制御信号ＮＲＬ，ｘＮＲＬ，ＮＲＲ，ｘＮＲＲを生成することで、各領域の各転送スイッチの転送方向を制御するようにした。
【０１７７】
表示制御信号生成部８００を新た導入することで、水平転送処理部１６１の各転送スイッチの従属接続態様を従来と同様にすることを可能にするとともに、すなわち既存の転送回路の完全流用を可能とするとともに、領域別の転送方向の制御という手法を新たに導入することで、転送段の途中にスイッチ素子や接続ゲート素子を設けることなく、ワイドパネルを用いつつ、ワイド表示とナロー表示の切替えや転送方向の切替えを行なうことができるようになる。
【０１７８】
水平駆動部１０６をこのような仕組みにすることで、実質的に外部のＤＳＰなどの映像信号処理回路の機能の一部を表示パネル部１００内に取り入れることができ、ＤＳＰチップサイズの縮小化や、基板１０２および液晶表示装置１自体を小型にすることもできる。
【０１７９】
たとえば、９：１６のワイドパネルにおいて３：４の映像信号に基づいて表示を行なう際に、映像信号処理によって３：４の映像信号の左右に一定レベルの信号を付加し、それを３：４サイズにスクイーズしてワイドパネルに表示させる手法をとる必要がなく、これらの処理を行なう映像信号処理回路を削除することができる。また、有効映像領域では一時的にサンプリング周波数を有効映像の割合分低下させるため、３：４の映像信号をＮＴＳＣ規格にスクイーズする必要がなく、ＤＳＰなどの外部映像処理回路を簡略化かつ小規模化することができる。
【０１８０】
また、高周波数駆動が必要な水平駆動回路のセル構成やレイアウトは全く同一の繰り返しになっており、ワイドパネルにおいてナロー映像信号に基づいて表示を行なう際にも、無効映像領域から有効映像領域に亘って連続的に水平スタートパルスＨＳＴを段ごとに転送して画素の点順次アドレスを行なうことができ、黒表示などを行なう無効映像領域と有効映像領域の境目でシフトパルス遅延やなまりが生じることはない。これは、水平駆動回路内で常に一定のスルーレートを確保できることを意味しており、駆動の高周波数化に十分対応できる。また、無効映像領域用のシフトパルスを有効映像領域用の水平スタートパルスＨＳＴとして用いることができるため、波形が崩壊する可能性はない。
【０１８１】
加えて、無効映像領域から有効映像領域に亘って連続的に水平スタートパルスＨＳＴを段ごとに転送して画素の点順次アドレスを行なうので、ワイドパネルにおいてナロー映像信号に基づいて表示を行なう際、無効映像領域のサイズや位置を任意に変更することができる。
【０１８２】
これにより、特開平７−２９８１７１号に記載の仕組みを採用した場合に起こり得る問題を解消することができる。たとえば、特開平７−２９８１７１号には、単一のシフトレジスタを用いた水平アドレス回路（水平転送処理部１６１に相当）でワイド表示とノーマル表示の切り換えを可能にする仕組みが提案されている。この仕組みは、ワイド表示時先頭段に位置するフリップフロップの入力端子に水平スタートパルスＨＳＴを注入するワイド入力スイッチ素子を設けるとともに、ノーマル表示時特定の途中段に位置するフリップフロップの入力端子に水平スタートパルスＨＳＴを注入するノーマル入力スイッチ素子を設けることで対処している。
【０１８３】
しかしながら、このようにスイッチ素子を設けることで対処した場合には、無効映像領域のサイズを任意に変更することができない。加えて、高周波数駆動が必要な水平駆動回路のある一部分にスイッチ素子を設けることになるので、少なからずシフトパルス遅延やなまりが生じてしまう。特開平７−２９８１７１号に記載の仕組みでは、このパルス遅延やなまりを平均化するために負荷調整用のダミースイッチ素子を導入する手法も提案しているが、これは高周波数駆動としては非常に将来性がない対策にしか過ぎない。
【０１８４】
また、特開平７−２９８１７１号では、無効映像領域と有効映像領域の境界に接続ゲート素子を介在させ、ワイド表示時継目における水平スタートパルスＨＳＴの転送を可能とする一方、ノーマル表示時継目における水平スタートパルスＨＳＴの転送を遮断することで、水平スタートパルスＨＳＴの転送を順方向または逆方向に制御し、画素の双方向点順次アドレシングを行なう仕組みも提案している。しかしながら、高周波数駆動が必要な水平駆動回路のある一部分に接続ゲート素子を介在させると、スイッチ素子を水平駆動回路のある一部分に設ける場合と同様にパルス遅延やなまりが生じてしまう。
【０１８５】
さらに、特開平７−２９８１７１号に記載の仕組みを実現するには、水平スタートパルスＨＳＴを途中段まで引き回す必要がある。しかしながら、高周波数のパルス信号用の配線を引き回すと、配線遅延や容量の影響を非常に強く受け、波形が崩壊し転送開始不能という事態になり得る要素も持っている。
【０１８６】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１８７】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１８８】
たとえば、点順次駆動方式には様々な変形方式があるが、少なくとも、水平走査クロックＨＣＫの各論理レベルで画素Ｐに映像信号の書込みを行なうものである限り、上記実施形態にて説明した仕組みを同様に適用することができる。
【０１８９】
また、上記実施形態では、アナログ映像信号を入力とし、これをサンプリングして点順次にて各画素を駆動するアナログインタフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、デジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、このアナログ映像信号をサンプリングして点順次にて各画素を駆動するデジタルインタフェース駆動回路を搭載した液晶表示装置にも、上記実施形態にて説明した仕組みを同様に適用することができる。
【０１９０】
さらに、上記実施形態においては、画素の表示エレメントとして液晶セルを用いた液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、点順次駆動方式のアクティブマトリクス型の表示全般にも、上記実施形態にて説明した仕組みを同様に適用することができる。
【図面の簡単な説明】
【０１９１】
【図１】本発明に係る駆動装置の一実施形態を適用した液晶表示装置の一実施形態の全体構成の概略を示す図である。
【図２】点順次駆動方式の水平駆動回路の構成例を示す図である。
【図３】駆動信号生成部の全体概要を示すブロック図である。
【図４】ナロー画面をワイド画面内に表示する際の表示態様の一例を示す図である。
【図５】駆動信号生成部において生成されるパルス信号のタイミングチャートの一例である。
【図６】図５の部分詳細図である。
【図７】従来のパルス信号のタイミングチャートの一例である。
【図８】映像信号処理回路の全体概要を示すブロック図である。
【図９】駆動信号生成部の第１実施形態を説明する基本構成図である。
【図１０】駆動信号生成部の第１実施形態を説明する詳細構成図である。
【図１１】駆動信号生成部の第２実施形態を説明する基本構成図である。
【図１２】駆動信号生成部の第２実施形態を説明する詳細構成図である。
【図１３】駆動信号生成部の第３実施形態を説明する詳細構成図である。
【図１４】パネル部に設けられる水平駆動部の構成例を示す図である。
【符号の説明】
【０１９２】
１…液晶表示装置、１００…表示パネル部、１０２…基板、１０３…画素アレイ部、１０５…垂直駆動部、１０６…水平駆動部、１０７…レベルシフタ部、１０８…端子部、Ｐ…画素１１２…走査線、１１４…信号線、１６１…水平転送処理部、２００…駆動信号生成部、２１０…ＰＬＬ回路、２１２…電圧制御発振器、２２０…水平走査系統パルス信号生成部、２３０…垂直走査系統パルス信号生成部、３００…映像信号処理部、４００…水平駆動系パルス生成部、５００…ビデオサンプルパルス生成部、６００…ビデオブランキングパルス生成部、７００…切替制御パルス生成部、７３０…切替部、８００…表示制御信号生成部、８２０…映像信号切替制御部
【図１】
2006284708.tif 000003
【図２】
2006284708.tif 000004
【図３】
2006284708.tif 000005
【図４】
2006284708.tif 000006
【図５】
2006284708.tif 000007
【図６】
2006284708.tif 000008
【図７】
2006284708.tif 000009
【図８】
2006284708.tif 000010
【図９】
2006284708.tif 000011
【図１０】
2006284708.tif 000012
【図１１】
2006284708.tif 000013
【図１２】
2006284708.tif 000014
【図１３】
2006284708.tif 000015
【図１４】
2006284708.tif 000016