(57)【要約】【課題】窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置を実現できるようにする。【解決手段】サファイアからなる基板１１の上に、ＡｌＮからなるバッファ層１２を介在させてＧａＮからなる活性層１３及びＡｌＧａＮからなる障壁層１４を順次形成する。続いて、障壁層１４の上面におけるゲート電極の形成領域に酸化シリコン等からなるマスク膜１５を形成した後、ＭＯＣＶＤ法により厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を選択的に形成する。マスク膜１５を除去した後、積層膜１６の上にオーミック電極１７を形成し、露出した障壁層１４の上にゲート電極１８を形成する。【選択図】図１
2006351762.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に第１の窒化物半導体からなる第１の半導体層を形成する工程（ａ）と、
前記第１の半導体層の上に、該第１の半導体層の上面の一部を覆うマスク膜を選択的に形成する工程（ｂ）と、
前記第１の半導体層の上に前記マスク膜を形成マスクとして、互いにバンドギャップが異なる第２の窒化物半導体と第３の窒化物半導体とを積層した積層膜を選択的に形成する工程（ｃ）と、
前記積層膜の上にオーミック電極を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記マスク膜は、酸化シリコン、酸窒化シリコン及び窒化シリコンのいずれか１つからなる単層膜又は２つ以上が積層された多層膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｃ）よりも後に、前記マスク膜を除去し、前記第１の半導体層の上面を露出する工程と、
露出した前記第１の半導体層の上面にショットキー電極を形成する工程とを備えていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｂ）と前記工程（ｃ）との間に、前記第１の半導体層の上に前記マスク膜を形成マスクとして、ｎ型にドープした第４の窒化物半導体からなる第２の半導体層を選択的に形成する工程をさらに備えていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｂ）と前記工程（ｃ）との間に、前記第１の半導体層に前記マスク膜を注入マスクとしてｎ型不純物イオンを選択的に注入する工程と、
注入した前記ｎ型不純物イオンを活性化する熱処理工程とをさらに備えていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記ｎ型不純物は、シリコンであることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記工程（ｂ）と前記工程（ｃ）との間に、前記マスク膜をエッチングマスクとして前記第１の半導体層を選択的にエッチングすることにより前記第１の半導体層の上部に凹部を形成する工程をさらに備え、
前記工程（ｃ）において、前記積層膜は、前記凹部の底面上に形成することを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記工程（ａ）よりも前に、前記基板の上に前記第１の窒化物半導体と比べてバンドギャップが小さい第５の窒化物半導体からなる第３の半導体層を形成する工程をさらに備え、
前記工程（ａ）において、前記第１の半導体層は、前記第３の半導体層の上に形成することを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
基板と、
前記基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、
前記第１の半導体層の上に形成されたショットキー電極と、
前記第１の半導体層の上の前記ショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、
前記積層膜の上に形成されたオーミック電極とを備え、
前記第１の半導体層と前記積層膜との界面におけるｎ型不純物濃度は、前記第１の半導体層と前記ショットキー電極との接触面におけるｎ型不純物濃度よりも高いことを特徴とする半導体装置。
【請求項１０】
基板と、
前記基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、
前記第１の半導体層の上に形成されたショットキー電極と、
前記第１の半導体層の上の前記ショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、
前記積層膜の上に形成されたオーミック電極とを備え、
前記第１の半導体層は、前記オーミック電極の下側部分の厚さが、前記ショットキー電極の下側部部分の厚さよりも薄いことを特徴とする半導体装置。
【請求項１１】
前記積層膜は、前記ショットキー電極の両側にそれぞれ形成され、
前記オーミック電極は、それぞれの前記積層膜の上に形成され、
電界効果トランジスタとして機能することを特徴とする請求項９又は１０に記載の半導体装置。
【請求項１２】
前記第１の半導体層の下面と接して形成され、前記第１の窒化物半導体と比べてバンドギャップが小さい第５の窒化物半導体からなる第２の半導体層をさらに備えていることを特徴とする請求項９から１１のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム系半導体装置及びその製造方法に関し、特に高周波デバイスに用いるトランジスタに関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）並びに一般式が（ＩｎxＡｌ1-x）yＧａ1-yＮ（０≦ｘ≦１、０≦ｙ≦１）で表される混晶物である窒化物半導体は、その物理的特長である広いバンドギャップ及び直接遷移型バンド構造を利用した光学素子への応用のみならず、破壊電界及び飽和電子速度が大きいという特長を利用した電子デバイスへの応用も検討されている。特に、半絶縁性基板の上にエピタキシャル成長したＡｌxＧａ1-xＮとＧａＮとの界面に現れる二次元電子ガス（2 Dimensional Electron Gas; 以下２ＤＥＧと略す）を利用するヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor; 以下ＨＦＥＴと略す）は、高出力高周波デバイスとして開発が進められている。
【０００３】
これらの窒化物半導体素子において、半導体素子内においてコンタクト抵抗やチャネル抵抗等の寄生抵抗成分を出来る限り低減させる必要がある。オーミック電極のコンタクト抵抗を低減する方法として、オーミック電極を、ＡｌＧａＮ層とＧａＮ層とが積層された超格子層の上に形成する方法が提案されている（例えば、特許文献１を参照。）。
【特許文献１】特開２００５−２６６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＡｌＧａＮ層とＧａＮ層とからなる超格子層をコンタクト層に用いる場合には、ゲート電極の形成領域となるリセス構造の形成が非常に困難になるという問題がある。
【０００５】
通常のＧａＮ層からなるコンタクト層の場合には、障壁層であるＡｌＧａＮ層との選択エッチングを適用することにより、障壁層の表面においてエッチングを自動的に止めることが可能である。
【０００６】
しかし、超格子層はＡｌＧａＮ層とＧａＮ層とからなるため、選択エッチングを適用することができず、障壁層の表面においてエッチングを自動的に止めることは困難であり、時間制御によりコンタクト層をエッチングしなければならない。この場合には、ウェハー毎のエッチング速度のばらつき又はウェハー面内におけるエッチング速度のばらつきによってリセスの深さが変動するため、閾値電圧等の特性値がばらついてしまうという問題がある。
【０００７】
また、エッチング速度のばらつきが抑えられたとしても、結晶成長速度の変動等によりウェハー毎もしくはウェハー面内においてコンタクト層の膜厚が変動するとリセスの深さが変動するため、閾値電圧等の特性値がばらついてしまうという問題が生じる。
【０００８】
特に、コンタクト抵抗をさらに低減するためにｎ型ドープ層を障壁層とコンタクト層との界面近傍に挿入する場合において、リセスを形成する際のエッチングが不足すると高濃度のｎ型ドープ層がゲート電極の下に残存してしまい、ゲートリーク電流の増大が生じるという問題がある。
【０００９】
本発明は、前記従来の問題を解決し、窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置及びその製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明は積層膜からなるコンタクト層を、障壁層の上にマスクを選択的に形成した後に形成する構成とする。
【００１１】
具体的に本発明に係る半導体装置の製造方法は、基板の上に第１の窒化物半導体からなる第１の半導体層を形成する工程（ａ）と、第１の半導体層の上に、該第１の半導体層の上面の一部を覆うマスク膜を選択的に形成する工程（ｂ）と、第１の半導体層の上にマスク膜を形成マスクとして、互いにバンドギャップが異なる第２の窒化物半導体と第３の窒化物半導体とを積層した積層膜を選択的に形成する工程（ｃ）と、積層膜の上にオーミック電極を形成する工程（ｄ）とを備えていることを特徴とする。
【００１２】
本発明の半導体装置の製造方法によれば、第１の半導体層の上にマスク膜を形成マスクとして、互いにバンドギャップが異なる第２の窒化物半導体と第３の窒化物半導体とを積層した積層膜を選択的に形成するため、ゲートリセス構造を形成するためにコンタクト層である積層膜をエッチングする必要がない。従って、リセスの深さを均一とすることができるので、閾値電圧等の特性値のばらつきが小さい半導体装置を製造することが可能となる。
【００１３】
本発明の半導体装置の製造方法において、マスク膜は酸化シリコン、酸窒化シリコン及び窒化シリコンのいずれか１つからなる単層膜又は２つ以上が積層された多層膜であることが好ましい。このような構成とすることにより、積層膜の成長を確実にマスクすることが可能となる。
【００１４】
本発明の半導体装置の製造方法は、工程（ｃ）よりも後に、マスク膜を除去し、第１の半導体層の上面を露出する工程と、露出した第１の半導体層の上面にショットキー電極を形成する工程とをさらに備えていることが好ましい。
【００１５】
本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、第１の半導体層の上にマスク膜を形成マスクとして、ｎ型にドープした第４の窒化物半導体からなる第２の半導体層を選択的に形成する工程をさらに備えていることが好ましい。このような構成とすることにより、オーミック電極のコンタクト抵抗をさらに低減することが可能となる。また、ｎ型半導体層がゲート電極の形成領域に形成されることがないため、ｎ型半導体層が残存してゲートリーク電流が増大することを防止できる。
【００１６】
本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、第１の半導体層にマスク膜を注入マスクとしてｎ型不純物イオンを選択的に注入する工程と、注入したｎ型不純物イオンを活性化する熱処理工程とをさらに備えていることを特徴とする。このような構成においても、オーミック電極のコンタクト抵抗をさらに低減することが可能となる。また、マスク膜を不純物イオンの注入マスクとして用いることができるので、工程の増加もほとんどない。この場合において、ｎ型不純物は、シリコンであることが好ましい。
【００１７】
本発明の半導体装置の製造方法は、工程（ｂ）と工程（ｃ）との間に、マスク膜をエッチングマスクとして第１の半導体層を選択的にエッチングすることにより第１の半導体層の上部に凹部を形成する工程をさらに備え、工程（ｃ）において、積層膜は凹部の底面上に形成することが好ましい。このような構成とすることにより、障壁層である第１の半導体層の厚さを薄くすることができるため、コンタクト抵抗をさらに低減できる。
【００１８】
本発明の半導体装置の製造方法は、工程（ａ）よりも前に、基板の上に第１の窒化物半導体と比べてバンドギャップが小さい第５の窒化物半導体からなる第３の半導体層を形成する工程をさらに備え、工程（ａ）において、第１の半導体層は、第３の半導体層の上に形成することが好ましい。このような構成とすることにより、第１の半導体層と第３の半導体層との間に２次元電子ガスを発生させることができるので、高速に動作する半導体装置を実現することができる。
【００１９】
本発明に係る第１の半導体装置は、基板と、基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、第１の半導体層の上に形成されたショットキー電極と、第１の半導体層の上のショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、積層膜の上に形成されたオーミック電極とを備え、第１の半導体層と積層膜との界面におけるｎ型不純物濃度は、第１の半導体層とショットキー電極との接触面におけるｎ型不純物濃度よりも高いことを特徴とする。
【００２０】
第１の半導体装置によれば、第１の半導体層と積層膜との界面におけるｎ型不純物濃度は、第１の半導体層とショットキー電極との接触面におけるｎ型不純物濃度よりも高いため、ショットキー電極のリーク電流を増大させることなくオーミック電極のコンタクト抵抗を低減できる。従って、コンタクト抵抗が小さく且つ閾値電圧等の特性がそろった半導体装置を実現できる。
【００２１】
本発明に係る第２の半導体装置は、基板と、基板の上に形成した第１の窒化物半導体からなる第１の半導体層と、第１の半導体層の上に形成されたショットキー電極と、第１の半導体層の上のショットキー電極が形成された領域とは異なる領域に形成され、互いにバンドギャップが異なる第２の窒化物半導体及び第３の窒化物半導体が積層された積層膜と、積層膜の上に形成されたオーミック電極とを備え、第１の半導体層は、オーミック電極の下側部分の厚さが、ショットキー電極の下側部分の厚さよりも薄いことを特徴とする半導体装置。
【００２２】
第２の半導体装置によれば、第１の半導体層は、オーミック電極の下側部分の厚さが、ショットキー電極の下側部分の厚さよりも薄いため、オーミック電極のコンタクト抵抗を小さくすることができる。従って、コンタクト抵抗が小さく且つ閾値電圧等の特性がそろった半導体装置を実現できる。
【００２３】
本発明の半導体装置において、積層膜はショットキー電極の両側にそれぞれ形成され、オーミック電極はそれぞれの積層膜の上に形成され、電界効果トランジスタとして機能することが好ましい。
【００２４】
本発明の半導体装置において、第１の半導体層の下面と接して形成され、第１の窒化物半導体と比べてバンドギャップが小さい第４の窒化物半導体からなる第２の半導体層をさらに備えていることが好ましい。
【発明の効果】
【００２５】
本発明の半導体装置によれば、窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置及びその製造方法を実現できる
【発明を実施するための最良の形態】
【００２６】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の製造方法を工程順に示している。
【００２７】
まず、図１（ａ）に示すようにサファイアからなる基板１１の上に、ＡｌＮからなるバッファ層１２を形成し、バッファ層１２の上にＧａＮからなる活性層１３及びＡｌ0.26Ｇａ0.74Ｎからなる障壁層１４を有機金属化学気相成長（ＭＯＣＶＤ）法により順次形成する。続いて、障壁層１４の上に酸化シリコン（ＳｉＯ2）からなるマスク膜１５を堆積した後、ウェットエッチング又はドライエッチングを用いて、ゲート電極を形成する領域にマスク膜１５が残るようにパターニングする。
【００２８】
次に、図１（ｂ）に示すように、障壁層１４の上にＭＯＣＶＤ法により厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。
【００２９】
次に、図１（ｃ）に示すようにウェットエッチングによりマスク膜１５を除去した後、積層膜１６の上にチタン（Ｔｉ）とアルミニウム（Ａｌ）とが順次積層されたオーミック電極１７を形成する。
【００３０】
次に、図１（ｄ）に示すように、障壁層１４の上に例えばパラジウムとシリコンと合金（ＰｄＳｉ）、パラジウム（Ｐｄ）及び金（Ａｕ）を積層してゲート電極１８を形成する。なお、ゲート電極の材質は、これに限らず、既知の材料を使用することができる。
【００３１】
本実施形態においては、オーミック電極１７の形成領域のみに積層膜１６を形成している。このため、積層膜１６をエッチングする必要がなく、ゲート電極１８の下側における障壁層１４の膜厚の再現性が非常に高い。従って、閾値電圧等の特性値がそろった素子を形成することが可能となる。
【００３２】
なお、マスク膜１５にはＳｉＯ2に代えて、窒化シリコン（ＳｉＮ）膜又は酸窒化シリコン（ＳｉＯＮ）膜を用いてもよく、また、ＳｉＯ2、ＳｉＮ及びＳｉＯＮのうちの２つ以上からなる多層膜を用いてもよい。
【００３３】
また、積層膜１６には、Ａｌ0.26Ｇａ0.74Ｎ膜とＧａＮ膜とを積層して用いたが、積層膜の界面に２ＤＥＧが発生するように互いにバンドギャップが互いに異なる窒化物半導体膜を積層すればよい。窒化物半導体膜の膜厚は必要に応じて変更してよく、積層回数も１周期以上あればよい。
【００３４】
さらに、例えば、ＡｌＧａＮ膜とＧａＮ膜とを積層した超格子構造（ＡｌＧａＮ／ＧａＮ超格子という）と、ＧａＮ膜とＩｎＧａＮ膜とを積層した超格子構造（ＧａＮ／ＩｎＧａＮ超格子という）とを組み合わせて積層して積層膜１６を形成してもよい。
【００３５】
なお、本実施形態において、障壁層１４と積層膜１６の一部とが共にＡｌ0.26Ｇａ0.74Ｎからなる場合を示したが、Ａｌ組成が０．２６以外のＡｌＧａＮにより構成されていてもよい。また、障壁層１４と積層膜１６に含まれるＡｌＧａＮのＡｌ組成は互いに異なっていてもよく、ＡｌＧａＮ以外の窒化物半導体により形成されていてもよい。
【００３６】
（第２の実施の形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図２は第２の実施形態に係る半導体装置の製造方法を工程順に示している。図２において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００３７】
まず、図２（ａ）に示すように第１の実施形態と同様にして、基板１１の上にバッファ層１２、活性層１３及び障壁層１４を形成し、障壁層１４の上のゲート電極形成領域にマスク膜１５を形成する。
【００３８】
次に、図２（ｂ）に示すように障壁層１４の上にＭＯＣＶＤ法を用いてＳｉをドープしたｎ型ＧａＮ層２１を形成する。
【００３９】
次に、図２（ｃ）に示すように、ｎ型ＧａＮ層２１の上に、ＭＯＣＶＤ法により、厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。
【００４０】
次に、図２（ｄ）に示すように第１の実施形態と同様にして、マスク膜１５を除去し、オーミック電極１７及びゲート電極１８をそれぞれ形成する。
【００４１】
本実施形態の半導体装置の製造方法においては、積層膜１６をオーミック電極１７の形成領域にのみ選択的に形成でき、ゲート電極１８の下側における障壁層１４の膜厚のばらつきを抑えることができるだけでなく、積層膜１６と障壁層１４との間にのみｎ型ＧａＮ層２１を形成できるため、オーミック電極１７のコンタクト抵抗をさらに低減することができる。また、ゲート電極１８の下にｎ型ＧａＮ層２１が残存することがないため、ゲートリーク電流が増大することがない。
【００４２】
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図３は第３の実施形態に係る半導体装置の製造方法を工程順に示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００４３】
まず、図３（ａ）に示すように第１の実施形態と同様にして、基板１１の上にバッファ層１２、活性層１３及び障壁層１４を形成し、障壁層１４の上のゲート電極形成領域にマスク膜１５を形成する。
【００４４】
次に、図３（ｂ）に示すように障壁層１４の表面近傍にマスク膜１５を注入マスクとしてＳｉイオンをイオン注入する。この際に、障壁層１４の表面における不純物濃度が高くなるように、イオンの加速エネルギーは低く設定することが好ましい。その後、熱処理を行い、注入イオンを活性化してｎ型ドープ層３１を形成する。なお、熱処理を省略し、後続のエピタキシャル成長の際の加熱処理により注入イオンを活性化してもよい。
【００４５】
次に、図３（ｃ）に示すように、ｎ型のＧａＮ層２１の上に、ＭＯＣＶＤ法により、厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。
【００４６】
次に、図３（ｄ）に示すように第１の実施形態と同様にして、マスク膜１５を除去し、オーミック電極１７及びゲート電極１８をそれぞれ形成する。
【００４７】
本実施形態の半導体装置の製造方法においては、積層膜１６をオーミック電極１７の形成領域にのみ選択的に形成でき、ゲート電極１８の下側における障壁層１４の膜厚のばらつきを抑えることができる。また、積層膜１６と障壁層１４との間にのみｎ型ドープ層３１を形成できるため、ゲート電極１８のリーク電流を増大させることなくオーミック電極１７のコンタクト抵抗をさらに低減することができる。さらに、ｎ型ドープ層３１を形成する注入マスクにはマスク膜１５を用いることができるため、工程の増加もほとんどない。
【００４８】
（第４の実施形態）
以下に本発明の第４の実施形態について図面を参照して説明する。図４は第４の実施形態に係る半導体装置の製造方法を工程順に示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００４９】
まず、図４（ａ）に示すように第１の実施形態と同様にして、基板１１の上にバッファ層１２、活性層１３及び障壁層１４を形成し、障壁層１４の上のゲート電極形成領域にマスク膜１５を形成する。
【００５０】
次に、図４（ｂ）に示すようにＭＯＣＶＤ装置内において、水素ガス雰囲気で１０５０℃程度の温度に加熱することにより障壁層１４のマスク膜１５に覆われていない部分を選択的にエッチングする。
【００５１】
次に、図４（ｃ）に示すように、エッチングした障壁層１４を大気に曝すことなく同一の装置内において、厚さが５．６ｎｍのＡｌ0.26Ｇａ0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を形成する。このように障壁層１４のエッチングと積層膜１６の再成長とを同一のチャンバ内において、大気開放することなく連続的に行うことにより、障壁層１４と積層膜１６との界面の状態を良好に保つことができる。なお、障壁層１４のエッチングには、塩素系のガスを用いたプラズマエッチングを用いてもよい。
【００５２】
次に、図４（ｄ）に示すように第１の実施形態と同様にして、バッファードフッ酸等を用いてマスク膜１５を除去した後、オーミック電極１７及びゲート電極１８をそれぞれ形成する。
【００５３】
本実施形態の半導体装置の製造方法においては、積層膜１６をオーミック電極１７の形成領域にのみ選択的に形成できるだけでなく、オーミック電極１７の形成領域における障壁層１４の厚さを薄くしているため、オーミック電極１７のコンタクト抵抗をさらに低減することができる。また、障壁層１４のエッチングは、マスク膜１５をマスクとしてＭＯＣＶＤ装置を用いて行うことができるため工程の増加もほとんどない。
【００５４】
なお、障壁層１４をエッチングする際には、障壁層１４を残存させ活性層１３を露出させないようにすることが好ましい。障壁層１４を残存させることにより、積層膜１６の下側においても活性層１３と障壁層１４の界面に２ＤＥＧを発生させることができ、また、多層膜１６と障壁層１４界面のポテンシャル障壁を低減できるため、オーミック電極１７を低抵抗でチャネルにコンタクトさせることが可能となる。
【００５５】
なお、本実施形態においては、障壁層１４をエッチングすることにより、積層膜１６の形成領域における障壁層１４の膜厚を薄くしたが、活性層１３の上に厚さが５ｎｍ程度又はそれ以下の厚さの薄いＡｌＧａＮ層を形成した後、ゲート電極１７の形成領域のみにＡｌＧａＮ層を再成長させて障壁層１４を形成してもよい。この場合には障壁層１４にエッチングを行う必要がないため、結晶欠陥の導入がない障壁層１４が得られ、特性劣化が生じる恐れがない。
【産業上の利用可能性】
【００５６】
本発明の半導体装置及びその製造方法は、窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置を実現できるという効果を有し、窒化ガリウム系半導体装置、特に高周波デバイスに用いるトランジスタ及びその製造方法等として有用である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係る半導体装置の製造工程を工程順に示す断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の製造工程を工程順に示す断面図である。
【図３】本発明の第３の実施形態に係る半導体装置の製造工程を工程順に示す断面図である。
【図４】本発明の第４の実施形態に係る半導体装置の製造工程を工程順に示す断面図である。
【符号の説明】
【００５８】
１１  基板
１２  バッファ層
１３  活性層
１４  障壁層
１５  マスク膜
１６  積層膜
１７  オーミック電極
１８  ゲート電極
２１  ｎ型ＧａＮ層
３１  ｎ型ドープ層
【図１】
2006351762.tif 000003
【図２】
2006351762.tif 000004
【図３】
2006351762.tif 000005
【図４】
2006351762.tif 000006