(57)【要約】【課題】ディボットの発生を防止する。【解決手段】基板１２に、複数の素子形成領域１０ａ及び当該複数の素子形成領域同士を互いに離間する素子分離構造部形成領域１０ｂを設定する。第１熱酸化膜を形成する。ＨｆＳｉＯＮ膜を形成する。加熱処理を行う。シリコン窒化膜を形成する。素子分離構造部形成領域である基板の上面から基板内に至る溝部１４を形成する。溝部酸化膜１６を形成する。前駆埋込み酸化膜を形成する。前駆埋込み酸化膜を、シリコン窒化膜の上面より低い高さとして除去する。シリコン窒化膜を除去する。ＨｆＳｉＯＮ膜及び第１熱酸化膜を除去する。ＨｆＳｉＯＮ膜及び第１熱酸化膜が除去された基板の露出面に、第２熱酸化膜を形成する。基板の露出面と同一の高さとして、埋込み部１８を形成する。【選択図】図１
2006351890.tif 000002
【特許請求の範囲】
【請求項１】
上面及び当該上面と対向する下面を有する基板に、複数の素子形成領域及び当該複数の素子形成領域同士を互いに離間する素子分離構造部形成領域を設定する工程と、
前記基板の前記上面に、第１熱酸化膜を形成する工程と、
前記第１熱酸化膜上に熱処理によりエッチングレートが変化する膜を形成する工程と、
前記熱処理によりエッチングレートが変化する膜上にシリコン窒化膜を形成する工程と、
前記素子分離構造部形成領域の前記シリコン窒化膜、前記熱処理によりエッチングレートが変化する膜及び前記第１熱酸化膜を除去し、かつ前記素子分離構造部形成領域である前記基板の前記上面から当該基板内に至る溝部を形成する工程と、
前記溝部内を覆う溝部酸化膜を形成する工程と、
前記溝部酸化膜で覆われている前記溝部内を埋込み、かつ前記シリコン窒化膜、前記熱処理によりエッチングレートが変化する膜及び前記第１熱酸化膜の露出面を覆う埋込み酸化膜を形成する工程と、
前記埋込み酸化膜を、前記シリコン窒化膜が露出し、かつ前記素子分離構造部形成領域内にあっては前記シリコン窒化膜と略同一の高さに揃うまで除去する工程と、
前記シリコン窒化膜と略同一の高さとされた前記埋込み酸化膜を、前記シリコン窒化膜の上面より低い高さとして除去する工程と、
前記シリコン窒化膜を除去する工程と、
前記熱処理によりエッチングレートが変化する膜及び前記第１熱酸化膜を除去する工程と、
前記熱処理によりエッチングレートが変化する膜及び前記第１熱酸化膜が除去された前記基板の露出面に、第２熱酸化膜を形成する工程と、
前記第２熱酸化膜を除去し、かつ前記埋込み酸化膜を前記第２熱酸化膜が除去された基板の露出面と略同一の高さとする工程と
を含むことを特徴とする素子分離構造部の製造方法。
【請求項２】
前記熱処理によりエッチングレートが変化する膜を形成する工程の後に、加熱処理を行う工程をさらに含むことを特徴とする請求項１に記載の素子分離構造部の製造方法。
【請求項３】
前記加熱処理を行う工程の加熱処理温度は、前記熱処理によりエッチングレートが変化する膜のエッチングレートが、同条件での前記埋込み酸化膜のエッチングレートより大きくなる温度とすることを特徴とする請求項２に記載の素子分離構造部の製造方法。
【請求項４】
前記加熱処理温度は、最大でも９７０℃とすることを特徴とする請求項２又は３に記載の素子分離構造部の製造方法。
【請求項５】
前記熱処理によりエッチングレートが変化する膜を形成する工程は、ＨｆＳｉＯＮ膜を形成する工程であることを特徴とする請求項１〜４のいずれか一項に記載の素子分離構造部の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体基板に作り込まれる複数の素子を、互いに素子分離する素子分離構造部、特にいわゆるシャロ−・トレンチ・アイソレーション（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ、以下単にＳＴＩと称する。）の製造方法に関する。
【背景技術】
【０００２】
半導体微細加工技術の進展に伴い、従来のＬＯＣＯＳ法による素子分離方法では、素子が形成される素子形成領域（以下、単にアクティブ領域とも称する。）を、より細幅でかつ精度よく作り込むことが困難になってきている。このような問題を解決するために、半導体基板に浅い溝を形成し、この溝をシリコン酸化膜で埋め込んだＳＴＩによる素子分離が行われている。
【０００３】
しかしながら、ＳＴＩの製造方法における膜構造の除去工程では、一般的に、ウェットエッチング工程が行われることが多く、このウェットエッチングに起因して、ＳＴＩとアクティブ領域との境界付近に、ディボットと呼ばれる、不所望な窪みが発生してしまうことが多々ある。
【０００４】
ＳＴＩにディボットが発生すると、このディボット内に、例えば、ゲート電極作成工程において形成されるポリシリコン膜の膜材料が、残存してしまう。すると、アクティブ領域に形成される素子の電気的特性が悪化してしまうおそれがある。
【０００５】
また、ディボット内に残存してしまった膜材料を除去しようとすれば、いわゆるオーバーエッチングを行うこととなるが、かかるオーバーエッチングにより、例えば、アクティブ領域に形成されているゲート酸化膜が損傷して、素子の電気的特性が悪化してしまうおそれがある。
【０００６】
このようなＳＴＩのディボットにかかる問題点を解決するために、種々のＳＴＩの製造方法が提案されている。
【０００７】
例えば、半導体基板上に形成された２段階のテーパ角を有する溝（トレンチ）と、溝の側面及び底面に形成された熱酸化膜と、溝を埋設した熱酸化膜サイドウォールおよびＣＶＤ酸化膜と、ゲート酸化膜と、ゲート酸化膜、熱酸化膜サイドウォールおよびＣＶＤ酸化膜の上を覆ったゲートポリシリコンとを有し、溝の上端部が熱酸化膜サイドウォールによってゲートポリシリコンから保護された構成とするＳＴＩの製造方法が知られている（特許文献１参照。）。
【特許文献１】特開２０００−０２２１５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１が開示するＳＴＩの製造工程によれば、ゲートポリシリコンを形成する際の基板面の清浄化処理であるいわゆる前酸化膜（犠牲酸化膜）の形成、その除去及びゲートポリシリコン形成直前のフィールド領域及びアクティブ領域の高さを互いに一致させて平坦にするための高さ合わせ工程を開示していない。従って、かかる製造工程によっても上述したディボットの問題は解決できないおそれがある。
【０００９】
また、製造工程が複雑であり、かつ製造工数が多くなってしまうという問題がある。
【００１０】
従って、簡易な工程で、アクティブ領域に形成される素子の電気的特性を損なうことなくディボットの発生を防止して良好な面内均一性を確保することができ、かつ微細加工技術の進展に対応できる素子分離構造部を提供するための技術が嘱望されている。
【課題を解決するための手段】
【００１１】
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の素子分離構造部の製造方法は、以下のような工程を含んでいる。
【００１２】
すなわち、素子分離構造部を製造するに当たり、上面及びこの上面と対向する下面を有する基板に、複数の素子形成領域及びこれら複数の素子形成領域同士を互いに離間する素子分離構造部形成領域を設定する。
【００１３】
基板の上面に、第１熱酸化膜を形成する。この第１熱酸化膜上に熱処理によりエッチングレートが変化する膜を形成する。
【００１４】
熱処理によりエッチングレートが変化する膜上にシリコン窒化膜を形成する。素子分離構造部形成領域のシリコン窒化膜、熱処理によりエッチングレートが変化する膜及び第１熱酸化膜を除去し、かつ素子分離構造部形成領域である基板の上面から当該基板内に至る溝部を形成する。
【００１５】
溝部内を覆う溝部酸化膜を形成する。溝部酸化膜で覆われている溝部内を埋込み、かつシリコン窒化膜及び第１熱酸化膜の露出面を覆う埋込み酸化膜を形成する。
【００１６】
埋込み酸化膜を、シリコン窒化膜が露出し、かつ素子分離構造部形成領域内にあってはシリコン窒化膜と略同一の高さに揃うまで除去する。
【００１７】
シリコン窒化膜と略同一の高さとされた埋込み酸化膜を、シリコン窒化膜の上面よりも低い高さとして除去する。
【００１８】
シリコン窒化膜を除去する。熱処理によりエッチングレートが変化する膜及び第１熱酸化膜を除去する。
【００１９】
熱処理によりエッチングレートが変化する膜及び第１熱酸化膜が除去された基板の露出面に、第２熱酸化膜を形成する。
【００２０】
第２熱酸化膜を除去し、かつ埋込み酸化膜を第２熱酸化膜が除去された基板の露出面と略同一の高さとして、埋込み部を形成する。
【発明の効果】
【００２１】
この発明の素子分離構造部、すなわち、ＳＴＩの製造方法によれば、熱処理によりエッチングレートが変化する膜である、例えばＨｆＳｉＯＮ膜を、従来のいわゆるパッド酸化膜の代わりに用いている。このＨｆＳｉＯＮ膜は、加熱処理工程における温度を調整することによりフッ酸（ＨＦ）をエッチャントとするエッチングレートの調整が可能である。従って、ＨｆＳｉＯＮ膜のエッチングレートを、同時にエッチングされる他の膜、すなわち、前駆埋込み酸化膜のエッチングレートをより大きくすることができるので、ディボット発生の要因となるＨｆＳｉＯＮ膜の除去後の過度のＦ／Ａ（フィールド／アクティブ）段差を、より簡易な工程で、かつより低くすることができる。結果として、ディボットの発生を効果的に防止しつつ良好な面内均一性を確保することができる。従って、かかるＳＴＩにより素子分離される素子の電気的特性の劣化を防止することができる。
【００２２】
また、この発明のＳＴＩの製造方法によれば、良好な面内均一性を実現できるので、製造プロセスのさらなる微細化にも対応することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は、特に図示例にのみ限定されるものではない。
【００２４】
また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は、何らこれら好適例に限定されるものではない。
【００２５】
さらに、以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００２６】
（素子分離構造部の構成）
まず、図１を参照して、この発明の素子分離構造部の構成例につき説明する。
【００２７】
図１は、この発明の素子分離構造部を含む半導体装置を切断した切り口で示す模式的な要部断面図である。
【００２８】
例えば半導体メモリである半導体装置は、シリコン基板に作り込まれたトランジスタ等の多数の素子を有している。
【００２９】
図１に示すように、複数の素子を素子分離するために、基板１２には、複数の素子形成領域（以下、第１領域とも称する。）１０ａと、これらの素子形成領域１０ａを互いに電気的に分離する素子分離構造部形成領域（以下、第２領域とも称する。）１０ｂが区画されている。第１領域１０ａは、従来公知のウェハプロセスにより、素子が作り込まれる領域である。第２領域１０ｂは、素子同士を分離する素子分離構造部１１が作り込まれる領域である。
【００３０】
素子分離構造部１１は、基板１２に作り込まれている。基板１２は、上面１２ａと、この上面１２ａと対向する下面１２ｂとを有している。
【００３１】
素子分離構造部１１は、溝部（以下、単にトレンチとも称する。）１４を有している。溝部１４は、基板１２の上面１２ａから基板１２の厚みの中途、すなわち基板１２内に至る深さとして設けられている。溝部１４の深さ、幅、断面形状及び平面的な延在パターンについては、半導体装置１０の機能、作り込まれる素子に求められる電気的特性等を考慮して、任意好適なものとされる。
【００３２】
この溝部１４内には、その内壁面に沿って、好ましくは均一の厚みの溝部酸化膜１６が設けられている。この溝部酸化膜１６は、例えば熱酸化膜である。この溝部酸化膜１６は、溝部１４の露出面全面、すなわち、溝部１４の側面及び底面を覆う薄膜として設けられている。このとき、溝部酸化膜１６は、後に説明するシリコン窒化膜３０の露出面、及び第１熱酸化膜２０の露出面には設けられていない。この溝部酸化膜１６は、トレンチ１４の凹形状を実質的に保持しているが、この溝部１４に溝部酸化膜１６が形成されてなお存在する凹部を溝部と称する。
【００３３】
溝部酸化膜１６の膜厚は、任意好適なものとすることができるが、好ましくは、例えば１ｎｍ〜３ｎｍとするのがよい。
【００３４】
溝部酸化膜１６に覆われている溝部１４内には、埋込み部１８が設けられている。埋込み部１８は、例えば、酸化シリコンといった絶縁性の埋込み材料により構成されている。この埋込み部１８の露出面は、基板１２の上面１２ａと高さの揃った平坦面とされる。
【００３５】
かかる構造を有する素子分離構造部１１により、基板１２の第１領域１０ａに作り込まれる複数の素子は、素子分離される。
【００３６】
（素子分離構造部の製造方法）
以下、図２〜図５を参照して、この発明の素子分離構造部の具体的な製造工程につき説明する。
【００３７】
図２（Ａ）、（Ｂ）及び（Ｃ）は、製造途中の素子分離構造部を含む半導体装置を切り口で示す概略的な要部断面図である。図３（Ａ）、（Ｂ）及び（Ｃ）は、図２から続く模式的な説明図である。図４（Ａ）、（Ｂ）及び（Ｃ）は、図３から続く模式的な説明図である。図５（Ａ）、（Ｂ）及び（Ｃ）は、図４から続く模式的な説明図である。
【００３８】
図２（Ａ）に示すように、基板１２を準備する。基板１２には、目的とする半導体装置１０の設計に従って、複数の素子形成領域、すなわち第１領域１０ａ及びこれら第１領域１０ａを囲む素子分離構造部形成領域、すなわち、第２領域１０ｂを設定する。
【００３９】
次いで、図２（Ｂ）に示すように、基板１２の上面１２ａに、第１熱酸化膜２０を形成する。第１熱酸化膜２０は、いわゆるＩｎｔｅｒｆａｃｉａｌ  Ｌａｙｅｒ（以下、単にＩＦＬとも称する。）酸化膜である。このＩＦＬ酸化膜は、後述する工程で基板１２上に堆積される膜と基板とを分離して、この堆積される膜が基板１２に与える悪影響を防止するための膜である。この第１熱酸化膜２０の膜厚は、１ｎｍ程度とすればよい。
【００４０】
この第１熱酸化膜２０は、従来公知の任意好適な方法により形成することができる。好ましくは、例えば、ＩＳＳＧ（Ｉｎ  Ｓｉｔｕ  Ｓｔｅａｍ  Ｇｅｎｅｒａｔｉｏｎ）法といったラジカル酸化工程、熱酸化工程により形成するのがよい。かかる熱酸化工程は、好ましくは、例えば８５０℃でのウェット酸化工程として行うのがよい。
【００４１】
さらに、第１熱酸化膜２０上には、熱処理によりエッチングレートが変化する膜である膜、好ましくは、例えばＨｆＳｉＯＮ（窒化ハフニウムシリケート）膜２２を形成する。このＨｆＳｉＯＮ膜２２は、例えば、ＭＯＣＶＤ法により、従来公知のＭＯＣＶＤ装置を使用して従来公知の堆積条件により堆積させて形成する。
【００４２】
具体的には、堆積工程は、例えば、ＨＴＢ（Ｈａｆｎｉｕｍ  ｔｅｔｒａ−ｔ−ｂｕｔｏｘｉｄｅ）／ＳｉＨ4又はＨＴＢ／Ｓｉ2Ｈ6を３００℃程度で反応させて行えばよい。
【００４３】
このＨｆＳｉＯＮ膜２２は、従来のいわゆるパッド酸化膜の代わりに用いられる。一般にパッド酸化膜の膜厚は、パッド酸化膜上に設けられるシリコン窒化膜の膜厚を勘案して決定される。パッド酸化膜の膜厚は、例えば、シリコン窒化膜の膜厚の１／１０程度とすれば、シリコン窒化膜の基板に対する影響を防止することができるとされている。
【００４４】
従って、ＨｆＳｉＯＮ膜２２の膜厚は、このＨｆＳｉＯＮ膜２２の表面２２ａ上に設けられるシリコン窒化膜３０が基板１２に与える悪影響を防止することができる程度の膜厚とすればよい。
【００４５】
然る後、好ましくは、加熱処理を行うのがよい。この加熱処理は、ＨｆＳｉＯＮ膜２２のフッ酸（ＨＦ）に対するエッチングレートを調整するために行われる。この加熱処理条件は、常法に従ったものとすることができる。
【００４６】
詳細は後述するが、この加熱処理により、ＨｆＳｉＯＮ膜２２のフッ酸（ＨＦ）に対するエッチングレートを、後述する高密度プラズマＣＶＤ法により形成された酸化膜（以下、ＨＤＰ酸化膜とも称する。）の同条件でのエッチングレートと比較して、小さく調整することも大きく調整することもできる。
【００４７】
ＨｆＳｉＯＮ膜２２は、加熱処理を行わなくとも、基板保護効果を発揮する。そしてこの場合のＨｆＳｉＯＮ膜２２のエッチングレートは、ＨＤＰ酸化膜のエッチングレートよりもかなり大きい（詳細は後述する。）。従って、ＨｆＳｉＯＮ膜２２の膜厚、ＨＤＰ酸化膜膜厚等を勘案して、加熱処理によりＨｆＳｉＯＮ膜２２のフッ酸（ＨＦ）に対するエッチングレートを調整する必要がない場合には、加熱処理工程は実施しなくてもよい。
【００４８】
ここで、ＨｆＳｉＯＮ膜の加熱処理によるフッ酸（ＨＦ）に対するエッチングレートの変化につき説明する。また、この加熱処理により、熱酸化膜であるＩＦＬ酸化膜のエッチングレートは影響を受けない。
【００４９】
加熱処理の加熱温度を上げるほど、ＨｆＳｉＯＮ膜のエッチングレートは小さくなっていく。
【００５０】
この加熱処理工程における加熱処理温度は、ＨｆＳｉＯＮ膜のエッチングレートが、同条件での同工程でＨＤＰ酸化膜のエッチングレートより大きくなる温度とするのがよい。
【００５１】
データは示さないが、ＩＦＬ酸化膜（熱酸化膜）及びＨＤＰ酸化膜のエッチングレートは、９７０℃程度で加熱処理されたＨｆＳｉＯＮ膜のエッチングレートとほぼ等しくなる。
【００５２】
従って、この加熱処理温度は、９７０℃以下の温度、すなわち最大でも９７０℃程度とするのがよい。
【００５３】
このように、ＨｆＳｉＯＮ膜２２のフッ酸に対するエッチングレートを調整すれば、第１熱酸化膜２０及びＨｆＳｉＯＮ膜２２除去後のＨＤＰ酸化膜と基板面との段差、すなわちＦ／Ａ段差を小さくすることができるので、ディボットの存在しない高品質なＳＴＩとすることができる。
【００５４】
次いで、図２（Ｃ）に示すように、ＨｆＳｉＯＮ膜２２の表面２２ａ上にシリコン窒化膜３０を形成する。このシリコン窒化膜３０は、例えば、減圧ＣＶＤ法により、形成することができる。このシリコン窒化膜３０の膜厚は、例えば１５０ｎｍ程度として形成すればよい。
【００５５】
次に、図３（Ａ）に示すように、第２領域１０ｂの、シリコン窒化膜３０、ＨｆＳｉＯＮ膜２２及び第１熱酸化膜２０を除去する。この除去工程は、従来公知のホトリソグラフィ工程及びエッチング工程を常法に従って行えばよい。
【００５６】
上述の除去工程により第２領域１０ｂに露出した基板面１２ａに対して、さらにエッチングを行って、基板１２の上面１２ａから基板内に至る溝部１４を形成する。
【００５７】
次に、図３（Ｂ）に示すように、溝部酸化膜１６を形成する。溝部酸化膜１６は、溝部１４内を覆う熱酸化膜である。溝部酸化膜１６は、所定の半導体装置に好適な条件で、従来公知の任意好適な方法により形成することができる。好ましくは、例えば、ＩＳＳＧ（Ｉｎ  Ｓｉｔｕ  Ｓｔｅａｍ  Ｇｅｎｅｒａｔｉｏｎ）法といったラジカル酸化工程、熱酸化工程により形成するのがよい。
【００５８】
次いで、図３（Ｃ）に示すように、前駆埋込み酸化膜（後の工程で埋込み酸化膜となる膜、以下、単に埋込み酸化膜とも称する。）１８Ｘを形成する。この前駆埋込み酸化膜１８Ｘは、溝部酸化膜１６で覆われている溝部１４内を埋込んで形成する。そして、前駆埋込み酸化膜１８Ｘは、シリコン窒化膜３０、ＨｆＳｉＯＮ膜２２及び第１熱酸化膜２０それぞれの露出面をも覆うように形成する。この前駆埋込み酸化膜１８Ｘは、例えば、シリコン酸化膜として、好ましくは高密度プラズマＣＶＤ法（ＨＤＰ）により、常法に従って形成することができる。すなわち、前駆埋込み酸化膜１８Ｘが上述したＨＤＰ酸化膜に相当する。前駆埋込み酸化膜１８Ｘの膜厚は、好ましくは、例えば５５０ｎｍ〜７００ｎｍ程度とするのがよい。
【００５９】
さらに、図４（Ａ）に示すように、前駆埋込み酸化膜１８Ｘを、第１領域１０ａにあってはシリコン窒化膜３０が露出するように、かつ第２領域１０ｂ内にあってはシリコン窒化膜３０の露出された上面３０ａと略同一の高さに揃うまで除去する。ここでいう「略同一の高さ」とは、高さが同一であるか又は、この発明の目的及び所望の半導体装置の電気的特性を損なうことがない程度に異なっていてもよいという意味である。
【００６０】
この工程は、好ましくは、シリコン窒化膜３０をストッパ膜として用いる、従来公知の化学的機械研磨（ＣＭＰ）法により行うのがよい。この工程により、前駆埋込み酸化膜１８Ｘは、シリコン窒化膜３０の露出面、すなわち上面３０ａと同一の高さとされる。
【００６１】
次に、図４（Ｂ）に示すように、前駆埋込み酸化膜１８Ｘの露出面側から厚みの一部分にわたって除去して、この前駆埋込み酸化膜１８Ｘの新たに形成された平坦な上面が、基板１２の下面１２ｂを基準にして、シリコン窒化膜３０の上面３０ａよりも低い高さとする。この工程は、シリコン窒化膜３０除去後のＦ／Ａ段差を調整するための工程である。
【００６２】
この除去工程後に残存させる前駆埋込み酸化膜１８Ｘの膜厚は、後工程でＨｆＳｉＯＮ膜２２及び第１熱酸化膜２０をエッチング除去し、その後に、後述する第２熱酸化膜５０（図５（Ｂ）及び（Ｃ）参照。）をエッチング除去したとき、これら両エッチングによって前駆埋込み酸化膜１８Ｘの上側部分が除去されて新たに形成された上面が、基板面（基板の露出面）１２ａ（図５（Ｃ）参照。）と同一面となるよう逆算して求めた高さと設定すればよい。すなわち、このとき残存させる前駆埋込み酸化膜の膜厚は、第１熱酸化膜及びＨｆＳｉＯＮ膜が除去される時間、及び第２熱酸化膜が除去される時間の和（単位：時間）と、所定の条件での前駆埋込み酸化膜のエッチングレートとの積として与えられる高さが第２熱酸化膜除去後の新たな基板面から突出する膜厚となるよう設定すればよい。
【００６３】
この前駆埋込み酸化膜（ＨＤＰ酸化膜）の除去工程は、具体的には、従来公知のフッ酸（ＨＦ）処理により行えばよい。このフッ酸処理は、フッ酸濃度を、好ましくは、例えば５重量％として行うのがよい。
【００６４】
次いで、図４（Ｃ）に示すように、シリコン窒化膜３０を除去する。この除去工程は、従来公知の任意好適な条件で、燐酸を用いたエッチング工程により行うのがよい。
【００６５】
次に、図５（Ａ）に示すように、ＨｆＳｉＯＮ膜２２及び第１熱酸化膜２０を除去する。この除去工程は、任意好適な条件で行うことができる。好ましくは、例えば５重量％濃度のフッ酸処理により行うのがよい。
【００６６】
このフッ酸処理により、ＨｆＳｉＯＮ膜２２及び第１熱酸化膜２０は除去されるが、このときＨＤＰ酸化膜、すなわち前駆埋込み酸化膜１８Ｘも削られて、その高さは低くなる。
【００６７】
さらに、図５（Ｂ）に示すように、ＨｆＳｉＯＮ膜２２及び第１熱酸化膜２０が除去された基板１２の露出面、すなわち第１領域１０ａ上に、第２熱酸化膜５０を形成する。この熱酸化工程は、ゲート酸化膜形成前の基板上面の清浄化を目的としている。第２熱酸化膜５０の形成工程は、従来公知の任意好適な方法により形成することができる。好ましくは、例えば、ＩＳＳＧ（Ｉｎ  Ｓｉｔｕ  Ｓｔｅａｍ  Ｇｅｎｅｒａｔｉｏｎ）法といったラジカル酸化工程、熱酸化工程により形成するのがよい。
【００６８】
第２熱酸化膜５０の形成により、第１領域１０ａの高さは若干高くなり、かつ基板面１２ａは若干後退する。すなわち基板１２の厚さは若干薄くなる。
【００６９】
然る後、図５（Ｃ）に示すように、第２熱酸化膜５０を除去する。この除去工程は、上述したフッ酸処理と同様の工程により行えばよい。具体的には、好ましくは、例えば、任意好適な条件でフッ酸処理を行った後、水洗を行い、従来公知の塩酸過酸化水素溶液（ＨＰＭ）による処理を、例えばその溶液温度を７０℃として行う。
【００７０】
このフッ酸による第２酸化膜５０の除去工程により、前駆埋込み酸化膜１８Ｘも同時に削られる。すなわち、前駆埋込み酸化膜１８Ｘは、第２熱酸化膜５０が除去された基板の露出面とほぼ同一の高さとなり、露出した新たな上面１２ａと高さの揃った埋込み部１８が完成する。
【００７１】
その後、基板に対してスピンドライ乾燥を行う。
【００７２】
以上の工程により、この発明の素子分離構造部１１が完成する。
【００７３】
以下、常法に従うウェハプロセスを行って、素子形成領域にトランジスタ等の素子を作り込み、所望の半導体装置を製造すればよい。
【００７４】
ここで、ＨｆＳｉＯＮ膜２２の加熱処理によるエッチングレートの調整により、Ｆ／Ａ段差を小さくできる理由につき説明する。
【００７５】
素子分離構造部（ＳＴＩ）により互いに分離されている複数の素子形成領域それぞれに素子を形成する際（素子形成時）には、素子形成領域及び素子分離構造部の高さが互いに揃って平坦である必要がある。
【００７６】
すなわち、素子形成領域には、第１熱酸化膜（ＩＦＬ酸化膜）、ＨｆＳｉＯＮ膜及び第２熱酸化膜（前酸化膜）それぞれが、ＨＤＰ酸化膜が設けられている状態で除去される。これらの工程と同時に、ＨＤＰ酸化膜も削られて、その高さは低くなる。
【００７７】
従って、最終的に、第２熱酸化膜が除去されたときに、素子分離構造部と素子形成領域とが平坦面として連続するように、第１熱酸化膜、ＨｆＳｉＯＮ膜及び第２熱酸化膜が削られて除去される時間と、ＨＤＰ酸化膜が第２熱酸化膜除去後の基板面と同一の高さまで削られる時間とを等しくする必要がある。
【００７８】
上述したように、第１熱酸化膜は１ｎｍ程度の極薄の膜とするのがよく、かつＨｆＳｉＯＮ膜はこの上側に設けられる窒化膜の膜厚により規定される。
【００７９】
既に説明したディボットの発生は、ＨｆＳｉＯＮ膜及び第１熱酸化膜の除去工程時にＨｆＳｉＯＮ膜の上面とこの上面より高く突出するＨＤＰ酸化膜との段差が大きいことに起因する。
【００８０】
すなわち、ＨＤＰ酸化膜のフッ酸に対するエッチングレートは、従来、パッド酸化膜として用いられていた熱酸化膜のエッチングレートと比較すると約１．６倍大きい。
【００８１】
例えば、５重量％濃度フッ酸を用いた熱酸化膜のエッチングレートは、約３００ｎｍ／ｍｉｎであるのに対して、同条件でのＨＤＰ酸化膜のエッチングレートは約４８０ｎｍ／ｍｉｎである。よって、パッド酸化膜の工程除去時には、ＨＤＰ酸化膜は熱酸化膜よりも同じ時間でより多くが削られてしまう。また、このエッチング工程は等方性エッチングであるので、Ｆ／Ａ段差の露出する側面部分が等方的に削られてしまう。これに起因してディボットが発生してしまうことは上述したとおりである。
【００８２】
従って、パッド酸化膜の代わりであるＨｆＳｉＯＮ膜のエッチングレートをより大きくすることができれば、ＨＤＰ酸化膜の高さを予め減じておくことができるので、ＨｆＳｉＯＮ膜及び第１熱酸化膜を除去する際のＨＤＰ酸化膜の高さ、すなわちＦ／Ａ段差をより低く設定することができる。
【００８３】
すなわち、ＨｆＳｉＯＮ膜及び第１熱酸化膜のエッチング工程時に、ＨｆＳｉＯＮ膜の上面より高い位置に突出して露出するＨＤＰ酸化膜の側壁（側面）の面積をより小さくすることができる。従って、効果的にディボットの発生を防止することができる。
【図面の簡単な説明】
【００８４】
【図１】この発明の素子分離構造部を含む半導体装置を、切断した切り口を示す模式的な要部断面図である。
【図２】（Ａ）、（Ｂ）及び（Ｃ）は、製造途中の素子分離構造部を含む半導体装置を切り口で示す概略的な要部断面図である。
【図３】（Ａ）、（Ｂ）及び（Ｃ）は、図２から続く模式的な説明図である。
【図４】（Ａ）、（Ｂ）及び（Ｃ）は、図３から続く模式的な説明図である。
【図５】（Ａ）、（Ｂ）及び（Ｃ）は、図４から続く模式的な説明図である。
【符号の説明】
【００８５】
１０：半導体装置
１０ａ：第１領域、素子形成領域（アクティブ領域）
１０ｂ：第２領域、素子分離構造部形成領域（フィールド領域）
１１：素子分離構造部
１２：基板
１２ａ：上面
１２ｂ：下面
１４：溝部（トレンチ）
１６：溝部酸化膜
１８：埋込み部
１８Ｘ：前駆埋込み酸化膜
２０：第１熱酸化膜
２２：ＨｆＳｉＯＮ膜
２２ａ：表面
３０：シリコン窒化膜
５０：第２熱酸化膜
【図１】
2006351890.tif 000003
【図２】
2006351890.tif 000004
【図３】
2006351890.tif 000005
【図４】
2006351890.tif 000006
【図５】
2006351890.tif 000007