(57)【要約】【課題】  デバイスパターンを形成するときのプロセスマージンを十分に確保でき、且つデバイスパターンにより実現される素子の所望のスペックを確保できるマスクパターン補正方法を提供する。【解決手段】  位置ずれ量予測部が、マスクパターン記憶装置に格納されたデバイスパターンを形成するマスクパターンを読み出す手順と、位置ずれ予測部が、ばらつき量記憶装置に格納されたプロセス条件のばらつき量を読み出す手順と、位置ずれ量予測部が、マスクパターン及びばらつき量を用いて、ばらつき量に応じたデバイスパターンの位置ずれ量を予測する手順と、補正部が、許容位置ずれ量記憶装置に格納されたデバイスパターンの許容位置ずれ量を読み出す手順と、補正部が、位置ずれ量が許容位置ずれ量内に収まるように光近接効果補正量を決定する手順と、補正部が、光近接効果補正量を用いてマスクパターンを補正する手順を含む。【選択図】      図７
2006058452.tif 000002
【特許請求の範囲】
【請求項１】
位置ずれ量予測部が、マスクパターン記憶装置に格納されたデバイスパターンを形成するマスクパターンを読み出す手順と、
前記位置ずれ予測部が、ばらつき量記憶装置に格納されたプロセス条件のばらつき量を読み出す手順と、
前記位置ずれ量予測部が、前記マスクパターン及び前記ばらつき量を用いて、前記ばらつき量に応じた前記デバイスパターンの位置ずれ量を予測する手順と、
補正部が、許容位置ずれ量記憶装置に格納された前記デバイスパターンの許容位置ずれ量を読み出す手順と、
前記補正部が、前記位置ずれ量が前記許容位置ずれ量内に収まるように光近接効果補正量を決定する手順と、
前記補正部が、前記光近接効果補正量を用いて前記マスクパターンを補正する手順
とを含むことを特徴とするマスクパターン補正方法。
【請求項２】
前記位置ずれ量を予測する手順は、前記ばらつき量の限界値に応じた前記位置ずれ量を予測することを特徴とする請求項１に記載のマスクパターン補正方法。
【請求項３】
前記位置ずれ量を予測する手順は、
前記ばらつき量内の複数の前記プロセス条件に応じた複数の前記位置ずれ量をそれぞれ予測し、
前記複数の位置ずれ量の平均値を算出する
ことを特徴とする請求項１又は２に記載のマスクパターン補正方法。
【請求項４】
前記位置ずれ量を予測する手順は、
複数の前記プロセス条件に応じた複数の前記位置ずれ量をそれぞれ予測し、
前記複数の位置ずれ量にそれぞれ重み付けし、
前記重み付けされた複数の位置ずれ量の平均値を算出する
ことを特徴とする請求項１又は２に記載のマスクパターン補正方法。
【請求項５】
前記マスクパターンを補正する手順は、前記平均値が前記許容位置ずれ量内に収まるように前記マスクパターンを補正することを特徴とする請求項３又は４に記載のマスクパターン補正方法。
【請求項６】
前記位置ずれ量を予測する手順は、
前記デバイスパターンの寸法を予測し、
前記予測されたデバイスパターンの寸法と前記デバイスパターンに対応する設計パターン寸法の差分を前記位置ずれ量として算出する
ことを特徴とする請求項１〜５のいずれか１項に記載のマスクパターン補正方法。
【請求項７】
前記位置ずれ量を予測する手順は、
前記デバイスパターンのエッジを複数に分割し、
前記複数のエッジ毎に前記位置ずれ量をそれぞれ予測する
ことを特徴とする請求項１に記載のマスクパターン補正方法。
【請求項８】
前記マスクパターンを補正する手順は、前記複数のエッジ毎の前記位置ずれ量のそれぞれが前記許容位置ずれ量内に収まるように前記光近接効果補正量をそれぞれ決定することを特徴とする請求項７に記載のマスクパターン補正方法。
【請求項９】
複数の前記デバイスパターンに共通の前記ばらつき量を決定する手順を更に含むことを特徴とする請求項１〜８のいずれか１項に記載のマスクパターン補正方法。
【請求項１０】
前記プロセス条件は、前記マスクパターンを転写するときの露光量、前記マスクパターンを転写するときのフォーカス値、前記マスクパターンを転写するときの収差、前記マスクパターンを転写するときの照明形状、前記マスクパターンが転写されたレジストパターンの寸法、及び前記レジストパターンを加工用マスクとして用いて下地膜を加工するときのエッチング条件のうち少なくともいずれかであることを特徴とする請求項１〜９のいずれか１項に記載のマスクパターン補正方法。
【請求項１１】
マスクパターン補正システムにおいて、
位置ずれ量予測部が、マスクパターン記憶装置に格納されたデバイスパターンを形成するマスクパターンを読み出す命令と、
前記位置ずれ予測部が、ばらつき量記憶装置に格納されたプロセス条件のばらつき量を読み出す命令と、
前記位置ずれ量予測部が、前記マスクパターン及び前記ばらつき量を用いて、前記ばらつき量に応じた前記デバイスパターンの位置ずれ量を予測する命令と、
補正部が、許容位置ずれ量記憶装置に格納された前記デバイスパターンの許容位置ずれ量を読み出す命令と、
前記補正部が、前記位置ずれ量が前記許容位置ずれ量内に収まるように光近接効果補正量を決定する命令と、
前記補正部が、前記光近接効果補正量を用いて前記マスクパターンを補正する命令
とを実行させることを特徴とするマスクパターン補正プログラム。
【請求項１２】
プロセス条件のばらつき量に応じたデバイスパターンの位置ずれ量を予測し、前記位置ずれ量が前記デバイスパターンの許容位置ずれ量内に収まるように光近接効果補正量を決定し、前記光近接効果補正量を用いて補正されたマスクパターンのマスクデータを生成し、前記マスクデータをマスクパターン記憶装置に格納する手順と、
遮光膜上にフォトレジスト膜を塗布されたマスク基板をパターンジェネレータのマスク基板ステージに搭載する手順と、
前記マスクデータを前記マスクパターン記憶装置から読み出し、前記パターンジェネレータにより、前記マスクデータに基づいて前記フォトレジスト膜を露光し、現像することにより、前記フォトレジスト膜に前記補正されたマスクパターンを転写する手順と、
前記フォトレジスト膜をマスクとして用いて前記遮光膜を加工し、前記遮光膜により前記補正されたマスクパターンを前記マスク基板に形成する手順
とを含むことを特徴とするフォトマスクの作製方法。
【請求項１３】
プロセス条件のばらつき量に応じた設計パターンに対応するデバイスパターンの位置ずれ量を予測し、前記位置ずれ量が前記デバイスパターンの許容位置ずれ量内に収まるように光近接効果補正量を決定し、前記光近接効果補正量を用いてマスクパターンを補正し、前記補正されたマスクパターンが形成されたフォトマスクを用意する工程と、
半導体ウェハにレジスト膜を塗布する工程と、
前記フォトマスクを用いて前記マスクパターンを前記レジスト膜に転写し、加工用マスクを形成する工程と、
前記加工用マスクを用いて前記半導体ウェハを加工する工程
とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスクパターンの補正技術に関し、特に、マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体集積回路の製造技術の進歩は非常に目覚しく、最小加工寸法０．１３μｍサイズの半導体集積回路が量産されている。半導体集積回路の微細化は、マスクプロセス技術、フォトリソグラフィ技術、及びエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。パターンサイズが十分大きい時代には、ウェハ上に形成したいデバイスパターンの平面形状をそのまま設計パターンとして描き、設計パターンに忠実なマスクパターンを作成し、マスクパターンを投影光学系によってウェハ上に転写し、下地を加工していた。その結果、ほぼ設計パターン通りのデバイスパターンが形成できた。
【０００３】
しかし、パターンの微細化が進むにつれて、デバイスパターンの寸法が設計パターン寸法通りにならない問題が生じてきた。このため、デバイスパターンの寸法が設計パターン寸法と等しくなるようにマスクパターンを補正する処理（以下、「マスクデータ処理」という。）が非常に重要になっている。マスクデータ処理には、光近接効果（ＯＰＥ）を補正するための光近接効果補正（ＯＰＣ）処理が知られている。
【０００４】
近年では、デバイスパターンの微細化に伴いリソグラフィプロセスにおけるｋ１値（（ｋ１＝Ｗ／(ＮＡ／λ）、Ｗ：設計パターン寸法、λ：露光波長、ＮＡ：投影レンズの開口数）がますます低減している。その結果、ＯＰＥがより増大する傾向にあるため、ＯＰＣ処理の負荷が非常に大きくなっている。ＯＰＣ処理の高精度化を達成する手法としては、光強度シミュレータを用いてＯＰＥを予測してマスクパターンを補正する「モデルベースＯＰＣ」が主流となっている。
【０００５】
モデルベースＯＰＣにおいては、ベストフォーカス値等の特定のプロセス条件においてデバイスパターンの寸法が設計パターンの寸法通りとなるようにマスクパターンを補正する（例えば、特許文献１参照。）。このため、マスクパターンを転写してデバイスパターンを形成するときに、特定のプロセス条件からずれてしまうと、デバイスパターンの寸法がずれてしまいデバイスパターンにより実現される素子の所望のスペックが得られない場合がある。所望のスペックを得るためには、特定のプロセス条件でデバイスパターンを形成しなければならず、プロセスマージンを十分に確保できない。
【特許文献１】特開２００１−０１３６６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、デバイスパターンを形成するときのプロセスマージンを十分に確保でき、且つデバイスパターンにより実現される素子の所望のスペックを確保できるマスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１の特徴は、（イ）位置ずれ量予測部が、マスクパターン記憶装置に格納されたデバイスパターンを形成するマスクパターンを読み出す手順と、（ロ）位置ずれ予測部が、ばらつき量記憶装置に格納されたプロセス条件のばらつき量を読み出す手順と、（ハ）位置ずれ量予測部が、マスクパターン及びばらつき量を用いて、ばらつき量に応じたデバイスパターンの位置ずれ量を予測する手順と、（ニ）補正部が、許容位置ずれ量記憶装置に格納されたデバイスパターンの許容位置ずれ量を読み出す手順と、（ホ）補正部が、位置ずれ量が許容位置ずれ量内に収まるように光近接効果補正量を決定する手順と、（ヘ）補正部が、光近接効果補正量を用いてマスクパターンを補正する手順とを含むマスクパターン補正方法であることを要旨とする。
【０００８】
本発明の第２の特徴は、マスクパターン補正システムにおいて、（イ）位置ずれ量予測部が、マスクパターン記憶装置に格納されたデバイスパターンを形成するマスクパターンを読み出す命令と、（ロ）位置ずれ予測部が、ばらつき量記憶装置に格納されたプロセス条件のばらつき量を読み出す命令と、（ハ）位置ずれ量予測部が、マスクパターン及びばらつき量を用いて、ばらつき量に応じたデバイスパターンの位置ずれ量を予測する命令と、（ニ）補正部が、許容位置ずれ量記憶装置に格納されたデバイスパターンの許容位置ずれ量を読み出す命令と、（ホ）補正部が、位置ずれ量が許容位置ずれ量内に収まるように光近接効果補正量を決定する命令と、（ヘ）補正部が、光近接効果補正量を用いてマスクパターンを補正する命令とを実行させるマスクパターン補正プログラムであることを要旨とする。
【０００９】
本発明の第３の特徴は、（イ）プロセス条件のばらつき量に応じたデバイスパターンの位置ずれ量を予測し、位置ずれ量がデバイスパターンの許容位置ずれ量内に収まるように光近接効果補正量を決定し、光近接効果補正量を用いて補正されたマスクパターンのマスクデータを生成し、マスクデータをマスクパターン記憶装置に格納する手順と、（ロ）遮光膜上にフォトレジスト膜を塗布されたマスク基板をパターンジェネレータのマスク基板ステージに搭載する手順と、（ハ）マスクデータをマスクパターン記憶装置から読み出し、パターンジェネレータにより、マスクデータに基づいてフォトレジスト膜を露光し、現像することにより、フォトレジスト膜に補正されたマスクパターンを転写する手順と、（ニ）フォトレジスト膜をマスクとして用いて遮光膜を加工し、遮光膜により補正されたマスクパターンをマスク基板に形成する手順を含むマスク作製方法であることを要旨とする。
【００１０】
本発明の第４の特徴は、（イ）プロセス条件のばらつき量に応じた設計パターンに対応するデバイスパターンの位置ずれ量を予測し、位置ずれ量がデバイスパターンの許容位置ずれ量内に収まるように光近接効果補正量を決定し、光近接効果補正量を用いてマスクパターンを補正し、補正されたマスクパターンが形成されたフォトマスクを作製する工程と、（ロ）半導体ウェハにレジスト膜を塗布する工程と、（ハ）フォトマスクを用いてマスクパターンをレジスト膜に転写し、加工用マスクを形成する工程と、（ニ）加工用マスクを用いて半導体ウェハを加工する工程とを含む半導体装置の製造方法であることを要旨とする。
【発明の効果】
【００１１】
本発明によれば、デバイスパターンを形成するときのプロセスマージンを十分に確保でき、且つデバイスパターンにより実現される素子の所望のスペックを確保できるマスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。
【００１３】
（第１の実施の形態）
本発明の実施の形態に係るマスクパターン補正システムは、図１に示すように、中央処理装置（ＣＰＵ）１、設計パターン記憶装置２、マスクパターン記憶装置３、許容位置ずれ量記憶装置４、ばらつき量記憶装置５、入力装置７、出力装置８及び主記憶装置９を備える。設計パターン記憶装置２は、半導体集積回路の設計パターンを格納する。設計パターンとしては、孤立パターンや、ライン・アンド・スペース（Ｌ／Ｓ）パターン等の種々の図形がある。設計パターン記憶装置２は、例えば図２に示すような設計パターン（孤立パターン）１０１を格納する。
【００１４】
図１に示したマスクパターン記憶装置３は、設計パターン記憶装置２に格納された設計パターンに対応する補正前のマスクパターンを格納する。「補正前のマスクパターン」とは、光近接効果補正される前のパターンや、仮設定された光近接効果補正量で補正されたパターンを意味する。マスクパターン記憶装置３は、例えば図２に示した設計パターン１０１に対応する図３に示すような補正前のマスクパターン１０２を格納する。
【００１５】
実際の半導体集積回路の製造工程においては、図３に示したマスクパターン１０２を含むマスクデータに基づいて、電子ビーム描画装置（パターンジェネレータ）を用いて石英ガラスなどのマスク基板上にフォトマスクが作製される。そして、露光装置（ステッパ）を用いてフォトマスクのマスクパターンが半導体ウェハ上のフォトレジスト膜に転写され現像され、フォトレジスト膜がパターニングされる。パターニングされたフォトレジスト膜を加工用マスクとして用いて下地膜が加工される。この結果、図４に示すようなデバイスパターン１０３が形成される。本発明の実施の形態では、後述するように、図２に示した設計パターン１０１及び図３に示したマスクパターン１０２から、図３に示したデバイスパターン１０３がシミュレーションで予測される。
【００１６】
ここで、デバイスパターン１０３を形成するときに、種々のプロセス条件がばらつくために、図４に示すように設計パターン１０１の寸法Ｗｄに対してデバイスパターン１０３の寸法Ｗｐの位置ずれ量（以下、単に「位置ずれ量」という。）ΔＷｐが生じる場合がある。ここで、「プロセス条件」としては、例えばマスクパターンをレジスト膜に転写するときの露光量、フォーカス値、収差、及び照明形状や、マスクパターンが転写されたレジストパターンの寸法、及びマスクパターンが転写されたレジストパターンをマスクとして下地膜を加工するときのエッチング条件等がある。
【００１７】
図１に示したＣＰＵ１は、許容位置ずれ量決定部１１、ばらつき量決定部１２、位置ずれ量予測部１３、及び補正部１４を備える。許容位置ずれ量決定部１１は、設計パターン記憶装置２に格納された設計パターン１０１に対応するデバイスパターン１０３で実現される素子の所望のスペック等に基づいて許容位置ずれ量を決定する。「許容位置ずれ量」とは、デバイスパターン１０３により実現される素子の所望のスペックを得ることのできる、許容される位置ずれ量を意味する。なお、許容位置ずれ量は、入力装置７等を介して許容位置ずれ量記憶装置４に予め格納されていても良い。
【００１８】
図１に示したばらつき量決定部１２は、許容位置ずれ量記憶装置４に格納された許容位置ずれ量や、露光装置のスペック等に基づいて、デバイスパターン１０３を形成するときのプロセス条件のばらつき量を決定する。「プロセス条件のばらつき量」としては、例えばマスクパターンをレジスト膜に転写するときの露光量のばらつき量、フォーカス値のばらつき量、収差のばらつき量、及び照明形状のばらつき量や、マスクパターンが転写されたレジストパターンの寸法のばらつき量、及びマスクパターンが転写されたレジストパターンをマスクとして下地膜を加工するときのエッチング条件のばらつき量等がある。
【００１９】
図５に示すＥＤツリーに、図２に示した設計パターン（孤立パターン）１０１における位置ずれ量が±１０％の場合の露光量及びフォーカス値を実線（ΔＷｐ＝±１０％）でそれぞれ示す。また、位置ずれ量が０、即ち設計パターン１０１の寸法Ｗｄとデバイスパターン１０３の寸法Ｗｐが一致する場合の露光量及びフォーカス値を一点鎖線（ΔＷｐ＝０）で示す。ここで、許容位置ずれ量が−１０〜１０％の場合、実線（ΔＷｐ＝±１０％）で挟まれた領域内が許容位置ずれ量を達成できる露光量及びフォーカス値となる。
【００２０】
許容位置ずれ量が−１０〜１０％の場合、図１に示したばらつき量決定部１２は、図５に示すように例えば四角形のプロセス条件のばらつき量（ウインドウ）ΔＰ１を決定する。プロセス条件のばらつき量ΔＰ１のＸ軸には露光量の下限値ｄ１〜上限値ｄ２のばらつき量ΔＤ１が定義される。Ｙ軸にはフォーカス値の下限値ｆ１〜上限値ｆ２のばらつき量ΔＦ１が定義される。なお、プロセス条件のばらつき量ΔＰ１は、図１に示した入力装置７等を介してばらつき量記憶装置５に予め格納されていても良い。
【００２１】
位置ずれ量予測部１３は、マスクパターン記憶装置３に格納された図３に示した補正前のマスクパターン１０２、及びばらつき量記憶装置５に格納された図５に示したプロセス条件のばらつき量ΔＰ１を読み出して、プロセス条件のばらつき量ΔＰ１に応じた図４に示した位置ずれ量ΔＷｐをシミュレーションにより予測する。図１に示した位置ずれ量予測部１３は、寸法予測モジュール１３１、位置ずれ量算出モジュール１３２、及び平均値算出モジュール１３３を備える。
【００２２】
寸法予測モジュール１３１は、ばらつき量記憶装置４に格納された図５に示したプロセス条件のばらつき量ΔＰ１を読み出して、プロセス条件のばらつき量ΔＰ１の限界値Ｐ１１〜Ｐ１６のプロセス条件にそれぞれ応じた複数のデバイスパターン１０３の寸法Ｗｐをそれぞれ予測する。プロセス条件のばらつき量ΔＰ１の限界値Ｐ１１〜Ｐ１６はそれぞれ、フォーカス値の上限値ｆ２における露光量の下限値ｄ１及び上限値ｄ２、ベストフォーカス値ｆ０における露光量の下限値ｄ１及び上限値ｄ２、フォーカス値の下限値ｆ１における露光量の下限値ｄ１及び上限値ｄ２に選ばれる。
【００２３】
図１に示した位置ずれ量算出モジュール１３２は、図４に示した複数のデバイスパターン１０３の寸法Ｗｐと設計パターン１０１の寸法Ｗｄの差分（Ｗｄ−Ｗｐ）を位置ずれ量ΔＷｐとしてそれぞれ算出する。例えば、図５に示したプロセス条件のばらつき量ΔＰ１の複数の限界値Ｐ１１〜Ｐ１６のプロセス条件に応じた複数の位置ずれ量ΔＷｐの値として、２ｎｍ、−７ｎｍ、４ｎｍ、−６ｎｍ、２ｎｍ、−７ｎｍがそれぞれ算出される。図１に示した平均値算出モジュール１３３は、位置ずれ量算出モジュール１３２により算出された複数の位置ずれ量ΔＷｐの平均値（例えば２ｎｍ）を算出する。
【００２４】
補正部１４は、補正量決定モジュール１４１及び補正モジュール１４２を備える。補正量決定モジュール１４１は、許容位置ずれ量記憶装置４に格納された許容位置ずれ量を読み出して、平均値算出モジュール１３３により算出された複数の位置ずれ量ΔＷｐの平均値が許容位置ずれ量内に収まるか判定して、許容位置ずれ量内に収まるように光近接効果補正量ΔＷｃを決定する。補正量決定モジュール１４１は、例えば許容位置ずれ量が−１ｎｍ〜１ｎｍで且つ複数の位置ずれ量ΔＷｐの平均値が−２ｎｍの場合、光近接効果補正量ΔＷｃを１ｎｍと決定する。補正モジュール１４２は、図６に示すように、補正量決定モジュール１４１により決定された光近接効果補正量ΔＷｃを用いて、補正前のマスクパターン１０２の寸法Ｗｍを光近接効果補正量ΔＷｃだけ補正（拡大）する。
【００２５】
図１に示したＣＰＵ１は、図示を省略した記憶装置管理手段を更に備える。設計パターン記憶装置２、許容位置ずれ量記憶装置４、ばらつき量記憶装置５、及びマスクパターン記憶装置３との入出力が必要な場合は、この記憶装置管理手段を介して、必要なデータのやりとりがなされる。
【００２６】
図１に示したマスクパターン記憶装置３は、補正部１４により補正された補正後のマスクパターン１０２も格納する。入力装置７としては、例えばキーボード、マウス、ＯＣＲ等の認識装置、イメージスキャナ等の図形入力装置、音声入力装置等の特殊入力装置が使用可能である。出力装置８としては、液晶ディスプレイ、ＣＲＴディスプレイ等の表示装置や、インクジェットプリンタ、レーザプリンタ等の印刷装置等を用いることができる。
【００２７】
主記憶装置９には、ＲＯＭ及びＲＡＭが組み込まれている。ＲＯＭは、ＣＰＵ１において実行されるプログラムを格納しているプログラム記憶装置等として機能する（プログラムの詳細は後述する。）。ＲＡＭは、ＣＰＵ１におけるプログラム実行処理中に利用されるデータ等を一時的に格納したり、作業領域として利用される一時的なデータメモリ等として機能する。主記憶装置９としては、例えば半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクや磁気テープ等が採用可能である。また、入力装置７及び出力装置８等をＣＰＵ１につなぐ図示を省略した入出力制御装置（インターフェース）を備える。
【００２８】
次に、本発明の実施の形態に係るマスクパターン補正方法を図７のフローチャートを参照しながら説明する。
【００２９】
（イ）ステップＳ１において、図１に示した許容位置ずれ量決定部１１は、素子の所望のスペック等に基づいて、図４に示したデバイスパターン１０３の許容位置ずれ量を決定する。なお、許容位置ずれ量は図１に示した許容位置ずれ量記憶装置４に予め格納されていても良い。ばらつき量決定部１２は、許容位置ずれ量記憶装置４に格納されたデバイスパターンの許容位置ずれ量に基づいて、図２に示すように許容プロセス条件のばらつき量ΔＰ１を決定する。なお、プロセス条件のばらつき量ΔＰ１は、図１に示したばらつき量記憶装置５に予め格納されていても良い。
【００３０】
（ロ）ステップＳ２１において、図１に示した寸法予測モジュール１３１は、マスクパターン記憶装置３に格納されたマスクパターン１０２、及びばらつき量記憶装置５に格納された図２に示したプロセス条件のばらつき量ΔＰ１を読み出して、プロセス条件のばらつき量ΔＰ１の複数の限界値Ｐ１１〜Ｐ１６におけるプロセス条件にそれぞれ応じた、複数の図４に示したデバイスパターン１０３の寸法Ｗｐをそれぞれ予測する。ステップＳ２２において、図１に示した位置ずれ量算出モジュール１３２は、図４に示した予測されたデバイスパターン１０３の寸法Ｗｐと設計パターン１０１の寸法Ｗｄとの差分をとり複数の位置ずれ量ΔＷｐをそれぞれ算出する。ステップＳ２３において、図１に示した平均値算出モジュール１３３は、位置ずれ量算出モジュール１３２により算出された複数の位置ずれ量ΔＷｐの平均値を算出する。
【００３１】
（ハ）ステップＳ３１において、補正量決定モジュール１４１は、許容位置ずれ量記憶装置４に格納された許容位置ずれ量ΔＷｐを読み出して、平均値算出モジュール１３３により算出された複数の位置ずれ量ΔＷｐの平均値が、許容位置ずれ量内に収まるように光近接効果補正量ΔＷｃを決定する。ステップＳ３２において、補正モジュール１４２は、補正量決定モジュール１４１により決定された光近接効果補正量ΔＷｃを用いて図６に示すようにマスクパターン１０２を補正する。
【００３２】
本発明の実施の形態によれば、図５に示したプロセス条件のばらつき量ΔＰ１に応じた図４に示した位置ずれ量ΔＷｐを予測して図６に示すようにマスクパターン１０２を補正しているので、図５に示したプロセス条件のばらつき量ΔＰ１をプロセスマージンとして得ることができる。この結果、図４に示すように、実際にデバイスパターン１０３を形成するときに、プロセス条件が図５に示したばらつき量ΔＰ１内でばらついても、位置ずれ量ΔＷｐ１が許容位置ずれ量内に収まるので、デバイスパターン１０３で実現される素子の所望のスペックを得ることができる。
【００３３】
また、複数の位置ずれ量ΔＷｐがそれぞれ許容位置ずれ量内に収まるように光近接効果補正量ΔＷｃを決定することは、非常に計算処理負荷が大きい。これに対して、図１に示した平均値算出モジュール１３３が複数の位置ずれ量ΔＷｐの平均値を算出し、補正量決定モジュール１４１は平均値が許容位置ずれ量内に収まるように光近接効果補正量ΔＷｃを決定するので、計算負荷を小さくできる。このため、光近接効果補正量ΔＷｃを容易に決定することができるうえ、プロセス条件のばらつき量ΔＰ１をプロセスマージンとして安定して確保できる。
【００３４】
ここで、実施の形態に係るマスクパターン補正方法に対する比較例を説明する。比較例においては、特定のプロセス条件での位置ずれ量を算出し、位置ずれ量の平均値が許容位置ずれ量内に収まるように補正し、マスクパターンを補正する。補正されたマスクパターンからフォトマスクを作製する。リソグラフィ条件をｋ１＝０．３０、フォーカス値マージン±０．２μｍ、露光量マージン±４％としてフォトマスクのマスクパターンを転写してデバイスパターンを形成する。一方、実施の形態に係るマスクパターン補正方法を用いてマスクパターンを補正し、マスクパターンからフォトマスクを作製する。リソグラフィ条件を比較例と同一条件としてマスクパターンを転写して、デバイスパターンを形成する。
【００３５】
図８及び図９にはそれぞれ、比較例及び実施の形態に係るマスクパターン補正方法で補正して形成したデバイスパターンのうち、デバイスパターンの許容位置ずれ量に収まらずエラーを示すデバイスパターンをそれぞれ示す。図１０及び図１１にはそれぞれ、比較例及び実施の形態に係るマスクパターン補正方法で補正して形成したデバイスパターンのうち、エラーを示すデバイスパターンのエッジのみを示す。図８〜図１１において、実施の形態に係るマスクパターン補正方法で補正・形成されたデバイスパターンのエラーの個数が、比較例で形成されたデバイスパターンのエラーの個数よりも少ないのが分かる。
【００３６】
図７に示した一連の操作は、図７と等価なアルゴリズムのプログラムにより、図１に示したマスクパターン補正システムを制御して実行できる。プログラムは、コンピュータ読取り可能な記録媒体に保存し、この記録媒体をマスクパターン補正システムのプログラム記憶装置に読み込ませることにより、本発明の一連の操作を実行することができる。ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク、カセットテープ、オープンリールテープなどが「コンピュータ読取り可能な記録媒体」に含まれる。例えば、マスクパターン補正システムの本体は、フレキシブルディスク装置（フレキシブルディスクドライブ）及び光ディスク装置（光ディスクドライブ）を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、また光ディスクドライブに対してはＣＤ−ＲＯＭをその挿入口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをマスクパターン補正システムを構成するプログラム記憶装置にインストールすることができる。また、所定のドライブ装置を接続することにより、例えばゲームパック等に利用されているメモリ装置としてのＲＯＭや、磁気テープ装置としてのカセットテープを用いることもできる。更に、インターネット等の情報処理ネットワークを介して、このプログラムをプログラム記憶装置に格納することが可能である。
【００３７】
次に、本発明の実施の形態に係る半導体集積回路（ＬＳＩ）の製造方法を図１２のフローチャートを参照しながら説明する。
【００３８】
（イ）まず、ステップＳ１００において、プロセス・マスクシミュレーションやデバイスシミュレーションにより、電気的特性を得る。電気的特性を用いてＬＳＩの回路シミュレーションが行われ、製造工程の各段階に対応したデバイスパターンの設計パターンのレイアウトデータ（設計データ）を層毎に生成する。
【００３９】
（ロ）次に、ステップＳ２１０において、ステップＳ１００で生成された各層に対応するレイアウトデータの設計パターンに対して、光近接効果補正量を仮設定したマスクパターンを生成する。生成されたマスクパターンは、図１に示したマスクパターン記憶装置３に格納される。図１に示した位置ずれ量予測部１３が、マスクパターン記憶装置３に格納されたマスクパターン、及びばらつき量記憶装置５に格納されたプロセス条件のばらつき量を用いて、プロセス条件のばらつき量に応じた位置ずれ量を算出する。補正部１４が、位置ずれ量が許容位置ずれ量内に収まるようにマスクパターンの光近接効果補正量を決定し、光近接効果補正量を用いて補正されたマスクパターンのマスクデータを生成する。マスクデータは、図１に示したマスクパターン記憶装置２に格納される。一方、ステップＳ２１１において、石英ガラス等の透明基板上にクロム（Ｃｒ）等の遮光膜（金属膜）を成膜されたマスク基板を用意する。一般にはマスク基板上にはフォトレジスト膜が塗布されているが、塗布されていない場合にはフォトレジストを塗布して、プリベークする。ステップＳ２１２において、図１に示したマスクパターン記憶装置２に格納されたマスクデータが読み出され、描画データ変換手段により描画データに変換される。マスク基板をパターンジェネレータ（ＰＧ）のマスク基板ステージに搭載後、描画データを用いてマスク基板上のフォトレジスト膜に露光して現像することで、フォトレジスト膜に補正されたマスクパターンを転写する。その後、洗浄及びポストベーク（キュア）が実施される。ステップＳ２１３において、フォトレジスト膜（レジストパターン）をマスクとして用いて、反応性イオンエッチング（ＲＩＥ）等により、マスク基板の遮光膜を加工する。ステップＳ２１４において、アッシングにより残存したフォトレジスト膜が除去される。この結果、補正されたマスクパターンがマスク基板に形成され、フォトマスクが作製される。なお、フォトマスクはＬＳＩの製造工程の各段階に対応した各層分作製されてフォトマスクのセットが用意される。
【００４０】
（ハ）ステップＳ３０２におけるフロントエンド工程（基板工程）では、ステップＳ３１０における酸化工程、ステップＳ３１１におけるレジスト塗布工程、ステップＳ３１２におけるフォトリソグラフィ工程、ステップＳ３１３におけるイオン注入工程及びステップＳ３１４における熱処理工程等が繰り返して実施される。ステップＳ３１１において、半導体ウェハ上にレジスト膜を塗布する。ステップＳ３１２において、ステップＳ２００で作製されたフォトマスクを用いてマスクパターンを半導体ウェーハ上のレジスト膜に転写する。その後現像して、レジスト膜からなる加工用マスクが形成される。ステップＳ３１２において、加工用マスクを用いて、半導体ウェハに不純物をイオン注入する。一連の工程が終了すると、ステップＳ３０３へ進む。
【００４１】
（ニ）ステップＳ３０３において、基板表面に対して配線処理が施されるバックエンド工程（表面配線工程）が行われる。バックエンド工程では、ステップＳ３１５における化学気相成長（ＣＶＤ）工程、ステップＳ３１６におけるレジスト塗布工程、ステップＳ３１７におけるフォトリソグラフィ工程、ステップＳ３１８におけるエッチング工程、ステップＳ３１９における金属堆積工程等が繰り返し実施される。ステップＳ３１６において、半導体ウェハ上にレジスト膜を塗布する。ステップＳ３１７においては、ステップＳ２００で作製されたフォトマスクを用いてマスクパターンを半導体ウェーハ上のレジスト膜に転写する。その後現像して、レジスト膜からなる加工用マスクを形成する。ステップＳ３１８において、加工用マスクをマスクとして半導体ウェハを加工する。一連の工程により多層配線構造が完成したら、ステップＳ３０４へ進む。
【００４２】
（ホ）ステップＳ３０４において、ダイヤモンドブレード等のダイシング装置により、所定のチップサイズに分割される。そして、金属若しくはセラミックス等のパッケージング材料にマウントされ、チップ上の電極パッドとリードフレームのリードを金線で接続された後、樹脂封止などの所要のパッケージ組み立ての工程が実施される。ステップＳ４００において、半導体集積回路の性能・機能に関する特性検査、リード形状・寸法状態、信頼性試験などの所定の検査を経て、半導体集積回路が完成される。ステップＳ５００において、以上の工程をクリアした半導体集積回路は、水分、静電気などから保護するための包装を施され、出荷される。
【００４３】
実施の形態に係る半導体集積回路の製造方法によれば、ステップＳ２００において露光量、フォーカス値、収差、照明形状、レジストパターンの寸法、エッチング条件等のプロセス条件ばらつきに応じた位置ずれ量を予測して、マスクパターン１０２をマスクパターン補正して、フォトマスクのセットを作製しているので、露光量、フォーカス値、収差、照明形状、レジストパターンの寸法、エッチング条件等のプロセス条件が変化しても、デバイスパターン１０３により実現される半導体集積回路の所望のスペックが得られる。
【００４４】
（第１の変形例）
本発明の実施の形態の第１の変形例においては、図１に示したばらつき量決定部１２が、複数の設計パターンに共通のプロセス条件のばらつき量を決定する。図１３には、Ｌ／Ｓパターンにおける露光量及びフォーカス値を示す。位置ずれ量ΔＷｐが０、即ち設計パターンの寸法とデバイスパターンの寸法が一致する場合の露光量及びフォーカス値を一点鎖線（ΔＷｐ＝０）で示す。位置ずれ量が±１０％の場合の露光量及びフォーカス値を実線（ΔＷｐ＝±１０％）でそれぞれ示す。図５に示した孤立パターンにおけるプロセス条件との比較から分かるように、周囲のパターン配置により回折光の強度が変化するために、同一の位置ずれ量に対応するプロセス条件は、設計パターンの種類毎に異なる。
【００４５】
ＯＰＣにおいては、すべての設計パターンに共通するプロセスマージンを大きく得ることが重要である。図１に示したばらつき量決定部１２は、図５に示した孤立パターンのプロセス条件及び図１３に示したＬ／Ｓパターンのプロセス条件に基づいて、図１４に示すように孤立パターン及びＬ／Ｓパターンに対して共通のプロセス条件のばらつき量ΔＰ２を決定する。
【００４６】
図１に示した位置ずれ量予測部１３は、図１４に示したプロセス条件のばらつき量ΔＰ２の限界値Ｐ２１〜Ｐ２６のプロセス条件に応じた孤立パターンの複数の位置ずれ量、及びＬ／Ｓパターンの複数の位置ずれ量の平均値をそれぞれ予測する。補正部１４は、孤立パターン及びＬ／Ｓパターンにおける複数の位置ずれ量の平均値が許容位置ずれ量に収まるように、孤立パターン及びＬ／Ｓパターンに対応するマスクパターンをそれぞれ補正する。
【００４７】
図１５に示す比較例では、特定のプロセス条件（露光量ｄ０、ベストフォーカス値ｆ０）において孤立パターン及びＬ／Ｓパターンのそれぞれと設計パターンが一致するようにマスクパターンを補正している。これに対して、第１の変形例によれば、図１４に示すように、ベストフォーカス値ｆ０においてデバイスパターンの寸法が設計パターンの寸法通りとなるときの露光量を、露光量ｄ０から露光量ｄ３にずらして、プロセス条件のばらつき量ΔＰ２を図１５に示したプロセス条件のばらつき量ΔＰ３より大きく決定している。したがって、プロセス条件のばらつき量ΔＰ２より大きいプロセス条件のばらつき量ΔＰ２をプロセスマージンとして得ることができる。
【００４８】
（第２の変形例）
本発明の実施の形態の第２の変形例に係るマスクパターン補正システムは、図１６に示すように、重み付けモジュール１３４を備える点が、図１に示したマスクパターン補正システムと異なる。図５には四角形のプロセス条件のばらつき量ΔＰ１を示したが、プロセス条件は、実際にはある確率分布にしたがって設定したプロセス条件からばらつく。現実的にはプロセス条件のばらつき量が０、即ち設定したプロセス条件である確率が最も高く、プロセス条件のばらつき量ΔＰ１の限界値Ｐ１１，Ｐ１２，Ｐ１５，Ｐ１６に近いほどばらつく確率が低い確率分布となる場合がある。
【００４９】
図１６に示したばらつき量決定部１２は、図１７に示すように、プロセス条件のばらつきの確率分布を考慮して、楕円形のプロセス条件のばらつき量ΔＰ４を決定する。図１６に示した位置ずれ量算出モジュール１３２は、図１７に示したプロセス条件のばらつき量ΔＰ４の複数の限界値Ｐ２１〜Ｐ２４における複数の位置ずれ量をそれぞれ算出する。
【００５０】
図１６に示した重み付けモジュール１３４は、位置ずれ量算出モジュール１３２により算出された複数の位置ずれ量に対して、プロセス条件のばらつき量ΔＰ４の確率分布に応じて０以上１以下の重み係数をそれぞれ決定する。更に、重み付けモジュール１３４は、位置ずれ量算出モジュール１３２により算出された複数の位置ずれ量と重み係数との積をそれぞれとり、複数の位置ずれ量に対してそれぞれ重み付けする。平均値算出モジュール１３３は、重み付けモジュール１３４により重み付けされた複数の位置ずれ量の平均値を算出する。他の構成は、図１に示したマスクパターン補正システムと実質的に同様であるので、重複した説明を省略する。
【００５１】
第２の変形例によれば、プロセス条件のばらつき量ΔＰ４の限界値Ｐ３１〜Ｐ３４に応じた位置ずれ量が許容位置ずれ量に収まるようにマスクパターンを補正するので、図５に示したプロセスマージンΔＰ１よりも現実的なプロセス条件のばらつき量ΔＰ４をプロセスマージンとして得ることができる。
【００５２】
なお、第２の変形例に係るマスクパターン補正方法は、図１８に示すように、ステップＳ２２において位置ずれ量を算出する手順までは図７に示したマスクパターン補正方法と同様である。図１８のステップＳ２３において重、み付けモジュール１３４が、位置ずれ量算出モジュール１３２により算出された位置ずれ量に対して、プロセス条件のばらつき量の確率分布曲線に応じて重み付けする点が、図７に示したマスクパターン補正方法と異なる。
【００５３】
また、ばらつき量決定部１２は、孤立パターンとＬ／Ｓパターンに共通のプロセス条件のばらつき量を決定する際も、図１４に示した四角形のプロセス条件のばらつき量ΔＰ２の代わりに、図１９に示すように、確率分布を考慮して楕円形の共通のプロセス条件のばらつき量ΔＰ５を決定しても良い。
【００５４】
（第３の変形例）
本発明の実施の形態の第３の変形例に係るマスクパターン補正システムは、図２０に示すように、分割モジュール１３０を更に備える点が、図１に示したマスクパターン補正システムと異なる。分割モジュール１３０は、図２１に示すように、設計パターン１０１のエッジを複数のエッジＥ１〜Ｅ８に分割する。なお、複数のエッジＥ１〜Ｅ８の長さや分割数は、入力装置７を介して任意に設定可能である。
【００５５】
図２０に示した位置ずれ量算出モジュール１３２は、図２２に示すようにプロセス条件のばらつき量に応じた複数の位置ずれ量ΔＷｐ１〜ΔＷｐ８を複数のエッジＥ１〜Ｅ８毎にそれぞれ算出する。図２０に示した平均値算出モジュール１３３は、複数のエッジＥ１〜Ｅ８毎に複数の位置ずれ量ΔＷｐ１〜ΔＷｐ８の平均値をそれぞれ算出する。
【００５６】
補正量決定モジュール１４１は、複数のエッジＥ１〜Ｅ８毎に、複数の位置ずれ量ΔＷｐ１〜ΔＷｐ８のそれぞれ平均値が許容位置ずれ量を満たすように光近接効果補正量ΔＷｃ１〜ΔＷｃ８をそれぞれ決定する。補正モジュール１４２は、図２３に示すように、マスクパターン１０２を複数のエッジＥ１〜Ｅ８毎に、光近接効果補正量ΔＷｃ１〜ΔＷｃ８を用いて補正する。
【００５７】
第３の変形例によれば、複数のエッジＥ１〜Ｅ８毎に複数の位置ずれ量ΔＷｐ１〜ΔＷｐ８を予測してマスクパターン１０２を補正しているので、図２４に示すようにより設計パターン１０１により近いデバイスパターン１０３ｘを行うことができる。
【００５８】
第３の変形例に係るマスクパターン補正方法は、図２５に示すように、ステップＳ２０において図２０に示した分割モジュール１３０が設計パターン１０１のエッジを複数のエッジＥ１〜Ｅ８に分割し、ステップＳ２１〜Ｓ３２において複数のエッジＥ１〜Ｅ８にマスクパターンを補正する点が、図７に示したマスクパターン補正方法と異なる。
【００５９】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、その他の実施の形態に係るマスクパターン補正システムは、図２６に示すように、図１６に示した分割モジュール１３０及び図２０に示した重み付けモジュール１３４を更に備える点が、図１に示したマスクパターン補正システムと異なる。図２６に示した分割モジュール１３０は、設計パターンのエッジを複数のエッジに分割する。重み付けモジュール１３４は、複数のエッジ毎に算出されたデバイスパターンの位置ずれ量に対して重み付けする。他の構成は、図１に示したマスクパターン補正システムと実質的に同様であるので、重複した説明を省略する。また、その他の実施の形態に係るマスクパターン補正方法では、図２７に示すように、ステップＳ２０で設計パターン１０１のエッジを複数のエッジに分割する点と、ステップＳ２４で複数のエッジ毎に算出された位置ずれ量に対して重み付けする点が、図７に示したマスクパターン補正方法と異なる。
【００６０】
また、図１に示したばらつき量決定部１２は、図２に示したプロセス条件のばらつき量ΔＰ１として、露光量及びフォーカス値の他のプロセス条件のばらつき量を決定しても良い。また、ばらつき量決定部１２は、１種類のプロセス条件のばらつき量を決定しても良く、３種類以上のプロセス条件に共通のばらつき量を予測しても良い。
【００６１】
また、位置ずれ量ΔＷｐを予測するために選ばれるプロセス条件の点は、図５に示したプロセス条件のばらつき量ΔＰ１の限界値Ｐ１１〜Ｐ１６に特に限定されない。例えば、プロセス条件のばらつき量ΔＰ１内における複数の任意点のプロセス条件に応じた位置ずれ量ΔＷｐを予測しても良い。更に、位置ずれ量ΔＷｐを予測するために選ばれるプロセス条件の点数も特に限定されない。
【００６２】
また、設計パターンとして、孤立パターン及びＬ／Ｓパターンの例を示したが、設計パターンの種類や数は限定されない。図１に示したばらつき量決定部１２は、３つ以上、例えばすべての設計パターンに対して共通のプロセス条件のばらつき量を決定しても良い。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態に係るマスクパターン補正システムの一例を示すブロック図である。
【図２】本発明の実施の形態に係る形成された設計パターンの一例を示す概略図である。
【図３】本発明の実施の形態に係る予測されたデバイスパターンの一例を示す概略図である。
【図４】本発明の実施の形態に係る補正前のマスクパターンの一例を示す概略図である。
【図５】本発明の実施の形態に係る孤立パターンのＥＤツリーの一例を示すグラフである。
【図６】本発明の実施の形態に係る補正後のマスクパターンの一例を示す概略図である。
【図７】本発明の実施の形態に係るマスクパターン補正方法の一例を示すフローチャートである。
【図８】比較例に係るエラーのデバイスパターンの一例を示すグラフである。
【図９】本発明の実施の形態に係るエラーのデバイスパターンの一例を示すグラフである。
【図１０】比較例に係るエラーのエッジの一例を示すグラフである。
【図１１】本発明の実施の形態に係るエラーのエッジの一例を示すグラフである。
【図１２】本発明の実施の形態に係る半導体集積回路の製造方法の一例を示すフローチャートである。
【図１３】本発明の実施の形態の第１の変形例に係るＬ／ＳパターンのＥＤツリーの一例を示すグラフである。
【図１４】本発明の実施の形態の第１の変形例に係る孤立パターン及びＬ／ＳパターンのＥＤツリーの一例を示すグラフである。
【図１５】比較例に係る孤立パターン及びＬ／ＳパターンのＥＤツリーの一例を示すグラフである。
【図１６】本発明の実施の形態の第２の変形例に係るマスクパターン補正システムの一例を示すブロック図である。
【図１７】本発明の実施の形態の第２の変形例に係る孤立パターンのＥＤツリーの一例を示すグラフである。
【図１８】本発明の実施の形態の第２の変形例に係るマスクパターン補正方法の一例を示すフローチャートである。
【図１９】本発明の実施の形態の第２の変形例に係る孤立パターン及びＬ／ＳパターンのＥＤツリーの一例を示すグラフである。
【図２０】本発明の実施の形態の第３の変形例に係るマスクパターン補正システムの一例を示すブロック図である。
【図２１】本発明の実施の形態の第３の変形例に係る設計パターンの一例を示す概略図である。
【図２２】本発明の実施の形態の第３の変形例に係る予測されたデバイスパターンの一例を示す概略図である。
【図２３】本発明の実施の形態の第３の変形例に係るマスクパターンの一例を示す概略図である。
【図２４】本発明の実施の形態の第３の変形例に係る形成されたデバイスパターンの一例を示す概略図である。
【図２５】本発明の実施の形態の第３の変形例に係るマスクパターン補正方法の一例を示すブロック図である。
【図２６】本発明のその他の実施の形態に係るマスクパターン補正システムの一例を示すブロック図である。
【図２７】本発明のその他の実施の形態に係るマスクパターン補正方法の一例を示すフローチャートである。
【符号の説明】
【００６４】
１…ＣＰＵ
２…設計パターン記憶装置
３…マスクパターン記憶装置
４…許容位置ずれ量記憶装置
５…ばらつき量記憶装置
１１…ばらつき量決定部
１２…許容位置ずれ量決定部
１３…位置ずれ量予測部
１４…補正部
１０１…設計パターン
１０２…マスクパターン
１０３…デバイスパターン
１３０…分割モジュール
１３１…寸法予測モジュール
１３２…位置ずれ量算出モジュール
１３３…平均値算出モジュール
１３４…重み付けモジュール
１４１…補正量決定モジュール
１４２…補正モジュール
【図１】
2006058452.tif 000003
【図２】
2006058452.tif 000004
【図３】
2006058452.tif 000005
【図４】
2006058452.tif 000006
【図５】
2006058452.tif 000007
【図６】
2006058452.tif 000008
【図７】
2006058452.tif 000009
【図８】
2006058452.tif 000010
【図９】
2006058452.tif 000011
【図１０】
2006058452.tif 000012
【図１１】
2006058452.tif 000013
【図１２】
2006058452.tif 000014
【図１３】
2006058452.tif 000015
【図１４】
2006058452.tif 000016
【図１５】
2006058452.tif 000017
【図１６】
2006058452.tif 000018
【図１７】
2006058452.tif 000019
【図１８】
2006058452.tif 000020
【図１９】
2006058452.tif 000021
【図２０】
2006058452.tif 000022
【図２１】
2006058452.tif 000023
【図２２】
2006058452.tif 000024
【図２３】
2006058452.tif 000025
【図２４】
2006058452.tif 000026
【図２５】
2006058452.tif 000027
【図２６】
2006058452.tif 000028
【図２７】
2006058452.tif 000029