(57)【要約】【課題】  表示品質を向上させることができる誤差拡散処理回路を提供することである。【解決手段】  対象画素のデジタル画素データを上位ビット及び下位ビットに分離してその下位ビットを誤差データとする分離部（４０１）と、複数の隣接画素の伝達誤差データに隣接画素重み付け係数を乗算して重み付け伝達誤差データを出力する乗算回路（４０７〜４１０）と、対象画素の誤差データ及び隣接画素の重み付け伝達誤差データを基に加算を行って加算値及び桁上がり値を出力する第１の加算回路（４１１）と、対象画素の上位ビット画素データ及び桁上がり値を加算して出力画素データを出力する第２の加算回路（４０２）と、隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを対象画素の誤差データ又はそれを演算処理したデータに補正して乗算回路に出力する補正回路（８００）とを有する誤差拡散処理回路が提供される。【選択図】        図８
2006234983.tif 000002
【特許請求の範囲】
【請求項１】
対象画素のデジタル画素データを上位ビット及び下位ビットに分離してその下位ビットを誤差データとする分離部と、
複数の隣接画素の伝達誤差データに隣接画素重み付け係数を乗算して重み付け伝達誤差データを出力する乗算回路と、
前記対象画素の誤差データ及び前記隣接画素の重み付け伝達誤差データを基に加算を行って加算値及び桁上がり値を出力する第１の加算回路と、
前記対象画素の上位ビット画素データ及び前記桁上がり値を加算して出力画素データを出力する第２の加算回路と、
前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを前記対象画素の誤差データ又はそれを演算処理したデータに補正して前記乗算回路に出力する補正回路と
を有する誤差拡散処理回路。
【請求項２】
前記隣接画素は複数存在し、
前記補正回路は、前記複数の隣接画素の伝達誤差データの０の組み合わせに応じて前記補正を行う請求項１記載の誤差拡散処理回路。
【請求項３】
前記補正回路は、前記複数の隣接画素の伝達誤差データのうち特定数以上の伝達誤差データが０のときにのみ前記補正を行う請求項２記載の誤差拡散処理回路。
【請求項４】
前記補正回路は、
前記隣接画素の伝達誤差データが０であるか否かを検出するゼロ検出回路と、
前記ゼロ検出回路の検出結果に応じて、前記隣接画素の伝達誤差データ又は前記補正したデータのいずれかを選択して前記乗算回路に出力する選択回路と
を有する請求項１記載の誤差拡散処理回路。
【請求項５】
前記補正回路は、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データをビット反転したデータに補正して前記乗算回路に出力する請求項１記載の誤差拡散処理回路。
【請求項６】
前記補正回路は、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データを加算、減算又は乗算したデータに補正して前記乗算回路に出力する請求項１記載の誤差拡散処理回路。
【請求項７】
前記補正回路は、
前記複数の隣接画素の伝達誤差データがそれぞれ０であるか否かを検出するゼロ検出回路と、
前記ゼロ検出回路の検出結果に応じて、前記隣接画素の伝達誤差データ又は前記補正したデータのいずれかを選択して前記乗算回路に出力する選択回路と
を有する請求項２記載の誤差拡散処理回路。
【請求項８】
前記補正回路は、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データを加算、減算又は乗算したデータに補正して前記乗算回路に出力する請求項７記載の誤差拡散処理回路。
【請求項９】
請求項１記載の誤差拡散処理回路と、
画像を表示するためのプラズマディスプレイパネルと、
前記誤差拡散処理回路が出力する出力画素データを基に前記プラズマディスプレイパネルを駆動する駆動回路と
を有するプラズマディスプレイ装置。
【請求項１０】
対象画素のデジタル画素データを上位ビット及び下位ビットに分離してその下位ビットを誤差データとする分離ステップと、
複数の隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを前記対象画素の誤差データ又はそれを演算処理したデータに補正する補正ステップと
前記隣接画素の伝達誤差データに隣接画素重み付け係数を乗算して重み付け伝達誤差データを出力する乗算ステップと、
前記対象画素の誤差データ及び前記隣接画素の重み付け伝達誤差データを基に加算を行って加算値及び桁上がり値を出力する第１の加算ステップと、
前記対象画素の上位ビット画素データ及び前記桁上がり値を加算して出力画素データを出力する第２の加算ステップと
を有する誤差拡散処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誤差拡散処理回路、方法及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
下記の特許文献１には、誤差拡散処理回路を有するプラズマディスプレイ装置が記載されている。誤差拡散処理回路は、ｍビットの画素データ中の下位ｉビット分を誤差データ、上位（ｍ−ｉ）ビット分を表示データとして分離し、その誤差データを隣接画素に拡散させる。また、下記の特許文献２には、誤差拡散処理部を有する表示装置が記載されている。
【０００３】
【特許文献１】特開２０００−２２７７７８号公報
【特許文献２】特開２００３−２７１０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
誤差拡散処理回路は、表示パターンによっては、画像を忠実に表現できない場合がある。特に、低階調表示時には、階調間の輝度差が人の目の特性により分かり易いため、誤差拡散処理回路のノイズが目に付き易く、表示品質を低下させる原因になる。
【０００５】
本発明の目的は、表示品質を向上させることができる誤差拡散処理回路、方法及びプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、対象画素のデジタル画素データを上位ビット及び下位ビットに分離してその下位ビットを誤差データとする分離部と、複数の隣接画素の伝達誤差データに隣接画素重み付け係数を乗算して重み付け伝達誤差データを出力する乗算回路と、対象画素の誤差データ及び隣接画素の重み付け伝達誤差データを基に加算を行って加算値及び桁上がり値を出力する第１の加算回路と、対象画素の上位ビット画素データ及び桁上がり値を加算して出力画素データを出力する第２の加算回路と、隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを対象画素の誤差データ又はそれを演算処理したデータに補正して乗算回路に出力する補正回路とを有する誤差拡散処理回路が提供される。
【発明の効果】
【０００７】
隣接画素の伝達誤差データを補正することにより、本来の表示パターンをより忠実に再現することができ、表示品質を向上させることができる。特に、低階調側の表示品質が顕著に向上する。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。制御回路７は、誤差拡散処理回路１０を有し、２次元画像の画素データＤＴを入力する。制御部７は、例えば１０ビットの画素データＤＴを基にガンマ変換処理等を行い、例えば１６ビットの画素データを生成する。プラズマディスプレイパネル３は、例えば８ビットの画素データを表示可能である。誤差拡散処理回路１０は、その１６ビットの画素データを８ビットの画素データに階調変換する。
【０００９】
制御回路７は、誤差拡散処理回路１０が出力する画素データを基に、Ｘ駆動回路４、Ｙ駆動回路５及びアドレス駆動回路６を制御する。Ｘ駆動回路４は、複数のＸ電極Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ駆動回路５は、複数のＹ電極Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。アドレス駆動回路６は、複数のアドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。駆動回路４〜６は、プラズマディスプレイパネル３を駆動する。
【００１０】
プラズマディスプレイパネル３では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル３は２次元画像を表示することができる。
【００１１】
図２は、本実施形態によるプラズマディスプレイパネル３の構造例を示す分解斜視図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が被着されている。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。一方、アドレス電極Ａｊは、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、蛍光体１８〜２０が被着されている。隔壁（リブ）１７の内面には、赤、青、緑色の蛍光体１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１２】
図３は、画像の１フレームＦＤの構成例を示す図である。１フレームＦＤは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。
【００１３】
各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン（維持放電）期間Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルＣｉｊの初期化を行う。アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・等に順次スキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極Ａｊにアドレスパルスを印加することにより、所望の表示セルＣｉｊの発光又は非発光を選択することができる。サステイン期間Ｔｓでは、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各サブフレームＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルスによる発光回数（サステイン期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。
【００１４】
図４は通常の誤差拡散処理回路１０の回路図であり、図５は誤差拡散処理対象画素ＰＡ及びその隣接画素ＰＢ，ＰＣ，ＰＤ，ＰＥを示す図である。対象画素ＰＡは、座標が（ｘ，ｙ）である。ここで、座標（Ｘ，Ｙ）において、Ｘ軸が水平方向を示し、Ｙ軸が垂直方向を示す。隣接画素ＰＢは、対象画素ＰＡの左の画素であり、座標が（ｘ−１，ｙ）である。隣接画素ＰＣは、対象画素ＰＡの左上の画素であり、座標が（ｘ−１，ｙ−１）である。隣接画素ＰＤは、対象画素ＰＡの上の画素であり、座標が（ｘ，ｙ−１）である。隣接画素ＰＥは、対象画素ＰＡの右上の画素であり、座標が（ｘ＋１，ｙ−１）である。誤差拡散処理は、２次元画像の左上隅の画素から右水平方向に進み、続いて、その下の水平ラインの左端から右水平方向に進み、以下同様にして、２次元画像の右下隅の画素まで行う。
【００１５】
分離部４０１は、対象画素ＰＡのデジタル画素データＩＮを上位ビット画素データＡＢ及び下位ビット画素データＥａに分離する。画素データＩＮはｐビットであり、上位ビット画素データＡＢはｍビットであり、下位ビット画素データＥａはｎビットであり、ｐ＝ｍ＋ｎの関係を有する。例えば、ｐは１６であり、ｍ及びｎは８である。下位ビット画素データＥａは、対象画素ＰＡの誤差データである。
【００１６】
１ラインディレイ回路４０３は、以前の伝達誤差データＥｆを１ライン分遅延させて、隣接画素ＰＣの伝達誤差データＥｃを出力する。すなわち、１ラインディレイ回路４０３は、過去の１ライン分の伝達誤差データＥｆを記憶している。フリップフロップ４０４は、伝達誤差データＥｃを１画素分遅延させて、隣接画素ＰＤの伝達誤差データＥｄを出力する。フリップフロップ４０５は、伝達誤差データＥｄを１画素分遅延させて、隣接画素ＰＥの伝達誤差データＥｅを出力する。フリップフロップ４０６は、以前の伝達誤差データＥｆを１画素分遅延させて、隣接画素ＰＢの伝達誤差データＥｂを出力する。
【００１７】
乗算回路４０７は、伝達誤差データＥｃに隣接画素重み付け係数として例えば３／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４０８は、伝達誤差データＥｄに隣接画素重み付け係数として例えば５／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４０９は、伝達誤差データＥｅに隣接画素重み付け係数として例えば１／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４１０は、伝達誤差データＥｂに隣接画素重み付け係数として例えば７／１６を乗算して重み付け伝達誤差データを出力する。
【００１８】
加算回路４１１は、誤差データＥａ及び乗算回路４０７〜４１０の出力データを加算し、加算値Ｅｆ及び桁上がり値ＣＯを出力する。加算値Ｅｆは、対象画素ＰＡの伝達誤差データとなり、他の画素の誤差拡散処理に用いられる。６個の誤差データＥａ〜Ｅｆは、すべてｎビット（例えば８ビット）である。桁上がり値ＣＯは、１ビットであり、桁上がりがあれば１になり、桁上がりがなければ０になる。
【００１９】
加算回路４０２は、対象画素ＰＡの上位ビット画素データＡＢ及び桁上がり値ＣＯを加算し、対象画素ＰＡの出力画素データＯＵＴを出力する。出力画素データＯＵＴは、ｍビット（例えば８ビット）であり、画素データＡＢと同じ値又は画素データＡＢに１を加算した値になる。
【００２０】
図６は、伝達誤差データを示す図である。隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅが０であるときには、伝達誤差データＥｂ〜Ｅｅが０であるとして対象画素ＰＡの誤差拡散処理に使用される。また、隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅが非０であるときには、非０の伝達誤差データＥｂ〜Ｅｅが対象画素ＰＡの誤差拡散処理に使用される。
【００２１】
次に、図４の誤差拡散処理回路の問題点を説明する。隣接画素の伝達誤差データＥｂ〜Ｅｅが０の場合、たとえ誤差データＥａが最大値（８ビットのすべてが１）であるとしても、桁上がり値ＣＯは０となる。そのため、対象画素ＰＡの画素データＯＵＴは、画素データＡＢと同じになってしまう。
【００２２】
図７は、表示品質が低下する低階調表示パターンの例を示す図である。領域７０１では、画素データＡＢ及びＥａが共に０である黒を表示する。領域７０２では、上位ビット画素データＡＢが０であり、下位ビット画素データＥａが大きな値である。本来であれば、黒領域７０１中に、矩形領域７０２が表示されることが好ましい。しかし、誤差拡散処理を行うと、領域７０２の左上角部は、隣接画素の伝達誤差データが０又は小さいため、丸まってしまう問題点がある。特に、低階調表示時に本現象が発生すると、階調間の輝度差が人の目の特性により分かりやすいため、目に付きやすく、表示品質の低下につながる。
【００２３】
図８は本実施形態による誤差拡散処理回路１０の構成例を示す回路図であり、図９は誤差拡散処理対象画素ＰＡ及びその隣接画素ＰＢ，ＰＣ，ＰＤ，ＰＥを示す図である。対象画素ＰＡ及びその隣接画素ＰＢ，ＰＣ，ＰＤ，ＰＥの座標は、図５と同じである。誤差拡散処理は、２次元画像の左上隅の画素から右水平方向に進み、続いて、その下の水平ラインの左端から右水平方向に進み、以下同様にして、２次元画像の右下隅の画素まで行う。図８は、図４に対して、補正回路８００を追加したものである。
【００２４】
分離部４０１は、対象画素ＰＡのデジタル画素データＩＮを上位ビット画素データＡＢ及び下位ビット画素データＥａに分離する。画素データＩＮはｐビットであり、上位ビット画素データＡＢはｍビットであり、下位ビット画素データＥａはｎビットであり、ｐ＝ｍ＋ｎの関係を有する。例えば、ｐは１６であり、ｍ及びｎは８である。下位ビット画素データＥａは、対象画素ＰＡの誤差データである。伝達誤差データＥｂ〜Ｅｅは、隣接画素ＰＢ〜ＰＥから対象画素ＰＡに伝達される誤差データである。
【００２５】
１ラインディレイ回路４０３は、以前の伝達誤差データＥｆを１ライン分遅延させて、隣接画素ＰＣの伝達誤差データＥｃを出力する。すなわち、１ラインディレイ回路４０３は、過去の１ライン分の伝達誤差データＥｆを記憶している。フリップフロップ４０４は、伝達誤差データＥｃを１画素分遅延させて、隣接画素ＰＤの伝達誤差データＥｄを出力する。フリップフロップ４０５は、伝達誤差データＥｄを１画素分遅延させて、隣接画素ＰＥの伝達誤差データＥｅを出力する。フリップフロップ４０６は、以前の伝達誤差データＥｆを１画素分遅延させて、隣接画素ＰＢの伝達誤差データＥｂを出力する。
【００２６】
演算回路８２１は、必ずしも必要でない。まず、演算回路８２１がない場合を説明する。その場合、誤差データＥａａは、誤差データＥａと同じ値になる。
【００２７】
ゼロ検出回路８０３は伝達誤差データＥｃが０であるか否かを検出し、ゼロ検出回路８０４は伝達誤差データＥｄが０であるか否かを検出し、ゼロ検出回路８０５は伝達誤差データＥｅが０であるか否かを検出し、ゼロ検出回路８０６は伝達誤差データＥｂが０であるか否かを検出し、選択信号生成回路８２２に出力する。選択信号生成回路８２２は、その４個の検出結果を入力し、４個の選択信号ＳＬをそれぞれ４個の選択回路８１３〜８１６へ出力する。
【００２８】
選択回路８１３は、選択信号ＳＬに応じて、伝達誤差データＥｃが０でないときには伝達誤差データＥｃを選択して乗算回路４０７に出力し、伝達誤差データＥｃが０であるときには誤差データＥａａを選択して乗算回路４０７に出力する。
【００２９】
選択回路８１４は、選択信号ＳＬに応じて、伝達誤差データＥｄが０でないときには伝達誤差データＥｄを選択して乗算回路４０８に出力し、伝達誤差データＥｄが０であるときには誤差データＥａａを選択して乗算回路４０８に出力する。
【００３０】
選択回路８１５は、選択信号ＳＬに応じて、伝達誤差データＥｅが０でないときには伝達誤差データＥｅを選択して乗算回路４０９に出力し、伝達誤差データＥｅが０であるときには誤差データＥａａを選択して乗算回路４０９に出力する。
【００３１】
選択回路８１６は、選択信号ＳＬに応じて、伝達誤差データＥｂが０でないときには伝達誤差データＥｂを選択して乗算回路４１０に出力し、伝達誤差データＥｂが０であるときには誤差データＥａａを選択して乗算回路４１０に出力する。
【００３２】
乗算回路４０７は、選択回路８１３の出力データに隣接画素重み付け係数として例えば３／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４０８は、選択回路８１４の出力データに隣接画素重み付け係数として例えば５／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４０９は、選択回路８１５の出力データに隣接画素重み付け係数として例えば１／１６を乗算して重み付け伝達誤差データを出力する。乗算回路４１０は、選択回路８１６の出力データに隣接画素重み付け係数として例えば７／１６を乗算して重み付け伝達誤差データを出力する。
【００３３】
加算回路４１１は、誤差データＥａ及び乗算回路４０７〜４１０の出力データを加算し、加算値Ｅｆ及び桁上がり値ＣＯを出力する。加算値Ｅｆは、対象画素ＰＡの伝達誤差データとなり、他の画素の誤差拡散処理に用いられる。６個の誤差データＥａ〜Ｅｆは、すべてｎビット（例えば８ビット）である。桁上がり値ＣＯは、１ビットであり、桁上がりがあれば１になり、桁上がりがなければ０になる。
【００３４】
加算回路４０２は、対象画素ＰＡの上位ビット画素データＡＢ及び桁上がり値ＣＯを加算し、対象画素ＰＡの出力画素データＯＵＴを出力する。出力画素データＯＵＴは、ｍビット（例えば８ビット）であり、画素データＡＢと同じ値又は画素データＡＢに１を加算した値になる。
【００３５】
図１０は、伝達誤差データを示す図である。隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅが０であるときには、伝達誤差データＥｂ〜Ｅｅの代わりに誤差データＥａを誤差拡散処理に使用する。また、隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅが非０であるときには、非０の伝達誤差データＥｂ〜Ｅｅをそのまま誤差拡散処理に使用する。
【００３６】
以上のように、対象画素ＰＡに対して隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅが０か否かを検出し、伝達誤差データＥｂ〜Ｅｅが０の場合には、対象画素ＰＡ自身が持つ誤差データＥａをその伝達誤差データＥｂ〜Ｅｅと置き換え、あたかも伝達誤差があるように処理することにより、図７の本来表示されるべきである表示パターン領域７０２の左上角部を点灯表示することが可能となる。また、選択信号生成回路８２２は、図１１に示すように、４個の隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅの０の組み合わせに応じて選択信号ＳＬを生成してもよい。
【００３７】
図１１は、選択信号生成回路８２２の選択信号生成条件例を示す図である。各伝達誤差データＥｂ〜Ｅｅが０でないときには、その伝達誤差データＥｂ〜Ｅｅを乗算回路４０７〜４１０にそのまま出力する。各伝達誤差データＥｂ〜Ｅｅが０である場合には、４個の隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅのうちの２個以上が０であるときには０である伝達誤差データに代えて誤差データＥａａを乗算回路４０７〜４１０へ出力し、４個の隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅのうちの２個以上が０でないときには０である伝達誤差データをそのまま乗算回路４０７〜４１０へ出力する。このように、対象画素ＰＡの誤差データＥａ（＝Ｅａａ）の使用頻度を選択信号生成条件の設定によって調整することができる。
【００３８】
また、演算回路８２１は、誤差データＥａに所定の演算をして誤差データＥａａを出力する。例えば、演算回路８２１は、誤差データＥａをビット反転したデータＥａａを出力したり、誤差データＥａを加算、減算又は乗算したデータＥａａを出力する。これにより、誤差拡散処理に用いる誤差データＥａの量を調整することができ、図７のパターン領域７０２の左上角部に点灯する画素数を調整し、本来の点灯パターンによりいっそう近づけることができる。
【００３９】
以上のように、本実施形態によれば、補正回路８００は、隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅが０であるときには、その隣接画素ＰＢ〜ＰＥの伝達誤差データＥｂ〜Ｅｅを対象画素ＰＡの誤差データＥａ又はそれを演算処理したデータＥａａに補正して乗算回路４０７〜４１０に出力する。
【００４０】
また、図１１に示すように、補正回路８００は、複数の隣接画素の伝達誤差データの０の組み合わせに応じて前記補正を行うことができる。例えば、補正回路８００は、複数の隣接画素の伝達誤差データのうち特定数以上の伝達誤差データが０のときにのみ前記補正を行うことができる。
【００４１】
補正回路８００が隣接画素の伝達誤差データを補正することにより、本来の表示パターンをより忠実に再現することができ、表示品質を向上させることができる。特に、低階調側の表示品質が顕著に向上する。
【００４２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００４３】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００４４】
（付記１）
対象画素のデジタル画素データを上位ビット及び下位ビットに分離してその下位ビットを誤差データとする分離部と、
複数の隣接画素の伝達誤差データに隣接画素重み付け係数を乗算して重み付け伝達誤差データを出力する乗算回路と、
前記対象画素の誤差データ及び前記隣接画素の重み付け伝達誤差データを基に加算を行って加算値及び桁上がり値を出力する第１の加算回路と、
前記対象画素の上位ビット画素データ及び前記桁上がり値を加算して出力画素データを出力する第２の加算回路と、
前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを前記対象画素の誤差データ又はそれを演算処理したデータに補正して前記乗算回路に出力する補正回路と
を有する誤差拡散処理回路。
（付記２）
前記隣接画素は複数存在し、
前記補正回路は、前記複数の隣接画素の伝達誤差データの０の組み合わせに応じて前記補正を行う付記１記載の誤差拡散処理回路。
（付記３）
前記補正回路は、前記複数の隣接画素の伝達誤差データのうち特定数以上の伝達誤差データが０のときにのみ前記補正を行う付記２記載の誤差拡散処理回路。
（付記４）
前記補正回路は、
前記隣接画素の伝達誤差データが０であるか否かを検出するゼロ検出回路と、
前記ゼロ検出回路の検出結果に応じて、前記隣接画素の伝達誤差データ又は前記補正したデータのいずれかを選択して前記乗算回路に出力する選択回路と
を有する付記１記載の誤差拡散処理回路。
（付記５）
前記補正回路は、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データをビット反転したデータに補正して前記乗算回路に出力する付記１記載の誤差拡散処理回路。
（付記６）
前記補正回路は、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データを加算、減算又は乗算したデータに補正して前記乗算回路に出力する付記１記載の誤差拡散処理回路。
（付記７）
前記補正回路は、
前記複数の隣接画素の伝達誤差データがそれぞれ０であるか否かを検出するゼロ検出回路と、
前記ゼロ検出回路の検出結果に応じて、前記隣接画素の伝達誤差データ又は前記補正したデータのいずれかを選択して前記乗算回路に出力する選択回路と
を有する付記２記載の誤差拡散処理回路。
（付記８）
前記補正回路は、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データをビット反転したデータに補正して前記乗算回路に出力する付記７記載の誤差拡散処理回路。
（付記９）
前記補正回路は、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データを加算、減算又は乗算したデータに補正して前記乗算回路に出力する付記７記載の誤差拡散処理回路。
（付記１０）
付記１記載の誤差拡散処理回路と、
画像を表示するためのプラズマディスプレイパネルと、
前記誤差拡散処理回路が出力する出力画素データを基に前記プラズマディスプレイパネルを駆動する駆動回路と
を有するプラズマディスプレイ装置。
（付記１１）
対象画素のデジタル画素データを上位ビット及び下位ビットに分離してその下位ビットを誤差データとする分離ステップと、
複数の隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを前記対象画素の誤差データ又はそれを演算処理したデータに補正する補正ステップと
前記隣接画素の伝達誤差データに隣接画素重み付け係数を乗算して重み付け伝達誤差データを出力する乗算ステップと、
前記対象画素の誤差データ及び前記隣接画素の重み付け伝達誤差データを基に加算を行って加算値及び桁上がり値を出力する第１の加算ステップと、
前記対象画素の上位ビット画素データ及び前記桁上がり値を加算して出力画素データを出力する第２の加算ステップと
を有する誤差拡散処理方法。
（付記１２）
前記隣接画素は複数存在し、
前記補正ステップは、前記複数の隣接画素の伝達誤差データの０の組み合わせに応じて前記補正を行う付記１１記載の誤差拡散処理方法。
（付記１３）
前記補正ステップは、前記複数の隣接画素の伝達誤差データのうち特定数以上の伝達誤差データが０のときにのみ前記補正を行う付記１２記載の誤差拡散処理方法。
（付記１４）
前記補正ステップは、
前記隣接画素の伝達誤差データが０であるか否かを検出するゼロ検出ステップと、
前記ゼロ検出結果に応じて、前記隣接画素の伝達誤差データ又は前記補正したデータのいずれかを選択する選択ステップと
を有する付記１１記載の誤差拡散処理方法。
（付記１５）
前記補正ステップは、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データをビット反転したデータに補正する付記１１記載の誤差拡散処理方法。
（付記１６）
前記補正ステップは、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データを加算、減算又は乗算したデータに補正する付記１１記載の誤差拡散処理方法。
（付記１７）
前記補正ステップは、
前記複数の隣接画素の伝達誤差データがそれぞれ０であるか否かを検出するゼロ検出ステップと、
前記ゼロ検出結果に応じて、前記隣接画素の伝達誤差データ又は前記補正したデータのいずれかを選択する選択ステップと
を有する付記１２記載の誤差拡散処理方法。
（付記１８）
前記補正ステップは、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データをビット反転したデータに補正する付記１７記載の誤差拡散処理方法。
（付記１９）
前記補正ステップは、前記隣接画素の伝達誤差データが０であるときには、その隣接画素の伝達誤差データを、前記対象画素の誤差データを加算、減算又は乗算したデータに補正する付記１７記載の誤差拡散処理方法。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。
【図２】本実施形態によるプラズマディスプレイパネルの構造例を示す分解斜視図である。
【図３】画像の１フレームの構成例を示す図である。
【図４】通常の誤差拡散処理回路の回路図である。
【図５】誤差拡散処理対象画素ＰＡ及びその隣接画素ＰＢ，ＰＣ，ＰＤ，ＰＥを示す図である。
【図６】伝達誤差データを示す図である。
【図７】表示品質が低下する低階調表示パターンの例を示す図である。
【図８】本実施形態による誤差拡散処理回路の構成例を示す回路図である。
【図９】誤差拡散処理対象画素ＰＡ及びその隣接画素ＰＢ，ＰＣ，ＰＤ，ＰＥを示す図である。
【図１０】伝達誤差データを示す図である。
【図１１】選択信号生成回路の選択信号生成条件例を示す図である。
【符号の説明】
【００４６】
１  前面ガラス基板
２  背面ガラス基板
３  プラズマディスプレイパネル
４  Ｘ駆動回路
５  Ｙ駆動回路
６  アドレス駆動回路
７  制御回路
１０  誤差拡散処理回路
１３、１６  誘電体層
１４  保護層
１７  隔壁
１８〜２０  蛍光体
４０１  分離部
４０２  加算回路
４０３  １ラインディレイ回路
４０４〜４０６  フリップフロップ
４０７〜４１０  乗算回路
４１１  加算回路
８００  補正回路
８０３〜８０６  ゼロ検出回路
８１３〜８１６  選択回路
８２１  演算回路
８２２  選択信号生成回路
【図１】
2006234983.tif 000003
【図２】
2006234983.tif 000004
【図３】
2006234983.tif 000005
【図４】
2006234983.tif 000006
【図５】
2006234983.tif 000007
【図６】
2006234983.tif 000008
【図７】
2006234983.tif 000009
【図８】
2006234983.tif 000010
【図９】
2006234983.tif 000011
【図１０】
2006234983.tif 000012
【図１１】
2006234983.tif 000013