(57)【要約】【課題】デッドロックを防止するデッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法を提供する。【解決手段】位相周波数検出器、電荷ポンプ、ループフィルター、電圧制御発振器、及び主分周器を備え、電圧制御発振器の出力端と主分周器の入力端との間に連結され、電圧制御発振器の出力信号の周波数が所定の周波数より高い時、電圧制御発振器の出力信号を周波数分周して、主分周器に提供するデッドロック防止回路を備えることを特徴とする位相同期ループ回路である。【選択図】図２
2006174459.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器と、
前記位相周波数検出器の出力信号を受信する電荷ポンプと、
前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する主分周器と、
前記電圧制御発振器の出力端と前記主分周器の入力端との間に連結され、前記電圧制御発振器の出力信号の周波数が高い時、前記電圧制御発振器の出力信号を周波数分周して前記主分周器に提供するデッドロック防止回路と、を備えることを特徴とする位相同期ループ回路。
【請求項２】
前記電荷ポンプの出力端と前記電圧制御発振器の入力端との間に連結されるループフィルターをさらに備えることを特徴とする請求項１に記載の位相同期ループ回路。
【請求項３】
前記デッドロック防止回路は、
前記電圧制御発振器の出力信号を分周する副分周器と、
前記電荷ポンプの出力電圧と基準電圧とを比較し、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する比較器と、
前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する選択器と、を備えることを特徴とする請求項１に記載の位相同期ループ回路。
【請求項４】
前記デッドロック防止回路は、
前記基準電圧を発生させる基準電圧発生器をさらに備えることを特徴とする請求項３に記載の位相同期ループ回路。
【請求項５】
入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器と、
前記位相周波数検出器の出力信号を受信する電荷ポンプと、
前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器と、
前記電荷ポンプの出力電圧を基準電圧に比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号をそのまま出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周して出力するデッドロック防止回路と、
前記デッドロック防止回路の出力信号を分周し、前記分周された信号を出力する主分周器と、を備えることを特徴とする位相同期ループ回路。
【請求項６】
前記電荷ポンプの出力端と前記電圧制御発振器の入力端との間に連結されるループフィルターをさらに備えることを特徴とする請求項５に記載の位相同期ループ回路。
【請求項７】
前記デッドロック防止回路は、
前記電圧制御発振器の出力信号を分周する副分周器と、
前記電荷ポンプの出力電圧と前記基準電圧とを比較して前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する比較器と、
前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する選択器と、を備えることを特徴とする請求項５に記載の位相同期ループ回路。
【請求項８】
前記デッドロック防止回路は、
前記基準電圧を発生させる基準電圧発生器をさらに備えることを特徴とする請求項７に記載の位相同期ループ回路。
【請求項９】
入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、
前記電圧制御発振器の出力信号の周波数が高い時、前記電圧制御発振器の出力信号を周波数分周し、前記分周器に提供する段階を含むことを特徴とするデッドロック防止方法。
【請求項１０】
前記分周器に提供する段階は、
前記電圧制御発振器の出力信号を分周する段階と、
前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する段階と、
前記第１論理値が出力される時には、前記電圧制御発振器の出力信号をそのまま前記分周器に提供し、前記第２論理値が出力される時には前記電圧制御発振器の分周された出力信号を前記分周器に提供する段階と、を含むことを特徴とする請求項９に記載のデッドロック防止方法。
【請求項１１】
前記分周器に提供する段階は、
前記基準電圧を発生させる段階をさらに含むことを特徴とする請求項１０に記載のデッドロック防止方法。
【請求項１２】
入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、
前記電荷ポンプの出力電圧を基準電圧に比較する段階と、
比較の結果、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号をそのまま前記分周器に提供する段階と、
比較の結果、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周し、前記分周器に提供する段階と、を備えることを特徴とするデッドロック防止方法。
【請求項１３】
前記基準電圧を発生させる段階をさらに含むことを特徴とする請求項１２に記載のデッドロック防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期ループ回路に係り、特にデッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法に関する。
【背景技術】
【０００２】
一般的な位相同期ループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）、及びメモリ素子のような半導体集積回路に頻繁に使われる回路である。位相同期ループ回路は、半導体集積回路内部で周波数合成（Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｓ）、周波数逓倍（Ｆｒｅｑｕｅｎｃｙ  Ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）、クロック復旧（Ｃｌｏｃｋ  Ｒｅｃｏｖｅｒｙ）などの多様な応用に使われる基本単位ブロックである。
【０００３】
図１は、一般的な従来の位相同期ループ回路のブロック図である。図１を参照すれば、従来の位相同期ループ回路は、位相周波数検出器１１、電荷ポンプ１２、ループフィルター１３、電圧制御発振器１４、及び主分周器１５を備える。
【０００４】
位相周波数検出器１１は、入力信号ＩＮと主分周器１５により分周された信号ＤＩＮとを受信して、これらの位相及び周波数を比較する。電荷ポンプ１２は、位相周波数検出器１１の出力信号を受信し、電圧制御発振器１４は電荷ポンプ１２の出力電圧に応答して発振する。主分周器１５は、電圧制御発振器１４の出力信号ＯＵＴを分周して、分周された信号ＤＩＮを出力する。
【０００５】
位相同期ループ回路は、位相周波数検出器１１が入力信号ＩＮと主分周器１５により分周された信号ＤＩＮを比較して所望の周波数にロッキングされるまでルーピングする。
【０００６】
ところが、前記従来の位相同期ループ回路では、電圧制御発振器１４の出力信号ＯＵＴの周波数が高い場合、主分周器１５が分周機能を正常に行えなくなる。このような場合、位相同期ループ回路内部でロッキングのためにルーピングする過程で誤ってロッキングされる現象、すなわち、デッドロックが発生しうる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明が解決しようとする技術的課題は、デッドロック防止回路を備える位相同期ループ回路を提供するところにある。
【０００８】
本発明が解決しようとする他の技術的課題は、位相同期ループ回路のデッドロック防止方法を提供するところにある。
【課題を解決するための手段】
【０００９】
前記技術的課題を達成するための本発明の一実施形態による位相同期ループ回路は、入力信号と分周された信号を受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する主分周器、及び前記電圧制御発振器の出力端と前記主分周器の入力端との間に連結され、前記電圧制御発振器の出力信号の周波数が高い時、前記電圧制御発振器の出力信号を周波数分周して前記主分周器に提供するデッドロック防止回路を備えることを特徴とする。
【００１０】
望ましくは、前記デッドロック防止回路は、副分周器、比較器、選択器、及び基準電圧発生器を備える。
【００１１】
前記副分周器は、前記電圧制御発振器の出力信号を分周する。前記比較器は、前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、て前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する。前記選択器は、前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する。前記基準電圧発生器は、前記基準電圧を発生させる。
【００１２】
前記技術的課題を達成するための本発明の他の実施形態による位相同期ループ回路は、入力信号と分周された信号を受信して、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、前記電荷ポンプの出力電圧を基準電圧に比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号をそのまま出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周して出力するデッドロック防止回路、及び前記デッドロック防止回路の出力信号を分周し、前記分周された信号を出力する主分周器を備えることを特徴とする。
【００１３】
望ましくは、前記デッドロック防止回路は、副分周器、比較器、選択器、及び基準電圧発生器を備える。
【００１４】
前記副分周器は、前記電圧制御発振器の出力信号を分周する。前記比較器は、前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する。前記選択器は、前記比較器が前記第１論理値を出力する時には、前記電圧制御発振器の出力信号を前記主分周器に提供し、前記比較器が前記第２論理値を出力する時には、前記副分周器の出力信号を前記主分周器に提供する。前記基準電圧発生器は、前記基準電圧を発生させる。
【００１５】
前記他の技術的課題を達成するための本発明の一実施形態によるデッドロック防止方法は、入力信号と分周された信号とを受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、前記電圧制御発振器の出力信号の周波数が高い時、前記電圧制御発振器の出力信号を周波数分周し、前記分周器に提供する段階を備えることを特徴とする。
【００１６】
望ましくは、前記分周器に提供する段階は、前記電圧制御発振器の出力信号を分周する段階、前記電荷ポンプの出力電圧と基準電圧とを比較して、前記電荷ポンプの出力電圧が前記基準電圧より低い時には、第１論理値を出力し、前記電荷ポンプの出力電圧が前記基準電圧より高い時には、第２論理値を出力する段階、前記第１論理値が出力される時には、前記電圧制御発振器の出力信号をそのまま前記分周器に提供し、前記第２論理値が出力される時には、前記電圧制御発振器の分周された出力信号を前記分周器に提供する段階、及び前記基準電圧を発生させる段階を備えることを特徴とする。
【００１７】
前記他の技術的課題を達成するための本発明の他の実施形態によるデッドロック防止方法は、入力信号と分周された信号を受信し、これらの位相及び周波数を比較する位相周波数検出器、前記位相周波数検出器の出力信号を受信する電荷ポンプ、前記電荷ポンプの出力電圧に応答して発振する電圧制御発振器、及び前記電圧制御発振器の出力信号を分周し、前記分周された信号を出力する分周器を備える位相同期ループ回路のデッドロック防止方法において、前記電荷ポンプの出力電圧を基準電圧に比較する段階、比較結果前記電荷ポンプの出力電圧が前記基準電圧より低い時には、前記電圧制御発振器の出力信号をそのまま前記分周器に提供する段階、比較結果前記電荷ポンプの出力電圧が前記基準電圧より高い時には、前記電圧制御発振器の出力信号を分周して、前記分周器に提供する段階、及び前記基準電圧を発生させる段階を備えることを特徴とする。
【発明の効果】
【００１８】
本発明による位相同期ループ回路では、電圧制御発振器の出力信号の周波数が所定の周波数より高いために、主分周器が分周機能を行えなくなるデッドロック現象を防止しうる。
【発明を実施するための最良の形態】
【００１９】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００２０】
図２は、本発明の一実施形態による位相同期ループ回路のブロック図である。
図２を参照すれば、本発明の一実施形態による位相同期ループ回路は、位相周波数検出器２１、電荷ポンプ２２、ループフィルター２３、電圧制御発振器２４、主分周器２５、及びデッドロック防止回路２６を備える。
【００２１】
位相周波数検出器２１は、入力信号ＩＮと主分周器２５により分周された信号ＤＩＮを受信し、これらの位相及び周波数を比較する。電荷ポンプ２２は、位相周波数検出器２１の出力信号を受信し、電圧制御発振器２４は電荷ポンプ２２のＤＣ出力電圧ＶＤＣに応答して発振する。
【００２２】
特に、デッドロック防止回路２６は、電圧制御発振器２４の出力端と主分周器２５の入力端との間に連結されて、本発明によるデッドロック防止方法によって動作する。さらに詳細には、デッドロック防止回路２６は、電圧制御発振器２４の出力信号ＯＵＴの周波数が高い時、電圧制御発振器２４の出力信号ＯＵＴを周波数分周して主分周器２５に提供する。
【００２３】
言い換えれば、デッドロック防止回路２６は、電荷ポンプ２２のＤＣ出力電圧ＶＤＣを基準電圧ＶＲＥＦに比較して、電荷ポンプのＤＣ出力電圧ＶＤＣが基準電圧ＶＲＥＦより低い時には、電圧制御発振器２４の出力信号ＯＵＴをそのまま出力し、電荷ポンプのＤＣ出力電圧ＶＤＣが基準電圧ＶＲＥＦより高い時には、すなわち、デッドロックが発生する場合には、電圧制御発振器の出力信号ＯＵＴを分周して出力する。ここで、基準電圧ＶＲＥＦは、デッドロック発生時に電荷ポンプのＤＣ出力電圧ＶＤＣに隣接したレベルに設定される。
【００２４】
主分周器２５は、デッドロック防止回路２６の出力信号を分周し、前記分周された信号ＤＩＮを位相周波数検出器２１に出力する。
【００２５】
デッドロック防止回路２６は、副分周器２６１、比較器２６２、選択器２６３、及び基準電圧発生器２６４を含んで構成される。副分周器２６１は、電圧制御発振器の出力信号ＯＵＴを分周して出力する。副分周器２６１は、１つのＤフリップフリップから構成されることがあり、かかる場合に、副分周器２６１は出力信号ＯＵＴを２分周する。
【００２６】
比較器２６２は、電荷ポンプ２２のＤＣ出力電圧ＶＤＣと基準電圧ＶＲＥＦとを比較して電荷ポンプの出力電圧ＶＤＣが前記基準電圧ＶＲＥＦより低い時には、第１論理値、例えば、論理ローを出力し、電荷ポンプのＤＣ出力電圧ＶＤＣが基準電圧ＶＲＥＦより高い時には、第２論理値、例えば、論理ハイを出力する。
【００２７】
選択器２６３は、比較器２６２が前記第１論理値を出力する時には、電圧制御発振器の出力信号ＯＵＴをそのまま主分周器２５に提供し、比較器２６２が前記第２論理値を出力する時には副分周器２６１の出力信号を主分周器２５に提供する。
【００２８】
言い換えれば、電荷ポンプの出力電圧ＶＤＣが前記基準電圧ＶＲＥＦより低い時には、すなわち、電圧制御発振器の出力信号ＯＵＴの周波数が所定の周波数より高くない時には、電圧制御発振器の出力信号ＯＵＴが選択器２６３を通じてそのまま主分周器２５に提供される。一方、電荷ポンプの出力電圧ＶＤＣが前記基準電圧ＶＲＥＦより高い時には、すなわち、電圧制御発振器の出力信号ＯＵＴの周波数が所定の周波数より高い時には、電圧制御発振器の出力信号ＯＵＴが副分周器２６１により分周された信号が選択器２６３を通じて主分周器２５に提供される。前記所定の周波数は、電圧制御発振器２４の動作可能な最大周波数を意味する。
【００２９】
基準電圧発生器２６４は、抵抗Ｒ１、Ｒ２で構成される電圧分配器を含んで構成され、基準電圧ＶＲＥＦを発生させる。前述したように基準電圧ＶＲＥＦは、デッドロック発生時に電荷ポンプのＤＣ出力電圧ＶＤＣに隣接したレベルに設定される。
【００３０】
前述したように本発明による位相同期ループ回路では、デッドロックの発生時にデッドロック防止回路２６が電圧制御発振器の出力信号ＯＵＴを少なくとも２分周し、該分周された信号を主分周器２５に提供し、よって主分周器２５は、正常に分周機能を行い、結局、デッドロック状態から抜け出るようになる。以降、位相同期ループ回路は、正常に動作してルーピングを通じて所望の周波数にロッキングされる。
【００３１】
以上、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われたものに過ぎず、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野で当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許特許の範囲の技術的思想により決まるべきである。
【産業上の利用可能性】
【００３２】
本発明による位相同期ループ回路は、半導体集積回路内部で周波数合成、周波数逓倍、クロック復旧などの多様な応用に利用されうる。
【図面の簡単な説明】
【００３３】
【図１】一般的な従来の位相同期ループ回路を示すブロック図である。
【図２】本発明の一実施形態による位相同期ループ回路を示すブロック図である。
【符号の説明】
【００３４】
２１    位相周波数検出器
２２    電荷ポンプ
２３    ループフィルター
２４    電圧制御発振器
２５    主分周器
２６    デッドロック防止回路
２６１    副分周器
２６２    比較器
２６３    選択器
【図１】
2006174459.tif 000003
【図２】
2006174459.tif 000004