(57)【要約】【課題】  インクジェット記録ヘッドにおいて、記録素子基板の面積増大をおさえた回路レイアウトを提供する。【解決手段】  複数の記録素子が所定方向に配列された記録素子列が、対向する位置に平行に配列された記録素子基板において、同一の機能を有する各記録素子列に対応した回路ブロックを、記録素子列を挟んだ対向する位置に配置する。【選択図】  図１
2006168050.tif 000002
【特許請求の範囲】
【請求項１】
所定方向に配列された複数の記録素子と該記録素子を駆動するための駆動回路とが同一の素子基板上にもうけられた記録ヘッドであって、
前記複数の記録素子と前記複数の駆動素子は所定方向に平行して２列で配列され、
前記対向する２列の記録素子は、各列毎に設けられた複数の選択回路により任意の記録素子が選択され、対向する２列毎に設けられた同一の機能を有する選択回路は、前記の記録素子配列を挟んだ対向する位置にそれぞれ配置することを特徴とする記録ヘッド。
【請求項２】
所定方向に配列された複数の記録素子と該記録素子を駆動するための駆動回路とが同一の素子基板上にもうけられた記録ヘッドであって、
前記複数の記録素子と前記複数の駆動素子は所定方向に平行して２列で配列され、
前記所定方向に平行して２列配列される複数の記録素子と駆動素子を一組とした配列が平行して複数配列され、
前記複数列の記録素子は、各列毎に設けられた複数の選択回路により任意の記録が選択され、対向する２列毎に設けられた同一の機能を有する選択回路は、前記の記録素子配列を挟んだ位置にそれぞれ配列することを特徴とする記録ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインクジェット記録ヘッドにおける記録素子基板のレイアウトに関するものである。
【背景技術】
【０００２】
記録ヘッドのノズル内に配置されたヒータにより熱エネルギーを発生させ、その熱エネルギーを利用してヒータ近傍のインクを発泡させ、そのノズルからインクを吐出させて記録を行うインクジェットヘッドが知られている。
【０００３】
高速に記録を行うためには、なるべく多くのヒータを同時に駆動して多くのノズルから同時にインクを吐出させることが望ましい。しかしながら、プリンタ装置の電源の電力供給能力に制限があり、また電源からヒータに至る配線の抵抗に起因する電圧降下などにより、一度に流すことができる電流値が制限される。このため複数のヒータを時分割で駆動してインクを吐出させる時分割駆動が一般的である。例えば、ヒータを複数のブロックに分割し、各ブロックで同時に２つ以上のヒータを駆動しないように駆動を時分割し、ヒータを流れる電流の総和を抑えることにより一度に大電力を供給する必要をなくしている。このようなヒータの駆動を行う回路構成が特開平９−３２７９１４や特開２００２−２９０５５に開示されている。
【０００４】
特開平９−３２７９１４に開示される回路構成を図５に示す。ＭｘＮ個の記録素子で構成される場合の動作について説明する。各記録素子に対応して設けられたＡＮＤ回路とＮ本のデコーダ線とＭ本のデータ信号線の論理和により任意の記録素子が選択される。
【０００５】
Ｍ本のデコーダ線はデコーダ回路により順次Ｍ本のうち１本が選択され、プリンタ本体からの画像情報に基づき１度シフトレジスタおよびラッチ回路に格納されＮ本のデータ線のうち任意データ線が選択される。
【０００６】
このような記録素子基板のレイアウトの構成例を図６に示す。
【０００７】
図６において６０１はインク供給口であり、基板裏面より供給されるインクが基板上面に配置される記録素子配列部にインクが供給され、基板上面に設けられたノズル（不図示）より基板上面方向にインクが吐出される。図６ではインク供給口を挟み長手方向に図４の駆動回路が２系統配列されたものである。供給口を挟む２列により画像を形成することで高密度かつ高速の印字が可能となるものである。高速にまた高密度に印刷を行うためには記録素子列は配列方向に細長く配列されるため、基板サイズも細長い形状となる。基板サイズを効率的に利用するためにはデコーダ回路およびデータ選択用シフトレジスタ回路は記録素子配列を挟む位置の両サイド（図において上下）に配置される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、プリンタは高速化、高精細化が要求されているため、プリンタの記録ヘッドは高密度で多ノズル化が図られており、記録素子数が以前にもまして増加している。
【０００９】
またヒータ基板は、高密度の必要性より記録素子とその駆動回路を同一の半導体基板上に形成されている。コストダウンの観点から、ウェハ上に作成される記録素子基板の１ウェハから取れる数を増加させるためにヒータ基板を小型化することも求められている。
【００１０】
ところが前述のように記録素子数の増加より、記録素子を選択するデコーダ回路やシフトレジスタ回路に必要とされるビット数も増加している。デコーダ回路やシフトレジスタ回路のビット数の増加にともない各回路ブロックのレイアウト面積が増大している。
【００１１】
図２１のレイアウトにおいてインク供給口を挟む２列に各々存在する回路ブロックは、同一機能を有する回路ブロックは記録素子配列を挟んで同一サイドに配置されていた。
【００１２】
ビット数の増加にともなう回路ブロックのレイアウト面積の割合は、デコーダ回路とシフトレジスタ回路とでは異なるものである。例えばシフトレジスタ回路における１ビット増加とデコーダ回路の１ビットの増加では、１ビット増加に対する構成される素子数やその駆動する負荷の大きさがことなるため、その１ビットの増加分に対す面積の増大量が異なるものとなる。
【００１３】
このため記録素子数の増加にともなうデコーダ回路やシフトレジスタ回路の増加量が異なると、記録素子配列を挟む両サイドでの基板面積が不均等となる。記録素子配列方向に直行する基板サイズが一定である場合、記録素子配列と同一方向の基板サイズにおいて記録素子列を挟む両側端からの基板端部までの距離が、それぞれ異なるものとなる。
【００１４】
このような基板中央にスリットの開いた構造をもつ記録素子基板を記録ヘッドへ実装を行う場合、限られた基板面積の中で基板剛性を確保するためには、インク供給口から基板端部までの距離は均等であることが望ましく、上述のように不均等である場合、基板をヘッドに実装する上で細い部分に応力が集中し、基板が破壊してしまうことが考えられる。
【００１５】
また記録素子配列方向の延長軸の端部に設けられた入出力パッド部と基板外部とのコンタクトを取り、この部分をインクの浸透による電気的な通電をさけるため、樹脂材料により封止処理される。この封止処理のための樹脂材料が記録素子部にまで及びインクの吐出に影響を与えないようにするために、記録素子配列と基板端部に設けられるパッド部との距離を開ける必要がある。
【００１６】
しかしながら、記録素子配列端部から基板端部までの距離が不均等であり短い部分の距離が封止処理に必要な距離にみたない場合、この封止処理に必要な距離を確保するために記録素子基板上に記録素子を駆動する上では不要な空地が存在することになり、基板サイズとして増大させる要因となる。
【００１７】
本発明は上記従来例に鑑みてなされたもので、記録素子数の増加した記録素子基板においても基板面積増大をおさた効率的な回路レイアウトを提供することである。
【課題を解決するための手段】
【００１８】
所定方向に配列された複数の記録素子と該記録素子を駆動するための駆動回路とが同一の素子基板上にもうけられた記録ヘッドであって、前記複数の記録素子と前記複数の駆動素子は所定方向に平行して２列で配列され、前記対向する２列の記録素子は、各列毎に設けられた複数の選択回路により任意の記録素子が選択され、対向する２列毎に設けられた同一の機能を有する選択回路は、前記の記録素子配列を挟んだ対向する位置にそれぞれ配置することを特徴とする。
【発明の効果】
【００１９】
記録素子数の増加した記録素子基板において、記録素子配列の各端部から基板端部までの距離が均等になることで、記録素子配列方向の基板サイズを効果的に抑え、基板コストの増大を効果的に抑制することができる。
【００２０】
また基板中央部に開けた穴よりインクを供給する場合、穴の端から基板端部までの距離が均等になることで、応力の集中を避けることができ、基板の剛性を維持することが可能となる。
【発明を実施するための最良の形態】
【００２１】
［第１の実施形態］
本発明の第１の実施例を図１に示す。
【００２２】
図１は、第１の実施形態の記録ヘッドの素子基体上に設けられる回路の構成を示すブロック図である。本実施形態は記録素子としてＮｘＭ個を２列有しており、１列あたりの構成は、Ｎ個の記録素子をひとつのグループとするＭ個のグループで構成されている。グループ内の記録素子は、駆動のタイミングをずらした時分割で駆動するように構成されている。
【００２３】
本例ではグループ数Ｎを１０とし、時分割数Ｍを１６として説明する。
【００２４】
１０１ＡおよびＢはＣＬＫ信号に同期してデータ信号ＤＡＴＡ１および２でシリアル転送される５ビットのデータを格納するシフトレジスタ回路、１０２ＡおよびＢはシフトレジスタ回路１０１の出力をラッチ信号ＬＴに従って５ビットのデータを保持するラッチ回路、１０３ＡおよびＢはラッチ回路からの出力とＥＮＢ信号との論理積をとりおよびＤ1〜DMにそれぞれ出力するＥＮＢ回路である。１０４は、Ｂ0〜3の信号の組み合わせによりN1〜NNのいずれかを選択するデコーダ回路である。
【００２５】
Ｈ１〜１６０は記録素子としてのヒータ抵抗であり、ヒータ電源ＶＨに共通に接続される。Ｑ１〜１６０はヒータ抵抗への通電を制御するトランジスタ、Ａ１〜１６０はデコーダ回路１０４の出力Ｎ１〜１６とＥＮＢ回路の出力Ｄ１〜１０との論理積をとるアンド回路、Ｂ１〜１６０はアンド回路Ａ１〜A160に従ってトランジスタＱ１〜Q160を駆動するためのバッファ回路である。
【００２６】
図示されたように本実施形態では、シフトレジスタ１０１、ラッチ１０２、およびＥＮＢ回路１０３を８０個のヒータに対応してＡとＢとの２系統設けている。
【００２７】
図１の駆動回路の動作を図２のタイミングチャートを用いて説明する。図２のタイミングチャートは、１６０個のヒータから任意のヒータを１回選択するための１シーケンスに対応している。
【００２８】
まず画像データに応じた１０ビット分のデータが、クロック信号ＣＬＫに同期してＤＡＴＡ１とＤＡＴＡ２との２つの信号で、各５ビットずつパラレルにシフトレジスタ回路１０１ＡおよびＢにそれぞれシリアル転送される。それに続きラッチ信号ＬＴが“Ｈｉｇｈ”になり、シリアルデータがラッチ回路１０２ＡおよびＢでそれぞれ保持される。
【００２９】
次に信号Ｂ１〜４がデコーダ１０４に入力され、信号線Ｎ１〜１６のうちいずれか１本が選択される。本例ではＮ１〜１６が順番に選択されているが、隣接するノズルが時間的に連続して駆動されると隣接するノズルのインクの吐出の影響により記録品位が低下することがあるため、実際のＮ１〜１６の信号の時間的な選択順序はヒータ列の配列の順序とは異なっている。
【００３０】
ここでは始めに信号線Ｎ１が“Ｈｉｇｈ”となり、各グループのＮ１に接続されているヒータが選択される。前述の１０ビット分の画像データはＮ１に接続されている１０個のヒータの画像情報であり、Ｎ１が選択されている時にラッチ１０２ＡおよびＢの出力として保持されている。ラッチ１０２ＡおよびＢの出力はＥＮＢ信号（ＨＥ）が“Ｈｉｇｈ”となる間にＤ１〜１０の信号線に出力される。Ｄ１〜１０の信号線は１０個のグループに対してそれぞれグループ内の１６個のビットに共通に接続されており、Ｄ１〜１０により選択されたグループ内のＮ１が接続されているヒータがＥＮＢ信号が“Ｈｉｇｈ”となる期間に対応したパルス幅で駆動される。
【００３１】
同様に、Ｎ２が接続される１０ビット分の画像データが、クロック信号ＣＬＫに同期してＤＡＴＡ１とＤＡＴＡ２との２つの信号で、各５ビットずつパラレルにシフトレジスタ回路１０１ＡおよびＢにそれぞれシリアル転送される。そして転送後ラッチ信号ＬＴが“Ｈｉｇｈ”となって画像データが保持され、デコーダに入力される信号Ｂ１〜４によりＮ２が選択され、Ｎ２に接続されているヒータが画像データに対応してＨＥ信号が“Ｈｉｇｈ”となる期間に対応したパルス幅で駆動される。
【００３２】
以上のような動作を順次１６回繰り返すことで、１６０個のヒータを１０個ずつの１６の異なるタイミング（時分割）で駆動することができる。
【００３３】
すなわち、１６０個のヒータを１６個のヒータで構成された１０個のグループに分割し、グループ内のヒータは、２つ以上のヒータが同時に駆動されないように１シーケンスの時間を１６のタイミングで時分割し、分割された時間内で１０ビットの画像データを５ビット分ずつ２つのシフトレジスタに転送して同じタイミングでデータが駆動するように制御する。
【００３４】
図３は図１の回路を記録素子基板Ｈ１１００上に形成したレイアウトの例を示している。３０２はインク供給口であり、基板裏面から供給されたインクは供給口３０１を通ってヒータが形成されている基板上面に供給される。ヒータ上に供給されたインクは、ヒータによりインクを加熱し発泡させることで、基板上面に形成されるノズル（不図示）よりインクを吐出する。
【００３５】
ヒータ配列３０３は、インク供給口３０２をはさみ１列あたり１６０個のヒータが２列対向して配置されている。ヒータの駆動素子および論理積回路３０４がヒータ配列に対応して配列される。シフトレジスタ３０６、ラッチ３０７、デコーダ３０５はヒータ配列の端部からチップ端部までの間に配置される。
【００３６】
駆動回路およびシフトレジスタ回路およびデコーダ回路は、各列に対応して２系統あり、それぞれヒータ配列をはさみ対向する位置（図において上下の位置）に配置される。
【００３７】
各列に対応した同一機能を有する回路は、それぞれの占める面積は等しいため、ヒータ配列をはさみ両端部の回路ブロックの面積は等しいものとなる。
【００３８】
印字品位の高精細化や印字の高速化によりヒータ数が増加した場合、シフトレジスタやラッチ、デコーダ回路は、ヒータ数の増加とももに各ブロックのビット数も増加するが、各ブロック内の回路構成が異なるため、その面積の増大量も異なったものとなる。
【００３９】
ヒータ数の増加により上記各ブロックの面積が増大しチップ端部の面積つまりヒータ配列の端部からチップ端部までの距離が伸びることになる。しかし同一機能を持つ回路ブロックはヒータ配列をはさんだ対称の位置に配置されるので、ヒータ配列の端部からチップ端部までの面積の増大量が、各端で等しくなる。このためヒータ数の増加に伴ってチップ端部の回路規模が増大しても、ヒータ配列の端部からチップ端部までの距離は常に等しくなる。
【００４０】
[第２の実施形態]
図４は本発明の第２の実施形態のレイアウト図である。
【００４１】
図４では基板上に複数のインク供給口を設けたものである。この場合、各インク供給口に対して異なる色のインクを用い、各色間のヒータを同一基板上に作成することで、各色を別基板上に設けて印字する場合と比較して、高精度なプリントが可能になるものである。
【００４２】
図４は、図１の回路ブロックが各インク供給口に対応してそれぞれ２組づつもうけられたものである。
【００４３】
この場合も図１の実施例と同様にヒータ配列端部からチップ端部までの長さは、各端部においても等しくなり、第１の実施例と同様の効果が得られるものである。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態にかかる記録素子基板の回路図である。
【図２】本発明の第１の実施形態にかかる駆動タイミングチャートである。
【図３】本発明の第１の実施形態にかかる記録素子基板のレイアウト図である。
【図４】本発明の第２の実施形態にかかる記録素子基板のレイアウト図である。
【図５】従来の記録素子基板の回路図である。
【図６】従来の記録素子基板のレイアウト図である。
【図１】
2006168050.tif 000003
【図２】
2006168050.tif 000004
【図３】
2006168050.tif 000005
【図４】
2006168050.tif 000006
【図５】
2006168050.tif 000007
【図６】
2006168050.tif 000008