(57)【要約】【課題】個別検査のために部品間を接続する内部配線をパッケージ外部に出しているため、パッケージ内部に本来なら不必要なテスト用配線が必要になり、組立不具合等の原因になる等の課題を解決するマルチチップモジュールを提供する。【解決手段】互いに接続関係がある集積回路チップＡと集積回路チップＢとを実装したマルチチップモジュール１０９において、集積回路チップＡにＪＴＡＧ回路２０２を実装し、マルチチップモジュール１０９に検査装置と外部接続するＪＴＡＧインターフェース２０３を設け、スキャンチェーンに接続されたシフトレジスタ２０１をＪＴＡＧ回路２０２によって制御することにより、集積回路チップＢへの信号の入出力を可能とする。【選択図】図２
2006177885.tif 000002
【特許請求の範囲】
【請求項１】
複数の集積回路チップを実装したマルチチップモジュールにおいて、接続関係がある第１の集積回路チップと第２の集積回路チップのうち、前記第１の集積回路チップに外部より通常モードと通常外モードを切替え可能なモード切替え手段を設け、かつ通常外モード時に外部より前記第１の集積回路チップを通して、前記第２の集積回路チップの前記第１の集積回路チップとの接続部分へ信号を入力する信号入力手段と、通常外モード時に前記接続部分において前記第２の集積回路チップからの信号を前記第１の集積回路チップを通して外部に出力する信号出力手段とを備えたことを特徴とするマルチチップモジュール。
【請求項２】
前記モード切替え手段、前記信号入力手段および前記信号出力手段を、ＪＴＡＧインターフェースおよびＪＴＡＧ回路によって構成したことを特徴とする請求項１記載のマルチチップモジュール。
【請求項３】
前記ＪＴＡＧ回路の外部に信号を出力するレジスタと前記第１の集積回路チップの出力端子間の信号を遅延させる遅延変更手段とを有し、外部より前記遅延変更手段の遅延値を設定可能な遅延値設定手段を有することを特徴とする請求項１または２記載のマルチチップモジュール。
【請求項４】
前記遅延値設定手段として内部の設定レジスタを使用し、前記設定レジスタを前記ＪＴＡＧインターフェースからの入力信号によって制御して遅延値の変更を行うことを特徴とする請求項３記載のマルチチップモジュール。
【請求項５】
前記設定レジスタが前記ＪＴＡＧ回路のスキャンチェーンに接続されていることを特徴とする請求項４記載のマルチチップモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の部品を接続して構成されたマルチチップモジュールに関するものである。
【背景技術】
【０００２】
近年、集積回路チップは多くの信号ピンを有しかつ実装面積の低減と実装工程での不具合を低減すべく、同一のマウント基盤上に複数の構成部品を実装するマルチチップモジュールと呼ばれる半導体デバイスが多くなっている。
【０００３】
しかし、マルチチップモジュールの出荷検査として個々の集積回路チップを別々に検査するために、従来の技術では、部品間を接続する内部配線にテスト入出力端子を設け、他方に影響を及ぼさないモードに切替えることにより、テスト入出力端子より各デバイスを個別検査可能な構成にしている（例えば、特許文献１参照）。
【特許文献１】特開平１１−３４４５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述した従来技術によれば、パッケージ内部に本来なら不必要なテスト用配線が必要になる。このテスト用配線によりパッケージ設計の自由度が妨げられることや、最悪の場合にはパッケージ設計が行えない等の問題点がある。また、テスト用配線の追加がパッケージ組立のコスト上昇、組立不具合の増加原因となる等の問題点もある。
【０００５】
本発明はかかる点に鑑みてなされたものであり、パッケージ内部の不要なテスト用配線を削除したマルチチップモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、本発明は、複数の集積回路チップを実装したマルチチップモジュールにおいて、接続関係がある第１の集積回路チップと第２の集積回路チップのうち、前記第１の集積回路チップに外部より通常モードと通常外モードを切替え可能なモード切替え手段を設け、かつ通常外モード時に外部より前記第１の集積回路チップを通して、前記第２の集積回路チップの前記第１の集積回路チップとの接続部分へ信号を入力する信号入力手段と、通常外モード時に前記接続部分において前記第２の集積回路チップからの信号を前記第１の集積回路チップを通して外部に出力する信号出力手段とを備えたことを特徴とする。
【０００７】
また本発明は、前記モード切替え手段、前記信号入力手段および前記信号出力手段を、ＪＴＡＧインターフェースおよびＪＴＡＧ回路によって構成したことを特徴とする。
【０００８】
また本発明は、前記ＪＴＡＧ回路の外部に信号を出力するレジスタと前記第１の集積回路チップの出力端子間の信号を遅延させる遅延変更手段とを有し、外部より前記遅延変更手段の遅延値を設定可能な遅延値設定手段を有することを特徴とする。
【０００９】
また本発明は、前記遅延値設定手段として内部の設定レジスタを使用し、前記設定レジスタを前記ＪＴＡＧインターフェースからの入力信号によって制御して遅延値の変更を行うことを特徴とする。
【００１０】
また本発明は、前記設定レジスタがＪＴＡＧ回路のスキャンチェーンに接続されていることを特徴とする。
【００１１】
このように本発明は、接続関係のある集積回路チップの一方にＪＴＡＧインターフェースとＪＴＡＧ回路を実装し、ＪＴＡＧ回路を通して他方の集積回路チップの検査を行う構成を採る。また、他方の集積回路チップへの入力信号のタイミングを変更するために、ＪＴＡＧ回路からの出力信号を遅延素子の使用により変更可能な構成にし、さらに、遅延素子の遅延値の設定をＪＴＡＧ回路により設定可能な構成を採ることにより、パッケージ内部のテスト用配線を必要とせずに、従来技術と同様に個々の集積回路チップの検査を実現している。
【発明の効果】
【００１２】
本発明によれば、パッケージ内部のテスト用配線の削除が可能となる。また、テスト用配線の削除により、パッケージ設計の自由度の向上、パッケージ組立のコスト削減、組立不具合の削減効果が期待できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るマルチチップモジュールおよびその検査方法を示す構成図である。
【００１５】
マルチチップモジュール１０９には集積回路チップＡ１０８（以下、単に集積回路チップＡと称する）と集積回路チップＢ１０６（以下、単に集積回路チップＢと称する）が実装されている。集積回路チップＡと集積回路チップＢは信号線１０４で接続されている。モード切替え器１０３は外部信号１０２により通常モードと通常外モードを切替え可能であり、通常モード時には集積回路チップＡはモード切替え器１０３を通して外部と信号１０１で接続される。一方、通常外モード時には、モード切替え器１０３、集積回路チップＡおよび信号線１０４を通して集積回路チップＢへの外部からの信号１０５の外部入力が可能であり、信号線１０４、集積回路チップＡおよびモード切替え器１０３を通して集積回路Ｂからの信号１０７を外部出力することが可能である。
【００１６】
次に、検査方法について説明する。マルチチップモジュール１０９に図示しない検査装置を接続し、通常モードにおいては集積回路チップＡを検査する。次に、検査装置からモード切替え用の信号をモード切替え器１０３に出力することにより、通常外モード時に切替える。これにより、検査装置と集積回路チップＢとの間で信号の入出力が可能になり、信号線１０４の断線および集積回路チップＢを検査する。
【００１７】
以上のように第１の実施形態によれば、通常外モード時には集積回路チップＢの接続部分に対してパッケージ外部よりアクセス可能であるため、パッケージ内部のテスト用配線無しに集積回路チップＢの検査が可能になる。
【００１８】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るマルチチップモジュールおよびその検査方法を示す構成図であり、特に、図２は、図１におけるモード切替え器および集積回路チップＢに対する信号の入出力における構成を示すものである。ＪＴＡＧインターフェース２０３はマルチチップモジュール１０９に設けられ、ＪＴＡＧ回路２０２およびＪＴＡＧのシフトレジスタ２０１は集積回路チップＡに設けられている。ＪＴＡＧインターフェース２０３に対して通常外モードを設定する信号をＪＴＡＧ回路２０２に送信するとＪＴＡＧ回路２０２により、ＪＴＡＧ回路２０２のスキャンチェーンに接続されたシフトレジスタ２０１を介して、集積回路チップＢへの信号入力および集積回路チップＢからの信号を外部に出力することが可能になる。
【００１９】
以上のように第２本実施形態によれば、標準的なＪＴＡＧインターフェースとＪＴＡＧ回路を使用することにより、集積回路チップＢに対する信号の入出力を外部より設定可能である。
【００２０】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るマルチチップモジュールの検査方法の構成図である。なお、図２に示す第２の実施形態における部材と同一の部材、あるいは同一機能の部材については同一の符号を付して、詳細な説明は省略する。
【００２１】
第３の実施形態は、図２に示す第２の実施形態において、シフトレジスタ２０１から集積回路チップＡの出力端子までの信号線に遅延変更器３０１を接続し、通常外モードにおいて信号１０５を遅延させるとともに、遅延設定信号３０２を遅延変更器３０１に入力して、遅延設定信号３０２の値により遅延変更器の遅延時間を変更可能な構成としたものである。
【００２２】
以上のように第３の実施形態によれば、遅延変更器３０１の設定値を制御することにより、通常外モード時に信号遅延を任意に変更可能となるため、集積回路チップＢへの入力タイミングを自由に変えることが可能である。この構成によりテスト配線を使用せずとも集積回路検査装置で検査するのと同様な検査が可能となる。
【００２３】
（第４の実施形態）
図４は、本発明の第４の実施形態に係るマルチチップモジュールの検査方法の構成図である。なお、図３に示す第３の実施形態における部材と同一の部材、あるいは同一機能の部材については同一の符号を付して、詳細な説明は省略する。
【００２４】
第４の実施形態は、図３に示す第３の実施形態において、遅延変更器３０１に入力する遅延設定信号３０２を、内部の設定レジスタ４０１を用いて発生させるものであり、遅延変更器３０１の遅延値はＪＴＡＧインターフェース２０３からの信号によって、スキャンチェーンに接続された設定レジスタ４０１を制御することにより設定される。
【００２５】
以上のように第４の実施形態によれば、遅延変更器３０１の遅延値の設定に外部端子を割り当てる必要がないため、効率良いテスト実装が容易となる。
【００２６】
（第５の実施形態）
図５は、本発明の第５の実施形態に係るマルチチップモジュールの検査方法の構成図である。なお、図４に示す第４の実施形態における部材と同一の部材、あるいは同一機能の部材については同一の符号を付して、詳細な説明は省略する。
【００２７】
第５の実施形態は、図４に示す第４の実施形態おける遅延値の設定レジスタ４０１がＪＴＡＧ回路２０２のスキャンチェーンに接続したものである。すなわち遅延変更器３０１の設定を行う設定レジスタ４０１がシフトレジスタ２０１と同様にＪＴＡＧ回路２０２によって設定可能な構成としたものである。
【００２８】
以上のように第５の実施形態によれば、ＪＴＡＧインターフェース２０３を使用して通常外モードにおける遅延変更器３０１の遅延値の設定が可能である。よって、集積回路チップＢの検査をＪＴＡＧインターフェースの使用のみで実施可能となる。
【産業上の利用可能性】
【００２９】
本発明の回路構成は、ＪＴＡＧインターフェースを有しており、マルチチップモジュールの検査以外にも、基盤に実装された状態の半導体デバイス検査にも応用可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態に係るマルチチップモジュールの概略構成およびその検査方法を説明するための構成図
【図２】本発明の第２の実施形態に係るマルチチップモジュールの要部構成およびその検査方法を説明するためのＪＴＡＧ模式図
【図３】本発明の第３の実施形態に係るマルチチップモジュールの要部構成およびその検査方法を説明するためのＪＴＡＧ模式図
【図４】本発明の第４の実施形態に係るマルチチップモジュールの要部構成およびその検査方法を説明するためのＪＴＡＧ模式図
【図５】本発明の第５の実施形態に係るマルチチップモジュールの要部構成およびその検査方法を説明するためのＪＴＡＧ模式図
【符号の説明】
【００３１】
１０１  信号
１０２  外部信号（通常モードと通常外モード切替え信号）
１０３  モード切替え器
１０４  信号線（集積回路Ａと集積回路Ｂの接続線）
１０５  信号（入力信号）
１０６  集積回路チップ（集積回路チップＢ）
１０７  信号（出力信号）
１０８  集積回路チップ（集積回路チップＡ）
１０９  マルチチップモジュール
２０１  シフトレジスタ
２０２  ＪＴＡＧ回路
２０３  ＪＴＡＧインターフェース
３０１  遅延変更器
３０２  遅延設定信号
４０１  設定レジスタ
【図１】
2006177885.tif 000003
【図２】
2006177885.tif 000004
【図３】
2006177885.tif 000005
【図４】
2006177885.tif 000006
【図５】
2006177885.tif 000007