(57)【要約】【課題】機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスの基板とキャップを異なるサイズにして容易にパッケージング可能であるマイクロデバイスのパッケージング方法およびそれによってパッケージ化されたマイクロデバイスを提供する。【解決手段】機能面に可動部または振動子が形成された機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハ１０ｗを形成し、一方、キャビティを構成するキャップが複数個集積されてなるキャップウェハ１２ｗを、各キャップ領域を区分するようにハーフダイシングして溝１２ｈを形成する。次に、機能面とキャップウェハ及び接着層１３の表面とからキャビティＣを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップ１２に分割し、さらにデバイスウェハを各デバイス基板１０に分割する。【選択図】図３
2006351591.tif 000002
【特許請求の範囲】
【請求項１】
機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面をキャビティで保護してパッケージ化するマイクロデバイスのパッケージング方法であって、
機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成する工程と、
キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成する工程と
前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせる工程と、
前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割する工程と、
前記デバイスウェハを各デバイス基板に分割する工程と
を有するマイクロデバイスのパッケージング方法。
【請求項２】
前記キャップウェハを各キャップに分割する工程が、前記キャップウェハの前記デバイスウェハとの貼り合わせ面と反対側の面を、前記溝に達するまで研磨する工程を含む
請求項１に記載のマイクロデバイスのパッケージング方法。
【請求項３】
前記キャップウェハを各キャップに分割する工程が、前記キャップウェハの前記デバイスウェハとの貼り合わせ面と反対側の面から、前記ハーフダイシングの位置において、前記溝に達するまでダイシングする工程を含む
請求項１に記載のマイクロデバイスのパッケージング方法。
【請求項４】
前記キャビティ内が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせる工程を真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行う
請求項１に記載のマイクロデバイスのパッケージング方法。
【請求項５】
前記ハーフダイシングの位置を、前記デバイスウェハを各デバイス基板に分割する位置に対応する位置よりも前記キャビティ側に近くする
請求項１に記載のマイクロデバイスのパッケージング方法。
【請求項６】
前記デバイスウェハを形成する工程が、前記機能面において、前記接着層と貼り合わされる領域の外側に、前記機能素子及び／又は前記デバイス基板に接続する電極を形成する工程を含む
請求項１に記載のマイクロデバイスのパッケージング方法。
【請求項７】
機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面がキャビティで保護されてパッケージ化されたマイクロデバイスであって、
機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、
キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、
前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせ、
前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割し、
前記デバイスウェハを各デバイス基板に分割する
ことで形成されるパッケージ化されたマイクロデバイス。
【請求項８】
前記パッケージ化されたマイクロデバイスのトータルの厚みが３００μｍ以下である
請求項７に記載のパッケージ化されたマイクロデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロデバイスのパッケージング方法及びマイクロデバイスに関し、特に、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＳＡＷ（Surface Acoustic Wave）素子、あるいはＦ−ＢＡＲ（Thin Film Bulk Acoustic Wave Resonators）などの機能面に可動部または振動子を持つ機能素子を有するマイクロデバイスのパッケージング方法及びそのような方法でパッケージ化されたマイクロデバイスに関する。
【背景技術】
【０００２】
近年、携帯電話やパーソナルコンピュータに代表されるモバイル機器においては、小型軽量化や多機能および高機能化が進んでおり、これらの機器を構成する部品や基板も同様に小型、薄型、軽量化や高密度実装化が進んでいる。また、半導体等のデバイスの実装に関しても、実装面積の小型化や伝達信号の高速化に伴い、モールドやセラミックパッケージによる実装から、いわゆるフリップチップ実装技術によりデバイスのベアチップを直接基板に実装し、封止する試みがとられている。
【０００３】
ところが、このフリップチップによるデバイスのダイレクト実装方法は、たとえば、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＳＡＷ（Surface Acoustic Wave）素子あるいはＦ−ＢＡＲ（Thin Film Bulk Acoustic Wave Resonators）などの機能面に可動部または振動子を持つマイクロデバイスの場合、機能面を封止材等で覆うことができないため、セラミックや金属、あるいはガラスなどの基板を用いて気密封止するパッケージ構造がとられている。
【０００４】
従来、上記のＳＡＷ素子やＭＥＭＳは、キャビティ基板内に実装、パッケージングされているため、本来のデバイスのサイズより大きな実装エリアが必要であった。
また、デバイスの可動部分が浮いた状態で、個片化して取り扱うので、製造工程中にデバイスを破壊する問題も発生していた。
そこで、小型化とハンドリングを容易にする方法として、ウェハレベルのパッケージングが提案されている。
【０００５】
ウェハレベルでのパッケージングができるＳＡＷ素子などのパッケージ構造として、特許文献１には、圧電基板上にＩＤＴパターンでＳＡＷ素子を形成し、この際、ＩＤＴパターン上にキャビティが形成されるようにキャップに凹部を設け、さらにキャップにはＳＡＷ素子に電気信号を導入するための貫通穴を設けてなる構造及び製造方法が開示されている。
【０００６】
しかしながら、特許文献１に記載の方法では、ウェハレベルのパッケージングに際して、デバイス基板とキャップとなる部分を、その集合体であるウェハの状態で張り合わせてキャビティ構造を形成するが、個片化するときには、ダイシングにより基板となるウェハとキャップとなるウェハを同時に同じサイズに切断しており、異なるサイズに切断することが困難であった。これは、基板とキャップの張り合わせ部分の厚みが非常に薄いため、基板のウェハを切断せずにキャップを切断することが困難であるためである。
【０００７】
上記のデバイス基板とキャップが同じサイズとなっている構成では、気密性を保持するためにデバイスの周りを囲むようにシールしていることから、上記のようにデバイスからの電気的な配線をデバイス基板またはキャップを貫通するようにして引き出す必要があり、これに起因して新たな技術課題や製造工程の追加によるコストアップなどの問題が発生している。
【特許文献１】特開２００４−８０２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能なマイクロデバイスのパッケージング方法とそのような方法でパッケージ化されたマイクロデバイスを提供することである。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明のマイクロデバイスのパッケージング方法は、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面をキャビティで保護してパッケージ化するマイクロデバイスのパッケージング方法であって、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成する工程と、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成する工程と前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせる工程と、前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割する工程と、前記デバイスウェハを各デバイス基板に分割する工程とを有する。
【００１０】
上記の本発明のマイクロデバイスのパッケージング方法は、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面をキャビティで保護してパッケージ化する方法であり、まず、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成する。一方で、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成する。次に、機能面とキャップウェハ及び接着層の表面とからキャビティを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせる。次に、ハーフダイシングの位置でキャップウェハを各キャップに分割し、さらにデバイスウェハを各デバイス基板に分割する。
【００１１】
また、上記の課題を解決するため、本発明のマイクロデバイスは、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面がキャビティで保護されてパッケージ化されたマイクロデバイスであって、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせ、前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割し、前記デバイスウェハを各デバイス基板に分割することで形成される。
【００１２】
上記の本発明のマイクロデバイスは、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面がキャビティで保護されてパッケージ化されたものであり、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、機能面とキャップウェハ及び接着層の表面とからキャビティを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップに分割し、デバイスウェハを各デバイス基板に分割することで形成されたものである。
【発明の効果】
【００１３】
本発明のマイクロデバイスのパッケージング方法は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能である。
【００１４】
また、本発明のマイクロデバイスは、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージングされたマイクロデバイスである。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態に係るマイクロデバイス及びそのパッケージング方法について図面を参照して説明する。
【００１６】
第１実施形態
図１は本実施形態に係るパッケージ化されたマイクロデバイスの断面図である。
ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの可動部または振動子を持つ機能素子を備えたマイクロデバイスである。
【００１７】
例えば、半導体からなるデバイス基板１０の機能面１１に、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの可動部または振動子を持つ機能素子が形成されており、さらにこの機能面１１に機能面１１を保護するキャビティＣを構成するようにガラスなどからなるキャップ１２が樹脂などの接着層１３で接着されて保護部材が設けられ、機能面１１側には機能素子などに接続する電極１４が形成されている構成である。
例えば、機能面の裏面側から実装基板などに実装され、電極１４にボンディングワイヤ２０が接続されて用いられる。
マイクロデバイスの機能面１１と保護部材の内面から構成されるキャビティＣは、例えば、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
【００１８】
上記の本実施形態に係るマイクロデバイスは、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面がキャビティで保護されてパッケージ化されたマイクロデバイスであって、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、機能面とキャップウェハ及び接着層からなる保護部材とからキャビティを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップに分割し、デバイスウェハを各デバイス基板に分割してパッケージ化されたマイクロデバイスである。
【００１９】
上記の本実施形態に係るマイクロデバイスは、好ましくは、パッケージ化されたマイクロデバイスのトータルの厚みが４００μｍ以下である。
【００２０】
上記の本実施形態のパッケージ化されたマイクロデバイスは、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージングされたマイクロデバイスである。
【００２１】
次に、本実施形態に係るマイクロデバイスのパッケージング方法について説明する。
図２（ａ）〜図４（ｂ）は本実施形態に係るマイクロデバイスのパッケージング方法を説明する断面図である。
【００２２】
まず、図２（ａ）に示すように、例えば、シリコン基板やガラス基板などのキャップが複数個集積されてなるキャップウェハ１２ｗの表面に、接着層１３ｆを全面に形成する。
接着層１３ｆは、キャビティＣのシール材となるものであり、例えばスピンコート法により１０〜２０μｍ程度の厚みでベンゾシクロブテンを塗布して形成する。
【００２３】
次に、図２（ｂ）に示すように、キャビティＣを気密封止できるように、接着層１３ｆをリング状のパターンにパターニングする。
例えば、全面に塗布された接着層１３ｆに露光及び現像処理を施すことで、所定の場所に、例えば１００μｍ幅のリング状パターンの接着層１３とする。
【００２４】
次に、図２（ｃ）に示すように、例えば、キャップウェハ１２ｗに、各キャップ領域を区分するようにハーフダイシングして溝１２ｈを形成する。溝１２ｈの深さは、例えば、キャップのウェハ１２ｗの板厚３５０μｍに対して１５０〜２５０μｍ程度とする。キャップウェハをハーフダイシングした残りの厚みを１００μｍ程度以上とすれば、キャップウェハはその形状を保持できる。
ここで、例えば、ハーフダイシングの位置を、デバイスウェハを各デバイス基板に分割する位置に対応する位置ＤＳよりも、キャップと接着層とが構成するキャビティＣ’側に近くする。
【００２５】
一方で、上記の図２（ａ）〜（ｃ）の工程とは別工程として、図３（ａ）に示すように、例えば、シリコンウェハに、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面１１に可動部または振動子を備えた機能素子を集積して形成し、機能面１１に機能素子が形成されたデバイス基板が複数個集積されてなるデバイスウェハ１０ｗを形成する。
【００２６】
上記のデバイスウェハの形成工程において、好ましくは、機能面１１において、前記接着層と貼り合わされる領域の外側に、機能素子及び／又はデバイス基板に接続する電極１４を形成する。
【００２７】
次に、図３（ｂ）に示すように、例えば、デバイスウェハ１０ｗの機能面１１とキャップウェハ１２ｗ及び接着層１３の表面とからキャビティＣを構成するように、透過型のマスクアライナーにより位置合わせして、加熱加圧処理を施し、デバイスウェハ１０ｗとキャップウェハ１２ｗを接着層１３で貼り合わせる。
ここで、上記の電極１４は、接着層と貼り合わされる領域の外側に形成されていたので、キャビティＣを構成した際に電極１４はキャビティＣの外部に位置することになる。
【００２８】
上記のキャビティＣ内が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、デバイスウェハ１０ｗとキャップウェハ１２ｗを接着層１３で貼り合わせる工程を真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行うことが好ましい。
【００２９】
次に、図４（ａ）に示すように、例えば、ハーフダイシングの溝１２ｈの位置でキャップウェハ１２ｗを各キャップ１２に分割する。
分割する方法としては、本実施形態においては、矢印Ｇで示すように、キャップウェハ１２ｗのデバイスウェハ１０ｗとの貼り合わせ面と反対側の面から、溝１２ｈに達するまで研磨して行う。これにより、キャップ１２の板厚は溝１２ｈの深さ以下になり、１５０〜２５０μｍ以下にまで薄くすることができる。
さらに、矢印Ｇ’で示すように、デバイスウェハ１０ｗの裏面側からも研磨し、デバイスウェハ１２ｗの板厚を薄くすることが好ましい。
例えば、デバイスウェハの残りの板厚が１００〜１５０μｍとなるまで研磨すると、パッケージのトータルの厚みで２５０μｍ〜４００μｍ程度の厚みとすることができる。
【００３０】
次に、図４（ｂ）に示すように、例えば、ダイシングにより、デバイスウェハ１０ｗを各デバイス基板１０に分割する。
【００３１】
上記のようにして、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面をキャビティで保護して、マイクロデバイスをパッケージングすることができる。
【００３２】
上記の本実施形態に係るマイクロデバイスのパッケージング方法によれば、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのウェハレベルでのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能であり、機能素子及び／又はデバイス基板に接続する電極をキャビティの外部に配置することができる。
【００３３】
このように、デバイス基板より小さいキャップで気密封止され、個片化された部品は、デバイスからの電気的な配線は同一面上で引き回され、図１に示すように、シールされたキャビティ部分の外側で、外部との接続が可能である。
このような接続をすることにより、貫通穴を介した引き回し等の追加加工が不要であり、且つ、薄型化への弊害もない。
以上のようなパッケージ構造、製造方法により、気密封止が必要で、非常にセンシティブなデバイスを、製造工程の追加をすることもなく、且つ、高さ等のサイズのメリットも最大限に引き出すことが可能になる。
その結果、取り扱いによる工程不良をなくすことができるだけでなく、ウェハレベルのパッケージングを行うことによるメリットを最大限に活かして、製造コストの低減も実現できる。
【００３４】
第２実施形態
図５は本実施形態に係るパッケージ化されたマイクロデバイスの断面図である。
図１に示す第１実施形態と同様であるが、例えば、キャップ１２の側面に段差１２ｓが形成されている。キャップ１２及びデバイス基板１０は薄型化されていてもよく、いなくてもよい。
上記の他は、実質的に第１実施形態のマイクロデバイスと同様である。
【００３５】
次に、本実施形態に係るマイクロデバイスの製造方法について説明する。
図６（ａ）〜（ｃ）は本実施形態に係るマイクロデバイスの製造方法を説明する断面図である。
【００３６】
まず、第１実施形態と同様にして、例えば、キャップウェハ１２ｗの表面に、接着層１３をパターン形成し、各キャップ領域を区分するようにハーフダイシングして溝１２ｈを形成する。
一方、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面１１に可動部または振動子を備えた機能素子を集積して形成し、デバイス基板が複数個集積されてなるデバイスウェハ１０ｗを形成し、機能面１１において、接着層と貼り合わされる領域の外側に、機能素子及び／又はデバイス基板に接続する電極１４を形成する。
次に、例えば、デバイスウェハ１０ｗの機能面１１とキャップウェハ１２ｗ及び接着層１３の表面とからキャビティＣを構成するように、デバイスウェハ１０ｗとキャップウェハ１２ｗを接着層１３で貼り合わせる。
上記により、図６（ａ）に示す状態となる。
【００３７】
次に、図６（ａ）において、キャップウェハ１２ｗのデバイスウェハ１０ｗとの貼り合わせ面と反対側の面から、図中破線で示すように、ハーフダイシングの溝１２ｈの位置において、溝１２ｈに達するまでダイシングする。
これにより、図６（ｂ）に示すように、ハーフダイシングの溝１２ｈの位置でキャップウェハ１２ｗを各キャップ１２に分割することになるが、キャップ１２の側面にはダイシングの幅の差に起因して段差１２ｓが残される。
【００３８】
次に、図６（ｃ）に示すように、例えば、ダイシングにより、デバイスウェハ１０ｗを各デバイス基板１０に分割する。
【００３９】
上記のようにして、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面をキャビティで保護して、マイクロデバイスをパッケージングすることができる。
【００４０】
上記の本実施形態に係るマイクロデバイスのパッケージング方法によれば、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのウェハレベルでのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能であり、機能素子及び／又はデバイス基板に接続する電極キャビティの外部に配置することができる。
【００４１】
第３実施形態
上記の実施形態では、図面上、機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスとしてＭＥＭＳについて示しているが、これに限らず、例えば図７に示す構造のＦ−ＢＡＲや、ＳＡＷ素子などを備えたマイクロデバイスを内蔵するようにしてもよい。
図７は、Ｆ−ＢＡＲの一例の構成を示す模式断面図である。
例えば、デバイス基板４０に、所定の共振領域を構成する空隙４１を介して、下部電極４２、圧電膜４３および上部電極４４の積層体からなる弾性共振膜が形成されている。
下部電極４２および上部電極４４は、例えばＡｌ、Ｐｔ、Ａｕ、Ｃｕ、Ｗ、Ｍｏ、Ｔｉなどの導電性材料からなり、例えば０．１〜０．５μｍの膜厚で形成されている。
また、圧電膜４３は窒化アルミニウムや酸化亜鉛などの圧電材料からなり、ｃ軸に高配向した緻密な膜となっており、優れた圧電特性と弾性特性を備えた圧電膜であり、例えば１．５μｍ以下の膜厚で形成されている。
空隙４１は、下部電極４２の端部に屈曲して形成された足部により支えられており、空隙４１の高さは例えば数μｍ程度である。
下部電極４２、上部電極４４および圧電膜４３の膜厚や空隙４１の高さなどは、共振周波数に合わせて適宜調整することができる。
【００４２】
本発明によれば、ウェハ同士を張り合わせたパッケージングにおいて、デバイス基板より小さいサイズのキャップで気密封止をすることができ、単純な構造のパッケージ実装が可能になる。
また、薄型化したパッケージの作製が可能になる。
さらに、ウェハレベルでパッケージングすることにより、ベアチップのハンドリングが容易になる。
また、総じて、製品の高機能化、コストダウンを実現できる。
【００４３】
本発明は上記の実施形態に限定されない。
例えば、ＭＥＭＳの他、ＳＡＷ素子やＦ−ＢＡＲなどの機能素子を有するマイクロデバイスを内蔵した半導体装置とすることも可能である。
第１実施形態では、キャップ及びデバイス基板のどちらも研磨して薄型化していない場合を示しているが、いうまでもなく研磨などで薄型化可能である。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００４４】
本発明のマイクロデバイスのパッケージング方法は、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に可動部または振動子を持つ機能素子を有するマイクロデバイスをパッケージングする方法に適用できる。
本発明のパッケージ化されたマイクロデバイスは、ＭＥＭＳ、ＳＡＷ素子あるいはＦ−ＢＡＲなどの機能面に可動部または振動子を持つ機能素子を有してパッケージ化されたマイクロデバイスに適用できる。
【図面の簡単な説明】
【００４５】
【図１】図１は本発明の第１実施形態に係るパッケージ化されたマイクロデバイスの模式断面図である。
【図２】図２（ａ）〜（ｃ）は本発明の第１実施形態に係るマイクロデバイスのパッケージング方法の工程を示す模式断面図である。
【図３】図３（ａ）及び（ｂ）は本発明の第１実施形態に係るマイクロデバイスのパッケージング方法の工程を示す模式断面図である。
【図４】図４（ａ）及び（ｂ）は本発明の第１実施形態に係るマイクロデバイスのパッケージング方法の工程を示す模式断面図である。
【図５】図５は本発明の第２実施形態に係るパッケージ化されたマイクロデバイスの模式断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の第２実施形態に係るマイクロデバイスのパッケージング方法の工程を示す模式断面図である。
【図７】図７は本発明の第３実施形態に係るマイクロデバイスが有するＦ−ＢＡＲの模式断面図である。
【符号の説明】
【００４６】
１０…デバイス基板、１０ｗ…デバイスウェハ、１１…機能面、１２…キャップ、１２ｗ…キャップウェハ、１２ｈ…溝、１２ｓ…段差、１３，１３ｆ…接着層、１４…電極、２０…ボンディングワイヤ、４０…デバイス基板、４１…空隙、４２…下部電極、４３…圧電膜、４４…上部電極、Ｃ、Ｃ’…キャビティ
【図１】
2006351591.tif 000003
【図２】
2006351591.tif 000004
【図３】
2006351591.tif 000005
【図４】
2006351591.tif 000006
【図５】
2006351591.tif 000007
【図６】
2006351591.tif 000008
【図７】
2006351591.tif 000009