(57)【要約】【課題】Ｄ／Ａ変換器の検査を容易かつ迅速とする。【解決手段】複数の電流源と、電流源からの電流を加算するアナログスイッチ及びオペアンプと、デジタル信号に応じてアナログスイッチを制御するデコーダと、を有するＤ／Ａ変換器であって、デコーダは、Ｄ／Ａ変換モードか、各々の電流源を１つずつ独立に制御するテストモードかを選択することを特徴とするものとした。【選択図】図１
2006121615.tif 000002
【特許請求の範囲】
【請求項１】
所定の値のアナログ値を複数個発生するアナログ信号発生手段と、
複数個の前記アナログ値を加算する加算手段と、
前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備えるＤ／Ａ変換器であって、
前記制御手段は、
前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記加算手段から出力する構成としたＤ／Ａ変換器。
【請求項２】
前記制御手段は、所定のクロック信号に基づき１の前記アナログ値の信号を前記加算手段から出力する構成とした請求項１に記載のＤ／Ａ変換器。
【請求項３】
前記アナログ値は、電流値である請求項１又は請求項２に記載のＤ／Ａ変換器。
【請求項４】
複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、
加算された前記アナログ値の大きさに応じた信号を出力するＤ／Ａ変換器の検査方法であって、
前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記Ｄ／Ａ変換器から順次出力し、
前記Ｄ／Ａ変換器から順次出力された前記アナログ値の信号の各々が予め定める所定の範囲か否かを判定するＤ／Ａ変換器の検査方法。
【請求項５】
複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、
加算された前記アナログ値の大きさに応じた信号を出力するＤ／Ａ変換器の検査方法であって、
前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記Ｄ／Ａ変換器から順次出力し、
前記Ｄ／Ａ変換器から順次出力された１の前記アナログ値の信号の各々を、前記Ｄ／Ａ変換器の外部で加算して加算値を求め、
前記加算値が予め定める所定の範囲か否かを判定するＤ／Ａ変換器の検査方法。
【請求項６】
デジタル信号をアナログ信号に変換するＤ／Ａ変換部を備える電子装置において、
前記Ｄ／Ａ変換部は、
所定の値のアナログ値を複数個発生するアナログ信号発生手段と、
複数個の前記アナログ値を加算する加算手段と、
前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備え、
前記制御手段は、
前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記加算手段から出力する構成とした電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａ変換器及びＤ／Ａ変換部を備える電子装置並びにＤ／Ａ変換器の検査方法に関するものであり、更に詳細にはセグメント・デコーダ型のＤ／Ａ変換器及びセグメント・デコーダ型のＤ／Ａ変換部を備える電子装置並びにＤ／Ａ変換器の検査方法に関するものである。
【背景技術】
【０００２】
従来からデジタル信号をアナログ信号に変換するために種々のＤ／Ａ変換器が用いられている。
【０００３】
その代表的なＤ／Ａ変換器の１つは、図１５に示すセグメント・デコーダ型のＤ／Ａ変換器１００である。セグメント・デコーダ型Ｄ／Ａ変換器１００は、所定の電流を流す複数の電流源１０１乃至電流源１１５を備え、デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢを有している。ここで、デジタル端子ＰＭＳＢにはＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に対応したデジタル信号ＤＭＳＢ（図示せず）が入力され、デジタル端子Ｐ３ＳＢには３ＳＢ（Ｔｈｉｒｄ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に対応したデジタル信号Ｄ３ＳＢ（図示せず）が入力され、デジタル端子Ｐ２ＳＢには２ＳＢ（Ｓｅｃｏｎｄ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に対応したデジタル信号Ｄ２ＳＢ（図示せず）が入力され、デジタル端子ＰＬＳＢにはＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に対応したデジタル信号ＤＬＳＢ（図示せず）が入力され、このような重み付けされたデジタル信号に応じたアナログ電圧Ｖａがアナログ出力端子Ａｏに出力される。
【０００４】
Ｄ／Ａ変換器１００は４ビットのＤ／Ａ変換器であるので、デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢの４つのデジタル端子を有しているが、デジタル信号のビット数が大きくなるとデジタル端子の数もそれに応じて多くなる。
【０００５】
Ｄ／Ａ変換器１００は、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢが「１」であるか「０」であるかに基づきアナログスイッチ１２５乃至アナログスイッチ１２８を切り替え、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢで表される値に応じた個数の電流源の各々から流れ出す電流をオペアンプ１３０に流して加算するか、アースに落とすかを切替え、各々のアナログスイッチに流れ込む電流をオペアンプ１３０で加算状態とするか非加算状態とするかを選択して、デジタル値に相当するアナログ電圧Ｖａをオペアンプ１３０の出力としてアナログ出力端子Ａｏに発生させるものである。例えば、デジタル信号ＤＭＳＢが「１」である場合には８個の電流源からの電流をオペアンプ１３０に流して加算し、デジタル信号ＤＬＳＢが「１」である場合には１個の電流源からの電流をオペアンプ１３０に流して加算し、加算された数の電流源からの電流値と抵抗１３１との積とで定まるアナログ電圧Ｖａをアナログ出力端子Ａｏに出力する。このような、セグメント・デコーダ型のＤ／Ａ変換器１００は、バイナリ型のＤ／Ａ変換器（図示せず）に比べてデジタルのビット数が大きくなっても良好な精度を得ることが容易であるので、比較的ビット数の大きいＤ／Ａ変換器に多用されている。
【０００６】
このようなＤ／Ａ変換器の製造後の検査においては、デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢのすべてに「０」が設定された場合から、デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢのすべてに「１」が設定された場合まで、すべてのデジタル値の組み合わせを入力して、それに対応したアナログ出力端子Ａｏから出力されるアナログ電圧Ｖａが適正な値であるか否かを検査しなければならない。そして、Ｄ／Ａ変換器を検査するＤ／Ａ変換器検査装置は、デジタル信号のビット数に応じた精度が要求されるとともに、その測定電圧範囲はデジタル信号のビット数が大きくなると広範囲なものとなり、Ｄ／Ａ変換器検査装置は高額なものとなった。又、測定電圧範囲が広範囲となった場合には電圧の測定レンジを切り替えて検査を行う必要が生じ測定レンジの切り替えに要する時間が長くなって検査時間が長くなってしまった。更にＤ／Ａ変換器検査装置は、測定レンジ毎の校正を定期的に行わなければならないので装置の保守の労力と、保守管理のためのコストを費やした。
【特許文献１】特開平９−２８９４５０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上述の課題を解決し、検査が容易な、Ｄ／Ａ変換器及びＤ／Ａ変換部を備えた電子装置の提供、並びにＤ／Ａ変換器の容易な検査方法を提供するものである。
【課題を解決するための手段】
【０００８】
請求項１の発明では、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個の前記アナログ値を加算する加算手段と、前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備えるＤ／Ａ変換器であって、前記制御手段は、前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記加算手段から出力する構成としたＤ／Ａ変換器とした。
【０００９】
請求項２の発明では、前記制御手段は、所定のクロック信号に基づき１の前記アナログ値の信号を前記加算手段から出力する構成とした請求項１に記載のＤ／Ａ変換器とした。
【００１０】
請求項３の発明では、前記アナログ値は、電流値である請求項１又は請求項２に記載のＤ／Ａ変換器とした。
【００１１】
請求項４の発明では、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算された前記アナログ値の大きさに応じた信号を出力するＤ／Ａ変換器の検査方法であって、前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記Ｄ／Ａ変換器から順次出力し、前記Ｄ／Ａ変換器から順次出力された前記アナログ値の信号の各々が予め定める所定の範囲か否かを判定するＤ／Ａ変換器の検査方法とした。
【００１２】
請求項５の発明では、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算された前記アナログ値の大きさに応じた信号を出力するＤ／Ａ変換器の検査方法であって、前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記Ｄ／Ａ変換器から順次出力し、前記Ｄ／Ａ変換器から順次出力された１の前記アナログ値の信号の各々を、前記Ｄ／Ａ変換器の外部で加算して加算値を求め、前記加算値が予め定める所定の範囲か否かを判定するＤ／Ａ変換器の検査方法とした。
【００１３】
請求項６の発明では、デジタル信号をアナログ信号に変換するＤ／Ａ変換部を備える電子装置において、前記Ｄ／Ａ変換部は、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個の前記アナログ値を加算する加算手段と、前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備え、前記制御手段は、前記複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を前記加算手段から出力する構成とした電子装置とした。
【発明の効果】
【００１４】
請求項１の発明によれば、通常のＤ／Ａ変換器として機能するのみならず、１の前記デジタル信号に対応する１の前記アナログ値の信号を加算手段から出力して、Ｄ／Ａ変換器の検査を簡便、迅速に行うことができる。
【００１５】
請求項２の発明によれば、Ｄ／Ａ変換器の内部から順次１のアナログ値の信号のみを選択して出力するので、Ｄ／Ａ変換器の検査を容易とするとともに、Ｄ／Ａ変換器検査装置を極めて安価なものとできる。
【００１６】
請求項３の発明によれば、アナログ値を電流値としたのでアナログ値の加算が容易に行え、Ｄ／Ａ変換器の低価格化が実現できる。
【００１７】
請求項４の発明によれば、アナログ信号発生手段のアナログ値の各々が予め定める所定の範囲か否かを判定するので、検査が高速、安価にでき、検査精度も良好なり、更にＤ／Ａ変換器検査装置の低価格化が図れる。
【００１８】
請求項５の発明によれば、通常のＤ／Ａ変換器として動作する場合にＤ／Ａ変換器の内部で選択的に加算されるアナログ値の各々をＤ／Ａ変換器の外部で加算して加算値を求めるので、Ｄ／Ａ変換器を高速に検査できるとともに、通常のＤ／Ａ変換器として動作させて、デジタル値に対応したアナログ値を出力して検査をする場合と略等しい精度でＤ／Ａ変換器を検査することができる。
【００１９】
請求項６の発明によれば、電子装置が備えるＤ／Ａ変換部は、通常のＤ／Ａ変換部として機能するのみならず、１の前記デジタル信号に対応する１の前記アナログ値の信号を加算手段から出力して、電子装置の内部に組み込まれたＤ／Ａ変換部の検査を簡便、迅速に行うことができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態に係るＤ／Ａ変換器は、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個の前記アナログ値を加算する加算手段と、加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備えるＤ／Ａ変換器であって、制御手段は、複数のビットの組み合わせによって、１の前記デジタル信号に対応する１の前記アナログ値の信号を加算手段から出力する構成としたものである。
【００２１】
このＤ／Ａ変換器は、アナログ信号発生手段と、制御手段と、加算手段と、を備え、制御手段は上位ビットから下位ビットまでビット毎に重み付けられたデジタル信号に応じて加算されたアナログ値の大きさに応じた信号を加算手段から出力する通常のＤ／Ａ変換器として機能するとともに、検査に適した信号がＤ／Ａ変換器から出力される。すなわち、複数のビットの組み合わせによって、１のデジタル信号に対応する１のアナログ値の信号を加算手段から出力するので、アナログ信号発生手段からの各々のアナログ値を個別に検査することができる。この場合において、Ｄ／Ａ変換器検査装置は、アナログ値の範囲として狭い範囲を検査すれば良いので、コストを廉価なものとできる。
【００２２】
ここで、制御手段は所定のクロック信号に基づき順次１のアナログ値の信号を加算手段から出力するようにしても良く、このような機能をＤ／Ａ変換器の制御手段の内部に設ければ、各々のアナログ値の信号がクロックに同期して順次１ずつ出力されるのでＤ／Ａ変換器の外部に設けられるＤ／Ａ変換器検査装置は、Ｄ／Ａ変換器の制御手段を制御するための信号を発生する必要がなく、Ｄ／Ａ変換器検査装置を簡便化できる。
【００２３】
又、アナログ信号発生手段が発生するアナログ値は、電圧値、電流値等のいかなるものであっても良いが、アナログ値として電流値を選んでも良く、この場合には、アナログ信号発生手段は所定の大きさの電流を発生する複数の電流源で構成され、加算手段は入力端と第１の出力端及び第２の出力端を有するアナログスイッチを用いて、第１の出力端のすべてを接続するものであっても良い。このような構成において、アナログ値、すなわち、電流源からの電流を容易に加算することができるので、Ｄ／Ａ変換器を簡略なものとできる。
【００２４】
本発明の実施の形態に係るＤ／Ａ変換器の検査方法は、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算されたアナログ値の大きさに応じた信号を出力するＤ／Ａ変換器の検査方法であって、複数のビットの組み合わせによって、１のデジタル信号に対応する１のアナログ値の信号をＤ／Ａ変換器から順次出力し、Ｄ／Ａ変換器から順次出力されたアナログ値の信号の各々が予め定める所定の範囲か否かを判定するものである。
【００２５】
すなわち、１のデジタル信号に対応する１のアナログ値の信号をＤ／Ａ変換器から順次出力するので、各々のアナログ値の信号を個別に得ることができる。更に、順次出力されたアナログ値の信号の各々が予め定める所定の範囲か否かを判定するので、所定の範囲にアナログ値の信号があるか否かのみを検査すれば良く、容易にＤ／Ａ変換器の検査ができ、Ｄ／Ａ変換器検査装置も簡便なものとできる。
【００２６】
本発明の実施の形態に係るＤ／Ａ変換器の他の検査方法は、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算されたアナログ値の大きさに応じた信号を出力するＤ／Ａ変換器の検査方法であって、複数のビットの組み合わせによって、１のデジタル信号に対応する１のアナログ値の信号をＤ／Ａ変換器から順次出力し、Ｄ／Ａ変換器から順次出力された１のアナログ値の信号の各々を、Ｄ／Ａ変換器の外部で加算して加算値を求め、加算値が予め定める所定の範囲か否かを判定するものである。
【００２７】
すなわち、Ｄ／Ａ変換器としての機能を発揮する通常の使用方法において、Ｄ／Ａ変換器を検査するのではなく、複数のビットの組み合わせによって、１のデジタル信号に対応する１のアナログ値の信号をＤ／Ａ変換器から順次出力することにより、各々のアナログ値の信号を検出するが、このアナログ値の信号の範囲は限られているのでアナログ値の検出は容易にできる。そして、Ｄ／Ａ変換器から順次出力された１のアナログ値の信号の各々を、Ｄ／Ａ変換器の外部で加算して加算値を求めて、通常のＤ／Ａ変換器として機能する場合における出力の信号を精度高く推測することができる。
【００２８】
ここで、検出されたアナログ値の信号の各々を一度記憶して、事後的に加算しても良く、あるいは検出されたアナログ値の信号を記憶手段に保存することなく順次加算しても良いものである。又、検出されたアナログ値の信号の各々を一度記憶する場合においては、Ａ／Ｄ変換器でＤ／Ａ変換器からのアナログ値に応じた信号を取り込み、デジタル値に変換してデジタルメモリに記憶して、デジタル加算をすると処理を簡単にすることができるものである。
【００２９】
本発明の実施の形態に係る電子装置は、デジタル信号をアナログ信号に変換するＤ／Ａ変換部を備える電子装置において、Ｄ／Ａ変換部は、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個のアナログ値を加算する加算手段と、加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備え、制御手段は、複数のビットの組み合わせによって、１のデジタル信号に対応する１のアナログ値の信号を加算手段から出力する構成としたものである。
【００３０】
すなわち、電子装置のＤ／Ａ変換部は、アナログ信号発生手段と、制御手段と、加算手段と、を具備し、制御手段は上位ビットから下位ビットまでビット毎に重み付けられたデジタル信号に応じて加算されたアナログ値の大きさに応じた信号を加算手段から出力する通常のＤ／Ａ変換部として機能するととともに、検査に適した信号がＤ／Ａ変換部から出力される。すなわち、制御手段は、複数のビットの組み合わせによって、１のデジタル信号に対応する１のアナログ値の信号を加算手段から出力するので、アナログ信号発生手段からの各々のアナログ値の信号を個別に検査することができる。この場合において、Ｄ／Ａ変換器検査装置は、アナログ値の範囲として狭い範囲を検査すれば良いので、Ｄ／Ａ変換器検査装置のコストを廉価なものとできる。
【００３１】
以下、具体的に本実施の形態のＤ／Ａ変換器の説明を行う。まず、図１に沿って第１の実施の形態のＤ／Ａ変換器１０の構成を説明する。
【００３２】
第１の実施の形態のＤ／Ａ変換器１０は、外部回路と接続するための接続端子として、デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢと、動作モードをＤ／Ａ変換モード又はテストモードのいずれかに切り替えるための切り替え端子Ｃ／Ｔ（Ｃｏｎｖｅｒｔ／Ｔｅｓｔ）と、アナログ電圧Ｖａを出力するアナログ出力端子Ａｏとを備える。なお、デジタル端子の数はＤ／Ａ変換器が取り扱うビット数に応じた数であるが、本実施の形態では１０ビットのＤ／Ａ変換器であるとして説明を行う。
【００３３】
デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢは、パラレルの「０」又は「１」のデジタル信号を入力する端子であり、図１では破線部分が省略されているが、デジタル信号ＤＭＳＢ（ＭＳＢに対応するデジタル信号）からデジタル信号ＤＬＳＢ（ＬＳＢに対応するデジタル信号）の１０個のデジタル信号を入力する入力端子である。ここで、デジタル信号Ｄ２ＳＢはデジタル信号ＤＬＳＢに対して２倍の重み付けされた信号であり、デジタル信号Ｄ３ＳＢはデジタル信号Ｄ２ＳＢに対して２倍の重み付けされた信号であり、デジタル信号ＤＭＳＢ乃至デジタル信号Ｄ２ＳＢの各々のデジタル信号は、すべて１ビット上位になるにつれて２倍の重みがつけられたものである。
【００３４】
切り替え端子Ｃ／Ｔには、「１」又は「０」のデジタル信号が入力され、入力されるデジタル信号が「１」（ハイレベル）であるときにＤ／Ａ変換器１０はＤ／Ａ変換モードで動作し、信号が「０」（ローレベル）であるときにＤ／Ａ変換器１０はテストモードで動作するようになされている。
【００３５】
アナログ出力端子Ａｏにはデジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢ与えられるデジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢの値応じたアナログ電圧Ｖａが出力されるようになされている。なお、Ｄ／Ａ変換モードとテストモードとでは同じデジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢの値に対して異なるアナログ電圧Ｖａを出力するようになされているが、これについては後述する。
【００３６】
Ｄ／Ａ変換器１０の内部は、デジタル端子ＰＭＳＢに与えられるデジタル信号ＤＭＳＢをデジタル信号線４１、デジタル端子Ｐ３ＳＢからのデジタル信号をデジタル信号線４２、デジタル端子Ｐ２ＳＢからのデジタル信号をデジタル信号線４３、デジタル端子ＰＬＳＢからのデジタル信号をデジタル信号線４４の各々によって制御手段として機能するデジタルデコーダ４６に入力するようになされている。なお、デジタル端子Ｐ４ＳＢ乃至デジタル端子Ｐ９ＳＢ及びそれらとデジタルデコーダ４６とを接続するデジタル信号線は図１では省略され、そのすべては図示されてはいない。又、切り替え端子Ｃ／Ｔに与えられるデジタル信号はデジタル信号線４５によってデジタルデコーダ４６に導かれている。
【００３７】
電流源２１乃至電流源３５の各々は同一の大きさの電流を流す電流源であり、１０ビットのＤ／Ａ変換器１０においては、電流源は２０４７個設けられているが、図１では電流源２１乃至電流源３５として示す一部の電流源のみが記載され他は省略され、そのすべては図示されていない。
【００３８】
アナログスイッチ７１乃至アナログスイッチ８５は、電流源２１乃至電流源３５から流れ出す電流の経路を切り替えるアナログスイッチであり、電流源の数に対応して２０４７個設けられているが、図１では省略され、そのすべては図示されていない。
【００３９】
アナログスイッチ７１乃至アナログスイッチ８５の各々の入力端ａは電流源２１乃至電流源３５に接続されており、デジタルデコーダ４６からのアナログスイッチ制御線５１乃至アナログスイッチ制御線６５によって、アナログスイッチ７１乃至アナログスイッチ８５の各々は第１の出力端ｂに電流を流すか、第２の出力端ｃに電流を流すかが選択される。アナログスイッチ及びアナログスイッチ制御線は２０４７本設けられているが図１では省略され、そのすべては図示されていない。例えば、アナログスイッチ７１は、アナログスイッチ制御線５１からの「１」の信号を受けて、電流源２１からの電流の流出方向を第１の出力端ｂに切り替え、「０」の信号を受けて、電流源２１からの電流の流出方向を第２の出力端ｃに切り替える機能を有するものであり、他のアナログスイッチも同様の機能を有する。
【００４０】
アナログスイッチ制御線５１乃至アナログスイッチ制御線６５のいずれかが「１」を出力する場合には、それに対応した各々のアナログスイッチ７１乃至アナログスイッチ８５の各々の入力端ａと各々の第１の出力端ｂとが接続され、「１」が出力されたアナログスイッチ制御線５１乃至アナログスイッチ制御線６５の各々が制御する各々の電流源２１乃至電流源３５から流れ出す電流はオペアンプ３６のマイナス端子と出力端子との間に接続された抵抗３７を流れるようになされているので、すべての第２の端子ｂを通過した電流の和と抵抗３７の値との積で表されるアナログ電圧Ｖａがアナログ出力端Ａｏに出力されるようになされている。本実施の形態では、各々のアナログスイッチとオペアンプ３６と抵抗３７とは加算手段の一例として機能する。
【００４１】
一方、アナログスイッチ制御線５１乃至アナログスイッチ制御線６５のいずれかが「０」を出力する場合には、それに対応したアナログスイッチ７１乃至アナログスイッチ８５の各々の入力端ａと各々の第２の出力端ｃとが接続され、「０」が出力されたアナログスイッチ制御線５１乃至アナログスイッチ制御線６５の各々が制御する各々の電流源２１乃至電流源３５から流れ出す電流は接地点へ流れ込み、Ｄ／Ａ変換器１０のアナログ出力端子Ａｏからのアナログ電圧Ｖａに反映されることはないようになされている。
【００４２】
次に、図１に示すＤ／Ａ変換器１０の作用を説明する。まず、切り替え端子Ｃ／Ｔが「１」に設定されるＤ／Ａ変換モードにおける作用を説明する。
【００４３】
この場合には、デジタルデコーダ４６は、図２に示すテーブルにしたがってデジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢで表されるデジタル信号をデコードして、「１」又は「０」をアナログスイッチ制御線５１乃至アナログスイッチ制御線６５を含む２０４７本の各々に出力する。なお、図２では、テーブルの一部のみが示されている。
【００４４】
なお、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢの「１」と「０」とで表される１０ビットの１の組み合わせに対して、同一のアナログ電圧Ｖａを得るためのテーブルは無数に存在し、図２に示したテーブルに限るものではない。
【００４５】
図２のテーブルに示すように電流源２１乃至電流源３５を含む２０４７個の電流源が同一の電流を発生する場合には、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢが表す大きさに応じた数のアナログスイッチが「１」とされて、オペアンプ３６のマイナス端子と出力端子との間に接続された抵抗３７に電流を流し、Ｄ／Ａ変換が行われる。
【００４６】
なお、図１においては、電流源２１乃至電流源３５からオペアンプ側に電流が流れ出すような極性としたので、オペアンプ３６のアナログ出力端子Ａｏには負極性のアナログ電圧Ｖａが得られるが、電流が流れる極性を逆向きにすれば、オペアンプ３６のアナログ出力端子Ａｏに正極性のアナログ電圧Ｖａを得ることができる。
【００４７】
次に、テストモードにおける作用を説明する。切り替え端子Ｃ／Ｔが「０」に設定されることにより、テストモードが選択される。
【００４８】
このときにデジタルデコーダ４６は、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢで表されるデジタル信号を図３に示すテーブルにしたがってデコードして、「１」又は「０」をアナログスイッチ制御線５１乃至アナログスイッチ制御線６５を含む２０４７本の各々に出力する。図３では、テーブルの一部のみが示されている。
【００４９】
図３のテーブルから明らかなように１のアナログスイッチのみが「１」とされて、オペアンプ３６のマイナス端子と出力端子との間に接続された抵抗３７に電流を流し、Ｄ／Ａ変換が行われる。なお、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢの「１」と「０」とで表される１０ビットの１の組み合わせに対して、１のみの電流源を選択するためのテーブルは無数に存在し、このテーブルに限るものではない。
【００５０】
図３のテーブルによれば、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢで表されるデジタル信号をＬＳＢ側から１個ずつインクリメントしていけば、アナログスイッチ８５、アナログスイッチ８４、アナログスイッチ８３、（以下省略）、と、２０４７個のすべてのアナログスイッチを１個ずつ切り替えて、これに接続される電流源とアナログスイッチの検査を順次行うことができる。
【００５１】
図４に、このようなＤ／Ａ変換器１０を検査する検査装置である第１の形態のＤ／Ａ変換器検査装置１５を示す。Ｄ／Ａ変換器検査装置１５は、リセットスイッチ２１５、Ｒ−Ｓフリップフロップ２１８、抵抗２１１、抵抗２１６、抵抗２１７、ＬＥＤ２１２、コンパレータ２１３及びコンパレータ２１４を備えており、この部分で電流源の各々が検査される。又、Ｒ−Ｓフリップフロップ２５８、抵抗２５１、抵抗２５６、ＬＥＤ２５２、コンパレータ２５３、コンパレータ２５４及びＡＮＤ回路２５９を備えており、この部分で各々の電流源からの電流のすべてが接地に落とされた場合の動作が検査されるようになされている。なお、ハザード・ノイズを防止するためにＤ／Ａ変換器検査装置１５は、カウンタ２１０を動作させるクロックに同期して働くようにしても良いが、図４では、非同期方式の回路を示している。
【００５２】
カウンタ２１０は、検査をされるＤ／Ａ変換器１０のビット数と同じビット数のカウンタであり、内部のクロックに基づきカウント値が１個ずつインクリメントされ、カウンタ２１０のＭＳＢを表すデジタル信号ＤＭＳＢ乃至ＬＳＢを表すデジタル信号ＤＬＳＢの各々は、Ｄ／Ａ変換器１０のデジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢの各々に対応して入力されている。又、カウンタ２１０には、カウンタの値が０の場合にのみ「１」を出力する論理回路（図示せず）を設けている。この論理回路からの信号はＲ−Ｓフリップフロップ２１８のリセット端子Ｒ及びＡＮＤ回路２５９の入力端子に入力されており、この論理回路からの信号が「１」となると、Ｒ−Ｓフリップフロップ２１８をリセットするとともに、Ｒ−Ｓフリップフロップ２５８のセットを妨げるように働く。
【００５３】
コンパレータ２１３の出力とコンパレータ２１４の出力とはワイヤードオア接続され、Ｒ−Ｓフリップフロップ２１８のセット端子Ｓに接続され、Ｒ−Ｓフリップフロップ２１８の出力端子はＬＥＤ２１２に接続され、ＬＥＤ２１２の他の端子は抵抗２１６を介して電源ラインに接続されている。又、コンパレータ２５３の出力とコンパレータ２５４の出力とはワイヤードオア接続され、Ｒ−Ｓフリップフロップ２５８のセット端子ＳにＡＮＤ回路２５９を介して接続され、Ｒ−Ｓフリップフロップ２５８の出力端子はＬＥＤ２５２に接続され、ＬＥＤ２５２の他の端子は抵抗２５６を介して電源ラインに接続されている。
【００５４】
コンパレータ２１３のマイナス端子に入力される基準電圧Ｖｒｅｆ１は、電流源２１乃至電流源３５を含む２０４７個の電流源のいずれか１個からの電流の値と抵抗３７の値との積のから求められるアナログ電圧Ｖａよりも許容範囲だけ高い電圧値に設定されており、コンパレータ２１４のプラス端子に入力される基準電圧Ｖｒｅｆ２は、電流源２１乃至電流源３５のいずれか１個からの電流の値と抵抗３７の値との積から求められるアナログ電圧Ｖａよりも許容範囲だけ低い電圧値に設定されている。ここで、許容範囲はＤ／Ａ変換器１０の製品規格に定められている範囲内の値である。
【００５５】
又、コンパレータ２５３のマイナス端子に入力される基準電圧Ｖｒｅｆ０１は、０Ｖよりも許容範囲だけ高い電圧値に設定されており、コンパレータ２５４のプラス端子に入力される基準電圧Ｖｒｅｆ０２は、０Ｖよりも許容範囲だけ低い電圧値に設定されている。
【００５６】
Ｄ／Ａ変換器検査装置１５は以下のように作用して第１の実施の形態の検査方法を実行する。まず、リセットスイッチ２１５を押すと、カウンタ２１０とＲ−Ｓフリップフロップ２１８のリセット端子Ｒにリセット信号が加わり初期セットされ、Ｒ−Ｓフリップフロップ２１８の出力は「０」となりＬＥＤ２１２が点灯する。同時に、Ｒ−Ｓフリップフロップ２５８のリセット端子Ｒにリセット信号が加わり初期セットされ、Ｒ−Ｓフリップフロップ２５８の出力は「０」となりＬＥＤ２５２が点灯する。そして、リセットスイッチ２１５が押されなくなったときに、カウンタ２１０からのデジタル値がクロックの周期で定まる時間だけ０、すなわち（００００００００００（先頭がＭＳＢ、以下同様））になり、検査は開始する。
【００５７】
カウンタ２１０からのデジタル値が０のときに、アナログ電圧Ｖａが０Ｖに対して許容範囲であるか否かをＤ／Ａ変換器検査装置１５は検査する。すなわち、アナログ電圧Ｖａの値が０Ｖに対して許容値以上に離れている場合には、Ｒ−Ｓフリップフロップ２５８のセット端子Ｓに立ち上がり信号が供給されてＬＥＤ２５２が消灯するので、デジタル値が（００００００００００）の場合の検査に合格したか否かを知ることができる。
【００５８】
この検査は、カウンタ２１０からのデジタル値が０以外である場合には行われることはない。すなわち、カウンタ２１０からのデジタル値が０以外の場合にはＡＮＤ回路２５９の一方の入力端子にカウンタ２１０から「０」が入力されるので、Ｒ−Ｓフリップフロップ２５８のセット端子Ｓには、セット信号が加わることはないからである。一方、カウンタ２１０からのデジタル値が０のときは、Ｒ−Ｓフリップフロップ２１８のリセット端子Ｒにリセット信号が加わり続けるので、ＬＥＤ２１２は点灯をし続けている。
【００５９】
次に、カウンタ２１０からのデジタル値が１となると、アナログ電圧Ｖａが許容範囲であるか否か、すなわち、電流源３５及びアナログスイッチ８５更にはオペアンプ３６及び抵抗３７が適切に動作しているかをＤ／Ａ変換器検査装置１５は検査する。すなわち、アナログ電圧Ｖａの値が所定の値から許容値以上に離れている場合には、ＬＥＤ２１２が消灯する。
【００６０】
そして、カウンタ２１０のカウント値がクロック毎に１個ずつインクリメントされて、Ｄ／Ａ変換器１０の内部の２０４７個の電流源から、順次１個ずつ、２０４７個のアナログスイッチの１個によって選択されオペアンプ３６と抵抗３７との作用によってこの電流源が発生するアナログ値に応じたアナログ電圧Ｖａが、Ｄ／Ａ変換器１０のアナログ出力端子Ａｏより出力される。
【００６１】
このときに電流源の電流の値が許容範囲から外れる場合のみならず、各々のアナログスイッチ等に不具合がある場合には、コンパレータＲ−Ｓフリップフロップ２１８のセット端子Ｓにセット信号が加わり、Ｒ−Ｓフリップフロップ２１８の出力は「１」となり、ＬＥＤ２１２が消灯してＤ／Ａ変換器１０の不良（規格に定める許容範囲内ではないこと）を知らせる。このようにして、ＬＥＤ２１２はデジタル値が（００００００００００）以外の場合の検査に合格したか否かを知らせる。
【００６２】
なお、Ｒ−Ｓフリップフロップ２１８が設けられている理由は、検査時間を短縮するために、カウンタ２１０のカウント値は、目視できない速度でカウントアップされるので、コンパレータ２１３の出力とコンパレータ２１４とのワイヤードオア出力が一瞬ハイレベルとなったとしてもＬＥＤ２１２の消灯が視認できるように消灯時間を引き延ばすためのものである。Ｒ−Ｓフリップフロップ２５８も同様な理由で設けられている。
【００６３】
又、検査の合否をＬＥＤ２１２によって知らせるのみならず、データレコーダ（図示せず）にアナログ電圧Ｖａの値を自動的に取り込むようにしても良く、又、上述したようにアナログスイッチ等の切り替えハザード・ノイズをマスクするためにＤ／Ａ変換器検査装置１５は同期方式の回路を採用しても良いものである。
【００６４】
図５に第１の実施の形態の検査方法がどのように行われるか時間の経過で示す。横軸は、時間ｔ、縦軸は、アナログ電圧Ｖａを表す。時間０でリセットスイッチ２１５が押され、時間ｔｓでリセットスイッチ２１５の押されるのが解除され検査が始まる。時間ｔｓから時間ｔ０までの間は、カウンタ２１０の値は十進数で０（００００００００００）である。時間ｔ０から時間ｔ１まではカウンタ２１０の値は十進数で１（０００００００００１）であり、時間ｔ１から時間ｔ２まではカウンタ２１０の値は十進数で２（００００００００１０）である。以下省略するが、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢのすべてが「１」となる時間を時間ｔＭ（Ｍは２０４７）と表記すると、時間ｔＭ−３、すなわち時間ｔ２０４４から時間ｔＭ−２、すなわち時間ｔ２０４５まではカウンタ２１０の値は十進数で２０４５（１１１１１１１１０１）であり、時間ｔＭ−２、すなわち時間ｔ２０４５から時間ｔＭ−１、すなわち時間ｔ２０４６まではカウンタ２１０の値は十進数で２０４６（１１１１１１１１１０）であり、時間ｔＭ−１、すなわち時間ｔ２０４６から時間ｔＭ、すなわち時間ｔ２０４７まではカウンタ２１０の値は十進数で２０４７（１１１１１１１１１１）である。
【００６５】
そして、時間ｔ０から時間ｔ１までは電流源３５からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、時間ｔ１から時間ｔ２までは電流源３４からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、時間ｔ２から時間ｔ３までは電流源３３からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、時間ｔＭ−３、すなわち時間ｔ２０４４から時間ｔＭ−２、すなわち時間ｔ２０４５までは電流源２３からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、時間ｔＭ−２、すなわち時間ｔ２０４５から時間ｔＭ−１、すなわち時間ｔ２０４６までは電流源２２からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、時間ｔＭ−１、すなわち時間ｔ２０４６から時間ｔＭ、すなわち時間ｔ２０４７までは電流源２１からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力される。
【００６６】
又、図６に第２の形態のＤ／Ａ変換器検査装置１６を示す。Ｄ／Ａ変換器検査装置１６はＡ／Ｄ変換器２２０とＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２２４とデジタルインタフェイス２２１とＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２２２とＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）２２３とから構成されている。
【００６７】
ＣＰＵ２２４で実行されるプログラムはＲＯＭ２２３に格納されている。デジタルインタフェイス２２１を介してＤ／Ａ変換器１０は制御され、Ｄ／Ａ変換器１０からのアナログ電圧ＶａはＡ／Ｄ変換器２２０に入力されるようになされている。Ａ／Ｄ変換器２２０は、検査をされるＤ／Ａ変換器１０よりも、例えば、少なくとも３ビットは精度が良いものを用いて測定誤差を少なくしている。
【００６８】
図６に示すＤ／Ａ変換器検査装置１６に係る第２の実施の形態の検査方法は図７に示すフローチャートに従いなされる。以下、フローチャートに沿って、第２の実施の形態の検査方法を説明する。
【００６９】
まず、Ｄ／Ａ変換器１０のビット数と同じビット数である１０ビットのループカウンタのループカウンタ値Ｎを０とし、ＲＡＭ２２２に配された加算領域に記憶された加算値Ｖｓｕｍを０にする。なお、ループカウンタもＲＡＭ２２２の所定の領域に配されている。そして、デジタルインタフェイス２２１を介して切り替え端子Ｃ／Ｔを「０」に設定して、Ｄ／Ａ変換器１０をテストモードにする（ステップＳＴ１００）。
【００７０】
次に、デジタルインタフェイス２２１を介してＤ／Ａ変換器１０のデジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢにループカウンタ値Ｎで示されるデジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢの各々を入力する。従って最初は、デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢのすべては「０」が入力される（ステップＳＴ１０１）。
【００７１】
次に、Ｄ／Ａ変換器１０のアナログ出力端子Ａｏから出力されるアナログ電圧ＶａをＡ／Ｄ変換器２２０によって取り込む（ステップＳＴ１０２）。
【００７２】
次に、ＲＡＭ２２２の加算領域に記憶された現在の加算値Ｖｓｕｍにアナログ電圧Ｖａを足しこんだ新たな加算値Ｖｓｕｍを計算する。そしてＲＡＭ２２２の加算領域に格納する（ステップＳＴ１０３）。
【００７３】
次に、ループカウンタ値Ｎに対応した参照電圧ＶｒｅｆＮを予めＲＡＭ２２２の所定の領域に記憶しておき、その値を読み出す（ステップＳＴ１０４）。最初（ループカウンタ値Ｎが０）はデジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢのすべてが「０」に設定されているので、参照電圧ＶｒｅｆＮは０Ｖに設定されている。
【００７４】
次に、加算値Ｖｓｕｍから参照電圧ＶｒｅｆＮを引き、その絶対値が所定の電圧値δ以下であるか否かを判断する（ステップＳＴ１０５）。Ｙｅｓであれば、ステップＳＴ１０６に進む。Ｎｏであれば、Ｄ／Ａ変換器１０は規格外であるので検査は終了する（ステップＳＴ１０８）。
【００７５】
ステップＳＴ１０６では、ループカウンタ値Ｎが２０４７か否かを判断して２０４７であれば、すべての検査にＤ／Ａ変換器１０は合格したとして検査は終了する（ステップＳＴ１０７）。Ｎｏであれば、ループカウンタ値Ｎの値に１を足してステップＳＴ１０１に処理を移す（ステップＳＴ１０９）。
【００７６】
このようにして、各々の電流源２１乃至電流源３５を含む２０４７個の電流源が発生する電流に応じたアナログ電圧Ｖａの値をＣＰＵ２２４が加算することにより、Ｄ／Ａ変換モードにおいて、すべての１０ビットのデジタル値に応じてＤ／Ａ変換器１０のアナログ出力端子Ａｏから出力されると予想されるアナログ電圧Ｖａの値を演算して、Ｄ／Ａ変換器１０が規格に適合しているか否かを検査することができる。
【００７７】
図７に示すフローチャートでは、ステップＳＴ１０２においてＤ／Ａ変換器１０のアナログ出力端子Ａｏから出力されるアナログ電圧ＶａをＡ／Ｄ変換器２２０によって取り込んだ後、一旦記憶をすることなく、直に、それまでの加算値Ｖｓｕｍに今回取り込んだアナログ電圧Ｖａを加算して新たな加算値Ｖｓｕｍを求める演算を行ったが、Ａ／Ｄ変換器２２０によってアナログ電圧Ｖａを取り込む毎に、予めＲＡＭ２２２に設けた２０４７個の所定の記憶領域に記憶して、Ｄ／Ａ変換モードにおいて指定される電流源に対応する記憶領域に記憶されたアナログ電圧Ｖａの値をすべて加算して、Ｄ／Ａ変換モードにおいて出力されると予想されるアナログ電圧Ｖａの値を演算して、予めＲＡＭ２２２に記憶された参照電圧ＶｒｅｆＮと比較してＤ／Ａ変換器１０の検査をすることもできる。
【００７８】
図８に第２の実施の形態の検査がどのように行われるか時間経過に沿って示す。横軸は、時間ｔ、縦軸は、加算値Ｖｓｕｍを表す。
【００７９】
そして、時間ｔ０から時間ｔ１までは電流源３５からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、ＣＰＵ２２４の演算によって加算された加算値Ｖｓｕｍが得られる。時間ｔ１から時間ｔ２までは電流源３４からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、その値と前の回の加算値Ｖｓｕｍ（時間ｔ０から時間ｔ１までの１回分のアナログ電圧Ｖａ）とをＣＰＵ２２４の演算によって加算された加算値Ｖｓｕｍが得られる。時間ｔ２から時間ｔ３までは電流源３３からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、その値と前の回の加算値Ｖｓｕｍ（時間ｔ０から時間ｔ２までの２回分のアナログ電圧Ｖａの和）とをＣＰＵ２２４の演算によって加算された加算値Ｖｓｕｍが得られる。
【００８０】
そして、途中を省略するが、時間ｔＭ−３、すなわちｔ２０４４から時間ｔＭ−２、すなわちｔ２０４５までは電流源２３からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、その値と前の回の加算値Ｖｓｕｍ（時間ｔ０から時間ｔ２０４４までの２０４４回分のアナログ電圧Ｖａの和）とをＣＰＵ２２４の演算によって加算された加算値Ｖｓｕｍが得られる。時間ｔＭ−２、すなわちｔ２０５から時間ｔＭ−１、すなわちｔ２０４６までは電流源２３からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、その値と前の回加算値Ｖｓｕｍ（時間ｔ０から時間ｔ２０４５までの２０４５回分のアナログ電圧Ｖａの和）とをＣＰＵ２２４の演算によって加算された加算値Ｖｓｕｍが得られる。時間ｔＭ−１、すなわちｔ２０４６から時間ｔＭ、すなわちｔ２０４７までは電流源２１からの電流のみがオペアンプ３６で加算されてアナログ電圧Ｖａとして出力され、その値と前の回の加算値Ｖｓｕｍ（時間ｔ０から時間ｔ２０４６までの２０４６回分の和）とをＣＰＵ２２４の演算によって加算された加算値Ｖｓｕｍが得られる。
【００８１】
図７示すフローチャートでは、ステップＳＴ１０２においてＤ／Ａ変換器１０のアナログ出力端子Ａｏから出力されるアナログ電圧ＶａをＡ／Ｄ変換器２２０によって取り込んだ後、一旦記憶をすることなく直に、それまでの加算値Ｖｓｕｍに今回取り込んだアナログ電圧Ｖａを加算して新たな加算値Ｖｓｕｍを求める演算を行ったが、同様なソフトウエア演算によって、上述したようにＡ／Ｄ変換器２２０によってアナログ電圧Ｖａを取り込む毎に、予めＲＡＭ２２２に設けた２０４７個の所定の記憶領域に記憶して、Ｄ／Ａ変換モードにおいて指定される電流源に対応する記憶領域に記憶されたアナログ電圧Ｖａの値をすべて加算して、Ｄ／Ａ変換モードにおいて出力されると予想されるアナログ電圧Ｖａの値を演算して、予めＲＡＭ２２２に記憶された参照電圧ＶｒｅｆＮと比較してＤ／Ａ変換器１０の検査をすることもできる。
【００８２】
又、図１に示すＤ／Ａ変換器１０は、アナログ値の単位として電流を用い、これを発生するために電流源２１乃至電流源３５等を用いてＤ／Ａ変換を行ったが、アナログ値の単位として電圧源を用いて電圧加算をする方式であっても同様の作用効果を奏すことができる。
【００８３】
しかしながら、電流源を用いる場合には、図９に第２の実施の形態のＤ／Ａ変換器１１として示すように、オペアンプ等を用いることなく、アナログスイッチ７１乃至アナログスイッチ８５の第１の出力端ｂを含む２０４７個の第１の出力端ｂを接続することによって容易に加算手段としての機能を果たすことができる点においてより優れている。この場合においては、アナログ出力端子Ａｏにはデジタル信号に応じた電流Ｉｏを得ることができる。なお、図９において、図１におけると同様の構成を有して同様な作用を奏する構成部分については図１におけると同様の符号を付して各部の説明を省略する。
【００８４】
更に、第３の実施の形態のＤ／Ａ変換器１２を図１０に示す。図１におけると同様の構成を有して同様な作用を奏する構成部分については図１におけると同じ符号を付して説明を省略する。Ｄ／Ａ変換器１２は、クロック発生器３９、カウンタ３８及びデジタルスイッチ４７乃至デジタルスイッチ５０を具備するものである。なお、デジタルスイッチはデジタル信号の通過方向を切り替えるものである。なお、Ｄ／Ａ変換器１２のデジタル入力信号が１０ビットである場合にはカウンタ３８も１０ビットカウンタであり、デジタルスイッチの個数も１０個設けられているが、図１０においては、デジタルスイッチ４７乃至デジタルスイッチ５０以外のデジタルスイッチは省略されている。
【００８５】
Ｄ／Ａ変換器１２の作用を説明する。切り替え端子Ｃ／Ｔが「１」に設定されることにより、Ｄ／Ａ変換モードが選択される。この場合には、デジタルスイッチ４７乃至デジタルスイッチ５０を含む１０個のデジタルスイッチのすべてがＤ／Ａ変換モードを選ぶ側に設定される（デジタルスイッチ４７乃至デジタルスイッチ５０に符号ｄが付された端子と符号ｅが付された端子とが接続される）。そして、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢがデジタル信号線６６乃至デジタル信号線６９を含む１０本の線によってデジタルデコーダ４６に供給される。そして、デジタルデコーダ４６はＤ／Ａ変換モードに設定されるので、デジタル信号に応じた信号がアナログ電圧Ｖａとして得られる。
【００８６】
切り替え端子Ｃ／Ｔが「０」に設定されることにより、テストモードが選択される場合においてはデジタルスイッチ４７乃至デジタルスイッチ５０を含む１０個のデジタルスイッチのすべてがテストモードに設定される（デジタルスイッチ４７乃至デジタルスイッチ５０の符号ｄが付された端子と符号ｆが付された端子とが接続される）。そして、カウンタ３８からのデジタル信号がデジタル信号線６６乃至デジタル信号線６９を含む１０本の線によってデジタルデコーダ４６に供給され、デジタルデコーダ４６はテストモードに設定される。なお、デジタルスイッチ５０の符号ｆが付された端子にはカウンタ３８からデジタル信号ＤＬＳＢが与えられ、デジタルスイッチ４７の符号ｆが付された端子にはカウンタ３８からデジタル信号ＤＭＳＢが与えられ、他のデジタルスイッチにもカウンタ３８から各々のビットに対応したデジタル信号が与えられる。
【００８７】
又、切り替え端子Ｃ／Ｔが「１」から「０」に設定された瞬間にカウンタ３８はクリアされカウンタ値０よりクロック毎にインクリメント動作を開始する。そして、Ｄ／Ａ変換器１２は各々の電流源からの電流に応じてアナログ電圧Ｖａを出力するので、これを検出することによってＤ／Ａ変換器１２の検査を行うことができる。
【００８８】
すなわち、このようなＤ／Ａ変換器１２においては、テストモードを選択して、アナログ出力端子Ａｏからのアナログ電圧Ｖａが所定の範囲か否かを検査するのみで容易にＤ／Ａ変換器１２の良否を判定することができる。      
【００８９】
又、図４に示したＤ／Ａ変換器検査装置１５の全体をＤ／Ａ変換器に組込むこともできる。この場合には外部回路を接続することなく、Ｄ／Ａ変換器の検査が自動的に行える。
【００９０】
又、通常は、端子ＣＬＯＣＫＩＮと端子ＣＬＯＣＫＯＵＴとが接続されているが、この接続を切り離しても良い。そして、Ｄ／Ａ変換器１２の内部のクロックに同期して、Ｄ／Ａ変換器１２の外部に設けられたＤ／Ａ変換器検査装置を動作させるために、Ｄ／Ａ変換器１２の外部で発生したクロックを端子ＣＬＯＣＫＩＮに供給することもできる。
【００９１】
又、図示しない第４の実施の形態のＤ／Ａ変換器は、図１に示すＤ／Ａ変換器１０において、所定の値のアナログ値を発生する複数個のアナログ信号発生器を備えるものであるが、そのいずれかのアナログ信号発生器、例えば、アナログ信号発生器３５を１個の電流源からなるものではなく、複数個のサブ電流源に分割して、全部のサブ電流源からの電流値の合計が所定の値のアナログ値となるようにして、更にサブ電流源の数に応じて複数のサブアナログスイッチを設け、所定の値のアナログ値を加算状態とする場合には、アナログスイッチ制御線６５によって全部のサブ電流源からの電流を加算状態とし、非加算状態とする場合には、アナログスイッチ制御線６５によって全部のサブ電流源からの電流を非加算状態とするものであっても良いものである。この場合には各々のサブ電流源は独立して作用することはなく１個の電流源３５と全く等価なものとみなすことができる。
【００９２】
すなわち、この場合には、テストモードにおいては、図１に示すＤ／Ａ変換器１０においては、デジタル信号の１の組み合わせ毎にその組み合わせ固有のいずれか１のアナログスイッチを制御するが、この場合も、例えば、デジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢとして、順に（０００００００００１）と入力された場合に、アナログスイッチ制御線６５によって加算状態とされるのはサブ電流源からの全電流値であり、それらのすべてのサブ電流源に接続されたサブアナログスイッチのすべてがアナログスイッチ制御線６５によって加算状態となるように制御される。すなわち、図１に示す構成とは異なった構成であり、複数のアナログスイッチが同時に制御されるが、実質的には固有のいずれか１のアナログスイッチが制御されると異なるところはない。
【００９３】
更に、第５の実施の形態のＤ／Ａ変換器１３を図１１に示す。図１におけると同様の構成を有して同様な作用を奏する構成部分については図１におけると同様の符号を付して説明を省略する。Ｄ／Ａ変換器１３はＬＳＢ側についてはバイナリ型のＤ／Ａ変換部で構成され、ＭＳＢ側はセグメント・デコーダ型のＤ／Ａ変換部で構成されている。ここで、電流源２１乃至電流源２７の電流値の大きさをＩとすると、電流源９６の電流値はＩ/２、電流源９７の電流値はＩ/４、電流源９８の電流値はＩ/８、電流源９９の電流値はＩ/１６に設定されている。構成要素の削減と精度とのバランスの最適化を図るために、このような、バイナリ型のＤ／Ａ変換部とセグメント・デコーダ型のＤ／Ａ変換部とを複合したＤ／Ａ変換器は用いられる。
【００９４】
Ｄ／Ａ変換器１３は、制御手段として、第１のデコーダ２６０及び第２のデコーダ２６１を具備している。第１のデコーダ２６０は、図１に示した第１の実施の形態におけるデジタルデコーダ４６と同様に作用して、デジタル端子ＰＭＳＢ乃至デジタル端子Ｐ５ＳＢに同一のデジタル信号が与えられた場合に、Ｄ／Ａ変換モードとテストモードとでは、異なる信号をアナログスイッチ制御線５１乃至アナログスイッチ制御線５７に出力するようになされており、Ｄ／Ａ変換モードにおけるデコードのテーブル及びテストモードにおけるデコードのテーブルのいずれも図２、図３に示すと同様な思想に基づき作られている。但し、テーブルが作られるのは、デジタル信号ＤＭＳＢ乃至デジタル信号Ｄ５ＳＢについてのみである。
【００９５】
第２のデコーダ２６１は、ＯＲ回路２６２、ＯＲ回路２６３、ＡＮＤ回路２６４、ＡＮＤ回路２６５、ＡＮＤ回路２６６、ＡＮＤ回路２６７より構成されており、Ｄ／Ａ変換モードにおいては、切り替え端子Ｃ／Ｔが「１」であるので、ＡＮＤ回路２６４、ＡＮＤ回路２６５、ＡＮＤ回路２６６、ＡＮＤ回路２６７のＯＲ回路２６３に接続される入力は、「１」となる。そして、アナログスイッチ９２はデジタル端子Ｐ４ＳＢからのデジタル信号Ｄ４ＳＢに応じて、アナログスイッチ９３はデジタル端子Ｐ３ＳＢからのデジタル信号Ｄ３ＳＢに応じて、アナログスイッチ９４はデジタル端子Ｐ２ＳＢからのデジタル信号Ｄ２ＳＢに応じて、アナログスイッチ９５はデジタル端子ＰＬＳＢからのデジタル信号ＤＬＳＢ応じて各々制御されるようになされている。
【００９６】
一方、テストモードにおいては、切り替え端子Ｃ／Ｔが「０」であるので、デジタル端子ＰＭＳＢ乃至デジタル端子Ｐ５ＳＢのいずれにも「１」が入力されない場合、すなわち、バイナリ型のＤ／Ａ変換部の検査をする場合にのみ、ＡＮＤ回路２６４、ＡＮＤ回路２６５、ＡＮＤ回路２６６、ＡＮＤ回路２６７のＯＲ回路２６３に接続される入力は、「１」となる。そして、アナログスイッチ９２はデジタル端子Ｐ４ＳＢからのデジタル信号Ｄ４ＳＢに応じて、アナログスイッチ９２はデジタル端子Ｐ４ＳＢからのデジタル信号Ｄ４ＳＢに応じて、アナログスイッチ９３はデジタル端子Ｐ３ＳＢからのデジタル信号Ｄ３ＳＢに応じて、アナログスイッチ９４はデジタル端子Ｐ２ＳＢからのデジタル信号Ｄ２ＳＢに応じて、アナログスイッチ９５はデジタル端子ＰＬＳＢからのデジタル信号ＤＬＳＢ応じて各々制御されるようになされ、バイナリ型のＤ／Ａ変換部が検査される。
【００９７】
デジタル端子ＰＭＳＢ乃至デジタル端子Ｐ５ＳＢのいずれかに「１」が入力された場合、すなわち、セグメント・デコーダ型のＤ／Ａ変換部の検査する場合には、アナログスイッチ９２乃至アナログスイッチ９５のすべてが電流源９６乃至電流源９９からの電流が接地点に流し込まれるように作用して、バイナリ型のＤ／Ａ変換部からの電流はアナログ電圧Ｖａの値に影響を与えないようになされている。
【００９８】
図１２に第３の実施の形態の検査方法フローチャートで示す。ここで、検査されるＤ／Ａ変換器は、図１１に示すＤ／Ａ変換器１３で、図６に示したＤ／Ａ変換器検査装置１６を用いて検査を行うものとする。
【００９９】
まず、Ｄ／Ａ変換器１３のビット数と同じビット数である７ビットのループカウンタのループカウンタ値Ｎを０とする。そして、デジタルインタフェイス２２１を介して切り替え端子Ｃ／Ｔを「０」に設定して、Ｄ／Ａ変換器１３をテストモードにする（ステップＳＴ２００）。
【０１００】
次に、デジタルインタフェイス２２１を介してＤ／Ａ変換器１３のデジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢにループカウンタ値Ｎで示されるデジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢの各々を入力する。従って最初は、デジタル端子ＰＭＳＢ乃至デジタル端子ＰＬＳＢのすべては「０」が入力される（ステップＳＴ２０１）。
【０１０１】
次に、Ｄ／Ａ変換器１３のアナログ出力端子Ａｏから出力されるアナログ電圧ＶａをＡ／Ｄ変換器２２０によって取り込む（ステップＳＴ２０２）。
【０１０２】
次に、ループカウンタ値Ｎに対応した参照電圧ＶｒｅｆＮを予めＲＡＭ２２２の所定の領域に記憶しておき、その値を読み出す（ステップＳＴ２０３）。最初はデジタル信号ＤＭＳＢ乃至デジタル信号ＤＬＳＢのすべてが「０」に設定されているので、参照電圧ＶｒｅｆＮは０Ｖに設定されている。
【０１０３】
次に、アナログ電圧Ｖａから参照電圧ＶｒｅｆＮを引き、その絶対値が所定の電圧値δ以下であるか否かを判断する（ステップＳＴ２０４）。Ｙｅｓであれば、ステップＳＴ２０５に進む。Ｎｏであれば、Ｄ／Ａ変換器１３は規格外であるので検査は終了する（ステップＳＴ２０７）。
【０１０４】
ここで、ループカウンタ値Ｎが１５（十進数）までは、バイナリ形のＤ／Ａ変換器を検査するので、ループカウンタ値Ｎが増加するとそれに応じて参照電圧ＶｒｅｆＮの値も増加するものであり、ループカウンタ値Ｎが１６（十進数）からループカウンタ値Ｎが１２７（十進数）までは、セグメント・デコーダ型のＤ／Ａ変換部を検査するので、参照電圧ＶｒｅｆＮの値は一定の値である。
【０１０５】
ステップＳＴ２０５では、ループカウンタ値Ｎが１２７であるかを判断してＹｅｓであれば、すべての検査にＤ／Ａ変換器１３は合格したとして検査は終了する（ステップＳＴ２０６）。Ｎｏであれば、ループカウンタ値Ｎの値に１を足してステップＳＴ２０１に処理を移す（ステップＳＴ２０８）。
【０１０６】
図１３に第３の実施の形態の検査方法がどのように行われるか時間経過に沿って示す。横軸は、時間ｔ、縦軸は、アナログ電圧Ｖａを表す。時間ｔｓから時間ｔ０までの間は、デジタルインタフェイス２２１がＤ／Ａ変換器１３のデジタル端子ＰＤＭＳＢ乃至デジタル端子ＰＤＬＳＢに出力するデジタル信号の値は、（０００００００：十進数で０）であり、時間ｔ０から時間ｔ１まではデジタルインタフェイス２２１が出力するデジタル信号の値は、（００００００１：十進数で１）であり、時間ｔ１から時間ｔ２までの間は、デジタルインタフェイス２２１が出力するデジタル信号の値は（０００００１０：十進数で２）であり、時間ｔ２から時間ｔ３までの間は、デジタルインタフェイス２２１が出力するデジタル信号の値は（０００００１１：十進数で３）である。途中は、省略するが、時間ｔ１４から時間ｔ１５までの間は、デジタルインタフェイス２２１が出力するデジタル信号の値は（１１１１１１１：十進数で１５）である。そして、このデジタル信号に応じたアナログ電圧Ｖａがバイナリ型のＤ／Ａ変換部から出力される。このようにしてバイナリ型のＤ／Ａ変換部の検査が行われるが、出力されるアナログ電圧Ｖａは、時間の経過とともに増加するものである。
【０１０７】
時間ｔ１５から時間ｔ１６までの間は、デジタルインタフェイス２２１がＤ／Ａ変換器１３のデジタル端子ＰＤＭＳＢ乃至デジタル端子ＰＤＬＳＢに出力するデジタル信号の値は、（００1００００：十進数で１６）であり、以下省略するが、時間ｔ１２６から時間ｔ１２７まではデジタルインタフェイス２２１が出力するデジタル信号の値は、（１１１１１１１：十進数で１２７）である。そして、このデジタル信号に応じたアナログ電圧Ｖａがセグメント・デコーダ型のＤ／Ａ変換部から出力される。このようにして、順次、セグメント・デコーダ型のＤ／Ａ変換部が検査されるが、出力されるアナログ電圧Ｖａは、時間の経過に拘わらず略一定の値をとるものである。
【０１０８】
この場合において、バイナリ型のＤ／Ａ変換部から出力されるアナログ電圧Ｖａの値の最大値は、本実施の形態の検査方法によって検査されるセグメント・デコーダ型のＤ／Ａ変換部からのアナログ電圧Ｖａよりも１ビット分小さいが、略等しい値となるので、測定の範囲は略０Ｖまでに下限は広がるものの略同一範囲を検査する電圧計を検査のために用いることができる。
【０１０９】
又、第５の実施の形態のＤ／Ａ変換器１３は第２のデコーダ２６１を備えるものとしたが、このような第２のデコーダ２６１を備えることなく、第１のデコーダ２６０のみを備え、第２のデコーダ２６１を用いることなく、直接にデジタル端子Ｐ４ＳＢからのデジタル信号Ｄ４ＳＢがアナログスイッチ９２を、デジタル端子Ｐ３ＳＢからのデジタル信号Ｄ３ＳＢが直接にアナログスイッチ９３を、デジタル端子Ｐ２ＳＢからのデジタル信号Ｄ２ＳＢが直接にアナログスイッチ９４を、デジタル端子ＰＬＳＢからのデジタル信号ＤＬＳＢが直接にアナログスイッチ９５を、制御するようにしても良いものである。
【０１１０】
この場合の検査方法としては、セグメント・デコーダ型のＤ／Ａ変換部を検査するに際しては、下位の４ビットに常に０を入力して、（００１００００）、（０１０００００）、（０１１００００）、（１００００００）、（１０１００００）、（１１０００００）、（１１１００００）の組み合わせのデジタル信号ＤＭＳＢ乃至デジタル信号Ｄ５ＳＢを入力し、バイナリ型のＤ／Ａ変換部の影響が及ばないようにすることができる。又、このような検査方法を採用すれば、バイナリ型のＤ／Ａ変換部を検査するのに１５回の検査を行い、セグメント・デコーダ型のＤ／Ａ変換部を検査するのに７回の検査を行えば良いので、全部で２２回と検査の回数は大幅に削減できる。
【０１１１】
上述のＤ／Ａ変換器は単体として、種々の電子機器、産業機器に備えられるのみではなく、Ｄ／Ａ変換器を構成する各部分が、電子装置の一部を構成する要素として備えられ、広く利用されている場合も多い。
【０１１２】
例えば、図１４に示すＨＬＣＤパネル３００を備えた画像表示装置１８は、表示位置を示す制御がなされる画像表示装置駆動手段３０１と、ＨＬＣＤパネル３００に駆動電圧を与えるＤ／Ａ変換部１７とを備え、所定のフォーマットのデジタル信号Ｄｉｎが入力されて、デジタル信号Ｄｉｎに応じた画像が表示されるものである。
【０１１３】
ここで、Ｄ／Ａ変換部１７は、例えば、IＣ化された上述した単体のＤ／Ａ変換器１０が用いられるのみならず、同じ技術思想に基づき、画像表示装置１８の各部に配置された要素により構成されている場合がある。このような画像表示装置１８の検査の一つとして、アナログ電圧Ｖａが適正なものであるか否かを測定することが必要となる。
【０１１４】
しかしながら、アナログ出力端Ａｏ又は画像表示装置１８のテスト信号端子Ｔｏから出力されるアナログ電圧Ｖａの値は０Ｖから１５Ｖと広く、この場合に従来は、検査に使用する電圧計の測定レンジを変えなくてはならず、特に１０Ｖ以上のレンジでは、１Ｖ付近と比べると精度が大きく落ちてしまうという問題があった。
【０１１５】
このために、従来は、画像表示装置１８の検査の精度の向上を図ることが困難であり、又、電圧計を切り替えるための検査時間が増大していたが、本実施の形態のＤ／Ａ変換部１７を用い、画像表示装置１８のいずれかの場所にテスト信号端子Ｔoを設け、上述した本実施の形態の検査方法を採用すれば、このような従来の問題は解決する。
【０１１６】
又、別の実施の形態としては、ＣＤ再生装置（図示せず）においては、装置のローコスト化を目的としたIＣ化が進み、オーディオ信号処理段のＤ／Ａ変換部を含み、サーボ部、復調部、エラー訂正部等のシステム全体を１チップIＣ（図示せず）で構成する場合がある。このような１チップIＣに、上述の実施の形態のＤ／Ａ変換部を備えることにより、１チップIＣの検査が容易に高速に行えるので、装置の信頼性が向上すると同時に、検査の時間が短縮化され、ローコスト化が達成できる。
【図面の簡単な説明】
【０１１７】
【図１】第１の実施の形態のＤ／Ａ変換器である。
【図２】第１の実施の形態のＤ／Ａ変換器のデジタルデコーダのＤ／Ａ変換モードにおけるデジタルデコーダの変換表である。
【図３】第１の実施の形態のＤ／Ａ変換器のデジタルデコーダのテストモードにおけるデジタルデコーダの変換表である。
【図４】第１の実施の形態のＤ／Ａ変換器の検査方法及び検査装置を説明する図である。
【図５】第１の実施の形態のＤ／Ａ変換器の検査方法を時系列で説明する図である。
【図６】第２の実施の形態のＤ／Ａ変換器の検査方法及び検査装置を説明する図である。
【図７】第２の実施の形態のＤ／Ａ変換器の検査方法を示すフローチャートである。
【図８】第２の実施の形態のＤ／Ａ変換器の検査方法を時系列で説明する図である。
【図９】第２の実施の形態のＤ／Ａ変換器である。
【図１０】第３の実施の形態のＤ／Ａ変換器である。
【図１１】第５の実施の形態のＤ／Ａ変換器である。
【図１２】第３の実施の形態のＤ／Ａ変換器の検査方法を示すフローチャートである。
【図１３】第３の実施の形態のＤ／Ａ変換器の検査方法を時系列で説明する図である。
【図１４】Ｄ／Ａ変換部を備える電子装置である。
【図１５】従来のＤ／Ａ変換器である。
【符号の説明】
【０１１８】
１０、１１、１２、１３                    Ｄ／Ａ変換器
２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１、３２、３３、３４、３５                                      電流源
Ｖａ                                      アナログ電圧
Ａｏ                                      アナログ出力端子
Ｃ／Ｔ                                    切り替え端子
７１、７２、７３、７４、７５、７６、７７、７８、７９、８０、８１、８２、８３、８４、８５                                      アナログスイッチ
１５、１６                                Ｄ／Ａ変換器検査装置
３８、２１０                              カウンタ
２１３、２１４、２５３、２５４            コンパレータ
２１８、２５８                            Ｒ−Ｓフリップフロップ
２１２、２５２                            ＬＥＤ
２２０                                    Ａ／Ｄ変換器
２２４                                    ＣＰＵ
２２１                                    デジタルインタフェイス
２２２                                    ＲＡＭ
２２３                                    ＲＯＭ
【図１】
2006121615.tif 000003
【図２】
2006121615.tif 000004
【図３】
2006121615.tif 000005
【図４】
2006121615.tif 000006
【図５】
2006121615.tif 000007
【図６】
2006121615.tif 000008
【図７】
2006121615.tif 000009
【図８】
2006121615.tif 000010
【図９】
2006121615.tif 000011
【図１０】
2006121615.tif 000012
【図１１】
2006121615.tif 000013
【図１２】
2006121615.tif 000014
【図１３】
2006121615.tif 000015
【図１４】
2006121615.tif 000016
【図１５】
2006121615.tif 000017