(57)【要約】【課題】  本発明の課題は、回路のレイアウト面積を増大させることなく精度の良い高発振周波数を得ることができるリング発振器を得ることである。【解決手段】  本発明にかかるリング発振器は、複数の差動増幅器Ａ０〜Ａ２を多段に且つ直線状に設けたリング発振器１であって、各差動増幅器Ａ０〜Ａ２を接続するそれぞれの配線が略同じ長さになるように設け、各配線とＧＮＤとの間の寄生容量が等しく、各差動増幅器から出力される時定数が等しくなるようにしている。【選択図】      図１
2006333184.tif 000002
【特許請求の範囲】
【請求項１】
複数の差動増幅器を多段に且つ直線状に設けたリング発振器であって、各差動増幅器を接続するそれぞれの配線が略同じ長さになっていることを特徴とするリング発振器。
【請求項２】
各差動増幅器はクロック信号の出力部及び入力部を備え、出力部と入力部とを繋ぐ配線は差動増幅器の配設方向と同方向に備え且つ出力部と入力部とを結んだ導線に直交しており、各差動増幅器のそれぞれの導線は配線と等間隔で交差していることを特徴とする請求項１に記載のリング発振器。
【請求項３】
配線は複数備え、各配線は伝達するクロック信号の位相順に配列していることを特徴とする請求項１又は２に記載のリング発振器。
【請求項４】
各配線はそれぞれ平行且つ等間隔に配置していることを特徴とする請求項３に記載のリング発振器。
【請求項５】
各差動増幅器はそれぞれ出力バッファを備えており、出力バッファから多相クロックの出力を行なっていることを特徴とする請求項１〜４の何れか一項に記載のリング発振器。
【請求項６】
各差動増幅器と出力バッファまでの配線は、長さや線幅、メタル層をそれぞれ同じ条件にしてあることを特徴とする請求項５に記載のリング発振器。
【請求項７】
多相クロック信号が伝達される配線は差動増幅器間の配線毎にずらしてあることを特徴とする請求項１〜４の何れか一項に記載のリング発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相クロック信号を発振するリング発振器に関する。
【背景技術】
【０００２】
従来、半導体集積回路において、周波数が同一且つ一定の位相差を保つ複数のクロック（多相クロック）が必要とされており、多相クロックは一般的にＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路又はＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐｓ）回路によって生成される。ＰＬＬ回路には入力電圧に応じて発振周波数が変わる発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）が含まれる。
【０００３】
ＶＣＯ回路の基本的構成は、図４に示すような差動増幅器５０を１個以上直列に接続したリング発振器１００としている（図５参照）。差動増幅器では負荷抵抗の抵抗値（通常はＰｃｈ  ＦＥＴで実現）や電流源の電流値を変化させることで、入力に対する出力応答の時定数が変化し、各差動増幅器での遅延時間が変化し、ＶＣＯ回路の発振周波数を変化させることが可能となる。
【０００４】
図４に示す差動増幅器において、入力に対する出力応答の時定数は、ゲートードレイン間容量、すなわちリング発振器を構成する各差動増幅器の出力ノード間容量、及び出力ノードとＧＮＤ間の寄生容量に依存する。そのため、高周波で発振させるためには各差動増幅器の出力ノード間容量、及び出力ノードとＧＮＤ間の寄生容量をなるべく小さくすることが要求される。リング発振器のレイアウトは一般的に図５に示すようなレイアウトになる。また、多相クロックを出力させるためには、各差動増幅器から出力されるものを取り出す方法が最も容易である。
【０００５】
しかし、近年、機器間、ボード間、チップ間での大容量及び高速でのデータ転送の要求に伴い、ＵＳＢやＳｉｒｉａｌ  ＡＴＡ等の種々の高速シリアル転送方式が提案されており、係る方式では、数ＧＨｚ以上の高い発振周波数且つ高精度の発振を得るため、出力される多相クロック間の位相差ができるだけ均一になることが望まれている。図６に示す回路では、円周上に略等間隔となるように差動増幅器５０を配置し、各差動増幅器５０を接続する配線５１の長さを等しくしたものが開示されている（特許文献１参照）。
【０００６】
【特許文献１】特開２００３−３０３８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に記載の従来技術は、隣接する差動増幅器間の抵抗成分及び容量成分が抑制されるが、円周上に差動増幅器を設けてあるので、回路のレイアウト面積が大きくなるという問題があった。
【０００８】
本発明は、回路のレイアウト面積を増大させることなく精度の良い高発振周波数を得ることができるリング発振器を得ることを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、請求項１に記載された発明は、複数の差動増幅器を多段に且つ直線状に設けたリング発振器であって、各差動増幅器を接続するそれぞれの配線が略同じ長さになっていることを特徴とする。
【００１０】
請求項２に記載された発明は、請求項１に記載の発明において、各差動増幅器はクロック信号の出力部及び入力部を備え、出力部と入力部とを繋ぐ配線は差動増幅器の配設方向と同方向に備え且つ出力部と入力部とを結んだ導線に直交しており、各差動増幅器のそれぞれ導線は配線と等間隔で交差していることを特徴とする。
【００１１】
請求項３に記載された発明は、請求項１又は２に記載の発明において、配線は複数備え、各配線は伝達するクロック信号の位相順に配列していることを特徴とする。
【００１２】
請求項４に記載された発明は、請求項３に記載の発明において、各配線はそれぞれ平行且つ等間隔に配置していることを特徴とする。
【００１３】
請求項５に記載された発明は、請求項１〜４の何れか一項に記載の発明において、各差動増幅器はそれぞれ出力バッファを備えており、出力バッファから多相クロックの出力を行なっていることを特徴とする。
【００１４】
請求項６に記載された発明は、請求項５に記載の発明において、各差動増幅器と出力バッファまでの配線は、長さや線幅、メタル層をそれぞれ同じ条件にしてあることを特徴とする。
【００１５】
請求項７に記載された発明は、請求項１〜４の何れか一項に記載の発明において、多相クロック信号が伝達される配線は差動増幅器間の配線毎にずらしてあることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、各差動増幅器間を接続するそれぞれの配線を略同じ長さにしているので、各配線とＧＮＤとの間の寄生容量が等しくなり、各差動増幅器から出力される時定数も等しく、位相差の小さい精度の良い高発振周波数を得ることができる。
【００１７】
複数の差動増幅器を直線状に配置してあるので、従来技術のように回路のレイアウト面積を増大させることがない。
【発明を実施するための最良の形態】
【００１８】
以下に、添付図面を参照して、本発明の実施の形態を詳細に説明する。図１は本発明の第１実施形態に係るリング発振器の回路図、図２は配線間の寄生容量の違いによる出力クロックの変化を示すグラフである。
【００１９】
本発明の第１実施の形態に係るリング発振器１は、複数の差動増幅器を多段且つ直線状に設けており、図１中左側に配置した初段の差動増幅器Ａ０と、図１の中央に配置した中段の差動増幅器Ａ１と、図１中右側の位置に配置した最終段の差動増幅器Ａ２とを備えている。各差動増幅器Ａ０、Ａ１、Ａ２は差動増幅器を設けた方向と同方向に備えた複数（Ａ〜Ｆ）の平行配線（配線）３で接続されている。
【００２０】
各平行配線３は伝達するクロックの位相順に配列しており、平行配線３上を流れるクロック信号は順に６０度ずつ、位相がずれるようになっている。平行配線３はそれぞれ平行且つ等間隔に配置している。また、多相クロック信号が伝達される複数の平行配線３のうち、内側に配置される平行配線Ｂ〜Ｅは、隣り合う平行配線がそれぞれ正負逆の位相差になるようにしている。
【００２１】
初段の差動増幅器Ａ０は、非反転出力部Ｂ１と非反転入力部Ｂ２とを対抗位置に配置した非反転部と、反転出力部Ｃ１と反転入力部Ｃ２とを対抗位置に配置した反転部とを備え、反転部と非反転部とは並設されている。中段の差動増幅器Ａ１及び最終段の差動増幅器Ａ２は、初段の差動増幅器Ａ０と同じ構成である。
【００２２】
非反転出力部Ｂ１と非反転入力部Ｂ２との間は導線で接続されており、導線の一部分で差動増幅器に跨って配置された複数の平行配線３の何れか１つの平行配線と結ばれるようになっている。初段の差動増幅器Ａ０の場合、非反転出力部Ｂ１の出力端子から延びる導線が平行配線Ｄと結ばれており（Ｓ１）、反転出力部Ｃ１の出力端子から延びる導線が平行配線Ａと結ばれている（Ｓ３）。また、非反転入力部Ｂ２の入力端子から延びる導線は平行配線Ｆと結ばれており（Ｓ２）、反転入力部Ｃ２の入力端子から延びる導線は平行配線Ｃと結ばれている（Ｓ４）。
【００２３】
中段の差動増幅器Ａ１では、非反転出力部Ｄ１の出力端子から延びる導線が平行配線Ｂと結ばれており（Ｓ５）、反転出力部Ｅ１の出力端子から延びる導線が平行配線Ｅと結ばれている（Ｓ７）。また、非反転入力部Ｄ２の入力端子から延びる導線は平行配線Ｄと結ばれており（Ｓ６）、反転入力部Ｅ１の出力端子から延びる導線は平行配線Ａと結ばれている（Ｓ８）。
【００２４】
最終段の差動増幅器Ａ２では、非反転出力部Ｆ１の出力端子から延びる導線が平行配線Ｆと結ばれており（Ｓ９）、反転出力部Ｇ１の出力端子から延びる導線が平行配線Ｃと結ばれている（Ｓ１１）。また、非反転入力部Ｆ２の入力端子から延びる導線は平行配線Ｂと結ばれており（Ｓ１０）、反転入力部Ｇ２の入力端子から延びる導線は平行配線Ｅと結ばれている（Ｓ１２）。尚、各出力部Ｂ１〜Ｇ１の出力端子から延びる導線はそれぞれ等間隔になるように配置されており、各入力部Ｂ２〜Ｇ２の入力端子から延びる導線もそれぞれ等間隔になるように配置されている。
【００２５】
次に本実施の形態に係るリング発振器の作用及び効果について説明する。上述の構成において、初段の差動増幅器Ａ０の非反転出力部Ｂ１から出力されるクロック信号は結線Ｓ１から平行配線Ｄを通り、結線Ｓ６から中段の差動増幅器Ａ１の非反転入力部Ｄ２に入力される。一方、初段の差動増幅器Ａ０の反転出力部Ｃ１から出力されるクロック信号は結線Ｓ３から平行配線Ａを通り、結線Ｓ８から中段の差動増幅器Ａ１の反転入力部Ｅ２に入力される。
【００２６】
中段の差動増幅器Ａ１に入力した信号は増幅されて出力される。非反転出力部Ｄ１から出力されるクロック信号は結線Ｓ５から平行配線Ｂを通り、結線Ｓ１０から最終段の差動増幅器Ａ２の非反転入力部Ｆ２に入力される。一方、中段の差動増幅器Ａ１の反転出力部Ｅ１から出力されるクロック信号は結線Ｓ７から平行配線Ｅを通り、結線Ｓ１２から最終段の差動増幅器Ａ２の反転入力部Ｇ２に入力される。
【００２７】
最終段の差動増幅器Ａ２に入力した信号は増幅されて出力される。非反転出力部Ｆ１から出力されるクロック信号は結線Ｓ９から平行配線Ｆを通り、結線Ｓ２から初段の差動増幅器Ａ０の非反転入力部Ｂ２に戻される。一方、最終段の差動増幅器Ａ２の反転出力部Ｇ１から出力されるクロック信号は結線Ｓ１１から平行配線Ｃを通り、結線Ｓ４から最初の差動増幅器Ａ０の反転入力部Ｃ２に戻される。
【００２８】
本実施の形態に係るリング発振器１によれば、各差動増幅器Ａ０、Ａ１、Ａ２間を接続するそれぞれの配線を略同じ長さにしているので、各配線とＧＮＤとの間の寄生容量が等しくなり、各差動増幅器Ａ０、Ａ１、Ａ２から出力される時定数も等しく、位相差の小さい精度の良い高発振周波数を得ることができる。
【００２９】
複数の差動増幅器Ａ０、Ａ１、Ａ２を直線状に接続してあるので、従来技術のように回路のレイアウト面積を増大させることがない。
【００３０】
各出力部Ｂ１〜Ｇ１の出力端子から延びる導線は、平行配線方向にそれぞれ等間隔になるように配置されている（各入力部Ｂ２〜Ｇ２の入力端子から延びる導線もそれぞれ等間隔になるように配置されている）ので、平行に配置した各配線につく寄生容量がそれぞれ等しくなり、各差動増幅器Ａ０、Ａ１、Ａ２から出力されるクロック信号の位相差が等しくなる。
【００３１】
各配線３は隣接して配線されるので信号のクロストークの影響を受けやすいが、隣接する配線を通過する信号が同周波数で且つ位相差が９０度以内にあるため、ミラー効果の逆効果の働きによって、実際に配線につく寄生容量よりも小さくなり、より高い周波数のクロックを発振することができる。
【００３２】
多相クロック信号が伝達される平行配線は差動増幅器間の配線毎にずらしてある。よって、前の差動増幅器間で多相クロック信号が外側を伝達された場合に、次の差動増幅器間で多相クロック信号が再び外側を通ることがない。外側に配置された平行配線による位相ずれが、次の平行配線でさらに拡大するのを防止できる。
【００３３】
（実験例）
次に、配線間の寄生容量の有無が配線を伝達する信号に与える影響について実験を行なった。図２に示すように、実線Ａは配線間に寄生容量がない場合の出力クロック信号を示し、破線Ｂは６０度位相が遅れる信号のみを隣接して設けた場合の出力クロック信号、破線Ｃは６０度位相が速い信号と、６０度位相が遅い信号とを隣接し、等しい寄生容量がつくように設けた場合の出力クロック信号を示している。図２に示すように、出力レベルのＨｉｇｈとＬｏｗとが切替わる閾値電圧付近（約０．６Ｖ）の交差部分に着目すれば、破線Ａと破線Ｃの値はほとんど同じであることが分かった。このように、配線の両側に逆位相の信号が流れる配線を設けることで、配線につく寄生容量を低減できることが分かった。
【００３４】
本実施の形態では、平行配線は位相順に平行に並んでいるので、外側に配置された平行配線Ａ 、Ｆを除けば、両側に位相がひとつずつ、ずれたクロック信号が通過する配線が配置されているので、両側から挟まれた位置にある平行配線はクロストークの影響を打ち消す作用が働き、寄生容量を低減できる。
【００３５】
次に、他の実施の形態を説明するが、以下の説明において、上述した第１実施の形態と同一の作用効果を奏する部分には同一の符号を付することにより、その部分の詳細な説明を省略し、以下の説明では上述の第１実施の形態と異なる点を主に説明する。第２実施の形態では、差動増幅器Ａ０、Ａ１、Ａ２の配設方向と同方向に備えた配線の本数を第１実施の形態に比して２倍に増やしている。
【００３６】
そして、各出力部Ｂ１〜Ｇ１の出力端子から延びる導線及び各入力部Ｂ２〜Ｇ２の入力端子から延びる導線と、内側に配置された平行配線Ｂ〜Ｋのみと結線するようにしている。このように、内側に配置された平行配線Ｂ〜Ｋのみと結線するようにすることで、クロストークの影響を受けずに寄生容量を低減できる。
【００３７】
尚、本発明は上述した実施の形態に限定されず、その要旨を逸脱しない範囲で種々の変形が可能である。上述の実施の形態において、各差動増幅器Ａ０、Ａ１、Ａ２にそれぞれ出力バッファを備えても良い。上述の実施の形態では、リング発振器１の大きさをコンパクトにできるので、出力バッファまでの配線長さを短くでき、差動増幅器の出力ノードとＧＮＤとの間につく寄生容量を最小限に抑えることができ、高周波でのクロック信号の発振が可能となる。
【００３８】
各差動増幅器と出力バッファまでの配線は、長さや線幅、メタル層をそれぞれ同じ条件にしてあれば、各差動増幅器の出力ノードにつく寄生容量の値がそれぞれ同じ値となり、多相クロック信号間で位相差が生じるのを抑えることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１実施形態に係るリング発振器の回路図である。
【図２】配線間の寄生容量の違いによる出力クロックの変化を示すグラフである。
【図３】本発明の第２実施形態に係るリング発振器の回路図である。
【図４】従来例に係る差動増幅器を示す回路図である。
【図５】従来例に係るリング発振器を示す回路図である。
【図６】従来例に係るリング発振器を示す回路図である。
【符号の説明】
【００４０】
１          リング発振器
３          平行配線（配線）
Ａ０〜Ａ２  差動増幅器
【図１】
2006333184.tif 000003
【図２】
2006333184.tif 000004
【図３】
2006333184.tif 000005
【図４】
2006333184.tif 000006
【図５】
2006333184.tif 000007
【図６】
2006333184.tif 000008