(57)【要約】【課題】  焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することを目的とする。【解決手段】    積層セラミックコンデンサＣ１は、内層部１０と、一対の外層部２０、３０とを備える。内層部１０は、複数の第１のセラミック層１２と、複数の内部回路要素導体１４と、複数の第３のセラミック層１６とを含む。複数の第１のセラミック層１２と複数の内部回路要素導体１４とは、交互に積層されている。第１及び第２のセラミック層１２、２１〜２５、３１〜３５は、ガラス成分を含む。外層部２０、３０それぞれにおいて、第２のセラミック層２１〜２５、３１〜３５は、内層部１０側から各外層部２０、３０の表面２０ａ、３０ａ側に向かうに従って、第２のセラミック層の主成分の量に対する当該第２のセラミック層のガラス成分の量の成分量比が大きくなるように積層されている。【選択図】  図１
2006351712.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、
ガラス成分を含む複数の第２のセラミック層が、前記内層部を挟むようにそれぞれ積層された一対の外層部と、を備え、
前記一対の外層部それぞれにおいて、前記複数の第２のセラミック層は、前記内層部側から前記各外層部の表面側に向かうに従って、前記第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が大きくなるように積層されていることを特徴とする積層型電子部品。
【請求項２】
前記第１のセラミック層が、ガラス成分を含んでおり、
前記第２のセラミック層の前記成分量比が、前記第１のセラミック層の主成分の量に対する当該第１のセラミック層に含まれるガラス成分の量の成分量比よりも大きいことを特徴とする請求項１に記載の積層型電子部品。
【請求項３】
前記内層部は、前記内部回路要素導体と同層に位置すると共に、前記内部回路要素導体が形成されない領域に当該内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有し、
前記第３のセラミック層が、ガラス成分を含んでおり、
前記第３のセラミック層の主成分の量に対する当該第３のセラミック層に含まれるガラス成分の量の成分量比が、前記第１のセラミック層の前記成分量比より大きいことを特徴とする請求項１又は請求項２に記載の積層型電子部品。
【請求項４】
前記第２のセラミック層の前記成分量比に対する前記第１のセラミック層の前記成分量比の割合が、０．５以上１．０未満であることを特徴とする請求項１〜請求項３のいずれか一項に記載の積層型電子部品。
【請求項５】
前記内部回路要素導体の厚みが１．５μｍ以下であるとともに、
前記第１のセラミック層の厚みが、前記内部回路要素導体の厚みの１．５倍以下であることを特徴とする請求項１〜４の何れか一項に記載の積層型電子部品。
【請求項６】
複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、
ガラス成分を含む複数の第２のセラミック層が、前記内層部を挟むようにそれぞれ積層された一対の外層部と、を備え、
前記一対の外層部それぞれにおいて、前記複数の第２のセラミック層は、前記内層部側から前記各外層部の表面側に向かうに従って、前記第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が大きくなるように積層されていることを特徴とする積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品及び積層セラミックコンデンサに関する。
【背景技術】
【０００２】
この種の積層型電子部品として、複数の内部回路要素導体及びセラミック層が積層された積層体を備えるものが知られている（例えば、特許文献１参照）。特許文献１に記載された積層型電子部品（積層セラミックコンデンサ）は、内部回路要素導体（内部電極）とセラミック層とが交互に積層された内層部と、セラミック層が積層された外層部とを備える。
【特許文献１】特開平８−１９１０３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明者等は、焼成ムラを抑制し得る積層型電子部品について鋭意検討を行った結果、以下のような事実を新たに見出した。
【０００５】
特許文献１には、内層部と外層部とを備える積層型電子部品が記載されている。本発明者等は、このような積層型電子部品を焼成すると、内層部が外層部よりも低温で焼結することに伴い、外層部内において焼成ムラが生じてしまうことを見出した。すなわち、外層部において、内層部側と表面側とで焼成ムラが生じてしまうことを見出した。
【０００６】
上述した焼成ムラは、内層部側に合わせた温度で焼成を行っても、あるいは表面側に合わせた温度で焼成を行っても起こる。すなわち、内層部側に合わせた温度で外層部の焼成を行うと、表面側が十分に焼結されない。一方、表面側に合わせた温度で外層部の焼成を行うと、内層部側が過度に焼結してしまう。
【０００７】
本発明者等は、内層部が外層部よりも低温で焼結することについて検討したところ、内層部においてセラミック層と交互に積層される内部回路要素導体が、焼成時に内層部のセラミック層に対して焼結助剤として機能してしまうのではないかとの考察を得た。近年、電子機器の小型化に伴い、電子機器内に実装される積層型電子部品の薄層化が求められている。したがって、この考察によると、薄層化により外層部の内層部側セラミック層に与える内部回路要素導体の影響が大きくなり、焼成ムラの問題がより顕著になると考えられる。
【０００８】
このような検討結果を踏まえ、本発明に係る積層型電子部品は、複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、ガラス成分を含む複数の第２のセラミック層が、内層部を挟むようにそれぞれ積層された一対の外層部と、を備え、一対の外層部それぞれにおいて、複数の第２のセラミック層は、内層部側から各外層部の表面側に向かうに従って、第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が大きくなるように積層されていることを特徴とする。
【０００９】
セラミック層にガラス成分を含ませることにより、セラミック層では焼結温度を低くすることが可能となる。また、セラミック層では、セラミック層の主成分の量に対するこのセラミック層に含まれるガラス成分の量の成分量比が大きくなるほど、焼結温度が低くなる。この積層型電子部品では、一対の外層部において、内層部側から各外層部の表面側に向かうに従って、成分量比が大きくなるように第２のセラミック層が積層されている。したがって、各外層部では、表面側に近い第２のセラミック層ほど焼結温度が低い。一方、内部回路要素導体と交互に積層されている第１のセラミック層は、内部回路要素導体の影響を受けることによって、焼結温度を実質的に低下させると考えられる。それに伴い、各外層部の内層部側の第２のセラミック層も、焼結温度を実質的に低下させる。その際、表面側から内層部側に向かうに従って、第２のセラミック層は内層部の影響を大きく受け、焼結温度を低下させる。その結果、各外層部では、内層部側から表面側に向かって大きくなる成分量比による焼結温度の低下と、表面側から内層部側に向かって大きくなる内層部の影響による焼結温度の低下とが起こり、全体として焼結温度の差が小さくなる。これにより、各外層部では焼成ムラが抑制される。また、各外層部内での焼結温度の差が小さくなることによって、外層部内での縮率差が小さくなり、各外層部におけるクラックの発生も抑制される。
【００１０】
また、第１のセラミック層が、ガラス成分を含んでおり、第２のセラミック層の成分量比が、第１のセラミック層の主成分の量に対する当該第１のセラミック層に含まれるガラス成分の量の成分量比よりも大きいことが好ましい。
【００１１】
この場合、内層部に含まれる第１のセラミック層の成分量比に比べて、外層部に含まれる第２のセラミック層の成分量比の方が大きくなるように、第１のセラミック層もガラス成分を含む。そのため、第２のセラミック層の焼結温度は、第１のセラミック層の焼結温度に比べて低くくなる。一方、第１のセラミック層は、上述したように、焼結温度を実質的に低下させると考えられる。その結果、この積層型電子部品では、内層部と外層部との間での焼結温度の差を実質的に小さくでき、焼成ムラも抑制される。また、第１のセラミック層と第２のセラミック層との間での焼結温度の差が小さいため、内層部と外層部とで縮率差を小さくすることができる。その結果、内層部と外層部との間でのクラックの発生も、抑制される。
【００１２】
また、内層部は、内部回路要素導体と同層に位置すると共に、内部回路要素導体が形成されない領域に当該内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有し、第３のセラミック層が、ガラス成分を含んでおり、第３のセラミック層の主成分の量に対する当該第３のセラミック層に含まれるガラス成分の量の成分量比が、第１のセラミック層の前記成分量比より大きいことが好ましい。
【００１３】
内部回路要素導体の厚みによる段差を吸収するように形成された第３のセラミック層を有することによって、この積層型電子部品では、デラミネーションの発生が抑制される。また、第３のセラミック層の成分量比は、第１のセラミック層の成分量比に比べて大きいため、内層部内における焼成ムラを抑制することが可能となる。
【００１４】
また、第２のセラミック層の成分量比に対する第１のセラミック層の成分量比の割合が、０．５以上１．０未満であることが好ましい。外層部に含まれる第２のセラミック層の成分量比に対する内層部に含まれる第１のセラミック層の成分量比の割合がこの範囲であると、内層部と外層部との間の縮率の差を小さくでき、クラックの発生を抑制できる。
【００１５】
また、内部回路要素導体の厚みが１．５μｍ以下であるとともに、第１のセラミック層の厚みが、内部回路要素導体の厚みの１．５倍以下であることが好ましい。この場合、小型化、薄層化の要求を満たすとともに、外層部の焼けすぎが抑制された積層型電子部品を実現することが可能となる。
【００１６】
また、本発明に係る積層セラミックコンデンサは、複数の第１のセラミック層と複数の内部回路要素導体とが交互に積層された内層部と、ガラス成分を含む複数の第２のセラミック層が、内層部を挟むようにそれぞれ積層された一対の外層部と、を備え、一対の外層部それぞれにおいて、複数の第２のセラミック層は、内層部側から各外層部の表面側に向かうに従って、第２のセラミック層の主成分の量に対する当該第２のセラミック層に含まれるガラス成分の量の成分量比が大きくなるように積層されていることを特徴とする。
【００１７】
この積層セラミックコンデンサでは、外層部内での焼結温度の差を小さくでき、外層部における焼成ムラを抑制することが可能となる。また、外層部内での焼結温度の差が小さくなることによって、外層部内での縮率差が小さくなり、クラックの発生も抑制される。
【発明の効果】
【００１８】
本発明によれば、焼成ムラが抑制された積層型電子部品及び積層セラミックコンデンサを提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２０】
図１、図２に基づいて、実施形態に係る積層セラミックコンデンサＣ１の構成を説明する。図１は実施形態に係る積層セラミックコンデンサＣ１の断面図である。積層セラミックコンデンサＣ１は、図１に示すように、内層部１０と、この内層部１０を挟んで位置する一対の外層部２０とを備えている。積層セラミックコンデンサＣ１の外表面には、端子電極４０が形成されていることが好ましい。なお、積層セラミックコンデンサＣ１は、例えば「１００５」タイプである場合、長手方向の長さが１．０ｍｍ、幅が０．５ｍｍ、高さが０．５ｍｍである。
【００２１】
図２に、実施形態に係る積層セラミックコンデンサＣ１に含まれる内層部１０及び外層部２０の分解斜視図を示す。内層部１０は、複数（本実施形態では１２層）の第１のセラミック層１２と、複数（本実施形態では１２層）の内部回路要素導体１４と、複数（本実施形態では１２層）の第３のセラミック層１６とを含む。複数の第１のセラミック層１２と複数の内部回路要素導体１４とは、交互に積層されている。内部回路要素導体１４は内部電極として機能する。また、内部回路要素導体１４は、Ｎｉを主成分として含む。
【００２２】
第３のセラミック層１６は、内部回路要素導体１４と同層に位置する。また、第３のセラミック層１６は、内部回路要素導体１４が形成されない領域に、内部回路要素導体１４による段差を吸収するように、すなわち内部回路要素導体１４の厚みと略同じ厚みとなるように形成される。第１及び第３のセラミック層１２、１６は、いずれもガラス成分を含む。
【００２３】
一対の外層部２０、３０それぞれは、内層部１０を挟むように複数（本実施形態では各５層）の第２のセラミック層２１〜２５、３１〜３５が積層されて形成されている。第２のセラミック層２１〜２５、３１〜３５は、ガラス成分を含む。
【００２４】
第１のセラミック層１２の主成分（例えば、ＢａＴｉＯ３）の量に対する当該第１のセラミック層１２に含まれるガラス成分の量の成分量比Ｒ１は、下記（１）式で表される。
Ｒ１＝Ｇ１／Ｍ１  …（１）
Ｇ１：第１のセラミック層１２に含まれるガラス成分の量
Ｍ１：第１のセラミック層１２の主成分の量
【００２５】
第２のセラミック層ｘ（ｘ＝２１〜２５、３１〜３５）の主成分（例えば、ＢａＴｉＯ３）の量に対する当該第２のセラミック層ｘ（ｘ＝２１〜２５、３１〜３５）に含まれるガラス成分の量の成分量比Ｒ２ｘはそれぞれ、下記（２）式で表される。
Ｒ２ｘ＝Ｇｘ／Ｍｘ  …（２）
Ｇｘ：第２のセラミック層ｘ（ｘ＝２１〜２５、３１〜３５）に含まれるガラス成分の量
Ｍｘ：第２のセラミック層ｘ（ｘ＝２１〜２５、３１〜３５）の主成分の量
【００２６】
第３のセラミック層１６の主成分（例えば、ＢａＴｉＯ３）の量に対する当該第３のセラミック層１６に含まれるガラス成分の量の成分量比Ｒ３は、下記（３）式で表される。
Ｒ３＝Ｇ３／Ｍ３  …（３）
Ｇ３：第３のセラミック層１６に含まれるガラス成分の量
Ｍ３：第３のセラミック層１６の主成分の量
【００２７】
なお、各セラミック層１２、２１〜２５、３１〜３５、１６の主成分の量、及びセラミック層に含まれるガラス成分の量とはそれぞれ、例えばこれらの重量である。
【００２８】
一対の外層部２０、３０それぞれにおいて、第２のセラミック層２１〜２５、３１〜３５は、内層部１０側から各外層部２０、３０の表面２０ａ、３０ａ側に向かうに従って、成分量比Ｒ２ｘが大きくなるように積層されている。すなわち、外層部２０においては、第２のセラミック層２５から第２のセラミック層２１に向かうに従って、成分量比Ｒ２ｘが大きくなる。外層部３０においては、第２のセラミック層３１から第２のセラミック層３５に向かうに従って、成分量比Ｒ２ｘが大きくなる。したがって、下記（４）、（５）式が成り立つ。
Ｒ２５＜Ｒ２４＜Ｒ２３＜Ｒ２２＜Ｒ２１  …（４）
Ｒ３１＜Ｒ３２＜Ｒ３３＜Ｒ３４＜Ｒ３５  …（５）
【００２９】
なお、式（４）、（５）それぞれにおいて、不等号＜が１つでもあれば、不等号＜に代わり、不等号≦をいくつ含んでもよい。
【００３０】
第２のセラミック層２１〜２５、３１〜３５の成分量比Ｒ２ｘは、第１のセラミック層１２の成分量比Ｒ１より大きく、Ｒ１＜Ｒ２ｘ（ｘ＝２１〜２５、３１〜３５）である。第３のセラミック層１６の成分量比Ｒ３は、第１のセラミック層１２の成分量比Ｒ１より大きく、Ｒ１＜Ｒ３である。
【００３１】
また、第２のセラミック層２１〜２５、３１〜３５の成分量比Ｒ２ｘに対する第１のセラミック層１２の成分量比Ｒ１の割合Ｒ１／Ｒ２ｘ（ｘ＝２１〜２５、３１〜３５）は、０．５以上１．０未満であり、より好ましくは０．７以上１．０未満である。
【００３２】
内部回路要素導体１４の厚みは、１．５μｍ以下である。この場合、第１のセラミック層１２の厚みは、内部回路要素導体１４の厚みの１．５倍以下である。
【００３３】
セラミック層は、ガラス成分を含むことによりセラミック粒子の焼結性が向上し、焼結温度が低くなる。積層セラミックコンデンサＣ１の第２のセラミック層２１〜２５、３１〜３５はいずれも、ガラス成分を含む。そのため、積層セラミックコンデンサＣ１では、外層部２０、３０に含まれる第２のセラミック層２１〜２５、３１〜３５の焼結温度を、低くすることが可能である。
【００３４】
また、セラミック層では、セラミック層の主成分の量に対するこのセラミック層に含まれるガラス成分の量の成分量比が大きくなるほど、焼結温度が低くなる。この積層セラミックコンデンサＣ１では、各外層部２０、３０において、内層部１０側から表面２０ａ、３０ａ側に向かうに従って、成分量比Ｒ２ｘが大きくなるように第２のセラミック層２１〜２５、３１〜３５がそれぞれ積層されている。したがって、各外層部２０、３０では、表面２０ａ、３０ａ側に近い第２のセラミック層ほど焼結温度が低い。
【００３５】
一方、第１のセラミック層１２は、内部回路要素導体１４と交互に積層されているため、内部回路要素導体１４の影響を受ける。内部回路要素導体１４の影響により、第１のセラミック層１２は、実質的に焼結温度を低下させる。これに伴って、各外層部２０、３０の内層部１０側の第２のセラミック層も、焼結温度を実質的に低下させる。その際、表面２０ａ、３０ａ側から内層部１０側に向かうに従って、第２のセラミック層２１〜２５、３１〜３５は内層部１０の影響を大きく受け、焼結温度を低下させる。
【００３６】
その結果、各外層部２０、３０では、内層部１０側から表面２０ａ、３０ａ側に向かって大きくなる成分量比Ｒ２ｘによる焼結温度の低下と、表面２０ａ、３０ａ側から内層部１０側に向かって大きくなる内層部１０の影響による焼結温度の低下とが起こり、外層部２０、３０全体として焼結温度の差が小さくなる。これにより、各外層部２０、３０では焼成ムラを抑制することが可能となる。
【００３７】
また、各外層部２０、３０内での焼結温度の差が小さくなることによって、外層部２０、３０内での縮率差が小さくなる。そのため、各外層部２０、３０におけるクラックの発生が抑制される。
【００３８】
積層セラミックコンデンサＣ１の第１のセラミック層１２もガラス成分を含んでいる。また、第２のセラミック層２１〜２５、３１〜３５の成分量比Ｒ２ｘが、第１のセラミック層１２の成分量比Ｒ１より大きい。セラミック層では、成分量比が大きくなるほど焼結温度が低くなるので、第２のセラミック層２１〜２５、３１〜３５の方が第１のセラミック層１２に比べて焼結温度が低くなる。また、第１のセラミック層１２は、内部回路要素導体１４と交互に積層されているため、焼結温度を実質的に低下させると考えられる。その結果、この積層セラミックコンデンサＣ１では、内層部１０と一対の外層部２０、３０との間での焼結温度の差を実質的に小さくでき、内層部１０と外層部２０、３０との間の焼成ムラも抑制される。
【００３９】
このように内層部１０と外層部２０、３０との間での焼成ムラが抑制されることにより、内層部１０が過度に焼成されることが抑制される。これにより、第１のセラミック層１２が異常粒成長によって半導体化することも、また内部回路要素導体１４が球状化によって厚くなり、被覆率を低下させることも抑制される。
【００４０】
また、こうして内層部１０と外層部２０、３０との間の焼結温度の差が小さくなることによって、内層部１０と外層部２０、３０との間の縮率差が小さくなる。これにより、積層セラミックコンデンサＣ１では、クラックの発生が抑制される。
【００４１】
また、外層部２０、３０を構成する第２のセラミック層２１〜２５、３１〜３５の焼結温度が低くなっているため、内層部１０の焼結温度に合わせた温度で積層セラミックコンデンサＣ１を焼成した場合であっても、外層部２０、３０を十分に焼結させることが可能である。その結果、この積層セラミックコンデンサＣ１では信頼性を向上させることが可能となる。
【００４２】
また、第１〜第３のセラミック層１２、２１〜２５、３１〜３５、１６はいずれもガラス成分を含む。そのため、各セラミック層の焼結温度は低くなり、積層セラミックコンデンサＣ１を焼成する温度を低くすることが可能となる。
【００４３】
積層セラミックコンデンサＣ１の内層部１０では、内部回路要素導体１４が形成されない領域に、第３のセラミック層１６が形成されている。この第３のセラミック層１６は、内部回路要素導体１４の厚みによる段差を吸収するように形成されている。そのため、内部回路要素導体１４と第３のセラミック層１６とによって平坦な平面が構成され、内層部１０及び外層部２０、３０間並びに内層部１０内でのデラミネーションの発生を抑制することが可能となる。
【００４４】
また、第３のセラミック層１６の成分量比Ｒ３は、第１のセラミック層１２の成分量比Ｒ１に比べて大きい。そのため、内部回路要素導体１４が形成されていない領域に形成され、内部回路要素導体１４の影響をほとんど受けない第３のセラミック層１６も、低い温度で焼結できる。これにより、積層セラミックコンデンサＣ１では、内層部１０内での焼成ムラを抑制することが可能となる。また、その結果、この積層セラミックコンデンサＣ１では信頼性をさらに向上させることが可能となる。
【００４５】
積層セラミックコンデンサＣ１では、第２のセラミック層２１〜２５、３１〜３５の成分量比Ｒ２ｘに対する第１のセラミック層１２の成分量比Ｒ１の割合が、０．５以上１．０未満である。成分量比の割合がこの範囲内であると、内層部１０と外層部２０、３０との間の縮率の差を小さくできる。その結果、積層セラミックコンデンサＣ１においてはクラックの発生がさらに抑制される。また、第２のセラミック層２１〜２５、３１〜３５の成分量比Ｒ２ｘに対する第１のセラミック層１２の成分量比Ｒ１の割合がそれぞれ、０．７以上１．０未満である場合、積層セラミックコンデンサにおけるクラックの発生はより一層抑制される。
【００４６】
積層セラミックコンデンサでは、小型化、薄層化の要求が強い。積層セラミックコンデンサＣ１では、内部回路要素導体１４の厚みが１．５μｍ以下であるため、薄層化が可能である。また、これにより、積層セラミックコンデンサＣ１の小型化、さらには多層化も可能となる。
【００４７】
さらに、積層セラミックコンデンサＣ１では、第１のセラミック層１２の厚みが、内部回路要素導体１４の厚みの１．５倍以下である。したがって、積層セラミックコンデンサＣ１では、外層部２０、３０の焼けすぎを抑制することが可能となる。すなわち、内部回路要素導体１４の厚みが１．５μｍ以下の場合おいて、第１のセラミック層１２の厚みが内部回路要素導体１４の厚みの１．５倍を超えると、第１のセラミック層１２と内部回路要素導体１４との間の距離が大きくなり、第１のセラミック層１２に対する内部回路要素導体１４の影響が小さくなる。そのため、第１のセラミック層１２の焼結温度の実質的な低下が起こらず、第２のセラミック層２１〜２５、３１〜３５の焼結温度のみ低下することとなってしまう。その結果、積層セラミックコンデンサＣ１の焼成において、外層部２０、３０のみが焼けすぎてしまうことが起こり得る。
【００４８】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、本発明を積層セラミックコンデンサに適用した例を示しているが、これに限らず、例えばインダクタ、バリスタ、サーミスタ等の積層型電子部品にも適用可能である。
【００４９】
また、第１のセラミック層１２は、ガラス成分を含んでいなくてもよい。また、内部回路要素導体１４の主成分は、Ｎｉに限らず、例えばＣｕであってもよい。また、第３のセラミック層１６を備えていなくてもよい。また、第２のセラミック層２２の成分量比Ｒ２ｘに対する第１のセラミック層１２の成分量比Ｒ１の割合が０．５以上１．０未満でなくてもよい。
【００５０】
また、内部回路要素導体１４の厚みが、１．５μｍを超えていてもよい。また、第１のセラミック層１２の厚みが、内部回路要素導体１４の厚みの１．５倍を超えていてもよい。
【図面の簡単な説明】
【００５１】
【図１】実施形態に係る積層セラミックコンデンサの断面図である。
【図２】実施形態に係る積層セラミックコンデンサに含まれる内層部及び外層部の分解斜視図である。
【符号の説明】
【００５２】
Ｃ１…積層セラミックコンデンサ、１０…内層部、１２…第１のセラミック層、１４…内部回路要素導体、１６…第３のセラミック層、２０、３０…外層部、２１〜２５、３１〜３５…第２のセラミック層、４０…端子電極
【図１】
2006351712.tif 000003
【図２】
2006351712.tif 000004