(57)【要約】【課題】ＲＦモジュールを構成する基板の裏面の平坦度を向上させることのできる技術を提供する。【解決手段】複数枚のセラミック板１ａ〜１ｅのそれぞれに表面から裏面へ貫通するビア２を形成し、ビア２の内部に導電性材料を充填し、複数枚のセラミック板１ａ〜１ｅのそれぞれの表面に表面導体パターン３を形成し、複数枚のセラミック板１ａ〜１ｅを積層、焼成して積層基板１を形成した後、積層基板１の裏面を研磨して平坦化し、その後、積層基板１の裏面に裏面導体パターンを形成する。【選択図】図５
2006351757.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）複数枚の絶縁体板を用意し、前記複数枚の絶縁体板のそれぞれに表面から裏面へ貫通するビアを形成し、前記ビアの内部に導電性材料を充填する工程、
（ｂ）前記複数枚の絶縁体板のそれぞれの表面に表面導体パターンを形成する工程、
（ｃ）前記複数枚の絶縁体板を積層した後、焼成して積層基板を形成する工程、
（ｄ）前記積層基板の裏面を研磨して平坦化する工程、
（ｅ）前記工程（ｄ）の後、前記積層基板の裏面に裏面導体パターンを形成する工程。
【請求項２】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）複数枚の絶縁体板を用意し、前記複数枚の絶縁体板のそれぞれに表面から裏面へ貫通するビアを形成し、前記ビアの内部に導電性材料を充填する工程、
（ｂ）前記複数枚の絶縁体板のうち、続く工程（ｃ）で最上層に配置される絶縁体板以外の絶縁体板のそれぞれの表面に表面導体パターンを形成し、前記複数枚の絶縁体板のうち、続く工程（ｃ）で最下層に配置される絶縁体板の裏面に裏面導体パターンを形成する工程、
（ｃ）前記複数枚の絶縁体板を積層した後、焼成して積層基板を形成する工程、
（ｄ）前記積層基板の部品搭載面を研磨して平坦化する工程、
（ｅ）前記工程（ｄ）の後、前記積層基板の部品搭載面に表面導体パターンを形成する工程。
【請求項３】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）複数枚の絶縁体板を用意し、前記複数枚の絶縁体板のそれぞれに表面から裏面へ貫通するビアを形成し、前記ビアの内部に導電性材料を充填する工程、
（ｂ）前記複数枚の絶縁体板のうち、続く工程（ｃ）で最上層に配置される絶縁体板以外の絶縁体板のそれぞれの表面に表面導体パターンを形成する工程、
（ｃ）前記複数枚の絶縁体板を積層した後、焼成して積層基板を形成する工程、
（ｄ）前記積層基板の部品搭載面および裏面を研磨して平坦化する工程、
（ｅ）前記工程（ｄ）の後、前記積層基板の部品搭載面に表面導体パターンを形成し、前記積層基板の裏面に裏面導体パターンを形成する工程。
【請求項４】
以下の工程を含むことを特徴とする半導体装置の製造方法；
（ａ）１枚の絶縁体板を用意し、前記絶縁体板に表面から裏面へ貫通するビアを形成し、前記ビアの内部に導電性材料を充填する工程、
（ｂ）前記絶縁体板の部品搭載面に表面導体パターンを形成する工程、
（ｃ）前記絶縁体板を焼成して単層基板を形成する工程、
（ｄ）前記単層基板の裏面を研磨して平坦化する工程、
（ｅ）前記工程（ｄ）の後、前記単層基板の裏面に裏面導体パターンを形成する工程。
【請求項５】
複数枚の絶縁体板を積層して構成される積層基板と、前記複数枚の絶縁体板のそれぞれに形成されたビアと、前記ビアに充填された導電性材料と、前記複数枚の絶縁体板のぞれぞれの表面に形成された表面導体パターンと、前記積層基板の裏面に形成された裏面導体パターンとを有する半導体装置であって、
前記積層基板の最下層に位置する絶縁体板の厚さが、前記積層基板を構成する他の絶縁体板の厚さに比べて不均一であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術および半導体装置に関し、特に、セラミックを基板材料とするＲＦ（Radio Frequency）モジュールおよびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
携帯電話等のような移動通信機器では、例えば電力増幅器（Power Amplifier）またはアンテナスイッチ等が形成された表面実装型の半導体チップと、コンデンサまたはレジスタ等が形成された表面実装型のチップ部品とが、同一基板上に搭載された構造のＲＦモジュールを採用している。近年では、ＲＦモジュールの小型化や高機能化に対する要求から、例えば、セラミックを基板材料とし、内部配線に銀（Ａｇ）などの低融点材料を用いた種々の多層基板が提案されている（例えば非特許文献１、２参照。）。
【非特許文献１】“低温焼成セラミック基板”、［online］、［平成１７年５月２５日検索］、インターネット＜URL : http://www.murata.co.jp/catalog/n20j.pdf＞
【非特許文献２】“ＬＴＣＣ多層基板”、［online］、［平成１７年５月２５日検索］、インターネット＜URL : http://www.koaproducts.com/catalogue/klc.htm＞
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＲＦモジュールは、通常、複数枚のセラミック板を積層して一体化した多層配線構造を有する積層基板を採用しており、その積層基板は、複数枚のセラミック板を積層した後、焼成することにより製造される。しかしながら、セラミック板は焼成により収縮するという特性を持っていることから、配線パターンの密度、ビア密度、焼成のタイミング等によって収縮のバランスが変動し、各層のセラミック板の平坦度が悪化するという課題を有している。例えば最下層のセラミック板の裏面の平坦度が悪いと、実装基板の部品搭載面に搭載されるＲＦモジュールの実装性が劣化し、また、例えば最上層のセラミック板の表面の平坦度が悪いと、ＲＦモジュールを構成する積層基板の部品搭載面に搭載される半導体チップまたはチップ部品等の表面実装部品の実装性が劣化する。
【０００４】
本発明の目的は、ＲＦモジュールを構成する基板の裏面の平坦度を向上させることのできる技術を提供することにある。
【０００５】
また、本発明の目的は、ＲＦモジュールを構成する基板の部品搭載面の平坦度を向上させることのできる技術を提供することにある。
【０００６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
本発明による半導体装置の製造方法は、複数枚の絶縁体板のそれぞれに表面から裏面へ貫通するビアを形成し、ビアの内部に導電性材料を充填し、複数枚の絶縁体板のそれぞれの表面に表面導体パターンを形成し、複数枚の絶縁体板を積層、焼成して積層基板を形成した後、積層基板の裏面を研磨して平坦化し、その後、積層基板の裏面に裏面導体パターンを形成するものである。
【０００９】
本発明による半導体装置は、複数枚の絶縁体板を積層して構成される積層基板と、複数枚の絶縁体板のそれぞれに形成されたビアと、ビアに充填された導電性材料と、複数枚の絶縁体板のぞれぞれの表面に形成された表面導体パターンと、積層基板の裏面に形成された裏面導体パターンとを有し、積層基板の最下層に位置する絶縁体板の厚さが、積層基板を構成する他の絶縁体板の厚さに比べて不均一である。
【００１０】
さらに、以下に本願において開示された発明のその他の概要を項に分けて説明する。
１．本発明による半導体装置の製造方法は、複数枚の絶縁体板のそれぞれに表面から裏面へ貫通するビアを形成し、ビアの内部に導電性材料を充填し、複数枚の絶縁体板のうち、最上層に配置される絶縁体板以外の絶縁体板のそれぞれの表面に表面導体パターンを形成し、複数枚の絶縁体板のうち、最下層に配置される絶縁体板の裏面に裏面導体パターンを形成し、複数枚の絶縁体板を積層、焼成して積層基板を形成した後、積層基板の部品搭載面を研磨して平坦化し、その後、積層基板の部品搭載面に表面導体パターンを形成するものである。
２．本発明による半導体装置の製造方法は、複数枚の絶縁体板のそれぞれに表面から裏面へ貫通するビアを形成し、ビアの内部に導電性材料を充填し、複数枚の絶縁体板のうち、最上層に配置される絶縁体板以外の絶縁体板のそれぞれの表面に表面導体パターンを形成し、複数枚の絶縁体板を積層、焼成して積層基板を形成した後、積層基板の部品搭載面および裏面を研磨して平坦化し、その後、積層基板の部品搭載面に表面導体パターンを形成し、積層基板の裏面に裏面導体パターンを形成するものである。
３．本発明による半導体装置の製造方法は、１枚の絶縁体板に表面から裏面へ貫通するビアを形成し、ビアの内部に導電性材料を充填し、絶縁体板の部品搭載面に表面導体パターンを形成し、絶縁体板を焼成して単層基板を形成した後、単層基板の裏面を研磨して平坦化し、その後、単層基板の裏面に裏面導体パターンを形成するものである。
４．本発明による半導体装置の製造方法は、１枚の絶縁体板に表面から裏面へ貫通するビアを形成し、ビアの内部に導電性材料を充填し、絶縁体板の裏面に裏面導体パターンを形成し、絶縁体板を焼成して単層基板を形成した後、単層基板の部品搭載面を研磨して平坦化し、その後、単層基板の部品搭載面に表面導体パターンを形成するものである。
５．本発明による半導体装置は、複数枚の絶縁体板を積層して構成される積層基板と、複数枚の絶縁体板のそれぞれに形成されたビアと、ビアに充填された導電性材料と、複数枚の絶縁体板のぞれぞれの表面に形成された表面導体パターンと、積層基板の裏面に形成された裏面導体パターンとを有し、積層基板の最上層に位置する絶縁体板の厚さが、積層基板を構成する他の絶縁体板の厚さに比べて不均一である。
６．本発明による半導体装置は、複数枚の絶縁体板を積層して構成される積層基板と、複数枚の絶縁体板のそれぞれに形成されたビアと、ビアに充填された導電性材料と、複数枚の絶縁体板のぞれぞれの表面に形成された表面導体パターンと、積層基板の裏面に形成された裏面導体パターンとを有し、積層基板の最上層および最下層に位置する絶縁体板の厚さが、積層基板を構成する他の絶縁体板の厚さに比べて不均一である。
７．本発明による半導体装置は、１枚の絶縁体板からなる単層基板に形成されたビアと、ビアに充填された導電性材料と、単層基板の表面に形成された表面導体パターンと、単層基板の裏面に形成された裏面電極とを有し、単層基板の一方の面を平坦として単層基板の厚さが不均一である。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
ＲＦモジュールを構成する基板の裏面または部品搭載面の平坦度を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１４】
また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１５】
（実施の形態１）
本発明の実施の形態１によるＲＦモジュールの製造方法の一例を図１〜図７を用いて工程順に説明する。図１〜図５および図７は積層基板の要部断面図、図６（ａ）および（ｂ）はそれぞれ積層基板の要部断面図および裏面平面図である。
【００１６】
まず、図１に示すように、複数枚の絶縁体板（本実施の形態１では５枚のセラミック板１ａ〜１ｅを例示し、以下セラミック板１ａ〜１ｅを用いた積層基板の製造工程を説明する。）を用意する。セラミック板１ａ〜１ｅの厚さは、例えば２００μｍ程度である。次に、図２に示すように、各々のセラミック板１ａ〜１ｅに複数個のビア２を形成し、このビア２の内部に導電性材料、例えば銅（Ｃｕ）または銀を充填する。次に、各々のセラミック板１ａ〜１ｅの表面に導電性材料、例えば銅または銀からなる表面導体パターン３を印刷する。
【００１７】
その後、図３に示すように、これら５枚のセラミック板１ａ〜１ｅを順次積層し、続いて、図４に示すように、例えば８００〜９００℃程度の温度で焼成することにより、積層基板１を形成する。各々のセラミック板１ａ〜１ｅは焼成により収縮するため、表面導体パターン３の密度、ビア２の密度、焼成のタイミング等によって収縮のバランスが変動して各々のセラミック板１ａ〜１ｅの平坦度は悪化し、積層基板１全体でみると、積層基板１の裏面（最下層のセラミック板１ａの裏面）が反った状態となる。
【００１８】
次に、図５に示すように、積層基板１の裏面を研磨紙または研磨布にあてて数十μｍ程度削り、積層基板１の裏面を平坦化する。これにより、上記積層、焼成の後にみられた積層基板１の裏面の反りを除去することができる。
【００１９】
次に、図６に示すように、積層基板１を洗浄した後、積層基板１の裏面に導電性材料、例えば銅または銀からなる導体ペーストを印刷し、続いて、例えば１５０℃以下の温度で導体ペーストを焼き固めることにより、積層基板１の裏面に裏面導体パターン４を形成する。
【００２０】
次に、図７に示すように、積層基板１の部品搭載面に、能動素子が形成された半導体チップ５および受動素子が形成されたチップ部品６等の表面実装部品を搭載し、これら表面実装部品を絶縁性の樹脂７によって覆うことにより、ＲＦモジュールＭ１が略完成する。半導体チップ５は、例えば電界効果トランジスタであり、半導体チップ５の主面に形成された複数の外部用端子（図示は省略）と、これに対応する積層基板１の部品搭載面に形成された表面導体パターン３とは接合材により接続される。ここでは、接合材に金（Ａｕ）の細線からなるワイヤボンディング８を用いている。チップ部品６は、例えばコンデンサ、インダクタまたはレジスタ等の受動素子であり、例えばチップ部品６の両端に形成された接続端子が半田を介して積層基板１の部品搭載面に形成された表面導体パターン３と半田接続される。
【００２１】
図８（ａ）および（ｂ）に、本実施の形態１による積層基板１の裏面の研磨前および研磨後の断面模式図をそれぞれ示す。
【００２２】
各々のセラミック板１ａ〜１ｅの厚さを、例えば２００μｍ程度とすると、その反りは数十μｍ程度であることから、５枚のセラミック板１ａ〜１ｅを積層、焼成した直後にみられる積層基板１の裏面の反りは、最下層のセラミック板１ａのみで解消することができる。この時、最下層のセラミック板１ａでは、削ったことにより厚い箇所と薄い箇所とができて、その厚さは他のセラミック板１ｂ〜１ｅの厚さに比べて不均一となる。
【００２３】
このように、本実施の形態１によれば、その表面に表面導体パターン３を形成し、その内部に導電性材料を充填したビア２を形成した複数枚のセラミック板１ａ〜１ｅを積層、焼成して積層基板１を形成した後、積層基板１の裏面を研磨により平坦化することによって、積層基板１の裏面において上記積層、焼成により生じる反りを解消することができる。これにより、その後、積層基板１の裏面に形成される裏面導体パターン４と、ＲＦモジュールＭ１が搭載される実装基板の部品搭載面の電極との接続が良好となり、ＲＦモジュールＭ１の実装性が向上する。
【００２４】
なお、本実施の形態１では、５枚のセラミック板１ａ〜１ｅによって積層基板１を構成したが、これに限定されないことは言うまでもない。２〜４枚または６枚以上の複数枚のセラミック板によって積層基板を構成することは可能であり、この場合も２〜４枚または６枚以上の複数枚のセラミック板を積層、焼成して形成した積層基板の裏面を平坦化した後、裏面導体パターンを形成することにより、前述した積層基板１と同様の効果が得られる。
【００２５】
（実施の形態２）
前述した実施の形態１においては、積層基板１の裏面を平坦化することにより、実装基板に対するＲＦモジュールＭ１の実装性を向上させたが、本発明の実施の形態２では、積層基板の部品搭載面を平坦化することにより、積層基板の部品搭載面に搭載される表面実装品の実装性を向上させた例について説明する。
【００２６】
本発明の実施の形態２によるＲＦモジュールの製造方法の一例を図９および図１０に示す積層基板の要部断面図を用いて工程順に説明する。
【００２７】
まず、前述した実施の形態１と同様にして、５枚のセラミック板１ａ〜１ｅを用意し、各々のセラミック板１ａ〜１ｅに導電性材料を充填した複数個のビア２を形成する。次に、最上層に配置されるセラミック板１ｅ以外の各々のセラミック板１ａ〜１ｄの表面に導電性材料、例えば銅または銀からなる表面導体パターン３を印刷し、続いて最下層に配置されるセラミック板１ａの裏面に、導電性材料、例えば銅または銀からなる裏面導体パターン４を印刷する。その後、図９に示すように、これら５枚のセラミック板１ａ〜１ｅを順次積層し、焼成することにより、積層基板２１を形成する。各々のセラミック板１ａ〜１ｅは焼成により収縮するため、積層基板２１全体でみると、積層基板２１の部品搭載面（最上層のセラミック板１ｅの表面）が反った状態となる。
【００２８】
次に、図１０に示すように、積層基板２１の部品搭載面を研磨紙または研磨布にあてて数十μｍ程度削り、積層基板２１の部品搭載面を平坦化する。これにより、上記積層、焼成の後にみられた積層基板２１の部品搭載面の反りを除去することができる。
【００２９】
次に、積層基板２１を洗浄した後、積層基板２１の部品搭載面に導電性材料、例えば銅または銀からなる導体ペーストを印刷し、続いて、例えば１５０℃以下の温度で導体ペーストを焼き固めることにより、積層基板２１の部品搭載面に表面導体パターン３を形成する。
【００３０】
その後は、前述した実施の形態１と同様にして、積層基板２１の部品搭載面に半導体チップ５およびチップ部品６等の表面実装部品を搭載し、これら表面実装部品を絶縁性の樹脂７によって覆うことにより、ＲＦモジュールＭ２が略完成する。
【００３１】
図１１（ａ）および（ｂ）に、本実施の形態２による積層基板２１の部品搭載面の研磨前および研磨後の断面模式図をそれぞれ示す。
【００３２】
各々のセラミック板１ａ〜１ｅの厚さを、例えば２００μｍ程度とすると、その反りは数十μｍ程度であることから、５枚のセラミック板１ａ〜１ｅを積層、焼成した直後にみられる積層基板２１の部品搭載面の反りは、最上層のセラミック板１ｅのみで解消することができる。この時、最上層のセラミック板１ｅでは、削ったことにより厚い箇所と薄い箇所とができて、その厚さは他のセラミック板１ａ〜１ｄの厚さに比べて不均一となる。
【００３３】
このように、本実施の形態２によれば、積層、焼成により生じる反りが解消された積層基板２１の部品搭載面を得ることができる。これにより、その後、積層基板２１の部品搭載面に搭載される半導体チップ５およびチップ部品６等の表面実装品の実装性が向上する。さらに、半導体チップ５の主面に形成された複数の外部用端子と、これに対応する積層基板２１の部品搭載面に形成された表面導体パターン３とをワイヤボンディング８により接続する場合は、その表面導体パターン３とワイヤボンディング８との接着性が向上する。
【００３４】
なお、前述した実施の形態１と同様に、本実施の形態２においても、２〜４枚または６枚以上の複数枚のセラミック板によって積層基板２１を構成することは可能であり、前述した本実施の形態２による積層基板２１と同様の効果が得られる。
【００３５】
（実施の形態３）
前述した実施の形態１においては、積層基板１の裏面を平坦化し、前述した実施の形態２においては、積層基板２１の部品搭載面を平坦化したが、本発明の実施の形態３では、積層基板の部品搭載面および裏面の両面を平坦化した例について説明する。
【００３６】
本発明の実施の形態３によるＲＦモジュールの製造方法の一例を図１２および図１３に示す積層基板の要部断面図を用いて工程順に説明する。
【００３７】
まず、前述した実施の形態１と同様にして、５枚のセラミック板１ａ〜１ｅを用意し、各々のセラミック板１ａ〜１ｅに導電性材料を充填した複数個のビア２を形成する。次に、最上層に配置されるセラミック板１ｅ以外の各々のセラミック板１ａ〜１ｄの表面に導電性材料、例えば銅または銀からなる表面導体パターン３を印刷する。その後、図１２に示すように、これら５枚のセラミック板１ａ〜１ｅを順次積層し、焼成することにより、積層基板３１を形成する。各々のセラミック板１ａ〜１ｅは焼成により収縮するため、積層基板３１全体でみると、積層基板３１の部品搭載面（最上層のセラミック板１ｅの表面）および裏面（最下層のセラミック板１ａの裏面）が反った状態となる。
【００３８】
次に、図１３に示すように、積層基板３１の部品搭載面を研磨紙または研磨布にあてて数十μｍ程度削り、さらに、積層基板３１の裏面を研磨紙または研磨布にあてて数十μｍ削り、積層基板３１の部品搭載面および裏面を平坦化する。これにより、上記積層、焼成の後にみられた積層基板３１の部品搭載面および裏面の反りを除去することができる。
【００３９】
次に、積層基板３１を洗浄した後、積層基板３１の部品搭載面および裏面に導電性材料、例えば銅または銀からなる導体ペーストを印刷し、続いて、例えば１５０℃以下の温度で導体ペーストを焼き固めることにより、積層基板３１の部品搭載面に表面導体パターン３を形成し、裏面に裏面導体パターン４を形成する。
【００４０】
その後は、前述した実施の形態１と同様にして、積層基板３１の部品搭載面に半導体チップ５およびチップ部品６等の表面実装部品を搭載し、これら表面実装部品を絶縁性の樹脂７によって覆うことにより、ＲＦモジュールＭ３が略完成する。
【００４１】
図１４（ａ）および（ｂ）に、本実施の形態３による積層基板３１の部品搭載面と裏面の研磨前および研磨後の断面模式図をそれぞれ示す。
【００４２】
各々のセラミック板１ａ〜１ｅの厚さを、例えば２００μｍ程度とすると、その反りは数十μｍ程度であることから、５枚のセラミック板１ａ〜１ｅを積層、焼成した直後にみられる積層基板３１の部品搭載面の反りは、最上層のセラミック板１ｅの表面の研磨のみで解消することができ、積層基板３１の裏面の反りは、最下層のセラミック板１ａの裏面の研磨のみで解消することができる。この時、最上層のセラミック板１ｅおよび最下層のセラミック板１ａでは、削ったことにより厚い箇所と薄い箇所とができて、その厚さは他のセラミック板１ｂ〜１ｄの厚さに比べて不均一となる。
【００４３】
このように、本実施の形態３によれば、積層、焼成により生じる反りが解消された積層基板３１の部品搭載面および裏面を得ることができる。これにより、その後、積層基板３１の部品搭載面に搭載される半導体チップ５およびチップ部品６等の表面実装品の実装性が向上し、さらに、実装基板の部品搭載面に搭載されるＲＦモジュールＭ３の実装性が向上する。
【００４４】
（実施の形態４）
前述した実施の形態１、２および３においては、ＲＦモジュールＭ１、Ｍ２およびＭ３を構成する基板を複数枚のセラミック板を積層した積層構造基板としたが、本発明の実施の形態４では、ＲＦモジュールを構成する基板を１枚のセラミック板からなる単層構造基板とし、その裏面を平坦化した例について説明する。
【００４５】
本発明の実施の形態４によるＲＦモジュールの製造方法の一例を図１５および図１６に示す単層基板の要部断面図を用いて工程順に説明する。
【００４６】
まず、図１５に示すように、１枚のセラミック板１ｆを用意し、これに複数個のビア２を形成し、このビア２の内部に導電性材料、例えば銅または銀を充填する。次に、セラミック板１ｆの表面に導電性材料、例えば銅または銀からなる表面導体パターン３を印刷した後、セラミック板１ｆを焼成する。セラミック板１ｆは焼成により収縮するため、その裏面が反った状態となる。
【００４７】
次に、図１６に示すように、セラミック板１ｆの裏面を研磨紙または研磨布にあてて数十μｍ程度削り、セラミック板１ｆの裏面を平坦化する。これにより、上記焼成の後にみられたセラミック板１ｆの裏面の反りを除去して、単層基板４１を形成する。
【００４８】
その後は、単層基板４１の洗浄、単層基板４１の裏面への裏面導体パターン４の形成を経て、前述した実施の形態１と同様にして、単層基板４１の部品搭載面に半導体チップおよびチップ部品等の表面実装部品を搭載し、これら表面実装部品を絶縁性の樹脂によって覆うことにより、ＲＦモジュールが略完成する。
【００４９】
なお、ここでは、１枚のセラミック板１ｆの裏面のみを平坦化した例について説明したが、その部品搭載面のみの平坦化も同様にして実施することができる。
【００５０】
図１７（ａ）、（ｂ）および（ｃ）に、本実施の形態４によるセラミック板１ｆの研磨前、部品搭載面研磨後および裏面研磨後の断面模式図をそれぞれ示す。
【００５１】
セラミック板１ｆを焼成した直後にみられるセラミック板１ｆの部品搭載面または裏面の反りは、研磨により解消することができる。この時、部品搭載面または裏面を削ったセラミック板１ｆでは厚い箇所と薄い箇所とができて、その厚さは不均一となる。
【００５２】
このように、本実施の形態４によれば、前述した実施の形態１または２と同様な効果を得ることができる。
【００５３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５４】
例えば、前記実施の形態では、セラミックを基板材料とするＲＦモジュールに本発明を適用したが、これに限定されるものではなく、例えばＰＣＢ（Printed Circuit Board）等を基板材料とするＲＦモジュールにも適用することができる。
【産業上の利用可能性】
【００５５】
本発明は、ＲＦモジュール等のような積層基板または単層基板を有する半導体装置に適用できる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態１によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図２】本発明の実施の形態１によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図３】本発明の実施の形態１によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図４】本発明の実施の形態１によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図５】本発明の実施の形態１によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図６】（ａ）および（ｂ）は、本発明の実施の形態１によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図および裏面平面図である。
【図７】本発明の実施の形態１によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図８】（ａ）および（ｂ）は、本発明の実施の形態１による積層基板の裏面研磨前後の断面模式図である。
【図９】本発明の実施の形態２によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図１０】本発明の実施の形態２によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図１１】（ａ）および（ｂ）は、本発明の実施の形態２による積層基板の部品搭載面研磨前後の断面模式図である。
【図１２】本発明の実施の形態３によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図１３】本発明の実施の形態３によるＲＦモジュールの製造方法の一例を示す積層基板の要部断面図である。
【図１４】（ａ）および（ｂ）は、本発明の実施の形態３による積層基板の部品搭載面および裏面の研磨前後の断面模式図である。
【図１５】本発明の実施の形態４によるＲＦモジュールの製造方法の一例を示す単層基板の要部断面図である。
【図１６】本発明の実施の形態４によるＲＦモジュールの製造方法の一例を示す単層基板の要部断面図である。
【図１７】（ａ）〜（ｃ）は、本発明の実施の形態４による単層基板の部品搭載面または裏面の研磨前後の断面模式図である。
【符号の説明】
【００５７】
１  積層基板
１ａ〜１ｆ  セラミック板
２  ビア
３  表面導体パターン
４  裏面導体パターン
５  半導体チップ
６  チップ部品
７  樹脂
８  ワイヤボンディング
２１  積層基板
３１  積層基板
４１  単層基板
Ｍ１〜Ｍ３  ＲＦモジュール
【図１】
2006351757.tif 000003
【図２】
2006351757.tif 000004
【図３】
2006351757.tif 000005
【図４】
2006351757.tif 000006
【図５】
2006351757.tif 000007
【図６】
2006351757.tif 000008
【図７】
2006351757.tif 000009
【図８】
2006351757.tif 000010
【図９】
2006351757.tif 000011
【図１０】
2006351757.tif 000012
【図１１】
2006351757.tif 000013
【図１２】
2006351757.tif 000014
【図１３】
2006351757.tif 000015
【図１４】
2006351757.tif 000016
【図１５】
2006351757.tif 000017
【図１６】
2006351757.tif 000018
【図１７】
2006351757.tif 000019