(57)【要約】【課題】  ゲート電極７と他方の領域３ｂとの間の絶縁不良を従来のＩＧＢＴよりも抑制でき、かつ、ゲート入力容量を従来のＩＧＢＴよりも減少させることができるＩＧＢＴおよびその製造方法を提供する。【解決手段】  Ｐ型ベース領域３の内部に、トレンチ５によって電気的に分断された２つの領域３ａ、３ｂを有し、一方の領域３ａは、Ｎ+型エミッタ領域４が形成され、かつ、エミッタ電極８と電気的に接続されており、他方の領域３ｂは、エミッタ電極８と絶縁され、フローティング電位となっている構造であるトレンチゲート型のＩＧＢＴにおいて、トレンチ５の内部に形成されているゲート絶縁膜６のうち、他方の領域側のトレンチ側壁５ｂに位置する部分６ｂの方を、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くする。【選択図】        図１
2006351697.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層（１）、
前記第１半導体層（１）の表面上に配置された第２導電型の第２半導体層（２）と、
前記第２半導体層（２）の表面上に配置された第１導電型の第３半導体層（３）と、
前記第３半導体層（３）を貫通して前記第２半導体層（２）に到達する深さのトレンチ（５）と、
前記トレンチ（５）の内壁上に形成された絶縁膜（６）と、
前記トレンチ（５）の内部であって、前記絶縁膜（６）上に形成されたゲート電極（７）と、
前記第３半導体層（３）内の前記トレンチ（５）によって電気的に分断された２つの領域（３ａ、３ｂ）のうち、一方の領域（３ａ）の内部表面側に、前記トレンチ（５）に接して配置された第２導電型の第４半導体層（４）と、
前記一方の領域（３ａ）および前記第４半導体層（４）と電気的に接続され、かつ、前記２つの領域（３ａ、３ｂ）のうちの他方の領域（３ｂ）と電気的に接続されていない第１電極（８）と、
前記第１半導体層（１）と電気的に接続された第２電極（９）とを備える絶縁ゲート型バイポーラトランジスタにおいて、
前記絶縁膜（６）は、前記トレンチ（５）を構成する２つのトレンチ側壁（５ａ、５ｂ）のうちの前記他方の領域（３ｂ）側の前記トレンチ側壁（５ｂ）に位置する部分（６ｂ）の全部もしくは一部（６ｄ、６ｅ）が、前記一方の領域（３ａ）側の前記トレンチ側壁（５ａ）に位置する部分（６ａ）よりも厚くなっていることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
表面（２０ａ）および裏面を有する半導体基板（２０）を用意する工程と、
前記半導体基板（２０）の表面側に、第１トレンチ側壁（５ａ）と、前記第１トレンチ側壁（５ａ）に対向して配置された第２トレンチ側壁（５ｂ）とを有するトレンチ（５）を形成する工程と、
前記トレンチ（５）の内壁上に、前記第１トレンチ側壁（５ａ）に位置する部分（６ａ）よりも前記第２トレンチ側壁（５ｂ）に位置する部分（６ｂ）の方が厚くなるように、絶縁膜（６）を形成する工程と、
前記トレンチ（５）の内部であって、前記絶縁膜（６）上にゲート電極（７）を形成する工程とを有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項３】
前記トレンチ（５）を形成する工程では、前記第１トレンチ側壁（５ａ）と前記半導体基板（２０）の表面（２０ａ）とのなす角度が略垂直であり、前記第２トレンチ側壁（５ｂ）の全部もしくは一部（５ｄ、５ｅ）と前記半導体基板（２０）の表面（２０ａ）とのなす角度が、前記トレンチ（５）の上部から底部に向かうにつれて、対向する前記第１トレンチ側壁（５ａ）との間隔が減少する角度である前記トレンチ（５）を形成することを特徴とする請求項２に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート型の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと呼ぶ）およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、トレンチゲート型のＩＧＢＴの１つとして、以下に説明するように、ＩＧＢＴ素子として機能するセル領域を連続して複数配置した構造に対して、複数の連続したセル領域から周期的にセル領域を間引いた、いわゆる間引き構造のものがある（例えば、特許文献１、２参照）。
【０００３】
図１９に、いわゆる間引き構造のＩＧＢＴの断面図を示す。この断面図は、トレンチ５を横切るように切断したときの断面図であり、図中の左側半分もしくは右側半分の構造が単位構造である。また、図中の左側半分と右側半分とは左右対称の構造となっている。
【０００４】
このＩＧＢＴは、Ｐ+型層１と、Ｐ+型層１の表面上に配置されたＮ-型ドリフト層２と、Ｎ-型ドリフト層２の表面上に配置されたＰ型ベース領域３と、Ｐ型ベース領域３の内部表面側に位置するＮ+型エミッタ領域４と、Ｐ型ベース領域３の表面から、Ｎ+型エミッタ領域４およびＰ型ベース領域３を貫通して、Ｎ-型ドリフト層２に到達する深さのトレンチ５と、トレンチ５の内壁上に形成されたゲート絶縁膜６と、トレンチ５の内部であって、ゲート絶縁膜６上に形成されたゲート電極７と、Ｐ型ベース領域３の表面上に配置され、Ｐ型ベース領域３の一部およびＮ+型エミッタ領域４と電気的に接続されたエミッタ電極８と、Ｐ+型層１の裏面に接して配置され、Ｐ+型層１と電気的に接続されたコレクタ電極９とを備えている。
【０００５】
このＩＧＢＴでは、図中の左右片側半分に示すように、Ｐ型ベース領域３は、トレンチ５によって電気的に２つの領域３ａ、３ｂに分断されており、この２つの領域３ａ、３ｂのうちの一方の領域３ａのみに、Ｎ+型エミッタ領域４とＰ型ボディ領域１０とが形成されている。この一方の領域３ａは、Ｐ型ボディ領域１０を介して、エミッタ電極８と電気的に接続されている。また、Ｎ+型エミッタ領域４は、一方の領域３ａのうち、トレンチ５の近傍の領域に部分的に配置されており、一方の領域３ａのトレンチ５に接する部分にチャネルが形成される。このようにＩＧＢＴ素子が形成される一方の領域３ａが、上記したセル領域である。
【０００６】
上記した２つの領域３ａ、３ｂのうちの他方の領域３ｂは、絶縁膜１１等により、エミッタ電極８や他の電極と電気的に絶縁されており、電気的にフローティングの状態となっている。この他方の領域３ｂが、複数の連続したセル領域からセル領域を間引いた領域である。
【０００７】
また、ゲート絶縁膜６は、通常、トレンチ５の内壁全体に対して同時に形成されるため、トレンチ５を構成するトレンチ側壁５ａ、５ｂのうちの一方の領域３ａ側に位置するトレンチ側壁５ａ上のゲート絶縁膜６ａと、他方の領域３ｂ側に位置するトレンチ側壁５ｂ上のゲート絶縁膜６ｂとは、厚さが同じであった。
【特許文献１】特開２０００−３０７１１６号公報
【特許文献２】特開２００１−３０８３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したいわゆる間引き構造のＩＧＢＴでは、初期故障期および偶発故障期に発生するゲート電極７とフローティングである他方の領域３ｂとの間の絶縁不良を抑制したいという要望がある。
【０００９】
また、ＩＧＢＴのオン時におけるエネルギー損失を低減するため、ゲート入力容量を減らしたいという要望がある。
【００１０】
本発明は、上記点に鑑み、いわゆる間引き構造のＩＧＢＴにおいて、ゲート電極７と他方の領域３ｂとの間の絶縁不良を従来のＩＧＢＴよりも抑制でき、かつ、ゲート入力容量を従来のＩＧＢＴよりも減少させることができるＩＧＢＴおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、絶縁膜（６）は、トレンチ（５）を構成する２つのトレンチ側壁（５ａ、５ｂ）のうちの他方の領域（３ｂ）側のトレンチ側壁（５ｂ）に位置する部分（６ｂ）の全部もしくは一部（６ｄ、６ｅ）が、一方の領域（３ａ）側のトレンチ側壁（５ａ）に位置する部分（６ａ）よりも厚くなっていることを特徴としている。
【００１２】
従来では、上記したように、他方の領域側のトレンチ側壁上に位置する絶縁膜を、一方の領域側のトレンチ側壁に位置する絶縁膜と同じ薄膜で構成していた。このため、ゲート電極と他方の領域との間の絶縁不良が発生しやすかった。
【００１３】
これに対して、本発明では、他方の領域側のトレンチ側壁に位置する絶縁膜を、一方の領域側のトレンチ側壁に位置する絶縁膜よりも厚くしているので、上記絶縁不良の発生を従来のＩＧＢＴよりも抑制することができる。
【００１４】
また、ゲート入力容量と絶縁膜の厚みとの関係において、容量は厚みに反比例することから、本発明によれば、従来のＩＧＢＴよりもゲート入力容量を減少させることができる。
【００１５】
また、請求項２に記載の発明では、表面（２０ａ）および裏面を有する半導体基板（２０）を用意する工程と、半導体基板（２０）の表面側に、第１トレンチ側壁（５ａ）と、第１トレンチ側壁（５ａ）に対向して配置された第２トレンチ側壁（５ｂ）とを有するトレンチ（５）を形成する工程と、トレンチ（５）の内壁上に、第１トレンチ側壁（５ａ）に位置する部分（６ａ）よりも第２トレンチ側壁（５ｂ）に位置する部分（６ｂ）の方が厚くなるように、絶縁膜（６）を形成する工程と、トレンチ（５）の内部であって、絶縁膜（６）上にゲート電極（７）を形成する工程とを有することを特徴としている。
【００１６】
本発明の製造方法において、下記に示す半導体基板を用意し、第１トレンチ側壁を、請求項１に記載のＩＧＢＴにおける一方の領域の形成予定領域で構成し、第２トレンチ側壁を、他方の領域の形成予定領域で構成し、第１電極、第２電極を形成することで、請求項１に記載のＩＧＢＴを製造することができる。
【００１７】
なお、半導体基板としては、少なくとも第２半導体層（請求項１参照）を有する半導体基板を用意すればよく、例えば、第１〜第４半導体層を有する半導体基板を用意したり、第２〜第４半導体層を有する半導体基板を用意したり、第１、第２半導体層を有する半導体基板を用意したり、第２半導体層のみを有する半導体基板を用意したりすることができる。
【００１８】
また、第３半導体層、第４半導体層を有しない半導体基板を用意した場合では、半導体基板に第３半導体層、第４半導体層を形成する工程を実行する必要があるが、第３半導体層および第４半導体層を形成する工程と、トレンチを形成する工程とについては、どちらを先に行うこともできる。
【００１９】
具体的には、請求項３に示すように、トレンチ（５）を形成する工程では、第１トレンチ側壁（５ａ）と半導体基板（２０）の表面（２０ａ）とのなす角度が略垂直であり、第２トレンチ側壁（５ｂ）の全部もしくは一部（５ｄ、５ｅ）と半導体基板（２０）の表面（２０ａ）とのなす角度が、トレンチ（５）の上部から底部に向かうにつれて、対向する第１トレンチ側壁（５ａ）との間隔が減少する角度であるトレンチ（５）を形成する。
【００２０】
第２トレンチ側壁をこのような形状とすることで、例えば、トレンチの内壁のうちの第２トレンチ側壁以外をマスク材で覆ったり、結晶面方位を第１トレンチ側壁と異ならせたり、第２トレンチ側壁を構成する部分の不純物濃度をイオン注入により他の領域よりも高くしたりすることができる。
【００２１】
このため、本発明の製造方法を採用することで、容易に、第１トレンチ側壁に位置する部分よりも第２トレンチ側壁に位置する部分の方が厚くなるように、絶縁膜を形成することができる。
【００２２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２３】
（第１実施形態）
図１に、本発明の第１実施形態におけるＩＧＢＴの断面図を示す。図１は、図１９中の一点鎖線で囲まれた領域Ａの拡大図であり、図１では、便宜上、一方の領域３ａ中のＮ+型エミッタ領域４、Ｐ型ボディ領域１０を省略している。なお、図２〜図１８も同様である。
【００２４】
本実施形態のＩＧＢＴは、図１９に示すＩＧＢＴに対して、トレンチ５の形状およびゲート絶縁膜６の厚さを変更したものである。以下では、図１９に示すＩＧＢＴと異なる点について主に説明し、図１９に示すＩＧＢＴと同様の構成部には、図１中に図１９と同一の符号を付すことで、図１９に示すＩＧＢＴと同様の構成部についての説明は省略する。
【００２５】
なお、本実施形態では、Ｐ+型層１、Ｎ-型ドリフト層２、Ｐ型ベース領域３は、例えば、シリコン（Ｓｉ）により構成されている。また、ゲート絶縁膜６は、シリコン酸化膜により構成され、ゲート電極７は不純物が導入されたＰｏｌｙＳｉにより構成されている。
【００２６】
また、本実施形態と本発明との対応関係は、以下の通りである。Ｐ型が第１導電型に相当し、Ｎ型が第２導電型に相当する。Ｐ+型層１が第１半導体層に相当し、Ｎ-型ドリフト層２が第２半導体層に相当し、Ｐ型ベース領域３が第３半導体層に相当し、Ｎ+型エミッタ領域４が第４半導体層に相当する。また、ゲート絶縁膜６が絶縁膜に相当し、エミッタ電極８が第１電極に相当し、コレクタ電極９が第２電極に相当する。
【００２７】
トレンチ５は、主に、対向する２つのトレンチ側壁５ａ、５ｂと、トレンチ底部５ｃとによって構成されている。Ｐ型ベース領域３がトレンチ５によって分断された２つの領域３ａ、３ｂのうちの一方の領域３ａ（図中の中央の領域）によって構成されているトレンチ側壁５ａを、以下では、一方の領域側のトレンチ側壁５ａと呼ぶ。この一方の領域側のトレンチ側壁５ａが、本発明の第１トレンチ側壁に相当する。
【００２８】
一方の領域側のトレンチ側壁５ａは、その全部とＰ型ベース領域３の表面２０ａとのなす角度が略垂直である。略垂直とは、垂直のみでなく、垂直となるようにトレンチを形成したときの誤差範囲を含む意味である。
【００２９】
また、２つの領域３ａ、３ｂのうちの他方の領域３ｂ（図中左側および右側の領域）によって構成されているトレンチ側壁５ｂを、以下では、他方の領域側のトレンチ側壁５ｂと呼ぶ。この他方の領域側のトレンチ側壁５ｂが第２トレンチ側壁に相当する。
【００３０】
他方の領域側のトレンチ側壁５ｂは、その全部とＰ型ベース領域３の表面２０ａとのなす角度が、トレンチ５の上部（図中上側）から下部（図中下側）に向かうにつれて、対向する一方の領域側のトレンチ側壁５ａとの間隔が減少する角度（以下、テーパ角度と呼ぶ）となっている。すなわち、他方の領域側のトレンチ側壁５ｂは、その全部に、一方の領域側のトレンチ側壁５ａに対して、緩いテーパがつけられている。
【００３１】
このテーパ角度は、後述する製造工程において、一方の領域側のトレンチ側壁５ａ上に形成されたシリコン窒化膜を残し、かつ、他方の領域側のトレンチ側壁５ｂ上に設けられたシリコン窒化膜のみを除去できる角度であれば、任意に設定が可能である。
【００３２】
ゲート絶縁膜６は、トレンチ５の内壁上、すなわち、一方の領域側のトレンチ側壁５ａ、他方の領域側のトレンチ側壁５ｂ、底面５ｃの表面上に形成されており、他方の領域側のトレンチ側壁５ｂの上に位置する部分６ｂの方が、一方の領域側のトレンチ側壁５ａの上に位置する部分６ａよりも厚くなっている。他方の領域側のトレンチ側壁５ｂの上に位置する部分６ｂは、全部が厚くなっており、その厚さは、下記に説明する効果が得られる範囲で任意に設定される。
【００３３】
なお、ゲート絶縁膜６のうち、他方の領域側のトレンチ側壁５ｂに位置する部分６ｂは、本来のゲート絶縁膜として機能しないものである。また、ゲート絶縁膜６のうち、一方の領域側のトレンチ側壁５ａに位置する部分６ａは、チャネル上に位置しており、本来のゲート絶縁膜と機能するものであるため、その機能を果たすような薄さに設定されている。
【００３４】
また、図１に示すように、一方の領域３ａの両側に位置するトレンチ５の間隔は、他方の領域３ｂの両側に位置するトレンチ５の間隔よりも狭くなっている。
【００３５】
次に、このような構造のＩＧＢＴの製造方法について説明する。図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）に製造工程を示す。これらの図は、図１に対応しており、これらの図では、図示の便宜上、Ｎ+型エミッタ領域４、Ｐ型ボディ領域１０を省略している。
【００３６】
まず、表面２０ａと裏面を有する半導体基板２０を用意する工程を行う。この半導体基板２０は、Ｐ+型層１、Ｎ-型ドリフト層２、Ｐ型ベース領域３、Ｎ+型エミッタ領域４が形成されている（図１９参照）。
【００３７】
続いて、図２（ａ）〜図３（ａ）に示すように、半導体基板２０の表面２０ａ上にトレンチ５を形成するためのマスクを形成する工程を行う。
【００３８】
すなわち、図２（ａ）に示すように、半導体基板２０の表面２０ａ上に、マスク材としてのシリコン酸化膜２１を成膜し、シリコン酸化膜２１の表面上に、レジスト２２を成膜し、フォトリソグラフィにより、トレンチ５の形成予定領域上の部分を開口するように、レジスト２２をパターニングする。
【００３９】
このとき、一方の領域３ａにおけるトレンチ５の間隔（一方の領域３ａの幅）よりも、他方の領域３ｂにおけるトレンチ５の間隔（他方の領域３ｂの幅）が大きくなるように、トレンチ５を形成するため、レジスト２２は、領域が狭いパターン２２ａと広いパターン２２ｂとが連続している。このため、図２（ｂ）に示すように、レジスト２２が硬化するとき、広いパターン２２ｂの方が、狭いパターンよりも収縮が大きくなる。なお、広いパターン２２ｂは、他方の領域３ｂの形成予定領域上に位置し、狭いパターン２２ａは、一方の領域３ａの形成予定領域上に位置している。
【００４０】
この結果、広いパターンのレジスト２２ｂは、その開口端面２２ｃがテーパ形状（半導体基板２０の表面２０ａとのなす角度がテーパ角度）となる。一方、狭いパターンのレジスト２２ａは、その開口端面２２ｄが半導体基板２０の表面２０ａに対して略垂直となる。
【００４１】
そして、図２（ｃ）に示すように、レジスト２２をマスクとしたエッチングにより、シリコン酸化膜２１がパターニングされる。一般に、エッチングされた領域の形状は、マスクの開口形状に応じた形状となる。このため、シリコン酸化膜２１は、Ｐ型ベース領域３のうちのトレンチ５の形成予定領域上に、開口部が形成され、領域が広いパターン２２ｂの下側に位置する開口端面２１ｂはテーパ形状となり、領域が狭いパターン２２ａの下側に位置する開口端面２１ａは半導体基板２０の表面２０ａに略垂直な面となる。その後、図３（ａ）に示すように、レジスト２２が除去される。
【００４２】
続いて、図３（ｂ）に示すように、シリコン酸化膜２１をマスクとしたエッチングにより、半導体基板２０の表面ａ側に、主に、互いに対向して配置されたトレンチ側壁５ａ、５ｂと、トレンチ底面５ｃとによって構成されるトレンチ５を形成する。
【００４３】
このとき、トレンチ５を構成するトレンチ側壁５ａ、５ｂは、シリコン酸化膜２１の開口端面２１ａ、２１ｂの形状に応じた形状となる。したがって、一方の領域側のトレンチ側壁５ａは、略垂直な面の開口端面２１ａと同様に、半導体基板２０の表面２０ａとのなす角度は略垂直であり、他方の領域側のトレンチ側壁５ｂは、テーパ形状の開口端面２１ｂと同様に、半導体基板２０の表面２０ａとのなす角度がテーパ角度となる。
【００４４】
このように、レジストが硬化するときに収縮する性質を積極的に利用して、他方の領域側のトレンチ側壁５ｂを、テーパ形状とすることができる。
【００４５】
続いて、図３（ｃ）〜図４（ｃ）に示すように、トレンチ５の内壁上にゲート絶縁膜６を形成する工程を行う。
【００４６】
すなわち、図３（ｃ）に示すように、トレンチ５の内壁全体に、均一の厚さであるシリコン酸化膜２３を形成する。このとき、例えば、ＣＶＤ法もしくは熱酸化法により、シリコン酸化膜２３を形成することができる。
【００４７】
なお、このシリコン酸化膜２３のうち、一方の領域側のトレンチ側壁５ａに位置する部分が、図１中における一方の領域側のトレンチ側壁５ａに位置するゲート絶縁膜６ａとなる。したがって、このときでは、シリコン酸化膜２３の膜厚を、図１中における一方の領域側のトレンチ側壁５ａの上に位置するゲート絶縁膜６ａの膜厚に設定する。
【００４８】
続いて、図４（ａ）に示すように、シリコン酸化膜２３の表面全体に、シリコン窒化膜２４を形成する。
【００４９】
続いて、図４（ｂ）に示すように、シリコン窒化膜２４の全面に対して、半導体基板２０の表面２０ａに対して垂直な方向での異方性エッチングを行う。これにより、シリコン窒化膜２４のうち、他方の領域側のトレンチ側壁５ｂ上に位置する部分を除去し、一方の領域側のトレンチ側壁５ａ上に位置する部分２４ａを残す。
【００５０】
このエッチングでは、一方の領域側のトレンチ側壁５ａが半導体基板２０の表面２０ａに対して略垂直であるため、シリコン窒化膜２４のうち、一方の領域側のトレンチ側壁５ａ上の部分は、上側の一部がわずかに除去される程度であり、ほとんど除去されない。一方、他方の領域側のトレンチ側壁５ｂやトレンチ底面５ｃは、エッチング方向に対向しているため、これらの面５ｂ、５ｃ上のシリコン窒化膜２４が除去される。これが、他方の領域側のトレンチ側壁５ｂにテーパをつける理由である。
【００５１】
続いて、図４（ｃ）に示すように、一方の領域側のトレンチ側壁５ａに、シリコン窒化膜２４ａを残した状態で、シリコン窒化膜２４ａから露出しているシリコン酸化膜２３ｂに対して、熱酸化を行うことで、シリコン酸化膜２３ｂを成長させる。これにより、シリコン酸化膜２３のうち、一方の領域側のトレンチ側壁５ａに位置する部分２３ａは薄いまま、他方の領域側のトレンチ側壁５ｂに位置する部分２３ｂのみが厚くなる。
【００５２】
このようにして、他方の領域側のトレンチ側壁５ｂの上に位置する部分６ｂの方が、一方の領域側のトレンチ側壁５ａの上に位置する部分６ａよりも厚くなるように、ゲート絶縁膜６をトレンチ５の内壁上に形成することができる。
【００５３】
その後、図示しないが、等方性エッチング等により、シリコン窒化膜２４を除去する。そして、トレンチ５の内部に、ゲート電極７を形成する。さらに、エミッタ電極８、コレクタ電極９を形成する。これらの工程を経ることで、図１に示すＩＧＢＴを製造することができる。
【００５４】
次に、本実施形態の主な特徴を説明する。本実施形態のＩＧＢＴでは、ゲート絶縁膜６は、他方の領域側のトレンチ側壁５ｂに位置する部分６ｂの方が、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くなっている。
【００５５】
ここで、従来では、他方の領域側に位置するトレンチ側壁５ｂ上のゲート絶縁膜６ｂを、一方の領域側に位置するトレンチ側壁５ａ上のゲート絶縁膜６ａと同じ薄膜で構成していた。このため、ゲート電極７と他の領域３ｂとの間の絶縁不良が発生しやすかった。
【００５６】
これに対して、本実施形態では、他方の領域側に位置するトレンチ側壁５ｂ上のゲート絶縁膜６ｂは、チャネル上に形成される膜でなく、本来のゲート絶縁膜として機能しない膜であることから、他方の領域側に位置するトレンチ側壁５ｂ上のゲート絶縁膜６ｂを従来よりも厚くしている。
【００５７】
これにより、上記絶縁不良の発生を従来のＩＧＢＴよりも抑制することができる。また、ゲート入力容量とゲート絶縁膜の厚みとの関係において、容量は厚みに反比例することから、本実施形態によれば、従来のＩＧＢＴよりもゲート入力容量を減少させることができる。この結果、オン時のエネルギー損失を減少できる。
【００５８】
（第２実施形態）
第１実施形態では、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂの全部が厚くなっている場合を例として説明したが、本実施形態では、そのゲート絶縁膜６ｂの一部分が厚くなっている場合を説明する。
【００５９】
図５に、本発明の第２実施形態におけるＩＧＢＴの断面図を示す。図５は、図１に相当する図であり、図５では、図１と同様の構成部に、図１と同一の符号を付している。
【００６０】
図５に示すように、本実施形態では、他方の領域側のトレンチ側壁５ｂのうち、上側部分５ｄのみにテーパがついており、下側部分５ｅは、一方の領域側のトレンチ側壁５ａと同様に、Ｐ型ベース領域３の表面２０ａに対して略垂直となっている。なお、上側部分５ｄと下側部分５ｅの境界を、例えば、トレンチ５の深さの半分の位置とすることができ、また、他の位置とすることもできる。
【００６１】
そして、ゲート絶縁膜６は、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂのうち、トレンチ側壁５ｂの上側部分５ｄに位置する部分６ｄのみが、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くなっている。
【００６２】
このように、他方の領域側のトレンチ側壁５ｂの上に位置するゲート絶縁膜６ｂを部分的に厚くすることによっても、上記絶縁不良の発生を従来のＩＧＢＴよりも抑制することができ、また、従来のＩＧＢＴよりもゲート入力容量を減少させることができる。
【００６３】
なお、トレンチ５の上側コーナ部では、他の領域と比較して、先が尖った形状であるため、電界集中が生じやすく、上記絶縁不良の発生が生じやすい（偶発故障が生じやすい）。また、トレンチ５の上側コーナ部付近は、パーティクルが乗りやすいことからも、上記絶縁不良の発生が生じやすい（初期故障が生じやすい）。したがって、本実施形態によれば、後述する第３実施形態よりも上記絶縁不良の発生を抑制する効果は高いと言える。
【００６４】
次に、本実施形態のＩＧＢＴの製造方法について説明する。図６（ａ）〜（ｃ）、図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）に、本実施形態の製造工程を示す。本実施形態の製造方法は、第１実施形態で説明した製造方法に対して、トレンチ形成用のマスクをパターニングする際に用いるレジストを変更した方法である。
【００６５】
具体的には、図２（ａ）〜図３（ａ）に示されるトレンチ５を形成するためのマスクを形成する工程を、それぞれ、図６（ａ）〜図７（ａ）に示す工程に変更する。
【００６６】
図６（ａ）、（ｂ）に示すように、半導体基板２０の表面２０ａ上に、トレンチ５を形成するためのマスク材としてのシリコン酸化膜３１を形成し、シリコン酸化膜３１上に、レジスト３２を形成する。このとき、レジスト３２として、上部３２ａと下部３２ｂで収縮率が異なるレジスト３２を用いる等のフォトリソグラフィの条件を上部３２ａと下部３２ｂで収縮率が異なる条件とする。例えば、上部３２ａが硬層、下部３２ｂが軟層で構成されたレジスト３２を用いる。
【００６７】
これにより、レジスト３２を、他方の領域３ｂの形成予定領域上の部分を広いパターン３２ｃとなるように、かつ、一方の領域３ａの形成予定領域上の部分を狭いパターン３２ｄとなるように、パターニングしたとき、図６（ｂ）に示すように、広いパターン３２ｃの開口端面の上部３２ｅをテーパ形状とし、その下部３２ｆを半導体基板２０の表面２０ａに対して略垂直な面とすることができる。なお、狭いパターン３２ｄの開口端面３２ｇは、半導体基板２０の表面２０ａに対して略垂直な面となる。
【００６８】
そして、このような開口形状とされたレジスト３２をマスクとして、シリコン酸化膜３１をエッチングする。これにより、図６（ｃ）に示すように、シリコン酸化膜３１は、Ｐ型ベース領域３のうちのトレンチ５の形成予定領域上に形成された開口部の開口端面は、広いパターンのレジスト３２ｃの下側では、開口端面上部３１ｅがテーパ形状となり、開口端面下部３１ｆが半導体基板２０の表面２０ａに対して略垂直な面もしくは開口端面上部３１ｅよりもテーパ角度が小さくなる。また、狭いパターンのレジスト３２ｄの下側では、開口端面３１ｇは、半導体基板２０の表面２０ａに対して略垂直な面となる。その後、図７（ａ）に示すように、レジスト２２が除去される。
【００６９】
その後は、第１実施形態と同様に、パターニングされたシリコン酸化膜３１をマスクとしたエッチングにより、トレンチ５を形成する工程と、トレンチ５の内壁上にゲート絶縁膜６を形成する工程を行う。なお、図７（ｂ）〜図８（ｃ）に示す工程は、図３（ｂ）〜図４（ｃ）に示す工程にそれぞれ対応している。
【００７０】
ただし、本実施形態では、第１実施形態と異なり、図５（ｂ）に示すように、他方の領域側のトレンチ側壁５ｂにおいて、その上側部分５ｄと半導体基板２０の表面とのなす角度がテーパ角度であり、下側部分５ｅと半導体基板２０の表面とのなす角度が略垂直であるトレンチ５を形成することとなる。
【００７１】
また、図８（ｂ）に示すように、シリコン窒化膜２４のうち、他方の領域側のトレンチ側壁５ｂの上側部分５ｄに位置する部分を除去し、一方の領域側のトレンチ側壁５ａに位置する部分２４ａと、他方の領域側のトレンチ側壁５ｂの下側部分５ｅに位置する部分２４ｃとを残すこととなる。
【００７２】
そして、図８（ｃ）に示すように、シリコン酸化膜２３のうち、一方の領域側のトレンチ側壁５ａに位置する部分２３ａと、他方の領域側のトレンチ側壁５ｂの下側部分５ｅに位置する部分２３ｃを薄くしたまま、他方の領域側のトレンチ側壁５ｂの上側部分５ｄに位置する部分２３ｂのみを厚くすることとなる。
【００７３】
このようにして、他方の領域側のトレンチ側壁５ｂに位置する部分６ｂであって、その上側半分６ｄを、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くなるように、ゲート絶縁膜６をトレンチ５の内壁上に形成することができる。
【００７４】
さらに、シリコン窒化膜２４を除去する工程、ゲート電極７、エミッタ電極８、コレクタ電極９をそれぞれ形成する工程を得ることで、図５に示すＩＧＢＴが製造される。
【００７５】
（第３実施形態）
第２実施形態では、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂのうち、トレンチ５の図中上側を部分的に厚くする場合を例として説明したが、その反対に、本実施形態のように、トレンチ５の図中下側を部分的に厚くすることもできる。
【００７６】
図９に、本発明の第３実施形態におけるＩＧＢＴの断面図を示す。図９は、図５に対応する図であり、図９では、図５と同様の構成部に、図５と同一の符号を付している。本実施形態では、図９に示すように、他方の領域側のトレンチ側壁５ｂのうち、上側部分５ｄは半導体基板２０の表面２０ａとなす角度が略垂直であり、下側部分５ｅは半導体基板２０の表面２０ａとなす角度がテーパ角度となっている。
【００７７】
そして、ゲート絶縁膜６は、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂのうち、トレンチ側壁５ｂの下側部分５ｅに位置する部分６ｅのみが、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くなっている。
【００７８】
本実施形態においても、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂが部分的に厚くなっているので、上記絶縁不良の発生を従来のＩＧＢＴよりも抑制することができ、また、従来のＩＧＢＴよりもゲート入力容量を減少させることができる。
【００７９】
次に、本実施形態におけるＩＧＢＴの製造方法を説明する。図１０（ａ）〜（ｃ）、図１１（ａ）〜（ｃ）、図１２（ａ）〜（ｃ）に、本実施形態の製造工程を示す。なお、図１０（ａ）〜（ｃ）、図１１（ａ）〜（ｃ）、図１２（ａ）〜（ｃ）は、それぞれ、図６（ａ）〜（ｃ）、図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）に対応している。
【００８０】
本実施形態の製造工程は、第２実施形態で説明した製造工程に対して、レジスト３２の開口端面の形状を、図６（ｂ）に示す形状から図１０（ｂ）に示す形状に変更したものである。他の工程については、第２実施形態と同様である。
【００８１】
第２実施形態に対して、フォトリソグラフィの条件を変更することで、図１０（ｂ）に示すように、広いパターン３２ｃの開口端面の上部３２ｅを半導体基板２０の表面２０ａに対して略垂直な面とし、その下部３２ｆにテーパをつける。
【００８２】
これにより、図１０（ｃ）、図１１（ａ）に示すように、シリコン酸化膜３１は、Ｐ型ベース領域３のうちのトレンチ５の形成予定領域上に形成された開口部の開口端面は、広いパターンのレジスト３２ｃの下側では、開口端面上部３１ｅが、半導体基板２０の表面２０ａに対して略垂直な面もしくは開口端面下部３１ｆよりもテーパ角度が小さくなり、開口端面下部３１ｆがテーパ形状となる。
【００８３】
また、図１１（ｂ）に示すように、他方の領域側のトレンチ側壁５ｂにおいて、その下側部分５ｅと半導体基板２０の表面とのなす角度がテーパ角度であり、上側部分５ｄと半導体基板２０の表面とのなす角度が略垂直であるトレンチ５を形成することとなる。
【００８４】
また、図１２（ｂ）に示すように、シリコン窒化膜２４のうち、他方の領域側のトレンチ側壁５ｂの下側部分５ｅに位置する部分を除去し、一方の領域側のトレンチ側壁５ａに位置する部分２４ａと、他方の領域側のトレンチ側壁５ｂの上側部分５ｄに位置する部分２４ｂとを残すこととなる。
【００８５】
そして、図１２（ｃ）に示すように、シリコン酸化膜２３のうち、一方の領域側のトレンチ側壁５ａに位置する部分２３ａと、他方の領域側のトレンチ側壁５ｂの上側部分５ｄに位置する部分２３ｂを薄くしたまま、他方の領域側のトレンチ側壁５ｂの下側部分５ｅに位置する部分２３ｃのみを厚くすることとなる。
【００８６】
このようにして、他方の領域側のトレンチ側壁５ｂに位置する部分６ｂであって、その下側半分６ｅを、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くなるように、ゲート絶縁膜６をトレンチ５の内壁上に形成することができる。
【００８７】
さらに、シリコン窒化膜２４を除去する工程、ゲート電極７、エミッタ電極８、コレクタ電極９をそれぞれ形成する工程を得ることで、図９に示すＩＧＢＴが製造される。
【００８８】
（第４実施形態）
第１実施形態では、他方の領域側のトレンチ側壁５ｂの全部と半導体基板２０の表面２０ａのなす角度を、テーパ角度とする場合を例として説明したが、本実施形態では、テーパ角度としない場合を説明する。
【００８９】
図１３に、本発明の第４実施形態におけるＩＧＢＴの断面図を示す。図１３は、図１に対応する図であり、図１３では、図１と同様の構成部に、図１と同一の符号を付している。本実施形態では、図１３に示すように、トレンチ５において、他方の領域側のトレンチ側壁５ｂは、一方の領域側のトレンチ側壁５ａと同様に、半導体基板２０の表面２０ａとのなす角度が略垂直となっている。
【００９０】
また、ゲート絶縁膜６において、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂのうち、トレンチ側壁５ｂの上側部分５ｄに位置する部分６ｄのみが、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くなっている。
【００９１】
次に、本実施形態におけるＩＧＢＴの製造方法について説明する。図１４（ａ）、（ｂ）に、製造工程を示す。
【００９２】
まず、第１実施形態と同様に、半導体基板２０を用意する。そして、半導体基板２０の表面側にトレンチ５を形成する。このとき、図１４（ａ）に示すように、一方の領域側のトレンチ側壁５ａおよび他方の領域側のトレンチ側壁５ｂが、半導体基板２０の表面２０ａとのなす角度が略垂直となるように、トレンチ５を形成する。なお、トレンチ５の形成方法としては、一般的な方法を採用することができる。
【００９３】
そして、トレンチ５の内壁全体に、均一な膜厚のシリコン酸化膜４１を形成する。このとき、シリコン酸化膜４１の膜厚を、ゲート絶縁膜として機能させるための膜厚よりも厚くする。すなわち、従来のＩＧＢＴにおけるゲート絶縁膜６よりも厚くする。
【００９４】
続いて、図１４（ｂ）に示すように、他方の領域側のトレンチ側壁５ｂに位置するシリコン酸化膜４１に対して、半導体基板２０の表面２０ａ側に、レジスト等のマスク４２を形成する。
【００９５】
そして、シリコン酸化膜４１に対して、半導体基板２０の表面２０ａに対して垂直な方向におけるマスク４２を利用した異方性エッチングを行う。これにより、シリコン酸化膜４１のうち、一方の領域側のトレンチ側壁５ａに位置する部分４１ａを薄くする。
【００９６】
このようにして、他方の領域側のトレンチ側壁５ｂの上に位置する部分６ｂの方が、一方の領域側のトレンチ側壁５ａの上に位置する部分６ａよりも厚くなるように、ゲート絶縁膜６をトレンチ５の内壁上に形成することができる。
【００９７】
その後、図示しないが、トレンチ５の内部に、ゲート電極７を形成する。さらに、エミッタ電極８、コレクタ電極９を形成する。これらの工程を経ることで、図１３に示すＩＧＢＴを製造することができる。
【００９８】
本実施形態においても、他方の領域側に位置するトレンチ側壁５ｂ上のゲート絶縁膜６ｂを従来よりも厚くなっているので、第１実施形態と同様の効果を有している。
【００９９】
（他の実施形態）
（１）第１実施形態では、製造工程において、図２（ａ）、（ｂ）に示すように、レジスト２２が硬化するときに収縮する性質を利用して、他方の領域３ｂの形成予定領域上に位置するレジスト２２ｂの開口端面２２ｃをテーパ形状とする場合を例として説明した。
【０１００】
これに対して、他の方法により、レジスト２２ｂの開口端面２２ｃをテーパ形状とすることもできる。ここで、図１５（ａ）〜（ｃ）に、他の実施形態の第１の例における製造工程を示す。
【０１０１】
例えば、図１５（ａ）に示すように、図２（ａ）中の一方の領域３ａの形成予定領域上に位置するレジスト２２ａのみをマスク４３で覆う。
【０１０２】
そして、図１５（ｂ）に示すように、図中の中央に位置するレジスト２２ａのみをマスク４３で覆った状態で、他方の領域３ｂの形成予定領域上に位置するレジスト２２ｂに対して、薬液、イオン照射などによる改質処理を施す。
【０１０３】
これにより、他方の領域３ｂの形成予定領域上に位置するレジスト２２ｂにおける開口端面２２ｃからの後退速度を、一方の領域３ａの形成予定領域上に位置するレジスト２２ａよりも速くすることができる。この結果、図１５（ｃ）に示すように、他方の領域３ｂの形成予定領域上に位置するレジスト２２ｂの形状を、レジスト２２ｂの開口端面２２ｃをテーパ形状とすることができる。
【０１０４】
また、第２実施形態でも、製造工程において、図６（ｂ）に示すように、レジスト３２が硬化するときに収縮する性質を利用して、レジスト３２の広いパターン３２ｃの開口端面の上部３２ｅにテーパをつけ、その下部３２ｆを半導体基板２０の表面２０ａに対して略垂直な面とする場合を例として説明した。
【０１０５】
これに対して、レジスト３２に対して改質処理を施すことにより、レジスト３２の広いパターン３２ｃの開口端面の形状を図６（ｂ）に示す形状とすることもできる。ここで、図１６（ａ）〜（ｃ）に、他の実施形態の第２の例における製造工程を示す。
【０１０６】
図１６（ａ）に示すように、図６（ａ）中の一方の領域３ａの形成予定領域上に位置するレジスト３２ｄのみをマスク４４で覆う。この場合、レジスト３２は、第２実施形態と異なり、一種類のレジストにより構成することができる。
【０１０７】
続いて、図１６ｂに示すように、他方の領域３ｂの形成予定領域上に位置するレジスト３２ｃの表面側部分を積極的に後退させるために、レジスト３２ｃに対して、薬液、イオン照射などによる改質処理を施す。
【０１０８】
これにより、図１６（ｃ）に示すように、ジスト３２の広いパターン３２ｃの開口端面の上部３２ｅにテーパをつけ、その下部３２ｆを半導体基板２０の表面２０ａに対して略垂直な面とすることができる。
【０１０９】
なお、第３実施形態においても、同様に、改質処理を施す方法を採用することができる。また、この方法を採用する場合では、レジスト２２、３２の代わりに、他のマスク材を用いることもできる。例えば、シリコン窒化膜を用いることができる。
（２）第１〜第３実施形態では、シリコン窒化膜２４をマスクとして、シリコン酸化膜２３を成長させることで、他方の領域側のトレンチ側壁５ｂの上に位置するゲート絶縁膜６ｂを厚くする場合を例として説明したが、他の方法を採用することもできる。
【０１１０】
例えば、熱酸化法によりシリコン酸化膜を形成した場合、シリコン酸化膜を形成する面における結晶面方位によって、厚さが異なるという性質がある。そこで、他方の領域側のトレンチ側壁５ｂの結晶面方位を、一方の領域側のトレンチ側壁５ａよりも熱酸化膜の成長速度が速い面方位とする方法を採用することができる。
【０１１１】
この場合、例えば、第１実施形態では、図３（ｂ）に示す工程で、トレンチ５を形成するとき、そのような面方位となるように、トレンチ５を形成し、図３（ｃ）に示す工程で、トレンチ５の内壁全体に熱酸化を施す。これにより、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂを、一方の領域側のトレンチ側壁５ａに位置するゲート絶縁膜６ａよりも厚くすることができる。
【０１１２】
また、他の例として、不純物濃度が高いほど、熱酸化膜の成長速度が速いことを利用
した増速酸化法を採用することもできる。ここで、図１７（ａ）、（ｂ）に他の実施形態の第３の例における製造工程を示す。例えば、第１実施形態において、図２（ａ）〜図３（ｂ）に示す工程でトレンチ５を形成した後、図１７（ａ）に示すように、半導体基板２０の上方（図中上側）から、半導体基板２０の表面２０ａに対して垂直な方向で、他方の領域側のトレンチ側壁５ｂに対して、イオン注入を施す。
【０１１３】
これにより、他方の領域側のトレンチ側壁５ｂを構成する他方の領域３ｂの表層に、一方の領域３ａの不純物濃度よりも高濃度である高濃度不純物領域５１を形成する。なお、一方の領域側のトレンチ側壁５ａの上方部分にも、高濃度不純物領域５２が形成される。
【０１１４】
その後、トレンチ５の内壁全体に対して、熱酸化法により、ゲート絶縁膜６を形成する。これにより、図１７（ｂ）に示すように、他方の領域側のトレンチ側壁５ｂに位置するゲート絶縁膜６ｂを、一方の領域側のトレンチ側壁５ａに位置するゲート絶縁膜６ａよりも厚くすることができる。
【０１１５】
また、図１８（ａ）、（ｂ）に他の実施形態の第４の例における製造工程を示す。例えば、第２実施形態において、図６（ａ）〜図７（ｂ）に示す工程でトレンチ５を形成した後、図１８（ａ）に示すように、半導体基板２０の上方（図中上側）から、半導体基板２０の表面２０ａに対して垂直な方向で、他方の領域側のトレンチ側壁５ｂにおける上側部分５ｄに対して、イオン注入を施す。
【０１１６】
これにより、他方の領域側のトレンチ側壁５ｂの上側部分５ｄを構成する他方の領域３ｂの表層に、一方の領域３ａの不純物濃度よりも高濃度である高濃度不純物領域５３を形成する。なお、このとき、トレンチ５の底面５ｃおよび一方の領域側のトレンチ側壁５ａの上部においても、高濃度不純物領域５４、５５が形成される。
【０１１７】
その後、トレンチ５の内壁全体に対して、熱酸化法により、ゲート絶縁膜６を形成する。これにより、図１８（ｂ）に示すように、他方の領域側のトレンチ側壁５ｂに位置する部分６ｂであって、その上側半分６ｄを、一方の領域側のトレンチ側壁５ａに位置する部分６ａよりも厚くなるように、ゲート絶縁膜６をトレンチ５の内壁上に形成することができる。
【０１１８】
（３）上記した各実施形態では、ＩＧＢＴの製造工程のうち、半導体基板２０を用意する工程で、あらかじめ、Ｐ+型層１、Ｎ-型ドリフト層２、Ｐ型ベース領域３、Ｎ+型エミッタ領域４が形成されている半導体基板２０を用意する場合を例として説明したが、他の半導体基板２０を用意することもできる。
【０１１９】
すなわち、Ｐ+型層１、Ｎ-型ドリフト層２、Ｐ型ベース領域３、Ｎ+型エミッタ領域４のすべてが形成されている半導体基板２０を用意しなくても良く、少なくともＮ-型ドリフト層２を有する半導体基板２０を用意すれば良い。
【０１２０】
例えば、Ｐ+型層１、Ｎ-型ドリフト層２が形成されている半導体基板２０を用意したり、Ｐ+型層１、Ｎ-型ドリフト層２、Ｐ型ベース領域３が形成されている半導体基板２０を用意したりすることができる。この場合、用意した半導体基板２０にＰ型ベース領域３、Ｎ+型エミッタ領域４が形成されていないので、Ｎ-型ドリフト層２の表層に対してイオン注入を施す工程を行うことで、半導体基板２０にＰ型ベース領域３、Ｎ+型エミッタ領域４を形成する。このイオン注入の工程は、トレンチを形成するためのマスクおよびトレンチ５を形成工程の前もしくは後に行うことが可能である。
【０１２１】
また、他の例として、Ｎ-型ドリフト層２のみを有する半導体基板２０を用意したり、Ｎ-型ドリフト層２、Ｐ型ベース領域３を有する半導体基板２０を用意したり、Ｎ-型ドリフト層２、Ｐ型ベース領域３、Ｎ+型エミッタ領域４を有する半導体基板２０を用意したりすることができる。
【０１２２】
この場合、例えば、トレンチ５、ゲート絶縁膜６、ゲート電極７等を形成した後に、半導体基板２０の裏面側に対してイオン注入を施す工程を行う。これにより、Ｎ-型ドリフト層２の裏面側にＰ+型層１を形成する。
【０１２３】
なお、この場合においても、用意した半導体基板２０にＰ型ベース領域３、Ｎ+型エミッタ領域４が形成されていないとき、トレンチ５を形成するためのマスクを形成する工程およびトレンチ５を形成する工程の前後のどちらかにおいて、イオン注入を行う。
【０１２４】
（４）ＩＧＢＴの構造を、図１９に示すＩＧＢＴに対して、Ｐ+型基板１とＮ-型ドリフト層２との間に、Ｎ-型ドリフト層２よりも不純物濃度が高いＮ型層を追加した構造とすることもできる。
【０１２５】
（５）上記した各実施形態では、第１導電型をＰ型とし、第２導電型をＮ型とする場合を例として説明したが、第１導電型をＮ型とし、第２導電型をＰ型とすることもできる。すなわち、上記したＩＧＢＴの各構成部における導電型をすべて反対の導電型にすることもできる。
【図面の簡単な説明】
【０１２６】
【図１】本発明の第１実施形態におけるＩＧＢＴの断面図である。
【図２】図１に示すＩＧＢＴの製造工程を説明するための断面図である。
【図３】図２に続く製造工程を説明するための断面図である。
【図４】図３に続く製造工程を説明するための断面図である。
【図５】本発明の第２実施形態におけるＩＧＢＴの断面図である。
【図６】図５に示すＩＧＢＴの製造工程を説明するための断面図である。
【図７】図６に続く製造工程を説明するための断面図である。
【図８】図７に続く製造工程を説明するための断面図である。
【図９】本発明の第３実施形態におけるＩＧＢＴの断面図である。
【図１０】図９に示すＩＧＢＴの製造工程を説明するための断面図である。
【図１１】図１０に続く製造工程を説明するための断面図である。
【図１２】図１１に続く製造工程を説明するための断面図である。
【図１３】本発明の第４実施形態におけるＩＧＢＴの断面図である。
【図１４】図１３に示すＩＧＢＴの製造工程を説明するための断面図である。
【図１５】本発明の他の実施形態の第１の例における図１に示すＩＧＢＴの製造工程を説明するための図である。
【図１６】本発明の他の実施形態の第２の例における図５に示すＩＧＢＴの製造工程を説明するための図である。
【図１７】本発明の他の実施形態の第３の例における図１に示すＩＧＢＴの製造工程を説明するための図である。
【図１８】本発明の他の実施形態の第４の例における図５に示すＩＧＢＴの製造工程を説明するための図である。
【図１９】いわゆる間引き構造のトレンチゲート型ＩＧＢＴの断面図である。
【符号の説明】
【０１２７】
１…Ｐ+型層、２…Ｎ-型ドリフト層、３…Ｐ型ベース領域、
３ａ…Ｐ型ベース領域３で、トレンチ５で分断された２つの領域のうちの一方の領域、
３ｂ…Ｐ型ベース領域３で、トレンチ５で分断された２つの領域のうちの他方の領域、
４…Ｎ+型エミッタ領域、５…トレンチ、
５ａ…一方の領域側のトレンチ側壁、５ｂ…他方の領域側のトレンチ側壁、
６…ゲート絶縁膜、
６ａ…ゲート絶縁膜のうちの一方の領域側のトレンチ側壁５ａの上に位置する部分、
６ｂ…ゲート絶縁膜のうちの他方の領域側のトレンチ側壁５ｂの上に位置する部分、
７…ゲート電極、８…エミッタ電極。
【図１】
2006351697.tif 000003
【図２】
2006351697.tif 000004
【図３】
2006351697.tif 000005
【図４】
2006351697.tif 000006
【図５】
2006351697.tif 000007
【図６】
2006351697.tif 000008
【図７】
2006351697.tif 000009
【図８】
2006351697.tif 000010
【図９】
2006351697.tif 000011
【図１０】
2006351697.tif 000012
【図１１】
2006351697.tif 000013
【図１２】
2006351697.tif 000014
【図１３】
2006351697.tif 000015
【図１４】
2006351697.tif 000016
【図１５】
2006351697.tif 000017
【図１６】
2006351697.tif 000018
【図１７】
2006351697.tif 000019
【図１８】
2006351697.tif 000020
【図１９】
2006351697.tif 000021