(57)【要約】【課題】  パッケージのピン数を減らす方法を提供する。【解決手段】  先ず、チップの複数の一般ピン１〜１６および少なくとも一つの特殊ピン１７〜２０を異なる領域に配置する。次に、チップパッケージ２００と配線基板とを接続するときに、特殊ピン１７〜２０がある領域を配線基板の非半田付け領域に隣接させて、一般ピン１〜１６がある領域を配線基板の半田付け領域に隣接させる。特殊ピン１７〜２０は、チップパッケージ２０の底部に設けられる。チップパッケージ２００と配線基板とが接続されるときに、チップパッケージ２００の底部は、配線基板の耐半田層に隣接し、一般ピン１〜１６は配線回路の信号ラインに隣接する。【選択図】  図２
2006177918.tif 000002
【特許請求の範囲】
【請求項１】
チップを有するチップパッケージにおいて、前記チップに接続する複数の一般ピンおよび少なくとも一つの特殊ピンを異なる領域に配置するステップと、
前記チップパッケージと配線基板とを接続するときに、前記特殊ピンが設けられた領域を前記配線基板の非半田付け領域に隣接させ、前記一般ピンが設けられた領域を前記配線基板の半田付け領域に隣接させるステップと、
を含むことを特徴とするチップパッケージのピン数低減方法。
【請求項２】
前記特殊ピンは測定ピンであることを特徴とする請求項１記載のチップパッケージのピン数低減方法。
【請求項３】
前記特殊ピンは拡充ピンであることを特徴とする請求項１記載のチップパッケージのピン数低減方法。
【請求項４】
前記特殊ピンは、前記チップパッケージの底部に設けられ、前記チップパッケージと前記配線基板とを接続するとき、前記チップパッケージの底部が、前記配線基板の耐半田層に隣接することを特徴とする請求項１記載のチップパッケージのピン数低減方法。
【請求項５】
前記チップパッケージと前記配線基板とが接続されるとき、前記一般ピンは、前記配線基板に対応する信号ライン、電源ラインおよび接地ラインに接続されることを特徴とする請求項１記載のチップパッケージのピン数低減方法。
【請求項６】
チップを被覆するパッケージ層と、
前記パッケージ層を介して前記チップに接続される複数の一般ピンと、
前記パッケージ層を介して前記チップに接続される少なくとも一つの特殊ピンとを備えるチップパッケージであって、
前記一般ピンおよび前記特殊ピンが前記パッケージ層の表面の異なる領域に設けられ、前記チップと配線基板とが接続されるとき、前記特殊ピンが設けられた領域は前記配線基板の非半田付け領域に隣接され、前記一般ピンが設けられた領域は前記配線基板の半田付け領域に隣接されることを特徴とするチップパッケージ。
【請求項７】
前記特殊ピンは測定ピンであることを特徴とする請求項６記載のチップパッケージ。
【請求項８】
前記特殊ピンは拡充ピンであることを特徴とする請求項６記載のチップパッケージ。
【請求項９】
前記特殊ピンは、前記パッケージ層の底部に設けられ、前記チップと前記配線基板とが接続されるとき、前記パッケージ層の底部は、前記配線基板の耐半田層に隣接されることを特徴とする請求項６記載のチップパッケージ。
【請求項１０】
前記チップと前記配線基板とが接続されるとき、前記一般ピンは、前記配線基板に対応する信号ライン、電源ラインおよび接地ラインに接続されることを特徴とする請求項６記載のチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップパッケージのピン数低減方法およびチップパッケージに関する。
【背景技術】
【０００２】
電子工程技術の発展により、複雑な回路はチップに整合することができるようになった。チップの演算量が増大するに従い、チップの応用は普及し、チップに必要なピンも増加した。しかし、同様のチップは、製造工程の縮小に伴って面積が小さくなった。また、多数のピンを配線基板に接続すると、半田付けの実施が困難となり、良率が下がる可能性があった。特に、チップピンの間隔が狭すぎると、チップ動作にエラーが発生して、チップが故障することがあった。また、ピンの密度が高すぎると、配線基板の設計は困難となった。
【０００３】
図１は、従来技術のチップパッケージのピンを示す底面図である。図１は、ランドグリッドアレイ（land grid array：ＬＧＡ）パッケージを示す。このランドグリッドアレイパッケージは、１〜２０の２０本のピンを有する。これら１〜２０のピンのうち、１７〜２０のピンは測定専用のピンである。これら測定専用のピンは、配線基板に半田しなくともよいが、一般の１〜１６のピンと一緒に配列させなければならなかった。このことによりピン間隔１０２は非常に狭くなった。また、チップに多数のピンを設けなければならないときは、ピンの密度が高くなって、配線基板の設計が困難となった。
【０００４】
そのため、面積を増やさず、チップの演算能力を低下させない条件の下、パッケージ技術をうまく利用してチップのピン数を減らす技術が非常に求められていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の第一の目的は、配線基板中の半田付け領域にあるパッケージのピン数が低減されるチップパッケージのピン数低減方法を提供することにある。
本発明の第二の目的は、ピンの間隔を広げることにより、精密な半田付けの工程が必要なくなり、良率を向上させることができるチップパッケージのピン数低減方法を提供することにある。
本発明の第三の目的は、配線基板中の半田付け領域にあるチップのピン数が低減されるチップパッケージを提供することにある。
本発明の第四の目的は、チップパッケージがピンの間隔を広げることにより、精密な半田付けの工程が必要なくなり、良率を向上させることができるチップパッケージを提供することにある。
本発明の第五の目的は、配線基板に接続するピンの設置を増やすことができるチップパッケージを提供することにある。
【課題を解決するための手段】
【０００６】
上述の目的を達成するために、本発明はチップパッケージのピン数低減方法を提供する。本発明の好適な一実施形態によると、本方法は次のステップを含む。先ず、チップパッケージのチップに接続する複数の一般ピンおよび少なくとも一つの特殊ピンを異なる領域に配置する。次に、チップパッケージと配線基板とを接続するとき、特殊ピンが設けられた領域を配線基板の非半田付け領域に隣接させて、一般ピンが設けられた領域を配線基板の半田付け領域に隣接させる。
【０００７】
特殊ピンは、例えば、測定ピンまたは拡充ピンである。特殊ピンは、チップパッケージの底部に設けられ、チップパッケージと配線基板とが接続されるときに、チップパッケージの底部は、配線基板の耐半田層に隣接され、一般ピンは、配線基板に対応する信号ライン、電源ラインおよび接地ラインに接続される。
【０００８】
また、本発明は、ピン数が低減されるチップパッケージを提供する。本発明の好適な一実施形態によると、このチップパッケージには、パッケージ層、複数の一般ピンおよび少なくとも一つの特殊ピンが含まれる。そして、パッケージ層はチップを被覆する。一般ピンは、パッケージ層を介してチップに接続される。特殊ピンも、パッケージ層を介してチップに接続される。一般ピンおよび特殊ピンは、パッケージ層表面の異なる領域に設けられる。チップと配線基板とを接続するときに、特殊ピンが設けられる領域は配線基板の非半田付け領域に隣接され、一般ピンが設けられる領域は配線基板の半田付け領域に隣接される。
【０００９】
特殊ピンは、例えば、測定ピンまたは拡充ピンである。特殊ピンは、パッケージ層の底部に設けられ、チップと配線基板とが接続されるときに、パッケージ層の底部は、配線基板の耐半田層に隣接され、一般ピンは回路基板の信号ラインに接続される。
【発明の効果】
【００１０】
本発明は少なくとも次の長所を有する。各実施形態は一つまたは複数の長所を有する。本発明のチップパッケージのピン数低減方法は、配線基板の半田付け領域にあるチップパッケージのピン数を減らすことができる。本発明のチップパッケージのピン数低減方法は、ピンの間隔を広げることにより、精密な半田付けの工程が必要なくなり、良率を向上させることができる。本発明のピン数が低減されるチップパッケージは、配線基板の半田付け領域にあるチップのピン数を減らすことができる。本発明のピン数が低減されるチップパッケージは、ピンの間隔を広げることができるため、精密な半田付けの工程が必要なく、良率を向上させることができる。本発明は、パッケージのサイズが同じ場合でも、ピンの間隔を比較的広くしたり、配線基板に接続するピンの設置を増やすことができる。
【発明を実施するための最良の形態】
【００１１】
図１は、従来技術のチップパッケージのピンを示す底面図である。図１は、ランドグリッドアレイ（land grid array：ＬＧＡ）パッケージを示す。このランドグリッドアレイパッケージは、１〜２０の２０本のピンを有する。これらピン１〜２０のうち、ピン１７〜２０は測定専用のピンである。これら測定専用のピンは、配線基板に半田しなくともよいが、一般のピン１〜１６と一緒に配列させなければならなかった。そして、このことによりピン間隔１０２は非常に狭くなった。また、チップに多数のピンを設けなければならないときは、ピンの密度が高くなり、配線基板の設計が困難となった。
【００１２】
図２は、本発明の好適な一実施形態を示す。図２は、ピン数が低減されるチップパッケージ２００を示す底面図である。チップパッケージ２００には、パッケージ層２０２、複数の一般ピン１〜１６および特殊ピン１７〜２０が含まれる。パッケージ層２０２はチップを被覆する（チップはパッケージ層２０２内にあるため、図示されない）。一般ピン１〜１６は、パッケージ層２０２を介してチップに接続される。特殊ピン１７〜２０は、パッケージ層２０２を介してチップに接続される。上述の一般ピンは、配線基板に将来接続される信号ライン、電源ラインまたは接地ラインのピンを示す。一般ピン以外のピンは特殊ピンである。
【００１３】
一般ピン１〜１６および特殊ピン１７〜２０は、パッケージ層２０２の異なる領域に設けられる。チップパッケージ２００と配線基板とが接続されると、特殊ピン１７〜２０がある領域は、配線基板の非半田付け領域に隣接し、一般ピンがある領域は、この配線基板の半田付け領域に隣接する。
【００１４】
図２に示す実施形態では、一般ピン１〜１６が、パッケージ層２０２表面の側辺に設けられ、特殊ピン１７〜２０が、パッケージ層２０２の底部に設けられる。パッケージ層２０２の底部は、配線基板の非半田付け領域または耐半田層に隣接する。そのため、特殊ピン１７〜２０と配線基板との間が絶縁状態となり、一般ピン１〜１６を半田付けにより配線基板に接続するだけで、信号交換または動作電圧を得ることができる。チップと配線基板とを接続するときに、一般ピン１〜１６は、配線基板に対応する信号ライン、電源ラインおよび接地ラインに接続される。
【００１５】
この実施形態の特殊ピン１７〜２０は測定ピンである。これら測定ピン１７〜２０は、測定するときにのみ使用される。チップが正式に配線基板に接続されると、これら測定ピンは利用する必要がなくなる。この実施形態の測定ピン１７〜２０は、パッケージ層２０２側辺の空間を使用しないため、パッケージ層２０２の側辺は比較的大きなピン間隔２０４を得ることができる。そのため、半田付けの精密レベルを下げて、良率を効果的に向上させることができる。
【００１６】
もう一つの実施形態において、特殊ピンは拡充ピンである。拡充ピンとは、現在の応用製品ではプリント配線基板の設計機能上必要ないが、将来、応用製品を使用する際に使用される可能性のあるピンである。そのため、現段階の使用においては、これら拡充ピンは配線基板に接続する必要がないため、これら拡充ピンは、配線基板の非半田付け領域に設置することができる。同じ理由により、拡充ピン１７〜２０は、パッケージ層２０２側辺の空間を使用しないため、パッケージ層２０２の側辺は、比較的大きなピン間隔２０４を得ることができる。そのため、半田付けの精密レベルを下げて、効果的に良率を向上させることができる。
【００１７】
図３は、従来の配線基板上の半田付け領域および非半田付け領域を示す模式図である。図１に示すチップパッケージは、図３に示す配線基板上に半田付けすることができる。図３のピン１〜２０の領域は、この配線基板の半田付け領域を示す。その他の領域は、配線基板の非半田付け領域を示す。半田付け領域は、チップのピンを接続するために使用される。非半田付け領域は、半田付けにより溶融した半田が付着することを防止する耐半田層を有する。図３から分かるように、半田付け領域ピンの間隔は小さいため、これには比較的精密な半田付け工程が必要となり、半田付けの良率も比較的低かった。
【００１８】
図４は、本実施例における配線基板上の半田付け領域および非半田付け領域を示す模式図である。図２に示すチップパッケージは、図４に示す配線基板上に半田付けすることができる。図４に示すピン１〜１６の領域は、この配線基板の半田付け領域を示す。その他の領域は、配線基板の非半田付け領域を示す。半田付け領域は、チップのピンを接続するために使用される。非半田付け領域は、半田付けにより溶融した半田が付着することを防止する耐半田層を有する。図４で示す半田付け領域のピンは、図３で示すものよりも間隔が大きいため、これには精密な半田付け工程が必要なく、半田付けの良率も比較的高くなる。このような状況において、チップは半田付け領域により多くのピンを設置することができるため、配線基板およびチップはより柔軟性のある設計となる。
【００１９】
本実施形態の一般ピンおよび特殊ピンの数は単なる例であり、本発明の範囲を限定するものではない。ランドグリッドアレイも単なる一例であり、本発明のパッケージ方法を制限するものではなく、より多くの利益を得るために、他のパッケージ方法を利用してもよい。実際の回路では、使用する必要のないピン全てを配線基板の非半田付け領域に設置して半田付け領域のピン密度を低下させたり、ピンの間隔を広げて半田付けの良率を向上させたりすることもできる。
【００２０】
本発明は更にパッケージのピン数低減方法を提供する。この方法には、次のステップが含まれる。先ず、チップの複数の一般ピンおよび少なくとも一つの特殊ピンを異なる領域に配置する。チップと配線基板とを接続するときに、特殊ピンが設置される領域は、配線基板の非半田付け領域に隣接し、一般ピンが設置される領域は、配線基板の半田付け領域に隣接する。特殊ピンは、例えば、測定ピンまたは拡充ピンである。
【００２１】
この実施形態において、特殊ピンは、チップの底部に設けられる。チップと配線基板とが接続されると、チップの底部は、配線基板の耐半田層に隣接し、一般ピンは、配線基板の信号ラインに接続される。この方法の詳細は、上述のチップパッケージの実施形態と同様なため、ここでは再び述べない。
【００２２】
本発明は少なくとも次の長所を有する。各実施形態は一つまたは複数の長所を有する。本発明のパッケージのピン数を減らす方法は、配線基板の半田付け領域にあるチップのピン数を減らすことができる。本発明のパッケージのピン数低減方法は、ピンの間隔を広げることにより、精密な半田付けの工程が必要なくなり、良率を向上させることができる。本発明のピン数が低減されるチップパッケージは、配線基板の半田付け領域にあるチップのピン数を減らすことができる。本発明のピン数が低減されるチップパッケージは、ピンの間隔を広げることができるため、精密な半田付け工程が必要なく、良率を向上させることができる。本発明は、パッケージのサイズが同じ場合でも、ピンの間隔を比較的広くしたり、配線基板に接続するピンの設置を増やすことができる。
【００２３】
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術に熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００２４】
【図１】従来技術のチップパッケージのピンを示す底面図である。
【図２】本発明の好適な一実施形態によるチップパッケージのピンを示す底面図である。
【図３】従来のチップパッケージの半田付け領域および非半田付け領域を示す模式図である。
【図４】本発明の好適な一実施形態によるチップパッケージの半田付け領域および非半田付け領域を示す模式図である。
【符号の説明】
【００２５】
１〜１６  一般ピン、１７〜２０  特殊ピン、２００  チップパッケージ、２０２  パッケージ層、２０４  ピン間隔
【図１】
2006177918.tif 000003
【図２】
2006177918.tif 000004
【図３】
2006177918.tif 000005
【図４】
2006177918.tif 000006