(57)【要約】【課題】  半導体チップを樹脂封止する際に、樹脂材料のはみ出しを低減することができるフレームを提供する。【解決手段】  半導体チップを搭載するダイパッド、ダイパッドに搭載される半導体チップと金細線で接続される配線パターン（チップ搭載面配線パターン及び実装面配線パターン）と、配線パターンのランド領域が露出した状態で配線パターンを被覆するソルダーレジスト層とを備えるフレーム１において、フレームの押さえ領域の最も内側領域のソルダーレジスト層に第２の開口部１１を形成する。【選択図】    図１
2006351607.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を搭載する半導体素子搭載部が形成された回路基板本体と、
前記半導体素子搭載部に搭載される半導体素子と電気的に接続される配線パターンと、
該配線パターンの外部接続領域が露出した状態で同配線パターンを被覆する絶縁層とを備える回路基板において、
前記絶縁層は、前記半導体素子搭載部に搭載される半導体素子を封止することにより形成される封止体の外周位置と略同位置に開口部が形成された
ことを特徴とする回路基板。
【請求項２】
回路基板本体に、同回路基板本体に搭載される半導体素子と電気的に接続される配線パターンを形成する工程と、
該配線パターンを絶縁層で被覆する工程と、
該絶縁層のうち、前記配線パターンの外部接続領域及び前記半導体素子搭載部に搭載される半導体素子を封止することにより形成される封止体の外周位置と略同位置に開口部を形成する工程とを備える
ことを特徴とする回路基板の製造方法。
【請求項３】
回路基板本体に、同回路基板本体に搭載される半導体素子と電気的に接続される配線パターンを形成する工程と、
該配線パターンを絶縁層で被覆する工程と、
該絶縁層のうち、前記配線パターンの外部接続領域及び前記半導体素子搭載部に搭載される半導体素子を封止することにより形成される封止体の外周位置と略同位置に開口部を形成する工程と、
前記回路基板本体に半導体素子を搭載し、前記配線パターンと同半導体素子とを電気的に接続した後に、半導体素子を封止する工程とを備える
ことを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板及びその製造方法、並びに半導体パッケージの製造方法に関する。詳しくは、封止時の封止材料漏れを抑制することができる回路基板及びその製造方法、並びに半導体パッケージの製造方法に係るものである。
【背景技術】
【０００２】
電子機器の小型軽量化、動作の高速化、高機能化等に伴う半導体装置の微細化及び高集積化の要求に対して、単に半導体チップを多ピン化することにより対応することは物理的に困難になっており、近年、ピン型半導体パッケージに代えて、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体パッケージやＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体パッケージが提案されている（例えば、特許文献１参照。）。
以下、図面を用いて従来のＢＧＡ型半導体パッケージについて説明する。
【０００３】
図４（ａ）は従来の半導体パッケージを説明するための模式図であり、ここで示す半導体パッケージ１０１は、インターポーザー基板１０２と、インターポーザー基板の上面にダイボンドされた半導体チップ１０３と、半導体チップを封止する封止樹脂１０４と、はんだボール１１２から構成されている。
【０００４】
ここで、半導体チップのチップ電極は、インターポーザー基板のチップ搭載面に形成されたチップ搭載面配線パターン１０５の基端部と接続されたチップ搭載面側外部端子（チップ搭載面側ランド）と金細線１０６でワイヤーボンディングされ、チップ搭載面配線パターンは、インターポーザー基板を貫通して実装基板への実装面（実装基板と対面する面）に形成された実装面配線パターン１０７と接続されている。また、実装面配線パターンの先端部は実装面側外部端子（実装面側ランド）に接続されており、半導体チップを搭載するダイパッド１１４、チップ搭載面側ランド、チップ搭載面側ランドと接続されたチップ搭載面配線パターンの基端部、実装面側ランド及び実装面側ランドと接続された実装面配線パターンの先端部にはニッケルメッキ層１０８が形成され、ニッケルメッキ層の上層に金メッキ層１０９が形成されている。
【０００５】
更に、チップ搭載面配線パターン及び実装面配線パターンは、ダイパッド及びランド（単に「ランド」という時には、「チップ搭載面側ランド及び実装面側ランド」を示すものとする。以下、同じ。）の形成領域に開口部１１０が形成されたソルダーレジスト層１１１により被覆されており、この開口部を介して実装面側ランドとはんだボール１１２が電気的に接続されることとなる。
なお、ここではダイパッドの形成領域に開口部を有するソルダーレジスト層が形成された例を挙げて説明を行っているが、ダイパッドの形成領域には必ずしも開口部を有する必要は無く、ランドの形成領域のみに開口部を有するソルダーレジスト層が形成されたとしても構わない。
【０００６】
以下、上記の様に構成された半導体パッケージの製造方法について説明する。
従来の半導体パッケージの製造方法では、先ず、図５（ａ）で示す様に、有機基板のチップ搭載面に半導体チップを搭載するダイパッド１１４、チップ搭載面配線パターン及びチップ搭載面側ランドを形成し、チップ搭載面と反対側の実装面に実装面配線パターン１０７及び実装面側ランドを形成すると共に、有機基材に孔部を形成し、孔部の内壁に銅めっきを行うことでチップ搭載面配線パターンと実装面配線パターンを電気的に接続する。
【０００７】
次に、全面にフォトレジスト１１６を塗布した後に、ダイパッド、チップ搭載面側ランド、チップ搭載面側ランドに接続されたチップ搭載面配線パターンの基端部、実装面側ランド及び実装面側ランドに接続された実装面配線パターンの先端部上のフォトレジストを除去して露出させる。
【０００８】
続いて、ニッケルメッキを施して、露出したダイパッド、チップ搭載面側ランド、チップ搭載面側ランドに接続されたチップ搭載面配線パターンの基端部、実装面側ランド及び実装面側ランドに接続された実装面配線パターンの先端部上にニッケルメッキ層１０８を形成する。その後、金メッキを施して、露出したダイパッド、チップ搭載面側ランド、チップ搭載面側ランドに接続されたチップ搭載面配線パターンの基端部、実装面側ランド及び実装面側ランドに接続された実装面配線パターンの先端部上に形成されたニッケルメッキ層上に金メッキ層１０９を形成する（図５（ｂ）参照。）。
【０００９】
次に、フォトレジストを除去し、全面にソルダーレジストを塗布してソルダーレジスト層１１１を形成した後に、図５（ｃ）で示す様に、ダイパッド及びランド上のソルダーレジスト層を除去して開口部１１０を形成し、ランド上及びダイパッド上の金メッキ層を露出させることによって、上記した半導体パッケージを構成するインターポーザー基板１０２の集合体であり、個片化することによって複数のインターポーザー基板を得ることができるフレーム１１３を得ることができる。
【００１０】
なお、フレームは図４（ｂ）で示す様に、インターポーザー基板の集合体であり個片化することによってインターポーザー基板を得ることができる製品領域Ａと、樹脂封止を行なう際にモールド金型でクランプする製品領域の周辺領域である押さえ領域Ｂとから構成され、押さえ領域には搬送のための搬送孔１２０、位置決めを行なうための認識マーク１２１及び封止樹脂を圧入するためのゲート１２２が形成されると共に、フレームを識別するためのフレーム認識用文字１２３が記されている。
【００１１】
さて、上記の様にして得られたフレームを用いて半導体パッケージを製造するには、マウント材１１７を介してダイパッド上に半導体チップ１０３を固着させ、金細線１０６で半導体チップのチップ電極とチップ搭載面側ランドとを接続する。続いて、フレームをモールド金型１１８内に載置し（図５（ｄ）参照。）、モールド金型内のキャビティ１１９内に封止樹脂を圧入して半導体チップ、金細線、チップ搭載面配線パターン等を封止することによって、図５（ｅ）で示す様な半導体パッケージの結合体１２５を得ることができる。
【００１２】
次に、実装面側ランド上にはんだボールを位置合わせして搭載し、リフロー処理を施すことによってはんだバンプを形成する。その後、図５（ｆ）で示す様に、半導体パッケージの結合体をダイシングすることによって、図４（ａ）で示す様な半導体パッケージを得ることができる。
【００１３】
【特許文献１】特開平１１−１０２９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、フレームをモールド金型でクランプした際に、チップ搭載面配線パターン及び実装面配線パターンを被覆するソルダーレジスト膜厚の製造バラツキに起因して、フレームの押さえ領域とモールド金型との密着性が不充分の場合がある。そして、フレームの押さえ領域とモールド金型の密着性が不充分の場合には、図６（図６（ａ）はフレームの押さえ領域まで封止樹脂がはみ出した状態を説明するための樹脂封止後のフレームの平面図であり、図６（ｂ）はフレーム押さえ領域まで封止樹脂がはみ出した状態を説明するための模式的な断面図である。）で示す様に、モールド金型のキャビティ内に封止樹脂を圧入した際にモールド金型とフレームとの間から封止樹脂がはみ出してしまうことが考えられる。
【００１５】
そして、封止樹脂がはみ出すと、搬送孔が樹脂により埋められたり、認識マークやフレーム認識用文字の認識ができなくなったりし、また、実装面側ランドが汚染されることも考えられる。また、モールド金型とフレームの密着性が更に悪くなり、モールド金型の圧力がフレームに加わらなくなり、封止樹脂の未充填やボイドの発生を招くこととなる。
【００１６】
なお、特開平１１−３１７４７２号公報には、半導体素子を封止する樹脂材料の外形層の直下の領域に、絶縁樹脂（ソルダーレジスト層）から成る突起部を形成することによって樹脂漏れを低減する技術が提案されているが、かかる方法では、新たに絶縁樹脂を塗布する必要があり、回路基板の製造において突起部を形成するための工数が増加し、結果的に回路基板製造歩留りが低下すると共に、コストアップにつながってしまうため対応策としては充分であるとは言えない。
【００１７】
本発明は以上の点に鑑みて創案されたものであって、封止材料のはみ出しを低減することができる回路基板及びその製造方法、並びにこうした回路基板を用いた半導体パッケージの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、本発明に係る回路基板は、半導体素子を搭載する半導体素子搭載部が形成された回路基板本体と、前記半導体素子搭載部に搭載される半導体素子と電気的に接続される配線パターンと、該配線パターンの外部接続領域が露出した状態で同配線パターンを被覆する絶縁層とを備える回路基板において、前記絶縁層は、前記半導体素子搭載部に搭載される半導体素子を封止することにより形成される封止体の外周位置と略同位置に開口部が形成されている。
【００１９】
また、上記の目的を達成するために、本発明に係る回路基板の製造方法は、回路基板本体に、同回路基板本体に搭載される半導体素子と電気的に接続される配線パターンを形成する工程と、該配線パターンを絶縁層で被覆する工程と、該絶縁層のうち、前記配線パターンの外部接続領域及び前記半導体素子搭載部に搭載される半導体素子を封止することにより形成される封止体の外周位置と略同位置に開口部を形成する工程とを備える。
【００２０】
また、上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、回路基板本体に、同回路基板本体に搭載される半導体素子と電気的に接続される配線パターンを形成する工程と、該配線パターンを絶縁層で被覆する工程と、該絶縁層のうち、前記配線パターンの外部接続領域及び前記半導体素子搭載部に搭載される半導体素子を封止することにより形成される封止体の外周位置と略同位置に開口部を形成する工程と、前記回路基板本体に半導体素子を搭載し、前記配線パターンと同半導体素子とを電気的に接続した後に、半導体素子を封止する工程とを備える。
【００２１】
ここで、絶縁層に形成された開口部は、半導体素子を搭載した回路基板を金型内に載置し、金型内のキャビティに封止材料を圧入する際に、金型と回路基板の隙間から封止材料のはみ出しを抑制するダムの役割を果たすものである。
【発明の効果】
【００２２】
上記した本発明の回路基板または上記した回路基板の製造方法により得られた回路基板を用いた半導体パッケージの製造方法、並びに上記した本発明の半導体パッケージの製造方法では、封止材料漏れを抑制することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１（ａ）は本発明を適用した回路基板の一例である半導体装置用フレーム（以下、単にフレームと称する。）を説明するための模式的な断面図であり、図１（ｂ）は本発明を適用した回路基板の一例であるフレームを説明するための模式的な平面図であり、ここで示すフレームは上記した従来のフレームと同様に、インターポーザー基板の集合体であり個片化することによってインターポーザー基板を得ることができる製品領域ａと、樹脂封止を行なう際にモールド金型でクランプする製品領域の周辺領域である押さえ領域ｂとから構成されている。なお、搬送孔、認識マーク及びゲートが形成されている点、フレーム認識用文字が記されている点についても上記した従来のフレームと同様である。
【００２４】
上記したフレーム１は、有機基板２のチップ搭載面に半導体チップを搭載するダイパッド３と、ダイパッドに搭載した半導体チップの外部端子と金細線でワイヤーボンディングされるチップ搭載面側外部端子（チップ搭載面側ランド）と、チップ搭載面側ランドに基端部が接続されたチップ搭載面配線パターン５が形成されている。
【００２５】
また、有機基板の実装面（実装基板と対面する面でありチップ搭載面と反対側の面）には、チップ搭載面配線パターンとフレームを貫通して接続された実装面配線パターン６と、実装面配線パターンの先端部と接続された実装面側外部端子（実装面側ランド）が形成されている。
【００２６】
更に、ダイパッド、チップ搭載面側ランド、チップ搭載面側ランドと接続するチップ搭載面配線パターンの基端部、実装面側ランド、実装面側ランドと接続する実装面配線パターンの先端部にはニッケルメッキ層８が形成され、ニッケルメッキ層の上層に金メッキ層９が形成されている。
【００２７】
また、チップ搭載面配線パターン及び実装面配線パターンは、チップ搭載面側ランドの形成領域及び実装面側ランドの形成領域に第１の開口部１０が形成されると共に、チップ搭載面側の押さえ領域の最も内側領域に第２の開口部１１が形成されたソルダーレジスト層１２により被覆されている。
なお、チップ搭載面側の押さえ領域の最も内側領域とは、フレームをモールド金型でクランプして樹脂封止を行なう際にモールド金型でクランプされる最も内側領域であり、樹脂材料により樹脂封止を行なうことで得られる半導体パッケージの結合体（封止体）の外周位置に対応する領域である。
【００２８】
以下、上記の様に構成されたフレームの製造方法及び上記の様に構成されたフレームを用いて半導体パッケージを製造する方法について説明する。即ち、本発明を適用した回路基板の製造方法の一例及び本発明を適用した半導体パッケージの製造方法の一例について説明を行う。
【００２９】
本発明を適用した回路基板の製造方法の一例では、先ず、有機基板の両面に銅箔を貼り合わせ、搬送孔（図示せず）と認識マークをそれぞれ形成した後に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて銅箔のパターニングを行なって、ダイパッド、チップ搭載面側ランド、チップ搭載面配線パターン、実装面側ランド及び実装面配線パターンを形成する。更に、有機基板にドリル等を用いて孔部を形成し、孔部の内壁に銅めっきを行うことでチップ搭載面配線パターンと実装面配線パターンを電気的に接続する（図２（ａ）参照。）。
【００３０】
次に、フレーム全面にフォトレジスト１３を塗布した後に、ダイパッド、チップ搭載面側ランド、チップ搭載面側ランドと接続するチップ搭載面配線パターンの基端部、実装面側ランド及び実装面側ランドと接続する実装面配線パターンの先端部上のフォトレジストを除去して露出させる。
【００３１】
続いて、ニッケルメッキを施して、露出したダイパッド、チップ搭載面側ランド、チップ搭載面側ランドと接続するチップ搭載面配線パターンの基端部、実装面側ランド及び実装面側ランドと接続する実装面配線パターンの先端部上にニッケルメッキ層８を形成する。その後、金メッキを施して、露出したダイパッド、チップ搭載面側ランド、チップ搭載面側ランドと接続するチップ搭載面配線パターンの基端部、実装面側ランド及び実装面側ランドと接続する実装面配線パターンの先端部上に形成されたニッケルメッキ層上に金メッキ層９を形成する（図２（ｂ）参照。）。
【００３２】
次に、フォトレジストを除去し、全面にソルダーレジストを塗布してソルダーレジスト層１２を形成した後に、図２（ｃ）で示す様に、ダイパッド及びランド上のソルダーレジストを除去して第１の開口部を形成すると共に、押さえ領域の最も内側領域上のソルダーレジストを除去して第２の開口部を形成し、チップ搭載面側ランド及び実装面側ランド上の金メッキ層を露出させると共に、押さえ領域の最も内側領域の有機基板を露出させることによって、図１に示す様なフレームを得ることができる。
【００３３】
次に、マウント材１５を介してダイパッド上に半導体チップ１６を固着させ、金細線１７で半導体チップのチップ電極とチップ搭載面側ランドとを接続する。続いて、フレームをモールド金型１８内に載置し（図２（ｄ）参照。）、モールド金型内のキャビティ１９内に例えばエポキシ樹脂等の封止樹脂を圧入して半導体チップ、金細線、チップ搭載面配線パターン、チップ搭載面側ランド等を封止することによって、図２（ｅ）で示す様な半導体パッケージの結合体２０を得ることができる。
【００３４】
次に、実装面側ランド上にはんだボールを位置合わせして搭載し、リフロー処理を施すことによってはんだバンプを形成する。その後、図２（ｆ）で示す様に、半導体パッケージの結合体をダイシングすることによって、半導体パッケージを得ることができる。
【００３５】
上記した本発明を適用した半導体パッケージの製造方法では、第２の開口部がダムとしての役割を果たすために、第２の開口部で封止樹脂の流れが止まり、封止樹脂を圧入する際に封止樹脂のはみ出しを抑制することができる。
そして、封止樹脂のはみ出しを抑制することにより、認識マークやフレーム認識用文字が封止樹脂により汚染されることや、搬送孔が封止樹脂により埋められることがなくなると共に、モールド金型とフレームとの密着性も良くなるためにモールド金型の圧力が正常にフレームに加わることとなり、封止樹脂の未充填やボイドの発生を低減することができる。
【００３６】
更に、本発明を適用した半導体パッケージの製造方法では、ソルダーレジストに第２の開口部を形成するのみで封止樹脂のはみ出しを抑制することができ、ソルダーレジストに第１の開口部を形成する際に同時に第２の開口部をも形成することができることを考慮すると、従来の半導体パッケージの製造方法に特段の工程の追加を必要としない。
【００３７】
また、一般にモールド金型には封止樹脂の流れを良くするための空気孔であるエアベント２１が設けられ、金型によって形成されるキャビティと外部とが接続されているのであるが（図３（ａ）参照。）、本発明を適用した半導体パッケージの製造方法においては、ソルダーレジストに形成した第２の開口部が仮想的なエアベントの役割を果たすことができるために（図３（ｂ）参照。）、樹脂封止時におけるキャビティ内の空気の抜けが良くなり、封止樹脂の流動性が向上するために、ボイド発生を低減することができる。なお、通常量の封止樹脂を流し込んだ際に漏れるであろう封止樹脂の量を第２の開口部で収容することができる様に第２の開口部の大きさを調整することによって、エアベントまで封止樹脂が流れ込むことはない。
【００３８】
なお、本実施例では、複数の半導体チップを同時に樹脂封止して半導体パッケージの結合体を得た後にダイシングを行う方法を例に挙げて説明を行ったが、必ずしも複数の半導体チップを同時に樹脂封止する必要はなく、単一の半導体チップのみを樹脂封止することによって半導体パッケージを製造しても構わない。
【００３９】
また、本実施例では、有機基板を例に挙げて説明を行ったが、必ずしも、有機基板だけとは限らず、フレキ基板など、ソルダーレジストでなく、カバーフィルムを用いる基板については、カバーフィルム開口でも適用できる。
更に、本実施例では、ニッケルメッキ、金メッキ後にレジスト形成をおこなって説明をしているが、必ずしもニッケルメッキ、金メッキ後にレジスト形成を行う必要はなく、ソルダーレジスト形成後にニッケルメッキ、金メッキを行っても構わない。
【図面の簡単な説明】
【００４０】
【図１】本発明を適用した回路基板及び本発明を適用した半導体パッケージの製造方法により得られる半導体パッケージを説明するための模式図である。
【図２】本発明を適用した半導体パッケージの製造方法を説明するための模試的な断面図である。
【図３】モールド金型のエアベントを説明するための模式的な断面図である。
【図４】従来の半導体パッケージ及びフレームを説明するための模式図である。
【図５】従来の半導体パッケージの製造方法を説明するための模式図である。
【図６】樹脂材料のはみ出しを説明するための模式図である。
【符号の説明】
【００４１】
１    フレーム
２    有機基板
３    ダイパッド
５    チップ搭載面配線パターン
６    実装面配線パターン
８    ニッケルメッキ層
９    金メッキ層
１０    第１の開口部
１１    第２の開口部
１２    ソルダーレジスト層
１３    フォトレジスト
１５    マウント材
１６    半導体チップ
１７    金細線
１８    モールド金型
１９    キャビティ
２０    半導体パッケージの結合体
２１    エアベント
２２    はんだボール
【図１】
2006351607.tif 000003
【図２】
2006351607.tif 000004
【図３】
2006351607.tif 000005
【図４】
2006351607.tif 000006
【図５】
2006351607.tif 000007
【図６】
2006351607.tif 000008