(57)【要約】【課題】  増幅器の制御回路及び増幅器の制御方法を提供する。【解決手段】  入力信号に応答して出力信号を発生させるデコーダ（またはマルチプレクサ）、デコーダ（またはマルチプレクサ）の出力信号の状態変化回数を計数し、所定のビットで構成された制御信号を出力するカウンタ、及びカウンタの出力端に接続される少なくとも一つの増幅器を備え、少なくとも一つの増幅器の電流駆動能力は制御信号に応答して制御される増幅器の制御回路。また、増幅器によって行われる増幅器の制御方法。これにより、駆動されるチャンネルの数によって増幅器の電流駆動能力を制御できる。【選択図】  図１
2006042363.tif 000002
【特許請求の範囲】
【請求項１】
増幅器の制御回路において、
入力信号に応答して一つの出力信号を発生させる選択回路と、
前記選択回路の出力信号に応答して制御信号を出力するカウンタと、
前記カウンタの出力端に接続される少なくとも一つの増幅器と
を備え、
前記少なくとも一つの増幅器の電流駆動能力は、前記制御信号に応答して制御されることを特徴とする増幅器の制御回路。
【請求項２】
前記選択回路は、デコーダまたはマルチプレクサであることを特徴とする請求項１に記載の増幅器の制御回路。
【請求項３】
前記増幅器の制御回路は、前記選択回路をリセットさせるための第１リセット信号を発生させるリセット信号発生回路をさらに備えることを特徴とする請求項１に記載の増幅器の制御回路。
【請求項４】
前記リセット信号発生回路は、前記カウンタをリセットさせるための第２リセット信号をさらに発生させることを特徴とする請求項３に記載の増幅器の制御回路。
【請求項５】
前記カウンタがＮビットカウンタである場合、前記制御信号は、前記ＮビットのＭＳＢを含む上位ビットで構成されることを特徴とする請求項１に記載の増幅器の制御回路。
【請求項６】
前記カウンタは、前記選択回路の出力信号の状態変化に基づいて前記制御信号を発生させることを特徴とする請求項１に記載の増幅器の制御回路。
【請求項７】
前記増幅器の制御回路は入力データを受信し、受信した入力データを所定ビットシフトさせて、前記入力信号を発生させるためのシフトレジスターブロックをさらに備えることを特徴とする請求項１に記載の増幅器の制御回路。
【請求項８】
前記増幅器の制御回路は、前記選択回路の出力信号に応答して前記少なくとも一つの増幅器のオン／オフを制御する無負荷検出器をさらに備えることを特徴とする請求項１に記載の増幅器の制御回路。
【請求項９】
増幅器の制御回路において、
複数個の選択回路と、
複数個のカウンタと、
複数個の増幅器と、を備え、
前記複数個の選択回路それぞれは、入力信号に応答して出力信号を発生させ、
前記複数個のカウンタそれぞれは、対応する前記選択回路の出力信号の状態変化に応答して第１制御信号を出力し、
前記複数個の増幅器それぞれの電流駆動能力は、対応する前記カウンタから出力された前記制御信号に応答して制御されることを特徴とする増幅器の制御回路。
【請求項１０】
前記増幅器の制御回路は、
複数個の無負荷検出器をさらに備え、
前記複数個の無負荷検出器それぞれは、対応する選択回路の出力信号に応答して、前記複数個の増幅器のうち対応する少なくとも一つの増幅器のオン／オフを制御することを特徴とする請求項９に記載の増幅器の制御回路。
【請求項１１】
前記複数個の増幅器それぞれは、対応する階調電圧を受信することを特徴とする請求項９に記載の増幅器の制御回路。
【請求項１２】
増幅器の制御方法において、
選択回路が入力信号に応答して出力信号を発生させるステップと、
カウンタが前記選択回路の出力信号の状態変化回数を計数し、その結果による制御信号を出力するステップと、
少なくとも一つの増幅器の電流駆動能力が、前記制御信号に応答して調節されるステップと、
を備えることを特徴とする増幅器の制御方法。
【請求項１３】
前記制御信号は、前記カウンタによって計数された状態変化回数を表すデータのＭＳＢを含む所定のビットで構成されることを特徴とする請求項１２に記載の増幅器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の制御回路及び制御方法に係り、より詳細には、駆動するチャンネルの数によってＴＦＴ−ＬＣＤドライバに使われる増幅器を制御するための増幅器の制御回路及び増幅器の制御方法に関する。
【背景技術】
【０００２】
ＴＦＴ−ＬＣＤドライバで使われるガンマ駆動方式とは、１階調（ｇｒａｙ−ｓｃａｌｅ）ごとに、またはそれ以上の階調ごとに一つの増幅器（以下、ガンマ増幅器という）を使用してディスプレイデータを駆動する方式をいう。すなわち、ガンマ駆動方式は、多チャンネル−１増幅方式と言える。
【０００３】
これに対し、１チャンネル−１増幅方式とは、一つのチャンネルごとに一つの増幅器を使用するディスプレイデータを駆動する方式をいう。
したがって、前記ガンマ駆動方式を使用するＴＦＴ−ＬＣＤドライバで消耗される電流の量は、前記１チャンネル−１増幅方式を使用するＴＦＴ−ＬＣＤドライバで消耗される電流の量より少ないという長所がある。
【０００４】
ガンマ増幅器を設計する場合、一般的に前記ガンマ増幅器は、前記ガンマ増幅器に接続されたあらゆるデータライン（これを、チャンネルまたは負荷ともいう）を駆動して初めて条件に合せて設計される。
【０００５】
しかし、ガンマ増幅器が一つのチャンネルを駆動しようとする場合にも、前記ガンマ増幅器は、一つの階調またはそれ以上の階調に相応するあらゆるチャンネルを駆動せねばならない。したがって、前記ガンマ増幅器は、一つのチャンネルを駆動する場合やあらゆるチャンネルを駆動する場合を問わず、同じ量の駆動電流を消耗するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的な課題は、駆動しようとするチャンネルの数によって増幅器の駆動電流を制御できる増幅器の制御回路及び制御方法を提供することである。
【課題を解決するための手段】
【０００７】
前記技術的課題を達成するための増幅器の制御回路は、入力信号に応答して一つの出力信号を発生させる選択回路と、前記選択回路の出力信号に応答して制御信号を出力するカウンタと、前記カウンタの出力端に接続される少なくとも一つの増幅器と、を備え、前記少なくとも一つの増幅器の電流駆動能力は、前記制御信号に応答して制御される。前記選択回路は、デコーダまたはマルチプレクサである。
【０００８】
前記増幅器の制御回路は、前記選択回路をリセットさせるための第１リセット信号を発生させるリセット信号発生回路をさらに備え、前記リセット信号発生回路は、前記カウンタをリセットさせるための第２リセット信号をさらに発生させる。
【０００９】
前記カウンタがＮビットカウンタである場合、前記制御信号は、前記ＮビットのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）を備える上位ビットで構成される。前記カウンタは、前記選択回路の出力信号の状態変化に基づいて前記制御信号を発生させる。
【００１０】
前記増幅器の制御回路は入力データを受信し、受信した入力データを所定ビットシフトさせて、前記入力信号を発生させるためのシフトレジスターブロックをさらに備える。
【００１１】
前記増幅器の制御回路は、前記選択回路の出力信号に応答して前記少なくとも一つの増幅器のオン／オフを制御する無負荷検出器をさらに備える。
【００１２】
前記技術的課題を達成するための増幅器の制御回路は、複数個の選択回路と、複数個のカウンタと、複数個の増幅器と、を備え、前記複数個の選択回路それぞれは、入力信号に応答して出力信号を発生させ、前記複数個のカウンタそれぞれは、対応する前記選択回路の出力信号の状態変化に応答して第１制御信号を出力し、前記複数個の増幅器それぞれの電流駆動能力は、対応する前記カウンタから出力された前記制御信号に応答して制御される。
【００１３】
前記増幅器の制御回路は、複数個の無負荷検出器をさらに備え、前記複数個の無負荷検出器それぞれは、対応する選択回路の出力信号に応答して、前記複数個の増幅器のうち対応する少なくとも一つの増幅器のオン／オフを制御する。前記複数個の増幅器それぞれは、対応する階調電圧を受信する。
【００１４】
前記技術的課題を達成するための増幅器の制御方法は、選択回路が入力信号に応答して出力信号を発生させるステップと、カウンタが前記選択回路の出力信号の状態変化回数を計数し、その結果による制御信号を出力するステップと、少なくとも一つの増幅器の電流駆動能力が、前記制御信号に応答して調節されるステップと、を備える。前記制御信号は、前記カウンタによって計数された状態変化回数を表すデータのＭＳＢを含む所定のビットで構成される。
【発明の効果】
【００１５】
本発明による増幅器の制御回路及び増幅器の制御方法は、駆動されるチャンネルの数によって増幅器の電流駆動能力を制御できる。
【発明を実施するための最良の形態】
【００１６】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【００１７】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００１８】
図１は、本発明の実施形態による増幅器の制御回路を備えるシステムのブロック図である。図１を参照すれば、前記システム１００は、ＴＦＴ−ＬＣＤドライバ、特にソースドライバの一例として具現される。前記システム１００は、モバイルに使われうる。前記システム１００は、階調電圧発生器１１０、増幅器の制御回路２００、ラッチ回路２６０、極性制御回路２７０、及び出力選択器２８０を備える。
【００１９】
前記階調電圧発生器１１０は、複数の階調電圧（例えば、６４個）を生成し、生成された階調電圧をガンマ増幅器ブロック２５０に出力する。
【００２０】
前記増幅器の制御回路２００は、駆動するチャンネルの数を感知（または計数）し、その結果によって、各ガンマ増幅器の電流駆動能力を制御する。
【００２１】
前記ラッチ回路２６０は、ラッチクロック信号ＬＡＴ＿ＣＬＫに応答して、ロジック回路２１０から１８ビット（６ビット（階調データ＊３（各Ｒ、Ｇ、Ｂ色））単位で受信してラッチする。
【００２２】
前記極性制御回路２７０は、極性反転信号Ｍに応答してディスプレイデータの極性を制御する。例えば、前記極性制御信号Ｍが０（またはロー）である場合、前記極性制御回路２７０は、ラッチ回路２６０から出力されたディスプレイデータをそのまま出力選択器２８０に伝送する。しかし、前記極性制御信号Ｍが１（またはハイ）である場合、前記極性制御回路２７０は、前記ラッチ回路２６０から出力されたディスプレイデータを受信し、受信されたディスプレイデータの極性を反転させ、反転されたディスプレイデータを出力選択器２８０に伝送する。前記出力選択器２８０は、前記極性制御回路２７０から出力されたディスプレイデータに基づいて、ガンマ増幅器ブロック２１０から出力された階調電圧のうちいずれか一つを選択し、前記ディスプレイデータに相応するアナログデータ電圧を発生させ、前記発生したアナログデータ電圧をバッファリングした後、ＬＣＤパネルのデータラインＳ１ないしＳＱに出力する。
【００２３】
すなわち、前記出力選択器２８０は、前記データラインＳ１ないしＳＱを駆動する。したがって、前述した前記出力選択器２８０は、ＤＡＣ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）の機能及び出力バッファの機能を持つ。図２は、本発明の一実施形態による増幅器の制御回路のブロック図である。図１及び図２を参照すれば、増幅器の制御回路２００は、ロジック回路２１０、制御回路２３０、及びガンマ増幅器ブロック２５０を備える。
【００２４】
前記ロジック回路２１０は、シフトレジスターブロック２１１及びリセット信号発生回路２１３を備える。
【００２５】
前記シフトレジスターブロック２１１は、直列に接続された複数個のシフトレジスタ（図示せず）を備える。前記シフトレジスターブロック２１１は、Ｘ（Ｘは自然数）ビット直列ディスプレイデータＤＳＤを受信し、受信されたＸビット直列ディスプレイデータＤＳＤを、クロック信号ＣＬＫに応答して所定のビットずつ左側または右側にシフトさせ、シフトされたＫ（Ｋは自然数）ビットデータＳＤを出力する。
【００２６】
前記制御信号発生回路２１３は、クロック信号ＣＬＫ及び／または前記直列ディスプレイデータＤＳＤに基づいて、複数のリセット信号ＲＳＴ１及びＲＳＴ２を発生させる。リセット信号ＲＳＴ１は、複数個の選択回路２３０１ないし２３０ｎそれぞれをリセットさせるためのパルス形態の信号であり、前記リセット信号ＲＳＴ１は、前記シフトされたＫビットデータＳＤが前記複数個の選択回路２３０１ないし２３０ｎに入力される前に発生することが望ましい。
【００２７】
リセット信号ＲＳＴ２は、複数個のカウンタ２４０１ないし２４０ｎそれぞれをリセットさせるためのパルス形態の信号であり、前記リセット信号ＲＳＴ２は、水平同期信号に同期されることが望ましい。前記制御回路２３０は、複数個の選択回路２３０１ないし２３０ｎ及び複数個のカウンタ２４０１ないし２４０ｎを備える。ここで、ｎは自然数である。前記複数個の選択回路２３０１ないし２３０ｎそれぞれは、デコーダまたはマルチプレクサで具現できる。
【００２８】
前記複数個の選択回路２３０１ないし２３０ｎそれぞれは、シフトレジスターブロック２１１から出力されるシフトされたＫ（例えば、Ｋ＝６）ビットデータＳＤに基づいて活性化（ハイまたは１）された出力信号を、対応するカウンタ２３０１ないし２３０ｎに出力する。前記複数個のカウンタ２４０１ないし２４０ｎそれぞれは、Ｎビットカウンタで具現でき、対応する選択回路２３０１ないし２３０ｎの出力信号の状態変化を計数し、対応する制御信号ＡＣＳ０ないしＡＣＳｎを対応する増幅器２５０１ないし２５０ｎに出力する。
【００２９】
前記複数個のカウンタ２４０１ないし２４０ｎそれぞれのビット数は、チャンネルの数によって変わる。前記ビット数９が表す数２９は、チャンネルの数と同じか、または大きいことが望ましい。
【００３０】
各制御信号ＡＣＳ０ないしＡＣＳｎは、各Ｎビットカウンタ２４０１ないし２４０ｎのＭＳＢを含む上位ビットで表現できる。
【００３１】
前記ガンマ増幅器ブロック２５０は、複数の増幅器２５０１ないし２５０ｎ（ｎは自然数）を備え、前記複数の増幅器２５０１ないし２５０ｎそれぞれは、階調電圧発生器１１０から出力された複数の階調電圧のうちいずれか一つの階調電圧と対応するカウンタ２４０１ないし２４０ｎから出力された制御信号ＡＣＳ０ないしＡＣＳｎに基づいて、自身の電流駆動能力を制御する。
【００３２】
したがって、前記複数の増幅器２５０１ないし２５０ｎ（ｎは自然数）それぞれは、前記制御信号ＡＣＳ０ないしＡＣＳｎに基づいて複数個のデータライン（またはチャンネル）を駆動できる。
【００３３】
図１と図２、及び次のような仮定に基づいて本発明による増幅器の制御回路の動作を詳細に説明すれば、次の通りである。前記シフトレジスターブロック２１１は、１８ビット直列データＤＳＤを受信してシフトされた６ビットデータＳＤを出力し、選択回路２３０１は、シフトされた６ビットデータ（ＳＤ＝００００００）に基づいて活性化（ハイまたは１）され、リセット信号ＲＳＴ１に応答して非活性化（ローまたは０）され、選択回路２３０２は、シフトされた６ビットデータ（ＳＤ＝０００００１）に基づいて活性化され、前記リセット信号ＲＳＴ１に応答して非活性化され、選択回路２３０ｎは、シフトされた６ビットデータ（ＳＤ＝１１１１１１）に基づいて活性化され、前記リセット信号ＲＳＴ１に応答して非活性化される。各選択回路２３０１ないし２３０ｎは、６：１マルチプレクサで具現される。
【００３４】
データラインＳ１ないしＳＱが３９６個（すなわち、３９６個のチャンネル（または負荷））である場合、前記複数個のカウンタ２４０１ないし２４０ｎそれぞれは、９ビットカウンタで具現される。したがって、各カウンタ２４０１ないし２４０ｎに保存されるデータは、０００００００００〜１１０００１１００である。また、各制御信号ＡＣＳ０ないしＡＣＳｎは、９ビットカウンタに保存されたデータのＭＳＢを含む上位２ビットで表現される。水平同期信号の一周期の間、シフトレジスターブロック２１１がＳＤ＝００００００２を１０回出力する場合、選択回路２３０１の出力信号は１０回活性化される。したがって、カウンタ２４０１は００００１０１０を保存し、制御信号ＡＣＳ０として上位２桁（００）を増幅器２５０１に出力する。前記増幅器２５０１は、前記制御信号（ＡＣＳ０＝００）に基づいて自身の電流駆動能力を制御し、制御された電流駆動能力に相応する信号Ｇ１を出力選択器２８０に出力する。前記信号Ｇ１は、対応する複数個のチャンネルを駆動できる。
【００３５】
また、水平同期信号の一周期の間、シフトレジスターブロック２１１がＳＤ＝０００００１を１２８回出力する場合、選択回路２３０２の出力信号は１２８回活性化される。したがって、カウンタ２４０１は０１０００００００を保存し、制御信号ＡＣＳ１として上位２桁（０１）を増幅器２５０２に出力する。前記増幅器２５０２は、前記制御信号（ＡＣＳ１＝０１）に基づいて自身の電流駆動能力を制御し、制御された電流駆動能力に相応する信号Ｇ２を出力選択器２８０に出力する。前記信号Ｇ２は、対応する複数個のチャンネルを駆動できる。
【００３６】
そして、水平同期信号の一周期の間、シフトレジスターブロック２１１がＳＤ＝１１１１１１を２５６回出力する場合、選択回路２３０１の出力信号は２５６回活性化される。したがって、カウンタ２４０１は１００００００００を保存し、制御信号ＡＣＳ６３として上位２桁（１０）を増幅器２５０２に出力する。前記増幅器２５０ｎは、前記制御信号（ＡＣＳ６３＝１０）に基づいて自身の電流駆動能力を制御し、制御された電流駆動能力に相応する信号Ｇ６３を出力選択器２８０に出力する。前記信号Ｇ６３は、対応する複数個のチャンネルを駆動できる。
【００３７】
すなわち、前記複数個の選択回路２３０１ないし２３０ｎそれぞれの活性化回数は、対応する６ビットデータＳＤに基づいて決定される。
【００３８】
したがって、前記複数個の９ビットカウンタ２４０１ないし２４０ｎそれぞれは、対応する選択回路２３０１ないし２３０ｎから出力された信号の活性化回数を計数し、その計数結果を表すデータを保存し、保存されたデータのＭＳＢを含む２ビットで構成された各制御信号ＡＣＳ０ないしＡＣＳｎを、対応する増幅器２５０１ないし２５０ｎに出力する。
【００３９】
すなわち、前記複数個の９ビットカウンタ２４０１ないし２４０ｎそれぞれは、駆動するチャンネルの数０個ないし３９６個を計数し、計数されたチャンネルの数に相応する制御信号ＡＣＳ０ないしＡＣＳｎを、対応する増幅器に出力する。したがって、各増幅器２５０１ないし２５０ｎは、対応する各制御信号ＡＣＳ０ないしＡＣＳｎに基づいて自身の電流駆動能力を制御する。表１は、各制御信号ＡＣＳ０ないしＡＣＳｎによる各増幅器２５０１ないし２０５ｎの電流駆動能力を表す。
【００４０】
【表１】
2006042363.tif 000003
【００４１】
したがって、各増幅器２５０１ないし２５０ｎの電流駆動能力をさらに細密に調節しようとする場合、各制御信号ＡＣＳ０ないしＡＣＳｎのビット数を増加させればよい。
図３は、本発明の他の実施形態による増幅器の制御回路のブロック図である。図３の増幅器の制御回路２００は、複数個の選択回路３００１ないし３００Ｌ、複数個のカウンタ３１０１ないし３１０Ｌ、及び複数個のガンマ増幅器２５０１ないし２５０ｎを備える。ここで、Ｌは自然数である。各選択回路３００１ないし３００Ｌは、シフトされたＫ（Ｋは自然数）ビットデータＳＤのＭＳＢを含む上位３ビットデータに応答して、一つの出力信号を発生させる。図３の各選択回路３００１ないし３００Ｌは、３：１マルチプレクサで具現される。
【００４２】
各カウンタ３１０１ないし３１０Ｌの出力端は、８個の増幅器それぞれの入力端に接続される。
【００４３】
選択回路３００１の出力信号は０００ＸＸＸに応答して活性化され、リセット信号ＲＳＴ１に応答して非活性化され、選択回路３００２の出力信号は００１ＸＸＸに応答して活性化され、リセット信号ＲＳＴ１に応答して非活性化され、選択回路３００Ｌの出力信号は１１１ＸＸＸに応答して活性化され、リセット信号ＲＳＴ１に応答して非活性化される。
【００４４】
したがって、カウンタ３１０１は、選択回路３００１の出力信号の活性化される回数を計数し、その計数結果による制御信号ＡＣＳ０を、複数個の増幅回路２５０１ないし２５０８に出力する。前記複数個の増幅器２５０１ないし２５０８それぞれは、制御信号ＡＣＳ０に応答して自身の電流駆動能力を制御し、それに相応する各信号Ｇ１ないしＧ８を出力選択器２８０に出力する。したがって、出力選択器２８０は、対応する信号Ｇ１ないしＧ８と極性制御回路２７０から出力されたディスプレイデータとに応答して、少なくとも一つのチャンネルＳ１ないしＳＱを駆動する。
【００４５】
図４は、本発明のさらに他の実施形態による増幅器の制御回路のブロック図である。図４を参照すれば、制御回路２３０は、複数個の選択回路２３０１ないし２３０ｎ、複数個の無負荷検出器３４０１ないし３４０ｎ、及び複数個のカウンタ３１０１ないし３１０Ｌを備える。前記複数個の無負荷検出器３４０１ないし３４０ｎそれぞれは、対応する選択回路２３０１ないし２３０ｎの出力信号の変化を検出し、その検出結果を対応する増幅器２５０１ないし２５０ｎ’に出力する。したがって、各増幅器２５０１ないし２５０ｎ’は、前記検出結果に応答してオフされるので、前記各増幅器２５０１ないし２５０ｎ’は、無駄に消費される電流をかなり減らしうる効果がある。
【００４６】
例えば、水平動期信号の一周期の間、シフトされたＫ（Ｋ＝６）ビットデータ（ＳＤ＝００００００）が一度も入力されない場合、選択回路２３０１の出力信号は、非活性化を維持する。したがって、無負荷検出器３４０１は、前記選択回路２３０１の出力信号に応答して、増幅器２５０１の動作をオフさせるための制御信号を前記増幅器２５０１に出力するので、前記増幅器２５０１は、前記制御信号に応答してディセーブルされる。しかし、前記水平動期信号の一周期の間、シフトされたＫ（Ｋ＝６）ビットデータ（ＳＤ＝００００００）が一度でも入力される場合、前記選択回路２３０１の出力信号は、前記データ（ＳＤ＝００００００）の入力回数ほど活性化と非活性化とを反復する。
【００４７】
したがって、カウンタ３１０１は、前記データ（ＳＤ＝００００００）の入力回数によって００、０１、１０、及び１１のうちいずれか一つを持つ制御信号ＡＣＳ０を、複数個の増幅器２５０１ないし２５０８’に出力する。したがって、複数個の増幅器２５０１ないし２５０８’それぞれは、前記制御信号ＡＣＳ０に応答して自身の電流駆動能力を調節し、その調節結果による信号Ｇ１ないしＧ８を出力選択器２８０に出力する。本発明は、図面に図示された一実施形態を参考と説明されたが、これは例示的なものに過ぎず、当業者ならばそれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００４８】
本発明による増幅器の制御回路及び増幅器の制御方法は、ＴＦＴ−ＬＣＤドライバ関連の技術分野に利用できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態による増幅器の制御回路を備えるシステムのブロック図である。
【図２】本発明の一実施形態による増幅器の制御回路のブロック図である。
【図３】本発明の他の実施形態による増幅器の制御回路のブロック図である。
【図４】本発明のさらに他の実施形態による増幅器の制御回路のブロック図である。
【符号の説明】
【００５０】
１００  システム
１１０  階調電圧発生器
２００  増幅器の制御回路
２１０  ロジック回路
２１１  シフトレジスターブロック
２１３  リセット信号発生回路
２３０  制御回路
２３０１〜２３０ｎ  選択回路
２４０１〜２４０ｎ  カウンタ
２５０１〜２５０ｎ  増幅器
２５０  ガンマ増幅器ブロック
２６０  ラッチ回路
２７０  極性制御回路
２８０  出力選択器
【図１】
2006042363.tif 000004
【図２】
2006042363.tif 000005
【図３】
2006042363.tif 000006
【図４】
2006042363.tif 000007