(57)【要約】【課題】基板上に形成された電極と半導体チップのバンプを、導電性粒子を含有する接着剤を用いて接続する半導体チップの実装方法の信頼性を向上する。【解決手段】基板６上の電極７に、導電性粒子８を保持する穴（凹部）７１を設ける。【選択図】図３
2006134929.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された電極と半導体チップのバンプを、導電性粒子を含有する接着剤を用いて接続する半導体チップの実装方法において、
前記電極に前記導電性粒子を保持する凹部を設けたことを特徴とする半導体チップの実装方法。
【請求項２】
前記凹部を複数個設け、各凹部の開口面の最も短い寸法を、前記粒子の直径より小さく設定する請求項１記載の実装方法。
【請求項３】
前記凹部の開口面を、前記粒子の直径より狭い幅の帯状に形成する請求項１記載の実装方法。
【請求項４】
基板上に形成された電極と半導体チップのバンプが、導電性粒子を含有する接着剤を用いて接続されている実装基板において、
前記電極に凹部が形成され、この凹部に保持された前記導電性粒子が前記バンプと接触していることを特徴とする実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップの実装方法およびこの方法で得られた実装基板に関する。
【背景技術】
【０００２】
従来より、半導体チップの実装方法として、基板上に形成された電極と半導体チップのバンプを、導電性粒子を含有する接着剤を用いて接続する方法がある。例えば、液晶パネルに駆動用のＩＣチップを実装する際には、ＩＣチップにバンプを形成し、液晶パネルの電極面上に、接着剤層中に微細な導電性粒子を含有するテープ状接着剤を置き、その上にＩＣチップを置いて押圧する方法が採用されている。この方法では、テープ状接着剤中の導電性粒子を、上下が潰れた状態でバンプと電極の両方に接触させることで、電極とバンプを導電性粒子で電気的に接続している。
【０００３】
ＩＣチップにバンプを形成する方法としては、先ず、ＩＣチップのバンプ形成面にパシベーション膜を設けて、このパシベーション膜の各端子電極上を開口する。次に、バリアメタル層を設けた後に、フォトレジスト膜を形成してパターニングを行うことにより、バンプ形成部分が開口されたレジストパターンを形成する。次に、電解メッキ法によりレジスト開口部に金属層（バンプ）を形成する。
【０００４】
図９は、この方法でバンプが形成されたＩＣチップを示す部分断面図であり、符号「１」はＩＣチップを、「２」は端子電極を、「３」はパシベーション膜を、「４」はバリアメタル層を、「５」はバンプを示す。この方法では、図に示すように、パシベーション膜３の開口によって生じる段差に起因して、バンプ５の上面に凹部５１が形成される。この凹部５１の凹み寸法が導電性粒子の直径と同等程度であると、凹部５１に入った導電性粒子が十分に潰れずに、導通に寄与する導電性粒子が不足する場合がある。
【０００５】
この問題を解決する方法として、下記の特許文献１には、パシベーション膜の開口面積を極力小さくして、バンプの上面に形成される凹部の開口面積を極力小さくすることにより、バンプ上の導通に寄与する導電粒子数を増やし、信頼性の高い実装を行うことが記載されている。
【特許文献１】特開平１１−３１６９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、基板上に形成された電極と半導体チップのバンプを、導電性粒子を含有する接着剤を用いて接続する半導体チップの実装方法において、特許文献１とは異なる方法でバンプ上の導通に寄与する導電粒子数を増やして、信頼性の高い実装が行えるようにすることを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、基板上に形成された電極と半導体チップのバンプを、導電性粒子を含有する接着剤を用いて接続する半導体チップの実装方法において、前記電極に前記導電性粒子を保持する凹部を設けたことを特徴とする半導体チップの実装方法を提供する。
本発明の方法によれば、基板上に形成された電極の凹部で導電性粒子が保持されるため、このような凹部を設けない場合と比較して、バンプ上の導通に寄与する導電粒子数が増える。よって、基板上に形成された電極と半導体チップのバンプを、導電性粒子を含有する接着剤を用いて接続する半導体チップの実装方法の信頼性を向上できる。
【０００８】
本発明の実装方法においては、前記凹部を複数個設け、各凹部の開口面の最も短い寸法（開口面が長方形であれば短辺の寸法、楕円であれば短軸の寸法、円であれば直径）を、前記粒子の直径（粒子を球に見做した場合の球の直径）より小さく設定することが好ましい。
本発明の実装方法においては、前記凹部の開口面を、前記粒子の直径より狭い幅の帯状に形成することが好ましい。
【０００９】
本発明はまた、基板上に形成された電極と半導体チップのバンプが、導電性粒子を含有する接着剤を用いて接続されている実装基板において、前記電極に凹部が形成され、この凹部に保持された前記導電性粒子が前記バンプと接触していることを特徴とする実装基板を提供する。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について説明する。
図１は、この実施形態で基板に形成する、ＩＣチップのバンプと接続する電極の形状を示す平面図である。図２は、図１のＡ−Ａ断面図である。
これらの図に示すように、この実施形態では、基板（液晶パネル等）６上に形成する電極７の形状を、複数の帯状の穴（凹部）７１が、電極７が延びる方向Ｈと平行に配置されたパターンとする。また、穴７１の幅Ｗ1 を、使用する接着剤に含まれる導電性粒子８の直径Ｗ2 より小さく設定する。
【００１１】
このパターンの電極７を形成するためには、各電極７に図１に示す穴７１が形成されるパターンのマスクを用いてフォトリソグラフィー工程を行う。それ以外は、通常と同じ方法で基板６上の所定位置に複数の電極７を形成する。
この基板６に実装するＩＣチップ（半導体チップ）１として、図９に示すような、従来と同じ方法でバンプ５が形成されたものを用意する。ただし、凹部５１の凹み寸法が導電性粒子８の直径より小さくなるようにバンプ５を形成する。そして、基板６を電極７側を上にして置き、その上に、接着剤層８１中に導電性粒子８を含有するテープ状接着剤を置く。次に、その上にＩＣチップ１をバンプ５側を基板６側に向けて置いて、ＩＣチップ１を基板６に向けて押圧する。
【００１２】
これにより、図３に示すように、バンプ５の凹部５１と電極７との間で、導電性粒子８が潰れた状態となり、バンプ５と電極７が電気的に接続される。ここで、電極７の穴７１の位置では、導電性粒子８が穴７１に保持されて潰れた状態となる。
ここで、図１０（ａ）に示すように、上面が平坦な電極７０を用いた場合には、ＩＣチップ１の押圧時に、図１０（ｂ）に示すように電極７０上で導電粒子８が横に移動し易く、例えばバンプ５の上面が斜めになっていると、バンプ５と電極７０の間から導電粒子８が外れる場合も考えられる。
【００１３】
これに対して、この実施形態の電極７には穴７１が形成されているため、導電性粒子８が電極７の穴７１に保持されて横に移動し難い。よって、図１０の場合と比較して、バンプ５と電極７の導通に寄与する導電性粒子８の数が多くなり、ＩＣチップ１の実装の信頼性が高くなる。
なお、例えば、電極７の凸部（穴７１の開いていない部分）と噛み合うように、バンプ５の上面に凹部を設け、これらの凹部と凸部の寸法を、両者の隙間に導電性粒子８が保持されるように設定してもよい。これにより、これらの凹部と凸部との間に導電性粒子８が保持されて、バンプ５と電極７との導通に寄与する導電性粒子８の数を多くすることができる。
【００１４】
基板６の電極７に設ける凹部の開口部の形状（平面形状）としては、図１に示す例以外に、図４〜図８に示す例が挙げられる。各図の（ａ）は電極７の平面形状を、（ｂ）は電極７上に導電粒子８が載った状態を示す。
図４の例では、複数の帯状の穴（凹部）７２が、電極７が延びる方向Ｈと直交する方向に沿って配置されている。また、帯状の穴７２の幅Ｗ1 を、使用する接着剤に含まれる導電性粒子８の直径より小さく設定している。
【００１５】
図５の例では、複数の長方形の穴（凹部）７３が格子状のパターンで配置されている。また、長方形の穴７３の短辺寸法Ｗ3 を、使用する接着剤に含まれる導電性粒子８の直径より小さく設定している。
図６の例では、電極７の外形線と相似な複数の囲い穴（凹部）７４が、電極７の基部７ａ側が開口端となっているパターンで配置されている。また、囲い穴７４の幅Ｗ4 を、使用する接着剤に含まれる導電性粒子８の直径より小さく設定している。
【００１６】
図７の例では、複数の楕円状の穴（凹部）７５が行列状に配置されている。また、楕円状の穴７５の長軸Ｗ5 を、使用する接着剤に含まれる導電性粒子８の直径より小さく設定している。
図８の例では、電極７の周縁部に沿って、楕円形のリング状の穴７６が一個配置されている。この穴７６の開口幅Ｗ6 を、使用する接着剤に含まれる導電性粒子８の直径より小さく設定している。
【００１７】
これらの例では、導電粒子８を保持する凹部７１〜７６を、電極７を貫通する穴として形成しているが、電極７を貫通しない状態で形成してもよい。
【図面の簡単な説明】
【００１８】
【図１】ＩＣチップのバンプと接続する電極の形状を示す平面図。
【図２】図１のＡ−Ａ断面図。
【図３】ＩＣチップと基板との接続状態を示す断面図。
【図４】ＩＣチップのバンプと接続する電極の形状を示す平面図。
【図５】ＩＣチップのバンプと接続する電極の形状を示す平面図。
【図６】ＩＣチップのバンプと接続する電極の形状を示す平面図。
【図７】ＩＣチップのバンプと接続する電極の形状を示す平面図。
【図８】ＩＣチップのバンプと接続する電極の形状を示す平面図。
【図９】ＩＣチップのバンプの形状を示す断面図。
【図１０】従来の電極の形状を示す平面図。
【符号の説明】
【００１９】
１…ＩＣチップ（半導体チップ）、２…端子電極、３…パシベーション膜、４…バリアメタル層、５…バンプ、５１…凹部、６…基板、７…電極、７１〜７６…穴（凹部）、８…導電性粒子、８１…接着剤層。
【図１】
2006134929.tif 000003
【図２】
2006134929.tif 000004
【図３】
2006134929.tif 000005
【図４】
2006134929.tif 000006
【図５】
2006134929.tif 000007
【図６】
2006134929.tif 000008
【図７】
2006134929.tif 000009
【図８】
2006134929.tif 000010
【図９】
2006134929.tif 000011
【図１０】
2006134929.tif 000012