(57)【要約】【課題】  パッケージの面積を増大させることなく、多数のテスト専用端子などを容易に設けることが可能で、また、パッケージを変更することなく機能切替が行える半導体装置を提供する。【解決手段】  通常の動作状態の場合に使用される実使用端子２０１、およびＬＳＩの検査等が行われる場合に使用されるテスト専用端子２０２とが半田付による実装が可能な最小ピッチよりも狭いピッチ、かつ１対の端子として配置されるとともに、ＬＳＩチップ１００に含まれる機能切替回路によって、前記実使用端子２０１、およびテスト専用端子２０２が入力可能な状態、出力可能な状態、入出力可能な状態、または、入力を受付けず、かつ何も出力されない状態の何れかの状態に設定される。【選択図】  図１
2006058259.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成された半導体チップを有する半導体装置であって、
半田付けによって外部の信号配線と接続するために許容される最小間隔よりも狭い所定の間隔で隣接して配置された複数の端子と、
上記隣接して配置された端子の少なくとも一つを介して入出力される信号を伝達する状態と、遮断する状態とに切り替わる切り替え手段と、
を備えたことを特徴とする半導体装置。
【請求項２】
請求項１の半導体装置であって、
上記切り替え手段は、上記端子に入力された信号を伝達する状態と、入力された信号に係わらず一定の信号を伝達する状態とに切り替わるように構成されていることを特徴とする半導体装置。
【請求項３】
請求項１の半導体装置であって、
上記切り替え手段は、上記端子を介して信号を出力する状態と、上記端子をハイインピーダンスにする状態とに切り替わるように構成されていることを特徴とする半導体装置。
【請求項４】
請求項１の半導体装置であって、
上記隣接して配置された端子は、外部の信号配線を含む基板に装着される前の状態で、評価、解析、または検査用の信号が入出力される端子と、外部の信号配線を含む基板に装着された状態での動作用の信号が入出力される端子とを含むことを特徴とする半導体装置。
【請求項５】
請求項１の半導体装置であって、
上記端子はリードフレームによって形成され、幅方向に隣接する端子の間隔が上記所定の間隔に設定されていることを特徴とする半導体装置。
【請求項６】
請求項１の半導体装置であって、
上記端子は上記半導体チップを内包するパッケージの表面に沿って設けられ、平面形状が、円形、円形が円周方向に分割された扇形、または円形が径方向に分割された環状形を有していることを特徴とする半導体装置。
【請求項７】
請求項１の半導体装置であって、
上記端子はリードフレームによって形成され、絶縁膜を介して積層されていることを特徴とする半導体装置。
【請求項８】
請求項７の半導体装置であって、
上記絶縁膜における、上記積層された端子の長手方向の長さは、少なくとも一方の端子よりも長いことを特徴とする半導体装置。
【請求項９】
請求項１の半導体装置であって、さらに、
上記半導体チップを内包するパッケージにおける、上記端子に接続される外部の信号配線を含む基板と対向する表面と反対側の表面に、上記端子とは異なる端子が設けられていることを特徴とする半導体装置。
【請求項１０】
請求項１の半導体装置であって、
上記切り替え手段の切り替えが、上記半導体チップに設けられたヒューズの溶断によって行われるように構成されていることを特徴とする半導体装置。
【請求項１１】
請求項１の半導体装置であって、
上記切り替え手段の切り替えが、半導体装置の外部から所定の設定端子に与えられる信号によって行われるように構成されるとともに、上記設定端子は、露出状態で設けられた後に絶縁体によって覆われていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号の入出力端子を有するパッケージと半導体チップとを備えた半導体装置に関するものである。
【背景技術】
【０００２】
近年、特定用途向けのＬＳＩでは、ＣＰＵコア、ＩＰコア（Ｉｎｔｅｌｅｃｕｔｕａｌ  Ｐｒｏｐｅｒｔｙ）、メモリマクロコア、アナログマクロコア等の機能ブロックを多数内蔵したシステムオンチップと呼ばれる大規模システムＬＳＩが多く用いられている。前記システムＬＳＩの高機能化により、実動作時に必要な端子（実使用端子）の数も増加する傾向にある。
【０００３】
また、このようなシステムＬＳＩでは、不良検出率向上のため、出荷検査で必要とされるパッケージの端子数が増加する傾向にあり、実使用端子に加えテスト専用の端子をパッケージに設ける必要がある。さらに、組み込みソフトウェア開発が行われる際には、デバッグを効率的に行うため、前記システムＬＳＩの内部信号をモニタリングする必要があり、前記実使用端子に加え、モニタ専用の端子をパッケージに設ける必要がある。
【０００４】
これらに対しては、例えば、図１０に示すように、半導体装置のパッケージベース６００に実使用端子６０１とテスト専用端子６０２とをグリッド状に配置したり（例えば、特許文献１）、実使用端子とテスト用端子とを共用し、半導体集積回路の内部に設けられた動作モード設定回路により、端子を実動作用とテスト用とに切り替えて使用するようにしたものがある（例えば、特許文献２）。
【０００５】
また、前記システムＬＳＩは、多くの機能を有していても、通常は、１ユーザにつき１モード機能、または数モード機能しか使われないのが一般的であるが、ユーザが使用しなくてもその機能が使用可能な状態になっていると、内蔵されるコアによっては別途ライセンス契約が必要となる場合がある。また、半導体ベンダーの立場では、オープンにできない回路情報を隠蔽する必要がある。また、複数の機能を予め用意しておいて、販売時にユーザが自由に機能を選択できる仕組みがあることが非常に望ましい。
【０００６】
したがって、ユーザが使用しないモード機能がある場合は、ハード的に使用できなくし、ユーザの用途に応じて機能を限定した販売が必要となってくる。
【０００７】
これらに対しては、ユーザの用途に応じてパッケージの変更やＬＳＩチップをパッケージングする際のワイヤの変更を行ったり、外部端子や内部レジスタ設定により機能の切り替えが行われている。
【特許文献１】特開昭６０−２００５３７号公報
【特許文献２】特開２００２−４２４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、検査や組み込みソフトウェア開発のため、実使用端子とテスト用端子とをプリント基板に実装可能なピッチでグリッド状などに端子を配置する構成では、テスト専用端子の増加可能な数は、パッケージの面積によって制約される。そのため、テスト専用端子をさらに増設するためには、パッケージの面積を大きくしなければならず、パッケージのコストも増加してしまうという問題がある。
【０００９】
また、前記大規模システムＬＳＩの場合、用途に応じて必要な端子だけを設けるという手法で端子数を削減することも考えられるが、大規模システムＬＳＩの特徴を生かすためには用途毎にパッケージを分ける必要があり、開発コストや製造コストの観点から好ましい形態ではない。
【００１０】
また、実使用端子とテスト専用端子とを共用する構成では、例えば、実使用端子に信号を入力出力しつつ、同時に内部の信号をモニタするようなことができない。
【００１１】
また、機能を切り替えるため、パッケージやワイヤをユーザの用途に応じて変更するのは、開発コストや製造コストの観点から好ましい形態ではない。
【００１２】
また、外部端子や内部レジスタ設定により機能切り替えを行うのでは、出荷後に動作解析をされてしまうこともあり、回路情報が漏れてしまうという危険性がある。
【００１３】
本発明は、前記のような点に着目してなされたものであり、パッケージの面積を増大させることなく、多数のテスト専用端子などを容易に設けることが可能で、また、パッケージを変更することなく機能切替が行える半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１４】
前記の課題を解決するため、請求項１の発明は、
集積回路が形成された半導体チップを有する半導体装置であって、
半田付けによって外部の信号配線と接続するために許容される最小間隔よりも狭い所定の間隔で隣接して配置された複数の端子と、
上記隣接して配置された端子の少なくとも一つを介して入出力される信号を伝達する状態と、遮断する状態とに切り替わる切り替え手段と、
を備えたことを特徴とする。
【００１５】
また、請求項２の発明は、
請求項１の半導体装置であって、
上記切り替え手段は、上記端子に入力された信号を伝達する状態と、入力された信号に係わらず一定の信号を伝達する状態とに切り替わるように構成されていることを特徴とする。
【００１６】
また、請求項３の発明は、
請求項１の半導体装置であって、
上記切り替え手段は、上記端子を介して信号を出力する状態と、上記端子をハイインピーダンスにする状態とに切り替わるように構成されていることを特徴とする。
【００１７】
これらにより、端子の間隔を許容される最小間隔よりも狭い間隔で設けることが可能になり、パッケージの面積を増大させることなく、多数の端子を容易に設けることが可能になる。また、パッケージを変更することなく機能切替が行える。
【００１８】
また、請求項４の発明は、
請求項１の半導体装置であって、
上記隣接して配置された端子は、外部の信号配線を含む基板に装着される前の状態で、評価、解析、または検査用の信号が入出力される端子と、外部の信号配線を含む基板に装着された状態での動作用の信号が入出力される端子とを含むことを特徴とする。
【００１９】
これにより、基板に装着する前には、評価（例えば、評価ボードで行われるＬＳＩ内部の機能ブロックの機能評価）、解析（例えば、評価ボードで行われるＬＳＩ内部の機能ブロックの動作不具合のデバッグ）、または検査（例えば、ＬＳＩの出荷検査）が行え、基板に装着した後は、検査等に用いられる端子と、動作用に用いられる端子とが、外部の信号配線と半田付けによってショートしても、半導体装置を適正に動作させることができる。
【００２０】
また、請求項５の発明は、
請求項１の半導体装置であって、
上記端子はリードフレームによって形成され、幅方向に隣接する端子の間隔が上記所定の間隔に設定されていることを特徴とする。
【００２１】
また、請求項６の発明は、
請求項１の半導体装置であって、
上記端子は上記半導体チップを内包するパッケージの表面に沿って設けられ、平面形状が、円形、円形が円周方向に分割された扇形、または円形が径方向に分割された環状形を有していることを特徴とする。
【００２２】
これらにより、多数の端子を容易に設けることが可能になる。
【００２３】
また、請求項７の発明は、
請求項１の半導体装置であって、
上記端子はリードフレームによって形成され、絶縁膜を介して積層されていることを特徴とする。
【００２４】
また、請求項８の発明は、
請求項７の半導体装置であって、
上記絶縁膜における、上記積層された端子の長手方向の長さは、少なくとも一方の端子よりも長いことを特徴とする。
【００２５】
また、請求項９の発明は、
請求項１の半導体装置であって、さらに、
上記半導体チップを内包するパッケージにおける、上記端子に接続される外部の信号配線を含む基板と対向する表面と反対側の表面に、上記端子とは異なる端子が設けられていることを特徴とする。
【００２６】
これらにより、パッケージの面積を増大させることなく、半田付けの邪魔にならないように、より多数の端子を容易に設けることが可能になる。
【００２７】
また、請求項１０の発明は、
請求項１の半導体装置であって、
上記切り替え手段の切り替えが、上記半導体チップに設けられたヒューズの溶断によって行われるように構成されていることを特徴とする。
【００２８】
これにより、基板に装着する前には、ソケット等に装着することにより各端子を独立して使用でき、また、基板に装着した後に、検査等に用いられる端子と、通常の動作に用いられる端子とが、外部の信号配線と半田付けによってショートしても、半導体装置を適正に動作させることができる。また、例えば、ウエハの段階などで、ユーザの用途に応じて、端子の入出力状態を切り替えられる。
【００２９】
また、請求項１１の発明は、
請求項１の半導体装置であって、
上記切り替え手段の切り替えが、半導体装置の外部から所定の設定端子に与えられる信号によって行われるように構成されるとともに、上記設定端子は、露出状態で設けられた後に絶縁体によって覆われていることを特徴とする。
【００３０】
これにより、実使用端子の信号の入出力状態を切り替えられることがなくなり、高い機密保持が可能になる。
【発明の効果】
【００３１】
本発明によれば、パッケージの面積を増大させることなく、容易にテスト専用端子などを設けることが可能になる。また、パッケージを変更することなく機能切替が行える。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態について図面を参照しながら説明する。
【００３３】
《発明の実施形態１》
図１は、本発明の実施形態１における半導体装置の構造を示す平面図である。
【００３４】
同図に示すように、本半導体装置は、パッケージベース２００上にＬＳＩチップ１００が搭載されて構成されている。
【００３５】
このＬＳＩチップ１００は、例えば、図２に示すように、機能ブロック１００ａ・１００ｂ・１００ｃ、複数のパッド１０１・１０２、および同図に図示しない機能切替回路を備え、機能ブロック１００ａと機能ブロック１００ｂとを結ぶ信号線、および機能ブロック１００ｂと機能ブロック１００ｃとを結ぶ信号線がそれぞれ別個のパッド１０２に接続されている。
【００３６】
ＬＳＩチップ１００の機能切替回路は、具体的には、例えば、図３に示すような回路で構成されている。同図に示すように、パッド１０１は、入力バッファ１０３を介して内部回路１０５に接続され、例えばパッケージに設けられた設定用端子から入力されたセレクタ制御信号によりセレクタ１０６が切り替えられることによって、入力バッファ１０３を介してパッド１０１から入力された信号、または接地された信号が、内部回路１０５に入力されるようになっている。
【００３７】
さらに、パッド１０１は、出力バッファ１０４を介して内部回路１０５と接続され、制御端子１０４ａに入力された信号に応じて出力バッファ１０４が制御されることによって、内部回路１０５からの信号が出力されるか、ハイインピーダンス状態になるようになっている。前記制御端子１０４ａには、セレクタ制御信号によりセレクタ１０６が切り替えられることによって、内部回路１０５から出力される信号、電源接続された信号、または接地された信号の何れかが入力され、前記の制御が行われる。
【００３８】
すなわち、パッド１０１は、機能切替回路によって、用途に応じて、入力端子、出力端子、入出力端子、または、信号を入力しても内部回路１０５に影響を与えず、かつハイインピーダンスの状態の端子（入出力機能を持たない端子）として使用することができる。また、パッド１０２もバッファ１０３等が接続され、パッド１０１と同様にして、入力端子、出力端子、入出力端子、または、前記入出力機能を持たない端子の何れかに切り替えができるようになっている。
【００３９】
パッケージベース２００は、例えば、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）のパッケージベースであり、通常の動作状態の場合に使用される実使用端子２０１、ＬＳＩの検査や内部信号のモニタが行われる場合に使用されるテスト専用端子２０２、リード２０３、およびリード２０４を備え、前記実使用端子２０１とテスト専用端子２０２とは、半田付による実装が可能な最小ピッチよりも狭いピッチ、かつ１対の端子として配置されている。
【００４０】
また、前記実使用端子２０１とリード２０３とは、電気的に接続され、リード２０３とパッド１０１とは、ワイヤ２０５を介して電気的に接続されている。テスト専用端子２０２とリード２０４とは、電気的に接続され、リード２０４とパッド１０２とは、ワイヤ２０６を介して電気的に接続されている。すなわち、実使用端子２０１とパッド１０１とが電気的に接続され、テスト専用端子２０２とパッド１０２とが電気的に接続されている。
【００４１】
前記のように構成された半導体装置をソケットに装着したり、テスト専用端子２０２等にプローブを接続して検査（例えば、出荷時検査）や試作ボード評価を行う場合は、セレクタ１０６にセレクタ制御信号を入力して、パッド１０１（実使用端子２０１と接続）、およびパッド１０２（テスト専用端子２０２と接続）を入力端子、出力端子、または入出力端子として使用する。すなわち、パッド１０１に所定の信号を入力することによってＬＳＩチップ１００を動作させつつ、機能ブロック１００ｂに入力される信号や、機能ブロック１００ｂから出力される信号をモニタすることが可能になり、機能ブロック１００ｂを検査することができる。
【００４２】
このように、パッド１０１、およびパッド１０２の双方をそれぞれ同時に使用することが可能であり、ＬＳＩ出荷検査時等に機能ブロックを動作させつつ、検査を行う場合に有効である。
【００４３】
また、例えば、検査が終了し、出荷を行う場合は、パッド１０２（テスト専用端子２０２と接続）が前記入出力機能を持たない端子に変更されるように前記セレクタ制御信号を固定する。これにより、半田実装時、つまり実使用時に、互いに隣接する実使用端子２０１とテスト専用端子２０２とをショートさせても問題はない。それゆえ、容易に半田付けを行うことができる。
【００４４】
なお、前記セレクタ制御信号の固定は、例えば、前記セレクタ制御信号が入力されるセレクタ１０６の端子（制御端子）をパッド１０２を介してテスト専用端子２０２に接続し、前記制御端子と接続されたテスト専用端子２０２を電源、または接地に使用する実使用端子２０１と隣接して配置することで行える。すなわち、テスト専用端子２０２を前記設定用端子として使用する。これにより、ソケットに装着されて検査等が行われる場合は、実使用端子２０１、およびテスト専用端子２０２をそれぞれ独立して使用でき、ボードに半田付けで実装される場合は、前記制御端子と接続されたテスト専用端子２０２と、電源、または接地に使用する実使用端子２０１とが半田付けによってショートさせられることによって、セレクタ制御信号がＨレベル、またはＬレベルに固定される。
【００４５】
また、セレクタ１０６の制御端子に接続された設定用端子を、実使用端子２０１等の半田付けの邪魔にならない位置（例えば、パッケージの上面）に設け、さらにセレクタ１０６の制御端子をプルアップ抵抗、またはプルダウン抵抗を介して電源、またはグラウンドに接続するようにしてもよい。これにより、例えば、検査を行う場合は、前記設定用端子に外部からＨレベル、またはＬレベルの信号を入力することによって、パッド１０２の入出力状態を切り替えることができ、検査が終了し、出荷を行う場合は、前記設定用端子に、外部から信号を入力しないようにすることによって、セレクタ制御信号は、セレクタ１０６の制御端子がプルアップされているか、プルダウンされているかに応じたレベルに固定される。さらに、前記設定用端子を樹脂などでコーティングすることにより、外部から機能切替されることがなく高い機密保持が可能になる。
【００４６】
また、図４は、本半導体装置に、前記ＬＳＩチップ１００に代えてＬＳＩチップ１１０を搭載し、ＬＳＩチップ１１０の内部信号をモニタできるように構成した例である。同図に示すように、ＬＳＩチップ１１０は、パッド１０１、パッド１０２、機能ブロック１１０ａ、機能ブロック１１０ｂ、および、機能ブロック１１０ｃを備え、前記機能ブロック１１０ａ・１１０ｂ・１１０ｃは、内部バス１１１によって相互に接続されている。また、それぞれのパッド１０２は、前記機能ブロック１１０ａ、１１０ｂ、または１１０ｃから内部バス１１１に出力される信号を出力する出力端子、または前記入出力機能を持たない端子として使用されるようになっている。
【００４７】
この構成により、パッド１０２を出力端子として使用できるようにセレクタ１０６を切り替えることによって、パッド１０２を介して、各機能ブロックから出力される内部信号のモニタが行え、機能ブロックの動作のデバッグを行うことが可能になる。また、パッド１０２が前記入出力機能を持たない端子となるようにセレクタ１０６を切り替えることによって、実使用端子２０１とテスト専用端子２０２とをとショートさせても問題がなく、例えば、評価ボードや実際に使用するボードの上で実際に半田付けして使用することが可能になる。
【００４８】
また、図５は、半導体装置にＬＳＩチップ１００に代えてＬＳＩチップ１２０を搭載し、ＬＳＩチップ１２０のモード機能を選択できるように構成した例である。同図に示すように、ＬＳＩチップ１２０は、内部に機能ブロック１２０ａ・１２０ｂ・１２０ｃを備えている。
【００４９】
この構成では、セレクタ１０６を切り替えることによって、機能ブロック１２０ａに接続されたパッド１０１、および機能ブロック１２０ｂと機能ブロック１２０ｃの間の信号線に接続された方のパッド１０１が入力端子、出力端子、入出力端子の何れかになるようにし、機能ブロック１２０ｃのもう一方のパッド１０１が前記入出力機能を持たない端子となるようすることによって、機能ブロック１２０ｃの機能は、ユーザからは使用されないようにできる。
【００５０】
また、機能ブロック１２０ｂと機能ブロック１２０ｃの間の信号線に接続された方のパッド１０１を、前記入出力機能を持たない端子とするとともに、機能ブロック１２０ａに接続されたパッド１０１、および機能ブロック１２０ｃのもう一方のパッド１０１を入力端子、出力端子、入出力端子の何れかにすることによって、ユーザは、機能ブロック１２０ｃの機能を使用できる。すなわち、ユーザの使用用途に応じた機能ブロックの選択が可能になる。
【００５１】
前記のように、これらの実施形態によれば、パッケージ面積を増やすことなく、実使用端子とは独立したテスト専用の端子の数を容易に増やすことが可能になる。
【００５２】
また、パッケージを変更することなくユーザの用途に応じて、ＬＳＩの機能を選択することが可能になる。また、パッケージ段階で機能切替が可能なため、市場ニーズに応じて出荷する直前で機能を決定することも可能になる。
【００５３】
《発明の実施形態２》
図６は、本発明の実施形態２における半導体装置の構造を示す平面図である。
【００５４】
なお、以下の実施形態等において前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００５５】
同図に示すように、本半導体装置は、パッケージベース３００上に図示しないＬＳＩチップが搭載されて構成されている。
【００５６】
パッケージベース３００は、例えば、ＱＦＰのパッケージベースであり、実動作時に使用される実使用端子３０１、およびＬＳＩの検査や内部信号のモニタが行われる場合に使用されるテスト専用端子３０２を備えている。
【００５７】
前記テスト専用端子３０２と実使用端子３０１とは、パッケージベース３００の外側に向かって張り出して、かつ、互いにオーバーラップした状態で配置されている。また、実使用端子３０１とテスト専用端子３０２とは、テスト専用端子３０２よりも、パッケージベース３００からの張り出し長さの長い絶縁膜３０３によって完全に絶縁されている。
【００５８】
実施形態１では、例えば、１つの実使用端子２０１につき、２、３個のテスト専用端子２０２を設けることが容易に可能になるが、本実施形態では、前記のように構成されることで、パッケージ面積の増加を抑えつつ、テスト専用端子を実施形態１よりもさらに多く増設可能になる。さらに、テスト専用端子３０２は、絶縁膜３０３によって絶縁されているため、半田付けの邪魔にならない。
【００５９】
《発明の実施形態３》
図７は、本発明の実施形態３における半導体装置の構造を示す底面図である。同図に示すように、パッケージベース４００は、例えば、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）のパッケージベースであり、複数の実使用端子４０１、およびテスト専用端子４０２を備え、また、図８に示すように、パッケージベース４００の内部にＬＳＩチップ５００が内蔵、または接合されている。
【００６０】
前記実使用端子４０１、およびテスト専用端子４０２は、図７に示すように扇形形状の端子が半田付による実装が可能な最小間隔よりも狭い間隔、かつ１対の端子として配置され、前記機能切替回路によって実使用端子４０１、およびテスト専用端子４０２は、用途に応じて入力端子、出力端子、入出力端子、または、前記入出力機能を持たない端子として使用することができるようになっている。
【００６１】
このように構成されることで、実使用端子４０１とテスト専用端子４０２とをパッケージ面積を増やすことなく実施形態１・２よりもさらに多く増設することが可能となる。また、半田付けも従来の技術で容易に行うことも可能となる。
【００６２】
なお、図８に示すように、半田付けにより取り付けが行われる面の反対側の面にテスト専用端子４０３を設けてもよい。
【００６３】
《機能切替回路の他の実施形態》
また、機能切替回路は、図９に示すような回路で構成してもよい。同図に示すように、この機能切替回路は、入力バッファ１０３、および出力バッファ１０４を備え、入力バッファ１０３の入力端子は、パッド１０１に接続され、さらに、接地信号線、および内部回路１０５の信号線が配置されている。
【００６４】
入力バッファ１０３の出力信号線は、マスク変更やヒューズ溶断等の物理的な導通方法によって、接地信号線、または内部回路１０５の信号線の何れか一方と導通状態を設定可能になっている。
【００６５】
また、出力バッファ１０４の出力端子は、パッド１０１に接続され、前記物理的な導通方法により出力バッファ１０４の制御端子１０４ａが電圧源、接地信号線、または内部回路１０５の信号線の何れかに接続されることによって、出力状態が設定されるようになっている。
【００６６】
すなわち、パッド１０１（実使用端子２０１と接続）は、本機能切替回路によって、用途に応じて入力端子、出力端子、入出力端子、または、前記入出力機能を持たない端子の何れかに切り替えて使用することができる。また、パッド１０２も入力バッファ１０３が接続され、パッド１０１と同様にして入力端子、出力端子、入出力端子、または、前記入出力機能を持たない端子の何れかに切り替えできる。
【００６７】
前記のように、物理的処理により前記機能切替を行うため、機密性が非常に高い。また、ヒューズ溶断の場合、拡散プロセス終了後のウエハ状態で行えるため、ウエハ売りの場合、ユーザの用途に合わせ、出荷直前に機能切替が可能となる。
【００６８】
なお、前記の各パッケージベースが備える実使用端子、およびテスト専用端子の数は、一例であり、これらに限定されない。
【００６９】
また、実施形態３における、端子の分割数や分割形状も一例であり、例えば、分割形状をドーナツ形状などにしてもよい。さらに、分割された端子は、実使用端子のみの集合でもよいし、テスト専用端子のみの集合でもよいし、実使用端子とテスト専用端子とが混合された集合でもよい。
【００７０】
また、機能切替回路は、入力バッファ１０３、および出力バッファ１０４のうち何れか一方のみを備えるようにしてもよい。
【００７１】
また、テスト専用端子の全てがＬＳＩチップ上のパッドと接続されていなくてもよい。
【００７２】
また、実施形態２の半導体装置において、実施形態１のように、実使用端子３０１に対し、テスト専用端子２０２を半田付による実装が可能な最小ピッチよりも狭いピッチ、かつ１対の端子として配置するようにしてもよい。
【産業上の利用可能性】
【００７３】
本発明にかかる半導体装置は、パッケージの面積を増大させることなく、容易にテスト専用端子などを設けることが可能で、また、パッケージを変更することなく機能切替が行えるという効果を有し、信号の入出力端子を有するパッケージと半導体チップとを備えた半導体装置等として有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施形態１の半導体装置の構成を示す平面図である。
【図２】半導体チップに含まれる機能ブロックの検査が行われる場合のテスト用端子等の接続状態を示す図である。
【図３】機能切替回路を示すブロック図である。
【図４】複数の機能ブロックを有する半導体チップの内部信号のモニタが行われる場合のテスト用端子等の接続状態を示す図である。
【図５】複数の機能ブロックを有する半導体チップの機能ブロックの選択が行われる場合のテスト用端子等の接続状態を示す図である。
【図６】本発明の実施形態２の半導体装置の構成を示す平面図である。
【図７】本発明の実施形態３の半導体装置の構成を示す底面図である。
【図８】本発明の実施形態３の半導体装置の表面を示す平面図である。
【図９】機能切替回路の他の実施形態を示すブロック図である。
【図１０】従来の半導体装置の端子配置を示す図である。
【符号の説明】
【００７５】
１００      ＬＳＩチップ
１００ａ    機能ブロック
１００ｂ    機能ブロック
１００ｃ    機能ブロック
１０１・１０２    パッド
１０３      入力バッファ
１０４      出力バッファ
１０４ａ    制御端子
１０５      内部回路
１０６      セレクタ
１１０      ＬＳＩチップ
１１０ａ・  １１０ｂ・  １１０ｃ    機能ブロック
１１１      内部バス
１２０      ＬＳＩチップ
１２０ａ・１２０ｂ・１２０ｃ  機能ブロック
２００      パッケージベース
２０１      実使用端子
２０２      テスト専用端子
２０３・２０４      リード
２０５・２０６      ワイヤ
３００      パッケージベース
３０１      実使用端子
３０２      テスト専用端子
３０３      絶縁膜
４００      パッケージベース
４０１      実使用端子
４０２・４０３      テスト専用端子
５００      ＬＳＩチップ
６００      パッケージベース
６０１      実使用端子
６０２      テスト専用端子
【図１】
2006058259.tif 000003
【図２】
2006058259.tif 000004
【図３】
2006058259.tif 000005
【図４】
2006058259.tif 000006
【図５】
2006058259.tif 000007
【図６】
2006058259.tif 000008
【図７】
2006058259.tif 000009
【図８】
2006058259.tif 000010
【図９】
2006058259.tif 000011
【図１０】
2006058259.tif 000012