(57)【要約】【課題】  ＬＳＩに印加するレベルをテストパターンにより制御し、ドライバ選択またはレシーバ選択を指示する構成によりドライバの切り替え時に供給電源を切らず試験ができる複合入出力セルを搭載したＬＳＩのテスタ装置を提供する。【解決手段】  マルチレベル対応端子を有するＬＳＩをテストプログラムによりテストするテスタ装置の、テストプログラムにより転送されるテストパターンに基づいて、ＬＳＩのマルチレベル対応端子の入力レベルに一致するドライバを選択するドライバ選択素子と、テストプログラムにより転送されるテストパターンに基づいて、ＬＳＩのマルチレベル対応端子の出力レベルに一致するレシーバを選択するレシーバ選択素子を有する構成。【選択図】図３
2006258587.tif 000002
【特許請求の範囲】
【請求項１】
マルチレベル対応端子を有するＬＳＩをテストプログラムによりテストするテスタ装置において、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の入力レベルに一致するドライバを選択するドライバ選択手段と、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の出力レベルに一致するレシーバを選択するレシーバ選択手段と、
を具備することを特徴とするテスタ装置。
【請求項２】
前記ＬＳＩとの交信をするドライバ選択手段は、入力部と、出力部と、切り替え部と、それぞれ異なる論理レベルを出力する複数のドライバとを有し、前記入力部に前記テストプログラムのテストパターンを入力し、前記テストパターンを転送する際に、前記ＬＳＩの前記マルチレベル対応端子の備える入力レベルに一致するように、前記ドライバの前記論理レベルを切り替え部により切り替えて、前記ドライバのうちから１つを選択し、前記出力部から前記ＬＳＩの前記マルチレベル対応端子へ入力することを特徴とする請求項１に記載のテスタ装置。
【請求項３】
前記ＬＳＩとの交信をするレシーバ選択手段は、入力部と、出力部と、切り替え部と、それぞれ異なる論理レベルを出力する複数のレシーバとを有し、前記入力部に前記ＬＳＩの前記マルチレベル対応端子から出力信号を入力し、前記出力信号を転送する際に、前記ＬＳＩの前記マルチレベル対応端子の備える出力レベルに一致するように、前記レシーバの前記論理レベルを前記テストパターンにしたがい切り替え部が切り替えて、前記レシーバのうちから１つを選択し、前記出力部から出力することを特徴とする請求項１に記載のテスタ装置。
【請求項４】
マルチレベル対応端子を有するＬＳＩのテストをプログラムによりテストする方法において、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の入力レベルに一致するドライバを選択しドライバを選択する、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の出力レベルに一致するレシーバを選択しレシーバを選択する、
ことを特徴とするプログラムによりテストする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
マルチレベルの入出力が可能な入出力セルを持ったＬＳＩの試験方法に関する。
【背景技術】
【０００２】
従来、マルチレベルの入力及び出力が可能なＩ／Ｏセルを持ったＬＳＩ（集積回路）をテスタで試験する場合、テスタのドライバのテストレベル（例えばＴＴＬレベル→Ａｕｔｏｍｏｔｉｖｅレベルなど）を、テストパターンの途中で切え替えができない。そのため、一連のテストパターンが終了した後に、テスタの出力レベルを切り替える必要がある。また、切り替えを行う際に現行のテスタでは試験チップ（ＬＳＩ）の電源を切る必要がある。
【０００３】
このような場合に、特許文献１によれば、ＬＳＩテスタは、アナログ又はデジタルの出力信号のいずれかをデジタイズして処理をする構成にし、試験中に出力信号の挙動を表す結果データを生成するレシーバを有する。また一つの試験は、一連の試験サイクルで構成され、各試験サイクルの前に各チャネル内のパターン発生器が試験サイクル中のドライバとレシーバの動作を制御するためのデータを生成する。このとき、アナログ試験信号を生成すべきか又はデジタル試験信号を生成すべきかを制御し、試験サイクル中に試験信号が論理レベルを制御する。また、試験サイクル中にレシーバが出力信号を何時どのようにデジタイズして、処理をするか指示する提案がされている。
【特許文献１】特表２００２−５４０４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、現行のマルチレベルの入力が可能なインプットセルを持ったＬＳＩを試験する場合、テスタ装置のドライバ、レシーバを切り替える必要がある。そのため、例えばテスタのドライバを切り替えた場合、ＬＳＩの試験は電源投入シーケンスから始まるため、ＬＳＩは必ずリセットされる。このときＬＳＩ内部のレシーバの選択が初期状態になるため、テスタのドライバの論理レベルが不一致になり、正しいテストに進むことができない。
【０００５】
図７は従来のテスタ装置の試験手順について示したフロー図である。先ずステップＳ７１では、テストパターンが保存されているテストパターンファイル（ＦＴＤＬ）をコンパイルする。このコンパイルにより端子情報、テストデータが作成される。
【０００６】
ステップＳ７２では、テスタ装置の各ドライバ、各レシーバの種別を、ＦＴＤＬどおりに構成する。
次に、ステップＳ７３では、テスタ装置の試験台１の電源を立ち上げ、評価ボード４の電源をオンにする。
【０００７】
ステップＳ７４では、ＦＴＤＬにしたがいテストを開始する。ステップＳ７５では１行分のコードに沿ってテスト処理を実行する。ステップＳ７６では１行分のコードが終了したかを確認する。ここで、１行分のコードが終了していればステップＳ７７（ＹＥＳ）に進み、ＮＯであれば再度コードを実行する。
【０００８】
次に、ステップＳ７７でレベルに変化がある場合（ＴＴＬからヒステリシスに入力が変更）は、再度Ｓ７２（ＹＥＳ）で設定をする。変化がない場合はステップＳ７８で全てのコードが終了したかを確認する。全てのコードが終了していない場合はＳ７５で次のコードを実行している。
【０００９】
また、特許文献１によれば、試験サイクル中に試験信号がドライブされるべき論理レベルを制御し、テスタから出力されるテストパターンの一部のビットによってドライブ素子を選択する構成ではないため、ＬＳＩ試験を行う制御手順が複雑になるという問題がある。
【００１０】
本発明は上記のような実情に鑑みてなされたものであり、ＬＳＩに印加するレベルをテストパターンにより制御し、ドライバ選択またはレシーバ選択を指示する構成によりドライバの切り替え時に供給電源を切らず試験ができる複合入出力セルを搭載したＬＳＩのテスト方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１に記載の発明によれば、マルチレベル対応端子を有するＬＳＩをテストプログラムによりテストするテスタ装置において、上記テストプログラムにより転送されるテストパターンに基づいて、上記ＬＳＩのマルチレベル対応端子の入力レベルに一致するドライバを選択するドライバ選択手段と、上記テストプログラムにより転送されるテストパターンに基づいて、上記ＬＳＩのマルチレベル対応端子の出力レベルに一致するレシーバを選択するレシーバ選択手段と、を具備する構成とする。
【００１２】
請求項２に記載の発明によれば、上記ＬＳＩとの交信をするドライバ選択手段は、入力部と、出力部と、切り替え部と、それぞれ異なる論理レベルを出力する複数のドライバとを有し、上記入力部に上記テストプログラムのテストパターンを入力し、上記テストパターンを転送する際に、上記ＬＳＩの上記マルチレベル対応端子の備える入力レベルに一致するように、上記ドライバの上記論理レベルを切り替え部により切り替えて、上記ドライバのうちから１つを選択し、上記出力部から上記ＬＳＩの上記マルチレベル対応端子へ入力する構成とする。
【００１３】
請求項３に記載の発明によれば、上記ＬＳＩとの交信をするレシーバ選択手段は、入力部と、出力部と、切り替え部と、それぞれ異なる論理レベルを出力する複数のドライバとを有し、上記入力部に上記ＬＳＩの上記マルチレベル対応端子から出力信号を入力し、上記出力信号を転送する際に、上記ＬＳＩの上記マルチレベル対応端子の備える出力レベルに一致するように、上記レシーバの上記論理レベルを上記テストパターンにしたがい切り替え部が切り替えて、上記レシーバのうちから１つを選択し、上記出力部から出力する構成とする。
【００１４】
請求項４に記載の発明によれば、マルチレベル対応端子を有するＬＳＩのテストをプログラムによりテストする方法において、前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の入力レベルに一致するドライバを選択しドライバを選択する、前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の出力レベルに一致するレシーバを選択しレシーバを選択する、ことを特徴とする。
【００１５】
上記構成により、ＬＳＩテスタのテスタ端子のドライバ(またはレシーバ)を切り替える時に、ＬＳＩの電源を落とすことなく、切り替えることが可能なＬＳＩのテスト方法である。
【発明の効果】
【００１６】
本発明により、ＬＳＩの入力レベルの選択とＬＳＩテストパターンの出力レベルを一致させることが出来る為、複数の入力レベルが設定可能なＬＳＩにおいても試験の自動化が可能となる。また、ＬＳＩの電源を落とさず、テストの途中であっても、テストパターンの実行段階でテストドライバの切り替えが行われるため、正しいテストを実行することができる。
【発明を実施するための最良の形態】
【００１７】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１はＬＳＩのテスト（評価試験など）を行うテスタ装置の構成を示す図である。テスタ装置は試験台１、計算機２、端末３（ＰＣなど）から構成される。試験台１はＬＳＩ５を評価ボード４に搭載し、計算機２による制御によりテストを実行する。端末３はテストを実行するためにテストパターンを、テストをする利用者がプログラムした内容を入力し、そのテストパターンに基づいてコンパイルされたコードを生成する。そして、計算機２は該コードに沿ってテストプログラムを実行する。なお、計算機２と端末３は特に装置を分ける必要ない。
【００１８】
図２に試験台１の構成について説明する。評価ボード４はテストを行うために必要な機能を備えている。また評価ボード４はＬＳＩ５を搭載するためのＬＳＩ接合部（例えばＩＣソケットなど）をプリント基板上に設け、該ＬＳＩ接合部の各端子とＬＳＩ５の各端子（ピン）を接続する。ＬＳＩ５の入出力端子は、試験台１内のドライバ６、レシーバ７に接続される。例えばプリント基板からコンタクトなどを介しドライバに接続される。
【００１９】
図３はＬＳＩ５の入出力端子が入力専用、出力専用に分けられている場合の評価ボード４の回路構成を示した図である。
試験台１のドライバ６の（１）は、従来はＬＳＩ５の電源を供給する端子であるが、本実施例では、ＬＳＩ５の電源は評価ボード４より供給する。
【００２０】
該端子は、評価ボード４上にあるドライバ選択素子８に接続され、テストで使用するドライバの種類を指示する。ここでドライバ選択素子８の構成は、いくつかの論理レベルの出力を備えたドライバを配置する。ドライバの種類は、ＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ Ｔｒａｎｓｉｓｔｏｒ Ｌｏｇｉｃ）、ヒステリシスを備えたドライバ、Ａｕｔｏｍｏｔｉｖｅ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）など必要に応じて配置する。
【００２１】
同図ではドライバとしてＴＴＬ１０、ヒステリシス１１、Ａｕｔｏｍｏｔｉｖｅ１２を配置し、各ドライバの入力を並列に接続している。ＬＳＩ５へ入力する信号１（（２）からの入力）は各ドライバ１０〜１２に入力され、アナログスイッチ１３〜１５を切り替えることにより選択されたドライバの出力だけをＬＳＩ５のマルチレベル対応端子に入力される。
【００２２】
アナログスイッチ１３〜１５は、試験台１の入出力の（１）から入力されるドライバ選択信号１により切り替えられる。切り替え方法として、例えば入力（１）のバスの幅を、ドライバ選択素子８により選択することができるドライバの種類に応じた幅にする。本例ではドライバが３種類用意されているので、バス幅を２ビットとする。そして「００」であればＴＴＬ１０の出力信号を選択するように、アナログスイッチ１３だけをオンにする。また、「０１」であればヒステリシスのアナログスイッチ１４だけをオンにし、「１０」であればＡｕｔｏｍｏｔｉｖｅのアナログスイッチ１５だけをオンにする。「１１」のときは全てのアナログスイッチ１３〜１５をオープンにする。上記アナログスイッチの切り替えを行うコードの実行方法については後述する。
【００２３】
次に、ＬＳＩのマルチレベル対応端子２から出力される、出力信号のレベルに対応したレシーバの選択について説明する。レシーバ選択素子９は、レシーバを選択するためのアナログスイッチを配置する。レシーバは、ドライバと同様にＴＴＬ、ヒステリシスを備えたレシーバ、Ａｕｔｏｍｏｔｉｖｅ、ＵＳＢ、ＬＶＤＳ、ＣＭＯＳなど必要に応じて配置する。
【００２４】
同図ではレシーバとしてＴＴＬ１６、ヒステリシス１７、Ａｕｔｏｍｏｔｉｖｅ１８を配置し、各レシーバの出力を並列に接続している。ＬＳＩ５から出力される出力信号は、ＬＳＩ側で並列に接続されたアナログスイッチ１９〜２１の一方に転送される。またアナログスイッチはレシーバ選択信号２により切り替えられ、選択するレシーバ１６〜１８のうちＬＳＩ５のマルチレベル対応端子のレベルを受信できるレシーバを選択する。そしてＬＳＩ５から出力される信号（（４）への出力）を出力する。
【００２５】
試験台１の入出力の入力信号（３）は、従来ＬＳＩ５のＧＮＤ端子に接続されていたが、ＬＳＩ５のＧＮＤは評価ボードに接続する。試験台１の入出力のドライバ６の（３）は別のレシーバ選択素子９に接続され、テストで使用するレシーバを指示する。
【００２６】
レシーバ選択信号２のアナログスイッチ１９〜２１は、試験台１の入出力の（３）から入力されるレシーバ選択信号２により切り替えられる。切り替え方法として、例えば（３）のバス幅を選択できるレシーバの種類に応じた幅にする。本例ではレシーバが３種類用意されているので、バス幅を２ビットとする。そして「００」であればＴＴＬ１６の出力信号を選択するように、アナログスイッチ１９だけをオンにする。また、「０１」であればヒステリシス１７のアナログスイッチ２０だけをオンにし、「１０」であればＡｕｔｏｍｏｔｉｖｅ１８のアナログスイッチ２１だけをオンにする。「１１」のときは全てのアナログスイッチ１９〜２１をオープンにする。上記アナログスイッチの切り替えを行うコードの実行方法については後述する。
【００２７】
図４はＬＳＩの入出力端子が双方向である場合の評価ボードの回路構成を示した図である。図３同様に構成されているが、マルチレベル対応端子が入出力端子であるので、送受信のタイミングに合わせてドライバ選択素子８、レシーバ選択素子９を切り替えなければならない。その各選択素子の切り替えタイミングは上記コードに沿って実施される。例えばドライバ選択素子８が選択されているときは、レシーバ選択素子９に上記「１１」のコードを入力してアナログスイッチ１９〜２１をオフにし、マルチレベル対応端子との接続をオープンにする。
【００２８】
また、レシーバ選択素子９を選択して、試験台１の入出力のレシーバ７にＬＳＩ５から出力される信号を転送する場合、ドライバ選択素子８のアナログスイッチ１３〜１５をオープンにする。上記アナログスイッチの切り替えを行うコードの実行方法については後述する。
【００２９】
ここで、上記ドライバ選択素子８、レシーバ選択素子９はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）や、プログラム可能なデバイス（ＦＰＧＡ、ＰＬＤなど）によって実現することも可能である。上記プログラム可能なデバイスを使用することで異なるＬＳＩ（ピン数、ピン配置など）を交換した場合でも、評価ボードの製作を初めからする必要がないため短時間で対応することができる。また、種類の異なるレベルのドライバ、レシーバ、または特殊なレベルのドライバ、レシーバを、各選択素子以外にも予め設けておき、必要に応じて利用できる構成にしてもよい。
【００３０】
また、ＬＳＩに印加するレベルをテストパターンにより制御するドライバ選択またはレシーバ選択を指示する端子は、空き端子またはＬＳＩにＶＤＤ（電源）、ＶＳＳ（グランドまたは基準電圧）を供給する端子を使用してもよい。
【００３１】
また、アナログスイッチの位置は、ドライバまたはレシーバの前後であってもよいし、ドライバの両側にあってもよい。両側にアナログスイッチを配置する場合は当然であるが連動してオン／オフ切り替えができる構成にする。
【００３２】
また、各選択素子のドライバ、レシーバの切り替えはアナログスイッチ以外にもリレー、光スイッチ（フォトＭＯＳ）など切り替えが可能であればよい。
上記構成により、出力レベルは一度ＬＳＩの電源を落としてから変えていたが、テストするドライバ、レシーバの選択指示を変えることにより、ＬＳＩの電源を落とすことなくＬＳＩのテストを行うことができる。
【００３３】
次に、アナログスイッチの切り替えを行うコードの作成について説明する。利用者はテストパターンを生成するファイルを、図５のように記述する。
１行目のＥＸＴ：１１,１０，２，３１,３０,４;は、ＬＳＩ５または試験台１の入出力端子の並びを指定する。この例では試験台１の入出力の１１ピン、１０ピン、２ピン、３１ピン、３０ピン、４ピンの順に端子を記載している。この順番は３行目以降に示すテストパターンの入力ピンの位置を示す。３行目以降（ＴＥＳＴ＿ＦＯＲＭより下の内容）は、３行目であれば１１ピン＝０、１０ピン＝０、２ピン＝０、３１ピン＝１、３０ピン＝０、４ピン＝１となる。このとき１１ピンと１０ピンが図３のドライバ選択素子８の切り替え用バスである。ＬＳＩ５のマルチレベル対応端子１には、ＴＴＬ１０から入力するために、ＴＴＬをコード「００」で選択する。また同図（２）に「０」が入力される。
【００３４】
また３１ピンと３０ピンによりレシーバ選択素子９のＡｕｔｏｍｏｔｉｖｅをコード「１０」で選択される。そして同図（４）に「１」が入力される。
同様に、４行目はＬＳＩ５のマルチレベル対応端子１へは、入力レベルはＴＴＬレベルで「１」が入力される。マルチレベル対応端子２は、Ａｕｔｏｍｏｔｉｖｅレベルを出力するため、コード「１０」としレシーバ選択素子９のＡｕｔｏｍｏｔｉｖｅ用のレシーバ１７に「０」が入力される。
【００３５】
５行目は、ＬＳＩ５のマルチレベル対応端子１への接続されるドライバはヒステリシスが選択され、信号（２）には「０」を入力する。マルチレベル対応端子２と接続されるレシーバは「００」でＴＴＬを選択し、信号（４）には「１」が入力される。
【００３６】
６行目は、ＬＳＩ５のマルチレベル対応端子１への接続されるドライバはヒステリシスが選択され、信号（２）に「１」を入力し、マルチレベル対応端子２と接続されるレシーバは「００」でＴＴＬを選択し、信号（４）には「０」が入力される。なお、図５の括弧内の記述はコメント文である。
【００３７】
上記のように作成したテストパターンをコンパイルなどして、上記計算機２で制御できるコードに変換し、計算機２から試験台１の評価ボード４を制御する。
ここで、コードの実行はクロック発生器で生成したクロックを利用して、１クロックごとにテストパターンの１行に対応するコードを実行するようにする。なお、クロック発生器はテスタ装置内のどこに設けてもよい。コードの実行はクロックでなくてもよい、例えばタイマ、時計、カウンタにより実行時刻を設定してその時刻ごとに実行させてもかまわない。
【００３８】
図６はテスタ装置の試験手順について示したフロー図である。先ずステップＳ１では、テストパターン（テストプログラム）が保存されているテストパターンファイル（ＦＴＤＬ）をコンパイルする。このコンパイルにより上記図５に示した端子情報、テストデータ（テストプログラムに必要なデータ）が作成される。
【００３９】
ステップＳ２では、テスタ装置の各ドライバ、各レシーバの種別を、ＦＴＤＬどおりに構成する。
次に、ステップＳ３では、テスタ装置の試験台１の電源を立ち上げ、評価ボード４の電源をオンにする。
【００４０】
ステップＳ４では、ＦＴＤＬにしたがいテストを開始する。ステップＳ５では１行分のコードに沿ってテスト処理を実行する。ステップＳ６では１行分のコードが終了したかを確認する。ここで、１行分のコードが終了していればステップＳ７（ＹＥＳ）に進み、ＮＯであれば再度コードを実行する。
【００４１】
ステップＳ７では全てのコードが終了したかを確認する。全てのコードが終了していない場合はＳ５で次のコードを実行する。
上記により試験台１の電源を切らないで連続してテストを行うことが可能になる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【００４２】
（付記１）マルチレベル対応端子を有するＬＳＩをテストプログラムによりテストするテスタ装置において、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の入力レベルに一致するドライバを選択するドライバ選択手段と、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の出力レベルに一致するレシーバを選択するレシーバ選択手段と、
を具備することを特徴とするテスタ装置。
（付記２）前記ＬＳＩとの交信をするドライバ選択手段は、入力部と出力部と切り替え部と種類の異なる論理レベルを出力するドライバを複数有し、前記入力部に前記テストプログラムのテストパターンを入力し、前記テストパターンを転送する際に、前記ＬＳＩの前記マルチレベル対応端子の備える入力レベルに一致するように、前記ドライバの前記論理レベルを切り替え部により切り替えて、前記ドライバのうちから１つを選択し、前記出力部から前記ＬＳＩの前記マルチレベル対応端子へ入力することを特徴とする付記１に記載のテスタ装置。
（付記３）前記切り替え部は、前記テストパターンのドライバ切り替えコードに基づいてアナログスイッチを切り替えて前記ドライバを選択することを特徴とする付記２に記載のテスタ装置。
（付記４）前記ＬＳＩとの交信をするレシーバ選択手段は、入力部と出力部と切り替え部と種類の異なる論理レベルを出力するレシーバを複数有し、前記入力部に前記ＬＳＩの前記マルチレベル対応端子から出力信号を入力し、前記出力信号を転送する際に、前記ＬＳＩの前記マルチレベル対応端子の備える出力レベルに一致するように、前記レシーバの前記論理レベルを前記テストパターンにしたがい切り替え部が切り替えて、前記レシーバのうちから１つを選択し、前記出力部から出力することを特徴とする付記１に記載のテスタ装置。
（付記５）前記切り替え部は、前記テストパターンのレシーバ切り替えコードに基づいてアナログスイッチを切り替えて前記レシーバを選択することを特徴とする付記４に記載のテスタ装置。
（付記６）前記切り替え部は、プログラム可能なデバイスで構成することを特徴とする付記２に記載のテスタ装置。
（付記７）前記切り替え部は、プログラム可能なデバイスで構成することを特徴とする付記４に記載のテスタ装置。
（付記８）マルチレベル対応端子を有するＬＳＩのテストをプログラムによりテストする方法において、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の入力レベルに一致するドライバを選択しドライバを選択する、
前記テストプログラムにより転送されるテストパターンに基づいて、前記ＬＳＩのマルチレベル対応端子の出力レベルに一致するレシーバを選択しレシーバを選択する、
ことを特徴とするプログラムによりテストする方法。
【図面の簡単な説明】
【００４３】
【図１】テスタ装置の構成を示す図である。
【図２】試験台の内部の構成を示す図である。
【図３】ＬＳＩテスタの評価ボードの構成を示す図である。（専用入力端子、専用出力端子の場合）
【図４】ＬＳＩテスタの評価ボードの構成を示す図である。（入力出力端子の場合）
【図５】テストパターンの記述例を示す図である。
【図６】本発明のテスタ試験の手順を示すフロー図である。
【図７】従来のテスタ試験の手順を示すフロー図である。
【符号の説明】
【００４４】
１      試験台
２      計算機
３      端末
４      評価ボード
５      ＬＳＩ
６      ドライバ
７      レシーバ
８      ドライバ選択素子
９      レシーバ選択素子
１０      ＴＴＬ
１１      ヒステリシス
１２      Ａｕｔｏｍｏｔｉｖｅ
１３      アナログスイッチ
１４      アナログスイッチ
１５      アナログスイッチ
１６      ＴＴＬ
１７      ヒステリシス
１８      Ａｕｔｏｍｏｔｉｖｅ
１９      アナログスイッチ
２０      アナログスイッチ
２１      アナログスイッチ
【図３】
2006258587.tif 000003
【図４】
2006258587.tif 000004
【図５】
2006258587.tif 000005
【図６】
2006258587.tif 000006
【図７】
2006258587.tif 000007
【図１】
2006258587.tif 000008
【図２】
2006258587.tif 000009