(57)【要約】    【課題】  出力コンデンサの容量が小さい時でも出力電圧を長時間高い値に保持することができる力率改善回路を提供する。    【解決手段】  低入力時では、ＭＯＳＦＥＴ23はオンとなる一方、ＭＯＳＦＥＴ21はオフとなる。ＰＦＣ制御部11からのドライブ電圧がＨレベルになると、ＭＯＳＦＥＴ７がターンオンする一方、二次巻線25ｂへ電圧が誘起される。チョークコイル６を入力電流Ｉｉｎが流れ、励磁エネルギーが蓄えられる。ドライブ電圧がＬレベルになると、ＭＯＳＦＥＴ７がターンオフする一方、ＭＯＳＦＥＴ24がターンオンする。こうなると、出力コンデンサ９ｂの端子間電圧に重畳して、チョークコイル６の励磁エネルギーが放出されることにより、入力電圧Ｖｉよりも高い電圧で出力コンデンサ９ａが充電され、そして出力端子12，13から出力される。【選択図】  図１
2006223070.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が印加される入力端子と、この入力端子の両端間にインダクタンス素子とスイッチング素子との直列回路を接続し、前記スイッチング素子の両端間に整流ダイオードと出力コンデンサとの直列回路を接続してなる昇圧チョッパ回路と、前記出力コンデンサの両端間に設けられた出力端子と、ドライブ電圧を出力して前記スイッチング素子をスイッチングさせる制御部とにより構成され、前記スイッチング素子をスイッチングさせることにより前記入力電圧を昇圧した出力電圧を出力経路を通じて前記出力端子から出力する力率改善回路において、前記入力電圧低下時に前記出力コンデンサを前記出力経路から切り離す開閉手段と、当該出力経路から切り離された前記出力コンデンサのエネルギーを前記入力端子に供給する帰還手段とを設けたことを特徴とする力率改善回路。
【請求項２】
前記入力電圧低下時に前記帰還手段を作用させ、前記スイッチング素子がオフの時に、前記出力コンデンサのエネルギーを前記入力端子に供給する一方、前記スイッチング素子がオンの時に、前記出力コンデンサのエネルギーとは別の電力を前記入力端子に供給する切換手段を設けたことを特徴とする請求項１に記載の力率改善回路。
【請求項３】
前記帰還手段は、前記出力コンデンサの一端と前記入力端子との間に接続されたスイッチ素子からなり、前記切換手段は、前記入力電圧低下時に前記ドライブ電圧が印加される一次巻線と、前記スイッチ素子の駆動端子と前記入力端子との間に接続された二次巻線とを有するトランスからなることを特徴とする請求項２に記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源から供給される電流の位相及び波形を電圧波形に近づけることにより力率を改善する力率改善回路に関する。
【背景技術】
【０００２】
例えば特許文献１には、昇圧チョッパ回路を利用して力率を改善する力率改善回路が開示されている。図３に、例えば電源装置などに組み込まれるこの種の力率改善回路の一般的な回路構成を示す。同図において、交流電源に相当する商用電源１の両端には整流部としての例えばダイオードブリッジからなる整流回路４が接続され、前記商用電源１からの交流電源電圧を整流して、入力端子２，３から後段の昇圧チョッパ回路５へ供給する。この昇圧チョッパ回路５は周知のように、チョークコイル６とスイッチング素子であるＭＯＳＦＥＴ７のドレイン−ソースとの直列回路を、整流回路４の出力端となる入力端子２，３間に接続すると共に、整流ダイオード８と例えば電解コンデンサからなる出力コンデンサ９との直列回路を、ＭＯＳＦＥＴ７の両端間すなわちドレイン−ソース間に接続して構成される。そして、ＭＯＳＦＥＴ７がオンのときには、整流回路４からの全波整流された直流電流によって、チョークコイル６に励磁エネルギーを蓄え、ＭＯＳＦＥＴ７がオフのときには、このチョークコイル６に蓄えられた励磁エネルギーを整流回路４の出力端間に発生する入力電圧Ｖｉに重畳させて、昇圧チョッパ回路５の入力側よりも高い出力電圧Ｖｏを出力コンデンサ９の両端間に設けられた出力端子12，13間に発生させるようにしている。
【０００３】
一方11は、ＭＯＳＦＥＴ７のゲートにパルス状のドライブ電圧を供給することにより、ＭＯＳＦＥＴ７をスイッチングさせるＰＦＣ制御部である。このＰＦＣ制御部11は、出力電圧Ｖｏをフィードバック信号として監視し、この出力電圧Ｖｏが一定となるようにＭＯＳＦＥＴ７をスイッチングさせることで、チョークコイル６を介して取り込まれる電流波形を商用電源１からの正弦波状の電圧波形に近付け、入力力率を改善するようにしている。
【特許文献１】特開２００１−３１４０８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来の力率改善回路を電源装置などに組み込んだ場合において、商用電源１からの電力供給が遮断された入力遮断時には、電源装置の出力保持時間を長くすることが困難であった。力率改善回路の出力段には、通常電解コンデンサからなる出力コンデンサ９が使われているため、その充電電圧（出力電圧）で出力保持時間が規定されてしまい、出力コンデンサ９の容量が小さい時には、それに応じて出力保持時間が短くなってしまう。
【０００５】
そこで本発明は上記問題点に鑑み、出力コンデンサの容量が小さい時でも出力電圧を長時間高い値に保持することができる力率改善回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明における請求項１の力率改善回路では、入力電圧が印加される入力端子と、この入力端子の両端間にインダクタンス素子とスイッチング素子との直列回路を接続し、前記スイッチング素子の両端間に整流ダイオードと出力コンデンサとの直列回路を接続してなる昇圧チョッパ回路と、前記出力コンデンサの両端間に設けられた出力端子と、ドライブ電圧を出力して前記スイッチング素子をスイッチングさせる制御部とにより構成され、前記スイッチング素子をスイッチングさせることにより前記入力電圧を昇圧した出力電圧を出力経路を通じて前記出力端子から出力する力率改善回路において、前記入力電圧低下時に前記出力コンデンサを前記出力経路から切り離す開閉手段と、当該出力経路から切り離された前記出力コンデンサのエネルギーを前記入力端子に供給する帰還手段とを設けている。
【０００７】
このようにすると、入力電圧低下時に、出力コンデンサの両端間電圧を昇圧チョッパ回路により昇圧して出力することができるため、出力コンデンサの容量が小さい時でも出力電圧を長時間高い値に保持することができる。
【０００８】
本発明における請求項２の力率改善回路では、前記入力電圧低下時に前記帰還手段を作用させ、前記スイッチング素子がオフの時に、前記出力コンデンサのエネルギーを前記入力端子に供給する一方、前記スイッチング素子がオンの時に、前記出力コンデンサのエネルギーとは別の電力を前記入力端子に供給する切換手段を設けている。
【０００９】
このようにすると、昇圧に必要なインダクタ素子の励磁エネルギーを出力コンデンサのエネルギーとは別の電力を用いて蓄えることができるため、出力コンデンサのエネルギーを全て出力端子に供給することができ、出力コンデンサの限られたエネルギーを有効利用することができる。
【００１０】
本発明における請求項３の力率改善回路では、前記帰還手段は、前記出力コンデンサの一端と前記入力端子との間に接続されたスイッチ素子からなり、前記切換手段は、前記入力電圧低下時に前記ドライブ電圧が印加される一次巻線と、前記スイッチ素子の駆動端子と前記入力端子との間に接続された二次巻線とを有するトランスからなる。
【００１１】
このようにすると、トランスからなる切換手段がドライブ電圧を利用して帰還手段を作用させるため、帰還手段の動作をスイッチング素子に容易に同期させることができる共に、出力コンデンサのエネルギーとは別の電力であるドライブ電圧を変換した電力によりインダクタ素子を励磁することができるため、既存の電力を流用して昇圧に必要なインダクタ素子の励磁エネルギーを得ることができる。
【発明の効果】
【００１２】
本発明の請求項１によると、出力コンデンサの容量が小さい時でも出力電圧を長時間高い値に保持することができる力率改善回路を提供することができる。
【００１３】
本発明の請求項２によると、出力コンデンサの限られたエネルギーを有効利用して、出力保持時間を最大限に延ばすことができる。
【００１４】
本発明の請求項３によると、ドライブ電圧を流用することにより、帰還手段の同期スイッチングを容易に実現することができると共に、出力コンデンサのエネルギーとは別の電力を供給する手段を新たに設けなくてもインダクタ素子を励磁することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照しながら、本発明における力率改善回路の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。
【００１６】
図１は、本実施例における力率改善回路を組み込んだカスケードフォワードコンバータの回路構成を示したものである。図中、トランス40の二次側となるコンバータ出力回路は省略してあるが、適当な周知のコンバータ出力回路が接続される。同図において、商用電源１の両端には整流部としてのダイオードブリッジからなる整流回路４が接続され、前記商用電源１からの交流電源電圧を整流して、力率改善回路20の入力端子２，３から後段の昇圧チョッパ回路５へ供給する。
【００１７】
この昇圧チョッパ回路５は、チョークコイル６とＭＯＳＦＥＴ７のドレイン−ソースとの直列回路を、整流回路４の出力端となる入力端子２，３間に接続すると共に、整流ダイオード８と出力コンデンサ９ａとの直列回路を、ＭＯＳＦＥＴ７のドレイン−ソース間に接続し、さらにコンデンサ９ａの両端間に開閉手段としてのＭＯＳＦＥＴ21のドレイン−ソースと出力コンデンサ９ｂとの直列回路を接続して構成される。なお、出力コンデンサ９ａの両端間には力率改善回路20の出力端子12，13が設けられている。ＭＯＳＦＥＴ７のゲートにはＰＦＣ制御部11が接続され、ドライブ電圧を出力することによりＭＯＳＦＥＴ７をスイッチングさせる。また、トランス25の一次巻線25ａとＤＣ成分カット用のコンデンサ22とＭＯＳＦＥＴ23のドレイン−ソースとからなる直列回路の一端となる一次巻線25ａのドット側がＰＦＣ制御部11（ＭＯＳＦＥＴ７のゲート）に接続され、一方、この直列回路の他端となるＭＯＳＦＥＴ23のソースが入力端子２と出力端子13とを結ぶ共通ラインに接続されている。ＭＯＳＦＥＴ23のゲートには、例えば商用電源１からの電力供給が遮断された入力遮断時など、力率改善回路20の入力端子２，３間に入力される入力電圧Ｖｉの低下を検知する低入力検知手段28が接続される。また、低入力検知手段28は、反転（ＮＯＴ）素子29を介してＭＯＳＦＥＴ21のゲートにも接続されている。
【００１８】
24は、帰還手段としてのＭＯＳＦＥＴである。帰還手段としては、ＭＯＳＦＥＴ24の代わりに、例えばバイポーラトランジスタやリレーなどのスイッチ素子を利用してもよい。ＭＯＳＦＥＴ24のドレインはＭＯＳＦＥＴ21のソースとコンデンサ９ｂとの接続点に接続される一方、ＭＯＳＦＥＴ24のソースは入力端子２に接続される。ＭＯＳＦＥＴ24のゲート−ソース間には、非ドット側が駆動端子としてのゲートとなり、ドット側がソースとなるよう、トランス25の二次巻線25ｂが接続されている。切換手段としてのトランス25では、二次巻線25ｂの巻数が一次巻線25ａの巻数よりも大きくなっており、一次巻線25ａに印加される電圧よりも高い電圧を二次巻線25ｂに誘起させるように構成されている。
【００１９】
力率改善回路20の出力端子12には、例えばＭＯＳ型ＦＥＴからなるスイッチング素子30のドレインが接続され、一方、出力端子13には例えばＭＯＳ型ＦＥＴからなるスイッチング素子31のソースが接続される。スイッチング素子30のソースはトランス40の一次巻線40ａのドット側と接続され、スイッチング素子31のドレインは一次巻線40ａの非ドット側と接続されている。また、スイッチング素子30のドレインと一次巻線40ａの非ドット側との間にはダイオード32が接続され、スイッチング素子30のドレイン側がダイオード32のカソードとなり、一次巻線40ａの非ドット側がダイオード32のアノードとなっている。同様に、スイッチング素子31のソースと一次巻線40ａのドット側との間にはダイオード33が接続され、スイッチング素子31のソース側がダイオード33のアノードとなり、一次巻線40ａのドット側がダイオード33のカソードとなっている。スイッチング素子30，31のゲートには、パルス駆動信号を供給するスイッチング制御手段35が接続されている。スイッチング制御手段35は、カスケードフォワードコンバータの出力電圧を安定化させるために、当該出力電圧の変動に応じてスイッチング素子30，31に供給するパルス駆動信号のパルス導通幅を可変制御するものである。
【００２０】
次に本発明の作用について、上記構成よりなるカスケードフォワードコンバータの動作と共に説明する。
【００２１】
当該カスケードフォワードコンバータの運転時には、スイッチング制御手段35がパルス駆動信号をスイッチング素子30，31のゲートにそれぞれ供給し、スイッチング素子30，31を同時にスイッチングさせることにより、力率改善回路20の出力端子12，13に発生する出力電圧Ｖｏがトランス40の一次巻線40ａに断続的に印加される。そして、トランス40の二次巻線40ｂに誘起された電圧は、図示しない二次側のコンバータ出力回路で整流平滑され、負荷へ出力される。スイッチング素子30，31がオンしているオン期間では、スイッチング素子30，31のドレイン−ソース間が導通し、出力電圧Ｖｏがトランス40の一次巻線40ａに印加される。一方、スイッチング素子30，31がオフしているオフ期間では、一次巻線40ａ間にはトランス40に蓄えられた磁気エネルギーによる電圧が発生し、スイッチング素子31のドレイン−ソース間電圧が急激に上昇する。当該ドレイン−ソース間電圧が出力電圧Ｖｏに達すると、ダイオード32，33がターンオンし、出力端子13→ダイオード33→一次巻線40ａ→ダイオード32→出力端子12に至る経路をリセット電流が流れ、トランス40の磁気エネルギーが力率改善回路20の出力コンデンサ９ａ，９ｂに回生される。
【００２２】
力率改善回路20では、ＰＦＣ制御部11が出力電圧Ｖｏをフィードバック信号として監視し、この出力電圧Ｖｏが一定となるようにＭＯＳＦＥＴ７のゲートにパルス状のドライブ電圧を供給し、スイッチングさせることで、チョークコイル６を介して取り込まれる電流波形を商用電源１からの正弦波状の電圧波形に近付け、入力力率を改善するようにしている。入力電圧Ｖｉが高い値を保つ通常時では、低入力検知手段28はＬレベルのＯＦＦ信号を出力するため、ＭＯＳＦＥＴ23はオフとなる一方、ＭＯＳＦＥＴ21は反転素子29の反転作用によりオンとなる。すなわち、通常時では、トランス25の一次巻線25ａには励磁電流が流れず、二次巻線25ｂに誘起電圧Ｖｔが誘起されることがない。従って、通常時ではＭＯＳＦＥＴ24はオフ状態のままに維持される。一方、出力コンデンサ９ｂは、出力コンデンサ９ａと並列接続された状態であり、昇圧チョッパ回路５から出力コンデンサ９ｂへと至る充電経路が形成されると共に、出力コンデンサ９ｂから出力端子12，13へと至る出力経路が形成される。従って、出力コンデンサ９ｂは、昇圧チョッパ回路５から充電されると共に、当該充電により蓄えた静電エネルギーを前記出力経路を通じて出力端子12，13へ放電する。すなわち、通常時での力率改善回路20の動作は、前述した従来例と同様に、ＭＯＳＦＥＴ７がオンのときには、整流回路４からの全波整流された直流電流によって、チョークコイル６に励磁エネルギーを蓄え、ＭＯＳＦＥＴ７がオフのときには、このチョークコイル６に蓄えられた励磁エネルギーを整流回路４の出力端間に発生する入力電圧Ｖｉに重畳させて、昇圧チョッパ回路５の入力側よりも高い出力電圧Ｖｏを出力コンデンサ９ａ，９ｂの両端間に設けられた出力端子12，13間に発生させるようにしている。
【００２３】
何らかの原因により例えば商用電源１からの電力供給が遮断されるなど入力電圧Ｖｉが通常時よりも低い値となる低入力時では、低入力検知手段28はＨレベルのＯＮ信号を出力するため、ＭＯＳＦＥＴ23はオンとなる一方、ＭＯＳＦＥＴ21は反転素子29の反転作用によりオフとなる。すなわち、低入力時では、トランス25の一次巻線25ａにはＰＦＣ制御部11によるドライブ電圧の出力に伴い励磁電流が流れるようになり、二次巻線25ｂにドライブ電圧と同期した誘起電圧Ｖｔが誘起されることとなる。一方、出力コンデンサ９ｂは、出力コンデンサ９ａの一端及び出力端子12から切り離された状態となるため、当該充電経路及び出力経路から切り離され、昇圧チョッパ回路５からの充電と出力端子12，13への放電が共に停止する。この低入力時における力率改善回路20の動作を表したものが図２の波形図であり、ＰＦＣ制御部11から出力されるドライブ電圧を示すＭＯＳＦＥＴ７のゲート−ソース電圧Ｖｇｓと、トランス25の二次巻線25ｂ間に発生する誘起電圧Ｖｔと、チョークコイル６を流れる入力電流Ｉｉｎと、力率改善回路20の入力端子２，３に印加される入力電圧Ｖｉそれぞれに関しての時間変化が概略的に示されている。
【００２４】
以下、図２に従い力率改善回路20の動作について詳述する。なお、説明の都合上、商用電源１からの電力供給は遮断されているものとする。ＭＯＳＦＥＴ７のオン期間Ｔｏｎでは、ＰＦＣ制御部11からＭＯＳＦＥＴ７のゲート−ソース電圧Ｖｇｓとなるドライブ電圧が出力される（Ｈレベルとなる）ため、ＭＯＳＦＥＴ７がターンオンし、そのドレイン−ソース間が導通する。また、トランス25の一次巻線25ａにも前記ドライブ電圧すなわちゲート−ソース電圧Ｖｇｓが印加されるため、一次巻線25ａにドット側から非ドット側へ励磁電流が流れ、二次巻線25ｂのドット側へ巻数比に応じた電圧が誘起される。従って、誘起電圧Ｖｔは負の電圧となり、これがそのままＭＯＳＦＥＴ24のゲート−ソース間電圧となるため、ＭＯＳＦＥＴ24はオフ状態のままになる。一方で、二次巻線25ｂのドット側へ誘起された誘起電圧Ｖｔは、入力端子２の電位すなわち入力電圧Ｖｉを上昇させるため、チョークコイル６，ＭＯＳＦＥＴ７のドレイン−ソース間を通じて入力電流Ｉｉｎが徐々に増加しながら流れる。このとき、チョークコイル６を入力電流Ｉｉｎが流れることで、チョークコイル６に励磁エネルギーが蓄えられる。
【００２５】
ＭＯＳＦＥＴ７のオフ期間Ｔｏｆｆでは、ＰＦＣ制御部11からＭＯＳＦＥＴ７のゲート−ソース電圧Ｖｇｓとなるドライブ電圧が出力されない（Ｌレベルとなる）ため、ＭＯＳＦＥＴ７がターンオフし、そのドレイン−ソース間が遮断される。また、トランス25の一次巻線25ａにも前記ドライブ電圧の供給が停止されるため、二次巻線25ｂでは同一アンペアターンとなるようにドット側から非ドット側へ電流が流れる。従って、ＭＯＳＦＥＴ24のゲート−ソース間電圧となる誘起電圧Ｖｔが正方向に上昇し、ＭＯＳＦＥＴ24がターンオンする。ＭＯＳＦＥＴ24のドレイン−ソース間が導通することにより、出力コンデンサ９ｂの正極側が入力端子２に接続された状態となるため、出力コンデンサ９ｂに充電されたエネルギーが入力端子２に供給される。出力コンデンサ９ｂの端子間電圧は出力電圧Ｖｏまで充電されているため、これがそのまま入力電圧Ｖｉとして入力端子２，３間に印加される。このとき、入力電圧Ｖｉに重畳して、ＭＯＳＦＥＴ７のターンオフに伴いチョークコイル６に蓄えられた励磁エネルギーが放出されることにより、整流ダイオード８がターンオンし、入力電圧Ｖｉよりも高い電圧（出力コンデンサ９ｂの端子間電圧を昇圧した電圧）で出力コンデンサ９ａが充電され、そして出力端子12，13から出力される。このようにして、出力コンデンサ９ｂに充電された静電エネルギーを利用して、出力端子12，13間に発生する出力電圧Ｖｏを長時間高い値に保持することができる。
【００２６】
とりわけ、本実施例では、トランス25を用いてドライブ電圧によりＭＯＳＦＥＴ24をスイッチング動作させているため、ＭＯＳＦＥＴ24の動作を容易にＭＯＳＦＥＴ７に同期させることができる。また、昇圧に必要なチョークコイル６の励磁エネルギーは、ドライブ電圧を変換した電力により充電されている。すなわち、昇圧に必要なチョークコイル６の励磁エネルギーを出力コンデンサ９ｂのエネルギーとは別の電力を用いて得ているため、出力コンデンサ９ｂのエネルギーを全て出力端子12，13に供給することができ、出力コンデンサ９ｂの限られたエネルギーを有効利用して、出力保持時間を最大限に延ばすことができる。ドライブ電圧を流用してチョークコイル６の励磁エネルギーを得ることにより、出力コンデンサ９ｂのエネルギーとは別の電力を供給する手段を新たに設ける必要がない。
【００２７】
以上のように本実施例では、入力電圧Ｖｉが印加される入力端子２，３と、この入力端子２，３の両端間にインダクタンス素子としてのチョークコイル６とスイッチング素子としてのＭＯＳＦＥＴ７との直列回路を接続し、ＭＯＳＦＥＴ７の両端間に整流ダイオード８と出力コンデンサ９ａ，９ｂとの直列回路を接続してなる昇圧チョッパ回路５と、出力コンデンサ９ａ，９ｂの両端間に設けられた出力端子12，13と、ドライブ電圧を出力してＭＯＳＦＥＴ７をスイッチングさせるＰＦＣ制御部11とにより構成され、ＭＯＳＦＥＴ７をスイッチングさせることにより入力電圧Ｖｉを昇圧した出力電圧Ｖｏを出力経路を通じて出力端子12，13から出力する力率改善回路20において、入力電圧Ｖｉ低下時に出力コンデンサ９ｂを前記出力経路から切り離す開閉手段としてのＭＯＳＦＥＴ21と、当該出力経路から切り離された出力コンデンサ９ｂのエネルギーを入力端子２に供給する帰還手段としてのＭＯＳＦＥＴ24とを設けている。
【００２８】
このようにすると、入力電圧Ｖｉ低下時に、出力コンデンサ９ｂの両端間電圧を昇圧チョッパ回路５により昇圧して出力することができるため、出力コンデンサ９ａの容量が小さい時でも出力電圧Ｖｏを長時間高い値に保持することができる。従って、出力コンデンサ９ａの容量が小さい時でも出力電圧Ｖｏを長時間高い値に保持することができる力率改善回路20を提供することができる。
【００２９】
また本実施例では、入力電圧Ｖｉ低下時にＭＯＳＦＥＴ24を作用させ、ＭＯＳＦＥＴ７がオフの時に、出力コンデンサ９ｂのエネルギーを入力端子２に供給する一方、ＭＯＳＦＥＴ７がオンの時に、出力コンデンサ９ｂのエネルギーとは別の電力を入力端子２に供給する切換手段としてのトランス25を設けている。
【００３０】
このようにすると、昇圧に必要なチョークコイル６の励磁エネルギーを出力コンデンサ９ｂのエネルギーとは別の電力を用いて蓄えることができるため、出力コンデンサ９ｂのエネルギーを全て出力端子12，13に供給することができ、出力コンデンサ９ｂの限られたエネルギーを有効利用することができる。従って、出力コンデンサ９ｂの限られたエネルギーを有効利用して、出力保持時間を最大限に延ばすことができる。
【００３１】
さらに本実施例では、前記帰還手段は、出力コンデンサ９ｂの一端と入力端子２との間に接続されたスイッチ素子としてのＭＯＳＦＥＴ24からなり、前記切換手段は、入力電圧Ｖｉ低下時に前記ドライブ電圧が印加される一次巻線25ａと、前記スイッチ素子の駆動端子としてのＭＯＳＦＥＴ24のゲートと入力端子２との間に接続された二次巻線25ｂとを有するトランス25からなる。
【００３２】
このようにすると、トランス25からなる切換手段がドライブ電圧を利用してＭＯＳＦＥＴ24を作用させるため、ＭＯＳＦＥＴ24の動作をＭＯＳＦＥＴ７に容易に同期させることができる共に、出力コンデンサ９ｂのエネルギーとは別の電力であるドライブ電圧を変換した電力によりチョークコイル６を励磁することができるため、既存の電力を流用して昇圧に必要なチョークコイル６の励磁エネルギーを得ることができる。従って、ドライブ電圧を流用することにより、ＭＯＳＦＥＴ24の同期スイッチングを容易に実現することができると共に、出力コンデンサ９ｂのエネルギーとは別の電力を供給する手段を新たに設けなくてもチョークコイル６を励磁することができる。
【００３３】
なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。ＭＯＳＦＥＴ24は、当該スイッチングをＭＯＳＦＥＴ７に同期させなくてもよく、低入力時の間、常時オン状態にするよう構成してもよい。また、出力コンデンサ９ｂだけでなく、出力コンデンサ９ａも出力端子12，13から切り離して、昇圧チョッパ回路５により昇圧された出力電圧Ｖｏを直接出力端子12，13から出力するようにしてもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施例における力率改善回路を組み込んだカスケードフォワードコンバータの構成を示す回路図である。
【図２】同上、力率改善回路の各部の電圧又は電流を示す波形図である。
【図３】従来例における力率改善回路の構成を示す回路図である。
【符号の説明】
【００３５】
２，３  入力端子
５  昇圧チョッパ回路
６  チョークコイル（インダクタンス素子）
７  ＭＯＳＦＥＴ（スイッチング素子）
８  整流ダイオード
９ａ，９ｂ  出力コンデンサ
11  ＰＦＣ制御部（制御部）
12，13  出力端子
20  力率改善回路
21  ＭＯＳＦＥＴ（開閉手段）
24  ＭＯＳＦＥＴ（帰還手段，スイッチ素子）
25  トランス（切換手段）
25ａ  一次巻線
25ｂ  二次巻線
【図１】
2006223070.tif 000003
【図２】
2006223070.tif 000004
【図３】
2006223070.tif 000005