(57)【要約】【課題】  本発明では、複数のモジュールをリング状に接続したシステムにおいて、転送レートの悪化を最小限に抑えつつ、コマンドの発行順と処理順が異なることを防ぐことを目的としている。【解決手段】  本発明では、マスタとなるモジュールに、リング内に存在するコマンドトランザクションの数を示す手段と、リングに対するコマンドトランザクションの発行を制限する手段と、コマンドトランザクションの発行を制限するかどうかを判断する手段とを持ち、コマンドトランザクションの発行を制限すると判断した場合には、当該コマンドトランザクションがリング内での唯一のコマンドトランザクションとなるようにコマンドトランザクションの発行を制限する。【選択図】  図３
2006107023.tif 000002
【特許請求の範囲】
【請求項１】
LSI内の複数のモジュールをリング状に接続し、そのリングのマスタとなるモジュールが1つ存在し、リングで接続されるすべてのモジュールは次に接続されるモジュールへトランザクションを発行するマスタインターフェースと前に接続されているモジュールからトランザクションを受け取るスレーブインターフェースを持ち、マスタモジュールはリングに接続された他のモジュールに対してアクセスを行なうためにマスタインターフェースからコマンドトランザクションを発行する手段を持ち、スレーブとなる他のモジュールは、スレーブインターフェースから受け取ったコマンドトランザクションに従って処理を行なうシステムにおいて、前記マスタとなるモジュールに、リング内に存在するコマンドトランザクションの数を示す手段と、リングに対するコマンドトランザクションの発行を制限する手段と、コマンドトランザクションの発行を制限するかどうかを判断する手段とを持ち、コマンドトランザクションの発行を制限しないと判断した場合には、コマンドトランザクションの発行を制限せずに、リング内に複数のコマンドトランザクションが存在することを許し、コマンドトランザクションの発行を制限すると判断した場合には、当該コマンドトランザクションがリング内での唯一のコマンドトランザクションとなるようにコマンドトランザクションの発行を制限することを特徴とする通信方法および装置。
【請求項２】
請求項１に記載のコマンドトランザクションの発行を制限するかどうかを判断する手段が、コマンドトランザクションのアドレス情報により判断する手段であることを特徴とする請求項1に記載の通信方法および通信装置。
【請求項３】
請求項１に記載のコマンドトランザクションの発行を制限するかどうかを判断する手段が、コマンドトランザクションがメモリアクセスかIOアクセスかにより判断する手段であることを特徴とする請求項1に記載の通信方法および通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報処理装置のLSI内部の各モジュール間の通信に関し、より詳細には、各モジュールをリング上に接続しての通信に関するものである。
【背景技術】
【０００２】
従来、複数のモジュール間をリング状に接続して通信を行う技術があった。このような方法では、モジュールに対して送られてきた命令をそのモジュールが解析を行ない、自分に対する命令であると判断した場合はその命令を行ない、その命令を次のモジュールに転送する。また、自分に対する命令でないと判断した場合はその命令を行わずに次のモジュールに転送する。ここで、自分に対する命令である場合には、その命令を次のモジュールに対して転送しないものや、命令を加工して転送するといった技術もある。
【０００３】
しかし、このような方法では命令を受け取ってから命令の判断を行ない、次のモジュールに転送するまでにはある程度の処理時間が必要で、数サイクルから数十サイクル要する場合が多い。
【０００４】
このようにリング状に接続されたシステムでは、モジュールの数が増えるとその分だけ命令の転送時間がかかり、その時間は各モジュールで要する処理時間に大きく影響される。
【特許文献１】特開平６−７７９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本出願に係る発明は、LSI内の複数のモジュールをリング状に接続し、そのリングのマスタとなるモジュールが1つ存在し、リングで接続されるすべてのモジュールは次に接続されるモジュールへトランザクションを発行するマスタインターフェースと前に接続されているモジュールからトランザクションを受け取るスレーブインターフェースを持ち、マスタモジュールはリングに接続された他のモジュールに対してアクセスを行なうためにマスタインターフェースからコマンドトランザクションを発行する手段を持ち、スレーブとなる他のモジュールは、スレーブインターフェースから受け取ったコマンドトランザクションに従って処理を行なうシステムにおいて、前記マスタとなるモジュールに、リング内に存在するコマンドトランザクションの数を示す手段と、リングに対するコマンドトランザクションの発行を制限する手段と、コマンドトランザクションの発行を制限するかどうかを判断する手段とを持ち、コマンドトランザクションの発行を制限しないと判断した場合には、コマンドトランザクションの発行を制限せずに、リング内に複数のコマンドトランザクションが存在することを許し、コマンドトランザクションの発行を制限すると判断した場合には、当該コマンドトランザクションがリング内での唯一のコマンドトランザクションとなるようにコマンドトランザクションの発行を制限することを特徴としている。
【課題を解決するための手段】
【０００６】
本出願に係る発明は、LSI内の複数のモジュールをリング状に接続し、そのリングのマスタとなるモジュールが1つ存在し、リングで接続されるすべてのモジュールは次に接続されるモジュールへトランザクションを発行するマスタインターフェースと前に接続されているモジュールからトランザクションを受け取るスレーブインターフェースを持ち、マスタモジュールはリングに接続された他のモジュールに対してアクセスを行なうためにマスタインターフェースからコマンドトランザクションを発行する手段を持ち、スレーブとなる他のモジュールは、スレーブインターフェースから受け取ったコマンドトランザクションに従って処理を行なうシステムにおいて、前記マスタとなるモジュールに、リング内に存在するコマンドトランザクションの数を示す手段と、リングに対するコマンドトランザクションの発行を制限する手段と、コマンドトランザクションの発行を制限するかどうかを判断する手段とを持ち、コマンドトランザクションの発行を制限しないと判断した場合には、コマンドトランザクションの発行を制限せずに、リング内に複数のコマンドトランザクションが存在することを許し、コマンドトランザクションの発行を制限すると判断した場合には、当該コマンドトランザクションがリング内での唯一のコマンドトランザクションとなるようにコマンドトランザクションの発行を制限することを特徴としている。
【発明の効果】
【０００７】
以上説明したように、本発明によれば、通常はコマンドの発行順と処理順が異なることを許し、そのかわりにコマンドの先行発行を行ない、転送レートを高める。ただし、コマンドの発行順と処理順が異なっては困る場合にのみ、リングへのコマンドの先行発行を行なわず、リング内のコマンドを1つ以下に保つ。これにより、シリアライズ対象のトランザクションをソフトウェアの介在なしにハードウェアで自動的にシリアライズすることができるため、転送レートの悪化を最小限に抑えつつ、コマンドの発行順と処理順が異なることを防ぐことが可能となる。
【発明を実施するための最良の形態】
【０００８】
＜実施形態１＞
上記した本発明の実施の形態について更に詳細に説明すべく、本発明の第１の実施例について、図面を参照して詳細に説明する。
【０００９】
図２には図１のシステムからアクセスリング１１１の部分を抽出した図を示す。まず、以下にこの図を用いて、アクセスリングに注目して、その通信方法を詳細に説明する。
【００１０】
４００は図１のシステムブリッジ１０１のリングアクセスのインターフェース部分と等価であり、本構成でのアクセスリング１１１のマスタとなるマスタモジュールである。４０１〜４０３は図１のモジュール０、２、メモリコントローラ１０５などのリングアクセスインターフェース部分と等価であり、アクセスリング１１１のスレーブとなるスレーブモジュールである。
【００１１】
各モジュールはモジュール間で通信するためのマスタインターフェースとスレーブインターフェースを持っている。
【００１２】
マスタモジュール４００のマスタインターフェースとスレーブモジュール０  ４０１のスレーブインターフェースは通信経路０で接続されている。また、スレーブモジュール０  ４０１のマスタインターフェースとスレーブモジュール１  ４０２のスレーブインターフェースは通信経路１で接続されており、スレーブモジュール１  ４０２のマスタインターフェースとスレーブモジュール２  ４０３のスレーブインターフェースは通信経路２、スレーブモジュール２  ４０３のマスタインターフェースとマスタモジュール４００のスレーブインターフェースは通信経路３でそれぞれ接続されている。
【００１３】
このように構成されるリングでは、コマンド/リターントランザクションが転送される方向は決まっており、マスタモジュール４００→スレーブモジュール０  ４０１→スレーブモジュール１  ４０２→スレーブモジュール２  ４０３→マスタモジュール４００という方向にのみ転送が可能である。
【００１４】
各通信経路は以下に示す信号によって構成されている。
Tsp                Transaction Start       Master I/F > Slave I/F
Rsp                Return Start            Master I/F > Slave I/F
Tbsyp              Transaction Busy        Master I/F > Slave I/F
uaddr_midp[5:0]                  Upper Address / Master ID    Master I/F > Slave I/F
laddr_datap[15:0]  Lower Address / Data    Master I/F > Slave I/F
rd_not_wr          Read(H)/Write(L)        Master I/F > Slave I/F
errorp             Error                   Master I/F > Slave I/F
srdyp              Slave Ready             Slave I/F > Master I/F
以下に各信号について説明する。
Tsp              トランザクション Start    Master I/F > Slave I/F
マスタインターフェースは通信相手のスレーブインターフェースからのsrdypがアサートされているのを確認して１サイクル間アサートを行ない、コマンドトランザクションをスタートする。
【００１５】
マスタは次のトランザクションをtbsypがHighの状態を検出後、開始することができる。すなわち、トランザクション間は少なくとも必ず1サイクル存在することになる。
Rsp                Return Start              Master I/F > Slave I/F
スレーブモジュールからのリターントランザクションを開始する信号。スレーブモジュールはライトが終了するか、リードデータの準備ができたら本信号をアサートし、リターントランザクションを開始する。アサートの条件はtspと同じ。
Tbsyp              Transaction Busy          Master I/F > Slave I/F
コマンド/リターントランザクションが行われている間アサートされる。トランザクションは３サイクルを要するので、常に3サイクル間アサートされる。本信号がディアサートされている時は通信経路はアイドル状態にある。
【００１６】
uaddr_midp[5:0]              Upper Address / Master ID   Master I/F > Slave I/F
Upper AddressとMaster ID（MID）のマルチプレックス信号。
【００１７】
1beat目にUpper Address、2beat目にMaster IDが入る。3beat目はDon't Care。
【００１８】
1beat目のUpper Addressの際はAddress[23:18]が入る。
【００１９】
2beat目のMaster IDの際はuaddr_midp[3:0]にMID[3:0]が入る。上位2bitはDon't Care。
【００２０】
MIDはシーケンスにはまったく影響がない。各スレーブモジュールは単にマスタインターフェースから受け取ったMIDを次へフォワードするだけである。
laddr_datap[15:0]    Lower Address / Data    Master I/F > Slave I/F
Lower AddressとDataのマルチプレックス信号。
【００２１】
1beat目にLower Address、2beat目にDataのMSB側の16bit、3beat目にDataのLSB側の16bitが入る。
【００２２】
1beat目のLower Addressの際はAddress[17:2]が入る。
【００２３】
2beat目のDataの際はData[31:16]が入る。
【００２４】
3beat目のDataの際はData[15:0]が入る。
rd_not_wr    Read(H)/Write(L)    Master I/F > Slave I/F
転送のリード / ライトを示す。
【００２５】
tbsypがアサートされている間アサートされる。その期間は変更してはならない。
【００２６】
High：リード
Low：ライト
Errorp                  Error        Master I/F > Slave I/F
エラーをマスタモジュールに通知する。エラーが発生した場合、スレーブモジュールはリターントランザクション時にtbsypがアサートされている間本信号をアサートする。
Srdyp                  Slave Ready      Slave I/F > Master I/F
トランザクションを受け取る側のスレーブインターフェースがトランザクションを送る側のマスタインターフェースからのトランザクションを受け取る準備ができていることを示す。本信号がアサートされていれば、マスタインターフェースはいつでもトランザクションを始めることができ、スレーブインターフェースは必ずそのトランザクションを受け取らなければならない。
【００２７】
srdypはトランザクションを受け取ると、一旦ディアサートされる。スレーブモジュールはコマンド トランザクションをデコードし、自分の範囲のアドレスにヒットした場合には、srdypをそのままディアサートし続け、次のトランザクションの受信を防がなければならない。
【００２８】
ヒットしなかった場合で、受け取ったトランザクションを次のモジュールへフォワードできた場合にはsrdypをアサートし、次のトランザクションを受け取る準備をする。
【００２９】
デコードはコマンドトランザクション中に終えるのが望ましい。
ヒットした場合はリターントランザクションを発行後、srdypを再びアサートする。
【００３０】
以上の信号は通信経路０〜３で共通であり、それぞれの通信経路での信号名は、信号名の最後に０〜３の番号が追加され、以下のようになる。
【００３１】
通信経路０の信号
tsp0, rsp0, tbsyp0, uaddr_midp0[5:0], laddr_datap0[15:0], rd_not_wr0, errorp0, srdyp0
通信経路1の信号
tsp1, rsp1, tbsyp1, uaddr_midp1[5:0], laddr_datap1[15:0], rd_not_wr1, errorp1, srdyp1
通信経路2の信号
tsp2, rsp2, tbsyp2, uaddr_midp2[5:0], laddr_datap2[15:0], rd_not_wr2, errorp2, srdyp2
通信経路3の信号
tsp3, rsp3, tbsyp3, uaddr_midp3[5:0], laddr_datap3[15:0], rd_not_wr3, errorp3, srdyp3
ライト及びリードのコマンドトランザクションはマスタモジュールが発行し、各スレーブモジュールはそれを次のスレーブモジュールにフォワードしていく。スレーブモジュールは受け取ったコマンドトランザクションは自分に対するアクセスであるないに関わらず次のスレーブモジュールにフォワードするので、コマンドトランザクションは最終的にマスタモジュールに戻ってくる。
【００３２】
スレーブモジュールはコマンドトランザクションをフォワードするのと同時にアドレスをデコードし、自分のアドレスにヒットしていればそれ以降のコマンドトランザクションの受信を行わず、自分が管理するレジスタに対してライトあるいはリード作業を行う。
【００３３】
それが終了すると、スレーブモジュールはリターントランザクションを発行する。
【００３４】
このリターントランザクションもそれ以降の各スレーブモジュールによりフォワードされ、最終的にマスタモジュールに到達する。
【００３５】
リターントランザクションを発行したスレーブモジュールは一時ストップしていたコマンドトランザクションの受信を再開する。
【００３６】
マスタモジュールはコマンドトランザクションを発行すると、必ずそのコマンドトランザクションと、そのコマンドトランザクションに対するリターントランザクションを受け取ることを期待している。
【００３７】
複数のコマンドトランザクションを発行した時にも、マスタモジュールは必ずコマンドトランザクションとリターントランザクションを交互に受け取るはずである。
【００３８】
コマンドトランザクションのアドレスにエラーがあり、どのスレーブモジュールも反応しなかったときには、マスタモジュールにリターントランザクションが戻ってこない。これにより、マスタモジュールはコマンドトランザクションにエラーがあったことを知ることができる。
【００３９】
コマンドトランザクションは最初マスタモジュールが発行する。スレーブモジュールはそれを受け取り即座に後のスレーブモジュールにフォワードする。コマンドトランザクションの発行はtbsyp = 0、srdyp = 1の時にのみ可能である。
【００４０】
コマンドトランザクションは最終的にマスタモジュールに到達する。
【００４１】
スレーブモジュールはコマンドトランザクションをフォワードするのと同時にアドレスをデコードする。
【００４２】
ライト時にはライトデータがデータ信号に送られる。リード時には送られない。
【００４３】
ライト/リードに関わらず、トランザクションは3beatで行われる。1beat目はアドレスの転送、2beat目はマスタIDとデータの転送、3beat目はデータの転送である。リード時にはデータ部分はDon't Careである。
【００４４】
スレーブモジュールはコマンドトランザクションを受け取り、自分のアドレスにヒットしていればそれ以降のコマンドトランザクションの受信を一時ストップし、自分が管理するレジスタに対してライトあるいはリード作業を行なう。
【００４５】
それが終了すると、スレーブモジュールはリターントランザクションを発行する。これはライト時にもリード時にも必ず発行される。
【００４６】
リターントランザクションはそれ以降の各スレーブモジュールにより無条件にフォワードされ、最終的にマスタモジュールに到達する。リターントランザクションのアドレスでコードは行われない。
【００４７】
マスタモジュールはこのリターントランザクションを受信することによってコマンドが正常に終了したと判断する。
【００４８】
リード時のリターントランザクションにはリードデータが送られる。ライト時にはデータは送られない
マスタモジュールがエラーを検知しかつ直ちに処理できない場合、 errorpをtbsypと同じタイミングでアサートしたコマンドトランザクションを発行する。errorpがアサートされているコマンドトランザクションに対してはスレーブモジュールは反応してはならない。エラーはコマンドトランザクションが再びマスタモジュールに戻ってきたタイミングで処理される。
【００４９】
スレーブモジュールがエラーを検知した場合、リターントランザクション発行時にerrorpをtbsypと同じタイミングでアサートする。
【００５０】
アドレスエラーが発生した場合は、コマンドトランザクションに対してどのスレーブモジュールも反応しないことになる。よってリターントランザクションは発生しない。
【００５１】
これはマスタモジュールが検知をする必要がある。
【００５２】
マスタモジュールはトランザクションの受信において、コマンドトランザクションを続けて受信した場合にエラーと判断できる。
【００５３】
また、コマンドトランザクションを受信してからタイムアウトカウンタによりカウントを行ない、ある一定時間の間にリターントランザクションを受信しなかった場合にも同様にエラーと判断することができる。
【００５４】
次にトランザクションのシーケンスについて詳しく説明する。
【００５５】
図５にはコマンドトランザクションのシーケンスを示す。サイクル１で通信経路がアイドル状態（tbsyp=Low）でスレーブインターフェースがレディ状態（srdyp=High）なので、マスタインターフェースはサイクル２でtspをHighにアサートしてコマンドトランザクションを開始することができる。このコマンドはライトであるのでrd_not_wrをLowにアサートする。スレーブインターフェースはtspのアサートによりコマンドトランザクションの開始を検出し、サイクル３でsrdypをLowにディアサートする。srdypのディアサートのタイミングは、続けてコマンドトランザクションが発行されるのを防ぐためなので、トランザクションが終了するまでであればいつでもかまわない。
【００５６】
uaddr_midp[5:0]、laddr_datap[15:0]には1ビート目から3ビート目までそれぞれ決められたアドレス、マスタID、ライトデータが乗せられている。サイクル４でコマンドトランザクションは終了し、サイクル５でtbsypがLowにディアサートされ、通信経路はアイドル状態に戻っている。
【００５７】
サイクル９ではsrdypがHighにアサートされ、スレーブインターフェースが再度レディ状態に戻っている。これを検出してマスタインターフェースはサイクル１０でtspをHighにアサートし、リードコマンドトランザクションを開始している。ここではリードなので、rd_not_wrはHighにアサートされている。また、laddr_datap[15:0]の2ビート目と3ビート目にはデータが乗せられていない。
【００５８】
図６はマスタモジュール４００から発行されたライトコマンドトランザクションを、通信経路０から受けたスレーブモジュール０  ４０１が、ライトコマンドトランザクションを通信経路１にフォワードし、リターントランザクションを通信経路１に発行する際のシーケンスを示している。
【００５９】
前述した通信経路０でのライトコマンドトランザクションのシーケンスは前述したとおりである。スレーブモジュール０は通信経路０から送られてくるトランザクションを通信経路１へフォワードする。通信経路１のsrdyp1がHighにアサートされている場合、トランザクションは1サイクルのディレイで通信経路１へフォワードされる。一般的には、コマンドトランザクションのフォワードはアドレスのデコードが終了して、自分に対するアクセスではないことが確定した段階で次の経路にコマンドトランザクションをフォワードするため、アドレスデコードが終了するのを待つ必要があるので、1サイクルのディレイでフォワードすることは困難であった。本発明では、アドレスのデコードの結果によらずに必ずコマンドトランザクションをフォワードするプロトコルにしているため、デコードの終了を待つ必要がなく、フォワードのディレイを1サイクルに抑えることができる。これにより、リング接続の最大の欠点であるレイテンシの悪化を最小限に抑えることができる。
スレーブモジュール０  ４０１は、srdyp0をディアサートして次のトランザクションの受信を防いでいる間に、アドレスのデコードを行い、自分に対するアクセスでなければ、srdyp0をアサートして次のトランザクションを受け付ければよい。
【００６０】
スレーブモジュール１  ４０２がトランザクションを受信することができない場合は通信経路１のsrdyp1がLowにディアサートされている。この場合はスレーブモジュール０  ４０１は受信したトランザクションをフォワードすることができないため、内部のバッファにトランザクションを格納し、srdyp1がアサートされた時点であらためてフォワードすることになる。
【００６１】
図６の場合は1サイクルのディレイでコマンドトランザクションがフォワードされている。また、デコードの結果、自分に対するアクセスであったので、srdyp0をディアサートしたまま、リターントランザクションを通信経路１に発行している。
【００６２】
サイクル９で通信経路１がアイドル状態でスレーブモジュール１  ４０２がレディ状態なので、スレーブモジュール０  ４０１はサイクル１０でrspをHighにアサートし、リターントランザクションを開始する。シーケンスはコマンドトランザクションと同じで、tspをアサートするところをrspをアサートするというところが異なる。また、ライトコマンドに対するリターントランザクションではデータを乗せる部分はDon't Careでよい。
【００６３】
このようにして発行されたリターントランザクションはコマンドトランザクションと同様に通信経路を次々にフォワードされてゆき、最終的にマスタモジュールへ戻る。各スレーブモジュールはリターントランザクションを受信した場合はアドレスのデコードを行なわず、ヒットしなかったコマンドトランザクションと同様に次の通信経路にフォワードされる。
【００６４】
以上のようにマスタモジュール４００から発行されたコマンドトランザクションは、ターゲットとなるスレーブモジュールでリターントランザクションが発行され、マスタモジュール４００に戻ってくる時には必ずコマンドトランザクションの後にリターントランザクションも続けて送られてくる。
【００６５】
マスタモジュール４００はコマンドトランザクションを発行した後、そのコマンドトランザクションとリターントランザクションが戻ってくる前に、次のコマンドトランザクションを発行することが可能である。これにより、リング内にパイプライン的にトランザクションを発行することが可能になる。
【００６６】
図７はマスタモジュール４００から発行されたリードコマンドトランザクションを、通信経路０から受けたスレーブモジュール１が、リードコマンドトランザクションを通信経路１にフォワードし、リターントランザクションを通信経路１に発行する際のシーケンスを示している。
【００６７】
シーケンス的にはライトコマンドトランザクションとほとんど同じである。rd_not_wrが反転することと、リードコマンドトランザクションのデータ部がDon't Careとなり、リターントランザクションのデータ部にはリードデータが乗せられるということが異なるだけである。
【００６８】
以上、アクセスリングに注目して、一般的な通信方法を詳細に説明した。
【００６９】
図３には図２においてマスタモジュール４００を詳細に説明した図を示す。
【００７０】
以下にこの図を用いて、コマンドの発行順と処理順が異なることを防ぐ方法を詳細に説明する。
【００７１】
モジュール間の通信経路の通信プロトコルは以上に説明したものと同じである。
【００７２】
コマンドの発行順と処理順が異なる原因は、リングのマスタモジュール４００がリングに対してコマンドを先行発行するためである。リングの中に同時に2つ以上のコマンドが存在することになり、コマンドの処理順が異なってしまう場合が発生する。コマンドの処理順を守るためには、リングに対してコマンドを先行発行しないようにし、リング内に複数のコマンドが存在しないようにすればよい。
【００７３】
本発明では、転送レートの悪化を最小限に抑えるため、通常はコマンドの発行順と処理順が異なることを許し、そのかわりにコマンドの先行発行を行ない、転送レートを高める。ただし、コマンドの発行順と処理順が異なっては困る場合にのみ、リングへのコマンドの先行発行を行なわず、リング内のコマンドを1つ以下に保つ。本発明では今後このリング内のコマンドを1つ以下に保つ処理をシリアライズと呼ぶ。切り分けはトランザクションのアドレスによって行なう。本実施例では、あらかじめ設定されたアドレスの範囲に入っているトランザクションに対しては、ハードウェアで判断し、自動的にリング内のコマンドをシリアライズすることで、転送レートの悪化を最小限に抑える。
【００７４】
図３において、４１０はCPUなどと通信を行なうバスインターフェース、４１１はバスインターフェース４１０からの要求を受けてリングに対してコマンドを発行するリングマスタインターフェース、４１２はリングからのコマンド／リターントランザクションを受け取り、バスインターフェース４１０に通知するリングスレーブインターフェースである。４１３はリング内に存在するコマンドの数をカウントするためのコマンドカウンタで、リングマスタインターフェース４１１がリングにコマンドを発行するたびにインクリメントされ、リングスレーブインターフェース４１２がリングからコマンドを受け取るたびにデクリメントされる。４１４はバスインターフェース４１０がCPUから受け取ったトランザクションがシリアライズの対象であるかどうかを判断するためのアドレス範囲指定レジスタであり、アドレス範囲のトップとボトムを指定する。これはソフトウェアにより変更可能となっている。４１５はリングへのコマンドの発行を制御するためのウェイトフラグであり、このフラグがセットされている間はリングマスタインターフェース４１１はリングに対してコマンドを発行できない。リングマスタインターフェース４１１はシリアライズ対象のコマンドを発行する際にこのフラグをセットし、リングスレーブインターフェース４１２はリターントランザクションを受け取った時にこのフラグがセットされていればリセットする。
【００７５】
以下にマスタモジュール４００の動作について説明する。
【００７６】
バスインターフェース４１０はCPUからトランザクションを受け取り、リングマスタインターフェース４１１に通知する。リングマスタインターフェース４１１はトランザクションのアドレスをアドレス範囲指定レジスタ４１４と比較し、シリアライズの対象アドレスでなければ、リングへコマンドトランザクションを発行し、コマンドカウンタ４１３をひとつインクリメントする。リングマスタインターフェース４１１はシリアライズの対象とならないトランザクションは、ウェイトフラグ４１５がセットされていなければ、コマンドカウンタ４１３の値にかかわらず次々にリングに先行発行をすることができ、発行の度にコマンドカウンタ４１３をインクリメントする。リングスレーブインターフェース４１２はリングからリターントランザクションを受け取るとコマンドカウンタ４１３をひとつデクリメントし、バスインターフェース４１０にリターントランザクションを送る。マスタフェース４１０はCPUに対してバスプロトコルに合わせたリターントランザクションを発行する。
【００７７】
ここでリングマスタインターフェース４１１が受け取ったトランザクションのアドレスがアドレス範囲指定レジスタ４１４の範囲内に入っていた場合、リングマスタインターフェース４１１はコマンドカウンタ４１３が０になるまでコマンドの発行を待つ。コマンドカウンタ４１３が０になると、リング内にはコマンドが存在していないことになり、リングマスタインターフェース４１１はリングに対してコマンドを発行する。それと同時にウェイトフラグ４１５をセットする。これにより、後からシリアライズ対称でないトランザクションがきた場合でも、そのトランザクションを待たせることができ、リング内にはシリアライズ対象のコマンドがひとつだけ存在することができる。リングスレーブインターフェース４１２はリターントランザクションを受け取るとコマンドカウンタ４１３をデクリメントし、ウェイとフラグ４１５をリセットし、バスインターフェース４１０にリターントランザクションを送る。
【００７８】
以上のような処理を行なうことで、シリアライズ対象のトランザクションのみをハードウェアで自動的にシリアライズすることができ、転送レートの悪化を最低限に抑えることが可能となる。
【００７９】
＜実施形態２＞
次に本発明の第2の実施例について説明する。
【００８０】
図４に本発明の第2の実施例でのマスタモジュール４２０を詳細に説明した図を示す。ここで４２１はCPUからのトランザクションがメモリトランザクションかIOトランザクションかを示すバストランザクションタイプ信号である。４２２はバスインターフェース４１０からリングマスタインターフェース４１１へトランザクションがメモリメモリトランザクションかIOトランザクションかを示すトランザクションタイプ信号である。
【００８１】
第１の実施例との違いはアドレス範囲指定レジスタ４１４が存在せず、メモリトランザクションかIOトランザクションかを切り分ける信号が存在している点である。
【００８２】
一般的にメモリ領域へのメモリトランザクションはトランザクションの発行順と実際の処理順が逆転しても良く、IO領域へのIOトランザクションはトランザクションの発行順どおりに処理される必要があることが多い。本実施例ではこのことを前提にし、メモリトランザクションはシリアライズを行なわず、IOトランザクションではシリアライズを行なうようにしている。
【００８３】
バスインターフェース４１０はCPUからトランザクションを受け取り、バストランザクションタイプ信号４２１がメモリトランザクションを示していると、リングマスタインターフェース４１１にトランザクションタイプ信号４２２をメモリトランザクションにして通知する。リングマスタインターフェース４１１はメモリトランザクションであるので、リングへコマンドトランザクションを発行し、コマンドカウンタ４１３をひとつインクリメントする。リングマスタインターフェース４１１はシリアライズの対象とならないトランザクションは、ウェイトフラグ４１５がセットされていなければ、コマンドカウンタ４１３の値にかかわらず次々にリングに先行発行をすることができ、発行の度にコマンドカウンタ４１３をインクリメントする。リングスレーブインターフェース４１２はリングからリターントランザクションを受け取るとコマンドカウンタ４１３をひとつデクリメントし、バスインターフェース４１０にリターントランザクションを送る。マスタフェース４１０はCPUに対してバスプロトコルに合わせたリターントランザクションを発行する。
【００８４】
ここでリングマスタインターフェース４１１がトランザクションを受け取った際、トランザクションタイプ信号４２２がIOトランザクションを示していた場合、リングマスタインターフェース４１１はコマンドカウンタ４１３が０になるまでコマンドの発行を待つ。コマンドカウンタ４１３が０になると、リング内にはコマンドが存在していないことになり、リングマスタインターフェース４１１はリングに対してコマンドを発行する。それと同時にウェイトフラグ４１５をセットする。これにより、後からシリアライズ対称でないトランザクションがきた場合でも、そのトランザクションを待たせることができ、リング内にはシリアライズ対象のコマンドがひとつだけ存在することができる。リングスレーブインターフェース４１２はリターントランザクションを受け取るとコマンドカウンタ４１３をデクリメントし、ウェイとフラグ４１５をリセットし、バスインターフェース４１０にリターントランザクションを送る。
【００８５】
以上のような処理を行なうことで、シリアライズ対象のトランザクションのみをハードウェアで自動的にシリアライズすることができ、転送レートの悪化を最低限に抑えることが可能となる。
【００８６】
本発明が特定の実施例に関して図示されかつ説明されたが、さらに他の修正および改善が可能であろう。例えば、ここに述べた通信経路の信号は、他の名称を持つが同じ基本的な機能を果すものとすることができる。各信号のビット幅、および他の値は設計に応じて変えることができる。任意の数のスレーブモジュールをリングに接続することができる。
【００８７】
また、エラーの発生がない設計を行なえば、エラー信号を省くことができる。
【００８８】
各モジュールを接続するデータ転送用のシステムバスは1つのバスで各モジュールを接続している必要はなく、間にバスブリッジを介して階層化されていてもよく、また、個別のバスで分離されて接続されていてもよい。さらには、接続の形態として、マルチプレックスバス、スター接続、などどのような形状で接続されていてもかまわない。
【００８９】
また、システム内にマスタが1つしか存在しないような場合、本発明のリング接続をレジスタアクセス用に限らず、システムバスの代わりとしてすべての通信に利用することも可能である。
【００９０】
さらに、本実施例では信号線数の削減のためにアドレス、データがマルチプレックスされているが、マルチプレックスの段数は任意の段数にしてもよい。たとえば、信号線を１本にし、シリアル通信のようにアドレス、データを送ることもできる。逆に、すべての信号線を用意すればマルチプレックスを行なう必要はなくなる。この場合、トランザクションは１サイクルで終了することになり、高速化が実現できる。
【００９１】
したがって、本発明は示された特定の形式に限定されるものではなく、かつ添付の特許請求の範囲において本発明の精神および範囲から離れることのない全ての修正をカバーすることを考えていることが理解されるべきである。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態の構成を示すブロック図。
【図２】図１のシステムからアクセスリングの部分を抽出した図。
【図３】本発明の第1の実施例のマスタモジュールを詳細に説明した図。
【図４】本発明の第２の実施例のマスタモジュールを詳細に説明した図。
【図５】コマンドトランザクションのシーケンス。
【図６】マスタモジュールから発行されたライトコマンドトランザクションを、通信経路０から受けたスレーブモジュール１が、ライトコマンドトランザクションを通信経路１にフォワードし、リターントランザクションを通信経路１に発行する際のシーケンス。
【図７】マスタモジュールから発行されたリードコマンドトランザクションを、通信経路０から受けたスレーブモジュール１が、リードコマンドトランザクションを通信経路１にフォワードし、リターントランザクションを通信経路１に発行する際のシーケンス。
【符号の説明】
【００９３】
１００  CPU
１０１  システムバスブリッジ
１０２  アクセスされる対象であるスレーブモジュール０
１０３  アクセスされる対象であるスレーブモジュール１
１０４  アクセスされる対象であるスレーブモジュール２
１０５  メモリコントローラ
１０６  システムメモリ
１１０  LSI内の各モジュールを接続するシステムバス
１１１  各モジュールをリング状に接続するアクセスリング
１２０  リングブリッジ
４００  第２の実施例でのアクセスリングのマスタとなるマスタモジュール
４０１  アクセスリングのスレーブとなるスレーブモジュール０
４０２  アクセスリングのスレーブとなるスレーブモジュール１
４０３  アクセスリングのスレーブとなるスレーブモジュール２
４１０  CPUなどと通信を行なうバスインターフェース
４１１  リングマスタインターフェース
４１２  リングスレーブインターフェース
４１３  コマンドカウンタ
４１４  アドレス範囲指定レジスタ
４１５  ウェイトフラグ
４２０  第２の実施例でのアクセスリングのマスタとなるマスタモジュール
４２１  バストランザクションタイプ信号
４２２  トランザクションタイプ信号
【図１】
2006107023.tif 000003
【図２】
2006107023.tif 000004
【図３】
2006107023.tif 000005
【図４】
2006107023.tif 000006
【図５】
2006107023.tif 000007
【図６】
2006107023.tif 000008
【図７】
2006107023.tif 000009