(57)【要約】【課題】  切断されることによって個々の半導体装置に個片化される実装基板において、半導体装置の外形と外部電極との位置精度を向上させる。【解決手段】  基板本体１ａの一方の面Ｓａに、半導体素子をマウントするマウント領域が複数の半導体装置の単品単位片毎に形成され、他方の面Ｓｂに、外部電極５が半導体装置の単品単位片毎に設けられ、各マウント領域に半導体素子を取付けた後、単品単位片毎に切断される実装基板１であって、外部電極５は銅箔層をオーバーコートするレジスト層１１の開口部１２によって形成され、他方の面Ｓｂに切断用ガイドマーク１０が設けられ、切断用ガイドマーク１０も同一レイヤーである上記レジスト層１１の開口部１３によって形成される。【選択図】  図３
2006134902.tif 000002
【特許請求の範囲】
【請求項１】
表裏いずれか一方の面に、半導体素子をマウントするマウント領域が複数の半導体装置の単品単位片毎に形成され、
上記一方の面とは反対側の他方の面に、外部電極が半導体装置の単品単位片毎に設けられ、
上記各マウント領域に半導体素子を取付けた後、半導体装置の単品単位片毎に切断される実装基板であって、
上記他方の面に切断用ガイドマークが設けられ、
上記切断用ガイドマークは、上記外部電極と同一のレイヤーに設けられることを特徴とする半導体装置用実装基板。
【請求項２】
外部電極は金属層の上にかかる樹脂層の開口部によって形成され、
切断用ガイドマークも同一レイヤーである上記樹脂層の開口部によって形成されることを特徴とする請求項１記載の半導体装置用実装基板。
【請求項３】
上記請求項１又は請求項２記載の半導体装置用実装基板の製造方法であって、
外部電極と切断用ガイドマークとを同一のマスクによって形成することを特徴とする半導体装置用実装基板の製造方法。
【請求項４】
上記請求項３記載の製造方法によって製造された実装基板を用いて半導体装置を製造する方法であって、
上記実装基板に半導体素子を実装する実装工程と、切断用ガイドマークを認識して実装基板を各単品単位片毎に切断する切断工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具等の高密度実装を容易にする半導体装置を製造する際に用いられる半導体装置用実装基板、および、上記半導体装置用実装基板の製造方法、ならびに上記半導体装置の製造方法に関する。
【背景技術】
【０００２】
高密度実装に用いられる半導体装置は、ＣＳＰ（チップサイズパッケージ）型や、ＢＧＡ（ボールグリッドアレイ）型のパッケージ形態が提供されている。
これらの半導体装置の製造は、実装基板の表裏いずれか一方の面に、半導体素子をマウントするマウント領域を複数の半導体装置の単品単位片毎に形成し、上記一方の面とは反対側の他方の面に、上記各単品単位片に対応した複数の外部電極を設け、上記マウント領域に半導体素子を実装した後、実装基板の一方の面を半導体素子と共にエポキシ樹脂で封止し、上記各外部電極にはんだボール等の電極を搭載した後、上記実装基板を個々の半導体装置の単品単位片毎に個片化する工法が用いられる。
【０００３】
近年、高密度実装化の進歩によって、個片化された実装基板の外形と外部電極との位置関係について厳しい公差が求められるようになってきているため、打ち抜き等の工法ではなく、切断（ダイシング）にて実装基板を個々の単品単位片毎に切り離して半導体装置を製造する工法が考案されている（例えば、特許文献１参照）。
【０００４】
また一方で、半導体装置のマザーボードへの実装信頼性を向上させるために、外部電極パターンの周辺をレジスト層等でオーバーコートすることによって、実装信頼性を確保することも考案されている。
【０００５】
切断にて半導体装置を製造する場合、図１２に示すように、実装基板４１の他方の面Ｓｂに複数の切断用ガイドマーク４２を形成し、これら切断用ガイドマーク４２を基準にして実装基板４１を切断している。
【０００６】
このような実装基板４１の製造方法としては、先ず、図１３に示すように、実装基板４１の他方の面Ｓｂに、外部電極形成用のパッド４３ａと切断用ガイドマーク４２とをそれぞれ複数形成する。これらパッド４３ａと切断用ガイドマーク４２とは写真印刷法を用いて銅箔層等により形成される。次に、図１４（ａ）で示すように、他方の面Ｓｂにレジスト層４４を塗布して外部電極形成用のパッド４３ａをオーバーコートし、図１４（ｂ）で示すように、パターンマスク５０によってレジスト層４４を露光し、露光して硬化したレジスト層４４以外の部分（すなわち開口部４５に該当する部分）を除去する。これにより、図１２に示すように、各外部電極４３が形成され、実装基板４１が製造される。
【０００７】
その後、上記実装基板４１から半導体装置を製造する際には、図１５に示すように、各切断用ガイドマーク４２を基準にして実装基板４１を個々の単品単位片４６毎に切断する。
【特許文献１】特開平１０−９２９７９
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら近年、高密度実装の要求はさらに厳しくなり、個々に切断された半導体装置の外形と外部電極４３との位置関係はさらに厳しくなってきている。また、同時に高い実装信頼性の両立が求められる。従来においては、上記切断（ダイシング）位置の基準となる各切断用ガイドマーク４２は、通常、上記銅箔層等の金属層をエッチング等の工法で加工することにより形成される。これに対して、外部電極４３は、上記銅箔層等の金属層でパッド４３ａを形成した後に、パッド４３ａの周辺をレジスト層４４でオーバーコートしているので、外部電極４３の外形はレジスト層４４等のオーバーコート材にて形成されることになる。
【０００９】
しかしながら、上記レジスト層４４の材料には一般的に液状樹脂を用いることになるので、レジスト層４４の厚さと位置精度とのばらつきが大きく±５０μｍ以上の精度しかない。したがって、図１６に示すように、レジスト層４４が実装基板４１に対して一方向Ａにずれて形成された場合、各切断用ガイドマーク４２を基準にした各切断ライン４７の位置に対して各外部電極４３の位置が一方向Ａにずれてしまうため、上記各切断ライン４７に沿って実装基板４１を切断（ダイシング）すると、切断によって個片化された個々の半導体装置の外形（切断ライン４７に沿った外縁部分）と外部電極４３とに位置ずれが発生してしまい、位置精度を向上させることが困難であるといった問題がある。
【００１０】
本発明は、切断されることによって個々の半導体装置に個片化される実装基板において、半導体装置の外形と外部電極との位置精度を向上させることを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本第１発明は、表裏いずれか一方の面に、半導体素子をマウントするマウント領域が複数の半導体装置の単品単位片毎に形成され、
上記一方の面とは反対側の他方の面に、外部電極が半導体装置の単品単位片毎に設けられ、
上記各マウント領域に半導体素子を取付けた後、半導体装置の単品単位片毎に切断される実装基板であって、
上記他方の面に切断用ガイドマークが設けられ、
上記切断用ガイドマークは、上記外部電極と同一のレイヤーに設けられるものである。
【００１２】
これによると、外部電極と切断用ガイドマークとは同一のレイヤーに形成されるため、このレイヤーが実装基板に対して一方向に位置ずれして形成された場合、外部電極と切断用ガイドマークとは両者共、実装基板に対して、一方向に同じ量だけ位置ずれすることになる。したがって、外部電極と切断用ガイドマークとの相対的な位置ずれがほとんど発生せず、切断用ガイドマークを基準にして実装基板を切断（ダイシング）した場合、この切断によって個片化された個々の半導体装置の外形と外部電極との位置精度が大幅に向上する。
【００１３】
本第２発明は、外部電極は金属層の上にかかる樹脂層の開口部によって形成され、
切断用ガイドマークも同一レイヤーである上記樹脂層の開口部によって形成されるものである。
【００１４】
これによると、外部電極と切断用ガイドマークとは同一のレイヤーである樹脂層に形成されるため、この樹脂層が実装基板に対して一方向に位置ずれして形成された場合、外部電極と切断用ガイドマークとは両者共、実装基板に対して、一方向に同じ量だけ位置ずれすることになる。したがって、外部電極と切断用ガイドマークとの相対的な位置ずれがほとんど発生せず、切断用ガイドマークを基準にして実装基板を切断（ダイシング）した場合、この切断によって個片化された個々の半導体装置の外形と外部電極との位置精度が大幅に向上する。
【００１５】
本第３発明は、上記第１発明又は第２発明に記載の半導体装置用実装基板の製造方法であって、
外部電極と切断用ガイドマークとを同一のマスクによって形成するものである。
【００１６】
これによると、外部電極と切断用ガイドマークとを同時に同一のレイヤーに形成することができる。
本第４発明は、上記第３発明に記載の製造方法によって製造された実装基板を用いて半導体装置を製造する方法であって、
上記実装基板に半導体素子を実装する実装工程と、切断用ガイドマークを認識して実装基板を各単品単位片毎に切断する切断工程とを有するものである。
【００１７】
これによると、信頼性の高い高密度実装用の半導体装置を製造することができる。
【発明の効果】
【００１８】
以上のように、本発明によると、切断用ガイドマークを基準にして実装基板を切断（ダイシング）した場合、この切断によって個片化された個々の半導体装置の外形と外部電極との位置精度が大幅に向上し、信頼性の高い高密度実装用の半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態における半導体装置用の実装基板について、図１〜図９を参照しながら説明する。
図１に示すように、上記実装基板１の基板本体１ａの一方の面Ｓａには、半導体素子２をマウントするマウント領域３と、マウントされた半導体素子２の電極に電気的に接続する内部電極４と、樹脂封止される封止領域１７とが設けられている。
【００２０】
また、図２に示すように、基板本体１ａの他方の面Ｓｂには、上記内部電極４と実装基板１内で電気的に接続された外部電極５が形成されている。図３に示すように、上記各外部電極５はレジスト層１１（樹脂層の一例）の開口部１２によって形成されており、上記レジスト層１１は銅箔層１５（金属層の一例）から成る外部電極形成用のパッド５ａにオーバーコートされ、上記開口部１２の底がパッド５ａに連通している。尚、上記マウント領域３と内部電極４と外部電極５とはそれぞれ、実装基板１を用いて製造される複数の半導体装置６の単品単位片７毎に設けられている。
【００２１】
上記各半導体装置６の単品単位片７は、同一の形状であり、実装基板１に複数配置されている。また、各単品単位片７間には、切断（ダイシング）するための空間であるダイシングレーン８が形成されている。ダイシングレーン８の幅は、ダイシングブレードの幅によって決まるが、一般的には９０μｍ以上が望ましい。尚、図９（ｄ）に示すように、実装基板１を上記単品単位片７で切断して個片化することにより、複数の半導体装置６が製造される。
【００２２】
図２に示すように、上記実装基板１の他方の面Ｓｂの周縁部には、複数の切断用ガイドマーク１０が形成されている。半導体装置６を実装基板１から切断して個片化する際には、切断装置（ダイシング装置）でこの切断用ガイドマーク１０を光学的に認識して切断を行う。尚、図３に示すように、上記各切断用ガイドマーク１０も、同一のレイヤーである上記レジスト層１１の開口部１３によって、外部電極５と同時に形成される。すなわち、上記レジスト層１１は銅箔層１５から成る切断用ガイドマーク形成用のパッド１０ａにも同様にオーバーコートされ、上記開口部１３の底がパッド１０ａに連通している。
【００２３】
次に、上記実装基板１の製造工程について説明する。尚、ここでは実装基板１として、両面配線基板の場合を例として説明する。
先ず第１に、両面に銅箔層１５を形成した樹脂製の基板本体１ａに、ドリル等でスルーホールを形成する。第２に、メッキ工程にてスルーホール内及び銅箔層１５上をメッキする。この工程により実装基板１の一方の面Ｓａと他方の面Ｓｂとの電気的導通が取れる。
【００２４】
第３に、実装基板１の一方の面Ｓａに内部電極４及び配線をそれぞれパターンニングするとともに、他方の面Ｓｂに外部電極５と切断用ガイドマーク１０及び配線をそれぞれパターンニングする。これらパターニングは、図４（ａ）に示すように、銅箔層１５上に写真印刷法を用いて感光性レジスト層２５を塗布する工程と、パターンマスク２６によって感光性レジスト層２５を露光する工程と、図４（ｂ）に示すように、銅箔層１５をエッチングする工程と、感光性レジスト層２５を除去する工程とによって行われる。これらの工程によって、図５に示すように、実装基板１の他方の面Ｓｂに、外部電極形成用のパッド５ａと切断用ガイドマーク形成用のパッド１０ａとが形成される。各パッド５ａ，１０ａは、銅箔層１５から成り、最終的な外部電極５および切断用ガイドマーク１０の形状よりもそれぞれ５０μｍ以上大きく形成することが望ましい。この理由は、実装信頼性を確保するために次工程において形成されるレジスト層１１（例えばはんだレジスト層）にて各パッド５ａ，１０ａの周辺部をオーバーコートする必要があるが、レジスト層１１は位置精度として最大５０μｍずれる可能性があるためである。
【００２５】
第４に、図６に示すように、レジスト層１１を形成する。この工程は、前工程と基本的に同じく写真印刷法を用いて行われ、図６（ａ）に示すように、レジスト層１１を塗布する塗布工程と、図６（ｂ）に示すように、同一のパターンマスク２７によってレジスト層１１を露光する露光工程と、露光して硬化したレジスト層１１以外の部分（すなわち各開口部１２，１３に該当する部分）を除去する除去工程とで行われる。この除去工程によって、図２に示すように、レジスト層１１に各開口部１２，１３が形成され、各外部電極５と各切断用ガイドマーク１０とが、同一レイヤーであるレジスト層１１に、上記同一のパターンマスク２７を用いて、同時に形成される。
【００２６】
ここで、図７はレジスト層１１が実装基板１に対して正規の位置に形成された場合を示し、各切断用ガイドマーク１０を基準にして切断ライン２０が定められる。また、図８はレジスト層１１が実装基板１に対して一方向Ａに位置ずれして形成された場合を示している。この場合、各外部電極５と各切断用ガイドマーク１０とは両者共、実装基板１に対して、一方向Ａに同じ量だけ位置ずれすることになる。これにより、各外部電極５と各切断用ガイドマーク１０との間では相対的な位置ずれがほとんど発生せず、したがって、切断ライン２０に対する外部電極５の位置が正確に保たれる。
【００２７】
第５に、表面処理が行われる。一般的には、Ｎｉ−Ａｕメッキ等が行われるが、表面処理は、この限りではなく、他の方法が施されることもある。尚、本実施の形態においては、実装基板１として両面配線基板の製造方法を説明したが、実装基板１はこの限りでなく多層板、ビルドアップ基板、セラミック基板等でも同様の効果が期待できる。
【００２８】
次に、半導体装置６の製造工程について説明する。
第１に、図９（ａ）に示すように、実装工程において、実装基板１の一方の面Ｓａの各マウント領域３に半導体素子２を実装する。一般にはワイヤボンド工法を用いて実装することが多いが、半田を用いたフリップチップ工法等でもよく、特に工法を指定しない。また、各マウント領域３に数種類の半導体素子２を実装したり、必要に応じて受動部品等を実装してもよい。
【００２９】
第２に、図９（ｂ）に示すように、必要に応じて、封止領域１７の範囲において、実装基板１の一方の面Ｓａを封止樹脂１８（エポキシ樹脂等）で樹脂封止する。上記封止領域１７は、全ての半導体装置６の単品単位片７を合わせた範囲よりも大きく、且つ、半導体素子２やワイヤボンド等で用いた金属細線等を含んでいる。また、封止方法は、トランスファー工法が一般的であるが、印刷封止やポッティング封止工法でもよい。
【００３０】
第３に、図９（ｃ）と図３の仮想線とで示すように、実装基板１の他方の面Ｓｂの外部電極５に電極１９を形成する。一般には、はんだボール等を用いて突起電極１９を形成することが多い。
【００３１】
第４に、図７に示すように、切断工程において、実装基板１の他方の面Ｓｂにある切断用ガイドマーク１０を切断装置（ダイシング装置）にて光学的に認識し、各切断用ガイドマーク１０を基準にした切断ライン２０に沿って実装基板１を各単品単位片７毎に切断する。これにより、図９（ｄ）に示すように、個別の半導体装置６が製造される。この際、上記実装基板１の製造工程で説明したように、各外部電極５と各切断用ガイドマーク１０とが共通のレジスト層１１に形成されているため、図８に示したようにレジスト層１１が実装基板１に対して位置ずれしても、各外部電極５と各切断用ガイドマーク１０との相対的な位置ずれはほとんど発生しない。したがって、各切断用ガイドマーク１０を基準にして実装基板１を各単品単位片７毎に切断した場合、この切断によって個片化された個々の半導体装置６の外形（切断ライン２０に沿った外縁部分）と各外部電極５との位置精度が大幅に向上し、信頼性の高い高密度実装用の半導体装置６が実現する。
【００３２】
上記実施の形態では、図９（ｄ）に示すように、一個当りの半導体装置６に一個の半導体素子２しか実装していないが、一個当りの半導体装置６に複数個の半導体素子２を実装してもよい。或いは、抵抗およびコンデンサのような受動素子を取り付けてもよい。
【００３３】
上記実施の形態では、図３に示すように、実装基板１の他方の面Ｓｂに、切断用ガイドマーク形成用のパッド１０ａを銅箔層１５で形成しているが、パッド１０ａを形成せず、開口部１３の底を実装基板１の他方の面Ｓｂに連通させることによって、切断用ガイドマーク１０を形成してもよい。
【００３４】
上記実施の形態では、図８に示すように、レジスト層１１が実装基板１に対して一方向Ａに位置ずれして形成された場合を示しているが、上記一方向Ａは、図面右上方向のみに限定されるものではなく、上下左右いずれの２次元方向（他方の面Ｓｂの広がり方向）であってもよい。
【００３５】
上記実施の形態では、図１，図２に示すように、実装基板１に、半導体装置６となる単品単位片７を２個配置しているが、３個以上の複数個、例えば、図１０，図１１に示すように、１２個の単品単位片７を格子状に配置してもよい。
【産業上の利用可能性】
【００３６】
本発明により、半導体装置の外形と外部電極との位置に高精度を要求する半導体装置の実現を可能とする。本発明の半導体装置により、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具等の高密度実装を容易にするものである。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態における実装基板の一方の面を示す平面図である。
【図２】同、実装基板の図であり、（ａ）は他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【図３】同、実装基板の外部電極と切断用ガイドマークとの拡大断面図である。
【図４】同、実装基板の製造方法を示す図であり、（ａ）は感光性レジストを塗布してパターンマスクで露光する工程を示し、（ｂ）は銅箔層をエッチングし、感光性レジストを除去する工程を示す。
【図５】同、実装基板の製造方法を示す図であり、（ａ）は外部電極形成用のパッドと切断用ガイドマーク形成用のパッドとを形成した他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【図６】同、実装基板の製造方法を示す図であり、（ａ）ははんだレジストを塗布して外部電極形成用のパッドと切断用ガイドマーク形成用のパッドとをオーバーコートする工程、（ｂ）はパターンマスクを用いて露光する工程を示す。
【図７】同、実装基板の図であり、（ａ）はレジスト層が実装基板に対して正規の位置に形成された場合の他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【図８】同、実装基板の図であり、（ａ）はレジスト層が実装基板に対して一方向に位置ずれして形成された場合の他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【図９】同、実装基板を用いた半導体装置の製造方法を示す図である。
【図１０】本発明の他の実施の形態における実装基板の一方の面を示す平面図である。
【図１１】同、実装基板の他方の面を示す平面図である。
【図１２】従来の実装基板の図であり、（ａ）は他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【図１３】同、実装基板の製造方法を示す図であり、（ａ）は外部電極形成用のパッドと切断用ガイドマークとを形成した他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【図１４】同、実装基板の製造方法を示す図であり、（ａ）はレジストを塗布して外部電極形成用のパッドをオーバーコートする工程、（ｂ）はパターンマスクを用いて露光する工程を示す。
【図１５】同、実装基板の図であり、（ａ）はレジスト層が実装基板に対して正規の位置に形成された場合の他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【図１６】同、実装基板の図であり、（ａ）はレジスト層が実装基板に対して一方向に位置ずれして形成された場合の他方の面の平面図、（ｂ）は（ａ）のＸ−Ｘ矢視図である。
【符号の説明】
【００３８】
１      実装基板
２      半導体素子
３      マウント領域
５      外部電極
６      半導体装置
７      単品単位片
１０    切断用ガイドマーク
１１    レジスト層（樹脂層）
１２，１３    開口部
１５    銅箔層（金属層）
２７    パターンマスク
Ｓａ    一方の面
Ｓｂ    他方の面
【図１】
2006134902.tif 000003
【図２】
2006134902.tif 000004
【図３】
2006134902.tif 000005
【図４】
2006134902.tif 000006
【図５】
2006134902.tif 000007
【図６】
2006134902.tif 000008
【図７】
2006134902.tif 000009
【図８】
2006134902.tif 000010
【図９】
2006134902.tif 000011
【図１０】
2006134902.tif 000012
【図１１】
2006134902.tif 000013
【図１２】
2006134902.tif 000014
【図１３】
2006134902.tif 000015
【図１４】
2006134902.tif 000016
【図１５】
2006134902.tif 000017
【図１６】
2006134902.tif 000018