(57)【要約】【課題】  従来よりも発振装置の検査時間を短縮することができ、かつ、検査コストの削減に貢献できる半導体集積回路の検査装置および検査方法を提供する。【解決手段】  外部検査回路２４はテストパタン生成プログラムが記憶され、信号ＳＩＧ２に応じてテストパタンを生成する制御回路３８と、テストパタンに応じて信号ＳＩＧ４（周波数設定信号）を出力する信号発生器４０と、信号ＳＩＧ３と期待値とを比較して比較結果を出力する比較判定器４２とを含む。外部検査回路２４をこのように構成することによって、半導体集積回路１にＢＩＳＴ回路を付加しなくても発振部２の発振周波数可変域を検査することが可能となる。【選択図】        図１
2006177668.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数可変域が互いに異なる複数の電圧制御発振器と周波数設定回路とを有する半導体集積回路の検査装置であって、
前記周波数設定回路は、設定信号に応じて前記複数の電圧制御発振器の出力の中から局部発振信号を選択し、前記設定信号に応じて前記局部発振信号の発振周波数を所定の周波数に設定し、前記発振周波数が前記所定の周波数に設定されたことを示すロック信号を出力し、
前記検査装置は、
前記複数の電圧制御発振器の検査を開始するための開始信号を出力し、前記複数の電圧制御発振器の各々を検査した結果を示す検査結果に応じて前記半導体集積回路の良否を判定する第１の検査装置と、
前記開始信号を受けて前記設定信号を出力し、前記ロック信号を受けて前記複数の電圧制御発振器に関する所定の検査を行ない、前記検査結果を出力する第２の検査装置とを備える、半導体集積回路の検査装置。
【請求項２】
前記半導体集積回路は、前記局部発振信号に応じて所定の信号処理を行なう信号処理回路をさらに有し、
前記第１の検査装置は、前記開始信号を出力した後に、前記第２の検査装置による前記複数の電圧制御発振器の検査と並行して前記信号処理回路を検査する、請求項１に記載の半導体集積回路の検査装置。
【請求項３】
前記第１の検査装置は、前記検査結果と第１の期待値とを比較し、前記検査結果が前記第１の期待値と一致しない場合には前記半導体集積回路の検査を終了する、請求項２に記載の半導体集積回路の検査装置。
【請求項４】
前記第２の検査装置は、
前記開始信号に応じ、内部に格納される生成プログラムに従って前記複数の電圧制御器の各々を検査するためのテストパタンを生成し、前記ロック信号が第２の期待値と一致しているか否かを示す比較結果に応じ、前記所定の検査として、前記発振周波数が所定の周波数の範囲内で連続的に変化することを前記複数の電圧制御発振器の発振周波数可変域の端部が各々重複するか否かにより判定する検査を行ない、前記検査結果として第１の検査結果を出力する制御回路と、
前記テストパタンに応じ、前記設定信号を出力する信号発生回路と、
前記ロック信号と前記第２の期待値とを比較して前記比較結果を出力する比較判定回路とを含む、請求項２に記載の半導体集積回路の検査装置。
【請求項５】
前記制御回路は、前記複数の電圧制御発振器の各々が所定の動作を行なった結果を示す動作結果を前記半導体集積回路から受け、前記動作結果に応じて第２の検査結果をさらに出力し、
前記第２の検査装置は、
前記第１、第２の検査結果を記憶する記憶回路と、
前記記憶回路から読み出された前記第１、第２の検査結果を受け、前記検査結果を出力する論理積回路とをさらに含む、請求項４に半導体集積回路の検査装置。
【請求項６】
前記第２の検査装置は、
前記複数の電圧制御発振器の各々の電気的特性を測定し、測定結果を出力する測定回路をさらに含み、
前記制御回路は、前記測定結果および前記比較結果に応じ、前記検査結果を出力する、請求項４に半導体集積回路の検査装置。
【請求項７】
発振周波数可変域が互いに異なる複数の電圧制御発振器と周波数設定回路とを有する半導体集積回路の検査方法であって、
前記周波数設定回路は、設定信号に応じて前記複数の電圧制御発振器の出力の中から局部発振信号を選択し、前記設定信号に応じて前記局部発振信号の発振周波数を所定の周波数に設定し、前記発振周波数が前記所定の周波数に設定されたことを示すロック信号を出力し、
前記検査方法は、
前記複数の電圧制御発振器の検査を開始するための開始信号を出力し、前記複数の電圧制御発振器の各々を検査した結果を示す検査結果に応じて前記半導体集積回路の良否を判定するステップと、
前記開始信号を受けて前記設定信号を出力し、前記ロック信号を受けて前記複数の電圧制御発振器の動作に関する所定の検査を行ない、前記検査結果を出力するステップとを備える、半導体集積回路の検査方法。
【請求項８】
前記半導体集積回路は、前記局部発振信号に応じて所定の信号処理を行なう信号処理回路をさらに有し、
前記判定するステップは、前記開始信号を出力した後に、前記第２の検査装置による前記複数の電圧制御発振器の各々の検査と並行して前記信号処理回路を検査する、請求項７に記載の半導体集積回路の検査方法。
【請求項９】
前記判定するステップは、前記検査結果と第１の期待値とを比較し、前記検査結果が前記第１の期待値と一致しない場合には前記半導体集積回路の検査を終了する、請求項８に記載の半導体集積回路の検査方法。
【請求項１０】
前記検査結果を出力するステップは、
前記開始信号に応じて、前記複数の電圧制御器の各々を検査するためのテストパタンを生成し、前記ロック信号が第２の期待値と一致しているか否かを示す比較結果に応じ、前記所定の検査として、前記発振周波数が所定の周波数の範囲内で連続的に変化することを前記複数の電圧制御発振器の発振周波数可変域の端部が各々重複するか否かにより判定する検査を行なうステップを含み、
前記検査を行なうステップは、前記検査結果として第１の検査結果を出力し、
前記テストパタンに応じた前記設定信号を出力するステップと、
前記ロック信号と前記第２の期待値とを比較して前記比較結果を出力するステップとをさらに含む、請求項８に記載の半導体集積回路の検査方法。
【請求項１１】
前記検査を行なうステップは、前記複数の電圧制御発振器の各々が所定の動作を行なった結果を示す動作結果を前記半導体集積回路から受け、前記動作結果に応じて第２の検査結果をさらに出力し、
前記検査結果を出力するステップは、
前記第１、第２の検査結果を記憶するステップと、
記憶された前記第１、第２の検査結果を読み出して、前記第１、第２の検査結果の論理積を前記検査結果として出力するステップとをさらに含む、請求項１０に記載の半導体集積回路の検査方法。
【請求項１２】
前記検査結果を出力するステップは、
前記複数の電圧制御発振器の各々の電気的特性を測定し、測定結果を出力するステップをさらに含み、
前記検査を行なうステップは、前記測定結果および前記比較結果に応じて前記検査結果を出力する、請求項１０に記載の半導体集積回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップに集積化された送受信装置等に含まれる発振回路を検査するための検査装置および検査方法に関し、特に、検査時間を短縮する検査装置および検査方法に関する。
【背景技術】
【０００２】
送受信装置などに搭載されるローカル周波数信号発生装置の中には、発振周波数可変域の異なる複数の電圧制御発振器（以下、ＶＣＯ[Voltage Control Oscillator]と呼ぶ）を有し、各ＶＣＯを適宜切り替えることで局部周波数信号を広帯域に変化させることが可能なものがある。複数のＶＣＯを有するローカル周波数信号発生装置は、各ＶＣＯの発振周波数可変域が互いに重複せずに断絶していると正常に動作できない。そのため、製品出荷時には発振周波数可変域が隣接するＶＣＯにおいて、それぞれの発振周波数可変域の端部が重複しているか否かを確認するための検査が必要になる。
【０００３】
従来の検査方法は、発振周波数可変域が重複する２つのＶＣＯに対し、重複した部分にある検査周波数で２つのＶＣＯがともに正常に動作することを確認するという方法である。このような方法の場合、各ＶＣＯに対して適切な検査周波数がまず決定され、次に検査開始時の周波数がこの決定された検査周波数に設定される。
【０００４】
図９は、従来の検査装置およびローカル周波数信号発生装置を示す図である。
【０００５】
図９を参照して、発振装置１００は、ＶＣＯ回路ＶＣＯ１〜ＶＣＯｎを含む発振回路１０４と、発振回路１０４から出力される複数の局部発振信号うちのいずれか１つを選択するＶＣＯセレクタ１０５と，ＶＣＯセレクタ１０５で選択されたＶＣＯの出力の発振周波数をＰＬＬ（Phase Locked Loop）制御により固定するＰＬＬ回路１０６と、周波数設定レジスタ１０７とを含む。周波数設定レジスタ１０７はＶＣＯセレクタ１０５を制御するとともに、ＰＬＬ回路１０６に含まれる分周器１０９、１１１とチャージポンプ１１３とを制御する。検査装置１２０は位相比較器１１２から局部発振信号の周波数が固定されたことを示すロック信号を受けて発振周波数が固定されたか否かを確認する。
【０００６】
図１０は、従来の検査方法を説明するための図である。
【０００７】
図１０を参照して、周波数範囲Ａ１は図９のＶＣＯ回路ＶＣＯ１〜ＶＣＯｎのいずれか１つのＶＣＯの発振周波数可変域を示す。周波数ｆ１，ｆ２はそれぞれ周波数範囲Ａ１の下端周波数および上端周波数を示す。
【０００８】
検査装置１２０は、まず検査開始時の周波数を周波数ｆ１よりも低い周波数ｆ０に設定する。検査装置１２０は発振装置１００から出力されるロック信号を受け、発振周波数が固定されていないと判定した場合、検査周波数をｆ０からｆａ（Ｈｚ）だけ上昇させて発振周波数が固定されたか否かを確認する。検査装置１２０は検査周波数をｆａずつ高くして発振周波数が固定されたか否かを確認することにより、周波数ｆ１から周波数ｆ２までの間で発振周波数が固定されることを確認する。
【０００９】
一般的に半導体検査装置と周波数設定レジスタとの間ではシリアル通信が行なわれ、周波数設定レジスタはシリアル制御信号を数バイトにおよぶパラレル制御信号に変換する。よって図１０に示される検査方法では半導体検査装置が設定する検査周波数の数が多くなり、ローカル周波数信号発生装置の検査に膨大な時間を要することになる。
【００１０】
また、ローカル周波数信号発生装置は可変利得型増幅器と、移相器と、ミキサと、ローパスフィルタとともに利用されることが多く、これらの回路とともに半導体集積回路に搭載されることが多い。よって、検査時にはローカル周波数信号発生装置の検査時間に加えて可変利得型増幅器等の回路を検査するための検査時間も必要になる。
【００１１】
発振装置を効率よく検査する方法として、各ＶＣＯの発振周波数可変域の端点周波数を挟むように検査周波数を収束変化させながら発振周波数が固定されているか否かを確認する技術が特開２００４−２３９７１９号公報（特許文献１）に開示されている。
【００１２】
図１１は、特開２００４−２３９７１９号公報（特許文献１）に開示された検査方法を説明するための図である。
【００１３】
図１１を参照して、まず、図１０に示される検査方法と同様に、周波数ｆ１よりも低い周波数ｆ０が設定される。次に、周波数ｆ０において発振周波数が固定されていない場合、検査周波数はｆ０からｆａ１だけ高くなる。ここで周波数ｆａ１は図１０の周波数ｆａよりも大きな値である。検査周波数はｆａ１ずつ高くなり、周波数ｆ１Ｂにおいて半導体検査装置は発振周波数が固定されたことを確認する。
【００１４】
次に半導体検査装置は周波数をｆ１Ｂからｆａ１だけ低くしたｆ１Ａに設定する。再びし、半導体検査装置は検査周波数をｆ１Ａからｆｂずつ上昇させながら発振周波数が固定されているか否かを確認する。なお、周波数ｆｂは周波数ｆａ１よりも小さい値である。
【００１５】
検査装置１２０はこのような処理を繰り返し、周波数ｆｘにおいて発振周波数が固定されていることを確認する。よって下端周波数は周波数ｆｘに決定される。
【００１６】
続いて半導体検査装置は周波数ｆｘから検査周波数をｆａ１ずつ上昇させて発振周波数が固定されているか否かを確認する。検査周波数がｆ２Ｂになると発振周波数が固定されなくなるので半導体検査装置は検査周波数をｆ２Ｂからｆａ１だけ低いｆ２Ａに設定する。半導体検査装置は検査周波数を周波数ｆ２Ｂからｆｂずつ上昇させて発振周波数が固定されたか否かを確認する。このようにして上端周波数である周波数ｆ２が求められる。
【００１７】
図１１に示される検査方法を実現するには各ＶＣＯに対し、予想される発振周波数を設定する必要があるので大量のテストパタンが必要である。また、発振周波数を収束変化させながら検査するためには、半導体検査装置で実行される検査プログラム内に周波数可変域検査用プログラムがあることが必要になる。
【００１８】
一方、検査時間の短縮と検査用テストパタンを圧縮する方法として、組み込み自己試験回路（以下BIST [Built in Self Test]回路と呼ぶ。）を半導体集積回路に内蔵する方法がある。ＢＩＳＴ回路の利点は、機能試験に使用する入力信号発生用パタンを大幅に削減することができるため、半導体検査装置に内蔵されるテストパタンを格納するためのメモリを大きくしなくてもよいこと、およびＢＩＳＴ回路での検査と半導体検査装置での検査とを並行して行なうことによって検査時間を短縮できることである。
【００１９】
また、ＢＩＳＴ回路の規模に制約が無い場合には、テストプログラム内には実装が困難なアルゴリズムをＢＩＳＴ回路にて実現することが容易に可能となる。よって、安価な半導体検査装置を用いた場合にも、複雑なアルゴリズムを実行させた検査が実現可能となる。
【００２０】
図１２は、ＢＩＳＴ回路を含む半導体集積回路を示すブロック図である。
【００２１】
図１２を参照して、半導体集積回路２００にはＢＩＳＴ回路２０４が含まれる。一方、検査装置２２０は上述のような安価な半導体検査装置である。
【００２２】
図１３は、図１２の検査装置２２０による検査方法を説明するフローチャートである。
【００２３】
図１３を参照して、検査が開始されると、まずステップＳ１０１において検査装置２２０は第１回路２０１の検査を行なう。また、検査装置２２０による検査と並行して、ステップＳ１０２においてＢＩＳＴ回路２０４は第２回路２０２の検査を行なう。続いてステップＳ１０３において検査装置２２０はＢＩＳＴ回路２０４による検査の終了後、「その他検査」を行なう。なおその他検査とはＢＩＳＴ回路２０４を併用して検査できない項目の検査である。
【００２４】
上述のようにＢＩＳＴ回路は半導体集積回路内に組み込まれるので半導体集積回路の規模が増加するという問題が生じる。また、ＢＩＳＴ回路自体の故障によって製品が不良と判定されるので、製品の歩留りが低下する可能性がある。
【００２５】
以上のようにコストの観点からＢＩＳＴ回路の規模には制約が設けられるため、発振装置の検査方法をＢＩＳＴ回路によって実現することは現実的ではない。また、ＢＩＳＴ回路による検査方法の場合、ＢＩＳＴ回路が第２回路２０２の異常を検出しても、検査装置２２０による第１回路２０１の検査が終了するまで、ＢＩＳＴ回路の判定結果を利用することができない。
【００２６】
ＢＩＳＴ回路に生じるこのような問題を回避する技術として、特開２００１-１２４８３０号公報（特許文献２）では、ＢＩＳＴ回路による検査結果を用いて回路の電源を切断し、強制的に期待値比較を行なうことによって製品の不良を検出する技術が開示される。
【００２７】
また、別の技術として、ＢＩＳＴ回路と同等の回路をＦＰＧＡ（Field Programmable Gate Array）により実現するＢＯＳＴ技術が特開平５−１４２２９７号公報（特許文献３）で報告されている。この技術ではＢＩＳＴ回路を半導体集積回路に内蔵しなくてもよいため回路規模の増大が抑制される。
【特許文献１】特開２００４−２３９７１９号公報
【特許文献２】特開２００１-１２４８３０号公報
【特許文献３】特開平５−１４２２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
一般的な半導体検査装置では予め決められたテストパタンが半導体検査装置内のメモリ上に展開される。半導体検査装置は信号発生器および比較判定器を含む。上述の発振装置を検査する場合、信号発生器はテストパタンに従い、発振装置内の周波数設定レジスタに制御信号を送る。また比較判定器はロック信号に応じてロック判定を実施する。
【００２９】
安価な半導体検査装置では、メモリサイズが小さいため大量のテストパタンを処理しきれないことと、ＯＳ（Operating System）が古いことにより、複雑なアルゴリズムを実現することが困難である。よってこれらの問題を解決しようとすれば高価な半導体検査装置が必要になり、検査コストが上昇する。
【００３０】
また、特開２００１-１２４８３０号公報（特許文献２）に開示された技術はＢＩＳＴ回路による検査の時間が半導体検査装置による検査の時間より短い場合のみ有効である。さらに、この技術は不良品の検査時間を短縮することができるが良品の検査時間は従来の検査時間と変わらない。
【００３１】
また、一般的に発振装置は可変利得型増幅器等の回路とともに半導体装置に集積化される。よって特開平５−１４２２９７号公報（特許文献３）に開示された技術のように、検査対象である半導体集積回路のすべての端子がＦＰＧＡに接続されると、電気的特性試験を行なうことができない。
【００３２】
本発明は以上の問題を解決するものであり、従来よりも発振装置の検査時間を短縮することができ、かつ、検査コストの削減に貢献できる半導体集積回路の検査装置および検査方法を提供することを目的とする。
【課題を解決するための手段】
【００３３】
この発明は、要約すれば、発振周波数可変域が互いに異なる複数の電圧制御発振器と周波数設定回路とを有する半導体集積回路の検査装置であって、周波数設定回路は、設定信号に応じて複数の電圧制御発振器の出力の中から局部発振信号を選択し、設定信号に応じて局部発振信号の発振周波数を所定の周波数に設定し、発振周波数が所定の周波数に設定されたことを示すロック信号を出力する。
【００３４】
検査装置は、複数の電圧制御発振器の検査を開始するための開始信号を出力し、複数の電圧制御発振器の各々を検査した結果を示す検査結果に応じて半導体集積回路の良否を判定する第１の検査装置と、開始信号を受けて設定信号を出力し、ロック信号を受けて複数の電圧制御発振器に関する所定の検査を行ない、検査結果を出力する第２の検査装置とを備える。
【００３５】
好ましくは、半導体集積回路は、局部発振信号に応じて所定の信号処理を行なう信号処理回路をさらに有し、第１の検査装置は、開始信号を出力した後に、第２の検査装置による複数の電圧制御発振器の検査と並行して信号処理回路を検査する。
【００３６】
より好ましくは、第１の検査装置は、検査結果と第１の期待値とを比較し、検査結果が第１の期待値と一致しない場合には半導体集積回路の検査を終了する。
【００３７】
より好ましくは、第２の検査装置は、開始信号に応じ、内部に格納される生成プログラムに従って複数の電圧制御器の各々を検査するためのテストパタンを生成し、ロック信号が第２の期待値と一致しているか否かを示す比較結果に応じ、所定の検査として、発振周波数が所定の周波数の範囲内で連続的に変化することを複数の電圧制御発振器の発振周波数可変域の端部が各々重複するか否かにより判定する検査を行ない、検査結果として第１の検査結果を出力する制御回路と、テストパタンに応じ、設定信号を出力する信号発生回路と、ロック信号と第２の期待値とを比較して比較結果を出力する比較判定回路とを含む。
【００３８】
さらに好ましくは、制御回路は、複数の電圧制御発振器の各々が所定の動作を行なった結果を示す動作結果を半導体集積回路から受け、動作結果に応じて第２の検査結果をさらに出力し、第２の検査装置は、第１、第２の検査結果を記憶する記憶回路と、記憶回路から読み出された第１、第２の検査結果を受け、検査結果を出力する論理積回路とをさらに含む。
【００３９】
さらに好ましくは、第２の検査装置は、複数の電圧制御発振器の各々の電気的特性を測定し、測定結果を出力する測定回路をさらに含み、制御回路は、測定結果および比較結果に応じ、検査結果を出力する。
【００４０】
この発明の他の局面に従うと、発振周波数可変域が互いに異なる複数の電圧制御発振器と周波数設定回路とを有する半導体集積回路の検査方法であって、周波数設定回路は、設定信号に応じて複数の電圧制御発振器の出力の中から局部発振信号を選択し、設定信号に応じて局部発振信号の発振周波数を所定の周波数に設定し、発振周波数が所定の周波数に設定されたことを示すロック信号を出力する。
【００４１】
検査方法は、複数の電圧制御発振器の検査を開始するための開始信号を出力し、複数の電圧制御発振器の各々を検査した結果を示す検査結果に応じて半導体集積回路の良否を判定するステップと、開始信号を受けて設定信号を出力し、ロック信号を受けて複数の電圧制御発振器の動作に関する所定の検査を行ない、検査結果を出力するステップとを備える。
【００４２】
好ましくは、半導体集積回路は、局部発振信号に応じて所定の信号処理を行なう信号処理回路をさらに有し、判定するステップは、開始信号を出力した後に、第２の検査装置による複数の電圧制御発振器の各々の検査と並行して信号処理回路を検査する。
【００４３】
より好ましくは、検査結果を出力するステップは、開始信号に応じて、複数の電圧制御器の各々を検査するためのテストパタンを生成し、ロック信号が第２の期待値と一致しているか否かを示す比較結果に応じ、所定の検査として、発振周波数が所定の周波数の範囲内で連続的に変化することを複数の電圧制御発振器の発振周波数可変域の端部が各々重複するか否かにより判定する検査を行なうステップを含み、検査を行なうステップは、検査結果として第１の検査結果を出力し、テストパタンに応じた設定信号を出力するステップと、ロック信号と第２の期待値とを比較して比較結果を出力するステップとをさらに含む。
【００４４】
さらに好ましくは、検査を行なうステップは、複数の電圧制御発振器の各々が所定の動作を行なった結果を示す動作結果を半導体集積回路から受け、動作結果に応じて第２の検査結果をさらに出力し、検査結果を出力するステップは、第１、第２の検査結果を記憶するステップと、記憶された第１、第２の検査結果を読み出して、第１、第２の検査結果の論理積を検査結果として出力するステップとをさらに含む。
【００４５】
さらに好ましくは、検査結果を出力するステップは、複数の電圧制御発振器の各々の電気的特性を測定し、測定結果を出力するステップをさらに含み、検査を行なうステップは、測定結果および比較結果に応じて検査結果を出力する。
【発明の効果】
【００４６】
本発明に係る検査装置および検査方法によれば、半導体集積回路により実現される発振回路を搭載した送受信装置等の装置において、発振回路を検査する外部検査回路を備えることにより、安価な半導体検査装置を用いた場合にも大量のテストパタンを用いて発振回路の検査を行なうことができるとともに検査時間が短縮されるので、検査コストを低下することができる。
【発明を実施するための最良の形態】
【００４７】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００４８】
［実施の形態１］
図１は、実施の形態１の検査装置を示すブロック図である。
【００４９】
図１を参照して、半導体集積回路１は、発振部２と、発振部２から出力される信号ＳＩＧ１に応じて所定の信号処理を行なう周辺回路３とを含む。
【００５０】
発振部２は、発振回路４を含む。発振回路４は発振周波数可変域が互いに異なるＶＣＯ回路ＶＣＯ１〜ＶＣＯｎを含む。
【００５１】
発振部２は、さらに、発振回路４からの出力を選択するＶＣＯセレクタ５と、ＶＣＯセレクタ５で選択されたＶＣＯ回路から出力される信号ＳＩＧ１の発振周波数を固定するためのＰＬＬ回路６と、ＶＣＯセレクタ５およびＰＬＬ回路６を制御する周波数設定レジスタ７とを含む。これらの回路は信号ＳＩＧ１の発振周波数を所定の周波数に設定する周波数設定回路に含まれる。
【００５２】
ＰＬＬ回路６は、信号ＳＩＧ１を分周するプリスケーラ８と、プリスケーラ８の出力信号を分周する分周器９と、基準発振信号を生成する基準発振器１０と、基準発振器１０の出力信号を分周する分周器１１と、分周器９，１１から出力された信号の位相比較を行なってその位相差に応じたパルス信号を出力するとともに、ロック信号として信号ＳＩＧ５を出力する位相比較器１２と、位相比較器１２の出力信号を昇圧するチャージポンプ１３とを含む。
【００５３】
発振部２は、さらに、チャージポンプ１３の出力信号に応じてＶＣＯ回路ＶＣＯ１〜ＶＣＯｎの制御電圧を生成するループフィルタ１４を含む。
【００５４】
周辺回路３は、利得を変化させて信号ＲＦを増幅する可変利得型増幅器１５と、信号ＳＩＧ１の位相を９０°変化させる移相器１６と、可変利得型増幅器１５の出力と移相器１６の出力とを受けて互いに位相が９０°異なるベースバンド信号を生成するミキサ１７と、ミキサ１７の出力から不要な周波数成分を除去するローパスフィルタ（ＬＰＦ）１８と、ローパスフィルタの出力を増幅する可変利得型増幅器１９とを含む。
【００５５】
検査装置２０は、半導体検査装置２２と、外部検査回路２４を含む。
【００５６】
半導体検査装置２２は、検査開始時に信号ＳＩＧ２を発生する信号発生器２６と信号ＳＩＧ３を受けて半導体集積回路１の良否を判定する比較判定器２８と、検査パタンを記憶する検査パタンメモリ３０とを含む。
【００５７】
半導体検査装置２２は、さらに、電源測定ユニット３２および電源測定ユニット３４を含む。電源測定ユニット３２は発振部２に電源電圧を供給するための端子Ｖｃｃ１に接続される。電源測定ユニット３４は周辺回路３に電源電圧を供給するための端子Ｖｃｃ２に接続される。
【００５８】
半導体検査装置２２は、さらに、テストの実行を制御するためのマイクロコンピュータ３６を含む。
【００５９】
外部検査回路２４はテストパタン生成プログラムが内部に格納され、信号ＳＩＧ２に応じてテストパタンを生成する制御回路３８と、テストパタンに応じて信号ＳＩＧ４（周波数設定信号）を出力する信号発生器４０と、信号ＳＩＧ３と期待値とを比較して比較結果を出力する比較判定器４２とを含む。外部検査回路２４をこのように構成することによって、半導体集積回路１にＢＩＳＴ回路を付加しなくても発振部２の発振周波数可変域を検査することが可能となる。
【００６０】
外部検査回路２４は、さらに一時的にロック判定結果を記憶するメモリ４４を含む。制御部３６は比較判定器４０から受けたロック判定結果をメモリ４２に送る。また、制御部３６はメモリ４２から判定結果を読み出して信号ＳＩＧ３を出力する。
【００６１】
信号ＳＩＧ３は外部検査回路２４による発振回路４の検査結果を半導体検査装置２２で期待値比較するための信号である。通常時には信号ＳＩＧ３のレベルは「Ｈ」であるが、外部検査回路２４は発振部２が不良であると判定する場合には信号ＳＩＧ３のレベルを「Ｌ」にする。
【００６２】
図２は、実施の形態１による検査方法を説明するフローチャートである。
【００６３】
図２を参照して、まずステップＳ１では信号発生器２６は信号ＳＩＧ２を出力する。
【００６４】
外部検査回路２４はステップＳ１１〜Ｓ１８において発振部２の検査を行なう。
【００６５】
ステップＳ１１では、制御回路３８はＶＣＯ回路ＶＣＯ１の発振周波数可変域を検査するために信号ＳＩＧ２を受信する。次にステップＳ１２において、制御回路３８は１番目のＶＣＯであるＶＣＯ回路ＶＣＯ１の検査を行なうことを決定する。
【００６６】
続いてステップＳ１３では、制御回路３８は信号発生器４０を制御する。信号発生器４０は信号ＳＩＧ４を周波数設定レジスタ７に送る。比較判定器４０は信号ＳＩＧ４が送信されてから適切な待ち時間が経た後に受ける信号ＳＩＧ５に応じて信号ＳＩＧ１の発振周波数が固定されているか否かを判定する。制御回路３８はインプリメント（実装）された検査方法に従って次に検査すべき周波数を計算する。信号発生器４０は制御回路３８の計算結果に応じた信号ＳＩＧ４を周波数設定レジスタ７に送信する。
【００６７】
以後、図１１に示される検査周波数を収束変化させながら端点周波数を求める検査方法に従って、ＶＣＯ回路ＶＣＯ１の下端周波数、および上端周波数が求められる。同じくステップＳ１３において、外部検査回路２４はＶＣＯ回路ＶＣＯ２の発振周波数域の下端周波数および上端周波数を求める。
【００６８】
ＶＣＯ回路ＶＣＯ１，ＶＣＯ２のそれぞれについて下端周波数と上端周波数が判明した後、ステップＳ１４において制御回路３８は周波数可変域に重複範囲があるか、あるいは周波数可変域が断絶しているかを判定する。制御回路３８はＶＣＯ回路ＶＣＯ１の上端周波数がＶＣＯ回路ＶＣＯ２の下端周波数よりも高いかあるいは同じであれば、周波数可変域が断絶されていないと判定する。
【００６９】
ステップＳ１４において検査結果が良ければ（ステップＳ１４でＯＫの場合）、ステップＳ１５においてすべてのＶＣＯに対して検査が終了したか否かが判定される。すべてのＶＣＯに対して検査が行なわれていれば（ステップＳ１５においてＹｅｓの場合）、ステップＳ１８において制御回路３８は信号ＳＩＧ３を送信する。一方ステップＳ１５において、まだ検査されていないＶＣＯがある場合（ステップＳ１５においてＮｏの場合）、ステップＳ１７において、次のＶＣＯであるＶＣＯ回路ＶＣＯ３の周波数可変域の検査を行なうことが決定される。ステップＳ１７に続いて処理は再びステップＳ１３に戻り、以後同様に、すべてのＶＣＯの端点周波数が検査されて周波数可変域に断絶がないかが検査される。すべてのＶＣＯの周波数可変域に断絶がなければ発振周波数が規格を満たす範囲内で連続的に変化することを示す。
【００７０】
一方、ステップＳ１４において検査結果が不良であれば（ステップＳ１６においてＮＧの場合）、外部検査回路２４は検査を停止する。ステップＳ１８において制御回路３８は不良判定を示す信号ＳＩＧ３を送信する。
【００７１】
半導体検査装置２２はステップＳ１において外部検査回路２４に信号ＳＩＧ１を送信した後、ステップＳ２において周辺回路３を検査する。次にステップＳ４において、半導体検査装置２２は検査結果が不良であれば（ステップＳ３においてＮＧの場合）検査を終了する。一方、ステップＳ２において半導体検査装置２２は、検査結果が良ければ（ステップＳ３においてＯＫの場合）、続けてステップＳ４において外部検査回路２４から信号ＳＩＧ３を取得する。
【００７２】
続いてステップＳ５において、半導体検査装置２２は外部検査回路２４による信号ＳＩＧ３に応じて発振回路４の良否を検査する。検査結果が不良であれば（ステップＳ５においてＮＧの場合）、検査は終了する。一方、検査結果が良ければ（ステップＳ５においてＯＫの場合）、半導体検査装置２２は続いてステップＳ７において外部検査回路２４を併用して検査できない項目の検査（図中「その他検査」と示す）を行なう。
【００７３】
なお、「その他検査」とは、たとえば外部検査回路２４によって検査される検査項目であり、ＶＣＯ回路やＰＬＬ回路に対する検査である。「その他検査」とは外部検査回路２４によりＶＣＯ回路やＰＬＬ回路が制御されて周波数が変化してしまうことにより、測定ができなくなるような検査を指し、たとえばある周波数でのＩＦ出力測定等が該当する。ただし、「その他検査」は必要に応じて行なわれる検査であり、必須の検査ではない。
【００７４】
以上の説明では、ＶＣＯ回路の発振周波数の検査と周辺回路の検査とを並行して行なうように説明したが、たとえばＰＬＬ回路が単独で検査可能であればＶＣＯ回路に代えてＰＬＬ回路を外部検査回路２４で検査し、半導体検査装置２２は周辺回路を含むＰＬＬ回路以外の回路の検査を並行して行なうことができる。つまり、半導体集積回路１における検査対象の回路がブロック別に分離され、かつ、外部検査回路２４によって検査される回路回路が周辺回路３と独立して動作できる場合に、この発明の検査装置は適用可能である。
【００７５】
以上のように実施の形態１によれば、検査装置が発振部以外の回路の検査を実施しながら、外部検査回路はＶＣＯ周波数可変域の検査を並行して行なうことができるので従来よりも検査時間を短縮することが可能となる。
【００７６】
また、実施の形態１によれば、周波数可変域を検査するためのテストパタンは外部検査回路に含まれる制御回路によって生成されるので、周波数設定用テストパタンを自動で生成できない安価な半導体検査装置が用いられる場合にも、実施の形態１の検査装置は精度よくＶＣＯの周波数可変域を検査することが可能となる。
【００７７】
［実施の形態２］
実施の形態２による半導体検査装置のブロック図は図１の検査装置２０と同様である。よって実施の形態２の検査装置に関する以後の説明は繰り返さない。以下では、実施の形態２による検査方法について説明する。
【００７８】
実施の形態１による検査方法では図２に示されるように、半導体検査装置２２は周辺回路３の検査結果を判定し（ステップＳ４）、次に信号ＳＩＧ３を受けて外部検査回路２４による検査結果（ＶＣＯ周波数可変域の検査結果）を判定していた（ステップＳ５）。複数個のＶＣＯの周波数可変域を検査する場合、図２に示されるフローに従うと、周波数可変域が隣接するＶＣＯ回路ごとに判定が必要になる。
【００７９】
そこで、半導体検査装置２２により並行して実施される検査が期待値比較を行なう検査である場合には、検査に使用されるテストパタンに外部検査回路２４からの検査結果が予め記載されていると検査時間が短縮される。実施の形態２はこのような検査を可能にする。
【００８０】
図３は、実施の形態２による検査方法を説明するフローチャートである。
【００８１】
図３を参照して、図３のフローチャートでは図２のステップＳ３〜Ｓ５に代えてステップＳ４Ａが設けられている点において図２のフローチャートと相違するが、他のステップにおける処理は図２のフローチャートと同様であるので以後の説明は繰り返さない。
【００８２】
制御回路３８は、検査中及び正常結果であれば常に検査結果として論理値「１」を出力し、不良と判定すれば論理値「０」を出力する。
【００８３】
図４は、半導体検査装置２２に格納されるテストパタンを示す図である。
【００８４】
図４を参照して、テストパタンＴＰは入力信号データ群Ｄ１と半導体検査装置で実施する期待値である出力信号データ群Ｄ２と、たとえばテストプログラムの行番号などのコメント文を示すデータ群Ｄ３とを含む。出力信号データ群Ｄ２には論理値「１」を意味する「Ｈ」が記載される。
【００８５】
再び図３を参照して、ステップＳ４Ａの処理について説明する。半導体検査装置２２が期待値比較を実施している間に外部検査回路２４がＶＣＯ周波数可変域を検査する。外部検査回路２４は検査結果が不良であれば、論理値「０」となる検査結果を出力する。つまり、検査結果が不良であれば信号ＳＩＧ３は「Ｌ」レベルになる。半導体検査装置２２は期待値であるべき「Ｈ」とは異なる「Ｌ」を検出するので検査を停止することができる。
【００８６】
以上のように実施の形態２によれば、検査装置は期待値比較を用いた検査を実施しながら外部半導体検査回路による検査結果をチェックするので、外部半導体検査回路の判定結果を短時間で検出することができ、検査時間が短縮される。
【００８７】
［実施の形態３］
実施の形態１、形態２では、外部検査回路がＶＣＯ周波数可変域検査を実施している間に、半導体検査装置はある１つの項目を並行して検査する。外部検査回路が検査できる項目がＶＣＯ周波数可変域の他にも複数あると、外部検査回路２４はＶＣＯ周波数可変域の検査を終えても半導体検査装置２２が実施している電気的特性試験の終了を待たなければ次の検査を進められない場合がある。
【００８８】
安価な半導体検査装置の場合、電気的特性を検査しながら内蔵する比較判定器を動作させることができない。よって、外部検査回路は検査結果の判定のために半導体検査回路に内蔵される比較判定器を利用しようとしても、半導体検査装置が外部検査回路と並行して電気的特性検査を実施している間、その検査の終了を待たなければならない。実施の形態３では半導体検査装置による電気的特性検査の終了を待たずに外部検査回路による複数の検査を実施することが可能になる。
【００８９】
図５は、実施の形態３の検査装置を示すブロック図である。
【００９０】
図５を参照して、検査装置２０Ａは外部検査回路２４に代えて外部検査回路２４Ａを含む点において図１の検査装置２０と相違する。検査装置２０Ａの他の点については検査装置２０と同様であるので以後の説明は繰り返さない。
【００９１】
外部検査回路２４Ａは、制御回路３８によるＶＣＯ回路ＶＣＯ１〜ＶＣＯｎの発振周波数域の検査結果（第１の結果）と、制御回路３８によるＶＣＯ回路ＶＣＯ１〜ＶＣＯｎの他の項目を検査した結果（第２の結果）とを記憶するメモリ４６と、メモリ４６に記憶された第１、第２の結果を受け、信号ＳＩＧ３を出力する論理積回路４８をさらに備える点で図１の外部検査回路２４と相違する。外部検査回路２４Ａの他の点については外部検査回路２４と同様であるので以後の説明は繰り返さない。
【００９２】
実施の形態３の半導体検査装置の場合、半導体検査装置２２で検査を実施している間に、外部検査回路２４Ａにおいて発振部２に関する複数の検査を実施することができ、半導体検査装置２２は自身による検査が終了した時点で、外部検査回路２４Ａによる検査結果を判定する。これによって外部検査回路２４Ａは半導体検査装置２２で検査を行なっている間の時間を有効に利用することができるため、従来よりも検査時間を短縮することが可能となる。
【００９３】
図６は、実施の形態３による検査方法を説明するフローチャートである。
【００９４】
図２、図６を参照して、図６のフローチャートはステップＳ１２〜Ｓ１７に代えてステップＳ２１〜Ｓ２６が含まれる点で図２のフローチャートと相違する。図６の他のステップにおける処理は図２の相当するステップにおける処理と同様であるので以後の説明は繰り返さない。
【００９５】
ステップＳ２１〜Ｓ２６における処理は外部検査回路２４Ａによる処理を示す。まず、ステップＳ２１において、外部検査回路２４ＡはＶＣＯ周波数可変域を検査する。ステップＳ２１における処理は図２のステップＳ１２〜Ｓ１７における処理と同様であるので以後の説明は繰り返さない。
【００９６】
次にステップＳ２２において、制御回路３８は、検査結果である第１の結果を出力し、メモリ４６は第１の結果を記憶する。
【００９７】
続いてステップＳ２３〜Ｓ２６において制御回路３８は、ＶＣＯ周波数可変域以外に検査可能なＮ個の項目を検査し、各検査に対し検査結果として第２の結果を出力する。なお、図６ではＮ＝２の場合について示す。ステップＳ２３〜Ｓ２６における検査の例としては、たとえば制御回路３８は分周器９から受けた信号が所定の周波数に分周された信号であるか否かを確認する検査がある。
【００９８】
外部検査回路２４Ａが検査した複数の項目（ＶＣＯ周波数可変域の検査結果、および項目１〜項目Ｎの検査結果）は、メモリ４６に記憶され、論理積回路３０から信号ＳＩＧ３が比較判定器２８に送信される。
【００９９】
外部検査回路２４Ａにおける各検査における検査結果は良判定の場合に論理値「１」が設定され、不良判定の場合に論理値「０」が設定される。複数個の検査結果のすべてが良判定であれば比較判定器２８には論理積回路３０から論理値「１」を示すデータが送信される。外部検査回路２４Ａによる検査結果に１つでも不良判定があれば、論理積回路３０から論理値「０」を示すデータが送信される。よって半導体検査装置２２は外部検査回路２４Ａによる複数個の検査結果について良か不良かを判定することができる。
【０１００】
なお、ステップＳ５において外部検査回路２４Ａによる検査結果が不良を示す場合、半導体検査装置２２は検査を終了する。一方、ステップＳ５において検査結果が良であれば、図２と同様にステップＳ６において、半導体検査装置２２はその他検査を実施する。
【０１０１】
以上のように実施の形態３によれば、検査装置が電気的特性を検査していても外部検査回路２４Ａは検査装置による検査の終了を待たずに発振部に関する複数個の項目を検査できるため、検査時間を短縮することが可能になる。
【０１０２】
［実施の形態４］
実施の形態１から形態３において、外部検査回路は発振部のＶＣＯ周波数可変域を検査するための回路であるとして説明した。しかし、外部検査回路はＶＣＯ周波数可変域検査だけではなく発振部の消費電流を検査してもよい。複数個のＶＣＯを含む発振装置の検査では、選択された各ＶＣＯの動作時に発振部で消費される電流の測定が一般的に行なわれる。
【０１０３】
図７は、実施の形態４の検査装置を示すブロック図である。
【０１０４】
図７を参照して、検査装置２０Ｂは外部検査回路２４に代えて外部検査回路２４Ｂを含む点において図１の検査装置２０と相違するが他の点については検査装置２０と同様であるので以後の説明は繰り返さない。
【０１０５】
外部検査回路２４Ｂは、さらに電源測定ユニット５０を含む点において図１の外部検査回路２４と相違するが、他の点については外部検査回路２４と同様であるので以後の説明は繰り返さない。電源測定ユニット５０は端子Ｖｃｃ１に接続される。よって実施の形態４の場合には電源測定ユニット３２は検査に用いられない。制御回路３８は電源測定ユニット４８による測定結果とＶＣＯ周波数可変域検査の結果とを合わせて発振部２の良否を判定し、信号ＳＩＧ３を出力する。
【０１０６】
図８は、実施の形態４による検査方法を説明するフローチャートである。
【０１０７】
図８を参照して、実施の形態４における検査のフローチャートはステップＳ１３とＳ１４との間にｎ番目のＶＣＯの消費電流を測定するステップＳ１３Ａが追加される点で図２のフローチャートと相違する。図８のフローチャートの他のステップにおける処理は図２のフローチャートと同様であるので以後の説明は繰り返さない。
【０１０８】
以上のように、実施の形態４によれば、外部検査回路２４ＢがＶＣＯ周波数可変域の検査とＶＣＯ回路の消費電流とを測定するので、半導体検査装置２２が行なう検査と外部検査回路２４Ｂが行なう検査とが並行して進められることにより検査時間が短縮される。
【０１０９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１１０】
【図１】実施の形態１の検査装置を示すブロック図である。
【図２】実施の形態１による検査方法を説明するフローチャートである。
【図３】実施の形態２による検査方法を説明するフローチャートである。
【図４】半導体検査装置２２に格納されるテストパタンを示す図である。
【図５】実施の形態３の検査装置を示すブロック図である。
【図６】実施の形態３による検査方法を説明するフローチャートである。
【図７】実施の形態４の検査装置を示すブロック図である。
【図８】実施の形態４による検査方法を説明するフローチャートである。
【図９】従来の検査装置およびローカル周波数信号発生装置を示す図である。
【図１０】従来の検査方法を説明するための図である。
【図１１】特開２００４−２３９７１９号公報（特許文献１）に開示された検査方法を説明するための図である。
【図１２】ＢＩＳＴ回路を含む半導体集積回路を示すブロック図である。
【図１３】図１２の検査装置２２０による検査方法を説明するフローチャートである。
【符号の説明】
【０１１１】
１，２００  半導体集積回路、２  発振部、３  周辺回路、４，１０４  発振回路、５，１０５  ＶＣＯセレクタ、６，１０６  ＰＬＬ回路、７，１０７  周波数設定レジスタ、８  プリスケーラ、９，１１，１０９，１１１  分周器、１０  基準発振器、１２，１１２  位相比較器、１３，１１３  チャージポンプ、１４  ループフィルタ、１５，１９  可変利得型増幅器、１６  移相器、１７  ミキサ、１８  ローパスフィルタ、２０，２０Ａ，２０Ｂ，１２０，２２０  検査装置、２２  半導体検査装置、２４，２４Ａ，２４Ｂ  外部検査回路、２６，４０  信号発生器、２８，４２  比較判定器、３０  検査パタンメモリ、３２，３４，５０  電源測定ユニット、３６  マイクロコンピュータ、３８  制御回路、４４，４６  メモリ、４８  論理積回路、１００  発振装置、２０１  第１回路、２０２  第２回路、２０４  ＢＩＳＴ回路、Ａ１  周波数範囲、Ｄ１  入力信号データ群、Ｄ２  出力信号データ群、Ｄ３  データ群、Ｓ１〜Ｓ１０３  ステップ、ＴＰ  テストパタン、Ｖｃｃ１，Ｖｃｃ２  端子、ＶＣＯ１〜ＶＣＯｎ  ＶＣＯ回路。
【図１】
2006177668.tif 000003
【図２】
2006177668.tif 000004
【図３】
2006177668.tif 000005
【図４】
2006177668.tif 000006
【図５】
2006177668.tif 000007
【図６】
2006177668.tif 000008
【図７】
2006177668.tif 000009
【図８】
2006177668.tif 000010
【図９】
2006177668.tif 000011
【図１０】
2006177668.tif 000012
【図１１】
2006177668.tif 000013
【図１２】
2006177668.tif 000014
【図１３】
2006177668.tif 000015