(57)【要約】【課題】  低い電源電圧でも高精度な基準電圧を発生できると共に、外部から印加される初期化信号や複数の定電流源を必要とすることなく、回路の安定した起動を実現できる基準電圧発生回路を提供する。【解決手段】  この基準電圧発生回路は、２つのＰＮ接合を含む回路に発生する２つの電圧を入力して出力電圧を生成する差動増幅部と、２つのＰＮ接合に電流を供給する電流供給部と、起動信号に従って差動増幅部の動作を第１の安定状態から第２の安定状態に移行させるために電流供給部を制御する制御部とを含み、差動増幅部の出力電圧に基づいて生成された第１の電圧を分圧して基準電圧として出力する定電圧回路２０と、第１の電圧に基づいて差動増幅部の動作が第１の安定状態を経過するまで起動信号を活性化する起動回路１０と、起動信号が活性化されているときに第１の電圧を減少させる起動促進回路３０とを具備する。【選択図】  図１
2006134126.tif 000002
【特許請求の範囲】
【請求項１】
２つのＰＮ接合を含む回路に発生する２つの電圧を入力して出力電圧を生成する差動増幅手段と、前記差動増幅手段の出力電圧に従って前記２つのＰＮ接合にそれぞれの電流を供給する電流供給手段と、起動信号に従って前記差動増幅手段の動作を前記２つのＰＮ接合に流れる電流が比較的小さいときの第１の安定状態から前記２つのＰＮ接合に流れる電流が比較的大きいときの第２の安定状態に強制的に移行させるために前記電流供給手段を制御する制御手段とを含み、前記差動増幅手段の出力電圧に基づいて生成された第１の電圧を直接又は分圧して基準電圧として出力する定電圧回路と、
前記定電圧回路から出力される第１の電圧に基づいて、前記定電圧回路を起動制御するために前記起動信号を活性化し、その後少なくとも前記差動増幅手段の動作が前記第１の安定状態を経過するまで前記起動信号を活性化し続け、前記差動増幅手段の動作が前記第１の安定状態を経過した後に前記起動信号を非活性化する起動回路と、
前記起動信号が活性化されているときに前記第１の電圧を減少させる起動促進回路と、
を具備する基準電圧発生回路。
【請求項２】
前記２つのＰＮ接合が、電流密度が互いに異なる第１のＰＮ接合及び第２のＰＮ接合を含み、
前記電流供給手段が、前記差動増幅手段の出力電圧に従って、前記第１のＰＮ接合、及び、前記第１のＰＮ接合に並列接続された第１の抵抗に電流を供給する第１のトランジスタと、前記差動増幅手段の出力電圧に従って、第２の抵抗と前記第２のＰＮ接合との直列回路、及び、前記直列回路に並列接続された第３の抵抗に電流を供給する第２のトランジスタとを含む、請求項１記載の基準電圧発生回路。
【請求項３】
前記定電圧回路が、前記差動増幅手段の出力電圧に従って少なくとも１つの抵抗に第３の電流を供給することにより、前記少なくとも１つの抵抗の両端に第１の電圧を発生させる第３のトランジスタをさらに含む、請求項２記載の基準電圧発生回路。
【請求項４】
前記制御手段が、起動信号に従って前記第１〜第３のトランジスタのゲート電位を制御する第４のトランジスタを含む、請求項３記載の基準電圧発生回路。
【請求項５】
前記起動回路が、
電源端子と前記第４のトランジスタのゲートとの間に電気的に接続されたインピーダンス素子と、
ゲート・ソース間に印加される第１の電圧に従って前記第４のトランジスタのゲート電位を制御する第５のトランジスタと、
を含む、請求項４記載の基準電圧発生回路。
【請求項６】
前記起動促進回路が、ゲートに印加される起動信号に従って前記第３のトランジスタのドレインに接続されるインピーダンスを変化させる第６のトランジスタを含む、請求項５記載の基準電圧発生回路。
【請求項７】
電源電圧が増加するにつれて起動信号を非活性化するように前記起動回路を制御する再起動防止回路をさらに具備する、請求項５又は６記載の基準電圧発生回路。
【請求項８】
前記再起動防止回路が、
電源電圧を分圧する複数の抵抗と、
前記複数の抵抗によって分圧された電源電圧がゲート・ソース間に印加され、該分圧された電源電圧に従って起動信号を非活性化する第７のトランジスタと、
を含む、請求項７記載の基準電圧発生回路。
【請求項９】
請求項１〜８のいずれか１項記載の基準電圧発生回路と、
前記基準電圧発生回路によって発生された基準電圧と、分圧された電源電圧とを比較して、比較結果を表す信号を出力するコンパレータと、
を具備する電源電圧監視回路。
【請求項１０】
前記コンパレータの出力信号に従って、電源電圧を分圧する複数の抵抗の内の少なくとも１つの抵抗を短絡する第８のトランジスタをさらに具備する、請求項９記載の電源電圧監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧（参照電圧）を発生する基準電圧発生回路に関し、さらに、そのような基準電圧発生回路によって発生された基準電圧に基づいて電源電圧を監視する電源電圧監視回路に関する。
【背景技術】
【０００２】
従来より、バンドギャップリファレンス回路を使用した基準電圧発生回路が知られている。バンドギャップリファレンス回路を使用すれば、温度や電源電圧が変動しても、高精度で安定した基準電圧を得ることができる。ところで、従来の基準電圧発生回路において、電源投入時に回路を安定して起動させるためには、初期化信号が必要であった。しかしながら、電源投入時には、電源電圧が低いので、初期化信号を生成することが容易ではない。従って、初期化信号を生成することができないために、回路を安定して起動させることができない場合があった。
【０００３】
特許文献１には、温度依存性や電源電圧依存性が小さい出力電圧を電源電圧内の任意の値に設定することができ、１．２５Ｖ以下の電源電圧で動作可能な基準電圧発生回路が開示されている。特許文献１の図１９に示されている基準電圧発生回路においては、電源投入時に一時的に出力ノードを接地電位にリセットするためのスタートアップ用のトランジスタＮ１９が設けられており、そのトランジスタのゲートに、上記の初期化信号として、電源投入時に生成されるパワーオンリセット信号ＰＯＮが外部から印加される。従って、この基準電圧発生回路は、自ら初期化動作を行っている訳ではない。
【０００４】
一方、特許文献２には、低い電源電圧でも高精度な基準電圧を発生できると共に、回路の安定した起動を実現することができるＣＭＯＳ基準電圧発生回路が開示されている。特許文献２の図２に示されている基準電圧発生回路においては、外部から初期化信号を印加する必要はないものの、内蔵する３個の定電流源ＩＳ１〜ＩＳ３によって回路の起動が行われる。
【特許文献１】特開平１１−４５１２５公報（第１、１１頁、図１９）
【特許文献２】特開２００３−１７３２１２号公報（第１頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、上記の点に鑑み、本発明は、低い電源電圧でも高精度な基準電圧を発生できると共に、外部から印加される初期化信号や複数の定電流源を必要とすることなく、回路の安定した起動を実現できる基準電圧発生回路を提供することを目的とする。さらに、本発明は、そのような基準電圧発生回路によって発生された基準電圧に基づいて電源電圧を監視する電源電圧監視回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明に係る基準電圧発生回路は、（ａ）２つのＰＮ接合を含む回路に発生する２つの電圧を入力して出力電圧を生成する差動増幅手段と、差動増幅手段の出力電圧に従って２つのＰＮ接合にそれぞれの電流を供給する電流供給手段と、起動信号に従って差動増幅手段の動作を２つのＰＮ接合に流れる電流が比較的小さいときの第１の安定状態から２つのＰＮ接合に流れる電流が比較的大きいときの第２の安定状態に強制的に移行させるために電流供給手段を制御する制御手段とを含み、差動増幅手段の出力電圧に基づいて生成された第１の電圧を直接又は分圧して基準電圧として出力する定電圧回路と、（ｂ）定電圧回路から出力される第１の電圧に基づいて、定電圧回路を起動制御するために起動信号を活性化し、その後少なくとも差動増幅手段の動作が第１の安定状態を経過するまで起動信号を活性化し続け、差動増幅手段の動作が第１の安定状態を経過した後に起動信号を非活性化する起動回路と、（ｃ）起動信号が活性化されているときに第１の電圧を減少させる起動促進回路とを具備する。
【０００７】
ここで、２つのＰＮ接合が、電流密度が互いに異なる第１のＰＮ接合及び第２のＰＮ接合を含み、電流供給手段が、差動増幅手段の出力電圧に従って、第１のＰＮ接合、及び、第１のＰＮ接合に並列接続された第１の抵抗に電流を供給する第１のトランジスタと、差動増幅手段の出力電圧に従って、第２の抵抗と第２のＰＮ接合との直列回路、及び、直列回路に並列接続された第３の抵抗に電流を供給する第２のトランジスタとを含むようにしても良い。また、定電圧回路が、差動増幅手段の出力電圧に従って少なくとも１つの抵抗に第３の電流を供給することにより、少なくとも１つの抵抗の両端に第１の電圧を発生させる第３のトランジスタをさらに含むようにしても良い。その場合に、制御手段が、起動信号に従って第１〜第３のトランジスタのゲート電位を制御する第４のトランジスタを含むようにしても良い。
【０００８】
さらに、起動回路が、電源端子と第４のトランジスタのゲートとの間に電気的に接続されたインピーダンス素子と、ゲート・ソース間に印加される第１の電圧に従って第４のトランジスタのゲート電位を制御する第５のトランジスタとを含むようにしても良い。また、起動促進回路が、ゲートに印加される起動信号に従って第３のトランジスタのドレインに接続されるインピーダンスを変化させる第６のトランジスタを含むようにしても良い。
【０００９】
以上において、基準電圧発生回路は、電源電圧が増加するにつれて起動信号を非活性化するように起動回路を制御する再起動防止回路をさらに具備するようにしても良い。ここで、再起動防止回路が、電源電圧を分圧する複数の抵抗と、複数の抵抗によって分圧された電源電圧がゲート・ソース間に印加され、該分圧された電源電圧に従って起動信号を非活性化する第７のトランジスタとを含むようにしても良い。
【００１０】
本発明に係る電源電圧監視回路は、上記いずれかの基準電圧発生回路と、基準電圧発生回路によって発生された基準電圧と分圧された電源電圧とを比較して比較結果を表す信号を出力するコンパレータとを具備する。この電源電圧監視回路は、コンパレータの出力信号に従って、電源電圧を分圧する複数の抵抗の内の少なくとも１つの抵抗を短絡する第８のトランジスタをさらに具備するようにしても良い。
【発明の効果】
【００１１】
本発明によれば、電源投入時に起動回路が起動信号を活性化すると、起動促進回路が第１の電圧を減少させて起動を促進することにより、外部から印加される初期化信号や複数の定電流源を必要とすることなく、回路の安定した起動を実現できる。これにより、誤動作のおそれをなくすことができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る基準電圧発生回路の構成を示す回路図である。基準電圧発生回路１００は、起動回路１０と、定電圧回路（バンドギャップリファレンス回路）２０と、起動促進回路３０とを有している。基準電圧発生回路１００には、第１の電源電位ＶＤＤと、第２の電源電位ＶＳＳとが供給される。一般的には、第１の電源電位ＶＤＤと第２の電源電位ＶＳＳとの差（ＶＤＤ−ＶＳＳ）が電源電圧となり、第２の電源電位ＶＳＳが接地電位（０Ｖ）である場合には、ＶＤＤが電源電圧となる。
【００１３】
バンドギャップリファレンス回路２０は、差動増幅手段としてのオペアンプＯＰ１と、オペアンプＯＰ１の出力信号がゲートに供給されるＰチャネルＭＯＳトランジスタＱＰ２１〜ＱＰ２３と、起動時にトランジスタＱＰ２１〜ＱＰ２３のゲート電位ＰＲＥＦを制御してトランジスタＱＰ２１〜ＱＰ２３を強制的に動作させる制御手段としてのＮチャネルＭＯＳトランジスタＱＮ２１とを含んでいる。
【００１４】
バンドギャップリファレンス回路２０においては、基準電圧を発生するためのＰＮ接合として、ダイオードＤ１及びＤ２が用いられる。例えば、ダイオードＤ２のサイズをダイオードＤ１のサイズのＭ倍（Ｍは２以上の整数）とすることにより、ダイオードＤ１及びＤ２に流れる電流の大きさを互いに等しくしても、それらの電流密度が互いに異なるように設定されている。
【００１５】
トランジスタＱＰ２１及びＱＰ２２は、ダイオードＤ１及びＤ２に電流を供給するための電流供給手段である。トランジスタＱＰ２１のドレイン電流は、ダイオードＤ１と、抵抗Ｒ２１とに供給される。また、トランジスタＱＰ２２のドレイン電流は、抵抗Ｒ２３及びダイオードＤ２の直列回路と、抵抗Ｒ２２とに供給される。また、トランジスタＱＰ２３のドレイン電流は、基準電圧発生用抵抗Ｒ２４及びＲ２５に供給される。
【００１６】
オペアンプＯＰ１は、ダイオードＤ１の両端に発生する電圧と、抵抗Ｒ２３及びダイオードＤ２の直列回路の両端に発生する電圧との差を増幅（比較）することにより出力信号を生成し、トランジスタＱＰ２１〜ＱＰ２３のゲートにこの出力信号をゲート電位ＰＲＥＦとして供給する。従って、トランジスタＱＰ２１〜ＱＰ２３のドレイン電流は、オペアンプＯＰ１の出力信号によって制御される。
【００１７】
これにより、バンドギャップリファレンス回路２０は、抵抗Ｒ２４及びＲ２５のそれぞれの端子において、第１の電位ＶＲＥＦＢ及び第２の電位ＶＲＥＦを発生する。本実施形態においては、第２の電位ＶＲＥＦを基準電位として用いることにする。なお、抵抗Ｒ２４を省略して、第１の電位ＶＲＥＦＢを基準電位として用いても良い。一般的には、第１の電位ＶＲＥＦＢと第２の電源電位ＶＳＳとの差（ＶＲＥＦＢ−ＶＳＳ）が第１の電圧となり、基準電位ＶＲＥＦと第２の電源電位ＶＳＳとの差（ＶＲＥＦ−ＶＳＳ）が基準電圧となる。ただし、第２の電源電位ＶＳＳが接地電位（０Ｖ）である場合には、ＶＲＥＦＢが第１の電圧となり、ＶＲＥＦが基準電圧となる。
【００１８】
ここで、バンドギャップリファレンス回路２０の動作をさらに詳しく説明する。トランジスタＱＰ２１〜ＱＰ２３にドレイン電流が流れると、ノードＮ１とノードＮ２との電位差に応じて、オペアンプＯＰ１の出力信号が変化する。オペアンプＯＰ１の出力信号は、トランジスタＱＰ２１〜ＱＰ２３のゲートに入力される。このようなフィードバックループを組むことにより、オペアンプＯＰ１は、ノードＮ１の電位とノードＮ２の電位とが互いに等しくなるように、トランジスタＱＰ２１〜ＱＰ２３を制御する。
【００１９】
トランジスタＱＰ２１〜ＱＰ２３はカレントミラー回路を構成しているので、トランジスタサイズもしくは電流駆動能力が同じであれば、トランジスタＱＰ２１〜ＱＰ２３のドレイン電流は等しい。これにより、トランジスタＱＰ２３のドレインに接続された基準電圧発生用抵抗Ｒ２４及びＲ２５に、第１の電位ＶＲＥＦＢ及び基準電位ＶＲＥＦがそれぞれ発生する。ただし、このバンドギャップリファレンス回路２０を安定に起動するためには、次に説明する起動回路１０が必要である。
【００２０】
起動回路１０は、第１の電源電位ＶＤＤが供給される電源端子とトランジスタＱＮ２１のゲートとの間に電気的に接続された抵抗（インピーダンス素子）Ｒ１１と、バンドギャップリファレンス回路２０からフィードバックされる第１の電位ＶＲＥＦＢに従ってトランジスタＱＮ２１のゲート電位を制御するＮチャネルＭＯＳトランジスタＱＮ１１とを含んでいる。抵抗（インピーダンス素子）Ｒ１１は、固定抵抗素子によって構成されても良いし、トランジスタによって構成されても良い。抵抗（インピーダンス素子）Ｒ１１がトランジスタによって構成される場合には、飽和接続されたＰチャネル又はＮチャネルＭＯＳトランジスタを使用することができる。
【００２１】
起動回路１０は、電源電圧の供給が開始されると、バンドギャップリファレンス回路２０に供給される起動信号ＳＳＳをハイレベルに活性化する。起動信号ＳＳＳが活性化されると、バンドギャップリファレンス回路２０内のトランジスタＱＮ２１がオン状態となり、オペアンプＯＰ１の出力端子に接続されたトランジスタＱＰ２１〜ＱＰ２３のゲート電位ＰＲＥＦを低下させる。このように、起動信号ＳＳＳは、バンドギャップリファレンス回路２０内のトランジスタＱＰ２１〜ＱＰ２３にドレイン電流を流すための信号ということができる。これにより、起動回路１０は、電源投入時に、トランジスタＱＰ２１〜ＱＰ２３に強制的にドレイン電流を流すようにする。
【００２２】
トランジスタＱＰ２３にドレイン電流が流れることにより、トランジスタＱＰ２３のドレイン電位、即ち、第１の電位ＶＲＥＦＢが上昇する。第１の電位ＶＲＥＦＢが上昇すると、バンドギャップリファレンス回路２０から起動回路１０にフィードバックされる第１の電位ＶＲＥＦＢに従って、トランジスタＱＮ１１がオン状態に移行し、起動信号ＳＳＳをローレベルに非活性化する。このとき、トランジスタＱＰ２３のドレイン電流が減少することによって第１の電位ＶＲＥＦＢが低下するので、トランジスタＱＮ１１がオフ状態に戻ってしまい、その後しばらくの間、トランジスタＱＮ１１がオン状態とオフ状態とを繰り返すことにより起動信号ＳＳＳの電位が振動するという不安定な状態が続いていた。このような不安定な状態を解消するために、本実施形態においては、起動促進回路３０が設けられている。
【００２３】
起動促進回路３０は、起動回路１０から供給される起動信号ＳＳＳが活性化されているときに、第１の電位ＶＲＥＦＢ又は基準電位ＶＲＥＦを第２の電源電位ＶＳＳに近付けることにより、第１の電圧（ＶＲＥＦＢ−ＶＳＳ）を減少させる。例えば、起動促進回路３０は、第１の電位ＶＲＥＦＢを出力するトランジスタＱＰ２３のドレインと第２の電源電位ＶＳＳとの間に、直接又はインピーダンス素子を介してドレイン・ソースが接続されるトランジスタによって構成される。本実施形態においては、起動促進回路３０として、基準電位ＶＲＥＦと第２の電源電位ＶＳＳとの間にドレイン・ソースが接続され、起動信号ＳＳＳがゲートに印加されるＮチャネルＭＯＳトランジスタＱＮ３１が用いられる。
【００２４】
起動信号ＳＳＳがハイレベルに活性化されると、トランジスタＱＮ３１がオン状態となり、トランジスタＱＰ２３のドレインに接続されるインピーダンスを変化させて、第１の電位ＶＲＥＦＢを低下させる。このときの第１の電位ＶＲＥＦＢは、トランジスタＱＰ２３の出力インピーダンスと、抵抗Ｒ２４の抵抗値と、トランジスタＱＮ３１のオン抵抗とによって定まる。
【００２５】
このように第１の電位ＶＲＥＦＢが低下すると、起動回路１０内のトランジスタＱＮ１１がオン状態に移行することを一時的に阻止できるので、起動信号ＳＳＳがハイレベルを一時的に維持することになる。その間に、第１の電源電位ＶＤＤが上昇してトランジスタＱＰ２３のゲート・ソース間電圧（絶対値）が拡大するので、トランジスタＱＰ２３のドレイン電流が一気に増加する。
【００２６】
これにより、第１の電位ＶＲＥＦＢが一気に上昇して所定の値を超えると、起動回路１０内のトランジスタＱＮ１１がオン状態に移行して、起動信号ＳＳＳがローレベルに非活性化される。その際に、既にトランジスタＱＰ２１〜ＱＰ２３のドレイン電流が増加しているので、トランジスタＱＮ１１がオン状態に移行しても、トランジスタＱＮ１１がオン状態とオフ状態とを繰り返して起動信号ＳＳＳの電位が振動するという不安定な状態を回避することができる。
【００２７】
次に、図１〜図３を参照しながら、本実施形態に係る基準電圧発生回路の動作について説明する。
図２は、図１に示すノードＮ１及びＮ２に電流源がそれぞれ接続された場合の電流−電圧曲線を示す図である。図２において、横軸は電流を示し、縦軸は電圧を示す。ここで、ノードＮ１における電流及び電圧の関係を示す曲線Ｃ１とノードＮ２における電流及び電圧の関係を示す曲線Ｃ２とが重なっている部分は、オペアンプＯＰ１が安定な状態にあることを表している。従って、図２において破線で囲んだ部分は、オペアンプＯＰ１が安定な状態にある安定期間と言うことができる。図２に示すように、バンドギャップリファレンス回路２０は、少なくとも２つの安定期間を有しており、その内の１方は線で表され、他方は点で表される。これは、低電圧型バンドギャップリファレンス回路に共通した特徴でもある。ここでは、線で表される安定期間（図中左側）を第１の安定期間と呼び、点で表される安定期間（図中右側）を第２の安定期間と呼ぶ。
【００２８】
電源投入後において、電源電圧（ＶＤＤ−ＶＳＳ）は、必ずゼロから徐々に上昇するので、オペアンプＯＰ１は、まず第１の安定期間に突入する。第１の安定期間においては、バンドギャップリファレンス回路２０内のトランジスタＱＰ２１〜ＱＰ２３のドレイン電流がほとんど流れていないので、期待した基準電位ＶＲＥＦが発生されない。従って、第１の安定期間を抜け出して第２の安定期間に移行する（言い換えれば、バンドギャップリファレンス回路２０を安定起動させる）必要がある。そのために、起動回路１０が、バンドギャップリファレンス回路２０に供給される起動信号ＳＳＳを活性化する。
【００２９】
図３は、電源投入後における第１の電源電位ＶＤＤと起動信号ＳＳＳの電位とトランジスタＱＰ２３のドレイン電流ＩＰの変化特性（シミュレーション結果）を示す図である。ここでは、第２の電源電位ＶＳＳが接地電位（０Ｖ）であるものとする。図３において、横軸は時間を示し、縦軸は電圧又は電流を示す。図３の（Ａ）は、本実施形態に係る基準電圧発生回路の特性を示しており、図３の（Ｂ）は、比較のために起動促進回路３０を含まない基準電圧発生回路の特性を示している。いずれも、室温における特性である。
【００３０】
図３の（Ａ）及び（Ｂ）に示すように、電源投入直後において、第１の電源電位ＶＤＤは０Ｖから徐々に上昇する。このとき、バンドギャップリファレンス回路２０においては、オペアンプＯＰ１の出力信号の電位、即ち、トランジスタＱＰ２１〜ＱＰ２３のゲート電位ＰＲＥＦが、第１の電源電位ＶＤＤに張り付いているので、トランジスタＱＰ２１〜ＱＰ２３には、ほとんどドレイン電流が流れない。
【００３１】
一方、起動回路１０においては、抵抗Ｒ１１を介して第１の電源電位ＶＤＤから電荷が供給されることによって、起動信号ＳＳＳの電位が上昇する。起動信号ＳＳＳの電位がトランジスタＱＮ２１のゲート・ソース間電圧の閾値（例えば０．６Ｖ）を越えると、トランジスタＱＮ２１がオン状態となり、トランジスタＱＰ２１〜ＱＰ２３のゲート電位ＰＲＥＦは０Ｖ近くまで下がる。これにより、トランジスタＱＰ２１〜ＱＰ２３はオン状態となり、トランジスタＱＰ２１〜ＱＰ２３のドレイン電流が増加する。ＱＰ２３のドレイン電流ＩＰの増加に伴って、第１の電位ＶＲＥＦＢも上昇する。
【００３２】
これにより、図３の（Ｂ）においては、第１の安定期間から抜け出し、第２の安定期間の安定点以降に移行できなかった場合には、トランジスタＱＮ１１がオン状態から再びオフ状態となり、以後オン・オフを繰り返すことにより、起動信号ＳＳＳの電位が振動して不安定な状態となってしまう。一方、図３の（Ａ）においては、起動信号ＳＳＳが一旦活性化されると、起動促進回路３０のトランジスタＱＮ３１がオン状態となるので、第１の電位ＶＲＥＦＢの上昇が所定の範囲に抑えられることにより起動信号ＳＳＳの活性化がしばらく維持されて、ドレイン電流ＩＰが一気に増加する。その結果、第１の安定期間から第２の安定期間に移行し、あるいは、それ以上のドレイン電流が流れることにより、起動信号ＳＳＳの振動は見られなくなる。
【００３３】
また、第１の電位ＶＲＥＦＢは、起動回路１０のトランジスタＱＮ１１のゲートにフィードバックされる。その後、第１の電位ＶＲＥＦＢがトランジスタＱＮ１１のゲート・ソース間電圧の閾値（例えば０．６Ｖ）を越えると、トランジスタＱＮ１１がオン状態となり、起動信号ＳＳＳの電位は０Ｖ近くまで下がる。
【００３４】
起動信号ＳＳＳの電位がトランジスタＱＮ２１のゲート・ソース間電圧の閾値電圧（例えば０．６Ｖ）を下回ると、トランジスタＱＮ２１がオフ状態となり、オペアンプＯＰ１の出力電流によってトランジスタＱＰ２１〜ＱＰ２３のゲート電位ＰＲＥＦが上昇するので、トランジスタＱＰ２３のドレイン電流ＩＰが、本来の値の近傍まで一旦低下する。これにより、バンドギャップリファレンス回路２０は、正常に起動される。
【００３５】
バンドギャップリファレンス回路２０が正常に起動されると、オペアンプＯＰ１が、ノードＮ１とノードＮ２との電位差に応じて、トランジスタＱＰ２１〜ＱＰ２３のゲート電位ＰＲＥＦをコントロールするので、トランジスタＱＰ２１〜ＱＰ２３のドレイン電流ＩＰが再び増加して本来の値に収束する。このようにして、バンドギャップリファレンス回路２０は、基準電位ＶＲＥＦを発生する。
【００３６】
次に、本発明の第２の実施形態に係る基準電圧発生回路について説明する。
図４は、本発明の第２の実施形態に係る基準電圧発生回路の構成を示す回路図である。図４に示す第２の実施形態に係る基準電圧発生回路２００は、図１に示す第１の実施形態に係る基準電圧発生回路１００に対して再起動防止回路４０を追加したものであり、その他の点に関しては第１の実施形態と同様である。
【００３７】
再起動防止回路４０は、電源電圧を分圧する複数の抵抗Ｒ４１及びＲ４２と、それらの抵抗Ｒ４１及びＲ４２によって分圧された電源電圧がゲート・ソース間に印加され、その分圧された電源電圧に従って起動信号ＳＳＳをローレベルに非活性化するＮチャネルＭＯＳトランジスタＱＮ４１とを含んでいる。起動信号ＳＳＳが一旦非活性化された後で再び活性化されないように、再起動防止回路４０は、起動回路１０を制御している。
【００３８】
第１の電源電位ＶＤＤが大きくなって行くと、起動回路１０の抵抗Ｒ１１とトランジスタＱＮ１１とのインピーダンスの差によっては、起動信号ＳＳＳの電位が、第２の電源電位ＶＳＳから徐々に上昇し始める。起動信号ＳＳＳの電位がトランジスタＱＮ２１のゲート・ソース間電圧の閾値（例えば０．６Ｖ）を越えると、トランジスタＱＮ２１が再びオン状態となって、バンドギャップリファレンス回路２０が再起動されてしまう。そこで、本実施形態においては、起動信号ＳＳＳの電圧がトランジスタＱＮ２１のゲート・ソース間電圧の閾値を越える前に、再起動防止回路４０が動作して、バンドギャップリファレンス回路２０の再起動を防止するようにしている。
【００３９】
具体的には、電源電圧（ＶＤＤ−ＶＳＳ）が第１の設定電圧ＶＳＵＢ（例えば２．４Ｖ）を越えると、再起動防止回路４０は、起動信号ＳＳＳの電位を第２の電源電位ＶＳＳ近くまで下げる。そのために、電源電圧（ＶＤＤ−ＶＳＳ）が第１の設定電圧ＶＳＵＢを越えるときに、図４に示すノードＮ３の電位がトランジスタＱＮ４１のゲート・ソース間電圧の閾値を越えるように、再起動防止回路４０内の抵抗Ｒ４１及びＲ４２の抵抗値が設定されている。
【００４０】
即ち、再起動防止回路４０は、電源電圧（ＶＤＤ−ＶＳＳ）が第１の設定電圧ＶＳＵＢを越えるときに、その時の電源電圧（ＶＤＤ−ＶＳＳ）を抵抗分圧することによって、トランジスタＱＮ４１のゲート・ソース間電圧の閾値を越える電位をノードＮ３に発生させる。これにより、起動信号ＳＳＳの電位の上昇を、トランジスタＱＮ２１のゲート・ソース間電圧の閾値未満として抑えることができる。さらに、電源電圧（ＶＤＤ−ＶＳＳ）が第２の設定電圧ＶＭＩＮ（例えば１．４Ｖ）以下の時には再起動防止回路４０が動作しないように、抵抗Ｒ４１及びＲ４２の抵抗値が設定されている。
【００４１】
次に、本発明の一実施形態に係る電源電圧監視回路について説明する。
図５は、図４に示す基準電圧発生回路２００を用いた電源電圧監視回路を示すブロック図である。この電源電圧監視回路は、基準電圧発生回路２００によって発生された基準電圧ＶＲＥＦと、分圧された電源電圧ＶＤＤとの比較を行い、その比較結果を表す制御信号を外部システムに出力する。
【００４２】
図５に示すように、電源電圧監視回路は、基準電圧発生回路２００と、コンパレータＣＯＭＰ１とを有している。コンパレータＣＯＭＰ１には、基準電圧発生回路２００から基準電圧ＶＲＥＦと電圧ＶＤＩＶとが入力される。電圧ＶＤＩＶは、再起動防止回路４０内の抵抗（例えば、図４に示す抵抗Ｒ４１及びＲ４２）によって分圧された電圧である。コンパレータＣＯＭＰ１は、基準電圧ＶＲＥＦと電圧ＶＤＩＶとを比較し、その比較結果を表す制御信号を出力する。具体的には、電圧ＶＤＩＶが基準電圧ＶＲＥＦを超えた場合に、コンパレータＣＯＭＰ１が、外部システムをアクティブにする制御信号を外部システム及び再起動防止回路４０に出力する。
【００４３】
図６は、再起動防止回路の別の構成例を示す回路図である。この再起動防止回路４０ａは、抵抗Ｒ１〜Ｒ４と、ＮチャネルＭＯＳトランジスタＱＮ４１及びＱＮ４２とを含んでいる。再起動防止回路４０ａは、電源電圧ＶＤＤと、抵抗Ｒ１〜Ｒ４とに基づいて、電圧ＶＤＩＶを発生する。トランジスタＱＮ４２のゲートには、図５に示すコンパレータＣＯＭＰ１から出力される制御信号がフィードバックされる。
【００４４】
電源投入後、基準電圧ＶＲＥＦは、０Ｖから上昇する。基準電圧ＶＲＥＦが安定したときの電圧ＶＤＩＶは、トランジスタＱＮ４２がオン状態であるので、ＶＤＩＶ＝ＶＤＤ×（Ｒ２十Ｒ３）÷（Ｒ１十Ｒ２十Ｒ３）で表される。その後、電圧ＶＤＩＶが基準電圧ＶＲＥＦを超えると、トランジスタＱＮ４２のゲートには、図５に示すコンパレータＣＯＭＰ１から、外部システムをアクティブにするローレベルの制御信号が出力される。この制御信号はトランジスタＱＮ４２のゲートにフィードバックされるので、トランジスタＱＮ４２はオフ状態となり、このときの電圧ＶＤＩＶは、ＶＤＩＶ＝ＶＤＤ×（Ｒ２＋Ｒ３十Ｒ４）÷（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）で表される。その後、電源電圧ＶＤＤは定常電圧に達して安定する。
【００４５】
電源電圧ＶＤＤが定常電圧から降下する場合には、ＶＤＩＶ＝ＶＤＤ×（Ｒ２＋Ｒ３＋Ｒ４）÷（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）で表される電圧ＶＤＩＶが基準電圧ＶＲＥＦよりも小さくなると、図５に示すコンパレータＣＯＭＰ１から、外部システムをノンアクティブにするハイレベルの制御信号が出力される。この制御信号はトランジスタＱＮ４２のゲートにフィードバックされるので、トランジスタＱＮ４２はオン状態となり、このときの電圧ＶＤＩＶは、ＶＤＩＶ＝ＶＤＤ×（Ｒ２＋Ｒ３）÷（Ｒ１＋Ｒ２＋Ｒ３）で表される。
【００４６】
上述のように、抵抗Ｒ４をショートするか否かによって電圧ＶＤＩＶの値にヒステリシス特性を持たせているので、電源電圧ＶＤＤの立ち上がり／立ち下がりに対応して、外部システムをアクティブ／ノンアクティブにする切換を安定させることができる。この再起動防止回路の例においては、抵抗Ｒ４をショートするためにＮチャネルＭＯＳトランジスタＱＮ４２を使用したが、これ以外にも、例えば、抵抗Ｒ１をショートするためにＰチャネルＭＯＳトランジスタを使用するようにしても良い。
【００４７】
図７に、図５に示す電源電圧監視回路における電源電圧ＶＤＤ、電圧ＶＤＩＶ、及び、基準電圧ＶＲＥＦの関係を示す。図７において、横軸は時間を表し、縦軸は電圧を表している。まず、電源投入後において、電源電圧ＶＤＤが徐々に上昇する。電源電圧ＶＤＤの上昇に伴って、基準電圧ＶＲＥＦが急激に上昇し、所定の電圧に達して安定する。また、電源電圧ＶＤＤの上昇に比例して、電圧ＶＤＩＶも徐々に上昇する。その後、電圧ＶＤＩＶが所定の電圧に達している基準電圧ＶＲＥＦを超えたときに、外部システムをアクティブにする制御信号が出力される。図７において、このときの電源電圧ＶＤＤが、電圧ＶＯＮで示されている。
【００４８】
一方、電源電圧ＶＤＤが定常電圧から徐々に降下すると、これに比例して、電圧ＶＤＩＶも徐々に降下する。電圧ＶＤＩＶが基準電圧ＶＲＥＦよりも小さくなったときに、外部システムをノンアクティブにする制御信号が出力される。図７において、このときの電源電圧ＶＤＤが、電圧ＶＯＦＦで示されている。
【００４９】
一般に、外部システムのアクティブ／ノンアクティブは、検出された電源電圧ＶＤＤが設定電圧よりも大きいか小さいかを判断して行われる。本実施形態においては、図７に示すように、外部システムをアクティブにするときの設定電圧ＶＯＮと、外部システムをノンアクティブにするときの設定電圧ＶＯＦＦとをずらすことによって、外部システムをアクティブ／ノンアクティブにする切換動作にヒステリシス特性を持たせて、電源ノイズ等の影響による誤動作を防止することができる。
【００５０】
ここで、抵抗値Ｒ１〜Ｒ４の設定方法について説明する。抵抗値の設定方法を説明するためには、まず、トランジスタのチャネル長Ｌとゲート・ソース間電圧の閾値ＶＴＨとの関係を説明する必要がある。
【００５１】
図８は、ＮチャネルＭＯＳトランジスタのチャネル長Ｌとゲート・ソース間電圧の閾値ＶＴＨとの関係を示す図である。半導体集積回路に含まれているトランジスタの形成においては、製造工程の影響によって、素子間にばらつきが生じる。曲線１及び曲線２は、そのばらつきによるゲート・ソース間電圧の閾値ＶＴＨの変化の上限及び下限をそれぞれ示している。図８に示すように、トランジスタのゲート・ソース間電圧の閾値ＶＴＨは、チャネル長Ｌに依存している。チャネル長Ｌが大きくなると、ゲート・ソース間電圧の閾値ＶＴＨは下降する。
【００５２】
抵抗値Ｒ１〜Ｒ４の設定においては、図６に示すトランジスタＱＮ４１の特性を考慮する必要がある。再起動防止回路４０ａは、図４を参照しながら説明した第１の設定電位ＶＳＵＢと第２の設定電位ＶＭＩＮとに対して、電源電圧ＶＤＤがＶＭＩＮ＜ＶＤＤ＜ＶＳＵＢを満たすときに、再起動防止信号を出力する。
【００５３】
ここで、図６に示すトランジスタＱＮ４１のゲート・ソース間電圧の閾値に対して、最小値をＶＴＨＭＩＮ、最大値をＶＴＨＭＡＸとする。抵抗値Ｒ１〜Ｒ４の設定における条件として、電源電圧ＶＤＤが第２の設定電圧ＶＭＩＮと等しいときに、トランジスタＱＮ４１のゲート・ソース間に、最小閾値ＶＴＨＭＩＮ以下の電圧が入力されることが必要である。また、電源電圧ＶＤＤが電圧第１の設定電圧ＶＳＵＢと等しいときに、トランジスタＱＮ４１のゲート・ソース間に、最大閾値ＶＴＨＭＡＸ以上の電圧が入力されることも必要である。
【００５４】
上述の条件を式にすると、次式（１）及び（２）となる。
ＶＴＨＭＩＮ＞ＶＭＩＮ×Ｒ３÷（Ｒ１十Ｒ２十Ｒ３）  ・・・（１）
ＶＴＨＭＡＸ＜ＶＳＵＢ×（Ｒ３＋Ｒ４）÷（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）  ・・・（２）
【００５５】
さらに、外部システムをアクティブにするときの電源電圧の値をＶＯＮとし、外部システムをノンアクティブにするときの電源電圧の値をＶＯＦＦとして、それぞれの電源電圧に対応する電圧ＶＤＩＶをコンパレータＣＯＭＰ１に出力する場合の抵抗の設定条件を式に表すと、次式（３）及び（４）となる。
ＶＲＥＦ＝ＶＯＦＦ×（Ｒ２＋Ｒ３＋Ｒ４）÷（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）  ・・・（３）
ＶＲＥＦ＝ＶＯＮ×（Ｒ２十Ｒ３）÷（Ｒ１＋Ｒ２＋Ｒ３）  ・・・（４）
従って、上記の式（１）〜（４）を満たすように、抵抗値Ｒ１〜Ｒ４を設定すれば良い。
【００５６】
以上においては、図４に示す基準電圧発生回路２００を用いた電源電圧監視回路について説明したが、図１に示す基準電圧発生回路１００を用いて電源電圧監視回路を構成することも可能である。その場合には、再起動防止回路が存在しないので、電源電圧ＶＤＤを分圧する回路を別途設けるようにする。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係る基準電圧発生回路の構成を示す回路図。
【図２】図１に示すノードＮ１及びＮ２における電流−電圧曲線を示す図。
【図３】電源投入後における各種電位及び電流の変化特性を示す図。
【図４】本発明の第２の実施形態に係る基準電圧発生回路の構成を示す回路図。
【図５】本発明の一実施形態に係る電源電圧監視回路を示すブロック図。
【図６】再起動防止回路の別の構成例を示す回路図。
【図７】図５に示す電源電圧監視回路における各種電圧の関係を示す図。
【図８】トランジスタのチャネル長とゲート・ソース間電圧の閾値との関係を示す図。
【符号の説明】
【００５８】
１０  起動回路、２０  定電圧回路（バンドギャップリファレンス回路）、３０  起動促進回路、４０、４０ａ  再起動防止回路、１００、２００  基準電圧発生回路、Ｒ１〜Ｒ４２  抵抗、Ｄ１、Ｄ２  ダイオード、ＱＰ２１〜ＱＰ２３  ＰチャネルＭＯＳトランジスタ、ＱＮ１１〜ＱＮ４２  ＮチャネルＭＯＳトランジスタ、ＯＰ１  オペアンプ、ＣＯＭＰ１  コンパレータ
【図１】
2006134126.tif 000003
【図２】
2006134126.tif 000004
【図３】
2006134126.tif 000005
【図４】
2006134126.tif 000006
【図５】
2006134126.tif 000007
【図６】
2006134126.tif 000008
【図７】
2006134126.tif 000009
【図８】
2006134126.tif 000010