(57)【要約】【課題】放電時に発生する残留電圧とスイッチング電流の重なりによるスイッチング素子の破壊を防止する。【解決手段】ｎ相多相交流の各相成分に対応するｎ／２個のプッシュプル回路で構成された正・逆２相分の正弦波インバータ１を並列接続し、変成器Ｔで絶縁された２次巻線Ｎ２の中性点ｂと両端（１、…ｎ／２、ｎ／２＋１、…ｎ）の間の負荷へ互いに位相が２π／ｎずれたｎ相多相交流電力を供給する。また、変成器Ｔの１次巻線Ｎ１の中点タップａに電圧検出回路２を接続して中点電圧を検出し、中点電圧を制御回路３に入力してクロックオシレータ４の発振パルスを分周して得られたインバータ１の駆動信号の周期をフィードバック制御する。また、整流器５を介して交流電力を整流し、ｎ／２個のインバータ１に直流電力を供給する。【選択図】図１
2006304560.tif 000002
【特許請求の範囲】
【請求項１】
２つのスイッチング素子に位相が１８０°ずれた駆動信号を入力して変成器の２次巻線の負荷へ正・逆２相分の交流電圧を印加するプッシュプル共振インバータをｎ相多相交流の各相成分に対応させてｎ／２個並列に接続し、
前記変成器の１次巻線の中点に発生する電圧が一定の閾値を下回った時点から次に前記駆動信号がオン・オフいずれかに変化するまでのＴａ期間を測定する測定手段と、
前記ｎ／２個の変成器の中からＴａ期間が最も短いものを選出する選出手段と、
選出したＴａ期間があらかじめ設定した規定範囲に収まるように前記駆動信号の周期を調整する調整手段と、
調整した駆動信号の位相を２π／ｎずつ遅らせてｎ相分の位相がシフトされた駆動信号を前記ｎ／２個のインバータに対して出力する出力手段と、
を備えてなることを特徴とする多相交流電源。
【請求項２】
前記Ｔａ期間があらかじめ設定した規定範囲の下限値より短い場合は駆動信号の周期を長くして周波数を低くし、上限値より長い場合は駆動信号の周期を短くして周波数を高くすることを特徴とする請求項１記載の多相交流電源。
【請求項３】
前記駆動信号は水晶発振器を含む発振器の発振パルスを１／ｎに分周して得られたものであることを特徴とする請求項１記載の多相交流電源。
【請求項４】
前記ｎ相分の位相がシフトされた駆動信号はシフトレジスタを含むｎ段ゲート回路のデータ入力に駆動信号を入力し、クロック入力にｎ倍の周波数の発振パルスを入力して得られたものであることを特徴とする請求項１記載の多相交流電源。
【請求項５】
前記駆動信号はオン時間がオフ時間より少し長い設定であることを特徴とする請求項１記載の多相交流電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相交流プラズマ発生装置に用いる多相交流電源に関する。
多相交流プラズマ発生装置はシリコン基板、ポリイミド基板などの表面のぬれ性改善、液晶パネルなどの洗浄分野、殺虫殺菌分野等へ適用できる。
【背景技術】
【０００２】
従来技術は、５０Ｈｚまたは６０Ｈｚの３相商用電源から変成器を工夫する事により位相をずらした多相の交流電力を発生させるものがある。また、特許文献（特開平８−３３００７９多電極型放電用電源装置）に提案されている、パーソナルコンピュータとＤ／Ａ変換器を用いた低周波の放電電源装置、複数のスイッチング回路による位相制御されたパルス電圧出力からなる放電電源装置、商用交流電源を複数のインバータ回路および発振位相制御回路と低周波変成器により周波数変換・位相制御を行なう放電電源装置などがある。
【０００３】
商用電源から変成器のみにより多相交流の電力を得る方式は、周波数が低いために大きな出力を得ようとすると変成器が大きくなり、電源装置自体の体積が大きくなってしまう。またプラズマの発生に使用する際、放電開始直後に大電流が流れる“暴走“現象が発生する。その他、電流が集中しやすくスポットが発生しやすいという問題がある。
【０００４】
一方、直流を交流に変換するインバータを複数用いて多相交流電源を構成すると変成器を小さくでき、大電流やスポットの発生を防ぎ、結果としてコンパクトで効率のよい電源装置ができあがる。
ところが、インバータを用いた多相交流電源では、プラズマを発生した時に出力インピーダンスが変化し、出力変成器の一次側の電圧波形が変化し、適正な制御を行なわないとスイッチング素子が破壊される。
また、従来のインバータは出力にコンデンサを配置し直列インピーダンスとしているが、プラズマ放電時の定電圧特性について考慮された物ではない。
【０００５】
インバータ部は共振回路を利用しており、スイッチング素子がオフの間、それらの両端には図１２（ａ）の下側に示す正弦波を半分にしたような電圧波形が現れる。プラズマが放電していない場合、またはプラズマインピーダンスが高い場合、図１２（ａ）のスイッチング素子の電圧（Ａ）が高くなる。放電が始まり、プラズマのインピーダンスが低い場合、インバータのスイッチング素子の両端電圧は図１２（ｂ）に示すように共振電圧波形の後半が余弦波状に低下して尾を引く。
同図の（Ｂ）部の期間はプラズマのインピーダンス、回路の共振周波数に依存しているが、（Ｂ）部の周期と、制御回路が発生する駆動信号の周期が適正に制御されないと、図１２（ｃ）に示すような電圧波形になり、（ｃ）部でスイッチング素子に損失やサージが発生する。これは（ｃ）部で残留電圧とスイッチング電流が共に変化する期間が重なってハードスイッチングとなるためである。そのため、長時間この状態を維持するとスイッチング素子が破壊されてしまう。
【特許文献１】特開平特開平８−３３００７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
解決しようとする問題点は以上のような点であり、本発明は、放電時に発生する残留電圧とスイッチング電流の重なりによるスイッチング素子の破壊を防止することを目的になされたものである。
【課題を解決するための手段】
【０００７】
そのため本発明は、２つのスイッチング素子に位相が１８０°ずれた駆動信号を入力して変成器の２次巻線の負荷へ正・逆２相分の交流電圧を印加するプッシュプル共振インバータをｎ相多相交流の各相成分に対応させてｎ／２個並列に接続し、前記変成器の１次巻線の中点に発生する電圧が一定の閾値を下回った時点から次に前記駆動信号がオン・オフいずれかに変化するまでのＴａ期間を測定する測定手段と、前記ｎ／２個の変成器の中からＴａ期間が最も短いものを選出する選出手段と、選出したＴａ期間があらかじめ設定した規定範囲に収まるように前記駆動信号の周期を調整する調整手段と、調整した駆動信号の位相を２π／ｎずつ遅らせてｎ相分の位相がシフトされた駆動信号を前記ｎ／２個のインバータに対して出力する出力手段とを備えてなることを最も主要な特徴とする。
【発明の効果】
【０００８】
インバータの出力に接続される負荷のインピーダンス変化によって、変成器の１次側の共振電圧波形が変化し、図１２（ｂ）に示すように電圧波形の後半が尾を引いてしまう。この電圧が０Ｖになる前に駆動信号が変化しスイッチング素子がオンになると、尾の末端が切れてしまうようになりその時点での残留電圧とスイッチング電流との積がスイッチング素子の損失となり、長時間継続されるとスイッチング素子が破壊してしまう。
本発明は、スイッチング素子の電圧波形を検出し、電圧波形の後半が尾を引いてスイッチング電流と重なる前に駆動信号の周期を制御し、最適なタイミングに調整することにより、尾の末端が切れる現象を防止し、スイッチング素子の破壊を防ぐ。
この対策により、多相交流プラズマだけでなくインピーダンスが変化するような負荷にも適用できる。
また、インバータ部に流れる電流を検出し、過電流である時に駆動信号を停止することで、スイッチング素子の破壊を防止できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について説明する。
【００１０】
図１に、本発明を実施した多相交流電源の構成図を示す。
多相交流電源は、ｎ相多相交流の各相成分に対応するｎ／２個のプッシュプル回路で構成された正・逆２相分の正弦波インバータ１を並列接続し、変成器Ｔで絶縁された２次巻線Ｎ２の中性点ｂと両端（１、…ｎ／２、ｎ／２＋１、…ｎ）の間の負荷へ互いに位相が２π／ｎずれたｎ相多相交流電力を供給する。
また、変成器Ｔの１次巻線Ｎ１の中点タップａに電圧検出回路２を接続して中点電圧を検出し、中点電圧を制御回路３に入力してクロックオシレータ４の発振パルスを分周して得られたインバータ１の駆動信号の周期をフィードバック制御する。
また、整流器５を介して交流電力を整流し、ｎ／２個のインバータ１に直流電力を供給する。
１２相多相交流電源では、第１相と第７相、第２相と第８相、・・・第６相と第１２相の６個のインバータ１の組み合わせとなり、ｎ相多相交流電源では、第１相と第ｎ／２＋１相、第２相と第ｎ／２＋２相、・・・第ｎ／２相と第ｎ相のｎ／２個のインバータ１の組み合わせとなる。
【００１１】
図２に、インバータの基本回路図を示す。
インバータ１は、直流電源Ｅの一端を共振用のリアクトルＬ１を介して変成器Ｔの１次巻線Ｎ１の中点タップａに接続し、他端を左右一対のスイッチＳ１、Ｓ２を介して変成器Ｔの１次巻線Ｎ１の両端に接続する構成で、変成器Ｔの１次巻線Ｎ１の両端には共振用のコンデンサＣ１を接続する。変成器Ｔの２次巻線Ｎ２の両端にはインピーダンス整合用のコンデンサＣ２、Ｃ３を接続する。
低電圧・大電流出力用途向けインバータの場合は、図３に示すように、コンデンサＣ２、Ｃ３の代わりにリアクトルＬ２、Ｌ３を接続する。
以上のような回路構成で２つのスイッチＳ１、Ｓ２を１８０°の位相差で交互にオン・オフすることにより変成器Ｔの２次巻線Ｎ２の両端Ｔ１、Ｔ２と中性点ｂの間の負荷へ正・逆２相分の交流電圧を印加する。
【００１２】
クロックオシレータ４は、例えばＣ−ＭＯＳゲートによる水晶発振回路で構成する基準周波数発振器と制御用の電圧で発振周波数が変わる電圧制御発振器（ＶＣＯ）を備え、安定度の高いパルス波を作りだす。
パルス波のデューティサイクル（ｔ／Ｔ）は、１／２以上に設定してインバータ１の駆動信号のオン時間をオフ時間より少し長くする。プッシュプル共振インバータの場合、正相／逆相をオン／オフする２つのスイッチＳ１、Ｓ２が同時にオフになると、２つのうちのいずれか、または両方に過電圧が印加され破壊を引き起こす恐れがある。
そのため駆動信号のオン時間をオフ時間より少し長くし、２つのスイッチＳ１、Ｓ２が適度な期間だけ同時にオンするように制御してスイッチＳ１、Ｓ２の破壊を防止する。
【００１３】
インバータ１の基本回路で、無負荷での共振周波数が一番高くなるので、この周波数をｆ０、駆動信号の周波数をｆ１とすると、ｆ１＜ｆ０の関係が必要である。
図４において、τ０は無負荷共振周波数半波の周期、Δτは電圧０Ｖ期間、Ｔｄは駆動信号の周期である。
Δτ＞０となるためには、Δτ＝Ｔｄ／２−τ０＝１／２（Ｔｄ−２τ０）＝１／２（１／ｆ１−１／ｆ０）＞０となり、これよりｆ１＜ｆ０となる。
Δτ＜０ならば、図１２（ｃ）に示すような電圧波形になり、共振周波数半波の後半と駆動信号のアップエッジが重なってしまう。
【００１４】
図５に、電圧検出回路の回路図を示す。
また、図６に、電圧検出回路の電圧波形を示す。
電圧検出回路２は、インバータ１の駆動信号（図６ａ）のオン／オフにより変成器Ｔの中点に発生した電圧（図６ｂ）を抵抗Ｒ１、Ｒ２で分圧し、この分圧電圧（図６ｃ）をツェナーダイオードＤ１、Ｄ２でツェナー電圧Ｅ１、Ｅ２の範囲内に振幅制限し、それをインバータＵ１に入力してパルス波形の検出信号（図６ｄ）に整形し、バッファＵ２で増幅して抵抗Ｒ３を介して出力する。
【００１５】
図７に、制御回路のブロック図を示す。
制御回路３は、Ｔａ検出回路３１、１／ｎ分周回路３２、周期増減回路３３、および位相シフト回路３４で構成し、変成器の中点に発生する電圧から、ある閾値を超え、または下回った時を検出し、駆動信号の周期を微調整する回路であり、プログラム可能な複合論理デバイス（ＣＰＬＤ）を用いたディスクリート部品で構成される。この検出信号がＬになった瞬間から次に起こる駆動信号の変化までの時間をＣＰＬＤの内部回路で測定し、駆動信号の周期と比較する。検出信号のL期間が規定範囲に収まるように駆動信号の周期を調整する。
【００１６】
Ｔａ検出回路３１は、図８に示すように、検出信号がＨからＬに変化（立下り）してから、駆動信号がオン／オフいずれかに変化するまでの期間を測定し、ｎ／２個の検出信号の中から最も短い期間Ｔａを選出する。
【００１７】
１／ｎ分周回路３２は、周波数がｆ〔Ｈｚ〕×ｎのクロックオシレータ４の出力信号を１／ｎに分周して周波数がｆ〔Ｈｚ〕のインバータ１の駆動信号を出力する。１２相多相交流においては、例えば２４ＭＨｚの入力周波数を１／１２の２ＭＨｚにする。
【００１８】
周期増減回路３３は、Ｔａとあらかじめ設定したＴａの上限値（Ｔ１）と下限値（Ｔｓ）を比較し、ＴａがＴｓ以下の場合（Ｔａ≦Ｔｓ）は、残留電圧とスイッチング電流が共に変化する期間が重なる恐れがあるので、１／ｎ分周回路３２が出力した駆動信号の周期を長くするように制御する。ＴａがＴｓを超えている場合（Ｔａ＞Ｔｓ）は、ＴａとＴ１を比較し、Ｔ１≧Ｔａの場合は現状の周期を維持し、Ｔ１＜Ｔａになった場合はＴａが長すぎると損失が増大するので、周期を短くするように動作する。
【００１９】
位相シフト回路３４は、図９に示すように、ｎ相多相交流においてはｎ個のＤ−ＦＦをカスケード接続したシフトレジスタで構成し、データ入力に周期増減回路３３の出力信号を入力し、クロック入力にクロックオシレータ４の出力信号を入力して各段の出力Ｑ１〜Ｑｎから２π／ｎずつ位相のずれたインバータ１の駆動信号を出力する。
この回路はリングカウンタでも同様の効果が得られる。ジョンソンカウンタを使用した場合は段数を半分にできる。また、ｎ相多相交流においては、それぞれｎ段、ｎ／２段の段数となる。
【００２０】
以上の回路はディスクリート部品が使用され、純粋なハードウェアとして構成された例を示した。
次に、マイコンを用いたソフトウェアによる制御回路３を図１０に示す。
動作原理は、ディスクリート部品で構成されたハードウェア回路と同様であり、変成器中点電圧をバッファ回路６の抵抗により分圧し、マイコンに内蔵された、あるいは単独のＡ／Ｄ変換器７を用いて基準値比較回路３５で分圧電圧のデジタル値と基準設定値とを比較する。
分圧電圧のデジタル値≧基準設定値の時は図６（ｄ）で示される検出信号の‘Ｈ’に相当し、逆の不等号の場合は同図の検出信号の‘Ｌ’に相当する。
ｎ相多相交流においてはｎ／２個のＡ／Ｄ変換器７を用意し、順次基準設定値と比較・カウントすることにより、ｎ／２個の‘Ｌ’期間カウント値が得られるので、この中で一番小さいカウント値Ｔａを選出し、Ｔａとあらかじめ設定したＴａの上限値（Ｔ１）と下限値（Ｔｓ）を比較する。Ｔａ≦Ｔｓであれば、１／ｎ分周回路３２が出力した駆動信号の周期を長くするよう制御する。Ｔａ＞Ｔｓであれば、ＴａとＴｌを比較し、Ｔｌ≧Ｔａの場合は現状の周期を維持し、Ｔｌ＜Ｔａになった場合は周期を短くするように動作する。
【００２１】
図１１に、バッファ回路の回路図を示す。
バッファ回路５は、インバータ１の駆動信号（図６ａ）のオン／オフにより変成器Ｔの中点に発生した電圧（図６ｂ）を抵抗Ｒ１、Ｒ２で分圧し、この分圧電圧（図６ｃ）をツェナーダイオードＤ１、Ｄ２でツェナー電圧Ｅ１、Ｅ２の範囲内に振幅制限し、それをオペアンプＵ３、抵抗Ｒ３〜Ｒ６、コンデンサＣ０から成る回路で反転増幅して抵抗Ｒ３を介して出力する。
【図面の簡単な説明】
【００２２】
【図１】本発明を実施した多相交流電源の構成図である。
【図２】インバータの基本回路図である。
【図３】インバータの基本回路の変形例である。
【図４】駆動信号と共振周波数の関係を示す図である。
【図５】電圧検出回路の回路図である。
【図６】電圧検出回路の電圧波形である。
【図７】ハードウエアによる制御回路のブロック図である。
【図８】Ｔａ、Ｔｓ、Ｔ１の関係を示す図である。
【図９】位相シフト回路のブロック図である。
【図１０】ソフトウェアによる制御回路のブロック図である。
【図１１】バッファ回路の回路図である。
【図１２】駆動信号とスイッチング素子の電圧波形の関係を示す図である。
【符号の説明】
【００２３】
１          インバータ
２          電圧検出回路
３          制御回路
３１        Ｔａ検出回路
３２        １／ｎ分周回路
３３        周期増減回路
３４        位相シフト回路
３５        基準値比較回路
４          クロックオシレータ
５          整流器
６          バッファ回路
７          Ａ／Ｄ変換器
Ｃ          コンデンサ
Ｄ          ツェナーダイオード
Ｅ          直流電源
Ｌ          リアクトル
Ｎ１        １次巻線
Ｎ２        ２次巻線
Ｒ          抵抗
Ｓ          スイッチ
Ｔ          変成器
Ｕ１        インバータ
Ｕ２        バッファ
Ｕ３        オペアンプ
ａ          中点タップ
ｂ          中性点
【図１】
2006304560.tif 000003
【図２】
2006304560.tif 000004
【図３】
2006304560.tif 000005
【図４】
2006304560.tif 000006
【図５】
2006304560.tif 000007
【図６】
2006304560.tif 000008
【図７】
2006304560.tif 000009
【図８】
2006304560.tif 000010
【図９】
2006304560.tif 000011
【図１０】
2006304560.tif 000012
【図１１】
2006304560.tif 000013
【図１２】
2006304560.tif 000014