(57)【要約】【課題】  新規な微細ピッチ接続技術が用いられた半導体モジュールを提供すること。【解決手段】  素子電極が形成された主面を有する半導体素子と、表面および裏面を有する絶縁樹脂層、ならびに前記絶縁樹脂層の裏面に形成された配線パターンを有するフィルム部材とを備える半導体モジュールであって、半導体素子の主面とフィルム部材の表面とが接するように、半導体素子とフィルム部材とが重ねられており、フィルム部材の配線パターンの一部分は、絶縁樹脂層を貫通して半導体素子の素子電極に接触している半導体モジュールを提供する。【選択図】  図１
2006134912.tif 000002
【特許請求の範囲】
【請求項１】
素子電極が形成された主面を有する半導体素子と、
表面および当該表面に対向する裏面を有する絶縁樹脂層、ならびに前記絶縁樹脂層の裏面に形成された配線パターンを有するフィルム部材と
を備える半導体モジュールであって、
前記半導体素子の主面と前記フィルム部材の絶縁樹脂層の表面とが接するように、前記半導体素子と前記フィルム部材とが重ねられており、
前記フィルム部材の配線パターンの一部分は、前記絶縁樹脂層を貫通して前記半導体素子の素子電極に接触している、半導体モジュール。
【請求項２】
前記絶縁樹脂層は、透明樹脂から成る、請求項１に記載の半導体モジュール。
【請求項３】
前記絶縁樹脂層は、ポリイミドまたはアラミドから成る、請求項１または２に記載の半導体モジュール。
【請求項４】
前記絶縁樹脂層は、前記半導体素子の主面に絶縁樹脂を塗布して形成された塗布膜である、請求項1〜３のいずれかに記載の半導体モジュール。
【請求項５】
前記半導体素子は、半導体ベアチップまたはチップ・サイズ・パッケージである、請求項１〜４のいずれかに記載の半導体モジュール。
【請求項６】
前記配線パターンは、前記絶縁樹脂層の裏面に埋め込まれている、請求項１〜５のいずれかに記載の半導体モジュール。
【請求項７】
前記絶縁樹脂層を貫通した状態の配線パターンの一部分は、配線パターンの一部分が前記絶縁樹脂層の内部へと押し込まれることによって形成されている、請求項１〜６のいずれかに記載の半導体モジュール。
【請求項８】
前記配線パターンの一部分の断面は、略Ｕ形状を有する、請求項１〜７のいずれかに記載の半導体モジュール。
【請求項９】
前記接触によって形成される接合部位は、配線パターンと素子電極とを電気的に接続する機能を有する、請求項１〜８のいずれかに記載の半導体モジュール。
【請求項１０】
前記接触により形成される接合部位が、超音波接合されている、請求項１〜９のいずれかに記載の半導体モジュール。
【請求項１１】
前記接合部位は、複数種の金属から成る合金を含んで成る、請求項１０に記載の半導体モジュール。
【請求項１２】
前記複数種の金属は、アルミニウム、金、銀、プラチナおよびバナジウムから成る群から選択される、請求項１１に記載の半導体モジュール。
【請求項１３】
前記半導体素子は、複数の前記半導体素子から成る、請求項１〜１２のいずれかに記載の半導体モジュール。
【請求項１４】
前記フィルム部材の表面および前記表面に対向する裏面の寸法は、前記半導体素子の主面の寸法と略同じである、請求項１〜１３のいずれかに記載の半導体モジュール。
【請求項１５】
前記フィルム部材の表面および前記表面に対向する裏面の寸法は、前記半導体素子の主面の寸法よりも大きい、請求項１〜１３のいずれかに記載の半導体モジュール。
【請求項１６】
半田ボールが、前記フィルム部材の裏面に形成されている、請求項１〜１５のいずれかに記載の半導体モジュール。
【請求項１７】
配線基板に電気的に接続されているインターポーザを更に備える半導体モジュールであって、前記フィルム部材が前記インターポーザに電気的に接続されている、請求項１〜１６のいずれかに記載の半導体モジュール。
【請求項１８】
前記フィルム部材に重ねられるように、更なるフィルム部材が積層している、請求項１〜１７のいずれかに記載の半導体モジュール。
【請求項１９】
前記半導体素子は、半導体ウェハである、請求項１８に記載の半導体モジュール。
【請求項２０】
素子電極が形成された主面および前記主面に対向する裏面を有する半導体素子と、
表面および当該表面に対向する裏面を有する絶縁樹脂層、ならびに前記絶縁樹脂層の裏面に形成された配線パターンを有するフィルム部材と、
配線基板と
を備える半導体モジュールであって、
前記半導体素子の裏面が前記配線基板と接するように、前記半導体素子が前記配線基板に載置されており、
前記フィルム部材の表面および前記表面に対向する裏面の寸法が、前記半導体素子の主面の寸法よりも大きく、前記半導体素子の主面と前記フィルム部材の絶縁樹脂層の表面とが接するように、前記フィルム部材が前記半導体素子に載置され、前記フィルム部材の少なくとも一部が前記配線基板にまで延在しており、
前記フィルム部材の配線パターンの一部分の少なくとも１つが、前記絶縁樹脂層を貫通した状態で前記半導体素子の素子電極に接触している一方、前記フィルム部材の配線パターンの一部分の残りの少なくとも１つが、前記絶縁樹脂層を貫通して前記配線基板上に形成された電極に接触している、半導体モジュール。
【請求項２１】
前記絶縁樹脂層は、透明樹脂から成る、請求項２０に記載の半導体モジュール。
【請求項２２】
前記絶縁樹脂層は、ポリイミドまたはアラミドから成る、請求項２０または２１に記載の半導体モジュール。
【請求項２３】
前記半導体素子は、半導体ベアチップまたはチップ・サイズ・パッケージである、請求項２０〜２２のいずれかに記載の半導体モジュール。
【請求項２４】
素子電極が形成された主面および前記主面に対向する裏面を有する半導体素子と、
表面および当該表面に対向する裏面を有する絶縁樹脂層、ならびに前記絶縁樹脂層の裏面に形成された配線パターンを有するフィルム部材と
を備える半導体モジュールであって、
前記フィルム部材が、前記半導体素子の主面から前記半導体素子の側面を経由して前記半導体素子の裏面に延在するように、前記フィルム部材の絶縁樹脂層の表面と、前記半導体素子の主面および裏面とが接しており、
前記フィルム部材の配線パターンの一部分は、前記絶縁樹脂層を貫通して前記半導体素子の主面および裏面の素子電極に接触している、半導体モジュール。
【請求項２５】
前記絶縁樹脂層は、透明樹脂から成る、請求項２４に記載の半導体モジュール。
【請求項２６】
前記絶縁樹脂層は、ポリイミドまたはアラミドから成る、請求項２４または２５に記載の半導体モジュール。
【請求項２７】
前記半導体素子は、複数の半導体素子から構成されている、請求項２４〜２６のいずれかに記載の半導体モジュール。
【請求項２８】
表面および当該表面に対向する裏面を有する絶縁樹脂層、ならびに前記絶縁樹脂層の一方の面に配線パターンが形成されているフィルムインターポーザであって、
前記配線パターンの一部分は、前記絶縁樹脂層を貫通して他方の面に露出している、フィルムインターポーザ。
【請求項２９】
前記配線パターンが、前記絶縁樹脂層の前記一方の面に埋め込まれている、請求項２８に記載のフィルムインターポーザ。
【請求項３０】
前記配線パターンの一部分の断面は、略Ｕ形状を有する、請求項２８または２９に記載のフィルムインターポーザ。
【請求項３１】
（ａ）素子電極が形成された主面を有する半導体素子を用意する工程と、
（ｂ）表面および当該表面に対向する裏面を有する絶縁樹脂層、ならびに前記絶縁樹脂層の裏面に形成された配線パターンを有するフィルム部材を用意する工程と、
（ｃ）前記半導体素子の主面と前記フィルム部材の絶縁樹脂層の表面とが接するように、前記半導体素子と前記フィルム部材とを重ねる工程と、
（ｄ）前記フィルム部材の配線パターンの一部分を前記絶縁樹脂層の内部に押し込んで前記半導体素子の素子電極に接触させる工程と
を含んで成る、半導体モジュールの製造方法。
【請求項３２】
前記フィルム部材は透明であり、
目視することによって前記工程（ｄ）を実施する、請求項３１に記載の半導体モジュールの製造方法。
【請求項３３】
前記接触により形成される接合部位に、超音波を印加する、請求項３１または３２に記載の半導体モジュールの製造方法。
【請求項３４】
前記超音波の印加に際して、前記配線パターンの一部分の物理的特性を測定する、請求項３３に記載の半導体モジュールの製造方法。
【請求項３５】
前記物理的特性は、前記配線パターンの一部分の抵抗値である、請求項３４に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールおよびその製造方法に関する。特に、配線パターンが形成されたフィルム部材と半導体素子とを重ね合わせた半導体モジュールに関する。また、本発明は、透明なシート状フィルムから成るフィルムインターポーザにも関する。
【背景技術】
【０００２】
近年の電子機器の小型化および高機能化に伴って、電子機器を構成する半導体素子の多ピン化および各種部品の小型化が進み、かかる半導体を搭載するプリント基板の配線数および密度が飛躍的に増加している。特に、半導体素子（例えば半導体チップ）から引き出されるリード数または端子数が急速に増加したことによって、プリント基板（配線基板）の微細化が進んでいるため、微細ピッチ接続技術が重要となってきている。
【０００３】
微細ピッチ接続技術を大別すると、（ｉ）ワイヤボンディング（ＷＢ）法、（ｉｉ）フリップチップボンディング（ＦＣ）法、（ｉｉｉ）ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）法がある。以下、それらの手法について簡単に説明する。
【０００４】
ワイヤボンディング法は、例えば特許文献１に開示されている。このワイヤボンディング法では、主として金ワイヤ（直径２０〜２５μｍ）を用いて、半導体チップの電極とリードフレームの電極とを繋いでおり、双方の電極と金ワイヤとを、熱や超音波を与えて固相拡散させることによって接続している。
【０００５】
以下にて、特許文献１に開示されているワイヤボンディング法を、図１９（ａ）および（ｂ）を参照しながら説明する。なお、図１９（ａ）は、上方からのワイヤボンディング状態を示しており、図１９（ｂ）は、図１９（ａ）中の線Ａ−Ａに沿って切り取った断面を示している。
【０００６】
かかる手法では、まず、半導体チップ５０１をリードフレーム５０４の一部（ダイパッド）にダイボンディングした後、ボンディングワイヤ５０３を用いて半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５（インナーリード部）とをワイヤボンディングする。次いで、半導体チップ５０１および外部端子５０５のインナーリード部を含む領域を封止樹脂５０６によって封止する。これによって、例えば図２０に示すような樹脂封止体（半導体モジュール）５００が得られる。封止樹脂５０６から露出する外部端子５０５は、配線基板（図示せず）に接続され、その結果、半導体チップ５０１と配線基板とが電気的に接続されることになる。
【０００７】
このようなワイヤボンディング法では、以下のような問題を有している。まず、半導体素子部品（図２０において半導体チップ５０１を含むモジュール５００）の実装面積が大きいことが挙げられる。つまり、かかる手法では、半導体チップ５０１を配線基板に直接的に実装するのではなく、ボンディングワイヤ５０３を介してリードフレーム５０４の外部端子５０５へと半導体チップ５０１を接続するので、必然的に半導体モジュール５００のサイズ（素子サイズまたは部品サイズ）が半導体チップ５０１よりも大きくなり、従って、半導体モジュール５００の実装面積が大きくなってしまう。
【０００８】
また、ワイヤボンディング法では、半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５とを一つずつボンディングワイヤ５０３により接続するので、端子の数が多くなればなるほど、それだけ作業の手間が多くなってしまう。更に、かかる手法では、図１９（ｂ）に示すように、ボンディングワイヤ５０２が半導体チップ５０１の上面よりも上方に延在するように外部端子５０５に接続された後で、図２０に示すように封止樹脂５０６によって樹脂封止が行われるので、半導体素子部品５００の薄型化に限界がある。その上、リードフレーム５０４に配列された外部端子５０５のピッチによって、半導体素子５００のピッチが規定されてしまうので、狭ピッチ化にも限界がある。
【０００９】
次にフリップチップボンディング法について説明する。フリップチップボンディング法は、例えば特許文献２に開示されている。この手法では、半導体チップにバンプ（即ち、突起電極）を形成した後、そのバンプを配線基板の電極に接続している。かかる手法の特徴は、半導体チップの電極形成面と配線基板の電極形成面とが対向した形態を有していることである。
【００１０】
以下にて、特許文献２に開示されたフリップチップボンディング法を、図２１を参照して説明する。なお、図２１は、フリップチップボンディング法を用いて実装された半導体デバイス６００の断面構成を示している。
【００１１】
このようなフリップチップボンディング法では、まず、トランジスタ等が形成されたセンシティブエリア６０６を有する半導体チップ６０５の電極６０４を、バンプ６０３を介在させて、基板６０１に設けられた所定の配線パターン６０２に接続する。このような接続によって、基板６０１と半導体チップ６０５との間に隙間が残されることになる。従って、配線パターン６０２、バンプ６０３、および電極６０４が埋設されるように、基板６０１と半導体チップ６０５との間の隙間に樹脂を流し込んで封止する（これにより封止樹脂６０７が得られる）。これによって、図２１にて６００で示されるような構成を有する半導体デバイス６００が得られることになる。
【００１２】
このようなフリップチップボンディング法では、以下のような問題を有している。まず、基板６０１に対して半導体チップ６０５の位置合わせを行うことが困難となっていることが挙げられる。なぜなら、半導体チップ６０５を基板６０１に実装するに際しては、半導体チップ６０５の電極形成面が下向きになるような状態で半導体チップ６０５を基板６０１上に重ね合わせるため、半導体チップ６０５のパンプ６０３を外側から直接的に見ることができないからである。また、フリップチップボンディング法での半導体チップ６０５の電極６０４のピッチは、ワイヤボンディング法での外部端子ピッチよりも狭くなっており、そのことも、半導体チップ６０５の位置合わせが困難となる要因の一つとなっている。
【００１３】
また、フリップチップボンディング法では、基板６０１が高価になりやすいという問題も存在する。なぜならば、半導体チップ６０５の電極６０４のピッチに対応したファインパターンの配線パターン６０２が形成された基板６０１が必要となるからであり、その上、入出力端子の数が多い場合には基板６０１を多層化させる傾向があるからである。更に、フリップチップボンディング法では、半導体チップ６０５と基板６０１とがバンプ６０３を介して接続されるので、半導体チップ６０５と基板６０１との線膨張係数をできるだけ一致させないとバンプ６０３等に応力が加わってしまうことになる。従って、半導体チップ６０５と基板６０１との線膨張係数を合わせる必要があるが、線膨張係数のマッチングは難しく、基板６０１の製造コストが上がってしまう。
【００１４】
そして、フリップチップボンディング法では、バンプ６０３を介して半導体チップ６０５と基板６０１とを接続した後、半導体チップ６０５と基板６０１との隙間に樹脂（アンダーフィル剤）６０７を入れる必要があるので、その分だけコストがかかってしまうと共に、工程数が増えてしまう。更に、半導体チップ６０５はバンプ６０３を介して基板６０１に接続されているので、放熱性が悪くなっている。即ち、半導体チップ６０５は、ワイヤボンディング法の場合のような面ではなく、点によって基板６０１上に配置されているので、放熱性が悪くなっている。また、フリップチップボンディング法では、バンプ６０３を形成しなければならないこと自体が手間となっている。
【００１５】
次にＴＡＢ法について説明する。ＴＡＢ法は、例えば特許文献３に開示されている。このＴＡＢ法では、半導体チップをリード配線付きの長尺テープに一旦接続した後、その半導体チップをリード付きチップ状態でテープから打ち抜くことによって、基板にリードを接続させる。ＴＡＢ法においては、かかるプロセスをリール・ツー・リール方式で自動的に行うことを基本としている。
【００１６】
以下にて、図２２および図２３を参照しながら、特許文献３に開示されたＴＡＢ法を説明する。なお、図２２は、ＴＡＢ法を用いて形成された半導体装置７００の断面構成を示しており、図２３は、かかる半導体装置７００を実装基板７０９に実装させた構成を示している。
【００１７】
図２２に示す半導体装置７００は、フィルムキャリアテープのベースフィルム７０２と、ベースフィルム７０２に開孔されたデバイスホール７０２ｂに配置された半導体ＩＣチップ７０１とから構成されている。ベースフィルム７０２上には銅箔配線７０３が形成されており、半導体ＩＣチップ７０１の電極７０１ａが、銅箔配線７０３の内側先端部に設けられたインナーリード７０３ａに接続されている。銅箔配線７０３のうちインナーリード７０３ａの外側の部分には外部接続用のランド７０３ｂが設けられており、ランド７０３ｂ上に半田バンプ７０６が形成されている。ベースフィルム７０２にはスルーホール７０２ａが開孔されており、ランド７０３ｂの中央部には透孔７０３ｃが開設されている。ランド７０３ｂを除くフィルムキャリアテープ上にカバーレジスト７０４が形成されており、半導体ＩＣチップ７０１を保護する封止樹脂７０５がデバイスホール７０２ｂに形成されている。
【００１８】
このような半導体装置７００では、半田バンプ７０６がアウターリードの役割を果たしている。従って、図２３に示すように、半田バンプ７０６が実装基板７０９上のパッド７０９ａに接続されており、一括リフロー方式によって、ＴＡＢ法で得られた半導体装置７００が実装基板７０９に実装されている。
【００１９】
このようなＴＡＢ法では、以下のような問題を有している。まず、インナーリードボンディング（ＩＬＢ）工程と、アウターリードボンディング（ＯＬＢ）工程とが別工程であるので、ＴＡＢ法の実施に手間がかかってしまう。つまり、図２２に示す態様では、半導体ＩＣチップ７０１の電極７０１ａにインナーリード７０３ａを接続する工程と、ランド７０３ｂに半田バンプ７０６を形成する工程との２工程が必要とされる。また、デバイスホール７０２ｂに配置された半導体ＩＣチップ７０１を封止樹脂７０５で封止する必要もあり、これも手間となっている。更に、半導体ＩＣチップ７０１の面積よりも大きいベースフィルム７０２が用いられるので、実装面積が大きくなってしまうという別の側面の問題も存在する。
【特許文献１】特開平４−２８６１３４号公報
【特許文献２】特開２０００−３６５０４号公報
【特許文献３】特開平８−８８２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明の主な課題は、ワイヤボンディング法、フリップチップボンディング法およびＴＡＢ法とは異なる狭ピッチ接続技術が用いられた半導体モジュールおよびその製造方法を提供することにある。また、本発明の他の課題は、そのような新規な狭ピッチ接続技術に好適に適用可能なフィルムインターポーザを提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するため、本発明は、
素子電極が形成された主面を有する半導体素子（または複数の半導体素子）と、
表面および当該表面に対向する裏面を有する絶縁樹脂層から成り、絶縁樹脂層の裏面に配線パターンが形成されている（または埋め込まれている）フィルム部材と
を備える半導体モジュールであって、
半導体素子の主面とフィルム部材の絶縁樹脂層の表面とが接するように、半導体素子とフィルム部材とが重ねられており、
フィルム部材の配線パターンの一部分は、絶縁樹脂層を貫通した状態で半導体素子の素子電極に接触している、半導体モジュールを提供する。かかる半導体モジュールでは、フィルム部材の配線パターンによってピッチを規定することができるので、微細ピッチに対応することが比較的容易となっている。なお、前記接触により形成される接合部位は、配線パターンと素子電極とを電気的に接続機能を有しており、従って、用いられるフィルム部材は、半導体素子にとって配線基板（例えばマザーボード）との中間基板の役割を果たすので、本明細書では、かかるフィルム部材をフィルムインターポーザとも呼ぶ。
【００２２】
このような半導体モジュールは、
（ａ）素子電極が形成された主面を有する半導体素子（または複数の半導体素子）を用意する工程と、
（ｂ）表面および当該表面に対向する裏面を有する絶縁樹脂層から成り、絶縁樹脂層の裏面に配線パターンが形成されているフィルム部材を用意する工程と、
（ｃ）半導体素子の主面とフィルム部材の絶縁樹脂層の表面とが接するように、半導体素子とフィルム部材とを重ねる工程と、
（ｄ）フィルム部材の配線パターンの一部分を絶縁樹脂層の内部に押し込んで半導体素子の素子電極に接触させる工程と
を含んで成る方法によって製造される。従って、従来技術のワイヤボンディング法、フリップチップボンディング法およびＴＡＢ法とは異なる半導体モジュールの製造方法、ならびに、それより得られる半導体モジュールおよびフィルムインターポーザが提供されることになる。
【００２３】
ある好適な実施形態では、フィルム部材は透明であることが好ましく、例えばポリイミドまたはアラミド等の透明樹脂から形成されている。従って、本発明では、目視することによって前記工程（ｄ）を実施することができるようになっている。なお、フィルム部材の絶縁樹脂層は、半導体素子の主面に樹脂を塗布して形成された塗布膜であってもよい。
【００２４】
例えばニードル状部材等の圧接ツール（または押圧ツール）で配線パターンの一部分が絶縁樹脂の内部へと押し込まれることによって、配線パターンの一部分が絶縁樹脂層を貫通した状態で半導体素子の素子電極に接することになり、従って、配線パターンの一部分の断面は略Ｕ形状を有し得る。
【００２５】
かかる接合部位には超音波を印加することが好ましく、接合部位が超音波接合されることが好ましい、なお、接合部位の周囲に、アルミニウム、金、銀、プラチナおよびバナジウムから成る群から選択される複数種の金属を設けてよく、超音波接合された部位が、かかる複数種の金属が溶融して成る合金を含むものであってもよい。なお、超音波の印加に際しては、配線パターンの一部分の抵抗値等の物理的特性を測定することが好ましい。これにより、接合部位の強度を知ることができるので、所望の超音波を印加することができ、その結果、所望の強度を有する接合部位を形成することができる。
【００２６】
ある好適な実施形態では、フィルム部材の表面および裏面の寸法は、半導体素子の主面の寸法と略同じである、これにより、実装面積が比較的小さい半導体モジュールを実現することができる。
【００２７】
また、ある好適な実施形態では、フィルム部材の表面および裏面の寸法は、前記半導体素子の主面の寸法よりも大きくてもよく、フィルム部材の裏面には半田ボールが形成されていることが好ましい。
【００２８】
更に、ある好適な実施形態では、本発明の半導体モジュールは、配線基板に電気的に接続されている常套のインターポーザを更に備えており、フィルム部材が当該インターポーザに電気的に接続されていることが好ましい。
【００２９】
また、ある好適な実施形態では、前記フィルム部材の裏面に接するように、更なるフィルム部材が積層していることが好ましく、かかるフィルム部材がフィルムインターポーザとして見なされることから、多層のフィルムインターポーザを有して成る半導体モジュールを実現することが可能となっている。なお、その際、半導体素子は、半導体ウェハであってよい。
【００３０】
なお、上述した半導体モジュールおよびフィルムインターポーザの第１変更態様として、
素子電極が形成された主面および前記主面に対向する裏面を有する半導体素子と、
表面および当該表面に対向する裏面を有する絶縁樹脂層から成り、前記絶縁樹脂層の裏面に配線パターンが形成されているフィルム部材と、
配線基板と
を備える半導体モジュールであって、
前記半導体素子の裏面が前記配線基板と接するように、前記半導体素子が前記配線基板に載置されており、
前記フィルム部材の表面および裏面の寸法は、前記半導体素子の主面の寸法よりも大きく、前記半導体素子の主面と前記フィルム部材の絶縁樹脂層の表面とが接するように、前記フィルム部材が前記半導体素子に載置されると共に、前記フィルム部材の少なくとも一部分が前記配線基板にまで延在し、
前記フィルム部材の配線パターンの一部分の少なくとも１つが、前記絶縁樹脂層を貫通した状態で前記半導体素子の素子電極に接触している一方、前記フィルム部材の配線パターンの一部分の残りの少なくとも１つが、前記絶縁樹脂層を貫通した状態で前記配線基板上に形成された電極に接触している、半導体モジュールが提供される。
【００３１】
また、上述した半導体モジュールの第２変更態様として、
主面および前記主面に対向する裏面を有し、前記主面および裏面に素子電極を有する半導体素子と、
表面および当該表面に対向する裏面を有する絶縁樹脂層から成り、前記裏面に配線パターンが形成されているフィルム部材と
を備える半導体モジュールであって、
前記フィルム部材が、前記半導体素子の主面から前記半導体素子の側面を経由して前記半導体素子の裏面に延在するように、前記フィルム部材の絶縁樹脂層の表面と、前記半導体素子の主面および裏面とが接しており、
前記フィルム部材の配線パターンの一部分は、前記絶縁樹脂層を貫通した状態で前記半導体素子の主面および裏面の素子電極に接触している、半導体モジュールが提供される。
【発明の効果】
【００３２】
本発明によれば、絶縁樹脂層の裏面に配線パターンが形成されて成るフィルム部材の表面に半導体素子の主面が載置され、フィルム部材の配線パターンの一部分が絶縁樹脂層を貫通した状態で半導体素子の素子電極に接合された半導体モジュールが提供されるので、ワイヤボンディング法、フリップチップボンディング法およびＴＡＢ法で製造される半導体モジュールとは異なる新規な半導体モジュールが提供されることになる。
【発明を実施するための形態】
【００３３】
以下、図面を参照しながら、本発明の実施形態を説明する。以下の図面では、説明を簡素化するために、実質的に同一の機能を有する構成要素を同一の参照符号で示している。なお、本発明は以下の実施形態に限定されることはない。
【００３４】
（実施形態１）
まず、図１を参照しながら、本発明の実施形態に係る半導体モジュール１００について説明する。図１は、本実施形態の半導体モジュール１００の断面構成を模式的に示している。
【００３５】
図１に示す半導体モジュール１００は、半導体素子３０とフィルム部材１０とから成っている。半導体素子３０は、その表面３０ａに素子電極３２を有している。なお、本明細書では、そのように半導体素子３０の素子電極３２が形成される表面３０ａを主面と呼ぶ。フィルム部材１０は、絶縁樹脂層１１と配線パターン２０とから成っており、絶縁樹脂層１１の裏面１０ｂ（即ち、フィルム部材の裏面）に配線パターン２０が形成された態様を有している。なお、かかる配線パターン２０は、裏面１０ｂにおいて絶縁樹脂層１１に埋め込まれていてもよく、かかる場合、配線パターン２０の表面が、好ましくは絶縁樹脂層１１の裏面と面一（または略面一）となっていることが好ましい。
【００３６】
半導体モジュール１００は、図１に示すように、半導体素子３０の主面３０ａとフィルム部材の表面（即ち、絶縁樹脂層の表面）１０ａとが接するように、半導体素子３０とフィルム部材１０とが重ねられて構成されており、フィルム部材１０の配線パターン２０の一部分２２が、絶縁樹脂層１１を貫通した状態で半導体素子３０の素子電極３２に接触している。
【００３７】
本発明の半導体モジュール１００に用いられる半導体素子３０は、例えば半導体ベアチップまたはチップ・サイズ・パッケージ（ＣＰＳ）であってよい。かかる半導体素子３０の厚さは、例えば２０〜４００μｍであってよく、好ましくは５０〜４００μｍである。より具体的には、半導体素子３０は、メモリＩＣチップ、ロジックＩＣチップまたはシステムＬＳＩチップであってよく、更には発光ダイオード（ＬＥＤ）チップであってもよい。  
【００３８】
本発明の半導体モジュール１００の主面３０ａに形成される素子電極３２は、ＡｌまたはＡｕから形成されることが好ましく、その厚さは例えば０．０１〜０．１μｍであってよく、好ましくは０．０５〜０．１μｍである。
【００３９】
本発明の半導体モジュール１００に用いられるフィルム部材１０の絶縁樹脂層１１は、一般的な半導体モジュールに用いられる絶縁樹脂から形成されるものであってよいが、好ましくは透明な絶縁樹脂から形成されている。従って、本実施形態では、絶縁樹脂層１１はポリイミドまたはアラミドから成るフィルム（またはコアフィルム）であることが好ましい。なお、絶縁樹脂層１１は、ポリフェニレンサルファイド（ＰＰＳ）、ポリプロピレンまたはポリメタクリル酸メチルから形成してもよい。絶縁樹脂層１１の厚さは、例えば１〜３０μｍであり、好ましくは１〜１０μｍである。
【００４０】
本発明の半導体モジュール１００に用いられるフィルム部材１０の配線パターン２０は、例えば銅から形成されることが好ましく、その厚さは、好ましくは１〜３５μｍであり、より好ましくは１〜１２μｍである。
【００４１】
図１に示す態様の半導体モジュール１００では、フィルム部材１０の表面１０ａおよびそれに対向する裏面１０ｂの寸法は、半導体素子３２の主面３０ａの寸法と略同じとなっており、半導体素子３０の主面３０ａとフィルム部材の表面１０ａとが接するように、半導体素子３０とフィルム部材１０とが重ねられている。かかるフィルム部材１０の表面１０ａおよび裏面１０ｂの寸法は、例えば１〜１０ｍｍ×１〜１０ｍｍであり、好ましくは３〜１０ｍｍ×３〜１０ｍｍである。従って、半導体素子３０の主面３０ａの寸法も同様に、例えば１〜１０ｍｍ×１〜１０ｍｍであり、好ましくは３〜１０ｍｍ×３〜１０ｍｍである。
【００４２】
図１に示す半導体モジュール１００では、配線パターン２０の一部分２２が例えばニードル状部材で押圧されることによって、当該配線パターン２０の一部分２２が絶縁樹脂層１１の内部に押し込まれ、その結果、当該配線パターン２０の一部分２２が絶縁樹脂層１１を貫通した状態となっている。従って、かかる配線パターンの一部分の断面は、略Ｕ形状となり得るものの、配線パターン２０の一部分２２が絶縁樹脂層の内部へと押し込まれる態様に応じて種々の形状となり得る。
【００４３】
なお、半導体モジュール１００では、配線パターン２０の一部分２２と半導体素子３０の素子電極３２とが相互に接触しており、好ましくは接合または圧接されている。従って、かかる接触、接合または圧接により形成される接合部位２５は、半導体素子２０の素子電極３２とフィルム部材１０の配線パターン２０とを電気的に接続する機能を有する。それゆえ、本明細書では、かかる接合部位２５を「層間接続部位」ともいう。そして、上述したように、フィルム部材１０は、半導体素子３０を基準にすると配線基板（例えば、マザーボード）との中間基板の役割を有するので、フィルムインターポーザ（またはフィルム製インターポーザ）と称することができる。従って、本発明のフィルムインターポーザは、絶縁樹脂層から成るシート状のフィルム（例えば、透光性のフィルム）１１と、フィルム１１の一方の面に形成された配線パターン２０とから構成されており、配線パターン２０の一部分２２が、フィルム１１を貫通した状態でフィルム１１の表面（１０ａ）に露出した態様を有している。フィルム１１を貫通した配線パターン２０の一部分２２の断面は略Ｕ形状を有しており、当該略Ｕ形状の底部が半導体素子３０の素子電極３２に接触または接続されることになる。
【００４４】
このように、本実施形態の半導体モジュール１００は、フィルムインターポーザ１０を用いた接続方法であり、上述した従来のワイヤボンディング法、フリップチップボンディング法およびＴＡＢ法とは異なる新たな接続方法となっている。
【００４５】
以下、上述の本発明の半導体モジュールの応用例または変更例等について説明する。
【００４６】
本実施形態の半導体モジュール１００では、フィルム部材１０の裏面に半田ボール４０を形成することができる。なお、かかる半田ボール４０は二次元的に配列されることが好ましい。半田ボール４０は、図２に示すように、フィルムインターポーザ１０の配線パターン２０のランド２４に載置してよい。半導体モジュール１００は、かかる半田ボール４０を介して、配線基板（図２では図示せず）に実装されることになる。なお、半田ボール４０が載置されるランド２４は、所定の配線（図２では図示せず）を介して、略Ｕ形状の層間接続部位２５と電気的に接続されている。
【００４７】
かかる図２に示す態様において、フィルムインターポーザ（即ち、フィルム部材）１０の寸法は、半導体素子３０の主面３０ａの寸法よりも大きくなるように設計されている。そのため、半導体素子３０の素子電極３２のピッチよりも広い間隔を、フィルムインターポーザ１０のランド２４で実現することができ、いわゆるファンアウトを容易に実行することができる。なお、かかる態様のフィルム部材１０の表面１０ａおよび裏面１０ｂの寸法は、例えば３〜１５ｍｍ×３〜１５ｍｍであり、好ましくは５〜１５ｍｍ×５〜１５ｍｍである。その一方、半導体素子３０の主面３０ａの寸法は、例えば３〜１５ｍｍ×３〜１５ｍｍであり、好ましくは５〜１５ｍｍ×５〜１５ｍｍの範囲で設定する。
【００４８】
なお、図１に示す態様では半導体素子３０の主面３０ａと略同じ寸法の表面１０ａおよび裏面１０ｂを有するフィルムインターポーザ１０が用いられているが、かかるフィルムインターポーザ１０に対しても半田ボール４０を載置することが可能である。その場合、ランド２４は、フィルムインターポーザ１０の裏面１０ｂに位置する配線パターン２０の所定箇所に形成すればよい。
【００４９】
なお、半導体素子３０の表面３０ａと略同じ寸法の表面１０ａを有するフィルムインターポーザ１０であっても、半導体素子３０において素子電極１２がペリフェラル状に配列されている場合において、フィルムインターポーザ１０にてランド２４が行列状になるように配線パターン２０を形成すれば、半導体素子３０の素子電極３２のピッチよりも広い間隔を実現することができる。
【００５０】
更に、半導体素子３０が半導体ベアチップの場合に、ランド２４が二次元的（典型的には、行列状）に配列された配線パターン２０を有するフィルムインターポーザ１０を組み合わせれば、簡便に、ＰＧＡ（ピン・グリッド・アレイ）パッケージ、または、ＢＧＡ（ボール・グリッド・アレイ）パッケージを実現することができる。なお、図１に示す構成を有する半導体モジュール１００の場合では、簡便にＣＳＰ（例えば、ＢＧＡ型ＣＳＰ）にすることも可能である。
【００５１】
図３に示す半導体モジュール１００では、例えば図１に示すようなフィルム部材１０の裏面に接するように、更なるフィルム部材が積層した態様が示されている。従って、かかる半導体モジュール１００は、多層のフィルムインターポーザ１０を有している。かかるフィルムインターポーザ１０は、第１フィルム１１ａと第２フィルム１１ｂとから構成されている。第１フィルム１１ａおよび第２フィルム１１ｂとも、配線パターン２０が形成されており、各配線パターン２０には層間接続部位２５が形成されている。フィルムインターポーザ１０の裏面１０ｂには、ランド２４が形成されており、かかるランド２４に半田ボール４０が載置されている。なお、かかる態様を有する半導体モジュールでは、半導体素子が半導体ウェハであることが好ましい。
【００５２】
図４は、本発明の半導体モジュール１００の一例の構成を模式的に示した一部切り欠き斜視図である。かかる態様のフィルムインターポーザ１０は、第１フィルム１１ａと第２フィルム１１ｂとから成る多層構造を有している。なお、図示される半導体モジュール１００では、フィルムインターポーザ１０の表面１０ａの寸法と、半導体素子３０の表面３０ａの寸法とは略同じになっている。
【００５３】
図４に示す構成では、層間接続部位２５の構造が示されている。なお、理解しやすいように半導体素子３０の素子電極３２をフィルムインターポーザ１０側に明示している。図４に示すように、フィルムインターポーザ１０の表面１０ａに配線（または配線パターン）２６を形成して、かかる面１０ａで電気的な線路を形成することが可能である。
【００５４】
図５も、図４と同様に、半導体モジュール１００の一例の構成を模式的に示した一部切り欠き斜視図である。かかる図では、層間接続部位２５の構造を見やすいように、フィルムインターポーザ１０の外縁領域の一部を切り欠いて示している。図５に示す半導体モジュール１００は、端子が１００ピン以上のＢＧＡモジュール（またはＰＧＡモジュール）であり、半導体素子３０の素子電極が、フィルムインターポーザ１０によってファンアウトされている。
【００５５】
なお、かかる図５に示す態様では、層間接続部位２５の配線パターン２０の一部分２２を、フィルムインターポーザ１０の表面１０ａに直接露出させるのでなく、フィルムインターポーザ１０の表面１０ａに端子（例えば、ランド）２８を形成し、かかる端子２８を介して配線パターン２０の一部分２２を露出させている。かかる端子２８は、フィルムインターポーザ１０の表面１０ａに形成された配線２６に接続されている。なお、半導体素子３０の表面３０ａが位置する領域では、直接、配線パターン２０の一部分２２を露出させて半導体素子の素子電極に接合すればよい。
【００５６】
図５に示す態様では、フィルムインターポーザ１０の表面１０ａに配線２６および端子２８を形成してファンアウトを行っているが、フィルムインターポーザ１０の表面１０ａに配線２６および端子２８を形成せずに、層間接続部位２５を介して、フィルムインターポーザ１０の裏面１０ｂの配線パターン２０によってファンアウトを行うことも可能である。
【００５７】
なお、層間接続部位に関して説明すると、層間接続部位２５を構成する配線パターン２０の一部分２２は、配線パターン２０と継ぎ目なく同一材料で連続して形成されているので、例えば層間接続部位２５が導電性ペーストのようなビアから構成されている場合と比較すると、ビア（層間接続部位）と配線（配線パターン）との間のインピーダンスの不整合の問題を回避することができるようになっている。また、配線パターン２０と層間接続部位２５を構成する一部分２２とは同じ材料から構成されているので、双方の熱膨張係数が等しく、接続信頼性に優れている。
【００５８】
次に、図１に示す半導体モジュール１００を製造するための工程断面図を示す図６（ａ）〜（ｄ）を参照しながら、本発明の半導体モジュール１００の製造方法を説明する。
【００５９】
まず、図６（ａ）に示すように、主面３０ａに素子電極３２が形成された半導体素子（例えばベアチップ）３０を用意する。次いで、図６（ｂ）に示すように、半導体素子３０と組み合わせるフィルム部材１０’を用意する。かかるフィルム部材１０’の裏面１０ｂには、配線パターン２０が形成されており、配線パターン２０の一部分２２が、半導体素子３０の素子電極３２に対応して形成されている。
【００６０】
次に、図６（ｃ）に示すように、半導体素子３０の表面３０ａと、フィルム部材１０’の表面１０ａとを接触させるように、半導体素子３０とフィルム部材１０’とを重ね合わせる。その後、図６（ｄ）に示すように、フィルム部材１０’の配線パターン２０の一部分２２を、フィルム部材１０’の絶縁樹脂層１１の内部に押し込んで、かかる絶縁樹脂層１１を貫通させることによって、配線パターン２０の一部分を半導体素子３０の素子電極３２に接合させる。かかる態様では、例えばニードル状部材等の圧接ツール５０を用いて、配線パターン２０の一部分２２をフィルム部材１０’の絶縁樹脂層１１の内部に押し込んでいる。従って、形成される層間接続部位２５の断面は、略Ｕ形状を有している。なお、ニードル状部材の場合は、その押圧部（即ち先端部）が半球面を有していることが好ましく、その直径は例えば１０〜２００μｍであり、好ましくは１０〜５０μｍである。なお、かかるニードル状部材の押圧部が平面状であってもかまわない。
【００６１】
以上の工程により、本実施形態の半導体モジュール１００を得ることができる。なお、図６（ｄ）に示すように、かかる半導体モジュール１００の製造方法では、フィルムインターポーザ１０も得ることができることを理解されよう。
【００６２】
本実施形態において、フィルム部材１０’のフィルム１１は、例えばポリイミドまたはアラミドから成り、実質的に透明となっている。従って、半導体素子３０とフィルム部材１０’とを重ね合わせる工程において素子電極３２と配線パターン２０の一部分２２との位置合わせを実施するに際して、素子電極３２をフィルム１１越しに見ることが可能であり、かかる位置合わせが容易となっている。
【００６３】
また、圧接ツール５０による接合の際に、超音波を印加することも可能である。かかる超音波の印加によって、層間接続部位２５の接触箇所または接合箇所は、超音波接合され得、従って、接続信頼性がより良好な半導体モジュールを製造することができる。例えば圧接ツール５０に超音波印加機能を設けた場合には、圧接ツール５０によって押込みと超音波接合とを同時に実施することができる。なお、超音波の印加による接合をより強固なものにするために、例えば配線パターンを成す銅とは別の金属（例えば、アルミニウム、金、銀、プラチナまたはバナジウムなど）を配線パターン２０の一部分２２の周囲に設けてよく、その結果、超音波を用いた層間接続部位２５の形成に際して、複数の種類の金属が溶融して成る合金を層間接続部位２５に存在させることが可能となる。
【００６４】
なお、印加される超音波の周波数は、例えば４０KHz〜１ＭＨｚであり、好ましくは４０〜８００ｋＨｚである。また、印加させる超音波の出力パワーは、例えば１０〜５０Ｗであり、好ましくは、２０〜４０Ｗである。更に、印加時間は、例えば０．１〜１（ｓ）であり、好ましくは０．１〜０．５（ｓ）である。
【００６５】
なお、超音波の印加は、配線パターン２０の一部分の物理的特性を測定しながら実行することが好ましい。そのような物理的特性としては、配線パターン２０の一部分の抵抗値または配線パターンの絶縁部材に対する押込み量等が挙げられる。例えば抵抗値等の物理的特性を測定しながら、超音波接合を行うと、層間接続部位２５の強度をリアルタイムで知ることができ、当該強度が所望の値となるまで超音波を印加することが可能となる。また、物理的特性を測定しながらの超音波の印加は、最初の一回または数回のみの実施で足り得、以後は、それから得られる結果を用いることによって、例えば印加時間または超音波のエネルギー量等を調整することができる。
【００６６】
上述の本発明の半導体モジュールおよびその製造方法では、配線パターン２０の一部分２２の接合によって半導体素子３０との電気的な接続を確保するので、ワイヤボンディング法のように一つずつ金属細線（金ワイヤ）を用いて結線しなくてもよい。従って、ワイヤボンディング法と比べて作業の手間を軽減させることができる。更に詳細に説明すると、半導体素子のピン数（入出力端子数）は近年大幅に増加する傾向を有しており、当該ピン数は２００６年には１０００ピン、２０１０年には２０００ピンにまで達すると言われている。従って、そのような多ピン化する半導体素子に対して、ワイヤボンディング法を用いて一つずつ結線するのは非常に手間であるのに対し、本発明の半導体モジュールおよびその製造方法では、例えば複数のニードル状部材で一括して層間接続部位を形成することができるので、そのような問題に対処することができるようになっている。
【００６７】
また、本発明の半導体モジュールおよびその製造方法では、配線パターン２０によってピッチを規定できるので、ワイヤボンディング法と比べて、より微細なピッチで接続を行うことができる。半導体素子３０のピンのピッチは、２００６年には４０μｍ、２０１０μｍには２０μｍにまで達すると言われており、金ワイヤの直径等を考慮すれば、ワイヤボンディング法を用いてそのような微細ピッチに対応するのは非常に困難となり得るか、または事実上不可能となり得る。一方、本発明の半導体モジュールおよびその製造方法では、配線パターンによってピッチを規定することができるので、そのような微細ピッチに対応することが容易となっている。
【００６８】
更に、本発明の半導体モジュールおよびその製造方法では、半導体素子（例えばベアチップ）の周囲の適切な範囲にフィルムインターポーザを配置すればよいので、ワイヤボンディング法で製造される半導体モジュールと比べて、実装面積も小さくすることができる。例えば、図１に示す半導体モジュール１００では、半導体素子（ベアチップ）３０の主面３０ａと同じ寸法のリアルサイズのＣＳＰを実現することができる。また、フィルムインターポーザ１０によって接続を行うので、ワイヤボンディング法と比べて、高さがより低い半導体モジュールを得ることができる。従って、半導体モジュールの薄型化に寄与し得ることになる。
【００６９】
また、本実施形態の構成の場合、半導体素子３０とフィルム部材１０’とを重ね合わせる際に透明なフィルム１１を通して半導体素子３０の素子電極３２の位置を確認することができるので、フリップチップボンディング法と比較して、位置合わせを容易に行うことができる。従って、フリップチップボンディング法よりも、半導体素子との実装公差ズレを減少させることがより容易となっている。
【００７０】
特に、図７に示すように、半導体素子３０の裏面３０ｂ（主面３０ａと対向する面）を配線基板４１の上に載置すると共に、フィルムインターポーザ（即ちフィルム部材）１０の配線パターン２０の一部分２３が絶縁樹脂層を貫通して配線基板４１の電極４２に電気的に接続する構成を有する半導体モジュールの場合、素子電極３２との位置合わせも、配線基板４１の電極４２との位置合わせも、透明なフィルム１１を通して目視確認により行うことができるので、技術的な価値が高い。ここで、目視による確認とは、作業者の目による確認だけでなく、画像認識装置（例えば、ＣＣＤやＣＭＯＳセンサーを含む装置）による確認も含んでいる。なお、かかる図７に示す態様では、半導体モジュール１００は、
素子電極３２を有する主面３０ａおよび前記主面３０ａに対向する裏面３０ｂを有する半導体素子３０と、
表面１０ａおよび当該表面１０ａに対向する裏面１０ｂを有する絶縁樹脂層１１から成り、前記絶縁樹脂層の裏面１０ｂに配線パターン２０が形成されているフィルム部材１０と、
配線基板４１と
を備えており、
半導体素子３０の裏面３０ｂが配線基板４１と接するように、半導体素子３０が配線基板４１に載置されており、
フィルム部材１０の表面１０ａおよび裏面１０ｂの寸法は、半導体素子３０の主面３０ａの寸法よりも大きく、半導体素子３０の主面３０ａとフィルム部材１０の表面１０ａとが接するように、フィルム部材１０が半導体素子３０に載置されていると共に、フィルム部材１０の少なくとも一部分が配線基板４１上にまで延在しており、
フィルム部材１０の配線パターン２０の一部分２２の少なくとも１つが、前記絶縁樹脂層１１を貫通した状態で半導体素子３０の素子電極３２に接触している一方、フィルム部材１０の配線パターン２０の一部分の残り２３の少なくとも１つが、絶縁樹脂層１１を貫通した状態で配線基板４１上に形成された電極４２に接触している。
【００７１】
更に、フリップチップボンディング法の場合、半導体素子の電極形成面が配線基板の方を向いてしまうので、半導体素子と配線基板との接続状況を目視により確認することが困難であるが、例えば図７に示す構成を有する半導体モジュールでは、半導体素子３０と配線基板４１との接続の確認が容易に行うことができるようになっている。
【００７２】
更に、本発明の半導体モジュールおよびその製造方法では、フリップチップボンディング法で配線基板に形成されるファインパターンをフィルムインターポーザ（即ちフィルム部材）の配線パターンに形成すればよいので、フリップチップボンディング法と比べて、配線基板のコストアップを抑制することができる。また、フリップチップボンディング法の場合には特定の領域（即ち、半導体素子の主面と対向する配線基板の領域）に数多くの端子が集中することに伴って、配線基板の層数を多くしなければならない場合が多かったが、本発明の半導体モジュールおよびその製造方法では、フィルムインターポーザの配線パターンによって配線の引き回しを行うことができるので、フリップチップボンディング法の場合と比べて配線基板の層数を少なくすることができる。従って、かかる理由からも配線基板のコストアップを抑制することができる。なお、図３および図４に示すように、フィルムインターポーザ１０自体の多層化も比較的容易に実現することが可能となっている。また、図２、図３および図５に示すように、フィルムインターポーザ１０によるファンアウトによって、配線基板４１のファインピッチ（または微細ピッチ）の度合いを下げてコストアップを抑えることも可能である。
【００７３】
更に、本発明の半導体モジュールおよびその製造方法では、フリップチップボンディング法での半導体素子と配線基板との線熱膨張係数のマッチングと比べて、半導体素子３０とフィルムインターポーザ１０との線熱膨張係数のマッチングの必要性が比較的緩和されている利点を有する。即ち、本発明のフィルムインターポーザ（又はフィルム）は薄いので半導体素子に大きい影響をあまり与えない。また、フィルムの可撓性によって線熱膨張係数の差異に起因する応力を吸収することも可能となっている。
【００７４】
そして、本発明の半導体モジュール（特に、図７に示す構成を有する半導体モジュール）およびその製造方法では、フリップチップボンディング法で使用されるアンダーフィル剤（封止樹脂）を用いずに、半導体素子と配線基板との接続を行うことができるので、その点でも有利である。また、本発明の半導体モジュールでは、フィルムインターポーザによって、素子電極が形成された半導体素子の主面を保護することができる。
【００７５】
なお、本発明の半導体モジュールおよびその製造方法において、半導体素子の素子電極は、バンプ（例えば、半田バンプまたは金バンプ）が形成されたものを使用してよいし、または、バンプが形成されていないものを使用してもよい。従って、フリップチップボンディング法の場合と異なって、素子電極にバンプを形成せずに、半導体素子と配線基板とを電気的に接続することができる。
【００７６】
次にＴＡＢ法の場合との比較について検討する。かかるＴＡＢ法ではインナーリード工程とアウターリード工程とを別々に実施する必要があったが、本発明の半導体モジュールの製造方法では、そのような別々の工程を実施しなくてもよい。更に、本発明の半導体モジュールでは、ＴＡＢ法のように封止樹脂を用いなくてもよく、加えて、実装面積も小さくすることができる。
【００７７】
なお、図１等に示す例では、分かり易いように、素子電極１２の数が少ないものを示したが、素子電極１２の数は特に限定されていない。図６（ｄ）に示すような圧接ツール５０を用いれば、素子電極１２が多い場合であっても、一括して接合工程を実施することができる。従って、半導体素子の素子電極が多ければ多いほど、本発明の半導体モジュールは、例えばワイヤボンディング法と比べて技術的価値が高くなる。また、本明細書では素子電極がペリフェラル状に配列した半導体素子の例を多く示したが、これに限定されず、アレイ状に配列した半導体素子を用いることも可能である。更に、図７に示す構成を有する半導体モジュールでは、素子電極３２との接合にのみ略Ｕ形の層間接続部位２５を用いる一方、配線基板４１の電極４２との接合には、他の公知の接合手法（例えば、はんだなどの低融点金属）を用いることも可能である。
【００７８】
次に、図８〜図１２を参照しながら、本発明の半導体モジュールの別の製造方法およびそれにより得られる半導体モジュールについて説明する。
【００７９】
図６（ａ）〜（ｄ）を参照して説明した製造方法では、絶縁樹脂層１１に配線パターン２０が形成されたフィルム部材１０’を用いたが、そのような態様に限らず、半導体素子３０の主面３０ａに絶縁樹脂を塗布して、その塗布膜を絶縁樹脂層１１として使用することも可能である。以下、その手法について説明する。
【００８０】
まず、図８（ａ）に示すように、主面３０ａに素子電極３２を有する半導体素子３０と、キャリアシート１８上に形成された金属層（典型的には銅箔）１９とを用意する。ここでキャリアシートは、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）から形成されることが好ましく、その厚さは、例えば５〜１５μｍである。
【００８１】
次に、図８（ｂ）に示すように、キャリアシート１８上の金属層１９をパターニングして、配線パターン２０を形成すると共に、半導体素子３０の主面３０ａには素子電極３２が覆われるように絶縁樹脂を塗布して塗布膜１１’を形成する。なお、絶縁樹脂は、粘着材または接着層が好ましい。次いで、矢印６０に示すように、キャリアシート１８上の配線パターン２０を塗布膜１１’に転写すると、図８（ｃ）に示すように、半導体素子３０の主面３０ａ上に、配線パターン２０を有するフィルム部材１０’が形成されることになる。
【００８２】
その後、図９（ａ）に示すように、配線パターン２０の一部分２２を圧接ツール５０で塗布膜１１’内部へと押し込み、層間接続部位２５を形成すると、図９（ｂ）に示すような形態の半導体モジュール１００が得られる。
【００８３】
かかる製造方法は、塗布膜１１’によってフィルム１１を形成するので、予め、配線パターン２０付きのフィルム部材１０’を用意しておく必要がなく、従って、転写工程を行うことができる設備が完備されていれば、比較的便利な手法となり得る。
【００８４】
また、転写工程を用いて本発明の半導体モジュールを製造する場合、図１０（ａ）〜図１２（ｂ）に示すような方法で製造することも可能である。
【００８５】
まず、図１０（ａ）に示すようなキャリアシート１８上の金属層１９をパターニングして、図１０（ｂ）に示すような配線パターン２０を得る。次いで、その配線パターン２０を矢印６０に示すように、フィルム１１Ｂ上に形成された絶縁樹脂層１１Ａへと転写して、配線パターン２０が形成されたフィルム部材１０’を形成する。絶縁樹脂層１１Ａは、接着層または粘着層が好ましく、例えばエポキシから成るものであってよい。その一方、フィルム１１Ｂは、例えば、ポリイミドまたはアラミドから成るものであってよい。
【００８６】
それと並行して、図１１（ａ）に示す半導体素子３０を用意し、その主面３０ａ上に絶縁樹脂層１１Ｃを形成し、かかる樹脂層によって素子電極３２を覆う（図１１（ｂ）参照）。絶縁樹脂層１１Ｃは、接着層または粘着層が好ましく、例えばエポキシから成るものであってよい。
【００８７】
次いで、図１２（ａ）に示すように、フィルム部材１０’のフィルム１１Ｂを、樹脂層１１Ｃの上に載せた後、図１２（ｂ）に示すように、圧接ツール５０によって層間接続部位２５を形成すれば半導体モジュール１００を作製することができる。
【００８８】
なお、図１１（ｂ）に示した工程を経ずに、図１０（ｃ）に示したフィルム部材１０’のフィルム１１Ｂの下面（露出面）に絶縁樹脂層１１Ｃを形成し、次いで、それを半導体素子３０の主面３０ａ上に載せて、図１２（ａ）に示す構造を有する半導体モジュール１００を形成してもよい。
【００８９】
かかる態様では、上述したように、フィルム１１Ｂとしてアラミドフィルムを用いることが好ましい。これは、ポリイミドフィルムよりも、所定強度において薄いフィルムを実現し易いからであり、また、アラミドフィルムは、ポリイミドフィルムよりも安価であるからである。更に詳細に説明すると、アラミドフィルムは、ポリイミドよりも高弾性強度を有しており、薄層化に適している。例えば、厚さが約１２．５μｍのポリイミドフィルムの強度に相当するアラミドフィルムの厚さは約４μｍである。また、アラミドは低コストであることに加えて、低吸湿を有しており、寸法変化が少ないという利点も兼ね備えている。
【００９０】
なお、ポリイミドフィルムは耐熱性に優れているので、耐熱性が要求される場合には、アラミドフィルムよりもポリイミドフィルムを用いた方が好ましい。
【００９１】
上記転写工程を用いた製造方法によると、配線パターン２０は、転写により樹脂層１１（または１１Ａ）に埋設されて形成されるので、平担性に優れているという利点を有している。なお、上記例では、転写法を用いた銅箔から成る配線パターン２０を形成するので、ウエットエッチングを用いて形成した配線パターンよりもファインピッチなものにすることができるという別の利点も有している。例えば、ウエットエッチングを用いて形成した配線パターンのライン／スペース（Ｌ／Ｓ）が４０μｍ／４０μｍ程度である場合に、転写法を用いた配線パターンのＬ／Ｓは１５μｍ／１５μｍ（３０μｍピッチ）にまで微細化することが可能である。
【００９２】
ただし、このことは、ウエットエッチングを用いてパターニングされた配線パターン２０を用いることができないことを意味していない。例えば、図６（ｂ）に示すフィルム部材１０’を、フィルム１１上に銅層（金属層）が積層された銅張積層板（ＣＣＬ）に対してエッチングを施して作製することも可能である。銅張積層板（ＣＣＬ）には、フィルム１１の上に直接、銅層が形成されたもの（二層ＣＣＬ）、または、接着層を介して銅層が形成されたもの（三層ＣＣＬ）があるが、双方とも利用することができる。なお、銅張積層板（ＣＣＬ）を用いた場合には、銅張積層板自体が典型的なフレキシブル基板の製造に多く使用されており、一般に流通しているので、材料のコストダウンが達成され得るという利点がある。
【００９３】
（実施形態２）
次に、図１３〜図１７を参照しながら、本発明の実施形態に係る更なる改変例について説明する。なお、説明を簡素化するために、上記実施形態１と同様の点については省略または簡略する。
【００９４】
上記実施形態１では、１つのフィルムインターポーザ１０の上に１つの半導体素子３０を搭載したが、図１３に示すように、１つのフィルムインターポーザ１０に複数の半導体素子３０Ａおよび３０Ｂを搭載して、本発明の実施形態に係る半導体モジュール１００をマルチチップモジュールにすることも可能である。
【００９５】
図１３に示す構成では、フィルムインターポーザ１０に形成された連続した配線パターン２０によって、半導体素子３０Ａと半導体素子３０Ｂとを接続することができる。従って、フィルムインターポーザ１０によるＬＳＩチップ間の高速配線接続を実現することが可能となっており、高性能な機能をもつモジュールを実現できるという利点を有している。なお、図１３では素子電極３２が省略して描かれている。
【００９６】
図１３に示した例では、半導体素子３０Ａと３０Ｂとの組み合わせを示したが、半導体素子３０Ａと受動部品とを組み合わせた半導体モジュール１００を実現することも可能である。また、図１３に示す例に受動部品を組み合わせることも可能である。
【００９７】
また、図１４に示すように、図１３に示す半導体モジュール１００を通常のインターポーザ４５を介して配線基板４１に実装することも可能である。ここでは、半導体素子３０Ａと３０Ｂとの相互の信号のやり取りは、フィルムインターポーザ１０の配線パターン２０を介して行っており、高速処理が実現されている。かかる箇所以外の少なくとも一部の電気的なやり取りは、インターポーザ４５及び配線基板４１を介して実行することが可能となる。なお、フィルムインターポーザ１０によって既に一度ファンアウトがなされているので、通常のインターポーザ４５のファインピッチの度合いを下げて、コストを下げることが可能となる。
【００９８】
また、フィルムインターポーザ１０は、図１５に示すように用いることもできる。即ち、図１５に示す例では、半導体素子３０Ａおよび３０Ｂの裏面３０ｂ同士を合わせた態様となっており、半導体素子３０Ａと３０Ｂとの電気的接続がフィルムインターポーザ１０によって行われている。フィルムインターポーザ１０は、半導体素子３０Ａおよび３０Ｂの側面３０ｃの周囲を経由して半導体素子３０Ａの表面から半導体素子３０Ｂの表面まで延在しており、フィルムインターポーザ１０の配線パターン２０の一部分２２が、絶縁樹脂層１１の内部に押し込まれることによって半導体素子３０Ａおよび３０Ｂの素子電極（図示せず）に接続されている。
【００９９】
従って、別の見方をすれば、図１５に示す半導体モジュール１００は、
主面および裏面に素子電極を有する半導体素子（即ち、両面に素子電極を有する半導体素子）と、
表面および裏面を有する絶縁樹脂層から成り、その裏面に配線パターンが形成されているフィルム部材と
を備えており、
フィルム部材が、半導体素子の主面から半導体素子の側面を経由して半導体素子の裏面に延在するように、フィルム部材の表面と、半導体素子の主面および裏面とが接しており、
フィルム部材の配線パターンの一部分は、絶縁樹脂層を貫通した状態で半導体素子の主面および裏面の素子電極に接している。
【０１００】
なお、かかる図１５に示すような半導体モジュールおよびフィルムインターポーザは、図６（ａ）〜（ｄ）の製造方法で得られる半導体モジュールおよびフィルムインターポーザと同様の特徴を有し、それらの応用例または変更例等についても同様であることを理解されよう。従って、かかる同様の点については省略または簡略する。
【０１０１】
図３を参照して説明したように、本実施形態のフィルムインターポーザ１０は、多層化することが比較的容易であり、図１６に示すように、各層のフィルム１１に形成された配線パターン２０を層間接続部位２５で接続することによって、多層のフィルムインターポーザ１０を形成することができる。
【０１０２】
更に、図１６に示す構成を有するフィルムインターポーザ１０は、個片の半導体素子３０にだけ搭載されるのではなく、複数の半導体素子（ベアチップ）が配列された半導体ウェハ上にも搭載することができる。ベアチップ３０が個片に切断される前の半導体ウェハ３５にフィルムインターポーザ１０を搭載すれば、ウェハレベルＣＳＰ（ＷＬ−ＣＳＰ）を簡便に製造することができ、利便性が非常に高くなる。
【０１０３】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
【０１０４】
なお、本発明の実施形態の半導体モジュールと本質的に構成を異にするものであるが、関連する構造を有するものとして、特開平４−２８３９８７号公報に開示された電子回路装置がある。その電子回路装置の構造を図１８に示す。
【０１０５】
図１８に示す電子回路装置２００は、絶縁樹脂層２０７に埋設された回路素子（例えば、半導体ＩＣ）２０５、２０６の外部電極端子層２０５ａ、２０６ａが配線回路導体層２０９によって電気的に接続された構造を有している。配線回路導体層２０９は、無電解めっき法によって形成された金属銅配線であり、直接、外部電極端子層２０５ａ、２０６ａに接続されている。なお、符合「２０８」は接着剤層で、符合「２１０」は層間絶縁樹脂層である。この電子回路装置２００は、いわゆるビルドアップ層の技術が適用されたものであり、同公報には、本発明の実施形態に係る半導体モジュールの層間接続部位に関する技術およびフィルムインターポーザに関する技術は開示されていない。
【０１０６】
また同様に、本発明の技術的思想と本質的に異なるものであるが、金属基板（例えば、アルミニウム基板）との電気的な接続を確保するために、ネジを用いずに、配線パターンの一部が絶縁層を突き破って金属基板と接続させるものが、特開平４−２８３９８７号公報および特開昭４９−２７８６６号公報に開示されている。双方とも、金属基板と接続させるために、接続用工具を用いて、比較的軟らかいアルミニウム基板の表面が完全に変形するまで深く陥没させている。従って、かかる手法を半導体素子の素子電極に対して行うと半導体素子が破壊されてしまうことになる。もちろん、同公報に開示されているものは、ワイヤボンディング法、フリップチップボンディング法およびＴＡＢ法のような微細ピッチ接続技術ではなく、ネジによる接続の代替技術であり、本発明の実施形態のものと本質的に異なる技術である。
【産業上の利用可能性】
【０１０７】
本発明によれば、ワイヤボンディング法、フリップチップボンディング法およびＴＡＢ法とは異なる新規な微細ピッチ接続技術を用いた半導体モジュールおよびその製造方法が提供される。
【０１０８】
本発明の半導体モジュールは、その特徴を利用して、極めて実装面積が制限されるような薄型および小型の電子機器に搭載することができる。例えば、携帯電話に搭載することが好ましい。また、携帯電話に限らず、ＰＤＡまたはノートパソコンに用いることが可能である。更に、例えば、デジタルスチルカメラまたは薄型テレビ（ＦＰＤ；フラットパネルディスプレイ））等の他の用途にも適用することが可能である。
【０１０９】
また、半導体素子としてＬＥＤチップを用いると、フィルムインターポーザの配線パターンによって導通が確保され、フィルムを通過して光が出射する半導体モジュールまたは半導体装置（発光デバイス）を構築することができる。
【０１１０】
更に、半導体素子をＬＥＤチップとした場合に、フィルム内に蛍光体を分散させると、ＬＥＤチップからの出射光と蛍光体から発せられる光との双方の光を利用した発光デバイスを構築することができる。なお、本発明の実施形態の半導体モジュールを白色発光デバイスとして利用したい場合、半導体素子として、青色の光を出射する青色ＬＥＤチップを用い、そして、フィルムに分散させる蛍光体として、黄色の光に変換する黄色蛍光体を用いればよい。かかる場合、ＬＥＤチップとして、窒化ガリウム（ＧａＮ）系材料から成るＬＥＤチップ、そして、蛍光体として、ＹＡＧ系の蛍光体等を好適に用いることができる。
【０１１１】
また、青色ＬＥＤチップを用いるだけでなく、紫外光を発する紫外ＬＥＤチップを用いることも可能であり、この場合、紫外ＬＥＤチップからの光で励起して、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を発する蛍光体をフィルムに分散させるようにすれば、白色発光デバイスを構築することができる。もちろん、白色以外にもＬＥＤチップの種類と蛍光体の種類とを適宜選択することによって所望の色を発する発光デバイスを構築することが可能である。
【図面の簡単な説明】
【０１１２】
【図１】図１は、本発明の実施形態に係る半導体モジュール１００の構成を模式的に示す断面図である。
【図２】図２は、本発明の実施形態に係る半導体モジュール１００の構成を模式的に示す断面図である。
【図３】図３は、本発明の実施形態に係る半導体モジュール１００の構成を模式的に示す断面図である。
【図４】図４は、本発明の実施形態に係る半導体モジュール１００の構成を模式的に示す斜視図である。
【図５】図５は、本発明の実施形態に係る半導体モジュール１００の構成を模式的に示す斜視図である。
【図６】図６（ａ）〜（ｄ）は、半導体モジュール１００の製造方法を説明するための工程断面図である。
【図７】図７は、本発明の実施形態に係る半導体モジュール１００の構成を模式的に示す断面図である。
【図８】図８（ａ）〜（ｃ）は、半導体モジュール１００の製造方法を説明するための工程断面図である。
【図９】図９（ａ）および（ｂ）は、半導体モジュール１００の製造方法を説明するための工程断面図である。
【図１０】図１０（ａ）〜（ｃ）は、半導体モジュール１００の製造方法を説明するための工程断面図である。
【図１１】図１１（ａ）および（ｂ）は、半導体モジュール１００の製造方法を説明するための工程断面図である。
【図１２】図１２は（ａ）および（ｂ）は、半導体モジュール１００の製造方法を説明するための工程断面図である。
【図１３】図１３は、本発明の実施形態に係る半導体モジュール１００の改変例を模式的に示す断面図である。
【図１４】図１４は、本発明の実施形態に係る半導体モジュール１００の改変例を模式的に示す断面図である。
【図１５】図１５は、本発明の実施形態に係る半導体モジュール１００の改変例を模式的に示す断面図である。
【図１６】図１６は、本発明の実施形態に係る半導体モジュール１００の改変例を模式的に示す断面図である。
【図１７】図１７は、本発明の実施形態に係る半導体モジュール１００の改変例を模式的に示す断面図である。
【図１８】図１８は、公報に開示された電子回路装置２００の断面図である。
【図１９】図１９（ａ）は、従来技術を用いて形成されたワイヤボンディング状態を示す上面図であり、図１９（ｂ）は、図１９（ａ）の線Ａ−Ａに沿って切り取った断面図である。
【図２０】図２０は、従来技術における樹脂封止体（半導体モジュール）５００の断面図である。
【図２１】図２１は、従来技術のフリップチップボンディング法を用いて実装された半導体デバイス６００の断面図である。
【図２２】図２２は、従来技術のＴＡＢ法を用いて製造された半導体装置７００の断面図である。
【図２３】図２３は、図２２に示す従来の半導体装置７００を実装基板７０９に実装した構成を示す断面図である。
【符号の説明】
【０１１３】
１０  フィルムインターポーザ（フィルム部材）
１１  絶縁樹脂層
１１’塗布膜
１２  素子電極
１８  キャリアシート
１９  金属層
２０  配線パターン
２２  配線パターンの一部分
２４  ランド
２５  層間接続部位
２６  配線
２８  端子
３０  半導体素子
３０ａ  半導体素子の主面（電極形成面）
３２  素子電極
３５  半導体ウェハ
４０  半田ボール
４１  配線基板
４２  配線基板の電極
４５  インターポーザ
５０  圧接ツール
１００  半導体モジュール
２００  電子回路装置
２０５ａ  外部電極端子層
２０７  絶縁樹脂層
２０９  配線回路導体層
５００  半導体モジュール（半導体素子部品）
６００  半導体デバイス
７００  半導体装置。
【図１】
2006134912.tif 000003
【図２】
2006134912.tif 000004
【図３】
2006134912.tif 000005
【図４】
2006134912.tif 000006
【図５】
2006134912.tif 000007
【図６】
2006134912.tif 000008
【図７】
2006134912.tif 000009
【図８】
2006134912.tif 000010
【図９】
2006134912.tif 000011
【図１０】
2006134912.tif 000012
【図１１】
2006134912.tif 000013
【図１２】
2006134912.tif 000014
【図１３】
2006134912.tif 000015
【図１４】
2006134912.tif 000016
【図１５】
2006134912.tif 000017
【図１６】
2006134912.tif 000018
【図１７】
2006134912.tif 000019
【図１８】
2006134912.tif 000020
【図１９】
2006134912.tif 000021
【図２０】
2006134912.tif 000022
【図２１】
2006134912.tif 000023
【図２２】
2006134912.tif 000024
【図２３】
2006134912.tif 000025