(57)【要約】【課題】  単体での使用、あるいは複数積み重ねての使用が可能な小型で信頼性が高い電子部品内蔵モジュールと、このような電子部品内蔵モジュールを簡便に製造するための製造方法を提供する。【解決手段】  電子部品内蔵モジュールを、絶縁層と、この絶縁層を貫通するように配設された複数の外部端子と、所望の外部端子を接続するように絶縁層に配設された配線層と、絶縁層の一方の面に配設された電子部品チップと、この電子部品チップを被覆するように絶縁層上に配設された絶縁樹脂層と、この絶縁樹脂層を貫通し所望の外部端子または配線層と接続する上下導通ビアと、を備えたものとし、電子部品チップはシリコン基板の一方の面に形成された薄膜素子形成層を有するものであり、薄膜素子形成層の端子が外部端子または配線層に接続している構成とする。【選択図】  図２
2006134914.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、該絶縁層を貫通するように配設された複数の外部端子と、所望の外部端子を接続するように前記絶縁層に配設された配線層と、前記絶縁層の一方の面に配設された電子部品チップと、該電子部品チップを被覆するように前記絶縁層上に配設された絶縁樹脂層と、該絶縁樹脂層を貫通し所望の前記外部端子または前記配線層と接続する上下導通ビアと、を備え、前記電子部品チップはシリコン基板と、該シリコン基板の一方の面に形成された薄膜素子形成層を有し、該薄膜素子形成層の端子が前記外部端子または前記配線層に接続していることを特徴とする電子部品内蔵モジュール。
【請求項２】
絶縁層と、該絶縁層を貫通するように配設された複数の外部端子と、前記絶縁層の一方の面に配設された電子部品チップと、該電子部品チップを被覆するように前記絶縁層上に配設された絶縁樹脂層と、該絶縁樹脂層を貫通し所望の前記外部端子と接続する上下導通ビアと、を備え、前記電子部品チップはシリコン基板と、該シリコン基板の一方の面に形成された薄膜素子形成層を有し、前記シリコン基板が前記絶縁層に固着され、前記薄膜素子形成層の端子は、前記絶縁樹脂層内に配設された端子ビアおよび配線を介して所望の上下導通ビアに接続していることを特徴とする電子部品内蔵モジュール。
【請求項３】
所望の前記外部端子を接続する配線層が前記絶縁層に配設されており、前記上下導通ビアは前記配線層または前記外部端子と接続することを特徴とする請求項２に記載の電子部品内蔵モジュール。
【請求項４】
前記外部端子は、チタン／銅／チタンの３層構造、あるいはチタン／銅の２層構造であることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品内蔵モジュール。
【請求項５】
前記絶縁樹脂層は、ポリイミド樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂のいずれかからなることを特徴とする請求項１乃至請求項４のいずれかに記載の電子部品内蔵モジュール。
【請求項６】
基材の一方の面に絶縁層を形成し、次いで、該絶縁層を貫通する複数の外部端子と、所望の外部端子を接続する配線層を形成する工程と、
シリコン基板の一方の面に薄膜素子形成層を有する電子部品チップを、前記薄膜素子形成層の端子が前記外部端子または配線層に接続するように、前記絶縁層上に配設する工程と、
前記電子部品チップを被覆するように前記絶縁層上に絶縁樹脂層を形成し、電子部品チップの非配設部位において前記絶縁樹脂層を貫通し所望の前記外部端子または配線層が露出するように複数の微細孔を形成する工程と、
前記微細孔に導電材料を充填して上下導通ビアを形成する工程と、
前記基材を除去する工程と、を有することを特徴とする電子部品内蔵モジュールの製造方法。
【請求項７】
絶縁樹脂層に露出している上下導通ビアに、はんだボール、金めっきバンプ、金スタッドバンプのいずれかを形成する工程を有することを特徴とする請求項６に記載の電子部品内蔵モジュールの製造方法。
【請求項８】
基材の一方の面に絶縁層を形成し、次いで、該絶縁層を貫通する複数の外部端子を形成する工程と、
シリコン基板の一方の面に薄膜素子形成層を有する電子部品チップを、前記シリコン基板が当接するように前記絶縁層上に固着する工程と、
前記電子部品チップを被覆するように前記絶縁層上に絶縁樹脂層を形成し、電子部品チップの非配設部位において前記絶縁樹脂層を貫通し所望の前記外部端子が露出するように複数の微細孔を形成するとともに、前記薄膜素子形成層の端子が露出する端子ビア用孔部を前記絶縁樹脂層に形成する工程と、
前記微細孔と前記端子ビア用孔部に導電材料を充填して上下導通ビアと端子ビアを形成するとともに、該端子ビアと所望の前記上下導通ビアとを接続するための配線を形成する工程と、
前記端子ビアと配線を被覆し、前記上下導通ビアを露出するように被覆層としての絶縁樹脂層を形成する工程と、
前記基材を除去する工程と、を有することを特徴とする電子部品内蔵モジュールの製造方法。
【請求項９】
前記外部端子を形成する工程にて、所望の前記外部端子を接続するための配線層を前記絶縁層に形成し、前記微細孔を形成する工程では、所望の外部端子または配線層が露出するように前記微細孔を形成することを特徴とする請求項８に記載の電子部品内蔵モジュールの製造方法。
【請求項１０】
被覆層としての絶縁樹脂層に露出している上下導通ビアに、絶縁樹脂層と同一面をなすように導電材料を充填する工程、あるいは、はんだボール、金めっきバンプ、金スタッドバンプのいずれかを形成する工程を有することを特徴とする請求項８または請求項９に記載の電子部品内蔵モジュールの製造方法。
【請求項１１】
前記基材は、金属またはシリコンであることを特徴とする請求項６乃至請求項１０のいずれかに記載の電子部品内蔵モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ、レジスタ（抵抗）、インダクタ等の受動部品、もしくは能動部品のような電子部品を内蔵した電子部品内蔵モジュールと、このような電子部品内蔵モジュールを製造するための製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩチップ等を多層配線基板上に直接実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体チップが実装される。
また、半導体チップ等では、ＩＣ、ＬＳＩ等の集積回路素子の高密度化が進むとともに、動作速度が年々上昇し、半導体チップ内部で発生するスイッチングノイズが集積回路素子を誤動作させる要因になるという問題があった。スイッチングノイズを低減させるためには、電源バスラインと接地バスラインとの間にキャパシタを配置することが有効である。
【０００３】
このようなキャパシタやインダクター、レジスタ（抵抗）等の受動部品や能動部品のような電子部品が必要な場合、半導体チップと同様に、多層配線基板に外付けで実装することが行なわれている。しかし、キャパシタを外付け部品として配線基板上に配置すると、キャパシタと半導体チップの間の接続距離が長くなって配線インダクタンスが大きくなるため、キャパシタの効果が不充分となってしまう。また、多層配線基板上に形成された配線の接続パッド部は、半導体チップ等の実装部位とは別の部位に設けられるため、受動部品や能動部品のような電子部品を実装するためには多層配線基板の面方向の広がりが必要であった。このため、多層配線基板の小型化には限界があり、実装される電子部品の数が増えるにしたがって、小型化は更に困難となる傾向にあった。
【０００４】
これらの問題に対応するために、半導体チップを配線基板に実装する場合に用いられる中間基板（インターポーザ、あるいは半導体チップキャリア）に、キャパシタを内蔵させることが提案されている（特許文献１、２）。
【特許文献１】特開平８−１４８５９５号公報
【特許文献２】特開２００１−３２６２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示される半導体装置は、ベース基板上に厚膜キャパシタを有するガラスセラミックスからなるチップキャリアが接続される構造を有し、誘電体層を薄くすることが困難であるため、キャパシタの特性に限界があった。また、特許文献２には、キャパシタをもつセラミックスからなるインターポーザを備えた構成が開示されているが、インターポーザを用いる方法では、キャパシタの誘電体層の材料、厚さ、キャパシタの位置、大きさ等を予め決めておかなければならないという問題があった。
【０００６】
また、多面付けのウエハ基板に受動部品や能動部品を載置するための凹部を形成し、この凹部に電子部品を内蔵させ、その後、所望の多層配線をウエハ基板上に形成した後、ダイシングすることにより電子部品内蔵モジュールを製造することが考えられる。しかし、電子部品上に多層配線を形成する工程では、電気絶縁層、導通ビア、配線層等を形成する工程が繰り返され、このため工程が複雑で長いものとなり、製造歩留まりの低下を来たすという問題があった。また、このような電子部品内蔵モジュールを複数重ねて使用する場合、重ねられた各電子部品内蔵モジュール間の接続、すなわち、電子部品内蔵モジュールにおける表裏導通が困難であった。
【０００７】
本発明は、上記のような実情に鑑みてなされたものであり、単体での使用、あるいは複数積み重ねての使用が可能な小型で信頼性が高い電子部品内蔵モジュールと、このような電子部品内蔵モジュールを簡便に製造するための製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
このような目的を達成するために、本発明の電子部品内蔵モジュールは、絶縁層と、該絶縁層を貫通するように配設された複数の外部端子と、所望の外部端子を接続するように前記絶縁層に配設された配線層と、前記絶縁層の一方の面に配設された電子部品チップと、該電子部品チップを被覆するように前記絶縁層上に配設された絶縁樹脂層と、該絶縁樹脂層を貫通し所望の前記外部端子または前記配線層と接続する上下導通ビアと、を備え、前記電子部品チップはシリコン基板と、該シリコン基板の一方の面に形成された薄膜素子形成層を有し、該薄膜素子形成層の端子が前記外部端子または前記配線層に接続しているような構成とした。
【０００９】
また、本発明の電子部品内蔵モジュールは、絶縁層と、該絶縁層を貫通するように配設された複数の外部端子と、前記絶縁層の一方の面に配設された電子部品チップと、該電子部品チップを被覆するように前記絶縁層上に配設された絶縁樹脂層と、該絶縁樹脂層を貫通し所望の前記外部端子と接続する上下導通ビアと、を備え、前記電子部品チップはシリコン基板と、該シリコン基板の一方の面に形成された薄膜素子形成層を有し、前記シリコン基板が前記絶縁層に固着され、前記薄膜素子形成層の端子は、前記絶縁樹脂層内に配設された端子ビアおよび配線を介して所望の上下導通ビアに接続しているような構成とした。
【００１０】
本発明の他の態様として、所望の前記外部端子を接続する配線層が前記絶縁層に配設されており、前記上下導通ビアは前記配線層または前記外部端子と接続するような構成とした。
本発明の他の態様として、前記外部端子は、チタン／銅／チタンの３層構造、あるいはチタン／銅の２層構造であるような構成とした。
本発明の他の態様として、前記絶縁樹脂層は、ポリイミド樹脂、エポキシ樹脂、ベンゾシクロブテン樹脂のいずれかからなるような構成とした。
【００１１】
本発明の電子部品内蔵モジュールの製造方法は、基材の一方の面に絶縁層を形成し、次いで、該絶縁層を貫通する複数の外部端子と、所望の外部端子を接続する配線層を形成する工程と、シリコン基板の一方の面に薄膜素子形成層を有する電子部品チップを、前記薄膜素子形成層の端子が前記外部端子または配線層に接続するように、前記絶縁層上に配設する工程と、前記電子部品チップを被覆するように前記絶縁層上に絶縁樹脂層を形成し、電子部品チップの非配設部位において前記絶縁樹脂層を貫通し所望の前記外部端子または配線層が露出するように複数の微細孔を形成する工程と、前記微細孔に導電材料を充填して上下導通ビアを形成する工程と、前記基材を除去する工程と、を有するような構成とした。
本発明の他の態様として、絶縁樹脂層に露出している上下導通ビアに、はんだボール、金めっきバンプ、金スタッドバンプのいずれかを形成する工程を有するような構成とした。
【００１２】
また、本発明の電子部品内蔵モジュールの製造方法は、基材の一方の面に絶縁層を形成し、次いで、該絶縁層を貫通する複数の外部端子を形成する工程と、シリコン基板の一方の面に薄膜素子形成層を有する電子部品チップを、前記シリコン基板が当接するように前記絶縁層上に固着する工程と、前記電子部品チップを被覆するように前記絶縁層上に絶縁樹脂層を形成し、電子部品チップの非配設部位において前記絶縁樹脂層を貫通し所望の前記外部端子が露出するように複数の微細孔を形成するとともに、前記薄膜素子形成層の端子が露出する端子ビア用孔部を前記絶縁樹脂層に形成する工程と、前記微細孔と前記端子ビア用孔部に導電材料を充填して上下導通ビアと端子ビアを形成するとともに、該端子ビアと所望の前記上下導通ビアとを接続するための配線を形成する工程と、前記端子ビアと配線を被覆し、前記上下導通ビアを露出するように被覆層としての絶縁樹脂層を形成する工程と、前記基材を除去する工程と、を有するような構成とした。
【００１３】
本発明の他の態様として、前記外部端子を形成する工程にて、所望の前記外部端子を接続するための配線層を前記絶縁層に形成し、前記微細孔を形成する工程では、所望の外部端子または配線層が露出するように前記微細孔を形成するような構成とした。
本発明の他の態様として、被覆層としての絶縁樹脂層に露出している上下導通ビアに、絶縁樹脂層と同一面をなすように導電材料を充填する工程、あるいは、はんだボール、金めっきバンプ、金スタッドバンプのいずれかを形成する工程を有するような構成とした。
本発明の他の態様として、前記基材が金属またはシリコンであるような構成とした。
【発明の効果】
【００１４】
このような本発明の電子部品内蔵モジュールは、基板を備えておらず、絶縁樹脂層内に電子部品チップが内蔵されているので小型、薄型化が可能であり、また、上下導通ビアを絶縁樹脂層中に備えているので、本発明の電子部品内蔵モジュールどうしの積層、あるいは、他の電子部品内蔵モジュール等との積層時に容易に各モジュール間の導通をとることができる。
また、本発明の電子部品内蔵モジュールの製造方法は、電子部品上に多層配線を形成する煩雑な工程が不要であるため、製造歩留まりが向上し、信頼性の高い電子部品内蔵モジュールを製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
［電子部品内蔵モジュール］
図１は、本発明の電子部品内蔵モジュールの一実施形態を示す平面図であり、図２は図１に示される電子部品内蔵モジュールのＡ−Ａ線矢視縦断面図である。
【００１６】
図１及び図２において、本発明の電子部品内蔵モジュール１１は、所望の部位に複数の外部端子１３、配線層１４を有する絶縁層１２と、この絶縁層１２の一方の面に配設された電子部品チップ２１と、この電子部品チップ２１を被覆するように絶縁層１２上に配設された絶縁樹脂層１６と、備えている。尚、図１は、電子部品内蔵モジュール１１を絶縁層１２側から見た平面図である。
外部端子１３は、絶縁層１２を貫通するように配設されており、所望の外部端子１３間を接続するように配線層１４が絶縁層１２に配設されている。
また、絶縁樹脂層１６には、この絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４と接続（図示例では外部端子１３と接続）する上下導通ビア１８が配設されている。
【００１７】
上記の電子部品チップ２１は、シリコン基板２２と、このシリコン基板２２の一方の面に形成された薄膜素子形成層２３を有し、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続（図示例では外部端子１３と接続）している。このような電子部品チップ２１は、シリコン基板２２の厚みが２０〜５００μｍ、薄膜素子形成層２３の厚みが５〜５０μｍ、全体の厚みが２５〜５５０μｍの範囲となるように設定することが好ましい。また、１個の電子部品チップ２１の外形寸法は、一辺の長さが０．５〜２０ｍｍの範囲となるように設定することが好ましい。
尚、薄膜素子形成層２３が備える電子部品としては、キャパシタ、レジスタ（抵抗）、インダクタ、トランス、ＬＣＲ回路等の受動部品、オペアンプ等のアクティブフィルタ素子、ロジック、メモリ素子等の能動部品である。
【００１８】
本発明の電子部品内蔵モジュール１１を構成する絶縁層１２は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料、あるいは、これらの有機材料とガラス繊維等を組み合せたもの等からなるものとすることができ、厚みは３０〜５５０μｍの範囲で設定することができる。
本発明の電子部品内蔵モジュール１１を構成する外部端子１３、配線層１４は、銅、銀、金、クロム、アルミニウム、ニッケル等の導電材料からなるものとすることができ、また、金／ニッケル／金の３層構造、ニッケル／金の２層構造等としてもよい。このような外部端子１３は、絶縁層１２と同じ厚みを有し、絶縁層１２を貫通するものである。また、配線層１４は、所望の外部端子１３を接続するように絶縁層１２内に配設されており、絶縁層１２内に完全に埋設されたものであってもよく、また、絶縁層１２のいずれか一方の面、あるいは両面に露出するものであってもよい。
【００１９】
本発明の電子部品内蔵モジュール１１を構成する絶縁樹脂層１６は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機材料等とすることができる。絶縁樹脂層１６の厚みは、電子部品チップ２１を完全に被覆するように設定することができ、例えば、電子部品チップ２１の厚みよりも１〜２０μｍ程度厚くなるように設定することができる。
また、本発明の電子部品内蔵モジュール１１を構成する上下導通ビア１８は、銅、銀、金、クロム、アルミニウム等の導電材料からなるものとすることができ、太さは、例えば、２５〜５７０μｍの範囲で設定することができる。尚、本発明の電子部品内蔵モジュール１１は、この上下導通ビア１８の露出面に、はんだボール、金めっきバンプ、金スタッドバンプのいずれかを備えるものであってもよい。
【００２０】
図３は、本発明の電子部品内蔵モジュールの他の実施形態を示す平面図であり、図４は図３に示される電子部品内蔵モジュールのＢ−Ｂ線矢視縦断面図である。
図３及び図４において、本発明の電子部品内蔵モジュール３１は、所望の部位に複数の外部端子３３を有する絶縁層３２と、この絶縁層３２の一方の面に配設された電子部品チップ４１と、この電子部品チップ４１を被覆するように絶縁層３２上に配設された絶縁樹脂層３６と、備えている。尚、図３は、電子部品内蔵モジュール３１を絶縁樹脂層３６側から見た平面図である。
【００２１】
上記の外部端子３３は、絶縁層３２を貫通するように配設されている。尚、上述の電子部品内蔵モジュール１１と同様に、所望の外部端子３３を接続する配線層を絶縁層３２内に備えるものであってもよい。
また、絶縁樹脂層３６は、電子部品チップ４１を被覆するように絶縁層３２上に配設された絶縁樹脂層３６ａと、この絶縁樹脂層３６ａに配設された端子ビア３４と配線３５を被覆するように絶縁樹脂層３６ａに積層された絶縁樹脂層３６ｂからなっている。そして、この絶縁樹脂層３６には、この絶縁樹脂層３６を貫通し所望の外部端子３３と接続する上下導通ビア３８が配設されている。
【００２２】
上記の電子部品チップ４１は、シリコン基板４２と、このシリコン基板４２の一方の面に形成された薄膜素子形成層４３を有し、シリコン基板４２が絶縁層３２に固着されている。そして、薄膜素子形成層４３の端子４４は、上記の絶縁樹脂層３６ａに配設された端子ビア３４と配線３５を介して所望の上下導通ビア３８に接続している。
このような電子部品チップ４１は、上述の電子部品チップ２１と同様のものとすることができ、ここでの説明は省略する。
また、本発明の電子部品内蔵モジュール３１を構成する絶縁層３２、外部端子３３は、上述の電子部品内蔵モジュール１１を構成する絶縁層１２、外部端子１３と同様のものとすることができる。
【００２３】
本発明の電子部品内蔵モジュール３１を構成する絶縁樹脂層３６（３６ａ、３６ｂ）の材質は、上述の絶縁樹脂層１６と同様のものとすることができる。また、絶縁樹脂層３６ａの厚みは、電子部品チップ４１を完全に被覆するように設定することができ、例えば、電子部品チップ４１の厚みよりも１〜２０μｍ程度厚くなるように設定することができる。さらに、絶縁樹脂層３６ｂの厚みは、絶縁樹脂層３６ａに配設された端子ビア３４と配線３５を完全に被覆するように設定することができ、例えば、３〜２０μｍ程度の範囲で設定することができる。
【００２４】
また、本発明の電子部品内蔵モジュール３１を構成する端子ビア３４、配線３５、上下導通ビア３８は、銅、銀、金、クロム、アルミニウム等の導電材料からなるものとすることができる。また、端子ビア３４の太さは、例えば、１０〜１００μｍの範囲で設定することができ、上下導通ビア３８の太さは、例えば、１０〜５００μｍの範囲で設定することができる。尚、本発明の電子部品内蔵モジュール３１は、上下導通ビア３８の露出面にはんだボール、金めっきバンプ、金スタッドバンプのいずれかを備えるものであってもよい。
【００２５】
このような本発明の電子部品内蔵モジュールは、基板を備えておらず、絶縁樹脂層内に電子部品チップが内蔵されているので小型、薄型化が可能である。また、上下導通ビアが絶縁樹脂層中に配設されているので、例えば、本発明の電子部品内蔵モジュールを複数重ねて積層構造とした場合、あるいは、他の電子部品内蔵モジュール等と重ねて積層構造とした場合に、各モジュール間の導通を容易にとることができる。
尚、上述の実施形態では、電子部品内蔵モジュールは２個の電子部品チップを内蔵するものであるが、本発明の電子部品内蔵モジュールでは、内蔵する電子部品チップの個数に限定はなく、また、配設位置、配設間隔等も任意に設定することができる。
上述の実施形態では、上下導通ビアが電子部品チップの各辺に対応して２個づつ配設され、各電子部品チップが有する端子の数が４個であるが、これは本発明を説明するために便宜的に設定した個数であり、これらに限定されるものではない。
【００２６】
［電子部品内蔵モジュールの製造方法］
図５は、本発明の電子部品内蔵モジュールの製造方法の一実施形態を説明するための工程図である。
本発明の電子部品内蔵モジュールの製造方法では、まず、基材１の一方の面に絶縁層１２を形成し、この絶縁層１２の所望の部位に外部端子１３と配線層１４を形成する（図５（Ａ））。基材１としては、銅、銅合金等の金属材料、シリコン等を使用することができ、厚みは、例えば、０．０５〜１ｍｍ程度とすることができる。
【００２７】
絶縁層１２の形成は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の電気絶縁性樹脂材料を含有する塗布液、あるいは、これらの電気絶縁性樹脂材料とガラス繊維とを組み合わせたものを含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。
【００２８】
上記の外部端子１３と配線層１４の形成は、例えば、以下のように行うことができる。まず、感光性の絶縁樹脂材料を用いて絶縁層１２となる感光性絶縁樹脂層を形成し、この感光性絶縁樹脂層を所定のマスクを介して露光し、現像することにより、外部端子１３用の孔部と、配線層１４用の溝部を絶縁層１２に形成する。そして、洗浄後、上記の孔部、溝部と、絶縁層１２上に真空成膜法により導電層を形成し、絶縁層１２上の導電層にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。次に、このレジストパターンをマスクとして、上記の孔部と溝部の内部に電解めっきにより導電材料を析出させて外部端子１３、配線層１４を形成し、その後、レジストパターンと導電層を除去する。また、基材１の材質が導電体（金属）の場合は、絶縁層１２の周縁部を露出し、あるいは基材１の側面や裏面に電極を立て、上記の孔部、溝部に電解めっきにて導電材料を直接析出させて外部端子１３、配線層１４を形成してもよい。
【００２９】
また、外部端子１３と配線層１４の形成は、以下のように行うこともできる。すなわち、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて絶縁層１２に外部端子１３用の孔部、配線層１４用の溝部を形成する。そして、洗浄後、上記の孔部、溝部の内部、および絶縁層１２に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。次いで、このレジストパターンをマスクとして、上記の孔部と溝部の内部に電解めっきにより導電材料を析出させて外部端子１３、配線層１４を形成し、その後、レジストパターンと導電層を除去する。
【００３０】
上記の導電材料としては、例えば、銅、銀、金、クロム、アルミニウム、ニッケル等を挙げることができ、外部端子１３、配線層１４を多層構造、例えば、ニッケル／銅／ニッケルの３層構造、ニッケル／金／ニッケルの３層構造、ニッケル／銀／ニッケルの３層構造、これらの３層構造のニッケルの代わりに、クロム、チタン等を用いた３層構造、あるいは、ニッケル／金、チタン／銅等の２層構造とすることができる。
次に、シリコン基板２２の一方の面に薄膜素子形成層２３を有する電子部品チップ２１を、薄膜素子形成層２３の端子２４が外部端子１３または配線層１４に接続するように、絶縁層１２上にフリップチップ実装する（図５（Ｂ））。電子部品チップ２１を構成する薄膜素子形成層２３は、キャパシタ、レジスタ（抵抗）、インダクタ、トランス、ＬＣＲ回路等の所望の薄膜受動素子、オペアンプ等のアクティブフィルタ素子、ロジック、メモリ素子等の所望の薄膜能動素子が形成されたものである。この薄膜素子形成層２３の厚みは３〜３０μｍ程度、電子部品チップ２１の厚みは１０〜５０μｍ程度とすることができる。
【００３１】
次いで、実装した電子部品チップ２１を被覆するように、絶縁層１２上に絶縁樹脂層１６を形成し、電子部品チップ２１の非配設部位において絶縁樹脂層１６を貫通し所望の外部端子１３または配線層１４（図示例では外部端子１３）が露出するように複数の微細孔１７を形成する（図５（Ｃ））。
絶縁樹脂層１６は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁樹脂材料を用いて形成することができる。
【００３２】
微細孔１７の形成は、例えば、絶縁樹脂層１６上にマスクパターンを形成し、露出している絶縁樹脂層１６に対して、プラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Inductively Coupled Plasma − Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）法で穿孔することにより形成することができる。この微細孔１７の開口寸法は、次工程で形成する上下導通ビアの寸法に応じて適宜設定することができる。また、微細孔１７は、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて形成することができる。さらに、感光性の絶縁樹脂材料を用いて絶縁樹脂層１６となる感光性絶縁樹脂層を形成し、この感光性絶縁樹脂層を所定のマスクを介して露光、現像することにより微細孔１７を形成することもできる。
【００３３】
次に、微細孔１７内に導電材料を充填して上下導通ビア１８を形成する（図５（Ｄ））。微細孔１７内への導電材料の充填は、例えば、微細孔１７内と絶縁樹脂層１６上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。次いで、このレジストパターンをマスクとして、微細孔１７内に電解めっきにより導電材料を析出させ、その後、レジストパターンと導電層を除去する。
尚、本発明では、電子部品チップ２１の実装前に、予め、めっきビアポストを外部端子１３上に設けておき、電子部品チップ２１の実装後に、絶縁樹脂層１６で電子部品２１を被覆し、次いで、ＣＭＰ（化学的機械研磨）等により表面平坦化を行うと同時に、めっきビアポストを露出させて上下導通ビア１８としてもよい。
【００３４】
上下導通ビア１８を構成する導電材料としては、例えば、銅、銀、金、クロム、アルミニウム等を挙げることができる。
次いで、基材１を除去することにより、本発明の電子部品内蔵モジュール１１を得ることができる（図５（Ｅ））。基材１の除去は、例えば、選択エッチング、基材１の裏面側からの研磨等により行うことができる。
【００３５】
図６及び図７は、本発明の電子部品内蔵モジュールの製造方法の他の実施形態を説明するための工程図である。
本発明の電子部品内蔵モジュールの製造方法では、まず、基材１０の一方の面に絶縁層３２を形成し、この絶縁層３２の所望の部位に外部端子３３を形成する（図６（Ａ））。基材１０としては、上述の基材１と同様のものを使用することができる。また、絶縁層３２、外部端子３３の形成は、上述の絶縁層１２、外部端子１３の形成と同様に行うことができる。尚、所望の外部端子３３を接続する配線層を絶縁層３２内に形成する場合には、上述の配線層１４の形成と同様に行うことができる。
【００３６】
次に、シリコン基板４２の一方の面に薄膜素子形成層４３を有する電子部品チップ４１を、シリコン基板４２側において絶縁層３２上に固着する（図６（Ｂ））。電子部品チップ４１を構成する薄膜素子形成層４３は、キャパシタ、レジスタ（抵抗）、インダクタ、トランス、ＬＣＲ回路等の受動部品、オペアンプ等のアクティブフィルタ素子、ロジック、メモリ素子等の能動部品のような所望の薄膜素子が形成されたものである。この薄膜素子形成層４３の厚みは１〜３０μｍ程度、電子部品チップ４１の厚みは２０〜１００μｍ程度とすることができる。
【００３７】
次いで、実装した電子部品チップ４１を被覆するように、絶縁層３２上に絶縁樹脂層３６ａを形成する。そして、電子部品チップ４１の非配設部位において絶縁樹脂層３６ａを貫通し所望の外部端子３３が露出するように複数の微細孔３７を形成するとともに、薄膜素子形成層４３の端子４４が露出するように端子ビア用孔部３９を形成する（図６（Ｃ））。
【００３８】
絶縁樹脂層３６ａは、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁樹脂材料を用いて形成することができる。
微細孔３７、端子ビア用孔部３９は、例えば、感光性の絶縁樹脂材料を用いて絶縁樹脂層３６ａとなる感光性絶縁樹脂層を形成し、この感光性絶縁樹脂層を所定のマスクを介して露光、現像することにより形成することができる。また、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて微細孔３７、端子ビア用孔部３９を形成することもできる。微細孔３７の開口寸法は、次工程で形成する上下導通ビアの寸法に応じて適宜設定することができる。また、端子ビア用孔部３９の開口寸法は、例えば、５〜１００μｍの範囲で設定することができる。
【００３９】
次に、微細孔３７、端子ビア用孔部３９内に導電材料を充填して上下導通ビア３８と端子ビア３４を形成するとともに、端子ビア３４と所望の上下導通ビア３８とを接続するための配線３５を形成する（図６（Ｄ））。微細孔３７、端子ビア用孔部３９内への導電材料の充填と、配線３５の形成は、例えば、以下のように行うことができる。すなわち、微細孔３７、端子ビア用孔部３９内と絶縁樹脂層３６ａ上に真空成膜法により導電層を形成し、この導電層上に感光性レジスト層を形成し、所望のパターン露光、現像を行うことにより配線３５を形成するためのレジストパターンを形成する。次いで、このレジストパターンをマスクとして、微細孔３７、端子ビア用孔部３９内と、露出している導電層上に電解めっきにより導電材料を析出させ、その後、レジストパターンと導電層を除去する。
上下導通ビア３８、端子ビア３４、および配線３５を構成する導電材料としては、例えば、銅、銀、金、クロム、アルミニウム等を挙げることができる。
【００４０】
次に、端子ビア３４と配線３５を被覆し、上下導通ビア３８を露出するように被覆層としての絶縁樹脂層３６ｂを形成する（図７（Ａ））。絶縁樹脂層３６ｂの形成は、例えば、以下のように行うことができる。まず、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性の絶縁樹脂材料を用いて感光性絶縁樹脂層を形成する。次いで、この感光性絶縁樹脂層を所定のマスクを介して露光、現像することにより、上下導通ビア３８を露出させるための開口部３６ｂ′を備えた絶縁樹脂層３６ｂを形成する。
【００４１】
次に、開口部３６ｂ′に露出している上下導通ビア３８上に、絶縁樹脂層３６ｂと同一面となるように（例えば、上記の上下導通ビア３８の形成と同様の手法により）導電材料を充填して上下導通ビア３８′を形成する（図７（Ｂ））。
次いで、基材１０を除去することにより、本発明の電子部品内蔵モジュール３１を得ることができる（図７（Ｃ））。基材１０の除去は、例えば、選択エッチング、基材１０の裏面側からの研磨等により行うことができる。
上述の電子部品内蔵モジュールの製造方法は例示であり、これに限定されるものではない。
【実施例】
【００４２】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
厚み３０μｍのシリコン基板の一方の面に、受動部品として薄膜キャパシタを具備する薄膜素子形成層（厚み１０μｍ）を設けた。その後、シリコン基板と薄膜素子形成層からなる積層体をダイシングして、５ｍｍ×５ｍｍの大きさの電子部品チップを作製した。次に、この電子部品チップの薄膜素子形成層の端子上にはんだパッドを形成した。
一方、厚み２００μｍの銅基板を基材として準備し、この基材の片面に、ベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して、感光性絶縁層（厚み７μｍ）を形成した。
【００４３】
次に、外部端子形成用のマスクを介して上記の感光性絶縁層を露光し、現像を行った。これにより、絶縁層を形成するとともに、外部端子形成用の孔部（内径３０μｍ）と、配線層形成用の溝部（幅１０μｍ）を絶縁層の所定位置に形成した。
次いで、洗浄した後、外部端子形成用の孔部内、配線層形成用の溝部内、および絶縁層上に、スパッタリング法によりＴｉ／Ｃｕからなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、塗布した液状レジスト膜をフォトマスクを介し露光、現像して、外部端子と配線層とを形成するためのレジストパターン（外部端子形成用の孔部、配線層形成用の溝部が露出している）を形成した。このレジストパターンをマスクとし、上記の導電層を給電層として、チタン、銅、チタンの順に電解めっきで析出した。これにより、チタン／銅／チタンの積層構造からなる外部端子と配線層を形成し、その後、レジストパターンと導電層を除去した。
電子部品チップの薄膜素子形成層の端子が所望の外部端子と接続されるように位置合せして、複数の電子部品チップを絶縁層上に固着して配設した。このように配設された各電子部品チップの間隔は１ｍｍであった。
【００４４】
次に、電子部品チップを被覆するように感光性ポリイミド樹脂（富士フィルムアーチ（株）製  デュライミド７３４０）をスピンコーターにより塗布し、乾燥して感光性絶縁樹脂層を形成した。次いで、この感光性絶縁樹脂層をマスクを介して露光し、現像を行った。これにより、絶縁樹脂層（電子部品チップの非配設部位での厚み５０μｍ）を形成するとともに、電子部品チップの非配設部位に、各電子部品チップを囲むように開口径５０μｍの微細孔を０．２ｍｍピッチで複数形成した。この微細孔は、奥部に外部端子が露出したものであった。
【００４５】
次いで、洗浄した後、微細孔の内部および絶縁樹脂層上に、スパッタリング法によりチタン／銅からなる導電層を形成し、この導電層上に感光性のフィルムレジスト（東京応化工業（株）製  ＢＦ４０５）をラミネートした。その後、上下導通ビア形成用のフォトマスクを介して上記のフィルムレジストを露光、現像して、上下導通ビア形成用のレジストパターンを形成した。次に、上記のレジストパターンをマスクとして電解銅めっきにより微細孔の内部を銅で充填した。その後、レジストパターンと導電層を除去した。これにより、絶縁樹脂層を貫通し、外部端子に接続された上下導通ビアを形成した。
次に、基材である銅基板を塩化鉄溶液を用いてエッチングして除去した。その後、ダイシングして、電子部品チップ２５０個を内蔵した本発明の電子部品内蔵モジュール（１５ｍｍ×１５ｍｍ、厚み６０μｍ）を得た。
【００４６】
［実施例２］
実施例１と同様にして、電子部品チップを作製した。
一方、厚み１００μｍのシリコン基板を基材として準備し、この基材の片面に、ベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して、感光性絶縁層（厚み８μｍ）を形成した。
次に、外部端子形成用のマスクを介して上記の感光性絶縁層を露光し、現像を行った。これにより、絶縁層を形成するとともに、外部端子形成用の孔部（内径３０μｍ）と、配線層形成用の溝部（幅１０μｍ）を絶縁層の所定位置に形成した。
【００４７】
次いで、洗浄した後、外部端子形成用の孔部内、配線層形成用の溝部内、および絶縁層上に、スパッタリング法によりチタン／銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、フォトマスクを介し露光、現像して、外部端子と配線層とを形成するためのレジストパターン（外部端子形成用の孔部、配線層形成用の溝部が露出する）を形成した。このレジストパターンをマスクとし、上記の導電層を給電層として、チタン、銅、チタンの順に電解めっきで析出した。これにより、チタン／銅／チタンの積層構造からなる外部端子と配線層を形成し、その後、レジストパターンと導電層を除去した。
【００４８】
次に、電子部品チップのシリコン基板側を絶縁層上に固着して複数の電子部品チップを配設した。このように配設された各電子部品チップの間隔は１ｍｍであった。
次に、電子部品チップを被覆するようにベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布し、乾燥して感光性絶縁樹脂層を形成した。次いで、この感光性絶縁樹脂層をマスクを介して露光し、現像を行った。これにより、絶縁樹脂層（電子部品チップの非配設部位での厚み５０μｍ）を形成し、また、電子部品チップの非配設部位に、各電子部品チップを囲むように開口径５０μｍの微細孔を０．３ｍｍピッチで複数形成するとともに、電子部品チップの薄膜素子形成層の端子が露出するように端子ビア用孔部を複数形成した。尚、上記の微細孔は、奥部に外部端子が露出したものであった。
【００４９】
次いで、洗浄した後、微細孔の内部、端子ビア用孔部の内部、および絶縁樹脂層上に、スパッタリング法によりチタンと銅からなる導電層を形成し、この導電層上に感光性のフィルムレジスト（東京応化工業（株）製  ＢＦ４０５）をラミネートした。その後、フォトマスクを介して露光、現像して、上下導通ビアと端子ビアと配線を形成するためのレジストパターンを形成した。次に、上記のレジストパターンをマスクとして電解銅めっきにより微細孔の内部、端子ビア用孔部の内部を銅で充填するとともに、配線を形成した。その後、レジストパターンと導電層を除去した。これにより、絶縁樹脂層を貫通し、外部端子に接続された上下導通ビアを形成し、この上下導通ビアは配線、端子ビアを介して薄膜素子形成層の端子に接続されるものであった。
【００５０】
次に、端子ビアと配線３５を被覆するようにベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布し、乾燥して感光性絶縁樹脂層を形成した。次いで、この感光性絶縁樹脂層をマスクを介して露光し、現像を行った。これにより、上下導通ビアを露出させるための開口部を備えた絶縁樹脂層（厚み６５μｍ）を形成した。次いで、開口部に露出している上下導通ビア上に、絶縁樹脂層３６ｂと同一面となるように、上記の上下導通ビアの形成と同様の手法により、導電材料を充填して上下導通ビアを形成した。
次に、基材であるシリコン基板を水酸化カリウム水溶液を用いてエッチングした。その後、ダイシングして、電子部品チップ２個を内蔵した本発明の電子部品内蔵モジュール（１５ｍｍ×１５ｍｍ、厚み６０μｍ）を得た。
【産業上の利用可能性】
【００５１】
小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の電子部品内蔵モジュールの一実施形態を示す平面図である。
【図２】図１に示される電子部品内蔵モジュールのＡ−Ａ線矢視縦断面図である。
【図３】本発明の電子部品内蔵モジュールの他の実施形態を示す平面図である。
【図４】図３に示される電子部品内蔵モジュールのＢ−Ｂ線矢視縦断面図である。
【図５】本発明の電子部品内蔵モジュールの製造方法の一実施形態を説明する工程図である。
【図６】本発明の電子部品内蔵モジュールの製造方法の他の実施形態を説明する工程図である。
【図７】本発明の電子部品内蔵モジュールの製造方法の他の実施形態を説明する工程図である。
【符号の説明】
【００５３】
１，１０…基材
１１，３１…電子部品内蔵モジュール
１２，３２…絶縁層
１３，３３…外部端子
１４…配線層
１６，３６（３６ａ，３６ｂ）…絶縁樹脂層
１７，３７…微細孔
１８，３８…上下導通ビア
３４…端子ビア
３５…配線
２１，４１…電子部品チップ
２２，４２…シリコン基板
２３，４３…薄膜素子形成層
２４，４４…端子
【図１】
2006134914.tif 000003
【図２】
2006134914.tif 000004
【図３】
2006134914.tif 000005
【図４】
2006134914.tif 000006
【図５】
2006134914.tif 000007
【図６】
2006134914.tif 000008
【図７】
2006134914.tif 000009