(57)【要約】【課題】維持パルスの印加タイミングを変化させることで、表示電極間のプライミング粒子の量を調整し、これにより放電遅れの時間を一定にして、理想的なタイミングで維持放電を発生させる。【解決手段】維持期間には表示電極間にほぼ矩形波の基本電圧パルスに高電圧部を部分的に重畳した維持パルスを交互に印加し、画面の表示率と、維持放電に使用される消費電力と、維持放電時に流れる瞬時電流との、少なくとも一つを測定し、測定された表示率、消費電力、瞬時電流のうち少なくとも一つの値に基づいて維持パルスの印加タイミングを制御して、維持パルスの放電タイミングを、高電圧部における最高電圧への到達から基本電圧へ変化し終わるまでの間に調整する。【選択図】図１０
2006284795.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを駆動する駆動方法であって、
画面表示の際には１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、
前記維持期間には表示電極間にほぼ矩形波の基本電圧パルスに高電圧部を部分的に重畳した維持パルスを交互に印加し、
画面の表示領域の全セル数に対する発光セル数の割合である画面の表示率と、表示電極間の維持放電に使用される消費電力と、表示電極間に維持放電時に流れる瞬時電流との、少なくとも一つを測定し、
測定された表示率、消費電力、瞬時電流のうち少なくとも一つの値に基づいて前記維持パルスの印加タイミングを制御して、前記維持パルスの放電タイミングを、前記高電圧部における最高電圧への到達から前記基本電圧へ変化し終わるまでの間に調整することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
維持パルスの印加タイミングの制御として、表示電極間に交互に印加する維持パルスの交互電圧印加間隔と、維持パルスの高電圧部の立ち下がり開始から基本電圧パルスの立ち下がり開始までの時間との、少なくとも一方を制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
表示率が小さいフレームの維持パルスの交互電圧印加間隔よりも、表示率が大きいフレームの維持パルスの交互電圧印加間隔のほうが広くなるように、維持パルスの印加タイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
消費電力が小さいフレームの維持パルスの交互電圧印加間隔よりも、消費電力が大きいフレームの維持パルスの交互電圧印加間隔のほうが広くなるように、維持パルスの印加タイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
維持パルス数が少ないサブフィールドでの維持パルスの交互電圧印加間隔よりも、維持パルス数が多いサブフィールドでの維持パルスの交互電圧印加間隔のほうが広くなるように、維持パルスの印加タイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
１つのサブフィールド内において、初期に印加する維持パルスの交互電圧印加間隔よりも、後期に印加する維持パルスの交互電圧印加間隔のほうが広くなるように、維持パルスの印加タイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
サブフィールド毎の維持パルス数と出力画像データの画面表示率との積を数サブフィールド分積分した値をプライミング量の予測値とし、この予測値が小さいサブフィールドでの維持パルスの交互電圧印加間隔よりも、予測値が大きいサブフィールドでの維持パルスの交互電圧印加間隔のほうが広くなるように、維持パルスの印加タイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
維持パルスの高電圧部の印加時に流れる瞬時電流に応じて維持パルスの印加タイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
維持パルスの高電圧部の印加時における平均消費電力に応じて維持パルスの印加のタイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
パネル製造後の総点灯時間をさらに測定し、測定された総点灯時間に基づいて維持パルスの印加タイミングを制御する請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを駆動する駆動方法であって、
画面表示の際には１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、
前記維持期間には表示電極間にほぼ矩形波の基本電圧パルスに高電圧部を部分的に重畳した維持パルスを交互に印加し、
画面の表示領域の全セル数に対する発光セル数の割合である画面の表示率と、表示電極間の維持放電に使用される消費電力と、表示電極間に維持放電時に流れる瞬時電流との、少なくとも一つを測定し、
測定された表示率、消費電力、瞬時電流のうち少なくとも一つの値に基づいて前記維持パルスの高電圧部の立ち上がり完了から立ち下がり開始までの高電圧印加時間に、前記アドレス電極に対して矩形パルスを印加して、前記維持パルスの放電タイミングを、前記高電圧部における最高電圧への到達から前記基本電圧へ変化し終わるまでの間に調整することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１２】
一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを駆動する駆動装置であって、
表示電極に対して走査用の電圧を印加するとともに、ほぼ矩形波の基本電圧パルスに高電圧部を部分的に重畳した維持パルスを印加する表示電極用ドライバと、アドレス電極に対してアドレスパルスを印加するアドレスドライバとを有するドライバ回路と、
画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間にはドライバ回路から表示電極に走査用の電圧を印加させて発光させるべきセル内に壁電荷を蓄積し、維持期間にはドライバ回路から表示電極間に維持パルスを交互に印加させてそれらの電極間で維持放電を発生させるようドライバ回路を制御する制御回路と、
画面の表示領域の全セル数に対する発光セル数の割合である画面の表示率と、表示電極間の維持放電に使用される消費電力と、表示電極間に維持放電時に流れる瞬時電流との、少なくとも一つを測定する測定回路とを備え、
制御回路は、測定回路によって測定された表示率と消費電力と瞬時電流との少なくとも一つの値に基づいて維持パルスの印加タイミングを制御して、表示電極間に維持パルスを印加してから維持放電が発生されるまでの放電遅れ時間を調整することを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項１３】
制御回路は、維持パルスの高電圧部の立ち上がり完了から立ち下がり開始までの高電圧印加期間に、アドレス電極に対してアドレスパルスが印加されるようにドライバ回路を制御する請求項１２記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（ＰＤＰ）の駆動方法および装置に関し、さらに詳しくは、ＰＤＰの駆動に際し矩形波にオフセット電圧を重畳したオフセットパルスを印加するＰＤＰの駆動方法および装置に関する。ＰＤＰは従来のブラウン管と比較し、薄型という特徴を持ち、テレビ、電子ディスプレイ、公衆表示モニターとして製品化されている。
【背景技術】
【０００２】
ＰＤＰとして、ＡＣ駆動型３電極面放電形式のＰＤＰが広く知られている。このＰＤＰは、前面側（表示面側）の基板の内側面に面放電が可能な表示電極を水平方向に多数設け、背面側の基板の内側面に多数のアドレス電極を表示電極と交差する方向に設け、表示電極とアドレス電極の交差部をセルとするものである。なお、本明細書では、表示電極の内、スキャン（走査）に用いる電極をＹ電極とし、その他の電極をＸ電極として説明する。
【０００３】
この構造のＰＤＰでは、階調表示のため、一般にアドレス・表示分離（ＡＤＳ）方式と呼ばれる駆動方式で表示が行われている。すなわち、１フレームを、重み付けをした複数のサブフィールドで構成し、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間（表示期間ともいう）とで構成する。
【０００４】
そして、表示の際には、Ｙ電極をスキャン電極として用いて画面の走査を行い、その間に所望のアドレス電極に電圧（アドレス電圧）を印加して、Ｙ電極とアドレス電極との間でアドレス放電を発生させて、発光させるべきセル内に電荷を蓄積する。次に、Ｘ電極とＹ電極に交互に表示用の電圧（一般に「維持電圧」、「維持パルス」、「サスティンパルス」などと呼ばれる）を印加して、ＸＹ電極間で重み付けの回数だけ維持放電を継続することで、表示を行うようにしている。
【０００５】
この維持放電の際に印加する電圧パルスは、矩形波を交互に印加する方法が一般的であるが、駆動マージンを広げる目的、あるいは発光効率を向上させる目的で、オフセットパルスを印加する場合がある。このオフセットパルスは、維持パルスとして一般に用いられる矩形波（基本電圧パルス）にオフセット電圧を重畳したものであり、矩形波の最初に一定期間だけ高い電圧を印加することで高輝度な放電を発生させるようにしている（特許文献１〜５参照）。
【０００６】
【特許文献１】特開昭５２−１５０９４１公報
【特許文献２】特開昭５２−１５０９４０公報
【特許文献３】特開昭５０−３９０２４公報
【特許文献４】特開平３−２５９１８３公報
【特許文献５】特開平４−２６７２９３公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般にＰＤＰでは、表示電極間で維持放電を発生させる場合、維持パルスを印加してから維持放電が発生するまでに時間差（放電遅れ）が生じる。維持パルスとしてオフセットパルスを用いる場合、理想的な放電タイミングは、基本電圧パルスに続いてオフセット電圧が立ち上がり一定の電位に達してから、オフセット電圧のスイッチがオフにされてオフセット電圧が立ち下がるまでの間であり、この間に放電が発生した場合に高い発光効率を示す。
【０００８】
上記の放電遅れは、理想的な遅れ時間よりも遅くても早くても発光効率が低下する。すなわち、放電遅れが大きい場合には、オフセット電圧が立ち下がった後で放電が発生するため、発光効率が低くなる。また、放電遅れが小さい場合には、オフセット電圧が立ち上がる前に放電が発生するため、発光効率が低くなる。
【０００９】
従来、維持パルスにオフセットパルスを用いた場合、矩形パルス（基本電圧パルス）を印加する場合よりもプライミング粒子が多くなり、このため放電遅れが小さくなって、オフセット電圧が立ち上がる前に放電が発生し、発光効率が低くなることがあった。
【００１０】
このため、表示電極間で維持放電を発生させるに際し、放電遅れの時間を適切に制御することで理想的なタイミングで放電を発生させる手法の出現が望まれていた。
【００１１】
本発明は、このような事情を考慮してなされたもので、維持パルスの印加タイミングを変化させることで、表示電極間のプライミング粒子の量を調整し、これにより放電遅れの時間を一定にして、理想的なタイミングで維持放電を発生させることを目的とするものである。
【課題を解決するための手段】
【００１２】
本発明は、一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを駆動する駆動方法であって、画面表示の際には１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、前記維持期間には表示電極間にほぼ矩形波の基本電圧パルスに高電圧部を部分的に重畳した維持パルスを交互に印加し、画面の表示領域の全セル数に対する発光セル数の割合である画面の表示率と、表示電極間の維持放電に使用される消費電力と、表示電極間に維持放電時に流れる瞬時電流との、少なくとも一つを測定し、測定された表示率、消費電力、瞬時電流のうち少なくとも一つの値に基づいて前記維持パルスの印加タイミングを制御して、前記維持パルスの放電タイミングを、前記高電圧部における最高電圧への到達から前記基本電圧へ変化し終わるまでの間に調整することを特徴とするプラズマディスプレイパネルの駆動方法である。
【発明の効果】
【００１３】
本発明によれば、測定された表示率と消費電力と瞬時電流との少なくとも一つの値に基づいて維持パルスの印加タイミングを制御するので、セル内のプライミング粒子の濃度、あるいは維持放電の放電タイミングの不慮の変動に対応して、維持放電の放電タイミングを最適な状態に調整することができ、これによりＰＤＰの発光効率の向上および長寿命化を図ることができる。
【発明を実施するための最良の形態】
【００１４】
本発明において、基板としては、ガラス、石英、セラミック等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形成した基板が含まれる。
【００１５】
表示電極およびアドレス電極は、当該分野で公知の各種の材料と方法を用いて形成することができる。表示電極およびアドレス電極に用いられる材料としては、例えば、ＩＴＯ、ＳｎＯ2などの透明な導電性材料や、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒなどの金属の導電性材料が挙げられる。表示電極およびアドレス電極の形成方法としては、当該分野で公知の各種の方法を適用することができる。たとえば、印刷などの厚膜形成技術を用いて形成してもよいし、物理的堆積法または化学的堆積法からなる薄膜形成技術を用いて形成してもよい。厚膜形成技術としては、スクリーン印刷法などが挙げられる。薄膜形成技術の内、物理的堆積法としては、蒸着法やスパッタ法などが挙げられる。化学的堆積方法としては、熱ＣＶＤ法や光ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。
【００１６】
本明細書では、表示電極に対して印加されるほぼ矩形波の基本電圧パルスに高電圧部を部分的に重畳した電圧パルスをオフセットパルスと呼ぶ。
【００１７】
本発明のプラズマディスプレイパネルの駆動方法においては、維持パルスの印加タイミングの制御として、表示電極間に交互に印加する維持パルスの交互電圧印加間隔と、維持パルスの高電圧部の立ち下がり開始から基本電圧パルスの立ち下がり開始までの時間との、少なくとも一方を制御することが望ましい。
【００１８】
上記維持パルスの印加タイミングは、表示率が小さいフレームの維持パルスの交互電圧印加間隔よりも、表示率が大きいフレームの維持パルスの交互電圧印加間隔のほうが広くなるように制御してもよい。
【００１９】
維持パルスの印加タイミングは、消費電力が小さいフレームの維持パルスの交互電圧印加間隔よりも、消費電力が大きいフレームの維持パルスの交互電圧印加間隔のほうが広くなるように制御してもよい。
【００２０】
維持パルスの印加タイミングは、維持パルス数が少ないサブフィールドでの維持パルスの交互電圧印加間隔よりも、維持パルス数が多いサブフィールドでの維持パルスの交互電圧印加間隔のほうが広くなるように制御してもよい。
【００２１】
維持パルスの印加タイミングは、１つのサブフィールド内において、初期に印加する維持パルスの交互電圧印加間隔よりも、後期に印加する維持パルスの交互電圧印加間隔のほうが広くなるように制御することが望ましい。
【００２２】
また、維持パルスの印加タイミングは、サブフィールド毎の維持パルス数と出力画像データの画面表示率との積を数サブフィールド分積分した値をプライミング量の予測値とし、この予測値が小さいサブフィールドでの維持パルスの交互電圧印加間隔よりも、予測値が大きいサブフィールドでの維持パルスの交互電圧印加間隔のほうが広くなるように制御してもよい。
【００２３】
また、維持パルスの印加タイミングは、維持パルスの高電圧部の印加時に流れる瞬時電流に応じて制御してもよいし、維持パルスの高電圧部の印加時における平均消費電力に応じて制御してもよい。あるいは、パネル製造後の総点灯時間をさらに測定し、測定された総点灯時間に基づいて制御してもよい。
【００２４】
本発明は、また、一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを駆動する駆動装置であって、表示電極に対して走査用の電圧を印加するとともに、ほぼ矩形波の基本電圧パルスに高電圧部を部分的に重畳した維持パルスを印加する表示電極用ドライバと、アドレス電極に対してアドレスパルスを印加するアドレスドライバとを有するドライバ回路と、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間にはドライバ回路から表示電極に走査用の電圧を印加させて発光させるべきセル内に壁電荷を蓄積し、維持期間にはドライバ回路から表示電極間に維持パルスを交互に印加させてそれらの電極間で維持放電を発生させるようドライバ回路を制御する制御回路と、画面の表示領域の全セル数に対する発光セル数の割合である画面の表示率と、表示電極間の維持放電に使用される消費電力と、表示電極間に維持放電時に流れる瞬時電流との、少なくとも一つを測定する測定回路とを備え、制御回路は、測定回路によって測定された表示率と消費電力と瞬時電流との少なくとも一つの値に基づいて維持パルスの印加タイミングを制御して、表示電極間に維持パルスを印加してから維持放電が発生されるまでの放電遅れ時間を調整することを特徴とするプラズマディスプレイパネルの駆動装置である。
【００２５】
上記構成においては、制御回路を、維持パルスの高電圧部の立ち上がり完了から立ち下がり開始までの高電圧印加期間に、アドレス電極に対してアドレスパルスが印加されるようにドライバ回路を制御するように構成することが望ましい。
【００２６】
以下、図面に示す実施の形態に基づいて本発明を詳述する。なお、本発明はこれによって限定されるものではなく、各種の変形が可能である。
【００２７】
図１は本発明の駆動装置で駆動するＰＤＰの構成を示す部分分解斜視図である。このＰＤＰはカラー表示用のＡＣ型３電極面放電形式のＰＤＰである。
【００２８】
本ＰＤＰ１０は、前面側（表示面側）の基板１１を含む前面側のパネルアセンブリと、背面側の基板２１を含む背面側のパネルアセンブリから構成されている。前面側の基板１１と背面側の基板２１としては、ガラス基板、石英基板、セラミック基板等を使用することができる。
【００２９】
前面側の基板１１の内側面には、水平方向に一対の表示電極Ｘ，Ｙが隣接する電極対間で放電が生じない間隔（非放電ギャップ）を隔てて形成されている。表示電極Ｘと表示電極Ｙの間が表示ラインＬとなる。各表示電極Ｘ、Ｙは、ＩＴＯ、ＳｎＯ2などの幅の広い透明電極１２と、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属製の幅の狭いバス電極１３から構成されている。表示電極Ｘ、Ｙは、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。
【００３０】
表示電極Ｘ、Ｙの上には、表示電極Ｘ、Ｙを覆うように交流（ＡＣ）駆動用の誘電体層１７が形成されている。誘電体層１７は、低融点ガラスペーストを、前面側の基板１１上にスクリーン印刷法で塗布し、焼成することにより形成している。
【００３１】
誘電体層１７の上には、表示の際の放電により生じるイオンの衝突による損傷から誘電体層１７を保護するための保護膜１８が形成されている。この保護膜は、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等からなる。
【００３２】
背面側の基板２１の内側面には、平面的にみて表示電極Ｘ、Ｙと交差する方向に複数のアドレス電極Ａが形成され、そのアドレス電極Ａを覆って誘電体層２４が形成されている。アドレス電極Ａは、スキャン用の表示電極との交差部で発光セルを選択するためのアドレス放電を発生させるものであり、Ｃｒ／Ｃｕ／Ｃｒの３層構造で形成されている。このアドレス電極Ａは、その他に、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ等で形成することもできる。アドレス電極Ａも、表示電極Ｘ、Ｙと同様に、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。誘電体層２４は、誘電体層１７と同じ材料、同じ方法を用いて形成することができる。
【００３３】
隣接するアドレス電極Ａとアドレス電極Ａとの間の誘電体層２４上には、複数の隔壁２９が形成されている。隔壁２９は、サンドブラスト法、印刷法、フォトエッチング法等により形成することができる。例えば、サンドブラスト法では、低融点ガラスフリット、バインダー樹脂、溶媒等からなるガラスペーストを誘電体層２４上に塗布して乾燥させた後、そのガラスペースト層上に隔壁パターンの開口を有する切削マスクを設けた状態で切削粒子を吹きつけて、マスクの開口に露出したガラスペースト層を切削し、さらに焼成することにより形成する。また、フォトエッチング法では、切削粒子で切削することに代えて、バインダー樹脂に感光性の樹脂を使用し、マスクを用いた露光及び現像の後、焼成することにより形成する。
【００３４】
隔壁２９の側面及び隔壁間の誘電体層２４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体層２８Ｒ、２８Ｇ、２８Ｂが形成されている。蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末とバインダー樹脂と溶媒とを含む蛍光体ペーストを隔壁２９間の凹溝状の放電空間内にスクリーン印刷、又はディスペンサーを用いた方法などで塗布し、これを各色毎に繰り返した後、焼成することにより形成している。この蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末と感光性材料とバインダー樹脂とを含むシート状の蛍光体層材料（いわゆるグリーンシート）を使用し、フォトリソグラフィー技術で形成することもできる。この場合、所望の色のシートを基板上の表示領域全面に貼り付けて、露光、現像を行い、これを各色毎に繰り返すことで、対応する隔壁間に各色の蛍光体層を形成することができる。
【００３５】
ＰＤＰは、上記した前面側のパネルアセンブリと背面側のパネルアセンブリとを、表示電極Ｘ、Ｙとアドレス電極Ａとが交差するように対向配置し、周囲を封止し、隔壁２９で囲まれた放電空間３０に放電ガスを充填することにより作製されている。このＰＤＰでは、表示電極Ｘ、Ｙとアドレス電極Ａとの交差部の放電空間３０が表示の最小単位である１つのセル領域（単位発光領域）となる。１画素はＲ、Ｇ、Ｂの３つのセルで構成される。
【００３６】
図２はＰＤＰを平面的に見た状態を示す説明図である。
本ＰＤＰは、表示ラインのライン方向に沿って配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素が構成される。
【００３７】
表示電極は、Ｘ電極、Ｙ電極ともに透明電極１２とバス電極１３で形成されている。Ｘ電極の透明電極１２とＹ電極の透明電極１２との間が放電領域（放電スリット）となり、これらの透明電極間で面放電を発生させる。Ｙ電極の背面側（透明電極１２が形成されていない側）とＸ電極の背面側との間は非放電領域（非放電スリット）となる。
【００３８】
図３はＰＤＰを駆動する場合のフィールド構成及び駆動電圧波形の一例を示す図である。
画面表示においては、１フレームＦを、例えば奇数フィールドｆiと偶数フィールドｆi+1で構成し、各フィールドｆを、発光輝度比が１：２：４：８：１６：３２：６４：１２８の８つのサブフィールドｓｆ１〜ｓｆ８で構成する。
そして、各サブフィールドｓｆｊの期間Ｔｓｆｊを、全てのセルを初期化するリセット期間ＴＲと、発光させるべきセルを選択するアドレス期間ＴＡと、選択したセルを発光させる維持期間（表示期間）ＴＳとで構成する。
【００３９】
そして、リセット期間ＴＲには全てのセル内の壁電荷を均一化する。アドレス期間ＴＡにはＹ電極を走査して発光させるべきセル内に壁電荷を蓄積する。維持期間ＴＳには全てのセルの表示電極Ｘ，Ｙ間にサスティンパルスを印加して画面表示を行う。
【００４０】
具体的には、まず、リセット期間ＴＲにおいては、全てのＸ電極に図示のような矩形波、または鈍波、あるいはランプ波のリセットパルスＰｒを印加して、全てのＸ電極とＹ電極との間で放電を発生させ、全てのセル内の壁電荷を均一化する。アドレス期間ＴＡにおいては、Ｙ電極群をスキャン電極として用いて、順次走査パルスＰｙを印加してゆき、その間に所望のアドレス電極ＡにアドレスパルスＰａを印加して、選択されたアドレス電極ＡとＹ電極との間でアドレス放電を発生させることで発光すべきセルを選択する。この発光セル対応の誘電体層上には壁電荷が形成されるので、次に、Ｙ電極群とＸ電極群との間に交互にサスティンパルスＰｓを印加して、当該壁電荷の蓄積されたセルにおいて再び放電（維持放電または表示放電と呼称）を発生させることで、セルを発光させる。このセルの発光は、表示放電によって発生された紫外線で蛍光体層中の蛍光体を励起して、蛍光体から所望の色の可視光を発生させることにより行われる。
【００４１】
図４はサスティンパルスの波形を示す説明図である。
サスティンパルスＰｓは、矩形波に高電圧部としてのオフセット電圧を重畳したオフセットパルスである。このように、サスティンパルスとしてオフセットパルスを印加する場合、矩形波を基本電圧パルスＶｓとして印加し、さらに図中斜線で示したオフセット電圧Ｖｏを、基本電圧パルスに重畳して印加する。
【００４２】
以下、オフセットパルスの説明にあたっては、一方の表示電極（ＸまたはＹ電極）に印加されるオフセット電圧の立ち上がり完了から立ち下がり開始までの時間をオフセットキープ時間Ｔｏとし、オフセット電圧の立ち下がり開始から基本電圧パルスの立ち下がり開始までの時間をベースキープ時間Ｔｍとする。そして、一方の表示電極（ＸまたはＹ電極）に印加する基本電圧パルスの立ち下がり開始から他方の表示電極（ＹまたはＸ電極）に印加するオフセット電圧の立ち上がり完了までの待ち時間をパルス間隔Ｔｉとし、放電Ｄｃと放電Ｄｃの間隔を放電間隔Ｔｐとする。
【００４３】
オフセットキープ時間Ｔｏとベースキープ時間Ｔｍとの合計は、サスティンパルスＰｓのパルス幅Ｔｗとなる。
オフセットキープ時間Ｔｏと、ベースキープ時間Ｔｍと、パルス間隔Ｔｉとの合計は交互電圧印加間隔Ｔｃとなり、この交互電圧印加間隔Ｔｃは放電間隔Ｔｐと実質的に一致する。
【００４４】
図５〜図７は放電遅れの説明図であり、図５は理想的なタイミングで放電が発生した場合を示し、図６は放電遅れが大きい場合を示し、図７は放電遅れが小さい場合を示している。
【００４５】
図５に示すように、ＰＤＰでは、サスティンパルスＰｓを印加してから維持放電Ｄｃが発生するまでに放電遅れＴｄが生じる。理想的な放電開始タイミングの期間Ｔｒは、基本電圧パルスに続いてオフセット電圧が立ち上がり一定の電位に達してから、オフセット電圧のスイッチがオフにされてオフセット電圧が立ち下がるまでの間であり、この間に放電が発生した場合に高い発光効率を示す。図中Ｏｆはオフセット電圧のスイッチがオフにされる時期である。
【００４６】
図６に示すように、放電遅れＴｄが大きい場合は、理想的な放電開始タイミングの期間Ｔｒよりも遅れて基本電圧パルスの部分で放電Ｄｃが発生するため、発光効率が低くなる。図中のＤｅは電圧ドロップを示す。
【００４７】
また、図７に示すように、放電遅れＴｄが小さい場合は、理想的な放電開始タイミングの期間Ｔｒよりも早く放電Ｄｃが発生するため、発光効率が低くなる。図中のＤｅは電圧ドロップを示す。
【００４８】
サスティンパルスＰｓにオフセットパルスを用いた場合、矩形パルス（基本電圧パルス）を印加する場合よりもプライミング粒子の量が多くなり、このため放電遅れが小さくなって、オフセット電圧が立ち上がる前に放電が発生し、発光効率が低くなる。
【００４９】
つまり、放電遅れＴｄの変化はプライミング粒子の量によって影響を受けやすい。プライミング粒子は放電が発生するたびに放電空間に放出され徐々に減少するイオンや放電ガスのラディカルである。放電を繰り返すと徐々にプライミング粒子濃度が増加し、逆に消灯状態が連続すれば減少する。
【００５０】
そのため、プライミング粒子が多くて放電遅れの小さい場合には、サスティン放電の放電間隔Ｔｐを大きくする事により、プライミング粒子量を減らして放電タイミングを理想的なタイミングに調整し、発光効率の低下を防止する。
【００５１】
プライミング粒子は放電によって生成され、時間と共に減衰するため、画面表示率（画面の何％が点灯状態にあったか）、サスティンパルス数、時間減衰係数の積を直前の数サブフィールド〜数フィールド分を積分することで、プライミング粒子量（プライミング粒子濃度）を予測することができる。
【００５２】
このプライミング粒子量の予測値、あるいは実験等であらかじめ求めたプライミング粒子量に応じて、サスティン放電の放電間隔Ｔｐを変化させることにより、理想的なタイミングで放電を発生させることができる。
【００５３】
サスティン放電の放電間隔Ｔｐは、交互電圧印加間隔Ｔｃ、ベースキープ時間Ｔｍ、パルス間隔Ｔｉの内の、１つまたは複数の値を調整することで変化させることができる。
【００５４】
なお、通常のテレビ表示では、プライミング粒子が多くて十分なオフセットパルスの効果が得られにくい場合が多いため、画面の表示率の大きな絵が連続し、消費電力が大きくなる場合に、パルス間隔Ｔｐを広くして発光効率を高くし、消費電力を低下させるという手段が有効である。ここで、画面の表示率とは、画面の表示領域に配置された全セル数に対する発光させるべきセル数の割合である。
【００５５】
図８（ａ）および図８（ｂ）はＰＤＰの駆動回路を示す説明図である。
ＰＤＰ１０の駆動回路は、Ｘドライバ３１、Ｙドライバ３２、アドレスドライバ３３、制御回路（ロジック回路）３４、および電源回路３５で構成されている。
【００５６】
Ｘドライバ３１には、サスティンパルス発生（出力）回路３１ａ、瞬時電流測定回路３１ｂ、オフセット波形（電圧）発生回路３１ｃ、平均電力測定回路３１ｄ、高電圧部平均消費電力測定回路３１ｆが設けられている。
【００５７】
Ｙドライバ３２には、スキャンドライバ回路３２ｅ、サスティンパルス発生回路３２ａ、瞬時電流測定回路３２ｂ、オフセット波形発生回路３２ｃ、平均電力測定回路３２ｄ、高電圧部平均消費電力測定回路３２ｆが設けられている。
【００５８】
Ｘドライバ３１はＸ電極Ｘ１，Ｘ２，…，Ｘｎにサスティンパルスを出力する回路であり、Ｙドライバ３２はＹ電極Ｙ１，Ｙ２，…，Ｙｎにサスティンパルスを出力する回路である。各サスティンパルス発生回路３１ａ，３２ａの前段に、それぞれ瞬時電流測定回路３１ｂ，３２ｂ、オフセット波形発生回路３１ｃ，３２ｃ、平均電力測定回路３１ｄ，３２ｄ、高電圧部平均消費電力測定回路３１ｆ，３２ｆが設けられている。
【００５９】
電源回路３５からは、基本電圧パルス用の電圧Ｖｓをサスティンパルス発生回路３１ａ，３２ａに供給し、オフセット電圧用の電圧Ｖｏをオフセット波形発生回路３１ａ，３２ｂに供給する。
【００６０】
平均電力測定回路３１ｄ，３２ｄは、サスティンパルスの印加によって消費される平均電力をモニターしている。この平均電力測定回路３１ｄ，３２ｄは、電流値の緩やかな時間変化を測定するために、電源回路３５に近い場所に設けられている。
【００６１】
オフセット波形発生回路３１ｃ，３２ｃの前段には、高電圧部平均消費電力測定回路３１ｆ，３２ｆを設けている。この高電圧部平均消費電力測定回路３１ｆ，３２ｆは、オフセット波形発生回路３１ｃ，３２ｃに流れる電流値の緩やかな時間変化を測定するため、電源回路３５に近い場所に設けられている。
【００６２】
オフセット波形発生回路３１ｃ，３２ｃの下段には、瞬時電流測定回路３１ｂ，３２ｂを設けている。この瞬時電流測定回路３１ｂ，３２ｂは、１回の放電でオフセット電圧Ｖｏによって流れる放電電流をモニターしている。瞬時電流測定回路３１ｂ，３２ｂは、１回の放電という速い電流値の変化をみるため、出力に近いところに設けられている。
【００６３】
平均電力測定回路３１ｄ，３２ｄの出力と、瞬時電流測定回路３１ｂ，３２ｂの出力と、高電圧部平均消費電力測定回路３１ｆ，３２ｆの出力は、制御回路３４に戻される。制御回路３４は、この平均電力測定回路３１ｄ，３２ｄによって測定された平均消費電力の値と、瞬時電流測定回路３１ｂ，３２ｂによって測定された瞬時電流の値と、高電圧部平均消費電力測定回路３１ｆ，３２ｆによって測定された高電圧部の平均消費電力の値の、少なくとも一つの値に基づいて、サスティン放電の放電間隔Ｔｐを調整する。
【００６４】
図９は制御回路の構成を示す説明図である。
制御回路３４は、フレームメモリ３４ａ、表示率カウンタ３４ｂ、パルス数演算回路３４ｃ、平均電力カウンタ３４ｄ、瞬時電流カウンタ３４ｅ、高電圧部平均消費電力カウンタ３４ｉ、２つの適否判定回路３４ｆ，３４ｊ、Ｔｃ・Ｔｍ・Ｔｉ設定演算回路３４ｇ、ＸＹコントローラ３４ｈ、および総点灯時間カウンタ３４ｋから構成されている。
【００６５】
表示データ受信回路３６は、ＴＶチューナー等から送られてきた画像の表示データを受信し、制御回路３４のフレームメモリ３４ｂに送る。
【００６６】
平均電力測定回路３１ｄ，３２ｄは、測定した平均電力を制御回路３４の平均電力カウンタ３４ｄに送る。この平均電力測定回路３１ｄ，３２ｄは、Ｘドライバ３１側の平均電力測定回路３１ｄとＹドライバ３２側の平均電力測定回路３２ｄのいずれか一方で測定した値を平均電力カウンタ３４ｄに送るようにしてもよいし、平均電力測定回路３１ｄと平均電力測定回路３２ｄの値を平均した値を平均電力カウンタ３４ｄに送るようにしてもよい。
【００６７】
瞬時電流測定回路３１ｂ，３２ｂは、測定した瞬時電流を制御回路３４の瞬時電流カウンタ３４ｅに送る。この瞬時電流測定回路３１ｂ，３２ｂは、Ｘドライバ３１側の瞬時電流測定回路３１ｂとＹドライバ３２側の瞬時電流測定回路３２ｂのいずれか一方で測定した値を瞬時電流カウンタ３４ｅに送るようにしてもよいし、瞬時電流測定回路３１ｂと瞬時電流測定回路３２ｂの値を平均した値を瞬時電流カウンタ３４ｅに送るようにしてもよい。
【００６８】
高電圧部平均消費電力測定回路３１ｆ，３２ｆは、測定した高電圧部の平均電流を高電圧部平均消費電力カウンタ３４ｉに送る。この高電圧部平均消費電力測定回路３１ｆ，３２ｆは、Ｘドライバ３１側の平均電流測定回路３１ｄとＹドライバ３２側の平均電流測定回路３２ｄのいずれか一方で測定した値を高電圧部平均消費電力カウンタ３４ｉに送るようにしてもよいし、平均電流測定回路３１ｄと平均電流測定回路３２ｄの値を平均した値を高電圧部平均消費電力カウンタ３４ｉに送るようにしてもよい。
【００６９】
フレームメモリ３４ｂは、表示データ受信回路３６から、１フレーム分または複数フレーム分の表示データをフレームメモリ３４ａに記憶する。
【００７０】
フレームメモリ３４ａでは、１フレームが、輝度の異なる８つのサブフィールドに分けられ、各サブフィールドのアドレスデータがアドレスドライバ３３に送られる。また、各サブフィールドの表示データの情報は表示率カウンタ３４ｂに送られる。
【００７１】
表示率カウンタ３４ｂでは、１フレームまたは１サブフィールドにおける発光させるべきセル数をカウントし、カウントした値を画面の表示率とする。このカウントした表示率はパルス数演算回路３４ｃとＴｃ・Ｔｍ・Ｔｉ設定演算回路３４ｇに送られる。
【００７２】
パルス数演算回路３４ｃでは、画面の表示率によって１フレームに投入するパルス数を決める。この時、平均電力カウンタ３４ｄに記憶された平均電力のモニター結果を考慮する。決定されたパルス数はＸＹコントローラ３４ｈとＴｃ・Ｔｍ・Ｔｉ設定回路３４ｇに送られる。
【００７３】
総点灯時間カウンタ３４ｋは、製造後に点灯した時間、あるいはサスティン回数を累積し、記憶する。この総点灯時間はＴｃ・Ｔｍ・Ｔｉ設定演算回路３４ｇに送られる。
【００７４】
瞬時電流測定回路３１ｂ，３２ｂの測定結果は、瞬時電流カウンタ３４ｅに記憶される。この瞬時電流カウンタ３４ｅでは、表示電極に対してサスティンパルスを印加した時の、特にオフセット電圧Ｖｏを印加した時に流れる瞬時電流の値が記憶される。この値は適否判定回路３４ｆに送られる。
【００７５】
高電圧部平均消費電力測定回路３１ｆ，３２ｆの測定結果は、高電圧部平均消費電力カウンタ３４ｉに記憶される。この高電圧部平均消費電力カウンタ３４ｉでは、表示電極にオフセット電圧Ｖｏを印加した時に流れる時間的に平均化された電流と印加電圧から計算される高電圧部平均消費電力が記憶される。この値は適否判定回路３４ｊに送られる。
【００７６】
適否判定回路３４ｆでは、オフセット放電としての適正な瞬時電流値の範囲をあらかじめ決めており、それに照らし合わせて測定電流の適否判定を行う。オフセット電圧Ｖｏの瞬時電流が「多い」、「適正」、「少ない」という判定結果をＴｃ・Ｔｍ・Ｔｉ設定演算回路３４ｇに送り、交互電圧印加間隔Ｔｃ，ベースキープ時間Ｔｍ，パルス間隔Ｔｉの各時間に反映させて、電圧Ｖｏの瞬時電流値が適正範囲に入るまでＴｃ，Ｔｍ，Ｔｉの値を変更する。例えば、オフセット電圧Ｖｏの瞬時電流が多い場合には、放電遅れが小さすぎて、オフセット電圧Ｖｏの印加期間で放電電流が流れすぎていることになる。よって、ＴｃやＴｉの期間を延長してやり、放電の周期を長くすることで放電遅れを大きくし、オフセット電圧Ｖｏの印加期間から放電をはずして行く方向に動かす。これにより徐々にオフセット電圧Ｖｏの瞬時電流は減少していくので、あらかじめ決めた適正範囲に収まったところでこの処理を停止する。
【００７７】
適否判定回路３４ｆでは、表示率カウンタ３４ｂの値とパルス数演算回路３４ｃの計算結果を基に算出される適正な高電圧部平均消費電力の範囲をあらかじめ決めており、それに照らし合わせて高電圧部平均消費電力の適否判定を行う。適正な高電圧部平均消費電力の範囲は、表示率カウンタの値とパルス数演算回路の計算結果から逐次関数に当てはめて計算してもいいし、適性範囲をデータテーブルとして記憶しておいてもよい。高電圧部平均消費電力が「多い」、「適正」、「少ない」という判定結果をＴｃ・Ｔｍ・Ｔｉ設定演算回路３４ｇに送り、交互電圧印加間隔Ｔｃ，ベースキープ時間Ｔｍ，パルス間隔Ｔｉの値を変更する。例えば、高電圧部平均消費電力が多い場合には、放電遅れが小さすぎて、オフセット電圧Ｖｏの印加期間で放電電流が流れすぎていることになる。よって、ＴｃやＴｉの期間を延長してやり、放電の周期を長くすることで、放電遅れを大きくし、オフセット電圧Ｖｏの印加期間から放電をはずしていく方向に動かす。これにより徐々に高電圧部平均消費電力は減少していくので、あらかじめ決められた適正範囲に収まったところでこの処理を停止する。表示率やパルス数は連続的に変化するが、それに応じた適正な高電圧部平均消費電力の範囲が決められているため、適否判定回路３４ｊは常に高電圧部平均消費電力の多少を判定し続けることができる。
【００７８】
Ｔｃ・Ｔｍ・Ｔｉ設定演算回路３４ｇでは、サスティン放電で消費される平均消費電力、サスティン放電時に流れる瞬間電流値、高電圧部平均消費電力値、総点灯時間、画面の表示率、サブフィールドにおけるサスティンパルス数、１つのサブフィールド内のサスティンパルスの位置、プライミング粒子量の予測値の内の、１つまたは２つ以上の要因（パラメータ）に基づいて、サスティンパルスの交互電圧印加間隔Ｔｃ，ベースキープ時間Ｔｍ，パルス間隔Ｔｉといった各時間の設定を行う。１フレームの時間は決まっているので、Ｔｃ，Ｔｍ，Ｔｉの時間を決めるためには、投入すべきサスティンパルス数の情報が必要になる。設定されたＴｃ，Ｔｍ，Ｔｉの時間は、ＸＹコントローラ３４ｈに送られる。
【００７９】
ＸＹコントローラ３４ｈは、Ｔｃ，Ｔｍ，Ｔｉの情報やパルス数の情報に基づいてドライバ用のロジック信号を生成し、それをＸドライバ３１とＹドライバ３２に送る。
【００８０】
上述したパラメータは、セル内のプライミング粒子量を予測するものであり、これにより、具体的には、制御回路３４は以下の制御を行うことでセル内におけるサスティン放電の放電間隔Ｔｐを変化させて、放電タイミングを調整する。これらの制御は、１つの制御だけを行ってもよいし、複数の制御を同時に行ってもよい。また、これらの制御に用いられる各回路は、実際に用いられる回路のみを搭載し、制御に用いない回路を省略することができる。
【００８１】
（１）表示電極間に交互に印加するサスティンパルスの交互電圧印加間隔Ｔｃと、サスティンパルスのオフセット電圧の立ち下がり開始から基本電圧パルスの立ち下がり開始までのベースキープ時間Ｔｍと、一方の表示電極に印加する基本電圧パルスの立ち下がり開始から他方の表示電極に印加するオフセット電圧の立ち上がり完了までのパルス間隔Ｔｉとの、少なくとも１つを制御する。
【００８２】
（２）表示率が小さいフレームのサスティンパルスの交互電圧印加間隔Ｔｃよりも、表示率が大きいフレームのサスティンパルスの交互電圧印加間隔Ｔｃのほうが広くなるように、サスティンパルスの印加タイミングを制御する。つまり、表示率が大きいフレームの任意のセルにおけるサスティン放電間隔をＴｐ０とし、表示率が小さいフレームのサスティン放電間隔をＴｐ１とした場合、Ｔｐ０＞Ｔｐ１となるように、サブフィールド毎に交互電圧印加間隔Ｔｃを調整する。
【００８３】
（３）消費電力が小さいフレームのサスティンパルスの交互電圧印加間隔Ｔｃよりも、消費電力が大きいフレームのサスティンパルスの交互電圧印加間隔Ｔｃのほうが広くなるように、サスティンパルスの印加タイミングを制御する。つまり、消費電力が大きいフレームの任意のセルにおけるサスティン放電間隔をＴｐ０とし、消費電力が小さいフレームのサスティン放電間隔をＴｐ１とした場合、Ｔｐ０＞Ｔｐ１となるように、サブフィールド毎に交互電圧印加間隔Ｔｃを調整する。
【００８４】
（４）サスティンパルス数が少ないサブフィールドでのサスティンパルスの交互電圧印加間隔Ｔｃよりも、サスティンパルス数が多いサブフィールドでのサスティンパルスの交互電圧印加間隔Ｔｃのほうが広くなるように、サスティンパルスの印加タイミングを制御する。つまり、サスティンパルス数が多いサブフィールドの任意のセルにおけるサスティン放電間隔をＴｐ０とし、サスティンパルス数が少ないサブフィールドのサスティン放電間隔をＴｐ１とした場合、Ｔｐ０＞Ｔｐ１となるように、サブフィールド毎に交互電圧印加間隔Ｔｃを調整する。
【００８５】
（５）１つのサブフィールド内において、初期に印加するサスティンパルスの交互電圧印加間隔Ｔｃよりも、後期に印加するサスティンパルスの交互電圧印加間隔Ｔｃのほうが広くなるように、サスティンパルスの印加タイミングを制御する。つまり、同一サブフィールド内で初期のサスティン放電間隔をＴｐ１とし、後期のサスティン放電間隔をＴｐ０とした場合、Ｔｐ０＞Ｔｐ１となるように、サブフィールド毎に交互電圧印加間隔Ｔｃを調整する。
【００８６】
（６）サブフィールド毎のサスティンパルス数Ｎと、出力画像データの画面表示率Ｄとの積（Ｎ×Ｄ）を数サブフィールド分積分した値をプライミング量の予測値として使用し、この予測値が小さいサブフィールドでのサスティンパルスの交互電圧印加間隔Ｔｃよりも、予測値が大きいサブフィールドでのサスティンパルスの交互電圧印加間隔Ｔｃのほうが広くなるように、サスティンパルスの印加タイミングを制御する。つまり、予測値が大きい場合の任意のセルにおけるサスティン放電間隔の１フレーム内平均値をＴｐ０とし、予測値が小さい場合のサスティン放電間隔の１フレーム内平均値をＴｐ１とした場合、Ｔｐ０＞Ｔｐ１となるように、サブフィールド毎に交互電圧印加間隔Ｔｃを調整する。
【００８７】
（７）放電遅れは数百時間以上の長時間の点灯によってずれが生じる。したがって、交互電圧印加間隔Ｔｃの最適値を、総点灯時間を基に調整する。例えば、あるプラズマパネルは五百時間以内は放電遅れが小さくなる傾向にあるが、その後四千時間は徐々に放電遅れが大きくなる傾向にある。この傾向はプラズマパネルのガス組成や構成材料によって変化するため、プラズマパネルの特性に合わせる必要がある。
【００８８】
上記（２）〜（７）の制御では、サスティンパルスの交互電圧印加間隔Ｔｃを制御するようにしているが、それに代えて、サスティンパルスのベースキープ時間Ｔｍとパルス間隔Ｔｉとのいずれか一方、または両方を制御するようにしてもよい。
【００８９】
以下、制御回路３４の具体的な処理内容を実施形態として説明する。
実施形態１
図１０および図１１は実施形態１を示す説明図である。
本実施形態は、ベースキープ時間Ｔｍによって放電タイミングを制御する。消費電力が少ない場合のベースキープ時間の例はＴｍ＝２μｓであり（図１０参照）、消費電力が多い場合にはＴｍ＝２０μｓである（図１１参照）。消費電力にかかわらず、オフセットキープ時間はＴｏ＝５００ｎｓ、パルス間隔はＴｉ＝１μｓである。これにより、消費電力が少ない場合の放電間隔はＴｐ＝３．５μｓ、消費電力が多い場合の放電間隔はＴｐ＝２１．５μｓとなる。
消費電力に対するベースキープ時間Ｔｍの制御方法は、図１２のグラフに示すように、消費電力によって段階的に切り換えてもよいし、図１３のグラフに示すように、無段階に切り換えてもよい。
【００９０】
消費電力が大きい場合は、表示率の高い画像が連続している場合であり、必然的にプライミング粒子の量が多くなりやすく、放電が早まりやすい。従って、本実施形態では、消費電力の大きさに応じて放電タイミングを調整し、消費電力を抑制する。
【００９１】
なお、本実施形態では、同じフィールドに属する複数のサブフィールドについては同じベースキープ時間Ｔｍを想定しているが、サブフィールド間、サブフィールド内でベースキープ時間Ｔｍが変化してもよい。この場合はフィールド内の平均Ｔｍが変化することになる。
【００９２】
実施形態２
図１４および図１５は実施形態２を示す説明図である。
本実施形態は、パルス幅Ｔｗによって放電タイミングを制御する。プライミング予測値が小さい場合は電力を削減する必要がないため、オフセット電圧の印加そのものを止める（図１４参照）。プライミング予測値が大きい場合にのみオフセット電圧を印加する（図１５参照）。
【００９３】
プライミング予測値が小さい場合、パルス幅はＴｗ＝１μｓである。プライミング予測値が大きい場合、オフセットキープ時間はＴｏ＝５００ｎｓ、ベースキープ時間はＴｍ＝４０μｓ、パルス幅はＴｗ＝４０．５μｓである。プライミング予測値にかかわらず、パルス間隔はＴｉ＝１μｓである。
【００９４】
プライミング予測値に対するパルス幅Ｔｗの制御方法は，図１６のグラフに示すように、プライミング予測値によって段階的に切り換えてもよいし、図１７のグラフに示すように、無段階に切り換えてもよい。
【００９５】
なお、プライミング予測値は、あるサブフィールドにおけるパルス数と同じサブフィールドの表示率の積を１フィールド分積分して求める。パルス数と表示率に重みを持たせてもよいし、数フィールド分積算してもよい。
【００９６】
また、本実施形態では、同じフィールドに属する複数のサブフィールドについては同じパルス幅Ｔｗを想定しているが、サブフィールド間、サブフィールド内でパルス幅Ｔｗが変化してもよい。この場合はフィールド内の平均Ｔｗが変化することになる。
【００９７】
実施形態３
図１８および図１９は実施形態３を示す説明図である。
本実施形態は、パルス間隔Ｔｉによって放電タイミングを制御する。表示率が小さいサブフィールドのパルス間隔の例はＴｉ＝１μｓであり（図１８参照）、表示率が大きい場合にはＴｉ＝１０μｓである（図１９参照）。表示率にかかわらず、オフセットキープ時間はＴｏ＝５００ｎｓ、ベースキープ時間はＴｍ＝２μｓである。これにより、表示率が小さい場合の放電間隔はＴｐ＝３．５μｓ、表示率が大きい場合の放電間隔はＴｐ＝１２．５μｓとなる。
【００９８】
表示率に対するパルス間隔Ｔｉの制御方法は、図２０のグラフに示すように、表示率によって段階的に切り換えてもよいし、図２１のグラフに示すように、無段階に切り換えてもよい。
【００９９】
なお、表示率とは画面全体の面積に対するＯＮセルの面積の割合である。表示率の大きい画像では、プライミング粒子が多くなりやすく、放電が早まりやすい。本実施形態では、表示率が大きい場合に放電間隔を広げることで、プライミング粒子の量を抑制し、放電タイミングを調整する。
【０１００】
また、本実施形態では、同じフィールドに属する複数のサブフィールドについては同じパルス間隔Ｔｉを想定しているが、サブフィールド内でパルス間隔Ｔｉが変化してもよい。この場合はサブフィールド内の平均Ｔｉが変化することになる。
【０１０１】
実施形態４
図２２は実施形態４を示す説明図である。
本実施形態は、ベースキープ時間Ｔｍによって放電タイミングを制御する。各サブフィールドにおけるサスティンパルス印加始めのベースキープ時間の例はＴｍ＝２μｓであり、サスティンパルス印加終了間際ではＴｍ＝１０μｓである。印加の始めや終了間際にかかわらず、オフセットキープ時間はＴｏ＝５００ｎｓ、パルス間隔はＴｉ＝１μｓである。これにより、印加始めの放電間隔はＴｐ＝３．５μｓ、印加終了間際の放電間隔はＴｐ＝１１．５μｓとなる。
【０１０２】
パルス印加順に対するベースキープ時間Ｔｍの制御方法は、図２３のグラフに示すように、パルスの順番によって段階的に切り換えてもよいし、図２４のグラフに示すように、無段階に切り換えてもよい。段階的に切り換える場合は、切り換えパルス数よりも印加パルス数の少ないサブフィールドは切り換えがないため、サブフィールドによってベースキープ時間Ｔｍの変化しない場合もあり得る。
【０１０３】
プライミング粒子は発生と同時に減衰し始めるが、放電間隔が小さい場合には減衰量よりも生成量が増すため、パルス数が多いほど多くなりやすい。本実施形態では、パルス印加の順番が遅い多い場合に放電間隔を大きくしてやることで、プライミング粒子の減衰を促し、放電タイミングを調整する。
【０１０４】
実施形態５
図２５および図２６は実施形態５を示す説明図である。
本実施形態は、基本電圧パルスにオフセット電圧を重畳する場合で、Ｘ１電極，Ｙ１電極，Ｘ２電極，Ｙ２電極に対して、タイミングをずらしたパルスを印加する方法への適用例を示したものである。
【０１０５】
本実施形態は、ベースキープ時間Ｔｍによって放電タイミングを制御する。同一フィールド内で、パルス数の少ないサブフィールドではベースキープ時間の例はＴｍ＝２．５μｓであり、パルス数の多いサブフィールドの場合にはＴｉ＝３．５μｓである。パルス数の多少にかかわらず、オフセットキープ時間はＴｏ＝０．５μｓである。
【０１０６】
パルス数に対するベースキープ時間Ｔｍの制御方法は、図２７のグラフに示すように、サブフィールドのパルスの数によって段階的に切り換えてもよいし、図２８のグラフに示すように、無段階に切り換えてもよい。段階的に切り換える場合は、切り換えパルス数よりも印加パルス数の少ないサブフィールドは切り換えがないため、サブフィールドによってベースキープ時間Ｔｍの変化しない場合もあり得る。
【０１０７】
本実施形態では、同一フィールド内のパルス数が多いサブフィールドのベースキープ時間Ｔｍを、パルス数が少ないサブフィールドのベースキープ時間Ｔｍより大きくすることで、発生するプライミング量を減らし、放電タイミングを調整する。
【０１０８】
本実施形態は、同一フィールド内のサブフィールド毎に放電間隔を調整するものであり、フィールド毎の平均パルス幅は、図２９のグラフに示すように、パルス数の大きいほど小さく制御することが好ましい。一般的にＰＤＰでは消費電力によってパルス数を制御しており、消費電力とパルス数はほぼ反比例するため、消費電力が大きく、消費電力の低減が必要とされる場合は、パルス数の少ない場合が多いためである。
【０１０９】
上記の実施形態１〜５では、セル内のプライミング粒子量を予測し、この予測に基づいて、サスティンパルスの交互電圧印加間隔Ｔｃと、ベースキープ時間Ｔｍと、パルス間隔Ｔｉとの、少なくとも１つを制御することで、セル内におけるサスティン放電の放電間隔Ｔｐを変化させて、放電タイミングを調整するようにしているが、次に、これらとは別の観点でサスティン放電の放電タイミングを調整する方法を説明する。
【０１１０】
実施形態６
サスティン放電の放電タイミングは、サスティンパルスの周期とデューティ比に依存する。この性質を利用して、放電タイミングの調整を行うこともできる。
【０１１１】
図３０はサスティンパルスの印加波形を示す説明図である。
サスティンパルスＰｓのパルス幅Ｔｗは、オフセットキープ時間Ｔｏとベースキープ時間Ｔｍを加えたものである。サスティンパルスＰｓの周期Ｔｓは、Ｘ電極またはＹ電極に印加するサスティンパルスの電圧印加サイクルである。デューティ比は、２Ｔｗ／Ｔｓで表される値である。
【０１１２】
図３１はデューティ比と放電遅れのと関係を示すグラフであり、サスティンパルスの周期とデューティ比を変化させたときの放電遅れの変動を示した一例である。
【０１１３】
このグラフによると、サスティンパルスの周期が短いほど、またデューティ比が大きいほど、放電遅れが小さくなることがわかる。よって放電条件（サスティン放電の瞬時電流）の変化に応じて、サスティンパルスの周期、またはデューティ比を制御回路で制御することにより、放電タイミングを最適な条件に調整することができる。
【０１１４】
すなわち、サスティンパルスの周期またはデューティ比を変えると、放電タイミングが変わり、それによって瞬時電流が変動するので、サスティン放電の瞬時電流の測定結果を制御回路にフィードバックして、逐次的にサスティンパルスの周期またはデューティ比を調整しなおすことにより、常にサスティン放電の放電タイミングを最適な状態を保つことができる。
【０１１５】
この制御方法としては、あるフレーム（またはサブフィールド）におけるサスティン放電時の瞬時電流値を測定し、そのときの発光させるべきセル数（点灯負荷）から計算される放電電流適正値と測定電流値を比べることで、放電のタイミングが適正であるか否かを判断する。
【０１１６】
たとえば、ＰＤＰの経年劣化等で放電遅れが大きくなった場合には、瞬時電流が減少するので、制御回路により、サスティンパルスの周期をより短く変更する。逆にセル内のプライミング粒子の量が増大して、放電遅れが小さくなった場合には、瞬時電流が増大するので、制御回路により、サスティンパルスの周期をより長く変更する。ただし維持期間の長さに上限があるので、限界まで周期を延ばしてもなお放電遅れが小さい場合は、サスティンパルスのデューティ比を低下させることでさらに放電遅れを大きくする。放電タイミングが最適化されて放電電流が設定範囲に収まるまでこれを繰り返す。
【０１１７】
このように、瞬時電流の値が適性範囲から逸脱した場合には、サスティンパルスの周期、デューティ比の少なくとも一方を制御することで、放電タイミングを調整することができる。
【０１１８】
図３２はアドレスパルスの印加によって放電タイミングを調整する方法を示す説明図である。
サスティン放電の放電タイミングを調整する方法として、アドレス電極に付加的にアドレスパルスＰａを印加することで、サスティン放電の放電タイミングを調整することができる。アドレスパルスＰａを印加する最適なタイミングは、オフセット電圧Ｖｏを印加し終えてから、基本電圧パルスＶｓを印加し始めるまでの間であって、望ましくは、オフセット電圧Ｖｏと基本電圧パルスＶｓの切り替えと同時にアドレスパルスＰａを印加する。
【０１１９】
サスティンパルスＰｓの波形は時間的に拡大すると、図に示した通り、立ち上がり開始から終了までに時間差が生じる。オフセット電圧Ｖｏの立ち上がり終了時をＴvos、立ち下がり開始時をＴvoe、アドレスパルスＰａを印加するタイミングをＴvoasとすると、Ｔvos＜Ｔvoas＜Ｔvoeである場合に発光効率が良くなり、特にＴvoas＝Ｔvoeの場合に最も発光効率が良くなる。
【０１２０】
このように、瞬時電流の値が適性範囲から逸脱した場合には、オフセット電圧Ｖｏを印加し終えてから、基本電圧パルスＶｓを印加し始めるまでの間に、アドレス電極にアドレスパルスＰａを印加することで、放電タイミングを調整することができる。
【０１２１】
アドレスパルスは、サスティンパルスの印加時に常に印加してもよいが、例えば、瞬時電流の測定結果をもってサスティン放電の放電タイミングが正常であるか否かを判別し、サスティン放電中にアドレスパルスを印加するかどうか決定するようにしてもよい。
【０１２２】
本発明によれば、測定回路によって測定された消費電力と瞬時電流との少なくとも一方の値に基づいてサスティンパルスの印加タイミングを制御するので、セル内のプライミング粒子の濃度、あるいはＰＤＰの構成材料の特性変化や映像ソースの変化によって生じる維持放電の放電タイミングの変動に応じて、維持放電の放電タイミングを最適な状態に維持することができ、これによりＰＤＰの発光効率の向上および長寿命化を図ることができる。
【図面の簡単な説明】
【０１２３】
【図１】本発明の駆動装置で駆動するＰＤＰの部分分解斜視図である。
【図２】ＰＤＰを平面的に見た状態を示す説明図である。
【図３】ＰＤＰ駆動時のフィールド構成及び駆動電圧波形を示す図である。
【図４】サスティンパルスの波形を示す説明図である。
【図５】放電遅れの説明図である。
【図６】放電遅れの説明図である。
【図７】放電遅れの説明図である。
【図８】ＰＤＰの駆動回路を示す説明図である。
【図９】制御回路の構成を示す説明図である。
【図１０】実施形態１を示す説明図である。
【図１１】実施形態１を示す説明図である。
【図１２】消費電力とベースキープ時間との関係を示すグラフである。
【図１３】消費電力とベースキープ時間との関係を示すグラフである。
【図１４】実施形態２を示す説明図である。
【図１５】実施形態２を示す説明図である。
【図１６】プライミング予測値とパルス幅との関係を示すグラフである。
【図１７】プライミング予測値とパルス幅との関係を示すグラフである。
【図１８】実施形態３を示す説明図である。
【図１９】実施形態３を示す説明図である。
【図２０】表示率とパルス間隔との関係を示すグラフである。
【図２１】表示率とパルス間隔との関係を示すグラフである。
【図２２】実施形態４を示す説明図である。
【図２３】パルス順とベースキープ時間との関係を示すグラフである。
【図２４】パルス順とベースキープ時間との関係を示すグラフである。
【図２５】実施形態５を示す説明図である。
【図２６】実施形態５を示す説明図である。
【図２７】パルス数とベースキープ時間との関係を示すグラフである。
【図２８】パルス数とベースキープ時間との関係を示すグラフである。
【図２９】パルス数と平均ベースキープ時間との関係を示すグラフである。
【図３０】サスティンパルスの印加波形を示す説明図である。
【図３１】デューティ比と放電遅れの関係を示すグラフである。
【図３２】アドレスパルスによる放電タイミング調整を示す説明図である。
【符号の説明】
【０１２４】
１０  ＰＤＰ
１１  前面側の基板
１２  透明電極
１３  バス電極
１７，２４  誘電体層
１８  保護膜
２１  背面側の基板
２８Ｒ，２８Ｇ，２８Ｂ  蛍光体層
２９  隔壁
３０  放電空間
３１  Ｘドライバ
３１ａ，３２ａ  サスティンパルス発生回路
３１ｂ，３２ｂ  瞬時電流測定回路
３１ｃ，３２ｃ  オフセット波形発生回路
３１ｄ，３２ｄ  平均電力測定回路
３１ｆ，３２ｆ  高電圧部平均消費電力測定回路
３２  Ｙドライバ
３２ｅ  スキャンドライバ回路
３３  アドレスドライバ
３４  制御回路
３４ａ  フレームメモリ
３４ｂ  表示率カウンタ
３４ｃ  パルス数演算回路
３４ｄ  平均電力カウンタ
３４ｅ  瞬時電流カウンタ
３４ｆ，３４ｊ  適否判定回路
３４ｇ  Ｔｃ・Ｔｍ・Ｔｉ設定演算回路
３４ｈ  ＸＹコントローラ
３４ｉ  高電圧部平均消費電力カウンタ
３４ｋ  総点灯時間カウンタ
３５  電源回路
Ａ  アドレス電極
Ｌ  表示ライン
Ｘ，Ｙ  表示電極
【図３】
2006284795.tif 000003
【図４】
2006284795.tif 000004
【図５】
2006284795.tif 000005
【図６】
2006284795.tif 000006
【図７】
2006284795.tif 000007
【図８】
2006284795.tif 000008
【図９】
2006284795.tif 000009
【図１０】
2006284795.tif 000010
【図１１】
2006284795.tif 000011
【図１２】
2006284795.tif 000012
【図１３】
2006284795.tif 000013
【図１４】
2006284795.tif 000014
【図１５】
2006284795.tif 000015
【図１６】
2006284795.tif 000016
【図１７】
2006284795.tif 000017
【図１８】
2006284795.tif 000018
【図１９】
2006284795.tif 000019
【図２０】
2006284795.tif 000020
【図２１】
2006284795.tif 000021
【図２２】
2006284795.tif 000022
【図２３】
2006284795.tif 000023
【図２４】
2006284795.tif 000024
【図２５】
2006284795.tif 000025
【図２６】
2006284795.tif 000026
【図２７】
2006284795.tif 000027
【図２８】
2006284795.tif 000028
【図２９】
2006284795.tif 000029
【図３０】
2006284795.tif 000030
【図３１】
2006284795.tif 000031
【図３２】
2006284795.tif 000032
【図１】
2006284795.tif 000033
【図２】
2006284795.tif 000034