(57)【要約】      （修正有）【課題】状況に応じて入力電圧の印加端から負荷への電流経路を適切に遮断することが可能な昇圧型スイッチング電源装置及びこれを備えた電子機器を提供することを目的とする。【解決手段】スイッチング電源ＩＣ２１は、インダクタＬｅｘと；負荷ＬＥＤへの出力電圧Ｖｏｕｔが引き出される端子Ｔ３と；端子Ｔ２と接地端との間に接続されたトランジスタＮ１と；端子Ｔ２と端子Ｔ３との間に接続されたトランジスタＰ１と；端子Ｔ３とトランジスタＰ１のバックゲートとの間に接続されたトランジスタＰ２と；各トランジスタのスイッチング制御を行うスイッチング制御部ＣＴＲＬと；を集積化して成り、スイッチング制御部ＣＴＲＬは、昇圧駆動時には、トランジスタＰ２を常時オン状態とした上で、トランジスタＮ１、Ｐ１を相補的にスイッチング制御する一方、駆動停止時には、トランジスタＮ１、Ｐ１、Ｐ２をいずれもオフ状態になるように制御する構成としている。【選択図】      図２
2006304500.tif 000002
【特許請求の範囲】
【請求項１】
外付けのインダクタを介して入力電圧が印加される入力端子と；負荷への出力電圧が引き出される出力端子と；前記入力端子と所定の基準電圧端との間に接続された出力トランジスタと；前記入力端子と前記出力端子との間に接続された第１のＰチャネル電界効果トランジスタと；前記出力端子と第１のＰチャネル電界効果トランジスタのバックゲートとの間に接続された第２のＰチャネル電界効果トランジスタと；前記出力トランジスタ、並びに、第１、第２のＰチャネル電界効果トランジスタのスイッチング制御を行うスイッチング制御部と；を集積化して成り、前記スイッチング制御部は、入力電圧を昇圧して出力電圧を得る際には、第２のＰチャネル電界効果トランジスタを常時オン状態とした上で、前記出力トランジスタ及び第１のＰチャネル電界効果トランジスタを相補的にスイッチング制御する一方、装置の駆動を停止する際には、前記出力トランジスタ、並びに、第１、第２のＰチャネル電界効果トランジスタをいずれもオフ状態になるように制御することを特徴とする昇圧型スイッチング電源装置。
【請求項２】
前記入力電圧が直接印加される電源端子と；ソースが第１のＰチャネル電界効果トランジスタのバックゲートに接続され、ドレインが前記電源端子に接続され、ゲートが前記出力端子に接続された第３のＰチャネル電界効果トランジスタと；を集積化して成ることを特徴とする請求項１に記載の昇圧型スイッチング電源装置。
【請求項３】
前記スイッチング制御部は、装置の駆動を停止するに際して、第１、第２のＰチャネル電界効果トランジスタのゲートに前記入力電圧を印加することを特徴とする請求項１または請求項２に記載の昇圧型スイッチング電源装置。
【請求項４】
前記スイッチング制御部は、装置の駆動を停止する際、第１、第２のＰチャネル電界効果トランジスタのゲートに前記出力電圧を印加することを特徴とする請求項１または請求項２に記載の昇圧型スイッチング電源装置。
【請求項５】
前記出力電圧に応じて変動する帰還電圧と所定の目標設定電圧との差分を増幅して誤差電圧信号を生成する誤差増幅器と、所定の三角波電圧信号を生成する発振器と、前記誤差電圧信号と前記三角波電圧信号を比較してＰＷＭ信号を生成するＰＷＭコンパレータと、を集積化して成り、前記スイッチング制御部は、入力電圧を昇圧して出力電圧を得る際、前記ＰＷＭ信号に基づいて、前記出力トランジスタ及び第１のＰチャネル電界効果トランジスタを相補的にスイッチング制御することを特徴とする請求項１〜請求項４のいずれかに記載の昇圧型スイッチング電源装置。
【請求項６】
前記出力電圧を監視して、前記スイッチング制御部に出力ショートが生じているか否かを報知するための出力ショート検出信号を生成する出力ショート検出回路を有して成り、前記スイッチング制御部は、前記出力ショート検出信号に基づいて出力ショートが生じたことを認識したとき、前記出力トランジスタ、並びに、第１、第２のＰチャネル電界効果トランジスタをいずれもオフ状態とすることを特徴とする請求項１〜請求項５のいずれかに記載の昇圧型スイッチング電源装置。
【請求項７】
前記出力ショート検出回路は、前記出力電圧が所定の閾値電圧を下回ったときに、その出力論理を反転するコンパレータと；装置が起動してから所定の出力検出マスク期間中には、前記コンパレータの出力論理に依らず一定の出力を行う一方、前記出力検出マスク期間の経過後は、前記コンパレータの出力論理を反映して、前記出力ショート検出信号の出力論理を反転させる出力検出マスク手段と；を有して成り、前記スイッチング制御部は、前記出力ショート検出信号に応じて出力ショートが生じたことを認識し、前記出力トランジスタ、並びに、第１、第２のＰチャネル電界効果トランジスタをいずれもオフ状態とすることを特徴とする請求項６に記載の昇圧型スイッチング電源装置。
【請求項８】
装置電源であるバッテリと、前記バッテリの出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、請求項１〜請求項７のいずれかに記載の昇圧型スイッチング電源装置を備えて成ることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を昇圧して出力電圧を生成する昇圧型スイッチング電源装置（チョッパ型電源装置）に関するものである。
【背景技術】
【０００２】
図６（ａ）に示す通り、従来の昇圧型スイッチング電源ＩＣ［Integrated Circuit］１００は、それに集積化されたパワートランジスタＰＴを用いて、外付けされたインダクタＬｅｘに流れる電流をスイッチング制御し、同じく外付けのショットキーバリアダイオードＳＢＤ及び平滑コンデンサＣｅｘから成る整流平滑手段を用いて、負荷Ｚへの出力電圧Ｖｏｕｔを生成する構成とされていた。
【０００３】
なお、本願発明に関するその他の従来技術としては、回路を構成したときにさまざまな問題点を招来する寄生ダイオードによる不具合の発生を防止することができる半導体装置（特許文献１を参照）や、整流素子としてＭＯＳＦＥＴを用いた場合にもＭＯＳＦＥＴでの電圧降下を抑制し、整流効率の低下を防止することができる整流回路（特許文献２を参照）、並びに、電源回路の出力段回路の占有面積を低減でき、出力端子に負荷と並列に接続されたコンデンサからの逆流を容易に阻止できる電源回路（特許文献３を参照）などが種々開示・提案されている。
【０００４】
【特許文献１】特開平８−１８６２６１号公報（図３）
【特許文献２】特開平１１−２３３７３０号公報
【特許文献３】特開２００３−３４７９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
確かに、上記従来の昇圧型スイッチング電源ＩＣ１００であれば、パワートランジスタＰＴのオン／オフ制御（デューティ制御）を行うことにより、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得ることが可能である。
【０００６】
しかしながら、図６（ａ）に示す昇圧型スイッチング電源ＩＣ１００では、装置の駆動を停止するに際して、パワートランジスタＰＴのスイッチング制御を止めても、入力電圧Ｖｉｎの印加端から負荷Ｚへの電流経路が遮断されるわけではないため、入力電圧Ｖｉｎの変動等によって負荷Ｚにリーク電流が流れてしまうおそれがあり、パワーオフ機能としては不十分である、という課題があった。
【０００７】
上記課題を解決する手段としては、図６（ｂ）に示すように、上記の電流経路を遮断するトランジスタＱｅｘを外付けする構成が考えられるが、当該構成では、トランジスタＱｅｘの実装に伴い、当該昇圧型スイッチング電源ＩＣ１００を搭載する電子機器全体としての小型化・軽薄化が阻害される、という課題があった。
【０００８】
また、上記トランジスタＱｅｘを外付けした構成としても、図６（ｃ）に示すように、負荷Ｚに対する出力電圧Ｖｏｕｔの供給端が低電位端にショート（地絡）した場合には、インダクタＬｅｘ若しくはショットキーバリアダイオードＳＢＤに大電流が流れ、これらの素子が破壊されてしまう、という課題もあった。
【０００９】
なお、先述の特許文献１〜３で開示・提案されている従来技術は、いずれも、入力電圧Ｖｉｎの印加端から負荷Ｚへの電流経路を適切に遮断する技術ではなく、上記課題を解決し得るものではなかった。
【００１０】
本発明は、上記の問題点に鑑み、状況に応じて入力電圧の印加端から負荷への電流経路を適切に遮断することが可能な昇圧型スイッチング電源装置を提供し、もってこれを搭載した電子機器の小型化並びに信頼性の向上に貢献することを目的とする。
【課題を解決するための手段】
【００１１】
上記された目的を達成するために、本発明に係る昇圧型スイッチング電源装置は、外付けのインダクタを介して入力電圧が印加される入力端子と；負荷への出力電圧が引き出される出力端子と；前記入力端子と所定の基準電圧端との間に接続された出力トランジスタと；前記入力端子と前記出力端子との間に接続された第１のＰチャネル電界効果トランジスタと；前記出力端子と第１のＰチャネル電界効果トランジスタのバックゲートとの間に接続された第２のＰチャネル電界効果トランジスタと；前記出力トランジスタ、並びに、第１、第２のＰチャネル電界効果トランジスタのスイッチング制御を行うスイッチング制御部と；を集積化して成り、前記スイッチング制御部は、入力電圧を昇圧して出力電圧を得る際には、第２のＰチャネル電界効果トランジスタを常時オン状態とした上で、前記出力トランジスタ及び第１のＰチャネル電界効果トランジスタを相補的にスイッチング制御する一方、装置の駆動を停止する際には、前記出力トランジスタ、並びに、第１、第２のＰチャネル電界効果トランジスタをいずれもオフ状態になるように制御する構成（第１の構成）としている。
【００１２】
このような構成とすることにより、第１のＰチャネル電界効果トランジスタを介する電流経路は元より、これに付随するボディダイオードを介した電流経路をも、第２のＰチャネル電界効果トランジスタによって遮断することができる。従って、リーク電流遮断用のトランジスタを外付けしていた従来構成と異なり、これを搭載する電子機器の小型化・軽薄化を阻害することなく、状況に応じて入力電圧の印加端から負荷への電流経路を適切に遮断することが可能となる。
【００１３】
なお、上記第１の構成から成る昇圧型スイッチング電源装置は、前記入力電圧が直接印加される電源端子と；ソースが第１のＰチャネル電界効果トランジスタのバックゲートに接続され、ドレインが前記電源端子に接続され、ゲートが前記出力端子に接続された第３のＰチャネル電界効果トランジスタと；を集積化して成る構成（第２の構成）にするとよい。このような構成とすることにより、出力電圧が所定の電位レベルまで低下したとき、第１、第２のＰチャネル電界効果トランジスタのバックゲートを入力電圧に固定し、そのオフ状態をより確実なものとすることが可能となる。
【００１４】
また、上記第１または第２の構成から成る昇圧型スイッチング電源装置において、前記スイッチング制御部は、装置の駆動を停止するに際して、第１、第２のＰチャネル電界効果トランジスタのゲートに前記入力電圧を印加する構成（第３の構成）にするとよい。このような構成とすることにより、出力電圧を急峻に立ち下げることができる。また、当該構成であれば、入力端子に現れる電圧が装置の駆動停止と同時に跳ね上がることを回避することができるため、装置の耐圧マージンを不必要に高めずに済むようになる。
【００１５】
なお、上記第２、第３の構成を組み合わせた場合には、第１、第２のＰチャネル電界効果トランジスタがオン状態となる期間において、第３のＰチャネル電界効果トランジスタをオフ状態とし、第１、第２のＰチャネル電界効果トランジスタのバックゲートをフロート状態とすることができるので、第３のＰチャネル電界効果トランジスタを介して、電源端子から電力供給を受ける内部回路に過大電流が流入することを回避し、その素子破壊を防止することが可能となる。
【００１６】
また、上記第１または第２の構成から成る昇圧型スイッチング電源装置において、前記スイッチング制御部は、装置の駆動を停止する際、第１、第２のＰチャネル電界効果トランジスタのゲートに前記出力電圧を印加する構成（第４の構成）としてもよい。このような構成とすることにより、装置を何度もオン／オフさせる必要がある場合でも、電力損失を低減し、その効率を高めることが可能となる。
【００１７】
また、上記第１〜第４いずれかの構成から成る昇圧型スイッチング電源装置は、前記出力電圧に応じて変動する帰還電圧と所定の目標設定電圧との差分を増幅して誤差電圧信号を生成する誤差増幅器と、所定の三角波電圧信号を生成する発振器と、前記誤差電圧信号と前記三角波電圧信号を比較してＰＷＭ信号を生成するＰＷＭコンパレータと、を集積化して成り、前記スイッチング制御部は、入力電圧を昇圧して出力電圧を得る際、前記ＰＷＭ信号に基づいて、前記出力トランジスタ及び第１のＰチャネル電界効果トランジスタを相補的にスイッチング制御する構成（第５の構成）にするとよい。このような構成とすることにより、出力電圧をその目標設定値に合わせ込むことができる。
【００１８】
また、上記第１〜第５いずれかの構成から成る昇圧型スイッチング電源装置は、前記出力電圧を監視して、前記スイッチング制御部に出力ショートが生じているか否かを報知するための出力ショート検出信号を生成する出力ショート検出回路を有して成り、前記スイッチング制御部は、前記出力ショート検出信号に基づいて出力ショートが生じたことを認識したとき、前記出力トランジスタ、並びに、第１、第２のＰチャネル電界効果トランジスタをいずれもオフ状態とする構成（第６の構成）にするとよい。このような構成であれば、インダクタからスイッチング電源装置に短絡電流が流れることを防ぐことができ、延いては、装置内部の素子や外付け部品の破壊を未然に回避することが可能となる。
【００１９】
なお、上記第６の構成から成る昇圧型スイッチング電源装置において、前記出力ショート検出回路は、前記出力電圧が所定の閾値電圧を下回ったときに、その出力論理を反転するコンパレータと；装置が起動してから所定の出力検出マスク期間中には、前記コンパレータの出力論理に依らず、一定の出力を行う一方、前記出力検出マスク期間の経過後は、前記コンパレータの出力論理を反映して、前記出力ショート検出信号の出力論理を反転させる出力検出マスク手段と；を有して成り、前記スイッチング制御部は、前記出力ショート検出信号に応じて出力ショートが生じたことを認識し、前記出力トランジスタ、並びに第１、第２のＰチャネル電界効果トランジスタをいずれもオフ状態とする構成（第７の構成）にするとよい。このような構成とすることにより、前記コンパレータの出力検出不能に起因する起動時の立ち上げ不良を防ぐことが可能となる。
【００２０】
また、本発明に係る電子機器は、装置電源であるバッテリと、前記バッテリの出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、上記第１〜第７いずれかの構成から成る昇圧型スイッチング電源装置を備えて成る構成としている。このような構成とすることにより、電子機器の小型化並びに信頼性向上を図ることが可能となる。
【発明の効果】
【００２１】
上記したように、本発明に係る昇圧型スイッチング電源装置であれば、入力電圧の印加端から負荷への電流経路を状況に応じて適切に遮断することが可能となり、延いては、これを搭載した電子機器の小型化並びに信頼性向上に貢献することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（例えばＴＦＴ［Thin Film Transistor］液晶パネル）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。
【００２３】
図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＴＦＴ液晶パネルへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１０と、バッテリ１０の出力変換手段であるＤＣ／ＤＣコンバータ２０と、携帯電話端末の表示手段であるＴＦＴ液晶パネル３０と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
【００２４】
ＤＣ／ＤＣコンバータ２０は、バッテリ１０から印加される入力電圧Ｖｉｎから一定の出力電圧Ｖｏｕｔを生成し、該出力電圧ＶｏｕｔをＴＦＴ液晶パネル３０に供給する。
【００２５】
図２は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図（一部にブロックを含む）である。本図に示す通り、本実施形態のＤＣ／ＤＣコンバータ２０は、スイッチング電源ＩＣ２１のほか、外付けのインダクタＬｅｘ、平滑コンデンサＣｅｘ、及び、抵抗Ｒｅｘを有して成る昇圧型スイッチングレギュレータ（チョッパ型レギュレータ）である。
【００２６】
スイッチング電源ＩＣ２１は、回路ブロック的に見ると、スイッチ駆動回路２１１と、出力帰還回路２１２と、出力ショート（地絡）検出回路２１３と、を有するほか、外部との電気的な接続手段として、外部端子Ｔ１〜Ｔ４を有して成る。なお、スイッチング電源ＩＣ２１には、上記した回路ブロックのほか、その他の保護回路ブロック（低入力誤動作防止回路や熱保護回路など）を適宜組み込んでも構わない。
【００２７】
スイッチ駆動回路２１１は、スイッチング制御部ＣＴＲＬと、Ｎチャネル電界効果トランジスタＮ１と、Ｐチャネル電界効果トランジスタＰ１〜Ｐ３と、を有して成る。
【００２８】
出力帰還回路２１２は、誤差増幅器ＥＲＲと、直流電圧源Ｅ１と、発振器ＯＳＣと、コンパレータＣＭＰ１と、を有して成る。
【００２９】
出力ショート（地絡）検出回路２１３は、コンパレータＣＭＰ２と、定電流源Ｉ１と、コンデンサＣ１と、スイッチ素子ＳＷと、インバータＩＮＶと、Ｎチャネル電界効果トランジスタＮ２〜Ｎ３と、抵抗Ｒ１〜Ｒ３と、論理和回路ＯＲと、を有して成る。
【００３０】
スイッチング制御部ＣＴＲＬの電源入力端、並びに、その他の内部回路（不図示）の電源入力端は、いずれも、外部端子Ｔ１（電源端子）に接続されている。
【００３１】
トランジスタＮ１のドレインは、外部端子Ｔ２（入力端子）に接続されている。トランジスタＮ１のソースは、接地されている。トランジスタＮ１のゲートは、スイッチング制御部ＣＴＲＬのゲート信号出力端に接続されている。
【００３２】
トランジスタＰ１のドレインは、外部端子Ｔ２に接続されている。トランジスタＰ１のソースは、外部端子Ｔ３（出力端子）に接続されている。トランジスタＰ１のゲートは、スイッチング制御部ＣＴＲＬのゲート信号出力端に接続されている。なお、トランジスタＰ１のドレインとバックゲートとの間には、アノードがドレインに接続され、カソードがバックゲートに接続された形で、ボディダイオードＢＤ１が付随している。
【００３３】
トランジスタＰ２のドレインは、外部端子Ｔ３に接続されている。トランジスタＰ２のソースは、トランジスタＰ１のバックゲートに接続されている。トランジスタＰ２のゲートは、スイッチング制御部ＣＴＲＬのゲート信号出力端に接続されている。トランジスタＰ２のバックゲートは、自身のソースに接続されている。なお、トランジスタＰ２のドレインとバックゲートとの間には、アノードがドレインに接続され、カソードがバックゲートに接続された形で、ボディダイオードＢＤ２が付随している。
【００３４】
トランジスタＰ３のドレインは、外部端子Ｔ１に接続されている。トランジスタＰ３のソースは、トランジスタＰ１のバックゲートに接続されている。トランジスタＰ３のゲートは、外部端子Ｔ３に接続されている。トランジスタＰ３のバックゲートは、自身のソースに接続されている。
【００３５】
誤差増幅器ＥＲＲの反転入力端（−）は、外部端子Ｔ４（出力帰還端子）に接続されている。誤差増幅器ＥＲＲの非反転入力端（＋）は、直流電圧源Ｅ１の正極端に接続されている。直流電圧源Ｅ１の負極端は接地されている。コンパレータＣＭＰ１の非反転入力端（＋）は、誤差増幅器ＥＲＲの出力端に接続されている。コンパレータＣＭＰ１の反転入力端（−）は、発振器ＯＳＣの出力端に接続されている。コンパレータＣＭＰ１の出力端は、スイッチング制御部ＣＴＲＬのＰＷＭ信号入力端に接続されている。
【００３６】
コンパレータＣＭＰ２の非反転入力端（＋）は、外部端子Ｔ３に接続されている。コンパレータＣＭＰ２の反転入力端（−）は、電源ラインと接地端との間に直列接続される抵抗Ｒ２、Ｒ３の接続ノードに接続されている。コンパレータＣＭＰ２の出力端は、論理和回路ＯＲの一入力端に接続されている。スイッチ素子ＳＷの一端は、定電流源Ｉ１を介して電源ラインに接続されている。スイッチ素子ＳＷの他端は、コンデンサＣ１を介して接地される一方、トランジスタＮ２のゲート及びトランジスタＮ３のドレインにも各々接続されている。スイッチ素子ＳＷの制御端は、起動信号Ｓｓｔａｒｔの印加端に接続されている。トランジスタＮ２のドレインは、抵抗Ｒ１を介して電源ラインに接続される一方、論理和回路ＯＲの他入力端にも接続されている。トランジスタＮ２、Ｎ３のソースは接地されている。トランジスタＮ３のゲートは、インバータＩＮＶを介して、起動信号Ｓｓｔａｒｔの印加端に接続されている。論理和回路ＯＲの出力端は、スイッチング制御部ＣＴＲＬの検出信号入力端に接続されている。
【００３７】
スイッチング電源ＩＣ２１の外部において、外部端子Ｔ１は、バッテリ１０から与えられる入力電圧Ｖｉｎの印加端に接続される一方、インダクタＬｅｘの一端にも接続されている。外部端子Ｔ２は、インダクタＬｅｘの他端に接続されている。外部端子Ｔ３は、平滑コンデンサＣｅｘを介して接地される一方、負荷であるＴＦＴ液晶パネル３０の発光ダイオード列ＬＥＤのアノード端に接続されている。外部端子Ｔ４は、抵抗Ｒｅｘを介して接地される一方、発光ダイオード列ＬＥＤのカソード端にも接続されている。
【００３８】
まず、上記構成から成るスイッチング電源ＩＣ２１の基本動作（直流／直流変換動作）について説明する。
【００３９】
トランジスタＮ１は、スイッチング制御部ＣＴＲＬからのゲート電圧Ｖｎに応じてスイッチング制御（開閉制御）される出力トランジスタであり、トランジスタＰ１は、スイッチング制御部ＣＴＲＬからのゲート電圧Ｖｐ１に応じてスイッチング制御（開閉制御）される同期整流トランジスタである。
【００４０】
スイッチング制御部ＣＴＲＬは、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際し、トランジスタＰ２を常時オン状態とした上で、トランジスタＮ１、Ｐ１を相補的にスイッチング制御する。
【００４１】
なお、本明細書中で用いている「相補的」という文言は、トランジスタＮ１、Ｐ１のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＮ１、Ｐ１のオン／オフ遷移タイミングに所定の遅延を与えている場合をも含むものとする。
【００４２】
トランジスタＮ１がオン状態にされると、インダクタＬｅｘには、トランジスタＮ１を介して、接地端に向けたスイッチ電流が流れ、その電気エネルギが蓄えられる。なお、トランジスタＮ１のオン期間において、すでに平滑コンデンサＣｅｘに電荷が蓄積されていた場合、負荷である発光ダイオード列ＬＥＤには、平滑コンデンサＣｅｘからの電流が流れることになる。また、このとき、同期整流素子であるトランジスタＰ１は、トランジスタＮ１のオン状態に対して相補的にオフ状態とされるため、平滑コンデンサＣ１からトランジスタＮ１に向けて電流が流れ込むことはない。
【００４３】
一方、トランジスタＮ１がオフ状態にされると、インダクタＬｅｘに生じた逆起電圧によって、そこに蓄積されていた電気エネルギが放出される。このとき、トランジスタＰ１は、トランジスタＮ１のオフ状態に対して相補的にオン状態とされるため、外部端子Ｔ２からトランジスタＰ１を介して流れる電流は、外部端子Ｔ３から負荷である発光ダイオード列ＬＥＤに流れ込むとともに、平滑コンデンサＣｅｘを介して接地端にも流れ込み、該平滑コンデンサＣｅｘを充電することになる。上記の動作が繰り返されることによって、負荷である発光ダイオード列ＬＥＤには、平滑コンデンサＣｅｘにより平滑された直流出力が供給される。
【００４４】
このように、本実施形態のスイッチング電源ＩＣ２１は、トランジスタＮ１、Ｐ１のスイッチング制御により、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成するチョッパ型昇圧回路の一構成要素として機能するものである。
【００４５】
次に、上記構成から成るスイッチング電源ＩＣ２１の出力帰還制御について説明する。
【００４６】
スイッチング電源ＩＣ２１において、誤差増幅器ＥＲＲは、抵抗Ｒｅｘの一端から引き出される出力帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの実際値に相当）と、直流電圧源Ｅ１で生成される参照電圧Ｖｒｅｆ（出力電圧Ｖｏｕｔの目標設定値Ｖｔａｒｇｅｔに相当）との差分を増幅して誤差電圧信号Ｖｅｒｒを生成する。すなわち、誤差電圧信号Ｖｅｒｒの電圧レベルは、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔよりも低いほど、高レベルとなる。一方、発振器ＯＳＣは、所定の三角波電圧信号Ｖｓｌｏｐｅを生成する。
【００４７】
コンパレータＣＭＰ１は、誤差電圧信号Ｖｅｒｒと三角波電圧信号Ｖｓｌｏｐｅとを比較してＰＷＭ［Pulse Width Modulation］信号を生成するＰＷＭコンパレータである。すなわち、ＰＷＭ信号のオンデューティ（単位期間に占めるトランジスタＮ１のオン期間の比）は、誤差電圧信号Ｖｅｒｒと三角波電圧信号Ｖｓｌｏｐｅとの相対的な高低に応じて逐次変動する。具体的に述べると、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔよりも低いほど、ＰＷＭ信号のオンデューティは大きくなり、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔに近付くにつれて、ＰＷＭ信号のオンデューティは小さくなる。
【００４８】
スイッチング制御部ＣＴＲＬは、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際し、ＰＷＭ信号に応じてトランジスタＮ１及びトランジスタＰ１を相補的にスイッチング制御する。具体的に述べると、スイッチング制御部ＣＴＲＬは、ＰＷＭ信号のオン期間には、トランジスタＮ１をオン状態、トランジスタＰ１をオフ状態とする一方、ＰＷＭ信号のオフ期間には、トランジスタＮ１をオフ状態、トランジスタＰ１をオン状態とする。
【００４９】
このように、本実施形態のスイッチング電源ＩＣ２１は、誤差電圧信号Ｖｅｒｒに基づく出力帰還制御により、出力電圧Ｖｏｕｔをその目標設定値Ｖｔａｒｇｅｔに合わせ込むことができる。
【００５０】
次に、上記構成から成るスイッチング電源ＩＣ２１の駆動停止動作（パワーオフ動作）について、図２及び図３を参照しながら、詳細に説明する。図３は、スイッチング電源ＩＣ２１のパワーオフ動作の一例を説明するための図であり、特に、装置の駆動を停止するに際して、トランジスタＰ１、Ｐ２のゲートに入力電圧Ｖｉｎを印加する場合の装置挙動を示している。
【００５１】
時刻ｔ１にて、スイッチング電源ＩＣ２１にパワーオフが指示されると、トランジスタＮ１には、ゲート電圧Ｖｎとして接地電位が印加され、トランジスタＮ１はオフ状態とされる。これにより、スイッチング電源ＩＣ２１の昇圧動作は停止される。
【００５２】
一方、トランジスタＰ１、Ｐ２には、ゲート電圧Ｖｐ１、Ｖｐ２としていずれも入力電圧Ｖｉｎが印加される。ただし、出力電圧Ｖｏｕｔは、未だ入力電圧Ｖｏｕｔよりも高いレベルを維持しているため、トランジスタＰ１、Ｐ２のゲート電位（Ｖｉｎ）は、そのソース電位（Ｖｏｕｔ）よりも低い状態となる。従って、トランジスタＰ１、Ｐ２は、上記ゲート電圧の変遷に依らず、引き続きオン状態に維持される。その結果、平滑コンデンサＣｅｘの蓄積電荷は、トランジスタＰ１を介して、入力電圧Ｖｉｎの印加端側へと急速に放電され、出力電圧Ｖｏｕｔは急峻に低下する（時刻ｔ１〜ｔ２）。
【００５３】
このように、スイッチング電源ＩＣ２１のパワーオフに際して、トランジスタＰ１、Ｐ２のゲートに入力電圧Ｖｉｎを印加する構成とすることにより、出力電圧Ｖｏｕｔを急峻に立ち下げることができる。また、当該構成であれば、外部端子Ｔ２に現れる電圧Ｖｘが上記パワーオフと同時に跳ね上がることを回避することができるため、スイッチング電源ＩＣ２１の耐圧マージンを不必要に高めずに済むようになる。
【００５４】
その後、時刻ｔ２にて、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎまで低下すると、トランジスタＰ１、Ｐ２はオフ状態に遷移される。これにより、外部端子Ｔ２から発光ダイオード列ＬＥＤへの電流経路を遮断することができるので、これ以後に入力電圧Ｖｉｎの変動等が生じた場合であっても、発光ダイオード列ＬＥＤへのリーク電流を適切に防止することが可能となる。また、当該構成であれば、リーク電流遮断用のトランジスタ（図６（ｂ）を参照）を外付けする必要がないので、携帯電話端末全体としての小型化・軽薄化を阻害することもない。時刻ｔ２以後、出力電圧Ｖｏｕｔは、図示しない内部のプルダウン回路により、約１０［ｍｓ］で０［Ｖ］になる。
【００５５】
なお、上記したトランジスタＰ２は、トランジスタＰ１に付随するボディダイオードＢＤ１を介した電流経路を遮断する手段として設けられている。すなわち、トランジスタＰ１のスイッチング特性を高めるべく、単純にトランジスタＰ１のバックゲートとソースを接続した構成では、ボディダイオードＢＤ１を介して、インダクタＬｅｘから発光ダイオード列ＬＥＤへの電流経路が存在するところ、当該電流経路上にトランジスタＰ２を配設し、かつ、スイッチング電源ＩＣ２１の駆動停止に際して、トランジスタＰ１、Ｐ２をいずれもオフ状態とする構成とすることにより、上記電流経路を遮断して、インダクタＬｅｘから発光ダイオード列ＬＥＤへのリーク電流を防止することが可能となる。
【００５６】
一方、トランジスタＰ３について見ると、そのゲート電位（出力電圧Ｖｏｕｔ）は、時刻ｔ１〜ｔ２には、先述の通り急峻に低下していき、時刻ｔ２にて、トランジスタＰ１、Ｐ２がオフ状態とされて以後も、緩やかながら継続的に低下していく。これに対して、トランジスタＰ３のソース電位Ｖｙは、時刻ｔ１〜ｔ２には、出力電圧Ｖｏｕｔとともに急峻に低下する一方、時刻ｔ２以後については、ボディダイオードＢＤ１を介して外部端子Ｔ２に吊られるため、電圧Ｖｘ（入力電圧Ｖｉｎ）に維持される。従って、トランジスタＰ３は、出力電圧ＶｏｕｔがＶｉｎ−ＶGS１．０［Ｖ］程度に低下するまで、オフ状態に維持され、時刻ｔ３にて、出力電圧Ｖｏｕｔが上記電位レベルにまで低下した時点で、何ら制御を要することなく、自発的にオン状態へと遷移される。すなわち、トランジスタＰ３は、出力電圧Ｖｏｕｔが上記の電位レベルにまで低下したとき、トランジスタＰ１、Ｐ２のバックゲートをその時点での最高電位である入力電圧Ｖｉｎに固定する手段であると言える。このような構成とすることにより、トランジスタＰ１、Ｐ２のバックゲートを高電位にバイアスし、そのオフ状態をより確実なものとすることが可能となる。
【００５７】
また、ここで重要なことは、トランジスタＰ１、Ｐ２がオン状態となる時刻ｔ１〜ｔ２（すなわち、平滑コンデンサＣｅｘに蓄積された電荷の急速放電期間）において、トランジスタＰ３がオフ状態とされ、トランジスタＰ１、Ｐ２のバックゲートがフロート状態とされることである。このような動作が実現されることにより、トランジスタＰ３を介して外部端子Ｔ１から電力供給を受ける内部回路に過大電流が流入することを回避し、その素子破壊を防止することが可能となる。
【００５８】
なお、上記の実施形態では、装置の駆動を停止するに際して、トランジスタＰ１、Ｐ２のゲートに入力電圧Ｖｉｎを印加する場合を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、図４に示すように、装置の駆動を停止するに際して、トランジスタＰ１、Ｐ２のゲートに出力電圧Ｖｏｕｔを印加する構成としても構わない。
【００５９】
このような構成とした場合、時刻ｔ１にて、スイッチング電源ＩＣ２１にパワーオフが指示された時点で、トランジスタＰ１、Ｐ２はオフ状態に遷移される。その結果、先述の実施形態に比べると、平滑コンデンサＣｅｘに蓄積された電荷の放電経路が少なくなり、出力電圧Ｖｏｕｔは徐々に低下することになる。従って、スイッチング電源ＩＣ２１を何度もオン／オフさせる必要がある場合には、当該構成を採用することで、電力損失を低減し、その効率を高めることが可能となる。
【００６０】
ただし、パワーオフと同時にトランジスタＰ１、Ｐ２をオフ状態に遷移させる当該構成では、インダクタＬｅｘに蓄積された電気エネルギによって、外部端子Ｔ２に現れる電圧Ｖｘが上記パワーオフと同時に跳ね上がるおそれがある。そのため、当該構成を採用する際には、スイッチング電源ＩＣ２１の耐圧マージンを十分に高めておく必要がある。
【００６１】
最後に、上記構成から成るスイッチング電源ＩＣ２１の出力ショート保護動作について図５を参照しながら詳細に説明する。
【００６２】
時刻ｔ４にて、スイッチング電源ＩＣ２１が外部からのイネーブル信号により動作を開始すると、出力電圧Ｖｏｕｔは、所定の傾きをもって徐々にその上昇を開始する。なお、時刻ｔ４以前にも、入力電圧Ｖｉｎとして３．６［Ｖ］は印加されているので、図５の波形となる。
【００６３】
コンパレータＣＭＰ２は、出力電圧Ｖｏｕｔと所定の閾値電圧（抵抗Ｒ２、Ｒ３の接続ノードから引き出される入力電圧Ｖｉｎの分圧電圧）とを比較する手段であり、その比較出力である電圧信号Ｖｂの論理（ハイレベル／ローレベル）は、出力電圧Ｖｏｕｔと閾値電圧との相対的な高低に応じて変遷する。より具体的に述べると、出力電圧Ｖｏｕｔが閾値電圧よりも高いときには、電圧信号Ｖｂの論理がハイレベルとなり、そうでないときには、電圧信号Ｖｂの論理がローレベルとなる。従って、当該電圧信号Ｖｂの論理を監視することで、出力ショート（地絡）の発生有無を検出することが可能となる。
【００６４】
ただし、スイッチング電源ＩＣ２１の動作開始直後は、コンパレータＣＭＰ２自体の出力検出不能期間であり、電圧信号Ｖｂの論理は、出力電圧Ｖｏｕｔの上昇に依らず、ローレベルのままとなる。従って、当該電圧信号Ｖｂをそのまま出力ショート検出信号（スイッチング制御部ＣＴＲＬに出力ショートが生じているか否かを報知するための信号）として用いると、スイッチング電源ＩＣ２１を起動してからしばらくの期間、出力ショートが誤検出されることになる。
【００６５】
そこで、本実施形態のスイッチング電源ＩＣ２１では、上記誤検出を回避すべく、次のような信号処理（出力検出マスク処理）が行われる。
【００６６】
すなわち、本実施形態のスイッチング電源ＩＣ２１では、上記スイッチング電源ＩＣ２１の動作開始に合わせて、スイッチ素子ＳＷの開閉制御を行うための起動信号Ｓｓｔａｒｔが入力（図５ではハイレベル遷移）され、スイッチ素子ＳＷがオン状態、トランジスタＮ３がオフ状態とされる。なお、トランジスタＮ３は、起動信号Ｓｓｔａｒｔの非入力時にオン状態とされるコンデンサＣ１の放電手段である。
【００６７】
上記のスイッチ制御により、コンデンサＣ１の充電が開始され、トランジスタＮ２のゲート端に印加される電圧信号Ｖａが徐々に上昇を開始する。このとき、電圧信号Ｖａが所定の閾値電圧Ｖｔｈに達するまでは、トランジスタＮ２がオフ状態に維持され、そのドレインから引き出される電圧信号Ｖｃ（出力検出マスク信号）はハイレベルのままとなる。
【００６８】
なお、電圧信号Ｖａが閾値電圧Ｖｔｈに達するまでの所要期間（時刻ｔ４〜ｔ５）は、出力検出マスク期間に相当する期間であって、先述したコンパレータＣＭＰ２の出力検出不能期間よりも長く設定されている。当該マスク期間の長短は、定電流源Ｉ１で生成する定電流値、若しくは、コンデンサＣ１の容量値を適宜選択することで、容易に調整することが可能である。
【００６９】
論理和回路ＯＲは、電圧信号Ｖｂ、Ｖｃの論理和演算で得られた電圧信号を出力ショート検出信号Ｖｄとしてスイッチング制御部ＣＴＲＬに送出する。従って、出力ショート検出信号Ｖｄの論理は、電圧信号Ｖｂ、Ｖｃの一方でもハイレベルであればハイレベルとなり、電圧信号Ｖｂ、Ｖｃがいずれもローレベルである場合にのみローレベルとなる。
【００７０】
ここで、電圧信号Ｖａが閾値電圧Ｖｔｈに達するまでの期間（時刻ｔ４〜ｔ５）は、先述した通り、電圧信号Ｖｃがハイレベルとなる。そのため、当該期間中は、コンパレータＣＭＰ２の出力検出不能に起因して、電圧信号Ｖｂがローレベルに維持されたとしても、その論理が電圧信号Ｖｃのハイレベルによってマスクされ、出力ショート検出信号Ｖｄの論理がハイレベルとなる。従って、当該論理の出力ショート検出信号Ｖｄを受けたスイッチング制御部ＣＴＲＬでは、出力ショートが生じていないと認識して、通常動作を行うことができるので、起動時の立ち上げ不良を防ぐことが可能となる。
【００７１】
その後、コンデンサＣ１の充電が進み、時刻ｔ５にて、電圧信号Ｖａが閾値電圧Ｖｔｈに達すると、トランジスタＮ２がオン状態に遷移され、そのドレインから引き出される電圧信号Ｖｃがローレベル（ほぼ接地電位）に変遷される。このとき、時刻ｔ５では、既にコンデンサＣＭＰ２の出力検出が可能となっており、出力電圧Ｖｏｕｔの立ち上がりに応じて、電圧信号Ｖｂがハイレベルとなっている。従って、論理和回路ＯＲで得られる出力ショート検出信号Ｖｄの論理は、電圧信号Ｖｂの論理状態を反映してハイレベルとなり、当該論理の出力ショート検出信号Ｖｄを受けたスイッチング制御部ＣＴＲＬでは、出力ショートが生じていないと認識して、通常動作を行うことが可能となる。
【００７２】
一方、時刻ｔ６にて、出力ショート（地絡）が発生した場合、出力電圧Ｖｏｕｔは接地電位まで立ち下がるため、電圧信号Ｖｂはローレベルに変遷される。また、このとき、スイッチ素子ＳＷは、起動信号Ｓｓｔａｒｔの入力によってオン状態とされたままであり、電圧信号Ｖａは、引き続き閾値電圧Ｖｔｈを上回った状態に維持され、トランジスタＮ２もオン状態のままとされている。すなわち、電圧信号Ｖｃは、それまでの通り、ローレベルに維持される。その結果、電圧信号Ｖｂ、Ｖｃがいずれもローレベルとなるため、論理和回路ＯＲで得られる出力ショート検出信号Ｖｄの論理はローレベルに変遷される。従って、当該論理の出力ショート検出信号Ｖｄを受けたスイッチング制御部ＣＴＲＬでは、出力ショートが生じたことを認識して、トランジスタＮ１及びトランジスタＰ１、Ｐ２をいずれもオフ状態とし、装置の動作を停止することが可能となる。このようなシャットダウン制御により、インダクタＬｅｘからスイッチング電源ＩＣ２１に短絡電流が流れることを防ぐことができ、延いては、ＩＣ内部の素子や外付け部品の破壊を未然に回避することが可能となる。
【００７３】
なお、上記の実施形態では、コンデンサＣ１の充電動作を利用して出力検出マスク信号を生成する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、例えば、タイマ回路等を用いて、上記出力検出マスク処理を実現する構成としても構わない。
【００７４】
また、上記の実施形態では、携帯電話端末に搭載され、バッテリ１０の出力変換手段として用いられるＤＣ／ＤＣコンバータ２０に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、昇圧型スイッチング電源装置全般に広く適用することが可能である。
【００７５】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００７６】
本発明は、昇圧型スイッチング電源装置を搭載する電子機器の小型化並びに信頼性の向上を図る上で有用な技術であり、バッテリ仕様の電子機器など、スイッチング電源装置を搭載するあらゆる電子機器に好適な技術である。
【図面の簡単な説明】
【００７７】
【図１】は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。
【図２】は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図である。
【図３】は、スイッチング電源ＩＣ２１のパワーオフ動作の一例を説明するための図である。
【図４】は、スイッチング電源ＩＣ２１のパワーオフ動作の別の一例を説明するための図である。
【図５】は、スイッチング電源ＩＣ２１の出力ショート保護動作の一例を説明するための図である。
【図６】は、ＤＣ／ＤＣコンバータの一従来例を示す回路図である。
【符号の説明】
【００７８】
１０    バッテリ
２０    ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）
３０    ＴＦＴ液晶パネル
２１    スイッチング電源ＩＣ
２１１    スイッチ駆動回路
２１２    出力帰還回路
２１３    出力ショート（地絡）検出回路
ＣＴＲＬ    スイッチング制御部
Ｎ１〜Ｎ３    Ｎチャネル電界効果トランジスタ
Ｐ１〜Ｐ３    Ｐチャネル電界効果トランジスタ
ＥＲＲ    誤差増幅器
Ｅ１    直流電圧源
ＯＳＣ    発振器
ＣＭＰ１〜ＣＭＰ２    コンパレータ
Ｉ１    定電流源
Ｃ１    コンデンサ
Ｒ１〜Ｒ３    抵抗
ＳＷ    スイッチ素子
ＩＮＶ    インバータ
ＯＲ    論理和回路
Ｔ１〜Ｔ４    外部端子
Ｌｅｘ    インダクタ（外付け）
Ｃｅｘ    平滑コンデンサ（外付け）
Ｒｅｘ    抵抗（外付け）
【図１】
2006304500.tif 000003
【図２】
2006304500.tif 000004
【図３】
2006304500.tif 000005
【図４】
2006304500.tif 000006
【図５】
2006304500.tif 000007
【図６】
2006304500.tif 000008