(57)【要約】【課題】  誤動作の発生を防止するとともに、消費電力の増大を抑制できる入力回路及び半導体装置を提供することができる。【解決手段】  本発明にかかる入力回路は、基準電圧Ｖｒｅｆと入力電圧Ｖｉｎとを比較する比較回路１５と、比較回路１５の電源電圧ＶＤＤもしくはＧＮＤを供給する電源線１１もしくは１２と入力線１４との間に設けられた抵抗素子１６もしくは１７と、基準電圧Ｖｒｅｆを供給する基準電圧供給線１３へ電源線１１もしくは１２の電位変化を伝達するハイパスフィルタ２１もしくは２３と、を備えるものである。【選択図】  図１
2006121377.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧と入力電圧とを比較する比較回路と、
前記比較回路の電源電圧を供給する電源線と前記入力電圧が入力される入力線との間に設けられた抵抗素子と、
前記基準電圧を供給する基準電圧供給線へ前記電源線の電位変化を伝達する伝達回路と、
を備える入力回路。
【請求項２】
前記伝達回路は、ハイパスフィルタである、
請求項１に記載の入力回路。
【請求項３】
前記伝達回路は、容量素子を有する、
請求項１又は２に記載の入力回路。
【請求項４】
基準電圧供給線により供給される基準電圧と入力線により入力される入力電圧とを比較する比較回路と、
第１の電圧を供給する第１の電源線と前記入力線との間に設けられた第１の抵抗素子と、
第２の電圧を供給する第２の電源線と前記入力線との間に設けられた第２の抵抗素子と、
前記基準電圧供給線と前記第１の電源線との間に設けられた第１のハイパスフィルタと、
前記基準電圧供給線と前記第２の電源線との間に設けられた第２のハイパスフィルタと、
を備える入力回路。
【請求項５】
第１のハイパスフィルタは、第１の容量素子を有し、
第２のハイパスフィルタは、第２の容量素子を有する、
請求項４に記載の入力回路。
【請求項６】
前記第１の容量素子の容量値と前記第２の容量素子の容量値との比が、前記第１の抵抗素子の抵抗値と前記第２の抵抗値との比とほぼ同じである、
請求項４又は５に記載の入力回路。
【請求項７】
請求項１乃至６のいずれか一つに記載の入力回路を備える、
半導体装置。
【請求項８】
請求項１乃至６のいずれか一つに記載の入力回路と、
基準電圧を生成する基準電圧生成回路と、
前記基準電圧の高周波成分を除去し、前記除去した基準電圧を前記入力回路へ供給するローパスフィルタと、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力回路及び半導体装置に関し、特に、入力信号の電圧を基準電圧と比較する入力回路及び半導体装置に関する。
【背景技術】
【０００２】
従来より、入力信号の電圧を基準電圧と比較してその大小により出力が決定される形式の入力回路において、入力信号線と電源線との間および入力信号線と接地線との間に抵抗素子が設けられているものがある。例えば、特許文献１には、受信側で反射による伝送波形の劣化を防止するために入力回路の入力端子をテブナン終端することにより伝送線路の特性インピーダンスとの整合をとる入力回路が開示されている。また、特許文献２には、信号伝送の高速化のため、入力信号線と電源線との間および入力信号線と接地線との間に抵抗を設けることにより無信号時の入力電圧が送信信号ハイレベルに等しくなるようにバイアスした入力回路が開示されている。
【０００３】
図７（ａ）は、従来の入力回路１００の回路図である。入力パッド１８に接続された入力線１４を通って入力信号電圧Ｖｉｎが入力され、比較回路１５において基準電圧Ｖｒｅｆと比較され、比較結果に応じた出力信号電圧Ｖｏｕｔが出力される。比較回路１５は、電源電圧ＶＤＤを供給する電源線１１および接地電圧ＧＮＤを供給する接地線１２の間に設けられている。１３は、基準電圧Ｖｒｅｆを供給する基準電圧供給線であり、１６および１７は抵抗素子である。
【０００４】
図７（ｂ）は、周知の比較回路の一例である。Ｐ１，Ｐ２は、Ｐチャネルトランジスタであり、Ｎ１，Ｎ２は、Ｎチャネルトランジスタである。基準電圧Ｖｒｅｆがゲートに与えられることによりＮチャネルトランジスタＮ１に流れる電流がＰチャネルトランジスタＰ１とＰチャネルトランジスタＰ２とで構成されるカレントミラー回路によりＰチャネルトランジスタＰ２に伝わる。例えば、ＰチャネルトランジスタＰ１とＰチャネルトランジスタＰ２とが同じ寸法のトランジスタであり、ＮチャネルトランジスタＮ１とＮチャネルトランジスタＮ２とが同じ寸法のトランジスタである場合には、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも小さいときに出力信号電圧Ｖｏｕｔはハイレベルとなり、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも大きいときに出力信号電圧Ｖｏｕｔはローレベルとなる。
【０００５】
図８は、図７（ａ）の入力回路１００を複数個備えた集積回路（半導体装置）１０１の平面視の模式図である。図８において、１８は入力パッド、４１は基準電圧Ｖｒｅｆを生成する基準電圧生成回路である。基準電圧Ｖｒｅｆは、基準電圧供給線１３により入力回路１００に供給される。
【０００６】
図８に示すように、基準電圧生成回路４１と入力回路１００との距離が遠い場合に、例えば、何らかの要因（寄生容量や貫通電流等）により接地線１２の入力回路１００ａ近傍に局所的に高周波ノイズが乗り接地電圧ＧＮＤの電位が変化した場合に、図７（ａ）を参照すると比較回路１５への入力信号電圧Ｖｉｎは変化するが、基準電圧Ｖｒｅｆは殆ど変化しないという状況が発生する。
【０００７】
これは、基準電圧生成回路４１と入力回路１００ａとの間において、電源線１１や接地線１２には膨大な寄生容量が付加されているため、高周波のノイズは入力回路１００ａから基準電圧発生回路４１に達するまでに吸収されてしまうことと、基準電圧発生回路４１において基準電圧Ｖｒｅｆに高周波のノイズが重畳したとしても基準電圧供給線１３の配線長が長いので、その抵抗成分および寄生の容量成分により基準電圧発生回路４１から入力回路１００ａに達するまでに平滑化されてしまうことによる。
【０００８】
なお、基準電圧発生回路を有する従来の半導体装置として特許文献３のものが知られている。
【特許文献１】特開平６−２０４８６９号公報（図２）
【特許文献２】特開平１１−６８８５５号公報（図３）
【特許文献３】特開平５−１２１６５０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図７（ａ）の従来の入力回路では、電源線１１又は接地線１２に高周波ノイズが乗った場合に誤動作が発生する可能性があり好ましくない。
【００１０】
図９（ａ）は、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも小さい状態で接地線１２に正方向のパルス状ノイズが乗った場合のタイミング図である。接地電圧ＧＮＤが正側（電源電圧ＶＤＤ側）に変化すると、接地線１２から抵抗素子１７を介して入力信号電圧Ｖｉｎも正側に変化し一時的に基準電圧Ｖｒｅｆを超えてしまう。そうすると、これに応答して比較回路１５の出力信号電圧Ｖｏｕｔは、一時的に電源電圧ＶＤＤの電位から負側（接地電圧ＧＮＤ側）へ大きく低下する。したがって、（図示しない）次段以降の回路構成によっては、誤動作する可能性がある。
【００１１】
同様に、図９（ｂ）は、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも大きい状態で電源線１１に負方向のパルス状ノイズが乗った場合のタイミング図である。電源電圧ＶＤＤが負側に変化すると、電源線１１から抵抗素子１６を介して入力信号電圧Ｖｉｎも負側に変化し一時的に基準電圧Ｖｒｅｆ未満となり、これに応答して比較回路１５の出力信号電圧Ｖｏｕｔは一時的に接地電圧ＧＮＤの電位から大きく上昇するため誤動作につながる。
【００１２】
このような状況を回避するには、電源線１１又は接地線１２に高周波ノイズが乗った場合に、基準電圧Ｖｒｅｆを入力信号電圧Ｖｉｎの変化と同様に変化させればよい。
【００１３】
特許文献２には、基準電圧生成回路を入力回路内に有しているものが記載されており、このような構成であれば基準電圧Ｖｒｅｆを入力信号電圧Ｖｉｎの変化と同様に変化させることができる。しかしながら、入力回路の個数が多い場合には消費電力が著しく増大することになり好ましくない。
【００１４】
特許文献３には、基準電圧生成回路を複数の限定された領域（例えば集積回路チップの四隅）に配置する技術が開示されている。しかしながら、集積回路チップのサイズが大きくなり入力回路の個数が多くなるにつれてすべての入力回路を基準電圧発生回路の近くに配置することが困難になる。
【課題を解決するための手段】
【００１５】
本発明にかかる入力回路は、基準電圧と入力電圧とを比較する比較回路と、前記比較回路の電源電圧を供給する電源線と前記入力電圧が入力される入力線との間に設けられた抵抗素子と、前記基準電圧を供給する基準電圧供給線へ前記電源線の電位変化を伝達する伝達回路と、を備えるものである。本発明にかかる入力回路によれば、電源線（ＶＤＤ電源線もしくはＧＮＤ電源線）に高周波ノイズが乗った場合でも、基準電圧が入力信号電圧と同様に変化することになる。したがって、比較回路で誤った判定をすることがなくなり、誤動作の発生を防止することができる。また、基準電圧生成回路を多数設ける必要がないので消費電力の増大を抑制することができる。
【００１６】
本発明にかかる入力回路は、基準電圧供給線により供給される基準電圧と入力線により入力される入力電圧とを比較する比較回路と、第１の電圧を供給する第１の電源線と前記入力線との間に設けられた第１の抵抗素子と、第２の電圧を供給する第２の電源線と前記入力線との間に設けられた第２の抵抗素子と、前記基準電圧供給線と前記第１の電源線との間に設けられた第１のハイパスフィルタと、前記基準電圧供給線と前記第２の電源線との間に設けられた第２のハイパスフィルタと、を備えるものである。本発明にかかる入力回路によれば、第１もしくは第２の電源線に高周波ノイズが乗った場合でも、基準電圧が入力信号電圧と同様に変化することになる。したがって、比較回路で誤った判定をすることがなくなり、誤動作の発生を防止することができる。また、基準電圧生成回路を多数設ける必要がなく、第１及び第２の電源線と基準電圧供給線の間にハイパスフィルタを設けているので消費電力の増大を抑制することができる。
【発明の効果】
【００１７】
本発明によれば、誤動作の発生を防止するとともに、消費電力の増大を抑制できる入力回路及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
発明の実施の形態１．
まず、本発明の実施の形態１にかかる入力回路について説明する。本実施形態にかかる入力回路は、基準電圧Ｖｒｅｆを電源電圧ＶＤＤもしくは接地電圧ＧＮＤの変化に追従させるためのハイパスフィルタを有することを特徴としている。
【００１９】
図１に本実施形態にかかる入力回路の回路図を示す。図１において、図７と同一の符号を付されたものは同様の要素であり、それらの説明を適宜省略する。
【００２０】
入力回路１０ａと図７（ａ）の従来の入力回路１００との相違は、電源線１１と基準電圧供給線１３との間に、電源線１１の高周波成分による電位変化を基準電圧供給線１３に伝達する手段（ハイパスフィルタ）２１を設けるとともに、接地線１２と基準電圧供給線１３との間に、接地線１２の高周波成分による電位変化を基準電圧供給線１３に伝達する手段（ハイパスフィルタ）２３を設けたことである。抵抗素子１６，１７は、入力信号電圧Ｖｉｎ（入力線１４）と電源線１１，接地線１２との間に設けられている。ハイパスフィルタ２１，２３は、電源線１１，接地線１２の電位変化を基準電圧供給線１３へ伝達する伝達回路である。
【００２１】
ハイパスフィルタ２１，２３は、例えば、１００ＭＨｚ以上の周波数成分の信号を主に通過させるフィルタである。ハイパスフィルタ２１を設けることにより、電源線１１に高周波ノイズが乗った場合には、基準電圧Ｖｒｅｆが入力信号電圧Ｖｉｎと同様に変化することになり、また、ハイパスフィルタ２３を設けることにより、接地線１２に高周波ノイズが乗った場合にも、基準電圧Ｖｒｅｆが入力信号電圧Ｖｉｎと同様に変化することになるので、誤動作の発生を防止することができる。
【００２２】
なお、ハイパスフィルタ２１は、好適には電源線１１に一端が接続された容量素子２２と、一端が容量素子２２の他端に接続され他端が基準電圧供給線１３に接続された抵抗素子２５で構成され、ハイパスフィルタ２３は、好適には接地線１２に一端が接続された容量素子２４と、一端が容量素子２４の他端に接続され他端が基準電圧供給線１３に接続された抵抗素子２６で構成される。容量素子２２と抵抗素子２５との接続点は入力回路１０ａの基準電圧Ｖｒｅｆ入力端に接続されている。同様に容量素子２４と抵抗素子２６との接続点も入力回路１０ａの基準電圧Ｖｒｅｆ入力端に接続されている。
【００２３】
ここで、図２に示すように、ハイパスフィルタ２１の抵抗素子２５とハイパスフィルタ２３の抵抗素子２６とを共用して１個の抵抗素子２７としても良い。
【００２４】
さらに好ましくは、容量素子２２の容量値と容量素子２４の容量値との比を、抵抗素子１６の抵抗値と抵抗素子１７の抵抗値との比にほぼ等しくする。実用的には、前者を後者の８０％〜１２０％程度の範囲に設定すればよい。
【００２５】
図３は、本実施形態の効果を示すタイミング図である。図３では、抵抗素子１６の抵抗値と抵抗素子１７の抵抗値との比を１とし、容量素子２２の容量値と容量素子２４の容量値との比も１とした。
【００２６】
抵抗素子２５および２６または抵抗素子２７を、タングステン（Ｗ）などの比較的比抵抗の大きい金属や表面を金属シリサイド化したポリシリコンで形成しても良く、または必要な抵抗値が得られる程度の配線の長さが確保できる場合には、アルミニウム（Ａｌ）合金や銅（Ｃｕ）等の低比抵抗の金属配線をそのまま抵抗素子として用いても良い。
【００２７】
図３（ａ）は、従来例の図９（ａ）に対応する場合であり、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも小さい状態で接地線１２に正方向のパルス状ノイズが乗った場合である。接地電圧ＧＮＤが正側（電源電圧ＶＤＤ側）に変化すると、接地線１２から抵抗素子１７を介して入力信号電圧Ｖｉｎが正側に変化する。そして、本実施形態では、基準電圧Ｖｒｅｆにも接地線１２から容量素子２４を介して正側に同程度の電圧変化が生じるので、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆを超えることはない。したがって、比較回路１５が誤判定することがなくなり、出力信号電圧Ｖｏｕｔは、電源電圧ＶＤＤの電位から変化せず、誤動作を生じることはない。
【００２８】
同様に、図３（ｂ）は、従来例の図９（ｂ）に対応する場合であり、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆよりも大きい状態で電源線１１に負方向のパルス状ノイズが乗った場合である。電源電圧ＶＤＤが負側（接地電圧ＧＮＤ側）に変化すると、電源線１１から抵抗素子１６を介して入力信号電圧Ｖｉｎが負側に変化するが、基準電圧Ｖｒｅｆにも電源線１１から容量素子２４を介して負側に同程度の電圧変化が生じるので、入力信号電圧Ｖｉｎが基準電圧Ｖｒｅｆ未満になることはない。したがって、比較回路１５が誤判定することがなくなり、出力信号電圧Ｖｏｕｔは、接地電圧ＧＮＤの電位から変化せず、誤動作を生じることはない。
【００２９】
図４（ａ）は、容量素子２２，２４の構造の一例を示す平面図であり、図４（ｂ）は、図４（ａ）におけるＡ−Ａ’断面図である。図４では、容量素子２２は、電源電圧ＶＤＤが供給される第（Ｎ＋１）層（上層）の配線層３１の電極と、これと絶縁膜３５を介して断面において上下方向に対向するすぐ下の第Ｎ層（下層）の配線層３２に配置された電極との間で容量を形成している。第Ｎ層の配線層３２には第（Ｎ＋１）層の配線層３１からビア３３を介して基準電圧Ｖｒｅｆが供給される。容量素子２４も同様の構造である。
【００３０】
すなわち、図４は、対向する２つの配線層によって容量素子を形成する例である。図４では、第（Ｎ＋１）層の配線層３１において、基準電圧Ｖｒｅｆを供給する電極（基準電圧供給線１３）と、電源電圧ＶＤＤを供給する電極（電源線１１）と、接地電圧ＧＮＤを供給する電極（接地線１２）とが、第１の方向（図４（ａ）の横方向）に延在している。電源電圧ＶＤＤを供給する電極と、接地電圧ＧＮＤを供給する電極は、基準電圧Ｖｒｅｆを供給する電極側へ向かって、第１の方向に直行する第２の方向（図４（ａ）の縦方向）に突出する凸部を有している。この第（Ｎ＋１）層における電極の凸部と対向する第Ｎ層の配線層３２の電極と、それらと重なる絶縁膜３５とによって容量素子２２，２４が形成されている。例えば、第（Ｎ＋１）層におけるそれぞれの電極の凸部の面積等によって、容量素子２２，２４の容量を所望の値とすることができる。
【００３１】
図５（ａ）は、容量素子２２，２４の構造の他の例を示す平面図であり、図５（ｂ）は、図５（ａ）におけるＢ−Ｂ’断面図である。図５では、容量素子２２は、電源電圧ＶＤＤが供給される配線層３４を一方の電極とし、断面においてこれと横方向に対向するように設けられ基準電圧Ｖｒｅｆが供給される配線層３４を他方の電極として形成されている。電源電圧ＶＤＤが供給される配線層３４の壁面と対向する基準電圧Ｖｒｅｆが供給される配線層３４の壁面との間に絶縁膜３６を介して容量が形成される。容量素子２４も同様の構造である。
【００３２】
すなわち、図５は、１つの配線層によって容量素子を形成する例である。図５では、配線層３４において、基準電圧Ｖｒｅｆを供給する電極（基準電圧供給線１３）と、電源電圧ＶＤＤを供給する電極（電源線１１）と、接地電圧ＧＮＤを供給する電極（接地線１２）とが、第１の方向（図５（ａ）の横方向）に延在している。電源電圧ＶＤＤを供給する電極と、接地電圧ＧＮＤを供給する電極は、基準電圧Ｖｒｅｆを供給する電極側へ向かって、第１の方向に直行する第２の方向（図５（ａ）の縦方向）に突出する複数の凸部を有している。さらに、基準電圧Ｖｒｅｆを供給する電極は、基準電圧Ｖｒｅｆを供給する電極側と、接地電圧ＧＮＤを供給する電極側の両方に、第２の方向に突出する複数の凸部を有している。電源電圧ＶＤＤを供給する電極及び接地電圧ＧＮＤを供給する電極の凸部と、基準電圧Ｖｒｅｆを供給する電極の凸部とは、所定の間隔で絶縁膜３６を介して、互いに噛み合うように設けられている。そして、電源電圧ＶＤＤを供給する電極及び接地電圧ＧＮＤを供給する電極の凸部の断面（側面）と、基準電圧Ｖｒｅｆを供給する電極の凸部の断面と、それらの間の絶縁膜３６とによって容量素子２２，２４が形成されている。例えば、配線層３４におけるそれぞれの電極の凸部と凸部が近接する間隔や、近接する部分の電極の断面積等によって、容量素子２２，２４の容量を所望の値とすることができる。
【００３３】
このように本実施形態の入力回路では、電源線及び接地線と基準電圧供給線との間にハイパスフィルタを設けることによって、電源線に高周波ノイズが乗った場合には基準電圧が入力信号電圧と同様に変化することになり、また、接地線に高周波ノイズが乗った場合にも基準電圧が入力信号電圧と同様に変化することになるので、基準電圧を入力信号に追従させることができ、比較回路１５で誤った判定をすることがなくなり、誤動作の発生を防止することができる。また、基準電圧生成回路を多数設ける必要がなく、電源線及び接地線と基準電圧供給線の間に容量素子を設けているため、消費電力の増大を抑制することができる。さらに、金属配線をそのまま図２の抵抗素子２７とした場合には、抵抗素子を新たに設ける必要がなく、さらに消費電力を低減できる。さらにまた、容量素子２２，２４を図４や図５のようなレイアウトによるカップリング容量とすることで、効率よく容量素子を形成できる。
【００３４】
さらに、図８の集積回路に本実施形態を適用することが可能である。図８の従来の入力回路１００を本実施形態の入力回路１０に置き換えることにより、電源線１１または接地線１２に高周波のノイズが乗った場合にも、誤動作の発生がない集積回路とすることができる。また、入力回路１０において容量素子２２，２４は上層の金属配線層のみを用いて形成でき抵抗を追加する必要がないので、入力バッファ回路の占有面積増大および消費電力の増大を抑制できる。
【００３５】
発明の実施の形態２．
次に、本発明の実施の形態２にかかる集積回路について説明する。本実施形態にかかる集積回路は、基準電圧生成回路から出力される原基準電圧の高周波ノイズを除去するローパスフィルタを有することを特徴としている。
【００３６】
図６は、本実施形態の集積回路の回路図である。図６において、図１と同一の符号を付されたものは同様の要素であり、それらの説明を適宜省略する。
【００３７】
本実施形態では、基準電圧生成回路４１と入力回路１０との間にローパスフィルタ４２を設ける。ローパスフィルタ４２は、電源線１１また接地線１２にのると予想される高周波ノイズと比較して十分に低い周波数成分、例えば１ＭＨｚ以下の周波数成分の信号を主に通過させるフィルタである。例えば、基準電圧生成回路４１から原基準電圧Ｖｒ０がローパスフィルタ４２に入るまでに高周波のノイズが乗ったとしても、ローパスフィルタ４２を通すことにより、入力回路１０にはノイズが除去された基準電圧Ｖｒｅｆが基準電圧供給線１３を通じて供給される。入力回路１０に入力される基準電圧の変動を、ローパスフィルタ４２を通すことにより除去しておくので、他の要因によるノイズの影響を排除でき、入力回路１０に供給される基準電圧Ｖｒｅｆを電源電圧ＶＤＤ、接地電圧ＧＮＤの変動に応じて入力信号電圧Ｖｉｎとの大小関係を保ったまま変化させることができる。
【００３８】
基準電圧生成回路４１は、電源電圧ＶＤＤと接地電圧ＧＮＤとを供給されて原基準電圧Ｖｒ０を生成して出力する。基準電圧生成回路４１は、例えば、図示したように、抵抗素子Ｒｒ１と抵抗素子Ｒｒ２とで電源電圧ＶＤＤと接地電圧ＧＮＤ間の電圧を分圧して原基準電圧Ｖｒ０を生成する。Ｃｓ１，Ｃｓ２は、原基準電圧Ｖｒ０を周囲からのノイズに対して安定化するための容量素子である。基準電源生成回路４１を電源電圧ＶＤＤ供給用パッド４３および接地電圧ＧＮＤ供給用パッド４４の近傍に配置することにより、原基準電圧Ｖｒ０の変動を抑制する。但し、この回路は一例であり、バンドギャップリファレンス型など他の周知の基準電圧発生回路に置き換えることが可能である。
【００３９】
ローパスフィルタ４２は、例えば、図示したように抵抗素子Ｒｆと容量素子Ｃｆとで構成されたものでも良い。電源電圧ＶＤＤまたは接地電圧ＧＮＤの長周期での変動（低周波ノイズ）に起因する原基準電圧Ｖｒ０の変化は、そのまま基準電圧Ｖｒｅｆの変化として入力回路１０に伝達される。これに対して、原基準電圧Ｖｒ０を供給する配線が長い場合には、周囲の信号配線の信号変化等により原基準電圧Ｖｒ０に高周波ノイズが発生するが、ローパスフィルタ４２がこの高周波ノイズを除去して、基準電圧Ｖｒｅｆを入力回路１０に伝達する。
【００４０】
ローパスフィルタ４２内の容量素子Ｃｆと入力回路１０内の容量素子２２および２４とは、抵抗素子２７によって分離されている。実施形態１と同様に、抵抗素子２７は、基準電圧供給線１３にタングステン（Ｗ）などの比較的比抵抗の大きい金属や表面を金属シリサイド化したポリシリコンなどで形成してもよい。
【００４１】
ローパスフィルタ４２の抵抗素子Ｒｆをタングステン（Ｗ）などの比較的比抵抗の大きい金属や表面を金属シリサイド化したポリシリコンで形成しても良いが、基準電圧生成回路４１とローパスフィルタ４２とが遠く離れて配置されている場合には、アルミニウム（Ａｌ）合金や銅（Ｃｕ）等の低比抵抗の金属配線をそのまま抵抗素子として用いても良い。
【００４２】
このように本実施形態の集積回路では、基準電圧生成回路と入力回路との間にローパスフィルタを設けることにより、原基準電圧の高周波ノイズを除去し、入力回路にはノイズのない基準電圧が供給される。したがって、入力回路内では、基準電圧生成回路等で発生するノイズに影響されることなく、基準電圧を入力信号電圧に追従させることができ、誤動作の発生をより確実に防止することができる。
【００４３】
なお、上述の例では、入力線１４に電源線１１側と接地線１２側のそれぞれに抵抗素子１６，１７が接続されているが、電源線１１側と接地線１２側のいずれか一方のみに抵抗素子を接続してもよい。この場合、ハイパスフィルタも、基準電圧供給線１３の電源線１１側と接地線１２側にそれぞれ設けずに、抵抗素子が設けられている側にのみ設けていてもよい。
【００４４】
また、入力線１４と電源線１１の間、もしくは入力線１４と接地線１２の間には、抵抗素子のみに限らず、容量素子等を含んでいてもよい。
【００４５】
このほか、本発明の要旨を逸脱しない範囲で種々の変形、実施が可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明にかかる入力回路の構成を示す回路図である。
【図２】本発明にかかる入力回路の構成を示す回路図である。
【図３】本発明にかかる入力回路の動作を示すタイミング図である。
【図４】本発明にかかる入力回路に用いられる容量素子の構造を示す平面図である。
【図５】本発明にかかる入力回路に用いられる容量素子の構造を示す平面図である。
【図６】本発明にかかる入力回路の構成を示す回路図である。
【図７】従来の入力回路の構成を示す回路図である。
【図８】従来の入力回路を含む半導体装置の構造を示す平面図である。
【図９】従来の入力回路の動作を示すタイミング図である。
【符号の説明】
【００４７】
１０  入力回路
１１  電源線
１２  接地線
１３  基準電圧供給線
１４  入力線
１５  比較回路
１６，１７  抵抗素子
１８  入力パッド
２１，２３  ハイパスフィルタ
２２，２４  容量素子
２５，２６  抵抗素子
４１  基準電圧生成回路
４２  ローパスフィルタ
４３  電源電圧ＶＤＤ供給用パッド
４４  接地電圧ＧＮＤ供給用パッド
【図１】
2006121377.tif 000003
【図２】
2006121377.tif 000004
【図３】
2006121377.tif 000005
【図４】
2006121377.tif 000006
【図５】
2006121377.tif 000007
【図６】
2006121377.tif 000008
【図７】
2006121377.tif 000009
【図８】
2006121377.tif 000010
【図９】
2006121377.tif 000011