(57)【要約】【課題】  送信信号を伝送する場合、できるだけ信号周波数を低くして他の回路への影響を防止し、またノイズ除去して信号の伝送をなす。【解決手段】  信号送信側において、信号波形変換回路として機能する分周回路２０を用いて、送信すべき信号を分周して互いに位相が異なる一対の信号Ｑ１，Ｑ２に変換して伝送路を介して送信する。受信側では、信号波形復元回路２１を用いて、当該一対の信号のレベルの組み合わせに応じたレベルを生成して元の信号を復元する。伝送路では、信号の周波数が分周処理により半分に低下するので、他の回路などへの影響が少なくなり、また受信側回路が複数存在する場合にも、送信側から一対の信号を全ての受信側回路へ伝送すればよいので、送信側の出力ピンも大幅に低減する。さらに、分周回路２０内において、ノイズ除去の機能である保護回路２２を付加すれば、ノイズ低減も可能となる。【選択図】      図１
2006121247.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を分周して、互いに異なる位相を有する一対の信号に変換して出力する分周手段を含むことを特徴とする信号波形変換回路。
【請求項２】
前記分周手段は、前記入力信号の立上りエッジに応答して分周動作をなす第一の分周素子と、前記入力信号の立下りエッジに応答して分周動作をなす第二の分周素子とを含み、前記第一及び第二の分周素子の出力を前記一対の信号として出力するようにしたことを特徴とする請求項１記載の信号波形変換回路。
【請求項３】
前記第一及び第二の分周素子の各々はフリップフロップ回路であり、前記第一の分周素子の出力を前記第二の分周素子のフリップフロップ回路のデータ入力端子へ供給し、前記第二の分周素子の出力を前記第一の分周素子のフリップフロップ回路のデータ入力端子へ供給するようにしたことを特徴とする請求項２記載の信号波形変換回路。
【請求項４】
前記分周素子の出力を、前記フリップフロップのデータ入力端子へ、遅延手段を介して供給するようにしたことを特徴とする請求項３記載の信号波形変換回路。
【請求項５】
送信すべき信号を分周して互いに異なる位相を有する一対の信号に変換した信号を受信して復元する信号波形復元回路であって、前記一対の信号のレベルの組み合わせに応じたレベルを有する信号を生成して、前記送信すべき信号を復元する手段を含むことを特徴とする信号波形復元回路。
【請求項６】
前記手段は、前記一対の信号を入力とする排他的論理和回路であることを特徴とする請求項５記載の信号波形復元回路。
【請求項７】
前記手段は、前記一対の信号のレベルの組み合わせに応じて、ハイレベルかローレベルを選択して出力するマルチプレクサであることを特徴とする請求項５記載の信号波形復元回路。
【請求項８】
信号送信側において請求項１〜４いずれか記載の信号波形変換回路を有し、信号受信側において請求項５〜７いずれか記載の信号波形復元回路を有することを特徴とする信号伝送システム。
【請求項９】
前記信号波形復元回路は複数並列接続されていることを特徴とする請求項８記載の信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号伝送システム及びそれに用いる信号波形変換回路ならびに信号波形復元回路に関し、特に情報処理装置や通信装置などの電子機器における電子回路相互間に使用される信号伝送システム及びそれに用いる信号波形変換回路並びに信号波形復元回路に関するものである。
【背景技術】
【０００２】
情報処理装置においては、図８に示すような構成のシステムがある。すなわち、一つのホストＰＬＤ（Programable Logic Device）１と、このホストＰＬＤ１に対して並列接続された複数のスレーブＰＬＤ２ａ〜２ｅとが設けられており、  これらＰＬＤ２ａ〜２ｅの各々には、例えば２個のメモリ（図では３として示している）がそれぞれ接続されている。従って、これらＰＬＤ２ａ〜２ｅはデュアルメモリコトローラとして機能するものである。ホストＰＬＤ１には、クロックＣＬＫ及びライトイネーブル信号ＷＥが供給されており、これらＣＬＫ及びＷＥの各信号が、並列接続された各ＰＬＤ２ａ〜２ｅへ分配伝送されるようになっている。
【０００３】
この様に、ＰＬＤなどを並列接続し、かつ反射波などの影響が無視できない周波数の信号を使用するような場合には、図８に示しているように、ホストＰＬＤ１と各ＰＬＤ２ａ〜２ｅとの間の接続関係は、１：１となるような配線が望ましい。しかしながら、この様な配線方法では、ＰＬＤ１の出力ピンの数が増大してコストアップの要因となると共に、プリント配線基板上における配線本数が増大して基板配線の設計の自由度が低下することになる。
【０００４】
また、信号が高周波になる程、他の信号線に対するクロストークノイズなどの問題が発生し、その結果、基板配線の難易度が更に高くなることになる。従って、並列接続したＰＬＤなどの複数の電子回路に対して信号を分配して転送する際には、ノイズ除去機能を有し、かつできるだけ信号周波数を低くして他の信号線に対するクロストークノイズなどの影響をなくすようにした波形整形機能を有する信号波形変換回路が望まれることになる。
【０００５】
ここで、特許文献１を参照すると、クロック信号の異常検出回路が開示されている。この回路においては、入力クロック信号の２分周信号を入力クロック信号の略１／２周期遅延したタイミングで、２分周信号のサンプリングを行って、入力クロック信号の異常を検出するというものであり、ノイズ除去機能やクロストークノイズなどの周辺回路に対する悪影響を除くものではない。
【特許文献１】特開２００２−０２６７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明は、ノイズ除去機能を有し、かつできるだけ信号周波数を低くして他の信号線などに対する悪影響を除くことが可能な信号伝送システム及びそれに用いる信号波形変換回路並びに信号波形復元回路を提供することを目的としている。
【０００７】
また、本発明は、信号を複数の電子回路に分配伝送する場合に信号ピン数や配線数を削減することが可能な信号伝送システム及びそれに用いる信号波形変換回路並びに信号波形復元回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明による信号波形変換回路は、入力信号を分周して、互いに異なる位相を有する一対の信号に変換して出力する分周手段を含むことを特徴とする。そして、前記分周手段は、前記入力信号の立上りエッジに応答して分周動作をなす第一の分周素子と、前記入力信号の立下りエッジに応答して分周動作をなす第二の分周素子とを含み、前記第一及び第二の分周素子の出力を前記一対の信号として出力するようにしたことを特徴とする
【０００９】
また、前記第一及び第二の分周素子はフリップフロップ回路であり、前記第一の分周素子の出力を前記第二の分周素子のフリップフロップ回路のデータ入力端子へ供給し、前記第二の分周素子の出力を前記第一の分周素子のフリップフロップ回路のデータ入力端子へ供給するようにしたことを特徴とする。また、前記分周素子の出力を、前記フリップフロップのデータ入力端子へ、遅延手段を介して供給するようにしたことを特徴とする。
【００１０】
本発明による信号波形復元回路は、送信すべき信号を分周して互いに異なる位相を有する一対の信号に変換した信号を受信して復元する信号波形復元回路であって、前記一対の信号のレベルの組み合わせに応じたレベルを有する信号を生成して、前記送信すべき信号を復元する手段を有することを特徴とする。
【００１１】
本発明による信号伝送システムは、信号送信側において上記の信号波形変換回路を有し、信号受信側において上記の信号波形復元回路を有することを特徴とする。そして、前記信号波形復元回路は複数並列接続されていることを特徴とする。
【００１２】
本発明の作用を述べる。信号送信側の信号波形変換回路において、分周素子を用いて、送信すべき信号を分周して互いに位相が異なる一対の信号に変換して伝送路を介して送信する。受信側では、信号波形復元回路を用いて、当該一対の信号のレベルの組み合わせに応じたレベルを生成して元の信号を復元する。伝送路では、信号の周波数が分周処理により半分に低下するので、他の回路などへの影響が少なくなり、また受信側回路が複数存在する場合にも、送信側から一対の信号を全ての受信側回路へ伝送すればよいので、送信側の出力ピンも大幅に低減する。さらに、送信側の信号波形変換回路において、ノイズ除去の機能を付加すれば、ノイズ低減も可能となる。
【発明の効果】
【００１３】
本発明によれば、入力信号を分周して周波数を半分に低下させることにより、周辺回路に対するクロストークノイズなどの外部への悪影響を低減可能となるという効果がある。
【００１４】
本発明によれば、入力信号の分周に際して、立上りと立下りの両エッジ成分に対して保護回路付きで分周するようにしているので、リンギングなどのノイズやその他の異常パルスを除去して安定な信号波形を出力することができるという効果がある。
【００１５】
本発明によれば、信号周波数が半分になるので、パターン設計難易度を下げることができ、１：Ｎ（Ｎは２以上の整数）のような多岐の信号配線が容易となるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施の形態について図面を用いて説明する。図１は本発明の一実施の形態の回路図である。図１を参照すると、本実施の形態は、信号波形変換回路としての分周回路２０と信号波形復元回路２１（単に復元回路と記す）とから構成されている。分周回路２０は多分岐すべき入力信号ＩＮ１（クロック信号ＣＬＫやライトイネーブル信号ＷＥ）を１／２分周して、同一周波数で互いに位相が異なる一対の分周出力Ｑ１，Ｑ２を出力するものであり、ノイズ除去機能を有する信号波形変換回路として動作する。
【００１７】
復元回路２１は、この分周回路２０からの一対の分周出力Ｑ１，Ｑ２を入力として、元の信号（ＩＮ１）の周波数と同一の信号ＯＵＴ１を導出する機能を有している。
【００１８】
分周回路２０は、入力信号ＩＮ１を反転する反転回路２３と、この反転回路２３の出力をクロック入力とする分周用ＦＦ（フリップフロップ）２４と、入力信号ＩＮ１をクロック入力とする分周用ＦＦ２５と、ノイズ除去のための保護回路２２とを有している。この保護回路２２は、ＦＦ２４のＱ出力（Ｑ１）を遅延させてＦＦ２５のデータ入力とする遅延回路２８と、ＦＦ２５のＱ出力（Ｑ２）を反転する反転回路２６と、この反転出力を遅延させてＦＦ２４のデータ入力とする遅延回路２７とを有している。
【００１９】
復元回路２１は、ＦＦ２４の出力Ｑ１及びＦＦ２５の出力Ｑ２を２入力とする排他的論理和回路２９と、この排他的論理和出力を反転させて復元信号ＯＵＴ１として導出する反転回路３０とを有して構成されている。
【００２０】
なお、反転回路２３は負論理信号ＩＮ１を反転してＦＦ２４へ入力しており、よってＦＦ２４は負論理信号ＩＮ１の立下りにより動作する。また、ＦＦ２５は負論理信号ＩＮ１の立上りにより動作するものである。遅延回路２７及び２８はノイズ除去が可能な時間範囲を延長するためのものであり、ノイズの一種であるリンギングのみを除去する場合には、この遅延回路はなくても良いものである。その理由は、ＰＬＤなどの性能に依存する遅延時間が少なからず存在するために、その遅延時間が遅延回路２７，２８と同様の役割を果すことになるためである。この遅延回路２７，２８による遅延時間を適当に設定することにより、入力信号に重畳されているほとんど全てのノイズを除去可能となる。
【００２１】
図２は図１の回路の各部動作波形例を示している。図において、信号ＩＮ１の立下り波形が分周回路２０に与えられると、ＦＦ２４による分周信号Ｑ１は、その時のＦＦ２５の分周信号Ｑ２が反転され遅延された状態である保護信号Ｄ１と同じ値になるように動作する。同様に、信号ＩＮ１の立上り波形が与えられると、分周信号Ｑ２は、その時の分周信号Ｑ１が遅延された状態である保護信号Ｄ２と同じ値になるように動作する。
【００２２】
信号ＩＮ１のローレベル期間にノイズである異常パルス３５が発生した場合、分周信号Ｑ２は、分周信号Ｑ１が遅延された保護信号Ｄ２によって値が変化せず、ノイズを除去することができる。分周信号Ｑ１をノイズから保護することのできる時間Ｔ１は、分周信号Ｑ２が遅延されている時間ｂに依存するため、この時間ｂは次の立下り波形の直前に近づくように遅延させる。分周信号Ｑ１は保護信号Ｄ１の値に完全に依存しているため、保護時間Ｔ１の範囲においてノイズは完全に除去されることになる。
【００２３】
また、信号ＩＮ１のハイレベル期間にノイズである異常パルス３６が発生した場合、分周信号Ｑ１は、分周信号Ｑ２が反転され遅延された保護信号Ｄ１によって値が変化せず、ノイズを除去することができる。分周信号Ｑ２をノイズから保護することのできる時間Ｔ２は、分周信号Ｑ１が遅延されている時間ａに依存するため、この時間ａは次の立上り波形の直前に近づくように遅延させる。分周信号Ｑ２は保護信号Ｄ２の値に完全に依存しているため、保護時間Ｔ２の範囲においてノイズは完全に除去されることになる。
【００２４】
入力信号ＩＮ１は、ノイズが除去された状態で分周信号Ｑ１及びＱ２として出力され、そのあと復元回路２１において復元され、復元信号ＯＵＴ１として出力されることになる。
【００２５】
さらに詳述すると、図２において、ＦＦ２４のデータ入力Ｄ１にはＦＦ２５の分周出力Ｑ２の反転データが入力され、ＦＦ２５のデータ入力Ｄ２にはＦＦ２４の分周出力Ｑ１が入力されているので、ＦＦ２４とＦＦ２５の出力値はお互いに保護されており、同時に変化することはない。ＦＦ２４のクロック入力ＣＫ１によりＦＦ２４が動作したとき、分周信号Ｑ１の出力が確定しＦＦ２５のデータ入力Ｄ２の値が変化するまでの時間範囲において、入力ＩＮ１に異常パルスが発生したとしても、データ入力Ｄ１及びＤ２は変化しない。よって、ＦＦ２４及びＦＦ２５は入力ＩＮ１のノイズを除去することができるのである。
【００２６】
つまり、分周信号Ｑ１及びＱ２は、ノイズが除去されて出力される。また、分周信号Ｑ１及びＱ２は、その周波数が入力信号ＩＮ１の半分になるために、回路基板上において、周辺パターンや装置外部などに対するノイズ低減効果も得ることができる。
【００２７】
図３は本発明の他の実施の形態を示す図であり、図１と同等部分は同一符号により示している。本例においては、図１の例と基本構成は同じであるが、適用する信号の種類について工夫している。図１の例では、入力信号は負論理であるが、本例では正論理の場合を示している。但し、通常のクロック信号に本発明を適用する場合には、正論理と負論理との区別がないので、図１及び図３のいずれの回路を適用しても同じ効果が得られるものである。
【００２８】
図３においては、正論理の入力信号ＩＮ２を、直接ＦＦ２４のクロック入力へ印加し、ＦＦ２５のクロック入力には、反転回路２３を介して印加するようにしている。そして、復元回路２１においては、図１の反転回路３０をなくして、排他的論理和回路２９の出力を直接復元信号出力ＯＵＴ２としている。本回路においても、図１の回路と同様の作用効果が得られる。
【００２９】
図４は図１に示した復元回路２１の他の構成例を示すものであり、上側に示す回路（図１の復元回路）と等価な回路６１が下側に示されている。すなわち、一対の信号Ｑ１，Ｑ２のレベルの組合せに応じてハイレベルＶＣＣかローレベルＧＮＤを、マルチプレクサ６２により選択して、元の周波数を有する復元信号ＯＵＴ１（図２参照）に出力するようにしている。
【００３０】
また、図５は図３に示した復元回路の他の構成例を示しており、上側に示す回路（図３の復元回路）と等価な回路６１が下側に示されている。この例でも、一対の信号Ｑ１，Ｑ２のレベルの組合せに応じて、ハイレベルかローレベルをマルチプレクサ６２により選択して、復元信号ＯＵＴ２を出力するものである。
【００３１】
図６を参照すると、図８に示したシステム構成に対して、本発明の信号波形変換回路である分周回路２０及び復元回路２１を適用した場合の信号伝送システムのブロック図であり、図８と同等部分は同一符号により示している。図６において、ホストＰＬＤ１内に、図１または図３の分周回路２０が実装され、並列接続された複数のＰＬＤ２ａ〜２ｅの各々の内部に、図１または図３の復元回路２１が実装される。
【００３２】
ホストＰＬＤ１から、並列接続された複数のスレーブＰＬＤ２ａ〜２ｅに対して、ライトイネーブル信号ＷＥを、分周回路２０により１／２に分周して位相が異なる一対の信号Ｑ１，Ｑ２として共通に出力し、この共通出力線から、各ＰＬＤ２ａ〜２ｅに分岐する。そして、各ＰＬＤ２ａ〜２ｅ内における復元回路２１において、これ等一対の信号Ｑ１，Ｑ２を排他的論理和合成して元の信号ＷＥに復元するものである。これにより、ホストＰＬＤ１の出力ピン数と信号配線数は、図８のそれに比し著しく少なくなり、また、信号の周波数も１／２に低くなっているので、クロストークノイズも少なくなり、更には分周回路２０における保護回路２２の動作により、ノイズが防止されている。
【００３３】
図７を参照すると、装置７０はケーブルなどの手段により装置７１と接続されており、装置７０には、ＰＬＤなどにより本発明の信号波形変換回路である分周回路２０が内蔵され、装置７１には、ＰＬＤなどにより本発明の復元回路２１が内蔵されている。
【００３４】
図示する如く、装置７０から装置７１へ向けて２５ＭＨｚのデータ（１６本）及び５０ＭＨｚの信号ＷＥの合計１７本の信号線を用いてデータ伝送する場合、５０ＭＨｚである信号ＷＥのみを、本発明の分周回路２０を通して、２５ＭＨｚの一対の信号とする。この場合、信号線は一本増えるが、ケーブルを通る信号の最大周波数は５０ＭＨｚの半分である２５ＭＨｚとなる。
【００３５】
装置７１では、復元回路２１において、２５ＭＨｚの一対の信号を復元して、元の５０ＭＨｚのＷＥ信号に戻すことになる。本例の最大の利点は、通信周波数を半分に抑えることができることである。つまり、同じケーブル仕様において、転送速度２倍の効果が得られることになるのである。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施の形態を示す回路図である。
【図２】図１の回路の各部動作波形例を示す図である。
【図３】本発明の他の実施の形態を示す回路図である。
【図４】図１の信号波形復元回路の他の例を説明するための図である。
【図５】図２の信号波形復元回路の他の例を説明するための図である。
【図６】本発明を適用したシステム構成の一例を示す図である。
【図７】本発明を適用したシステム構成の他の例を示す図である。
【図８】従来技術を説明するためのシステム構成例である。
【符号の説明】
【００３７】
２０  分周回路（信号波形変換回路）
２１  信号波形復元回路
２２  保護回路
２３，２６，３０  反転回路
２４，２５  ＦＦ（フリップフロップ）
２７，２８  遅延回路
２９  排他的論理和回路
６２  マルチプレクサ
【図１】
2006121247.tif 000003
【図２】
2006121247.tif 000004
【図３】
2006121247.tif 000005
【図４】
2006121247.tif 000006
【図５】
2006121247.tif 000007
【図６】
2006121247.tif 000008
【図７】
2006121247.tif 000009
【図８】
2006121247.tif 000010