(57)【要約】【課題】コモンモードリジェクションレシオ（同相電圧除去比；CMRR）を良好にする。【解決手段】加速度センサ装置は、抵抗変化を利用して微小な差動出力電圧VIP,VINを出力する加速度センサ１０と、その差動出力電圧を増幅する出力増幅回路２０とを備えている。出力増幅回路３０は、オフセット電圧調整回路４０と、オペアンプ５１〜５３等で構成されたインスツルメンテーションアンプ５０とを有している。インスツルメンテーションアンプ出力の基準電圧VCOMをオペアンプ５２側にも印加するようにしたので、出力増幅回路３０の出力電圧VOUTが加速度センサ１０の差動出力電圧VIP,VINから影響を受けるのは、オペアンプ５３による差動(VIP-VIN)増幅のみとなり、CMRRが良好となる。【選択図】図１
2006174122.tif 000002
【特許請求の範囲】
【請求項１】
外部からの指令により調整した所望のオフセット電圧を出力するオフセット電圧調整回路と、
偏差電圧の第１電極が入力される第１の入力端子と、
前記偏差電圧の第２電極が入力される第２の入力端子と、
前記オフセット電圧を入力する第１の電圧入力端子と、
インスツルメンテーション増幅器出力の基準電圧が入力される第２の電圧入力端子と、
前記第１及び第２の入力端子から入力される前記偏差電圧を差動増幅して増幅回路出力電圧を出力するインスツルメンテーション増幅器と、
を備えた出力増幅回路であって、
前記インスツルメンテーション増幅器は、
非反転入力端子が前記第１の入力端子に接続され、反転入力端子が抵抗を介して前記第１の電圧入力端子に接続された第１の演算増幅器と、
非反転入力端子が前記第２の入力端子に接続され、反転入力端子が抵抗を介して前記第２の電圧入力端子に接続された第２の演算増幅器と、
非反転入力端子が抵抗を介して前記第１の演算増幅器の出力端子及び前記第２の電圧入力端子に接続され、反転入力端子が抵抗を介して前記第２の演算増幅器の出力端子に接続され、出力端子から前記増幅回路出力電圧を出力する第３の演算増幅器と、
を有することを特徴とする出力増幅回路。
【請求項２】
インスツルメンテーション増幅器出力の基準電圧を入力する基準電圧入力端子と、
外部からの指令により調整した所望のオフセット電圧と、前記基準電圧入力端子から入力される前記基準電圧を中心に前記オフセット電圧のレベルを反転させた調整電圧と、を出力するオフセット電圧調整回路と、
偏差電圧の第１電極が入力される第１の入力端子と、
前記偏差電圧の第２電極が入力される第２の入力端子と、
前記オフセット電圧を入力する第１の電圧入力端子と、
前記調整電圧を入力する第２の電圧入力端子と、
前記第１及び第２の入力端子から入力される前記偏差電圧を差動増幅して増幅回路出力電圧を出力するインスツルメンテーション増幅器と、
を備えた出力増幅回路であって、
前記インスツルメンテーション増幅器は、
非反転入力端子が前記第１の入力端子に接続され、反転入力端子が抵抗を介して前記第１の電圧入力端子に接続された第１の演算増幅器と、
非反転入力端子が前記第２の入力端子に接続され、反転入力端子が抵抗を介して前記第２の電圧入力端子に接続された第２の演算増幅器と、
非反転入力端子が抵抗を介して前記第１の演算増幅器の出力端子及び前記基準電圧入力端子に接続され、反転入力端子が抵抗を介して前記第２の演算増幅器の出力端子に接続され、出力端子から前記増幅回路出力電圧を出力する第３の演算増幅器と、
を有することを特徴とする出力増幅回路。
【請求項３】
請求項１又は２記載の出力増幅回路と、
前記第１及び第２の入力端子に接続され、抵抗変化を利用して差動出力電圧を出力し、この差動出力電圧を前記偏差電圧として前記第１及び第２の入力端子に入力するセンサと、
を備えたことを特徴とするセンサ装置。
【請求項４】
請求項３記載のセンサ装置において、
前記センサは、ピエゾ抵抗素子を用いたホイートストンブリッジ回路により構成される加速度センサであることを特徴とするセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度センサ等から出力される微小な偏差電圧を増幅するインスツルメンテーション増幅器（instrumentation amplifier（計装用増幅器）、以下「インスツルメンテーションアンプ」という。）、及びオフセット電圧調整回路を有する出力増幅回路と、それを用いたセンサ装置とに関するものである。
【背景技術】
【０００２】
従来、オフセット調整機能付きのインスツルメンテーションアンプを有する出力増幅回路に関する技術は、例えば、下記の特許文献１の図１、図６及びこの説明文に記載されている。又、加速度センサから出力される微小な差動出力電圧を、インスツルメンテーションアンプを有する出力増幅回路により増幅するセンサ装置は、例えば、下記の特許文献２図４、図７及びこの説明文に記載されている。
【０００３】
【特許文献１】特開２００３−２１５１７２号公報（充放電電流検出回路及び可変抵抗器）
【特許文献２】特開平７−２４４０７１号公報（加速度センサの感度調整装置）
【０００４】
特許文献１に記載された出力増幅回路は、インスツルメンテーションアンプ、及びオフセット電圧調整回路により構成されている。インスツルメンテーションアンプは、ブリッジ回路等の微小偏差電圧を増幅するものであり、高利得（例えば、数百〜数千）、低ドリフト、低オフセット等が要求される。そのため、文献１のインスツルメンテーションアンプでは、検出抵抗の微小出力電圧を第１及び第２の演算増幅器（以下「オペアンプ」という。）によりそれぞれ増幅し、この第１又は第２のオペアンプの出力電圧をスイッチにより切り替えて、第３のオペアンプにより更に増幅して増幅回路出力電圧を出力している。そして、オフセット電圧調整回路により、第３のオペアンプのオフセット誤差を調整している。
【０００５】
特許文献２に記載されたセンサ装置は、ピエゾ抵抗素子を用いたホイートストンブリッジ回路からなる加速度センサと、この加速度センサから出力される微小な差動出力電圧をインスツルメンテーションアンプにより増幅する出力増幅回路とにより、構成されている。出力増幅回路を構成するインスツルメンテーションアンプでは、差動出力電圧を第１及び第２のオペアンプでそれぞれ増幅し、この第１及び第２のオペアンプの出力電圧の差を第３のオペアンプで増幅して増幅回路出力電圧を出力している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された出力増幅回路では、オフセット電圧調整回路を用いて、出力段の第３のオペアンプのオフセット電圧を調整している。しかし、第１と第２のオペアンプのオフセット電圧はそれぞれ異なり、この第１のオペアンプをスイッチを介して第３のオペアンプに接続したときと、第２のオペアンプをスイッチを介して第３のオペアンプに接続したときとでは、第３のオペアンプに対するオペアンプ調整値を異ならせなければならず、オフセット調整回路におけるオペアンプ調整値の設定が煩雑になるという問題があった。このような問題は、特許文献２に記載された出力増幅回路でも生じる。
【０００７】
このような問題を解決するために、例えば、特許文献２の出力増幅回路において、第１又は第２のオペアンプのいずれか一方（例えば、第１のオペアンプ）の入力側に、前記の電圧調整回路を接続し、第１のオペアンプのオフセット電圧を調整して、第１と第２のオペアンプの出力電圧を均等にすることも考えられる。
【０００８】
ところが、このような構成にすると、例えば、特許文献２に記載された加速度センサの差動出力電圧に同相ノイズが乗った場合、増幅回路出力電圧が規定値から変動し、コモンモードリジェクションレシオ（同相電圧除去比、以下「CMRR」という。）が悪くなるという課題が生じる。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、本発明の内の請求項１に係る発明の出力増幅回路は、外部からの指令により調整した所望のオフセット電圧を出力するオフセット電圧調整回路と、偏差電圧の第１電極が入力される第１の入力端子と、前記偏差電圧の第２電極が入力される第２の入力端子と、前記オフセット電圧を入力する第１の電圧入力端子と、インスツルメンテーションアンプ出力の基準電圧が入力される第２の電圧入力端子と、前記第１及び第２の入力端子から入力される前記偏差電圧を差動増幅して増幅回路出力電圧を出力するインスツルメンテーションアンプとを備えている。
【００１０】
そして、前記インスツルメンテーション増幅器では、非反転入力端子が前記第１の入力端子に接続され、反転入力端子が抵抗を介して前記第１の電圧入力端子に接続された第１のオペアンプと、非反転入力端子が前記第２の入力端子に接続され、反転入力端子が抵抗を介して前記第２の電圧入力端子に接続された第２のオペアンプと、非反転入力端子が抵抗を介して前記第１のオペアンプの出力端子及び前記第２の電圧入力端子に接続され、反転入力端子が抵抗を介して前記第２のオペアンプの出力端子に接続され、出力端子から前記増幅回路出力電圧を出力する第３のオペアンプとを有している。
【００１１】
請求項２に係る発明の出力増幅回路は、インスツルメンテーションアンプ出力の基準電圧を入力する基準電圧入力端子と、外部からの指令により調整した所望のオフセット電圧と、前記基準電圧入力端子から入力される前記基準電圧を中心に前記オフセット電圧のレベルを反転させた調整電圧と、を出力するオフセット電圧調整回路と、偏差電圧の第１電極が入力される第１の入力端子と、前記偏差電圧の第２電極が入力される第２の入力端子と、前記オフセット電圧を入力する第１の電圧入力端子と、前記調整電圧を入力する第２の電圧入力端子と、前記第１及び第２の入力端子から入力される前記偏差電圧を差動増幅して増幅回路出力電圧を出力するインスツルメンテーションアンプとを備えている。
【００１２】
そして、前記インスツルメンテーション増幅器では、非反転入力端子が前記第１の入力端子に接続され、反転入力端子が抵抗を介して前記第１の電圧入力端子に接続された第１のアンプと、非反転入力端子が前記第２の入力端子に接続され、反転入力端子が抵抗を介して前記第２の電圧入力端子に接続された第２のアンプと、非反転入力端子が抵抗を介して前記第１のオペアンプの出力端子及び前記基準電圧入力端子に接続され、反転入力端子が抵抗を介して前記第２のオペアンプの出力端子に接続され、出力端子から前記増幅回路出力電圧を出力する第３のオペアンプとを有している。
【００１３】
請求項３、４に係る発明のセンサ装置では、請求項１又は２の出力増幅回路と、前記第１及び第２の入力端子に接続され、抵抗変化を利用して差動出力電圧を出力し、この差動出力電圧を前記偏差電圧として前記第１及び第２の入力端子に入力するセンサとを備えている。前記センサは、例えば、ピエゾ抵抗素子を用いたホイートストンブリッジ回路により構成されている。
【発明の効果】
【００１４】
請求項１、３、４に係る発明によれば、インスツルメンテーションアンプ出力の基準電圧を第２のオペアンプ側にも印加するようにしたので、増幅回路出力電圧が、入力される偏差電圧から影響を受けるのは、第３のオペアンプの差動増幅のみとなり、CMRRが良好となる。
【００１５】
請求項２、３、４に係る発明によれば、インスツルメンテーションアンプ出力の基準電圧を中心にオフセット電圧のレベルを反転させた調整電圧を、第２のオペアンプ側にも印加するようにしたので、請求項１、３、４とほぼ同様の効果が得られ上に、オフセット電圧が大きい場合にも、例えば、センサに加速度等が掛かる前に、第１及び第２のオペアンプの出力端子の電圧が、インスツルメンテーションアンプ出力の基準電圧近傍のレベルにて同一になり、その後、センサに加速度等が掛かって増幅されるので、第３のオペアンプの入力電圧範囲を容易に設定できる。
【発明を実施するための最良の形態】
【００１６】
本発明のセンサ装置は、抵抗変化を利用して微小な差動出力電圧を出力する加速度センサ等のセンサと、このセンサの差動出力電圧を増幅して増幅回路出力電圧を出力する出力増幅回路とを備えている。
【００１７】
前記出力増幅回路は、外部からの指令により調整した所望のオフセット電圧を出力するオフセット電圧調整回路と、前記差動出力電圧の第１電極が入力される第１の入力端子と、前記差動出力電圧の第２電極が入力される第２の入力端子と、前記オフセット電圧を入力する第１の電圧入力端子と、インスツルメンテーションアンプ出力の基準電圧が入力される第２の電圧入力端子と、前記第１及び第２の入力端子から入力される前記差動出力電圧を差動増幅して前記増幅回路出力電圧を出力するインスツルメンテーションアンプとを備えている。
【００１８】
前記インスツルメンテーションアンプは、非反転入力端子が前記第１の入力端子に接続され、反転入力端子が抵抗を介して前記第１の電圧入力端子に接続された第１のアンプと、非反転入力端子が前記第２の入力端子に接続され、反転入力端子が抵抗を介して前記第２の電圧入力端子に接続された第２のアンプと、非反転入力端子が抵抗を介して前記第１のアンプの出力端子及び前記第２の電圧入力端子に接続され、反転入力端子が抵抗を介して前記第２のアンプの出力端子に接続され、出力端子から前記増幅回路出力電圧を出力する第３のアンプとを有している。
【実施例１】
【００１９】
（構成）
図１は、本発明の実施例１を示すセンサ装置である加速度センサ装置の構成図である。
この加速度センサ装置は、抵抗変化を利用して微小な差動出力電圧（例えば、第１電極電圧VIP、第２電極電圧VIN）を出力するセンサ（例えば、加速度センサ）１０と、その差動出力電圧VIP,VINを増幅する出力増幅回路３０とを備え、半導体集積回路等で構成されている。
【００２０】
加速度センサ１０は、基準電圧VREFを入力する基準電圧入力端子１１とグランドとの間に接続されたホイートストンブリッジ回路２０により構成されている。ホイートストンブリッジ回路２０は、４つのピエゾ抵抗素子２１〜２４により構成され、これらの抵抗変化をブリッジ出力電圧の変化として検出し、差動出力電圧VIP,VINを出力増幅回路３０へ出力する回路である。
【００２１】
出力増幅回路３０は、差動出力電圧VIPを入力する第１の入力端子３１、差動出力電圧VINを入力する第２の入力端子３２、オフセット電圧VOFFINを入力する第１の電圧入力端子３３、基準電圧VREFの１／２電圧レベルであるインスツルメンテーションアンプ出力の基準電圧VCOMを入力する第２の電圧入力端子３４、基準電圧VCOMを入力する基準電圧入力端子３５、及び増幅回路出力電圧VOUTを出力する出力端子３６と、出力側が入力端子３３に接続されたオフセット電圧調整回路４０と、入力側が入力端子３１〜３４に接続されたインスツルメンテーションアンプ５０とを有している。オフセット電圧調整回路４０は、外部からの指令により所望のオフセット電圧VOFFINを調整して入力端子３３へ出力する回路である。
【００２２】
インスツルメンテーションアンプ５０は、各入力端子３１，３２から入力される各差動出力電圧VIP,VINをそれぞれ増幅する第１、第２のオペアンプ５１，５２と、このオペアンプ５１，５２で増幅された各出力電圧を差動入力として更に増幅する第３のオペアンプ５３と、このインスツルメンテーションアンプ５０の増幅度を設定する抵抗値Ｒ１〜Ｒ７の抵抗６１〜６７とにより構成され、基準電圧VCOMを基準として差動出力電圧VIP,VINを増幅し、この出力電圧VOUTを出力端子３６へ出力する回路である。
【００２３】
即ち、オペアンプ５１は、この非反転入力端子が入力端子３１に接続され、反転入力端子が抵抗値Ｒ８の抵抗６８を介して入力端子３３に接続されている。オペアンプ５２は、この非反転入力端子が入力端子３２に接続され、反転入力端子が抵抗値Ｒ９の抵抗６９を介して入力端子３４に接続されている。オペアンプ５１の反転入力端子は、ノードN1、抵抗６１、及びノードN3を介して、該オペアンプ５１の出力端子に帰還接続されている。オペアンプ５２の反転入力端子は、ノードN２、抵抗６３、及びノードN４を介して、該オペアンプ５２の出力端子に帰還接続されている。ノードN1とN2は、抵抗６２を介して相互に接続されている。ノードN3は、抵抗６４及びノードN5を介してオペアンプ５３の非反転入力端子に接続されると共に、ノードN4が、抵抗６６及びノードN６を介してオペアンプ５３の反転入力端子に接続されている。ノードN5は、抵抗６５を介して入力端子３５に接続され、ノードN6が、抵抗６７を介して出力端子３６に接続されている。
【００２４】
一般的に、インスツルメンテーションアンプ５０の増幅度を設定する抵抗値Ｒ１〜Ｒ７の抵抗６１〜６７は、Ｒ１＝Ｒ３、Ｒ４＝Ｒ６、Ｒ５＝Ｒ７と設定される。オフセット電圧調整回路４０から出力されるオフセット電圧VOFFINは、加速度センサ１０に加速度が掛かっていない時に出力電圧VOUTを計測し、ノードN3とN4の電圧が同一になるように調整される。又、一般的に、加速度センサ１０の差動出力電圧VIP,VINは、加速度が掛かっていない時と掛かっている時での電圧変動が微小なので、出力増幅回路３０の増幅度は数百倍程度に設定される。各オペアンプ５１，５２，５３の増幅度は数十倍程度であり、オペアンプ５１と５２の増幅度は同一である。
【００２５】
本実施例１の特徴は、基準電圧VCOMを入力する入力端子３４が、抵抗６９を介してノードN2に接続されていることである。なお、２つの入力端子３４，３５は、同一の基準電圧VCOMを入力する端子であるため、いずれか一方を省略しても良い。
【００２６】
（動作）
先ず、加速度センサ１０に加速度が掛かっていない時の出力電圧VOUTを計測し、オフセット電圧調整回路４０のオフセット電圧VOFFINを決定する。次に、外部からの指令により決定したオフセット電圧VOFFINがオフセット電圧調整回路４０から出力され、ノードN3とN4の電圧が同一になる。そして、加速度センサ１０に加速度が掛かり、ピエゾ抵抗素子２１〜２４に歪みが生じ、ホイートストンブリッジ回路２０の差動出力電圧VIP,VINが出力される。最後に、加速度センサ１０の差動出力電圧VIP,VINがオペアンプ５１，５２によりそれぞれ増幅されてノードN3とN4の電圧が変動し、その増幅された各出力電圧を差動入力としてオペアンプ５３により更に増幅され、増幅された出力電圧VOUTが出力端子３６から出力される。
【００２７】
以下に、加速度センサ１０に加速度が掛かっていない時の加速度センサ１０の差動出力電圧VIPa,VINaと、オフセット電圧VOFFINの関係式を示す。
V3=VIPa＋R1×│ (VIPa-VOFFIN)/R8＋(VIPa -VINa)/R2│  ・・・（１）
V4=VINa＋R3×(VINa-VIPa)/R2  ・・・（２）
V3=V4より、
VOFFIN=R8×(1＋2×R1/R2)×(VIPa-VINa)/R1＋VIPa  ・・・（３）
但し、R1=R3
これにより、ノードN3の電圧レベルが、オフセット電圧VOFFINによりノードN4の電圧レベルになり、ノードN3とノードN4の電圧レベルが同一になる。前述したように、加速度センサ１０の差動出力電圧VIP,VINは、加速度が掛かっている時と掛かっていない時での電圧変動が微小であるが、ノードN3とノードN4では、オフセット電圧VOFFINにより同一になった電圧レベルから、速度センサ１０の差動出力電圧VIP,VINの数十倍の電圧変動があるので、オペアンプ５３の入力電圧範囲はそれらを満たすように設定している。
【００２８】
次に、加速度センサ１０に加速度が掛かっている時の加速度センサ１０の差動出力電圧VIP,VINと、出力増幅回路３０の出力電圧VOUTの関係式を説明する。
【００２９】
仮に、図１の入力端子３４及び抵抗６９が無くて、オペアンプ５２の反転入力端子がノードN2に接続された回路構成（以下これを「改良前回路構成」という。）の場合、差動出力電圧VIP,VINと出力電圧VOUTの関係式は、以下のようになる。
VOUT=(R5/R4)×│(1＋2×R1/R2)×(VIP-VIN)＋(R1/R8)×(VIP-VOFFIN)│
＋VCOM  ・・・（４）
但し、R1=R3、R4=R6、R5=R7
しかし、このような改良前回路構成では、オフセット電圧VOFFINがオペアンプ５１側のみに印加されるので、例えば、加速度センサ１０の差動出力電圧VIP,VINに同相ノイズΔVが乗った場合（VIP→VIP＋ΔV、VIN→VIN＋ΔV）に、下記の（５）式に示すように、出力電圧VOUTが（４）式の値から変動し、前記［発明が解決しようとする課題］の欄にて説明したように、CMRRが悪くなるという問題が生じる。
VOUT=(R5/R4)×│(1＋2×R1/R2)×(VIP＋ΔV-VIN-ΔV)
＋(R1/R8)×(VIP＋ΔV-VOFFIN)│＋VCOM
=(R5/R4)×│(1＋2×R1/R2)×(VIP-VIN)
＋(R1/R8)×(VIP＋ΔV-VOFFIN)│＋VCOM  ・・・（５）
但し、R1=R3、R4=R6、R5=R7
【００３０】
このような問題を解決するために、本実施例１では、基準電圧VCOMを抵抗６９を介してノードN2に印加しているので、加速度センサ１０に加速度が掛かっている時の差動出力電圧VIP,VINと出力電圧VOUTの関係式が、（６）式のようになる。
VOUT=(R5/R4)×│(1＋2×R1/R2＋R1/R8)×(VIP-VIN)
＋(R1/R8)×(VCOM-VOFFIN)│＋VCOM  ・・・（６）
但し、R1=R3、R4=R6、R5=R7、R8=R9
これにより、加速度センサ１０の差動出力電圧VIP,VINに同相ノイズΔVが乗った場合（VIP→VIP＋ΔV、VIN→VIN＋ΔV）でも、（７）式に示すように、出力電圧VOUTが（６）式の値から変動しない。
VOUT=(R5/R4)×│(1＋2×R1/R2＋R1/R8)×(VIP＋ΔV-VIN-ΔV)
＋(R1/R8)×(VCOM-VOFFIN)│＋VCOM
=(R5/R4)×│(1＋2×R1/R2＋R1/R8)×(VIP-VIN)
＋(R1/R8)×(VCOM-VOFFIN)│＋VCOM  ・・・（７）
但し、R1=R3、R4=R6、R5=R7、R8=R9
【００３１】
（効果）
本実施例１では、改良前回路構成に対して、インスツルメンテーションアンプ出力の基準電圧VCOMをオペアンプ５２側にも印加するようにしたので、出力増幅回路３０の出力電圧VOUTが加速度センサ１０の差動出力電圧VIP,VINから影響を受けるのは、差動(VIP-VIN)のみとなり、CMRRが良好となる。
【実施例２】
【００３２】
（構成）
図２は、本発明の実施例２を示すセンサ装置である加速度センサ装置の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００３３】
本実施例２では、実施例１の出力増幅回路３０内のオフセット電圧調整回路４０に代えて、構成の異なるオフセット電圧調整回路４０Ａを出力増幅回路３０Ａ内に設け、このオフセット電圧調整回路４０Ａから出力されるオフセット電圧VOFFIN及び調整電圧VOFFMINの内、オフセット電圧VOFFINを第１の電圧入力端子３３に入力し、調整電圧VOFFMINを第２の電圧入力端子３４に入力している点のみが実施例１と異なる。その他の構成は、実施例１と同様である。オフセット電圧調整回路４０Ａは、オフセット電圧VOFFINを設定し、且つ、インスツルメンテーションアンプ出力の基準電圧VCOMを中心にオフセット電圧VOFFINを反転させた調整電圧VOFFMINも設定できる構成になっている。
【００３４】
（動作）
本実施例２の基本動作は、実施例１と同様なので、説明を省略する。以下に、本実施例２での、加速度センサ１０に加速度が掛かっている時の加速度センサ１０の差動出力電圧VIP,VINと、出力増幅回路３０Ａの出力電圧VOUTの関係式を示す。
VOUT=(R5/R4)×│(1＋2×R1/R2＋R1/R8)×(VIP-VIN)
＋(R1/R8)×(VOFFMIN-VOFFIN)│＋VCOM  ・・・（８）
但し、R1=R3、R4=R6、R5=R7、R8=R9
これにより、加速度センサ１０の差動出力電圧VIP,VINに同相ノイズΔVが乗った場合（VIP→VIP＋ΔV、VIN→VIN＋ΔV）でも、（9）式に示すように、出力電圧VOUTが（8）式の値から変動しない。
VOUT=(R5/R4)×│(1＋2×R1/R2＋R1/R8)×(VIP＋ΔV-VIN-ΔV)
＋(R1/R8)×(VOFFMIN-VOFFIN)│＋VCOM
=(R5/R4)×│(1＋2×R1/R2＋R1/R8)×(VIP-VIN)
＋(R1/R8)×(VOFFMIN-VOFFIN)│＋VCOM  ・・・（９）
但し、R1=R3、R4=R6、R5=R7、R8=R9
【００３５】
又、加速度センサ１０に加速度が掛かっていない時の加速度センサ１０の差動出力電圧VIPa,VINaと、オフセット電圧VOFFINの関係式を以下に示す。
V3=VIPa＋R1×│ (VIPa-VINa)/R2＋(VIPa-VOFFIN)/R8│  ・・・（１０）
V4=VINa＋R3×│ (VINa-VIPa)/R2＋(VINa-VOFFMIN)/R9│  ・・・（１１）
V3=V4、VOFFMIN=2VCOM-VOFFINより、
VOFFIN=(R8/2)×(1＋2×R1/R2＋R1/R8)×(VIPa-VINa)/R1＋VCOM  ・・・（１２）
VOFFMIN=(-R9/2)×(1＋2×R3/R2＋R3/R9)×(VIPa-VINa)/R3＋VCOM  ・・・（１３）
但し、R1=R3、R8=R9
これにより、ノードN3の電圧レベルは、オフセット電圧VOFFIN、ノードN4の電圧レベルは、インスツルメンテーションアンプ出力の基準電圧VCOMを中心にオフセット電圧VOFFINを反転させた調整電圧VOFFMINにより、インスツルメンテーションアンプ出力の基準電圧VCOM近傍にて同一になる。この（１０）式〜（１３）式の一例について、以下に説明する。
【００３６】
例えば、加速度センサ１０に加速度が掛かっていない時の加速度センサ１０の差動出力電圧VIPa,VINaが1.020V，1.040V、インスツルメンテーションアンプ出力の基準電圧VCOMが1.000V、出力増幅回路３０Ａの増幅度が503倍（R1=R3=115Ω、R2=10Ω、R4=R6=10Ω、R5=R7=200Ω、R8=R9=100Ω）の時、（１２）式、（１３）式よりVOFFIN=0.781V、VOFFMIN=1.219Vが算出でき、（１０）式、（１１）式よりV3=V4=1.065Vが算出でき、インスツルメンテーションアンプ出力の基準電圧VCOM=1.000V近傍のレベルにて同一になる。
【００３７】
（効果）
本実施例２では、改良前回路構成に対して、インスツルメンテーションアンプ出力の基準電圧VCOMを中心にオフセット電圧VOFFINを反転させた調整電圧VOFFMINがオペアンプ５２側にも印加するようにしたので、実施例１とほぼ同様の効果が得られ上に、オフセット電圧VOFFINが大きい場合にも、加速度センサ１０に加速度が掛かる前にノードN3,N4がインスツルメンテーションアンプ出力の基準電圧VCOM近傍のレベルにて同一になり、その後、加速度センサ１０に加速度が掛かって増幅されるので、オペアンプ５３の入力電圧範囲を容易に設定できる。
【実施例３】
【００３８】
本発明は、上記実施例１、２に限定されず、種々の変形例や利用形態が可能である。この変形例や利用形態を示す実施例３としては、例えば、下記のようなものがある。
【００３９】
実施例１、２では、ピエゾ抵抗素子２１〜２４によりホイートストンブリッジ回路２０を構成した加速度センサ１０の出力電圧を増幅するインスツルメンテーションアンプ５０の場合について説明したが、本発明は、抵抗素子の種類、センサの種類に関係なく、種々の偏差電圧を増幅するインスツルメンテーションアンプ５０を用いた出力増幅回路３０，３０Ａやセンサ装置に適用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１を示す加速度センサ装置の構成図である。
【図２】本発明の実施例２を示す加速度センサ装置の構成図である。
【符号の説明】
【００４１】
１０                加速度センサ
２０                ホイートストンブリッジ回路
３０，３０Ａ        出力増幅回路
４０，４０Ａ        オフセット電圧調整回路
５０                インスツルメンテーションアンプ
５１，５２，５３    第１、第２、第３のオペアンプ
【図１】
2006174122.tif 000003
【図２】
2006174122.tif 000004