(57)【要約】【課題】  半導体プロセスを用いて複数個同時にウエハ上に実現した高周波信号の受信装置であって、高周波出力機能を備えていない試験装置を用いて高周波性能を試験できる受信装置を実現する。【解決手段】  本発明の受信装置１１は、高周波信号発生部４１を内蔵している。その結果、高周波信号を出力可能な高価な試験装置を用いずに従来のデジタルおよびアナログ回路用の試験装置１２を用いたとしても、ウエハ段階での高周波信号特性の試験を行うことが可能となり、パッケージ組み立て後の試験における不合格品の発生を減らすことが可能となり、製造コストに占める検査のコストを低く抑えることができる。【選択図】  図１
2006134963.tif 000002
【特許請求の範囲】
【請求項１】
半導体プロセスを用いてウエハ上に形成され、受信信号経路にて高周波信号を受信する受信装置において、
試験装置にてウエハ段階で受信装置の試験を行うときに試験用の高周波信号を発生させてその高周波信号を高周波信号発生部の出力端から受信信号経路の入力端に送る高周波信号発生部の少なくとも一部を備えたことを特徴とする受信装置。
【請求項２】
上記高周波信号発生部の全部が受信装置上に形成されていることを特徴とする請求項１に記載の受信装置。
【請求項３】
上記高周波信号発生部と上記受信信号経路の入力端とが、切断可能な配線を介して接続されていることを特徴とする請求項１に記載の受信装置。
【請求項４】
上記高周波信号発生部の出力端と上記受信信号経路の入力端とが、試験装置上の配線を介して接続されていることを特徴とする請求項１に記載の受信装置。
【請求項５】
上記高周波信号発生部の出力端と上記受信信号経路の入力端とが、同じウエハ上の複数の受信装置同士を分割するための余白領域上の配線を介して接続されていることを特徴とする請求項１に記載の受信装置。
【請求項６】
上記高周波信号発生部の出力端と上記受信信号経路の入力端とが互いに隣接していることを特徴とする請求項４または５に記載の受信装置。
【請求項７】
上記高周波信号発生部の出力レベルを検出する出力レベル検出部を備えたことを特徴とする請求項１に記載の受信装置。
【請求項８】
上記高周波信号発生部が、
上記試験装置上に設けられた、発振するための共振器からの出力信号が入力される端子を備えたことを特徴とする請求項１に記載の受信装置。
【請求項９】
上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を安定させるＰＬＬ部とを備え、
上記ＰＬＬ部が、上記試験装置上に設けられたループフィルタ部への入力信号を出力する端子を備え、
上記発振回路が、上記ループフィルタ部からの出力信号が入力される端子を備えたことを特徴とする請求項１に記載の受信装置。
【請求項１０】
上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を低い周波数に変換して外部へ出力する分周器とを備え、
上記分周器が、上記試験装置上に設けられたＰＬＬ部への入力信号を出力する端子を備え、
上記発振回路が、上記試験装置上に設けられて上記ＰＬＬ部から信号が入力されるループフィルタ部からの出力信号が入力される端子を備えたことを特徴とする請求項１に記載の受信装置。
【請求項１１】
上記高周波信号発生部内であって、上記受信装置上に備えられている部分は、受信装置の周辺部に形成されていることを特徴とする請求項１に記載の受信装置。
【請求項１２】
上記高周波信号発生部内であって、上記受信装置上に備えられている部分は、受信装置のコーナー部に形成されていることを特徴とする請求項１に記載の受信装置。
【請求項１３】
半導体プロセスを用いてウエハ上に形成され、受信信号経路にて高周波信号を受信する受信装置を試験する試験装置において、
上記受信装置が、試験装置にてウエハ段階で受信装置の試験を行うときに試験用の高周波信号を発生させてその高周波信号を高周波信号発生部の出力端から受信信号経路の入力端に送る高周波信号発生部の少なくとも一部を備えており、
上記試験装置は、
ウエハ段階で受信装置の試験を行うときに上記高周波信号発生部に対して上記高周波信号の出力のオンオフの制御を行う試験制御部を備えたことを特徴とする試験装置。
【請求項１４】
上記高周波信号発生部が発振するための信号を出力する共振器を備えたことを特徴とする請求項１３に記載の試験装置。
【請求項１５】
上記共振器が、
共振周波数を決定するパラメータが上記試験装置によって可変である受動素子を備えたことを特徴とする請求項１４に記載の試験装置。
【請求項１６】
上記受動素子が可変容量コンデンサであることを特徴とする請求項１５に記載の試験装置。
【請求項１７】
上記受信装置の高周波信号発生部が備えたＰＬＬ部からの出力信号が入力される端子と上記受信装置の高周波信号発生部が備えた発振回路への入力信号が出力される端子とを有するループフィルタ部を備えたことを特徴とする請求項１３に記載の試験装置。
【請求項１８】
上記受信装置の高周波信号発生部が備えた分周器からの出力信号が入力されるＰＬＬ部と、
該ＰＬＬ部からの出力信号が入力される端子と上記受信装置の高周波信号発生部が備えた発振回路への入力信号が出力される端子とを有するループフィルタ部を備えたことを特徴とする請求項１３に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスを用いてウエハ上に形成された、高周波信号を受信する受信装置および試験装置に関するものである。
【背景技術】
【０００２】
最近のＳＯＣ（システム・オン・チップ）半導体集積回路を生産段階で試験装置を用いて試験する場合、ＤＣ特性およびＡＣ特性の測定が行われる。
【０００３】
ここで、その場合に使用する試験装置は、一般に、デジタル信号と高速のアナログ信号を扱えるものの、高周波信号を出力することはできない。すなわち、ＳＯＣ半導体集積回路の場合は、入力するアナログ信号はせいぜい数十ＭＨｚであり、ＳＯＣ半導体回路内では、高周波信号と同等、あるいはそれ以上の周波数で動作するが、それは半導体回路内に限られる。したがって、試験装置はそのような高周波信号を発生させる手段を必要としない。
【０００４】
さらに、この試験装置により、ウエハ段階であっても、デジタル部およびアナログ部を含めてほぼ製品の実動作と同等の試験を行えるので、検査後にウエハを個々の半導体集積回路に分割してパッケージに組み立てた後の検査では、半導体集積回路自体の回路動作不良発生はほとんどなく、また、分割したチップをパッケージに組み立てた後に発生する不良率も低い。その結果、ウエハ段階での試験で合格した半導体集積回路は、ほぼパッケージとなっても良品として動作するため、製造工程上のロスは最小限となる。
【０００５】
一方、高周波信号を扱う半導体集積回路の場合、図２４に示すような試験システムでは、受信装置は、
高周波可変利得部、周波数変換部、ローカル信号部、ＢＢ（ベースバンド）可変利得部、通過帯域制限部および出力アンプ部で構成された高周波信号処理系と、
ローカル信号部の出力をプリスケーラ部（分周器）で分周し、ＰＬＬ（phase-locked loop）部へ加え、ローカル信号部の発振周波数を安定化させるローカル信号系と、
プリスケーラ部で分周した信号と比較するための基準信号を発生させる水晶発振部と、
受信装置の外部からＰＬＬ部と本発明である高周波信号発生部を制御するための制御信号を発生する外部制御Ｉ／Ｆ部とで構成される。
【０００６】
前記受信装置には、接続部により、電源、ＧＮＤ、ＲＦＡＧＣ電圧、ＢＢＡＧＣ電圧、高周波信号入力、ベースバンド信号出力、チャージポンプ電流出力、チューニング電圧入力、外部制御信号、発振入力、発振出力およびロック検出信号の各端子と接続される。
【０００７】
ここで、図２４の構成では、高周波信号処理系の試験は行わないため、ＲＦＡＧＣ電圧およびＢＢＡＧＣ電圧は接続部上でＧＮＤレベルに固定される。
【０００８】
高周波信号入力端子Ｔ１０には、動作試験中には信号は印加しないが、不要な動作を防ぐために、高周波的な整合をとることを目的とした、ＤＣカット用のコンデンサとシリーズに高周波信号入力端子Ｔ１０の入力インピーダンスと同じ抵抗値を持つ抵抗で構成されたＲＦ入力終端部がつながるようになっている。
【０００９】
チャージポンプ電流端子とチューニング電圧端子の間には、チャージポンプ電流の変化をチューニング電圧の変化に変換する積分型のループフィルタ部が挿入される。
【００１０】
外部制御信号端子には、試験装置の測定信号発生部からの信号が加えられ、外部制御Ｉ／Ｆ部を介してＰＬＬ部を制御し、ローカル信号部の発振周波数、すなわち受信信号の周波数を設定する。
【００１１】
発振入力端子には、本来ならば水晶発振子が接続されるが、ウエハ段階の試験では、直接所望の基準周波数と同じ周波数のクロック信号を測定信号発生部から供給する。
【００１２】
ロック検出信号端子には、ＰＬＬ部からのロック検出信号が出力され、試験装置の出力信号測定部に接続される。
【００１３】
ベースバンド信号出力端子は、高周波信号処理系の試験は行わないため、ウエハ段階の試験ではオープン状態で何も接続されない。
【００１４】
電源端子およびＧＮＤ端子は受信装置を動作させるに十分な電圧と電流を可変電圧電源部より供給する。
【００１５】
試験装置は、試験制御部からの共通の入出力信号バス上に前記測定信号発生部、出力信号測定部および可変電圧電源部が接続され、同じく入出力信号バス上に接続されたメモリ部のプログラムに従って試験を行う。
【００１６】
公知技術としては、特許文献１のようなものがある。
【特許文献１】特開２００２−２３２４９８号公報（公開日平成１４年８月１６日）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし、上述したように試験装置は一般に、高周波信号を出力することはできないので、上記従来の構成では、ウエハ段階での動作試験を従来のデジタルおよびアナログ回路用の試験装置で行う場合は、高周波信号を入力する試験を行えない。すなわち、高周波信号を高周波信号入力端子に加えることはできないため、高周波可変利得部、周波数変換部、ベースバンド（ＢＢ）可変利得部、通過帯域制限部および出力バッファ部の試験を行うことはできない。
【００１８】
その為、ウエハ段階のＤＣ特性および一部の高周波信号で動作するアナログ部のみの試験を行い、合格したチップを分割、パッケージへ組み立て後に実際に高周波信号入力から、試験に必要な高周波信号を入力し、高周波可変利得部、周波数変換部、ベースバンド（ＢＢ）可変利得部、通過帯域制限部および出力バッファ部の動作確認を行っても完全な動作不具合や、特性不足等により不合格となるものについては、ウエハ段階で不合格となった場合に比べ、ウエハの加工代およびパッケージの組み立て代等の費用も含めて損失となり、半導体集積回路の製造コストを押し上げる結果となる。
【００１９】
さらに、携帯機器の普及により、受信装置を組み込んだチューナーユニットの面積および容量削減への要求は強く、半導体集積回路をパッケージに組み立てた受信装置をチューナーユニットに搭載するのではなく、チューナーユニットに直接半導体集積回路のままの状態で搭載することが要求されてきている。この場合、受信装置自体には、半導体集積回路以外にも多数の部品が搭載されるため、半導体集積回路自体の不良率が高いと、受信装置に半導体集積回路を搭載した後の高周波信号特性試験で不合格となった場合の部品コストの損失は膨大となり、最終製品の価格を低く抑えることは困難になる。
【００２０】
また、試験装置として、高周波信号に対応できるものを導入することで高周波信号での試験は行えるが、試験装置そのものが高価であり、また、ウエハ段階では基本的に全数を検査することになり、試験装置１台当たりの試験時間が長くなる。よって、半導体集積回路を大量に生産するためには多くの高価な試験装置が必要となるため、製造コストを大幅に上昇させることになる。
【００２１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体プロセスを用いて複数個同時にウエハ上に実現した高周波信号の受信装置であって、高周波出力機能の少なくとも一部を備えていない試験装置を用いて高周波性能を試験できる受信装置および試験装置を実現することにある。
【課題を解決するための手段】
【００２２】
上記の課題を解決するため、本発明に係る受信装置は、半導体プロセスを用いてウエハ上に形成され、受信信号経路にて高周波信号を受信する受信装置において、試験装置にてウエハ段階で受信装置の試験を行うときに試験用の高周波信号を発生させてその高周波信号を高周波信号発生部の出力端から受信信号経路の入力端に送る高周波信号発生部の少なくとも一部を備えたことを特徴としている。
【００２３】
上記の構成により、ウエハ段階での試験時には、受信装置に試験用の高周波信号を送り込むに当たって、そのような高周波信号を高周波信号発生部にて発生させる。そして、その高周波信号発生部から高周波信号を出力し、それを受信信号経路の入力端に送り、受信信号経路上で通常の受信時の信号処理を行わせて、受信装置から出力させる。その出力信号を、受信装置の外部の試験装置にて受け取り、各種試験処理を行える。
【００２４】
したがって、ウエハ段階での試験時に、受信装置に高周波信号を送り込むに当たって、そのような高周波信号を発生する回路の少なくとも一部については、外部の試験装置が備える必要がない。
【００２５】
それゆえ、半導体プロセスを用いて複数個同時にウエハ上に実現した高周波信号の受信装置であって、高周波出力機能の少なくとも一部を備えていない試験装置を用いて受信装置の高周波性能を試験することができるという効果を奏する。
【００２６】
なお、高周波信号発生部にて高周波信号を発生させる動作のオンオフは、例えば、受信装置内部の外部制御Ｉ／Ｆ（インターフェース）部を介し、受信装置外部の試験装置側にて行うようにすることができる。
【００２７】
また、高周波信号発生部にて高周波信号を発生させて受信装置から出力信号（例えばベースバンド信号）を出力させ、受信装置外部の試験装置側にてその出力信号を受けて試験処理を行うようにすることができる。
【００２８】
なお、高周波信号発生部の全てが受信装置上に形成されていてもよいし、高周波信号発生部の一部が受信装置に形成され、残りが別の部位、例えば試験装置に形成されていてもよい。試験装置に形成した場合は、試験装置上であって、試験のために受信装置と試験装置とを接続したときに受信装置との境界領域（接続部）に形成してもよい。
【００２９】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部の全部が受信装置上に形成されていることを特徴としている。
【００３０】
上記の構成により、上記高周波信号発生部の全部が受信装置上に形成されている。したがって、ウエハ段階での試験時に、受信装置に高周波信号を送り込むに当たって、そのような高周波信号を発生する回路を外部の試験装置が備える必要がない。それゆえ、上記の構成による効果に加えて、半導体プロセスを用いて複数個同時にウエハ上に実現した高周波信号の受信装置であって、高周波出力機能を備えていない試験装置を用いて高周波性能を試験できる受信装置を実現することができるという効果を奏する。
【００３１】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部と上記受信信号経路の入力端とが、切断可能な配線を介して接続されていることを特徴としている。
【００３２】
上記の構成により、上記高周波信号発生部と上記受信信号経路の入力端とが、切断可能な配線を介して接続されている。したがって、ウエハ段階の試験終了後には高周波信号発生部を本来の高周波信号入力ラインから完全に切り離すことで、製品となった状態における通常動作時への、試験のための高周波信号発生部の影響を排除することができる。それゆえ、上記の構成による効果に加えて、製品となった状態における通常動作時への、試験のための高周波信号発生部の影響を、容易に排除することができるという効果を奏する。
【００３３】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部の出力端と上記受信信号経路の入力端とが、試験装置上の配線を介して接続されていることを特徴としている。
【００３４】
上記の構成により、上記高周波信号発生部の出力端と上記受信信号経路の入力端とが、試験装置上の配線を介して接続されている。したがって、この場合は、ウエハ段階の試験後、受信装置がウエハから切り出されてパッケージに組み立てられた後でも、再び前記高周波信号発生部を用いて高周波信号特性の試験を行うことができる。それゆえ、上記の構成による効果に加えて、試験の機会を増やして品質向上に寄与することができるという効果を奏する。
【００３５】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部の出力端と上記受信信号経路の入力端とが、同じウエハ上の複数の受信装置同士を分割するための余白領域上の配線を介して接続されていることを特徴としている。
【００３６】
上記の構成により、上記高周波信号発生部の出力端と上記受信信号経路の入力端とが、同じウエハ上の複数の受信装置同士を分割するための余白領域上の配線を介して接続されている。したがって、ウエハ段階の試験終了後、個々の半導体集積回路に分割する際に、前記高周波信号発生部と前記高周波利得可変部を結ぶ配線は、半導体集積回路の外部で自動的に切断されることになり、配線を切断するための専用プロセスは不要となる。それゆえ、上記の構成による効果に加えて、より容易に受信装置を製造することができるという効果を奏する。
【００３７】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部の出力端と上記受信信号経路の入力端とが互いに隣接していることを特徴としている。
【００３８】
上記の構成により、上記高周波信号発生部の出力端と上記受信信号経路の入力端とが互いに隣接している。特に、ウエハの周囲に外部との電気的接続のために複数の電極パッドを設けるような構成の場合に、上記高周波信号発生部の出力端用の電極パッドと上記受信信号経路の入力端用の電極パッドとが互いに隣接している。したがって、両者を接続する配線が最短となる。それゆえ、上記の構成による効果に加えて、その配線に由来する抵抗による電力消費を抑えることができるとともに、他の配線や端子との干渉も最小限とすることができるという効果を奏する。
【００３９】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部の出力レベルを検出する出力レベル検出部を備えたことを特徴としている。
【００４０】
上記の構成により、上記高周波信号発生部の出力レベルを検出する出力レベル検出部を備えている。したがって、高周波信号発生部からの出力レベルを検出する手段を搭載することで、高周波出力信号のレベルを試験装置から読み取ることができ、高周波信号が正常に立ち上がった状態での試験を行うことが可能となる。それゆえ、上記の構成による効果に加えて、より信頼性の高い試験を容易に行うことができるという効果を奏する。
【００４１】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部が、上記試験装置上に設けられた、発振するための共振器からの出力信号が入力される端子を備えたことを特徴としている。
【００４２】
上記の構成により、上記高周波信号発生部が、上記試験装置上に設けられた、発振するための共振器からの出力信号が入力される端子を備えている。したがって、試験時には、試験装置上の共振器を高周波信号発生部に接続すれば、高周波信号発生部は問題なく高周波信号を発生・出力することができる。それゆえ、上記の構成による効果に加えて、受信装置上に占める高周波信号発生部の面積を削減することができるという効果を奏する。
【００４３】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を安定させるＰＬＬ部とを備え、上記ＰＬＬ部が、上記試験装置上に設けられたループフィルタ部への入力信号を出力する端子を備え、上記発振回路が、上記ループフィルタ部からの出力信号が入力される端子を備えたことを特徴としている。
【００４４】
上記の構成により、上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を安定させるＰＬＬ部とを備えている。受信装置と試験装置とは、ウエハ段階の試験時に、ＰＬＬ部、ループフィルタ部、発振回路の順に接続された構成を構築できる。したがって、それゆえ、上記の構成による効果に加えて、特に測定周波数が限定され、かつ周波数安定度が必要な場合に、周波数を顕著に安定させて良好に試験を行うことができるという効果を奏する。
【００４５】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を低い周波数に変換して外部へ出力する分周器とを備え、上記分周器が、上記試験装置上に設けられたＰＬＬ部への入力信号を出力する端子を備え、上記発振回路が、上記試験装置上に設けられて上記ＰＬＬ部から信号が入力されるループフィルタ部からの出力信号が入力される端子を備えたことを特徴としている。
【００４６】
上記の構成により、上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を低い周波数に変換して外部へ出力する分周器とを備えている。受信装置と試験装置とは、ウエハ段階の試験時に、ＰＬＬ部、ループフィルタ部、発振回路、分周器の順に接続された構成を構築できる。したがって、それゆえ、上記の構成による効果に加えて、特に測定周波数が限定され、かつ周波数安定度が必要な場合に、周波数を顕著に安定させて良好に試験を行うことができるという効果を奏する。
【００４７】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部内であって、上記受信装置上に備えられている部分は、受信装置の周辺部に形成されていることを特徴としている。
【００４８】
上記の構成により、上記高周波信号発生部内であって、上記受信装置上に備えられている部分は、受信装置の周辺部に形成されている。したがって、上記の構成による効果に加えて、高周波信号発生部の出力を受信装置に最適な状態で与えることができるという効果を奏する。
【００４９】
また、本発明に係る受信装置は、上記の構成に加えて、上記高周波信号発生部内であって、上記受信装置上に備えられている部分は、受信装置のコーナー部に形成されていることを特徴としている。
【００５０】
上記の構成により、上記高周波信号発生部内であって、上記受信装置上に備えられている部分は、受信装置のコーナー部に形成されている。したがって、上記の構成による効果に加えて、高周波信号発生部の回路素子の一部を外部とした時の、受信装置の高周波信号入力への影響（干渉）を少なくすることができ、良好に試験を行うことができるという効果を奏する。
【００５１】
また、本発明に係る試験装置は、半導体プロセスを用いてウエハ上に形成され、受信信号経路にて高周波信号を受信する受信装置を試験する試験装置において、上記受信装置が、試験装置にてウエハ段階で受信装置の試験を行うときに試験用の高周波信号を発生させてその高周波信号を高周波信号発生部の出力端から受信信号経路の入力端に送る高周波信号発生部の少なくとも一部を備えており、上記試験装置は、ウエハ段階で受信装置の試験を行うときに上記高周波信号発生部に対して上記高周波信号の出力のオンオフの制御を行う試験制御部を備えたことを特徴としている。
【００５２】
上記の構成により、ウエハ段階での試験時には、受信装置に、試験用の高周波信号を送り込むに当たって、そのような高周波信号を、受信装置内部の高周波信号発生部にて発生させる。そして、その高周波信号発生部から高周波信号を出力し、それを受信信号経路の入力端に送り、受信信号経路上で通常の受信時の信号処理を行わせて、受信装置から出力させる。その出力信号を、受信装置の外部の試験装置にて受け取り、各種試験処理を行える。
【００５３】
したがって、ウエハ段階での試験時に、受信装置に高周波信号を送り込むに当たって、そのような高周波信号を発生する回路の少なくとも一部については、外部の試験装置が備える必要がない。
【００５４】
それゆえ、半導体プロセスを用いて複数個同時にウエハ上に実現した高周波信号の受信装置であって、高周波出力機能の少なくとも一部を備えていない試験装置を用いて受信装置の高周波性能を試験することができるという効果を奏する。
【００５５】
なお、高周波信号発生部にて高周波信号を発生させる動作のオンオフは、例えば、受信装置内部の外部制御Ｉ／Ｆ（インターフェース）部を介し、受信装置外部の試験装置側にて行うようにすることができる。
【００５６】
また、高周波信号発生部にて高周波信号を発生させて受信装置から出力信号（例えばベースバンド信号）を出力させ、受信装置外部の試験装置側にてその出力信号を受けて試験処理を行うようにすることができる。
【００５７】
なお、高周波信号発生部の全てが受信装置上に形成されていてもよいし、高周波信号発生部の一部が受信装置に形成され、残りが別の部位、例えば試験装置に形成されていてもよい。試験装置に形成した場合は、試験装置上であって、試験のために受信装置と試験装置とを接続したときに受信装置との境界領域（接続部）に形成してもよい。
【００５８】
また、本発明に係る試験装置は、上記の構成に加えて、上記高周波信号発生部が発振するための信号を出力する共振器を備えたことを特徴としている。
【００５９】
上記の構成により、上記高周波信号発生部が発振するための信号を出力する共振器を備えている。したがって、試験時には、試験装置上の共振器を高周波信号発生部に接続すれば、高周波信号発生部は問題なく高周波信号を発生・出力することができる。それゆえ、上記の構成による効果に加えて、受信装置上に占める高周波信号発生部の面積を削減することができるという効果を奏する。
【００６０】
また、本発明に係る試験装置は、上記の構成に加えて、上記共振器が、共振周波数を決定するパラメータが上記試験装置によって可変である受動素子を備えたことを特徴としている。
【００６１】
上記の構成により、上記共振器が、共振周波数を決定するパラメータが上記試験装置によって可変である素子を備えている。したがって、高周波信号発生部から出力する高周波信号の周波数を、試験装置側で自動的に調整することができる。それゆえ、上記の構成による効果に加えて、種々の周波数の高周波信号に容易に切り替えて試験を行うことができるという効果を奏する。
【００６２】
また、本発明に係る試験装置は、上記の構成に加えて、上記受動素子が可変容量コンデンサであることを特徴としている。
【００６３】
上記の構成により、上記受動素子が可変容量コンデンサである。したがって、受信装置の外部、すなわち試験装置から制御用の信号を印加し、その信号電圧の高低に応じて、上記受動素子の容量を変化させ、共振周波数を変えて高周波信号発生部の出力信号の周波数を変化させることができる。それゆえ、上記の構成による効果に加えて、高周波信号発生部が広範囲に渡って連続した高周波信号を出力することができ、種々の周波数の高周波信号により容易に切り替えて試験を行うことができるという効果を奏する。
【００６４】
また、本発明に係る試験装置は、上記の構成に加えて、上記受信装置の高周波信号発生部が備えたＰＬＬ部からの出力信号が入力される端子と上記受信装置の高周波信号発生部が備えた発振回路への入力信号が出力される端子とを有するループフィルタ部を備えたことを特徴としている。
【００６５】
上記の構成により、上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を安定させるＰＬＬ部とを備えている。受信装置と試験装置とは、ウエハ段階の試験時に、ＰＬＬ部、ループフィルタ部、発振回路の順に接続された構成を構築できる。したがって、それゆえ、上記の構成による効果に加えて、特に測定周波数が限定され、かつ周波数安定度が必要な場合に、周波数を顕著に安定させて良好に試験を行うことができるという効果を奏する。
【００６６】
また、本発明に係る試験装置は、上記の構成に加えて、上記受信装置の高周波信号発生部が備えた分周器からの出力信号が入力されるＰＬＬ部と、該ＰＬＬ部からの出力信号が入力される端子と上記受信装置の高周波信号発生部が備えた発振回路への入力信号が出力される端子とを有するループフィルタ部を備えたことを特徴としている。
【００６７】
上記の構成により、上記高周波信号発生部は、発振回路と、該発振回路が出力する発振周波数を低い周波数に変換して外部へ出力する分周器とを備えている。受信装置と試験装置とは、ウエハ段階の試験時に、ＰＬＬ部、ループフィルタ部、発振回路、分周器の順に接続された構成を構築できる。したがって、それゆえ、上記の構成による効果に加えて、特に測定周波数が限定され、かつ周波数安定度が必要な場合に、周波数を顕著に安定させて良好に試験を行うことができるという効果を奏する。
【発明の効果】
【００６８】
以上のように、本発明に係る受信装置は、試験装置にてウエハ段階で受信装置の試験を行うときに試験用の高周波信号を発生させてその高周波信号を高周波信号発生部の出力端から受信信号経路の入力端に送る高周波信号発生部の少なくとも一部を備えた構成である。
【００６９】
また、本発明に係る試験装置は、上記受信装置が、試験装置にてウエハ段階で受信装置の試験を行うときに試験用の高周波信号を発生させてその高周波信号を高周波信号発生部の出力端から受信信号経路の入力端に送る高周波信号発生部の少なくとも一部を備えており、上記試験装置は、ウエハ段階で受信装置の試験を行うときに上記高周波信号発生部に対して上記高周波信号の出力のオンオフの制御を行う試験制御部を備えた構成である。
【００７０】
これにより、ウエハ段階での試験時に、受信装置に高周波信号を送り込むに当たって、そのような高周波信号を発生する回路の少なくとも一部については、外部の試験装置が備える必要がない。それゆえ、半導体プロセスを用いて複数個同時にウエハ上に実現した高周波信号の受信装置であって、高周波出力機能の少なくとも一部を備えていない試験装置を用いて受信装置の高周波性能を試験することができるという効果を奏する。
【発明を実施するための最良の形態】
【００７１】
本実施形態に係る受信装置は、高周波信号（ＲＦ（Radio Frequency：高周波）信号）を受信するものである。本実施形態で「高周波信号」とは、例えばテレビジョン放送などの信号を指す。このようなテレビジョン放送としては、例えばデジタルテレビジョン放送（例えば衛星放送）などが挙げられる。したがって、本受信装置は、このような高周波信号を受信するための受信装置（デジタル放送受信装置）として使用することが可能である。
【００７２】
また、本実施形態に係る受信装置は、半導体集積回路としてウエハ上に形成されるものである。
【００７３】
また、本実施形態において、試験とは、受信装置の各回路に動作不良がないかどうかを検査することである。試験は、ウエハ段階の受信装置に対して行う試験と、ウエハを個々の半導体集積回路に分割してパッケージに組み立てた後の受信装置に対して行う試験とに分かれるが、本実施形態では、特に断りのない限り、前者を指すものとする。
【００７４】
試験は、具体的には、試験用にあらかじめ用意した高周波信号を、通常の動作と同じように受信装置の受信信号経路に送り込み、その受信信号経路の出力端から出力される出力信号を試験装置にて受け、その信号が正常なものとなっているかどうかを調べることによって行われる。したがって、本実施形態においては、このような目的に合う高周波信号であれば適宜用いることができる。なお、受信信号経路とは、通常通り高周波信号を受信し、加工し、出力する経路を指し、具体的には種々の構成が考えられる。
【００７５】
図１に示すように、本実施形態に係る受信装置１１は、ウエハ段階では、例えば後述の図５に示すように複数個が連なった形となっている。そして、この受信装置１１に対し、上方から、試験装置１２の、ちょうど受信装置１１が嵌るように空いた穴部に受信装置１１を嵌めて両者を接続し、種々の試験（検査）を行うようになっている。試験装置１２のうち、上記穴部の周囲領域を接続部１２ａと称する。接続部１２ａは、受信装置１１と直接接する領域である。
【００７６】
図１に示すように、本実施形態に係る受信装置１１は、
高周波可変利得部２１、周波数変換部２２、ローカル信号部２４、ＢＢ（ベースバンド）可変利得部２４、通過帯域制限部２５および出力アンプ部２６で構成された高周波信号処理系（受信信号経路）と、
ローカル信号部２３の出力をプリスケーラ部２７（分周器）で分周し、ＰＬＬ部２８へ加え、ローカル信号部２３の発振周波数を安定化させるローカル信号系と、
本発明を実現するための高周波信号発生部４１と、
プリスケーラ部２７で分周した信号と比較するための基準信号を発生させる水晶発振部２９と、
受信装置１１の外部からＰＬＬ部２８と本発明である高周波信号発生部４１とを制御するための制御信号を発生する外部制御Ｉ／Ｆ部３０と、で構成される。
【００７７】
前記受信装置１１の端子には、試験装置１２の接続部１２ａからの接触のための接続電極により、電源、ＧＮＤ、ＲＦＡＧＣ（高周波Auto Gain Control）電圧、ＢＢＡＧＣ（ベースバンドAuto Gain Control）電圧、高周波信号入力、ベースバンド信号出力、チャージポンプ電流出力、チューニング電圧入力、外部制御信号、発振入力、発振出力およびロック検出信号の各端子と接続される。すなわち、接続電極Ｅ１ないしＥ１２はそれぞれ、ベースバンド信号出力端子Ｔ１、ＧＮＤ端子Ｔ２、電源端子Ｔ３、ロック検出信号端子Ｔ４、発振出力信号端子Ｔ５、発振信号入力端子Ｔ６、外部制御信号端子Ｔ７、ＢＢＡＧＣ電圧端子Ｔ８、ＲＦＡＧＣ電圧端子Ｔ９、高周波信号入力端子Ｔ１０、チューニング電圧入力端子Ｔ１１、チャージポンプ電流出力端子Ｔ１２と接続されている。
【００７８】
試験装置１２は、試験制御部７１からの共通の入出力信号バス上に前記測定信号発生部７３、出力信号測定部７４および可変電圧電源部７５が接続され、同じく入出力信号バス上に接続されたメモリ部７２のプログラムに従って試験を行うようになっている。
【００７９】
すなわち、試験装置１２は、中央制御部として機能する試験制御部７１、各種データを格納するメモリ部、試験のための測定用信号を発生して受信装置１１に供給する測定信号発生部７３、受信装置１１から出力される試験用出力信号を受けてそれを測定する出力信号測定部７４、受信装置１１への電源供給を行う可変電圧電源部７５を有している。試験装置１２は、これらの部材を用いて、従来同様、デジタルおよびアナログ回路を試験できるものである。なお、これらの部材は図２４で示したものと同等であり、公知の技術を用いて適宜形成することができるため、ここでの詳しい説明は省略する。
【００８０】
受信装置１１の高周波信号入力端子Ｔ１０には、動作試験中に高周波的な整合をとることを目的とした、ＤＣカット用のコンデンサと直列に接続された、高周波信号入力端子Ｔ１０の入力インピーダンスと同じ抵抗値を持つ抵抗で構成されたＲＦ入力終端部８１がつながるようになっている。ＲＦ入力終端部８１は、試験装置１２の接続部１２ａ上に形成されている。
【００８１】
チャージポンプ電流出力端子Ｔ１２とチューニング電圧入力端子Ｔ１１の間には、チャージポンプ電流の変化をチューニング電圧の変化に変換する積分型のループフィルタ部８２が挿入されている。ループフィルタ部８２は、試験装置１２の接続部１２ａ上に形成されている。
【００８２】
外部制御信号端子Ｔ７には、試験装置１２の測定信号発生部７３からの信号が加えられ、外部制御Ｉ／Ｆ部３０を介してＰＬＬ部２８を制御し、ローカル信号部２３の発振周波数、すなわち受信信号の周波数を設定する。合わせて高周波信号発生部４１の発振動作を制御する。
【００８３】
発振入力端子Ｔ６には、本来ならば水晶発振子が接続されるが、ウエハ段階の試験では、直接所望の基準周波数と同じ周波数のクロック信号を測定信号発生部７３から供給する。
【００８４】
発振出力信号端子Ｔ５には、水晶発振部２９からの発振信号が出力され、試験装置の出力信号測定部７４に接続される。
【００８５】
ロック検出信号端子Ｔ４には、ＰＬＬ部２８からのロック検出信号が出力され、試験装置の出力信号測定部７４に接続される。
【００８６】
ベースバンド信号出力端子Ｔ１には、高周波信号発生部４１からの出力信号の周波数およびレベルに応じたレベルが出力され、試験装置１２の出力信号測定部７４に入力される。
【００８７】
電源端子Ｔ３およびＧＮＤ端子Ｔ２は、受信装置１１を動作させるに十分な電圧と電流を可変電圧電源部７５より供給する。
【００８８】
高周波信号発生部４１は、試験装置１２にてウエハ段階で受信装置１１の試験を行うときに試験用の高周波信号を受信装置内部で発生させてその高周波信号を高周波信号発生部の出力端から受信信号経路の入力端に送るものである。
【００８９】
ここで、図１の構成では、高周波信号発生部４１の全部が受信装置１１上に形成されている。なお、後述のように、高周波信号発生部４１の一部が受信装置１１上に形成され、残りが試験装置１２上に形成された構成とすることもできる。
【００９０】
高周波信号発生部４１は、コンデンサやインダクタ等の受動素子で構成される領域と、トランジスタ等の能動素子で構成される領域とに分けることができ、前者は共振器等を構成する。また、後者を高周波信号出力部と称する。
【００９１】
例えば後述の図１２のように、高周波信号発生部４１は、発振するための共振器５１と、共振器５１以外の部分である高周波信号出力部６０とを有する構成とすることもできる。すなわち、高周波信号出力部６０は、高周波信号発生部４１の一部であって、共振器５１の出力端子に接続されて、高周波信号を生成し、生成された高周波信号を受信信号経路の入力端に送るべく高周波可変利得部２１に送る部分である。そして、高周波信号発生部４１のうちで高周波信号出力部６０のみが受信装置１１上に形成され、残りが試験装置１２上に形成された構成とすることもできる。
【００９２】
図１において、試験装置１２は、図２のフローチャートに従って受信装置を試験する。これらの処理は試験装置１２が自動で行う。
【００９３】
試験手順はあらかじめメモリ部７２に設定されている。試験開始後、先ず試験装置内の動作設定を初期化後（ステップＳ１、Ｓ２）、ウエハ上を定められた順番に座標を移動させながら（ステップＳ３）、一つずつ、あるいは同一構造の接続部を複数備える場合は複数個同時あるいは順番に、試験を行う。
【００９４】
接続部の接続電極が受信装置の端子に接触後（ステップＳ４）、先ず可変電圧電源部に必要な電圧値を設定した上で、受信装置に電源を供給する（ステップＳ５）。
【００９５】
電源供給後、受信装置の動作が安定状態となる間、時間待ちをした後（ステップＳ６）、次に高周波信号発生部と測定信号発生部から測定に必要な信号を供給する（ステップＳ７）。
【００９６】
信号を供給後、再度受信装置の動作が安定するまで時間待ちをした後に（ステップＳ８）、次に出力信号測定部で受信装置の出力信号を測定する（ステップＳ９）。
【００９７】
測定した値は、ただちにメモリ部７２の規格値と比較し（ステップＳ１０）、合否を判定する（ステップＳ１１）。
【００９８】
複数の測定項目がある場合は、高周波信号発生部あるいは測定信号発生部から出力される信号を変化させ、同じく受信装置の動作が安定するまで時間待ちをした後に、同様に出力信号測定部で受信装置の出力信号を測定し、メモリ部の規格値との比較を行い、合否を判定する。合否判定で不良となった場合は、測定途中であっても測定を中止し、不良となった半導体集積回路に不良であることを示すマーキングを行う（ステップＳ１２）。
【００９９】
これらの手順を、ウエハ上で試験可能な領域に存在する半導体集積回路全てに行う。
【０１００】
以上の手順により、本構成において、受信装置上の高周波信号処理系を含めたウエハ段階の試験を実施することが可能である。
【０１０１】
上記本実施形態の構成によれば、従来のデジタルおよびアナログ回路を試験できる試験装置１２の性能を最大限に生かしつつ、大掛かりな高周波信号用の試験装置を導入しなくても、一定の範囲での高周波信号に対する動作をウエハ段階で行うことにより、半導体集積回路を用いて高周波信号の受信装置を製造する場合の製造コストを削減することができる。
【０１０２】
図２３に示す比較例では、半導体集積回路内にテスト信号源２３９とテスト信号供給２２３および自己診断２４０を搭載している。この構成では、半導体集積回路上に高周波信号での試験に必要な回路を搭載することで、ウエハ段階での高周波信号による動作試験を行うことは可能ではある。しかし、試験に必要な信号を発生させる手段を全て半導体集積回路上に実現する必要があり、試験に必要な信号の条件によっては回路規模が大きくなりすぎることによる半導体集積回路面積の増大を招いてしまう。
【０１０３】
一方、本実施形態の構成では、受信装置内に高周波信号発生部４１を有するが、高周波信号発生部のオンオフを制御する部材や、高周波信号発生部を使って高周波信号を印加した場合の出力信号を測定する部材等は、受信装置内には持たず、受信装置の外部の、従来のデジタルおよびアナログ回路用の試験装置が備える部材を使って高周波信号の試験を行えるようになっている。このように、試験に必要な信号を発生させる手段を全て半導体集積回路上に実現する必要がない。したがって、回路規模が大きくなりすぎることを防ぐことができ、半導体集積回路面積の増大を防ぐことができる。
【０１０４】
また、上記受信装置の構成の変形例を図３に示す。図１の構成の場合は、前記高周波信号発生部の出力信号は、試験終了後であっても、前記高周波可変利得部の入力に接続されたままの状態である。図３の構成では、高周波信号発生部４１と高周波可変利得部２１の高周波入力信号ラインとを結ぶ配線の途中に、切断可能なように、あらかじめ、できる限り表面に近い配線層を用いた切断領域である、切断可能な配線４２を備えておく。
【０１０５】
試験終了後に、例えばレーザービームのように高エネルギーかつ高密度でμｍ単位に絞り込めるビーム光を前記切断領域にある配線ラインである切断可能な配線４２に照射し、切断可能な配線４２を切断することで、試験終了後に高周波信号発生部と高周波可変利得部との接続を物理的に完全に切断することができる。したがって、製品となった状態における、試験のための高周波信号発生部の影響を排除することができる。
【０１０６】
また、上記受信装置の構成の変形例を図４に示す。本構成の場合は、高周波信号発生部４１の出力は、高周波信号出力端子Ｔ１３を経由して接続部１２ａを通り、再び高周波信号入力端子Ｔ１０に入力される構造である。この場合は、ウエハ段階の試験後、パッケージに組み立てられた後でも、再び高周波信号発生部４１を用いて高周波信号特性の試験を行うことができる。
【０１０７】
また、上記受信装置の構成の変形例を図５および図６に示す。図５はウエハから個々のチップ（受信装置１１）を分割する前の状態であり、図６は分割した後の状態である。
【０１０８】
本構成の場合は、前記高周波信号発生部の出力は、図１の構成と同様にウエハ上の配線で前記高周波可変利得部２１の高周波信号入力と接続されるが、その配線は、半導体集積回路（受信装置１１）から一旦、外部のチップ分割用余白領域１３を通り、再び半導体集積回路内部に戻っている。すなわち、高周波信号発生部４１の高周波信号出力端子Ｔ１３は、高周波信号接続用配線１４のうち、まず、受信装置１１上の第２領域１４ｂを通り、同じくチップ分割用余白領域１３上の第３領域を通り、再度、受信装置１１上の第１領域１４ａを通り、高周波可変利得部２１の高周波信号入力端子Ｔ１０に入るようになっている。
【０１０９】
図５および図６の構成の場合、ウエハ段階の試験終了後、個々の半導体集積回路に分割する際に、前記高周波信号発生部と前記高周波可変利得部を結ぶ配線は、半導体集積回路の外部で自動的に切断されることになり、図３の構成のような配線を切断するための専用プロセスは不要となる。
【０１１０】
また、上記受信装置の構成の変形例を図７および図８に示す。
【０１１１】
図７の構成では、図４および図５・図６の場合において、前記高周波信号発生部４１からの出力信号の端子位置（パッド（Ｐａｄ）電極Ｐ２）と前記高周波可変利得部２１への入力信号の端子位置（パッド電極Ｐ１）が隣接していることで、高周波信号発生部４１と高周波可変利得部２１とを接続する配線は最短であり、かつ他の配線や端子との干渉も最小限とすることが可能である。
【０１１２】
図８の例では、高周波信号発生部４１と高周波可変利得部２１との間は図１同様であり、パッド電極を介さず直接接続されている。高周波可変利得部２１の高周波信号入力端子Ｔ１０はパッド電極Ｐ１に接続されている。もう一方の前記高周波信号部から配線１４ｄで接続されているパッド電極Ｐ３は、図９の構成ないし図１６の構成について有効な配置である。
【０１１３】
図８の構成では、高周波信号発生部４１への入力信号の端子位置（パッド電極Ｐ３）と高周波可変利得部２１への入力信号の端子位置（パッド電極Ｐ１）が隣接していることで、図７の構成同様、高周波信号発生部４１と高周波可変利得部２１とを接続する配線は最短であり、かつ他の配線や端子との干渉も最小限とすることが可能である。
【０１１４】
また、上記受信装置の構成の変形例を図９に示す。本構成については、図３の場合のように、前記高周波信号発生部と前記高周波可変利得部との接続先があらかじめ切断処理が可能な切断領域が設けられたレイアウト構成において、その信号の出力レベルを測定するための出力レベル検出部４３を受信装置１１内にレイアウトしておき、試験装置１２にて出力レベル検出部４３を監視することで、高周波信号発生部４１の信号レベルの状態が安定かどうか、また、試験を行うための測定に必要なレベルに達しているかどうかを判断することが可能である。測定に必要なレベルとは、信号レベルが測定可能な閾値以上で、かつその値が安定状態（レベルの変動が一定レベル以内に収まっている）であるということである。なお、測定可能な閾値や安定の基準は、受信装置１１の仕様等を考慮の上製造者が適宜決定すればよい。
【０１１５】
上記制御を行うために、出力レベル検出部４３で検出した出力レベルが、出力レベル出力端子Ｔ１４および接続電極Ｅ１４を通って、試験装置１２の出力信号測定部７４に入力されるようになっている。
【０１１６】
出力レベル検出部４３の構成例を図１０に示す。すなわち、出力レベル検出部４３は、検波回路４３ａと高入力抵抗直流アンプ４３ｂとで構成されている。
【０１１７】
検波回路４３ａは、
高周波信号発生部の出力の一部を取り出すためと検波回路４３ａを高周波信号ラインから直流的に分離するための結合コンデンサＣｄ１と、
検波用ダイオードＤｄ１に直流電流を流すためのインダクタＬｄ１と、
高周波信号を整流し直流成分を取り出す検波用ダイオードＤｄ１(一般的には順方向電圧が小さいショットキーバリアダイオードを用いる。)と、
直流電位を取り出す負荷抵抗Ｒｄ１と、
高周波成分をカットし、検波した直流成分を平滑するためのコンデンサＣｄ２とで構成されている。負荷抵抗Ｒｄ１とコンデンサＣｄ２とでフィルタが形成されている。
【０１１８】
高入力抵抗直流アンプ４３ｂは、検波回路４３ａの特性への影響を抑える高入力インピーダンス（例えば直流アンプの入力段が電界効果型トランジスタＦＥＴで構成され、入力電流がほとんど流れない、すなわち入力インピーダンスが高いもの）で、検波回路４３ａからの直流電圧を増幅するものである。
【０１１９】
この検波回路４３ａでは、高周波信号発生部４１から入力される高周波信号がプラス電位のときに検波用ダイオードＤｄ１はＯＮし、検波用ダイオードＤｄ１、負荷抵抗Ｒｄ１、ＧＮＤ、インダクタＬｄ１、検波用ダイオードＤｄ１の経路で順方向電流Ｉｄの直流電流が流れる。一方、高周波信号発生部４１から入力される高周波信号の電位がマイナスのときは、検波用ダイオードＤｄ１はＯＦＦし、電流Ｉｄは流れない。
【０１２０】
検波用ダイオードＤｄ１により整流された電流Ｉｄは、負荷抵抗Ｒｄ１の両端に直流電位となって現れ、コンデンサＣｄ２により平滑化される。この直流電圧は、高周波信号発生部の出力レベルがマイナス数十ｄＢｍの場合は数ｍＶ程度と非常に低い電圧となるため、高入力インピーダンスの直流アンプで増幅し、必要とする信号レベルまで増幅して出力する。
【０１２１】
なお、本発明における高周波信号発生部４１が出力する高周波信号は、ＣＷ（連続波）信号であり、振幅変調は行っていないため、抵抗とコンデンサの時定数を特に注意する必要はない。しかしながら、変調信号の場合は、時定数を適切に選ばないと、振幅の変化に信号レベル出力が追従できないため、正しい信号レベル出力は得られない。ただし、時定数を長くし過ぎると、今度は高周波信号入力を加えてから信号レベル出力が安定するまでの時間が長くなるため、試験時間との兼ね合いで時定数を決定すればよい。
【０１２２】
本実施形態の構成によれば、高周波信号発生部４１からの出力レベルを検出する手段を搭載することで、高周波信号発生部４１からの高周波信号のレベルを試験装置１２にて読み取ることができ、高周波信号が正常に立ち上がった状態での試験を行うことが可能となる。
【０１２３】
なお、本構成において、切断可能な配線４２を設けずに図１のような通常の配線で接続した構成とすることも可能である。
【０１２４】
また、上記受信装置の構成の変形例を図１１に示す。本構成については、高周波信号発生部４１内において発振するのに必要な共振器５１を、受信装置１１の外部、すなわち試験装置１２が有する接続部１２ａに出したものである。すなわち、高周波信号出力部６０の共振信号入力端子Ｔ１５には、接続電極Ｅ１５を介して、共振器５１が接続されている。このように、高周波信号発生部４１の一部の回路素子を受信装置１１の外部に持たせることにより、受信装置１１上、すなわち半導体集積回路上に占める高周波信号発生部４１の面積を削減することが可能である。
【０１２５】
高周波信号出力部６０の構成例を図１２に示す。すなわち、発振回路６１は共振器５１の共振周波数で発振する。発振回路６１の出力は、バッファ回路６２へ入力される。バッファ回路６２は、外部からの影響で発振周波数が変動しないように緩衝の役目を果たす。バッファ回路６２の出力には、高周波信号発生部４１の高周波信号出力が不要な場合に被測定回路への影響を避けるためのスイッチ回路６３が設けられている。
【０１２６】
このスイッチ回路６３は、外部制御Ｉ／Ｆ部３０から与えられるＯＮ／ＯＦＦ制御信号により制御され、高周波信号出力をＯＮとすると、発振回路６１から発振信号が出力され、その発振信号出力はバッファ回路６２を通って被測定回路の信号入力に加えられる。高周波信号出力をＯＦＦとすると、発振回路６１からの発振信号出力は停止し、かつ、スイッチ回路６３の出力インピーダンスが被測定回路のインピーダンスに比べて十分高くなり、被測定回路は、高周波信号発生部からの影響を受けなくなる。
【０１２７】
また、上記受信装置の構成の変形例を図１３に示す。本構成では、さらに、外部に出した共振器５２のコンデンサを、複数の固定容量コンデンサを組み合わせた構成とし、それを容量切換部５２ａで切換可能なように考えたものである。容量の切換制御は、試験装置の測定信号発生部からの信号で試験装置１２が自動的に制御する。
【０１２８】
このように、本構成においては、図１１の構成同様、高周波信号発生部４１の一部の回路素子を受信装置１１の外部に持たせることにより、受信装置１１上、すなわち半導体集積回路上に占める高周波信号発生部４１の面積を削減することが可能である。
【０１２９】
容量の切換制御は、あらかじめ試験装置１２のメモリ部７２にその切換情報が保持されており、その切換情報に基づき、測定手順に従って試験装置１２が自動的に行う。試験装置１２は、容量の切換を行うことで、高周波出力信号の周波数を変えるのと同時に、半導体集積回路のローカル信号周波数を変え、ベースバンド信号出力が所望の周波数となるように制御し、検査を行う。この場合、検出する信号はベースバンド信号出力の周波数である。
【０１３０】
なお、試験者は試験開始前に、試験装置にて、基準となる半導体集積回路（あらかじめ検査を行い、その結果が既知である半導体集積回路）を測定し、容量切換が正しく行われることと、変化する周波数の精度が一定範囲内にあることを確認し、試験装置の校正を行う。
【０１３１】
それ以降検査終了まで試験装置により自動的に検査が行われる。
【０１３２】
また、この校正により、試験される半導体集積回路の特性ばらつき（素子定数のばらつき、配線層の物理的寸法のばらつき等）が大きいものは、高周波信号出力の周波数が大きくずれたり、出力レベルが小さくなるため、試験初期の段階で選別が可能となり、試験時間の短縮が行える。
【０１３３】
より詳しくは以下の通りである。
【０１３４】
メモリ部内部の構成例を図１４に示す。すなわち、（ｎ−１）個のデータが用意されている。例えば１つめのデータは、容量C1、ローカル周波数fLO1、測定電力PBO1、測定周波数fBO1、測定誤差周波数fDIF1、許容誤差周波数fDIFmax1となっている。そしてそのデータに対する測定結果も格納されるようになっている。また、周波数の測定手順を図１５に示す。
【０１３５】
すなわち、初期化設定し（ステップＳ２１）、被測定周波数に相当する容量Ｃを取得する（ステップＳ２２）。この容量Ｃは、メモリ部７２に記憶された値である。
【０１３６】
測定終了かどうかを調べ（ステップＳ２３）、終了でなければ、ローカル信号周波数fLOを設定する（ステップＳ２４）。この周波数は、メモリ部７２に記憶された値である。
【０１３７】
ベースバンド信号出力のレベルPBOと周波数fBOとを測定する（ステップＳ２５）。これは、出力信号測定部が測定する。そして結果をメモリ部７２へ記憶させる。
【０１３８】
メモリ部７２に記憶された基準周波数fBSと測定周波数fBOとの絶対値誤差fDIFを以下の式にて計算する（ステップＳ２６）。すなわち、
fDIF＝|fBO−fBS|
である。この計算は試験装置１２が行う。
【０１３９】
メモリ部７２に記憶された許容誤差周波数fDIFmaxと誤差周波数fDIFとを比較し、次の式の値を求める（ステップＳ２７）。すなわち、
fDIFmax−fDIF
である。この計算は試験装置１２が行う。
【０１４０】
試験装置１２は、この式の値の正負を判定し（ステップＳ２８）、正か零であれば、メモリ部７２にテスト結果"Pass"を書き込む（ステップＳ２９）。負であれば、メモリ部７２にテスト結果"Fail"を書き込む（ステップＳ３０）。
【０１４１】
本構成によれば、容量切換部５２ａにて、受信装置１１の外部の回路素子である共振器５２の定数（容量）を変更することにより、高周波信号発生部からの高周波出力信号の周波数を任意に設定することが可能となる。
【０１４２】
同様に、コンデンサの替わりにインダクタを切り換えてもよい。また、コンデンサとインダクタを切り換えてもよい。
【０１４３】
また、上記受信装置の構成の変形例を図１６に示す。本構成では、図１３の構成のように、共振器のコンデンサを複数の固定容量の切換で行うのではなく、可変容量素子を使用した場合の構成例である。それ以外は図１３の構成と同じである。また、試験装置１２が自動的に制御する点は図１３の場合と同じである。
【０１４４】
このように、本構成においては、図１１の構成同様、高周波信号発生部４１の一部の回路素子を受信装置１１の外部に持たせることにより、受信装置１１上、すなわち半導体集積回路上に占める高周波信号発生部４１の面積を削減することが可能である。
【０１４５】
共振器５３は、直流阻止用コンデンサＣ３２と、インダクタＬ１１とが並列に接続され、直流阻止用コンデンサＣ３２に、可変容量コンデンサＣ３１が直列に接続されている。また、高周波回り込み防止対策として、抵抗Ｒ３１とコンデンサＣ３３が接続され、両者を介して、可変容量コンデンサＣ３１が試験装置１２の測定信号発生部７３に接続されている。この測定信号発生部７３から制御信号を送ることによって、可変容量コンデンサＣ３１の容量を変化させる。
【０１４６】
このように、本構成は、可変する容量値を可変容量コンデンサで実現している。可変容量コンデンサは、外部から印加される信号電圧の高低に応じて容量が可変な容量素子であり、適宜公知の構成を適用可能であるため、その詳細な説明は省略する。その結果、高周波信号発生部からの高周波出力信号の周波数を、広範囲に渡って連続して可変することができる。
【０１４７】
したがって、このような外部の回路素子の定数を変更することにより、高周波信号発生部からの高周波出力信号の周波数を任意に設定することが可能となる。
【０１４８】
また、このとき、インダクタの切換を組み合わせれば、前記高周波信号発生部は、さらに広範囲に渡って連続した高周波信号を出力することが可能である。
【０１４９】
また、上記受信装置の構成の変形例を図１７に示す。本構成では、高周波信号発生部４１にて出力する高周波信号の周波数を精度よく安定化させるため、専用のプリスケーラ部６６とＰＬＬ部６７とを持たせたものである。また、高周波信号発生部４１には、発振回路６５も設けられている。この場合は、接続に別途、ループフィルタ部６８も必要となる。すなわち、出力信号端子Ｔ１７には、接続電極Ｅ１７を介して、ＰＬＬ部６７とループフィルタ部６８とが接続されており、入力信号端子Ｔ１６には、接続電極Ｅ１６を介して、ループフィルタ部６８の出力部と発振回路６５とが接続されている。プリスケーラ部６６、ＰＬＬ部６７、発振回路６５は、受信装置１１上に形成されている。ループフィルタ部６８は接続部１２ａ上に形成されている。
【０１５０】
このように、本構成においては、図１１の構成同様、高周波信号発生部４１の一部の回路素子を受信装置１１の外部に持たせることにより、受信装置１１上、すなわち半導体集積回路上に占める高周波信号発生部４１の面積を削減することが可能である。
【０１５１】
本構成は、特に、測定周波数が限定され、かつ周波数安定度が必要な場合において実施されるものである。
【０１５２】
ここではループフィルタ部６８は試験装置１２の接続部に設けているため、その分、受信装置上に占める高周波信号発生部の面積を削減できる。なお、これと異なり、ループフィルタ部６８は受信装置１１に設けることもできる。
【０１５３】
また、上記受信装置の構成の変形例を図１８に示す。本構成は、図１７の構成と同等の周波数安定度でありながら、高周波信号発生部４１専用のＰＬＬ部６７のみを受信装置１１の外部とし、プリスケーラ部６６のみを内蔵したものである。すなわち、出力信号端子Ｔ１７には、接続電極Ｅ１７を介して、プリスケーラ部６６とＰＬＬ部６７とが接続されており、入力信号端子Ｔ１６には、接続電極Ｅ１６を介して、ループフィルタ部６８の出力部と発振回路６５とが接続されている。プリスケーラ部６６、発振回路６５は、受信装置１１上に形成されている。受信装置１１ループフィルタ部６８、ＰＬＬ部６７は接続部１２ａ上に形成されている。
【０１５４】
プリスケーラ部６６を内蔵しているのは、高周波信号発生部４１の高周波信号周波数が高い場合において、プリスケーラ部６６で分周して比周波数を落とすことで、接続部１２ａに備えられるＰＬＬ部６７の動作周波数を低くすることが可能であるからである。
【０１５５】
このように、本構成においては、図１１の構成同様、高周波信号発生部４１の一部の回路素子を受信装置１１の外部に持たせることにより、受信装置１１上、すなわち半導体集積回路上に占める高周波信号発生部４１の面積を削減することが可能である。
【０１５６】
すなわち、図１８の構成は、
図１７の構成同様、専用のプリスケーラ部とＰＬＬ部を持たせることで、前記高周波信号発生部に出力する高周波信号の周波数を精度よく安定化させることができるとともに、
図１７の構成と異なり、図１７〜図１６で高周波信号発生部の発振手段に必要な共振器を外部に出したのと同じように、高周波信号発生部のＰＬＬ部を外部に出すことで、受信装置上に占める高周波信号発生部の面積を削減できる。
【０１５７】
また、上記受信装置の構成の変形例を図１９に示す。同図は、図１の構成や図３の構成の場合における高周波信号発生部４１の配置を示したものである。同図に示すように、高周波信号発生部４１は半導体集積回路（受信装置１１）の周辺部に配置され、高周波信号発生部４１の高周波信号出力は、高周波可変利得部２１の高周波信号入力端子Ｔ１０のパッド電極Ｐ１に接続されている。
【０１５８】
さらに、前記高周波信号発生部４１と高周波信号入力端子のパッド電極Ｐ１の間を広くとっているので、ウエハ段階での試験後、この部分をレーザービーム光を使用して切断すれば、高周波信号発生部４１の高周波信号出力は、前記高周波可変利得部２１の高周波信号入力とは完全に切り離すことが可能である。
【０１５９】
また、上記受信装置の構成の変形例を図２０に示す。同図は、図４の場合における高周波信号発生部４１の配置を示したものである。同図に示すように、高周波信号発生部４１の高周波信号出力は、専用のパッド電極Ｐ２につながれ、前記高周波可変利得部２１の高周波信号入力端子Ｔ１０とは、ウエハ段階において完全に切り離されたものとなっている。
【０１６０】
図１９、図２０に係る構成によれば、高周波信号発生部４１の半導体集積回路上の搭載位置を周辺部とすることで、高周波信号発生部４１の出力を、受信装置１１にとって最適な状態で与えることが可能となる。
【０１６１】
また、上記受信装置の構成の変形例を図２１に示す。同図に示すように、高周波信号発生部４１は半導体集積回路のコーナー（隅）部に配置され、高周波信号出力は、前記高周波可変利得部の高周波信号入力端子Ｔ１０のパッド電極Ｐ１に接続されている。もう一方の前記高周波信号発生部４１から配線で接続されているパッド電極Ｐ３は、図９の構成ないし図１６の構成について有効な配置である。
【０１６２】
つまり、高周波出力信号と、図９の高周波信号出力レベル、図１１〜図１６の共振器から高周波信号発生部４１へ入力される信号（接続信号と称する）との干渉を避ける上で、半導体集積回路の同一辺に前記高周波信号と、前記高周波信号出力レベルや、共振器との接続信号とで、経路（配線）同士が並ばない配慮を行うことは有効であると考えられる。
【０１６３】
すなわち、高周波信号発生部４１の半導体集積回路上の搭載位置をコーナー部とすることで、高周波信号発生部４１の回路素子の一部である共振器を外部としたときの、受信装置１１の高周波信号入力への影響を少なくすることが可能となる。
【０１６４】
また、上記受信装置の構成の変形例を図２２に示す。同図は、図４の場合における前記高周波信号発生部の配置を示したものである。同図に示すように、前記高周波信号発生部４１の高周波信号出力は、専用のパッド電極Ｐ２につながれ、前記高周波可変利得部２１の高周波信号入力端子Ｔ１０（パッド電極Ｐ１）とは、ウエハ段階において完全に切り離されたものとなっている。もう一方の前記高周波信号発生部４１から配線で接続されているパッド電極Ｐ３は、図９の構成ないし図１６の構成について有効な配置である。
【０１６５】
図２１、図２２の構成によれば、高周波信号発生部４１の半導体集積回路上の搭載位置をコーナー部とすることで、高周波信号発生部４１の回路素子の一部である共振器を外部としたときの、受信装置１１の高周波信号入力への影響を少なくすることが可能となる。
【０１６６】
また、図２３に示す比較例では、前述のように、半導体集積回路内にテスト信号源２３９とテスト信号供給２２３および自己診断２４０を搭載している。したがって、テスト信号供給２２３自体が高周波信号のラインに挿入されることの影響が懸念される。一方、図３、図４、図５、図７、図９、図２０、図２２に係る実施形態の構成によれば、半導体集積回路上に独立した高周波信号発生部を備えているが、ウエハ試験終了後には、高周波信号発生部は、通常動作時の信号ラインからは完全に分離されるので、製品となった場合の特性に影響を与えることを防ぐことが可能となる。
【０１６７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１６８】
なお、本発明に係る受信装置は、
高周波信号を増幅する高周波可変利得部と、
高周波信号を中間周波数信号に周波数変換する周波数変換部と、
中間周波数信号から不要な信号を減衰させるための通過帯域制限部と、
中間周波数信号を増幅するベースバンド（ＢＢ）可変利得部と、
中間周波数信号をデジタル信号処理可能なレベルまで増幅する出力アンプ部と、
前記周波数変換部に必要なローカル信号を発生させるローカル信号部と、
ローカル信号の周波数を任意に設定し、ローカル信号周波数を安定化させるＰＬＬ部と、
前記ローカル信号部の高周波信号を前記ＰＬＬ部で動作可能な周波数まで分周するプリスケーラ部と、
高精度の水晶発振子により、前記ＰＬＬ部の基準となる信号を発生させる水晶発振部と、
性能試験用の高周波信号を発生する、外部から制御可能な高周波信号発生部と、
外部制御信号よりＰＬＬ部やその他設定可能な手段を制御するための信号を取り出す外部制御Ｉ／Ｆ部と、を備える半導体集積回路上に実現した受信装置において、
前記受信装置を個々の半導体に分離する前のウエハ段階で動作試験を行う場合に、
前記受信装置の電源、ＧＮＤ、入力信号および出力信号端子に動作試験に必要な電源、ＧＮＤ、入力信号および出力信号を供給する試験装置と接続するための接続部と、
前記接続部には、前記ＰＬＬ部から出力されるチャージポンプ電流を前記ローカル信号部に与えるチューニング電圧に変換するループフィルタ部と、
高周波信号入力端子Ｔ１０を終端するＲＦ入力終端部を備え、
前記接続部を介して、前記受信装置に必要な電源電圧を与える可変電圧電源部と、
前記接続部を介して、前記受信装置の前記高周波信号発生部の制御信号入力と、前記高周波可変利得部のＲＦＡＧＣ電圧と、前記ＢＢ可変利得部のＢＢＡＧＣ電圧と、前記外部制御Ｉ／Ｆ部の外部制御信号と、水晶発振部の発振入力と、に測定に必要な信号を与える測定信号発生部と、
前記接続部を介して、前記ＰＬＬ部から出力されるロック検出信号と、ベースバンド出力増幅器から出力されるベースバンド出力信号と、水晶発振部から出力される発振出力と、を測定するための出力信号測定部と、
試験手順と試験規格値を記憶するメモリ部と、
前記メモリ部の内容に従って前記可変電圧電源部と、前記測定信号発生部と、前記出力信号測定部と、を制御する試験制御部と、を備えた試験装置を用いることにより、
前記試験装置は高周波信号発生手段を備えなくても、前記高周波信号発生部の出力を前記受信装置の高周波信号入力端子Ｔ１０に加えることで、前記受信装置の高周波性能をウエハ段階で試験できるように構成してもよい。
【０１６９】
上記の構成によれば、高周波信号を出力可能な高価な試験装置を用いずに従来のデジタルおよびアナログ回路用の試験装置を用いたとしても、ウエハ段階での高周波信号特性の試験を行うことが可能となり、パッケージ組み立て後の試験における不合格品の発生を減らすことが可能となり、製造コストに占める検査のコストを低く抑えることができる。
【０１７０】
また、本発明に係る受信装置は、上記構成において、前記高周波信号発生部からの出力信号は、半導体プロセスの製造段階において、メタル配線により、あらかじめ前記受信装置内で前記高周波信号入力端子Ｔ１０、あるいは前記高周波信号入力端子Ｔ１０から前記高周波可変利得増幅部までの信号線に接続され、試験合格後に前記メタル配線を熱処理により切断するように構成してもよい。
【０１７１】
上記の構成によれば、高周波信号発生部は、ウエハ試験終了後には本来の高周波信号入力ラインから完全に切り離すことで、通常動作時への影響を無くすことが可能となる。
【０１７２】
また、本発明に係る受信装置は、上記構成において、前記高周波信号発生部からの出力信号は高周波出力端子に接続され、前記高周波可変利得部の高周波信号入力端子に、前記接続部を介して接続されるように構成してもよい。
【０１７３】
また、本発明に係る受信装置は、上記構成において、前記高周波信号発生部からの出力信号は、同一ウエハ上に複数個形成された前記受信装置を実現する半導体回路外周の切断のための余白領域を通過するように配置され、試験終了後に各半導体回路を分離する際の切断処理により切り離されるように構成してもよい。
【０１７４】
また、本発明に係る受信装置は、上記構成において、前記受信装置の高周波信号入力端子Ｔ１０と高周波信号出力端子は、隣接するように配置されているように構成してもよい。
【０１７５】
また、本発明に係る受信装置は、上記構成において、前記受信装置は、前記高周波信号発生部から出力される高周波信号の出力レベルを検出し、前記受信装置の外部へ出力レベルを通知する手段を備えた出力レベル検出部を備え、前記試験装置は前記高周波信号発生部の出力レベルを前記試験装置の前記測定回路部にて検出することにより、前記高周波信号発生部の高周波信号レベルが安定となったことを検出できるように構成してもよい。
【０１７６】
また、本発明に係る受信装置は、上記構成において、前記高周波信号発生部は、高周波信号を発生する発振回路の共振器を構成する受動素子の一部または全てを前記受信装置の外部に持たせることで、高周波信号発生部の前記受信装置上の面積を削減するように構成してもよい。
【０１７７】
上記の構成によれば、高周波信号発生部の回路の一部を外部から調整可能なようにすることで、半導体集積回路上に占める回路規模を削減できる。
【０１７８】
また、本発明に係る受信装置は、上記構成において、前記受信装置の外部に持たせた受動素子の定数を必要に応じて可変できるように構成してもよい。
【０１７９】
また、本発明に係る受信装置は、上記構成において、前記受信装置の外部に持たせた受動素子がコンデンサである場合に、電気的に容量を可変できる可変容量素子を用いるように構成してもよい。
【０１８０】
また、本発明に係る受信装置は、上記構成において、前記高周波信号発生部は、発振回路と、発振周波数を安定させるＰＬＬ部を備えるように構成してもよい。
【０１８１】
また、本発明に係る受信装置は、上記構成において、前記高周波信号発生部は、発振回路と、発振周波数を低い周波数に変換し外部へ出力するための分周器を備えるように構成してもよい。
【０１８２】
また、本発明に係る受信装置は、上記構成において、前記受信装置の高周波信号発生部は、チップの周辺部に配置されるように構成してもよい。
【０１８３】
また、本発明に係る受信装置は、上記構成において、前記受信装置の高周波信号発生部は、チップのコーナー部に配置されるように構成してもよい。
【産業上の利用可能性】
【０１８４】
半導体プロセスを用いて複数個同時にウエハ上に形成される、高周波信号を受信する受信装置のような用途にも適用できる。
【図面の簡単な説明】
【０１８５】
【図１】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図２】試験装置における試験手順を示すフローチャートである。
【図３】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図４】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図５】受信装置のチップを分割する前の受信装置の様子を示す図である。
【図６】受信装置のチップを分割した後の受信装置の様子を示す図である。
【図７】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図８】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図９】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図１０】出力アンプ部の一構成例を示すブロック図である。
【図１１】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図１２】高周波信号発生部の一構成例を示す回路図である。
【図１３】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図１４】メモリ部の内容を示す図である。
【図１５】周波数の測定手順を示すフローチャートである。
【図１６】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図１７】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図１８】本発明に係る受信装置および試験装置の一構成例を示すブロック図である。
【図１９】本発明に係る受信装置の一構成例を示すブロック図である。
【図２０】本発明に係る受信装置の一構成例を示すブロック図である。
【図２１】本発明に係る受信装置の一構成例を示すブロック図である。
【図２２】本発明に係る受信装置の一構成例を示すブロック図である。
【図２３】比較例に係る受信装置の構成例を示すブロック図である。
【図２４】従来の受信装置および試験装置の構成例を示すブロック図である。
【符号の説明】
【０１８６】
１１    受信装置
１２    試験装置
１２ａ  接続部
１３    チップ分割用余白領域
１４    高周波信号接続用配線
１４ａ  第１領域
１４ｂ  第２領域
１４ｃ  第３領域
１４ｄ  配線
２１    高周波可変利得部
２２    周波数変換部
２３    ローカル信号部
２４    ＢＢ可変利得部
２５    通過帯域制限部
２６    出力アンプ部
２７    プリスケーラ部（分周器）
２８    ＰＬＬ部
２９    水晶発振部
３０    外部制御Ｉ／Ｆ部
４１    高周波信号発生部
４２    切断可能な配線
４３    出力レベル検出部
４３ａ  検波回路
４３ｂ  高入力抵抗直流アンプ
５１、５２、５３    共振器
５２ａ    容量切換部
６０    高周波信号出力部
６１、６５    発振回路
６２    バッファ回路
６３    スイッチ回路
６６    プリスケーラ部
６７    ＰＬＬ部
６８    ループフィルタ部
７１    試験制御部
７２    メモリ部
７３    測定信号発生部
７４    出力信号測定部
７５    可変電圧電源部
８１    ＲＦ入力終端部
８２    ループフィルタ部
Ｅ１〜Ｅ１７    接続電極
Ｐ１〜Ｐ３    パッド電極
Ｔ１    ベースバンド信号出力端子
Ｔ２    ＧＮＤ端子
Ｔ３    電源端子
Ｔ４    ロック検出信号端子
Ｔ５    発振出力信号端子
Ｔ６    発振入力信号端子
Ｔ７    外部制御信号端子
Ｔ８    ＢＢＡＧＣ電圧端子
Ｔ９    ＲＦＡＧＣ電圧端子
Ｔ１０    高周波信号入力端子
Ｔ１１    チューニング電圧入力端子
Ｔ１２    チャージポンプ電流出力端子
Ｔ１３    高周波信号出力端子
Ｔ１４    信号レベル出力端子
Ｔ１５    共振信号出力端子
Ｔ１６    発振回路入力端子
Ｔ１７    ＰＬＬ部出力端子
Ｌｄ１、Ｌ１１    インダクタ
Ｃｄ１    結合コンデンサ
Ｄｄ１    検波用ダイオード
Ｃｄ２、Ｃ１１、Ｃ３１、Ｃ３２、Ｃ３３    コンデンサ
Ｒｄ１、Ｒ３１    抵抗
Ｉｄ    電流
【図１】
2006134963.tif 000003
【図２】
2006134963.tif 000004
【図３】
2006134963.tif 000005
【図４】
2006134963.tif 000006
【図５】
2006134963.tif 000007
【図６】
2006134963.tif 000008
【図７】
2006134963.tif 000009
【図８】
2006134963.tif 000010
【図９】
2006134963.tif 000011
【図１０】
2006134963.tif 000012
【図１１】
2006134963.tif 000013
【図１２】
2006134963.tif 000014
【図１３】
2006134963.tif 000015
【図１４】
2006134963.tif 000016
【図１５】
2006134963.tif 000017
【図１６】
2006134963.tif 000018
【図１７】
2006134963.tif 000019
【図１８】
2006134963.tif 000020
【図１９】
2006134963.tif 000021
【図２０】
2006134963.tif 000022
【図２１】
2006134963.tif 000023
【図２２】
2006134963.tif 000024
【図２３】
2006134963.tif 000025
【図２４】
2006134963.tif 000026