(57)【要約】【課題】画素に映像信号として電流信号を供給する表示装置において、低階調画像を表示した場合に表示ムラが発生するのを防止する。【解決手段】本発明の表示装置は、各画素ＰＸが、制御端子と電源端子ＮＤ１に接続された第１端子とそれらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子ＤＲと、画素電極と電源端子ＮＤ２に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子ＯＬＥＤと、第２端子と画素電極との間に接続されたスイッチＳＷａと、制御端子と定電位端子ＮＤ１との間に接続されたキャパシタＣ１と、キャパシタＣ２と、制御端子と映像信号線ＤＬとの間でキャパシタＣ２と直列に接続されたスイッチＳＷｃ及びＳＷｅと、第２端子とキャパシタＣ２の映像信号線ＤＬ側の電極との間に接続されたスイッチＳＷｂと、第２端子とキャパシタＣ２の制御端子側の電極との間に接続されたスイッチＳＷｄとを備えたことを特徴とする。【選択図】図２
2006284916.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
画素電極と、第２電源端子に接続された対向電極と、それらの間に介在した活性層とを含んだ表示素子と、
前記第２端子と前記画素電極との間に接続された出力制御スイッチと、
前記制御端子と定電位端子との間に接続された第１キャパシタと、
第２キャパシタと、
前記制御端子と前記映像信号線との間で前記第２キャパシタと直列に接続された信号供給制御スイッチと、
前記第２端子と前記第２キャパシタの前記映像信号線側の電極との間に接続された第１ダイオード接続スイッチと、
前記第２端子と前記第２キャパシタの前記制御端子側の電極との間に接続された第２ダイオード接続スイッチとを備えたことを特徴とする表示装置。
【請求項２】
複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
画素電極と、第２電源端子に接続された対向電極と、それらの間に介在した活性層とを含んだ表示素子と、
前記第２端子と前記画素電極との間に接続された出力制御スイッチと、
前記制御端子と定電位端子との間に接続された第１キャパシタと、
第２キャパシタと、
前記第２端子と前記制御端子と前記映像信号線との接続を、前記第２端子が前記制御端子に接続され且つ前記第２端子が前記映像信号線から切断された第１状態と、前記第２端子が前記第２キャパシタを介して前記制御端子に接続され且つ前記第２端子が前記映像信号線に接続された第２状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第３状態との間で切り替えるスイッチ群とを備えたことを特徴とする表示装置。
【請求項３】
リセット信号線をさらに具備し、前記複数の画素のそれぞれは、前記第２キャパシタの前記映像信号線側の前記電極と前記リセット信号線との間に接続されたリセットスイッチをさらに備えたことを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１又は２に記載の表示装置。
【請求項５】
複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
画素電極と
前記第２端子と前記画素電極との間に接続された出力制御スイッチと、
前記制御端子と定電位端子との間に接続された第１キャパシタと、
第２キャパシタと、
前記制御端子と前記映像信号線との間で前記第２キャパシタと直列に接続された信号供給制御スイッチと、
前記第２端子と前記第２キャパシタの前記映像信号線側の電極との間に接続された第１ダイオード接続スイッチと、
前記第２端子と前記第２キャパシタの前記制御端子側の電極との間に接続された第２ダイオード接続スイッチとを備えたことを特徴とするアレイ基板。
【請求項６】
複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
画素電極と、
前記第２端子と前記画素電極との間に接続された出力制御スイッチと、
前記制御端子と定電位端子との間に接続された第１キャパシタと、
第２キャパシタと、
前記第２端子と前記制御端子と前記映像信号線との接続を、前記第２端子が前記制御端子に接続され且つ前記第２端子が前記映像信号線から切断された第１状態と、前記第２端子が前記第２キャパシタを介して前記制御端子に接続され且つ前記第２端子が前記映像信号線に接続された第２状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第３状態との間で切り替えるスイッチ群とを備えたことを特徴とするアレイ基板。
【請求項７】
リセット信号線をさらに具備し、前記複数の画素回路のそれぞれは、前記第２キャパシタの前記映像信号線側の前記電極と前記リセット信号線との間に接続されたリセットスイッチをさらに備えたことを特徴とする請求項５又は６に記載のアレイ基板。
【請求項８】
複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、制御端子と第１電源端子に接続された第１端子とそれらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記制御端子と定電位端子との間に接続された第１キャパシタと、第２キャパシタとを備えた表示装置の駆動方法であって、
前記画素電極を前記第２端子から切断し、前記第２端子を前記制御端子に接続し、その後、前記第２端子を前記制御端子から切断するリセット動作と、
前記第２端子を前記映像信号線に接続し、前記第２端子と前記制御端子とを前記第２キャパシタを介して接続し、前記第１電源端子と前記映像信号線との間に映像信号として書込電流を流し、その後、前記制御端子を前記第２端子から切断し、前記第２端子を前記映像信号線から切断する書込動作と、
前記第２端子を前記画素電極に接続する表示動作とをこの順に行うことを特徴とする駆動方法。
【請求項９】
前記リセット動作では、前記第２端子を前記制御端子に接続してから前記第２端子を前記制御端子から切断するまでの間、前記第２キャパシタの一方の電極をリセット電位に設定すると共に前記第２キャパシタの他方の電極を前記制御端子に接続しておくことを特徴とする請求項８に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板、及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用した有機ＥＬ表示装置が記載されている。
【０００４】
このカレントコピー型の画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはｎチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。  
まず、ｎチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でｎチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネル電界効果トランジスタのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネル電界効果トランジスタのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子は、この駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【０００７】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvを、書込期間に続く保持期間においてもｎチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、ｎチャネル電界効果トランジスタの閾値Ｖthだけでなく移動度や寸法などが駆動電流Ｉdrvに与える影響も排除することができる。
【０００８】
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな駆動電流Ｉdrvに対応した映像信号Ｉsigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調画像を表示した場合に表示ムラが発生し易い。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調画像を表示した場合に表示ムラが発生するのを防止することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と、第２電源端子に接続された対向電極と、それらの間に介在した活性層とを含んだ表示素子と、前記第２端子と前記画素電極との間に接続された出力制御スイッチと、前記制御端子と定電位端子との間に接続された第１キャパシタと、第２キャパシタと、前記制御端子と前記映像信号線との間で前記第２キャパシタと直列に接続された信号供給制御スイッチと、前記第２端子と前記第２キャパシタの前記映像信号線側の電極との間に接続された第１ダイオード接続スイッチと、前記第２端子と前記第２キャパシタの前記制御端子側の電極との間に接続された第２ダイオード接続スイッチとを備えたことを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と、第２電源端子に接続された対向電極と、それらの間に介在した活性層とを含んだ表示素子と、前記第２端子と前記画素電極との間に接続された出力制御スイッチと、前記制御端子と定電位端子との間に接続された第１キャパシタと、第２キャパシタと、前記第２端子と前記制御端子と前記映像信号線との接続を、前記第２端子が前記制御端子に接続され且つ前記第２端子が前記映像信号線から切断された第１状態と、前記第２端子が前記第２キャパシタを介して前記制御端子に接続され且つ前記第２端子が前記映像信号線に接続された第２状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第３状態との間で切り替えるスイッチ群とを備えたことを特徴とする表示装置が提供される。
【００１２】
本発明の第３側面によると、複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と前記第２端子と前記画素電極との間に接続された出力制御スイッチと、前記制御端子と定電位端子との間に接続された第１キャパシタと、第２キャパシタと、前記制御端子と前記映像信号線との間で前記第２キャパシタと直列に接続された信号供給制御スイッチと、前記第２端子と前記第２キャパシタの前記映像信号線側の電極との間に接続された第１ダイオード接続スイッチと、前記第２端子と前記第２キャパシタの前記制御端子側の電極との間に接続された第２ダイオード接続スイッチとを備えたことを特徴とするアレイ基板が提供される。
【００１３】
本発明の第４側面によると、複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、制御端子と、第１電源端子に接続された第１端子と、それらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と、前記第２端子と前記画素電極との間に接続された出力制御スイッチと、前記制御端子と定電位端子との間に接続された第１キャパシタと、第２キャパシタと、前記第２端子と前記制御端子と前記映像信号線との接続を、前記第２端子が前記制御端子に接続され且つ前記第２端子が前記映像信号線から切断された第１状態と、前記第２端子が前記第２キャパシタを介して前記制御端子に接続され且つ前記第２端子が前記映像信号線に接続された第２状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第３状態との間で切り替えるスイッチ群とを備えたことを特徴とするアレイ基板が提供される。
【００１４】
本発明の第５側面によると、複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、制御端子と第１電源端子に接続された第１端子とそれらの間に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子と、前記制御端子と定電位端子との間に接続された第１キャパシタと、第２キャパシタとを備えた表示装置の駆動方法であって、前記画素電極を前記第２端子から切断し、前記第２端子を前記制御端子に接続し、その後、前記第２端子を前記制御端子から切断するリセット動作と、前記第２端子を前記映像信号線に接続し、前記第２端子と前記制御端子とを前記第２キャパシタを介して接続し、前記第１電源端子と前記映像信号線との間に映像信号として書込電流を流し、その後、前記制御端子を前記第２端子から切断し、前記第２端子を前記映像信号線から切断する書込動作と、前記第２端子を前記画素電極に接続する表示動作とをこの順に行うことを特徴とする駆動方法が提供される。
【発明の効果】
【００１５】
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調画像を表示した場合に表示ムラが発生するのを防止することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１７】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１８】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１９】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００２０】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３の駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｅとして利用している。
【００２１】
ゲート絶縁膜ＧＩ上には、図１及び図３に示すキャパシタＣ１及びＣ２の各々の一方の電極と走査信号線ＳＬ１乃至ＳＬ４とがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。
【００２２】
走査信号線ＳＬ１乃至ＳＬ４は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に配列している。これら走査信号線ＳＬ１乃至ＳＬ４は、走査信号線ドライバＹＤＲに接続されている。
【００２３】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１乃至ＳＬ４、並びにキャパシタＣ１及びＣ２の各々の一方の電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣ１及びＣ２の誘電体層として利用する。
【００２４】
層間絶縁膜ＩＩ上には、図１及び図３に示すキャパシタＣ１及びＣ２の各々の他方の電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１と図３とに示す映像信号線ＤＬ及び電源線ＰＳＬが配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２５】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２６】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。  
電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２７】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、並びにキャパシタＣ１及びＣ２の各々の他方の電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２８】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００２９】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。
【００３０】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３１】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３２】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３３】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３４】
絶縁基板ＳＵＢ上では、複数の画素ＰＸがマトリクス状に配列している。これら画素ＰＸは、映像信号線ＤＬと走査信号線ＳＬ１との交差部近傍に配置されている。
【００３５】
各画素ＰＸは、表示素子である有機ＥＬ素子ＯＬＥＤと、駆動回路と、出力制御スイッチＳＷａとを含んでいる。この例では、駆動回路は、図１及び図３に示すように、駆動制御素子ＤＲと、信号供給制御スイッチＳＷｃ及びＳＷｅと、ダイオード接続スイッチＳＷｂ及びＳＷｄと、キャパシタＣ１及びＣ２とを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｅは、ｐチャネル薄膜トランジスタである。
【００３６】
駆動回路と画素電極ＰＥとは、画素回路を構成している。また、スイッチＳＷｂ乃至ＳＷｅは、駆動制御素子ＤＲのドレインとゲートと映像信号線ＤＬとの接続を、ドレインがゲートに接続され且つドレインが映像信号線ＤＬから切断された第１状態と、ドレインがキャパシタＣ２を介してゲートに接続され且つドレインが映像信号線ＤＬに接続された第２状態と、ドレインとゲートと映像信号線ＤＬとが互いから切断された第３状態との間で切り替えるスイッチ群を構成している。
【００３７】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。この例では、第１電源端子ＮＤ１は電源線ＰＳＬに接続された高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００３８】
キャパシタＣ１は、第１定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、第１定電位端子は、第１電源端子ＮＤ１に接続されている。
【００３９】
信号供給制御スイッチＳＷｃとキャパシタＣ２と信号供給制御スイッチＳＷｅとは、映像信号線ＤＬと駆動制御素子ＤＲのゲートとの間で、この順に直列に接続されている。スイッチＳＷｃ及びＳＷｅのゲートは、走査信号線ＳＬ３に接続されている。
【００４０】
ダイオード接続スイッチＳＷｂは、駆動制御素子ＤＲのドレインとキャパシタＣ２の映像信号線ＤＬ側の電極との間に接続されている。ダイオード接続スイッチＳＷｄは、駆動制御素子ＤＲのドレインとキャパシタＣ２の他方の電極との間に接続されている。スイッチＳＷｂのゲートは走査信号線ＳＬ２に接続されており、スイッチＳＷｄのゲートは走査信号線ＳＬ４に接続されている。
【００４１】
絶縁基板ＳＵＢ上には、映像信号線ドライバＸＤＲと走査信号線ドライバＹＤＲとがさらに配置されている。映像信号線ドライバＸＤＲは、映像信号線ＤＬに対応して複数の電流源と定電圧源とを含んでいる。電流源は、映像信号である書込電流を映像信号線ＤＬに出力し、定電圧源はリセット信号である定電圧（リセット電圧又はリセット電位）を映像信号線ＤＬに出力する。
【００４２】
なお、この有機ＥＬ表示装置から有機物層ＯＲＧと第２電極ＣＥとを省略したものや、隔壁絶縁層ＰＩと有機物層ＯＲＧと第２電極ＣＥとを省略したものや、さらに映像信号線ドライバＸＤＲ及び／又は走査信号線ドライバＹＤＲを省略したものなどがアレイ基板に相当している。
【００４３】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。  
図４は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図中、横軸は時間を示し、縦軸は電位を示している。
【００４４】
図４において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ）を出力する期間を示し、「Ｖrst１」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬにリセット信号Ｖrstを出力する期間を示している。また、図４において、「ＳＬ１電位」乃至「ＳＬ４電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ４の電位をそれぞれ示している。
【００４５】
図４の方法では、図１の表示装置を以下の方法により駆動する。  
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、出力制御スイッチＳＷａを開く（非導通状態）。出力制御スイッチＳＷａを開いている期間内に、以下のリセット動作と書込動作とを順次行う。
【００４６】
リセット動作を行うリセット期間では、まず、スイッチＳＷｃ乃至ＳＷｅを閉じる（導通状態）。これと共に、映像信号線ドライバＸＤＲ内で定電圧源と映像信号線ＤＬとを接続し、映像信号線ＤＬの電位をリセット電位Ｖrstに設定する。このとき、スイッチＳＷａ及びＳＷｂは開いたままにしておく（非導通状態）。また、リセット電位Ｖrstは、例えば、第１電源端子ＮＤ１の電位Ｖddと駆動制御素子ＤＲの閾値電圧Ｖthとの和Ｖdd＋Ｖthとほぼ等しくする。一定時間経過後、スイッチＳＷｄを開く。これにより、リセット期間を終了する。
【００４７】
このリセット動作を行うと、駆動制御素子ＤＲのゲート電位は、和Ｖdd＋Ｖthとほぼ等しくなる。また、リセット動作を行うことにより、映像信号線ＤＬの電位はリセット電位Ｖrstと等しくなる。
【００４８】
リセット期間に続く書込期間では、書込動作を行う。すなわち、スイッチＳＷｂを閉じる。このとき、スイッチＳＷａ及びＳＷｄは開いたままとしておき、スイッチＳＷｃ及びＳＷｅは閉じたままとしておく。この状態で、映像信号線ドライバＸＤＲ内で電流源と映像信号線ＤＬとを接続し、映像信号線ドライバＸＤＲから映像信号線ＤＬに映像信号を出力する。すなわち、第１電源端子ＮＤ１から映像信号線ＤＬへと書込電流Ｉsig（ｍ）を流す。一定時間経過後、スイッチＳＷｂ、ＳＷｃ及びＳＷｅを開く。これにより、書込期間を終了する。
【００４９】
この書込動作を行うと、駆動制御素子ＤＲのゲート電位Ｖgは、駆動制御素子ＤＲが書込電流Ｉsig（ｍ）を流すときのゲート−ソース間電圧Ｖgsと電源電位Ｖddとの和Ｖgs＋Ｖddと等しくなる。
【００５０】
以上のリセット動作及び書込動作を行った後、表示動作を開始する。すなわち、スイッチＳＷａを閉じる。ｍ行目選択期間は、スイッチＳＷａを閉じることにより終了する。
【００５１】
スイッチＳＷａを閉じている非選択期間或いは有効表示期間では、スイッチＳＷｂ乃至ＳＷｅは開いたままとしておく。有機ＥＬ素子ＯＬＥＤには、映像信号Ｉsig（ｍ）に対応した大きさの駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
【００５２】
ところで、特許文献１に記載された有機ＥＬ表示装置では、例えば、ｍ行目の画素で高階調域内の階調を表示した場合、ｍ＋１行目選択期間を開始する時点において、映像信号線の電位は、極めて低い電位に設定されている。そのため、ｍ＋１行目の画素で低階調域内の階調を表示するためには、ｍ＋１行目選択期間の書込動作により、映像信号線の電位を大幅に高めなければならない。すなわち、書込電流Ｉsig（ｍ＋１）が小さいにも拘らず、映像信号線の電位を大幅に変化させなければならない。そのため、ｍ＋１行目選択期間の書込動作によって駆動制御素子のゲート電位を書込電流Ｉsig（ｍ＋１）に対応した値に正確に設定することが難しい。
【００５３】
これに対し、図４を参照しながら説明した駆動方法では、リセット動作によって、映像信号線ＤＬの電位をリセット電位Ｖrstに設定する。そのため、リセット電位Ｖrstを十分に低い電位とすれば、ｍ行目の画素ＰＸで表示する階調の高低に拘らず、ｍ＋１行目の画素ＰＸで低階調域内の階調を表示するために、ｍ＋１行目選択期間の書込動作によって映像信号線ＤＬの電位を大幅に高める必要がない。したがって、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することができる。
【００５４】
しかも、リセット動作を終了した時点における駆動制御素子ＤＲのゲート電位は、和Ｖdd＋Ｖthとほぼ等しい。そのため、例え、書込電流Ｉsigが著しく小さいために書込動作による駆動制御素子ＤＲのゲート電位変化が殆ど生じない場合であっても、閾値電圧Ｖthが駆動電流Ｉdrvに与える影響を画素ＰＸ間でほぼ等しくすることができる。したがって、この駆動方法によると、低階調画像を表示した場合に表示ムラが発生することがない。
【００５５】
このように、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されることや、低階調画像を表示した場合に表示ムラが発生することを防止できる。また、この駆動方法は、中階調域及び高階調域内の階調を高い再現性で表示することができる。すなわち、この駆動方法によると、全階調を高い再現性で表示することができる。
【００５６】
本態様では、画素ＰＸに図３の構造を採用したが、画素ＰＸには他の構造を採用することも可能である。
【００５７】
図５は、一変形例に係る表示装置が含む画素の等価回路図である。図６は、他の変形例に係る表示装置が含む画素の等価回路図である。
【００５８】
図５の画素ＰＸは、スイッチＳＷｃを省略していること以外は、図３の画素ＰＸと同様の構造を有している。図６の画素ＰＸは、スイッチＳＷｅを省略していること以外は、図３の画素ＰＸと同様の構造を有している。このように、画素ＰＸには、様々な変形が可能である。
【００５９】
次に、本発明の第２態様について説明する。  
図７は、本発明の第２態様に係る表示装置を概略的に示す平面図である。図８は、図７の表示装置が含む画素の等価回路図である。
【００６０】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、以下の点を除き、図１の有機ＥＬ表示装置と同様の構造を有している。
【００６１】
すなわち、この有機ＥＬ表示装置では、絶縁基板ＳＵＢ上に、リセット信号線ＲＳＬが配置されている。この例では、リセット信号線ＲＳＬは、図７に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。また、この例では、リセット信号線ＲＳＬは、映像信号線ドライバＸＤＲに接続されている。
【００６２】
各画素ＰＸでは、スイッチＳＷｅを省略すると共に、スイッチＳＷｂのゲートを走査信号線ＳＬ２に接続している。また、各画素ＰＸ内には、リセットスイッチＳＷｆをさらに配置している。リセットスイッチＳＷｆは、キャパシタＣ２の映像信号線ＤＬ側の電極とリセット信号線ＲＳＬとの間に接続されており、そのゲートは走査信号線ＳＬ３に接続されている。
【００６３】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。  
図９は、図７に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図中、横軸は時間を示し、縦軸は電位を示している。
【００６４】
図９において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ）」と表記した期間は、映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ）を出力する期間を示している。また、図９において、「ＳＬ１電位」乃至「ＳＬ４電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ４の電位をそれぞれ示している。
【００６５】
図９の方法では、図７の表示装置を以下の方法により駆動する。  
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、出力制御スイッチＳＷａを開く（非導通状態）。出力制御スイッチＳＷａを開いている期間内に、以下のリセット動作と書込動作とを順次行う。
【００６６】
リセット動作を行うリセット期間では、まず、スイッチＳＷｄ及びＳＷｆを閉じる（導通状態）。このとき、スイッチＳＷａ乃至ＳＷｃは開いたままにしておく（非導通状態）。また、リセット信号線ＲＳＬの電位は、例えば、常に上述したリセット電位Ｖrstに設定しておく。一定時間経過後、スイッチＳＷｄ及びＳＷｆを開く。これにより、リセット期間を終了する。このリセット動作を行うと、駆動制御素子ＤＲのゲート電位は、和Ｖdd＋Ｖthとほぼ等しくなる。
【００６７】
リセット期間に続く書込期間では、書込動作を行う。すなわち、スイッチＳＷｂ及びＳＷｃを閉じる。このとき、スイッチＳＷａ、ＳＷｄ及びＳＷｆは開いたままとしておく。この状態で、映像信号線ドライバＸＤＲから映像信号線ＤＬに映像信号を出力する。すなわち、第１電源端子ＮＤ１から映像信号線ＤＬへと書込電流Ｉsig（ｍ）を流す。一定時間経過後、スイッチＳＷｂ及びＳＷｃを開く。これにより、書込期間を終了する。この書込動作を行うと、駆動制御素子ＤＲのゲート電位Ｖgは、駆動制御素子ＤＲが書込電流Ｉsig（ｍ）を流すときのゲート−ソース間電圧Ｖgsと電源電位Ｖddとの和Ｖgs＋Ｖddと等しくなる。
【００６８】
以上のリセット動作及び書込動作を行った後、表示動作を開始する。すなわち、スイッチＳＷａを閉じる。ｍ行目選択期間は、スイッチＳＷａを閉じることにより終了する。
【００６９】
スイッチＳＷａを閉じている非選択期間或いは有効表示期間では、スイッチＳＷｂ乃至ＳＷｄ及びＳＷｆは開いたままとしておく。有機ＥＬ素子ＯＬＥＤには、映像信号Ｉsig（ｍ）に対応した大きさの駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
【００７０】
この駆動方法でも、第１態様と同様、書込電流Ｉsigが著しく小さいために書込動作による駆動制御素子ＤＲのゲート電位変化が殆ど生じない場合であっても、閾値電圧Ｖthが駆動電流Ｉdrvに与える影響を画素ＰＸ間でほぼ等しくすることができる。したがって、この駆動方法によると、低階調画像を表示した場合に表示ムラが発生することがない。
【００７１】
また、本態様では、第１態様とは異なり、映像信号線ＤＬとは別に、画素ＰＸにリセット信号を供給するためのリセット配線ＲＳＬを設けている。そのため、映像信号線ＤＬの電位を変化させる頻度をより少なくすることができる。
【００７２】
本態様では、走査信号線ＳＬ３を省略し、スイッチＳＷｆのゲートを走査信号線ＳＬ４に接続してもよい。また、リセット信号線ＲＳＬは、走査信号線ＳＬ１乃至ＳＬ４と平行に敷設してもよい。さらに、本態様では、スイッチＳＷｅを省略しているが、画素ＰＸはスイッチＳＷｅを含んでいてもよい。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図５】一変形例に係る表示装置が含む画素の等価回路図。
【図６】他の変形例に係る表示装置が含む画素の等価回路図。
【図７】本発明の第２態様に係る表示装置を概略的に示す平面図。
【図８】図７の表示装置が含む画素の等価回路図。
【図９】図７に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【符号の説明】
【００７４】
Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＣＥ…対向電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＬ３…走査信号線、ＳＬ４…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…ダイオード接続スイッチ、ＳＷｃ…信号供給制御スイッチ、ＳＷｄ…ダイオード接続スイッチ、ＳＷｅ…信号供給制御スイッチ、ＳＷｆ…リセットスイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006284916.tif 000003
【図２】
2006284916.tif 000004
【図３】
2006284916.tif 000005
【図４】
2006284916.tif 000006
【図５】
2006284916.tif 000007
【図６】
2006284916.tif 000008
【図７】
2006284916.tif 000009
【図８】
2006284916.tif 000010
【図９】
2006284916.tif 000011