(57)【要約】【課題】  多層のメッキを施す事によりウイスカの発生を抑えようとするとコストが上がる問題があった。【解決手段】  電子機器において、ウイスカのような低抵抗で微細な物質で接続されたコネクタの端子にウイスカを溶断する電流を通電する。【選択図】        図４
2006134590.tif 000002
【特許請求の範囲】
【請求項１】
ウイスカにより接続されたコネクタの端子にウイスカを溶断する電流を通電する事を特徴とする電子機器。
【請求項２】
電源投入時に通電する事を特徴とする請求項１に記載の電子機器。
【請求項３】
ウイスカが成長する経時後に通電する事を特徴とする請求項１に記載の電子機器。
【請求項４】
スイッチ回路が開放となる位置にスイッチ部材を移動した後に通電する事を特徴とする請求項１に記載の電子機器。
【請求項５】
通電する電流を制限する手段を設けた事を特徴とする請求項１に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コネクタを介し微小電流を検出する回路を用いる電子機器の改良に関する物である。
【背景技術】
【０００２】
非特許文献１によると、
「電気メッキを施した場合、メッキ処理後２年以上経過すると電気メッキした部材の中に残っている応力（残留応力）により金属の分子が押し出され、ヒゲ状に押し出され成長し、太さ約２ミクロン、長さは２〜３ミリ前後まで成長するウイスカにより、コンピュータ機器等に悪影響を与えるケースが発生している。」
と記載されている。
【０００３】
同様に、電子機器内では、電気的接続を加圧力により補償するコネクタ付近に於いてウイスカが発生する事が知られている（特許文献１参照）。
【特許文献１】特開２００３−２９３１８７号公報
【非特許文献１】平成１４年１月１６日  （社）電子情報技術産業協会  情報システム部  がホームページで発表した「ウイスカにご注意ください」
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の特許文献１に記載された対策は、多層のメッキを施す事によりウイスカの発生を抑えようとする物である。
【０００５】
そのため、多層のメッキを施す事によりコストが上がる問題があった。
【０００６】
（発明の目的）
本発明の目的は、ウイスカの発生する可能性のあるコネクタを用いた場合でも、ウイスカの影響により誤動作する事の無い電子機器を提供しようとするものである。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、請求項に記載の本発明は、電子機器において、ウイスカのような低抵抗で微細な物質で接続されたコネクタの端子にウイスカを溶断する電流を通電するものである。
【発明の効果】
【０００８】
請求項１〜５に記載の発明によれば、電子機器において、ウイスカの影響を受けて誤動作する事の無い電子機器を提供できるものである。
【発明を実施するための最良の形態】
【０００９】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例】
【００１０】
（発明の実施の形態）
以下、本発明を図示の実施の形態に基づいて詳細に説明する。
【００１１】
図１は本発明の実施の各形態に係る電子機器の回路図である。ここで、１はＣＰＵ（制御回路）、２は電源ＶＤＤがＣＰＵ１の動作可能電圧である事を検出する電源検出回路、３はモータを駆動可能な電力にＣＰＵ１の出力を増幅するモータ・ドライバ、４はＣＰＵ１の内部駆動クロックを生成する発振子、５はコネクタであり図２でその構成を説明する。６は図２で説明するＺＯＮＥ０端子の電極、７は図２で説明するＺＯＮＥ１端子の電極、８は図２で説明するＣＯＭ端子の電極、９は回路に電源を供給する電池、１０はＣＰＵ１の−ＥＯＮ出力により抵抗１１を介し電流を供給される事によりＯＮするトランジスタで、モータ・ドライバ３、ＬＥＤ１２、フォト・トランジスタ１４に電源を供給する。ＬＥＤ１２とフォト・トランジスタ１４と抵抗１３、１５とにより位置検出回路を構成する。１３はＬＥＤ１２に供給する電流を規制する抵抗、１５はフォト・トランジスタ１４に流れる電流により電圧降下し、明るい時に低い電圧を暗い時に高い電圧をＣＰＵ１のＰＩＮ端子に発生する抵抗である。ＣＰＵ１に接続されるスイッチ１９が押されると、モータ１６はモータ・ドライバ３により駆動されＣＷ（時計回り）に回転し、同様にスイッチ２０が押されると、ＣＣＷ（反時計回り）に回転する。モータ１６の回転に応じ不図示の接続部材により連動するパルス板１７はその回転によりＬＥＤ１２の発光光をフォト・トランジスタ１４に透過、遮光する。ＣＰＵ１はＰＩＮ端子の状態でモータ１６の回転を検出する。カメラ等の光学機器では、モータ１６の回転に応じてレンズを移動し電動フォーカス駆動やオートフォーカス駆動を行う。
【００１２】
図２は図１のコネクタ５と６のＺＯＮＥ０端子の電極、７のＺＯＮＥ１端子の電極、８のＣＯＭ端子の電極を搭載した基板図である。
【００１３】
２１は６のＺＯＮＥ０端子の電極、７のＺＯＮＥ１端子の電極、８のＣＯＭ端子の電極を搭載した基板である。２２はブラシ（接触子）で、基板２１に対しモータ１６の回転により相対的に移動する。モータ１６がＣＷに回転すると紙面右に移動し、ＣＣＷに回転すると紙面左に移動する。
【００１４】
基板２１上の６は図１と同様にＺＯＮＥ０端子の電極、７はＺＯＮＥ１端子の電極、８はＣＯＭ端子の電極である。図中のブラシ２２の位置がＺＯＮＥＣにあるので、ＺＯＮＥ０とＺＯＮＥ１とＣＯＭはブラシ２２を介し接続している。
【００１５】
同様にブラシ２２の位置がＺＯＮＥＡにある場合では、ＺＯＮＥ０  ６とＺＯＮＥ１  ７とＣＯＭ  ８は未接続である。ブラシ２２の位置がＺＯＮＥＢにある場合では、ＺＯＮＥ１  ７とＣＯＭ  ８は接続し、ＺＯＮＥ０  ６は未接続である。ブラシ２２の位置がＺＯＮＥＤにある場合では、ＺＯＮＥ０  ６とＣＯＭ  ８は接続し、ＺＯＮＥ１  ７は未接続である。ＣＰＵ１はこれらスイッチの状況を図３（ａ）に示すＩＯ０端子４９、ＩＯ１端子５０で検出し、不図示の移動体の位置を検出する。２３は基板２１上のカバーであり電極部を除く部分を保護する為、基板を覆っている。２４は図１のコネクタ５に示すＣＯＭ  ８の基板接触子、２５はＺＯＮＥ０  ６の基板接触子、２６はＺＯＮＥ１  ７の基板接触子である。２４〜２６の接触子はコネクタ５本体に挿入しコネクタ本体の接触子２７〜２９に各々接続する。その状態を図２下部にＡ−Ａ’断面として示す。コネクタ本体接触子２８は電気的接続を確実にする為、バネ性を有し基板接触子２５を加圧しながら挟み込む。基板接触子には耐候性（防錆）向上の為電気メッキを施しているので、そこに加圧力を加えると、前述の「ウイスカにご注意ください」に示されるように、ウイスカが発生する事になる。
【００１６】
３０は基板接触子ＣＯＭ  ２４と基板接触子ＺＯＮＥ０  ２５間に成長したウイスカ、３１は基板接触子ＺＯＮＥ０  ２５と基板接触子ＺＯＮＥ０  ２６間に成長したウイスカを示す。
【００１７】
図３（ａ）は図１のＣＰＵ１のＣＯＭ端子、ＺＯＮＥ０端子、ＺＯＮＥ１端子とコネクタ５のＺＯＮＥ０端子の電極６、ＺＯＮＥ１端子の電極７、ＣＯＭ端子の電極８付近を示す回路図である。４８はＣＰＵ１のＣＯＭ端子、４９はＩＯ０端子、５０はＩＯ１端子である。４１はＣＰＵ１内部のＣＯＭ端子４８の出力回路、４２はＩＯ０端子４９の出力回路、４３はＩＯ０端子４９の入力回路、４４はＩＯ０端子４９のプルアップ抵抗で電源ＶＤＤに接続している。４５はＣＰＵ１内部のＩＯ１端子５０の出力回路、４６はＩＯ１端子５０の入力回路、４７はＩＯ１端子５０のプルアップ抵抗で電源ＶＤＤに接続している。図２と同様に、基板接触子ＣＯＭ２４と基板接触子ＺＯＮＥ０２５間はウイスカ３０で接続され、基板接触子ＺＯＮＥ０２５と基板接触子ＺＯＮＥ１２６間はウイスカ３１で接続されている。その接続状態を抵抗の記号として点線で示す。
【００１８】
このとき、ＣＰＵ１がＣＯＭ端子４８を出力回路４１により０（Ｌ、ＧＮＤ）出力とし、ＩＯ０端子４９を出力回路４１により開放出力とする事により端子の状態を入力検知設定とし、同様にＩＯ１端子５０を出力回路４５により開放出力とする事により端子の状態を入力検知設定とする。ブラシ２２の位置がＺＯＮＥＡにある場合でも、ウイスカ３０、３１により数Ωの低抵抗で接続されている為、プルアップ抵抗４４、４７の抵抗が数百ｋΩと高抵抗であるのでＣＰＵ１の端子４９、５０は０（Ｌ、ＧＮＤ）となり、ＣＰＵ１はブラシ２２で接続されているのと同様であると判断する。よってブラシ２２の位置がＺＯＮＥＡ〜ＺＯＮＥＤの何処にあっても、ＺＯＮＥＣにあると誤検出してしまい、ブラシ２２の位置にかかわらず、次の表に示すとおりの誤った入力を得てしまう。
【００１９】
位置：ＺＯＮＥＡ  ＺＯＮＥＢ  ＺＯＮＥＣ  ＺＯＮＥＤ  
端子
ＩＯ０              ０          ０          ０          ０
ＩＯ１              ０          ０          ０          ０
そこで、図３（ｂ）に示すように、ＩＯ０端子４９を出力回路４１により１（Ｈ、ＶＤＤ）出力とし、ＩＯ１端子５０を出力回路４５により０（Ｌ、ＧＮＤ）出力とすると、端子４９から端子４８と端子５０に数十ｍＡの電流が流れる。その状態を数十ｍＳ保つ。図中５１、５２の矢印で示す。ウイスカは太さ約２ミクロンと微細な形状であるので、数ｍＡの電流を数十ｍＳの時間流す事により溶断するので充分な電流を流す事ができる。
【００２０】
図３（ｃ）にウイスカ溶断後の状態を示す。
【００２１】
図３（ａ）と同様にＣＯＭ端子４８を出力回路４１により０（Ｌ、ＧＮＤ）出力とし、ＩＯ０端子４９を出力回路４１により開放出力とする事により端子の状態を入力検知設定とし、同様にＩＯ１端子５０を出力回路４５により開放出力とする事により端子の状態を入力検知設定とする。
【００２２】
ウイスカが無いのでブラシ２２の位置に応じて、次の表に示すとおり所望の入力が得られる。
【００２３】
位置：ＺＯＮＥＡ  ＺＯＮＥＢ  ＺＯＮＥＣ  ＺＯＮＥＤ  
端子
ＩＯ０            １          １          ０          ０
ＩＯ１            １          ０          ０          １
図４はＣＰＵ１のウイスカを溶断する処理を示すフローチャートである。
【００２４】
ステップ＃１０１で電池９の電源が供給され、電源検出回路２がＣＰＵ１の動作可能電圧となったことを検出しＣＰＵ１に−ＲＳＴ信号を１とする事によりＣＰＵ１は発振子４に通電する事によりクロックを生成し動作を開始する。
【００２５】
ステップ＃１０２でＣＰＵ１内部のメモリのチェックを実施し、−ＥＯＮ端子出力を０とする事によりトランジスタ１０をオンしモータ・ドライバ３、ＬＥＤ１２とフォト・トランジスタ１４に電源を供給する初期設定処理を行う。
【００２６】
ステップ＃１０３では、ウイスカがあると誤動作する恐れがあるので、図３で説明した様にＩＯ０端子４９からＣＯＭ４８とＩＯ１端子５０に通電する事によりウイスカを溶断する。
【００２７】
ウイスカは「ウイスカにご注意ください」に記載されたように２年で成長する場合から、条件によって短期間であると２、３日で成長する事もある。
【００２８】
ステップ＃１０４では、ウイスカが成長すると考えられる経時後ウイスカを溶断するようにＣＰＵ１内部のタイマをスタートする。
【００２９】
ステップ＃１０５では、ＣＷスイッチ１９またはＣＣＷ２０が押された事を検出して、フォト・トランジスタ１４の出力により回転数を検出し、ＩＯ０端子４９とＩＯ１端子５０の状態により位置を検出することによりモータ１６をモータ・ドライバ３により駆動する。
【００３０】
ステップ＃１０６では、タイマの値によりウイスカが成長すると考えられる時間が過ぎた事を検出しそうであれば、ステップ＃１０３へ進みウイスカを溶断する。そうでなければ、ステップ＃１０５へ進みその他の処理を行う。
【００３１】
（第二の実施例）
図５は本発明の第二の実施例を示すフローチャートである。
【００３２】
ステップ＃２０１とステップ＃２０２は図４のステップ＃１０１とステップ＃１０２に示した通りである。
【００３３】
ステップ＃２０３では図２（ａ）に示したようにブラシ２２の位置がどこにあるのか不明であるので、ウイスカを溶断できるようにＺＯＮＥ０端子の電極６とＺＯＮＥ１端子の電極７とＣＯＭ端子の電極８とが非導通状態であるＺＯＮＥＡにモータ・ドライバ３によりモータ１６をＣＣＷに一定時間回転する事により移動する。
【００３４】
ステップ＃２０４では図４のステップ＃１０３と同様にウイスカを溶断する。ステップ＃２０５では図４のステップ＃１０５と同様に他の処理を実施し、ステップ＃２０６で終了する。
【００３５】
以上の通り、第二の実施例では、モータ１６でブラシ２２の位置を移動する事によりＺＯＮＥ０端子の電極６とＺＯＮＥ１端子の電極７とＣＯＭ端子の電極８とを非導通状態とし、ウイスカを溶断する。
【００３６】
（第三の実施例）
図６は第三の実施例を示す図で、図３（ａ）に相当する。図６では溶断する電流を流しだすＩＯ０端子４９に電流制限抵抗５３を接続した。
【００３７】
ウイスカの溶断する電流は数ｍＡであるので溶断するのに充分な電流として例えば１０ｍＡ流すように電流制限抵抗５３の抵抗値ＲＬを決める。
【００３８】
出力回路４１、４２、４５の出力抵抗を１００［Ω］、ＶＤＤの電源電圧５［Ｖ］とすると、ＲＬ＝５÷０．０１−１００＝４００［Ω］となる。
【００３９】
一方、ウイスカが無くＺＯＮＥ０端子の電極６とＣＯＭ端子の電極８とが導通状態では、ＩＯ０端子４９には、スイッチ６に電流制限抵抗５３が直列に接続している。プルアップ抵抗４４の抵抗値が１００ｋΩであれば、ＩＯ０端子４９の電圧は５［Ｖ］÷（１００［ｋΩ］＋５００［Ω］）×（４００［Ω］＋１００［Ω］）＝２５［ｍＶ］となる。
【００４０】
一般的なＣＭＯＳ回路の低レベル入力検出電圧は５［Ｖ］×０．２＝１［Ｖ］以下である。２５［ｍＶ］は１［Ｖ］に比較し充分小さい値であるので電流制限抵抗５３が接続されていても誤検知する問題とならない。
【００４１】
電流制限抵抗５３が無い場合は出力回路４１、４２、４５の出力抵抗により決まる電流で通電する。
【００４２】
その時の電流は５［Ｖ］÷（１００［Ω］＋１００［Ω］）＝２５［ｍＡ］となる。よって、電流制限抵抗５３を付加する事により電流を４０％（１０÷２５＝０．４）に減らす事ができる。
【００４３】
第三の実施例ではウイスカに通電する電流を電流制限抵抗５３により制限する事により、消費電流を抑える事ができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の各形態に係る電子機器の回路図である。
【図２】図１のコネクタ５と６のＺＯＮＥ０端子の電極、７のＺＯＮＥ１端子の電極、８のＣＯＭ端子の電極を搭載した基板図である。
【図３（ａ）】図１のＣＰＵ１のＣＯＭ端子、ＺＯＮＥ０端子、ＺＯＮＥ１端子とコネクタ５と６のＺＯＮＥ０端子の電極、７のＺＯＮＥ１端子の電極、８のＣＯＭ端子の電極付近を示す回路図である。
【図３（ｂ）】図１のＣＰＵ１のＣＯＭ端子、ＺＯＮＥ０端子、ＺＯＮＥ１端子とコネクタ５と６のＺＯＮＥ０端子の電極、７のＺＯＮＥ１端子の電極、８のＣＯＭ端子の電極付近を示す回路図である。
【図３（ｃ）】図１のＣＰＵ１のＣＯＭ端子、ＺＯＮＥ０端子、ＺＯＮＥ１端子とコネクタ５と６のＺＯＮＥ０端子の電極、７のＺＯＮＥ１端子の電極、８のＣＯＭ端子の電極付近を示す回路図である。
【図４】本発明の第一の実施例のＣＰＵ１のウイスカを溶断する処理を示すフローチャートである。
【図５】本発明の第二の実施例のＣＰＵ１のウイスカを溶断する処理を示すフローチャートである。
【図６】本発明の第三の実施例の図１のＣＰＵ１のＣＯＭ端子、ＺＯＮＥ０端子、ＺＯＮＥ１端子とコネクタ５と６のＺＯＮＥ０端子の電極、７のＺＯＮＥ１端子の電極、８のＣＯＭ端子の電極付近を示す回路図である。
【符号の説明】
【００４５】
１  ＣＰＵ
５  コネクタ
６  ＺＯＮＥ０端子の電極
７  ＺＯＮＥ１端子の電極
８  ＣＯＭ端子の電極
１６  モータ
２２  ブラシ
２４、２５、２６  基板接触子
２７、２８、２９  コネクタ本体接触子
３０、３１  ウイスカ
５１、５２  電流
５３  電流制限抵抗
【図１】
2006134590.tif 000003
【図２】
2006134590.tif 000004
【図３（ａ）】
2006134590.tif 000005
【図３（ｂ）】
2006134590.tif 000006
【図３（ｃ）】
2006134590.tif 000007
【図４】
2006134590.tif 000008
【図５】
2006134590.tif 000009
【図６】
2006134590.tif 000010