(57)【要約】【課題】駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制すること。【解決手段】各画素ＰＸで第１階調域に含まれる階調を表示する場合、その画素ＰＸの書込期間において、駆動制御素子ＤＲの第１端子を電源端子ＮＤ１に接続し且つ駆動制御素子ＤＲの第２端子及び制御端子を映像信号線ＤＬに接続した状態で映像信号線ＤＬに第１定電流を一定時間流す第１動作と、第１端子と電源端子ＮＤ１との接続及び／又は第２端子と制御端子との接続を断つとともに制御端子を映像信号線ＤＬに接続した状態で映像信号線ＤＬに第１定電流と同じ向きに第２定電流を流す第２動作とを順次行い、第２定電流を流す時間を変えることによって第１階調域に含まれる階調間の相違を生じさせる。【選択図】      図１
2006284914.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、
前記複数の画素のそれぞれは、第１端子と制御端子とそれらの間の電圧に対応した電流を出力する第２端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備え、
前記複数の画素のそれぞれで第１階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第１端子を第１電源端子に接続し且つ前記第２端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第１定電流を一定時間流す第１動作と、前記第１端子と前記第１電源端子との接続及び／又は前記第２端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第１定電流と同じ向きに第２定電流を流す第２動作とを順次行い、この書込期間に続く有効表示期間において、前記第２端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第１端子を前記第１電源端子に接続し且つ前記表示素子を前記第２端子と前記第１電源端子とは異なる電位に設定された第２電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第２定電流を流す時間を変えることによって前記第１階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする表示装置。
【請求項２】
前記複数の画素のそれぞれで第２階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第１動作と、前記第１端子と前記第１電源端子との接続及び／又は前記第２端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第２定電流とは逆向きの第３定電流を流す第３動作とを順次行い、その書込期間に続く有効表示期間において、前記第２端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第１端子を前記第１電源端子に接続し且つ前記表示素子を前記第２端子と前記第２電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第３定電流を流す時間を変えることによって前記第２階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の画素のそれぞれで第２階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第１端子を第１電源端子に接続し且つ前記第２端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に映像信号に対応した電流を一定時間流す第３動作を行い、その書込期間に続く有効表示期間において、前記第２端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第１端子を前記第１電源端子に接続し且つ前記表示素子を前記第２端子と前記第２電源端子との間に接続した状態で前記表示素子に駆動電流を流すように構成されたことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数の画素のそれぞれは第１乃至第３スイッチをさらに備え、前記第１端子は前記第１電源端子に接続され、前記第１スイッチ及び前記表示素子は前記第２端子と前記第２電源端子との間に直列に接続され、前記第２スイッチは前記制御端子と前記映像信号線との間に接続され、前記第３スイッチは前記第２端子と前記制御端子との間に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記複数の画素のそれぞれは第１乃至第４スイッチをさらに備え、前記第１端子は前記第１電源端子に接続され、前記第１スイッチ及び前記表示素子は前記第２端子と前記第２電源端子との間に直列に接続され、前記第２スイッチはその一方の端子が前記映像信号線に接続され、前記第３スイッチは前記第２端子と前記第２スイッチの他方の端子との間に接続され、前記第４スイッチは前記制御端子と前記第２スイッチの前記他方の端子との間に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記複数の画素のそれぞれは第１乃至第４スイッチをさらに備え、前記第１スイッチ及び前記表示素子は前記第２端子と前記第２電源端子との間に直列に接続され、前記第２スイッチは前記第２端子と前記映像信号線との間に接続され、前記第３スイッチは前記第１端子と前記第１電源端子との間に接続され、前記第４スイッチは前記第２端子と前記制御端子との間に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記複数の画素のそれぞれは第１乃至第３スイッチをさらに備え、前記第１端子は前記第１電源端子に接続され、前記第１スイッチ及び前記表示素子は前記第２端子と前記第２電源端子との間に直列に接続され、前記第２スイッチは前記制御端子と前記映像信号線との間に接続され、前記第３スイッチは前記第２端子と前記映像信号線との間に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項９】
マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第１端子と制御端子とそれらの間の電圧に対応した電流を出力する第２端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備えた表示装置の駆動方法であって、
前記複数の画素のそれぞれで第１階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第１端子を第１電源端子に接続し且つ前記第２端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第１定電流を一定時間流す第１動作と、前記第１端子と前記第１電源端子との接続及び／又は前記第２端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第１定電流と同じ向きに第２定電流を流す第２動作とを順次行い、この書込期間に続く有効表示期間において、前記第２端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第１端子を前記第１電源端子に接続し且つ前記表示素子を前記第２端子と前記第１電源端子とは異なる電位に設定された第２電源端子との間に接続した状態で前記表示素子に駆動電流を流し、
前記第２定電流を流す時間を変えることによって前記第１階調域に含まれる階調間の相違を生じさせることを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に係り、特には、表示素子の光学特性をそれに流す電流により制御する表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
有機ＥＬ（エレクトロルミネッセンス）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用した有機ＥＬ表示装置が記載されている。
【０００４】
このカレントコピー型の画素回路は、駆動制御素子であるｎチャネルＦＥＴ（Field-Effect Transistor）と、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネルＦＥＴのソースは低電位の電源線に接続されており、キャパシタはｎチャネルＦＥＴのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。  
まず、ｎチャネルＦＥＴのドレインとゲートとを接続し、この状態でｎチャネルＦＥＴのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネルＦＥＴのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネルＦＥＴのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネルＦＥＴのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流が流れる。有機ＥＬ素子は、この駆動電流の大きさに対応した輝度で発光する。
【０００７】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流を、書込期間に続く保持期間においてもｎチャネルＦＥＴのドレインとソースとの間に流すことができる。それゆえ、ｎチャネルＦＥＴの閾値Ｖthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。
【０００８】
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな電流Ｉsigに対応した映像信号を画素に書き込む場合に、キャパシタの両電極間の電圧が設定されるべき値へと変化するまでに比較的長時間を要するという問題がある。そのため、特に、画面の大型化に伴って映像信号線の配線容量が増大した場合や、高精細化に伴って書込期間が短くなった場合などに、キャパシタの両電極間の電圧が設定されるべき値へと変化する前に書込期間が終了することがある。
【０００９】
すなわち、電流Ｉsigが小さい場合に書込不足が生じる。このような書込不足が例えば有機ＥＬ表示装置で生じると、低階調域の各階調が本来の明るさよりも明るく表示され、その結果、コントラストが低下するという問題を生じる。
【特許文献１】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することにある。
【課題を解決するための手段】
【００１１】
本発明の第１側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第１端子と制御端子とそれらの間の電圧に対応した電流を出力する第２端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備え、前記複数の画素のそれぞれで第１階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第１端子を第１電源端子に接続し且つ前記第２端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第１定電流を一定時間流す第１動作と、前記第１端子と前記第１電源端子との接続及び／又は前記第２端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第１定電流と同じ向きに第２定電流を流す第２動作とを順次行い、この書込期間に続く有効表示期間において、前記第２端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第１端子を前記第１電源端子に接続し且つ前記表示素子を前記第２端子と前記第１電源端子とは異なる電位に設定された第２電源端子との間に接続した状態で前記表示素子に駆動電流を流し、前記第２定電流を流す時間を変えることによって前記第１階調域に含まれる階調間の相違を生じさせるように構成されたことを特徴とする表示装置が提供される。
【００１２】
本発明の第２側面によると、マトリクス状に配置された複数の画素と、前記複数の画素が形成する列に対応して配列した複数本の映像信号線とを具備し、前記複数の画素のそれぞれは、第１端子と制御端子とそれらの間の電圧に対応した電流を出力する第２端子とを含んだ駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、流れる電流に応じて光学特性が変化する表示素子とを備えた表示装置の駆動方法であって、前記複数の画素のそれぞれで第１階調域に含まれる階調を表示する場合、その画素の書込期間において、前記第１端子を第１電源端子に接続し且つ前記第２端子及び前記制御端子を前記映像信号線に接続した状態で前記映像信号線に第１定電流を一定時間流す第１動作と、前記第１端子と前記第１電源端子との接続及び／又は前記第２端子と前記制御端子との接続を断つとともに前記制御端子を前記映像信号線に接続した状態で前記映像信号線に前記第１定電流と同じ向きに第２定電流を流す第２動作とを順次行い、この書込期間に続く有効表示期間において、前記第２端子と前記制御端子との接続及び前記制御端子と前記映像信号線との接続を断つとともに前記第１端子を前記第１電源端子に接続し且つ前記表示素子を前記第２端子と前記第１電源端子とは異なる電位に設定された第２電源端子との間に接続した状態で前記表示素子に駆動電流を流し、前記第２定電流を流す時間を変えることによって前記第１階調域に含まれる階調間の相違を生じさせることを特徴とする駆動方法が提供される。
【発明の効果】
【００１３】
本発明によると、駆動制御素子の特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１５】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。この表示装置は、例えば、有機ＥＬ表示装置であり、複数の画素ＰＸを含んでいる。これら画素ＰＸは、絶縁基板ＳＵＢ上にマトリクス状に配置されている。
【００１６】
基板ＳＵＢ上には、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲがさらに設けられている。映像信号線ドライバＸＤＲについては、後で詳述する。
【００１７】
この基板ＳＵＢ上には、走査信号線ドライバＹＤＲに接続された走査信号線ＳＬ１乃至ＳＬ３が、画素ＰＸの行方向に延在するように設けられている。これら走査信号線ＳＬ１乃至ＳＬ３には、走査信号線ドライバＹＤＲから走査信号が電圧信号として供給される。
【００１８】
また、基板ＳＵＢ上には、映像信号線ドライバＸＤＲに接続された映像信号線ＤＬが、画素ＰＸの列方向に延在するように設けられている。これら映像信号線ＤＬには、映像信号線ドライバＸＤＲからリセット信号及び映像信号が供給される。
【００１９】
さらに、この基板ＳＵＢ上には、電源線ＰＳＬが設けられている。
【００２０】
画素ＰＸは、駆動制御素子ＤＲと、第１乃至第３スイッチＳＷ１乃至ＳＷ３と、キャパシタＣと、表示素子ＯＬＥＤとを含んでいる。
【００２１】
表示素子ＯＬＥＤは、互いに対向した陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子ＯＬＥＤは、活性層として発光層を含んだ有機ＥＬ素子とする。また、ここでは、一例として、陽極は下部電極として設けられ、陰極は活性層を介して下部電極と対向配置した上部電極として設けられていることとする。
【００２２】
駆動制御素子ＤＲは、第１端子と、制御端子と、それらの間の電圧に対応した電流を出力する第２端子とを含んでいる。ここでは、一例として、駆動制御素子ＤＲにｐチャネル薄膜トランジスタ（ＴＦＴ）を使用しており、その制御端子であるゲートはキャパシタＣの一方の電極に接続し、第１端子であるソースは電源線ＰＳＬに接続している。なお、電源線ＰＳＬ上のノードＮＤ１は、第１電源端子に相当している。
【００２３】
スイッチＳＷ１と表示素子ＯＬＥＤとは、駆動制御素子ＤＲの第２端子と第２電源端子ＮＤ２との間に直列に接続されている。スイッチＳＷ１のスイッチング動作は、走査信号線ドライバＹＤＲから走査信号線ＳＬ１を介して供給される走査信号によって制御する。
【００２４】
この例では、スイッチＳＷ１と表示素子ＯＬＥＤとは、この順に、駆動制御素子ＤＲの第２端子と第２電源端子ＮＤ２との間に直列に接続されている。また、この例では、スイッチＳＷ１としてｐチャネルＴＦＴを使用し、そのゲートを走査信号線ＳＬ１に接続し、ソース及びドレインは駆動制御素子ＤＲのドレインと有機ＥＬ素子ＯＬＥＤの陽極とにそれぞれ接続している。なお、表示素子ＯＬＥＤ及びスイッチＳＷ１は、この順に、駆動制御素子ＤＲの第２端子と第２電源端子ＮＤ２との間に直列に接続しても良い。
【００２５】
スイッチＳＷ２は、駆動制御素子ＤＲの制御端子と映像信号線ＤＬとの間に接続されている。スイッチＳＷ２のスイッチング動作は、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。この例では、スイッチＳＷ２としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲのゲート及び映像信号線ＤＬにそれぞれ接続している。
【００２６】
スイッチＳＷ３は、駆動制御素子ＤＲの第２端子と制御端子との間に接続されている。スイッチＳＷ３のスイッチング動作は、走査信号線ドライバＹＤＲから走査信号線ＳＬ３を介して供給される走査信号によって制御する。この例では、スイッチＳＷ３としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ３に接続し、ソース及びドレインは駆動制御素子ＤＲのドレイン及びゲートにそれぞれ接続している。
【００２７】
キャパシタＣは、定電位端子と駆動制御素子ＤＲの制御端子との間に接続されている。ここでは、一例として、キャパシタＣは電源線ＰＳＬ上のノードＮＤ１と駆動制御素子ＤＲのゲートとの間に接続しているが、キャパシタＣを接続する定電位端子は電源線ＰＳＬから電気的に絶縁されていても良い。すなわち、上記の定電位端子として、電源線ＰＳＬから電気的に絶縁された他の定電位端子を利用しても良い。
【００２８】
図２は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００２９】
図２において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図２において、「ＸＤＲ出力（Ｉout）」で示す波形は映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流を示し、「ＳＷ１ゲート電位」で示す波形はスイッチＳＷ１のゲート電位を、「ＳＷ２ゲート電位」で示す波形はスイッチＳＷ２のゲート電位を、「ＳＷ３ゲート電位」で示す波形はスイッチＳＷ３のゲート電位をそれぞれ示している。「Ｉrst」は画素ＰＸから映像信号線ＤＬを介して映像信号線ドライバＸＤＲへと流す定電流を示し、「Ｉ-」は「Ｉrst」と同じ向きに流す定電流を示し、「Ｉ+」は「Ｉrst」とは逆向きに流す定電流を示している。「Ｔ（ｍ＋ｋ）」はｍ＋ｋ行目の画素ＰＸのスイッチＳＷ２を閉じ且つスイッチＳＷ３を開いている期間に映像信号線ＤＬに「定電流Ｉ-」又は「定電流Ｉ+」を流す時間を示している。
【００３０】
図２の方法では、表示可能な全階調を、より小さな駆動電流に対応した第１階調域と、より大きな駆動電流に対応した第２階調域とに分け、第１階調域に含まれる階調を表示する場合の書込動作と第２階調域に含まれる階調を表示する場合の書込動作とを異ならしめている。図２には、ｍ行目及びｍ＋１行目の画素ＰＸで第１階調域に含まれる階調を表示する例を示し、ｍ＋２行目の画素ＰＸで第２階調域に含まれる階調を表示する例を示している。
【００３１】
図２の方法では、第１階調域に含まれる階調を表示する場合、図１の表示装置を以下の方法により駆動する。
【００３２】
例えば、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、スイッチＳＷ１を開く。スイッチＳＷ１を開いている書込期間内に、第１動作及び第２動作を順次実施する。
【００３３】
第１動作を行う第１期間Ｐ１では、まず、スイッチＳＷ２及びＳＷ３を閉じる。この状態で、電源線ＰＳＬから、駆動制御素子ＤＲ、スイッチＳＷ３、スイッチＳＷ２、映像信号線ＤＬを介して、映像信号線ドライバＸＤＲへと第１定電流Ｉrstを流す。これにより、駆動制御素子ＴＲのゲート−ソース間電圧は、そのソース−ドレイン間に第１電流Ｉrstが流れる時の値に設定される。このゲート−ソース間電圧をＶrstとする。
【００３４】
第１動作を開始してから一定時間経過後、スイッチＳＷ３を開くと共に、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流Ｉoutを第１定電流Ｉrstから第２定電流Ｉ-へと切り替えるか、或いは、スイッチＳＷ３を開くと共に、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流Ｉoutをゼロにする。これにより、第１動作を終了する。
【００３５】
なお、図２では、第１定電流Ｉrstの大きさと第２定電流Ｉ-の大きさとを等しくしているが、それらの大きさは異なっていても良い。例えば、第２定電流Ｉ-は第１定電流Ｉrstよりも大きくてもよい。
【００３６】
第２動作を行う第２期間Ｐ２では、まず、スイッチＳＷ２を閉じ且つスイッチＳＷ３を開いた状態で、映像信号線ＤＬから映像信号線ドライバＸＤＲへと第２定電流Ｉ-を流す。こうすると、映像信号線ドライバＸＤＲと駆動制御素子ＤＲのゲートに接続されたキャパシタＣの電極や映像信号線ＤＬとの間で電子が移動する。この例では、駆動制御素子ＤＲのゲートに接続されたキャパシタＣの電極や映像信号線ＤＬに蓄積された電子が映像信号線ドライバＸＤＲへと移動する。その結果、駆動制御素子ＤＲのゲート−ソース間電圧は、第２定電流Ｉ-を流す時間Ｔに応じた大きさΔＶだけＶrstから変化してＶrst−ΔＶとなる。
【００３７】
本態様では、この時間Ｔを第２期間，すなわち、スイッチＳＷ３を開いてからスイッチＳＷ２を開くまでの期間，内で変えることにより、第１階調域内の階調間の相違を生じさせる。図２には、その一例として、ｍ行目の画素ＰＸへの第２動作で時間ＴをＴ（ｍ）とし、ｍ＋１行目の画素ＰＸへの第２動作で時間ＴをＴ（ｍ＋１）＝０としている。
【００３８】
なお、この電圧変化ΔＶは、第２定電流Ｉ-の大きさＩ、第２定電流Ｉ-を流す時間Ｔ、映像信号線ＤＬなどの配線容量、及びキャパシタＣの容量に応じて変化する値である。映像信号線ＤＬの配線容量Ｃdlは、キャパシタＣなどの容量と比較して遥かに大きい。画面の寸法にもよるが、映像信号線ＤＬの配線容量Ｃdlは、キャパシタＣの容量の例えば約２０倍乃至約１００倍である。したがって、電圧変化ΔＶは、第２定電流Ｉ-の大きさＩ、第２定電流Ｉ-を流す時間Ｔ、及び映像信号線ＤＬの配線容量Ｃdlを用いて、以下の等式で表すことができる。
【００３９】
ΔＶ＝（Ｉ／Ｃdl）×Ｔ
映像信号線ＤＬの配線容量が小さい場合などには、映像信号線ＤＬと定電位端子との間にキャパシタを接続しても良い。
【００４０】
第２動作を開始してから時間Ｔだけ経過した時点で、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流Ｉoutを第２定電流Ｉ-からゼロへと変化させる。これにより、第２動作を開始してから時間Ｔだけ経過した時点における駆動制御素子ＤＲのゲート−ソース間電圧Ｖrst−ΔＶを維持する。
【００４１】
第２動作を開始してから一定時間経過後、スイッチＳＷ２を開く。これにより、第２動作を終了する。
【００４２】
この第２動作の終了と同時又はそれよりも後に、スイッチＳＷ１を閉じる。駆動制御素子ＤＲのゲート−ソース間電圧はスイッチＳＷ２及び／又はＳＷ３を閉じるまでＶrst−ΔＶに維持されるので、スイッチＳＷ１を閉じている有効表示期間では、電圧Ｖrst−ΔＶの自乗にほぼ比例した大きさの駆動電流が表示素子ＯＬＥＤを流れる。
【００４３】
図２の方法では、第２階調域に含まれる階調を表示する場合、図１の表示装置を以下の方法により駆動する。
【００４４】
例えば、ｍ＋２行目の画素ＰＸを選択する期間，すなわち、ｍ＋２行目選択期間，では、まず、スイッチＳＷ１を開く。スイッチＳＷ１を開いている書込期間のうち第１期間Ｐ１では、ｍ行目の画素ＰＸについて説明したのと同様の第１動作を行う。これにより、駆動制御素子ＴＲのゲート−ソース間電圧を、そのソース−ドレイン間に第１電流Ｉrstが流れる時の値Ｖrstに設定する。
【００４５】
第１動作を開始してから一定時間経過後、スイッチＳＷ３を開くと共に、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流Ｉoutを第１定電流Ｉrstからこれとは逆向きの第３定電流Ｉ+へと切り替えるか、或いは、スイッチＳＷ３を開くと共に、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流Ｉoutをゼロにする。これにより、第１動作を終了する。
【００４６】
第１期間Ｐ１に続く第２期間Ｐ２では、ｍ行目の画素ＰＸについて説明した第２動作ではなく、以下の第３動作を行う。すなわち、まず、スイッチＳＷ２を閉じ且つスイッチＳＷ３を開いた状態で、映像信号線ドライバＸＤＲから映像信号線ＤＬへと定電流Ｉ+を流す。こうすると、映像信号線ドライバＸＤＲと駆動制御素子ＤＲのゲートに接続されたキャパシタＣの電極や映像信号線ＤＬとの間で電子が移動する。この例では、映像信号線ドライバＸＤＲから駆動制御素子ＤＲのゲートに接続されたキャパシタＣの電極や映像信号線ＤＬへと電子が供給される。その結果、駆動制御素子ＤＲのゲート−ソース間電圧は、定電流Ｉ+を流す時間Ｔに応じた大きさΔＶだけＶrstから変化してＶrst−ΔＶとなる。
【００４７】
第３動作を開始してから時間Ｔだけ経過した時点で、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流Ｉoutを定電流Ｉ+からゼロへと変化させる。これにより、第３動作を開始してから時間Ｔだけ経過した時点における駆動制御素子ＤＲのゲート−ソース間電圧Ｖrst−ΔＶを維持する。
【００４８】
第３動作を開始してから一定時間経過後、スイッチＳＷ２を開く。これにより、第３動作を終了する。
【００４９】
この第３動作の終了と同時又はそれよりも後に、スイッチＳＷ１を閉じる。駆動制御素子ＤＲのゲート−ソース間電圧はスイッチＳＷ２及び／又はＳＷ３を閉じるまでＶrst−ΔＶに維持されるので、スイッチＳＷ１を閉じている有効表示期間では、電圧Ｖrst−ΔＶの自乗にほぼ比例した大きさの駆動電流が表示素子ＯＬＥＤを流れる。
【００５０】
上記の通り、定電流Ｉ+は、定電流Ｉ-とは逆向きである。そのため、定電流Ｉ+を流すことによって駆動制御素子ＤＲのゲート−ソース間電圧に生じる電圧変化ΔＶは、定電流Ｉ-を流すことによって生じる電圧変化ΔＶとは逆極性となる。したがって、時間Ｔを第２期間，すなわち、スイッチＳＷ３を開いてからスイッチＳＷ２を開くまでの期間，内で変えることにより、第２階調域内の階調間の相違を生じさせることができる。
【００５１】
以上説明したように、上記の方法では、まず、第１動作によって、駆動制御素子ＤＲのゲート−ソース間電圧をＶrstに設定する。この第１動作で流す第１定電流Ｉrstを十分に大きな値に設定すれば、第１動作を開始してから、比較的短い時間で、駆動制御素子ＤＲのゲート−ソース間電圧を先の電圧Ｖrstに設定することができる。すなわち、第１期間Ｐ１に割り当てる時間は比較的短くてよい。
【００５２】
上記の方法では、さらに、第２動作又は第３動作によって、駆動制御素子ＤＲのゲート−ソース間電圧をＶrstからＶrst−ΔＶへと変化させる。駆動制御素子ＤＲの特性のばらつきが駆動電流に与える影響は、電圧変化ΔＶがゼロの場合に完全に排除することができ、電圧変化ΔＶがゼロでない場合でも十分に低減することができる。
【００５３】
また、電圧変化ΔＶを決定するパラメータ，すなわち、第２定電流Ｉ-又は第３定電流Ｉ+の大きさＩ、これを流す時間Ｔ、及び映像信号線ＤＬの配線容量Ｃdl，は、正確に制御することが可能である。そのため、電圧変化ΔＶは誤差を含み難く、したがって、第２定電流Ｉ-や第３定電流Ｉ+の絶対値を大きくするとともに時間Ｔを短くした場合にも、電圧変化ΔＶを正確に制御することができる。すなわち、第２期間Ｐ２に割り当てる時間も比較的短くてよい。
【００５４】
それゆえ、この方法によると、駆動制御素子ＤＲの特性のばらつきが駆動電流に与える影響を十分に低く抑えるとともに、書込不足に起因したコントラストの低下を抑制することが可能となる。
【００５５】
本態様では、走査信号線ドライバＸＤＲに様々な構造を採用することができる。
【００５６】
図３は、図１の表示装置で映像信号線ドライバＸＤＲに利用可能な構造の一例を概略的に示す図である。
【００５７】
この映像信号線ドライバＸＤＲは、各映像信号線ＤＬ毎に３つの定電流源，定電流源ＣＳrst、定電流源ＣＳ-及び定電流源ＣＳ+，を含んでいる。定電流源ＣＳrstは映像信号線ＤＬから映像信号線ドライバＤＬへと流れる上記の定電流Ｉrstを発生し、定電流源ＣＳ-は定電流Ｉrstと同じ向きに映像信号線ＤＬを流れる上記の定電流Ｉ-を発生し、定電流源ＣＳ+は定電流Ｉrstとは逆向きに映像信号線ＤＬを流れる上記の定電流Ｉ+を発生する。
【００５８】
定電流源ＣＳrstは、スイッチＳＷrstを介して映像信号線ＤＬに接続されている。このスイッチＳＷrstは、例えば、スイッチＳＷ２及びＳＷ３が閉じるのと同期して一定の周期で閉じると共に、スイッチＳＷ３が開くのと同期して一定の周期で開くように、そのスイッチング動作を制御する。
【００５９】
定電流源ＣＳ-は、スイッチＳＷ-を介して映像信号線ＤＬに接続されている。このスイッチＳＷ-は、選択した画素ＰＸで第１階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第２期間Ｐ２の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Ｔだけ経過した後に開くように、そのスイッチング動作を制御する。
【００６０】
定電流源ＣＳ+は、スイッチＳＷ+を介して映像信号線ＤＬに接続されている。このスイッチＳＷ-は、選択した画素ＰＸで第２階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第２期間Ｐ２の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Ｔだけ経過した後に開くように、そのスイッチング動作を制御する。
【００６１】
図４は、図１の表示装置で映像信号線ドライバＸＤＲに利用可能な構造の他の例を概略的に示す図である。
【００６２】
この映像信号線ドライバＸＤＲは、各映像信号線ＤＬ毎に２つの電流源，定電流源ＣＳrst及び電流源ＣＳvrbl，を含んでいる。定電流源ＣＳrstはスイッチＳＷrstを介して映像信号線ＤＬに接続され、電流源ＣＳvrblはスイッチＳＷvrblを介して映像信号線ＤＬに接続されている。すなわち、この映像信号線ドライバＸＤＲは、定電流源ＣＳ-及び定電流源ＣＳ+の代わりに電流源ＣＳvrblを使用すると共に、スイッチＳＷ-及びＳＷ+の代わりにスイッチＳＷvrblを使用していること以外は、図３の映像信号線ドライバＸＤＲと同様の構造を有している。
【００６３】
電流源ＣＳvrblは、少なくとも、定電流Ｉrstと同じ向きに映像信号線ＤＬを流れる上記の定電流Ｉ-と、定電流Ｉrstとは逆向きに映像信号線ＤＬを流れる上記の定電流Ｉ+とを発生することができる。電流源ＣＳvrblは、選択した画素ＰＸで第１階調域の階調を表示する場合に定電流Ｉ-を発生し、選択した画素ＰＸで第２階調域の階調を表示する場合に定電流Ｉ+を発生する。スイッチＳＷvrblは、例えば、一定の周期で繰り返される第２期間Ｐ２の開始時と同期して閉じると共に、その時点から表示すべき階調に対応した時間Ｔだけ経過した後に開くように、そのスイッチング動作を制御する。
【００６４】
なお、図３及び図４の映像信号線ドライバＸＤＲでは、定電流Ｉrstの大きさと定電流Ｉ-の大きさとを等しくする場合、定電流源ＣＳrst及びスイッチＳＷrstの役割を定電流源ＣＳ-及びスイッチＳＷ-にそれぞれ担わせれば、定電流源ＣＳrst及びスイッチＳＷrstは省略することができる。
【００６５】
図５は、図１の表示装置で映像信号線ドライバＸＤＲに利用可能な構造のさらに他の例を概略的に示す図である。
【００６６】
この映像信号線ドライバＸＤＲは、各映像信号線ＤＬ毎に１つの電流源ＣＳvrblを含んでいる。この電流源ＣＳvrblはスイッチＳＷvrblを介して映像信号線ＤＬに接続されている。
【００６７】
図５の映像信号線ドライバＸＤＲにおいて、電流源ＣＳvrblは、少なくとも、定電流Ｉrstと、それと同じ向きに映像信号線ＤＬを流れる上記の定電流Ｉ-と、それらとは逆向きに映像信号線ＤＬを流れる上記の定電流Ｉ+とを発生することができる。電流源ＣＳvrblは、それぞれの第１期間Ｐ１に定電流Ｉrstを発生し、選択した画素ＰＸで第１階調域の階調を表示する場合に第２期間Ｐ２において定電流Ｉ-を発生し、選択した画素ＰＸで第２階調域の階調を表示する場合に第２期間Ｐ２において定電流Ｉ+を発生する。スイッチＳＷvrblは、例えば、スイッチＳＷ２及びＳＷ３が閉じるのと同期して一定の周期で閉じると共に、スイッチＳＷ３が開くのと同期して一定の周期で開き、一定の周期で繰り返される第２期間Ｐ２の開始時と同期して閉じるとともに、第２期間Ｐ２を開始した時点から表示すべき階調に対応した時間Ｔだけ経過した後に開くように、そのスイッチング動作を制御する。
【００６８】
このように、第１態様に係る表示装置において、映像信号線ドライバＸＤＲは、３つの定電流，場合によっては２つの定電流，を発生可能であればよい。そのため、映像信号線ドライバＸＤＲの構造を簡略化することができる。
【００６９】
次に、本発明の第２態様について説明する。  
第１態様に係る表示装置では、電圧変化ΔＶの絶対値が大きくなると、駆動制御素子ＤＲの特性のばらつきが駆動電流に与える影響を抑制する効果が小さくなる。第２態様では、第２階調域に含まれる階調を表示する場合に以下の書込動作を行うことで、駆動制御素子ＤＲの特性のばらつきが駆動電流に与える影響をより効果的に抑制可能とする。
【００７０】
図６は、図１に示す表示装置の駆動方法の他の例を概略的に示すタイミングチャートである。
【００７１】
図６に示すタイミングチャートは、「ＸＤＲ出力（Ｉout）」で示す波形，すなわち、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流の波形，が異なること以外は、図２に示したタイミングチャートと同様である。なお、図６において、「Ｉvd（ｍ＋ｋ）」は、ｍ＋ｋ行目の画素ＰＸで表示すべき第２階調域内の階調に対応した大きさを有すると共に、ｍ＋ｋ行目の画素ＰＸから映像信号線ＤＬを介して映像信号線ドライバＸＤＲへと流す電流を示している。また、「Ｔ（ｍ＋ｋ）」はｍ＋ｋ行目の画素ＰＸのスイッチＳＷ２を閉じ且つスイッチＳＷ３を開いている期間に映像信号線ＤＬに「定電流Ｉ-」を流す時間を示している。
【００７２】
図６の方法では、図２の方法と同様、表示可能な全階調を、より小さな駆動電流に対応した第１階調域と、より大きな駆動電流に対応した第２階調域とに分け、第１階調域に含まれる階調を表示する場合の書込動作と第２階調域に含まれる階調を表示する場合の書込動作とを異ならしめている。図６には、ｍ行目の画素ＰＸで第１階調域に含まれる階調を表示する例を示し、ｍ＋１行目及びｍ＋２行目の画素ＰＸで第２階調域に含まれる階調を表示する例を示している。
【００７３】
図６の方法では、第１階調域に含まれる階調を表示する場合、図２を参照しながら説明したのと同様の方法により図１の表示装置を駆動する。また、図６の方法では、第２階調域に含まれる階調を表示する場合、図１の表示装置を以下の方法により駆動する。
【００７４】
例えば、ｍ＋１行目の画素ＰＸを選択する期間，すなわち、ｍ＋１行目選択期間，では、まず、スイッチＳＷ１を開く。スイッチＳＷ１を開いている書込期間内に、第４動作及び第５動作を順次実施する。
【００７５】
第４動作を行う第１期間Ｐ１では、まず、スイッチＳＷ２及びＳＷ３を閉じる。この状態で、電源線ＰＳＬから、駆動制御素子ＤＲ、スイッチＳＷ３、スイッチＳＷ２、映像信号線ＤＬを介して、映像信号線ドライバＸＤＲへと、表示素子ＯＬＥＤに流すべき駆動電流と等しい大きさの電流Ｉvdを流す。これにより、駆動制御素子ＴＲのゲート−ソース間電圧は、そのソース−ドレイン間に駆動電流が流れる時の値Ｖdrに設定される。
【００７６】
なお、定電流Ｉrstの絶対値は、典型的には、電流Ｉvdの絶対値の最小値以下とする。但し、第１階調域内の階調を表示する場合に時間Ｔをゼロよりも大きくする場合、定電流Ｉrstの絶対値は、電流Ｉvdの絶対値の最小値よりも大きくても良い。
【００７７】
第４動作を開始してから一定時間経過後、スイッチＳＷ３を開くと共に、映像信号線ドライバＸＤＲが各映像信号線ＤＬに流す電流Ｉoutをゼロにする。これにより、第４動作を終了する。
【００７８】
第５動作を行う第２期間Ｐ２では、スイッチＳＷ２を閉じ且つスイッチＳＷ３を開いた状態に維持し、映像信号線ドライバＸＤＲが映像信号線ＤＬに流す電流をゼロとする。こうして、駆動制御素子ＴＲのゲート−ソース間電圧Ｖdrを維持する。
【００７９】
第５動作を開始してから一定時間経過後、スイッチＳＷ２を開く。これにより、第５動作を終了する。
【００８０】
この第５動作の終了と同時又はそれよりも後に、スイッチＳＷ１を閉じる。駆動制御素子ＤＲのゲート−ソース間電圧はスイッチＳＷ２及び／又はＳＷ３を閉じるまでＶdrに維持されるので、スイッチＳＷ１を閉じている有効表示期間では、電圧Ｖdrの自乗にほぼ比例した大きさの駆動電流が表示素子ＯＬＥＤを流れる。
【００８１】
このように、上記の方法では、第２階調域に含まれる階調を表示する場合、第１期間Ｐ１において、先の階調に対応した駆動電流と等しい大きさの電流Ｉvdを映像信号線ＤＬに流して駆動制御素子ＤＲのゲート−ソース間電圧を電圧Ｖdrに設定し、このゲート−ソース間電圧Ｖdrを第２期間Ｐ２及び有効表示期間において維持する。そのため、第２階調域に含まれる階調を表示する場合、駆動制御素子ＤＲの特性のばらつきが駆動電流に与える影響を完全に排除することができる。
【００８２】
また、第２階調域に含まれる階調に対応した駆動電流は、第１階調域に含まれる階調に対応した駆動電流よりも大きい。そのため、第４動作を開始してから、比較的短い時間で、駆動制御素子ＤＲのゲート−ソース間電圧を先の電圧Ｖdrに設定することができる。
【００８３】
したがって、この方法によると、駆動制御素子ＤＲの特性のばらつきが駆動電流に与える影響をより効果的に抑えることができ、また、書込不足に起因したコントラストの低下を抑制することが可能となる。
【００８４】
本態様では、走査信号線ドライバＸＤＲに様々な構造を採用することができる。
【００８５】
図７は、図１の表示装置で映像信号線ドライバＸＤＲに利用可能な構造のさらに他の例を概略的に示す図である。
【００８６】
この映像信号線ドライバＸＤＲは、各映像信号線ＤＬ毎に３つの電流源，定電流源ＣＳrst、定電流源ＣＳ-及び電流源ＣＳvrbl，を含んでいる。定電流源ＣＳrstは映像信号線ＤＬから映像信号線ドライバＤＬへと流れる上記の定電流Ｉrstを発生し、定電流源ＣＳ-は定電流Ｉrstと同じ向きに映像信号線ＤＬを流れる上記の定電流Ｉ-を発生し、電流源ＣＳvrblは定電流Ｉrstと同じ向きに映像信号線ＤＬを流れる上記の電流Ｉvdを表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさで発生する。
【００８７】
定電流源ＣＳrstは、スイッチＳＷrstを介して映像信号線ＤＬに接続されている。このスイッチＳＷrstは、選択した画素ＰＸで第１階調域の階調を表示する場合にのみ、例えば、スイッチＳＷ２及びＳＷ３が閉じるのと同期して閉じると共に、スイッチＳＷ３が開くのと同期して開くように、そのスイッチング動作を制御する。
【００８８】
定電流源ＣＳ-は、スイッチＳＷ-を介して映像信号線ＤＬに接続されている。このスイッチＳＷ-は、選択した画素ＰＸで第１階調域の階調を表示する場合にのみ、例えば、一定の周期で繰り返される第２期間Ｐ２の開始時と同期して閉じると共に、その時点から先の階調に対応した時間Ｔだけ経過した後に開くように、そのスイッチング動作を制御する。
【００８９】
電流源ＣＳvrblは、スイッチＳＷvrblを介して映像信号線ＤＬに接続されている。このスイッチＳＷvrblは、選択した画素ＰＸで第２階調域の階調を表示する場合にのみ、例えば、スイッチＳＷ２及びＳＷ３が閉じるのと同期して閉じると共に、スイッチＳＷ３が開くのと同期して開くように、そのスイッチング動作を制御する。
【００９０】
図８は、図１の表示装置で映像信号線ドライバＸＤＲに利用可能な構造のさらに他の例を概略的に示す図である。
【００９１】
この映像信号線ドライバＸＤＲは、各映像信号線ＤＬ毎に２つの電流源，定電流源ＣＳ-及び電流源ＣＳvrbl，を含んでいる。定電流源ＣＳ-はスイッチＳＷ-を介して映像信号線ＤＬに接続され、電流源ＣＳvrblはスイッチＳＷvrblを介して映像信号線ＤＬに接続されている。すなわち、この映像信号線ドライバＸＤＲは、定電流源ＣＳrst及びスイッチＳＷrstを省略していること以外は、図７の映像信号線ドライバＸＤＲと同様の構造を有している。
【００９２】
なお、図８の映像信号線ドライバＸＤＲでは、電流源ＣＳvrblは、電流Ｉvdを表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさで発生するのに加え、定電流Ｉrstを発生する。電流源ＣＳvrblは、選択した画素ＰＸで第１階調域の階調を表示する場合に第１期間Ｐ１において定電流Ｉrstを発生し、選択した画素ＰＸで第２階調域の階調を表示する場合に第１期間Ｐ１において電流Ｉvdを表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさで発生する。
【００９３】
また、図８の映像信号線ドライバＸＤＲでは、電流源ＣＳvrblは、選択した画素ＰＸで第１階調域の階調を表示する場合に定電流Ｉrstを発生し、選択した画素ＰＸで第２階調域の階調を表示する場合に電流Ｉvdを発生する。スイッチＳＷvrblは、例えば、スイッチＳＷ２及びＳＷ３が閉じるのと同期して一定の周期で閉じると共に、スイッチＳＷ３が開くのと同期して一定の周期で開くように、そのスイッチング動作を制御する。
【００９４】
第２態様では、映像信号線ドライバＸＤＲに図５の構造を採用しても良い。この場合、電流源ＣＳvrblとしては、定電流Ｉrstと同じ向きに映像信号線ＤＬを流れる上記の電流Ｉvdを表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさで発生すると共に、定電流Ｉrst及び定電流Ｉ-を発生可能なものを使用する。この電流源ＣＳvrblは、選択した画素ＰＸで第１階調域の階調を表示する場合に、第１期間Ｐ１において定電流Ｉrstを発生すると共に第２期間Ｐ２において定電流Ｉ-を発生し、選択した画素ＰＸで第２階調域の階調を表示する場合に第１期間Ｐ１において電流Ｉvdを表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさで発生する。
【００９５】
また、映像信号線ドライバＸＤＲに図５の構造を採用した場合、スイッチＳＷrstは、例えば、スイッチＳＷ２及びＳＷ３が閉じるのと同期して一定の周期で閉じると共に、スイッチＳＷ３が開くのと同期して一定の周期で開き、選択した画素ＰＸで第１階調域の階調を表示する場合にのみ、一定の周期で繰り返される第２期間Ｐ２の開始時と同期して閉じると共に、第２期間Ｐ２の開始時点から先の階調に対応した時間Ｔだけ経過した後に開くように、そのスイッチング動作を制御する。
【００９６】
第１及び第２態様では、画素ＰＸに図１の回路構成を採用したが、画素回路には様々な変形が可能である。
【００９７】
図９は、画素ＰＸの一変形例を示す等価回路図である。この画素ＰＸでは、スイッチＳＷ２を駆動制御素子ＤＲの制御端子であるゲートと映像信号線ＤＬとの間に接続すると共に、スイッチＳＷ３を駆動制御素子ＤＲの第２端子であるドレインと映像信号線ＤＬとの間に接続したこと以外は、図１の画素ＰＸと同様の構造を有している。
【００９８】
図１の表示装置で図９の画素回路を採用した場合、その表示装置は、第１又は第２態様で説明したのと同様の方法により駆動することができる。また、この場合、第１又は第２態様で説明した効果を得ることができる。
【００９９】
図１０は、画素ＰＸの他の変形例を示す等価回路図である。この画素ＰＸでは、スイッチＳＷ４を設けたこと以外は、図１の画素ＰＸと同様の構造を有している。具体的には、図１０の画素ＰＸでは、スイッチＳＷ２の一方の端子は映像信号線ＤＬに接続し、スイッチＳＷ３は、スイッチＳＷ２の他方の端子と駆動制御素子ＤＲの第２端子であるドレインとの間に接続している。また、スイッチＳＷ４は、駆動制御素子ＤＲの制御端子であるゲートと、スイッチＳＷ２のスイッチＳＷ３と接続した端子との間に接続している。
【０１００】
図１の表示装置で図１０の画素回路を採用した場合、その表示装置は、第１又は第２態様で説明したのと同様の方法により駆動することができる。また、この場合、第１又は第２態様で説明した効果を得ることができる。さらに、この画素回路は、スイッチＳＷ４が設けられているため、キャパシタＣに蓄積された電荷が有効表示期間にリークするのを抑制するうえで有利である。
【０１０１】
図１１は、画素ＰＸのさらに他の変形例を示す等価回路図である。この画素ＰＸでは、スイッチＳＷ３の接続位置を異ならしめたこと以外は、図１０の画素ＰＸと同様の構造を有している。具体的には、図１１の画素ＰＸでは、スイッチＳＷ２は、駆動制御素子ＤＲの第２端子であるドレインと映像信号線ＤＬとの間に接続している。スイッチＳＷ３は、駆動制御素子ＤＲの第１端子であるソースと第１電源端子ＮＤ１との間に接続している。スイッチＳＷ４は、駆動制御素子ＤＲの第２端子であるドレインと駆動制御素子ＤＲの制御端子であるゲートとの間に接続している。
【０１０２】
図１の表示装置で図１１の画素回路を採用した場合、その表示装置は、第１又は第２態様で説明したのと同様の方法により駆動することができる。また、この場合、第１又は第２態様で説明した効果を得ることができる。
【０１０３】
さらに、この画素回路では、第１期間Ｐ１及び有効表示期間の双方でスイッチＳＷ３に電流が流れる。そのため、例えば、スイッチＳＷ３のＯＮ抵抗が画素ＰＸ間でばらついていたとしても、そのばらつきが表示に与える影響を排除することができる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図３】図１の表示装置で映像信号線ドライバに利用可能な構造の一例を概略的に示す図。
【図４】図１の表示装置で映像信号線ドライバに利用可能な構造の他の例を概略的に示す図。
【図５】図１の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図６】図１に示す表示装置の駆動方法の他の例を概略的に示すタイミングチャート。
【図７】図１の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図８】図１の表示装置で映像信号線ドライバに利用可能な構造のさらに他の例を概略的に示す図。
【図９】画素の一変形例を示す等価回路図。
【図１０】画素の他の変形例を示す等価回路図。
【図１１】画素のさらに他の変形例を示す等価回路図。
【符号の説明】
【０１０５】
Ｃ…キャパシタ、ＣＳ+…定電流源、ＣＳ-…定電流源、ＣＳrst…定電流源、ＣＳvrbl…電流源、ＤＬ…映像信号線、ＤＲ…駆動制御素子、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＯＬＥＤ…表示素子、ＰＳＬ…電源線、ＰＸ…画素、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＬ３…走査信号線、ＳＵＢ…基板、ＳＷ１…スイッチ、ＳＷ２…スイッチ、ＳＷ３…スイッチ、ＳＷ４…スイッチ、ＳＷ+…スイッチ、ＳＷ-…スイッチ、ＳＷrst…スイッチ、ＳＷvrbl…スイッチ、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006284914.tif 000003
【図２】
2006284914.tif 000004
【図３】
2006284914.tif 000005
【図４】
2006284914.tif 000006
【図５】
2006284914.tif 000007
【図６】
2006284914.tif 000008
【図７】
2006284914.tif 000009
【図８】
2006284914.tif 000010
【図９】
2006284914.tif 000011
【図１０】
2006284914.tif 000012
【図１１】
2006284914.tif 000013