(57)【要約】      （修正有）【課題】  半田層を介して基板にダイボンディングされた半導体チップにクラックが生じることがない半導体装置を提供すること。【解決手段】  半導体チップ１１と、半導体チップ１１が半田層を介してダイボンディングされた基板２１とを備えた半導体装置であって、半導体チップ１１が有する半田層１８と接する角及び辺のうち、少なくとも１つには、面取り部１２が形成されていることを特徴とする半導体装置。【選択図】    図１
2006351950.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップが半田層を介してダイボンディングされた基板と
を備えた半導体装置であって、
前記半導体チップが有する前記半田層と接する角及び辺のうち、少なくとも１には、面取り部が形成されていることを特徴とする半導体装置。
【請求項２】
前記面取り部は、前記半導体チップの下面の角に形成されている請求項１に記載の半導体装置。
【請求項３】
前記面取り部は、前記半導体チップの側面の辺に形成されている請求項１又は２に記載の半導体装置。
【請求項４】
前記面取り部は、前記半導体チップの下面の辺に形成されている請求項１〜３のいずれか１に記載の半導体装置。
【請求項５】
前記面取り部は、曲面を有している請求項１〜４のいずれか１に記載の半導体装置。
【請求項６】
前記面取り部は、複数の平面を有している請求項１〜４のいずれか１に記載の半導体装置。
【請求項７】
半導体ウエハをダイシングして半導体チップを得るダイシング工程と、
基板上に半田ペーストを塗布する塗布工程と、
前記塗布工程において形成された半田ペースト層に、前記半導体チップを搭載する搭載工程と、
前記半田ペースト層をリフローすることにより、半田層を形成するリフロー工程と
を含む半導体装置の製造方法であって、
前記ダイシング工程は、前記半導体チップが有する前記半田層と接することになる角及び辺のうち、少なくとも１に、面取り部を形成する面取り工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、プリント配線板等に半導体装置を実装する技術として、プリント配線板等に半導体装置を直接半田付けする表面実装技術が広く用いられていて、半導体装置やプリント配線板等の小型化、実装密度の向上等が図られている。
【０００３】
表面実装技術に用いられる半導体装置としては、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid array）、ＬＧＡ（Land grid array）等の半導体装置が採用されているが、なかでも、ＢＧＡ型半導体装置やＬＧＡ型半導体装置によれば、半導体装置の表面に多数の外部端子（ランドや半田バンプ等）を配置することができるため、半導体装置やプリント配線板等のさらなる小型化、実装密度の向上等が可能になる。
【０００４】
しかし、ＢＧＡ型半導体装置やＬＧＡ型半導体装置等は、熱伝導性の低い樹脂やセラミック等からなる絶縁性基板に、熱伝導性の低い樹脂接着材によって半導体チップが接合され、樹脂によって封止されているため、熱伝導性に優れたリードフレームが用いられるＱＦＰ型半導体装置等と比べると、半導体チップの放熱を充分に行うことができず、半導体チップの温度を許容温度以下に保つことが困難であるという問題があった。特に、近年では、半導体チップの高機能化に伴って半導体チップの発熱量が増加しているため、優れた放熱機能を有する半導体装置が要求されていた。
【０００５】
従来の半導体装置としては、例えば、半導体チップと、半導体チップが半田層を介してダイボンディングされた基板とを備えた半導体装置が存在する（例えば、特許文献１〜５）。
このような半導体装置について図１０を用いて説明する。
図１０は、半田層を介して半導体チップが基板上にダイボンディングされた従来の半導体装置の一例を模式的に示す縦断面図である。
【０００６】
半導体装置８０が備える絶縁性基板９１の両面には、所定のパターンを有する導体層９３が形成されていて、両面に形成された導体層９３の一部が、絶縁性基板９１に形成されたビアホール９６によって接続されている。絶縁性基板９１の表面（上面）には、導体層９３の一部を露出させて残りの導体層９３及び絶縁性基板９１を覆うように、ソルダーレジスト層９５が形成されていて、その露出した導体層９３の表面には、アイランド８５と、複数のワイヤボンディングパッド９４が形成されている。
【０００７】
また、絶縁性基板９１の裏面（下面）には、導体層９３の一部を露出させて残りの導体層９３及び絶縁性基板９１を覆うように、ソルダーレジスト層９９が形成されていて、その露出した導体層９３の表面には、複数のランド９７が形成されている。各ランド９７上には、半田バンプ９８が形成されている。半導体チップ８１は、半田層８８を介してアイランド８５にダイボンディングされている。半導体チップ８１の上面に設けられた電極８６と、ワイヤボンディングパッド９４とがワイヤ８７によって電気的に接続されている。さらに、半導体装置８０には、絶縁性基板９１の表面（上面）全体を覆うように半導体チップ８１を封止する樹脂パッケージ部８９が形成されている。
【０００８】
図１０に示した半導体装置によれば、熱伝導性の高い半田層８８を介して半導体チップ８１がアイランド８５にダイボンディングされているため、半導体チップ８１において生じた熱を半田層８８へ逃がすことが可能となる。また、半導体チップ８１をダイボンディングするときに半田を用いているので、半田が有するセルフアライメント機能によって、半導体チップ８１を正確な位置にダイボンディングすることが可能になる。
【０００９】
【特許文献１】特開平５−２４３２８７号公報
【特許文献２】特開平６−３７１２２号公報
【特許文献３】特開２００２−１９８４８４号公報
【特許文献４】特開２００２−３５３２５５号公報
【特許文献５】特開２００５−７９４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１０に示した半導体装置８０のように、半導体チップ８１をダイボンディングするときに半田を用いた場合、溶融半田が硬化・収縮して半田層８８が形成されたときに、半導体チップ８１の下面の角等に応力が集中するため、図１１に示すように、半導体チップ８１の下面の角にクラックが生じることがあった。
図１１は、半導体チップ８１にクラックが発生した様子を示す半導体装置８０の縦断面図である。図中、Ｓは、半導体チップ８１において特に応力が集中する箇所を示し、Ｃは、半導体チップ８１に生じたクラックを示す。
【００１１】
半導体チップが樹脂接着材によってダイボンディングされている場合、半導体装置を半田リフローによってプリント基板等に実装するとき、熱応力によって、樹脂接着材層と半導体チップとの界面に剥離が生じたり、樹脂接着材層にクラックが生じたりすることがあっても、半導体チップ自体にクラックが生じることはない。ところが、半導体チップが半田によってダイボンディングされる場合には、半田層が硬いものであるため、半田層よりも脆い半導体チップにクラックが生じるおそれがあるのである。半導体チップには、樹脂接着材層とは異なり、多数の回路や素子等が形成されているので、半導体チップにクラックが生じてしまうと、半導体装置が正常に機能しなくなるおそれがある。
【００１２】
本発明は、上述した課題に鑑みてなされたものであり、その目的は、半田層を介して基板にダイボンディングされた半導体チップにクラックが生じることがない半導体装置、及び、半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上述した課題を解決するために、本発明は、以下のようなものを提供する。
（１）  半導体チップと、
上記半導体チップが半田層を介してダイボンディングされた基板と
を備えた半導体装置であって、
上記半導体チップが有する上記半田層と接する角及び辺のうち、少なくとも１には、面取り部が形成されていることを特徴とする半導体装置。
【００１４】
（１）の発明によれば、半導体チップが有する半田層と接する角及び辺のうち、少なくとも１には、面取り部が形成されているため、該面取り部が形成された角及び／又は辺への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層が形成されたときに半導体チップにクラックが生じることを防止することができる。また、熱伝導性の高い半田層が半導体チップと接触しているため、半導体チップにおいて生じた熱を半田層へ逃がすことが可能であり、優れた放熱機能を発揮し得る。
【００１５】
（２）  上記（１）の半導体装置であって、
上記面取り部は、上記半導体チップの下面の角に形成されていることを特徴とする半導体装置。
【００１６】
（２）の発明によれば、応力が集中し易い半導体チップの下面の角に、面取り部が形成されているため、上記角への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層が形成されたときに半導体チップにクラックが生じることを防止することができる。
【００１７】
さらに、本発明は、以下のようなものを提供する。
（３）  上記（１）又は（２）の半導体装置であって、
上記面取り部は、上記半導体チップの側面の辺に形成されていることを特徴とする。
【００１８】
（３）の発明によれば、応力が集中し易い半導体チップの側面の辺に、面取り部が形成されているため、上記辺への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層が形成されたときに半導体チップにクラックが生じることを防止することができる。
【００１９】
さらに、本発明は、以下のようなものを提供する。
（４）  上記（１）〜（３）のいずれか１の半導体装置であって、
上記面取り部は、上記半導体チップの下面の辺に形成されていることを特徴とする。
【００２０】
（４）の発明によれば、応力が集中し易い半導体チップの下面の辺に、面取り部が形成されているため、上記辺への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層が形成されたときに半導体チップにクラックが生じることを防止することができる。
【００２１】
さらに、本発明は、以下のようなものを提供する。
（５）  上記（１）〜（４）のいずれか１の半導体装置であって、
上記面取り部は、曲面を有していることを特徴とする。
【００２２】
（５）の発明によれば、面取り部が曲面を有しているので、該面取り部周縁の辺や角への応力の集中を緩和することができ、半導体チップにクラックが生じることをさらに確実に防止することができる。また、面取り部が曲面を有しているため、面取り部の面積を広く確保することができ、半導体チップから半田層への放熱をより効率よく行うことが可能となる。
【００２３】
さらに、本発明は、以下のようなものを提供する。
（６）  上記（１）〜（４）のいずれ１の半導体装置であって、
上記面取り部は、複数の平面を有していることを特徴とする。
【００２４】
（６）の発明によれば、面取り部が複数の平面を有しているので、該面取り部周縁の辺や角への応力の集中を緩和することができ、半導体チップにクラックが生じることをさらに確実に防止することができる。また、面取り部が複数の平面を有しているため、面取り部の面積を広く確保することができ、半導体チップから半田層への放熱をより効率よく行うことが可能となる。
【００２５】
さらに、本発明は、以下のようなものを提供する。
（７）  半導体ウエハをダイシングして半導体チップを得るダイシング工程と、
基板上に半田ペーストを塗布する塗布工程と、
上記塗布工程において形成された半田ペースト層に、上記半導体チップを搭載する搭載工程と、
上記半田ペースト層をリフローすることにより、半田層を形成するリフロー工程と
を含む半導体装置の製造方法であって、
上記ダイシング工程は、上記半導体チップが有する上記半田層と接することになる角及び辺のうち、少なくとも１に、面取り部を形成する面取り工程を含むことを特徴とする半導体装置の製造方法。
【００２６】
（７）の発明によれば、半導体チップが有する半田層と接する角及び辺のうち、面取り部を形成し、その半導体チップを半田ペースト層に載置し、上記半田ペースト層をリフローする。このとき、半導体チップには面取り部が形成されているため、該面取り部が形成された角及び／又は辺への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層が形成されたときに半導体チップにクラックが生じることを防止することができる。
【発明の効果】
【００２７】
本発明によれば、半田層を介して基板にダイボンディングされた半導体チップにクラックが生じることを防止することができる。
【発明を実施するための最良の形態】
【００２８】
まず、本発明の半導体装置について説明する。
図１は、本発明に係る半導体装置の一例を模式的に示す断面図である。図２は、図１に示した半導体装置が備える半導体チップの底面図である。なお、図１は、図２に示すＡ−Ａ線に沿った断面図である。
【００２９】
半導体装置１０が備える絶縁性基板２１は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、絶縁性基板２１としては、絶縁性を有するものであれば、特に限定されるものではなく、ビスマレイミド−トリアジン樹脂（ＢＴ樹脂）、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの、セラミック等からなる基板を挙げることができる。
【００３０】
絶縁性基板２１の両面には、所定のパターンを有する導体層（例えばＣｕ層）２３が形成されている。具体的に、導体層２３は、絶縁性基板２１の表面（上面）の中央部分と、絶縁性基板２１の表面の外周部分と、絶縁性基板２１の裏面（下面）の外周部分とに形成されている。絶縁性基板２１の表面の外周部分に形成された導体層２３と、絶縁性基板２１の裏面の外周部分に形成された導体層２３とは、ビアホール２６によって接続されている。ビアホール２６は、絶縁性基板２１に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。
上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
【００３１】
絶縁性基板２１の表面には、絶縁性基板２１の中央部分に形成された導体層２３の一部と、絶縁性基板２１の外周部分に形成された導体層２３の一部とを露出させて、残りの導体層２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２５が形成されていて、その露出した導体層２３の表面には、Ｎｉ層やＡｕ層等からなるアイランド１５と複数のワイヤボンディングパッド２４とが形成されている。
また、絶縁性基板２１の裏面には、導体層２３の一部を露出させて残りの導体層２３及び絶縁性基板２１を覆うように、ソルダーレジスト層２９が形成されていて、その露出した導体層２３の表面には、複数のランド２７が形成されている。各ランド２７上には、半田バンプ２８が形成されている。本実施形態では、予めランド２７上に半田バンプ２８が形成されている場合について説明するが、本発明はこの例に限定されず、例えば、実装時に半田ボールや半田ペースト等を用いて直接、プリント基板に実装することとしてもよい。
【００３２】
アイランド１５には、半田層１８を介して半導体チップ１１がダイボンディングされていて、半導体チップ１１が有する角及び辺のうち、下面の角及び辺と側面の辺とが、半田層１８と接している。
そして、半導体チップ１１は、図２に示すように、半田層１８と接する角及び辺のうち、下面１１ａの角に、面取り部（以下、角面取り部ともいう）１２が形成されている。角面取り部１２は、正三角形の平面からなるものであり、半導体チップ１１の下面１１ａの角にＣ面取りが施されることによって形成されている。
【００３３】
半導体チップ１１の上面には、複数の電極１６が設けられていて、各電極１６とボンディングパッド２４とがワイヤ１７によって電気的に接続されている。
半導体装置１０には、絶縁性基板２１の表面（上面）全体を覆うように半導体チップ１１を封止する樹脂パッケージ部１９が形成されている。樹脂パッケージ部１９は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
【００３４】
半導体装置１０によれば、半導体チップ１１が有する半田層１８と接する角及び辺のうち、半導体チップ１１の下面の角に、角面取り部１２が形成されているため、半導体チップ１１の下面の角への応力の集中を緩和することが可能であり、ダイボンディング時におけるリフロー後に溶融半田が硬化・収縮して半田層１８が形成されたときに半導体チップ１１にクラックが生じることを防止することができる。また、熱伝導性の高い半田層１８が半導体チップ１１と接触しているため、半導体チップ１１において生じた熱を半田層１８へ逃がすことが可能であり、優れた放熱機能を発揮し得る。
【００３５】
上述した実施形態では、半導体チップ１１の下面の角に、正三角形の平面を有する角面取り部１２が形成されている場合について説明したが、本発明は、この例に限定されるものではない。すなわち、本発明において、半導体チップに形成される面取り部は、半導体チップが有する半田層と接する角及び辺のうち、少なくとも１に形成されていれば、その位置及び形状は、特に限定されるものではない。そのような面取り部としては、例えば、図３〜図７に示したものを挙げることができる。
【００３６】
次に、本発明に係る半導体装置の他の一例について、図３〜図７を用いて説明することとする。なお、図３〜図７においては、上述した図１及び図２に示した構成要素と対応する構成要素には同一の符号を付した。
【００３７】
図３（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。なお、図３（ａ）は、半導体チップの下面側辺と平行な直線に沿った断面図である。以下、図４〜図７についても同様である。
【００３８】
半導体装置３０が備える半導体チップ３１は、図３（ａ）に示すように、半田層３８を介してアイランド３５にダイボンディングされていて、半導体チップ３１の上面に設けられた複数の電極３６には、ワイヤ３７が電気的に接続されている。なお、半導体装置３０の他の構成については、図１及び図２に示した半導体装置１０と同様であるから、ここでの説明は省略する。
【００３９】
半導体チップ３１は、図３（ｂ）、（ｃ）に示すように、半導体チップ３１の側面の辺に、面取り部（以下、側辺面取り部ともいう）３３が形成されている。側辺面取り部３３は、長方形の平面からなるものであり、半導体チップ３１の側面３１ｂの辺にＣ面取りが施されることによって形成されている。図中、３１ａは、半導体チップ３１の下面を示している。
【００４０】
半導体装置３０によれば、応力が集中し易い半導体チップ３１の側面３１ｂの辺に、側辺面取り部３３が形成されているため、上記辺への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層３８が形成されてときに半導体チップ３１にクラックが生じることを防止することができる。
【００４１】
図４（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
【００４２】
半導体装置４０が備える半導体チップ４１は、図４（ａ）に示すように、半田層４８を介してアイランド４５にダイボンディングされていて、半導体チップ４１の上面に設けられた複数の電極４６には、ワイヤ４７が電気的に接続されている。なお、半導体装置４０の他の構成については、図１及び図２に示した半導体装置１０と同様であるから、ここでの説明は省略する。
【００４３】
半導体チップ４１は、図４（ｂ）、（ｃ）に示すように、半導体チップ４１の下面の辺に、面取り部（以下、下辺面取り部ともいう）４４が形成されている。下辺面取り部４４は、台形の平面からなるものであり、半導体チップ４１の下面４１ａの辺にＣ面取りが施されることによって形成されている。図中、４１ｂは、半導体チップ４１の側面を示している。
【００４４】
半導体装置４０によれば、応力が集中し易い半導体チップ４１の下面４１ａの辺に、下辺面取り部４４が形成されているため、上記辺への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層４８が形成されたときに半導体チップ４１にクラックが生じることを防止することができる。
【００４５】
図１〜図４に示した例では、半導体チップの下面の角、下面の辺及び側面の辺のうち、いずれか１種に面取り部が形成されている場合について説明したが、本発明においては、下面の角、下面の辺及び側面の辺のうち、いずれか２種以上に面取り部が形成されていてもよい。このような半導体装置の一例について、図５を用いて説明する。
図５（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
【００４６】
半導体装置５０が備える半導体チップ５１は、図５（ａ）に示すように、半田層５８を介してアイランド５５にダイボンディングされていて、半導体チップ５１の上面に設けられた複数の電極５６には、ワイヤ５７が電気的に接続されている。なお、半導体装置５０の他の構成については、図１及び図２に示した半導体装置１０と同様であるから、ここでの説明は省略する。
【００４７】
半導体チップ５１は、図５（ｂ）、（ｃ）に示すように、半導体チップ５１の下面５１ａの角には、角面取り部５２が形成され、半導体チップ５１の側面５１ｂの辺には、側辺面取り部５３が形成され、半導体チップ５１の下面５１ａの辺には、下辺面取り部５４が形成されている。角面取り部５２、側辺面取り部５３及び下辺面取り部５４は、夫々、単一の平面からなるものであり、Ｃ面取りが施されることによって形成されている。
【００４８】
半導体装置５０によれば、応力が集中し易い半導体チップ５１の下面５１ａの角、側面５１ｂの辺、及び、下面５１ａの辺に、夫々、角面取り部５２、側辺面取り部５３及び下辺面取り部５４が形成されている。従って、下面５１ａの角及び辺、並びに、側面５１ｂの辺への応力の集中を緩和することが可能であり、溶融半田が硬化・収縮して半田層５８が形成されたときに半導体チップ５１にクラックが生じることを防止することができる。
【００４９】
図１〜図５に示した例では、面取り部が単一の平面からなる場合について説明したが、本発明において、面取り部の形状は、特に限定されるものではなく、例えば、図６や図７に示す形状を挙げることができる。
【００５０】
図６（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
半導体チップ６０が備える半導体チップ６１は、図６（ａ）に示すように、半田層６８を介してアイランド６５にダイボンディングされていて、半導体チップ６１の上面に設けられた複数の電極６６には、ワイヤ６７が電気的に接続されている。なお、半導体装置６０の他の構成については、図１及び図２に示した半導体装置１０と同様であるから、ここでの説明は省略する。
【００５１】
半導体チップ６１は、図６（ｂ）、（ｃ）に示すように、半導体チップ６１の下面６１ａの角に、角面取り部６２が形成され、半導体チップ６１の側面６１ｂの辺に、側面面取り部６３が形成され、半導体チップ６１の下面６１ａの辺に、下辺面取り部６４が形成されている。角面取り部６２、側面面取り部６３及び下面面取り部６４は、夫々、曲面からなるものであり、エッチングが施されることによって形成されている。
【００５２】
本発明においては、図６に示したように、面取り部が曲面を有していることが望ましい。
面取り部周縁の辺や角への応力の集中を緩和することができ、半導体チップにクラックが生じることをさらに確実に防止することができるからである。また、面取り部が曲面を有しているため、面取り部の面積を広く確保することができ、半導体チップから半田層への放熱をより効率よく行うことが可能となるからである。
【００５３】
図７（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
半導体チップ７０が備える半導体チップ７１は、図７（ａ）に示すように、半田層７８を介してアイランド７５にダイボンディングされていて、半導体チップ７１の上面に設けられた複数の電極７６には、ワイヤ７７が電気的に接続されている。なお、半導体装置７０の他の構成については、図１及び図２に示した半導体装置１０と同様であるから、ここでの説明は省略する。
【００５４】
半導体チップ７１は、図７に示すように、半導体チップ７１の側面７１ｂに、側辺面取り部７３が形成されている。側面面取り部７３は、横並びに配置された２つの平面を有するものであり、Ｃ面取りが２回施されることによって形成されている。
【００５５】
本発明においては、図７に示したように、面取り部が複数の平面を有していることが望ましい。上記面取り部周縁の辺や角への応力の集中を緩和することができ、半導体チップにクラックが生じることをさらに確実に防止することができるからである。また、面取り部が複数の平面を有しているため、面取り部の面積を広く確保することができ、半導体チップから半田層への放熱をより効率よく行うことが可能となる。
【００５６】
次に、本発明の半導体装置の製造方法について説明する。
ここでは、図１及び図２に示した半導体装置の製造方法について説明することとする。また、先ず半導体装置の製造に用いられる基板（以下、半導体装置製造用基板という）の製造方法について説明し、その後、半導体装置製造用基板を用いた半導体装置の製造方法について説明することとする。
図８（ａ）〜（ｅ）、及び、図９（ａ）〜（ｃ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。
【００５７】
（Ａ）絶縁性基板２１を出発材料とし、まず、絶縁性基板２１の両面に、導体層２３を形成する。導体層２３は、絶縁性基板２１の両面に無電解メッキを施し、さらに電解メッキを施してベタの金属層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張基板にエッチング処理を施すことにより形成してもよい。
【００５８】
（Ｂ）次に、絶縁性基板２１に、ドリルやレーザ等により貫通孔を穿設する。続いて、無電解メッキを施し、さらに電解メッキを施すことにより、上記貫通孔の壁面に金属薄膜を形成し、該貫通孔に充填材を充填することにより、ビアホール２６を形成する。上記充填材としては、例えば、樹脂充填材や金属充填材等を挙げることができる。また、ビアホール２６には、蓋メッキを施してもよい。
【００５９】
（Ｃ）次に、絶縁性基板２１の表面に、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことにより、ソルダーレジスト層２５を形成する。絶縁性基板２１の裏面にも、同様にしてソルダーレジスト層３０を形成する。
続いて、ソルダーレジスト層２５の所定箇所にレーザ処理や露光現像処理により開口を形成し、露出した箇所にＮｉメッキやＡｕメッキを行うことにより、アイランド１５及びボンディングパッド２４を形成する。また、ソルダーレジスト層３０に対しても同様の処理を行い、ランド２９を形成する。
上記（Ａ）〜（Ｃ）の工程を経ることにより、半導体装置製造用基板２０を製造することができる（図８（ａ）参照）。
【００６０】
（Ｄ）ダイシング工程として、まず、半導体ウエハを粘着テープに貼着し、粘着テープを貼着した半導体ウエハをテーブル上に載置する。そして、上記テーブルに設けられた複数の小孔から吸引することにより、半導体ウエハをテーブルに吸着させ、その状態で、高速回転させたダイシング・ブレードにより、半導体ウエハのダイシングを行い、半導体チップを得る。このとき、歯形や厚み等の異なる２種類のダイシング・ブレードを用いることにより、半導体ウエハのダイシングを行うと同時に、半導体チップに面取り部を形成することができる。また、一旦、ダイシング・ブレードを用いて半導体ウエハのダイシングを行うことにより、半導体チップを製造し、その後、別のダイシング・ブレードや研磨装置等を用いて、半導体チップに面取り部を形成することとしてもよい。また、エッチング等によって、半導体チップに、曲面を有する面取り部を形成することとしてもよい。この工程は、ダイシング工程における面取り工程に相当するものである。なお、半導体チップに形成する面取り部としては、特に限定されるものではないが、例えば、図１〜図７に示したものを挙げることができる。
【００６１】
（Ｅ）次に、塗布工程として、半導体装置製造用基板２０のアイランド１５に半田ペーストを塗布し、半田ペースト層１８′を形成する（図８（ｂ）参照）。半田ペーストとしては、例えば、Ｓｎ−Ｐｂ合金、Ｓｎ−Ｐｂ−Ａｇ合金、Ｓｎ−Ｐｂ−Ｂｉ合金、Ｓｎ−Ｐｂ−Ｉｎ合金、Ｓｎ−Ｐｂ−Ｉｎ−Ｓｂ合金、Ｓｎ−Ａｇ系合金、Ｓｎ−Ｃｕ系合金、Ｓｎ単体金属等の合金を含む半田ペーストを挙げることができる。また、半田ペーストとして、Ｐｂ系高温半田ペースト（８５質量％以上のＰｂを含有するＰｂ−Ｓｎ合金の半田ペースト）を用いることができる。このようなＰｂ系高温半田ペーストとしては、例えば、Ｐｂ−８Ｓｎ−２Ａｇ合金（Ｓｎを８重量％、Ａｇを２重量％含み、残部がＰｂ及び不可避不純物からなる合金）を含む半田ペーストを挙げることができる。
【００６２】
（Ｆ）次に、載置工程として、上記（Ｄ）の工程によって得られた半導体チップ１１を、半田ペースト層１８′に載置する。続いて、リフロー工程として、半田ペースト層１８′をリフローして半田層１８を形成することにより、半田層１８を介して半導体チップ１１をダイボンディングする（図８（ｃ）参照）。リフロー温度は、半田ペーストによって異なるが、例えば、２６０〜２９５℃程度である。リフローされた半田ペースト層１８′内の溶融半田は、その後、硬化・収縮し、半田層１８が形成されるのであるが、半導体チップ１１の下面の角には、角面取り部１２が形成されているため、上記角への応力の集中を緩和することが可能であり、半導体チップ１１にクラックが発生するおそれがない。
【００６３】
（Ｇ）続いて、半導体チップ１１の上面に設けられた電極１６と、ボンディングパッド２４とをワイヤ１７を用いてワイヤボンディングする（図８（ｄ）参照）。次に、絶縁性基板２１の上面全体を覆うように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部１９を形成する（図８（ｅ）参照）。次に、ランド２７上に半田ボールを載置し、上記半田ボールをリフローすることにより、ランド２７上に半田バンプ２８を形成する（図９（ａ）参照）。続いて、樹脂パッケージ部１９に粘着テープ９を貼着し（図９（ｂ）参照）、その状態で、ダイシングを行うことにより、半導体装置１０を製造することができる（図９（ｃ）参照）。
【００６４】
以上、本発明の実施形態に係る半導体装置及び半導体装置製造用基板について説明したが、本発明は、この例に限定されるものではない。本発明において、面取り部は、平面と曲面とを有するものであってもよい。また、面取り部が、複数の平面からなる場合、平面の数は特に限定されるものではなく、適宜設定することが可能である。
本実施形態においては、絶縁性基板が１層からなるものである場合について説明したが、本発明において、上記絶縁性基板は、複数の板状体が積層されたものであってもよい。また、本実施形態では、半導体装置のパッケージ方式がＢＧＡである場合について説明したが、本発明はこの例に限定されず、例えば、ＬＧＡであってもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明に係る半導体装置の一例を模式的に示す断面図である。
【図２】（ａ）は、図１に示した半導体装置が備える半導体チップの底面図であり、（ｂ）は、（ａ）の側面図である。
【図３】（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
【図４】（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
【図５】（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
【図６】（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
【図７】（ａ）は、本発明に係る半導体装置の他の一例を模式的に示す部分拡大断面図であり、（ｂ）は、（ａ）に示した半導体装置が備える半導体チップの底面図であり、（ｃ）は、（ｂ）の側面図である。
【図８】（ａ）〜（ｅ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。
【図９】（ａ）〜（ｃ）は、本発明の半導体装置の製造方法を模式的に示す断面図である。
【図１０】従来の半導体装置の一例を模式的に示す縦断面図である。
【図１１】半導体チップにクラックが発生した様子を示す半導体装置の縦断面図である。
【符号の説明】
【００６６】
１０  半導体装置
１１  半導体チップ
１１ａ  （半導体チップの）下面
１１ｂ  （半導体チップの）側面
１５  アイランド
１６  電極
１７  ワイヤ
１８  半田層
１９  樹脂パッケージ部
２１  絶縁性基板
２３  導体層
２４  ワイヤボンディングパッド
２５、２９  ソルダーレジスト層
２７  ランド
２８  半田バンプ
【図１】
2006351950.tif 000003
【図２】
2006351950.tif 000004
【図３】
2006351950.tif 000005
【図４】
2006351950.tif 000006
【図５】
2006351950.tif 000007
【図６】
2006351950.tif 000008
【図７】
2006351950.tif 000009
【図８】
2006351950.tif 000010
【図９】
2006351950.tif 000011
【図１０】
2006351950.tif 000012
【図１１】
2006351950.tif 000013