(57)【要約】【課題】出力制御スイッチの静電破壊を生じ難くする。【解決手段】本発明の表示装置は、絶縁基板ＳＵＢと、その上で配列した複数の画素ＰＸとを具備し、各画素ＰＸは、第１電源端子ＮＤps１と第１端子ＮＤ１との間に接続された駆動トランジスタＤＲと、第１端子ＮＤ１と第２端子ＮＤ２との間に接続された出力制御トランジスタＳＷ１と、第２端子ＮＤ２と第２電源端子ＮＤps２との間に接続された表示素子ＯＬＥＤと、出力制御トランジスタＳＷ１のゲートと第２端子ＮＤ２との間に接続されたキャパシタＣ２とを含んだことを特徴とする。【選択図】図１
2006284915.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、その上で配列した複数の画素とを具備し、前記複数の画素のそれぞれは、
第１電源端子と第１端子との間に接続された駆動トランジスタと、
前記第１端子と第２端子との間に接続された出力制御トランジスタと、
前記第２端子と第２電源端子との間に接続された表示素子と、
前記出力制御トランジスタのゲートと前記第２端子との間に接続されたキャパシタとを含んだことを特徴とする表示装置。
【請求項２】
絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線と、複数の電源線とを具備し、
前記複数の画素のそれぞれは、前記電源線上の第１電源端子と第１端子との間に接続された駆動トランジスタと、前記第１端子と第２端子との間に接続された出力制御トランジスタと、前記第２端子に接続された画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子とを含み、
前記絶縁基板の主面に垂直な方向から見た場合に、前記複数の画素のそれぞれにおいて、前記画素電極は、前記複数の走査信号線と前記複数の映像信号線と前記複数の電源線とのうち、その画素が含む前記出力制御トランジスタのゲートが接続された前記走査信号線のみと重なり合っていることを特徴とする表示装置。
【請求項３】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
絶縁基板と、その上で配列した複数の画素回路とを具備し、前記複数の画素回路のそれぞれは、
電源端子と第１端子との間に接続された駆動トランジスタと、
前記第１端子と第２端子との間に接続された出力制御トランジスタと、
前記第２端子に接続された画素電極と、
前記出力制御トランジスタのゲートと前記第２端子との間に接続されたキャパシタとを含んだことを特徴とするアレイ基板。
【請求項５】
絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線と、前記行又は列に沿って配列した複数の電源線とを具備し、
前記複数の画素回路のそれぞれは、前記電源線上の電源端子と第１端子との間に接続された駆動トランジスタと、前記第１端子と第２端子との間に接続された出力制御トランジスタと、前記第２端子に接続された画素電極とを含み、
前記絶縁基板の主面に垂直な方向から見た場合に、前記複数の画素回路のそれぞれにおいて、前記画素電極は、前記複数の走査信号線と前記複数の映像信号線と前記複数の電源線とのうち、その画素回路が含む前記出力制御トランジスタのゲートが接続された前記走査信号線のみと重なり合っていることを特徴とするアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置及びそれに用いるアレイ基板に関する。
【背景技術】
【０００２】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置が記載されている。このカレントコピー型の画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタと、出力制御スイッチと、映像信号供給制御スイッチと、ダイオード接続スイッチとを含んでいる。
【０００３】
駆動制御素子のソースは低電位の第１電源線に接続されており、キャパシタは駆動制御素子のゲートと第１電源線との間に接続されている。出力制御スイッチは駆動制御素子のドレインと有機ＥＬ素子の陰極との間に接続されており、有機ＥＬ素子の陽極はより高電位の第２電源線に接続されている。映像信号供給制御スイッチは駆動制御素子のドレインと映像信号線との間に接続されており、ダイオード接続スイッチは駆動制御素子のドレインとゲートとの間に接続されている。なお、各スイッチには、通常、電界効果トランジスタを使用する。
【０００４】
このカレントコピー型回路に代表されるように、多くのアクティブマトリクス型有機ＥＬ表示装置の画素回路では、駆動制御素子と出力制御スイッチと有機ＥＬ素子とを、第１及び第２電源端子間で、この順に直列に接続している。本発明者は、本発明を為すに際し、そのような画素回路を含んだ有機ＥＬ表示装置の製造においては、画素電極を形成してから有機ＥＬ素子を完成するまでの間に、出力制御スイッチの静電破壊（electrostatic damage）が生じ易いことを見い出している。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、出力制御スイッチの静電破壊を生じ難くすることにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、絶縁基板と、その上で配列した複数の画素とを具備し、前記複数の画素のそれぞれは、第１電源端子と第１端子との間に接続された駆動トランジスタと、前記第１端子と第２端子との間に接続された出力制御トランジスタと、前記第２端子と第２電源端子との間に接続された表示素子と、前記出力制御トランジスタのゲートと前記第２端子との間に接続されたキャパシタとを含んだことを特徴とする表示装置が提供される。
【０００７】
本発明の第２側面によると、絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線と、複数の電源線とを具備し、前記複数の画素のそれぞれは、前記電源線上の第１電源端子と第１端子との間に接続された駆動トランジスタと、前記第１端子と第２端子との間に接続された出力制御トランジスタと、前記第２端子に接続された画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを含んだ表示素子とを含み、前記絶縁基板の主面に垂直な方向から見た場合に、前記複数の画素のそれぞれにおいて、前記画素電極は、前記複数の走査信号線と前記複数の映像信号線と前記複数の電源線とのうち、その画素が含む前記出力制御トランジスタのゲートが接続された前記走査信号線のみと重なり合っていることを特徴とする表示装置が提供される。
【０００８】
本発明の第３側面によると、絶縁基板と、その上で配列した複数の画素回路とを具備し、前記複数の画素回路のそれぞれは、電源端子と第１端子との間に接続された駆動トランジスタと、前記第１端子と第２端子との間に接続された出力制御トランジスタと、前記第２端子に接続された画素電極と、前記出力制御トランジスタのゲートと前記第２端子との間に接続されたキャパシタとを含んだことを特徴とするアレイ基板が提供される。
【０００９】
本発明の第４側面によると、絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線と、前記行又は列に沿って配列した複数の電源線とを具備し、前記複数の画素回路のそれぞれは、前記電源線上の電源端子と第１端子との間に接続された駆動トランジスタと、前記第１端子と第２端子との間に接続された出力制御トランジスタと、前記第２端子に接続された画素電極とを含み、前記絶縁基板の主面に垂直な方向から見た場合に、前記複数の画素回路のそれぞれにおいて、前記画素電極は、前記複数の走査信号線と前記複数の映像信号線と前記複数の電源線とのうち、その画素回路が含む前記出力制御トランジスタのゲートが接続された前記走査信号線のみと重なり合っていることを特徴とするアレイ基板が提供される。
【発明の効果】
【００１０】
本発明によると、出力制御スイッチの静電破壊が生じ難くなる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。図４は、図１の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図である。
【００１３】
なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。また、図４には、表示面側から見た画素の構造を描いている。
【００１４】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１５】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１６】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１、図３及び図４の画素ＰＸが含む駆動制御素子ＤＲ及びスイッチＳＷ１乃至ＳＷ３として利用している。
【００１７】
ゲート絶縁膜ＧＩ上には、図１、図３及び図４に示す走査信号線ＳＬ１及びＳＬ２並びに図４に示す電極Ｅ１がさらに配置されている。走査信号線ＳＬ１及びＳＬ２並びに電極Ｅ１は、ゲートＧと同一の工程で形成可能である。
【００１８】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。走査信号線ＳＬ１の一部は、後述するキャパシタＣ２の一方の電極として利用する。
【００１９】
電極Ｅ１は、駆動制御素子ＤＲのゲートＧに接続されている。電極Ｅ１は、後述するキャパシタＣ１の一方の電極として利用する。
【００２０】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びに電極Ｅ１は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩのうち電極Ｅ１上の部分は、キャパシタＣ１の誘電体層として利用する。
【００２１】
層間絶縁膜ＩＩ上には、図２と図４とに示すソース電極ＳＥ及びドレイン電極ＤＥ、図１と図３と図４とに示す映像信号線ＤＬ及び電源線ＰＳＬ、並びに図４に示す電極Ｅ２が配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２２】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２３】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。
【００２４】
電源線ＰＳＬは、この例では、図４に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２５】
電極Ｅ２は、電源線ＰＳＬに接続されている。電極Ｅ２は、キャパシタＣ１の他方の電極として利用する。
【００２６】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及び電極Ｅ２は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。層間絶縁膜ＩＩ及びパッシベーション膜ＰＳの一部は、キャパシタＣ２の誘電体層として利用する。
【００２７】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、図２及び図３に示すように、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷ１のドレイン電極ＤＥに接続されている。
【００２８】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。第１電極ＰＥのうち走査信号線ＳＬ１と向き合っている部分は、キャパシタＣ２の他方の電極として利用する。
【００２９】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３０】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３１】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３２】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、背面電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された対向電極，すなわち共通電極，であり、この例では光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３３】
各画素ＰＸを構成している画素回路は、この例では、図１、図３及び図４に示すように、有機ＥＬ素子ＯＬＥＤと、駆動制御素子（駆動トランジスタ）ＤＲと、出力制御スイッチ（出力制御トランジスタ）ＳＷ１と、映像信号供給制御スイッチ（映像信号供給制御トランジスタ）ＳＷ２と、ダイオード接続スイッチ（ダイオード接続トランジスタ）ＳＷ３と、キャパシタＣ１及びＣ２とを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷ１乃至ＳＷ３はｐチャネル薄膜トランジスタである。また、この例では、映像信号供給制御スイッチＳＷ２とダイオード接続スイッチＳＷ３とは、駆動制御素子ＤＲのドレインと映像信号線ＤＬと駆動制御素子ＤＲのゲートとの接続状態を、それらが互いに接続された第１状態と、それらが互いから遮断された第２状態との間で切り替えるスイッチ群を構成している。
【００３４】
駆動制御素子ＤＲと出力制御スイッチＳＷ１と有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤps１と第２電源端子ＮＤps２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤps１は高電位電源端子であり、第２電源端子ＮＤps２は低電位電源端子である。なお、以下、第１電源端子ＮＤps１と第２電源端子ＮＤps２とを結ぶ導電路上のノードＮＤ１及びＮＤ２を、それぞれ、第１及び第２端子と呼ぶこととする。
【００３５】
出力制御スイッチＳＷ１のゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷ２は映像信号線ＤＬと第１端子ＮＤ１との間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷ３は駆動制御素子ＤＲのゲートと第１端子ＮＤ１の間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３６】
キャパシタＣ１は、駆動制御素子ＤＲのゲートと定電位端子ＮＤcpとの間に接続されている。キャパシタＣ２は、出力制御スイッチＳＷ１のゲートと第２端子ＮＤ２との間に接続されている。
【００３７】
なお、この有機ＥＬ表示装置から第２電極ＣＥや有機物層ＯＲＧを除いた構造がアレイ基板に相当している。
【００３８】
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る画素ＰＸに映像信号を書き込む書込期間では、まず、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３を閉じる走査信号を電圧信号として出力する。この状態で、映像信号線ドライバＸＤＲから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号として出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の映像信号に対応した大きさに設定する。その後、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３を開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を閉じる走査信号を電圧信号として出力する。
【００３９】
スイッチＳＷ１を閉じている有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。
【００４０】
さて、上記の通り、従来技術では、第１電極ＰＥを形成してから有機ＥＬ素子ＯＬＥＤを完成するまでの間に、出力制御スイッチＳＷ１の静電気破壊が生じ易い。出力制御スイッチＳＷ１の静電気破壊を生じた画素ＰＸは、輝点として視認される可能性がある。  
本発明者は、この現象について詳細に調べた。その結果、以下の事実を見い出した。
【００４１】
第１電極ＰＥを形成してから有機ＥＬ素子ＯＬＥＤを完成するまでの間、第１電極ＰＥは第２電極ＣＥで覆われていない。そのため、第１電極ＰＥは、例えば、蒸着用の金属マスクをアレイ基板に近づけた場合などにキャパシタを形成し、出力制御スイッチＳＷ１のドレインに電位変化を生じさせる。その結果、従来技術に係るアレイ基板では、出力制御スイッチＳＷ１のドレインと走査信号線ＳＬ１との間に大きな電圧が加わり、それらの短絡を生じ易かった。
【００４２】
本態様では、出力制御スイッチＳＷ１にキャパシタＣ２の一方の電極を接続する。そのため、上述した電位変化は生じ難い。しかも、本態様では、キャパシタＣ２の他方の電極は出力制御スイッチＳＷ１のゲートに接続する。そのため、出力制御スイッチＳＷ１のドレイン電位が変化したとしても、出力制御スイッチＳＷ１のゲート電位も同様に変化する。したがって、本態様によると、出力制御スイッチＳＷ１のドレインと走査信号線ＳＬ１との間に大きな電圧が加わるのを防止することができる。すなわち、出力制御スイッチの静電破壊を生じ難くすることが可能となる。
【００４３】
キャパシタＣ２のキャパシタンスは、例えば、０．０１ｐＦ乃至０．１ｐＦの範囲内とする。キャパシタＣ２のキャパシタンスが小さい場合、上述した効果が十分に得られないことがある。キャパシタＣ２のキャパシタンスが大きい場合、走査信号の鈍りを生じることがある。
【００４４】
第１電極ＰＥは、典型的には、絶縁基板ＳＵＢの主面に垂直な方向から見た場合に、走査信号線ＳＬ２、映像信号線ＤＬ、電源線ＰＳＬ、駆動制御素子ＤＲ、スイッチＳＷ１乃至ＳＷ３、及びキャパシタＣ１と重なり合わないように配置する。加えて、第１電極ＰＥは、走査信号線ＳＬ１のうち、その第１電極ＰＥを含んでいる画素ＰＸが接続されたもののみと重なり合うように配置する。こうすると、信号の遅延が生じるのを防止できると共に、トランジスタの動作に悪影響を与えることがない。
【００４５】
キャパシタＣ２は、図４に示すように第１電極ＰＥと走査信号線ＳＬ１とを利用して形成してもよく、或いは、他の部材で構成してもよい。例えば、出力制御スイッチＳＷ１と第１電極ＰＥとを接続しているドレイン電極ＤＥを走査信号線ＳＬ１と向き合うように設計し、これらドレイン電極ＤＥ及び走査信号線ＳＬ１をキャパシタＣ２の電極対として用いてもよい。
【００４６】
本態様では、有機ＥＬ表示装置を下面発光型としたが、上面発光型としてもよい。また、本態様では、画素ＰＸに図３の回路を採用したが、画素ＰＸには他の回路を採用してもよい。例えば、画素ＰＸには、映像信号として電流信号を使用する回路の代わりに、映像信号として電圧信号を使用する回路を採用してもよい。
【図面の簡単な説明】
【００４７】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図。
【符号の説明】
【００４８】
Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＣＥ…第２電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｅ１…電極、Ｅ２…電極、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１端子、ＮＤ２…第２端子、ＮＤcp…定電位端子、ＮＤps１…第１電源端子、ＮＤps２…第２電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…第１電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…出力制御スイッチ、ＳＷ２…映像信号供給制御スイッチ、ＳＷ３…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006284915.tif 000003
【図２】
2006284915.tif 000004
【図３】
2006284915.tif 000005
【図４】
2006284915.tif 000006