(57)【要約】【課題】低い電源電圧に適するとともに所要面積の少ないポーラー変調器を提供する。【解決手段】ポーラー変調器は、高周波信号を出力する位相同期回路（２）を備えており、上記信号の周波数情報は、基準信号と位相変調信号（φ）とから、位相同期回路の制御入力部（２１）に導出される。該変調器は、さらに、振幅変調信号（ｒ）を供給するための第２信号入力部（１１）を備えている。第２信号入力部（１１）は、パルス幅変調器（４）の制御入力部（４２）と接続されており、パルス幅変調器は、入力部（４１）を介して、位相同期回路の出力部と接続されている。パルス幅変調器は、制御入力部（４２）の制御信号によって、入力部に供給される信号のデューティ比を、調整しながら変更し、パルス幅変調を行う。パルス幅変調器の下流のフィルタ（３２）は、パルス幅変調器の出力の高調波を抑制する。これにより、出力信号の振幅が変調される。【選択図】図１
2006174484.tif 000002
【特許請求の範囲】
【請求項１】
位相変調信号（φ）を供給するための第１信号入力部（１２）、および、振幅変調信号（ｒ）を供給するための第２信号入力部（１１）と、
基準信号を供給するための基準入力部（２３）、および、上記第１信号入力部（１２）に接続されている制御入力部（２１）を有する位相同期回路（２）と、
信号入力部（４１）および制御入力部（４２）を有するパルス幅変調器（４）と、
上記パルス幅変調器（４）の出力部（４３）の下流に接続されており、上記出力部（４３）から出力される信号の高調波成分を抑制するためのフィルタ（３２）とを備え、
上記位相同期回路（２）は、上記基準信号および上記位相変調信号（φ）から上記位相同期回路（２）の上記制御入力部へ導出される周波数情報の周波数を有する高周波信号を、出力ノード（２４）に出力するように設計されており、
上記パルス幅変調器（４）は、上記信号入力部（４１）に入力されるパルス信号のデューティ比を、上記制御入力部（４２）に入力される制御信号によって調整しながら変更できるように設計されており、
上記信号入力部（４１）は、上記位相同期回路（２）の上記出力ノードと結合されており、
上記制御入力部（４２）は、上記第２信号入力部（１１）と結合されていることを特徴とするポーラー変調器。
【請求項２】
上記位相同期回路（２）の上記出力ノード（２４）と、上記パルス幅変調器（４）の上記信号入力部（４１）との間に、利得を制限する増幅特性を有する増幅回路（３０）が備えられていることを特徴とする請求項１に記載のポーラー変調器。
【請求項３】
上記パルス幅変調器（４）は、フリップフロップ（４４）を備え、
上記フリップフロップ（４４）のクロック入力部（ＣＬＫ）は、上記パルス幅変調器（４）の上記信号入力部（４１）を形成しており、
上記フリップフロップ（４４）のデータ出力部（Ｑ）は、上記パルス幅変調器（４）の上記出力部（４３）と接続されており、
上記フリップフロップ（４４）のリセット入力部（Ｒ）には、上記制御入力部（４２）に入力される上記制御信号に応じて得られるパルス信号が供給可能であることを特徴とする請求項１または２に記載のポーラー変調器。
【請求項４】
上記パルス幅変調器（４）は、論理ゲート（４７）を備え、
上記論理ゲート（４６）の第１入力部は、上記パルス幅変調器（４）の上記信号入力部（４１）を形成しており、
上記論理ゲート（４６）のデータ出力部は、上記パルス幅変調器（４）の上記出力部（４３）と接続されており、
上記論理ゲート（４６）の第２入力部には、上記制御入力部（４２）に入力される上記制御信号に応じて得られるパルス信号が供給可能であることを特徴とする請求項１〜３のいずれか１項に記載のポーラー変調器。
【請求項５】
上記論理ゲート（４６）はＡＮＤゲートであることを特徴とする請求項４に記載のポーラー変調器。
【請求項６】
上記パルス幅変調器（４）は、遅延ユニット（４５，４５ａ）を備え、
上記遅延ユニット（４５，４５ａ）は、入力されるパルス信号を時間的な遅延を制御して出力部（４５３）に出力し、
上記出力部（４５３）は、上記論理ゲート（４６）の上記第２入力部または上記フリップフロップ（４４）の上記リセット入力部（Ｒ）と接続されていることを特徴とする請求項１〜４のいずれか１項に記載のポーラー変調器。
【請求項７】
上記遅延ユニット（４５）は、少なくとも２つの遅延部（Ｄ１，Ｄ２）を互いに直列に接続されるように備え、
上記遅延部（Ｄ１，Ｄ２）の各入力にはパルス信号が供給され、上記遅延部（Ｄ１，Ｄ２）の各出力は、それぞれ、マルチプレクサが有する少なくとも２つの入力部の１つと接続されており、
上記マルチプレクサは、上記制御入力部（４２）に入力される上記制御信号に応じて、少なくとも２つの上記入力部の１つを、上記出力部（４５３）に切り替え接続するように形成されていることを特徴とする請求項６に記載のポーラー変調器。
【請求項８】
上記遅延ユニット（４５）の入力は、上記パルス幅変調器（４）の上記出力部（４３）に接続されていることを特徴とする請求項７に記載のポーラー変調器。
【請求項９】
上記位相同期回路（２）は、フィードバック経路（２８）に分周器（７）を備え、
上記分周器（７）は、入力に供給される信号の周波数を可変分周比によって分周し、
上記分周器（７）は、上記第１信号入力部（１２）に接続された、上記分周比を調整するための制御入力部を備えていることを特徴とする請求項１〜８のいずれか１項に記載のポーラー変調器。
【請求項１０】
上記分周器（７）の上記制御入力部の上流にシグマ−デルタ変調器（２２）が接続されており、
上記シグマ−デルタ変調器（２２）の入力は上記第１信号入力部（１２）と結合されていることを特徴とする請求項９に記載のポーラー変調器。
【請求項１１】
上記位相同期回路（２）は、２点変調器によって構成されていることを特徴とする請求項１〜１０のいずれか１項に記載のポーラー変調器。
【請求項１２】
上記パルス幅変調器（４）の上記制御入力部（４２）の上流に乗算器（８７）が接続されており、
上記乗算器（８７）は、上記乗算器（８７）の第１入力部（８７１）に供給される上記振幅変調信号を、第２入力部（８７２）に供給可能な倍率によってスケーリングすることを特徴とする請求項１〜１１のいずれか１項に記載のポーラー変調器。
【請求項１３】
上記パルス幅変調器（４）の上記制御入力部（４２）の上流にプレディストーションユニット（９０）が接続されており、
上記プレディストーションユニット（９０）の入力部は上記第２信号入力部（１１）に接続されており、
上記プレディストーションユニット（９０）は、上記プレディストーションユニット（９０）の上記入力部に供給される信号に対して、該信号の振幅に応じたプレディストーション係数によるプレディストーションを施すことを特徴とする請求項１〜１２のいずれか１項に記載のポーラー変調器。
【請求項１４】
上記プレディストーションユニット（９０）は、上記プレディストーション係数が格納されている表（９０ａ）を含んでいることを特徴とする請求項１３に記載のポーラー変調器。
【請求項１５】
上記プレディストーション係数は、プレディストーションを、正弦または余弦の関数を含む三角関数の、逆関数とする係数であることを特徴とする請求項１２〜１４のいずれか１項に記載のポーラー変調器。
【請求項１６】
上記第１信号入力部（１２）の下流に、位相整合回路（９１）が接続されており、
上記位相整合回路（９１）は、上記第２信号入力部（１１）と接続されているとともに制御入力部（９１１）を備え、上記制御入力部に供給される信号に応じて、上記位相整合回路（９１）の入力に供給される上記位相変調信号の位相を変更するように形成されていることを特徴とする請求項１〜１１のいずれか１項に記載のポーラー変調器。
【請求項１７】
フィードバック経路（２８）において分周比を調整することのできる位相同期回路（２）に、信号を変調するために生成された位相情報（φ）に応じて上記分周比の情報を生成して供給する工程と、
上記位相同期回路（２）により、調整された上記分周比に応じて位相変調されたパルス信号を生成する工程と、
位相変調された上記パルス信号のパルス幅を、信号を変調するために生成された振幅情報（ｒ）に応じて変更する工程と、
パルス幅を変更された上記パルス信号をフィルタリングすることにより、パルス幅を変更された上記パルス信号の高調波成分を抑制する工程と、を含む信号変調方法。
【請求項１８】
上記分周比を調整する工程では、上記位相同期回路への上記位相情報の供給において、上記振幅情報（ｒ）に応じて上記位相情報（φ）を変更することを特徴とする請求項１７に記載の信号変調方法。
【請求項１９】
上記パルス幅を変更する工程では、上記振幅情報に応じて上記振幅情報（ｒ）を変更することを特徴とする請求項１７または１８に記載の信号変調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポーラー変調器および信号変調方法に関するものである。
【背景技術】
【０００２】
現在の通信システムでは、伝送される情報を、信号の位相および振幅の両方に符号化する。その結果、単なる振幅変調または位相変調よりも著しく高いデータ伝送率を達成できる。この種の変調方法の例としては、ＰＳＫ変調（Phase-Shift-Keying）があげられる。ＰＳＫ変調には、例えばπ／４−ＤＱＰＳＫ変調、８−ＤＰＳＫ変調または８−ＰＳＫ変調が含まれる。直交振幅変調（ＱＡＭ）でも、伝送される情報は、振幅および位相の両方に符号化される。アナログ振幅変調またはアナログ周波数変調とは対照的に、上記変調はデジタル変調と呼ばれる。
【０００３】
図９に、ＱＰＳＫ変調用のいわゆる信号スペースダイアグラムを示す。この図では、横座標に、実成分Ｉと呼ばれる第１成分が示されている。また、縦座標に、第２の成分である直交成分Ｑが示されている。伝送される情報は、その内容に応じて、表示された点の１つにおいて値の対ｉ・ｑによって符号化されている。このような値の対ｉ・ｑはシンボルと呼ばれる。図示例のＱＰＳＫ型の変調方法では、このような符号は、合計２ビットのデータ内容（すなわち、ビット００・０１・１０または１１）を符号化したものである。ｉ値およびｑ値の振幅は、伝送される情報に応じて、時間とともに変化する。その結果、信号全体の振幅も変化する。したがって、ＱＰＳＫ型の変調は、不定の包絡線を用いる変調方法（不定包絡線変調）である。ＱＰＳＫ型の変調は、例えばモバイル無線標準ＷＣＤＭＡ／ＵＭＴＳ用に使用される。モバイル無線標準ＥＤＧＥでは８−ＰＳＫ変調が使用されているので、１符号につき３ビットが符号化される。
【０００４】
値の対ｉ・ｑによる符号の表示に加えて、同じ符号をその位相φおよびその振幅ｒによって示すことができる。図９の実施例では、データ内容００を示す符号が、このように記載されている。ＩＱ表記法またはｒφ表記法による双方の表示は、同じことを意味している。
【０００５】
変調された信号を伝送するために、Ｉ／Ｑ変調器に加えてポーラー変調器も使用される。Ｉ／Ｑ変調器は、信号を変調するために、上記ｉ・ｑ値の対を処理するが、ポーラー変調器は、位相φを搬送波信号に変調し、振幅ｒを変更する。公知のＩ／Ｑ変調器の構成例を図７に示す。この公知のＩ／Ｑ変調器では、成分Ｉ／Ｑが、デジタル信号として、デジタル／アナログ変換器９０１へそれぞれ入力される。このデジタル／アナログ変換器は、これらの成分を、アナログ成分に変換し、ローパスフィルタ９０２を介して２つの混合器９０３の入力部へ入力する。相互に９０度位相シフトされている信号は、局部発振信号として、２つの混合器に入力される。２つの信号は、２つの混合器によって周波数が変換された後、合算され、電力増幅器ＰＡで増幅される。
【０００６】
図８に公知のポーラー変調器の一例を示す。伝送される情報は、デジタルデータであり、符号化回路９５で振幅情報ｒと位相情報φとに加工される。これらは、符号値ａｋであり、ａｋは、振幅情報ｒおよび位相情報φを含んでいる。符号値ａｋは、パルス形成回路９３へ入力され、パルス形成回路９３で加工される。次に、加工されたデータは、回路９４で位相値φ（ｋ）および振幅値ｒ（ｋ）に変換される。位相情報φ（ｋ）は、位相同期回路ＰＬＬへ入力される。位相情報は、位相同期回路ＰＬＬの出力信号を、位相に符号化された情報に応じて変調するために使用される。したがって、上記位相同期回路ＰＬＬの出力部から、位相変調された出力信号φ（ｔ）が出力される。同時に、振幅情報ｒ（ｋ）が、デジタル／アナログ変換器ＤＡＣへ入力される。デジタル／アナログ変換器ＤＡＣは、デジタル振幅情報ｒ（ｋ）を、時間領域のアナログ信号ｒ（ｔ）に変換する。アナログ振幅変調信号ｒ（ｔ）は、ローパスフィルタを介して混合器へ入力される。位相変調された信号は、この混合器において、振幅変調信号と組み合わせられる。混合器は、振幅変調信号ｒ（ｔ）を用いて、既に位相変調された信号の振幅変調を行う。
【特許文献１】ＤＥ１９５３５０７５
【特許文献２】ＤＥ１００４５７６１
【非特許文献１】Perrot,M.H.著,”Techniques for High Data Rate Modulation and Low Power Operation of Fractional-N Frequency Synthesizers”,Thesis Doctor of Philosopy in Electrical Engineering and Computer Science,September 1997,Massachusetts Institute of Technology,S.21-42(http://www-mtl.mit.edu/~perrott/pages/thesis.pdf)
【非特許文献２】Hoelzer,E.et al.著,”Pulstechnik”,Vol.1,Grundlagen,Zweite Auflage 1981,Berlin,Springer-Verlag,ISBN-540-109034-X,277-284頁
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図８における処理で問題となるのは、最後の混合段に対する条件である。最後の混合段は、多数のモバイル無線標準で必要とされる大きな振幅範囲において充分な信号品質を保持するために、充分に良好な線形の伝達関数を有しているほうがよい。混合器の伝達関数が非線形性を有する場合には、振幅変調信号ｒ（ｔ）に応じた振幅歪みまたは位相歪みの生じる可能性がある。このような歪みは、ＡＭ／ＡＭ歪みまたはＡＭ／ＰＭ歪みと呼ばれる。歪みは、データエラーを引き起こすので出力信号の周波数スペクトルが変化する。
【０００８】
上記条件を鑑みれば、図８に示す例では、混合器の所要面積が大きくなる。そのうえ、１．５Ｖ〜２．５Ｖの範囲の低い電源電圧を用いる新しいタイプのＣＭＯＳ技術では、このようなポーラー変調器を実施することができない。
【０００９】
本発明の目的は、半導体基板に集積回路として好適に実現することができるような、低い電源電圧に適するとともに所要面積の少ないポーラー変調器を提供することである。さらに、本発明の目的は、流れる電流が小さくて済む信号変調方法を提供することである。
【課題を解決するための手段】
【００１０】
この目的は、独立特許請求項１および１７に記載されている内容によって達成される。
【００１１】
構造については、この目的は、
位相変調信号を供給するための第１信号入力部、および、振幅変調信号を供給するための第２信号入力部と、
基準信号を供給するための基準入力部、および、上記第１信号入力部に接続されている制御入力部を有する位相同期回路と、信号入力部および制御入力部を有するパルス幅変調器と、
上記パルス幅変調器の出力部の下流に接続されており、上記出力部から出力される信号の高調波成分を抑制するためのフィルタとを備え、
上記位相同期回路は、上記基準信号および上記位相変調信号から上記位相同期回路の上記制御入力部へ導出される周波数情報の周波数を有する高周波信号を、出力ノードに出力するように設計されており、
上記パルス幅変調器は、上記信号入力部に入力されるパルス信号のデューティ比を、上記制御入力部に入力される制御信号によって調整しながら変更できるように設計されており、
上記信号入力部は、上記位相同期回路の上記出力ノードと結合されており、
上記制御入力部は、上記第２信号入力部と結合されている、ポーラー変調器によって達成される。
【００１２】
この構造では、供給される振幅変調信号に基づく振幅変調は、位相同期回路によって位相変調された信号をパルス幅変調器へ供給することによって行われる。パルス幅変調器は、時間的に変化し、かつ、パルス幅変調された信号を生成する。このパルス幅変調された信号は、フィルタによってさらに処理されて高調波が抑制される。
【００１３】
この場合、本発明では、特定のデューティ比を有する方形波信号を正弦波信号のフーリエ級数展開によって表せる、ということが利用される。この場合、上記級数展開の基本波の振幅は、方形波信号のデューティ比に応じている。したがって、パルス幅変調器を用いてデューティ比を適切に選択することにより、所望の振幅を有するフーリエ級数の基本波が生成される。上記級数展開に含まれる高調波成分は、パルス幅変調器の下流に接続されているフィルタによって適切に抑制され、フィルタの出力部には基本波だけが出力される。
【００１４】
上記処理は、デジタル回路によって実現できることが有利である。特に、有利な発展形態では、位相同期回路２はデジタル位相同期回路として実施される。有利な実施形態では、振幅変調信号または位相変調信号もデジタル信号である。
【００１５】
本願の他の発明では、位相同期回路の出力部とパルス変調器の信号入力部との間に、増幅器回路が備えられている。この増幅器回路は、利得を制限する増幅特性を有している。
【００１６】
本願のさらに他の発明の一つに、パルス幅変調器の発展形態に関連するものがある。パルス幅変調器は、フリップフロップを備えていてもよい。フリップフロップのクロック入力部は、パルス幅変調器の信号入力部を形成している。フリップフロップのデータ出力部は、パルス幅変調器の出力部と接続されている。フリップフロップのリセット入力部に、パルス幅変調器の制御入力部に供給される制御信号に応じたパルス信号を入力することができる。この発展形態では、フリップフロップのクロック入力部に入力される信号のパルス幅は、制御信号に応じた上記パルス信号に基づいて変調される。この構成では、フリップフロップのデータ入力部に同じレベルの信号を入力し続けるとよい。
【００１７】
また、パルス幅変調器の他の例では、パルス幅変調器が論理ゲートを備えている。論理ゲートの第１入力部は、パルス幅変調器の信号入力部を形成している。論理ゲートのデータ出力部は、パルス幅変調器の出力部と接続されている。論理ゲートの第２入力部に、パルス幅変調器の制御入力部に供給される制御信号に応じたパルス信号を入力することができる。論理ゲートは、例えばＡＮＤゲートとすることができる。この場合も、位相同期回路から出力される位相変調された信号は、第１入力部に供給されて、そのパルス幅が変更される。
【００１８】
本願のさらに他の発明では、パルス幅変調器が遅延ユニットを備えている。この遅延ユニットは、出力部からパルス信号を時間的に制御しながら出力することができるように構成されている。この場合、出力部は、論理ゲートまたはフリップフロップと接続されている。
【００１９】
本願のさらに他の発明では、位相同期回路は、フィードバック経路に、調整可能な分周比を有する分周器を備えている。この分周器の制御入力部に、例えば位相変調信号から導出される調整信号を入力する。
【００２０】
分周器の制御入力部の上流に、シグマ−デルタ変調器が接続されていてもよい。このシグマ−デルタ変調器は、有理数の分周比を示す制御信号を生成して出力するように構成されている。分周比は、本発明のポーラー変調器の第１信号入力部に供給される位相変調信号から生成される。
【００２１】
同じく、本願のさらに他の発明では、パルス幅変調器の制御入力部の上流にシグマ−デルタ変調器が接続される。これによれば、その出力値が、同期化ユニットによって、搬送波信号と（最終的には位相同期回路から出力される信号とも）同期化されるという利点がある。このため、他に考えられる本発明の実施形態として、搬送波信号の周波数が例えば係数２で低減分割されてフリップフロップ回路のクロック入力部に入力されるような構成が挙げられる。
【００２２】
シグマ−デルタ変調器は、パルス幅変調器においてデューティ比を調整するために、振幅変調信号からオーバーサンプリングされた制御信号を生成してもよい。その結果、量子化雑音を低減でき、データ伝送におけるエラーが防止される。
【００２３】
本願のさらに他の発明では、パルス幅変調器の制御入力部と振幅変調信号を入力するための第２信号入力部との間に、プレディストーションユニットが接続されている。好ましい実施形態では、このプレディストーションユニットが１つの表を含んでいる。この表には、プレディストーションを三角関数、好ましくは正弦関数または余弦関数の、逆関数とする値であるプレディストーション係数が格納されている。プレディストーションユニットによって、パルス幅変調器の信号処理による非線形性が防止される。この点に関しては、ポーラー変調器の第１信号入力部と位相同期回路の制御入力部との間に位相整合回路を配置して、位相補償を行うようにするとよい。この位相整合回路は、パルス幅変調器の制御入力部に結合された、開ループ入力部および閉ループ入力部を備えている。その結果、パルス幅変調器における位相変調された信号の処理から発生するいかなる振幅／位相歪みも補償される。
【００２４】
方法については、上記目的は、フィードバック経路（２８）において分周比を調整することのできる位相同期回路（２）に、信号を変調するために生成された位相情報（φ）に応じて上記分周比の情報を生成して供給する工程と、上記位相同期回路により、調整された上記分周比に応じて位相変調されたパルス信号を生成する工程と、位相変調された上記パルス信号のパルス幅を、上記振幅情報に応じて変更する工程と、パルス幅を変更された上記パルス信号をフィルタリングすることにより、パルス幅を変更された上記パルス信号の高調波成分を抑制する工程と、を含む信号変調方法によって達成される。
【００２５】
したがって、振幅変調のための混合工程は行われず、位相変調された信号は、パルス幅変調され、続いて、不都合な周波数成分を抑制するためにフィルタリングされる。
【００２６】
他に考えられる本願の改良点および発明は、従属請求項に記載されている。
【発明を実施するための最良の形態】
【００２７】
以下では、図面を参照して本発明を例示的に詳しく説明する。
【００２８】
図１は、ポーラー変調器の一実施形態を示す図である。
図２Ａは、図１の例に基づくパルス幅変調器の第１の実施例を示す図である。
図２Ｂは、パルス幅変調器の第２の実施例を示す図である。
図３は、時間的な振幅情報を処理するためのΣΔ変調器の一実施例を示す図である。
図４は、遅延ユニットの一実施例を示す図である。
図５は、方形波信号を示すための時間対振幅のグラフである。
図６は、振幅とデューティ比との関数を示すグラフである。
図７は、公知のＩ／Ｑ変調器を示す図である。
図８は、公知のポーラー変調器を示す図である。
図９は、Ｉ／Ｑ表記法および極座標表記法の符号を示す信号スペースダイアグラムである。
【００２９】
図１に、集積回路として半導体基板に好適に集積可能な、本発明のポーラー変調器を示す。半導体基板の表面には電気接点が設けられており、これらの電気接点から集積回路に信号が供給される。ここで使用される技術は、条件によって異なる。例えば、本発明のポーラー変調器は、ＣＭＯＳ技術で実施することができる。半導体材料としては、シリコン、ガリウムヒ素またはシリコンゲルマニウム（ＳｉＧｅ）があげられる。当然、他の半導体材料も考えられる。
【００３０】
本発明は、送信される信号の振幅をポーラー変調器においてデジタル信号のデューティ比またはパルス幅によって変更する、ということを提案するものである。その結果、混合器およびデジタル／アナログ変換器などの、電力を消費するとともに所要面積の大きい回路素子を、省くことができる。
【００３１】
デューティ比ηは、パルス周期ＴＰに対するパルス幅ＴＨと定義される。この比を図５のグラフに示す。このグラフに示されたパルスのデューティ比は５０％である。したがって、パルス長ＴＨは、周期全体の丁度半分である。このように、一般的に、
η＝ＴＨ／ＴＰ
である。
【００３２】
図５の例では、デューティ比η＝０．５である。図５に示す種類の方形波信号は、フーリエ級数展開によって表される。方形波信号に対しては、
【００３３】
【数１】
2006174484.tif 000003
【００３４】
となる。ただし、ηはデューティ比ＴＨ／ＴＰを示す。デューティ比がη＝０．５であれば、図５に示すように、第１項はＡ（２η−１）となる。
【００３５】
図６に、上記級数展開の最初の３つの調波Ｈ１・Ｈ２・Ｈ３の振幅とデューティ比との関係を示す。デューティ比がη＝０．５であれば、基本波Ｈ１、すなわち、第１調波は約Ａ＝０．６４の最大振幅に達していることが分かる。したがって、デューティ比がη＝０とη＝０．５との間にある範囲では、振幅は、およそＡ＝０の小さな値から、Ａ＝０．６４の最大値まで変化する。このように、デューティ比を選択することにより、フーリエ級数展開の基本波の振幅が決定される。
【００３６】
本発明のポーラー変調器はこの特性を用い、位相変調された信号をパルス幅変調することによって、伝送される信号への要求に応じた振幅変化を信号に与える。
【００３７】
このために、図１に示すポーラー変調器は、位相同期回路２を備えている。位相同期回路２は、基準入力部２３を有する位相検出器１０を備えている。基準入力部２３に、基準生成器２３ａから基準信号が入力される。位相検出器１０は、さらに、フィードバック入力部２３１を備えている。フィードバック入力部２３１に、位相同期回路２からフィードバックされた信号が入力される。基準入力部２３に入力された信号とフィードバック入力部２３１に入力された信号とは、位相検出器１０で互いに位相を比較される。この比較に応じて、位相検出器１０は、制御信号を生成する。この制御信号は、チャージポンプ９およびループフィルタ８を介して、電圧制御発振器６の制御入力部６１に入力される。この制御信号は、基本的に、基準入力部２３に入力された信号とフィードバック入力部２３１に入力された信号との位相差を示すものであり、この制御信号に応じて、電圧制御発振器６はその出力信号の周波数を変更する。電圧制御発振器６の出力部には、フィードバック経路２８に接続されている出力ノード２４が設けられている。
【００３８】
フィードバック経路２８は、可変分周比を有する分周器７を備えている。分周器７は、入力側に供給される信号の周波数を、制御入力部２１を介して制御可能な分周比によって分周し、分周された信号を、位相検出器１０のフィードバック入力部２３１に供給する。
【００３９】
制御入力部２１は、シグマ−デルタ変調器２２と接続されている。シグマ−デルタ変調器２２自身は、位相変調信号φ（ｋｔ）を入力するのための第１信号入力部１２と結合されている。シグマ−デルタ変調器２２は、位相変調信号φ（ｋｔ）から、整数の分周値Ｎおよび分数の分周値ΔＮを有する非整数の分周比を生成する。シグマ−デルタ変調器２２は、分周比を調整するために、この生成した分周比をデジタル値として分周器７へ供給する。
【００４０】
周波数をより迅速に調整するために、少し構成を変形して、位相同期回路２を２点変調器により構成することができる。この場合、シグマ−デルタ変調器２２の出力は、分周器７の制御入力部２１と接続されているだけではなく、電圧制御発振器８の第２制御入力部（図示せず）にも接続されている。周波数または位相を変更する場合に、シグマ−デルタ変調器２２の出力信号は、新しい分周信号として、また、付加的な制御信号として、位相同期回路２に入力される。したがって、電圧制御発振器８は非常に迅速に新しい周波数の信号を発振し始め、上記位相同期回路２は新たに自身を調整するのに充分な時間を有する。
【００４１】
位相同期回路２は、出力部側でリミッタ増幅器３０と接続されている。このリミッタ増幅器３０は、利得を制限する増幅特性を有しており、電圧制御発振器６の出力信号から方形波信号を生成する。この場合、位相情報は、方形波信号のいわゆるゼロクロス点に保持される。リミッタ増幅器３０の出力部は、パルス幅変調器４の信号入力部４１と接続されている。パルス幅変調器４は、さらに、制御入力部４２を備えている。制御入力部４２は、振幅変調信号ｒ（ｋｔ）を供給するための第２信号入力部１１と結合されている。パルス幅変調器４は、出力側で、増幅器３１と接続されている。増幅器３１の出力部は、整合回路網であるローパスフィルタ３２およびアンテナ５につながっている。
【００４２】
作動時に、パルス幅変調器４には、信号入力部４１に供給される信号のパルス幅を補正するための制御信号が、その制御入力部４２を介して入力される。パルス幅変調器４は、入力側に供給される方形波の既に位相変調されている信号のデューティ比を変更し、出力部４３を介して出力する。図６で既に説明したように、パルス幅変調器４から出力される方形波信号は、基本波を含む複数の調波のヘテロダイン処理を表す特定のデューディ比を有している。増幅器３１は、方形波信号の高調波成分をフィルタリングするローパスフィルタを備えている。したがって、第２調波Ｈ２および第３調波Ｈ３以降の全ての周波数成分が抑制され、基本波Ｈ１だけが、下流に接続されている増幅器３１と、整合回路網３２とを通過する。基本波Ｈ１の振幅は、逐次、パルス幅変調器４によって予め決められたデューティ比に応じたものとなる。同時に、基本波は、パルス幅変調器４の信号入力部４１に供給される信号と同じ位相情報を有している。要するに、このように、既に位相変調されており位相同期回路２から出力された信号の振幅変調は、パルス幅変調と後続のフィルタリング処理とによって行われる。
【００４３】
さらに、図６において単一の正弦波の半サイクルで示された、基本波Ｈ１の非線形伝達関数について説明する。デューティ比が０〜０．５の範囲では、図示された基本波Ｈ１についてのデューティ比に対する振幅比の関係が非線形である。したがって、パルス幅変調を用いた振幅変調の際に、ポーラー変調器が確実に線形の伝達関数を有するようにするためには、デジタル振幅変調信号に前もって適切なプレディストーションを施すとよい。この結果、パルス幅変調は、プレディストーションを施されたデジタル振幅変調信号に対して行われる。このことにより、出力信号の上記非線形性が補償される。
【００４４】
このような補償は、信号の側から見ると、信号を歪ませる関数の逆関数を有する適切なプレディストーションにより達成することができる。図６に示されているように、プレディストーションは、信号を歪ませる関数の逆関数となっている。上記実施例では、信号を歪ませる関数は正弦曲線関数によって形成されるので、適切な補償は、逆正弦曲線関数によって行える。
【００４５】
したがって、振幅変調信号ｒ（ｋｔ）を供給するための第２信号入力部１１の下流に、プレディストーションユニット９０が接続されている。プレディストーションユニット９０は、様々なデューティ比に応じた逆正弦曲線関数の値（プレディストーション係数）が格納されている表９０ａを含む。したがって、入力側に印加される振幅変調信号に、逆の信号伝達関数の値が乗算される。その結果、振幅変調信号の値は、その自身の値に応じて変更される。この結果は、デジタル値として、シグマ−デルタ変調器９２へ供給される。シグマ−デルタ変調器９２は、この値から、オーバーサンプリングによって、制御信号を生成し、この制御信号を、同期化ユニットの制御入力部４２に印加する。同期化ユニットは、パルス変調器４の一部である。オーバーサンプリングされた制御信号により、量子化ノイズを低減できる、および／または、パルス幅変調器４におけるパルス幅変調を特に正確に調整できる。
【００４６】
パルス幅変調により、すなわち、デューティ比の変更により、位相同期回路２から出力される信号の位相も変更される。したがって、この現象を補償するには、振幅変調信号ｒ（ｋｔ）に応じて、位相変調信号φ（ｋｔ）の位相を変更することが好ましい。これを行うために、位相変調信号φ（ｋｔ）を供給するための第１信号入力部１２と、位相変調信号φ（ｋｔ）から分周比を調整するための制御信号を生成するシグマ−デルタ変調器２２との間に、位相遅延部（位相整合回路）９１が接続されている。位相遅延部９１は、ノード９９と接続されている制御入力部９１１を備えている。したがって、位相遅延部９１に、プレディストーションを施された振幅変調信号が供給される。位相変調信号φ（ｋｔ）は、位相遅延部９１によって、後のパルス幅変調がこの位相シフトを再び補正するように変更される。このように位相変調信号φ（ｋｔ）の位相を変更することにより、位相同期回路２から出力される信号の位相の変更が補償される。
【００４７】
図１に示すポーラー変調器は、その第１信号入力部１２および第２信号入力部１１を介して回路９４と接続されている。回路９４は、伝送されるデータａｋから、伝送される振幅情報および位相情報を生成し、位相変調信号を第１信号入力部１２に、振幅変調信号を第２信号入力部１１に供給する。
【００４８】
図２Ａは、本発明のポーラー変調器に使用されているパルス幅変調器４の第１の実施例を示す。この図では、作用または機能の同じ部材には同じ参照符号がつけられている。図示されたパルス幅変調器４の実施例では、信号の伝送エラーを避けるために、振幅変調信号が、パルス幅変調器４の信号入力部４１における対応する位相変調された搬送波信号と出来る限り同期していることが好ましい、ということが考慮されている。
【００４９】
したがって、パルス幅変調器４は、分周器からなる同期化ユニットも備えている。分周器は入力部側で信号入力部４１と接続されており、分周された信号をＤフリップフロップからなるフリップフロップ回路４６のクロック入力部に入力する。フリップフロップ４６のデータ入力部Ｄは、パルス幅変調器４の制御入力部４２を形成している。
【００５０】
さらに、パルス幅変調器４の信号入力部４１は、Ｄフリップフロップからなるフリップフロップ回路４４のクロック入力部ＣＬＫと接続されている。フリップフロップ４４のデータ入力部は、パルス幅変調器４の他の入力部と接続されている。この入力部には、常に、Ｈｉｇｈの論理レベル、すなわち、論理値１を有する信号が供給される。フリップフロップ４４のデータ出力部Ｑは、パルス幅変調器４の出力部４３と接続されている。
【００５１】
さらに、パルス幅変調器４は、遅延回路４５を備えている。遅延回路４５の出力部４５３は、フリップフロップ４４のリセット入力部と接続されている。遅延回路４５は、入力部４５２を備えている。この入力部４５２は、フリップフロップ４４のデータ出力部Ｑと接続されている。遅延を制御するための制御入力部４５１は、フリップフロップ４６のデータ出力部Ｑに接続されている。その結果、遅延が同期化される。この実施例では、フリップフロップ４４が、リセット入力部の信号によってリセットされ、Ｌｏｗの論理レベルを有する信号が、データ出力部Ｑに生成される。クロック入力部ＣＬＫに各クロックの立ち上がりエッジが入力される度にエッジの立ち上がるクロックが、データ出力部Ｑに生成される。クロックの立ち上がりエッジは、遅延ユニット４５によって、振幅変調信号からの要求に応じて、ある程度の値だけ遅延され、まず、フリップフロップ４４のリセット入力部Ｒに供給される。その結果、クロック入力部ＣＬＫのパルスのパルス幅が変更されて生成される。出力側では、信号が増幅器３１によって増幅され、整合回路網３２を介して出力される。整合回路網３２は、同時に、基本波の周波数と、第２調波の周波数との間にカットオフ周波数を有するローパスフィルタとしての機能を果たす。位相および振幅のプレディストーションにより、線形性は保持されたままである。図１に示すような下流に接続されたアンテナ５には、基本波だけが到達する。
【００５２】
パルス幅変調器４の第２の実施例を図２Ｂに示す。本実施例では、パルス幅変調器４は、同期化ユニットに加えて、第１・第２入力部を有する論理ゲートであるＡＮＤゲート４７を備えている。第１入力部は、パルス幅変調器４の信号入力部４１を形成している。ＡＮＤゲート４７の第２入力部は、遅延回路４５ａの出力部４５３に接続されている。遅延回路４５ａは、フリップフロップ４８のデータ出力部Ｑと接続された制御入力部を備えている。遅延回路４５ａは、第２入力部４５４に供給される搬送波信号から、時間的に遅延されたパルス信号を生成して、出力部４５３に出力する機能を果たす。
【００５３】
その結果、ＡＮＤゲート４６は、遅延回路４５ａの出力部４５３の出力のレベルと、ゲートの第１入力部における信号のレベルとが同時にＨｉｇｈである場合は、Ｈｉｇｈの論理状態に切り替わり、Ｈｉｇｈの論理レベルを出力部４３へ出力する。したがって、出力部４３にパルス幅変調された信号が生成される。この場合、デューティ比は、制御入力部４２の制御信号を介して調整される。パルス幅変調された信号は、既述のように、基本波およびこの高調波の周波数成分を含んでいる。高調波は、フィルタ装置３２によって抑制されて、フィルタの下流に接続されている増幅器３１に到達する。その結果、増幅器３１はフィルタリングされた信号を増幅する。
【００５４】
図３に、パルス幅変調器４の制御入力部４２の上流に接続されている変調器９２の一実施例を示す。変調器９２は、第１・第２信号経路を備え、第１信号経路には振幅変調信号の整数の成分「ｉｎｔ」が供給され、第２経路には分数の成分「ｆｒａｃｔ」が供給され、それぞれの処理を行う。このために、第２信号経路はΣΔ変調器（シグマ−デルタ変調器）を備えている。整数の成分と変調された分数の成分とが出力側で合成される。
【００５５】
図４に、遅延回路４５の一実施例を示す。本実施例でも、作用または機能の同じ部材には同じ参照符号がつけられている。遅延回路４５の信号入力部４５２は、複数の遅延部Ｄ１・Ｄ２〜Ｄ７のそれぞれを介してマルチプレクサＭ１と接続されている。個々の遅延部Ｄ１〜Ｄ７によって、入力部４５２のパルス信号は、それぞれ一定の時間シフトτ０だけ遅延される。したがって、マルチプレクサＭ１は、制御入力部４５１に入力される制御信号に応じて、時間的に遅延されたパルスの１つを、出力部４５３に出力する。この遅延は、制御入力部４５１に入力される制御信号によって予め決定されており、やはり位相変調された信号に同期化される。
【００５６】
ポーラー変調器の本発明の実施形態では、大きな電力を消費する混合器回路の代りに、純粋なデジタル回路が使用される。純粋なデジタル回路は、半導体基板に集積回路として好適かつ効率的に形成される。この場合、振幅変調は、パルス幅変調と、それに続く高調波のフィルタリングとによって行われる。パルス幅変調により、デューティ比が変化し、振幅／位相歪みを回避するために、位相整合が必要となる。位相整合は、適切な位相整合回路によって、デジタル領域において位相変調ワードを変更することによって好適に行われる。これは、搬送周波数のゼロクロス点を、振幅情報に応じて変更することにより行われる。さらに振幅変調経路に備えられているプレディストーション回路は、出力信号とデューティ比との間の正弦曲線状の関係を補償する。
【図面の簡単な説明】
【００５７】
【図１】ポーラー変調器の一実施形態を示す図である。
【図２Ａ】図１の例に基づくパルス幅変調器の第１の実施例を示す図である。
【図２Ｂ】パルス幅変調器の第２の実施例を示す図である。
【図３】時間的な振幅情報を処理するためのΣΔ変調器の一実施例を示す図である。
【図４】遅延ユニットの一実施例を示す図である。
【図５】方形波信号を示すための時間対振幅のグラフである。
【図６】振幅とデューティ比との関数を示すグラフである。
【図７】公知のＩ／Ｑ変調器を示す図である。
【図８】公知のポーラー変調器を示す図である。
【図９】Ｉ／Ｑ表記法および極座標表記法の符号を示す信号スペースダイアグラムである。
【符号の説明】
【００５８】
２    位相同期回路
４    パルス幅変調器
５    アンテナ
６    電圧制御発振器
７    分周器
８    ループフィルタ
９    チャージポンプ
１０    位相検出器
１１    振幅情報入力部
１２    位相変調入力部
２１    調節入力部
２２    シグマ−デルタ変調器
２３    基準入力部
２３ａ    基準生成器
２４    出力ノード
２８    フィードバック経路
３０    リミッタ増幅器
２１    増幅器
２３    整合回路網、ローパスフィルタ
４１    信号入力部
４２    制御入力部
４３    信号出力部
９０    プレディストーションユニット
９１    位相遅延部（位相整合回路）
９２    シグマ−デルタ変調器
８７    スケーリングユニット（乗算器）
８７２    スケーリング信号入力部
８７３    信号入力部
Ｄ１，・・・，Ｄ６，Ｄ７    遅延部
４４    フリップフロップ
４５，４５ａ    遅延ユニット
４６    ＡＮＤゲート
η    デューティ比
Ｈ１，Ｈ２，Ｈ３    基本波、高調波
【図１】
2006174484.tif 000004
【図２Ａ】
2006174484.tif 000005
【図２Ｂ】
2006174484.tif 000006
【図３】
2006174484.tif 000007
【図４】
2006174484.tif 000008
【図５】
2006174484.tif 000009
【図６】
2006174484.tif 000010
【図７】
2006174484.tif 000011
【図８】
2006174484.tif 000012
【図９】
2006174484.tif 000013