(57)【要約】      （修正有）【課題】  固体撮像装置において、周辺駆動回路に含まれるトランジスタにおけるＧＩＤＬ等のリーク電流を抑制し、撮像した画像情報を高精度で保持する画像信号を生成する。【解決手段】  フォトダイオードで生成された信号電荷に対応する信号電位が伝達され、信号電位を保持する第１拡散層１０２Ａと、第２拡散層１０２Ｂと、第１ゲート電極１０６Ｘと、第１拡散層１０２Ａ上の一部に形成された金属シリサイド層１０４Ａとを有する第１トランジスタと、信号電位が伝達されない第３拡散層と、第４拡散層と、第２ゲート電極と、第３拡散層上の一部に形成された金属シリサイド層とを有する第２トランジスタとを含み、第１ゲート電極１０６Ｘと第１拡散層１０２Ａ上の金属シリサイド層１０４Ａとの間隔が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔より大きい構成とする。【選択図】  図１
2006134951.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にマトリックス状に配置され、フォトダイオードを各々に有する複数の感光セルと、
前記半導体基板上に形成され、複数のトランジスタを有し、前記複数の感光セルを駆動する周辺駆動回路とを含む固体撮像装置であって、
前記複数のトランジスタが、前記フォトダイオードで生成された信号電荷に対応する信号電位が伝達され、前記信号電位を保持する第１拡散層と、前記第１拡散層と離隔する第２拡散層と、前記第１拡散層と前記第２拡散層との間の導通を制御する第１ゲート電極と、前記第１拡散層上の一部に形成された金属シリサイド層とを有する第１トランジスタ、及び、前記信号電位が伝達されない第３拡散層と、前記第３拡散層と離隔する第４拡散層と、前記第３拡散層と前記第４拡散層との間の導通を制御する第２ゲート電極と、前記第３拡散層上の一部に形成された金属シリサイド層とを有し、前記第１トランジスタと離隔する第２トランジスタを含み、
前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔が、前記第２ゲート電極と前記第３拡散層上の前記金属シリサイド層との間隔より大きいことを特徴とする固体撮像装置。
【請求項２】
前記第１トランジスタは、前記第２拡散層上の一部に形成された金属シリサイド層を有し、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１に記載の固体撮像装置。
【請求項３】
前記第１トランジスタは、前記第２拡散層上の一部に形成された金属シリサイド層を有し、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔より小さい請求項１に記載の固体撮像装置。
【請求項４】
前記第２トランジスタは、前記第４拡散層上の一部に形成された金属シリサイド層を有し、前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔より小さい請求項１に記載の固体撮像装置。
【請求項５】
前記第１トランジスタは、前記第２拡散層上の一部に形成された金属シリサイド層を有し、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、実質的に、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔以下であり、
前記第２トランジスタが、前記第４拡散層上の一部に形成された金属シリサイド層を有し、前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔より小さい請求項１に記載の固体撮像装置。
【請求項６】
前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔と実質的に同一であり、
前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔が、前記第２ゲート電極と前記第３拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項５に記載の固体撮像装置。
【請求項７】
前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、前記第２ゲート電極と前記第３拡散層上の前記金属シリサイド層との間隔と実質的に同一であり、
前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔が、前記第２ゲート電極と前記第３拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項５に記載の固体撮像装置。
【請求項８】
前記周辺駆動回路が、前記複数の感光セルに接続され、前記信号電荷に応じた複数の信号を水平列単位で順次に抽出する垂直ドライバ回路部と、前記複数の感光セルに接続され、前記垂直ドライバ回路部によって抽出される前記複数の信号から雑音を除去する雑音抑制回路部と、前記雑音抑制回路部に接続され、前記雑音抑制回路部からの前記複数の信号を時系列に沿って順次に出力する水平ドライバ回路部とを有し、
前記雑音抑制回路部に前記第１トランジスタが含まれている請求項１に記載の固体撮像装置。
【請求項９】
前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔が、６０ｎｍ以上である請求項１に記載の固体撮像装置。
【請求項１０】
前記第１トランジスタは、前記第１ゲート電極から連続して前記第１拡散層の表面の一部を覆う第１拡散層被覆部を含む絶縁膜を有し、前記第１ゲート電極の前記第１拡散層側の端から前記第１拡散層被覆部の前記第１拡散層側の端までの距離が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１に記載の固体撮像装置。
【請求項１１】
前記第１トランジスタは、前記第２拡散層上の一部に形成された金属シリサイド層を有し、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、実質的に、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔以下であり、
前記絶縁膜が、前記第１ゲート電極から連続して前記第２拡散層の表面の一部を覆う第２拡散層被覆部を含み、前記第１ゲート電極の前記第２拡散層側の端から第２拡散層被覆部の前記第２拡散層側の端までの距離が、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１０に記載の固体撮像装置。
【請求項１２】
前記第１トランジスタは、前記第１ゲート電極の前記第１拡散層側の外縁に形成された第１拡散層側スペーサ部を含むサイドウォールスペーサと、前記第１拡散層側スペーサ部から連続して前記第１拡散層の表面の一部を覆う第１拡散層被覆部を含む絶縁膜とを有し、前記第１ゲート電極の前記第１拡散層側の端から前記第１拡散層被覆部の前記第１拡散層側の端までの距離が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔と実質的に同一であり、
前記第２トランジスタは、前記第２ゲート電極の前記第３拡散層側の外縁に形成された第３拡散層側スペーサ部を含むサイドウォールスペーサを有し、前記第３拡散層側スペーサ部の幅が、前記第２ゲート電極と前記第３拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１に記載の固体撮像装置。
【請求項１３】
前記第１トランジスタは、前記第２拡散層上の一部に形成された金属シリサイド層を有し、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、実質的に、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔以下であり、
前記第１トランジスタの前記サイドウォールスペーサが、前記第１ゲート電極の前記第２拡散層側の外縁に形成された第２拡散層側スペーサ部を含み、
前記絶縁膜は、前記第２拡散層側スペーサ部から連続して前記第２拡散層の表面の一部を覆う第２拡散層被覆部を含み、前記第１ゲート電極の第２拡散層側の端から前記第２拡散層被覆部の前記第２拡散層側の端までの距離が、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔と実質的に同一であり、
前記第２トランジスタは、前記第４拡散層上の一部に形成された金属シリサイド層を有し、前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔より小さく、
前記第２トランジスタの前記サイドウォールスペーサは、前記第２ゲート電極の前記第４拡散層側の外縁に形成された第４拡散層側スペーサ部を含み、前記第４拡散層側スペーサ部の幅が、前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１２に記載の固体撮像装置。
【請求項１４】
前記第１トランジスタが、前記第２拡散層上の一部に形成された金属シリサイド層を有し、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔より小さく、
前記第１トランジスタの前記サイドウォールスペーサは、前記第１ゲート電極の前記第２拡散層側の外縁に形成された第２拡散層側スペーサ部を含み、前記第２拡散層側スペーサ部の幅が、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔と実質的に同一であり、
前記第２トランジスタは、前記第４拡散層上の一部に形成された金属シリサイド層を有し、前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔より小さく、
前記第２トランジスタの前記サイドウォールスペーサは、前記第２ゲート電極の前記第４拡散層側の外縁に形成された第４拡散層側スペーサ部を含み、前記第４拡散層側スペーサ部の幅が、前記２ゲート電極と前記第３拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１２に記載の固体撮像装置。
【請求項１５】
前記絶縁膜が、シリサイドブロック膜である請求項１０又は１２に記載の固体撮像装置。
【請求項１６】
前記第１トランジスタが、前記第１ゲート電極の前記第１拡散層側の外縁に形成された第１拡散層側スペーサ部を含むサイドウォールスペーサを有し、前記第１拡散層側スペーサ部の幅が、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔と実質的に同一であり、
前記第２トランジスタは、前記第２ゲート電極の前記第３拡散層側の外縁に形成された第３拡散層側スペーサ部を含むサイドウォールスペーサを有し、前記第３拡散層側スペーサ部の幅が、前記第２ゲート電極と前記第３拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１に記載の固体撮像装置。
【請求項１７】
前記第１トランジスタが、前記第２拡散層上の一部に形成された金属シリサイド層を有し、前記第１ゲート電極と前記第２拡散層側の前記金属シリサイド層との間隔が、実質的に、前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔以下であり、
前記第１トランジスタの前記サイドウォールスペーサは、前記第１ゲート電極の前記第２拡散層側の外縁に形成された第２拡散層側スペーサ部を含み、前記第２拡散層側スペーサ部の幅が、前記第１ゲート電極と前記第２拡散層上の前記金属シリサイド層との間隔と実質的に同一であり、
前記第２トランジスタは、前記第４拡散層上の一部に形成された金属シリサイド層を有し、前記第２ゲート電極と前記第４拡散層側の前記金属シリサイド層との間隔が、前記前記第１ゲート電極と前記第１拡散層上の前記金属シリサイド層との間隔より小さく、
前記第２トランジスタの前記サイドウォールスペーサが、前記第２ゲート電極の前記第４拡散層側の外縁に形成された第４拡散層側スペーサ部を含み、前記第４拡散層側スペーサ部の幅が、前記第２ゲート電極と前記第４拡散層上の前記金属シリサイド層との間隔と実質的に同一である請求項１６に記載の固体撮像装置。
【請求項１８】
前記第１トランジスタの前記サイドウォールスペーサの材料と前記第２トランジスタの前記サイドウォールスペーサの材料とが異なる請求項１６に記載の固体撮像装置。
【請求項１９】
前記第１トランジスタの前記サイドウォールスペーサが、シリコン窒化膜であり、
前記第２トランジスタの前記サイドウォールスペーサが、シリコン酸化膜である請求項１６に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。具体的には、家庭用ビデオカメラ、デジタルスチルカメラおよび携帯電話用カメラ等に用いられる固体撮像装置に関する。詳しくは、固体撮像装置におけるトランジスタの構造に関する発明である。
【背景技術】
【０００２】
従来の典型的な固体撮像装置について、図１１を参照しながら説明する。図１１は、従来の典型的な固体撮像装置に対する等価回路の一例を説明するための説明図である。図１１に示されたように、マトリックス状に配列させた複数の感光セル５０１と、感光セル５０１を駆動する周辺駆動回路とを含む。感光セル５０１は、入射光を電荷に光電変換するフォトダイオード５１１、転送トランジスタ５１２、増幅トランジスタ５１３、リセットトランジスタ５１４を備える。一方、周辺駆動回路は、複数の感光セル５０１から垂直信号を抽出する垂直ドライバ回路部５０２と、複数の感光セル５０１から抽出された垂直信号の雑音を抑制する雑音抑制回路部５０３と、雑音抑制回路部５０３で生成された垂直信号の出力を制御する水平トランジスタ群５０４と、水平トランジスタ群５０４を駆動する水平ドライバ回路部５０５と、負荷トランジスタ群５０６とを備える（例えば、非特許文献１参照）。
【０００３】
転送トランジスタ５１２のゲート電極は、転送制御信号線５２１を介して垂直ドライバ回路部５０２に接続されている。転送トランジスタ５１２は、垂直ドライバ回路５０２からの転送制御信号に応じて、フォトダイオード５１１で生成された信号電荷を増幅トランジスタ５１３のゲート電極に転送する。なお、構造的には、転送トランジスタ５１２のソース領域は、フォトダイオード５１１の一部で構成されている。
【０００４】
増幅トランジスタ５１３のソース領域は、垂直信号線５２２を介して、負荷トランジスタ５１５のソース領域と雑音抑制回路部５０３とに接続されている。また、増幅トランジスタ５１３のソース領域は、ドレイン線５２３に接続されている。増幅トランジスタ５１３は、ゲート電極に入力される転送トランジスタ５１２からの信号電荷による信号電位に応じて、垂直信号線５２２に所定の信号電位の垂直信号を送出する。増幅トランジスタ５１３をソースフォロアとして用いているため、垂直信号線５２２に送出される垂直信号は、増幅トランジスタ５１３のゲート電極の電位に応じて異なる増幅率で増幅される。
【０００５】
リセットトランジスタ５１４のゲート電極は、リセット信号線５２４を介して垂直ドライバ回路５０２に接続されている。リセットトランジスタ５１４のソース領域は、転送トランジスタ５１２のドレイン領域と増幅トランジスタ５１３のゲート電極に接続されている。リセットトランジスタ５１３のドレイン領域は、ドレイン線５２３に接続されている。リセットトランジスタ５１３は、垂直ドライバ回路５０２からのリセット信号に応じて、転送トランジスタ５１２のドレイン領域及び増幅トランジスタ５１３のゲート電極の電位を所定の初期値にリセットする。
【０００６】
負荷トランジスタ５１５のゲート電極は、垂直信号を生成するための制御信号線５２５に接続されている。また、負荷トランジスタ５１５のドレイン領域は、配線５２６を介して負荷（定電流源）に接続されている。
【０００７】
図１１に示された固体撮像装置においては、複数の感光セル５０１の各々が増幅トランジスタ５１３を含む。増幅トランジスタ５１３の閾値電圧などの特性に複数の感光セル５０１間でバラツキがあると、垂直信号線５２２における垂直信号に固定パターン雑音が現れる。雑音抑制回路部５０３は、この固定パターン雑音を抑制するために設けられている。
【０００８】
従来の典型的な固体撮像装置の動作について、図１２を参照しながら説明する。図１２は、固体撮像装置の動作の一例を説明するための説明図である。図１２には、１つの感光セル５０１に対応する等価回路と、その感光セル５０１に接続された雑音抑制回路部５０３に対応する等価回路との一例が具体的に示されている。
【０００９】
図１２に示されたように、雑音抑制回路部５０３は、トランジスタ５３１と、ＭＩＭ（Metal Insulator metal）構造やＤＭＯＳ（Double diffused MOS）構造等の半導体基板に素子として形成された容量の大きなキャパシタ５３２と、クランプトランジスタ５３４と、キャパシタ５３２と同様に素子として形成されたキャパシタ５３５とを含む。また、図１２は、負荷トランジスタ５１５がオン状態であり、増幅トランジスタ５１３のドレイン領域が定電流源（負荷）５０７を介して接地されている場合を表している。
【００１０】
（動作Ａ）  まず、回路節点５４１における電位（転送トランジスタ５１２のドレイン領域（フローティングディフュージョン）の電位及び増幅トランジスタ５１３のゲート電極の電位）を所定の電位ＶＤＤにリセットする。このとき、垂直信号線５２２（回路節点５４２）の電位Ｖ１は、
Ｖ１＝ＶＤＤ−ＶＧＳ  ・・・（１）
で表される。上記の数式１において、ＶＧＳは、定電流源の動作点により決定される定数値である。
【００１１】
（動作Ｂ）  次に、クランプトランジスタ５３４をオン状態にし、回路節点５４２の電位をＶＤＤにする。回路節点５４２の電位をＶＤＤにした状態で、トランジスタ５３１をオン状態にする。これにより、キャパシタ５３２が充電される。最終的に、キャパシタ５３２に蓄積される電荷Ｑは、
Ｑ＝Ｃ１（ＶＤＤ−Ｖ１）  ・・・（２）
で表される。上記の数式２において、Ｃ１はキャパシタ５３２の容量を表す。
【００１２】
（動作Ｃ）  次に、クランプトランジスタ５３４をオフ状態にする。なお、トランジスタ５３１はオン状態のままである。
【００１３】
（動作Ｄ）次に、転送トランジスタ５１２をオン状態にして、フォトダイオード５１１で発生した電荷Ｑ１を転送トランジスタ５１２のドレイン領域に転送する。これにより、回路節点５４１における電位が、電荷Ｑ１に応じた電位ＶＧになる。電位ＶＧは、転送トランジスタ５１２の寄生容量（フローティングディフュージョンに付随する容量）Ｃに応じて、ＶＤＤ−Ｑ１／Ｃと表される。したがって、垂直信号線５２２の電位Ｖ２は、
Ｖ２＝ＶＧ−ＶＧＳ＝ＶＤＤ−Ｑ１／Ｃ−ＶＧＳ  ・・・（３）
で表される。
【００１４】
また、キャパシタ５３２に蓄積されていた電荷Ｑは、キャパシタ５３２とキャパシタ５３５とに、それらの容量に応じて分配される。ここで、回路節点５４３の電位をＶｏｕｔとすると、Ｖｏｕｔは、
Ｃ１（Ｖｏｕｔ―Ｖ２）＝Ｑ＋ΔＱ  ・・・（４）
Ｃ２×Ｖｏｕｔ＝−ΔＱ  ・・・（５）
で表される連立方程式の解である。上記の数式５において、Ｃ２はキャパシタ５３５の容量を表す。上記の連立方程式を解くと、Ｖｏｕｔは、
Ｖｏｕｔ＝Ｃ１／（Ｃ１＋Ｃ２）×（ＶＤＤ−Ｑ１／Ｃ）  ・・・（６）
で表される。回路節点５４３の電位がＶｏｕｔで安定するまでこの状態を維持する。
【００１５】
（動作Ｅ）  次に、回路節点５４３の電位がＶｏｕｔである状態で、水平ドライバ回路部５０５からの水平制御信号に基づいて水平トランジスタ５１６をオン状態にする。これにより、Ｖｏｕｔの電位が、水平信号線５２７に伝達される。Ｖｏｕｔに応じた電圧が、増幅器５０８を介して出力される。すなわち、フォトダイオード５１１で発生した電荷Ｑ１に応じて異なる電圧が画像信号として出力される。
【００１６】
一般的に、感光セル５０１ごとに形成される増幅トランジスタ５１３の閾値電圧等の特性は、全てが均一なわけではないために、垂直信号線５２２における電位Ｖ２の垂直信号（Ｖ２）には固定パターン雑音が現れる。しかし、雑音抑制回路部５０３を設けた場合、雑音抑制回路５０３を経た電位Ｖｏｕｔの垂直信号は、上記の数式６に示されたように、増幅トランジスタ５１３の特性のバラツキに依存する項（ＶＧＳ）を含まないために、固定パターン雑音の影響を受けない。
【００１７】
上記で説明したように、回路節点５４３では、回路節点５４１の電位がＶＤＤにリセットされた瞬間から、水平トランジスタ５１６を介して水平信号線５２７に水平信号が出力されるまでの期間（上記の動作Ｂ〜動作Ｄの期間）にわたって、信号電位を保持することが求められる。回路節点５４３における信号電位を保持できなければ、雑音抑制回路５０３の動作に不具合を生じ、１つの垂直信号線５２２に接続された全ての感光セル５０１に対する画像信号の電圧が、感光セル５０１で生成された電荷Ｑ１に応じた正規の信号の電圧と異なる値になってしまうからである。このような画像信号に基づいて、固体撮像装置の外部又は内部の画像表示装置において撮像した画像を再生した場合、垂直方向に配列した１列の画素全体に表示不良が発生し、画像中に縦線状の表示不良が観測される。
【００１８】
上述のように、感光セル５０１が増幅トランジスタ５１３を有し、かつ周辺駆動回路が雑音抑制回路部５０３を備える固体撮像装置では、特に、雑音抑制回路部５０３における信号電位が伝達され、かつその信号電位を所定の期間保持しなければならないトランジスタ５４３の電流リークを抑制することが重要である。
【００１９】
一般的に、トランジスタにおける電流リークは、主に、ｐｎ接合逆方向リークとオフリークとに分類される。近年のトランジスタの微細化に伴って、後者のオフリークの一つであるＧＩＤＬ（ｇａｔｅ  ｉｎｄｕｃｅｄ  ｄｒａｉｎ  ｌｅａｋａｇｅ）が特に問題となってきた。
【００２０】
ここで、ＧＩＤＬについて説明する。図１３は、ＧＩＤＬを説明するためにＭＯＳトランジスタの構造を部分的に表した模式的な断面図である。なお、図１３には、ｎチャネルトランジスタのゲート電極からドレイン領域にかけての部分が示されている。
【００２１】
図１３に示されたように、ゲート電極６０６とドレイン領域６０２とのオーバーラップ領域（図１３中の破線で囲まれた領域）において、ゲート酸化膜６０５を介して半導体基板６０１側に正孔を蓄積させるような電界がゲート電極６０６とドレイン領域６０２との間に印加された場合、電界の作用によってドレイン領域６０２の表面の伝導型がｐ型反転し、オーバーラップ領域には価電子帯準位が形成される。これにより、オーバーラップ領域に形成された価電子帯準位とドレイン領域６０２側の伝導帯準位との間でバンド−バンド間トンネル電流が発生し、これが基板電流（図１３中の矢印）となる。このようにして発生する電流リークがＧＩＤＬである。
【００２２】
また、近年、固体撮像装置において、トランジスタの微細化に伴い、ＭＯＳトランジスタのソース領域及びドレイン領域を構成する各拡散層の抵抗を下げるために、サリサイドプロセスを用いてソース領域及びドレイン領域の各拡散層の表面に高融点金属シリサイド層を形成することが多くなってきた。しかし、この場合には、ＧＩＤＬが更に悪化することが報告されている（例えば、非特許文献２参照）。
【非特許文献１】ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用  ＣＱ出版社  ｐｐ．１７５−１７６
【非特許文献２】Ｗｏｏ−Ｔａｇ  Ｋａｎｇ  ｅｔ．ａｌ．：ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔ．  ２１，  ９，  ２０００．
【発明の開示】
【発明が解決しようとする課題】
【００２３】
従来の固体撮像装置における周辺駆動回路は、通常、一般のＣＭＯＳロジックデバイスの微細加工で用いられる製造プロセスフローによって形成されている。したがって、周辺駆動回路に含まれるトランジスタの電流リーク特性は、ＣＭＯＳロジックデバイスに対する許容レベルの範囲にとどまっていた。
【００２４】
従来の固体撮像装置の周辺駆動回路には、上述のように、フォトダイオードで生成された信号電荷に対応する信号電位が伝達され、かつ伝達された信号電位を所定の期間保持しなければならないソース領域及び／又はドレイン領域を有するトランジスタが含まれている。そのトランジスタにおける電流リーク特性に対する要求は、そのトランジスタに信号電位が滞在する時間がフォトダイオードにおいて信号電荷が蓄積される時間に比べて短いために、フォトダイオードにおける電流リークの特性に対する要求ほど厳しくはない。しかし、ＣＭＯＳロジックデバイス等のトランジスタと同様な方法で形成するとリーク電流が増加し、撮像した画像情報を良好に保持する画像信号を生成できなくなる。そのような画像信号に基づいて画像を表示させた場合には、深刻な画像不良を引き起こす。
【００２５】
また、ソース領域及び／又はドレイン領域を構成する拡散層の表面の一部に高融点金属シリサイド層を形成する場合には、リーク電流が更に増加するため、撮像した画像情報を良好に保持する画像信号を生成することが更に困難となっていた。
【００２６】
そこで、本発明では、固体撮像装置において、周辺駆動回路に含まれるトランジスタにおけるＧＩＤＬ等の電流リークを抑制し、撮像した画像情報を高精度で保持する画像信号を生成させる。これにより、撮像した画像の画質を向上させる。
【課題を解決するための手段】
【００２７】
上記の課題を解決するために、本発明に係る固体撮像装置は、半導体基板上にマトリックス状に配置され、フォトダイオードを各々に有する複数の感光セルと、半導体基板上に形成され、複数のトランジスタを有し、複数の感光セルを駆動する周辺駆動回路とを含む固体撮像装置であって、複数のトランジスタが、フォトダイオードで生成された信号電荷に対応する信号電位が伝達され、信号電位を保持する第１拡散層と、第１拡散層と離隔する第２拡散層と、第１拡散層と第２拡散層との間の導通を制御する第１ゲート電極と、第１拡散層上の一部に形成された金属シリサイド層とを有する第１トランジスタ、及び、信号電位が伝達されない第３拡散層と、第３拡散層と離隔する第４拡散層と、第３拡散層と第４拡散層との間の導通を制御する第２ゲート電極と、第３拡散層上の一部に形成された金属シリサイド層とを有し、第１トランジスタと離隔する第２トランジスタを含み、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔より大きいことを特徴とする。
【発明の効果】
【００２８】
本発明に係る固体撮像装置であれば、第１トランジスタにおける第１ゲート電極と第１拡散層上の金属シリサイド層との間隔が、第２トランジスタの第２ゲート電極と第３拡散層上の金属シリサイド層との間隔よりも大きいために、フォトダイオードで生成された信号電荷に対応する信号電位を保持する第１拡散層におけるＧＩＤＬ等の電流リークを、信号電位が伝達されない第３拡散層における電流リークよりも抑制できる。したがって、撮像した画像情報を高精度で保持する画像信号を生成できる。つまり、生成された画像信号に基づいて表示される画像の画質が向上する。
【発明を実施するための最良の形態】
【００２９】
本発明に係る固体撮像装置は、上述のように、複数の感光セルと、第１トランジスタ及び第２トランジスタを含む複数のトランジスタを備えた周辺駆動回路とを含む。なお、複数の感光セルの構成は、公知のいかなる固体撮像装置の感光セルと同一であってもよい。また、周辺駆動回路の等価回路の構成は、公知のいかなる固体撮像装置における周辺駆動回路の等価回路と同一であってもよい。また、第２トランジスタの構成は、公知のいかなるトランジスタの構成と同一であってもよい。
【００３０】
本発明に係る固体撮像装置は、撮像した画像情報を画像信号に変換する機能のみを備えていてもよいし、撮像した画像情報を画像信号に変換する機能と伴に、変換された画像信号に基づいて画像を表示する機能を備えていてもよい。
【００３１】
第１トランジスタにおける第１ゲート電極と第１拡散層上の金属シリサイド層との間隔は、第２トランジスタにおける第２ゲート電極と第３拡散層上の金属シリサイド層との間隔よりも大きい。なお、本明細書における２つの部材間の「間隔」とは、半導体基板の垂線方向に沿って各部材を半導体基板に射影した２つの像との最短距離を意味する。例えば、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔は、半導体基板の垂線方向に沿って第１ゲート電極を半導体基板に射影した第１ゲート電極像における第１拡散層側の端と、半導体基板の垂線方向に沿って第１拡散層上の金属シリサイド層を半導体基板に射影した金属シリサイド層の像における第１ゲート電極側の端との最短距離である。
【００３２】
周辺駆動回路部に含まれる複数のトランジスタは、少なくとも１つの第１トランジスタとを含んでいればよい。また、複数のトランジスタは、第１トランジスタ及び第２トランジスタの双方と異なる構成のトランジスタを更に含んでもよい。また、複数のトランジスタが複数の第１トランジスタを含む場合、複数の第１トランジスタの各々の構成は、同一であってもよいし、異なっていてもよい。同様に、複数のトランジスタに複数の第２トランジスタを含む場合、複数の第２トランジスタの各々の構成は、同一であってもよいし、異なっていてもよい。更に、感光セルに含まれるトランジスタが、第１トランジスタと同一の構成であってもよい。
【００３３】
第１トランジスタの第２拡散層上には、金属シリサイド層が形成されていなくてもよいし、その一部に金属シリサイド層が形成されていてもよい。ただし、第２拡散層上に金属シリサイド層を形成する場合には、第１ゲート電極と第２拡散層上の金属シリサイド層との間隔を、実質的に、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔以下とする。
【００３４】
また、第２トランジスタの第４拡散層上には、金属シリサイド層が形成されていなくてもよいし、その一部に金属シリサイド層が形成されていてもよい。ただし、第４拡散層上に金属シリサイド層を形成する場合には、第２ゲート電極と第４拡散層上の金属シリサイド層との間隔を、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔よりも小さくする。具体的には、以下のような構成が例示できる。
【００３５】
本発明に係る固体撮像装置では、第１トランジスタは、第２拡散層上の一部に形成された金属シリサイド層を有し、第１ゲート電極と第２拡散層上の金属シリサイド層との間隔が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と実質的に同一である構成とすることができる。この場合、第１トランジスタの第２拡散層におけるＧＩＤＬ等のリーク電流を抑制することができる。つまり、第１トランジスタにおけるソース領域及びドレイン領域の双方におけるＧＩＤＬ等の電流リークを、第２トランジスタの第３拡散層における電流リークよりも抑制することができる。したがって、この構成の第１トランジスタを、周辺駆動回路において信号電位が第１拡散層及び第２拡散層の双方に伝達され、少なくとも一方で伝達された信号電位を保持しなければならない箇所のトランジスタとして用いれば、固体撮像装置において撮像した画像情報を更に高精度で保持する画像信号が生成される。なお、本明細書において、２つの間隔が実質的に同一であるとは、双方の間隔を意図的には異ならせないことを意味する。したがって、２つの間隔が実質的に同一であるという場合には、製造における作製誤差等によって２つの間隔が異なる場合を含意する。
【００３６】
本発明に係る固体撮像装置では、第１トランジスタは、第２拡散層上の一部に形成された金属シリサイド層を有し、第１ゲート電極と第２拡散層上の金属シリサイド層との間隔が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔より小さい構成とすることができる。この場合、第１ゲート電極と第２拡散層上の金属シリサイド層との間隔は、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔以上であってもよいし、その間隔未満であってもよい。
【００３７】
本発明に係る固体撮像装置では、第２トランジスタは、第４拡散層上の一部に形成された金属シリサイド層を有し、第２ゲート電極と第４拡散層上の金属シリサイド層との間隔が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔より小さい構成とすることができる。この場合、第１トランジスタの第１拡散層におけるＧＩＤＬ等の電流リークを第２トランジスタの第３拡散層及び第４拡散層の双方における電流リークよりも抑制できる。ただし、第２ゲート電極と第４拡散層上の金属シリサイド層との間隔は、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔以下である。
【００３８】
本発明に係る固体撮像装置では、第１トランジスタは、第２拡散層上の一部に形成された金属シリサイド層を有し、第１ゲート電極と第２拡散層上の金属シリサイド層との間隔が、実質的に、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔以下であり、第２トランジスタが、第４拡散層上の一部に形成された金属シリサイド層を有し、第２ゲート電極と第４拡散層上の金属シリサイド層との間隔が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔より小さい構成とすることができる。この場合、第１トランジスタの第１拡散層におけるＧＩＤＬ等の電流リークを、第２トランジスタにおける第３拡散層及び第４拡散層の双方における電流リークよりも抑制できる。なお、本明細書において、第１の間隔が実質的に第２の間隔以下であるとは、第１の間隔を意図的には第２の間隔より大きくしないことを意味する。したがって、第１の間隔が実質的に第２の間隔以下であるという場合には、製造における作製誤差等によって第１の間隔が第２の間隔よりも大きい場合を含意する。
【００３９】
本発明に係る固体撮像装置では、第２拡散層上の金属シリサイドと第４拡散層上の金属シリサイド層を有する場合、第１ゲート電極と第２拡散層上の金属シリサイド層との間隔が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と実質的に同一であり、第２ゲート電極と第４拡散層上の金属シリサイド層との間隔が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔と実質的に同一である構成が好ましい。この場合、第１トランジスタの第１拡散層及び第２拡散層の双方におけるＧＩＤＬ等の電流リークを、第２トランジスタの第３拡散層及び第４拡散層の双方における電流リークよりも抑制できるからである。また、この場合、簡便に、第１トランジスタと第２トランジスタとを同時に形成できるからである。
【００４０】
本発明に係る固体撮像装置では、第１ゲート電極と第２拡散層上の金属シリサイド層との間隔が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔と実質的に同一であり、第２ゲート電極と第４拡散層上の金属シリサイド層との間隔が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔と実質的に同一であることが好ましい。この場合、第１トランジスタの第１拡散層におけるＧＩＤＬ等の電流リークを、第１トランジスタの第２拡散層並びに第２トランジスタの第３拡散層及び第４拡散層の各々における電流リークよりも抑制できるからである。また、この場合、簡便に、第１トランジスタと第２トランジスタとを同時に形成できるからである。
【００４１】
本発明に係る固体撮像装置では、周辺駆動回路が、複数の感光セルに接続され、信号電荷に応じた複数の信号を水平列単位で順次に抽出する垂直ドライバ回路部と、複数の感光セルに接続され、垂直ドライバ回路部によって抽出される複数の信号から雑音を除去する雑音抑制回路部と、雑音抑制回路部に接続され、雑音抑制回路部からの複数の信号を時系列に沿って順次に出力する水平ドライバ回路部とを有し、雑音抑制回路部に第１トランジスタが含まれていることが好ましい。上記の従来技術で説明したように、雑音抑制回路部に含まれるトランジスタにおけるリーク電流が大きければ、感光セルで生成された信号電荷に応じた正規の信号と異なる信号が雑音抑制回路部から出力され、その結果、固体撮像装置の内部又は外部の画像形成装置において、画像中に縦線状の表示不良が観測される。しかし、上記の構成であれば、信号電荷に応じた正規の信号（撮像情報を高精度で保持する信号）を良好に出力させることができるために、画像における縦線状の表示不良の発生を抑制できる。
【００４２】
本発明に係る固体撮像装置では、第１トランジスタは、第１ゲート電極から連続して第１拡散層の表面の一部を覆う第１拡散層被覆部を含む絶縁膜を有し、第１ゲート電極の第１拡散層側の端から第１拡散層被覆部の第１拡散層側の端までの距離が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と実質的に同一であることが好ましい。この場合、第１拡散層上の金属シリサイド層における第１ゲート電極側の端の位置は、絶縁膜（第１拡散層被覆部）によって規制される。つまり、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔を、絶縁膜を形成するパターニングによって簡便に制御できる。なお、第３拡散層上の金属シリサイド層における第２ゲート電極側の端の位置は、第２ゲート電極によって規制される。
【００４３】
なお、本明細書において、第１ゲート電極の第１拡散層側の端から第１拡散層被覆部の第１拡散層側の端までの距離が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と実質的に同一であるとは、金属シリサイド層を形成するための熱処理やその後の熱処理等による熱拡散によって、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と厳密には同一ではない場合を含むことを意味する。他の拡散層上の金属シリサイド層についても同様とする。
【００４４】
本発明に係る固体撮像装置では、第１トランジスタは、第１ゲート電極の第１拡散層側の外縁に形成された第１拡散層側スペーサ部を含むサイドウォールスペーサと第１拡散層側スペーサ部から連続して第１拡散層の表面の一部を覆う第１拡散層被覆部を含む絶縁膜とを有し、第１ゲート電極の第１拡散層側の端から第１拡散層被覆部の第１拡散層側の端までの距離が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と実質的に同一であり、第２トランジスタは、第２ゲート電極の第３拡散層側の外縁に形成された第３拡散層側スペーサ部を含むサイドウォールスペーサを有し、第３拡散層側スペーサ部の幅が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔と実質的に同一であることが好ましい。この場合、第１トランジスタ及び第２トランジスタがサイドウォールスペーサを有する構造であっても、第１拡散層上の金属シリサイド層における第１ゲート電極側の端の位置は、絶縁膜（第１拡散層被覆部）によって規制される。つまり、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔を、絶縁膜を形成するパターニングによって簡便に制御できる。なお、第３拡散層上の金属シリサイド層における第２ゲート電極側の端の位置は、第２トランジスタのサイドウォールスペーサ（第３拡散層側スペーサ部）によって規制される。
【００４５】
本発明に係る固体撮像装置では、第１トランジスタが、第１ゲート電極の第１拡散層側の外縁に形成された第１拡散層側スペーサ部を含むサイドウォールスペーサを有し、第１拡散層側スペーサ部の幅が、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と実質的に同一であり、第２トランジスタは、第２ゲート電極の第３拡散層側の外縁に形成された第３拡散層側スペーサ部を含むサイドウォールスペーサを有し、第３拡散層側スペーサ部の幅が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔と実質的に同一であることが好ましい。この場合、第１拡散層上の金属シリサイド層における第１ゲート電極側の端の位置は、第１トランジスタのサイドウォールスペーサ（第１拡散層側スペーサ部）によって規制される。また、第２拡散層上の金属シリサイド層における第２ゲート電極側の端の位置は、第２トランジスタのサイドウォールスペーサ（第３拡散層側スペーサ部）によって規制される。したがって、第１拡散層側スペーサ部の幅及び第２拡散層側スペーサ部の幅の制御によって、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔とを簡便に制御できる。
【００４６】
（実施の形態１）
本実施の形態１においては、感光セルに増幅回路（増幅トランジスタ）を有し、かつ周辺駆動回路に雑音抑制回路部を有する固体撮像装置について説明する。本実施の形態１における第１トランジスタでは、シリサイドブロック膜（絶縁膜）によって、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と第１ゲート電極と第２拡散層上の金属シリサイド層との間隔とが実質的に同一となるように規制されている。
【００４７】
本実施の形態１に係る固体撮像装置は、雑音抑制回路部が第１トランジスタを含むこと以外は、図１１及び図１２に示された固体撮像装置と同一の構成である。したがって、第１トランジスタ及び第２トランジスタ以外の部材については詳細な説明を省略する。
【００４８】
図１１又は図１２に示された雑音抑制回路部５０３におけるトランジスタ５３４が、第１トランジスタである。図１は、本実施の形態１における第１トランジスタの構造の一例を表す模式的な断面図である。図２は、本実施の形態１における第２トランジスタの構造の一例を表す模式的な断面図である。
【００４９】
図１に示されたように、第１トランジスタは、半導体基板１０１の内部に形成された、ｎ+拡散層（第１拡散層）１０２Ａと、ｎ+拡散層（第２拡散層）１０２Ｂと、ＬＤＤ領域１０３Ａと、ＬＤＤ領域１０３Ｂと、金属シリサイド層（第１拡散層上の金属シリサイド層）１０４Ａと、金属シリサイド層（第２拡散層上の金属シリサイド層）１０４Ｂとを含み、かつ半導体基板１０１上に形成された、ゲート絶縁膜１０５Ｘと、ポリシリコン膜からなるゲート電極（第１ゲート電極）１０６Ｘと、スペーサ部（第１拡散層側スペーサ部）１０７Ａ及びスペーサ部（第２拡散層側スペーサ部）１０７Ｂを有するサイドウォールスペーサと、絶縁性のシリサイドブロック膜（絶縁膜）１０８とを含む。なお、ｎ+拡散層１０２Ａが、図１２に示された、フォトダイオード５１１で生成された信号電荷に対応する信号電位が伝達され、伝達された信号電位を保持する回路節点５４３に接続される。
【００５０】
第１トランジスタのサイドウォールスペーサは、スペーサ部１０７Ａ及びスペーサ部１０７Ｂを有する限りにおいて、ゲート電極１０６Ｘにおける他の側面の全部又はその一部に更なるスペーサ部を有していてもよい。スペーサ部１０７Ａの幅とスペーサ部１０７Ｂの幅とは実質的に同一である。
【００５１】
第１トランジスタのシリサイドブロック膜１０８は、スペーサ部１０７Ａにおけるｎ+拡散層１０２Ａ側の端から連続してｎ+拡散層１０２Ａの表面の一部を覆う被覆部（第１拡散層被覆部）１０８Ａと、スペーサ部１０６Ｂにおけるｎ+拡散層１０２Ｂ側の端から連続してｎ+拡散層１０２Ｂの表面の一部を覆う被覆部（第２拡散層被覆部）１０８Ｂとを含む。被覆部１０８Ａの幅Ｄ２Ａと被覆部１０８Ｂの幅Ｄ２Ｂとは実質的に同一である。
【００５２】
一方、図２に示されたように、第２トランジスタは、半導体基板１０１の内部に形成された、ｎ+拡散層（第３拡散層）１０２Ｃと、ｎ+拡散層（第４拡散層）１０２Ｄと、ＬＤＤ領域１０３Ｃと、ＬＤＤ領域１０３Ｄと、金属シリサイド層（第３拡散層上の金属シリサイド層）１０４Ｃと、金属シリサイド層（第４拡散層上の金属シリサイド層）１０４Ｄとを備え、かつ、半導体基板１０１上に形成された、ゲート絶縁膜１０５Ｙと、ポリシリコン膜１１６及び金属シリサイド層１２６からなるゲート電極（第２ゲート電極）１０６Ｙと、スペーサ部（第３拡散層側スペーサ部）１０７Ｃ及びスペーサ部（第４拡散層側スペーサ部）１０７Ｄを含むサイドウォールスペーサとを備える。なお、第２トランジスタには、第１トランジスタと同様なシリサイドブロック膜１０８は形成されていない。また、図２に示された第２トランジスタは、公知のトランジスタと同一の構成であり、通常のＣＭＯＳロジックデバイスのトランジスタと同様の製造プロセスを経て形成されるトランジスタである。
【００５３】
第２トランジスタのサイドウォールスペーサは、スペーサ部１０７Ｃ及び１０７Ｄを有する限りにおいて、ゲート電極１０６Ｙにおける他の側面の全部又は一部に更なるスペーサ部を有していてもよい。スペーサ部１０７Ｃの幅とスペーサ部１０７Ｄの幅とは実質的に同一であり、また、スペーサ部１０７Ｃ及びスペーサ部１０７Ｄの幅は、スペーサ部１０７Ａ及びスペーサ部１０７Ｂの幅と実質的に同一である。
【００５４】
各スペーサ部１０７Ａ〜１０７Ｄの幅は実質的に同一であるために、ゲート電極１０６Ｘのｎ+拡散層１０２Ａ側の端と、第１拡散層側のスペーサ部１０７Ａのｎ+拡散層１０２Ａ側の端と、ｎ+拡散層１０２Ａのゲート電極１０６Ｘ側（図１中の左側）の端と、ＬＤＤ領域１０３Ａのゲート電極１０６Ｘ側の端との位置関係と、ｎ+拡散層１０２Ｂ側においてそれらに対応する部材の位置関係と、ｎ+拡散層１０２Ｃ側においてそれらに対応する部材の配置関係と、ｎ+拡散層１０２Ｄ側においてそれに対応する位置関係とは実質的に同一である。
【００５５】
ゲート電極１０６Ｘと金属シリサイド層１０４Ａとの間隔Ｄ１Ａは、ゲート電極１０６Ｙと金属シリサイド層１０４Ｃとの間隔Ｄ１Ｃよりも被覆部１０８Ａの幅Ｄ２Ａだけ大きい。被覆部１０８Ａの幅Ｄ２Ａと被覆部１０８Ｂの幅Ｄ２Ｂとは実質的に同一であるために、ゲート電極１０６Ｘと金属シリサイド層１０２Ｂとの間隔Ｄ１Ｂは、間隔Ｄ１Ａと実質的に同一である。また、スペーサ部１０７Ｃの幅とスペーサ部１０７Ｄ幅は同一であるために、ゲート電極１１３と金属シリサイド層１０４Ｃとの間隔Ｄ１Ｃと、ゲート電極１０６Ｙと金属シリサイド層１０４Ｄとの間隔Ｄ１Ｄとは実質的に同一である。
【００５６】
ｎ+拡散層１０２Ａ、ｎ+拡散層１０２Ｂ、ＬＤＤ領域１０３Ａ、ＬＤＤ領域１０３Ｂ、金属シリサイド層１０４Ａ及び金属シリサイド層１０４Ｂは、ｐ形半導体基板に形成されていてもよいし、ｐ形ウェルを備えた任意の半導体基板におけるｐ形ウェルの内部に形成されていてもよい。同様に、ｎ+拡散層１０２Ｃ、ｎ+拡散層１０２Ｄ、ＬＤＤ領域１０３Ｃ、ＬＤＤ領域１０３Ｄ、金属シリサイド層１０４Ｃ及び金属シリサイド層１０４Ｄは、ｐ形半導体基板に形成されていてもよいし、ｐ形ウェルを備えた任意の半導体基板におけるｐ形ウェルの内部に形成されていてもよい。また、ＬＤＤ領域１０３ＡとＬＤＤ領域１０３Ｂとの間のチャネル領域及び／又はＬＤＤ領域１０３ＣとＬＤＤ領域１０３Ｄとの間のチャネル領域には、第１トランジスタの閾値電圧を調整するためのチャネルドープが行なわれていてもよい。
【００５７】
ｎ+拡散層１０２Ａ〜１０２Ｄには、同一種類のｎ形不純物が同一プロファイルで拡散していてもよいし、異なる種類のｎ形不純物が拡散していてもよいし、異なるプロファイルで拡散していてもよい。また、ＬＤＤ領域１０３Ａ〜Ｄには、同一種類のｎ形不純物が同一プロファイルで拡散していてもよいし、異なる種類のｎ形不純物が拡散していてもよいし、同一種類又は異なる種類のｎ形不純物が異なるプロファイルで拡散していてもよい。更に、ｎ+拡散層１０２Ａ〜１０２ＤとＬＤＤ領域１０３Ａ〜１０３Ｄとには、同一種類のｎ形不純物が拡散していてもよいし、異なる種類のｎ形不純物が拡散していてもよい。
【００５８】
ここで、図１に示された第１トランジスタと図２に示された第２トランジスタとを同時に同一半導体基板１０１上に形成する方法の一例について説明する。
【００５９】
ゲート絶縁膜１０５Ｘ及びゲート絶縁膜１０５Ｙと、ポリシリコン膜からなるゲート電極１０６Ｘ及びゲート電極１０６Ｙとを一括的に形成する。ゲート電極１０６Ｘ，１０６Ｙを形成した後に、ＬＤＤ領域１０３Ａ〜１０３Ｄを形成する。ＬＤＤ領域１０３Ａ〜１０３Ｄを形成した後に、スペーサ部１０７Ａ及びスペーサ部１０７Ｂを含むサイドウォールスペーサと、スペーサ部１０７Ｃ及びスペーサ部１０７Ｄを含むサイドウォールスペーサとを形成する。サイドウォールスペーサを形成した後に、ｎ+拡散層１０２Ａ〜１０２Ｄを形成する。なお、ここまでの工程では、公知のトランジスタを形成するためのいかなる技術を用いてもよい。
【００６０】
ｎ+拡散層１０２Ａ〜１０２Ｄを形成した後に、半導体基板１０１の全面に絶縁膜を形成し、形成した絶縁膜をフォトリソグラフィ技術及びエッチング技術を用いてパターニングする。これにより、被覆部１０８Ａ及び被覆部１０８Ｂを含む絶縁性のシリサイドブロック膜１０８が形成される。なお、絶縁膜を構成する材料は、半導体基板１０１と化合しない材料又は化合しても導電性の金属シリサイドを形成しない材料である。
【００６１】
シリサイドブロック膜１０８を形成した後に、珪素と化合して金属シリサイドを形成するチタンやコバルト等の金属膜を半導体基板１０１の全面に堆積する。金属膜を堆積した後に、熱処理によって、金属膜を構成する元素と珪素とを反応させて金属シリサイドを形成する。これにより、半導体基板１０１と金属膜との界面がシリサイド化されて、金属シリサイド層１０４Ａ〜１０４Ｄが形成される。また、第２トランジスタのゲート電極１０６Ｙを構成するポリシリコン膜と金属膜との界面がシリサイド化されて、ゲート電極１０６Ｙの表層部に金属シリサイド層１２６が形成される。なお、シリサイドブロック膜１０８で覆われた半導体基板１０１の表面は、シリサイド化されないことに注意を要する。
【００６２】
金属シリサイド層１０４Ａ〜１０４Ｄを形成した後に、残存する未反応の金属膜を除去する。以上の工程を経ることによって、半導体基板１０１上に第１トランジスタと第２トランジスタとを同時に形成することができる。
【００６３】
図１に示された第１トランジスタでは、ゲート電極１０６Ｘと金属シリサイド層１０４Ａとの間隔Ｄ１Ａが、ゲート電極１０６Ｙと金属シリサイド層１０４Ｃとの間隔Ｄ１Ｃ及びゲート電極１０３Ｙと金属シリサイド層１０４Ｄとの間隔Ｄ１Ｄの双方よりも大きいことによって、第２トランジスタよりもＧＩＤＬ等の電流リークが抑制される。
【００６４】
ここで、トランジスタにおいて、一般的に、ゲート電極と金属シリサイド層との間隔が大きければ、電流リークが抑制されることについて説明する。図３は、トランジスタにおけるゲート電極と金属シリサイド層との間隔（以下においては、エッジ間の距離とも称する）とリーク電流（基板電流）との相関を表すグラフである。図３において、縦軸のリーク電流は対数目盛りで表されており、横軸のエッジ間の距離は線形目盛りで表されている。図３におけるリーク電流は、トランジスタ幅（図１等の紙面に垂直な方向の長さ）１０μｍ当たりのリーク電流を表しており、トランジスタ幅がＷ［μｍ］であり、リーク電流の測定値がＩ［Ａ］である場合、Ｉ×１０／Ｗ［Ａ］で算出された換算値である。なお、リーク電流は、一般的に、トランジスタ幅が極端に小さい場合（例えば、０．５μｍ未満）を除いて概ねトランジスタ幅に比例するために、エッジ間の距離とリーク電流との相関は、トランジスタ幅が異なる場合であっても定性的に概ね同一の傾向を示す。
【００６５】
図３に示されたように、リーク電流は、エッジ間の距離の増加に伴って指数関数的（図３中では直線的）に急激に減少する。つまり、図３から、電流リークが抑制されることがわかる。
【００６６】
画像中において縦線の表示不良が視認されない画像信号を生成するためには、第１トランジスタのｎ+拡散層１０５Ａ（図１参照）に対するリークスペックが、ドレイン電圧ＶＤ＝８Ｖにおいて、トランジスタ幅１０μｍ当たり１０ｎＡ以下であることが好ましい。したがって、図３に示されたように、エッジ間の距離は、６０ｎｍ以上であることが好ましい。つまり、第１トランジスタにおけるゲート電極１０６Ｘと金属シリサイド層１０４Ａとの間隔Ｄ１Ａが、６０ｎｍ以上であることが好ましい（図１参照）。なお、エッジ間の距離が８０ｎｍを越えて大きくても、電流リークは、その間隔が８０ｎｍである場合と概ね同一であるため、その間隔は８０ｎｍ以下とすることが好ましい。
【００６７】
図４（ａ）は、エッジ間の距離が７１．５ｎｍである場合のドレイン電圧とリーク電流とのリーク電流−ドレイン電圧相関を表すグラフであり、図４（ｂ）は、エッジ間の距離が６０ｎｍである場合のリーク電流−ドレイン電圧相関を表すグラフである。図４（ａ）及び（ｂ）において、縦軸はリーク電流の電流値を対数目盛りで表し、横軸はドレイン電圧ＶＤを線形目盛りで表している。実線がリーク電流の基板電流（ＩＰＷ）成分（ＧＩＤＬ成分）、破線がドレイン電流（ＩＤ）成分、一点鎖線がソース電流（ＩＳ）成分及び点線がゲート電流（ＩＧ）成分を表す。なお、図４（ａ）及び（ｂ）に示された各電流成分は、トランジスタ幅が略４μｍである場合の測定値そのものであり、図３に示された場合と同様なトランジスタ幅１０μｍ当たりの換算値ではない。
【００６８】
図４（ａ）及び（ｂ）の比較により、エッジ間の距離が大きければ、ドレイン電圧ＶＤの増加に対する基板電流（ＩＰＷ）成分及びドレイン電流（ＩＤ）成分の増加率が小さくなることがわかる。また、図４（ａ）及び（ｂ）は、ゲート電流（ＩＧ）成分及びソース電流（ＩＳ）成分がエッジ間の距離にほとんど依存せず、リーク電流におけるエッジ間の距離に依存する成分は、実質的に、基板電流（ＩＰＷ）成分及びドレイン電流（ＩＤ）成分のみであることを示している。
【００６９】
図３には、ドレイン電圧ＶＤが８Ｖである場合のエッジ間の距離とリーク電流（基板電流）との相関のみについて示したが、図４（ａ）及び（ｂ）からわかるように、一般的に、同一ドレイン電圧ＶＤであれば、エッジ間の距離が大きい方が、リーク電流の基板電流（ＩＰＷ）成分及びドレイン電流（ＩＤ）成分は小さくなる。
【００７０】
図５（ａ）及び（ｂ）は、リーク電流がエッジ間の距離に応じて変化することを説明するための説明図である。図５（ａ）が、エッジ間の距離が大きい場合であり、図５（ｂ）がエッジ間の距離が小さい場合である。なお、図５（ａ）及び（ｂ）に示されたトランジスタは、シリサイドブロック膜１０８（図１参照）を有する第１トランジスタの構成とは異なっているが、リーク電流（電流リーク特性）は、シリサイドブロック膜１０８の有無には依存しないために、以下の説明は、第１トランジスタについても成り立つ。
【００７１】
金属シリサイド層７０４は、半導体基板７０１と半導体基板７０１に接する金属膜（図示せず）との熱反応によって形成される。この熱反応を進行させるための熱処理及び金属シリサイド層の形成後行なわれる熱処理等において、金属シリサイド層７０４に含まれる金属元素単体及び／又は半導体基板７０１の珪素と金属元素とが化合した化合物（金属シリサイド）が、図５（ａ）及び（ｂ）に矢印で示されたようにチャネル側に拡散する。半導体基板７０１におけるＧＩＤＬ発生領域（図５中の実線で囲まれた丸い領域）にまで金属元素及び／又は金属シリサイドが拡散した場合には、ＧＩＤＬ発生領域における欠陥や不純物（金属元素及び／又は金属シリサイド）によって、キャリアのトラップとして作用するトラップ準位がバンドギャップ中に形成され、そのトラップ準位を介して伝導帯と価電子帯との間にバンド−バンド間トンネル電流（基板電流，ＧＩＤＬ電流）が流れると考えられている。
【００７２】
図６（ａ）〜（ｄ）は、バンド−バンド間トンネル電流の発生原理を概念的に説明するための、トラップ準位の形成されていないＧＩＤＬ発生領域近傍のエネルギーバンド構造の一例を表す説明図である。図７は、バンド−バンド間トンネル電流の発生原理を概念的に説明するための、トラップ準位の形成されたＧＩＤＬ発生領域近傍のエネルギーバンド構造の一例を表す説明図である。図６（ａ）〜（ｄ）及び図７に示されたエネルギーバンド構造において、縦線がドレイン領域７０２（半導体基板７０１）とゲート絶縁膜７０５との界面を表し、縦線より右側がドレイン領域７０２の深さ方向を表す。また、エネルギーバンド構造は、電子のエネルギーを基準として表されており、図６（ａ）〜（ｄ）及び図７において上方が高エネルギーを表し下方が低エネルギーを表す。なお、ＧＩＤＬはトランジスタがＯＦＦ状態で問題となるため、図６（ａ）〜（ｄ）及び図７には、ゲート電圧（Ｖｇ）が０Ｖの場合が示されている。
【００７３】
まず、ドレイン電圧とトラップ準位の形成されていないＧＩＤＬ発生領域近傍におけるエネルギーバンド構造との相関について説明する。図６（ａ）は、ドレイン電圧（ＶＤ）が０Ｖである場合のエネルギーバンド構造を模式的に表している。図６（ａ）に示されたように、価電子帯の最大エネルギー準位（Ｅｖ）及び伝導帯の最小エネルギー準位（Ｅｃ）の曲がりは、極めて小さい。
【００７４】
図６（ｂ）は、ドレイン電圧が０Ｖを越えて大きく５Ｖ未満である場合のエネルギーバンド構造を模式的に表している。図６（ｂ）に示されたように、Ｅｖ及びＥｃの曲がりは、ドレイン電圧が大きくなるにつれて大きくなるが、ドレイン領域７０２の内部におけるＥｃがドレイン領域７０２の表面におけるＥｖよりも大きいために、×印で表された所定のエネルギーの空孔は、エネルギー的に伝導帯に移動することはできない。
【００７５】
図６（ｃ）は、ドレイン電圧が５Ｖを越えて大きく８Ｖ未満である場合のエネルギーバンド構造を模式的に表している。図６（ｃ）に示されたように、Ｅｖ及びＥｃの曲がりは、ドレイン電圧が０Ｖを越えて大きく５Ｖ未満である場合よりも大きくなり、ドレイン領域の表面におけるＥｖが、ドレイン領域の内部におけるＥｃよりも大きくなる。つまり、バンドギャップ（Ｅｖ−Ｅｃ）が、所定のエネルギーの正孔（図６（ｃ）中の×印）に対するエネルギー障壁となる。しかし、障壁幅Ｄが大きいためにこのエネルギー障壁を乗り越えて伝導帯に移動することはできず、価電子帯から伝導帯へのトンネル電流は殆んど発生しない。
【００７６】
図６（ｄ）は、ドレイン電圧が８Ｖを越えて大きい場合のエネルギーバンド構造を模式的に表している。図６（ｄ）に示されたよに、ドレイン電圧が５Ｖを越えて大きく８Ｖ未満である場合に比べて、Ｅｖ及びＥｃの曲がりは更に大きくなり、かつ、所定のエネルギーの正孔（図６（ｄ）中の×印）に対する障壁幅Ｄ’が小さくなる。この場合、所定のエネルギーの正孔は直接にエネルギー障壁を透過して伝導帯に移動できるようになり、価電子帯から伝導帯へのトンネル電流が発生する。
【００７７】
次に、ドレイン電圧とトラップ準位の形成されたＧＩＤＬ発生領域近傍におけるエネルギーバンド構造との相関について説明する。図７は、ドレイン電圧が５Ｖを越えて大きく８Ｖ未満である場合のエネルギーバンド構造を表している。
【００７８】
ドレイン電圧が５Ｖ未満の場合については、上記と同様に、価電子帯から伝導帯へのトンネル電流は殆んど発生しない。しかし、ドレイン電圧が５Ｖを越えて大きく８Ｖ未満である場合には、図６（ｃ）に示された障壁幅Ｄと同一の障壁幅であっても、図７に示されたように、所定のエネルギーの正孔（図７中の×印）は、トラップ準位を介してエネルギー障壁を透過して伝導帯に移動できるようになり、価電子帯から伝導帯へのトンネル電流が発生する。また、ドレイン電圧が８Ｖを越えて大きい場合には、直接に及びトラップ準位を介してエネルギー障壁を透過できるようになり、図６（ｄ）に示された場合よりも大きなトンネル電流が発生する。なお、トラップ準位の密度が大きければ大きいほど、エネルギー障壁を透過できる正孔の量が増加するために、価電子帯から伝導帯へのトンネル電流は大きくなる。
【００７９】
エッジ間の距離が大きければ、金属元素及び／又は金属シリサイドがＧＩＤＬ発生領域まで拡散しない又は拡散量が減少するために、ＧＩＤＬ発生領域におけるトラップ準位の密度を減少させることができる。これにより、エッジ間の距離が大きい拡散層におけるトンネル電流を低減できることがわかる。
【００８０】
つまり、本実施の形態１における第１トランジスタであれば、第２トランジスタのゲート電極１０６Ｙとｎ+拡散層１０２Ｃ及び１０２Ｄとの間隔よりも、第１トランジスタのゲート電極１０６Ｘとｎ+拡散層１０２Ａ及び１０２Ｂとの間隔が大きいため、ｎ+拡散層１０２Ａ及びｎ+拡散層１０２ＢにおけるＧＩＤＬを抑制できる。これにより、本実施の形態１に係る固体撮像装置では、撮像した画像情報を高精度で保持する画像信号を生成できる。また、固体撮像装置の内部又は外部の画像表示装置における表示不良を抑制できる。
【００８１】
上記においては、被覆部１０８Ａ及び被覆部１０８Ｂの双方が、連続する１つのシリサイドブロック膜１０８に含まれている場合について説明したが、被覆部１０８Ａを含む第１のシリサイドブロック膜と、第１のシリサイドブロック膜と離隔し、被覆部１０８Ｂを含む第２のシリサイドブロック膜とを含む構成とすることもできる。この構成の第１トランジスタは、上記の製造方法において、パターニングによりシリサイドブロック膜１０８を形成する工程で用いるマスクとマスクパターンの異なるマスクを用いることによって形成できる。
【００８２】
上記においては、第１トランジスタ及び第２トランジスタが、サイドウォールスペーサとＬＤＤ領域とを有するＬＤＤ型トランジスタである場合について説明したが、第１トランジスタ及び第２トランジスタは、ゲート電極１０５Ｘ及び１０５Ｙの外縁のサイドウォールスペーサ及びＬＤＤ領域１０３Ａ〜１０３Ｄを有していない構成であってもよい。なお、この場合には、第１拡散領域の第１ゲート電極側の端及び第２拡散領域の第１ゲート電極側の端は、それぞれ、図１に示されたＬＤＤ領域１０３Ａのゲート電極１０５Ｘ側の端及びＬＤＤ領域１０３Ｂのゲート電極１０５Ｘ側の端と実質的に同一の位置となる。
【００８３】
（実施の形態２）
実施の形態２に係る固体撮像装置は、第１トランジスタの構成が異なること以外は、上記の実施の形態１に係る固体撮像装置と同一であるので、相違部分についてのみ詳細に説明する。本実施の形態２における第１トランジスタは、シリサイドブロック膜によって、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔が第１ゲート電極と第２拡散層上の金属シリサイド層との間隔よりも大きくなるように規制されている。
【００８４】
図８は、本実施の形態２に係る第１トランジスタの構成の一例を表す模式的な断面図である。図８に示されたように、第１トランジスタは、半導体基板１０１の内部に形成された、ｎ+拡散層１０２Ａ（第１拡散層）と、ｎ+拡散層１０２Ｂ（第２拡散層）と、ＬＤＤ領域１０３Ａと、ＬＤＤ領域１０３Ｂと、金属シリサイド層１０４Ａ（第１拡散層上の金属シリサイド層）と、金属シリサイド層２０４Ｂ（第２拡散層上の金属シリサイド層）とを備え、かつ、半導体基板１０１上に形成された、ゲート絶縁膜２０５Ｘと、ポリシリコン膜２１６及び金属シリサイド膜２２６からなるゲート電極（第１ゲート電極）２０６Ｘと、スペーサ部（第１拡散層側スペーサ部）１０７Ａ及びスペーサ部（第２拡散層側スペーサ部）１０７Ｂを含むサイドウォールスペーサと、絶縁性を有するシリサイドブロック膜（絶縁膜）２０８とを備える。なお、金属シリサイド層２０４Ｂ、シリサイドブロック膜２０８及びゲート電極２０６Ｘの構成以外については、上記の実施の形態１に係る第１トランジスタの構成と同一である。
【００８５】
ゲート電極２０６Ｘは、シリサイドブロック膜２０８で覆われていない部分の表層部に、金属シリサイド層２２６を有する。
【００８６】
シリサイドブロック膜２０８は、ｎ+拡散層１０２Ａ側のスペーサ部１０７Ａのｎ+拡散層１０２Ａ側の端から連続してｎ+拡散層１０２Ａの表面の一部を覆う被覆部（第１拡散層被覆部）１０８Ａを含む。シリサイドブロック膜２０８におけるｎ+拡散層１０２Ａ側の端からｎ+拡散層１０２Ｂ側の端までの距離が、シリサイドブロック膜２０８のｎ+拡散層１０２Ａ側の端からサイドウォールスペーサのｎ+拡散層１０２Ｂ側の端までの距離以下である。つまり、シリサイドブロック膜２０８は、図１に示されたシリサイドブロック膜２０８と異なり、被覆部（第２拡散層被覆部）１０８Ｂを有していない。なお、図８には、ゲート電極２０６Ｘの一部とスペーサ部１０７Ａとｎ+拡散層１０２Ａの表面の一部とを連続して覆うシリサイドブロック膜２０８が示されている。
【００８７】
金属シリサイド層２０４Ｂのゲート電極２０６Ｘ側の端は、ｎ+拡散層１０２Ｂ側のスペーサ部１０７Ｂで規制されており、ゲート電極２０６Ｘ側と金属シリサイド層２０４Ｂとの間隔Ｄ３Ｂが、ｎ+拡散層１０２Ｂ側のスペーサ部１０７Ｂの幅と実質的に同一である。つまり、ゲート電極２０６Ｘと金属シリサイド層２０４Ｂとの間隔Ｄ３Ｂが、ゲート電極２０６Ｘと金属シリサイド層１０４Ａとの間隔Ｄ３Ａよりも被覆部１０８Ａの幅Ｄ２Ａだけ小さく、図２に示された間隔Ｄ１Ｃ及び間隔Ｄ１Ｄと実質的に同一である。なお、金属シリサイド層２０４Ａのゲート電極２０６Ｘ側の端は、上記の実施の形態１と同様に、シリサイドブロック膜２０８の被覆部１０８Ａで規制される。
【００８８】
図８に示された第１トランジスタは、上記の実施の形態１に係る第１トランジスタ及び第２トランジスタを同時に形成する方法において、シリサイドブロック膜を構成することとなる絶縁膜をパターニングする工程でマスクパターンの異なるマスクを用いることによって形成される。
【００８９】
本実施の形態２における第１トランジスタであれば、ｎ+拡散層１０２ＢにおけるＧＩＤＬ等の電流リークは抑制できないが、図２からわかるようにｎ+拡散層１０２Ｂは信号電位の伝達には関与しないために、上記の実施の形態１の固体撮像装置の場合と同等に、撮像した情報が高精度で保持する画像信号を生成でき、画像表示装置等における表示不良が抑制される。
【００９０】
上記においては、シリサイドブロック膜２０８が被覆部１０８Ａは有するが第２拡散層被覆部は有していない構成について説明したが、シリサイドブロック膜は、被覆部１０８Ａとｎ+拡散層１０２Ｂの表面に形成された被覆部１０８Ａの幅よりも狭い被覆部（第２拡散層被覆部）とを含む構成であってもよい。この場合、ゲート電極２０６Ｘとｎ+拡散層１０２Ｂ上の金属シリサイド層との間隔は、シリサイドブロック膜で規制され、ゲート電極２０６Ｘのｎ+拡散層１０２Ｂ側の端からシリサイドブロック膜のｎ+拡散層１０２Ｂ側の端までの距離と実質的に同一となる。
【００９１】
上記においては、第１トランジスタ及び第２トランジスタが、サイドウォールスペーサとＬＤＤ領域１０３Ａ〜１０３Ｄとを有するＬＤＤ型トランジスタである場合について説明したが、第１トランジスタ及び第２トランジスタは、ゲート電極１０５Ｘ，１０５Ｙの外縁のサイドウォールスペーサ及び半導体基板の内部のＬＤＤ領域１０３Ａ〜１０３Ｄを有していない構成であってもよい。なお、この場合には、ｎ+拡散層１０２Ａの第１ゲート電極２０６Ｘ側の端及びｎ+拡散層１０２Ｂの第１ゲート電極２０６Ｘ側の端は、それぞれ、図１に示されたＬＤＤ領域１０３Ａのゲート電極１０６Ｘ側の端及びＬＤＤ領域１０３Ｂのゲート電極１０６Ｘ側の端と実質的に同一の位置となる。
【００９２】
（実施の形態３）
実施の形態３に係る固体撮像装置は、第１トランジスタの構成が異なること以外は、上記の実施の形態１に係る固体撮像装置と同一であるので、相違部分についてのみ詳細に説明する。本実施の形態３における第１トランジスタは、第２のトランジスタのサイドウォールスペーサよりも幅の大きなサイドウォールスペーサによって、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔及び第１ゲート電極と第２拡散層上の金属シリサイド層との間隔が、第２ゲート電極と第３拡散層上の金属シリサイド層との間隔及び第２ゲート電極と第４拡散層上の金属シリサイド層との間隔が大きくなるように規制されている。
【００９３】
図９は、本実施の形態３に係る第１トランジスタの構成の一例を表す模式的な断面図である。図９に示されたように、第１トランジスタは、半導体基板１０１の内部に形成されたｎ+拡散層３０２Ａと、ｎ+拡散層３０２Ｂと、ＬＤＤ領域１０３Ａと、ＬＤＤ領域１０３Ｂと、金属シリサイド層３０４Ａ（第１拡散層上の金属シリサイド層）と、金属シリサイド層３０４Ｂ（第２拡散層上の金属シリサイド層）とを備え、かつ、半導体基板１０１上に形成されたゲート絶縁膜１０５Ｘと、ポリシリコン膜３１６及び金属シリサイド膜３２６からなるゲート電極（第１ゲート電極）３０６Ｘと、２層構造のスペーサ部３０７Ａ及び２層構造のスペーサ部３０７Ｂを含むサイドウォールスペーサとを備える。
【００９４】
２層構造のスペーサ部３０７Ａは、第１層スペーサ部３１７Ａ及び第２層スペーサ３２７Ａを有し、２層構造のスペーサ部３０７Ｂは、第１層スペーサ部３１７Ｂ及び第２層スペーサ部３２７Ｂを有する。
【００９５】
金属シリサイド層３０４Ａのゲート電極３０６Ｘ側の端は、２層構造のスペーサ部３０７Ａで規制されており、ゲート電極３０６Ｘと金属シリサイド層３０４Ａとの間隔Ｄ４Ａは、２層構造のスペーサ部３０７Ａの幅と実質的に同一である。ゲート電極３０６Ｘと金属シリサイド層３０４Ａとの間隔Ｄ４Ａは、図２に示された間隔Ｄ１Ｃ及び間隔Ｄ１Ｄよりも大きい。
【００９６】
金属シリサイド層３０４Ｂのゲート電極３０６Ｘ側の端は、２層構造のスペーサ部３０７Ｂで規制されており、ゲート電極３０６Ｘと金属シリサイド層３０４Ｂとの間隔Ｄ４Ｂは、スペーサ部３０７Ｂの幅と実質的に同一であり、また、間隔Ｄ４Ａとも実質的に同一である。
【００９７】
ここで、図８に示された第１トランジスタと図２に示された第２トランジスタとを同時に同一半導体基板上に形成する方法の一例について説明する。
【００９８】
ゲート絶縁膜１０５Ｘ，１０５Ｙ（図２参照）とポリシリコン膜からなるゲート電極３０６Ｘ，１０６Ｙ（図２参照）とを一括的に形成する。ゲート電極１０６Ｘ，１０６Ｙを形成した後に、ＬＤＤ領域１０３Ａ〜１０３Ｄ（図２も参照）を形成する。ここまでは、上記の実施の形態１の場合と同一である。
【００９９】
ＬＤＤ領域１０３Ａ〜１０３Ｄを形成した後に、半導体基板１０１の全面に薄い絶縁膜（例えば、膜厚が６〜１０ｎｍ）を堆積させ、堆積させた絶縁膜を異方性エッチングによりエッチバックする。これにより、ゲート電極３０６Ｘの外縁には、第１層スペーサ部３１７Ａ及び第１層スペーサ部３１７Ｂを含む第１のサイドウォールが形成され、また、ゲート電極１０６Ｙの外縁にも第２のサイドウォールが形成される。次に、第１トランジスタの形成領域をマスクし、ゲート電極１０６Ｙの外縁に形成された第２のサイドウォールを等方性エッチングにより除去する。次に、再度、半導体基板１０１の全面に絶縁膜（例えば、膜厚が６０〜１００ｎｍ）を堆積させ、堆積させた絶縁膜を異方性エッチングによってエッチバックする。これにより、第１のサイドウォールの外縁には、第２層スペーサ部３２７Ａ及びスペーサ部３２７Ｂを含む第３のサイドウォールが形成され、２層構造のスペーサ部３０７Ａ及び２層構造のスペーサ部３０７Ｂを含む第１トランジスタのサイドウォールスペーサが完成する。また、ゲート電極１０６Ｙの外縁には、スペーサ部１０７Ｃ及びスペーサ部１０７Ｄを含むサイドウォールスペーサ（図２参照）が形成される。
【０１００】
サイドウォールスペーサを形成した後に、上記の実施の形態１と同様にして、ｎ+拡散層１０２Ａ〜１０２Ｄ（図２も参照）を形成する。ｎ+拡散層１０２Ａ〜１０２Ｄを形成した後に、絶縁膜を形成することなく、金属シリサイド層３０４Ａ，３０４Ｂ，１０４Ｃ，１０４Ｄ，１２６及び３２６を形成する。以上の工程を経ることによって、第１トランジスタ及び第２トランジスタを同時に形成することができる。
【０１０１】
本実施の形態３における第１トランジスタであれば、上記の実施の形態１及び２に係る固体撮像装置の場合と同等に、撮像した情報を高精度で保持する画像信号が生成され、固体撮像装置の内部又は外部の画像表示装置における表示不良が抑制される。
【０１０２】
上記においては、第１トランジスタのサイドウォールスペーサが、２層構造のスペーサ部３０７Ａ及び２層構造のスペーサ部３０７Ｂを有する場合について説明したが、それらを３層以上の構造としてもよい。
【０１０３】
（実施の形態４）
実施の形態４に係る固体撮像装置は、第１トランジスタの構成が異なること以外は、上記の実施の形態３に係る固体撮像装置と同一であるので、相違部分についてのみ詳細に説明する。上記の実施の形態３における第１トランジスタは、２層構造のサイドウォールスペーサを有する構成であったが、本実施の形態４における第１トランジスタは、第２のトランジスタのサイドウォールスペーサと幅の異なる１層構造のサイドウォールスペーサによって、第１ゲート電極と第１拡散層上の金属シリサイド層との間隔と第１ゲート電極と第２拡散層上の金属シリサイド層との間隔とが規制されたトランジスタである。
【０１０４】
図１０は、本実施の形態４に係る第１トランジスタの構成の一例を表す模式的な断面図である。図１０に示されたように、第１トランジスタは、半導体基板１０１の内部に形成されたｎ+拡散層４０２Ａと、ｎ+拡散層４０２Ｂと、ＬＤＤ領域１０３Ａと、ＬＤＤ領域１０３Ｂと、金属シリサイド層４０４Ａ（第１拡散層上の金属シリサイド層）と、金属シリサイド層４０４Ｂ（第２拡散層上の金属シリサイド層）とを含み、かつ、半導体基板１０１上に形成されたゲート絶縁膜１０５Ｘと、ポリシリコン膜３１６及び金属シリサイド膜３２６からなるゲート電極（第１ゲート電極）３０６Ｘと、スペーサ部（第１拡散層側スペーサ部）４０７Ａ及びスペーサ部（第２拡散層側スペーサ部）４０７Ｂを含むサイドウォールスペーサとを含む。なお、サイドウォールスペーサの構成以外については、上記の実施の形態３における第１トランジスタの構成と概ね同一である。
【０１０５】
金属シリサイド層４０４Ａのゲート電極３０６Ｘ側の端は、スペーサ部３０７Ａで規制され、ゲート電極３０６Ｘと金属シリサイド層４０４Ａとの間隔Ｄ５Ａは、スペーサ部４０７Ａの幅と実質的に同一である。ゲート電極３０６Ｘと金属シリサイド層４０４Ａとの間隔Ｄ５Ａは、図２に示された間隔Ｄ１Ｃ及び間隔Ｄ１Ｄよりも大きくなる。
【０１０６】
金属シリサイド層４０４Ｂのゲート電極３０６Ｘ側の端は、スペーサ部４０７Ｂで規制されており、ゲート電極３０６Ｘと金属シリサイド層４０４Ｂとの間隔Ｄ５Ｂは、スペーサ部４０７Ｂの幅と実質的に同一であり、また、間隔Ｄ５Ａとも実質的に同一である。
【０１０７】
ここで、図１０に示された第１トランジスタと図２に示された第２トランジスタとを同時に同一半導体基板上に形成する方法例について説明する。
【０１０８】
まず、第１の形成方法について説明する。ゲート絶縁膜１０５Ｘ，１０５Ｙと、ポリシリコン膜からなるゲート電極３０６Ｘ，３０６Ｙとを一括的に形成する。ゲート電極３０６Ｘ，３０６Ｙを形成した後に、ＬＤＤ領域１０３Ａ〜１０３Ｄを形成する。ここまでは、上記の実施の形態３の場合と同一である。
【０１０９】
ＬＤＤ領域１０６Ａ〜１０６Ｄを形成した後に、半導体基板１０１の全面に絶縁膜を堆積させる。引き続き、堆積させた絶縁膜を異方性エッチングによりエッチバックする。これにより、ゲート電極３０６Ｘの外縁には、スペーサ部４０７Ａ及びスペーサ部４０７Ｂを含むサイドウォールスペーサが形成される。また、ゲート電極３０６Ｘの外縁にもサイドウォールが形成される。引き続き、第１トランジスタの形成領域をマスクして、ゲート電極１０６Ｙの外縁に形成されたサイドウォールをウェットエッチング等によりエッチングし、その幅を減少させる。これにより、図２に示されたような第２のトランジスタにおけるスペーサ部１０７Ｃ及びスペーサ部１０７Ｄを含むサイドウォールスペーサが形成される。
【０１１０】
第２トランジスタのサイドウォールスペーサを形成した後に、上記の実施の形態３と同様にして、ｎ+拡散層４０２Ａ〜４０２Ｄを形成する。ｎ+拡散層４０２Ａ〜４０２Ｄを形成した後に、上記の実施の形態３と同様にして、金属シリサイド層４０４Ａ〜４０４Ｄ，３２６，１２６（図２も参照）を形成する。以上の工程を経ることによって、第１トランジスタ及び第２トランジスタを同時に形成することができる。
【０１１１】
次に、第２の方法について説明する。上記の第１の方法と同様にしてＬＤＤ領域１０６Ａ〜Ｄを形成した後に、ゲート電極３０６Ｘの外縁には、第１のサイドウォールスペーサを形成し、ゲート電極１０６Ｙの外縁には、所定の洗浄液に対するエッチングレートが第１のサイドウォールスペーサよりも低い（エッチングされ易い）材料からなる第２のサイドウォールスペーサを形成する。
【０１１２】
固体撮像装置の製造において、一般的に、第１トランジスタのサイドウォールスペーサ及び第２トランジスタのサイドウォールスペーサが露出している間に少なくとも１回の洗浄工程が行なわれる。例えば、ｎ+拡散層４０２Ａ〜４０２Ｄを形成する高濃度不純物注入を行った後の洗浄や、半導体基板１０１のシリコン表面の自然酸化膜（図示せず）を除去するための洗浄が挙げられる。これらの少なくとも１回の洗浄工程を経ることにより、第１トランジスタにおけるスペーサ部４０７Ａ，４０７Ｂを含むサイドウォールスペーサ及び第２トランジスタにおけるスペーサ部１０７Ｃ，１０７Ｄを含むサイドウォールスペーサが形成される。したがって、このような洗浄工程を経て最終的に形成される第１トランジスタのスペーサ部４０７Ａ，４０７Ｂの幅は、第２トランジスタのスペーサ部１０７Ｃ，１０７Ｄの幅よりも大きくなる。
【０１１３】
洗浄工程で一般的に用いられる洗浄液としては、過酸化水素・アンモニア混合液及びバッファード弗酸が挙げられる。７０℃程度の過酸化水素・アンモニア混合液に対する窒化シリコン膜及びシリコン酸化膜のエッチングレートは、それぞれ、０．５ｎｍ／ｍｉｎ及び３．８ｎｍ／ｍｉｎである。また、室温のバッファード弗酸に対するシリコン窒化膜及びシリコン酸化膜のエッチングレートは、それぞれ、０．５ｎｍ／ｍｉｎ及び１０１ｎｍ／ｍｉｎである。したがって、第１トランジスタのサイドウォールスペーサをシリコン窒化膜で形成し、第２トランジスタのサイドウォールスペーサをシリコン酸化膜で形成することが好ましい。
【０１１４】
本実施の形態４における第１トランジスタであれば、第１トランジスタにおける間隔Ｄ５Ａが第２トランジスタにおける間隔Ｄ１Ｃ及びＤ１Ｄよりも大きくできるために、上記の実施の形態１の固体撮像装置の場合と同等に、撮像した画像情報を高精度で保持する画像信号が生成され、固体撮像装置の内部又は外部の画像表示装置における表示不良が抑制される。
【０１１５】
上記の実施の形態１〜４においては、第１トランジスタがｎチャネル型トランジスタの場合について説明したが、ｐチャネル型トランジスタであってもよい。この場合、第１拡散層〜第４拡散層の各々をｐ+拡散層とし、各拡散層をｎ形半導体基板又は任意の伝導形の半導体基板に形成されたｎ形ウェルの内部に形成する。
【０１１６】
上記の実施の形態１〜４においては、第１ゲート電極及び第２ゲート電極を構成する材料としてポリシリコンを用いたが、他の導電性を有する材料を用いてもよい。なお、第２ゲート電極を構成する材料が珪素を含まない場合には、第２トランジスタの第２ゲート電極は、図２に示されたような金属シリサイド層１１６を有する積層電極とはならない。
【０１１７】
上記の実施の形態１〜３においては、第２拡散層１０２Ｂ及び第４拡散層１０２Ｄ上にそれぞれ金属シリサイド層１０４Ｂ及び金属シリサイド層１０４Ｄを備える構成について説明したが、金属シリサイド層１０４Ｂ及び／又は金属シリサイド層１０４Ｄを有していない構成とすることもできる。
【０１１８】
上記の実施の形態１〜４においては、第１トランジスタを雑音抑制回路部５０３に含まれる一部のトランジスタに適用した場合について説明したが、雑音抑制回路部５０３に含まれる全てのトランジスタに適用してもよいし、雑音抑制回路部以外に含まれるトランジスタに適用してもよい。
【０１１９】
上記の実施の形態１〜４においては、雑音抑制回路部５０３に含まれるトランジスタ５３４（図１２参照）が第１トランジスタである場合について説明したが、水平トランジスタ群を構成するトランジスタ５１６（図１２参照）も第１トランジスタと同一の構成のトランジスタであることが好ましい。ただし、トランジスタ５１６の第１拡散層が回路節点５４３に接続される。この場合、上記の実施の形態１の固体撮像装置の場合よりも撮像した情報を高精度で保持する画像信号が生成され、固体撮像装置の内部又は外部の画像表示装置における表示不良が更に抑制される。
【産業上の利用可能性】
【０１２０】
本発明は、固体撮像装置において、撮像した画像情報を画像信号へ変換する精度を向上させることができる。また、本発明では、固体撮像装置において、撮像した画像の画質を向上させることができる。
【図面の簡単な説明】
【０１２１】
【図１】図１は、実施の形態１に係る第１トランジスタの構造の一例を表す模式的な断面図である。
【図２】図２は、実施の形態１に係る第２トランジスタの構造の一例を表す模式的な断面図である。
【図３】図３は、実施の形態１において、トランジスタのゲート電極と金属シリサイド層との間隔とリーク電流（基板電流）との相関を説明するためのグラフである。
【図４】図４（ａ）及び（ｂ）は、実施の形態１において、トランジスタのドレイン電圧とリーク電流とのリーク電流−ドレイン電圧相関を説明するためのグラフである。
【図５】図５（ａ）及び（ｂ）は、実施の形態１において、リーク電流がエッジ間の距離に応じて変化する原理を説明するための説明図である。
【図６】図６（ａ）〜（ｄ）は、実施の形態１において、バンド−バンド間トンネル電流の発生原理を概念的に説明するための、トラップ準位の形成されていないＧＩＤＬ発生領域近傍のエネルギーバンド構造の一例を表す説明図である。
【図７】図７は、実施の形態１において、バンド−バンド間トンネル電流の発生原理を概念的に説明するための、トラップ準位の形成されたＧＩＤＬ発生領域近傍のエネルギーバンド構造の一例を表す説明図である。
【図８】図８は、実施の形態２に係る第１トランジスタの構成の一例を表す模式的な断面図である。
【図９】図９は、実施の形態３に係る第１トランジスタの構成の一例を表す模式的な断面図である。
【図１０】図１０は、実施の形態３に係る第１トランジスタの構成の変形例を表す模式的な断面図である。
【図１１】図１１は、従来の典型的な固体撮像装置に対する等価回路の一例を説明するための説明図である。
【図１２】図１２は、従来の典型的な固体撮像装置の動作の一例を説明するための説明図である。
【図１３】図１３は、従来におけるＧＩＤＬを説明するためにトランジスタの構造を部分的に表した模式的な断面図である。
【符号の説明】
【０１２２】
１０１  半導体基板
１０２Ａ，３０２Ａ，４０２Ａ  ｎ+拡散層（第１拡散層）
１０２Ｂ，３０２Ｂ，４０２Ｂ  ｎ+拡散層（第２拡散層）
１０２Ｃ  ｎ+拡散層（第３拡散層）
１０２Ｄ  ｎ+拡散層（第４拡散層）
１０３Ａ〜１０３Ｄ  ＬＤＤ領域
１０４Ａ，３０４Ａ，４０４Ａ  （第１拡散層上の）金属シリサイド層
１０４Ｂ，２０４Ｂ，３０４Ｂ，４０４Ｂ  （第２拡散層上の）金属シリサイド層
１０４Ｃ  （第３拡散層上の）金属シリサイド層
１０４Ｄ  （第４拡散層上の）金属シリサイド層
１０５Ｘ，１０５Ｙ  ゲート絶縁膜
１０６Ｘ，１０６Ｙ，２０６Ｘ，３０６Ｘ  ゲート電極
１０７Ａ，３０７Ａ，４０７Ａ  （第１拡散層側）スペーサ部
１０７Ｂ，３０７Ｂ，４０７Ｂ  （第２拡散層側）スペーサ部
１０７Ｃ  （第３拡散層側）スペーサ部
１０７Ｄ  （第４拡散層側）スペーサ部
１０８，２０８  シリサイドブロック膜（絶縁膜）
１０８Ａ，１０８Ｂ  被覆部
１１６，２１６，３１６  ポリシリコン膜
１２６，２２６，３２６  金属シリサイド層
５０１  感光セル
５０２  垂直ドライバ回路部
５０３  雑音抑制回路部
５０４  水平トランジスタ群
５０５  水平ドライバ回路部
５０６  負荷トランジスタ群
５０７  定電流源（負荷）
５０８  増幅器
５１１  フォトダイオード
５１２  転送トランジスタ
５１３  増幅トランジスタ
５１４  リセットトランジスタ
５１５  負荷トランジスタ
５１６  水平トランジスタ
５２１  転送制御信号線
５２２  垂直信号線
５２３  ドレイン線
５２４  リセット信号線
５２５  制御信号線
５２６  配線
５２７  水平信号線
５３１  トランジスタ
５３２，５３５  キャパシタ
５４３  クランプトランジスタ
５４１，５４２，５４３  回路節点
６０１，７０１  半導体基板
６０２，７０２  ドレイン領域
７０３  ＬＤＤ領域
７０４  金属シリサイド層
６０５，７０５  ゲート絶縁膜
６０６，７０６  ゲート電極
６０７，７０７，７１７  サイドウォールスペーサ
【図１】
2006134951.tif 000003
【図２】
2006134951.tif 000004
【図３】
2006134951.tif 000005
【図４】
2006134951.tif 000006
【図５】
2006134951.tif 000007
【図６】
2006134951.tif 000008
【図７】
2006134951.tif 000009
【図８】
2006134951.tif 000010
【図９】
2006134951.tif 000011
【図１０】
2006134951.tif 000012
【図１１】
2006134951.tif 000013
【図１２】
2006134951.tif 000014
【図１３】
2006134951.tif 000015