(57)【要約】【課題】  送信波形の振幅ピークを低減させるための付加回路による処理遅延を極めて少くする。【解決手段】  符号系列中に存在する特定のパターンを検出して検出結果を出力するパターン比較回路１５ａ、１５ｂと、送信符号系列に対して所定の周波数特性の帯域制限を施して送信信号として出力すると共に、検出結果に基づいて周波数特性を変化させる帯域制限フィルタ１４ａ、１４ｂと、を備える。ピークとなるような送信データ系列の特定のパターンをあらかじめ調べてパターン比較回路１５ａ、１５ｂ内のメモリに記録しておき、実際の送信データと特定のパターンとを比較し、ピークが発生しうるパターン検出を行う。この検出情報を元に、帯域制限フィルタ１４ａ、１４ｂ内の係数を選択し直し、送信波形の振幅を調整する。【選択図】  図１
2006042050.tif 000002
【特許請求の範囲】
【請求項１】
送信符号系列中に存在する特定のパターンを検出して検出結果を出力するパターン検出部と、
前記送信符号系列に対して所定の周波数特性の帯域制限を施して送信信号として出力すると共に、前記検出結果に基づいて前記送信信号中の所定のピーク値を低減するように前記周波数特性を変化させるフィルタ部と、
を備えることを特徴とする送信装置。
【請求項２】
前記フィルタ部は、前記特定のパターンを検出した際に前記フィルタ部内のフィルタ係数を変更することによって前記周波数特性が変化するように構成されることを特徴とする請求項１記載の送信装置。
【請求項３】
前記フィルタ部は、前記フィルタ係数の少なくとも一部について２種類ずつの係数を備え、前記検出結果に基づいて前記２種類の係数の一方を選択するように構成されることを特徴とする請求項２記載の送信装置。
【請求項４】
前記フィルタ部は、ＦＩＲ（Finite Impulse Response）フィルタによって構成されることを特徴とする請求項１〜３のいずれか一に記載の送信装置。
【請求項５】
前記パターン検出部は、前記特定のパターンを予め記憶しておく記憶部と、前記送信符号系列を順次入力するレジスタ部と、前記記憶部に記憶されている前記特定のパターンと前記レジスタ部に入力される前記送信符号系列との一致を検出する一致検出部と、を含むことを特徴とする請求項１記載の送信装置。
【請求項６】
前記送信符号系列は、送信データに対して拡散変調が施された符号系列であることを特徴とする請求項１記載の送信装置。
【請求項７】
請求項１〜６のいずれか一記載の送信装置を備えることを特徴とする移動端末装置。
【請求項８】
請求項１〜６のいずれか一記載の送信装置を、Ｉｃｈ（In-phase channel）用とＱｃｈ（Quad-phase channel）用とに２個備えることを特徴とするＣＤＭＡ（Code Division Multiple Access）端末装置。
【請求項９】
送信装置が出力する送信信号中のピーク値を低減する方法であって、
送信符号系列中に存在する特定のパターンを検出するステップと、
前記送信符号系列に対して所定の周波数特性の帯域制限を施して前記送信信号として出力するステップと、
前記送信符号系列中に前記特定のパターンが存在する場合に、前記送信信号中の所定のピーク値を低減するように前記周波数特性を変化させるステップと、
を含むことを特徴とするピーク低減方法。
【請求項１０】
前記特定のパターンを検出するステップにおいて、予め記憶してある前記特定のパターンと前記送信符号系列との一致を順次検出することを特徴とする請求項９記載のピーク低減方法。
【請求項１１】
前記周波数特性の変化は、前記周波数特性を決定するフィルタ係数を変更することによって作り出されることを特徴とする請求項９記載のピーク低減方法。
【請求項１２】
前記フィルタ係数の少なくとも一部について２種類ずつの係数を備え、前記特定パターンの検出結果に基づいて前記２種類の係数の一方を選択することを特徴とする請求項１１記載のピーク低減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置およびピーク低減方法に関し、特にＣＤＭＡ（Code Division Multiple Access）端末用の送信装置およびその送信信号における振幅ピークの低減方法に関する。
【背景技術】
【０００２】
図８は、従来から知られているＣＤＭＡ端末用の送信装置の構成の一例を示すブロック図である。図８において、送信装置に入力されるデータは、送信データＤ１〜Ｄ６、制御データＣ０〜Ｃ２である。なお、実際に使用される送信データ数、制御データ数は、目的とする装置によって減少されることもある。拡散器１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉは、それぞれ入力される送信データＤ１、Ｄ３、Ｄ５、制御データＣ１、送信データＤ２、Ｄ４、Ｄ６、制御データＣ２、Ｃ０を、不図示の上位レイヤから指定される拡散率に従って拡散する。また、送信データＤ１、Ｄ３、Ｄ５および制御データＣ１は、Ｉｃｈ（In-phase channel）に割り当てられ、送信データＤ２、Ｄ４、Ｄ６および制御データＣ０、Ｃ２は、Ｑｃｈ（Quad-phase channel）に割り当てられる。
【０００３】
加算器１０１ａは、Ｉｃｈ用に加算する加算器であって、拡散器１００ａ、１００ｂ、１００ｃ、１００ｄから出力される信号を加算する。また、加算器１０１ｂは、Ｑｃｈ用に加算する加算器であって、拡散器１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉから出力される信号を加算する。
【０００４】
スクランブリング回路１０３は、拡散変調を行うためのスクランブリングコードを生成する。拡散変調回路１０２は、スクランブリング回路１０３の出力であるスクランブリングコードを入力し、加算器１０１ａおよび加算器１０１ｂのそれぞれから入力したデータに対し拡散変調を行う。
【０００５】
帯域制限フィルタ１０４ａ、１０４ｂは、拡散変調回路１０２から出力されるＩｃｈ、Ｑｃｈのそれぞれ拡散変調された信号に対して、帯域制限を行うためのフィルタである。送信信号を生成するときに、アナログベースバンド信号において周波数利用効率を上げるため、帯域制限をかけるフィルタを必要とし、帯域制限フィルタ１０４ａ、１０４ｂは、送信信号のスペクトル整形を行うためのＬＰＦ（Low Pass Filter：低域通過フィルタ）を実装する。端末局では、ＬＰＦとして、例えばロールオフファクタ０．２２のルートレイズドコサインフィルタが使用されている。
【０００６】
ＤＡ変換器１０６ａ、１０６ｂは、それぞれＩｃｈ用、Ｑｃｈ用のデジタル・アナログ変換器であって、帯域制限フィルタ１０４ａ、１０４ｂからそれぞれ出力される信号をアナログ信号に変換する。変調回路１０７は、ＤＡ変換器１０６ａ、１０６ｂでアナログ信号に変換されたＩｃｈ信号、Ｑｃｈ信号をアナログ変調（ＱＰＳＫ：Quadrature Phase Shift Keying）する回路である。ＲＦ回路１０８は、変調回路１０７によって変調されたアナログ信号をキャリア周波数へ変換する機能と送信信号を増幅する機能とを備える。また、アンテナ１０９は、ＲＦ回路１０８から出力される送信信号を電磁波として輻射する機能を備える。
【０００７】
このような構成の送信装置で用いられる変調回路１０７やＲＦ回路１０８では、入力波形をひずみ無く増幅するために、線形性の良いＡ級アンプであって、かつ、広いダイナミック特性を持つものを用いる必要がある。また、信号の多重（マルチコード）化が進むと、振幅に大きなピークが発生して平均電力との比（ＰＡＲ）が広がってしまう。そこで、電力の変換効率化のために振幅に対しクリップ等を行うと、スペクトラムに歪が発生してしまい、隣接チャネルに妨害を与えることになる。
【０００８】
ところで、携帯電話に代表される移動通信システムでは、３ＧＰＰ（3rd Generation Partnership Project）において規格の策定、提案がなされている。この中で、ＵＥ（User Equipment：ユーザ端末（携帯電話、端末局））の仕様が定められている。この仕様に基づいて端末局の送信機を構成する場合、隣接チャネル漏洩電力などの規定があり回路設計する上で規定を満足するように設計しなければならない。
【０００９】
３ＧＰＰの規格において、端末局における送信コード多重数は、最大で、Ｉｃｈ側で４、Ｑｃｈ側で５と規定されている。コード多重数が多くなると、送信のデータ系列の組み合わせによって信号振幅により大きなピークが発生することがある。このピークとなる送信データ系列は、確率的に発生し、ピークとなるパターンは、送信データ系列と関係があることがわかっている。
【００１０】
一方、無線通信において、送信信号を生成して送信するときに、アナログベースバンド信号において帯域制限をかけるためにフィルタを実装する。帯域制限フィルタとしては、送信信号のスペクトル整形を行うためのＬＰＦ（low pass filter：低域通過フィルタ）が使われる。
【００１１】
通常、この種の帯域制限フィルタは、直線位相特性を実現するためにＦＩＲ（Finite Impulse Response）フィルタでデジタル回路として実現されている。ＦＩＲフィルタは、例えば図９に示すように時間軸に対して波を打ったインパルス応答の波形を出力する。ＤＡ変換器１０６ａ、１０６ｂの出力波形は、個々の送信データのインパルス応答波形が時間軸毎に重なって形成される波形であり、その一例を図１０に示す。送信データの系列によっては、図９に示すインパルス応答の波形の、例えばＰ点、Ｑ点、Ｒ点などが適宜重なり合うと、図１０のＳ点、Ｔ点などに示すように所望のレンジＲを超える大きなピークが発生することがある。なお、図１０は、図示しやすいように、マルチコード時の波形ではなくシングルコード時の波形を示している。
【００１２】
このように移動通信システムの端末局の送信回路の設計時には、通常のフィルタ特性の仕様を考慮しつつ、例えば、図１０のＳ点、Ｔ点などに示すような最大振幅（ピーク）が生じても、すべて表現できるようにＤＡ変換器１０６ａ、１０６ｂのビット数を決定している。この場合、送信データ系列の組み合わせで、ある確率で発生する送信振幅のピーク値に対応してすべての振幅が表現できるようにＤＡ変換器１０６ａ、１０６ｂのビット数の設計をするために、ＤＡ変換器１０６ａ、１０６ｂに広いレンジを必要としてしまうという問題がある。また、ＣＣＤＦ（Complementary Cumulative Distribution Function）や、ＰＡＲ（peak-to-average-ratio）といった指標からも、送信信号の振幅を表現しようとする際に重要な点である。
【００１３】
また、すべての振幅が表現されるようにＤＡ変換器１０６ａ、１０６ｂのビット幅を決定すると、平均電力とピークの関係が広がり、量子化ノイズの影響も考慮しなければならなくなる。さらに回路規模が大きくなるという問題もあった。
【００１４】
さらに、変調回路１０７やＲＦ回路１０８の増幅器の入力においても、送信信号に大きなピークがあると、非線形領域を使用してしまい、隣接チャネル漏洩電力の悪化などを生じてしまう虞がある。これを防ぐためには、線形性が良く広いレンジを持つＡ級アンプを使用しなければならなくなり、装置のコストアップに繋がる。
【００１５】
従来の端末局の送信機の回路構成では、コード多重数が少なかったために、ピークをあまり意識せずにすべての振幅が入る（表現できる）ように設計をしていた。しかし、端末局の上り回線（端末局から基地局方向のデータ通信）においても送信データ量の増加が見込まれ、端末局でもマルチコード化の実装が考えられるようになると、送信信号の振幅ピークがより大きくなり、ピークを抑える手段が必要となる。
【００１６】
このため、従来において送信信号の振幅ピークを抑える装置がいくつか知られている。例えば、特許文献１には、送信符号系列が送信フィルタによって帯域制限された時に振幅が大きくなるパターンの所定長の符号系列をレジスタに設定し、この符号系列とシフトレジスタにシフトされる送信符号系列とを比較する比較部と、この比較部からの比較一致信号が入力されて、送信符号系列の所定長の中心の少なくとも１個の符号の振幅を低減する符号振幅低減部とを備えるピーク低減装置が開示されている。このピーク低減装置は、送信フィルタにより帯域制限された信号のエンベロープの分散を小さくして、送信増幅部の非線形歪による帯域の広がりを抑制することができる。
【００１７】
また、特許文献２には、ピークパルスのごく近傍にのみエネルギが集中するような補正信号を生成し、これに基づいてピークパルスの消去を行うため、信号品質の劣化に対する影響を小さく抑えることができるピークファクタ低減装置が記載されている。この装置は、入力信号を参照フィルタへ入力し、帯域制限を行った場合にどのようなピークが生じるかを予測する。次に振幅制御部によって参照フィルタ出力が設定値を超過した部分のみを抽出し、これをピークパルスとする。次にピークパルスが極大となる時点にピークパルスと比例した振幅を有するインパルス信号を発生させ、入力信号を遅延器で遅延させてインパルス信号とタイミングを合わせておき、遅延器出力からインパルス信号を加算器によって信号減算を行い出力する。これを最終的に帯域制限フィルタによって帯域制限すると、線形回路の重ねの理に基づき入力信号によって発生するピーク振幅と、インパルス信号によって発生するインパルス応答振幅の位置と振幅が合致し、位相は反転しているため、ピークを超過した振幅成分が抑圧されピークファクタを設定値に制限することができる。
【００１８】
さらに、特許文献３には、ユーザ多重時のピークファクタの発生を抑圧できる送信電力制御方法が開示されている。この方法は、帯域制限フィルタに入力する前の送信データを分岐し、分岐した送信データの一方を帯域制限フィルタと同一構成のピーク検出用フィルタに通すことで送信データの電力ピークを抑圧する補正値を求め、分岐した送信データの他方を補正値を求める時間だけ遅延させた後に補正値で補正してから帯域制限フィルタに入力させる通信装置の送信電力制御である。ピーク検出用フィルタを通した送信データの電力ピークの最大値を１サンプリング時間毎に求め、この最大値をピーク抑圧用閾値と比較して補正値を求めるものである。
【００１９】
【特許文献１】特開平１０−２７１０７２号公報  （図１）
【特許文献２】特開２００３−１２４８２４号公報  （図１、図３）
【特許文献３】特開２００２−１６４７９９号公報  （図２）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところで、送信信号の振幅ピークを抑えるために付加される回路によって生じる信号の遅延の増加は、できる限り少ないことが望ましい。しかしながら、従来知られている技術では、付加される回路により少なからず遅延を生じてしまう。
【００２１】
すなわち、特許文献１に記載のピーク低減装置では、振幅が大きくなるパターンの所定長の符号系列をレジスタに設定し、この符号系列とシフトレジスタにシフトされる送信符号系列とを比較する比較部と、この比較部からの比較一致信号が入力されて、送信符号系列の所定長の中心の少なくとも１個の符号の振幅を低減する符号振幅低減部を備えている。したがって、符号振幅低減部によって送信信号の振幅ピークを抑える前に、シフトレジスタにおいて送信符号系列をシフトするための遅延時間が付加されることとなる。
【００２２】
また、特許文献２に記載のピークファクタ低減装置では、ピークパルスが極大となる時点でピークパルスと比例した振幅を有するインパルス信号を発生させ、入力信号を遅延器で遅延させてインパルス信号とタイミングを合わせておき、遅延器出力からインパルス信号を加算器によって信号減算を行い出力する。したがって、インパルス信号とタイミングを合わせるために入力信号を遅延器で遅延させるので、遅延時間が増加してしまうことになる。
【００２３】
さらに、特許文献３に記載の送信電力制御方法では、分岐した送信データの他方を補正値を求める時間だけ遅延させた後に補正値で補正してから帯域制限フィルタに入力させている。したがって、補正値を求める時間だけ遅延が増加してしまうことになる。
【００２４】
したがって、本発明の目的は、送信波形の振幅ピークを低減させるための付加回路による処理遅延が極めて少ない送信装置およびピーク低減方法を提供することにある。
【課題を解決するための手段】
【００２５】
前記目的を達成する本発明の第１のアスペクトに係る送信装置は、送信符号系列中に存在する特定のパターンを検出して検出結果を出力するパターン検出部と、送信符号系列に対して所定の周波数特性の帯域制限を施して送信信号として出力すると共に、検出結果に基づいて送信信号中の所定のピーク値を低減するように周波数特性を変化させるフィルタ部と、を備える。
【００２６】
第１の展開形態の送信装置において、フィルタ部は、特定のパターンを検出した際にフィルタ部内のフィルタ係数を変更することによって周波数特性が変化するように構成されることが好ましい。
【００２７】
第２の展開形態の送信装置において、フィルタ部は、フィルタ係数の少なくとも一部について２種類ずつの係数を備え、検出結果に基づいて２種類の係数の一方を選択するように構成されることが好ましい。
【００２８】
第３の展開形態の送信装置において、フィルタ部は、ＦＩＲ（Finite Impulse Response）フィルタによって構成されることが好ましい。
【００２９】
第４の展開形態の送信装置において、パターン検出部は、特定のパターンを予め記憶しておく記憶部と、送信符号系列を順次入力するレジスタ部と、記憶部に記憶されている特定のパターンとレジスタ部に入力される送信符号系列との一致を検出する一致検出部と、を含んでもよい。
【００３０】
第５の展開形態の送信装置において、送信符号系列は、送信データに対して拡散変調が施された符号系列であってもよい。
【００３１】
第６の展開形態の送信装置において、移動端末装置が送信装置を備えてもよい。
【００３２】
第７の展開形態の送信装置において、ＣＤＭＡ（Code Division Multiple Access）端末装置が、Ｉｃｈ（In-phase channel）用とＱｃｈ（Quad-phase channel）用とに２個送信装置を備えてもよい。
【００３３】
本発明の第２のアスペクトに係るピーク低減方法は、送信装置が出力する送信信号中のピーク値を低減する方法である。この方法は、送信符号系列中に存在する特定のパターンを検出するステップと、送信符号系列に対して所定の周波数特性の帯域制限を施して送信信号として出力するステップと、送信符号系列中に特定のパターンが存在する場合に、送信信号中の所定のピーク値を低減するように周波数特性を変化させるステップと、を含む。
【００３４】
第１の展開形態のピーク低減方法において、特定のパターンを検出するステップにおいて、予め記憶してある特定のパターンと送信符号系列との一致を順次検出するようにしてもよい。
【００３５】
第２の展開形態のピーク低減方法において、周波数特性の変化は、周波数特性を決定するフィルタ係数を変更することによって作り出されてもよい。
【００３６】
第３の展開形態のピーク低減方法において、フィルタ係数の少なくとも一部について２種類ずつの係数を備え、特定パターンの検出結果に基づいて２種類の係数の一方を選択するようにしてもよい。
【発明の効果】
【００３７】
本発明によれば、振幅が過大なピークとなる送信波形を生成する送信符号系列中の特定のパターンを予め調べておき、特定のパターンが検知された時に帯域制限のためのフィルタの係数を変えることで送信波形の振幅を調整するように動作する。したがって、送信波形の振幅ピークを低減させるための付加回路による処理遅延を極めて少なくすることができる。
【発明を実施するための最良の形態】
【００３８】
本発明の実施形態に係る送信装置は、送信符号系列中に存在する特定のパターンを検出して検出結果を出力するパターン比較回路（図１の１５ａ、１５ｂ）と、送信符号系列に対して所定の周波数特性の帯域制限を施して送信信号として出力すると共に、検出結果に基づいて周波数特性を変化させる帯域制限フィルタ（図１の１４ａ、１４ｂ）と、を備える。
【００３９】
パターン比較回路（図１の１５ａ、１５ｂ）は、ピークとなるような送信データ系列の特定のパターンをあらかじめ調べてパターン比較回路（図１の１５ａ、１５ｂ）内のメモリに記録しておき、実際の送信データと特定のパターンとを比較し、ピークが発生しうるパターン検出を行う。この検出情報を元に、帯域制限フィルタ（図１の１４ａ、１４ｂ）は、帯域制限フィルタ（図１の１４ａ、１４ｂ）内のフィルタ係数を選択し直し、送信波形の振幅を調整する。本来の帯域制限フィルタの動作と同時並行してパターン比較がなされるために、パターン比較回路（図１の１５ａ、１５ｂ）の付加による処理遅延は、ほとんどない。
【実施例１】
【００４０】
図１は、本発明の実施例に係る送信装置の構成を示すブロック図である。図１において、拡散器１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ、１０ｉ、加算器１１ａ、１１ｂ、拡散変調回路１２、スクランブリング回路１３、ＤＡ変換器１６ａ、１６ｂ、変調回路１７、ＲＦ回路１８、アンテナ１９は、それぞれ図８の拡散器１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇ、１００ｈ、１００ｉ、加算器１０１ａ、１０１ｂ、拡散変調回路１０２、スクランブリング回路１０３、ＤＡ変換器１０６ａ、１０６ｂ、変調回路１０７、ＲＦ回路１０８、アンテナ１０９に相当し、その説明を省略する。以下では、本実施例に係る帯域制限フィルタ１４ａ、１４ｂ、およびパターン比較回路１５ａ、１５ｂについて主として説明する。
【００４１】
帯域制限フィルタ１４ａ、１４ｂは、拡散変調回路１２から出力される、それぞれＩｃｈ用、Ｑｃｈ用の拡散変調された信号に対して、帯域制限を行うためのフィルタである。帯域制限フィルタ１４ａ、１４ｂは、それぞれパターン比較回路１５ａ、１５ｂが特定のパターンを検出した際に帯域制限フィルタ１４ａ、１４ｂ内のそれぞれのフィルタ係数を変更することによって周波数特性が変化するように構成される。
【００４２】
パターン比較回路１５ａ、１５ｂは、送信信号において過大なピークを生じる特定の送信データのパターンを予め記憶しておき、拡散変調回路１２から出力される送信データを順次入力して送信データが特定のパターンと一致するか否かを検出する。
【００４３】
次に、帯域制限フィルタ１４ａの詳細について説明する。図２は、本発明の第１の実施例に係る帯域制限フィルタの構成を示すブロック図である。図２において、ラッチ回路２１、２２、・・２ｎは、拡散変調回路１２から出力される送信データを順次ラッチするための回路であって、シフトレジスタ等で構成されてもよい。係数器３１、３２、・・３ｋａ、３ｋ＋１ａ、・・３ｎは、それぞれラッチ回路２１、２２、・・２ｋ、２ｋ＋１、・・２ｎの出力に接続され、乗算器等によって構成され、ＦＩＲフィルタの係数を実現する回路である。なお、係数器３ｋａ、３ｋ＋１ａは、複数の係数を備え、パターン比較回路１５ａの出力によって複数の係数を切り替える機能を有する。加算器４０は、係数器３１、３２、・・３ｋａ、３ｋ＋１ａ、・・３ｎから出力される信号を加算して帯域制限フィルタ１４ａの出力信号を得る。なお、帯域制限フィルタ１４ｂは、帯域制限フィルタ１４ａと同一の構成である。
【００４４】
次に、複数の係数を備える係数器について説明する。図３は、本発明の実施例に係る２個の係数を備える係数器の構成を示すブロック図である。図３において、２個の係数を備える係数器３ｊａは、スイッチ４１、４２、係数器４３、４４を備える。スイッチ４１、４２は、通常、パターン比較回路１５ａ（１５ｂ）が特定のパターンを検出していない時には、係数器４３を選択し、特定のパターンを検出した際に係数器４４を選択するように動作する。ラッチ回路２ｊから出力される信号に対し、通常、係数器４３によって係数ａｘが乗算され、パターン比較回路１５ａ（１５ｂ）が特定のパターンを検出した際に係数器４４によって係数ａｙが乗算されて加算器４０に出力される。
【００４５】
以上のような帯域制限フィルタ１４ａ（１４ｂ）は、係数器３１、３２、・・３ｋａ、３ｋ＋１ａ、・・３ｎの係数により定められる周波数特性を持つＦＩＲフィルタを構成し、パターン比較回路１５ａ（１５ｂ）が特定のパターンを検出したか否かによって周波数特性を変化させる。パターン比較回路１５ａ（１５ｂ）が特定のパターンを検出した際に帯域制限フィルタ１４ａ（１４ｂ）は、その出力信号のピークの値を減少させるように周波数特性を変化させる。
【００４６】
係数器３１、３２、・・３ｋａ、３ｋ＋１ａ、・・３ｎの係数の例を図４に示す。係数ａ１〜ａ３０には、通常、数値Ａの組を使い、パターン比較回路１５ａ（１５ｂ）が特定のパターンを検出した時には数値Ｂの組を使う。特定のパターンを検出したか否かによって係数ａ１７、ａ１８が異なる値を取ることで帯域制限フィルタ１４ａ（１４ｂ）の周波数特性を変化させている。
【００４７】
次に、パターン比較回路１５ａ（１５ｂ）について説明する。図５は、本発明の実施例に係るパターン比較回路の構成を示すブロック図である。図５において、パターン比較回路１５ａ（１５ｂ）は、ラッチ回路５１、５２、・・５ｍ−１、５ｍ、排他論理和回路６１、６２、・・６ｍ−１、６ｍ、記憶回路７０、論理積回路８０、タイミング調整回路８１を備える。ラッチ回路５１、５２、・・５ｍ−１、５ｍは、拡散変調回路１２から出力される送信データを順次ラッチするための回路であって、シフトレジスタ等で構成されてもよい。記憶回路７０は、特定のパターンを記憶する回路であって、特定のパターンを構成する各データＰ１、Ｐ２、・・Ｐｍ−１、Ｐｍを記憶している。また、記憶回路７０は、ＲＯＭあるいはＲＡＭ等で構成され、あらかじめ理論値やシミュレーション等によって所定のピークを生じる系列を算出しておき、これを記憶しておく。さらに、図５では、記憶回路７０に記憶してある特定のパターンは、一つである例を示しているが、複数の特定のパターンをを記憶しておいても良い。複数の特定のパターンを記憶してある場合、パターン比較回路１５ａ（１５ｂ）は、複数の特定のパターンと送信データとの一致を検出する。
【００４８】
排他論理和回路６１、６２、・・６ｍ−１、６ｍは、それぞれラッチ回路５１、５２、・・５ｍ−１、５ｍの出力データと特定のパターンを構成する各データＰ１、Ｐ２、・・Ｐｍ−１、Ｐｍとの排他論理和、すなわち一致を演算する。論理積回路８０は、排他論理和回路６１、６２、・・６ｍ−１、６ｍの出力の論理積を演算し、ラッチ回路５１、５２、・・５ｍ−１、５ｍの出力データと特定のパターンを構成する各データＰ１、Ｐ２、・・Ｐｍ−１、Ｐｍとの一致／不一致、すなわち特定のパターンを検出したか否かを出力する。タイミング調整回路８１は、論理積回路８０の出力信号に対して遅延等によって適切なタイミングを与えて帯域制限フィルタ１４ａ（１４ｂ）に出力する。なお、ラッチ回路５１、５２、・・５ｍ−１、５ｍは、ラッチ回路２１、２２、・・２ｋ、２ｋ＋１、・・２ｎの一部（２１、２２、・・２ｍ）と兼用することも可能である。
【００４９】
以上説明したようにパターン比較回路１５ａ（１５ｂ）は、拡散変調回路１２から出力される送信データを順次入力して送信データが特定のパターンと一致するか否かを検出する。そして帯域制限フィルタ１４ａ（１４ｂ）は、特定のパターンが送信信号中に存在する際に送信信号中の所定のピーク値を低減するように周波数特性を変化させるように動作する。
【００５０】
次に、このような帯域制限フィルタ１４ａ（１４ｂ）によって出力される波形の例を示す。図６は、本発明の実施例に係るＤＡ変換器の出力波形の一例を表す図である。図６において、図１０に示した出力波形のＳ点、Ｔ点におけるピーク値が低減され、所望のレンジＲ（指標線）内に収まっていることが分かる。なお、図６および図１０では、分かりやすいようにマルチコード出力ではなく、シングルコード出力の状態の波形例を示している。
【実施例２】
【００５１】
図７は、本発明の第２の実施例に係る帯域制限フィルタの構成を示すブロック図である。図７に示す帯域制限フィルタ１４ａ（１４ｂ）は、図２の帯域制限フィルタとほぼ同一の構成であるが、係数器３１ａ、３２ａ、・・３ｋａ、３ｋ＋１ａ、・・３ｎａが全て２個の係数を備え、パターン比較回路１５ａ（１５ｂ）の出力によって２個の係数を切り替える点が異なる。図７に示す帯域制限フィルタ１４ａ（１４ｂ）は、図２の帯域制限フィルタと同様に動作し、同じ効果を持つが、さらに振幅を調整した係数を全係数にわたり２つ持つことにより帯域制限フィルタの構成の自由度が増し、本来のフィルタの特性を損なうことが極めて少なくなり振幅を調整することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例に係る送信装置の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る帯域制限フィルタの構成を示すブロック図である。
【図３】本発明の実施例に係る２個の係数を備える係数器の構成を示すブロック図である。
【図４】係数器の係数の例を示す図である。
【図５】本発明の実施例に係るパターン比較回路の構成を示すブロック図である。
【図６】本発明の実施例に係るＤＡ変換器の出力波形の一例を表す図である。
【図７】本発明の第２の実施例に係る帯域制限フィルタの構成を示すブロック図である。
【図８】従来のＣＤＭＡ端末用の送信装置の構成の一例を示すブロック図である。
【図９】インパルス応答の波形を表す図である。
【図１０】従来のＤＡ変換器の出力波形の一例を表す図である。
【符号の説明】
【００５３】
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ、１０ｉ  拡散器
１１ａ、１１ｂ  加算器
１２  拡散変調回路
１３  スクランブリング回路
１４ａ、１４ｂ  帯域制限フィルタ
１５ａ、１５ｂ  パターン比較回路
１６ａ、１６ｂ  ＤＡ変換器
１７  変調回路
１８  ＲＦ回路
１９  アンテナ
２１、２２、・・２ｎ  ラッチ回路
３１、３２、・・３ｋａ、３ｋ＋１ａ、・・３ｎ、３１ａ、３２a、・・３ｊａ、・・３ｎａ  係数器
４０  加算器
４１、４２  スイッチ
４３、４４  係数器
５１、５２、・・５ｍ−１、５ｍ  ラッチ回路
６１、６２、・・６ｍ−１、６ｍ  排他論理和回路
７０  記憶回路
８０  論理積回路
８１  タイミング調整回路
【図１】
2006042050.tif 000003
【図２】
2006042050.tif 000004
【図３】
2006042050.tif 000005
【図４】
2006042050.tif 000006
【図５】
2006042050.tif 000007
【図６】
2006042050.tif 000008
【図７】
2006042050.tif 000009
【図８】
2006042050.tif 000010
【図９】
2006042050.tif 000011
【図１０】
2006042050.tif 000012