(57)【要約】【課題】次段の光伝送路でエラーが発生することがない光入力断検出装置を提供すること。【解決手段】光入力断検出装置は、多重されたＳＴＭ−Ｎ信号をＳＴＭ−１単位に分離するバイト分離回路４００と、分離された各ＳＴＭ−１単位の信号に対して所定の信号処理を行なう複数の信号処理回路４０１−１〜４０１−Ｎと、この複数の信号処理回路４０１−１〜４０１−Ｎの各信号出力のうち、特定の信号出力をバイト単位で所定量だけ遅延させるバイト遅延回路４０２−２、４０２−Ｎと、このバイト遅延回路４０２−２、４０２−Ｎにより遅延された信号と、遅延されなかった信号とを多重してＳＴＭ−Ｎ信号を出力するバイト多重回路４０３とを具備する。【選択図】      図１１
2006121711.tif 000002
【特許請求の範囲】
【請求項１】
多重されたＳＴＭ−Ｎ信号をＳＴＭ−１単位に分離するバイト分離手段と、
前記バイト分離手段によって分離された各ＳＴＭ−１単位の信号に対して所定の信号処理を行なう複数の信号処理回路と、
前記複数の信号処理回路の各信号出力のうち、特定の信号出力をバイト単位で所定量だけ遅延させる遅延手段と、
前記遅延手段により遅延された信号と、遅延されなかった信号とを多重してＳＴＭ−Ｎ信号を出力するバイト多重手段と、
を具備することを特徴とする光入力断検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光入力断検出装置に関するものである。
【背景技術】
【０００２】
例えばＳＤＨ（Synchronous Digital Hierarchy）伝送方式などのように、光ファイバを伝送路として使用する伝送方式では、ＳＴＭ−Ｎ信号を受診するＯ／Ｅ部（光受信部）、フレーム同期部、ＤＳＣＲ（デスクランブル）部、セクション終端部、ＴＳＡ（Time Slot Assignment）部、セクション終端部、ＳＣＲ（スクランブル部）、Ｅ／Ｏ部（光送信部）などの構成要素が必要になる。
【０００３】
このようなＳＤＨ伝送方式において、光伝送路での障害を検出する場合、以下に示すようないくつかの光入力断検出方法が用いられている。
【０００４】
（１）光信号を電気信号に変換するＯ／Ｅ部での光電流値をモニタする方法。
【０００５】
（２）変換された電気信号の振幅をモニタし所定の振幅以下の時には警報を出す方法。
【０００６】
（３）変換された電気信号をＡＧＣ増幅し、ＡＧＣ増幅器の動作点をモニタする方法。
【０００７】
（４）増幅した電気信号からクロックを抽出するクロック再生回路において、
ａ．タイミング抽出フィルタを使用してこのフィルタ出力のクロック振幅をモニタする。
【０００８】
ｂ．ＰＬＬ方式のクロック再生回路を用い、ＰＬＬの動作点が所定の位置から逸脱したか否かを検出する。
【０００９】
これらの方式は光受信部の回路方式、使用するデバイスの種別により、適宜選択して採用されている。
【００１０】
ところで、ＳＴＭフレームは複数のＳＴＭ−１信号をバイト多重することにより高次のＳＴＭ−Ｎ信号を生成する。ＳＴＭフレームにこのような特徴があるため、伝送装置の信号処理部においてはＮ多重された信号をＳＴＭ−１あるいはＳＴＭ−０単位に分離して信号処理を行なっている。図１４はこのときの様子を示す図である。ＳＴＭ−Ｎ信号はバイト分離回路３００に入力されてＳＴＭ−１（＃１）〜ＳＴＭ−１（＃Ｎ）に分離される。分離された各光信号はそれぞれ信号処理回路３０１−１〜３０１−Ｎで所定の信号処理が施された後にバイト多重回路３０２で多重化されてＳＴＭ−Ｎ信号として出力される。
【００１１】
このようにバイト分離された信号を処理する回路は同様の回路を並列に配置した回路構成により実現しているので、ＳＴＭ−Ｎ信号中のＳＴＭ−１信号の信号処理部を通過する遅延時間は同一であり、信号処理部から出力される出力信号のバイト順序は入力信号と同一になる。
【００１２】
図１５は、多重数４の時における信号処理部の入力信号と出力信号の関係を示す図である。このような構成となっているため、受信信号が切断されたときには、以下のような動作になる。
【００１３】
まず光入力断になると、
（１）Ｏ／Ｅ部よりａｌｌ“０”あるいはａｌｌ“１”の固定信号が出力される（図１６（ａ））。
【００１４】
（２）ＤＳＣＲ部は固定信号をデスクランブル処理した信号を下流に送出する。ここでは、図１６（ｂ）に示すようなデスクランブルパタンと、入力信号をＥＸ−ＯＲ演算した結果として、図１６（ｃ）に示すようなパタンが出力される。
【００１５】
（３）信号処理部は入力された信号をそのまま下流に送出する。
【００１６】
（４）ＳＣＲ部は入力された信号をスクランブル処理して出力する。ここでは、図１６（ｄ）に示すようなデスクランブルパタンと、入力信号をＥＸ−ＯＲ演算した結果として、図１６（ｃ）に示すようなパタンが出力される。
【００１７】
（５）Ｅ／Ｏ部で光信号に変換して出力する。
【００１８】
このように動作すると、図１６に示すように受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致している場合には、光信号としてａｌｌ“０”またはａｌｌ“１”パタンが送出されるため、対向する光受深部においてエラーが発生する。
【００１９】
しかし、図１７に示すように受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致していない場合には、光信号としてランダムなパタンが送出されるため、対向する光受信部においてエラーは発生しない。
【００２０】
なお、光入力断の検出があったときに、信号処理部では下流に対してＡＩＳ（Alarm Indication Signal）信号を挿入するが、光入力断が発生してから光入力断が検出され、ＡＩＳ信号を挿入する期間においては、上記説明したようにａｌｌ“０”あるいはａｌｌ“１”のパタンが送出される。また、受信信号と送信信号の位相関係を固定することは伝送路の遅延が不確定であるため、固定することはできない。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上記した従来技術には以下のような問題点がある。すなわち、従来装置ではバイト多重した信号が同一の遅延時間を有して装置内部を伝送されるため、受信側のデスクランブルパタンと送信側のスクランブルパタンが一致する可能性がある。したがって光入力断時にａｌｌ“１”あるいはａｌｌ“０”のパタンが光受信部で発生した場合には、装置より送出されるパタンがａｌｌ“１”あるいはａｌｌ“０”のパタンとなり、これが次段の光伝送路に伝播されてエラーが発生するという問題点がある。
【００２２】
本発明はこのような課題に着目してなされたものであり、その目的とするところは、光入力断のときに受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致しても、装置より送出されるパタンが特定ビットの連続パタンにならないようにして、次段の光伝送路でエラーが発生することがない光入力断検出装置を提供することにある。
【課題を解決するための手段】
【００２３】
上記の目的を達成するために、本発明に係る光入力断検出装置は、多重されたＳＴＭ−Ｎ信号をＳＴＭ−１単位に分離するバイト分離手段と、前記バイト分離手段によって分離された各ＳＴＭ−１単位の信号に対して所定の信号処理を行なう複数の信号処理回路と、前記複数の信号処理回路の各信号出力のうち、特定の信号出力をバイト単位で所定量だけ遅延させる遅延手段と、前記遅延手段により遅延された信号と、遅延されなかった信号とを多重してＳＴＭ−Ｎ信号を出力するバイト多重手段と、を具備する。
【発明の効果】
【００２４】
本発明によれば、光入力断のときに受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致しても、装置より送出されるパタンが特定ビットの連続パタンにならないようにしたので、次段の光伝送路でエラーが発生することがない光入力断検出装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して本発明の実施形態を詳細に説明する。図１は本発明に係る光入力断検出装置が適用される情報通信システムの概略構成図である。本実施形態では、ＳＤＨ伝送方式に準拠したリングネットワークを前提としており、ｍ個の伝送装置Ｎ１〜ＮｍがＳＴＭ−１６伝送網などの高速回路ＦＬを介してリング状に接続されている。高速回線ＦＬを介して伝送される情報のうち、任意のチャネルの情報が伝送装置Ｎ１〜Ｎｍにおいて低速回線ＳＬにドロップされて交換機などの通信装置に送られる。
【００２６】
ここで、各伝送装置Ｎ１〜Ｎｍは、それぞれＬＡＮ（Local Area Network）Ｌ１〜Ｌｍを介して監視制御装置ＷＳ１〜ＷＳｍに接続されている。これらの監視制御装置ＷＳ１〜ＷＳｍは例えば、汎用のワークステーションとして実現されるもので、いずれの監視制御装置ＷＳ１〜ＷＳｍからも、各電送装置Ｎ１〜Ｎｍに対する監視制御を行なえるものである。
【００２７】
図２は上記した各伝送装置Ｎ１〜Ｎｍの主要部の構成を示す図である。各伝送装置Ｎ１〜ＮｍはＴＳＡ１０１、１０１’を備え、高速回線ＦＬを介して伝送される同期伝送データをインタフェース部（Ｉ／Ｆ）１０２−１〜１０２−４を介してＴＳＡ１０１に導入し、さらにインタフェース部（Ｉ／Ｆ）１０３、１０３’を介して低速回線ＳＬ側にドロップする。また、低速回線ＳＬ側から入力される同期伝送データを、インタフェース部（Ｉ／Ｆ）１０３、１０３’を介してＴＳＡ１０１、１０１’に導入し、高速回線ＦＬに多重するようになっている。ここで、１０１’、１０２−３、１０２−４、１０３’は予備系の構成である。
【００２８】
ＴＳＡ１０１に対する動作制御は、各インタフェース部（Ｉ／Ｆ）１０２−１〜１０２−４から与えられる情報に基づき、制御部１０４により行われる。この制御部１０４は、各種の制御に係わるデータを記憶部１０５に記憶している。
【００２９】
図３は、図２の構成におけるＩ／Ｆ部１０２−１、ＴＳＡ１０１、Ｉ／Ｆ部１０２−２の内部構成を示すブロック図である。図２のＩ／Ｆ部１０２−１は図３のＯ／Ｅ部（光受信部）２０１、フレーム同期部２０２、ＤＳＣＲ部２０３、セクション終端部２０４に対応し、図２のＩ／Ｆ部１０２−２は図３のセクション終端部２０５、ＳＣＲ部２０６、Ｅ／Ｏ部（光送信部）２０７に対応している。図３は一方向のみの光信号の処理の流れを示している。
【００３０】
（第１実施形態）
図４は本発明の第１実施形態の構成を示す図である。ここでは図３に示すフレーム同期部２０２、ＤＳＣＲ部２０３、セクション終端部２０４をまとめてデジタル処理部１６としている。
【００３１】
ここでＯ／Ｅ部の構成は前記した図１１に示す構成と同様であるが、本実施形態では、識別回路４の出力信号７を取り出して以下に述べるような高速の入力断検出を行なう機能を追加したことを特徴とする。出力信号７は識別回路４から出力されるデータもしくはこのデータを反転させたデータを用いればよい。
【００３２】
この出力信号７はＥＣＬ等の超高速なインタフェースを介した、ＧＨｚ単位の超高速な信号であるのでこれを分周手段１０によってその速度を数十ＭＨｚ単位にまで低下させることにより、ＣＭＯＳ、ＴＴＬ等のデジタル処理を施しやすい論理レベルに変換する。分周手段１０としてはＲＦ帯で動作するプリスケーラＩＣ等が有効である。この分周した信号を断検出回路１２で識別する。１１は断検出を行なうときの断検出周期を発生する断検出周期発生回路である。断検出回路１２からの断検出信号１３は信号生成手段としてのオア回路１４に送られる。このオア回路１４は受信した断検出信号（第１の断検出信号）１３とクロック再生回路５からの入力断信号（第２の断検出信号）９との間の論理和をとってそれをＬＯＳ信号１５としてデジタル処理部１６に送る。
【００３３】
本実施形態では、断検出回路１２により光入力の断はその発生から約１μｓ程度の時間で検出できるが、この断検出信号１３は所定時間後には出力されなくなる場合があるので、断検出信号１３と、断検出を行なうのに従来から用いられているクロック再生回路５の入力断信号９との論理和をとることによりＬＯＳ信号１５をデジタル処理部１６に送るようにしている。
【００３４】
図５は上記した図４に示す断検出回路１２及び断検出周期発生回路１１の構成を示す図である。断検出回路１２は３つのフリップフロップ回路ＦＦ１、ＦＦ２、ＦＦ３と、インバータ１２−１と、ＮＡＮＤ回路１２−２とから構成される。
【００３５】
また、断検出周期発生回路１１はｆ０の発振周波数の信号を生成する発振回路１１−１と、これを１／Ｍに分周する分周回路１１−２とから構成される。したがって、断検出周期発生回路１１からは源発出力ｂとその同期分周出力ａの信号が取り出される。
【００３６】
断検出回路１２において、ＦＦ１のクロック入力（ＣＬＫ）には分周手段１０の出力が接続され、Ｄ入力にはＶｃｃが接続されている。また、ＦＦ１のクリア入力（ＣＬＲ）はＮＡＮＤ回路１２−２の出力に接続されている。ＦＦ１の出力（Ｑ）はＦＦ２のＤ入力に接続され、ＦＦ２の出力は反転出力（Ｑバー）から取り出される。また、ＦＦ２のクロック入力（ＣＬＫ）には断検出周期発生回路１１の同期分周出力ａが入力される。
【００３７】
また、ＦＦ３のＤ入力には断検出周期発生回路１１の同期分周出力ａが入力され、クロック入力（ＣＬＫ）には断検出周期発生回路１１の源発出力ｂをインバータ１２−１により反転させた信号が入力される。ＦＦ３の反転出力（Ｑバー）と同期分周出力ａとはＮＡＮＤ回路１２−２の２つの入力となる。
【００３８】
さらに、ＦＦ１のＤ入力、プリセット入力と、ＦＦ２のクリア入力、プリセット入力と、ＦＦ３のプリセット入力、クリア入力にはＶｃｃが接続されている。
【００３９】
上記した構成において、分周手段１０の出力、すなわちＦＦ１のクロック入力（ＣＬＫ）に入力される信号に変化点（Ｌ→Ｈ）があればＦＦ１の出力（Ｑ）がＨレベルに固定され、これに応じてＦＦ２の出力（Ｑバー）はＬレベルとなる。
【００４０】
ここで、断検出回路１２での断検出に用いられる観測時間幅を決めるための観測時間幅パルスは、断検出周期発生回路１１からの２つの出力（源発出力ｂとその同期分周出力ａ）に基づいてＦＦ３とＮＡＮＤ回路１２−２により生成される。ただし、この回路は一例であり、その他の種々の構成により実現することが可能である。図６はこのような観測時間パルスｃが生成されるようすを示すタイムチャートである。Ｔは観測時間幅を示しており、この観測時間幅Ｔは分周出力を変更することで容易に変えることができる。
【００４１】
このようにして生成された観測時間幅パルスｃはＦＦ１の出力をクリアするためのＣＬＲ入力に入力される。
【００４２】
このＣＬＲ入力によりＦＦ１の出力がクリアされた後、一度も信号の変化点（Ｌ→Ｈ）がなかった場合にはクリアされた状態が維持されるのでＦＦ１の出力はＬレベルとなり、ＦＦ２の出力はＨレベルとなる。光入力がある場合には観測時間幅Ｔの間に信号の変化点があることが想定されるが、光入力断が発生した場合には観測時間幅Ｔ内に変化点がなくなる。したがって、ＦＦ１の出力をクリアすることで観測を開始し、観測時間幅Ｔ内にＦＦ２の反転出力が変化したかどうかを観測すれば光入力断の発生を高速に検出することができる。
【００４３】
ここで、上記観測時間幅パルスｃは以下の点を考慮して適宜生成される。
【００４４】
１．通常の信号伝送を行っているときには信号断検出をしないこと。
【００４５】
２．同符号連続、すなわち分周出力に変化点が無くなった場合には速やかにＬＯＳを検出できること、出願人による試験では１μｓｅｃ以下程度迄の時間短縮が可能であることが判明した。より詳細には、ＳＴＭ−１６信号（２４８８Ｇｂｉｔ／ｓ）の信号伝送時には、６００ｎｓｅｃ〜１．１μｓｅｃ（１１００ｎｓｅｃ）の範囲での有効性が認められた。
【００４６】
（第２実施形態）
図７は本発明の第２実施形態の構成を示す図である。識別回路４の識別後のデータ６および出力信号７は、ある時間経過すると再び不定になる（前記した図１２のタイミングｔ１以降）。従って、もし人力断信号９が図１２のようにｔ１以後のｔ２のタイミングでしか生成できない場合には、図７に示すように、断検出回路１２の断検出信号１３を所定時間だけ引き延ばすための時間引き延ばし回路１７を設けて、その引き延ばされた信号１８が図１２の時刻ｔ２を超えて継続するように制御することにより、オア回路１４での論理和演算の結果としてのＬＯＳ信号１５が不安定にならないようにすることも可能である。このような引き延ばし回路１７は求められる機能に応じて選択的に採用することができる。
【００４７】
このオアされて、高速に検出できるようになったＬＯＳ信号１５を用いて、従来例と同じようにＳＤＨ信号伝送方式での下流へのＡＩＳパターンの挿入、ＵＥＱ信号挿入等の処理を行うようにすれば、次の区間へ突き抜けてしまう同符号連続を極めて短時間に解消できるため、エラーの波及の発生しないＡＤＭ機能を実現することが可能になる。
【００４８】
（第３実施形態）
図８は本発明の第３実施形態の構成を示す図である。伝送処理機能の中に上記機能を持たない場合には、図８に示すようにＬＯＳ信号１５により切替回路２６を制御して、識別回路４の出力データを、別途設けられた疑似データ発生回路２５の出力データ信号に切り替えるようにすることも可能である。この場合、疑似信号として、クロック再生回路５の出力クロックを分周した信号を用いるようにしてもよい。
【００４９】
また、発生する事象によってはクロック再生回路５のクロック出力８が振動してしまう場合には、これを固定値にすることでデジタル処理部１６にクロックが入力されないようにすることもできる。クロックをＬＯＳ信号１５で停止させる手段はここでは図示しないが、スイッチで切断してもよいし、論理ゲートでマスクしてもよい。
【００５０】
（第４実施形態）
図９は本発明の第４実施形態の構成を示す図である。これまでの説明では観測時間幅Ｔを決めるための観測時間幅パルスｃを、別途に設けた発振回路１１−１を備えた断検出周期発生回路１１により決定していたが、これに限定されず、図９に示すように、クロック再生回路５で再生したクロック出力８そのものを分周手段２１で分周し、これと整合するように設けられた新たな断検出周期発生回路２２を用いて同様の機能を実現できることも可能である。光受信回路のモジュール化を行う場合等に他の発振器を用いることなく実現できるという利点がある。
【００５１】
（第５実施形態）
図１０は本発明の第５実施形態の構成を示す図である。この構成は上記した複数の機能のうち、所定数の機能を集約した例を示している。前記したように分周手段１０並びに２１は伝送速度がＧＨｚの単位であるという点においてそれよりも前段の要素と同じであるため、これらをまとめて光受信器側に収容するとともに、分周後の検出処理系、すなわち断検出周期発生回路２２、断検出回路１２、オア回路１４はＭＨｚ単位の伝送速度であるため、これらをまとめてデジタル処理部側に１６’として収容するようにする。この場合でも本発明の効果は同程度に期待できるし、機能が明確になるように全てを一体化してももちろん構わない。デジタル処理部１６’はＳｉ径あるいはＣＭＯＳ系のゲートアレイにより実現することができる。
【００５２】
本発明はその趣旨を逸脱しない限り、種々変形して適用することが出来る。以上の実施形態では、パススルーチャネルを持つＡＤＭのネットワークにおいて、伝送区間をまたがってエラーが伝搬する不具合に対して有効であることを述べた。しかしながら、本発明の趣旨は、これまで試みられてきた光受信回路における入力断信号検出方式よりもはるかに短時間で断信号を検出できる点にあり、その有効な領域はＡＤＭのみに限定されるものではない。すなわち、
１．光中継器を用いればＬＯＳ信号発生から次の中継器へのＡＩＳ（Alarm Indication Signal）表示をより高速化できる。
【００５３】
２．複数のチャネルの光信号を受信した後、それぞれ異なった波長に変換して波長多重して伝送するＷＤＭ装置では、特定の入力チャネルで断が発生した瞬間、特定の波長の信号についてマーク率変動が大きくなって、結果的に多重した他の波長のチャネルの伝送特性が劣化する恐れがあるが、本方式を採用すればその影響が発生する時間の短縮が図れるため、影響を及ぼさないようにすることが出来る。
【００５４】
３．複数のチャネルの光信号を受信した後、それらの信号を時間的に多重して伝送する多重伝送装置においても、特定の入力チャネルで断が発生した瞬間、特定のタイムスロットの信号についてマーク率変動が大きくなって、結果的に多重した他のタイムスロットチャネルの伝送特性が劣化する恐れがあるが、本方式を採用すればその影響発生の時間短縮が図れるため、影響を及ぼさないようにすることが出来る。
【００５５】
上記したように、本発明では高速な入力信号断を検出可能な光受信方式を提供するものであり、さらに言えば連続信号の観測時間で警報発生時間を規定できるため、例えば振幅等を検出する場合のような時間の不確定さが小さいので種々の不具合の解消に役立つことを期待できる。
【００５６】
また動作を理解しやすくするように従来例ではリミッタ増幅器に光受信増幅回路を設け、クロック再生回路はＰＬＬを用いて動作している例で説明したが、入力断と同時にクロック再生データが固定値となり、クロックが消失しないように構築されたシステムに対して、その回路構成の如何を問わずに同様に適用できることは容易に類推できる。
【００５７】
上記した実施形態によれば、本発明は極めて短時間に光入力断を検出できるので、区間をまたがって信号断の影響が発生するのを防止することが出来る。すなわち、光受信部で識別したデータの変化点を所定の時間の中で検出することにより、短時間で信号断を検出し、これと従来のＬＯＳ検出とのＯＲ処理を行った信号で信号断時の検出を行なうようにしたので、光入力断が発生した直後の短時間にＬＯＳ警報を上げることが出来、直ちに受信部下流に対してＡＩＳ挿入等の処理を行うことが出来るようになる。したがって、スルーパスの存在するＡＤＭの場合でも次の区間に出力される信号の同符号連続を短い時間に限定することが出来、エラーの発生を回避できるようになる。
【００５８】
また、スルーチャネルを持つＡＤＭのみでなく、波長多重伝送装置や同期多重電送装置におけるトリビュタリチャネルでの信号断検出に用いれば、特定のトリビュタリチャネルでの障害発生時に、多重化した後の信号に発生するパワーレベルの変動やマーク率変動の時間を短縮出来るため、多重伝送部の伝送特性が劣化しないという効果も期待できる。
【００５９】
（第６実施形態）
以下に本発明の第６実施形態を説明する。第６実施形態では、バイト分離回路でＳＴＭ−Ｎ信号をバイト分離した後、並列に設置された信号処理部のうちの任意の信号処理部にバイト単位の遅延差を付加することにより、受信信号と送信信号のパタンが一致しないようにしたことを特徴としている。
【００６０】
この処理により受信側でのデスクランブルパタンと送信側のスクランブルパタンは必ず一致しなくなるので、光受信部よりａｌｌ“１”あるいはａｌｌ“０”のパタンが入力されても、下流の伝送路にａｌｌ“１”あるいはａｌｌ“０”のパタンの送出を１バイト以内に抑圧することが出来る。
【００６１】
以下、図面を参照して第６実施形態を詳細に説明する。上記したようにＳＴＭフレームを有する信号を伝送する装置は従来、図１４に示すように構成されていたが、第６実施形態ではこの信号処理部を図１１に示すように構成する。図１１において各部は以下の動作を行う。
【００６２】
（１）バイト分離回路４００は、多重されたＳＴＭ−Ｎ信号をＳＴＭ−１単位に分離する。
【００６３】
（２）信号処理回路４０１−１（＃１）〜４０１−１（＃Ｎ）はＳＤＨフォーマットを有する信号に対して所定の処理を実施する。
【００６４】
（３）バイト多重回路４０３は分離されたＳＴＭ−Ｎ信号をＳＴＭ−Ｎ信号に多重化する。
【００６５】
（４）遅延手段としてのバイト遅延回路４０２−２〜４０２−Ｎは、入力された信号に対してバイト単位で遅延を付加して出力する。ここでのバイト遅延回路４０２−２〜４０２−Ｎは信号処理回路４０１−１（＃１）〜４０１−１（＃Ｎ）のうち、偶数番目のみの信号処理回路に対応して設けられている。
【００６６】
上記のように動作するので、各信号処理回路を通過した信号は入力された信号に対し、特定のバイトのみに遅延が付加されて出力される。
【００６７】
図１２は、多重数を４とし、２番目のＳＴＭ−１と４番目のＳＴＭ−１にバイト遅延回路を付加した場合の動作を示す図である。多重化された信号で見ると、２番目と４番目のＳＴＭ−１信号のみが４バイト遅延された信号が信号処理回路より出力される。
【００６８】
このように特定のバイトのみに遅延を付加して信号処理を行うことにより、光入力断時に、受信側のデスクランブルパタンと送信側のスクランブルパタンの位置が仮に一致したとしても、下流の伝送路にａｌｌ“０”あるいはａｌｌ“１”の連続パタンが送出されることを防ぐことができる。
【００６９】
図１３は、多重数を４とし、２番目のＳＴＭ−１と４番目のＳＴＭ−１にバイト遅延回路を付加した場合、光入力断が発生し、下流にａｌｌ“０”パタンが送出され、且つ受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致した状態での信号の状態を示している。
【００７０】
まず光入力断になると
（１）Ｏ／Ｅ部よりａｌｌ“０”あるいはａｌｌ“１”の固定信号が出力される（図１３（ａ））。
【００７１】
（２）ＤＳＣＲ部は、固定信号をデスクランブル処理した信号を下流に送出する。ここでは図１３（ｂ）に示すようなデスクランブルパタンと、入力信号をＥＸ−ＯＲ演算した結果として、図１３（ｃ）に示すようなパタンが出力される。
【００７２】
（３）信号処理回路は入力された信号に対し、２番目と４番目のＳＴＭ−１に４バイト遅延を付加した信号を出力する（図１３（ｄ））。
【００７３】
（４）ＳＣＲ部は、入力された信号をスクランブル処理して出力する。ここでは図１３（ｅ）に示すようなデスクランブルパタンと、入力信号をＥＸ−ＯＲ演算した結果として、図１３（ｆ）に示すようなパタンが出力される。
【００７４】
（５）Ｅ／Ｏ部で光信号に変換して出力する。
【００７５】
上記の動作により、下流の伝送路に出力されるパタンの“０”連続は１バイト以上、２バイト以内に迎えることができるため、下流の光伝送路でエラーの発生を防ぐことができる。
【００７６】
上記した第６実施形態によれば、バイト多重された信号を処理する際に、バイト単位で分離した各信号に対しバイト単位で遅延差を設けるようにしたので、光入力断が発生した際に下流の伝送路への“１”連続あるいは“０”連続のパタンが送出されないので、下流の伝送路でのエラーの発生を防ぐことができる。従って、１つの区間で発生した障害が下流の別区間に波及されないので、障害区間の特定を容易にし、ネットワークとしての保守性を向上することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る光入力断検出装置が適用される情報通信システムの概略構成図である。
【図２】図１に示す各伝送装置Ｎ１〜Ｎｍの主要部の構成を示す図である。
【図３】図２の構成において、Ｉ／Ｆ部１０２−１、ＴＳＡ１０１、Ｉ／Ｆ部１０２−２の内部構成を示すブロック図である。
【図４】本発明の第１実施形態の構成を示す図である。
【図５】図４に示す断検出回路１２及び断検出周期発生回路１１の構成を示す図である。
【図６】観測時間パルスｃが生成されるようすを示すタイムチャートである。
【図７】本発明の第２実施形態の構成を示す図である。
【図８】本発明の第３実施形態の構成を示す図である。
【図９】本発明の第４実施形態の構成を示す図である。
【図１０】本発明の第５実施形態の構成を示す図である。
【図１１】本発明の第６実施形態の構成を示す図である。
【図１２】第６実施形態の構成を付加したときの動作を示す図である。
【図１３】第６実施形態の構成を付加した構成において、受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致したときの信号の状態を示す図である。
【図１４】Ｎ多重された信号をＳＴＭ−１あるいはＳＴＭ−０単位に分離して信号を処理する従来の構成を示す図である。
【図１５】従来の信号処理部の入力信号と出力信号の関係を示す図である。
【図１６】受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致している場合の従来の動作を説明するための図である。
【図１７】受信側のデスクランブルパタンと送信側のスクランブルパタンの位相が一致していない場合の従来の動作を説明するための図である。
【符号の説明】
【００７８】
４００…バイト分離回路
４０１−１〜４０１−Ｎ  信号処理回路  ♯１〜♯Ｎ
４０２−２、４０２−Ｎ…バイト遅延回路
４０３  バイト多重回路
【図１】
2006121711.tif 000003
【図２】
2006121711.tif 000004
【図３】
2006121711.tif 000005
【図４】
2006121711.tif 000006
【図５】
2006121711.tif 000007
【図６】
2006121711.tif 000008
【図７】
2006121711.tif 000009
【図８】
2006121711.tif 000010
【図９】
2006121711.tif 000011
【図１０】
2006121711.tif 000012
【図１１】
2006121711.tif 000013
【図１２】
2006121711.tif 000014
【図１３】
2006121711.tif 000015
【図１４】
2006121711.tif 000016
【図１５】
2006121711.tif 000017
【図１６】
2006121711.tif 000018
【図１７】
2006121711.tif 000019