(57)【要約】【課題】  スイッチング素子に半導体素子を用いてこれをパルス駆動する際に、良好なスイッチング特性を有するスイッチング回路を得る。【解決手段】  スイッチング回路１をＯＮする際は、半導体スイッチング素子１１の制御端子としてのゲート端子Ｇのインピーダンスを、このスイッチング回路１の制御信号の立ち上がりを微分するように開放値から短絡値を経て抵抗１５に相当する値に安定させる。また、スイッチング回路をＯＦＦする際は、この抵抗１５に相当するインピーダンス値から開放値まで変化させている。これによって、制御信号入力端子に印加されるパルス状の制御信号に対する応答速度を速める。【選択図】  図１
2006333104.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子と、
コレクタ端子が前記半導体スイッチング素子の制御端子に接続されエミッタ端子が接地された第１のトランジスタと、
一端がこの第１のトランジスタのベース端子に接続されたコンデンサと、
一端がこのコンデンサの他端に接続され他端が制御信号入力端子に接続された第１の抵抗と、
一端が前記半導体スイッチング素子の制御端子に接続された第２の抵抗と、
コレクタ端子がこの第２の抵抗の他端に接続されエミッタ端子が接地された第２のトランジスタと、
一端がこの第２のトランジスタのベース端子に接続され他端が前記制御信号入力端子に接続された第３の抵抗と
を有することを特徴とするスイッチング回路。
【請求項２】
前記半導体スイッチング素子をＰチャンネルＭＯＳ型ＦＥＴとしたことを特徴とする請求項１に記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路に係り、特に、スイッチング素子に半導体素子を用い、これをパルス駆動するスイッチング回路に関する。
【背景技術】
【０００２】
図３は、スイッチング素子に半導体素子を用い、これをパルス駆動する従来のスイッチング回路の一例を示す回路図である。図３において、スイッチング素子３１は、例えばＦＥＴである。信号入力側としてのソース端子Ｓには正電圧を出力する定電圧電源３２が接続され、信号出力側（負荷側）としてのドレイン端子には負荷抵抗３３が接続されており、ソース端子Ｓとゲート端子Ｇとの間には抵抗３４が接続されている。
【０００３】
トランジスタ３５は、このスイッチング素子３１を駆動する制御信号を供給するトランジスタであり、そのコレクタ端子Ｃはスイッチング素子３１のゲート端子Ｇに接続され、エミッタ端子Ｅは接地されている。また、ベース端子Ｂと制御信号入力端子３９との間には、コンデンサ３６と抵抗３７が直列に接続され、さらにコンデンサ３６には抵抗３８が並列に接続されている。
【０００４】
次に、このスイッチング回路の動作について、図３及び図４の波形図を参照して説明する。まず、制御信号入力端子３９のレベルが図４（ａ）に例示したようにＬｏｗレベルからＨｉｇｈレベルに変化すると、トランジスタ３５のベース電流が流れ、このトランジスタ３５は導通状態になって、スイッチング素子３１のゲート端子Ｇからトランジスタ３５のコレクタ端子Ｃ側を見たときのインピーダンスＺ３は、図４（ｂ）に示すように開放値から短絡値に変化する。このゲート端子Ｇでのインピーダンス変化に伴って、スイッチング素子３１もＯＦＦからＯＮに切り換わり、負荷抵抗３３の両端には図４（ｃ）に示すように、定電圧電源３２からの電圧が現れる。
【０００５】
一方、制御信号入力端子３９のレベルが図４（ａ）に例示したようにＨｉｇｈレベルからＬｏｗレベルに変化すると、トランジスタ３５は非導通状態になって、スイッチング素子３１のゲート端子Ｇからトランジスタ３４のコレクタ端子Ｃ側を見たときのインピーダンスＺ３は、図４（ｂ）に示すように短絡値から開放値に変化する。この変化に伴って、スイッチング素子３１もＯＮからＯＦＦに切り換わり、負荷抵抗３３の両端の電圧も消失する。
【０００６】
このような半導体素子を用いたスイッチング回路は、例えば特許文献１等に記載されている。
【特許文献１】特開平８−４６５０２号公報（第６ページ、図６）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、スイッチング素子に半導体素子を用い、このスイッチング素子をパルス駆動する場合には、良好なスイッチング特性が求められる。特に、高速なパルス駆動では、立ち上がり時間及び立ち下がり時間を十分に短縮する必要がある。図３に例示した従来のスイッチング回路では、制御信号入力端子３９のレベルがＬｏｗレベルからＨｉｇｈレベルに変化してスイッチング素子３１がＯＦＦからＯＮに切り換わるとき、コンデンサ３６の作用によりトランジスタ３５が良好な立ち上がりを示すため、スイッチング素子３１の立ち上がり時間も短い。
【０００８】
しかしながら、制御信号入力端子３９のレベルがＨｉｇｈレベルからＬｏｗレベルに変化してスイッチング素子３１がＯＮからＯＦＦに切り換わるとき、このコンデンサ３６の放電時定数が大きいために、トランジスタ３５の立ち下がりに時間を要する。このため、図４（ｂ）に示すように、スイッチング素子３１のゲート端子ＧのインピーダンスＺが開放に移行するまで時間を要し、スイッチング素子３１の立ち下がり特性が悪化するという課題があった。
【０００９】
本発明は、上述の課題を解消するためになされたものであり、スイッチング素子に半導体素子を用いてこれをパルス駆動する際に、良好なスイッチング特性を有するスイッチング回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明のスイッチング回路は、半導体スイッチング素子と、コレクタ端子が前記半導体スイッチング素子の制御端子に接続されエミッタ端子が接地された第１のトランジスタと、一端がこの第１のトランジスタのベース端子に接続されたコンデンサと、一端がこのコンデンサの他端に接続され他端が制御信号入力端子に接続された第１の抵抗と、一端が前記半導体スイッチング素子の制御端子に接続された第２の抵抗と、コレクタ端子がこの第２の抵抗の他端に接続されエミッタ端子が接地された第２のトランジスタと、一端がこの第２のトランジスタのベース端子に接続され他端が前記制御信号入力端子に接続された第３の抵抗とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、スイッチング素子に半導体素子を用いてこれをパルス駆動する際に、良好なスイッチング特性を有するスイッチング回路を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明に係るスイッチング回路を実施するための最良の形態について、図１及び図２を参照して説明する。
【実施例１】
【００１３】
図１は、本発明に係るスイッチング回路の一実施例を示す回路図である。このスイッチング回路１は、半導体スイッチング素子１１、第１のトランジスタとしてのトランジスタ１２、コンデンサ１３、第１の抵抗としての抵抗１４、第２の抵抗としての抵抗１５、第２のトランジスタとしてのトランジスタ１６、及び第２の抵抗としての抵抗１７から構成されている。また、入力端子２１、出力端子２２、及び制御信号入力端子２３を備えている。
【００１４】
半導体スイッチング素子１１は、制御信号によりスイッチング動作を行う半導体素子であり、本実施例においては、ＰチャンネルＭＯＳ型ＦＥＴとしている。この半導体スイッチング素子１のソース端子Ｓは入力端子２１に、ドレイン端子Ｄは出力端子２２に、それぞれ接続されている。また、ソース端子Ｓとゲート端子Gとの間には、抵抗１８が接続されている。
【００１５】
半導体スイッチング素子１１のゲート端子Ｇには、トランジスタ１２のコレクタ端子Ｃが接続されている。このトランジスタ１２のエミッタ端子Ｅは接地されており、ベース端子Ｂには、コンデンサ１３の一端が接続されている。コンデンサ１３の他端は抵抗１４の一端に接続され、さらにこの抵抗１４の他端は制御信号入力端子２３に接続されている。
【００１６】
また、半導体スイッチング素子１１のゲート端子Ｇには、抵抗１５を通してトランジスタ１６のコレクタ端子も接続されている。このトランジスタ１６のエミッタ端子Ｅは接地されており、ベース端子Ｂは、抵抗１７を通して制御信号入力端子２３に接続されている。
【００１７】
さらに、図１においては、入力端子２１には入力信号として、例えば正電圧を出力する定電圧電源２４が、また出力端子２２に負荷抵抗２５が、それぞれ接続されている。そして、このスイッチング回路１は、制御信号入力端子２３に印加される制御信号に従って、入力端子２１に接続された正電圧電源２４をスイッチングし、出力端子２２に接続された負荷抵抗２５に供給する。
【００１８】
次に、前述の図１、及び図２の波形図を参照して、上述のように構成されたスイッチング回路１の動作を説明する。図２は、制御信号入力端子２３に印加されるパルス状の制御信号の波形と、これに対応させて半導体スイッチング素子１１のゲート端子ＧのインピーダンスＺ１、及び負荷抵抗２５の両端の波形をモデル化して示す波形図である。
【００１９】
まず、図２（ａ）において、制御信号入力端子２３に印加される制御信号のレベルがＬｏｗレベルからＨｉｇｈレベルに変化すると、トランジスタ１２のベース端子Ｂには、コンデンサ１３と抵抗１４を通してベース電流が流れる。このベース電流は、コンデンサ１３が充電されるまでの間、制御信号の立ち上がりを微分するように流れ続け、トランジスタ１２は、制御信号の立ち上がりで高速に導通状態となり、その後はベース電流の現象とともに非導通状態に移る。これと同時に、トランジスタ１６のベース端子Ｂにも抵抗１７を通してベース電流が流れ始める。そして、自身の応答特性に従った過渡応答時間を経た後、トランジスタ１６は導通状態となる。
【００２０】
このときに半導体スイッチング素子１１のゲート端子Ｇから外側を見たインピーダンスＺ１は、トランジスタ１２が制御信号の立ち上がりで高速に導通状態になった後にトランジスタ１６が安定な導通状態となるので、図２（ｂ）に示すように、開放値から短絡値を経て抵抗１５に相当する値となって安定する。従って、半導体スイッチング素子１１も、このゲート端子ＧのインピーダンスＺ１の変化に伴ってＯＦＦからＯＮに高速に切り換わり、負荷抵抗２５の両端には、図２（ｃ）に示すように、定電圧電源２４からの電圧が良好な立ち上がり特性を持って現れる。
【００２１】
一方、制御信号のレベルがＨｉｇｈレベルからＬｏｗレベルに変化すると、トランジスタ１２は非導通状態のまま変化しないが、トランジスタ１６にはベース電流が流れなくなるため、自身の応答特性に従って導通状態から非導通状態に変化する。このときに半導体スイッチング素子１１のゲート端子ＧのインピーダンスＺ１は、図２（ｂ）に示すように、抵抗１５に相当する値から開放値へと変化するが、この抵抗１５の作用により、半導体スイッチング素子１１のＯＮからＯＦＦへの切り換わり時間が早まる。従って、図２（ｃ）に示すように、負荷抵抗２５の両端の電圧も良好な立ち下がり特性を持って消失する。
【００２２】
以上説明したように、本実施例においては、スイッチング回路をＯＮする際は、半導体スイッチング素子の制御端子としてのゲート端子のインピーダンスを、このスイッチング回路の制御信号の立ち上がりを微分するように開放値から短絡値を経て抵抗１５に相当する値に安定させている。また、スイッチング回路をＯＦＦする際は、この抵抗１５に相当するインピーダンス値から開放値まで変化させている。これにより、制御信号入力端子に印加されるパルス状の制御信号に対する応答速度を速め、スイッチング回路をパルス駆動する際に、良好な立ち上がり特性及び立ち下がり特性を有するスイッチング回路を得ることができる。
【００２３】
また、半導体スイッチング素子として、ＰチャンネルＭＯＳ型ＦＥＴを使用している。これにより、例えばＮチャンネルのものを使用した場合のように、負荷側に現れる電圧にゲート・ソース間しゃ断電圧を加えた電圧以上にゲート端子をプルアップするする必要がないので、スイッチング回路をより簡素に構成することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係るスイッチング回路の一実施例を示す回路図。
【図２】図１のスイッチング回路におけるパルス状の制御信号の波形、半導体スイッチング素子１１のゲート端子ＧのインピーダンスＺ１、及び負荷抵抗２５の両端の波形をモデル化して示す波形図。
【図３】従来のスイッチング回路の一例を示す回路図。
【図４】図３における制御信号の波形、スイッチング素子の制御端子のインピーダンスＺ３、及び負荷抵抗両端の波形をモデル化して示す波形図。
【符号の説明】
【００２５】
１  スイッチング回路
１１  半導体スイッチング素子
１２、１６  トランジスタ
１３  コンデンサ
１４、１５、１７、１８  抵抗
２１  入力端子
２２  出力端子
２３  制御信号入力端子
２４  定電圧電源
２５  負荷抵抗
【図１】
2006333104.tif 000003
【図２】
2006333104.tif 000004
【図３】
2006333104.tif 000005
【図４】
2006333104.tif 000006