(57)【要約】【課題】  大音量出力が続く場合に発生し易い音声途切れの防止に有効なデジタルアンプを提供する。【解決手段】  音声信号の変調を行うパルス変調回路１２０と、前記変調回路の出力で駆動されるＤ級ドライブ回路１３０と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路１４０と、デジタルアンプ１００内の異常を検出する異常検出回路１５０とを設け、前記異常検出回路１５０にて異常発生要因を判別し、過大入力が要因である場合には減衰器１１２を調整して入力ゲインを低下させることで音声途切れを防止する。【選択図】  図１
2006174268.tif 000002
【特許請求の範囲】
【請求項１】
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記デジタルアンプ内の異常を検出する異常検出回路と、
前記異常検出回路から出力される異常信号に基づいて、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させる手段と
を具備することを特徴とするデジタルアンプ。
【請求項２】
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、
前記異常検出回路から出力された異常信号に応答して、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させ、該ゲインが低下した状態で一定期間動作させた後に異常状態が解消した場合は、再度ゲインを上昇させる手段を備えたことを特徴とするデジタルアンプ。
【請求項３】
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、
前記異常検出回路から出力された異常信号に応答して、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させ、該ゲインが低下した状態で一定期間動作させた後に異常状態が解消しなかった場合は、異常が発生した回路を停止させる手段を備えたことを特徴とするデジタルアンプ。
【請求項４】
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、
前記異常検出回路は、
前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させる第１の判断レベルと、
異常が発生した回路を停止させる第２の判断レベルと
を備えたことを特徴とするデジタルアンプ。
【請求項５】
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、
前記異常検出回路は、
前記Ｄ級ドライブ回路の出力電流の値を検出し、該電流値が所定の基準値以上となったときに過電流パルスを発生するＯＣＰ回路を具備し、
前記ＯＣＰ回路が発生した過電流パルスの数に応じて、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させる処理および／または異常が発生した回路を停止させる処理を行うことを特徴とするデジタルアンプ。
【請求項６】
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記Ｄ級ドライブ回路への電源供給を行うＤＣＤＣコンバータと、
前記デジタルアンプ内の異常を検出する異常検出回路と、
前記異常検出回路から出力される異常信号に基づいて、前記ＤＣＤＣコンバータの電源電圧を低下させる手段と
を具備することを特徴とするデジタルアンプ。
【請求項７】
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記フィルタ回路から出力される音声信号の音量を制御するボリューム制御手段と、
前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、
前記ボリューム制御手段は、
前記異常検出回路から出力される異常信号に基づいて、前記音声信号の音量を低下させる機能を備えたことを特徴とするデジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタルアンプに関し、特に、大音量出力が続く場合に発生し易い音声途切れの防止に有効なデジタルアンプに関する。
【背景技術】
【０００２】
近年、ＡＶ機器の多機能化・高集積化が進む中で、複合ＡＶ機のデジタル化が注目されている。この種の複合ＡＶ機としては、ＣＤプレーヤ、ＡＭ／ＦＭラジオチューナー、オーディオアンプ等を同一筐体内で構成したＡＶ用のコンポーネントが知られている。
【０００３】
さらに、最近では、上述したような複合ＡＶ機に組み込まれるオーディオアンプとして、アナログアンプからデジタルアンプへの切替が検討されており、デジタルアンプを用いることで、従来のアナログアンプよりも、小型、低発熱、高音質等が期待できるため、デジタルアンプが複合ＡＶ機のオーディオアンプの主流となりつつある。
【０００４】
この種のデジタルアンプでは、音声信号の増幅がスイッチング動作により行われるため、ノイズや歪み対策が重要となる。これらの課題に対するアプローチとして、下記特許文献に記載された手法が知られている。
【特許文献１】特開２００３−２５８５６５号公報
【特許文献２】特開２００４−１２８６６２号公報  上記特許文献１には、ＣＤプレーヤの再生時にはデジタルアンプを駆動し、ラジオを受信する際には、デジタルアンプを停止させてアナログアンプを使用する構成やデジタルアンプをシールドケースに入れてシールドする手法が示されている。
【０００５】
また、特許文献２には、オーディオ入力信号と出力増幅段の出力信号とを比較し、この比較結果をもとに定電圧電源回路の出力を変調することで、出力増幅段による歪みを低減させる手法が開示されている。
【０００６】
一方、デジタルアンプによる音声信号の増幅は、トランジスタやＦＥＴのような非線形素子を用いた増幅回路によって行われ、この増幅回路には定電圧の電源が供給されるため、過大な信号が入力されると増幅素子の飽和により信号劣化が生じる。この課題を解決する手法としては、下記特許文献に示されたような手法が知られている。
【特許文献３】特開平７−３２１５７９号公報
【特許文献４】特開平９−１６７９２３号公報  上記特許文献３には、検出されたバッテリ電圧がしきい電圧条件を満たすか否か判定し、満たす場合に前記電力増幅器が飽和する危険があるとみなし、前記電力増幅器が線形領域で作動するよう前記可変アッテネータの減衰率を大きくする減衰率補正手段を備えた自動出力制御回路が開示されている。
【０００７】
また、上記特許文献４には、 出力増幅器を構成する出力トランジスタの飽和電圧を検出する検出手段と、この検出手段出力にもとづいて出力増幅器の入力信号のゲインを調整する自動レベル制御手段を備えた音響機器の出力増幅装置が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記各特許文献に示された手法は、いずれも有効な手法と考えられるが、デジタルアンプ回路では、設計マージンをなるべく少なくすることで、高効率化を図る手法が取られるため、大音量の信号が継続して入力された場合に保護回路が異常状態を誤検出し、動作停止に至ることがあった。
【０００９】
このような回路保護がかかると、演奏中に音声出力が途切れることになるため、従来の回路構成では大音量出力を望むユーザが満足し得る使用感を提供することが困難である。
【００１０】
また、前述の特許文献４に記載されたように、トランジスタの飽和電圧を検出してからゲインを低減させる手法では、飽和には至らない大音量信号には対応することができず、また、トランジスタが飽和した時に音声歪みが生じるため、瞬間的であってもユーザの使用感を損ねる要因となる。
【００１１】
そこで、本発明は、大音量出力が続く場合に発生し易い音声途切れの防止に有効なデジタルアンプを提供する。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、請求項１記載の発明は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記デジタルアンプ内の異常を検出する異常検出回路と、前記異常検出回路から出力される異常信号に基づいて、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させる手段とを具備することを特徴とする。
【００１３】
このように、異常検出回路から出力される異常信号に基づいて入力ゲインを低下させることにより、回路動作を停止させることなく過大入力の継続が原因で発生した異常状態を解消することができる。
【００１４】
ここで、異常検出回路としては、過電流検出、過電圧検出、出力短絡検出、温度センサ等を使用し、これらの検出回路から出力された異常信号を利用して入力ゲインを調整することが望ましい。
【００１５】
また、入力ゲインを低下させる手段としては、アナログ入力タイプのデジタルアンプの場合には、パルス変調器の前段に減衰器を設けて減衰量を制御する方法が適用可能であり、デジタル入力タイプのデジタルアンプの場合には、パルス変調回路の変調条件を制御する手法が適用可能である。ここで、変調条件を制御する手法としては、デジタル音声信号をビットシフトさせる等の手法により、音量ゲインを下げる方法が採用可能である。
【００１６】
また、パルス変調回路としては、ＰＷＭ変換回路やΔΣ変換回路等を含めてもよく、また、音声信号に対して所定の演算処理を行う機能を含めても良い。デジタルアンプ回路で用いられる変調方式としては、パルス幅変調方式であるＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）、パルス密度変調方式であるＰＤＭ（Ｐｕｌｓｅ  Ｄｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ）があり、デジタルアンプ回路に入力されるデータ形式としては、音楽ＣＤで用いられるＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）がある。
【００１７】
ここで、パルス変調回路に入力される音声信号は、アナログ信号であってもデジタル信号であっても良く、アナログ信号が入力される場合は、当該アナログ信号が直接パルス変調回路に入力されて、パルス信号に変換されるか、または、一旦、Ａ／Ｄコンバータを介してデジタル信号に変換された後にパルス変調回路に入力される構成のいずれを用いても良い。
【００１８】
一方、デジタル信号が入力される場合は、当該デジタル信号が直接パルス変調回路に入力されて、パルス信号に変換されるか、または、一旦、Ｄ／Ａコンバータを介して、アナログ信号に変換された後にパルス変調回路に入力される構成のいずれを用いても良い。
【００１９】
尚、パルス変調回路の実施形態としては、アナログ信号入力の場合は、アナログ入力ＰＷＭ変調回路またはアナログ入力ΔΣ回路を使用し、デジタル信号入力の場合は、デジタル入力ＰＷＭ変調回路またはデジタル入力ΔΣ回路を使用すれば良い。
【００２０】
また、本発明に係るデジタルアンプは、スイッチングアンプ、デジタルアンプ、Ｄ級アンプのいずれも含むものとする。
【００２１】
また、請求項２記載の発明は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、前記異常検出回路から出力された異常信号に応答して、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させ、該ゲインが低下した状態で一定期間動作させた後に異常状態が解消した場合は、再度ゲインを上昇させる手段を備えたことを特徴とする。
【００２２】
このように、入力ゲインを低下させ、一定期間経過後に再度ゲインを上昇させる手段を備えることにより、過大入力の継続が原因で発生していた異常状態は、一定期間の低ゲイン動作によって解消され、その後は自動的に入力ゲインが戻る構成を提供することができる。
【００２３】
また、請求項３記載の発明は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、前記異常検出回路から出力された異常信号に応答して、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させ、該ゲインが低下した状態で一定期間動作させた後に異常状態が解消しなかった場合は、異常が発生した回路を停止させる手段を備えたことを特徴とする。
【００２４】
このように、低ゲインで一定期間動作させても異常状態が解消しなかった場合は、過電流、過電圧、出力短絡等の過大入力の継続以外の原因が発生しているものと考えられるため、異常が発生した回路を停止させる。
【００２５】
また、請求項４記載の発明は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、前記異常検出回路は、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させる第１の判断レベルと、異常が発生した回路を停止させる第２の判断レベルとを備えたことを特徴とする。
【００２６】
このように、２つの判断レベルを備えることでも、過大入力の継続とそれ以外の異常発生要因を区別することができ、過大入力の継続が要因であった場合には、入力ゲインを低下させることで回路動作を停止させることなく異常状態を解消することができる。
【００２７】
また、請求項５記載の発明は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、前記異常検出回路は、前記Ｄ級ドライブ回路の出力電流の値を検出し、該電流値が所定の基準値以上となったときに過電流パルスを発生するＯＣＰ回路を具備し、前記ＯＣＰ回路が発生した過電流パルスの数に応じて、前記パルス変調回路または前記Ｄ級ドライブ回路へ入力される信号のゲインを低下させる処理および／または異常が発生した回路を停止させる処理を行うことを特徴とする。
【００２８】
このように、ＯＣＰのカウント数に基づいて異常発生要因を特定することで、過大入力の継続が要因であった場合には、入力ゲインを低下させることで回路動作を停止させることなく異常状態を解消することができるとともに、過電流等の回路動作の停止が必要な場合は該当回路を停止させることで回路を適切に保護することができる。
【００２９】
また、請求項６記載の発明は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記Ｄ級ドライブ回路への電源供給を行うＤＣＤＣコンバータと、前記デジタルアンプ内の異常を検出する異常検出回路と、前記異常検出回路から出力される異常信号に基づいて、前記ＤＣＤＣコンバータの電源電圧を低下させる手段とを具備することを特徴とする。
【００３０】
このように、異常信号に応じてＤＣＤＣコンバータの電源電圧を低下させることにより、ＤＣＤＣコンバータの電源電圧を調整することでボリューム制御を行うタイプのデジタルアンプにおいては、過大入力の継続が要因で発生した異常に対しては回路動作を停止させることなく異常状態を解消することができる。
【００３１】
また、請求項７記載の発明は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記フィルタ回路から出力される音声信号の音量を制御するボリューム制御手段と、前記デジタルアンプ内の異常を検出する異常検出回路とを具備し、前記ボリューム制御手段は、前記異常検出回路から出力される異常信号に基づいて、前記音声信号の音量を低下させる機能を備えたことを特徴とする。
【００３２】
このように、異常信号に応じて出力ボリュームを低下させることにより、過大入力の継続が要因で発生した異常に対しては回路動作を停止させることなく異常状態を解消することができる。
【発明の効果】
【００３３】
以上説明したように、本発明によれば、大音量出力が続く場合に発生し易い音声途切れの防止に有効なデジタルアンプを提供することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。
【００３５】
図１は、本発明に係るデジタルアンプが組み込まれたオーディオコンポーネントの内部構成を示すブロック図である。同図に示すように、このオーディオコンポーネントは、ＡＭ／ＦＭラジオ受信部５１０と、オーディオテープ再生部５２０と、ＣＤ／ＤＶＤプレーヤ５３０と、デジタルアンプ回路を内蔵したデジタルアンプモジュール１００とで構成される。
【００３６】
そして、音声信号をアナログ形式で出力するＡＭ／ＦＭラジオ受信部５１０とオーディオテープ再生部５２０とがスイッチＳＷ１に接続され、このスイッチＳＷ１で選択された信号がＡ／Ｄコンバータ５４０に入力される。
【００３７】
ＡＭ／ＦＭラジオ受信部５１０またはオーディオテープ再生部５２０から出力されたアナログ形式の音声信号は、このＡ／Ｄコンバータ５４０でデジタル信号に変換され、減衰器１１２を介してデジタルアンプモジュール１００内のパルス変調器１２０に入力される。
【００３８】
一方、音声信号をデジタル形式で出力するＣＤ／ＤＶＤプレーヤ５３０と外部からのデジタル信号を入力するためのポートＰ３とがスイッチＳＷ２に接続され、このスイッチＳＷ２で選択された信号が減衰器１１２を介してデジタルアンプモジュール１００内のパルス変調器１２０に入力される。
【００３９】
デジタルアンプモジュール１００は、ＤＣＤＣコンバータ１００と、パルス変調器１２０と、Ｄ級ドライバ１３０と、ローパスフィルタ１４０とを内蔵し、ＡＭ／ＦＭラジオ受信部５１０、オーディオテープ再生部、ＣＤ／ＤＶＤプレーヤ５３０または外部ポートＰ３から入力された音声信号を増幅し、ポートＰ２を介して、オーディオコンポーネント５００の外部に設けられたスピーカ６２０にアナログ出力する。
【００４０】
ここで、パルス変調器１２０とＤ級ドライバ１３０とは、ＤＣＤＣコンバータ１１０で生成された電力で駆動され、このＤＣＤＣコンバータは、オーディオコンポーネント５００の外部に設けられたバッテリ６１０からの電力供給を利用して、パルス変調器１２０に電圧ＶＤＤ２を生成・供給し、Ｄ級ドライバ１３０に電圧ＶＤＤ１を生成・供給する。尚、このバッテリ６１０は、ポートＰ１に接続され、ＡＭ／ＦＭラジオ受信部５１０、オーディオテープ再生部、ＣＤ／ＤＶＤプレーヤ５３０に対しても電力供給を行う。
【００４１】
異常検出回路１５０は、過電流、過電圧、出力短絡等を検出すると、デジタルアンプモジュール１００内の回路を保護するために、異常信号ＦＬＴをパルス変調回路１２０に出力してスイッチング制御を停止するとともに、ゲイン制御信号ＧＣを減衰器１１２に出力して入力ゲインを低下させる。
【００４２】
図２は、図１に示したデジタルアンプモジュールの構成例を示す回路ブロック図である。同図に示すように、異常検出回路１５０には、Ｄ級ドライバ１３０の入力電流Ｉｉｎおよび入力電圧ＶＤＤ１と、Ｄ級ドライバ１３０周辺の温度を検出する温度センサ１３４の出力Ｔｅｍｐとが入力される。
【００４３】
異常検出回路１５０は、これら入力信号の値に基づいて異常発生要因を特定し、過大入力の継続が要因である場合には、ゲイン制御信号ＧＣを減衰器１１２に出力して入力ゲインを低下させ、過電流、過電圧、出力短絡、温度の異常な上昇が原因である場合には、異常信号ＦＬＴをパルス変調回路１２０に出力してスイッチング制御を停止させる。
【００４４】
図３は、図２に示した異常検出回路の構成例を示す回路ブロック図である。同図に示すように、異常検出回路１５０の内部には、入力電流Ｉｉｎの値を検出し過電流レベルを超えている場合には過電流パルスを出力する過電流検出回路１５２と、入力電圧ＶＤＤ１の値を検出し過電圧レベルを超えている場合には過電圧パルスを出力する過電圧検出回路１５４とが設けられる。
【００４５】
また、温度センサ１３４は、Ｄ級ドライバ周辺の温度が所定の温度に達したときにＨレベルのパルスを出力する構成を有し、ＯＲ演算器１５６は、温度センサ１３４の出力パルスと過電流パルスと過電圧パルスと論理和を取り、これらのいずれかがＨレベルであった場合には、Ｈレベルの信号をゲイン制御信号ＧＣとして出力するとともに、タイマ１５８をスタートさせる。
【００４６】
タイマ１５８は、ＯＲ演算器１５６のＨレベル出力を受けた後、所定の時間が経過した時点でＨレベルの出力を異常信号ＦＬＴとして出力する。このタイマ１５８には、ＯＲ演算器１５６の反転信号がリセット信号として入力されており、温度センサ１３４の出力パルスと過電流パルスと過電圧パルスとがＬレベルになった場合には、この時点までに計測した結果をリセットする。
【００４７】
図４は、図１に示したデジタルアンプモジュールの変形例を示す回路ブロック図である。同図に示すように、パルス変調回路１２０の入力経路として、減衰器１１２を介した経路とスルーの経路の２つを用意しておき、これらの経路をスイッチＳＷで切替可能に構成し、このスイッチＳＷをゲイン制御信号ＧＣによって制御することで、入力ゲインを調整する構成としても良い。
【００４８】
図５は、ＰＣＭ信号の入力を想定した場合の図１に示すデジタルアンプモジュールの内部構成例を示す回路ブロック図である。同図に示すように、図１のデジタルアンプモジュール１００にＰＣＭ信号が入力される場合には、パルス変調器１２０をＰＣＭ−ＰＷＭ変換器１２２で構成し、このＰＣＭ−ＰＷＭ変換器で外部から入力されたＰＣＭ信号をＰＷＭ信号に変換し、このＰＷＭ信号でＤ級ドライバ１３０を駆動する。
【００４９】
ここで、Ｄ級ドライバ１３０は、ハイサイドのスイッチング素子ＦＥＴ１と、ローサイドのスイッチング素子ＦＥＴ２と、該各スイッチング素子をＰＷＭ信号で駆動するドライバアンプＡｍｐ１およびＡｍｐ２とで構成される。
【００５０】
Ｄ級ドライバ１３０から出力された信号は、インダクタＬとコンデンサＣとで構成されたローパスフィルタ１４０を通過することで、アナログ音声信号が抽出され、この音声信号でスピーカ６２０が駆動される。
【００５１】
ここで、ＰＣＭ−ＰＷＭ１２２変換器は、異常検出回路１５０からゲイン制御信号ＧＣを受けた場合には、ＰＣＭ信号をビットシフトさせて入力ゲインを低下させ、異常信号ＦＬＴを受けた場合には、スイッチング制御を停止させて保護状態に移行する。
【００５２】
図６は、アナログ信号の入力を想定した場合のデジタルアンプモジュールの内部構成例を示す回路ブロック図である。同図に示すように、アナログ信号入力に対応させる場合は、図１に示したＡ／Ｄコンバータ５４０と減衰器１１２をデジタルアンプモジュール１００の内部に取り込めば良く、その他は、図５と同様に構成する。
【００５３】
ここで、減衰器１１２は、異常検出回路１５０からゲイン制御信号ＧＣを受けると、アナログ入力信号のゲインを低下させ、ＰＣＭ−ＰＷＭ１２２変換器は、異常検出回路１５０から異常信号ＦＬＴを受けた場合には、スイッチング制御を停止させて保護状態に移行する。
【００５４】
図７は、ＰＤＭ信号の入力を想定した場合のデジタルアンプモジュールの内部構成例を示す回路ブロック図である。同図に示すように、ＰＤＭ信号入力に対応させる場合は、ＰＤＭ−ＰＷＭ変換器１２４を用いてパルス変調器１２０を構成すれば良い。その他は、図５と同様である。
【００５５】
ここで、ＰＤＭ−ＰＷＭ１２４変換器は、異常検出回路１５０からゲイン制御信号ＧＣを受けた場合には、ＰＤＭ信号をビットシフトさせて入力ゲインを低下させ、異常信号ＦＬＴを受けた場合には、スイッチング制御を停止させて保護状態に移行する。
【００５６】
図８は、図３に示した異常検出回路の変形例示す回路ブロック図である。同図に示すように、温度センサ１３４の出力Ｔｅｍｐをアナログ信号として比較器１５５−１および１５５−２に入力し、温度上昇の程度によって異常発生要因を判別する構成としても良い。
【００５７】
ここで、比較器１５５−１は、温度センサ１３４の出力Ｔｅｍｐを第１の基準電圧Ｒｅｆ１と比較し、温度センサ１３４の出力Ｔｅｍｐが第１の基準電圧Ｒｅｆ１に達したときにＨレベルの異常信号ＦＬＴを出力し、比較器１５５−２は、温度センサ１３４の出力Ｔｅｍｐを第２の基準電圧Ｒｅｆ２と比較し、温度センサ１３４の出力Ｔｅｍｐが第２の基準電圧Ｒｅｆ２に達したときにタイマ１５８をスタートさせて、時間Ｔ１の期間Ｈレベルのゲイン制御信号ＧＣを出力する。
【００５８】
図９は、図８に示した回路の動作例を示すタイミングチャートである。同図（ａ）に示すように、温度センサの示す温度がＲｅｆ２に達すると、同図（ｂ）に示すように、ゲイン制御信号ＧＣがＴ１の期間Ｈレベルになって入力ゲインが低下した状態となる。
【００５９】
この入力ゲインを低下させたことによって温度が降下した後、再び、温度センサの示す温度がＲｅｆ２に達すると、ゲイン制御信号ＧＣが再びＨレベルになるが、温度がそのままＲｅｆ１まで上昇した場合には、同図（ｃ）に示すように異常信号ＦＬＴがＨレベルとなり保護状態に移行する。
【００６０】
図１０は、図８に示した回路の他の動作例を示すタイミングチャートである。同図（ａ）に示すように、温度センサの示す温度がＲｅｆ２に達すると、同図（ｂ）に示すように、ゲイン制御信号ＧＣがＴ１の期間Ｈレベルになって入力ゲインが低下した状態となる。
【００６１】
この入力ゲインを低下させたことによって温度が降下した後、再び、温度センサの示す温度がＲｅｆ２に達すると、ゲイン制御信号ＧＣが再びＴ１の期間Ｈレベルになるが、温度が回復しなかった場合には、同図（ｃ）に示すように異常信号ＦＬＴがＨレベルとなり保護状態に移行する。
【００６２】
図１１は、図８に示した異常検出回路の変形例示す回路ブロック図である。同図に示すように、図８のタイマに替えてシュミットコンパレータ１５５−３を用いてゲイン制御用信号を生成する構成としても良い。この場合、シュミットコンパレータ１５５−３の基準電圧はＲｅｆ２およびＲｅｆ３の２値になる。
【００６３】
図１２は、図１１に示した回路の動作例を示すタイミングチャートである。同図（ａ）に示すように、温度センサの示す温度がＲｅｆ２に達すると、同図（ｂ）に示すように、ゲイン制御信号ＧＣがＨレベルになって入力ゲインが低下した状態となる。この状態は温度センサの示す温度がＲｅｆ３に降下するまで継続する。
【００６４】
この入力ゲインを低下させたことによって温度が降下した後、再び、温度センサの示す温度がＲｅｆ２に達すると、ゲイン制御信号ＧＣが再びＨレベルになるが、温度が回復しなかった場合には、同図（ｃ）に示すように異常信号ＦＬＴがＨレベルとなり保護状態に移行する。
【００６５】
図１３は、図１に示したデジタルアンプモジュールの他の実施形態を示す回路ブロック図である。同図に示すように、本実施形態に係るデジタルアンプモジュール１００は、入力側に接続されたバッテリ６１０の入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに変換してスピーカ６２０に出力するデジタルアンプ回路として構成される。
【００６６】
このデジタルアンプモジュール１００は、Ｄ級ドライバを構成するスイッチング素子ＦＥＴ１およびＦＥＴ２と、該各スイッチング素子を制御するパルス変調回路１２０と、該各スイッチング素子の出力を平滑するインダクタＬおよびキャパシタＣと、パルス変調器１２０への入力ゲインを調整する減衰器１１２と、出力電圧Ｖｏｕｔを検出する分圧抵抗器Ｒ１およびＲ２から構成される。
【００６７】
異常検出回路１５０は、スイッチング素子ＦＥＴ１およびＦＥＴ２を流れる電流値を検出し、ＯＣＰ（Ｏｖｅｒ  Ｃｕｒｒｅｎｔ  Ｐｒｏｔｅｃｔｉｏｎ）制御を行うＯＣＰ回路１６と、該ＯＣＰ回路が生成した過電流パルスに基づいてデジタルアンプモジュール１００の出力短絡を判定する短絡判定回路１８とで構成される。
【００６８】
図１４は、図１３に示したＯＣＰ回路の一実施形態を示す回路ブロック図である。同図に示すように、ＯＣＰ回路１６は、スイッチング素子ＦＥＴ１を流れるハイサイド電流Ｉ−Ｈを検出する抵抗Ｒ３およびトランジスタＴｒと、この検出したハイサイド電流Ｉ−Ｈを所定の基準レベルＶ１と比較することで過電流発生の有無を判断するＯＣＰレベル比較器２０と、過電流発生と判断した場合に過電流パルスを生成するモノマルチ回路２２とで構成される。
【００６９】
ここで、スイッチング素子ＳＷとトランジスタＴｒとは、カレントミラーを構成し、抵抗Ｒ３には、ハイサイド電流Ｉ−Ｈのｎ分の１の電流（Ｉ−Ｈ）／ｎが流れる。ＯＣＰレベル比較器２０は、このｎ分の１の電流（Ｉ−Ｈ）／ｎにより発生した検出電圧ＶＩｄと、入力電圧Ｖｉｎと基準電圧Ｖ１との差分Ｖｉｎ−Ｖ１とを比較する。このとき、検出電圧ＶＩｄが差分電圧Ｖｉｎ−Ｖ１より小さくなると、すなわち、ハイサイド電流Ｉ−Ｈが所定の値より大きくなると、ＯＣＰレベル比較器２０から過電流検出信号がモノマルチ回路２２に出力されて、過電流パルスＯＣＰが生成される。
【００７０】
図１５は、図１３に示した短絡判定回路の一実施形態を示す回路ブロック図である。同図に示すように、短絡判定回路１８は、ＯＣＰ回路１６が生成した過電流パルスＯＣＰの数を計数するカウンタ３４と、カウンタ３４の計数結果が所定の基準値に達したことを検出するデコーダ３６と、デコーダ３６の出力でセットされ外部からの起動信号Ｐｏｗｅｒ  ｏｎでリセットされるＲＳフィリップフロップ３８と、過電流パルスＯＣＰのパルス長を時定数Ｃ２・Ｒ４で決定される長さに延長するモノマルチ回路３０と、モノマルチ回路３０の出力となるマスク信号Ｍａｓｋと、クロック信号ＣＬＫとの論理積を取りカウンタ３４のリセット信号を生成するＡＮＤ素子３２とから構成される。
【００７１】
図１６は、図１３に示したパルス変調回路の一実施形態を示す回路ブロック図である。同図に示すように、パルス変調回路１２０は、オーディオ信号に基づいてスイッチング素子ＦＥＴ１のＯＮ／ＯＦＦ制御信号となるＰＷＭ波形を生成する波形生成回路４６と、ＯＣＰ回路１６が生成した過電流パルスＯＣＰと短絡判定回路１８の出力信号とに基づいて波形生成回路４６の出力をマスクし、スイッチング素子ＦＥＴ１へのゲート信号を生成するＡＮＤ素子４２およびＮＯＴ素子４４とから構成される。即ち、このＡＮＤ素子４２は、ＯＣＰ回路１６が生成した過電流パルスＯＣＰと短絡判定回路１８が生成した判定信号のいずれか一方が入力されると、波形生成回路４６が生成したＰＷＭ波形をマスクして、過電流状態と出力短絡の双方が解消されるまで、スイッチング素子ＦＥＴ１をＯＦＦ状態に維持し、デジタルアンプ回路を保護する。
【００７２】
図１７は、図１３に示したデジタルアンプ回路の基本動作を示すタイミングチャートである。同図に示すように、パルス変調器１２０には、所定の周波数、例えば１ＭＨｚのクロック信号ＣＬＫが入力され、パルス変調器１２０は、このクロック信号に同期したゲート信号を生成し、スイッチング素子ＦＥＴ１を制御する。尚、このゲート信号は、過電流パルスＯＣＰがＨｉレベルにあるときは、図１６のＡＮＤ素子４２によりマスクされてＬｏｗレベルを維持し、過電流状態が解消すると波形生成回路４６の出力がゲート信号となる。
【００７３】
ＯＣＰ回路１６は、スイッチング素子ＦＥＴ１に流れるハイサイド電流Ｉ−Ｈを検出して、この値がＶｏｃｐを超えた期間Ｈｉレベルとなる過電流パルスＯＣＰを発生する。短絡判定回路１８は、図１５に示したカウンタ３４を使用して、過電流パルスＯＣＰの数を計数するとともに、モノマルチ回路３０を使用して、過電流パルスＯＣＰが期間Ｔ１に延長されたマスクパルスを生成する。
【００７４】
このマスクパルスは、過電流パルスＯＣＰがモノマルチ回路３０に入力される度に、図１７に示す如くＳｈｏｔ１、Ｓｈｏｔ２・・・と連続的に生成され、その結果、モノマルチ回路３０の反転出力端子から出力されたマスクパルスＭａｓｋは、過電流パルスＯＣＰが連続して出力されている期間、即ち、過電流パルスの発生周期がモノマルチ回路３０の延長期間Ｔ１より短い間はＬｏｗレベルの出力を維持し、過電流パルスＯＣＰの発生が停止した後にＨｉレベルに復帰する。
【００７５】
図１５のＡＮＤ素子３２は、このマスクパルスＭａｓｋを利用して、過電流パルスＯＣＰが連続発生している間は、クロック信号ＣＬＫをマスクし、過電流パルスＯＣＰの発生が停止すると、クロック信号ＣＬＫを利用してカウンタ３４をリセットする。
【００７６】
図１８は、図１３に示したデジタルアンプ回路の第１の動作例を示すタイミングチャートである。同図に示す例は、デジタルアンプ回路内または負荷側に短絡が発生しているものと判定し、負荷への電力供給を停止させる場合の動作例を示したものである。
【００７７】
同図に示すように、デジタルアンプ回路内または負荷側に短絡が発生している場合には、過電流パルスＯＣＰが連続して出力される。このように過電流パルスＯＣＰが連続出力される場合、図１３のデジタルアンプ回路は、過電流パルスＯＣＰの計数結果が所定の基準回数、例えば１３回に達すると、出力短絡が発生したと見なして判別信号を出力し、パルス変調回路１２０の出力をマスクして、スイッチング素子ＦＥＴ１へのゲート信号を停止させる。その結果、スイッチング素子ＦＥＴ１がＯＦＦ状態となり、スピーカ６２０がバッテリ６１０から切り離されて、図１５に示した起動信号によるＲＳフリップフロップ３８へのリセット信号が入るまで、バッテリからの電力供給が停止する。
【００７８】
一方、過電流パルスＯＣＰの計数結果が所定の基準回数、例えば５回に達すると、過大入力の継続による異常が発生したと見なしてＨレベルのゲイン制御信号ＧＣを出力し、入力ゲインを低下させる。
【００７９】
図１９は、図１３に示したデジタルアンプ回路の第２の動作例を示すタイミングチャートである。同図に示す例は、過電流パルスの発生はあっても出力短絡と判定しない場合、例えば負荷急変によって過電流が発生した場合の動作例を示したものである。
【００８０】
同図に示すように、負荷急変が発生した場合の過電流パルスＯＣＰは、長期間の連続出力ではなく、一定周期で出力された過電流パルス列の随所に不連続点が形成されたパルス列となる。この不連続点は、負荷側が安定状態に入り急変が終了した時期に発生するため、このような不連続点がある場合は、短絡ではなく負荷急変による過電流発生であると見なすことができる。
【００８１】
この不連続点が発生すると、モノマルチ回路３０の作用によりカウンタ３４がリセットされて判別信号は出力されないため、波形生成回路４６の出力ＰＷＭがゲート信号となる。ここで、図１９からは判別しにくいが前述のように、過電流パルスがＨｉレベルにあるときは、ゲート信号は図４のＡＮＤ素子４２によりマスクされてＬｏｗレベルを維持し、過電流状態が解消すると、波形生成回路４６の出力ＰＷＭがゲート信号となる。即ち、この図１９に示した例では、過電流パルスによる保護は行われるが短絡保護は行われないことになる。ただし、過電流パルスの計数値が５回に達したときには、ゲイン制御信号ＧＣがＨレベルとなる。
【００８２】
図２０は、図１３に示したデジタルアンプ回路の変形設定例を示すタイミングチャートである。同図に示す例は、図１５に示したモノマルチ回路３０の時定数Ｃ２・Ｒ４をクロック信号ＣＬＫの２周期分よりもやや長いＴ２に設定することで、過電流パルスの連続性判断に冗長を持たせたときの動作例である。同図に示すように、モノマルチ回路３０の出力パルス長がＴ２に設定されている場合には、クロック信号２周期の期間中に過電流パルスが発生すれば、モノマルチ回路３０の出力パルスがＳｈｏｔ１、Ｓｈｏｔ２・・・と連続し、マスク信号ＭａｓｋはＬｏｗレベルを維持する。
【００８３】
図２１は、図２０に示した変形設定例における図１３に示したデジタルアンプ回路の動作例を示すタイミングチャートである。同図に示すように、モノマルチ回路の時定数がＴ２に設定された場合には、過電流パルスＯＣＰの計数値がｎ＝６となった時点で１パルス分の不連続点が生じても、クロック信号２周期以内の不連続点はＴ２の長さを有するマスクパルスには影響しないため、カウンタはリセットされずに過電流パルスの計数を継続し、ｎ＝１３となった時点で判別信号が出力される。ただし、過電流パルスの計数値が５回に達したときには、ゲイン制御信号ＧＣがＨレベルとなる。
【００８４】
図２２は、図１３に示した短絡判定回路の別の構成例を示す回路ブロック図である。同図に示す例は、起動時の過電流発生と短絡時の過電流発生との判別精度を向上させたい場合に有効な構成例である。短絡判定回路が誤動作を起こす原因の一つに電源の起動時がある。電源の起動時は、出力短絡と同じく出力端がＯＶの状態から始まるため、デコーダの設定値が小さい場合には、起動時に短絡と判定してしまう場合がある。このような誤動作を防止するため、起動時間を規定するタイマーを設け、カウンタのリセット信号にＯＲ接続したのが本構成例である。
【００８５】
同図に示す短絡判定回路１８は、図１５に示した短絡判定回路１８の構成要素に加えて、デジタルアンプ回路の起動時間を計測する起動タイマ５２と、この起動タイマ５２の出力信号をカウンタ３４のリセット信号として加えるＯＲ素子５０とをさらに具備する。
【００８６】
起動タイマ５２は、デジタルアンプ回路への電源投入後、出力電圧Ｖｏｕｔが所定の基準レベルに達して安定するまでの時間を計測し、出力電圧Ｖｏｕｔが不安定な期間はＨｉレベルを出力し、出力電圧Ｖｏｕｔの安定後はＬｏｗレベルを出力する。その結果、デジタルアンプ回路の起動直後の過渡期は、常にカウンタ３４がリセットされるため、短絡判定回路１８は、負荷への出力電圧Ｖｏｕｔが安定するまでの起動期間以外の期間に過電流パルスＯＣＰの連続性を検出することになる。このような構成により、起動時の短絡判定の誤動作が防止される。
【００８７】
このような起動タイマ５２は、デジタルアンプ回路１０のソフトスタートタイマーの出力を利用して構成することが可能であり、また、上述したような出力電圧Ｖｏｕｔが安定するまでの時間を計測する構成に替えて、起動直後からの経過時間を計測し、該計測の結果が安定状態に至るまでに必要な標準時間に至ったときにＬｏｗレベルを出力する構成としても良い。
【００８８】
さらに、各種要因による短絡判定の誤動作をより厳密に防止したい場合には、本デジタルアンプ回路に接続される負荷の動作モード仕様や実際の動作テスト結果から、負荷変動と短絡が区別できるカウント数（上述の例ではｎ＝１３と設定）をより厳密に求め、デコーダ３６の値に設定しておくことが望ましい。例えば、負荷急変による誤動作を防止するために、複数回の実機テストを繰り返して負荷急変の最大時間を割り出し、この最大時間に対応するクロック数以上の値をデコーダに設定しておくことで、負荷急変による誤動作が好適に防止される。
【００８９】
図２３は、図１に示したデジタルアンプモジュールの他の構成例を示す回路ブロック図である。同図に示す構成は、ＤＣＤＣコンバータ１１０の電源電圧を調整することで、スピーカ６２０に出力される音声信号の音量を制御する方式に有効な手法である。
【００９０】
本構成例では、ＤＣＤＣコンバータ１１０に外部から音量制御信号Ｖｏｌｕｍｅが入力され、この音量制御信号を受けたＤＣＤＣコンバータ１１０がＤ級ドライブ回路１３０へ供給する電源電圧ＶＤＤ１を調整することで音調制御が行われる。
【００９１】
ここで、異常検出回路１５０が異常を検出すると、ゲイン調整信号ＧＣがＤＣＤＣコンバータ１１０に入力され、このゲイン調整信号ＧＣを受けたＤＣＤＣコンバータ１１０は、Ｄ級ドライブ回路１３０へ供給する電源電圧ＶＤＤ１を降下させる。
【００９２】
この電源電圧ＶＤＤ１を降下させた状態で一定期間動作させた後に、異常が解消した場合には、再び電源電圧をもとの値に戻し、異常が解消しなかった場合には、異常信号ＦＬＴをパルス変調回路１２０に入力して保護状態へ移行する。
【産業上の利用可能性】
【００９３】
本発明によれば、大音量出力が続く場合に発生し易い音声途切れの防止が可能になるため、大音量の増幅を想定した複合ＡＶ機への適用が期待される。
【図面の簡単な説明】
【００９４】
【図１】本発明に係るデジタルアンプが組み込まれたオーディオコンポーネントの内部構成を示すブロック図である。
【図２】図１に示したデジタルアンプモジュールの構成例を示す回路ブロック図である。
【図３】図２に示した異常検出回路の構成例を示す回路ブロック図である。
【図４】図１に示したデジタルアンプモジュールの変形例を示す回路ブロック図である。
【図５】ＰＣＭ信号の入力を想定した場合の図１に示すデジタルアンプモジュールの内部構成例を示す回路ブロック図である。
【図６】アナログ信号の入力を想定した場合のデジタルアンプモジュールの内部構成例を示す回路ブロック図である。
【図７】ＰＤＭ信号の入力を想定した場合のデジタルアンプモジュールの内部構成例を示す回路ブロック図である。
【図８】図３に示した異常検出回路の変形例示す回路ブロック図である。
【図９】図８に示した回路の動作例を示すタイミングチャートである。
【図１０】図８に示した回路の他の動作例を示すタイミングチャートである。
【図１１】図８に示した異常検出回路の変形例示す回路ブロック図である。
【図１２】図１１に示した回路の動作例を示すタイミングチャートである。
【図１３】図１に示したデジタルアンプモジュールの他の実施形態を示す回路ブロック図である。
【図１４】図１３に示したＯＣＰ回路の一実施形態を示す回路ブロック図である。
【図１５】図１３に示した短絡判定回路の一実施形態を示す回路ブロック図である。
【図１６】図１３に示したパルス変調回路の一実施形態を示す回路ブロック回路図である。
【図１７】図１３に示したデジタルアンプ回路の基本動作を示すタイミングチャートである。
【図１８】図１３に示したデジタルアンプ回路の第１の動作例を示すタイミングチャートである。
【図１９】図１３に示したデジタルアンプ回路の第２の動作例を示すタイミングチャートである。
【図２０】図１３に示したデジタルアンプ回路の変形設定例を示すタイミングチャートである。
【図２１】図２０に示した変形設定例における図１３に示したデジタルアンプ回路の動作例を示すタイミングチャートである。
【図２２】図１３に示した短絡判定回路の別の構成例を示す回路ブロック図である。
【図２３】図１に示したデジタルアンプモジュールの他の構成例を示す回路ブロック図である。
【符号の説明】
【００９５】
１６…ＯＣＰ回路、１８…短絡判定回路、２０…ＯＣＰレベル比較器、２１…ＯＣＰレベル切替スイッチ、２２、３０…モノマルチ回路、３２、４２…ＡＮＤ素子、３４…カウンタ、３６…デコーダ、３８…ＲＳフリップフロップ、４４…ＮＯＴ素子、４６…波形生成回路、５０…ＯＲ素子、５２…起動タイマ、１００…デジタルアンプモジュール、１１０…ＤＣＤＣコンバータ、１１２…減衰器、１２０…パルス変調器、１２２…ＰＣＭ−ＰＷＭ変換器、１２４…ＰＤＭ−ＰＷＭ変換器、１３０…Ｄ級ドライバ、１３４…温度センサ、１４０…ローバスフィルタ、１５０…異常検出回路、１５２…過電流検出回路、１５４…過電圧検出回路、１５５…比較器、１５６…ＯＲ演算器、１５７…反転器、１５８…タイマ、１６０…ＰＷＭ回路、５００…オーディオコンポーネント、５１０…ＡＭ／ＦＭラジオ受信部、５２０…オーディオテープ再生部、５３０…ＣＤ／ＤＶＤプレーヤ、５４０…Ａ／Ｄコンバータ、６１０…バッテリ、６２０…スピーカ
【図１】
2006174268.tif 000003
【図２】
2006174268.tif 000004
【図３】
2006174268.tif 000005
【図４】
2006174268.tif 000006
【図５】
2006174268.tif 000007
【図６】
2006174268.tif 000008
【図７】
2006174268.tif 000009
【図８】
2006174268.tif 000010
【図９】
2006174268.tif 000011
【図１０】
2006174268.tif 000012
【図１１】
2006174268.tif 000013
【図１２】
2006174268.tif 000014
【図１３】
2006174268.tif 000015
【図１４】
2006174268.tif 000016
【図１５】
2006174268.tif 000017
【図１６】
2006174268.tif 000018
【図１７】
2006174268.tif 000019
【図１８】
2006174268.tif 000020
【図１９】
2006174268.tif 000021
【図２０】
2006174268.tif 000022
【図２１】
2006174268.tif 000023
【図２２】
2006174268.tif 000024
【図２３】
2006174268.tif 000025