(57)【要約】【課題】  ビアの高抵抗化を防止して、高歩留りで且つ信頼性の高い半導体装置及びその製造方法を提供する。【解決手段】  半導体装置は、基板上に形成されたビア１と、ビア１に接続し且つ所定方向に延伸する配線２と、配線２の側面を取り囲むように形成された絶縁膜５と、絶縁５膜における、配線２の所定方向に伸びる中心線分Ｐ１上の任意の点を中心とし且つビア径Ｗの２倍を半径とする円が中心線分Ｐ１の一端から他端まで動作する場合の円の軌跡の縁部に対応する部分に形成された電気的にフローティングである導電性膜３ａとを備える。配線２及び導電性膜３ａの上面の面積における円の軌跡内に存在している部分の面積は、円の軌跡の面積の５０％以上である。【選択図】  図１
2006351690.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたビアと、
前記ビアに接続し且つ所定方向に延伸する配線と、
前記配線の側面を取り囲むように形成された絶縁膜と、
前記絶縁膜における、前記配線の前記所定方向に伸びる中心線分上の任意の点を中心とし且つ前記ビア径の２倍を半径とする円が前記中心線分の一端から他端まで動作する場合の前記円の軌跡の縁部に対応する部分に形成された電気的にフローティングである導電性膜とを備え、
前記配線及び前記導電性膜の上面の面積における前記円の軌跡内に存在している部分の面積は、前記円の軌跡の面積の５０％以上であることを特徴とする半導体装置。
【請求項２】
基板上に形成されたビアと、
前記ビアと接続し且つ所定方向に延伸する配線とを備え、
前記配線は、前記配線の前記所定方向に伸びる中心線分上の任意の点を中心とし且つ前記ビア径の２倍を半径とする円が前記中心線分の一端から他端まで動作する場合の前記円の軌跡を包含するように形成されていることを特徴とする半導体装置。
【請求項３】
基板上に形成されたビアと、
前記ビアと接続し且つ所定方向に延伸する配線と、
前記配線の側面を取り囲むように形成された絶縁膜と、
前記絶縁膜における、前記配線の前記所定方向に伸びる中心線分上の任意の点を中心とし且つ前記ビア径の２倍を半径とする円が前記中心線分の一端から他端まで動作する場合の前記円の軌跡の縁部に対応する部分に形成された弾性膜とを備え、
前記配線及び前記弾性膜の上面の面積における前記円の軌跡内に存在している部分の面積は、前記円の軌跡の面積の５０％以上であることを特徴とする半導体装置。
【請求項４】
基板上に形成されたビアと、
前記ビアと接続し且つ所定方向に延伸する配線と、
前記配線の側面に密着して形成された弾性膜とを備えていることを特徴とする半導体装置。
【請求項５】
基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜中にビアを形成する工程と、
前記ビア及び前記第１の絶縁膜の上に、下面が前記ビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、
前記第１の絶縁膜の上に、前記配線の側面を囲むように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜における、前記配線の前記所定方向に伸びる中心線分上の任意の点を中心とし且つ前記ビア径の２倍を半径とする円が前記中心線分の一端から他端まで動作する場合における前記円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、
前記溝部内に弾性膜を形成する工程とを備え、
前記配線及び前記弾性膜の上面の面積における前記円の軌跡内に存在する部分の面積は、前記円の軌跡の面積の５０％以上であることを特徴とする半導体装置の製造方法。
【請求項６】
基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜中にビアを形成する工程と、
前記ビア及び前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜中に、側面が前記第２の絶縁膜に囲まれ且つ下面が前記ビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、
前記第２の絶縁膜における、前記配線の前記所定方向に伸びる中心線分上の任意の点を中心とし且つ前記ビア径の２倍を半径とする円が前記中心線分の一端から他端まで動作する場合における前記円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、
前記溝部内に弾性膜を形成する工程とを備え、
前記配線及び前記弾性膜の上面の面積における前記円の軌跡内に存在する部分の面積は、前記円の軌跡の面積の５０％以上であることを特徴とする半導体装置の製造方法。
【請求項７】
基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜中にビアを形成する工程と、
前記ビア及び前記第１の絶縁膜の上に、下面が前記ビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、
前記第１の絶縁膜の上に、前記配線の側面を囲むように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜における、前記配線の前記所定方向に伸びる中心線上の任意の点を中心とし且つ前記ビア径の２倍を半径とする円が前記中心線分の一端から他端まで動作する場合における前記円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、
前記溝部内に電気的にフローティングである導電性膜を形成する工程とを備え、
前記配線及び前記導電性膜の上面の面積における前記円の軌跡内に存在する部分の面積は、前記円の軌跡の面積の５０％以上であることを特徴とする半導体装置の製造方法。
【請求項８】
基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜中にビアを形成する工程と、
前記ビア及び前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜中に、側面が前記第２の絶縁膜に囲まれ且つ下面が前記ビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、
前記第２の絶縁膜における、前記配線の前記所定方向に伸びる中心線分上の任意の点を中心とし且つ前記ビア径の２倍を半径とする円が前記中心線分の一端から他端まで動作する場合における前記円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、
前記溝部内に電気的にフローティングである導電性膜を形成する工程とを備え、
前記配線及び前記導電性膜の上面の面積における前記円の軌跡内に存在する部分の面積は、前記円の軌跡の面積の５０％以上であることを特徴とする半導体装置の製造方法。
【請求項９】
基板上に形成された絶縁膜中に溝部を形成する工程と、
前記溝部の底部及び壁部並びに前記絶縁膜の上に弾性膜を堆積する工程と、
異方性エッチングにより、前記弾性膜における前記溝部の壁部に存在している部分のみが残存するように、前記弾性膜における前記溝部の底部及び前記絶縁膜の上に存在している部分を除去する工程と、
前記弾性膜が前記壁部に残存している前記溝部内に配線を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、配線に接続するビアの歩留り及び信頼性の向上に関するものである。
【背景技術】
【０００２】
ＬＳＩの微細化の進展によって配線幅が狭くなってきているが、これに伴って配線抵抗が問題になってきている。例えば、トランジスタのゲート寸法が０．１３μｍ以下の世代では、配線抵抗を減少する目的で、配線材料として銅が使用されている。
【０００３】
銅配線の形成は、一般的に、電解メッキによって配線溝に銅を埋め込む工程の後に、化学的機械的研磨（ＣＭＰ）によって不要な銅を除去する工程を行なうダマシン法が用いられている。このような銅配線の形成において、半導体基板の全面に亘って銅配線の膜厚の均一性を確保する目的で、銅配線の周辺にダミー領域を配置することにより、レイアウト領域における粗密に起因する研磨速度の差を低減するという対策が講じられている（例えば、特許文献１参照）。
【０００４】
図１３は、配線の周辺に配置されたダミー領域を示す平面図であって、銅配線の膜厚の均一性を確保する従来の方法を説明するための図である。
【０００５】
図１３に示すように、図示していない基板上に形成された絶縁膜１００中には、両端部においてビア１０１と接続している配線１０２が形成されており、該配線１０２と所定の間隔を置いて配置されると共に互いに等間隔で配置された複数の導電性膜１０３が形成されている。ここでは、任意の領域を面積率算出領域１００Ｒとして定義した場合に、該面積率算出領域１００Ｒ内に存在している配線１０２及び導電性膜１０３の上面の面積の和が所定の規格値以上あれば、銅配線の加工面を均一に加工できることが開示されている。
【特許文献１】特開２００３−３４７４０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、本願発明者らは、前記従来の方法について種々の検討を重ねた結果、以下の知見を見出した。すなわち、配線の周囲を取り囲んでいる絶縁膜の熱膨張による体積変動に起因する応力が配線に対してストレスを与えることにより、配線の端部に位置するビアにおいて、その底部にて空孔の発生が促進され、その結果、ビアの高抵抗化を引き起こすビア不良が発生し、半導体装置の歩留り及び信頼性が低下することが見出された。
【０００７】
前記に鑑み、本発明の目的は、ビアの高抵抗化を防止して、高歩留りで且つ信頼性の高い半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明の一側面に係る第１の半導体装置は、基板上に形成されたビアと、ビアに接続し且つ所定方向に延伸する配線と、配線の側面を取り囲むように形成された絶縁膜と、絶縁膜における、配線の所定方向に伸びる中心線分上の任意の点を中心とし且つビア径の２倍を半径とする円が中心線分の一端から他端まで動作する場合の円の軌跡の縁部に対応する部分に形成された電気的にフローティングである導電性膜とを備え、配線及び導電性膜の上面の面積における円の軌跡内に存在している部分の面積は、円の軌跡の面積の５０％以上である。
【０００９】
本発明の一側面に係る第１の半導体装置によると、配線の周囲を取り囲む絶縁膜の熱膨張による体積変動に起因する応力が配線に対して与えるストレスを緩和することができる。このため、配線の端部に位置するビアにおいて、そのビアの底部にて空孔の発生が抑制されて、ビアの高抵抗化を防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。
【００１０】
本発明の一側面に係る第２の半導体装置は、基板上に形成されたビアと、ビアと接続し且つ所定方向に延伸する配線とを備え、配線は、配線の所定方向に伸びる中心線分上の任意の点を中心とし且つビア径の２倍を半径とする円が中心線分の一端から他端まで動作する場合の円の軌跡を包含するように形成されている。
【００１１】
本発明の一側面に係る第２の半導体装置によると、配線の周囲を取り囲む絶縁膜の熱膨張による体積変動に起因する応力が配線に対して与えるストレスを確実に緩和することができる。これにより、ビアの高抵抗化を確実に防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。
【００１２】
本発明の一側面に係る第３の半導体装置は、基板上に形成されたビアと、ビアと接続し且つ所定方向に延伸する配線と、配線の側面を取り囲むように形成された絶縁膜と、絶縁膜における、配線の所定方向に伸びる中心線分上の任意の点を中心とし且つビア径の２倍を半径とする円が中心線分の一端から他端まで動作する場合の円の軌跡の縁部に対応する部分に形成された弾性膜とを備え、配線及び弾性膜の上面の面積における円の軌跡内に存在している部分の面積は、円の軌跡の面積の５０％以上である。
【００１３】
本発明の一側面に係る第３の半導体装置によると、配線の周囲を取り囲む絶縁膜の熱膨張による体積変動に起因する応力が配線に対して与えるストレスを緩和することができる。また、弾性膜によってストレスを緩和するので、その効果が大きい。このため、配線の端部に位置するビアにおいて、そのビアの底部にて空孔の発生が抑制されて、ビアの高抵抗化を防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。また、弾性膜は非導電性物質であるため、配線に寄生する容量を低減することができるので、回路の高速動作が可能になる。
【００１４】
本発明の一側面に係る第４の半導体装置は、基板上に形成されたビアと、ビアと接続し且つ所定方向に延伸する配線と、配線の側面に密着して形成された弾性膜とを備えている。
【００１５】
本発明の一側面に係る第４の半導体装置によると、配線及び弾性膜の周囲を取り囲む例えば絶縁膜の熱膨張による体積変動に起因する応力は、弾性膜によって緩和されるので、配線に加わるストレスを確実に緩和することができる。また、弾性膜は非導電性物質であるため、配線に寄生する容量を低減することができるので、回路の高速動作が可能になる。さらに、弾性膜は配線に密着して配置されているので、半導体装置の高集積化が可能になる。
【００１６】
本発明の一側面に係る第１の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜中にビアを形成する工程と、ビア及び第１の絶縁膜の上に、下面がビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、第１の絶縁膜の上に、配線の側面を囲むように第２の絶縁膜を形成する工程と、第２の絶縁膜における、配線の所定方向に伸びる中心線分上の任意の点を中心とし且つビア径の２倍を半径とする円が中心線分の一端から他端まで動作する場合における円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、溝部内に弾性膜を形成する工程とを備え、配線及び弾性膜の上面の面積における円の軌跡内に存在する部分の面積は、円の軌跡の面積の５０％以上である。
【００１７】
本発明の一側面に係る第２の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜中にビアを形成する工程と、ビア及び第１の絶縁膜の上に第２の絶縁膜を形成する工程と、第２の絶縁膜中に、側面が第２の絶縁膜に囲まれ且つ下面がビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、第２の絶縁膜における、配線の所定方向に伸びる中心線分上の任意の点を中心とし且つビア径の２倍を半径とする円が中心線分の一端から他端まで動作する場合における円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、溝部内に弾性膜を形成する工程とを備え、配線及び弾性膜の上面の面積における円の軌跡内に存在する部分の面積は、円の軌跡の面積の５０％以上である。
【００１８】
本発明の一側面に係る第１及び第２の半導体装置の製造方法によると、前述した第３の半導体装置を製造することができる。これにより、配線の周囲を取り囲む絶縁膜の熱膨張による体積変動に起因する応力が配線に対して与えるストレスを緩和することができる。また、弾性膜によってストレスを緩和するので、その効果が大きい。このため、配線の端部に位置するビアにおいて、そのビアの底部にて空孔の発生が抑制されて、ビアの高抵抗化を防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。また、弾性膜は非導電性物質であるため、配線に寄生する容量を低減することができるので、回路の高速動作が可能になる。
【００１９】
本発明の一側面に係る第３の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜中にビアを形成する工程と、ビア及び第１の絶縁膜の上に、下面がビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、第１の絶縁膜の上に、配線の側面を囲むように第２の絶縁膜を形成する工程と、第２の絶縁膜における、配線の所定方向に伸びる中心線上の任意の点を中心とし且つビア径の２倍を半径とする円が中心線分の一端から他端まで動作する場合における円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、溝部内に電気的にフローティングである導電性膜を形成する工程とを備え、配線及び導電性膜の上面の面積における円の軌跡内に存在する部分の面積は、円の軌跡の面積の５０％以上である。
【００２０】
本発明の一側面に係る第４の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜中にビアを形成する工程と、ビア及び第１の絶縁膜の上に第２の絶縁膜を形成する工程と、第２の絶縁膜中に、側面が第２の絶縁膜に囲まれ且つ下面がビアの上端と接続するように、所定方向に延伸する配線を形成する工程と、第２の絶縁膜における、配線の所定方向に伸びる中心線分上の任意の点を中心とし且つビア径の２倍を半径とする円が中心線分の一端から他端まで動作する場合における円の軌跡の縁部に対応する部分を除去して溝部を形成する工程と、溝部内に電気的にフローティングである導電性膜を形成する工程とを備え、配線及び導電性膜の上面の面積における円の軌跡内に存在する部分の面積は、円の軌跡の面積の５０％以上である。
【００２１】
本発明の一側面に係る第３及び第４の半導体装置の製造方法によると、前述した第１の半導体装置を製造することができる。これにより、配線の周囲を取り囲む絶縁膜の膨張による体積変動に起因する応力が配線に対して与えるストレスを緩和することができる。このため、配線の端部に位置するビアにおいて、そのビアの底部にて空孔の発生が抑制されて、ビアの高抵抗化を防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。
【００２２】
本発明の一側面に係る第５の半導体装置の製造方法は、基板上に形成された絶縁膜中に溝部を形成する工程と、溝部の底部及び壁部並びに絶縁膜の上に弾性膜を堆積する工程と、異方性エッチングにより、弾性膜における溝部の壁部に存在している部分のみが残存するように、弾性膜における溝部の底部及び絶縁膜の上に存在している部分を除去する工程と、弾性膜が壁部に残存している溝部内に配線を形成する工程とを備える。
【００２３】
本発明の一側面に係る第５の半導体装置の製造方法によると、前述した第４の半導体装置を製造することができる。これにより、配線及び弾性膜の周囲を取り囲む例えば絶縁膜の熱膨張による体積変動に起因する応力は、弾性膜によって緩和されるので、配線に加わるストレスを確実に緩和することができる。また、弾性膜は非導電性物質であるため、配線に寄生する容量を低減することができるので、回路の高速動作が可能になる。さらに、弾性膜は配線に密着して配置されるので、半導体装置の高集積化が可能になる。
【発明の効果】
【００２４】
本発明の半導体装置及びその製造方法によると、配線の周囲を取り囲む絶縁膜の膨張による体積変動に起因する応力が配線に対して与えるストレスを緩和することができる。このため、ビアの高抵抗化を防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の各実施形態について説明する前提として、本願発明者らによって見出された本発明の技術的思想について説明する。
【００２６】
まず、本願発明者らは、図１（ａ）〜（ｃ）に示す実験レイアウトを用いてビア不良率をそれぞれ算出した。
【００２７】
図１（ａ）は、第１の実験レイアウトを示す平面図である。
【００２８】
図１（ａ）に示すように、絶縁膜５（後述する各実施形態における第２の絶縁膜に相当する。）中には、両端の下部にビア１が接続された長さＬの配線２が配置されていると共に、配線２の端部を囲むように凹型の導電性膜３が配置されている。ここで、配線２及び導電性膜３の材料としては、例えば銅又はアルミニウムを用いることが好ましい。そして、配線２の周囲を取り囲む領域を面積率算出領域Ｒ１と規定している。具体的に、面積率算出領域Ｒ１とは、配線２における長手方向の中心線分Ｐ１上の任意の点を中心とし且つビア１の径（Ｗ）の２倍を半径とする円が、中心線分Ｐ１の一端から他端まで動作する場合の軌跡の面積が占める領域である。ここで、例えば、配線２及び導電性膜３の幅（Ｗ）を０．２μｍとすると共に、配線２と導電性膜３との間隔（Ｗ）も０．２μｍと設定している。
【００２９】
図１（ｂ）は、第２の実験レイアウトを示す平面図である。
【００３０】
図１（ｂ）に示すように、絶縁膜５中には、両端の下部にビア１が接続された配線２が配置されていると共に、絶縁膜５を介して配線２の周囲を囲むように、電気的にフローティングである導電性膜３ａが配置されている。そして、面積率算出領域Ｒ１は、図１（ａ）と同様に規定されている。また、第２の実験レイアウトとして、長さＬの配線２を備える第２の実験レイアウトと長さ５Ｌの配線２を備える第２の実験レイアウトの２つを準備した。ここで、例えば、配線２及び導電性膜３ａの幅（Ｗ）を０．２μｍとすると共に、配線２と導電性膜３ａとの間隔となるセパレーション（Ｗ）も０．２μｍと設定している。
【００３１】
図１（ｃ）は、第３の実験レイアウトを示す平面図である。
【００３２】
図１（ｃ）に示すように、絶縁膜５中には、両端近傍の下部にビア１が接続された長さＬの配線２ａが配置されている。そして、面積率算出領域Ｒ１は、図１（ａ）と同様に規定されている。ここで、配線２ａは、前述した図１（ａ）又は（ｂ）に示した配線２のサイズから、前述した図１（ｂ）に示す導電性膜３ａの外周と同じサイズにまで拡張して形成されている。
【００３３】
本願発明者らは、以上で説明した図１（ａ）〜（ｃ）に示す４種類の実験レイアウトを、それぞれ半導体基板上に約１０Ｍ個配置して、抵抗分布のＭｅｄｉａｎ＋６σを超えるサンプルを不良サンプルとしてビア不良率を算出した。
【００３４】
また、この４種類の実験レイアウトについて、前述のように規定した面積率算出領域Ｒ１に占める導電性を有する膜の面積率（つまり、面積率算出領域Ｒ１の面積に占める導電性を有する膜の上面の面積が占める割合。以下同じ。）を算出したところ、以下の値が算出された。すなわち、図１（ａ）に示す第１の実験レイアウトの場合、面積率算出領域Ｒ１に占める配線２及び導電性膜３の面積率は、２６％であった。また、図１（ｂ）に示す第２の実験レイアウトであって且つ配線２の長さがＬの場合、面積率算出領域Ｒ１に占める配線２及び導電性膜３ａの面積率は、５２％であり、配線２の長さが５Ｌの場合、５３％であった。さらに、図１（ｃ）に示す第３の実験レイアウトである場合、面積率算出領域Ｒ１に占める配線２ａの面積率は、１００％であった。
【００３５】
そこで、本願発明者らは、ビア不良率［ｐｐｍ］を縦軸にプロットする一方で、面積率算出領域Ｒ１に占める導電性を有する膜の面積率［％］を横軸にプロットしたところ、図２に示す結果が得られた。
【００３６】
図２から明らかなように、面積率算出領域Ｒ１に占める導電性を有する膜の面積率が５０％未満になると、ビア不良率が急激に上昇する一方で、同面積率が５０％以上では、ビア不良率が低い値を推移していることが分かる。
【００３７】
本願発明者らは、前記結果に鑑みて、ビア不良率が、面積率算出領域Ｒ１に占める絶縁膜５の面積の割合に強く依存していることを見出した。そして、前記知見のメカニズムについて更に検討を加えたところ、配線の周囲を取り囲む絶縁膜の熱膨張による体積変動に起因する応力が、配線に対してストレスを与えることにより、配線の端部に位置するビアにおいて、そのビアの底部にて空孔の発生が促進されて、ビアの高抵抗化が発生しているという考えに至った。その結果、ビア不良が発生し、半導体装置の歩留り及び信頼性の低下が生じていると考えられる。
【００３８】
そこで、本願発明者らは、以上の知見とそのメカニズムに鑑みて、本願発明の技術的思想に到達した。すなわち、配線の周囲を取り囲む絶縁膜の熱膨張による体積変動に起因する応力が配線に対して与えるストレスを緩和する目的で、面積率算出領域Ｒ１に占める導電性を有する膜の面積率、応力を緩和する材料又はそれらの組み合わせを種々提案することにより、ビアの高抵抗化を抑制するものである。その結果、半導体装置の歩留り及び信頼性の向上を図るものである。
【００３９】
以下に、本発明の各実施形態について説明する。
【００４０】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について説明する。
【００４１】
本発明の第１の実施形態に係る半導体装置は、前述の図１（ｂ）又は（ｃ）に示したレイアウト構成を有している。なお、具体的なレイアウト構成は、前述した通りであるので、詳細な説明は省略する。
【００４２】
前述したように、図１（ｂ）に示すレイアウト構成を有する場合では、配線２の長さがＬの場合、面積率算出領域Ｒ１に占める配線２及び導電性膜３ａの面積率は５２％であり、配線２の長さが５Ｌの場合が５３％である。また、図１（ｃ）に示すレイアウト構成を有する場合、面積率算出領域Ｒ１に占める配線２ａの面積率は１００％である。このように、面積率算出領域Ｒ１に占める導電性を有する膜の面積率が５０％を超えるようにレイアウトが行なわれていることにより、前述の図２を用いて説明したように、配線２，２ａの周囲を取り囲む絶縁膜５の熱膨張による体積変動に起因する応力が配線２，２ａに対して与えるストレスを緩和することができる。このため、配線２，２ａの端部に位置するビア１において、そのビア１の底部にて空孔の発生が抑制されて、ビア１の高抵抗化を防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。
【００４３】
次に、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。
【００４４】
図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図であって、具体的には、前述の図１（ｂ）に示したレイアウトを有する半導体装置の製造方法を示している。なお、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）に示す各断面は、図１（ｂ）に示すIII−III線に対応する各工程断面である。
【００４５】
まず、図３（ａ）に示すように、基板１０の上に第１の絶縁膜５ａを堆積した後に、該第１の絶縁膜５ａを貫通し且つ下端が基板１０に到達するプラグ１を形成する。続いて、図３（ｂ）に示すように、第１の絶縁膜５ａの上に、下面がプラグ１の上端と接続するように、所定方向（図中では紙面に向かって垂直な方向）に延伸する配線２（なお、ここでは、配線材料として例えばアルミニウムを用いることが望ましい。）を形成する。続いて、図３（ｃ）に示すように、第１の絶縁膜５ａの上に、配線２の周囲を取り囲むように、第２の絶縁膜５を形成する。
【００４６】
次に、図４（ａ）に示すように、第２の絶縁膜５に溝部５ｈを形成する。具体的には、第２の絶縁膜５における、配線２における中心線分Ｐ１（図１（ｂ）参照）上の任意の点を中心とし且つビア１の径（Ｗ）の２倍を半径とする円が中心線分Ｐ１の一端から他端まで動作する場合の軌跡の縁部に対応する部分を除去することにより、溝部５ｈが形成される。
【００４７】
続いて、図４（ｂ）に示すように、溝部５ｈの内部を含む第２の絶縁膜５の上に、導電性膜３ａを堆積した後に、図４（ｃ）に示すように、ＣＭＰにより、堆積された導電性膜３ａにおける前記溝部５ｈの外部に存在している部分を除去する。
【００４８】
以上の工程により、図１（ｂ）に示したレイアウト構成を有する半導体装置を製造することができる。
【００４９】
また、図１（ｂ）に示したレイアウト構成を有する半導体装置の製造方法として、図５（ａ）〜（ｃ）に示す工程を用いることもできる。すなわち、まず、図３（ａ）を用いた説明と同様にして図５（ａ）に示す状態を形成した後に、図５（ｂ）に示すように、第１の絶縁膜５ａ及びプラグ１の上に、第２の絶縁膜５を形成する。続いて、図５（ｃ）に示すように、第２の絶縁膜５中に、下面がプラグ１の上端と接続するように、所定方向に延伸する配線２（なお、ここでは、配線材料として例えば銅を用いることが望ましい。）を形成する。なお、以降は、前述した図４（ａ）〜（ｃ）を用いた説明と同様に行なうことにより、図１（ｂ）に示した半導体装置を製造することができる。
【００５０】
また、図１（ｂ）に示したレイアウト構成を有する半導体装置の製造方法として、図６（ａ）〜（ｃ）に示す工程を用いることもできる。すなわち、図６（ａ）に示すように、基板１０の上に、第１の絶縁膜５ａ及び第２の絶縁膜５をこの順で形成する。続いて、図６（ｂ）に示すように、第１の絶縁膜５ａ中に、基板１０に到達するビアホール１ｈを形成した後に、第２の絶縁膜５中に、ビアホール１ｈと連通し且つ所定方向に延伸する配線溝２ｈを形成する。続いて、図６（ｃ）に示すように、基板１０に到達するビア１と、下面がプラグ１の上端と接続し且つ所定方向に延伸する配線２を形成する。なお、以降は、前述した図４（ａ）〜（ｃ）を用いた説明と同様に行なうことにより、図１（ｂ）に示したレイアウト構成を有する半導体装置を製造することができる。
【００５１】
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。
【００５２】
図７は、本発明の第２の実施形態に係る半導体装置が有するレイアウト構成を示す平面図でる。
【００５３】
図７に示すように、絶縁膜５（後述する第２の絶縁膜に相当する）中には、両端の下部にビア１が接続された配線２が配置されていると共に、絶縁膜５を介して長さＬの配線２の周囲を囲むように例えば有機膜よりなる弾性膜６が配置されている。ここで、例えば、配線２及び弾性膜６の幅（Ｗ）を０．２μｍとすると共に、配線２と弾性膜６との間隔（Ｗ）となるセパレーションも０．２μｍと設定している。
【００５４】
図７に示すレイアウト構成を有する半導体装置では、配線２の長さがＬの場合、面積率算出領域Ｒ１に占める配線２及び弾性膜６の面積率は５２％である。なお、配線２の長さが５Ｌの場合であれば、面積率は５３％となる。
【００５５】
このように、面積率算出領域Ｒ１に占める配線２及び弾性膜６の面積率が５０％を超えるようにレイアウトが行なわれていることにより、前述の図２を用いて説明したように、配線２の周囲を取り囲む絶縁膜５の熱膨張による体積変動に起因する応力が配線２に対して与えるストレスを緩和することができる。このため、配線２の端部に位置するビア１において、そのビア１の底部にて空孔の発生が抑制されて、ビア１の高抵抗化を防止することができる。その結果、ビア不良率を大きく低減し、半導体装置の歩留り及び信頼性の向上を実現することができる。
【００５６】
さらに、図７に示すレイアウト構成を有する半導体装置では、絶縁膜５を介して配線２を取り囲む弾性膜６を備えている。このため、配線２の周囲を取り囲む絶縁膜５の熱膨張による体積変動に起因する応力が、弾性膜６によって緩和されるので、配線２に加わるストレスをより一層緩和することができる。また、弾性膜６は非導電性物質であるため、配線２に寄生する容量を低減することができるので、回路の高速動作が可能になる。
【００５７】
次に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。
【００５８】
図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図であって、具体的には、前述の図７に示したレイアウト構成を有する半導体装置の製造方法を示している。なお、図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）に示す各断面は、図７に示すVIII−VIII線に対応する各工程断面である。
【００５９】
まず、図８（ａ）に示すように、基板１０の上に第１の絶縁膜５ａを堆積した後に、該第１の絶縁膜５ａを貫通し且つ下端が基板１０に到達するプラグ１を形成する。続いて、図８（ｂ）に示すように、第１の絶縁膜５ａの上に、下面がプラグ１の上端と接続するように、所定方向（図中では紙面に向かって垂直な方向）に延伸する配線２（なお、ここでは、配線材料として例えばアルミニウムを用いることが望ましい。）を形成する。続いて、図８（ｃ）に示すように、第１の絶縁膜５ａの上に、配線２の周囲を取り囲むように、第２の絶縁膜５を形成する。
【００６０】
次に、図９（ａ）に示すように、第２の絶縁膜５に溝部５ｈを形成する。具体的には、第２の絶縁膜５における、配線２の中心線分Ｐ１（図７参照）上の任意の点を中心とし且つビア１の径（Ｗ）の２倍を半径とする円が中心線分Ｐ１の一端から他端まで動作する場合の軌跡の縁部に対応する部分を除去することにより、溝部５ｈが形成される。
【００６１】
続いて、図９（ｂ）に示すように、溝部５ｈの内部を含む第２の絶縁膜５の上に、有機膜よりなる弾性膜６を０．１μｍ以上の膜厚で堆積した後に、図９（ｃ）に示すように、ＣＭＰにより、堆積された弾性膜６における前記溝部５ｈの外部に存在している部分を除去する。
【００６２】
以上の工程により、図７に示したレイアウト構成を有する半導体装置を製造することができる。
【００６３】
なお、図８（ｃ）に示す工程までは、第１の実施形態と同様に、図５（ａ）〜（ｃ）又は図６（ａ）〜（ｃ）を用いて説明した工程によって実現可能である。
【００６４】
（第３の実施形態）
以下、本発明の第３の実施形態について説明する。
【００６５】
図１０は、本発明の第３の実施形態に係る半導体装置が有するレイアウト構成を示す平面図でる。
【００６６】
図１０に示すように、絶縁膜５（後述する第２の絶縁膜に相当する）中には、両端の下部にビア１が接続された配線２が配置されていると共に、該配線２の側面に密着して取り囲む例えば有機膜よりなる弾性膜６が配置されている。ここで、例えば、配線２の幅（Ｗ）を０．２μｍとしている。
【００６７】
配線２及び弾性膜６の周囲を取り囲む絶縁膜５の熱膨張による体積変動に起因する応力は、弾性膜６によって緩和されるので、配線２に加わるストレスを確実に緩和することができる。また、弾性膜６は非導電性物質であるため、配線２に寄生する容量を低減することができるので、回路の高速動作が可能になる。さらに、弾性膜６は配線２に密着して配置されているので、半導体装置の高集積化が可能になる。
【００６８】
次に、本発明の第３の実施形態に係る半導体装置の製造方法について説明する。
【００６９】
図１１（ａ）〜（ｃ）及び図１２（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図であって、具体的には、前述の図１０に示したレイアウト構成を有する半導体装置の製造方法を示している。なお、図１１（ａ）〜（ｃ）及び図１２（ａ）〜（ｃ）に示す各断面は、図１０に示すXI−XI線に対応する各工程断面である。
【００７０】
まず、図１１（ａ）に示すように、基板１０の上に第１の絶縁膜５ａを堆積した後に、該第１の絶縁膜５ａを貫通し且つ下端が基板１０に到達するプラグ１を形成する。続いて、図１１（ｂ）に示すように、第１の絶縁膜５ａの上に、第２の絶縁膜５を形成する。続いて、図１１（ｃ）に示すように、第２の絶縁膜５中に、プラグ１の上端及び第１の絶縁膜５ａの一部を露出させると共に所定方向に延伸する溝部５ｉを形成する。
【００７１】
次に、図１２（ａ）に示すように、溝部５ｉの壁部及び底部並びに第２の絶縁膜５の上に、例えば有機膜よりなる弾性膜６を堆積する。続いて、図１２（ｂ）に示すように、異方性エッチングにより、弾性膜６が０．１μｍ以上の膜厚で溝部５ｉの壁部にのみ残存するように、弾性膜６における溝部５ｉの底部及び第２の絶縁膜５の上に存在している部分を除去する。続いて、図１２（ｃ）に示すように、弾性膜６が壁部に残存している溝部５ｉ内に、所定方向に延伸する配線２を形成する。
【００７２】
以上の工程により、図１０に示したレイアウト構成を有する半導体装置を製造することができる。
【００７３】
なお、以上の各実施形態では、配線の下部にビアが接続された構成の場合について説明したが、配線の上部にビアが接続される構成であっても、本発明は前述と同様の効果を得ることができる。
【産業上の利用可能性】
【００７４】
以上説明したように、本発明の半導体装置及びその製造方法は、配線に接続されるビアの歩留り及び信頼性の向上にとって有用である。
【図面の簡単な説明】
【００７５】
【図１】本発明における実験レイアウト例を示す平面図である。
【図２】本発明におけるビア不良率と導電性膜の面積率との関係図である。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図６】（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図７】本発明の第２の実施形態に係る半導体装置が有するレイアウト構成を示す平図である。
【図８】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図９】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図１０】本発明の第３の実施形態に係る半導体装置が有するレイアウト構成を示す平図である。
【図１１】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図１２】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図１３】従来の半導体装置のレイアウト構成を示す平面図である。
【符号の説明】
【００７６】
１    ビア
１ｈ  ビアホール
２、２ａ    配線
２ｈ  配線溝
３、３ａ    導電性膜
Ｐ１    中心線分
Ｒ１    面積率算出領域
５    絶縁膜（第２の絶縁膜）
５ａ  第１の絶縁膜
５ｈ、５ｉ  溝部
６    弾性膜
【図１】
2006351690.tif 000003
【図２】
2006351690.tif 000004
【図３】
2006351690.tif 000005
【図４】
2006351690.tif 000006
【図５】
2006351690.tif 000007
【図６】
2006351690.tif 000008
【図７】
2006351690.tif 000009
【図８】
2006351690.tif 000010
【図９】
2006351690.tif 000011
【図１０】
2006351690.tif 000012
【図１１】
2006351690.tif 000013
【図１２】
2006351690.tif 000014
【図１３】
2006351690.tif 000015