(57)【要約】【課題】  ＣＰＵ個々の設定状況等に合わせた初期化処理を行う制御装置およびＣＰＵ初期化方法およびＣＰＵ初期化プログラムを提供する。【解決手段】  電源ＯＮに際して、必要最低限（基本部分）の初期化処理をＣＰＵ初期化設定レジスタ２０３に格納された固定のコードにより行う（第１段階初期化処理）。続いてＲＯＭ３０２に格納されたコードまたはオペレータパネル３０１から入力されたコードによりＣＰＵ個々の設定状況等に合わせた（拡張部分）の初期化処理を行う（第２段階初期化処理）といった構成をもってＣＰＵ初期化処理を行う。【選択図】  図１
2006058952.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、該ＣＰＵに接続されたＡＳＩＣとを有する制御装置において、
前記ＡＳＩＣは、
ＣＰＵ初期化起動レジスタと、
ＣＰＵ初期化設定レジスタと、
ＣＰＵ初期化回路と
を具備し、
前記ＣＰＵ初期化回路は、
前記ＡＳＩＣに固定の値のシリアルデータを前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの必要最小限の第１の初期化を行う第１の初期化手段と、
前記ＣＰＵの第２の初期化の値を前記ＣＰＵ初期化設定レジスタに書き込み、前記ＣＰＵ初期化起動レジスタを起動して前記ＣＰＵ初期化設定レジスタに書き込んだ前記第２の初期化の値を前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの第２の初期化を行う第２の初期化手段と
を具備することを特徴とする制御装置。
【請求項２】
前記第２の初期化手段は、
前記第２の初期化の値を前記ＣＰＵに接続されたＲＯＭからフェッチして前記ＣＰＵ初期化設定レジスタに書き込む
ことを特徴とする請求項１記載の制御装置。
【請求項３】
前記第２の初期化手段は、
前記第２の初期化の値をオペレータパネルから入力して前記ＣＰＵ初期化設定レジスタに書き込む
ことを特徴とする請求項１記載の制御装置。
【請求項４】
ＣＰＵと、該ＣＰＵに接続されたＡＳＩＣとを有する制御装置におけるＣＰＵ初期化方法において、
前記ＡＳＩＣのＣＰＵ初期化回路は、前記ＡＳＩＣに固定の値のシリアルデータを前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの必要最小限の第１の初期化を行い、
前記第１の初期化終了後に、前記ＣＰＵの第２の初期化の値をＣＰＵ初期化設定レジスタに書き込み、ＣＰＵ初期化起動レジスタを起動して前記ＣＰＵ初期化設定レジスタに書き込んだ前記第２の初期化の値を前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの第２の初期化を行う
ことを特徴とするＣＰＵ初期化方法。
【請求項５】
ＣＰＵと、該ＣＰＵに接続されたＡＳＩＣとを有する制御装置における処理をコンピュータに実行させるＣＰＵ初期化プログラムであって、
前記ＡＳＩＣのＣＰＵ初期化回路は、前記ＡＳＩＣに固定の値のシリアルデータを前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの必要最小限の第１の初期化を行う第１の初期化ステップと、
前記第１の初期化終了後に、前記ＣＰＵの第２の初期化の値をＣＰＵ初期化設定レジスタに書き込み、ＣＰＵ初期化起動レジスタを起動して前記ＣＰＵ初期化設定レジスタに書き込んだ前記第２の初期化の値を前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの第２の初期化を行う第２の初期化ステップと
を含むことを特徴とするＣＰＵ初期化プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵ（Central Processing Unit）の初期化処理を行う制御装置およびＣＰＵ初期化方法およびＣＰＵ初期化プログラムに係わり、詳しくは、ＣＰＵ初期化処理をＣＰＵ個々の設定状況等に合わせて容易に適宜変更し行う制御装置およびＣＰＵ初期化方法およびＣＰＵ初期化プログラムに関する。
【背景技術】
【０００２】
従来、ＣＰＵを初期化する場合には、電源ＯＮ前にジャンパおよびディップスィッチを調整設定するといった方法。若しくは、外部回路（コプロセッサ、ＡＳＩＣの専用端子など）により行うといった方法がある。
【０００３】
例えば、この後者に当たる外部回路によりＣＰＵの初期化を行う技術として、特許文献１記載の「コンピュータシステム」が開示されている。
【０００４】
この特許文献１の発明は、メインプロセッサとは独立して動作するコプロセッサがシステムのＨ／Ｗ（ハードウェア）の初期値をレジスタに設定して初期化を実行する。一方、アプリケーションを実行するメインプロセッサはこのレジスタにアクセスできないといった構成をとることで、アプリケーションの障害によりメインプロセッサが暴走した場合にもレジスタの設定値は壊されることがないという技術について言及されている。
【特許文献１】特開平０４−３１５２１１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記特許文献１のような方法でＣＰＵの初期化を行う場合、一般的にＣＰＵの初期設定を電源投入時のリセット期間中にシリアルデータで行い、そのシリアルデータの設定値をＡＳＩＣ（Application Specific Integrated Circuit）の専用端子で行うといった構成がとられていた。
【０００６】
しかし、こういったＡＳＩＣの専用端子を用いる方法では、ＣＰＵの設定によりＡＳＩＣの設定を変更する必要があり、ＣＰＵの設定数分ＡＳＩＣの専用端子を用意する必要があるという問題があった。
【０００７】
そこで本発明では、ＣＰＵ初期化処理をＣＰＵ個々の設定状況等に合わせて容易に適宜変更し行える制御装置およびＣＰＵ初期化方法およびＣＰＵ初期化プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１の発明は、ＣＰＵと、該ＣＰＵに接続されたＡＳＩＣとを有する制御装置において、前記ＡＳＩＣは、ＣＰＵ初期化起動レジスタと、ＣＰＵ初期化設定レジスタと、ＣＰＵ初期化回路とを具備し、前記ＣＰＵ初期化回路は、前記ＡＳＩＣに固定の値のシリアルデータを前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの必要最小限の第１の初期化を行う第１の初期化手段と、前記ＣＰＵの第２の初期化の値を前記ＣＰＵ初期化設定レジスタに書き込み、前記ＣＰＵ初期化起動レジスタを起動して前記ＣＰＵ初期化設定レジスタに書き込んだ前記第２の初期化の値を前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの第２の初期化を行う第２の初期化手段とを具備することを特徴とする。
【０００９】
また、請求項２の発明は、請求項１の発明において、前記第２の初期化手段は、前記第２の初期化の値を前記ＣＰＵに接続されたＲＯＭからフェッチして前記ＣＰＵ初期化設定レジスタに書き込むことを特徴とする。
【００１０】
また、請求項３の発明は、請求項１の発明において、前記第２の初期化手段は、前記第２の初期化の値をオペレータパネルから入力して前記ＣＰＵ初期化設定レジスタに書き込むことを特徴とする。
【００１１】
また、請求項４の発明は、ＣＰＵと、該ＣＰＵに接続されたＡＳＩＣとを有する制御装置におけるＣＰＵ初期化方法において、前記ＡＳＩＣのＣＰＵ初期化回路は、前記ＡＳＩＣに固定の値のシリアルデータを前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの必要最小限の第１の初期化を行い、前記第１の初期化終了後に、前記ＣＰＵの第２の初期化の値をＣＰＵ初期化設定レジスタに書き込み、ＣＰＵ初期化起動レジスタを起動して前記ＣＰＵ初期化設定レジスタに書き込んだ前記第２の初期化の値を前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの第２の初期化を行うことを特徴とする。
【００１２】
また、請求項５の発明は、ＣＰＵと、該ＣＰＵに接続されたＡＳＩＣとを有する制御装置における処理をコンピュータに実行させるＣＰＵ初期化プログラムであって、前記ＡＳＩＣのＣＰＵ初期化回路は、前記ＡＳＩＣに固定の値のシリアルデータを前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの必要最小限の第１の初期化を行う第１の初期化ステップと、前記第１の初期化終了後に、前記ＣＰＵの第２の初期化の値をＣＰＵ初期化設定レジスタに書き込み、ＣＰＵ初期化起動レジスタを起動して前記ＣＰＵ初期化設定レジスタに書き込んだ前記第２の初期化の値を前記ＣＰＵから送られるシリアルクロックに同期して前記ＣＰＵに送信することにより前記ＣＰＵの第２の初期化を行う第２の初期化ステップとを含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ＣＰＵ個々の設定状況等に合わせた初期化処理が行えるので、特定のＣＰＵに対して初期化処理を行う専用のＡＳＩＣを設計・製造するということが必要なくなる。すなわち、本発明を適用することで、汎用的なＡＳＩＣにより全てのＣＰＵに対応して初期化処理が行えるのでコストの削減につながる。
【００１４】
また、オペレータパネルなどのユーザインターフェースを用いることで、容易にＣＰＵ個々の設定状況等に合わせた初期化処理を設定することが可能なので、多品種少量生産時などにも有効であり、また仕向け先対応が容易になる。
【００１５】
さらに、ＣＰＵ初期化処理のために、初期化用設定端子（ジャンパ、ディップスイッチなど）または外部回路（コプロセッサなど）を設置する必要がなくなり、その空いたスペースに別機能の実装が行える。また、別機能を実装しない場合には、ＡＳＩＣの小型化を図れる。
【発明を実施するための最良の形態】
【００１６】
以下、この発明に係わる制御装置およびＣＰＵ初期化方法およびＣＰＵ初期化プログラムの実施例について添付図面を参照して詳細に説明する。
【実施例１】
【００１７】
図１はこの発明に係わる制御装置１００の概略構成を示すブロック図である。
【００１８】
図１に示した制御装置１００は、ＣＰＵ１０１、ＡＳＩＣ２０１、オペレータパネル３０１、ＲＯＭ（Read Only Memory）３０２を具備して構成される。
【００１９】
ＣＰＵ１０１は、図１に示される制御装置１００の核となる処理を行う主制御部である。また、このＣＰＵ１０１は設置されるシステム毎に設定状況等が異なっており、そういったことからＣＰＵ１０１に対して行われる初期化処理もそれぞれ異なった方法で行う必要がある。
【００２０】
ＡＳＩＣ２０１は、特定用途向けに設計・製造された集積回路であり、ＣＰＵ初期化処理を統括制御するＣＰＵ初期化回路２０２、ＣＰＵ初期化設定値に関する制御コードを格納するＣＰＵ初期化設定レジスタ２０３、ＣＰＵをリセットするための制御コードなどを格納するＣＰＵ初期化起動レジスタ２０４を具備して構成される。
【００２１】
オペレータパネル３０１は、ユーザと制御装置１００とのユーザインターフェースの役割を担うものであり、ＬＣＤ（Liquid Crystal Display）などの表示用デバイスと、ユーザ指示を入力するボタンなどの入力用デバイスを備えたものである。
【００２２】
ＲＯＭ３０２は、読み出し専用のメモリであり、ＣＰＵ１０１が初期化処理を実行するにあたって必要なコード等を含む情報を格納している。
【００２３】
図２は図１に示した制御装置１００おけるＣＰＵ初期化処理の動作を説明するフローチャートである。
【００２４】
このＣＰＵ初期化処理は、電源ＯＮされるとＡＳＩＣ２０１のリセット信号がアクティブになり開始される（ステップＳ１０１）。
【００２５】
そして、ＣＰＵ１０１からのシリアルクロックに同期させてＡＳＩＣ２０１のＣＰＵ初期化回路２０２よりＣＰＵ初期化設定レジスタ２０３の設定値に基づいて、シリアルデータをＣＰＵ１０１に送出する（ステップＳ１０２）。すなわち、電源ＯＮ後、電源電圧が安定するとＣＰＵ１０１から出力されるシリアルクロックと同期させて、ＣＰＵ初期化設定レジスタ２０３に予め設定されているＡＳＩＣ固定の値のシリアルデータをＣＰＵ１０１に送出しＣＰＵ１０１に対して必要最低限の初期設定を行う。
【００２６】
この初期化処理が完了するとＡＳＩＣ２０１はリセット信号を解除する（ステップＳ１０３）。このＣＰＵ初期化設定レジスタ２０３に予め設定された初期化情報により必要最低限（基本部分）の初期化処理を行うことを第１段階初期化処理という。
【００２７】
この第１段階初期化処理が終了すると、ＣＰＵ１０１は、ＣＰＵ初期化起動レジスタ２０４を参照することで後述する第２段階初期化処理が行われているか確認する（ステップＳ１０４）。
【００２８】
すなわち、第１段階初期化処理が終了するとＣＰＵ１０１はＲＯＭ３０２よりコードを読み込み、該コードに基づきＣＰＵ初期化起動レジスタ２０４にアクセスし、ＣＰＵ初期化起動レジスタ２０４に設定される起動ビットを参照することで、第２段階初期化処理が実行されたか否かを判断する。
【００２９】
ここで、第２段階初期化処理が実行されている（起動ビットＯＮ）場合（ステップＳ１０４でＹＥＳ）、このＣＰＵ初期化処理は終了する。
【００３０】
また、第２段階初期化処理が実行されていない（起動ビットＯＦＦ）場合（ステップＳ１０４でＮＯ）、オペレータパネル３０１から設定値を入力するか否かの選択を行う（ステップＳ１０５）。
【００３１】
ここで、オペレータパネル３０１からの入力が必要な場合は（ステップＳ１０５でＹＥＳ）、ユーザがオペレータパネル３０１を操作することにより必要な情報を入力し、ＣＰＵ初期化回路２０２はその情報をＣＰＵ初期化設定レジスタ２０３に反映させる（ステップＳ１０６）。
【００３２】
また、オペレータパネル３０１からの入力を行わない場合は（ステップＳ１０５でＮＯ）、ＣＰＵ初期化回路２０２はＲＯＭ３０２よりコードを読み込み、該コードをＣＰＵ初期化設定レジスタ２０３に反映させる（ステップＳ１０７）。
【００３３】
続いて、ＣＰＵ初期化起動レジスタ２０４に基づき第２段階初期化処理を起動する（ステップＳ１０８）。
【００３４】
ここで、第２段階初期化処理とは、拡張部分の初期化処理を行うことをいい。第１段階初期化処理では、全てのＣＰＵに対して共通な必要最低限の部分の初期化処理を行ったのに対して、第２段階初期化処理では、ＣＰＵ個々の設定状況等に合わせた特有な部分の初期化処理を行う。
【００３５】
上記ステップＳ１０８の起動により再びＡＳＩＣ２０１のリセット信号がアクティブになり、ＣＰＵ１０１はリセット状態になりシリアルクロックを出力する（ステップＳ１０１）。
【００３６】
そして、ＣＰＵ１０１からのシリアルクロックに同期させてＡＳＩＣ２０１のＣＰＵ初期化回路２０２が、上述の処理でＣＰＵ初期化設定レジスタ２０３に設定された設定値に基づいて、シリアルデータをＣＰＵ１０１に送出する（ステップＳ１０２）。
【００３７】
この初期化処理が完了するとＡＳＩＣ２０１はリセット信号を解除し、ＣＰＵ初期化起動レジスタ２０４の起動ビットをＯＮにする（ステップＳ１０３）。
【００３８】
そして、ＣＰＵ初期化起動レジスタの起動ビットがＯＮになっているので（ステップＳ１０４でＹＥＳ）、このＣＰＵ初期化処理は終了する。
【００３９】
なお、上記実施例では、第１段階初期化処理において、全てのＣＰＵに対して共通な必要最低限の部分の初期化処理を行い、第２段階初期化処理においては、ＣＰＵ個々の設定状況等に合わせた特有な部分の初期化処理を行うといった構成でＣＰＵ初期化処理を行う方法を説明したが、本発明はこれに限られるものではなく、第１段階初期化処理において、必要最低限な部分の初期化処理およびある分野（例えば、プリンタ分野など）に特化した部分の初期化処理を行い、第２段階初期化処理において、さらに特有な部分の初期化処理を行うように構成してもよい。
【００４０】
また、上記実施例では、本発明に係わる制御装置１００においてＣＰＵ初期化処理を行う場合を説明したが、この制御装置１００のＣＰＵ初期化方法をコンピュータにインストールされたＣＰＵ初期化プログラムにより行うように構成してもよい。
【００４１】
以上が本発明におけるＣＰＵ初期化方法であり、ＣＰＵの初期化処理を、ＡＳＩＣ２０１内部のＣＰＵ初期化設定レジスタ２０３に予め設定された設定値（固定値）に基づき、全てのＣＰＵに共通な必要最低限の部分の初期化処理を行う第１段階初期化処理と、ＡＳＩＣ２０１外部のＲＯＭ３０２に格納されたコードまたはオペレータパネル３０１からの入力をＡＳＩＣ２０１内部のＣＰＵ初期化設定レジスタ２０３に設定した設定値に基づき、ＣＰＵ個々の設定状況等に合わせた特有な部分の初期化処理を行う第２段階初期化処理との２段階に初期化処理を分けることにより、ＣＰＵ個々の設定状況等に合わせた初期化処理をＡＳＩＣ２０１に実装する必要がなくなるので、汎用的なＡＳＩＣ２０１により全てのＣＰＵに対応することができるので、コストの削減につながる。
【００４２】
また、オペレータパネル３０１から任意のＣＰＵ初期化設定値を指定することも可能なので、必ずしもＲＯＭ３０１を交換し第２段階初期化処理内容の変更を行う必要性もなくなり、多品種少量生産時などにも有効であり、また仕向け先対応が容易になる。
【００４３】
さらに、ＣＰＵ初期化処理のために、初期化用設定端子（ジャンパ、ディップスイッチなど）または外部回路（コプロセッサなど）などを設置する必要がなくなり、その空いたスペースに別な機能の実装が行える。また、ＡＳＩＣ２０１の小型化も図れる。
【実施例２】
【００４４】
実施例２では、上記実施例１で使用されるＲＯＭ３０２を、フラッシュＲＯＭに置き換えた構成でＣＰＵ初期化処理を行う方法を説明する。
【００４５】
図３は、この発明に係わる制御装置１００の概略構成を示すブロック図であり、実施例１を説明した上記図１の構成で示されるＲＯＭ３０２の替わりにフラッシュＲＯＭ（Read Only Memory）３０３を具備する。なお、図１と同じ符号のものは略同様に動作するので、その説明は省略する。
【００４６】
フラッシュＲＯＭ３０３は、電気的にデータの消去（書き換え）が行え、電源を切ってもデータは消えないという性質をもつメモリであり、内容を自由に書き換えできるという点で図１に示されるＲＯＭ３０２とは異なる。その部分以外はＲＯＭ３０２と略同様の機能および動作を行う。
【００４７】
図４は図３に示した制御装置１００におけるＣＰＵ初期化処理の動作を説明するフローチャートである。
【００４８】
このＣＰＵ初期化処理は、電源ＯＮされるとＡＳＩＣ２０１のリセット信号がアクティブになり開始される（ステップＳ２０１）。
【００４９】
そして、ＣＰＵ１０１からのシリアルクロックに同期させてＡＳＩＣ２０１のＣＰＵ初期化回路２０２よりＣＰＵ初期化設定レジスタ２０３の設定値に基づいて、シリアルデータをＣＰＵ１０１に送出する（ステップＳ２０２）。すなわち、電源ＯＮ後、電源電圧が安定するとＣＰＵ１０１から出力されるシリアルクロックと同期させて、ＣＰＵ初期化設定レジスタ２０３に予め設定されているＡＳＩＣ固定の値のシリアルデータをＣＰＵ１０１に送出しＣＰＵ１０１に対して必要最低限の初期設定を行う。
【００５０】
この初期化処理が完了するとＡＳＩＣ２０１はリセット信号を解除する（ステップＳ２０３）。このＣＰＵ初期化設定レジスタ２０３に予め設定された初期化情報により必要最低限（基本部分）の初期化処理を行うことを第１段階初期化処理という。
【００５１】
この第１段階初期化処理が終了すると、ＣＰＵ１０１は、初期化起動レジスタ２０４を参照することで後述する第２段階初期化処理が行われているか確認する（ステップＳ２０４）。
【００５２】
すなわち、第１段階初期化処理が終了するとＣＰＵ１０１はフラッシュＲＯＭ３０３よりコードを読み込み、該コードに基づきＣＰＵ初期化起動レジスタ２０４にアクセスし、ＣＰＵ初期化起動レジスタ２０４に設定される起動ビットを参照することで、第２段階初期化処理が実行されたか否かを判断する。
【００５３】
ここで、第２段階初期化処理が実行されている（起動ビットＯＮ）場合（ステップＳ２０４でＹＥＳ）、このＣＰＵ初期化処理は終了する。
【００５４】
また、第２段階初期化処理が実行されていない（起動ビットＯＦＦ）場合（ステップＳ２０４でＮＯ）、オペレータパネル３０１から設定値を入力するか否かの選択を行う（ステップＳ２０５）。
【００５５】
ここで、オペレータパネル３０１からの入力が必要な場合は（ステップＳ２０５でＹＥＳ）、ユーザがオペレータパネル３０１を操作することにより必要な情報を入力し、ＣＰＵ初期化回路２０２はその情報をＣＰＵ初期化設定レジスタ２０３に反映させるとともに（ステップＳ２０６）、フラッシュＲＯＭ３０３にも格納する（ステップＳ２０７）。すなわち、次回からはこのフラッシュＲＯＭ３０３に格納された設定値を使用した初期化処理を行うことができるようになり、都度オペレータパネル３０１から入力する必要がなくなる。
【００５６】
また、オペレータパネル３０１からの入力を行わない場合は（ステップＳ２０５でＮＯ）、ＣＰＵ初期化回路２０２はフラッシュＲＯＭ３０３よりコードを読み込み、該コードをＣＰＵ初期化設定レジスタ２０３に反映させる（ステップＳ２０８）。
【００５７】
続いて、ＣＰＵ初期化起動レジスタ２０４に基づき第２段階初期化処理を起動する（ステップＳ２０９）。
【００５８】
ここで、第２段階初期化処理とは、拡張部分の初期化処理を行うことをいい。第１段階初期化処理では、全てのＣＰＵに対して共通な必要最低限の部分の初期化処理を行ったのに対して、第２段階初期化処理では、ＣＰＵ個々の設定状況等に合わせた特有な部分の初期化処理を行う。
【００５９】
上記ステップＳ２０８の起動により再びＡＳＩＣ２０１のリセット信号がアクティブになり、ＣＰＵ１０１はリセット状態になりシリアルクロックを出力する（ステップＳ２０１）。
【００６０】
そして、ＣＰＵ１０１からのシリアルクロックに同期させてＡＳＩＣ２０１のＣＰＵ初期化回路２０２より上述の処理でＣＰＵ初期化設定レジスタ２０３に設定された設定値に基づいて、シリアルデータをＣＰＵ１０１に送出する（ステップＳ２０２）。
【００６１】
この初期化処理が完了するとＡＳＩＣ２０１はリセット信号を解除し、ＣＰＵ初期化起動レジスタ２０４の起動ビットをＯＮにする（ステップＳ２０３）。
【００６２】
そして、ＣＰＵ初期化起動レジスタの起動ビットがＯＮになっているので（ステップＳ２０４でＹＥＳ）、このＣＰＵ初期化処理は終了する。
【００６３】
なお、上記実施例２では、ユーザによるオペレータパネル３０１からの入力により何度でもフラッシュＲＯＭ３０３の設定値を変更できるといった構成で説明したが、これを１度だけしかフラッシュＲＯＭ３０３の設定値を変更できないよう構成してもよい。その場合、専門業者などが最初に（１度だけ）オペレータパネル３０１などからの入力により適切な設定値をフラッシュＲＯＭ３０３に記憶させることで、以降変更はできないので、ユーザ操作により意図しない設定値の変更が行われ、ＣＰＵ初期化処理が上手く動作しないといったことを抑止することができる。
【００６４】
以上説明したように実施例２においては、実施例１を説明した上記図１に示されるＲＯＭ３０２をフラッシュＲＯＭ３０３に置き換えて構成することにより、工場出荷時に設定された設定値では、初期化処理がうまく行えない等の理由により、起動の都度オペレータパネル３０１からＣＰＵ初期化処理を適切に行うための設定値を入力するといったことが必要なくなる。
【産業上の利用可能性】
【００６５】
本発明の制御装置およびＣＰＵ初期化方法およびＣＰＵ初期化プログラムは、ＣＰＵの初期化処理を行うシステム全般に適用可能であり、特に、ＣＰＵ個々の設定状況等に合わせた初期化処理を容易に行うことが可能なので多品種少量生産などのシステムに有効利用することができる。
【図面の簡単な説明】
【００６６】
【図１】この発明に係わる制御装置１００の概略構成を示すブロック図である。
【図２】図１に示した制御装置１００におけるＣＰＵ初期化処理の動作を説明するフローチャートである。
【図３】この発明に係わる制御装置１００の概略構成を示すブロック図である（実施例２）。
【図４】図３に示した制御装置１００におけるＣＰＵ初期化処理の動作を説明するフローチャートである（実施例２）。
【符号の説明】
【００６７】
１００    制御装置
１０１    ＣＰＵ（Central Processing Unit）
２０１    ＡＳＩＣ（Application Specific Integrated Circuit）
２０２    ＣＰＵ初期化回路
２０３    ＣＰＵ初期化設定レジスタ
２０４    ＣＰＵ初期化起動レジスタ
３０１    オペレータパネル
３０２    ＲＯＭ（Read Only Memory）
３０３    フラッシュＲＯＭ（Read Only Memory）
【図１】
2006058952.tif 000003
【図２】
2006058952.tif 000004
【図３】
2006058952.tif 000005
【図４】
2006058952.tif 000006