(57)【要約】【課題】  簡便安価な構成でＤＦ信号の平均化処理を可能とし、ＥＣＵの負担を軽減することを目的とする。【解決手段】  ＤＦ信号平均化回路１２は、クロック信号発生器１３からのクロック信号を入力してカウント動作を行うカウンタ１４と、クロック信号とトランジスタ７の正極側電位の信号とを入力してトランジスタ７のオン動作時のみカウンタ１４をカウントアップ動作させるＯＲ回路１５と、所定のタイミングでカウンタ１４から読み取った出力値に基づき平均化ＤＦ信号を演算する記憶回路１６と、所定のタイミングで記憶回路１６からの平均化ＤＦ信号に基づきプリセット値を演算し当該プリセット値でカウンタ１４をプリセットするプリセット制御回路１７とを備え、記憶回路１６からの出力が、平均化ＤＦ信号として通信インターフェースＩＦ１８を経てＥＣＵである外部制御装置１９へ出力される。【選択図】        図１
2006304503.tif 000002
【特許請求の範囲】
【請求項１】
車両用発電機の直流出力電圧が供給される界磁コイル、この界磁コイルと直列に接続されオンオフ動作で上記界磁コイルの電流を制御するスイッチ、上記界磁コイルと並列に接続され上記スイッチのオフ時上記界磁コイルの電流を環流させるダイオード、上記直流出力電圧が所定の基準電圧に追随するよう所定の周期のＰＷＭ制御に基づきオンオフ駆動信号を上記スイッチに出力する電圧制御回路、および上記スイッチのオンオフ動作に応じたＤＦ（Ｄｕｔｙ  Ｆａｃｔｏｒ）信号を平均化して出力するＤＦ信号平均化手段を備えた車両用発電機の制御装置であって、
上記ＤＦ信号平均化手段は、カウンタ、上記スイッチのオン動作時上記カウンタをカウントアップ動作させるカウンタ制御回路、上記ＰＷＭ制御の所定の平均化周期２ｎ（ｎは正の整数）周期毎に動作し上記カウンタのデジタル出力をビットシフトすることにより上記カウンタデジタル出力値を１／（２ｎ＋１）倍した平均化ＤＦ信号を演算し当該平均化ＤＦ信号値で記憶を更新して出力する記憶回路、および上記ＰＷＭ制御の２ｎ周期毎に動作し上記記憶回路から出力された上記平均化ＤＦ信号値をビットシフトすることにより上記平均化ＤＦ信号値を２ｎ倍したプリセット値を演算し当該プリセット値で上記カウンタをプリセットするプリセット制御回路を備えたことを特徴とする車両用発電機の制御装置。
【請求項２】
上記スイッチの一方の電極を接地し、上記カウンタ制御回路は、上記スイッチの他方の電極電位の信号と所定の周波数のクロック信号とを入力し上記スイッチのオン動作時のみ上記クロック信号を上記カウンタに出力するようにしたことを特徴とする請求項１に記載の車両用発電機の制御装置。
【請求項３】
上記カウンタ制御回路は、上記スイッチへのオンオフ駆動信号と所定の周波数のクロック信号とを入力し上記スイッチのオン動作時のみ上記クロック信号を上記カウンタに出力するようにしたことを特徴とする請求項１に記載の車両用発電機の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両に搭載される発電機界磁回路のフィールドスイッチ率に基づき処理される車両用発電機の制御装置に係り、特に、その平均化処理を簡便な構成で実現するものである。
【背景技術】
【０００２】
エンジン制御のためのＥＣＵ（Electronic Control Unit）は、フィールドスイッチ率（Duty of fieldcoil、または、Duty Factor、以下、ＤＦと称する）をモニタすることで界磁電流のオンオフを制御し、発電機発電量を適正に制御している。上記ＤＦ信号は、発電機のレギュレータによって生成される。
上記ＤＦ信号は、フィールドスイッチの状態、即ち、スイッチングトランジスタのオンオフ（導通非導通）状態そのものであるのが一般的である。しかし、レギュレータによるフィールドスイッチであるスイッチングトランジスタのオンオフ動作は、一般的に約５０Hzから２００Hzのパルス幅変調で行われ、かつ、サイクル毎のＤＦも一定していない。例えば、あるサイクル毎のＤＦは、５０％→７０％→１０％→・・・のように前後の関連なく、大小さまざまな値で、発電機作動中は変動していることが多い。
このように、制御の一入力パラメータであるＤＦ信号が、一定周期ごとのモニタリングであっても脈絡のない様々な信号が連続したものであるため、制御の信頼性に不安が生じる。
【０００３】
従って、この変動の大きなＤＦ信号を制御に使用する場合は、何らかの平均化処理を施す必要がある。
例えば、特許文献１では、ＥＣＵにＤＦ信号を送信し、この値をＥＣＵ側で計算処理して他の制御パラメータとして使用している例が示されている。
また、特許文献２では、ＤＦ信号をレギュレータ側で読み取る手段として平均値ラッチ回路を含む平均化回路を設けて、外乱ノイズにより周期を乱された入力信号の影響を軽減できるものが示されている。
【０００４】
【特許文献１】実開昭６０−１８１２００号公報
【特許文献２】特開２００１−２５８２９５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上のように、ＤＦ信号を利用する従来の車両用発電機の制御装置においては、例えば、特許文献１の場合は、ＤＦ信号を利用し易くする計算処理をＥＣＵ側で行うので、ＥＣＵの負担が大きくなるという問題点があった。
また、特許文献２の場合は、平均値ラッチ回路を含む平均化回路を設ける必要がある。従来の平均化回路は、信号の平滑化に有効であるが、メモリーを多く搭載する必要性があり、また加算回路、除算回路が必要となり、回路規模が大きくなってコスト的に不利になるという問題点があった。
【０００６】
この発明は、以上のような問題点を解消するためになされたもので、簡便安価な構成でＤＦ信号の平均化処理を可能とし、ＥＣＵの負担を軽減することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る車両用発電機の制御装置は、車両用発電機の直流出力電圧が供給される界磁コイル、この界磁コイルと直列に接続されオンオフ動作で界磁コイルの電流を制御するスイッチ、界磁コイルと並列に接続されスイッチのオフ時界磁コイルの電流を環流させるダイオード、直流出力電圧が所定の基準電圧に追随するよう所定の周期のＰＷＭ制御に基づきオンオフ駆動信号をスイッチに出力する電圧制御回路、およびスイッチのオンオフ動作に応じたＤＦ信号を平均化して出力するＤＦ信号平均化手段を備え、
このＤＦ信号平均化手段は、カウンタ、スイッチのオン動作時カウンタをカウントアップ動作させるカウンタ制御回路、ＰＷＭ制御の所定の平均化周期２ｎ（ｎは正の整数）周期毎に動作しカウンタのデジタル出力をビットシフトすることによりカウンタデジタル出力値を１／（２ｎ＋１）倍した平均化ＤＦ信号を演算し当該平均化ＤＦ信号値で記憶を更新して出力する記憶回路、およびＰＷＭ制御の２ｎ周期毎に動作し記憶回路から出力された平均化ＤＦ信号値をビットシフトすることにより平均化ＤＦ信号値を２ｎ倍したプリセット値を演算し当該プリセット値でカウンタをプリセットするプリセット制御回路を備えたものである。
【発明の効果】
【０００８】
この発明に係るＤＦ信号平均化手段は、加算演算はカウンタのカウント動作で、また、乗算・除算の演算はビットシフトで処理されるので、加算手段や乗算・除算手段を必要とせず、簡便安価な構成でＤＦ信号の平均化処理が可能となる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１における車両用発電機の制御装置を示す回路ブロック図である。車両用交流発電機は、三相の電機子巻線１と、この電機子巻線１の交流出力電圧を直流に整流するレクチファイア２と、このレクチファイア２からの直流出力電圧が供給され界磁回路を構成する界磁コイル３と、以下に詳述する電圧レギュレータ４とから構成される。この電圧レギュレータ４で一定の値に調整された直流出力電圧が、各種の電気負荷５に供給されるとともに、バッテリ６を充電する。
【００１０】
次に、一点鎖線で囲んだ電圧レギュレータ４の内部構成について説明する。トランジスタ７は、界磁コイル３と直列に接続されそのオンオフ動作で界磁コイル３に流れる界磁電流を制御するスイッチとして機能する。このトランジスタ７のオフ動作時、界磁コイル３の電流を環流させるため界磁コイル３と並列にダイオード８が接続されている。
【００１１】
点線で囲んだ電圧制御回路９は、電圧レギュレータ４から出力される直流出力電圧を分圧する分圧抵抗１０と、この分圧抵抗１０で分圧された電圧と基準電圧Ｖｒとの比較結果を出力する比較器１１とを備え、詳細構成は図示を省略しているが、比較器１１からの信号に基づき、上記直流出力電圧が所定の基準電圧に追随するよう所定の周期のＰＷＭ制御によりオンオフ駆動信号（ＤＦ信号）をトランジスタ７に出力する。
【００１２】
次に、同じく点線で囲んでいるが、この発明の要部であるＤＦ信号平均化手段であって、変動の大きなトランジスタ７のＤＦ信号を平均化して出力するＤＦ信号平均化回路１２の内部構成について説明する。
即ち、ＤＦ信号平均化回路１２は、クロック信号発生器１３からのクロック信号を入力してカウント動作を行うカウンタ１４と、クロック信号発生器１３からのクロック信号とトランジスタ７の正極側電位の信号とを入力してトランジスタ７のオン動作時のみカウンタ１４をカウントアップ動作させるカウンタ制御回路としてのＯＲ回路１５と、所定のタイミングでカウンタ１４から読み取った出力値に基づき平均化ＤＦ信号を演算する記憶回路１６と、所定のタイミングで記憶回路１６からの平均化ＤＦ信号に基づきプリセット値を演算し当該プリセット値でカウンタ１４をプリセットするプリセット制御回路１７とを備えている。
そして、記憶回路１６からの出力が、平均化ＤＦ信号として通信インターフェースＩＦ１８を経てＥＣＵである外部制御装置１９へ出力される。
【００１３】
次に、動作について説明する。先ず、電圧制御回路９は、比較器１１からの出力に基づき直流出力電圧が所定の基準電圧に追随するよう、所定の周期でオン時間幅を制御（ＰＷＭ制御）したオンオフ駆動信号であるＤＦ信号をトランジスタ７へ出力する。
図２（ａ）は、この場合のＤＦ信号波形の一例を示す。
【００１４】
次に、ＤＦ信号平均化回路１２の動作について説明する。図２は、この場合の各部の波形を示すもので、同図（ａ）は、既述したように、トランジスタ７のＤＦ信号波形である。同図（ｂ）は、同図（ａ）に示すＤＦ信号がＤＦ信号平均化回路１２に入力された場合のカウンタ１４の出力値を示す。同図（ｃ）は、同じ場合のＤＦ信号平均化回路１２からの出力値、即ち、同図（ａ）のＤＦ信号を平均化した平均化ＤＦ信号の波形を示す。
【００１５】
以下、図３のフローチャートおよび図２の波形図を参照して動作の詳細について説明する。平均化周期を２ｎとし、図２の例では、ｎ＝２、従って、平均化周期２２＝４と設定している。
先ず、ステップＳ１でｋ＝０の初期化を行う。ここで、ｋはＰＷＭ周期の累積番号を示し、図２の例では、ｋは、順次、０→１→２→３→４→０・・・と変化する。
ステップＳ２で、トランジスタ７がオン期間であればカウンタ１４がカウントアップ動作を行い（ステップＳ３）、オンでなくオフ期間であればカウント動作を行うことなくステップＳ４でＰＷＭ周期の１サイクル（１周期）が経過したか否かを判断し、経過するまではステップＳ２からの動作を繰り返す。
以上の過程は、図２では、ｔ０からｔ１の期間が相当する。即ち、カウンタ１４の出力Ｃは、オン期間では一定の勾配で増大し、オフ期間になるとカウンタ動作が停止して、一定出力を保つ。なお、ｔ０のタイミングで、プリセット値ＰＲでカウンタ１４をプリセットするが、これについては後段で説明する。
【００１６】
ステップＳ４で１サイクル経過が判断されると、ｋを１進め（ステップＳ５）、次のステップＳ６を経ることにより、ｋが２ｎになるまで（図２の例では、ｋが４になるまで）ステップＳ２からの動作を繰り返す。
以上の過程は、図２では、ｔ０からｔ４の期間に相当し、この間の各サイクルでのＤＦを積分する形でカウンタ１４の出力が増大していく。
【００１７】
ステップＳ６で、ｋ≧２ｎのＹＥＳが判断されると、先ず、ステップＳ７において、記憶回路１６がそのタイミング（図２のｔ４）でのカウンタ１４の出力値ＣＴを読み取る。
ＣＴ＝ＰＲ＋Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４
但し、Ｃ１〜Ｃ４は、図２に示すｔ０〜ｔ４に至る４つの各サイクルでのカウント値の増分である。
【００１８】
次に、下式により、ステップＳ８で平均化ＤＦ信号値ＤＦの演算を行い、それまで保持していた値をこの新たな演算値に置換更新する。
ＤＦ＝ＣＴ×（１／（２ｎ＋１））
この演算は、実質的には除算になるが、２のべき乗値による除算であるので、デジタル出力値ＣＴを（ｎ＋１）ビット（図２の例では、３ビット）だけシフトダウンすればよく、Ｈ／Ｗとしては除算機能を必要としない。
【００１９】
次に、プリセット制御回路１７が、下式により、ステップＳ９でプリセット値ＰＲの演算を行い、当該プリセット値ＰＲでカウンタ１４をプリセットする。
ＰＲ＝ＤＦ×２ｎ
この演算も、信号値ＤＦをｎビット（図２の例では２ビット）だけシフトアップすればよく、Ｈ／Ｗとしては乗算機能を必要としない。
【００２０】
以上の動作で、ＤＦ信号平均化回路１２が出力する平均化ＤＦ信号値の更新処理が完了し、ステップＳ１に戻って次の更新のための動作を再開するわけである。
図２（ｃ）は、この平均化されたＤＦ信号値の波形を示す。
【００２１】
以上のように、この発明の実施の形態１においては、各サイクル毎に不規則に変動するＤＦ信号を平均化した平滑なＤＦ信号を簡便な構成で得ることができ、ＥＣＵでの負担が軽減する。特に、平均化処理に一般的に必要となる、加算処理は、カウンタ１４が順次サイクルの進行に応じてカウント動作を継続することで行われるので、特別の加算手段を必要としない。更に、上述したとおり、ビットシフトにより、特別の除算、乗算手段を必要とせず、極めて、簡便安価な構成で平均化処理を実現することが出来るわけである。
【００２２】
なお、べき数であるｎは、種々の値に設定可能であるが、ＤＦ信号の元の形態であるトランジスタ７のオンオフ駆動信号の変動特性、そして、界磁コイル３を含む界磁回路の通電時定数、更には、外部制御装置１９（ＥＣＵ）でのＤＦ信号の利用形態等を勘案して最適な値を設定すべきである。
【００２３】
実施の形態２．
図４は、この発明の実施の形態２における車両用発電機の制御装置を示す回路ブロック図である。実施の形態１の図１と異なるのは、カウンタ１４を制御するカウンタ制御回路のみである。即ち、図１では、トランジスタ７の出力電位を取り込んでいたが、この実施の形態２では、電圧制御回路９からのオンオフ駆動信号を取り込んでカウンタ１４へのクロック信号を作成する。トランジスタ７の出力電位とオンオフ駆動信号とでは、トランジスタ７のオンオフ動作に関して符号が反対となるので、実施の形態２では極性反転回路２０を挿入し、トランジスタ７のオン動作時のみクロック信号発生器１３からのクロック信号をカウンタ１４に入力する論理構成となっている。
【００２４】
従って、実施の形態２においては、実際の界磁電流が流れる主回路と接続することなくカウンタ制御回路を構成できるので、装置が簡便になるとともに、実施の形態１で説明したと全く同様の、簡便安価な構成でＤＦ信号の平均化処理ができるという効果を奏する。
【００２５】
以上のように、この発明におけるカウンタ制御回路は、スイッチの一方の電極を接地し、スイッチの他方の電極電位の信号と所定の周波数のクロック信号とを入力しスイッチのオン動作時のみクロック信号をカウンタに出力するようにしたので、スイッチのオン動作時のみカウンタを確実にカウントアップ動作させることができる。
【００２６】
また、そのカウンタ制御回路は、スイッチへのオンオフ駆動信号と所定の周波数のクロック信号とを入力しスイッチのオン動作時のみクロック信号をカウンタに出力するようにしたので、実際の界磁電流が流れる主回路と接続することなくカウンタ制御回路を構成でき装置が簡便になる。
【産業上の利用可能性】
【００２７】
以上、各実施の形態では、車両用交流発電機の界磁回路に適用した場合について説明したが、界磁コイルに直流出力電圧を供給するものであれば他の種類の発電機であっても良く、また、スイッチもそのオンオフ動作で界磁コイルの電流を制御可能なものであれば、例示したトランジスタと異なる種類のスイッチを使用しても、この発明は全く同様に適用することができ、同等の効果を奏する。
【図面の簡単な説明】
【００２８】
【図１】この発明の実施の形態１における車両用発電機の制御装置を示す回路ブロック図である。
【図２】図１のＤＦ信号平均化回路１２の動作を説明するための波形図である。
【図３】図１のＤＦ信号平均化回路１２の動作を説明するためのフローチャートである。
【図４】この発明の実施の形態２における車両用発電機の制御装置を示す回路ブロック図である。
【符号の説明】
【００２９】
１  電機子巻線、３  界磁コイル、４  電圧レギュレータ、７  トランジスタ、
８  ダイオード、９  電圧制御回路、１０  分圧抵抗、１１  比較器、
１２  ＤＦ信号平均化回路、１３  クロック信号発生器、１４  カウンタ、
１５  ＯＲ回路、１６  記憶回路、１７  プリセット制御回路、
１８  通信インターフェースＩＦ、１９  外部制御装置、２０  極性反転回路。
【図１】
2006304503.tif 000003
【図２】
2006304503.tif 000004
【図３】
2006304503.tif 000005
【図４】
2006304503.tif 000006