(57)【要約】【課題】  出力電圧に関わらず高い応答性を有する。【解決手段】  スイッチングレギュレータ４は、出力電圧Ｖoutと基準電圧との誤差信号を出力する誤差増幅段５と、ドライバ６１により誤差信号に応じたパルスを発生し、パワートランジスタであるトランジスタＭ１、Ｍ２をＯＮ／ＯＦＦすることで入力電圧Ｖinを交流電圧に変換し、さらにインダクタＬ１とコンデンサＣ２とで構成されるフィルタにより直流の出力電圧Ｖoutを出力するコンバータ段６と、利得調節回路７とで構成される。【選択図】  図２
2006304552.tif 000002
【特許請求の範囲】
【請求項１】
パワートランジスタをオンオフすることにより負荷に出力電圧を供給するスイッチングレギュレータにおいて、
出力電圧が分圧されてもしくはそのまま入力されるボルテージフォロア、一端が前記ボルテージフォロアの出力端子に接続された可変抵抗手段、反転入力端子に前記可変抵抗手段の他端が接続され非反転入力端子に基準電圧が入力されるとともに前記反転入力端子と前記出力端子との間に直列に接続された位相補償用抵抗および位相補償コンデンサを有する演算増幅器を備え、前記演算増幅器の出力を誤差信号とする誤差増幅段と、
前記出力電圧が変動したとき、前記出力電圧に基づいて前記可変抵抗手段の抵抗値を調節することにより前記誤差増幅段の利得を調節する利得調節回路と、
前記誤差信号に基づいて前記パワートランジスタをオンオフするドライバと、
を有することを特徴とするスイッチングレギュレータ。
【請求項２】
前記ドライバは、ＰＷＭ（Pulse Width Modulation）パルスにより前記パワートランジスタをオンオフ駆動することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記利得調節回路は、前記出力電圧と前記可変抵抗手段の抵抗値とが反比例の関係になるように前記抵抗値を調節することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項４】
前記可変抵抗手段は、可変抵抗で構成されていることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項５】
前記可変抵抗手段は、トランジスタ素子で構成されていることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項６】
前記トランジスタ素子は、バイポーラトランジスタまたはＦＥＴトランジスタであることを特徴とする請求項５記載のスイッチングレギュレータ。
【請求項７】
前記可変抵抗手段は、互いに接続された複数の抵抗と、所定の前記抵抗と並列に設けられ、ＯＮまたはＯＦＦすることにより、前記抵抗値を変化させるスイッチとを有し、
前記利得調節手段は、前記スイッチに対応して設けられ、所定の前記出力電圧と、所定のしきい値電圧との比較結果に応じて前記スイッチをＯＮまたはＯＦＦする複数のコンパレータと、
を有することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項８】
前記可変抵抗手段は、前記スイッチをＯＮまたはＯＦＦしたとき、前記出力電圧と前記抵抗値とが反比例の関係になるよう構成されていることを特徴とする請求項７記載のスイッチングレギュレータ。
【請求項９】
負荷に応じて電源を切り替えて電圧を出力する電源システムにおいて、
オンオフ動作することにより負荷に出力電圧を供給するパワートランジスタと、
出力電圧が分圧されてもしくはそのまま入力されるボルテージフォロア、一端が前記ボルテージフォロアの出力端子に接続された可変抵抗手段、反転入力端子に前記可変抵抗手段の他端が接続され非反転入力端子に基準電圧が入力されるとともに前記反転入力端子と前記出力端子との間に直列に接続された位相補償用抵抗および位相補償コンデンサを有する演算増幅器を備え、前記演算増幅器の出力を誤差信号とする誤差増幅段と、
前記出力電圧が変動したとき、前記出力電圧に基づいて前記可変抵抗手段の抵抗値を調節することにより前記誤差増幅段の利得を調節する利得調節回路と、
前記誤差信号に基づいて前記パワートランジスタをオンオフするドライバと、を有するスイッチングレギュレータと、
電源ラインを前記スイッチングレギュレータと共有するシリーズレギュレータと、
を有することを特徴とする電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングレギュレータおよび電源システムに関し、特に所望の電圧を供給するスイッチングレギュレータおよび電源システムに関する。
【背景技術】
【０００２】
従来から、負荷（負荷電流）の大小に応じて、スイッチングレギュレータとシリーズレギュレータとを併用する電源システムが知られている（例えば、特許文献１参照）。
シリーズレギュレータは、主として負荷が小さい場合に使用される。
【０００３】
スイッチングレギュレータは、負荷が比較的大きい場合に高い効率を得ることができるため、主として負荷が大きい場合に使用される。
一般的な降圧型スイッチングレギュレータは、負荷に出力する出力電圧と目標電圧（基準電圧）との誤差信号を出力する誤差増幅段と、誤差信号に応じたパルスを発生し、パワートランジスタをＯＮ／ＯＦＦすることにより入力電圧を交流電圧に変換し、さらにインダクタとコンデンサとで構成されるフィルタにより、前述した出力電圧を出力するコンバータ段とで構成される。
【０００４】
図１０は、従来の誤差増幅段を示す回路図である。
図１０に示す誤差増幅段９０は、スイッチングレギュレータの出力電圧を分圧する可変抵抗Ｒ９１、抵抗Ｒ９２、位相補償用抵抗Ｒ９３、位相補償用コンデンサＣ９１、基準電圧ＶREFおよびオペアンプＯＰ９１で構成される。
【０００５】
式（１）に示すように、出力電圧Ｖout90の設定は、可変抵抗Ｒ９１の調節により行うことができ、
Ｖout90＝（１＋Ｒ９１／Ｒ９２）×ＶREF・・・（１）
である。
【０００６】
ところで、このような電源システムでは、シリーズレギュレータとスイッチングレギュレータとの切り替え時において、出力電圧が急変するという問題がある。この出力電圧の急変に対して高い応答性を有するスイッチングレギュレータが求められている。
【０００７】
この出力電圧の急変の際、スイッチング電源は、チョークコイルの電流が常に連続的に流れる連続モードと、断続的に流れる不連続モードとの臨界点において、伝達関数が変化して不安定になるが、この伝達関数を変えることにより、応答性を向上させる電源システムが知られている（例えば、特許文献２参照）。
【特許文献１】特開２００３−２５９６２７号公報
【特許文献２】特開平５−３０４７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、切り替え時の応答性は、誤差増幅段による影響も無視できない。
図１１は、図１０に示す誤差増幅段を用いたスイッチングレギュレータ開ループの利得の周波数特性（振幅の周波数特性）を示すグラフであり、図１２は、図１０に示す誤差増幅段を用いたスイッチングレギュレータ開ループの位相特性（位相遅れの周波数特性）を示すグラフである。
【０００９】
なお、図１１（ａ）は、コンバータ段の周波数特性を示すグラフであり、図１１（ｂ）は、誤差増幅段９０の周波数特性を示すグラフであり、図１１（ｃ）は、誤差増幅段９０＋コンバータ段（スイッチングレギュレータ開ループ全体）の周波数特性を示すグラフである。
【００１０】
図１１中、Ｖout91、Ｖout92はスイッチングレギュレータの出力電圧であり、Ｖout91＜Ｖout92の場合を示す。
また、図１２（ａ）は、コンバータ段の位相特性を示すグラフであり、図１２（ｂ）は、誤差増幅段９０の位相特性を示すグラフであり、図１２（ｃ）は、誤差増幅段９０＋コンバータ段の位相特性を示すグラフである。
【００１１】
図１１（ｂ）に示すように、従来の誤差増幅段９０では出力電圧Ｖout91に比べて出力電圧Ｖout92の誤差増幅段９０の利得が低下する。これにより、図１１（ｃ）に示すように、スイッチングレギュレータ全体の（開ループ）利得が低下する。すなわち、出力電圧の増加に伴いスイッチングレギュレータの帯域（カットオフ周波数）が低くなる。
【００１２】
これにより、出力電圧が高くなると、スイッチングレギュレータの過渡応答時の起動時間が長くなり、その結果、スイッチングレギュレータの応答性が悪化するという問題があった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、出力電圧に関わらず高い応答性を有するスイッチングレギュレータおよび電源システムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明では上記問題を解決するために、パワートランジスタをオンオフすることにより負荷に出力電圧を供給するスイッチングレギュレータにおいて、出力電圧が分圧されてもしくはそのまま入力されるボルテージフォロア、一端が前記ボルテージフォロアの出力端子に接続された可変抵抗手段、反転入力端子に前記可変抵抗手段の他端が接続され非反転入力端子に基準電圧が入力されるとともに前記反転入力端子と前記出力端子との間に直列に接続された位相補償用抵抗および位相補償コンデンサを有する演算増幅器を備え、前記演算増幅器の出力を誤差信号とする誤差増幅段と、前記出力電圧が変動したとき、前記出力電圧に基づいて前記可変抵抗手段の抵抗値を調節することにより前記誤差増幅段の利得を調節する利得調節回路と、前記誤差信号に基づいて前記パワートランジスタをオンオフするドライバと、を有することを特徴とするスイッチングレギュレータが提供される。
【００１５】
このようなスイッチングレギュレータによれば、出力電圧が変動した場合でもスイッチングレギュレータの利得を一定に保つことができる。
【発明の効果】
【００１６】
本発明によれば、利得調節回路を用いて可変抵抗手段の抵抗値を調節することにより、出力電圧が変動した場合でもスイッチングレギュレータの利得を一定に保つことができるため、スイッチングレギュレータの帯域の低下を抑制または低減することができる。よって、スイッチングレギュレータの起動時間を低減させることができ、出力電圧に関わらず高い応答性を有する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明のスイッチングレギュレータおよび電源システムの実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の電源システムを示すブロック図である。
【００１８】
電源システム１は、複数の同じ機能を有するスイッチングレギュレータで構成されるスイッチングレギュレータユニット２、複数のシリーズレギュレータで構成されるシリーズレギュレータユニット３およびコンデンサＣ１を有している。
【００１９】
スイッチングレギュレータユニット２およびシリーズレギュレータユニット３は、コンデンサＣ１に並列に接続され、負荷に応じて切り替えられて使用される。
ここで、負荷電流が小さい場合には、主としてシリーズレギュレータユニット３が使用され、主として負荷電流が大きい場合には、スイッチングレギュレータユニット２が使用される。また、シリーズレギュレータユニット３を省略して、すべての負荷電流範囲をスイッチングレギュレータユニット２でカバーする構成としてもよい。シリーズレギュレータユニット３を加えた場合には、負荷電流が小さい場合に、より精度の高い出力電圧を供給することができる。
【００２０】
図２は、スイッチングレギュレータを示す回路図である。
スイッチングレギュレータ４は、スイッチングレギュレータユニット２の１つのスイッチングレギュレータであり、出力電圧Ｖoutと後述する基準電圧との誤差信号を出力する誤差増幅段５と、誤差信号に応じたパルスを発生し、パワートランジスタであるトランジスタＭ１、Ｍ２をＯＮ／ＯＦＦすることにより入力電圧Ｖinを交流電圧に変換し、さらにインダクタＬ１とコンデンサＣ２とで構成されるフィルタにより直流の出力電圧Ｖoutを出力するコンバータ段６と、利得調節回路７とで構成される。
【００２１】
図３は、第１の実施の形態の誤差増幅段を示す回路図である。
誤差増幅段５は、入力端子ｉｎから入力される出力電圧Ｖoutを分圧する抵抗ＲFB0、ＲFB1、利得調節用抵抗ＲS、位相補償用抵抗ＲF、位相補償用コンデンサＣF、基準電圧ＶREFおよびオペアンプＯＰ１、ＯＰ２で構成される。
【００２２】
抵抗ＲFB0、ＲFB1は、直列に接続され、出力電圧Ｖoutを分圧し、オペアンプＯＰ１の非反転入力端子に出力する。なお、出力電圧Ｖoutを分圧せずに、直接オペアンプＯＰ１の非反転入力端子に出力してもよい。
【００２３】
オペアンプＯＰ１は、ボルテージフォロワを構成し、非反転入力端子に入力された電圧に対して利得が１の電圧Ｖoを出力する。
利得調節用抵抗ＲSは、可変抵抗である。この利得調節用抵抗ＲSは、利得調節回路７から入力される信号により、その抵抗値が変化する。
【００２４】
オペアンプＯＰ２は、反転入力端子にオペアンプＯＰ１の出力電圧Ｖoが入力され、非反転入力端子に基準電圧ＶREFが入力される。オペアンプＯＰ２は、誤差増幅器であり、端子ｏｕｔ１から電圧Ｖoと基準電圧ＶREFの差の誤差信号ＶＡをコンバータ段６に出力する。
【００２５】
オペアンプＯＰ２の出力端子と反転入力端子の間には、直列に接続された位相補償用抵抗ＲFおよび位相補償用コンデンサＣFが接続されている。位相補償用抵抗ＲFおよび位相補償用コンデンサＣFは、スイッチングレギュレータ開ループの位相特性を改善して位相余裕を確保するためのものである。
【００２６】
再び図２に戻って説明する。
コンバータ段６は、ドライバ６１、トランジスタＭ１、Ｍ２、インダクタＬ１およびコンデンサＣ２を有している。
【００２７】
ドライバ６１は、誤差信号ＶＡを取り込み、ＰＷＭ（Pulse Width Modulation）により出力電圧Ｖoutの制御を行うものであり、トランジスタＭ１、Ｍ２を交互にＯＮ／ＯＦＦ駆動するようトランジスタＭ１、Ｍ２のゲートに対して電圧を供給する。
【００２８】
トランジスタＭ１は、ＰＭＯＳ型トランジスタもしくはＮＭＯＳ型トランジスタであり、トランジスタＭ２は、ＮＭＯＳ型トランジスタである。トランジスタＭ１のソースは電源と接続され、駆動電圧Ｖinが入力される。トランジスタＭ１、Ｍ２のドレインは、互いに接続されインダクタＬ１の一端と接続されている。トランジスタＭ２のソースは、ＧＮＤ（グランド）に接続されている。
【００２９】
トランジスタＭ１、Ｍ２は、誤差信号ＶＡに応じて、交互にＯＮ／ＯＦＦされる。これによって、インダクタＬ１の一端が駆動電圧ＶinとＧＮＤに交互に接続され、断続的に駆動電圧ＶinがインダクタＬ１に印加される。
【００３０】
インダクタＬ１は、一端がトランジスタＭ１、Ｍ２のドレインと接続され、他端はコンデンサＣ２および出力端子に接続されている。コンデンサＣ２は、一端がＧＮＤに接続されている。インダクタＬ１とコンデンサＣ２は、フィルタを構成し、トランジスタＭ１、Ｍ２から出力される断続的な電圧を平滑化する。以上より、基準電圧ＶREFに応じた直流の出力電圧ＶoutがインダクタＬ１を介して出力される。
【００３１】
基準電圧ＶREFが一定であるときには、出力電圧Ｖoutのフィードバックにより、負荷が変動しても、それに追従してトランジスタＭ１、Ｍ２のスイッチング動作が制御されるよう構成されている。
【００３２】
利得調節回路７は、誤差増幅段５およびスイッチングレギュレータ開ループの利得を調節する回路である。
図１において、この利得調節回路７は、スイッチングレギュレータ４の起動時には、シリーズレギュレータユニット３から出力されている出力電圧Ｖoutを検出し、出力電圧Ｖoutに応じて、利得調節用抵抗ＲSを調整する。また、スイッチングレギュレータ４の起動時に、シリーズレギュレータユニット３から出力電圧Ｖoutが出力されていない場合には、スイッチングレギュレータ４の所定の目標電圧値を利得調節回路７に入力する。また、スイッチングレギュレータ４の起動時は、シリーズレギュレータユニット３から出力電圧Ｖoutが出力されていない場合でも、出力電圧Ｖoutを検出し、出力電圧Ｖoutの立ち上がりに応じて利得調節用抵抗ＲSを調整するようにしてもよい。なお、電源システムがスイッチングレギュレータユニット２のみで構成されている場合、スイッチングレギュレータ４の起動時には、スイッチングレギュレータ４の所定の目標電圧値を利得調節回路７に入力する。
【００３３】
次に、スイッチングレギュレータ４の動作（作動）について説明する。
電源システム１は、インダクタＬ１から出力される出力電圧Ｖoutを抵抗ＲFB0、ＲFB1で分圧した電圧をオペアンプＯＰ１の非反転入力端子に入力する。オペアンプＯＰ１は、オペアンプＯＰ２の反転入力端子に電圧Ｖoを出力する。
【００３４】
オペアンプＯＰ２は、誤差信号ＶＡをドライバ６１に出力し、ドライバ６１は誤差信号ＶＡに基づきトランジスタＭ１、Ｍ２をＯＮ／ＯＦＦ制御する。この結果、基準電圧ＶREFに応じた出力電圧ＶoutがインダクタＬ１を介して出力される。
【００３５】
ところで、出力電圧Ｖoutは、ＲFB0、ＲFB1、ＶREFを用いて式（２）で表される。
Ｖout＝（１＋ＲFB0／ＲFB1）×ＶREF・・・（２）
誤差増幅段５の利得Ｋは、式（３）で表される。
【００３６】
【数１】
2006304552.tif 000003
【００３７】
また、周波数ｆが充分大きい（２πｆＣFＲF＞＞１）場合の誤差増幅段５の利得ＫDCは、式（４）で表される。
【００３８】
【数２】
2006304552.tif 000004
【００３９】
ここで、式（２）を、式（３）および式（４）に代入すると、利得Ｋおよび利得ＫDCは、式（５）、式（６）で表される。
【００４０】
【数３】
2006304552.tif 000005
【００４１】
【数４】
2006304552.tif 000006
【００４２】
ＶREFおよびＲFは固定値のため、図１１（ｃ）に示すようなスイッチングレギュレータ開ループの利得は、出力電圧Ｖoutに応じて式（４）に示す利得ＫDCが一定となるように利得調節用抵抗ＲSを調節することで一定に保つことができる。すなわち、式（６）で表される利得ＫDCを一定に保つために、式（７）の関係を満たすように利得調節用抵抗Ｒｓを調整する。
【００４３】
【数５】
2006304552.tif 000007
【００４４】
これにより、出力電圧Ｖoutの設定値が増加することによる、スイッチングレギュレータ４の帯域の低周波化を抑制または防止することができる。
なお、利得ＫDCを一定に保つ調節を以下では、「利得調節」という。
【００４５】
図４は、式（７）の関係の一例を示すグラフである。Ｖin＝３．６Ｖ、Ｉout＝０．１Ａ、ＲFB1＝１００ｋΩ、ＲF＝１０ｋΩ、ＣF＝４７ｐＦ、位相余裕＝６０°という条件下で、スイッチングレギュレータ４の帯域、すなわちスイッチングレギュレータ４の開ループの利得が０ｄＢとなる周波数が５０ｋＨｚとなる利得調節用抵抗ＲSの値を示している。
【００４６】
次に、式（７）の関係を満たすように利得調節を行うための、利得調節用抵抗ＲSおよび利得調節回路７の構成について説明する。
図５は、利得調節用抵抗および利得調節回路を示す回路図である。
【００４７】
なお、以下の説明では、図５中右側を「右」、左側を「左」、上側を「上」、下側を「下」という。
利得調節用抵抗ＲSは、抵抗Ｒ１〜Ｒ５およびＯＮ／ＯＦＦ用のスイッチＳ１〜Ｓ７を有している。
【００４８】
抵抗Ｒ１〜Ｒ５は、それぞれ、オペアンプＯＰ１の出力端子とオペアンプＯＰ２の入力端子との間に抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５の順番で直列に接続されている。
スイッチＳ１は、一端が抵抗Ｒ２の右端に接続され、他端がスイッチＳ５の右端に接続されている。スイッチＳ２は、一端が抵抗Ｒ３の右端に接続され、他端がスイッチＳ６の右端に接続されている。スイッチＳ３は、一端が抵抗Ｒ４の右端に接続され、他端がスイッチＳ７の右端に接続されている。スイッチＳ４は、抵抗Ｒ１の両端に接続されている。スイッチＳ５は、一端が抵抗Ｒ１の左端に接続され、他端がスイッチＳ１の左端に接続されている。スイッチＳ６は、一端が抵抗Ｒ１の左端に接続され、他端がスイッチＳ２の左端に接続されている。スイッチＳ７は、一端が抵抗Ｒ１の左端に接続され、他端がスイッチＳ３の左端に接続されている。
【００４９】
これらのスイッチＳ１〜Ｓ７は、制御信号がＨ（Ｈｉｇｈ）になるとＯＮとなり（導通する）、Ｌ（Ｌｏｗ）になるとＯＦＦとなる（遮断する）。
利得調節回路７は、コンパレータＣＯＭＰ１〜ＣＯＭＰ３および抵抗Ｒ６〜Ｒ９を有している。
【００５０】
抵抗Ｒ６〜Ｒ９は、それぞれ、入力端子Ｉｎ１と、ＧＮＤとの間に抵抗Ｒ６、Ｒ７、Ｒ８、Ｒ９の順番で直列に接続されている。
コンパレータＣＯＭＰ１〜ＣＯＭＰ３の反転入力端子は、いずれも入力端子Ｉｎ２に接続されている。また、コンパレータＣＯＭＰ１の非反転入力端子は、抵抗Ｒ６の下端に接続され、コンパレータＣＯＭＰ２の非反転入力端子は、抵抗Ｒ７の下端に接続され、コンパレータＣＯＭＰ３の非反転入力端子は、抵抗Ｒ８の下端に接続されている。
【００５１】
入力端子Ｉｎ１には、出力信号Ｖoutが入力される。
また、入力端子Ｉｎ２には、所定のしきい値電圧が入力される。
また、コンパレータＣＯＭＰ１の出力はスイッチＳ１に、コンパレータＣＯＭＰ２の出力はスイッチＳ２に、コンパレータＣＯＭＰ３の出力はスイッチＳ３に、それぞれ制御信号として入力されるよう構成されている。
【００５２】
コンパレータＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３は、しきい値電圧と分圧された出力電圧Ｖoutとを比較し、分圧された出力電圧Ｖoutがしきい値電圧を超えたコンパレータの出力がＨとなり、対応するスイッチＳ１〜Ｓ３をＯＮする。
【００５３】
また、スイッチＳ４〜Ｓ７の入力には、それぞれスイッチＳ４〜Ｓ７をＯＮまたはＯＦＦする起動完了信号が入力される。
図６は、第１の実施の形態の電源システムの利得調節用抵抗と、出力電圧との関係の一例を示すグラフである。
【００５４】
図６では、一例として、出力電圧Ｖout０．８Ｖ〜４．０Ｖの範囲に対し利得調節用抵抗ＲSを４段階に変化させ、各段の値の差が一定になるようにしている。また、この例を実現するために、抵抗Ｒ１＝６００ｋΩ、抵抗Ｒ２、Ｒ３、Ｒ４＝８０ｋΩ、抵抗Ｒ５＝１６０ｋΩに設定した。
【００５５】
これにより、出力電圧Ｖout０．８Ｖ〜１ＶではスイッチＳ４のみをＯＮした状態とし、利得調節用抵抗ＲSを４００ｋΩとする。以下、同様に、１Ｖ〜１．３ＶではスイッチＳ４、Ｓ５、Ｓ１をＯＮした状態とし、利得調節用抵抗ＲSを３２０ｋΩとする。１．３Ｖ〜２．０ＶではスイッチＳ４、Ｓ５、Ｓ１、Ｓ６、Ｓ２をＯＮした状態とし、利得調節用抵抗ＲSを２４０ｋΩとする。２．０Ｖ以上ではスイッチＳ４、Ｓ５、Ｓ１、Ｓ６、Ｓ２、Ｓ７、Ｓ３をＯＮした状態とし、利得調節用抵抗ＲSを１６０ｋΩとする。
【００５６】
また、抵抗Ｒ６〜Ｒ９の抵抗値は特に限定されないが、その比が、Ｒ６：Ｒ７：Ｒ８：Ｒ９＝８：３：３：６となるように設定した。これにより図６に示す利得調節用抵抗ＲSの特性が得られる。
【００５７】
次に利得調節回路７の動作（作動）を説明する。
まず、スイッチングレギュレータ４の動作の開始前または開始時に、起動完了信号によりスイッチＳ４〜Ｓ７がＯＮされ、所定のしきい値電圧、例えば、０．６Ｖが入力端子Ｉｎ２に入力される。
【００５８】
スイッチングレギュレータ４が動作を開始すると、出力電圧Ｖoutが入力端子Ｉｎ１に入力される。
その後、出力電圧Ｖoutが上昇し、Ｖout＝１ＶのときコンパレータＣＯＭＰ１の出力がＨとなりスイッチＳ１がＯＮし、利得調節用抵抗ＲS＝３２０ｋΩとなる。その後、出力電圧Ｖoutが１．３Ｖまで上昇すると、コンパレータＣＯＭＰ２の出力がＨとなりスイッチＳ２がＯＮし、利得調節用抵抗ＲS＝２４０ｋΩとなる。その後、出力電圧Ｖoutが２．０Ｖまで上昇すると、コンパレータＣＯＭＰ３の出力がＨとなりスイッチＳ３がＯＮし、利得調節用抵抗ＲS＝１６０ｋΩとなる。
【００５９】
その後、出力電圧Ｖoutが下降すると、前述した例と逆の順番で対応するスイッチが順次ＯＦＦし、利得調節用抵抗ＲSの抵抗値が増大する。
そして、スイッチングレギュレータ４の起動が終了すると、定常時のスイッチングレギュレータ動作を安定させるために、起動完了信号によりスイッチＳ４〜Ｓ７をＯＦＦし、定常動作時の利得調節用抵抗ＲSが非常に大きく（例えば、１ＭΩ程度）なるようにする。
【００６０】
以上で動作が終了する。
なお、本実施の形態では、各段の抵抗Ｒの値の差が一定になるように設定したが、これに限らない。また、本実施の形態では、電圧を４段階に変化させたが、段数を増減させてもよい。段数をｎにする場合には、コンパレータを（ｎ−１）個にすればよい。
【００６１】
また、図６の回路においてスイッチＳ１〜Ｓ３は、制御信号がＬのときにＯＮするよう構成する場合には、コンパレータＣＯＭＰ１〜ＣＯＭＰ３の反転入力端子と非反転入力端子との接続を入れ替えればよい。
【００６２】
次に、利得調節回路７を設けたことによる（式（７）の関係を満たすことによる）電源システム１の作用について説明する。
図７は、利得調節を行わない場合の誤差増幅段および出力電圧の出力波形を示すグラフであり、図８は、利得調節を行った場合の誤差増幅段および出力電圧の出力波形を示すグラフである。
【００６３】
また、図７（ａ）および図８（ａ）は、出力電圧Ｖoutが低い場合の誤差増幅段５および出力電圧Ｖoutの出力波形を示すグラフであり、図７（ｂ）および図８（ｂ）は、出力電圧Ｖoutが高い場合の誤差増幅段５および出力電圧Ｖoutの出力波形を示すグラフである。
【００６４】
なお、図７および図８に示す三角波振幅は、ドライバ６１のＰＷＭ制御で用いる三角波の振幅を示す。
図７に示すように、利得調節を行わない場合は、出力電圧Ｖoutが比較的低い場合に比べて、出力電圧Ｖoutが比較的高い場合の起動時間が長くなってしまう。
【００６５】
一方、図８に示すように、利得調節を行った場合、出力電圧Ｖoutが比較的高い場合においてもスイッチングレギュレータ４の起動時間を短く保つことができる。
以上説明したように、電源システム１によれば、利得調節回路７で利得調節用抵抗ＲSの抵抗値を調節して式（４）に示す利得ＫDCが一定となるようにすることにより、スイッチングレギュレータ開ループの利得を一定に保つことができる。これにより、スイッチングレギュレータ４の帯域の低下を抑制または低減することができる。よって、出力電圧Ｖoutが高くなっても、スイッチングレギュレータ４の起動時間を短く保つことができるため、従来に比べ負荷電流に応じてシリーズレギュレータユニット３からスイッチングレギュレータユニット２に切り替える切り替え時間を低減させることができる。すなわち、スイッチングレギュレータ４の応答性が改善する。
【００６６】
また、起動完了信号を出力することにより、利得調節回路７の誤動作を容易かつ確実に防止するとともに、定常状態のスイッチングレギュレータ動作を安定化させることができる。
【００６７】
次に、電源システムの第２の実施の形態について説明する。
以下、第２の実施の形態の電源システム１ａについて、前述した第１の実施の形態の電源システム１との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００６８】
第２の実施の形態の電源システム１ａは、誤差増幅段５ａおよび利得調節回路７ａを有している。
図９は、第２の実施の形態の誤差増幅段の構成を示す回路図である。
【００６９】
誤差増幅段５ａは、利得調節用抵抗ＲSの代わりにＦＥＴトランジスタを有している。
利得調節回路７ａは、ＦＥＴトランジスタのゲートを制御して、ＦＥＴトランジスタのドレイン・ソース間抵抗を変化させ得るよう構成されている。
【００７０】
この第２の実施の形態の電源システム１ａによれば、第１の実施の形態の電源システム１と同様の効果が得られる。
さらに、第２の実施の形態の電源システム１ａによれば、リニアに利得調節を行うことができ、より精密な制御を行うことができる。
【００７１】
なお、本実施の形態では、ＦＥＴトランジスタを用いたが、これに限らず、例えば、バイポーラトランジスタを用いることもできる。
以上、本発明の電源システム、スイッチングレギュレータについて図示の実施の形態について説明したが、本発明は、これに限定されるものではなく、各部の構成は、同様の機能を発揮する任意の構成と置換することができる。
【００７２】
また、前述した各実施の形態では、利得調節回路７を誤差増幅段５の外部に設けたが、これに限らず、例えば、利得調節回路７を誤差増幅段５の内部に設けてもよい。さらに、利得調節回路７をスイッチングレギュレータ４の外部に設けてもよい。
【００７３】
また、前述した各実施の形態では、降圧型スイッチングレギュレータについて説明したが、これに限らず、昇圧型スイッチングレギュレータおよび昇降圧型スイッチングレギュレータに対しても適用することができる。
【図面の簡単な説明】
【００７４】
【図１】第１の実施の形態の電源システムを示すブロック図である。
【図２】スイッチングレギュレータを示す回路図である。
【図３】第１の実施の形態の誤差増幅段を示す回路図である。
【図４】式（７）の関係の一例を示すグラフである。
【図５】利得調節用抵抗および利得調節回路を示す回路図である。
【図６】第１の実施の形態の電源システムの利得調節用抵抗と、出力電圧との関係の一例を示すグラフである。
【図７】利得調節を行わない場合の誤差増幅段および出力電圧の出力波形を示すグラフである。
【図８】利得調節を行った場合の誤差増幅段および出力電圧の出力波形を示すグラフである。
【図９】第２の実施の形態の誤差増幅段の構成を示す回路図である。
【図１０】従来の誤差増幅段を示す回路図である。
【図１１】図１０に示す誤差増幅段を用いたスイッチングレギュレータ開ループの利得の周波数特性を示すグラフである。
【図１２】図１０に示す誤差増幅段を用いたスイッチングレギュレータ開ループの位相特性を示すグラフである。
【符号の説明】
【００７５】
１  電源システム
２  スイッチングレギュレータユニット
３  シリーズレギュレータユニット
４  スイッチングレギュレータ
５  誤差増幅段
６  コンバータ段
７  利得調節回路
ＣＯＭＰ１〜ＣＯＭＰ３  コンパレータ
Ｍ１、Ｍ２  トランジスタ
ＯＰ１、ＯＰ２  オペアンプ
Ｒ１〜Ｒ５  抵抗
ＲF  位相補償用抵抗
ＲS  利得調節用抵抗
Ｓ１〜Ｓ７  スイッチ
ＶＡ  誤差信号
ＶREF  基準電圧
【図１】
2006304552.tif 000008
【図２】
2006304552.tif 000009
【図３】
2006304552.tif 000010
【図４】
2006304552.tif 000011
【図５】
2006304552.tif 000012
【図６】
2006304552.tif 000013
【図７】
2006304552.tif 000014
【図８】
2006304552.tif 000015
【図９】
2006304552.tif 000016
【図１０】
2006304552.tif 000017
【図１１】
2006304552.tif 000018
【図１２】
2006304552.tif 000019