(57)【要約】【課題】２次側の少なくとも１つのパワー半導体スイッチのスイッチング状態の１次側での認識を簡単で且つ集積可能な手段を用いて可能とする、ブリッジ装置内のパワー半導体スイッチ用の好ましくはモノリシック集積された回路装置、並びにそれに付属する方法を紹介する。【解決手段】１次側（２０）でＴＯＰスイッチ（５０）のスイッチング状態を認識するために、本回路装置は、レベルシフタ（４４）を通じる電流の流れを検出及び評価するための回路部分（４６、４７、４８）を有する。この際、１次側で検出されたレベルシフタを通じるこの電流の第１の下閾値が、ブリッジ回路のスイッチオンされていないＴＯＰスイッチ（５０）に対応し、１次側で検出されたレベルシフタを通じるこの電流の第２の上閾値が、ブリッジ回路のスイッチオンされているＴＯＰスイッチ（５０）に対応する。【選択図】図３
2006333459.tif 000002
【特許請求の範囲】
【請求項１】
１次側の部分（１次側、２０）と、ブリッジ回路のＴＯＰスイッチ（５０）及びＢＯＴスイッチ（５２）のための各々の２次側の部分（２次側、３０）とから成るブリッジトポロジーにおいてパワー半導体スイッチ（５０、５２）を駆動するための好ましくはモノリシック集積された回路装置（１００）において、１次側（２０）が、少なくとも１つの信号処理部と、電位を伴わずに少なくとも１つの２次側（３０）を駆動するための少なくとも１つの付設のレベルシフタ（４４）とを有し、この２次側（３０）が、少なくとも１つの信号処理部と、各々のスイッチ（５０）のための少なくとも１つのドライバーステージとを有し、少なくとも１つのパワー半導体スイッチ（５０）のスイッチング状態を認識するために、１次側（２０）には、付設のレベルシフタ（４４）を通じる電流の流れ（Ｉｑ）を検出及び評価するための少なくとも１つの回路部分（４６、４７、４８）が配設されていることを特徴とする回路装置。
【請求項２】
レベルシフタ（４４）が、２次側の電圧供給部（Ｖｓ）と、少なくとも１つのツェナーダイオード（４１０）と、２次側の出力部（Ｖｏ）と、高電圧トランジスタ（４３０）と、１次側の電圧供給部（Ｖｐ）と、低電圧トランジスタ（４３２）とを有することを特徴とする、請求項１に記載の回路装置。
【請求項３】
レベルシフタ（４４）が、２次側においてそこの電圧供給部の後にツェナーダイオード（４１４）の直列回路を有することを特徴とする、請求項２に記載の回路装置。
【請求項４】
ツェナーダイオード（４１４ａ／ｂ）の直列回路が、多数のこれらのツェナーダイオード（４１４ａ）に対して中電圧トランジスタ（４３４）が並列に配設されているように修正されることを特徴とする、請求項３に記載の回路装置。
【請求項５】
請求項１に記載の回路装置（１００）内のパワー半導体スイッチ（５０）のスイッチング状態を認識するための方法において、１次側（２０）でレベルシフタ（４４）を通じる電流の流れ（Ｉｑ）が、そこに配設されている回路部分（４６、４７、４８）を用いて評価され、この際、１次側（２０）で検出されたレベルシフタ（４４）を通じるこの電流（Ｉｑ）の第１の下閾値（Ｉ１）が、ブリッジ回路のスイッチオンされていないスイッチ（５０）に対応し、１次側（２０）で検出されたレベルシフタ（４４）を通じるこの電流（Ｉｑ）の第２の上閾値（Ｉ２）が、ブリッジ回路のスイッチオンされているスイッチ（５０）に対応することを特徴とする方法。
【請求項６】
レベルシフタ（４４）を通じる電流の流れ（Ｉｑ）が、電流検知部（４６）及び電圧検知部（４７）を用いて検出されることを特徴とする、請求項５に記載の方法。
【請求項７】
１次側（２０）で電流制限部（４８）がレベルシフタ（４４）の過剰負荷を防止することを特徴とする、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリッジ回路トポロジー内に配設されているパワースイッチを駆動（コントロール）するための好ましくは集積（インテグレーテッド）された回路装置、並びにそれに付属する方法に関する。パワースイッチのこの種のブリッジ装置は、ハーフブリッジ回路、又はＨ（２相）ブリッジ回路、又は３相ブリッジ回路として知られていて、この際、単相ハーフブリッジがこの種のパワー電子回路の基礎構成要素を示すことになる。ハーフブリッジ回路内には、２つのパワースイッチ、即ち第１の所謂ＴＯＰスイッチと第２の所謂ＢＯＴスイッチが直列回路として配設されている。この種のハーフブリッジは、通常、直流中間回路に対する接続部を有する。センタータップは典型的には負荷と接続されている。
【背景技術】
【０００２】
パワースイッチを１つのパワー半導体素子として構成する場合、又は、パワースイッチを直列に又は並列に接続されている同種の複数のパワー半導体素子として構成する場合、パワースイッチを駆動するためには駆動回路が必要不可欠である。この種の駆動回路は、従来技術において、複数の部分回路或いは機能ブロックから構成されている。上位の制御部からくる駆動信号は、第１部分回路、即ち１次側で評価され、他のコンポーネントを介し、ドライバー回路、即ち２次側に供給され、そして最終的には各々のパワースイッチの制御入力部に供給される。比較的高い中間回路電圧、例えば５０Ｖよりも大きな中間回路電圧を有するハーフブリッジ装置では、制御信号を評価するための１次側が電位的に／直流電気的に２次側から分離されていて、その理由は、パワースイッチ、即ちハーフブリッジの少なくともＴＯＰスイッチが、稼動時には一定の電位上にはなく、それにより電圧的な絶縁が不可避であるためである。従来技術においてこの分離は、例えば、トランスフォーマ、オプトカプラ、或いは光導波路を用いて行われる。この直流電気的な分離は少なくともＴＯＰスイッチに適用されるが、出力が比較的高い場合には、スイッチング時のグラウンド・基準電位の起こり得るスリップに基づき、ＢＯＴスイッチのためにも実施される。
【０００３】
外部の直流電気的な分離を排除した、６００Ｖ又は１２００Ｖに至るまでの電圧クラスのパワースイッチ用の集積回路装置も知られている。これらのモノリシック集積回路において従来技術では所謂レベルシフタが少なくともＴＯＰスイッチのために使用される。それによりこれらの電子構成要素及び絶縁技術は１次側から２次側への電位差を克服する。
【０００４】
パワースイッチを駆動するための集積回路装置に関する上述の構成において、ＴＯＰスイッチの２次側のための少なくとも最も簡単なコンフィギュレーションでは１次側への故障応答のための可能性が提供されていない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の基礎を成す課題は、２次側の少なくとも１つのパワー半導体スイッチのスイッチング状態の１次側での認識を簡単で且つ集積可能（組込可能）な手段を用いて可能とする、ブリッジ装置内のパワー半導体スイッチ用の好ましくはモノリシック集積された回路装置、並びにそれに付属する方法を紹介することである。
【課題を解決するための手段】
【０００６】
前記の課題は、本発明に従い、請求項１並びに請求項５に記載した措置により解決される。有利な構成形態は下位請求項に記載されている。
【０００７】
本発明の思想は、１次側の部分（１次側）とパワー半導体スイッチごとに２次側の部分（２次側）とから成るブリッジトポロジーにおいてパワー半導体スイッチを駆動するための周知の回路装置から出発している。このブリッジ回路は、第１スイッチ、即ちＴＯＰスイッチと、第２スイッチ、即ちＢＯＴスイッチとから構成される。これらのスイッチは従来技術により直流中間回路と接続されている。ＴＯＰスイッチとＢＯＴスイッチとの間の中間引出部（センタータップ）はブリッジ回路の交流出力部を形成する。駆動のための回路装置は、その１次側において、少なくとも１つの信号処理部と、電位を伴わずに少なくとも１つの２次側を駆動するための少なくとも１つのレベルシフタとを有する。この２次側の方は、少なくとも１つの信号処理部と、各々のスイッチのための少なくとも１つのドライバーステージとを有する。
【０００８】
本発明は、パワー半導体スイッチを駆動するための好ましくはモノリシック集積された回路装置を紹介し、この際、２次側から１次側に半導体スイッチのスイッチング状態を伝送するために、既に設けられているレベルシフタが使用され、このレベルシフタは、従来技術において１次側から２次側に駆動信号を伝達するためにだけ用いられる。この際、１次側には、監視すべきパワー半導体スイッチに付設されている少なくとも１つのレベルシフタを通じる電流の流れを検出及び評価するための少なくとも１つの回路部分が配設されている。
【０００９】
それに付属する方法は、２次側で駆動されたパワー半導体スイッチのスイッチング状態の１次側での認識のために用いられる。そのために１次側でレベルシフタを通じる電流の流れが評価される。この際、１次側で検出されたレベルシフタを通じるこの電流の第１の下閾値が、ブリッジ回路のスイッチオン（ターンオン）されていないスイッチに対応し、それに対し、１次側で検出されたレベルシフタを通じるこの電流の第２の上閾値は、ブリッジ回路のスイッチオンされているスイッチに対応する。
【発明を実施するための最良の形態】
【００１０】
次に図１〜図６の実施例に基づき本発明の思想を更に詳細に説明する。
【００１１】
ブリッジトポロジーにおける回路装置内で、逆並列接続されたフリーホイールダイオードを備えた例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）のようなパワー半導体素子（５０、５２）を駆動する場合、一方では例えばマイクロコントローラ（１０）の形式の上位の制御部（１０）及び回路装置の１次側（２０）と、他方では回路装置の２次側（３０、３２）及びパワー半導体素子（５０、５２）との間の電圧差に基づき、電位分離が必要不可欠である。従来技術に応じ、電離分離の様々な可能性が知られていて、例えば、トランスフォーマ、オプトカプラ、光導波路、又は対応的な耐電圧（絶縁耐力）を有する電子構成要素である。
【００１２】
図１に従うパワー半導体スイッチ（５０、５２）を駆動するための回路装置（１００）の１次側（２０）と２次側（３０）がモノリシック集積の場合、１次側（２０）から２次側（３０）に制御信号を伝達するためには、多くの場合、レベルシフタ（４４）が使用される。
【００１３】
電位分離のための前記の構成要素を用い、スイッチオン（ターンオン）信号及びスイッチオフ（ターンオフ）信号が１次側（２０、低電圧側）から２次側（３０、高電圧側）へと伝達され得る。ところでパワー電子システムの障害のない稼動にとって本質的なことは、１次側（２０）において、例えばＴＯＰスイッチ及びＢＯＴスイッチの具体的なスイッチング状態に関する２次側（３０）の稼動状態を認識することである。
【００１４】
図２は、モノリシック集積されたレベルシフタの周知のトポロジーを示していて、このレベルシフタは、ここでは１次側（２０）と２次側（３０）との間の最大電位差に対応する遮断性能をもったｎＭＯＳ高電圧トランジスタ（４３０）を備えている。２次側の駆動は１次側から行われる。１次側（２０）が高電圧トランジスタ（４３０）をスイッチオンすると直ぐに、２次側の供給電圧（Ｖｓ）と１次側のグラウンド・基準電位との間で横断電流（Ｉｑ）が流れる。この電流（Ｉｑ）は２次側で検出され、更に処理すべき信号に変換される。
【００１５】
レベルシフタ（４４）は入力信号（Ｓｉｎ）により制御される。好ましくはそのためにこの信号は前増幅され、低電圧トランジスタ（４３２）の制御入力部に印加される。この低電圧トランジスタ（４３２）が開いている間、高電圧トランジスタ（４３０）の「ソース」には１次側（２０）の供給電圧（Ｖｐ）の電位が印加している。高電圧トランジスタ（４３０）の「ゲート」は同様に１次側（２０）の供給電圧（Ｖｐ）に位置するので、１次側と２次側との間の全オフセット電圧は高電圧トランジスタ（４３０）上で低下する。低電圧トランジスタ（４３２）がスイッチオンされると、高電圧トランジスタ（４３０）のソースにおける電位が下がり、横断電流（Ｉｑ）が流れ始める。ところがこの電流は負帰還抵抗（４２４）により制限される。従って横断電流（Ｉｑ）は１次側（２０）のスイッチング信号を２次側（３０）へと伝送し、これは、そこで抵抗（４２０）上の電圧降下が評価されることによってである。定常状態時、即ち入力信号（Ｓｉｎ）が「ロー」の場合、この回路は、無視すべき高電圧トランジスタ（４３０）の漏れ電流を例外とし、エネルギーを消費しない。２次側（３０）での信号リフティングはツェナーダイオード（４１０）により制限されている。１次側（２０）でのツェナーダイオード（４１２）の直列回路は、抵抗（４２４）と共に低電圧トランジスタ（４３２）を過渡的な過剰電圧負荷から保護している。
【００１６】
２次側のクランピングと、エミッタ負帰還を介した電流制限との結果、横断電流（Ｉｑ）は、高電圧トランジスタ（４３０）におけるスイッチオンパルス中、オフセット電圧をもって変化する。この際、オフセット電圧上のドレイン電流値には高電圧トランジスタの飽和特性が反映される（図４を参照）。
【００１７】
全電圧（図４の（Ｕｇ）を参照）は、１次側のグラウンド・基準電位と２次側の供給電圧（Ｖｓ）との間の電位差から得られる。従ってこのことは１次側及び２次側と２次側の稼動電圧との間のオフセット電圧からの合計に対応する。
【実施例１】
【００１８】
図３は、本発明に従って構成されたものでモノリシック集積された回路装置（１００）を示しているが、この回路装置（１００）は同様にハイブリッド回路装置としても実現され得る。本発明に従う構成ではレベルシフタ（４４）が１次側（２０）において電流検知部（４６）と電圧検知部（４７）と電流制限部（４８）とで補足される。全電圧（Ｕｇ）に依存して横断電流（Ｉｑ）が生じる。この電流は電流検知部（４６）を介して検出され、電圧検知部（４７）を用いて使用可能な信号に変換される。電流制限部（４８）は高電圧トランジスタの負荷の制限のため及びレベルシフタ（４４）の電流消費の制限のために用いられる。
【００１９】
ブリッジ回路のパワー半導体スイッチ（５０、５２）はスイッチング稼動時に使用される、即ちそれらは交互にスイッチオン（ターンオン）及びスイッチオフ（ターンオフ）される。その結果、ブリッジのセンタータップ（出力部）は２つの定常状態だけを有する。ＢＯＴスイッチ（５２）がスイッチオフされていてＴＯＰスイッチ（５０）がスイッチオンされている場合、センタータップはほぼ中間回路電圧に位置し、ＢＯＴスイッチ（５２）がスイッチオンされていてＴＯＰスイッチ（５０）がスイッチオフされている場合、センタータップはほぼグラウンド・基準電位に位置する。それにより、ＴＯＰスイッチ（５０）のスイッチング状態を検出するためには、全電圧（Ｕｇ）の高さに依存して生じるレベルシフタ（４４）の横断電流（Ｉｑ）だけが１次側（２０）で検知されればよい。
【００２０】
１次側（２０）から２次側（３０）へのスイッチオンパルスがレベルシフタ（４４）を介して伝送されると、この際、横断電流（Ｉｑ）は全電圧（Ｕｇ）に依存する。スイッチオンされたＴＯＰスイッチ（５０）は全電圧の増加を伴う。レベルシフタ（４４）の前述の特性に基づき、全電圧のその増加は横断電流（Ｉｑ）の増加と一致対応する。図４は、この関係を１次側における検出回路の観点から示している。ここでは第２閾値（Ｉ２）を超える横断電流（Ｉｑ）の増加が決定され、ＴＯＰスイッチ（５０）のスイッチオンの結果として評価される。それに対し、第１閾値（Ｉ１）に到達しない（下回り）はＴＯＰスイッチ（５０）のスイッチオンとは評価されない。第１閾値（Ｉ１）と第２閾値（Ｉ２）との間には、スイッチング状態を正確に認識するための、回路に適して固定すべき電流差がある。従って、横断電流（Ｉｑ）の１次側での測定により、２次側のスイッチが、伝達されたスイッチオン信号の結果、スイッチオンされたか否かが確実に確定され得る。
【００２１】
図５は、本発明に従う回路装置内に配設するためのレベルシフタ（４４ａ）の第１構成を示している。横断電流（Ｉｑ）の検出の簡素化のために閾値のシフトが可能である。そのためにレベルシフタ（４４ａ）の２次側が電位シフトにより修正される。この際、ツェナーダイオード（４１４）の直列回路が、図２における単独のツェナーダイオード（４１０）とそれに並列に接続された抵抗（４２０）の代わりである。この装置は、稼動時に全電圧（Ｕｇ）に対する横断電流（Ｉｑ）の飽和値をシフトし、対称的な伝達特性をもたらす。このことは、第１閾値（Ｉ１、図４を参照）の手前側の領域及び第２閾値（Ｉ２）の他方側の領域における電流・電圧変化の勾配がほぼ同じに形成されているということを意味する。レベルシフタ（４４ａ）のこの構成における長所は、付設されているスイッチが既に推定上でスイッチオンされている時間中も、更なるスイッチオンパルスにより機能管理が実施され得るということである。この場合にも横断電流（Ｉｑ）の評価がＴＯＰスイッチのスイッチング状態に関する応答を提供する。この応答を用い、間接的に２次側の故障状態、例えば不足電圧故障が原因のスイッチオフが、１次側へ、従って上位の制御部へと伝送され得る。
【００２２】
図６は、本発明に従う回路装置内に配設するためのレベルシフタ（４４ｂ）の第２構成を示していて、この構成は図５に従うレベルシフタ（４４ａ）に基づいている。図５に従う構成の短所は、そこでは故障伝達が１次側からのみ開始され得て、２次側はアクティブでなく故障を１次側へと伝送するということである。このことを可能にするために、２次側においてツェナーダイオード（４１４）の直列回路（４１４）が、多数のこれらのツェナーダイオード（４１４ａ）に対して中電圧トランジスタ（４３４）が並列に接続されるように構成され、この中電圧トランジスタ（４３４）はツェナーダイオード（４１４ａ）の電圧の合計よりも高い耐電圧を有するべきである。残りのツェナーダイオード（４１４ｂ）はこの修正により触れられないままである。この際、特にモノリシック集積において、この種の中電圧トランジスタ（４３４）が高電圧トランジスタ（４３２）よりも小さい面要求を有し、従って技術的に、２次側から１次側への高電圧トランジスタを介した固有の応答パスよりも簡単でスペースをより節約し且つより低コストで回路装置内に集積させることは有利である。
【００２３】
２次側により駆動され、通常稼動時にはスイッチオフされている中電圧トランジスタ（４３４）の場合、レベルシフタ（４４ｂ）の動向は図５におけるものと同一であり、即ちレベルシフタの駆動段階でのみ著しい横断電流（Ｉｑ）が流れる。任意の故障時には２次側がこの中電圧トランジスタをアクティブにスイッチオンし、従って横断電流の流れを開始させる。この横断電流の流れが１次側で認識され、２次側から１次側への故障信号として識別される。
【図面の簡単な説明】
【００２４】
【図１】従来技術による回路装置を示す図である。
【図２】従来技術によるレベルシフタを示す図である。
【図３】本発明に従って構成された回路装置を示す図である。
【図４】レベルシフタを通じる電流の流れと閾値形成との間の関係を示す図である。
【図５】本発明に従う回路装置内に配設するためのレベルシフタの第１構成を示す図である。
【図６】本発明に従う回路装置内に配設するためのレベルシフタの第２構成を示す図である。
【符号の説明】
【００２５】
１０                            上位の制御部
２０                            １次側
３０、３２                      ２次側
４４、４４ａ、４４ｂ            レベルシフタ
４６                            電流検知部
４７                            電圧検知部
４８                            電流制限部
５０、５２                      パワー半導体素子
１００                            回路装置（モノリシック集積）
４１０、４１２                    ツェナーダイオード
４１４、４１４ａ、４１４ｂ        ツェナーダイオード
４２０                            抵抗
４２４                            負帰還抵抗
４３０                            高電圧トランジスタ
４３２                            低電圧トランジスタ
４３４                            中電圧トランジスタ
【図１】
2006333459.tif 000003
【図２】
2006333459.tif 000004
【図３】
2006333459.tif 000005
【図４】
2006333459.tif 000006
【図５】
2006333459.tif 000007
【図６】
2006333459.tif 000008