(57)【要約】【課題】  定着装置の温度制御に於いて、ＡＣ電源１５にサージノイズ等の外乱が印加されると、ＡＣ電源１５の近傍に配置されているゼロクロス検出部３３が誤動作し、トリガ信号（ＡＣＴＲＧ−Ｎ）が変動するのを排除すること。【解決手段】  内部電源供給部３２のニュートラルラインとゼロクロス検出部３３のニュートラルラインとをコンデンサＣによって高周波結合させ、両ニュートラルライン間でのノイズの高周波成分に基づく電位差の発生を緩和させる。【選択図】        図１
2006042541.tif 000002
【特許請求の範囲】
【請求項１】
交流電源を入力し、該交流電源を全波整流して出力する第一の電源出力部と、前記交流電源の一部を交流供給電源として出力する第二の電源出力部とを有する電源装置であって、
前記交流電源を全波整流した出力電圧が所定の範囲になると出力信号を変化させるゼロクロス検出部と、
前記出力信号の変化に基づいて前記第二の電源出力部の出力を制御する出力制御部と、
前記第一の電源出力部のニュートラルラインと前記ゼロクロス検出部のニュートラルラインとを高周波結合し、前記ゼロクロス検出部へのノイズ成分の侵入を防止する電位調整部とを備えることを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置に於いて、
入力する交流電源の電圧レベルに応じて前記第一の電源出力部の入力アクティブラインと、出力負荷の中点とを接続状態又は切断状態に切り換えて所定の出力電圧を維持する出力電圧維持設定部と、
前記出力信号の変化周期を検出するゼロクロス周期検出手段と、
該ゼロクロス周期検出手段の検出結果と、予め設定された基準変化周期との比較結果に基づいて、前記出力電圧維持設定部による切換状態を検出する電源電圧検出手段と、
該電源電圧検出手段の検出結果に基づいて、前記ゼロクロス周期検出手段の検出した変化周期、及び、該変化周期の１／２の何れか一方の周期で前記出力制御部に制御信号を出力させる制御信号生成周期設定手段とを、更に、備えることを特徴とする電源装置。
【請求項３】
交流電源を入力し、該交流電源を全波整流して出力する第一の電源出力部と、前記交流電源の一部を交流供給電源として出力する第二の電源出力部とを有する電源装置であって、
前記交流電源を全波整流した出力電圧が所定の範囲になると出力信号を変化させるゼロクロス検出部と、
入力する交流電源の電圧レベルに応じて前記第一の電源出力部の入力アクティブラインと、出力負荷の中点とを接続状態又は切断状態に切り換えて所定の出力電圧を維持する出力電圧維持設定部と、
前記出力信号の変化周期を検出するゼロクロス周期検出手段と、
該ゼロクロス周期検出手段の検出結果と、予め設定された基準変化周期との比較結果に基づいて、前記出力電圧維持設定部による切換状態を検出する電源電圧検出手段と、
該電源電圧検出手段の検出結果に基づいて、前記ゼロクロス周期検出手段の検出した変化周期、及び、該変化周期の１／２の何れか一方の周期で前記出力制御部に制御信号を出力させる制御信号生成周期設定手段とを、更に、備えることを特徴とする電源装置。
【請求項４】
請求項１から請求項４までの何れか一項に記載の電源装置を備え、
前記第一の電源出力部から電源供給を受ける前記出力制御部と、
前記第二の電源出力部から電源供給を受ける加熱素子とを有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズ対策を施した電源装置、及び、該電源装置を用いた画像形成装置に関するものである。
【背景技術】
【０００２】
画像形成装置は、外部から受け入れる商用周波数の交流電源（以降ＡＣ電源と記す）を全波整流し、直流電源として内部機器へ供給している。また、装置内部に配置されている定着装置の温度制御は、ＡＣ電源をスイッチング素子を用いてオン・オフし、ハロゲンランプに供給する電力量を制御することによって行われている。スイッチング素子のオン・オフには、通常、ＡＣ電源のゼロクロス点に同期させたトリガ信号が用いられる。ところが、例えば、ＡＣ電源にサージノイズ等の外乱が印加されると、ゼロクロス点が変動したり、あるいは、スイッチング素子が動作不能に陥る等して、温度制御が誤動作する場合も発生する。従って、定着装置の温度制御に於ける、外乱ノイズ防御対策は、重要な技術的課題になっており、種々の技術が公開されている（例えば特許文献１参照）。
【０００３】
一方、画像形成装置の汎用性の拡大を目的として、ＡＣ電源として、ＡＣ１００ボルト、及びＡＣ２００ボルトでの共用化が求められている。この目的を達成するために、通常、電源装置の内部に、倍圧整流回路と、この倍圧整流回路の採用・不採用を簡単に切り換えることが出来る切換機構が配置されている。画像形成装置の出荷先（国）に応じて、この倍圧整流回路の採用・不採用を切り換えて出荷することとしている。従って、倍圧整流回路の採用・不採用によって、ノイズ防護回路も本来２種類備え、出荷先（国）に応じて切り換えなければノイズ防護回路の機能を果たさないことになる。
【０００４】
【特許文献１】特開２００４−１３６６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
解決しようとする問題点は、定着装置の温度制御に於いて、ＡＣ電源にサージノイズ等の外乱が印加されると、トリガ信号が変動し、温度制御が誤動作する点と、ＡＣ１００ボルト電源、及びＡＣ２００ボルト電源での共用化を進めると、倍圧整流回路の採用・不採用によってノイズ防護回路も２種類備え、出荷先（国）に応じて切り換えなければノイズ防護回路の機能を果たさなくなるという点である。
【課題を解決するための手段】
【０００６】
本発明では、上記倍圧整流回路を採用しない状態では、装置外部からＡＣ電源を受け入れて内部機器へ直流電圧を供給する内部電源供給部のニュートラルラインと、ゼロクロス点を検出するゼロクロス検出部のニュートラルラインとを高周波結合させ、両ニュートラルライン間でのノイズ成分による電位差の発生を減少させるノイズ成分除去部を備えることを特徴とする。しかしながら、このノイズ成分除去部を備えると、倍圧整流回路を採用した状態では、検出出来るゼロクロス点の回数が、倍圧整流回路を採用しない状態で検出出来る回数の１／２に成ってしまうという不都合が発生する。そこで、倍圧整流回路の採用・不採用切換可能な機種では、ゼロクロス信号の出力周期を検出するゼロクロス周期検出手段と、該ゼロクロス周期検出手段の検出結果に基づいて上記切換結果を検出する電源電圧検出手段と、該電源電圧検出手段の検出結果に基づいて、上記スイッチング素子をオン・オフさせるトリガ信号の生成周期を設定するトリガ周期設定手段とを備え、上記不都合を回避することを最も主要な特徴とする。
【発明の効果】
【０００７】
内部電源供給部のニュートラルラインと、ゼロクロス点を検出するゼロクロス検出部のニュートラルラインとを高周波結合させ、両ニュートラルライン間でのノイズ成分による電位差の発生を減少させるノイズ成分除去部を備えることによって、ＡＣ電源にサージノイズ等の外乱が印加されてもゼロクロス点の変動が無くなり、且つ、スイッチング素子が動作不能に陥ることが無くなるので、温度制御が誤動作しなくなるという効果を得る。又、ゼロクロス周期検出手段と、電源電圧検出手段と、トリガ周期設定手段とを備えることによって、上記倍圧整流回路の採用、不採用に関わらず、所定の時間内に同一回数のトリガ信号を生成することが出来るので、倍圧整流回路の採用・不採用に関わらず、同一のノイズ防護回路によって機能を果たすことが出来るという効果を得る。
【発明を実施するための最良の形態】
【０００８】
ゼロクロス周期検出手段と、電源電圧検出手段と、トリガ周期設定手段とを、画像形成装置が内部に備える制御部（ＣＰＵ）の制御手段のプログラム変更のみによって実現した。
【実施例１】
【０００９】
世界各国に於ける商用電源の電圧は、通常１００ボルトと２００ボルトの２種類に大別される。本実施例による電源装置は２００ボルトのみに適用する電源回路を実現する。
図１は、実施例１による電源回路図である。
この図を用いて実施例１の電源装置の詳細について説明する前に、この電源装置が配置される定着装置、及び、印刷装置全体の概略について他の図を用いて説明する。
図１１は、定着装置の概略構成図である。
図に於いて５０は、定着装置、５１は、ヒートローラであり、印刷媒体に転写されたトナー像を加熱定着する部分である。該ヒートローラ５１は、金属製の芯金５１ｂの表面に、印刷媒体上の未定着トナー像に当接して定着を行うゴム等からなる弾性層５１ａが被覆されている。
【００１０】
更に、該ヒートローラ５１は、中空円筒形状を有し、その内部に加熱源としてのハロゲンランプ５２を備えている。該ハロゲンランプ５２の照射によって、その内部から芯金５１ｂを通して弾性層５１ａを加熱し、この熱によってトナー像を印刷媒体上に定着させている。ここで芯金５１ｂは、表面の弾性層５１ａに均一に熱を伝導させるために、通常は熱伝導率の高いアルミニューム合金によって構成される。また、芯金５１ｂは、熱容量を大きくして弾性層５１ａの温度変動を抑制するために、その肉厚は、２ミリ程度に設定されている。弾性層５１ａの表面には、弾性層５１ａの温度を検出するための温度検出手段６４が配設されている。
【００１１】
５３は、ヒートローラ５１へ、印刷媒体を加圧するためのバックアップローラである。このバックアップローラ５３も、通常は、その表面にゴム等の弾性層が被覆されている。５６は、クリーニング部材であり、ヒートローラ５１の表面に付着したトナー及び紙粉などを清掃する役割を分担する部分である。このクリーニング部材５６は、付勢手段５７によって、ヒートローラ５１に当接するように配設されている。５９は、加熱ローラであり、ヒートローラ５１を加熱するための金属製ローラである。尚、加熱ローラ５９の内部にも、固定通電熱源としてのハロゲンランプ６２が配設されている。また、加熱ローラ５９は、バネ等の付勢手段５８によってヒートローラ５１に押圧されている。
【００１２】
加熱ローラ５９には、その温度を検出するための温度検出手段６３が配設されている。そして、ハロゲンランプ５２がヒートローラ５１を内側から加熱し、ハロゲンランプ６２が、外側から加熱するようになっている。即ち、ヒートローラ５１の表面が、トナーを溶融させる所定の温度になるまで、ハロゲンランプ５２、及びハロゲンランプ６２に通電する。この通電は、温度検出手段６３、及び、温度検出手段６４の検温結果に基づいて制御される。加熱ローラ５９にも、その表面に付着したトナー、及び紙粉を除去するためのクリーニング部材６１が配設されている。このクリーニング部材６１は、バネなどの付勢手段６０によって加熱ローラ５９に当接するように配設されている。以上説明した定着装置５０は、印刷工程の最終工程に配設される。以下に、その動作の概要について、印刷装置全体の動作をも含めて説明する。
【００１３】
図１２は、印刷装置の概略構成図である。
まず、画像形成装置に印刷起動信号が入力されると、ハロゲンランプ５２と、ハロゲンランプ６２が通電加熱され、ヒートローラ５１が図示していない駆動源によって回転駆動される。又、加熱ローラ５９も、ヒートローラ５１の回転にともなって回転する。加熱ローラ５９は、金属製なので、ハロゲンランプ６２によって加熱されると、内壁と外壁との間に温度差が発生することなく、速やかに温度上昇する。この温度上昇によってヒートローラ５１の弾性層５１ａ（図１１）の表面が加熱される。一方、ハロゲンランプ５２によって、ヒートローラ５１の芯金５１ｂ（図１１）の内壁が加熱され、該芯金５１ｂ（図１１）から弾性層１１ａ（図１１）に熱が供給される。以上の経過を辿ってヒートローラ５１の表面がトナーを溶融定着することが出来る温度になる。
【００１４】
この状態になると、図示しない駆動源によって給紙ローラ７０が給紙方向へ回転し、印刷媒体７１が、分離機構７２によって１枚づつ分離され、繰り出される。印刷媒体７１が、送りローラ７３に当接すると、給紙ローラ７０は停止する。このとき、送りローラ７３が、図示しない駆動源によって駆動され、印刷媒体７１が搬送経路に沿って４つの画像形成装置７４に順次供給される。続いて、それぞれの画像形成装置７４によって形成された各色のトナー像は、それぞれ転写手段７５によって印刷媒体７１上に転写される。トナー像が転写された印刷媒体７１は、定着装置５０へ搬入される。
【００１５】
定着装置５０は、イエロー、マゼンタ、シアン、及び、ブラックの各色トナーが転写された印刷媒体７１を受け入れる。この印刷媒体７１は、ヒートローラ５１、及び、バックアップローラ５３の間に送り込まれ、両ローラによって挟持され搬送される。ここで、印刷媒体７１は、トナー画像の転写された面がヒートローラ５１に圧接された状態で搬送される。従って、トナー画像を構成するトナーは、ヒートローラ５１の回転に伴って、弾性層５１ａ（図１１）の熱によって連続的に溶融する。溶融したトナーは、印刷媒体７１上に付着して定着する。トナーが定着された印刷媒体７１が排出されて定着工程を終了する。
【００１６】
図１に戻って、実施例１の電源装置の詳細について説明する。
図に示すように、定着装置の加熱に関係する部分回路は、ＤＣ電源１が抵抗２を介してフォトトライアック４を構成する発光ダイオードのアノード側に接続され、そのカソード側には、図示しない制御部から、ＡＣＴＲＧ−Ｎ信号５が入力される。従って、このＡＣＴＲＧ−Ｎ信号５がＬＯＷレベルになるとフォトトライアック４の発光ダイオードが発光することになる。フォトトライアック４のトライアック側は、抵抗６、及び抵抗９と直列にトライアック７のＴ２端子とＴ１端子の間に接続され、抵抗６と、抵抗９の接続点は、トライアック７のゲート端子に接続され、フォトトライアック４の発光ダイオードが発光するとトライアック７にオントリガ信号を印加することになる。このオントリガ信号によってトライアック７が導通し、ハロゲンランプ８にＡＣ電源１５が印加され、定着装置が加熱される。以上説明した部分回路が図中の加熱部３４を構成する。この加熱部３４は、定着装置５０（図１２）を所定の温度まで加熱し、その状態を維持する部分である。
【００１７】
ＡＣ電源１５は、ＡＣフィルタ１４を介して後段に接続されている。ＡＣ電源のアクティブライン側は、ハロゲンランプ８の片端に接続されている。ハロゲンランプ８の他端は、トライアック７のＴ２端子に接続されている。一方、ＡＣ電源のニュートラルライン側は、トライアック７のＴ１端子に接続されており、上記加熱部３４の一部を成すトライアック７のゲート端子にオントリガ信号が印加されるとハロゲンランプ８にＡＣ電圧が印加されることになる。ここでＡＣ電源１５とＡＣフィルタ１４とで図中の交流電源供給部３１を構成する。この交流電源供給部３１は、通常１００ボルト又は２００ボルトの交流電源（本実施例では２００ボルトのみ）を電源回路に供給する部分である。
【００１８】
又、ＡＣ電源１５のアクティブライン側は整流ブリッジ１３のＡＣ入力端子に接続され、ＡＣ電源のニュートラルライン側は、整流ブリッジ１３のもう一方のＡＣ入力端子に接続されている。整流ブリッジ１３のプラス出力は、整流コンデンサ１１のプラス端子に接続され、整流ブリッジ１３のマイナス出力は、整流コンデンサ１２のマイナス端子に接続される。又、整流コンデンサ１１のマイナス端子は、整流コンデンサ１２のプラス端子に接続されて一次側整流回路が構成される。以上説明した部分回路が図中の内部電源供給部３２を構成する。この内部電源供給部３２は、交流電源供給部３１から所定の交流電源を受け入れて整流し、一次側スイッチング回路を介して装置内各部分へ電源供給する部分である。
【００１９】
更に、ＡＣ電源１５のアクティブライン側は整流ブリッジ２３のＡＣ入力端子に接続され、ＡＣ電源１５のニュートラル側は、整流ブリッジ２３のもう一方のＡＣ入力端子に接続されている。整流ブリッジ２３のプラス出力端子とマイナス出力端子との間には、抵抗２２、ツェナーダイオード２４、抵抗２５が直列に接続され、挿入されている。トランジスタ２６のベース端子は、ツェナーダイオード２４のアノードと抵抗２５の接続点に接続されており、ＡＣ電源１５が、抵抗２２、ツェナーダイオード２４、抵抗２５で決定される閾値電圧を超えるとトランジスタ２６がオンし、フォトトランジスタ１８の発光ダイオードが発光する。フォトトランジスタ１８中のフォトトランジスタのコレクタ側は、ＤＣ電源１７に接続され、フォトトランジスタ１８中のフォトトランジスタのエミッタ側は、抵抗２０を介して二次側アースへ接続される。
【００２０】
フォトトランジスタ１８の発光ダイオードが発光すると、即ち、ＡＣ電源１５が上記閾値電圧を超えると、フォトトランジスタ１８のフォトトランジスタがオンし、フォトトランジスタ１８のフォトトランジスタのエミッタ側と抵抗２０の接続点の電圧は、ハイレベルになる。この接続点での電圧変化がＡＣＺＸ−Ｎ信号となって出力されることになる。以上説明した部分回路が図中のゼロクロス検出部３３を構成する。このゼロクロス検出部３３は、ＡＣＴＲＧ−Ｎ信号（図１）生成の基準となるＡＣ電源１５のゼロクロスポイントを検出する部分である。
【００２１】
コンデンサ１６は、整流ブリッジ１３のマイナス側と整流ブリッジ２３のマイナス側との間に挿入されており、一次側スイッチング回路のアースポイントＡ点と、ゼロクロス検出回路のアースポイントＢ点とを高周波的に結合している。この整流ブリッジ１３のマイナス側と整流ブリッジ２３のマイナス側とをコンデンサ１６で接続する部分回路がノイズ成分除去部３５を構成する。このノイズ成分除去部３５は、ＡＣ電源１５にサージノイズなどの外乱が侵入してきたときに、一次側スイッチング回路とゼロクロス検出回路との電位差を均一化してゼロクロス検出部３３の誤動作を緩和する部分である。
【００２２】
即ち、ＡＣ電源１５にサージノイズなどの外乱が侵入してきた場合に、そのサージノイズの極性が正負に関わらず、整流ブリッジ１３、及び整流ブリッジ２３とも、その出力はプラス方向へ増大する。しかし、整流ブリッジ１３には、整流コンデンサ１１、１２が接続されているため出力の増大は緩和される。一方、整流ブリッジ２３には、主に抵抗性の負荷（抵抗２２、２４等）が接続されているため、その出力増大は急激である。従って、仮に、コンデンサ１６が接続されていなければ、Ｂ点からみたＣ点の電位は急激に増大する。この電位差の急増は、即、ゼロクロス検出部３３の誤動作（動作停止を含む）に繋がる。
【００２３】
本発明では、この弊害を防止するために整流ブリッジ１３のマイナス側と整流ブリッジ２３のマイナス側とをコンデンサ１６で接続する。こうすることによって、ＡＣ電源１５にサージノイズなどの外乱が侵入してきた場合に、整流ブリッジ２３の主に抵抗性の負荷（抵抗２２、２４等）に流れる電流の一部を整流ブリッジ１３の側へ分流することが出来る。その結果、整流ブリッジ１３のマイナス側と整流ブリッジ２３のマイナス側間の電位差の増大を緩和することが出来る。この電位差の緩和は、Ｂ点から見た、Ｃ点の電位の低下に繋がる。その結果、ゼロクロス検出部３３の誤動作（動作停止を含む）の発生を防止することが可能になる。
【００２４】
次にタイムチャートを用いて実施例１による電源回路の動作について詳細に説明する。
図２は、実施例１による電源回路のタイムチャートである。
図に於いて、上から順番に（ａ）は、ＡＣ電源入力電圧の波形であり、（ｂ）は、Ｂ点（図１）から見たＡ点（図１）の電位波形であり、（ｃ）は、Ｂ点（図１）から見たＣ点（図１）の電位波形であり、（ｄ）は、ＡＣＺＸ−Ｎ信号（図１）の波形であり、（ｅ）は、ＡＣＴＲＧ−Ｎ信号（図１）の波形であり、（ｆ）は、ハロゲンランプ８（図１）を流れる電流波形であり、（ｇ）は、全図に共通の時間経過を表す時間軸である。
【００２５】
時刻Ｔ０
電源回路にＡＣ電源２００ボルトが印加され動作を開始する。
時刻Ｔ１
全波整流されたＢ点（図１）から見たＣ点（図１）の電位が、所定の電圧（閾値電圧Ｓ）、を下まわると、トランジスタ２６（図１）がオフするので、フォトトランジスタ１８もオフする。従って、抵抗２０を流れている電流が遮断されるのでＡＣＺＸ−Ｎ信号（図１）がローレベルに転移する。このローレベルへの転移は図示しない制御部へ送られる。
【００２６】
時刻Ｔ２
ＡＣ電源１５（図１）が増加して０レベルを通過すると、整流ブリッジ２３（図１）は、次の半波整流を開始するのでＢ点（図１）から見たＣ点（図１）の電位は、増加を開始する。この時、トライアック７（図１）とフォトトライアック４（図１）のゲートはオフされる。
時刻Ｔ３
全波整流されたＢ点（図１）から見たＣ点（図１）の電位が、所定の電圧（閾値電圧Ｓ）、を越えると、トランジスタ２６（図１）がオンするので、フォトトランジスタ１８がオンする。従って、抵抗２０を所定量の電流が流れ、ＡＣＺＸ−Ｎ信号１９（図１）がハイレベルに転移しそのその値を維持する。そのハイレベルへの転移は図示しない制御部へ送られる。
【００２７】
時刻Ｔ４
図示していない制御部が、時刻Ｔ１で受け入れた、ＡＣＺＸ−Ｎ信号１９（図１）のローレベルへの転移から所定時間（Ｓ１×α）経過後にマイナストリガＡＣＴＲＧ−Ｎ信号５（図１）をフォトトライアック４（図１）のカソード側へ供給する。このマイナストリガＡＣＴＲＧ−Ｎ信号（図１）によってトライアック７（図１）のゲートにオントリガが印加される。その結果ハロゲンランプ８（図１）にハロゲンランプ電流（ｆ）が印加される。ここで、Ｓ１は、ＡＣ電源１５（図１）の半波長周期であり、αは、予め定められている常数であり、通常０．７位に設定されている。
【００２８】
時刻Ｔ５
全波整流されたＢ点（図１）から見たＣ点（図１）の電位が、所定の電圧（閾値電圧Ｓ）、を下まわると、トランジスタ２６（図１）がオフするので、フォトトランジスタ１８もオフする。従って、抵抗２０を流れている電流が遮断されるのでＡＣＺＸ−Ｎ信号（図１）がローレベルに転移する。このローレベルへの転移は図示しない制御部へ送られる。
【００２９】
時刻Ｔ６
ＡＣ電源１５（図１）が減少して０レベルを通過すると、整流ブリッジ２３（図１）は、次の半波整流を開始するのでＢ点（図１）から見たＣ点（図１）の電位は、増加を開始する。この時、トライアック７（図１）とフォトトライアック４（図１）のゲートはオフされる。以下同様の動作を繰り返すことになる。
【００３０】
尚、以上の動作の中では、図（ｂ）に示すようにＢ点（図１）から見たＡ点（図１）の電位はコンスタントに０レベルである。本実施例では、整流ブリッジ１３（図１）と整流ブリッジ２３の整流波形は等しいので正常状態では、整流ブリッジ１３（図１）のマイナス側と整流ブリッジ２３のマイナス側との間にコンデンサ１６が挿入されていなくて０レベルを維持する筈である。
【００３１】
しかし、例えばＡＣ電源１５（図１）にサージノイズなどの外乱が侵入してきた場合等に於いては、内部電源供給部３２（図１）と、ゼロクロス検出部３３（図１）とでは、リアクタンス成分が大きく異なるので、両者の出力波形に及ぼす影響は同一ではない。特にサージノイズなどの高周波成分が両者の出力波形に及ぼす影響は無視出来なくなる。その結果、マイナストリガＡＣＴＲＧ−Ｎ信号（図１）生成の基準となるゼロクロスポイントがずれる等して、誤動作（動作停止を含む）を発生させることになる。
【００３２】
しかし、本発明では、コンデンサ１６が、整流ブリッジ１３のマイナス側と整流ブリッジ２３のマイナス側との間に挿入されており、内部電源供給部３２（図１）のＡ点と、ゼロクロス検出部３３（図１）のＢ点とは高周波的に結合されている。その結果、ＡＣ電源１５にサージノイズなどの外乱が侵入してきても、内部電源供給部３２（図１）と、ゼロクロス検出部３３（図１）とでは、規則性に乏しい高周波成分の電位差が均一化され、ゼロクロスポイントがずれること等による誤動作の発生を緩和することが出来るという効果を得る。
【実施例２】
【００３３】
上記実施例１では、電源装置は２００ボルトのみに適用する電源回路について説明したが、本実施例では、電源電圧１００ボルトと電源電圧２００ボルトの両方に適用可能な電源回路を実現する。
図３は、実施例２による電源回路図である。
図に示すように、実施例２による電源回路は、交流電源供給部３１と、内部電源供給部３２と、ゼロクロス検出部３３と、出力電圧維持設定部４１と、制御部４２とを備える。以下に実施例１との相違部分のみについて説明する。実施例１と同様の部分については、同一の符合を付して説明を省略する。
【００３４】
出力電圧維持設定部４１は、実施例１と同様の状態から、接続線などを用いて、交流電源供給部３１のアクティブラインと、内部電源供給部３２の整流コンデンサ１１及び整流コンデンサ１２の接続点とを接続状態又は切断状態に切り換えて所定の出力電圧を維持する部分である。即ち、接続線を用いて倍電圧整流したり、或いはまた、接続線を外し、両者を切断状態にして実施例１と同様の状態に戻したりする部分である。
【００３５】
制御部４２は、所定のプログラムを格納するメモリと、そのプログラムを実行するＣＰＵ（中央演算処理装置）とを有し、電源回路全体を制御する部分である。実施例１と同様にＡＣＺＸ−Ｎ信号１９のローレベルへの転移から所定時間経過後にマイナストリガＡＣＴＲＧ−Ｎ信号５をフォトトライアック４のカソード側へ供給する制御に加え、ゼロクロス周期検出手段４２−１と、電源電圧検出手段４２−２と、トリガ周期設定手段４２−３と、外部割込回数設定手段４２−４と、外部割込回数計測手段４２−５とを備え、本実施例の電源回路を制御する部分である。これらの各手段は、予め、所定のメモリに格納されているプログラムを制御部４２のＣＰＵが実行することによって生成される制御手段である。
【００３６】
ゼロクロス周期検出手段４２−１は、ゼロクロス検出部３３からＡＣＺＸ−Ｎ信号を受け入れて、その繰り返し時間Ｓ２を検出する手段である。
電源電圧検出手段４２−２は、ゼロクロス検出部３３の検出した繰り返し時間Ｓ２から、その検出時点で出力電圧維持設定部４１の切換状態が、上記接続状態であるか上記切断状態であるかを検出する手段である。即ち、倍電圧整流に設定されているか否かを検出する手段である。後に再度説明するが、倍電圧整流に設定されている場合、即ち、交流電源供給部３１が１００ボルトの場合には、繰り返し時間Ｓ２が、倍電圧整流に設定されていない場合の２倍になることから検出可能になる。
【００３７】
トリガ周期設定手段４２−３は、電源電圧検出手段４２−２の検出結果に基づいて、上記切断状態であると、上記ＡＣＴＲＧ−Ｎ信号（通電トリガ）の生成周期を上記ＡＣＺＸ−Ｎ信号（パルス信号）の出力周期に設定し、上記接続状態であると、上記ＡＣＴＲＧ−Ｎ信号（通電トリガ）の生成周期を上記ＡＣＺＸ−Ｎ信号（パルス信号）の出力周期の１／２に設定する手段である。後に再度説明するが、倍電圧整流に設定されていない場合には、実施例１と同様であるが、倍電圧整流に設定されている場合、即ち、交流電源供給部３１が１００ボルトの場合には、繰り返し時間Ｓ２が、倍電圧整流に設定されていない場合の２倍になっているからである。
【００３８】
外部割込回数設定手段４２−４は、ＡＣＴＲＧ−Ｎ信号を出力する回数を算出し、その回数に対応するＡＣＺＸ−Ｎ信号の受け入れ回数を設定する手段である。実施例１では説明しなかったが、ＡＣＴＲＧ−Ｎ信号を出力する回数は予め定められている。又、実施例１では、ＡＣＺＸ−Ｎ信号の受け入れ回数は、ＡＣＴＲＧ−Ｎ信号の出力する回数と等しい。しかし、本実施例に於いて、倍電圧整流に設定されている場合には、繰り返し時間Ｓ２が、倍電圧整流に設定されていない場合の２倍になっている。従って、同一時間内に、双方とも同一回数のＡＣＴＲＧ−Ｎ信号を出力させるものとすると、その間に受け入れるＡＣＺＸ−Ｎ信号の受け入れ回数は、倍電圧整流に設定されている場合の受け入れ回数がｎであるのに対して、倍電圧整流に設定されていない場合の受け入れ回数は２ｎになるからである。
【００３９】
外部割込回数計測手段４２−５は、ＡＣＺＸ−Ｎ信号の受け入れを計測し、所定の受け入れ回数に達すると受け入れを停止する手段である。
【００４０】
次にタイムチャートを用いて実施例２による電源回路の動作について詳細に説明する。
図４は、実施例２による電源回路のタイムチャートである。
図に於いて、上から順番に（ａ）は、ＡＣ電源入力電圧の波形であり、（ｂ）は、Ｂ点（図３）から見たＡ点（図３）の電位波形であり、（ｃ）は、Ｂ点（図３）から見たＣ点（図３）の電位波形であり、（ｄ）は、ＡＣＺＸ−Ｎ信号（図３）の波形であり、（ｅ）は、ＡＣＴＲＧ−Ｎ信号（図３）の波形であり、（ｆ）は、ハロゲンランプ８（図３）を流れる電流波形であり、（ｇ）は、全図に共通の時間経過を表す時間軸である。
尚、ここでは、出力電圧維持設定部４１（図３）が倍電圧整流に設定されている場合のみについて説明する。倍電圧整流に設定されていない場合は、実施例１の図２と全く同様だからである。
【００４１】
時刻Ｔ０
電源回路にＡＣ電源１００ボルトが印加され動作を開始する。
時刻Ｔ１
全波整流されたＢ点（図３）から見たＣ点（図３）の電位（ｃ）が、所定の電圧（閾値電圧Ｓ）、を下まわると、トランジスタ２６（図３）がオフするので、フォトトランジスタ１８（図３）もオフする。従って、抵抗２０（図３）を流れている電流が遮断されるのでＡＣＺＸ−Ｎ信号（図３）がローレベルに転移する。このローレベルへの転移は制御部４２（図３）へ送られる。
【００４２】
時刻Ｔ２
ＡＣ電源１５（図３）が増加して０レベルを通過すると、整流ブリッジ２３（図３）は、次の半波整流を開始するのでＢ点（図３）から見たＣ点（図３）の電位（ｃ）は、増加を開始する。この時、トライアック７（図３）とフォトトライアック４（図３）のゲートはオフされる。同時に、交流電源供給部３１（図３）のアクティブラインから出力電圧維持設定部４１（図３）を通って整流ブリッジ１３（図３）のマイナス側へ流れる電流がＡ点を通り、その一部はコンデンサ１６（図３）を通って整流ブリッジ２３（図３）のマイナス側へ流れるのでＢ点（図３）から見たＡ点（図３）の電位（ｂ）も上昇を開始する。
【００４３】
時刻Ｔ３
全波整流されたＢ点（図３）から見たＣ点（図３）の電位（ｃ）が、所定の電圧（閾値電圧Ｓ）、を越えると、トランジスタ２６（図３）がオンするので、フォトトランジスタ１８（図３）がオンする。従って、抵抗２０（図３）を所定量の電流が流れ、ＡＣＺＸ−Ｎ信号１９（図３）（ｄ）がハイレベルに転移し、その値を維持する。このハイレベルへの転移は制御部４２（図３）へ送られる。
【００４４】
時刻Ｔ４
ＡＣ電源１５（図３）がプラスのピーク値に達するとＢ点（図３）から見たＡ点（図３）の電位（ｂ）、即ち、コンデンサ１６（図３）の蓄積電荷量も最低値を維持する。その後この電荷は、ＡＣ電源１５（図３）の減衰に伴って、コンデンサ１６（図３）と、整流ブリッジ１３（図３）、整流ブリッジ２３（図３）、抵抗２２（図３）、ツェナーダイオード２４（図３）、抵抗２５（図３）、からなるループを通って充電され、時刻Ｔ７近傍でコンデンサ１６の電荷は最高値に戻ることになる。同時に、Ｂ点（図３）から見たＣ点（図３）の電位（ｃ）もピーク値に達し、続いて減衰を開始する。
【００４５】
時刻Ｔ５
制御部４２（図３）が、時刻Ｔ１で受け入れた、ＡＣＺＸ−Ｎ信号１９（図３）（ｄ）のローレベルへの転移から所定時間（（Ｓ２／２）×α）経過後にＡＣＴＲＧ−Ｎ信号５（図３）（ｅ）をフォトトライアック４（図３）のカソード側へ供給する。このＡＣＴＲＧ−Ｎ信号（図３）（ｅ）によってトライアック７（図３）のゲートにオントリガが印加される。その結果ハロゲンランプ８（図３）にハロゲンランプ電流（ｆ）が印加される。ここで、Ｓ２は、ＡＣ電源１５（図３）の１波長周期であり、αは、予め定められている常数であり、通常０．７位に設定されている。
【００４６】
時刻Ｔ６
ＡＣ電源１５（図３）が減少して０レベルを通過すると、整流ブリッジ２３（図３）は、次の半波整流を開始するのでＢ点（図３）から見たＣ点（図３）の電位（ｃ）は、閾値電圧Ｓに達する前に増加を開始する。上記コンデンサ１６の電荷による影響を受けるためである。従って、ＡＣＺＸ−Ｎ信号１９（図３）はハイレベルを維持したままになる。
【００４７】
時刻Ｔ７
ＡＣ電源１５（図３）がマイナスのピーク値に達し増加に転ずると、全波整流されたＢ点（図１）から見たＣ点（図１）の電位（ｃ）は、ピーク値から減衰に転ずる。
時刻Ｔ８
制御部４２（図３）が、時刻Ｔ１で受け入れた、ＡＣＺＸ−Ｎ信号１９（図３）（ｄ）のローレベルへの転移から所定時間（（Ｓ２／２）α＋Ｓ２／２）経過後にマイナストリガＡＣＴＲＧ−Ｎ信号５（図３）（ｅ）をフォトトライアック４（図３）のカソード側へ供給する。このＡＣＴＲＧ−Ｎ信号（図３）によってトライアック７（図３）のゲートにオントリガが印加される。その結果ハロゲンランプ８（図３）にハロゲンランプ電流（ｆ）が印加される。
【００４８】
時刻Ｔ９
全波整流されたＢ点（図３）から見たＣ点（図３）の電位（ｃ）が、所定の電圧（閾値電圧Ｓ）、を下まわると、トランジスタ２６（図３）がオフするので、フォトトランジスタ１８（図３）もオフする。従って、抵抗２０（図３）を流れている電流が遮断されるのでＡＣＺＸ−Ｎ信号（図３）（ｄ）がローレベルに転移する。このＡＣＺＸ−Ｎ信号１９（図３）のローレベルへの転移は制御部４２（図３）へ送られる。
【００４９】
時刻Ｔ１０
ＡＣ電源１５（図３）が増加して０レベルを通過すると、整流ブリッジ２３（図３）は、次の半波整流を開始するのでＢ点（図３）から見たＣ点（図３）の電位（ｃ）は、増加を開始する。この時、トライアック７（図３）とフォトトライアック４（図３）のゲートはオフされる。同時に、交流電源供給部３１（図３）のアクティブラインから出力電圧維持設定部４１（図３）を通って整流ブリッジ１３（図３）のマイナス側へ流れる電流がＡ点を通るのでＢ点（図３）から見たＡ点（図３）の電位も上昇を開始する。以下同様の動作を繰り返すことになる。
【００５０】
以上の説明の中で以下の点について留意すべきである。
コンデンサ１６（図３）に蓄積された電荷の充電による影響をうけて、時刻Ｔ６では、閾値電圧Ｓまで減衰する前にＢ点から見たＣ点の電圧（ｂ）は、上昇に転じてしまうため、ＡＣＺＸ−Ｎ信号（ｄ）は、ＡＣ電源入力電圧（ａ）のゼロクロス回数の１／２回生成されることになる。実施例１（図２）では、ＡＣ電源入力電圧（ａ）のゼロクロス回数と等しい回数生成されたことと大きく異なる。従って、制御部４２（図３）は、ＡＣＺＸ−Ｎ信号（ｄ）を１回受け入れる毎に、２回づつ、ＡＣＴＲＧ−Ｎを生成している（ｅ）。この制御を行うために、実施例２では、倍電圧整流に設定されている場合には、以下に説明する各制御手段が必要になってくる。
【００５１】
次にフローチャートを用いて制御部４２（図３）の各制御手段の動作について説明する。
図５は、電源投入時の処理フロー（その１）である。
図６は、電源投入時の処理フロー（その２）である。
以下に電源投入時に制御部４２が実行する処理をステップＳ１からステップＳ２０までステップ順に説明する。
ステップＳ１
電源を投入してフローを開始する。
ステップＳ２
制御部４２（図３）は、システム全体の初期化を行う。
【００５２】
ステップＳ３
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号（図３）を受け入れる入力ポートを単なる入力ポートに設定し、ＡＣＺＸ−Ｎ信号（図３）の割込受け入れを不可能にする。
ステップＳ４
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号の繰り返し時間Ｓ２を測定するタイマをクリアする。
【００５３】
ステップＳ５
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号がハイレベルになるのを待って待機し、ハイレベルになったのを検出した後次へ進む。
ステップＳ６
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号がローレベルになるのを待って待機し、ローレベルになったのを検出した後次へ進む。ステップＳ５及びステップＳ６を経て、図４（ｄ）に於けるＡＣＺＸ−Ｎ信号の立ち下がり時刻Ｔ１を検出したことになる。
【００５４】
ステップＳ７
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号の繰り返し時間Ｓ２を測定するタイマをスタートさせる。
ステップＳ８
ＡＣＺＸ−Ｎ信号がハイレベルになるのを待って待機し、ハイレベルになったのを検出した後次へ進む。
ステップＳ９
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号がローレベルになるのを待って待機し、ローレベルになったのを検出した後次へ進む。ステップＳ８及びステップＳ９を経て、図４（ｄ）に於けるＡＣＺＸ−Ｎ信号の立ち下がり時刻Ｔ９を検出したことになる。
【００５５】
ステップＳ１０
制御部４２（図３）は、タイマカウントをストップしてタイマ値を検出する。この計測時間がＡＣＺＸ−Ｎ信号の繰り返し時間Ｓ２に成る。ここでは、簡単のためにＡＣＺＸ−Ｎ信号の繰り返し時間Ｓ２を１回のみ計測しているが、ステップＳ４からステップＳ１０を複数回繰り返し、その平均値を算出することによって測定値の信頼性を上げることが出来る。
以上の説明で、ステップＳ４からステップＳ１０までが、ゼロクロス周期検出手段４２−１（図３）に該当する。
【００５６】
ステップＳ１１
制御部４２（図３）は、測定したタイマ値に基づいて、タイマ値が１３．３ｍＳｅｃ以上の場合は、ステップＳ１２へ進み、タイマ値が１３．３ｍＳｅｃ以下の場合にはステップＳ１５へ進む。このステップが電源電圧検出手段４２−２（図３）に該当する。即ち、倍圧整流（電源電圧１００ボルト）の場合には、電圧１周期毎にＡＣＺＸ−Ｎ信号が出力される（図４に該当する）ので繰り返し周期が長くなるからである。
ステップＳ１２
制御部４２（図３）はＡＣ電源１５（図３）の電圧１周期毎にＡＣＺＸ−Ｎ信号が出力されている（図４に該当する）と判定し、繰り返しフラグをオンして次へ進む。
ステップＳ１３
制御部４２（図３）は、トリガ時間＝（タイマ値（Ｓ２）／２）×αを求めて所定のメモリに格納する。
【００５７】
ステップＳ１４
制御部４２（図３）は、ＡＣＴＲＧ−Ｎ信号の繰り返し時間（図４のＴ５からＴ７）＝（タイマ値（Ｓ２／２））を求めて所定のメモリに格納する。この周期は図４（倍電圧整流に設定されている場合）に該当する。
【００５８】
ステップＳ１５
制御部４２（図３）はＡＣ電源１５（図３）の電圧１／２周期毎にＡＣＺＸ−Ｎ信号が出力されている（図２に該当する）と判定し、繰り返しフラグをオフして次へ進む。
ステップＳ１６
制御部４２（図３）は、トリガ時間＝（タイマ値（Ｓ１））×αを求めて所定のメモリに格納する。
以上の説明で、ステップＳ１４が、トリガ周期設定手段４２−３に該当する。
【００５９】
ステップＳ１７
制御部４２（図３）は、一旦、ＡＣＺＸ−Ｎ信号による割込を禁止する。
ステップＳ１８
制御部４２（図３）は、ステップＳ３で設定したＡＣＺＸ−Ｎ信号（図３）を受け入れる入力ポートを外部割り込み入力ポートに設定する。
ステップＳ１９
制御部４２（図３）は、最初にＡＣＺＸ−Ｎ信号を受け入れてからＡＣＴＲＧ−Ｎ信号を出力するまでの時間を作るタイマの割込禁止設定をし、以後ハロゲンランプ８への電圧印加処理が開始されるのを待つ。
【００６０】
図７は、印加開始の処理フローである。
ＡＣＴＲＧ−Ｎ信号を出力する回数２ｎは予め定められている。しかし、倍電圧整流に設定されていない場合、（図２が該当する）には、ＡＣＺＸ−Ｎ信号に１対１に同期させて２ｎ回出力すれば良いが、倍電圧整流に設定されている場合、即ち、交流電源供給部３１が１００ボルトの場合（図４が該当する）には、繰り返し時間Ｓ２が、図２に於けるＳ１の２倍になっているので、ＡＣＺＸ−Ｎ信号に１対２に同期させて２ｎ回出力設定することになる。このフローでは、その処理を実行する。
【００６１】
ステップＳ３０
制御部４２（図３）は、印加開始処理のフローを開始する。
ステップＳ３１
制御部４２（図３）は、次に発生させるタイマ割込は、ＡＣＺＸ−Ｎ信号の割込が発生した後最初の割込であるか否かを判定するために１回目フラグをオンする。
ステップＳ３２
制御部４２（図３）は、割込タイマにステップＳ１３（図６）又はステップＳ１６（図６）で求めたトリガ時間（Ｓ１α又は（Ｓ２／２）α）を設定する。
【００６２】
ステップＳ３３
制御部４２（図３）は、繰り返しフラグ（図６のステップＳ１５又はステップＳ１２で設定している）がオンに設定されている場合にはステップＳ３４へ進み、オフに設定されている場合にはステップＳ３５へ進む。
ステップＳ３４
制御部４２（図３）は、繰り返しフラグがオン、即ち、倍電圧整流が設定されており、所定の時間にＡＣＺＸ−Ｎ信号をｎ回受け入れることになるので割込回数ｎ回を内部カウンタに設定する。
【００６３】
ステップＳ３５
制御部４２（図３）は、繰り返しフラグがオフ、即ち、倍電圧整流が設定されていないので、所定の時間にＡＣＺＸ−Ｎ信号を２ｎ回受け入れることになるので割込回数２ｎ回を内部カウンタに設定する。
以上の説明で、ステップＳ３４とステップＳ３５とが、外部割込回数設定手段４２−４である。
ステップＳ３６
制御部４２（図３）は、割込受付準備が完了したので、外部割込を許可設定してＡＣＺＸ−Ｎ信号の受け入れを待って待機する。
ステップＳ３７
フローを終了する。
【００６４】
図８は、ＡＣＺＸ−Ｎ割込処理フローである。
上記ステップＳ３０からステップＳ３７を実行して割込受付準備が完了したので、次は、実際にＡＣＺＸ−Ｎ信号に同期させて所定回数ＡＣＴＲＧ−Ｎ信号を出力することになるが、その過程で実行した割込回数を計測する処理である。
ステップＳ４０
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号の割込処理を開始する。
【００６５】
ステップＳ４１
制御部４２（図３）は、一旦、ＡＣＺＸ−Ｎ信号の割込禁止を設定する。
ステップＳ４２
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号を受け入れると割込回数が設定されている（上記ステップＳ３５又はステップＳ３４）内部カウンタのカウント値を１ディクリメントする。
【００６６】
ステップＳ４３
制御部４２（図３）は、今回のディクリメントによって内部カウンタのカウント値が０になった場合はステップＳ４４へ進み、カウント値が未だ０に成らない場合にはステップ
Ｓ４７へ進む。
以上の説明で、ステップＳ４２、ステップＳ４３が外部割込回数計測手段４２−５（図３）に該当する。
ステップＳ４４
制御部４２（図３）は、必要回数ＡＣＴＲＧ−Ｎ信号を出力完了しているので印加終了フラグをオンして次へ進む。
【００６７】
ステップＳ４５
制御部４２（図３）は、必要回数ＡＣＴＲＧ−Ｎ信号を出力した後、予め設定されている所定の時間、ハロゲンランプ８（図３）に連続通電させるための、印加時間を割込タイマに設定する。
ステップＳ４６
制御部４２（図３）は、ハロゲンランプ８（図３）に連続通電させるためにＡＣＴＲＧ−Ｎ信号をローレベルに転移させる。以後印加時間がタイムアウトするまで連続してハロゲンランプ８（図３）通電されることになる。
【００６８】
ステップＳ４７
制御部４２（図３）は、未だ必要回数ＡＣＴＲＧ−Ｎ信号を出力していないので印加終了フラグをオフして次へ進む。
ステップＳ４８
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号を受け入れてからＡＣＴＲＧ−Ｎ信号を出力するまでの時間を作るタイマにステップＳ１３（図６）又はステップＳ１６（図６）で求めたトリガ時間（Ｓ１α又は（Ｓ２／２）α）を設定する。
【００６９】
ステップＳ４９
制御部４２（図３）は、次に発生させるタイマ割込がＡＣＺＸ−Ｎ信号の割込が発生した後の１回目の割込であるか否かを判定させるために１回目フラグをオンしてから次へ進む。
ステップＳ５０
制御部４２（図３）は、割込タイマのカウントを開始する。
ステップＳ５１
制御部４２（図３）は、タイマ割込の許可設定をする。
ステップＳ５２
フローを終了する。
【００７０】
図９は、タイマ割込処理フロー（その１）である。
図１０は、タイマ割込処理フロー（その２）である。
上記、ＡＣＺＸ−Ｎ信号に同期させて所定回数ＡＣＴＲＧ−Ｎ信号を出力する処理の中で、倍電圧整流が設定されている場合は、ＡＣＺＸ−Ｎ信号による外部入力割込にプラスしてタイマ割込が必要になるため、そのタイマ割込を設定する処理である。
ステップＳ６０
制御部４２（図３）は、タイマ割込処理を開始する。
ステップＳ６１
制御部４２（図３）は、一旦、タイマ割込を禁止する。
【００７１】
ステップＳ６２
制御部４２（図３）は、印加終了フラグがオンであればステップＳ９８へ進み、印加終了フラグがオフであればステップＳ６３へ進む。
ステップＳ６３
制御部４２（図３）は、１回目フラグがオンの場合には、ステップＳ６４へ進み、１回目フラグがオフの場合には、ステップＳ９１へ進む。
【００７２】
ステップＳ６４
制御部４２（図３）は、繰り返しフラグ（ステップＳ１２又はステップＳ１５で設定している）がオンの場合にはステップＳ６５へ進み、繰り返しフラグがオフの場合にはステップＳ６７へ跳ぶ。
ステップＳ６５
制御部４２（図３）は、上記ステップＳ１２（図６）で繰り返しフラグがオンになっている（即ち、倍電圧整流が設定されている）のでＡＣＺＸ−Ｎ信号を受け入れて最初にＡＣＴＲＧ−Ｎ信号を出力した後、続けて再度（Ｓ２／２）後に割込が必要である（図４（ｅ）の時刻Ｔ８）。そこで、割込タイマに繰り返し時間Ｓ２／２を設定して次へ進む。
【００７３】
ステップＳ６６
制御部４２（図３）は、割込タイマをスタートさせて次へ進む。
ステップＳ６７
制御部４２（図３）は、ＡＣＴＲＧ−Ｎ信号をローレベルに転移させて出力する。
ステップＳ６８
制御部４２（図３）は、所定時間（トリガ時間）ローレベルを維持する。
ステップＳ６９
制御部４２（図３）は、経過後ＡＣＴＲＧ−Ｎ信号をハイレベルに転移させる。
【００７４】
ステップＳ７０
制御部４２（図３）は、繰り返しフラグがオンの場合はステップＳ７１へ進み、繰り返しフラグがオフの場合はステップＳ７３へ進む。
ステップＳ７１
制御部４２（図３）は、１回目フラグをオフし次へ進む。
【００７５】
ステップＳ７２
制御部４２（図３）は、上記ステップＳ１２（図６）で繰り返しフラグがオンになっている（即ち、倍電圧整流が設定されている）のでＡＣＺＸ−Ｎ信号を受け入れて最初にＡＣＴＲＧ−Ｎ信号を出力した後、続けて再度（Ｓ２／２）後にタイマ割込が必要になる（図４（ｅ）の時刻Ｔ８）のでタイマ割込を許可設定し、２回目のタイマ割込を準備する。
ステップＳ７３
制御部４２（図３）は、倍電圧整流が設定されていないので、後に続くＡＣＺＸ−Ｎ信号の割込許可設定（外部割込許可設定）をする。
ステップＳ７４
フローを終了する。
【００７６】
上記フローで、ステップＳ７１、ステップＳ７２を通ってフローを終了した場合（倍電圧整流が設定されている場合）には、２回目のタイマ割込が入るので、続いてステップＳ６０へ戻り、ステップＳ６１、ステップＳ６２、を通ってステップＳ６３へ進む。ここで１回目フラグがオフされている（ステップＳ７１）のでステップＳ９１へ進む。
ステップＳ９１
制御部４２（図３）は、ＡＣＴＲＧ−Ｎ信号をローレベルに転移させて出力する。
ステップＳ９２
制御部４２（図３）は、所定時間（トリガ時間）ローレベルを維持する。
ステップＳ９３
制御部４２（図３）は、所定時間経過後ＡＣＴＲＧ−Ｎ信号をハイレベルに転移させる。
ステップＳ９４
制御部４２（図３）は、所定時間その状態を維持する。
【００７７】
ステップＳ９５
制御部４２（図３）は、ＡＣＺＸ−Ｎ信号の割込（外部割込）を許可設定する。
ステップＳ９６
フローを終了する。以上の結果、制御部４２（図３）が、後に続くＡＣＺＸ−Ｎ信号を受け入れると図８のステップＳ４０へ戻り、割込回数が０になるまで同じフローを繰り返し、ステップＳ４３（図８）で割込回数が０になると、ステップＳ４４で印加終了フラグがオンになるので、次の繰り返しではステップＳ６２からステップＳ９８へ進む。
【００７８】
ステップＳ９８
制御部４２（図３）は、ＡＣＴＲＧ−Ｎ信号をハイレベルに転移させる。こうすることによってステップＳ４６で通電開始されたハロゲンランプ８（図３）への通電が停止される。
ステップＳ９９
制御部４２（図３）は、タイマ割込を禁止設定する。
ステップＳ１００
制御部４２（図３）は、ＡＣＺＸ−Ｎ割込を禁止設定する。
ステップＳ１０１
フローを終了する。
【００７９】
上記フローで、ステップＳ７３を通ってフローを終了した場合（倍電圧整流が設定されていない場合）には、後に続くＡＣＺＸ−Ｎ信号を受け入れると、続いてステップＳ４０（図８）へ戻り、同じフローを繰り返し、ステップＳ４３（図８）で割込回数が０になると、次の繰り返しでステップＳ６２からステップＳ９８へ進む。上記ステップＳ７１、ステップＳ７２を通って終了した場合と同様にステップＳ９８、ステップＳ９９、ステップＳ１００を通ってフローを終了する。
【００８０】
以上説明したように、倍電圧整流が設定されている場合には、ＡＣＺＸ−Ｎ信号１パルスに対して、ＡＣＴＲＧ−Ｎ信号を２パルス出力され、ハロゲンランプ電流の位相制御がＡＣ入力電圧サイクルでｎ回行われた後、連続通電が始まる。又、倍電圧整流が設定されていない場合には、ＡＣＺＸ−Ｎ信号１パルスに対して、ＡＣＴＲＧ−Ｎ信号は１パルス出力され、ハロゲンランプ電流の位相制御がＡＣ入力電圧サイクルでｎ回行われた後、通電制御が始まる。従って、倍電圧整流が設定されていても、設定されていなくても所定時間内にハロゲンランプ８に通電される回数は同じになる。その結果、実施例１で説明した、ノイズ成分除去部３５を追加することによって、倍電圧整流設定時に発生する不都合点を自動的に解決出来るという効果を得る。
【００８１】
尚、上記説明では、ｎの値を特に設定していないが、本発明では、このｎの値を任意に設定することも可能である。従って、電源投入直後、及び、省電力状態からの復帰後等、ハロゲンランプ８が冷えた状態であっても、通電開始時の突入電流が過大に成りすぎるのを防止することが出来るという効果をも得ることが出来る。
【産業上の利用可能性】
【００８２】
以上の説明では、本発明を電子写真プリンタに適用した場合について説明したが、本発明は、この例に限定されるものではない。即ち、複写機や複合機器などにも適用可能である。
【図面の簡単な説明】
【００８３】
【図１】実施例１による電源回路図である。
【図２】実施例１による電源回路のタイムチャートである。
【図３】実施例２による電源回路図である。
【図４】実施例２による電源回路のタイムチャートである。
【図５】電源投入時の処理フロー（その１）である。
【図６】電源投入時の処理フロー（その２）である。
【図７】印加開始の処理フローである。
【図８】ＡＣＺＸ−Ｎ割込処理フローである。
【図９】タイマ割込処理フロー（その１）である。
【図１０】タイマ割込処理フロー（その２）である。
【図１１】定着装置の概略構成図である。
【図１２】印刷装置の概略構成図である。
【符号の説明】
【００８４】
１      ＤＣ電源
２      抵抗
４      フォトトライアック
５      ＡＣＴＲＧ−Ｎ信号
６      抵抗
７      トライアック
８      ハロゲンランプ
９      抵抗
１１    整流コンデンサ
１２    整流コンデンサ
１３    整流ブリッジ
１４    ＡＣフィルタ
１５    ＡＣ電源
１６    コンデンサ
１７    直流電源
１８    フォトトランジスタ
１９    ＡＣＺＸ−Ｎ信号
２０    抵抗
２１    抵抗
２２    抵抗
２３    整流ブリッジ
２４    ツェナーダイオード
２５    抵抗
２６    トランジスタ
３１    交流電源供給部
３２    内部電源供給部
３３    ゼロクロス検出部
３４    加熱部
３５    ノイズ成分除去部
【図１】
2006042541.tif 000003
【図２】
2006042541.tif 000004
【図３】
2006042541.tif 000005
【図４】
2006042541.tif 000006
【図５】
2006042541.tif 000007
【図６】
2006042541.tif 000008
【図７】
2006042541.tif 000009
【図８】
2006042541.tif 000010
【図９】
2006042541.tif 000011
【図１０】
2006042541.tif 000012
【図１１】
2006042541.tif 000013
【図１２】
2006042541.tif 000014