(57)【要約】【課題】画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止する。【解決手段】本発明の表示装置は、各画素ＰＸが、ソースが電源端子ＮＤ１に接続されたトランジスタＤＲＴと、トランジスタＤＲＴのドレインとゲートと映像信号線ＤＬとの接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群ＳＷｂ及びＳＷｃと、端子ＮＤ１とトランジスタＤＲＴのゲートとの間に接続されたキャパシタＣとを含んだ駆動回路と、端子ＮＤ１と映像信号線ＤＬとの間で直列に接続されたトランジスタＲＳＴ及びスイッチＳＷｄを含み且つトランジスタＲＳＴのドレインがゲートに接続されているリセット回路と、画素電極と電源端子ＮＤ２に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子ＯＬＥＤと、トランジスタＤＲＴのドレインと画素電極との間に接続されたスイッチＳＷａとを含む。【選択図】図１
2006284944.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群と、第１定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、
第２定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、
画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、
前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とする表示装置。
【請求項２】
前記複数の映像信号線に接続された映像信号線ドライバをさらに具備し、前記リセットスイッチを閉じているリセット期間において前記映像信号線を前記映像信号線ドライバから切断することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の画素の全てにおいて前記リセットスイッチのスイッチング動作を同時に行うことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記複数の映像信号線に接続された映像信号線ドライバをさらに具備し、
前記リセットスイッチを開いた状態で前記出力制御スイッチを一定期間だけ開き、この期間内に前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第１状態とする書込動作を前記複数の画素の行毎に行い、
前記複数の映像信号線を前記映像信号線ドライバから切断すると共に前記複数の画素の全てにおいて前記リセットスイッチを閉じるリセット動作を、前記書込動作を行う毎に及び前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第２状態としている期間内に行うことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記リセット動作は、前記出力制御スイッチを閉じている期間内に行うことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記第１及び第２定電位端子は前記第１電源端子に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記スイッチ群は、前記駆動トランジスタのドレインと前記映像信号線との間に接続された映像信号供給制御スイッチと、前記駆動トランジスタのドレインとゲートとの間に接続されたダイオード接続スイッチとを含んだことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項９】
複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群と、第１定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、
第２定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、
画素電極と、
前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とするアレイ基板。
【請求項１０】
複数の画素と、それらが形成する列に沿って配列した複数の映像信号線と、これら映像信号線に接続された映像信号線ドライバとを具備し、前記複数の画素のそれぞれは、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群と、第１定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第２定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだ表示装置の駆動方法であって、
前記リセットスイッチを開いた状態で前記出力制御スイッチを一定期間だけ開き、この期間内に前記駆動トランジスタドレインとゲートと前記映像信号線との接続を前記第１状態とする書込動作を前記複数の画素の行毎に行い、
前記複数の映像信号線を前記映像信号線ドライバから切断すると共に前記複数の画素の全てにおいて前記リセットスイッチを閉じるリセット動作を、前記書込動作を行う毎に及び前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第２状態としている期間内に行うことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板、及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動トランジスタをガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用した有機ＥＬ表示装置が記載されている。
【０００４】
このカレントコピー型の画素回路は、駆動トランジスタであるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはｎチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。  
まず、ｎチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でｎチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネル電界効果トランジスタのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネル電界効果トランジスタのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子は、この駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【０００７】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvを、書込期間に続く保持期間においてもｎチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、ｎチャネル電界効果トランジスタの閾値Ｖthだけでなく移動度や寸法などが駆動電流Ｉdrvに与える影響も排除することができる。
【０００８】
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな駆動電流Ｉdrvに対応した映像信号Ｉsigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調域内の各階調が本来の階調よりも高い階調として表示され易く、したがって、設計通りのコントラスト比を実現することが難しい。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、複数の画素と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群と、第１定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第２定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、複数の画素回路と、それらが形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群と、第１定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第２定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだことを特徴とするアレイ基板が提供される。
【００１２】
本発明の第３側面によると、複数の画素と、それらが形成する列に沿って配列した複数の映像信号線と、これら映像信号線に接続された映像信号線ドライバとを具備し、前記複数の画素のそれぞれは、ソースが第１電源端子に接続された駆動トランジスタと、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群と、第１定電位端子と前記駆動トランジスタのゲートとの間に接続されたキャパシタとを含んだ駆動回路と、第２定電位端子と前記映像信号線との間で直列に接続されたリセットトランジスタ及びリセットスイッチを含み、前記リセットトランジスタのドレインとゲートとは直接に接続されているか又は前記リセットスイッチを介して接続されているリセット回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子と、前記駆動トランジスタのドレインと前記画素電極との間に接続された出力制御スイッチとを含んだ表示装置の駆動方法であって、前記リセットスイッチを開いた状態で前記出力制御スイッチを一定期間だけ開き、この期間内に前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第１状態とする書込動作を前記複数の画素の行毎に行い、前記複数の映像信号線を前記映像信号線ドライバから切断すると共に前記複数の画素の全てにおいて前記リセットスイッチを閉じるリセット動作を、前記書込動作を行う毎に及び前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を前記第２状態としている期間内に行うことを特徴とする駆動方法が提供される。
【発明の効果】
【００１３】
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することことが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の態様について、図面を参照しながら詳細に説に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１５】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１６】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装ある。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１７】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１８】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３の画素ＰＸが含む駆動トランジスタＤＲＴ、リセットトランジスタＲＳＴ、及びスイッチＳＷａ乃至ＳＷｄとして利用している。
【００１９】
ゲート絶縁膜ＧＩ上には、図１及び図３に示すキャパシタＣの一方の電極と走査信号線ＳＬ１及びＳＬ２と制御線ＣＬとがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。
【００２０】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００２１】
制御線ＣＬは、この例では、各々がＸ方向に延びており、Ｙ方向に配列している。これら制御線ＣＬは、走査信号線ドライバＹＤＲに接続されている。
【００２２】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、制御線ＣＬ、並びにキャパシタＣの一方の電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣの誘電体層として利用する。
【００２３】
層間絶縁膜ＩＩ上には、図１及び図３に示すキャパシタＣの他方の電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１と図３とに示す映像信号線ＤＬ及び電源線ＰＳＬが配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２４】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２５】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。  
電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２６】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及びキャパシタＣの他方の電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２７】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００２８】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。
【００２９】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３０】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３１】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔注入層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３２】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極で第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３３】
各画素ＰＸは、駆動回路とリセット回路と有機ＥＬ素子ＯＬＥＤと出力制御スイッチＳＷａとを含んでいる。駆動回路は、駆動トランジスタＤＲＴと映像信号供給制御スイッチＳＷｂとダイオード接続スイッチＳＷｃとキャパシタＣとを含んでいる。リセット回路は、リセットトランジスタＲＳＴとリセットスイッチＳＷｄとを含んでいる。上記の通り、この例では、駆動トランジスタＤＲＴ、リセットトランジスタＲＳＴ、及びスイッチＳＷａ乃至ＳＷｄは、ｐチャネル薄膜トランジスタである。スイッチＳＷｂ及びＳＷｃは、駆動トランジスタＤＲＴのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。
【００３４】
駆動トランジスタＤＲＴと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００３５】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷｂは映像信号線ＤＬと駆動トランジスタＤＲＴのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動トランジスタＤＲＴのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３６】
キャパシタＣ１は、第１定電位端子と駆動トランジスタＤＲＴのゲートとの間に接続されている。この例では、第１定電位端子は、第１電源端子ＮＤ１に接続されている。
【００３７】
リセットスイッチＳＷｄとリセットトランジスタＲＳＴとは、第２定電位端子と映像信号線ＤＬとの間で、この順に直列に接続されている。この例では、第２定電位端子は、第１電源端子ＮＤ１に接続されている。
【００３８】
リセットスイッチＳＷｄのゲートは、制御線ＣＬに接続されている。リセットトランジスタＲＳＴのゲートは、リセットトランジスタＲＳＴのドレインに接続されている。
【００３９】
なお、この有機ＥＬ表示装置から有機物層ＯＲＧと第２電極ＣＥとを省略したものや、隔壁絶縁層ＰＩと有機物層ＯＲＧと第２電極ＣＥとを省略したものがアレイ基板に相当している。
【００４０】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。  
図４は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００４１】
図４において、横軸は時間を示し、縦軸は電位を示している。また、図４において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ＋Ｍ）を出力する期間を示し、ハッチングを付している部分は、例えば、映像信号線ＤＬを映像信号線ドライバＸＤＲから切断している期間を示している。さらに、図４において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＣＬ電位」で示す波形は制御線ＣＬの電位を示している。
【００４２】
この駆動方法では、画素ＰＸを行毎に順次選択する。選択した画素ＰＸでは書込動作を実施し、非選択の画素ＰＸでは発光動作を実施する。そして、或る行の画素ＰＸを選択する選択期間とその次の行の画素ＰＸを選択する選択期間との間にリセット期間を設け、このリセット期間においてリセット動作を実施する。すなわち、この駆動方法では、リセット期間と選択期間とを交互に繰り返す。
【００４３】
リセット期間では、全ての映像信号線ＤＬを映像信号線ドライバＸＤＲから切断して浮動状態とする。これと共に、スイッチＳＷｄを閉じて（導通状態）、浮動状態の映像信号線ＤＬを第１電源端子ＮＤ１に接続する。このとき、スイッチＳＷｂ及びＳＷｃは開いたままにしておく（非導通状態）。また、このとき、スイッチＳＷａは、典型的には閉じたままにしておく。一定時間経過後、スイッチＳＷｄを開く。これにより、リセット期間を終了する。
【００４４】
ここで、第１電源端子ＮＤ１の電位をＶddとし、或る映像信号線ＤＬに接続された全画素ＰＸにおけるリセットトランジスタＲＳＴの閾値電圧の平均値をＶth２（Ａｖ）とする。こうすると、リセット動作を終了した時点における先の映像信号線ＤＬの電位は、和Ｖdd＋Ｖth２（Ａｖ）として表すことができる。すなわち、リセット動作を実施することにより、映像信号線ＤＬの電位をリセット電位Ｖrst＝Ｖdd＋Ｖth２（Ａｖ）に設定することができる。
【００４５】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間（ｍ行目選択期間）では、スイッチＳＷａを開く。スイッチＳＷａを開いている期間内に、以下の書込動作を行う。すなわち、映像信号線ＤＬを映像信号線ドライバＸＤＲに接続する。これと共に、スイッチＳＷｂ及びＳＷｃを閉じる。このとき、スイッチＳＷａ及びＳＷｄは開いたままとしておく。この状態で、映像信号線ドライバＸＤＲから映像信号線ＤＬに映像信号を出力する。すなわち、映像信号線ドライバＸＤＲにより、第１電源端子ＮＤ１から映像信号線ＤＬへと書込電流Ｉsig（ｍ）を流す。一定時間経過後、スイッチＳＷｂ及びＳＷｃを開く。この書込動作を行うと、駆動トランジスタＤＲＴのゲート−ソース間電圧は、これが書込電流Ｉsig（ｍ）を流すときの値に設定される。なお、スイッチＳＷｂ及びＳＷｃを閉じている期間は書込期間であり、それらを開いている期間は保持期間である。
【００４６】
ｍ行目選択期間は、スイッチＳＷａを閉じることにより終了する。スイッチＳＷａを閉じると、有機ＥＬ素子ＯＬＥＤには、書込電流Ｉsig（ｍ）に対応した大きさの駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。この発光動作は、次のｍ行目選択期間を開始するまで継続する。
【００４７】
ｍ行目選択期間に続くリセット期間では、上記のリセット動作を実施する。このリセット期間に続くｍ＋１行目選択期間では、ｍ行目選択期間で行ったのと同様の書込動作をｍ＋１行目の画素ＰＸに対して実施する。以下、リセット期間、ｍ＋２行目選択期間、リセット期間、ｍ＋３行目選択期間、、、、のようにリセット期間と選択期間とを繰り返す。
【００４８】
ところで、例えば、ｍ行目の画素ＰＸで高階調域内の階調を表示した場合、ｍ行目選択期間を開始する時点において、映像信号線ＤＬの電位は、第１電源端子ＮＤ１の電位Ｖddと駆動トランジスタＤＲＴの閾値電圧Ｖth１との和Ｖdd＋Ｖth１（最低階調に対応した電位）よりも遥かに低い電位に設定されている。そのため、上記のリセット動作を行わない場合、ｍ＋１行目の画素ＰＸで低階調域内の階調を表示するためには、ｍ＋１行目選択期間の書込動作により、映像信号線ＤＬの電位を大幅に高めなければならない。すなわち、書込電流Ｉsigが小さいにも拘らず、映像信号線ＤＬの電位を大幅に変化させなければならない。そのため、リセット動作を行わない場合には、ｍ＋１行目選択期間の書込動作によって駆動トランジスタＤＲＴのゲート電位を書込電流Ｉsigに対応した値に正確に設定することが難しい。
【００４９】
これに対し、上記のリセット動作を行った場合、ｍ行目の画素ＰＸで表示する階調に拘らず、ｍ行目選択期間の書込動作を開始する時点において、映像信号線ＤＬの電位は、リセット電位Ｖrstに設定されている。リセット電位Ｖrstは電位Ｖddと平均値Ｖth２（Ａｖ）との和であるので、リセット電位Ｖrstは、各々のリセットトランジスタＲＳＴの閾値電圧Ｖth２を適宜設定することにより、和Ｖdd＋Ｖth１とほぼ等しくするか、又は、和Ｖdd＋Ｖth１よりも低くすることができる。したがって、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することができる。
【００５０】
また、この駆動方法では、リセット動作を開始してから映像信号線ＤＬの電位がリセット電位Ｖrstに達するまでの期間に、各画素ＰＸから映像信号線ＤＬへと流れる電流の大きさは小さい。しかしながら、この駆動方法では、リセット期間において、同一の映像信号線ＤＬに接続された全ての画素ＰＸでスイッチＳＷｄを閉じる。すなわち、リセット動作を開始してから映像信号線ＤＬの電位がリセット電位Ｖrstに達するまでの期間においては、同一の映像信号線ＤＬに接続された全ての画素ＰＸから、この映像信号線ＤＬへと電流が流れ込む。したがって、各画素ＰＸから映像信号線ＤＬへと流れ込む電流の大きさが小さいにも拘らず、リセット動作を開始してから十分に短い時間で映像信号線ＤＬの電位をリセット電位Ｖrstに設定することができる。
【００５１】
本態様では、画素ＰＸに図３の構造を採用したが、画素ＰＸには他の構造を採用することも可能である。例えば、ダイオード接続スイッチＳＷｃは、駆動トランジスタＤＲＴのドレインとゲートとの間に接続する代わりに、駆動トランジスタＤＲＴのドレインと映像信号線ＤＬとの間に接続してもよい。或いは、映像信号供給制御スイッチＳＷｂは、駆動トランジスタＤＲＴのドレインと映像信号線ＤＬとの間に接続する代わりに、駆動トランジスタＤＲＴのゲートと映像信号線ＤＬとの間に接続してもよい。
【００５２】
また、リセットトランジスタＲＳＴとリセットスイッチＳＷｄとは、第２定電位端子である第１電源端子ＮＤ１と映像信号線ＤＬとの間で、この順に直列に接続してもよい。この場合、リセットトランジスタＲＳＴのゲートは、リセットスイッチＳＷｄのソースに接続してもよく、或いは、映像信号線ＤＬに接続してもよい。
【００５３】
本態様では、制御線ＣＬを走査信号線ＳＬ１及びＳＬ２と略平行に敷設したが、制御線ＣＬは映像信号線ＤＬと略平行に敷設してもよい。また、制御線ＣＬは、走査信号線ドライバＹＤＲに接続する代わりに、映像信号線ドライバＸＤＲに接続してもよく、或いは、他の回路に接続してもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【符号の説明】
【００５５】
Ｃ…キャパシタ、ＣＥ…対向電極、ＣＬ…制御線、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲＴ…駆動トランジスタ、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＲＳＴ…リセットトランジスタ、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＳＷｄ…リセットスイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006284944.tif 000003
【図２】
2006284944.tif 000004
【図３】
2006284944.tif 000005
【図４】
2006284944.tif 000006