(57)【要約】【課題】電力増幅器の出力電力の温度及び工程の変動を補償する技法の提供。【解決手段】増幅器回路は、デジタル抵抗（３１０）等の制御可能な回路素子を有する校正回路（３００）を具備する。制御可能な回路素子の１以上の特性（例えばデジタル抵抗（３１０）の抵抗値）は、抵抗（３１０）の電圧降下が基準電圧と合致するようにデジタル校正ワードにより変化する。また、校正ワードは、温度及び工程の変動を補償するよう電力増幅器の一部を構成するトランジスタ（４２０）の抵抗値を制御するのに使用される。増幅器はスイッチング電力増幅器であってもよい。トランジスタは、幅（及びチャンネル抵抗）がデジタル校正ワードにより制御されたセグメント化されたトランジスタ（４２０ａ〜４２０ｄ）であってもよい。【選択図】図４
2006174483.tif 000002
【特許請求の範囲】
【請求項１】
校正パラメータの関数として変化するデジタル制御可能なチャンネル抵抗を有するチャンネルを有するトランジスタ（４２０）を具備する増幅器（４００）を用意する工程と、
特性が所望の水準のままであるようにデジタル制御可能な回路素子の前記特性を制御する校正ワードを生成する工程であって、前記校正パラメータの関数として前記トランジスタ（４２０）の抵抗値が変化する量に比例する量で前記校正パラメータの関数として前記特性が変化するように、前記回路素子が構成される工程と、
前記トランジスタ（４２０）の抵抗値が前記校正パラメータの変動に対して校正されるように、前記校正ワードに基づいて前記トランジスタ（４２０）のチャンネル幅を制御する工程と
を具備することを特徴とする増幅器の出力の校正方法。
【請求項２】
前記校正パラメータは、前記トランジスタの作動温度及び前記トランジスタの製造工程からなるグループから選択されることを特徴とする請求項１記載の校正方法。
【請求項３】
前記回路素子はデジタル抵抗（３１０）であり、
前記特性は抵抗であることを特徴とする請求項１記載の校正方法。
【請求項４】
前記増幅器（４００）はスイッチング電力増幅器であり、
前記トランジスタ（４２０）はセグメント化されたトランジスタ（４２０ａ〜４２０ｄ）であることを特徴とする請求項１記載の校正方法。
【請求項５】
前記セグメント化されたトランジスタ（４２０ａ〜４２０ｄ）は複数のＦＥＴ（４２２ａ〜４２２ｄ）を具備し、
前記チャンネル抵抗は、前記校正ワードの関数として前記ＦＥＴ（４２２ａ〜４２２ｄ）の各々の前記チャンネルの幅を制御することにより制御されることを特徴とする請求項４記載の校正方法。
【請求項６】
前記セグメント化されたトランジスタ（４２０ａ〜４２０ｄ）の前記幅の一部は前記校正ワードにより制御され、
前記一部は前記セグメント化されたトランジスタ（４２０ａ〜４２０ｄ）の幅全体より小さいことを特徴とする請求項５記載の校正方法。
【請求項７】
前記生成工程は、
基準電圧を前記抵抗（３１０）の電圧降下と比較して比較値を生成する工程と、
該比較値をアップダウンカウンタ（３５０）に入力して新たなカウント値を生成する工程とを具備し、
該新たなカウント値が前記校正ワードに対応することを特徴とする請求項１記載の校正方法。
【請求項８】
校正パラメータの関数として変化するデジタル制御可能なチャンネル抵抗を有するチャンネルを有するトランジスタを具備する増幅器（４２０）と、
前記校正パラメータの関数として前記トランジスタの抵抗値が変化する量に比例する量で前記校正パラメータの関数として変化するデジタル制御可能な特性を有する回路素子を具備する校正回路（３００）とを具備し、
該校正回路は前記トランジスタに接続されており、
前記校正回路（３００）は、前記校正パラメータの変動にわたって所望の水準で前記回路素子の前記特性を維持する校正ワードを生成し、且つ前記トランジスタの前記チャンネル抵抗を制御するよう前記トランジスタに前記校正ワードを出力するよう構成されていることにより、前記トランジスタの前記チャンネル抵抗が前記校正パラメータの変動に対して校正されることを特徴とする増幅器。
【請求項９】
前記校正パラメータは、前記トランジスタの作動温度及び前記トランジスタの製造工程からなるグループから選択されることを特徴とする請求項８記載の増幅器。
【請求項１０】
前記回路素子はデジタル抵抗（３１０）であり、
前記特性は抵抗であることを特徴とする請求項８記載の増幅器。
【請求項１１】
前記増幅器（４００）はスイッチング電力増幅器であり、
前記トランジスタ（４２０）はセグメント化されたトランジスタ（４２０ａ〜４２０ｄ）であることを特徴とする請求項８記載の増幅器。
【請求項１２】
前記トランジスタは、２値的に重みがつけられたチャンネル幅を有する複数のセグメントトランジスタ（４２２ａ〜４２２ｄ）を具備するセグメント化されたトランジスタ（４２０ａ〜４２０ｄ）であることを特徴とする請求項８記載の増幅器。
【請求項１３】
前記セグメントトランジスタは、前記校正ワードの前記制御の下で対応するスイッチ（４２４ａ〜４２４ｄ）により制御されることを特徴とする請求項１２記載の増幅器。
【請求項１４】
前記スイッチの各々はトランジスタを具備することを特徴とする請求項１３記載の増幅器。
【請求項１５】
全ての前記セグメントトランジスタ（４２２ａ〜４２２ｄ）より少ない数が、前記校正ワードの前記制御の下で対応するスイッチにより制御されることを特徴とする請求項１２記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は総括的には電磁的処理に関し、より詳細には電磁波の増幅に関する。
【背景技術】
【０００２】
電磁波の増幅制御は多くの用途を有する。例えば、増幅された波が所定距離の媒体を通って伝送された後に感知されるように電磁波特性を増幅することにより、波に沿って情報を伝達することができる。電力増幅器は、空気を通って伝送するためにアンテナに配信される変調されたＲＦ（無線周波数）信号の電力を増大させるために通信分野で広く使用されている。広く使用されている電力増幅器の一タイプは、トランジスタがスイッチとして作用するスイッチモード電力増幅器である。
【０００３】
スイッチがいかに実施されようとも（例えば、ＭＯＳトランジスタはトライオード内では切り換えられた抵抗として作用する）、スイッチモード電力増幅器の出力電力はスイッチの抵抗値に比例する。多くの用途、特に移動体通信システムにおいて、電力増幅器の出力電力を精確に制御することが重要である。しかし、トランジスタの抵抗値及びスイッチモード電力増幅器の出力電力は、デバイスの作動温度に依存して変動する。また、個別の電力増幅器の出力電力も、デバイスの製造の際に生ずる工程の変動の結果、増幅器間で変動する。この変動は、電力増幅器がＣＭＯＳ（相補型金属酸化膜半導体）工程を使用した集積回路として製造される際に、特に生ずる。
【０００４】
図１は、従来の電力増幅器１００を示す。信号源１１０の信号はＮＦＥＴ１２０のゲートに接続されている。ＮＦＥＴ１２０のドレーンは、ＲＦチョークインダクタ１３０を介して電源Ｖddに接続されている。抵抗性負荷１５０も結合／整合キャパシタ１４０を介してＮＦＥＴ１２０のドレーンに接続されている。ＮＦＥＴ１２０のソースは接地接続されている。ＶGSが高の場合、ＮＦＥＴは「オフ」状態にある。「オフ」状態では、ドレーンからソースに電流は流れず（従ってドレーン・ソース間の電圧ＶDSは零であり）、Ｖddは容量性負荷１４０を駆動する。ＶGSが低の場合、ＮＦＥＴは「オン」状態にあり、ＮＦＥＴ１２０のドレーン及びソースを通って電流が流れる。理想的には、ＮＦＥＴ１２０のドレーン・ソース抵抗は零であるので、ＮＦＥＴ１２０の消費電力は零である。もちろん、実際のデバイスでは消費電力が零になることは不可能であり、ＮＦＥＴ１２０を流れる電流は、ＮＦＥＴ１２０のドレーン・ソース抵抗とこの電流の積であるドレーン・ソース電圧ＶDSまで上げる。
【０００５】
図２は、時間の関数としてのゲート・ソース電圧ＶGSのグラフ２１０及びドレーン・ソース電圧ＶDSの異なる３グラフ２１１，２１２，２１３である（図２が理想トランジスタのグラフであることは理解されよう）。ドレーン・ソース電圧ＶDSのグラフ２１１〜２１３の変動は、デバイスの作動温度における変動により生ずる単一ＮＦＥＴ１２０のドレーン・ソース抵抗の差を反映するかもしれないし、また、異なるＮＦＥＴ１２０間に生ずる工程変動の結果生ずるドレーン・ソース抵抗の差を反映するかもしれない。いずれの場合においても、スイッチモード電力増幅器から利用可能な電力はＮＦＥＴ１２０のドレーン・ソース抵抗に比例するので、ドレーン・ソース抵抗の差は出力電力に差を生じさせる結果となる。
【特許文献１】特開２００３−２１８６４２号公報
【特許文献２】特開２００４−３３６２３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、電力増幅器の出力電力の温度及び工程の変動を補償する技法に対するニーズがある。
【課題を解決するための手段】
【０００７】
本解決策は増幅器の出力を校正（較正）する方法により提供される。この方法は増幅器を用意する工程を含む。この増幅器は、デジタル制御可能なチャンネル抵抗を有するチャンネルを有するトランジスタを具備する。チャンネル抵抗は、校正パラメータの関数として変化する。校正ワードは、特性が所望の水準のままであるようにデジタル制御可能な回路素子の特性を制御して生成される。校正パラメータの関数としてトランジスタの抵抗値が変化する量に比例する量で校正パラメータの関数として特性が変化するように、回路素子が構成される。トランジスタの抵抗値が校正パラメータの変動に対して校正されるように、校正ワードに基づいてトランジスタのチャンネル幅が制御される。
【０００８】
本解決策は、増幅器によっても提供される。この増幅器は、デジタル制御可能なチャンネル抵抗を有するチャンネルを有するトランジスタを具備する。チャンネル抵抗は、校正パラメータの関数として変化する。この増幅器は、回路素子を有する校正回路を具備する。この回路素子は、校正パラメータの関数としてトランジスタの抵抗値が変化する量に比例する量で校正パラメータの関数として変化するデジタル制御可能な特性を有する。校正回路はトランジスタに接続されている。校正回路は、校正パラメータの変動にわたって所望の水準で回路素子の特性を維持する校正ワードを生成し、且つトランジスタのチャンネル抵抗を制御するようトランジスタに校正ワードを出力するよう構成されていることにより、トランジスタのチャンネル抵抗が校正パラメータの変動に対して校正される。
【０００９】
本発明のより完全な理解、本発明に付随する多くの特徴、及び本発明の利点は、添付図面と関連して以下の詳細な説明を参照することで容易に得られるであろう。
【発明を実施するための最良の形態】
【００１０】
本発明の実施形態は、電磁波を増幅するための装置、方法及び製造物を含む。好適な実施形態は、デジタル抵抗等の制御可能な回路素子を有する校正回路を使用する。制御可能な回路素子（例えばデジタル抵抗における抵抗値）の１以上の特性は、抵抗の電圧降下が基準電圧に合致するようにデジタル校正ワードにより変化する。校正ワードは次に、電力増幅器の一部を形成して温度及び工程の変動を補償するトランジスタのチャンネル抵抗を制御するために使用される。好適な実施形態において、電力増幅器はスイッチング電力増幅器であり、トランジスタはデジタル校正ワードにより制御された幅（及びチャンネル抵抗）を有するセグメント化されたトランジスタである。
【００１１】
本発明は、電磁波を増幅するための装置、方法及び製造物の好適実施形態を参照して説明される。本発明を完全に理解するために、特定の詳細が述べられる。本明細書で説明される好適な実施形態は本発明を限定するものと理解すべきでない。さらに、理解を容易にするために、或る方法の工程が別の工程として描かれる。しかし、これらの工程は、その実行において必ずしも区別できるものと解釈すべきでない。本発明の実施形態は、ハードウエアから構成されてもよいし、ハードウエア及びソフトウエアの組合せであってもよい。従って、図における個別のブロック及びブロックの組合せは、当業者には周知の異なる方法で実施してもよい。
【００１２】
「信号」の用語は、本明細書においては、例えば搬送波にデータを重ねることにより、通常、波に情報を乗せることによってある方法で変調された電磁波を表わすのに使用されることに留意されたい。また、単数形の「信号」及び「波」の使用は、送信器が作動の通常の方向に１個以上の信号／波を生成することが多いように、複数（すなわち複数の信号及び複数の波）を含むことに留意されたい。さらに、本発明の実施形態は、以下に説明するように、信号と同様に波を出力するのに使用されてもよいことに留意されたい。
【００１３】
従来技術におけるドレーン・ソース抵抗の上述した差は、制御可能なドレーン・ソースチャンネル抵抗を有するＦＥＴを使用することにより、補償することができる。好適な実施形態において、ＦＥＴは、デバイスのチャンネル幅（及び抵抗）がデジタル校正ワードにより制御されるセグメント化されたＦＥＴである。
【００１４】
図３に、デジタル校正ワードを生成するための校正回路３００が示されている。この回路は、基準電流及びデジタル抵抗３１０の抵抗値の積が基準電圧に合致するように、デジタル抵抗３１０の抵抗値を制御するよう機能する。基準電圧及び基準電流は温度及び工程の変動があっても一定のままであるが、デジタル抵抗３１０の抵抗値は所与の校正ワードに対して変動するであろう。或る方法では、校正回路３００は、R. C. Jaeger著「指導書：アナログデータ収集技術、第II部−アナログ・デジタル変換」IEEE MIRCO, Vol 2, No. 3, 50頁（１９８２年８月発行）で説明されたようなトラッキングアナログ・デジタル変換器で使用されるものに類似する。
【００１５】
デジタル抵抗３１０の一方の端子３１０ａは基準電流源３２０に接続され、他方の端子３１０ｂは接地接続されている。上述したように、基準電流源３２０は、工程及び温度に変動があっても一定のままである基準電流を供給するよう構成されている。他方、デジタル抵抗３１０は、その抵抗値が回路３００によって校正されるよう電力増幅器内で使用されるＦＥＴ（図３には図示せず）の抵抗値と合致する（或いはＦＥＴの抵抗値に比例して変化する）ように、設計され製造される。換言すると、デジタル抵抗３１０は、所与の校正に対するデジタル抵抗の抵抗値が電力層ＦＥＴの抵抗値と同じ量（或いは比例した量）で工程／温度にわたって変化する。
【００１６】
また、デジタル抵抗端子３１０ａは、比較器３３０の入力端子の一方に接続される。比較器３３０の他方の入力端子は、基準電流源３２０のように温度及び工程の変動にわたって一定のままである基準電圧源３４０に接続されている。或る実施形態において、基準電圧はバンドギャップ電圧基準から派生する。比較器３３０の出力は、デジタル抵抗器３１０の電圧降下が電圧源３４０からの基準電圧より多いか少ないかに依存して、「１」又は「０」になる。比較器の出力は、ｎビットの同期アップダウンカウンタ３５０のアップダウン入力３５２に接続されている。或る実施形態において、比較器の出力は、カウンタ３５０への入力の前に、当業界では周知の任意の適当なフィルタであってもよい付加フィルタ３４５により濾波される。
【００１７】
カウンタ３５０のクロック入力３５１へのクロック信号入力の各周期に対して、カウンタ３５０は、比較器３３０の出力が高か低かに依存して増減する。比較器の出力は、デジタル抵抗３１０の電圧降下が電圧源３４０からの基準電圧より多いか少ないかに依存する。カウンタ３５０のｎビットカウント出力３５３は校正ワードを形成する。カウンタ３５０による校正ワード出力は、デジタル抵抗３１０の制御入力に接続され、電圧降下が電圧源３４０からの基準電圧に合致するようにデジタル抵抗を制御する。
【００１８】
また、カウンタ３５０による校正ワード出力は、図４の電力増幅器４００内でＦＥＴ４２０のチャンネル抵抗を制御するのに使用される。ＦＥＴ４２０は、チャンネルが２値的に重みがつけられた幅を有する複数のセグメントＦＥＴ４２０ａ〜４２０ｄにセグメント化されている。セグメント化されたＦＥＴは、例えばRofougaran他著「1-:mＣＭＯＳにおける単一チップ900ＭHzスペクトル拡散無線トランシーバ−第１部：アーキテクチャ及び送信器の設計」IEEE Journal of Solid-State Circuits, Vol. 33, No. 4（１９９８年４月発行）及びRofougaran他著「プログラム可能な出力を有する900ＭHzＣＭＯＳ無線周波数電力増幅器」技術論文のＶＬＳＩ回路ダイジェストに関するシンポジウム、134〜135ページ（１９９４年発行）により詳細に記載されている。
【００１９】
ＦＥＴ４２０が分割されるセグメントＦＥＴの数は、ドレーン・ソース抵抗を制御することが望ましい精度に依存する。カウンタ３５０からの校正ワードのビット数は、ＦＥＴ４２０が分割されるセグメントの数に合致するよう選択される。図４の実施形態において、ＦＥＴ４２０は４個の平行なセグメントに分割される（もちろん、より多い数又はより少ない数に分割することも可能である）。第１セグメントＦＥＴ４２２ａは幅Ｗを有し、第２セグメントＦＥＴ４２２ｂはＷ／２の幅を有し、第３セグメントＦＥＴ４２２ｃは幅Ｗ／４を有し、第４セグメントＦＥＴ４２２ｂはＷ／８の幅を有する。
【００２０】
各セグメントＦＥＴ４２２ａ〜４２２ｄのゲートは、増幅されるべき信号を受信するよう接続される。各セグメントＦＥＴ４２２ａ〜４２２ｄのドレーンは、デジタル制御されたスイッチ４２４ａ〜４２４ｄにより電圧源ＶDD及びインダクタ４３０に選択的に接続可能である。（ＮＦＥＴのアレーを使用して実施可能な）デジタル制御されたスイッチ４２４ａ〜４２４ｄは校正ワード（本実施形態では、校正回路３００からの４ビットのワード、Ｃ３〜Ｃ０出力。校正ワードの０はスイッチが閉状態にあることを示す）により制御される。校正ワード３００の最上位ビットは最も広い幅でセグメントＦＥＴ４２２ａを制御する。このため、校正ワードが００００である場合、全スイッチ４２４ａ〜４２４ｄが閉状態であり、全セグメントＦＥＴ４２２ａ〜４２２ｄのドレーンがＶDDに接続されるので、ＦＥＴ４２０のドレーン・ソース抵抗は最も低く、合計チャンネル幅を最も広い。
【００２１】
図５は、本発明の別の実施形態に従ったＲＦ電力増幅器での使用に適するセグメント化されたトランジスタ５００を示す。セグメント化されたトランジスタ５００は１０個のセグメント５００ａ〜５００ｊからなる。セグメントの幅の範囲は広く、最も狭いセグメント５００ｊはｗ＝ｘの幅を有し、最も広いセグメント５００ｂはｗ＝128＊ｘの幅を有する。ここで、ｘは合計チャンネル幅の1/640を表わす。以下にさらに説明するように、第１セグメント５１０は、校正ワードの値に無関係に常にアクティブであるように構成されているので、トランジスタ５００の幅は最小幅128＊ｘすなわち128/640＝0.2Ｗ（ここで、Ｗは全体チャンネル幅）より小さくなることはない。これはセグメント化されたトランジスタ５００のダイナミックレンジを減少させるが、チャンネル幅が調整可能な精度は向上する。もちろん、セグメント化されたトランジスタの幅が校正ワードにより完全に制御されるようにこのような「最小幅」トランジスタを用いないで本発明を実施することも可能である。
【００２２】
トランジスタ５００の各セグメントは同一の基本構造を有する。第１段ＰＦＥＴ５１０ａ〜５１０ｊは、電圧源ＶDDに接続されたドレーンと、電力増幅器５００により増幅され変調されるデジタル信号を表わすデジタル入力
2006174483.tif 000003
に接続されたゲートとを有する。第１段ＰＦＥＴ５２０ａ〜５２０ｊのソースは第２段ＰＦＥＴ５２０ａ〜５２０ｊのドレーンに接続されている。第１段ＰＦＥＴ５２０ａのゲートは定電圧電源ＶSSに接続されている。これにより、セグメント化されたトランジスタ５００が上述した最小幅を常に有することが確保される。残余の第２段ＰＦＥＴ５２０ｂ〜５２０ｊのゲートは９ビットの校正ワード
2006174483.tif 000004
の対応ビットに接続され、最下位ビット
2006174483.tif 000005
は最も狭いセグメント化されたトランジスタ５００ｊの第２段トランジスタ５２０ｊに接続され、最上位ビットＣ８は最も広いセグメント化されたトランジスタ５００ｂの第２段トランジスタ５２０ｂに接続されている。第２段トランジスタ５２０ａ〜５２０ｊの各々のソースは、ドレーンがＮＦＥＴ５４０ａ〜５４０ｊのドレーンに接続されたＰＦＥＴ５３０ａ〜５３０ｊを具備する３トランジスタ変調器／出力段に接続されている。ＮＦＥＴ５４０ａ〜５４０ｊのドレーンはＮＦＥＴ５５０ａ〜５５０ｊに接続されている。ＰＦＥＴ５３０ａ〜５３０ｊ及びＮＦＥＴ５４０ａ〜５４０ｊのゲートは共にＣＭＯＳレベルのＲＦキャリア入力に接続され、ＮＦＥＴ５５０ａ〜５５０ｊのゲートはＰＦＥＴ５３０ａ〜５３０ｊのソース／ＮＦＥＴ５４０ａ〜５４０ｊのドレーンに接続されている。
【００２３】
上述の実施形態において、校正ワードは工程及び温度の変動に対して電力増幅器の出力を校正するのに使用される。当業者であれば、第１校正ワードが工程及び温度の変動に対して電力出力を校正し、第２「電力」ワードが第１ワードにより温度及び工程の変動にわたって一定に保持された変化する出力電力を提供するという、複数のデジタル「制御」ワードが生成可能であることを認めるであろう。このようなシステムにおいて、第２「電力」ワードは、第１「校正」ワードと数学的に組み合わせて（例えば引き算して）セグメント化されたの幅を制御する（例えば、図４の「スイッチ」４１５又は図５のＰＦＥＴ５１５を制御することにより）第３ワードを形成してもよい。
【００２４】
本発明の好適な実施形態において、セグメント化されたＦＥＴは、分散（伝送線）構成又は集中構成を有するＣＭＯＳ工程を使用して集積回路で実施される。しかし、当業者であれば、セグメント化されたＦＥＴはいろいろな実施が可能であることを認めるであろう。さらに、異なる形態で校正回路を実現することも可能である。
【００２５】
本発明は、主にスイッチモードの電力増幅器との関連で上述した。しかし、本発明のそれに限定されないことを理解すべきである。例えば、本発明は、可変利得増幅器、デジタル利得増幅器及びデジタル制御増幅器を含む別のタイプの増幅器と共に使用することもできる。
【００２６】
例示的な実施形態によって本発明を説明したが、当業者には付加的な利点及び変更が思い浮かぶであろう。従って、広い側面での本発明は、図示し上述した特定の詳細には限定されない。本発明の真髄から逸脱することなく、変形が可能である。従って、本発明は、例示した特定実施形態に限定されず、特許請求の範囲及びその等価物の範囲内であると解釈することを意図されている。
【図面の簡単な説明】
【００２７】
【図１】従来技術の電力増幅器の回路図である。
【図２】図１の電力増幅器の電圧の時間の関数としてのグラフである。
【図３】本発明の第１実施形態に従った校正回路の回路図である。
【図４】本発明の一実施形態に従った図３の校正回路の出力で使用可能なセグメント化された電界効果トランジスタを具備する電力増幅器の回路図である。
【図５】本発明の別の実施形態に従った図３の校正回路の出力で制御可能なセグメント化されたトランジスタの回路図である。
【符号の説明】
【００２８】
３００  校正回路
３１０  デジタル抵抗
３５０  アップダウンカウンタ
４００  増幅器
４２０  トランジスタ（ＦＥＴ）
４２０ａ〜４２０ｄ  セグメント化されたトランジスタ
４２２ａ〜４２２ｄ  ＦＥＴ
４２４ａ〜４２４ｄ  スイッチ
【図１】
2006174483.tif 000006
【図２】
2006174483.tif 000007
【図３】
2006174483.tif 000008
【図４】
2006174483.tif 000009
【図５】
2006174483.tif 000010