(57)【要約】      （修正有）【課題】半導体回路パターンが形成された半導体回路基板領域ごとに半導体回路基板母材を分割する工程において、分割時の応力よるバリや欠けなどによる歩留りを解消する方法を提供する。【課題手段】複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ライン３の近傍に、分割位置を認識するための分割位置認識マーク１を形成する分割位置認識マークの形成方法であって、前記分割位置認識マーク１を、該分割位置認識マーク１において前記分割ライン３に最も近接する部位が、一点（あるいは、１２０μm以下の線）となるような形状に形成する。【選択図】図４
2006134968.tif 000002
【特許請求の範囲】
【請求項１】
複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成する分割位置認識マークの形成方法であって、
前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状に形成することを特徴とする分割位置認識マークの形成方法。
【請求項２】
複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成する分割位置認識マークの形成方法であって、
前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さとなるように形成することを特徴とする分割位置認識マークの形成方法。
【請求項３】
請求項１又は２記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークの個別面積が５０００μｍ２以下であることを特徴とする分割位置認識マークの形成方法。
【請求項４】
請求項１又は２記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークを、非平行な２つの前記分割ラインの交差点から５００μｍ以上離れた位置に形成することを特徴とする分割位置認識マークの形成方法。
【請求項５】
請求項１又は２記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークを、非平行な２つの前記分割ラインの交差点から５０００μｍ以下の位置に形成することを特徴とする分割位置認識マークの形成方法。
【請求項６】
請求項１又は２記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークを、前記分割ラインを挟んで少なくとも一対形成し、この一対の分割位置認識マークを、前記分割ラインとの距離が略同一となるように配置させることを特徴とする分割位置認識マークの形成方法。
【請求項７】
請求項６記載の分割位置認識マークの形成方法であって、
前記一対の分割位置認識マークを、前記分割ラインに対して略線対称の形状に形成することを特徴とする分割位置認識マークの形成方法。
【請求項８】
請求項１乃至７の何れかに記載の分割位置認識マークの形成方法であって、
前記半導体回路基板母材は、前記個別半導体回路基板領域としての液晶表示パネル基板領域に区分けされた液晶表示パネル基板母材であることを特徴とする分割位置認識マークの形成方法。
【請求項９】
請求項１乃至８の何れかに記載の分割位置認識マークの形成方法により前記分割位置認識マークが形成された前記半導体回路基板母材を、前記分割ラインに沿って各個別半導体回路基板領域ごとに分割する半導体回路基板分割工程を有することを特徴とする半導体回路基板の製造方法。
【請求項１０】
複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域に所望の加工を施す半導体回路基板加工工程と、
該半導体回路基板加工工程において加工された半導体回路基板母材を個別半導体回路基板領域ごとに分割ラインに沿って分割する半導体回路基板分割工程とを備えた半導体回路基板の製造方法であって、
前記半導体回路基板分割工程よりも前の工程で、前記半導体回路基板母材に、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成するマーク形成手順を有し、
該マーク形成手順で、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状に形成することを特徴とする半導体回路基板の製造方法。
【請求項１１】
複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域に所望の加工を施す半導体回路基板加工工程と、
該半導体回路基板加工工程において加工された半導体回路基板母材を個別半導体回路基板領域ごとに分割ラインに沿って分割する半導体回路基板分割工程とを備えた半導体回路基板の製造方法であって、
前記半導体回路基板分割工程よりも前の工程で、前記半導体回路基板母材に、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成するマーク形成手順を有し、
該マーク形成手順で、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さとなるように形成することを特徴とする半導体回路基板の製造方法。
【請求項１２】
請求項１０又は１１記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークの個別面積が５０００μｍ２以下となるように形成することを特徴とする半導体回路基板の製造方法。
【請求項１３】
請求項１０又は１１記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークを、非平行な２つの前記分割ラインの交差点から５００μｍ以上離れた位置に形成することを特徴とする半導体回路基板の製造方法。
【請求項１４】
請求項１０又は１１記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークを、非平行な２つの前記分割ラインの交差点から５０００μｍ以下の位置に形成することを特徴とする半導体回路基板の製造方法。
【請求項１５】
請求項１０又は１１記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークを、前記分割ラインを挟んで少なくとも一対形成し、この一対の分割位置認識マークを、前記分割ラインとの距離が略同一となるように配置させることを特徴とする半導体回路基板の製造方法。
【請求項１６】
請求項１５記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記一対の分割位置認識マークを、前記分割ラインに対して略線対称の形状に形成することを特徴とする半導体回路基板の製造方法。
【請求項１７】
請求項９乃至１６の何れかに記載の半導体回路基板の製造方法により製造された半導体回路基板。
【請求項１８】
請求項１０乃至１６の何れかに記載の半導体回路基板の製造方法によって液晶表示パネル基板を製造する液晶パネル製造工程を有することを特徴とする液晶表示装置の製造方法。
【請求項１９】
請求項１８記載の液晶表示装置の製造方法によって製造されたことを特徴とする液晶表示装置。
【請求項２０】
基板端縁に近接して分割位置認識マークが形成された半導体回路基板であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記基板端縁に最も近接する部位が一点となるような形状であることを特徴とする半導体回路基板。
【請求項２１】
基板端縁に近接して分割位置認識マークが形成された半導体回路基板であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記基板端縁に最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さであることを特徴とする半導体回路基板。
【請求項２２】
請求項２０又は２１記載の半導体回路基板であって、
前記分割位置認識マークは、面積が５０００μｍ２以下であることを特徴とする半導体回路基板。
【請求項２３】
請求項２０又は２１記載の半導体回路基板であって、
前記分割位置認識マークが、半導体回路基板本体の隅部から５００μｍ以上離れた位置に形成されていることを特徴とする半導体回路基板。
【請求項２４】
請求項２０又は２１記載の半導体回路基板であって、
前記分割位置認識マークが、半導体回路基板本体の隅部から５０００μｍ以下の位置に形成されていることを特徴とする半導体回路基板。
【請求項２５】
請求項２０乃至２４の何れかに記載の半導体回路基板を有する液晶表示装置。
【請求項２６】
分割予定の分割ラインによって複数の個別半導体回路基板領域に区分けされており、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークが形成された半導体回路基板母材であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状であることを特徴とする半導体回路基板母材。
【請求項２７】
分割予定の分割ラインによって複数の個別半導体回路基板領域に区分けされており、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークが形成された半導体回路基板母材であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さであることを特徴とする半導体回路基板母材。
【請求項２８】
請求項２６又は２７記載の半導体回路基板母材であって、
前記分割位置認識マークは、面積が５０００μｍ２以下に形成されていることを特徴とする半導体回路基板母材。
【請求項２９】
請求項２６又は２７記載の半導体回路基板母材であって、
前記分割位置認識マークは、非平行な２つの前記分割ラインの交差点から５００μｍ以上離れた位置に形成されていることを特徴とする半導体回路基板母材。
【請求項３０】
請求項２６又は２７記載の半導体回路基板母材であって、
前記分割位置認識マークは、非平行な２つの前記分割ラインの交差点から５０００μｍ以下の位置に形成されていることを特徴とする半導体回路基板母材。
【請求項３１】
請求項２６又は２７記載の半導体回路基板母材であって、
前記分割位置認識マークは、前記分割ラインを挟んで少なくとも一対形成され、該一対の分割位置認識マークは、前記分割ラインとの距離が略同一となるように配置されていることを特徴とする半導体回路基板母材。
【請求項３２】
請求項３１記載の半導体回路基板母材であって、
前記一対の分割位置認識マークは、前記分割ラインに対して略線対称の形状に形成されていることを特徴とする半導体回路基板母材。
【請求項３３】
請求項２６乃至３２の何れかに記載の半導体回路基板母材であって、
前記個別半導体回路基板領域は、分割されることにより液晶表示装置において用いられる個別液晶表示パネル基板領域であることを特徴とする半導体回路基板母材。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体回路基板母材を個別半導体回路基板領域ごとに分割する際に用いられる分割位置認識マークの形成方法、ならびに、半導体回路基板の製造方法、分割位置認識マークが形成された半導体回路基板、半導体回路基板母材、液晶表示パネル基板および液晶表示装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体回路基板や液晶表示装置等が有する半導体回路基板は、半導体回路基板母材となるウェハ上に複数の半導体回路パターンを形成して、この半導体回路パターンごとに切断分割を行うことにより、個別の半導体回路基板を得ることが一般的に行われている。そして、この切断分割に際して、予め、各半導体回路パターンが形成された個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成することがなされている。
【０００３】
この分割位置認識マークは、たとえば、半導体回路基板母材の分割時において位置ずれを検出するために用いられる。具体的には、半導体回路基板母材を基板分割装置にセットした際の位置ずれを検出するために用いられたり、また、分割によって起こる半導体回路基板母材の伸縮状態による位置ずれを検出するために前記分割位置認識マークは用いられている。
【０００４】
また、分割位置認識マークは、前記のごとく位置ずれを検出する場合のみならず、分割時に発生する基板のバリや欠けなどの発生を検出し、分割精度判定を行うために用いられる場合がある。
【０００５】
上記のような分割位置認識マークとしては、たとえば特許文献１所載のように、各辺の幅が１０〜５０μｍ、長さが５００〜２０００μｍのＬ字状の形状をしたものを採用し、このＬ字状の分割位置認識マークを半導体回路基板領域内の分割ラインの交差点近傍となる部位のみに、分割ラインから８０μｍ内側の位置に４つ形成するものが公知である。
【０００６】
さらに、分割精度判定の視認性を上げるために、図８に示すように、幅４０μｍ、長さ２４０μｍの矩形状の分割位置認識マークを、分割ラインから１０μｍの位置に、分割位置認識マークの長さが分割ラインと平行となるように２つ並べ、また、この２つの分割位置認識マークを分割ラインを挟んで対称に形成しているものも存在する。
【０００７】
また、回路パターンが形成された平面表示装置などに用いられる表示装置用アレイ基板の製造や液晶表示装置に用いられるマトリクスアレイ基板の製造に関しても、上記と同様の基板母材の切断がとられている。たとえば、特許文献２所載のものにあっては、分割位置認識マークを、回路パターンが形成された基板の不要な箇所の基板とともに不要なパッド、電気回路および導体などの部材を除去する際に、カットラインマークとして形成している。このカットラインマークは、分割ライン上に、信号線と同様の材料を用い、信号線と同一の工程にて形成されている。
【０００８】
また、特許文献３所載のものにあっては、液晶表示装置の液晶パネルの製造方法において、複数個の液晶パネル基板領域を含む一対の液晶パネル基板母材をそれぞれ液晶パネル基板領域が互いに対向するように貼り合わし、それぞれ対向した液晶パネル基板領域の間に液晶を封入し、各液晶パネル基板領域の外周縁に沿ってスクライブ溝の分割ラインを形成し、このスクライブ溝を反対側の基板母材側から押圧することで、スクライブ溝の亀裂を進行させて分割を行う。しかるに、この分割方法においては、基板上に亀裂が均一に進行せず、分割面にバリが発生する場合が存在する。このため、分割後の分割精度判定を目的として、液晶パネル基板領域が対向した一対の液晶パネル基板母材のうち分割によって液晶パネル基板領域から分離される端材部分の分割ラインの近傍に分割位置認識マークを形成している。なお、特許文献３所載の分割位置認識マークは、分割ラインとの距離が０．２〜０．３ｍｍの位置に分割ラインと平行に配置された矩形状に形成され、ＴＦＴやＭＩＭ素子などと同様の材料、同一の工程にて形成されている。
【０００９】
しかるに、本発明者らが検討したところ、基板母材の分割時に発生するバリや欠けなどは、主に分割時に分割位置認識マークの存在による応力に基づいて発生しやすい。このため、特許文献２又は３所載のもののように、分割位置認識マークの平行部分が分割ラインに対して長く形成されている場合や、また、分割位置認識マークが分割ラインとかなり近接した位置にある場合には、この分割位置認識マークがバリ発生の大きな原因となっていると考えられる。しかも、分割位置認識マークが金属膜によって形成されている場合には、この金属製の分割位置認識マークによって応力がより加わるためバリや欠けなどの発生する原因となっていた。この種のバリとしては、たとえば図５に示すように、基板母材が分割ラインからずれたまま分割位置認識マーク上を分割し、その後、分割ラインに対して垂直方向に応力が開放されて斜め方向にずれて分割するために発生したり、また、図６に示すように、分割ラインに沿って分割していても、分割位置認識マーク形状の応力が原因で分割位置認識マーク形状の端部に沿って斜め方向にずれて分割してしまうため発生している。
【００１０】
さらに、特許文献１所載にある分割位置認識マークを分割ラインの交差点近傍に形成するという構成は、基板母材を分割する際の始終点が分割ラインの交差点より１００μｍ内側にあり、この箇所にスクライブ溝である分割ラインが入っていないため、バリや欠けなどが発生しやすかった。
【特許文献１】特開平７―２２１４１４号
【特許文献２】特開平９―１４６１１１号
【特許文献３】特開平１１―１４２８２５号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本願発明は、上記の問題点に鑑みてなされたものであって、本願発明の課題は、分割位置認識マークに位置ずれを確認する機能や分割精度判定の機能を有したまま、分割時に応力が加わらない分割位置認識マークの形状や配置によって、半導体回路パターンが形成された半導体回路基板領域ごとに半導体回路基板母材を分割する工程において、バリや欠けなどによる歩留りを解消することにある。
【課題を解決するための手段】
【００１２】
本願発明は、上記課題を解決すべくなされたものであり、本願請求項１記載の発明は、複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成する分割位置認識マークの形成方法であって、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状に形成することを特徴とする。なお、「分割ラインに最も近接する部位が一点となるような形状」としては、たとえば、分割ラインに並行する底辺を有するとともにこの底辺に対向する頂点が底辺よりも分割ライン側に設けられている三角形状とするものが挙げられる。
【００１３】
また、本願請求項２記載の発明は、複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成する分割位置認識マークの形成方法であって、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さとなるように形成することを特徴とする。
【００１４】
上記構成からなる本願請求項１又は２記載の発明に係る分割位置認識マークの形成方法にあっては、分割ラインに最も近接する部位が、一点、あるいは、１２０μm以下の線となる分割位置認識マークが形成されるため、半導体回路基板母材を分割する際に、この分割位置認識マークによる応力の発生を抑制することができ、分割面における前記バリや欠けなどの発生を軽減することができる。また、この形状にすることで、前記分割位置認識マークの材料を配線材料と同じ金属膜にしても、分割時に応力による影響を及ぼさない。
【００１５】
また、本願請求項１０記載の発明は、複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域に所望の加工を施す半導体回路基板加工工程と、該半導体回路基板加工工程において加工された半導体回路基板母材を個別半導体回路基板領域ごとに分割ラインに沿って分割する半導体回路基板分割工程とを備えた半導体回路基板の製造方法であって、前記半導体回路基板分割工程よりも前の工程で、前記半導体回路基板母材に、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成するマーク形成手順を有し、該マーク形成手順で、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状に形成することを特徴とする。
【００１６】
本願請求項１１記載の発明は、複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域に所望の加工を施す半導体回路基板加工工程と、該半導体回路基板加工工程において加工された半導体回路基板母材を個別半導体回路基板領域ごとに分割ラインに沿って分割する半導体回路基板分割工程とを備えた半導体回路基板の製造方法であって、前記半導体回路基板分割工程よりも前の工程で、前記半導体回路基板母材に、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成するマーク形成手順を有し、該マーク形成手順で、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さとなるように形成することを特徴とする。
【００１７】
上記構成からなる本願請求項１０又は１１記載の発明に係る半導体回路基板の製造方法にあっては、既述の請求項１又は２記載の発明に係る分割位置認識マークの形成方法による前記半導体回路基板母材の分割と同様の利点を有することができる。つまり、半導体回路基板分割工程に際しては、分割位置認識マークは、分割ラインに最も近接する部位が一点或いは１２０μm以下の線として形成されており、半導体回路基板分割工程において、前記形状の分割位置認識マークによる応力の発生を抑制することができ、このため前記バリや欠けなどの発生を抑制することができる。また、分割位置認識マークを前記形状のものとすることで、前記半導体回路基板加工工程においてたとえば配線材料と同じ金属膜により分割位置認識マークを形成しても、分割時に応力による影響を及ぼさない。
【００１８】
なお、本願請求項１，２，１０又は１１記載の発明にあっては、請求項３又は１２記載の構成を採用するのが好ましく、つまり、前記分割位置認識マークの個別面積が５０００μｍ２以下となるように形成する構成を採用することが好ましい。これにより、応力の発生をより抑制でき、バリ・欠けの発生を抑制することが可能となる。
【００１９】
また、本願請求項１，２，１０，又は１１記載の発明にあっては、請求項４又は１３記載の構成を採用することが好ましく、つまり、前記分割位置認識マークを、非平行な２つの前記分割ラインの交差点から５００μｍ以上離れた位置に形成する構成を採用することが好ましい。これにより、特にバリ・欠けが発生しやすい分割ラインの交差点（個別の半導体回路基板の隅部）における分割位置認識マークの存在による応力の発生を抑制することが可能となる。
【００２０】
また、本願請求項１，２，１０，又は１１記載の発明にあっては、請求項５又は１４記載の構成を採用することが好ましく、つまり、前記分割位置認識マークを、非平行な２つの前記分割ラインの交差点から５０００μｍ以下の位置に形成する構成を採用することが好ましい。これにより、特にバリ・欠けが発生しやすい分割ラインの交差点（個別の半導体回路基板の隅部）における分割精度判定あるいは位置ずれの確認を容易且つ正確に行うことが可能となる。
【００２１】
また、請求項１，２，１０又は１１記載の発明にあっては、請求項６又は１５記載の構成を採用することが好ましい。
つまり、本願請求項６又は１５記載の発明にあっては、前記分割位置認識マークを、前記分割ラインを挟んで少なくとも一対形成し、この一対の分割位置認識マークを、前記分割ラインとの距離が略同一となるように配置させる構成を採用することが好ましい。これにより、分割ラインを挟んで対向する一対の分割位置認識マークによって分割の際に発生する応力の調和が期待される利点を有する。また、切断後における分割精度の認定も容易に行うことができる。
【００２２】
なお、上記構成を採用するにあたっては、本願請求項７又は１６記載のように、前記一対の分割位置認識マークを、前記分割ラインに対して略線対称の形状に形成する構成を採用することが好ましく、これにより、より応力の調和が期待できる利点を有する。
【００２３】
また、本願請求項８記載の発明にあっては、請求項１乃至７の何れかに記載の分割位置認識マークの形成方法であって、前記半導体回路基板母材は、前記個別半導体回路基板領域としての液晶表示パネル基板領域に区分けされた液晶表示パネル基板母材であることを特徴とする。
【００２４】
つまり、上記構成からなる本願請求項８記載の発明によれば、前記液晶表示パネル基板母材を分割する際に、既述の請求項１乃至７の何れかに記載の分割位置認識マークの形成方法による前記半導体回路基板母材の分割と同様の利点を有することができる。
【００２５】
なお、前述の請求項１乃至８の何れかに記載の分割位置認識マークの形成方法を、半導体回路基板の製造方法において、前記分割位置認識マークが形成された前記半導体回路基板母材を、前記分割ラインに沿って各個別前記半導体回路基板領域ごとに分割する半導体回路基板分割工程として備えることも可能である。
【００２６】
既述の請求項１０乃至１６の何れかに記載の半導体回路基板の製造方法を、液晶表示装置の製造方法の、液晶表示パネル基板を製造する液晶パネル製造工程として備えることも可能である。
【００２７】
また、本願請求項２０記載の発明に係る半導体回路基板は、基板端縁に近接して分割位置認識マークが形成された半導体回路基板であって、前記分割位置認識マークは、該分割位置認識マークにおいて前記基板端縁に最も近接する部位が一点となるような形状であることを特徴とする。また、本願請求項２１記載の発明に係る半導体回路基板は、基板端縁に近接して分割位置認識マークが形成された半導体回路基板であって、前記分割位置認識マークは、該分割位置認識マークにおいて前記基板端縁に最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さであることを特徴とする。これにより、既述のように製造時において基板におけるバリ・欠け等の発生が少なく、また、前記分割位置認識マークにより分割精度を高くすることができ、精度の良い製品を得ることが可能となる。
【００２８】
なお、本願請求項２０又は２１記載の半導体回路基板にあっては、請求項２２記載のように、前記分割位置認識マークは、面積が５０００μｍ２以下であることが好ましく、これにより、製造（分割）時における応力の発生をより抑制でき、バリ・欠けの発生を抑制することが可能となる。
【００２９】
また、本願請求項２０又は２１記載の半導体回路基板にあっては、請求項２３記載のように、前記分割位置認識マークが、半導体回路基板本体の隅部から５００μｍ以上離れた位置に形成されている構成を採用することが好ましく、これにより、特にバリ・欠けが発生しやすい半導体回路基板本体の隅部における分割位置認識マークの存在による応力の発生を抑制することが可能となる。
【００３０】
また、本願請求項２０又は２１記載の半導体回路基板にあっては、請求項２４記載のように、前記分割位置認識マークが、半導体回路基板本体の隅部から５０００μｍ以下の位置に形成されていることが好ましく、これにより、特にバリ・欠けが発生しやすい半導体回路基板本体の隅部における分割精度判定あるいは位置ずれの確認を製造時に容易且つ正確に行うことが可能となり、このため精度の高い製品を得ることができる。
【００３１】
なお、請求項２０乃至２４の何れかに記載の半導体回路基板においては、液晶表示装置に好適に用いられる。
【００３２】
本願請求項２６記載の発明に係る半導体回路基板母材にあっては、分割予定の分割ラインによって複数の個別半導体回路基板領域に区分けされており、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークが形成された半導体回路基板母材であって、前記分割位置認識マークは、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状であることを特徴とする。また、本願請求項２７記載の発明に係る半導体回路基板母材は、分割予定の分割ラインによって複数の個別半導体回路基板領域に区分けされており、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークが形成された半導体回路基板母材であって、前記分割位置認識マークは、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が１２０μm以下の長さであることを特徴とする。上記本願請求項２６又は２７記載の発明に係る半導体回路基板母材にあっては、既述の請求項１又は２記載の発明に係る分割位置認識マークの形成方法による前記半導体回路基板母材の分割と同様の利点を有することができる。つまり、本願発明に係る半導体回路基板母材を分割ラインに沿って分割した際に、分割位置認識マークによる応力の発生を抑制することができ、このため前記バリや欠けなどの発生を抑制することができる。また、この分割位置認識マークをたとえば半導体回路基板の配線材料と同じ金属膜により分割位置認識マークを形成しても、分割時に応力による影響を及ぼさない。
【００３３】
なお、本願請求項２６又は２７記載の半導体回路基板母材にあっては、請求項２８記載のように、分割位置認識マークは、面積が５０００μｍ２以下に形成されている構成を採用することが好ましい。これにより、特にバリ・欠けが発生しやすい分割ラインの交差点（個別の半導体回路基板の隅部）における分割精度判定あるいは位置ずれの確認を容易且つ正確に行うことが可能となる。
【００３４】
また、本願請求項２６又は２７記載の半導体回路基板母材にあっては、請求項２９記載のように、分割位置認識マークが、非平行な２つの前記分割ラインの交差点から５００μｍ以上離れた位置に形成されている構成を採用することが好ましい。これにより、特にバリ・欠けが発生しやすい分割ラインの交差点（個別の半導体回路基板の隅部）における分割位置認識マークの存在による応力の発生を抑制することが可能となる。
【００３５】
また、本願請求項２６又は２７記載の半導体回路基板母材にあっては、請求項３０記載のように、分割位置認識マークが、非平行な２つの前記分割ラインの交差点から５０００μｍ以下の位置に形成されている構成を採用することが好ましい。これにより、特にバリ・欠けが発生しやすい分割ラインの交差点（個別の半導体回路基板の隅部）における分割精度判定あるいは位置ずれの確認を容易且つ正確に行うことが可能となる。
【００３６】
また、本願請求項２６又は２７記載の半導体回路基板母材にあっては、請求項３１記載のように、前記分割位置認識マークは、前記分割ラインを挟んで少なくとも一対形成され、該一対の分割位置認識マークは、前記分割ラインとの距離が略同一となるように配置されている構成を採用することが好ましい。これにより、分割ラインを挟んで対向する一対の分割位置認識マークによって分割の際に発生する応力の調和が期待される利点を有する。また、切断後における分割精度の認定も容易に行うことができる。
【００３７】
なお、上記構成を採用するにあたっては、本願請求項３２記載のように、前記一対の分割位置認識マークが、前記分割ラインに対して略線対称の形状に形成されている構成を採用することが好ましく、これにより、より応力の調和が期待できる利点を有する。
【００３８】
なお、請求項２６乃至３２の何れかに記載の半導体回路基板母材は、液晶表示装置において用いられる液晶表示パネル基板の母材として有効に採用することが可能である。
【発明を実施するための最良の形態】
【００３９】
以下、本願発明の実施例について図面を参酌しつつ説明する。なお、各図面の概要を説明すると、図１は、本願発明の実施例１の分割位置認識マークの概略的説明図である。図２は、本願発明の実施例２の分割位置認識マークの概略的説明図である。図３は、本願発明の実施例３の分割位置認識マークの概略的説明図である。図４は、本願発明の実施例４の分割位置認識マークの概略的説明図である。図５は、バリ発生の一例を示した概略的説明図である。図６は、バリ発生の他の例を示した概略的説明図である。図７は、特許文献１に係る分割位置認識マークの概略的説明図である。図８は、従来の分割位置認識マークの一例の概略的説明図である。図９は、特許文献２に係るアレイ基板を得るためのアレイ基板原板の概略的正面図である。図１０は、特許文献３に係る液晶表示装置の製造方法の一工程を示す斜視図である。図１１は、本願発明の実施例の分割位置認識マークと現行分割位置認識マークとの実施結果である。図１２は、本願発明に係る半導体回路基板の概略的説明図である。図１３は、本願発明に係る半導体回路基板母材の概略的説明図である。
【実施例１】
【００４０】
実施例１として、図１を用いて、本願発明の分割位置認識マークの形成方法について説明する。図１は本願発明の実施例１の分割位置認識マークの概略的説明図である。
【００４１】
まず、半導体回路基板の製造方法ついて概説する。半導体回路基板の製造方法においては、まずガラス基板等からなる半導体回路基板母材に通常用いられる薄膜形成手法等によって複数の半導体回路パターンを形成する。ここで、一枚の基板に複数の半導体回路パターンが形成するものであり、この半導体回路パターンは縦方向及び横方向に複数形成される。また、この半導体回路パターン形成と同一工程において、半導体回路の配線材料であるタングステンを用いて所望形状の分割位置認識マークを複数形成する。なお、後述する分割工程の前に、分割ラインとしてスクライブ溝を半導体回路基板母材に形成することも可能である。
【００４２】
次に、半導体回路パターンごとに分割ラインに沿って半導体回路基板母材を分割することで、個別の半導体回路基板が得られる。ここでは、半導体回路基板母材は、半導体回路パターンごとに縦横方向に分割されることになる。なお、前記各半導体回路パターンが本明細書における各半導体回路基板領域を構成する。
【００４３】
そして、この半導体回路基板母材に、各半導体回路基板領域ごとに分割する際の分割ラインに沿って複数の分割位置認識マークを形成する。ここで、分割位置認識マークは、半導体回路パターン形成時に同時に形成され、つまり、半導体回路の配線材料であるタングステンを用いて形成している。
【００４４】
本実施例では、前記分割位置認識マーク１は、図１に示すように、二種類のものから構成されており、何れも、矩形状で、幅（分割ラインに直交する辺の長さ）が１０μｍに形成されている。そして、この二種類の分割位置認識マーク１のうち、分割ライン３に近接する分割位置認識マーク１ａ（以下、「近接マーク」ということがある）は、長さ（分割ラインに沿った辺の長さ）が５０μｍに形成されており、また、分割ライン３から遠い分割位置認識マーク１ｂ（以下、「離間マーク」ということがある）は、長さが７０μｍに形成されている。また、前記近接マーク１ａは、分割ライン３から１０μｍ離れた位置に形成されており、その長さ方向の辺（５０μｍの辺）が分割ライン３と略平行になるように形成されている。また、前記離間マーク１ｂは、前記近接マーク１ａから２０μｍ隔てて、略平行になるように形成されている。また、前記近接マーク１ａは、分割ライン３に沿って所定間隔をもって複数配されており、この近接マーク１ａ同士は８０μｍずつ離間されている。また、前記離間マーク１ｂは、分割ライン３に沿って所定間隔をもって複数配されており、この離間マーク１ｂ同士は６０μｍずつ離間されている。なお、本実施例において、分割位置認識マーク１の個別面積は、近接マーク１ａが５００μｍ２であり、離間マーク１ｂが７００μｍ２となっている。
【００４５】
なお、分割位置認識マーク１は、分割ライン３を挟んで両側に形成されており、分割ライン３を挟んで対向する一対の分割位置認識マーク１は、互いに略線対称となるように形成されている。
【００４６】
また、分割位置認識マーク１は、半導体回路基板母材１００の縦横の分割ライン３の交差する点から１３００μｍ離れた位置に形成されている。
【００４７】
このような分割位置認識マーク１及び半導体回路パターンが形成された半導体回路基板母材１００を個別半導体回路基板領域ごとに、通常用いられる分割手法によって分割し、個々の半導体回路基板１０を得られる。
【００４８】
このように分割された個別の半導体回路基板１０は、分割状況を光学顕微鏡などで観察することにより、分割時に発生するバリや欠けなどの分割精度判定が行われる。
【実施例２】
【００４９】
次に、実施例２として、図２を用いて、本願発明の分割位置認識マークの形成方法について説明する。図２は本願発明の実施例２の分割位置認識マークの概略的説明図である。なお、以下、説明において実施例１と同一または同様の手順、機能を有するものについてはその説明を省略する。
【００５０】
実施例２の分割位置認識マーク１は、図２に示すように、幅４０μｍ、長さ１０μｍの矩形状をなしている。この分割位置認識マーク１は、分割ライン３から１０μｍ離れた位置に形成されており、この分割ライン３に近接する辺が分割ライン３と略平行となるように形成されている。また、複数の分割位置認識マーク１は、互いに８０μｍ離間して分割ライン３に沿って形成されている。また、実施例１と同様に、分割位置認識マーク１は、分割ライン３の両側で且つ分割ライン３に対して略線対称となるように形成されている。また、実施例２の分割位置認識マーク１は、分割ラインの交差点から１３００μｍ離れた位置に形成されている。なお、実施例２の分割位置認識マーク１の個別面積は、４００μｍ２となっている。
【実施例３】
【００５１】
次に、実施例３として、図３を用いて、本願発明の分割位置認識マークの形成方法について説明する。図３は本願発明の実施例３の分割位置認識マークの概略的説明図である。なお、以下、説明において実施例１又は２と同一または同様の手順、機能を有するものについてはその説明を省略する。
【００５２】
実施例３の分割位置認識マーク１は、図３に示すように、外形が底辺８０μｍ、高さ４０μｍの二等辺三角形状に形成されている。そして、この分割位置認識マーク１は、中央部に底辺４０μｍ、高さ２０μｍで分割位置認識マーク１と相似形の二等辺三角形状の開口部が設けられている。また、該分割位置認識マーク１は、分割ライン３から１０μｍ離れた位置に、二等辺三角形の頂点が分割ライン３に最も近接する部位になり、前記底辺が分割ライン３と平行となるように形成されている。また、複数の分割位置認識マーク１は、底辺が互いに５０μｍ離間して分割ライン３に沿って形成されている。また、この分割位置認識マーク１は、実施例１又は２と同様に、分割ライン３の両側で且つ分割ライン３に対して略線対称となるように形成されている。また、実施例３の分割位置認識マーク１は、分割ライン３の交差点から１３００μｍ離れた位置に形成されている。なお、実施例３の分割位置認識マーク１の個別面積は、１２００μｍ２となっている。
【実施例４】
【００５３】
次に、実施例４として、図４を用いて、本願発明の分割位置認識マークの形成方法について説明する。図４は本願発明の実施例４の分割位置認識マークの概略的説明図である。なお、以下、説明において実施例１乃至３と同一または同様の手順、機能を有するものについてはその説明を省略する。
【００５４】
実施例４の分割位置認識マーク１は、図４に示すように、外形が底辺８０μｍ、高さ４０μｍの二等辺三角形状に形成されている。また、該分割位置認識マーク１は、分割ライン３から１０μｍ離れた位置に、二等辺三角形の頂点が分割ライン３に最も近接する部位になり、前記底辺が分割ライン３と平行となるように形成されている。また、複数の分割位置認識マーク１は、底辺が互いに５０μｍ離間して分割ライン３に沿って形成されている。また、この分割位置認識マーク１は、実施例１乃至３と同様に、分割ライン３の両側で且つ分割ライン３に対して略線対称となるように形成されている。また、実施例４の分割位置認識マーク１は、分割ライン３の交差点から１３００μｍ離れた位置に形成されている。なお、実施例３の分割位置認識マーク１の個別面積は、１６００μｍ２となっている。
〔比較例〕
【００５５】
次に、上記各実施例の実施結果を説明する。図１１は、本願発明の実施例の分割位置認識マークと従来の分割位置認識マークとの実施結果である。図１１に示したように、上記各実施例の分割位置認識マークを用いた場合、バリ発生率は０．７％以下であり、平均値は０．４％であった。現行のバリ発生率４．３％に比べ、１０分の１の結果であった。
【００５６】
なお、上記各実施例において、分割位置認識マークを形成する手順は、半導体回路パターンの形成と同時としたが、これに限定されることはない。しかし、該手順により分割位置認識マークを形成することにより、工程数を増加する必要がないという利点を有する。また、上記各実施例において、分割位置認識マークを形成する材料をタングステンとしたが、これに限定されることはなく、半導体回路基板上あるいは半導体回路基板母材上で分割位置認識マーク形状が認識できる材料であればよい。
【００５７】
本実施例において、分割位置認識マークを分割ラインに対して略線対称となるように形成したが、これに限定されるものではない。しかし、このように形成することによって、個々の半導体回路基板において、分割精度判定が容易となる。
【００５８】
また、上記各実施例においては、分割位置認識マークを分割ラインの交差点から１３００μｍの位置に形成したが、本願発明においては、これに限定されることはない。交差点との距離が５００μｍ以上５０００μｍ以下であれば、好適な結果が得られる。また、分割位置認識マークの個別面積は、５０００μｍ２以下であれば、好適な結果が得られる。
【００５９】
また、上記各実施例における分割位置認識マークの配置に限定されるものではないが、５００μｍ領域幅に分割位置認識マーク数個を配置させる構成を用いることが好ましく、分割位置認識マークの視認性を向上させるため、位置ずれの確認や分割精度判定が容易となる。
【００６０】
また、分割位置認識マークの形状について、本願発明は上記各実施例に限定されるものではなく、本願発明の意図する範囲内において適宜設計変更可能であり、台形形状や、半円形等のものも適宜採用することが可能である。
【００６１】
なお、分割位置認識マークの大きさについて、本願発明は上記各実施例に限定されるものではなく、本願発明の意図する範囲内において適宜設計変更可能である。
【００６２】
上記各実施例においては、分割位置認識マークを半導体回路基板上あるいは半導体回路基板母材上に直接形成しているものを想定して説明したが、本発明はこれに限定されるものではなく、たとえば、半導体回路基板上に形成した絶縁膜上に分割位置認識マークを形成することも可能である。また、絶縁性基板上に形成する絶縁膜のうち本来の分割位置認識マーク形成位置に当たる部位には絶縁膜材料を着膜せず、絶縁性基板の表面が分割位置認識マーク形状となって露出するよう絶縁層をパターン形成することも可能であるが、絶縁膜は、絶縁膜部分と絶縁膜で形成される絶縁性基板の表面の膜部分とが区別できるような材料や手段などにて形成する必要がある。
【００６３】
なお、上記半導体の製造方法はこれに限定されるものではなく、本願発明の意図する範囲内で適宜設計変更可能である。
【００６４】
なお、この上記各実施例の分割位置認識マークが形成された半導体回路基板母材に関して、図１３に示すように、分割を行わず、半導体回路基板母材のまま流通する場合も本願発明の意図するところである。
【００６５】
なお、上記構成の製造方法により液晶表示パネル基板を製造する製造工程を有する液晶表示装置の製造方法についても本願発明の意図する範囲内である。また、この製造方法によって製造された液晶表示装置においても本願発明の意図する範囲内である。
【図面の簡単な説明】
【００６６】
【図１】本願発明の実施例１の分割位置認識マークの概略的説明図である。
【図２】本願発明の実施例２の分割位置認識マークの概略的説明図である。
【図３】本願発明の実施例３の分割位置認識マークの概略的説明図である。
【図４】本願発明の実施例４の分割位置認識マークの概略的説明図である。
【図５】バリ発生の一例を示した概略的説明図である。
【図６】バリ発生の他の例を示した概略的説明図である。
【図７】特許文献１に係る分割位置認識マークの概略的説明図である。
【図８】従来の分割位置認識マークの一例の概略的説明図である。
【図９】特許文献２に係る    アレイ基板を得るためのアレイ基板原板の概略的正面図である。
【図１０】特許文献３に係る液晶表示装置の製造方法の一工程を示す斜視図である。
【図１１】本願発明の実施例の分割位置認識マークと現行分割位置認識マークとの実施結果である。
【図１２】本願発明に係る半導体回路基板の概略的説明図である。
【図１３】本願発明に係る半導体回路基板母材の概略的説明図である。
【符号の説明】
【００６７】
１：分割位置認識マーク
１ａ：近接マーク（分割位置認識マーク）
１ｂ：離間マーク（分割位置認識マーク）
２：バリ
３：分割ライン
１０：半導体回路基板
１００：半導体回路基板母材
【図１】
2006134968.tif 000003
【図２】
2006134968.tif 000004
【図３】
2006134968.tif 000005
【図４】
2006134968.tif 000006
【図５】
2006134968.tif 000007
【図６】
2006134968.tif 000008
【図７】
2006134968.tif 000009
【図８】
2006134968.tif 000010
【図９】
2006134968.tif 000011
【図１０】
2006134968.tif 000012
【図１１】
2006134968.tif 000013
【図１２】
2006134968.tif 000014
【図１３】
2006134968.tif 000015