(57)【要約】【課題】  フォトダイオードから電荷検出部へ信号電荷を完全に転送することができて、ノイズや残像の少ない高画質の画像を得ることができる増幅型固体撮像装置を提供すること。【解決手段】  この増幅型固体撮像装置の制御装置は、第１の期間Ｔ２の間、転送トランジスタのゲート電圧を第１のゲート電圧Ｖ１に制御して、信号電荷としての電子をフォトトランジスタから電荷検出部に転送させるようになっている。また、上記制御装置は、第１の期間Ｔ２の後の第２の期間Ｔ３において、転送トランジスタのゲートを高インピーダンスにすると共に、第２の期間Ｔ３内の期間ＴＰＵにおいて、転送トランジスタのゲート電圧を、第１のゲート電圧Ｖ１よりも信号電荷を電荷検出部に転送させる能力を高くする第２のゲート電圧Ｖ２に制御するようになっている。【選択図】図３
2006042120.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、上記光電変換素子からの信号電荷を転送する転送トランジスタと、上記転送トランジスタによって電荷検出部に転送された信号電荷を増幅する増幅装置とを有する画素部と、
第１の期間の間、上記転送トランジスタのゲート電圧を第１のゲート電圧に制御して、上記信号電荷を上記光電変換素子から上記電荷検出部に転送させ、上記第１の期間の後の第２の期間において、上記転送トランジスタのゲートを高インピーダンスにすると共に、上記第２の期間内において、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧よりも上記信号電荷を上記電荷検出部に転送させる能力を高くする第２のゲート電圧に制御する制御装置と、
を備えることを特徴とする増幅型固体撮像装置。
【請求項２】
請求項１に記載の増幅型固体撮像装置において、
上記光電変換素子は、埋め込み型のフォトダイオードであることを特徴とする増幅型固体撮像装置。
【請求項３】
請求項１に記載の増幅型固体撮像装置において、
上記電荷検出部と第１のキャパシタンスを介して容量結合した駆動信号線を備え、
上記制御装置は、上記第２の期間内において、上記転送トランジスタのゲート電圧を上記第２のゲート電圧に制御する制御信号を、上記駆動信号線に出力することを特徴とする増幅型固体撮像装置。
【請求項４】
請求項１に記載の増幅型固体撮像装置において、
上記転送トランジスタのゲートと上記電荷検出部との間に第２のキャパシタンスを配置したことを特徴とする増幅型固体撮像装置。
【請求項５】
請求項１に記載の増幅型固体撮像装置において、
上記制御装置は、駆動回路部と、その駆動回路部を制御する制御部とを備え、
上記駆動回路部は、
上記転送トランジスタのゲートに第１の端子が接続されたスイッチＭＯＳトランジスタと、
上記第１の期間において、オンとなって上記ＭＯＳトランジスタのゲート端子をグランドに接続する一方、上記第２の期間において、オフとなってＭＯＳトランジスタのゲート端子をグランドから切り離す第１のスイッチ素子と、
上記第１の期間において、オンとなって上記ＭＯＳトランジスタの第２の端子を電源に接続する一方、上記第２の期間においてオフとなる第２のスイッチ素子と、
上記第１の期間において、オフとなって上記ＭＯＳトランジスタの第１の端子とゲート端子を切り離す一方、第２の期間にはオンとなって上記ＭＯＳトランジスタのゲート端子と第１の端子とを接続する第３のスイッチ素子と
を備えて、
上記第２の期間において、上記第１のスイッチ素子および上記第２のスイッチ素子がオフとなることによって、上記転送トランジスタのゲートを高インピーダンス状態にすることを特徴とする増幅型固体撮像装置。
【請求項６】
請求項１に記載の増幅型固体撮像装置において、
上記制御装置は、上記転送トランジスタのゲートに一端が接続されると共に、上記第１のゲート電圧よりも高い電圧が他端から出力されることを阻止する電圧出力阻止回路を備えることを特徴とする増幅型固体撮像装置。
【請求項７】
請求項１に記載の増幅型固体撮像装置において、
上記画素部が複数マトリクス状に配列された受光領域が形成され、
上記増幅装置は、入力側が上記転送トランジスタの出力側に接続されると共に、出力側が出力信号線に接続されたスイッチトキャパシタアンプであり、
上記制御装置は、上記画素部の夫々において、上記光電変換素子からの信号を上記転送トランジスタを介して上記スイッチトキャパシタアンプ部で読み出す制御を繰り返すことを特徴とする増幅型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素部に増幅装置（増幅回路）を有する増幅型固体撮像装置に関する。より詳しくは、この発明は、光電変換素子とこの光電変換素子の信号電荷を転送する転送トランジスタとを有する画素を複数備え、上記各画素からの信号をそれぞれ増幅して信号線上に読み出す増幅型固体撮像装置に関する。
【背景技術】
【０００２】
一般に、増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に配置された走査回路とを有し、その走査回路により画素部から画素データを読み出すものが普及している。
【０００３】
具体的には、増幅型固体撮像装置としては、画素部が周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ（コンプリメンタリ・メタル・オキサイド・セミコンダクタ）により構成されたＡＰＳ（Active Pixel Sensor）型イメージセンサが知られており、特に、１個のフォトダイオード（ＰＤ）と４個のＭＯＳ型トランジスタ（Ｔｒ）を用いて、ＰＤ＋４Ｔｒ方式としたＡＰＳ型イメージセンサが知られている（例えば、I.Inoue et al., IEDM Technical Digest, p.883 （1999）（非特許文献１）、特開平９−４６５９６号公報（特許文献１）等参照）。
【０００４】
図８は、従来のＡＰＳ型イメージセンサの一画素部を示す図である。
【０００５】
このＡＰＳ型イメージセンサは、光電変換部としてフォトダイオード８１と、フォトダイオード８１に蓄積した信号電荷を転送するための転送トランジスタ８２と、増幅装置８３と、リセット部８４と、画素選択部８５とを備えている。
【０００６】
尚、図８において、ＶＲはリセットドレイン電源（一定電圧）であり、φＴＸは上記転送トランジスタ８２の駆動パルスであり、φＲはリセット部８４の駆動パルスであり、φＳは画素選択部８５の駆動パルスである。また、Ｖsigは垂直信号線８７から出力された出力信号である。
【０００７】
図９は、駆動パルスφＲ、駆動パルスφＳおよび駆動パルスφＴＸの動作タイミングを示す図である。
【０００８】
図９に示すように、従来のＡＰＳ型イメージセンサは、先ずリセット部駆動パルスφＲが期間ＴＲでオン（ハイレベル）となり、電荷検出部ＦＤの電位をＶＲにリセットする。そして、φＲがオンと同時ないしその後に、画素選択部駆動パルスφＳがオン（ハイレベル）となり、期間ＴＡでリセットされた電荷検出部電位を、増幅装置８３、画素選択部８５、垂直信号線８７を介して出力信号Ｖsig（Ｒ）として読み出すようになっている。
【０００９】
その後、転送トランジスタ駆動パルスφＴＸが期間ＴＴＸでオン（ハイレベル）となり、フォトダイオード８１から電荷検出部ＦＤへ信号電荷が転送されるようになっている。画素選択部駆動パルスφＳがオン（ハイレベル）状態であることから、電荷転送された電荷検出部電位を、増幅装置８３、画素選択部８５、垂直信号線８７を介して、期間ＴＢで出力信号Ｖsig（Ｓ）として読み出すようになっている。
【００１０】
図８に示す配置において、フォトダイオード８１を埋め込み型として、フォトダイオード８１から電荷検出部ＦＤへの信号電荷転送を完全にすれば、非常なる低ノイズ化でき、高画質の画像を得ることが可能である。
【００１１】
しかしながら、これを実現するには下記課題が存在する。
【００１２】
図１０は、埋め込み型フォトダイオードを有する画素の断面構成図とそのポテンシャル分布図を示したものである。
【００１３】
この画素は、Ｐ型基板１０１と、Ｐ型基板１０１上に形成されたＮ型光電変換蓄積部１０２と、このＮ型光電変換蓄積部１０２の表面上に形成された高濃度Ｐ型のピンニング層１０３とからなる埋め込み型フォトダイオードを有する。また、この画素は、Ｐ型基板１０１上に、埋め込み型フォトダイオードからの信号電荷を転送する転送ゲート１０６と、電荷検出部１０４とを形成している。転送ゲート１０６には転送パルスφＴＸが、電荷検出部１０４には電位ＶＦＤが、夫々印加されるようになっている。
【００１４】
転送パルスφＴＸは通常ＣＭＯＳ駆動回路から供給されるため、ローレベルがＧＮＤ、ハイレベルが電源電圧ＶＤである。また、その時のゲート下チャネルポテンシャルは、図１０に示すように、Ψ０、Ψ１となっている。
【００１５】
ここで、ＣＭＯＳ駆動回路の電源電圧ＶＤは、固定であるので大きな値を取ることができず、また、Ｎ型光電変換蓄積部１０２の空乏化ポテンシャルΨｄは、蓄積可能電荷量の低下を招くという理由であまり浅くできない。
【００１６】
このため、ポテンシャルの大小関係が、Ψ１＜Ψｄになって、Ψ１からΨｄのポテンシャルの領域に存在する電荷ΔＱが残留して、フォトダイオードに電荷ΔＱを完全転送できず、ノイズが発生して低ノイズ化できないと共に、残像現象を引き起こすという問題がある。
【特許文献１】特開平９−４６５９６号公報
【非特許文献１】井上（I.Inoue）等, アイ・トリプルイー・インターナショナル・エレクトロン・デバイス・ミーティング・テクニカル・ダイジェスト（IEEE International Electron Devices Meeting （IEDM） Technical Digest）, pp.883-886 （1999）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
そこで、この発明の課題は、フォトダイオードから電荷検出部へ信号電荷を完全に転送することができて、ノイズや残像の少ない高画質の画像を得ることができる増幅型固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、この発明の増幅型固体撮像装置は、
光電変換素子と、上記光電変換素子からの信号電荷を転送する転送トランジスタと、上記転送トランジスタによって電荷検出部に転送された信号電荷を増幅する増幅装置とを有する画素部と、
第１の期間の間、上記転送トランジスタのゲート電圧を第１のゲート電圧に制御して、上記信号電荷を上記光電変換素子から上記電荷検出部に転送させ、上記第１の期間の後の第２の期間において、上記転送トランジスタのゲートを高インピーダンスにすると共に、上記第２の期間内において、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧よりも上記信号電荷を上記電荷検出部に転送させる能力を高くする第２のゲート電圧に制御する制御装置と、
を備えることを特徴としている。
【００１９】
本発明によれば、上記制御装置が、第１の期間の間、上記転送トランジスタのゲート電圧を第１のゲート電圧に制御して、上記信号電荷を上記光電変換素子から上記電荷検出部に転送させた後、上記第２の期間内において、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧よりも上記信号電荷を上記電荷検出部に転送させる能力を高くする第２のゲート電圧に制御するようになっている。したがって、上記光電変換素子から電荷検出部への電荷転送を２段階にわたって行うことができて、上記光電変換素子から電荷検出部への電荷転送を完全にすることができて、ノイズや残像の少ない高画質の画像を得ることができる。
【００２０】
また、一実施形態の増幅型固体撮像装置は、上記光電変換素子が埋め込み型のフォトダイオードである。
【００２１】
上記実施形態によれば、上記光電変換素子が埋め込み型のフォトダイオードであるので、上記転送トランジスタのゲート電圧を第２のゲート電圧とした際、フォトダイオードを完全空乏化させることが容易になり、上記光電変換素子から電荷検出部への電荷転送を促進することができる。
【００２２】
また、一実施形態の増幅型固体撮像装置は、上記電荷検出部と第１のキャパシタンスを介して容量結合した駆動信号線を備え、上記制御装置は、上記第２の期間内において、上記転送トランジスタのゲート電圧を上記第２のゲート電圧に制御する制御信号を、上記駆動信号線に出力する。
【００２３】
上記実施形態によれば、上記電荷検出部と駆動信号線との間に第１のキャパシタンスを設けているので、この第１のキャパシタンスを、プルアップキャパシタンス（信号電荷が電子のとき）またはプルダウンキャパシタンス（信号電荷がホールのとき）として利用できて、上記駆動信号線の電位を昇圧（信号電荷が電子のとき）または降圧（信号電荷がホールのとき）するだけで、上記転送トランジスタのゲート電圧を容易に上記第２のゲート電圧にすることができる。
【００２４】
また、一実施形態の増幅型固体撮像装置は、上記転送トランジスタのゲートと上記電荷検出部との間に第２のキャパシタンスを配置している。
【００２５】
上記実施形態によれば、上記転送トランジスタのゲートと上記電荷検出部との間に第２のキャパシタンスを配置しているので、上記第２の期間内に、上記ゲートの電位と上記電荷検出部の電位との間に、所定の電位差を生成できて、上記第２の期間内に、上記ゲート電圧を容易に第２のゲート電圧にすることができる。
【００２６】
また、一実施形態の増幅型固体撮像装置は、上記制御装置は、駆動回路部と、その駆動回路部を制御する制御部とを備え、上記駆動回路部は、上記転送トランジスタのゲートに第１の端子が接続されたスイッチＭＯＳトランジスタと、上記第１の期間において、オンとなって上記ＭＯＳトランジスタのゲート端子をグランドに接続する一方、上記第２の期間において、オフとなってＭＯＳトランジスタのゲート端子をグランドから切り離す第１のスイッチ素子と、上記第１の期間において、オンとなって上記ＭＯＳトランジスタの第２の端子を電源に接続する一方、上記第２の期間においてオフとなる第２のスイッチ素子と、上記第１の期間において、オフとなって上記ＭＯＳトランジスタの第１の端子とゲート端子を切り離す一方、第２の期間にはオンとなって上記ＭＯＳトランジスタのゲート端子と第１の端子とを接続する第３のスイッチ素子とを備えて、上記第２の期間において、上記第１のスイッチ素子および上記第２のスイッチ素子がオフとなることによって、上記転送トランジスタのゲートを高インピーダンス状態にする。
【００２７】
上記実施形態によれば、上記第１の期間において、上記スイッチＭＯＳトランジスタのゲートはグランドに接続されると共に、上記スイッチＭＯＳトランジスタの第２の端子は電源に接続され、かつ、上記スイッチＭＯＳトランジスタのゲートと上記スイッチＭＯＳトランジスタの上記第１の端子が切り離されているので、上記電源によって上記転送トランジスタのゲート電圧を容易に上記第１のゲートに制御できる。
【００２８】
また、上記実施形態によれば、上記第２の期間において、上記スイッチＭＯＳトランジスタのゲートは上記スイッチＭＯＳトランジスタの上記第１の端子と接続されると共に、上記スイッチＭＯＳトランジスタの第２の端子と上記電源とが切り離され、かつ、上記スイッチＭＯＳトランジスタのゲートと上記グランドとが切り離されているので、上記第２の期間において、上記スイッチＭＯＳトランジスタのゲート−第１端子間に電流が流れないようにすることができて、上記転送トランジスタのゲートを容易に高インピーダンスに維持できる。
【００２９】
また、一実施形態の増幅型固体撮像装置は、上記制御装置が、上記転送トランジスタのゲートに一端が接続されると共に、上記第１のゲート電圧よりも高い電圧が他端から出力されることを阻止する電圧出力阻止回路を備えている。
【００３０】
上記実施形態によれば、上記第１のゲート電圧よりも高い電圧が上記他端から出力されることを阻止する電圧出力阻止回路を備えているので、上記第２の期間内において、上記第１のゲート電圧よりも高い電圧が上記他端から出力されることがなくて、上記電圧出力阻止回路の上記他端側で誤作動が発生することを防止できる。
【００３１】
また、一実施形態の増幅型固体撮像装置は、上記画素部が複数マトリクス状に配列された受光領域が形成され、上記増幅装置は、入力側が上記転送トランジスタの出力側に接続されると共に、出力側が出力信号線に接続されたスイッチトキャパシタアンプであり、上記制御装置は、上記画素部の夫々において、上記光電変換素子からの信号を上記転送トランジスタを介して上記スイッチトキャパシタアンプ部で読み出す制御を繰り返す。
【００３２】
上記実施形態によれば、電荷電圧変換ゲインを、上記各転送トランジスタの出力側となる電荷検出部容量ではなく、上記スイッチトキャパシタアンプ部入出力間に挿入された容量で決定することができる。したがって、例えば、上記駆動信号線と上記電荷検出部との間に第１のキャパシタンスを挿入して上記電荷検出部の容量が増大したとしても電荷電圧変換ゲインが低下することを防止できる。
【発明の効果】
【００３３】
本発明の増幅型固体撮像装置によれば、制御装置が、第１の期間の間、転送トランジスタのゲート電圧を第１のゲート電圧に制御して、信号電荷（電子またはホール）を光電変換素子から電荷検出部に転送させた後、第２の期間内において、上記転送トランジスタのゲート電圧を、上記第１のゲート電圧よりも上記信号電荷を上記電荷検出部に転送させる能力を高くする第２のゲート電圧に制御するようになっている。したがって、上記光電変換素子から上記電荷検出部への電荷転送を２段階にわたって行うことができて、上記光電変換素子から上記電荷検出部への電荷転送を完全にすることができて、ノイズや残像の少ない高画質の画像を得ることができる。
【発明を実施するための最良の形態】
【００３４】
以下、この発明の増幅型固体撮像装置を図示の実施の形態により詳細に説明する。
【００３５】
図１は、本発明の一実施形態の増幅型固体撮像装置の一部を示す回路図である。
【００３６】
この増幅型固体撮像装置は、画素部１０と、制御装置１５とを備える。
【００３７】
上記画素部１０は、光電変換素子としての埋め込み型のフォトダイオード１と、転送トランジスタ２と、増幅措置３と、リセット部４と、選択部５と、第１のキャパシタンスとしてのプルアップ容量６と、出力信号線７と、転送信号線９とを備える。
【００３８】
上記転送トランジスタ２は、フォトダイオード１に蓄積された信号電荷の一例としての電子を電荷検出部ＦＤへ転送するようになっており、増幅装置３は、転送トランジスタ２からの信号を増幅するようになっている。また、上記リセット部４は、電荷検出部ＦＤをリセット電圧ＶＲにリセットするようになっており、選択部５は、増幅装置３からの信号読み出しを選択するようになっている。また、上記プルアップ容量６は、電荷検出部ＦＤの電位を駆動信号線８からの信号によりプルアップするための容量であり、出力信号線７は、選択部５で読み出された信号を伝送するようになっており、転送信号線９は、転送トランジスタ２のゲートへ転送信号を印加するようになっている。
【００３９】
また、上記電荷検出部ＦＤと転送信号線９の間には第２のキャパシタンスとしての昇圧容量１１が挿入されている。これは図１に点線で示されていることからも明らかなように、転送トランジスタ２のゲート／ソース間容量であってもよいし、別に形成したものであってもよい。また、φＴＸ、φＲ、φＳ、φＰＵは、夫々、転送トランジスタ２、リセット部４、選択部５、駆動信号線８に印加される信号である。尚、全ての画素毎にこれら全ての要素を含む必要は無い。
【００４０】
上記制御装置１５は、駆動回路部２０と制御部３０とを備える。上記駆動回路部２０は、転送信号線９を介して転送トランジスタ２へ送信信号を与える転送信号発生回路であり、次の３つの状態を選択できるようになっている。詳細には、転送トランジスタ２がオフ状態（ＧＮＤ状態）である第１の状態と、転送トランジスタ２が第１のハイレベル状態（ＶＤ状態）である第２の状態と、転送トランジスタ２のゲートが高インピーダンス状態（ＨｉＺ状態）である第３の状態とを選択できるようになっている。
【００４１】
ＶＤ状態からＨｉＺ状態に移った後、駆動信号線８にハイレベルに変化させるパルスが印加されると、電荷検出部ＦＤの電位は、昇圧容量１１を介して第１のハイレベルより一層高い第２のハイレベルへ変化するようになっている。そして、上記転送トランジスタのゲートが第１のハイレベルとなる期間の後、電位のより高い第２のハイレベルにして、上記転送トランジスタのゲート電圧を２段階に昇圧して、上記フォトトランジスタ１から電荷検出部ＦＤへの電荷転送を完全にするようにしている。また、上記制御部３０は、上記動作を実現するために必要となる駆動信号を駆動回路部２０および駆動信号線８に適宜供給するようになっている。
【００４２】
図２は、図１に示した駆動回路部２０の一実施例を表したものである。詳細には、図２（Ａ）は、上記第１の状態を表し、図２（Ｂ）は上記第２の状態を表し、図２（Ｃ）は上記第３の状態を表したものである。図２において、２１はＰ型ＭＯＳトランジスタを示し、２２、２３および２４は、上記制御部３０より出力されるパルスφ１、φ２およびφ３により駆動される第１、第２および第３のスイッチ素子を示している。
【００４３】
図２（Ａ）、（Ｂ）および（Ｃ）に示すように、Ｐ型ＭＯＳトランジスタ２１の第１の端子であるソース端子は、転送信号線９を介して転送トランジスタ２（図１参照）のゲートに接続されている。上記第１のスイッチ素子２２は、Ｐ型ＭＯＳトランジスタ２１のゲート端子とグランドとの間をオン（導通）またはオフ（非導通）に切り替えるようになっている。また、上記第２のスイッチ素子２３は、Ｐ型ＭＯＳトランジスタ２１の第２の端子であるドレイン端子と電源ＶＤとの間をオン（導通）またはオフ（非導通）に切り替えるようになっている。また、上記第３のスイッチ素子２４は、Ｐ型ＭＯＳトランジスタ２１のゲート端子とＰ型ＭＯＳトランジスタ２１の第１の端子との間をオン（導通）またはオフ（非導通）に切り替えるようになっている。
【００４４】
図３は、図２の各状態での動作を説明するタイミング図である。
【００４５】
以下に、図２および図３を用いて、上記画素部の動作を説明することにする。
【００４６】
図３において、期間Ｔ１においては、φ１がハイレベル（オン）、φ２がローレベル（オフ）、φ３がハイレベル（オン）となっており、図２（Ａ）の状態になっている。このとき、駆動回路部２０の出力は接地端子と直結され、ＧＮＤレベル（Ｖ０）となる。
【００４７】
第１の期間である期間Ｔ２においては、φ１がハイレベル（オン）、φ２がハイレベル（オン）、φ３がローレベル（オフ）となっており、図２（Ｂ）の状態になっている。このとき、駆動回路部２０の出力が接地端子とは切り離される一方、Ｐ型ＭＯＳトランジスタがオンとなってその入力側がＶＤとなり、駆動回路部２０の出力はＶＤレベル（Ｖ１）となる。このことから、上記転送トランジスタ２のゲート電圧が第１のゲート電圧であるＶ１に制御される。
【００４８】
第２の期間である期間Ｔ３においては、φ１がローレベル（オフ）、φ２がローレベル（オフ）、φ３がハイレベル（オン）となっており、図２（Ｃ）の状態になっている。このとき、駆動回路部２０の入力側はオープンとなっており、どこにも接続されない状態になっている。また、駆動回路部２０の出力側は、Ｐ型ＭＯＳトランジスタのゲートとソースとが接続された状態になる。この場合、Ｐ型ＭＯＳトランジスタがエンハンスメント型であれば、ソース電位が通常時用いられる電源電圧より高くなっても、ソースとゲートとの間に電流が流れず、オフ状態を保持することになる。このため、駆動回路部２０の出力側を高インピーダンスにすることができて、上記転送トランジスタ２のゲートを高インピーダンスにすることができる。
【００４９】
上記駆動回路部２０の出力側が高インピーダンス状態である第２の期間Ｔ３内の期間ＴＰＵにおいて、上記制御部３０が駆動信号線８に印加されるパルスφＰＵの電位を上げることによって、転送信号線９の電位を、昇圧容量１１を介して第１のゲート電圧である第１のハイレベルＶ１から第２のゲート電圧である第２のハイレベルＶ２まで昇圧するようになっている。すなわち、転送トランジスタ２のゲート電圧を、第１のゲート電圧よりも信号電荷である電子を電荷検出部ＦＤに転送する能力が高い第２のゲート電圧に昇圧して、電子を完全に電荷検出部ＦＤに転送するようにしている。
【００５０】
なお、上記以外の動作については図７と同様である。即ち、期間ＴＲでリセット部駆動パルスφＲがオン（ハイレベル）となり、電荷検出部ＦＤの電位がＶＲにリセットされる。また、φＲがオンと同時ないしその後に、画素選択部駆動パルスφＳがオン（ハイレベル）となり、期間ＴＡでリセットされた電荷検出部電位が、増幅装置３、画素選択部５、出力信号線（垂直信号線）７を介して出力信号Ｖsig（Ｒ）として読み出されるようになっている。
【００５１】
また、期間ＴＴＸにおいては、上記の通り２段階で昇圧され、フォトダイオード１から電荷検出部ＦＤへ信号電荷が完全転送されるようになっている。そして、画素選択部駆動パルスφＳがオン（ハイレベル）状態であることにより、電荷転送された電荷検出部電位が、増幅装置３、画素選択部５、出力信号線７を介して、期間ＴＢで出力信号Ｖsig（Ｓ）として読み出されるようになっている。
【００５２】
図４は、駆動回路部の他の実施例を示す図である。
【００５３】
図４において、駆動回路部４０は、転送信号線４９に印加される信号φＴＸを出力するようになっている。上記駆動回路部４０は、ＧＮＤの印加を制御することによって低レベルを実現するスイッチ素子４５と、ＶＤの印加を制御することによって第１の高レベルを実現するスイッチ素子４６と、転送信号線４９とスイッチ素子４６との間に挿入されると共に、第１のゲート電圧以上の電圧がスイッチ素子４６に印加するのを阻止する電圧出力阻止回路４７とから成っている。
【００５４】
図５は、上記駆動回路部４０の動作を表すタイミング図である。
【００５５】
上記他の実施例の駆動回路部４０では、図５に示すように、期間Ｔ１においては、φ５がハイレベル（オン）、φ６がローレベル（オフ）となっており、転送信号線４９に印加されるφＴＸの電圧は、ＧＮＤ電圧すなわちＶ０となっている。また、第１の期間としての期間Ｔ２においては、φ５がローレベル（オフ）、φ６がハイレベル（オン）となっており、転送信号線９に印加されるφＴＸの電圧は、ＶＤ＝Ｖ１電圧になっている。このようにして、転送トランジスタのゲート電圧を第１のゲート電圧であるＶ１に設定している。また、第２の期間としての期間Ｔ３においては、φ５とφ６は、共にローレベル（オフ）となっており、転送信号線４９は高インピーダンス状態となっている。この時、転送信号線４９と容量結合した駆動信号線φＰＵの電位を上昇させることにより、期間Ｔ３内において、φＴＸ電圧をＶ２に昇圧されるようにしている（転送トランジスタのゲート電圧を第２のゲート電圧であるＶ２に設定している）。ここで、ＶＤ＝Ｖ１以上の電圧を阻止する電圧出力阻止回路４７がないと、ＶＤの印加を制御するスイッチ素子４６に、（該スイッチがオフ状態であっても）ＶＤ以上の電圧が加わり、通常のＣＭＯＳスイッチでは、誤動作を引き起こすことになる。電圧出力阻止回路４７の挿入により、これを防止するようにしている。
【００５６】
図６は、この実施形態が備える一画素の断面構成図とそのポテンシャル分布図を示したものである。
【００５７】
尚、図６において、図１０と同じ参照番号は、図１０と同一の構成要素を示すものとする。
【００５８】
この画素は、Ｐ型基板１０１と、Ｐ型基板１０１上に形成されたＮ型光電変換蓄積部１０２と、Ｎ型光電変換蓄積部１０２の表面に形成された高濃度Ｐ型のピンニング層１０３とから成る埋め込み型フォトダイオードを有する。また、この画素は、Ｐ型基板１０１上に、埋め込み型フォトダイオードからの信号電荷を転送する転送ゲート１０６と、電荷検出部１０４とを形成している。転送ゲート１０６には転送パルスφＴＸが、電荷検出部１０４には電位ＶＦＤが、夫々印加されるようになっている。
【００５９】
また、この画素は、図１０に示す従来例とは異なり、電荷検出部ＦＤにプルアップ容量６を介して駆動信号φＰＵが印加されており、また、電荷検出部ＦＤと転送トランジスタのゲート１０６との間には、昇圧容量１１が挿入されている。また、転送トランジスタのゲート１０６に印加されるパルスφＴＸとして、図３にφＴＸとして示されている波形のパルスを用いている。
【００６０】
駆動信号φＰＵにより、電荷検出部ＦＤ電位が初期電位ＶＦＤ（１）からＶＦＤ（２）まで昇圧されるのに伴い、転送パルスφＴＸは、接地電位（Ｖ０）から第１のハイレベル（Ｖ１）まで昇圧され、更に、第２のハイレベル（Ｖ２）まで昇圧される。そして、これに伴い、図６に示すように、その時のゲート下チャネルポテンシャルを、それぞれΨ０、Ψ１、Ψ２と順次高くできる。これにより、埋め込み型フォトダイオード層１０２の空乏化ポテンシャルΨｄに対して、Ψ２＞Ψｄとすることができて、フォトダイオードに残留する電荷を皆無にすることができ、電荷を完全転送することができる。このため、低ノイズ化できると共に、残像も生じないようにすることができて、高画質の信号を得ることができる。
【００６１】
図７は、本発明の他の実施形態の画素部６０を示す図である。
【００６２】
図７に示す画素部６０は、光電変換素子としての埋め込み型のフォトダイオード６１と、このフォトダイオード６１の信号電荷を電荷検出部ＦＤへ転送する転送トランジスタ６２と、増幅装置からの信号読み出しを選択する選択部６５と、電荷検出部ＦＤの電位を駆動信号線６８からの信号によりプルアップするための容量６６と、選択部６５で読み出された信号を伝送する出力信号線６７と、転送とトランジスタ６２へ転送信号を印加する転送信号線６９とを備える点は、図１に１０で示す画素部と同様である。
【００６３】
一方、図５に示す画素部６０は、増幅装置と電荷電圧変換部とが、図１に示す画素部１０と異なっている。詳細には、図５に示す画素部６０においては、転送トランジスタ６２の出力側に入力側が接続され、出力側が選択部６５に接続されたスイッチトキャパシタアンプ部が設けられている。このスイッチトキャパシタアンプ部は、反転アンプ７２と、その入出力間に接続された信号蓄積容量７３と、リセット部７４とから成っている。反転アンプ７２のゲインが十分高い場合、フォトダイオード６１から転送トランジスタ６２を介して転送された信号電荷が、信号蓄積容量７３に蓄積されるようになっている。すなわち、電荷電圧変換ゲインは信号蓄積容量７３と相関関係がある（信号蓄積容量７３で決まる）一方、転送トランジスタ６２の出力側容量には依存しないようになっている。このため、上記転送信号線６９の電位を昇圧するため、電荷検出部ＦＤの電位を駆動信号線６８からの信号によりプルアップするための容量６６が挿入されると共に、電荷検出部ＦＤと転送信号線６９の間に容量７１が挿入されて、電荷検出部ＦＤ容量が増大しても、電荷電圧変換ゲインが低下しないようになっている。
【００６４】
なお、上記実施形態では、信号電荷として電子を採用したが、この発明では、フォトダイオード、ＭＯＳトランジスタ、各不純物層、駆動電圧等、全ての極性を反対にして、信号電荷として正孔を採用しても良いことは勿論である。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施形態の増幅型固体撮像装置の要部を示す回路図である。
【図２】上記増幅型固体撮像装置が備える駆動回路部の構成を詳細に示す図である。
【図３】上記増幅型固体撮像装置の動作タイミングを示す図である。
【図４】駆動回路部の一実施例を示す図である。
【図５】上記一実施例の駆動回路部の動作を表すタイミング図である。
【図６】この発明の一実施形態の増幅型撮像装置が有する画素の断面構成図とそのポテンシャル分布図を示したものである。
【図７】本発明の他の実施形態の増幅型固体撮像装置が備える画素部を示す図である。
【図８】従来のＡＰＳ型イメージセンサの一画素部を示す図である。
【図９】種種の動作パルスの動作タイミングを示す図である。
【図１０】従来の画素の断面構成図とそのポテンシャル分布図を示したものである。
【符号の説明】
【００６６】
１  フォトダイオード
２  転送トランジスタ
３  増幅装置
４  リセット部
５  選択部
６  プルアップ容量
７  出力信号線
８  駆動信号線
９  転送信号線
１０,６０  画素部
１１  昇圧容量
１５  制御装置
２０,４０  駆動回路部
２１  Ｐ型ＭＯＳトランジスタ
２２  第１のスイッチ素子
２３  第２のスイッチ素子
２４  第２のスイッチ素子
３０  制御部
４２  反転アンプ
４３  信号蓄積容量
４４  リセット部
４７  電圧出力阻止回路
【図１】
2006042120.tif 000003
【図２】
2006042120.tif 000004
【図３】
2006042120.tif 000005
【図４】
2006042120.tif 000006
【図５】
2006042120.tif 000007
【図６】
2006042120.tif 000008
【図７】
2006042120.tif 000009
【図８】
2006042120.tif 000010
【図９】
2006042120.tif 000011
【図１０】
2006042120.tif 000012