(57)【要約】【課題】電源投入後の動作モードを指定する制御信号を入力する外部端子を、起動後においては外部回路との信号入出力用端子としても兼用使用できるようにする。【解決手段】動作モード入力用外部端子（６）の信号をデータ入力端子に、ラッチ信号（ＬＳ）をクロック入力端子に受けるＤタイプ−フリップフロップ（ＤＦＦ１）と、電源投入から所定時間経過後に低レベル電圧から高レベル電圧に変化し、以後は高レベル電圧を維持するラッチ信号を生成するラッチ信号生成回路（４）を備える。電子回路の内部回路（３）はＤタイプ−フリップフロップの出力信号レベルに対応してテストモード又は通常モードにて動作させる。ラッチ信号が高レベル電圧に変化してＤタイプ−フリップフロップの出力信号が確定した後は、動作モード入力用外部端子を内部回路と外部回路（５）との間の信号伝達用に使用できるように構成する。【選択図】図１
2006200918.tif 000002
【特許請求の範囲】
【請求項１】
通常モードとテストモードの２つの動作モードを持つ電子回路を電源投入後に希望する何れかの動作モードにて起動させる電子回路の起動方法であって、
電子回路の動作モード入力用外部端子（６）の信号をデータ入力端子（Ｄ）に、ラッチ信号（ＬＳ）をクロック入力端子（ＣＬ）に受けるＤタイプ−フリップフロップ（ＤＦＦ１）と、電源投入から所定時間経過後に低レベル電圧から高レベル電圧に変化し、以後は高レベル電圧を維持する前記ラッチ信号を生成するラッチ信号生成回路（４）とからなる動作モード制御回路（２）を備え、前記電子回路の内部回路（３）は前記Ｄタイプ−フリップフロップの出力信号レベルに対応してテストモード又は通常モードにて動作するように構成し、
電源投入時には前記動作モード入力用外部端子に起動後の動作モードに対応したレベルの信号を印加した状態にて電源投入を行ない、電源投入から所定時間経過後に前記ラッチ信号が高レベル電圧に変化することにより前記Ｄタイプ−フリップフロップの出力信号が確定した後には、前記動作モード入力用外部端子を前記内部回路と電子回路の外部回路（５）との間の信号伝達用に使用することを特徴とする電子回路の起動方法。
【請求項２】
通常モードとテストモードの２つの動作モードを持つ電子回路であって、
電子回路の動作モード入力用外部端子（６）の信号をデータ入力端子（Ｄ）に、ラッチ信号（ＬＳ）をクロック入力端子（ＣＬ）に受けるＤタイプ−フリップフロップ（ＤＦＦ１）と、電源投入から所定時間経過後に低レベル電圧から高レベル電圧に変化し、以後は高レベル電圧を維持する前記ラッチ信号を生成するラッチ信号生成回路（４）と、前記Ｄタイプ−フリップフロップの出力信号レベルに対応してテストモード又は通常モードにて動作する内部回路（３）とを備え、
電源投入から所定時間経過後に前記ラッチ信号が高レベル電圧に変化することにより前記Ｄタイプ−フリップフロップの出力信号レベルが確定した後においては、前記内部回路は前記動作モード入力用外部端子に接続された外部回路（５）との間で該動作モード入力用外部端子を介した信号伝達を行なうように構成したことを特徴とする電子回路。
【請求項３】
通常モードとテストモードの２つの動作モードを持つ電子回路であって、
電子回路の動作モード入力用外部端子（６）の信号をデータ入力端子（Ｄ）に、ラッチ信号（ＬＳ）をクロック入力端子に受けるＤタイプ−フリップフロップ（ＤＦＦ１）と、電源投入から所定時間経過後に低レベル電圧から高レベル電圧に変化し、以後は高レベル電圧を維持する前記ラッチ信号を生成するラッチ信号生成回路（４）と、前記Ｄタイプ−フリップフロップの出力信号が高レベル電圧の場合にテストモード、低レベル電圧の場合に通常モードにて動作する内部回路（３）と、該内部回路（３）と前記動作モード入力用外部端子との間に接続され高レベル電圧の駆動信号を受けた時に導通するアナログスイッチ（８）と、前記Ｄタイプ−フリップフロップの反転出力信号と前記ラッチ信号とが共に高レベル電圧の時に前記駆動信号として高レベル電圧を出力する論理積回路（Ｑ４）とを備え、
前記内部回路は、通常モードでの動作中においては前記アナログスイッチと動作モード入力用外部端子とを介して前記動作モード入力用外部端子に接続された外部回路（５）との間で信号伝達を行なうように構成したことを特徴とする電子回路。
【請求項４】
請求項３に記載の電子回路において、第２の外部端子（１２）を更に設け、該第２の外部端子と前記動作モード入力用外部端子（６）との間には第１の抵抗（Ｒ３）と外付けの水晶振動子（ＸＴＡＬ）とを並列に、前記動作モード入力用外部端子と電子回路の基準電位（ＧＮＤ）との間には第２の抵抗（Ｒ４）を追加接続し、更に前記内部回路（３）にはインバータ回路（Ｑ９）を設けてその入力端子と前記基準電位との間には第１のコンデンサ（Ｃ２）を、その出力端子と前記アナログスイッチ（８）との間には第３の抵抗（Ｒ５）を、該第３の抵抗のアナログスイッチ側端子と前記基準電位との間には第２のコンデンサ（Ｃ３）をそれぞれ接続して該インバータ回路（Ｑ９）の入力信号として前記第２の外部端子の信号を与えるように構成した上で、該インバータ回路の出力信号を波形整形した信号をクロック信号として前記内部回路内で使用するように構成したことを特徴とする電子回路。
【請求項５】
請求項４に記載の電子回路において、前記水晶振動子（ＸＴＡＬ）をコイル（Ｌ１）に置き換え、前記第１の抵抗（Ｒ３）は取り除いたことを特徴とする電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に対して電源投入後の動作モードをテストモード又は通常モードの何れかに指定する制御信号を入力するための外部端子を、起動後においては外部回路との信号入出力用端子としても兼用使用する技術に関する。
【背景技術】
【０００２】
近年、半導体集積回路（以下、ＩＣという。）の集積技術の進歩により１個のＩＣ中に集積される回路規模は著しく大きくなってきている。しかし、そうしたＩＣ内蔵回路と外部回路との間の信号入出力は依然として外部端子を経由して行なわれている。外部端子の形状はＩＣの取り付けの関係から小型化には限界がある。このためＩＣの外形寸法は内蔵回路の規模よりも必要な外部端子数及びその端子形状により決まることが多く、ＩＣの形状の小型化及び製造コストの削減のために外部端子数は１端子でも少なくすることが求められている。
【０００３】
こうした要求を満たすため、一つの外部端子を２つ以上の用途に兼用使用して外部端子数を削減する試みがなされている。例えば、特許文献１には一つの外部端子をテストモード時のプログラムデータ入力用と、通常モード時の外部信号の入出力用と、割込み信号入力用とに兼用使用する技術が開示されている。また、特許文献２及び３には、テストモード設定のための信号端子を通常動作時の外部信号入出力用としても兼用使用して端子数を減らす技術が開示されている。
【特許文献１】特開平５−３２４８６１号公報
【特許文献２】特開２０００−３２９８３２号公報
【特許文献３】特開２００３−１６８３００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明はこのような背景からなされたものでその課題は、電子回路に対して電源投入後の動作モードをテストモード又は通常モードの何れかに指定する制御信号を入力するための外部端子を、起動後においては外部回路との信号入出力用端子としても兼用使用できるようにして外部端子数を削減することにある。
【課題を解決するための手段】
【０００５】
前記課題を達成するための請求項１に記載の発明は、通常モードとテストモードの２つの動作モードを持つ電子回路を電源投入後に希望する何れかの動作モードにて起動させる電子回路の起動方法であって、電子回路の動作モード入力用外部端子（６）の信号をデータ入力端子（Ｄ）に、ラッチ信号（ＬＳ）をクロック入力端子（ＣＬ）に受けるＤタイプ−フリップフロップ（ＤＦＦ１）と、電源投入から所定時間経過後に低レベル電圧から高レベル電圧に変化し、以後は高レベル電圧を維持する前記ラッチ信号を生成するラッチ信号生成回路（４）とからなる動作モード制御回路（２）を備え、前記電子回路の内部回路（３）は前記Ｄタイプ−フリップフロップの出力信号レベルに対応してテストモード又は通常モードにて動作するように構成し、電源投入時には前記動作モード入力用外部端子に起動後の動作モードに対応したレベルの信号を印加した状態にて電源投入を行ない、電源投入から所定時間経過後に前記ラッチ信号が高レベル電圧に変化することにより前記Ｄタイプ−フリップフロップの出力信号が確定した後には、前記動作モード入力用外部端子を前記内部回路と電子回路の外部回路（５）との間の信号伝達用に使用することを特徴とする電子回路の起動方法である。
【０００６】
ここで、Ｄタイプ−フリップフロップは、そのクロック入力端子ＣＬに加えられている信号が低レベル電圧から高レベル電圧に変化した瞬間におけるそのデータ入力端子Ｄの信号を記憶し、記憶した信号を出力するフリップフロップである。
【０００７】
本発明によれば、電源投入から所定時間（通常は短い時間）経過後にラッチ信号ＬＳが低レベル電圧から高レベル電圧に変化するため、動作モード入力用外部端子６に電源投入前から印加されていた起動後の動作モードを指定する信号がＤタイプ−フリップフロップＤＦＦ１に記憶される。ラッチ信号ＬＳは、高レベル電圧に変化した後は高レベル電圧を維持する。ラッチ信号ＬＳが高レベル電圧に維持されている状態ではＤタイプ−フリップフロップＤＦＦ１の記憶内容はデータ入力端子Ｄの信号が変化しても変わらない。従って、動作モードを指定する信号が一旦、記憶された後は、動作モード入力用外部端子６の信号レベルを変化させても差し支えない。このため動作モードを指定する信号が記憶された後は、動作モード入力用外部端子６を内部回路３と外部回路５との間の信号伝達用に兼用使用することができる。従って、本発明の起動方法によれば動作モード入力用と信号伝達用に別々の外部端子を設ける通常の場合に比べて外部端子を１端子だけ少なくすることができる。
【０００８】
また、請求項２に記載の発明は、通常モードとテストモードの２つの動作モードを持つ電子回路であって、電子回路の動作モード入力用外部端子（６）の信号をデータ入力端子（Ｄ）に、ラッチ信号（ＬＳ）をクロック入力端子（ＣＬ）に受けるＤタイプ−フリップフロップ（ＤＦＦ１）と、電源投入から所定時間経過後に低レベル電圧から高レベル電圧に変化し、以後は高レベル電圧を維持する前記ラッチ信号を生成するラッチ信号生成回路（４）と、前記Ｄタイプ−フリップフロップの出力信号レベルに対応してテストモード又は通常モードにて動作する内部回路（３）とを備え、電源投入から所定時間経過後に前記ラッチ信号が高レベル電圧に変化することにより前記Ｄタイプ−フリップフロップの出力信号レベルが確定した後においては、前記内部回路は前記動作モード入力用外部端子に接続された外部回路（５）との間で該動作モード入力用外部端子を介した信号伝達を行なうように構成したことを特徴とする電子回路である。
【０００９】
このように構成された電子回路は、請求項１に記載の発明と同様に兼用使用しない場合よりも外部端子を１端子だけ削減することができる。
【００１０】
また、請求項３に記載の発明は、通常モードとテストモードの２つの動作モードを持つ電子回路であって、電子回路の動作モード入力用外部端子（６）の信号をデータ入力端子（Ｄ）に、ラッチ信号（ＬＳ）をクロック入力端子に受けるＤタイプ−フリップフロップ（ＤＦＦ１）と、電源投入から所定時間経過後に低レベル電圧から高レベル電圧に変化し、以後は高レベル電圧を維持する前記ラッチ信号を生成するラッチ信号生成回路（４）と、前記Ｄタイプ−フリップフロップの出力信号が高レベル電圧の場合にテストモード、低レベル電圧の場合に通常モードにて動作する内部回路（３）と、該内部回路（３）と前記動作モード入力用外部端子との間に接続され高レベル電圧の駆動信号を受けた時に導通するアナログスイッチ（８）と、前記Ｄタイプ−フリップフロップの反転出力信号と前記ラッチ信号とが共に高レベル電圧の時に前記駆動信号として高レベル電圧を出力する論理積回路（Ｑ４）とを備え、前記内部回路は、通常モードでの動作中においては前記アナログスイッチと動作モード入力用外部端子とを介して前記動作モード入力用外部端子に接続された外部回路（５）との間で信号伝達を行なうように構成したことを特徴とする。
【００１１】
このような構成によれば、Ｄタイプ−フリップフロップＤＦＦ１の反転出力信号とラッチ信号とが共に高レベル電圧を出力しない限り論理積回路Ｑ４の出力であるアナログスイッチ８の駆動信号Ｖ２は低レベル電圧となりアナログスイッチ８は非導通状態となる。従って、動作モード入力用外部端子６にテストモードを指示する高レベル電圧を印加して電源投入した場合には、アナログスイッチ８は非導通状態にあるためＤタイプ−フリップフロップＤＦＦ１には高レベル電圧が記憶されて内部回路３はテストモードで起動される。反対に動作モード入力用外部端子６に通常モードを指示する低レベル電圧を印加して電源投入した場合には、Ｄタイプ−フリップフロップＤＦＦ１には低レベル電圧が記憶されて内部回路３は通常モードで起動される。Ｄタイプ−フリップフロップＤＦＦ１が低レベル電圧を記憶すると同時にアナログスイッチ８は導通状態となる。従って、以後は内部回路３と外部回路５との間で動作モード入力用外部端子６と導通状態のアナログスイッチ８を介した信号伝達に使用しても差し支えない。このように本発明の構成によれば、動作モード入力用外部端子６を起動後の動作モード指示と外部回路５との信号伝達用に兼用使用することが可能となることから、兼用しない場合より外部端子数を１端子だけ減らすことができる効果を奏する。
【００１２】
また、請求項４に記載の発明は、請求項３に記載の電子回路において、第２の外部端子（１２）を更に設け、該第２の外部端子と前記動作モード入力用外部端子（６）との間には第１の抵抗（Ｒ３）と外付けの水晶振動子（ＸＴＡＬ）とを並列に、前記動作モード入力用外部端子と電子回路の基準電位（ＧＮＤ）との間には第２の抵抗（Ｒ４）を追加接続し、更に前記内部回路（３）にはインバータ回路（Ｑ９）を設けてその入力端子と前記基準電位との間には第１のコンデンサ（Ｃ２）を、その出力端子と前記アナログスイッチ（８）との間には第３の抵抗（Ｒ５）を、該第３の抵抗のアナログスイッチ側端子と前記基準電位との間には第２のコンデンサ（Ｃ３）をそれぞれ接続して該インバータ回路（Ｑ９）の入力信号として前記第２の外部端子の信号を与えるように構成した上で、該インバータ回路の出力信号を波形整形した信号をクロック信号として前記内部回路内で使用するように構成したことを特徴とする。
【００１３】
このような構成の下で電源を投入すると、Ｄタイプ−フリップフロップＤＦＦ１には低レベル電圧が記憶されて内部回路３は通常モードで起動される。同時にアナログスイッチ８が導通してインバータ回路Ｑ９の出力には、水晶振動子ＸＴＡＬの固有周波数にほぼ一致した周波数の電圧波形が現れる。従って、その電圧波形を波形整形して内部回路３のクロック信号として使用することができる。一方、外付けの水晶振動子ＸＴＡＬを取り外して動作モード入力用外部端子６に高レベル電圧を印加した状態で電源投入すれば、Ｄタイプ−フリップフロップＤＦＦ１には高レベル電圧が記憶されて内部回路３はテストモードで起動される。このように外部端子６をテストモードにおいてはテストモードで起動させるための動作モード入力用として使用し、通常モードにおいて水晶振動子ＸＴＡＬによる発振を起こさせるための信号経路用として使用することが可能となる。従って、各々の使用目的のために２つの端子を設ける場合に比べて端子数を１端子だけ少なくすることができる効果を奏する。
【００１４】
また、請求項５に記載の発明は、請求項４に記載の電子回路において、前記水晶振動子（ＸＴＡＬ）をコイル（Ｌ１）に置き換え、前記第１の抵抗（Ｒ３）は取り除いたことを特徴とする。
【００１５】
請求項４に記載の発明の場合、通常モードにおける発振の際には水晶振動子ＸＴＡＬは誘導性インピーダンスで動作する。従って、水晶振動子ＸＴＡＬを誘導性インピーダンス素子であるコイルＬ１に置き換えても発振を起こせることができることから、請求項４に記載の発明と同様の効果を奏する。コイルＬ１に置き換えた場合、第１の抵抗Ｒ３は取り除いても発振は常に正常に開始されるため省くことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について図面を参照して詳しく説明する。
（第１の実施形態）
図１は、本発明に係る電子回路の第１の実施形態の回路構成を示したものである。電子回路１は、動作モード制御回路２と内部回路３とを備えて構成される。この電子回路１はプリント配線基板上あるいはＩＣチップ上に構成されており、外部回路５との信号入出力用の外部端子を備える。図中には、外部端子として動作モード入力用外部端子６のみが記載してある。
【００１７】
動作モード制御回路２は、ラッチ信号生成回路４とＤタイプ−フリップフロップＤＦＦ１とにより構成される。Ｄタイプ−フリップフロップＤＦＦ１は、電子回路１の電源が立ち上がった後に内部回路３に指示する動作モードを記憶するフリップフロップで、データ入力端子Ｄ、クロック入力端子ＣＬを備えたエッジトリガ方式のフリップフロップである。クロック入力端子ＣＬに印加されるラッチ信号ＬＳが低レベル電圧から高レベル電圧に変化した瞬間におけるデータ入力端子Ｄの入力信号レベルを記憶して出力端子Ｑに出力する。即ち、変化した瞬間における入力信号が高レベル電圧であった場合には高レベル電圧の信号が、変化した瞬間における入力信号が低レベル電圧であった場合には低レベル電圧の信号が出力される。クロック入力端子ＣＬのラッチ信号ＬＳが低レベル電圧又は高レベル電圧に維持されている間には記憶内容は変化せず、同じ信号が出力される。
【００１８】
Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄは、動作モード入力用外部端子６に接続されている。また、クロック入力端子ＣＬにはラッチ信号生成回路４の出力信号であるラッチ信号ＬＳが入力される。出力端子Ｑの信号は、動作モードを指示する動作モード信号ＭＯＤとして内部回路３に与えられる。内部回路３は、例えばマイクロコンピュータ回路である。本実施形態では動作モード信号ＭＯＤが低レベル電圧である場合を通常モード、高レベル電圧である場合をテストモードに対応させている。内部回路３内にはレシーバ回路Ｑ２が設けられ、その入力端子は動作モード入力用外部端子６に接続されている。
【００１９】
ラッチ信号生成回路４は、Ｄタイプ−フリップフロップＤＦＦ１のクロック入力端子ＣＬに与えるラッチ信号ＬＳを生成する回路である。ラッチ信号ＬＳは電子回路１に電源が投入された当初は低レベル電圧を維持し、電子回路１内のＩＣを駆動する電源電圧Ｖddが所定のしきい値電圧Ｖthに達した瞬間に高レベル電圧に変化し、その後は高レベル電圧を維持する波形の信号である（後述の図２の（３）参照）。
【００２０】
そのラッチ信号生成回路４は、図１中に示すように抵抗Ｒ１、Ｒ２、コンデンサＣ１、非反転論理回路Ｑ１とにより構成される。抵抗Ｒ１とコンデンサＣ１とは、電源電圧Ｖddと電子回路１の基準電位ＧＮＤとの間に抵抗Ｒ１を電源電圧Ｖdd側にして直列に接続される。非反転論理回路Ｑ１の入力端子は抵抗Ｒ１とコンデンサＣ１との相互接続点７に接続され、抵抗Ｒ２は非反転論理回路Ｑ１の入力端子と出力端子間に接続される。非反転論理回路Ｑ１の出力端子はＤタイプ−フリップフロップＤＦＦ１のクロック入力端子ＣＬに接続される。非反転論理回路Ｑ１と抵抗Ｒ２とはシュミット回路を構成しており、相互接続点７の電圧Ｖ１が上昇して所定のしきい値電圧Ｖthを僅かでも超えると出力であるラッチ信号ＬＳは低レベル側の飽和電圧から高レベル側の飽和電圧に急激に変化する。逆に、相互接続点７の電圧Ｖ１が下降して所定のしきい値電圧Ｖthより僅かでも低くなると、出力であるラッチ信号ＬＳは高レベル側の飽和電圧から低レベル側の飽和電圧に急激に変化する。
【００２１】
動作モード入力用外部端子６には、電源投入後における内部回路３の動作モードを指示する信号である動作モード指定信号ＭＯＤＳを電源投入時に印加しておく。具体的には、電源投入後に内部回路３を通常モードで起動させたい場合には動作モード指定信号ＭＯＤＳとして低レベル電圧を、テストモードで起動させたい場合には高レベル電圧を印加しておく。
【００２２】
次に、このような回路構成の電子回路１に電源を投入して立ち上げる際の全体動作について図２に示した波形図を参照して説明する。図２は各部の電圧波形の時間変化を示したものである。時刻ｔ１において電子回路１に電源投入を行ない、電子回路１内の各ＩＣを駆動する電源電圧Ｖddが図２の（１）に示すように上昇して時刻ｔ２に各ＩＣが正常動作可能な電圧に達するように変化したとする。
【００２３】
この場合、ラッチ信号生成回路４内の相互接続点７の電圧Ｖ１は図２の（２）に示すように、また、その出力であるラッチ信号ＬＳは図２の（３）に示すように変化する。即ち、電源電圧Ｖddの上昇に従いコンデンサＣ１は抵抗Ｒ１を流れる電流により充電され、相互接続点７の電圧Ｖ１は上昇していく。相互接続点７の電圧Ｖ１は抵抗Ｒ１と非反転論理回路Ｑ１により構成されるシュミット回路の入力電圧でもある。従って、電圧Ｖ１が所定のしきい値電圧Ｖthより低い間はラッチ信号ＬＳとしては低レベル電圧が出力される。
【００２４】
電圧Ｖ１は上昇していき時刻ｔ３に所定のしきい値電圧Ｖthに達するとする。時刻ｔ３は、先の時刻ｔ２よりも僅か後になるようにコンデンサＣ１の値を設定しておく。電圧Ｖ１が所定のしきい値電圧Ｖthを僅かでも上回ると、シュミット回路の出力であるラッチ信号ＬＳは抵抗Ｒ２による正帰還作用により低レベル電圧から高レベル電圧に急激に反転する。
【００２５】
ラッチ信号ＬＳはＤタイプ−フリップフロップＤＦＦ１のクロック入力端子ＣＬに印加されている。従って、ラッチ信号ＬＳが時刻ｔ３において低レベル電圧から高レベル電圧に変化すると、その瞬間におけるデータ入力端子Ｄの入力信号レベルが記憶されて出力端子Ｑに出力される。
【００２６】
ここで、動作モード入力用外部端子６には図に示すような論理和回路３を備えた外部回路５が接続されているとする。論理和回路３の出力は動作モード入力用外部端子６に接続され、入力には動作モード指定信号ＭＯＤＳと外部入力信号ＩＮが加えられている。そして、電源投入時には外部入力信号ＩＮは低レベル電圧、動作モード指定信号ＭＯＤＳは図２の（４−１）に示すように高レベル電圧とし、その結果として動作モード入力用外部端子６を高レベル電圧に維持していたとする。すると、Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄは時刻ｔ３において高レベル電圧となっているため、Ｄタイプ−フリップフロップＤＦＦ１には高レベル電圧が記憶される。その結果、出力端子Ｑから出力される動作モード信号ＭＯＤは図２の（４−２）に示すように時刻ｔ３以降、高レベル電圧となる。
【００２７】
本実施形態では前述したように動作モード信号ＭＯＤが高レベル電圧の状態をテストモードに対応させてある。従って、時刻ｔ３以降、内部回路３はテストモードで動作することになる。即ち、動作モード入力用外部端子６に高レベル電圧を印加した状態で電源投入を行なうと内部回路３はテストモードで起動される。
【００２８】
これとは反対に、動作モード指定信号ＭＯＤＳを図２の（５−１）に示すように低レベル電圧に維持して電源投入したとする。動作モード入力用外部端子６は電源投入時に低レベル電圧に維持されているため、この場合には図２の（５−２）に示すように時刻ｔ３以降、動作モード信号ＭＯＤは低レベル電圧となる。動作モード信号ＭＯＤの低レベル電圧は通常モードに対応させてある。従って、時刻ｔ３以降、内部回路３は通常モードで動作する。即ち、動作モード入力用外部端子６を低レベル電圧の状態で電源投入を行なうと内部回路３は通常モードで起動される。
【００２９】
ラッチ信号ＬＳは、時刻ｔ３以降は高レベル電圧の状態が維持される。従って、時刻ｔ３以降にデータ入力端子Ｄの入力信号が変化したとしてもＤタイプ−フリップフロップＤＦＦ１の記憶内容は変化することなく、時刻ｔ３直後の状態が維持される。即ち、時刻ｔ３の僅か後の時刻ｔ４以降においては、動作モード入力用外部端子６の信号レベルがどのように変化しても内部回路３の動作モードに何等の影響も受けない。
【００３０】
このことは、動作モード入力用外部端子６を電源投入時には動作モード指定信号ＭＯＤＳの入力用に使用し、時刻ｔ３において動作モードが確定した後は他の用途に使用してよいことを意味する。従って、時刻ｔ３の直後の時刻ｔ４において動作モード指定信号ＭＯＤＳを低レベル電圧とした後、外部入力信号ＩＮとして内部回路３に入力する信号を使用すれば、内部回路３内に設けたレシーバ回路Ｑ２の出力には外部入力信号ＩＮと同じ信号が現れる。
【００３１】
このように本実施形態の電子回路１によれば、一つの外部端子６を起動後の動作モードを指定する動作モード指定信号ＭＯＤＳの入力用と、それ以外の目的、例えば上述した外部入力信号ＩＮの入力用との２つの目的に兼用使用することができる。従って、通常であれば２つの外部端子を必要とするところを１個の外部端子で済ますことができる利点がある。
【００３２】
（第２の実施形態）
図３は、本発明に係る電子回路の第２の実施形態の回路構成を示したものである。この第２の実施形態は第１の実施形態で説明した図１の電子回路１の変形実施形態である。図１の電子回路１では、外部端子６を内部回路３から外部回路５に信号を出力する出力ポートとして使用しようとする場合には問題が生じることがある。内部回路３の動作モードが確定する瞬間である時刻ｔ３までは、Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄには動作モード指定信号ＭＯＤＳが印加されている必要がある。ここで、内部回路３から外部回路５に信号出力するためのドライバ回路が内部回路３に設けられていた場合には、Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄの電圧が時刻ｔ３において動作モード指定信号ＭＯＤＳに一致しない場合が生ずるからである。
【００３３】
図３に示した電子回路１ａはこの問題を解決する回路で、動作モード信号ＭＯＤを確実に動作モード指定信号ＭＯＤＳにより指定された信号に一致させると共に、時刻ｔ３の後の通常モードにおいては、外部端子６を外部回路５との間の入出力ポートとして使用できるようにしたものである。なお、図中、図１と同一又は相当部分には同一符号が付してある。
【００３４】
図３に示した電子回路１ａが図１の電子回路１と異なる点は、アナログスイッチ８と２入力の論理積回路Ｑ４を追加した点である。アナログスイッチ８は、その制御端子９に印加される電圧Ｖ２により入出力端子１０、１１間の導通／非導通が制御されるスイッチであり、制御端子９に高レベル電圧が印加された時に導通、低レベル電圧が印加された時に非導通となる。入出力端子１０は外部端子６に接続され、入出力端子１１につながる配線は内部回路３に引き込まれている。制御端子９は論理積回路Ｑ４の出力端子に接続され、論理積回路Ｑ４の入力にはＤタイプ−フリップフロップＤＦＦ１の反転出力信号とラッチ信号生成回路４の出力するラッチ信号ＬＳとが入力される。
【００３５】
動作モード入力用の外部端子６を入出力ポートとして使用する際に備え、アナログスイッチ８の入出力端子１１より内部回路３に引き込まれた配線には３ステート出力のドライバ回路Ｑ５とレシーバ回路Ｑ６が接続されている。また、外部端子６から外部回路５に引き込まれた配線にも３ステート出力のドライバ回路Ｑ７とレシーバ回路Ｑ８が接続されている。
【００３６】
次に、この図３に示した電子回路１ａの動作について図４に示した波形図を参照して説明する。電子回路１ａに電源を投入するとその電源電圧Ｖddは第１の実施形態の場合と同様に図４の（１）のように上昇し、時刻ｔ２に各ＩＣが正常動作可能な電圧に達するとする。ラッチ信号生成回路４内の相互接続点７の電圧Ｖ１も第１の実施形態と同様に上昇して時刻ｔ３に所定のしきい値電圧Ｖthに達する（図４の（２）参照）。
【００３７】
ラッチ信号生成回路４の出力信号であるラッチ信号ＬＳも第１の実施形態と同様に図４の（３）に示すように変化する。即ち、時刻ｔ３までは低レベル電圧を維持して時刻ｔ３に高レベル電圧に反転し、以後は高レベル電圧を維持する。ラッチ信号ＬＳ４が低レベル電圧であると論理積回路Ｑ４の出力は低レベル電圧となる。従って、アナログスイッチ８の制御端子９に印加される電圧Ｖ２は、図４の（４−３）に示すように時刻ｔ３までは低レベル電圧となる。このためアナログスイッチ８はその間、非導通状態を維持する。
【００３８】
電源投入時の時刻ｔ１から時刻ｔ３直後までの間、外部回路５のドライバ回路Ｑ７の入力には動作モード指定信号ＭＯＤＳとして図４の（４−１）に示すようにテストモードを指示する高レベル電圧を印加したとする。同時にその間、ドライバ回路Ｑ７の出力をアクティブ状態にするように出力状態制御信号ＭＣを与えたとする。すると、アナログスイッチ８が上述のように時刻ｔ３まで非導通状態となっているため、Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄには高レベル電圧が入力される。
【００３９】
従って、時刻ｔ３においてＤタイプ−フリップフロップＤＦＦ１のクロック入力端子ＣＬに印加されているラッチ信号ＬＳが図４の（３）に示すように高レベル電圧に反転すると、Ｄタイプ−フリップフロップＤＦＦ１にはデータ入力端子Ｄの高レベル電圧が記憶される。同時にその出力端子Ｑからは高レベル電圧が出力され、その電圧は動作モード信号ＭＯＤとして内部回路３に与えられる（図４の（４−２）参照）。動作モード信号ＭＯＤの高レベル電圧はテストモードに対応させてあるので、内部回路３はテストモードで起動される。
【００４０】
時刻ｔ３以降、Ｄタイプ−フリップフロップＤＦＦ１の出力端子Ｑは高レベル電圧を維持する。このため、それを反転した信号が入力されている論理積回路Ｑ４の出力は低レベル電圧となる。つまり、アナログスイッチ８の制御端子９の電圧Ｖ２は図４の（４−３）に示すように時刻ｔ３以降も低レベル電圧となり、結局、アナログスイッチ８は全期間に渡って非導通状態を維持する。即ち、動作モード指定信号ＭＯＤＳをテストモードを指示する高レベル電圧にして電源投入した場合には、内部回路３にはテストモードが指示され、アナログスイッチ８は全期間に渡って非道通状態となる。
【００４１】
次に、動作モード指定信号ＭＯＤＳとして上述とは反対に図４の（５−１）に示すような通常モードを指示する低レベル電圧を印加して電源投入したとする。この場合もアナログスイッチ８の制御端子９の電圧Ｖ２は、図４の（５−３）に示すように時刻ｔ３までは低レベル電圧となるためアナログスイッチ８はその間、非導通状態となる。従って、Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄには低レベル電圧が加わり、動作モード信号ＭＯＤは時刻ｔ３以降、低レベル電圧となって内部回路３には通常モードが指示される。
【００４２】
Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄが低レベル電圧となるとその反転信号は高レベル電圧となる。ラッチ信号ＬＳも時刻ｔ３以降は高レベル電圧となるため、論理積回路Ｑ４の出力は時刻ｔ３に高レベル電圧に反転する。即ち、アナログスイッチ８の制御端子９に印加される電圧Ｖ２は、図４の（５−３）に示すように時刻ｔ３以降は高レベル電圧となり、アナログスイッチ８は導通状態に変わる。
【００４３】
このようにアナログスイッチ８は時刻ｔ３までは非導通、それ以降は導通状態となる。従って、時刻ｔ３以降は内部回路３と外部回路５との間で外部端子６を介し、それぞれに内蔵するドライバ回路Ｑ５、Ｑ７、レシーバ回路Ｑ６、Ｑ８を使用して入出力信号の授受を行なっても差し支えない。即ち、外部端子６を入出力ポートとして使用しても構わない。
【００４４】
内部回路３から信号を出力する場合には、外部回路５のドライバ回路Ｑ７の出力は非アクティブ状態とし、内部回路３のドライバ回路Ｑ５の出力をアクティブ状態としてその入力に送信する出力信号ＯＵＴを入力する。これにより外部回路５のレシーバ回路Ｑ８の出力には出力信号ＯＵＴが出力される。反対に外部回路５から内部回路３に信号を入力する場合には、ドライバ回路Ｑ５の出力は非アクティブ状態に、ドライバ回路Ｑ７の出力はアクティブ状態にしてドライバ回路Ｑ７の入力に入力信号ＩＮを入力する。これにより内部回路３のレシーバ回路Ｑ６の出力には入力信号ＩＮが出力される。
【００４５】
このように本実施形態の電子回路１ａによれば、一つの外部端子６を動作モード指定信号ＭＯＤＳの入力用と通常モード時の入出力ポート用の２つの目的に兼用使用することができる。従って、通常であれば２つの外部端子を必要とするところを１個少ない外部端子で済ますことができる利点がある。
【００４６】
（第３の実施形態）
図５は、本発明に係る電子回路の第３の実施形態の回路構成を示したものである。この第３の実施形態は第２の実施形態で説明した図３の電子回路１ａを応用した実施形態である。なお、図中、図３と同一又は類似部分には同一符号が付してある。
【００４７】
図５に示す電子回路２０は、図３中の電子回路１ａに相当する電子回路１ｂとこれに外付けした水晶振動子ＸＴＡＬとにより構成される。電子回路１ｂには図３の電子回路１ａと比べて外部端子１２が新たに追加してあり、その外部端子１２と動作モード入力用外部端子６との間には第１の抵抗Ｒ３が、動作モード入力用外部端子６と基準電位ＧＮＤとの間には第２の抵抗Ｒ４が接続してある。更に、内部回路３内には直列接続した２つのインバータ回路Ｑ９、Ｑ１０が設けてある。インバータ回路Ｑ９の入力端子は外部端子１２に接続すると共に基準電位ＧＮＤとの間には第１のコンデンサＣ２が接続してある。また、インバータ回路Ｑ９の出力端子は、第３の抵抗Ｒ５を介してアナログスイッチ８の入出力端子１１に接続し、その第３の抵抗Ｒ５のアナログスイッチ８側端子と基準電位ＧＮＤとの間には第２のコンデンサＣ３が接続してある。インバータ回路Ｑ１０の入力端子はインバータ回路Ｑ９の出力端子に接続してある。
【００４８】
次に、この図５の電子回路２０の動作について図６に示した波形図を参照して説明する。電子回路２０に電源を投入すると、その電源電圧Ｖddは第２の実施形態の場合と同様に図６の（１）に示すように変化する。ラッチ信号生成回路４内の相互接続点７の電圧Ｖ１、ラッチ信号ＬＳも同様にそれぞれ図６の（２）、図６の（３）に示すように変化する。従って、アナログスイッチ８の制御端子９に印加される電圧Ｖ２も第２の実施形態の場合と同様に時刻ｔ３までは低レベル電圧となり（図６の（５−３）参照）、アナログスイッチ８はその間、非導通状態となる。
【００４９】
アナログスイッチ８が時刻ｔ３まで非導通状態にあるため、Ｄタイプ−フリップフロップＤＦＦ１のデータ入力端子Ｄの電圧Ｖ３は外部端子６の電圧に等しくなる。電子回路１ｂに使用しているＩＣは入力インピーダンスの高いＭＯＳトランジスタで構成しておくと、外部端子６と基準電位ＧＮＤとの間の抵抗Ｒ４のために電圧Ｖ３は時刻ｔ３までは低レベル電圧となる（図６の（５−１）参照）。従って、時刻ｔ３においてラッチ信号ＬＳが高レベル電圧に反転するとＤタイプ−フリップフロップＤＦＦ１の出力端子Ｑの信号である動作モード信号ＭＯＤは低レベル電圧となり（図６の（５−２）参照）、内部回路３には通常モードが指示される。
【００５０】
Ｄタイプ−フリップフロップＤＦＦ１の出力端子Ｑが低レベル電圧となると論理積回路Ｑ４の出力電圧Ｖ２は高レベル電圧に変わり、アナログスイッチ８の制御端子９に高レベル電圧が印加される（図６の（５−３）参照）。これによりアナログスイッチ８は導通状態に変わる。即ち、アナログスイッチ８は時刻ｔ３までは非導通で、時刻ｔ３以降は導通状態となる。
【００５１】
時刻ｔ３までの間、外部端子６の電圧Ｖ３は低レベル電圧であるので内部回路３のインバータ回路Ｑ９の入力電圧は抵抗Ｒ３によって低レベル電圧に維持される。従って、インバータ回路Ｑ９の出力電圧は高レベル電圧となっている。水晶振動子ＸＴＡＬの両電極間電圧は抵抗Ｒ３による放電によりゼロとなっている。なお、抵抗Ｒ３、Ｒ４の抵抗値は十分大きな値にしておく。
【００５２】
時刻ｔ３においてアナログスイッチ８が導通状態に変わりその入出力端子１０、１１間の抵抗値がゼロ近くに減少すると、インバータ回路Ｑ９の出力端子は抵抗Ｒ５、アナログスイッチ８、外部端子６を介して水晶振動子ＸＴＡＬの一端に接続された状態となる。この状態における水晶振動子ＸＴＡＬ、インバータ回路Ｑ９とそれらに接続される抵抗、コンデンサを含む回路を、水晶振動子ＸＴＡＬを等価回路で表わして書き直すと図７に示すようになる。
【００５３】
電子回路１ｂに使用するＩＣに入力インピーダンスの高いＭＯＳトランジスタを使用している場合には、抵抗Ｒ３、Ｒ４の抵抗値は十分大きな値で構わない。抵抗Ｒ３、Ｒ４の抵抗値が十分に高い場合、図７の回路は水晶振動子ＸＴＡＬを誘導性インピーダンスで動作させるコルピッツ型と呼ばれる発振回路となる。コンデンサＣ２、Ｃ３の容量が水晶振動子ＸＴＡＬの等価回路内のコンデンサＣｏ、Ｃｓより十分に大きい場合には、その発振周波数ｆは次の式で計算される水晶振動子ＸＴＡＬの直列共振周波数ｆ０、即ち、
ｆ０＝（Ｌ・Ｃｏ）-1/2／（２π）
と、次の式で計算される水晶振動子ＸＴＡＬの並列共振周波数ｆ∞、即ち、
ｆ∞＝（Ｌ・Ｃｏ・Ｃｓ／（Ｃｏ＋Ｃｓ））-1/2／（２π）
との間の周波数となる。直列共振周波数ｆｓと並列共振周波数ｆ∞とは接近した値であり、水晶振動子ＸＴＡＬはその間にある発振周波数ｆでは誘導性インピーダンスで動作する。
【００５４】
従って、時刻ｔ３においてアナログスイッチ８が導通状態となると、外部端子６の電圧Ｖ３は図６の（５−１）に示すような発振波形となる。インバータ回路Ｑ９の出力端子にも同様の発振波形が現れるため、その信号を入力とするインバータ回路Ｑ１０の出力には、図６の（６）に示すように波形整形されたクロックパルスが現れる。内部回路３はこのパルス信号を通常モードでのクロック信号として使用することができる。
【００５５】
一方、この電子回路１ｂをテストモードで動作させる場合には水晶振動子ＸＴＡＬを取り外し、外部端子６に高レベル電圧を印加した状態で電源投入を行なう。水晶振動子ＸＴＡＬを取り外した場合には、電子回路１ｂは第２の実施形態の図３の電子回路１ａと同じ回路となる。従って、第２の実施形態で説明したと同様に電子回路１ｂはテストモードで起動される。アナログスイッチ８は全期間を通じて非導通状態となる。テストモードで使用するクロック信号は外部端子１２より入力する。このようにすれば、電子回路１ｂをテストモードで動作させることができる。
【００５６】
このように動作することから本実施形態の電子回路２０では、外部端子６をテストモードにおいてはテストモードで起動させるための動作モード指定信号ＭＯＤＳの入力用として使用し、通常モードにおいて水晶振動子ＸＴＡＬによる発振を起こさせるための信号経路用として兼用使用することができる。従って、各々の使用目的のために２つの端子を設ける場合に比べて端子数を１端子だけ減らすことができる利点がある。なお、第２の外部端子１２も、テストモードでは外部回路５からのテスト用クロック信号の入力端子として使用することができる。
（第４の実施形態）
図８は、本発明に係る電子回路の第４の実施形態の回路構成を示したものである。この第４の実施形態の電子回路３０は、第３の実施形態で説明した図５の電子回路２０における水晶振動子ＸＴＡＬをコイルＬ１に置き換え、抵抗Ｒ３を取り除いた構成となっている。なお、図中、図５と同一又は類似部分には同一符号が付してある。
【００５７】
この電子回路３０に電源投入した場合、電源投入時にはＤタイプ−フリップフロップＤＦＦ１のクロック入力端子ＣＬは抵抗Ｒ４により基準電位ＧＮＤに等しくなっているため、第３の実施形態の場合と同様に通常モードで起動される。通常モードで起動されるとアナログスイッチ８は導通状態となる。
【００５８】
導通状態となった後のインバータ回路Ｑ９を含む前後回路は、第３の実施形態で説明した図７の回路において水晶振動子ＸＴＡＬをコイルＬ１に置き換え抵抗Ｒ３を取り除いたものとなる。その回路も同じくコルピッツ型と呼ばれる発振回路である。発振周波数ｆは、次の式で計算される。
ｆ∞＝（Ｌ・Ｃ２・Ｃ３／（Ｃ２＋Ｃ３））-1/2／（２π）
コイルＬ１は、直流電流を流すため抵抗Ｒ３は取り除いても発振の開始に支障はない。
電子回路１ｃをテストモードで起動する場合も第３の実施形態の場合と同様で、コイルＬ１を取り外して外部端子６に高レベル電圧を印加した状態で電源投入を行なう。そして、外部端子１２よりテスト用のクロック信号を入力する。
【００５９】
このように本実施形態の電子回路３０は、通常モードにおける発振回路が異なるのみで第３の実施形態の電子回路２０と同様に動作する。従って、第３の実施形態の場合と同様に外部端子を１端子だけ少なくすることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明に係る電子回路の第１の実施形態の回路構成である。
【図２】第１の実施形態に係る電子回路１の波形図である。
【図３】第２の実施形態に係る電子回路１ａの回路構成である。
【図４】第２の実施形態に係る電子回路１ａの波形図である。
【図５】第３の実施形態に係る電子回路２０の回路構成である。
【図６】第３の実施形態に係る電子回路２０の波形図である。
【図７】第３の実施形態に係る電子回路２０中の発振回路部分を書き直した回路である。
【図８】第４の実施形態に係る電子回路３０の回路構成である。
【符号の説明】
【００６１】
図面中、１は１、１ａ、１ｂ、１ｃ、２０、３０は電子回路、２は動作モード制御回路、３は内部回路、４はラッチ信号生成回路、５は外部回路、６は動作モード入力用外部端子、８はアナログスイッチ、１２は第２の外部端子、Ｃ２は第１のコンデンサ、Ｃ３は第２のコンデンサ、ＣＬはクロック入力端子、Ｄはデータ入力端子、ＧＮＤは基準電位、Ｌ１はコイル、ＬＳはラッチ信号、ＤＦＦ１はＤタイプ−フリップフロップ、Ｑ４は論理積回路、Ｑ９はインバータ回路、Ｒ３は第１の抵抗、Ｒ４は第２の抵抗、Ｒ５は第３の抵抗、ＸＴＡＬは水晶振動子を示す。
【図１】
2006200918.tif 000003
【図２】
2006200918.tif 000004
【図３】
2006200918.tif 000005
【図４】
2006200918.tif 000006
【図５】
2006200918.tif 000007
【図６】
2006200918.tif 000008
【図７】
2006200918.tif 000009
【図８】
2006200918.tif 000010