(57)【要約】【課題】  並列接続される複数の電源の制御の独立制御によって横電流を抑制すること。横電流の発生による電源の電圧制御の停止を防いで電圧制御を維持すること。【解決手段】  電源の独立制御は、並列接続した複数電源の制御において、電源の出力電流から有効分電流と無効分電流を求め、有効分電流に基づく位相制御、及び無効分電流に基づく電圧振幅制御を含んだ出力電圧制御を行い、電圧振幅制御により電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御する。各電源は各工程を他の電源と独立して行う。各電源において内部インピーダンスの電圧降下をそれぞれ独立して補償することで横電流を抑制し、横電流を抑制することによって電源間の電圧差を低減させ、各電源の電圧は設定範囲内に制御することができ、大きな電圧差を制限する電圧リミッタによって電圧制御が停止するといった事態を避ける。【選択図】  図１
2006081317.tif 000002
【特許請求の範囲】
【請求項１】
並列接続した複数電源を制御する制御方法であって、
電源の出力電流から有効分電流と無効分電流を求める工程と、
前記有効分電流に基づく位相制御、及び前記無効分電流に基づく電圧振幅制御を含み、出力電圧を制御する工程とを備え、
前記電圧振幅制御は、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御し、
前記各電源は前記各工程を他の電源と独立して行うことを特徴とする、電源の独立制御方法。
【請求項２】
並列接続した複数電源を制御する制御方法であって、
電源の出力電流から有効分電流と無効分電流を求める工程と、
前記有効分電流に基づく位相制御、及び前記無効分電流に基づく電圧振幅制御を含む出力電圧を制御する工程とを備え、
前記電圧振幅制御は、前記無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償するインピーダンス電圧降下補償を含み、
前記各電源は前記各工程を他の電源と独立して行うことを特徴とする、電源の独立制御方法。
【請求項３】
前記位相制御は、有効分指令電流と有効分電流との差分を比例積分制御して得られた値に基づいて行い、
前記電圧振幅制御は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、インピーダンス電圧降下補償に基づいて行い、
当該インピーダンス電圧降下補償は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値により行うことを特徴とする、請求項１又は２に記載の電源の独立制御方法。
【請求項４】
前記位相制御の比例係数、積分定数及び前記電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例することを特徴とする、請求項３に記載の電源の独立制御方法。
【請求項５】
前記インピーダンス電圧降下補償の比例係数は、各電源の出力電力と独立して、並列接続される全電源について同一の値を設定することを特徴とする、請求項３又は４に記載の電源の独立制御方法。
【請求項６】
前記電源は目標電圧及び目標周波数を共通とする無停電電源であることを特徴とする、請求項１乃至５の何れかに記載の電源の独立制御方法。
【請求項７】
並列接続した複数電源間の横電流を抑制する方法であって、
前記並列接続した複数電源の少なくとも一つの電源は、
電源の出力電流から有効分電流と無効分電流を求め、
前記有効分電流に基づく位相制御、及び、前記無効分電流に基づく電圧振幅制御により出力電圧を制御し、
前記電圧振幅制御は、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御することを特徴とする、電源の横電流抑制方法。
【請求項８】
並列接続した複数電源間の横電流を抑制する方法であって、
前記並列接続した複数電源の少なくとも一つの電源は、
電源の出力電流から有効分電流と無効分電流を求め、
前記有効分電流に基づく位相制御、及び前記無効分電流に基づく電圧振幅制御により出力電圧を制御し、
前記電圧振幅制御は、前記無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償するインピーダンス電圧降下補償を含むことを特徴とする、電源の横電流抑制方法。
【請求項９】
前記位相制御は、有効分指令電流と有効分電流との差分を比例積分制御で得られた値に基づいて行い、
前記電圧振幅制御は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、インピーダンス電圧降下補償に基づいて行い、
当該インピーダンス電圧降下補償は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値により行うことを特徴とする、請求項１又は２に記載の電源の横電流抑制方法。
【請求項１０】
前記位相制御の比例係数、積分定数及び前記電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例することを特徴とする、請求項９に記載の電源の横電流抑制方法。
【請求項１１】
前記インピーダンス電圧降下補償の比例係数は、並列接続される他の電源の出力電力と独立して設定することを特徴とする、請求項９又は１０に記載の電源の横電流抑制方法。
【請求項１２】
前記電源は目標電圧及び目標周波数を共通とする無停電電源であることを特徴とする、請求項７乃至１１の何れかに記載の電源の横電流抑制方法。
【請求項１３】
並列接続した複数電源を制御する制御システムであって、
各電源は、それぞれ
電源の出力電流から有効分電流と無効分電流を求める手段と、
前記有効分電流に基づいて位相を制御する位相制御手段、及び前記無効分電流に基づいて電圧振幅を制御する電圧振幅制御手段により出力電圧を制御する電圧制御手段と備え、
前記電圧振幅制御手段は、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御し、
前記各電源は前記各手段を他の電源と独立して動作することを特徴とする、電源の独立制御システム。
【請求項１４】
並列接続した複数電源を制御する制御システムであって、
各電源は、それぞれ
電源の出力電流から有効分電流と無効分電流を求める手段と、
前記有効分電流に基づいて位相を制御する位相制御手段、及び前記無効分電流に基づいて電圧振幅を制御する電圧振幅制御手段により出力電圧を制御する電圧制御手段と備え、
前記電圧振幅制御手段は、前記無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償するインピーダンス電圧降下補償を含むことを特徴とする、電源の独立制御システム。
【請求項１５】
前記位相制御手段は、有効分指令電流と有効分電流との差分を比例積分制御で得られた値に基づいて位相制御を行い、
前記電圧振幅制御手段は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、インピーダンス電圧降下補償に基づいて行い電圧振幅制御を行い、
前記補償手段は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値によりインピーダンス電圧降下補償を行うことを特徴とする、請求項１３又は１４に記載の電源の独立制御システム。
【請求項１６】
前記位相制御の比例係数、積分定数及び前記電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例することを特徴とする、請求項１５に記載の電源の独立制御システム。
【請求項１７】
前記インピーダンス電圧降下補償の比例係数は、各電源の出力電力と独立して、並列接続される全電源について同一の値を設定することを特徴とする、請求項１５又は１６に記載の電源の独立制御システム。
【請求項１８】
前記電源は目標電圧及び目標周波数を共通とする無停電電源であることを特徴とする、請求項１３乃至１７の何れかに記載の電源の独立制御システム。
【請求項１９】
出力電流から有効分電流と無効分電流を求める手段と、
前記有効分電流に基づいて位相を制御する位相制御手段、及び前記無効分電流に基づいて電圧振幅を制御する電圧振幅制御手段を含む出力電圧制御手段を備え、
前記電圧振幅制御手段は、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御し、
前記出力電圧制御手段は並列接続した他の電源と独立して制御することを特徴とする、独立制御電源。
【請求項２０】
出力電流から有効分電流と無効分電流を求める手段と、
前記有効分電流に基づいて位相を制御する位相制御手段、及び前記無効分電流に基づいて電圧振幅を制御する電圧振幅制御手段を含む出力電圧制御手段を備え、
電圧振幅制御手段は、前記無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償するインピーダンス電圧降下補償を行うことを特徴とする、独立制御電源。
【請求項２１】
前記位相制御手段は、有効分指令電流と有効分電流との差分を比例積分制御で得られた値に基づいて位相制御を行い、
前記電圧振幅制御手段は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、インピーダンス電圧降下補償に基づいて行い電圧振幅制御を行い、
前記補償手段は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値によりインピーダンス電圧降下補償を行うことを特徴とする、請求項１９又は２０に記載の独立制御電源。
【請求項２２】
前記位相制御の比例係数、積分定数及び前記電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例することを特徴とする、請求項２１に記載の独立制御電源。
【請求項２３】
前記インピーダンス電圧降下補償の比例係数は、各電源の出力電力と独立して、並列接続される全電源について同一の値を設定することを特徴とする、請求項２１又は２２に記載の独立制御電源。
【請求項２４】
前記電源は無停電電源であることを特徴とする、請求項１９乃至２３の何れかに記載の独立制御電源。
【請求項２５】
有効分電流と無効分電流に基づいて出力電圧を制御する機能を備えた電源において、
前記出力電圧の電圧振幅を制御する工程において、
当該電源内の内部インピーダンスによる電圧降下を補償する工程をプロセッサに実行させる手順を記録し、横電流を抑制することを特徴とする電源の制御プログラム。
【請求項２６】
出力電流から有効分電流と無効分電流を求める工程と、
前記有効分電流に基づいて位相制御と前記無効分電流に基づく電圧振幅制御とによって出力電圧を制御する工程と、
前記電圧振幅制御工程において、無効分電流による電源内の電圧変動を補償するよう動作させる工程を、プロセッサに実行させる手順を記録したことを特徴とする電源の制御プログラム。
【請求項２７】
出力電流から有効分電流と無効分電流を求める工程と、
前記有効分電流に基づいて位相制御と前記無効分電流に基づく電圧振幅制御とによって出力電圧を制御する工程と、
前記電圧振幅制御工程において、前記無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償するインピーダンス電圧降下補償をプロセッサに実行させる手順を記録したことを特徴とする、電源の制御プログラム。
【請求項２８】
前記位相制御は、有効分指令電流と有効分電流との差分を比例積分制御で得られた値に基づいて行い、
前記電圧振幅制御は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、インピーダンス電圧降下補償に基づいて行い、
当該インピーダンス電圧降下補償は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値により行うことを特徴とする、請求項２６又は２７に記載の電源の制御プログラム。
【請求項２９】
前記位相制御の比例係数、積分定数及び前記電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例することを特徴とする、請求項２８に記載の電源の制御プログラム。
【請求項３０】
電源制御に用いる制御プログラムであって、
無効分電流と電源の内部インピーダンスの積を比例制御して得られた値を電圧振幅制御の制御変数として求める処理をするプロセッサに実行させる手順を記録したことを特徴とする、電源の制御プログラム。
【請求項３１】
前記インピーダンス電圧降下補償の比例係数は、並列接続される他の電源の出力電力と独立して設定することを特徴とする、請求項２８、２９、又は３０の何れかに記載の電源の制御プログラム。
【請求項３２】
前記電源は無停電電源であることを特徴とする、請求項２５乃至３１の何れかに記載の電源の制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続する複数の電源の制御に関し、特に各電源を独立制御した複数の電源間に流れる横電流を抑制する電源の制御に関する。
【背景技術】
【０００２】
無停電電源装置（ＵＰＳ）を複数台接続するなど、複数の電源を並列接続して負荷に電力を供給する構成が知られている。このように複数電源を並列接続する構成では、複数の電源の位相差の安定制御や、負荷変動に対する制御の安定性が求められる。複数の電源の並列接続における制御の問題点は、電源間に流れる横電流として観察される。
【０００３】
ここで、無停電電源装置（ＵＰＳ）は電力供給を常時行う電源であり、例えばサーバー用の電源や金融機関に用いるコンピュータ用の電源、飛行場管制用の電源など、公共性上などの求めから一瞬の停電も許されない電気機器に用いられる。
【０００４】
ＵＰＳの並列接続は、例えば、電気機器の変更に伴う必要電力の増加や、電気機器の消費電力の増加に対応するために、既存のＵＰＳに新たなＵＰＳを付加する際に行われる。
【０００５】
複数の電源の並列接続では、通常、マスタースレーブ方式と呼ばれる制御方法が適用されている。
【０００６】
図１３はマスタースレーブ方式の制御方法を説明するための構成図である。なお、以下では、電源としてＵＰＳを例として説明する。マスタースレーブ方式は、並列接続される複数の電源の内の一つをマスター（マスターＵＰＳ１０）としその他の電源をスレーブ（スレーブＵＰＳ11A，11B，…）として、マスターの電源１０とスレーブの電源１１との間を制御信号線（図中の破線で示す）で接続する。マスターの電源１０は、スレーブの電源１１からそれぞれの出力状態に係わる情報を取得し、取得した情報に基づいて接続された負荷に対して電流や電圧位相を指示して、各スレーブの電源１１が分担すべき電力量を制御することで、複数の電源の位相差の安定制御や、負荷変動に対する制御の安定性をはかり、その結果、電源間に流れる横電流が抑制される。
【０００７】
このようなマスタースレーブ方式では、並列接続される複数の電源の内の一つは、各スレーブ電源からの情報に基づいて指令を生成する構成を備える必要があり、また、各電源は情報を授受するための構成も必要となるため構成が複雑となり、並列接続する電源の台数を増加させる際には、電源間の接続に加えて電力制御信号のため接続が必要となる。また、常にマスターの電源１０とスレーブの電源１１との間において、制御を途絶えることなく継続させる必要があるという問題がある。
【０００８】
そこで、複数の電源をそれぞれ独立に分散して制御することにより、マスタースレーブ方式に伴う問題を解消することが求められ、並列接続される複数電源の独立制御の検討がなされている。
【０００９】
図１４は電源の独立制御を説明するための構成図である。なお、以下では、図１３と同様に、電源としてＵＰＳを例として説明する。独立制御では、並列接続される複数の電源１２Ａ〜１２Ｃの各電源間の制御において、マスターとスレーブとの主従関係はなく、いずれの電源も制御においては他の電源とは独立して行う。そのため、マスタースレーブ方式のように、電源間において制御信号を授受する制御信号線は備えていない。
【００１０】
電源の独立制御では、電圧源の位相を可変とすることにより複数台のＵＰＳを自律分散的に制御使用とする提案（非特許文献１）や、位相に加えて電圧振幅を可変とすることにより、横電流を抑制しようとする提案（非特許文献２）がされている。
【００１１】
図１５は独立制御の解析モデルを説明するためのモデル図である。図１５において、ＵＰＳ1，ＵＰＳ2は同定格出力電圧で異容量の電源であり、それぞれ独立に位相と電源振幅が制御され、各自の電圧と電流のみを観察するものとする。
【００１２】
この状態で、２台のＵＰＳに位相差、電圧差や負荷変動が生じた場合の独立制御を考えると、各ＵＰＳ1，ＵＰＳ2の電圧ｖ1，ｖ2はそれぞれ以下の式（１）、（２）で表される。
ｖ1＝（ＶM＋dv1）√2 cos（ω1ｔ＋hs1）      …（１）
ｖ2＝（ＶM＋dv2）√2 cos（ω1ｔ＋hs2）      …（２）
【００１３】
ここで、ＶMは電圧振幅、ωは各周波数であり、dvとhsは変数である。負荷には各ＵＰＳからの出力電流i1，i2の和（i1＋i2）が供給され、ＵＰＳ間には横電流Ｉcが流れる。
【００１４】
この電圧ｖ1，ｖ2は、有効分電流Ｉp及び無効分電流ＩqをＰＩ（比例積分）制御することで制御される。図１６はＰＩ制御の構成を示している。位相制御は有効分電流Ｉpを用いて主に負荷分担を行い、電圧振幅制御は無効分電流Ｉqを用いて横電流の抑制を行う。
【００１５】
位相制御のパラメータhsは以下の式（３）で表され、電圧振幅制御のパラメータdvは以下の式（４）で表される。
hs＝kp1(Ｉpref−Ｉp)＋kp2∫0ｔ（Ｉpref−Ｉp）dt    …（３）
dv＝kq1(Ｉqref−Ｉq)＋kq2∫0ｔ（Ｉqref−Ｉq）dt    …（４）
【００１６】
ここで、kp1，kp2，kq1，kq2，はゲインであり、Ｉpは有効分電流、Ｉqは無効分電流であり、Ｉprefは有効分指令電流、Ｉqrefは無効分指令電流である。
【００１７】
電源間で横電流が発生すると、電流分配のバランスがくずれる。このとき、電圧振幅制御パラメータdvを制御することで横電流は抑制されるが、出力電圧の大きさが大きく変化するため、出力電圧値を所定範囲内に抑えるために、電圧リミッタ等によって電圧を制限する必要がある。電圧変動によって出力電圧値が制限値に達し、電圧リミッタの作用によって制限値に制限されると、システムは安定するが無効分電流が流れ電源によっては過電流が流れることになる。
【００１８】
図１７，図１８は異容量の電源を並列接続したときの各電源の電圧，電流及び位相関係を表す図である。
【００１９】
ここでは、容量比が３：１の二つの電源（ＵＰＳ1，ＵＰＳ2）について示している。図１７（ａ），（ｂ）は、両電源の電圧値が等しい場合（Ｖ１＝Ｖ2）について示し、図１７（ｃ），（ｄ）は、電圧値が異なる場合（Ｖ2＞Ｖ1）場合について示している。なお、図１８（ａ）は図１７（ａ）と図１７（ｂ）とを重ね合わせて示し、図１８（ｂ）は図１７（ｃ）と図１７（ｄ）とを重ね合わせて示している。
【００２０】
図１７（ａ）〜（ｄ）において、各電圧Ｖ1，Ｖ2は、各電源の接続点での電圧ＶLと各電源内の内部インピーダンスによる電圧降下分とをベクトル的に加算することで表すことができる。
【００２１】
図１７（ａ），（ｂ）に示すように、両電源の電圧値が等しい場合（Ｖ１＝Ｖ2）には、電源間を流れる横電流は発生しない。一方、図１７（ｃ），（ｄ）に示すように、両電源の電圧値に差異が生じ、ＵＰＳ2の電圧値Ｖ2がＵＰＳ1の電圧値Ｖ1よりも大きくなった場合（Ｖ2＞Ｖ1）には、両電源間に横電流Ｉc´が流れる。この横電流Ｉc´によって、ＵＰＳ1では電圧Ｖ1が減少し（図１７（ａ）のＶ1から図１７（ｃ）のＶ1）、ＵＰＳ2では電圧Ｖ2が増加する（図１７（ｂ）のＶ2から（ｄ）のＶ2）。この両電源間の電圧差は、両電源が形成するループ回路の内部インピーダンスに発生する横電流Ｉc´による電圧降下分に対応すると見ることができる。
【００２２】
上記の電圧制御は、以下の式（５）で表される制御則に従っている。
dv＝kq1（Ｉqref−Ｉq）                        …（５）
【００２３】
上記式により、ＵＰＳ1，ＵＰＳ2の制御則は以下の式（６），（７）で表される。
dv1＝kq11（Ｉqref1−Ｉq1）                    …（６）
dv2＝kq12（Ｉqref2−Ｉq2）                    …（７）
【００２４】
電源間に電圧差がない（Ｖ1＝Ｖ2）場合には、前記した図（図１７（ａ），（ｂ），図１８（ａ））に示すように、
dv1＝dv2                                      …（８）
となり、式（６）〜（８）から、
kq11（Ｉqref1−Ｉq1）＝kq12（Ｉqref2−Ｉq2）    …（９）
となる。このとき、Ｖ1＝Ｖ2であるから、式（６）、（７）のゲインkq1，kq2が小さくい場合であっても、横電流Ｉc＝０となる。
【００２５】
図１８（ａ）の状態では、二つの電源の電圧は等しく、電流は容量比に比例して定まる。
【００２６】
上記の平衡状態に対して、図１７（ｃ），（ｄ），図１８（ｂ）に示すように、外乱等によって出力電圧に電圧差が生じた場合（Ｖ2＞Ｖ1）には、横電流Ｉｃが流れる。
【００２７】
ここで、横電流ＩcがＵＰＳ2からＵＰＳ1に流れると仮定すると、
Ｉq1＝Ｉqr1−Ｉc                                …（１０）
Ｉq2＝Ｉqr2＋Ｉc                                …（１１）
で表され、また、ＵＰＳ1，ＵＰＳ2の電圧制御則は、
dv1´＝kq11Ｉqref1−kq11Ｉq1＋kq11Ｉc          …（１２）
dv2´＝kq12Ｉqref2−kq12Ｉq2−kq12Ｉc          …（１３）
で表される。この電圧制御則に前記式（６），（７）の電圧制御則を適用すると、
dv1´＝dv1＋kq11Ｉc                    …（１４）
dv2´＝dv2−kq12Ｉc                    …（１５）
となる。
【００２８】
ここで、
Δv21＝dv2´−dv1´                    …（１６）
と定義すると、
Δv21＝dv2−dv1−（kq11＋kq12）Ｉc      …（１７）
【００２９】
一方、前記した位相図から
Δv21＝ＺloopＩc                      
＝Ｚ2Ｉc＋Ｚ1Ｉc                   …（１８）
なお、
Ｚ1＝（Ｒ1２＋ω２Ｌ1２）１／２ 
Ｚ2＝（Ｒ2２＋ω２Ｌ2２）１／２ 
式（１８）から
Ｉc＝Δv21／（Ｚ1＋Ｚ2）                …（１９）
【００３０】
上記式（１９）から、Δv21を小さくすれば、横電流Ｉcを減少させることができる。
このときの電圧差は、以下の式（２０）で表される。
Ｖ2−Ｖ1｜＝（Ｒloop２＋Ｘloop２）１／２・Ｉc＝Ｚloop・Ｉc      …（２０）
【００３１】
ここで、Ｒloop，Ｘloopは両電源の内部インピーダンスで形成されるループの抵抗分及びリアクタンス分であり、Ｉcはループを流れる横電流である。
【００３２】
ここで、有効分電流制御によってhsの位相制御を行うと、有効分電流Ｉpについて平衡をとることができる。図１８（ｃ）はこの有効分電流について平衡がとられた状態を示している。
【００３３】
有効分電流の平衡がとられているため、両電源の有効分電流による電圧降下はほぼ等しくなる（Ｚ1・Ｉp1＝Ｚ2・Ｉp2）ため、式（３）から有効分電流の平衡を保つために横電流Ｉcは実質的に倍増することになる。したがって、両電源の電圧差は、両電源間に流れる無効分電流に起因するといえる。
【００３４】
この有効分電流制御時の電圧差を求めると、
Δv21＝Ｖ2−Ｖ1
＝Ｚloop・Ｉc
＝（Ｚ1＋Ｚ2）・Ｉc                  …（２１）
【００３５】
パラメータを選択するときの条件から
Ｚ1：Ｚ2＝kq11：kq12
であるので、比例定数をαとおくと、
Ｚ1＝αkq11
Ｚ2＝αkq12
となるため、電圧差Δv21は
Δv21＝（kq11Ｉc＋kq12Ｉc）α            …（２２）
で表される。
【００３６】
上記式から、kq11やkq12のゲインを上げると、横電流Ｉcによって電圧差は大きくなる。このとき、エネルギー分配の最低性能を補償するために、電圧リミッタを実行することが必要である。この電圧リミッタにより、電圧は飽和して設定電圧に強制的に固定され、電圧差を抑制することが困難となる。
【００３７】
【非特許文献１】平成８年電気学会全国大会  805「複数台無停電電源の自律分散制御による高信頼化の一提案」河村篤男，中嶋泰孝  4-140，4-141
【非特許文献２】平成１４年電気学会産業応用部門大会  250「複雑系を考慮したＵＰＳの独立制御の検証実験」河村篤男，藤井良  P1311-1314
【発明の開示】
【発明が解決しようとする課題】
【００３８】
上記したように、従来提案される電源制御では、有効分電流による位相制御（hs制御）と無効分電流による電圧振幅制御（dv制御）の組み合わせによって、並列接続される複数の電源の制御を他の電源と無関係に独立して制御することができるものの、十分に横電流を抑制することができないという問題がある。
【００３９】
さらに、横電流の発生によって電圧差が大きくなり、電圧リミッタの作用によって電源の電圧制御が困難となるという問題がある。
【００４０】
そこで、本発明は前記した従来の問題点を解決し、並列接続される複数の電源の制御の独立制御によって横電流を抑制することを目的とする。また、横電流の発生による電源の電圧制御の停止を防いで、電圧制御を維持することを目的とする。
【課題を解決するための手段】
【００４１】
本出願の発明者は、並列接続される複数の電源の出力電圧の等化には、各電源の内部インピーダンスの電圧降下が関連していることを見出した。本発明は、この観点に基づいて、各電源において内部インピーダンスの電圧降下をそれぞれ独立して補償することで横電流を抑制し、横電流を抑制することによって電源間の電圧差を低減する。これにより、各電源の電圧は設定範囲内に制御することができ、大きな電圧差を制限する電圧リミッタによって電圧制御が停止するといった事態を避けることができる。
【００４２】
本発明は、各電源において内部インピーダンスの電圧降下をそれぞれ独立して補償することで横電流を抑制するという技術思想を、電源の独立制御方法、電源の横電流抑制方法、独立制御システム、独立制御電源、及び電源の制御プログラムの各態様に適用することができる。
【００４３】
電源の独立制御方法は、並列接続される複数の電源の各電源をそれぞれ独立して制御する方法の態様であり、並列接続される全ての電源を制御する形態や並列接続される電源の任意の電源を制御する形態とすることができ、並列接続される複数の電源の内少なくとも一つの電源の制御に係わる。
【００４４】
電源の独立制御方法の態様は、並列接続した複数電源を制御する制御方法であって、電源の出力電流から有効分電流と無効分電流を求める工程と、有効分電流に基づく位相制御、及び無効分電流に基づく電圧振幅制御を含んだ出力電圧制御の工程とを備える。電圧振幅制御は、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御し、各電源は各工程を他の電源と独立して行う。
【００４５】
従来提案される電圧振幅制御は、単に無効分電流と無効分指令電流との差に基づいてｄｖ制御を行うのに対して、本発明は制御対象の電源について、その電源の内部インピーダンスによる電圧降下を補償するように制御する。さらに詳細には、インピーダンス電圧降下分は、無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分である。この電圧振幅制御により、内部インピーダンスの電圧降下に起因する電圧差を低減し、横電流を低減する。
【００４６】
この電圧振幅制御は、当該電源から求めた無効分電流を用いて行うことができるため、並列接続される他の電源とは独立して行うことができる。
【００４７】
出力電圧制御において、位相制御は有効分指令電流と有効分電流との差分を比例積分制御して得られた値に基づいて行い、電圧振幅制御は無効分指令電流と無効分電流との差分を比例制御して得られた値と、インピーダンス電圧降下補償に基づいて行う。また、内部インピーダンス電圧降下補償は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値により行う。
【００４８】
位相制御の比例係数、積分定数、及び前記電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例して定めることができる。また、内部インピーダンス電圧降下補償の比例係数は、各電源の出力電力と独立して、並列接続される全電源について同一の値を設定する。電源は目標電圧及び目標周波数を共通とする無停電電源（ＵＰＳ）とすることができる。
【００４９】
次に、電源の横電流抑制方法の態様は、並列接続した複数電源間の横電流を抑制する方法であって、並列接続した複数電源の少なくとも一つの電源は、電源の出力電流から有効分電流と無効分電流を求め、有効分電流に基づく位相制御、及び、無効分電流に基づく電圧振幅制御により出力電圧を制御する。
【００５０】
電圧振幅制御は、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御する。この電圧振幅制御は、無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償する内部インピーダンス電圧降下補償を含み、この電圧振幅制御により、内部インピーダンスの電圧降下に起因する電圧差が低減し、横電流も低減する。この電圧振幅制御は、当該電源から求めた無効分電流を用いて行うことができるため、並列接続される他の電源とは独立して行うことができる。
【００５１】
位相制御、電圧振幅制御、内部インピーダンス電圧降下補償、及びこれらの制御や補償における係数は、前記した電源の独立制御方法の態様と同様とすることができ、電源は無停電電源に適用することができる。
【００５２】
次に、電源の独立制御システムの態様は、並列接続した複数電源を制御する制御システムであって、各電源は、それぞれ電源の出力電流から有効分電流と無効分電流を求める手段と、有効分電流に基づいて位相を制御する位相制御手段、前記無効分電流に基づいて電圧振幅を制御する電圧振幅制御手段により出力電圧を制御する電圧制御手段と備える。電圧振幅制御手段は、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御し、各電源は各手段を他の電源と独立して動作する。
【００５３】
本態様の電源の独立制御システムが備える電圧振幅制御手段は、無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償する内部インピーダンス電圧降下補償を含むことを特徴としている。
【００５４】
より詳細には、位相制御手段は、有効分指令電流と有効分電流との差分を比例積分制御で得られた値に基づいて位相制御を行い、電圧振幅制御手段は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、内部インピーダンス電圧降下補償に基づいて行い電圧振幅制御を行い、補償手段は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値により内部インピーダンス電圧降下補償を行う。
【００５５】
位相制御の比例係数、積分定数、及び電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例により設定することができ、内部インピーダンス電圧降下補償の比例係数は、各電源の出力電力と独立して、並列接続される全電源について同一の値を設定する。当該システムに適応する電源は目標電圧及び目標周波数を共通とする無停電電源とすることができる。
【００５６】
次に、独立制御電源の態様は電源単体に係わる構成であり、出力電流から有効分電流と無効分電流を求める手段と、有効分電流に基づいて位相を制御する位相制御手段及び無効分電流に基づいて電圧振幅を制御する電圧振幅制御手段を含む出力電圧制御手段とによって構成される。電圧振幅制御手段は、無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償する内部インピーダンス電圧降下補償を行い、当該電源の内部インピーダンスによる電圧降下を補償するよう出力電圧を制御する。出力電圧制御手段は並列接続した他の電源と独立して制御する。
【００５７】
より詳細には、位相制御手段は、有効分指令電流と有効分電流との差分を比例積分制御で得られた値に基づいて位相制御を行い、電圧振幅制御手段は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、内部インピーダンス電圧降下補償に基づいて行い電圧振幅制御を行い、補償手段は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値により内部インピーダンス電圧降下補償を行う。
【００５８】
位相制御の比例係数、積分定数、及び電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例して定めることができ、内部インピーダンス電圧降下補償の比例係数は、各電源の出力電力と独立して、並列接続される全電源について同一の値を設定することができる。また、電源は無停電電源とすることができる。
【００５９】
次に、電源の制御プログラムの態様は、有効分電流と無効分電流に基づいて出力電圧を制御する機能を備えた電源を制御するプログラムであって、出力電圧の電圧振幅を制御する工程において、当該電源内の内部インピーダンスによる電圧降下を補償する工程をプロセッサに実行させる手順を記録するものであり、制御機能を実現するために電源に設ける制御プログラムに当初から組み込んでおくことも、あるいは、後から組み込むこともできる。
【００６０】
また、電源の制御プログラムは、出力電流から有効分電流と無効分電流を求める工程をプロセッサに実行させる手順を備えることもできる。補償動作は、無効分電流により当該電源の内部インピーダンスに生じるインピーダンス電圧降下分を補償する内部インピーダンス電圧降下補償である。
【００６１】
より詳細には、位相制御は、有効分指令電流と有効分電流との差分を比例積分制御で得られた値に基づいて行い、電圧振幅制御は、無効分指令電流と無効分電流との差分を比例制御して得られた値と、内部インピーダンス電圧降下補償に基づいて行い、内部インピーダンス電圧降下補償は、無効分電流と電源の内部インピーダンスの積を比例制御して得られた値により行う。
【００６２】
位相制御の比例係数、積分定数及び前記電圧振幅制御の比例係数の各係数は、それぞれ各電源の出力電力の逆数に比例して設定することができ、内部インピーダンス電圧降下補償の比例係数は、並列接続される他の電源の出力電力と独立して設定することができる。また、制御プログラムを組み込む電源は無停電電源とすることができる。
【発明の効果】
【００６３】
以上説明したように、本発明によれば、並列接続される複数の電源の制御の独立制御によって横電流を抑制することができる。
【００６４】
また、横電流の発生による電源の電圧制御の停止を防いで、電圧制御を維持することができる。
【発明を実施するための最良の形態】
【００６５】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
【００６６】
図１は本発明による電源の独立制御を説明するための概略図である。図１において、複数の独立電源１Ａ，１Ｂ，１Ｃは並列接続され、負荷に電流を供給する。なお、ここでは複数の独立電源として独立電源１Ａ，１Ｂ，１Ｃの例を示しているが、並列接続する電源の個数は２以上の任意の個数とすることができる。ここでは、独立電源１Ａについて説明する。
【００６７】
並列接続される複数の電源において、電気機器の変更に伴う必要電力の増加や電気機器の消費電力の増加などの負荷変動や、複数の電源間の位相差や電圧差が発生した場合、各独立制御電源１（１Ａ）は、他の電源と独立して当該独立制御電源のみの制御によって、安定動作に制御する。
【００６８】
独立制御は、出力電流から有効分電流Ｉpと無効分電流Ｉqを求め、有効分電流Ｉpを用いて位相制御２を行い、無効分電流Ｉqを用いて電圧振幅制御を行う。
【００６９】
位相制御２により位相パラメータhsを求め、電圧振幅制御３により電圧振幅パラメータdvを求める。電圧振幅制御３は、内部インピーダンス電圧降下補償４によって、無効分電流Ｉqと電源の内部インピーダンスＺを用いて内部インピーダンス電圧降下を補償した電圧振幅パラメータdvを求める。
【００７０】
制御電圧値演算５は、求めた位相パラメータhs及び電圧振幅制御パラメータdvと、指令された周波数指令値ω及び電圧振幅指令値ＶMに基づいて、出力電圧制御則に従って演算を行い、制御電圧値ｖを求める。パワーアンプ６は、制御電圧値演算５で求めた制御電圧値ｖに基づいて電圧を生成する。
【００７１】
この電圧制御において、各独立電源１は、横電流の発生の要因となる無効分電流による内部インピーダンスの電圧降下を補償することによって横電流の発生を抑制し、電圧差の低減を行う。このとき、各独立電源は、内部インピーダンス電圧降下補償を電源毎に独立して行うことができるため、電圧制御を他の電源と関わりなく独立して行うことができる。
【００７２】
また、このとき、出力電圧制御則の位相制御２及び電圧振幅制御３において、各電源の動作状態を定める各ゲインの比率を並列接続される電源の出力容量に逆比例して定めることにより、各電源の出力容量に応じた電圧制御を行うことができる。
【００７３】
図２は、独立制御電源１が行う制御処理を説明するためのブロック図である。図２において、電流センサ（図示していない）により各時刻ｔで出力電流ｉ（ｔ）を測定し、有効分電流及び無効分電流演算１ａによって測定電流から電流要素（有効分電流Ｉp及び無効分電流Ｉq）を求める。
【００７４】
各電流要素の有効分電流Ｉpと無効分電流Ｉqは、それぞれ以下の式（２３），（２４）で求められる。
Ｉp＝２／Ｔ・∫ｔ−Ｔｔｉ（ｔ）cos（ωｔ＋ｈｓ）dt      …（２３）
Ｉq＝２／Ｔ・∫ｔ−Ｔｔｉ（ｔ）sin（ωｔ＋ｈｓ）dt      …（２４）
【００７５】
ここで、Ｔは周波数の逆数、ωは角周波数、hsは可変変数の一つである。例えば、ｆ＝５０Hzのときは、Ｔ＝０．０２［ｓ］、ω＝２π・５０＝３１４．１６［rad/s］である。
【００７６】
式（２３），（２４）の演算はリップルを備えているため、式（２５）、（２６）の演算処理を行うローパスフィルタ１ｂによってリップル分を抑制して平滑化する。なお、＾は平滑後の値を表すものとする。
Ｉp＾＝ａ・∫０ｔ（Ｉp−Ｉp＾）dt                        …（２５）
Ｉq＾＝ａ・∫０ｔ（Ｉq−Ｉq＾）dt                        …（２６）
ここでａは定数であり、ローパスフィルタのカット周波数である［rad/s］。
【００７７】
次に、差分演算１ｃと制御部１ｄによって位相制御を行って制御変数hs（位相パラメータ）を求め、差分演算１ｅと制御部１ｆによって電源振幅制御を行って制御変数dv（電圧振幅）を求める。
【００７８】
差分演算１ｃは、有効分電流Ｉp＾と参照値である有効分指令電流Ｉprefとを比較してその差分（Ｉpref−Ｉp＾）を求め、制御部１ｄはこの差分（Ｉpref−Ｉp）から以下の制御則に従って制御変数hsを求める。
hs＝kp1（Ｉpref−Ｉp＾）＋kp2∫０ｔ（Ｉp−Ｉp＾）dt    …（２７）
【００７９】
また、差分演算１ｅは、無効分電流Ｉq＾と参照値である無効分電流指令電流Ｉqrefとを比較してその差分（Ｉqref−Ｉq＾）を求め、制御部１ｆはこの差分（Ｉqref−Ｉq＾）から以下の制御則に従って制御変数dvを求める。
dv＝kq1（Ｉqref−Ｉq＾）＋ｇＺＩq＾                    …（２８）
【００８０】
ここで、ｋp1，ｋp2，ｋq1，ｇはゲインである。Ｚは電源（ＵＰＳ）の内部インピーダンスである。ｚd＝ｇＺＩq＾は制御変数dvのためのインピーダンス降下補償を表す。
【００８１】
任意の電源（ＵＰＳn）の内部インピーダンスＺnは以下の式（２９）で与えられる。
Ｚn＝（Ｒn２＋ω２Ｌn２）１／２                            …（２９）
【００８２】
ここで、ＲnとＬnはそれぞれ電源ＵＰＳn（ｎ＝１，２，…，Ｎ）の内部抵抗と内部インダクタンスである。
【００８３】
図３は、制御変数hsとdvのための制御部の一構成例を示すブロック図である。図３において、制御変数hs（位相パラメータ）は、式（２７）に基づいて、有効分指令電流Ｉprefと有効分電流Ｉp＾との差分した値（Ｉpref−Ｉp＾）を比例係数をkp1として比例制御した値と、差分（Ｉpref−Ｉp＾）を積分定数をkp2として積分制御した値とを加算して得ることができる。
【００８４】
また、制御変数dv（電圧振幅パラメータ）は、式（２８）に基づいて、無効分指令電流Ｉqrefと無効分電流Ｉq＾との差分した値（Ｉqref−Ｉq＾）を比例係数をkp1として比例制御した値と、無効分電流Ｉq＾を比例係数をkq11Ｚ（＝ｇＺ）として比例制御した値とを加算して得ることができる。
【００８５】
次に、制御電圧値演算１ｇによって制御変数hs及びdvを用いて、以下の式（３０）で表される制御電圧値ｖを演算して求める。パワーアンプ1hは、この制御電圧値ｖを出力するように電力増幅を行う。
ｖ＝（ＶM+dv）√２・cos（ωｔ＋hs）                  …（３０）
【００８６】
ここで、ＶMとωは固定変数であって、予め設定された値が用いられる。ＶMは電圧増幅のrms値であり、ωｔは時刻ｔ毎にω［rad/s］の周期で変化する。
【００８７】
式（２７），（２８）で表される制御則は、電流参照値となる有効分指令電流Ｉpref、無効分指令電流Ｉqref、及びゲイン（ｋp1，ｋp2，ｋq1，ｇ）を選択可能なパラメータとして含んでいる。また、式（２５），（２６）はローパスフィルタ定数ａを含んでいる。
【００８８】
パワーアンプから出力電圧を制御する上記の演算及び処理は、ＤＳＰで構成する他、各処理工程を実行する手順をプログラムに記載しておき、このプログラムをＣＰＵで実行することによりソフトウエアで行うことができる。
【００８９】
また、このプログラムによる場合には、上記処理の全てを含むプログラムの他、一部の処理を実行させるプログラムとすることができる。例えば、本発明の内部インピーダンス電圧降下補償を行うdvの算出処理をCＰＵに実行させるプログラムのみを独立させ、その他の処理機能を備える電源装置に当該プログラムを組み込むことによって、本発明の内部インピーダンス電圧降下補償を行わせるようにすることもできる。
【００９０】
これによれば、電源装置に制御用のプログラムとして当初から組み込む構成の他、既存の電源装置が備える制御プログラムに追加的に組み込む構成によって、内部インピーダンス電圧降下補償を行わせることができる。
【００９１】
以下、安定制御のための前記パラメータの選択について説明する。
はじめに、電流参照要素である有効分指令電流Ｉpreと無効分指令電流Ｉqrefの選択について説明する。
【００９２】
各独立電源の電流参照要素（Ｉpref、Ｉqref）の選定は、最大負荷（抵抗−容量負荷）を想定して定めることができる。独立電源（ＵＰＳ）の内部インピーダンスは、通常最大負荷の状態よりも十分に小さいので、電流参照要素を演算するための電気角θは最大負荷のインピーダンスの角に設定することができる。
【００９３】
したがって、
cosθ＝Ｒ｜100％負荷／Ｚ
sinθ＝ωＬ｜100％負荷／Ｚ                            …（３１）
ここで、Ｚ＝（Ｒ｜２100％負荷＋ω２Ｌ｜２100％負荷）１／２である。
【００９４】
従って、最大負荷電流は次式（３２）で表される。
Ｉ｜100％負荷＝Ｖrms／Ｚ                              …（３２）
【００９５】
また、１００％負荷状態の有効電流及び無効電流は、以下に式（３３）で与えられる。
Ｉp100％＝Ｉ｜100％負荷cosθ
Ｉq100％＝Ｉ｜100％負荷sinθ                          …（３３）
【００９６】
制御変数hsとdvの演算は、実電流要素と参照値との差分を考慮しなければならないので、おおよそ中間状態に当たる参照値、例えば最大負荷の５０％を想定して、hsとdvを零の周囲で変化させる。
Ｉpref＝０．５・Ｉp100％
Ｉqref＝０．５・Ｉq100％                                …（３４）
【００９７】
複数の電源（ＵＰＳ）では、各電源（ＵＰＳ）のＩprefとＩqrefは、式（３４）で得られた結果の割合に従って分配することで選択される。
【００９８】
次に、ゲインkp1（位相制御の比例係数）について説明する。小信号モデルに基づく安定解析によれば、システムが安定となるゲインが得られる。最も容量の大きな電源（ＵＰＳ）のゲインkp1は０．００１≦kp1≦１．０の範囲で変化する。
【００９９】
はじめに、システムが想定範囲内で安定となるよう変化させ、次に、ゲインの適当な値を選択するために、安定範囲の中間位置を選ぶ。これをゲインkp1の安定値とする。
他の電源（ＵＰＳ）のゲインkp1の値は、割合に従って設定する。
kp11・Ｓ1＝kp12・Ｓ2＝…＝kp1N・ＳN
ここで、ＳNはユニットｎ（ｎ＝１，２，…，Ｎ）の出力電力の割合である。
【０１００】
次に、ゲインｋq1（電圧振幅制御の比例係数）について説明する。
【０１０１】
小信号モデルに基づく安定解析によれば、システムの安定は、ゲインkq1の変化に対して感度が小さい。さらに、内部インピーダンス電圧降下補償がない場合のdvの制御式は、単に比例制御であることを示している。従って、電圧が変化した場合、dvの制御式は最良な電圧バランスを保証していない。そのため、電源（ＵＰＳ）間には、容量性の横電流が流れる。
【０１０２】
内部インピーダンス電源降下補償がない場合において、制御式dvに対するオフセットエラーの比率ｅは以下の式（３５）で表される。
ｅ＝（vd−dv）／vd
＝｛（１−（KL・Ｚloop・kq1）／（１＋（KL・Ｚloop・kq1）｝×１００［％］
…（３５）
【０１０３】
ここで、vdは２つの電源（ＵＰＳ）の電圧差であり、Ｚloopは電源（ＵＰＳ）の内部インピーダンスによるループインピーダンスの値である。また、ＫLはシミュレーションで得られるループ定数である。
【０１０４】
オフセットエラーが小さいと仮定したとき、このオフセットエラーを小さくする条件を満足するために、大きなゲインkq1を選択する（kq1＞１）。
【０１０５】
並列接続される複数の電源の内、任意に選択した電源（ＵＰＳ）に対してゲインkq1を選択すると、各電源のゲインkq1は以下の割合に従って設定することができる。
kq11・Ｓ1＝kq12・Ｓ2＝…＝kq1N・ＳN
ここで、ＳNはユニットｎ（ｎ＝１，２，…，Ｎ）の出力電力の割合である。
【０１０６】
次に、ゲインkp2（位相制御の積分定数）について説明する。
小信号モデルに基づく安定解析によれば、システムが安定となるゲインを求めることができる。容量が最も大きな電源（ＵＰＳ）では、ゲインkp2は０．００１≦kp2≦１．０の範囲で変化する。
【０１０７】
はじめに、システムが想定範囲内で安定となるよう変化させ、次に、ゲインの適当な値を選択するために安定範囲の中間位置を選ぶ。ここで、ゲインkp2の安定値とする。
【０１０８】
他の電源（ＵＰＳ）のゲインkp2の値は、割合に従って設定することができる。
kp21・Ｓ1＝kp22・Ｓ2＝…＝kp2N・ＳN
ここで、ＳNはユニットｎ（ｎ＝１，２，…，Ｎ）の出力電力の割合である。
【０１０９】
次に、ローパスフィルタのゲインａについて説明する。
【０１１０】
式（２５），（２６）のゲインａは、ローパスフィルタのカットオフ周波数である。有効分電流Ｉp及び無効分電流Ｉqは式（２３），（２４）を使って計算されるので、有効電流と無効電流の周波数はωに等しい。ローパスフィルタのカットオフ周波数（［rad/s］）は、この周波数ωを基準として例えばωの０．１％に設定することができる。
【０１１１】
次に、内部インピーダンス電圧降下補償のゲインｇについて説明する。
【０１１２】
図１８（ａ），（ｂ）、図４（ａ）（図１８（ｃ）），図４（ｂ）は、出力容量が異なる２つの電源（ＵＰＳ）における電圧と電流の関係を示す図である。ここでは、出力容量の出力割合が３：１の場合について示している。
【０１１３】
図１８（ａ）は、Ｖ1＝Ｖ2となる理想状態を示している。このとき、電流Ｉ1とＩ2は出力容量の割合に従った大きさとなりバランスしている。この状態では電圧差がないため、横電流はない。この状態は、図中の３角形で表されるように、Ｒ1・Ｉ1＝Ｒ2・Ｉ2，Ｘ1・Ｉ1＝Ｘ2・Ｉ2で表され、両電源（ＵＰＳ）の内部抵抗による電圧降下は等しいことを示している。
【０１１４】
図１８（ｂ）は、Ｖ2＞Ｖ1の状態を示している。電圧差により、横電流Ｉcの影響で電流Ｉ1は電流Ｉ1´に減少し、電流Ｉ2は電流Ｉ2´に増加する。電流Ｉ1´と電流Ｉ2´は、出力容量の割合に従ったバランスではなくなっている。有効分電流と無効分電流は、この条件に従って変化することを考慮すると、両電流要素も出力容量の割合に従ったバランスとはなっていない。さらに、内部インピーダンスの電圧降下も等しくなくなる。電圧Ｖ1とＶ2の差は、横電流Ｉcと両電源（ＵＰＳ）のループインピーダンス（Zloop）の積として表される。即ち
Ｖ2−Ｖ1＝ＩcＺloop                              …（３６）
【０１１５】
図４（ａ）（図１８（ｃ））は、式（２７）による位相制御によって有効分電流のバランスがとられた状態を示している。
【０１１６】
しかしながら、図示するような電圧の位相シフトが生じる。ここで、有効分電流のバランスがとられているため、横電流は無効電流によるものである、図１８（ｂ）の状態よりもより大きくなっている。
【０１１７】
図５（ａ）は有効分電流による電圧バランスの状態を示し、図５（ｂ）は無効分電流による電圧バランスの状態を示している。
【０１１８】
図５（ａ）において、Ｒ1・ＩP1≒Ｒ2・ＩP2、Ｘ1・ＩP1≒Ｘ2・ＩP2により有効分電流により内部インピーダンスに生じる電圧はほぼ平衡する。一方、図５（ｂ）において、Ｒ1・ＩQ1＜Ｒ2・ＩQ2、Ｘ1・ＩQ1＜Ｘ2・ＩQ2により無効分電流により内部インピーダンスに生じる電圧は平衡が得られず、横電流Ｉcが生じる。
【０１１９】
電圧Ｖ1*と電圧Ｖ2*の差は、有効分（Ｒ2ＩQ2−Ｒ2ＩQ2）と無効分（Ｘ2ＩQ2−Ｘ2ＩQ2）で表され、無効分電流Ｉqにより生じる。
【０１２０】
電圧差は以下の式（３７）で表され、内部インピーダンスの電圧降下分に相当している。
Ｖ2−Ｖ１＝ＩcＺloop＝Ｚ2Ｉq2−Ｚ1Ｉq1        …（３７）
ここで、Ｚ2＝（Ｒ2２＋ωＬ2２）１／２、Ｚ1＝（Ｒ1２＋ωＬ1２）１／２である。
【０１２１】
この無効分電流による電圧差を解消するには、電圧降下分をdvの制御則の式に加えて補償することによって行うことができる。これにより、自律補償される。
【０１２２】
dvの制御式は式（２８）であり、このゲインｇは制御変数hsの効果を有効なものとするように設定する。図４（ａ）によれば、無効分電流による作用はほぼ２倍である。そこで、ゲインｇを２以上に設定する（ｇ＞２）。全ての電源（ＵＰＳ）について等しく設定する。このゲインｇは、各電源の出力容量の割合とは無関係である。
【０１２３】
図４（ｂ）は、内部インピーダンス電圧降下補償による独立制御を行った後の電圧と電流の状態を示している。内部インピーダンス電圧降下補償によって、Ｚloop・Ｉc″は減少して無効分電流の電流バランスが改善され、電圧Ｖ1″と電圧Ｖ2″の差が縮小する。
【０１２４】
以下、内部インピーダンス電圧降下補償の作用について説明する。
【０１２５】
内部インピーダンス電圧降下補償の式は前記式（２８）で表される。
【０１２６】
この式を用いると、電源ＵＰＳ１に対する制御則は
dv1＝kq11（Ｉqref1−Ｉq1）＋ｇ1Ｚ1Ｉq1                  …（３８）
となり、電源ＵＰＳ2に対する制御則は
dv2＝kq12（Ｉqref2−Ｉq2）＋ｇ2Ｚ2Ｉq2                  …（３９）
となる。
【０１２７】
電圧Ｖ2と電圧Ｖ1間に電圧差があり（Ｖ2＞Ｖ1）、横電流Ｉcがある場合において、横電流ＩcがＵＰＳ2からＵＰＳ1に流れると仮定すると、前記したように
Ｉq1＝Ｉqr1−Ｉc                                  …（１０）
Ｉq2＝Ｉqr2＋Ｉc                                  …（１１）
となり、上記式（３８），（３９）は
dv1´＝kq11（Ｉqref1−Ｉqr1＋Ｉc）＋ｇ1Ｚ1（Ｉqr1−Ｉc）  …（４０）
dv2´＝kq12（Ｉqref2−Ｉqr2−Ｉc）＋ｇ2Ｚ2（Ｉqr2＋Ｉc）  …（４１）
となる。
【０１２８】
上記式を展開すると、
dv1´＝kq11Ｉqref1−kq11Ｉqr1＋kq11Ｉc＋ｇ1Ｚ1Ｉqr1−ｇ1Ｚ1Ｉc    …（４２）
dv2´＝kq12Ｉqref2−kq12Ｉqr2−kq12Ｉc＋ｇ2Ｚ2Ｉqr2＋ｇ2Ｚ2Ｉc    …（４３）
となる。さらに、整理することで、
dv1´＝kq11Ｉqref1＋（ｇ1Ｚ1−kq11）Ｉqr1＋（−ｇ1Ｚ1＋kq11）Ｉc    
＝kq11Ｉqref1＋（ｇ1Ｚ1−kq11）（Ｉqr11−Ｉc）      …（４４）
dv2´＝kp12Ｉqref2＋（ｇ2Ｚ2−kq12）Ｉqr2＋（ｇ2Ｚ2−kq12）Ｉc    
＝kq12Ｉqref2＋（ｇ2Ｚ2−kq12）（Ｉqr12＋Ｉc）      …（４５）
で表される。
【０１２９】
ここで、
Δv21＝dv2´−dv1´                    
と定義すると、
Δv21＝dv2´−dv1´
＝（kq12Ｉqref2−kq11Ｉqref1）
＋（ｇ2Ｚ2−kq12）Ｉqr2
−（ｇ1Ｚ1−kq11）Ｉqr1
＋（（ｇ2Ｚ2−kq12）＋（ｇ1Ｚ1−kq11））Ｉc    …（４６）
となる。
【０１３０】
上記式（４０），（４１）において、内部インピーダンス電圧降下補償がない場合には、ゲインｇと内部インピーダンスＺによる項が無いため、
dv1´＝kq11（Ｉqref1−Ｉqr1＋Ｉc）                    …（４７）
dv2´＝kq12（Ｉqref2−Ｉqr2−Ｉc）                    …（４８）
Δv21＝（kq12Ｉqref2−kq11Ｉqref1）
−kq12Ｉqr2＋kq11Ｉqr1
−（kq12＋kq11）Ｉc                          …（４９）
で表される。図６（ａ）はこのときの補償がない状態を示している。
【０１３１】
一方、内部インピーダンス電圧降下補償がある場合には、式（４４），（４５），（４６）において、ゲインｇと内部インピーダンスＺによる項による補償が行われる。図６（ｂ）はこのときの補償有りの状態を示している。
【０１３２】
また、ここで式（４６）によれば、第２項の（ｇ2Ｚ2−kq12）及び第３項の（ｇ1Ｚ1−kq11）が０となるように制御すると、第４項の横電流Ｉcに係わる（（ｇ2Ｚ2−kq12）＋（ｇ1Ｚ1−kq11））Ｉcも０に制御されることになり、電圧差は第１項の分（kq12Ｉqref2−kq11Ｉqref1）のみとすることができる。
【０１３３】
ここで、ゲインkq11，kq12は前記したように、出力電力ＳNとの間でkp21・Ｓ1＝kp22・Ｓ2＝…＝kp2N・ＳNの関係があるので、例えば、Ｉqref2，Ｉqref1を出力電力ＳNとの間で所定の関係で設定すると、電圧差の第１項（kq12Ｉqref2−kq11Ｉqref1）は低減させることができる。
【０１３４】
次に、電圧リミッタとの関係について説明する。
【０１３５】
本発明の内部インピーダンス電圧降下補償を行わない場合には、一般に、｜Ｉqr1｜≫｜Ｉc｜、｜Ｉqr2｜≫｜Ｉc｜の関係があるため、前記式（４４），（４５）においてｇ＝０として内部インピーダンス電圧降下補償の項を除いた前記式（４７），（４８）のdv1´,dv2´では、重負荷状態（Ｉｑ＾＞Ｉqref）では負となり（dv1´,dv2´v≦０）、電圧振幅が大きく減少する。そのため、電圧リミッタが作用し、電圧が飽和して横電流が制御不能な状態となる。
【０１３６】
これに対して、本発明の内部インピーダンス電圧降下補償を行う場合には、前記式（４４），（４５）の内部インピーダンス電圧降下補償の項の内、（ｇ1Ｚ1−kq11）Ｉqr1の項及び（ｇ2Ｚ2−kq12）Ｉqr2の項により電圧変化が抑制され、電圧リミッタの作用を避けることができる。また、（−ｇ1Ｚ1＋kq11）Ｉcの項及び（ｇ2Ｚ2−kq12）Ｉcの項により、横電流も抑制される。
【０１３７】
本発明による内部インピーダンス電圧降下補償は、Ｉq＾＞Ｉqrefの時、負の変化を補償し、dvを電圧リミッタから離れる方向に維持するように変数dvの大きな変化を減少させる。
【０１３８】
なお、独立制御の状態では、ＩcとＩqr1、Ｉqr2は区別できないため、上記式（４０）〜（４９）は本発明の内部インピーダンス電圧降下補償の効果を説明する上の式である。
【０１３９】
以下、本発明によるシミュレーション結果、及び実験結果を図７〜図１２を用いて示す。なお、シミュレーション及び実験では２つのＵＰＳを並列接続した構成とし、外乱条件として０から３０秒の間は定常状態で３０秒の時点で電圧外乱が発生した場合を設定している。
【０１４０】
図７，８は本発明の内部インピーダンス電圧降下補償を行わない場合の電流変化とdv変化のシミュレーション結果を示している。
【０１４１】
図７に示す電流変化は、ＵＰＳ1とＵＰＳ2のそれぞれの有効分電流（active current ups1, active current ups2）と無効分電流（reactive current ups1, reactive current ups2）を示している。
【０１４２】
図８に示すdv変化は、ＵＰＳ1のdv ups1とＵＰＳ2のdv ups2を示している。
【０１４３】
一方、図９，１０は本発明の内部インピーダンス電圧降下補償を行った場合の電流変化とdv変化のシミュレーション結果を示している。
【０１４４】
図９に示す電流変化は、ＵＰＳ1とＵＰＳ2のそれぞれの有効分電流（active current ups1, active current ups2）と無効分電流（reactive current ups1, reactive current ups2）を示し、図１０に示すdv変化は、ＵＰＳ1のdv ups1とＵＰＳ2のdv ups2を示している。
【０１４５】
電流変化では、図７と図９の比較から、本発明の内部インピーダンス電圧降下補償により電流変化が抑制されていることが確認される。
【０１４６】
また、dv変化では、図８の補償なしの場合には、ＵＰＳ2のdv ups2は電圧リミッタの作用によって電圧が飽和し、このときのＵＰＳ2の無効分電流（reactive current ups2）は図７から大きく増加していることが確認される。図１０の補償ありの場合には、電圧外乱の後に於いてもdv変化は電圧リミッタが作用しない範囲に抑制されている。
【０１４７】
また、図１１，１２は本発明の内部インピーダンス電圧降下補償を行った場合の電流変化とdv変化の実験結果を示しており、図９，１０のシミュレーション結果とほぼ同様の結果が得られる。なお、実験結果中の４０秒過ぎ及び６０秒前後の変動はノイズ分である。
【０１４８】
なお、上記説明では、主に独立電源装置の構成を用いて説明しているが、本発明の内部インピーダンス電圧降下補償は、電源装置の形態に限らず、電源の独立制御方法、電源の横電流抑制方法等の制御方法に適用することができ、また、複数の電源を組み合わせた独立制御システムの態様に適用することができる。また、電源の制御プログラムの態様に適用することができる。
【０１４９】
制御プログラムの態様では、少なくとも本発明の内部インピーダンス電圧降下補償をＣＰＵに実行させるプログラム部分を含み、当該プログラム部分のみの形態、あるいは、有効分電流や無効分電流の算出，制御変数hsやdvの算出、制御変数hsやdvを用いた制御電圧値ｖの算出等のパワーアンプを電圧制御するためのプログラムに組み込んだ形態等、種々の組み合わせの形態とすることができる。
【産業上の利用可能性】
【０１５０】
本発明は、無停電電源（ＵＰＳ）の他、任意の電源装置を並列接続する際、及び並列接続を及び電源装置に適用することができる。また、本発明は、単体の電源装置を並列接続する構成の他、電力体系間を並列接続する場合にも適用することができる。
【図面の簡単な説明】
【０１５１】
【図１】本発明による電源の独立制御を説明するための概略図である。
【図２】独立制御電源が行う制御処理を説明するためのブロック図である。
【図３】制御変数hsとdvのための制御部の一構成例を示すブロック図である。
【図４】異容量の電源を並列接続したときの各電源の電圧，電流及び位相関係を表す図である。
【図５】有効分電流による電圧バランス状態及び無効分電流による電圧バランスの状態を示す図である。
【図６】制御変数dvの補償の有無による相違を説明するための図である。
【図７】補償なしの場合の電流のシミュレーション結果を示す図である。
【図８】補償なしの場合のdvのシミュレーション結果を示す図である。
【図９】補償有りの場合の電流のシミュレーション結果を示す図である。
【図１０】補償有りの場合のdvのシミュレーション結果を示す図である。
【図１１】補償有りの場合の電流の実験結果を示す図である。
【図１２】補償有りの場合のdvの実験結果を示す図である。
【図１３】マスタースレーブ方式の制御方法を説明するための構成図である。
【図１４】電源の独立制御を説明するための構成図である。
【図１５】独立制御の解析モデルを説明するためのモデル図である。
【図１６】ＰＩ制御の構成を示す図である。
【図１７】異容量の電源を並列接続したときの各電源の電圧，電流及び位相関係を表す図である。
【図１８】異容量の電源を並列接続したときの各電源の電圧，電流及び位相関係を表す図である。
【符号の説明】
【０１５２】
１，１Ａ，１Ｂ，１Ｃ…独立電源
１ａ…有効分電流，無効分電流の演算
１ｂ…ローパスフィルタ
１ｃ，１ｅ…差分演算
１ｄ，１ｆ…制御部
１ｇ…制御電圧値演算
１ｈ…パワーアンプ
２…位相制御
３…電圧振幅制御
４…内部インピーダンス電圧降下補償
５…制御電圧値演算
６…パワーアンプ
１０…マスターＵＰＳ
１１Ａ，１１Ｂ…スレーブＵＰＳ
１２Ａ，１２Ｂ，１２Ｃ…ＵＰＳ  
【図１】
2006081317.tif 000003
【図２】
2006081317.tif 000004
【図３】
2006081317.tif 000005
【図４】
2006081317.tif 000006
【図５】
2006081317.tif 000007
【図６】
2006081317.tif 000008
【図７】
2006081317.tif 000009
【図８】
2006081317.tif 000010
【図９】
2006081317.tif 000011
【図１０】
2006081317.tif 000012
【図１１】
2006081317.tif 000013
【図１２】
2006081317.tif 000014
【図１３】
2006081317.tif 000015
【図１４】
2006081317.tif 000016
【図１５】
2006081317.tif 000017
【図１６】
2006081317.tif 000018
【図１７】
2006081317.tif 000019
【図１８】
2006081317.tif 000020