(57)【要約】  【課題】本発明は、熱応力に起因するパッシベーション層のクラック発生を抑制することが可能な半導体集積回路装置を提供することを目的とする。  【解決手段】本発明に係る半導体集積回路装置１０は、矩形状に切り出された半導体基板１１上の素子形成領域１２やメタル配線層１３をパッシベーション層１４で被覆して成る半導体集積回路装置であって、その四隅に、パッシベーション層１４が半導体基板１１の直上に形成されるコーナー非配線領域ＣＣ１を有する構成とされている。【選択図】      図１
2006351892.tif 000002
【特許請求の範囲】
【請求項１】
矩形状に切り出された半導体基板上の素子形成領域やメタル配線層をパッシベーション層で被覆して成る半導体集積回路装置であって、その四隅に、前記パッシベーション層が前記半導体基板の直上に形成されるコーナー非配線領域を有することを特徴とする半導体集積回路装置。
【請求項２】
前記コーナー非配線領域は、半導体集積回路装置の隅角とそこから伸びる一端縁上の第１点とを結ぶ第１の線分、同じく前記隅角とそこから伸びる別端縁上の第２点とを結ぶ第２の線分、並びに、第１点と第２点とを結ぶ第３の線分で囲まれる三角形状の領域とされており、その内側は、前記メタル配線層が一切形成されない領域とされていることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
第１、第２の線分は、その線分長が各々２５０［μｍ］とされていることを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
前記半導体基板は、その一辺が直交する他辺よりも２倍以上長いことを特徴とする請求項１〜請求項３のいずれかに記載の半導体集積回路装置。
【請求項５】
前記素子形成領域には、ドライバ回路或いはセンサ回路が複数形成されて成ることを特徴とする請求項１〜請求項４のいずれかに記載の半導体集積回路装置。
【請求項６】
前記メタル配線層は、アルミニウム配線層または銅配線層、若しくは、その再配線層であり、前記パッシベーション層は、ポリイミド樹脂層、シリコン酸化物層、または、シリコン窒化物層であることを特徴とする請求項１〜請求項５のいずれかに記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関するものであり、特に、温度サイクル試験での信頼性向上に関するものである。
【背景技術】
【０００２】
従来より、使用環境に対する高信頼性を要求される半導体集積回路装置（例えば、車載用のシリアル制御ＬＥＤ［Light Emitting Diode］ドライバ）には、その信頼性確認試験の一つとして、温度サイクル試験が課せられる。なお、温度サイクル試験とは、半導体集積回路装置に高温と低温（例えば＋１５０℃と−６５℃）を一定時間繰り返して与え、その耐久性を評価する試験である。
【０００３】
ここで、従来の半導体集積回路装置は、上記の温度サイクル試験を受けると、素子形成領域、メタル配線層、及び、パッシベーション層各々の熱膨張係数の違いから生じる熱応力によって、パッシベーション層にクラック（剥がれ）を生じ、最悪の場合には、その剥離部分直下のメタル配線層まで一緒に剥離されて、その信頼性及び歩留まりが低下することがあった。特に、表示ドライバやセンサ等、細長いチップにおいて影響が大きかった。
【０００４】
なお、上記課題を解決する従来技術としては、メタル配線層やパッシベーション層に凹凸（スリット）を形成した半導体装置が開示・提案されている（特許文献１を参照）。
【０００５】
また、本発明に関する他の従来技術としては、認識マークを含む認識エリアとダイシングラインとの間にダミーパターンを形成した半導体チップが開示・提案されている（本願出願人による特許文献２を参照）。
【特許文献１】特開平５−２８３５４０号公報
【特許文献２】特開平５−２５１５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、特許文献１の従来技術であれば、熱応力を分散してパッシベーション層のクラック発生を防止することができる。しかしながら、特許文献１の従来技術では、メタル配線層やパッシベーション層に凹凸を設ける工程（具体的には、メタル配線層直下の層間絶縁膜に凹凸を設ける工程）が別途必要となるため、生産性や歩留まりの低下を招来する、という課題を有していた。
【０００７】
また、特許文献２の従来技術は、あくまで、半導体チップのダイシング時に発生する膜剥がれ及びこれに起因する認識エラーの低減を目的とするものに過ぎず、温度サイクル試験時に生じるパッシベーション層のクラック対策としては、何ら効果がなかった。
【０００８】
本発明は、上記の問題点に鑑み、熱応力に起因するパッシベーション層のクラック発生を抑制することが可能な半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る半導体集積回路装置は、矩形状に切り出された半導体基板上の素子形成領域やメタル配線層をパッシベーション層で被覆して成る半導体集積回路装置であって、その四隅に、前記パッシベーション層が前記半導体基板の直上に形成されるコーナー非配線領域を有する構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る半導体集積回路装置において、前記コーナー非配線領域は、半導体集積回路装置の隅角とそこから伸びる一端縁上の第１点とを結ぶ第１の線分、同じく前記隅角とそこから伸びる別端縁上の第２点とを結ぶ第２の線分、並びに、第１点と第２点とを結ぶ第３の線分で囲まれる三角形状の領域とされており、その内側は、前記メタル配線層が一切形成されない領域とされた構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成る半導体集積回路装置において、第１、第２の線分は、その線分長が各々２５０［μｍ］とされた構成（第３の構成）にするとよい。
【００１２】
また、上記第１〜第３いずれかの構成から成る半導体集積回路装置において、前記半導体基板は、その一辺が直交する他辺よりも２倍以上（特に５倍以上）長い構成（第４の構成）にするとよい。
【００１３】
また、上記第１〜第３いずれかの構成から成る半導体集積回路装置において、前記素子形成領域には、ドライバ回路及び／またはセンサ回路が複数形成されて成る構成（第５の構成）にするとよい。
【００１４】
また、上記第１〜第５いずれかの構成から成る半導体集積回路装置において、前記メタル配線層は、アルミニウム配線層または銅配線層、若しくは、その再配線層であり、前記パッシベーション層は、ポリイミド樹脂層、シリコン酸化物層、または、シリコン窒化物層である構成（第６の構成）にするとよい。
【発明の効果】
【００１５】
本発明に係る半導体集積回路装置であれば、熱応力に起因するパッシベーション層のクラック発生を抑制することができるので、温度サイクル試験に対する信頼性を向上することが可能となる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明に係る半導体集積回路装置の第１実施形態を示す上面図（ａ）、及び、Ｚ−Ｚ’断面図（ｂ）である。
【００１７】
図１（ａ）に示すように、本実施形態の半導体集積回路装置１０は、予め設定されたダイシングラインに沿って切断分離された半導体チップであり、その切断分離によって、半導体集積回路装置１０には、４つの隅角及びそれらを結ぶ４つの端縁が形成されている。なお、図１（ａ）では、上記隅角及び端縁のうち、１つの隅角ａと、該隅角ａから互いに直交方向に伸びる２つの端縁Ｘ、Ｙのみが描写されている。
【００１８】
また、図１（ｂ）に示す通り、本実施形態の半導体集積回路装置１０において、矩形状に切り出された半導体基板１１には、素子形成領域（不純物拡散領域）１２が形成されており、さらにその上部には、メタル配線層１３及びパッシベーション層１４が積層形成されている。なお、半導体基板１１は、その一辺が直交する他辺よりも２倍以上（特には５倍以上）長くなるように切り出されている。また、半導体集積回路装置１０は、表示ドライバ装置或いはセンサ装置であり、その素子形成領域１２には、表示ドライバ回路或いはセンサ回路が複数形成されて成る。また、本図には示していないが、本実施形態の半導体集積回路装置１０には、上記のほか、層間絶縁膜や素子分離領域なども形成されている。
【００１９】
半導体基板１１としては、シリコン基板などを用いることができる。また、メタル配線層１３の素材としては、導電性の高いアルミニウムや銅、金などが好適である。また、素子形成領域１２やメタル配線層１３を被覆して保護するパッシベーション層１４の素材としては、電気絶縁材料であるポリイミド樹脂などを用いることができる。
【００２０】
なお、本願明細書中において、メタル配線層１３とは、図２に示すように、再配線層１３’をも含む概念である。また、パッシベーション層１４とは、先述のポリイミド樹脂等から成るパッシベーション層１４のほか、シリコン酸化物（ＳｉＯ2）やシリコン窒化物（ＳｉＮ）から成る絶縁層１４’をも含む概念である。
【００２１】
ここで、本実施形態の半導体集積回路装置１０は、温度サイクル試験での信頼性を向上すべく、図１（ａ）、（ｂ）に示すように、その四隅（熱応力の集中しやすい箇所）に、パッシベーション層１４が半導体基板１１の直上に形成されるコーナー非配線領域ＣＣ１を有する構成とされている。
【００２２】
より具体的に述べると、本実施形態のコーナー非配線領域ＣＣ１は、隅角ａと端縁Ｘ上の点ｘとを結ぶ第１の線分Ｌ１、隅角ａと端縁Ｙ上の点ｙとを結ぶ第２の線分Ｌ２、並びに、点ｘと点ｙとを結ぶ第３の線分Ｌ３で囲まれる三角形状の領域（図中のドットハッチング領域）とされており、その内側は、パッシベーション層１４との熱膨張係数差が大きいメタル配線層１３が一切形成されない領域とされている。
【００２３】
なお、図１（ａ）では、隅角ａのみが描写されているが、他の三つの隅角にも、上記同様のコーナー非配線領域が設けられている。
【００２４】
このように、半導体集積回路装置１０の四隅に、コーナー非配線領域ＣＣ１を設けることにより、パッシベーション層１４とその直下層との熱膨張係数差をできる限り低減することができるので、パッシベーション層１４に加わる熱応力自体を緩和し、延いては、パッシベーション層１４のクラック発生を抑制することが可能となる。
【００２５】
ただし、当然のことながら、過大なコーナー非配線領域ＣＣ１を設けると、クラック抑制効果を奏し得る反面、素子集積度の低減が招かれてしまう。そのため、コーナー非配線領域ＣＣ１は、パッシベーション層１４のクラックを適切に防止し得る必要最小限のサイズとすることが望ましく、例えば、第１、第２の線分Ｌ１、Ｌ２を各々２５０［μｍ］程度に設計すればよい。もちろん、上記サイズは、あくまで一例に過ぎず、パッシベーション層１４の材質や膜厚などに応じて、適宜調整を必要とする場合もあり得る。
【００２６】
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００２７】
例えば、上記の実施形態では、コーナー非配線領域ＣＣ１を定める第１、第２の線分Ｌ１、Ｌ２を同一長として説明したが、本発明の構成はこれに限定されるものではなく、両線分長は互いに異なる値としても構わない。
【００２８】
また、上記の実施形態では、コーナー非配線領域ＣＣ１を三角形状の領域とした場合を例に挙げて説明を行ったが、熱応力の集中を緩和できさえすればいかなる形状であってもよく、例えば、図３（ａ）〜（ｃ）に示すように、第３の線分Ｌ３に代えて、連続直線や自由曲線、円弧で囲まれる領域（図中のドットハッチング領域）としても構わない。
【産業上の利用可能性】
【００２９】
本発明は、半導体集積回路装置の信頼性や歩留まりを高める上で有用な技術であり、例えば、車載用電子機器に搭載される半導体集積回路装置に好適な技術である。
【図面の簡単な説明】
【００３０】
【図１】は、本発明に係る半導体集積回路装置の第１実施形態を示す上面図（ａ）及び断面図（ｂ）である。
【図２】は、本発明に係る半導体集積回路装置の第２実施形態を示す上面図（ａ）及び断面図（ｂ）である。
【図３】は、本発明に係る半導体集積回路装置の第３実施形態を示す上面図である。
【符号の説明】
【００３１】
１０    半導体集積回路装置
１１    半導体基板
１２    素子形成領域（不純物拡散領域）
１３    メタル配線層
１３’  再配線層
１４    パッシベーション層
１４’  絶縁層
ＣＣ１〜ＣＣ４    コーナー非配線領域
ａ    隅角
Ｘ、Ｙ    端縁
ｘ、ｙ    端縁Ｘ、Ｙ上の一点
【図１】
2006351892.tif 000003
【図２】
2006351892.tif 000004
【図３】
2006351892.tif 000005