(57)【要約】【課題】トレンチ底部の酸化膜に電界集中が起こり易いという問題およびトレンチ開口部の表面形状が大きく変形するという問題を解消して、耐圧が低下しにくい半導体装置の製造方法を提供すること。【解決手段】半導体基板の表面に形成した第一窒化膜をマスクとして第一トレンチを形成する工程と、前記第一トレンチの側壁に形成した第二窒化膜と前記第一窒化膜とをマスクとして前記第一トレンチの底部に第二トレンチを形成する工程と、前記第一窒化膜と前記第二窒化膜をマスクとして前記第二トレンチ内面に熱酸化膜を形成する工程と、前記第一窒化膜と第二窒化膜とを除去した後、第一トレンチ側壁にゲート絶縁膜を介してゲート電極を形成する工程とを含む半導体装置の製造方法とする。【選択図】     図１
2006351745.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に形成した第一窒化膜をマスクとして第一トレンチを形成する工程と、前記第一トレンチの側壁に形成した第二窒化膜と前記第一窒化膜とをマスクとして前記第一トレンチの底部に第二トレンチを形成する工程と、前記第一窒化膜と前記第二窒化膜をマスクとして前記第二トレンチ内面に熱酸化膜を形成する工程と、前記第一窒化膜と第二窒化膜とを除去した後、第一トレンチ側壁にゲート絶縁膜を介してゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の表面に露出する一導電型領域の表面に窒化膜を含む絶縁膜を所定パターンに形成する第一マスク絶縁膜を形成し、第一マスク絶縁膜をマスクとしてトレンチを形成する第一トレンチ形成工程と、該第一トレンチ側壁に窒化膜を含む第二マスク絶縁膜を形成し、第二マスク絶縁膜および前記第一マスク絶縁膜をマスクとして前記第一トレンチ底部に連続する追加トレンチを形成する第二トレンチ形成工程と、前記第二トレンチの内面に接合端が前記第一トレンチ側壁に至る他導電型ドレイン領域を形成するドレイン形成工程と、熱酸化により前記第二トレンチ内面に選択的に酸化膜を形成する選択酸化膜形成工程と、前記第一絶縁膜および第二絶縁膜を除去し、第一トレンチの側壁にゲート絶縁膜と該ゲート絶縁膜を介してポリシリコンゲート電極を形成するＭＯＳゲート構造の形成工程と、前記一導電型領域表面に形成され、一端が第一トレンチ側壁に露出する他導電型ソース領域を形成するソース形成工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記ポリシリコンゲート電極は、ポリシリコンを少なくとも前記第一トレンチを埋めないように前記半導体基板表面および前記第二トレンチの底部に堆積された前記ポリシリコンを除去することにより形成し、前記ソース形成工程の後に、前記半導体基板全面に層間絶縁膜を堆積する工程と、該層間絶縁膜の表面から前記ソース領域およびドレイン領域に達する開口部を形成する工程とを有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
半導体装置がトレンチＭＯＳゲート構造を有する横型ＭＯＳＦＥＴであることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
半導体装置が双方向のＭＯＳＦＥＴであることを特徴とする請求項1または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板上にトレンチを形成し、そのトレンチ内部にＭＯＳゲート構造とドレイン領域を形成した横型パワーＭＯＳＦＥＴなどの半導体装置に関する。
【背景技術】
【０００２】
従来のトレンチ横型パワーＭＯＳＦＥＴ（略号ＴＬＰＭ）の模式的断面図を図９に示す。以下、トレンチ１０３の底部がｎドレイン領域１０４となるｎチャネル型のＴＬＰＭについて述べるが、ｐチャネル型ＴＬＰＭの場合は、導電型をそれぞれ逆にすれば、同様に作ることができる。
図１０〜図１３は、図９のＴＬＰＭの製造方法について、その要部を製造工程順に示したＴＬＰＭの要部断面図である。
図１０に示すように、半導体基板１００にＴＬＰＭのチャネルが形成される領域となるｐオフセット領域１０１を形成する。
次に、図１１に示すように、酸化膜（熱酸化膜または堆積酸化膜）１０２をマスクにトレンチ１０３を形成し、トレンチ１０３形成後、マスク酸化膜１０２をそのままマスクとしてトレンチ１０３底面だけに選択的にｎドレイン領域１０４を形成する。マスク酸化膜１０２を除去した後に、図１２に示すように、ゲート酸化膜１０５を例えば１７ｎｍの厚さで形成し、次に例えば厚さ３００ｎｍのドープトポリシリコンゲート電極１０６をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）およびそれに続くエッチバック技術によりトレンチ１０３側壁にのみ残し、他の部分を除去して形成する。
【０００３】
図１３に示すように、ＴＬＰＭ部のソース領域１０７を形成した後、層間絶縁膜１０８となるトレンチ埋め込み酸化膜をＣＶＤにより形成し、化学機械研磨（ＣＭＰ）を用いて表面を平坦化する。そして、前記図９に示すように、フォトリソグラフィ工程により層間絶縁膜１０８の必要な部分にコンタクト孔１０９を形成し、このコンタクト孔１０９にバリアメタル１１１と埋め込み金属プラグ１１０を形成し、この金属プラグ１１０上にアルミニウムなどの金属電極配線１１２を形成してＴＬＰＭ２００を完成させる。
ところが、前述のように従来のＴＬＰＭ２００を作製すると、トレンチ１０３内面のゲート酸化膜１０５が薄いため、トレンチ１０３底部のｎドレイン領域１０４を高電位にした場合、トレンチ１０３底部の薄い酸化膜の部分に電界集中が起こり、素子耐圧が低下し易いという問題がある。
【０００４】
一方、次に説明するように、前記ＴＬＰＭ２００を改良してトレンチ１０３底面および底面のコーナーに厚い酸化膜を形成し、前述の電界集中を緩和して耐圧低下を防ぐ方法が知られている（特許文献１）。以下、特許文献１に記載の図１７と実質的に同じ図を本明細書に図番を変えて添付した図１４を参照しながら、改良された製造方法を説明する。
図１４（ａ）〜（ｆ）は、前記図９に示すＴＬＰＭをさらに改良した製造方法の主要工程（トレンチ８２１のエッチング用マスク酸化膜８７０の形成から選択酸化膜８４１の形成まで）を工程順に並べた半導体基板の断面図である。
半導体基板８００表面にマスク酸化膜８７０を形成し、パターニングする（図１４（ａ））。マスク酸化膜８７０は、熱酸化膜でもＣＶＤ酸化膜でもどちらでも良い。
塩素ガス、窒素、酸素の混合ガスを用いた反応性イオンエッチング（ＲＩＥ）等の異方性エッチングによりトレンチ８２１を形成する（同図（ｂ））。
【０００５】
トレンチ８２１の内面に、応力緩和のための薄いパッド酸化膜８７３を形成した後、例えばプラズマＣＶＤにより窒化シリコン膜（以下窒化膜と記す）８７２を堆積する（同図（ｃ））。
ＲＩＥ等の異方性エッチングにより基板表面およびトレンチ８２１底面の窒化膜８７２およびパッド酸化膜８７３をエッチング除去する（同図（ｄ））。
再びＲＩＥによりトレンチ８２１を更に掘り下げて深いトレンチ８２２とする。また基板表面に残ったマスク酸化膜８７０を除去する（同図（ｅ））。
熱酸化により基板表面およびトレンチ８２２の底部に厚い酸化膜８４１を形成する（同図（ｆ））。トレンチ８２１の側壁部には、窒化膜８７２があるため厚い酸化膜８４１が成長せず、薄いままとなる。
【特許文献１】特開２００２−１８４９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記特許文献１に記載のＴＬＰＭは、従来のＴＬＰＭにおける薄い酸化膜の部分に電界集中が起こり、素子耐圧が低下し易いという問題点を解決するためになされたものであり、トレンチ８２１底面およびコーナーに厚い酸化膜８４１を形成することにより電界集中を緩和する機能を有するものの、その方法として、トレンチ８２１形成のためのエッチング後に、シリコン窒化膜８７２をエッチバック法によりトレンチ８２１の側壁のみに選択的に残し、その側壁のシリコン窒化膜８７２をマスクとして、２段目のトレンチ８２２を形成し、その後、選択酸化を行う方法である。この場合、シリコン基板の表面側シリコンも酸化されてしまい、トレンチ開口部形状が酸化により大きく変形するという問題が新たに発生する。さらに、シリコン基板上部の厚い選択酸化膜を除去する工程が別途必要になるという問題も新たに発生する。
【０００７】
本発明は、前記問題点に鑑みてなされたものであり、その目的とするところは、トレンチ底部の酸化膜に電界集中が起こり易いという問題およびトレンチ開口部の表面形状が大きく変形するという問題を解消して、耐圧が低下しにくい半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
特許請求の範囲の請求項１記載の本発明によれば、前記目的は、半導体基板の表面に形成した第一窒化膜をマスクとして第一トレンチを形成する工程と、前記第一トレンチの側壁に形成した第二窒化膜と前記第一窒化膜とをマスクとして前記第一トレンチの底部に第二トレンチを形成する工程と、前記第一窒化膜と前記第二窒化膜をマスクとして前記第二トレンチ内面に熱酸化膜を形成する工程と、前記第一窒化膜と第二窒化膜とを除去した後、第一トレンチ側壁にゲート絶縁膜を介してゲート電極を形成する工程とを含む半導体装置の製造方法とすることにより、達成される。
特許請求の範囲の請求項２記載の本発明によれば、前記目的は、半導体基板の表面に露出する一導電型領域の表面に窒化膜を含む絶縁膜を所定パターンに形成する第一マスク絶縁膜を形成し、第一マスク絶縁膜をマスクとしてトレンチを形成する第一トレンチ形成工程と、該第一トレンチ側壁に窒化膜を含む第二マスク絶縁膜を形成し、第二マスク絶縁膜および前記第一マスク絶縁膜をマスクとして前記第一トレンチ底部に連続する追加トレンチを形成する第二トレンチ形成工程と、前記第二トレンチの内面に接合端が前記第一トレンチ側壁に至る他導電型ドレイン領域を形成するドレイン形成工程と、熱酸化により前記第二トレンチ内面に選択的に酸化膜を形成する選択酸化膜形成工程と、前記第一絶縁膜および第二絶縁膜を除去し、第一トレンチの側壁にゲート絶縁膜と該ゲート絶縁膜を介してポリシリコンゲート電極を形成するＭＯＳゲート構造の形成工程と、前記一導電型領域表面に形成され、一端が第一トレンチ側壁に露出する他導電型ソース領域を形成するソース形成工程とを含む半導体装置の製造方法とすることにより、達成される。
【０００９】
特許請求の範囲の請求項３記載の本発明によれば、前記ポリシリコンゲート電極は、ポリシリコンを少なくとも前記第一トレンチを埋めないように前記半導体基板表面および前記第二トレンチの底部に堆積された前記ポリシリコンを除去することにより形成し、前記ソース形成工程の後に、前記半導体基板全面に層間絶縁膜を堆積する工程と、該層間絶縁膜の表面から前記ソース領域およびドレイン領域に達する開口部を形成する工程とを有する特許請求の範囲の請求項２記載の半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項４記載の本発明によれば、半導体装置がトレンチＭＯＳゲート構造を有する横型ＭＯＳＦＥＴである特許請求の範囲の請求項１乃至３のいずれか一項に記載の半導体装置の製造方法とすることが好適である。
特許請求の範囲の請求項５記載の本発明によれば、半導体装置が双方向のＭＯＳＦＥＴである特許請求の範囲請求項1または２記載の半導体装置の製造方法とすることが望ましい。
【発明の効果】
【００１０】
本発明によれば、トレンチ開口部形状を酸化により大きく変形させることなく、トレンチの底面にのみ厚い酸化膜を形成することができ、素子耐圧の低下を防ぐことができる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を説明する。以下の説明では半導体基板に示される導電型であるｐ型、ｎ型は逆でも構わない。また、以下、実施例１ではＴＬＰＭ（トレンチ横型パワーＭＯＳＦＥＴ）を例に挙げて、実施例２では、トレンチ底面のドレイン領域へのコンタクト電極を持たず、等価的には２つのＭＯＳＦＥＴが直列に接続された、双方向ＴＬＰＭの場合について、それぞれ本発明にかかる半導体装置の製造方法を詳細に説明する。ただし、本発明は、本発明の要旨を超えない限り、以下の実施例の記載に限定されるものではない。
【実施例１】
【００１２】
図１は、この発明にかかる半導体装置の要部を示す断面図であり、図２〜図８は、この発明の半導体装置の製造方法を工程順に示した半導体基板の要部断面図である。
図２に示すように、ｐ型シリコン基板１のＴＬＰＭ形成領域にＴＬＰＭのチャネルとなるｐオフセット領域２を拡散形成する。次に、図３に示すように、第一マスク絶縁膜となる酸化膜３を例えば３０ｎｍとシリコン窒化膜４を例えば３００ｎｍ成長させ、フォトリソグラフィ工程により、トレンチ形成用パターン形成を行った後、それらの第一マスク絶縁膜３、４をマスクに第一トレンチ５を例えば１μｍの深さで形成する。前記酸化膜３はシリコン基板１とシリコン窒化膜４との密着性向上と、後でシリコン窒化膜を除去する際、シリコン窒化膜とのエッチング選択比を高くするために形成される。その後、図４に示すように、第一トレンチ５の内面に酸化膜６を例えば３０ｎｍの厚さに形成した後、新たにシリコン窒化膜７を例えば１５０ｎｍ成長させ、エッチバックすることにより、基板表面とトレンチ５の底部のシリコン窒化膜７を除去し、トレンチ側壁８には第二マスク絶縁膜となるシリコン窒化膜７を、基板表面上にはシリコン窒化膜４を残す。その後、図５に示すように、基板表面およびトレンチ側壁シリコン窒化膜４、７からなる第一および第二マスク絶縁膜をマスクとして再度トレンチエッチングを行い、２段目の第二トレンチ９を例えば０．５μｍの追加深さで形成する。そして、図６−１に示すように、酸化膜３および窒化膜４、７からなる第一および第二マスク絶縁膜をマスクをそのままマスクとしてトレンチ９内面だけに選択的にｎドレイン領域１０を形成する。ｎドレイン領域１０は最終的には熱拡散により、接合端が第一トレンチ５の側壁に達するようになる。さらにこの状態で、図６−２の示すように、熱酸化を例えば３００ｎｍの厚さで行うと、第一トレンチ５の側壁８と基板表面はそれぞれシリコン窒化膜４、７で覆われているため、第二トレンチ９の内面のみに選択的に酸化膜１１が形成される。続いてシリコン窒化膜４、７を除去し、さらに酸化膜３を除去した後に、図７に示すように、新たにゲート酸化膜１２を例えば１７ｎｍの厚みで形成し、さらに例えば厚さ３００ｎｍのドープトポリシリコンをＣＶＤにより堆積させ、エッチバックによりシリコン基板１表面と第二トレンチ９の底部のポリシリコンを除去してポリシリコンゲート電極１３をトレンチ５の側壁に形成する。そして、図８に示すように、ＴＬＰＭ部のソース領域１４となる領域を基板表面に拡散形成した後、層間絶縁膜１５となるトレンチ埋め込み酸化膜をＣＶＤにより形成し、化学機械研磨（ＣＭＰ）を用いて表面を平坦化する。そして、フォトリソグラフィ工程により必要な部分にコンタクト孔１６−１、１６−２を形成し、バリアメタル１７−１、１７−２、埋め込みプラグ１８−１、１８−２、金属電極配線１９−１、１９−２を形成すると図１に示す本発明の半導体装置ができる。
【００１３】
以上の実施例では、図１に示すように、トレンチ９の下部に選択的にｎドレイン領域１０を形成する場合であったが、シリコン基板がｎ型の場合、または、シリコン基板１とｐオフセット領域２の間にｎ型の領域を形成する場合は、ｎドレイン領域１０を形成しなくてもよい。この場合、酸化膜１１がｎ型の半導体基板１またはｎ型の領域の中に形成されることが望ましい。
さらに、シリコン基板１をｎ型とし、トレンチ９の幅を狭くして、トレンチ９をポリシリコンゲート電極１３で充填される構成とし、シリコン基板１の裏面にドレイン電極を形成した縦型トレンチＭＯＳＦＥＴに適用できる。
要するに、第一トレンチの側壁にＭＩＳゲート構造が形成され、ゲート電極へのゲート電圧のオン、オフにより、チャネルを通じて電流のオン、オフが可能になるように構成であれば、上述以外にも、いろいろな実施形態をとることができる。
【実施例２】
【００１４】
以上の説明では、ＴＬＰＭ（トレンチ横型パワーＭＯＳＦＥＴ）は、トレンチの底部にｎドレイン領域を形成したｎチャネル型のＴＬＰＭについて説明したが、図１５に示すようなトレンチ５３底面に形成したドレイン領域５４にドレインコンタクトを有さず、二つのＭＯＳＦＥＴが直列に接続された双方向のＴＬＰＭとすることもできる。図１６に、その双方向ＴＬＰＭの等価回路図を示す。以下、本発明にかかる双方向ＴＬＰＭについて説明する。
図１５は本発明にかかる、異なる実施例としての半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は（ａ）で一点鎖線枠内を示すＡ部の拡大図、同図（ｃ）は同図（ｂ）のＸ−Ｘ線で切断した要部断面図である。
図１５の（ｃ）に示すように、ｐ半導体基板５１にｎウェル領域５２を拡散形成し、このｎウェル領域５２表面層にｐオフセット領域５５を形成する。ｐオフセット領域５５表面からトレンチ５３を形成し、このトレンチ５３底面下にｎドレイン領域５４を形成する。
【００１５】
トレンチ５３内壁にゲート絶縁膜５６を形成し、トレンチ側壁５３ｂにゲート絶縁膜５６を介してゲート電極５７を形成する。この際、前述の実施例１と同様の方法により、トレンチ５３の底部に選択酸化膜５６ａを形成する。トレンチ５３に囲まれたｐオフセット領域５５の表面に、第１ｎソース領域５９と第２ｎソース領域６０を、それぞれ一端がトレンチ５３の側壁に露出するように選択的に形成する。この第１ｎソース領域５９と第２ｎソース領域６０は、図１５の（ａ）および（ｂ）に示すように、トレンチ５３を挟んで交互に形成される。層間絶縁膜５８を基板表面上に堆積し、トレンチ５３内部を充填する際に表面に形成される凹凸を平坦化する。その後、図１５（ｃ）に示すように、この層間絶縁膜５８にコンタクトホール５８ａをそれぞれ開孔して、第１ｎソース領域５９上と第２ｎソース領域６０上に第１ソース電極６１と第２ソース電極６２をそれぞれ形成する。図１５（ｂ）の鎖線で示すように、第１ソース電極６１同士、第２ソース電極６２同士は第１ソース配線６３、第２ソース配線６４でそれぞれ接続する。またゲート電極５７は層間絶縁膜５８によりソース電極６１、６２と短絡しないように延長されて図示しないゲートパッドに接続される。
【００１６】
前記したように、ｎドレイン領域５４がトレンチ底部に形成されていることと、さらに、ドレイン領域５４とゲート電極の間にはゲート絶縁膜よりかなり厚い選択酸化膜５６ａが介在しているので、電界が緩和され高耐圧を確保することができる。
また、前述のように、ゲート電極５７とｎドレイン領域５４をトレンチ５３底部に形成することで、耐圧がトレンチ５３に沿って維持されるようになり、そのため、第１ｎソース領域５９と第２ｎソース領域６０の表面での間隔を狭くでき、セルの微細化ができる。その結果、オン電圧を低下させることができる。
なお、前述のようにｐ半導体基板５１を用いることで、この基板５１をグランド電位にすることができて、図示しないＣＭＯＳ回路などをこの基板５１に形成することが容易になる。また、前記の各トレンチ底部に形成される各ｎドレイン領域５４は、それぞれ離れて形成されているが、それぞれのｎドレイン領域５４が接するように形成しても構わない。
【００１７】
前記図１６の等価回路図を用いて、前記双方向ＴＬＰＭ５０の動作について説明する。第１ソース端子Ｓ１に対して第２ソース端子Ｓ２に高電圧を印加し、第２ソース端子Ｓ２より高い電圧をゲート端子Ｇに印加することで、図１５の第１、第２ｎソース領域５９、６０とｎドレイン領域５４に挟まれたｐオフセット領域５５側面にチャネルが形成されて第２ソース端子Ｓ２から第１ソース端子Ｓ１に電流が流れる。第２ソース端子Ｓ２に対して第１ソース端子Ｓ１に高電圧を印加し、第１ソース端子Ｓ１より高い電圧をゲート端子Ｇに印加することで、第１、第２ｎソース領域５９、６０とｎドレイン領域５４に挟まれたｐオフセット領域５側面にチャネルが形成されて第１ソース端子Ｓ１から第２ソース端子Ｓ２に電流が流れる。このように、双方向に電流を流すことができる双方向ＴＬＰＭとなる。一方、ゲート端子Ｇを第１、第２ソース端子Ｓ１、Ｓ２の内の低電位側の端子の電位にするか、グランド電位にすることで、ｐオフセット領域５に形成されたチャネルを消滅させて双方向ＴＬＰＭを阻止状態とすることができる。
【００１８】
以上説明した実施例では、ゲート端子Ｇ一つの場合について説明したが、二つのＭＯＳＦＥＴに、それぞれゲート端子を設け、それぞれ別々に制御する構成とすることもできる。また、ｎドレイン領域５４を形成したが、ｎドレイン領域５４を形成しなくてもよい。この場合、ｐオフセット領域５５を酸化膜５６ａと接しない深さとすることが望ましい。
さらに、ｐオフセット２、５５はトレンチ５、５３を形成する前に拡散形成したが、トレンチ５、５３を形成する後に形成しても構わない。
さらにまた、以上の実施例において、ｐオフセット２、５５は、シリコン基板１、５１の表面から拡散形成した場合について説明したが、エピタキシャル成長により形成した場合であっても構わない。また、このとき、ｎソース領域１４、５９、６０をエピタキシャル成長により形成してもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の半導体装置にかかる半導体基板の要部断面図である。
【図２】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その１）である。
【図３】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その２）である。
【図４】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その３）である。
【図５】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その４）である。
【図６−１】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その５）である。
【図６−２】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その６）である。
【図７】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その７）である。
【図８】本発明の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その８）である。
【図９】従来の半導体装置にかかる半導体基板の要部断面図である。
【図１０】従来の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その１）である。
【図１１】従来の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その２）である。
【図１２】従来の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その３）である。
【図１３】従来の半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図（その４）である。
【図１４】特許文献１にかかる半導体装置の製造方法を製造工程順に示す半導体基板の要部断面図である。
【図１５】本発明にかかる、異なる半導体装置の半導体基板の要部断面図である。
【図１６】本発明にかかる、図１５の半導体装置の等価回路図である。
【符号の説明】
【００２０】
１…            シリコン基板、
２…            ｐオフセット領域
３…            シリコン酸化膜、マスク酸化膜
４、７…        シリコン窒化膜
５…            トレンチ
６、１２…      ゲート酸化膜
８…            トレンチ側壁
９…            追加（２段目）トレンチ
１０…          ｎドレイン領域
１１…          選択酸化膜
１３…          ドープトポリシリコンゲート電極
１４…          ｎソース領域
１５…          層間絶縁膜
１６−１、１６−２  開口部
１７−１、１７−２  バリアメタル
１８−１、１８−２  埋め込みプラグ
１９−１、１９−２  金属電極配線。
【図１】
2006351745.tif 000003
【図２】
2006351745.tif 000004
【図３】
2006351745.tif 000005
【図４】
2006351745.tif 000006
【図５】
2006351745.tif 000007
【図６−１】
2006351745.tif 000008
【図６−２】
2006351745.tif 000009
【図７】
2006351745.tif 000010
【図８】
2006351745.tif 000011
【図９】
2006351745.tif 000012
【図１０】
2006351745.tif 000013
【図１１】
2006351745.tif 000014
【図１２】
2006351745.tif 000015
【図１３】
2006351745.tif 000016
【図１４】
2006351745.tif 000017
【図１５】
2006351745.tif 000018
【図１６】
2006351745.tif 000019