(57)【要約】【課題】  高耐圧及び高速大電流ダイオードの数を減らすことができる駆動回路を提供することを課題とする。【解決手段】  容量性負荷に接続可能な第１の信号ライン（ＯＵＴＡ）と、容量性負荷に接続可能な第２の信号ラインと（ＯＵＴＢ）、第１の信号ライン及び第１の電位間に接続される第１のスイッチ（ＳＷ１）と、第１の信号ライン及び第２の電位間に接続される第２のスイッチ（ＳＷ２１）と、第１及び第２の信号ライン間に接続されるコンデンサ（Ｃ１）と、第２の信号ライン及び第２の電位間に接続される第３のスイッチ（ＳＷ３１）と、第１及び第２の信号ラインの少なくとも一方と第２の電位との間に接続されるコイル回路（Ａ，Ｂ）とを有する駆動回路が提供される。第２のスイッチ及び第３のスイッチの少なくとも一方は、複数のｎチャネル電界効果トランジスタの直列接続構成を有する。【選択図】        図１
2006234984.tif 000002
【特許請求の範囲】
【請求項１】
表示手段となる容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷に接続可能な第１の信号ラインと、
前記容量性負荷に接続可能な第２の信号ラインと、
前記第１の信号ライン及び第１の電位間に接続される第１のスイッチと、
前記第１の信号ライン及び第２の電位間に接続される第２のスイッチと、
前記第１及び第２の信号ライン間に接続されるコンデンサと、
前記第２の信号ライン及び前記第２の電位間に接続される第３のスイッチと、
前記第１及び第２の信号ラインの少なくとも一方と前記第２の電位との間に接続されるコイル回路とを有し、
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、複数のｎチャネル電界効果トランジスタの直列接続構成を有する駆動回路。
【請求項２】
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有する請求項１記載の駆動回路。
【請求項３】
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、２個のｎチャネル電界効果トランジスタのソース同士を接続する直列接続構成を有する請求項１記載の駆動回路。
【請求項４】
前記コイル回路は、アノードが前記第２の信号ラインに接続される第１のダイオードと、前記第１のダイオードのカソード及び前記第２の電位間に接続される第１のコイルとを有し、
前記第３のスイッチは、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有し、
さらに、アノードが前記第１のダイオードのカソードに接続され、カソードが前記第３のスイッチのｎチャネル電界効果トランジスタのドレインの相互接続点に接続される第２のダイオードを有する請求項２記載の駆動回路。
【請求項５】
前記コイル回路は、カソードが前記第１の信号ラインに接続される第１のダイオードと、前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルとを有し、
前記第２のスイッチは、２個のｎチャネル電界効果トランジスタのソース同士を接続する直列接続構成を有し、
さらに、カソードが前記第１のダイオードのアノードに接続され、アノードが前記第３のスイッチのｎチャネル電界効果トランジスタのソースの相互接続点に接続される第２のダイオードを有する請求項３記載の駆動回路。
【請求項６】
前記コイル回路は、カソードが前記第１の信号ラインに接続される第１のダイオードと、前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルとを有し、
さらに、前記第１のダイオードのアノード及び前記第２の電位間に接続される第４のスイッチを有する請求項２記載の駆動回路。
【請求項７】
前記コイル回路は、アノードが前記第２の信号ラインに接続される第１のダイオードと、前記第１のダイオードのカソード及び前記第２の電位間に接続される第１のコイルとを有し、
さらに、前記第１のダイオードのカソード及び前記第２の電位間に接続される第４のスイッチを有する請求項３記載の駆動回路。
【請求項８】
前記第２の電位は、グランド電位である請求項１記載の駆動回路。
【請求項９】
請求項１記載の駆動回路と、
前記容量性負荷を有するプラズマディスプレイパネルと
を有するプラズマディスプレイ装置。
【請求項１０】
表示手段となる容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷に接続可能な第１の信号ラインと、
前記容量性負荷に接続可能な第２の信号ラインと、
前記第１の信号ライン及び第１の電位間に接続される第１のスイッチと、
前記第１の信号ライン及び第２の電位間に接続される第２のスイッチと、
前記第１及び第２の信号ライン間に接続されるコンデンサと、
前記第２の信号ライン及び前記第２の電位間に接続される第３のスイッチと、
前記第１及び第２の信号ラインの少なくとも一方と前記第２の電位との間に接続されるコイル回路とを有し、
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチの２組みを直列接続した構成、又はＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネル電界効果トランジスタとを直列接続した構成を有する駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
図２は、下記の特許文献１の図４に記載されているプラズマディスプレイ装置の駆動回路の回路図である。この駆動回路は、容量性負荷２０に所定の電圧を印加する。コイル回路Ａ、Ａ’、Ｂ及びＢ’は、容量性負荷２０と共に電力回収回路を構成する。コイル回路Ａ、Ａ’、Ｂ及びＢ’の発振の抑制は、それぞれスイッチＳＷ２、ＳＷ３、ＳＷ２’及びＳＷ３’を用いて行う。そのため、電源回路への逆流を防止するため、スイッチＳＷ２、ＳＷ３、ＳＷ２’及びＳＷ３’内にそれぞれ高耐圧及び高速大電流ダイオード２０１、２０２、２０３、２０４、２０１’、２０２’、２０３’、２０４’を必要とする。
【０００３】
【特許文献１】国際公開第２００４／０３２１０８号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００４】
高耐圧及び高速大電流ダイオード２０１〜２０４、２０１’〜２０４’を用いると、部品数が増え、回路占有面積が大きくなり、コストアップの原因になる。
【０００５】
本発明の目的は、高耐圧及び高速大電流ダイオードの数を減らすことができる駆動回路及びプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、表示手段となる容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路であって、容量性負荷に接続可能な第１の信号ラインと、容量性負荷に接続可能な第２の信号ラインと、第１の信号ライン及び第１の電位間に接続される第１のスイッチと、第１の信号ライン及び第２の電位間に接続される第２のスイッチと、第１及び第２の信号ライン間に接続されるコンデンサと、第２の信号ライン及び第２の電位間に接続される第３のスイッチと、第１及び第２の信号ラインの少なくとも一方と第２の電位との間に接続されるコイル回路とを有する駆動回路が提供される。第２のスイッチ及び第３のスイッチの少なくとも一方は、複数のｎチャネル電界効果トランジスタの直列接続構成を有する。
【発明の効果】
【０００７】
高耐圧及び高速大電流ダイオードを減らすことができるので、部品数削減及び回路占有面積の小領域化が可能となり、コスト低減化を実現することができる。
【発明を実施するための最良の形態】
【０００８】
（第１の実施形態）
図１５は、本発明の第１の実施形態による交流駆動型プラズマディスプレイ装置の構成例を示す図である。制御回路１５０１は、画像データＤＡＴＡ、クロックＣＬＯＣＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを入力し、Ｘ側駆動回路１５０２、Ｙ側駆動回路１５０３及びアドレス側駆動回路１５０４を制御する。Ｘ側駆動回路１５０２は、複数のＸ電極Ｘ１，Ｘ２，・・・に同一の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ側駆動回路１５０３は、複数のＹ電極Ｙ１，Ｙ２，・・・にそれぞれ所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。アドレス側駆動回路１５０４は、複数のアドレス電極Ａ１，Ａ２，・・・にそれぞれ所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【０００９】
プラズマディスプレイパネル１５０５では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル３は２次元画像を表示することができる。表示セルＣｉｊ内のＸ電極Ｘｉ及びＹ電極Ｙｉは、その間に空間を有し、容量性負荷を構成する。
【００１０】
図１７（Ａ）は、図１５の表示セルＣｉｊの断面構成例を示す図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板２１１上に形成されている。その上には、放電空間２１７に対し絶縁するための誘電体層２１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜２１３が被着されている。
【００１１】
一方、アドレス電極Ａｊは、前面ガラス基板２１１と対向して配置された背面ガラス基板２１４上に形成され、その上には誘電体層２１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜２１３と誘電体層２１５との間の放電空間２１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１２】
図１７（Ｂ）は、交流駆動型プラズマディスプレイパネルの容量Ｃｐを説明するための図である。容量Ｃａは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の放電空間２１７の容量である。容量Ｃｂは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の誘電体層２１２の容量である。容量Ｃｃは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の前面ガラス基板２１１の容量である。これらの容量Ｃａ，Ｃｂ，Ｃｃの合計によって、電極Ｘｉ及びＹｉ間のパネル容量Ｃｐが決まる。
【００１３】
図１７（Ｃ）は、交流駆動型プラズマディスプレイの発光を説明するための図である。隔壁（リブ）２１６の内面には、赤、青、緑色の蛍光体２１８がストライプ状に各色毎に配列、塗付されており、Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体２１８を励起して光２２１が生成されるようになっている。
【００１４】
図４は、画像のサブフレームにおけるアドレス電極Ａｊ、Ｘ電極Ｘｉ及びＹ電極Ｙｉの電圧波形の例を示す図である。１フレームは、複数のサブフレームにより構成される。各サブフレームは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン（維持放電）期間Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルＣｉｊの初期化を行う。アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・等に順次負のスキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極ＡｊにアドレスパルスＶａを印加することにより、所望の表示セルＣｉｊの発光を選択することができる。サステイン期間Ｔｓでは、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉに逆位相のサステインパルスを供給する。Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に電圧Ｖｓが印加される毎にサステイン放電を行い、発光を行う。
【００１５】
図１は、本実施形態によるＸ側駆動回路１５０２及びＹ側駆動回路１５０３の構成例を示す回路図である。容量性負荷２０は、Ｘ電極Ｘ及びＹ電極Ｙ並びにその間の誘電体により構成される。Ｘ側駆動回路１５０２は、容量性負荷２０の左側の回路であり、Ｘ電極Ｘに所定の電圧を印加する。Ｙ側駆動回路１５０３は、容量性負荷２０の右側の回路であり、Ｙ電極Ｙに所定の電圧を印加する。
【００１６】
以下、ＭＯＳ電界効果トランジスタを単にトランジスタという。ｎチャネルトランジスタは、すべて寄生ダイオードを有し、ソースに寄生ダイオードのアノードが接続され、ドレインに寄生ダイオードのカソードが接続される。ｐチャネルトランジスタも、すべて寄生ダイオードを有し、ドレインに寄生ダイオードのアノードが接続され、ソースに寄生ダイオードのカソードが接続される。
【００１７】
まず、Ｘ側駆動回路について説明する。スイッチＳＷ４は、ｎチャネルトランジスタにより構成され、信号ラインＯＵＴＡ及びＯＵＴＣ間に接続される。信号ラインＯＵＴＣは、Ｘ電極Ｘに接続される。信号ラインＯＵＴＡは、容量性負荷２０に接続可能である。スイッチＳＷ５は、ｎチャネルトランジスタにより構成され、信号ラインＯＵＴＢ及びＯＵＴＣ間に接続される。信号ラインＯＵＴＢも、容量性負荷２０に接続可能である。コンデンサＣ１及びＣｘは、信号ラインＯＵＴＡ及びＯＵＴＢ間に接続される。
【００１８】
スイッチＳＷ１は、ｎチャネルトランジスタ及びダイオードＤ１の直列接続であり、信号ラインＯＵＴＡ及び電位＋Ｖｓ／２（第１の電位）間に接続される。ダイオードＤ１は、アノードが電位＋Ｖｓ／２側に接続され、カソードが信号ラインＯＵＴＡ側に接続される。
【００１９】
スイッチＳＷ２１は、２個のｎチャネルトランジスタのドレイン同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ及びグランド電位（第２の電位）間に接続される。コイル回路Ａは、コイルＬＡ及びダイオードＤＡの直列接続構成を有し、信号ラインＯＵＴＡ及びグランド電位間に接続される。ダイオードＤＡは、カソードが信号ラインＯＵＴＡに接続される。コイルＬＡは、ダイオードＤＡのアノード及びグランド電位間に接続される。スイッチＳＷ１１は、ｐチャネルトランジスタで構成され、ダイオードＤＡのアノードとグランド電位との間に接続される。ダイオードＤ３１は、スイッチＳＷ１１と直列に接続され、アノードがグランド電位側に接続され、カソードがダイオードＤＡのアノード側に接続される。
【００２０】
スイッチＳＷ３１は、２個のｎチャネルトランジスタのドレイン同士を接続する直列接続構成を有し、信号ラインＯＵＴＢ及びグランド電位間に接続される。コイル回路Ｂは、コイルＬＢ及びダイオードＤＢの直列接続構成を有し、信号ラインＯＵＴＢ及びグランド電位間に接続される。ダイオードＤＢは、アノードが信号ラインＯＵＴＢに接続される。コイルＬＢは、ダイオードＤＢのカソード及びグランド電位間に接続される。ダイオードＤ２１は、アノードがダイオードＤＢのカソードに接続され、カソードがスイッチＳＷ３１のｎチャネルトランジスタのドレインの相互接続点に接続される。
【００２１】
次に、Ｙ側駆動回路について説明する。Ｙ側駆動回路は、Ｘ側駆動回路と同様の構成を有する。スイッチＳＷ４’は、ｎチャネルトランジスタにより構成され、信号ラインＯＵＴＡ’及びＯＵＴＣ’間に接続される。信号ラインＯＵＴＣ’は、Ｙ電極Ｙに接続される。信号ラインＯＵＴＡ’は、容量性負荷２０に接続可能である。スイッチＳＷ５’は、ｎチャネルトランジスタにより構成され、信号ラインＯＵＴＢ’及びＯＵＴＣ’間に接続される。信号ラインＯＵＴＢ’も、容量性負荷２０に接続可能である。コンデンサＣ４及びＣｙは、信号ラインＯＵＴＡ’及びＯＵＴＢ’間に接続される。
【００２２】
スイッチＳＷ４’及びＳＷ５’は、スキャンドライバＳＤを構成している。スキャンドライバＳＤは、図４のアドレス期間ＴａにおけるＹ電極Ｙのスキャンパルスを出力するためのスイッチング動作を行う。
【００２３】
スイッチＳＷ１’は、ｎチャネルトランジスタ及びダイオードＤ１’の直列接続であり、信号ラインＯＵＴＡ’及び電位＋Ｖｓ／２間に接続される。ダイオードＤ１’は、アノードが電位＋Ｖｓ／２側に接続され、カソードが信号ラインＯＵＴＡ’側に接続される。
【００２４】
スイッチＳＷ２１’は、２個のｎチャネルトランジスタのドレイン同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ’及びグランド電位間に接続される。コイル回路Ａ’は、コイルＬＡ’及びダイオードＤＡ’の直列接続構成を有し、信号ラインＯＵＴＡ’及びグランド電位間に接続される。ダイオードＤＡ’は、カソードが信号ラインＯＵＴＡ’に接続される。コイルＬＡ’は、ダイオードＤＡ’のアノード及びグランド電位間に接続される。スイッチＳＷ１１’は、ｐチャネルトランジスタで構成され、ダイオードＤＡ’のアノードとグランド電位との間に接続される。ダイオードＤ３１’は、スイッチＳＷ１１’と直列に接続され、アノードがグランド電位側に接続され、カソードがダイオードＤＡ’のアノード側に接続される。
【００２５】
スイッチＳＷ３１’は、２個のｎチャネルトランジスタのドレイン同士を接続する直列接続構成を有し、信号ラインＯＵＴＢ’及びグランド電位間に接続される。コイル回路Ｂ’は、コイルＬＢ’及びダイオードＤＢ’の直列接続構成を有する。コイル回路Ｂ’及びスイッチＳＷ１０の直列接続は、信号ラインＯＵＴＢ’及びグランド電位間に接続される。スイッチＳＷ１０は、ｎチャネルトランジスタにより構成される。ダイオードＤＢ’は、アノードが信号ラインＯＵＴＢ’に接続される。コイルＬＢ’は、ダイオードＤＢ’のカソードとグランド電位との間に接続される。ダイオードＤ２１’は、アノードがダイオードＤＢ’のカソードに接続され、カソードがスイッチＳＷ３１’のｎチャネルトランジスタのドレインの相互接続点に接続される。
【００２６】
スイッチＳＷ８は、抵抗Ｒ１及びｎｐｎバイポーラトランジスタＴｒ１を含み、信号ラインＯＵＴＢ’及び書き込み電位Ｖｗ間に接続され、図４のリセット期間ＴｒにおけるＹ電極Ｙの電圧を生成することができる。
【００２７】
スイッチＳＷ９は、ｎチャネルトランジスタＴｒ２及びＴｒ３を含み、信号ラインＯＵＴＢ’及び電位Ｖｘ間に接続され、図４のサステイン期間ＴｓにおけるＹ電極Ｙの電圧を生成することができる。
【００２８】
スイッチＳＷ１０は、図４のリセット期間Ｔｒ及びアドレス期間Ｔａ等に、信号ラインＯＵＴＢ’に印加される電圧Ｖｗ及びＶｘが、そのままグランド電位に抜けてしまわないようにするためのスイッチである。
【００２９】
図３は、図１に示した駆動回路のサステイン期間Ｔｓ（図４）における動作例を示す波形図である。Ｘ側駆動回路の信号ラインＯＵＴＡ、ＯＵＴＢ及びＯＵＴＣの電圧波形は一緒に表示している。ここで、それらの電圧波形を見やすくするため、信号ラインＯＵＴＣの電圧波形に対して、信号ラインＯＵＴＡの電圧波形は少し持ち上げて、信号ラインＯＵＴＢの電圧波形は少し持ち下げて表示している。Ｙ側駆動回路の信号ラインＯＵＴＡ’、ＯＵＴＢ’及びＯＵＴＣ’も同様である。
【００３０】
時刻ｔ１の前では、スイッチＳＷ１、ＳＷ１’、ＳＷ３１、ＳＷ３１’、ＳＷ４及びＳＷ４’はオフ、スイッチＳＷ２１、ＳＷ２１’、ＳＷ５、ＳＷ５’、ＳＷ１１及びＳＷ１１’はオンである。
【００３１】
コンデンサＣ１には、電圧Ｖｓ／２が充電されている。信号ラインＯＵＴＡはグランド電位であり、信号ラインＯＵＴＢは電位−Ｖｓ／２である。スイッチＳＷ５がオンであるので、信号ラインＯＵＴＣは信号ラインＯＵＴＢと同じく電位−Ｖｓ／２である。
【００３２】
同様に、コンデンサＣ４には、電圧Ｖｓ／２が充電されている。信号ラインＯＵＴＡ’はグランド電位であり、信号ラインＯＵＴＢ’は電位−Ｖｓ／２である。スイッチＳＷ５’がオンであるので、信号ラインＯＵＴＣ’は信号ラインＯＵＴＢ’と同じく電位−Ｖｓ／２である。
【００３３】
時刻ｔ１では、スイッチＳＷ２１、ＳＷ５及びＳＷ１１をオフにする。信号ラインＯＵＴＣは、信号ラインＯＵＴＢから切り離される。
【００３４】
次に、時刻ｔ２では、スイッチＳＷ４をオンにする。容量性負荷２０に蓄積された信号ラインＯＵＴＣ（Ｘ電極Ｘ）の電位−Ｖｓ／２がスイッチＳＷ４を介して信号ラインＯＵＴＡに伝達され、信号ラインＯＵＴＡの電位が−Ｖｓ／２となり、その電位はコンデンサＣ１の一方の端子に印加される。これにより、コンデンサＣ１の他方の端子における電位は−Ｖｓへ変化し、信号ラインＯＵＴＢの電位も−Ｖｓとなる。
【００３５】
そして、時刻ｔ１の直後から、コイルＬＡ及び容量性負荷２０によりＬＣ共振が行われる。グランド電位はコイルＬＡ及びスイッチＳＷ４を介して容量性負荷２０に接続されるので、信号ラインＯＵＴＡ及びＯＵＴＣの電位は−Ｖｓ／２からグランドレベルの電位を経て＋Ｖｓ／２に向かって上昇する。このような電荷の流れによって、Ｘ電極Ｘに印加される信号ラインＯＵＴＣの電位は、時刻ｔ２〜ｔ３に示すように徐々に上昇してゆく。
【００３６】
次に、時刻ｔ３では、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ１、ＳＷ３１及びＳＷ１１をオンにする。Ｘ電極Ｘに印加される信号ラインＯＵＴＣの電位は、＋Ｖｓ／２にクランプされる。スイッチＳＷ１１をオンにすることにより、コイルＬＡ及びダイオードＤＡ間のエネルギーをグランド電位に掃き出し発振を抑制する。同様に、スイッチＳＷ３１をオンにすることにより、コイルＬＢ及びダイオードＤＢ間のエネルギーをグランド電位に掃き出し発振を抑制する。
【００３７】
次に、時刻ｔ４では、スイッチＳＷ１、ＳＷ３１及びＳＷ４をオフにする。信号ラインＯＵＴＣは、信号ラインＯＵＴＡから切り離される。
【００３８】
次に、時刻ｔ５では、スイッチＳＷ５をオンにする。容量性負荷２０に蓄積されている信号ラインＯＵＴＣの電位＋Ｖｓ／２がスイッチＳＷ５を介して信号ラインＯＵＴＢに印加される。信号ラインＯＵＴＢの電位は＋Ｖｓ／２となる。コンデンサＣ１には電圧Ｖｓ／２が充電されているので、信号ラインＯＵＴＡの電位は＋Ｖｓになる。
【００３９】
そして、時刻ｔ５の直後から、コイルＬＢ及び容量性負荷２０によりＬＣ共振が行われる。容量性負荷２０はコイルＬＢ及びスイッチＳＷ５を介して電荷をグランド電位へ放電するので、信号ラインＯＵＴＢ及びＯＵＴＣの電位は＋Ｖｓ／２からグランド電位を経て−Ｖｓ／２に向かって下降する。このような電荷の流れによって、Ｘ電極Ｘに印加される信号ラインＯＵＴＣの電位は、時刻ｔ５〜ｔ６に示すように徐々に下降してゆく。
【００４０】
次に、時刻ｔ６では、この共振時に発生するピーク電圧に到達する前にスイッチＳＷ２１をオンにする。Ｘ電極Ｘに印加される信号ラインＯＵＴＣの電位は、−Ｖｓ／２にクランプされる。
【００４１】
次に、時刻ｔ１１〜ｔ１６では、スイッチＳＷ１’、ＳＷ２１’、ＳＷ３１’、ＳＷ４’、ＳＷ５’及びＳＷ１１’のオン／オフ制御を、それぞれ時刻ｔ１〜ｔ６のスイッチＳＷ１、ＳＷ２１、ＳＷ３１、ＳＷ４、ＳＷ５及びＳＷ１１と同じように行う。これにより、時刻ｔ１１〜ｔ１６の信号ラインＯＵＴＡ’、ＯＵＴＢ’及びＯＵＴＣ’の電位は、それぞれ時刻ｔ１〜ｔ６の信号ラインＯＵＴＡ、ＯＵＴＢ及びＯＵＴＣと同じになる。以降、時刻ｔ１〜ｔ１６を１サイクルとして、繰り返し動作を行えば、図４のサステイン期間ＴｓのＸ電極及びＹ電極の電圧を生成することができる。時刻ｔ３及びｔ１３付近で、それぞれＸ電極及びＹ電極間に放電可能電圧が印加されるので、放電が生じ、発光する。
【００４２】
図３の信号ラインＯＵＴＣ及びＯＵＴＣ’では、グランドレベルのクランプ（維持）期間がない。すなわち、本実施形態の駆動回路は、同じ周期でサステイン動作を行う場合に、サステインパルスのトップ幅及びボトム幅である電圧＋Ｖｓ／２又は電圧−Ｖｓ／２を維持する時間を長くすることができる。これにより、サステイン期間Ｔｓにおいて、Ｘ電極及びＹ電極間において壁電荷が移動するための時間をより確実に確保することができる。さらには、サステイン放電をより安定的に行うことができ、動作マージンの拡大及びプラズマディスプレイパネルの輝度を向上させることができる。
【００４３】
さらに、図２の駆動回路に比べ、高耐圧及び高速大電流ダイオード２０１〜２０４、２０１’〜２０４’を削除することができるので、部品数削減及び回路占有面積の小領域化が可能となり、コスト低減化を実現することができる。
【００４４】
なお、コイル回路Ａ（Ａ’）及びコイル回路Ｂ（Ｂ’）は、両方が必ずしも必要ではなく、片方だけでもよい。また、スイッチＳＷ２１（ＳＷ２１’）及びＳＷ３１（ＳＷ３１’）の両方が２個のｎチャネルトランジスタの直列接続である必要はなく、片方だけでもよい。
【００４５】
（第２の実施形態）
図１６は、本発明の第２の実施形態による交流駆動型プラズマディスプレイ装置の構成例を示す図である。制御回路１６０１は、画像データＤＡＴＡ、クロックＣＬＯＣＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを入力し、Ｘ側駆動回路１６０２、Ｙ側駆動回路１６０３及びアドレス側駆動回路１６０４を制御する。Ｘ側駆動回路１６０２は、第１のＸ側駆動回路１６０２ａ及び第２のＸ側駆動回路１６０２ｂを有する。第１のＸ側駆動回路１６０２ａは、奇数番目のＸ電極Ｘ１，Ｘ３，Ｘ５，・・・に同一の電圧を供給する。第２のＸ側駆動回路１６０２ｂは、偶数番目のＸ電極Ｘ２，Ｘ４，Ｘ６，・・・に同一の電圧を供給する。Ｙ側駆動回路１６０３は、第１のＹ側駆動回路１６０３ａ及び第２のＹ側駆動回路１６０３ｂを有する。第１のＹ側駆動回路１６０３ａは、奇数番目のＹ電極Ｙ１，Ｙ３，Ｙ５，・・・にそれぞれ所定の電圧を供給する。第２のＹ側駆動回路１６０３ｂは、偶数番目のＹ電極Ｙ２，Ｙ４，Ｙ６，・・・にそれぞれ所定の電圧を供給する。アドレス側駆動回路１６０４は、複数のアドレス電極Ａ１，Ａ２，・・・にそれぞれ所定の電圧を供給する。プラズマディスプレイパネル１６０５は、図１５と同様に、２次元画像を表示することができる。
【００４６】
本実施形態では、奇数フレームでは、電極Ｘ１及びＹ１間、電極Ｘ２及びＹ２間及び電極Ｘ３及びＹ３間等でサステイン放電を行い、偶数フレームでは、電極Ｙ１及びＸ２間、電極Ｙ２及びＸ３間及び電極Ｙ３及びＸ４間等でサステイン放電を行うこともできる。
【００４７】
図７は、画像のサブフレームにおけるアドレス電極Ａｊ、Ｘ電極Ｘ１，Ｘ２及びＹ電極Ｙ１，Ｙ２の電圧波形の例を示す図である。１フレームは、複数のサブフレームにより構成される。各サブフレームは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン（維持放電）期間Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルＣｉｊの初期化を行う。アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・等に順次負のスキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極ＡｊにアドレスパルスＶａを印加することにより、所望の表示セルＣｉｊの発光を選択することができる。サステイン期間Ｔｓでは、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉに逆位相のサステインパルスを供給する。Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に電圧Ｖｓが印加される毎にサステイン放電を行い、発光を行う。
【００４８】
サステイン期間Ｔｓにおいて、奇数番目のＸ電極Ｘ１，Ｘ３，Ｘ５等にはＸ電極Ｘ１と同じ電圧が印加され、偶数番目のＸ電極Ｘ２，Ｘ４，Ｘ６等にはＸ電極Ｘ２と同じ電圧が印加され、奇数番目のＹ電極Ｙ１，Ｙ３，Ｙ５等にはＹ電極Ｙ１と同じ電圧が印加され、偶数番目のＹ電極Ｙ２，Ｙ４，Ｙ６等にはＹ電極Ｙ２と同じ電圧が印加される。
【００４９】
さらに、サステイン期間Ｔｓ（先頭期間を除く）では、奇数番目のＸ電極Ｘ１及び偶数番目のＹ電極Ｙ２に同じ電圧が印加され、奇数番目のＹ電極Ｙ１及び偶数番目のＸ電極Ｘ２に同じ電圧が印加される。
【００５０】
図５は、本実施形態によるＸ側駆動回路１６０２及びＹ側駆動回路１６０３の構成例を示す回路図である。以下、図５が図１と異なる点を説明する。容量性負荷２０として、Ｘ電極Ｘ１及びＹ電極Ｙ１間の負荷とＸ電極Ｘ２及びＹ電極Ｙ２間の負荷とを示す。
【００５１】
Ｘ電極Ｘ１に接続されるＸ側駆動回路及びＹ電極Ｙ１に接続されるＹ側駆動回路は、図１のものと同じである。また、Ｘ電極Ｘ２に接続されるＸ側駆動回路及びＹ電極Ｙ２に接続されるＹ側駆動回路も、図１のものと同様である。
【００５２】
ただし、１個のスイッチＳＷ１１が、Ｘ電極Ｘ１の駆動回路とＸ電極Ｘ２の駆動回路とで共用されている。すなわち、ダイオードＤ３１ａは、カソードがダイオードＤＡのアノードに接続され、アノードがダイオードＤ３１ｂのアノードに接続される。ダイオードＤ３１ｂのカソードは、ダイオードＤＡ１のアノードに接続される。スイッチＳＷ１１は、ダイオードＤ３１ａ及びＤ３１ｂのアノードの相互接続点及びグランド電位間に接続される。
【００５３】
同様に、１個のスイッチＳＷ１１’が、Ｙ電極Ｙ１の駆動回路とＹ電極Ｙ２の駆動回路とで共用されている。すなわち、ダイオードＤ３１’ａは、カソードがダイオードＤＡ’のアノードに接続され、アノードがダイオードＤ３１’ｂのアノードに接続される。ダイオードＤ３１’ｂのカソードは、ダイオードＤＡ１’のアノードに接続される。スイッチＳＷ１１’は、ダイオードＤ３１’ａ及びＤ３１’ｂのアノードの相互接続点及びグランド電位間に接続される。
【００５４】
図６は、図５に示した駆動回路のサステイン期間Ｔｓ（図７）における動作例を示す波形図である。図６が図３と異なる点を説明する。奇数番目のＸ電極Ｘ１の信号ラインＯＵＴＡ、ＯＵＴＢ及びＯＵＴＣの電位は、それぞれ偶数番目のＹ電極Ｙ２の信号ラインＯＵＴＡ１’、ＯＵＴＢ１’及びＯＵＴＣ１’の電位と同じである。また、奇数番目のＹ電極Ｙ１の信号ラインＯＵＴＡ’、ＯＵＴＢ’及びＯＵＴＣ’の電位は、それぞれ偶数番目のＸ電極Ｘ２の信号ラインＯＵＴＡ１、ＯＵＴＢ１及びＯＵＴＣ１の電位と同じである。
【００５５】
スイッチＳＷ１０１’はスイッチＳＷ１と同じ、スイッチＳＷ１２１’はスイッチＳＷ２１と同じ、スイッチＳＷ１３１’はスイッチＳＷ３１と同じ、スイッチＳＷ１０４’はスイッチＳＷ４と同じ、スイッチＳＷ１０５’はスイッチＳＷ５と同じオン／オフ制御である。また、スイッチＳＷ１０１はスイッチＳＷ１’と同じ、スイッチＳＷ１２１はスイッチＳＷ２１’と同じ、スイッチＳＷ１３１はスイッチＳＷ３１’と同じ、スイッチＳＷ１０４はスイッチＳＷ４’と同じ、スイッチＳＷ１０５はスイッチＳＷ５’と同じオン／オフ制御である。
【００５６】
スイッチＳＷ１１は、Ｘ電極Ｘ１の駆動回路とＸ電極Ｙ２の駆動回路とで共用されるため、時刻ｔ１〜ｔ３の間でオフになる他、時刻ｔ１１〜ｔ１３の間でもオフになる。同様に、スイッチＳＷ１１’は、時刻ｔ１１〜ｔ１３の間でオフになる他、時刻ｔ１〜ｔ３の間でもオフになる。
【００５７】
（第３の実施形態）
図８は、本発明の第３の実施形態によるＸ側駆動回路１５０２及びＹ側駆動回路１５０３の構成例を示す回路図である。以下、本実施形態が第１の実施形態と異なる点を説明する。図８は、図１に対して、ダイオードＤ２１及びＤ２１’を削除し、ダイオードＤ２２及びＤ２２’を追加したものである。ダイオードＤ２２は、アノードがダイオードＤＢのカソードに接続され、カソードがスイッチＳＷ２１のｎチャネルトランジスタのドレインンの相互接続点に接続される。ダイオードＤ２２’は、アノードがダイオードＤＢ’のカソードに接続され、カソードがスイッチＳＷ２１’のｎチャネルトランジスタのドレインンの相互接続点に接続される。各スイッチの制御は、図３と同じである。
【００５８】
（第４の実施形態）
図９は、本発明の第４の実施形態によるＸ側駆動回路１５０２及びＹ側駆動回路１５０３の構成例を示す回路図である。以下、本実施形態が第１の実施形態と異なる点を説明する。図９は、図１に対して、スイッチＳＷ１１，ＳＷ２１，ＳＷ３１、ＳＷ１１’，ＳＷ２１’，ＳＷ３１’及びダイオードＤ３１，Ｄ２１，Ｄ３１’，Ｄ２１’を削除し、スイッチＳＷ２２，ＳＷ１２，ＳＷ３２，ＳＷ２２’，ＳＷ１２’，ＳＷ３２’及びダイオードＤ３３，Ｄ２３，Ｄ３３’，Ｄ２３’を追加したものである。
【００５９】
スイッチＳＷ２２は、２個のｎチャネルトランジスタのソース同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ及びグランド電位間に接続される。ダイオードＤ３３は、アノードがスイッチＳＷ２２のｎチャネルトランジスタのソースの相互接続点に接続され、カソードがダイオードＤＡのアノードに接続される。
【００６０】
同様に、スイッチＳＷ２２’は、２個のｎチャネルトランジスタのソース同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ’及びグランド電位間に接続される。ダイオードＤ３３’は、アノードがスイッチＳＷ２２’のｎチャネルトランジスタのソースの相互接続点に接続され、カソードがダイオードＤＡ’のアノードに接続される。
【００６１】
スイッチＳＷ３２は、２個のｎチャネルトランジスタのソース同士を接続する直列接続構成を有し、信号ラインＯＵＴＢ及びグランド電位間に接続される。スイッチＳＷ１２は、ｎチャネルトランジスタで構成され、ダイオードＤＢのカソードとグランド電位との間に接続される。ダイオードＤ２３は、スイッチＳＷ１２と直列に接続され、アノードがダイオードＤＢのカソード側に接続され、カソードがグランド電位側に接続される。
【００６２】
同様に、スイッチＳＷ３２’は、２個のｎチャネルトランジスタのソース同士を接続する直列接続構成を有し、信号ラインＯＵＴＢ’及びグランド電位間に接続される。スイッチＳＷ１２’は、ｎチャネルトランジスタで構成され、ダイオードＤＢ’のカソードとグランド電位との間に接続される。ダイオードＤ２３’は、スイッチＳＷ１２’と直列に接続され、アノードがダイオードＤＢ’のカソード側に接続され、カソードがグランド電位側に接続される。
【００６３】
図１０は、図９に示した駆動回路のサステイン期間Ｔｓ（図７）における動作例を示す波形図である。図１０が図３と異なる点を説明する。スイッチＳＷ２２は図３のスイッチＳＷ２１と同じ、スイッチＳＷ３２は図３のスイッチＳＷ３１と同じ、スイッチＳＷ２２’は図３のスイッチＳＷ２１’と同じ、スイッチＳＷ３２’は図３のスイッチＳＷ３１’と同じオン／オフ制御を行う。
【００６４】
スイッチＳＷ１２は、時刻ｔ４の後かつ時刻ｔ５の前にオンからオフに切り替え、時刻ｔ６においてオフからオンに切り替える。スイッチＳＷ１２をオンにすることにより、コイルＬＢ及びダイオードＤＢ間のエネルギーをグランド電位に掃き出し発振を抑制することができる。
【００６５】
同様に、スイッチＳＷ１２’は、時刻ｔ１４の後かつ時刻ｔ１５の前にオンからオフに切り替え、時刻ｔ１６においてオフからオンに切り替える。スイッチＳＷ１２’をオンにすることにより、コイルＬＢ’及びダイオードＤＢ’間のエネルギーをグランド電位に掃き出し発振を抑制することができる。
【００６６】
（第５の実施形態）
図１１は、本発明の第５の実施形態によるＸ側駆動回路１５０２及びＹ側駆動回路１５０３の構成例を示す回路図である。以下、本実施形態が第４の実施形態と異なる点を説明する。図１１は、図９に対して、ダイオードＤ３３及びＤ３３’を削除し、ダイオードＤ３４及びＤ３４’を追加したものである。ダイオードＤ３４は、アノードがスイッチＳＷ３２のｎチャネルトランジスタのソースの相互接続点に接続され、カソードがダイオードＤＡのアノードに接続される。同様に、ダイオードＤ３４’は、アノードがスイッチＳＷ３２’のｎチャネルトランジスタのソースの相互接続点に接続され、カソードがダイオードＤＡ’のアノードに接続される。各スイッチの制御は、図１０と同じである。
【００６７】
（第６の実施形態）
図１２は、本発明の第６の実施形態によるＸ側駆動回路１５０２及びＹ側駆動回路１５０３の構成例を示す回路図である。以下、本実施形態が第５の実施形態と異なる点を説明する。図１２は、図１１に対して、スイッチＳＷ１２，ＳＷ２２，ＳＷ１２’，ＳＷ２２’及びダイオードＤ２３，Ｄ２３’を削除し、スイッチＳＷ２１，ＳＷ２１’及びダイオードＤ２２及びＤ２２’を追加したものである。
【００６８】
スイッチＳＷ２１は、２個のｎチャネルトランジスタのドレイン同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ及びグランド電位間に接続される。ダイオードＤ２２は、アノードがダイオードＤＢのカソードに接続され、カソードがスイッチＳＷ２１のｎチャネルトランジスタのドレインの相互接続点に接続される。同様に、スイッチＳＷ２１’は、２個のｎチャネルトランジスタのドレイン同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ’及びグランド電位間に接続される。ダイオードＤ２２’は、アノードがダイオードＤＢ’のカソードに接続され、カソードがスイッチＳＷ２１’のｎチャネルトランジスタのドレインの相互接続点に接続される。各スイッチの制御は、図３と同様である。
【００６９】
（第７の実施形態）
図１３は、本発明の第７の実施形態によるＸ側駆動回路１５０２及びＹ側駆動回路１５０３の構成例を示す回路図である。以下、本実施形態が第１の実施形態と異なる点を説明する。図１３は、図１に対して、スイッチＳＷ１１，ＳＷ２１，ＳＷ１１’，ＳＷ２１’及びダイオードＤ３１，Ｄ３１’を削除し、スイッチＳＷ２２，ＳＷ２２’及びダイオードＤ３３及びＤ３３’を追加したものである。
【００７０】
スイッチＳＷ２２は、２個のｎチャネルトランジスタのソース同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ及びグランド電位間に接続される。ダイオードＤ３３は、アノードがスイッチＳＷ２２のｎチャネルトランジスタのソースの相互接続点に接続され、カソードがダイオードＤＡのアノードに接続される。同様に、スイッチＳＷ２２’は、２個のｎチャネルトランジスタのソース同士を接続する直列接続構成を有し、信号ラインＯＵＴＡ’及びグランド電位間に接続される。ダイオードＤ３３’は、アノードがスイッチＳＷ２２’のｎチャネルトランジスタのソースの相互接続点に接続され、カソードがダイオードＤＡ’のアノードに接続される。各スイッチの制御は、図３と同様である。
【００７１】
（第８の実施形態）
図１４は、本発明の第８の実施形態によるＸ側駆動回路１５０２及びＹ側駆動回路１５０３の構成例を示す回路図である。以下、本実施形態が第１の実施形態と異なる点を説明する。図１４は、図１に対して、スイッチＳＷ２１’を削除し、スイッチＳＷ２３を追加したものである。スイッチＳＷ２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネルトランジスタとを直列接続した構成を有し、信号ラインＯＵＴＡ’及びグランド電位間に接続される。すなわち、ＩＧＢＴ及びダイオードの並列接続回路とｎチャネルトランジスタとが直列に接続される。
【００７２】
第１〜第８の実施形態のスイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ２１’，ＳＷ２２’，ＳＷ３１’，ＳＷ３２’は、２個のｎチャネルＭＯＳトランジスタを用いる例を説明したが、その１個又は２個のｎチャネルトランジスタをＩＧＢＴに代えてもよい。ただし、ＩＧＢＴは、寄生ダイオードを有さないので、別途ダイオードをＩＧＢＴに並列に接続する必要がある。そのダイオードは、アノードをＩＧＢＴのエミッタに接続し、カソードをＩＧＢＴのコレクタに接続する。ＩＧＢＴは、コレクタがｎチャネルトランジスタのドレインに対応し、エミッタがｎチャネルトランジスタのソースに対応する。
【００７３】
すなわち、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネルトランジスタとを直列接続した構成にしてもよいし、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチの２組みを直列接続した構成でもよい。
【００７４】
スイッチＳＷ２１，ＳＷ３１，ＳＷ２１’，ＳＷ３１’では、２個のＩＧＢＴのコレクタ同士を接続する直列接続構成、又はＩＧＢＴのコレクタ及びｎチャネルトランジスタのドレインを接続する直列接続構成にすることができる。
【００７５】
また、スイッチＳＷ２２，ＳＷ３２，ＳＷ２２’，ＳＷ３２’では、２個のＩＧＢＴのエミッタ同士を接続する直列接続構成、又はＩＧＢＴのエミッタ及びｎチャネルトランジスタのソースを接続する直列接続構成にすることができる。
【００７６】
以上のように、第１〜第８の実施形態によれば、電力回収用コイル回路Ａ，Ａ’，Ｂ，Ｂ’の発振を抑制するスイッチ（小許容損失品）を新たに設ける。あるいは、電源回路部のスイッチの配線を変更することにより、電源回路部の高耐圧及び高速大電流ダイオードを必要としない回路構成にすることができる。具体的には、電源回路部のスイッチを並列接続構成回路から直列接続構成回路に変更する。電源回路部の高耐圧及び高速大電流ダイオードを必要としないため、部品数削減及び回路占有面積の小領域化が可能となり、コスト低減化を図ることができる。
【００７７】
なお、図８、図９、図１１及び図１４の駆動回路も、図５と同様に、Ｘ電極Ｘ１及びＸ２の駆動回路間、並びにＹ電極Ｙ１及びＹ２の駆動回路間で、スイッチＳＷ１１（ＳＷ１２）及びＳＷ１１’（ＳＷ１２’）を共用する構成にすることができる。
【００７８】
また、第１〜第８の実施形態は、プラズマディスプレイ装置を例に説明したが、これに限定されず、表示手段となる容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路に適用することができる。
【００７９】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００８０】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００８１】
（付記１）
表示手段となる容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷に接続可能な第１の信号ラインと、
前記容量性負荷に接続可能な第２の信号ラインと、
前記第１の信号ライン及び第１の電位間に接続される第１のスイッチと、
前記第１の信号ライン及び第２の電位間に接続される第２のスイッチと、
前記第１及び第２の信号ライン間に接続されるコンデンサと、
前記第２の信号ライン及び前記第２の電位間に接続される第３のスイッチと、
前記第１及び第２の信号ラインの少なくとも一方と前記第２の電位との間に接続されるコイル回路とを有し、
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、複数のｎチャネル電界効果トランジスタの直列接続構成を有する駆動回路。
（付記２）
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有する付記１記載の駆動回路。
（付記３）
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、２個のｎチャネル電界効果トランジスタのソース同士を接続する直列接続構成を有する付記１記載の駆動回路。
（付記４）
前記コイル回路は、アノードが前記第２の信号ラインに接続される第１のダイオードと、前記第１のダイオードのカソード及び前記第２の電位間に接続される第１のコイルとを有し、
前記第３のスイッチは、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有し、
さらに、アノードが前記第１のダイオードのカソードに接続され、カソードが前記第３のスイッチのｎチャネル電界効果トランジスタのドレインの相互接続点に接続される第２のダイオードを有する付記２記載の駆動回路。
（付記５）
前記コイル回路は、カソードが前記第１の信号ラインに接続される第１のダイオードと、前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルとを有し、
前記第２のスイッチは、２個のｎチャネル電界効果トランジスタのソース同士を接続する直列接続構成を有し、
さらに、カソードが前記第１のダイオードのアノードに接続され、アノードが前記第３のスイッチのｎチャネル電界効果トランジスタのソースの相互接続点に接続される第２のダイオードを有する付記３記載の駆動回路。
（付記６）
前記コイル回路は、カソードが前記第１の信号ラインに接続される第１のダイオードと、前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルとを有し、
さらに、前記第１のダイオードのアノード及び前記第２の電位間に接続される第４のスイッチを有する付記２記載の駆動回路。
（付記７）
前記コイル回路は、アノードが前記第２の信号ラインに接続される第１のダイオードと、前記第１のダイオードのカソード及び前記第２の電位間に接続される第１のコイルとを有し、
さらに、前記第１のダイオードのカソード及び前記第２の電位間に接続される第４のスイッチを有する付記３記載の駆動回路。
（付記８）
前記第２の電位は、グランド電位である付記１記載の駆動回路。
（付記９）
付記１記載の駆動回路と、
前記容量性負荷を有するプラズマディスプレイパネルと
を有するプラズマディスプレイ装置。
（付記１０）
表示手段となる第１及び第２の容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記第１の容量性負荷に接続可能な第１の信号ラインと、
前記第１の容量性負荷に接続可能な第２の信号ラインと、
前記第１の信号ライン及び第１の電位間に接続される第１のスイッチと、
前記第１の信号ライン及び第２の電位間に接続され、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有する第２のスイッチと、
前記第１及び第２の信号ライン間に接続される第１のコンデンサと、
前記第２の信号ライン及び前記第２の電位間に接続され、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有する第３のスイッチと、
前記第１の信号ラインにカソードが接続される第１のダイオードと、
前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルと、
前記第２の信号ラインにアノードが接続される第２のダイオードと、
前記第２のダイオードのカソード及び前記第２の電位間に接続される第２のコイルと、
前記第２の容量性負荷に接続可能な第３の信号ラインと、
前記第２の容量性負荷に接続可能な第４の信号ラインと、
前記第３の信号ライン及び前記第１の電位間に接続される第４のスイッチと、
前記第３の信号ライン及び前記第２の電位間に接続され、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有する第５のスイッチと、
前記第３及び第４の信号ライン間に接続される第２のコンデンサと、
前記第４の信号ライン及び前記第２の電位間に接続され、２個のｎチャネル電界効果トランジスタのドレイン同士を接続する直列接続構成を有する第６のスイッチと、
前記第３の信号ラインにカソードが接続される第３のダイオードと、
前記第３のダイオードのアノード及び前記第２の電位間に接続される第３のコイルと、
前記第４の信号ラインにアノードが接続される第４のダイオードと、
前記第４のダイオードのカソード及び前記第２の電位間に接続される第４のコイルと
を有する駆動回路。
（付記１１）
さらに、カソードが前記第１のダイオードのアノードに接続される第５のダイオードと、
カソードが前記第３のダイオードのアノードに接続され、アノードが前記第５のダイオードのアノードに接続される第６のダイオードと、
前記第５及び第６のダイオードのアノードの相互接続点と前記第２の電位との間に接続される第７のスイッチと
を有する付記１０記載の駆動回路。
（付記１２）
表示手段となる容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記容量性負荷に接続可能な第１の信号ラインと、
前記容量性負荷に接続可能な第２の信号ラインと、
前記第１の信号ライン及び第１の電位間に接続される第１のスイッチと、
前記第１の信号ライン及び第２の電位間に接続される第２のスイッチと、
前記第１及び第２の信号ライン間に接続されるコンデンサと、
前記第２の信号ライン及び前記第２の電位間に接続される第３のスイッチと、
前記第１及び第２の信号ラインの少なくとも一方と前記第２の電位との間に接続されるコイル回路とを有し、
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチの２組みを直列接続した構成、又はＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネル電界効果トランジスタとを直列接続した構成を有する駆動回路。
（付記１３）
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、前記２個のＩＧＢＴのコレクタ同士を接続する直列接続構成、又は前記ＩＧＢＴのコレクタ及び前記ｎチャネル電界効果トランジスタのドレインを接続する直列接続構成を有する付記１２記載の駆動回路。
（付記１４）
前記第２のスイッチ及び前記第３のスイッチの少なくとも一方は、前記２個のＩＧＢＴのエミッタ同士を接続する直列接続構成、又は前記ＩＧＢＴのエミッタ及び前記ｎチャネル電界効果トランジスタのソースを接続する直列接続構成を有する付記１２記載の駆動回路。
（付記１５）
前記コイル回路は、アノードが前記第２の信号ラインに接続される第１のダイオードと、前記第１のダイオードのカソード及び前記第２の電位間に接続される第１のコイルとを有し、
前記第３のスイッチは、前記２個のＩＧＢＴのコレクタ同士を接続する直列接続構成、又は前記ＩＧＢＴのコレクタ及び前記ｎチャネル電界効果トランジスタのドレインを接続する直列接続構成を有し、
さらに、アノードが前記第１のダイオードのカソードに接続され、カソードが前記ＩＧＢＴのコレクタに接続される第２のダイオードを有する付記１３記載の駆動回路。
（付記１６）
前記コイル回路は、カソードが前記第１の信号ラインに接続される第１のダイオードと、前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルとを有し、
前記第２のスイッチは、前記２個のＩＧＢＴのコレクタ同士を接続する直列接続構成、又は前記ＩＧＢＴのコレクタ及び前記ｎチャネル電界効果トランジスタのドレインを接続する直列接続構成を有し、
さらに、カソードが前記第１のダイオードのアノードに接続され、アノードが前記ＩＧＢＴのエミッタに接続される第２のダイオードを有する付記１４記載の駆動回路。
（付記１７）
前記コイル回路は、カソードが前記第１の信号ラインに接続される第１のダイオードと、前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルとを有し、
さらに、前記第１のダイオードのアノード及び前記第２の電位間に接続される第４のスイッチを有する付記１３記載の駆動回路。
（付記１８）
前記コイル回路は、アノードが前記第２の信号ラインに接続される第１のダイオードと、前記第１のダイオードのカソード及び前記第２の電位間に接続される第１のコイルとを有し、
さらに、前記第１のダイオードのカソード及び前記第２の電位間に接続される第４のスイッチを有する付記１４記載の駆動回路。
（付記１９）
前記第２の電位は、グランド電位である付記１２記載の駆動回路。
（付記２０）
付記１２記載の駆動回路と、
前記容量性負荷を有するプラズマディスプレイパネルと
を有するプラズマディスプレイ装置。
（付記２１）
表示手段となる第１及び第２の容量性負荷に対して電圧を印加するマトリクス型平面表示装置の駆動回路であって、
前記第１の容量性負荷に接続可能な第１の信号ラインと、
前記第１の容量性負荷に接続可能な第２の信号ラインと、
前記第１の信号ライン及び第１の電位間に接続される第１のスイッチと、
前記第１の信号ライン及び第２の電位間に接続され、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチの２組みを直列接続した構成、又はＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネル電界効果トランジスタとを直列接続した構成を有する第２のスイッチと、
前記第１及び第２の信号ライン間に接続される第１のコンデンサと、
前記第２の信号ライン及び前記第２の電位間に接続され、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチの２組みを直列接続した構成、又はＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネル電界効果トランジスタとを直列接続した構成を有する第３のスイッチと、
前記第１の信号ラインにカソードが接続される第１のダイオードと、
前記第１のダイオードのアノード及び前記第２の電位間に接続される第１のコイルと、
前記第２の信号ラインにアノードが接続される第２のダイオードと、
前記第２のダイオードのカソード及び前記第２の電位間に接続される第２のコイルと、
前記第２の容量性負荷に接続可能な第３の信号ラインと、
前記第２の容量性負荷に接続可能な第４の信号ラインと、
前記第３の信号ライン及び前記第１の電位間に接続される第４のスイッチと、
前記第３の信号ライン及び前記第２の電位間に接続され、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチの２組みを直列接続した構成、又はＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネル電界効果トランジスタとを直列接続した構成を有する第５のスイッチと、
前記第３及び第４の信号ライン間に接続される第２のコンデンサと、
前記第４の信号ライン及び前記第２の電位間に接続され、ＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチの２組みを直列接続した構成、又はＩＧＢＴのコレクタにダイオードのカソードを接続し前記ＩＧＢＴのエミッタに前記ダイオードのアノードを接続したスイッチとｎチャネル電界効果トランジスタとを直列接続した構成を有する第６のスイッチと、
前記第３の信号ラインにカソードが接続される第３のダイオードと、
前記第３のダイオードのアノード及び前記第２の電位間に接続される第３のコイルと、
前記第４の信号ラインにアノードが接続される第４のダイオードと、
前記第４のダイオードのカソード及び前記第２の電位間に接続される第４のコイルと
を有する駆動回路。
（付記２２）
さらに、カソードが前記第１のダイオードのアノードに接続される第５のダイオードと、
カソードが前記第３のダイオードのアノードに接続され、アノードが前記第５のダイオードのアノードに接続される第６のダイオードと、
前記第５及び第６のダイオードのアノードの相互接続点と前記第２の電位との間に接続される第７のスイッチと
を有する付記２１記載の駆動回路。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図２】従来技術によるプラズマディスプレイ装置の駆動回路の回路図である。
【図３】図１に示した駆動回路のサステイン期間における動作例を示す波形図である。
【図４】画像のサブフレームにおけるアドレス電極Ａｊ、Ｘ電極Ｘｉ及びＹ電極Ｙｉの電圧波形の例を示す図である。
【図５】本発明の第２の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図６】図５に示した駆動回路のサステイン期間における動作例を示す波形図である。
【図７】画像のサブフレームにおけるアドレス電極Ａｊ、Ｘ電極Ｘ１，Ｘ２及びＹ電極Ｙ１，Ｙ２の電圧波形の例を示す図である。
【図８】本発明の第３の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図９】本発明の第４の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図１０】図９に示した駆動回路のサステイン期間における動作例を示す波形図である。
【図１１】本発明の第５の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図１２】本発明の第６の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図１３】本発明の第７の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図１４】本発明の第８の実施形態によるＸ側駆動回路及びＹ側駆動回路の構成例を示す回路図である。
【図１５】本発明の第１の実施形態による交流駆動型プラズマディスプレイ装置の構成例を示す図である。
【図１６】本発明の第２の実施形態による交流駆動型プラズマディスプレイ装置の構成例を示す図である。
【図１７】図１７（Ａ）〜（Ｃ）は表示セルの断面構成例を示す図である。
【符号の説明】
【００８３】
１５０１，１６０１  制御回路
１５０２，１６０２  Ｘ側駆動回路
１５０３，１６０３  Ｙ側駆動回路
１５０４，１６０４  アドレス側駆動回路
１５０５，１６０５  プラズマディスプレイパネル
【図１】
2006234984.tif 000003
【図２】
2006234984.tif 000004
【図３】
2006234984.tif 000005
【図４】
2006234984.tif 000006
【図５】
2006234984.tif 000007
【図６】
2006234984.tif 000008
【図７】
2006234984.tif 000009
【図８】
2006234984.tif 000010
【図９】
2006234984.tif 000011
【図１０】
2006234984.tif 000012
【図１１】
2006234984.tif 000013
【図１２】
2006234984.tif 000014
【図１３】
2006234984.tif 000015
【図１４】
2006234984.tif 000016
【図１５】
2006234984.tif 000017
【図１６】
2006234984.tif 000018
【図１７】
2006234984.tif 000019