(57)【要約】【課題】  動作テストするために端子が増えることがなく、集積回路に含まれる素子のうちの故障した素子を特定することができる半導体装置を提供する。【解決手段】  複数のマクロ１０１、１０２を含む半導体回路を備える半導体装置において、マクロ１０１、１０２のうちの少なくとも一つに対して信号を入力する一方、マクロ１０１、１０２のうちの少なくとも一つから信号を出力する入出力端子１０７と、入出力端子１０７の信号の入力または出力の動作を、マクロ１０１、１０２の通常の動作時とテスト時とで切り替えるテスト制御回路１１０とを設ける。【選択図】  図１
2006351849.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子を含む半導体回路を備える半導体装置であって、
前記半導体素子のうちの少なくとも一つに対して信号を入力する一方、半導体素子のうちの少なくとも一つから信号を出力する入出力端子と、
前記入出力端子の信号の入力または出力の動作を、半導体素子の通常の動作時とテスト時とで切り替える入出力制御回路と、
を備えることを特徴とする半導体装置。
【請求項２】
複数の半導体素子を含む半導体回路を備える半導体装置であって、
前記半導体素子のうちの少なくとも一つに対して信号を入力する一方、半導体素子のうちの少なくとも一つから信号を出力する入出力端子と、
前記入出力端子によって入力された信号に応答して前記半導体素子から出力された信号を記憶する記憶手段と、
前記入出力端子の動作を、信号の入力または出力の一方に設定する入出力制御回路と、を備え、
前記入出力制御回路は、前記入出力端子が前記半導体素子に信号を入力する間は前記入出力端子の動作を信号の入力に設定し、前記半導体素子から出力された信号が前記記憶手段に記憶された後に前記入出力端子の動作を信号の出力に設定し、前記記憶手段に記憶されている信号を前記入出力端子から出力させることを特徴とする半導体装置。
【請求項３】
テストされる半導体素子に入力される信号を選択する第１セレクタを備え、
前記入出力端子は、前記半導体素子に信号を入力する入力端子と、前記半導体素子から信号を出力する出力端子と、前記入力端子及び出力端子と、を含み、
前記入出力制御回路は、前記入出力端子の動作を信号の出力に設定する場合には前記出力端子をオフさせ、前記入出力端子の動作を信号の出力に設定する場合、前記出力端子をオンさせると共に、前記１セレクタが、前記入力端子から前記半導体素子へ信号を入力させないことを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に複数の半導体素子を含む半導体回路を備えた半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、１チップ内に複数のメモリやトランジスタといった半導体素子（以降単に素子と記す）を設けて構成されている。また、半導体装置は、一般的に出荷前等、個々の素子が正常に動作するか否かをテストされる。このテストを、本明細書では、以降動作テストと記す。
半導体装置では、チップ内により多くの素子を配置すると共に、チップをいっそう小型化することが要求されている。このような要求に応えるため、半導体装置の製品として動作する素子以外の部材が占める面積は、可能な限り小さいことが望ましい。現在、動作テストにおいても、動作テスト時に使用される端子と出荷後の通常動作時に使用される端子とを兼用し、テストのためにだけ使用される端子（電極を含む）がチップにおいて占める面積を抑えている。
【０００３】
動作テスト時に使用される端子と出荷後の通常動作時に使用される端子とを兼用する従来例としては、例えば、特許文献１が挙げられる。特許文献１では、通常動作時と動作テスト時とで素子への電力供給の状態をスイッチングすることによって切り換え、集積回路部が正常に動作しているか否かを自己診断している。
【特許文献１】特開平７−１３０９５７
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来技術は、多数の素子を含んだ集積回路部を自己診断するものであって、集積回路に含まれる素子の各々の動作を診断するものではない。このような従来例にあっては、診断によって集積回路の短絡等が検出された場合、集積回路を構成するどの素子が故障していることを知ることができない。
また、互いに接続されている複数の素子を個々に診断するためには、多くの場合、通常動作で使用されないテスト専用の端子が必要になり、端子の数が増えることになる。
【０００５】
このような半導体装置の例を、図３に示して説明する。図３の半導体装置は、素子（マクロ）１、マクロ２と、マクロ１、２に信号を入出力する端子３、端子１３と、端子３、１３から入力された信号のうちマクロ１、２に入力される信号あるいはマクロ１、２から出力された信号を選択するためのセレクタ５、テストのモードに応じてセレクタ５を制御し、選択される信号を切り替えるテスト制御回路１０を備えている。端子３は出荷後の動作である通常動作する場合にも出荷前の動作テストにも使用され、端子１３は動作テストのためにだけ使用される。
【０００６】
端子３は、通常動作時と動作テスト時とで共用される端子であって、いずれの場合もセレクタ５に信号を入力、またはセレクタ５から信号を出力する。セレクタ５は、回路に含まれる素子のいずれをテストするかによって信号の入出力先を切り替える。テストのモードとは、どの素子をテストするかを示すものである。
通常動作時、半導体装置の回路に入力された信号は、回路を構成する複数の素子に順に入力され、最終的にいずれかの素子から出力される。したがって、回路内には、通常動作時に直接外部から信号を入出力する端子を必要としない素子も多くある。しかし、素子の個々をテストする場合には、このような素子にも入力端子と出力端子とが必要になる。図３に示した例ではマクロ２の入力端が３つあり、このうちの１つ（入力３）が端子１３に接続されている。
【０００７】
すなわち、従来技術のように、端子を通常動作とテストとで完全に共用することは、通常動作と同様に動作させて回路をテストする場合には可能である。しかし、回路に含まれる素子個々をテストしようとした場合、端子を通常動作とテストとで完全に共用することができず、テスト専用の端子を設けたために端子が増えてチップの高集積化を妨げる可能性がある。
本発明は、上記した点に鑑みてなされたものであり、動作テストするために端子が増えることがなく、集積回路に含まれる素子のうちの故障した素子を特定できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
以上の課題を解決するため、本発明の半導体装置は、複数の半導体素子を含む半導体回路を備える半導体装置であって、前記半導体素子のうちの少なくとも一つに対して信号を入力する一方、半導体素子のうちの少なくとも一つから信号を出力する入出力端子と、前記入出力端子の信号の入力または出力の動作を、半導体素子の通常の動作時とテスト時とで切り替える入出力制御回路と、を備えることを特徴とする。
【０００９】
このような発明によれば、半導体素子のうちの少なくとも一つに対して信号を入力する一方、半導体素子のうちの少なくとも一つから信号を出力する入出力端子における入出力端子の信号の入力または出力の動作を、半導体素子の通常の動作時とテスト時とで切り替えることができる。このため、テスト時にだけ使用される端子を通常動作時にも使用される端子と共用することができる。したがって、動作テストするために端子が増えることがない。また、各半導体素子に入出力端子を使って信号を入力し、出力を取り出すことができるので、集積回路に含まれる素子のうちの故障した素子を特定することができる。
【００１０】
また、本発明の半導体装置は、複数の半導体素子を含む半導体回路を備える半導体装置であって、前記半導体素子のうちの少なくとも一つに対して信号を入力する一方、半導体素子のうちの少なくとも一つから信号を出力する入出力端子と、前記入出力端子によって入力された信号に応答して前記半導体素子から出力された信号を記憶する記憶手段と、前記入出力端子の動作を、信号の入力または出力の一方に設定する入出力制御回路と、を備え、前記入出力制御回路は、前記入出力端子が前記半導体素子に信号を入力する間は前記入出力端子の動作を信号の入力に設定し、前記半導体素子から出力された信号が前記記憶手段に記憶された後に前記入出力端子の動作を信号の出力に設定し、前記記憶手段に記憶されている信号を前記入出力端子から出力させることを特徴とする。
【００１１】
このような発明によれば、入出力端子によって半導体素子に信号を入力して応答する信号を出力させ、この信号をメモリ等に記憶させることができる。また、記憶の後に入出力端子を切り換えて記憶された信号を読み出し、動作テストの結果を判断することができる。このため、本発明は、従来技術において動作テストに必要な端子の総数の半分の数の入出力端子を使って動作テストをすることができる。したがって、動作テストするために端子が増えることがない。また、各半導体素子に入出力端子を使って信号を入力し、出力を取り出すことができるので、集積回路に含まれる素子のうちの故障した素子を特定することができる。
【００１２】
また、本発明の半導体装置は、テストされる半導体素子に入力される信号を選択する第１セレクタを備え、前記入出力端子は、前記半導体素子に信号を入力する入力端子と、前記半導体素子から信号を出力する出力端子と、前記入力端子及び出力端子と、を含み、
前記入出力制御回路は、前記入出力端子の動作を信号の出力に設定する場合には前記出力端子をオフさせ、前記入出力端子の動作を信号の出力に設定する場合、前記出力端子をオンさせると共に、前記１セレクタが、前記入力端子から前記半導体素子へ信号を入力させないことを特徴とする。
このような発明によれば、簡易な構成によって入出力端子を入力端子、出力端子の両方に使用して半導体素子に適切に信号を入出力することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図を参照して本発明に係る半導体装置の実施形態１、実施形態２を説明する。
（実施形態１）
実施形態１の半導体装置は、複数の半導体素子を含む半導体回路を備える半導体装置であって、図１は、半導体装置の回路を示した図である。回路は、テストの対象となる素子であるマクロ１０１、マクロ１０２を備えている。マクロ１０１は２つの入力部と３つの出力部とを持ち、マクロ１０２は３つの入力部と２つの出力部とを持っている。
【００１４】
また、回路は、マクロ１０１、マクロ１０２に信号を入力するための入力端子１０３ａ、１０３ｂを備えている。入力端子１０３ａ、１０３ｂは、各々金属電極（パッド）１０４を備え、パッド１０４に当てられたプローブによって信号を入力または出力する。入力端子１０３ａ、１０３ｂは、いずれも通常動作時と動作テスト時とで兼用されるものである。
【００１５】
入力端子１０３ａ、１０３ｂは、各々マクロ１０１、マクロ１０２の両方に１つずつ信号を入力することができる。マクロ１０２の図中に示す「入力３」の入力部は、通常動作時に信号の入力がなされない箇所であって、テストのための端子を必要とする。実施形態１では、マクロ１０１に対して信号を入力する一方、マクロ１０２から信号を出力する入出力端子１０７を設ける。そして、入出力端子１０７を使って「入力３」の入力部に信号を入力するものとする。
【００１６】
さらに、回路は、マクロ１０１、マクロ１０２から信号を出力するための出力端子１０３ｅ、１０３ｆを備えている。出力端子１０３ｅ、１０３ｆ及び入出力端子１０７は、いずれも通常動作時と動作テスト時とで兼用されるものであって、マクロ１０１、マクロ１０２の両方から１つずつ信号を出力する。
また、入出力端子１０７は、マクロ１０２に信号を入力する入力端子１０３ｇ、マクロ１０１から信号を出力する出力端子１０３ｈを含んでいる。このうち、出力端子１０３ｈは、通常動作時と動作テスト時とで兼用されている。
【００１７】
このような実施形態１の構成によれば、専用の入力端子を設けることなく「入力３」の入力部に信号を入力することができる。このため、入力端子のパッドが増設されることがなく、チップにおける素子の形成可能な領域を狭めずにマクロ１０２の「入力３」をテストすることができる。
また、回路は、マクロ１０１、マクロ１０２の信号の入力先として、入力端子１０３ａ、１０３ｂ、入出力端子１０７のいずれかを選択するセレクタ１０５ａ〜１０５ｅを備えている。そして、マクロ１０１、マクロ１０２からの信号の出力先として、出力端子１０３ｅ、１０３ｆ、入出力端子１０７のいずれかを選択するセレクタ１０５ｆ〜１０５ｈを備えている。
【００１８】
セレクタ１０５ａ〜１０５ｈは、各々２つの信号を入力し、このうち１つを選択して出力する。回路は、入出力端子１０７の信号の入力または出力の動作を、マクロ１０２の通常動作時と動作テスト時とで切り替えるテスト制御回路１１０を備えている。テスト制御回路１１０は、テストされる素子を指すテストモードに応じてセレクタ１０５ａ〜１０５ｅにモード選択信号ｓ１、ｓ２を入力する。セレクタ１０５ａ〜１０５ｅは、モード選択信号ｓ１、ｓ２によって入力された信号のいずれを選択するかを決定する。
【００１９】
テスト制御回路１１０は、図示しない半導体検査装置からテストの対象となるマクロを指定する信号を入力し、この信号にしたがってモード選択信号ｓ１、ｓ２を出力する。
例えば、マクロ１０２をテストする場合、テスト制御回路１１０は、入力端子１０３ｃ、１０３ｄを介して半導体検査装置からマクロ１０２を指定する信号を入力する。そして、この信号にしたがうモード選択信号ｓ１をセレクタ１０５ｃ、１０５ｄ、１０５ｅ、１０５ｆ、１０５ｇ、１０５ｈに対して出力する。
【００２０】
セレクタ１０５ｃは、モード選択信号ｓ１が入力されたことにより、入力された信号のうち、入力端子１０３ａから入力された信号を選択してマクロ１０２に出力する。また、セレクタ１０５ｄは、入力された信号のうちの入力端子１０３ｂから入力された信号を選択してマクロ１０２に出力する。さらに、セレクタ１０５ｅは、入出力端子１０７の入力端子１０３ｇから入力された信号を選択してマクロ１０２に出力する。
【００２１】
このとき、テスト制御回路１１０は、入出力端子１０７の動作を信号の入力に設定する場合には出力端子１０３ｈをオフさせる。一方、入出力端子１０７の動作を信号の出力に設定する場合、出力端子１０３ｈをオンさせると共に、セレクタ１０５ｅが、入力端子１０３ｇからマクロ１０２へ信号を入力させないよう動作する。
より具体的には、テスト制御回路１１０は、モード選択信号ｓ１と共に、入出力端子１０７に出力端子１０３ｈをオフするオフ信号Ｓｏを出力して出力端子１０３ｈをオフさせる。出力端子１０３ｈがオフしたことにより、出力端子１０３ｈ側に出力された信号が出力されることがなく、入力端子１０３ｇから適切に信号がマクロ１０２に入力される。
【００２２】
また、通常動作時、入出力端子１０７は、信号の出力端子として動作する。このため、テスト制御回路１１０は、オフ信号Ｓｏを出力することなく出力端子１０３ｈがオン状態に設定される。テスト制御回路１１０は通常動作時にモード選択信号ｓ１を出力しないので、セレクタ１０５ｅは入力端子１０３ｇから入力された信号と異なる信号を選択する。このため、通常動作時には入力端子１０３ｇから入力された信号がマクロ１０２に入力されることがなく、入出力端子１０７は、出力端子として適切に動作する。
【００２３】
セレクタ１０５ｆは、モード選択信号ｓ１が入力されたことにより、入力された信号のうち、マクロ１０２から入力された信号を選択して出力端子１０３ｅに出力する。また、セレクタ１０５ｇは、モード選択信号ｓ１が入力されたことによってマクロ１０２から入力された信号を選択し、出力端子１０３ｆに出力する。
以上述べた実施形態１の半導体装置によれば、入出力端子１０７を設けたことによって動作テストする場合には入出力端子１０７を入力端子として動作させ、通常動作時には入出力端子１０７を出力端子として動作させることができる。このため、動作テスト専用の入力端子と通常動作に使用される出力端子とを共通にし、素子個々をテストするために端子の数が増えることを抑えることができる。
【００２４】
（実施形態２）
次に、本発明の半導体装置の実施形態２について説明する。図２は、実施形態２の半導体装置の回路を示した図である。回路は、テストの対象となる素子であるマクロ１０１、マクロ１０２を備えている。マクロ１０１は２つの入力部と３つの出力部とを持ち、マクロ１０２は３つの入力部と２つの出力部とを持っている。なお、図２に示した構成のうち、図１で説明した構成については同様の符号を付し、説明を一部略すものとする。
【００２５】
実施形態２の半導体装置の回路は、マクロ１０１、マクロ１０２に対して信号を入力する一方、マクロ１０１、マクロ１０２から信号を出力する入出力端子２０３ａ〜２０３ｃと、入出力端子２０３ａ〜２０３ｃによって入力された信号に応答してマクロ１０１、マクロ１０２から出力された信号を記憶するメモリ２０１と、入出力端子２０３ａ〜２０３ｃの動作を、信号の入力または出力の一方に設定するテスト制御回路１１０とを備えている。
【００２６】
テスト制御回路１１０は、入出力端子２０３ａ〜２０３ｃがマクロ１０１、マクロ１０２に信号を入力する間は入出力端子２０３ａ〜２０３ｃの動作を信号の入力に設定し、入出力端子２０３ａ〜２０３ｃから出力された信号がマクロ１０１、マクロ１０２に入力され、そのマクロ１０１、マクロ１０２から出力された信号がメモリ２０１に記憶された後に入出力端子２０３ａ〜２０３ｃの動作を信号の出力に設定してメモリ２０１に記憶されている信号を入出力端子２０３ａ〜２０３ｃから出力させる。
【００２７】
すなわち、実施形態２の半導体装置は、例えばマクロ１０１の動作テストをする場合、入出力端子２０３ａの入力端子１０３ｂ、２０３ｂの入力端子１０３ｄから信号を入力する。このとき、テスト制御回路１１０は、モード選択信号ｓ２をマクロ１０１の前後に設けられているセレクタ１０５ａ、１０５ｂ、１０５ｆ、１０５ｇ、１０５ｈに出力している。セレクタ１０５ａ、１０５ｂは、モード選択信号ｓ２が入力されたことによって入力端子１０３ｂ、入力端子１０３ｄから入力された信号を選択し、マクロ１０１に入力させる。
【００２８】
マクロ１０１は、入力された信号に応答して信号をセレクタ１０５ｆ〜１０５ｈに出力する。このとき、セレクタ１０５ｆ〜１０５ｈは、モード選択信号ｓ２が入力されたことによってマクロ１０１から出力された信号を選択してメモリ２０１に出力するよう設定されている。このため、マクロ１０１から出力された信号がメモリ２０１に入力されて記憶される。
【００２９】
次に、テスト制御回路１１０は、オン信号Ｓｏを入出力端子２０３ａ〜２０３ｃの出力端子１０３ａ、１０３ｃ、１０３ｅに出力し、出力端子１０３ａ、１０３ｃ、１０３ｅをオンさせる。出力端子１０３ａ、１０３ｃ、１０３ｅがオンされた入出力端子２０３ａ〜２０３ｃでは、メモリ２０１に記憶されているマクロ１０１から出力された信号が出力端子１０３ａ、１０３ｃ、１０３ｅから出力される。
【００３０】
このような実施形態２によれば、テストすべきマクロに信号を入力する場合には入出力端子２０３ａ〜２０３ｃを入力端子として使用する。そして、入力された信号をメモリに記憶しておき、後で入出力端子２０３ａ〜２０３ｃを出力端子に切り換えて記憶された信号を読み出し、マクロのテスト結果を判断することができる。
このような実施形態２によれば、動作テスト時に信号を入力する場合と出力する場合とで入出力端子を切り替えることにより、テストに必要な入出力端子の数を従来の半分の数にすることができる。
【００３１】
なお、実施形態２の半導体装置は、以上述べた構成に限定されるものではない。すなわち、実施形態２では、動作テストされるマクロの全てに入出力端子を使って信号を入出力させている。しかし、マクロのうちの少なくとも一つに対して入出力端子を使って信号を入力する一方、マクロのうちの少なくとも一つから信号を出力するようにしてもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態１の半導体装置の回路を示した図である。
【図２】本発明の実施形態２の半導体装置の回路を示した図である。
【図３】従来の半導体装置の回路を示した図である。
【符号の説明】
【００３３】
１０１，１０２  マクロ、１０３ａ〜１０３ｄ  入力端子
１０３ｅ、１０３ｆ  出力端子、１０７、２０３ａ〜２０３ｃ  入出力端子
１０４  パッド、１０５ａ〜１０５ｆ  セレクタ
１１０  テスト制御回路、２０１  メモリ
【図１】
2006351849.tif 000003
【図２】
2006351849.tif 000004
【図３】
2006351849.tif 000005