(57)【要約】【課題】バイアス回路が起動した後の不要な電力消費をなくし、さらに回路全体の消費電力の低減化を図ることができる電流源回路を提供する。【解決手段】バイアス回路２０が起動した後には、バイアス回路２０からスタートアップ回路１０への切離し電圧ノードＶ２に発生したバイアス電圧により、スタートアップ回路１０をバイアス回路２０から切離すとともに、スタートアップ回路１０内で定常的に消費電流が流れないようにする。【選択図】図１
2006121448.tif 000002
【特許請求の範囲】
【請求項１】
電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、前記電源投入時に、前記電源に一端が接続されたコンデンサの他端における電源レベルの制御電圧により、前記バイアス回路に電流を流し始めるトリガとなる起動電圧を出力し、前記バイアス回路は、前記スタートアップ回路からの起動電圧をトリガとして電流を流し始め、この電流が流れた後に、前記コンデンサの他端における制御電圧を接地レベルにして、起動電圧を遮断するためのバイアス電圧を出力するよう構成したことを特徴とする電流源回路。
【請求項２】
電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、前記電源と制御電圧ノードとの間に接続された第１のコンデンサと、ドレインが前記制御電圧ノードに接続され、ソースが前記接地に接続され、ゲートが前記バイアス回路からバイアス電圧を出力するための切離し電圧ノードに接続された第１のＮＭＯＳトランジスタと、ゲートが前記制御電圧ノードに接続され、前記バイアス回路に電流を流し始めるトリガを出力するための起動電圧ノードと前記接地との間にドレイン・ソースパスが形成された第２のＮＭＯＳトランジスタとを有し、前記バイアス回路は、カレントミラー回路を形成し、前記スタートアップ回路から前記起動電圧ノードへのトリガにより前記カレントミラー回路の電流を流し始め、前記カレントミラー回路に電流が流れた後に、前記切離し電圧ノードに前記バイアス電圧を出力するよう構成したことを特徴とする電流源回路。
【請求項３】
前記スタートアップ回路は、ドレインとゲートが前記第２のＮＭＯＳトランジスタのソースに接続され、ソースが前記接地に接続された第３のＮＭＯＳトランジスタを有することを特徴とする請求項２記載の電流源回路。
【請求項４】
前記スタートアップ回路は、ソースが前記第２のＮＭＯＳトランジスタのソースに接続され、ドレインとゲートが前記接地に接続された第１のＰＭＯＳトランジスタを有することを特徴とする請求項２記載の電流源回路。
【請求項５】
前記スタートアップ回路は、アノードが前記第２のＮＭＯＳトランジスタのソースに接続され、カソードが前記接地に接続されたダイオードを有することを特徴とする請求項２記載の電流源回路。
【請求項６】
前記スタートアップ回路は、前記第２のＮＭＯＳトランジスタのソースと前記接地との間に接続された抵抗を有することを特徴とする請求項２記載の電流源回路。
【請求項７】
前記スタートアップ回路は、前記第２のＮＭＯＳトランジスタのドレインと前記起動電圧ノードとの間に、ソースが前記第２のＮＭＯＳトランジスタのドレインに接続され、ドレインとゲートが前記起動電圧ノードに接続された第３のＮＭＯＳトランジスタを有することを特徴とする請求項２記載の電流源回路。
【請求項８】
電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、ソースが前記電源に接続され、ゲートとドレインがシフト電圧ノードに接続された第１のＰＭＯＳトランジスタと、前記シフト電圧ノードと前記接地との間に接続された第２のコンデンサと、前記電源に一端が接続された第３のコンデンサと、ドレインが前記第３のコンデンサの他端に接続され、ゲートが前記シフト電圧ノードに接続され、ソースが制御電圧ノードに接続された第４のＮＭＯＳトランジスタと、ドレインが前記制御電圧ノードに接続され、ゲートが前記バイアス回路からのバイアス電圧を出力するための切離し電圧ノードに接続され、ソースが前記接地に接続された第５のＮＭＯＳトランジスタと、ドレインが起動電圧ノードに接続され、ゲートが前記制御電圧ノードに接続され、ソースが前記接地に接続された第６のＮＭＯＳトランジスタとを有し、前記バイアス回路は、カレントミラー回路を形成し、前記スタートアップ回路から前記起動電圧ノードへのトリガにより前記カレントミラー回路の電流を流し始め、前記カレントミラー回路に電流が流れた後に、前記切離し電圧ノードに前記バイアス電圧を出力するよう構成したことを特徴とする電流源回路。
【請求項９】
電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、ドレインとゲートが前記電源に接続され、ソースがシフト電圧ノードに接続された第７のＮＭＯＳトランジスタと、前記シフト電圧ノードと前記接地との間に接続された第２のコンデンサと、前記電源に一端が接続された第３のコンデンサと、ドレインが前記第３のコンデンサの他端に接続され、ゲートが前記シフト電圧ノードに接続され、ソースが制御電圧ノードに接続された第４のＮＭＯＳトランジスタと、ドレインが前記制御電圧ノードに接続され、ゲートが前記バイアス回路からのバイアス電圧を出力するための切離し電圧ノードに接続され、ソースが前記接地に接続された第５のＮＭＯＳトランジスタと、ドレインが起動電圧ノードに接続され、ゲートが前記制御電圧ノードに接続され、ソースが前記接地に接続された第６のＮＭＯＳトランジスタとを有し、前記電源に一端を接続された第３のコンデンサと、前記第３のコンデンサの他端に接続されたドレイン、前記シフト電圧ノードに接続されたゲート、制御電圧ノードに接続されたソースを有する第４のＮＭＯＳトランジスタと、前記制御電圧ノードに接続されたドレイン、前記バイアス回路がバイアス電圧等を発生する切離し電圧ノードに接続されたゲート、接地されたソースを有する第５のＮＭＯＳトランジスタと、前記バイアス回路に電流を流し始めるトリガを与える前記起動電圧ノードに接続されたドレイン、前記制御電圧ノードに接続されたゲート、接地されたソースを有する第６のＮＭＯＳトランジスタとを有し、前記バイアス回路は、カレントミラー回路を形成し、前記スタートアップ回路から前記起動電圧ノードへのトリガにより前記カレントミラー回路の電流を流し始め、前記カレントミラー回路に電流が流れた後に、前記切離し電圧ノードに前記バイアス電圧を出力するよう構成したことを特徴とする電流源回路。
【請求項１０】
電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、ソースが前記電源に接続され、ゲートが前記バイアス回路からの切離し電圧ノードに接続され、ドレインがシフト電圧ノードに接続された第２のＰＭＯＳトランジスタと、前記シフト電圧ノードと前記接地との間に接続された第４のコンデンサと、ソースが前記電源に接続され、ゲートが制御電圧ノードに接続された第３のＰＭＯＳトランジスタと、ソースが前記電源に接続され、ゲートが前記第３のＰＭＯＳトランジスタのドレインに接続され、ドレインが前記第３のＰＭＯＳトランジスタのゲートに接続された第４のＰＭＯＳトランジスタと、ドレインが前記第４のＰＭＯＳトランジスタのゲートに接続され、ゲートが前記シフト電圧ノードに接続され、ソースが前記接地に接続された第８のＮＭＯＳトランジスタと、ソースが前記制御電圧ノードに接続され、ゲートが前記シフト電圧ノードに接続され、ドレインが前記接地に接続された第５のＰＭＯＳトランジスタと、ソースが前記電源に接続され、ゲートが前記制御電圧ノードに接続され、ドレインが前記起動電圧ノードに接続された第６のＰＭＯＳトランジスタとを有し、前記バイアス回路は、カレントミラー回路を形成し、前記スタートアップ回路から前記起動電圧ノードへのトリガにより前記カレントミラー回路の電流を流し始め、前記カレントミラー回路に電流が流れた後に、前記切離し電圧ノードに前記バイアス電圧を出力するよう構成したことを特徴とする電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、装置を起動する際の電源投入時にスタートアップ回路が動作してバイアス回路を起動させる電流源回路に関するものである。
【背景技術】
【０００２】
従来から、各種の機能ブロックを形成する複数のデジタル回路やアナログ回路を内蔵した半導体集積回路装置等には、その装置を起動する際の電源投入時に、スタートアップ回路が動作し、その動作に続いて、各種の機能ブロックにバイアス電圧を供給するために、バイアス電圧を発生するバイアス回路を起動させる電流源回路が、外部接続あるいは内蔵されている。
【０００３】
以上のような従来の電流源回路（例えば、非特許文献１を参照）について、図面を用いて以下に説明する。
図５は従来の電流源回路の構成を示す回路図である。図５に示すように、従来の電流源回路１は、基本構成として、電源ＶＤＤと接地ＧＮＤとの間に、電源ＶＤＤの投入時に動作するスタートアップ回路６０と、スタートアップ回路６０の動作タイミングで起動して電流を流し始めるバイアス回路２０とが接続された状態に構成されている。
【０００４】
スタートアップ回路６０は、ソースが電源ＶＤＤに接続されゲートとドレインが制御電圧ノードＶ３に接続されたＰＭＯＳトランジスタ６１と、ドレインとゲートが制御電圧ノードＶ３に接続されソースが接地ＧＮＤに接続されたＮＭＯＳトランジスタ６２と、ドレインが電源ＶＤＤに接続されゲートが制御電圧ノードＶ３に接続されソースが起動電圧ノードＶ１に接続されたＮＭＯＳトランジスタ６３とから構成されている。
【０００５】
バイアス回路２０は、ソースが電源ＶＤＤに接続されドレインが起動電圧ノードＶ１に接続されたＰＭＯＳトランジスタ２２と、ソースが電源ＶＤＤに接続されゲートとドレインがＰＭＯＳトランジスタ２２のゲートに接続されたＰＭＯＳトランジスタ２１と、ドレインとゲートが起動電圧ノードＶ１に接続されソースが接地ＧＮＤに接続されたＮＭＯＳトランジスタ２３と、ドレインがＰＭＯＳトランジスタ２１のゲートとドレインに接続されゲートが起動電圧ノードＶ１に接続されたＮＭＯＳトランジスタ２４と、ＮＭＯＳトランジスタ２４のソースと接地ＧＮＤとの間に接続された抵抗２５とから構成されている。
【０００６】
以上のように構成された電流源回路１について、その動作の概要を以下に説明する。
電源ＶＤＤが印加された直後は、バイアス回路２０のＰＭＯＳトランジスタ２１、２２とＮＭＯＳトランジスタ２３、２４が遮断状態にある。すなわち、バイアス回路２０のカレントミラー回路２０ａに電流が流れず、バイアス電圧Ｖ２ｂも出力されていない状態にある。
【０００７】
そこで、スタートアップ回路６０の制御電圧ノードＶ３の電圧を高くすることによって、ＮＭＯＳトランジスタ６３が導通状態になり、ＮＭＯＳトランジスタ２３、２４のゲート電圧が高くなり、ＮＭＯＳトランジスタ２３、２４に電流を流そうとするため、カレントミラー回路２０ａに電流が流れ始める。
【０００８】
次に、電流源回路１の動作を順を追って説明する。
まず、電源ＶＤＤが印加されると、直列に接続されたＰＭＯＳトランジスタ６１とＮＭＯＳトランジスタ６２によって分圧された制御電圧が制御電圧ノードＶ３に発生する。この制御電圧ノードＶ３の制御電圧によってＮＭＯＳトランジスタ６３が導通状態になり、ＮＭＯＳトランジスタ２３、２４のゲート電圧が上昇し、バイアス回路２０が起動して電流を流そうとするため、カレントミラー回路２０ａに電流が流れ始める。
【０００９】
そして、バイアス回路２０が１度起動すると、起動電圧ノードＶ１の電圧も上昇しＮＭＯＳトランジスタ６３が非導通状態になり、スタートアップ回路６０はバイアス回路２０から電気的に切離される。
【非特許文献１】Ｒ．Ｊａｃｏｂ  Ｂａｋｅｒ、Ｈａｒｒｙ  Ｗ．Ｌｉ、Ｄａｖｉｄ  Ｅ．Ｂｏｙｃｅ著、「ＣＭＯＳ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ，Ｌａｙｏｕｔ，ａｎｄ  Ｓｉｍｕｌａｔｉｏｎ」、Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ  Ｉｎｃ、１９９７、ｐ４７０−ｐ４７１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら上記のような従来の電流源回路１では、バイアス回路２０が起動した後に、スタートアップ回路６０はバイアス回路２０から電気的に切離されるが、一方で、スタートアップ回路６０において、電源ＶＤＤからＰＭＯＳトランジスタ６１およびＮＭＯＳトランジスタ６２を通じた接地ＧＮＤへの直列回路に、バイアス回路２０の起動後も定常的な電流を流し続けるため、スタートアップ回路６０における不要な電力消費が継続され、回路全体としての低消費電力化に対して問題となっていた。
【００１１】
本発明は、上記従来の問題点を解決するもので、バイアス回路が起動した後の不要な電力消費をなくし、さらに回路全体の消費電力の低減化を図ることができる電流源回路を提供する。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の請求項１に記載の電流源回路は、電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、前記電源投入時に、前記電源に一端が接続されたコンデンサの他端における電源レベルの制御電圧により、前記バイアス回路に電流を流し始めるトリガとなる起動電圧を出力し、前記バイアス回路は、前記スタートアップ回路からの起動電圧をトリガとして電流を流し始め、この電流が流れた後に、前記コンデンサの他端における制御電圧を接地レベルにして、起動電圧を遮断するためのバイアス電圧を出力するよう構成したことを特徴とする。
【００１３】
また、本発明の請求項２に記載の電流源回路は、電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、前記電源と制御電圧ノードとの間に接続された第１のコンデンサと、ドレインが前記制御電圧ノードに接続され、ソースが前記接地に接続され、ゲートが前記バイアス回路からバイアス電圧を出力するための切離し電圧ノードに接続された第１のＮＭＯＳトランジスタと、ゲートが前記制御電圧ノードに接続され、前記バイアス回路に電流を流し始めるトリガを出力するための起動電圧ノードと前記接地との間にドレイン・ソースパスが形成された第２のＮＭＯＳトランジスタとを有し、前記バイアス回路は、カレントミラー回路を形成し、前記スタートアップ回路から前記起動電圧ノードへのトリガにより前記カレントミラー回路の電流を流し始め、前記カレントミラー回路に電流が流れた後に、前記切離し電圧ノードに前記バイアス電圧を出力するよう構成したことを特徴とする。
【００１４】
また、本発明の請求項３に記載の電流源回路は、請求項２記載の電流源回路であって、前記スタートアップ回路は、ドレインとゲートが前記第２のＮＭＯＳトランジスタのソースに接続され、ソースが前記接地に接続された第３のＮＭＯＳトランジスタを有する構成としたことを特徴とする。
【００１５】
また、本発明の請求項８に記載の電流源回路は、電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、ソースが前記電源に接続され、ゲートとドレインがシフト電圧ノードに接続された第１のＰＭＯＳトランジスタと、前記シフト電圧ノードと前記接地との間に接続された第２のコンデンサと、前記電源に一端が接続された第３のコンデンサと、ドレインが前記第３のコンデンサの他端に接続され、ゲートが前記シフト電圧ノードに接続され、ソースが制御電圧ノードに接続された第４のＮＭＯＳトランジスタと、ドレインが前記制御電圧ノードに接続され、ゲートが前記バイアス回路からのバイアス電圧を出力するための切離し電圧ノードに接続され、ソースが前記接地に接続された第５のＮＭＯＳトランジスタと、ドレインが起動電圧ノードに接続され、ゲートが前記制御電圧ノードに接続され、ソースが前記接地に接続された第６のＮＭＯＳトランジスタとを有し、前記バイアス回路は、カレントミラー回路を形成し、前記スタートアップ回路から前記起動電圧ノードへのトリガにより前記カレントミラー回路の電流を流し始め、前記カレントミラー回路に電流が流れた後に、前記切離し電圧ノードに前記バイアス電圧を出力するよう構成したことを特徴とする。
【００１６】
また、本発明の請求項１０に記載の電流源回路は、電源と接地との間に、前記電源の投入時に動作するスタートアップ回路と、前記スタートアップ回路の動作タイミングで起動して電流を流し始めるバイアス回路とが接続された電流源回路であって、前記スタートアップ回路は、ソースが前記電源に接続され、ゲートが前記バイアス回路からの切離し電圧ノードに接続され、ドレインがシフト電圧ノードに接続された第２のＰＭＯＳトランジスタと、前記シフト電圧ノードと前記接地との間に接続された第４のコンデンサと、ソースが前記電源に接続され、ゲートが制御電圧ノードに接続された第３のＰＭＯＳトランジスタと、ソースが前記電源に接続され、ゲートが前記第３のＰＭＯＳトランジスタのドレインに接続され、ドレインが前記第３のＰＭＯＳトランジスタのゲートに接続された第４のＰＭＯＳトランジスタと、ドレインが前記第４のＰＭＯＳトランジスタのゲートに接続され、ゲートが前記シフト電圧ノードに接続され、ソースが前記接地に接続された第８のＮＭＯＳトランジスタと、ソースが前記制御電圧ノードに接続され、ゲートが前記シフト電圧ノードに接続され、ドレインが前記接地に接続された第５のＰＭＯＳトランジスタと、ソースが前記電源に接続され、ゲートが前記制御電圧ノードに接続され、ドレインが前記起動電圧ノードに接続された第６のＰＭＯＳトランジスタとを有し、前記バイアス回路は、カレントミラー回路を形成し、前記スタートアップ回路から前記起動電圧ノードへのトリガにより前記カレントミラー回路の電流を流し始め、前記カレントミラー回路に電流が流れた後に、前記切離し電圧ノードに前記バイアス電圧を出力するよう構成したことを特徴とする。
【００１７】
以上により、バイアス回路が起動した後には、バイアス回路からスタートアップ回路への切離し電圧ノードに発生したバイアス電圧により、スタートアップ回路をバイアス回路から切離すとともに、スタートアップ回路内で定常的に消費電流が流れないようにすることができる。
【発明の効果】
【００１８】
以上のように本発明によれば、バイアス回路が起動した後には、バイアス回路からスタートアップ回路への切離し電圧ノードに発生したバイアス電圧により、スタートアップ回路をバイアス回路から切離すとともに、スタートアップ回路内で定常的に消費電流が流れないようにすることができる。
【００１９】
それにより、バイアス回路が起動した後の不要な電力消費をなくし、さらに回路全体の消費電力の低減化を図ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を示す電流源回路について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の電流源回路を説明する。
【００２１】
図１は本実施の形態１の電流源回路の構成を示す回路図である。図１において、本実施の形態の電流源回路１は、基本構成として、電源ＶＤＤと接地ＧＮＤとの間に、電源ＶＤＤの投入時に動作するスタートアップ回路１０と、スタートアップ回路１０の動作タイミングで起動して電流を流し始めるバイアス回路２０とが接続された状態に構成されている。
【００２２】
スタートアップ回路１０は、電源ＶＤＤと制御電圧ノードＶ３との間に接続されたコンデンサ１１と、ドレインが制御電圧ノードＶ３に接続されソースが接地ＧＮＤに接続されゲートがバイアス回路２０からの切離し電圧ノードＶ２に接続されたＮＭＯＳトランジスタ１２と、ゲートが制御電圧ノードＶ３に接続されソースが接地ＧＮＤに接続されドレインがバイアス回路２０に電流を流し始めるトリガを出力するための起動電圧ノードＶ１に接続されたＮＭＯＳトランジスタ１３とから構成されている。
【００２３】
バイアス回路２０は、従来の技術で説明した構成と同じであるので、ここでは説明を省略する。
以上のように構成された電流源回路１について、その動作を以下に説明する。
【００２４】
まず、電源ＶＤＤが印加されたときは、切離し電圧ノードＶ２の電圧が接地ＧＮＤの電位レベルであり、ＮＭＯＳトランジスタ１２が非導通であるため、コンデンサ１１の両端の電位は電源ＶＤＤレベルとなり、ＮＭＯＳトランジスタ１３が導通し、起動電圧ノードＶ１の電圧を降下させる。
【００２５】
このように起動電圧ノードＶ１の電圧が降下すると、カレントミラー回路２０ａを構成するＰＭＯＳトランジスタ２１、２２のゲート電圧が低くなり、バイアス回路２０が起動してそれらに電流が流れ始める。そしてカレントミラー回路２０ａに電流が流れ始めると、ＮＭＯＳトランジスタ２３、２４と抵抗２５にも電流が流れ、切離し電圧ノードＶ２にバイアス電圧が発生する。
【００２６】
切離し電圧ノードＶ２に発生したバイアス電圧がＮＭＯＳトランジスタ１２のゲートに印加されると、ＮＭＯＳトランジスタ１２は導通状態となり、コンデンサ１１に蓄積されていた電荷が放電され、制御電圧ノードＶ３の電圧が低下して行き、接地ＧＮＤの電位レベルに到達する。制御電圧ノードＶ３の電圧が接地ＧＮＤ電位レベルに向かうと、ＮＭＯＳトランジスタ１３が非導通となり、スタートアップ回路１０がバイアス回路２０から電気的に切離された状態になる。
【００２７】
以上のように、本実施の形態１によると、バイアス回路２０に与える起動電圧ノードＶ１の起動電圧を発生するＮＭＯＳトランジスタ１３のゲートに印加され、ＮＭＯＳトランジスタ１３の導通状態を制御する制御電圧ノードＶ３の制御電圧は、電源ＶＤＤとコンデンサ１１とＮＭＯＳトランジスタ１２と接地ＧＮＤが直列に接続された回路によって生成されており、この直列回路には、コンデンサ１１が接続されているため、バイアス回路２０からの切離し電圧ノードＶ２におけるバイアス電圧の印加によりＮＭＯＳトランジスタ１２が導通状態になった場合でも、定常電流は流れない。
【００２８】
すなわち、スタートアップ回路１０は、バイアス回路２０が起動して動作し始めた後に、バイアス回路２０から電気的に切離され、かつ、定常的な消費電流を流さないようにすることができる。
（実施の形態２）
本発明の実施の形態２の電流源回路を説明する。
【００２９】
図２は本実施の形態２の電流源回路の構成を示す回路図である。図２において、本実施の形態２の電流源回路１は、基本構成として、電源ＶＤＤと接地ＧＮＤとの間に、電源ＶＤＤの投入時に動作するスタートアップ回路３０と、スタートアップ回路３０の動作タイミングで起動して電流を流し始めるバイアス回路２０とが接続された状態に構成されている。
【００３０】
スタートアップ回路３０は、電源ＶＤＤと制御電圧ノードＶ３との間に接続されたコンデンサ１１と、ドレインが制御電圧ノードＶ３に接続されソースが接地ＧＮＤに接続されゲートがバイアス回路２０からの切離し電圧ノードＶ２に接続されたＮＭＯＳトランジスタ１２と、ゲートが制御電圧ノードＶ３に接続されドレインがバイアス回路２０に電流を流し始めるトリガを出力するための起動電圧ノードＶ１に接続されたＮＭＯＳトランジスタ１３と、ドレインとゲートがＮＭＯＳトランジスタ１３のソースに接続されソースが接地ＧＮＤに接続されたＮＭＯＳトランジスタ１４とから構成されている。
【００３１】
バイアス回路２０は、従来の技術で説明した構成と同じであるので、ここでは説明を省略する。また、上記の通りに構成された本実施の形態２の電流源回路１の動作は、実施の形態１と同じであるので、ここでは説明を省略する。
【００３２】
以上のように本実施の形態２によると、ＮＭＯＳトランジスタ１３は、導通状態のとき、ソースの電位がＮＭＯＳトランジスタ１４の閾値電圧となり、実施の形態１の場合と比較すると、本実施の形態２では、ＮＭＯＳトランジスタ１３のゲートとソース間の電位差が小さくなるため、ＮＭＯＳトランジスタ１３のドレイン電流を減少させることができる。すなわち、電源投入時のスタートアップ回路３０における消費電流を減少させることができる。
【００３３】
また、本実施の形態２では、電源投入時の消費電流を減少させるために、ＭＯＳダイオード構成にしたＮＭＯＳトランジスタ１４を用いているが、ソースがＮＭＯＳトランジスタ１３のソースに接続されゲートとドレインが接地ＧＮＤに接続されたＭＯＳダイオード構成にしたＰＭＯＳトランジスタを用いても、また、カソードがＮＭＯＳトランジスタ１３のソースに接続されアノードが接地ＧＮＤに接続されたＰＮ接合ダイオードを用いても、また、ＮＭＯＳトランジスタ１３のソースと接地ＧＮＤとの間に抵抗を用いてもよく、同様の効果が得られる。
【００３４】
また、本実施の形態２では、ＭＯＳダイオード構成としたＮＭＯＳトランジスタ１４は、ＮＭＯＳトランジスタ１３と接地ＧＮＤとの間に配置しているが、ドレインとゲートがＰＭＯＳトランジスタ２１のゲートとドレインに接続されソースがＮＭＯＳトランジスタ１３のドレインに接続されたＭＯＳダイオード構成としたＮＭＯＳトランジスタを、ＰＭＯＳトランジスタ２１のゲートおよびドレインとＮＭＯＳトランジスタ１３のドレイン間に配置してもよく、同様の効果が得られる。
（実施の形態３）
本発明の実施の形態３の電流源回路を説明する。
【００３５】
図３は本実施の形態３の電流源回路の構成を示す回路図である。図３において、本実施の形態３の電流源回路１は、基本構成として、電源ＶＤＤと接地ＧＮＤとの間に、電源ＶＤＤの投入時に動作するスタートアップ回路４０と、スタートアップ回路４０の動作タイミングで起動して電流を流し始めるバイアス回路２０とが接続された状態に構成されている。
【００３６】
スタートアップ回路４０は、ソースが電源ＶＤＤに接続されゲートとドレインがシフト電圧ノードＶ４に接続されたＰＭＯＳトランジスタ４１と、シフト電圧ノードＶ４と接地ＧＮＤとの間に接続されたコンデンサ４２と、電源ＶＤＤに一端が接続されたコンデンサ４３と、ドレインがコンデンサ４３の他端に接続されゲートがシフト電圧ノードＶ４に接続されソースが制御電圧ノードＶ３に接続されたＮＭＯＳトランジスタ４４と、ドレインが制御電圧ノードＶ３に接続されゲートがバイアス回路２０からの切離し電圧ノードＶ２に接続されソースが接地ＧＮＤに接続されたＮＭＯＳトランジスタ４５と、ドレインが起動電圧ノードＶ１に接続されゲートが制御電圧ノードＶ３に接続されソースが接地ＧＮＤに接続されたＮＭＯＳトランジスタ４６とから構成されている。
【００３７】
バイアス回路２０は、従来の技術で説明した構成と同じであるので、ここでは説明を省略する。
以上のように構成された本実施の形態３の電流源回路１について、その動作を以下に説明する。
【００３８】
まず、電源ＶＤＤが印加された直後は、起動電圧ノードＶ１の電圧は電源ＶＤＤレベルに、また、切離し電圧ノードＶ２の電圧は接地ＧＮＤレベルとなり、ＮＭＯＳトランジスタ４５、４６は非導通状態にある。そして、バイアス回路２０は、ＰＭＯＳトランジスタ２１、２２と、ＮＭＯＳトランジスタ２３、２４も非導通となり、各トランジスタは電流が流れない状態にある。
【００３９】
次に、ＰＭＯＳトランジスタ４１に電流が流れ始め、徐々にコンデンサ４２に電荷が蓄積されるため、シフト電圧ノードＶ４の電圧が上昇する。シフト電圧ノードＶ４の電圧の上昇にともなってＮＭＯＳトランジスタ４４が導通状態になる。このとき、コンデンサ４３は、両端の電圧が電源ＶＤＤレベルにあるので、導通状態のＮＭＯＳトランジスタ４４を通して、ＮＭＯＳトランジスタ４６のゲートに電源ＶＤＤレベルの電圧が与えられ、ＮＭＯＳトランジスタ４６は導通し、起動電圧ノードＶ１の電圧を接地レベルに下げようとする。
【００４０】
起動電圧ノードＶ１の電圧が降下すると、バイアス回路２０が起動し、そのカレントミラー回路２０ａを構成するＰＭＯＳトランジスタ２１、２２と、ＮＭＯＳトランジスタ２３、２４に電流が流れ始め、切離し電圧ノードＶ２にバイアス電圧が発生する。このバイアス電圧の発生によりＮＭＯＳトランジスタ４５が導通し、コンデンサ４３に蓄積されていた電荷を接地ＧＮＤに放電する。このとき、コンデンサ４３の一端の電圧が降下するとともに制御電圧ノードＶ３の制御電圧も低下するため、ＮＭＯＳトランジスタ４６は、そのゲート電圧が低下して非導通となり、スタートアップ回路４０はバイアス回路２０から電気的に切離され、バイアス回路２０は安定な動作状態になる。
【００４１】
以上のように、本実施の形態３によると、バイアス回路２０が一旦起動した後は、切離し電圧ノードＶ２におけるバイアス電圧がＮＭＯＳトランジスタ４５に印加され、ＮＭＯＳトランジスタ４５が導通状態になった場合でも、シフト電圧ノードＶ４の電圧を発生するＰＭＯＳトランジスタ４１とコンデンサ４２とが直列に接続されているため、この直列回路には定常的な消費電流は流れず、かつ、起動電圧ノードＶ１の電圧を発生するコンデンサ４３とＮＭＯＳトランジスタ４４、４５も直列に接続されているため、この直列回路にも定常的な消費電流は流れない。さらに、バイアス回路２０が起動し始めると、ＮＭＯＳトランジスタ４６は、非導通となるので電流は流れなくなる。
【００４２】
すなわち、この構成により、バイアス回路２０が動作し始めた後は、スタートアップ回路４０がバイアス回路２０から切離されるとともに、スタートアップ回路４０内は定常的な消費電流が流れないようにすることができる。
【００４３】
なお、本実施の形態３では、ＭＯＳダイオード構造をしたＰＭＯＳトランジスタ４１を用いているが、ＭＯＳダイオード構造をしたＮＭＯＳトランジスタや、ＰＮ接合ダイオードや、抵抗を用いても同様の効果が得られる。
（実施の形態４）
本発明の実施の形態４の電流源回路を説明する。
【００４４】
図４は本実施の形態４の電流源回路の構成を示す回路図である。図４において、本実施の形態４の電流源回路１は、基本構成として、電源ＶＤＤと接地ＧＮＤとの間に、電源ＶＤＤの投入時に動作するスタートアップ回路５０と、スタートアップ回路５０の動作タイミングで起動して電流を流し始めるバイアス回路２０とが接続された状態に構成されている。
【００４５】
スタートアップ回路５０は、ソースが電源ＶＤＤに接続され、ゲートがバイアス回路２０からの切離し電圧ノードＶ２に接続され、ドレインがシフト電圧ノードＶ４に接続されたＰＭＯＳトランジスタ５１と、シフト電圧ノードＶ４と接地ＧＮＤとの間に接続されたコンデンサ５２と、ソースが電源ＶＤＤに接続され、ゲートが制御電圧ノードＶ３に接続されたＰＭＯＳトランジスタ５３と、ソースが電源ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタ５３のドレインに接続され、ドレインがＰＭＯＳトランジスタ５３のゲートに接続されたＰＭＯＳトランジスタ５４と、ドレインがＰＭＯＳトランジスタ５４のゲートに接続され、ゲートがシフト電圧ノードＶ４に接続され、ソースが接地ＧＮＤに接続されたＮＭＯＳトランジスタ５５と、ソースが制御電圧ノードＶ３に接続され、ゲートがシフト電圧ノードＶ４に接続され、ドレインが接地ＧＮＤに接続されたＰＭＯＳトランジスタ５６と、ソースが電源ＶＤＤに接続され、ゲートが制御電圧ノードＶ３に接続され、ドレインが起動電圧ノードＶ１に接続されたＰＭＯＳトランジスタ５７とから構成されている。
【００４６】
バイアス回路２０は、従来の技術で説明した構成と同じであるので、ここでは説明を省略する。
以上のように構成された本実施の形態４の電流源回路１について、その動作を以下に説明する。
【００４７】
まず、電源ＶＤＤが印加された直後は、起動電圧ノードＶ１の電圧は接地ＧＮＤレベルであり、切離し電圧ノードＶ２の電圧は電源ＶＤＤレベルとなり、バイアス回路２０は、ＰＭＯＳトランジスタ２１、２２と、ＮＭＯＳトランジスタ２３、２４が非導通となり、各トランジスタは電流が流れない状態にある。また、ＰＭＯＳトランジスタ５１は非導通であり、シフト電圧ノードＶ４の電圧は接地ＧＮＤレベルである。このとき、ＮＭＯＳトランジスタ５５とＰＭＯＳトランジスタ５４は非導通、ＰＭＯＳトランジスタ５３、５６は導通であり、電圧ノードＶ５は電源ＶＤＤレベル、制御電圧ノードＶ３の電圧は接地ＧＮＤレベルとなる。
【００４８】
そして、ＰＭＯＳトランジスタ５７はゲート電圧が接地ＧＮＤレベルとなるので導通し、バイアス回路２０のＮＭＯＳトランジスタ２３、２４は、ゲート電圧を上昇させ起動して電流を流し始める。これによって、カレントミラー回路２０ａに電流が流れ始め、切離し電圧ノードＶ２にバイアス電圧が発生する。
【００４９】
切離し電圧ノードＶ２にバイアス電圧が発生すると、ＰＭＯＳトランジスタ５１が導通に変わり、コンデンサ５２に電荷が蓄積され始め、シフト電圧ノードＶ４の電圧が上昇する。シフト電圧ノードＶ４の電圧の上昇によってＮＭＯＳトランジスタ５５とＰＭＯＳトランジスタ５４が導通に変わり、ＰＭＯＳトランジスタ５３、５６が非導通に変わり、電圧ノードＶ５の電圧は接地ＧＮＤレベルになり、制御電圧ノードＶ３の電圧は電源ＶＤＤレベルとなる。ＰＭＯＳトランジスタ５７は、ゲート電圧が電源ＶＤＤレベルになるため非導通に変わり、バイアス回路２０と電気的に切離される。
【００５０】
以上のように、本実施の形態４によると、バイアス回路２０が一旦起動した後は、切離し電圧ノードＶ２におけるバイアス電圧がＰＭＯＳトランジスタ５１に印加され、ＰＭＯＳトランジスタ５１が導通状態になった場合でも、ＰＭＯＳトランジスタ５１とコンデンサ５２が直列に接続されているため、この直列回路には定常的な直流電流は流れず、また、ＰＭＯＳトランジスタ５３とＮＭＯＳトランジスタ５５の直列接続と、ＰＭＯＳトランジスタ５４、５６の直列接続の回路は、ともにどちらかのＭＯＳトランジスタが導通しているときは、もう一方のＭＯＳトランジスタは非導通となるため、これらの直列回路にも定常的な直流電流は流れない。
【００５１】
さらに、ＰＭＯＳトランジスタ５７は、バイアス回路２０が動作し始めると非導通となり、電流を流さなくなる。したがって、この構成によると、バイアス回路２０が動作し始めた後は、スタートアップ回路５０はバイアス回路２０から電気的に切離され、かつ、スタートアップ回路５０には定常的な消費電流が流れないようにすることができる。
【産業上の利用可能性】
【００５２】
本発明の電流源回路は、バイアス回路が起動した後の不要な電力消費をなくし、さらに回路全体の消費電力の低減化を図ることができる機能を有し、アナログ回路を内蔵した半導体集積回路等に適用できる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１の電流源回路の構成を示す回路図
【図２】本発明の実施の形態２の電流源回路の構成を示す回路図
【図３】本発明の実施の形態３の電流源回路の構成を示す回路図
【図４】本発明の実施の形態４の電流源回路の構成を示す回路図
【図５】従来の電流源回路の構成を示す回路図
【符号の説明】
【００５４】
１    電流源回路
１０    スタートアップ回路
１１    コンデンサ
１２〜１４    ＮＭＯＳトランジスタ
２０    バイアス回路
２０ａ    カレントミラー回路
２１、２２    ＰＭＯＳトランジスタ
２３、２４    ＮＭＯＳトランジスタ
２５    抵抗
３０、４０、５０    スタートアップ回路
４１    ＰＭＯＳトランジスタ
４２、４３    コンデンサ
４４〜４６    ＮＭＯＳトランジスタ
５１    ＰＭＯＳトランジスタ
５２    コンデンサ
５３、５４    ＰＭＯＳトランジスタ
５５    ＮＭＯＳトランジスタ
５６、５７    ＰＭＯＳトランジスタ
６０    スタートアップ回路
６１    ＰＭＯＳトランジスタ
６２、６３    ＮＭＯＳトランジスタ
ＶＤＤ    電源
ＧＮＤ    接地
Ｖ１    起動電圧ノード
Ｖ２    切離し電圧ノード
Ｖ３    制御電圧ノード
Ｖ４    シフト電圧ノード
Ｖ５    電圧ノード
【図１】
2006121448.tif 000003
【図２】
2006121448.tif 000004
【図３】
2006121448.tif 000005
【図４】
2006121448.tif 000006
【図５】
2006121448.tif 000007