(57)【要約】【課題】複数の機能を有する半導体装置及びその作製方法を提供することを課題とする。【解決手段】  本発明は、薄膜集積回路と、センサ又はアンテナを有する第１の基板と、アンテナを有する第２の基板を有し、センサ又はアンテナを有する第１の基板とアンテナを有する第２の基板とは、薄膜集積回路を挟持している半導体装置である。複数のアンテナを有し、且つ通信する周波数帯が異なる場合、複数の周波数帯を受信することが可能であるため、リーダライタの選択幅が広がる。また、センサとアンテナを有する場合、センサで検知した情報を信号化し、アンテナを介して該信号をリーダライタに出力することが可能である。このため、従来の無線チップ等の半導体装置より、高付加価値を有する。【選択図】図８
2006121060.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に剥離層を選択的に形成し、
前記第１の基板及び前記剥離層に接するように第１の絶縁層を形成し、
前記第１の絶縁層上に複数の薄膜トランジスタを形成し、
前記第１の絶縁層上に第２の絶縁層を形成し、
前記第１の基板の一部が露出するように、前記第１の絶縁層と前記第２の絶縁層に第１の開口部を形成し、
前記複数の薄膜トランジスタのソース領域及びドレイン領域が露出するように、前記第２の絶縁層に第２の開口部を形成し、
前記第１の開口部を充填する第１の導電層及び前記第２の開口部を充填する第２の導電層を形成し、
前記剥離層の一部が露出するように前記第１の絶縁層と前記第２の絶縁層に第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を除去し、前記第２の導電層と、第２の基板上に設けられた第３の導電層とが接続するように、前記複数の薄膜トランジスタと前記第２の基板を貼り合わせた後、前記第１の基板から前記複数の薄膜トランジスタを剥離し、
前記第１の導電層と、第３の基板上に設けられた第４の導電層とが接続するように、前記複数の薄膜トランジスタと前記第３の基板を貼り合わせることを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板上に剥離層を選択的に形成し、
前記第１の基板及び前記剥離層に接するように第１の絶縁層を形成し、
前記第１の絶縁層上に複数の薄膜トランジスタを形成し、
前記第１の絶縁層上に第２の絶縁層を形成し、
前記第１の基板の一部が露出するように、前記第１の絶縁層と前記第２の絶縁層に第１の開口部を形成し、
前記複数の薄膜トランジスタのソース領域及びドレイン領域が露出するように、前記第２の絶縁層に第２の開口部を形成し、
前記第１の開口部を充填する第１の導電層及び前記第２の開口部を充填する第２の導電層を形成し、
前記剥離層の一部が露出するように前記第１の絶縁層と前記第２の絶縁層に第３の開口部を形成し、
前記第３の開口部にエッチング剤を導入して前記剥離層を選択的に除去し、前記第２の導電層と、第２の基板上に設けられた第３の導電層とが接続するように、前記複数の薄膜トランジスタと前記第２の基板を貼り合わせた後、物理的手段により、前記第１の基板から前記複数の薄膜トランジスタを剥離し、
前記第１の導電層と、第３の基板上に設けられた第４の導電層とが接続するように、前記複数の薄膜トランジスタと前記第３の基板を貼り合わせることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１又は請求項２において、前記剥離層として、酸素雰囲気下で、スパッタリング法により、タングステン又はモリブデンの酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１又は請求項２において、前記剥離層として、タングステン又はモリブデン含む層を形成し、その上層に珪素の酸化物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１又は請求項２において、前記絶縁層として、珪素を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１又は請求項２において、前記エッチング剤はフッ化ハロゲンを含む気体又は液体であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１又は請求項２において、前記第３の導電層及び前記第４の導電層は、アンテナとして機能することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１又は請求項２において、前記第３の導電層はアンテナとして機能し、前記第４の導電層は、センサと電気的に接続することを特徴とする半導体装置の作製方法。
【請求項１０】
薄膜集積回路と、センサを有する第１の基板と、アンテナを有する第２の基板を有し、前記薄膜集積回路は、前記センサを有する第１の基板と前記アンテナを有する第２の基板に挟持されていることを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記薄膜集積回路及び前記第１の基板に設けられたセンサ、並びに前記薄膜集積回路及び前記第２の基板に設けられたアンテナそれぞれは、導電性粒子で電気的に接続されていることを特徴とする半導体装置。
【請求項１２】
請求項１０において、前記薄膜集積回路及び前記センサを有する第１の基板、並びに前記薄膜集積回路及び前記アンテナを有する第２の基板は、導電性粒子を有する樹脂を挟持していることを特徴とする半導体装置。
【請求項１３】
薄膜集積回路と、アンテナを有する第１の基板と、アンテナを有する第２の基板を有し、前記薄膜集積回路は、前記アンテナを有する第１の基板と前記アンテナを有する第２の基板に挟持されていることを特徴とする半導体装置。
【請求項１４】
請求項１３において、前記薄膜集積回路及び前記第１の基板に設けられたアンテナ、並びに前記薄膜集積回路及び前記第２の基板に設けられたアンテナは、導電性粒子で電気的に接続されていることを特徴とする半導体装置。
【請求項１５】
請求項１３において、前記薄膜集積回路及び前記アンテナを有する第１の基板、並びに前記薄膜集積回路及び前記アンテナを有する第２の基板は、導電性粒子を有する樹脂を挟持していることを特徴とする半導体装置。
【請求項１６】
請求項１０又は請求項１３において、前記第１の基板及び前記第２の基板は、可とう性を有することを特徴とする半導体装置。
【請求項１７】
第１の基板上に設けられた第１の導電層と、
前記第１の導電層を覆う第１の絶縁層と、
前記第１の絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタを覆う第２の絶縁層と、
前記第２の絶縁層上に設けられた第２の導電層及び第３の導電層と、
第２の基板上に設けられた第４の導電層を有し、
前記第２の導電層は、前記第２の絶縁層に設けられた第１の開口部を介して前記第１の薄膜トランジスタのソース領域及びドレイン領域に接続し、且つ前記第１の絶縁層と前記第２の絶縁層の各々に設けられた第２の開口部を介して前記第１の導電層に接続し、
前記第３の導電層は、前記第２の絶縁層に設けられた第３の開口部を介して前記第２の薄膜トランジスタのソース領域及びドレイン領域に接続し、且つ前記第４の導電層に接続することを特徴とする半導体装置。
【請求項１８】
請求項１７において、前記第１の導電層及び前記第２の導電層、並びに前記第３の導電層及び前記第４の導電層は、それぞれ導電性粒子で電気的に接続されていることを特徴とする半導体装置。
【請求項１９】
請求項１７において、前記第１の基板及び前記第１の絶縁層、並びに前記第２の絶縁層及び前記第２の基板は、導電性粒子を有する樹脂を挟持していることを特徴とする半導体装置。
【請求項２０】
請求項１７において、前記第１の基板及び第２の基板は、可撓性を有することを特徴とする半導体装置。
【請求項２１】
請求項１７において、前記第１の導電層及び前記第４の導電層は、アンテナとして機能することを特徴とする半導体装置。
【請求項２２】
請求項１７において、前記第１の導電層は、アンテナとして機能し、前記第４の導電層はセンサに電気的に接続することを特徴とする半導体装置。
【請求項２３】
請求項１７において、前記第２の導電層は、導電性粒子を有する樹脂を介して前記第１の導電層と接する領域及び、前記第２の絶縁層に接する領域を有することを特徴とする半導体装置。
【請求項２４】
請求項１７において、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタは、サイドウォール絶縁層を有することを特徴とする半導体装置。
【請求項２５】
請求項１０乃至請求項２４のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、絶縁基板上に設けられた薄膜集積回路を転置する技術開発が進められている。このような技術として、例えば、薄膜集積回路と基板の間に剥離層を設けて、当該剥離層を、ハロゲンを含む気体を用いて除去することにより、薄膜集積回路を支持基板から分離し、その後転置する技術がある（特許文献１参照）。
【特許文献１】特開平８−２５４６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記の特許文献１によると、基板の一表面に剥離層を形成し、当該剥離
層上に複数の素子を形成し、続いて剥離層を除去する。そうすると、複数の素子は基板から剥離され、基板と複数の素子の間には空間が生じる。その後、複数の素子を基板に接着させるが、当該複数の素子は数μｍ程度と薄く、また大変軽い。そのため、複数の素子を基板に接着させる前に、当該複数の素子が基板から飛散してしまうことがあった。
【０００４】
そこで本発明は、複数の素子の飛散を防止しながら半導体装置を作製することを課題とする。また、複数の機能を有する半導体装置及びその作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の一は、薄膜集積回路と、センサ又はアンテナを有する第１の基板と、アンテナを有する第２の基板を有し、センサ又はアンテナを有する第１の基板とアンテナを有する第２の基板とは、薄膜集積回路を挟持している半導体装置であることを要旨とする。
【０００６】
上記半導体装置において、薄膜集積回路とセンサ、薄膜集積回路とアンテナそれぞれは、導電性粒子で電気的に接続されている。また、薄膜集積回路とセンサ、薄膜集積回路とアンテナそれぞれは、導電性粒子を有する樹脂を挟持している。更には、第１の基板及び第２の基板は、可とう性を有することを特徴とする。
【０００７】
また、本発明の一は、第１の基板の一表面に剥離層を形成した後に、当該剥離層を選択的に除去して、剥離層が設けられた第１の領域と、剥離層が設けられていない第２の領域を形成する。続いて、第１の領域と第２の領域上に下地絶縁層を全面に形成する。そうすると、下地絶縁層は、第１の領域では剥離層に接し、第２の領域では第１の基板に接する。次に、下地絶縁層上に複数の薄膜トランジスタを含む薄膜集積回路を形成する。続いて、絶縁層及び薄膜集積回路に形成される絶縁層に開口部を形成し、その後開口部にエッチング剤を導入して剥離層を除去する。この際、剥離層が設けられていた第１の領域では、基板と下地絶縁層との間に空間が生じるが、剥離層が設けられていない第２の領域では、基板と下地絶縁層が密着したままである。このように、剥離層を除去した後も、第１の基板と下地絶縁層とが密着した領域が設けられているため、下地絶縁層上に設けられた薄膜集積回路の飛散を防止することができる。剥離層を除去した後は、第２の基板上の導電層と、薄膜集積回路の接続用の第１の導電層とが接するように、薄膜集積回路とアンテナを有する第２の基板とを一体化させる。次に、第１の基板上から、薄膜集積回路と基体とを剥離するが、この際、裏面に接続用の第２の導電層が露出されるようにする。そして、第３の基板上の導電層と、薄膜集積回路の接続用の第２の導電層とが接するように、薄膜集積回路とアンテナまたはセンサを有する第３の基板とを貼り合わせることを要旨とする。
【０００８】
また、本発明の半導体装置の作製方法の一は、第１の基板上に剥離層を選択的に形成し、第１の基板及び剥離層に接するように下地絶縁層を形成し、下地絶縁層上に複数の薄膜トランジスタを形成し、第１の基板が露出するように、第１の開口部を形成し、複数の薄膜トランジスタのソース領域及びドレイン領域が露出するように、第２の開口部を形成し、第１の開口部を充填する第１の導電層及び第２の開口部を充填する第２の導電層を形成し、剥離層が露出するように第３の開口部を形成し、第３の開口部にエッチング剤を導入して剥離層を除去し、第２の導電層と、第２の基板上に設けられた第３の導電層とが接続するように、複数の薄膜トランジスタと第２の基板を貼り合わせた後、第１の基板から複数の薄膜トランジスタを剥離し、第１の導電層と、第３の基板上に設けられた第４の導電層とが接続するように、複数の薄膜トランジスタと第３の基板を貼り合わせることを特徴とする。
【０００９】
また、本発明である半導体装置の作製方法の一は、第１の基板上に剥離層を選択的に形成し、第１の基板及び剥離層に接するように下地絶縁層を形成し、下地絶縁層上に複数の薄膜トランジスタを形成し、第１の基板が露出するように、第１の開口部を形成し、複数の薄膜トランジスタのソース領域及びドレイン領域が露出するように、第２の開口部を形成し、第１の開口部を充填する第１の導電層及び第２の開口部を充填する第２の導電層を形成し、剥離層が露出するように第３の開口部を形成し、第３の開口部にエッチング剤を導入して剥離層を選択的に除去し、第２の導電層と、第２の基板上に設けられた第３の導電層とが接続するように、複数の薄膜トランジスタと第２の基板を貼り合わせた後、物理的手段（物理的な力）により、第１の基板から複数の薄膜トランジスタを剥離し、第１の導電層と、第３の基板上に設けられた第４の導電層とが接続するように、複数の薄膜トランジスタと第３の基板を貼り合わせることを特徴とする。
【００１０】
上記の作製方法において、第１の基板は、ガラス基板、石英基板、絶縁層を有する金属基板、作製工程の処理温度に耐えうるプラスチック基板等であることを特徴とする。また、剥離層として、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は前記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層で形成することを特徴とする。また、剥離層として、酸素雰囲気下で、スパッタリング法により、上記元素の酸化物を含む層を形成することを特徴とする。また、剥離層として、上記元素、又は前記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料を用いて形成し、その上層に珪素の酸化物を含む層を形成することを特徴とする。また、エッチング剤は、フッ化ハロゲンを含む気体又は液体であることを特徴とする。
【００１１】
また、本発明の半導体装置の一は、第１の基板上に設けられた第１の導電層と、第１の導電層を覆う下地絶縁層と、下地絶縁層上に設けられた第１の薄膜トランジスタ及び第２の薄膜トランジスタと、第１の薄膜トランジスタ及び第２の薄膜トランジスタを覆う層間絶縁層と、層間絶縁層上に設けられた第２の導電層及び第３の導電層と、第２の基板上に設けられた第４の導電層を有し、第２の導電層は、層間絶縁層に設けられた開口部を介して第１の薄膜トランジスタのソース領域及びドレイン領域に接続し、且つ下地絶縁層と層間絶縁層の各々に設けられた開口部を介して第１の導電層に接続し、第３の導電層は、層間絶縁層に設けられた開口部を介して第２の薄膜トランジスタのソース領域及びドレイン領域に接続し、且つ第４の導電層に接続することを特徴とする。
【００１２】
また、第１の基板及び第２の基板は、可撓性を有する。
【００１３】
第１の導電層及び前記第２の導電層、並びに前記第３の導電層及び前記第４の導電層はそれぞれ、導電性粒子で電気的に接続されている。また、第１の基板及び前記下地絶縁層、並びに前記層間絶縁層及び前記第２の基板それぞれは、導電性粒子を有する樹脂に接している。
【００１４】
また、第１の導電層及び第４の導電層は、アンテナとして機能してもよい。更には、第１の導電層は、アンテナとして機能し、第４の導電層はセンサに電気的に接続してもよい。
【００１５】
また、第２の導電層は、導電性粒子を有する樹脂を介して第１の導電層と接する領域及び層間絶縁層に接する領域を有する。
【００１６】
また、第１の薄膜トランジスタと第２の薄膜トランジスタの各々は、サイドウォール絶縁層を有してもよい。
【発明の効果】
【００１７】
本発明は、基板と下地絶縁層が密着した領域を設けながら剥離層を除去することで、下地絶縁層の上方に設けられた複数の薄膜トランジスタの飛散を防止し、薄膜集積回路を含む半導体装置の製造を容易に行うことができる。
【００１８】
また、本発明の半導体装置は、薄膜集積回路部と、複数のアンテナを有する。このため、一つのアンテナが破損しても、他のアンテナで外部装置から供給される電磁波を受信することが可能であるため、耐久性を向上させることが可能である。また、複数のアンテナの通信する周波数帯が異なる場合、複数の周波数帯を受信することが可能であるため、リーダライタの選択幅が広がる。
【００１９】
また、本発明の半導体装置は、薄膜集積回路部と、アンテナと、センサとを有する。このためセンサで検知した情報を薄膜集積回路部で処理した後、情報を記録することが可能である。また、センサで検知した情報を信号化し、アンテナを介して該信号をリーダライタに出力することが可能である。このため、従来の無線チップ等の半導体装置より、高付加価値を有する半導体装置を作製することが可能である。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２１】
（実施の形態１）
本発明の半導体装置の作製方法について、図面を参照して説明する。
【００２２】
まず、基板１００の一表面に、剥離層１０１〜１０４を形成する（図１（Ａ）の断面図と図５（Ａ）の斜視図参照、図１（Ａ）中のＡ−Ｂは図５（Ａ）中のＡ−Ｂと対応する）。
【００２３】
図１（Ａ）に示すように、基板１００は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。上記に挙げた基板１００には、大きさや形状に制約がないため、例えば、基板１００として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
【００２４】
また、基板１００上に設けられる薄膜集積回路は、後に基板１００上から剥離される。従って、基板１００を再利用して、当該基板１００上に新たに薄膜集積回路を形成してもよい。この結果、コストを削減することができる。なお、再利用する基板１００には、石英基板を用いることが好ましい。
【００２５】
剥離層１０１〜１０４は、基板１００の一表面に薄膜を形成した後、フォトリソグラフィ法により形成したレジストマスクを用いてエッチングして選択的に形成する。剥離層１０１〜１０４は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は前記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【００２６】
剥離層１０１〜１０４が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
【００２７】
剥離層１０１〜１０４が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【００２８】
剥離層１０１〜１０４として、タングステンを含む層とタングステンの酸化物を含む層
の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンを含む層を形成し、その上層にタングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、および窒化酸化珪素層を形成するとよい。
【００２９】
タングステンの酸化物は、ＷＯｘで表され、２≦ｘ≦３であり、ｘが２の場合（ＷＯ2）、ｘが２．５の場合（Ｗ2Ｏ5）、ｘが２．７５の場合（Ｗ4Ｏ11）、ｘが３の場合（ＷＯ3）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたｘの値に特に制約はなく、そのエッチングレートなどを基に決めるとよい。但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜ｘ＜３）である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【００３０】
また、上記の工程によると、基板１００に接するように剥離層１０１〜１０４を形成しているが、本発明はこの工程に制約されない。基板１００に接するように下地絶縁層を形成し、その絶縁層に接するように剥離層１０１〜１０４を設けてもよい。
【００３１】
次に、剥離層１０１〜１０４を覆うように、下地となる絶縁層１０５を形成する。絶縁層１０５は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。
【００３２】
下地絶縁層１０５が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。又は、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地絶縁層は、基板１００から後に形成される結晶質半導体層へ不純物が侵入されることを防止するブロッキング膜として機能する。
【００３３】
次に、絶縁層１０５上に、非晶質半導体層（例えば非晶質珪素を含む層）を形成する。この非晶質半導体層は、公知の手段（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にエッチングして結晶質半導体層１２７〜１３０を形成する。
【００３４】
結晶質半導体層１２７〜１３０の作製工程の具体例を挙げると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いて形成したレジストマスクを用いて選択的にエッチングして結晶質半導体層１２７〜１３０を形成する。
【００３５】
なお、レーザ結晶化法で結晶質半導体層１２７〜１３０を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザを用いる。
【００３６】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【００３７】
次に、結晶質半導体層１２７〜１３０を覆うゲート絶縁層１０６を形成する。ゲート絶縁層１０６は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【００３８】
次に、ゲート絶縁層１０６上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。
【００３９】
第１の導電層と第２の導電層との組み合わせの例を挙げると、窒化タンタル（ＴａＮ）層とタングステン（Ｗ）層、窒化タングステン（ＷＮ）層とタングステン層、窒化モリブデン（ＭｏＮ）層とモリブデン（Ｍｏ）層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の構造を採用するとよい。
【００４０】
更には、第１の導電層及び第２の導電層の積層構造の代わりに、第１の導電層又は第２の導電層と同様の材料を用いて、単層の導電層を形成してもよい。
【００４１】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）１０７〜１１０を形成する。
【００４２】
次に、結晶質半導体層１２８、１３０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域１１１、１１２を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【００４３】
続いて、結晶質半導体層１２７、１２９に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域１１３、１１４を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【００４４】
次に、ゲート絶縁層１０６と導電層１０７〜１１０を覆うように、絶縁層を形成する。絶縁層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層（無機層と表記することがある）や、有機樹脂などの有機材料を含む層（有機層と表記することがある）を、単層又は積層して形成する。好ましくは、絶縁層として、珪素の酸化物からなる層を形成する。
【００４５】
次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層１０７〜１１０の側面に接する絶縁層（以下、サイドウォール絶縁層と呼ぶ。）１１５〜１１８を形成する（図１（Ｃ）参照）。サイドウォール絶縁層１１５〜１１８は、後にＬＤＤ領域を形成するためのドーピング用のマスクとして用いる。
【００４６】
なお、サイドウォール絶縁層１１５〜１１８を形成するためのエッチング工程により、ゲート絶縁層１０６もエッチングされ、ゲート絶縁層１１９〜１２２が形成される。ゲート絶縁層１１９〜１２２は、導電層１０７〜１１０及びサイドウォール絶縁層１１５〜１１８と重なる層である。このように、ゲート絶縁層１０６がエッチングされてしまうのは、ゲート絶縁層１０６とサイドウォール絶縁層１１５〜１１８の材料のエッチングレートが同じであるためであり、図１（Ｃ）ではその場合を示している。従って、ゲート絶縁層１０６とサイドウォール絶縁層１１５〜１１８の材料のエッチングレートが異なる場合には、サイドウォール絶縁層１１５〜１１８を形成するためのエッチング工程を経ても、ゲート絶縁層１０６が残存する場合がある。
【００４７】
続いて、サイドウォール絶縁層１１５〜１１８をマスクとして、結晶質半導体層１２８、１３０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）１２３、１２４と、第２のＮ型不純物領域１２５、１２６とを形成する。第１のＮ型不純物領域１２３、１２４が含む不純物元素の濃度は、第２のＮ型不純物領域１２５、１２６の不純物元素の濃度よりも低い。
【００４８】
なお、第１のＮ型不純物領域１２３、１２４を形成するためには、ゲート電極を２層以
上の積層構造とし、該ゲート電極に異方性エッチングを行って該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォール絶縁層をマスクとして用いる手法がある。前者の手法を採用して形成された薄膜トランジスタはＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）構造と呼ばれる。本発明は、前者と後者のどちらの手法を用いてもよい。但し、後者のサイドウォール絶縁層をマスクとして用いる手法を用いると、ＬＤＤ領域を確実に形成することができ、また、ＬＤＤ領域の幅の制御が容易になるという利点がある。
【００４９】
上記工程を経て、Ｎ型の薄膜トランジスタ１３１、１３２と、Ｐ型の薄膜トランジスタ１３３、１３４が完成する。
【００５０】
Ｎ型の薄膜トランジスタ１３１は、ＬＤＤ構造を有し、第１のＮ型不純物領域１２３（ＬＤＤ領域ともよぶ）と第２のＮ型不純物領域１２５とチャネル形成領域１３５を含む活性層と、ゲート絶縁層１２０と、ゲート電極として機能する導電層１０８とを有する。
【００５１】
Ｎ型の薄膜トランジスタ１３２は、ＬＤＤ構造を有し、第１のＮ型不純物領域１２４（ＬＤＤ領域ともよぶ）と第２のＮ型不純物領域１２６とチャネル形成領域１３６を含む活性層と、ゲート絶縁層１２２と、ゲート電極として機能する導電層１１０とを有する。
【００５２】
Ｐ型の薄膜トランジスタ１３３は、シングルドレイン構造を有し、Ｐ型不純物領域１１３とチャネル形成領域１３７を含む活性層と、ゲート絶縁層１１９と、ゲート電極として機能する導電層１０７とを有する。
【００５３】
Ｐ型の薄膜トランジスタ１３４は、シングルドレイン構造を有し、Ｐ型不純物領域１１４とチャネル形成領域１３８を含む活性層と、ゲート絶縁層１２１と、ゲート電極として機能する導電層１０９とを有する。
【００５４】
次に、薄膜トランジスタ１３１〜１３４を覆うように、単層又は積層で絶縁層を形成する（図１（Ｅ）参照）。薄膜トランジスタ１３１〜１３４を覆う絶縁層は、公知の手段（塗布法、液滴吐出法、ＣＶＤ法、スパッタリング法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサンとは、例えば、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される物質に相当する。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基として、フルオロ基を用いてもよい。さらには、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００５５】
図示する断面構造では、薄膜トランジスタ１３１〜１３４を覆うように、絶縁層を２層積層して形成した場合を示し、１層目の絶縁層１４１として酸化珪素を含む層を形成し、２層目の絶縁層１４２としてシロキサンを用いて形成する。さらには、第１の絶縁層と第２の絶縁層の間に窒化珪素を含む層を形成してもよい。
【００５６】
なお、絶縁層１４１、１４２を形成する前、又は絶縁層１４１、１４２のうちの１つ又は両方の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【００５７】
次に、フォトリソグラフィ法により絶縁層１４１、１４２をエッチングして、Ｐ型不純物領域１１３、１１４と、第２のＮ型不純物領域１２５、１２６を露出させるコンタクトホール１４３〜１５０、及び基板１００を露出するコンタクトホール１５１、１５２を形成する（図２（Ａ）参照）。
【００５８】
なお、コンタクトホール１５１、１５２とは、剥離層に接しないように形成する。このような位置にコンタクトホール１５１、１５２を形成することで、剥離層を除去する際に、コンタクトホール内を充填する導電層も同時に除去することを回避することが可能である。この結果、不良な素子を削減することが可能であり、半導体装置の歩留まりを高めることが可能である。
【００５９】
続いて、コンタクトホール１４３〜１５２を充填するように、導電層を形成し、当該導電層をパターン加工して、導電層１５５〜１６２を形成する（図２（Ｂ）参照）。なお、このようにして形成した導電層１５５、１５８の側面は、剥離層１０１〜１０４に接しておらず、絶縁層１４１、１４２に接する。これは、剥離層１０１〜１０４をエッチング剤により除去する際に、導電層１５５、１５８がエッチング剤により除去されないようにするためである。
【００６０】
導電層１５５〜１６２は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。
【００６１】
導電層１５５〜１６２は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ）層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる層に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層１５５〜１６２を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また下層のバリア層を設けると、アルミニウムやアルミニウムシリコンと、結晶質半導体層との、良好なコンタクトをとることができる。また、チタンは、還元性の高い元素であるため、チタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【００６２】
次に、導電層１５５〜１６２を覆うように、単層又は積層で絶縁層１６３を形成する（図２（Ｃ）参照）。導電層１５５〜１６２を覆う絶縁層１６３は、薄膜トランジスタを覆う絶縁層１４２と同様の手法及び材料を用いて形成することができる。次に、導電層１５５〜１６２を覆う絶縁層１６３にコンタクトホールを形成し、導電層１６４、１６５を形成する。導電層１６４、１６５は、外部の端子との接続用導電層として機能する。
【００６３】
次に、導電層１６４、１６５を覆うように、絶縁層を形成してもよい。当該絶縁層は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料（好ましくはエポキシ樹脂）を含む層等に相当する。なお、絶縁層は、保護層として機能するものであり、必要がなければ形成しなくてもよい。また、絶縁層として、有機材料からなる層を形成すると、絶縁層１６３の膜厚を厚くすることが可能であり、この結果、剥離層１０１〜１０４を除去した後でも、基板１００上の複数の素子に重みがつき、基板１００からの飛散を防止し、さらに、巻かれた形状になることがなく、素子の破壊や損傷を防止することができる。
【００６４】
なお、ここでは、上記工程を経て完成した、薄膜トランジスタ１３１、１３３を含む素子と、導電層１５５〜１５８とを合わせて第１の薄膜集積回路１６６とよび、薄膜トランジスタ１３２、１３４を含む素子と、導電層１５９〜１６２、１６４、１６５とを合わせて、第２の薄膜集積回路１６７とよぶ（図２（Ｃ）の断面図と図５（Ｂ）の斜視図参照）。なお、図２（Ｃ）においては、第１の薄膜集積回路１６６、第２の薄膜集積回路１６７それぞれ一つずつ示しているが、実際には図５（Ｂ）に示すように、第１の薄膜集積回路１６６、第２の薄膜集積回路１６７が複数配列されている。このため、第１の薄膜集積回路１６６、第２の薄膜集積回路１６７が複数配列されている層を、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と示すときがある。
【００６５】
ここでは、第１の薄膜集積回路１６６は、後に接続される導電層１８５が受信する電磁波を処理する通信回路が少なくとも設けられている。また、第２の薄膜集積回路１６７は、後に接続される導電層１７５が受信する電磁波を処理する通信回路が少なくとも設けられている。なお、導電層１８５及び導電層１７５は、外部装置から供給される電磁波を受信するアンテナとして示している。
【００６６】
また、導電層１８５で構成されるアンテナ及び導電層１７５で構成されるアンテナが同一の周波数帯を受信することが可能な場合、それぞれの導電層は同一の薄膜集積回路に接続してもよい。この場合、導電層１８５で構成されるアンテナ及び導電層１７５で構成されるアンテナは、同一の形状であることが好ましい。
【００６７】
また、導電層１８５で構成されるアンテナ及び導電層１７５で構成されるアンテナが異なる周波数帯を受信することが可能な場合、それぞれの導電層は異なる薄膜集積回路に接続する。この場合、導電層１８５で構成されるアンテナ及び導電層１７５で構成されるアンテナの形状は異なっていてもよい。このため、アンテナの選択幅が広がる。
【００６８】
次に、剥離層１０１〜１０４の一部又は全部が露出するように、フォトリソグラフィ法により絶縁層１０５、１４１、１４２、１６３をエッチングして、開口部１７１、１７２を形成する（図２（Ｄ）の断面図と図６（Ａ）の斜視図参照）。
【００６９】
次に、開口部１７１、１７２にエッチング剤を導入して、剥離層１０１〜１０４を除去する（図３（Ａ）の断面図と図６（Ｂ）の斜視図参照）。エッチング剤は、ウェットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニア水と水の混液、過酸化水素と塩酸と水の混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体、又は酸素を含む気体を用いる。好ましくは、エッチング剤として、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ3）を使用する。なお、導電層１５５、１５８は、剥離層１０１〜１０４に接しないように設けられているため、この工程において、導電層１５５、１５８は、エッチング剤によりエッチングされない。
【００７０】
次に、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層の一方の面を、導電層１７５が設けられた基板１７９に接着させる（図３（Ｂ）の断面図参照）。なお、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層の一方の面とは、導電層１６４、１６５及び開口部１７１、１７２が露出されている面のことである。この際、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と、基板１７９とを、導電性粒子１８０を含む樹脂１８１を用いて接着して一体化させると共に、第２の薄膜集積回路１６７が含む導電層１６４、１６５と、基板１７９上の導電層１７５とを、導電性粒子１８０を介して接触させる。この後、基板１００から、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を完全に剥離する（図３（Ｃ）の断面図と図７（Ａ）の斜視図参照）。
【００７１】
導電層１７５が設けられた基板１７９は、フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と封止処理が行われるものであり、封止処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。
【００７２】
続いて、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層の他方の面を、導電層１８５が設けられた基板１８９に接着させる（図３（Ｄ）の断面図と図７（Ｂ）の斜視図参照）。なお、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層の他方の面とは、導電層１５５、１５８及び絶縁層１０５が露出されている面のことである。第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と、基板１８９とを、導電性粒子１９０を含む樹脂１９１を用いて接着して一体化させると共に、第１の薄膜集積回路１６６が含む導電層１５５、１５８と、基板１８９上の導電層１８５とを、導電性粒子１９０を介して接触させる。
【００７３】
次に、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と、導電層を有する基板１７９、１８９とが一体化したものを、スライシング装置やレーザ照射装置等を用いて分断する（図７（Ｃ）の斜視図参照）。上記工程を経て、分断された基板１９５、１９６と、分断された第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７で形成される層とで構成される無線チップ（無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置が完成する。
【００７４】
なお、本実施形態では、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と、導電層を有する基板１７９、１８９とを一体化させた後、分断して無線チップ（無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成しているが、この工程に限定されない。第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と、導電層を有する基板１７９を一体化し、分断した後、分断された第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層に導電層を有する基板を接着してもよい。
【００７５】
本実施の形態では、分断された基板１９５、１９６上にアンテナとして機能する導電層１７５、１８５が設けられた場合を示している。アンテナとして機能する導電層は、アルミニウム、銅、銀を含む金属材料で形成する。例えば、銅又は銀のペースト状組成物を、スクリーン印刷、オフセット印刷、インクジェット方式の印刷法で形成することができる。また、スパッタリングなどでアルミニウム膜を形成し、エッチング加工により形成しても良い。その他、電解メッキ法、無電解メッキ法を用いて形成しても良い。
【００７６】
なお、上記の実施の形態によると、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と導電層を有する基板１７９、１８９とは、導電性粒子１８０、１９０を含む樹脂１８１、１９１を用いて接着されている。しかし、本発明はこの形態に制約されず、バンプ１９４ａ〜１９４ｄをさらに用いて、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と基板１７９、１８９それぞれとを接着してもよい（図２４参照）。
【００７７】
なお、基板１７９，１８９上の導電層１７５、１８５は保護絶縁層１９３ａ、１９３ｂに覆われており、バンプ１９４ａ〜１９４ｄや導電性粒子が接する箇所には、保護絶縁層１９３ａ、１９３ｂに開口部が設けられている。
【００７８】
次に、図１４に、本実施形態で示す無線チップ９００の構成を示す。本実施形態の無線チップは、薄膜集積回路９０１、アンテナ９０２ａ、９０２ｂを備える。
【００７９】
薄膜集積回路９０１は、図３乃至図７に示す第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７で構成されており、演算処理回路部９０３、メモリ部９０４、通信回路部９０５ａ、９０５ｂ、電源回路部９０７を備える。メモリ部９０４は、読み出し専用メモリや、書き換え可能メモリの一方若しくは双方を備えている。メモリ部９０４は、スタティックＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどで構成することで、アンテナ９０２ａ、９０２ｂを経由して受信した外部からの情報を随時記録することができる。メモリ部９０４は、アンテナ９０２ａ、９０２ｂを経由して受信した信号を格納する第１メモリ部９１０と、リーダ／ライタ装置から書き込まれた情報を記録する第２メモリ部９１１に分けて構成することもできる。また、マスクＲＯＭやプログラマブルＲＯＭで読み出し専用メモリ部を設けておいても良い。
【００８０】
第１メモリ部９１０は逐次書き込みを可能とするとともに、データが消失しないフラッシュメモリなどで構成することが好ましい。また、フローティングゲート構造の記憶素子であって、一度だけ書き込み可能な記憶素子を適用することが好ましい。
【００８１】
なお、メモリ部９０４の構成を逐次書き込みを可能とするとともに、データが消失しないフローティングゲート構造の記憶素子で構成してもよい。特に、フローティングゲート構造の記憶素子であって、一度だけ書き込み可能な記憶素子を適用することが好ましい。この構成の無線チップは、メモリ部に記憶した情報を読み出す機能のみを持っている。機能を単純化することにより、無線チップを小型化することができる。また、省電力化することができる。
【００８２】
通信回路部９０５ａ、９０５ｂは、それぞれ復調回路９１２ａ、９１２ｂ、変調回路９１３ａ、９１３ｂを含んでいる。復調回路９１２ａ、９１２ｂは、それぞれアンテナ９０２ａ、９０２ｂを経由して入力される信号を復調して、演算処理回路部９０３に出力する。信号には、メモリ部９０４に記憶させる情報を含んでいる。また、メモリ部９０４から読み出された情報は、演算処理回路部９０３を通して、それぞれ変調回路９１３ａ、９１３ｂに出力される。変調回路９１３ａ、９１３ｂは、この信号を無線通信可能な信号に変調して、それぞれアンテナ９０２ａ、９０２ｂを介して外部装置に出力する。
【００８３】
アンテナ９０２ａ、９０２ｂは、リーダ／ライタと呼ばれる外部装置から供給される電磁波を受信して、必要な電力を電源回路部９０７で発生させている。アンテナ９０２ａ、９０２ｂは通信する周波数帯に応じて適宜設計すれば良い。電磁波の周波数帯は、１３５ｋＨｚまでの長波帯、６〜６０ＭＨｚ（代表的には１３．５６ＭＨｚ）の短波帯、４００〜９５０ＭＨｚの超短波帯、２〜２５ＧＨｚのマイクロ波帯などを使用することができる。長波帯や短波帯のアンテナは、ループアンテナによる電磁誘導を利用したものが利用される。その他に相互誘導作用（電磁結合方式）又は静電気による誘導作用（静電結合方式）を利用したものであっても良い。電力は、アンテナを介して電源回路部９０７で生成する。また、当該電力を用いて、演算処理回路部９０３、メモリ部９０４及び通信回路部９０５ａ、９０５ｂを動作させる。なお、アンテナ９０２ａをデータ通信用アンテナとし、アンテナ９０２ｂを電力供給用アンテナとして分離して設けても良い。
【００８４】
アンテナ９０２ａとアンテナ９０２ｂが、同一の周波数帯を受信することが可能な場合、一つの通信回路部（例えば、通信回路部９０５ａ）によって、信号の復調及び変調を行っても良い。但し、この場合、アンテナ９０２ａとアンテナ９０２ｂは同一の形状であることが好ましい。
【００８５】
アンテナ９０２ａとアンテナ９０２ｂが、異なる周波数帯を受信することが可能な場合、それぞれのアンテナ９０２ａとアンテナ９０２ｂは異なる通信回路部９０５ａ、９０５ｂに接続することが好ましい。この場合、アンテナ９０２ａとアンテナ９０２ｂの形状は異なっていてもよい。
【００８６】
本実施の形態により、基板と下地用絶縁層が密着した領域を設けながら剥離層を除去することで、下地用絶縁層の上方に設けられた薄膜集積回路の飛散を防止しながら、薄膜集積回路を含む半導体装置を容易に製造することができる。
【００８７】
また、本実施の形態の半導体装置は、薄膜集積回路部と、複数のアンテナを有する。このため、一つのアンテナが破損しても、他のアンテナで外部装置から供給される電磁波を受信することが可能であるため、耐久性を向上させることが可能である。また、複数のアンテナの通信する周波数帯が異なる場合、複数の周波数帯を受信することが可能であるため、異なる様式のリーダライタと送受信することが可能である。
【００８８】
（実施の形態２）
上記の実施の形態によると、剥離層１０１〜１０４は、エッチング剤により完全に除去している（図３（Ａ）参照）。しかし、本発明はこの形態に制約されず、剥離層１０１〜１０４を選択的に除去してもよい（図４（Ａ）参照）。その後、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層上に導電層１７５が設けられた基板１７９を設けて、基板一体化した後、物理的手段（物理的な力）により、基板１００から、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と、導電層１７５が設けられた基板１７９基板とを剥離してもよい（図４（Ｃ）参照）。物理的手段（物理的な力）により、基板１００から第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層を剥離すると、剥離層１０１〜１０４は基板１００上に残存する場合と、基板１００から剥離層１０１〜１０４と第１の薄膜集積回路１６６、第２の薄膜集積回路１６７が共に剥離される場合の２つの場合があり、本形態では後者の場合を示す（図４（Ｃ）参照）。なお、物理的手段（物理的な力）とは、ノズルから吹き付けられるガスの風圧、超音波等の外部からストレスを与える手段に相当する。
【００８９】
上記のように、剥離層１０１〜１０４をエッチング剤により完全に除去するのではなく、剥離層１０１〜１０４を選択的に除去して、物理的手段（物理的な力）を併用することにより、薄膜集積回路の飛散を防止すると共に、剥離層１０１〜１０４を除去する時間を短時間で済ませることができるため、生産性を向上させることができる。
【００９０】
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２において、導電層を有する基板１７９又は導電層を有する基板１８９の一方の代わりにセンサを有する基板を接着する例を示す。
【００９１】
センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの素子で形成される。
【００９２】
図８では、実施の形態１の導電層を有する基板１８９の代わりに、センサ、代表例として光センサを設けた半導体装置の断面を示す図である。基板２５１上には、第１の電極２５２、受光層２５３、第２の電極２５４で形成されるフォトダイオード２５０が形成されている。また、フォトダイオード２５０は、層間絶縁層２５５で覆われており、層間絶縁層２５５を介して第１の電極に接続されている接続用の導電層２５６、第２の電極に接続されている接続用の導電層２５７が形成されている。第２の薄膜集積回路の導電層１５５、１５８と、基板２５１上の導電層２５６、２５７とが、それぞれ導電性粒子１９０で接するように、第１の薄膜集積回路１６６及び第２の薄膜集積回路１６７を有する層と基板２５１とが接着されている。また、センサの他に、基板２５１上にセンサ回路を設けてもよい。なお、図８ではフォトダイオードを用いて示したが、そのかわりフォトトランジスタを用いることができる。更には、光センサの代わりに、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を検知する素子を適宜設けることが可能である。また、接続用の導電層２５６、２５７の代わりに、センサを構成する導電層が導電層１５５、１５８と接しても良い。
【００９３】
次に、図９に、薄膜集積回路９０１、センサ部９０８及びアンテナ９０２を備えた無線チップ９００の構成を示す。センサ部９０８は、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する。センサ部９０８は、センサ９０６とそれを制御するセンサ回路９０９が含まれている。センサ９０６は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの素子で形成される。センサ回路９０９はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して演算処理回路部９０３に信号を出力する。
【００９４】
薄膜集積回路９０１は、演算処理回路部９０３、メモリ部９０４、通信回路部９０５、電源回路部９０７を備える。メモリ部９０４は、センサ部９０８及びアンテナ９０２を経由して受信した外部からの情報を随時記録することができる。メモリ部９０４は、センサ部９０８で検知した信号を格納する第１メモリ部９１０と、リーダ／ライタ装置から書き込まれた情報を記録する第２メモリ部９１１に分けて構成することもできる。
【００９５】
第１メモリ部９１０はセンサ部９０８で検知した情報を記録するために、逐次書き込みを可能とするとともに、データが消失しないフラッシュメモリなどで構成することが好ましい。また、フローティングゲート構造の記憶素子であって、一度だけ書き込み可能な記憶素子を適用することが好ましい。
【００９６】
通信回路部９０５は、復調回路９１２、変調回路９１３を含んでいる。復調回路９１２は、アンテナ９０２を経由して入力される信号を復調して、演算処理回路部９０３に出力する。信号にはセンサ部９０８を制御する信号や、メモリ部９０４に記憶させる情報を含んでいる。また、センサ回路９０９から出力される信号や、メモリ部９０４から読み出された情報は、演算処理回路部９０３を通して変調回路９１３に出力される。変調回路９１３は、この信号を無線通信可能な信号に変調して、アンテナ９０２を介して外部装置に出力する。
【００９７】
演算処理回路部９０３、センサ部９０８、メモリ部９０４及び通信回路部９０５を動作させるのに必要な電力は、アンテナ９０２を介して供給される。
【００９８】
本実施の形態により、基板と下地絶縁層が密着した領域を設けながら剥離層を除去することで、下地絶縁層の上方に設けられた薄膜集積回路の飛散を防止しながら、薄膜集積回路を含む半導体装置を容易に製造することができる。
【００９９】
また、本発明の半導体装置は、薄膜集積回路部と、アンテナと、センサとを有する。このためセンサで検知した情報を薄膜集積回路部で処理した後、情報を記録することが可能である。また、センサで検知した情報を信号化し、アンテナを介して該信号をリーダライタに出力することが可能である。このため、従来の無線チップ等の半導体装置より、高付加価値を有する半導体装置を作製することが可能である。
【０１００】
（実施の形態４）
上記の実施の形態では、無線チップとして機能する半導体装置について説明したが、本発明はこの形態に制約されない。そこで本実施の形態では、上記構成とは異なる半導体装置について説明する。
【０１０１】
まず、複数の機能が集積された本発明の半導体装置について説明する（図１８（Ａ）（Ｂ）参照）。導電層が設けられた基板６００上には、複数の薄膜集積回路６０１〜６０４が接着されている。基板６００上の導電層と、薄膜集積回路６０１〜６０４の各々が含む一方の面の接続用導電層とは、導電性粒子６４５を含む樹脂６４４を用いて接着されている。薄膜集積回路６０１〜６０３の各々は、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、ネットワーク処理回路、ディスク処理回路、画像処理プロセッサ、音声処理プロセッサ等から選択された１つ又は複数として機能する。また、薄膜集積回路６０４は、実施の形態１〜実施の形態３で形成される薄膜集積回路を設けることが可能である。ここでは、一つのアンテナ及び薄膜集積回路を有する例を示す。薄膜集積回路６０４の他方の面の接続用導電層と、アンテナ等の導電層を有する基板６０５の接続用導電層６０６とが導電性粒子６４７を含む樹脂６４６を用いて接着されている。
【０１０２】
次に、表示部を有する本発明の半導体装置について説明する（図１９（Ａ）（Ｂ）参照。図１９（Ａ）中のＡ−Ｂは図１９（Ｂ）中のＡ−Ｂに対応する。）。基板６２０上には、薄膜集積回路６２４、６２５が接着され、接続フィルム６４１、６４２上には薄膜集積回路６２８、６２９が接着されている。薄膜集積回路６２４、６２５として、実施の形態１〜実施の形態３で形成される薄膜集積回路を設けることが可能である。ここでは、一つのアンテナ及び薄膜集積回路を有する例を示す。
【０１０３】
表示部６２３と薄膜集積回路６２４の裏面の接続用導電層とは、基板６２０上の導電層６３１を介して接続する。また、薄膜集積回路６２４の表面の接続用導電層は、アンテナ等の導電層を有する基板６２６の接続用導電層６３９が導電性粒子６３８を含む樹脂６３７を用いて接着されている。
【０１０４】
薄膜集積回路６２４と薄膜集積回路６２８とは、基板６２０上の導電層６３４と接続フィルム６４１上の導電層６３５を介して接続する。これらの導電層の接続には、導電性粒子６５５を含む樹脂６５４を用いている。また、基板６２０と対向基板６２１は、シール材６３０により接着されている。
【０１０５】
次に、ＩＣカードとして機能する本発明の半導体装置について説明する（図２０（Ａ）（Ｂ）参照）。基板６１０上には、薄膜集積回路６１１が接着されている。実施の形態１〜実施の形態３で形成される薄膜集積回路を設けることが可能である。ここでは、センサ及び薄膜集積回路を有する例を示す。基板６１０上の導電層６１２と、薄膜集積回路６１１の裏面の接続用導電層とは、導電性粒子６５２を含む樹脂６５１を用いて接着されている。また、薄膜集積回路６１１の表面の接続用導電層は、センサ素子６１６を有する基板６１５の接続用導電層６５９と導電性粒子６５８を含む樹脂６５７を用いて接着されている。
【０１０６】
本発明の半導体装置が含む薄膜集積回路は小型、薄型、軽量を実現しており、複数のシステムを含む半導体装置（図１８参照）、表示機能を有する半導体装置（図１９参照）、ＩＣカード（図２０）の各々に用いることにより、さらなる高機能化と高付加価値化を実現することができる。
【実施例１】
【０１０７】
本実施例では、微細な導電層を形成する手法について説明する（図１０参照。）。
【０１０８】
まず、絶縁表面を有する基板１００上に、剥離層１０１〜１０４、絶縁層１０５、結晶質半導体層１２７〜１３０、ゲート絶縁層１０６、導電層２７１、２７２を形成する。次に、導電層２７１、２７２上に、フォトマスクを用いて、レジストマスク２７３〜２７６を形成する（図１０（Ａ）参照）。
【０１０９】
次に、酸素プラズマ処理等の公知のエッチング処理により、レジストマスク２７３〜２７６をエッチングして、新たなレジストマスク２８３〜２８６を形成する（図１０（Ｂ）参照）。上記の工程を経たレジストマスク２８３〜２８６は、フォトリソグラフィ法により形成することができる限界を超えた、微細なものとすることができる。
【０１１０】
次に、レジストマスク２８３〜２８６を用いて、エッチング処理を行うと、微細な導電層１０７〜１１０を作製することができる（図１０（Ｃ）参照）。導電層１０７〜１１０は、ゲート電極として機能する。
【０１１１】
また、上記とは異なる手法として、まず、絶縁表面を有する基板１００上に、剥離層１０１〜１０４、絶縁層１０５、結晶質半導体層１２７〜１３０、ゲート絶縁層１０６、導電層２７１、２７２、レジストマスク２７３〜２７６を形成する（図１０（Ａ）参照）。
【０１１２】
次に、レジストマスク２７３〜２７６を用いて、導電層２７１、２７２をエッチングして、導電層２６３〜２６６を形成する（図１１（Ａ）参照）。
【０１１３】
続いて、レジストマスク２７３〜２７６を除去せず、レジストマスク２７３〜２７６と導電層２６３〜２６６の積層体のうち、導電層２６３〜２６６の側面のみを選択的にエッチングする（図１１（Ｂ）参照）。このようなエッチング方法としては、等方性のドライエッチングまたはウェットエッチングを用いればよい。そうすると、上記の手法と同様に、フォトリソグラフィ法により形成することができる限界を変えた微細な導電層１０７〜１１０を形成することができる（図１１（Ｃ）参照）。導電層１０７〜１１０は、ゲート電極として機能する。
【０１１４】
上記のいずれかの方法により、チャネル長が０．５μｍ以下の微細な薄膜トランジスタを形成することができる。薄膜トランジスタが微細なものであれば、その分高集積化を可能とするので、素子が高性能化された半導体装置の作製が実現する。また、チャネル形成領域の幅が狭くなるため、高速動作を実現する。
【実施例２】
【０１１５】
無線チップは、アンテナより電源を供給するため、電源の安定化が難しく、消費電力を極力抑制することが必要となる。仮に、無線チップの消費電力が増加すると、電磁波を強力に入力する必要があるため、リーダライタの消費電力の増加、他の装置や人体への悪影響、無線チップとリーダライタとの通信距離に制約が生じるなどの不都合が生じる。
【０１１６】
そこで、本発明は、下部ゲート電極２３２、２３４と上部ゲート電極２３６、２３８の２つのゲート電極をそれぞれ含むＮ型の薄膜トランジスタ２４２、２４４と、下部ゲート電極２３１、２３３と上部ゲート電極２３５、２３７の２つのゲート電極をそれぞれ含むＰ型の薄膜トランジスタ２４１、２４３を用いた半導体装置を提供する（図１２参照）。
【０１１７】
消費電力を抑制するためには、下部ゲート電極２３１〜２３４にバイアス電圧を印加する方法が有効であり、具体的には、Ｎ型の薄膜トランジスタ２４２、２４４の下部ゲート電極２３２、２３４に対する負のバイアス電圧の印加により、しきい値電圧を高めて、リーク電流を減少させることができる。また、正のバイアス電圧の印加により、しきい値電圧を下げて、チャネル形成領域に電流を流れやすくすることができる。従って、薄膜トランジスタ２４２、２４４を、より高速化、若しくはより低電圧で動作させることが可能である。
【０１１８】
Ｐ型の薄膜トランジスタ２４１、２４３の下部ゲート電極２３１、２３３に対する正のバイアス電圧の印加により、しきい値電圧を高めて、リーク電流を減少させることができる。また、負のバイアス電圧の印加により、しきい値電圧を下げて、チャネル形成領域に電流を流れやすくすることができる。従って、薄膜トランジスタ２４１、２４３を、より高速化、若しくは低電圧で動作させることが可能である。
【０１１９】
上記の通り、下部ゲート電極に印加するバイアス電圧を制御することで、薄膜トランジスタ２４１〜２４４のしきい値電圧を変えて、リーク電流を減少させ、その結果、無線チップ自体の消費電力を抑制することができる。従って、暗号処理などの複雑な処理を行っても、電源が不安定になることがなく、電源の安定化を実現する。また、電磁波を入力する必要がなく、リーダライタとの通信距離を改善することができる。
【０１２０】
なお、薄膜トランジスタ２４１〜２４４に対するバイアス電圧の印加は、専用の制御回路を設けて制御するとよい。
【実施例３】
【０１２１】
本発明の半導体装置に用いる容量用トランジスタの断面構造について説明する（図１３（Ａ）参照）。容量用トランジスタ３０１は、ソース電極とドレイン電極が互いに接続されている。即ち、導電層３０３によってソース領域３０４及びドレイン領域３０５が接続されている。このため、容量用トランジスタ３０１がオンすると、ゲート電極とチャネル形成領域との間に容量が形成される。このような容量用トランジスタ３０１の断面構造は、通常の薄膜トランジスタの断面構造と変わらない。等価回路図は、図１３（Ｂ）のように表される。
【０１２２】
但し、上記の構成では、容量を形成するのに、ゲート絶縁膜を用いるため、その容量値は、容量用トランジスタ３０１のしきい値電圧の変動に対して影響を受けてしまうことがある。従って、ゲート電極と重なる領域３０２に、不純物元素を添加した容量用トランジスタ３０１を用いてもよい（図１３（Ｃ）参照）。上記構成の容量用トランジスタは、トランジスタのしきい値電圧とは無関係に容量が形成できるため、トランジスタのしきい値電圧のバラツキによる影響を防止することができる。この場合の等価回路図は図１３（Ｄ）のように表される。
【実施例４】
【０１２３】
次に、実施の形態１、２に示す無線チップのレイアウトの一例について、図２６を参照して説明する。まず、１つの無線チップの全体的なレイアウトについて説明する（図２６（Ａ）参照）。無線チップは、第１のアンテナ２０１と、電源部及びロジック部とを構成する素子群２１４と、第２のアンテナ（図示せず）とで、別々のレイヤーに形成されており、具体的には、素子群２１４上に第１のアンテナ２０１が形成されている。素子群２１４を形成する領域の一部と、第１のアンテナ２０１を形成する領域の一部は重なっている。図示する構成では、第１のアンテナ２０１を構成する配線の幅を１５０μｍ、配線と配線の間の幅を１０μｍで設計し、その巻き数は１５巻きとした。また、第１のアンテナ２０１は、図２６に示すように、巻いた形状に制約されない。第１のアンテナ２０１の形状は、曲線型（図２７（Ａ）参照）、直線型（図２７（Ｂ）参照）のいずれの形状であってもよい。
【０１２４】
なお、図示しないが、素子群２１４を介して第１のアンテナの反対側に第２のアンテナを有する。第２のアンテナも第１のアンテナと同様に、巻いた形状、曲線型、直線型のいずれの形状をもとることが可能である。
【０１２５】
次に、電源部及びロジック部を構成する素子群２１４のレイアウトについて説明する（図２６（Ｂ）参照）。電源部を構成する整流回路２０２と保持容量２０３は同じ領域に設けられる。ロジック部は、復調回路２０４、クロック生成・補正回路２０５、各コード認識及び判定回路２０６、メモリコントローラ２０７、変調用抵抗を含む変調回路２０８を有する。復調回路２０４と、各コード認識及び判定回路２０６は、２カ所に分けて設けられる。マスクＲＯＭ２１１とメモリコントローラ２０７は隣接して設けられる。クロック生成・補正回路２０５と各コード認識及び判定回路２０６は隣接して設けられる。復調回路２０４は、クロック生成・補正回路２０５と各コード認識及び判定回路２０６の間に設けられる。また、ロジック部用の検波容量２１２と、電源部用の検波容量２１３とが設けられる。変調用抵抗を含む変調回路２０８は、検波容量２１２と検波容量２１３の間に設けられる。
【０１２６】
マスクＲＯＭ２１１は、製造工程で記憶内容をメモリに作り込むものであり、ここでは、高電位電源（ＶＤＤともよぶ）に接続する電源線と、低電位電源（ＶＳＳともよぶ）に接続する電源線の２本の電源線を設けて、メモリセルが記憶する記憶内容は、各メモリセルが含むトランジスタが、上記のどちらの電源線に接続しているかにより判断する。
【実施例５】
【０１２７】
図１５（Ａ）は周囲の明るさ、若しくは光照射の有無を検知する無線チップにおいて、検出部であるセンサ部の一例を示している。センサ部９０８は、センサ９０６、センサ回路９０９を有する。センサ９０６は、フォトダイオード、フォトトランジスタなどで形成されている。センサ回路９０９は、センサ駆動回路９５２、検出回路９５３及びＡ／Ｄ変換回路９５４を含んでいる。
【０１２８】
図１５（Ｂ）は検出回路９５３を説明する回路図である。リセット用ＴＦＴ９５５を導通状態にするとセンサ９０６には逆バイアス電圧が印加される。ここで、センサ９０６のマイナス側端子の電位が電源電圧の電位まで充電される動作を「リセット」と呼ぶ。その後、リセット用ＴＦＴ９５５を非導通状態にする。そのとき、センサ９０６の起電力により、時間が経過するに従い電位状態が変化する。すなわち、電源電圧の電位まで充電されていたセンサ９０６のマイナス側端子の電位が、光電変換によって発生した電荷によって除々に低下する。ある一定時間を経過した後、バイアス用ＴＦＴ９５７を導通状態とすると、増幅用ＴＦＴ９５６を通って出力側に信号が出力される。この場合、増幅用ＴＦＴ９５６とバイアス用ＴＦＴ９５７は所謂ソースフォロワ回路として動作する。図１５（Ｂ）ではソースフォロワ回路をｎチャネル型ＴＦＴで形成した例で示されているが、勿論、ｐチャネル型ＴＦＴでも形成することができる。増幅側電源線９５８には電源電圧Ｖｄｄが加えられている。バイアス側電源線９５９は基準電位０ボルトが与えられている。増幅用ＴＦＴ９５６のドレイン側端子は増幅側電源線に接続され、ソース側端子はバイアス用ＴＦＴ９５７のドレイン端子に接続されている。バイアス用ＴＦＴ９５７のソース側端子はバイアス側電源線９５９に接続されている。バイアス用ＴＦＴ９５７のゲート端子にはバイアス電圧Ｖｂが印加され、このＴＦＴにはバイアス電流Ｉｂが流れる。バイアス用ＴＦＴ９５７は基本的には定電流源として動作する。増幅用ＴＦＴ９５６のゲート端子には入力電圧Ｖｉｎが加えられ、ソース端子が出力端子となる。このソースフォロワ回路の入出力関係は、Ｖｏｕｔ＝Ｖｉｎ−Ｖｂとなる。この出力電圧ＶｏｕｔはＡ／Ｄ変換回路９５４によりデジタル信号に変換する。デジタル信号は演算処理回路部９０３に出力する。
【０１２９】
図１６はセンサ９０６に静電容量を検出する素子を設けた一例を示している。静電容量を検出する素子は、一対の電極を備えている。電極間に液体又は気体など検知する対象物が充填されるようになっている。この一対の電極間の、静電容量の変化を検知することで、例えば容器に密封された内容物の状態を判断する。また、一対の電極間にポリイミド、アクリルその他吸湿性の誘電体を介在させて、電気抵抗の微小な変化を読み取ることにより湿度の変化を検知することもできる。
【０１３０】
センサ回路９０９は、以下に示す構成となっている。パルスジェネレータ（発振回路）９６０は測定基準信号を生成し、センサ９０６の電極にその信号を入力する。このときの電圧は電圧検出回路９６１にも入力される。電圧検出回路９６１により検出された基準信号は、変換回路９６３で実効値を示す電圧信号に変換される。センサ９０６の電極間に流れる電流は、電流検出回路９６２により検出する。電流検出回路９６２により検出された信号は、変換回路９６４により実効値を示す電流信号に変換される。演算回路９６６は、変換回路９６３の出力である電圧信号と、変換回路９６４の出力である電流信号を演算処理してインピーダンス若しくはアドミタンスなどの電気パラメータを算出する。また、電圧検出回路９６１の出力と電流検出回路９６２の出力は、位相比較回路９６５に入力される。位相比較回路９６５はこの両者の信号の位相差を、演算回路９６７に出力する。演算回路９６７は、演算回路９６６と位相比較回路９６５の出力信号を用いて静電容量を算出する。そして、その信号を演算処理回路部９０３に出力する。
【０１３１】
図１７はデータ管理装置４０１と無線チップ９００との動作を説明するフローチャートである。データ管理装置４０１は、センサ起動信号、データ読み出し信号、データ書き込み信号などの制御信号を送信する。その制御信号を無線チップ９００が受信する。無線チップ９００は、演算処理回路で制御信号を識別する。そして、センサ部９０８を動作させてデータの測定及び記録を行う動作、メモリ部に記録されているデータを読み出す動作、メモリ部にデータを書き込む動作の中からどの動作を行うか判定する。データの測定及び記録を行う動作は、センサ回路を動作させ、センサの信号を読み取り、センサ回路を介して二値化を行い、メモリ部に記録させる作業を行う。データを書き込む動作では、データ管理装置４０１から送信されたデータをメモリ部９０４に書き込みを行う。メモリ部に記録されているデータを読み出す動作では、メモリ部９０４のデータを読み出し、それをデータ管理装置４０１に送信する動作を行う。回路の動作に必要な電力は、信号の送信と同時に、若しくは随時行うものとする。
【０１３２】
次に、無線チップのセンサで検知した情報（以下、センサ検知情報と示す。）を、リーダライタと送受信するシステムについて、図２５を用いて説明する。図２５は、本発明の半導体装置である無線チップ９００と、無線チップ９００の情報の送受信を行うリーダライタ９２０の一例を示す。リーダライタ９２０は、アンテナ９２１と、発信器９２３、復調回路９２４、変調回路９２５を備えた通信回路部９２２を備えている。その他に演算処理回路部９２６、外部インターフェイス部９２７を備える。制御信号を暗号化して送受信するには、暗号化／複合化回路部９２８とメモリ部９２９を備えておけば良い。電源回路部９３０は各回路に電力を供給するものであり、外部電源９３１から供給された電力を各回路へ供給する。
【０１３３】
無線チップ９００のセンサ部９０８で検知した情報は、演算処理回路部９０３で処理した後、メモリ部９０４に保持される。リーダライタ９２０の変調回路９２５を介して電波として送られてきた信号９４２は、無線チップ９００のアンテナ９０２において、電磁誘導により交流の電気信号に変換される。通信回路部９０５の復調回路９１２では、該交流の電気信号を復調し、演算処理回路部９０３に送信する。演算処理回路部９０３では、入力された信号に従ってメモリ部９０４に保持されているセンサ検知情報を呼び出す。そして、演算処理回路部９０３から変調回路９１３に信号を送り、変調回路９１３で交流の電気信号に変調する。そして、該交流の電気信号９４１をアンテナ９０２を介して、リーダライタ９２０のアンテナ９２１に送信する。
【０１３４】
リーダライタ９２０のアンテナ９２１で受信した交流の電気信号を、通信回路部９２２の復調回路９２４で復調し、演算処理回路部９２６、外部インターフェイス部９２７に送信する。そして外部インターフェイス部９２７に接続されるディスプレイ、コンピュータなどの情報処理装置９３２で、センサ検知情報を表示する。
【実施例６】
【０１３５】
本発明により作製される半導体装置の使用形態は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２１（Ａ）参照）、包装用容器類（包装紙やボトル等、図２１（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２１（Ｃ）参照）、乗物類（自転車等、図２１（Ｄ）参照）、身の回り品（鞄や眼鏡等、図２１（Ｅ）参照）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。また、植物類、動物類、人体等に用いることが出来る。
【０１３６】
本発明の半導体装置は、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。小型、薄型、軽量を実現する本発明の半導体装置は、物品に実装しても、デザイン性を損なうことがない。また、複数のアンテナを設けることでリーダライタの選択幅が広がる。更には、センサを有することで、物品の状態を管理することが可能である。
【０１３７】
また、本発明の半導体装置を、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に半導体装置２９６を設ける場合が挙げられる（図２２（Ａ）参照）。この場合、リーダライタ２９５に半導体装置２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図２２（Ｂ）参照）。この場合、物品２９７の検品を簡単に行うことができる。
【０１３８】
本発明のセンサを有する半導体装置の代表的な使用形態を図２３を用いて説明する。
【０１３９】
図２３（Ａ）に示すように、動物類５０１に温度センサを有する半導体装置５０２を埋め込み、動物の温度を測定した情報を半導体装置のメモリ部に記録する。檻５０３又は餌箱５０４等の動物付近に設けられた設備にリーダライタ５０５を設け、該リーダライタで記録された情報を定期的に読み取ることで、動物の健康状態等を容易に管理することができる。
【０１４０】
また、図２３（Ｂ）に示すように、腐敗しやすい食品５１１にガスセンサを有する半導体装置５１２を設け、食品から発する腐敗ガスを検知する。陳列棚又はベルトコンベアの脇に設けられたリーダライタで、半導体装置に記録された情報を定期的に読み取ることで、食品の鮮度を管理すると共に、腐敗が始まった食品を容易に選別することが可能である。
【０１４１】
また、図２３（Ｃ）に示すように、長日植物や短日植物の花芽形成を制御するために、植物５２１の葉など光の当たるところに、光センサを有する半導体装置５２２を設け、日照時間を半導体装置内のメモリに記録する。記録された情報をリーダライタで定期的に読み取り、電照時間を制御することで、花の開花時期や出荷時期を容易に制御することができる。
【０１４２】
また、図２３（Ｄ）、（Ｅ）に示すように、人体の表面又は内部に、温度センサ、圧力センサ等のセンサを有する半導体装置５３２、５４２を設けて、脈拍数、心拍数、体温、血圧、心電図、筋電図等の生体情報を半導体装置内のメモリに記録する。図２３（Ｄ）は、腕５３１に圧力センサを有する半導体装置を貼り付けて、脈拍を測定する図である。図２３（Ｅ）は、人体５４１の心臓付近に圧力センサを有する半導体装置を張りつけて、心電図を測定する図である。本発明の半導体装置は、薄型であり且つ小型であるため、人体を拘束せずとも生体情報を読み取ることが可能である。また、記録された情報をリーダライタで定期的に読み取ることで、人体の健康状態や運動状態を管理すると共に、疾病の予防、予測が可能である。また、インターネット等のネットワークを用いて、リーダライタで読み取った生体情報を得ることで、在宅医療監視システムなどが可能となる。
【図面の簡単な説明】
【０１４３】
【図１】本発明の半導体装置の作製方法を説明する図である。
【図２】本発明の半導体装置の作製方法を説明する図である。
【図３】本発明の半導体装置の作製方法を説明する図である。
【図４】本発明の半導体装置の作製方法を説明する図である。
【図５】本発明の半導体装置の作製方法を説明する図である。
【図６】本発明の半導体装置の作製方法を説明する図である。
【図７】本発明の半導体装置の作製方法を説明する図である。
【図８】本発明の半導体装置の構造を説明する図である。
【図９】本発明の半導体装置の構造を説明する図である。
【図１０】本発明の半導体装置の作製方法を説明する図である。
【図１１】本発明の半導体装置の作製方法を説明する図である。
【図１２】本発明の半導体装置の構造を説明する図である。
【図１３】本発明の半導体装置を説明する図である。
【図１４】本発明の半導体装置の構造を説明する図である。
【図１５】本発明の半導体装置の構造を説明する図である。
【図１６】本発明の半導体装置の構造を説明する図である。
【図１７】本発明の半導体装置の動作について説明する図である。
【図１８】本発明の半導体装置の構造を説明する図である。
【図１９】本発明の半導体装置の構造を説明する図である。
【図２０】本発明の半導体装置の構造を説明する図である。
【図２１】本発明の半導体装置の使用形態について説明する図である。
【図２２】本発明の半導体装置の使用形態について説明する図である。
【図２３】本発明の半導体装置の使用形態について説明する図である。
【図２４】本発明の半導体装置の構造を説明する図である。
【図２５】本発明の半導体装置の構造を説明する図である。
【図２６】本発明の半導体装置の構造を説明する図である。
【図２７】本発明の半導体装置の構造を説明する図である。
【図１】
2006121060.tif 000003
【図２】
2006121060.tif 000004
【図３】
2006121060.tif 000005
【図４】
2006121060.tif 000006
【図５】
2006121060.tif 000007
【図６】
2006121060.tif 000008
【図７】
2006121060.tif 000009
【図８】
2006121060.tif 000010
【図９】
2006121060.tif 000011
【図１０】
2006121060.tif 000012
【図１１】
2006121060.tif 000013
【図１２】
2006121060.tif 000014
【図１３】
2006121060.tif 000015
【図１４】
2006121060.tif 000016
【図１５】
2006121060.tif 000017
【図１６】
2006121060.tif 000018
【図１７】
2006121060.tif 000019
【図１８】
2006121060.tif 000020
【図１９】
2006121060.tif 000021
【図２０】
2006121060.tif 000022
【図２１】
2006121060.tif 000023
【図２２】
2006121060.tif 000024
【図２３】
2006121060.tif 000025
【図２４】
2006121060.tif 000026
【図２５】
2006121060.tif 000027
【図２６】
2006121060.tif 000028
【図２７】
2006121060.tif 000029