(57)【要約】【課題】  低ＳＮ比の状態でも横スジ状のノイズの発生を抑え、安定した画像データを供給する信号処理方式およびこれを使用する画像形成装置を提供する。【解決手段】  リニアイメージセンサより出力される光電変換信号を交流結合し、直流レベル再生、サンプルホールド１、可変ゲイン増幅２およびアナロクデジタル変換３を行い、このアナロクデジタル変換３後の黒レベルデータを黒レベル目標値と比較し、黒レベル目標値との差分がゼロになるようにアナロクデジタル変換以前のアナログ処理部分にオフセット信号を重畳する黒レベルフィードバックを行う画像形成装置における信号処理方式において、前記画像形成装置の待機、基準読み取り、原稿読み取り等の各状態において、上記直流レベル再生、または、黒レベルフィードバック、または両方の制御を変更する。【選択図】        図１
2006121446.tif 000002
【特許請求の範囲】
【請求項１】
リニアイメージセンサより出力される光電変換信号を交流結合し、直流レベル再生、サンプルホールド、可変ゲイン増幅およびアナロクデジタル変換を行い、このアナロクデジタル変換後の黒レベルデータを黒レベル目標値と比較し、黒レベル目標値との差分がゼロになるようにアナロクデジタル変換以前のアナログ処理部分にオフセット信号を重畳する黒レベルフィードバックを行う画像形成装置における信号処理方式において、前記画像形成装置の待機、基準読み取り、原稿読み取り等の各状態において、前記直流レベル再生、または、黒レベルフィードバック、または両方の制御を変更することを特徴とする信号処理方式。
【請求項２】
前記各状態において、黒レベルフィードバックの応答速度を変化させることを特徴とする請求項１記載の信号処理方式。
【請求項３】
前記基準読み取りおよび原稿読み取りの状態において、黒レベルフィードバックの動作を停止し、直前の状態を保持することを特徴とする請求項２記載の信号処理方式。
【請求項４】
直流レベル再生制御を、画像形成装置の電源投入直後は直流再生レベルの精度を無視した応答速度最優先の制御とし、待機時は精度と応答速度を考慮した制御とし、基準および原稿読み取り準備時は低応答速度の制御とすることを特徴とする請求項１記載の信号処理方式。
【請求項５】
請求項２および４または請求項３および４を併せ持つことを特徴とする信号処理方式。
【請求項６】
請求項１ないし５のいずれか一項記載の信号処理方式を使用することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル複写機、スキャナ、ファクシミリ等の画像形成装置の画像情報読み取り部における信号処理方式に関するものである。
【背景技術】
【０００２】
従来では、デジタル複写機、スキャナ、ファクシミリ等の画像形成装置の画像情報読み取り部における信号処理方式において、電源投入時のみ交流結合後の直流レベル再生用クランプスイッチを常時閉じる（オンする）ことで、直流レベル再生の応答速度を速めることを行っている。
従来技術による画像形成装置の画像情報読み取り部における信号処理方式では交流結合後の直流レベル再生で、交流結合後の画像信号の電位規定を行い、動作電位に合わせる。
従来技術では、例えば、ラインクランプはサンプル＆ホールド回路の動作電位に合わせるためのラフな電位規定に、ライン毎の黒フィードバックは正確に黒レベルを目標黒レベルに合わせるように動作している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、機器の低コスト化、高速化、小型化および少消費電力化によって画像信号のランダムなノイズレベルが相対的に増加し、低ＳＮ（信号対雑音）比となってきている。
この場合、正確に黒レベルを目標黒レベルに合わせるための黒レベルフィードバックは、検出した黒レベルのランダムノイズの影響で本来の黒レベルに対して誤差を持ってしまう。
そこで、本発明の目的は、上述した実情を考慮して、低ＳＮ比の状態でも横スジ状のノイズの発生を抑え、安定した画像データを供給する信号処理方式およびこれを使用する画像形成装置を提供することにある。
【課題を解決するための手段】
【０００４】
上記の課題を解決するために、請求項１に記載の発明は、リニアイメージセンサより出力される光電変換信号を交流結合し、直流レベル再生、サンプルホールド、可変ゲイン増幅およびアナロクデジタル変換を行い、このアナロクデジタル変換後の黒レベルデータを黒レベル目標値と比較し、黒レベル目標値との差分がゼロになるようにアナロクデジタル変換以前のアナログ処理部分にオフセット信号を重畳する黒レベルフィードバックを行う画像形成装置における信号処理方式において、前記画像形成装置の待機、基準読み取り、原稿読み取り等の各状態において、上記直流レベル再生、または、黒レベルフィードバック、または両方の制御を変更する信号処理方式を特徴とする。
また、請求項２に記載の発明は、前記各状態において、黒レベルフィードバックの応答速度を変化させる請求項１記載の信号処理方式を特徴とする。
また、請求項３に記載の発明は、前記基準読み取りおよび原稿読み取りの状態において、黒レベルフィードバックの動作を停止し、直前の状態を保持する請求項２記載の信号処理方式を特徴とする。
また、請求項４に記載の発明は、直流レベル再生制御を、画像形成装置の電源投入直後は直流再生レベルの精度を無視した応答速度最優先の制御とし、待機時は精度と応答速度を考慮した制御とし、基準および原稿読み取り準備時は低応答速度の制御とする請求項１記載の信号処理方式を特徴とする。
また、請求項５に記載の発明は、請求項２および４または請求項３および４を併せ持つ信号処理方式を特徴とする。
また、請求項６に記載の発明は、請求項１ないし５のいずれか一項記載の信号処理方式を使用する画像形成装置を特徴とする。
【発明の効果】
【０００５】
本発明によれば、補正すべき黒レベルの変動は補正し、ノイズによる誤補正を低減または排除できる。また、直流レベル再生についても、補正すべき直流レベルの変動は補正し、ノイズによる補正誤差を最小に抑えることができる。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。図１は一般的な画像形成装置の画像情報読み取り部における信号処理方式を示すブロック構成図である。図１に示すように、交流結合後の直流レベル再生で、交流結合後の画像信号の電位規定を行い、サンプル＆ホールド（Ｓ＆Ｈ）１の動作電位に合わせる。
プログラマブルゲインアンプ（ＰＧＡ）２において設定ゲインで増幅した後、ＡＤ（アナログデジタル）変換器（ＡＤＣ）３でデジタルデータに変換した画像データに対し、黒レベルを検出し、目標黒レベルとの差分を積算する。図１において符号６は後述するＳＵＢ＆ＩＮＴＧブロックである。
ＤＡ（デジタルアナログ）変換器（ＤＡＣ）４によってアナログ信号に変換し、ＰＧＡ２の入力の加算回路（ＡＤＤ）５でＳ＆Ｈ１の出力に加算することによって、画像データの黒レベルが目標黒レベルとなるようにフィードバックしている（黒レベルフィードバック）。
図２は電源投入時の各信号を説明するタイムチャートである。図３は図２のＡ点の拡大図である。図４は図２のＢ点の拡大図である。図５は図２のＣ点の拡大図である。
図２ないし図５において、電源投入時のＡ点はＣＣＤ駆動信号発生、各パーツが正常に動作し始めるポイント、電源投入時のＢ点はＣＣＤ駆動信号有り、クランプ信号開始のポイント、そして電源投入時のＣ点はＣＣＤ駆動信号有り、クランプ信号開始、定常状態のポイントである。
なお、直流レベル再生はクランプＳＷ（スイッチ）により動作し、制御信号はクランプ信号が“Ｌ”のとき、クランプＳＷが閉じ、直流レベル再生を行い、“Ｈ”のとき、クランプＳＷが開き、直前の状態を保持する。
また、黒レベルフィードバック（ＦＢ）では、制御信号は黒ＦＢ信号が“Ｈ”のとき、目標黒レベルと画像データの差分を演算しかつ積算し、“Ｌ”のときは直前の状態を保持する。
定常時、クランプ信号は１ライン毎の空転送部で有効となる（ラインクランプ）。黒ＦＢ信号もクランプ信号とタイミング的にずれた空転送部で有効となりライン毎の黒フィードバックを行う。
また、電源投入時、クランプ信号は“Ｌ”のままとなり、画像信号の大きな変化を抑えるとともに、高速の直流レベル再生を行う。
【０００７】
図６は図１のＳＵＢ＆ＩＮＴＧブロックの詳細な構成を示すブロック回路図である。このように本発明は図１の回路構成に含まれるＳＵＢ＆ＩＮＴＧブロックに関連するので信号処理方式全体としては、図１の回路構成を基にしている。
本発明を使用する原稿読み取り部の信号処理方式は原稿の１方向（主走査）をリニアイメージセンサ（図示せず）により電気的に走査し、もう１方向（副走査）を機械的に走査し、原稿を読み取る。
図６に示すように、ＳＵＢ＆ＩＮＴＧブロック６（図１参照）の減算器（ＳＵＢ）７により目標黒レベル−ＡＤＣ出力を求め、除算器（ＤＩＶ）８によりＳＢＵ出力／２＾積算係数を求める。
次に、加算器（ＳＵＭ）９により除算器（ＤＩＶ）８出力を積算する。なお、減算器（ＳＵＢ）７は１０ビットデータの減算であり、出力は符号ビットが付加され１１ビットとなる。
また、除算器（ＤＩＶ）８は符号付き１０ビット（１１ビット）の入力を２＾積算係数（０〜７）で除算するので、下位側に７ビット拡張され１８ビットとなる。さらに、加算器（ＳＵＭ）９の出力１８ビット中上位８ビットがＤＡＣに渡され、コードに応じたアナログ値が生成される。
なお、加算器（ＳＵＭ）９は黒ＦＢ信号が“Ｈ”の間積算を行うが、“Ｌ”では直前の状態を保持する。この図のように、除算器（ＤＩＶ）８に与える積算係数を変えることで黒フィードバックの応答を抑え、ノイズの影響を軽減することができる。
【０００８】
図７は積算係数制御を説明するタイムチャートである。スキャナの状態として“待機”時には、積算係数を“２”（高速応答：目標との差分を１／４）とし、原稿読み取り動作に入る直前（光源点灯およびスキャン開始後）に積算係数を“７”（低速応答：目標との差分を１／１２８）に変える。
次に原稿読み取り終了後に積算係数を“２”に戻す。続けて次の原稿を読み取る場合は、同様に、光源点灯およびスキャン開始後に積算係数を“７”に変える。
以上のように制御することで、光源点灯やスキャン開始時に発生する電源・接地ラインの変動による黒レベルの変動を高速に補正し、基準および原稿読み取り時はノイズによる誤補正を極力低減できる。
図８は黒ＦＢ信号制御を説明するタイムチャートである。スキャナの状態として“待機”時には、黒ＦＢ信号をライン毎に空転送部で“Ｈ”とし、黒フィードバックを通常の高速応答モードで動作させる。
次に、読み取り要求が入り、原稿読み取り動作に入る直前（光源点灯およびスキャン開始後）に黒ＦＢ信号の発生を停止し、黒フィードバックを保持状態とする。
次に原稿読み取り終了後に再び黒ＦＢ信号をライン毎に空転送部で“Ｈ”とする。続けて次の原稿を読み取る場合は、同様に、光源点灯およびスキャン開始後に黒ＦＢ信号の発生を停止する。
以上のように制御することで、光源点灯やスキャン開始時に発生する電源・接地ラインの変動による黒レベルの変動を高速に補正し、基準および原稿読み取り時はノイズによる誤補正を排除できる。
【０００９】
図９は電源投入時のクランプ信号制御を説明するタイムチャートである。先ず、電源立上げ時であるが、この状態では制御信号自体の制御が困難であるためと電源立上げ時の画像信号の大きな変化を吸収するためクランプ信号は“Ｌ”（クランプＳＷオン：クランプ状態）として直流レベル再生の応答は速度最優先の状態にしておく。
次にシステムが初期化され制御可能となった後ウォームアップの期間は、画像信号の中の有効画素を避け（有効画素は光が入ってきている場合は黒レベルと大きく異なるため）、空転送部・ＯＰＢ部の１画素期間中のリセットノイズを除いた領域で“Ｌ”となるクランプ信号とする（速度優先モード）。
次に、ウォームアップが終了し待機モーになったら、速度優先モードに加えて黒ＦＢ信号用空転送部を“Ｈ”にするとともに、１画素期間中でもリセットノイズ領域およびクロストークノイズ領域を“Ｈ”とするクランプ信号にする（速度・精度確保モード）。
さらに、読み取り要求が入り、原稿読み取り動作に入る直前（光源点灯およびスキャン開始後）に速度・精度確保モードに加え、１画素期間中のＳ＆Ｈのホールドタイミング前後のみ“Ｌ”とするクランプ信号にする（低速応答モード）。
図１０は原稿読み取り時のクランプ信号制御を説明するタイムチャートである。次に原稿読み取り終了後に再びクランプ信号を速度・精度確保モードとする。続けて次の原稿を読み取る場合は、同様に、光源点灯およびスキャン開始後にクランプ信号を低速応答モードにする。
図１１は各モードのクランプ信号について説明するタイムチャートである。速度最優先モードは常時クランプである。画像信号のリセットノイズや光信号なども含めた平均値をクランプする。応答最速で、黒レベルとクランプ電位のずれが大きい。
速度優先モードは、対象画素がＣＣＤ空転送部、ＯＰＢ部で、画素内クランプ領域はリセットノイズを除く領域である。応答は速く、黒レベルとクランプ電位のずれが小さい。
速度・精度確保モードは、対象画素が黒ＦＢ用空転送部、ＯＰＢ部を除く空転送部である。画素内クランプ領域はリセットノイズおよびクロストークノイズを除く領域である。応答は遅く、黒レベルとクランプ電位のずれは速度優先モードより少ない。
低速応答モードは、対象画素が黒ＦＢ用空転送部、ＯＰＢ部を除く空転送部である。画素内クランプ領域はＳ＆Ｈのホールドタイミング付近の変動の少ない領域である。応答は非常に遅く、黒レベルとクランプ電位のずれは非常に少ない。
以上のように制御することで、電源投入時の直流レベル再生の応答を速め、原稿読み取り動作では、光源点灯やスキャン開始時に発生する電源・接地ラインの変動による直流レベル再生の変動を高速に補正し、基準および原稿読み取り時はノイズによる直流レベル再生の誤差を小さくすることができる。
【図面の簡単な説明】
【００１０】
【図１】一般的な画像形成装置の画像情報読み取り部における信号処理方式を示すブロック構成図。
【図２】電源投入時の各信号を説明するタイムチャート。
【図３】図２のＡ点の拡大図。
【図４】図２のＢ点の拡大図。
【図５】図２のＣ点の拡大図。
【図６】図１のＳＵＢ＆ＩＮＴＧブロックの詳細な構成を示すブロック回路図。
【図７】積算係数制御を説明するタイムチャート。
【図８】黒ＦＢ信号制御を説明するタイムチャート。
【図９】電源投入時のクランプ信号制御を説明するタイムチャート。
【図１０】原稿読み取り時のクランプ信号制御を説明するタイムチャート。
【図１１】各モードのクランプ信号について説明するタイムチャート。
【符号の説明】
【００１１】
１  サンプルホールド
２  可変ゲイン増幅
３  アナロクデジタル変換器（ＡＤＣ）
４  デジタルアナロク変換器（ＤＡＣ）
５  加算回路（ＡＤＤ）
６  ＳＵＢ＆ＩＮＴＧブロック
７  減算器（ＳＵＢ）
８  除算器（ＤＩＶ）
９  加算器（ＳＵＭ）
【図１】
2006121446.tif 000003
【図２】
2006121446.tif 000004
【図３】
2006121446.tif 000005
【図４】
2006121446.tif 000006
【図５】
2006121446.tif 000007
【図６】
2006121446.tif 000008
【図７】
2006121446.tif 000009
【図８】
2006121446.tif 000010
【図９】
2006121446.tif 000011
【図１０】
2006121446.tif 000012
【図１１】
2006121446.tif 000013