(57)【要約】【課題】  半導体メモリ装置において、読み出し動作の際にコラムアドレスカウンタで消耗する電流を減らす。【解決手段】  半導体メモリ装置は、書込みの際にバンクアドレス信号とコラムアドレス信号をそれぞれ遅延させるための遅延回路を含む半導体メモリ素子において、読出しの際に前記遅延回路の動作をディスエーブルさせるための制御部を備えてなる。【選択図】図３
2006134554.tif 000002
【特許請求の範囲】
【請求項１】
書込みの際にバンクアドレス信号とコラムアドレス信号をそれぞれ遅延させるための遅延回路を含む半導体メモリ素子であって、
読出しの際に前記遅延回路の動作をディスエーブルさせるための制御部を備えてなる
半導体メモリ素子。
【請求項２】
請求項１に記載の半導体メモリ素子において、
前記制御部は、読出しコマンドの印加時及び書込みコマンドの印加時にイネーブルされる信号と書込み時にイネーブルされる信号に応じて動作する
ことを特徴とする半導体メモリ素子。
【請求項３】
請求項１に記載の半導体メモリ素子において、
前記制御部は、ＮＡＮＤゲート素子からなる
ことを特徴とする半導体メモリ素子。
【請求項４】
請求項１に記載の半導体メモリ素子において、
前記制御部は、コラムアドレス信号を遅延させるための前記遅延部を含むそれぞれのコラムアドレスカウンタ及びラッチに対応する数だけ備えられている
ことを特徴とする半導体メモリ素子。
【請求項５】
請求項１に記載の半導体メモリ素子において、
前記制御部は、一つ備えられていて、その出力によって、多数のコラムアドレスカウンタ及びラッチに構成された多数の前記遅延部を同時に制御する
ことを特徴とする半導体メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、読み出し動作時の電流消耗を減らした半導体メモリ素子に関し、特に、読み出しの際にコラムアドレスカウンタ及びラッチで消耗する電流を減らすべく工夫した半導体メモリ素子に関する。
【背景技術】
【０００２】
図１は、ＤＤＲ−ＳＤＲＡＭ(double data rate synchronous dynamic RAM)の機能ブロック線図である。図１において、コントロールロジック１０は、コマンドデコーダ２０及びモードレジスタ３０を含む。クロックイネーブル信号ＣＫＥｎ、クロック信号ＣＫ、クロックバー信号／ＣＫ、チップセレクタ信号／ＣＳｎ、書き込みイネーブル信号／ＷＥ、コラムアドレスストローブ信号／ＣＡＳ及びロウアドレスストローブ信号／ＲＡＳがコントロールロジック１０に入力される。また、ブロック選択アドレス信号ＢＡ０、ＢＡ１及びアドレス信号Ａ０〜Ａ１３がアドレスレジスタ４０を介してコントロールロジック１０に入力される。コマンドデコーダ２０では、入力される信号に応じて読み出し、書き込み及びプリチャージコマンドなどを生成する。モードレジスタ３０では、入力されるアドレス信号に応じてＣＡＳレイテンシ及びバーストレングス値などを出力する。ロウアドレスマルチプレクサ６０は、入力されるアドレス信号に応じてロウアドレス信号を生成し、リフレッシュカウンタ５０から出力されるアドレス信号に応じてロウアドレスを生成する。
【０００３】
バンクロウアドレスラッチ及びデコーダ９０では、メモリバンクを選択するためのバンク選択信号を出力するが、バンクコントロールロジック７０の制御を受ける。コラムデコーダ１３０は、入力されるアドレス信号に応じてコラムアドレス信号を生成する。コラムアドレスカウンタ及びラッチ８０は、アドレス信号が入力されると、バースト動作のための多数のコラムアドレス信号を生成してコラムデコーダ１３０に提供し、かつメモリバンクのイーブン(even)及びオッド(odd)領域を区分する信号ｃ０１０を生成する。バンクメモリアレイ１００は、多数のメモリバンクからなり、バンク選択信号に応じてメモリバンクが選択され、各メモリバンクは、ロウアドレス信号及びコラムアドレス信号に応じて選択される多数のメモリセルからなる。Ｉ／ＯゲーティングＤＭマスクロジック１２０は、メモリバンクへのデータ入力を制御するが、データマスク信号に応じてデータ書き込みが遮断される。
【０００４】
メモリバンクのデータは、センスアンプ１１０で増幅され、Ｉ／ＯゲーティングＤＭマスクロジック1２０を経由して読み出しラッチ１４０にラッチされる。読み出しラッチ１４０にラッチされたデータは、マルチプレクサ１５０の動作に応じてドライバ１７０に伝達され、ＤＱＳ生成器１８０からのＤＱＳデータに同期して外部チップセットへ出力される。
【０００５】
外部チップセットからのデータは、外部のＱＳデータに同期してレシーバ２００に入力される。レシーバ２００からのデータは、入力レジスタ２１０に格納され、書込みＦＩＦＯ及びドライバ１９０に入力される。書込みＦＩＦＯ及びドライバー１９０からのデータは、マスク信号に応じてＩ／ＯゲーティングＤＭマスクロジック１２０及びセンスアンプ１１０を介して該当セルに書き込まれる。一方、クロックＣＬＫは、遅延同期ループ（ＤＬＬ）１６０を介してドライバ１７０に供給される。
【０００６】
上述した構造を有するＤＤＲ−ＳＤＲＡＭには、読出し及び書込みの際にバースト動作があるため、コラムアドレスカウンタが必要である。コラムアドレスカウンタは、センスアンプでデータの読出し及び書込みを行うタイミングに合わせて動作する。すなわち、読出しの際には、読出しコマンドＲＥＡＤが印加されたクロックで動作し、書込みの際には書込みコマンドＷＲＩＴＥが印加された後、２＊ｔＣＫの時間後に動作する（ここに、「ｔＣＫ」は、クロックＣＬＫの周期、「＊」は、乗算記号を意味する）。その理由は、図２から分かるように、内部データのアラインのために１＊ｔＣＫの時間が必要であるからである。ＤＤＲ−ＳＤＲＡＭにおける書込みデータは、書込みコマンドＷＲＩＴＥより遅く印加される。また、ＤＱＳの立上りエッジでラッチしたデータを図２のようにＤＱＳの立下りエッジでアラインさせなければならない。すなわち、ＤＱＳの１番目の立上りエッジでデータＤ０がラッチされ、ＤＱＳの１番目の立下りエッジでデータＤ１がラッチされながらデータＤ０がアラインされる。同様に、ＤＱＳの２番目の立上りエッジでデータＤ２がラッチされ、ＤＱＳの２番目の立下りエッジでデータＤ３をラッチしながらデータＤ２をアラインする。したがって、センスアンプでデータを書き込むことが可能な最も早い時点は、書込みから２＊ｔＣＫの時間後である。したがって、書込み時の書込みコマンド、バンクアドレス信号、コラムアドレス信号は、いずれも２＊ｔＣＫの時間だけ遅延しなければならない。このような遅延のための回路がコラムアドレスカウンタ及びラッチ８０内に設けられるが、従来では、読出し動作の際にもこのような遅延回路が動作してパワーの消耗が大きかった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、この発明の目的は、読出し動作の際にコラムアドレスカウンタで消耗する電流を減らすことが可能な半導体メモリ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明は、書込みの際にバンクアドレス信号とコラムアドレス信号をそれぞれ遅延させるための遅延回路を含む半導体メモリ素子において、読出しの際に前記遅延回路の動作をディスエーブルさせるための制御部を備えてなることを特徴とする。
【発明の効果】
【０００９】
この発明によれば、読出しの際に消耗する不要な電流を減らすことができる。したがって、ＤＤＲ−ＳＤＲＡＭのローパワー動作を実現できるところに長所がある。
【発明を実施するための最良の形態】
【００１０】
以下、添付図面を参照しながら、この発明の好適な実施例を詳細に説明する。
【実施例１】
【００１１】
図３は、この発明の第一実施例に係るコラムアドレスカウンタ及びラッチの概略的な構成を示すブロック線図である。
【００１２】
読み出し動作では、制御信号ｃａｓｐ６＿ｒｄがイネーブルされてコラムアドレス信号Ｙ＿ａｄｄがバイパス部８０１を通過してカウンタ８０４に提供される。書込み動作及び読出し動作の際にイネーブルされる信号ｃａｓｐ６、及び書込み動作の際にイネーブルされかつ読出し動作の際にディスエーブルされる信号ＷＴ６ＲＤ５Ｚに応じて制御部８０２から制御信号が発生する。制御部８０２の出力信号に応じて遅延部８０３に対してコラムアドレス信号Ｙ−ａｄｄが供給または遮断される。遅延部８０３では、入力されるコラムアドレス信号Ｙ−ａｄｄを２＊ｔＣＫの時間だけ遅延させた後、遅延したコラムアドレス信号をカウンタ８０４に供給する。
【００１３】
すなわち、この発明では、読出し動作の際には、遅延部８０３が動作せず、書込み動作の際にのみ動作するようにした。
【００１４】
図４は、図３の制御部及び遅延部の詳細を示す回路図であり、図５は、図３の動作説明のためのタイミング波形図である。次に、図４及び図５を参照しながら、その構成及び動作を詳細に説明する。
【００１５】
制御部８０２は、ＮＡＮＤゲートＧ１からなり、図５に示す、書込み命令ＷＲＩＴＥまたは読出し命令ＲＥＡＤに応じてイネーブルされる信号ｃａｓｐ６と、書込み命令に応じてイネーブルされ、読出し命令に応じてディスエーブルされる信号ＷＴ６ＲＤ５Ｚとを入力とする。これら両信号ｃａｓｐ６及びＷＴ６ＲＤ５Ｚが全てハイ状態であれば、ＮＡＮＤゲートＧ１の出力はロー状態になる。ＮＡＮＤゲートＧ１の出力がロー状態になると、インバータＧ２の出力がハイ状態となるので、伝達ゲートＴ１がターンオンされる。これにより、入力されるコラムアドレスは、伝達ゲートを経てラッチＬ１に提供される。一方、クロックＣＬＫの立上りエッジでイネーブルされる信号ｃｌｋｐ４及びこれをインバータＧ３によって反転した信号に応じて伝達ゲートＴ２〜Ｔ５がターンオンされる。伝達ゲートＴ１を経由したコラムアドレス信号は、ラッチＬ１〜Ｌ５及びインバータＧ４を経由して出力端子ｏｕｔへ出力される。すなわち、遅延部８０３は、書込み動作の際にのみ入力されるコラムアドレスを２＊ｔＣＫの時間だけ遅延させ、読出し動作の際にはシフト動作を行わないので、それだけ消費電流を減らすことができる。
【００１６】
普通、ＤＤＲ−ＳＤＲＡＭのようなメモリ装置は、多数のコラムアドレスカウンタ及びラッチを備える。この際には、上述した構造の制御部を各ブロックに設置すればよい。
【実施例２】
【００１７】
図６は、この発明の第二実施例を説明するためのブロック線図である。
【００１８】
例えば、２５６ＭｂのＤＤＲ−ＳＤＲＡＭの場合、１３個のコラムアドレスカウンタ及びラッチを備えている。したがって、読出し動作の際に、それぞれのコラムアドレスカウンタ及びラッチにある総数１３個の遅延部が不要に動作することになる。それを解決するために、図４の実施例では、それぞれのコラムアドレスカウンタ及びラッチごとに制御部を別途に構成したが、図６の実施例では、一つの制御部を用いて１３個のコラムアドレスカウンタ及びラッチブロックを制御することが可能な構造を提案している。
【００１９】
図６に示すように、制御部９１４の出力ｃａｓｐ６＿ｄｌｙに応じて１３個のコラムアドレスカウンタ及びラッチ９０１〜９１３が制御される。制御部９１４は、ＮＡＮＤゲートＧ５及びインバータＧ６からなり、図５に示した書込み命令ＷＲＩＴＥまたは読出し命令ＲＥＡＤに応じてイネーブルされる信号ｃａｓｐ６と、書込み命令ＷＲＩＴＥに応じてイネーブルされ、読出し命令ＲＥＡＤに応じてディスエーブルされる信号ＷＴ６ＲＤ５Ｚを入力とする。これらの両信号ｃａｓｐ６及びＷＴＲ６ＲＤ５Ｚが両者ともハイ状態であれば、ＮＡＮＤゲートＧ５の出力はロー状態となる。ＮＡＮＤゲートＧ５の出力がロー状態になると、インバータＧ６の出力ｃａｓｐ６＿ｄｌｙがハイ状態になる。インバータＧ６の出力ｃａｓｐ６＿ｄｌｙがコラムアドレスカウンタ及びラッチ９０１〜９１３に供給される。これにより、それぞれのコラムアドレスカウンタ及びラッチ９０１〜９１３に含まれ、読出しの際にコラムアドレスを２＊ｔＣＫの時間だけ遅延させるための遅延部のシフト動作が遮断されるので、消費電力をその分だけ減らすことができる。
【実施例３】
【００２０】
図７は、この発明の第三実施例を説明するための回路図である。
【００２１】
ＤＤＲ−ＳＤＲＡＭの場合、書込み動作の際にコラムアドレス信号だけでなくバンクアドレス信号も２＊ｔＣＫの時間だけ遅延させなければならない。ところが、コラムアドレスカウンタ及びラッチブロック８０と同様に、読出し動作の際にバンクアドレス信号を遅延させるための遅延部のシフト動作を遮断すると、その分だけ消費電力を減らすことができる。
【００２２】
制御部９１５は、ＮＡＮＤゲートＧ７からなり、図５に示した書込み命令ＷＲＩＴＥまたは読出し命令ＲＥＡＤに応じてイネーブルされる信号ｃａｓｐ６と、書込み命令に応じてイネーブルされ、かつ読出し命令に応じてディスエーブルされる信号ＷＴ６ＲＤ５Ｚを入力とする。これら両信号ｃａｓｐ６及びＷＴ６ＲＤ５Ｚがともにハイ状態であれば、ＮＡＮＤゲートＧ７の出力は、ロー状態になる。ＮＡＮＤゲートＧ７の出力がロー状態になると、インバータＧ１０の出力がハイ状態になるので、伝達ゲートＴ６がターンオンされる。一方、クロックＣＬＫの立上りエッジでイネーブルされる信号ｃｌｋｐ４及びこれをインバータＧ８によって反転した信号ｃｌｋｐｌ４ｚに応じて伝達ゲートＴ７〜Ｔ１０がターンオンされる。これにより、ラッチされたバンクアドレス信号ｅａｔ＿ｂｋは、伝達ゲートＴ６〜Ｔ１０及びラッチＬ６〜Ｌ１０を経由して遅延された後、インバータＧ１１を経由して出力端子ｏｕｔに出力される。すなわち、遅延部１０００は、書込み動作の際にのみ入力されるバンクアドレス信号を２＊ｔＣＫだけ遅延させ、読出し動作の際には遅延部のシフト動作が発生しないので、その分だけ消費電流を減らすことができる。
【００２３】
２５６ＭｂのＤＤＲ−ＳＤＲＡＭの場合、４バンクであるので、図７に示すような回路が４つ必要である。したがって、読出しの際にこれらの回路のシフト動作を遮断すると、その分だけ電流消費を減少させることができる。
【図面の簡単な説明】
【００２４】
【図１】ＤＤＲ−ＳＤＲＡＭの機能ブロック線図である。
【図２】図１の書き込み動作説明のためのタイミング波形図である。
【図３】この発明の第一実施例に係るコラムアドレスカウンタ及びラッチの一部構成を示すブロック線図である。
【図４】図３の遅延部の詳細を示す回路図である。
【図５】図３の動作説明のためのタイミング波形図である。
【図６】この発明の第二実施例に係るコラムアドレスカウンタ及びラッチの構成を示すブロック線図である。
【図７】この発明の第三実施例を説明するための回路図である。
【符号の説明】
【００２５】
８０２、９１４、９１５  …  制御部
８０３、１０００  …  遅延部
８０１  …  バイパス部
８０４  …  カウンタ
【図１】
2006134554.tif 000003
【図２】
2006134554.tif 000004
【図３】
2006134554.tif 000005
【図４】
2006134554.tif 000006
【図５】
2006134554.tif 000007
【図６】
2006134554.tif 000008
【図７】
2006134554.tif 000009