(57)【要約】【課題】高速動作により確実にパワー半導体素子を保護するとともに、パワー半導体素子の駆動信号波形への影響が小さい保護装置を提供する【解決手段】保護装置は、抵抗１２およびフォトカプラ１３によって実現される。ソース電流ＩＳの電路１０１に挿入された抵抗は、ソース電流ＩＳに応じた検出電圧ΔＶを発生する電流検出手段の一例となっている。検出電圧ΔＶは、抵抗１２に並列接続されたフォトカプラ１３の入力端子対１３ａ−１３ｂに与えられる。フォトカプラ１３の出力端子対１３ｃ−１３ｄは、ＦＥＴ１１の駆動端子対と並列接続される。【選択図】図１
2006042412.tif 000002
【特許請求の範囲】
【請求項１】
駆動端子対に与えられた駆動信号に対して応答する半導体素子の保護装置であって、
前記半導体素子の応答に起因する電流に応じた検出電圧を発生する電流検出手段と、
所定電圧値以上の電圧が入力端子対に与えられるのに応答して、出力端子対間が導通するフォトカプラと、
を備え、
前記検出電圧が前記入力端子対に与えられ、前記出力端子対が前記駆動端子対と並列接続されることを特徴とする保護装置。
【請求項２】
請求項１に記載の保護装置において、
前記電流検出手段が、前記電流の電路に挿入された抵抗素子であり、
前記抵抗素子と前記入力端子対とが並列接続されることを特徴とする保護装置。
【請求項３】
請求項２に記載の保護装置において、
前記半導体素子が電界効果トランジスタであり、
前記抵抗素子が、前記電界効果トランジスタのドレインまたはソースに接続され、
前記駆動端子対が、前記電界効果トランジスタのゲートおよびソースであることを特徴とする保護装置。
【請求項４】
請求項２に記載の保護装置において、
前記電流が前記半導体素子に流入する電流または前記半導体素子から流出する電流であることを特徴とする保護装置。
【請求項５】
請求項４に記載の保護装置において、
前記抵抗素子の抵抗値が、
(a)前記フォトカプラの内蔵発光ダイオードの発光時の入力端子対間の順方向電圧値を、
(b)前記半導体素子に不可逆的な損傷を与えない前記電流に関する制限電流値から、前記内蔵発光ダイオードの発光時の入力端子対間の順方向電流値を減じた電流値で、
除した値であることを特徴とする保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体素子の保護装置に関する。
【背景技術】
【０００２】
従来より、ＭＯＳＦＥＴ（酸化金属皮膜電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等のパワー半導体素子を用いた電力制御装置が利用されている。当該電力制御装置は、電気鉄道車両や自動車の動力モータへの電力供給等にも利用されている。
【０００３】
このような電力制御装置では、パワー半導体素子が過大電流等によって故障する可能性があるので、パワー半導体素子を保護するための保護装置が組み込まれることが多い。特に、２００Ｖ〜３００Ｖを超えるような高電圧を用いる電力制御装置では、このような保護装置の役割は重要である。このため、様々な保護装置が電力制御装置に組み込まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来の保護装置は、動作速度が十分でないため、過大電流等の発生時にパワー半導体素子を保護できない場合もあった。また、従来の保護装置では、当該保護装置の寄生静電容量がパワー半導体素子の駆動信号波形に影響を与えることがあった。
【０００５】
本発明は、これらの問題を解決するためになされたもので、高速動作により確実にパワー半導体素子を保護するとともに、パワー半導体素子の駆動信号波形への影響が小さい保護装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、請求項１の発明は、駆動端子対に与えられた駆動信号に対して応答する半導体素子の保護装置であって、前記半導体素子の応答に起因する電流に応じた検出電圧を発生する電流検出手段と、所定電圧値以上の電圧が入力端子対に与えられるのに応答して、出力端子対間が導通するフォトカプラとを備え、前記検出電圧が前記入力端子対に与えられ、前記出力端子対が前記駆動端子対と並列接続されることを特徴とする。
【０００７】
請求項２の発明は、請求項１に記載の保護装置において、前記電流検出手段が、前記電流の電路に挿入された抵抗素子であり、前記抵抗素子と前記入力端子対とが並列接続されることを特徴とする。
【０００８】
請求項３の発明は、請求項２に記載の保護装置において、前記半導体素子が電界効果トランジスタであり、前記抵抗素子が、前記電界効果トランジスタのドレインまたはソースに接続され、前記駆動端子対が、前記電界効果トランジスタのゲートおよびソースであることを特徴とする。
【０００９】
請求項４の発明は、請求項２に記載の保護装置において、前記電流が前記半導体素子に流入する電流または前記半導体素子から流出する電流であることを特徴とする。
【００１０】
請求項５の発明は、請求項４に記載の保護装置において、前記抵抗素子の抵抗値が、(a)前記フォトカプラの内蔵発光ダイオードの発光時の入力端子対間の順方向電圧値を、(b)前記半導体素子に不可逆的な損傷を与えない前記電流に関する制限電流値から、前記内蔵発光ダイオードの発光時の入力端子対間の順方向電流値を減じた電流値で除した値であることを特徴とする。
【発明の効果】
【００１１】
請求項１ないし請求項５の発明によれば、電流が所定の電流値に達すると、その電流値に応じた検出電圧を電流検出手段が発生し、この検出電圧がフォトカプラの入力端子対に与えられて当該フォトカプラの出力端子対間が導通し、この出力端子対に並列接続された駆動端子対が短絡されるので、半導体素子が過大電流から保護される。また、フォトカプラの出力端子対間の静電容量は小さいので、保護装置の導入が駆動信号波形に与える影響は小さい。さらに、フォトカプラの応答速度は高速であるので、確実に半導体素子を保護することができる。
【００１２】
請求項２または請求項３の発明によれば、保護装置の構成が簡潔となるので、保護装置の実装スペースや信頼性を向上可能である。
【００１３】
請求項４または請求項５の発明によれば、半導体素子に過大電流が流入すること、または半導体素子から過大電流が流出することを防止可能であるので、半導体素子が過大電流から保護される。
【００１４】
請求項５の発明によれば、半導体素子に流入する電流または半導体素子から流出する電流が制限電流値を超えないので、確実に半導体素子を保護することができる。
【発明を実施するための最良の形態】
【００１５】
＜第１実施形態＞
図１は、第１実施形態に係る保護装置（保護回路）１０が組み込まれた電力制御装置（電力制御回路）１の主要部の回路構成を示す回路図である。電力制御装置１の用途は制限されない。例えば、モータ制御、電源制御、照明制御および電熱制御等の適宜の用途に電力制御装置１を利用可能である。
【００１６】
電力制御装置１は、スイッチング用のパワー半導体素子であるＮチャネルＭＯＳＦＥＴ（以下では単に「ＦＥＴ」とも称する）１１を備える。ＦＥＴ１１には、フライホイールダイオード１１ａが内蔵される。ＦＥＴ１１のドレインは、電力制御装置１の負荷Ｌを介して直流電源の正極Ｐに接続される。ＦＥＴ１１のソースは、抵抗１２を介して、直流電源の負極Ｎに接続される。ＦＥＴ１１のゲート・ソース間には、ＦＥＴ１１の駆動信号が与えられる。このような構成により、駆動端子対であるゲート・ソース間に与えられた駆動信号に対してＦＥＴ１１が応答し、当該応答に起因するドレイン電流ＩＤがＦＥＴ１１のドレインに流入するとともに、当該応答に起因するソース電流ＩＳがＦＥＴ１１のソースから流出する。
【００１７】
保護装置１０は、抵抗１２およびフォトカプラ１３によって実現される。フォトカプラ１３の入力端子対１３ａ−１３ｂには内蔵発光ダイオードＬＥＤが内部接続され、出力端子対１３ｃ−１３ｄには、内蔵発光ダイオードＬＥＤの発光を受光する内蔵フォトトランジスタＰＴが内部接続される。フォトカプラ１３は、入力端子対１３ａ−１３ｂに所定電圧値以上の電圧が与えられると、内蔵発光ダイオードＬＥＤが発光して内蔵フォトトランジスタＰＴのコレクタ・エミッタ間が導通状態となり、出力端子対１３ｃ−１３ｄ間が導通する。また、フォトカプラ１３では、入力端子対１３ａ−１３ｂと出力端子対１３ｃ−１３ｄとの間は光学的に結合されており、電気的なアイソレーションが確保されている。
【００１８】
ソース電流ＩＳの電路１０１に挿入された（ソースに接続された）抵抗１２は、ソース電流ＩＳに応じた検出電圧ΔＶを発生する電流検出手段の一例となっている。検出電圧ΔＶは、抵抗１２に並列接続されたフォトカプラ１３の入力端子対１３ａ−１３ｂに与えられる。フォトカプラ１３の出力端子対１３ｃ−１３ｄは、ＦＥＴ１１の駆動端子対と並列接続される。なお、フォトカプラ１３の出力端子対１３ｃ−１３ｄ間の静電容量は小さいので、保護装置１０の導入が駆動信号波形に与える影響は小さい。また、保護装置１０は、電流検出手段が抵抗１２のみによって構成される簡潔な構成を有するので、実装スペースや信頼性の点で優れている。
【００１９】
ここで、抵抗１２の抵抗値Ｒについて説明する。
【００２０】
ＦＥＴ１１のソース電流ＩＳに関する制限電流値がＩＳｍａｘである場合、抵抗値Ｒは式１で与えられる。ただし、ＶＦは、内蔵発光ダイオードＬＥＤの発光時の入力端子対１３ａ−１３ｂ間の順方向電圧値である。また、ＩＦは、内蔵発光ダイオードＬＥＤの発光時の入力端子対１３ａ−１３ｂ間の順方向電流値である。なお、制限電流値ＩＳｍａｘは、直流電源の電源電圧、ＦＥＴ１１の定格およびＦＥＴ１１の放熱状態を考慮して、ＦＥＴ１１に不可逆的な損傷を与えないように定められる。
【００２１】
【数１】
2006042412.tif 000003
【００２２】
典型的なフォトカプラ１３においては、順方向電圧値ＶＦは約１．６Ｖであり、順方向電流値ＩＦは約１０ｍＡであるから、数Ａ以上の電流を制御する電力制御装置１においては、保護回路１０の組み込みによる損失の増加は大きな問題とはならない。
【００２３】
続いて、保護装置１０におけるＦＥＴ１１の保護動作を説明する。
【００２４】
まず、ソース電流ＩＳが所定の制限電流ＩＳｍａｘに達すると、検出電圧ΔＶが順方向電圧値ＶＦに達し、フォトカプラ１３の出力端子対１３ｃ−１３ｄ間が導通状態となる。出力端子対１３ｃ−１３ｄ間が導通状態となると、ＦＥＴ１１の駆動端子対間が短絡されるので、ＦＥＴ１１には駆動信号が与えられなくなり、ＦＥＴ１１のドレイン・ソース間が遮断状態に近づき、ソース電流ＩＳが抑制される。これにより、ソース電流ＩＳは制限電流ＩＳｍａｘを超えることなく、ＦＥＴ１１が過大電流から保護される。すなわち、保護回路１０は、負帰還的なフィードバック動作によって利得を抑制することによって、ＦＥＴ１１に過大電流が流れることを防止している。ここで、フォトカプラ１３の応答速度は高速であるので、当該フィードバック動作は高速に行われ、ＦＥＴ１１は過大電流から確実に保護される。
【００２５】
なお、保護回路１０においては、フォトカプラ１３の入力端子対１３ａ−１３ｂと出力端子対１３ｃ−１３ｄとが電気的に絶縁されているので、電力制御装置１と電位が異なる回路をフォトカプラ１３の入力に接続することも容易である。これにより、電力制御装置１から独立した電流検出手段（例えば、負荷内を流れる電流を検出する手段）に入力端子対１３ａ−１３ｂを接続して、当該電流検出手段における過大電流等の検出に応答して、ＦＥＴ１１を保護することも可能である。
【００２６】
＜第２実施形態＞
図２は、第２実施形態に係る保護装置２０が組み込まれた電力制御装置２の主要部の回路構成を示す回路図である。
【００２７】
電力制御装置２は、電流検出手段である抵抗１２の挿入位置が電力制御装置１と異なり、残余の構成は電力制御装置１と同等である。なお、図２においては、第１実施形態と同等の構成には同じ参照符号を与えている。以下では、第１実施形態と同等の構成についての重複説明は省略する。
【００２８】
ＦＥＴ１１に流入するドレイン電流ＩＤの電路２０１（負荷ＬとＦＥＴ１１のドレインとの中間）に挿入された（ドレインに接続された）抵抗１２は、ドレイン電流ＩＤに応じた検出電圧ΔＶを発生する電流検出手段の一例となっている。検出電圧ΔＶは、抵抗１２に並列接続されたフォトカプラ１３の入力端子対１３ａ−１３ｂに与えられる。このような構成によって、ＦＥＴ１１にドレイン電流ＩＤに関する制限電流値ＩＤｍａｘを超える過大電流が流入することを防止可能であり、ＦＥＴ１１を過大電流から適切に保護可能である。
【００２９】
＜変形例＞
第１実施形態および第２実施形態では、単一のＦＥＴを備える電力制御装置を示したが、電力制御装置が複数のＦＥＴを備えてもよい。この場合、複数のＦＥＴの各々に上述の保護回路が組み込まれることが望ましい。
【００３０】
また、第１実施形態および第２実施形態では、パワー半導体素子がＦＥＴである場合を例示したが、パワー半導体素子がＩＧＢＴやバイポーラトランジスタであってもよい。
【図面の簡単な説明】
【００３１】
【図１】第１実施形態に係る保護装置１０が組み込まれた電力制御装置１の主要部の回路構成を示す回路図である。
【図２】第２実施形態に係る保護装置２０が組み込まれた電力制御装置２の主要部の回路構成を示す回路図である。
【符号の説明】
【００３２】
１，２  電力制御装置（電力制御回路）
１０,２０  保護装置（保護回路）
１１  ＮチャネルＭＯＳＦＥＴ（ＦＥＴ）
１２  抵抗
１３  フォトカプラ
１０１  ソース電流の電路
２０１  ドレイン電流の電路
Ｌ  負荷
Ｐ  正極
Ｎ  負極
ＬＥＤ  内蔵発光ダイオード
ＰＴ  内蔵フォトトランジスタ
【図１】
2006042412.tif 000004
【図２】
2006042412.tif 000005