(57)【要約】【課題】直流電源装置の互いに並列に接続された複数のＤＣ−ＤＣコンバータをバランスよく駆動する。【解決手段】本発明による直流電源装置は、複数のＤＣ−ＤＣコンバータ(A1〜An)の少なくとも１つのトランス(7)に設けられた駆動巻線(7c)と、出力電圧検出回路(12)の検出信号のレベルに応じて予め決められた比率で駆動巻線(7c)から取り出す駆動電流ＩC1〜ＩCnを各ＤＣ−ＤＣコンバータ(A1〜An)のＰＷＭ制御回路(19)に供給する電流供給回路(51)とを備えている。単一の駆動巻線(7c)から電流供給回路(51)を介して各ＤＣ−ＤＣコンバータ(A1〜An)のＰＷＭ制御回路(19)に予め決められた比率で駆動電流ＩC1〜ＩCnが常時供給されるので、ＭＯＳ-ＦＥＴ(8)に流れる電流ＩD1〜ＩDnを所定値に制御することができる。このため、複数のＤＣ−ＤＣコンバータ(A1〜An)をバランスよく駆動することができる。【選択図】図１
2006042474.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に接続される一対の入力端子と、
負荷に接続される一対の出力端子と、
該出力端子間の出力電圧を検出して該出力電圧のレベルに対応する検出信号を発生する出力電圧検出手段と、
前記入力端子と前記出力端子との間に互いに並列に接続された複数のＤＣ−ＤＣコンバータとを備え、
前記ＤＣ−ＤＣコンバータの各々は、互いに独立するトランスと、前記入力端子間に直列に接続された前記トランスの１次巻線及びスイッチング素子と、該スイッチング素子に流れる電流を検出する電流検出手段と、前記トランスの２次巻線と前記出力端子との間に接続された整流平滑回路と、前記電流検出手段の検出信号及び前記出力電圧検出手段の検出信号に基づいて前記スイッチング素子に駆動信号を付与する電流モード型の駆動制御回路とを備えた直流電源装置において、
複数の前記ＤＣ−ＤＣコンバータの少なくとも１つのトランスに設けられた駆動巻線と、
前記出力電圧検出手段の検出信号のレベルに応じて予め決められた比率で前記駆動巻線から取り出す駆動電流を前記ＤＣ−ＤＣコンバータの各駆動制御回路に供給する電流供給手段とを備えたことを特徴とする直流電源装置。
【請求項２】
前記電流供給手段は、前記駆動巻線に接続された電流制御回路と、前記ＤＣ−ＤＣコンバータの各々に設けられた電流制御素子及び電流付加回路とを備え、
前記電流制御素子は、前記駆動巻線に接続された一方の主端子と、前記電流制御回路に接続された制御端子とを有し、
前記電流付加回路は、前記電流制御素子の他方の主端子と前記駆動制御回路との間に接続され、
前記電流制御回路は、前記出力電圧検出手段の検出信号に基づいて電流制御信号を出力する請求項１に記載の直流電源装置。
【請求項３】
前記ＤＣ−ＤＣコンバータの各々に設けられた前記電流制御素子の制御端子に対し前記電流制御回路から実質的に同一レベルの電流が供給される請求項２に記載の直流電源装置。
【請求項４】
前記ＤＣ−ＤＣコンバータの各々に設けられた前記電流制御素子の制御端子に接続された抵抗により、前記制御端子に対し前記電流制御回路から所定の比率で電流が供給される請求項２に記載の直流電源装置。
【請求項５】
前記電流制御回路及び前記ＤＣ−ＤＣコンバータの各々に設けられた前記電流制御素子は、カレントミラー回路を構成する請求項２〜４の何れか１項に記載の直流電源装置。
【請求項６】
前記ＤＣ−ＤＣコンバータの各々に設けられた前記トランスの駆動巻線と前記駆動制御回路との間に、前記トランスのリセット期間を検出するリセット検出回路を接続し、
前記リセット検出回路は、各々のＤＣ−ＤＣコンバータ内の前記スイッチング素子のオフ期間中に前記駆動巻線に発生する電圧により、前記駆動制御回路にリセット信号を付与し、前記トランスに蓄積されたエネルギの放出が完了したときに、前記リセット信号の付与を停止して前記スイッチング素子をオフからオンに切り換える請求項１〜５の何れか１項に記載の直流電源装置。
【請求項７】
前記電流検出手段は、自己の抵抗値と前記スイッチング素子に流れる電流との積で表される検出電圧を発生し、
前記電流付加回路は、一端が前記電流制御素子の他方の主端子と前記駆動制御回路とを接続するラインに接続され且つ他端が前記電流検出手段の一端に接続された電流付加抵抗で構成され、
前記電流付加抵抗及び前記電流検出手段の合成抵抗値と前記電流制御素子の他方の主端子に流れる電流との積と、前記電流検出手段の前記検出電圧との和で表される合成電圧が前記ＤＣ−ＤＣコンバータの各々の前記駆動制御回路に入力され、
前記ＤＣ−ＤＣコンバータの各々の前記駆動制御回路に入力される前記合成電圧が互いに等しくなるように、前記電流付加抵抗の抵抗値が調整される請求項２〜６の何れか１項に記載の直流電源装置。
【請求項８】
前記電流付加抵抗は、面積を減少できる厚膜抵抗体を有するトリミング抵抗で構成される請求項７に記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源装置を構成する複数のＤＣ−ＤＣコンバータの並列運転に関するものである。
【背景技術】
【０００２】
負荷に対して複数のＤＣ−ＤＣコンバータを並列に接続した直流電源装置は、大容量の直流電源として公知である。例えば、図７に示す従来の直流電源装置は、同一構成を有する２つのフライバック形のＤＣ−ＤＣコンバータ(A,B)の直流入力端子(1,2)に直流電源(3)がそれぞれ接続され、各コンバータ(A,B)の直流出力端子(4,5)がそれぞれ並列に接続され、各コンバータ(A,B)からの直流出力が負荷(6)に供給される。
【０００３】
各ＤＣ−ＤＣコンバータ(A,B)は、直流入力端子(1,2)に対して直列に接続されるトランス(7)の１次巻線(7a)及びスイッチング素子としてのトランジスタ(8)と、トランス(7)の２次巻線(7b)と直流出力端子(4,5)との間に接続される整流平滑回路を構成する整流ダイオード(9)及び平滑コンデンサ(10)と、トランジスタ(8)と直列に接続され且つトランジスタ(8)に流れる電流をそれに対応する電圧として検出する電流検出手段としての電流検出用抵抗(11)と、直流出力電圧ＶOの基準値を与える基準電圧ＶRを発生する基準電源(13)と、直流出力端子(4,5)間の電圧と基準電源(13)の基準電圧ＶRとを比較してそれらの誤差信号を出力する誤差増幅器(14)と、誤差増幅器(14)の誤差信号に基づいて駆動されるフォトカプラ(15)の発光部(15a)と、フォトカプラ(15)の受光部(15b)を介して反転入力端子(-)に入力される誤差増幅器(14)の誤差信号に基づく電圧制御信号及び非反転入力端子(+)に入力される電流検出用抵抗(11)の検出電圧を比較するコンパレータ(16)と、コンパレータ(16)の比較出力及び発振回路(17)のクロックパルス出力ＶCLに基づいてトランジスタ(8)のベースに付与する駆動信号ＶBを生成するラッチ回路(18)とを備えている。基準電源(13)、誤差増幅器(14)、逆流防止用ダイオード(24)及びフォトカプラ(15)の発光部(15a)は、直流出力端子(4,5)間の電圧を検出しかつその検出電圧と基準電源(13)の基準電圧ＶRとを比較してそれらの誤差信号を出力する出力電圧検出回路(12)を構成する。フォトカプラ(15)の受光部(15b)、コンパレータ(16)、発振回路(17)及びラッチ回路(18)は、出力電圧検出回路(12)の誤差信号に基づく電圧制御信号と電流検出用抵抗(11)の検出電圧との比較出力に基づいてトランジスタ(8)のオン・オフ期間を制御する電流モード型のＰＷＭ（パルス幅変調）制御回路(19)を構成する。この直流電源装置では、各コンバータ(A,B)内におけるＰＷＭ制御回路(19)のコンパレータ(16)の反転入力端子(-)がそれぞれ抵抗(31)を介して接続される。なお、抵抗(31)はフォトカプラ(15)の受光部(15b)を構成するフォトトランジスタの保護用、即ち電流制限用の抵抗であり、数Ω〜数１０Ω程度の比較的低い抵抗値を有するものが使用される。また、図７においてＶCCは各種回路の駆動用電源の電圧を示す。
【０００４】
各ＤＣ−ＤＣコンバータ(A,B)において、直流入力端子(1,2)に印加される直流電源(3)の直流入力電圧ＶINはトランジスタ(8)のオン・オフ動作により断続されて高周波電力に変換され、トランス(7)の２次巻線(7b)に高周波のパルス電圧が発生する。この高周波のパルス電圧は、整流ダイオード(9)及び平滑コンデンサ(10)により平滑な直流電圧に変換され、直流出力端子(4,5)から負荷(6)に直流出力電圧ＶOが供給される。ここで、各ＤＣ−ＤＣコンバータ(A,B)の定電圧制御動作について説明すると、直流出力端子(4,5)間の直流出力電圧ＶOは出力電圧検出回路(12)内の誤差増幅器(14)の非反転入力端子(+)に入力されて反転入力端子(-)に入力される基準電源(13)の基準電圧ＶRと比較され、誤差増幅器(14)の出力端子から誤差信号が出力される。誤差増幅器(14)の誤差信号により、逆流防止用ダイオード(24)を介してフォトカプラ(15)の発光部(15a)が駆動され、誤差増幅器(14)の誤差出力に基づいてフォトカプラ(15)の発光部(15a)の光出力が制御される。フォトカプラ(15)の発光部(15a)の光出力は受光部(15b)に伝達され、発光部(15a)の光出力に応じてフォトカプラ(15)の受光部(15b)のコレクタ電圧ＶPCが制御される。ＰＷＭ制御回路(19)内のフォトカプラ(15)の受光部(15b)のコレクタ電圧ＶPCは電圧制御信号としてコンパレータ(16)の反転入力端子(-)に入力されて非反転入力端子(+)に入力される電流検出用抵抗(11)の検出電圧ＶTRと比較され、その比較出力がラッチ回路(18)のリセット端子(R)に入力される。一方、ラッチ回路(18)のセット端子(S)には発振回路(17)のクロックパルス信号ＶCLが入力され、ラッチ回路(18)の出力端子からは駆動信号ＶBが出力される。したがって、直流出力端子(4,5)間の直流出力電圧ＶOが基準電源(13)の基準電圧ＶRよりも高いときはフォトカプラ(15)の受光部(15b)のコレクタ電圧ＶPCが低くなるので、ＰＷＭ制御回路(19)からトランジスタ(8)のベースに付与される駆動信号ＶBのオン期間が短くなる。また、直流出力端子(4,5)間の直流出力電圧ＶOが基準電源(13)の基準電圧ＶRよりも低いときはフォトカプラ(15)の受光部(15b)のコレクタ電圧ＶPCが高くなるので、ＰＷＭ制御回路(19)からトランジスタ(8)のベースに付与される駆動信号ＶBのオン期間が長くなる。以上の動作により、各ＤＣ−ＤＣコンバータ(A,B)の直流出力端子(4,5)間の直流出力電圧ＶOが一定値に制御され、各コンバータ(A,B)から負荷(6)に定電圧の直流出力が供給される。
【０００５】
次に、各ＤＣ−ＤＣコンバータ(A,B)の並列運転時の動作について説明すると、ＤＣ−ＤＣコンバータ(A)の出力電流ＩOがＤＣ−ＤＣコンバータ(B)の出力電流ＩOより大きい場合は、コンバータ(A)の直流出力端子(4,5)における直流出力電圧ＶOがコンバータ(B)の直流出力端子(4,5)における直流出力電圧ＶOよりも低くなるので、コンバータ(A)内の出力電圧検出回路(12)の誤差増幅器(14)の出力端子から逆流防止用ダイオード(24)を介してフォトカプラ(15)の発光部(15a)に流れる電流がコンバータ(B)内の出力電圧検出手段(12)の誤差増幅器(14)の出力端子から逆流防止用ダイオード(24)を介してフォトカプラ(15)の発光部(15a)に流れる電流よりも小さくなる。これに伴って、ＤＣ−ＤＣコンバータ(A)内のフォトカプラ(15)の受光部(15b)に流れる電流がＤＣ−ＤＣコンバータ(B)内のフォトカプラ(15)の受光部(15b)に流れる電流よりも小さくなろうとするが、ＤＣ−ＤＣコンバータ(B)内のフォトカプラ(15)の受光部(15b)から同コンバータ(B)内の抵抗(31)及びＤＣ−ＤＣコンバータ(A)内の抵抗(31)を介して同コンバータ(A)内のフォトカプラ(15)の受光部(15b)に平衡電流が流れ込むため、各コンバータ(A,B)内の各フォトカプラ(15)の受光部(15b)に流れる電流が均等になる。前記とは逆に、ＤＣ−ＤＣコンバータ(A)の出力電流ＩOがＤＣ−ＤＣコンバータ(B)の出力電流ＩOより小さい場合においても上記と同等の動作が行われ、各コンバータ(A,B)内の各フォトカプラ(15)の受光部(15b)に流れる電流が均等になる。以上により、各ＤＣ−ＤＣコンバータ(A,B)内におけるＰＷＭ制御回路(19)のコンパレータ(16)の反転入力端子(-)の各電圧が均等になるため、ＰＷＭ制御回路(19)からトランジスタ(8)のベースに付与される駆動信号ＶBのオン期間がそれぞれ各コンバータ(A,B)間で等しくなる。したがって、各ＤＣ−ＤＣコンバータ(A,B)の出力電流ＩOが均等になり、各コンバータ(A,B)の出力電流ＩOを平衡させることができる。以上のような直流電源装置は、例えば下記の特許文献１に開示されている。
【０００６】
【特許文献１】特開平１０−１６４８４１号公報（第６頁、図１）
【０００７】
また、従来の直流電源装置の他の例として、下記の特許文献２には、図８に示すように２台の自励式コンバータ(107,108)を並列に接続した直流安定化電源が開示されている。図８に示す直流安定化電源では、共通の出力電圧検出手段としての誤差増幅回路(132)からの誤差信号と、各々の自励式コンバータ(107,108)に設けられたスイッチング素子としての電界効果トランジスタ(110)のオン期間中に発生するピーク電流制限回路(126)からの出力信号をトランジスタ(125)のベースに入力し、トランジスタ(125)がオンとなったときに電界効果トランジスタ(110)をオフさせる。この直流安定化電源では、誤差増幅回路(132)からの誤差信号による各自励式コンバータ(107,108)のトランジスタ(125)のベースバイアス電圧が同一となるため、電界効果トランジスタ(110)を流れるピーク電流も同一となり、各自励式コンバータ(107,108)の出力電流が均等になる。
【０００８】
【特許文献２】実開昭６２−１５９１８９号公報（第１５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、複数のＤＣ−ＤＣコンバータを並列運転する場合、各々のＤＣ−ＤＣコンバータから負荷に供給される出力電流を均等にする必要がある。複数のＤＣ−ＤＣコンバータの出力電流が不均等になると、特定のＤＣ−ＤＣコンバータに出力電流が偏って各ＤＣ−ＤＣコンバータの動作のバランスが崩れ、各々のＤＣ−ＤＣコンバータの寿命に差異が生じるため、保守性が低下する。
【００１０】
図７に示す従来の直流電源装置では、各ＤＣ−ＤＣコンバータ(A,B)毎に設けられた出力電圧検出回路(12)内の基準電源(13)の基準電圧ＶRの設定値が異なる場合、抵抗(31)を介して平衡電流が流れるので、抵抗(31)の電圧降下分だけ各ＤＣ−ＤＣコンバータ(A,B)の出力電圧ＶOに偏差を生じる。また、通常直流電源装置では、出力電圧検出回路(12)内に出力電圧調整手段を設ける場合が多い。この出力電圧調整手段は、ＤＣ−ＤＣコンバータ(A,B)の出力電圧ＶOを分圧抵抗により分圧してその分圧点に発生する電圧を基準電源(13)の基準電圧ＶRと比較する場合、分圧抵抗の抵抗値を変更することによりＤＣ−ＤＣコンバータ(A,B)の出力電圧ＶOを所定の値に調整するものである。このため、出力電圧調整手段の分圧抵抗の抵抗値が各ＤＣ−ＤＣコンバータ(A,B)間で大幅に異なる場合でも、各ＤＣ−ＤＣコンバータ(A,B)の出力電圧ＶOに偏差を生じ、各々のＤＣ−ＤＣコンバータ(A,B)の出力電流ＩOが均等に流れないことがあった。また、図８に示す直流安定化電源では、単一の誤差増幅回路(132)からの誤差信号がダイオード(131)及び抵抗(130)を介して制御用のトランジスタ(125)のベースに直接入力されるため、トランジスタ(125)の電気的特性のバラツキにより各々の自励式コンバータ(107,108)の出力電圧に差異が生じ、出力電流が均等に流れないことがあった。更に、外部環境の変化による影響で各々の自励式コンバータ(107,108)の出力電圧が変化した場合は、正確に自励式コンバータ(107,108)の出力電流を均等にすることはできなかった。したがって、図７に示す従来の直流電源装置及び図８に示す直流安定化電源では、複数のＤＣ−ＤＣコンバータをバランスよく駆動することはできなかった。
【００１１】
そこで、本発明では、互いに並列に接続された複数のＤＣ−ＤＣコンバータをバランスよく駆動できる直流電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による直流電源装置は、直流電源(3)に接続される一対の入力端子(1,2)と、負荷(6)に接続される一対の出力端子(4,5)と、出力端子(4,5)間の出力電圧ＶOを検出して出力電圧ＶOのレベルに対応する検出信号を発生する出力電圧検出手段(12)と入力端子(1,2)と出力端子(4,5)との間に互いに並列に接続された複数のＤＣ−ＤＣコンバータ(A1〜An)とを備える。ＤＣ−ＤＣコンバータ(A1〜An)の各々は、互いに独立するトランス(7)と、入力端子(1,2)間に直列に接続されたトランス(7)の１次巻線(7a)及びスイッチング素子(8)と、スイッチング素子(8)に流れる電流ＩD1〜ＩDnを検出する電流検出手段(11)と、トランス(7)の２次巻線(7b)と出力端子(4,5)との間に接続された整流平滑回路(9,10)と、電流検出手段(11)の検出信号及び出力電圧検出手段(12)の検出信号に基づいてスイッチング素子(8)に駆動信号ＶG1〜ＶGnを付与する電流モード型の駆動制御回路(19)とを備える。この直流電源装置では、複数のＤＣ−ＤＣコンバータ(A1〜An)の少なくとも１つのトランス(7)に設けられた駆動巻線(7c)と、出力電圧検出手段(12)の検出信号のレベルに応じて予め決められた比率で駆動巻線(7c)から取り出す駆動電流ＩC1〜ＩCnをＤＣ−ＤＣコンバータ(A1〜An)の各駆動制御回路(19)に供給する電流供給手段(51)とを備えている。
【００１３】
単一の駆動巻線(7c)から電流供給手段(51)を介してＤＣ−ＤＣコンバータ(A1〜An)の各駆動制御回路(19)に予め決められた比率で駆動電流ＩC1〜ＩCnが常時供給されるので、スイッチング素子(8)に流れる電流ＩD1〜ＩDnを所定値に制御することができる。このため、複数のＤＣ−ＤＣコンバータ(A1〜An)をバランスよく駆動することができる。
【発明の効果】
【００１４】
本発明によれば、単一の駆動巻線から電流供給手段を介して複数のＤＣ−ＤＣコンバータの各駆動制御回路に予め決められた比率で駆動電流が常時供給されるので、各スイッチング素子に流れる電流を所定値に制御して各々のＤＣ−ＤＣコンバータをバランスよく駆動することができる。このため、如何なる使用条件下においても各々のＤＣ−ＤＣコンバータを良好に並列運転することができるので、各ＤＣ−ＤＣコンバータの寿命の差異がなくなり、保守性を向上することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による直流電源装置の４つの実施の形態を図１〜図６に基づいて説明する。但し、これらの図面では図７に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
【実施例１】
【００１６】
本発明の第１の実施の形態を示す実施例１の直流電源装置は、図１に示すように、直流電源(3)に接続される一対の直流入力端子(1,2)と、負荷(6)に接続される一対の直流出力端子(4,5)と、直流入力端子(1,2)間に接続された入力平滑コンデンサ(20)と、直流出力端子(4,5)間の直流出力電圧ＶOを検出してその直流出力電圧ＶOのレベルに対応する検出信号を発生する出力電圧検出手段としての出力電圧検出回路(12)と、出力電圧検出回路(12)の検出信号に基づいて駆動されるフォトカプラ(15)の発光部(15a)と、直流入力端子(1,2)と直流出力端子(4,5)との間に互いに並列に接続された２台のＤＣ−ＤＣコンバータ(A1,A2)とを備える。
【００１７】
それぞれのＤＣ−ＤＣコンバータ(A1,A2)は、互いに独立するトランス(7)と、直流入力端子(1,2)間に直列に接続されたトランス(7)の１次巻線(7a)及びスイッチング素子としてのＭＯＳ-ＦＥＴ(8)と、ＭＯＳ-ＦＥＴ(8)と直列に接続されてＭＯＳ-ＦＥＴ(8)に流れる電流ＩD1(ＩD2)をそれに対応する電圧として検出する電流検出手段としての電流検出用抵抗(11)と、トランス(7)の２次巻線(7b)と直流出力端子(4,5)との間に接続された整流ダイオード(9)及び平滑コンデンサ(10)から成る整流平滑回路と、電流検出用抵抗(11)の検出電圧及びフォトカプラ(15)の受光部(15b)により受信される出力電圧検出回路(12)の検出信号に基づいてＭＯＳ-ＦＥＴ(8)のゲートに付与する駆動信号ＶG1(ＶG2)を発生する電流モード型の駆動制御回路としてのＰＷＭ（パルス幅変調）制御回路(19)と、装置起動時にＰＷＭ制御回路(19)に駆動電圧ＶCCを供給する起動抵抗(21)とを備える。
【００１８】
一方のＤＣ−ＤＣコンバータ(A1)のトランス(7)には駆動巻線(7c)が設けられ、駆動巻線(7c)には、整流ダイオード(22)及び平滑コンデンサ(23)から成る整流平滑回路が接続され、平滑コンデンサ(23)にはフォトカプラ(15)の受光部(15b)が接続される。更に、フォトカプラ(15)の受光部(15b)と各々のＤＣ−ＤＣコンバータ(A1,A2)のＰＷＭ制御回路(19)との間には、フォトカプラ(15)の受光部(15b)を介して入力される出力電圧検出回路(12)の検出信号のレベルに応じて略同一の比率でトランス(7)の駆動巻線(7c)から整流ダイオード(22)を介して取り出す駆動電流ＩC1,ＩC2を各ＤＣ−ＤＣコンバータ(A1,A2)のＰＷＭ制御回路(19)に供給する電流供給手段としての電流供給回路(51)が接続される。
【００１９】
電流供給回路(51)は、フォトカプラ(15)の受光部(15b)と直列に接続された電流制御回路(52)と、ＤＣ−ＤＣコンバータ(A1,A2)の各々に設けられた電流制御素子としての第１及び第２のＰＮＰトランジスタ(53,54)及び第１及び第２の電流付加回路(55,56)とを備える。電流制御回路(52)は、ベースがコレクタに接続され且つコレクタがフォトカプラ(15)の受光部(15b)に接続されたＰＮＰ型の電流制御用トランジスタ(57)と、電流制御用トランジスタ(57)のエミッタと整流ダイオード(22)のカソードとの間に接続された電流制限抵抗(58)とから成り、出力電圧検出回路(12)の検出信号に従って変化するフォトカプラ(15)の受光部(15b)に流れる電流ＩPCに基づいて電流制御信号を出力する。第１のＰＮＰトランジスタ(53)は、エミッタ（一方の主端子）が電流制限抵抗(59)及び整流ダイオード(22)を介してトランス(7)の駆動巻線(7c)に接続され、ベース（制御端子）が電流制御回路(52)の電流制御用トランジスタ(57)のベースに接続され、コレクタ（他方の主端子）が一方のＤＣ−ＤＣコンバータ(A1)のＰＷＭ制御回路(19)に接続される。第２のＰＮＰトランジスタ(54)は、エミッタが電流制限抵抗(60)及び整流ダイオード(22)を介してトランス(7)の駆動巻線(7c)に接続され、ベースが電流制御回路(52)の電流制御用トランジスタ(57)のベースに接続され、コレクタが他方のＤＣ−ＤＣコンバータ(A2)のＰＷＭ制御回路(19)に接続される。第１の電流付加回路(55)は、第１のＰＮＰトランジスタ(53)のコレクタとＰＷＭ制御回路(19)とを接続するラインと、ＭＯＳ-ＦＥＴ(8)及び電流検出用抵抗(11)の接続点との間に接続された第１の電流付加抵抗(61)から成る。第２の電流付加回路(56)は、第２のＰＮＰトランジスタ(54)のコレクタとＰＷＭ制御回路(19)とを接続するラインと、ＭＯＳ-ＦＥＴ(8)及び電流検出用抵抗(11)の接続点との間に接続された第２の電流付加抵抗(62)から成る。電流制御回路(52)の電流制御用トランジスタ(57)及び電流制限抵抗(58)、第１及び第２のＰＮＰトランジスタ(53,54)、電流制限抵抗(59,60)は、カレントミラー回路を構成する。
【００２０】
出力電圧検出回路(12)は、図２に示すように、直流出力端子(4,5)間に接続された分圧抵抗(32,33)と、ベースが分圧抵抗(32,33)の分圧点に接続され且つコレクタがフォトカプラ(15)の発光部(15a)に接続されたＮＰＮトランジスタ(34)と、カソードがＮＰＮトランジスタ(34)のエミッタに接続され且つアノードが接地側の直流出力端子(5)に接続されたツェナーダイオード(35)と、正電位側の直流出力端子(4)とツェナーダイオード(35)のカソードとの間に接続された抵抗(36)とから構成され、分圧抵抗(32,33)により分圧された直流出力電圧ＶOの分圧電圧とツェナーダイオード(35)のツェナー電圧により与えられる基準電圧ＶRとの誤差電圧信号を直流出力電圧ＶOのレベルに対応する検出信号としてＮＰＮトランジスタ(34)のコレクタから出力し、この出力信号によりフォトカプラ(15)の発光部(15a)の光出力を制御する。
【００２１】
ＰＷＭ制御回路(19)は、図３に示すように、非反転入力端子(+)に入力される電流供給回路(51)の第１の電流付加抵抗(61)（又は第２の電流付加抵抗(62)）及び電流検出抵抗(11)によるバイアス電圧と電流検出用抵抗(11)の検出電圧との合成電圧ＶOC1（又はＶOC2）と反転入力端子(-)に入力される基準電源(37)の基準電圧ＶOCRとを比較するコンパレータ(16)と、矩形パルス信号ＶPLを発生する発振回路(17)と、ベースがコンパレータ(16)の出力端子に接続され且つコレクタが発振回路(17)の出力端子に接続されると共にエミッタが接地されるＮＰＮ型の電流モード制御用トランジスタ(38)と、電流モード制御用トランジスタ(38)のコレクタ電圧によりＭＯＳ-ＦＥＴ(8)のゲートに付与する駆動信号ＶG1(又はＶG2)を発生するドライバ回路(39)とで構成される。発振回路(17)は、平滑コンデンサ(23)の上端と接地端子との間に直列に接続されたＮＰＮトランジスタ(40)、ダイオード(41)及びコンデンサ(42)と、コンデンサ(42)と並列に接続され且つ一定の電流Ｉ1を出力する定電流源回路(43)と、ＮＰＮトランジスタ(40)のベースと接地端子との間に抵抗(45)を介して接続されたバイアス電源(44)と、非反転入力端子(+)がＮＰＮトランジスタ(40)のベースに接続され且つ反転入力端子(-)がダイオード(41)のカソード及びコンデンサ(42)の接続点に接続されたコンパレータ(46)と、コンパレータ(46)の非反転入力端子(+)と比較出力端子との間に直列に接続された抵抗(47)及びダイオード(48)とで構成される。図３では、一方のＤＣ−ＤＣコンバータ(A1)内のＰＷＭ制御回路(19)について示したが、他方のＤＣ−ＤＣコンバータ(A2)内のＰＷＭ制御回路(19)についても同様である。
【００２２】
図３に示すＰＷＭ制御回路(19)の動作は、図示しない電源スイッチをオンすると、発振回路(17)内のバイアス電源(44)の電圧ＶR1が抵抗(45)を介してＮＰＮトランジスタ(40)のベースに印加されてベース電流が流れ、ＮＰＮトランジスタ(40)がオンする。このとき、図１に示す直流電源(3)から起動抵抗(21)を介して印加される駆動電圧ＶCCにより、ＮＰＮトランジスタ(40)、ダイオード(41)及びコンデンサ(42)に電流が流れ、バイアス電源(44)の電圧ＶR1からダイオード(41)の順方向電圧とＮＰＮトランジスタ(40)のベース・エミッタ間電圧との和電圧を差し引いた電圧までコンデンサ(42)が急速に充電されてこの電圧を保持する。コンデンサ(42)の電圧ＶT1はコンパレータ(46)の反転入力端子(-)に入力され、非反転入力端子(+)に入力されるコンデンサ(42)の電圧ＶT1とダイオード(41)の順方向電圧とＮＰＮトランジスタ(40)のベース・エミッタ間電圧との和電圧と比較される。これにより、コンパレータ(46)の比較出力端子から高い電圧(Ｈ)レベルの出力信号ＶPLが発生し、ドライバ回路(39)を介してＭＯＳ-ＦＥＴ(8)のゲートに高い電圧(Ｈ)レベルの駆動信号ＶG1が付与されるため、ＭＯＳ-ＦＥＴ(8)がオンして電流検出用抵抗(11)に電流ＩD1が流れる。この電流ＩD1は、図１に示すトランス(7)の１次巻線(7a)のインダクタンスにより徐々に増加するため、電流検出用抵抗(11)の検出電圧も徐々に上昇する。コンパレータ(16)の非反転入力端子(+)に入力される電流供給回路(51)の第１の電流付加抵抗(61)及び電流検出抵抗(11)によるバイアス電圧と電流検出用抵抗(11)の検出電圧との合成電圧ＶOC1が反転入力端子(-)に入力される基準電源(37)の基準電圧ＶOCRを超えると、コンパレータ(16)から高い電圧(Ｈ)レベルの出力信号が発生し、電流モード制御用トランジスタ(38)がオンする。このとき、発振回路(17)内のコンパレータ(46)の非反転入力端子(+)にバイアス電源(44)の電圧ＶR1を抵抗(45)と抵抗(47)で分圧した電圧が印加され、コンパレータ(46)の比較出力端子から低い電圧(Ｌ)レベルの出力信号ＶPLが発生するため、ドライバ回路(39)を介してＭＯＳ-ＦＥＴ(8)のゲートに低い電圧(Ｌ)レベルの駆動信号ＶG1が付与され、ＭＯＳ-ＦＥＴ(8)がオフする。これにより、電流検出用抵抗(11)に電流ＩD1が流れなくなり、コンパレータ(16)の非反転入力端子(+)に入力される合成電圧ＶOC1が反転入力端子(-)に入力される基準電源(37)の基準電圧ＶOCR以下となるので、コンパレータ(16)から低い電圧(Ｌ)レベルの出力信号が発生し、電流モード制御用トランジスタ(38)がオフするが、発振回路(17)内のコンパレータ(46)の出力信号ＶPLは低い電圧(Ｌ)レベルを保持するため、ＭＯＳ-ＦＥＴ(8)のオフが継続される。これと共に、ＮＰＮトランジスタ(40)のベースに印加される電圧もバイアス電源(44)の電圧ＶR1を抵抗(45)と抵抗(47)で分圧した電圧となるため、ＮＰＮトランジスタ(40)がオフする。このとき、定電流回路(43)から出力される電流Ｉ1によりコンデンサ(42)が放電され、コンデンサ(42)の電圧ＶT1が徐々に低下する。コンデンサ(42)の電圧ＶT1がバイアス電源(44)の電圧ＶR1を抵抗(45)と抵抗(47)で分圧した電圧まで低下すると、コンパレータ(46)の出力信号ＶPLが高い電圧(Ｈ)レベルとなり、ＮＰＮトランジスタ(40)のベースに印加される電圧及びコンパレータ(46)の非反転入力端子(+)に印加される電圧がバイアス電源(44)の電圧ＶR1に��しくなる。これにより、ＮＰＮトランジスタ(40)がオンしてコンデンサ(42)が急速に充電され、コンパレータ(46)の比較出力端子から高い電圧(Ｈ)レベルの出力信号ＶPLが発生するので、ドライバ回路(39)を介してＭＯＳ-ＦＥＴ(8)のゲートに高い電圧(Ｈ)レベルの駆動信号ＶG1が付与され、ＭＯＳ-ＦＥＴ(8)がオンする。以上の動作が繰り返されることにより、発振回路(17)内のコンパレータ(46)から矩形パルス信号ＶPLが発生し、ドライバ回路(39)を介してＭＯＳ-ＦＥＴ(8)のゲートに付与される駆動信号ＶG1によりＭＯＳ-ＦＥＴ(8)がオン・オフ駆動されると共に、電流モード制御用トランジスタ(38)のオン・オフによりＭＯＳ-ＦＥＴ(8)のオン期間が制御される。なお、コンデンサ(42)の静電容量を適宜調整してコンデンサ(42)の電圧ＶT1がバイアス電源(44)の電圧ＶR1を抵抗(45)と抵抗(47)で分圧した電圧に低下するまでの時間を調整することにより、ＭＯＳ-ＦＥＴ(8)のオフ期間を調整することが可能である。
【００２３】
上記の構成において、直流電源(3)から直流入力端子(1,2)に印加される直流入力電圧ＶINは、各ＤＣ−ＤＣコンバータ(A1,A2)内のＭＯＳ-ＦＥＴ(8)のオン・オフ動作により断続されて高周波電力に変換され、ＭＯＳ-ＦＥＴ(8)のオフ期間中にトランス(7)の２次巻線(7b)に伝達される高周波のパルス電圧が整流ダイオード(9)及び平滑コンデンサ(10)により平滑な直流電圧に変換される。各ＤＣ−ＤＣコンバータ(A1,A2)から出力される直流電圧は直流出力端子(4,5)に印加され、直流出力端子(4,5)から負荷(6)に直流出力電圧ＶOが供給される。直流出力端子(4,5)間の直流出力電圧ＶOは、出力電圧検出回路(12)内の分圧抵抗(32,33)により分圧され、分圧抵抗(32,33)の分圧点の電圧とツェナーダイオード(35)の基準電圧ＶRとの誤差電圧信号がＮＰＮトランジスタ(34)のコレクタから出力される。この誤差電圧信号に基づいてフォトカプラ(15)の発光部(15a)の光出力が制御され、一方のＤＣ−ＤＣコンバータ(A1)内の受光部(15b)に伝達される。一方、フォトカプラ(15)の受光部(15b)には、トランス(7)の駆動巻線(7c)から整流ダイオード(22)及び平滑コンデンサ(23)を介して出力される直流電圧が電流供給回路(51)内の電流制御回路(52)を構成する電流制限抵抗(58)及び電流制御用トランジスタ(57)を介して印加されるため、フォトカプラ(15)の発光部(15a)の光出力に応じた電流ＩPCが受光部(15b)に流れる。
【００２４】
これと共に、電流供給回路(51)内の第１及び第２のＰＮＰトランジスタ(53,54)の各ベースに対して電流制御回路(52)の電流制御用トランジスタ(57)のコレクタから実質的に同一レベルの電流が供給されるため、第１及び第２のＰＮＰトランジスタ(53,54)の各コレクタにフォトカプラ(15)の受光部(15b)に流れる電流ＩPCと略同一レベルの駆動電流ＩC1,ＩC2が流れる。このため、一方のＤＣ−ＤＣコンバータ(A1)内の第１の電流付加回路(55)を構成する第１の電流付加抵抗(61)と電流検出用抵抗(11)との直列接続回路の両端には、第１の電流付加抵抗(61)及び電流検出用抵抗(11)の抵抗値をそれぞれＲ61,Ｒ11とすると、出力電圧検出回路(12)の誤差電圧信号に応じた電圧（Ｒ61＋Ｒ11)×ＩC1が発生する。同様に、第２の電流付加抵抗(62)及び電流検出用抵抗(11)の抵抗値をそれぞれＲ62,Ｒ11とすると、他方のＤＣ−ＤＣコンバータ(A2)内の第２の電流付加回路(56)を構成する第２の電流付加抵抗(62)と電流検出用抵抗(11)との直列接続回路の両端にも前記と同様な出力電圧検出回路(12)の誤差電圧信号に応じた電圧（Ｒ62＋Ｒ11)×ＩC2が発生する。また、各ＤＣ−ＤＣコンバータ(A1,A2)内の電流検出用抵抗(11)には、それぞれのＭＯＳ-ＦＥＴ(8)がオンしたときに流れる電流ＩD1,ＩD2により、検出電圧Ｒ11×ＩD1；Ｒ11×ＩD2が発生する。したがって、各ＤＣ−ＤＣコンバータ(A1,A2)内のＰＷＭ制御回路(19)を構成するコンパレータ(16)の非反転入力端子(+)には、それぞれの電流検出用抵抗(11)の検出電圧と出力電圧検出回路(12)の誤差電圧信号に応じた電圧との合成電圧ＶOC1＝(Ｒ61＋Ｒ11)×ＩC1＋Ｒ11×ＩD1；ＶOC2＝(Ｒ62＋Ｒ11)×ＩC2＋Ｒ11×ＩD2が入力される。
【００２５】
各々のＤＣ−ＤＣコンバータ(A1,A2)内のＭＯＳ-ＦＥＴ(8)を流れる電流ＩD1,ＩD2は、直流入力端子(1,2)に印加される直流入力電圧ＶINとトランス(7)の１次巻線(7a)のインダクタンスで決定される傾きで上昇するため、それぞれのＭＯＳ-ＦＥＴ(8)のオン時にはＰＷＭ制御回路(19)内のコンパレータ(16)の非反転入力端子(+)に入力される合成電圧ＶOC1,ＶOC2が上昇する。これらの合成電圧ＶOC1,ＶOC2が基準電源(37)の基準電圧ＶOCRを超えると、コンパレータ(16)から高い電圧(Ｈ)レベルの出力信号が発生して電流モード制御用トランジスタ(38)がオンする。ＭＯＳ-ＦＥＴ(8)のオン期間中に電流モード制御用トランジスタ(38)がオンすると、発振回路(17)内のコンパレータ(46)から出力される矩形パルス信号ＶPLが低い電圧(Ｌ)レベルとなるため、ＭＯＳ-ＦＥＴ(8)がオフする。したがって、各々のＤＣ−ＤＣコンバータ(A1,A2)のＰＷＭ制御回路(19)内のコンパレータ(16)の非反転入力端子(+)にそれぞれ入力される合成電圧ＶOC1,ＶOC2によって各ＤＣ−ＤＣコンバータ(A1,A2)のＭＯＳ-ＦＥＴ(8)のオン期間を制御することにより、各ＤＣ−ＤＣコンバータ(A1,A2)の直流出力端子(4,5)間の直流出力電圧ＶOが一定値に制御され、各ＤＣ−ＤＣコンバータ(A1,A2)から負荷(6)に定電圧の直流出力が供給される。
【００２６】
ここで、各々のＤＣ−ＤＣコンバータ(A1,A2)のＰＷＭ制御回路(19)内の基準電源(37)の基準電圧ＶOCRを同一とし、電流検出用抵抗(11)の抵抗値Ｒ11を同一とし、第１及び第２の電流付加抵抗(61,62)の抵抗値Ｒ61,Ｒ62を同一とすれば、第１及び第２のＰＮＰトランジスタ(53,54)の各コレクタに流れる駆動電流ＩC1,ＩC2は前記のようにフォトカプラ(15)の受光部(15b)に流れる電流ＩPCと略同一レベルであるから、各々のＤＣ−ＤＣコンバータ(A1,A2)のＭＯＳ-ＦＥＴ(8)に流れる電流ＩD1,ＩD2は同一となる。また、各々のＤＣ−ＤＣコンバータ(A1,A2)のトランス(7)の電気的特性及び磁気的特性が互いに同一であれば、１次巻線(7a)のインダクタンスも互いに同一であるから、それぞれのＭＯＳ-ＦＥＴ(8)のオン期間も同一となる。このため、各々のＤＣ−ＤＣコンバータ(A1,A2)のトランス(7)の２次巻線(7b)側に発生する電圧ＶOが同一となり、各ＤＣ−ＤＣコンバータ(A1,A2)を平衡させて動作させることができる。
【００２７】
実施例１では、一方のＤＣ−ＤＣコンバータ(A1)のトランス(7)に設けられた単一の駆動巻線(7c)から電流供給回路(51)を介して各ＤＣ−ＤＣコンバータ(A1,A2)のＰＷＭ制御回路(19)に略同一の比率で駆動電流ＩC1,ＩC2が常時供給されるので、各ＤＣ−ＤＣコンバータ(A1,A2)内のＭＯＳ-ＦＥＴ(8)に流れる電流ＩD1,ＩD2を略同一の値に制御することができる。このため、各々のＤＣ−ＤＣコンバータ(A1,A2)をバランスよく駆動することができる。また、電流供給回路(51)内の電流制御回路(52)を構成する電流制御用トランジスタ(57)及び電流制限抵抗(58)、第１及び第２のＰＮＰトランジスタ(53,54)、電流制限抵抗(59,60)はカレントミラー回路を構成するので、第１及び第２のＰＮＰトランジスタ(53,54)の各コレクタに流れる駆動電流ＩC1,ＩC2を正確にフォトカプラ(15)の受光部(15b)に流れる電流ＩPCと同一レベルにすることができる。このため、ＤＣ−ＤＣコンバータを３台以上並列に接続した場合でも、各々のＤＣ−ＤＣコンバータを平衡させて動作させることが可能である。更に、電流供給回路(51)を集積回路化した場合は、電流供給回路(51)を構成する各素子の外部環境の変化による電気的特性のばらつきを最小限に抑えることができるので、外部環境の変化による影響を受けずに各々のＤＣ−ＤＣコンバータ(A1,A2)をバランスよく駆動することが可能となる。
【実施例２】
【００２８】
図１に示す実施例１は変更が可能である。例えば、本発明の第２の実施の形態を示す実施例２の直流電源装置は、図４に示すように、図１に示す電流制御回路(52)の電流制限抵抗(58)の接続位置を電流制御用トランジスタ(57)のエミッタ側からコレクタ側に変更し、第１及び第２のＰＮＰトランジスタ(53,54)のエミッタに接続されていた電流制限抵抗(59,60)を省略して電流制御用トランジスタ(57)と第１及び第２のＰＮＰトランジスタ(53,54)とでカレントミラー回路を構成し、トランス(7)の駆動巻線(7c)と各ＤＣ−ＤＣコンバータ(A1,A2)内のＰＷＭ制御回路(19)の駆動電圧ＶCCの入力端子とを接続するラインを省略したものである。その他の構成及び基本的な動作は、図１に示す実施例１の直流電源装置と略同様である。
【００２９】
実施例２では、電流制御用トランジスタ(57)と第１及び第２のＰＮＰトランジスタ(53,54)とでカレントミラー回路を構成したので、電流制限抵抗(59,60)を含む実施例１の場合よりも回路構成が簡素となり、集積回路化も容易となる。したがって、例えば電流制御用トランジスタ(57)と第１及び第２のＰＮＰトランジスタ(53,54)をワンチップの集積回路とすることにより、電流制御用トランジスタ(57)と第１及び第２のＰＮＰトランジスタ(53,54)の電気的特性を全て同一にすることができるので、第１及び第２のＰＮＰトランジスタ(53,54)の各コレクタに流れる駆動電流ＩC1,ＩC2を実施例１よりも高い精度でフォトカプラ(15)の受光部(15b)に流れる電流ＩPCと同一レベルにすることが可能である。
【実施例３】
【００３０】
また、負荷(6)の変動や直流電源(3)から供給される直流入力電圧ＶINの変動の範囲があまり広くなく、帰還電流、即ちフォトカプラ(15)の受光部(15b)に流れる電流ＩPCの変化が少ない場合は、図５に示すように構成してもよい。即ち、本発明の第３の実施の形態を示す実施例３の直流電源装置は、図５に示すように、図１に示す電流制御回路(52)の電流制御用トランジスタ(57)を省略し、フォトカプラ(15)の受光部(15b)に流れる電流ＩPCに応じて変化する駆動電流ＩC1,ＩC2を第１及び第２のＰＮＰトランジスタ(53,54)のコレクタに同一の比率で流すものである。その他の構成は、図１に示す実施例１の直流電源装置と略同様である。
【００３１】
実施例３では、フォトカプラ(15)の受光部(15b)に流れる電流ＩPCに応じて変化する駆動電流ＩC1,ＩC2を第１及び第２のＰＮＰトランジスタ(53,54)の各コレクタに同一の比率で流すことができるので、実施例１に比較して簡素な回路構成で各々のＤＣ−ＤＣコンバータ(A1,A2)をバランスよく駆動することができる。
【実施例４】
【００３２】
更に、本発明は擬似共振型のＤＣ−ＤＣコンバータを使用する直流電源装置にも適用することができる。即ち、本発明の第４の実施の形態を示す実施例４の直流電源装置は、図６に示すように、図１に示す他方のＤＣ−ＤＣコンバータ(A2)のトランス(7)に駆動巻線(7c)を設けると共に、その駆動巻線(7c)に整流ダイオード(22)及び平滑コンデンサ(23)から成る整流平滑回路を接続し、一方のＤＣ−ＤＣコンバータ(A1)内のトランス(7)の駆動巻線(7c)とＰＷＭ制御回路(19)との間に直列に接続された第１のダイオード(25)及び第１の抵抗(26)により一方のトランス(7)のリセット期間を検出する第１のリセット検出回路(27)を設け、他方のＤＣ−ＤＣコンバータ(A2)内のトランス(7)の駆動巻線(7c)とＰＷＭ制御回路(19)との間に直列に接続された第２のダイオード(28)及び第２の抵抗(29)により他方のトランス(7)のリセット期間を検出する第２のリセット検出回路(30)を設けて、各々のＤＣ−ＤＣコンバータ(A1,A2)を擬似共振型としたものである。第１及び第２のリセット検出回路(27,30)は、各々のＤＣ−ＤＣコンバータ(A1,A2)内のＭＯＳ-ＦＥＴ(8)のオフ期間中に各トランス(7)の駆動巻線(7c)に発生する電圧により、ＰＷＭ制御回路(19)にリセット信号ＶRT1,ＶRT2を付与し、各トランス(7)の蓄積エネルギの放出が完了したときにリセット信号ＶRT1,ＶRT2の付与を停止して各ＭＯＳ-ＦＥＴ(8)をオフからオンに切り換える。その他の構成は、図１に示す実施例１の直流電源装置と略同様である。
【００３３】
図６に示す構成において、各々のＤＣ−ＤＣコンバータ(A1,A2)内のＭＯＳ-ＦＥＴ(8)がオフすると、各トランス(7)の駆動巻線(7c)から正極性の電圧が発生し、第１及び第２のリセット検出回路(27,30)から各ＰＷＭ制御回路(19)内のコンパレータ(16)の非反転入力端子(+)に高い電圧(Ｈ)レベルのリセット信号ＶRT1,ＶRT2が付与される。これらのリセット信号ＶRT1,ＶRT2は、コンパレータ(16)の反転入力端子(-)に入力される基準電源(37)の基準電圧ＶOCRよりも高いため、コンパレータ(16)から電流モード制御用トランジスタ(38)のベースに高い電圧(Ｈ)レベルの出力信号が付与され、電流モード制御用トランジスタ(38)がオンする。このため、各々のＤＣ−ＤＣコンバータ(A1,A2)内のＭＯＳ-ＦＥＴ(8)のオフ期間中は、第１及び第２のリセット検出回路(27,30)から各ＰＷＭ制御回路(19)内のコンパレータ(16)の非反転入力端子(+)に付与されるリセット信号ＶRT1,ＶRT2が高い電圧(Ｈ)レベルを保持するため、電流モード制御用トランジスタ(38)がオンに保持され、ＭＯＳ-ＦＥＴ(8)のオフが継続される。各々のＤＣ−ＤＣコンバータ(A1,A2)内のトランス(7)の蓄積エネルギの放出が完了すると、各トランス(7)の駆動巻線(7c)の電圧が略０Ｖとなり、第１及び第２のリセット検出回路(27,30)から各ＰＷＭ制御回路(19)内のコンパレータ(16)の非反転入力端子(+)への高い電圧(Ｈ)レベルのリセット信号ＶRT1,ＶRT2の付与が停止する。このとき、各ＰＷＭ制御回路(19)内のコンパレータ(16)から電流モード制御用トランジスタ(38)のベースに低い電圧(Ｌ)レベルの出力信号が付与され、電流モード制御用トランジスタ(38)がオフする。これにより、各ＰＷＭ制御回路(19)内の発振回路(17)からドライブ回路(39)を介して各ＭＯＳ-ＦＥＴ(8)のゲートに高い電圧(Ｈ)レベルの駆動信号ＶG1,ＶG2が付与されて、各ＭＯＳ-ＦＥＴ(8)がオフからオンに切り換えられる。したがって、各々のＤＣ−ＤＣコンバータ(A1,A2)は、トランス(7)の蓄積エネルギの放出完了と略同時にＭＯＳ-ＦＥＴ(8)がオンする擬似共振動作となる。上記以外の基本的な動作は、図１に示す実施例１の直流電源装置と略同様である。よって、実施例４でも実施例１と同様に各々のＤＣ−ＤＣコンバータ(A1,A2)をバランスよく駆動することができる。なお、実施例２及び実施例３についても実施例４と略同様な変更が可能である。
【００３４】
本発明の実施態様は前記の実施例１〜４に限定されず、更に種々の変更が可能である。例えば、実施例１〜４では直流電源(3)と負荷(6)との間に２台のＤＣ−ＤＣコンバータ(A1,A2)を並列に接続したが、並列接続するＤＣ−ＤＣコンバータは２台に限定されず、３台以上でもよい。また、実施例１〜４では一方のＤＣ−ＤＣコンバータ(A1)のトランス(7)のみに駆動巻線(7c)を設けたが、他方のＤＣ−ＤＣコンバータ(A2)のトランス(7)のみに駆動巻線(7c)を設けてもよく、更に各々のＤＣ−ＤＣコンバータ(A1,A2)のトランス(7)に駆動巻線(7c)を設けてもよい。各々のＤＣ−ＤＣコンバータ(A1,A2)のトランス(7)に駆動巻線(7c)を設ける場合は、各ＤＣ−ＤＣコンバータ(A1,A2)で同一構造のトランスを使用できるので、各ＤＣ−ＤＣコンバータ(A1,A2)のトランスの電気的特性及び磁気的特性を揃え易い利点がある。また、実施例１〜４では各々のＤＣ−ＤＣコンバータ(A1,A2)内のＭＯＳ-ＦＥＴ(8)のゲートに付与する駆動信号ＶG1,ＶG2のオンデューティを制御するＰＷＭ（パルス幅変調）制御回路(19)としたが、駆動信号ＶG1,ＶG2の周波数を制御するＰＦＭ（パルス周波数変調）制御回路としてもよい。また、実施例１〜４では電流供給回路(51)内の第１及び第２のＰＮＰトランジスタ(53,54)の各ベースに対して電流制御回路(52)の電流制御用トランジスタ(57)のコレクタから実質的に同一レベルの電流を供給するが、各ＤＣ−ＤＣコンバータ(A1,A2)の出力容量等が異なる場合は、第１及び第２のＰＮＰトランジスタ(53,54)の各ベースと直列にそれぞれ異なる抵抗値を有する抵抗を接続し、電流制御回路(52)の電流制御用トランジスタ(57)のコレクタからそれらの抵抗の比率で第１及び第２のＰＮＰトランジスタ(53,54)の各ベースに電流を供給してもよい。また、実施例１〜４の各ＤＣ−ＤＣコンバータ(A1,A2)内の第１及び第２の電流付加抵抗(61,62)を面積を減少できる厚膜抵抗体を有するトリミング抵抗で構成してもよい。この場合は、各ＤＣ−ＤＣコンバータ(A1,A2)内のＰＷＭ制御回路(19)を構成するコンパレータ(16)の非反転入力端子(+)にそれぞれ入力される合成電圧ＶOC1＝(Ｒ61＋Ｒ11)×ＩC1＋Ｒ11×ＩD1；ＶOC2＝(Ｒ62＋Ｒ11)×ＩC2＋Ｒ11×ＩD2が互いに等しくなるように、第１及び第２の電流付加抵抗(61,62)の抵抗値Ｒ61,Ｒ62を周知のトリミングにより調整することにより、電流供給回路(51)から各々のＤＣ−ＤＣコンバータ(A1,A2)のＰＷＭ制御回路(19)に供給される駆動電流ＩC1,ＩC2を精密に均等にすることができる。
【産業上の利用可能性】
【００３５】
本発明は、例えば無停電電源装置（ＵＰＳ）等の大容量の直流電源装置に良好に適用することが可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明による直流電源装置の第１の実施の形態を示す電気回路図（実施例１）
【図２】図１の出力電圧検出回路の詳細を示す電気回路図
【図３】図１のＰＷＭ制御回路の詳細を示す電気回路図
【図４】本発明による直流電源装置の第２の実施の形態を示す電気回路図（実施例２）
【図５】本発明による直流電源装置の第３の実施の形態を示す電気回路図（実施例３）
【図６】本発明による直流電源装置の第４の実施の形態を示す電気回路図（実施例４）
【図７】従来の直流電源装置の一例を示す電気回路図
【図８】従来の直流電源装置の他の例を示す電気回路図
【符号の説明】
【００３７】
(1,2)・・直流入力端子、  (3)・・直流電源、  (4,5)・・直流出力端子、  (6)・・負荷、  (7)・・トランス、  (7a)・・１次巻線、  (7b)・・２次巻線、  (7c)・・駆動巻線、  (8)・・ＭＯＳ-ＦＥＴ又はトランジスタ（スイッチング素子）、  (9)・・整流ダイオード、  (10)・・平滑コンデンサ、  (11)・・電流検出用抵抗（電流検出手段）、  (12)・・出力電圧検出回路（出力電圧検出手段）、  (15)・・フォトカプラ、  (15a)・・発光部、  (15b)・・受光部、  (16)・・コンパレータ、  (17)・・発振回路、  (19)・・ＰＷＭ制御回路（駆動制御回路）、  (27)・・第１のリセット検出回路、  (30)・・第２のリセット検出回路、  (31)・・抵抗、  (51)・・電流供給回路（電流供給手段）、  (52)・・電流制御回路、  (53)・・第１のＰＮＰトランジスタ（電流制御素子）、  (54)・・第２のＰＮＰトランジスタ（電流制御素子）、  (55)・・第１の電流付加回路、  (56)・・第２の電流付加回路、  (57)・・電流制御用トランジスタ、  (58〜60)・・電流制限抵抗、  (61)・・第１の電流付加抵抗、  (62)・・第２の電流付加抵抗、  (A1,A2,A,B)・・ＤＣ−ＤＣコンバータ
【図１】
2006042474.tif 000003
【図２】
2006042474.tif 000004
【図３】
2006042474.tif 000005
【図４】
2006042474.tif 000006
【図５】
2006042474.tif 000007
【図６】
2006042474.tif 000008
【図７】
2006042474.tif 000009
【図８】
2006042474.tif 000010