(57)【要約】【課題】  ＣＰＵを無駄に動作させることなく、ソフトウエアの暴走を常に監視し、ソフトウエアが暴走した場合には電源をオフすることのできる電源制御システムを実現する。【解決手段】  本発明の電源制御システムは、ソフトウエアによって電源のスイッチを制御するコントローラ部（制御手段）１０を備えている。このコントローラ部１０には、電源制御の中核となるＣＰＵ（主制御部）１と、ソフトウエアが暴走した場合に電源をオフするハードプロテクト信号（電源制御信号）ＨＰを出力するハードプロテクト回路（保護手段）８と、ＣＰＵからの信号に基づいてハードプロテクト回路にパルスを入力するパルス出力部１１とを備えている。パルス出力部１１は、ＣＰＵが動作状態の場合に、パルスを出力する入出力ポート（入出力部）６と、ＣＰＵが待機状態の場合に、自動でパルスを出力する自動パルス出力回路（自動パルス出力部）７とからなる。【選択図】  図１
2006107119.tif 000002
【特許請求の範囲】
【請求項１】
ソフトウエアによって電源のスイッチを制御する制御手段を備えた電源制御システムであって、
上記制御手段は、電源制御の中核となる主制御部と、ソフトウエアが暴走した場合に電源をオフする電源制御信号を出力する保護手段と、上記主制御部からの信号に基づいて上記保護手段にパルスを出力するパルス出力部とを備え、
上記保護手段は、上記パルス出力部から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断することを特徴とする電源制御システム。
【請求項２】
上記パルス出力部は、
上記主制御部が動作状態の場合に、当該主制御部に制御されて上記保護手段に一定周期のパルスを出力する入出力ポート部と、
上記主制御部が待機状態の場合に、上記保護手段に自動で一定周期のパルスを出力する自動パルス出力部とからなることを特徴とする請求項１に記載の電源制御システム。
【請求項３】
上記保護手段は、入力パルスによって印加される電圧と基準電圧とを比較し、入力パルスによって印加される電圧が基準電圧を超えた場合に電源制御信号を出力する電圧比較部を有していることを特徴とする請求項１または２に記載の電源制御システム。
【請求項４】
上記電圧比較部の入力パルス側の入力端子に接続される回路を構成する部品の定数は、入力されるパルスの周期によって決められることを特徴とする請求項３に記載の電源制御システム。
【請求項５】
上記基準電圧は、入力されるパルスの周期によって変更されることを特徴とする請求項３に記載の電源制御システム。
【請求項６】
上記自動パルス出力部は、主制御部を動作状態に復帰させるための外部からの割り込み信号が入力することによって、パルス出力を止め、
上記入出力ポート部は、主制御部が動作状態に復帰した後に、主制御部の制御によってパルス出力を開始することを特徴とする請求項２に記載の電源制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器内に備えられたソフトウエアが暴走したときに、自動的に電源をオフする電源制御システムに関する。
【背景技術】
【０００２】
デジタル複合機、パーソナルコンピュータなどの各種電子機器には、ソフトウエアで電源のリレーを制御する電源制御システムが備えられている。この電源制御システムにおいては、ソフトウエアが暴走した時に、リレーの制御が不能になる場合があり、このような場合には、正常に電源をオフすることができないという問題が発生する。
【０００３】
このような問題点に関連して、特許文献１には、データ保護装置において、システム内のソフトウエアの暴走によって電源スイッチのオフ動作後にプロセッサ部がリレーの通電を解除できず、電源供給を遮断できなくなる場合に、強制的にリレーの通電を解除して電源の供給を解除するという技術が開示されている。
【０００４】
また、特許文献２には、中央処理装置（ＣＰＵ）の暴走が起きた場合に電源を遮断することのできる電源制御回路が開示されている。この電源制御回路では、ソフトウエアの暴走を検知する手段として、暴走検出回路内に設けられたカウンタを利用している。そして、このカウンタがフルカウントに達すると、暴走が起きたと判断して直ちにリセット回路が作動して電源を遮断することができる。なお、この電源制御回路では、ＣＰＵが定期的にカウンタをクリアすることでリセット回路は起動せず、ソフトウエアが正常に動作していることを確認することができる。
【特許文献１】特開平６−２８２３６１号公報（公開日：平成６年１０月７日）
【特許文献２】特開昭６４−８２２１２号公報（公開日：昭和６４年３月２８日）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の技術では、強制的にリレーの通電を解除するのは、電源スイッチのオフ動作時に限られており、電源スイッチからカウントされるカウンタの時間内でしか強制的にリレーの通電を解除することはできない。つまり、ソフトウエアが正常に動作しているか否かを常に監視するものではない。また、電源スイッチをオフした後で動作させるＦＡＸ送信予約モードなどを有し、手動の電源スイッチとは独立したソフトウエアでの電源制御を必要とするシステムでは、ソフトウエアが電源をオフする時間は決まっていない。そのため、限界のある（一定の）カウンタの時間を利用してソフトウエアの暴走を検知する方法では対応しきれない。
【０００６】
また、上記特許文献２に記載の技術では、ＣＰＵが定期的にカウンタをリセットする動作を必要とするため、もし省電力のためにＣＰＵを待機状態にしたい場合でもカウンタをリセットさせるために定期的に待機状態から復帰させる必要がある。これによって、余計な電力を消費してしまう。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＣＰＵを無駄に動作させることなく、ソフトウエアの暴走を常に監視し、ソフトウエアが暴走した場合には電源をオフすることのできる電源制御システムを実現することにある。
【課題を解決するための手段】
【０００８】
本願発明者は、上記の問題点について鋭意検討し、ソフトウエアの暴走を検知するための手段として一定周期のパルス入力を利用することによって、カウンタを用いた検知の弊害を克服することができることを見出し、本発明を完成させるに至った。
【０００９】
すなわち、本発明にかかる電源制御システムは、ソフトウエアによって電源のスイッチを制御する制御手段を備えた電源制御システムであって、上記制御手段は、電源制御の中核となる主制御部と、ソフトウエアが暴走した場合に電源をオフする電源制御信号を出力する保護手段と、上記主制御部からの信号に基づいて上記保護手段にパルスを出力するパルス出力部とを備え、上記保護手段は、上記パルス出力部から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断することを特徴とするものである。
【００１０】
本発明の電源制御システムは、ソフトウエアによって電源のリレーを制御するシステムである。この電源制御システムにおける電源オンオフの制御は、制御手段によって行われる。
【００１１】
そして本発明の電源制御システムには、上記のように主制御部、保護手段、およびパルス出力部が備えられており、保護手段は、上記パルス出力部から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断する。なお、パルス出力部から出される一定周期のパルスは、主制御部からの信号に基づいて出されるものであり、主制御部が正常に動作していれば、常に一定周期のパルスが出力されるが、主制御部の動作に異常が発生すると（つまり、ソフトウエアが暴走すると）、パルスの出力が途切れてしまう。
【００１２】
つまり、上記保護手段は、制御手段におけるソフトウエアの暴走を常に監視するものであり、上記パルス出力部からのパルス入力が途切れた場合にソフトウエアが暴走したと判断して、電源をオフする電源制御信号を出力する。
【００１３】
このように、本発明の電源制御システムは、パルス出力部が一定周期でパルスを出力しているか否かを保護手段が判断することによって、ソフトウエアが正常に働いているか否かを監視するというものである。上記の構成によれば、主制御部を無駄に動作させることなく、電源をオフするときだけでなく、常にソフトウエアの暴走を監視することができ、ソフトウエアの暴走が発生した場合には、電源を強制的にオフすることができる。
【００１４】
また、本発明の電源制御システムは、従来技術のようにカウンタを用いるのではなく、パルス入力の有無によってソフトウエアの異常を検知するものであるため、異常を検知するまでの時間（カウンタの時間）を予め決めておく必要が無いという効果を得ることもできる。
【００１５】
本発明の電源制御システムにおいて、上記パルス出力部は、上記主制御部が動作状態の場合に、当該主制御部に制御されて上記保護手段に一定周期のパルスを出力する入出力ポート部と、上記主制御部が待機状態の場合に、上記保護手段に自動で一定周期のパルスを出力する自動パルス出力部とからなることが好ましい。
【００１６】
上記の構成によれば、主制御部が待機状態となった場合に、主制御部によって制御される入出力ポート部の代わりに、自動パルス出力部が保護手段にパルスを出力するため、主制御部を待機状態から復帰させる必要がなくなる。そのため、余計な電力の消費をなくすことができる。つまり、上記特許文献２のようにソフトウエアの暴走を検知するために、わざわざ主制御部を復帰させる必要がないため、電力の消費を抑えることができる。
【００１７】
本発明の電源制御システムにおいて、上記保護手段は、入力パルスによって印加される電圧と基準電圧とを比較し、入力パルスによって印加される電圧が基準電圧を超えた場合に電源制御信号を出力する電圧比較部を有していることが好ましい。
【００１８】
上記の構成によれば、ソフトウエアが暴走して保護手段に対して一定周期のパルス出力ができなくなった場合に、電圧比較部における入力パルス側の電圧が上昇を続け、基準電圧を超える。このとき、電圧比較部では、電源をオフするための電源制御信号が出力されるため、強制的に電源を落とすことができる。
【００１９】
本発明の電源制御システムにおいて、上記電圧比較部の入力パルス側の入力端子に接続される回路を構成する部品の定数は、入力されるパルスの周期によって決められることが好ましい。
【００２０】
保護手段に入力するパルスの一周期の長さは、ソフトウエアを動作させるハードウエアの処理スピードや、ソフトウエアの内容によって変更する。パルス周期が変わると、電圧比較部で検出される入力パルス側の電圧が基準電圧を超すまでに要する時間が異なってしまう。しかし、この基準電圧を超すまでに要する時間は、ソフトウエアが暴走してから電源をオフするまでの時間に大きな影響を与えるため、常に一定にしておくことが好ましい。
【００２１】
上記の構成によれば、このようにパルス周期が変わった場合にも、保護手段内部の回路構成を変更することなく、入力パルス側の入力端子に接続される回路を構成している部品の定数、つまり、入力パルス側の入力端子に接続される抵抗の抵抗値および／またはコンデンサの容量を変更するという簡単な作業を行うだけで、入力パルスの電圧が基準電圧を超すまでに要する時間を一定に保つことができる。
【００２２】
本発明の電源制御システムにおいて、上記基準電圧は、入力されるパルスの周期によって変更されることが好ましい。
【００２３】
入力パルス側の電圧が基準電圧を超すまでに要する時間は、上述のように、一定に保つことが好ましい。そこで、入力されるパルスの周期が変わった場合には、上記のように、基準電圧を変更するという簡単な作業を行うことによって、入力パルスの電圧が基準電圧を超すまでに要する時間を一定に保つことができる。
【００２４】
本発明の電源制御システムにおいて、上記自動パルス出力部は、主制御部を動作状態に復帰させるための外部からの割り込み信号が入力することによって、パルス出力を止め、上記入出力ポート部は、主制御部が動作状態に復帰した後に、主制御部の制御によってパルス出力を開始することが好ましい。
【００２５】
上記の構成によれば、主制御部が待機状態から復帰するときに、主制御部による制御ではなく、外部からの割り込み信号が自動パルス出力部に直接入力されることによって、自動パルス出力部はパルス出力を止める。一方、入出力ポート部は、主制御部の制御によってパルス出力を開始する。このように、主制御部を介さずに、自動パルス出力を止めることによって、主制御部が待機状態から復帰するときにソフトウエアが暴走しているか否かを監視することができる。
【発明の効果】
【００２６】
本発明にかかる電源制御システムは、以上のように、電源制御の中核となる主制御部と、ソフトウエアが暴走した場合に電源をオフする電源制御信号を出力する保護手段と、上記主制御部からの信号に基づいて上記保護手段にパルスを出力するパルス出力部とを備えており、上記保護手段は、上記パルス出力部から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断することを特徴とするものである。
【００２７】
それゆえ、上記の構成によれば、主制御部を無駄に動作させることなく、電源をオフするときだけでなく、常にソフトウエアの暴走を監視することができ、ソフトウエアの暴走が発生した場合には、電源を強制的にオフすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２８】
本発明の実施形態について図１ないし図５に基づいて説明すると以下の通りである。なお、本発明はこの記載に限定されるものではない。
【００２９】
本実施の形態では、複写機、プリンタ、ＦＡＸ、スキャナなどの機能を兼ね備えたデジタル複合機に備えられた電源制御システムを例に挙げて説明する。図２には、本実施の形態にかかる電源制御システムの概略構成を示す。
【００３０】
本実施の形態にかかる電源制御システムは、スイッチ部分を構成するソフト制御スイッチＳＷ２と、このソフト制御スイッチＳＷ２をソフトウエアによって制御するコントローラ部（制御手段）１０とから構成されている。このコントローラ部１０は、デジタル複合機などの本体システム１００の内部に設けられている。
【００３１】
図２に示すように、本体システム１００には、ソフトウエアによって制御されるソフトウエア制御スイッチＳＷ２以外に、手動で電源のオンオフを行う外部スイッチＳＷ１も、ＳＷ２と並列して設けられおり、双方のスイッチからそれぞれ電源のオンオフを行うことができる。ＳＷ１またはＳＷ２がオンされると、電源ユニット３０を介して交流１００Ｖの電源が本体システム１００へ供給される。
【００３２】
ソフト制御スイッチＳＷ２は、通常、外部電源ＳＷ１がオフされた時でも、ＦＡＸの送信予約やＨＤＤへのデータバックアップ動作がある場合、ソフトウエアの処理によってソフト制御スイッチＳＷ２をオンにしておく。ＦＡＸ送信予約がある時は、予約時間までは省エネのためコントローラ部は待機状態としておき、予約時間になるとタイマー割込み（割り込み手段２０）によって動作状態に復帰する。そしてＦＡＸ送信予約やＨＤＤへのバックアップ動作が完了した時にソフトウエアの処理によってＳＷ２はオフされる。
【００３３】
続いて、上記電源制御システムの制御手段の内部の構成について、図１を用いて説明する。図１に示すように、コントローラ部１０の内部には、電源制御の中核となるＣＰＵ（主制御部）１が備えられており、システムコントローラであるチップセット２、各種プログラムが記憶されたＲＯＭ４、メモリとして機能するＲＡＭ３、ＨＤＤ（ハードディスクドライブ）５、ＣＰＵ１の制御によって信号の入出力を行う入出力ポート（パルス出力部、入出力ポート部）６、所定の設定の下で自動的にパルスを出力する自動パルス出力回路（自動パルス出力部）７が、バスラインを介してＣＰＵ１と接続されている。コントローラ部１０の内部には、これ以外に、ソフトウエアが暴走した場合に電源をオフするためのハードプロテクト信号（電源制御信号）ＨＰを出力するハードプロテクト回路（保護手段）８、および、入出力ポート６から出力される電源スイッチＯＮ／ＯＦＦ信号（ＯＮ／ＯＦＦ）と上記ハードプロテクト信号とのオア（ＯＲ）回路９が設けられている。
【００３４】
本実施の形態の電源制御システムは、上記のような構成を備えることによって、外部スイッチＳＷ１がオフ状態の場合にも、例えば、ＦＡＸの送信予約がある場合、ソフト制御スイッチＳＷ２をオンのままにしておくことができる。つまり、本体システムは、このような電源制御システムを備えていることによって、例えば、複写機などの機能を使用しない夜間に、外部スイッチＳＷ１をオフしておいても、ソフトウエアにその旨の設定をしておけば、ＦＡＸ送信予約時間までの間、電源をオンにしておくことができる。
【００３５】
また、ソフトウエアに対してＦＡＸ送信が終わり一定の時間が経過した後にソフト制御スイッチがオフするように設定をしておけば、自動的に電源を落とすことができる。
【００３６】
しかし、このようなソフトウエアによって電源のスイッチを制御するシステムでは、ＦＡＸ送信待ち中、送信中、あるいはＦＡＸ送信終了後にソフトウエアが暴走した場合（つまり、ソフトウエアが正常に動作しなくなった場合）に、ソフト制御スイッチＳＷ２をオフすることができずに電源が入ったままの状態となってしまう危険性がある。
【００３７】
そこで、本実施の形態にかかる電源制御システムには、ＣＰＵ１が正常に動作していることを示す一定周期のパルス入力が途切れた場合に、ソフトウエアが暴走したと判断して、ソフト制御スイッチＳＷ２をオフするためのハードプロテクト信号（ＨＰ）を出力するハードプロテクト回路８が備えられている。
【００３８】
また、このハードプロテクト回路８に一定周期のパルスを入力するために機能するパルス出力部１１として、ＣＰＵ１が動作状態の場合に、当該ＣＰＵに制御されてＣＰＵ制御パルス（Ｐｕｌｓｅ１）を出力する入出力ポート（入出力ポート部）６と、ＣＰＵ１が待機状態の場合に、自動で一定周期のパルスを出力する自動パルス出力回路（自動パルス出力部）７とが備えられている。なお、自動パルス出力回路７は、ＣＰＵ１が待機状態に入る前に、ＣＰＵ１が入出力ポート６に設定したイネーブル信号（ＥＮ）のハイレベルが入力されることによって、自動出力パルス（Ｐｕｌｓｅ２）の出力を開始する。
【００３９】
一方、例えば、割り込み手段２０の一つである入力部に対して本体システムを動作させるための指示が入力されると、ＣＰＵ１および自動パルス出力回路７には、割り込み信号が入力される。この割り込み信号によって、ＣＰＵ１は動作状態に復帰し、自動パルス出力回路７は、自動出力パルスの出力を止める。そして、ＣＰＵ１が動作状態に復帰することにより、入出力ポートを制御して入出力ポートがＣＰＵ制御パルス（Ｐｕｌｓｅ１）の出力を開始する。
【００４０】
つまり、自動パルス出力回路７は、ＣＰＵを動作状態に復帰させるための割り込み信号が外部から入力することによって、パルス出力を止め、入出力ポート６は、動作状態に復帰したＣＰＵ１に制御されてパルス出力を開始するというように、自動パルス出力回路７と入出力ポート６とは、交互に一定周期のパルスを出力する。
【００４１】
ハードプロテクト回路８では、入出力ポート６から出力されるＣＰＵ制御パルス（Ｐｕｌｓｅ１）、または、自動パルス出力回路７から出力される自動出力パルス（Ｐｕｌｓｅ２）から一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断する。そして、入出力ポート６あるいは自動パルス出力回路７からのパルス入力が途絶えた場合には、ソフトウエアが暴走したと判断して、オア回路９に対して、電源をオフする旨のハードプロテクト信号（ＨＰ）を出力する。オア回路９では、ハードプロテクト信号（ＨＰ）を受けて、電源をオフする旨のソフト制御スイッチ信号（ＳＳＷ）をソフト制御スイッチＳＷ２に対して出力する。
【００４２】
なお、ソフトウエアが正常に動作している場合は、オア回路９には、ＣＰＵ１からの指示によって入出力ポート６から、電源をオンまたはオフする旨の電源ＯＮ／ＯＦＦ信号（ＯＮ／ＯＦＦ）が入力される。これによって、オア回路９からは、電源をオンまたはオフする旨のソフト制御スイッチ信号（ＳＳＷ）が出力される。
【００４３】
このように、本実施の形態の電源制御システムでは、ＣＰＵ１が待機状態の場合には、ＣＰＵ１によって制御される入出力ポート６の代わりに、自動パルス出力回路７がハードプロテクト回路８に対してパルスを出力するため、ソフトウエアの動作を監視するためにＣＰＵ１を待機状態から復帰させる必要がなくなる。それゆえ、ＣＰＵ１を無駄に動作させて余計な電力消費を招くことなく、常にソフトウエアの暴走を監視することができる。
【００４４】
続いて、自動パルス出力回路７の内部の構成を、図３を用いて説明する。
自動パルス出力回路７は、ＣＰＵ１が待機状態（スリープ状態）の場合に働く回路である。図３に示すように、自動パルス出力回路７の内部には、ラッチ回路７１と、イネーブルパルス生成回路７２とが設けられている。ラッチ回路７１には、ＣＰＵ１が待機状態になることを示すイネーブル信号（ＥＮ）、回路を初期状態にするリセット信号（ＲＥ）、上述の割り込み信号（ＩＮＴ）が入力する。リセット信号（ＲＥ）と割り込み信号（ＩＮＴ）の入力部は、アンド回路７３を介してラッチ回路７２と接続されている。ラッチ回路７１では、イネーブル信号（ＥＮ）が“Ｈｉｇｈ”となった場合に、出力が“Ｈｉｇｈ”となってイネーブルパルス生成回路７２に入力される。このとき、イネーブルパルス生成回路７２では、自動出力パルスが出力される。
【００４５】
そして、ＣＰＵ１が動作状態になることを指示する割り込み信号（ＩＮＴ）がラッチ回路７１に入力されると、ラッチ回路７２の出力は“Ｌｏｗ”となってイネーブルパルス生成回路７２に入力される。このとき、イネーブルパルス生成回路７２では、自動出力パルスの出力を停止する。
【００４６】
図５には、本実施の形態における電源制御システムにおける各回路から出力される各種信号のパルス出力タイミングを示す。図５に示す各種信号は、（ａ）リセット信号、（ｂ）システムクロック信号、（ｃ）イネーブル信号、（ｄ）割り込み信号、（ｅ）自動出力パルス、（ｆ）ＣＰＵ制御パルスである。なお、（ｂ）のシステムクロック信号とは、本システム全体を同期動作させるための基準クロックである。
【００４７】
図５では、まず、ｔ１の時点では、ＣＰＵ１が動作している状態において、（ａ）リセット信号が“Ｈｉｇｈ”になった状態（すなわち、システムがリセット状態から解除されて通常動作が可能な状態）を示す。このときは、入出力ポート６から出力されるＣＰＵ制御パルスがハードプロテクト回路８へ入力され、ハードプロテクト回路８はこのＣＰＵ制御パルスによる一定周期のパルス入力があることによって、ソフトウエアが正常に動作していると判断する。
【００４８】
つぎに、ｔ２の時点では、ＣＰＵ１が動作状態から待機状態（スリープ状態）切り替わる。これによって、入出力ポート６から出力される（ｆ）ＣＰＵ制御パルスは出力を停止する。このとき、入出力ポート６からは、ＣＰＵ１からの指示によって（ｃ）イネーブル信号（ＥＮ）が出力され、自動パルス出力回路７へ入力される。つまり、イネーブル信号が“Ｈｉｇｈ”の状態となる。すると、自動パルス出力回路７では、ＣＰＵ制御パルスと同周期の（ｅ）自動出力パルスの出力を開始する。
【００４９】
そのため、ハードプロテクト回路８には、ＣＰＵ１が動作状態から待機状態に切り替わっても、常に一定周期のパルスが入力される。これによって、ハードプロテクト回路８では、ソフトウエアが正常に動作し、ＣＰＵ１の動作状態の切り替えが正常に行われたと判断することができる。
【００５０】
その後、ＣＰＵ１が待機状態中に、ＦＡＸの送信を行う場合やＦＡＸの受信があった場合には、ＦＡＸ送信操作を行うための入力部、あるいは、ＦＡＸ受信部などの割り込み手段から、自動パルス出力回路およびＣＰＵ１に（ｄ）割り込み信号が入力される（図５におけるｔ３の時点）。すると、（ｃ）イネーブル信号は“Ｈｉｇｈ”から“Ｌｏｗ”に切り替わり、自動パルス出力回路７は、（ｅ）自動出力パルスの出力を停止する。一方、ＣＰＵ１に割り込み信号が入力することによって、ＣＰＵ１は動作状態となるため、動作状態の切り替えが正常に行われていれば（すなわち、ソフトウエアが正常にしていれば）、入出力ポート６はＣＰＵ１によって制御されて一定周期の（ｆ）ＣＰＵ制御パルスの出力を再び開始する。
【００５１】
以上のように、本実施の形態にかかる電源制御システムでは、コントローラ部１０のソフトウエアが正常に動作していれば、ＣＰＵ１が動作状態である場合にも、待機状態である場合にも、ハードプロテクト回路８には常に一定周期のパルスが入力される。これによって、ハードプロテクト回路８は、ソフトウエアが正常に動作していると判断することができる。
【００５２】
なお、ソフトのバグなどでソフトウエアが暴走した場合には入出力ポートへの制御ができない状態になるため、入出力ポート６あるいは自動パルス出力回路７からの一定周期のパルス出力が停止してしまう。
【００５３】
すると、ハードプロテクト回路８では、一定周期のパルス入力が止まることによって、ソフトウエアが暴走したと判断して、ソフト制御スイッチＳＷ２をオフするためのハードプロテクト信号（ＨＰ）を出力する。
【００５４】
以上のように、本実施の形態の電源制御システムによれば、割り込み信号によって、ＣＰＵ１が待機状態から動作状態に切り替わる場合には、割り込み信号が自動パルス出力回路７にも直接入力することによって、ＣＰＵ１を介さずに、自動パルス出力回路７でのパルス出力を停止することができるため、ＣＰＵ１が待機状態から復帰するときにソフトウエアが暴走していることをより確実に検知することができる。
【００５５】
続いて、ハードプロテクト回路８において、パルス入力の有無からソフトウエアの動作状態を判断する方法について説明する。図４には、ハードプロテクト回路８内部の回路構成の一例を示す。
【００５６】
図４に示すように、ハードプロテクト回路８の内部には、ＣＰＵ制御パルス（Ｐｕｌｓｅ１）あるいは自動出力パルス（Ｐｕｌｓｅ２）側から印加される電圧（これらをまとめて「入力パルスによって印加される電圧」、あるいは、「Ａ点における電圧」と呼ぶ）と、基準電圧とを比較し、入力パルスによって印加される電圧が基準電圧Ｖｓを超えた場合にハードプロテクト信号（ＨＰ）を出力するコンパレータ（電圧比較器）８１が設けられている。
【００５７】
ここで、コンパレータ８１における入力パルス側の入力端子に接続された回路の構成について説明する。Ｐｕｌｓｅ１あるいはＰｕｌｓｅ２が入力する入力端子と、コンパレータ８１における入力パルス側の入力端子（すなわち、Ａ点）とは、トランジスタＱ１を介して接続されている。
【００５８】
Ｐｕｌｓｅ１あるいはＰｕｌｓｅ２が入力する入力端子は、トランジスタＱ１のベースと接続されており、その間には、抵抗Ｒ１、コンデンサＣ１、ダイオードＤ１、抵抗Ｒ２が配置されている。
【００５９】
入力パルス側の入力端子は、トランジスタＱ１のコレクタと接続されており、その間には、抵抗Ｒ４が配置されている。また、入力パルス側の入力端子には、抵抗Ｒ４と電源に接続された抵抗Ｒ５、および、接地したコンデンサＣ１が接続されている。
【００６０】
トランジスタＱ１のエミッタは接地している。また、トランジスタＱ１のベースとエミッタとは抵抗Ｒ３を介して接続されている。
【００６１】
上記のような回路構成を有するハードプロテクト回路８では、ＣＰＵ制御パルス（Ｐｕｌｓｅ１）あるいは自動出力パルス（Ｐｕｌｓｅ２）が一定周期で入力されていれば、Ａ点における入力電圧は、基準電圧Ｖｓを超えないように設定されている。
【００６２】
ここで、Ａ点における電圧の変動と入力パルスとの関係を、図６を用いて説明する。
図６に示すように、ＣＰＵ制御パルスあるいは自動出力パルスが一定周期で入力されている場合には、パルスの一周期分が経過するごとに、Ａ点における電圧は０に落ちるような構成となっている。
【００６３】
具体的には、トランジスタＱ１がＯＦＦ状態のとき（図６のグラフのＢの期間）は、コンデンサＣ２に電荷がたまっていくため、Ａ点における電圧値は上昇する。そして、トランジスタＱ１がＯＮ状態となったとき（図６のグラフのＣ点）に、電荷がＧＮＤへ逃げるため、電圧値が０に落ちる。そして、上述のハードプロテクト回路８の構成によれば、ちょうど入力パルスが一周期分経過した時点で、トランジスタＱ１が瞬間的にＯＮ状態となる。これは、コンデンサＣ１には瞬間的にしか電流が流れず、トランジスタＱ１のベースの電圧は一瞬ハイレベル（トランジスタＱ１オン）の後、ローレベル（トランジスタＱ１オフ）になるためである。
【００６４】
つまり、トランジスタＱ１のベース側における抵抗Ｒ１・Ｒ２・Ｒ３、コンデンサＣ１、ダイオードＤ１などから構成される回路では、入力パルスが一周期分経過したときに、トランジスタＱ１がＯＮするように、各定数が設定されている。
【００６５】
そして、ソフトウエアが暴走した場合（図６のグラフのＤの期間）には、パルスの入力が途切れるため、トランジスタＱ１がＯＮになることはなく、Ａ点における電圧値は上昇を続ける。そして、このＡ点における電圧値が基準電圧Ｖｓを超すと、コンパレータ８１は“Ｈｉｇｈ”になり、ハードプロテクト信号（ＨＰ）が出力される。
【００６６】
以上のように、上記のハードプロテクト回路８の構成によれば、パルスが一定周期で入力されているときはＡ点の電圧は基準電圧になる前に放電されて０に落ちるが、ソフトウエアの暴走によってパルスが止まると（すなわち、波形がＨｉｇｈレベルまたはＬｏｗレベルに固定されると）、放電されずに基準電圧に達する。すると、コンパレータ８１の出力が反転し、ハードプロテクト信号がアクティブとなる。これによって、電源を強制的に切る旨のソフト制御スイッチ信号が出力され、ソフト制御スイッチを強制的にオフすることができる。
【００６７】
ところで、ＣＰＵ１での制御によって出力されるＣＰＵ制御パルスの一周期の長さは、ソフトウエアを動作させるハードウエアの処理スピードや、ソフトウエアの内容によって様々に変わるものである。このパルス周期が変わると、コンパレータ８１で検出される入力パルスの電圧が基準電圧を超すまでに要する時間が異なってしまう。
【００６８】
例えば、パルス周期が短くなると、Ａ点における電圧が比較的低い状態で、入力パルスが一周期分経過し、トランジスタＱ１が瞬間的にＯＮ状態となって、電圧が０に落ちる。そのため、パルス周期が短いシステムにおいてソフトウエアが暴走した場合、基準電圧Ｖｓを超すまでに要する時間が通常より長くなり、結果的にソフトウエアが暴走したことを検知するのが遅れてしまう。
【００６９】
しかし、本実施の形態におけるハードプロテクト回路８の構成によれば、抵抗Ｒ５の値あるいはコンデンサＣ２の容量を変更することによって、Ａ点における電圧の上昇の度合い（すなわち、図６に示すグラフにおける傾き）を変化させることができる。そのため、パルス周期が異なるシステムにおいても、ソフトウエアが暴走したことを検知するまでに要する時間を簡単に一定にすることができる。
【００７０】
また、入力されるパルスの周期が変わった場合には、基準電圧Ｖｓの値を変更することによって、ソフトウエアが暴走したことを検知するまでに要する時間を一定にすることもできる。この基準電圧Ｖｓの変更については、従来から一般に行われているように、基準電圧に接続される電位や抵抗値を変えることによって容易に行うことができる。
【００７１】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００７２】
つまり、本実施の形態では、デジタル複合機に備えられた電源制御システムを例に挙げて説明したが、本発明はこれに限定されるものではなく、ソフトウエアによって制御される電源システムを備えているあらゆる電子機器、システムなどに適用することができる。
【産業上の利用可能性】
【００７３】
本発明は、ソフトウエアによって電源のオンオフが制御される電源制御システムが備えられたあらゆる電子機器に使用することができ、ソフトウエアが暴走した場合に、確実に電源をオフすることができる。
【図面の簡単な説明】
【００７４】
【図１】本実施の形態にかかる電源制御システムの構成を示すブロック図である。
【図２】本実施の形態にかかる電源制御システムの概略構成を示す模式図である。
【図３】図１に示す電源制御システムに備えられた自動パルス出力回路の内部の構成を示す模式図である。
【図４】図１に示す電源制御システムに備えられたハードプロテクト回路の内部の構成を示す回路図である。
【図５】電源制御システムにおける各構成から出力される信号のパルス出力タイミングを示すタイミングチャートである。
【図６】パルス出力部から出力されるパルス波形と、図４に示すハードプロテクト回路のＡ点における電圧[Ｖ]との関係を示すグラフである。
【符号の説明】
【００７５】
１    ＣＰＵ（主制御部）
６    入出力ポート（パルス出力部、入出力ポート部）
７    自動パルス出力回路（自動パルス出力部）
８    ハードプロテクト回路（保護手段）
８１    コンパレータ（電圧比較部）
【図１】
2006107119.tif 000003
【図２】
2006107119.tif 000004
【図３】
2006107119.tif 000005
【図４】
2006107119.tif 000006
【図５】
2006107119.tif 000007
【図６】
2006107119.tif 000008