(57)【要約】  【課題】本発明は、ノイズ重畳等の影響を受けにくく、かつ、より精度の高い温度保護動作を行うことが可能な温度保護回路、並びに、これを備えた半導体集積回路装置、電源装置、及び、電気機器を提供することを目的とする。  【解決手段】本発明に係る温度保護回路１０は、監視対象温度に応じた発熱検出電圧Ｖａを生成する発熱検出部１１と、所定の閾値電圧Ｖｂ、Ｖｃを生成する閾値電圧生成部１２と、発熱検出電圧Ｖａと閾値電圧Ｖｂ、Ｖｃとの比較結果に基づいて温度保護信号Ｓｔｓｄを生成する温度保護信号生成部１３と、Ｖｃｃ・ＧＮＤ間に接続されて所定の基準電圧Ｖｄを生成する基準電圧生成部１４と、を有して成り、発熱検出部１１は、基準電圧Ｖｄを基準として、発熱検出電圧Ｖａを生成する構成とされている。【選択図】      図１
2006351944.tif 000002
【特許請求の範囲】
【請求項１】
監視対象温度に応じた発熱検出電圧を生成する発熱検出部と、所定の閾値電圧を生成する閾値電圧生成部と、前記発熱検出電圧と前記閾値電圧との比較結果に基づいて温度保護信号を生成する温度保護信号生成部と、電源ラインと接地ラインとの間に接続されて所定の基準電圧を生成する基準電圧生成部と、を有して成り、前記発熱検出部は、前記基準電圧を基準として、前記発熱検出電圧を生成することを特徴とする温度保護回路。
【請求項２】
前記発熱検出部は、その発熱検出素子として、アノードが定電流源を介して前記電源ラインに接続され、カソードが前記基準電圧生成部の電圧出力端に接続されるダイオードを有して成り、前記発熱検出電圧は、前記ダイオードのアノードから引き出されることを特徴とする請求項１に記載の温度保護回路。
【請求項３】
前記閾値電圧生成部は、前記基準電圧を基準として、前記閾値電圧を生成することを特徴とする請求項１または請求項２に記載の温度保護回路。
【請求項４】
前記基準電圧生成部は、前記電源ラインと前記接地ラインの間にカスコード接続され、前記基準電圧として所定のバンドギャップリファレンス電圧を生成する手段と；前記バンドギャップリファレンス電圧に所定の電流能力を与えて出力する手段と；を有して成ることを特徴とする請求項１〜請求項３のいずれかに記載の温度保護回路。
【請求項５】
パワートランジスタと、該パワートランジスタの異常発熱を検知して保護対象回路に異常である旨を報知する温度保護回路と、を内蔵して成る半導体集積回路装置であって、前記温度保護回路として、請求項１〜請求項４のいずれかに記載の温度保護回路を有して成ることを特徴とする半導体集積回路装置。
【請求項６】
請求項５に記載の半導体集積回路装置を用いて入力電圧から出力電圧を生成することを特徴とする電源装置。
【請求項７】
請求項５に記載の半導体集積回路装置と、該半導体集積回路装置で駆動制御されるモータと、を有して成ることを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度保護回路、並びに、これを備えた半導体集積回路装置、電源装置、電気機器に関するものであり、特に、その保護精度の向上に関するものである。
【背景技術】
【０００２】
従来より、電源装置やモータ駆動装置など、パワートランジスタを駆動する半導体集積回路装置（以下、ＩＣ［Integrated Circuit］と呼ぶ）の多くは、その異常発熱に起因するＩＣの破壊（特に、発熱源であるパワートランジスタの破壊）を防止する手段として、温度保護回路（いわゆるサーマルシャットダウン回路）を搭載して成る（例えば、本願出願人による特許文献１、２を参照）。
【０００３】
なお、従来の温度保護回路は、一般に、ダイオードの順方向降下電圧（Ｖｆ）やバイポーラトランジスタのベース・エミッタ間の順方向降下電圧が周囲温度に依存して変動するという特性を利用して、監視対象温度に応じた発熱検出電圧Ｖａを生成し、発熱検出電圧Ｖａと所定の閾値電圧Ｖｔｈとの比較出力をラッチすることで、温度保護信号Ｓｔｓｄを生成する構成とされていた（図４を参照）。
【０００４】
また、従来の温度保護回路は、図４に示すように、接地電位（ＧＮＤ）を基準として生成される発熱検出電圧Ｖａの電位レベルを高めてノイズマージンを稼ぐために、その発熱検出素子として、複数段（図４では２段）のダイオード列を用いる構成とされていた。
【０００５】
特に、近年では、スイッチング電源装置やモータ駆動装置において、ノイズ源となるパワートランジスタがＩＣに内蔵されることも多く、このように、過熱監視対象がノイズ源でもある場合には、その近傍に設けられる温度保護回路（特に発熱検出部の電源電圧印加端や出力端）にノイズが重畳し易いため、できるだけノイズマージンを稼ぐべく、発熱検出用ダイオードの段数を増大する傾向があった。
【特許文献１】特開２００４−２５３９３６号公報
【特許文献２】特公平６−１６５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、上記した従来の温度保護回路であれば、誤動作や過負荷によるＩＣの異常発熱を検知・遮断して、ＩＣの破壊を未然に防止することが可能である。
【０００７】
しかしながら、上記従来の温度保護回路は、先述したように、発熱検出素子として複数段のダイオード列を用いる構成とされていたため、発熱検出電圧Ｖａのノイズマージンを稼ぎ得る反面、ダイオード個々の製造ばらつきに起因して、ダイオード列全体の温度特性ばらつきが増大し、温度保護回路の発熱検出精度が低下する、という課題を有していた。
【０００８】
本発明は、上記の問題点に鑑み、ノイズ重畳等の影響を受けにくく、かつ、より精度の高い温度保護動作を行うことが可能な温度保護回路、並びに、これを備えた半導体集積回路装置、電源装置、及び、電気機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明に係る温度保護回路は、監視対象温度に応じた発熱検出電圧を生成する発熱検出部と、所定の閾値電圧を生成する閾値電圧生成部と、前記発熱検出電圧と前記閾値電圧との比較結果に基づいて温度保護信号を生成する温度保護信号生成部と、電源ラインと接地ラインとの間に接続されて所定の基準電圧を生成する基準電圧生成部と、を有して成り、前記発熱検出部は、前記基準電圧を基準として、前記発熱検出電圧を生成する構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る温度保護回路において、前記発熱検出部は、その発熱検出素子として、アノードが定電流源を介して前記電源ラインに接続され、カソードが前記基準電圧生成部の電圧出力端に接続されるダイオードを有して成り、前記発熱検出電圧は前記ダイオードのアノードから引き出される構成（第２の構成）にするとよい。
【００１１】
また、上記第１または第２の構成から成る温度保護回路にて、前記閾値電圧生成部は、前記基準電圧を基準として、前記閾値電圧を生成する構成（第３の構成）にするとよい。
【００１２】
また、上記第１〜第３いずれかの構成から成る温度保護回路において、前記基準電圧生成部は、前記電源ラインと前記接地ラインの間にカスコード接続され、前記基準電圧として所定のバンドギャップリファレンス電圧を生成する手段と；前記バンドギャップリファレンス電圧に所定の電流能力を与えて出力する手段と；を有して成る構成（第４の構成）にするとよい。
【００１３】
また、本発明に係る半導体集積回路装置は、パワートランジスタと、該パワートランジスタの異常発熱を検知して保護対象回路に異常である旨を報知する温度保護回路と、を内蔵して成る半導体集積回路装置であって、前記温度保護回路として、上記第１〜第４いずれかの構成から成る温度保護回路を有して成る構成（第５の構成）とされている。
【００１４】
また、本発明に係る電源装置は、上記第５の構成から成る半導体集積回路装置を用いて入力電圧から出力電圧を生成する構成（第６の構成）とされている。
【００１５】
また、本発明に係る電気機器は、上記第５の構成から成る半導体集積回路装置と、該半導体集積回路装置で駆動制御されるモータと、を有して成る構成（第７の構成）とされている。
【発明の効果】
【００１６】
本発明に係る温度保護回路であれば、ノイズ重畳等の影響を受けにくく、かつ、より精度の高い温度保護動作を行うことが可能となり、延いては、これを備えた半導体集積回路装置、電源装置、及び、電気機器の信頼性向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下では、本発明に係る半導体集積回路装置として、スイッチング電源ＩＣを例示し、詳細な説明を行う。
【００１８】
図１は、本発明に係るスイッチング電源ＩＣの概略構成を示すブロック図である。本図に示すように、スイッチング電源ＩＣ１ａは、温度保護回路１０と、スイッチング電源回路２０ａと、を内蔵して成る。
【００１９】
温度保護回路１０は、外部端子を介して供給される電源電圧Ｖｃｃ（例えば５［Ｖ］）を駆動電圧として、スイッチング電源ＩＣ１ａに異常発熱が生じているか否かを示す温度保護信号Ｓｔｓｄを生成する手段である。
【００２０】
温度保護信号Ｓｔｓｄは、保護対象回路（スイッチング電源回路２０ａやその他の内部回路）に対して、チップ温度が異常である旨を報知するための信号であり、ＩＣの異常温度上昇時におけるシャットダウン制御に利用される。
【００２１】
より具体的に述べると、温度保護信号Ｓｔｓｄは、異常発熱が生じているときにイネーブル（例えばハイレベル）とされ、異常発熱が生じていないときにディセーブル（例えばローレベル）とされる２値信号である。すなわち、温度保護回路１０から温度保護信号Ｓｔｓｄの入力を受けた保護対象回路は、そのイネーブル／ディセーブルに応じて異常発熱が生じているか否かを認識し、内部動作の禁止／許可を制御することが可能となる。
【００２２】
このような温度保護回路１０を具備することにより、異常発熱に起因するスイッチング電源ＩＣ１ａの破壊（特に、スイッチング電源回路２０ａを構成するパワートランジスタの破壊）を未然に防止することが可能となる。
【００２３】
また、温度保護回路１０は、過熱監視対象であるスイッチング電源回路２０ａ（特にそのパワートランジスタ）の近傍に設けられている。このような構成とすることにより、発熱源となるパワートランジスタの接合温度を直接的に検出し、高精度の温度保護動作を実現することが可能となる。
【００２４】
なお、温度保護回路１０の内部構成及び動作については、後ほど詳細な説明を行う。
【００２５】
スイッチング電源回路２０ａは、外部端子を介して供給される電源電圧Ｖｃｃを所望の出力電圧Ｖｏｕｔに変換して、外部負荷や内部回路に供給する直流変換手段であり、温度保護信号Ｓｔｓｄのイネーブルに応じて、その駆動を遮断されるものである。
【００２６】
ここで、スイッチング電源回路２０ａを構成するパワートランジスタは、そのオン／オフに起因してスイッチングノイズを生じるノイズ源でもある。そのため、先述のように、スイッチング電源回路２０ａの近傍に配設された温度保護回路１０（特に、発熱検出部の電源電圧印加端や出力端などのハイインピーダンス部位）には、スイッチングノイズが重畳し易い状況となっている。
【００２７】
そこで、本実施形態の温度保護回路１０は、過熱監視対象の近傍に設けられても、高精度の温度保護動作を行い得るように、監視対象温度に応じた発熱検出電圧Ｖａを生成する発熱検出部１１と、所定の閾値電圧Ｖｂ、Ｖｃを生成する閾値電圧生成部１２と、発熱検出電圧Ｖａと閾値電圧Ｖｂ、Ｖｃとの比較結果に基づいて温度保護信号Ｓｔｓｄを生成する温度保護信号生成部１３と、Ｖｃｃ・ＧＮＤ間に接続されて所定の基準電圧Ｖｄを生成する基準電圧生成部１４と、を有して成り、発熱検出部１１は、基準電圧Ｖｄを基準として、発熱検出電圧Ｖａを生成する構成とされている。
【００２８】
以下、温度保護回路１０の構成及び動作について、具体的かつ詳細な説明を行う。
【００２９】
図２は、温度保護回路１０の一実施形態を示す回路図である。先にも述べた通り、温度保護回路１０は、その回路ブロックとして、発熱検出部１１と、閾値電圧生成部１２と、温度保護信号生成部１３と、基準電圧生成部（フローティング電圧生成部）１４と、を有して成る。
【００３０】
まず、発熱検出部１１の構成及び動作について説明する。発熱検出部１１は、定電流源Ｉ１と、ダイオードＤ１と、を有して成る。
【００３１】
定電流源Ｉ１の一端は、電源電圧Ｖｃｃが印加される電源ラインに接続されており、他端は、ダイオードＤ１のアノード（温度検出電圧Ｖａを引き出す発熱検出部１１の出力端に相当）に接続されている。ダイオードＤ１のカソードは、基準電圧生成部１４の電圧出力端に接続されている。
【００３２】
すなわち、発熱検出部１１は、ダイオードＤ１のＶｆ（順方向降下電圧）が周囲温度に依存して変動するという特性（約−２［ｍＶ／℃］の負の温度特性）を利用して、発熱検出電圧Ｖａ（監視対象温度が高いほど、その電圧レベルが低下していく電圧信号）を引き出す構成とされている。
【００３３】
なお、本実施形態の発熱検出部１１において、発熱検出電圧Ｖａは、従来の構成と異なり、接地電位（ＧＮＤ：０［Ｖ］）を基準として生成される電圧信号ではなく、後述の基準電圧Ｖｄ（バンドギャップリファレンス電圧：約１．２５［Ｖ］）を基準として生成される電圧信号（言い換えれば、基準電圧Ｖｄでオフセットされた電圧信号）となる。
【００３４】
従って、発熱検出用ダイオードの直列段数を増大させることなく、発熱検出電圧Ｖａの電位レベルを安定的に高めることができるので、ダイオードの製造ばらつき等を考慮することなく、発熱検出電圧Ｖａのノイズマージンを稼ぐことができ、延いては、より精度の高い温度保護動作を行うことが可能となる。
【００３５】
次に、閾値電圧生成部１２の構成及び動作について説明する。閾値電圧生成部１２は、定電流源Ｉ２、Ｉ３と、抵抗Ｒ１、Ｒ２と、を有して成る。
【００３６】
定電流源Ｉ２、Ｉ３の各一端は、前記電源ラインに接続されており、各他端は、抵抗Ｒ１、Ｒ２の各一端（第１、第２閾値電圧Ｖｂ、Ｖｃを各々引き出す閾値電圧生成部１２の出力端に相当）に接続されている。抵抗Ｒ１、Ｒ２の各他端は、いずれも、基準電圧生成部１４の電圧出力端に接続されている。
【００３７】
なお、第１、第２閾値電圧Ｖｂ、Ｖｃ（Ｖｂ＜Ｖｃ）は、それぞれ、第１、第２閾値温度Ｔｔｈ１、Ｔｔｈ２（Ｔｔｈ１＞Ｔｔｈ２であり、例えば、Ｔｔｈ１＝１７５［℃］、Ｔｔｈ２＝１５０［℃］）に相当する電圧値である。
【００３８】
このような構成とすることにより、第１、第２閾値電圧Ｖｂ、Ｖｃについても、先述の発熱検出電圧Ｖａと同様、基準電圧Ｖｄを基準として生成されることになる。従って、第１、第２閾値電圧Ｖｂ、Ｖｃの調整に際しては、単純に発熱検出電圧Ｖａとの相関関係のみを考慮すれば足りるため、回路定数の設定作業（定電流源Ｉ２、Ｉ３の定電流値設定、及び／または、抵抗Ｒ１、Ｒ２の抵抗値設定）を容易に行うことが可能となる。また、万一、接地ラインにノイズが重畳するなどして、基準電圧Ｖｄが変動した場合にも、発熱検出電圧Ｖａと第１、第２閾値電圧Ｖｂ、Ｖｃが同様の挙動を示すため、その変動分をキャンセルすることが可能となる。
【００３９】
次に、温度保護信号生成部１３の構成及び動作について説明する。温度保護信号生成部１３は、比較器ＣＭＰ１、ＣＭＰ２と、インバータＩＮＶと、ＲＳラッチ回路ＦＦと、を有して成る。
【００４０】
比較器ＣＭＰ１の非反転入力端（＋）は、ダイオードＤ１のアノード（発熱検出部１１の出力端）に接続されており、反転入力端（−）は、抵抗Ｒ１の一端（閾値電圧生成部１２の第１出力端）に接続されている。比較器ＣＭＰ１の出力端は、ＲＳラッチ回路ＦＦのセット端（Ｓ）に接続されている。比較器ＣＭＰ２の非反転入力端（＋）は、ダイオードＤ１のアノード（発熱検出部１１の出力端）に接続されており、反転入力端（−）は、抵抗Ｒ２の一端（閾値電圧生成部１２の第２出力端）に接続されている。比較器ＣＭＰ２の出力端は、インバータＩＮＶを介してＲＳラッチ回路ＦＦのリセット端（Ｒ）に接続されている。
【００４１】
ＲＳラッチ回路ＦＦは、否定論理積演算回路ＮＡ１、ＮＡ２をたすき掛けに接続して成る。より具体的に述べると、ＲＳラッチ回路ＦＦのセット端（Ｓ）に相当する否定論理積演算回路ＮＡ１の一入力端は、先述したように、比較器ＣＭＰ１の出力端に接続されている。否定論理積演算回路ＮＡ１の他入力端は、否定論理積演算回路ＮＡ２の出力端に接続されている。ＲＳラッチ回路ＦＦの出力端に相当する否定論理積演算回路ＮＡ１の出力端は、温度保護信号生成部１３の出力端として、後段回路（スイッチング電源回路２０ａやその他の内部回路）の温度保護信号入力端に接続される一方、否定論理積演算回路ＮＡ２の一入力端にも接続されている。ＲＳラッチ回路ＦＦのリセット端（Ｒ）に相当する否定論理積演算回路ＮＡ２の他入力端は、先述したように、インバータＩＮＶを介して、比較器ＣＭＰ２の出力端に接続されている。
【００４２】
上記構成から成る温度保護信号生成部１３において、監視対象温度が第２閾値温度Ｔｔｈ２にすら達していない場合、発熱検出電圧Ｖａは第１、第２閾値電圧Ｖｂ、Ｖｃのいずれよりも高くなる。従って、比較器ＣＭＰ１、ＣＭＰ２の出力はいずれもハイレベルとなり、ＲＳラッチ回路ＦＦのセット端（Ｓ）にはハイレベルが入力され、リセット端（Ｒ）にはローレベルが入力される。その結果、ＲＳラッチ回路ＦＦの出力端（Ｑ）から送出される温度保護信号Ｓｔｓｄの論理は、ローレベル（ディセーブル状態）となる。
【００４３】
監視対象温度が上昇して第２閾値温度Ｔｔｈ２に達すると、発熱検出電圧Ｖａは、第２閾値電圧Ｖｃよりも低くなる。従って、比較器ＣＭＰ２の出力はローレベルに変遷され、ＲＳラッチ回路ＦＦのリセット端（Ｒ）にはハイレベルが入力される。一方、監視対象温度が第１閾値温度Ｔｔｈ１に達しない限り、発熱検出電圧Ｖａは、第１閾値電圧Ｖｂよりも高いままとなる。従って、比較器ＣＭＰ１の出力はハイレベルに維持され、ＲＳラッチ回路ＦＦのセット端（Ｓ）にはハイレベルが入力され続ける。その結果、温度保護信号Ｓｔｓｄの論理は、それ以前のローレベル（ディセーブル状態）に維持される。
【００４４】
さらに監視対象温度が上昇して第１閾値温度Ｔｔｈ１に到達すると、発熱検出電圧Ｖａは第１閾値電圧Ｖｂに達する。従って、比較器ＣＭＰ１の出力はローレベルに変遷され、ＲＳラッチ回路ＦＦのセット端（Ｓ）にはローレベルが入力される。その結果、温度保護信号Ｓｔｓｄの論理は、ハイレベル（イネーブル状態）に変遷される。
【００４５】
温度保護信号ｔｓｄのイネーブル遷移によってＩＣ主要部の駆動がシャットダウンされた結果、監視対象温度が第１閾値温度Ｔｔｈ１を下回ると、発熱検出電圧Ｖａは、第１閾値電圧Ｖｂよりも高くなる。従って、比較器ＣＭＰ１の出力はハイレベルに変遷され、ＲＳラッチ回路ＦＦのセット端（Ｓ）にはハイレベルが入力される。一方、監視対象温度が第２閾値温度Ｔｔｈ２に達しない限り、発熱検出電圧Ｖａは、第２閾値電圧Ｖｃよりも低いままとなる。従って、比較器ＣＭＰ２の出力はローレベルに維持され、ＲＳラッチ回路ＦＦのリセット端（Ｒ）にはハイレベルが入力され続ける。その結果、温度保護信号Ｓｔｓｄの論理は、それ以前のハイレベル（イネーブル状態）に維持される。
【００４６】
さらに監視対象温度が低下して第２閾値温度Ｔｔｈ２を下回ると、発熱検出電圧Ｖａは第２閾値電圧Ｖｔｈ２よりも高くなる。従って、比較器ＣＭＰ１、ＣＭＰ２の出力は、いずれもハイレベルとなり、ＲＳラッチ回路ＦＦのセット端（Ｓ）にはハイレベルが入力され、リセット端（Ｒ）にはローレベルが入力される。その結果、温度保護信号Ｓｔｓｄの論理は、ローレベル（ディセーブル状態）に復帰する。
【００４７】
このように、本実施形態の温度保護回路１０は、その閾値温度にヒステリシスを有する自動復帰式とされている。このような構成とすることにより、チップ温度が下がれば、外部からの復帰信号等を待つことなく、迅速にスイッチング電源ＩＣ１ａの動作を自発復帰させることが可能となる。また、閾値温度にヒステリシスを有する構成であれば、温度保護信号Ｓｔｓｄの論理発振を抑制することが可能となる。
【００４８】
次に、基準電圧生成部１４の構成及び動作について説明する。基準電圧生成部１４は、ｐｎｐ型バイポーラトランジスタＰ１〜Ｐ７と、ｎｐｎ型バイポーラトランジスタＮ１〜Ｎ７と、定電流源Ｉ４、Ｉ５と、抵抗Ｒ３〜Ｒ７と、容量Ｃ１と、を有して成る。
【００４９】
トランジスタＰ１、Ｐ３のエミッタは、いずれも電源ラインに接続されている。トランジスタＰ１、Ｐ３のコレクタは、トランジスタＰ２、Ｐ４のエミッタに各々接続されている。トランジスタＰ１、Ｐ３のベースは、いずれも第３バイアス電圧印加ラインに接続されており、第３バイアス電圧Ｖｂｉａｓ３が印加されている。トランジスタＰ２、Ｐ４のベースは、いずれも第４バイアス電圧印加ラインに接続されており、第４バイアス電圧Ｖｂｉａｓ４が印加されている。なお、第３、第４バイアス電圧Ｖｂｉａｓ３、Ｖｂｉａｓ４の相関関係は、Ｖｂｉａｓ４＜Ｖｂｉａｓ３となるように設定されている。
【００５０】
抵抗Ｒ３、Ｒ４の各一端は、トランジスタＰ２のコレクタに各々接続されている。抵抗Ｒ３の他端は、トランジスタＮ３のコレクタに接続されており、抵抗Ｒ４の他端は、トランジスタＮ４のコレクタに接続されている。トランジスタＮ３、Ｎ４のベースは、互いに接続されており、その接続ノードは、トランジスタＮ３のコレクタに接続されている。トランジスタＮ３のエミッタは、トランジスタＮ１のコレクタに接続されている。トランジスタＮ４のエミッタは、抵抗Ｒ５を介して、トランジスタＮ１のコレクタに接続されている。容量Ｃ１の一端はトランジスタＰ２のコレクタに接続されており、他端はトランジスタＮ４のコレクタに接続されている。トランジスタＮ５のコレクタは、トランジスタＰ４のコレクタに接続されている。トランジスタＮ５のベースは、トランジスタＮ４のコレクタに接続されている。トランジスタＮ５のエミッタは、トランジスタＮ１のコレクタに接続されている。トランジスタＰ５のエミッタは、トランジスタＰ２のコレクタに接続されている。トランジスタＰ５のベースは、トランジスタＮ５のコレクタに接続されている。トランジスタＰ５のコレクタは、トランジスタＮ１のコレクタに接続されている。
【００５１】
抵抗Ｒ６の一端はトランジスタＰ２のコレクタに接続されており、他端は抵抗Ｒ７を介してトランジスタＮ１のコレクタに接続されている。また、抵抗Ｒ６、Ｒ７の接続ノードは、トランジスタＰ６、Ｎ６のベースに各々接続されている。トランジスタＰ６のエミッタは、定電流源Ｉ４を介して、トランジスタＰ２のコレクタに接続されている。トランジスタＰ６のコレクタは、トランジスタＮ１のコレクタに接続されている。トランジスタＮ６のコレクタは、トランジスタＰ２のコレクタに接続されている。トランジスタＮ６のエミッタは、定電流源Ｉ５を介して、トランジスタＮ１のコレクタに接続されている。トランジスタＮ７のコレクタは、トランジスタＰ２のコレクタに接続されている。トランジスタＮ７のエミッタは、トランジスタＰ７のエミッタに接続されている。トランジスタＮ７のベースは、トランジスタＰ６のエミッタに接続されている。トランジスタＰ７のコレクタは、トランジスタＮ１のコレクタに接続されている。トランジスタＰ７のベースは、トランジスタＮ６のエミッタに接続されている。なお、トランジスタＮ７、Ｐ７の接続ノードは、基準電圧生成部１４の出力端に相当する。
【００５２】
トランジスタＮ１のエミッタは、トランジスタＮ２のコレクタに接続されている。トランジスタＮ１のベースは、第２バイアス電圧印加端に接続されており、第２バイアス電圧Ｖｂｉａｓ２が印加されている。トランジスタＮ２のエミッタは、接地ラインに接続されている。トランジスタＮ２のベースは、第１バイアス電圧印加ラインに接続されており、第１バイアス電圧Ｖｂｉａｓ１が印加されている。なお、第１、第２バイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２の相関関係は、Ｖｂｉａｓ１＜Ｖｂｉａｓ２となるように設定されている。
【００５３】
上記から分かるように、本実施形態の基準電圧生成部１４は、基準電圧Ｖｄとして所定のバンドギャップリファレンス電圧を生成するバンドギャップ定電圧回路（トランジスタＮ３〜Ｎ５、トランジスタＰ５、抵抗Ｒ３〜Ｒ５、及び、容量Ｃ１）と、前記バンドギャップリファレンス電圧に所定の電流能力を与えて出力する電流バッファ回路（抵抗Ｒ６〜Ｒ７、トランジスタＰ６〜Ｐ７、トランジスタＮ６〜Ｎ７、及び、定電流源Ｉ４〜Ｉ５）と、を有して成る。
【００５４】
上記のバンドギャップ定電圧回路は、公知技術であるため、その動作に関する詳細な説明は割愛するが、抵抗比Ｒ３／Ｒ４、抵抗比Ｒ４／Ｒ５、及び、トランジスタＮ３、Ｎ４のエミッタ面積比を適切に設定することで、温度特性がフラットな直流電圧（図中のノードｘ・ｙ間に現れるバンドギャップリファレンス電圧：約１．２５［Ｖ］）を生成することができる。このような構成とすることにより、温度変化に依らない基準電圧Ｖｄを得ることが可能となる。なお、容量Ｃ１は位相補償用素子であり、トランジスタＰ５は帰還安定時における不要電流の吸い出し用素子である。
【００５５】
また、電流バッファ回路は、抵抗Ｒ６、Ｒ７を用いてバンドギャップリファレンス電圧を１／２に分圧し、トランジスタＰ６で１Ｖｆ上げてトランジスタＮ７で１Ｖｆ下げる間に定電流源Ｉ４で電流能力を与える経路、或いは、上記とは逆に、トランジスタＮ６で１Ｖｆ下げてトランジスタＰ７で１Ｖｆ上げる間に定電流源Ｉ５で電流能力を与える経路を介して、前記バンドギャップリファレンス電圧に所定の電流能力を与える構成とされている。このような構成であれば、基準電圧Ｖｄの出力に際して、プッシュ・プル双方向の電流能力を高めることが可能となる。
【００５６】
なお、上記のバンドギャップ定電圧回路は、トランジスタＰ１〜Ｐ４、並びに、トランジスタＮ１、Ｎ２を用いて、電源ラインと接地ラインの間にカスコード接続されている。カスコード接続とは、一対のトランジスタを使用し、入力がエミッタ接地回路になっていて、出力側のコレクタにベース接地回路の入力が接続されている接続形態のことをいう。
【００５７】
このように、バンドギャップ定電圧回路と電源ライン及び接地ラインとの間をカスコード接続することにより、電源ラインや接地ラインにノイズが重畳した場合であっても、当該ノイズがバンドギャップ定電圧回路（ノードｘ及びノードｙ）に及ぼす影響を低減することができる。従って、接地電位を基準としていた従来構成に比べて、発熱検出電圧Ｖａ及び第１、第２閾値電圧Ｖｂ、Ｖｃの安定化を実現することができ、延いては、より精度の高い温度保護動作を行うことが可能となる。
【００５８】
なお、上記の実施形態では、スイッチング電源ＩＣに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、モータドライバＩＣ（図３を参照）など、他の半導体集積回路装置にも広く適用することが可能である。
【００５９】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００６０】
本発明は、温度保護回路の保護精度を高める上で有用な技術であり、例えば、ノイズ源となるパワートランジスタをＩＣに内蔵して成り、他の半導体集積回路装置と比べて、熱が発生しやすく、かつ、高信頼性が要求されるスイッチング電源装置やモータ駆動装置について、好適に利用することができる。
【図面の簡単な説明】
【００６１】
【図１】は、本発明に係るスイッチング電源ＩＣの概略を示すブロック図である。
【図２】は、温度保護回路１０の一実施形態を示す回路図である。
【図３】は、本発明に係るモータドライバＩＣの概略を示すブロック図である。
【図４】は、温度保護回路の一従来例を示す回路図である。
【符号の説明】
【００６２】
１ａ    スイッチング電源ＩＣ
１ｂ    モータドライバＩＣ
２    モータ
１０    温度保護回路
１１    発熱検出部
１２    閾値電圧生成部
１３    遮断信号生成部
１４    基準電圧生成部
２０ａ    スイッチング電源回路
２０ｂ    モータ駆動回路
Ｄ１    ダイオード（発熱検出用）
Ｉ１〜Ｉ５    定電流源
Ｒ１〜Ｒ７    抵抗
Ｃ１    容量
Ｐ１〜Ｐ７    ｐｎｐ型バイポーラトランジスタ
Ｎ１〜Ｎ７    ｎｐｎ型バイポーラトランジスタ
ＣＭＰ１、ＣＭＰ２    比較器
ＩＮＶ    インバータ
ＦＦ    ＲＳラッチ回路
ＮＡ１、ＮＡ２    否定論理積演算回路
【図１】
2006351944.tif 000003
【図２】
2006351944.tif 000004
【図３】
2006351944.tif 000005
【図４】
2006351944.tif 000006