(57)【要約】【課題】  素子の駆動電力の低減，駆動装置の重量および容積の小型化を可能にする素子の駆動装置および方法を提供する．【解決手段】  電源Ｂ１は電力の供給と充電ができる電源で，電源Ｂ１に接続されるスイッチＱ１，Ｑ２によってスイッチＱ１が導通でスイッチＱ２が遮断の状態１と，スイッチＱ１が遮断でスイッチＱ２が導通の状態２の２種類の状態をもち，被駆動素子のゲート容量に充電されている電荷を放電をする過渡において，状態２としてゲート容量に充電されている電荷をインダクタンス素子Ｌ１を介し放電するとともにインダクタンス素子Ｌ１にエネルギーを蓄える状態を経て，状態１としてインダクタンス素子Ｌ１に蓄えられたエネルギーによりＩＧＢＴ１のゲート容量に充電された電荷を放電するとともに電源Ｂ１に電流を回生し充電する．【選択図】  図１
2006081382.tif 000002
【特許請求の範囲】
【請求項１】
素子の駆動信号を生成する制御装置を備え，電力の供給と蓄電が可能な電源を備え，その電源に２個のスイッチがトーテンポールに接続される構造によって電源と出力を導通する状態１と電源と出力を切り離しかつ出力端を短絡する状態２の切り替えが可能なプッシュプル回路にインダクタンス素子が直列に接続される構造の素子の駆動装置であって，素子の駆動信号入力端子に存在する静電容量に充電されている電荷の放電を，プッシュプル回路を状態２とし素子の駆動信号入力端子に存在する静電容量の充電電荷をインダクタンス素子を介して放電し，これと同時にインダクタンス素子に放電電流が流れインダクタンス素子にエネルギーが蓄えられる状態を経て，プッシュプル回路を状態１としインダクタンス素子に蓄えられているエネルギーを電源に回生し充電することを特徴とする装置．
【請求項２】
請求項１に記載の駆動装置であって，素子の駆動信号入力端子に存在する静電容量の充電および放電を行う際，プッシュプル回路が設定する，状態１または状態２の駆動内容と駆動内容の状態が保持される時間と駆動状態の時間遷移に関するスケジュール情報をもち，同スケジュールに基づきプッシュプル回路の状態設定を実施して，素子の駆動信号入力端子に流れる電流の調整および素子の駆動信号入力端子電圧の調整ができることを特徴とする制御方式．
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は，駆動信号入力端子に静電容量（ゲート容量またはミラー容量など）をもつ素子（ＭＯＳ−ＦＥＴやＩＧＢＴなど）の駆動装置および素子の駆動制御方法に関する．
【背景技術】
【０００２】  駆動信号入力端子に静電容量（ゲート容量またはミラー容量など）をもつ素子（ＭＯＳ−ＦＥＴやＩＧＢＴなど）は駆動信号入力端子（ゲート）に，ゲート容量（ＭＯＳ−ＦＥＴの場合：ゲート−ソース間にある静電容量，ＩＧＢＴの場合：ゲート−エミッタ間にある容量）やミラー容量（ＭＯＳ−ＦＥＴの場合：ゲート−ドレイン間にある静電容量，ＩＧＢＴの場合：ゲート−コレクタ間にある容量）などの静電容量をもつ．従来，このようなゲートに静電容量をもつ素子の駆動は，電源を備えたプッシュプル回路と駆動信号入力端子への電流を制限するゲート抵抗から構成される装置がある．この装置は，プッシュプル回路によって駆動電圧を素子のゲートに対して出力する．素子の駆動状態を変化させる過渡時，ゲート抵抗は素子のゲートへ供給される電流を制限する．
（例えば，特許文献１参照．）．
【特許文献１】特開平０８−２７５５０号
【発明の開示】
【発明が解決しようとする課題】
【０００３】  ところで，駆動信号入力端子に静電容量をもつ素子はＭＯＳ−ＦＥＴやＩＧＢＴなどが知られる．これらの素子には駆動信号入力端子（ゲート）と，素子のその他の端子間に，素子の構成上つくられる静電容量（ゲート容量やミラー容量）や，素子の駆動信号入力端子と素子ケース間，素子の駆動信号入力端子とグランドやその他の導電体との間などの静電容量が存在する（以下この静電容量を駆動信号入力端子の静電容量という）．
素子の駆動は，駆動信号入力端子電圧の変化によって素子抵抗（ＭＯＳ−ＦＥＴの場合：ドレイン−ソース間の抵抗，ＩＧＢＴの場合：コレクタ−エミッタ間抵抗）の変化をさせる．そのためには，電源を備えたプッシュプル回路と駆動信号入力端子への電流を制限するためのゲート抵抗から構成される装置によって素子の駆動信号入力端子の静電容量に対し充電電流または放電電流を流し駆動信号入力端子の電圧を変化させる必要がある．【０００４】  しかし従来，素子の駆動状態を変化させる過渡で駆動信号入力端子の静電容量に対して流す充電電流または放電電流によって，ゲート抵抗にジュール熱が発生しエネルギー消費が大きく，駆動装置の効率を悪化させ，さらに駆動装置に備えた電源の供給電力が大きく，重量および容積が増加してしまうという問題があった．【０００５】  本発明は，上記課題に鑑みてなされたもので，素子の駆動装置の効率改善，重量および容積の小型化に寄与する素子駆動効率向上の方法を提供することを目的とする．
【課題を解決するための手段】
【０００６】  上記課題を解決するために請求項１の発明に係わる素子の駆動装置は，素子の駆動信号を生成する制御装置（例えば実施形態の３）を備え，電力の供給と蓄電が可能な電源（例えば実施形態のＢ１）を備え，その電源に２個のスイッチ（例えば実施形態のＱ１，Ｑ２）がトーテンポールに接続される構造によって電源と出力を導通する状態１（例えば実施形態のＱ１を導通，Ｑ２を遮断）と電源と出力を切り離しかつ出力端を短絡する状態２（例えば実施形態のＱ１を遮断，Ｑ２を導通）の切り替えが可能なプッシュプル回路（例えば実施形態の２）にインダクタンス素子（例えば実施形態のＬ１）が直列に接続される構造の素子の駆動装置（例えば実施形態の１）であって，素子の駆動信号入力端子に存在する静電容量に充電されている電荷の放電を，プッシュプル回路（例えば実施形態の２）を状態２とし素子の駆動信号入力端子に存在する静電容量の充電電荷をインダクタンス素子（例えば実施形態のＬ１）を介して放電し，これと同時にインダクタンス素子（例えば実施形態のＬ１）に放電電流が流れインダクタンス素子（例えば実施形態のＬ１）にエネルギーが蓄えられる状態を経て，プッシュプル回路（例えば実施形態の２）を状態１としインダクタンス素子（例えば実施形態のＬ１）に蓄えられているエネルギーを電源（例えば実施形態のＢ１）に回生し充電することを特徴とする．【０００７】  以上の構成を備えた駆動装置は，素子の駆動信号入力端子に存在する静電容量の充電および放電を行う際，プッシュプル回路（例えば実施形態の２）が設定する，状態１または状態２の駆動内容と駆動内容の状態が保持される時間と駆動状態の時間遷移に関するスケジュール情報をもち，同スケジュールに基づきプッシュプル回路（例えば実施形態の２）の状態設定を実施して，素子の駆動信号入力端子に流れる電流の調整および素子の駆動信号入力端子電圧の調整ができる．
【発明の効果】
【０００８】  本発明は，素子の駆動電力を小さく抑えることができ装置全体の駆動効率が向上する利点があるばかりでなく，素子の駆動装置に備える電源の重量および容積を小さくすることが可能になる．
【発明を実施するための最良の形態】
【０００９】  以下，図面を参照して本発明の実施の形態について説明する．
（全体構成）
本実施の形態の駆動装置は，例えば電力変換器などを構成するＭＯＳ−ＦＥＴ，ＩＧＢＴなどの素子を駆動をする際に有用な装置である．図１は，本発明の実施形態の素子の駆動装置の構成を示すブロック図である．図１において被駆動素子は，駆動信号入力端子間にゲート容量やミラー容量をもつＭＯＳ−ＦＥＴやＩＧＢＴなどの素子である．【００１０】（素子の駆動装置）
また，図１において電源Ｂ１は電力を供給および充電ができる装置で化学電池，コンデンサ，蓄電装置，電力変換装置などや，またこれらの組み合わせにより構成される電源である．電源Ｂ１の正極端子と負極端子との間にはスイッチＱ１，Ｑ２がトーテンポールに接続されプッシュプル回路２を構成する．スイッチＱ１，Ｑ２への制御信号は制御装置３によって与えられる．プッシュプル回路２の出力はスイッチＱ１，Ｑ２の状態により２種類の状態をもつ．スイッチＱ１が導通でスイッチＱ２が遮断の状態を状態１，スイッチＱ１が遮断でスイッチＱ２が導通の状態を状態２とする．よってプッシュプル回路２は状態１においては電源Ｂ１がインダクタンス素子Ｌ１を介してＭＯＳ−ＦＥＴ，ＩＧＢＴなどの素子の駆動信号入力端子であるゲートに接続される状態である．また，プッシュプル回路２は状態２においては電源Ｂ１とインダクタンス素子Ｌ１が切り離されかつＭＯＳ−ＦＥＴ，ＩＧＢＴなどの素子の駆動信号入力端子はインダクタンス素子Ｌ１を介して短絡接続される状態である．【００１１】（制御方法）
図２はＩＧＢＴ素子の駆動装置の実施形態の動作を示す回路図である．図２はＩＧＢＴ１のゲート容量に充電されている電荷を放電をすることによりＩＧＢＴ１の駆動状態に変化を与える過渡において，電源Ｂ１に回生充電する動作を示している．スイッチＱ１が遮断しスイッチＱ２が導通する状態として，ＩＧＢＴ１のゲート容量に充電されている電荷をインダクタンス素子Ｌ１を介してＱ２を導通する電流ループ（Ａ）を形成する．するとＩＧＢＴ１のゲート容量に充電されている電荷がインダクタンス素子Ｌ１を介し放電される．同時にインダクタンス素子Ｌ１に電流が流れることによってインダクタンス素子Ｌ１にエネルギーが蓄えられる．この状態を経てスイッチＱ２を電気的に遮断してスイッチＱ１を導通状態（ただしＭＯＳ−ＦＥＴに寄生するダイオードによる導通とＭＯＳ−ＦＥＴを導通状態にしての導通のいずれかまたは両方のケースがある）にして，ＩＧＢＴ１のゲート容量とインダクタンス素子Ｌ１と導通するスイッチＱ１と電源Ｂ１とからなる電流ループ（Ｂ）を形成して，インダクタンス素子Ｌ１に蓄えられたエネルギーによりＩＧＢＴ１のゲート容量に充電された電荷を放電するとともに電源Ｂ１に電流を充電する．【００１２】  図３はＩＧＢＴ素子の駆動装置の実施形態の動作を示す回路図である．図３はＩＧＢＴ１のゲート容量に対して電荷を充電することによりＩＧＢＴ１の駆動状態に変化を与える過渡の動作を示している．スイッチＱ１が導通しスイッチＱ２が遮断する状態として，電源Ｂ１と導通したＱ１とインダクタンス素子Ｌ１とＩＧＢＴ１のゲート容量からなる電流ループ（Ｄ）を形成する．すると電源Ｂ１からインダクタンス素子Ｌ１を介しＩＧＢＴ１のゲート容量に充電される．同時にインダクタンス素子Ｌ１に電流が流れることによってインダクタンス素子Ｌ１にエネルギーが蓄えられる．この状態を経てスイッチＱ１を電気的に遮断してスイッチＱ２を導通状態（ただしＭＯＳ−ＦＥＴに寄生するダイオードによる導通とＭＯＳ−ＦＥＴを導通状態にしての導通のいずれかまたは両方のケースがある）にして，ＩＧＢＴ１のゲート容量とインダクタンス素子Ｌ１と導通するスイッチＱ２とからなる電流ループ（Ｃ）を形成して，インダクタンス素子Ｌ１に蓄えられたエネルギーによりＩＧＢＴ１のゲート容量を充電する．【００１３】  図４はＩＧＢＴ１のゲート容量に充電または放電することによりＩＧＢＴ１の駆動状態に変化を与える過渡において，スイッチＱ１，Ｑ２のスイッチングの状態とＩＧＢＴ１のゲートの電流，電圧の関係を示した波形図である．【００１４】  表１は本実施の形態の駆動装置にあらかじめもち，ＩＧＢＴ１のゲート容量とインダクタンス素子Ｌ１のインダクタンスによるＬＣ共振でＩＧＢＴ１のゲートに過大な電流が流れることを抑制，およびＩＧＢＴ１のゲートに過大な電圧が与えられることを抑制することのできるスイッチＱ１，Ｑ２の駆動情報で，スイッチＱ１，Ｑ２の状態と次のシーケンスへの遷移時間についてを示したスイッチ駆動のスケジュール表である．【００１５】  たとえばＩＧＢＴ１のゲート容量を充電する際，同スケジュール表（ゲート容量の充電）の状態（１）に示すＱ１，Ｑ２に従ってのスイッチＱ１，Ｑ２を設���しＴｃ１時間経過後，同スケジュール表の状態の次項（２）に遷移し，スイッチの設定と時間保持についてを同様に実施し状態項（１）から（ｎ）まで順番に行うことによってＩＧＢＴ１のゲートに流れる電流および電圧を調整することができる．ただし遷移時間Ｔｃ１からＴｃｎおよびｎは任意の値である．【００１６】  たとえばＩＧＢＴ１のゲート容量を放電する場合の過渡において，同スケジュール表（ゲート容量の放電）の状態（１）に示すスイッチＱ１，Ｑ２の駆動状態に設定しＴｄ１時間経過後，同スケジュール表の状態の次項（２）に遷移し，スイッチの設定と時間保持についてを同様に実施し状態項（１）から（ｍ）まで順番に行うことによってＩＧＢＴ１のゲートに流れる電流および電圧を調整することができる．ただし遷移時間Ｔｄ１からＴｄｍおよびｍは任意の値である．
【実施例】
【００１７】（全体構成）
本実施の形態の駆動装置は，例えば高電圧の電力変換器を構成するＭＯＳ−ＦＥＴ，ＩＧＢＴなどの素子の駆動において，これらの素子を制御および駆動するために必要な低電圧の電源と本実施の形態の駆動装置によって駆動されるＭＯＳ−ＦＥＴ，ＩＧＢＴなどの素子に導通される高電圧の電源との２系統の電源を用いるシステムで，これら２系統の電源を電気的に絶縁の必要性がある素子駆動をする際に有用な装置である．図５は，本発明の実施形態の素子の駆動装置の構成を示すブロック図である．図５においてＩＧＢＴ１は，駆動信号入力端子間にゲート容量やミラー容量をもつ素子の例として示すものでＭＯＳ−ＦＥＴなどの素子も駆動することが可能である．ＩＧＢＴ１の駆動信号入力端子であるゲートへの電力の授受はインダクタンス素子Ｌ２，Ｌ３から構成されるトランスを介して素子の駆動装置１より行われる．【００１８】（トランス）
インダクタンス素子Ｌ２，Ｌ３から構成されるトランスＴ１は，相互誘導作用によってインダクタンス素子Ｌ２からＬ３への電力伝達，およびインダクタンス素子Ｌ３からＬ２への電力伝達が可能なトランスである．このトランスのインダクタンス素子Ｌ２の巻き数をＮ２とし，インダクタンス素子Ｌ３の巻き数をＮ３とする．また，インダクタンス素子Ｌ２にかかる電圧をＶＬ２とし，インダクタンス素子Ｌ３にかかる電圧をＶＬ３とすると電圧と巻き数には式（イ）の関係がある．【００１９】ＶＬ２：ＶＬ３≒Ｎ２：Ｎ３（Ｎ２，Ｎ３は任意の数）        ・・・（イ）【００２０】ＶＬ３には常にＩＧＢＴ１のゲート容量に充電された電圧が接続されているためＶＬ２は式（イ）に応じた電圧（ＶＬ３とは比例関係）が現れ，ＩＧＢＴ１のゲート容量に充電された電圧の変化に比例してＶＬ２も連動して変動する特徴がある．【００２１】（素子の駆動装置）
素子の駆動装置１を構成する電源Ｂ１は電気エネルギーを充放電できる装置で化学電池，コンデンサ，蓄電装置，電力変換装置などや，またこれらの組み合わせにより構成される電源である．電源Ｂ１の正極端子と負極端子との間にはスイッチＱ１，Ｑ２がトーテンポールに接続されプッシュプル回路２を構成する．スイッチＱ１，Ｑ２への制御信号は制御装置３によって与えられる．プッシュプル回路２の出力はスイッチＱ１，Ｑ２の状態により２種類の状態をもつ．スイッチＱ１が導通でスイッチＱ２が遮断の状態を状態１，スイッチＱ１が遮断でスイッチＱ２が導通の状態を状態２とする．よって状態１は電源Ｂ１と導通状態のスイッチＱ１とインダクタンス素子Ｌ１とＬ２とによって環状の電路を形成する．すると電源Ｂ１はインダクタンス素子Ｌ１を介してインダクタンス素子Ｌ２，Ｌ３間の電磁誘導によってＩＧＢＴ１のゲートに対して電力の授受が行われる．状態２は電源Ｂ１とインダクタンス素子Ｌ１が切り離されかつ導通状態のスイッチＱ２とインダクタンス素子Ｌ１とＬ２とによって環状の電路を形成する．するとＩＧＢＴ１のゲートはインダクタンス素子Ｌ２，Ｌ３間の相互誘導によって電力の授受が可能で，インダクタンス素子Ｌ２に現れる電圧をインダクタンス素子Ｌ１を介して短絡接続される状態である．【００２２】  トランスＴ１には漏れ磁束によりインダクタンス素子Ｌ２，Ｌ３間で相互に誘導されるインダクタンスの他に相互に誘導されない自己インダクタンスが存在する．図５におけるインダクタンス素子Ｌ１は前記トランスＴ１の漏れ磁束による自己インダクタンスによって実現することも可能である．また，トランスＴ１と別に設置することも可能である．【００２３】（制御方法）
図６はＩＧＢＴ素子の駆動装置の実施形態の動作を示す回路図である．図６はＩＧＢＴ１のゲート容量に充電されている電荷を放電をすることによりＩＧＢＴ１の駆動状態に変化を与える過渡において，電源Ｂ１に回生充電する動作を示している．スイッチＱ１が遮断しスイッチＱ２が導通する状態として，インダクタンス素子Ｌ２に現れる電圧をインダクタンス素子Ｌ１を介してＱ２を導通する電流ループ（Ｅ）を形成する．するとインダクタンス素子Ｌ１に電流が流れることによってインダクタンス素子Ｌ１にエネルギーが蓄えられる．同時にＩＧＢＴ１のゲート容量に充電されている電荷がインダクタンス素子Ｌ３を介し放電される．この状態を経てスイッチＱ２を電気的に遮断してスイッチＱ１を導通状態（ただしＭＯＳ−ＦＥＴに寄生するダイオードによる導通とＭＯＳ−ＦＥＴを導通状態にしての導通のいずれかまたは両方のケースがある）にして，インダクタンス素子Ｌ２とインダクタンス素子Ｌ１と導通するスイッチＱ１と電源Ｂ１とからなる電流ループ（Ｆ）を形成して，インダクタンス素子Ｌ１に蓄えられたエネルギーにより電源Ｂ１に電流を充電する．同時にＩＧＢＴ１のゲート容量に充電された電荷はインダクタンス素子Ｌ３を介して放電される．【００２４】  図７はＩＧＢＴ素子の駆動装置の実施形態の動作を示す回路図である．図７はＩＧＢＴ１のゲート容量に対して電荷を充電することによりＩＧＢＴ１の駆動状態に変化を与える過渡の動作を示している．スイッチＱ１が導通しスイッチＱ２が遮断する状態として，電源Ｂ１と導通したＱ１とインダクタンス素子Ｌ１とインダクタンス素子Ｌ２からなる電流ループ（Ｈ）を形成する．すると同時にインダクタンス素子Ｌ２に供給される電力は相互誘導作用によりインダクタンス素子Ｌ３を介しＩＧＢＴ１のゲート容量に充電される．さらに同時にインダクタンス素子Ｌ１に電流が流れることによってインダクタンス素子Ｌ１にエネルギーが蓄えられる．この状態を経てスイッチＱ１を電気的に遮断してスイッチＱ２を導通状態（ただしＭＯＳ−ＦＥＴに寄生するダイオードによる導通とＭＯＳ−ＦＥＴを導通状態にしての導通のいずれかまたは両方のケースがある）にして，インダクタンス素子Ｌ１とインダクタンス素子Ｌ２と導通するスイッチＱ２とからなる電流ループ（Ｇ）を形成して，インダクタンス素子Ｌ１に蓄えられたエネルギーをインダクタンス素子Ｌ２に供給する．同時に相互誘導作用によりインダクタンス素子Ｌ３からＩＧＢＴ１のゲート容量を充電する．
【図面の簡単な説明】
【００２５】
【図１】  本発明の実施形態の素子駆動の構成を示すブロック図である．
【図２】  同実施形態の駆動装置の動作を示す回路図である．
【図３】  同実施形態の駆動装置の動作を示す回路図である．
【図４】  同実施形態の駆動動作を示す波形図である．
【図５】  本発明の一実施の形態の素子駆動の構成の例を示すブロック図である
【図６】  同実施例の駆動装置の動作を示す回路図である．
【図７】  同実施例の駆動装置の動作を示す回路図である．
【符号の説明】
【００２６】１  素子の駆動装置
２  プッシュプル回路
３  制御装置
Ｂ１  直流電源
Ｑ１，Ｑ２  スイッチ（寄生ダイオードを含むＭＯＳ−ＦＥＴ）
Ｌ１  インダクタンス素子
Ｔ１  トランス
Ｌ２，Ｌ３  トランスを構成するインダクタンス素子
ＩＧＢＴ１  素子（駆動信号入力端子に静電容量をもつ）
【表１】
2006081382.tif 000003
【図１】
2006081382.tif 000004
【図２】
2006081382.tif 000005
【図３】
2006081382.tif 000006
【図４】
2006081382.tif 000007
【図５】
2006081382.tif 000008
【図６】
2006081382.tif 000009
【図７】
2006081382.tif 000010