(57)【要約】【課題】  Ｐスイッチ及びＮスイッチの接続点での電圧が、接地電位より低くなったときに発生する過大な電流により、基板の電位が不安定になるという問題があった。【解決手段】  本発明に係るスイッチングレギュレータは、第１の接地電圧に接続されたＰ基板上に形成されたスイッチングレギュレータであって、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタと、インダクタンスと、平滑コンデンサとを含み、前記Ｐ基板と、第２の接地電圧に接続された、前記ＮＭＯＳトランジスタを形成するためのＰウェルとの間に、電源電圧に接続されたＮウェルを有する。【選択図】  図１
2006081257.tif 000002
【特許請求の範囲】
【請求項１】
第１の接地電圧に接続されたＰ基板上に形成されたスイッチングレギュレータであって、
一端が電源電圧に接続されたＰＭＯＳトランジスタと、
一端が第２の接地電圧に接続され、前記ＰＭＯＳトランジスタと直列接続されたＮＭＯＳトランジスタであって、前記ＰＭＯＳトランジスタの他端及び当該ＮＭＯＳトランジスタの他端間の接続点に、前記ＰＭＯＳトランジスタとの相補的な切り換えにより生成される切換電圧を出力する前記ＮＭＯＳトランジスタと、
一端が前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタ間の前記接続点に接続されたインダクタンスと、
前記インダクタンスの他端及び前記第１の接地電圧間に接続された平滑コンデンサであって、前記インダクタンスと協働して前記切換電圧を平滑化することにより、出力電圧を生成する前記平滑コンデンサとを含み、
前記Ｐ基板と、前記第２の接地電圧に接続された、前記ＮＭＯＳトランジスタを形成するためのＰウェルとの間に、前記電源電圧に接続されたＮウェルを有することを特徴とするスイッチングレギュレータ。
【請求項２】
前記ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、一方がオンからオフに切り換わった後に、他方がオフからオンに切り換わることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
第１の接地電圧に接続された基板上に形成されたスイッチングレギュレータであって、
一端が電源電圧に接続された第１のトランジスタと、
一端が第２の接地電圧に接続され、前記第１のトランジスタと直列接続された第２のトランジスタであって、前記第１のトランジスタの他端及び当該第２のトランジスタの他端間の接続点に、前記第１のトランジスタとの相補的な切り換えにより生成される切換電圧を出力する前記第２のトランジスタと、
一端が前記第１のトランジスタ及び前記第２のトランジスタ間の前記接続点に接続されたインダクタンスと、
前記インダクタンスの他端及び前記第１の接地電圧間に接続された平滑コンデンサであって、前記インダクタンスと協働して前記切換電圧を平滑化することにより、出力電圧を生成する前記平滑コンデンサとを含み、
前記基板と、前記第２の接地電圧に接続された、前記第２のトランジスタを形成するための第１のウェルとの間に、前記電源電圧に接続された第２のウェルを有することを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特に、当該スイッチングレギュレータが形成された基板に流れる電流の抑止に関する。
【背景技術】
【０００２】
図４は、従来のスイッチングレギュレータの構成を示す回路図であり、図５は、従来のスイッチングレギュレータのＮＭＯＳトランジスタ１０２の構成を示す断面図であり、図６は、従来のスイッチングレギュレータの動作を示すタイムチャートである。従来のスイッチングレギュレータ１００は、下記の特許文献１、特許文献２及び図４に示されるように、ＰＭＯＳトランジスタからなるＰスイッチ１０１及びＮＭＯＳトランジスタからなるＮスイッチ１０２と、インダクタンス１０３と、平滑コンデンサ１０４とを有する。スイッチングレギュレータ１００では、Ｐスイッチ１０１及びＮスイッチ１０２は、図６に示されるように、相互に相補的な切り換えを行い、より詳しくは、Ｐスイッチ１０１がオン状態であり、かつＮスイッチ１０２がオフ状態であるとき、インダクタンス１０３に電源電圧Ｖｄｄから供給される電源電流Ｉｐが流れ、他方で、Ｐスイッチ１０１がオフ状態であり、かつＮスイッチ１０２がオン状態であるとき、インダクタンス１０３に循環電流Ｉｎが流れる。
【０００３】
【特許文献１】特開２０００−９２８２４号公報
【特許文献２】特開２００２−２８１７４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、スイッチングレギュレータ１００では、図６に示されるように、Ｎスイッチ１０２がオン状態からオフ状態に切り換わる時刻ｔａからＰスイッチ１０１がオフ状態からオン状態に切り換わる時刻ｔｂまでの期間、及びＰスイッチ１０１がオン状態からオフ状態に切り換わる時刻ｔｃからＮスイッチ１０２がオフ状態からオン状態に切り換わる時刻ｔｄまでの期間に、インダクタンス１０３での逆起電力により、Ｐスイッチ１０１及びＮスイッチ１０２間の接続点（Ｖｓｗで図示）に、瞬間的に逆起電力が発生する。
【０００５】
特に、図６に示される時刻ｔｃから時刻ｔｄまでの期間では、前記逆起電圧により、図４に示されるＰスイッチ１０１及びＮスイッチ１０２間の接続点での電圧Ｖｓｗが、接地電位である基板電位Ｖｓｓ（Ｖｓｓ＜Ｖｄｄ）より低い電位（マイナス電位）になり、これにより、図５に示されるＰ+端子、Ｐ-ウェル、Ｎ+端子（＋、−は、不純物濃度の大きさを示す。）により形成されるＰＮ接合（ダイオードの記号で図示）に、順バイアスが印加されることになる。この結果、過大な電流がＰ+端子を経由してＰ-基板又はＰ-ウェルに流れ、これにより、接地電位Ｖｓｓが大きく変動し、当該変動により、当該接地電位Ｖｓｓを基準に動作する回路、例えば、スイッチングレギュレータ１００内に設けられている、出力電圧Ｖｏｕｔとの比較のための基準電圧Ｖｒｅｆ（図示せず）を生成する、アナログ回路である基準電圧生成回路（図示せず）の動作が不安定になり、即ち、基準電圧に変動が生じ、その結果、出力電圧Ｖｏｕｔにリプル電圧が発生して電圧変動が大きくなり不安定になるという問題があった。
【課題を解決するための手段】
【０００６】
本発明に係る第１のスイッチングレギュレータは、上記した課題を解決すべく、第１の接地電圧に接続されたＰ基板上に形成されたスイッチングレギュレータであって、一端が電源電圧に接続されたＰＭＯＳトランジスタと、一端が第２の接地電圧に接続され、前記ＰＭＯＳトランジスタと直列接続されたＮＭＯＳトランジスタであって、前記ＰＭＯＳトランジスタの他端及び当該ＮＭＯＳトランジスタの他端間の接続点に、前記ＰＭＯＳトランジスタとの相補的な切り換えにより生成される切換電圧を出力する前記ＮＭＯＳトランジスタと、一端が前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタ間の前記接続点に接続されたインダクタンスと、前記インダクタンスの他端及び前記第１の接地電圧間に接続された平滑コンデンサであって、前記インダクタンスと協働して前記切換電圧を平滑化することにより、出力電圧を生成する前記平滑コンデンサとを含み、前記Ｐ基板と、前記第２の接地電圧に接続された、前記ＮＭＯＳトランジスタを形成するためのＰウェルとの間に、前記電源電圧に接続されたＮウェルを有する。
【０００７】
第１のスイッチングレギュレータによれば、前記Ｎウェルが、前記Ｐウェル及び前記Ｐ基板間に設けられており、これにより、前記Ｎウェル及び前記ＰウェルからなるＰＮ接合が形成され、加えて、前記Ｎウェルが、前記電源電圧に接続されており、これにより、前記ＰＮ接合に逆バイアスが印加されていることから、従来のような逆起電力に基く過大な電流が、Ｐ基板又はＰウェルに流れることを阻止することができ、この結果、Ｐ基板の第１の接地電圧を従来に比して安定的に維持することが可能となる。
【０００８】
上記した第１のスイッチングレギュレータでは、前記ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、一方がオンからオフに切り換わった後に、他方がオフからオンに切り換わる。
【０００９】
本発明に係る第２のスイッチングレギュレータは、上記した課題を解決すべく、第１の接地電圧に接続された基板上に形成されたスイッチングレギュレータであって、一端が電源電圧に接続された第１のトランジスタと、一端が第２の接地電圧に接続され、前記第１のトランジスタと直列接続された第２のトランジスタであって、前記第１のトランジスタの他端及び当該第２のトランジスタの他端間の接続点に、前記第１のトランジスタとの相補的な切り換えにより生成される切換電圧を出力する前記第２のトランジスタと、一端が前記第１のトランジスタ及び前記第２のトランジスタ間の前記接続点に接続されたインダクタンスと、前記インダクタンスの他端及び前記第１の接地電圧間に接続された平滑コンデンサであって、前記インダクタンスと協働して前記切換電圧を平滑化することにより、出力電圧を生成する前記平滑コンデンサとを含み、前記基板と、前記第２の接地電圧に接続された、前記第２のトランジスタを形成するための第１のウェルとの間に、前記電源電圧に接続された第２のウェルを有する。
【発明を実施するための最良の形態】
【００１０】
本発明に係るスイッチングレギュレータの実施例について図面を参照して説明する。
【００１１】
《構成及び動作》
図１は、実施例のスイッチングレギュレータの構成を示す回路図であり、図２は、実施例のスイッチングレギュレータのNスイッチ１６の構成を示す断面図であり、図３は、実施例のスイッチングレギュレータの動作を示すタイムチャートである。
【００１２】
実施例のスイッチングレギュレータ１０は、図１に示されるように、電源電圧Ｖｄｄである入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成すべく、基準電圧生成回路１１と、誤差増幅回路１２と、ＰＷＭ制御回路１３と、制御回路１４と、Ｐスイッチ１５と、Ｎスイッチ１６と、インダクタンス１７と、平滑コンデンサ１８とを有する。
【００１３】
基準電圧生成回路１１は、電源電圧Ｖｄｄ（結線を図示せず）及び第１の接地電圧Ｖｓｓ１に接続されており、出力電圧Ｖｏｕｔが所望の電圧であるか否かを判断する基準となる基準電圧Ｖｒｅｆを生成する。
【００１４】
誤差増幅回路１２は、基準電圧生成回路１１の後段に設けられており、当該誤差増幅回路１２に帰還される出力電圧Ｖｏｕｔと、基準電圧生成回路１１により生成される基準電圧Ｖｒｅｆとの間の誤差電圧を増幅することにより、当該誤差電圧の大きさを表す誤差信号Ｓｅｒを出力する。
【００１５】
ＰＷＭ制御回路１３は、誤差増幅回路１２の後段に設けられており、誤差増幅回路１２から出力される誤差信号Ｓｅｒと、基準となるのこぎり波発振回路からの出力パルスＰｒｅｆとを比較することにより、パルス幅を規定するＰＷＭ制御信号Ｓｐｗｍを出力する。
【００１６】
制御回路１４は、ＰＷＭ制御回路１３の後段に設けられており、ＰＷＭ制御回路１３から出力されるＰＷＭ制御信号Ｓｐｗｍに基づき、Ｐスイッチ１５及びＮスイッチ１６の切換動作を制御するための制御信号Ｓｃｎｔを生成し、当該制御信号Ｓｃｎｔを用いてＰスイッチ１５及びＮスイッチ１６の開閉動作を制御し、より正確には、Ｐスイッチ１５及びＮスイッチ１６の開閉を概ね相補的なタイミングで切り換える。
【００１７】
Ｐスイッチ１５及びＮスイッチ１６は、制御回路１４から出力される制御信号Ｓｃｎｔの制御下で切換動作を行うことより切換電圧Ｖｓｗを出力すべく、制御回路１４の後段に、かつ、相互に並列に配置されている。Ｐスイッチ１５は、ＰＭＯＳトランジスタからなり、他方で、Ｎスイッチ１６は、ＮＭＯＳトランジスタを含み、加えて、図１及び図２に示されるように、第１のダイオードＤ１、第２のダイオードＤ２を有する。
【００１８】
ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、それらのゲート電極に制御信号Ｓｃｎｔが入力されており、ＰＭＯＳトランジスタのドレイン電極及びソース電極の一方が入力電圧Ｖｉｎに接続されており、ＮＭＯＳトランジスタのドレイン電極及びソース電極の一方が第２の接地電位Ｖｓｓ２に接続されており、ＰＭＯＳトランジスタのドレイン電極及びソース電極の他方とＮＭＯＳトランジスタのドレイン電極及びソース電極の他方とが接続されている。
【００１９】
第１、第２のダイオードＤ１、Ｄ２は、図１及び図２に示されるように、第１の接地電位Ｖｓｓ１に接続されているＰ-基板１００、及び前記ＮＭＯＳトランジスタを構成し第２の接地電位Ｖｓｓ２に接続されているＰ-ウェル３２間に、電源電圧Ｖｄｄに接続されているＮ-ウェル３１が配置されることにより形成されている。より正確には、第１のダイオードＤ１は、Ｐ-ウェル３２及びＮ-ウェル３１間に形成されており、第２のダイオードＤ２は、Ｐ-基板３０及びＮ-ウェル３１間に形成されている。上述したように、Ｐ-ウェル３２が第２の接地電位Ｖｓｓ２に接続されており、また、Ｎ-ウェル３１が電源電位Ｖｄｄに接続されていることから、第２のダイオードＤ２は、逆バイアスを印加されている状態である。ここで、第２の接地電位Ｖｓｓ２は、第１の接地電位Ｖｓｓ１と実質的に絶縁されている。
【００２０】
Ｐスイッチ１５及びＮスイッチ１６は、制御信号Ｓｃｎｔの制御下で、図３に示されるように、概ね相補的に切換動作を行い、より正確には、Ｐスイッチ１５のオン及びオフの切り換えと及びＮスイッチ１６のオフ及びオンの切り換えを完全に同時的に行うのではなく、Ｐスイッチ１５及びＮスイッチ１６の一方がオンからオフに切り換わった直後に、他方をオフからオンに切り換えるという、両スイッチ１５、１６の切り換え動作間に遅延時間（時刻ｔ１及び時刻ｔ２間の時間、並びに時刻ｔ３及び時刻ｔ４間の時間）が設けられている。
【００２１】
ここで、特に、図３に示される時刻ｔ３及び時刻ｔ４間の時間には、切換電圧Ｖｓｗが第２の接地電位Ｖｓｓ２より低くなることから、Ｎスイッチ１６がオフ状態であるにも拘わらず、図２に示されるように、Ｎスイッチ１６のドレインとＰ-ウェル３２間での寄生ダイオードＤ３が順方向電圧を印加された状態になることから、Ｎスイッチ１６中で第２の接地電位Ｖｓｓ２を通してＰ-ウェル３２からＮ+ドレインへの方向にＮスイッチ電流Ｉｓｓ２が流れ、他方で、第１のダイオードＤ１は第２の接地電位Ｖｓｓ２及び電源電位Ｖｄｄにより逆バイアスが印加された状態であることから、前記Ｎスイッチ電流Ｉｓｓ２は、Ｐ-基板３０に、換言すれば、第１の接地電位Ｖｓｓ１を通じて流れることはない。
【００２２】
インダクタンス１７は、一端が上記したようなＰＭＯＳトランジスタ及びＮＭＯＳ間の接続点に接続されており、他端が平滑コンデンサ１８の一端に接続されている（以下、インダクタンス１７及び平滑コンデンサ１８間の接続点を「接続点Ｐ」という。））。また、平滑コンデンサ１８は、他端が第１の接地電位Ｖｓｓ１に接続されている。インダクタンス１７及び平滑コンデンサ１８は、相互に協働して切換電圧Ｖｓｗを平滑化することにより、接続点Ｐから出力電圧Ｖｏｕｔを出力すると共に、出力電圧Ｖｏｕｔを誤差増幅回路１２に帰還する。
【００２３】
《効果》
上述したように、実施例のスイッチングレギュレータ１０では、第２の接地電位Ｖｓｓ２に接続されたＮスイッチ１６を構成するＰ-ウェル３２及び第１の接地電位Ｖｓｓ１に接続されたＰ-基板３０間に電源電位Ｖｄｄに接続されたＮ-ウェル３１が設けられており、Ｎ-ウェル３１及びＰ-ウェル３２及びからなる第１のダイオードＤ１（ＰＮ接合）が、第２の接地電位Ｖｓｓ２及び電源電位Ｖｄｄにより逆バイアスされていることから、Ｎスイッチ１６中で第２の接地電位Ｖｓｓ２を介してＮスイッチ電流Ｉｓｓ２が流れるときであっても、当該Ｎスイッチ電流Ｉｓｓ２は、第１の接地電位Ｖｓｓ１を介して流れず、これにより、Ｐ-基板３０の電位である第１の接地電位Ｖｓｓ１は安定的に維持され、この結果、図３に示されるように、出力電圧Ｖｏｕｔを安定に出力することが可能となる。
【００２４】
〈変形例〉
上記した実施例のスイッチングレギュレータ１０でのＰ極性をＮ極性に反転し、Ｎ極性をＰ極性に反転し、電源電圧Ｖｄｄ、第１の電圧Ｖｓｓ１、第２の接地電圧Ｖｓｓ２の大小関係を逆転することにより、上記したと同様な効果を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】実施例のスイッチングレギュレータの構成を示す回路図。
【図２】実施例のスイッチングレギュレータのNスイッチ１６の構成を示す断面図。
【図３】実施例のスイッチングレギュレータの動作を示すタイムチャート。
【図４】従来のスイッチングレギュレータの構成を示す回路図。
【図５】従来のスイッチングレギュレータの構成を示す断面図。
【図６】従来のスイッチングレギュレータの動作を示すタイムチャート。
【符号の説明】
【００２６】
１０  スイッチングレギュレータ    １１  基準電圧生成回路    １２  誤差増幅回路    １３  ＰＷＭ制御回路    １４  制御回路    １５  Ｐスイッチ    １６  Ｎスイッチ    １７  インダクタンス    １８  平滑コンデンサ    Ｄ１  第１のダイオード    Ｄ２  第２のダイオード。
【図１】
2006081257.tif 000003
【図２】
2006081257.tif 000004
【図３】
2006081257.tif 000005
【図４】
2006081257.tif 000006
【図５】
2006081257.tif 000007
【図６】
2006081257.tif 000008