(57)【要約】【課題】  ＭＩＭコンデンサやＰＩＰコンデンサを用いて構成する場合より小さい面積で、しかも出力電圧が変動した場合でもフィルタ特性などが変化することのないフィルタ回路を提供する。【解決手段】  ＭＯＳトランジスタ２のソースＳとドレインＤをバックゲートＢＧに接続し、このバックゲートＢＧとゲートＧとの間を利用したフィルタ回路であって、ＭＯＳトランジスタ２のゲートＧとバックゲートＢＧとの間に与えらえる電圧の絶対値が、しきい値より大きくなるように、ＭＯＳトランジスタ２のゲートＧに与えられる電圧レベルに応じて、ＭＯＳトランジスタ２のバックゲートＢＧに印加する電圧レベルを切り替える切替回路１０を備えるようにした。【選択図】    図１
2006042197.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタのソースとドレインをバックゲートに接続し、該バックゲートとゲートとの間を利用して容量素子が形成されているフィルタ回路であって、
前記ＭＯＳトランジスタのゲートとバックゲートとの間に与えらえる電圧の絶対値が、所定の電圧値より大きくなるように、前記ＭＯＳトランジスタのゲートまたはバックゲートに与えられる電圧レベルに応じて、前記ＭＯＳトランジスタのバックゲートまたはゲートに印加する電圧レベルを切り替える切替回路を備えることを特徴とするフィルタ回路。
【請求項２】
請求項１に記載のフィルタ回路において、
前記切替回路はヒステリシス特性を有する回路を備えていることを特徴とするフィルタ回路。
【請求項３】
請求項２に記載のフィルタ回路において、前記ヒステリシス特性を有する回路は、インバータ回路とバッファ回路との間に接続した第１の抵抗と、前記バッファ回路に対して並列に接続した第２の抵抗とにより構成したことを特徴とするフィルタ回路。
【請求項４】
請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、
前記ＭＯＳトランジスタをＰチャネルトランジスタにより構成し、前記切替回路により前記バックゲートに印加する電圧レベルを、当該Ｐチャネルトランジスタのゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とするフィルタ回路。
【請求項５】
請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、
前記ＭＯＳトランジスタをＰチャネルトランジスタにより構成し、前記切替回路により前記ゲートに印加する電圧レベルを、当該Ｐチャネルトランジスタのバックゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とするフィルタ回路。
【請求項６】
請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、
前記ＭＯＳトランジスタをＮチャネルトランジスタにより構成し、前記切替回路により前記バックゲートに印加する電圧レベルを、当該Ｎチャネルトランジスタのゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とするフィルタ回路。
【請求項７】
請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、
前記ＭＯＳトランジスタをＮチャネルトランジスタにより構成し、前記切替回路により前記ゲートに印加する電圧レベルを、当該Ｎチャネルトランジスタのバックゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とするフィルタ回路。
【請求項８】
請求項１乃至請求項７の何れか一項に記載のフィルタ回路を備えて構成されることを特徴とするＤ／Ａ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路と、フィルタ回路を適用したＤ／Ａ変換器に関わり、特にフィルタ回路の容量素子としてＭＯＳトランジスタを用いる場合に好適なものである。
【背景技術】
【０００２】
図１１、図１２は従来のローパスフィルタ回路の構成を示した図である。
図１１に示すローパスフィルタ回路５０は、抵抗５１とコンデンサ５２とから構成されている。この場合、コンデンサ５２にはＭＩＭ（メタル層間）コンデンサ、またはＰＩＰ（ポリシリコン層間）コンデンサが用いられている。また図１２に示すローパスフィルタ回路６０は、抵抗６１とＭＯＳトランジスタ６２とから構成されている。つまり、図１２に示すローパスフィルタ回路６０は、コンデンサの代わりにＭＯＳトランジスタ６２を容量素子として用いるようにしている。この場合、ＭＯＳトランジスタ６２のゲートＧを出力ラインに接続し、そのソースＳ、ドレインＤ、及びバックゲートＢＧをＧＮＤに接続してバックゲートＢＧの電位を固定するようにしている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記図１１に示すようにローパスフィルタ回路５０を構成した場合、容量素子であるＰＩＰコンデンサやＭＩＭコンデンサは、単位面積当たりの容量値が小さいため、必要な容量値を確保しようとすると容量素子の面積が大きくなる。この結果、フィルタ回路が大型化するという欠点があった。
これに対して、図１２に示すようにローパスフィルタ６０を構成した場合、ＭＯＳトランジスタのほうが、ＰＩＰコンデンサやＭＩＭコンデンサに比べて単位面積当たりの容量値が大きいため容量素子の面積を小さくできるため、フィルタ回路を小型化することができる。しかしながら、この場合は、ＭＯＳトランジスタ６２のバックゲートＢＧの電位がＧＮＤレベルに固定されているため、ＭＯＳトランジスタ６２のゲート電圧レベルが変動してゲート−バックゲート間の電位差が無くなると容量値が小さくなってしまう。つまりフィルタ回路の特性が変化してしまうという欠点があった。
そこで、本発明は上記したような点を鑑みてなされたものであり、ＭＩＭコンデンサやＰＩＰコンデンサなどの容量素子を用いて構成する場合より小さい面積で、しかも出力電圧が変動した場合でもフィルタ特性などが変化することのないフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するため、請求項１記載の発明は、ＭＯＳトランジスタのソースとドレインをバックゲートに接続し、該バックゲートとゲートとの間を利用して容量素子が形成されているフィルタ回路であって、前記ＭＯＳトランジスタのゲートとバックゲートとの間に与えらえる電圧の絶対値が、所定の電圧値より大きくなるように、前記ＭＯＳトランジスタのゲートまたはバックゲートに与えられる電圧レベルに応じて、前記ＭＯＳトランジスタのバックゲートまたはゲートに印加する電圧レベルを切り替える切替回路を備えることを特徴とする。
請求項２記載の発明は、請求項１に記載のフィルタ回路において、請求項１に記載のフィルタ回路において、前記切替回路はヒステリシス特性を有する回路を備えていることを特徴とする。
請求項３記載の発明は、請求項２に記載のフィルタ回路において、前記ヒステリシス特性を有する回路は、インバータ回路とバッファ回路との間に接続した第１の抵抗と、前記バッファ回路に対して並列に接続した第２の抵抗とにより構成したことを特徴とする。
請求項４記載の発明は、請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、前記ＭＯＳトランジスタをＰチャネルトランジスタにより構成し、前記切替回路により前記バックゲートに印加する電圧レベルを、当該Ｐチャネルトランジスタのゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とする。
請求項５記載の発明は、請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、前記ＭＯＳトランジスタをＰチャネルトランジスタにより構成し、前記切替回路により前記ゲートに印加する電圧レベルを、当該Ｐチャネルトランジスタのバックゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とする。
請求項６記載の発明は、請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、前記ＭＯＳトランジスタをＮチャネルトランジスタにより構成し、前記切替回路により前記バックゲートに印加する電圧レベルを、当該Ｎチャネルトランジスタのゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とする。
請求項７記載の発明は、請求項１乃至請求項３の何れか一項に記載のフィルタ回路において、前記ＭＯＳトランジスタをＮチャネルトランジスタにより構成し、前記切替回路により前記ゲートに印加する電圧レベルを、当該Ｎチャネルトランジスタのバックゲートに供給される電圧レベルに応じて切り替えるようにしたことを特徴とする。
請求項８記載の発明は、請求項１乃至請求項７の何れか一項に記載のフィルタ回路を備えて構成されることを特徴とする。
【発明の効果】
【０００５】
本発明によれば、ＭＯＳトランジスタのゲートまたはバックゲートに与えられる電圧レベルに応じて、ＭＯＳトランジスタのバックゲートまたはゲートに印加する電圧レベルを切り替える切替回路を設けたことで、ＭＯＳトランジスタを容量素子として用いた場合でも、出力電圧の変動に伴って発生するフィルタ回路の特性変化を防止することができるようになる。これにより、ＭＩＭコンデンサやＰＩＰコンデンサなどの容量素子を用いて構成する場合より小さい面積で、しかも同等以上の容量値を確保することができるようになり、フィルタ回路の小型化を図ることができる。
特に、切替回路にヒステリシス回路を設けると、フィルタ回路の出力電圧が不安定であっても、ＭＯＳトランジスタの容量値を一定に保つことができるという利点がある。
また、ヒステリシス回路は、インバータ回路とバッファ回路との間に第１の抵抗を接続し、バッファ回路に対して並列に第２の抵抗を接続するこという簡単な構成で実現することができる。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照しながら本発明の実施の形態を説明する。
図１は、本発明の実施の形態としてのフィルタ回路の一構成例を示した図である。
この図１に示す本実施の形態のフィルタ回路は、抵抗１、容量素子であるＭＯＳトランジスタ２、切替回路１０により構成され、抵抗１は入力と出力との間に接続される。ＭＯＳトランジスタ２はＰチャネルトランジスタとされ、そのゲートＧを出力ラインに接続し、そのソースＳ、ドレインＤ、及びバックゲートＢＧを切替回路１０の出力側に接続するようにして構成している。
図２は、上記図１に示したフィルタ回路の切替回路１０の回路構成を示した図であり、この図に示すように、切替回路１０は、インバータ回路３、抵抗（第１の抵抗）４、破線で示したバッファ回路５を構成するインバータ回路６及びインバータ回路７の直列回路と、バッファ回路５に対して並列に接続された抵抗（第２の抵抗）８により構成される。
図３は、本実施の形態のフィルタ回路に備えられているＭＯＳトランジスタのゲート−バックゲート間の容量−電圧特性（Ｃ−Ｖ特性）を示した図である。
なお、図３に示すＣ−Ｖ特性は、ＭＯＳトランジスタをＰチャネルトランジスタとし、そのバックゲートＢＧにソースＳとドレインＤを接続したときの特性である。
まず、ＭＯＳトランジスタのゲート電位がバックゲート電位より十分低く、ゲート−バックゲート間の電圧Ｖが負で、さらにしきい値電圧−Ｖｔｈより低い時は、ＭＯＳトランジスタにおいてチャネルが形成され、そのゲート−バックゲート間の容量値はゲート酸化膜により決定される容量値Ｃ１となる。そして、ゲート−バックゲート間の電圧Ｖが負であるに関わらず、しきい値電圧−Ｖｔｈより高くなった時は、ＭＯＳトランジスタのチャネルがなくなり、ゲート−バックゲート間の容量値はゲート酸化膜とＭＯＳトランジスタが接続される基板（図示しない）との直列容量により決定される容量値Ｃ２まで低下することになる。そして、ゲート−バックゲート間の電圧Ｖが正で、しかもしきい値電圧＋Ｖｔｈより高くなると、基板部（図示しない）の表面に電子が集まり、ゲート−バックゲート間の容量値は、再びゲート酸化膜の容量値Ｃ１となる。
このようにＭＯＳトランジスタのゲート−バックゲート間のＣ−Ｖ特性は、ゲート−バックゲート間電圧がしきい値電圧−Ｖｔｈより高く、しきい値電圧＋Ｖｔｈより小さいときはゲート−バックゲート間の容量値が小さくなる。つまり、ＭＯＳトランジスタは、ゲート−バックゲート間の電圧の絶対値がしきい値電圧Ｖｔｈより低い場合に、ＭＯＳトランジスタのゲート−バックゲート間の容量値が小さくなってしまうことになる。なお、図３にはＰチャネルのＭＯＳトランジスタのＣ−Ｖ特性を示したが、ＮチャネルのＭＯＳトランジスタでも、極性が逆になるもののほぼ同じ特性になる。
そこで、本実施の形態のフィルタ回路は、このようなＭＯＳトランジスタのＣ−Ｖ特性に着目して、切替回路１０によりＭＯＳトランジスタのバックゲートＢＫに印加するバックゲート電圧をＨｉｇｈレベルまたはＬｏｗレベルに切り替えることで、フィルタ回路の出力電圧レベルが変動した場合でもＭＯＳトランジスタの容量値を一定に保つようにしている。
【０００７】
ここで、図２を参照しながら切替回路１０の動作を説明する。なお、Ｈｉｇｈレベルは動作電圧Ｖｃｃレベル、ＬｏｗレベルとはＧＮＤレベルとする。
まず、フィルタ回路の出力電圧ＶｏｕｔがＨｉｇｈレベルのときは、切替回路１０のインバータ回路３の出力レベルはＬｏｗレベルとなり、破線で囲ったバッファ回路５の出力レベルはＬｏｗレベルとなる。つまり、フィルタ回路の出力電圧ＶｏｕｔがＨｉｇｈレベルで、ＭＯＳトランジスタ２のゲート電圧がＨｉｇｈレベルの場合は、バックゲート電圧はＬｏｗレベルとなる。
一方、フィルタ回路の出力電圧ＶｏｕｔがＬｏｗレベルのときは、切替回路１０のインバータ３の出力レベルはＨｉｇｈレベルとなるので、破線で囲ったバッファ回路５の出力もＨｉｇｈレベルとなる。つまり、フィルタ回路の出力電圧ＶｏｕｔがＬｏｗレベルで、ＭＯＳトランジスタ２のゲート電圧がＬｏｗレベルの場合は、バックゲート電圧はＨｉｇｈレベルとなる。
このように本実施の形態のフィルタ回路においては、フィルタ回路の出力電圧Ｖｏｕｔのレベルに応じて、切替回路１０によりＭＯＳトランジスタのバックゲートに印加する電圧レベルを切り替えるようにしている。これにより、フィルタ回路の出力電圧Ｖｏｕｔが変動した場合でも、ＭＯＳトランジスタ２のゲート−バックゲート間電圧をしきい値電圧Ｖｔｈより大きくできるので、ＭＯＳトランジスタ２の容量値をほぼ一定に保つことができるようになる。
【０００８】
また、本実施の形態のフィルタ回路においては、インバータ回路３とバッファ回路５との間に抵抗４を直列に接続するとともに、バッファ回路５に対して並列に抵抗８を接続することにより、切替回路１０にヒステリシス特性を与えるようにしている。
図４は、切替回路１０のヒステリシス特性を示した図であり、この図を参照しながらヒステリシス特性について説明する。なお、このようなヒステリシス特性は、抵抗４の抵抗値ＲＡと抵抗８の抵抗値ＲＢとの比によって決定される。
例えばフィルタ回路の出力電圧Ｖｏｕｔが駆動電圧Ｖｃｃから低下すると、これに伴ってバッファ回路５の入力電圧Ｖｉｎ１が上昇する。そしてバッファ回路５の入力電圧Ｖｉｎ１がＶＣＣ／２に達した時にインバータ回路６がＬｏｗレベルからＨｉｇｈレベルに切り替わることになる。ただし、バッファ回路５のインバータ回路６はＶＣＣ／２に達した時点では即座にＨｉｇｈレベルには切り替わらず、ＶＣＣ／２より抵抗４の抵抗値ＲＡと抵抗８の抵抗値ＲＢとの比（ＲＡ／ＲＢ）だけ高い電圧値で、ＬｏｗレベルからＨｉｇｈレベルに切り替わることになる。つまり、図４に示すように、バッファ回路５の入力電圧Ｖｉｎ１が電圧値ａになったときに、バッファ回路５の出力電圧Ｖｏｕｔ１がＬｏｗレベルからＨｉｇｈレベルに切り替わることになる。
一方、フィルタ回路の出力電圧ＶｏｕｔがＧＮＤレベルから上昇すると、これに伴ってバッファ回路５の入力電圧Ｖｉｎ１が低下する。そしてバッファ回路５の入力電圧Ｖｉｎ１が、ＶＣＣ／２以下になった時にインバータ回路６がＨｉｇｈレベルからＬｏｗレベルに切り替わることになるが、この場合もインバータ回路７はＶＣＣ／２に以下になった時点で即座にＬｏｗレベルには切り替わらず、上記同様、ＶＣＣ／２より抵抗４の抵抗値ＲＡと抵抗８の抵抗値ＲＢとの比（ＲＡ／ＲＢ）だけ低い電圧値で、ＨｉｇｈレベルからＬｏｗレベルに切り替わることになる。つまり、図４に示すように、バッファ回路５の入力電圧Ｖｉｎ１が電圧値ｂになったときにバッファ回路５の出力電圧Ｖｏｕｔ１がＨｉｇｈレベルからＬｏｗレベルに切り替わるようになる。
このように、切替回路１０に抵抗４と抵抗８を設けてヒステリシス特性を与えるようにすれば、フィルタ回路の出力電圧ＶｏｕｔがＶＣＣ／２近辺で安定しなくても、バッファ回路５の出力電圧ＶｏｕｔをＨｉｇｈレベル、またはＬｏｗレベルのいずれかに安定させることができるので、ＭＯＳトランジスタの容量値を一定に保つことができるようになる。
このように本実施の形態のフィルタ回路によれば、ＭＯＳトランジスタ２のゲートＧに与えられる電圧レベルに応じて、ＭＯＳトランジスタ２のバックゲートＢＧに印加する電圧レベルを切り替える切替回路１０を設けたことで、ＭＯＳトランジスタ２を容量素子として用いた場合でも、出力電圧Ｖｏｕｔの変動に伴って発生するフィルタ回路の特性変化を防止することができるようになる。これにより、ＭＩＭコンデンサやＰＩＰコンデンサなどの容量素子を用いて構成する場合より小さい面積で、しかも同等以上の容量値を確保することができるようになり、フィルタ回路の小型化を図ることができる。
また、これまで説明したフィルタ回路では、ＭＯＳトランジスタ２をＰチャネルトランジスタにより構成し、このＰチャネルトランジスタのゲートＧをフィルタ回路の出力電圧ラインに接続し、バックゲートＢＧを切替回路１０の出力側に接続するように構成したが、これはあくまでも一例であり、フィルタ回路の構成は他にも考えられるものである。
【０００９】
図５は、第２の実施の形態に係るフィルタ回路の構成を示した図であり、この図５に示すフィルタ回路は、ＭＯＳトランジスタ１１をＰチャネルトランジスタで構成し、このＰチャネルトランジスタのバックゲートＢＧをフィルタ回路の出力ラインに接続し、ゲートＧを切替回路１０の出力側に接続するように構成したものであり、切替回路１０によりゲートＧに印加する電圧レベルを、ＰチャネルトランジスタのバックゲートＢＫに供給される電圧レベルに応じて切り替えることで、上記図１に示したフィルタ回路と同等の効果が得られる。
図６は、第３の実施の形態に係るフィルタ回路の構成を示した図であり、この図６に示すフィルタ回路は、ＭＯＳトランジスタ１２をＮチャネルトランジスタで構成し、このＮチャネルトランジスタのゲートＧをフィルタ回路の出力電圧ラインに接続し、バックゲートＢＧを切替回路１０の出力側に接続するように構成したものであり、切替回路１０によりバックゲートに印加する電圧レベルを、ＮチャネルトランジスタのゲートＫに供給される電圧レベルに応じて切り替えることで、上記図１に示したフィルタ回路と同等の効果が得られる。
図７は、第４の実施の形態に係るフィルタ回路の構成を示した図であり、この図５に示すフィルタ回路は、ＭＯＳトランジスタ１３をＮチャネルトランジスタで構成し、このＮＰチャネルトランジスタのバックゲートＢＧをフィルタ回路の出力電圧ラインに接続し、ゲートＧを切替回路１０の出力側に接続するように構成したものであり、切替回路１０によりゲートに印加する電圧レベルを、ＮチャネルトランジスタのバックゲートＫに供給される電圧レベルに応じて切り替えることで、上記図１に示したフィルタ回路と同等の効果が得られる。
【００１０】
次に、上記した本実施の形態のフィルタ回路を用いて構成される実際の回路例について説明する。
図８は、本実施の形態のフィルタ回路を適用したＤ／Ａコンバータ回路の一例を示した図である。
この図８に示すＤ／Ａコンバータ回路は、ＰＷＭＤＡＣ（Pulse Width Modulation Digital Analog Converter）とされる。入力クロック回路２１、第１のレベルシフト回路（レベルシフタ）２２、フリップフロップ２３、基準クロック回路２４、第２のレベルシフト回路（レベルシフタ）２５、バッファ回路２６、インバータ回路、インバータ回路２７、フィルタ回路１０によって構成される。入力クロック回路２１の入力クロック及び基準クロック回路２４の基準クロックは、それぞれレベルシフタ２２、２５によりレベル変換された後、フリップフロップ２３に入力される。フリップフロップ２３では、入力される基準クロックの立ち上がりで入力クロックのレベルを判定し、その判定結果を出力する。フリップフロップ２３の出力はバッファ２６を介してインバータ回路２７に入力され、インバータ回路２７において反転される。そしてインバータ回路２７の出力電圧ＶＡがフィルタ回路１０に入力され、フィルタ回路１０からは出力電圧ＶＢとして出力されることになる。
【００１１】
図９及び図１０は、フィルタ回路１０の入出力電圧波形の一例を示した図であり、この図９には、入力電圧のＨｉｇｈレベル（３．３Ｖ）とＬｏｗレベル（ＧＮＤ）の期間が同じ例が示されている。この場合、フィルタ回路１０から出力される出力電圧の波形は図１０に示すようになり、出力電圧レベルはＨｉｇｈレベル（３．３Ｖ）とＬｏｗレベル（ＧＮＤレベル）との中間レベル（１．６５Ｖ）となる。
このように構成されるＰＷＭＤＡＣは、出力電圧レベルが０Ｖ〜３．３Ｖの間で変動するため、従来のようなＭＯＳトランジスタを利用したフィルタ回路を適用することができなかったが、本実施の形態のようにフィルタ回路を構成すれば、ＭＯＳトランジスタを利用したフィルタ回路を適用することができるようになる。
なお、本実施の形態ではフィルタ回路をＤ／Ａコンバータ回路に適用する場合を例に挙げて説明したが、これはあくまでも一例であり、Ｄ／Ａコンバータ以外の各種電子回路に適用可能であることは言うまでも無い。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係るフィルタ回路の一構成例を示した図である。
【図２】図１に示したフィルタ回路の切替回路の構成を示した図である。
【図３】本実施の形態のフィルタ回路に備えられているＭＯＳトランジスタのＣ−Ｖ特性を示した図である。
【図４】ヒステリシス特性を示した図である。
【図５】第２の実施の形態に係るフィルタ回路の構成を示した図である。
【図６】第３の実施の形態に係るフィルタ回路の構成を示した図である。
【図７】第４の実施の形態に係るフィルタ回路の構成を示した図である。
【図８】本実施の形態のフィルタ回路を適用したＤ／Ａコンバータ回路の一例を示した図である。
【図９】フィルタ回路の入力電圧波形の一例を示した図である。
【図１０】フィルタ回路の出力電圧波形の一例を示した図である。
【図１１】従来のローパスフィルタ回路の構成を示した図である。
【図１２】従来のローパスフィルタ回路の構成を示した図である。
【符号の説明】
【００１３】
１、４、８  抵抗、２、１１、１２、１３  ＭＯＳトランジスタ、３、６、７  インバータ回路、５  バッファ回路、１０  切替回路、２１  入力クロック回路、２２、２５  レベルシフタ、２３  フリップフロップ、２４  基準クロック回路、２６  バッファ回路、２７  インバータ回路
【図１】
2006042197.tif 000003
【図２】
2006042197.tif 000004
【図３】
2006042197.tif 000005
【図４】
2006042197.tif 000006
【図５】
2006042197.tif 000007
【図６】
2006042197.tif 000008
【図７】
2006042197.tif 000009
【図８】
2006042197.tif 000010
【図９】
2006042197.tif 000011
【図１０】
2006042197.tif 000012
【図１１】
2006042197.tif 000013
【図１２】
2006042197.tif 000014