(57)【要約】【課題】  モータの位相制御に際して発生する振動の発生を軽減することを可能にしたモータの制御方法及びその装置を提供する。【解決手段】  基準信号とモータの位相比較信号とを対比し、位相進み量又は位相遅れ量を求める位相差比較回路（１０１〜１０５）と、モータの起動開始とともに、前記位相進み量又は前記遅れ位相量に基づいて比例制御を行い、その後、前記位相比較信号が基準信号に対してその位相が進むように第１の所定の位相進み量をオフセット量として付与し、前記位相進み量が所定値（Ｂ）に達した段階で、第２の所定の位相進み量（Ｃ−Ａ，Ｃ）（第２の所定の位相進み量＜第１の所定の位相進み量）を設定し、その後、前記第２の所定の位相進み量がオフセット量として設定された状態で、位相差比較回路による前記位相進み量に基づいて積分制御を行う制御部（１１０）とを備えたものである。【選択図】        図３
2006333675.tif 000002
【特許請求の範囲】
【請求項１】
基準信号に同期させてモータの位相制御を行うモータの制御方法において、
基準信号とモータの位相比較信号とを対比し、位相進み量又は位相遅れ量を求める位相差比較工程と、
モータの起動開始とともに、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行う第１の比例制御工程と、
前記第１の比例制御工程の後、前記位相比較信号が基準信号に対してその位相が進むように第１の所定の位相進み量をオフセット量として付与して比例制御を行い、前記位相進み量が所定値に達した段階で、第２の所定の位相進み量（第２の所定の位相進み量＜第１の所定の位相進み量）をオフセット量として設定して比例制御を行う第２の比例制御工程と、
前記第２の比例制御工程の後、前記第２の所定の位相進み量がオフセット量として設定された状態で、前記位相差比較工程による前記位相進み量に基づいて積分制御を行う積分制御工程と
を備えたことを特徴とするモータの制御方法。
【請求項２】
基準信号に同期させてモータの位相制御を行うモータの制御装置において、
基準信号とモータの位相比較信号とを対比し、位相進み量又は位相遅れ量を求める位相差比較回路と、
モータの起動開始とともに、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行い、その後、前記位相比較信号が基準信号に対してその位相が進むように第１の所定の位相進み量をオフセット量として付与して比例制御を行い、前記位相進み量が所定値に達した段階で、第２の所定の位相進み量（第２の所定の位相進み量＜第１の所定の位相進み量）をオフセット量と設定して比例制御を行い、その後、前記第２の所定の位相進み量がオフセット量として設定された状態で、前記位相差比較回路による前記位相進み量に基づいて積分制御を行う制御部と
を備えたことを特徴とするモータの制御装置。
【請求項３】
基準信号に同期させてモータの位相制御を行うモータの制御装置において、
基準信号とモータの位相比較信号とを対比し、モータの位相比較信号の位相が進んでいる場合にはその位相進み量を求め、モータの位相比較信号の位相が遅れている場合にはその位相遅れ量を求める位相差比較回路と、
モータの起動開始とともに、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行って制御信号を出力する比例制御回路と、
前記比例制御回路により比例制御が第１の所定時間なされた後に、該比例制御回路に対して、前記位相比較信号が基準信号に対してその位相が進むように第１の所定の位相進み量をオフセット量として付与するとともにそのオフセット量を時間の経過とともに低減し、前記モータの位相比較信号の位相進み量が所定値に達した段階で、第２の所定の位相進み量（第２の所定の位相進み量＜第１の所定の位相進み量）を設定するオフセット回路と、
前記第２の所定の位相進み量がオフセット量として設定されてから第２の所定時間経過後、前記比例制御回路に代えて、前記第２の所定の位相進み量がオフセット量として設定された状態で、前記位相差比較回路による位相進み量に基づいて積分制御を行って制御信号を出力する積分回路と
を備えたことを特徴とするモータの制御装置。
【請求項４】
前記オフセット回路は、前記モータの位相比較信号の位相が前記基準信号の位相より進んでいる場合には、定常状態で基準信号の位相より位相を進めるための目標オフセット値（Ｃ）から、前記第１の所定時間経過前の位相進み量の平均値（Ａ）を減算した値（Ｃ−Ａ）を前記第２の所定の位相進み量とすることを特徴とする請求項３記載のモータの制御装置。
【請求項５】
前記オフセット回路は、前記モータの位相比較信号の位相が前記基準信号の位相より遅れている場合には、定常状態で基準信号の位相より位相を進めるための目標オフセット値（Ｃ）を前記第２の所定の位相進み量とすることを特徴とする請求項３記載のモータの制御装置。
【請求項６】
前記比例制御回路及び前記積分回路は、ＰＷＭのデューティ制御信号をモータドライバに出力することを特徴とする請求項３〜５の何れかに記載のモータの制御装置。
【請求項７】
前記各回路は、ハードウェアから構成されてデジタル処理されることを特徴とする請求項３〜６の何れかに記載のモータの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータの制御方法及びその装置に関し、特にデジタル位相制御に関する。
【背景技術】
【０００２】
従来この種のモータの制御装置においては、例えば制御回路をデジタル化したものとして、「モータ動作をデジタル入力コマンド信号で指示するメインデジタルシグナルプロセッサ、入力コマンド信号に応答して、各相ごとに電機子を回転させるためのデジタル変換信号、および入力コマンド信号によって確定されるデューティサイクルを有するデジタルパルス幅変調信号を生成する駆動コントローラ、駆動コントローラとデジタル通信を行う切り替え手段および電機子位置を表すデジタルタコメータ信号を生成するモータ監視手段を備える。」ものが提案されている（例えば特許文献１）。
【特許文献１】特開平７−１６３１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のモータの制御装置おける位相制御は、基準信号に対してＤＣモータから生成された位相比較信号の位相を合わせることにより行われているが、それには一般的なデジタル位相比較回路が用いられており、現状では、基準信号のエッジとモータの位相比較信号のエッジを合わせようとすると、位相の進み方向又は位相の遅れ方向での振動（ジッター）が顕著に発生するという問題点があった（後述の図９（ｂ）参照）。この原因は、モータドライバの位相比較信号とＰＷＭ信号の伝達時間の遅延、ＤＣモータの応答性等が起因していた。
【０００４】
本発明は、このような問題点を解決するためになされたものであり、モータの位相制御に際して発生する振動の発生を軽減することを可能にしたモータの制御方法及びその装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係るモータの制御方法は、基準信号に同期させてモータの位相制御を行うモータの制御方法において、基準信号とモータの位相比較信号とを対比し、位相進み量又は位相遅れ量を求める位相差比較工程と、モータの起動開始とともに、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行う第１の比例制御工程と、前記第１の比例制御工程の後、前記位相比較信号が基準信号に対してその位相が進むように第１の所定の位相進み量をオフセット量として付与して比例制御を行い、前記位相進み量が所定値（Ｂ）に達した段階で、第２の所定の位相進み量（Ｃ−Ａ，Ｃ）（第２の所定の位相進み量＜第１の所定の位相進み量）をオフセット量と設定して比例制御を行う第２の比例制御工程と、前記第２の比例制御工程の後、前記第２の所定の位相進み量がオフセット量と設定された状態で、前記位相差比較工程による位相進み量に基づいて積分制御を行う積分制御工程とを備えたものである。
【０００６】
本発明においては、基準信号とモータの位相比較信号との位相差である位相進み量又は位相遅れ量を求め、その位相進み量又は位相遅れ量に基づいて比例制御を行い、その後、第１の所定の位相進み量をオフセットとして付与し、モータの位相比較信号の位相進み量が所定値（Ｂ）に達した段階で、第２の所定の位相進み量（Ｃ−Ａ，Ｃ）を設定して比例制御を行った後に、前記比例制御に代えて、第２の所定の位相進み量が付与された状態で、位相進み量に基づいて積分制御を行って制御信号を出力するようにしたので、従来の制御装置において発生していたジッターの発生が軽減されている。例えば通常の比例制御において位相比較信号が基準信号よりも位相が進むような場合においては、その位相進み量よりも、上記の第２の所定の位相進み量を大きく設定することにより、モータの数量における特性のバラツキ（ロットのバラツキ）、温度のバラツキを回避した位相合わせが可能になっている。また、モータのイナーシャ負荷が小さい場合には、位相合わせの感度が良いために、位相合わせのジッターが大きくなる傾向があるが、基準信号の位相にオフセット量を付加して制御するので、位相合わせのジッターは小さくなり、その効果は顕著である（図９（ａ）参照）。
【０００７】
本発明に係るモータの制御装置は、基準信号に同期させてモータの位相制御を行うモータの制御装置において、基準信号とモータの位相比較信号とを対比し、位相進み量又は位相遅れ量を求める位相差比較回路（１０１〜１０５）と、モータの起動開始とともに、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行い、その後、前記位相比較信号が基準信号に対してその位相が進むように第１の所定の位相進み量をオフセット量として付与し、前記位相進み量が所定値（Ｂ）に達した段階で、第２の所定の位相進み量（Ｃ−Ａ，Ｃ）（第２の所定の位相進み量＜第１の所定の位相進み量）を設定し、その後、前記第２の所定の位相進み量がオフセット量として設定された状態で、位相差比較回路による前記位相進み量に基づいて積分制御を行う制御部（１１０）とを備えたものである。
【０００８】
本発明においては、位相差比較回路が基準信号とモータの位相比較信号とを対比し、位相進み量又は位相遅れ量を求め、制御部がモータの起動開始時に、位相進み量又は位相遅れ量に基づいて比例制御を行って制御信号を出力し、その後、第１の所定の位相進み量をオフセット量として付与し、モータの位相比較信号の位相進み量が所定値に達した段階で、第２の所定の位相進み量をオフセット量として設定して比例制御を行った後に、前記比例制御に代えて、第２の所定の位相進み量に基づいて積分制御を行って制御信号を出力する。したがって、従来の制御装置において発生していたジッターの発生が軽減されている（図９（ａ）参照）等の効果が得られている。なお、この「課題を解決するための手段」では実施形態の構成に対応する符号を付記しているが、それは本発明と実施形態との対応を明確にするためのものであり、本発明はその実施形態の構成に限定されるものではない。
【０００９】
本発明に係るモータの制御装置は、基準信号に同期させてモータの位相制御を行うモータの制御装置において、基準信号とモータの位相比較信号とを対比し、モータの位相比較信号の位相が進んでいる場合にはその位相進み量を求め、モータの位相比較信号の位相が遅れている場合にはその位相遅れ量を求める位相比較回路（１０１〜１０５）と、モータの起動開始とともに、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行って制御信号を出力する比例制御回路（１１１）と、前記比例制御回路により比例制御が第１の所定時間なされた後に、該比例制御回路に対して、第１の所定の位相進み量をオフセットとして付与するとともにそのオフセット量を時間の経過とともに低減し、前記モータの位相比較信号の位相進み量が所定値に達した段階で、第２の所定の位相進み量（Ｃ−Ａ，Ｃ）（第２の所定の位相進み量＜第１の所定の位相進み量）を設定するオフセット回路（１１２）と、前記第２の所定の位相進み量がオフセット量として設定されてから第２の所定時間経過後、前記比例制御回路に代えて、前記第２の所定の位相進み量がオフセット量として設定されている状態で、前記位相差比較回路による前記位相進み量に基づいて積分制御を行って制御信号を出力する積分制御回路（１１３）とを備えたものである。本発明においては、位相比較回路が基準信号とモータの位相比較信号とを対比し、位相進み量又は位相遅れ量を求め、比例制御回路がモータの起動開始時には、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行って制御信号を出力し、オフセット回路が第１の所定時間後（タイマー１）に、比例制御回路に対して第１の所定の位相進み量をオフセット量として付与し、モータの位相比較信号の位相進み量が所定値（Ｂ）に達した段階で、第２の所定の位相進み量（Ｃ−Ａ，Ｃ）を設定して比例制御を行った後に、第２の所定時間経過後（タイマー３）、前記比例制御回路に代えて、第２の所定の位相進み量がオフセット量として設定されている状態で、位相差比較回路による前記位相進み量に基づいて積分制御を行って制御信号を出力するようにしたので、従来の制御装置において発生していたジッターの発生が軽減されている等の効果が得られている。
【００１０】
本発明に係るモータの制御装置において、前記オフセット回路は、前記モータの位相比較信号の位相が前記基準信号の位相より進んでいる場合には、定常状態で基準信号の位相より位相を進めるための目標オフセット値（Ｃ）から、前記第１の所定時間経過前の位相進み量の平均値（Ａ）を減算した値（Ｃ−Ａ）を第２の所定の位相進み量するものである。本発明においては、モータの起動開始時に、基準信号とモータの位相比較信号とを対比し、当該ＤＣモータにおける実績値としての位相進み量（Ａ）を求め、位相進み量が、その位相進み量（Ａ）より大きな位相の目標オフセット値（Ｃ）となるように、オフセット量（Ｃ−Ａ）を付加して制御しているので、モータの数量における特性のバラツキ、温度のバラツキを回避した位相合わせが可能になっている。
【００１１】
本発明に係るモータの制御装置において、前記オフセット回路は、前記モータの位相比較信号の位相が前記基準信号の位相より遅れている場合には、定常状態で基準信号の位相より位相を進めるための目標オフセット値（Ｃ）を第２の所定の位相進み量として設定する。本発明においては、位相比較信号の位相が前記基準信号の位相より遅れている場合においても、位相進み量が目標オフセット値（Ｃ）となるように制御しているので、モータの数量における特性のバラツキ、温度のバラツキを回避した位相合わせが可能になっている。
【００１２】
本発明に係るモータの制御装置において、前記比例制御回路及び前記積分回路は、ＰＷＭのデューティ制御信号をモータドライバに出力する。
【００１３】
本発明に係るモータの制御装置において、前記各回路はハードウェアから構成されており、デジタル処理される。
【発明を実施するための最良の形態】
【００１４】
実施形態１．
図１は本発明の実施形態１に係るモータの駆動制御装置の構成を示すブロック図である。この駆動制御装置は、ロジック回路１００、モータドライバ２００、センサ２０２、センサアンプ回路２０３から構成されている。ロジック回路１００は、外部からの基準信号、モータドライバ２００からのＦＧ信号、センサアンプ回路２０３を介して得られるインデックス信号（ＩＮＤＥＸ）等に基づいてＰＷＭのデューティ制御信号を制御信号としてモータドライバ２００に出力する。モータドライバ２００は、そのデューティ制御信号に基づいてパルス幅を制御した駆動電圧を供給してＤＣモータ２０４を駆動する。
【００１５】
なお、基準信号は、例えば制御対象の基準位相となる信号が用いられる（この例ではＤＣモータの１回転に対して例えば４個のパルスが供給されるものとする）。インデックス信号（ＩＮＤＥＸ）はセンサ２０２により生成されるが、例えばモータが回転するときに、１回転当たり例えば４発のパルスを生成する。例えば基準信号に同期して１回転させる場合には、インデックス信号（ＩＮＤＥＸ）はそれに対応するパルス数を生成するようにする。センサ２０２の具体的な例としては、反射型のフォトリフレクタを用いることが一例としてあげられる。このとき、ＤＣモータ２０４のボデイ（フレーム）がフォトセンサの赤外線を反射する材質のものであれば黒のマークを付けるなどの処理をする。また、モータドライバ２００はＤＣブラシレス・センサレス・モータ用を用いており、更に、デジタルで制御するためにＴＴＬレベルの信号の入出力が可能なものが用いられる。また、モータドライバ２００はＤＣモータ２０４の内部のロータマグネットの回転角による情報から、位相比較信号（ＦＧ信号）を生成する。ＦＧ信号は後述の例では基準信号とパルス数を合わせるために４分周されたものが用いられている。なお、本実施形態１において、図１のモータドライバ２００及びＤＣモータ２０４については従前からあるものが用いられており、ロジック回路１００の構成にその特徴があるので、その詳細を説明する。
【００１６】
図２は図１のロジック回路１００の構成を示したブロック図である。このロジック回路１００は、ロジック回路１００は、Ｄ型フリップフロップ回路（以下、Ｄ−ＦＦ回路という）１０１，１０２、ナンド回路１０３、Ｄ−ＦＦ回路１０４，１０５、デューティ制御回路１０６から構成されており、Ｄ−ＦＦ回路１０１，１０２、ナンド回路１０３及びＤ−ＦＦ回路１０４，１０５からデジタル位相比較回路が構成されており、全ての処理がデジタル演算される。Ｄ−ＦＦ回路１０１，１０２のデータ端子Ｄには正電圧が供給されており、Ｄ−ＦＦ回路１０１のクロック端子ＣにはＦＧ信号が供給され、Ｄ−ＦＦ回路１０２のクロック端子Ｃには基準信号が供給されており、Ｄ−ＦＦ回路１０１，１０２の出力はクロック端子ＣにＦＧ信号又は基準信号が供給されたタイミングで立ち上がる。
【００１７】
ここで、仮に、ＦＧ信号が基準信号よりも位相が進んでいる場合には、Ｄ−ＦＦ回路１０２の出力が立ち上がった時点でナンド回路１０３を介してＤ−ＦＦ回路１０１，１０２の出力がリセットされるので、Ｄ−ＦＦ回路１０１の出力にはＦＧ信号と基準信号との位相差に対応した幅のパルス出力が得られ、そのパルスはＤ−ＦＦ回路１０４のデータ端子Ｄに入力し、Ｄ−ＦＦ回路１０４はシステムクロックに同期した位相進み信号をデューティ制御回路１０６に出力する。また、ＦＧ信号が基準信号よりも位相が遅れている場合には、Ｄ−ＦＦ回路１０１の出力が立ち上がった時点でナンド回路１０３を介してＤ−ＦＦ回路１０１，１０２の出力がリセットされるので、Ｄ−ＦＦ回路１０２の出力には基準信号とＦＧ信号との位相差に対応した幅のパルス出力が得られ、Ｄ−ＦＦ回路１０５のデータ端子Ｄに入力し、Ｄ−ＦＦ回路１０５はシステムクロックに同期した位相遅れ信号をデューティ制御回路１０６に出力する。
【００１８】
図３は図２のデューティ制御回路１０６の構成を示したブロック図である。デューティ制御回路１０６は、位相差検出部１０７、位相進みカウンタ１０８、位相遅れカウンタ１０９及び制御部１１０から構成されている。制御部１１０は、比例制御回路１１１、オフセット回路１１２及び積分制御回路１１３から構成されている。位相差検出部１０７は、位相進み信号又は位相遅れ信号を入力すると、その位相進み信号又は位相遅れ信号に対応したパルスを位相進みカウンタ１０８又は位相遅れカウンタ１０９に出力する。位相差検出部１０７は、例えば位相進み信号が入力すると、そのパルス幅に相当するパルスを位相進みカウンタ１０８に出力し、位相進みカウンタ１０８はそのパルスが供給されている間、例えば所定のクロックを計数して位相進み量に相当するカウント値を制御部１１０に出力する。位相遅れ信号が入力した場合においても同様に処理されて、位相遅れカウンタ１０９は位相遅れ量に相当するカウント値を制御部１１０に出力する。
【００１９】
図４は制御部１１０の動作を示したフローチャートであり、図５（ａ）（ｂ）は位相進みカウンタ１０８及びオフセット回路１１２の出力を示したタイミングチャートである。
（Ａ）起動時には、ロジック回路１００、モータドライバ２００及びＤＣモータ２０４を含めて全システムのリセットを解除する（Ｓ１）。
（Ｂ）その後、制御部１１０の比例制御回路１１１が機能して比例制御がなされる（Ｓ２）。即ち、比例制御回路１１１の出力がモータドライバ２００に対してＰＷＭのデューティ制御信号として供給され、モータドライバ２００はデューティ制御信号に基づいた駆動電圧を生成してＤＣモータ２０４に供給する。このとき、ＦＧ信号が基準信号よりも位相が進んでいる場合には、この比例制御における位相進みカウンタ１０８の出力（位相カウント値）は図５（ａ）の（ａ）の領域に示されるように脈動する。そして、脈動の中心レベルがほぼ一定の値を示すようになる。制御部１１０は、内蔵するタイマー１（図示せず）が所定時間を計測して出力すると、そのときの位相進みカウンタ１０８の出力の平均値（脈動の中心位置、初期位相Ａ）を記憶する（Ｓ３）。この位相進みカウンタ１０８の出力の平均値（Ａ）はＤＣモータ２０４の特性のバラツキ、温度のバラツキなどに起因して個別の各機器に発生する位相進み量である。
【００２０】
（Ｃ）そして、制御部１１０は、位相進みカウンタ１０８の出力である位相差を検出し（Ｓ４）、オフセット回路１１２を機能させてオフセット調整をさせる（Ｓ５）。オフセット回路１１２はオフセット調整を開始すると、図５（ｂ）に示されるようなオフセット値（Ｂａ）を出力する。ここで、このオフセット値は位相進みカウンタ１０８の出力である位相差が増加するように比例制御部１１１に付与される。制御部１１０は、位相進みカウンタ１０８の出力と予め設定されているオフセット調整停止の位相カウント値Ｂとを対比し（Ｓ６）、一致していなければ上記の処理（Ｓ４）（Ｓ５）が内蔵するタイマー２（図示せず）が所定時間を計測して出力する度に繰り返される。
【００２１】
図６は上記の処理（Ｓ４）〜（Ｓ６）における位相進みカウンタ１０８のカウント値の変化を示したタイミングチャートである。同図に示されるように、制御部１１０は内蔵するタイマー２からの計時出力ある度に、位相進みカウンタ１０８の出力を取り込み（Ｓ４）、オフセット回路１１２はそのオフセット値を所定量ずつ減少させてオフセット調整を行う（Ｓ５）。そして、位相進みカウンタ１０８の出力と予め設定されているオフセット調整停止の位相カウント値Ｂとが一致すると（Ｓ６）、オフセット調整量を（Ｃ−Ａ）に設定する（Ｓ７）。なお、Ｃ値は目標オフセット値であり、Ａ値は上記のように比例制御をしたときの実績の位相進み量である。オフセット調整量を（Ｃ−Ａ）に設定することにより、基準信号に対する位相進み量としての目標オフセット値Ｃが設定されることになる。なお、目標オフセット値Ｃは、Ｃ＞Ａで、且つ、Ｃ＜Ｔ／２（Ｔ：基準信号のパルス周期、図７（ａ）参照）に設定される。
【００２２】
（Ｄ）制御部１１０は、内蔵するタイマー３（図示せず）により計時を開始する。タイマー３が所定時間を計測して出力するまで上記の状態が継続する。このときの位相進みカウンタ１０８のカウント値は、図５（ａ）の領域ｂに示されるように脈動して位相進み量が目標オフセット値Ｃになる方向に変位していく。
【００２３】
（Ｅ）そして、タイマー３が所定時間を計測して出力すると（Ｓ８）、制御部１１０は、比例制御回路１１１の機能を停止して、積分制御回路１１３を機能させて積分制御を行う（Ｓ９）。この積分制御回路１１３の出力は、モータドライバ２００に対してＰＷＭのデューティ制御信号として供給され、モータドライバ２００はデューティ制御信号に基づいた駆動電圧を生成してＤＣモータ２０４に供給する。この積分制御による位相進みカウンタのカウント値は、図５（ａ）の領域ｃに示されるように目標オフセット値Ｃを中心にして脈動する。
【００２４】
図７（ａ）（ｂ）は上述の説明を要約したものであり、ＦＧ信号が基準信号よりも位相が進んでいるときの状態を示したタイミングチャート及びその位相関係の動作説明図である。図７（ａ）に示されるように、ＦＧ信号が基準信号よりも位相がＡ値だけ進んでいる状態において、図５（ｂ）のオフセット値Ｂａ（ｔ）を付与して位相を進め、図７（ｂ）に示されるように、オフセット調整停止の位相カウント値（ストップ位相位置）Ｂを検出した後には、オフセット量（Ｃ−Ａ）を付与することにより、その目標オフセット値（Ｃ）だけ進んだ位置において積分制御がなされて安定した制御がなされる。
【００２５】
図８は起動時においてＦＧ信号が基準信号よりも位相が遅れているときの位相関係の動作説明図である。上記の例ではＦＧ信号が基準信号よりも進んでいる場合の例であるが、ＤＣモータ２０４の特性のバラツキ、温度のバラツキなどに起因して位相遅れが発生する場合もある。このような場合においては、位相遅れカウンタ１０９が基準信号とＦＧ信号との位相差に相当するカウント値を出力し、上記の場合と同様に処理されて、図５（ｂ）のオフセット値Ｂａ（ｔ）を付与して位相を進め、オフセット調整停止の位相カウント値Ｂ（ストップ位相位置）を検出した後には、オフセット量（Ｃ−Ａ，この場合には位相進み量Ａ＝０）を付与することにより、目標オフセット値（Ｃ）だけ進んだ位相において積分制御がなされ、安定した制御がなされる。なお、この場合には、図５（ａ）のタイミングチャートにおいては、領域ａにおいて位相カウント値が負の領域で振動を繰り返し、オフセット開始後は同様な波形を示すことになる。
【００２６】
図９（ａ）（ｂ）は本実施形態における位相カウンタのカウント値と従来例（比例制御＋積分制御）を行った場合のカウント値のタイミングチャートを示している。定常状態に移行した後は、本実施形態の振幅が従来例よりも小さいことが分かる。したがって、本実施形態１によれば従来例に比べてジッターが小さく、安定した制御がなされていることが分かる。
【００２７】
以上のように本実施形態１においては、基準信号とＤＣモータのＦＧ信号（位相比較信号）とを対比し、位相進み量又は位相遅れ量を求めて、ＤＣモータの起動開始時には、前記位相進み量又は前記位相遅れ量に基づいて比例制御を行って制御信号を出力し、所定時間（タイマー１）後に、比例制御回路１１１に対して、位相進み量Ｂａ（ｔ）をオフセットとして付与し、ＤＣモータ２０４のＦＧ信号の位相進み量がオフセット調整停止の位相カウント値Ｂに達した段階で、位相進み量（Ｃ−Ａ、Ｃ）をオフセット量として設定して比例制御を行った後に、 所定時間経過（タイマー３）後に、比例制御回路１１に代えて、位相進み量（Ｃ−Ａ、Ｃ）がオフセット量として付加された状態で積分制御を行って制御信号を出力するようにしたので、目標オフセット値（Ｃ）を中心にして位相が積分制御され、従来の制御装置において発生していた位相差のジッターの発生が軽減されている。
【００２８】
また、ＤＣモータ２０４の起動開始時に、基準信号とモータのＦＧ信号とを対比し、当該ＤＣモータ２０４における実績値としての位相進み量（又は位相遅れ量）を求めて、その位相進み量より大きな位相の目標オフセット値（Ｃ）となるようにオフセット量を付加して制御しているので、ＤＣモータ２０４の数量における特性のバラツキ、温度のバラツキを回避した位相合わせが可能になっている。
【００２９】
また、ＤＣモータ２０４のイナーシャ負荷が小さい場合には、位相合わせの感度が良いために、位相合わせのジッターが大きくなる傾向があるが、本実施形態１においては基準信号の位相にオフセット量を負荷して制御するので、位相合わせのジッターが小さくなり、その効果は顕著である（図９（ａ）参照）。
【００３０】
なお、上記の実施形態１においては、位相比較信号としてＦＧ信号を用いた例について説明したが、インデックス信号（ＩＮＤＥＸ）を逓倍して用いても同様に処理することができる。また、モータとしてＤＣモータの例について説明したが、本発明はＡＣモータにおいても同様に適用される。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態１に係るモータの駆動制御装置の構成を示すブロック図。
【図２】ロジック回路の構成を示したブロック図。
【図３】デューティ制御回路の構成を示したブロック図。
【図４】制御部の動作を示したフローチャート。
【図５】位相進みカウンタ及びオフセット回路の出力を示したタイミングチャート。
【図６】位相カウンタのカウント値の変化の詳細を示したタイミングチャート。
【図７】位相進み時の状態を示したタイミングチャート及びその位相関係の動作説明図。
【図８】位相遅れ時の状態における位相関係の動作説明図。
【図９】本実施形態と従来例（比例制御＋積分制御）のタイミングチャート。
【符号の説明】
【００３２】
１００ ロジック回路，１０１，１０２，１０４，１０５  Ｄ−ＦＦ回路、１０３  ナンド回路、１０６  デューティ制御回路、１０７ 位相差検出部、１０８ 位相進みカウンタ、１０９ 位相遅れカウンタ、１１０ 制御部、１１１ 比例制御回路、１１２ オフセット回路、１１３ 積分制御回路、２００ モータドライバ、２０２ センサ、２０３ センサアンプ回路。
【図１】
2006333675.tif 000003
【図２】
2006333675.tif 000004
【図３】
2006333675.tif 000005
【図４】
2006333675.tif 000006
【図５】
2006333675.tif 000007
【図６】
2006333675.tif 000008
【図７】
2006333675.tif 000009
【図８】
2006333675.tif 000010
【図９】
2006333675.tif 000011