(57)【要約】【課題】  スクラッチ又はクラックなどにより、キャパシタを構成する誘電体膜が水素劣化することを防止する。【解決手段】  第１の層間絶縁膜(107)と、第１の層間絶縁膜(107)上に形成された絶縁性水素バリア膜(108)と、絶縁性水素バリア膜(108)上に形成された第２の層間絶縁膜(109)と、第１の層間絶縁膜(107)、絶縁性水素バリア膜(108)及び第２の層間絶縁膜(109）よりなる積層膜を貫通するコンタクトプラグ(111,112)と、第２の層間絶縁膜(109)上に形成され、コンタクトプラグ(111,112)と接続するキャパシタ(116)とを備える。そして、コンタクトプラグ(111,112)は、下から順に積層された導電層(111)及び導電性水素バリア膜(112)よりなり、導電層(111)の上面は、絶縁性水素バリア膜(108)の上面よりも下に位置している。【選択図】  図１
2006134980.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁膜と、
前記第１の絶縁膜上に形成された絶縁性水素バリア膜と、
前記絶縁性水素バリア膜上に形成された第２の絶縁膜と、
前記第１の絶縁膜、前記絶縁性水素バリア膜及び前記第２の絶縁膜よりなる積層膜中を貫通するコンタクトプラグと、
前記第２の絶縁膜上に形成され、前記コンタクトプラグと接続するキャパシタとを備え、
前記コンタクトプラグは、下から順に積層された導電層及び導電性水素バリア膜よりなり、
前記導電層の上面は、前記絶縁性水素バリア膜の上面よりも下に位置していることを特徴とする半導体装置。
【請求項２】
前記コンタクトプラグの上面は、前記絶縁性水素バリア膜の下面よりも下に位置していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記キャパシタを覆うように形成され、前記絶縁性水素バリア膜と接続する水素バリア膜をさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記絶縁性水素バリア膜、前記導電性水素バリア膜、及び前記水素バリア膜の各々は、窒素を含んでいることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記絶縁性水素バリア膜は、Ａｌ2Ｏ3 、ＴｉＡｌＯx 、ＳｉＮ 、又はＳｉＯＮよりなることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記導電性水素バリア膜は、Ｔｉ又はＡｌを少なくとも含む膜よりなることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記キャパシタを構成する容量絶縁膜は、強誘電体膜よりなることを特徴とする請求項１に記載の半導体装置。
【請求項８】
第１の絶縁膜上に絶縁性水素バリア膜を形成する工程と、
前記絶縁性水素バリア膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜、前記絶縁性水素バリア膜及び前記第２の絶縁膜よりなる積層膜に、該積層膜を貫通するホールを形成する工程と、
前記ホール内に、上面が前記絶縁性水素バリア膜の上面よりも低く位置するように導電層を形成する工程と、
前記ホール内における前記導電層が存在していない領域に、導電性水素バリア膜を形成する工程と、
前記第２の絶縁膜上に、前記導電性水素バリア膜と接続するキャパシタを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項９】
前記導電層を形成する工程は、前記第２の絶縁膜の上に、前記ホールを充填するように導電膜を成膜した後、前記導電膜に対してエッチングを行なう工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記導電層を形成する工程は、前記導電膜膜を成膜した後であって前記エッチングを行なう前に、ＣＭＰ法により、前記導電膜における前記ホールからはみ出している部分を除去する工程をさらに含むことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
第１の絶縁膜に、該第１の絶縁膜を貫通する第１のコンタクトプラグを形成する工程と、
前記第１の絶縁膜及び前記第１のコンタクトプラグ上に絶縁性水素バリア膜を形成する工程と、
前記絶縁性水素バリア膜上に第２の絶縁膜を形成する工程と、
前記絶縁性水素バリア膜及び前記第２の絶縁膜よりなる積層膜に、前記積層膜を貫通すると共に前記第１のコンタクトプラグと接続する導電性水素バリア膜よりなる第２のコンタクトプラグを形成する工程と、
前記第２の絶縁膜上に、前記第２のコンタクトプラグと接続するキャパシタを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
前記キャパシタを覆うように形成され、前記絶縁性水素バリア膜と接続する水素バリア膜をさらに備えていることを特徴とする請求項８又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記絶縁性水素バリア膜、前記導電性水素バリア膜と、前記水素バリア膜の各々は、窒素を含んでいることを特徴とする請求項８又は１１に記載の半導体装置の製造方法。
【請求項１４】
前記絶縁性水素バリア膜は、Ａｌ2Ｏ3 、ＴｉＡｌＯx 、ＳｉＮ 、又はＳｉＯＮよりなることを特徴とする請求項８又は１１に記載の半導体装置の製造方法。
【請求項１５】
前記導電性水素バリア膜は、Ｔｉ又はＡｌを少なくとも含む膜よりなることを特徴とする請求項８又は１１に記載の半導体装置の製造方法。
【請求項１６】
前記キャパシタを構成する容量絶縁膜は、強誘電体膜よりなることを特徴とする請求項８又は１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ又はＦｅＲＡＭ等の半導体装置及びその製造方法に関し、特に、誘電体膜の水素による劣化を防止するための水素拡散バリア膜を有する誘電体メモリ及びその製造方法に関する。
【背景技術】
【０００２】
最先端のＤＲＡＭでは、セル面積の縮小化に伴って、シリコン酸窒化膜を用いた３次元キャパシタ構造が採用されているが、製造プロセスが複雑且つ困難であることが原因となり、その結果、十分なキャパシタ容量を得ることができなくなってきている。そこで、キャパシタに用いる誘電体として、誘電率が高い誘電体を用いる必要が生じる。誘電率が高い材料としては、（Ｂａ，Ｓｒ)ＴｉＯ3 若しくはＴａ2Ｏ5 等の高誘電体材料、又はＰＺＴ、ＳＢＴ若しくはＢＬＴ等の酸化物セラミックの強誘電体材料がある。
【０００３】
しかしながら、誘電体材料は還元性雰囲気によって容易に還元するという問題がある。混載ＤＲＡＭ又は混載ＦｅＲＡＭでは、トランジスタとの互換性を維持するために、水素シンタが必要である。さらに、メモリ素子の製造プロセスでは、湿気又は粉塵等の外部の有害環境から半導体素子を保護するため、金属配線上にパッシベーション膜を形成する工程が行なわれ、このパッシベーション膜の成膜は水素雰囲気中にて行なわれる。また、配線形成プロセスにおいても、水素雰囲気にて処理される工程が多い。これらの水素ガスは、メモリセルのキャパシタ特性を低下させる。すなわち、水素ガス及び水素イオンがキャパシタに至ると、誘電体を構成する酸素原子と反応して誘電体膜の膜質を劣化させる。
【０００４】
したがって、誘電体膜を有する半導体メモリにおいて、水素が通過しにくい膜（以降、水素バリア膜と呼ぶ）によってキャパシタを囲むことにより、水素が誘電体に至ることを防止する必要がある。例えば、特許文献１には、キャパシタの直下に絶縁性の水素バリア膜（以下、絶縁性水素バリア膜と記す。）を配置し、さらに、コンタクトプラグの側壁及び底部に導電性の水素バリア膜（以下、導電性水素バリア膜と記す。）をグルー膜として配置するスタック型構造の誘電体メモリの製造方法が提案されている。このように、キャパシタの下を絶縁性水素バリア膜と導電性水素バリア膜とによって完全に覆うことにより、水素がキャパシタの下から誘電体膜に到達することを防止している。
【０００５】
具体的には、図１０（ａ）〜（ｃ）及び図１１（ａ）〜（ｃ）を参照しながら説明する。図１０（ａ）〜（ｃ）及び図１１（ａ）〜（ｃ）は、従来例に係るＦｅＲＡＭの製造方法を示す要部工程断面図を示している。
【０００６】
まず、図１０（ａ）に示すように、半導体基板１上における素子分離領域２によって区画された素子形成領域に、ゲート絶縁膜３、ゲート電極４及び不純物拡散層５よりなるトランジスタ６を形成する。続いて、半導体基板１上に、トランジスタ６を覆うように、層間絶縁膜７を堆積した後、その表面を平坦化する。
【０００７】
次に、図１０（ｂ）に示すように、層間絶縁膜７の上に絶縁性水素バリア膜８を形成する。
【０００８】
次に、図１０（ｃ）に示すように、フォトリソグラフィー技術及びドライエッチング技術を用いて、層間絶縁膜７及び絶縁性水素バリア膜８よりなる積層膜に、該積層膜を貫通すると共に下端が不純物拡散層５に到達するコンタクトホール９ｈを形成する。
【０００９】
次に、図１１（ａ）に示すように、絶縁性水素バリア膜８の上並びにコンタクトホール９ｈの側壁及び底部に、Ｔｉ又はＴｉＮよりなるグルー膜を形成した後、さらに、該グルー膜の上に、コンタクトホール９ｈを充填するようにタングステン膜を形成する。このようにして、グルー膜及びタングステン膜よりなる積層膜９ａが形成される。
【００１０】
次に、図１１（ｂ）に示すように、ＣＭＰ法により、絶縁性水素バリア膜８が露出するまで、積層膜９ａにおけるコンタクトホール９ｈからはみ出している部分を除去することにより、グルー膜及びタングステン膜よりなるコンタクトプラグ９を形成する。
【００１１】
次に、図１１（ｃ）に示すように、絶縁性水素バリア膜８の上に、コンタクトプラグ９と接続する、下から順に形成された下部電極１０、強誘電体膜よりなる容量絶縁膜１１及び上部電極１２から構成される強誘電体キャパシタ１３を形成する。
【特許文献１】特開２００３−２２９５４２号公報（第４−６頁、第１−３図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、前述の従来例に係るＦｅＲＡＭの製造方法では、以下の問題が発生する。図１２（ａ）及び（ｂ）は、本発明の課題を説明するための要部工程断面図であって、具体的には、前述した図１１（ｂ）及び（ｃ）に対応する図である。
【００１３】
図１２（ａ）に示すように、ＣＭＰ法によってグルー膜及びタングステン膜よりなる積層膜９ａを除去する際、ある程度のオーバー研磨を行なう必要があるので、積層膜９ａの下に形成されている絶縁性水素バリア膜８が研磨に曝されることになる。このため、絶縁性水素バリア膜８には、スクラッチａ１及びマイクロスクラッチａ２が発生する。なぜならば、水素バリア膜は水素を通さないことから非常に緻密な膜よりなるので、水素バリア膜を研磨することは難しい。したがって、研磨の圧力を大きくすることによって、水素バリア膜に対して研磨を行なう必要が生じるので、前述のようなスクラッチが発生しやすくなる。また、水素バリア膜が窒化物よりなる場合には、研磨における化学的作用が特に弱くなるので、スクラッチが発生しやすくなる。
【００１４】
このようにして形成されるスクラッチの中には、例えばスクラッチａ１のように、絶縁性水素バリア膜８を貫通して層間絶縁膜７にまでその深さが到達してしまうものも存在する。このようなスクラッチａ１が形成されると、その部分から水素が侵入することにより、誘電体膜が劣化してしまう。
【００１５】
また、他工程において不良原因とならないようなマイクロスクラッチａ２であっても、水素バリア性の劣化を引き起こし、水素を透過させてしまう。さらに、後工程における誘電体膜の結晶化に要する熱処理により、図１２（ｂ）に示すように、マイクロスクラッチａ２が膜ストレスによってクラックａ３に発展することもある。
【００１６】
以上のようなスクラッチ、マイクロスクラッチ、又はクラックのような欠陥が、水素バリア膜に一つでも形成されると、欠陥から侵入する水素は非常に小さい原子であって、膜中を拡散しやすい（拡散距離が長い）原子であるので、多数のキャパシタを構成する誘電体膜は広い範囲で水素によって劣化させられてしまう。したがって、このような欠陥の発生を完全に防止する必要がある。また、水素の侵入が極めて僅かである場合であっても、キャパシタの初期特性としては問題ないが、例えばリテンション又はインプリント特性等のキャパシタの信頼性に影響を及ぼすこともあるので、水素バリア膜の劣化を完全に防止する必要がある。
【００１７】
前記に鑑み、本発明の目的は、キャパシタを構成する誘電体膜が水素によって劣化することを防止できる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１８】
前記の課題を解決するために、本発明に係る半導体装置は、第１の絶縁膜と、第１の絶縁膜上に形成された絶縁性水素バリア膜と、絶縁性水素バリア膜上に形成された第２の絶縁膜と、第１の絶縁膜、絶縁性水素バリア膜及び第２の絶縁膜よりなる積層膜中を貫通するコンタクトプラグと、第２の絶縁膜上に形成され、コンタクトプラグと接続する誘電体キャパシタとを備え、コンタクトプラグは、下から順に積層された導電層及び導電性水素バリア膜よりなり、導電層の上面は、絶縁性水素バリア膜の上面よりも下に位置している。
【００１９】
本発明に係る半導体装置によると、絶縁性水素バリア膜及び導電性水素バリア膜により、キャパシタの下方から水素の侵入を防止することができる。すなわち、従来例であれば、キャパシタの下方から水素の侵入を防止する目的でスタック型のキャパシタの直下に絶縁性水素バリア膜を配置していたが、絶縁性水素バリア膜には製造プロセス中にスクラッチ又はクラックなどの欠陥が形成され、キャパシタへの水素の侵入を十分に防止することができなかった。しかしながら、本発明に係る半導体装置は、キャパシタの直下に絶縁性水素バリア膜を配置せずに、該絶縁性水素バリア膜とキャパシタとの間に第２の絶縁膜を介在させることにより、スクラッチ又はクラックなどの欠陥が形成されない絶縁性水素バリア膜を実現することができる。また、導電層の上面は、絶縁性水素バリア膜の上面よりも下に位置しているので、導電性水素バリア膜と絶縁性水素バリア膜とは接している。以上のような理由で、絶縁性水素バリア膜及び導電性水素バリア膜によって、キャパシタの下方からの水素の侵入を完全に防止できる構造を備えた半導体装置を実現できる。
【００２０】
また、キャパシタの直下に絶縁性水素バリア膜が配置された従来例であれば、キャパシタを構成する誘電体膜の結晶化に要する熱処理時に生じる強いストレスにより、キャパシタと絶縁性水素バリア膜とがその界面にて剥離する問題もあったが、本発明に係る半導体装置によると、キャパシタと絶縁性水素バリア膜との間には第２の絶縁膜が介在しており、該第２の絶縁膜がストレスを緩和する役割を果たすので、キャパシタの周りに形成されている膜間（例えば、キャパシタを構成する下部電極と誘電体膜との間、下部電極が積層構造である場合におけるその積層膜間）で剥離が発生することを防止できる。
【００２１】
本発明に係る半導体装置において、コンタクトプラグの上面は、絶縁性水素バリア膜の下面よりも下に位置していることが好ましい。
【００２２】
このようにすると、絶縁性水素バリア膜と導電性水素バリア膜とが接している面積が大きいので、絶縁性水素バリア膜及び導電性水素バリア膜により、キャパシタの下方からの水素の侵入をより効果的に防止できる構造を備えた半導体装置を実現できる。
【００２３】
本発明に係る半導体装置において、キャパシタを覆うように形成され、絶縁性水素バリア膜と接続する水素バリア膜をさらに備えていることが好ましい。
【００２４】
このようにすると、水素バリア膜によってキャパシタアレイ全体を完全に覆う構造を実現できる。
【００２５】
本発明に係る半導体装置において、絶縁性水素バリア膜、導電性水素バリア膜、及び水素バリア膜の各々は、窒素を含んでいることが好ましい。
【００２６】
このようにすると、絶縁性水素バリア膜と導電性水素バリア膜との接触部、及び絶縁性水素バリア膜と水素バリア膜との接触部の密着性が向上するので、それぞれの接触部において、水素の侵入をより効果的に防止できる。
【００２７】
本発明に係る半導体装置において、絶縁性水素バリア膜は、Ａｌ2Ｏ3 、ＴｉＡｌＯx 、ＳｉＮ 、又はＳｉＯＮよりなることが好ましい。
【００２８】
本発明に係る半導体装置において、導電性水素バリア膜は、Ｔｉ又はＡｌを少なくとも含む膜よりなることが好ましい。
【００２９】
本発明に係る半導体装置において、キャパシタを構成する容量絶縁膜が、強誘電体膜よりなる場合、強誘電体膜は水素により劣化しやすいので、本発明の効果をより顕著に得ることができる。
【００３０】
本発明に係る第１の半導体装置の製造方法は、第１の絶縁膜上に絶縁性水素バリア膜を形成する工程と、絶縁性水素バリア膜上に第２の絶縁膜を形成する工程と、第１の絶縁膜、絶縁性水素バリア膜及び第２の絶縁膜よりなる積層膜に、該積層膜を貫通する接続孔を形成する工程と、接続孔内に、上面が絶縁性水素バリア膜の上面よりも低く位置するようにコンタクトプラグを形成する工程と、接続孔内におけるコンタクトプラグが存在していない領域に、導電性水素バリア膜を形成する工程と、第２の絶縁膜上に、導電性水素バリア膜と接続するキャパシタを形成する工程とを備える。
【００３１】
本発明に係る第１の半導体装置の製造方法によると、絶縁性水素バリア膜及び導電性水素バリア膜により、キャパシタの下方から水素の侵入を防止することができる。すなわち、従来例であれば、キャパシタの下方から水素の侵入を防止する目的でスタック型のキャパシタの直下に絶縁性水素バリア膜を形成するため、その表面を研磨する工程などによって絶縁性水素バリア膜にスクラッチ又はクラックなどの欠陥が形成され、キャパシタへの水素の侵入を十分に防止することができなかった。しかしながら、本発明に係る第１の半導体装置の製造方法は、キャパシタの直下に絶縁性水素バリア膜を形成せずに、該絶縁性水素バリア膜とキャパシタとの間に第２の絶縁膜を介在させることにより、従来例のような表面を研磨する工程などが不要となるので、絶縁性水素バリア膜にスクラッチ又はクラックなどの欠陥が形成されることがない。また、上面が絶縁性水素バリア膜の上面よりも低く位置するようにコンタクトプラグを形成することで、導電性水素バリア膜と絶縁性水素バリア膜とを接触させる。したがって、絶縁性水素バリア膜及び導電性水素バリア膜によって、キャパシタの下方からの水素の侵入を防止できる半導体装置の製造方法を実現できる。
【００３２】
また、キャパシタの直下に絶縁性水素バリア膜を形成する従来例であれば、キャパシタを構成する誘電体膜の結晶化に要する熱処理時に生じる強いストレスにより、キャパシタと絶縁性水素バリア膜とがその界面にて剥離する問題もあったが、本発明に係る半導体装置の製造方法によると、キャパシタと絶縁性水素バリア膜との間に第２の絶縁膜を介在させ、該第２の絶縁膜がストレスを緩和する役割を果たすので、キャパシタの周りに形成される膜間（例えば、キャパシタを構成する下部電極と誘電体膜との間、下部電極が積層構造である場合におけるその積層膜間）で剥離が発生することを防止できる。
【００３３】
本発明に係る第１の半導体装置の製造方法において、コンタクトプラグを形成する工程は、第２の絶縁膜の上に、接続孔を充填するように導電膜を成膜した後、導電膜に対してエッチングを行なう工程を含むことが好ましく、さらに、導電膜を成膜した後であってエッチングを行なう前に、ＣＭＰ法により、導電膜における接続孔からはみ出している部分を除去する工程を含んでもよい。
【００３４】
このようにすると、エッチングによって絶縁性水素バリア膜の上面の位置を正確に制御できるので、上面が絶縁性水素バリア膜の上面よりも低く位置するコンタクトプラグを容易に形成することができる。
【００３５】
本発明に係る第２の半導体装置の製造方法は、第１の絶縁膜に、該第１の絶縁膜を貫通する第１のコンタクトプラグを形成する工程と、第１の絶縁膜及び第１のコンタクトプラグ上に絶縁性水素バリア膜を形成する工程と、絶縁性水素バリア膜上に第２の絶縁膜を形成する工程と、絶縁性水素バリア膜及び第２の絶縁膜よりなる積層膜に、積層膜を貫通すると共に第１のコンタクトプラグと接続する導電性水素バリア膜よりなる第２のコンタクトプラグを形成する工程と、第２の絶縁膜上に、第２のコンタクトプラグと接続するキャパシタを形成する工程とを備える。
【００３６】
本発明に係る第２の半導体装置の製造方法によると、絶縁性水素バリア膜及び導電性水素バリア膜により、キャパシタの下方から水素の侵入を防止することができる。すなわち、従来例であれば、キャパシタの下方から水素の侵入を防止する目的でスタック型のキャパシタの直下に絶縁性水素バリア膜を形成するため、その表面を研磨する工程などによって絶縁性水素バリア膜にスクラッチ又はクラックなどの欠陥が形成され、キャパシタへの水素の侵入を十分に防止することができなかった。しかしながら、本発明に係る第２の半導体装置の製造方法は、キャパシタの直下に絶縁性水素バリア膜を形成せずに、該絶縁性水素バリア膜とキャパシタとの間に第２の絶縁膜を介在させることにより、従来例のような表面を研磨する工程などが不要となるので、絶縁性水素バリア膜にスクラッチ又はクラックなどの欠陥が形成されることがない。また、上面が絶縁性水素バリア膜の下面とほぼ同じ位置にあるコンタクトプラグを形成し、コンタクトプラグと絶縁性水素バリア膜とを接合する。以上のように、絶縁性水素バリア膜及び導電性水素バリア膜によって、キャパシタの下方からの水素の侵入を防止できる半導体装置の製造方法を実現できる。
【００３７】
また、第１の絶縁膜に貫通する接続孔にコンタクトプラグを形成するので、絶縁性水素バリア膜及び第２の絶縁膜よりなる積層膜に貫通する接続孔にコンタクトプラグを形成する本発明に係る第１の半導体装置の製造方法に比べて、接続孔を形成するためのエッチングが容易になることに加えて、接続孔への埋め込みが容易になる。また、本発明に係る第１の半導体装置の製造方法とは異なり、コンタクトプラグの形成の際にエッチングを行なわないので、コンタクトプラグの上面の形状崩れ又はシームの拡大を防ぐことができる。
【００３８】
さらに、キャパシタの直下に絶縁性水素バリア膜を形成する従来例であれば、キャパシタを構成する誘電体膜の結晶化に要する熱処理時に生じる強いストレスにより、キャパシタと絶縁性水素バリア膜とがその界面にて剥離する問題もあったが、本発明に係る第２の半導体装置の製造方法によると、キャパシタと絶縁性水素バリア膜との間に第２の絶縁膜を介在させ、該第２の絶縁膜がストレスを緩和する役割を果たすので、キャパシタの周りに形成される膜間（例えば、キャパシタを構成する下部電極と誘電体膜との間、下部電極が積層構造である場合におけるその積層膜間）で剥離が発生することを防止できる。
【００３９】
本発明に係る第１又は第２の半導体装置において、キャパシタを覆うように形成され、絶縁性水素バリア膜と接続する水素バリア膜をさらに備えていることが好ましい。
【００４０】
このようにすると、水素バリア膜によってキャパシタアレイ全体を完全に覆う構造を実現できる。
【００４１】
本発明に係る第１又は第２の半導体装置において、絶縁性水素バリア膜、導電性水素バリア膜と、水素バリア膜の各々は、窒素を含んでいることが好ましい。
【００４２】
このようにすると、絶縁性水素バリア膜と導電性水素バリア膜との接合部、及び絶縁性水素バリア膜と水素バリア膜との接合部の密着性が向上するので、それぞれの接合部において、水素の侵入を確実に防止できる。
【００４３】
本発明に係る第１又は第２の半導体装置において、絶縁性水素バリア膜は、Ａｌ2Ｏ3 、ＴｉＡｌＯx 、ＳｉＮ 、又はＳｉＯＮよりなることが好ましい。
【００４４】
本発明に係る第１又は第２の半導体装置において、導電性水素バリア膜は、Ｔｉ又はＡｌを少なくとも含む膜よりなることが好ましい。
【００４５】
本発明に係る第１又は第２の半導体装置において、キャパシタを構成する容量絶縁膜は、強誘電体膜よりなる場合、強誘電体膜は水素により劣化しやすいので、本発明の効果をより顕著に得ることができる。
【発明の効果】
【００４６】
本発明に係る半導体装置及びその製造方法によると、絶縁性水素バリア膜とキャパシタとの間に絶縁膜を介在させることにより、スクラッチ又はクラックなどの欠陥が形成されない絶縁性水素バリア膜を実現することができる。
【００４７】
さらに、キャパシタの下部電極と絶縁性水素バリア膜との剥離を防止できる。これにより、絶縁性水素バリア膜からの水素侵入を防止する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の各実施形態について、図面を参照しながら説明する。
【００４９】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置について、図１を参照しながら説明する。
【００５０】
図１に示すように、例えば、シリコン（Ｓｉ）よりなる半導体基板１０１の上部にはシャロウトレンチ分離（ＳＴＩ：Shallow Trench Isolation）領域１０２が形成されている。半導体基板１０１におけるシャロウトレンチ分離領域１０２によって区画されてなる各素子形成領域には、それぞれが、半導体基板１０１上に下から順に積層されたゲート絶縁膜１０３及びゲート電極１０４と、半導体基板１０１の表層部であってゲート電極１０４を挟持するように形成された一対の不純物拡散層１０５とからなる複数のトランジスタ１０６が形成されている。
【００５１】
また、半導体基板１０１の上には、複数のトランジスタ１０６を覆うように、膜厚が約０．４μｍ〜０．８μｍである酸化シリコンよりなる第１の層間絶縁膜１０７が平坦に形成されている。ここで、酸化シリコンとしては、ホウ素（Ｂ）及びリン（Ｐ）が添加されたいわゆるＢＰＳＧ(Boro-Phospho-Silicate Glass）、又は高密度プラズマによって形成され、ホウ素及びリンが添加されない、いわゆるＨＤＰ−ＮＳＧ（High Density Plasma-Non Silicate Glass）、若しくは酸化雰囲気としてオゾン（Ｏ3 ）を用いたいわゆるＯ3 −ＮＳＧを用いるとよい。
【００５２】
また、第１の層間絶縁膜１０７上におけるキャパシタアレイ領域には絶縁性の水素バリア膜（以下、絶縁性水素バリア膜と記す。）１０８が形成されている。ここで、水素バリア膜とは、通常の酸化膜と比べて、水素が透過する量が少ない膜のことであり、好ましくは、水素を遮断又は吸収できる膜のことである。水素バリア膜が水素を透過させるか否かは、水素バリア膜の下に例えばＴｉのような水素を吸蔵できる合金を配置し、水素処理を行なった後に、合金中の水素量を評価することによって確認することができる。また、絶縁性水素バリア膜１０８としては、例えばＴｉＡｌＯx 、ＳｉＮ、Ａｌ2Ｏ3、又はＳｉＯＮ等を用いるとよい。
【００５３】
また、絶縁性水素バリア膜１０８の上には、第２の層間絶縁膜１０９が形成されている。ここで、第２の層間絶縁膜１０９としては、第１の層間絶縁膜１０７と同様に、ホウ素（Ｂ）及びリン（Ｐ）が添加されたいわゆるＢＰＳＧ(Boro-Phospho-Silicate Glass）、又は高密度プラズマによって形成され、ホウ素及びリンが添加されない、いわゆるＨＤＰ−ＮＳＧ（High Density Plasma-Non Silicate Glass）、若しくは酸化雰囲気としてオゾン（Ｏ3 ）を用いたいわゆるＯ3 −ＮＳＧを用いるとよい。
【００５４】
また、第１の層間絶縁膜１０７、絶縁性水素バリア膜１０８及び第２の層間絶縁膜１０９よりなる積層膜には、該積層膜を貫通すると共に一対の不純物拡散層１０５のうちの一方に到達する第１のコンタクトホール１１１ｈが形成されている。
【００５５】
また、第１のコンタクトホール１１１ｈの内部には、一対の不純物拡散層１０５のうちの前記一方と電気的に接続すると共に、上面が絶縁性水素バリア膜１０８膜の上面よりも下に位置する第１のコンタクトプラグ１１１が形成されている。ここで、第１のコンタクトプラグ１１１の材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）又は窒化タンタル（ＴａＮ）を用いるとよく、さらには、チタン（Ｔｉ）、ニッケル（Ｎｉ）若しくはコバルト（Ｃｏ）の珪化金属、銅（Ｃｕ）、又はドーピングされた多結晶シリコンを用いてもよい。
【００５６】
また、第１のコンタクトホール１１１ｈにおける第１のコンタクトプラグ１１１が存在していない領域には、第１のコンタクトホール１１１ｈを充填するように、導電性の水素バリア膜（以下、導電性水素バリア膜と記す。）１１２が形成されている。ここで、導電性水素バリア膜１１２は、例えば、ＴｉＡｌＮ、ＴｉＡｌＯＮ、若しくはＴｉＮ等などのＴｉ又はＡｌを少なくとも含む材料よりなる。
【００５７】
また、第２の層間絶縁膜１０９の上には、下面が導電性水素バリア膜１１２の上面を覆うように、下部電極１１３が形成されている。ここで、下部電極１１３は、単層の導電膜よりなる場合であっても積層の導電膜よりなる場合であってもよく、第１のコンタクトプラグ１１１又は導電性水素バリア膜１１２の酸化を防止する目的で、酸素バリア膜を含む積層膜よりなる場合であってもよい。酸素バリア膜の材料としては、例えば窒化チタンアルミニウム（ＴｉＡｌＮ）、酸窒化チタンアルミニウム（ＴｉＡｌＯＮ）、窒化チタン（ＴｉＮ）、酸化イリジウム（ＩｒＯx  ）、イリジウム（Ｉｒ）、酸化ルテニウム（ＲｕＯx  ）又はルテニウム（Ｒｕ）を用いればよく。さらには、これらの材料のうちから少なくとも２つの材料よりなる積層構造よりなる酸素バリア膜を用いてもよい。なお、ここで、酸化イリジウム及び酸化ルテニウムの一般式におけるｘは正の実数である。
【００５８】
また、下部電極１１３の上には、誘電体膜よりなる容量絶縁膜１１４が形成されている。容量絶縁膜１１４として、強誘電体であるチタン酸バリウムストロンチウム（ＢａxＳｒ1-xＴｉＯ3 )（但し、ｘは０≦ｘ≦１である。以下、ＢＳＴと記す。）系誘電体、ジルコニウムチタン酸鉛（Ｐｂ（ＺｒxＴ1-x)Ｏ3）（但し、ｘは０≦ｘ≦１の関係を満たす。以下、ＰＺＴと記す。）若しくはジルコニウムチタン酸鉛ランタン（ＰｂyＬａ1-y（ＺｒxＴｉ1-x)Ｏ3）（但し、ｘは０≦ｘの関係を満たし、ｙはｙ≦１の関係を満たす。）等の鉛を含むペロブスカイト系誘電体、又はタンタル酸ストロンチウムビスマス（Ｓｒ1-yＢｉ2+xＴａ2Ｏ9）（但し、ｘは０≦ｘの関係を満たし、ｙはｙ≦１の関係を満たす。以下、ＳＢＴと呼ぶ。）若しくはチタン酸ビスマスランタン（Ｂｉ4-xＬａxＴｉ3Ｏ12）（但し、ｘは０≦ｘ≦１である。）等のビスマスを含むペロブスカイト系誘電体を用いると、不揮発性メモリ装置を作製することができる。
【００５９】
また、強誘電体膜としては、一般式がＡＢＯ3 （但し、ＡとＢとは異なる元素である。）で表わされるペロブスカイト構造を有する化合物を用いることができる。ここで、元素Ａは、例えば、鉛（Ｐｂ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）、ランタン（Ｌａ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、マグネシウム（Ｍｇ）及びビスマス（Ｂｉ）よりなる群から選択される少なくとも１つの元素であり、元素Ｂは、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、タングステン（Ｗ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）及びモリブデン（Ｍｏ）よりなる群から選択される少なくとも１つの元素である。
【００６０】
また、容量絶縁膜１１４は、単層より構成された強誘電体膜に限られず、組成が異なる複数層より構成された強誘電体膜を用いてもよく、さらには、異なる組成が傾斜するように複数層が構成された強誘電体膜を用いてもよい。
【００６１】
また、容量絶縁膜１１４として、強誘電体に限られないことはいうまでもなく、酸化シリコン（ＳｉＯ2 ）、窒化シリコン（Ｓｉ3Ｎ4）、五酸化ニオブ（Ｎｂ2Ｏ5）、五酸化タンタル（Ｔａ2Ｏ5）又は酸化アルミニウム（Ａｌ2Ｏ3）等を用いてもよい。
【００６２】
また、容量絶縁膜１１４の上には、上部電極１１５が形成されている。以上のように、下部電極１１３、容量絶縁膜１１４及び上部電極１１５から構成されるキャパシタ１１６が形成されている。
【００６３】
このような構造により、キャパシタ１１６の下方は、絶縁性水素バリア膜１０８と導電性水素バリア膜１１２とによって完全に覆われているので、キャパシタ１１６の下方から水素が侵入することを防止することができる。
【００６４】
具体的には、従来例であれば、キャパシタの下方から水素の侵入を防止する目的でスタック型のキャパシタの直下に絶縁性水素バリア膜を配置していたが、絶縁性水素バリア膜には製造プロセス中にスクラッチ又はクラックなどの欠陥が形成され、キャパシタへの水素の侵入を十分に防止することができなかった。しかしながら、第１の実施形態に係る半導体装置は、キャパシタ１１６の直下に絶縁性水素バリア膜１０８を配置せずに、該絶縁性水素バリア膜１０８とキャパシタ１１６との間に第２の層間絶縁膜１０９を介在させることにより、スクラッチ又はクラックなどの欠陥が形成されない絶縁性水素バリア膜１０８を実現することができる。また、第１のコンタクトプラグ１１１の上面は、絶縁性水素バリア膜１０８の上面よりも下に位置し、導電性水素バリア膜１１２と絶縁性水素バリア膜１０８とは接合している。以上のような理由で、絶縁性水素バリア膜１０８及び導電性水素バリア膜１１２によって、キャパシタ１１６の下方からの水素の侵入を防止できる。
【００６５】
また、キャパシタの直下に絶縁性水素バリア膜が配置された従来例であれば、キャパシタを構成する誘電体膜の結晶化に要する熱処理時に生じる強いストレスにより、キャパシタと絶縁性水素バリア膜とがその界面にて剥離する問題もあったが、第１の実施形態に係る半導体装置によると、絶縁性水素バリア膜１０８とキャパシタ１１６との間に介在している第２の層間絶縁膜１０９が、キャパシタ１１６のストレスを緩和する役割を果たすので、例えば、キャパシタ１１６が剥離したり、キャパシタ１１６を構成する下部電極１１３と容量絶縁膜１１４とが剥離したり、その下部電極１１３が積層膜よりなる場合に積層膜間で剥離したり、キャパシタ１１６の上方に形成される後述の水素バリア膜１１８が剥離することを防止することができる。
【００６６】
また、第２の層間絶縁膜１０９の上には、キャパシタ１１６の上部を覆うように、絶縁膜１１７が形成されている。ここで、絶縁膜１１７としては、第１の層間絶縁膜１０７及び第２の層間絶縁膜１０９と同様に、ホウ素（Ｂ）及びリン（Ｐ）が添加されたいわゆるＢＰＳＧ(Boro-Phospho-Silicate Glass）、又は高密度プラズマによって形成され、ホウ素及びリンが添加されない、いわゆるＨＤＰ−ＮＳＧ（High Density Plasma-Non Silicate Glass）、若しくは酸化雰囲気としてオゾン（Ｏ3 ）を用いたいわゆるＯ3 −ＮＳＧを用いるとよい。
【００６７】
また、絶縁膜１１７の上面及び側面、第２の層間絶縁膜１０９の側面、絶縁性水素バリア膜１０８の側面、並びに第１の層間絶縁膜１０７の上には、キャパシタ１１６を上方から覆うように、水素バリア膜１１８が形成されている。このように、水素バリア膜１１８は、絶縁性水素バリア膜１０８の側面にて、該絶縁性水素バリア膜１０８と接続している。ここで、水素バリア膜１１８は、例えばＴｉＮ、ＴｉＡｌＮ、ＴｉＡｌＯＮ、ＳｉＮ、Ａｌ2Ｏ3、ＴｉＡｌＯx 又はＳｉＯＮよりなる。なお、絶縁性水素バリア膜１０８と水素バリア膜１１８との接合方法は、これに限定されるものではない。すなわち、ここでは、絶縁性水素バリア膜１０８の側面にて接合する場合について説明したが、絶縁性水素バリア膜１０８の上面にて、絶縁性水素バリア膜１０８と水素バリア膜１１８とが接合するようにしてもよい。
【００６８】
また、第１の層間絶縁膜１０７の上には、水素バリア膜１１８を覆うように、上面が平坦な第３の層間絶縁膜１１９が形成されている。ここで、第３の層間絶縁膜１１９としては、第１の層間絶縁膜１０７及び第２の層間絶縁膜１０９と同様に、ホウ素（Ｂ）及びリン（Ｐ）が添加されたいわゆるＢＰＳＧ(Boro-Phospho-Silicate Glass）、又は高密度プラズマによって形成され、ホウ素及びリンが添加されない、いわゆるＨＤＰ−ＮＳＧ（High Density Plasma-Non Silicate Glass）、若しくは酸化雰囲気としてオゾン（Ｏ3 ）を用いたいわゆるＯ3 −ＮＳＧを用いるとよい。
【００６９】
また、第１の層間絶縁膜１０７及び第３の層間絶縁膜１１９よりなる積層膜には、該積層膜を貫通すると共に一対の不純物拡散層１０５のうちの他方に接続する第２のコンタクトプラグ１２０が形成されている。
【００７０】
以上のように、本発明の第１の実施形態に係る半導体装置の構造によると、キャパシタ１１６は、上方から水素バリア膜１１８によって覆われており、この水素バリア膜１１８は、下方からキャパシタ１１６を覆っている絶縁性水素バリア膜１０８及び導電性水素バリア膜１１２のうちの絶縁性水素バリア膜１０８と接続しており、さらに、この絶縁性水素バリア膜１０８は導電性水素バリア膜１１２と接続している。したがって、キャパシタ１１６は、完全に水素バリア膜によって覆われている。それゆえ、キャパシタへの水素の拡散を効果的に防止することができるので、分極特性の劣化がなく、信頼性に優れた誘電体膜を保持することができる。
【００７１】
また、前述では、第１のコンタクトプラグ１１１の上面が、絶縁性水素バリア膜１０８の上面よりも下に位置している場合について説明したが、第１のコンタクトプラグ１１１の上面は、さらに、絶縁性水素バリア膜１０８の下面よりも下に位置するように形成されている場合であっても構わない。このようにすると、絶縁性水素バリア膜１０８と導電性水素バリア膜１１２とが接触する面積が大きくなるので、その接触界面において水素の拡散をより防止することができる。
【００７２】
また、キャパシタアレイの上方を覆うと共に絶縁性水素バリア膜１０８と接合する水素バリア膜を形成することにより、キャパシタアレイ全体を水素バリア膜で完全に覆うことができ、水素によるキャパシタの劣化を完全に防止することができる。
【００７３】
また、絶縁性水素バリア膜１０８と導電性水素バリア膜１１２と水素バリア膜１１８とがすべて窒素を含む材料よりなる場合には、水素バリア膜同士の接合部における密着性が高くなるので、接合界面における水素の拡散をより防止することができる。
【００７４】
また、誘電体膜が強誘電体膜よりなる場合には、強誘電体膜は水素による劣化が大きいので、本発明の効果は大きい。
【００７５】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）、図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）及び図７（ａ）〜（ｃ）を参照しながら説明する。なお、本発明の第２の実施形態に係る半導体装置の製造方法は、前述した本発明の第１の実施形態に係る半導体装置を具体的に製造する方法である。
【００７６】
まず、図２（ａ）に示すように、例えば、シリコン（Ｓｉ）よりなる半導体基板１０１の上部に、シャロウトレンチ分離（ＳＴＩ：Shallow Trench Isolation）領域１０２を選択的に形成することにより、半導体基板１０１上における領域を複数の素子形成領域に区画する。続いて、半導体基板１０１上における各素子形成領域に、例えば酸化シリコン又は酸窒化シリコンよりなる膜厚が約３ｎｍのゲート絶縁膜１０３と、多結晶シリコン、金属又は金属珪化物を含み膜厚が約２００ｎｍのゲート電極１０４とを順に形成した後、さらに、ゲート電極１０４をマスクに用いた不純物イオンのイオン注入を行なうことにより、ゲート電極１０４を挟持するように一対の不純物拡散層１０５を半導体基板１０１の表層部に形成する。このようにして、半導体基板１０１上における各素子形成領域に、ゲート絶縁膜１０３及びゲート電極１０４と一対の不純物拡散層１０５とからなるトランジスタ１０６を形成する。
【００７７】
続いて、ＣＶＤ法により、半導体基板１０１の上に、トランジスタ１０６を覆うように、例えばＢＰＳＧ、ＨＤＰ−ＮＳＧ又はＯ3 −ＮＳＧのような絶縁膜を約０．６μｍ〜１．２μｍの膜厚で成膜した後、化学的機械的研磨（Chemical mechanical Polish：ＣＭＰ）法を用いて、成膜された絶縁膜の表面を平坦化することにより、膜厚が約０．４μｍ〜０．８μｍの第１の層間絶縁膜１０７を形成する。
【００７８】
次に、図２（ｂ）に示すように、第１の層間絶縁膜１０７の上に、１０〜５０ｎｍの膜厚を有するように絶縁性水素バリア膜１０８ａを形成する。ここでは、絶縁性水素バリア膜１０８ａとしては、例えばＴｉＡｌＯx 、ＳｉＮ、Ａｌ2Ｏ3、又はＳｉＯＮ等を用いるとよい。
【００７９】
次に、図２（ｃ）に示すように、ＣＶＤ法又はスパッタ法により、絶縁性水素バリア膜１０８ａの上に、５０〜３００ｎｍの膜厚を有するように第２の層間絶縁膜１０９ａを形成する。
【００８０】
次に、図２（ｄ）に示すように、リソグラフィー技術及びドライエッチング技術を用いて、第１の層間絶縁膜１０９ａ、絶縁性水素バリア膜１０８ａ及び第２の層間絶縁膜１０９ａよりなる積層膜に、該積層膜を貫通すると共に一対の不純物拡散層１０５のうちの一方に到達する第１のコンタクトホール１１１ｈを形成する。
【００８１】
次に、図３（ａ）に示すように、スパッタ法、ＣＶＤ法又はめっき法により、第２の層間絶縁膜１０９ａの上に、第１のコンタクトホール１１１ｈが充填されるように第１のコンタクトプラグ形成膜１１１ａを成膜する。ここで、第１のコンタクトプラグ形成膜１１１ａとしては、タングステン等の金属、窒化チタン等の窒化金属、珪化チタン等の珪化金属、銅、又は多結晶シリコンを用いればよい。また、第１のコンタクトプラグ形成膜１１１ａを成膜する前に、少なくとも第１のコンタクトホール１１１ｈの底部及び側壁に、例えば半導体基板１０１側から下から順に積層されたチタン及び窒化チタンよりなる積層膜、又はタンタル及び窒化タンタルよりなる積層膜からなる密着層を形成してもよい。
【００８２】
次に、図３（ｂ）に示すように、第２の層間絶縁膜１０９ａを露出させると共に、上面が絶縁性水素バリア膜１０８ａの上面よりも少なくとも下に位置するように、第１のコンタクトプラグ形成膜１１１ａに対してエッチバックを行なうことにより、各トランジスタ１０６を構成する一対の不純物拡散層１０５のうちの前記一方と電気的に接続する第１のコンタクトプラグ１１１を形成する。この方法によると、第１のコンタクトプラグ１１１の形成はエッチングによって行なわれるので、第１のコンタクトプラグ１１１の上面の高さを正確に制御することが可能になる。
【００８３】
ここで、第１のコンタクトプラグ１１１を形成する方法としては、ＣＭＰ法により、第２の層間絶縁膜１０９ａの上面が露出するように、第１のコンタクトプラグ形成膜１１１ａを研磨除去した後に、上面が絶縁性水素バリア膜１０８ａの上面よりも少なくとも下に位置するように、第１のコンタクトプラグ形成膜１１１ａに対してドライエッチング又はウェットエッチングを行なうことにより、第１のコンタクトプラグ１１１を形成することもできる。第１のコンタクトプラグ形成膜１１１ａがタングステンよりなる場合には、例えば塩素系ガス及びフッ素系ガスを混合したエッチングガスを用いればよく、第１のコンタクトプラグ形成膜１１１ａが多結晶シリコンよりなる場合にはフッ素系ガスを用いればよい。この方法によると、エッチングの際に生じる導電膜よりなる第１のコンタクトプラグ形成膜１１１ａの上面の形状崩れ又はシームの拡大を防止することができる。
【００８４】
次に、図３（ｃ）に示すように、第２の層間絶縁膜１０９ａの上に、第１のコンタクトホール１１１ｈ内における第１のコンタクトプラグ１１１ａが存在していない領域が充填されるように、導電性の水素バリア形成膜１１２ａを成膜する。
【００８５】
次に、図３（ｄ）に示すように、ＣＭＰ法により、第２の層間絶縁膜１０９ａの上面を露出させるように、導電性の水素バリア形成膜１１２ａを研磨除去することにより、側面にて絶縁性水素バリア膜１０８ａと少なくとも接する導電性水素バリア膜１１２を形成する。
【００８６】
次に、図４（ａ）に示すように、スパッタ法、ＣＶＤ法又はＭＯＣＶＤ法により、第２の層間絶縁膜１０９ａ及び導電性水素バリア膜１１２の上に、下部電極形成膜１１３ａを形成する。ここで、下部電極形成膜１１３ａは、単層の導電膜よりなる場合であってもよいし、積層の導電膜よりなる場合であってもよく、第１のコンタクトプラグ１１１又は導電性水素バリア膜１１２の酸化を防止する目的で、酸素バリア膜を含む積層膜としてもよい。酸素バリア膜の材料としては、例えば窒化チタンアルミニウム（ＴｉＡｌＮ）、酸窒化チタンアルミニウム（ＴｉＡｌＯＮ）、窒化チタン（ＴｉＮ）、酸化イリジウム（ＩｒＯx  ）、イリジウム（Ｉｒ）、酸化ルテニウム（ＲｕＯx  ）又はルテニウム（Ｒｕ）を用いればよく、さらには、これらの材料のうちから少なくとも２つの材料よりなる積層構造よりなる酸素バリア膜を用いてもよい。なお、ここで、酸化イリジウム及び酸化ルテニウムの一般式におけるｘは正の実数である。
【００８７】
続いて、下部電極形成膜１１３ａの上に、誘電体膜１１４ａを形成した後、誘電体膜１１１４ａの上に、上部電極形成膜１１５ａを形成する。
【００８８】
次に、図４（ｂ）に示すように、リソグラフィー技術とドライエッチング技術とを用いて、上部電極形成膜１１５ａ、誘電体膜１１４ａ及び下部電極形成膜１１３ａをパターニングすることにより、下面が導電性水素バリア膜１１２と接続する、上部電極１１５、誘電体膜よりなる容量絶縁膜１１４及び下部電極１１３よりなるキャパシタ１１６を形成する。ここでのパターニングとしては、ハードマスクを用いたエッチングを行なうことがより好ましい。また、ここでは、同一の工程にて、上部電極形成膜１１５ａ、誘電体膜１１４ａ及び下部電極形成膜１１３ａに対してパターニングを行なう場合について説明したが、各々の膜を別々の工程にてエッチングしたり、一の工程にて２層の膜をエッチングし、他の工程にて他の膜をエッチングするようにしても構わない。
【００８９】
次に、図４（ｃ）に示すように、第２の層間絶縁膜１０９ａの上に、キャパシタ１１６を覆うように、膜厚が３０〜１００ｎｍとなるように絶縁膜１１７ａを形成する。
【００９０】
次に、図５（ａ）に示すように、リソグラフィー技術とドライエッチング技術とを用いて、キャパシタアレイの外側における領域にて、絶縁性水素バリア膜１０８ａ、第２の層間絶縁膜１０９ａ及び絶縁膜１１７ａよりなる積層膜をパターニングする。これにより、パターン化された絶縁性水素バリア膜１０８、第２の層間絶縁膜１０９及び絶縁膜１１７が形成される。
【００９１】
続いて、容量絶縁膜１１４の結晶化、又は容量絶縁膜１１４の膜質の向上を目的として、高温であって且つ酸素雰囲気下で熱処理を行なう。なお、ここでの熱処理は、炉を用いるアニールでもよく、急速加熱処理（Rapid Thermal Anneal：ＲＴＡ）であってもよい。加熱温度としては５００℃以上であって且つ８００℃以下であることが好ましい。なお、ここでは、積層膜に対するパターニング後に熱処理を行なう場合について説明したが、積層膜に対するパターニング前に熱処理を行なってもよい。
【００９２】
また、ここで、図５（ａ）に示す工程におけるパターニングの変形例について、図６（ａ）を参照しながら説明する。図６（ａ）に示すように、キャパシタアレイの外側における領域にて、絶縁性水素バリア膜１０８ａ及び第２の層間絶縁膜１０９ａよりなる積層膜をパターニングする一方、絶縁性水素バリア膜１０８ａに対してはパターニングを行なわないようにすることもできる。なお、この場合の熱処理については、前述と同様で、パターニング前であってもパターニング後であってもよい。
【００９３】
次に、図５（ｂ）に示すように、絶縁膜１１７の上面及び側面、第２の層間絶縁膜１０９の側面、絶縁性水素バリア膜１０８の側面、並びに第１の層間絶縁膜１０７の上に、キャパシタ１１６を上方から覆うように、水素バリア膜１１８ａを形成する。このように、水素バリア膜１１８ａは、絶縁性水素バリア膜１０８の側面にて、該絶縁性水素バリア膜１０８と接続している。ここで、水素バリア膜１１８は、例えばＴｉＮ、ＴｉＡｌＮ、ＴｉＡｌＯＮ、ＳｉＮ、Ａｌ2Ｏ3、ＴｉＡｌＯx 又はＳｉＯＮよりなる。なお、絶縁性水素バリア膜１０８と水素バリア膜１１８との接合方法は、これに限定されるものではない。すなわち、ここでは、絶縁性水素バリア膜１０８の側面にて、絶縁性水素バリア膜１０８と水素バリア膜１１８とが接合する場合について説明したが、次に示す変形例のように、絶縁性水素バリア膜１０８の上面にて、絶縁性水素バリア膜１０８と水素バリア膜１１８とが接合するようにしてもよい。
【００９４】
また、ここで、図５（ｂ）に示す工程における水素バリア膜１１８ａの形成の変形例について、図６（ｂ）を参照しながら説明する。なお、図６（ｂ）は前記図６（ａ）に示した工程の次の工程を示している。図６（ｂ）に示すように、絶縁膜１１７の上面及び側面、第２の層間絶縁膜１０９の側面、並びに絶縁性水素バリア膜１０８の上に、キャパシタ１１６を上方から覆うように、水素バリア膜１１８ｂを形成することもできる。この場合は、水素バリア膜１１８ｂは、絶縁性水素バリア膜１０８ａの上面にて、該絶縁性水素バリア膜１０８ａと接続している。
【００９５】
次に、図５（ｃ）に示すように、リソグラフィー技術とドライエッチング技術とを用いて、水素バリア膜１１８ａにおける絶縁性水素バリア膜１０８よりも外側に存在している部分の一部をパターニングする。これにより、パターン化された水素バリア膜１１８が形成される。
【００９６】
また、ここで、図５（ｃ）に示す工程におけるパターニングの変形例について図６（ｃ）を参照しながら説明する。なお、図６（ｃ）は前記図６（ｂ）に示した工程の次の工程を示している。図６（ｃ）に示すように、絶縁性水素バリア膜１０８ａ及び水素バリア膜１１８ｂよりなる積層膜をパターニングすることもできる。これにより、パターン化された水素バリア膜１１８ｃ及び絶縁性水素バリア膜１０８ｃが形成される。
【００９７】
次に、図７（ａ）に示すように、第１の層間絶縁膜１０８の上に、キャパシタ１１６を上方から覆うように絶縁膜を成膜した後、ＣＭＰ法によってその表面を平坦化することにより、第３の層間絶縁膜１１９を形成する。なお、第３の層間絶縁膜１１９における水素バリア膜１１８の上端部の上に存在している部分の膜厚は１００〜３００ｎｍであることが好ましい。
【００９８】
次に、図７（ｂ）に示すように、第３の層間絶縁膜１１９及び第１の層間絶縁膜１０８よりなる積層膜に、該積層膜を貫通すると共に一対の不純物拡散層１０５のうちの他方を露出させる第２のコンタクトホール１２０ｈを形成する。
【００９９】
次に、図７（ｃ）に示すように、第３の層間絶縁膜１１９の上に、第２のコンタクトホール１２０ｈ内が充填されるように、第２のコンタクトプラグ形成膜を成膜した後に、ＣＭＰ法により、第３の層間絶縁膜１１９の上面が露出するまで、コンタクトプラグ形成膜を研磨除去することにより、第２のコンタクトプラグ１２０を形成する。
【０１００】
以上のように、本発明の第２の実施形態に係る半導体装置の製造方法によると、絶縁性水素バリア膜１０８及び導電性水素バリア膜１１２によって、キャパシタ１１６の下方からの水素の侵入を防止できる。具体的には、従来例であれば、キャパシタの下方から水素の侵入を防止する目的でスタック型のキャパシタの直下に絶縁性水素バリア膜を形成し、その表面を研磨することによってスクラッチ又はクラックなどの欠陥が形成され、キャパシタへの水素の侵入を十分に防止することができなかった。しかしながら、第２の実施形態に係る半導体装置の製造方法は、キャパシタ１１６の直下に絶縁性水素バリア膜１０８を形成せずに、該絶縁性水素バリア膜１０８とキャパシタ１１６との間に第２の層間絶縁膜１０９を介在させることにより、絶縁性水素バリア膜１０８の表面を研磨することがないので、該絶縁性水素バリア膜にスクラッチ又はクラックなどの欠陥が形成されない。また、第１のコンタクトプラグ１１１の上面が絶縁性水素バリア膜１０８の上面よりも下に位置させ、導電性水素バリア膜１１２と絶縁性水素バリア膜１０８とを接合させている。以上のような理由で、絶縁性水素バリア膜１０８及び導電性水素バリア膜１１２によって、キャパシタ１１６の下方からの水素の侵入を防止できる。
【０１０１】
また、キャパシタの直下に絶縁性水素バリア膜が配置された従来例であれば、キャパシタを構成する誘電体膜の結晶化に要する熱処理時に生じる強いストレスにより、キャパシタと絶縁性水素バリア膜とがその界面にて剥離する問題もあったが、第１の実施形態に係る半導体装置によると、絶縁性水素バリア膜１０８とキャパシタ１１６との間に介在している第２の層間絶縁膜１０９が、キャパシタ１１６のストレスを緩和する役割を果たすので、例えば、キャパシタ１１６が剥離したり、キャパシタ１１６を構成する下部電極１１３と容量絶縁膜１１４とが剥離したり、その下部電極１１３が積層膜よりなる場合に積層膜間で剥離したり、キャパシタ１１６の上方に形成される後述の水素バリア膜１１８が剥離することを防止することができる。
【０１０２】
また、キャパシタアレイの上方を覆うと共に絶縁性水素バリア膜１０８と接合する水素バリア膜を形成することにより、キャパシタアレイ全体を水素バリア膜で完全に覆うことができ、水素によるキャパシタの劣化を完全に防止することができる。
【０１０３】
また、絶縁性水素バリア膜１０８と導電性水素バリア膜１１２と水素バリア膜１１８とがすべて窒素を含む材料よりなる場合には、水素バリア膜同士の接合部における密着性が高くなるので、接合界面における水素の拡散をより防止することができる。
【０１０４】
また、誘電体膜が強誘電体膜よりなる場合には、強誘電体膜は水素による劣化が大きいため、本発明の効果は大きい。
【０１０５】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について、図８（ａ）〜（ｃ）及び図９（ａ）〜（ｃ）を参照しながら説明する。
【０１０６】
まず、図８（ａ）に示す工程は、前述の図２（ａ）を用いた説明と同様である。すなわち、例えば、シリコン（Ｓｉ）よりなる半導体基板３０１の上部にシャロウトレンチ分離（ＳＴＩ：Shallow Trench Isolation）領域３０２を選択的に形成することにより、半導体基板３０１上における領域を複数の素子形成領域に区画する。続いて、半導体基板３０１上における各素子形成領域に、例えば酸化シリコン又は酸窒化シリコンよりなる膜厚が約３ｎｍのゲート絶縁膜３０３と、多結晶シリコン、金属又は金属珪化物を含み膜厚が約２００ｎｍのゲート電極３０４とを順に形成した後、さらに、ゲート電極３０４をマスクに用いた不純物イオンのイオン注入を行なうことにより、ゲート電極３０４を挟持するように不純物拡散層３０５を半導体基板１０１の表層部に形成する。このようにして、半導体基板３０１上における各素子形成領域に、ゲート絶縁膜３０３及びゲート電極３０４と一対の不純物拡散層３０５とからなるトランジスタ３０６を形成する。
【０１０７】
続いて、ＣＶＤ法により、半導体基板３０１の上に、トランジスタ３０６を覆うように、例えばＢＰＳＧ、ＨＤＰ−ＮＳＧ又はＯ3 −ＮＳＧのような絶縁膜を約０．６μｍ〜１．２μｍの膜厚で成膜した後、化学的機械的研磨（Chemical mechanical Polish：ＣＭＰ）法を用いて、成膜された絶縁膜の表面を平坦化することにより、膜厚が約０．４μｍ〜０．８μｍの第１の層間絶縁膜３０７を形成する。
【０１０８】
次に、図８（ｂ）に示すように、リソグラフィー技術及びドライエッチング技術を用いて、第１の層間絶縁膜３０７に、該第１の層間絶縁膜３０７を貫通すると共に一対の不純物拡散層３０５のうちの一方に到達する第１のコンタクトホール３０８ｈを形成する。
【０１０９】
次に、図８（ｃ）に示すように、第１の層間絶縁膜３０１の上に、第１のコンタクトホール３０８ｈを充填するように、第１のコンタクトプラグ形成膜３０８ａを形成する。
【０１１０】
次に、図９（ａ）に示すように、第１のコンタクトプラグ形成膜３０８ａにおける第１のコンタクトホール３０８ｈの内部からはみ出している部分を除去して、第１のコンタクトプラグ３０８を形成する。
【０１１１】
次に、図９（ｂ）に示すように、第１の層間絶縁膜３０７及び第１のコンタクトプラグ３０８の上に、絶縁性水素バリア膜３０９及び第２の層間絶縁膜３１０を下から順に形成する。
【０１１２】
次に、図９（ｃ）に示すように、リソグラフィー技術及びドライエッチング技術を用いて、絶縁性水素バリア膜３０９及び第２の層間絶縁膜３１０よりなる積層膜に、該積層膜を貫通すると共に第１のコンタクトプラグ３０８に到達する第２のコンタクトホール３１１ｈを形成する。
【０１１３】
この後の工程は、前述した第２の実施形態における図３（ｃ）以降の説明と同様であるので、ここではその説明は省略する。以上より、第２のコンタクトホール３１１ｈ内に導電性水素バリア膜を埋め込むことにより、第１のコンタクトプラグに接続する導電性水素バリア膜よりなる第２のコンタクトプラグを形成することができる。
【０１１４】
以上のように、本発明の第３の実施形態に係る半導体装置の製造方法によると、第２の実施形態と同様に、絶縁性水素バリア膜３０９を形成する際に研磨を行なわないので、従来例で説明したようなスクラッチ又はクラックが絶縁性水素バリア膜３０９に発生することがない。このため、絶縁性水素バリア膜３０９の水素バリア性を完全に保つことができる。さらに、第２の実施形態と同様に、導電性水素バリア膜を絶縁性水素バリア膜３０９と接合させることにより、キャパシタの下方からの水素の侵入を防止することができる。
【０１１５】
また、本発明の第３の実施形態に係る半導体装置の製造方法によると、第１のコンタクトプラグ３０８は、第１の層間絶縁膜３０７に貫通して形成された第１のコンタクトホール３０８ｈに形成されるので、第１のコンタクトプラグ３０８の深さを浅くすることができる。したがって、第１のコンタクトホール３０８ｈの深さは、第２の実施形態と比べて浅く形成すればよいので、第１のコンタクトホール３０８ｈを形成するためのエッチングが容易になることに加えて、第１のコンタクトプラグ形成膜３０８の埋め込みが容易になる。また、前述した第１の実施形態とは異なり、第１のコンタクトプラグ形成膜３０８の上面をエッチングする必要がないので、第１のコンタクトプラグ３０８の上面の形状崩れ又はシームの拡大を防ぐことができる。さらに、第２のコンタクトホール３１１ｈ内に埋め込まれる導電性水素バリア膜よりなる第２のコンタクトプラグの開口径を第１のコンタクトプラグ３０８の開口径よりも大きくすることも可能になるので、コンタクトの信頼性を向上させることができる。
【０１１６】
なお、前述した第２の実施形態と同様に本実施形態においても、キャパシタアレイの上方を覆うと共に絶縁性水素バリア膜３０９と接合する水素バリア膜を形成することにより、キャパシタアレイ全体を水素バリア膜で完全に覆うことができ、水素によるキャパシタの劣化を完全に防止することができる。また、絶縁性水素バリア膜３０９と導電性水素バリア膜と水素バリア膜とがすべて窒素を含む材料よりなる場合には、水素バリア膜同士の接合部における密着性が高くなるので、接合界面における水素の拡散をより防止することができる。さらに、誘電体膜が強誘電体膜よりなる場合には、強誘電体膜は水素による劣化が大きいので、本発明の効果は大きい。
【産業上の利用可能性】
【０１１７】
本発明に係る半導体装置及びその製造方法は、絶縁性水素バリア膜のバリア性の劣化を完全に防止する効果を有するので、特に、強誘電体よりなる容量絶縁膜を備えた誘電体メモリに有用である。
【図面の簡単な説明】
【０１１８】
【図１】本発明の１の実施形態に係る半導体装置の構造を示す要部断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【図６】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図７】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図８】（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図９】（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図１０】（ａ）〜（ｃ）は、従来例に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図１１】（ａ）〜（ｃ）は、従来例に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
【図１２】（ａ）及び（ｂ）は、本発明の課題を説明するための要部工程断面図である。
【符号の説明】
【０１１９】
１０１、３０１    半導体基板
１０２、３０２    シャロウトレンチ分離領域
１０３、３０３    ゲート絶縁膜
１０４、３０４    ゲート電極
１０５、３０５    不純物拡散層
１０６、３０６    トランジスタ
１０７、３０７    第１の層間絶縁膜
１０８、１０８ａ、１０８ｃ、３０９    絶縁性水素バリア膜
１０９、１０９ａ、３１０    第２の層間絶縁膜
１１１ｈ、３０８ｈ    第１のコンタクトホール
１１１ａ、３０８ａ    第１のコンタクトプラグ形成膜
１１１、３０８    第１のコンタクトプラグ
１１２ａ    導電性の水素バリア形成膜
１１２    導電性水素バリア膜
１１３ａ    下部電極形成膜
１１３    下部電極
１１４ａ    誘電体膜
１１４    容量絶縁膜
１１５ａ    上部電極形成膜
１１５    上部電極
１１６    キャパシタ
１１７、１１７ａ    絶縁膜
１１８、１１８ａ、１１８ｂ、１１８ｃ    水素バリア膜
１１９    第３の層間絶縁膜
１２０ｈ、３１１ｈ    第２のコンタクトホール
１２０    第２のコンタクトプラグ
１    半導体基板
２    シャロウトレンチ分離領域
３    ゲート絶縁膜
４    ゲート電極
５    不純物拡散層
６    トランジスタ
７    層間絶縁膜
８    絶縁性水素バリア膜
９ｈ    コンタクトホール
９ａ    コンタクトプラグ形成膜
９    コンタクトプラグ
１０  下部電極
１１  容量絶縁膜
１２  上部電極
１３  キャパシタ
ａ１  スクラッチ
ａ２  マイクロスクラッチ
ａ３  クラック
【図１】
2006134980.tif 000003
【図２】
2006134980.tif 000004
【図３】
2006134980.tif 000005
【図４】
2006134980.tif 000006
【図５】
2006134980.tif 000007
【図６】
2006134980.tif 000008
【図７】
2006134980.tif 000009
【図８】
2006134980.tif 000010
【図９】
2006134980.tif 000011
【図１０】
2006134980.tif 000012
【図１１】
2006134980.tif 000013
【図１２】
2006134980.tif 000014