(57)【要約】【課題】本発明は、ＰＣＩバスを実装するコンピュータ製品の評価試験として、ＰＣＩ信号のネゴシエーションが失敗した場合におけるＲＡＳ試験を確実に行うことができるようにする技術の提供を目的とする。【解決手段】ＰＣＩバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定する設定手段と、リセット信号の変化位置を検出する検出手段と、検出手段により検出された変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定手段により設定された論理に従ってＰＣＩバスネゴシエーション信号を変更する変更手段とを備えるように構成する。【選択図】図１
2006107220.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置と該ホスト装置にＰＣＩバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のＰＣＩバスネゴシエーションの失敗による動作を試験するために用いられる試験装置であって、
ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定する設定手段と、
上記設定手段により設定された論理に従ってＰＣＩバスネゴシエーション信号を変更する変更手段とを備えることを、
特徴とする試験装置。
【請求項２】
ホスト装置と該ホスト装置にＰＣＩバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のＰＣＩバスネゴシエーションの失敗による動作を試験するために用いられる試験装置であって、
ＰＣＩバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、
ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定する設定手段と、
上記リセット信号の変化位置を検出する検出手段と、
上記検出手段により検出された変化位置を基準として、上記遅延時間よりも長い時間、上記設定手段により設定された論理に従ってＰＣＩバスネゴシエーション信号を変更する変更手段とを備えることを、
特徴とする試験装置。
【請求項３】
ホスト装置と該ホスト装置にＰＣＩバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のＰＣＩバスネゴシエーションの失敗による動作を試験するために用いられる試験方法であって、
ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定し、
上記設定した論理に従ってＰＣＩバスネゴシエーション信号を変更することを、
特徴とする試験方法。
【請求項４】
ホスト装置と該ホスト装置にＰＣＩバスを介して接続されるデバイスとの間に設けられて、該ホスト装置と該デバイスとの間のＰＣＩバスネゴシエーションの失敗による動作を試験するために用いられる試験方法であって、
ＰＣＩバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させ、
ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定し、
上記リセット信号の変化位置を検出し、
上記検出した変化位置を基準として、上記遅延時間よりも長い時間、上記設定した論理に従ってＰＣＩバスネゴシエーション信号を変更することを、
特徴とする試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホスト装置とそのホスト装置にＰＣＩバスを介して接続されるデバイスとの間に設けられて、ホスト装置とデバイスとの間のＰＣＩバスネゴシエーションの失敗による動作を試験するために用いられる試験装置及びその方法に関する。
【背景技術】
【０００２】
高速の同期バスとして、ＰＣＩバス（Peripheral Component Interconnect Bus)や、既存のＰＣＩバスとの互換性を維持しながら高速化を図ったＰＣＩ−Ｘバスが広く用いられている。
【０００３】
ＰＣＩバス，ＰＣＩ−Ｘバスを持った製品においては、デバイス間でＰＣＩ種別及び動作周波数についてネゴシエーションを行う必要があるが、このネゴシエーションは所定の規格化されたプロトコルを用いて実行されている。
【０００４】
このネゴシエーションが失敗するケースにおいても、データの保全性の確認を行う意味でＲＡＳ試験（Reliability Availability Serviceability 試験）は重要な意味を持つものである。
【０００５】
しかしながら、従来、このネゴシエーションプロトコルの失敗を狙ったＲＡＳ試験器は存在していないことから、このような特殊のＲＡＳ試験は実施されないでいた。
【０００６】
なお、本発明に関連する従来技術として、下記に示す特許文献１や特許文献２に記載された発明がある。
【０００７】
この特許文献１に記載された発明では、複数のＳＣＳＩバス同士をＳＣＳＩプロトコルコントローラの外部で診断動作制御回路を介して直接接続して、複数のＳＣＳＩプロトコルコントローラ間で仮想的にデータ転送を行い得るようにすることで、ＳＣＳＩプロトコルコントローラの故障のみならず、ＳＣＳＩバスのドライバ／レシーバの故障や、配線パターンの不良等を容易に診断できるようにしている。
【０００８】
そして、診断動作制御回路でＳＣＳＩバスの信号をローレベルまたはハイレベルにクランプできるようにすることで、擬似障害の発生用にテスタ等の評価機器を外部に接続する必要がなく、ＳＣＳＩバスにおける異常発生時の動作確認を容易かつ短時間に行うことができるようにしている。
【０００９】
また、特許文献２に記載された発明では、バスの固有のバスプロトコルを用いて、任意の長さの距離だけ同期バスを延長できるようにしている。
【特許文献１】特開２００１−１０９６７２
【特許文献２】特表２００３−５０５７６１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＰＣＩバスやＰＣＩ−Ｘバスでは、電源投入時におけるサーバとＰＣＩボードとの間のＰＣＩ信号のネゴシエーションプロトコルで動作モードを決定している。
【００１１】
すなわち、図３に示すように、ＰＣＩのＲＥＳＥＴ信号（図中ではＲＳＴと略記する）の立ち上がりにＣＬＯＣＫ信号（図中ではＣＬＫと略記する）を同期させて、そのときのＰＣＩのＳＴＯＰ信号，ＴＲＤＹ信号のＨ，Ｌの組み合わせに従って、図４のように決定している。
【００１２】
このネゴシエーションが失敗するケースにおいても、データの保全性の確認を行う意味でＲＡＳ試験は重要な意味を持つものである。
【００１３】
例えば、ホストがＰＣＩ−Ｘ，６６ＭＨｚの動作モードであることをデバイスへ通知したが、なんらかの故障によりＴＲＤＹ信号が反転してしまい、その動作モードがＰＣＩ，３３ＭＨｚとしてデバイスに通知されるようなケースにおいては、デバイスは３３ＭＨｚの動作をしてしまいホストとの周波数不一致状態が発生する。このような故障モードにおいても、システムとしてデータ化けが発生しない等の検証は重要である。
【００１４】
しかしながら、従来、このようなネゴシエーションの失敗を狙ったＲＡＳ試験器は存在していないことから、このような特殊のＲＡＳ試験は実施されないでいた。
【００１５】
このようなネゴシエーションの失敗を狙ったＲＡＳ試験を実現するには、ネゴシエーション時に信号を変更する必要があるが、これを実現する方法として、ホストとデバイスとの間に中継ＲＡＳ試験装置を設けるようにして、この中継ＲＡＳ試験装置において、図５に示すように、ＲＥＳＥＴ信号の立ち上がりでＳＴＯＰ，ＴＲＤＹ信号の論理を変更するという方法を用いることが考えられる。
【００１６】
しかるに、この方法では、変更したＳＴＯＰ，ＴＲＤＹ信号がターゲットデバイスへ届いたときに、受信側のＲＥＳＥＴ信号の立ち上がり後のＣＬＯＣＫ信号の立ち上がり時点では、これらの変更した信号がまだ確定できないことで、変更した信号を伝搬できないという問題が起こりうる。しかも、受信側のセットアップ時間（クロックの立ち上がり以前に信号が確定しなければならない時間）を考慮すると、さらに間に合わなくなる確率が高くなる。
【００１７】
これから、このようなネゴシエーションの失敗を狙ったＲＡＳ試験を実現する場合に、ＲＥＳＥＴ信号の立ち上がりでＳＴＯＰ，ＴＲＤＹ信号の論理を変更するという図５に示すような方法を用いることはできない。
【００１８】
本発明はかかる事情に鑑みてなされたものであって、ホストとＰＣＩデバイスとの間に中継ＲＡＳ試験装置を設けるようにして、この中継ＲＡＳ試験装置において、ＳＴＯＰ，ＴＲＤＹ信号の論理を変更することによりＰＣＩ信号のネゴシエーションが失敗した場合におけるＲＡＳ試験を行うという構成を実現するときにあって、その変更信号の伝搬を確実なものとすることにより、そのＲＡＳ試験を確実に行うことができるようにする新たな技術の提供を目的とする。
【課題を解決するための手段】
【００１９】
この目的を達成するために、本発明の試験装置は、ホスト装置とそのホスト装置にＰＣＩバスを介して接続されるデバイスとの間に設けられて、ホスト装置とデバイスとの間のＰＣＩバスネゴシエーションの失敗による動作を試験することを実現できるようにするために、（１）ＰＣＩバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる遅延手段と、（２）ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定する設定手段と、（３）リセット信号の変化位置を検出する検出手段と、（４）検出手段により検出された変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定手段により設定された論理に従ってＰＣＩバスネゴシエーション信号を変更する変更手段とを備えるように構成する。
【００２０】
このように構成される本発明の試験装置では、ホスト装置からデバイスに送出されるＰＣＩバスネゴシエーション信号のサンプリングに用いられるリセット信号を所定の遅延時間だけ遅延させる。一方、ＰＣＩバスネゴシエーションが失敗することになるＰＣＩバスネゴシエーション信号の論理を設定する。
【００２１】
そして、リセット信号の変化位置を検出すると、その検出した変化位置を基準として、リセット信号の遅延時間よりも長い時間、設定した論理に従ってＰＣＩバスネゴシエーション信号を変更する。
【００２２】
この構成に従って、ホスト装置からＰＣＩデバイスへ送出されるＰＣＩバスネゴシエーション信号の論理を変更することによりＰＣＩバスネゴシエーションが失敗した場合におけるＲＡＳ試験を行うという構成を採るときにあって、その変更信号の伝搬を確実なものとできるようになり、これにより、そのＲＡＳ試験を確実に行うことができるようになる。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、ＰＣＩバスを実装するコンピュータ製品の評価試験として、ＰＣＩ信号のネゴシエーションが失敗した場合におけるＲＡＳ試験を確実に行うことができるようになる。
【発明を実施するための最良の形態】
【００２４】
以下、実施の形態に従って本発明を詳細に説明する。
【００２５】
図１に、本発明の一実施形態例を図示する。
【００２６】
図中、１はホスト装置、２はＰＣＩデバイスであって、ホスト装置１にＰＣＩバスを介して接続されるもの、３は本発明の中継ＲＡＳ試験装置であって、ホスト装置１とＰＣＩデバイス２との間に設けられ、ホスト装置１からＰＣＩデバイス２へ送出されるＰＣＩ信号を変更することで、ＰＣＩバスネゴシエーションの失敗による動作を試験するものである。
【００２７】
本発明の中継ＲＡＳ試験装置３は、遅延回路３０と、選択回路３１と、立ち上がり検出回路３２と、３τ信号発生回路３３と、設定回路３４と、ラッチ回路３５，３６と、ＡＮＤ回路３７，３８と、選択回路３９，４０とを備える。
【００２８】
この遅延回路３０は、ＰＣＩのＲＥＳＥＴ信号を所定の遅延時間（ＣＬＯＣＫ信号の周期をτで表すならば、例えば１τ〜２τの間に設定される）だけ遅延させる。選択回路３１は、試験指示がない場合には、ホスト装置１の送出するＲＥＳＥＴ信号をそのまま選択して出力し、試験指示がある場合には、遅延回路３０により遅延されたＲＥＳＥＴ信号を選択して出力する。
【００２９】
立ち上がり検出回路３２は、ＲＥＳＥＴ信号の立ち上がりを検出する。３τ信号発生回路３３は、立ち上がり検出回路３２により検出されたＲＥＳＥＴ信号の立ち上がりに続くＣＬＯＣＫ信号の最初の立ち上がりを起点として、３τの時間の間ハイレベルを示す３τ信号を発生する。
【００３０】
設定回路３４は、ＰＣＩバスネゴシエーションの失敗による動作を試験するために、ＰＣＩのＳＴＯＰ信号をハイレベルやローレベルに設定したり、ＰＣＩのＴＲＤＹ信号をハイレベルやローレベルに設定する。
【００３１】
ラッチ回路３５は、設定回路３４がＳＴＯＰ信号をハイレベルに設定するときにはハイレベルの信号をラッチし、設定回路３４がＳＴＯＰ信号をローレベルに設定するときにはローレベルの信号をラッチする。ラッチ回路３６は、設定回路３４がＴＲＤＹ信号をハイレベルに設定するときにはハイレベルの信号をラッチし、設定回路３４がＴＲＤＹ信号をローレベルに設定するときにはローレベルの信号をラッチする。
【００３２】
ＡＮＤ回路３７は、３τ信号発生回路３３の発生する３τ信号と、ラッチ回路３５のラッチする信号とを入力として、３τ信号発生回路３３がハイレベルを出力している間、ラッチ回路３５のラッチする信号をそのまま出力する。ＡＮＤ回路３８は、３τ信号発生回路３３の発生する３τ信号と、ラッチ回路３６のラッチする信号とを入力として、３τ信号発生回路３３がハイレベルを出力している間、ラッチ回路３６のラッチする信号をそのまま出力する。
【００３３】
選択回路３９は、試験指示がない場合には、ホスト装置１の送出するＳＴＯＰ信号をそのまま選択して出力し、試験指示がある場合には、ＡＮＤ回路３７の出力する信号（設定回路３４により設定されたＳＴＯＰ信号）を選択して出力する。選択回路４０は、試験指示がない場合には、ホスト装置１の送出するＴＲＤＹ信号をそのまま選択して出力し、試験指示がある場合には、ＡＮＤ回路３８の出力する信号（設定回路３４により設定されたＴＲＤＹ信号）を選択して出力する。
【００３４】
このように構成される本発明の中継ＲＡＳ試験装置３では、ホスト装置１の送出するＰＣＩ信号がＰＣＩ−Ｘ，１００ＭＨｚ（図４に示すように、ＳＴＯＰ信号がローレベルで、ＴＲＤＹ信号がハイレベルとなる）を示しているときに、設定回路３４は、ユーザからの指示に従って、ＳＴＯＰ信号を強制的にハイレベルに設定するとともに、ＴＲＤＹ信号を強制的にローレベルに設定することで、ホスト装置１の送出するＰＣＩ信号があたかもＰＣＩ−Ｘ，６６ＭＨｚのように見せるように設定するというように、動作周波数を実際よりも低く見せるような設定を行う。
【００３５】
また、ホスト装置１の送出するＰＣＩ信号がＰＣＩ−Ｘ，１００ＭＨｚ（図４に示すように、ＳＴＯＰ信号がローレベルで、ＴＲＤＹ信号がハイレベルとなる）を示しているときに、設定回路３４は、ユーザからの指示に従って、ＴＲＤＹ信号を強制的にローレベルに設定することで、ホスト装置１の送出するＰＣＩ信号があたかもＰＣＩ−Ｘ，１３３ＭＨｚのように見せるように設定するというように、動作周波数を実際よりも高く見せるような設定を行う。
【００３６】
また、ホスト装置１の送出するＰＣＩ信号がＰＣＩ−Ｘ，１００ＭＨｚ（図４に示すように、ＳＴＯＰ信号がローレベルで、ＴＲＤＹ信号がハイレベルとなる）を示しているときに、設定回路３４は、ユーザからの指示に従って、ＳＴＯＰ信号を強制的にハイレベルに設定することで、ホスト装置１の送出するＰＣＩ信号があたかもＰＣＩ，３３ＭＨｚのように見せるように設定するというように、ＰＣＩ−ＸをあたかもＰＣＩに見せるような設定を行う（この具体例では、動作周波数についても別のものに見せることになる）。
【００３７】
また、ホスト装置１の送出するＰＣＩ信号がＰＣＩ，３３ＭＨｚ（図４に示すように、ＳＴＯＰ信号がハイレベルで、ＴＲＤＹ信号がハイレベルとなる）を示しているときに、設定回路３４は、ユーザからの指示に従って、ＴＲＤＹ信号を強制的にローレベルに設定することで、ホスト装置１の送出するＰＣＩ信号があたかもＰＣＩ−Ｘ，６６ＭＨｚのように見せるように設定するというように、ＰＣＩをあたかもＰＣＩ−Ｘに見せるような設定を行う（この具体例では、動作周波数についても別のものに見せることになる）。
【００３８】
その他、本実施形態例では実現不可能であるが、ありえないＰＣＩ信号を送出するような設定を行うことも考えられる。
【００３９】
このようにして、設定回路３４がＰＣＩバスネゴシエーションの失敗による動作を試験するために、ＰＣＩのＳＴＯＰ信号をハイレベルやローレベルに設定したり、ＰＣＩのＴＲＤＹ信号をハイレベルやローレベルに設定すると、その設定値がラッチ回路３５，３６にラッチされることになる。
【００４０】
この設定が完了すると、ＰＣＩバスネゴシエーションの失敗による動作試験の実行に入って、遅延回路３０は、図２に示すように、ＲＥＳＥＴ信号を所定の遅延時間Δｔ（ＣＬＯＣＫ信号の周期をτで表すならば、１τ〜２τの間に設定される）だけ遅延させ、これを受けて、選択回路３１は、遅延回路３０により遅延されたＲＥＳＥＴ信号を選択して出力する。
【００４１】
一方、立ち上がり検出回路３２は、ＲＥＳＥＴ信号の立ち上がりを検出し、これを受けて、３τ信号発生回路３３は、その検出されたＲＥＳＥＴ信号の立ち上がりに続くＣＬＯＣＫ信号の最初の立ち上がりを起点として、３τの時間の間ハイレベルを示す３τ信号を発生する。
【００４２】
この３τ信号を受けて、ＡＮＤ回路３７は、３τ信号がハイレベルを示している間、ラッチ回路３５のラッチする信号をそのまま出力することで、設定回路３４の設定したＳＴＯＰ信号を出力し、これを受けて、選択回路３９は、図２に示すように、３τ信号がハイレベルを示している間、設定回路３４の設定したＳＴＯＰ信号を出力する。
【００４３】
そして、この３τ信号を受けて、ＡＮＤ回路３８は、３τ信号がハイレベルを示している間、ラッチ回路３６のラッチする信号をそのまま出力することで、設定回路３４の設定したＴＲＤＹ信号を出力し、これを受けて、選択回路４０は、図２に示すように、３τ信号がハイレベルを示している間、設定回路３４の設定したＴＲＤＹ信号を出力する。
【００４４】
このようにして、図２から分かるように、ＰＣＩデバイス２で受信されるＳＴＯＰ信号は、ＲＥＳＥＴ信号の立ち上がり時点では確実に設定回路３４により設定された値になっているとともに、ＰＣＩデバイス２で受信されるＴＲＤＹ信号は、ＲＥＳＥＴ信号の立ち上がり時点では確実に設定回路３４により設定された値になっている。
【００４５】
これから、本発明の中継ＲＡＳ試験装置３によれば、ホスト装置１からＰＣＩデバイス２へ送出されるＰＣＩバスネゴシエーション信号の論理を変更することによりＰＣＩバスネゴシエーションが失敗した場合におけるＲＡＳ試験を行うという構成を採るときにあって、その変更信号の伝搬を確実なものとできるようになり、これにより、そのＲＡＳ試験を確実に行うことができるようになる。
【００４６】
図示実施形態例に従って本発明を説明したが、本発明はこれに限定されるものではない。例えば、実施形態例ではホスト装置１ということで説明したが、このホスト装置１はＰＣＩ信号の送出元となる装置を意味するものであって、サーバやパーソナルコンピュータを意味するものではない。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態例である。
【図２】本発明の動作説明図である。
【図３】ＰＣＩ信号の説明図である。
【図４】ＰＣＩ信号の説明図である。
【図５】本発明の課題を解決するための構成についての説明図である。
【符号の説明】
【００４８】
１    ホスト装置
２    ＰＣＩデバイス
３    中継ＲＡＳ試験装置
３０  遅延回路
３１  選択回路
３２  立ち上がり検出回路
３３  ３τ信号発生回路
３４  設定回路
３５  ラッチ回路
３６  ラッチ回路
３７  ＡＮＤ回路
３８  ＡＮＤ回路
３９  選択回路
４０  選択回路
【図１】
2006107220.tif 000003
【図２】
2006107220.tif 000004
【図３】
2006107220.tif 000005
【図４】
2006107220.tif 000006
【図５】
2006107220.tif 000007