(57)【要約】【課題】  シリコンチップの歪みに起因するオフセット信号に影響されずに角度検出精度を向上させることができる回転検出装置を提供する。【解決手段】  磁気センサアレイと、この磁気センサアレイに対向して回転する磁石とを組み合わせて回転検出装置を構成する。磁気センサアレイの各センサ素子は、それぞれ縦横の４方向に向けて配置された４個で一組のセンサ素子組１６とし、このセンサ素子組１６をさらに並列接続してセンサ画素１７を構成する。【選択図】      図１０
2006234530.tif 000002
【特許請求の範囲】
【請求項１】
磁気センサアレイと、この磁気センサアレイに対向して回転する磁石とを組み合わせた回転検出装置において、前記磁気センサアレイの各センサ素子を、それぞれ異なる方向を向き互いに並列に接続された４個で一組のセンサ素子組とし、このセンサ素子組をさらに並列接続してセンサ画素を構成したことを特徴とする回転検出装置。
【請求項２】
請求項１において、前記各センサ素子組の４個のセンサ素子を分散して配置した回転検出装置。
【請求項３】
請求項１において、前記各センサ素子組の４個のセンサ素子を、十字形に配置した回転検出装置。
【請求項４】
請求項３において、４個のセンサ素子を十字形に配置したセンサ素子組における縦方向に並ぶ２つのセンサ素子、または横方向に並ぶ２つのセンサ素子を互いに近接させて配置した配置した回転検出装置。
【請求項５】
請求項３において、センサ素子組を千鳥状に配列した回転検出装置。
【請求項６】
請求項１ないし請求項５のいずれか１項において、１画素を構成するセンサ素子組の配置を所定方向に対称とし、各画素の前記所定方向の中心座標を同一ライン上に並べた回転検出装置。
【請求項７】
請求項１ないし請求項６のいずれか１項に記載の回転検出装置を転がり軸受に設けた回転検出装置付き軸受。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、磁気センサアレイを用いた回転検出装置であって、各種の機器における回転検出、例えば小型モータの回転制御のための回転検出や、事務機器の位置検出のための回転検出に用いられる回転検出装置、およびその回転検出装置を備えた軸受に関する。
【背景技術】
【０００２】
従来、コンパクトで組み立てが容易な利点に着目して、回転センサを転がり軸受に内蔵したものがある。その例を図２５に示す。この例では、転がり軸受５１の回転輪５２に、円周方向に交互に磁極Ｎ，Ｓを持つゴム磁石製の磁気エンコーダ５４を固定し、静止輪５３に例えばホール素子等の磁気センサ５５を配置することで、回転パルス信号や回転方向を得ている。
ところが、上記のように磁気エンコーダ５４を設けた構造では、転がり軸受５１のサイズが小さい小径軸受においては、磁気センサ５５を静止輪５３の外径寸法内に収容することが難しかったり、１回転での回転パルス数を５００以上確保できる程度の高精度な回転角度検出が難しいなどの欠点がある。
【０００３】
そこで、小型の機器に組み込み可能で、かつ高精度の回転角度出力が可能な回転角度検出装置として、センサアレイを用いるものが提案されている（例えば特許文献１）。これは、磁気センサ素子を多数並べたセンサアレイを、信号増幅回路、ＡＤ変換回路、およびディジタル信号処理回路と共にセンサチップに集積し、このセンサチップを、回転側部材に配置される磁石ヘッドに対向配置したものである。センサチップと対向配置した磁気ヘッドの発生する磁界分布を、磁気センサアレイによって検出し、その分布から磁石の回転角度を検出するのがこの方法の原理である。
しかし、この構成の場合、半導体回路において、シリコン上に集積された回路素子に特性ばらつきが発生するのは避けられず、磁気センサアレイにおいてもセンサ素子のオフセットばらつきが発生し、角度検出精度の悪化原因となっている。
【０００４】
特許文献１の改良として、上記センサアレイにおける磁気センサ素子を複数平行に配置し、オフセットばらつき量を低減することにより、角度検出精度の悪化低減を図るようにしたものも提案されている（例えば特許文献２）。しかし複数平行に配置しても、残留するオフセットばらつきが角度検出に影響を与えていた。
【０００５】
この他に、磁気センサ素子のオフセットをキャンセルする方法として、素子を並列接続する方法がある。その接続例を図２６に示す。同図の接続例では、２つの素子４５ａ，４５ｂの各２つのドレイン端子Ｄ１，Ｄ２のうち、同じドレイン端子Ｄ１同士、およびＤ２同士をクロスさせて接続している。
シリコンウェハ上に並べて形成される２つの磁気センサ素子４５ａ，４５ｂの間で、それぞれの２つのドレイン電流の大きさは無磁界状態で等しくなるのが理想であるが、製造プロセスによって傾斜成分が発生する。この傾斜成分が、例えば矢印Ａに示す方向に存在するとすると、各磁気センサ素子４５ａ，４５ｂでは、同図に矢印ａ，ｂで示すように右方向に行くほど電流が流れ易くなり、これがオフセット信号の原因となる。上記のドレイン端子同士をクロスさせて接続する方法は、このように２つの素子４５ａ，４５ｂに発生するオフセット電流を互いに相殺させるものである。
【０００６】
なお、ピエゾ抵抗効果について研究報告例としては、非特許文献１，２があり、ホール素子における応力影響の低減手法の報告例としては非特許文献３がある。
【特許文献１】特開２００３−１４８９９９号公報
【特許文献２】特開２００４−０３７１３３号公報
【非特許文献１】ヨウゾウ・カンダ(Yozo Kanda)著「シリコンのピエゾ抵抗効果の解析( A Graphical Representation of the Piezoresistance Coefficient in Silicon) 」IEEE  トランスエレクトロンディバイス( Trans. Electron Devices) vol ED-29, No.1, Jan 1982.
【非特許文献２】ジェフリー・シー・シューリング（Jefferey C. Suhling)著, 「シリコンのピエゾ抵抗式応力センサ( Silicon Piezoresistive Stress Sensors and Their Application in Electronic Packaging),IEEE センサジャーナル(Sensors Journal), vol.1, No.1, 2001.
【非特許文献３】アール・ステイナ等(R.Steiner, et.al.) 著「連続的スピニングカレントによるホール素子のオフセット低減（“Offset reduction in Hall devices by continuous spinning current method. ）, センサとアクチュエータ( Sensors and Actuators), A66, pp.167-172, 1998.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、図２６の例のように磁気センサ素子４５ａ，４５ｂを並列接続した構成の場合でも、残留するオフセットばらつきが角度検出精度に悪影響を与えるのを回避できない。特に、使用する磁気センサ素子がネイティブ基板型の場合には、シリコンチップの歪みによって発生するピエゾ抵抗効果が大きく現れるため、センサのオフセットが大きく変化するという問題を有する。
【０００８】
すなわち、図２７に示すシリコンウェハ４０上に形成されたセンサ素子において、ピエゾ抵抗効果によって発生するオフセットの成分は、主としてセンサ素子に対して４５°方向の抵抗率の変化が原因となる（非特許文献２より）。この場合のピエゾ抵抗効果とは、同図におけるウェハ４０のｘ１方向とＸ２方向の電気抵抗率が、ウェハ４０に負荷される応力状態によって変化する現象である。
【０００９】
図２６の磁気センサ素子の並列接続において、図２８（Ａ）のように、シリコンチップの応力（同図に符合Ｓで示す）による影響は素子４５ａ，４５ｂに対して４５°の方向の電気抵抗率の変化として現れる。このため、２つの素子４５ａ，４５ｂに発生するオフセットは同じ極性となり、この接続ではオフセットが相殺されない。つまり、同図では、右斜め上方向（左斜め下方向）の抵抗率が、これと直交する方向の抵抗率よりも小さくなり、結果として各センサ素子４５ａ，４５ｂの内部に矢印ａ，ｂで示すような電流のアンバランスが生じる。図２８（Ｂ）は、図２８（Ａ）の状態で磁界が印加された状態を示す。この場合のセンサ信号は磁界強度に比例した出力となるが、応力によるオフセットが重畳した信号となっている。
【００１０】
このような課題を解消するものとして、本出願人は、磁気センサアレイと、この磁気センサアレイに対向して回転する磁石とを組み合わせた回転検出装置において、前記磁気センサアレイの各センサ素子を、十字状に配置され互いに並列に接続された４個で一組のセンサ素子組としたものを先に提案した（特願２００４−３６１７４０号）。
この提案例によると、センサチップに応力が存在する場合に、その影響でセンサ信号が変化してしまうことが、センサ素子毎の影響の相殺によって低減される。
しかし、検出精度の向上、およびシリコンチップ等の半導体チップの利用効率の面で、さらなる改良が望まれる。
【００１１】
この発明の目的は、シリコンチップの歪みや製造プロセスのばらつきに起因するオフセット信号に影響されず、角度検出精度を向上させることができる回転検出装置、およびこの回転検出装置を備えた軸受を提供することである。
この発明の他の目的は、センサ素子を密に配置することができて、より一層の検出精度の向上が図れ、また、半導体チップの利用効率を上げることができるようにすることである。
【課題を解決するための手段】
【００１２】
この発明の回転検出装置は、磁気センサアレイと、この磁気センサアレイに対向して回転する磁石とを組み合わせた回転検出装置において、前記磁気センサアレイの各センサ素子を、互いに並列に接続された４個で一組のセンサ素子組とし、このセンサ素子組をさらに並列接続してセンサ画素を構成したことを特徴とする。センサ素子組を構成する４個のセンサ素子は、それぞれ異なる方向を向くものとし、例えば、それぞれ縦横の４方向に向けて配置する。
この構成によると、一組のセンサ素子組を構成する４個のセンサ素子がそれぞれ異なる方向に配置されているため、これら４つのセンサ素子では、作用する応力の効果がそれぞれ異なる。そのため、これら４つのセンサ素子を並列に接続してセンサ素子組とすることで、このセンサ素子組から出力される磁気信号から、半導体チップの歪みに起因するセンサ素子のオフセット信号を低減できる。この４個で一組のセンサ素子組をさらに並列接続してセンサ画素とするため、センサ画素を構成する並列接続されたセンサ素子数が増え、そのため前記半導体チップの歪みに起因するセンサ素子のオフセット信号がより一層低減される。そのため、応力や製造プロセスのばらつきの影響がより低減された出力を得ることができる。このようなオフセットばらつきを低減できる効果を持ったセンサ画素をアレイ状に並べることにより、検出した磁界分布信号に重畳するノイズ成分を低減することができて、回転検出装置の角度検出機能が向上し、ロータリエンコーダとしての分解能・精度を向上させることができる。
【００１３】
この発明において、前記各センサ素子組の４個のセンサ素子を分散して配置しても良い。ここで言う「分散して配置」とは、各センサ素子のドレイン端子を集めずに分散させる配置の意味であり、各センサ素子の全体は、例えば一列や複数列に並んで配置されていても良い。分散配置にすると、センサ素子の配置が制限されず、基板上に無駄な領域ができるだけ少なくなるように、センサ素子を効率良く配置することができる。そのため、センサ画素の配置ピッチを狭めて高密度なセンサアレイを構成し、角度検出精度を向上させることができる。シリコンチップ等の半導体チップの利用効率も上げることができる。
【００１４】
各センサ素子組の４個のセンサ素子は十字形に配置しても良い。十字形に配置すると、センサ素子組の４個のセンサ素子の配置が重心対称となるため、半導体チップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果を高くできる。
【００１５】
センサ素子組の４個のセンサ素子を十字形に配置した場合に、そのセンサ素子組における縦方向に並ぶ２つのセンサ素子、または横方向に並ぶ２つのセンサ素子を互いに近接させて配置してもよい。
センサ素子を十字形に配置した場合に、単純にそのセンサ素子組を配列すると、半導体チップ上のセンサ素子の配置密度が低くなってしまう。しかし、上記のように、縦方向または横方向に並ぶセンサ素子を互いに近接させて配置することで、センサ素子の配置密度を高くすることができる。センサ素子の配置密度が高くなると、センサ画素の配列密度を高くでき、角度検出精度をさらに向上させることができる。
【００１６】
センサ素子組の４個のセンサ素子を十字形に配置した場合に、センサ素子組は千鳥状に配列しても良い。千鳥状に配置することで、隣合うセンサ素子組につき、十字状であっても、一方のセンサ素子組の横方向を向くセンサ素子と他方のセンサ素子組の縦方向を向くセンサ素子とを近接させて配置することができて、センサ素子の配置密度を高めるこができる。これにより、センサ画素の配置ピッチを狭め、角度検出精度をより一層向上させることができる。
【００１７】
この発明において、１画素を構成するセンサ素子組の配置を所定方向に対称とし、各画素の前記所定方向の中心座標を同一ライン上に並べても良い。センサ素子をこのように配置することで、センサ画素の中心座標のずれに起因して信号出力に階段状のノイズが重畳するのを回避することができ、さらに角度検出精度を向上させることができる。
【００１８】
この発明の回転検出装置付き軸受は、この発明における上記いずれかの構成の回転検出装置を転がり軸受に設けたものである。その場合に、磁石は回転側軌道輪に、上記センサアレイは静止側軌道輪にそれぞれ配置する。
転がり軸受に回転検出装置を一体化することで、軸受使用機器の部品点数、組立工数の削減、およびコンパクト化が図れる。その場合に、回転検出装置は、上記のように小型で高精度な回転角度出力が可能であるため、小径軸受等の軸受においても、満足できる回転角度出力を得ることができる。
【発明の効果】
【００１９】
この発明の回転検出装置は、磁気センサアレイと、この磁気センサアレイに対向して回転する磁石とを組み合わせた回転検出装置において、前記磁気センサアレイの各センサ素子を、それぞれ異なる方向を向き互いに並列に接続された４個で一組のセンサ素子組とし、このセンサ素子組をさらに並列接続してセンサ画素を構成したため、シリコンチップの歪みや製造プロセスのばらつきに起因するオフセット信号に影響されず、角度検出精度を向上させることができる。
この発明の回転検出装置付き軸受は、この発明における回転検出装置を転がり軸受に設けたため、軸受使用機器の部品点数、組立工数の削減、およびコンパクト化が図れる。
【発明を実施するための最良の形態】
【００２０】
この発明の第１の実施形態を図１ないし図１０と共に説明する。図１は、この実施形態の回転検出装置の原理構成を示す。回転側部材１および非回転側部材２は、相対的に回転する回転側および非回転側の部材のことである。この回転検出装置３は、回転側部材１に配置された磁気発生手段である磁石４と、非回転側部材２に配置された磁気センサアレイ５と、この磁気センサアレイ５の出力から磁石４の回転角度を算出する角度算出手段６とを備える。磁気センサアレイ５は、磁石４に対して僅かな隙間を隔てて配置される。
【００２１】
磁石４は、発生する磁気が回転側部材１の回転中心Ｏの回りの円周方向異方性を有するものであり、永久磁石の単体、あるいは永久磁石と磁性材の複合体からなる。ここでは、磁石４は、１つの永久磁石７を２つの磁性体ヨーク８，８で挟んで一体化したものとされて、概形が二叉のフォーク状とされ、一方の磁性体ヨーク８の一端がＮ磁極、他方の磁性体ヨーク８の一端がＳ磁極となる。磁石４をこのような構造とすることにより、シンプルでかつ堅牢に構成できる。この磁石４は、回転側部材１の回転中心Ｏが磁石４の中心と一致するように回転側部材１に取付けられ、回転側部材１の回転によって上記回転中心Ｏの回りをＮ磁極およびＳ磁極が旋回移動する。
【００２２】
磁気センサアレイ５は磁石４の磁気を検出するセンサであって、回転側部材１の回転中心Ｏの軸方向に向けて磁石４と対向するように、非回転側部材２に配置される。ここでは磁気センサアレイ５は、図２のように一つの半導体チップ９の面上に、仮想の矩形の４辺における各辺に沿って配置される。矩形の中心Ｏ’は、回転側部材１の回転中心Ｏに一致する。
【００２３】
各辺のセンサ列５Ａ〜５Ｄにおける磁気センサ素子は、図４のように４個で１組のセンサ素子組１６とされ、このセンサ素子組１６を、例えば図１０のように２個ずつ縦並び（ｙ方向）に配置して並列接続し、センサ画素１７を構成する。このセンサ画素１７の１列または複数列の配列により、図２のセンサ列５Ａ〜５Ｄが構成される。
【００２４】
図４において、各センサ素子組１６の４つのセンサ素子５ａ〜５ｄはそれぞれ縦横の４方向に向けて配置され、かつ互いに並列に接続されている。この場合に、各センサ素子５ａ〜５ｄにおける各２つのドレイン端子Ｄ１，Ｄ２のうち、第１（黒丸で示す）のドレイン端子Ｄ１同士、および第２（白丸で示す）のドレイン端子Ｄ２同士がそれぞれ接続される。
このように磁気センサアレイ５が形成された半導体チップ９は、その素子形成面が前記磁石４と対向するように非回転側部材２に取付けられる。半導体チップ９はシリコンチップである。
【００２５】
図５（Ａ）〜（Ｃ）に、前記磁気センサ素子５ａ〜５ｃの構造を、平面図、断面図、および斜視図で示している。この磁気センサ素子５ａ〜５ｄはＭＡＧＦＥＴ（電界効果トランジスタ型の磁気センサ素子）からなり、ｐ−Ｓｉ基板３２の表層に形成されたソース領域３３とドレイン領域３４の間に酸化膜３５を介してゲート電極３６を形成して構成される。ドレイン領域３４は、互いに離れた２つの領域３４1 ，３４2 に分割されていて、それぞれの分割領域３４1 ，３４2 にドレイン端子Ｄ１，Ｄ２が設けられている。
この磁気センサ素子５ａ〜５ｄでは、ソース領域３３からドレイン領域３４に向かって流れる電子ｅ- にローレンツ力が働き、磁界Ｂz の強さに応じて２つのドレイン端子Ｄ１，Ｄ２に流れる電流Ｉ1 ，Ｉ2 が変化することから、センサ素子５ａ〜５ｄに印加されている磁界Ｂz の強さを検出する。
【００２６】
シリコンウェハに形成された半導体回路では、前記のように、その製造プロセスにおける様々な要因によって、素子特性のばらつきが発生することは避けられない。図５のようなセンサ素子５ａ〜５ｄにおいて、ドレイン電流Ｉ1 とＩ2 の大きさが無磁界状態で等しくなるのが理想であるが、実際には素子毎に少しずつオフセット信号として現れている。アレイ状態に並べた多数のセンサ素子の出力を使用して、対向して配置された磁石の磁界分布を求め、その分布から回転角度を計算する手法の場合、個々の素子が発生するオフセット信号は磁界分布におけるノイズとなって角度検出精度を悪化させる。
このようなオフセット信号のうち、センサチップの応力に起因するオフセット信号による角度検出精度の悪化が、図４に示したように、縦横に向く４個のセンサ素子５ａ〜５ｄを並列接続してセンサ組１６とすることで、後述のように防止される。
【００２７】
図１，図２における角度算出手段６は集積回路からなり、半導体チップ９上に、磁気センサアレイ５と共に集積されている。角度算出手段６は、磁気センサアレイ５の矩形配置の内部に配置される。これにより、磁気センサアレイ５および角度算出手段６をコンパクトに配置することができる。
【００２８】
図３は、角度算出手段６からアブソリュート出力を得るものとした場合の、上記半導体チップ９上での回路の概念構成例を示す。各センサ列５Ａ〜５Ｄには、センサ素子組１６の配列のほかに、センサ列５Ａ〜５Ｄの出力を増幅する増幅部１１がそれぞれ含まれる。また、各センサ列５Ａ〜５Ｄと角度算出手段６との間には、各増幅部１１で増幅されたアナログ出力をディジタル化するＡ／Ｄ変換部１２がそれぞれ配置される。角度算出手段６は、前記各Ａ／Ｄ変換部１２のディジタル出力からノイズを除去する空間フィルタ部１３と、この空間フィルタ部１３の出力から磁界分布のゼロクロスを検出するゼロ検出部１４と、このゼロ検出部１４の出力から磁石４の回転角度を算出する角度算出部１５とを有する。前記空間フィルタ部１３は、磁気センサアレイ５の出力に対してディジタルフィルタを掛けることでセンサばらつきによるノイズを低減する機能を有するものであり、例えばくし形フィルタが用いられる。
【００２９】
図６および図７は、角度算出部１５による角度算出処理の説明図である。図６（Ａ）〜（Ｄ）は、回転側部材１が回転している時の磁気センサアレイ５の各センサ列５Ａ〜５Ｄによる出力波形図を示し、それらの横軸は各センサ列５Ａ〜５Ｄにおけるセンサ素子組１６を、縦軸は検出磁界の強度をそれぞれ示す。
いま、図７に示す位置Ｘ１とＸ２に磁気センサアレイ５の検出磁界のＮ磁極とＳ磁極の境界であるゼロクロス位置があるとする。この状態で、磁気センサアレイ５の各センサ列５Ａ〜５Ｄの出力が、図６（Ａ）〜（Ｄ）に示す信号波形となる。したがって、ゼロクロス位置Ｘ１，Ｘ２は、センサ列５Ａ，５Ｃの出力からゼロ付近のデータを使って直線近似することで算出できる。
角度計算は、次式（１）で行うことができる。
θ＝ｔａｎ-1（２Ｌ／ｂ）      ……（１）
ここで、θは、磁石４の回転角度θを絶対角度（アブソリュート値）で示した値である。２Ｌは、矩形に並べられる各磁気センサアレイ５の１辺の長さである。ｂは、ゼロクロス位置Ｘ１，Ｘ２間の横方向長さである。
ゼロクロス位置Ｘ１，Ｘ２がセンサ列５Ｂ，５Ｄにある場合には、それらの出力から得られるゼロクロス位置データにより、上記と同様にして回転角度θが算出される。
【００３０】
ここでは、磁気センサアレイ５におけるセンサ素子組１６を構成する４つの磁気センサ素子５ａ〜５ｄは、図４のように並列接続される。このため、図８（Ａ）のように矢印Ｓで示す方向に半導体チップ９に応力が掛かって抵抗率にアンバランスが発生している場合などにおいて、応力の影響を低減することができる。すなわち、４つのセンサ素子５ａ〜５ｄをそれぞれ縦横の４方向に向けて配置したため、各センサ素子５ａ〜５ｄは、互いに９０°ずれた向きとなる。この互いに９０°ずれた向きのセンサ素子５ａ〜５ｄでは、応力の効果が逆になる。そのため、上記のように４つのセンサ素子５ａ〜５ｄをそれぞれ縦横の４方向に向けて配置し、かつ互いに並列に接続してセンサ素子組１６とすることで、磁気センサアレイ５から出力される磁気信号から、半導体チップ９の歪みに起因するセンサ素子５ａ〜５ｄのオフセット信号を低減できる。
【００３１】
このセンサ素子組１６は、さらに並列接続して図１０のようにセンサ画素１７とするため、センサ画素１７を構成する並列接続されたセンサ素子数５ａ〜５ｄの個数が増え、その個数が８個となっている。そのため、前記半導体チップの歪みに起因するセンサ素子５ａ〜５ｄのオフセット信号がより一層低減される。
【００３２】
図８（Ａ）の状態で図８（Ｂ）のように、さらに磁界Ｂz が印加された場合、各センサ素子５ａ〜５ｄによる磁界信号が互いに加算されるが、応力によるオフセット信号は互いに相殺されることになり、センサ素子組１６から出力されるセンサ信号からオフセット信号を低減できる。
【００３３】
なお、上記センサ素子組１６を構成する４つの磁気センサ素子５ａ〜５ｄにおいて、図９のように接続を入れ替えた場合には、磁界信号が相殺されて、応力によるオフセット信号だけが出力されることになる。同図の接続形態は、縦方向のセンサ素子５ａ，５ｂの第１のドレイン端子Ｄ１と、横方向のセンサ素子５ｃ，５ｄの第２のドレイン端子Ｄ２とを接続した形態である。この接続形態の場合、センサ素子組１６から応力信号が出力されることになり、磁気センサアレイ５を応力センサとして機能させることができる。
また、磁気センサアレイ５として、１つの半導体チップ９の上に、図８の接続形態のセンサ素子組１６からなる磁気センサアレイ５と、図９の接続形態のセンサ素子組１６からなる磁気センサアレイ５とを並設するか、接続方法を切替可能として、いずれか一方の出力だけを選択使用することにより、回転センサと応力センサとに切替え使用するようにしても良い。
【００３４】
このように、この回転検出装置３によると、磁気センサアレイ５の各センサ素子を、４個で一組のセンサ素子組１６とし、各組のセンサ素子組１６の４つのセンサ素子５ａ〜５ｄはそれぞれ縦横の４方向に向けて配置し、かつ互いに並列に接続している。また、センサ素子組１６を２組ずつ並列接続し、合計８個のセンサ素子５ａ〜５ｄでセンサ画素１７を構成している。そのため、磁気センサアレイ５から出力される磁気信号から、シリコンチップの歪みに起因するセンサ素子５ａ〜５ｄのオフセット信号を低減できる。その結果、回転検出装置３の角度検出精度が向上し、ロータリエンコーダとしての分解能・精度を向上させることができる。
また、上記オフセット信号の低減処置として、センサ素子５ａ〜５ｄの製造プロセスの変更を必要としないので、コスト増を招くこともない。
【００３５】
また、この実施形態では、各センサ素子組１６の４個のセンサ素子５ａ〜５ｄを、十字形に配置しているので、センサ素子５ａ〜５ｄ間を接続する接続配線のパターンが短く、かつ簡素にできる。
【００３６】
なお、上記実施形態では、センサ素子組１６を構成する４つの上記センサ素子５ａ〜５ｄを十字状に配置した例を示したが、接続形態が同じであれば、４つの磁気センサ素子５ａ〜５ｄの配列は十字状にこだわる必要はない。例えば図１１のように縦向きとした２つのセンサ素子５ａ，５ｂに対して、横向きとした他の２つのセンサ素子５ｃ，５ｄを縦に並べて配列している。図１１（Ａ）は応力が掛かった状態を示し、図１１（Ｂ）は応力の掛かった状態で磁界Ｂz が印加された状態を示す。センサ素子５ａ〜５ｄ間の接続は、図示を省略している。
【００３７】
このように、各センサ素子組１６の４個のセンサ素子５ａ〜５ｄを分散して配置する場合には、センサ素子５ａ〜５ｄの配置が制限されないことから、基板上に無駄な領域ができだけ少なくなるように、センサ素子５ａ〜５ｄを効率良く配置することができる。
【００３８】
図１２は、この発明の他の実施形態を示す。この実施形態では、磁気センサアレイ５の各センサ素子５ａ〜５ｄを、互いに並列に接続された４個で一組のセンサ素子組１６とすると共に、このセンサ素子組１６をさらに並列接続して１つのセンサ画素１７とし、このセンサ画素１７を一方向（ｘ方向）に並べて磁気センサアレイ５としたものである。ここでは、センサ素子組１６として、図１１と共に前述したように、４個のセンサ素子５ａ〜５ｄを縦並び（ｙ方向）に分散して配置したものが用いられる。そのセンサ素子組１６の２つを素子の並び方向である縦方向（ｙ方向）に並べて１つのセンサ画素１７が構成されている。図１２では、図を簡略化するために、４つのセンサ画素１７を並べて磁気センサアレイ５とした例を示しているが、実際にはさらに多数のセンサ画素１７を並べて磁気センサアレイ５が構成される。
回転検出装置における他の構成は先の実施形態の場合と同じであり、ここではその説明を省略する。
【００３９】
この実施形態の場合、磁気センサアレイ５の長手方向（ｘ方向）に並ぶセンサ画素１７の配置間隔は、センサ素子１個分の間隔Ｓとなる。第１の実施形態の場合は、図１０のように、磁気センサアレイ５の長手方向（ｘ方向）に並ぶセンサ画素１７の配置間隔は、センサ素子３個分の間隔３Ｓとなるため、図１２の実施形態では、センサ画素１７を密に配列できる。また、各センサ画素１７の中心座標は符号ｃで示す位置となり、左右に略対称となる。
【００４０】
この実施形態においても、磁気センサアレイ５を構成する各センサ素子５ａ〜５ｄを、それぞれ縦横の４方向に向けた配置として並列接続し、かつその並列接続された４個のセンサ素子５ａ〜５ｄで構成されるセンサ素子組１６を２個並列に接続し、センサ画素１７としているので、センサ画素１７を構成する並列素子数を増やして角度検出精度を向上させることができる。すなわち、並列接続された８つのセンサ素子で１つのセンサ画素１７が構成されるので、これら８つのセンサ素子の合計出力をセンサ画素１７の中心座標ｃでの出力として処理することができ、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響が低減された出力を得ることができる。また、８つのセンサ素子を、配置密度を十分に保ったまま並列接続できるので、シリコンチップの利用効率も上げることができる。
【００４１】
なお、図１２の実施形態では、センサ素子組１６が分散配置されたセンサ素子５ａ〜５ｄからなるので、４つのセンサ素子５ａ〜５ｄの配置が重心対称でなく、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果が十分ではない。これに対して、第１の実施形態は、図４あるいは図１０に示すように、センサ素子組１６の４つのセンサ素子５ａ〜５ｄの配置が重心対称となる十字配置であるため、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果を高くできる。しかし、十字配置であるため、図１０のようにその十字状配置のセンサ素子組１６を単に配列すると、上記のようにセンサ素子の３つ分の幅３Ｓが必要となり、センサ素子５ａ〜５ｄの配置密度が低く、またシリコンチップの利用効率も低い。
【００４２】
このため、十字配置のセンサ素子組１６を用いながら、センサ素子５ａ〜５ｄの配置密度を高くできる実施形態を種々案出した。以下は、そのような各実施形態について説明する。
【００４３】
図１３は、この発明のさらに他の実施形態を示す。この実施形態では、図１０に示す第１の実施形態において、各センサ画素１７を構成する十字配置のセンサ素子組１６を千鳥状に配置したものである。すなわち、この場合、隣り合うセンサ画素１７，１７は、縦方向（ｙ方向）にセンサ素子１．５個分だけ互いにずれた位置とされ、センサ画素１７の並び方向（ｘ方向）の配置間隔は、センサ素子２個分の間隔２Ｓとされている。その他の構成は第１の実施形態と同じである。
【００４４】
この実施形態のように、センサ画素１７を構成する十字配置のセンサ素子組１６を千鳥状に配置して磁気センサアレイ５を構成した場合、十字配置のセンサ素子組１６における４隅に分散した周辺部位を、隣のセンサ素子組１６の配置に利用でき、十字配置のセンサ素子組１６を用いながら、センサ素子の配置密度を確保できる。
【００４５】
図１４は、この発明のさらに他の実施形態を示す。この実施形態も、図１０等に示す第１の実施形態において、各センサ画素１７を構成する十字配置のセンサ素子組１６を千鳥状に配置したものである。この場合、１つのセンサ画素１７を構成する２つの十字配置のセンサ素子組１６，１６の縦並び配置において、センサ素子１個分の間隔を設けている。また、この間隔に、両隣りのセンサ画素１７を構成する十字配置のセンサ素子組１６の一部が入るように、これら両隣りのセンサ画素１７が隣接している。
これにより、センサ画素１７の並び方向（ｘ方向）の配置間隔を、センサ素子１．５個分の間隔１．５Ｓとすることができる。
【００４６】
なお、図１３および図１４の各実施形態では、各センサ画素１７の中心座標ｃは隣接するセンサ画素１７，１７間で縦方向（ｙ方向）にずれてしまう。このため、検出する磁界信号のｙ方向分布状態によっては、図１５に示すように、信号出力に階段状のノイズが重畳する場合がある。したがって、このようなノイズを避けるためには、各センサ画素１７の中心座標ｃが、センサ画素１７の並び方向（ｘ方向）において同一ライン上に並ぶようにセンサ素子を配置するのが好ましい。
【００４７】
図１６は、この発明のさらに他の実施形態を示す。この実施形態は、図１３の実施形態において、隣接するセンサ画素１７，１７の中心座標ｃが、センサ画素１７の並び方向（ｘ方向）において同一ライン上に並ぶようにセンサ素子を配置したものである。具体的には、図１３の実施形態において、２つのセンサ素子組１６，１６を隙間無く縦に並べて構成される１つのセンサ画素１７の左右（ｘ方向）に隣接する他のセンサ画素１７では、そのセンサ画素１７を構成する２つのセンサ素子組１６，１６の縦方向（ｙ方向）の間隔を、センサ素子略３個分としている。
【００４８】
センサ素子をこのように配置することで、センサ画素１７の並び方向（ｘ方向）の配置ピッチを変えることなく、センサ画素１７の中心座標ｃの縦方向（ｙ方向）へのずれを無くすことができ、信号出力に階段状のノイズが重畳するのを回避することができる。
【００４９】
図１７は、この発明のさらに他の実施形態を示す。この実施形態は、図１４の実施形態において、隣接するセンサ画素１７，１７の中心座標ｃが、センサ画素１７の並び方向（ｘ方向）において同一ライン上に並ぶようにセンサ素子を配置したものである。具体的には、図１４の実施形態において、１つのセンサ画素１７を挟んで隣接する２つのセンサ画素１７，１７における２つのセンサ素子組１６，１６の縦方向（ｙ方向）の間隔をセンサ素子略４個分とすると共に、これら２つのセンサ画素１７に挟まれるセンサ画素１７を構成する２つのセンサ素子組１６，１６を縦方向（ｙ方向）に隙間無く並べている。
【００５０】
この場合も、センサ画素１７の並び方向（ｘ方向）の配置ピッチを変えることなく、センサ画素１７の中心座標ｃの縦方向（ｙ方向）へのずれを無くすことができ、信号出力に階段状のノイズが重畳するのを回避することができる。
【００５１】
なお、図１６や図１７の実施形態では、ｙ方向全体の寸法が若干増加することになるので、センサ画素１７の配置ピッチ（ｘ方向の間隔）を狭めることを優先する場合に採用するのが好ましい。
【００５２】
図１８および図１９は、この発明のさらに他の実施形態を示す。この実施形態は、図１０等に示す第１の実施形態において、センサ画素１７を構成する２つの十字配置のセンサ素子組１６として、図１８に示すように、２つのセンサ素子５ｃ，５ｃを横方向（ｘ方向）に近接させて配置したものを用いている。
【００５３】
この場合、センサ画素１７の並び方向（ｘ方向）の配置間隔は、センサ素子２個分の間隔２Ｓとなり、図１０の実施形態の場合よりもセンサ素子１個分狭くすることができる。この実施形態では、センサ素子組１６の重心対称性は若干低くなるが、センサ素子が近接して配置されているため、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果は低下しない。
【００５４】
図２０は、この発明のさらに他の実施形態を示す。この実施形態は、図１３の実施形態において、センサ画素１７を構成する２つの十字配置のセンサ素子組１６として、図１８に示すように、２つのセンサ素子５ｃ，５ｃの配置を横方向（ｘ方向）に狭めたものを用いている。
【００５５】
この場合、センサ画素１７の並び方向（ｘ方向）の配置間隔は、センサ素子１．５個分の間隔１．５Ｓとなり、図１３の実施形態の場合よりもセンサ素子０．５個分狭くすることができ、センサ素子を高密度に配置できる。この実施形態でも、センサ素子組１６の重心対称性は若干低くなるが、センサ素子が近接して配置されているため、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果は低下しない。
【００５６】
図２１は、この発明のさらに他の実施形態を示す。この実施形態は、図１４の実施形態において、センサ画素１７を構成する２つの十字配置のセンサ素子組１６として、図１８に示すように、２つのセンサ素子５ｃ，５ｃの配置を横方向（ｘ方向）に狭めたものを用いている。
【００５７】
この構成の場合、センサ画素１７の並び方向（ｘ方向）の配置間隔は、センサ素子１個分の間隔Ｓとなり、図１４の実施形態の場合よりもセンサ素子０．５個分狭くすることができ、センサ素子を高密度に配置できる。この実施形態でも、センサ素子組１６の重心対称性は若干低くなるが、センサ素子が近接して配置されているため、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果は低下しない。
【００５８】
図２２は、この発明のさらに他の実施形態を示す。この実施形態は、図１６の実施形態において、センサ画素１７を構成する２つの十字配置のセンサ素子組１６として、図１８に示すように、２つのセンサ素子５ｃ，５ｃの配置を横方向（ｘ方向）に狭めたものを用いている。
【００５９】
この構成の場合、センサ画素１７の並び方向（ｘ方向）の配置間隔は、センサ素子１．５個分の間隔１．５Ｓとなり、図１６の実施形態の場合よりもセンサ素子０．５個分狭くすることができる。したがって、各センサ画素１７の中心座標ｃを画素の並び方向（ｘ方向）の同一ライン上に並べられると共に、センサ素子を高密度に配置できる。この実施形態においても、センサ素子組１６の重心対称性は若干低くなるが、センサ素子が近接して配置されているため、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果は低下しない。
【００６０】
図２３は、この発明のさらに他の実施形態を示す。この実施形態は、図１７の実施形態において、センサ画素１７を構成する２つの十字配置のセンサ素子組１６として、図１８に示すように、２つのセンサ素子５ｃ，５ｃの配置を横方向（ｘ方向）に狭めたものを用いている。
【００６１】
この構成の場合、センサ画素１７の並び方向（ｘ方向）の配置間隔は、センサ素子１個分の間隔Ｓとなり、図１７の実施形態の場合よりもセンサ素子０．５個分狭くすることができる。したがって、各センサ画素１７の中心座標ｃを画素の並び方向（ｘ方向）の同一ライン上に並べられると共に、センサ素子を高密度に配置できる。この実施形態でも、センサ素子組１６の重心対称性は若干低くなるが、センサ素子が近接して配置されているため、シリコンチップの応力による歪みや製造プロセスによるばらつきに起因する影響の低減効果は低下しない。
【００６２】
なお、図２０〜図２３の実施形態では、十字配置のセンサ素子組１６として、図１８に示すように、２つのセンサ素子５ｃ，５ｄを横方向（ｘ方向）に近接させて配置したものを用いているが、例えば上下に隣合う２つのセンサ素子５ａ，５ｂを縦方向（ｙ方向）に近接させて配置したものを用いても良い。
【００６３】
図２４は、上記いずれかの実施形態の回転検出装置３を転がり軸受に組み込んだ例を示す。この転がり軸受２０は、内輪２１と外輪２２の転走面間に、保持器２３に保持された転動体２４を介在させたものである。転動体２４はボールからなり、この転がり軸受２０は深溝玉軸受とされている。また、軸受空間の一端を覆うシール２５が、外輪２２に取付けられている。回転軸１０が嵌合する内輪２１は、転動体２４を介して外輪２３に支持されている。外輪２３は、軸受使用機器のハウジング（図示せず）に設置されている。
【００６４】
内輪２１には、磁石取付部材２６が取付けられ、この磁石取付部材２６に磁石４が取付けられている。磁石取付部材２６は、内輪２１の一端の内径孔を覆うように設けられ、外周縁に設けられた円筒部２６ａを、内輪２１の肩部外周面に嵌合させることにより、内輪２１に取付けられている。また、円筒部２６ａの近傍の側板部が内輪２１の幅面に係合して軸方向の位置決めがなされている。
外輪２２にはセンサ取付部材２７が取付けられ、このセンサ取付部材２７に、図１の磁気センサアレイ５および角度算出手段６の集積された半導体チップ９が取付けられている。また、このセンサ取付部材２７に、角度算出手段６の出力を取り出すための出力ケーブル２９も取付けられている。センサ取付部材２７は、外周部の先端円筒部２７ａを外輪２２の内径面に嵌合させ、この先端円筒部２７ａの近傍に形成した鍔部２７ｂを外輪２２の幅面に係合させて軸方向の位置決めがなされている。
【００６５】
このように、転がり軸受２０に回転検出装置３を一体化することで、軸受使用機器の部品点数、組立工数の削減、およびコンパクト化が図れる。その場合に、回転検出装置３は、上記のように小型で高精度な回転角度出力が可能であるため、小径軸受等の小型の軸受においても、満足できる回転角度出力を得ることができる。
【図面の簡単な説明】
【００６６】
【図１】この発明の第１の実施形態に係る回転検出装置の概念構成を示す斜視図である。
【図２】同回転検出装置における半導体チップを示す斜視図である。
【図３】同回転検出装置における半導体チップ上の回路構成例を示すブロック図である。
【図４】同回転検出装置の磁気センサアレイにおけるセンサ素子組の構成例を示す平面図である。
【図５】（Ａ），（Ｂ），（Ｃ）はそれぞれ同回転検出装置における磁気センサ素子の平面図、断面図、および斜視図である。
【図６】磁気センサアレイの出力を示す波形図である。
【図７】角度算出手段による角度算出処理の説明図である。
【図８】（Ａ）はセンサ素子組の応力に伴う電流の流れを示す説明図、（Ｂ）は同センサ素子組の磁界印加状態での電流の流れを示す説明図である。
【図９】（Ａ）は他の接続形態におけるセンサ素子組の応力に伴う電流の流れを示す説明図、（Ｂ）は同センサ素子組の磁界印加状態での電流の流れを示す説明図である。
【図１０】同実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図１１】（Ａ）はセンサ素子組の他の配列例の応力に伴う電流の流れを示す説明図、（Ｂ）は同センサ素子組の磁界印加状態での電流の流れを示す説明図である。
【図１２】この発明の他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図１３】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図１４】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図１５】センサ画素の中心座標のずれに起因する信号出力におけるノイズの説明図である。
【図１６】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図１７】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図１８】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイに用いられるるセンサ素子組のセンサ素子配置構成を示す平面図である。
【図１９】同磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図２０】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図２１】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図２２】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図２３】この発明のさらに他の実施形態に係る回転検出装置の磁気センサアレイにおけるセンサ素子の配置構成を示す平面図である。
【図２４】同回転検出装置を備えた転がり軸受の一例を示す断面図である。
【図２５】従来例の断面図である。
【図２６】従来例における磁気センサ素子の並列接続例を示す説明図である。
【図２７】シリコンウェハに作用するピエゾ抵抗効果の説明図である。
【図２８】図２６におけるセンサ素子の並列接続例でのピエゾ抵抗効果の説明図である。
【符号の説明】
【００６７】
３…回転検出装置
４…磁石
５…磁気センサアレイ
５ａ〜５ｄ…磁気センサ素子
１６…センサ素子組
１７…センサ画素
２０…転がり軸受
【図１】
2006234530.tif 000003
【図２】
2006234530.tif 000004
【図３】
2006234530.tif 000005
【図４】
2006234530.tif 000006
【図５】
2006234530.tif 000007
【図６】
2006234530.tif 000008
【図７】
2006234530.tif 000009
【図８】
2006234530.tif 000010
【図９】
2006234530.tif 000011
【図１０】
2006234530.tif 000012
【図１１】
2006234530.tif 000013
【図１２】
2006234530.tif 000014
【図１３】
2006234530.tif 000015
【図１４】
2006234530.tif 000016
【図１５】
2006234530.tif 000017
【図１６】
2006234530.tif 000018
【図１７】
2006234530.tif 000019
【図１８】
2006234530.tif 000020
【図１９】
2006234530.tif 000021
【図２０】
2006234530.tif 000022
【図２１】
2006234530.tif 000023
【図２２】
2006234530.tif 000024
【図２３】
2006234530.tif 000025
【図２４】
2006234530.tif 000026
【図２５】
2006234530.tif 000027
【図２６】
2006234530.tif 000028
【図２７】
2006234530.tif 000029
【図２８】
2006234530.tif 000030