(57)【要約】【課題】ジッタ評価のための解析をより詳細に実施する。【解決手段】光ディスクにレーザ光を照射し、前記光ディスクに記録されたマークにより変化される前記レーザ光の反射光を受光し、前記反射光の光量に応じた再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、前記再生信号の２値化信号における立ち上がりエッジ及び立ち下がりエッジ夫々の第１タイミングと、前記２値化信号に対して位相追従させた同期クロック信号における立ち上がりエッジ又は立ち下がりエッジの第２タイミングと、の位相が略一致する関係に基づいて、前記第１タイミングと、当該第２タイミングを基準として前記同期クロック信号の所定の位相がずれた前記同期クロック信号の第３タイミングと、の位相差を測定する測定回路、を有する。【選択図】  図１
2006134530.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクにレーザ光を照射し、前記光ディスクに記録されたマークにより変化される前記レーザ光の反射光を受光し、前記反射光の光量に応じた再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、
前記再生信号の２値化信号における立ち上がりエッジ及び立ち下がりエッジ夫々の第１タイミングと、前記２値化信号に対して位相追従させた同期クロック信号における立ち上がりエッジ又は立ち下がりエッジの第２タイミングと、の位相が略一致する関係に基づいて、
前記第１タイミングと、当該第２タイミングを基準として前記同期クロック信号の所定の位相がずれた前記同期クロック信号の第３タイミングと、の位相差を測定する測定回路、
を有することを特徴とする光ディスク装置。
【請求項２】
前記測定回路は、
前記第１タイミングを検出するとともに、当該検出した旨を示す第１エッジ信号を生成する第１エッジ信号生成部と、
前記第３タイミングを検出するとともに、当該検出した旨を示す第２エッジ信号を生成する第２エッジ信号生成部と、
前記第１エッジ信号の供給を契機としてつぎに前記第２エッジ信号が供給されるまでの間に相当する前記位相差を、所定カウンタクロック信号に基づいてカウントするカウンタ回路と、
を有することを特徴とする請求項１に記載の光ディスク装置。
【請求項３】
前記測定回路は、
複数の第１遅延素子を直列接続して構成し前記同期クロック信号の所定周期分の遅延量が設定される遅延回路と、
前記遅延回路の所定の前記第１遅延素子より取得される前記２値化信号の複数のレベルデータ夫々に対応した複数のフリップフロップ回路と、
前記複数のフリップフロップ回路夫々の前記複数のレベルデータを前記同期クロック信号が前記所定周期となる毎に一括保持するデータ保持回路と、
を有することを特徴とする請求項１に記載の光ディスク装置。
【請求項４】
前記測定回路は、前記遅延回路の前記遅延量を前記同期クロック信号の所定周期に制御するためのＰＬＬ回路を更に有すること、を特徴とする請求項３に記載の光ディスク装置。
【請求項５】
前記光ディスクへの記録データに対して所定の変調処理を施した変調データに基づいて前記光ディスクへ記録を行うための記録パルスを生成するとともに、前記記録パルスの生成元となる信号の遅延量を制御するための遅延制御回路を設けたライトストラテジ回路を有しており、
前記遅延回路は、前記ライトストラテジ回路に設けられた前記遅延制御回路と共用化したこと、を特徴とする請求項４に記載の光ディスク装置。
【請求項６】
光ディスクにレーザ光を照射し、前記光ディスクに記録されたマークにより変化される前記レーザ光の反射光を受光し、前記反射光の光量に応じた再生信号に基づいて行う光ディスク装置の光ディスク評価方法において、
前記再生信号の２値化信号における第１タイミングと、前記２値化信号に対して位相追従させた同期クロック信号における立ち上がりエッジ又は立ち下がりエッジの第２タイミングと、の位相が略一致する関係に基づいて、
前記第１タイミングと、当該第２タイミングを基準として前記同期クロック信号の所定の位相がずれた前記同期クロック信号の第３タイミングと、の位相差を測定する工程と、
前記測定した位相差が前記光ディスクの種別に応じた所定値であるか否かを判定する工程と、
を有することを特徴とする光ディスク評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置及びその光ディスク評価方法に関する。
【背景技術】
【０００２】
従来、光ディスクの評価装置として『ジッタメータ』と呼ばれる評価装置が使用されていた（例えば、以下に示す特許文献１を参照）。このような評価装置は、『ジッタ』と呼ばれる光ディスクから得られる再生信号の滲み具合を定量的に測定するものである。しかし、専用のジッタメータは高価であり、簡便にジッタの評価を行うことはできなかった。そこで、光ディスクへ情報の記録及び／又は再生を行う装置（以下、『光ディスク装置』と称する。）を利用してジッタの評価をする方法が提案されている。
【０００３】
図１０は、ジッタ評価機能を有するＣＤ記録再生装置１００を示す図である。  
まず、ＣＤ記録再生装置１００における光ディスク１１の通常の再生動作について説明する。
【０００４】
光ピックアップ１０は、光ディスク１１に照射されるレーザ光の反射光を受光し、その反射光の強弱を電圧値の変化として取り出す。サーボ回路１２は、光ディスク１１に記憶されたマーク又はスペースに対応したデータを光ピックアップ１０によって正しい順序で読み出せるように、光ディスク１１に対する光ピックアップ１０の読み取り位置を制御する。
【０００５】
ここで、マークとは、レーザ光の反射光が弱くなる部分であり、スペースとは、レーザ光の反射光が強くなる部分である。すなわち、マークならびにスペースは、反射層の凸凹や、光ディスク１１の記録層の相変化などによって変化するレーザ光の反射光によって識別されるものである。
【０００６】
２値化回路１３は、光ピックアップ１０から出力される電圧値の変化を読み取り、５８８ビットを１フレームとするＥＦＭ号を生成する。このＥＦＭ信号はＨレベルとＬレベルの繰り返しで形成される。ＥＦＭ信号の立ち上がりエッジから立ち下がりエッジまでのＨレベルを示すＨ区間、又は、ＥＦＭ信号の立ち下がりエッジから立ち上がりエッジまでのＬレベルを示すＬ区間は、３Ｔから１１Ｔの間にあって９種類ある。なお、“１Ｔ”とは、１ビット間隔で、約２３０ｎｓと定められている。以下、前述したＨ／Ｌ区間のことを『ＥＦＭエッジ間隔』と称する。
【０００７】
デジタル信号処理回路１４は、２値化回路１３から供給されるＥＦＭ信号に対してＥＦＭ復調を施す。さらに、ＥＦＭ復調された信号に対してＣＩＲＣ復号を施し、１フレーム２４バイトからなるＣＤ−ＲＯＭデータを生成する。ＣＤ−ＲＯＭデコーダ１５は、デジタル信号処理回路１４から供給されるＣＤ−ＲＯＭデータに対して誤り検出処理及び誤り訂正処理を行い、それらの処理が施されたＣＤ−ＲＯＭデータをホストコンピュータ（不図示）へと出力する。
【０００８】
バッファＲＡＭ１６は、ＣＤ−ＲＯＭデコーダ１５に接続され、デジタル信号処理回路１４からＣＤ−ＲＯＭデコーダ１５に供給されるＣＤ−ＲＯＭデータを１ブロック単位で一時的に記憶する。バッファＲＡＭ１６は、このように、大量のデータを記憶する必要があるため、一般的に、ＤＲＡＭが採用される。
【０００９】
マイコン１７は、ＲＯＭ及びＲＡＭを内蔵したいわゆるワンチップマイコンで構成され、ＲＯＭに記憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ１５の動作を制御する。同時に、マイコン１７は、ホストコンピュータから供給されるコマンドデータあるいはデジタル信号処理回路１４から供給されるサブコードデータを一旦内蔵のＲＡＭに記憶する。これによりマイコン１７はホストコンピュータからの指示に応答して各部の動作を制御し、ＣＤ−ＲＯＭデコーダ１５からホストコンピュータへ所望のＣＤ−ＲＯＭデータを出力させる。
【００１０】
次に、ＣＤ記録再生装置１００における光ディスク１１のジッタの評価方法について説明する。  
光ピックアップ１０、光ディスク１１、サーボ回路１２及び２値化回路１３は、マイコン１７によって光ディスク１１の再生動作と同様の動作を行う。しかし、デジタル信号処理回路１４及びＣＤ−ＲＯＭデコーダ１５は、マイコン１７によって動作が停止され、バッファＲＡＭ１６は再生動作とは異なる動作となる。
【００１１】
カウンタ１８は、２値化回路１３に接続され、２値化回路１３から供給されるＥＦＭ信号を取り込む。そして、カウンタ１８は、ＥＦＭ信号よりも高周波なカウンタクロックによって、ＥＦＭ信号の各ＥＦＭエッジ間隔を逐次カウントするとともに、各カウント値をバッファＲＡＭ１６へ順次書き込む。なお、線速度一定のＣＬＶ動作の１倍速動作ではＥＦＭ信号の１Ｔは約２３０ｎｓである。このため、カウンタ１８では、例えば１周期２ｎｓ、すなわち、５００ＭＨｚのカウンタクロックを用いてカウント動作が行われる。この場合、ＥＦＭエッジ間隔が“３Ｔ（約６９０ｎｓ）”のときカウント値の理想値は“３４５”、“４Ｔ”のときカウント値の理想値は“４６０”、・・・、“１１Ｔ”のときカウント値の理想値は“１２６５”となる。
【００１２】
こうした一連の処理が、光ディスク１１に記録された一定領域のデータに対して行われた後、マイコン１７は、バッファＲＡＭ１６に記録された各カウント値を解析し、ジッタの評価を行うのである。
【特許文献１】特開平１１−１６７７２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
近年、光ディスク媒体の多様化、光ディスク記録／再生速度の高速化等によって、光ディスクへの記録制御がますます複雑になっている。また、光ディスク記録の高密度化によってマーク長が短くなり、トラック間隔も狭小化することで、データ間の符号干渉やトラック間のクロストーク等が生じてしまい、正確な光ディスクへの記録／再生が困難になっている。このため、光ディスクの記録／再生品位を正確に把握してライトストラテジ等の対策を講じるべく、ジッタ評価の重要性はますます高まっている。
【００１４】
ところで、ＣＤ記録再生装置１００のようなジッタ評価機能を有した従来の光ディスク装置では、光ディスク規格の３Ｔ〜１１Ｔに相当するＥＦＭエッジ間隔の測定結果を解析してジッタの評価を行っていた。よって、従来の光ディスク装置では、ＥＦＭエッジ間隔の測定結果のみの解析を行っており、ジッタの発生要因やその特性をより正確に把握するのが困難であり、ジッタ評価のための解析をより詳細に実施するには限界があった。
【課題を解決するための手段】
【００１５】
前述した課題を解決するための主たる本発明は、光ディスクにレーザ光を照射し、前記光ディスクに記録されたマークにより変化される前記レーザ光の反射光を受光し、前記反射光の光量に応じた再生信号に基づいて前記光ディスクの評価を行う光ディスク装置において、前記再生信号の２値化信号における立ち上がりエッジ及び立ち下がりエッジ夫々の第１タイミングと、前記２値化信号に対して位相追従させた同期クロック信号における立ち上がりエッジ又は立ち下がりエッジの第２タイミングと、の位相が略一致する関係に基づいて、前記第１タイミングと、当該第２タイミングを基準として前記同期クロック信号の所定の位相がずれた前記同期クロック信号の第３タイミングと、の位相差を測定する測定回路、を有することとする。
【発明の効果】
【００１６】
本発明によれば、ジッタ評価のための解析をより詳細に行なうことが可能な光ディスク装置及びその光ディスク評価方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
＜光ディスク装置の構成／動作＞
＝＝＝  光ディスク装置の構成  ＝＝＝
図２、３、４を適宜参照しつつ、図１に基づいて、本発明の一実施形態に係る光ディスク装置１１０の構成を説明する。なお、光ディスク装置１１０は、ＣＤ／ＤＶＤメディア等の光ディスク１２０に対してレーザ光を照射して情報の再生を行う装置とする。勿論、光ディスク記録も併せて行う装置としてもよい。
【００１８】
さらに、光ディスク装置１１０は、『ジッタ』と呼ばれる光ディスク１２０から得られる再生信号の滲み具合を定量的に評価する機能を有する。当該ジッタを評価することによって、光ディスク１２０の記録品位や再生品位が評価されることとなる。なお、詳細は後述するが、ジッタは、ＥＦＭ信号と同期クロック信号との位相差と、ＥＦＭエッジ間隔と、に基づいて定量的に評価される。
【００１９】
光ピックアップ２０は、光ディスク１２０にレーザ光を照射して、光ディスク１２０から情報を再生するものである。なお、光ピックアップ２０は、光ディスク１２０に照射されるレーザ光の反射光を受光し、その反射光の強弱を電圧値の変化として取り出す。
【００２０】
ＲＦアンプ２１は、光ピックアップ２０によって光ディスク１２０から取り出された信号を、後段処理が取り扱い可能なレベルにまで増幅して、ＲＦ信号（『再生信号』）を生成するものである。また、ＲＦアンプ２１は、自身の増幅率を自動調整するＡＧＣ（Automatic Gain Control）機能や、トラッキングエラー信号やフォーカスエラー信号等の各種サーボ制御信号の生成機能を有する場合が多い。
【００２１】
サーボ回路２２は、ＲＦアンプ２１で生成されたサーボ制御信号に基づいて、光ピックアップ２０に設けられた各種サーボ機構をサーボ制御する。これによって、例えば、光ディスク１２０上のマーク又はスペースに対応したデータを正しい順序で読み出せるように、光ピックアップ２０の位置制御がなされる。
【００２２】
２値化回路２３は、ＲＦアンプ２１で生成されたＲＦ信号が供給されて、このＲＦ信号を２値化するための回路であり、例えば、ＲＦ信号レベルと所定のスライスレベルとの比較を行う比較器によって構成される。このＲＦ信号の２値化信号は、通常モードの場合にはデコーダ回路２４及び同期クロック信号生成回路２５に供給され、光ディスク評価モードの場合には測定回路２６に供給されることとする。
【００２３】
なお、ＲＦ信号の２値化信号とは、ＣＤメディアの場合にはＥＦＭ（８−１４変調）信号であり、ＤＶＤメディアの場合にはＥＦＭ−Ｐｌｕｓ（８−１６変調）信号である。後述の説明では、光ディスク１２０はＣＤメディアの場合であり、ＲＦ信号の２値化信号はＥＦＭ信号の場合とする。
【００２４】
デコーダ回路２４は、２値化回路２３から供給されるＥＦＭ信号に対してＥＦＭ復調処理を施す。さらに、ＥＦＭ復調された信号に対してＣＩＲＣ方式の誤り訂正処理を施す。これらのデコード処理された信号が、不図示のＡ／Ｄコンバータを介して、外部出力される。
【００２５】
同期クロック信号生成回路２５は、光ディスク１２０から得られたＥＦＭ信号が有するマーク又はスペースに同期した同期クロック信号（リードチャネルクロック信号、ビットクロック信号等）を生成するものである。具体的には、同期クロック信号生成回路２５はＰＬＬ回路として構成されており、２値化回路２３から供給されるＥＦＭ信号がＰＬＬ回路の基準クロック信号として処理される。そして、ＰＬＬ回路による位相合わせ動作によって、ＥＦＭ信号に位相追従させた同期クロック信号がＶＣＯ出力として取り出される。
【００２６】
なお、同期クロック信号の基準周波数（１倍速）は、図２に示すように、光ディスク１２０のメディア種別毎に規格化されている。また、同期クロック信号は、理想的なＥＦＭ信号との間でつぎのような関係が成立することとなる。すなわち、理想的なＥＦＭ信号における立ち上がりエッジ及び立ち下がりエッジ夫々のタイミング（以下、『第１タイミング』）と、同期クロック信号における立ち上がりエッジ又は立ち下がりエッジのいずれか一方のタイミング（以下、『第２タイミング』）と、の位相が完全に一致する関係が成立するのである。なお、以下の説明では、同期クロック信号の第２タイミングとは、同期クロック信号の立ち上がりエッジのタイミングの場合とする。
【００２７】
しかし、実際に記録された記録データを再生した結果得られるＥＦＭ信号と、同期クロック信号との間では、第１タイミングと第２タイミングについて位相が完全には一致せず、略一致する関係に止まり、各タイミング間において微小な位相差の変動がある。
【００２８】
測定回路２６は、位相差測定回路２６１と、ＥＦＭエッジ間隔測定回路２６２と、を有する。
【００２９】
位相差測定回路２６１は、再生したＥＦＭ信号の第１タイミングと、同期クロック信号の第２タイミングとの位相が略一致する関係に基づいて、ＥＦＭ信号の第１タイミングと、当該第２タイミングを基準として所定の位相がずれた同期クロック信号の立ち上がりエッジ又は立ち下がりエッジのタイミング（以下、『第３タイミング』）と、の位相差を測定するものである。なお、本実施形態では、半周期分位相がずれた同期クロック信号の立ち下がりエッジを第３タイミングとしている。
【００３０】
ＥＦＭエッジ間隔測定回路２６２は、ＥＦＭ信号の立ち上がりエッジから立ち下がりエッジまでのＨレベルを示すＨ区間、又は、ＥＦＭ信号の立ち下がりエッジから立ち上がりエッジまでのＬレベルを示すＬ区間、を示すＥＦＭエッジ間隔を測定するものである。
【００３１】
測定回路２６は、例えば、図３に示すような位相差測定並びにＥＦＭエッジ間隔測定を実施する。なお、図３（ａ）は理想的なＥＦＭ信号の波形、図３（ｂ）は光ディスク１２０から実際に得られる再生したＥＦＭ信号の波形、図３（ｃ）は実際に得られたＥＦＭ信号をもとに生成された同期クロック信号の波形である。
【００３２】
位相差測定回路２６１は、ＥＦＭ信号（図３（ｂ））の立ち上がりエッジの第１タイミングと、その直後の同期クロック信号（図３（ｃ））の立ち下がりエッジの第３タイミングとの位相差（図３中に示す“Ａ”、“Ｅ”）を測定するとともに、ＥＦＭ信号（図３（ｂ））の立ち下がりエッジの第１タイミングと、その直後の同期クロック信号（図３（ｃ））の立ち下がりエッジの第３タイミングとの位相差（図３中に示す“Ｃ”、“Ｇ”）を測定する。
【００３３】
ＥＦＭエッジ間隔測定回路２６２は、ＥＦＭ信号（図３（ｂ））の立ち上がりエッジから立ち下がりエッジまでのＨ区間（図３中に示す“Ｂ”、“Ｆ”）を測定するとともに、ＥＦＭ信号（図３（ｂ））の立ち下がりエッジから立ち上がりエッジまでのＬ区間（図３中に示す“Ｄ”、“Ｈ”）を測定する。
【００３４】
メモリアクセス制御回路２７は、メモリ２８へのアクセス（書き込み／読み出し）を制御するものである。なお、メモリ２８は、マイコン３０がアクセス可能なＤＲＡＭやＳＤＲＡＭ等の記憶装置である。例えば、メモリアクセス制御回路２７は、測定回路２６において測定された位相差（Ａ、Ｃ、Ｅ、Ｇ）及びＥＦＭエッジ間隔（Ｂ、Ｄ、Ｆ、Ｈ）や、Ｈ区間若しくはＬ区間のいずれであるかを示すＨ／Ｌ極性、メモリ２８に対してデータが正常に書き込まれなかったことを示すエラーフラグ等を、メモリ２８の所定の記憶領域へと書き込むための制御を行う。図４は、メモリ２８に書き込まれる測定回路２８の測定結果の一例を示すものである。
【００３５】
統計演算回路２９は、メモリアクセス制御回路２７を介して、メモリ２８に記憶されたＥＦＭエッジ間隔等を読み出し、各種統計演算を施した結果を再びメモリ２８の所定の記憶領域へと書き込むものである。例えば、統計演算回路２９は、ＥＦＭ信号の各ＥＦＭエッジ間隔（３Ｔ〜１１Ｔ）の出現頻度を算定することとなる。
【００３６】
マイコン３０は、光ディスク装置１１０全体の制御を司るプロセッサである。特に、マイコン３０は、統計演算回路２９によってメモリ２８に書き込まれたＥＦＭ信号の各ＥＦＭエッジ間隔（３Ｔ〜１１Ｔ）の出現頻度をヒストグラム化して、ジッタを定量的に評価する。なお、ジッタの評価は、ヒストグラムに限られず、平均値や分散値等のその他の統計量を用いて実施しても良い。
【００３７】
さらに、マイコン３０は、測定回路２６で測定された位相差が光ディスク１２０に応じた所定値（例えば、ＣＤメディアの場合、（１／４．３２１８ＭＨｚ）÷２に相当する位相差）であるか否かの判定を行う。例えば、図３に示す例において、位相差Ａ及びＣは理想的な値であり、位相差Ｅは理想的な値よりも大きく、位相差Ｇは理想的な値よりも小さいことが判定される。
【００３８】
ここで、マイコン３０は、当該判定結果に基づいて、例えば、マークの先端側又は後端側において理想的な位置からのずれが生じている否かや、それらのずれ度合い等を識別することができる。すなわち、マイコン３０は、ＥＦＭエッジ間隔の場合と同様に、ＥＦＭ信号と同期クロック信号の位相差という新たな評価基準を用いて、ジッタを定量的に評価することとなる。
【００３９】
また、マイコン３０は、例えば、前述したような評価を光ディスク１２０の試し書き領域で行った後、光ディスク１２０の記録領域に記録すべきＥＦＭ信号を理想的なＥＦＭ信号（図３（ａ））に近づけるべく、つぎのような調整を行う。すなわち、マイコン３０は、ライトストラテジ等によって、位相差Ｅを測定した際のＥＦＭ信号の立ち上がりエッジの第１タイミングを図３中に示すＸ分後方へずらし、また、位相差Ｇを測定した際のＥＦＭ信号の立ち下がりエッジの第１タイミングを図３中に示すＹ分前方へずらすよう調整を行うことができる。
【００４０】
このように、光ディスク装置１１０は、ジッタを詳細且つ定量的に解析することができる。
【００４１】
＜カウンタによる測定＞
図５は、測定回路２６の一実施形態を示す図である。  
位相差測定回路２６１は、フリップフロップ回路４０１、４０３、ＥｘＯＲ素子４０２、一方の入力を反転させた二入力のＡＮＤ素子４０４、第１のカウンタ回路４０５、によって構成される。
【００４２】
フリップ回路４０１、ＥｘＯＲ素子４０２によって構成される回路（『第１エッジ信号生成回路』）は、ＥＦＭ信号の第１タイミングを検出するとともに、当該検出した旨を示す信号（以下、『第１エッジ信号』と称する。）を生成するものである。  
フリップ回路４０３、ＡＮＤ素子４０４によって構成される回路（『第２エッジ信号生成回路』）は、同期クロック信号の第３タイミングを検出するとともに、当該検出した旨を示す信号（以下、『第２エッジ信号』と称する。）を生成するものである。  
第１のカウンタ回路４０５は、ＥｘＯＲ素子４０２からの第１エッジ信号の供給を契機として、つぎにＡＮＤ素子４０４から第２エッジ信号が供給されるまでの間に相当する位相差を、所定のカウンタクロック信号に基づいてカウントするものである。
【００４３】
ＥＦＭエッジ間隔測定回路２６２は、第２のカウンタ回路４０６によって構成され、ＥｘＯＲ素子４０２から供給される第１エッジ信号に基づいて、ＥＦＭエッジ間隔を所定のカウンタクロック信号に基づいてカウントするものである。  
なお、第１のカウンタ回路４０５は、カウンタ動作をする代わりに、第２のカウンタ回路４０６のカウント値を、第２エッジ信号を契機として取り込む構成としてもよい。
【００４４】
＜遅延回路による測定＞
＝＝＝  測定回路の構成  ＝＝＝
図６は、測定回路２６のその他の実施形態を示す図である。  
遅延回路５１０は、複数の第１遅延素子５１１を直列接続して構成され、入力側からＥＦＭ信号を供給して出力側に向けて順次遅延させるものである。また、遅延回路５１０では、同期クロック信号の所定周期（例えば、一周期）分の遅延量が設定される。さらに、第１遅延素子５１１の遅延量ｄｔは、「同期クロック信号の所定周期／第１遅延素子５１１の段数Ｓ」として設定される。
【００４５】
例えば、同期クロック信号の所定周期を一周期（１Ｔ）の場合とし、遅延回路５１０を構成する第１遅延素子５１１の段数Ｓを１６段とする場合、１つの第１遅延素子５１１の遅延量ｄｔは“１Ｔ／１６”に設定される。この場合、遅延回路５１０上にＥＦＭ信号が伝播された期間が、ＥＦＭ信号の基準周期１Ｔとなるとき、第１遅延素子５１１夫々には入力側から出力側の順に“Ｔ／１６”毎に遅延された信号のレベルデータ（Ｈ又はＬ）がバッファされた状態となる。
【００４６】
ＰＬＬ回路５２０は、製造ばらつきや温度変化等によって第１遅延素子５１１の各遅延量のばらつきを抑えるべく設けられたものである。遅延回路５１０の遅延量として所定の精度が得られる場合には、ＰＬＬ回路５２０を設ける必要はない。  
ＰＬＬ回路５２０は、ＶＣＯ５２１、第１分周回路５２５、第２分周回路５２６、位相比較器５２７、ＬＰＦ５２８を有する。
【００４７】
ＶＣＯ５２１は、遅延回路５１０の第１遅延素子５１１夫々に対応づけられた複数の第２遅延素子５２２がリング状に接続される。  
また、第２遅延素子５２２夫々の一方の電源端子にはバイアス回路５２４で発生したバイアス電圧Ｖｂが供給され、第２遅延素子５２２夫々の他方の電源端子にはＬＰＦ５２８から制御電圧Ｖｔが供給されて構成される。すなわち、ＶＣＯ５２１は、各第２遅延素子５２２の遅延量が制御電圧Ｖｔに基づいて制御されるものである。
【００４８】
第１分周回路５２５は、ＶＣＯ５２１の出力信号を“１／ｎ”に分周するものである。第２分周回路５２６は、ＰＬＬ回路５２０の外部から供給される基準クロック信号を“１／ｍ”に分周するものである。  
位相比較器５２７は、第１分周回路５２５の分周信号と、第２分周回路５２６の分周信号との位相比較を行うものである。  
ＬＰＦ５２８は、位相比較器５２７の出力信号に応じた制御電圧Ｖｔを生成するものである。
【００４９】
ここで、ＰＬＬ回路５２０において、所謂ロック状態となった場合とする。このとき、基準クロック信号の周波数ｆ０とすると、（数式１）：「ｄｔ＝（ｍ／ｎ）・（１／２Ｓ・ｆ０）」の関係が成立する。
【００５０】
さらに、遅延回路５１０を構成する第１遅延素子５１１は、ＶＣＯ５２１を構成する第２遅延素子５２２と全く同一の構成であり、第２遅延素子５２２と同様にバイアス電圧Ｖｂ及び制御電圧Ｖｔが供給される。このため、遅延回路５１０の第１遅延素子５１１の遅延量は、ＶＣＯ５２１の第２遅延素子５２２の遅延量ｄｔと同一となり、ロック状態の場合には、基準クロック信号の周波数ｆ０に依存した一定な値となるのである。
【００５１】
データ保持回路６００は、図７に示すように、遅延回路５１０における各第１遅延素子５１１より取得されるＥＦＭ信号の複数のレベルデータを一括保持するものである。具体的には、遅延回路５１０上でのＥＦＭ信号の伝播期間が、同期クロック信号の一周期、すなわちＥＦＭ信号の基準周期１Ｔの場合には、遅延回路５１０を構成する第１遅延素子５１１夫々には、遅延回路５１０の入力側から出力側の順に、順次遅延された信号のレベルデータ（Ｈ又はＬ）がバッファされた状態となる。そこで、データ保持回路６００の複数のフリップフロップ回路６０１は、ＥＦＭ信号の基準周期１Ｔを経過する毎に、遅延ライン５１０から取得したＥＦＭ信号の基準周期１Ｔに相当する複数のレベルデータを一括保持するのである。
【００５２】
ここで、データ保持回路６００においてＥＦＭ信号の複数のレベルデータが一括保持されるサイクル周期と、遅延回路５１０においてＥＦＭ信号が全ての第１遅延素子５１１に伝播されるサイクル周期と、は同期がとれている。ＰＬＬ回路５２０における遅延量制御及びデータ保持回路６００におけるデータ保持処理において、共通の同期クロック信号を用いたことに起因する。  
データ処理回路７００は、データ保持回路６００において一括保持された複数のレベルデータに対して、マイコン３０が解析しやすいデータフォーマットへと変換するものである。
【００５３】
なお、データ処理回路７００は、例えば、ＥＦＭエッジ間隔並びに位相差をつぎのように識別するとともに所定のデータを生成する。
【００５４】
まず、データ保持回路６００に保持された状態の複数のレベルデータは、ＥＦＭ信号のどの１Ｔ期間に相当するレベルデータ群に属するかが不明である。このため、データ処理回路７００は、データ保持回路６００から少なくとも３Ｔ以上の期間に相当するレベルデータ群を解析し、当該レベルデータ群におけるＨからＬ若しくはＬからＨへの極性反転タイミング（第１タイミング）を識別する。そして、データ処理回路７００は、識別された極性反転タイミングに基づいて、ＥＦＭエッジ間隔の実測長のデータや、そのＥＦＭエッジ間隔データがＨ／Ｌのいずれの極性であるかを示すＨ／Ｌ極性データ等を生成する。
【００５５】
さらに、データ処理回路７００は、一括保持された複数のレベルデータに基づいてＥＦＭ信号の第１タイミングを検出するとともに、当該検出された第１タイミングと、一括保持された複数のレベルデータに対応した同期クロック信号の所定周期における第３タイミングとの差分を、位相差として識別する。そして、データ処理回路７００は、識別された位相差のデータや、当該位相差を識別した際のＥＦＭ信号のエッジの極性データ（立ち上がりエッジ又は立ち下がりエッジ）等を生成する。  
なお、データ処理回路７００における処理は、マイコン３０が実施してもよい。
【００５６】
＝＝＝  光ディスク装置の動作の具体例  ＝＝＝
図８をもとに、データ保持回路６００において一括保持された複数のレベルデータがジッタの評価に利用される場合の実施態様を説明する。なお、同図には、第１遅延素子５１１の段数Ｓが４段であり、データ保持回路６００には４つのフリップフロップ回路６０１が設けられる場合を示してある。
【００５７】
同図に示す例では、期間Ａから期間Ｅまでの計５Ｔの期間にわたって、データ保持回路６００に一括保持されたレベルデータ群により、Ｈレベル期間３Ｔに相当するＥＦＭ信号を観測することができる。
【００５８】
そこで、データ処理回路７００は、期間Ａから期間Ｅまでの間にデータ保持回路６００に一括保持されたレベルデータ群を解析する。この結果、期間Ａに対応するレベルデータ“０００１”によって、ＥＦＭ信号のＬからＨへの極性反転タイミング（第１タイミング）を識別する。また、期間Ｂから期間Ｄまでのレベルデータが連続して“１”である旨を識別する。さらに、期間Ｅに対応するレベルデータ“１０００”によって、ＥＦＭ信号のＨからＬへの極性反転タイミング（第１タイミング）を識別する。
【００５９】
この結果、データ処理回路７００は、期間Ａ及び期間Ｅで識別された極性反転タイミングに基づいて、Ｈレベル期間３Ｔに相当するＥＦＭ信号の実測長を示すＥＦＭエッジ間隔データや、そのＥＦＭエッジ間隔データがＨである旨を示すＨ／Ｌ極性データを生成する。
【００６０】
さらに、データ処理回路７００は、期間Ａにおける第１タイミングと、期間Ａに対応した同期クロック信号の第３タイミングと、の差分を位相差として識別する。図８に示す例の場合、識別される位相差は３Ｔ／４である。
【００６１】
また、データ処理回路７００は、期間Ｅにおける第１タイミングと、期間Ｅに対応した同期クロック信号の第３タイミングと、の差分を位相差として識別する。図８に示す例の場合、識別される位相差はＴ／４である。
【００６２】
このように、本測定回路２６では、データ保持回路６００において一括保持された複数のレベルデータは、遅延回路５１０から一括して取得されたデータであり、遅延回路５１０の遅延量に応じた期間（例えば、ＥＦＭ信号の基準周期１Ｔ）あたりの各サンプルデータに相当する。ここで、マイコン３０は、ジッタの評価に際して、ＥＦＭエッジ間隔並びに位相差を識別すべく、遅延回路５１０の遅延量に応じた期間あたりの各サンプルデータを一度に参照することができる。
【００６３】
よって、図５に示す第１及び第２のカウンタ４０５、４０６を用いた場合と比較して、ＥＦＭエッジ間隔及び位相差をカウンタクロック信号に基づいて逐次測定する処理が不要となる。すなわち、図５に示す第１及び第２のカウンタ４０５、４０６を用いた場合、より高い測定精度（分解能）を獲得すべくカウンタクロック信号の高周波化が必須であるが、本測定回路２６の場合、そのような制約がなく、より高い測定精度（分解能）を容易に達成できる。
【００６４】
＝＝＝  ライトストラテジ回路との共用化  ＝＝＝
図９は、本発明のその他の実施形態に係る光ディスク装置１３０の構成を示す図である。なお、図１に示す光ディスク装置１１０と同一の構成要素については同一の符号を付して説明は省略する。
【００６５】
光ディスク装置１３０は、光ピックアップ２０、アナログ信号処理回路１４０、デジタル信号処理回路１５０、マイコン３０、によって構成され、光ディスク１２０にレーザ光を照射して情報の記録再生を行う装置とする。
【００６６】
光ピックアップ２０は、ＬＤ２０１、ＰＤ２０３、ＬＤ駆動回路２０４、その他、対物レンズや各種サーボ機構を備える。
【００６７】
ＬＤ２０１は、ＬＤ駆動回路２０４から供給される駆動電流ＩＬＤに基づいて、光ディスク１２０に対して記録／再生を行うためのレーザ光を出射する発光素子である。なお、ＬＤ２０１の駆動方式（ライトストラテジ）としては、光ディスク１２０が追記型光ディスクの場合、マルチパルス変調方式のパターンが用いられる。すなわち、トップパルスとマルチパルスによる記録パルスによって１つの記録マーク（記録データ）を生成するようにして、記録マークに生ずる熱分布を制御するのである。なお、記録パルスは、ライトパワーＰｗとバイアスパワーＰｂの２値のパワーレベルで形成される。
【００６８】
ＰＤ２０３は、光ディスク１２０からの反射光の一部を受光して、この受光光量に比例した受光電流ＩＰＤを生成する受光素子である。この受光電流ＩＰＤは電圧に変換されてＲＦアンプ２１に供給される。この結果、ＲＦアンプ２１では、ＲＦ信号や各種サーボ制御信号が生成される。
【００６９】
ＬＤ駆動回路２０４は、スイッチ２０８、２１２のＯＮ／ＯＦＦを切り替えることで生成される変調信号Ｖｍｏｄに基づいて、ＬＤ２０１を駆動するための駆動電流ＩＬＤを生成する。
【００７０】
アナログ信号処理回路１４０は、光ディスク駆動用アナログ信号処理を行うものである。例えば、アナログ信号処理回路１４０は、ＲＦ信号や各種サーボ制御信号を生成するＲＦアンプ２１を有する他、ライトパワー設定部２０７、バイアスパワー設定部２１１を有する。
【００７１】
ライトパワー設定部２０７は、ライトパワー信号ＶＷＤＣを生成し、スイッチ２０８がＯＮした場合に、ＬＤ駆動回路２０４に供給される。バイアスパワー設定部２１１は、バイアスパワー信号ＶＢＤＣを生成し、スイッチ２１２がＯＮした場合に、ＬＤ駆動回路２０４に供給される。よって、ＬＤ駆動回路２０４は、ライトパワー設定部２０７で生成されたライトパワー信号ＶＷＤＣと、バイアスパワー設定部２１１で生成されたバイアスパワー信号ＶＢＤＣとが合成された変調信号Ｖｍｏｄに基づいてＬＤ２０１を駆動することとなる。
【００７２】
デジタル信号処理回路１５０は、デジタルサーボ処理やエンコード／デコード処理等、光ディスク制御用デジタル信号処理を行うものである。すなわち、図１に示す点線枠内の光ピックアップ２０及びＲＦアンプ２１を除いた構成要素が、デジタル信号処理回路１５０に設けられる。また、光ディスク装置１３０は、光ディスク記録を行うべく、エンコーダ回路３１、ライトストラテジ回路８００を更に有する。
【００７３】
エンコーダ回路３１は、外部装置（パーソナルコンピュータ等）から供給される光ディスク１２０への記録データ（画像／音声／映像データ等）に対して、光ディスク１２０の規格に応じた所定の変調処理を行うものである。
【００７４】
ライトストラテジ回路８００は、エンコーダ回路３１によって記録データに対して所定の変調処理を施した変調データに基づいて変調スイッチ信号Ｓｍｏｄを生成し、変調スイッチ信号Ｓｍｏｄをスイッチ２０８、２１２に供給する。この結果、変調スイッチ信号Ｓｍｏｄに基づいたスイッチ２０８、２１２のＯＮ／ＯＦＦ切り替えによって、ＬＤ駆動回路２０４に供給される変調信号Ｖｍｏｄ、すなわち、光ディスク１２０へ記録を行うための記録パルスが生成される。
【００７５】
また、ライトストラテジ回路８００には、光ディスク１２０の種類や回転速度によって記録状態が変化することへの対策として、ライトストラテジ回路８００によって生成された記録パルスをレーザ機構に直接送出するのではなく、当該記録パルスを遅延させてレーザ機構に送出するための遅延制御回路８０１及びセレクタ８０２を設けることが提案されている。例えば、特開平１１−２７３２５２号公報の図２に開示される。
【００７６】
遅延制御回路８０１は、図６と同様に、遅延素子が複数段直列に接続された遅延回路と、遅延回路の遅延量を制御するためのＰＬＬ回路を有する。遅延制御回路８０１は、エンコーダ回路３１で生成されたＥＦＭ信号等、記録パルスの生成元となる信号を、ＰＬＬ回路によって遅延量が設定された遅延回路の各遅延素子によって順次遅延させる。
【００７７】
セレクタ８０２は、遅延制御回路８０１における遅延回路の各段の遅延素子からいずれかの出力を選択して遅延信号として取り出すものである。この遅延信号に基づいて、様々な記録状態に適した変調スイッチ信号Ｓｍｏｄ、ひいては記録パルスが生成されることとなる。
【００７８】
そこで、光ディスク装置１３０では、図６に示した遅延回路５１０を、ライトストラテジ回路８００の遅延制御回路８０１と共用化を図ることとする。すなわち、２値化回路２３において生成されたＥＦＭ信号は、遅延制御回路８０１の入力側に供給されて順次遅延される。一方、データ保持回路６００は、遅延制御回路８０１を構成する各遅延素子のいずれかより得られたＥＦＭ信号の複数のレベルデータを一括保持することとなる。この結果、光ディスク装置１３０において、図６に示した遅延回路５００を新たに設ける必要がなくなり、その分、デジタル信号処理回路１５０の回路規模の削減や、消費電力の低減化が図られることとなる。
【００７９】
以上、本発明の実施形態について説明したが、前述した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、その等価物も含まれるものである。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施形態に係る光ディスク装置の全体的な構成を示す図である。
【図２】本発明の実施形態に係るメディア毎の同期クロック信号の基準周波数を示す図である。
【図３】本発明の実施形態に係るＥＦＭ信号と同期クロック信号との位相関係を説明する図である。
【図４】本発明の実施形態に係るメモリに書き込むデータ内容を示す図である。
【図５】本発明の実施形態に係る測定回路の構成を示す図である。
【図６】本発明のその他の実施形態に係る測定回路の構成を示す図である。
【図７】本発明のその他の実施形態に係る測定回路の動作を説明する図である。
【図８】本発明のその他の実施形態に係る測定回路の動作を説明する図である。
【図９】本発明のその他の実施形態に係る測定回路をライトストラテジ回路の遅延制御回路と共用化した場合の光ディスク装置の全体的な構成を示す図である。
【図１０】従来の光ディスク装置の全体的な構成を示す図である。
【符号の説明】
【００８１】
１０、２０  光ピックアップ      ２０１  ＬＤ(Laser Diode)
２０３  ＰＤ(Photo Detector)    ２０４  ＬＤ駆動回路
１１、１２０  光ディスク        １２、２２  サーボ回路
１３、２３  ２値化回路          １４  デジタル信号処理回路
１５  ＣＤ−ＲＯＭデコーダ      １６  バッファＲＡＭ
１７、３０  マイコン            １８  カウンタ
２１  ＲＦアンプ                ２４  デコーダ回路
２５  同期クロック信号生成回路  ２６  測定回路
２６１  位相差測定回路          ２６２  ＥＦＭエッジ間隔測定回路
２７  メモリアクセス制御回路    ２８  メモリ
２９  統計演算回路              ３１  エンコーダ回路
４０１、４０３  フリップフロップ回路
４０２  ＥｘＯＲ素子            ４０４  ＡＮＤ素子
４０５  第１のカウンタ回路      ４０６  第２のカウンタ回路
５１０  遅延回路                ５１１  第１遅延素子
５２０  ＰＬＬ回路              ５２１  ＶＣＯ(Voltage Control Oscillator)
５２２  第２遅延素子            ５２３  インバータ素子
５２４  バイアス回路            ５２５  第１分周回路
５２６  第２分周回路            ５２７  位相比較器
５２８  ＬＰＦ（Low Pass Filter）
６００  データ保持回路          ６０１  フリップフロップ回路
７００  データ処理回路          ８００  ライトストラテジ回路
８０１  遅延制御回路            ８０２  セレクタ
１００  ＣＤ記録再生装置        １１０、１３０  光ディスク装置
１４０  アナログ信号処理回路    １５０  デジタル信号処理回路
２０７  ライトパワー設定部      ２１１  バイアスパワー設定部
２０８、２１２  スイッチ
【図１】
2006134530.tif 000003
【図２】
2006134530.tif 000004
【図３】
2006134530.tif 000005
【図４】
2006134530.tif 000006
【図５】
2006134530.tif 000007
【図６】
2006134530.tif 000008
【図７】
2006134530.tif 000009
【図８】
2006134530.tif 000010
【図９】
2006134530.tif 000011
【図１０】
2006134530.tif 000012