(57)【要約】【課題】  画像データの内容に従って高速で画像処理モードを切り替えることが必要な場合であっても、迅速に対応可能な画像処理装置を提供することを目的とする。【解決手段】  入力された画像データを処理する画像処理装置であって、前記入力された画像データの特徴を判定する特徴判定手段と、前記判定結果に対応する処理を実行する処理手段と、前記処理手段を、前記特徴判定手段の判定結果に対応する処理を実行するための構成に構築する制御手段とを備え、前記処理手段は、前記制御手段により構築された構成において、前記判定結果に対応する処理を実行する。【選択図】図１
2006107035.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像データを処理する画像処理装置であって、
前記入力された画像データの少なくとも１つの特徴を判定する特徴判定手段と、
前記特徴判定手段の判定結果に対応する処理を実行する処理手段と、
前記処理手段を、前記判定結果に対応する処理を実行するための構成に構築する制御手段とを備え、
前記処理手段は、前記制御手段により構築された構成において、前記判定結果に対応する処理を実行することを特徴とする画像処理装置。
【請求項２】
前記構成のための構成情報を記憶する記憶手段を更に備え、
前記制御手段は、前記記憶手段に記憶された構成情報から前記判定結果に対応する処理を実行するための構成情報を選択して、前記処理手段を前記判定家結果に対応する処理を実行するための構成に構築することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記特徴判定手段は、前記入力された画像データが文字エッジ部分であるか否かを判定し、
前記特徴判定手段が、判定結果として文字エッジ部分であると判定した場合に、前記処理手段は、エッジ強調処理を実行するように構築されることを特徴とする請求項１又は２に記載の画像処理装置。
【請求項４】
前記特徴判定手段は、前記入力された画像データが文字エッジ部分であるか否かを判定し、
前記特徴判定手段が、判定結果として文字エッジ部分でないと判定した場合に、前記処理手段は、ノイズ除去処理を実行するように構築されることを特徴とする請求項１又は２に記載の画像処理装置。
【請求項５】
前記特徴判定手段は、前記入力された画像データが中間調部分であるか否かを判定し、
前記特徴判定手段が、判定結果として中間調部分であると判定した場合に、前記処理手段は、擬似多値表現処理を実行するように構築されることを特徴とする請求項１又は２に記載の画像処理装置。
【請求項６】
前記特徴判定手段は、前記入力された画像データが中間調部分であるか否かを判定し、
前記特徴判定手段が、判定結果として中間調部分でないと判定した場合に、前記処理手段は、単純二値化処理を実行するように構築されることを特徴とする請求項１又は２に記載の画像処理装置。
【請求項７】
入力された画像データを処理する画像処理装置の制御方法であって、
前記入力された画像データの少なくとも１つの特徴を判定する特徴判定工程と、
前記特徴判定工程における判定結果に対応する処理を実行する処理工程と、
前記処理工程を、前記判定結果に対応する処理を実行するための構成として構築させる制御工程とを備え、
前記処理工程では、前記制御工程により構築された構成において、前記判定結果に対応する処理が実行されることを特徴とする画像処理装置の制御方法。
【請求項８】
前記画像処理装置は、前記構成のための構成情報を記憶する記憶部を備え、
前記制御工程では、前記記憶部に記憶された構成情報から前記判定結果に対応する処理を実行するための構成情報を選択して、前記処理工程を前記判定家結果に対応する処理を実行するための構成に構築することを特徴とする請求項７に記載の画像処理装置の制御方法。
【請求項９】
前記特徴判定工程では、前記入力された画像データが文字エッジ部分であるか否かが判定され、
前記特徴判定工程において、判定結果として文字エッジ部分であると判定された場合に、前記処理工程は、エッジ強調処理を実行するように構築されることを特徴とする請求項７又は８に記載の画像処理装置の制御方法。
【請求項１０】
前記特徴判定工程では、前記入力された画像データが文字エッジ部分であるか否かが判定され、
前記特徴判定工程において、判定結果として文字エッジ部分でないと判定された場合に、前記処理工程は、ノイズ除去処理を実行するように構築されることを特徴とする請求項７又は８に記載の画像処理装置の制御方法。
【請求項１１】
前記特徴判定工程では、前記入力された画像データが中間調部分であるか否かが判定され、
前記特徴判定工程において、判定結果として中間調部分であると判定された場合に、前記処理工程は、擬似多値表現処理を実行するように構築されることを特徴とする請求項７又は８に記載の画像処理装置の制御方法。
【請求項１２】
前記特徴判定工程では、前記入力された画像データが中間調部分であるか否かが判定され、
前記特徴判定工程において、判定結果として中間調部分でないと判定された場合に、前記処理工程は、単純二値化処理を実行するように構築されることを特徴とする請求項７又は８に記載の画像処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及びその制御方法、コンピュータプログラム、記憶媒体に関する。
【背景技術】
【０００２】
従来の画像処理装置の画像処理部には、設定された画像処理のモードに合わせて内部ブロックの接続関係を切り換え可能なＡＳＩＣで構成したものがある。またコンフィギュレーションデータによって内部構成を変更可能なＦＰＧＡで構成したものもある（特許文献１を参照）。
【０００３】
例えば、図９において、９０１は、画像信号および同期信号を受け取る画像入力部、９０２は、入力された画像信号に対して画像処理を行うＡＳＩＣ（或いはＦＰＧＡ）で構成された画像処理部、９０３は、画像信号を出力する画像出力部、９０４は、画像処理部９０２を制御するためのＣＰＵ等の制御部、９０５は、ページメモリ等の画像信号記憶部である。
【特許文献１】特開２０００−８９９６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
以上において、画像処理部をＡＳＩＣで構成した場合には、予め設計した切り換え動作以外は対応できない。また、ＦＰＧＡで構成した場合には複数のコンフィギュレーションデータを用意することにより、多様なモードに対応することが可能なだけでなく、後からモードを追加することも可能である。しかし一般に、FPGAがコンフィギュレーションデータを読み込むには時間がかかる。
【０００５】
特に入力される画像データの内容に従って高速で画像処理モードを切り替えることが必要な場合には、それぞれの画像処理を行うブロックを予め構成しておき、セレクタで切り替えなければならない。その結果、ＦＰＧＡに組み込まれる処理ブロックの数が増え、容量の大きなＦＰＧＡ或いは複数個のＦＰＧＡが必要となるため、システムとしての規模が増大すると共に、コストの増加を招いてしまう。
【０００６】
そこで、本発明では、画像データの内容に従って高速で画像処理モードを切り替えることが必要な場合であっても、迅速に対応可能な画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明は、入力された画像データを処理する画像処理装置であって、  前記入力された画像データの特徴を判定する特徴判定手段と、前記判定結果に対応する処理を実行する処理手段と、前記処理手段を、前記特徴判定手段の判定結果に対応する処理を実行するための構成に構築する制御手段とを備え、前記処理手段は、前記制御手段により構築された構成において、前記判定結果に対応する処理を実行することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、画像データの内容に従って高速で画像処理モードを切り替えることが必要な場合であっても、迅速に対応可能な画像処理装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図１から図８に基づいて説明する。なお、各図において同一部分については同一の参照番号を付し、重複する説明は省略する。
【００１０】
図１は本願発明の実施形態に対応する画像処理装置の構成を示すブロック図である。図１において、１０１は、画像信号および同期信号を受け取る画像入力部、１０２は、入力された画像信号に対して画像処理を行うダイナミックリコンフィギュラブル・ロジックで構成された画像処理部であって、図９に示すＡＳＩＣやＦＰＧＡで構成された画像処理部９０２と同様に、指示される画像処理モードに合わせて、内部の構成を変更することが可能である。１０３は、画像信号を出力する画像出力部、１０４は、画像処理部９０２を制御するためのＣＰＵ等の制御部、１０５は、ページメモリ等の画像信号記憶部である。
【００１１】
本実施形態において、ダイナミックリコンフィギュラブルロジック、或いは、ダイナミックリコンフィギュラブルプロセッサと称されるものは動的再構成（再構築）可能な論理装置である。これらは、機能分けされた専用回路ではなく、あらかじめ用意した複数の必要な回路の接続構成と動作設定をソフトウェアによって切り替えることで、専用回路と同等の機能を実現するものである。また、動作中にもそうした切り替えを可能とする特徴をも有するものがある。
【００１２】
一般的に、ダイナミックリコンフィギュラブルロジックは、チップ（論理装置）内に必要な回路を部分的にユニット化したハードウエア要素を予め複数準備する。そして、ユニットの選択や接続順序、動作設定といったパラメータをソフトウェアによって動作中に瞬時に切り替えることにより、処理内容に応じて専用回路をもつチップのように振舞うものである。
【００１３】
こうした思想に基づく技術は、ＦＰＧＡなどに代表されるように古くから存在しているが、ダイナミックリコンフィギュラブルロジックは、集積度の向上や動的な切り替えが実現できる高速性において、ＦＰＧＡよりも優れている。ＦＰＧＡを構成するコンポーネントはゲートアレイであるため、実行できる処理も予め有する論理ゲート相当の機能となる。これに対してリコンフィギュラブルロジックを構成するユニットは小規模なプロセッサ相当か、プロセッサデータパス内の機能ブロック相当であるのが一般的となっている。そのため、当然ながらＦＰＧＡに比べてリコンフィギュラブルロジックの方が、高度な処理を実現可能である。
【００１４】
なお、本発明を説明するためのいくつかの実施形態では、ダイナミックリコンフィギュラブル技術を採用しているが、ＦＰＧＡであっても類似の機能を実現可能である。
【００１５】
次に、図２を参照して、画像処理部１０２の内部構成を説明する。図２において、２０１は、画像入力部１０１から入力同期信号と入力画像信号との入力を受け付けるための入力画像インタフェース部、２０２は、入力された多値画像信号に対する画像処理を行う前段多値画像処理ブロック、２０３は、画像信号記憶部１０５とのインターフェース部、２０４は、画像信号記憶部１０５から出力される画像信号に、画像処理を行う後段多値画像処理ブロック、２０５は、多値画像信号を２値化する機能を有する２値化処理ブロック。２０６および２０７は、設定された画像処理モードに合わせて画像信号が通るパスを切り替える、前段切換部と後段切換部、２０８は、画像出力部１０３へ画像信号及び同期信号を出力する出力画像インターフェース部である。
【００１６】
図３〜図６は画像処理モードによって、画像処理部１０２が内部の構成を切り替える動作を説明するための図である。
【００１７】
図３は、出力画像インタフェース部１０８から出力される出力画像信号が、常に２値化処理された画像データである場合の接続状況を示す図である。この場合、前段切換部２０６は、制御部１０４からの制御命令に基づいて前段多値画像処理ブロック２０２からの出力を２値化処理ブロック２０５に出力し、２値化処理ブロック２０５から前段切換部２０６への出力をインタフェース部２０３へ出力するように信号のパスを切り替える。このとき、インタフェース部２０３は、画像信号記憶部１０５へ２値化処理された画像信号及び同期信号を出力する。画像信号記憶部１０５は、インタフェース２０３から出力された２値化処理された画像データと同期信号とを記憶する。インタフェース部２０３は、画像信号記憶部１０５から読み出された２値画像信号と同期信号とを後段多値画像処理ブロック２０４へ出力する。
【００１８】
後段多値画像処理ブロック２０４では、インタフェース２０３から出力された画像信号について所定の画像処理を施し、後段切換部２０７へ出力する。後段切換部２０７では、後段多値画像処理部２０４から出力された画像信号及び同期信号をそのまま出力インターフェース２０８に出力するように画像信号のパスを切り換える。
【００１９】
以上により、画像信号記憶部１０５に書込まれる画像信号は、２値画像データ形式になるため、多値画像信号を書き込む場合よりも多くのページ数を保持することができる。
【００２０】
次に、図４は、２値化処理された画像データ及び多値形式の画像データの両方が得られる場合の接続状況を示す。前段切換部２０６は、制御部１０４からの制御命令に基づいて前段多値画像処理ブロック２０２から出力される画像信号と同期信号とをインタフェース部２０３へ出力するようにパスを切り替える。インタフェース部２０３は、入力された画像信号を画像信号記憶部１０５へ出力する。画像信号記憶部１０５は、インタフェース２０３から出力された多値の画像データと同期信号とを記憶する。インタフェース２０３は、画像信号記憶部１０５から読み出された画像信号及び同期信号を後段多値画像処理ブロック２０４へ出力する。後段多値画像処理ブロック２０４は、入力された画像信号に対して所定の画像処理を施して、後段切換部２０７へ出力する。
【００２１】
後段切換部２０７は、後段多値画像処理ブロック２０４からの出力を２値化処理ブロック２０５へ出力し、２値化処理ブロック２０５からの２値化処理された画像信号及び同期信号を出力インターフェース部２０８に出力するようにパスを切り替える。
【００２２】
図４の場合、画像信号記憶部１０５に保持される画像信号は、２値化処理が施されていないので多値形式となる。よって、２値化処理ブロック２０５に２値化処理動作をＯＮ／ＯＦＦする機能を設けておけば、要求に合わせて画像信号記憶部１０５に保持された多値画像信号を読み出して処理する場合に多値／２値の画像信号を切り替えて出力することができる。
【００２３】
次に、前段多値画像処理ブロック２０２及び後段多値画像処理ブロック２０４の具体的な構成について、図５を参照して説明する。図５は前段多値画像処理ブロック２０２及び後段多値画像処理ブロック２０４の構成の一例を示す図である。
【００２４】
図５において、５０１は文字エッジ部判定部、５０２はエッジ強調処理部、５０３はノイズ除去処理部（メディアンフィルタ等）であり、５０４は、エッジ強調処理部５０２又はノイズ除去処理部５０３のいずれかとして動作する構成を有するように再構成される処理ユニットである。前段多値画像処理ブロック２０２や後段多値画像処理ブロック２０４では、多値画像データにおける文字エッジ部分を判定し、文字エッジ部分と非文字エッジ部分で、対応する処理部として動作する構成に処理ユニット５０４を再構成する処理を行っている。
【００２５】
より具体的には、前段多値画像処理ブロック２０２等に入力される画像信号は、文字エッジ部判定部５０１に入力され、入力画像信号が有する特徴としての文字エッジ部分が判定される。この判定処理は、公知の画像処理技術であるため、その詳細な説明はここでは省略する。
【００２６】
文字エッジ部判定部５０１における判定結果は、「文字エッジ部」又は「非文字エッジ部」のいずれかとして処理ユニット５０４に与えられる。処理ユニット５０４では、文字エッジ部判定部５０１から「文字エッジ部」との判定結果を受け付けた場合に、処理ユニット５０４内の各演算器の接続構成及び動作設定を、エッジ強調処理部５０２として機能するパターンに切り替え、入力される画像データについてエッジ強調処理を施す。このエッジ強調処理は、公知の画像処理技術であるため、その詳細な説明はここでは省略する。
【００２７】
一方、文字エッジ部判定部５０１から「非文字エッジ部」との判定結果を受け付けた場合には、処理ユニット５０４内の各演算器の接続構成及び動作設定を、ノイズ除去処理部５０３として機能するパターンに切り替え、入力される画像データについてノイズ除去処理を施す。このノイズ除去処理は、メジアンフィルタなどのように公知の画像処理技術であるため、その詳細な説明はここでは省略する。
【００２８】
更に図６は２値化処理ブロック２０５の内部構成の一例を示すブロック図である。図６において、６０１は、中間調部分判定部、６０２は、擬似多値表現処理部（誤差拡散法等）、６０３は、単純二値化処理部（０又は１の２値に変換する。）である。６０４は、擬似多値表現処理部６０２又は単純二値化処理部６０３のいずれかとして動作する構成を有するように再構成される処理ユニットである。前段多値画像処理ブロック２０２や後段多値画像処理ブロック２０４では、多値画像データから中間調部分を判断し、中間調部分と非中間調部分とで対応する二値化処理を実行する処理部として動作する構成に、処理ユニット６０４を再構成する処理を行っている。
【００２９】
より具体的に、ブロックに入力される画像信号は中間調部分判定部６０１に入力され、入力画像信号が有する特徴としての中間調部分が判定される。ここでの判定処理は、公知の画像処理技術であるため、その詳細な説明はここでは省略する。
【００３０】
中間調部分判定部６０１における判定結果は、「中間調部分」又は「非中間調部分」のいずれかとして処理ユニット６０４に与えられる。処理ユニット６０４では、中間調部分判定部６０１から「中間調部分」との判定結果を受け付けた場合に、処理ユニット６０４内の各演算器の接続構成及び動作設定を、擬似多値表現処理部６０２としての機能するパターンに切り替え、入力される画像データについて擬似多値表現処理を施す。この擬似多値表現処理は、例えば誤差拡散法のように公知の画像処理技術であるため、その詳細な説明はここでは省略する。
【００３１】
一方、中間調部分判定部６０１から「非中間調部分」との判定結果を受け付けた場合には、処理ユニット６０４内の各演算器の接続構成及び動作設定を、単純二値化処理部６０３としての機能するパターンに切り替え、入力される画像データについて単純二値化処理を施す。この単純二値化処理は、多値の画像信号をバイナリデータに変換するといった公知の画像処理技術であるため、その詳細な説明はここでは省略する。
【００３２】
次に、図７を参照して、画像処理部１０２におけるダイナミックリコンフィギュラブル・ロジックによる処理について説明する。図７において、７０１はコンフィギュレーションデータ（構成情報）に従い再構築されて、実際に画像処理を行うリコンフィギュラブル・ブロックである。リコンフィギュラブル・ブロック７０１は画像処理部１０２の内部に複数個存在し、各ブロックをそれぞれ独立にコンフィギュレーションデータに従って再構築することが可能になっている。
【００３３】
７０２はリコンフィギュラブル・ブロック７０１のコンフィギュレーションデータを保持する記憶部である。７０３は記憶部７０２に保持されたコンフィギュレーションデータを用いて、リコンフィギュラブル・ブロック７０１の再構築を制御する制御部である。
【００３４】
上記の各ブロック７０１〜７０３はバス７０４で接続されているだけでなく、各リコンフィギュラブル・ブロック７０１から制御部７０３に対して、動作状態や判定結果を示す指示信号線７０５が接続されている。従って制御部７０３はリコンフィギュラブル・ブロック７０１の動作状態や判定結果を指示信号線７０５で認識することが可能であり、記憶部７０２のコンフィギュレーションデータを用いてリコンフィギュラブル・ブロック７０１が当該動作状態や判定結果に対応する処理を実行するように再構築を制御することができる。
【００３５】
即ち、図５及び図６における処理ユニット５０４及び６０４における再構築は、文字エッジ部判定部５０１又は中間調部分判定部６０１における判定結果が制御部７０３へ通知され、判定結果に応じて記憶部７０２に記憶されているエッジ強調処理部５０２又はノイズ除去処理部５０３、及び、擬似多値表現処理部６０２又は単純二値化処理部６０３のいずれかのコンフィギュレーションデータを選択的に用いて制御部７０３により実行される。
【００３６】
図８は本実施形態の構成を用いて、上述の図３（２値画像データ用モード）および図４（２値／多値画像データ用モード）の画像処理部の構成を実現したとき、各ブロック７０１＿１から７０１＿Ｎの再構築状態を示す図面である。図８に示すように、各画像処理モードによって、各リコンフィギュラブル・ブロック７０１の機能が変更される。
【００３７】
例えば、２値画像データ用モードでは、図５を参照して説明したようにブロック７０１_２内の文字エッジ部判定部での判定結果に従い、ノイズ除去処理部５０２又はエッジ強調処理部５０３のいずれかの構成でブロック７０１_２自体が再構成され、前段多値画像処理２０２が実行される。また図６を参照して説明したように、ブロック７０１_３では中間調部分判定部６０１の結果に従い、ブロック７０１_３において擬似多値表現処理６０２又は単純二値化処理部６０３のいずれかの構成でブロック７０２_３自体が再構成され、２値化処理２０５が実行される。
【００３８】
また、多値画像データ用モードでは、同様にしてブロック７０１_２にて、前段多値画像処理２０２が実行され、７０１_４にて後段多値画像処理２０４が実行され、７０１_５にて２値化処理２０５が実行される。
【００３９】
いずれの場合も高速でリコンフィギャラブルなので、複数の排他的な処理については、実際に使用する処理構成だけを選んで再構築することができる。
【００４０】
以上のように、本実施形態に対応する本発明に拠れば、画像処理装置の画像処理部をダイナミックリコンフィギュラブル・ロジックを用いて構成することにより、画像処理モードの変更及び、複雑な分岐処理を有する画像処理に対し、画像処理部の内部構成をコンフィギュレーションデータに基づき、画像処理中であっても柔軟に対応することができる。
【００４１】
また内部構成の変更が高速かつ、内部処理に同期して行えるため、複数の排他的画像処理モードに対し回路の共通化を図れ、画像処理部の回路規模の縮小、ついてはコストを抑えることが可能になる。
【００４２】
更に、ＦＰＧＡと異なり内部構成の変更が画像処理に同期してブロック毎に（例えば１システムクロックで）変更可能なので、画像処理モードに合わせて最低限必要な画像処理構成を再構築するだけで済む。したがって容量の増大に伴うコストアップを防ぐ事が可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態に対応する画像処理装置の構成の一例を示すブロック図である。
【図２】本発明の実施形態に対応する画像処理部１０２の内部構成を示すブロック図である。
【図３】本発明の実施形態に対応する、２値画像処理時の画像処理部の画像信号フローを示す図である。
【図４】本発明の実施形態に対応する、多値画像処理時の画像処理部の画像信号フローを示す図である。
【図５】本発明の実施形態に対応する、多値画像処理ブロックの構成例を示すブロック図である。
【図６】本発明の実施形態に対応する、２値化処理ブロックの構成例を示すブロック図である。
【図７】本発明の実施形態に対応する、リコンフィギュラブル・プロセッサで構成された画像処理部の内部構成を示すブロック図である。
【図８】本発明の実施形態に対応する、画像処理部のリコンフィギュラブル・ブロックによる再構築状態の一例を示す図である。
【図９】従来の画像処理装置の構成を示すブロック図である。
【図１】
2006107035.tif 000003
【図２】
2006107035.tif 000004
【図３】
2006107035.tif 000005
【図４】
2006107035.tif 000006
【図５】
2006107035.tif 000007
【図６】
2006107035.tif 000008
【図７】
2006107035.tif 000009
【図８】
2006107035.tif 000010
【図９】
2006107035.tif 000011