(57)【要約】【課題】プロセスロット、ウェハでのバラツキ或いは温度変動がある場合でも、個々のデバイスにおける最適動作点に設定し、デバイス本来の能力を引き出す。【解決手段】高周波信号を入力する主ＦＥＴ１から高周波的に分離された状態でモニタ用ＦＥＴ２を同一チップ上に形成し、このモニタ用ＦＥＴ２の飽和電流を検知することによって主ＦＥＴ１の飽和電流をモニタし、常に飽和電流の所定割合の動作点に維持されるようにする。例えば、第１抵抗１１の値Ｒ１と第２抵抗１４の値Ｒ２の比が、主ＦＥＴ１のゲート幅をＷｇ１、モニタ用ＦＥＴ２のゲート幅をＷｇ２、動作点の飽和電流に対する割合をｘ％として、Ｒ１／Ｒ２＝（Ｗｇ２／Ｗｇ１）／（ｘ／１００）を満たすように選定し、主ＦＥＴ１とモニタ用ＦＥＴ２のドレイン電圧が等しくなるように、主ＦＥＴ１のゲート電圧を制御する。【選択図】図１
2006081009.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を入力する主トランジスタと、
この主トランジスタと高周波的に分離された状態で形成され、主トランジスタのドレイン電流をモニタするためにそのゲート幅よりも小さいゲート幅を有するモニタ用トランジスタと、
このモニタ用トランジスタの飽和電流を検出すると共に上記主トランジスタのドレイン電流を入力し、主トランジスタの飽和電流をＩＤＳＳ１及びゲート幅をＷｇ１、モニタ用トランジスタの飽和電流値をＩＤＳＳ２及びゲート幅をＷｇ２とすると、
ＩＤＳＳ１＝ＩＤＳＳ２×（Ｗｇ１／Ｗｇ２）
にて予め求められた主トランジスタの飽和電流値から決定される動作点電流値となるように、上記主トランジスタのゲート電圧を制御するフィードバックバイアス回路と、を含んでなる高周波半導体回路。
【請求項２】
上記主トランジスタにドレイン電流を供給するための電源と、
この電源と主トランジスタのドレインとの間に直列に挿入された動作電流設定用第１抵抗と、
上記モニタ用トランジスタに電流を供給するための電源と、
この電源とモニタ用トランジスタのドレインとの間に直列に挿入された動作電流設定用第２抵抗と、を備え、
上記主トランジスタの動作点を飽和電流値のｘ％に設定する場合、上記第１抵抗の値Ｒ１と第２抵抗の値Ｒ２の比が、主トランジスタのゲート幅をＷｇ１、モニタ用トランジスタのゲート幅をＷｇ２とすると、
Ｒ１／Ｒ２ ＝ （Ｗｇ２／Ｗｇ１）／（ｘ／１００）
を満たすように選定し、
上記フィードバックバイアス回路は、上記主トランジスタとモニタ用トランジスタのドレイン電圧が等しくなるように、上記主トランジスタのゲート電圧を制御することを特徴とする上記請求項１記載の高周波半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波半導体回路、特にマイクロ波等の高い周波数の信号を送信する送信機等で用いられるＦＥＴ、ＨＥＭＴ、ＭＭＩＣ等の回路の動作点を設定するバイアス回路の構成に関する。
【背景技術】
【０００２】
従来から、ＲＦ（高周波）信号の増幅等を行うために、ＦＥＴ（電界効果型トランジスタ）、ＨＥＭＴ（High Electron Mobility
Transistor）等のトランジスタ、或いはこれらのトランジスタを集積したＭＭＩＣ（Microwave Monolithic ＩＣ−マイクロ波モノリシック集積回路）が用いられており、これらＦＥＴ、ＨＥＭＴ及びＭＭＩＣ等の回路の動作点を設定・調整するバイアス回路として、固定バイアス回路、セルフバイアス回路及びオートバイアス回路がある。例えば、電流の低い低雑音増幅器では、主にセルフバイアス回路又はオートバイアス回路が用いられ、高い出力電流と線形性が要求される高周波電力増幅器では、主に固定バイアス回路又はオートバイアス回路が用いられる。
【０００３】
図５には、ＦＥＴ（又はＨＥＭＴ）に対して固定バイアス回路を適用した高周波半導体回路の構成が示されており、図示されるように、ＲＦ信号の入力端子ＲＦinと出力端子ＲＦoutの間に、例えば増幅用のＦＥＴ４１、ＤＣカット用コンデンサ４３，４４、マッチング回路４５，４６が配置される。そして、上記ＦＥＴ４１のゲートにゲート電圧を可変調整するための可変電圧源４７が接続される。このような固定バイアス回路によれば、上記可変電圧源４７によって、デバイス設計時に設定された推奨動作電流値となるように、室温でＦＥＴ４１のゲート電圧が調整される。
【０００４】
図６には、ＦＥＴ（又はＨＥＭＴ）に対してセルフバイアス回路を適用した高周波半導体回路の構成が示されており、図示されるように、上記ＦＥＴ４１のゲートを直流的に接地すると共にソース・接地間に抵抗５１及びコンデンサ５２が挿入される。このようなセルフバイアス回路によれば、ソース・接地間の抵抗５１に流れる電流によって相対的にゲート電位をソース電位より低くすることで、ＦＥＴ４１のドレイン電流を調整することができる。
【０００５】
図７には、ＦＥＴ（又はＨＥＭＴ）に対してオートバイアス回路を適用した高周波半導体回路の構成が示されており、図示されるように、ＦＥＴ４１のドレイン電流を検知するための抵抗５４、基準電圧を供給するための分圧抵抗５５，５６、ドレイン電流を基準電圧と比較するコンパレータ５７が設けられる。このオートバイアス回路によれば、ＦＥＴ４１のドレイン電流が検知され、このドレイン電流の変化に応じた電圧をコンパレータ５７からフィードバックしてゲート電圧を調整することにより、ドレイン電流が推奨動作電流値となるように制御される。
【０００６】
図４には、ＦＥＴの動作を示す特性図が示されており、この図のように、ＦＥＴ又はＨＥＭＴではゲートに印加される電圧の変化がドレイン電流の振幅の変化として現れ、これによって増幅等が行われる。アンプとして使用する場合、直流動作点（ＲＦ信号無入力時のバイアス点）を飽和電流値（ＩDSS）の約半分に設定することにより、歪み特性の少ない線形性のよいアンプが実現できる。この場合の最適動作点は、飽和電流値と略比例の関係があり、実際の動作点はデバイス固有の特性により、ＩDSS×０．４〜ＩDSS×０．７程度の範囲に設定されることが多く、この動作点が最適動作点から外れると、混変調歪み特性が悪化することになる。
【特許文献１】特開平１１−１９５９３５号公報
【特許文献２】特開平２−１５１１０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、従来のＦＥＴ、ＨＥＭＴ、ＭＭＩＣ等の高周波半導体回路における動作点の電流値の設定は、デバイスの設計値或いは数ロットのデータの平均値等から決定され、全てのデバイスでその値を用いることが一般的である。しかし、個々のデバイスのＤＣ（直流）特性は、プロセスロット或いはウェハ内でもバラツキや分布があり、推奨動作点に設定した場合でも、必ずしも個々のデバイスにとって最適な動作点になるとは限らない。
【０００８】
また、デバイスのＤＣ特性は温度でも変動するため、室温でゲート電圧を一定値に設定しただけの固定バイアス回路や、ドレイン電流が一定電流になるようなフィードバック回路を構成したオートバイアス回路では、温度の変化により動作点が最適動作点よりずれ、デバイス本来の特性を十分に引き出すことができないという問題があった。
【０００９】
本発明は上記問題点に鑑みてなされたものであり、その目的は、プロセスロット、ウェハでのバラツキ或いは温度変動がある場合でも、個々のデバイスにおける最適動作点に設定することができ、デバイス本来の能力を引き出すことが可能となる高周波半導体回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１に係る発明は、高周波信号を入力する主トランジスタと、この主トランジスタと高周波的に分離された状態で形成され、主トランジスタのドレイン電流をモニタするためにそのゲート幅よりも小さいゲート幅を有するモニタ用トランジスタと、このモニタ用トランジスタの飽和電流を検出すると共に上記主トランジスタのドレイン電流を入力し、主トランジスタの飽和電流をＩＤＳＳ１及びゲート幅をＷｇ１、モニタ用トランジスタの飽和電流値をＩＤＳＳ２及びゲート幅をＷｇ２とすると、ＩＤＳＳ１＝ＩＤＳＳ２×（Ｗｇ１／Ｗｇ２）にて予め求められた主トランジスタの飽和電流値から決定される動作点（ＲＦ信号無入力時のバイアス点）電流値となるように、上記主トランジスタのゲート電圧を制御するフィードバックバイアス回路と、を含んでなることを特徴とする。
請求項２の発明は、上記主トランジスタにドレイン電流を供給するための電源と、この電源と主トランジスタのドレインとの間に直列に挿入された動作電流設定用第１抵抗と、上記モニタ用トランジスタに電流を供給するための電源と、この電源とモニタ用トランジスタのドレインとの間に直列に挿入された動作電流設定用第２抵抗と、を備え、上記主トランジスタの動作点を飽和電流値のｘ％に設定する場合、上記第１抵抗の値Ｒ１と第２抵抗の値Ｒ２の比が、主トランジスタのゲート幅をＷｇ１、モニタ用トランジスタのゲート幅をＷｇ２とすると、Ｒ１／Ｒ２
＝ （Ｗｇ２／Ｗｇ１）／（ｘ／１００）を満たすように選定し、上記フィードバックバイアス回路は、上記主トランジスタとモニタ用トランジスタのドレイン電圧が等しくなるように、上記主トランジスタのゲート電圧を制御することを特徴とする。なお、上記第１抵抗はドレイン電流を検知する役目、第２抵抗は飽和電流を検知する役目もすることになる。
【００１１】
上記の構成によれば、例えばゲート幅Ｗｇ１の主トランジスタ（ＦＥＴ）と、ＲＦ信号から分離した状態でゲート幅Ｗｇ２のモニタ用トランジスタが同一の半導体チップ上に形成される。このとき、主トランジスタの飽和電流ＩＤＳＳ１は、モニタ用トランジスタの飽和電流をＩＤＳＳ２とすると、ＩＤＳＳ１＝ＩＤＳＳ２×（Ｗｇ１／Ｗｇ２）で得られ、主トランジスタの動作点（ドレイン電流）は例えばこのＩＤＳＳ１の１／２（５０％の場合）に設定される。上記フィードバックバイアス回路では、モニタ用トランジスタの飽和電流を検出し、この飽和電流が変化したとしても、主トランジスタのドレイン電流が常に動作点である（１／２）ＩＤＳＳ１となるように、主トランジスタのゲート電圧を調整・制御することになり、これによって最適な動作点に設定される。
【００１２】
請求項２の構成の場合は、第１抵抗及び第２抵抗の値がゲート幅及び動作点（電流値）の飽和電流値に対する割合（％）によって選定され、主トランジスタとモニタ用トランジスタのドレイン電圧が等しくなるように主トランジスタのゲート電圧を制御することにより、常に最適な動作点が得られる。
【発明の効果】
【００１３】
本発明によれば、主トランジスタの飽和電流をモニタ用トランジスタにてモニタし、この飽和電流を基準として設定した動作点となるように、ゲート電圧を制御するので、プロセスロット、ウェハで個体差が生じた場合でも、個々のデバイスの最適な動作点に設定することができ、デバイス本来の能力を最大限に引き出すことが可能となる。特に、Ｐ１ｄＢ出力電力特性・歪み特性の安定した回路が実現でき、歩留まりの改善も見込むことができる。
【００１４】
また、ＦＥＴ等のデバイスでは、Ｖｇ−Ｉｄ特性や飽和電流が温度で変化することから、室温で最適動作点に設定した場合でも、低温又は高温では最適点から外れ、線形性が劣化するが、本発明では、このような温度変動がある場合でも最適な動作点に設定されるので、温度による特性の劣化を抑制し、広い温度範囲で線形性の優れた増幅回路等を得ることが可能となる。
【発明を実施するための最良の形態】
【００１５】
図１には、本発明の第１実施例に係る高周波半導体回路の構成が示されており、この回路はデプレッションモード型ＦＥＴを用いたものである。図１において、ＲＦ信号の入力端子ＲＦinと出力端子ＲＦoutの間に、増幅用の主ＦＥＴ１、ＤＣカット用コンデンサ３，４、マッチング回路５，６が接続され、この主ＦＥＴ１と同一チップ（CHIP）上にモニタ用ＦＥＴ２が形成される。このモニタ用ＦＥＴ２は、主ＦＥＴ１とは高周波的に分離されており、ベースとソースを接地してＤＣ的に飽和電流が検知できる構成とされる。
【００１６】
また、フィードバックバイアス回路として、主ＦＥＴ１のドレイン電流及びモニタ用ＦＥＴ２の飽和電流を検知するための電源８（＋Ｖ）が設けられ、上記主ＦＥＴ１のドレインには、この電源８との間に、高周波をカットするインダクタ１０、動作点（動作電流）を設定するための（ドレイン電流を検知する役目もする）第１抵抗１１が設けられており、この第１抵抗１１の電圧の降下量によってドレイン電流及びその変化が検知される。上記インダクタ１０の電源側と接地との間には、コンデンサ１２が配置される。更に、上記モニタ用ＦＥＴ２と上記電源８との間に、動作点を設定するための（飽和電流を検知する役目もする）第２抵抗１４が設けられており、この第２抵抗１４の電圧の降下量によって飽和電流及びその変化が検知される。
【００１７】
また、上記モニタ用ＦＥＴ２のドレインと第２抵抗１４の接続点の電圧と、上記インダクタ１０と第１抵抗１１の接続点の電圧を比較し、制御電圧を主ＦＥＴ１のゲートへ出力するコンパレータ１５が設けられており、このコンパレータ１５と主ＦＥＴ１のゲートの間に高周波カット用のインダクタ１６が設けられ、このインダクタ１６のコンパレータ側と接地との間には、コンデンサ１７が配置される。
【００１８】
そして、上記第１抵抗１１の値Ｒ１及び第２抵抗１４の値Ｒ２は、主ＦＥＴ１のゲート幅をＷｇ１、モニタ用ＦＥＴ２のゲート幅をＷｇ２、飽和電流に対する動作点設定の割合をｘ％とすると、Ｒ１／Ｒ２
＝ （Ｗｇ２／Ｗｇ１）／（ｘ／１００）の比となるように選定する。例えば、電源８の電圧が６Ｖ、モニタ用ＦＥＴ２におけるゲート幅Ｗｇ２が５０μｍ、飽和電流が５０ｍＡ、主ＦＥＴ１のゲート幅Ｗｇ１が６００μｍの場合、主ＦＥＴ１の飽和電流は、ゲート幅に比例するので、５０ｍＡ×（６００μｍ／５０μｍ）＝６００ｍＡとなる。動作点を５０％に設定する場合、Ｒ１／Ｒ２
＝ （５０／６００）／（５０／１００）＝１／６となる。ここで、主ＦＥＴ１の動作点電流値は、６００ｍＡの５０％であるから、３００ｍＡであり、主ＦＥＴ１のドレイン電圧の降下量を例えば０．１Ｖ以下とすると、第１抵抗１１の値Ｒ１は、０．１Ｖ／３００ｍＡ≒３３３ｍΩとなり、また第２抵抗１４の値Ｒ２は、Ｒ１×６＝２Ωに設定される。なお、上記第１抵抗１１の値Ｒ１及び第２抵抗１４の値Ｒ２は、ドレイン電圧が低下しないような小さな抵抗値とすることが望ましい。
【００１９】
このようにして、第１抵抗１１及び第２抵抗１４の値Ｒ１，Ｒ２を設定することで、モニタ用ＦＥＴ２のドレイン電圧は、６Ｖ−（２Ω×５０ｍＡ）＝５．９Ｖとなり、一方主ＦＥＴ１のドレイン電流（動作点）が３００ｍＡ（≒０．１Ｖ／３３３ｍΩ）であるから、主ＦＥＴ１のドレイン電圧は５．９Ｖとなる。第１実施例では、モニタ用ＦＥＴ２と主ＦＥＴ１のドレイン電圧が等しくなるようにゲート電圧を制御することにより、常に飽和電流の５０％（この値は任意）の動作点を実現することができる。
【００２０】
即ち、モニタ用ＦＥＴ２で検知している飽和電流が例えば温度変動により５５ｍＡに変化したと仮定すると、主ＦＥＴ１の飽和電流は５５ｍＡ×（６００μｍ／５０μｍ）＝６６０ｍＡとなる。そして、モニタ用ＦＥＴ２のドレイン電圧は、６Ｖ−（２Ω×５５ｍＡ）＝５．８９Ｖとなるが、コンパレータ１５によって主ＦＥＴ１のドレイン電圧が５．８９Ｖとなるように、ゲート電圧が制御されることになり、動作点電流は、（６Ｖ−５．８９Ｖ）÷３３３ｍΩ≒３３０ｍＡとなる。この動作点電流は、温度変動時の主ＦＥＴ１の飽和電流６６０ｍＡの５０％に当たり、温度変動が生じた場合でも常に飽和電流の５０％の動作点電流が維持されることになる。このことは、個々のデバイスで主ＦＥＴ１の特性にバラツキが生じる場合でも同様であり、常に個々のデバイスの最適動作点に設定することが可能となる。
【００２１】
以上のように、上記第１実施例では、第１抵抗１１及び第２抵抗１４の値Ｒ１，Ｒ２をゲート幅及び動作点の割合（％）によって選定し、モニタ用ＦＥＴ２と主ＦＥＴ１のドレイン電圧が等しくなるように、主ＦＥＴ１のゲート電圧を制御するようにしたが、他の構成の電流調整・設定手段により、モニタ用ＦＥＴ２の飽和電流（及びその変化）を検知し、これに基づいて主ＦＥＴ１のドレイン電流が変化するようにゲート電圧を調整し、常に主ＦＥＴ１で設定された最適な動作点を維持することも可能である。
【００２２】
図４には、Ｘ軸の正方向にドレイン電圧、負の方向にゲート電圧、Ｙ軸にドレイン電流を表したＦＥＴの一般的な特性が示されており、右半分のグラフは、ゲート電圧を一定にしてドレイン電圧を上げた時のドレイン電流の変化を何点かのゲート電圧で測定したグラフに、高周波信号が印加された場合の電圧電流の軌跡（ＡＣ負荷線）を、入力電圧を変えて重ねて表示したものである。また、左半分のグラフには、ゲート電圧に対するドレイン電流の変化が示されており、この左半分に示された入力電圧波形は、右半分に示される出力波形となる。
【００２３】
図２には、複数のＦＥＴを設けたＭＭＩＣに適用した第２実施例の構成が示されている。この第２実施例では、ＲＦ信号の入力端子ＲＦinと出力端子ＲＦoutの間に、２つの増幅用の主ＦＥＴ１Ａ，１Ｂが配置されおり、この主ＦＥＴ１Ａ，１Ｂと高周波的に分離する形でモニタ用ＦＥＴ２Ａが同一のＭＭＩＣチップ（CHIP）上に形成される。また、ＤＣカット用コンデンサ１９ａ〜１９ｃ、マッチング回路２０ａ〜２０ｄが接続される。
【００２４】
そして、第１実施例と同様に、モニタ用ＦＥＴ２Ａの飽和電流を電圧として検知するために、電源２６及び第１抵抗２７が設けられ、主ＦＥＴ１Ａ，１Ｂの両方のドレイン電流を電圧として検知するために、上記電源２６に接続した第２抵抗２８が設けられ、また上記の両方の検知電圧を比較して主ＦＥＴ１Ａ，１Ｂのゲート電圧を制御するコンパレータ２９が配置される。更に、ＭＭＩＣチップ内にインダクタ２２ａ〜２２ｄ、コンデンサ２３ａ〜２３ｄが設けられると共に、コンデンサ２４ａ，２４ｂ、インダクタ２５ａ，２５ｂが配置される。
【００２５】
このような第２実施例の場合は、動作電流設定用としての第１抵抗２７と第２抵抗２８の値を、主ＦＥＴ１Ａ，１Ｂの合計のゲート幅とモニタ用ＦＥＴ２Ａのゲート幅の比及び動作点の飽和電流値に対する割合によって選定することにより、第１実施例と同様に、モニタ用ＦＥＴ２Ａと主ＦＥＴ１Ａ，１Ｂのドレイン電圧が等しくなるように、主ＦＥＴ１Ａ，１Ｂのゲート電圧が制御される。
【００２６】
図３には、エンハンスメント型ＦＥＴに適用した第３実施例の構成が示されており、この第３実施例は、主ＦＥＴ１Ｃ及びモニタ用ＦＥＴ２Ｃをエンハンスメント型としている。そして、上記モニタ用ＦＥＴ２Ｃのゲートに、電源８の電圧を分圧して正の一定電圧を供給するための抵抗３１，３２を設けており、この抵抗３１，３２は、電源８の電圧を抵抗分配することにより、モニタ用ＦＥＴ２Ｃに飽和電流値を流すためのゲート電圧が設定される。なお、その他の構成は第１実施例の構成と同様となる。
【００２７】
このような第３実施例においても、モニタ用ＦＥＴ２Ｃの飽和電流を検知して主ＦＥＴ１Ｃの飽和電流を間接的にモニタすることにより、温度変動や個体差がある場合でも、主ＦＥＴ１Ｃにおいて飽和電流に対して所定割合となる最適な動作点を常に得ることができる。
【産業上の利用可能性】
【００２８】
高出力のＦＥＴ、ＨＥＭＴ、ＭＭＩＣデバイスとして、マイクロ波無線送信機、衛星通信用送信機、地上通信用送信機等に適用することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施例に係る高周波半導体回路の構成を示す図である。
【図２】第２実施例の高周波半導体回路の構成を示す図である。
【図３】第３実施例の高周波半導体回路の構成を示す図である。
【図４】ＦＥＴのＩ−Ｖ特性と入出力波形を示すグラフ図である。
【図５】従来のＦＥＴに適用された固定バイアス回路の構成を示す図である。
【図６】従来のＦＥＴに適用されたセルフバイアス回路の構成を示す図である。
【図７】従来のＦＥＴに適用されたオートバイアス回路の構成を示す図である。
【符号の説明】
【００３０】
１，１Ａ，１Ｂ，１Ｃ…主ＦＥＴ、
２，２Ａ，２Ｃ…モニタ用ＦＥＴ、
８，２６…電源、
１１，２７…第１抵抗、    １４，２８…第２抵抗、
１５，２９，５７…コンパレータ
４１…ＦＥＴ。
【図１】
2006081009.tif 000003
【図２】
2006081009.tif 000004
【図３】
2006081009.tif 000005
【図４】
2006081009.tif 000006
【図５】
2006081009.tif 000007
【図６】
2006081009.tif 000008
【図７】
2006081009.tif 000009