(57)【要約】【課題】  本発明は受け基板上に多層を形成する方法を提供することである。【解決手段】  第２の材料から成る支持基板の表面上に第１の材料層を備えた初期基板を形成する段階であって、第１の材料は第２の材料の蒸発温度よりも高い蒸発温度を有するところの段階と、結合構造を得るために、第１の材料層）を備えた初期基板の表面を受け基板の結合表面に分子付着結合する段階と、前記第２の材料の薄膜を前記第１の材料層上に残すために、初期基板を部分的に除去する段階と、第１の材料層上での選択的停止を伴って、第２の材料薄膜を蒸発する段階であって、該蒸発は第２の材料の蒸発温度より高いか又は等しい温度でかつ第１の材料の蒸発温度より低い温度で実施する蒸発段階と、受け基板に結合された第１の材料層から少なくとも一層を蒸発によって成長させる段階であって、この蒸発と成長段階とは同じ装置において実施するところの成長段階と、を備えた受け基板上に多層を形成する方法。【選択図】  図１Ｆ
2006121091.tif 000002
【特許請求の範囲】
【請求項１】
受け基板上に多層を形成する方法であって、以下の段階すなわち：
−第２の材料から成る支持基板（３，２３，５３）の表面上に第１の材料層（２，２２，５２）を備えた初期基板（１，２１，５１）を形成する段階であって、第１の材料は第２の材料の蒸発温度よりも高い蒸発温度を有するところの段階と、
−結合構造を得るために、第１の材料層（２，２２，５２）を備えた初期基板（１，２１，５１）の表面を受け基板（８，２８，５８）の結合表面に分子付着結合する段階と、
−前記第２の材料の薄膜（３ａ，２３ａ，５３ａ）を前記第１の材料層（２，２２，５２）上に残すために、初期基板（１，２１，５１）を部分的に除去する段階と、
−第１の材料層（２，２２，５２）上での選択的停止を伴って、第２の材料薄膜（３ａ，２３ａ，５３ａ）を蒸発する段階であって、該蒸発は第２の材料の蒸発温度より高いか又は等しい温度でかつ第１の材料の蒸発温度より低い温度で実施する蒸発段階と、
−受け基板（８，２８，５８）に結合された第１の材料層（２，２２，５２）から少なくとも一層（１０，１１）を成長させる段階であって、この際に伴う蒸発と成長段階とは同じ装置において実施するところの成長段階と、
を備えた方法。
【請求項２】
第２の材料支持基板（３，２３，５３）は第２の材料基板又は所定の基板（２５）上に形成された第２の材料層であることを特徴とする請求項１に記載の多層形成方法。
【請求項３】
前記結合段階の前に、第１の材料層（２，２２，５２）上に少なくとも一の追加層（４，２４，５４）を形成する段階を含むことを特徴とする請求項１又は２のいずれかに記載の多層形成方法。
【請求項４】
受け基板（８，２８，５８）は、その結合表面に少なくとも一層（９，２９，５９）を備えたことを特徴とする請求項１から３のいずれか一項に記載の多層形成方法。
【請求項５】
前記第１の材料層（２，２２，５２）を備えた前記第２の材料支持基板（３，２３，５３）の表面と、受け基板（８，２８，５８）の表面とは、異なる屈折率ｎ１及びｎ２の薄膜の交互によって形成されたブラッグミラー（４０，６０）を備えたことを特徴とする請求項１から４のいずれか一項に記載の多層形成方法。
【請求項６】
初期基板（１，２１，５１）を部分的に除去する段階は、結合段階の前に、第２の材料支持基板（３，２３，５３）内への気体種の注入（１２）、第２の材料の蒸発温度より低い温度での得られた注入結合構造の熱アニーリングの実施、及び／又は、結合注入構造への機械的ストレスの付与によって実行することを特徴とする請求項１に記載の多層形成方法。
【請求項７】
気体種は、Ｈ，Ｈｅ，希ガス等から選択されることを特徴とする請求項１から６のいずれか一項に記載の多層形成方法。
【請求項８】
前記初期基板（１，２１，５１）を部分的に除去する段階は、第２の材料薄膜（３ａ，２３ａ，５３ａ）が第１の材料層（２，２２，５２）上に得られるまで前記初期基板を化学的機械研磨することによって実行することを特徴とする請求項１に記載の多層形成方法。
【請求項９】
前記初期基板（１，２１，５１）上に前記の少なくとも一層（１０，１１）を成長させる段階は、分子線エピタキシー（ＭＢＥ）、金属有機化学蒸着（ＭＯＣＶＤ）又はＰＥＣＶＤによって実行することを特徴とする請求項１に記載の多層形成方法。
【請求項１０】
第１の材料はＡｌＡｓ、Ｓｉ等であることを特徴とする請求項１に記載の多層形成方法。
【請求項１１】
第２の材料はＧａＡｓ、ＳｉｘＧｅ１−ｘ、ＩｎＰ、Ｇｅ等であることを特徴とする請求項１に記載の多層形成方法。
【請求項１２】
受け基板（８，２８，５８）はシリコン、ガラス又はセラミックから選択された材料から成ることを特徴とする請求項１に記載の多層形成方法。
【請求項１３】
結合された第１の材料層（２，２２，５２）上に形成された少なくとも一層（１０，１１）は、ＧａＡｓ、ＡｌＡｓ、Ｓｉ、ＳｉＧｅ、又はＳｉＯ２から選択された材料から成ることを特徴とする請求項１に記載の多層形成方法。
【請求項１４】
２つの反射ミラーの間に挿入され、光を伝達又は検出する活性層を含み、請求項１から１３のいずれか一項に記載の形成方法を用いて作製された共振空洞構造。
【請求項１５】
前記２つの反射ミラーは、Ｓｉ３Ｎ４、ＳｉＯ２、ＴｉＯ２、Ｓｉ、又はＨｆＯ２から選択された材料から成る薄膜から得られたブラッグミラー（４０，６０）であることを特徴とする請求項１４に記載の多層形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板上に多層を形成する方法に関する。本発明によれば、２つの反射ミラーの間に介在した光を伝達又は検出する活性層を備えた共振空洞構造を作製することができる。
【背景技術】
【０００２】
基板上に（例えば、ＧａＡｓタイプのＩＩＩ−Ｖ族の多層）多層の作製は一般には、以下の段階によって行われる：
−支持基板（例えば、ＧａＡｓ）上にバリア層（例えば、ＡｌＡｓ）、次いで活性層（例えば、ＧａＡｓ）を成長させることによって層の積層（スタック）を作製する段階と、
−支持基板内にＨ，Ｈｅ，希ガス等のガスを注入する段階と、
−結合構造を得るために、前記積層を受け基板（例えば、シリコンから成る）に分子付着によって結合する段階と、
−注入ゾーンのレベルで支持基板を破砕する段階であって、破砕は熱処理及び／又は結合され注入された構造に機械的ストレスを付与することによって行われ、これによって、（再使用できる）得られた薄膜を有する支持基板が得られ、上に活性層が形成された受け基板とバリア層と支持基板から得られた薄膜とが移動されるところの段階と、
−支持基板から得られた薄膜及びバリア層を選択的にエッチングする段階と、
−受け基板上に移動された活性層から多層（例えば、III-V族）を成長させる段階であって、その成長は例えばエピタキシーによって実行され得る段階、である。
【０００３】
用途によっては、受け基板上に配置された活性層上に形成された多層は、光電池セルのような種々の装置の製造に関連した技術段階を行うことができる。
【０００４】
この種々の段階では、選択的エッチング段階が問題を生じる段階である。実際、所望の用途に合致（整合）する高品質の多層を得ることできるように、薄膜及びバリア層を活性層がこれによって影響を受けることがなく一体でエッチングされることが必要である。また、活性層がエピタキシャル成長に合致するためには、この表面は滑らかで清浄で、すなわち、低ラフネス及び結晶欠陥若しくは不純物なしでなければならない。
【０００５】
文献［１］によれば、選択的エッチング段階は化学的攻撃によって実施し得る。これを行うために、バリア層に対して薄膜を選択的にエッチングする溶液を使用し、次いで、活性層に対してバリア層を選択的にエッチングする溶液を使用する。選択的エッチングを実行するための化学的攻撃を選択することは不都合を有する。実際、この選択には、除去／保存するために、２つの異なる化学溶液の使用を要する。さらに、化学的攻撃による選択的エッチングによって、活性層に欠陥を生じ得、及び／又は、その表面を変性する（例えば、その粗さ等）。
【０００６】
また、薄膜のエッチングはバリア層を露出する。しかしながら、その組成に依存して、バリア層は、空気に接触することによってダメージを受け得る（例えば、バリア層がＡｌＡｓから成る場合）。この場合、この酸化層は、多層を製造する方法を複雑にする追加のエッチング段階において除去すべきである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の不都合を有さない受け基板上に多層を形成するための独創的なアプローチを提案する。
【課題を解決するための手段】
【０００８】
本発明は、受け基板上に多層を形成する方法に関し、以下の段階すなわち：
−第２の材料から成る支持基板の表面上に形成された第１の材料層を備える初期基板を形成する段階であって、第１の材料は第２の材料の蒸発温度よりも高い蒸発温度を有するところの段階と、
−結合された構造を得るために、第１の材料層を備えた初期基板の表面を、受け基板の結合する表面に分子付着によって結合する段階と、
−前記第２の材料の薄膜を前記第１の材料層上に残すために、初期基板を部分的に除去する段階と、
−第１の材料層上での選択的停止を伴って、第２の材料薄膜を蒸発する段階であって、該蒸発は第２の材料の蒸発温度より高いか又は等しい温度であってかつ第１の材料の蒸発温度より低い温度で実施する蒸発する段階と、
−受け基板に結合された第１の材料層から少なくとも一層を成長させる段階であって、この際に使用する蒸発と成長段階とは同じ装置において実施するところの成長段階と、
を備えている。言い換えると、成長と蒸発は、中間に空気へ接触することなく、同じ装置（“エピタキシー装置”）で実現される。“材料の蒸発温度”とは、蒸発速度が有意（典型的には１分間当たり数ｎｍ）になる温度を意味する。
【０００９】
第２の材料支持基板は第２の材料基板又は所定の基板上に形成された第２の材料層である。
【００１０】
本願方法は、結合段階の前に、第１の材料層上に少なくとも一の追加層を形成する段階を含むのが好都合である。この少なくとも一の追加層は、第１の材料層に対して保護層として他のものの中で作用し得る。これは結合層であり得る（例えば、ＳｉＯ２から成る）。
【００１１】
受け基板は、例えばＳｉＯ２から成るその結合表面に少なくとも一層を備えているのが好ましい。
【００１２】
第１の材料層を備えた第２の材料支持基板の表面と受け基板の表面とは、異なる屈折率ｎ１及びｎ２の薄膜の交互によって形成されたブラッグミラーを備えているのが好ましい。
【００１３】
本発明の一実施形態では、初期基板を部分的に除去する段階は、結合段階の前に、第２の材料支持基板内への気体種の注入、第２の材料の蒸発温度より低い温度での得られた注入結合構造の熱アニーリングの実施、及び／又は、結合注入構造への機械的ストレスの付与によって実行するのが好ましい。これによって、リサイクルでき得られる薄膜を有する支持基板と、、支持基板からその上に得られる薄膜及び第１の材料層が移動された受け基板とが得られる。
【００１４】
気体種は、Ｈ，Ｈｅ，希ガス等から選択される。
【００１５】
本発明の一実施形態では、初期基板を部分的に除去する段階は、第２の材料薄膜が第１の材料層上に得られるまで前記初期基板を化学的機械研磨することによって実行するのが好ましい。
【００１６】
初期基板上に前記の少なくとも一層を成長させる段階は、分子線エピタキシー（ＭＢＥ）、金属有機化学蒸着（ＭＯＣＶＤ）又はプラズマ強化化学的気相堆積法（ＰＥＣＶＤ）によって実行するのが好ましい。他の種類の堆積も可能である（カソードスパッタリング、電子ビーム堆積法、ＩＢＳ（イオンビームスパッタリング）等）。
【００１７】
第１の材料はＡｌＡｓ、Ｓｉ等であるのが好ましい。
【００１８】
第２の材料はＧａＡｓ、ＳｉｘＧｅ１−ｘ、ＩｎＰ、Ｇｅ等であるのが好ましい。
【００１９】
受け基板はシリコン、ガラス、セラミック又は所望の用途に適した他の媒体から選択された材料から成るのが好ましい。
【００２０】
結合された第１の材料層上に形成された少なくとも一層は、ＧａＡｓ、ＡｌＡｓ、Ｓｉ、ＳｉＧｅ、ＳｉＯ２等から選択された材料から成るのが好ましい。従って、ＩＩＩ−Ｖ族バイレイヤーを得ることができる。
【００２１】
本発明によって共振空洞構造を得ることも可能になる。本発明はまた、２つの反射ミラーの間に挿入され、光を伝達又は検出する活性層を含み、本発明の形成方法を用いて作製された共振空洞構造に関するものである。
【００２２】
２つの反射ミラーは、Ｓｉ３Ｎ４、ＳｉＯ２、ＴｉＯ２、Ｓｉ、又はＨｆＯ２から選択された材料から成る薄膜から得られたブラッグミラーであるのが好ましい。
【００２３】
本発明による多層形成方法は多くの利点を有する。
【００２４】
第１に、薄膜を蒸発する段階と第１の材料層上に少なくとも一層を成長させる段階とは同じエピタキシー装置内で実施される。これらの２つの段階について同じ装置を使用すると、必要な装備の量従って、コストを制限する。これは、ハンドリング及びプレートの移動を最小にし、従って、ダメージのリスクを低減する。
【００２５】
受け基板、第１の材料膜及び第２の材料薄膜から成る構造は、エピタキシー装置又は反応炉内に挿入される前に、この構造はその表面の化学的準備を要求しないという点で“エピ・レディ”と考えることができる：第２の材料薄膜の除去は、エピタキシャル成長段階前に加熱段階によって実施される。
【００２６】
上に少なくとも一層の成長がされた第１の材料層の表面はプロセス全体にわたって保護される（それが埋め込まれるので）。従って、これはな物理的若しくは化学的変化はないので、高品質多層の成長にとって好ましい。
【００２７】
従来技術のように、従来技術のバリア層に対応する第１の材料層は空気に接触しない：これは制御された雰囲気に残っているからである。従って、ダメージを受けない。多層を成長させるためにそれを除去することは必要なく、結果として本発明は簡単になっている。
【００２８】
結合された第１の材料層上に形成された少なくとも一層は、使用される成長方法に関わらず、得ることができる：それは、分子線エピタキシー成長法、金属有機化学気相堆積法（ＭＯＣＶＤ）又はＰＥＣＶＤによって得ることができる。従って、この層（又はこれらの層）の厚さ、さらに一般的には、この層から成る全積層の層厚は完全に制御される。実際、これらの段階はエピタキシー又は堆積段階より精密ではないので、化学的エッチング又は研磨段階は実施されない。
【発明を実施するための最良の形態】
【００２９】
本発明は、添付図面を参照して、非限定な例を挙げた以下の詳細な説明を読むことによってより理解が深まり、特徴が明らかになるだろう。
図面には、層や基板のサイズは縮尺通りに示していないことに留意されたい。
【００３０】
第１の実施形態では、Ｓｉ受け基板上のＧａＩｎＰ／ＧａＡｓ／ＡｌＡｓ／ＧａＡｓ／Ｓｉ３Ｎ４／ＳｉＯ２多層を製造する段階を詳細に記載する。
【００３１】
まず、例えば、分子線エピタキシーによって層厚１００ｎｍの第１のＡｌＡｓ材料層２、次いで、その材料層上に層厚１５０ｎｍの追加のＧａＡｓ層４が順に形成された支持ＧａＡｓ基板３から成る第１の初期基板１を作製する（図１Ａ）。分子線エピタキシーによって所定の厚さを有する材料層を作製する手順は当業者には周知である。ＭＯＣＶＤによってこれらの層を堆積することも可能である。、
【００３２】
初期基板１の一部を除去する段階を実施するために、例えば気体種の注入のような、スマートカット法を用い、次いで、熱アニーリングを行い、注入ゾーンのレベルに欠損（破砕、フラクチャー）を生成する。従って、ＧａＡｓ支持基板３内（第１の材料層２を含む表面上）への気体種の注入１２を実施する。次いで、支持基板３を注入ゾーンの片側上の２つの部分３ａ及び３ｂに分離する（図１Ｂ）。
【００３３】
注入エネルギーは、注入ゾーンをＧａＡｓ支持基板３内に位置づけるのに十分でなければならない：注入深さは第１のＡｌＡｓ材料層２と追加のＧａＡｓ層４によって形成された積層の厚さより大きくなければならない。典型的には、このスタックが約２５０ｎｍの厚さならば、１００ｋｅＶ程度のエネルギーを選択すればよい。
【００３４】
また、イオン注入量（ドーズ）は、熱活性化の下、及び／又は、機械的ストレスの付与の下において、注入ゾーンのレベルでは欠損を生ずるのに十分でなければならない。しかしながら、イオン注入量（ドーズ）は、それを越えると注入された支持基板３のブリスタリング（膨れ）が観察され得る臨界のドーズよりも高いべきではない。典型的には、Ｈ＋イオンを用い、注入されるドーズは６×１０１６Ｈ＋／ｃｍ２と１×１０１７Ｈ＋／ｃｍ２との間である。
【００３５】
注入温度は、熱活性下で、任意に機械的ストレスの印加を行って、注入ゾーンのレベルに欠損が形成されるか否かを決定する臨界パラメータである。Ｓｉ又はＳｉＣの場合と異なり、ＧａＡｓの注入温度は非常に狭い窓（１６０℃から２５０℃の間）内でなければならない。
【００３６】
注入が一端、完了すると、この場合は表面に追加のＧａＡｓ層４を備えた初期基板１の表面と、補強材として作用する受け基板８の結合表面との間の分子付着（アドヒージョン）による結合を行う。実際、スマートカット法は、フルプレート欠損現象が起こりえるように、層が移送されて補強材８（例えば、シリコン基板）に結合されることを要求するものであってもよい。この場合、受け基板８はシリコンからなる。追加のＧａＡｓ層４とシリコン基板との分子付着による結合は、ＧａＡｓ層４の表面の化学的クリーニングを行い、次いで、ＧａＡｓ層４上に１００ｎｍの層厚のＳｉ３Ｎ４層６と、１００ｎｍの層厚のＳｉＯ２層７とを堆積することによって達成し得る。次いで、ＳｉＯ２層の表面を化学的機械研磨を実施し、この層はシリコン受け基板８上に配置した２００ｎｍの層厚のＳｉＯ２層９に接触して配置する。シリコン受け基板８のＳｉＯ２層９も、分子付着結合を容易にするために、化学的機械研磨を実施し得る。これによって、第２の材料支持基板３，第１の材料層３，追加層４，Ｓｉ３Ｎ４層６，ＳｉＯ２層７，ＳｉＯ２層９、及び受け基板８を含む積層によって形成された結合構造が得られる。
【００３７】
次いで、初期基板１を支持ＧａＡｓ基板３に位置する注入ゾーンのレベルにおいて欠損を形成する。この欠損は、結合受け基板８が補強材としての機能を果たす場合にだけ、作製し得る。
【００３８】
次いで、例えば、結合構造をアニーリングすることによって欠損を形成し得る。アニーリングの温度は欠損が注入ゾーンのレベルで形成されるように決定されるが、分子付着結合を補強するためでもある。典型的には、結合は例えば、室温で実施でき、結合を強化するためのアニーリングを１５０℃で実施でき、欠損は２５０℃で形成し得る。特に、２つの基板材料（初期基板及び受け基板）の間の機械的整合性（コンパチビリティ）を考慮することが必要である。それらが支持する薄膜上に曲がりを課すことになるからである。例えば、結合された構造の温度が上昇するときに、割れ及び／又は転位から成るプレートが形成させるのを防止するために、それらの膨張及び弾性係数を考慮することが必要である。さらに、形成される欠損に対して、材料を弱くするために、ＧａＡｓ支持基板３内への注入によって形成された微小空洞が成長する時間を有することが必要である。ＧａＡｓ支持基板を、例えば、結合構造の２５０℃でＲＴＡ（急速熱アニーリング）によって、任意で機械的ストレスの付与と組み合わせて（例えば、２つの基板の間にブレード（刃）を挿入することによって）破砕することができる。破砕の結果、ＧａＡｓ／ＡｌＡｓ／ＧａＡｓ／Ｓｉ３Ｎ４／ＳｉＯ２層のシリコン受け基板への移動が生じ、次いで、ＧａＡｓ支持基板３ｂの残りはリサイクルでき、続いて再使用できる（図１Ｄ参照）。
【００３９】
エピタキシー装置では、ＧａＡｓ薄膜３ａは、ヒ素フラックスの下で、第１の材料層２（図１Ｅ）上の選択的において停止させて、６５０℃あたりで蒸発することによって除去し得る。次いで、同じエピタキシー装置において、ＡｌＡｓ層を、ＡｌＡｓの格子定数と同程度の格子定数を有するＧａＡｓ、ＧａＡｌＡｓ、ＧａＩｎＰ、ＧａＡｓＮ等の材料の一又は二層の成長を開始させ得る。この第１のＡｌＡｓ層材料層２は決して空気に曝されないことが重要である。こうして、空気汚染及び特に表面の酸化を防止する。
【００４０】
一又は二層が、蒸発段階によって変性された第１のＡｌＡｓ材料層から成長し得る。図１Ｆに示した例では、ＧａＡｓ層１０を成長させ、次いで、例えば、太陽電池を作製するためにＡｌＡｓ層上にＧａＩｎＰ層１１を成長させる。エピタキシーは、同じ装置において前もって蒸発段階を行うと共に、分子線エピタキシー装置において６００℃で、又は、ＭＯＣＶＤ装置で６００℃でＧａＡｓ層から直接始めることができる。次いで、ＧａＡｓ層上にＧａＩｎＰ層を形成し得る。
【００４１】
ＧａＡｓは、（第２の材料支持基板からくる）第２の材料層を形成するのには良好な選択肢であり、ＡｓＡｌは第１の材料層について良好な選択肢である。実際、ＧａＡｓとＡｓＡｌとは非常に明確に区別できる蒸発温度を有する。ＧａＡｓは６５０℃でかなり蒸発が始まり、他方、ＡｌＡｓは７００℃で始まる。第２の材料薄膜は、第１の材料に対するダメージを与えるのを防止するために、ヒ素背圧の下で好都合に蒸発する。従って、６５０℃又はこれ以上でかつ７００℃以下の温度で（好適にはヒ素フラックスの下で）ＧａＡｓを蒸発することによって、第１の材料層に影響を与えることなく、第２の材料薄膜を完全に除去すること、すなわち、ＡｌＡｓ層で選択的に停止することが可能である。
【００４２】
他の例に従って、非常に薄くあり得る（５ｎｍと等しいか又はそれ以下）シリコン膜を備えたシリコン基板上のＳｉＯ２／Ｓｉ薄膜多層を作製する。
【００４３】
まず、初期基板２１はシリコン基板２５上に１μｍのＳｉＯ０．７Ｇｅ０．３層を成長させることによって作製し、次いで、ＳｉＯ０．７Ｇｅ０．３層上に５ｎｍのＳｉ層２２を形成する（図２Ａ）。この場合、第１の材料Ｓｉ層２２を、所定のＳｉ基板２５上に堆積された第２の材料ＳｉＯ０．７Ｇｅ０．３層２３から成る支持基板上に堆積する。
【００４４】
この例は、第２の材料ＳｉＯ０．７Ｇｅ０．３の薄膜２３ａを得るために、スマートカット法を用いることによって初期基板を部分的に除去する段階を含む。従って、軽いイオン１２はＳｉＯ０．７Ｇｅ０．３層２３に注入する（図２Ｂ）。例えば、エネルギー４０ｋｅＶ及び５×１０１６〜１×１０１７Ｈ＋／ｃｍ２のドーズのＨ＋イオンを注入することができる。
【００４５】
従って、初期基板２１は、例えば、以下の段階に従って、シリコン受け基板２８に分子付着によって結合される（図２Ｃ）：
−初期基板の第１の材料Ｓｉ層２２上にＳｉＯ２層２４を堆積する段階と、
−このＳｉＯ２層２４を化学的機械研磨する段階と、
−このＳｉＯ２層２４を、ＳｉＯ２層２９をその結合表面上に備えたシリコン受け基板に接触するように配置する段階。
【００４６】
ＳｉＯ２層２４と受け基板との結合は、２００℃で熱処理によって好都合に強化することができる。
【００４７】
次に、結合された構造について、例えば、５００℃でアニーリングすることによって、任意で機械的ストレスの付与と組み合わせて（例えば、初期基板と受け基板との間にブレードを挿入することによって）、注入ゾーンのレベルを破砕する。この破砕の結果、ＳｉＯ０．７Ｇｅ０．３／Ｓｉ／ＳｉＯ２層の受け基板へ移動することになり、次いで、所定のＳｉ基板２５を備えた初期基板の残り及びＳｉＯ０．７Ｇｅ０．３の残りの層はリサイクルできる。
【００４８】
図２Ｅに示すように、次いで蒸発段階をＳｉＯ０．７Ｇｅ０．３の第２の材料薄膜２３ａ上に施し、このとき、第１の材料シリコン層２２上で選択的に停止される。これにより、非常に薄い基板ＳＯＩ（“シリコン・オン・インシュレータ”）が得られる。この工程では、ＳＯＩ構造のＳｉ薄膜の厚さの完全な制御が可能となる。というのは、この厚さはエピタキシー段階から得られるものであって、研磨若しくは化学的攻撃段階から得られるものではないからである。
【００４９】
次いで、層の成長用に使用されるのと同じ装置で蒸発工程を行って、ＳｉＧｅドープシリコン層、酸化物、窒化物、誘電体又は所望の目的に依存した他の層の一又は二以上の層を露出されたＳｉ層２２上に形成することができる。
【００５０】
本発明の方法で得られた多層及びブラッグミラーを有する２つの実施形態を詳細に説明する。
【００５１】
上に１０ｎｍの層厚の第１の材料ＡｌＡｓ層２が形成され、さらにその上に１５０ｎｍの層厚の追加のＧａＡｓ層４が堆積されているＧａＡｓから成る第２の材料支持基板３から成る初期基板１を作製する（図３Ａ）。
【００５２】
次いで、初期基板１上すなわち、追加のＧａＡｓ層４上に堆積（蒸着）によって、ブラッグミラー４０を形成する。この薄膜の交互の積層はそれぞれ屈折率ｎ１及びｎ２を有する（ｎ１及びｎ２は異なる）（図３Ｂ）。これによって、以下の材料のペアを用いることが可能となる：ブラッグミラーを作製するためには、Ｓｉ３Ｎ４／ＳｉＯ２、ＴｉＯ２／ＳｉＯ２、Ｓｉ／ＳｉＯ２、又はＨｆＯ２／ＳｉＯ２である。この例では、それぞれ162.5ｎｍ及び221.7ｎｍの厚さを有するＳｉ３Ｎ４及びＳｉＯ２の２０層を堆積して、1300ｎｍの最大反射率を有するミラーを作製する。追加のＧａＡｓ層上に最初に堆積されるのはＳｉ３Ｎ４である。
【００５３】
次に、受け基板付きのブラッグミラーを含む構造の結合を行う。例えば、結合は、上に予めＳｉＯ２層９を形成したシリコン受け基板８を用いて酸化物−酸化物の分子付着によって実施することができる。このＳｉＯ２層９はブラッグミラー４０のＳｉＯ２層に付けられる。
【００５４】
次いで、結合された構造上にＧａＡｓ薄膜を残すためにＧａＡｓ支持基板３の部分的除去を実施する（図３Ｄ）。ＧａＡｓ基板の（不完全な）な除去は、スマートカット法によって（この場合、気体種を予め支持基板３に注入し、次いで、例えば、結合された構造の熱アニーリングを実施して、注入ゾーンのレベルの構造を破砕しなければならない）、又は、例えば化学的機械研磨によって支持基板３を薄くすることによって、実施される。スマートカット法は、リサイクルし、連続して使用できる支持基板が残るという利点を有する。
【００５５】
次いで、結合された基板上に残るＧａＡｓ薄膜３ａはエピタキシー装置（図３Ｅ）内で蒸発させ、次いで、変性したＡｌＡｓ層２上の少なくとも一の活性層のエピタキシーを実施することができる。活性エピタキシャル層の厚さの精度は１％より小さい（エピタキシーの解像度にだけ制限される）。
【００５６】
例では第２の材料としてＧａＡｓを備える。これは、ＩｎＰ、ゲルマニウム等の他の基板を含むように拡張できる。上述の例では、ブラッグミラーを、初期基板１上の、追加のＧａＡｓ層４上に堆積されている。以下の例に示すように、ブラッグミラーも、受け基板上にだけ堆積され、初期基板上にされていない。
【００５７】
上述の多層を作製する他の方法を示す。
【００５８】
図４Ａに示したように、初期基板５１を、ＧａＡｓ基板５３上に層厚３ｎｍのＡｌＡｓバリア層（第１の材料層５２）を堆積することによって準備している。層厚１５０ｎｍの追加のＧａＡｓ層５４も第１の材料層５２上に堆積する：これにより、ＡｌＡｓ層５２は追加のＧａＡｓ層５４によって保護される。Ｓｉ３Ｎ４層５６及びＳｉＯ２層５７も追加のＧａＡｓ層５４上に堆積する（これらの２つの追加された層５６及び５７によって、続いて初期基板を受け基板上に堆積されたブラッグミラーに結合することが可能となる。）。
【００５９】
シリコンから成る受け基板５８上に例えば（又はガラス、セラミック等）、ブラッグミラーを異なる屈折率によって作製する（図４Ｂ）。この例では、ブラッグミラーは前の例と同じである。この場合、Ｓｉ受け基板上に最初に堆積するのはＳｉＯ２層である。
【００６０】
次いで、シリコン基板５８上のブラッグミラー６０を分子付着によって初期基板５１（図４Ｃ）に結合する。初期基板のＳｉＯ２層５７のブラッグミラー６０上に備えたＳｉＯ２層への分子付着による結合を、位相シフト段階（厚さはλ／２に等しい）なしで実施することができる。
【００６１】
積層はＳｉＯ２層から始められるので、ミラーはＳｉ３Ｎ４層によって完成されることは特徴的なことである。
【００６２】
前の例のように、ＧａＡｓ支持基板５３の（不完全な）除去は、表面上に形成されたＧａＡｓ薄膜５３ａを有する結合構造が得られるまで支持基板を薄くすることによって実施される（図４Ｄ）。
【００６３】
これがエピタキシーに対して準備されるときは、結合された構造をエピタキシー装置に配置し、ＧａＡｓ薄膜５３ａを蒸発する（図４Ｅ）。
【００６４】
最後に、第１の材料ＡｌＡｓ層５２上に少なくとも一層（活性層）のエピタキシャル成長を実施する。
【００６５】
ブラッグミラー４０，６０を示す最後の２つの例はいわゆる共振空洞構造を作製し得るものである。いわゆる共振空洞構造の原理は、２つの反射ミラー又はブラッグミラーの間の光を伝達又は検出する活性層を挿入することからなる。使用されるミラーの反射率は一般に比較的高い（＞９５％）。共振空洞構造の通常の例には、垂直型空洞面発光レーザー（ＶＣＳＥＬ）若しくは共振空洞光検出器を含む。
【００６６】
活性層は一般に、単結晶支持体上に活性層のエピタキシー成長によって形成する。問題は特に、この場合の単結晶支持体が基板上のエピタキシーによって共通に作製される下部ミラーにあるという事実に係っている。しかしながら、ミラーの所望の反射率が与えられると、ミラーを形成する半導体層がミラーが光が反射しなければならない波長の１／４の光学的厚さを有するいわゆる“四分の一波”ブラッグミラーを作製する必要がある。従って、ブラッグミラーを形成する層は非常に特徴的な層厚を有する。また、高反射率を有するようにし、かつ、共通に使用され互いに整合性がある（コンパチブルな）材料間で観察される屈折率の小さな差（例えば、1.3μmについてＡｌＡｓは2.9，ＧａＡｓは3.5）を考慮すると、交互の数ｎは一般には高い（２０を越えて）。ブラッグミラーは異なる屈折率ｎ１及びｎ２を有する２層の数ｎによって形成されることは留意されたい。交互のこの高い数は決定的であり、エピタキシーの完全な制御を有することを可能にする。
【００６７】
さらに、高品質を有する共振空洞構造に対して、層厚の精度特に、空洞に近い層については重要である：この精度は１％程度でなければならない。
【００６８】
本発明の方法によって、成長が困難で制限的である下部ブラッグミラーのエピタキシャル成長の段階を除去することが可能となる。
【００６９】
また、例えばＩｎＰのような複数の材料は、エピタキシーによって有効なブラッグミラーを作製する材料を成長することはできない。従って、結合技術を用いて、異なる材料の利点を生かすためには、他の方法で作製されたミラーを移動することが必要である。しかしながら、一般に１μm程度の厚さを有する活性層はブラッグミラーにできるだけ近い位置に配置しなければならない。従って、非常に異なる特に活性層を結合する段階は、完全に制御しなければならない。
【００７０】
本発明による方法を用いることによって、結合は活性層のエピタキシー前に実施するのでこれらの不都合は回避される。この方法によって、コンポーネントの要求に合致する層の厚さの精度を得ることが可能となる（すなわち、約１％）。
【００７１】
下部若しくは上部ミラーを作製するために、誘電体（例えば、Ｓｉ／ＳｉＯ２）が使用されるのが好ましい。というのは、これによって、高反射率を有するブラッグミラーを得るために必要な交互の数を低減することが可能となるからである。例えば、同じ反射率を得るために、ブラッグミラーは、２５個のＧａＡｓ／ＡｌＡｓバイレイヤー（二層）の代わりに、５個のＳｉ／ＳｉＯ２バイレイヤーを用いることで作製できる。これは、Ｓｉ／ＳｉＯ２系がこれらのコンポーネント間の屈折率差が大きいからである。
【００７２】
Ｓｉ３Ｎ４／ＳｉＯ２から成る下部ブラッグミラーと上部ブラッグミラーとの間に活性層を含む共振空洞構造の作製を詳細に説明する。この活性層はＧａＡｓ／ＧａＩｎＡｓＮ積層又はＧａ，Ｉｎ，Ｎ，Ａｌ，Ａｓ，Ｐ，Ｓｂを含む合金からなり得る。
【００７３】
図３Ａから図３Ｄ（又は図４Ａから図４Ｄ）に示した段階に従うことによって、結合された構造を得る。シリカ層９とＳｉ３Ｎ４／ＳｉＯ２の交互から成るブラッグミラー４０とＡｌＡｓ層２（第１の材料バリア層）とＧａＡｓ薄膜３ａ（第２の材料層）とを含む積層を有するシリコン受け基板８（機械的支持体として機能する）を備えた結合構造を得る。結合構造はエピタキシー装置に配置し、ＧａＡｓ薄膜３ａを蒸着する（図３Ｅ）。次いで、ＡｌＡｓバリア層２を露出し、この層上でエピタキシーを開始する。この場合、一又は二以上の活性層のＡｌＡｓ層２上へのエピタキシーは、層厚が完全に制御されたブラッグミラーの頂部上で行われる。制御は、この例ではＧａＡｓから成る第２の材料層より高い蒸発温度を有するＡｌＡｓ層によって行われる。
【００７４】
一端、空洞を活性層の堆積によって形成すると、Ｓｉ３Ｎ４／ＳｉＯ２バイレイヤーを含む上部誘電体ミラーを例えばＰＥＣＶＤによって堆積しなければならない。活性層は例えば、ＧａＡｓ／ＧａＩｎＮＡｓ積層によって形成することができる。
【００７５】
２つのミラーは誘電体（Ｓｉ／ＳｉＯ２、ＨｆＯ２／ＳｉＯ２、ＴｉＯ２／ＳｉＯ２等）であることが好ましい。
【００７６】
これによって技術的方法を実施する。この方法の詳細は参考文献［２］を参照されたい。
【００７７】
参考文献
［１］K.D.Hobartら、“Ultra-cut：A simple technique for the farication of SOI substrates with ultra-thin (＜5nm）silicon films”、１９９８年ＩＥＥＥ国際ＳＯＩ会議（１９９８年１０月）のプロシーディングス
［２］Carl Wilmsen、Henryk Temkin、Larry A. Coldrenにより編集された“Vertical-Cavity Surface-Emitting Lasers”、第193-225頁、第203-325頁、ケンブリッジ大学プレス、１９９９年。
【図面の簡単な説明】
【００７８】
【図１Ａ】本発明による基板上に多層を形成する段階を示した概略図である。
【図１Ｂ】本発明による基板上に多層を形成する段階を示した概略図である。
【図１Ｃ】本発明による基板上に多層を形成する段階を示した概略図である。
【図１Ｄ】本発明による基板上に多層を形成する段階を示した概略図である。
【図１Ｅ】本発明による基板上に多層を形成する段階を示した概略図である。
【図１Ｆ】本発明による基板上に多層を形成する段階を示した概略図である。
【図２Ａ】本発明による基板上に他の多層を形成する段階を示した概略図である。
【図２Ｂ】本発明による基板上に他の多層を形成する段階を示した概略図である。
【図２Ｃ】本発明による基板上に他の多層を形成する段階を示した概略図である。
【図２Ｄ】本発明による基板上に他の多層を形成する段階を示した概略図である。
【図２Ｅ】本発明による基板上に他の多層を形成する段階を示した概略図である。
【図３Ａ】本発明によるブラッグミラーを含む多層を形成する段階を示した概略図である。
【図３Ｂ】本発明によるブラッグミラーを含む多層を形成する段階を示した概略図である。
【図３Ｃ】本発明によるブラッグミラーを含む多層を形成する段階を示した概略図である。
【図３Ｄ】本発明によるブラッグミラーを含む多層を形成する段階を示した概略図である。
【図３Ｅ】本発明によるブラッグミラーを含む多層を形成する段階を示した概略図である。
【図４Ａ】本発明によるブラッグミラーを含む多層の他の実施形態を示す段階を示した概略図である。
【図４Ｂ】本発明によるブラッグミラーを含む多層の他の実施形態を示す段階を示した概略図である。
【図４Ｃ】本発明によるブラッグミラーを含む多層の他の実施形態を示す段階を示した概略図である。
【図４Ｄ】本発明によるブラッグミラーを含む多層の他の実施形態を示す段階を示した概略図である。
【図４Ｅ】本発明によるブラッグミラーを含む多層の他の実施形態を示す段階を示した概略図である。
【符号の説明】
【００７９】
１  初期基板
２  第１のＡｌＡｓ材料層
３  ＧａＡｓ支持基板
４  追加のＧａＡｓ層
６  Ｓｉ３Ｎ４層
７  ＳｉＯ２層
８  受け基板
９  ＳｉＯ２層
【図１Ａ】
2006121091.tif 000003
【図１Ｂ】
2006121091.tif 000004
【図１Ｃ】
2006121091.tif 000005
【図１Ｄ】
2006121091.tif 000006
【図１Ｅ】
2006121091.tif 000007
【図１Ｆ】
2006121091.tif 000008
【図２Ａ】
2006121091.tif 000009
【図２Ｂ】
2006121091.tif 000010
【図２Ｃ】
2006121091.tif 000011
【図２Ｄ】
2006121091.tif 000012
【図２Ｅ】
2006121091.tif 000013
【図３Ａ】
2006121091.tif 000014
【図３Ｂ】
2006121091.tif 000015
【図３Ｃ】
2006121091.tif 000016
【図３Ｄ】
2006121091.tif 000017
【図３Ｅ】
2006121091.tif 000018
【図４Ａ】
2006121091.tif 000019
【図４Ｂ】
2006121091.tif 000020
【図４Ｃ】
2006121091.tif 000021
【図４Ｄ】
2006121091.tif 000022
【図４Ｅ】
2006121091.tif 000023