(57)【要約】      （修正有）【課題】分子素子やバイオセンサーのためのナノギャップまたはナノ電界効果トランジスタ製作方法及びその構造を提供する。【解決手段】ナノギャップの製作方法は、(ａ)シリコン基板、絶縁膜、第１金属層及びハードマスクを順次に形成する段階と、(b)前記マスクパターンをマスクにして第１金属層を蝕刻する段階と、(Ｃ)前記シリコン基板上にナノギャップを形成するために第１金属層側面にＳＡＭ(Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ  Ｍｏｎｏｌａｙｅｒ)を形成する段階と、(Ｄ)前記シリコン基板上に第２金属層を形成するために金属を蒸着する段階、(Ｅ)前記(ａ)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ固定を利用してとり除く段階と、(ｆ)前記(ｃ)段階で形成されたＳＡＭを蝕刻してナノギャップを形成する段階とを含んでからなる。 【選択図】図１Ａ
2006234799.tif 000002
【特許請求の範囲】
【請求項１】
(ａ)シリコン基板、絶縁膜、第１金属層及びハードマスクを順次に形成する段階と、
(ｂ)前記マスクパターンをマスクにして第１金属層を蝕刻する段階と、
(ｃ)前記シリコン基板上にナノギャップを形成するために第１金属層側面にＳＡＭ(Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ  Ｍｏｎｏｌａｙｅｒ)を形成する段階と、
(ｄ)前記シリコン基板上に第２金属層を形成するために金属を蒸着する段階と、
(ｅ)前記(ａ)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ(ｌｉｆｔ−ｏｆｆ)固定を利用してとり除く段階と、
(ｆ)前記(ｃ)段階で形成されたＳＡＭを蝕刻してナノギャップを形成する段階を含むことを特徴とするバイオセンサーのためのナノギャップ製作方法。
【請求項２】
前記第１及び第２金属層の金属は金(Ａｕ)であることを特徴とする、請求項１記載の 
バイオセンサーのためのナノギャップ製作方法。
【請求項３】
前記(ａ)段階及び(ｄ)段階で、
前記第１金属層及び第２金属層の形成は気象蒸着、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）またはＰＬＤ(Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ)工程の中で何れ一つの工程を利用して形成されることを特徴とする、請求項１記載の バイオセンサーのためのナノギャップ製作方法。
【請求項４】
請求項１乃至３の内いずれ一つのバイオセンサーのためのプラナーナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項５】
(ａ)シリコン基板、絶縁膜及び第１金属層を順次に形成する段階と、
(ｂ)前記シリコン基板上にナノギャップを形成するためにＳＡＭ、第２金属層及びハードマスクを順次に形成する段階と、
(ｃ)前記マスクパターンをマスクにして第２金属層、ＳＡＭ及び第１金属層を蝕刻する段階と、
(ｄ)前記ＳＡＭが形成されるパターンを確保するために(ｂ)段階で形成されたハードマスクを蝕刻する段階と、
(ｅ)前記ＳＡＭを部分蝕刻してナノギャップを形成する段階とを含むことを特徴とするバイオセンサーのための垂直ナノギャップ製作方法。
【請求項６】
前記第１及び第２金属層の金属は金(Ａｕ)であることを特徴とする、請求項５記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項７】
請求項５または６のバイオセンサーのための垂直ナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項８】
(ａ)シリコン基板、絶縁膜及び第１金属層を順次に形成する段階と、
(ｂ)前記シリコン基板上にナノギャップを形成するために誘電体、第２金属層及びハードマスクを順次に形成する段階と、
(ｃ)前記ハードマスクをマスクにして第２金属層、誘電体、第１金属層を蝕刻する段階と、
(ｄ)前記(ｂ)段階で形成された誘電体を部分蝕刻してナノギャップを形成する段階とを含むことを特徴とするバイオセンサーのための垂直ナノギャップ製作方法。
【請求項９】
前記第１及び第２金属層の金属は金(Ａｕ)であることを特徴とする、請求項８記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項１０】
前記(ｂ)段階の誘電体はＡｌ２Ｏ３であることを特徴とする、請求項８記載のバイオセンサーのための垂直ナノギャップ製作方法。
【請求項１１】
請求項８乃至１０の内いずれ一つのバイオセンサーのための垂直ナノギャップ製作方法によって製作されたことを特徴とするバイオセンサー。
【請求項１２】
(ａ)シリコン基板、絶縁膜、第１シリコン窒化膜及び第１金属層を順次に形成する段階と、
(ｂ)前記シリコン基板上にナノギャップを形成するために第１誘電体、第２金属層、第２シリコン窒化膜及びハードマスクを順次に形成する段階と、
(ｃ)前記ハードマスクをマスクにして前記第２シリコン窒化膜、第２金属層、第１誘電体、第１金属層及び第１シリコン窒化膜を蝕刻する段階と、 
(ｄ)前記シリコン基板上に膜形成(ｆｉｌｍ  ｄｅｐｏｓｉｔｉｏｎ)と異方蝕刻が可能な第２誘電体層を蒸着する段階と、
(ｅ)前記第２誘電体層をエチ-バック(ｅｔｃｈ−ｂａｃｋ)工程を利用してゲート酸化膜を形成する段階と、
(ｆ)前記シリコン基板上に形成されたパターンにゲート物質を蒸着する段階と、
(ｇ)前記(ｆ)段階で蒸着されたゲート物質で感光膜パターンをマスクにしてゲートを形成する段階と、
(ｈ)前記(ｂ)段階で形成された第１誘電体層を蝕刻して垂直ナノギャップを形成する段階と、
(ｉ)前記(ｈ)段階で形成された垂直ナノギャップにナノギャップの幅と等しい長さを持つ分子層を形成する段階とを含むことを特徴とする、垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ(ｎａｎｏＦＥＴ)製作方法。
【請求項１３】
前記第１及び第２金属層の金属は金(Ａｕ)であることを特徴とする、 請求項１２記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項１４】
前記(ｂ)段階で第１誘電体はＡｌ２Ｏ３であることを特徴とする、請求項１２記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項１５】
前記(ｄ)段階で第２誘電体はＳｉＯ２であることを特徴とする、請求項１２記載の垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法。
【請求項１６】
請求項１２乃至１５の内いずれ一つの垂直ナノギャップを利用した分子素子のためのナノ電界効果トランジスタ製作方法によって製作されことを特徴とするナノ電界効果トランジスト。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分子素子やバイオセンサー(ｂｉｏ−ｓｅｎｓｏｒ)のためのナノギャップ(ｎａｎｏｇａｐ)、ナノ電界効果トランジスタ(ｎａｎｏ Ｆｉｅlｄ Ｅｆｆｅｃｔ Trａnsｉstor；ｎａｎｏＦＥＴ)製作方法及びその構造に関し、詳くは分子またはそれに準する大きさの薄膜を利用して再現性が高いナノギャップの製作方法とその製作方法によって製作されたナノ電界効果トランジスタに関する。
【背景技術】
【０００２】
ナノメートルサイズのギャップ(ｇａｐ)の両側に設置される金属板が位置するようになる金属ナノギャップは、分子素子とバイオセンサーを製作するのに価値がある。
【０００３】
絶えず繰り返される技術の発展により、半導体素子が高集積化し、その性能拡張および小型化が実現されてきた。 
【０００４】
半導体製造プロセスで使われるリソグラフィ(ｌｉｔｈｏｇｒａｐｈｙ)の技術的な制約(光源の波長、光の散乱、レンズのＮＡ限界、ｐｈｏｔｏｒｅｓｉｓｔの不在)のために、今では素子の小型化が限界になっている。 
【０００５】
このような半導体素子の小型化の限界を乗り越えるために分子素子が提案された。 
【０００６】
分子素子は分子をチャンネルとして利用する新しい概念の素子である。 
【０００７】
このような分子素子を具現するために、従来の電界効果トランジスタのソ−ス/ドレイン電極として機能する二つの金属板の間に、分子の長さに対応する大きさのギャップが形成されなければならない。 
【０００８】
しかし、前述したのように従来のリソグラフィプロセスを利用した分子の長さのギャップを形成することは技術的な限界にぶつかっている。 
【０００９】
バイオセンサーは酵素や抗体のように生物体を成している特定分子を検出する検出器である。 
【００１０】
特定分子を検出するには、化学的、光学的、電気的な方法があり、この中で電気的な検出方法は、少量の特定分子で迅速な検出ができるので、最も正確である。 
【００１１】
また、従来のシリコン工程技術を利用した小型・高集積の量産によって、低製造コストで携帯可能なセンサーを製作することができるという利点もある。 
【００１２】
ナノギャップ（ｎａｎｏｇａｐ）間に生体物質を含む溶液を注入した後ナノギャップ両端の電気的な特性の変化を通じて特定物質を検出することができるから数ナノメートルの幅を持ったナノギャップは電気的なセンサーで使われることができる。 
【００１３】
この時ナノギャップのギャップのサイズが小くなるほど感度が増し、さらに効果的な検出が可能である。 
【００１４】
ところが、既存のシリコン工程で使われるリソグラフィを利用して数ナノメートルよりも小さいサイズのギャップを形成することは、利用される光源の波長、光の分散現象などの技術的な限界がある。またリソグラフィを利用したナノギャップの形成は複雑な工程が必要となり、所望のギャップサイズが小くなるほど再現性が低くなるから、高性能のバイオセンサーに必要な数ナノメートルのサイズのギャップを形成しにくくなる。 
【００１５】
分子素子またはバイオセンサーを具現するため、数ナノメートルのサイズのナノギャップを形成する新しい方法が必須である。 
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は前記のような問題点を解決するためのもので、その目的はシリコン基板の上に二つの金属層と、ＳＡＭ(Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ  Ｍｏｎｏｌａｙｅｒ)またはＡＬＤ(Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ)工程を通じるＡｌ２Ｏ３層を形成した後ＳＡＭまたはＡｌ２Ｏ３層をエッチングまたは部分エッチングして数ナノメートルのナノギャップを製作する方法を提供することである。 
【００１７】
また、本発明の他の目的は前述したナノギャップ製作方法を利用して、簡単な方法で高集積、高性能のバイオセンサーと既存の素子を取り替える分子素子であるナノ電界効果トランジスタ(ｎａｎｏ  Ｆｉｅlｄ Ｅｆｆｅｃt  Trａnsｉstor；ｎａｎｏＦＥＴ)を製作する方法を提供することである。 
【課題を解決するための手段】
【００１８】
本発明の一実施例によるバイオセンサーのためのナノギャップの製作方法は、(ａ) シリコン基板、絶縁膜、第１金属層及びハードマスクを順次に形成する段階と、(ｂ) 前記マスクパターンをマスクにして第１金属層を蝕刻する段階と, (ｃ) 前記シリコン基板上にナノギャップを形成するために第１金属層側面にＳＡＭ(Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ  Ｍｏｎｏｌａｙｅｒ)を形成する段階と, (ｄ) 前記シリコン基板上に第２金属層を形成するために金属を蒸着する段階と, (ｅ) 前記(ａ)段階で形成されたハードマスクを蝕刻してハードマスクの上に蒸着された金属をリフト-オフ(ｌｉｆｔ−ｏｆｆ)固定を利用してとり除く段階と、  (ｆ)  前記(ｃ)段階で形成されたＳＡＭを蝕刻してナノギャップを形成する段階とを含んでからなる。
【００１９】
ここで、前記第１及び第２金属層に使われる金属は金(Ａｕ)であるのが望ましい。
【００２０】
前記第１及び第２金属層は、気相成長法、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）またはＰＬＤ(Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ)の工程の中で何れか一つの工程を利用して形成されることが望ましい。
【００２１】
また、本発明の一実施例による垂直ナノギャップの製作方法は、(ａ)  シリコン基板、絶縁膜及び第１金属層を順次に形成する段階と、(ｂ)前記シリコン基板上にナノギャップを形成するためにＳＡＭ、第２金属層及びハードマスクを順次に形成する段階と、(ｃ)  前記マスクパターンをマスクにして第２金属層、ＳＡＭ及び第１金属層を蝕刻する段階と、 (ｄ)前記ＳＡＭが形成されるパターンを確保するために(ｂ)段階で形成されたハードマスクを蝕刻する段階と、(ｅ)前記ＳＡＭを部分蝕刻してナノギャップを形成する段階とを含んでから成る。
【００２２】
ここで、前記第１及び第２金属層に使われる金属は金(Ａｕ)であるのが望ましい。
【００２３】
また、本発明の他の実施例による垂直ナノギャップの製作方法は、(ａ)シリコン基板、絶縁膜及び第１金属層を順次に形成する段階と、(ｂ)前記シリコン基板上にナノギャップを形成するために誘電体、第２金属層及びハードマスクを順次に形成する段階と、(ｃ)  前記ハードマスクをマスクにして第２金属層、誘電体、第１金属層を蝕刻する段階及び  (ｄ)前記(b)段階で形成された誘電体を部分蝕刻してナノギャップを形成する段階とを含んでから成る。
【００２４】
ここで、前記第１及び第２金属層の金属は金(Ａｕ)を利用するのが望ましい。 
【００２５】
前記(b)段階の誘電体はＡｌ２Ｏ３であるのが望ましい。
【００２６】
また、本発明の他の実施例による垂直ナノギャップの製作方法は、(ａ)シリコン基板、絶縁膜、第１シリコン窒化膜及び第１金属層を順次に形成する段階と、(ｂ)前記シリコン基板上にナノギャップを形成するために第１誘電体、第２金属層、第２シリコン窒化膜及びハードマスクを順次に形成する段階と、(ｃ)前記ハードマスクをマスクにして前記第２シリコン窒化膜、第２金属層、第１誘電体、第１金属層及び第１シリコン窒化膜を蝕刻する段階と、(ｄ)前記シリコン基板上に膜形成(Ｆｉｌｍ  Ｄｅｐｏｓｉｔｉｏｎ)と異方蝕刻が可能な第２誘電体層を蒸着する段階と、(ｅ)前記第２誘電体層をエチ-バック(Ｅｔｃｈ−ｂａｃｋ)工程を利用してゲート酸化膜を形成する段階と、(ｆ)前記シリコン基板上に形成されたパターンにゲート物質を蒸着する段階と、(ｇ)前記(ｆ)段階で蒸着されたゲート物質で感光膜パターンをマスクにしてゲートを形成する段階と、(ｈ)前記(ｂ)段階で形成された第１誘電体層を蝕刻して垂直ナノギャップを形成する段階と、(ｉ)前記(ｈ)段階で形成された垂直ナノギャップにナノギャップの幅と等しい長さを持つ分子層を形成する段階とを含んでから成る。
【００２７】
ここで、前記第１及び第２金属層の金属は金(Ａｕ)を利用するのが望ましい。 
【００２８】
前記(b)段階の誘電体はＡｌ２Ｏ３であるのが望ましい。
【００２９】
前記(Ｄ)段階の誘電体はＳｉＯ２であるのが望ましい。
【発明の効果】
【００３０】
本発明による分子素子やバイオセンサーのためのナノギャップまたはナノ電界効果トランジスタ作り方を通じて、簡単と再現性ある工程を通じて高集積のナノギャップ構造を製作することができる。
【００３１】
また、適切なＳＡＭの選択とＡＬＤ工程を通じて既存工程では具現しにくい数ナノメートル大きさのナノギャップを製作することができる。
【００３２】
また、多様な種類のＳＡＭとＡＬＤ工程を通じて検出しようとする生体物質に適当な大きさのナノギャップをサブナノメートル大きさのの正確度で製作することができる。
【００３３】
また、本発明は現在半導体工程を利用した非常に実用的な技術でスケ−リング（ｓｃａｌｉｎｇ）に限界を見せる既存リソグラフィを取り替えることができるナノギャップ製作技術なのでバイオセンサーや分子素子産業全般にわたって波及効果が大きい。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の好ましい実施例に従い、分子素子やバイオセンサーのためのナノギャップを形成する方法、分子素子やバイオセンサーのためのナノ電界効果トランジスタ（ｎａｎｏＦＥＴ）の製作方法を図面を参照してより詳しく説明する。
【００３５】
図１Ａ〜図１Ｆは本発明の一実施例によるバイオセンサーのためのプラナー（Planar）ナノギャップを製作する方法を順次に示す断面図である。
【００３６】
図示するように、シリコン基板上に第１Ａｕ層(金属層)を形成し、ＳＡＭを利用して第２Ａｕ層を第１Ａｕ層と分離させて形成することでＳＡＭの長さに対応するプラナーナノギャップを形成する。
【００３７】
先ず、シリコン基板１０１上に、ドーピングを利用したバックゲート（ｂａｃｋ−ｇａｔｅ）薄膜１０１−１、絶縁膜１０２、第１Ａｕ層１０３およびハードマスク１０４を順次に形成する(１００Ａ)。ハードマスク１０４は、第１Ａｕ層で異方性エッチング時にエッチング（蝕刻）されない物質で構成するようにする。
【００３８】
次に、ハードマスク１０４により、パターンが形成され、第１Ａｕ層１０３を異方性エッチングし、以後の工程でプラナーナノギャップの一つの電極として利用されるパターンを形成する(１００Ｂ)。
【００３９】
次に、第１Ａｕ層１０３と第２Ａｕ層１０６の間のギャップを形成するために第１Ａｕ層１０３の側面（表面）にＳＡＭ１０５を形成する(１００Ｃ)。
【００４０】
ここで、 Ａｕと接着性(ａｄｈｅｓｉｏｎ)が良いＳＡＭを選択して使うのが望ましい。
【００４１】
次に、プラナーナノギャップのための他の電極を形成するため、エッチングで露出した絶縁膜１０２に第２Ａｕ層１０６を形成する(１００Ｄ)。
【００４２】
ハードマスク１０４によっては、第１Ａｕ層１０３の側面に形成されたＳＡＭ１０５上には第２Ａｕ層１０６が形成されない。
【００４３】
次に、ハードマスク１０４を除去する（取り除く）ことで二つの電極（第１及び第２Ａｕ層）の間にＳＡＭ１０５が形成されたパターンを得る。
【００４４】
ハードマスク１０４上に形成された第２Ａｕ層１０６は、ハードマスクを除去するときに一緒にエッチングされる(１００Ｅ)。
【００４５】
次に、第１Ａｕ層１０３と第２Ａｕ層１０６の間に形成されたＳＡＭ１０５を除去する(１００Ｆ)。
【００４６】
ここで、プラナーナノギャップをナノ電界効果トランジスタとして利用するため、チャンネル分子層役目をするＳＡＭ１０５は除去されるべきではないので、本過程１００Ｆが必要ではない。このような過程によって、本発明の一実施例によるバイオセンサーのためのプラナーナノギャップまたはナノ電界効果トランジスタを製作するのが可能となり、ＳＡＭの長さによってナノギャップの幅を調節するのが可能になる。
【００４７】
ＳＡＭの鎖長さを原子単位で調節して検出しようとする生体物質の大きさに応じ、原子の大きさの精度を持つ流動的なナノギャップの幅を具現することができる。
【００４８】
図２Ａ〜図２Ｅは本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【００４９】
図示するように、シリコン基板上に第１Ａｕ層を形成してＳＡＭを利用して第２Ａｕ層を第１Ａｕ層と分離させて形成することでＳＡＭの長さに対応する垂直ナノギャップを形成するようにする。
【００５０】
シリコン基板２０１上に、絶縁膜２０２、第１Ａｕ層２０３、ＳＡＭ２０４、および第２Ａｕ層２０５を順次に形成する(２００Ａ)。
【００５１】
次に、第２Ａｕ層２０５上にハードマスク２０６を形成する(２００Ｂ)。
【００５２】
ハードマスク２０６は、以後の工程で第１Ａｕ層２０３、ＳＡＭ２０４、第２Ａｕ層２０５を選択的にエッチングするために用いられるから、第１Ａｕ層２０３、ＳＡＭ２０４、第２Ａｕ層２０５の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【００５３】
次に、ハードマスク２０６によりパターンを形成するように、第１Ａｕ層２０３、ＳＡＭ２０４、および第２Ａｕ層２０５を異方性エッチングし、以後の工程で垂直ナノギャップになるパターンを形成する(２００Ｃ)。
【００５４】
次に、ハードマスク２０６を除去することで、二つの電極の間にＳＡＭ２０４が形成されるパターンを得る(２００Ｄ)。
【００５５】
次に、第１Ａｕ層２０３と第２Ａｕ層２０５の間に形成されているＳＡＭ２０４を部分エッチングしてナノギャップになる部分を形成する(２００Ｅ)。
【００５６】
このような過程によって、本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作するのが可能でＳＡＭの長さよってナノギャップの幅を調節するのが可能になる。
【００５７】
ＳＡＭの鎖長を原子単位で調節して検出しようとする生体物質の大きさによって原子大きさの精度を持つ流動的なナノギャップの幅を具現することができる。
【００５８】
図３Ａ〜図３Ｅは本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【００５９】
図示するように、シリコン基板上に第１Ａｕ層を形成してＡｌ２Ｏ３を利用して第２Ａｕ層を第１Ａｕ層と分離させて形成することでＡｌ２Ｏ３の厚さにあたる垂直ナノギャップを形成するようにする。
【００６０】
シリコン基板３０１上に、絶縁膜３０２、第１Ａｕ層３０３、Ａｌ２Ｏ３層３０４、第２Ａｕ層３０５を順次に形成する(３００Ａ)。 
ここで、 Ａｌ２Ｏ３層３０４はＡＬＤ(Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ)を利用して形成する。
【００６１】
ここで、 ＡＬＤを使えば原子水準の大きさで層を形成するのが可能である。
【００６２】
次に、第２Ａｕ層３０５上にハードマスク３０６を形成する(３００Ｂ)。
【００６３】
ここで、ハードマスク３０６は、以後の工程で第１Ａｕ層３０３、Ａｌ２Ｏ３層３０４、第２Ａｕ層３０５を選択的にエッチングするために用いられるので、第１Ａｕ層３０３、Ａｌ２Ｏ３層３０４、第２Ａｕ層３０５の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【００６４】
次に、ハードマスク３０６によりパターンをマスクにし、第１Ａｕ層３０３、 Ａｌ２Ｏ３層３０４、第２Ａｕ層３０５を異方性エッチングして、以後の工程で垂直ナノギャップになるパターンを形成する(３００Ｃ)。
【００６５】
次に、ハードマスク３０６を除去することで二つの電極の間にＡｌ２Ｏ３層３０４が形成されたパターンを得る(３００Ｄ)。
【００６６】
次に、第１Ａｕ層３０３と第２Ａｕ層３０５の間に形成されているＡｌ２Ｏ３層３０４を部分エッチングしてナノギャップになる部分を形成する(３００Ｅ)。
【００６７】
このような過程によって、本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作するのが可能でＡＬＤを通じて形成したＡｌ２Ｏ３の厚さにしたがってサブナノメートル（ｓｕｂ−ｎａｎｏｍｅｔｅｒ）大きさの精度でナノギャップの幅を調節するのが可能になる。
【００６８】
すなわち、ＡＬＤ工程上の様々な条件(ｇａｓ  ｐｒｅｓｓｕｒｅ、工程時間など)を通じて人為的に厚さを調節して多様な厚さの薄膜を得ることが可能になる。
【００６９】
図４Ａ〜図４Ｆは本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をゲート誘電膜で使った分子素子を製作する方法を順次に示す断面図である。
【００７０】
図示するように、シリコン基板上に第１Ａｕ層を形成してＡｌ２Ｏ３を利用して第２Ａｕ層と第１Ａｕ層を分離させて形成することでＡｌ２Ｏ３の厚さに対応する垂直ナノギャップを形成するようにする。
【００７１】
その後に形成された垂直ナノギャップにゲート誘電膜の役目をするギャップ大きさと等しい長さを持つ分子を形成してナノ電界効果トランジスタを具現するようにする。
【００７２】
シリコン基板４０１上に、絶縁膜４０２、第１Ｓｉ３Ｎ４層４０３、第１Ａｕ層４０４、Ａｌ２Ｏ３層４０５、第２Ａｕ層４０６、第２Ｓｉ３Ｎ４層４０７、ハードマスク４０８を順次に形成する(４００Ａ)。
【００７３】
ここで、Ａｌ２Ｏ３層４０５はＡＬＤを利用して形成する。
【００７４】
ＡＬＤを使えば原子水準の大きさで層を形成するのが可能である。
【００７５】
また、ハードマスク４０８は、以後の工程で第１Ｓｉ３Ｎ４層４０３、第１Ａｕ層４０４、Ａｌ２Ｏ３層４０５、第２Ａｕ層４０６、第２Ｓｉ３Ｎ４層４０７を選択的にエッチングするために用いられるから、第１Ｓｉ３Ｎ４層４０３、第１Ａｕ層４０４、Ａｌ２Ｏ３層４０５、第２Ａｕ層４０６、第２Ｓｉ３Ｎ４層４０７の異方性エッチング時にエッチングされない物質で充分に厚く形成する。
【００７６】
次に、ハードマスク４０８によりパターンをマスクにし、第１Ｓｉ３Ｎ４層４０３、第１Ａｕ層４０４、Ａｌ２Ｏ３層４０５、第２Ａｕ層４０６、第２Ｓｉ３Ｎ４層４０７を異方性エッチングした後、ハードマスク４０８を除去する(４００Ｂ)。
【００７７】
次に、パターンにＳｉＯ２層４０９を蒸着する。 
【００７８】
ここで、ＳｉＯ２層４０９は以後工程で形成されるゲートとＡｕ層の間にＳｉＯ２サイドウォル（ｓｉｄｅ−ｗａｌｌ）を形成するためである(４００Ｃ)。
【００７９】
次に、 ＳｉＯ２層４０９をエチ-バック(Ｅｔｃｈ−ｂａｃｋ)してゲートが形成される部分に二つのサイドウォルを形成する(４００Ｄ)。
【００８０】
次に、ゲート物質４１０を蒸着した後、感光膜パターンを利用してゲートを形成して、 Ａｌ２Ｏ３層４０５をエッチングして分子層が形成されるナノギャップを形成する(４００Ｅ)。
【００８１】
次に、Ａｌ２Ｏ３層４０５のエッチングで生じたナノギャップの幅と等しい長さを持つ分子層４１１を形成する(４００Ｆ)。
【００８２】
このような過程によって、本発明のさらに他の実施例による分子素子のための垂直ナノギャップを製作するのが可能で、ＡＬＤを通じて形成したＡｌ２Ｏ３の厚さによってサブナノメートル大きさの精度でナノギャップの幅を調節するのが可能になる。
【００８３】
また、先立った過程で製作されたナノギャップに分子層を形成することでナノ電界効果トランジスタを製作するのが可能になる。
【００８４】
以上、図面を参照して本発明の実施例を説明したが、上述した本発明の技術的構成は本発明が属する技術分野の当業者が本発明のその技術的思想や必須特徴を変更しなくても他の具体的な形態で実施することができるということを理解することができるはずである。以上で記述した実施例はすべての面で例示的なことで限定的なものではないこととして理解されなければならない。また、本発明の範囲は前記詳細な説明よりは特許請求の範囲によって現わされて、特許請求の範囲の意味及び範囲そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれることに解釈されなければならない。
【図面の簡単な説明】
【００８５】
【図１Ａ】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図１Ｂ】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図１Ｃ】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図１Ｄ】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図１Ｅ】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図１Ｆ】本発明の一実施例によるバイオセンサーのためのプラナーナノギャップを製作する方法を順次に示す断面図である。
【図２Ａ】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図２Ｂ】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図２Ｃ】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図２Ｄ】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図２Ｅ】本発明の一実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図３Ａ】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図３Ｂ】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図３Ｃ】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図３Ｄ】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図３Ｅ】本発明の他の実施例によるバイオセンサーのための垂直ナノギャップを製作する方法を順次に示す断面図である。
【図４Ａ】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図４Ｂ】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図４Ｃ】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図４Ｄ】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図４Ｅ】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【図４Ｆ】本発明のさらに他の実施例による分子素子のための垂直ナノギャップと分子をチャンネルで使った分子素子を製作する方法を順次に示す断面図である。
【符号の説明】
【００８６】
１０１、２０１、３０１、４０１：シリコン基板
１０２、２０２、３０２、４０２：絶縁膜 
１０３、２０３、３０３、４０４：第１Ａｕ層    
１０４、２０６、３０６、４０８：ハードマスク
１０５、２０４：ＳＡＭ（Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ  Ｍｏｎｏｌａｙｅｒ）
３０４、４０５：Ａｌ２Ｏ３層
１０６、２０５、３０５、４０６：第２Ａｕ層
４０３、４０７： Ｓｉ３Ｎ４層
４０９： ＳｉＯ２層(ｓｉｄｅ−ｗａｌｌ)  
４１０：ゲート物質
４１１：チャンネル分子層    
１０１―１：ドーピングされたバックゲート（ｂａｃｋ−ｇａｔｅ）
【図１Ａ】
2006234799.tif 000003
【図１Ｂ】
2006234799.tif 000004
【図１Ｃ】
2006234799.tif 000005
【図１Ｄ】
2006234799.tif 000006
【図１Ｅ】
2006234799.tif 000007
【図１Ｆ】
2006234799.tif 000008
【図２Ａ】
2006234799.tif 000009
【図２Ｂ】
2006234799.tif 000010
【図２Ｃ】
2006234799.tif 000011
【図２Ｄ】
2006234799.tif 000012
【図２Ｅ】
2006234799.tif 000013
【図３Ａ】
2006234799.tif 000014
【図３Ｂ】
2006234799.tif 000015
【図３Ｃ】
2006234799.tif 000016
【図３Ｄ】
2006234799.tif 000017
【図３Ｅ】
2006234799.tif 000018
【図４Ａ】
2006234799.tif 000019
【図４Ｂ】
2006234799.tif 000020
【図４Ｃ】
2006234799.tif 000021
【図４Ｄ】
2006234799.tif 000022
【図４Ｅ】
2006234799.tif 000023
【図４Ｆ】
2006234799.tif 000024