(57)【要約】【課題】  高速なメカニカルシャッターは一般に高価であり、また外形・騒音・消費電力も大きい傾向があり、携帯機器への使用に対して障害にならないようにすることを目的とする。【解決手段】  画素の信号をリセットノイズ信号と光信号との２回に分けて読み出す撮像装置において、露光開始又は終了の少なくとも一方にメカニカルシャッターを用いる第１の露光制御手段と、画素フォトダイオードへの蓄積開始と終了を電気的手段で行う第２の露光制御手段と、を有する。露光時間がリセットノイズ信号読み出しより短い場合は、第１の露光制御手段及び第２の露光制御手段を用い、露光時間がそれより長い場合は第２の露光制御手段を用いる。【選択図】  図４
2006333087.tif 000002
【特許請求の範囲】
【請求項１】
画素の信号をリセットノイズ信号と光信号との２回に分けて読み出す撮像装置において、
露光開始又は終了の少なくとも一方にメカニカルシャッターを用いる第１の露光制御手段と、
画素フォトダイオードへの蓄積開始と終了を電気的手段で行う第２の露光制御手段と、を有することを特徴とする撮像装置。
【請求項２】
露光時間がリセットノイズ信号読み出しより短い場合は、前記第１の露光制御手段及び前記第２の露光制御手段を用い、露光時間がそれより長い場合は前記第２の露光制御手段を用いることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記リセットノイズ信号の読み出し中に前記メカニカルシャッターを閉じている期間があることを特徴とする請求項１又は２記載の撮像装置。
【請求項４】
ＣＭＯＳ型固体撮像装置であることを特徴とする請求項１から３のいずれか１項記載の撮像装置。
【請求項５】
請求項１から４のいずれか１項記載の撮像装置を備えることを特徴とする固体撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特にデジタルスチルカメラ用の画像入力に用いられる固体撮像装置に関するものである。
【背景技術】
【０００２】
固体撮像素子の中で、ＣＭＯＳタイプのものは低電圧駆動が可能・消費電力が少ない、周辺回路を同一チップ内に形成可能、スミアが少ないなどの特徴をもち、近年デジタルカメラ、携帯電話などに盛んに使われている。
【０００３】
従来は、ＣＭＯＳ型の撮像素子には後述するような画素ごとにばらつくリセットノイズ電圧が重畳されるため、一般にＣＣＤタイプの撮像素子に比べてＳ／Ｎ比が劣っていた。
【０００４】
この対策として、画素の光信号電圧を読み出す前に、予め上記リセットノイズ電圧を読み出しておき、それと光信号電圧との差をとることにより、リセットノイズ及び固定パターンノイズを除去することでＣＣＤ並みのＳ／Ｎ比を確保できるようになっている。
【０００５】
上記の技術に関連する従来技術としては、特許文献１に開示される技術がある。
【０００６】
この技術は、受光した光を電荷として撮像素子で蓄積し、撮像素子を遮光するようにシャッターが動作し、シャッターの動作にあわせて電荷蓄積開始の走査を行い、撮像素子に蓄積された電荷の読み出しを行う撮像装置が開示されている。
【特許文献１】特開平１１−４１５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の撮像装置においては、リセットノイズ電圧の読み出しが終了するまでフォトダイオードの光電荷を転送できないために、読み出し時間Ｔｒｄより短い露光時間を実現できない。
【０００８】
近年のデジタルカメラは高精細を目指し画素数が増えているため、読み出し周波数を高くしても読み出し時間は大幅には短縮しない。
【０００９】
そのために通常は、撮影レンズと撮像素子との間にメカニカルシャッターを挿入し、このシャッターを撮像素子の蓄積中に所望の時間で開閉するようにして、高速シャッターに対応している。
【００１０】
しかしながら、高速なメカニカルシャッターは一般に高価であり、また外形・騒音・消費電力も大きい傾向があり、携帯機器への使用に対して障害になる。
【００１１】
そこで、本発明は、低速で安価なメカニカルシャッターで高速シャッターを実現することで、携帯機器への使用に対して障害にならないようにすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を解決するための手段として、画素の信号をリセットノイズ信号と光信号との２回に分けて読み出す撮像装置において、露光開始又は終了の少なくとも一方にメカニカルシャッターを用いる第１の露光制御手段と、画素フォトダイオードへの蓄積開始と終了を電気的手段で行う第２の露光制御手段と、を有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、撮像素子への光電荷の蓄積開始又は終了を電気的に行い、それと低速で安価なメカニカルシャッターとを組み合わせることにより、高速で高価なメカニカルシャッターを用いることなく、ＣＭＯＳ型の撮像素子に関して高速シャッターと高Ｓ／Ｎ比との両立が可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００１５】
［実施の形態１］
本発明の一実施の形態としてのＣＭＯＳ型の撮像素子を用いた撮像装置とその読み出し動作について説明する。
【００１６】
図１は、本発明の一実施の形態としての撮像装置の回路構成を示す図である。
【００１７】
図１において、１は撮影レンズ、３は撮像素子であり、ＣＭＯＳ型のイメージセンサを用いている。
【００１８】
撮影レンズ１と撮像素子３の間には、メカニカルシャッター２があり、第１の露光制御手段としてのシャッター駆動回路８からの信号９で開閉し、撮影レンズ１から撮像素子３に光を導くか、又はその光を遮る。
【００１９】
７は撮像素子３に駆動クロックを供給する第２の露光制御手段としてのタイミング信号発生部であり、制御部６からの同期信号１０を受けて駆動クロックを発生する。
【００２０】
４は信号処理部であり、撮像素子の出力信号をＡＤ変換し、後述のリセットノイズ除去、又は画素補完、カラー処理などを行う。
【００２１】
５は信号処理の中間データ又は信号処理済みのデータを格納するフレームメモリであり、この例ではフレームメモリ１及びフレームメモリ２、あわせて２画面分のメモリを有する。
【００２２】
図２は、本発明の一実施の形態としての撮像装置の構成を示す図である。
【００２３】
図３は、図２を構成する各画素セルＳｉｊ図である。
【００２４】
図２において、光信号電荷を発生するフォトダイオードＰＤｉｊは、この例ではアノード側が接地されている。
【００２５】
フォトダイオードＰＤｉｊのカソード側は、電荷転送スイッチＴＸｉｊを介して、増幅ＭＯＳ  Ｍｉｊ３のゲートに接続されている。
【００２６】
また、上記増幅ＭＯＳ  Ｍ３ｉｊのゲートには、これをリセットするためのリセットＭＯＳ  Ｍ１ｉｊのソースと容量Ｃｆｄｉｊとが接続され、リセットＭＯＳ  Ｍ１ｉｊのドレインは、リセット電圧ＶＲに接続されており、容量Ｃｆｄｉｊは信号電荷を保持する画素メモリとして働く。
【００２７】
さらに、上記増幅ＭＯＳ  Ｍ３ｉｊのドレインは、動作電圧ＶＤＤを供給するための行選択ＭＯＳ  Ｍ２ｉｊに接続されている。
【００２８】
次に、図２を用いて、本発明の固体撮像装置の構成について説明する。
【００２９】
各画素セルＳｉｊの電荷転送スイッチＴＸｉｊのゲートは、電荷転送信号線ＴＸａに接続される。
【００３０】
同様に、リセットＭＯＳ  Ｍｉｊ１のゲートは、リセット信号線ＲＥＳａに接続される。
【００３１】
また、ｉ行目の画素セルＳｉ１〜Ｓｉｎの上記選択ＭＯＳ  Ｍ２ｉｊのゲートは、横方向に延長して配置される行選択線（垂直走査線）ＳＥＬｉに接続される。
【００３２】
同じ行に配置された他の画素セルの同様な選択ＭＯＳのゲートも上記行選択線ＳＥＬｉに共通に接続される。
【００３３】
この行選択線は、垂直走査回路ブロックＶＳＲに接続され、後述する動作タイミングに基づいて、行選択信号が供給される。
【００３４】
ｊ列目のセルＳ１ｊ〜Ｓｍｊの上記増幅ＭＯＳ  Ｍ３ｉｊのソースは、縦方向に延長して配置される垂直信号線Ｖｊに接続される。
【００３５】
同じ列に配置される画素セルの同様な増幅ＭＯＳ  Ｍ３ｉｊのソースも上記垂直信号線Ｖｊに接続される。
【００３６】
上記垂直信号線Ｖｊは、負荷手段である定電流源Ｉｊに接続されるとともに、垂直信号線ＶｊをリセットするためのＭＯＳ  Ｍ４ｊを介して垂直線リセット電圧ＶＶＲに接続される。
【００３７】
さらに、上記ｊ列の垂直信号線Ｖｊは、水平転送スイッチＭ５ｊを介して、増幅器に接続される。
【００３８】
水平転送スイッチＭ５ｊのゲートは列選択線Ｈｊに共通に接続され、水平走査回路ブロックＨＳＲに接続される。
【００３９】
図２に示されている残りの列においても同様な構成の読み出し回路が設けられる。
【００４０】
次に、本実施の形態の固体撮像装置の動作について、図４を用いて説明する。
【００４１】
まず、リセットＭＯＳ  Ｍ１ｉｊのゲートへクロック信号φＲＥＳａ、電荷転送スイッチＴＸｉｊのゲートへクロック信号φＴＸａ及び垂直信号線リセットＭＯＳ  Ｍ４ｊのゲートへのクロック信号φＶＲＥＳがハイレベルとなる（〜ｔ１）。
【００４２】
これによって、ＰＤｉｊ及び増幅ＭＯＳ  Ｍ３ｉｊのゲートがＶＲに、垂直信号線Ｖ１〜ＶｎがＶＶＲにリセットされる。
【００４３】
φＲＥＳａ、φＴＸａ及びφＶＲＥＳがロウレベルに復帰すると（ｔ２）、ＰＤｉｊには光電荷の蓄積が開始される。
【００４４】
次に、選択ＭＯＳ  Ｍ２ｉｊのゲートへのクロック信号φＳＥＬｉ及び列選択線Ｈｊがハイレベルとなり、水平転送スイッチＭ５ｊが導通する（ｔ３）。
【００４５】
これによって、図２の撮像装置の出力端子Ｖｏｕｔからは、以下のリセットノイズ電圧が重畳された電圧（以下リセットノイズ電圧とする）が出力される。
………………ＶＮｉｊ＝Ａｉｊ・Ｂ(ＶＲ−ＶＧＳｉｊ)…（１）
ここで、Ａｉｊはｉ行ｊ列目の画素セル内の増幅ＭＯＳ  Ｍ３ｉｊのゲインで、ＶＧＳｉｊはゲート・ソース間電圧、Ｂは増幅器のゲインとする。
【００４６】
ゲート・ソース間電圧ＶＧＳｉｊは、画素セルごとの増幅ＭＯＳのしきい値Ｖｔｈのばらつきによって増幅ＭＯＳごとに異なる。
【００４７】
ここまでの動作で、ｉ行目に接続された画素セルＳｉｌ〜Ｓｉｎのリセットノイズ電圧が垂直信号線Ｖ１〜Ｖｎに出力される。
【００４８】
この後、水平走査回路ブロックからの信号Ｈ１〜Ｎｎによって、各列の水平転送スイッチＭ５ｊのゲートが順次ハイレベルとなり（ｔ４）、各列の垂直信号線電圧が、増幅器で増幅され、出力端子ＶＯＵＴに順次出力される。
【００４９】
ｉ行目の画素のリセットノイズ電圧を増幅器から全て出力し終わると、φＳＥＬiがロウレベルに復帰する（ｔ５）。
【００５０】
以上の動作をｉ＝１からｉ＝ｍ行目まで繰り返すことにより、全画素の電圧を読み出す。
【００５１】
撮像素子から出力される各画素のリセットノイズ電圧は、図１の信号処理回路４でＡＤ変換された後、順次５のフレームメモリ１に格納される。
【００５２】
次のステップで光信号電圧を読み出す。
【００５３】
まず、φＴＸａがハイレベルとなり（ｔ６）、ＰＤｉｊの光信号電荷が、増幅ＭＯＳ  Ｍ３ｉｊのゲート部の容量Ｃｆｄｉｊに転送される。
【００５４】
このときＣｆｄｉｊにはリセット電荷に光電荷が重畳される。
【００５５】
以下、上記リセットノイズ電圧読み出しと同じ手順を繰り返してリセット電圧に光信号電圧を加算した電圧を読み出す。
【００５６】
このとき画素セルＳｉｊから読み出される電圧ＶＳｉｊは次式で表される。
………Ｖｓｉｊ＝Ａｉｊ・Ｂ（Ｖｓｉｇｉｊ−ＶＧＳｉｊ）……（２）
ここで、Ｖｓｉｇ・ｉｊは画素セルＳｉｊの光信号とする。
【００５７】
以後、上記リセットノイズ電圧読み出しと同様に、ｉ行目に接続された画素セルＳｉｌ〜Ｓｉｎの光信号が垂直信号線Ｖ１〜Ｖｎに出力される。
【００５８】
この後、水平走査回路ブロックからの信号Ｈ１〜Ｈｎによって、各列の水平転送スイッチＭ５ｊのゲートが順次ハイレベルとなり（ｔ７）、各列の垂直信号線の電圧が、増幅器で増幅され、出力端子ＶＯＵＴに順次出力される。
【００５９】
ｉ行目の画素の光信号電圧を増幅器から全て出力し終わると、φＳＥＬｉがロウレベルに復帰する（ｔ８）。
【００６０】
この動作をｉ＝１からｉ＝ｍ行目まで繰り返すことにより、全画素の電圧を読み出す。
【００６１】
撮像素子から出力される各画素の光信号電圧は、図１の信号処理回路４でＡＤ変換された後、順次５のフレームメモリ２に格納される。
【００６２】
（１）式及び（２）式で表される撮像素子の画素セルＳｉｊの出力はＡＤ変換された後、それぞれ下記（３）式及び（４）式で表される数値でフレームメモリ１及び２に格納される。
【００６３】
ＤＮｉｊ＝Ｃ（ＶＲ−ＶＧＳｉｊ）……（３）
ＤＳｉｊ＝Ｃ（Ｖｓｉｇ・ｉｊ−ＶＧＳｉｊ）……（４）
信号処理部において、フレームメモリ１及び２から（３）式及び（４）式で表されるデータを順次読み出し、その差をとることで下記（５）式のデータを得る。
……Ｄｏｕｔｉｊ＝ＤＳｉｊ−Ｄｎｉｊ＝Ｃ（Ｖｓｉｇ・ｉｊ−ＶＲ）…（５）
（５）式においては、固定パターンノイズの原因となる画素セルごとの増幅ＭＯＳのしきい値Ｖｔｈのばらつきが除去されている。
【００６４】
また、（５）式の右項中Ｖｓｉｇｉｊ及びＶＲには、リセットノイズが加算されているので、差をとることによりフォトダイオードＰＤで得られた光電荷による電圧だけが増幅されてデータＤｏｕｔｉｊとなっている。
【００６５】
以上で、増幅ＭＯＳ  Ｍ３ｉｊのしきい値のバラツキやリセットＭＯＳ  Ｍ１ｉｊのしきい値のバラツキ及びリセットノイズ等を除去できるので、高Ｓ／Ｎの画像信号を得ることができる。
【００６６】
本撮像装置及び撮像素子とその画素セルは、それぞれ前述の図１、図２、図３と同一の構成であるが、図１のメカニカルシャッターより低速なものを使うことができる。
【００６７】
本実施の形態は図５、６の駆動タイミングに示したように、各画素のフォトダイオードが光電荷蓄積を開始するためだけに、メカニカルシャッターを使用する。
【００６８】
メカニカルシャッターが閉じた状態において、図１の撮像素子３の各画素セルＳｉｊのフォトダイオード、画素メモリを図１で示した電荷転送スイッチ及びリセットＭＯＳのゲート信号ＴＸａ及びＲＥＳａがハイレベルとなり、全画素同時に一括でリセットされる。
【００６９】
次に、ＴＸａ及びＲＥＳａがロウレベルになり、上記リセットが解除されると各画素のフォトダイオードには光電荷の蓄積が可能となるが、メカニカルシャッターで遮光されているので電荷は蓄積しない。
【００７０】
このとき各画素のメモリに現れるリセットノイズ電圧を、前述の手順で図４のフレームメモリ１に読み出す。
【００７１】
リセットノイズ電圧の読み出しに要する時間は、読み出し画素数と読み出しクロックの周波数で決まり、これをＴｒｄとする。
【００７２】
一方、測光回路（図示せず）の出力に応じて制御回路で演算されるか、もしくは操作者が直接制御回路に入力した露光時間をＴｅｘとすれば、制御回路はリセットノイズ電圧読み出しから、概ね（Ｔｒｄ−Ｔｅｘ）の時間を経た後にシャッター駆動回路に信号を送り、それによりメカニカルシャッターが開く。
【００７３】
この時点から時間Ｔｅｘが経過すると、ノイズ読み出しと所望の露光時間が終了する。
【００７４】
ここで、各画素の転送スイッチＴＸｉｊのゲート信号ＴＸａがハイレベルとなり、各画素のフォトダイオードに蓄積された光電荷が全画素同時にそれぞれの画素メモリへ転送される。
【００７５】
このとき各画素のリセット後の電荷とフォトダイオードからの光電荷との和による電圧（以後、光信号電圧とする）を、前述の手順で図４のフレームメモリ２に読み出す。
【００７６】
以上の駆動タイミングを図５(ａ)に示す。
【００７７】
メカニカルシャッターが開くタイミングを（Ｔｒｄ−Ｔｅｘ）に設定することで連続撮影時の単位時間あたりの撮影枚数を最大にできる。
【００７８】
以上のように露光時間が短い場合でも、メカニカルシャッターはリセットノイズ読み出し中に開いた後は、画素メモリへの光信号電荷の転送が終了してから次の撮影までの間の任意のタイミングで閉じておけばよいので、低速で安価なものが使える。
【００７９】
なお、露光間がノイズ読み出し時間より長い場合（Ｔｒｄ≦Ｔｅｘ）の駆動タイミングを図５(ｂ)に示した。
【００８０】
この場合はノイズ読み出しと同時にメカニカルシャッターを開く。
【００８１】
露光時間Ｔｅｘが終了する前にノイズ読み出しが終了しているので、Ｔｅｘが終了した時点で各画素のフォトダイオードの電荷を同時に画素メモリに転送し、その後前述の光信号読み出しを行う。
【００８２】
その間に次の撮影に備えてメカニカルシャッターを閉じる。
【００８３】
さらに、以上の動作を、１秒間に３０回程度繰り返すことで、動画撮影が可能になる。
【００８４】
図６は、動画撮影時の駆動タイミングで、図の１フレーム目と２フレーム目は露光時間がリセットノイズ読み出し時間よりも短い場合で、３フレーム目は１フレームあたりの露光時間がＴｒｄ以上の場合で、メカニカルシャッターは開放のまま保持される。
【００８５】
この場合の露光時間は各画素のリセット解除からフォトダイオードの光電荷を画素メモリへ一括転送するまでの時間となる。
【００８６】
動画撮影時は、例えば露光時間が１／１０００秒の高速シャッターであっても、メカニカルシャッターは１／３０秒周期で開閉すればよい。
【００８７】
［実施の形態２］
本実施の形態の撮像装置及び撮像素子とその画素セルは、前記の実施の形態１と同一の構成である。
【００８８】
本実施の形態では図７、８の駆動タイミングに示したように、各画素のフォトダイオードの光電荷蓄積を終了するためだけに、メカニカルシャッターを使用する。
【００８９】
まず、制御回路がシャッター駆動回路に信号を送り、それによりメカニカルシャッターが開く。
【００９０】
次に、上記と同様に各画素セルＳｉｊのフォトダイオード、画素メモリをＴＸａ及びＲＥＳａをハイレベルにすることで全画素同時にリセットする。
【００９１】
ＴＸａ及びＲＥＳａがロウレベルになるとともに、上記リセットが解除されてフォトダイオードに光電荷の蓄積が開始される。
【００９２】
これと並行して、各画素のリセットノイズ電圧を、前述の手順と同様にして図４のフレームメモリ１に読み出す。
【００９３】
読み出しに要する時間Ｔｒｄに対して、露光時間Ｔｅｘが短い場合は、Ｔｅｘになった時点で、制御回路がシャッター駆動回路に信号を送り、メカニカルシャッターを閉じる。
【００９４】
各画素のフォトダイオードは遮光されるため、光電荷の蓄積は停止する。
【００９５】
蓄積開始から時間Ｔｒｄを経た時点で、Ｔｘａをハイレベルにして各フォトダイオードの電荷を全画素同時にそれぞれの画素メモリに転送する。
【００９６】
次に前述の手順で各画素の光信号電圧を図４のフレームメモリ２に読み出す。
【００９７】
以上の駆動タイミングを図７に示す。
【００９８】
メカニカルシャッターが閉じるタイミングを蓄積開始から時間Ｔｒｄを経た時点に設定することで連続撮影時の単位時間あたりの撮影枚数を最大にできる。
【００９９】
露光時間が短い場合でも、メカニカルシャッターはリセットノイズ読み出し中に閉じた後は、画素メモリへの光信号電荷の転送が終了してから次の撮影までの間の任意のタイミングで閉じておけばよいので、低速で安価なものが使える。
【０１００】
なお、露光時間がノイズ読み出し時間より長い場合（Ｔｒｄ≦Ｔｅｘ）は、上記図５(ｂ)と同じ動作を行う。
【０１０１】
さらに、実施の形態１と同様に上記動作を、１秒間に３０回程度繰り返すことで、動画撮影も可能になる。
【０１０２】
図８は、動画撮影時の駆動タイミングで、図の１フレーム目と２フレーム目は露光時間がリセットノイズ読み出し時間よりも短い場合で、３フレーム目は１フレームあたりの露光時間がＴｒｄ以上の場合で、この場合も実施の形態１と同じ動作になる。
【０１０３】
図９に基づいて、本発明の一実施の形態としての撮像装置をスチルカメラに適用した場合の一実施の形態について詳述する。
【０１０４】
図９において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を固体撮像素子４に結像させるレンズ、３はレンズ２を通った光量を可変するための絞り、４はレンズ２で結像された被写体を画像信号として取り込むための固体撮像素子、６は固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像素子４、撮像信号処理回路５、Ａ／Ｄ変換器６及び信号処理部７に各種タイミング信号を出力するタイミング発生部、９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶するためのメモリ部、１１は記録媒体に記録又は読み出しを行うためのインターフェース部、１２は画像データの記録又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、１３は外部コンピュータなどと通信するためのインターフェース部である。
【０１０５】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
【０１０６】
バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６などの撮像系回路の電源がオンされる。
【０１０７】
それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号はＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。
【０１０８】
そのデータを基に露出の演算を全体制御・演算部９で行う。
【０１０９】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。
【０１１０】
次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。
【０１１１】
その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【０１１２】
そして、合焦が確認された後に本露光が始まる。
【０１１３】
露光が終了すると、固体撮像素子４から出力された画像信号はＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部に書き込まれる。
【０１１４】
その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリなどの着脱可能な記録媒体１２に記録される。
【０１１５】
また、外部Ｉ／Ｆ部１３を通り直接コンピュータなどに入力して画像の加工を行ってもよい。
【産業上の利用可能性】
【０１１６】
本発明は、スチルカメラなどに利用することが可能である。
【図面の簡単な説明】
【０１１７】
【図１】本発明の撮像装置の概略構成図である。
【図２】本発明の撮像装置を構成する撮像素子の概略構成図である。
【図３】本発明の撮像素子の画素の構成図である。
【図４】本発明の撮像素子の駆動タイミング図である。
【図５】実施の形態１の撮像装置での静止画撮影のタイミング図である。
【図６】実施の形態１の撮像装置での動画撮影のタイミング図である。
【図７】実施の形態２の撮像装置での静止画撮影のタイミング図である。
【図８】実施の形態２の撮像装置での動画撮影のタイミング図である。
【図９】図９に基づいて、本発明の一実施の形態としての撮像装置をスチルカメラに適用した場合の構成を示すブロック図である。
【符号の説明】
【０１１８】
Ｓ１１1〜Ｓｍｎ  画素セル
ＰＤｉｊ  画素セルＳｉｊのフォトダイオード
ＴＸｉｊ  画素セルＳｉｊの電荷転送ＭＯＳ
Ｃｆｄ＿ｉｊ  画素セルＳｉｊの画素メモリ
Ｍ１ｉｊ  画素セルＳｉｊのリセットＭＯＳ
Ｍ２ｉｊ  画素セルＳｉｊの選択ＭＯＳ
Ｍ３ｉｊ  画素セルＳｉｊの増幅ＭＯＳ
Ｍ４１〜Ｍ４ｎ  垂直出力線リセットＭＯＳ
Ｍ５１〜Ｍ５ｎ  水平転送ＭＯＳ
ＶＲＥＳ  垂直出力線リセットパルス
Ｈ１〜Ｈｎ  水平走査パルス
Ｖ１〜Ｖｎ  垂直出力線
ＴＸａ  一括転送パルス
ＲＥＳａ  一括リセットパルス
ＳＥＬ１〜ＳＥＬｍ  行選択パルス
ＶＤＤ  画素の動作電圧
ＶＲ  画素のリセット電圧
Ｉ１〜Ｉｎ  定電流源
ＶＶＲ  垂直線リセット電圧
ＶＯＵＴ  撮像素子の出力電圧
【図１】
2006333087.tif 000003
【図２】
2006333087.tif 000004
【図３】
2006333087.tif 000005
【図４】
2006333087.tif 000006
【図５】
2006333087.tif 000007
【図６】
2006333087.tif 000008
【図７】
2006333087.tif 000009
【図８】
2006333087.tif 000010
【図９】
2006333087.tif 000011