(57)【要約】【課題】ディジタルＡＴＥを用いて、グリッディングなしに、アナログ信号から一定時間間隔のディジタル振幅シーケンスを得る【解決手段】アナログ信号を標本化し、標本化に同期する基準信号を発生し、標本化の結果を前記基準信号と比較し、標本化の時点から比較結果が所定の条件を満たす時点までの時間間隔を取得し、取得した時間間隔および基準信号の知識からディジタル表現の振幅値を求める。【選択図】図１
2006304035.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をディジタル変換する方法であって、
前記アナログ信号を標本化する第一のステップと、
前記標本化に同期する基準信号を発生する第二のステップと、
前記標本化の結果を、前記基準信号と比較する第三のステップと、
前記標本化の時点から、前記比較結果が所定の条件を満たす時点までの時間間隔を取得する第四のステップと、
前記取得した時間間隔および前記基準信号の知識からディジタル表現の振幅値を求める第五のステップと、
を含むことを特徴とする方法。
【請求項２】
アナログ信号をディジタル変換する方法であって、
前記アナログ信号を標本化する第一のステップと、
主たるレベル範囲が異なり前記標本化に同期する２以上の基準信号を並列的に発生する第二のステップと、
前記標本化の結果を、前記基準信号のそれぞれと並列的に比較する第三のステップと、
前記標本化の時点から、各前記比較結果が所定の条件を満たす時点までの各時間間隔を取得する第四のステップと、
前記取得した時間間隔の１つおよび関連する前記基準信号の知識からディジタル表現の振幅値を求める第五のステップと、
を含むことを特徴とする方法。
【請求項３】
アナログ信号をディジタル変換する方法であって、
２以上のＮ個の異なる時点において前記アナログ信号を標本化する第一のステップと、
Ｎ個の前記時点のそれぞれに同期するＮ個の基準信号を並列的に発生する第二のステップと、
Ｎ個の前記標本化の結果を、関連するＮ個の前記基準信号と個々に比較する第三のステップと、
前記時点から、関連する前記比較結果が所定の条件を満たす時点までの時間間隔を取得する第四のステップと、
前記取得した時間間隔および関連する前記基準信号の知識からディジタル表現の振幅値を求める第五のステップと、
を含むことを特徴とする方法。
【請求項４】
前記基準信号の最大レベルが、前記アナログ信号の最大レベルよりも大きく、前記基準信号の最小レベルが、前記アナログ信号の最小レベルよりも小さいことを特徴とする請求項１または請求項３に記載の方法。
【請求項５】
前記基準信号が、２値信号を濾波したものであることを特徴とする請求項１乃至請求項４のいずれかに記載のシステム。
【請求項６】
前記基準信号は、余弦波信号または正弦波信号であることを特徴とする請求項１乃至請求項５のいずれかに記載の方法。
【請求項７】
前記求めた振幅値を一定間隔の時間と関連づける第六のステップをさらに含むことを特徴とする請求項１乃至請求項６のいずれかに記載の方法。
【請求項８】
アナログ信号をディジタル変換するシステムであって、
前記アナログ信号を標本化するサンプラと、
前記サンプラの標本化に同期する基準信号を発生する基準信号源と、
前記サンプラの標本化結果を、前記基準信号と比較する比較器と、
前記サンプラの標本化時点から、前記比較器の比較結果が所定の条件を満たす時点までの時間間隔を取得する時間間隔解析器と、
前記取得した時間間隔および前記基準信号の知識からディジタル表現の振幅値を求める演算装置と、
を備えることを特徴とするシステム。
【請求項９】
アナログ信号をディジタル変換するシステムであって、
前記アナログ信号を標本化するサンプラと、
主たるレベル範囲が互いに異なり前記サンプラの標本化に同期する基準信号を発生する２以上のＮ個の基準信号源と、
前記サンプラの標本化結果を、互いに異なる前記基準信号と比較するＮ個の比較器と、
前記サンプラの標本化の時点から、互いに異なる前記比較器の比較結果が所定の条件を満たす時点までの時間間隔を取得するＮ個の時間間隔解析器と、
前記取得した時間間隔の１つおよび関連する前記基準信号の知識からディジタル表現の振幅値を求める演算装置と、
を備えることを特徴とするシステム。
【請求項１０】
アナログ信号をディジタル変換するシステムであって、
互いに異なる時点において前記アナログ信号を標本化する２以上のＮ個のサンプラと、
互いに異なる前記サンプラの標本化に同期する基準信号を発生するＮ個の基準信号源と、
互いに異なる前記サンプラの前記標本化結果を、関連する前記基準信号と比較するＮ個の比較器と、
互いに異なる前記サンプラの標本化時点から、関連する前記比較器の比較結果が所定の条件を満たす時点までの時間間隔を取得するＮ個の時間間隔解析器と、
前記取得した時間間隔および関連する前記基準信号の知識からディジタル表現の振幅値を求める演算装置と、
を備えることを特徴とするシステム。
【請求項１１】
前記基準信号の最大レベルが、前記アナログ信号の最大レベルよりも大きく、前記基準信号の最小レベルが、前記アナログ信号の最小レベルよりも小さいことを特徴とする請求項８または請求項１０に記載の方法。
【請求項１２】
前記基準信号源が、２値信号を出力する信号源と、前記信号源の出力信号を濾波するフィルタとを備えることを特徴とする請求項８乃至請求項１１のいずれかに記載のシステム。
【請求項１３】
前記基準信号は、余弦波信号または正弦波信号であることを特徴とする請求項８乃至請求項１２のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログディジタル変換方法に関し、特にタイムスタンプや時間間隔などの時間情報を用いてアナログ信号をディジタル変換する方法に関する。
【背景技術】
【０００２】
アナログ信号をディジタル表現に変換する一手法として、ＳｉｎＣＴ法がある。ＳｉｎＣＴ方法は、アナログ信号を基準信号と比較し、両信号の大小関係が所定の条件を満たす時のタイムスタンプを用いてアナログ信号をディジタル振幅シーケンスに変換する（例えば、特許文献１または特許文献２を参照。）。
【０００３】
【特許文献１】特開２００３−１２４８１０号公報
【特許文献２】米国特許第６７１７５４０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＳｉｎＣＴ法により得られる情報は、不定間隔のタイムスタンプと、該タイムスタンプに対応する基準信号の振幅値である。つまり、ＳｉｎＣＴ法は、従来のアナログディジタル変換方法と異なり、サンプリング時刻の間隔が一定でない。一方、アナログディジタル変換の結果は、一般に、一定間隔の時刻における振幅値であることを要求される場合が多い。例えば、ＦＦＴは、一定間隔の時刻におけるディジタル振幅値の集まりを必要とする。従って、ＳｉｎＣＴ法により得られた情報を一定間隔の時刻における振幅値に変換するための処理が必要とされる。その変換処理を、グリッディングと称する。グリッディングは、例えば、補間法や多項式近似などにより実施され、膨大な計算時間または膨大な演算資源を要する。例えば、１０２４点のグリッディングは、クロック周波数が１ＧＨｚのプロセッサを備えるコンピュータで処理される場合、数秒の処理時間を要する。すなわち、ディジタル自動試験装置（ディジタルＡＴＥ）を用いて、アナログ信号から一定間隔の時刻におけるディジタル振幅のシーケンスを得る際に、グリッディングに要する時間の短縮が望まれている。
【課題を解決するための手段】
【０００５】
本第一の発明は、アナログ信号をディジタル変換する方法であって、前記アナログ信号を標本化する第一のステップと、前記標本化に同期する基準信号を発生する第二のステップと、前記標本化の結果を、前記基準信号と比較する第三のステップと、前記標本化の時点から、前記比較結果が所定の条件を満たす時点までの時間間隔を取得する第四のステップと、前記取得した時間間隔および前記基準信号の知識からディジタル表現の振幅値を求める第五のステップと、を含むことを特徴とするものである。
【０００６】
本第二の発明は、アナログ信号をディジタル変換する方法であって、前記アナログ信号を標本化する第一のステップと、主たるレベル範囲が異なり前記標本化に同期する２以上の基準信号を並列的に発生する第二のステップと、前記標本化の結果を、前記基準信号のそれぞれと並列的に比較する第三のステップと、前記標本化の時点から、各前記比較結果が所定の条件を満たす時点までの各時間間隔を取得する第四のステップと、前記取得した時間間隔の１つおよび関連する前記基準信号の知識からディジタル表現の振幅値を求める第五のステップと、を含むことを特徴とするものである。
【０００７】
本第三の発明は、アナログ信号をディジタル変換する方法であって、２以上のＮ個の異なる時点において前記アナログ信号を標本化する第一のステップと、Ｎ個の前記時点のそれぞれに同期するＮ個の基準信号を並列的に発生する第二のステップと、Ｎ個の前記標本化の結果を、関連するＮ個の前記基準信号と個々に比較する第三のステップと、前記時点から、関連する前記比較結果が所定の条件を満たす時点までの時間間隔を取得する第四のステップと、前記取得した時間間隔および関連する前記基準信号の知識からディジタル表現の振幅値を求める第五のステップと、を含むことを特徴とするものである。
【０００８】
本第四の発明は、本第一の発明または本第三の発明において、前記基準信号の最大レベルが、前記アナログ信号の最大レベルよりも大きく、前記基準信号の最小レベルが、前記アナログ信号の最小レベルよりも小さいことを特徴とするものである。
【０００９】
本第五の発明は、本第一乃至本第四のいずれかの発明において、前記基準信号が、２値信号を濾波したものであることを特徴とするものである。
【００１０】
本第六の発明は、本第一乃至本第五のいずれかの発明において、前記基準信号は、余弦波信号または正弦波信号であることを特徴とするものである。
【００１１】
本第七の発明は、本第一乃至本第六のいずれかの発明において、前記求めた振幅値を一定間隔の時間と関連づける第六のステップをさらに含むことを特徴とするものである。
【００１２】
本第八の発明は、アナログ信号をディジタル変換するシステムであって、前記アナログ信号を標本化する装置と、前記標本化装置の標本化に同期する基準信号を発生する基準信号源と、前記標本化装置の標本化結果を、前記基準信号と比較する比較器と、前記標本化装置の標本化時点から、前記比較器の比較結果が所定の条件を満たす時点までの時間間隔を取得する時間間隔解析器と、前記取得した時間間隔および前記基準信号の知識からディジタル表現の振幅値を求める演算装置と、を備えることを特徴とするものである。
【００１３】
本第九の発明は、アナログ信号をディジタル変換するシステムであって、前記アナログ信号を標本化する装置と、主たるレベル範囲が互いに異なり前記標本化装置の標本化に同期する基準信号を発生する２以上のＮ個の基準信号源と、前記標本化装置の標本化結果を、互いに異なる前記基準信号と比較するＮ個の比較器と、前記標本化装置の標本化の時点から、互いに異なる前記比較器の比較結果が所定の条件を満たす時点までの時間間隔を取得するＮ個の時間間隔解析器と、前記取得した時間間隔の１つおよび関連する前記基準信号の知識からディジタル表現の振幅値を求める演算装置と、を備えることを特徴とするものである。
【００１４】
本第十の発明は、アナログ信号をディジタル変換するシステムであって、互いに異なる時点において前記アナログ信号を標本化する２以上のＮ個の標本化装置と、互いに異なる前記標本化装置の標本化に同期する基準信号を発生するＮ個の基準信号源と、互いに異なる前記標本化装置の前記標本化結果を、関連する前記基準信号と比較するＮ個の比較器と、互いに異なる前記標本化装置の標本化時点から、関連する前記比較器の比較結果が所定の条件を満たす時点までの時間間隔を取得するＮ個の時間間隔解析器と、前記取得した時間間隔および関連する前記基準信号の知識からディジタル表現の振幅値を求める演算装置と、を備えることを特徴とするものである。
【００１５】
本第十一の発明は、本第八の発明または本第十のいずれかの発明において、前記基準信号の最大レベルが、前記アナログ信号の最大レベルよりも大きく、前記基準信号の最小レベルが、前記アナログ信号の最小レベルよりも小さいことを特徴とするものである。
【００１６】
本第十二の発明は、本第八乃至本第十一のいずれかの発明において、前記基準信号源が、２値信号を出力する信号源と、前記信号源の出力信号を濾波するフィルタとを備えることを特徴とするものである。
【００１７】
本第十三の発明は、本第八乃至本第十二のいずれかの発明において、前記基準信号は、余弦波信号または正弦波信号であることを特徴とするものである。
【００１８】
本第十四の発明は、本第八乃至本第十三のいずれかの発明において、前記求めた振幅値を一定間隔の時間と関連づける手段をさらに備えることを特徴とするものである。
【発明の効果】
【００１９】
本発明は、従来に比べて以下のような効果を奏する。すなわち、本発明によれば、ディジタル自動試験装置（ディジタルＡＴＥ）を用いて、グリッディングなしに、アナログ信号から一定間隔の時刻におけるディジタル振幅のシーケンスを得ることができる。また、本発明によれば、変調されたパルスを基準信号とするので、アナログディジタル変換に必要な基準信号の生成が、ディジタル自動試験装置（ディジタルＡＴＥ）にとって容易になる。さらに、本発明によれば、基準信号を標本化サイクルに同期させるので、アナログディジタル変換に必要な時間間隔解析が簡素になる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施形態を添付の図面を参照しながら説明する。本発明の第一の実施形態は、図１に示すアナログディジタル変換システム１０である。以下、図１を参照する。本明細書において、アナログディジタル変換システムをＡ／Ｄ変換システムと略称する。まず、Ａ／Ｄ変換システム１０について説明する。Ａ／Ｄ変換システム１０は、測定装置の一例である自動試験装置（ＡＴＥ）３００と、ＡＴＥ３００に接続されるアダプタ２００とを備える。アダプタ２００は、サンプラ２１０と、比較器２２０とを備える。ＡＴＥ３００は、クロック信号源３１０と、基準信号発生器３２０と、時間間隔解析器３３０と、演算装置３４０とを備える。
【００２１】
サンプラ２１０は、クロック信号Ｔに応答して、被測定物１００の出力信号である被測定信号Ｓ（ｔ）を標本化する装置である。なお、被測定物１００は、ＤＵＴとも称する。サンプラ２１０の動作には、トラックホールドモードと、サンプルホールドモードがある。トラックホールドモード時のサンプラ２１０は、クロック信号源３１０の出力信号レベルに応答して、被測定信号Ｓ（ｔ）に追従する信号を出力するトラック状態、または、被測定信号Ｓ（ｔ）を保持し且つ保持した信号を出力するホールド状態になる。サンプルホールドモードのサンプラ２１０は、クロック信号源３１０の出力信号の正エッジもしくは負エッジまたは両エッジに応答して保持した被測定信号Ｓ（ｔ）を出力する。本実施形態において、サンプラ２１０は、トラックホールドモードで動作する。クロック信号Ｔが論理レベル・ロー（ｌｏｗ）である時、サンプラ２１０はトラック状態となり、信号Ｓ（ｔ）を出力する。一方、クロック信号が論理レベル・ハイ（ｈｉｇｈ）である時、サンプラ２１０はホールド状態となり、保持結果である信号ＳＨ（ｔ）を出力する。
【００２２】
クロック信号源３１０は、クロック信号Ｔを発生する装置である。本実施形態において、クロック信号Ｔは、一定周期で繰り返す矩形波信号であって、サンプラ２１０と基準信号源３２０と時間間隔解析器３３０に供給される。クロック信号Ｔは、所望する一定間隔の時刻を知らせることができれば、如何なる変形も可能である。例えば、クロック信号Ｔの波形は、矩形波に限定されず、その他の波形、例えば、正弦波、鋸歯状波、三角波などであっても良い。
【００２３】
比較器２２０は、入力される２信号を比較して、比較結果を出力する装置である。比較器２２０は、サンプラ２１０の出力信号と基準信号発生器３２０の出力信号が印加されている。比較器２２０の出力信号Ｄは、２値の論理信号である。サンプラ２１０の出力信号が基準信号発生器３２０の出力信号より大きい時、比較器２２０の出力信号は論理レベル・ハイ（ｈｉｇｈ）を出力する。サンプラ２１０の出力信号が基準信号発生器３２０の出力信号より小さい時、比較器２２０の出力信号は論理レベル・ロー（ｌｏｗ）を出力する。サンプラ２１０の出力信号と基準信号発生器３２０の出力信号が同レベルである時、比較器２２０の出力信号は直前の論理レベルを出力する。
【００２４】
基準信号発生器３２０は、既知の基準信号Ｒ（ｔ）を発生する装置である。基準信号Ｒ（ｔ）は、周期比１：Ｍでクロック信号Ｔに同期する。なお、Ｍは整数である。例えば、Ｍが２である場合、クロック信号Ｔの周期は基準信号Ｒ（ｔ）の周期の２倍となる。念のため述べておくが、同期とは、２以上の周期的事象の周期が同じであるか、整数比になることをいう。基準信号Ｒ（ｔ）の最大レベルは被測定信号Ｓ（ｔ）の最大レベル以上であり、基準信号Ｒ（ｔ）の最小レベルは被測定信号Ｓ（ｔ）の最小レベル以下である。基準信号Ｒ（ｔ）の波形は、余弦波に限定されず、その他の波形、例えば、正弦波、鋸歯状波、三角波、矩形波などであっても良い。本実施形態において、基準信号Ｒ（ｔ）は、クロック信号Ｔと同じ周期で繰り返す余弦波信号である。また、基準信号発生器３２０は、図示しないディジタル信号源ＺとフィルタＦを具備する。ディジタル信号源Ｚは、変調された２値信号（ディジタル信号）を出力する。フィルタＦは、該ディジタル信号を濾波する。フィルタＦは、基準信号源３２０から分離され、アダプタ２００に具備されても良い。ディジタル信号源Ｚの変調は、デルタシグマ変調やＰＷＭ変調など、所望のアナログ信号を２値パルスで表現できる変調方式であれば何でも良い。
【００２５】
時間間隔解析器３３０は、入力される信号の遷移を検出し、検出した遷移のタイムスタンプを取得したり、検出した遷移間の時間間隔を測定する装置である。時間間隔解析器３３０には、比較器２２０の出力信号Ｄとクロック信号Ｔが印加される。時間間隔解析器３３０は、タイムインターバルアナライザやトランジションアナライザ（遷移時間解析器）とも称され、ＴＩＡと略称される。
【００２６】
演算装置３４０は、時間間隔解析器３３０の解析結果を処理するための装置である。演算装置３４０は、当該処理のために基準信号Ｒ（ｔ）の知識を知っている。本明細書において、信号の知識とは、信号を表す、時間についての関数である。または、信号の知識とは、時間と信号振幅とに関する表である。演算装置３４０は、例えば、ＡＳＩＣやＦＰＧＡ、ＤＳＰやＣＰＵ、ＰＣやワークステーションなどである。
【００２７】
次に、Ａ／Ｄ変換システム１０の動作について説明する。以下、図１に加えて、図２および図３を参照する。図２は、Ａ／Ｄ変換システム１０の動作を示すフローチャートである。図３は、Ａ／Ｄ変換システム１０内の各信号の様子を示すタイミングチャートである。図３において、縦軸は振幅レベルを表し、横軸は時間を表す。図３において、ＨとＬは、論理レベルである。
【００２８】
［ステップＳ１０］まず、サンプラ２１０が、クロック信号Ｔに応答して、被測定信号Ｓ（ｔ）を標本化する。被測定信号Ｓ（ｔ）はクロック信号Ｔのレベルがローからハイに遷移する時に標本化され、標本化された結果はクロック信号Ｔのレベルがハイの期間保持される。従って、被測定信号Ｓ（ｔ）は時刻ｔｓ１、ｔｓ２、ｔｓ３、ｔｓ４およびｔｓ５のそれぞれにおいてサンプラ２１０により保持され（標本化され）、対応する保持結果ＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４およびＳＨ５が出力される。そして、保持結果ＳＨ１、ＳＨ２、ＳＨ３、ＳＨ４およびＳＨ５が信号ＳＨ（ｔ）を構成する。
【００２９】
［ステップＳ１１］また、クロック信号Ｔと同じ周期で繰り返す余弦波信号Ｒ（ｔ）が、基準信号源３２０により生成され、比較器２２０に印加される。
【００３０】
［ステップＳ１２］サンプラ２１０の出力信号と基準信号である余弦波信号Ｒ（ｔ）とが、比較器２２０において比較される。両信号のレベルの大小関係は、時刻ｔｘ１からｔｘ５のそれぞれにおいて変化し、その変化は、比較結果を示す信号Ｄに遷移を生じさせる。
【００３１】
［ステップＳ１３］時間間隔解析器３３０は、信号Ｄの遷移とクロック信号Ｄの遷移との時間間隔を測定する。この時間間隔は、クロック信号Ｔの正エッジを基準とする、信号Ｄの正エッジの相対的なタイムスタンプとして測定することも可能である。
【００３２】
［ステップＳ１４］基準信号Ｒ（ｔ）の知識は既知である。また、基準信号Ｒ（ｔ）はクロック信号Ｔに同期している。従って、演算装置３４０において、ステップＳ１３において測定された時間間隔（相対的タイムスタンプ）と基準信号Ｒ（ｔ）の知識を参照することにより、標本化時刻であるｔｓ１、ｔｓ２、ｔｓ３、ｔｓ４およびｔｓ５のそれぞれにおけるディジタル振幅値を得ることができる。
【００３３】
［ステップＳ１５］得られたディジタル振幅値は、一定間隔の時刻におけるディジタル振幅のシーケンスになるように関連づけが施される。例えば、リアルタイムサンプリング方式で被測定信号Ｓ（ｔ）が標本化される場合、ディジタル振幅値を得られる順に並べれば、一定間隔の時刻におけるディジタル振幅のシーケンスが得られる。等価時間サンプリング方式で被測定信号Ｓ（ｔ）が標本化される場合、ディジタル振幅値を対応する標本化時刻を参照しながら並べ換えることにより、一定間隔の時刻におけるディジタル振幅のシーケンスが得られる。なお、関連づけされた結果は、図示しない記憶装置などに格納されるか、図示しない他の装置へ出力される。以上が、第一の実施形態についての説明である。
【００３４】
次に、第二の実施形態として、サンプラ２１０が、サンプルホールドモードで動作し、クロック信号Ｔの両エッジに応答して標本化する場合のＡＤ変換システム１０について説明する。構成は同じであるので、動作についてのみ説明する。以下、図１、図２および図４を参照する。図４は、Ａ／Ｄ変換システム１０内の各信号の様子を示すタイミングチャートである。図４において、縦軸は振幅レベルを表し、横軸は時間を表す。図３において、ＨとＬは、論理レベルである。
【００３５】
［ステップＳ２０］まず、サンプラ２１０が、クロック信号Ｔに応答して、被測定信号Ｓ（ｔ）を標本化する。被測定信号Ｓ（ｔ）はクロック信号Ｔの正エッジおよび負エッジの時刻において標本化され、標本化された結果は次の標本化まで保持される。従って、被測定信号Ｓ（ｔ）は時刻ｔｅ１からｔｅ１０のそれぞれにおいてサンプラ２１０により保持され（標本化され）、個々の時刻に対応する保持結果が出力される。そして、それらの保持結果が信号ＳＨ（ｔ）を構成する。
【００３６】
［ステップＳ２１］また、クロック信号Ｔと同じ周期で繰り返す余弦波信号Ｒ（ｔ）が、基準信号源３２０により生成され、比較器２２０に印加される。
【００３７】
［ステップＳ２２］サンプラ２１０の出力信号と基準信号である余弦波信号Ｒ（ｔ）とが、比較器２２０において比較される。両信号のレベルの大小関係は、時刻ｔｙ１からｔｙ１０のそれぞれにおいて変化し、その変化は、比較結果を示す信号Ｄに遷移を生じさせる。
【００３８】
［ステップＳ２３］時間間隔解析器３３０は、信号Ｄの遷移とクロック信号Ｄの遷移との時間間隔を測定する。この時間間隔は、クロック信号Ｔの正エッジを基準とする、信号Ｄの正エッジの相対的なタイムスタンプとして測定することも可能である。
【００３９】
［ステップＳ２４］基準信号Ｒ（ｔ）の知識は既知である。また、基準信号Ｒ（ｔ）はクロック信号Ｔに同期している。従って、演算装置３４０において、ステップＳ１３において測定された時間間隔（相対的タイムスタンプ）と基準信号Ｒ（ｔ）の知識を参照することにより、標本化時刻であるｔｅ１からｔｅ１０のそれぞれにおけるディジタル振幅値を得ることができる。
【００４０】
［ステップＳ２５］得られたディジタル振幅値は、一定間隔の時刻におけるディジタル振幅のシーケンスになるように関連づけが施される。ディジタル振幅値の並べ方（関連づけ）は、ステップＳ１５と同様である。なお、関連づけされた結果は、図示しない記憶装置などに格納されるか、図示しない他の装置へ出力される。
【００４１】
ＡＤ変換システム２０は、基準信号の遷移を有効に利用し、ＡＤ変換システム１０に比べて２倍の標本化サイクルを得ている。トラックホールドモードでサンプラ２１０を動作させて、同等の標本化サイクルを実現する場合には、十分なトラック時間の確保が必須になる。トラック時間は、基準信号レベルの全幅を被測定信号レベルの全幅よりも広くすることにより確保される。以上が、第二の実施形態についての説明である。
【００４２】
ところで、基準信号Ｒ（ｔ）は、標本化サイクルの１周期内において、少なくとも被測定信号Ｓ（ｔ）の全幅を、一様に緩やかにレベル掃引することが望ましい。基準信号の時間に対する振幅の傾きが緩やかであるほど、最終的に得られるディジタル振幅値の精度や分解能を向上させることができるからである。基準信号の時間に対する振幅の傾きを緩やかにするためには、以下の２通りの方法がある。第一の方法は、被測定信号Ｓ（ｔ）の全幅を、レベル方向において複数の区間に分割し、各区間の全幅をレベル掃引する基準信号を、各区間ごとに生成する。第二の方法は、第一の実施形態として説明したＡＤ変換システム１０を複数用意して、それらを少しずつずれた時刻に同期させて動作させる。いわゆる、インターリーブ方式である。
【００４３】
第一の方法を実施する場合のシステムは、例えば、図５に示すような構成を有する。図５に示すＡＤ変換システム４０は、本発明の第三の実施形態である。ＡＤ変換システム４０は、サンプラ４１０と、クロック信号源４２０と、Ｎ個のモジュール（４００−１〜Ｎ）を備える。各モジュール（４００−１〜Ｎ）は、それぞれ、比較器（４３０−１〜Ｎ）と、基準信号源（４４０−１〜Ｎ）と、時間間隔解析器（４５０−１〜Ｎ）を備える。また、各時間間隔解析器（４５０−１〜Ｎ）には、図示しない演算装置がシステム全体に対して少なくとも１つ、または、各モジュール（４００−１〜Ｎ）ごとに少なくとも１つ接続される。
【００４４】
特に明示しない限り、各構成要素の構成や動作およびシステム全体としての動作は、第一の実施形態の説明を援用する。注目すべき点は、基準信号源４４０−ｉの出力信号である基準信号Ｒｉ（ｔ）の主たるレベル範囲が互いに異なることである。ここで、ｉは、１≦ｉ≦Ｎ、である。各基準信号Ｒ１（ｔ）〜ＲＮ（ｔ）のレベル範囲は、隣接するように配置されるか、少し重なるように配置される。そして、基準信号Ｒ１（ｔ）〜ＲＮ（ｔ）の集合が、被測定信号Ｓ（ｔ）の全幅を包含する。
【００４５】
ＡＤ変換システム４０の動作は、おおむね以下の通りである。クロック信号源４２０は、クロック信号Ｔを発生する。クロック信号Ｔは、サンプラ４１０と、各比較器（４３０−１〜Ｎ）と、各基準信号源（４４０−１〜Ｎ）と、時間間隔解析器（４５０−１〜Ｎ）に供給される。サンプラ４１０は、クロック信号Ｔに応答して被測定信号Ｓ（ｔ）を標本化する。各比較器（４３０−１〜Ｎ）において、サンプラ４１０の出力信号と、関連する基準信号Ｒｉ（ｔ）とが比較される。基準信号Ｒｉ（ｔ）は、全て、周期比１：Ｍでクロック信号Ｔに同期する既知の信号である。そして、クロック信号Ｔと信号Ｄ１〜ＤＮのそれぞれとの時間間隔が測定され、Ｎ個の測定値が得られる。図示しない演算装置は、それらの測定値の少なくとも１つと、関連する基準信号の知識とを参照して、１つのディジタル振幅値を得る。一定間隔の時刻への関連づけは、上述のとおりである。
【００４６】
第二の方法を実施する場合のシステムは、例えば、図６に示すような構成を有する。図６に示すＡＤ変換システム５０は、本発明の第四の実施形態である。ＡＤ変換システム５０は、クロック信号源５２０と、Ｎ個のモジュール（５００−１〜Ｎ）を備える。各モジュール（５００−１〜Ｎ）は、それぞれ、サンプラ（５１０−１〜Ｎ）と、比較器（５３０−１〜Ｎ）と、基準信号源（５４０−１〜Ｎ）と、時間間隔解析器（５５０−１〜Ｎ）を備える。また、各時間間隔解析器（５５０−１〜Ｎ）には、図示しない演算装置がシステム全体に対して少なくとも１つ、または、各モジュール（５００−１〜Ｎ）ごとに少なくとも１つ接続される。
【００４７】
特に明示しない限り、各構成要素の構成や動作およびシステム全体としての動作は、第一の実施形態の説明を援用する。注目すべき点は、クロック信号源５２０が発生するクロック信号（Ｔ１〜ＴＮ）がインターリーブされた時刻を知らせることである。
【００４８】
ＡＤ変換システム５０の動作は、おおむね以下の通りである。クロック信号源５２０は、上記のとおり、クロック信号（Ｔ１〜ＴＮ）を発生する。クロック信号Ｔは、（５１０−１〜Ｎ）と、基準信号源（５４０−１〜Ｎ）と、時間間隔解析器（５５０−１〜Ｎ）に供給される。各モジュール（５００−１〜Ｎ）において、各クロック信号（Ｔ１〜ＴＮ）に同期して、時間間隔が測定される。図示しない演算装置は、それらの時間間隔の測定値と、関連する基準信号の知識を参照して、ディジタル振幅値を得る。一定間隔の時刻への関連づけは、上述のとおりである。
【産業上の利用可能性】
【００４９】
ＡＤ変換システム４０およびＡＤ変換システム５０は、アダプタとＡＴＥに分けて搭載することができる。また、アダプタ部をＤＵＴ内に搭載することが容易であるので、本発明は、ＢＩＳＴにも応用される。
【図面の簡単な説明】
【００５０】
【図１】本発明の第一の実施形態であるＡＤ変換システム１０の構成を示す図である。
【図２】ＡＤ変換システム１０および本発明の第二の実施形態であるＡＤ変換システム２０の動作を示すフローチャートである。
【図３】ＡＤ変換システム１０内の各信号の遷移を示すタイミングチャートである。
【図４】ＡＤ変換システム２０内の各信号の遷移を示すタイミングチャートである。
【図５】本発明の第三の実施形態であるＡＤ変換システム１０の構成を示す図である。
【図６】本発明の第四の実施形態であるＡＤ変換システム１０の構成を示す図である。
【符号の説明】
【００５１】
１０，２０，４０，５０  アナログディジタル変換システム
１００  被測定物
２００  アダプタ
２１０  サンプラ
２２０  比較器
３１０  クロック信号源
３２０  基準信号源
３２０  基準信号発生器
３３０  時間間隔解析器
３４０  演算装置
【図１】
2006304035.tif 000003
【図２】
2006304035.tif 000004
【図３】
2006304035.tif 000005
【図４】
2006304035.tif 000006
【図５】
2006304035.tif 000007
【図６】
2006304035.tif 000008