(57)【要約】【課題】本発明は、低速回転時の低歪性とＡＧＣ制御の応答性とを両立させる振幅調整回路が形成された半導体集積回路装置を提供する。【解決手段】振幅調整回路２０において、最大値検出回路１１は、最大信号が入れ替わる前後にある程度歪んだ最大値信号ＭＡＸを出力し、最小値検出回路１２は、最小信号が入れ替わる前後にある程度歪んだ最小値信号ＭＩＮを出力する。これらの歪みは両者の差である振幅検出信号ＡＭＰの変動を緩和する。振幅検出信号ＡＭＰに基づいてロータ位置検出信号をＡＧＣ制御することで定振幅かつ正弦波状の信号Ｖ１〜Ｖ３が得られる。モータ駆動制御装置１は信号Ｖ１〜Ｖ３に基づいてモータを駆動する。この回路は平滑用コンデンサを含まないので、ＡＧＣ制御の応答性を損なわない。【選択図】図１
2006320199.tif 000002
【特許請求の範囲】
【請求項１】
ロータ位置を表す複数のホール信号を基に、複数の相のコイルを有するブラシレスモータを駆動するモータ駆動制御装置が形成された半導体集積回路装置であって、
前記モータ駆動制御装置は、
前記各ホール信号を増幅して出力する可変利得増幅手段を含み、前記可変利得増幅手段から出力される信号のうち最大となる信号と最小となる信号とのレベル差に基づく利得制御を行うことにより、前記各ホール信号を一定振幅に調整して得た信号を出力する振幅調整回路と、
前記振幅調整回路の出力信号から、コイルの電圧又は電流の目標値を示す参照信号を相ごとに生成する参照信号生成手段と、
前記各相の参照信号に基づいて前記ブラシレスモータの複数の相のコイルを駆動する駆動回路と
を備えることを特徴とする半導体集積回路装置。
【請求項２】
前記駆動回路は、前記各相の参照信号の波動に応じてパルス幅が変調されたＰＷＭ信号を相毎に出力して前記ブラシレスモータの複数の相のコイルを駆動する
ことを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記可変利得増幅手段は、前記各相に対応するものであり、制御信号に応じて利得が設定され、対応する前記各相の信号を増幅して出力し、
前記振幅調整回路は、更に、
前記各可変利得増幅手段から出力された信号のうち最大となる信号に基づいて最大値信号を出力する最大値検出手段と、
前記各可変利得増幅手段から出力された信号のうち最小となる信号に基づいて最小値信号を出力する最小値検出手段と、
前記最大値信号と前記最小値信号との差が所定の基準値よりも大きい場合、利得を下げる方向の制御信号を前記各可変利得増幅手段へ出力し、逆に小さい場合、利得を上げる方向の制御信号を前記各可変利得増幅手段へ出力する制御信号生成手段と
を備えることを特徴とする請求項２記載の半導体集積回路装置。
【請求項４】
前記最大値検出手段は、
一つの定電流源と、
各相各々について、当該相の前記各可変利得増幅手段から出力された信号がベースに入力され、かつ、エミッタが個別の抵抗を介して前記定電流源に接続されたＮＰＮトランジスタと
を備え、
前記最小値検出手段は、前記各抵抗と定電流源との接続点から前記最小値信号を出力する
ことを特徴とする請求項３に記載の半導体集積回路装置。
【請求項５】
前記最大値検出手段は、
一つの定電流源と、
各相各々について、当該相の前記各可変利得増幅手段から出力された信号それぞれがゲートに入力され、かつ、各ソースが前記定電流源に接続されたＮチャネルＭＯＳＦＥＴと
を備え、
前記最小値検出手段は、前記ソースと定電流源との接続点から前記最小値信号を出力する
ことを特徴とする請求項３に記載の半導体集積回路装置。
【請求項６】
前記可変利得増幅手段は、前記各相に対応するものであり、制御信号に応じて利得が設定され、対応する前記各相の信号を増幅して出力し、
前記振幅調整回路は、更に、
前記各可変利得増幅手段から出力された信号のうち最大となる信号に基づいて最大値信号を出力する最大値検出手段と、
前記各可変利得増幅手段から出力された信号のうち最小となる信号に基づいて最小値信号を出力する最小値検出手段と、
前記最大値信号と前記最小値信号との差が所定の基準値よりも大きい場合、利得を下げる方向の制御信号を前記各可変利得増幅手段へ出力し、逆に小さい場合、利得を上げる方向の制御信号を前記各可変利得増幅手段へ出力する制御信号生成手段と
を備えることを特徴とする請求項１記載の半導体集積回路装置。
【請求項７】
前記最大値検出手段は、
一つの定電流源と、
各相各々について、当該相の前記各可変利得増幅手段から出力された信号がベースに入力され、かつ、エミッタが個別の抵抗を介して前記定電流源に接続されたＮＰＮトランジスタと
を備え、
前記最小値検出手段は、前記各抵抗と定電流源との接続点から前記最小値信号を出力する
ことを特徴とする請求項６に記載の半導体集積回路装置。
【請求項８】
前記最大値検出手段は、
一つの定電流源と、
各相各々について、当該相の前記各可変利得増幅手段から出力された信号それぞれがゲートに入力され、かつ、各ソースが前記定電流源に接続されたＮチャネルＭＯＳＦＥＴと
を備え、
前記最小値検出手段は、前記ソースと定電流源との接続点から前記最小値信号を出力する
ことを特徴とする請求項６に記載の半導体集積回路装置。
【請求項９】
多相交流の各相の信号それぞれを一定振幅に調整して得た信号を出力する振幅調整回路が形成された半導体集積回路であって、
前記各相に対応し、制御信号に応じて利得が設定され、対応する前記各相の信号を増幅して出力する可変利得増幅手段と、
前記各可変利得増幅手段から出力された信号のうち最大となる信号に基づいて最大値信号を出力する最大値検出手段と、
前記各可変利得増幅手段から出力された信号のうち最小となる信号に基づいて最小値信号を出力する最小値検出手段と、
前記最大値信号と前記最小値信号との差が所定の基準値よりも大きい場合、利得を下げる方向の制御信号を前記各可変利得増幅手段へ出力し、逆に小さい場合、利得を上げる方向の制御信号を前記各可変利得増幅手段へ出力する制御信号生成手段と
を備えることを特徴とする半導体集積回路装置。
【請求項１０】
前記最大値検出手段は、
一つの定電流源と、
各相各々について、当該相の前記各可変利得増幅手段から出力された信号がベースに入力され、かつ、エミッタが個別の抵抗を介して前記定電流源に接続されたＮＰＮトランジスタと
を備え、
前記最小値検出手段は、前記各抵抗と定電流源との接続点から前記最小値信号を出力する
ことを特徴とする請求項９記載の半導体集積回路装置。
【請求項１１】
前記最大値検出手段は、
一つの定電流源と、
各相各々について、当該相の前記可変利得増幅手段から出力された信号それぞれがゲートに入力され、かつ、ソースが前記定電流源に接続されたＮチャネルＭＯＳＦＥＴと
を備え、
前記最小値検出手段は、前記ソースと前記定電流源との接続点から前記最小値信号を出力する
ことを特徴とする請求項９記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相交流信号を振幅調整して出力する振幅調整回路を集積化した半導体集積回路装置の技術に関する。
【背景技術】
【０００２】
従来、テープ記憶装置のヘッドドラムや、ディスク記憶装置の記録媒体を回転させる用途に、直流ブラシレスモータが広く用いられている。
ある種の典型的な直流ブラシレスモータは、ステータ上に１２０度の回転角をおいて、３組の巻線とホール素子とを備えている。これらのホール素子は、ロータの回転に伴って、互いに１２０度の位相差を有する３相のロータ位置検出信号を出力する。
【０００３】
そのような直流ブラシレスモータは、当該各ロータ位置検出信号に好適な位相遅延（例えば３０゜）を与えて生成した制御信号に従って巻線電流を供給する駆動制御装置によって駆動される。
この駆動制御装置の一例が、特許文献１に開示されている。
図１２は、特許文献１に示された駆動制御装置から本発明に関わる部分を抜粋した駆動制御装置９を示す機能ブロック図である。同図中、ホール素子９１〜９３及び巻線９４〜９６は、駆動されるモータの一部である。
【０００４】
駆動制御装置９において、電源９０から給電されたホール素子９１〜９３は、それぞれロータ位置検出信号Ｈ１〜Ｈ３を出力し、可変利得増幅器２１〜２３によって増幅され信号Ｘ１〜Ｘ３として出力される。減算回路３１〜３３は、信号Ｘ１〜Ｘ３のうち互いに隣接する２相間の差信号Ｐ１〜Ｐ３を算出し、電流駆動回路４１〜４３は、差信号Ｐ１〜Ｐ３に従った大きさの電流を巻線９４〜９６へ供給する。
【０００５】
可変利得増幅器２１〜２３の利得は、ホール素子特性のばらつき、温度変化、電源変動等の影響下においても信号Ｘ１〜Ｘ３の振幅が一定に保たれるように自動調整（ＡＧＣ：Automatic Gain Control）される。このＡＧＣは、前記各要因の変動下でモータを安定的に駆動することを可能にする。
このために、絶対値加算回路１９は、信号Ｘ１〜Ｘ３の絶対値和を算出することによって振幅検出信号Ｙを生成して出力する。そして、比較器２５は振幅検出信号Ｙと基準電圧２６との比較に応じて可変利得増幅器２１〜２３へ利得制御信号を出力する。これによって、信号Ｘ１〜Ｘ３の振幅は、基準電圧２６に応じた一定値に保たれる。
【０００６】
図１３は、駆動制御装置９における主要信号の波形図である。図１３（Ａ）は、ロータ位置検出信号Ｈ１〜Ｈ３を示している。ホール素子で検出する位置検出信号は、回転磁界に応じて変化する正弦波のような位置検出信号として得られる。図１３（Ｂ）は、ロータ位置検出信号Ｈ１〜Ｈ３を絶対値加算した場合に得られる信号であり、ある種の脈流である（この波形は実際の回路中には観測されない）。それぞれロータ位置検出信号Ｈ１〜Ｈ３がこの脈流の山部分において振幅をリミット（ＡＧＣ）される結果、信号Ｘ１〜Ｘ３は台形波のような乱れた信号となる（不図示）。
【０００７】
そして、図１３（Ｃ）は、差信号Ｐ１〜Ｐ３であり、何れも２つの乱れた台形波を減算して得られる複雑な波形を呈する。
【特許文献１】公開特許公報平２−１８８１８３号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来技術の回路は、前述したようにして、ロータ位置検出信号を一定振幅に調整することによってモータの安定駆動を実現するものの、モータを低騒音、低振動に駆動することができないという問題がある。モータの騒音、振動は、特に、ＡＶ（Audio/Video）機器等に使用されるディスク装置等で大きな問題となる。
モータを低騒音、低振動に駆動するためには、巻線電流値を滑らかに、望ましくは純粋な正弦波に従って、増加及び減少させることによって、不要なトルク変動を排除することが有効なのだが、従来技術の回路は、これに反して、台形波のように歪んだ信号Ｘ１〜Ｘ３から得た差信号Ｐ１〜Ｐ３を用いることによって、不要なトルク変動を持ち込んでしまう。
【０００９】
そこで、ロータ位置検出信号Ｈ１〜Ｈ３を正弦波のまま歪ませることなく一定振幅に調整した信号Ｘ１〜Ｘ３に得るために、例えば、振幅検出信号Ｙを平滑用コンデンサに通してリップル成分を除去することが考えられる。
しかし、モータの起動直後、及び停止直前のような低速回転時におけるリップル成分の周波数は１０Ｈｚ以下の低い周波数となり、そのようなリップル成分を遮断する低いカットオフ周波数を得るためには、１０μＦ〜１００μＦの大容量の平滑用コンデンサを用いざるを得ず、そうすると、そのコンデンサの充電時間のためにＡＧＣ制御の応答性が損なわれる。
【００１０】
広く一般的に知られているＡＧＣ回路では、可変利得増幅器の出力信号を検波し、その検波出力を平滑用コンデンサで平滑した制御電圧で可変利得制御増幅器の利得を制御しているが、この場合も前例と同様に、モータの起動直後、及び停止直前のような低速回転時における制御電圧のリップル成分が検出信号波形の歪みをもたらし、安定なモータ駆動を行うことができない。低速回転時の特性を重視すると１０μＦ〜１００μＦの大容量の平滑用コンデンサを用いないといけないが、回転速度の変動や検出信号の変動があった場合の応答性が悪くなるというように、前例と同じように低速回転時の低歪性とＡＧＣ制御の応答性を両立できないという問題がある。
【００１１】
上記の問題に鑑み、本発明は、低速回転時における検出信号の低歪性とＡＧＣ制御の応答性とを両立させる振幅調整回路が集積化された半導体集積回路装置の提供を目的とする。
【課題を解決するための手段】
【００１２】
上記問題を解決するため、本発明に係る半導体集積回路装置は、ロータ位置を表す複数のホール信号を基に、複数の相のコイルを有するブラシレスモータを駆動するモータ駆動制御装置が形成された半導体集積回路装置であって、前記モータ駆動制御装置は、前記各ホール信号を増幅して出力する可変利得増幅手段を含み、前記可変利得増幅手段から出力される信号のうち最大となる信号と最小となる信号とのレベル差に基づく利得制御を行うことにより、前記各ホール信号を一定振幅に調整して得た信号を出力する振幅調整回路と、前記振幅調整回路の出力信号から、コイルの電圧又は電流の目標値を示す参照信号を相ごとに生成する参照信号生成手段と、前記各相の参照信号に基づいて前記ブラシレスモータの複数の相のコイルを駆動する駆動回路とを備えることを特徴とする。
【発明の効果】
【００１３】
この構成において、一定振幅に調整された複数のホール信号が前記振幅調整回路から出力されるから、その各ホール信号をそのまま、又は単に位相シフトして得られる参照信号を基に、滑らかに変化する駆動電流を生成することができる。そのため、装置全体の回路構成は簡素であり、ブラシレスモータを低振動で駆動することができる。また、ＡＧＣの制御信号を平滑する必要がないから、モータの広い回転域で応答性が損なわれることがない。
【００１４】
また、前記振幅調整後のホール信号から得た位相情報に基づいて参照信号を合成する場合には次のような効果が得られる。一般に、ホール素子で検出されるホール信号の振幅は製造ばらつき、周囲温度等によって変化する。従って、この種の振幅調整回路が無い場合、ホール信号のレベルが小さくなると、位相検出誤差が相対的に大きくなる。それを改善するために、一般的なＡＧＣ回路を用いた場合、低速回転域になるとＡＧＣ制御信号のリップル成分が大きくなり、位置検出信号が歪むことから位相検出精度が劣化する。しかし、この構成では、ホール素子の検出レベルが変動しても、振幅調整回路から出力する位置検出信号が低歪かつ一定振幅に保たれるので位相の検出精度が維持される。その結果、低速回転域まで高い精度で参照信号が合成され、モータを良好に駆動できる。
【００１５】
前記駆動回路は、前記各相の参照信号の波動に応じてパルス幅が変調されたＰＷＭ信号を相毎に出力して前記ブラシレスモータの複数の相のコイルを駆動することとしてもよい。
この構成によれば、各コイルをＰＷＭ駆動することによって、高い電源効率が得られる。
【００１６】
また、前記可変利得増幅手段は、各相に対応するものであり、制御信号に応じて利得が設定され、対応する前記各相の信号を増幅して出力し、前記振幅調整回路は、更に、前記各可変利得増幅手段から出力された信号のうち最大となる信号に基づいて最大値信号を出力する最大値検出手段と、前記各可変利得増幅手段から出力された信号のうち最小となる信号に基づいて最小値信号を出力する最小値検出手段と、前記最大値信号と前記最小値信号との差が所定の基準値よりも大きい場合、利得を下げる方向の制御信号を前記各可変利得増幅手段へ出力し、逆に小さい場合、利得を上げる方向の制御信号を前記各可変利得増幅手段へ出力する制御信号生成手段とを備えることとしてもよい。
【００１７】
また、本発明に係る半導体集積回路装置は、多相交流の各相の信号それぞれを一定振幅に調整して得た信号を出力する振幅調整回路が形成された半導体集積回路装置であって、前記各相に対応し、制御信号に応じて利得が設定され、対応する前記各相の信号を増幅して出力する可変利得増幅手段と、前記各可変利得増幅手段から出力された信号のうち最大となる信号に基づいて最大値信号を出力する最大値検出手段と、前記各可変利得増幅手段から出力された信号のうち最小となる信号に基づいて最小値信号を出力する最小値検出手段と、前記最大値信号と前記最小値信号との差が所定の基準値よりも大きい場合、利得を下げる方向の制御信号を前記各可変利得増幅手段へ出力し、逆に小さい場合、利得を上げる方向の制御信号を前記各可変利得増幅手段へ出力する制御信号生成手段とを備える。
【００１８】
この構成によれば、前記最大値信号と前記最小値信号との差を前記各相の信号の振幅に比例する直流の制御信号として検出し、その制御信号が一定となるように前記各可変利得増幅手段を利得調整する。現実の最大値信号は最大の信号が入れ替わる前後にある程度歪み、また現実の最小値信号は最小信号が入れ替わる前後にある程度歪むが、これらの歪みは両者の差の変動を緩和する。これによって、前記可変利得増幅手段へ指示される利得の変動が緩和され、低歪な出力信号が得られる。また、本振幅調整回路は平滑用コンデンサを含まずに構成されるので、ＡＧＣ制御の応答性を損なうことがない。
【００１９】
また、前記最大値検出手段は、一つの定電流源と、各相各々について、当該相の前記各可変利得増幅手段から出力された信号がベースに入力され、かつ、エミッタが個別の抵抗を介して前記定電流源に接続されたＮＰＮトランジスタとを備え、前記最小値検出手段は、前記各抵抗と定電流源との接続点から前記最小値信号を出力することとしてもよい。
この構成によれば、前記最大値信号の歪み、及び前記最小値信号の歪みを、前記抵抗に応じて意図的に発生させることができるので、前記各可変利得増幅手段の出力信号に応じた最適な抵抗値を採用することにより、歪みを極小化させることができる。
【００２０】
また、前記最大値検出手段は、一つの定電流源と、各相各々について、当該相の前記各可変利得増幅手段から出力された信号それぞれがゲートに入力され、かつ、各ソースが前記定電流源に接続されたＮチャネルＭＯＳＦＥＴとを備え、前記最小値検出手段は、前記ソースと定電流源との接続点から前記最小値信号を出力することとしてもよい。
この構成によれば、前記最大値信号の歪み、及び前記最小値信号の歪みを、前記ＭＯＳＦＥＴの特性に応じて意図的に発生させることができるので、前記各可変利得増幅手段の出力信号に応じた最適なゲート長、ゲート幅を採用することにより、歪みを極小化させることができる。
【発明を実施するための最良の形態】
【００２１】
＜第１の実施の形態＞
第１の実施の形態における３相直流ブラシレスモータ用の駆動制御装置は、当該モータのロータ位置を表すホール信号（以降、ロータ位置検出信号と言う）を一定振幅に調整する振幅調整回路を含んで構成され、振幅調整後のロータ位置検出信号に基づいて当該モータへの給電を制御する。ここで、一定振幅とは、振幅調整の手がかりとなる程度の微小な振幅変動を含んではいるものの、モータを駆動制御する上では実用的に一定とみなせる振幅を言う。また、ホール素子を用いて得られるロータ位置検出信号は、従来技術の項で説明したように、回転磁界に応じて変化する正弦波のような信号である。
以下、第１の実施の形態におけるモータ駆動制御装置について、図面を参照しながら詳細に説明する。
＜全体構成＞
図１は、第１の実施の形態における振幅調整回路を用いた３相直流ブラシレスモータ用の駆動制御装置１を、駆動されるモータの一部を含めて表した機能ブロック図である。同図において、従来の技術の項で説明した駆動制御装置９と同一の構成要素に同一の符号を付して示す。図に示したように、駆動制御装置１は、駆動制御装置９と比べて、ロータ位置検出信号Ｈ１〜Ｈ３を振幅調整する制御信号を生成するための構成が異なる。
【００２２】
駆動制御装置１において、可変利得増幅器２１〜２３、振幅検出回路１０、比較器２５、基準電圧２６、及び位相補償用コンデンサ２７が、振幅調整回路２０を構成する。振幅調整回路２０は、出力される信号の振幅を一定に調整する目的をもって設定される利得でロータ位置検出信号Ｈ１〜Ｈ３を増幅する。
また、説明の便宜上、減算回路３１〜３３を総括して参照信号生成回路３０と言い、電流駆動回路４１〜４３を総括して駆動回路４０と言う。電源９０、ホール素子９１〜９３、及び巻線９４〜９６は、駆動されるモータの一部であり、駆動制御装置１には含まれない。
＜振幅検出回路１０＞
振幅検出回路１０は、平滑用コンデンサを用いずに構成され、ＡＧＣ制御の応答性を良好に保つと共に、リップル成分を従来よりも大幅に低減させた利得制御用の制御信号（振幅検出信号ＡＭＰ）を出力する。この特徴は、次のような構成によって実現される。
【００２３】
図２は、振幅検出回路１０の詳細な構成を示した等価回路図である。
振幅検出回路１０は、最大値検出回路１１、最小値検出回路１２、レベルシフト回路１４、及び減算器１３から構成される。
最大値検出回路１１は、定電流源１１７と、ＮＰＮトランジスタ１１１〜１１３と、抵抗１１４〜１１６とから構成される。ＮＰＮトランジスタ１１１〜１１３のそれぞれのベースには可変利得増幅器２１〜２３から信号Ｖ１〜Ｖ３が入力され、それぞれのエミッタは個別の抵抗１１４〜１１６を介して定電流源１１７に接続されている。最大値検出回路１１は各抵抗と定電流源１１７との接続点から最大値信号ＭＡＸを出力する。
【００２４】
レベルシフト回路１４において、定電流源１１９及びＰＮＰトランジスタ１１８は、最大値信号ＭＡＸのレベルを上方へシフトさせる。
最小値検出回路１２は、定電流源１２１と、ＰＮＰトランジスタ１２５〜１２７と、抵抗１２２〜１２４とから構成される。ＰＮＰトランジスタ１２５〜１２７のそれぞれのベースには可変利得増幅器２１〜２３から信号Ｖ１〜Ｖ３が入力され、それぞれのエミッタは個別の抵抗１２２〜１２４を介して定電流源１２１に接続されている。最小値検出回路１２は各抵抗と定電流源１２１との接続点から最小値信号ＭＩＮを出力する。
【００２５】
レベルシフト後の最大値信号ＭＡＸと、最小値信号ＭＩＮとは、減算器１３によってその差を算出され、振幅検出信号ＡＭＰとして出力される。この振幅検出信号ＡＭＰは、利得制御用の制御信号として可変利得増幅器２１〜２３へ与えられる。
図３は、振幅検出回路１０における主要信号の波形図である。この波形図は、抵抗１１４〜１１６、抵抗１２２〜１２４を何れも５．２ＫΩとし、定電流源１１７、１２１の電流値を何れも２５μＡとし、信号Ｖ１〜Ｖ３の振幅を何れも８００ｍＶｐ−ｐとし、信号Ｖ１〜Ｖ３の周波数を２００Ｈｚとして行ったシミュレーションの結果に基づいている。
【００２６】
なお、図３では、各信号のレベルをシフトして表示している。このようなレベルシフトは、好ましい結果を得るために適宜設計される事項である。信号を実際にレベルシフトするには、例えば図２に示したレベルシフト回路１４等を用いることができる。
最大値信号ＭＡＸは、図示したように、抵抗１１４〜１１６の作用によって、最大となる信号が入れ替わる前後において変化率が緩和された（言うなれば、歪んだ）波形となる。最小値信号ＭＩＮも、同様に、最小となる信号が入れ替わる前後において歪んだ波形となる。これらの歪みは、図から明らかに、両者の差である振幅検出信号ＡＭＰの変動を緩和する方向に作用する。
【００２７】
振幅検出信号ＡＭＰは、前記シミュレーションの結果、その最大電圧が４３９ｍＶ、最小電圧が４３０ｍＶと求まり、（振幅偏差／平均電圧）によってリップル成分を評価すれば、（（４３９ｍＶ−４３０ｍＶ）／（（４３９ｍＶ＋４３０ｍＶ）／２））から、約２％のリップル成分を含んでいると算出される。
＜最大値検出回路１１における抵抗の作用＞
信号Ｖ１、Ｖ２の大小が入れ替わる前後における最大値信号ＭＡＸの変化率は、抵抗１１４、１１５によって次のようにして緩和される。
【００２８】
図４は、抵抗がある場合の最大値信号ＭＡＸＲを詳細に示した波形図である。同図には、比較のため、抵抗がない（抵抗値を０Ωとした）場合の最大値信号ＭＡＸ０を併記している。
（１）Ｖ１に比べてＶ２が十分に小さい期間、ＮＰＮトランジスタ１１１（以下Ｔｒ１１１と略記する）はＯＮ、ＮＰＮトランジスタ１１２（以下Ｔｒ１１２と略記する）はＯＦＦなので、Ｖ１からＴｒ１１１に関係するベース・エミッタ間電圧ＶＢＥ、と抵抗に生じる電圧ＩＥ・Ｒとを差し引いた電圧Ｖ１−（ＶＢＥ＋ＩＥ・Ｒ）が最大値信号ＭＡＸＲとして得られる。
（２）Ｖ２がＶ１−ＩＥ・Ｒを上回ると、Ｔｒ１１２のエミッタ電流が流れ始めると同時に、同一の定電流源１１７から供給されるＴｒ１１１のエミッタ電流が減少し始める。この後、Ｖ２の上昇に伴って、Ｔｒ１１１に関係する（ＶＢＥ＋ＩＥ・Ｒ）が減少し、ＴＲ１１２に関係する（ＶＢＥ＋ＩＥ・Ｒ）が増大する。これにより、Ｖ１及びＶ２のそれぞれに、両者の差に応じた重みを付けて加算した電圧が最大値信号ＭＡＸＲとして得られる。
（３）その後、Ｖ１がＶ２−ＩＥ・Ｒを下回ると、Ｔｒ１１１は完全にＯＦＦするので、電圧Ｖ２−（ＶＢＥ＋ＩＥ・Ｒ）が最大値信号ＭＡＸＲとして得られる。
【００２９】
このように、信号Ｖ１及び信号Ｖ２の差が抵抗値に依存するしきい値（ここではＩＥ・Ｒ）と等しいか又はより大きい場合、大きいほうの信号に関係する単一のトランジスタがＯＮするので、最大値信号ＭＡＸＲは当該大きいほうの信号に沿って変化する。逆に小さい場合には２つのトランジスタがＯＮするので、最大値信号ＭＡＸＲは信号Ｖ１及び信号Ｖ２のそれぞれに、両者の差に応じた重みを付けて加算した電圧となり、信号Ｖ１に沿った変化から信号Ｖ２に沿った変化へと滑らかに移行する。
【００３０】
抵抗がない場合の最大値信号ＭＡＸ０は、前記しきい値がＶＢＥである場合として説明される。
２つのトランジスタがＯＮする期間を移行期間と呼び、抵抗がある場合の移行期間ｔＲと抵抗がない場合の移行期間ｔ０とを、図４に表示した。ｔ０＜ｔＲであり、抵抗を大きくするほど前記しきい値が大きくなって移行期間が延長され、最大値信号ＭＡＸＲの変化率が一層緩和される。
【００３１】
なお、ここで説明した作用は、Ｖ２からＶ３、及びＶ３からＶ１への移行期間における最大値信号に関しても同様に生じ、また、最小値検出回路１２においても同様に生じるものである。
＜第１のまとめ＞
以上説明したように、第１の実施の形態の振幅検出回路１０を用いて、振幅検出信号ＡＭＰに含まれるリップル成分を約２％に低減できる条件を見出した。
【００３２】
３相の純粋な正弦波の絶対値和で与えられる従来の振幅検出信号について振幅偏差／平均電圧で表されるリップル成分は約１４％と算出されるから、この振幅検出回路１０は従来と比べて大幅なリップル低減を達成する。
振幅調整回路２０は、この振幅検出信号ＡＭＰをＡＧＣ用制御信号としてロータ位置検出信号Ｈ１〜Ｈ３の振幅を調整するので、低リップルでかつ正弦波のまま一定振幅に調整された信号Ｖ１〜Ｖ３が得られる。振幅検出信号ＡＭＰは平滑用コンデンサを用いずに生成されるため、当該振幅検出信号ＡＭＰを用いてＡＧＣ制御を行っても応答性は損なわれない。
【００３３】
参照信号生成回路３０における減算回路３１〜３３は、位相シフタとして機能しており、信号Ｖ１〜Ｖ３のうちの２つを単純に減算することによって、各巻線の電流の目標値として望ましい位相の参照信号を得る。減算回路３１〜３３はモータコイルとホール素子との位置が適切であれば不要である。つまり、振幅調整回路２０から直接、信号Ｖ１〜Ｖ３を参照信号として得ることができる。
【００３４】
駆動回路４０は、得られた参照信号に従った大きさの電流を巻線９４〜９６へ供給する。なお、参照信号が各巻線の電圧の目標値を表し、駆動回路が各巻線を電圧駆動するとしても、もちろん構わない。
＜第２の実施の形態＞
第２の実施の形態における駆動制御装置は、第１の実施の形態に示した駆動制御装置と比べて全体構成（図１参照）は同一であるが、振幅検出回路の詳細な構成が異なる。以下、第２の実施の形態の振幅検出回路について詳細に説明する。
＜振幅検出回路１５＞
図５は、第２の実施の形態の振幅検出回路１５の詳細な構成を示した等価回路図である。振幅検出回路１５は、振幅検出回路１０と同様に、最大値及び最小値の差に基づいて振幅を検出する。しかしながら、振幅検出回路１０がＮＰＮトランジスタ及びＰＮＰトランジスタを用いて構成されるのに対して、振幅検出回路１５はＭＯＳＦＥＴ（Metal Oxide Semiconductor Filed Effect Transistor）を用いて構成される。
【００３５】
振幅検出回路１５は、最大値検出回路１６、最小値検出回路１７、及び減算器１３から構成される。
最大値検出回路１６は、定電流源１６４と、ＮチャネルＭＯＳＦＥＴ１６１〜１６３とから構成される。ＮチャネルＭＯＳＦＥＴ１６１〜１６３のそれぞれのゲートには、可変利得増幅器２１〜２３から信号Ｖ１〜Ｖ３が入力され、それぞれのソースは定電流源１６４に接続されている。最大値検出回路１６は各ソースと定電流源１６４との接続点から最大値信号ＭＡＸを出力する。
【００３６】
最小値検出回路１７は、定電流源１７１と、ＰチャネルＭＯＳＦＥＴ１７２〜１７４とから構成される。ＰチャネルＭＯＳＦＥＴ１７２〜１７４のそれぞれのゲートには、可変利得増幅器２１〜２３から信号Ｖ１〜Ｖ３が入力され、それぞれのソースは定電流源１７１に接続されている。最小値検出回路１７は各ソースと定電流源１７１との接続点から最小値信号ＭＩＮを出力する。
【００３７】
最大値信号ＭＡＸと、最小値信号ＭＩＮとは、減算器１３によってその差を算出され、振幅検出信号ＡＭＰとして出力される。
図６は、振幅検出回路１５における主要信号の波形図である。この波形図は、定電流源１６４、１７１の電流値を何れも２５μＡとし、信号Ｖ１〜Ｖ３の振幅を何れも８００ｍＶｐ−ｐとし、信号Ｖ１〜Ｖ３の周波数を２００Ｈｚとし、ＮチャネルＭＯＳＦＥＴ１６１〜１６３のゲート長を３μｍ、ゲート幅１．５μｍとし、ＰチャネルＭＯＳＦＥＴ１７２〜１７４のゲート長を３μｍ、ゲート幅４．５μｍとして行ったシミュレーションの結果に基づいている。
【００３８】
なお、各信号は、第１の実施の形態と同様、そのレベルを適宜シフトして表している。
最大値信号ＭＡＸは、図示したように、ＭＯＳＦＥＴの非線形（２乗）特性の作用によって、最大となる信号が入れ替わる前後において変化率が緩和された波形となる。最小値信号ＭＩＮも、同様に、最小となる信号が入れ替わる前後において変化率が緩和された波形となる。前記シミュレーションの結果から、振幅検出信号ＡＭＰの平均電圧は１０５ｍＶ、含まれるリップル成分は約０．８％と算出される。
＜第２のまとめ＞
以上説明したように、第２の実施の形態の振幅検出回路１５を用いて、振幅検出信号ＡＭＰに含まれるリップル成分を約０．８％に低減できる条件を見出した。
【００３９】
第２の実施の形態による振幅調整回路に含まれた最大値検出回路１６、及び最小値検出回路１７は何れも抵抗を含まず、同種の回路としては一般的な構成を採るが、増幅素子をＮチャネルＭＯＳＦＥＴ、及びＰチャネルＭＯＳＦＥＴとし、その非線形特性の作用を用いることによってリップル成分の低減を達成する。
振幅検出回路１５によって得られた振幅検出信号ＡＭＰを用いてロータ位置検出信号Ｈ１〜Ｈ３の振幅を調整した場合もまた、第１の実施の形態と同様に、低リップルでかつ正弦波のまま一定振幅に調整された信号Ｖ１〜Ｖ３が得られる。振幅検出信号ＡＭＰは平滑用コンデンサを用いずに生成されるため、当該振幅検出信号ＡＭＰを用いてＡＧＣ制御を行っても応答性は損なわれない点も、第１の実施の形態と同様である。
＜第３の実施の形態＞
第３の実施の形態における駆動制御装置は、第１の実施の形態に示した駆動制御装置と比べて振幅検出回路の構成が異なる。
【００４０】
図７は、第３の実施の形態における駆動制御装置２を、駆動されるモータの一部を含めて表した機能ブロック図である。同図において、第１の実施の形態で説明した駆動制御装置１と同一の構成要素に同一の符号を付して示す。
＜振幅検出回路１８＞
振幅検出回路１８は、２乗回路１８１〜１８３、及び加算回路１８４から構成され、可変利得増幅器２１〜２３から出力された信号Ｖ１〜Ｖ３の２乗和を算出して得た振幅検出信号ＡＭＰを出力する。
【００４１】
３相の純粋な正弦波の２乗和値が振幅に比例した定数になることと、ロータ位置検出信号Ｈ１〜Ｈ３が３相の正弦波であることから、この振幅検出信号ＡＭＰは、ほとんどリップル成分を含まず、かつロータ位置検出信号Ｈ１〜Ｈ３に比例した理想的な信号となる。
図８は、振幅検出回路１８における主要信号の波形図である。ほとんどリップル成分を含まない振幅検出信号ＡＭＰが得られる結果、ロータ位置検出信号Ｈ１〜Ｈ３は、ほとんど歪むことなく一定振幅の信号Ｖ１〜Ｖ３に増幅される。
＜第３のまとめ＞
振幅検出回路１８によって得られた振幅検出信号ＡＭＰを用いてロータ位置検出信号Ｈ１〜Ｈ３の振幅を調整した場合もまた、第１及び第２の実施の形態と同様に、低リップルでかつ正弦波のまま一定振幅に調整された信号Ｖ１〜Ｖ３が得られる。振幅検出信号ＡＭＰは平滑用コンデンサを用いずに生成されるため、当該振幅検出信号ＡＭＰを用いてＡＧＣ制御を行っても応答性が損なわれない点も、第１及び第２の実施の形態と同様である。
＜第４の実施の形態＞
第４の実施の形態における駆動制御装置は、ロータ位置検出信号の位相に基づいて参照信号を合成し、当該合成された参照信号を用いて各巻線をＰＷＭ（Pulse Width Modulation）駆動する。以下、第４の実施の形態の駆動制御装置について詳細に説明する。
＜全体構成＞
図９は、第４の実施の形態における駆動制御装置３の全体構成を表す機能ブロック図である。第１の実施の形態で説明した駆動制御装置１に含まれる構成要素に同一の符号を付して示し、説明を省略する。
【００４２】
図１０は、駆動制御装置３における主要信号の時間変化を示す波形図である。
振幅調整回路２９は、振幅調整回路２０に比べて、振幅調整後の信号が差動出力される点で異なる。可変利得増幅器２１〜２３はロータ位置検出信号Ｈ１〜Ｈ３を一定振幅に調整して得た信号Ｖ１〜Ｖ３を差動出力する。当該信号Ｖ１〜Ｖ３は、差動増幅器１０１〜１０３を介して振幅検出回路１０へ入力されると共に、参照信号生成回路５０の比較器５１〜５３へ入力され信号ごとにその極性が判断される。図１０に、信号Ｖ１及びＶ２についてそれぞれ得られる極性判断信号Ａ及びＢを例示する。この極性判断によって、信号ごとの位相情報が抽出される。
【００４３】
スロープ生成回路５４〜５６は、それぞれ比較器５１〜５３の判断結果が正極性を示す期間に増加し負極性を示す期間に減少するスロープ波を生成する。図１０に、極性判断信号Ａ及びＢについてそれぞれ得られるスロープ波Ｃ及びＤを例示する。
減算回路５７は、生成されたスロープ波のうちの２つの差によって表される参照信号を巻線ごとに合成する。スロープ波が三角波である場合、得られる参照信号は台形波である。図１０に、スロープ波ＣからＤを減じて得られる参照信号Ｅを例示する。
【００４４】
駆動回路６０において、ＰＷＭ基準信号生成回路６４はＰＷＭ基準信号Ｆを生成する。ＰＷＭ基準信号Ｆは、例えば三角波や鋸歯波等である。パワートランジスタ７４〜７９は、比較器６１〜６３からの比較結果信号とインバータ７１〜７３によって得られるその反転信号に従ってスイッチングされ、巻線９４〜９６への給電を行う。図１０に、比較器６１から出力される比較結果信号Ｇを例示する。比較結果信号Ｇは、参照信号ＥがＰＷＭ基準信号Ｆよりも大きい期間にハイレベルとなる。他の比較器６２及び６３からも、それぞれ位相が異なる同様の比較結果信号が出力される。
＜第４のまとめ＞
振幅調整回路２９は、モータの回転速度の広い範囲にわたってロータ位置検出信号を一定振幅に調整するので、特に低速回転域まで当該信号が一定振幅で得られることは、次のような効果を生じる。駆動制御装置３では振幅調整回路２９を用いることによって低速回転域までロータ位置検出信号が低歪かつ一定振幅に保たれるので、高精度な参照信号を生成することができる。その参照信号を基に比較器による比較動作を行うと、良好な極性判断精度が維持され、モータを良好に駆動することができる。
＜第５の実施の形態＞
第５の実施の形態における駆動制御装置は、振幅調整後のロータ位置検出信号を参照信号として用いて各巻線をＰＷＭ（Pulse Width Modulation）駆動する。以下、第５の実施の形態の駆動制御装置について詳細に説明する。
＜全体構成＞
図１１は、第５の実施の形態における駆動制御装置４の全体構成を表す機能ブロック図である。第１及び第４の実施の形態で説明した駆動制御装置１及び３に含まれる構成要素に同一の符号を付して示し、説明を省略する。
【００４５】
振幅調整回路２０において、前述したように、比較器２５から交流成分を殆ど含まない制御電圧が得られるため、その制御電圧でＡＧＣ制御される可変利得増幅器２１〜２３は、歪みの少ない正弦波の出力信号（ホール素子から出力されるロータ位置検出信号）Ｖ１〜Ｖ３を出力することができる。
参照信号生成回路５８は、信号Ｖ１〜Ｖ３の位相をシフトして得た正弦波の参照信号 Ｙ１〜Ｙ３を出力する。参照信号生成回路５８は、図１の参照信号生成回路３０と実質的に等価であってもよい。
【００４６】
駆動回路８０において、相ごとに設けられたＰＷＭコンパレータ８１〜８３は、ＰＷＭ基準信号生成回路６４が出力する三角波信号と、対応する相の参照信号Ｙ１、Ｙ２、又はＹ３とを比較して、各相の参照信号の波動に応じてパルス幅が変調されたＰＷＭ信号を出力する。そして、その出力に接続されたＣＭＯＳインバータ回路８４〜８６は、巻線９４〜９６をＰＷＭ駆動する。
＜第５のまとめ＞
この駆動制御装置によれば、モータの低速回転域であっても、平滑用コンデンサを用いずに低歪みでかつ一定振幅のロータ位置検出信号が得られるため、誤差の少ないＰＷＭ信号で各相の巻線を駆動することができ、低速回転域においても回転むらの少ない安定なモータ駆動を行うことができる。
＜その他の変形例＞
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）本発明は、実施の形態で説明したステップを含む方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
【００４７】
また、本発明は、前記プログラム又は前記デジタル信号を記録したコンピュータ読取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ、ＭＯ、ＤＶＤ、ＢＤ、半導体メモリ等であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
【００４８】
また、本発明は、デジタル信号プロセッサ及びメモリを備えたコンピュータシステムであり、前記メモリは前記プログラムを記憶しており、前記デジタル信号プロセッサは前記メモリに記憶されている前記プログラムに従って動作することにより、前記方法を実現するとしてもよい。
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
（２）本発明の振幅調整回路を、駆動制御装置に関する他の技術と併用しても構わない。
【００４９】
例えば、モータのトルク調整を可能とするための技術と併用する場合、電流駆動回路４１〜４３は、減算回路３１〜３３から与えられた差信号の振幅を、外部から与えられるトルク指令信号に応じて調整し、当該振幅調整後の差信号に比例した巻線電流を供給してもよい。
本発明の振幅調整回路によってロータ位置検出信号が低歪かつ一定振幅に増幅されているので、このような簡便な構成によって正確なトルク調整を行うことができる。
（３）実施の形態で説明した駆動制御装置は、ＩＣ（半導体集積回路）に形成されるとしてもよい。一例を代表して説明すれば、例えば図９の駆動制御装置３の枠内の回路をＩＣに形成してもよい。その場合、枠の上に示された白丸が、当該ＩＣが備える入出力端子を表す。
【００５０】
位相補償用コンデンサ２７は、図９に示すように外付けとしてもよく、また当該ＩＣの内部に形成されてもよい。パワートランジスタ７４〜７９は、図９に示すように当該ＩＣの内部に形成されてもよく、また外付けとしてもよい。
（４）実施の形態では、本発明の振幅調整回路を、３相直流ブラシレスモータのロータ位置検出信号の振幅調整に用いる例を説明した。しかしながら、本発明の振幅調整回路の用途が、ロータ位置検出信号の振幅調整に限定されないことはいうまでもない。
【００５１】
例えば、３相交流電源装置において、電圧と電流との位相差から力率を求める際に、電圧の検出信号と電流の検出信号とがそれぞれ正弦波で得られる場合に、本発明の振幅調整回路を用いて、それらを歪ませることなく一定振幅に調整してもよい。
【産業上の利用可能性】
【００５２】
本発明に係る半導体集積回路装置は、例えば、モータ駆動装置に利用できる。
【図面の簡単な説明】
【００５３】
【図１】第１の実施の形態における駆動制御装置を示す機能ブロック図である。
【図２】第１の実施の形態における振幅検出回路を示す等価回路図である。
【図３】当該振幅検出回路における主要信号の波形図である。
【図４】最大値検出回路における抵抗の作用を説明する波形図である。
【図５】第２の実施の形態における振幅検出回路を示す等価回路図である。
【図６】当該振幅検出回路における主要信号の波形図である。
【図７】第３の実施の形態における駆動制御装置を示す機能ブロック図である。
【図８】第３の実施の形態における振幅検出回路における主要信号の波形図である。
【図９】第４の実施の形態における駆動制御装置を示す機能ブロック図である。
【図１０】当該駆動制御装置における主要信号の波形図である。
【図１１】第５の実施の形態における駆動制御装置を示す機能ブロック図である。
【図１２】従来の駆動制御装置を示す機能ブロック図である。
【図１３】従来の駆動制御装置における主要信号の波形図である。
【符号の説明】
【００５４】
１〜３、９  駆動制御装置
１０    振幅検出回路
１１    最大値検出回路
１２    最小値検出回路
１３    減算器
１４    レベルシフト回路
１５    振幅検出回路
１６    最大値検出回路
１７    最小値検出回路
１８    振幅検出回路
１９    絶対値加算回路
２０    振幅調整回路
２１〜２３  可変利得増幅器
２５    比較器
２６    基準電圧
２７    位相補償用コンデンサ
２９    振幅調整回路
３０    参照信号生成回路
３１〜３３  減算回路
４０    駆動回路
４１〜４３  電流駆動回路
５０    参照信号生成回路
５１〜５３  比較器
５４〜５６  スロープ生成回路
５７    減算回路
５８    参照信号生成回路
５９    減算回路
６０    駆動回路
６１〜６３  比較器
６４    ＰＷＭ基準信号生成回路
７１〜７３  インバータ
７４〜７９  パワートランジスタ
８０    駆動回路
８１〜８３  ＰＷＭコンパレータ
８４〜８６  ＣＭＯＳインバータ回路
９０    電源
９１〜９３  ホール素子
９４〜９６  巻線
１０１〜１０３  差動増幅器
１１１〜１１３  ＮＰＮトランジスタ
１１４〜１１６  抵抗
１１７    定電流源
１１８    ＰＮＰトランジスタ
１１９、１２１  定電流源
１２２〜１２４  抵抗
１２５〜１２７  ＰＮＰトランジスタ
１６１〜１６３  ＮチャネルＭＯＳＦＥＴ
１６４、１７１  定電流源
１７２〜１７４  ＰチャネルＭＯＳＦＥＴ
１８１〜１８３  ２乗回路
１８４    加算回路
【図１】
2006320199.tif 000003
【図２】
2006320199.tif 000004
【図３】
2006320199.tif 000005
【図４】
2006320199.tif 000006
【図５】
2006320199.tif 000007
【図６】
2006320199.tif 000008
【図７】
2006320199.tif 000009
【図８】
2006320199.tif 000010
【図９】
2006320199.tif 000011
【図１０】
2006320199.tif 000012
【図１１】
2006320199.tif 000013
【図１２】
2006320199.tif 000014
【図１３】
2006320199.tif 000015