(57)【要約】【課題】  複数台の記憶装置の伝送に関する信号品質の劣化を防ぐ。【解決手段】  記憶装置システムは、搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、複数の信号伝送線路を介して複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と、複数の記憶装置と複数のシステム側通信部との間でやり取りされる信号を入力し、入力された信号を、予め設定された補正パラメータに基づいて補正し、補正後の信号を出力する１又は複数の信号補正部とを備える。補正パラメータは、記憶装置とシステム側通信部との間の信号伝送線路の長さと、信号補正部に入力される信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である。【選択図】図２９
2006042179.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶装置を搭載可能な記憶装置システムにおいて、
搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、
前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と、
前記複数の記憶装置と前記複数のシステム側通信部との間でやり取りされる信号を入力し、前記入力された信号を、予め設定された補正パラメータに基づいて補正し、補正後の信号を出力する１又は複数の信号補正部と
を備え、
前記補正パラメータは、記憶装置とシステム側通信部との間の信号伝送線路の長さと、前記信号補正部に入力される信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である、
記憶装置システム。
【請求項２】
前記補正パラメータは、信号のブースト値であり、
前記複数の信号補正部の各々は、前記記憶装置から送信される信号と、前記システム側通信部から送信される信号と、前記信号伝送線路を流れる信号とのうちの少なくとも一つを、前記ブースト値に基づいて増強し、前記増強後の信号を送信する、
請求項１記載の記憶装置システム。
【請求項３】
前記ブースト値は、信号伝送線路の長さに応じた符号間干渉減衰量に基づく値である、
請求項２記載の記憶装置システム。
【請求項４】
前記記憶装置属性は、前記記憶装置のデータ転送速度、種類及び提供元のうちの少なくとも一つである、
請求項１記載の記憶装置システム。
【請求項５】
前記データ転送速度は、導体損失よりも誘電損失が支配的となる信号周波数に基づく速度である、
請求項４記載の記憶装置システム。
【請求項６】
前記搭載された記憶装置の搭載態様に基づいて、前記搭載された記憶装置の記憶装置属性を判断する記憶装置属性判断部と、
前記複数種類の記憶装置属性にそれぞれ対応した複数の補正パラメータを記憶する補正パラメータ記憶域と、
前記判断された記憶装置属性に対応する補正パラメータであって、前記補正パラメータ記憶域に記憶されている補正パラメータを、前記複数の信号補正部のうちの、前記搭載された記憶装置に関わる信号補正部に設定する補正パラメータ設定部と
を更に備える請求項１記載の記憶装置システム。
【請求項７】
前記複数の記憶装置の各々は、記憶装置ケーシングに収納され、前記記憶装置ケーシングと一緒に、前記記憶装置システムに搭載されて、
前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備え、
前記記憶装置システムは、前記ケーシング接触部と接触するシステム側接触部を備え、
前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、
前記記憶装置属性判断部は、前記出力された前記記憶装置属性識別信号の波形に基づいて、前記搭載された記憶装置の記憶装置属性を判断する、
請求項６記載の記憶装置システム。
【請求項８】
複数の記憶装置を搭載可能な記憶装置システムにおける信号伝送方法において、
前記記憶装置システムには、
前記搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、
前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と
が備えられており、
各信号伝送線路毎に、以下の（Ａ）〜（Ｃ）のステップ、
（Ａ）記憶装置とシステム側通信部との間でやり取りされる信号を入力するステップ、
（Ｂ）前記入力された信号を、予め設定された補正パラメータに基づいて補正するステップ、
（Ｃ）補正後の信号を出力するステップ、
を実行し、
前記補正パラメータは、信号伝送線路の長さと、前記入力する信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である、
信号伝送方法。
【請求項９】
複数の記憶装置が接続されるプリント回路基板である記憶装置搭載基板と、
記憶装置搭載基板に接続されるプリント回路基板であって、前記記憶装置搭載基板を介して前記複数の記憶装置を制御する記憶装置制御基板と、
前記記憶装置制御基板上に備えられ、前記複数の記憶装置にそれぞれ複数の第一信号伝送線路を介して信号を送信する複数の送信回路と、
前記記憶装置制御基板上に備えられ、前記複数の記憶装置からそれぞれ複数の第二信号伝送線路を介して信号を受信する複数の受信回路と、
前記複数の送信回路にそれぞれ備えられる複数の信号補正装置と、
第一信号伝送線路の長さと、信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて定められた複数の信号ブースト値を記憶しているブースト値記憶域と、
前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つが設定されるブースト値設定域と、
前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つを前記ブースト値設定域に設定するプロセッサと
を備え、
前記ブースト値設定域は、前記複数の送信回路にそれぞれ対応した複数の設定域アドレスを有し、
前記プロセッサは、前記複数の設定域アドレスの各々に、その設定域アドレスに対応した送信回路が備える信号補正装置が使用すべき信号ブースト値であって、その送信回路が送信する信号の第一信号伝送線路の長さ、波長属性、及びその送信回路の信号の送信先となる記憶装置の記憶装置属性のうちの少なくとも一つに基づく信号ブースト値を設定し、
前記信号補正装置は、信号を入力し、入力された信号を、自分を備える送信回路に対応した設定域アドレスに設定されている信号ブースト値に基づいて増強し、増強後の信号を出力する、
記憶装置システム。
【請求項１０】
前記複数の記憶装置の各々は、記憶装置ケーシングに収納され、前記記憶装置ケーシングと一緒に、前記記憶装置システムに搭載されて、
前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備え、
前記記憶装置搭載基板は、前記ケーシング接触部と接触する複数のシステム側接触部を備え、
前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、
前記プロセッサは、記憶装置属性識別信号の出力元及びそれの波形に基づいて、前記記憶装置搭載基板のどこにどんな記憶装置属性を有する記憶装置が搭載されたかを判断し、判断された記憶装置属性に対応する信号ブースト値を、判断された場所に搭載された記憶装置に信号を送信する送信回路に対応した設定域アドレスに設定する、
請求項９記載の記憶装置システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置システムに関し、特に、記憶装置システムに搭載された複数の記憶装置へ信号を伝送するための技術に関する。
【背景技術】
【０００２】
例えば、特開２０００−３４７８１６号公報に開示されているように、ファイバチャネルループ、制御装置及び複数のディスク装置を備えたディスクアレイ装置が知られている。ファイバチャネルループには、制御装置と複数のディスク装置が接続されている。制御装置は、ファイバチャネルループを介して、複数のディスク装置のうちの任意のディスク装置にアクセスする。
【０００３】
【特許文献１】特開２０００−３４７８１６号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、FC-AL（Fiber
Channel Arbitrated Loop）では、1Gbps（Gigabit per second）或いは2Gbpsのデータ転送速度で通信できることが知られている。FC-ALでは、より高速な通信、例えば、4Gbpsの速度でデータを転送できるようになることが望まれている。また、そのようなFC-ALに接続するためのハードディスクドライブ（HDD）として、例えば、4Gbpsの速度でデータを転送することができるFC用HDDの開発も望まれている。
【０００５】
また、シリアルインタフェースのHDDとして、例えば、SATA（Serial AT Attachment）用HDDと、SAS（Serial Attached SCSI）用HDDとが知られている。SATA用HDDの一つとして、1.5Gbpsの速度でデータを転送することができるHDDが知られているが、SATA用HDDについても、SAS用HDDについても、より高速なデータ転送、例えば、3Gbps以上の速度でデータを転送できるHDDの開発が望まれている。
【０００６】
このような高速のデータ転送をシリアルで行うことができるHDDをディスクアレイ装置に搭載し、制御装置とHDDとの間を一つ以上のプリント基板を介して接続することを想定すると、一つ以上の弊害、例えば、プリント基板の表皮効果及び誘電損失による信号損失や、プリント基板とHDDとを接続するインタフェースコネクタのインピーダンス不整合による信号損失が考えられる。特に、上記のような高速なデータ転送をシリアル転送で実現しようとすると、1GHzを超えるような高い周波数の信号が必要になる。伝送周波数が1GHzを下回る場合、導体損失が主な原因で信号減衰が起こるが、1GHzを超えると、誘電損失が主な原因で信号減衰が生じると考えられる。プリント基板上の信号伝送線路で伝送周波数が1GHzを超える場合（例えば、伝送周波数が2GHz以上となる場合）、プリント基板の誘電損失の増大が大きな問題になると考えられる。誘電損失が増大すると、漏れ電流が増大し、信号品質が劣化するからである。このため、高速なシリアルデータ転送を行えるHDDをディスクアレイ装置に搭載する場合は、信号品質の劣化が問題になると考えられる。
【０００７】
また、通常、ディスクアレイ装置には、複数台のHDDが搭載されるので、制御装置とHDDとを接続するプリント基板上での伝送線路長が一定値（例えば100mm）以上になることがある。このため、伝送損失による信号品質の劣化も問題になると考えられる。
【０００８】
また、データ転送速度及びHDD種類（例えば、FC、SATA又はSAS）の少なくとも一方が異なるHDDを一つのディスクアレイ装置に搭載することが望まれる場合があり得る。しかし、データ転送速度及びHDD種類のいずれかが異なると、伝送における符号間干渉（ISI（Inter
Symbol Interference）とも言う）の減衰量が異なるので、この場合も、信号品質の劣化が問題になると考えられる。
【０００９】
また、提供元（例えばベンダ又はメーカ）が異なるHDD（例えば、ディスクアレイ装置の提供元と異なる提供元のHDD）をディスクアレイ装置に搭載することが望まれる場合があり得る。しかし、この場合、プリント基板とHDDとの信号転送路間のインピーダンスプロファイルの微妙なインピーダンス不整合による反射が発生し、その反射によって、信号品質が劣化することが考えられる。これは、データ転送速度が高速になるほど顕著になり得る。
【００１０】
これまでに述べた問題点は、HDDを備えるディスクアレイ装置に限らず、他種の記憶装置（例えば、DVD（Digital Versatile Disk）ドライブ）を複数台備える記憶装置システムにも存在し得る。
【００１１】
従って、本発明の目的は、複数台の記憶装置の伝送に関する信号品質の劣化を防ぐことにある。具体的には、例えば、本発明の一つの目的は、誘電損失が支配的になるような高速なシリアル転送に対応した複数台の記憶装置の伝送に関する信号品質の劣化を防ぐことにある。また、本発明の一つの目的は、複数台の記憶装置の中に伝送線路長が一定値以上になる記憶装置が含まれていてもその記憶装置の伝送に関する信号品質が劣化しないようにすることにある。また、本発明の一つの目的は、記憶装置属性（例えば、データ転送速度、種類及び提供元のうちの少なくとも一つ）が異なる複数の記憶装置の伝送に関する信号品質の劣化を防ぐことにある。
【００１２】
本発明の他の目的は、後述の説明から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本発明の第一の側面に従う記憶装置システム（以下、第一記憶装置システム）は、搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部と、前記複数の記憶装置と前記複数のシステム側通信部との間でやり取りされる信号を入力し、前記入力された信号を、予め設定された補正パラメータに基づいて補正し、補正後の信号を出力する１又は複数の信号補正部とを備える。前記補正パラメータは、記憶装置とシステム側通信部との間の信号伝送線路の長さと、前記信号補正部に入力される信号の波長属性（例えば信号波形パターン）と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である。
【００１４】
第一記憶装置システムの第一の実施態様では、前記補正パラメータは、信号のブースト値である。この場合、前記複数の信号補正部の各々は、前記記憶装置から送信される信号と、前記システム側通信部から送信される信号と、前記信号伝送線路を流れる信号とのうちの少なくとも一つを、前記ブースト値に基づいて増強し、前記増強後の信号を送信する。
【００１５】
より具体的には、例えば、前記記憶装置は、信号を送信する記憶装置送信部と、信号を受信する記憶装置受信部とを備える。前記システム側通信部は、信号を送信するシステム側送信部と、信号を受信するシステム側受信部とを備える。前記信号伝送線路は、前記記憶装置送信部と前記システム側受信部との間の信号伝送線路となる第一のサブ伝送線路と、前記記憶装置受信部と前記システム側送信部との間の信号伝送線路となる第二のサブ伝送線路とを有する。前記複数の信号補正部の各々は、前記記憶装置送信部と、前記システム側送信部と、前記第一のサブ伝送線路と、前記第二のサブ伝送線路とのうちの少なくとも一つに備えられ、前記ブースト値に基づいて、前記入力された信号の増強し、増強後の信号を出力する。
【００１６】
第一記憶装置システムの第二の実施態様では、前記第一の実施態様において、前記ブースト値は、信号伝送線路の長さに応じた符号間干渉減衰量に基づく値である。この場合、例えば、信号補正部は、ブースト値に基づいて、最短波長の信号の振幅を、受信時のそれが最長波長の信号の受信時の振幅と同じになる程度に増強して出力する。
【００１７】
第一記憶装置システムの第三の実施態様では、前記記憶装置属性は、前記記憶装置のデータ転送速度、種類及び提供元のうちの少なくとも一つである。
【００１８】
第一記憶装置システムの第四の実施態様では、前記第三の実施態様において、前記データ転送速度は、導体損失よりも誘電損失が支配的となる信号周波数に基づく速度（例えば、そのような高い周波数で送信するのが好ましいとされる速度）である。
【００１９】
第一記憶装置システムの第五の実施態様では、第一記憶装置システムは、前記搭載された記憶装置の搭載態様に基づいて、前記搭載された記憶装置の記憶装置属性を判断する記憶装置属性判断部と、前記複数種類の記憶装置属性にそれぞれ対応した複数の補正パラメータを記憶する補正パラメータ記憶域と、前記判断された記憶装置属性に対応する補正パラメータであって、前記補正パラメータ記憶域に記憶されている補正パラメータを、前記複数の信号補正部のうちの、前記搭載された記憶装置に関わる信号補正部に設定する補正パラメータ設定部とを更に備える。
【００２０】
第一記憶装置システムの第五の実施態様では、前記第四の実施態様において、前記複数の記憶装置の各々は、記憶装置ケーシングに収納され、前記記憶装置ケーシングと一緒に、前記記憶装置システムに搭載される。前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備える。第一記憶装置システムは、前記ケーシング接触部と接触するシステム側接触部を備える。前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、前記記憶装置属性判断部は、前記出力された前記記憶装置属性識別信号の波形に基づいて、前記搭載された記憶装置の記憶装置属性を判断する。
【００２１】
本発明の第二の側面に従う信号伝送方法は、複数の記憶装置を搭載可能な記憶装置システムにおける信号伝送方法である。前記記憶装置システムには、搭載された複数の記憶装置にそれぞれ接続される複数の信号伝送線路と、前記複数の信号伝送線路を介して前記複数の記憶装置との間でそれぞれ信号の送受を行う複数のシステム側通信部とが備えられている。この場合、前記信号伝送方法は、各信号伝送線路毎に、以下の（Ａ）〜（Ｃ）のステップ、
（Ａ）記憶装置とシステム側通信部との間でやり取りされる信号を入力するステップ、
（Ｂ）前記入力された信号を、予め設定された補正パラメータに基づいて補正するステップ、
（Ｃ）補正後の信号を出力するステップ、
を実行する。前記補正パラメータは、信号伝送線路の長さと、前記入力する信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに基づいて設定された値である。
【００２２】
本発明の第三の側面に従う記憶装置システムは、記憶装置搭載基板に接続されるプリント回路基板であって、前記記憶装置搭載基板を介して前記複数の記憶装置を制御する記憶装置制御基板と、前記記憶装置制御基板上に備えられ、前記複数の記憶装置にそれぞれ複数の第一信号伝送線路を介して信号を送信する複数の送信回路と、前記記憶装置制御基板上に備えられ、前記複数の記憶装置からそれぞれ複数の第二信号伝送線路を介して信号を受信する複数の受信回路と、前記複数の送信回路にそれぞれ備えられる複数の信号補正装置と、第一信号伝送線路の長さと、信号の波長属性と、記憶装置に関する記憶装置属性とのうちの少なくとも一つに応じた信号減衰量に基づいて定められた複数の信号ブースト値を記憶しているブースト値記憶域と、前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つが設定されるブースト値設定域と、前記ブースト値記憶域に記憶されている複数の信号ブースト値のうちの少なくとも一つを前記ブースト値設定域に設定するプロセッサとを備える。前記ブースト値設定域は、前記複数の送信回路にそれぞれ対応した複数の設定域アドレスを有する。前記プロセッサは、前記複数の設定域アドレスの各々に、その設定域アドレスに対応した送信回路が備える信号補正装置が使用すべき信号ブースト値であって、その送信回路が送信する信号の第一信号伝送線路の長さ、波長属性、及びその送信回路の信号の送信先となる記憶装置の記憶装置属性のうちの少なくとも一つに基づく信号ブースト値を設定する。前記信号補正装置は、信号を入力し、入力された信号を、自分を備える送信回路に対応した設定域アドレスに設定されている信号ブースト値に基づいて増強し、増強後の信号を出力する。
【００２３】
前記複数の記憶装置の各々は、記憶装置ケーシングに収納され、前記記憶装置ケーシングと一緒に、前記記憶装置システムに搭載されてもよい。前記記憶装置ケーシングは、その記憶装置ケーシングに収納される記憶装置の記憶装置属性に応じた構成を有するケーシング接触部を備えてもよい。前記記憶装置搭載基板は、前記ケーシング接触部と接触する複数のシステム側接触部を備えてもよい。前記システム側接触部に前記ケーシング接触部が接触した場合に、前記ケーシング接触部の構成に応じた波形を有する記憶装置属性識別信号が出力され、前記プロセッサは、記憶装置属性識別信号の出力元及びそれの波形に基づいて、前記記憶装置搭載基板のどこにどんな記憶装置属性を有する記憶装置が搭載されたかを判断し、判断された記憶装置属性に対応する信号ブースト値を、判断された場所に搭載された記憶装置に信号を送信する送信回路に対応した設定域アドレスに設定してもよい。
【発明の効果】
【００２４】
本発明によれば、複数台の記憶装置の伝送に関する信号の品質の劣化を防ぐことができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して、本発明の一実施形態について説明する。
【００２６】
図２９Ａは、本発明の一実施形態の概念を示す。
【００２７】
入力信号（電圧信号）１００５を補正して得られる信号を出力信号１００７として出力する信号補正部１００３が備えられる。信号補正部１００３は、所定の記憶域（参照番号付さず）に設定された補正パラメータを用いて、入力信号１００５を補正する。所定の記憶域に設定された補正パラメータは、信号減衰要因に基づく補正パラメータグループ１００１の中から選択された補正パラメータである。補正パラメータグループ１００１の中には、信号減衰要因に基づく二以上の補正パラメータが存在する。具体的には、例えば、補正パラメータグループ１００１は、複数の信号伝送距離（換言すれば、例えば、記憶装置の実装位置）、複数の伝送信号属性、及び複数の記憶装置属性のうちの少なくとも一つに対応付けられた二以上のサブグループを含んでおり、各サブグループには、一種類以上の補正パラメータが含まれている。
【００２８】
所定の記憶域に設定される補正パラメータは、入力された信号或いは出力される信号に関する減衰要因（例えば、信号伝送距離、伝送信号属性及び記憶装置属性のうちの少なくとも一つ）に対応した補正パラメータであって、補正パラメータグループ１００１の中から選択された補正パラメータである。補正パラメータの選択は、ユーザが行っても良いし、ハードウェア、コンピュータプログラム或いはそれらの組み合わせが、信号減衰要因を特定し、特定された信号減衰要因に基づいて行っても良い。
【００２９】
図２９Ｂは、本発明の一実施形態の概念が適用された記憶装置システムの構成例を示す。
【００３０】
記憶装置システム１０２３は、複数（例えば二台）の記憶装置１０１２と、記憶装置通信部１０３１と、記憶制御部１０２１とを備える。
【００３１】
各記憶装置１０１２は、記憶資源（例えばハードディスク或いはＤＶＤ）１０１３と、記憶資源１０１３に対するインターフェース部（参照番号付さず）を備える。インターフェース部には、記憶資源１０１３に書き込まれる信号を受信する受信部１０１５Ｓと、記憶資源１０１３から読み出された信号を送信する送信部１０１９Ｓとが備えられる。
【００３２】
記憶装置通信部１０３１には、直接的に又は間接的に（例えばプリント基板を介して）、複数の記憶装置１０１２に接続される。記憶装置通信部１０３１は、例えばプリント基板であり、複数（又は一つ）の送信部１０１９Ｃと、複数（又は一つ）の受信部１０１５Ｃと、スイッチ装置１０３３とを備える。送信部１０１９Ｃと、記憶装置１０１２の受信部１０１５Ｓとの間には、第一の信号伝送線路１００９が存在し、受信部１０１５Ｃと、記憶装置１０１２の送信部１０１９Ｓとの間には、第二の信号伝送線路１０１１が存在する。第一の信号伝送線路１００９及び第二の信号伝送線路１０１１のうちの少なくとも一方は、銅線であってもよい。
【００３３】
スイッチ装置１０３３は、記憶制御部１０２１と複数の記憶装置１０１２との接続を制御するスイッチであり、例えば、ファイバチャネルループである。
【００３４】
記憶制御部１０３５は、上位装置１０３５からの要求に従って、スイッチ装置１０３３を介し、複数の記憶装置１０１２のうちの任意の記憶装置１０１２にアクセスし、データの書込み、或いはデータの読み出しを行う。
【００３５】
さて、上述した信号補正部１００３は、種々の場所に搭載することができる。例えば、信号補正部１００３は、送信部１０１９Ｓ、１０１９Ｃに搭載されても良いし、受信部１０１５Ｓ、１０１５Ｃに搭載されても良いし、信号伝送線路１００９及び／又は１０１１に搭載されても良いし、送信部１０１９Ｓと受信部１０１５Ｓに搭載されても良いし（換言すれば、記憶装置１０１２に搭載されても良いし）、及び／又は、送信部１０１９Ｃと受信部１０１５Ｃ（換言すれば、記憶装置通信部１０３１に搭載されても良い）。
【００３６】
また、上記のように、信号補正部１００３は、種々の場所に搭載することができるが、どの場所に搭載しても構成を同じにしても良いし、場所或いは補正パラメータに応じて構成を違えても良い。また、各信号補正部１００３に対して設定される補正パラメータは、その信号補正部１００３に入力される信号或いは出力される信号に関する減衰要因に応じて異なる。
【００３７】
以上が、記憶装置システム１０２３の構成例である。なお、記憶装置１０１２には、送信部１０１９Ｓ及び受信部１０１５Ｓのうちの少なくとも一方が複数個備えられても良い。また、一つの送信部１０１９Ｃに対して、複数の受信部１０１５Ｓが接続されても良いし、一つの受信部１０１５Ｃに対して、複数の送信部１０１９Ｓが接続されても良い。同様に、一つの送信部１０１９Ｓに対して、複数の受信部１０１５Ｃが接続されても良いし、一つの受信部１０１５Ｓに対して、複数の送信部１０１９Ｃが接続されても良い。
【００３８】
以下、本実施形態に関する幾つかの実施例について説明する。
【実施例１】
【００３９】
図１は、本発明の一実施形態の第一の実施例に係るディスクアレイ装置の全体構成の外観を示す。
【００４０】
ディスクアレイ装置１は、中央に、ディスク制御装置２及びキャニスタ４を収納することができるコントローラ筐体２ａを備え、その左右に、キャニスタ４を収納することができるディスクドライブ筐体３ａを備える。キャニスタ４は、ディスクドライブを備えている。ディスクドライブとしては、例えば、バードディスクドライブ（ＨＤＤ）や半導体記憶装置など、様々なものを採用することができる。コントローラ筐体２ａは、基本筐体であるのに対し、ディスクドライブ筐体３ａは、いわゆる増設筐体であり、無くても良いし、幾つあっても良い。
【００４１】
コントローラ筐体２ａは、ディスクアレイ装置１の制御を司る。コントローラ筐体２ａは、例えば、管理端末５、ディスク制御装置２、冷却ファン７、電源部８、バッテリ、ＡＣボックス１０及びＨＤＤ制御ボード２０等を備えている。
【００４２】
管理端末５は、種々の場所、例えば、コントローラ筐体２ａの前面に配置することができる。管理端末５は、例えば、ノート型コンピュータであり、折りたたみ可能に構成されたディスプレイ装置とキーボード装置とを備えている。この管理端末５を用いることにより、オペレータはディスクアレイ装置１の保守や管理を行うことができる。
【００４３】
ディスク制御装置２は、ディスクアレイ装置１全体の制御を行う装置であり、複数の制御ボード６を備える。制御ボード６は、例えば、プリント基板上に回路素子が配置された回路であり、例えば、後述するチャネルアダプタ（チャネル制御部）、ディスクアダプタ（ディスク制御部）、キャッシュメモリ、又は共有メモリ等である。
【００４４】
冷却用ファン７は、ディスク制御装置２やディスクドライブを冷却するために用いられる。
【００４５】
電源部８は、ディスクアレイ装置１を構成する複数の構成要素のうちの少なくとも一つに所定の電力を供給する。それにより、ディスクアレイ装置１が駆動することができる。ＰＢＣ（Port Bypass Circuit）ボード２０については後述する。
【００４６】
ディスクドライブ筐体３ａには、複数のキャニスタ４（別の言い方をすれば、複数のディスクドライブ）が配置されている。その様子を図２Ａ、図２Ｂ及び図２Ｃに示す。
【００４７】
図２Ａは、ディスクドライブ筐体３ａの正面の概観図を示す。図２Ｂは、ディスクドライブ筐体３ａの断面の概観図を示す。図２Ｃは、ディスクドライブ筐体３ｃの背面の概観図を示す。
【００４８】
ディスクドライブ筐体３ａには、例えば図２Ａに示すとおり、１又は複数のディスク駆動装置３が備えられている。各ディスク駆動装置３は、例えば、複数のキャニスタグループ４１、４２、４３及び４４と、複数のキャニスタグループ４１、４２、４３及び４４にそれぞれ対応した複数のＨＤＤ制御ボード２０ａ、２０ｂ、２０ｃ及び２０ｄとを備えている。複数のＨＤＤ制御ボード２０ａ、２０ｂ、２０ｃ及び２０ｄは、図２Ｂに示すように、一つの（又は複数の）バックプレーンボード（例えばプリント回路基板）２２に接続される。バックプレーンボード２２には、図２Ｂに示す通り、各キャニスタグループ４１、４２、４３又は４４に含まれている複数のキャニスタ４内のディスクドライブ４ａが接続される。
【００４９】
キャニスタ４は、ディスクアレイ装置１の正面側（すなわち管理端末５と同じ側）に格納されるのみならず、図２Ｃに示す通り、背面側にも格納されている。
【００５０】
以上が、ディスクアレイ装置１の構成の概要であるが、ディスクアレイ装置１の構成やその構成要素の配置は上記の内容に限られるものではない。例えば、管理端末５は、ディスクアレイ装置１に組み込まれている必要は無く、ディスクアレイ装置１に通信ネットワークを介して接続されたコンピュータとすることもできる。また、管理端末５は、ノート型コンピュータの形態に限られず、例えばデスクトップ型の形態とすることもできる。また、ディスク制御装置２とディスク駆動装置３とが一体的に構成されてもよい。また、ディスクアレイ装置１の正面又は背面に、ＬＥＤ（light-emitting diode）表示部が設けられて、各ディスクドライブ４ａの動作状態が、ＬＥＤの点灯や点滅等により表示されてもよい。
【００５１】
図３Ａは、ディスクアレイ装置１のディスク制御装置２とディスク駆動装置３との接続構成を示す。図３Ｂは、図３ＡにおけるＨＤＤ制御ボード２０ａ、２０ｃと、複数のキャニスタ４との間の通信経路を示す。なお、以下の説明では、「ファイバチャネル」という言葉を「ＦＣ」と略記する。また、「ＨＤＤ制御ボード２０」という表記は、複数のＨＤＤ制御ボード２０ａ、２０ｂ、２０ｃ及び２０ｄのうちの少なくとも一つか、或いは、それら以外のＨＤＤ制御ボードを指すものとする。
【００５２】
ディスク制御装置２には、例えば、複数のディスクアダプタ（以下、「ＤＫＡ」と略記）１０が備えられている。複数のＤＫＡ１０のうちの各２つのＤＫＡ１０、１０は、例えば、クラスタを構成しており（すなわち、各ディスクドライブ４ａへのアクセス系統が二重化されており）、一方のＤＫＡ１０に障害が発生しそのＤＫＡ１０が或るディスクドライブ４ａにアクセスできなくなった場合には、他方のＤＫＡ１０がその或るディスクドライブ４ａにアクセスすることができる。
【００５３】
ディスクアレイ装置１に備えられている複数のＨＤＤ制御ボード２０のうちの二以上のＨＤＤ制御ボード２０は、ＦＣケーブル（例えば銅などの金属線）１３ａを介して、直列に接続されている。直列に接続された二以上のＨＤＤ制御ボード２０のうちの先頭のＨＤＤ制御ボード２０は、ＦＣケーブル１３ａを介してＤＫＡ１０に接続されている。これにより、FC-AL（Fiber Channel Arbitrated Loop）の規格に従うＦＣループが形成される。ディスクアレイ装置１には、複数のＦＣループが備えられ、各ＦＣループに、図３Ａ及び図３Ｂには示していないバックプレーンボード２２（図２Ｂ参照）を介して、複数のディスクドライブ４ａが接続される。各ＤＫＡ１０は、自分に接続されたＦＣループを介して、そのＦＣループに接続されている複数のディスクドライブ４ａのうちの任意のディスクドライブ４ａにアクセスすることができる。
【００５４】
本実施例では、ディスクドライブ４ａは、HDD（ハードディスクドライブ）である。ＨＤＤ４ａとしては、図３Ｂに示すように、FC HDDを採用することもできるし、SATA HDD又はSES
HDD４を採用することもできる。
【００５５】
FC HDDは、ファイバチャネル（Fiber Channel）の規格に沿って、FC-ALに接続できるように構成されたHDDであり、データ転送速度が、例えば1Gbps〜2Gbpsである。複数のキャニスタ４には、図３Ｂに示すように、このFC
HDDが搭載されるタイプのキャニスタ４Ｆがある。そのキャニスタ４Ｆには、FC HDDに加えて、例えば、DC/DCコンバータ４ｂが搭載される。DC/DCコンバータ４ｂは、外部から印加されたDC電圧を降圧してFC
HDDに印加する。
【００５６】
SATA（Serial AT Attachment） HDDは、ATA仕様で採用されていたパラレル転送方式をシリアル転送方式にしたHDD４で、データ転送速度が、例えば1.5Gbpsである。SES（SCSI
Enclosure Service） HDDは、ＤＫＡ１０と、HDD４ａの電源供給を制御する電源コントローラ（図示せず）とを通信可能にするディスクドライブであり、SCSI3（Small
Computer System Interface 3）規格に規定されるSESやESI（Enclosure Service I/F）の機能を備えている。複数のキャニスタ４には、図３Ｂに示すように、このSATA
HDD又はSES HDDが搭載されるタイプのキャニスタ４Ｓがある。キャニスタ４Ｓには、SATA HDD又はSES HDDに加えて、SATA HDD又はSES
HDDに対応したデータ形式とFCに対応したデータ形式とを変換するための変換ボード４ｃが備えられる。SATA HDD又はSES HDDは、変換ボード４ｃを介してFC-ALに接続される。なお、SATA
HDDは、SAS（Serial Attached SCSI） HDDであってもよい。
【００５７】
図４は、ディスクアレイ装置１の構成例を示すブロック図である。
【００５８】
ディスクアレイ装置１には、複数の（又は一つの）チャネルアダプタ（以下、「ＣＨＡ」と略記）２３０と、複数のＤＫＡ１０と、キャッシュメモリ２５０と、共有メモリ２６０と、スイッチング制御部２７０と、管理端末５とが備えられる。
【００５９】
ＣＨＡ２３０は、通信ネットワークＣＮ１１を介して情報処理装置１００に接続され、その情報処理装置１００との間のデータ転送を制御するものである。ＣＨＡ２３０は、CPUやROM、RAM等を含んだマイクロコンピュータシステムとして構成することができる。ＣＨＡ２３０は、情報処理装置１００の種類に応じた構成とすることができる。通信ネットワークＣＮ１１は、例えば、インターネット、SAN（Storage Area Network）、LAN（Local
Area Network）、WAN（Wide Area Network）、MAN（Metropolitan Area Network）等のようなネットワークとすることができる。情報処理装置１００としては、例えば、ＣＰＵ或いはメモリ等を備えたコンピュータマシン（例えば、パーソナルコンピュータ又はサーバ）であってもよいし、別のディスクアレイ装置であっても良い。
【００６０】
ＤＫＡ１０は、例えば、CPUやROM、RAM等を含んだマイクロコンピュータシステムとして構成することができる。ＤＫＡ１０には、ＦＣループ１３を介して、複数のディスクドライブ４ａが接続される。ＤＫＡ１０は、各ディスクドライブ４ａとの間のデータの授受を制御するものである。ＤＫＡ１０は、所定の通信プロトコル（例えばSCSI）に基づき、ＦＣループ１３を介して、ディスクドライブ４ａとの間でブロックレベルのデータ転送を行う。なお、ＦＣループ１３のデータ転送速度は、例えば、誘電損失が支配的となるような高速なデータ転送速度、具体例として、1Gbps又は2Gbpsであってもよい。
【００６１】
キャッシュメモリ２５０は、例えば、揮発または不揮発の半導体メモリから構成することができる。キャッシュメモリ２５０は、情報処理装置１００から受信したデータや、ディスクドライブ４ａから読み出されたデータを記憶する。
【００６２】
共有メモリ２６０は、例えば、不揮発または揮発の半導体メモリから構成することができる。共有メモリ２６０は、例えば、情報処理装置１００から受信した各種コマンドや、ディスクアレイ装置１の制御に使用する制御情報等を記憶する。これらのコマンドや制御情報等は、複数の共有メモリ２６０によって、冗長記憶されてもよい。なお、キャッシュメモリ２５０と共有メモリ２６０とは、それぞれ別々のメモリとして構成することもできるし、あるいは、一つのメモリの一部をキャッシュメモリ領域として使用し、残りを共有メモリ領域として使用することもできる。
【００６３】
スイッチング制御部２７０は、各ＤＫＡ１０と、各ＣＨＡ２３０と、キャッシュメモリ２５０と、共有メモリ２６０とを、それぞれ相互に接続するものである。スイッチング制御部２７０は、例えば、超高速クロスバスイッチ等から構成することができる。
【００６４】
管理端末５は、内部ネットワーク（例えばＬＡＮ）２７１を介して、ディスクアレイ装置１内の各部（例えばＣＨＡ２３０及びＤＫＡ１０）の状態を収集し監視する。管理端末５は、収集した情報を生データのままで、あるいは、統計処理したデータとして、外部の管理端末（不図示）に出力しても良い。管理端末５が収集可能な情報としては、例えば、装置構成、電源アラーム、或いは温度アラーム等が挙げられる。
【００６５】
次に、ディスクアレイ装置１が行う処理の一例について説明する。ＣＨＡ２３０は、通信ネットワークＣＮ１１を介して、情報処理装置１００からライトコマンド及び書込み対象データを受信する。ＣＨＡ２３０は、受信したライトコマンドを共有メモリ２６０に記憶させ、且つ、受信した書込み対象データをキャッシュメモリ２５０に記憶させる。ＤＫＡ１０は、共有メモリ２６０を随時参照している。ＤＫＡ１０は、共有メモリ２６０に記憶されている未処理のライトコマンドを発見した場合、その発見されたライトコマンドに従って、キャッシュメモリ２５０から書込み対象データを読み出し、読み出された書込み対象データを、ＦＣループ１３を介して、そのＦＣループ１３に接続されている複数のディスクドライブ４ａのうちの少なくとも一つのディスクドライブ４ａに転送する。
【００６６】
ディスクアレイ装置１が行う処理の別の一例について説明する。ＣＨＡ２３０は、情報処理装置１００からリードコマンドを受信し、そのリードコマンドを共有メモリ２６０に記憶させる。ＤＫＡ１０は、共有メモリ２６０内で未処理のリードコマンドを発見した場合、そのリードコマンドによって指定された論理ボリュームを有する各ディスクドライブ４ａからＦＣループ１３を介してデータを読み出す。ＤＫＡ１０は、読み出したデータをキャッシュメモリ２５０に記憶させる。また、ＤＫＡ１０は、リードコマンドに従うデータの読出しが完了した旨の通知を、共有メモリ２６０を介してＣＨＡ２３０に送る。ＣＨＡ２３０は、その通知に応答して、キャッシュメモリ２５０からデータを読み込み、情報処理装置１００に送信する。
【００６７】
以上が、ディスクアレイ装置１についての構成及び動作の一例についての説明である。なお、ＣＨＡ２３０、ＤＫＡ１０、キャッシュメモリ２５０及び共有メモリ２６０は、本実施例のようにそれぞれ別個として設けられる必要はなく、例えば一体的に構成されるようにすることもできる。また、これらのうちの少なくともいずれかの組み合わせが一体的に構成されるようにすることもできる。また、ＣＨＡ２３０、ＤＫＡ１０、キャッシュメモリ２５０及び共有メモリ２６０は、バスで接続されてもよいし、ＬＡＮ等のネットワークで接続されてもよい。
【００６８】
図５は、ＤＫＡ１０とディスクドライブ４ａとの間の接続構成例を示す。
【００６９】
ＤＫＡ１０と複数のディスクドライブ４ａとの間に、ＨＤＤ制御ボード２０及びバックプレーンボード２２が介在する。具体的には、ＤＫＡ１０は、ＨＤＤ制御ボード２０に接続され、ＨＤＤ制御ボード２０は、バックプレーンボード２２に接続され、複数のディスクドライブ４ａは、バックプレーンボード２２に接続される。より具体的には、ＨＤＤ制御ボード２０は、複数のコネクタ１０１を備え、複数のコネクタ１０１に、バックプレーンボード２２が備える複数の第一コネクタ１０３が接続され、それにより、ＨＤＤ制御ボード２０がバックプレーンボード２２に接続される。また、各ディスクドライブ４ａは、コネクタ１０７を備え、そのコネクタ１０７が、バックプレーンボード２２が備える第二コネクタ１０５に接続され、それにより、複数のディスクドライブ４ａがバックプレーンボード２２に接続される。以上のように接続されることにより、ＨＤＤ制御ボード２０上のＰＢＣ１４と、各ディスクドライブ４ａとの間には、ＰＢＣ１４からディスクドライブ４ａへ伝送される電圧信号の伝送線路となる下り伝送線路１１４Ｄと、そのディスクドライブ４ａからＰＢＣ１４へ伝送される電圧信号の伝送線路となる上り伝送線路１１４Ｕとが構築される。下り伝送線路１１４Ｄは、所定の材質の伝送線路（例えば銅等の金属線）であって、後述する第一の下り伝送線路要素１１２Ｄ、第二の下り伝送線路要素１１０Ｄ及び第三の下り伝送線路要素１０８Ｄが直列に接続されることによって構成される。上り伝送線路１１４Ｕは、所定の材質の伝送線路（例えば銅等の金属線）であって、後述する第一の上り伝送線路要素１１２Ｕ、第二の上り伝送線路要素１１０Ｕ及び第三の上り伝送線路要素１０８Ｕが直列に接続されることによって構成される。
【００７０】
ディスクドライブ４ａは、電圧信号を受信する受信回路１８Ｄと、電圧信号を送信する送信回路１７Ｄとを備えている。コネクタ１０７と受信回路１８Ｄとの間には、第一の下り伝送線路要素（例えば銅等の金属線）１１２Ｄが存在し、コネクタ１０７と送信回路１７Ｄとの間には、第一の上り伝送線路要素１１２Ｕが存在する。なお、コネクタ１０７は、例えばFC HDDのように、ディスクドライブ４ａそれ自体のコネクタであっても良いし、或いは、例えばSATA HDDのように、ディスクドライブ４ａに接続された変換ボード４ｃ（図３Ｂ参照）のコネクタであっても良い。また、図５に示す「ＰＲＥＶ＃ｎ」等の表記は、ＦＣループ１３におけるディスクドライブ４ａの位置を示す。
【００７１】
バックプレーンボード２２は、例えば所定の配線パターンが形成されたプリント回路基板であり、複数の第一コネクタ１０３と、複数の第二コネクタ１０５とを備えている。配線パターンは、所定の材質（例えば金属）、具体例として、銅で構成されている。各第一コネクタ１０３と各第二コネクタ１０５との間には、第二の下り伝送線路要素１１０Ｄと、第二の上り伝送線路要素１１０Ｕとが存在する。
【００７２】
ＨＤＤ制御ボード２０は、例えば所定の配線パターンが形成されたプリント回路基板であり、バックプレーンボード２２を介して接続された複数のディスクドライブ４ａを制御する。配線パターンは、所定の材質（例えば金属）、具体例として、銅で構成されている。ＨＤＤ制御ボード２０は、複数のコネクタ１０１と、ＰＢＣ１４とを備える。
【００７３】
コネクタ１０１は、第三の下り伝送線路要素（例えば銅線）１０８Ｄを介して後述の送信回路１７Ｐに接続されており、且つ、第三の上り伝送線路要素（例えば銅線）１０８Ｕを介して後述の受信回路１８Ｐに接続されている。
【００７４】
ＰＢＣ１４は、例えば所定の配線パターンが形成されたプリント回路基板であり、複数の送信回路１７Ｐと、複数の受信回路１８Ｐと、複数のマルチプレクサ１５と、複数のＣＤＲ（Clock Data Recovery）回路１６とを備えている。配線パターンは、所定の材質（例えば金属）、具体例として、銅で構成されている。複数のマルチプレクサ１５には、送信回路１７Ｐ及び受信回路１８Ｐが接続されているものと、ＤＫＡ１０に接続されるものとがある。ＣＤＲ回路１６は、入力されたデータの乱れ（例えばジッタ）を抑制し出力するための回路である。ＣＤＲ回路１６の入力端子は、マルチプレクサ１５の出力端子に接続され、ＣＤＲ回路１６の出力端子は、送信回路１７Ｐと、マルチプレクサ１５の“０”で示される側の入力端子に接続される。
【００７５】
マルチプレクサ１５に、ディスクドライブ４ａが接続された場合に、マルチプレクサ１５の“１”で示される側の入力が選択されるようにセレクト信号が入力される。マルチプレクサ１５にディスクドライブ４が接続されない場合には、マルチプレクサ１５の“０”で示される側の入力が選択されるようにセレクト信号が入力される。
【００７６】
ＰＢＣ１４は、例えば、ディスクドライブ４ａに障害が起きた場合、障害が起きたディスクドライブ４ａをＦＣループ１３から切り離すことができる。障害が起きたディスクドライブ４ａをＦＣループ１３から切り離すことの指示は、ＤＫＡ１０から出すことができる。その指示の伝達方法としては、例えば、ＦＣループ１３を利用する方法と、ＤＫＡ１０とＰＢＣ１４とを結んだ信号線（図示せず）を利用する方法とがある。或るディスクドライブ４ａに障害が発生したことが検出された場合には、そのディスクドライブ４ａが接続されているマルチプレクサ１５の“０”で示される側の入力が選択されるようにセレクト信号が入力される。各マルチプレクサ１５のセレクト信号の入力は、例えば、そのマルチプレクサ１５に接続されたＤＫＡ１０、ディスクドライブ（例えばSES HDD）４ａ、及びＣＤＲ回路１６により行われるようにすることもできるし、ＤＫＡ１０により集中して行われるようにすることもできる。
【００７７】
なお、ＰＢＣ１４が備えるマルチプレクサ１５の数は、図５に示した例に限られない。例えば、図２Ａ、図２Ｂ及び図２Ｃに例示したディスク駆動装置３において、横一列に配列された十六台のディスクドライブ４ａ毎に一つのＰＢＣ１４が設けられる場合には、一つのＰＢＣ１４が備えるマルチプレクサ１５の数は、一つのＤＫＡ１０と最大十六台のディスクドライブ４ａとを接続してＦＣループ１３を構成可能とするために、少なくとも十七台が必要となってもよい。
【００７８】
また、ＣＤＲ回路１６は、ＰＢＣ１４と一体的に構成されてもよい。例えば、図５に例示したＰＢＣ１４において、左右両端のマルチプレクサ１５に接続されるＣＤＲ回路１６はＰＢＣ１４上に構成されていてもよい。
【００７９】
以上のような構成において、ＤＫＡ１０と或るディスクドライブ４ａとの間でデータの授受が行われる場合には、その或るディスクドライブ４ａの受信回路１８Ｄが、その受信回路１８Ｄに下り伝送線路１１４Ｄを介して接続された送信回路１７Ｐから、その下り伝送線路１１４Ｄを介して電圧信号を受信したり、その或るディスクドライブ４ａの送信回路１７Ｄが、その送信回路１８Ｄに上り伝送線路１１４Ｕを介して接続された受信回路１８Ｐに、その上り伝送線路１１４Ｕを介して電圧信号を送信したりする。
【００８０】
ところで、例えば、下り伝送線路１１４Ｄも上り伝送線路１１４Ｕも銅線とし、その銅線を介して、高速なデータ転送（例えば、3Gbps以上の速度でのデータ転送）の実現しようとした場合、大きな弊害となるのが、例えば、以下の（１）及び（２）、
（１）ＨＤＤ制御ボード２０及びバックプレーンボード２２を構成するプリント基板の表皮効果及び誘電損失による信号損失、
（２）ＨＤＤ制御ボード２０とバックプレーンボード２２を接続するコネクタ１０１、１０３や、ディスクドライブ４ａとバックプレーンボード２２とを接続するコネクタのインピーダンス不整合による信号損失、
がある。特に、プリント基板２０、２２上の信号伝送線路１１４Ｄ、１１４Ｕで、伝送周波数が所定値（例えば１GHｚ）を超える場合、プリント基板２０、２２の誘電損失が支配的となる。図６Ａに示す誘電損失の等価回路によれば、インダクタンスＬに、表皮効果に起因する抵抗Ｒが直列に接続され、且つ、キャパシタンスＣに、誘電正接（tanδ）に起因する漏れコンダクタンスＧが並列に接続されており、誘電損失は、漏れ電流の増大を引き起こすことがわかる。
【００８１】
また、図６Ｂに、プリント基板８０３（例えばバックプレーンボード２２）の様子の一例を示すが、伝送線路上の導体（信号線）とプリント基板８０３の内層接地（ＧＮＤ層）との間のキャパシタ（例えばポリプロプレン層（ＰＰ層））に電荷を蓄積する際に損失が生じ、導体中を電流が流れにくくなるため、信号伝送線路の配線長当たりの信号減衰量の対数が周波数の対数に比例して増大していく。この様子、すなわち、周波数対表皮効果の特性例を表すグラフを図７に示す。図７の参照符号（塗り潰し部分）「ＡＲ」は、銅線に信号電流が流れる領域を表し、参照符号「ＴＡ」は、ガラスエポキシ樹脂（ＦＲ−４）絶縁材から作られたプリント基板を表す。この図７から分かるように、周波数が高くなるにつれ、電流が導体の表面部分にしか集まらなくなり、結果として、導体に電流が流れにくくなる（つまり、導体損失が増大する）。電流が流れる表面の深さをδ、周波数をｆ（MHｚ）とすると、δは√Fに反比例する。つまり、低周波信号では、導体全面に電流を流すことが出来るのに対して、高周波信号では、導体の表面の部分にしか電流が流れない。等信号トレースを信号伝送しても、低周波信号より高周波信号の方が信号の劣化が激しくなる。
【００８２】
さて、図８に示すように、ＰＢＣ−ＨＤＤ間配線長Ｌと、トレース長Ｒ１とが定義されるとする。すなわち、ＰＢＣ−ＨＤＤ間配線長Ｌは、下り伝送線路１１４Ｄ（又は上り伝送線路１１４Ｕ）に、ＰＢＣ１４が備える受信回路１８Ｐ（又は送信回路１７Ｐ）の一部（又は全体）の長さを加えて得られた長さとする。また、トレース長Ｒは、第三の下り伝送線路要素１０８Ｄ（又は第三の上り伝送線路要素１０８Ｕ）に、受信回路１８Ｐ（又は送信回路１７Ｐ）の一部（又は全体）の長さを加えて得られた長さとする。
【００８３】
この場合の周波数対信号損失の特性例を表すグラフを図９に示す。図９は、トレース長Ｒが50cmであって、プリント基板８０３（図６Ｂ参照）上の導体（例えば銅線）のパターン幅及びパターン厚がそれぞれ100μmであって、誘電正接tanδ（漏れコンダクタンスＧとωＣとの比）が0.02である場合の図である。点線は、導体損失（抵抗損失）による信号減衰量（信号損失）を示し、一点鎖線は、誘電損失による信号減衰量を示し、実線は、導体損失と誘電損失の両方による信号減衰量を示す。図９に示す特性例によれば、伝送周波数が1GHzを下回る領域では、信号の減衰量に対して、誘電損失よりも導体損失の方が支配的であるが、1GHz以上になると、誘電損失による信号減衰量が導体損失のそれを上回ることがわかる。また、それ以降、周波数の増加に従い、その差が拡大することがわかる。
【００８４】
図１０Ａは、転送速度対信号損失の特性例を表すグラフである。図１０Ｂは、ディスクドライブ４ａ又はＰＢＣ１４が送信するデータのデータパターンの信号振幅を示す。図１０Ｃは、ディスクドライブ４ａ又はＰＢＣ１４が受信するデータのデータパターンの信号振幅を示す。なお、図１０Ａに示すグラフは、プリント基板２０３（例えばＰＢＣ１４）がガラスエポキシ樹脂（ＦＲ−４）で作られていて、トレース長Ｒが50cmであるとした場合のシミュレーション結果である。また、縦軸は、配線長0.5m当たりの振幅減衰量を表す。
【００８５】
誘電損失が主な原因で信号損失が起こるという上述した現象は、1Gbpsを超えて伝送周波数が高くなるほど顕著である。この現象は、いわゆるローパスフィルタを通したものと等価となるため、帯域制限を受けたパルスの立ち上がりが鈍り、これにより、図１０Ａに示すように、データの最長波長成分（例えば“11110”）に対する最短波長成分（例えば“10000”）が減衰する。また、その減衰により、ISI（符号間干渉）が増大し、最短波長の信号減衰によるS/N劣化によってジッタが増大する。さらに、バックプレーンボード２２の第二コネクタ１０５とディスクドライブ４ａのコネクタ１０７との間のインピーダンス不整合による反射が起こる。また、アイパターンの開口率の低下によりビットエラー率（BER）が低下する。
【００８６】
また、図１０Ｂ及び図１０Ｃによれば、送信されるデータのデータパターンによって、下り伝送線路１１４Ｄ又は上り伝送線路１１４Ｕを介して受信されるデータの信号振幅の減衰量が異なることがわかる。
【００８７】
図１１Ａは、ＰＢＣ−ＨＤＤ間配線長Ｌに対する信号減衰量を表すグラフを示す。図１１Ｂは、最長波長の送信信号の振幅ＶＬｆと、最短波長の送信信号の振幅ＶＨｆとの関係を示す。図１１Ｃは、最長波長の受信信号の振幅ＶＬｆと、最短波長の受信信号の振幅ＶＨｆとの関係を示す。なお、図１１Ａに示したグラフは、データ伝送速度が4Gpsと仮定した場合のシミュレーション結果である。図１１Ａのグラフにおいて、一点鎖線は、最長波長のＮＲＺ（Non Return to Zero）信号（例えばデータパターンは“11110000”）の減衰量を表し、点線は、最短波長のＮＲＺ信号（例えばデータパターンは“10101010”）の減衰量を表し、実線は、ＩＳＩ減衰量（最長波長のＮＲＺ信号の減衰量と最短波長のＮＲＺ信号の減衰量との差分）を表す。また、図１１Ｂ及び図１１Ｃにおいて、点線は、最長波長のＮＲＺ信号の波形を表し、実線は、最短波長のＮＲＺ信号の波形を表す。また、図１１Ｂ及び図１１Ｃにおいて、「送信信号」とは、送信回路１７Ｐ又は１７Ｄから送信される信号を意味し、「受信信号」とは、受信回路１８Ｐ又は１８Ｄが受信する信号を意味する。
【００８８】
図１１Ａのグラフによれば、ＰＢＣ−ＨＤＤ間配線長Ｌが長ければ長いほど、ＩＳＩ減衰量が多くなることがわかる。また、図１１Ｂ及び図１１Ｃによれば、送信回路１７Ｐ又は１７Ｄから送信される信号については、最長波長の信号振幅ＶＬｆと最短波長の信号振幅ＶＨｆとに差がほとんど無いが、送信回路１７Ｐ又は１７Ｄから送信された信号が受信回路１８Ｐ又は１８Ｄに受信される場合には、最長波長ＶＬｆの信号振幅に比べて最短波長の信号振幅ＶＨｆが大分減衰してしまうことがわかる。これは、図１１Ａから分かるように、ＰＢＣ−ＨＤＤ間配線長Ｌが長いほど顕著となる。
【００８９】
以上、図６〜図１１Ｃを参照して説明したように、ＰＢＣ−ＨＤＤ間配線長Ｌ及び転送周波数の少なくとも一方に比例して、ファイバーチャネル信号の減衰量及びＩＳＩ減衰量が大きくなり、それ故、何の工夫もしないのでは、ファイバーチャネル信号の品質が低下する。
【００９０】
そこで、それを解決するための一つの工夫として、この第一実施例では、図１２に示すように、信号の送信側に、ＰＢＣ−ＨＤＤ間配線長Ｌに応じた補正を送信信号に対して行う（つまりプリエンファシスを行う）イコライザが設けられる。
【００９１】
図１２は、本発明の一実施形態の第一実施例の概要を示す。
【００９２】
ＨＤＤ制御ボード２０には、信号補正値テーブル８０５と、ボード制御部８１５と、ブースト値設定域８１７とが備えられる。ＨＤＤ制御ボード２０の送信回路１７Ｐには、イコライザ（以下、ＰＢＣ側イコライザ）８０７が備えられ、同様に、ディスクドライブ４ａの送信回路１７Ｄにも、イコライザ（以下、ディスク側イコライザ）８１３が備えられる。
【００９３】
信号補正値テーブル８０５には、ＰＢＣ−ＨＤＤ間配線長Ｌに応じた信号補正値、例えば、複数のディスクドライブ実装位置にそれぞれ対応した複数のブースト値が登録されている。ここで、「ブースト値」とは、信号補正に関する一つの補正パラメータであり、この補正パラメータに従って、送信される信号或いは受信された信号の全体又は一部（例えば高域部分）がブーストされる。なお、ブースト値は、例えば、ＩＳＩ減衰量を補償するべく、最短波長の信号の受信時の振幅が最長波長の信号の受信時の振幅と同じになるような値となる。
【００９４】
ボード制御部８１５は、例えばＣＰＵ等のプロセッサであり、信号補正値テーブル８０５に登録されている複数のブースト値を、ブースト値設定域８１７に登録する。この場合、例えば、ボード制御部８１５は、各ディスクドライブ実装位置毎に予め定められたアドレスに、そのディスクドライブ実装位置に対応したブースト値を設定する。
【００９５】
ブースト値設定域８１７は、信号補正値テーブル８０５に登録されている複数のブースト値が記録される記憶資源（例えばレジスタ或いはメモリ）である。例えば、ブースト値設定域８１７が有する複数のアドレスは、複数のディスクドライブ実装位置にそれぞれ対応付けられている。
【００９６】
各送信回路１７ＰのＰＢＣ側イコライザ８０７は、ブースト値設定域８１７に設定されたブースト値に基づいて、信号を補正し、補正された信号を出力する。具体的には、例えば、ＰＢＣ側イコライザ８０７は、信号の送信先となるディスクドライブ４ａの実装位置に対応したブースト値（換言すれば、その実装位置に対応したブースト値設定域８１７アドレスに記録されたブースト値）に基づいて、信号の所定域のレベルを増強し（つまり、信号のプリエンファシス８１９を行い）、増強された信号を出力する。これにより、増強された信号が、下り伝送線路１１４Ｄを介してディスクドライブ４ａに伝送される。出力された信号は、ディスクドライブ４ａの受信回路１８Ｄに到達する頃には、ＰＢＣ−ＨＤＤ間配線長に応じて減衰するが、そのＰＢＣ−ＨＤＤ間配線長Ｌに応じて予め信号レベルが増強されているので、受信回路１８Ｄは、適切なレベルの信号を受信することができる。なお、受信回路１８Ｄは、受信した信号を補正し出力する別のイコライザ（例えばディエンファシスを行うイコライザ）を備えても良い。また、この段落で説明した事項は、ディスクドライブ４ａの送信回路１７Ｄと、ＨＤＤ制御ボード２０の受信回路１８Ｐについても適用することができる。その場合、ディスク側イコライザ８１３に対するブースト値が設定されるが、そのブースト値の設定方法については、後述する。
【００９７】
ところで、複数の伝送線路１１４Ｄ、１１４Ｕの長さ（すなわち、各ディスクドライブ４ａ毎のＰＢＣ−ＨＤＤ間配線長Ｌ）は、ディスクアレイ装置１にどのようにディスクドライブ４ａを搭載するかによって異なる。以下、複数のディスクドライブ４ａの幾つかの搭載方法例を説明する。
【００９８】
図１３Ａは、第一の搭載方法に従ってディスクアレイ装置１に搭載された複数のディスクドライブ４ａの正面の概観を示す。図１３Ｂは、第一の搭載方法に従って搭載されたディスクドライブ４ａの側面の概観を示す。図１４Ａは、第一の搭載方法に従ってディスクドライブ４ａを搭載するためのＨＤＤ制御ボード２０の構成例を示す。なお、図１３Ａにおいて、各ディスクドライブ４ａを示す図の内部に記した英数字は、ディスクドライブ４ａの実装位置のＩＤを表す。
【００９９】
第一の搭載方法によれば、図１３Ａに示すように、ＨＤＤ制御ボード２０は二重化されており、各ディスクドライブ４ａは、二枚のＨＤＤ制御ボード２０に接続されている。これにより、或るディスクドライブ４ａについて説明すると、一方のＨＤＤ制御ボード２０に障害が発生しても、他方のＨＤＤ制御ボード２０がそのディスクドライブ４ａとの間で信号の授受を行うことができる。
【０１００】
また、第一の搭載方法によれば、図１３Ａに示すように、ＨＤＤ制御ボード２０は、ディスクドライブ４ａの厚さ方向Ｔに沿って並んだ二以上（例えば８個）のディスクドライブ４ａの一端側（つまり、二以上のディスクドライブ４ａによって構成されるディスクグループの長手方向の始点又は終点側）に配置される。このため、各ディスクドライブ４ａとＰＢＣ（又はスイッチ回路）１４との間の伝送線路は、ディスクドライブ４ａの配列方向に長くなる。この場合、ＨＤＤ制御ボード２０と二以上のディスクドライブ４ａの各々との間の距離（すなわち、ＰＢＣ−ＨＤＤ間配線長）は、ディスクドライブ４ａの実装位置によって大きく異なる。具体的には、例えば、最長のＰＢＣ−ＨＤＤ間配線長Ｌ１（一例として、実装位置ＩＤ「１Ｆ」のディスクドライブ４ａと、そのディスクドライブ４ａに接続される二枚のＨＤＤ制御ボード２０のうちの奥側のＨＤＤ制御ボード２０との間の距離）と、最短のＰＢＣ−ＨＤＤ間配線長Ｌ２（一例として、実装位置ＩＤ「１８」のディスクドライブ４ａと、そのディスクドライブ４ａに接続される二枚のＨＤＤ制御ボード２０のうちの手前側のＨＤＤ制御ボード２０との間の距離）との差は、後述の第二の搭載方法と比べて大きくなる。
【０１０１】
図１４Ｂは、第一の搭載方法に従って搭載されたディスクドライブ４ａの実装位置とＰＢＣ−ＨＤＤ間配線長、ＩＳＩ減衰量及びブースト値との特性例を示す。この特性例は、例えば、ＦＣの転送速度が4.25Gbps場合の例である。この図１４Ｂによれば、複数のディスクドライブ実装位置にそれぞれ対応した複数のＩＳＩ減衰量（別の観点から言えば、複数のディスクドライブ実装位置にそれぞれ対応した複数のブースト値）のばらつきが、後述する第二の搭載方法の場合に比べて大きいことがわかる。
【０１０２】
図１５Ａは、第二の搭載方法に従ってディスクアレイ装置１に搭載された複数のディスクドライブ４ａの正面の概観を示す。図１５Ｂは、第二の搭載方法に従って搭載されたディスクドライブ４ａの側面の概観を示す。図１６Ａは、第二の搭載方法に従ってディスクドライブ４ａを搭載するためのＨＤＤ制御ボード２０の構成例を示す。なお、図１５Ａにおいて、各ディスクドライブ４ａを示す図の内部に記した英数字は、図１３Ａと同様に、ディスクドライブ４ａの実装位置のＩＤを表す。
【０１０３】
第二の搭載方法でも、第一の搭載方法と同様に、ＨＤＤ制御ボード２０は二重化されている。
【０１０４】
また、第二の搭載方法によれば、ＨＤＤ制御ボード２０は、その面が、水平方向に実装された複数（例えば１６個）のディスクドライブ４ａから構成されるディスクドライブグループの長手方向脇に対向するように搭載される。このため、各ディスクドライブ４ａとＰＢＣ（又はスイッチ回路）１４との間の伝送線路は、ディスクドライブ４ａの配列方向を横切る方向（例えば直交方向）に長くなる。この場合、ＨＤＤ制御ボード２０と、それに接続される二以上のディスクドライブ４ａの各々との間の距離（すなわち、ＰＢＣ−ＨＤＤ間配線長）は、ディスクドライブ４ａの実装位置によって大きく異なることはない。具体的には、例えば、最長のＰＢＣ−ＨＤＤ間配線長Ｌ１（一例として、実装位置ＩＤ「１Ｆ」のディスクドライブ４ａと、そのディスクドライブ４ａに接続される二枚のＨＤＤ制御ボード２０のうちの奥側のＨＤＤ制御ボード２０との間の距離）と、最短のＰＢＣ−ＨＤＤ間配線長Ｌ２（一例として、実装位置ＩＤ「１８」のディスクドライブ４ａと、そのディスクドライブ４ａに接続される二枚のＨＤＤ制御ボード２０のうちの手前側のＨＤＤ制御ボード２０との間の距離）との差は、前述した第一の搭載方法と比べて小さい。
【０１０５】
図１６Ｂは、第二の搭載方法に従って搭載されたディスクドライブ４ａの実装位置とＰＢＣ−ＨＤＤ間配線長、ＩＳＩ減衰量及びブースト値との特性例を示す。この特性例は、例えば、ＦＣの転送速度が4.25Gbps場合の例である。この図１６Ｂによれば、複数のディスクドライブ実装位置にそれぞれ対応した複数のＩＳＩ減衰量（別の観点から言えば、複数のディスクドライブ実装位置にそれぞれ対応した複数のブースト値）のばらつきが、前述した第一の搭載方法の場合に比べて小さいことがわかる。
【０１０６】
以上、第一と第二の搭載方法を説明したが、複数のディスクドライブ４ａの搭載方法は、上記の例に限られない。なお、例えば、第二の搭載方法を採用した場合には、第一の搭載方法を採用した場合に比べて、信号補正値テーブル８０５（図１２参照）に登録するブースト値の数を減らすことができると考えられる。なぜなら、第二の搭載方法の場合には、ディスクドライブ実装位置が異なっていても、ＰＢＣ−ＨＤＤ間配線長が実質的に同じ場合があり、そのような場合には、一つのブースト値に対して複数のディスクドライブ実装位置を対応付けることができるからである。
【０１０７】
さて、ディスクアレイ装置１において、複数のディスクドライブ４ａとＰＢＣ１４との間における複数のＰＢＣ−ＨＤＤ間配線長は、異なることがある。この配線長に応じて、前述したように、ＰＢＣ側イコライザ８０７（図１２参照）とディスク側イコライザ８１３によって、プリエンファシスが行われるが、プリエンファシスの方法としては幾つか考えられる。以下、幾つかのプリエンファシス方法について説明する。
【０１０８】
図１７Ａは、第一のプリエンファシス方法に従うブロックダイアグラムを示す。図１７Ｂは、図１７Ａにおける各信号ａ〜ｄの波形を示す。図１７Ｃは、第一のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。
【０１０９】
図１７Ａに示すように、第一のプリエンファシス方法に従うＰＢＣ側イコライザ８０７（又はディスク側イコライザ８１３）は、いわゆるＬ型のイコライザであり、減算処理回路８５１と、第一の乗算回路８５３と、第二の乗算回路８５５と、加算回路８５７とを備える。
【０１１０】
減算処理回路８５１は、入力された信号ａに対して、１−Ｄの減算処理を行い（つまり、信号ａと、遅延回路Ｄとの引き算処理を行い）、減算処理によって得られた信号を出力する。ここで、Ｄは、
【数１】
2006042179.tif 000003
…（１）
で与えられる遅延演算素子（換言すれば、１ビットの遅延回路）である。
【０１１１】
第一の乗算回路８５３は、減算処理回路８５１から出力された信号に、プリエンファシス量を調整する高域補正係数Ｅｍを乗算し、その乗算された信号ｂを出力する。
【０１１２】
第二の乗算回路８５５は、入力された信号ａに信号振幅係数Ｋを乗算し、信号ａが乗算されて得られる信号ｃを出力する。
【０１１３】
加算回路８５７は、第一の乗算回路８５３から出力された信号ｂと、第二の乗算回路８５５から出力された信号ｃとの論理和の処理をして信号ｄを出力する。
【０１１４】
以上の処理により、ＰＢＣ側イコライザ８０７は、入力された信号ａを、入力信号の変化点に１ビット周期のパルス幅を付加した波形を有する信号ｄに変換して出力することができる。すなわち、図１７Ｂから分かる通り、信号ｄの波形は、入力信号ａの波形に対し、信号の変化点で１ビットのパルスが付加されたものとなる。信号振幅係数Ｋの値を調整することにより、送信振幅値を調整することができ、また、補正係数Ｅｍの値を調整することで、高域のブースト量を調整することができる。
【０１１５】
例えば、上述した（１）式のＴを、T=1／f＝2π／ｗとし、送信増幅係数Ｋを２とし、高域補正係数Ｅｍを１とした場合、このイコライザ８０７（又は８１３）の伝達関数は、以下の（２）式、
【数２】
2006042179.tif 000004
…（２）
のようになる。これより、図１７Ｃに示す様に、補正係数Ｅｍの値が大きくなるほど（例えば、3.5dB、7.5dB、15dBのように大きくなるほど）、出力信号ｄの信号振幅が高まる。すなわち、上述した信号補正値テーブル８０５（図１２参照）に登録されているブースト値は、例えば高域補正係数Ｅｍである。送信増幅係数Ｋは、固定値であっても良いし、信号補正値テーブル８０５に、各ディスクドライブ実装位置毎に登録されていても良い。
【０１１６】
図１８Ａは、第二のプリエンファシス方法に従うブロックダイアグラムを示す。図１８Ｂは、図１８Ａにおける各信号ａ,ｂ,ｃ,ｄ,ｅ,ｆの波形を示す。図１８Ｃは、第二のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。なお、図１７Ａ〜図１７Ｃと同じ要素については、同一の符号を付している。
【０１１７】
図１８Ａに示すように、第二のプリエンファシス方法に従うＰＢＣ側イコライザ８０７（又はディスク側イコライザ８１３）は、いわゆるＥ型のイコライザであり、第一の減算処理回路８５１と、第二の減算処理回路８５２と、第一の乗算回路８５３と、第三の乗算回路８５４と、第二の乗算回路８５５と、加算回路８５７とを備える。
【０１１８】
第一の減算処理回路８５１は、第一のプリエンファシス方法の場合と同様に、入力された信号ａに対して、１−Ｄの減算処理を行い、減算処理によって得られた信号を出力する。
【０１１９】
第二の減算処理回路８５２は、入力された信号aに対して、１−Ｄ-1の減算処理を行い、減算処理によって得られた信号を出力する。
【０１２０】
第一の乗算回路８５３は、第一の減算処理回路８５１から出力された信号に、高域補正係数Ｅｍを乗算し、その乗算された信号ｂを出力する。
【０１２１】
第三の乗算回路８５４は、第二の減算処理回路８５２から出力された信号に、高域補正係数Ｅｍを乗算し、その乗算された信号ｅを出力する。
【０１２２】
第二の乗算回路８５５は、入力された信号ａに信号振幅係数Ｋを乗算し、信号ａが乗算されて得られる信号ｃを出力する。
【０１２３】
加算回路８５７は、第一の乗算回路８５３から出力された信号ｂと、第三の乗算回路８５４から出力された信号ｅと、第二の乗算回路８５５から出力された信号ｃとの論理和の処理をして信号ｆを出力する。
【０１２４】
すなわち、第二のプリエンファシス方法に従うＰＢＣ側イコライザ８０７（又はディスク側イコライザ８１３）は、１ビットの遅延回路Ｄを通したデータ信号と入力信号ａとの引き算処理（１−Ｄ）をした後、その処理をされて出力された信号に高域補償係数Ｅｍを乗算した信号ｂを出力する。また、ＰＢＣ側イコライザ８０７（又はディスク側イコライザ８１３）は、１ビットの遅延回路の前の信号と入力信号ａとの引き算処理（１−Ｄ-1）をした後、その処理をされて出力された信号に高域補正係数Ｅｍを乗算して得られた信号eを出力する。また、ＰＢＣ側イコライザ８０７（又はディスク側イコライザ８１３）は、入力信号aに信号増幅係数Ｋを乗算して得られる信号ｃを出力する。そして、ＰＢＣ側イコライザ８０７（又はディスク側イコライザ８１３）は、３つの出力信号ｂ、ｅ、ｃを加算回路８５７で加算することにより、入力信号ａの変化点の前後に１ビット周期のパルス幅を付加した出力波形ｆが得られる。
【０１２５】
送信増幅係数Ｋを２、高域補正係数Ｅｍを１とした場合、このイコライザ８０７（又は８１３）の伝達関数は以下の（３）式、
【数３】
2006042179.tif 000005
…（３）
で表すことができる。これより、図１８Ｃに示す様に、第一のプリエンファシス方法の場合よりも、周波数の高域部分がより強調される。
【０１２６】
図１９Ａは、第三のプリエンファシス方法に従うブロックダイアグラムを示す。図１９Ｂは、図１９Ａにおける入力信号波形と出力信号波形とを示す。図１９Ｃは、第三のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。
【０１２７】
図１９Ａに示すように、第三のプリエンファシス方法に従うＰＢＣ側イコライザ８０７（又はディスク側イコライザ８１３）は、いわゆるエクストラプラス型のイコライザである。このイコライザ８０７は、例えば、入力信号ａに対して１−Ｄの処理を行って信号出力する回路８６１と、回路８６１の出力された信号を入力し１−ＤＲの処理を行って信号出力する回路８６２と、回路８６２から出力された信号を入力し１／（１−ＤＲ）の処理（例えばＲ＝２）を行って信号出力する回路８６３と、回路８６３から出力された信号を入力しＤＱを乗算する処理を行って信号出力する回路８６４と、回路８６４から出力された信号と、入力信号ａとを加算して出力する加算回路８６５とを備える。
【０１２８】
このイコライザ８０７（又は８１３）の伝達関数は以下の（４）式、
【数４】
2006042179.tif 000006
…（４）
で表すことができ、これを簡略化すると、以下の（５）式、
【数５】
2006042179.tif 000007
…（５）
のようにすることができ、これをより簡略化すると、以下の（６）式、
【数６】
2006042179.tif 000008
…（６）
のようにすることができる。ここで、Ｄは、上記（１）式の通りであるとすると、イコライザ８０７（又は８１３）の伝達関数は、以下の（７）式、
【数７】
2006042179.tif 000009
…（７）
のように表すことができる。この第三のプリエンファシス方法によれば、イコライザ８０７（又は８１３）に、リニアデジタルフィルタを具備する事により、送信信号に、データ“０”に1/2ビット以下のパルスを埋め込むことができる。また、係数Ｑを調整することにより、送信信号の波形を調節することができる。
【０１２９】
以上、イコライザ８０７（又は８１３）に適用することができる幾つかのプリエンファシス方法の例について説明したが、プリエンファシスの方法は上記の例に限られない。
【０１３０】
ところで、この第一実施例では、例えば以下のようにして、ＨＤＤ制御ボード２０に信号補正値テーブル８０５を構築することができる。
【０１３１】
図２０Ａは、信号補正値テーブル８０５の第一の構築方法例を示す。
【０１３２】
信号補正値テーブル８０５が登録される記憶域に情報を登録することができるコンピュータとして、例えば管理端末５がある。管理端末５は、各ディスクドライブ実装位置毎のブースト値（ｄＢ）を入力するためのブースト値入力ＧＵＩ（グラフィカルユーザインタフェース）８７１を表示する。そのＧＵＩ８７１には、各ディスクドライブ実装位置毎にＰＢＣ−ＨＤＤ間配線長が表示されるので、ユーザは、どの実装位置に対してどんなブースト値を入力すればよいかがわかる。ユーザは、ブースト値入力ＧＵＩ８１７に、各ディスクドライブ実装位置毎のブースト値を入力する。
【０１３３】
また、管理端末５は、ブースト値登録部８７５を備える。ブースト値登録部８７５は、例えば、メモリに記憶されたコンピュータプログラムであり、管理端末５内の図示しないＣＰＵにロードされることにより実行される。ブースト値登録部８７５は、各ディスクドライブ実装位置毎のブースト値が入力された場合、入力されたブースト値を信号補正値テーブル８０５に登録する。
【０１３４】
以上、第一の構築方法例によれば、信号補正値テーブル８０５に登録される各ブースト値は、ユーザが任意に定めた値である。
【０１３５】
図２０Ｂは、信号補正値テーブル８０５の第二の構築方法例を示す。
【０１３６】
管理端末５は、ブースト値登録部８７５に加えて、ブースト値算出部８７７を備える。ブースト値算出部８７７は、例えば、メモリに記憶されたコンピュータプログラムであり、管理端末５内の図示しないＣＰＵにロードされることにより実行される。ブースト値算出部８７７は、実装位置毎のＰＢＣ−ＨＤＤ間配線長を表す配線長情報８７４を参照して、各配線長を抽出し、抽出された各配線長に応じたブースト値を所定の計算式に従って算出する。ブースト値登録部８７５は、算出された各ブースト値を信号補正値テーブル８０５に登録する。
【０１３７】
以上、第二の構築方法例によれば、信号補正値テーブル８０５に登録される各ブースト値は、コンピュータによって計算された値である。
【０１３８】
ところで、ＰＢＣ（又はスイッチ回路）１４に搭載されるイコライザ８０７にブースト値を設定する方法について説明したが、ディスク側イコライザ８１３にも、ＰＢＣ−ＨＤＤ間配線長に応じたブースト値を設定することができる。その設定方法としては、幾つか考えられる。例えば、ディスクアレイ装置１に搭載された（例えば、バックプレーンボード２２に接続された）ディスクドライブ４ａに対してコンピュータマシン（例えば管理端末５）を接続し、そのコンピュータマシンが、例えば上記の第一又は第二の構築方法のように、自動で又は手動で、各ディスクドライブ４ａ毎のブースト値を入力してもよい。また、以下のような別の方法も考えられる。
【０１３９】
図２１は、ディスク側イコライザ８１３にブースト値を設定する方法の一例を示す。
【０１４０】
バックプレーンボード２２に、各ディスクドライブ実装位置に対応したブースト値が記録されている信号補正値テーブル８８１が登録される。信号補正値テーブル８８１は、例えばメモリ上に構築されており、複数のアドレスを有する。複数のアドレスの各々に、そのアドレスに対応付けられたディスクドライブ実装位置（換言すれば、第二のコネクタ１０５）のブースト値が存在する。この場合、例えば、或る第二コネクタ１０５に、ディスクドライブ４ａが接続されたことが検出された場合には、その第二コネクタ１０５に対応するアドレスに存在するブースト値（すなわち、信号補正値テーブル８８１に登録されているブースト値であって、その第二コネクタ１０５に対応したディスクドライブ実装位置に対応付けられたブースト値）が読み出され、読み出されたブースト値が、その接続されたディスクドライブ４ａが有するディスク側イコライザ８１３に設定される。
【０１４１】
図２２は、第一実施例において、各送信回路１７Ｐ、１７Ｄに対するブースト値の設定の流れの一例を示す。なお、この流れは、イコライザ８０７（又は８１３）が、第一又は第二のプリエンファシス方法に従うプリエンファシスを行うようになっている場合の例である。
【０１４２】
例えば、管理端末５が、ユーザの操作に従って、或るディスクドライブ実装位置を選択し、そのディスクドライブ実装位置に対応する送信回路１７Ｐ、１７Ｄの各々について、以下のことを行う。すなわち、管理端末５は、最長波長信号の受信時の振幅が所定値となるような送信増幅係数Ｋの入力を受けて、入力された送信増幅係数Ｋと、上記選択されたディスクドライブ実装位置とを対応付けて記憶する（ステップＳ１）。また、管理端末５は、最短波長信号の受信時の振幅が、最長波長信号の受信時の振幅と同じになるような高域補正係数Ｅｍの入力を受けて、入力された高域補正係数Ｅｍと、上記選択されたディスクドライブ実装位置とを対応付けて記憶する（Ｓ２）。
【０１４３】
管理端末５は、Ｓ１及びＳ２の処理を、全てのディスクドライブ実装位置（換言すれば、全ての送信回路１７Ｐ、１７Ｄ）について行い（Ｓ３でＹＥＳ）、それが終了した場合には、これまでに記憶した複数のディスクドライブ位置、送信増幅係数Ｋ及び高域補正係数Ｅｍを、ＨＤＤ制御ボード２０又はディスクドライブ４ａの所定記憶域に送る（Ｓ４）。例えば、管理端末５は、送信増幅係数Ｋを、各送信回路１７Ｐ、１７Ｄのイコライザ８０７、８１３に対して設定し、高域補正係数Ｅｍ（ブースト値）を、ＨＤＤ制御ボード２０の信号補正値テーブル８０５に登録する。なお、送信増幅係数Ｋも、信号補正値テーブル８０５に登録され、ブースト値設定域８１７（例えばレジスタ）を介して、各イコライザ８０７に設定されても良い。
【０１４４】
以上が、第一実施例についての説明である。なお、この第一実施例では、送信回路１７Ｐ及び１７Ｄに、信号振幅を高めるイコライザが搭載されるが、このようなイコライザは、受信回路１８Ｐ又は１８Ｄに搭載されても良いし、送信回路１７Ｐ（又は１７Ｄ）と受信回路１８Ｄ（又は１８Ｐ）との間（例えば、バックプレーンボード２２上）に搭載されても良い。
【０１４５】
この第一実施例によれば、ディスクドライブ４ａの送信回路１７Ｄ（又は受信回路１８Ｐ）と、ＨＤＤ制御ボード２０の受信回路１８Ｐ（又は送信回路１７Ｐ）との間の伝送線路１１４Ｕ（又は１１４Ｄ）の長さに応じたＩＳＩ減衰量に基づいて、ブースト値が設定され、そのブースト値に基づいて、信号の高周波成分がブーストされる。これにより、配線長Ｌに関わらず、伝送に関する信号の品質が劣化しないようにすることができる。具体的には、例えば、第一実施例のような工夫をせずに、ＨＤＤ制御ボード２０とディスクドライブ４ａとの間でデータ伝送を行う場合、図２３Ａに例示するように、その伝送特性を表すアイパターンのクロス点は大きくずれて、アイ開口が狭くなるであろうが、第一実施例のような工夫をすることで、図２３Ｂに例示するように、アイパターンのクロス点のずれは小さく、アイ開口は広くなると考えられる。
【実施例２】
【０１４６】
次に、本発明の一実施形態の第二の実施例について説明する。以下、第一の実施例との相違点を主に説明し、第一の実施例との共通点については、説明を省略或いは簡略する。
【０１４７】
図２４は、本発明の第二の実施例に係るＨＤＤ制御ボード２０の構成例を示す。
【０１４８】
信号補正値テーブル８０５には、各ディスクドライブ実装位置毎に、複数の波長属性が登録され、各波長属性毎に、ブースト値が登録される。ここで、「波長属性」とは、伝送されるデータの波長に関する情報であり、例えばデータパターンである。
【０１４９】
ボード制御部８１５は、信号補正値テーブル８０５から読み出した情報をブースト値設定域８１７に登録し、ブースト設定値８１７に登録された情報は、各イコライザ８０７に読み取られる。各イコライザ８０７には、複数のブースト値として、例えば、複数の高域補正係数Ｅｍが設定される。なお、この図２４に例示するイコライザ８０７は、いわゆるＬ型の補正回路の一例である。
【０１５０】
減算処理回路８５１は、信号を出力する場合、その信号の波長属性に基づいて（例えば、その信号のデータパターンに基づいて）、複数の高域補正係数Ｅｍのうちのどの高域補正係数Ｅｍを選択し、複数の乗算回路８５３のうち、選択した高域補正係数Ｅｍを用いた乗算処理を行う回路８５３を信号の出力先とする。
【０１５１】
以上、この第二実施例によれば、波長属性（例えばデータパターン）に基づくＩＳＩ減衰量に応じたＩＳＩ減衰量に基づいて、ブースト値が設定され、そのブースト値に基づいて、信号の高周波成分がブーストされる。これにより、波長属性に関わらず、伝送に関する信号の品質が劣化しないようにすることができる。
【０１５２】
なお、上記の構成は、第二又は第三のプリエンファシス方法に従うイコライザ８０７（又は８１３）にも適用することができる。また、この第二実施例に従うイコライザ８０７（又は８１３）は、送信回路１７Ｐ、１７Ｄに限らず、例えば、受信回路１８Ｐ又は１８Ｄに備えられても良いし、バックプレーンボード２２に備えられても良い。また、ブースト値に限らず、送信増幅係数Ｋも、波長属性毎に用意されても良い。
【実施例３】
【０１５３】
図２５Ａは、本発明の一実施形態の第三実施例に係るキャニスタ４の構成例を示す。図２５Ｂは、図２５Ａに示したキャニスタ４のブロック図を示す。
【０１５４】
キャニスタ４には、ＤＣ／ＤＣコネクタ８８７と、ＤＣ／ＤＣコンバータ８９３を備えた回路基板８９１とが備えられている。
【０１５５】
ＤＣ／ＤＣコネクタ８８７は、ＤＣ／ＤＣコンバータ８９３に接続されるコネクタであり、バックプレーンボード２２に設けられているＤＣ／ＤＣコネクタ８８８に接続される。ＤＣ／ＤＣコネクタ８８７は、バックプレーンボード２２のＤＣ／ＤＣコネクタ８８８に接続された場合（換言すれば、通電した場合）、後述のディスク識別信号（例えば８ビットのうちの所定の１ビットのみがハイレベルになった信号）を回路基板８９１に出力する。
【０１５６】
ＤＣ／ＤＣコンバータ８９３は、ＤＣ／ＤＣコネクタ８８７を介して印加されたDC電圧（例えば４８V）を、ディスクドライブ４ａに対応したＤＣ電圧（例えば５Ｖ又は１２Ｖ）に変換し、変換された電圧をディスクドライブ４ａに印加する。
【０１５７】
回路基板８９１には、例えば、ディスクドライブ４ａの状態を表示するＬＥＤ８８９や、ブースト値出力部８９９が備えられる。ブースト値出力部８９９は、信号補正値テーブル８９７を備える。信号補正値テーブル８９７には、複数のディスク識別信号にそれぞれ対応した複数のブースト値が登録されている。
【０１５８】
図２５Ｃは、信号補正値テーブル８９７の構成例を示す。
【０１５９】
信号補正値テーブル８９７には、複数のビット番号の各々に対して、ディスク属性とブースト値とが対応付けられている。ディスク属性は、ディスクドライブ４ａに関する属性であり、例えば、ディスクドライブ４ａの種類（例えば、ＦＣ、ＳＡＴＡ又はＳＡＳ）と、ディスクドライブ４ａの転送速度と、ディスクドライブ４の提供元（例えばメーカ又はベンダ）とのうちの少なくとも一つである。
【０１６０】
この第三実施例では、キャニスタ４に搭載されるＤＣ／ＤＣコネクタ８８７（及び／又は、バックプレーンボード２２のＤＣ／ＤＣコネクタ８８８）の構成は、ディスクドライブ４ａの属性によって異なる。例えば、ディスクドライブ４ａの属性として、図２５Ｃに例示するように８種類のディスク属性があれば、ＤＣ／ＤＣコネクタ８８７（及び／又は８８８）の構成も、８種類の構成がある。
【０１６１】
キャニスタ４のＤＣ／ＤＣコネクタ８８７が、バックプレーンボード２２のＤＣ／ＤＣコネクタ８８８に接続され、且つ、キャニスタ４のコネクタ１０７が、バックプレーンボード２２の第二コネクタ１０５に接続された場合、ＤＣ／ＤＣコネクタ８８７からブースト出力部８９９に、ＤＣ／ＤＣコネクタ８８７（及び／又は８８８）の構成に従うディスク識別信号が出力される。例えば、図２５Ｃの例で言えば、ディスク種類がＦＣであり、転送速度が4Gbpsであり、提供元がＡ社であるディスクドライブ４ａが搭載されるキャニスタ４のＤＣ／ＤＣコネクタ８８７（及び／又は８８８）からは、１番目のビットのみが立ったディスク識別信号が、ブースト値出力部８９９に出力される。また、そのディスク識別信号は、後述するように、バックプレーンボード２２を介して、ＨＤＤ制御ボード２０にも出力される。
【０１６２】
ブースト値出力部８９９は、ディスク識別信号を受信し、そのディスク識別信号の内容（例えば、何番目のビットが立っているか）に対応したブースト値を信号補正値テーブル８９７から取得して出力する。出力されたブースト値は、ＤＣ／ＤＣコネクタ８８７からバックプレーンボード２２及びコネクタ１０５を介して、ディスクドライブ４ａの送信回路１７Ｄ内のイコライザ８１３に設定される。
【０１６３】
以上のような構成により、キャニスタ４がバックプレーンボード２２に接続されると、自動的に、そのキャニスタ４に搭載されているディスクドライブ４ａのディスク属性に適切なブースト値が、そのディスクドライブ４ａに設定される。なお、受信回路１８Ｄに、信号の高域部分を増強させるイコライザが備えられている場合には、ブースト値の設定先は、受信回路１８Ｄのイコライザとなってもよい。
【０１６４】
図２６Ａは、本発明の第三実施例に係るＨＤＤ制御ボード２０の構成例を示す。
【０１６５】
また、ＨＤＤ制御ボード２０に備えられる信号補正値テーブル８９７の内容は、キャニスタ４に備えられる信号補正値テーブル８９７と同様である。
【０１６６】
ブースト値設定域８１７は、例えばレジスタであり、複数のアドレスを有する。複数のアドレスの各々は、図２６Ｂに例示するように、複数の通信ポートのうちのいずれかが割り当てられている。ここで言う通信ポートは、ＰＢＣ１４が備える物理的又は論理的な通信ポートであり、例えば、一つの通信ポートは、一つの送信回路１７Ｐ又は受信回路１８Ｐに対応している。従って、各通信ポート毎にアドレスが割り当てられているということは、各送信回路１７Ｐ毎又は各受信回路１８Ｐ毎に、アドレスが割り当てられているということである。
【０１６７】
ボード制御部８１５は、例えば、管理端末５と通信することができるようになっている。ボード制御部８１５は、例えば、管理端末５から信号補正値テーブル８９７に記録すべきブースト値を受信して、そのブースト値を、ＨＤＤ制御ボード２０上の信号補正値テーブル８９７に書き込むことができる。
【０１６８】
また、ボード制御部８１５は、キャニスタ４のＤＣ／ＤＣコネクタ８８７からバックプレーンボード２２を介してディスク識別信号を受信する。ボード制御部８１５は、受信したディスク識別信号の内容（例えば、何番目のビットが立っているか）に対応したブースト値を信号補正値テーブル８９７から読出し、読み出されたブースト値を、ブースト値設定域８１７の所定アドレスに登録する。ここで、どのアドレスに登録するかは、例えば、どこを経由したディスク識別信号を受信しかに応じて決定される。例えば、複数のキャニスタ４とボード制御部８１５との間に、複数のキャニスタ４にそれぞれ対応した複数の信号路が備えられている場合には、ボード制御部８１５は、どの信号路を介してディスク識別信号を受信したかに応じて、ブースト値設定域８１７における設定先アドレスを決定し、決定した格納先アドレスに、上記読み出されたブースト値を登録する。
【０１６９】
なお、ブースト値設定域８１７に登録されたブースト値は、例えば、各送信回路１７Ｐの送信増幅制御部９０１とブースト設定部９０３とに読み出される。送信増幅制御部９０１は、読み出されたブースト値に基づいて、送信増幅係数Ｋの値を調節する（すなわち、送信信号の振幅を調節する）。ブースト設定値は、読み出されたブースト値に基づいて、高域補正係数Ｅｍを決定し、決定した高域補正係数Ｅｍをイコライザ８０７に設定する。なお、高域補正係数Ｅｍの値は、ブースト値と同じであっても良いし、ブースト値に基づいて求められた別の値であっても良い。
【０１７０】
また、受信回路１８Ｐに、受信用イコライザ８０７が備えられても良い。このイコライザ８０７は、例えば、受信した信号（プリエンファシスされて送信された信号）に対してディエンファシスを施すなど、所定の補正処理を行っても良い。
【０１７１】
図２７は、本発明の第三実施例において、各ブースト値がブースト値設定域８１７に設定される際の処理流れの一例を示す。
【０１７２】
ＤＣ／ＤＣコネクタ８８７からディスク識別信号を受信した場合（Ｓ１１でＹＥＳ）、ボード制御部８１５は、受信したディスク識別信号の内容に対応したブースト値を信号補正値テーブル８９７から読み出し（Ｓ１２）、読み出したブースト値を、ブースト値設定域８１７に設定する（Ｓ１３）。ボード制御部８１５は、設定が完了した場合、設定が完了したことを表す信号を、ディスク識別信号の送信元におけるディスクドライブ４ａに送信する（Ｓ１４）。ボード制御部８１５は、応答を受信した場合は（Ｓ１５でＹＥＳ）、未だ全てのディスクドライブ実装位置について、Ｓ１１〜Ｓ１５を行っていなければ（Ｓ１６でＮＯ）、別のディスクドライブ実装位置について、Ｓ１１〜Ｓ１５を行う。なお、Ｓ１５において、応答は、例えば、ディスクドライブ４ａのイコライザ８１３に、Ｓ１１で受信したディスク識別信号に対応したブースト値が設定された場合に、ディスクドライブ４ａから受信する。
【０１７３】
このような流れによって、全てのディスクドライブ実装位置につき、ＨＤＤ制御ボード２０及びディスクドライブ４ａの両方において、接続されたディスクドライブ４ａのディスク属性に対応したブースト値が設定される。
【０１７４】
以上、上述した第三実施例によれば、ディスク属性（例えば、種類、転送速度及び提供元の少なくとも一つ）に対応したブースト値がイコライザ８０７及び８１３に設定され、そのブースト値に従って補正された信号が伝送される。これにより、ディスクアレイ装置１に、ディスク属性が異なる複数のディスクドライブ４ａが混在していても信号品質の劣化を防ぐことができる。
【０１７５】
また、この第三実施例によれば、各ディスクドライブ４ａ毎に、そのディスクドライブ４ａのディスク属性に従うＩＳＩ減衰量に応じたブースト値に従う伝送が行われる。これにより、ディスク属性が異なるディスクドライブ４ａが同一のバックプレーンボード２２を介して同一のＨＤＤ制御ボード２０との間でデータ伝送を行っても、信号品質の劣化を防ぐことができる。
【０１７６】
また、この第三実施例によれば、ディスクドライブ４ａのディスク属性に対応したブースト値が、キャニスタ４をバックプレーンボード２２に接続した場合に、ＨＤＤ制御ボード２０及びディスクドライブ４ａの両方に自動的に設定される。これにより、キャニスタ４をディスクアレイ装置１に搭載しさえすれば、別段のブースト値設定作業が不要になるので、ユーザにとって便利である。なお、キャニスタ４に実装されたディスクドライブ４ａのディスク属性を検出する方法としては、ＤＣ／ＤＣコネクタ８８７（及び／又は８８８）の構成を違えることにより所定番目のビットが立った信号を出力する方法に限らず、別の方法が採用されても良い。例えば、キャニスタ４とバックプレーンボード２２の各々に、専用のコネクタが備えられ、キャニスタ４のコネクタの構成が、それに実装されるディスクドライブ４ａのディスク属性によって異なり、それにより、バックプレーンボード２２の専用コネクタにキャニスタ４の専用コネクタがどのように接続されたかを表す信号（一例として、バックプレーンボード２２の専用コネクタにおける複数のピンのどのピンがキャニスタ４のコネクタに接触したかを表す信号）が出力され、その信号から、ディスク属性が検出されても良い。
【０１７７】
以上、本発明の好適な実施形態及び幾つかの実施例を説明したが、これらは本発明の説明のための例示であって、本発明の範囲をこれらの実施形態及び実施例にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。例えば、第一乃至第三のプリエンファシス方法に従うイコライザ８０７は、ＰＢＣ１４に備えられる複数のイコライザ８０７は、全てが同じ構成である必要はなく、設定されるブースト値の大きさに応じて別々の構成であってもよい。また、例えば、キャニスタ４に、ディスクドライブ４ａとＰＢＣ１４との間の通信を制御する通信インターフェース回路が備え、その通信インターフェース回路に、イコライザ８１３が搭載されてもよい。また、上り伝送線路１１４Ｕと下り伝送線路１１４Ｄは、共通の伝送線路であってもよい。また、例えば、第一実施例〜第三実施例の少なくとも二つを組み合わせることができる。例えば、第一実施例〜第三実施例の全てを組み合わせた場合、信号補正値テーブルは、例えば図２８に例示する構成を持ったテーブル９５１とし、それにより、ディスクドライブ実装位置（つまりＰＢＣ−ＨＤＤ間配線長）、波長属性、及びディスク識別信号のビット番号（つまりディスク属性）の全てに従うＩＳＩ減衰量に応じたブースト値に基づくデータ伝送が可能となる。また、例えば、ブースト値は、ＰＢＣ１４に設けられた各ポート（例えば送信回路に対応したポートと受信回路に対応したポート）毎に設定することができる。
【図面の簡単な説明】
【０１７８】
【図１】本発明の一実施形態の第一の実施例に係るディスクアレイ装置の全体構成の外観を示す。
【図２】図２Ａは、ディスクドライブ筐体３ａの正面の概観図を示す。図２Ｂは、ディスクドライブ筐体３ａの断面の概観図を示す。図２Ｃは、ディスクドライブ筐体３ｃの背面の概観図を示す。
【図３】図３Ａは、ディスクアレイ装置１のディスク制御装置２とディスク駆動装置３との接続構成を示す。図３Ｂは、図３ＡにおけるＨＤＤ制御ボード２０ａ、２０ｃと、複数のキャニスタ４との間の通信経路を示す。
【図４】図４は、ディスクアレイ装置１の構成例を示すブロック図である。
【図５】図５は、ＤＫＡ１０とディスクドライブ４ａとの間の接続構成例を示す。
【図６】図６Ａは、誘電損失の等価回路を示す。図６Ｂは、プリント基板８０３の様子の一例を示す。
【図７】周波数対表皮効果の特性例を表すグラフを示す。
【図８】ＰＢＣ−ＨＤＤ間配線長の定義例を示す。
【図９】周波数対信号損失の特性例を表すグラフを示す。
【図１０】図１０Ａは、転送速度対信号損失の特性例を表すグラフである。図１０Ｂは、ディスクドライブ４ａ又はＰＢＣ１４が送信するデータのデータパターンの信号振幅を示す。図１０Ｃは、ディスクドライブ４ａ又はＰＢＣ１４が受信するデータのデータパターンの信号振幅を示す。
【図１１】図１１Ａは、ＰＢＣ−ＨＤＤ間配線長Ｌに対する信号減衰量を表すグラフを示す。図１１Ｂは、最長波長の送信信号の振幅ＶＬｆと、最短波長の送信信号の振幅ＶＨｆとの関係を示す。図１１Ｃは、最長波長の受信信号の振幅ＶＬｆと、最短波長の受信信号の振幅ＶＨｆとの関係を示す。
【図１２】本発明の一実施形態の第一実施例の概要を示す。
【図１３】図１３Ａは、第一の搭載方法に従ってディスクアレイ装置１に搭載された複数のディスクドライブ４ａの正面の概観を示す。図１３Ｂは、第一の搭載方法に従って搭載されたディスクドライブ４ａの側面の概観を示す。
【図１４】図１４Ａは、第一の搭載方法に従ってディスクドライブ４ａを搭載するためのＨＤＤ制御ボード２０の構成例を示す。図１４Ｂは、第一の搭載方法に従って搭載されたディスクドライブ４ａの実装位置とＰＢＣ−ＨＤＤ間配線長、ＩＳＩ減衰量及びブースト値との特性例を示す。
【図１５】図１５Ａは、第二の搭載方法に従ってディスクアレイ装置１に搭載された複数のディスクドライブ４ａの正面の概観を示す。図１５Ｂは、第二の搭載方法に従って搭載されたディスクドライブ４ａの側面の概観を示す。図１６Ａは、第二の搭載方法に従ってディスクドライブ４ａを搭載するためのＨＤＤ制御ボード２０の構成例を示す。
【図１６】図１６Ａは、第二の搭載方法に従ってディスクドライブ４ａを搭載するためのＨＤＤ制御ボード２０の構成例を示す。図１６Ｂは、第二の搭載方法に従って搭載されたディスクドライブ４ａの実装位置とＰＢＣ−ＨＤＤ間配線長、ＩＳＩ減衰量及びブースト値との特性例を示す。
【図１７】図１７Ａは、第一のプリエンファシス方法に従うブロックダイアグラムを示す。図１７Ｂは、図１７Ａにおける各信号ａ〜ｄの波形を示す。図１７Ｃは、第一のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。
【図１８】図１８Ａは、第二のプリエンファシス方法に従うブロックダイアグラムを示す。図１８Ｂは、図１８Ａにおける各信号ａ,ｂ,ｃ,ｅ,ｆの波形を示す。図１８Ｃは、第二のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。
【図１９】図１９Ａは、第三のプリエンファシス方法に従うブロックダイアグラムを示す。図１９Ｂは、図１９Ａにおける入力信号波形と出力信号波形とを示す。図１９Ｃは、第三のプリエンファシス方法を行った場合の周波数対振幅の特性例を示す。
【図２０】図２０Ａは、信号補正値テーブル８０５の第一の構築方法例を示す。図２０Ｂは、信号補正値テーブル８０５の第二の構築方法例を示す。
【図２１】ディスク側イコライザ８１３にブースト値を設定する方法の一例を示す。
【図２２】第一実施例において、各送信回路１７Ｐ、１７Ｄに対するブースト値の設定の流れの一例を示す。
【図２３】図２３Ａは、第一の実施例のような工夫をしない場合の伝送特性を表すアイパターンを示す。図２３Ｂは、第一の実施例のような工夫をした場合の伝送特定を表すアイパターンを示す。
【図２４】本発明の第二の実施例に係るＨＤＤ制御ボード２０の構成例を示す。
【図２５】図２５Ａは、本発明の一実施形態の第三実施例に係るキャニスタ４の構成例を示す。図２５Ｂは、図２５Ａに示したキャニスタ４のブロック図を示す。図２５Ｃは、信号補正値テーブル８９７の構成例を示す。
【図２６】図２６Ａは、本発明の第三実施例に係るＨＤＤ制御ボード２０の構成例を示す。図２６Ｂは、ブースト値設定域８１７のアドレスマップの一例を示す。
【図２７】本発明の第三実施例において、各ブースト値がブースト値設定域８１７に設定される際の処理流れの一例を示す。
【図２８】第一実施例乃至第三実施例の全てを組み合わせた場合の信号補正値テーブル９５１の構成例を示す。
【図２９】図２９Ａは、本発明の一実施形態の概念を示す。図２９Ｂは、本発明の一実施形態の概念が適用された記憶装置システムの構成例を示す。
【符号の説明】
【０１７９】
１００１…信号減衰要因に基づく補正パラメータグループ  １００３…信号補正部  １００５…入力信号  １００７…出力信号  １００９…第一の信号伝送線路  １０１１…第二の信号伝送線路  １０１２…記憶装置  １０１３…記憶資源  １０１５Ｓ、１０１５Ｃ…送信部  １０１９Ｓ、１０１９Ｃ…受信部  １０２１…記憶制御部  １０２３…記憶装置システム  １０３１…記憶装置接続部  １０３３…スイッチ装置  １０３５…上位装置
【図１】
2006042179.tif 000010
【図２】
2006042179.tif 000011
【図３】
2006042179.tif 000012
【図４】
2006042179.tif 000013
【図５】
2006042179.tif 000014
【図６】
2006042179.tif 000015
【図７】
2006042179.tif 000016
【図８】
2006042179.tif 000017
【図９】
2006042179.tif 000018
【図１０】
2006042179.tif 000019
【図１１】
2006042179.tif 000020
【図１２】
2006042179.tif 000021
【図１３】
2006042179.tif 000022
【図１４】
2006042179.tif 000023
【図１５】
2006042179.tif 000024
【図１６】
2006042179.tif 000025
【図１７】
2006042179.tif 000026
【図１８】
2006042179.tif 000027
【図１９】
2006042179.tif 000028
【図２０】
2006042179.tif 000029
【図２１】
2006042179.tif 000030
【図２２】
2006042179.tif 000031
【図２３】
2006042179.tif 000032
【図２４】
2006042179.tif 000033
【図２５】
2006042179.tif 000034
【図２６】
2006042179.tif 000035
【図２７】
2006042179.tif 000036
【図２８】
2006042179.tif 000037
【図２９】
2006042179.tif 000038