(57)【要約】【課題】  広帯域化時における消費電流の増大およびゲイン低下を抑制することができる半導体装置を提供する。【解決手段】  ソースフォロアアンプと第１制御回路とを有する半導体装置１であって、ソースフォロアアンプは、ソースが相互に接続された、ソースを出力とする複数のドライブトランジスタＤ２ａ，Ｄ２ｂと、当該複数のドライブトランジスタＤ２ａ，Ｄ２ｂに接続されるロードトランジスタＬ２とを含み、第１制御回路（スイッチングトランジスタＳ，Ｔ）は、ソースフォロアアンプへの入力信号の周波数帯域に応じて、前記複数のドライブトランジスタを選択的に機能させる。【選択図】        図１
2006042140.tif 000002
【特許請求の範囲】
【請求項１】
ソースフォロアアンプと第１制御回路とを有する半導体装置であって、
前記ソースフォロアアンプは、ソースが相互に接続された、ソースを出力とする複数のドライブトランジスタと、当該複数のドライブトランジスタに接続されるロードトランジスタとを含み、
前記第１制御回路は、前記ソースフォロアアンプへの入力信号の周波数帯域に応じて、前記複数のドライブトランジスタを選択的に機能させる
ことを特徴とする半導体装置。
【請求項２】
前記第１制御回路は、前記複数のドライブトランジスタのそれぞれのゲートに前記入力信号を入れるか否かによって、前記複数のドライブトランジスタを選択的に機能させる
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記各ドライブトランジスタは、さらにゲート同士がそれぞれ接続され、
前記第１制御回路は、前記各ドライブトランジスタのドレイン−ソース間電流を遮断するか否かにより、前記複数のドライブトランジスタを選択的に機能させる
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１制御回路は、前記各ドライブトランジスタのドレインに電源電圧を供給するか、前記ソースの出力電圧を供給するかにより、前記複数のドライブトランジスタを選択的に機能させる
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第１制御回路は、前記各ドライブトランジスタのドレイン−ソース間に接続されるスイッチングトランジスタを有し、当該スイッチングトランジスタを導通させるか遮断させるかにより、前記複数のドライブトランジスタを選択的に機能させる
ことを特徴とする請求項３記載の半導体装置。
【請求項６】
前記第１制御回路は、前記各ドライブトランジスタのドレインと電源供給端子との間に接続されるスイッチングトランジスタを有し、当該スイッチングトランジスタを導通させるか遮断させるかにより、前記複数のドライブトランジスタを選択的に機能させる
ことを特徴とする請求項３記載の半導体装置。
【請求項７】
前記ロードトランジスタは、並列に接続される複数のロードトランジスタを含む
ことを特徴とする請求項１〜６のいずれか１項記載の半導体装置。
【請求項８】
前記半導体装置は、さらに前記ソースフォロアアンプへの入力信号の周波数帯域に応じて、前記複数のロードトランジスタを選択的に機能させる第２制御回路を備える
ことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第２制御回路は、前記複数のロードトランジスタのドレイン−ソース間電流を遮断するか否かにより、前記複数のロードトランジスタを選択的に機能させる
ことを特徴とする請求項８記載の半導体装置。
【請求項１０】
請求項１から９のいずれか１項に記載の半導体装置を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子のアンプ装置等に好適なソースフォロアアンプを有する半導体装置およびカメラに関する。
【背景技術】
【０００２】
近年、携帯電話機等の携帯端末装置においては、ＣＣＤイメージセンサや、ＭＯＳイメージセンサ等により構成されるデジタルカメラが搭載されており、このデジタルカメラにより、静止画や動画を撮影できるようになっている。この場合、動画撮影時の画素信号については、複数の画像を連続的に撮影するためにその画素信号の周波数を高くすることが要求されるが、静止画撮影時においては、その画素信号の周波数は低くてもよい。このため、例えば、同一ＣＣＤで駆動周波数を可変にする場合に、アンプノイズと消費電力の観点からソースフォロアアンプの周波数帯域幅を必要最小限に抑えることが望ましい。このため、終段を含む後段のロードトランジスタのゲート電極に印加するバイアスを可変にすることによりコンダクタンスを変化させ、周波数帯域幅を調整する半導体装置が従来から考えられている（例えば、特許文献１参照。）。
【０００３】
図６は、従来の半導体装置を示す回路図である。
図６に示されるように、従来の半導体装置９００は、３段のソースフォロアアンプで構成される。１段目（初段）ソースフォロアアンプは、ドライブトランジスタＤ１と、ロードトランジスタＬ１とから構成され、２段目（終段の１つ前の段）ソースフォロアアンプは、ドライブトランジスタＤ２と、ロードトランジスタＬ２とから構成され、３段目（終段）ソースフォロアアンプは、ドライブトランジスタＤ３と、ロードトランジスタＬ３とから構成される。なお、これらのドライブトランジスタＤ１，Ｄ２，Ｄ３およびロードトランジスタＬ１，Ｌ２，Ｌ３は、ＭＯＳトランジスタで構成される。
【０００４】
各段ソースフォロアアンプにおけるドライブトランジスタＤ１，Ｄ２，Ｄ３のドレインは、電源供給端子ＶＤＤにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタＬ１，Ｌ２，Ｌ３のソースは、接地端子ＧＮＤにそれぞれ接続される。
【０００５】
１段目ソースフォロアアンプにおけるドライブトランジスタＤ１のソースは、ロードトランジスタＬ１のドレインに接続されるとともに、２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のゲートに接続される。ドライブトランジスタＤ１のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Ｖｉｎに接続される。
【０００６】
２段目ソースフォロアアンプにおけるドライブトランジスタＤ２のソースは、ロードトランジスタＤ２のドレインと接続されるとともに、３段目ソースフォロアアンプにおけるドライブトランジスタＤ３のゲートに接続される。
【０００７】
３段目ソースフォロアアンプにおけるドライブトランジスタＤ３のソースは、ロードトランジスタＤ３のドレインと接続されるとともに、信号を外部に取り出すために出力端子Ｖｏｕｔに接続される。
【０００８】
また、１段目ソースフォロアアンプにおけるロードトランジスタＬ１のゲートは、接地端子ＧＮＤに接続される。これに対して、２段目、３段目ソースフォロアアンプにおけるロードトランジスタＬ２．Ｌ３のゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧが共通に印加される。
【０００９】
このように構成された半導体装置９００においては、バイアス電圧ＬＧの上げ下げにより、消費電力と帯域を連続的に変更できるようになっている。
【００１０】
ここで、１段ソースフォロアアンプにおいて、ドライブトランジスタＤの移動度をμＤ、ゲート幅をＷＤ、ゲート長をＬＤ、ゲート容量をＣｏｘＤ、しきい値電圧をＶｔＤ、入力電圧をＶｉ、出力電圧をＶｏとすると、ドライブトランジスタＤの相互コンダクタンスｇｍＤは、（１）式で表される。
ｇｍＤ＝μＤ・ＣｏｘＤ・（ＷＤ／ＬＤ）・（Ｖｉ−Ｖｏ−ＶｔＤ）        …（１）
【００１１】
また、ソースフォロアアンプの出力の負荷容量をＣとすると、増幅率が直流成分の増幅率と比較して３ｄＢ低下する周波数として定義される帯域ｆｔは、（２）式で表される。
ｆｔ＝２・π・ｇｍＤ／Ｃ                                              …（２）
【００１２】
なお、負荷容量Ｃは、次段ドライブトランジスタ入力容量や、配線容量等から成っている。また、終段は外部回路と接続されることから、他段より負荷容量が大きくなる。
【００１３】
また、ロードトランジスタＬの移動度をμＬ、ゲート幅をＷＬ、ゲート長をＬＬ、ゲート容量をＣｏｘＬ、しきい値電圧をＶｔＬ、ゲートソース間の電圧をＶｇｓＬとすると、消費電流Ｉは、定電流源として機能しているロードトランジスタＬにより決定され、（３）式で表される。
Ｉ＝（１／２）・μＬ・ＣｏｘＬ・（ＷＬ／ＬＬ）・（ＶｇｓＬ−ＶｔＬ）２…（３）
【００１４】
また、ドライブトランジスタＤのバックゲートの相互コンダクタンスをｇｍｂ、ドライブトランジスタＤのコンダクタンスをｇｄｓＤ、ロードトランジスタＬのコンダクタンスをｇｄｓＬとすると、ゲインＧは、（４）式で表される。
Ｇ＝ｇｍＤ／（ｇｍＤ＋ｇｍｂ＋ｇｄｓＤ＋ｇｄｓＬ）                    …（４）
【００１５】
さらに、（４）式に（１）式、（３）式を代入する際に、分母のＷＤの係数をａ、ＷＬの係数をｂ、分子のＷＤの係数をｃとすると、ゲインＧは、（５）式で表すことができる。
Ｇ＝（ｃ・ＷＤ）／（ａ・ＷＤ＋ｂ・ＷＬ）                              …（５）
【００１６】
また、ソースフォロアアンプの出力電圧Ｖｏの動作点は、ドライブトランジスタＤとロードトランジスタＬの抵抗比で決まる。
【００１７】
一般に、ソースフォロアアンプは、出力インピーダンス低減のために、出力信号の外部取り出し部に何段か重ねて用いられる。
【００１８】
このような多段ソースフォロアアンプにおいては、最前段から順次ドライブトランジスタＤのＷＤ／ＬＤを大きくすることにより（１）式に示すｇｍＤを大きくすることで、後段にいくほど負荷容量が大きくなるという事実に対し、（２）式に示す帯域がほぼ一定になるようにする（帯域一定化技術）。
【００１９】
ただし、その場合には、ドライブトランジスタＤのＷＤ／ＬＤだけ大きくなると、動作点がずれるため、ロードトランジスタＬのＷＬ／ＬＬも増加させるので、（３）式よりも消費電流が増加する。また、消費電流は後段にいくほど大きくなっていく。
【００２０】
したがって、静止画を撮像する場合には、余分な電流は後段付近で節約するのが効率的である。
ところで、消費電流を低減する方法の１つとして、後段のロードトランジスタのゲートバイアスを可変にすることにより、消費電流と帯域を調節する方法がある。
【００２１】
消費電流は、（３）式にしたがってゲートバイアスにより変更できることがわかる。帯域は、電流が変化するとソースフォロアアンプの出力の動作点Ｖｏが変化し、相互コンダクタンスが変化するため、（２）式より変更できることがわかる。この場合には、ゲインと動作点も変化するため、両者の変化が許容範囲内で可変となるが、後に図７〜図１０で示すごとくこの変化は小さいため、かなり広い範囲にわたって可変となる。また、線形性に関しては、動作点が低すぎたり高すぎると、入出力特性の線形領域が減少するが、多段アンプの動作点は一般に後段にいくほど低くなるため、後段近くのロードトランジスタゲートを可変とした場合に、動作点が高い方の線形性のリミットを考慮する必要はない。低い方のリミットは、前述のごとく動作点の変化が小さいため、かなり広い範囲で可変できる。このため、３段ソースフォロアアンプでもって帯域を低下させた場合には、同じ帯域のアンプを２段で構成するよりも消費電流を小さくすることができる。
【００２２】
これは、３段にすると、終段ではない２段目の負荷容量が小さくなる（終段の負荷容量は外部容量となるので大きい）ために、２段目を終段とする場合よりも消費電流を小さくできることによる。しかも、３段目のドライブトランジスタの相互コンダクタンスが、帯域一定化技術の記載内容から明らかなように、２段目のドライブトランジスタよりも大きいこと、即ち、前述の（２）式で決まる帯域が２段で構成した場合よりも大きくなることにより、その余裕分消費電流を小さくできるためである。
【００２３】
ここで、従来の半導体装置９００の特性を検証する。各トランジスタのゲート幅（μｍ）／ゲート長（μｍ）は、ドライブトランジスタについては１段目から８／４、８０／４および８００／４．５、ロードトランジスタについては１段目から１０／２６、１１０／１０、および１５０／１０である。
【００２４】
２段目と３段目のロードトランジスタのゲートバイアスＬＧを−５〜０Ｖまで振った場合の出力を図７に、２段目消費電流を図８に、３段目消費電流を図９に、３ｄＢダウン周波数を図１０に示す。
【００２５】
３ｄＢダウン周波数は、図１０を参照すると、−５Ｖのときに４３ＭＨｚであり、０Ｖのときに１４５ＭＨｚである。そのとき消費電流はそれぞれ、１ｍＡ、１０ｍＡとなっている。ゲインや動作点の変動は、許容範囲である。また、２段のソースフォロアアンプの特性と比較すると、同帯域で消費電流が５ｍＡから１ｍＡに低減していることがわかる。
【特許文献１】特許第２７９５３１４号公報（第１−１０頁、第５図）
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、従来の半導体装置では、後段ソースフォロアアンプでのロードトランジスタのゲートに印加するバイアス電圧を上げて広帯域化すると、ロードトランジスタのドレインコンダクタンスが大きくなり、消費電流が増大するとともに、後段ソースフォロアアンプの動作点が低下してゲインが下がるという第１の問題点がある。
【００２７】
また、後段ソースフォロアアンプにおけるロードトランジスタの電流低減のみで相互コンダクタンスを低下させて狭帯域化すると、動作点が変動するとともに、信号の立ち下がり時間にその効果が専ら限定されるため、信号の立ち上がり時間とのアンバランスが発生し、高周波成分を完全に除去することができないという第２の問題点がある。
【００２８】
そこで、上述の技術的課題を解決し、広帯域化時における消費電流の増大およびゲイン低下を抑制することができる半導体装置を提供することを第１の目的とする。
また、動作点の変動を抑制するとともに、信号の立ち上がり時間と立ち下がり時間とのアンバランスを抑制することができる半導体装置を提供することを第２の目的とする。
【課題を解決するための手段】
【００２９】
上記第１の目的を達成するために、本発明に係る半導体装置においては、ソースフォロアアンプと第１制御回路とを有する半導体装置であって、前記ソースフォロアアンプは、ソースが相互に接続された、ソースを出力とする複数のドライブトランジスタと、当該複数のドライブトランジスタに接続されるロードトランジスタとを含み、前記第１制御回路は、前記ソースフォロアアンプへの入力信号の周波数帯域に応じて、前記複数のドライブトランジスタを選択的に機能させることを特徴とする。
【００３０】
これにより、入力信号を駆動するドライブトランジスタの個数を増やすことにより、ドライブトランジスタの実効ゲート幅ＷＬが増加し、（１）式により、ドライブトランジスタの相互コンダクタンスｇｍＤが増加する。ここで相互コンダクタンスが増加すると、（２）式により、帯域周波数ｆｔが増加する。このため、電流を増加させること無く、帯域を拡げることができる。また、ドライブトランジスタの相互コンダクタンスｇｍＤが増加し、ドライブトランジスタＤのバックゲートの相互コンダクタンスｇｍｂ、ドライブトランジスタＤのコンダクタンスｇｄｓＤ、ロードトランジスタＬのコンダクタンスｇｄｓＬが相対的に小さくなり、（４）式からゲインＧが大きくなり、向上することができる。
【００３１】
また、本発明に係る半導体装置においては、前記第１制御回路は、前記複数のドライブトランジスタのそれぞれのゲートに前記入力信号を入れるか否かによって、前記複数のドライブトランジスタを選択的に機能させることを特徴とすることができる。
【００３２】
これにより、簡単な構成で帯域を拡げたり狭めたり、ゲインを上げたり下げたりすることができる。
また、本発明に係る半導体装置においては、前記各ドライブトランジスタは、さらにゲート同士がそれぞれ接続され、前記第１制御回路は、前記各ドライブトランジスタのドレイン−ソース間電流を遮断するか否かにより、前記複数のドライブトランジスタを選択的に機能させることを特徴とすることができる。
【００３３】
これによっても、簡単な構成で帯域を拡げたり狭めたり、ゲインを上げたり下げたりすることができる。
また、本発明に係る半導体装置においては、前記第１制御回路は、前記各ドライブトランジスタのドレインに電源電圧を供給するか、前記ソースの出力電圧を供給するかにより、前記複数のドライブトランジスタを選択的に機能させることを特徴としてもよい。
【００３４】
また、本発明に係る半導体装置においては、前記第１制御回路は、前記各ドライブトランジスタのドレイン−ソース間に接続されるスイッチングトランジスタを有し、当該スイッチングトランジスタを導通させるか遮断させるかにより、前記複数のドライブトランジスタを選択的に機能させることを特徴とすることもできる。
【００３５】
また、本発明に係る半導体装置においては、前記第１制御回路は、前記各ドライブトランジスタのドレインと電源供給端子との間に接続されるスイッチングトランジスタを有し、当該スイッチングトランジスタを導通させるか遮断させるかにより、前記複数のドライブトランジスタを選択的に機能させることを特徴とすることもできる。
【００３６】
また、上記第２の目的を達成するために、本発明に係る半導体装置においては、前記ロードトランジスタは、並列に接続される複数のロードトランジスタを含むことを特徴とする。
【００３７】
これにより、ソースフォロアアンプの動作点の変動を少なくすることができる。また、各ドライブトランジスタの相互コンダクタンスおよび各ドライブトランジスタに対する各ロードトランジスタの合成相互コンダクタンスを大きな値に維持することができ、信号の立ち上がり時間および立ち下がり時間を早くすることができる。したがって、信号の立ち上がり時間と立ち下がり時間とのアンバランスを抑制することもできる。
【００３８】
また、本発明に係る半導体装置においては、前記半導体装置は、さらに前記ソースフォロアアンプへの入力信号の周波数帯域に応じて、前記複数のロードトランジスタを選択的に機能させる第２制御回路を備えることを特徴とすることができる。
【００３９】
これにより、簡単な構成で動作点を一定に維持し、信号の立ち上がり時間と立ち下がり時間とのアンバランスを抑制することができる。
また、本発明に係る半導体装置においては、前記第２制御回路は、前記複数のロードトランジスタのドレイン−ソース間電流を遮断するか否かにより、前記複数のロードトランジスタを選択的に機能させることを特徴とすることもできる。
【００４０】
なお、上記記載の半導体装置を備えることを特徴とするカメラとして構成することができる。
【発明の効果】
【００４１】
以上の説明から明らかなように、本発明に係る半導体装置によれば、前記第１制御回路は、前記ソースフォロアアンプへの入力信号の周波数帯域に応じて、前記複数のドライブトランジスタを選択的に機能させるので、ドライブトランジスタの実効ゲート幅Ｗが増加され、ドライブトランジスタの相互コンダクタンスが増加されるため、電流を増加させること無く、帯域を拡げることができ、しかも、ゲインも向上することができるという効果が奏される。また、ドライブトランジスタに接続される複数のロードトランジスタが複数であるので、ソースフォロアアンプの動作点の変動を少なくすることができる。また、各ドライブトランジスタの相互コンダクタンスおよび各ドライブトランジスタに対する各ロードトランジスタの合成相互コンダクタンスを大きな値に維持することができ、信号の立ち上がり時間および立ち下がり時間を早くすることができる。したがって、信号の立ち上がり時間と立ち下がり時間とのアンバランスを抑制することもできる。
【００４２】
よって、本発明により、静止画撮影時および動画撮影時に応じて適応的に帯域を拡げたり狭めたり、消費電流を増やしたり減らしたりすることが可能な半導体装置を提供することが可能となり、デジタルカメラが普及してきた今日における本願発明の実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の構成を示す回路図である。なお、同図において、従来例と同一あるいは同様の部分には、同符号が付されている。
【００４４】
図１に示されるように、本発明の実施の形態１に係る半導体装置１は、２段のソースフォロアアンプで構成される。
１段目（初段）ソースフォロアアンプは、ドライブトランジスタＤ１と、ロードトランジスタＬ１とから構成され、第２段（終段）ソースフォロアアンプは、複数（図示２つ）のドライブトランジスタＤ２ａ，Ｄ２ｂと、ロードトランジスタＬ２と、スイッチングトランジスタＳ，Ｔとから構成される。なお、これらのドライブトランジスタＤ１，Ｄ２ａ，Ｄ２ｂ、ロードトランジスタＬ１，Ｌ２およびスイッチングトランジスタＳ，Ｔは、ＭＯＳトランジスタで構成される。
【００４５】
各段ソースフォロアアンプにおけるドライブトランジスタＤ１，Ｄ２ａ，Ｄ２ｂのドレインは、電源供給端子ＶＤＤにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタＬ１，Ｌ２のソースは、接地端子ＧＮＤにそれぞれ接続される。
【００４６】
１段目ソースフォロアアンプにおけるドライブトランジスタＤ１のソースは、ロードトランジスタＬ１のドレインに接続されるとともに、２段目ソースフォロアアンプにおけるドライブトランジスタＤ２ａのゲートに接続され、かつスイッチングトランジスタＴを介してドライブトランジスタＤ２ｂのゲートに接続される。ドライブトランジスタＤ１のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Ｖｉｎに接続される。
【００４７】
２段目ソースフォロアアンプにおけるドライブトランジスタＤ２ａ，Ｄ２ｂのソースは、ロードトランジスタＬ２のドレインにそれぞれ接続されるとともに、出力端子Ｖｏｕｔにそれぞれ接続される。ドライブトランジスタＤ２ｂのゲートは、スイッチングトランジスタＳを介して接地される。
【００４８】
さらに、スイッチングトランジスタＴ，Ｓのゲートにハイレベルあるいはロードトランジスタレベルの制御信号ＳＧ，ＴＧが適宜印加され、初段ソースフォロアアンプの出力をドライブトランジスタＤ２ａ単独で駆動したり、ドライブトランジスタＤ２ａ，Ｄ２ｂパラで駆動したりすることにより、消費電力と帯域を連続的に変更できるようになっている。
【００４９】
なお、ロードトランジスタＬ１，Ｌ２のゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧが印加することができ、このバイアス電圧ＬＧにより、消費電力と帯域を連続的に変更できるようになっているが、ここでは、バイアス電圧が固定されているものとして説明する。
【００５０】
つまり、この半導体装置１を従来の半導体装置９００と比較すると、ソースフォロアアンプが３段から２段に変更されただけでなく、終段ソースフォロアアンプのドライブトランジスタが適宜パラで動作させる点が大きく異なっている。なお、制御信号ＳＧ，ＴＧについては、半導体装置１外部で生成して印加してもよく、半導体装置１内部で生成して印加してもよい。
【００５１】
すなわち、静止画撮影時には、制御信号ＳＧをハイレベルに，制御信号ＴＧをローレベルにすることにより、スイッチングトランジスタＴを遮断するとともに、スイッチングトランジスタＳを導通させる。これにより、後段ソースフォロアアンプについては、ドライブトランジスタＤ２ｂの動作を停止させ、ドライブトランジスタＤ２ａだけを動作させ、２段目ソースフォロアアンプの帯域および消費電流を下げる。
【００５２】
これに対して、動画撮影などで画素信号の周波数がアップされたような場合には、制御信号ＳＧをローレベルに，制御信号ＴＧをハイレベルにすることにより、スイッチングトランジスタＴを導通するとともに、スイッチングトランジスタＳを遮断させる。これによって、ドライブトランジスタＤ２ａ，Ｄ２ｂを並列接続の状態にし、両ドライブトランジスタＤ２ａ，Ｄ２ｂで初段ソースフォロアアンプの出力を駆動する。
【００５３】
これにより、入力信号を駆動するドライブトランジスタの個数を増やすことにより、ドライブトランジスタの実効ゲート幅ＷＬが増加し、（１）式により、ドライブトランジスタの相互コンダクタンスｇｍＤが増加する。ここで相互コンダクタンスが増加すると、（２）式により、帯域周波数ｆｔが増加する。このため、電流を増加させること無く、帯域を拡げることができる。また、ドライブトランジスタの相互コンダクタンスｇｍＤが増加し、ドライブトランジスタＤのバックゲートの相互コンダクタンスｇｍｂ、ドライブトランジスタＤのコンダクタンスｇｄｓＤ、ロードトランジスタＬのコンダクタンスｇｄｓＬが相対的に小さくなり、（４）式からゲインＧが大きくなり、向上することができる。
【００５４】
また、簡単な構成で帯域を拡げたり狭めたり、ゲインを上げたり下げたりすることができる。
【００５５】
なお、上記実施の形態１では半導体装置１を２段のソースフォロアアンプで構成したが、１段のソースフォロアアンプで構成してもよく、３段以上のソースフォロアアンプで構成してもよい。この場合、いずれかの段において、複数のドライブトランジスタで構成すればよい。
【００５６】
また、上記実施の形態１では後段ソースフォロアアンプだけを複数のドライブトランジスタで構成したが、初段ソースフォロアアンプについても、複数のドライブトランジスタで構成してもよい。すなわち、全ての段のソースフォロアアンプにおいて、複数のドライブトランジスタで構成するようにしてもよい。
【００５７】
また、上記実施の形態１では後段ソースフォロアアンプのドライブトランジスタを２個で構成したが、３個以上のドライブトランジスタで構成してもよい。
また、上記実施の形態１では、バイアス電圧ＬＧを一定であるものとして説明したが、共通又は個別に可変にして、帯域を変えたり、消費電流を変えるようにしてもよい。この場合、このバイアス電圧ＬＧは、半導体装置１外部で生成して印加してもよく、半導体装置１内部で生成して印加してもよい。
【００５８】
さらに、上記実施の形態１ではドライブトランジスタＤ２ａのゲートとドライブトランジスタＤ２ｂのゲートとの間にスイッチングトランジスタＴを配設し、かつドライブトランジスタＤ２ｂのゲートと接地端子ＧＮＤとの間にスイッチングトランジスタＴを配設し、スイッチングトランジスタＳ，Ｔのオンオフで終段ソースフォロアアンプのドライブトランジスタをＤ２ａだけとしたり、Ｄ２ａ，Ｄ２ｂの両方としたりするようにしたが、つまり、複数のドライブトランジスタのそれぞれのゲートに入力信号を入れるか否かによって、複数のドライブトランジスタを選択的に機能させるようにしたが、他の構成で終段ソースフォロアアンプのドライブトランジスタをＤ２ａだけとしたり、Ｄ２ａ，Ｄ２ｂの両方としたりするようにしてもよい。つまり、各ドライブトランジスタのドレイン−ソース間電流を遮断するか否かにより、複数のドライブトランジスタを選択的に機能させるようにしてもよい。
【００５９】
例えば、図２に示されるように、スイッチングトランジスタＳ，Ｔをなくし、ドライブトランジスタＤ１，Ｄ２ａのソースを電源供給端子ＶＤＤ１に接続し、ドライブトランジスタＤ２ｂのソースを他の電源供給端子ＶＤＤ２に接続し、電源供給端子ＶＤＤ２に電圧ＶＤＤを供給することにより終段ソースフォロアアンプのドライブトランジスタをＤ２ａ，Ｄ２ｂの両方とし、電出力Ｖｏｕｔと同じ値の電圧を源供給端子ＶＤＤ２に印加することによりドライブトランジスタをＤ２ｂを遮断し、終段ソースフォロアアンプのドライブトランジスタをＤ２ａだけとするようにしてもよい。この場合、図３に示されるように、ドライブトランジスタＤ２ｂのドレイン−ソース間にスイッチングトランジスタＵを配設し、スイッチングトランジスタＵのオフでドライブトランジスタＤ２ｂを能動化し、スイッチングトランジスタＵのオンでドライブトランジスタＤ２ｂを不能動化するようにしてもよい。
【００６０】
また、図４に示されるように、電源電圧供給端子ＶＤＤ２とドライブトランジスタＤ２ｂのドレインとの間にスイッチングトランジスタＶを配設し、スイッチングトランジスタＶのＯＮにより電源電圧ＶＤＤを供給してドライブトランジスタＤ２ｂを能動化し、スイッチングトランジスタＶのＯＦＦにより電源電圧ＶＤＤを遮断してドライブトランジスタＤ２ｂを不能動化するようにしてもよい。
【００６１】
（実施の形態２）
次いで本発明の実施の形態２に係る半導体装置について説明する。
図５は、本発明の実施の形態２に係る半導体装置の構成を示す回路図である。なお、同図において、従来例および実施形態１と同一あるいは同様の部分には、同じ番号が付されている。
【００６２】
この実施の形態２の半導体装置２が実施形態１と相違する点は、２段目ソースフォロアアンプのロードトランジスタが複数（図示２つ）個で構成されている点にある。すなわち、第２段（終段）ソースフォロアアンプのロードトランジスタがロードトランジスタＬ２ａと、このロードトランジスタＬ２ａに並列に接続されるロードトランジスタＬ２ｂとから構成される。
【００６３】
つまり、図５に示されるように、半導体装置２は、２段のソースフォロアアンプと、２段目ソースフォロアアンプのドライブトランジスタＬ２ａに並列に接続されるドライブトランジスタＬ２ｂとで構成される。
【００６４】
１段目（初段）ソースフォロアアンプは、ドライブトランジスタＤ１と、ロードトランジスタＬ１とから構成され、２段目ソースフォロアアンプは、ドライブトランジスタＤ２と、ロードトランジスタＬ２ａ，Ｌ２ｂと、スイッチングトランジスタＳ，Ｔとから構成される。なお、これらのドライブトランジスタＤ１，Ｄ２ａ，Ｄ２ｂ、ロードトランジスタＬ１，Ｌ２ａ，Ｌ２ｂおよびスイッチングトランジスタＳ，Ｔは、ＭＯＳトランジスタで構成される。
【００６５】
各段ソースフォロアアンプのドライブトランジスタＤ１，Ｄ２ａ，Ｄ２ｂのドレインは、電源供給端子ＶＤＤにそれぞれ接続される。また、各段ソースフォロアアンプのロードトランジスタＬ１，Ｌ２ａ，Ｌ２ｂのソースは、接地端子ＧＮＤにそれぞれ接続される。
【００６６】
１段目ソースフォロアアンプにおけるドライブトランジスタＤ１のソースは、ロードトランジスタＬ１のドレインに接続されるとともに、２段目ソースフォロアアンプにおけるドライブトランジスタＤ２ａのゲートに接続され、かつスイッチングトランジスタＴを介してドライブトランジスタＤ２ｂのゲートに接続される。ドライブトランジスタＤ１のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Ｖｉｎに接続される。
【００６７】
２段目ソースフォロアアンプのドライブトランジスタＤ２ａ，Ｄ２ｂのソースは、ロードトランジスタＬ２ａ，Ｌ２ｂのドレインにそれぞれ接続されるとともに、信号を外部に取り出すための出力端子Ｖｏｕｔに接続される。ドライブトランジスタＤ２ｂのゲートは、スイッチングトランジスタＳを介して接地される。
【００６８】
さらに、スイッチングトランジスタＴ，Ｓのゲートにハイレベルあるいはローレベルの制御信号ＳＧ，ＴＧが適宜印加され、初段ソースフォロアアンプの出力をドライブトランジスタＤ２ａ単独で駆動したり、ドライブトランジスタＤ２ａ，Ｄ２ｂパラで駆動したりすることにより、消費電力と帯域を連続的に変更できるようになっている。
【００６９】
なお、ロードトランジスタＬ１，Ｌ２ａ，Ｌ２ｂのゲートには、入力端子Ｖｉｎに入力される信号の周波数帯域に応じた可変のバイアス電圧ＬＧａ，ＬＧｂが個別に印加することができ、このバイアス電圧ＬＧａ，ＬＧｂにより、消費電力と帯域を連続的に変更できるようになっているが、ここでは、バイアス電圧が固定されているものとして説明する。
【００７０】
つまり、この半導体装置１を従来の半導体装置９００と比較すると、ソースフォロアアンプが３段から２段に変更されただけでなく、終段ソースフォロアアンプのドライブトランジスタが適宜パラで動作し、ロードトランジスタがパラで動作する点が大きく異なっている。なお、制御信号ＳＧ，ＴＧについては、半導体装置１外部で生成して印加してもよく、半導体装置１内部で生成して印加してもよい。
【００７１】
すなわち、静止画撮影時には、制御信号ＳＧをハイレベルに，制御信号ＴＧをローレベルにすることにより、スイッチングトランジスタＴを遮断するとともに、スイッチングトランジスタＳを導通させる。これにより、後段ソースフォロアアンプについては、ドライブトランジスタＤ２ｂの動作を停止させ、ドライブトランジスタＤ２ａだけを動作させ、２段目ソースフォロアアンプの帯域および消費電流を下げる。このとき、ロードトランジスタＬ２ａ，Ｌ２ｂはパラで動作している。
【００７２】
これに対して、動画撮影などで画素信号の周波数がアップされたような場合には、制御信号ＳＧをローレベルに，制御信号ＴＧをハイレベルにすることにより、スイッチングトランジスタＴを導通するとともに、スイッチングトランジスタＳを遮断させる。これによって、ドライブトランジスタＤ２ａ，Ｄ２ｂを並列接続の状態にし、両ドライブトランジスタＤ２ａ，Ｄ２ｂで初段ソースフォロアアンプの出力を駆動する。このとき、ロードトランジスタＬ２ａ，Ｌ２ｂはパラで動作している。
【００７３】
これにより、入力信号を駆動するドライブトランジスタの個数を増やすことにより、ドライブトランジスタの実効ゲート幅ＷＬが増加し、（１）式により、ドライブトランジスタの相互コンダクタンスｇｍＤが増加する。ここで相互コンダクタンスが増加すると、（２）式により、帯域周波数ｆｔが増加する。このため、電流を増加させること無く、帯域を拡げることができる。また、ドライブトランジスタの相互コンダクタンスｇｍＤが増加し、ドライブトランジスタＤのバックゲートの相互コンダクタンスｇｍｂ、ドライブトランジスタＤのコンダクタンスｇｄｓＤ、ロードトランジスタＬのコンダクタンスｇｄｓＬが相対的に小さくなり、（４）式からゲインＧが大きくなり、向上することができる。
【００７４】
またロードトランジスタがパラで動作しているので、ソースフォロアアンプの動作点の変動を少なくすることができる。また、各ドライブトランジスタの相互コンダクタンスおよび各ドライブトランジスタに対する各ロードトランジスタの合成相互コンダクタンスを大きな値に維持することができ、信号の立ち上がり時間および立ち下がり時間を早くすることができる。したがって、簡単な構成で、信号の立ち上がり時間と立ち下がり時間とのアンバランスを抑制することもできる。
【００７５】
なお、上記実施の形態２でも、半導体装置２を２段のソースフォロアアンプで構成したが、１段のソースフォロアアンプで構成してもよく、３段以上のソースフォロアアンプで構成してもよい。この場合、いずれかの段において、複数のドライブトランジスタおよびロードトランジスタで構成すればよい。
【００７６】
また、上記実施の形態２では後段ソースフォロアアンプだけを複数のドライブトランジスタおよびロードトランジスタで構成したが、初段ソースフォロアアンプについても、複数のドライブトランジスタおよびロードトランジスタで構成してもよい。すなわち、全ての段において、複数のドライブトランジスタおよびロードトランジスタで構成するようにしてもよい。
【００７７】
また、上記実施の形態２では後段ソースフォロアアンプのドライブトランジスタおよびロードトランジスタを２個で構成したが、それぞれ３個以上のドライブトランジスタおよびロードトランジスタで構成してもよい。
【００７８】
また、上記実施の形態２では、バイアス電圧ＬＧａ，ＬＧｂを一定であるものとして説明したが、共通又は個別に可変にして、帯域を変えたり、消費電流を変えるようにしてもよい。この場合、このバイアス電圧ＬＧａ，ＬＧｂは、半導体装置２外部で生成して印加してもよく、半導体装置２内部で生成して印加してもよい。
【００７９】
さらに、上記実施の形態２ではロードトランジスタＬ２ａ，Ｌ２ｂを常時パラで動作させるようにしたが、ドライブトランジスタＤ２ａ，Ｄ２ｂの動作に合わせて、ロードトランジスタＬ２ａ，Ｌ２ｂをパラで動作させたり、ロードトランジスタＬ２ａだけを動作させたりするような制御回路を設けるようにしてもよい。つまり、ソースフォロアアンプへの入力信号の周波数帯域に応じて、複数のロードトランジスタを選択的に機能させる第２制御回路を備えるようにしてもよい。これにより、簡単な構成で動作点を一定に維持し、信号の立ち上がり時間と立ち下がり時間とのアンバランスを抑制することができる。
【００８０】
この場合、第２制御回路は、複数のロードトランジスタのドレイン−ソース間電流を遮断するか否かにより、前記複数のロードトランジスタを選択的に機能させる構成とすることができる。具体的には、例えば、出力端子ＶｏｕｔとロードトランジスタＬ２ａのドレインとの間に配設され、ハイレベルの信号で導通し、ローレベルの信号で遮断するスイッチングトランジスタで第２制御回路を構成してもよい。
【産業上の利用可能性】
【００８１】
本発明は、ソースフォロアアンプを有する半導体装置および当該半導体装置を備えるカメラに適しており、例えば、イメージセンサ、デジタルスチルカメラ、カメラ付き携帯電話機、ノートパソコンに備えられるカメラ、情報処理機器に接続されるカメラユニット等に適している。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施の形態１に係る半導体装置の構成を示す回路図である。
【図２】後段ソースフォロアアンプにおけるドライブトランジスタの個数を制御する回路の変形例を示す図である。
【図３】後段ソースフォロアアンプにおけるドライブトランジスタの個数を制御する回路の他の変形例を示す図である。
【図４】後段ソースフォロアアンプにおけるドライブトランジスタの個数を制御する回路のさらに他の変形例を示す図である。
【図５】本発明の実施の形態２に係る半導体装置の構成を示す回路図である。
【図６】従来の半導体装置を示す回路図である。
【図７】図６に示される半導体装置９００の２段目と３段目のロードトランジスタのゲートバイアスＬＧを−５〜０Ｖまで振った場合の出力を示す図である。
【図８】図６に示される半導体装置９００の２段目消費電流を示す図である。
【図９】図６に示される半導体装置９００の３段目消費電流を示す図である。
【図１０】図６に示される半導体装置９００の３ｄＢダウン周波数を示す図である。
【符号の説明】
【００８３】
１，２  半導体装置
Ｄ１，Ｄ２ａ，Ｄ２ｂ  ドライブトランジスタ
Ｌ１，Ｌ２ａ，Ｌ２ｂ  ロードトランジスタ
Ｓ，Ｔ，Ｕ，Ｖ  スイッチングトランジスタ
【図１】
2006042140.tif 000003
【図２】
2006042140.tif 000004
【図３】
2006042140.tif 000005
【図４】
2006042140.tif 000006
【図５】
2006042140.tif 000007
【図６】
2006042140.tif 000008
【図７】
2006042140.tif 000009
【図８】
2006042140.tif 000010
【図９】
2006042140.tif 000011
【図１０】
2006042140.tif 000012