(57)【要約】【課題】  非絶縁型ＤＣ／ＤＣコンバータの変換効率を向上させ、高効率化を実現することができる電源システムを提供する。【解決手段】  ハイサイドスイッチ１とローサイドスイッチ２とを有する電源システムに用いられる非絶縁型ＤＣ／ＤＣコンバータにおいて、ハイサイドスイッチ１に、低容量かつ低オン抵抗の、窒化ガリウム素子のＨＥＭＴやＨＦＥＴを使用し、ローサイドスイッチ２に、低オン抵抗のシリコン素子の縦型パワーＭＯＳＦＥＴを使用する。【選択図】  図１
2006223016.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドスイッチと、ローサイドスイッチとを有する電源システムであって、
前記ハイサイドスイッチは、窒化ガリウム素子であることを特徴とする電源システム。
【請求項２】
請求項１記載の電源システムにおいて、
前記窒化ガリウム素子は、横型素子であることを特徴とする電源システム。
【請求項３】
請求項２記載の電源システムにおいて、
前記横型素子は、２次元電子ガスを利用した接合型電界効果トランジスタであることを特徴とする電源システム。
【請求項４】
請求項１記載の電源システムにおいて、
前記ローサイドスイッチは、シリコン素子であることを特徴とする電源システム。
【請求項５】
請求項４記載の電源システムにおいて、
前記シリコン素子は、縦型のパワーＭＯＳＦＥＴであることを特徴とする電源システム。
【請求項６】
ハイサイドスイッチと、ローサイドスイッチとを同一のパッケージに搭載したマルチチップモジュールであって、
前記ハイサイドスイッチは、窒化ガリウム素子であることを特徴とするマルチチップモジュール。
【請求項７】
請求項６記載のマルチチップモジュールにおいて、
前記窒化ガリウム素子は、横型素子であることを特徴とするマルチチップモジュール。
【請求項８】
請求項７記載のマルチチップモジュールにおいて、
前記横型素子は、２次元電子ガスを利用した接合型電界効果トランジスタであることを特徴とするマルチチップモジュール。
【請求項９】
請求項６記載のマルチチップモジュールにおいて、
前記ローサイドスイッチは、シリコン素子であることを特徴とするマルチチップモジュール。
【請求項１０】
請求項９記載のマルチチップモジュールにおいて、
前記シリコン素子は、縦型のパワーＭＯＳＦＥＴであることを特徴とするマルチチップモジュール。
【請求項１１】
ハイサイドスイッチと、ローサイドスイッチと、前記ハイサイドスイッチおよび前記ローサイドスイッチを駆動するドライバＩＣとを同一のパッケージに搭載したシステムインパッケージであって、
前記ハイサイドスイッチは、窒化ガリウム素子であることを特徴とするシステムインパッケージ。
【請求項１２】
請求項１１記載のシステムインパッケージにおいて、
前記窒化ガリウム素子は、横型素子であることを特徴とするシステムインパッケージ。
【請求項１３】
請求項１２記載のシステムインパッケージにおいて、
前記横型素子は、２次元電子ガスを利用した接合型電界効果トランジスタであることを特徴とするシステムインパッケージ。
【請求項１４】
請求項１１記載のシステムインパッケージにおいて、
前記ローサイドスイッチは、シリコン素子であることを特徴とするシステムインパッケージ。
【請求項１５】
請求項１４記載のシステムインパッケージにおいて、
前記シリコン素子は、縦型のパワーＭＯＳＦＥＴであることを特徴とするシステムインパッケージ。
【請求項１６】
請求項６記載のマルチチップモジュールを使用したことを特徴とする非絶縁型ＤＣ／ＤＣコンバータ。
【請求項１７】
請求項１１記載のシステムインパッケージを使用したことを特徴とする非絶縁型ＤＣ／ＤＣコンバータ。
【請求項１８】
ハイサイドスイッチと、ローサイドスイッチとを有する電源システムであって、
前記ハイサイドスイッチは、接合型電界効果トランジスタであることを特徴とする電源システム。
【請求項１９】
ハイサイドスイッチと、ローサイドスイッチとを同一のパッケージに搭載したマルチチップモジュールであって、
前記ハイサイドスイッチは、接合型電界効果トランジスタであることを特徴とするマルチチップモジュール。
【請求項２０】
ハイサイドスイッチと、ローサイドスイッチと、前記ハイサイドスイッチおよび前記ローサイドスイッチを駆動するドライバＩＣとを同一のパッケージに搭載したシステムインパッケージであって、
前記ハイサイドスイッチは、接合型電界効果トランジスタであることを特徴とするシステムインパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路などに用いられるスイッチング用ＩＣ（Ｉｎｔｅｇｒａｌ  Ｃｉｒｃｕｉｔ）に関し、特に、非絶縁型ＤＣ／ＤＣコンバータによる電源生成効率の向上に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、パーソナルコンピュータやサーバ等に用いられる、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）やＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）の低電圧化・大電流化に伴い、ＣＰＵやＭＰＵに電力を供給する電源システムにおいては、大電流化・高周波化が要求されている。
【０００３】
現在、上記の電源システムに主に用いられている非絶縁型ＤＣ／ＤＣコンバータは、ハイサイドスイッチとローサイドスイッチで構成され、これらの各スイッチはシリコン素子の縦型パワーＭＯＳ−ＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）がそれぞれ用いられている。ハイサイドスイッチは、ＤＣ／ＤＣコンバータのコントロール用スイッチであり、ローサイドスイッチは同期整流用スイッチとなる。
【０００４】
ところで、近年の電源システムの高周波化に伴い、特にハイサイドスイッチでのスイッチング損失が増大するという問題が生じている。そのため、例えば特許文献１に記載の技術では、ハイサイドスイッチに帰還容量の小さいシリコン素子の横型パワーＭＯＳＦＥＴを用いることで、スイッチング損失を低減する手段を提供している。
【特許文献１】特開２００２−２１７４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のような横型パワーＭＯＳＦＥＴでは、縦型パワーＭＯＳＦＥＴに対してオン抵抗が増大し、導通損失が増大するという問題がある。本発明者の検討では、現状のパーソナルコンピュータのＣＰＵ向け等に使われている耐圧３０Ｖ程度の素子においては、横型パワーＭＯＳＦＥＴの単位面積あたりのオン抵抗は、縦型パワーＭＯＳＦＥＴに比べて約４倍程度大きい。前述したように、電源システムの傾向は大電流化・高周波化のため、オン抵抗の大きいシリコン素子の横型パワーＭＯＳＦＥＴでは、導通損失が大きくシステムの高効率化は難しいものとなっている。
【０００６】
そこで、本発明の目的は、非絶縁型ＤＣ／ＤＣコンバータの変換効率を向上させ、高効率化を実現することができる電源システムを提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明は、ハイサイドスイッチとローサイドスイッチとを有する電源システム、ハイサイドスイッチとローサイドスイッチとを同一のパッケージに搭載したマルチチップモジュール、ハイサイドスイッチとローサイドスイッチと両スイッチを駆動するドライバＩＣとを同一のパッケージに搭載したシステムインパッケージ、マルチチップモジュールまたはシステムインパッケージを使用した非絶縁型ＤＣ／ＤＣコンバータにそれぞれ適用され、以下のような特徴を有するものである。
【００１０】
（１）ハイサイドスイッチは、低容量かつ低オン抵抗の、窒化ガリウム素子である。この窒化ガリウム素子は、横型素子である。さらに、この横型素子は、２次元電子ガスを利用した接合型電界効果トランジスタである。あるいは、ハイサイドスイッチは、接合型電界効果トランジスタである。
【００１１】
（２）ローサイドスイッチは、低オン抵抗のシリコン素子である。このシリコン素子は、縦型のパワーＭＯＳＦＥＴである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
本発明によれば、非絶縁型ＤＣ／ＤＣコンバータにおいて、ハイサイドスイッチに窒化ガリウム素子を使用することで、スイッチング損失及び導通損失を低減して変換効率を向上させ、電源システムの高効率化を実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（本発明の概念）
本発明の概念を、図７〜図９を用いて説明する。
【００１６】
本発明は、ＤＣ／ＤＣコンバータのハイサイドスイッチに、帰還容量・オン抵抗ともに小さい窒化ガリウム素子（ＧａＮ）の横型素子、特に２次元電子ガスを利用した接合型電界効果トランジスタである、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）やＨＦＥＴ（Ｈｅｔｅｒｏ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を使用し、高効率の電源システムを提供するものである。
【００１７】
ＧａＮは、シリコンカーバイド（ＳｉＣ）やダイアモンド等とともに、ワイドバンドギャップ半導体であり、シリコン（Ｓｉ）に変わる次世代のパワーデバイス材料として注目されている。
【００１８】
図７は、Ｓｉ、砒化ガリウム（ＧａＡｓ）、４Ｈ−ＳｉＣ、ＧａＮの各種半導体の物性値の比較を示す。ＧａＮは、Ｓｉ・ＧａＡｓ・ＳｉＣに比べて、バンドギャップ、絶縁破壊電解、飽和電子速度が大きく、また電子移動度もＧａＡｓには及ばないものの、Ｓｉとほぼ同等である。そのため、高耐圧・高周波・高温動作のパワーデバイス材料として期待されている。また、ＧａＮは、ＧａＡｓと同様にヘテロ接合を作製できるので、低オン抵抗が実現できる２次元電子ガスを利用したＨＥＭＴやＨＦＥＴが作製できるという利点もある。
【００１９】
実際のＧａＮデバイスの特性としては、ＩＳＰＳＤ’０４（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ＆ＩＣｓ）ｐｐ３６９−３７２で、Ｓ．Ｙｏｓｈｉｄａらより、ＨＦＥＴ構造を用いて、耐圧１００Ｖで単位面積あたりのオン抵抗が２ｍΩ・ｃｍ2というものが紹介されている。現状のＳｉを用いた縦型のトレンチＭＯＳＦＥＴが耐圧１００Ｖで１．５ｍΩ・ｃｍ2程度であるので、ＧａＮデバイスはＳｉに対して約１．３倍のオン抵抗増大で抑えられている。
【００２０】
図８は、ＣＰＵ電源用のＤＣ／ＤＣコンバータの動作周波数と出力電流の動向と、ＤＣ／ＤＣコンバータのハイサイドスイッチに、Ｓｉの横型素子とＳｉの縦型素子を使った場合の損失の見積もり値の動作周波数と出力電流の依存性、すなわちＳｉの横型素子とＳｉの縦型素子を用いた場合で、どちらがより低損失を実現できるかを見積もった値を示す。ローサイドスイッチは、Ｓｉの縦型素子を使用している。図８の損失計算値の上側領域では、Ｓｉの縦型素子を用いた方が低損失で、下側の領域ではＳｉの横型素子を用いた方が低損失になる。損失計算値とＤＣ／ＤＣ電源の傾向を比較すると、Ｓｉの縦型素子を用いた方が低損失が実現できることがわかる。Ｓｉの横型素子は、高周波で低電流の領域では、Ｓｉの縦型素子より低損失が実現できるが、ＣＰＵ電源用途としては適当ではない。
【００２１】
図９は、図８と同様に、ＣＰＵ電源用のＤＣ／ＤＣコンバータの動作周波数と出力電流の動向と、ＤＣ／ＤＣコンバータのハイサイドスイッチに、ＧａＮの横型素子とＳｉの縦型素子を使った場合の損失の見積もり値の動作周波数と出力電流の依存性、すなわちＧａＮの横型素子とＳｉの縦型素子を用いた場合で、どちらがより低損失を実現できるかを見積もった値を示す。ローサイドスイッチは、Ｓｉの縦型素子を使用している。図９の損失計算値の上側領域では、Ｓｉの縦型素子を用いた方が低損失で、下側の領域ではＧａＮの横型素子を用いた方が低損失になる。ＧａＮの横型素子では、Ｓｉの横型素子に比べてオン抵抗が低いので、より大電流の領域でもＳｉの縦型素子より低損失化できる。ＣＰＵ用電源の動向と比較しても、動作周波数が５００ｋＨｚを越えるあたりから、Ｓｉの縦型素子を用いるよりも、ＧａＮの横型素子を使用する方が低損失化できることがわかる。ＧａＮの横型素子は、ＣＰＵ電源が高周波化するにつれて、現状のＳｉの縦型素子より低オン抵抗化ができ、今後の高周波のＣＰＵ電源用途として有効であることがわかる。
【００２２】
そこで、ＤＣ／ＤＣコンバータのハイサイドスイッチにＧａＮの横型素子を用いた電源システムの一例として、非絶縁型ＤＣ／ＤＣコンバータ（実施の形態１）、マルチチップモジュール（実施の形態２）、システムインパッケージ（実施の形態３）をそれぞれ、以下において具体的に説明する。
【００２３】
（実施の形態１）
本発明の実施の形態１における電源システムの一例を、図１〜図４を用いて説明する。
【００２４】
図１は、本実施の形態の電源システムに用いられる非絶縁型ＤＣ／ＤＣコンバータの一例の回路図を示す。本実施の形態の非絶縁型ＤＣ／ＤＣコンバータは、ＧａＮ素子であるハイサイドスイッチ１、Ｓｉ素子であるローサイドスイッチ２、ハイサイドスイッチ１を駆動するドライバＩＣ３、ローサイドスイッチ２を駆動するドライバＩＣ４、ドライバＩＣ３，ＩＣ４を制御するコントローラＩＣ６、入力コンデンサ７、出力コンデンサ８、インダクタ９から構成され、入力側にＤＣ電源Ｖｉｎが接続され、出力側にＣＰＵ・ＭＰＵ５が接続されている。
【００２５】
この非絶縁型ＤＣ／ＤＣコンバータでは、ハイサイドスイッチ１とローサイドスイッチ２をそれぞれ、コントローラＩＣ６の制御によってドライバＩＣ３，４で駆動することで、入力のＤＣ電圧を所望のＤＣ電圧に変換し、ＣＰＵ・ＭＰＵ５に電力を供給している。
【００２６】
図１の特徴は、ハイサイドスイッチ１にＧａＮ素子を、ローサイドスイッチ２にＳｉ素子をそれぞれ使い分けている点である。すなわち、ハイサイドスイッチ１ではスイッチング損失と導通損失が両方とも発生するために、低容量かつある程度の低オン抵抗の素子であるＧａＮ素子を用い、ローサイドスイッチ２では、ほとんどの損失が導通損失のため、オン抵抗の小さいＳｉの縦型素子を用いる。ＧａＮ素子は、その製造プロセス等がまだ確立されておらず、チップ単価も高いため、Ｓｉ素子を使用できる部分ではＳｉ素子を用いることで、コストの上昇を最低限に抑えることができるというメリットもある。
【００２７】
図２は、本実施の形態の非絶縁型ＤＣ／ＤＣコンバータにおいて、ハイサイドスイッチとして用いられるＧａＮ素子の横型構造の一例の断面図（ａ）とチップ平面図（ｂ）を示す。この構造は、図２（ａ）のように、サファイアやＳｉＣ基板１０上に、半絶縁のＧａＮ層１１を結晶成長させ、その上に薄い半絶縁性のＡｌＧａＮ層１２を結晶成長させ、その上にゲート電極１３を形成している。また、ソース電極１４とドレイン電極１５とコンタクトを取るために、Ｓｉ等をドープしたｎ型のＧａＮ層１６を形成している。２次元電子ガス層１７は、ＧａＮ層１１とＡｌＧａＮ層１２の界面である領域に形成される。チップ平面図としては、図２（ｂ）のように、チップ表面にゲートパッド４６、ドレインパッド４７、ソースパッド４８が形成され、ＨＥＭＴ構造のＧａＮ素子チップ４９となる。
【００２８】
図３は、従来のＳｉ素子の横型パワーＭＯＳＦＥＴの一例の断面図（ａ）とチップ平面図（ｂ）を示す。この構造は、図３（ａ）のように、ｐ型基板１８上に、ｐ-エピ層１９、チャネル層２０、ｎ-ドリフト層２１、ｎ+層２２があり、表面にゲート酸化膜２３を介してゲート電極２４、またドレイン電極２５が形成されている。また、ｐ+の打ち抜き層２６があり、ソース電極２７はチップの裏面に形成されている。チップ平面図としては、図３（ｂ）のように、チップ表面にゲートパッド４６、ドレインパッド４７が形成され、Ｓｉ横型素子チップ５０となる。図３の横型パワーＭＯＳＦＥＴの特徴としては、裏面にソース電極２７を形成するため、表面にはソースパッドを形成していない。
【００２９】
図３の構造において、耐圧３０Ｖを出すためには、ドリフト層２１の幅が２μｍ程度必要であり、そのためセルサイズが大きくなり、オン抵抗が増大してしまう。これに対して、図２の構造のＧａＮ素子では、Ｓｉに比べて絶縁破壊耐圧が１桁以上大きいため、同様のドリフト層の幅を１／１０以下に縮めることができ、その結果セルサイズが小さくでき、低オン抵抗が可能になる。
【００３０】
図２のＧａＮのＨＥＭＴ構造において、現状では耐圧１００Ｖ程度以下の素子が作製されたという報告はないが、ゲートの微細加工を進めることで、耐圧３０Ｖ程度の低オン抵抗の素子を作製することも可能である。
【００３１】
図４は、本実施の形態の非絶縁型ＤＣ／ＤＣコンバータにおいて、ローサイドスイッチとして用いられるＳｉ素子の縦型パワーＭＯＳＦＥＴの一例の断面図（ａ）とチップ平面図（ｂ）を示す。この縦型のトレンチパワーＭＯＳＦＥＴの構造では、図４（ａ）のように、ｎ+基板層２８上に、ｎ-エピ層２９、チャネル層３０、ｎ+層３１、ｐ+層３２があり、表面からｎ-エピ層までトレンチ３３が形成され、ゲート酸化膜３４を介して、ゲート電極３５が形成されている。チップ平面図としては、図４（ｂ）のように、チップ表面にゲートパッド４６、ソースパッド４８が形成され、Ｓｉ縦型素子チップ５１となる。この縦型ＭＯＳＦＥＴでは、裏面にドレイン電極２５を形成するため、表面にはドレインパッドを形成していない。
【００３２】
よって、本実施の形態によれば、ハイサイドスイッチ１にＧａＮ素子を使用することで、スイッチング損失及び導通損失を低減し、非絶縁型ＤＣ／ＤＣコンバータの変換効率を向上させ、ひいては電源システムの高効率化を実現できる。
【００３３】
（実施の形態２）
本発明の実施の形態２における電源システムの一例を、図５を用いて説明する。
【００３４】
図５は、本実施の形態の電源システムに用いられるマルチチップモジュールの一例のチップ配置図（ａ）とパッケージ平面図（ｂ）を示す。本実施の形態のマルチチップモジュールは、前記実施の形態１の非絶縁型ＤＣ／ＤＣコンバータを構成する、ハイサイドスイッチ１とローサイドスイッチ２を同一のパッケージに搭載したものである。
【００３５】
すなわち、本実施の形態のマルチチップモジュールは、図５（ａ）のように、ハイサイドスイッチのハイサイドチップ３６と、ローサイドスイッチのローサイドチップ３７から構成され、ハイサイドチップ３６はフレーム３９上に、ローサイドチップ３７はフレーム４０上に搭載し、ハイサイドチップ３６とフレーム４０をワイヤボンディングで接続している。その後、モールド封止などを経てパッケージとして完成する。このパッケージとしては、図５（ｂ）のように、外部リードのみが露出されたパッケージ３８となる。
【００３６】
ところで、非絶縁型ＤＣ／ＤＣコンバータにおいて、素子間のインダクタンスを低減することは、電源システムの高効率化のためには重要である。よって、本実施の形態では、ハイサイドチップ３６とローサイドチップ３７を同一のパッケージ３８に搭載することで、両スイッチ間の寄生インダクタンスが低減できるので、前記実施の形態１の効果に加えて、より一層、電源システムの高効率化が実現できる。
【００３７】
なお、本実施の形態では、チップ−フレーム間をワイヤボンディングで接続しているが、低インダクタンス・低インピーダンスのために、Ｃｕ等の金属板を用いて接続しても良い。
【００３８】
（実施の形態３）
本発明の実施の形態３における電源システムの一例を、図６を用いて説明する。
【００３９】
図６は、本実施の形態の電源システムに用いられるシステムインパッケージの一例のチップ配置図を示す。本実施の形態のシステムインパッケージは、前記実施の形態１の非絶縁型ＤＣ／ＤＣコンバータを構成する、ハイサイドスイッチ１と、ローサイドスイッチ２と、ドライバＩＣ３，４を同一のパッケージに搭載したものである。
【００４０】
すなわち、本実施の形態のシステムインパッケージは、図６のように、ハイサイドスイッチのハイサイドチップ３６と、ローサイドスイッチのローサイドチップ３７と、ドライバＩＣのドライバＩＣチップ４１から構成され、ハイサイドチップ３６はフレーム４３上に、ローサイドチップ３７はフレーム４４上に、ドライバＩＣチップ４１はフレーム４５上に搭載し、ハイサイドチップ３６とフレーム４４、ドライバＩＣチップ４１とハイサイドチップ３６及びローサイドチップ３７のゲートをそれぞれワイヤボンディングで接続している。その後、モールド封止などを経てパッケージ４２として完成する。
【００４１】
よって、本実施の形態では、ドライバＩＣチップ４１も同一のパッケージ４２に搭載することで、前記実施の形態２のハイサイドチップとローサイドチップ間の寄生インダクタンスの低減効果に加えて、ゲートの寄生インダクタンスも低減しているので、より一層、電源システムの高効率化が実現できる。すなわち、ゲート寄生インダクタンスが大きいと、スイッチング損失の増大や、誤動作の原因になるため、ゲートインダクタンスを低減することも、電源システムの高効率化のためには重要である。
【００４２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４３】
例えば、前記実施の形態においては、ハイサイドスイッチにＧａＮの横型素子、特に２次元電子ガスを利用した接合型電界効果トランジスタを用いた例を説明したが、単なる接合型電界効果トランジスタを用いる場合についても適用可能である。
【産業上の利用可能性】
【００４４】
本発明は、電源回路などに用いられるスイッチング用ＩＣに関し、特に、ＤＣ／ＤＣコンバータによる電源生成効率の向上に適用して有効であり、具体的には非絶縁型ＤＣ／ＤＣコンバータ、マルチチップモジュール、システムインパッケージに好適である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態１の電源システムに用いられる非絶縁型ＤＣ／ＤＣコンバータの一例を示す回路図である。
【図２】本発明の実施の形態１の非絶縁型ＤＣ／ＤＣコンバータにおいて、ハイサイドスイッチとして用いられるＧａＮ素子の横型構造の一例を示す断面図（ａ）とチップ平面図（ｂ）である。
【図３】本発明の実施の形態１の非絶縁型ＤＣ／ＤＣコンバータに対して、従来のＳｉ素子の横型パワーＭＯＳＦＥＴの一例を示す断面図（ａ）とチップ平面図（ｂ）である。
【図４】本発明の実施の形態１の非絶縁型ＤＣ／ＤＣコンバータにおいて、ローサイドスイッチとして用いられるＳｉ素子の縦型パワーＭＯＳＦＥＴの一例を示す断面図（ａ）とチップ平面図（ｂ）である。
【図５】本発明の実施の形態２の電源システムに用いられるマルチチップモジュールの一例を示すチップ配置図（ａ）とパッケージ平面図（ｂ）である。
【図６】本発明の実施の形態３の電源システムに用いられるシステムインパッケージの一例を示すチップ配置図である。
【図７】本発明の概念として、Ｓｉ、ＧａＡｓ、４Ｈ−ＳｉＣ、ＧａＮの各種半導体の物性値の比較を示す図である。
【図８】本発明の概念として、ＣＰＵ電源用のＤＣ／ＤＣコンバータの動作周波数と出力電流の動向と、ＤＣ／ＤＣコンバータのハイサイドスイッチに、Ｓｉの横型素子とＳｉの縦型素子を使った場合の損失の見積もり値の動作周波数と出力電流の依存性を示す図である。
【図９】本発明の概念として、ＣＰＵ電源用のＤＣ／ＤＣコンバータの動作周波数と出力電流の動向と、ＤＣ／ＤＣコンバータのハイサイドスイッチに、ＧａＮの横型素子とＳｉの縦型素子を使った場合の損失の見積もり値の動作周波数と出力電流の依存性を示す図である。
【符号の説明】
【００４６】
１…ハイサイドスイッチ、２…ローサイドスイッチ、３…ドライバＩＣ、４…ドライバＩＣ、５…ＣＰＵ・ＭＰＵ、６…コントローラＩＣ、７…入力コンデンサ、８…出力コンデンサ、９…インダクタ、１０…サファイアまたはＳｉＣ基板、１１…ＧａＮ層、１２…ＡｌＧａＮ層、１３…ゲート電極、１４…ソース電極、１５…ドレイン電極、１６…ＧａＮ層、１７…２次元電子ガス層、１８…ｐ型基板、１９…ｐ-エピ層、２０…チャネル層、２１…ｎ-ドリフト層、２２…ｎ+層、２３…ゲート酸化膜、２４…ゲート電極、２５…ドレイン電極、２６…打ち抜き層、２７…ソース電極、２８…ｎ+基板層、２９…ｎ-エピ層、３０…チャネル層、３１…ｎ+層、３２…ｐ+層、３３…トレンチ、３４…ゲート酸化膜、３５…ゲート電極、３６…ハイサイドチップ、３７…ローサイドチップ、３８…パッケージ、３９…フレーム、４０…フレーム、４１…ドライバＩＣチップ、４２…パッケージ、４３…フレーム、４４…フレーム、４５…フレーム、４６…ゲートパッド、４７…ドレインパッド、４８…ソースパッド、４９…ＧａＮ素子チップ、５０…Ｓｉ横型素子チップ、５１…Ｓｉ縦型素子チップ。
【図１】
2006223016.tif 000003
【図２】
2006223016.tif 000004
【図３】
2006223016.tif 000005
【図４】
2006223016.tif 000006
【図８】
2006223016.tif 000007
【図９】
2006223016.tif 000008
【図５】
2006223016.tif 000009
【図６】
2006223016.tif 000010
【図７】
2006223016.tif 000011