(57)【要約】      （修正有）【課題】小型化されても特性劣化のない、高い信頼性を維持し得る電子装置を提供する。【解決手段】電子回路が形成されると共に表面に無機絶縁層４１が形成された基板１１と、無機絶縁層４１上に形成された第１の絶縁膜４２，４３と、この第１の絶縁膜４２，４３上に形成された配線により構成されるインダクタ２０と、前記第１の絶縁膜４２，４３上にインダクタ２０を覆うよう形成された第２の絶縁膜４５とを有する電子装置であって、前記第１の絶縁膜４２，４３の厚さを９μｍ以上とし、かつ、前記第２の絶縁膜４５の厚さを５５μｍ以上とする。【選択図】図１６
2006121100.tif 000002
【特許請求の範囲】
【請求項１】
電子回路が形成されると共に、表面に無機絶縁層が形成された基板と、
前記無機絶縁層上に形成された第１の絶縁膜と、
該第１の絶縁膜上に形成された配線により構成されるインダクタと、
該第１の絶縁膜上に前記インダクタを覆うよう形成された第２の絶縁膜とを有する電子装置であって、
前記第１の絶縁膜の厚さを９μｍ以上とし、かつ、前記第２の絶縁膜の厚さを５５μｍ以上としたことを特徴とする電子装置。
【請求項２】
請求項１記載の電子装置において、
前記第１の絶縁膜を、ポリイミドまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とする電子装置。
【請求項３】
請求項１または２記載の電子装置において、
前記第１の絶縁膜を複数の絶縁層を積層した多層構造とすると共に、前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第１の絶縁膜を構成する各絶縁層に形成される層間配線が設けられる孔の直径寸法が、前記基板に対して上層となる程小さくなるよう構成し、
かつ、少なくとも最上位置に位置する絶縁層が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の電子装置において、
前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第１の絶縁膜に形成される層間配線が設けられる孔の直径寸法が、前記無機絶縁層に形成されるビア孔の直径寸法よりも小さくなるよう構成し、
かつ、前記第１の絶縁膜が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。
【請求項５】
請求項４記載の電子装置において、
前記第１の絶縁膜に形成される層間配線が設けられる孔の直径寸法を２０〜５０μｍとしたことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置に係り、特にチップサイズパッケージ構造を有する半導体装置に代表される小型化がされた電子装置に関する。
【０００２】
近年、携帯電話に代表されるように移動体通信機の小型化及び薄型化が急速な勢いで進んでいる。これに伴い、これらの電子機器に搭載される電子部品、及び半導体装置に代表される電子装置の小型化が要求されている。
【背景技術】
【０００３】
例えば、携帯電話等の高周波帯域を使用する移動体通信機に搭載される電子装置は、移動体通信機の小型化軽量化に伴い、より小型化及び高密度化が望まれている。また、この種の電子装置は、大略すると高周波用アクティブ部品とパッシブ回路とにより構成されている。このため、電子装置の小型化を図るため、高周波（ＲＦ）用アクティブ部品と高周波（ＲＦ）用パッシブ回路とを高集積化することが考えられる（例えば、特許文献１参照）。
【０００４】
しかしながら、例えばローノイズアンプ（ＬＮＡ）、パワーアンプ（ＰＡ）等の高周波用アクティブ部品において整合回路を集積化しようとした場合、パッシブ回路の損失による特性劣化が避けることが出来ない。このため、従来では特性を左右する部分の整合回路は集積しないで、外部整合の選択をしてきた。また、ＰＡなどにおいては、電流容量の関係から、半導体基板上に整合回路、或いは、電源回路を構成することは、コスト面から非現実的であった。
【特許文献１】特開２００２−１６４４６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した携帯電話にみられる移動体通信機に搭載される高周波部品における部品点数の削減、小型化等の要求は益々増大する傾向にあり、これら整合回路の集積化の要求が、近年高まってきている。よって、これらの要求を満たすために、半導体基板上に形成するＲＦ用パッシブ回路（とりわけスパイラルインダクタ）に関してさまざまな提案がされているが、ある程度の改善がみられるものの、Ｑ値等に問題があり抜本的な解決がされていなかった。
【０００６】
本発明は上記の点に鑑みてなされたものであり、小型化されても特性劣化のない、高い信頼性を維持し得る電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【０００８】
請求項１記載の発明は、
電子回路が形成されると共に、表面に無機絶縁層が形成された基板と、
前記無機絶縁層上に形成された第１の絶縁膜と、
該第１の絶縁膜上に形成された配線により構成されるインダクタと、
該第１の絶縁膜上に前記インダクタを覆うよう形成された第２の絶縁膜とを有する電子装置であって、
前記第１の絶縁膜の厚さを９μｍ以上とし、かつ、前記第２の絶縁膜の厚さを５５μｍ以上としたことを特徴とするものである。
【０００９】
上記発明によれば、第１の絶縁膜の厚さを９μｍ以上としたことにより、基板とインダクタとの間で寄生容量や寄生抵抗が発生することを防止できる。また、第２の絶縁膜の厚さを５５μｍ以上とすることにより、電子装置の外部機器・装置との間で寄生容量や寄生抵抗が発生することを防止できる。このように、寄生容量や寄生抵抗を低減できるため、インダクタのＱ値を高めることができる。
【００１０】
また、上記発明において、前記基板として半導体基板を用いることができる。
【００１１】
この構成とすることにより、高Ｑ値を有したマイクロ波モノシリック集積回路（ＭＭＩＣ）を実現することができる。
【００１２】
また、請求項２記載の発明は、
請求項１記載の電子装置において、
前記第１の絶縁膜を、ポリイミドまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とするものである。
【００１３】
上記発明によれば、ポリイミドを主成分とする有機絶縁材は高い絶縁性及び低い誘電率（比誘電率）を有しており、またエポキシを主成分とする有機絶縁材は高い絶縁性を有しているため、インダクタンスのＱ値の劣化を防止することができる。
【００１４】
また、上記発明において、前記第２の絶縁膜をエポキシまたはエポキシを主成分とする有機絶縁材により形成することができる。
【００１５】
この構成とした場合、インダクタ及び基板は機械的強度に優れたエポキシまたはエポキシを主成分とする有機絶縁材により保護されるため、電子装置の信頼性を高めることができる。また、エポキシまたはエポキシを主成分とする有機絶縁材は高い絶縁性を有しているため、インダクタンスのＱ値の劣化を防止することができる。
【００１６】
また、上記発明において、前記第１の絶縁膜を単層構造としてもよい。
【００１７】
また、上記発明において、前記第１の絶縁膜を多層構造としてもよい。またこの場合、前記第１の絶縁膜を、複数種類の有機絶縁材よりなる層を積層して多層構造としてもよい。
【００１８】
また、請求項３記載の発明は、
請求項１または２記載の電子装置において、
前記第１の絶縁膜を複数の絶縁層を積層した多層構造とすると共に、前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第１の絶縁膜を構成する各絶縁層に形成される層間配線が設けられる孔の直径寸法が、前記基板に対して上層となる程小さくなるよう構成し、
かつ、少なくとも最上位置に位置する絶縁層が前記無機絶縁層を覆う構成としたことを特徴とするものである。
【００１９】
上記発明によれば、層間配線を設けるため、多層構造とされた各層に形成された各孔の直径寸法が、基板に対して上層となる程小さくなるよう構成し、かつ少なくとも最上位置に位置する絶縁層が無機絶縁層を覆う構成としたことにより、複数の絶縁層を積層したときにその表面に形成される階段状の段差を最上位置に位置する絶縁層により埋めることができ、よって層間配線が設けられる孔の表面は滑らかな面となる。よって、この孔の表面に層間配線を形成しても、層間配線内に応力が残留することはなく、層間配線形成位置における信頼性の向上を図ることができる。また、孔の内壁は滑らかなテーパ面となるため、層間配線を形成する際、層間配線となる金属膜を確実に孔内に形成することができる。
【００２０】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の電子装置において、
前記基板に形成された電極と前記インダクタとを層間配線により接続する構成とし、
かつ、前記第１の絶縁膜に形成される前記層間配線が設けられる孔の直径寸法が、前記無機絶縁層に形成される前記層間配線が設けられる孔の直径寸法よりも小さくなるよう構成し、
かつ、前記第１の絶縁膜が前記無機絶縁層を覆う構成としたことを特徴とするものである。
【００２１】
上記発明によれば、層間配線を設けるために第１の絶縁膜に形成された孔の直径寸法が無機絶縁層に形成された孔の直径寸法よりも小さくなるよう構成され、かつ第１の絶縁膜が無機絶縁層を覆う構成されているため、無機絶縁層と第１の絶縁膜との間に形成される階段状の段差を第１の絶縁層により埋めることができ、よって層間配線が設けられる孔の表面は滑らかな面となる。よって、この孔の表面に層間配線を形成しても、層間配線内に応力が残留することはなく、層間配線形成位置における信頼性の向上を図ることができる。
【００２２】
また、請求項５記載の発明は、
請求項４記載の電子装置において、
前記第１の絶縁膜に形成される層間配線が設けられる孔の直径寸法を２０〜５０μｍとしたことを特徴とするものである。
【００２３】
上記発明によれば、電子装置の小型化を図りつつ、層間配線のインピーダンス上昇を抑制することができる。
【００２４】
また、上記発明において、外部接続端子と前記配線とを接続する配線ポストを設け、かつ、前記第２の絶縁膜の厚さが前記配線ポストの高さにより規定される構成としてもよい。
【００２５】
この構成とすることにより、第２の絶縁膜の厚さが配線ポストの高さ以上となることはなく、よって第２の絶縁膜の厚さを精度よく定めることができる。
【発明の効果】
【００２６】
請求項１記載の発明によれば、基板とインダクタとの間及び電子装置の外部機器・装置との間で寄生容量や寄生抵抗が発生することを防止できるため、寄生容量や寄生抵抗を低減でき、よってインダクタのＱ値を高めることができる。
【００２７】
また、請求項２記載の発明によれば、ポリイミドを主成分とする有機絶縁材は高い絶縁性及び低い誘電率（比誘電率）を有しており、またエポキシを主成分とする有機絶縁材は高い絶縁性を有しているため、インダクタンスのＱ値の劣化を防止することができる。
【００２８】
また、請求項３及び４記載の発明によれば、孔の内壁に層間配線を形成する際、層間配線となる金属膜を確実に形成することができる。また、孔の表面に層間配線を形成しても、層間配線内に応力が残留することはなく、層間配線形成位置における信頼性の向上を図ることができる。
【００２９】
また、請求項５記載の発明によれば、電子装置の小型化を図りつつ、層間配線のインピーダンス上昇を抑制することができる。
【発明を実施するための最良の形態】
【００３０】
次に、本発明を実施するための最良の形態について図面と共に説明する。
【００３１】
まず、本発明の第１参考例である電子装置について説明する。尚、以下では、電子装置として半導体装置を例に挙げて説明するものとする。
【００３２】
図１乃至図４は、本発明の第１参考例である半導体装置１０Ａを説明するための図である。図１は半導体装置１０Ａの概略構成図であり、図２及び図３は半導体装置１０Ａの回路図であり、図４は半導体装置１０Ａの断面図である。
【００３３】
半導体装置１０Ａは、大略すると基板１１，電子回路１２，絶縁膜層１３，配線層１４，ポリイミド層１５，再配線層１６，封止樹脂層１７，及びスパイラルインダクタ２０等により構成されている。この半導体装置１０Ａは、ＣＳＰ(Chip  Size  Package)構造を有している。尚、ＣＳＰ構造とは、半導体チップの外形寸法と略同一寸法の外形寸法を有したパッケージ構造をいう。
【００３４】
基板１１はシリコン基板（半導体基板）であり、その上面である回路形成面１１ａには電子回路１２が形成されている。この電子回路１２は半導体装置１０Ａに搭載される電子回路の一部を構成するものであり、周知の半導体製造技術を用いて形成される。
【００３５】
また、電子回路１２は高周波用アクティブ回路であり、具体的には図２（Ｃ）に示すようにローノイズアンプ（以下、ＬＮＡと略称する）である。本参考例では、整合回路となる全てインダクタンスを再配線層１６で形成するのではなく、ＬＮＡとして特性が重視されるＮＦ特性に関して、その特性を左右する入力整合回路となるインダクタＬ１をスパイラルインダクタ２０により構成している。
【００３６】
また、回路形成面１１ａの電子回路１２形成位置からずれた位置には、分離層２３が形成されている。この分離層２３は、微細加工されたトレンチ（溝）内に絶縁物（例えば、ＳｉＯ２等）を埋め込んだ構成とされている。この分離層２３は、後述するスパイラルインダクタ２０と基板１１とを電気的に分離するアイソレーションとして機能する。
【００３７】
上記構成とされた基板１１上には、図４に示すように、絶縁膜層１３，配線層１４，ポリイミド層１５，再配線層１６，及び封止樹脂層１７が順次形成される。尚、図４に示すのは、電子回路１２の形成位置における断面図である。
【００３８】
絶縁膜層１３はＳｉＯ２膜であり、シリコン基板上に直接一体的に形成された絶縁膜である。また、この絶縁膜層１３上には、配線層１４が形成されている。この配線層１４は、電子回路１２の回路内配線、及び電子回路１２の入出力端子を構成する。
【００３９】
ポリイミド層１５は電気的に絶縁性を有しており、基板１１上に例えば１２μｍの厚さで形成されている。このポリイミド層１５は、例えばスピナーを用いて形成される。よって、このポリイミド層１５は絶縁膜層１３と異なり、基板１１上に別個に形成された構成となっている。
【００４０】
再配線層１６は請求項に記載の内部配線となるものであり、例えば銅（Ｃｕ）よりなり、ポリイミド層１５上に所定のパターンで形成されている。この再配線層１６の形成方法としては、メッキ法、スパッタ法、ＣＶＤ法等の種々の薄膜形成技術を用いることができる。また、周知のマスク処理或いはレジスト処理を行なうことにより、再配線層１６に形成される配線パターンは任意の形状のパターンに容易に形成することができる。尚、この再配線層１６については、説明の便宜上、後述するものとする。
【００４１】
封止樹脂層１７は、例えばエポキシであり、前記したポリイミド層１５と同様に電気的に絶縁性を有している。この封止樹脂層１７は、例えば圧縮成形法を用いて形成される。この封止樹脂層１７の所定位置には、入力パッド１８Ａ及び出力パッド１８Ｂが形成されている。
【００４２】
図示しない外部接続端子（例えば、はんだボール等）は、この各パッド１８Ａ，１８Ｂ上に形成される。また、各パッド１８Ａ，１８Ｂは、外側ポスト２１Ａを介してスパイラルインダクタ２０に接続されている。更に、出力パッド１８Ｂは、ポスト１９を用いて電子回路１２に接続されている。
【００４３】
ここで、スパイラルインダクタ２０に注目し、以下説明する。
【００４４】
前記した再配線層１６は、基本的には電子回路１２の入出力端子を外部接続端子３１（図１２参照。尚、図１では図示せず）の配設位置まで引き出す配線として機能するものである。しかしながら本参考例では、この電子回路１２の入出力端子と外部接続端子３１とを接続する本来的な配線を再配線層１６に形成すると共に、この再配線層１６に配線パターンをスパイラル状に巻回した形状とすることによりスパイラルインダクタ２０を形成したことを特徴とする。よって、本参考例に係る半導体装置１０Ａは、基板１１上に形成される電子回路１２とは別の位置に、インダクタであるスパイラルインダクタ２０を形成したことを特徴としている。
【００４５】
このスパイラルインダクタ２０はパッシブ回路であり、半導体装置１０Ａに搭載される電子回路の一部を構成する。よって、基板１１の回路形成面１１ａ上に形成された電子回路１２（高周波用アクティブ回路）と、ポリイミド層１５上に再配線層１６として形成されたスパイラルインダクタ２０（高周波用パッシブ回路）は、協働して半導体装置１０Ａの電子回路を構成する。
【００４６】
スパイラルインダクタ２０の一端部は、外側ポスト２１Ａを介して入力パッド１８Ａに接続されている。また、スパイラルインダクタ２０の他端部は、配線２２を介して電子回路１２に接続されている。また、スパイラルインダクタ２０（再配線層１６）は、前記のように周知の薄膜形成技術を用いて形成することができるため、低コストで形成することができる。
【００４７】
また、前記したように本参考例に係る半導体装置１０Ａは、電子回路１２内に形成されたインダクタＬ１，Ｌ２（図３には図示せず）とは別個にスパイラルインダクタ２０を有している。また、このスパイラルインダクタ２０は、半導体装置１０Ａ内に形成された構成とされている。
【００４８】
よって、従来では外付けされていたスパイラルインダクタ２０（パッシブ回路）を、本参考例では基板１１に形成されたポリイミド層１５及び封止樹脂層１７とより構成される絶縁層の内部に形成することができるため、半導体装置１０Ａの多機能化を図ることができ、またスパイラルインダクタ２０が搭載される半導体装置１０Ａの小型化及び部品点数の削減を図ることができる。
【００４９】
また、前記したようにスパイラルインダクタ２０を構成する再配線層１６は銅（Ｃｕ）により形成されており、またポリイミド層１５の厚さが数十ミクロンであるので、再配線層１６の抵抗による損失、及び多層構造の上下層間のカップリングによる影響等が少なくすることができる。
【００５０】
一方、前記したように再配線層１６は、基本的には電子回路１２の入出力端子を外部接続端子３１の配設位置まで引き出す配線として機能するものである。しかしながら、この本来的な再配線層１６を形成しても、絶縁層であるポリイミド層１５と封止樹脂層１７との間には比較的配線の自由度がある。
【００５１】
このため、電子回路１２が形成される基板１１上にスパイラルインダクタ２０を形成する構成に比べ、再配線層１６によりスパイラルインダクタ２０を形成する方がインダクタ値の設定に自由度を持たせることができる。また、スパイラルインダクタ２０の形状、及び電子回路１２との接続態様についても自由度を持っている。
【００５２】
よって、例えばＬＮＡの場合は、重要な特性はＮＦ特性であるので、入力整合回路に用いるインダクタにスパイラルインダクタ２０を適用する構成とする。また、ＰＡの場合は、電流容量の点から出力整合回路、電源回路にスパイラルインダクタ２０を適用する。このように、電子回路１２の回路特性に応じた構成に、スパイラルインダクタ２０を容易に適合させることができる。
【００５３】
ここで、前記した分離層２３に注目する。図１に示されるように、分離層２３はスパイラルインダクタ２０の直下位置に形成されている。この分離層２３は、基板１１に形成された微細トレンチに絶縁材を装填した構成であり、よって基板１１とスパイラルインダクタ２０とを電気的に分離する機能を奏する。
【００５４】
この構成とすることにより、基板１１とスパイラルインダクタ２０とが分離層２３により電気的に分離されるため、基板１１による影響で電子回路１２のＱ値に劣化が生じることを防止でき、電子装置の信頼性の向上を図ることができる。特に、本参考例のように基板１１としてシリコン基板を用いた場合、分離層２３が存在しないとＱ値の劣化は著しいが、分離層２３を設けることによりこのＱ値の劣化を有効に防止することができる。
【００５５】
尚、上記したように基板１１とスパイラルインダクタ２０との間にはポリイミド層１５が存在している。このポリイミド層１５を構成するポリイミドは、高い絶縁性及び低い誘電率（比誘電率）を有している。このため、分離層２３を設けなくても、ポリイミド層１５によりＱ値の劣化は防止でき、スパイラルインダクタ２０の真下位置に電子部品を配置することも可能である。しかるに、上記した参考例のように分離層２３を設ける構成とすることにより、更にＱ値の劣化を防止することが可能となる。
【００５６】
また、上記した参考例では分離層２３として微細トレンチに絶縁材を装填した構成を用いたが、スパイラルインダクタ２０の直下にグランド電位とした導電層（Ｎ＋層）を形成する構成としてもよい。この構成としても、上記と同等の効果を得ることができる。
【００５７】
また、上記した参考例では半導体装置１０Ａに形成されるインダクタをスパイラルインダクタ２０としたが、これをスパイラル形状以外のコイル形状とすることも可能である。しかしながら、スパイラル形状とした方が、小面積で高いインダクタ値を実現することができるため有効である。
【００５８】
また、上記した参考例では、図２に示すインダクタＬ２，Ｌ３は基板１１に形成した構成としたが、このインダクタＬ２，Ｌ２３再配線層１６により形成する構成とし、パッシブ回路を全て再配線層１６により形成する構成としてもよい。
【００５９】
次に、本発明の第２参考例について説明する。
【００６０】
図５は、第２参考例である半導体装置１０Ｂを示している。尚、図５において、先の説明に用いた図１乃至図４に示した構成と同一構成については、同一符号を付してその説明を省略する。また、後述する第３参考例以降に用いる図についても同様とする。
【００６１】
前記した第１参考例に係る半導体装置１０Ａは、電子回路１２の形成位置とスパイラルインダクタ２０の形成位置を回路形成面１１ａ上においてずらして配置した構成とした。即ち、第１参考例に係る半導体装置１０Ａは、電子回路１２とスパイラルインダクタ２０とが対向しない構成とされていた。
【００６２】
これに対して本参考例に係る半導体装置１０Ｂは、電子回路１２とスパイラルインダクタ２０とが対向するよう構成したことを特徴とするものである。また、本参考例では、電子回路１２はＬＮＡである。
【００６３】
本参考例のように、電子回路１２をスパイラルインダクタ２０の真下に形成することにより、スパイラルインダクタ２０と電子回路１２とを接続する配線及びポスト２１によるインダクタのＱ値劣化を削減することができる。また、電子回路１２とスパイラルインダクタ２０とが積層された状態となるため、半導体装置１０Ｂの平面視した際のチップ面積を小さくすることができ、半導体装置１０Ｂの小型化を図ることができる。
【００６４】
また、上記のように本参考例では電子回路１２がＬＮＡであるため、入力整合回路を集積することによるＮＦ値の劣化を軽減し、外部入力整合回路を必要としない超小型ＬＮＡとして機能する半導体装置１０Ｂを実現することができる。
【００６５】
更に、本参考例では電子回路１２がスパイラルインダクタ２０の真下に形成されているため、電子回路１２とスパイラルインダクタ２０とを電気的に接続するポスト２１が、スパイラルインダクタ２０の内側の端部位置となる（以下、この端部と電子回路１２を接続するポスト２１を内側ポスト２１Ｂという）。
【００６６】
この構成とすることにより、内側ポスト２１Ｂを短くすることができる。よって、内側ポスト２１Ｂによる特性劣化を削減することができ、また共振による影響を軽減することができる。
【００６７】
次に、本発明の第３参考例について説明する。
【００６８】
図６及び図７は、第３参考例である半導体装置１０Ｃを示している。本参考例に係る半導体装置１０Ｃは、複数個（本参考例では２個）のスパイラルインダクタ２０Ａ，２０Ｂを形成したことを特徴とするものである。
【００６９】
第１のスパイラルインダクタ２０Ａは、基板１１上に形成された第１のポリイミド層１５Ａ上にパターン形成されている。また、第２のスパイラルインダクタ２０Ｂは、第１のポリイミド層１５Ａ上に形成された第２のポリイミド層１５Ｂ上にパターン形成されている。また、第１のスパイラルインダクタ２０Ａと第２のスパイラルインダクタ２０Ｂは、平面視した場合に重なり合うよう積層形成された構成とされている。
【００７０】
上記構成とすることにより、インダクタが第１及び第２のスパイラルインダクタ２０Ａ，２０Ｂにより構成されるため、インダクタ値を高めることができる。また、図７（Ａ）に拡大して示すように、第１及び第２のスパイラルインダクタ２０Ａ，２０Ｂは重なり合うように積層されるため、平面視したときの半導体装置１０Ｃの面積を小さくすることかできる。よって、本参考例に係る半導体装置１０Ｃによれば、小面積で高インダクタ値を実現することが可能となる。
【００７１】
また、第２参考例と同様に、電子回路１２とスパイラルインダクタ２０とを電気的に接続する内側ポスト２１Ｂがスパイラルインダクタ２０の内側の端部と電子回路１２とを接続するため、内側ポスト２１Ｂは短くなり、内側ポスト２１Ｂによる特性劣化の防止及び共振の影響の軽減を図ることができる。
【００７２】
上記のように第１及び第２のスパイラルインダクタ２０Ａ，２０Ｂが設けられる半導体装置１０Ｃとして、例えば図７（Ｂ），（Ｃ）に示されるような電子装置１２としてパワーアンプを有したものが考えられる。電子回路１２がパワーアンプを含む場合、整合回路となる全てのインダクタＬ１〜Ｌ３をスパイラルインダクタ２０（再配線層１６）で形成するのではなく、パワーアンプとして特性が重視される出力特性に関して、その特性を左右する出力整合回路となるインダクタンスＬ３をスパイラルインダクタ２０Ｂとする。更に図７（Ｃ）に示す例では、電源回路において、チョークコイルＬ２にスパイラルインダクタ２０Ａを適用し、入力整合回路となるインダクタＬ１は半導体プロセスで形成し、全てのインダクタＬ１〜Ｌ３（整合回路）を集積化している。
【００７３】
尚、スパイラルインダクタの積層数は２個に限定されるものではなく、図８に示すように３個のスパイラルインダクタ（第１乃至第３のスパイラルインダクタ２０Ａ，２０Ｂ，２０Ｃ）を設ける構成としても、４個以上のスパイラルインダクタを配設することも可能である。このように、スパイラルインダクタの積層数を選定することによっても、インダクタ値を設定することができる。
【００７４】
また、半導体装置が電子装置１２として図１４に示すような発信回路を含む場合には、発信機として特性が重視される位相雑音特性に関して、その特性を左右する共振回路（インダクタＬ）にスパイラルインダクタ２０を適用した構成としてもよい。
【００７５】
次に、本発明の第４参考例について説明する。
【００７６】
図９及び図１０は、第４参考例である半導体装置１０Ｄを示している。図９は半導体装置１０Ｄの概略構成図であり、図１０は半導体装置１０Ｄの等価回路図である。
【００７７】
本参考例に係る半導体装置１０Ｄは、アンテナ２７を設けたことを特徴とするものである。また、電子回路１２はＬＮＡとされており、電子回路１２とアンテナ２７は、入力整合回路となるスパイラルインダクタ２０を介して接続されている。よって、半導体装置１０Ｄは、チップ一体型の受信チップを構成する。
【００７８】
また、電子回路１２をＰＡとすることも可能である。この構成では、電子回路１２の出力ポートにアンテナ２７を接続することにより、電子回路１２とアンテナ２７との間における配線による損失を軽減することができ、ＰＡとしての電子回路１２の消費電力を抑えることが可能となる。
【００７９】
更に、基板１１上に送受信機の構成要素（ＰＡ、ＬＮＡ、デジタル信号処理系等）を形成することにより、配線等の損失による特性劣化の少ない超小型のトランシーバーを実現することもできる。この際、封止樹脂層１７は、アンテナ２７の特性上問題ない樹脂を選択する必要がある。
【００８０】
上記のように本参考例では、アンテナ２７は各パッド１８Ａ，１８Ｂと同様に封止樹脂層１７の上面に形成された構成とされている。しかしながら、アンテナ２７をポリイミド層１５上に形成することにより、再配線層１６と一括的に形成することも可能である。また、スパイラルインダクタ２０をポリイミド層１５上に形成する場合には、スパイラルインダクタ２０とアンテナ２７を一括的に形成することも可能である。
【００８１】
本参考例に係る半導体装置１０Ｄによれば、アンテナ２７を形成することにより、いわゆるワンチップで受信機を構成することが可能となり、配線等による特性劣化の少ない信頼性の高い小型の送信機、受信機、或いは送受信機を実現することができる。また、アンテナ２７とスパイラルインダクタ２０を共に装置内に形成しているため、半導体装置１０Ｄの小型化を図ることができる。
【００８２】
一方、スパイラルインダクタ２０とアンテナ２７との位置関係に注目すると、アンテナ２７の配設位置は、回路形成面１１ａに対してスパイラルインダクタ２０より離間した位置にあるよう構成されている。即ち、スパイラルインダクタ２０が装置の内側に埋設されるよう形成され、アンテナ２７は装置の表面に露出されるよう形成されている（浅く埋設されている場合も含む）。この構成とすることにより、アンテナ２７の送受信処理にスパイラルインダクタ２０が影響を及ぼすことを防止でき、高い送受信特性を得ることができる。
【００８３】
尚、上記した参考例ではアンテナ２７を基板１１の回路形成面１１ａと対向する位置に形成したが、アンテナ２７は基板１１の回路形成面１１ａと反対側の面に形成することも可能である。
【００８４】
また、本明細書においては、絶縁層である封止樹脂層１７上に形成されるアンテナ２７及び各パッド１８Ａ，１８Ｂも、スパイラルインダクタ２０と同様に請求項に記載の内部配線の一種であるとする。
【００８５】
次に、本発明の第５参考例について説明する。
【００８６】
図１１は、第５参考例である半導体装置１０Ｅを示している。本参考例に係る半導体装置１０Ｅは、図５に示した第２参考例に係る半導体装置１０Ｂと略同一構成である。しかしながら、本参考例に係る半導体装置１０Ｅでは、電子回路１２とスパイラルインダクタ２０との間にシールド層３０を形成したことを特徴としている。
【００８７】
このシールド層３０は導電性金属により構成されており、図示されるようにメッシュ状とされている。また、このシールド層３０は、図示しない接地されたパッドに接続されており、よってグランド電位とされている。
【００８８】
上記のように電子回路１２とスパイラルインダクタ２０との間に接地されたシールド層３０を介装することにより、電子回路１２とスパイラルインダクタ２０はシールド層３０により電気的に分離（アイソレーション）されるため相互に影響を及ぼすことを防止でき、よって信頼性の高い電子装置を実現することができる。また、本参考例ではシールド層３０をメッシュ状としているため、ポスト１９，２１をシールド層３０と絶縁することなく立設することが可能となり、ポスト１９，２１の製造工程の簡単化を図ることができる。
【００８９】
次に、本発明の第６参考例について説明する。
【００９０】
図１２は、第６参考例である半導体装置１０Ｆを示している。本参考例に係る半導体装置１０Ｆは、図９に示した第４参考例に係る半導体装置１０Ｄと略同一構成である。しかしながら、本参考例に係る半導体装置１０Ｆでは、スパイラルインダクタ２０とアンテナ２７との間にシールド層３０を形成したことを特徴としている。
【００９１】
シールド層３０は、上記した第５参考例である半導体装置１０Ｅで用いたものと同一のものであり、図示しない接地されたパッドに接続されることによりグランド電位とされている。本参考例のように、スパイラルインダクタ２０とアンテナ２７との間に接地されたシールド層３０を介装することにより、スパイラルインダクタ２０とアンテナ２７はシールド層３０により電気的に分離（アイソレーション）されるため相互に影響を及ぼすことを防止できる。よって、アンテナ２７がスパイラルインダクタ２０に起因したノイズを拾うことを防止でき、信頼性の高い送受信機を実現することができる。
【００９２】
図１３は、本参考例に係る半導体装置１０Ｅの伝送特性を示している。同図おいて、矢印Ａで示すのはシールド層３０を設けた半導体装置１０Ｅの特性であり、矢印Ｂで示すのはシールド層３０を設けていないものの特性である。同図に示すように、本参考例に係る半導体装置１０Ｅの方が良好な伝送特性を示していることが判る。
【００９３】
尚、上記した第５或いは第６参考例では、シールド層３０を電子回路１２とスパイラルインダクタ２０との間、或いはスパイラルインダクタ２０とアンテナ２７との間のいずれか一方にのみ配設する構成としたが、電子回路１２とスパイラルインダクタ２０との間、及びスパイラルインダクタ２０とアンテナ２７との間の双方にシールド層３０を配設する構成としてもよいことは勿論である。
【００９４】
次に、本発明の第１実施例について説明する。
【００９５】
図１５及び図１６は、第１実施例である半導体装置１０Ｇを示している。図５は第１実施例である半導体装置１０Ｇのスパイラルインダクタ２０の形成位置近傍を拡大して示している。また、図１６は、図１５におけるＡ−Ａ線に沿う断面を示している。尚、図１５及び図１６において、図１乃至図１４を用いて説明した各参考例に示した構成と同一構成については、同一符号を付してその説明を省略する。
【００９６】
本実施例に係る半導体装置１０Ｇは、基板１１上に形成された第１の有機絶縁膜４４及び第２の有機絶縁膜４５に特徴を有するものである。本実施例に係る半導体装置１０Ｇは、図１６に示されるように、基板１１上に無機絶縁層４１，第１の有機絶縁膜４４，及び第２の有機絶縁膜４５が積層形成された構成とされている。また、再配線層１６により形成されるスパイラルインダクタ２０は、第１の有機絶縁膜４４の上部に形成されている。
【００９７】
基板１１は半導体基板であり、その回路形成面（図１６の上面）には、図示しない電子回路１２が形成されている。また、基板１１の回路形成面の所定位置には、電極４６が形成されている。スパイラルインダクタ２０の内側端部は、ビア４８を介してこの電極４６と電気的に接続されている。
【００９８】
また、スパイラルインダクタ２０の外側端部にはポスト２１が立設されている。このポスト２１は、後述する第２の有機絶縁膜４５を貫通してその上部に突出している。そして、このポスト２１の第２の有機絶縁膜４５から突出した位置には、外部電極４９（半田ボール）が配設されている。
【００９９】
ここで、基板１１上に形成される各絶縁膜４１〜第２の有機絶縁膜４５に注目し、以下説明する。基板１１の直上位置には、無機絶縁層４１が形成されている。この無機絶縁層４１はパッシベーション膜として機能するものであり、ＰＳＧ(Phospho  silicate  glass)膜或いはSiN膜により形成されている。
【０１００】
この無機絶縁層４１の上部には、第１の有機絶縁膜４４が形成される。この第１の有機絶縁膜４４は、第１のポリイミド層４２と第２のポリイミド層４３を積層した多層構造とされている。前記たように、スパイラルインダクタ２０は、この第１の有機絶縁膜４４の上部にパターン形成されている。
【０１０１】
また、この第１の有機絶縁膜４４の上部には、第２の有機絶縁膜４５が配設されている。この第２の有機絶縁膜４５は、上記した他の実施例における封止樹脂層１７と同等の機能を奏するものである。この第２の有機絶縁膜４５は、例えばエポキシ或いはこのエポキシを主成分とする有機絶縁材により形成されている。
【０１０２】
また、本実施例では、第１の有機絶縁膜４４の厚さ（図１６に矢印Ｗ１で示す厚さ）を９μｍ以上とすると共に、かつ、第２の有機絶縁膜４５の厚さ（図１６に矢印Ｗ２で示す厚さ）を５５μｍ以上に設定している。この第１の有機絶縁膜４４及び第２の有機絶縁膜４５をこの厚さに設定することにより、スパイラルインダクタ２０のＱ値を高めることができる。以下、この理由について、図１７及び図１８を用いて説明する。
【０１０３】
図１７は、第１の有機絶縁膜４４の厚さ（第１のポリイミド層４２の厚さと、第２のポリイミド層４３の厚さの合計厚さ）とＱ値との関係を示している。尚、同図に示される特性の実験条件として、スパイラルインダクタ２０のインダクタンスを３ｎＨとし、また周波数は2.0ＧＨｚとした。
【０１０４】
図１７より、第１の有機絶縁膜４４の膜厚が0.0μｍ以上9.0μｍ未満の領域においてはＱ値は徐々に増加し、9.0μｍ以上となるとＱ値は約20.0で安定する。即ち、スパイラルインダクタ２０のＱ値は、第１の有機絶縁膜４４の膜厚が9.0μｍ以上では変動することなく、高いＱ値を維持する。
【０１０５】
また、図１８は、第２の有機絶縁膜４５の厚さとＱ値変動率との関係を示している。尚、同図に示される特性についても、実験条件はスパイラルインダクタ２０のインダクタンスを３ｎＨとし、また周波数は2.0ＧＨｚとした。
【０１０６】
図１８より、第２の有機絶縁膜４５の膜厚が0.0μｍ以上55.0μｍ未満の領域においてはＱ値変動率は徐々に増加し、55.0μｍ以上となるとＱ値変動率は約0.0で安定する。即ち、スパイラルインダクタ２０のＱ値は、第２の有機絶縁膜４５の膜厚が55.0μｍ以上では変動することなく、高いＱ値を維持する。
【０１０７】
このように、第１の有機絶縁膜４４の厚さを９μｍ以上とすることにより、スパイラルインダクタ２０と基板１１（回路形成面）との距離を離間させることができる。同様に、第２の有機絶縁膜４５の厚さを５５μｍ以上とすることにより、外部とスパイラルインダクタ２０との距離を離間させることができる。
【０１０８】
よって本実施例によれば、基板１１とスパイラルインダクタ２０との間で寄生容量や寄生抵抗が発生することを防止できると共に、半導体装置１０Ｇの外部機器・装置とスパイラルインダクタ２０との間で寄生容量や寄生抵抗が発生することも防止でき、よってスパイラルインダクタ２０のＱ値を高めることが可能となる。従って、半導体装置１０Ｇとして、高Ｑ値を有したマイクロ波モノシリック集積回路（ＭＭＩＣ）を実現することができる。
【０１０９】
更に、本実施例では第１の有機絶縁膜４４を、ポリイミドを主成分とする有機絶縁材により形成している。ポリイミドを主成分とする有機絶縁材は高い絶縁性及び低い誘電率（比誘電率）を有しているため、スパイラルインダクタ２０のＱ値の劣化を防止することができる。尚、第１の有機絶縁膜４４の材質としては、ポリイミドの他にもエポキシを主成分とする有機絶縁材を用いることができる。エポキシは、ポリイミドほど誘電率は低くないが、機械的及び電気的な安定性は優れている。
【０１１０】
また、第２の有機絶縁膜４５は、エポキシまたはエポキシを主成分とする有機絶縁材（以下、エポキシ等としいう）により形成している。この構成とした場合、スパイラルインダクタ２０及び基板１１は、機械的強度に優れたエポキシ等で保護されるため、半導体装置１０Ｇの信頼性を高めることができる。また、エポキシ等は高い絶縁性を有しているため、スパイラルインダクタ２０のＱ値の劣化を防止することができる。
【０１１１】
続いて、ビア４８の構成について説明する。ビア４８は、第１の有機絶縁膜４４上に形成されたスパイラルインダクタ５０と、基板１１に形成された電極４６とを無機絶縁層４１及び第１の有機絶縁膜４４を介して電気的に接続するものである。
【０１１２】
即ち、ビア４８は、各絶縁層４１，４４を介してスパイラルインダクタ５０と電極４６とを接続する層間配線として機能するものである。このため、無機絶縁層４１及び第１の有機絶縁膜４４（第１のポリイミド層４２，第２のポリイミド層４３）には、ビア４８を形成するための開口部４１Ａ，４２Ａ，４３Ａが形成されている。ここで、各開口部４１Ａ，４２Ａ，４３Ａの大小関係に注目する。
【０１１３】
まず、第１の有機絶縁膜４４を構成する第１のポリイミド層４２に形成された開口部４２Ａの直径（図１６に矢印Ｌ４２で示す）と、第２のポリイミド層４３に形成された開口部４３Ａの直径（図１６に矢印Ｌ４３で示す）を比較すると、開口部４２Ａの直径Ｌ４２の方は、開口部４３Ａの直径Ｌ４３より大きく設定されている（Ｌ４２＞Ｌ４３）。即ち、各ポリイミド層４２，４３に形成される開口部４２Ａ，４３Ａの直径Ｌ４２，Ｌ４３は、基板１１に対して上層となる程小さくなるよう構成されている。
【０１１４】
また、最上位置（第１の有機絶縁膜４４を構成する多層化されたポリイミド層の内の最上位置）に位置する第２のポリイミド層４３は、その下部に位置している無機絶縁層４１及び第１のポリイミド層４２を覆うよう構成されている。即ち、第２のポリイミド層４３は、無機絶縁層４１及び第１のポリイミド層４２を被服する被覆部４３Ｂを有しており、この被覆部４３Ｂは電極４６上にも形成された構成とされている。そして、この被覆部４３Ｂに形成された開口部４３Ａが、いわゆるビア４８のビア孔となる。
【０１１５】
また、ビア４８を形成するために第１の有機絶縁膜４４に形成される孔の直径寸法と、ビア４８を形成するために無機絶縁層４１に形成された開口部４１Ａの直径寸法（図１６に矢印Ｌ４１で示す）を比較する。
【０１１６】
尚、ビア４８を形成するために第１の有機絶縁膜４４に形成される孔の直径寸法とは、本実施例のように第１の有機絶縁膜４４が多層化されて複数のポリイミド層４２，４３から形成されている場合には、最も小さい直径の開口部（本実施例では、開口部４３Ａの直径Ｌ４３）をいうものとする。
【０１１７】
図１６に示されるように、本実施例では、第１の有機絶縁膜４４に形成される孔の直径寸法直径Ｌ４３は、開口部４１Ａの直径寸法Ｌ４１よりも小さく設定されている（Ｌ４３＜Ｌ４１）。かつ、前記のように第２のポリイミド層４３の被覆部４３Ｂは、開口部４１Ａの形成位置において無機絶縁層４１を覆う構成とされている。
【０１１８】
上記構成とすることにより、第１の有機絶縁膜４４を複数のポリイミド層４２，４２を積層した多層構造としても、その表面に形成される階段状の段差を最上位置に位置する第２のポリイミド層４３により埋めることができる。同様に、無機絶縁層４１と第１の有機絶縁膜４４との間に形成される段差も、被覆部４３Ｂを設けることにより埋められる
この際、ビア４８（層間配線）となる導電金属膜が形成される孔の表面は、即ち被覆部４３Ｂの表面は滑らかな傾斜面となるため、この被覆部４３Ｂにビア４８を形成してもビア４８の内部に応力が残留することを防止できる（階段状の場合には、角部に応力が発生する）。従って、ビア４８に亀裂等が生じることはなく、半導体装置１０Ｇの信頼性を高めることができる。また、被覆部４３Ｂの表面は滑らかなテーパ面となるため、ビア４８となる金属膜を孔内に確実に形成することができる。
【０１１９】
また本実施例では、いわゆるビア４８のビア孔（ビア４８と電極４６とが電気的に接合する位置における開口であり、本実施例の場合には開口部４３Ａ）の直径Ｌ４３を２０〜５０μｍに設定している。この構成することにより、半導体装置１０Ｇの小型化を図りつつ、ビア４８のインピーダンス上昇を抑制することができる。
【０１２０】
図１９は、ビア４８と電極４６との接合位置におけるオーミック抵抗値（インピーダンス値）と、ビア孔の直径との関係を示している。同図に示すように、ビア孔の直径が大きくなる程、オーミック抵抗値の上昇が抑制されることが判る。しかしながら、ビア孔の開口直径が20.0μｍ未満となると、オーミック抵抗値は60.0ｍΩを超えるため望ましくない。
【０１２１】
一方、ビア孔の開口直径が５０μｍを超えると、これに伴い電極４６の面積が増大して半導体装置１０Ｇの小型化を阻害することとなる。よって、ビア４８のビア孔（開口部４３Ａ）の直径Ｌ４３を２０〜５０μｍに設定することにより、半導体装置１０Ｇの小型化を図りつつ、ビア４８のインピーダンス上昇を抑制することが可能となる。
【０１２２】
尚、本実施例の構成では、外部電極４９とスパイラルインダクタ２０とを接続するポスト２１を設けているため、半導体装置１０Ｇの製造時にはこのポスト２１により第２の有機絶縁膜４５の厚さＷ１を精度よく規定することができる。即ち、第２の有機絶縁膜４５の厚さがポスト２１の高さ以上となることはなく、よって第２の有機絶縁膜４５の厚さを精度よく定めることができる。
【０１２３】
また、上記した実施例では、第１の有機絶縁膜４４を多層構造とした例について説明したが、第１の有機絶縁膜４４を単層構造としてもよい。また、スパイラルインダクタ２０の形状も渦巻き型に限定されものではなく、他の形状（例えば、矩形状）としてもよい。
【０１２４】
次に、本発明の第２実施例について説明する。
【０１２５】
図２０は、第２実施例である半導体装置に設けられたスパイラルインダクタ５０を拡大して示している。本実施例では、スパイラルインダクタ５０の内側端部５４をインダクタ中心点５４よりずらした位置に設けると共に、この内側端部５２から引き出される引き出し配線５３を、中心点５４を避けて形成したことを特徴とするものである。換言すれば、スパイラルインダクタ５０の中心点５４近傍には、スパイラルインダクタ５０を構成する再配線層１６が形成されてない未パターン部を設けた構成としている。
【０１２６】
本実施例の構成とすることにより、スパイラルインダクタ５０の小型化と高Ｑ値を共に実現することが可能となる。以下、この理由について図２１及び図２２を参照しつつ説明する。
【０１２７】
図２１（Ａ）に示すスパイラルインダクタ５５は、本実施例に係るスパイラルインダクタ５０と同様に、内側端部をスパイラルインダクタ５５の中心位置からずらした構成としている。しかしながら、引き出し配線５３はスパイラルインダクタ５５の中心位置を通るよう引き出された構成とされている。
【０１２８】
図２１（Ｂ）に示すスパイラルインダクタ５６は、図２１（Ａ）に示したスパイラルインダクタ５５に対して小型化を図ったものである。即ち、図２１（Ａ）に示したスパイラルインダクタ５５は、全体の直径Ｒ１が大きかったため、図２１（Ｂ）に示すスパイラルインダクタ５６では、全体の直径をＲ１より小さいＲ２（Ｒ２＜Ｒ１）としたものである。但し、スパイラルインダクタ５６においても、引き出し配線５３はスパイラルインダクタ５６の中心位置を通るよう引き出された構成とされている。
【０１２９】
図２１（Ｃ）は、図２０に示した本実施例に係るスパイラルインダクタ５０である。このスパイラルインダクタ５０の全体の直径は、図２１（Ｂ）に示した小型化を図ったスパイラルインダクタ５６の直径Ｒ２と等しく設定されている。
【０１３０】
図２２は、上記した各スパイラルインダクタ５５，５６，５０のＱ値特性を示している。同図に符号Ａで示すのがスパイラルインダクタ５５（図２１（Ａ））の特性であり、符号Ｂで示すのがスパイラルインダクタ５６（図２１（Ｂ））の特性であり、符号Ｃで示すのが本実施例に係るスパイラルインダクタ５０の特性である。
【０１３１】
図２２より、図２１（Ａ）に示すスパイラルインダクタ５５のＱ値は、他のスパイラルインダクタ５０，５６に比べて優れていることが判る。しかしながら、前記したようにスパイラルインダクタ５５では、直径Ｒ１が大きいために、これを搭載する半導体装置が大型化してしまう。
【０１３２】
これに対し、図２１（Ｂ）に示すスパイラルインダクタ５５は、直径Ｒ２が小さいためにこれを搭載する半導体装置の小型化は図れるものの、Ｑ値は他のスパイラルインダクタ５０，５５に比べて劣っている。
【０１３３】
これに対して本実施例に係るスパイラルインダクタ５０は、前記ように直径Ｒ２が小さいためにこれを搭載する半導体装置の小型化を図ることができると共に、Ｑ値も前記したスパイラルインダクタ５５の特性と略等しい値となっている。従って、本実施例によるスパイラルインダクタ５０によれば、スパイラルインダクタ５０の小型化と高Ｑ値を共に実現することが可能となる。
【０１３４】
以上の説明に関し、更に以下の項を開示する。
（付記１）  電子回路が形成されると共に、表面に無機絶縁層が形成された基板と、
前記無機絶縁層上に形成された第１の絶縁膜と、
該第１の絶縁膜上に形成された配線により構成されるインダクタと、
該第１の絶縁膜上に前記インダクタを覆うよう形成された第２の絶縁膜とを有する電子装置であって、
前記第１の絶縁膜の厚さを９μｍ以上とし、かつ、前記第２の絶縁膜の厚さを５５μｍ以上としたことを特徴とする電子装置。
（付記２）  付記１記載の電子装置において、
前記基板として半導体基板を用いたことを特徴とする付記１記載の電子装置。
（付記３）  付記１または２記載の電子装置において、
前記第１の絶縁膜を、ポリイミドまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とする電子装置。
（付記４）  付記１乃至３のいずれか１項に記載の電子装置において、
前記第２の絶縁膜を、エポキシまたはエポキシを主成分とする有機絶縁材により形成したことを特徴とする電子装置。
（付記５）  付記１乃至４のいずれか１項に記載の電子装置において、
前記第１の絶縁膜を、単層構造としたことを特徴とする電子装置。
（付記６）  付記１乃至４のいずれか１項に記載の電子装置において、
前記第１の絶縁膜を、多層構造としたことを特徴とする電子装置。
（付記７）  付記６記載の電子装置において、
前記第１の絶縁膜を、複数種類の有機絶縁材よりなる層を積層して多層構造としたことを特徴とする電子装置。
（付記８）  付記１乃至４のいずれか１項に記載の電子装置において、
前記第１の絶縁膜を複数の絶縁層を積層した多層構造とすると共に、前記基板に形成された電極と前記インダクタとをビアにより接続する構成とし、
かつ、前記第１の絶縁膜を構成する各絶縁層に形成されるビア孔の直径寸法が、前記基板に対して上層となる程小さくなるよう構成し、
かつ、少なくとも最上位置に位置する絶縁層が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。
（付記９）  付記１乃至４のいずれか１項に記載の電子装置において、
前記基板に形成された電極と前記インダクタとをビアにより接続する構成とし、
かつ、前記第１の絶縁膜に形成されるビア孔の直径寸法が、前記無機絶縁層に形成されるビア孔の直径寸法よりも小さくなるよう構成し、
かつ、前記第１の絶縁膜が前記無機絶縁層を覆う構成としたことを特徴とする電子装置。
（付記１０）  付記９記載の電子装置において、
前記第１の絶縁膜に形成されるビア孔の直径寸法を２０〜５０μｍとしたことを特徴とする電子装置。
（付記１１）  付記１乃至１０のいずれか１項に記載の電子装置において、
外部接続端子と前記配線とを接続する配線ポストを設け、
かつ、前記第２の絶縁膜の厚さが前記配線ポストの高さにより規定される構成としたことを特徴とする電子装置。
【図面の簡単な説明】
【０１３５】
【図１】図１は、本発明の第１参考例である電子装置の構成図である。
【図２】図２は、本発明の第１参考例である電子装置の等価回路図である。
【図３】図３は、スパイラルインダクタと電子回路との接続を示す等価回路図である。
【図４】図４は、本発明の第１参考例である電子装置の断面図である。
【図５】図５は、本発明の第２参考例である電子装置の構成図である。
【図６】図６は、本発明の第３参考例である電子装置の構成図である。
【図７】図７は、２層に積層されたスパイラルインダクタを示す斜視図である。
【図８】図８は、３層に積層されたスパイラルインダクタを示す斜視図である。
【図９】図９は、本発明の第４参考例である電子装置の構成図である。
【図１０】図１０は、アンテナ及びスパイラルインダクタと電子回路との接続を示す等価回路図である。
【図１１】図１１は、本発明の第５参考例である電子装置の構成図である。
【図１２】図１２は、本発明の第６参考例である電子装置の構成図である。
【図１３】図１３は、本発明の第６参考例である電子装置の伝送特性を示す図である。
【図１４】図１４は、スパイラルインダクタの適用例を説明するための図である。
【図１５】図１５は、本発明の第１実施例である電子装置の要部を拡大した平面図である。
【図１６】図１６は、図１５におけるＡ−Ａ線に沿う断面図である。
【図１７】図１７は、本発明の第１実施例である電子装置における第１の有機絶縁膜の膜厚とＱ値との関係を示す図である。
【図１８】図１８は、本発明の第１実施例である電子装置における第２の有機絶縁膜の膜厚とＱ値変動率との関係を示す図である。
【図１９】図１９は、本発明の第１実施例である電子装置におけるビアの開口寸法とオーミック抵抗値との関係を示す図である。
【図２０】図２０は、本発明の第２実施例である電子装置に搭載されるスパイラルインダクタを拡大して示す図である。
【図２１】図２１は、本発明の第２実施例である電子装置に搭載されるスパイラルインダクタを従来のスパイラルインダクタと比較しつつ示す図である。
【図２２】図２２は、本発明の第２実施例である電子装置に搭載されるスパイラルインダクタの特性を従来のスパイラルインダクタの特性と比較しつつ示す図である。
【符号の説明】
【０１３６】
１０Ａ〜１０Ｇ  半導体装置
１１  基板
１２  電子回路
１３  絶縁膜層
１４  配線層
１５  ポリイミド層
１５Ａ  第１のポリイミド層
１５Ｂ  第２のポリイミド層
１６  再配線層
１７  封止樹脂層
１９  ポスト
２０  スパイラルインダクタ
２０Ａ  第１のスパイラルインダクタ
２０Ｂ  第２のスパイラルインダクタ
２０Ｃ  第３のスパイラルインダクタ
２１  ポスト
２３  分離層
２７  アンテナ
３０  シールド層
４１  無機絶縁層
４１Ａ，４２Ａ，４３Ａ  開口部
４２  第１のポリイミド層
４３  第２のポリイミド層
４３Ｂ  被覆部
４４  第１の有機絶縁膜
４５  第２の有機絶縁膜
４８  ビア
４９  外部電極
５０  スパイラルインダクタ
５１  外側端部
５２  内側端部
５３  引き出し配線
５４  中心点
【図１】
2006121100.tif 000003
【図２】
2006121100.tif 000004
【図３】
2006121100.tif 000005
【図４】
2006121100.tif 000006
【図５】
2006121100.tif 000007
【図６】
2006121100.tif 000008
【図７】
2006121100.tif 000009
【図８】
2006121100.tif 000010
【図９】
2006121100.tif 000011
【図１０】
2006121100.tif 000012
【図１１】
2006121100.tif 000013
【図１２】
2006121100.tif 000014
【図１３】
2006121100.tif 000015
【図１４】
2006121100.tif 000016
【図１５】
2006121100.tif 000017
【図１６】
2006121100.tif 000018
【図１７】
2006121100.tif 000019
【図１８】
2006121100.tif 000020
【図１９】
2006121100.tif 000021
【図２０】
2006121100.tif 000022
【図２１】
2006121100.tif 000023
【図２２】
2006121100.tif 000024