(57)【要約】      （修正有）【課題】簡単な構成で、エイリアシング現象としてナイキスト周波数以下の帯域に周期的パルスノイズの影響が現れることを十分に抑制する。【解決手段】前記Ａ／Ｄ変換手段（２２）に加わる周期的なノイズの周波数ｆｎと、前記Ａ／Ｄ変換手段（２２）のサンプリング周波数ｆｓとを有理数の関係に制御して、Ａ／Ｄ変換手段（２２）から出力されるサンプル値系列をノッチフィルタ処理することにより、Ａ／Ｄ変換手段（２２）から得られるサンプル値の系列から前記周期的なノイズの影響を低減させる。【選択図】図１
2006121549.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号を所定のサンプリング周波数でサンプリングを行うＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力されるサンプル値の系列を信号処理するノッチフィルタ処理手段と、前記サンプリング周波数と周期的なノイズの周波数とを有理数比の関係に制御する周波数制御手段とを備え、Ａ／Ｄ変換手段から得られるサンプル値の系列から当該Ａ／Ｄ変換手段に加わる周期的なノイズの影響を低減させることを特徴とする信号処理装置。
【請求項２】
アナログ信号を所定のサンプリング周波数でサンプリングを行うＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力されるサンプル値の系列を遅延サンプル数に基づいて信号処理するノッチフィルタ処理手段と、前記サンプリング周波数と周期的なノイズの周波数とを有理数比の関係に制御する周波数制御手段と、前記周波数制御手段で制御する有理数比の関係に基づいて前記ノッチフィルタ処理手段の遅延サンプル数を設定する遅延サンプル数設定手段とを備えていることを特徴とする信号処理装置。
【請求項３】
Ａ／Ｄ変換手段に加わる周期的なノイズの周波数ｆｎと、前記Ａ／Ｄ変換手段のサンプリング周波数ｆｓとを有理数比の関係に制御するステップと、前記有理数比の関係に基づいてノッチフィルタ処理手段の遅延サンプル数を決定するステップと、前記Ａ／Ｄ変換手段から出力されるサンプル値の系列を前記ノッチフィルタ処理手段で前記周期的なノイズの影響を低減させるように信号処理するステップとを備えたことを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換手段から出力されるサンプル値の系列に含まれる周期的なノイズの影響を低減するようにした信号処理装置及びその処理方法に関する。
【背景技術】
【０００２】
この種の信号処理装置においては、例えば遮断周波数をＡ／Ｄ変換におけるサンプリング周波数の１／２であるナイキスト周波数より低い周波数とするアナログローパスフィルタ（アンチエイリアシングフィルタ）を用いてエイリアシング現象を低減させることが一般的に行われている。
しかしながら、アナログローパスフィルタは、それが機能できる有効な周波数帯域を超える周波数成分を十分に減衰させることができない。例えば、スイッチングレギレータやモータドライバにおけるパルス幅変調（ＰＷＭ）制御の大電流のスイッチングノイズは、通常固定の基本周波数を持つ周期的なノイズであって、アナログローパスフィルタの有効な周波数帯域を超える多くの高次成分を含んでいるので、減衰が不十分な成分がＡ／Ｄ変換のサンプリングによってナイキスト周波数以内に変換されてエイリアシングが生じる。
【０００３】
もし、このようなエイリアス成分が２，３の周波数成分だけであれば、Ａ／Ｄ変換後のサンプル値系列にそれらの周波数でノッチフィルタの処理を施せば、エイリアシングの影響を軽減できることは明らかである。
また、ナイキスト周波数より低い基本周波数をもつ周期的ノイズが重畳する場合がある。このような場合は、Ａ／Ｄ変換後のサンプル値の系列から周期的ノイズ影響を抑えるために櫛型ノッチフィルタが有効である（例えば、特許文献１参照）。
【特許文献１】特開昭５５−７３１２４号公報（第４頁〜第５頁、第４Ａ図，第５Ａ図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、後述するように周期的ノイズの基本周波数ｆｎとＡ／Ｄ変換のサンプリング周波数ｆｓが有理数比の関係にない場合、非常に多くの周波数成分がナイキスト周波数以内に変換されるので、これらを単一のノッチフィルタや特許文献１に記載されている櫛型ノッチフィルタを用いて除去することは不可能である。
このことをさらに詳述すると、周期的なノイズをその基本周波数をｆｎとした場合、次のように近似することができる。
【０００５】
【数１】
2006121549.tif 000003
【０００６】
但し、Ａj は第ｊ高調波成分に対する振幅で、φj は第ｊ高調波の初期位相である。
この周波数成分をサンプリング周波数ｆｓでサンプリングするので、信号はｆｓ及びその高調波ｉｆｓ （ｉ＝１，２，３，……）で変調を受ける。これを周波数領域で考えると、折り返しノイズの存在する周波数は次式のようになる。
｜ｉｆｓ±ｊｆｎ｜＜ｆｓ／２    …………（２）
【０００７】
上式において、サンプリング周波数ｆｓと周期的ノイズの周波数ｆｎとが有理数比の関係にない場合、折り返しノイズが信号帯域のあらゆる周波数に無限に存在してしまい、事実上ノッチフィルタで除去することが不可能となる。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、簡単な構成で、エイリアシング現象としてナイキスト周波数以下の帯域に周期的なノイズの影響が現れることを十分に抑制することができる信号処理装置及び信号処理方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に係る信号処理装置は、アナログ信号を所定のサンプリング周波数でサンプリングを行うＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力されるサンプル値の系列を信号処理するノッチフィルタ処理手段と、前記サンプリング周波数と周期的なノイズの周波数とを有理数比の関係に制御する周波数制御手段とを備え、Ａ／Ｄ変換手段から得られるサンプル値の系列から当該Ａ／Ｄ変換手段に加わる周期的なノイズの周波数の影響を低減させることを特徴としている。
【０００９】
また、請求項２に係る信号処理装置は、アナログ信号を所定のサンプリング周波数でサンプリングを行うＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力されるサンプル値の系列を遅延サンプル数に基づいて信号処理するノッチフィルタ処理手段と、前記サンプリング周波数と周期的なノイズの周波数とを有理数比の関係に制御する周波数制御手段と、前記周波数制御手段で制御する有理数比の関係に基づいて前記ノッチフィルタフィルタ処理手段の遅延サンプル数を設定する遅延サンプル数設定手段とを備えていることを特徴としている。
【００１０】
さらに、請求項３に係る信号処理方法は、Ａ／Ｄ変換手段に加わる周期的なノイズの周波数ｆｎと、前記Ａ／Ｄ変換手段のサンプリング周波数ｆｓとを有理数比の関係に制御するステップと、前記有理数比の関係に基づいてノッチフィルタ処理手段の遅延サンプル数を決定するステップと、前記Ａ／Ｄ変換手段から出力されるサンプル値の系列を前記ノッチフィルタ処理手段で前記周期的なノイズの影響を低減させるように信号処理するステップとを備えたことを特徴としている。
【発明の効果】
【００１１】
請求項１乃至３に係る発明によれば、Ａ／Ｄ変換手段に加わるスイッチングノイズ等の周期的ノイズの周波数ｆｎと、Ａ／Ｄ変換手段のサンプリング周波数ｆｓとを有理数比の関係に制御することで、ノッチフィルタ処理手段でノイズ成分を除去できように、ノイズのパワーを特定の周波数の整数倍のみに存在するように固定することができ、Ａ／Ｄ変換手段から得られるサンプル値系列となったデータを簡単な構成のノッチフィルタ処理手段で処理することにより、ナイキスト周波数以下の周波数領域のノイズ成分を抑制して、ナイキスト領域での折り返しノイズの影響を低減させることができるという効果が得られる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明をスイッチングレギュレータで駆動されるＡ／Ｄ変換システムに適用した場合の一実施形態を示すブロック図である。
スイッチングレギュレータＳＲは、電力供給源としての直流電源１と、この直流電源１に電源スイッチ２、トランス３の一次側巻線３ａとＮチャンネルＭＯＳＦＥＴで構成されるスイッチング素子４とが直列に接続され、トランス３の二次側巻線３ｂに全波整流回路５を介して出力端子６ａ，６ｂが接続されている。なお、全波整流回路５の出力側には平滑用コンデンサ７が接続されている。
【００１３】
一方、スイッチング素子４は、制御回路８からのパルス幅変調（ＰＷＭ）信号によってオン・オフ制御される。この制御回路８は、前記出力端子６ａ，６ｂの出力電圧が抵抗９，１０で分圧されて一方の入力端に入力され、他方の入力端に基準電圧発生器１１からの基準電圧が供給された誤差増幅器１２を有する。また、制御回路８は、所定周波数のスイッチングクロック信号ＳＣ１を発生する発振器１３と、この発振器１３のスイッチングクロック信号ＳＣ１と、後述する外部の演算処理装置（ＣＰＵ）２３から出力されるクロック信号ＳＣ２とを選択する選択スイッチ１４と、この選択スイッチ１４で選択された選択信号が入力される三角波発生回路１５とを有する。
【００１４】
ここで、選択スイッチ１４は、外部の演算処理装置２３から出力される選択信号ＳＬによって選択動作が行われ、選択信号ＳＬが論理値“０”であるときに発振器１３から出力されるスイッチングクロック信号ＳＣ１を選択し、選択信号ＳＬが論理値“１”であるときに演算処理装置２３から入力されるクロック信号ＳＣ２を選択する。
そして、誤差増幅器１２の出力と三角波発生回路１５の出力とがＰＷＭコンパレータ１６に入力され、このＰＷＭコンパレータ１６の出力側にバイポーラトランジスタ１７のベースが接続され、このパイポーラトランジスタ１７のコレクタと前記スイッチング素子４のゲートとの間にフォトカプラ１８が介挿されている。
【００１５】
そして、スイッチングレギュレータ１の出力端子６ａ，６ｂから出力される出力電圧が例えばＡ／Ｄ変換システムを含む高速フーリエ変換システム２０に供給される。
この高速フーリエ変換システム２０は、高速フーリエ変換を行う対象となる振動データ等のアナログ入力データＸ(t) が、遮断周波数を略ナイキスト周波数（ｆｓ／２）とするアンチエイリアシングフィルタ２１に入力され、このアンチエイリアシングフィルタ２１によってナイキスト周波数以上の高域周波数成分を抑圧する。この高域周波数成分が抑圧されたアナログ信号は、Ａ／Ｄ変換手段としてのＡ／Ｄ変換器２２によってサンプリング周波数ｆｓでサンプリングされてサンプル値系列のデータに変換され、このサンプル値系列のデータが高速フーリエ変換処理を行う演算処理装置２３に入力され、この演算処理装置２３で、高速フーリエ変換処理を行う。
【００１６】
この演算処理装置２３は、スイッチングレギュレータ１から電力が供給開始されると、図２に示す高速フーリエ変換処理を含む演算制御処理を実行する。
この演算制御処理は、図２に示すように、スイッチングレギュレータ１から電力が供給開始されたときに実行開始され、先ず、ステップＳ１で、スイッチングレギュレータ１のスイッチング周波数を設定するスイッチング周波数設定処理を実行し、次いでステップＳ２に移行して、ノッチフィルタのパラメータを設定するノッチフィルタパラメータ設定処理を実行してからステップＳ３に移行する。
【００１７】
このステップＳ３では、Ａ／Ｄ変換器２２から出力されるサンプル値系列のデータを読込み、次いでステップＳ４に移行してナイキスト周波数以内のノイズを除去するノッチフィルタ処理を行ってからステップＳ５に移行して、ノイズを除去したサンプル値系列のデータを用いて高速フーリエ変換処理を行ってからステップＳ６に移行し、処理を終了するか否かを判定し、高速フーリエ変換処理を継続する場合には、前記ステップＳ３に戻り、高速フーリエ変換処理を終了するときにはそのまま処理を終了する。
【００１８】
ここで、ステップＳ１のスイッチング周波数設定処理は、図３に示すように、先ず、ステップＳ１１でキーボード等の入力装置を使用してスイッチングレギュレータ１のスイッチング周波数ｆｎが入力されたか否かを判定し、スイッチング周波数ｆｎが入力されていないときにはこれが入力されるまで待機し、スイッチング周波数ｆｎが入力されたときにはステップＳ１２に移行する。
【００１９】
このステップＳ１２では、キーボード等の入力装置を使用してＡ／Ｄ変換器２２のサンプリング周波数ｆｓが入力されたか否かを判定し、サンプリング周波数ｆｓが入力されていないときにはこれが入力されるまで待機し、サンプリング周波数ｆｓが入力されたときにはステップＳ１３に移行する。
このステップＳ１３では、入力されたスイッチング周波数ｆｎとサンプリング周波数ｆｓとが下記（３）式及び（４）式で表される有理数比の関係となるように補正スイッチング周波数ｆｎ*を整数の変数ｉ，ｊより設定する。但し、ｉ，ｊは下記（３）式及び（４）式の関係を満たす。
ｆｎ* ＝（ｉ／ｊ）ｆｓ    …………（３）
ｆｎ* ／ｆｓ＝ｉ／ｊ      …………（４）
【００２０】
次いで、ステップＳ１４に移行し、設定された補正スイッチング周波数ｆｎ* をクロック信号ＳＣ２の周波数に設定し、次いでステップＳ１５に移行して、論理値“１”の選択信号ＳＬをスイッチングレギュレータ１の選択スイッチ１４に出力してから図２の前記ステップＳ２に移行する。
【００２１】
ここで、演算処理装置２３で制御するクロック信号ＳＣ２の周波数と、Ａ／Ｄ変換器２２のサンプリング周波数との関係を詳細に説明する。
スイッチングレギレータ１のスイッチング素子４が発生する周期的なノイズとなるスイッチング周波数をｆｎとし、Ａ／Ｄ変換器２２のサンプリング周波数をｆｓとすると、両者の関係は次の３通りが考えられる。
(1) ｆｎ＜ｆｓ
(2) ｆｎ≒ｆｓ
(3) ｆｎ＞ｆｓ
先ず、(1) ｆｎ＜ｆｓである場合には、ｉ，ｊを共に整数で且つｉ＜ｊの関係とし、ｆｎ／ｆｓ≒ｉ／ｊとなるようなｉ，ｊを決め、ノイズとなるスイッチング周波数の補正周波数ｆｎ* がｆｎ* ＝（ｉ／ｊ）ｆｓとなるように前記クロック信号ＳＣ２の周波数を設定する。
【００２２】
例として、ｆｎ／ｆｓ＝１／３．２５とし、（ｉ，ｊ）を、ｆｎ* （１，３）、（２，５）及び（２，７）としたときの各々のスペクトルを図４に示す。
ここで、（ｉ，ｊ）＝（１，３）場合、ｆｎ* ＝（１／３）ｆｓ又は３ｆｎ* ＝ｆｓのように設定することとなり、この場合の補正周波数ｆｎ* のスイッチングノイズのスペクトルは図4(ａ)で短い実線の▲矢印で示すようになる。
【００２３】
また、（ｉ，ｊ）＝（２，５）の場合、ｆｎ* ＝（２／５）ｆｓ又は５ｆｎ* ＝２ｆｓのように設定することとなり、この場合の補正周波数ｆｎ* のスイッチングノイズのスペクトルは図４（ｂ）で短い実線の▲矢印で示すようになる。
さらに、（ｉ，ｊ）＝（２，７）の場合、ｆｎ* ＝（２／７）ｆｓ又は７ｆｎ* ＝２ｆｓのように設定することとなり、この場合の補正周波数ｆｎ* のスイッチングノイズのスペクトルは図４（ｃ）で短い実線の▲矢印で示すようになる。
【００２４】
ここで、スイッチングレギュレータ１の場合、スイッチングレギュレータ１の元々の性能を大きく変えないためには、ｉ，ｊを内蔵する発振器１３の発振周波数にできる限り近い周波数になるように設定するのが良いと考えられるので、（ｉ，ｊ）＝（１，３）又は（２，７）の方が（ｉ，ｊ）＝（２，５）より望ましいことになる。
【００２５】
さらに注意すべきは、ナイキスト周波数以下に存在するノイズのスペクトルの数である。図４（ａ）ではナイキスト周波数以下に存在するノイズのスペクトルの数は“２”であるが、図４（ｃ）では“４”となっている。複数の等間隔のノイズスペクトルは後述する櫛型ノッチフィルタ処理で除去できるが、そのときＡ／Ｄ変換された信号帯域のうち、これらのノイズスペクトルの周波数と重なる部分が影響を受けることになる。したがって、できる限り信号のナイキスト周波数以下の帯域におけるノイズスペクトルの数が少ない方が望ましく、狭帯域のフィルタを用いるのが良いと考えられる。したがって、この場合（ｉ，ｊ）＝（１，３）が最適となる。
【００２６】
また、(2) ｆｎ≒ｆｓの場合には、例としてｆｎ／ｆｓ＝０．９とした場合、ｉ＝ｊ＝１すなわちｆｎ* ＝ｆｓとする。このときのスイッチングノイズのスペクトルは図５で短い実線の▲矢印で示すようになる。
さらに、(3) ｆｎ＞ｆｓの場合には、ｉ，ｊを共に整数で且つｉ＞ｊの関係とし、ｆｎ／ｆｓ≒ｉ／ｊとなるようなｉ，ｊを決め、ｆｎ* ＝(ｉ／ｊ)ｆｓに前記スイッチング周波数を設定する。
【００２７】
例として、ｆｎ／ｆｓ＝１／３．４とし、（ｉ，ｊ）を（３，１）及び（７，２）としたときの各々のスペクトルを図６に示す。
ここで、（ｉ，ｊ）＝（３，１）の場合、ｆｎ* ＝３ｆｓのように制御することになり、この場合のスイッチングノイズのスペクトルは図６（ａ）で短い実線の▲矢印で示すようになる。
【００２８】
この図６（ａ）から明らかなように、（ｉ，ｊ）＝（３，１）とした場合には、前述したｆｎ≒ｆｓの場合に等しいスペクトルとなるのに対して、（７，２）の場合は図６（ｂ）に示すようにナイキスト周波数以下に存在するスペクトルが１つ増えている。このスペクトルは、後述する櫛型ノッチフィルタ処理を行う事で低減させることが出来るが、多少なりとも信号成分に影響がでてしまう。よって、ｆｎ／ｆｓ＝３．４の近似としては（ｉ，ｊ）＝（７，２）を選択すべきであるが、スイッチングレギュレータ１の元々の性能を大きく低下させない限り、（ｉ，ｊ）＝（３，１）が好ましい。
【００２９】
同様に、ｆｎ／ｆｓ＝３．４の場合の複雑な組合せの例として（ｉ，ｊ）＝（１０，３）の場合を図７に示す。この場合は、ナイキスト周波数以下にノイズのスペクトルが存在するため、信号に悪影響がある。すなわち、（ｉ，ｊ）のｊは、“１”又は“２”が好ましいことが分かる。
なお、設定すべきスイッチング周波数ｆｎは、サンプリング周波数ｆｓと有理数比の関係でありさえすればよいから無限に存在するので、以上述べたような決め方に限定されるものではない。
【００３０】
次に、前述した図２におけるステップＳ２のノッチフィルタパラメータ設定処理を図８について説明する。
このノッチフィルタパラメータ設定処理は、先ず、ステップＳ２１で前述したクロック周波数設定処理で設定された変数ｉ，ｊを読込み、次いでステップＳ２２に移行して、読込んだ変数ｉ，ｊをもとに、下記表１を参照して後述するデジタル櫛型ノッチフィルタ処理で使用する遅延サンプル数Ｍを設定してから図２のステップＳ３に移行する。
【００３１】
【表１】
2006121549.tif 000004
【００３２】
さらに、図２のステップＳ４におけるデジタル櫛型ノッチフィルタ処理は、ブロック線図で表すと図９に示すように、Ａ／Ｄ変換後のサンプル値Ｘnを加算部３１で後述する加算値の遅延信号をα倍した値と加算し、この加算値から、加算値に対しノイズの一周期分であるＭサンプル分の遅延を与える遅延部３２で遅延させた値を減算部３３で減算し、その減算結果を乗算部３４で（１＋α）／２倍して出力信号ｙnを得る。遅延部３２の遅延出力は乗算部３５でα倍して加算部３１に入力する構成となる。
【００３３】
このノッチフィルタ処理で、Ａ／Ｄ変換の結果のサンプル値Ｘnを入力するとき、中間のサンプル値ｕn との関係、そして出力ｙn と中間サンプル値ｕn との関係より、下記（５）式及び（６）式が得られる。但し、ｎはサンプル番号である。
ｕn ＝Ｘn ＋αｕn-M   …………（５）
ｙn ＝｛（１＋α）／２｝（ｕn −ｕn-M）    …………（６）
これら（５）式及び（６）式をＺ変換すると、
Ｕ（Ｚ）＝｛１／(１−αＺ-M）)Ｘ（Ｚ）    …………（７）
Ｙ（Ｚ）＝｛（１＋α）／２｝（１−Ｚ-M）Ｕ（Ｚ）  …………（８）
となり、上記（７）式及び（８）式よりフィルタの伝達関数Ｈ（Ｚ）は、
Ｈ（Ｚ）＝｛（１＋α）／２｝｛（１−Ｚ-M）／（１−αＺ-M）｝  …………（９）
で表される。
【００３４】
この伝達関数の周波数特性は、α＝０．８及びα＝０．２としたときに、図１０（ａ）及び（ｂ）に示すようになる。
また、上述した各実施例の（ｉ，ｊ）の組合せに適する遅延サンプル数Ｍの値は、前記表１に示すように設定すれば良い。
すなわち、例えば前記表１における例(1) で（ｉ，ｊ）＝（１，３）の場合は、図４（ａ）から３ｆｎ* ＝ｆｓであるから、ノイズの1周期はサンプル間隔の3倍即ちＭ＝３サンプル分となる。
ここで、図２のステップＳ１の処理が周波数制御手段に対応し、図２のステップＳ４の処理がノッチフィルタ処理手段に対応している。
【００３５】
次に、上記第１の実施形態の動作を説明する。
今、例えばスイッチングレギュレータ１のスイッチング素子４が発生する周期的なノイズとなるスイッチング周波数ｆｎがサンプリング周波数ｆｓの１／３．２５のスイッチング周波数ｆｎに設定されて、ｆｎ／ｆｓ＝１／３．２５の関係となっているものとする。
このとき、スイッチングレギュレータ１の電源スイッチ２がオフ状態であって、このスイッチングレギュレータ１が停止状態にあるものとすると、このスイッチングレギュレータ１の出力端子５ａ及び５ｂから直流電力が出力されず、高速フーリエ変換システム２０も停止状態にある。
【００３６】
この停止状態から、スイッチングレギュレータ１の電源スイッチ２をオン状態とすると、直流電源１の直流電力がスイッチング素子４によってパルス幅変調制御されることによりオン・オフ制御され、これがトランス３を介して全波整流回路５に入力されることにより、この全波整流回路５から全波整流出力が得られ、この全波整流出力が平滑用コンデンサ７で平滑化されて出力端子６ａ及び６ｂに出力される。
【００３７】
このときの出力端子６ａ及び６ｂの出力電圧が抵抗９及び１０で分圧されて誤差増幅器１２の一方の入力端に供給されることにより、この誤差増幅器１２で基準電圧発生器１１から出力される基準電圧との誤差分が増幅されてＰＷＭ比較器１６に出力される。
この電源投入時には、高速フーリエ変換システム２０の演算処理装置２３から出力される選択信号ＳＬが論理値“０”に設定され、これが選択スイッチ１４に入力されているので、この選択スイッチ１４で発振器１３から出力されるクロック信号ＣＳ１が選択されて、三角波発生回路１５に供給されることにより、この三角波発生回路１５でクロック信号ＣＳ１に基づいて三角波信号が発生され、この三角波信号がＰＷＭ比較器１６に供給される。
【００３８】
このため、ＰＷＭ比較器１６から誤差増幅器１２から出力される誤差増幅信号のレベルに応じたデューティ比のＰＷＭ信号が出力され、これがフォトカプラ１８を介してスイッチング素子４のゲートに入力されることにより、このスイッチング素子４がＰＷＭ信号に基づいてオン・オフ制御されることにより、出力端子６ａ及び６ｂから出力される出力電圧が基準電圧に一致するように制御される。
【００３９】
このように、スイッチングレギュレータ１から出力電圧が出力されると、これが高速周波数分析システム２０を構成するアンチエイリアシングフィルタ２１、Ａ／Ｄ変換器２２及び演算処理装置２３に供給されることにより、これらが作動状態となる。
演算処理装置２３では、電源が投入されることにより、図２の演算制御処理を実行する。このとき、先ず、図３に示すスイッチング周波数設定処理が行われ、キーボード等の入力装置を使用して、スイッチングレギュレータ１のスイッチング周波数ｆｎを入力すると共に、Ａ／Ｄ変換器２２のサンプリング周波数ｆｓを入力すると、ステップＳ１１及びステップＳ１２を経てステップＳ１３に移行して、前述した（３）式及び（４）式を満足する整数ｉ，ｊを設定する。
【００４０】
このとき、ｆｎ／ｆｓ＝１／３．２５であり、ｆｎ＜ｆｓであるので、前述したように整数ｉ及びｊの最適値（ｉ，ｊ）＝（１，３）を決定し、補正スイッチング周波数ｆｎ* がｆｎ* ＝（１／３）ｆｓに設定される。
次いで、スイッチングレギュレータ１のスイッチング素子４のスイッチング周波数が補正スイッチング周波数ｆｎ* となるように三角波発生回路１５に供給するクロック信号ＳＣ２の周波数を設定して、クロック信号ＳＣ２を選択スイッチ１４に出力し、これと同時に論理値“１”の選択信号ＳＬを選択スイッチ１４に出力して、選択スイッチ１４をクロック信号ＳＣ２側に切換える。
【００４１】
これにより、三角波発生回路１５からクロック信号ＳＣ２に基づいて三角波信号が発生されることになり、スイッチング素子４に供給するＰＷＭ信号の周波数即ちスイッチング周波数ｆｎが補正スイッチング周波数ｆｎ* に制御される。
このため、補正スイッチング周波数ｆｎ* とＡ／Ｄ変換器２２のサンプリング周波数ｆｓとの関係が図４（ａ）に示すように▲矢印の短い実線及び長い実線で示すように、ナイキスト周波数（ｆｓ／２）以下の存在するスペクトル数が“２”となる。
【００４２】
そして、図２ステップＳ２に移行して、図７のノッチフィルタのパラメータ設定処理を行って、表１のパラメータ設定テーブルを参照することにより、遅延サンプル数Ｍが“３”に設定される。
この状態で、高速フーリエ変換処理対象となる例えば振動データＸ(t) をアンチエイリアシングフィルタ２１に供給して、ナイキスト周波数を超える周波数成分をできるかぎり抑圧し、そのフィルタ出力をＡ／Ｄ変換器２２に供給して、サンプル値Ｘn  の系列データを得、これを演算処理装置２３に供給することにより、図２のステップＳ４で櫛型ノッチフィルタ処理を実行することにより、ナイキスト周波数以下に存在する補正スイッチング周波数ｆｎ* のスペクトルに基づく周期的なノイズを確実に除去することができる。
そして、周期的なノイズを除去した振動データを高速フーリエ変換処理することにより、振動データの正確な周波数分析を行うことができる。
【００４３】
このように、上記第１の実施形態によれば、スイッチングレギュレータ１で発生するノイズとなるスイッチング周波数ｆｎを、高速フーリエ変換システム２０におけるＡ／Ｄ変換器２２のサンプリング周波数ｆｓに対して有理数比の補正スイッチング周波数ｆｎ* となるように、三角波発生回路１５に供給するクロック信号ＳＣ２の周波数を制御するので、Ａ／Ｄ変換器２２から出力されるサンプル値の系列に含まれるナイキスト周波数以下に存在するノイズ成分を簡単な櫛型ノッチフィルタ処理によって正確に除去することができ、ノイズのないサンプル値の系列に基づいて正確な高速フーリエ変換処理を行うことができ、正確な周波数分析を行うことができる。
【００４４】
なお、上記第１の実施形態においては、高速フーリエ変換システムに本発明を適用した場合について説明したが、これに限定されるものではなく、Ａ／Ｄ変換器を含みＰＷＭ制御されるスイッチング素子を使用したスイッチングレギュレータによって電源が供給されて、入力データに対して任意の処理を行う演算処理システムに本発明を適用することができる。
【００４５】
また、上記第１の実施形態においては、パワートランジスタのスイッチング周波数とサンプリング周波数ｆｓとの関係を（ｉ，ｊ）＝（１，３）の有理数比に設定した場合について説明したが、これに限定されるものではなく、任意の有理数比に設定することができ、これに応じてデジタル櫛型フィルタ処理における遅延部３２での遅延サンプル数Ｍを最適値設定すれよい。
【００４６】
次に、本発明の第２の実施形態を図１１について説明する。
この第２の実施形態は、ＰＷＭ制御を行うスイッチングレギュレータに代えて、電動モータをＰＷＭ信号で駆動するモータ駆動回路４０に本発明を適用したものである。
すなわち、第２の実施形態では、図１１に示すように、モータ駆動回路４０は電動モータ４１を駆動するモータドライバ４２、このモータドライバ４２にパルス幅変調（ＰＷＭ）信号を供給するＰＷＭ回路４３、このＰＷＭ回路４３を制御する演算処理装置（ＣＰＵ）４４、モータ電流を検出するモータ電流検出回路４５及びモータ電流検出回路４５から出力されるモータ電流検出値をデジタル信号に変換して演算処理装置４４に供給するＡ／Ｄ変換器４６を備えている。
【００４７】
電動モータ４１の駆動方式をパルス幅変調（ＰＷＭ）方式にした場合、モータドライバ４２を構成するモータ駆動用パワートランジスタのスイッチングによるノイズが発生する。このスイッチングの基本周波数はモータドライバ４２に入力するＰＷＭ回路４３のＰＷＭ信号波形の周波数によって決定されるので、このＰＷＭ回路４３のＰＷＭ信号波形の周波数を演算処理装置４４で制御することで、スイッチングの基本周波数を制御することができる。ここで、ＰＷＭ回路４３では、演算処理装置４４から出力されるクロック信号を所定値まで加算し、また減算することを繰り返して三角波を形成するデジタルカウンタ４３ａと、このデジタルカウンタ４３ａの出力を電圧信号に変換するＤ／Ａ変換器４７と、このＤ／Ａ変換器４７の出力と演算処理装置４４から出力されるデューティ比を設定する駆動データとを比較するデジタル比較器４３ｂとを備え、デジタル比較器４３ｂからＰＷＭ信号をモータドライバ４２に出力するように構成されている。
【００４８】
このようなモータ駆動回路４０では、演算処理装置４４でフィードバック制御を行うために、電動モータ４１のモータ駆動電流をモータ電流検出回路４５で検出し、検出したモータ駆動電流をＡ／Ｄ変換器４６でＡ／Ｄ変換を行って、このＡ／Ｄ変換器から出力されるサンプル値系列を演算処理装置４４に入力し、この演算処理装置４４で入力されるモータ駆動電流のサンプル値系列と目標電流値との偏差に基づいてフィードバック処理を行うことにより、ＰＷＭ回路４３に指令値を出力する。このとき、Ａ／Ｄ変換器４６から出力されるサンプル値系列にＰＷＭ回路４３のキャリア周波数ｆｎによるノイズが含まれることになるので、前述した第１の実施形態と同様に、演算処理装置４４で、キャリア周波数ｆｎを、Ａ／Ｄ変換器４６のサンプリング周波数ｆｓに対して有理数比の関係となるように前述した図２と同様の演算制御処理を実行して、前記（３）式及び（４）式を満足する整数ｉ及びｊを決定して、ＰＷＭ回路４３の補正キャリア周波数ｆｎ* を算出し、この補正キャリア周波数ｆｎ* を形成するためのクロック信号の周波数を設定し、設定したクロック信号をＰＷＭ回路４３のデジタルカウンタ４３ａに出力することにより、このＰＷＭ回路４３から出力されるＰＷＭ信号のキャリア周波数を補正キャリア周波数ｆｎ* に制御すると共に、櫛型ノッチフィルタ処理の遅延サンプル数Ｍを設定して、Ａ／Ｄ変換器４６から出力されるサンプル値系列を櫛型ノッチフィルタ処理することにより、前述した第１の実施形態と同様に、ＰＷＭ信号のキャリア周波数によるノイズの影響を除去した正確なサンプル値系列のモータ電流検出値を得ることができ、これに基づいてフィードバック処理を行うことにより、電動モータ４１を目標回転速度又は目標トルクに正確に制御することができる。
【００４９】
このように、上記第２の実施形態によれば、大電流のスイッチングノイズが存在する環境下でも、安定且つ精度の良いサンプル値系列を得ることができ、このサンプル値系列を使用して電動モータを正確に制御することができる。
また、上記第１及び第２の実施形態においては、スイッチング周波数の基本周波数ｆｎをサンプリング周波数ｆｓに対して有理数比となるように制御するため、直流のノイズ成分が形成されているが、これは前述したデジタル櫛型ノッチフィルタ処理で除去される。
【００５０】
信号の直流成分が有意であって残さなければならない場合に、ノイズを除去するためには、周期的なインパルスノイズが奇数次の周波数成分のみからなる場合に限れば、直流のノイズ成分を生成することなく、このノイズを除去することができる。実際、奇数次の周波数成分のみからなるノイズは種々あるが、例えばパルス幅変調の比較基準波形として用いられる三角波などがある。このようなノイズに対しては、ノイズの基本周波数ｆｎにおける奇数倍の周波数がサンプリング周波数ｆｓの整数倍の周波数に一致しないように制御した状態で、ノイズの奇数次成分のみを除去するデジタル櫛型ノッチフィルタ処理を適用すればよい。ノイズに偶数次成分がないので、ノイズの偶数次周波数のみがサンプリング周波数とその高次周波数に重なるように決めれば良い。したがって、（ｉ，ｊ）の組のうちｊを偶数とする。例えばｆｎ＜ｆｓの場合に（ｉ，ｊ）＝（１，４）即ち４ｆｎ＝ｆｓとなるように制御したときのスペクトルの例を図１２に示す。この図１２から明らかなようにノイズの奇数次成分のみを除去するためには、例えば図９と同じ構成で符号のみ異なる下記（７）式の伝達関数のデジタル櫛型ノッチフィルタを適用することができる。但し、図１２の場合は遅延部３２の遅延サンプル数Ｍの値をＭ＝ｊ／２＝２に設定する。
Ｈ（Ｚ）＝｛（１＋α）／２｝｛（１＋Ｚ-M）／（１＋αＺ-M）｝  …………（７）
【００５１】
次に、ｆｎ＞ｆｓの場合に（ｉ，ｊ）＝（５，２）即ち２ｆｎ＝５ｆｓとなるように制御したときのスペクトルの例を図１３に示す。この場合も図９と同様の構成を有する上記（７）式のデジタル櫛型ノッチフィルタ処理を適用するが、遅延部１２の遅延サンプル数ＭをＭ＝ｊ／２＝１に設定する。このようにして直流に対してもノイズの重畳がなく、直流成分を含めて、精度の良いサンプル値系列を得ることができる。
さらに、上記第１及び第２の実施形態においては、パルス幅変調によるスイッチングノイズの影響を除去する場合について説明したが、ノイズ源はこれに限らず、周波数を制御できるあらゆる周期的ノイズ源に対して有効である。
【００５２】
さらにまた、上記第１及び第２の実施形態においては、固定のサンプリング周波数に対して、周期的ノイズの基本周波数を有理数比の関係となるように制御する場合について説明したが、これに限定されるものではなく、逆に固定の基本周波数を持つ周期的なノイズに対して、サンプリング周波数を有理数比の関係となるように制御して、デジタル櫛型ノッチフィルタを用いてノイズを除去しても上記第１及び第２の実施形態と全く同様の作用効果を得ることができる。さらに、サンプリング周波数と周期的ノイズの基本周波数の両方を、同時に互いに有理数比となるように制御してノイズを除去することもできる。
【００５３】
なおさらに、上記第１及び第２の実施形態においては、デジタル櫛型ノッチフィルタ処理をソフトウェアで実行する場合について説明したが、これに限定されるものではなく、ハードウェア構成のデジタル櫛形ノッチフィルタをＡ／Ｄ変換器の出力側に設け、その遅延サンプル数を決定するタップ位置を制御するようにしてもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】第１の実施形態における中央処理装置で実行するクロック周波数制御処理手順の一例を示すフローチャートである。
【図３】第１の実施形態における中央処理装置で実行するデータ演算処理手順の一例を示すフローチャートである。
【図４】周期的ノイズの周波数ｆｎとサンプリング周波数ｆｓの関係がｆｎ＜ｆｓの場合におけるスペクトル図である。
【図５】周期的ノイズの周波数ｆｎとサンプリング周波数ｆｓの関係がｆｎ≒ｆｓの場合におけるスペクトル図である。
【図６】周期的ノイズの周波数ｆｎとサンプリング周波数ｆｓの関係がｆｎ＞ｆｓの場合におけるスペクトル図である。
【図７】ｆｎ＞ｆｓの場合における（ｉ，ｊ）の組合せが複雑な場合のスペクトル図である。
【図８】ノッチフィルタのパラメータ設定処理の一例を示すフローチャートである。
【図９】本発明に適用し得るデジタル櫛型ノッチフィルタのブロック線図である。
【図１０】デジタル櫛型ノッチフィルタの周波数特性を示す図である。
【図１１】本発明の第２の実施形態を示す概略構成図である。
【図１２】本発明の他の実施形態の説明に供するｆｎ＜ｆｓの場合に直流のノイズを形成しない方法によるスペクトル図である。
【図１３】本発明の他の実施形態の説明に供するｆｎ＞ｆｓの場合に直流のノイズを生成しない方法によるスペクトル図である。
【符号の説明】
【００５５】
ＳＲ…スイッチングレギレータ、１…直流電源、２…電源スイッチ、３…トランス、４…スイッチング素子、５…全波整流回路、６ａ，６ｂ…出力端子、１２…誤差増幅器、１３…発振器、１４…選択スイッチ、１５…三角波発生回路、１６…ＰＷＭ比較器、１８…フォトカプラ、２０…高速フーリエ変換システム、２１アンチエイリアシングフィルタ、２２…Ａ／Ｄ変換器、２３…演算処理装置、４１…電動モータ、４２…モータドライバ、４３…ＰＷＭ回路、４４…演算処理装置、４５…モータ電流検出回路、４６…Ａ／Ｄ変換器。
【図１】
2006121549.tif 000005
【図２】
2006121549.tif 000006
【図３】
2006121549.tif 000007
【図４】
2006121549.tif 000008
【図５】
2006121549.tif 000009
【図６】
2006121549.tif 000010
【図７】
2006121549.tif 000011
【図８】
2006121549.tif 000012
【図９】
2006121549.tif 000013
【図１０】
2006121549.tif 000014
【図１１】
2006121549.tif 000015
【図１２】
2006121549.tif 000016
【図１３】
2006121549.tif 000017