(57)【要約】【課題】  高効率化と、実用上問題とならない程度の低雑音化と、を、コストの増大等を抑制しつつ実現することが可能なＤ級増幅装置等を提供する。【解決手段】  デジタル信号である音信号Ｓinを増幅してスピーカ１１に出力するＤ級アンプＳにおいて、音信号Ｓinを変調し、変調信号Ｓpwを生成するプリアンプ２及びモジュレータ３と、駆動用の電源電力の大きさが相互に異なり、且つ変調信号Ｓpwを夫々に増幅してスピーカ１１に夫々出力する第１増幅回路９Ｌ及び９Ｈと、音信号Ｓinのレベルに基づいて、当該音信号Ｓinを変調して生成された変調信号Ｓpwを増幅するいずれかの増幅回路を選択する制御部１２と、を備える。【選択図】  図１
2006121528.tif 000002
【特許請求の範囲】
【請求項１】
音信号を増幅してスピーカに出力するＤ級増幅装置において、
前記音信号を変調し、変調信号を生成する変調手段と、
駆動用の電源電圧の大きさが相互に異なり、且つ前記生成された変調信号を夫々に増幅して前記スピーカに夫々出力する複数の増幅手段と、
前記音信号のレベルに基づいて、当該音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する選択手段と、
を備えることを特徴とするＤ級増幅装置。
【請求項２】
請求項１に記載のＤ級増幅装置において、
複数の前記増幅手段は、
予め設定された第１の電源電圧に駆動される第１増幅手段と、
前記第１の電源電圧より高い第２の電源電圧により駆動される第２増幅手段と、
により構成されており、
前記選択手段は、前記レベルが予め設定された閾値以下であるときは前記第１増幅手段を選択し、前記レベルが前記閾値より高いときは前記第２増幅手段を選択することを特徴とするＤ級増幅装置。
【請求項３】
音信号を増幅してスピーカに出力するＤ級増幅装置において、
前記音信号を変調し、変調信号を生成する変調手段と、
駆動用の電源電圧の大きさが相互に異なり、且つ前記生成された変調信号を夫々に増幅して前記スピーカに夫々出力する複数の増幅手段と、
前記音信号に対応する音の前記スピーカからの放音レベルを設定するために用いられる操作手段と、
前記設定された放音レベルに基づいて、前記音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する選択手段と、
を備えることを特徴とするＤ級増幅装置。
【請求項４】
請求項３に記載のＤ級増幅装置において、
複数の前記増幅手段は、
予め設定された第１の電源電圧に駆動される第１増幅手段と、
前記第１の電源電圧より高い第２の電源電圧により駆動される第２増幅手段と、
により構成されており、
前記選択手段は、前記放音レベルが予め設定された閾値以下であるときは前記第１増幅手段を選択し、前記放音レベルが前記閾値より高いときは前記第２増幅手段を選択することを特徴とするＤ級増幅装置。
【請求項５】
音信号を夫々に増幅してスピーカに夫々出力するＤ級増幅装置であって、前記音信号を変調し、変調信号を生成する変調手段と、駆動用の電源電圧の大きさが相互に異なり、且つ前記生成された変調信号を増幅して前記スピーカに出力する複数の増幅手段と、を備えるＤ級増幅装置に含まれるコンピュータを、
前記音信号のレベルに基づいて、当該音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する選択手段として機能させることを特徴とする増幅制御プログラム。
【請求項６】
音信号を夫々に増幅してスピーカに夫々出力するＤ級増幅装置であって、前記音信号を変調し、変調信号を生成する変調手段と、駆動用の電源電圧の大きさが相互に異なり、且つ前記生成された変調信号を増幅して前記スピーカに出力する複数の増幅手段と、前記音信号に対応する音の前記スピーカからの放音レベルを設定するために用いられる操作手段と、を備えるＤ級増幅装置に含まれるコンピュータを、
前記設定された放音レベルに基づいて、前記音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する選択手段として機能させることを特徴とする増幅制御プログラム。
【請求項７】
請求項５又は６に記載の増幅制御プログラムが前記コンピュータで読取可能に記録されていることを特徴とする情報記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、Ｄ級増幅装置、増幅制御プログラム及び情報記録媒体の技術分野に属し、より詳細には、デジタル信号又はアナログ信号のいずれかである音信号を、例えばＰＷＭ（Pulse Width Modulation）方式により変調して得られた変調信号を増幅するＤ級増幅装置及び当該Ｄ級増幅装置において動作する増幅制御プログラム並びに当該増幅制御プログラムを記録した情報記録媒体の技術分野に属する。
【背景技術】
【０００２】
従来、オーディオ製品用の増幅装置（以下、適宜アンプと称する）としては、当該増幅装置を構成するトランジスタにおけるバイアス電圧の設定方法により、Ａ級アンプ、Ｂ級アンプ又はＣ級アンプ等の種類がある。そして、これら以外に、特にその能率の高さに着目したＤ級アンプ（この他に、一般には、「スイッチングアンプ」とか「ＰＷＭアンプ」と称される場合もある）と称されるアンプの開発が盛んに行われている。このとき、当該能率としては、例えば、アナログアンプが約４０％であるのに対して、Ｄ級アンプは９０％程度の能率を有することが知られている。
【０００３】
ここで、当該Ｄ級アンプは、デジタル信号又はアナログ信号のいずれかである音信号に対してＰＷＭ方式により変調処理を施し、当該変調処理により得られる変調信号を矩形波のまま増幅し、その後ＬＰＦ（Low Pass Filter）を介してスピーカに出力するアンプである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記Ｄ級アンプにおいては、上述したように高能率ではあるものの、よいものの、上記ＰＷＭ方式による変調処理を施す際の信号の非線形性等に起因して信号対雑音比（以下、単にＳＮ比と称する）が低いという問題点があった。このとき、より具体的には、アナログアンプのＳＮ比が例えば１１０ｄＢ程度であるのに対し、Ｄ級アンプの場合はＳＮ比は８０ｄＢ乃至９０ｄＢ程度まで低下してしまうのである。そして、このＳＮ比は、Ｄ級アンプにおける駆動用の電源電力が大きいほど悪化することも知られている。
【０００５】
そこで、従来では、Ｄ級アンプに電源電力を供給する際に、降圧型のＤＣ／ＤＣコンバータを介して電源電力を供給する場合があったが、この手法では、別途ＤＣ／ＤＣコンバータを設けなければならない分コストの上昇及び回路の大型化を招来すると共に、実際に駆動される電力が低格の１割程度であるため能率が反って低下してしまっていた。
【０００６】
また、ＳＮ比を改善する他の方法として、Ｄ級アンプの後段に設けられるＬＰＦの特性改善等の方法があるが、いずれも根本的な解決手段とはなっていなかった。
【０００７】
そこで、本願は上記の各問題点に鑑みて為されたもので、その目的の一例は、高能率化と、実用上問題とならない程度の低雑音化と、を、コストの増大等を抑制しつつ実現することが可能なＤ級増幅装置及び当該Ｄ級増幅装置において動作する増幅制御プログラム並びに当該増幅制御プログラムを記録した情報記録媒体を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、請求項１に記載の発明は、音信号を増幅してスピーカに出力するＤ級増幅装置において、前記音信号を変調し、変調信号を生成するモジュレータ等の変調手段と、駆動用の電源電力の大きさが相互に異なり、且つ前記生成された変調信号を夫々に増幅して前記スピーカに夫々出力する増幅回路等の複数の増幅手段と、前記音信号のレベルに基づいて、当該音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する制御部等の選択手段と、を備える。
【０００９】
上記の課題を解決するために、請求項３に記載の発明は、音信号を増幅してスピーカに出力するＤ級増幅装置において、前記音信号を変調し、変調信号を生成するモジュレータ等の変調手段と、駆動用の電源電力の大きさが相互に異なり、且つ前記生成された変調信号を夫々に増幅して前記スピーカに夫々出力する増幅回路等の複数の増幅手段と、前記音信号に対応する音の前記スピーカからの放音レベルを設定するために用いられる操作部等の操作手段と、前記設定された放音レベルに基づいて、前記音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する制御部等の選択手段と、を備える。
【００１０】
上記の課題を解決するために、請求項５に記載の発明は、音信号を夫々に増幅してスピーカに夫々出力するＤ級増幅装置であって、前記音信号を変調し、変調信号を生成するモジュレータ等の変調手段と、駆動用の電源電力の大きさが相互に異なり、且つ前記生成された変調信号を増幅して前記スピーカに出力する増幅回路等の複数の増幅手段と、を備えるＤ級増幅装置に含まれるコンピュータを、前記音信号のレベルに基づいて、当該音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する選択手段として機能させる。
【００１１】
上記の課題を解決するために、請求項６に記載の発明は、音信号を夫々に増幅してスピーカに夫々出力するＤ級増幅装置であって、前記音信号を変調し、変調信号を生成するモジュレータ等の変調手段と、駆動用の電源電力の大きさが相互に異なり、且つ前記生成された変調信号を増幅して前記スピーカに出力する増幅回路等の複数の増幅手段と、前記音信号に対応する音の前記スピーカからの放音レベルを設定するために用いられる操作部等の操作手段と、を備えるＤ級増幅装置に含まれるコンピュータを、前記設定された放音レベルに基づいて、前記音信号を変調して生成された前記変調信号を増幅するいずれかの前記増幅手段を選択する選択手段として機能させる。
【００１２】
上記の課題を解決するために、請求項７に記載の発明は、請求項５又は６に記載の増幅制御プログラムが前記コンピュータで読取可能に記録されている。
【発明を実施するための最良の形態】
【００１３】
次に、本願を実施するための最良の形態について、図１及び図２を用いて説明する。なお、以下に説明する実施形態は、デジタル信号又はアナログ信号のいずれかである音信号をＰＷＭ方式により変調した後に増幅するＤ級アンプ（当該音信号自体の音量及び音色等を調整するプリアンプを含む）に対して本願を適用した場合の実施の形態である。
【００１４】
また、図１は実施形態に係るＤ級アンプの概要構成を示すブロック図であり、図２はその動作を示す図である。
【００１５】
図１に示すように、実施形態に係るＤ級アンプＳは、入力端子１に接続されたプリアンプ２と、変調手段としてのモジュレータ３と、切換部４と、ＤＴＣ（Dead Time Controller）５及び６と、ハーフブリッジ部７及び８と、増幅部９と、ＬＰＦ１０と、選択手段としての制御部１２と、操作手段としての操作部１３と、により構成されており、当該ＬＰＦ１０からの出力信号Ｓsp1又はＳsp2がスピーカ１１に出力されるように構成されている。
【００１６】
また、増幅部９は、例えばＭＯＳ（Metal Oxide Silicon）型でｎ型のＦＥＴ（Field Effect Transistor）２０及び２１と、直流電源ＶＬ1及びＶＬ2と、を含む増幅手段としての第１増幅回路９Ｌと、同じく例えばＭＯＳ型でｎ型のＦＥＴ２２及び２３と、直流電源ＶＨ1及びＶＨ2と、を含む増幅手段としての第２増幅回路９Ｈと、により構成されている。
【００１７】
このとき、第１増幅回路９Ｌにおいては、ＦＥＴ２０のソース端子が直流電源ＶＬ1の正極に接続されており、直流電源ＶＬ1の負極が直流電源ＶＬ2の正極に接続されており、直流電源ＶＬ2の負極がＦＥＴ２１のドレイン端子に接続されており、更に、ＦＥＴ２１のソース端子がＦＥＴ２０のドレイン端子に接続されている。そして、ＦＥＴ２０とＦＥＴ２１との間及び直流電源ＶＬ1とＶＬ2との間に、夫々ＬＰＦ１０への接続点が設けられている。
【００１８】
一方、第２増幅回路９Ｈにおいては、ＦＥＴ２２のソース端子が直流電源ＶＨ1の正極に接続されており、直流電源ＶＨ1の負極が直流電源ＶＨ2の正極に接続されており、直流電源ＶＨ2の負極がＦＥＴ２３のドレイン端子に接続されており、更に、ＦＥＴ２３のソース端子がＦＥＴ２２のドレイン端子に接続されている。そして、ＦＥＴ２２とＦＥＴ２３との間、及び直流電源ＶＨ1とＶＨ2との間に、夫々ＬＰＦ１０への接続点が設けられている。
【００１９】
この構成において、電源電圧の値としては、
直流電源ＶＬ1の電源電圧値＝直流電源ＶＬ2の電源電圧値＜直流電源ＶＨ1の電源電圧値＝直流電源ＶＨ2の電源電圧値
となるように設定されている。
【００２０】
更に、上記ＤＴＣ５は、対応する第１増幅回路９Ｌに含まれているＦＥＴ２０が必ずオンからオフに遷移し終わってからＦＥＴ２１をオフからオンに遷移させ、更にＦＥＴ２１が必ずオンからオフに繊維し終わってからＦＥＴ２０をオフからオンに遷移させるものである。これと同様に、上記ＤＴＣ６は、対応する第２増幅回路９Ｈに含まれているＦＥＴ２２が必ずオンからオフに遷移し終わってからＦＥＴ２３をオフからオンに遷移させ、更にＦＥＴ２３が必ずオンからオフに繊維し終わってからＦＥＴ２２をオフからオンに遷移させるものである。この各ＤＴＣ５及び６の機能により、ＦＥＴ２０とＦＥＴ２１とが同時にオンとなることによる大電流の発生を防止すると共に、ＦＥＴ２２とＦＥＴ２３とが同時にオンとなることによる大電流の発生を防止するのである。
【００２１】
また、上記ハーフブリッジ回路７は、対応する第１増幅回路９Ｌに含まれているＦＥＴ２０及び２１の双方にｎ型のＦＥＴを使用するための切換回路であり、同様にハーフブリッジ回路８は、対応する第２増幅回路９Ｈに含まれているＦＥＴ２２及び２３の双方にｎ型のＦＥＴを使用するための切換回路である。
【００２２】
次に、動作を説明する。
【００２３】
先ず、操作部１３は、入力端子１から入力されてくる音信号Ｓin（デジタル信号であってもアナログ信号であってもよい）のスピーカ１１からの放音時における音量（出力レベル）を設定するための操作が当該操作部１３において使用者により実行されると、当該操作に対応する操作信号Ｓopを生成して制御部１２に出力する。
【００２４】
この状態でプリアンプ２は、音信号Ｓinに対して使用者の操作に基づく波形変形や音量調整等の処理を施し、処理信号Ｓpとして制御部１２及びモジュレータ１３に出力する。
【００２５】
次に、モジュレータ１３は、当該処理信号Ｓpに対して予め設定されているＰＷＭ方式の変調処理を施し、変調信号Ｓpwとして切換部４に出力する。
【００２６】
これと並行して、制御部１２は、操作信号Ｓopにより指定されている放音時の出力レベル又は上記処理信号Ｓpのレベルの少なくともいずれか一方に基づいて、当該変調信号Ｓpwに対するＤ級増幅処理を行う増幅回路を上記第１増幅回路９Ｌとする場合には、制御部１２からの制御信号Ｓscに基づいて切換部４の出力をＤＴＣ５側に切り換えると共に、当該変調信号Ｓpwに対するＤ級増幅処理を行う増幅回路を上記第２増幅回路９Ｈとする場合には、同じく制御部１２からの制御信号Ｓscに基づいて切換部４の出力をＤＴＣ６側に切り換える。
【００２７】
ここで、上記切換動作の基準としては、放音時の出力レベル又は上記処理信号Ｓpのレベルの少なくともいずれか一方が予め設定されている閾値以下の場合は、変調信号Ｓpwに対するＤ級増幅処理を行う増幅回路を第１増幅回路９Ｌとするように切り換え、一方、放音時の出力レベル又は上記処理信号Ｓpのレベルの少なくともいずれか上記閾値より大きい場合は、変調信号Ｓpwに対するＤ級増幅処理を行う増幅回路を第２増幅回路９Ｈとするように切り換える。
【００２８】
このとき、放音時の出力レベルと処理信号Ｓpのレベルとの関係については、両者の平均値を一つの閾値と比較してもよいし、双方夫々に別個の閾値を設け、いずれかのレベルとそれが対応する閾値との関係を優先的に判断して切換部４を切り換えてもよい。この場合、基本的には、処理信号Ｓpのレベルとそれに対応する閾値とを優先して切換部４の切り換えを判断するのが望ましい。
【００２９】
次に、切換部４がＤＴＣ５側に切り換えられた場合、上記変調信号Ｓpwは、変調信号pw1としてＤＴＣ５へ出力される。そして、当該ＤＴＣ５において上述したＦＥＴ２０及び２１の動作が実現されるように変調信号Ｓpw1を制御した後、制御変調信号Ｓd1としてハーフブリッジ回路７へ出力する。
【００３０】
そして、当該ハーフブリッジ回路７は、出力されてきた制御変調信号Ｓd1に対して予め当該ハーフブリッジ回路７として設定されている処理を施し、駆動信号Ｓdd11及びＳdd12としてＦＥＴ２０のゲート端子及びＦＥＴ２１のゲート端子に夫々別個に出力する。
【００３１】
これ以後、ＦＥＴ２０及び２１のオン／オフ動作により、直流電源ＶＬ1及びＶＬ2を用いたＤ級増幅動作が実行され、その結果としての増幅信号Ｓo1がＬＰＦ１０へ出力される。
【００３２】
そして、当該ＬＰＦ１０において、増幅信号Ｓo1に対する高域遮断処理が施され、スピーカ１１に対する出力信号Ｓsp1として当該スピーカ１１に出力されて、対応する放音が実行される。
【００３３】
これに対し、切換部４がＤＴＣ６側に切り換えられた場合、上記変調信号Ｓpwは、変調信号pw2としてＤＴＣ６へ出力される。そして、当該ＤＴＣ６において上述したＦＥＴ２２及び２３の動作が実現されるように変調信号Ｓpw2を制御した後、制御変調信号Ｓd2としてハーフブリッジ回路８へ出力する。
【００３４】
そして、当該ハーフブリッジ回路８は、出力されてきた制御変調信号Ｓd2に対して予め当該ハーフブリッジ回路８として設定されている処理を施し、駆動信号Ｓdd12及びＳdd22としてＦＥＴ２２のゲート端子及びＦＥＴ２３のゲート端子に夫々別個に出力する。
【００３５】
これ以後、ＦＥＴ２２及び２３のオン／オフ動作により、直流電源ＶＨ1及びＶＨ2を用いたＤ級増幅動作が実行され、その結果としての増幅信号Ｓo2がＬＰＦ１０へ出力される。
【００３６】
そして、当該ＬＰＦ１０において、増幅信号Ｓo2に対する高域遮断処理が施され、スピーカ１１に対する出力信号Ｓsp2として当該スピーカ１１に出力されて、対応する放音が実行される。
【００３７】
ここで、上記ＤＴＣ５、ハーフブリッジ回路７及び第１増幅回路９Ｌを用いた増幅動作と、ＤＴＣ６、ハーフブリッジ回路８及び第１増幅回路９Ｈを用いた増幅動作と、は、排他的に実行されるものであり、両者が同時に動作することはない。
【００３８】
また、上述したＤ級アンプＳの動作によれば、処理信号Ｓpのレベル又は操作信号Ｓopにより示される放音レベルが閾値以下のときは、図２左に示すように電源電圧の低い第１増幅回路９Ｌを用いてＤ級増幅処理を行うので、信号レベルＳＬ自体は低いが、これに対応して雑音レベルＮＬも相対的に低くなるので、聴感上も雑音が目立つことはなくなる。一方、音信号Ｓinのレベル又は操作信号Ｓopにより示される放音レベルが閾値より高いときは、図２右に示すように電源電圧の高い第２増幅回路９Ｈを用いてＤ級増幅処理を行うので、雑音レベルＮＬは高くなるもののこれに対応して信号レベルＳＬ自体も高くなるので、結果的に聴感上で雑音が目立つことがなくなる。
【００３９】
以上説明したように、実施形態に係るＤ級アンプＳの動作によれば、電源電力の大きさが相互に異なる二つの増幅回路９Ｌ及び９Ｈを、音信号Ｓin又は操作信号Ｓopにより示される放音レベルに応じて使い分けるので、Ｄ級の増幅回路９Ｌ又は９Ｈを用いることによる高能率化と、実用上問題とならない程度の低雑音化と、を、コストの増大等を抑制しつつ実現することができる。
【００４０】
また、音信号Ｓinのレベル又は操作信号Ｓopにより示される放音レベルの少なくともいずれか一方が閾値以下であるときは第１増幅回路９Ｌを選択し、そのレベルが閾値より高いときは第２増幅回路９Ｈを選択するので、高能率化と低雑音化とをより簡易に両立させることができる。
【００４１】
なお、上述した実施形態では、電源電力の大きさが異なる二つの増幅回路により増幅部９を構成したが、これ以外に、電源電力の大きさが相互に異なる三つ以上複数の増幅回路により増幅部を構成し、これらを、異なる閾値を用いて音信号Ｓin等のレベルが低いほど電源電力が小さい増幅回路を選択してＤ級増幅処理を実行させるようにすれば、高能率化と低雑音化とを、より高次元で両立させることができる。
【００４２】
なお、上述した制御部１２としての切換制御処理に対応するプログラムをフレキシブルディスク又はハードディスク等の情報記録媒体に記録しておき、又はインターネット等を介して取得して記録しておき、これらを汎用のコンピュータで読み出して実行することにより、当該コンピュータを実施形態に係る制御部１２として活用することも可能である。
【図面の簡単な説明】
【００４３】
【図１】実施形態のＤ級アンプの概要構成を示すブロック図である。
【図２】実施形態のＤ級アンプの動作を示す図である。
【符号の説明】
【００４４】
１    入力端子
２    プリアンプ
３    モジュレータ
４    切換部
５、６    ＤＴＣ
７、８    ハーフブリッジ部
９    増幅部
９Ｌ    第１増幅回路
９Ｈ    第２増幅回路
１０    ＬＰＦ
１１    スピーカ
１２    制御部
１３    操作部
２０、２１、２２、２３    ＦＥＴ
ＶＬ1、ＶＬ2、ＶＨ1、ＶＨ2    直流電源
【図１】
2006121528.tif 000003
【図２】
2006121528.tif 000004