(57)【要約】      （修正有）【課題】スイッチングモード電源の回路を小型化して組み立て易くする。【解決手段】スイッチモード電源は、供給電源に接続された一次側と、負荷に接続される二次側を有する変圧器をもつ絶縁型で、回路装置１００は、一次側スイッチ１０２、一次側スイッチを制御するための制御回路１０４、および一次側の補助的能動素子であるブリッジ整流器ダイオード１０６、補助電源用ダイオード１０８とスナバダイオード１１０とを含み、制御回路１０４は第１の集積半導体チップにより形成され、一次側スイッチ１０２とブリッジ整流器ダイオード１０６と補助電源用ダイオード１０８とスナバダイオード１１０は、制御回路１０４とは別の少なくとも１つの半導体チップに集積され、制御回路１０４から離されて、制御回路１０４とともに同じ回路キャリア１１２上に配置される。【選択図】図２
2006304591.tif 000002
【特許請求の範囲】
【請求項１】
スイッチモード電源のための回路装置であって、
前記スイッチモード電源は、供給電圧に接続することができる一次側と、使用者側に接続することができる二次側とを有し、
前記回路装置（１００）は、一次側スイッチ（１０２）、該一次側スイッチ（１０２）を制御するための制御回路（１０４）、および一次側の補助的能動素子（１０６、１０８、１１０）を含み、
前記制御回路（１０４）は第１の集積半導体チップにより形成され、そして前記一次側スイッチ（１０２）および前記補助的素子（１０６、１０８、１１０）は、少なくとも１つの追加の半導体チップに集積化され、該半導体チップは前記制御回路から離されるとともに該制御回路と共有される回路キャリヤ（１１２）上に配置される、回路装置。
【請求項２】
前記制御回路（１０４）、前記一次側スイッチ（１０２）および前記一次側補助的素子（１０６、１０８、１１０）は、共有ハウジング（１１８）内に収容された、請求項１記載の回路装置。
【請求項３】
前記ハウジング（１１８）は、ワイヤ接続されるハウジングとして実現された、請求項２記載の回路装置。
【請求項４】
前記ハウジング（１１８）は、表面実装技術で表面実装できるハウジングとして実現された、請求項２記載の回路装置。
【請求項５】
前記回路キャリヤは、リードフレーム（１１２）として実現された、請求項１から請求項４の少なくとも一に記載の回路装置。
【請求項６】
前記回路キャリヤ（１１２）の金属被覆化は、熱を除去するために形成された冷却領域を有する、請求項１から請求項５の少なくとも一に記載の回路装置。
【請求項７】
前記補助的能動素子は、４つの整流ダイオード（１０６）を含む、請求項１から請求項６の少なくとも一に記載の回路装置。
【請求項８】
前記補助的能動素子は、前記補助電源用ダイオード（１０８）を含む、請求項１から請求項７の少なくとも一に記載の回路装置。
【請求項９】
前記補助的能動素子は、スナバダイオード（１１０）を含む、請求項１から請求項８の少なくとも一に記載の回路装置。
【請求項１０】
前記補助的能動素子（１０６、１０８、１１０）は、少なくとも部分的に単一半導体チップに一体化され、モノリシック集積化される、請求項１から請求項９の少なくとも一に記載の回路装置。
【請求項１１】
少なくとも高電圧下にある前記補助的素子（１０６、１０８、１１０）は、シリコンオンインシュレータ技術で実現され、前記制御回路（１０４）はシリコン半導体回路として形成される、請求項１から請求項１０の少なくとも一に記載の回路装置。
【請求項１２】
前記回路キャリヤは、複数層を含むセラミック基板を有する、請求項１から請求項１１の少なくとも一に記載の回路装置。
【請求項１３】
請求項１から１２の少なくとも一に記載の回路装置（１００）を有するスイッチモード電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチモード電源用の回路装置に関し、該スイッチモード電源は、供給電圧に接続することができる一次側と使用者側に接続することができる二次側を有し、該回路装置は、一次側スイッチ、この一次側スイッチを制御するための制御回路、および一次側補助的能動素子を含む。更に、本発明は、このような一次側能動回路装置を備えたスイッチモード電源も指す。
【背景技術】
【０００２】
今日、低電力領域の充電装置は、通常、スイッチモード電源として実現される。コンパクトな設計と低重量のため、これらは多くのアプリケーション事例で受け入れられ、従来の線形的な装置に取って代わっている。ユーザ専用の集積回路（いわゆるＡＳＩＣ、すなわち特定用途向けＩＣ）形態のような個別回路素子の集積化の進歩にもかかわらず、例えば、スイッチモード電源に必要とされる電子技術は依然として比較的複雑であり、このタイプのスイッチモード電源の一次側回路装置は２０以上の個別回路素子から成る。
【０００３】
図１に、一次側の安定化によるスイッチモード電源の一次側の回路図を配線図形式で示す。全２４個の素子はここでは以下のように、一次側巻線１２２と補助巻線１２４のみが図示される変換変圧器１２０と、抵抗体、インダクタ、およびキャパシタなど１６個の受動素子と、８個までの能動素子とに割り振ることができる。この能動素子は、スイッチモード電源の一次側能動回路装置を形成する。また、この能動素子は、ブリッジ整流器１０６を形成する４つの個別ダイオード、スイッチングトランジスタ１０２、一次側スイッチ１０２の制御回路１０４としての一次側スイッチングトランジスタのパルス幅変調用ＡＳＩＣ、補助電圧用ダイオード１０８、およびスナバダイオード１１０を含む。
【０００４】
個別素子の所要スペースを削減するために、今日、様々な手法が存在するが、これらの多くは、十分なものではなく、ほんのわずかの素子にのみ影響を及ぼすものである。
【０００５】
例えば、受動素子領域には、様々な抵抗体、およびＲＣ機能すら１つの素子アレイに集積化されている。
【０００６】
特許文献１によると、共通基板上にスイッチモード電源用の一次側スイッチと制御回路とを収容し、それをハイブリッドＩＣとして形成することが更に知られている。
【０００７】
しかしながら、この刊行物で開示された解決策は、整流器または補助電圧、およびスナバダイオードのように場所をとる素子の主要部分が依然として外付け素子として設けられているという欠点を有する。したがって、この公知の解決策は、制御回路と一次側スイッチとの空間的な近接性によるスイッチモード電源の安定性の強化を達成するが、このタイプのスイッチモード電源の小型化に関しては、これ以上、広範な利点は達成されない。
【０００８】
更に、特許文献２によると、プリント変圧器が使用されるスイッチモード電源が知られている。この場合、能動素子、すなわち、ブリッジ整流器、一次側スイッチ、制御回路、および二次側ダイオードは、シングルチップに集積化され、プリント変圧器と共に共有基板に組み立てられる。この能動チップと電圧変換領域との間の接触は、別の配線層を介して実現される。ここでは、この能動チップへの接触はチップの適切な開口部を介して実現される。結局、この能動素子は、完全に集積化されたスイッチモード電源の一構成要素であって、それ自身のＩＣハウジング内においての個別ＩＣとして形成されていない。
【０００９】
したがって、ここに示された解決策は、第１に、同様に集積化される二次側ダイオードは、規定の標準に基づく一次側／二次側分離ができないという欠点を有する。また、この完全に集積化されたスイッチモード電源の技術的な解決策は、高い製造コストによってのみ実現できるような非常に複雑な構想である。
【００１０】
上記した素子の複雑性に加え、公知のスイッチモード電源の製造には、個別素子調達のための手間のかかる手配と、製造用のピックアンドプレイス機械群および検査技術における多大な投資とをさらに要する。
【特許文献１】米国特許第６，１３４，１２３号明細書
【特許文献２】米国特許第５，３５５，３０１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、公知の解決策の欠点を克服するとともに、規定の安全基準になお準拠する一方、特に簡単でかつ経済的方法でスイッチモード電源を小型化された形態で組み立てることを可能にする、改良された回路装置を提供する必要がある
【００１２】
この目的は請求項１の主題により解決される。本発明の有利な別の展開は、様々な従属請求項の主題である。
【００１３】
本発明は以下の考えに基づく。一次側スイッチモード電源の場合、一次側スイッチと、この一次側スイッチを制御するための制御回路と、一次側補助的能動素子とを含む回路装置は、上記制御回路が第１の集積半導体チップにより形成され、そして上記一次側スイッチおよび上記補助的素子が少なくとも１つの追加の半導体チップに集積化され、この追加の半導体チップは、上記制御回路から離されるとともに、該制御回路と共有される回路キャリヤ上に配置されるといった方法で実現される。
【００１４】
このようにして、スイッチモード電源の一次側回路内に見られる多数の能動素子は、本発明による回路装置を用いてモジュールの形態で一体化することができる。これらは、５０／６０Ｈｚの電圧用の入力整流器用素子、スイッチングトランジスタ、制御回路、ならびに、スナバ回路および補助電源用のダイオードである。
【００１５】
ここでの能動素子は、通常のように個別構成で形成されるのではなく、共有の回路キャリヤ上に組み立てられ、別の有利な展開では、共有のＩＣハウジング内に収容される。このようにして、個々の素子の、別の回路キャリヤ、例えばプリント基板への接触不良により引き起こされる潜在的なエラー源が削減されるとともに、その所要スペースが著しく削減される。また、種々の利点は、素子調達のための手配の手間の著しい削減の結果として、生産工程中に現れる。単一素子へ一体化したため、実装労力は削減され、したがって製造での投資もまた削減される。
【００１６】
個別構成で組み立てられた公知の回路装置と本発明による実装とを比較すると、個別に組み立てられた個別素子群の所要最小面積は合計でおよそ１００ｍｍ２に達する。ここで、これら素子間の必要な電気的結線は考慮されていない。しかしながら、本発明による集積化モジュールは５×５ｍｍ２以下の寸法で実装することができ、従って従来の回路装置の面積の４分の１のみを必要とする。
【００１７】
更に、本発明による回路装置により、個別素子群と比較して、全高の低減を達成することも可能である。個々の半導体チップは隣同士に配置されるので、その結果として、全高は比較的低くなる。能動素子の集積化とそれに伴う面積の節約により、あるレベルにおける本装置に対する追加スペース要件が補償されるわけではない。個別素子群の全高は合計３ｍｍまで達するが、すべての素子が、例えばいわゆるＭＬＰハウジング（マイクロリードフレームパッケージ）に集積化されると、その高さはわずか１ｍｍとなる。
【００１８】
本発明による回路装置は、ここではワイヤ接続されたハウジング、または表面実装技術（ＳＭＴ）用に表面実装可能なハウジングのいずれにおいても実現することができる。この場合、ワイヤ接続された素子は従来のスルーホール技術（ＴＨＴ）と適合性があり、一方ＳＭＤ（表面実装部品）のような実施態様の場合、この大幅に小型化された技術の種々の利点を利用することができる。
【００１９】
この低い全高により、回路モジュールの両面冷却が有利な方法で更に可能となる。例えば、リードフレームの金属被覆化は底面方向に、直接プリント基板上に伸ばすことができる。低い全高と、この低い全高に伴うハウジングによる良好な熱伝導のため、表面上でさえも冷却することは重大な効果をもたらす。
【００２０】
更に、使用される素子の継続的なモノリシック集積化により、回路装置のさらなる小型化を実現でき、そして素子間の電気接続数を減らすことができる。この結果、全体素子の信頼性を高めことができる。
【００２１】
本発明による解決策のさらなる利点は、個別素子間の接続に起因する寄生インダクタンスの低減にある。素子間距離は個別バージョンに比較し大幅に縮小されるので、電気接続の寄生インダクタンスは大いに低減される。この利点は、モジュール内接続および外部接続の両者に当てはまる。
【００２２】
最後だからといって重要でないということではないが、その全高と全体面積における節約の結果、費用効果を達成することも当然ながら可能である。
【００２３】
本発明の有利な別の展開によると、高電圧下の補助的素子をシリコンオンインシュレータ技術（Silicon-on-Insulator technology：ＳＯＩ）において、また、制御回路を従来のシリコン技術において実現する場合、高電圧下の素子間の距離もまた縮小することができるので設置寸法の低減を実現することができる。ＳＯＩ無しでは、例えば４つの整流ダイオードが存在する場合、４つのダイのそれぞれをリードフレームの異なる領域上に配置する必要がある。これらの領域は、対応するダイよりいくぶん大きくなければならない。ＳＯＩ技術では、単一ダイ内に４つのダイオードを実現することができるので、ダイオード間の絶縁間隔を含む、リードフレーム上の面積に対する追加の所要スペースは省略される。
【００２４】
本発明による回路装置の有利な特徴は、一次側制御のスイッチモード電源において使用された場合に特に効果的である。
【発明を実施するための最良の形態】
【００２５】
添付図面記載の開発例を用い、以下に、本発明につきさらに詳細に説明する。本発明による回路装置の類似または相応する詳細は、図面中、同じ参照符号が割り振られる。
【００２６】
添付図面および特に図２に関係し、本発明による一次側能動回路装置１００の第１の実施態様をさらに詳細に説明する。図示の実施態様では、本発明による回路装置は、一例として、いわゆる「マイクロリードフレームパッケージ」部品（ＭＬＰ部品）として実装される。ここでは、リードフレーム１１２は回路キャリヤとして機能し、例えば銅合金からなる。個々の半導体素子は、それらのために設けられたリードフレーム１１２のそれぞれの領域に接着されるか、はんだ付けされ、ボンディングワイヤ１１４を使用することにより適切に接触される。
【００２７】
ＭＬＰ技術の利点の一例は、従来の銅リードフレーム技術が使用された場合、極めて小さな寸法を達成することができるということである。同時に、電気的かつ熱的特性を改善することができる。
【００２８】
参照符号１１８により概略的に参照された共有ハウジングとしては、流延材料、例えばエポキシ樹脂が当該装置のまわりにダイカスト製造される。
【００２９】
当然、本発明による原理は他のハウジングや回路キャリヤ技術に対し使用することができる。例えば、セラミック回路キャリヤ、フレキシブル回路キャリヤ、ボールグリッドアレイ等を使用することができる。
【００３０】
図２に示す実施態様では、スイッチングトランジスタ１０２および制御回路１０４（制御ＩＣとしても特定される）は、スナバダイオード１１０、ブリッジ整流器１０６用ダイオードおよび補助電源１０８用ダイオードと同様に、当初、個別半導体チップとして存在する。この個別半導体チップは、ダイとも呼ばれる。その対応領域は、様々な半導体チップを保持することができるようにリードフレーム１１２上に存在する。半導体チップのモジュール外部端子１１６への単一の接触は、これらの領域を介して実現される。半導体チップのモジュール外部端子１１６とのさらなる接触はすべて、ボンディングワイヤ１１４を介して実現することができる。これらのボンディングワイヤ１１６は、例えば、いわゆる金熱圧着／超音波ボンディング接続により実現することができる。
【００３１】
モジュールで使用される素子間、例えば制御ＩＣ１０４とスイッチングトランジスタ１０２との間の接続は、回路トポロジーによりある程度規定される。これらの接続は、製造中に内部ボンディングワイヤにより実現することができる。これにより、その上にモジュールが後で貼り付けられる、図示しないプリント基板のレイアウトが容易になる。
【００３２】
リードフレーム１１２の設計では、十分な熱放散だけでなく電圧差およびそれに見合った絶縁にも常に注意を払う必要がある。高電圧下にある本発明による回路装置１００の素子、例えばブリッジ整流器１０６と、低い電圧による素子、例えば補助電圧１０８用ダイオードとは、物理的に分離されるか電気的に絶縁されるように適切に配置されなければならない。
【００３３】
大きな冷却面を必要とする素子に対しては、それに相応した大きな金属表面をリードフレーム１１２上に設けることができる。このことは、一例として図２のスイッチングトランジスタ１０２に対し示される。リードフレーム１１２のこの金属表面もまた、開放状態で、図示しない該回路装置ハウジングから下方に伸ばすことができ、そしてプリント基板上に直接に載せることができ、この結果、プリント基板との好適な熱的接続が得られる。
【００３４】
選択肢として、対応する内部端子の電流容量を高めるため、内部端子に対し数個の外部端子１１６を使用することも可能である。
【００３５】
全体の配置のさらなる小型化は、回路装置１００内の複数の素子のさらなるモノリシック集積化により達成することができる。図３に、ブリッジ整流器の４つの個別ダイオードの代わりに集積化ブリッジ整流器回路１０６が設けられた実施態様を示す。図２に示した４つの個々のダイオードチップの代わりに、４つのダイオードはすべて、シリコンオンインシュレータ（ＳＯＩ）技術において１つのダイ上に集積化される。この技術を用いて、上記回路の個々の構成要素のコンパクトな構成がモノリシック集積化から得られるので、モジュール１００の一層の小型化を達成することができる。
【００３６】
相対的寸法の比較は、図２および図３の回路装置１００の実物大比較を用い図４に示される。ブリッジ整流器１０６に対してモノリシック集積化された素子を使用することにより、所要面積を約２０ｍｍ２から約１２ｍｍ２に減らすことができる。
【００３７】
さらに別の素子、例えば制御回路１０４およびスイッチングトランジスタ１０２が一体化されると、図５に示すような構成となる。ここでの寸法は、一方では図２に示した個別のチップ１０２と１０４との代わりに単一のＩＣ１０５が使用されるため、かつ特にボンディングワイヤにより行われる内部接続の数もまた削減されるため、所要面積はさらに小さくなるという理由で更に縮小することができる。更に、この内部ボンディングワイヤの削減もまた、全体の回路装置の信頼性をさらに高める。
【００３８】
本発明による方法を用い、すなわち一次側の能動素子を、１つの回路キャリヤ上へ集積化し、かつ個別のハウジング内への集積化することを用い、結局、第１には、必要な構築スペースが著しく縮小され、第２には、一層の小型化は、使用される素子のさらなるモノリシック集積化によって達成することができる。構築スペースの節約に加え、全体素子の信頼性の明確な向上もまた可能である。
【００３９】
本発明による回路装置は、当然、ＳＭＤ（表面実装部品）、および従来のスルーホール技術のワイヤ接続される素子の両者に対して実現することができる。
【図面の簡単な説明】
【００４０】
【図１】スイッチモード電源の一次側回路装置の回路図
【図２】第１の実施態様に基づく回路キャリヤ上の、本発明による一次側能動回路装置を示す図
【図３】モノリシック集積化ブリッジ整流器を備えた第２の有利な実施態様を示す図
【図４】寸法比較のため、図２と図３に示された実施態様の実物大比較を示す図
【図５】本発明による回路装置の第３の実施態様を示す図
【図１】
2006304591.tif 000003
【図２】
2006304591.tif 000004
【図３】
2006304591.tif 000005
【図４】
2006304591.tif 000006
【図５】
2006304591.tif 000007
【外国語明細書】
2006304591000001.pdf