(57)【要約】【課題】  シリコン基板に貫通電極を形成する方法を改善することにより、安価で小型化、高密度化、高速化を達成することのできる、貫通電極を有する半導体装置の製造方法を提案する。【解決手段】  シリコン基板３１を貫通する貫通孔３６を形成し、基板の一方の面側より第１の金属層３９を形成し、基板の一方の面に保護テープ４０を貼付し、第１金属層を給電層として、基板の他方の面より第２の金属４２で電解めっきを施して、貫通孔内を第２の金属で充填して貫通電極を形成し、保護テープ４０を剥離すると共に、電極周辺部以外の領域にある第１の金属層３９を除去することを特徴とする。【選択図】      図４
2006351968.tif 000002
【特許請求の範囲】
【請求項１】
基板に貫通孔を形成する工程と、
該基板の一方の面に第１の金属層を形成すると共に、該第１の金属層上から絶縁保護膜を設ける工程と、
該第１金属層を給電層として、前記基板の他方の面より第２の金属で電解めっきを施すことにより、前記貫通孔内を該第２の金属で充填して貫通電極を形成する工程と、
前記絶縁保護膜を剥離する工程と、
前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、
からなることを特徴とする貫通電極を有する半導体装置の製造方法。
【請求項２】
前記基板は半導体基板であり、該半導体基板の前記一方の面にデパイス層及び電極パッドが形成されており、前記貫通孔は該電極パッド、該電極パッドの下方に設けられた第１の絶縁膜及び前記基板を貫通して形成されることを特徴とする請求項１に記載の貫通電極を有する半導体装置の製造方法。
【請求項３】
前記半導体基板に貫通孔が形成される前に、前記電極パッドにエッチングにより前記第１の絶縁膜が露出する第１の開口部が形成され、該第１の開口部から露出する前記第１の絶縁膜にエッチングを施すことにより前記半導体基板が露出する第１の開口部より小さな領域の第２の開口部が形成され、該第２の開口部から露出する前記半導体基板にエッチングを施すことにより第２の開口部より小さな断面領域の前記貫通孔が形成されることを特徴とする請求項２に記載の貫通電極を有する半導体装置の製造方法。
【請求項４】
前記基板に貫通孔が形成された後、該基板の一方の面に第１の金属層が形成される前に、前記貫通孔の内壁を含む基板の全面に第２の絶縁膜が形成されることを特徴とする請求項１に記載の貫通電極を有する半導体装置の製造方法。
【請求項５】
前記基板の一方の面に前記貫通孔の周辺部を除いてレジストが形成され、その後、前記貫通孔の内壁を含む配線基板の全面に前記第２の絶縁膜が形成され、更にその後、前記レジスト及び該レジスト上の前記第２の絶縁膜が剥離され、その後前記第１の金属層が形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記貫通孔の内壁を含む基板の全面に前記第２の絶縁膜が形成され、その後、前記基板の一方の面の前記貫通孔の周辺部にレジストが形成され、該レジストに覆われていない前記第２の絶縁膜をエッチングにより剥離した後、前記レジストが除去され、その後前記第１の金属層が形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記第１の金属層は、クロム及び銅のスパッタリングにより形成したものであり、第２の金属は、銅めっきであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
半導体基板の一方の面に、デバイス層を形成する共に、該デバイス層と電気的に接続する電極パッドを該デバイス層の周囲に形成する工程と、
前記電極パッド、該電極パッドの下方に設けられた第１の絶縁膜及び半導体基板を貫通する貫通孔を形成する工程と、
前記貫通孔の内壁面、前記第１の絶縁膜及び電極パッドの開口部を含む全面を第２の絶縁膜で覆う工程と、
前記電極パッドの上面の少なくとも一部の領域について前記第２の絶縁膜を除去する工程と、
少なくとも前記貫通孔の開口部周辺を覆うと共に、一部が前記電極パッドに電気的に導通するように、前記半導体基板の一方の面側より第１の金属層を形成する工程と、
前記第１の金属層の上から絶縁テープを貼付する工程と、
前記第１の金属層を給電層として、前記半導体基板の他方の面より第２の金属で電解めっきを施して、貫通孔内を第２の金属で充填し、貫通電極を形成する工程と、
前記絶縁テープを剥離する工程と、
前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、
からなることを特徴とする貫通電極を有する半導体装置の製造方法。
【請求項９】
前記デバイス層及び前記電極パッドは、両者とも、前記半導体基板上の前記第１の絶縁膜上に形成されることを特徴とする請求項８に記載の配線基板の製造方法。
【請求項１０】
前記デバイス層は前記半導体基板上に直接形成され、一方前記電極パッドは前記半導体基板の前記第１の絶縁膜上に形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極を有する半導体装置の製造方法に関する。本発明は、例えば、集光レンズより取り込まれた光を受光するＣＣＤ（電荷結合素子）デバイス、ＣＭＯＳデバイス、メモリーデバイス等のデバイス類、カメラモジュール、メモリー多段モジュール等のモジュール部品において、シリコン基板に貫通電極を形成する、３次元実装方法として応用することができる。
【背景技術】
【０００２】
近年、情報通信技術の急速な進歩発展によりデータ通信速度の向上やデータ通信量の拡大が実現し、携帯電話やノートパソコンなどのモバイル系の電子機器には、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの撮像素子を有する撮像装置が組み込まれているものが普及しつつある。これらは、文字データのほかに撮像装置により撮像した画像データをリアルタイムで送信できるようになっている。
【０００３】
図５に従来技術のカメラモジュール（撮像装置）の断面構造を示す。上図は、ワイヤーボンドで撮像素子と基板を接続したタイプである。一端の開口部に集光レンズ１１を有するハウジング１２が接着剤１３によりプリント基板１４上に設置され、ハウジング１２の内部には、シリコン基板１６上面に受光部１５を形成した撮像素子１（ＣＣＤまたはＣＭＯＳイメージセンサ）が接着剤１７によりプリント基板１４上に実装される。シリコン基板１６上面の受光部１５の周辺領域には、電極パッド１８が形成されており、これらの電極パッド１８とプリント基板１４上の端子パッド２０との間がボンディングワイヤ１９により電気的に接続されている。なお、２１はハウジング１２の外側のプリント基板１４上にはんだ付したチップキャパシタ等の受動素子である。
【０００４】
ハウジング１２の一端に設けられた集光レンズ１１によって取り込まれた光が撮像素子１の受光部１５により受光され、カメラ等の光学デバイスとして撮像機能を発揮するのであるが、図５の上図に示すように、シリコン基板１６上面の周辺領域に設けた電極パッド１８とプリント基板１４上の端子パッド２０との間をボンディングワイヤ１９により接続する形式の装置では、サイズが大きくなるという問題があった。
【０００５】
図５の下図では、撮像素子１のシリコン基板１６上面の周辺に電極パッドを配置する代わりに、シリコン基板１６に貫通電極２２を形成した構造とすることにより、サイズを小さくすることができる。即ち、シリコン基板１６の周囲領域に上下に貫通する貫通電極２２を形成すると共に、貫通電極２２の上端を受光部１５に電気的に接続し、貫通電極２２の下端をバンプ２３より端子パッド２０に電気的に接続する。このように、上面に受光部１５を形成した撮像素子１をフリップチップ接続によりプリント基板１４上に実装して、受光部１５とプリント基板１４との間の電気的な接続を行うことにより、ボンディングワイヤ１９を収容するための空間部を省略することができ、これに伴ってハウジング１２の大きさも小型化でき、カメラモジュールを全体として図５の上図に示すサイズから下図に示すサイズへと破線２５で示すように、小型化することができる。
【０００６】
図６は貫通電極２２を形成した、図５下図の部分詳細図であり、２４はプリント基板１４の配線部、２５はＩＲカットフィルタ部、２６は透明絶縁層を示す。
【０００７】
ＣＤＤを用いたカメラモジュールの従来例として、特許文献１では、モジュール部品の部品点数を減らし、小型化軽量化が図れ、製造コストを削減可能とするために、筒状のハウジングと、ハウジングの一方側の開口部に装着され、該開口部より取り込まれた光を集光させる集光レンズと、ハウジングの他方側の開口部に装着され、集光レンズに取り込まれた光を受光するセンサー素子が搭載された回路基板が嵌め込まれ、回路基板とハウジングとの界面が接着されている撮像装置が提案されている。しかしながら、特許文献１に開示されている撮像装置では、センサー素子と回路基板との間の接続は、ボンディングワイヤを用いて行っており、ワイヤを収容する空間部が必要なことから、小型化には限界があった。
【０００８】
また基板に貫通電極を形成した従来例として、特許文献２では、シリコン基板の貫通孔を形成した後、この貫通孔をめっきによりプラギングして金属を埋め込む場合に、プラグ金属内に生じた微細ボイドを除去することにより、プラグ金属の緻密性、密着性を向上するために、電解めっきによりシリコン基板の貫通孔内を金属で充填して、更にシリコン基板の両面を平滑化した後に、シリコン基板に高圧アニール処理を施すことを特徴とする貫通孔プラギングの方法が提案されている。
【０００９】
【特許文献１】特開２００３−１６９２３５号公報
【特許文献２】特開２００４−２２９９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述のように、図５の上図或いは特許文献１に示されるような撮像素子と回路基板との間をワイヤボンディングにより接続する形式の装置では、ボンディングワイヤを収容する空間部が必要なことから、小型化には限界があった。
【００１１】
そこで、本発明の課題は、ＣＣＤ（電荷結合素子）デバイス、ＣＭＯＳデバイス、メモリーデバイス等のデバイス類、カメラモジュール、メモリー多段モジュール等のモジュール部品を製造する場合において、シリコン基板に貫通電極を形成する方法を改善し簡素化ことにより、安価で小型化、高密度化、高速化を達成することのできる貫通電極を有する配線基板の製造方法を提案することである。
【課題を解決するための手段】
【００１２】
上記の課題を達成するために、本発明によれば、基板に貫通孔を形成する工程と、該基板の一方の面に第１の金属層を形成すると共に、第１の金属層上から絶縁保護膜を設ける工程と、該第１金属層を給電層として、前記基板の他方の面より第２の金属で電解めっきを施すことにより、前記貫通孔内を該第２の金属で充填して貫通電極を形成する工程と、前記絶縁保護膜を剥離する工程と、前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、からなることを特徴とする貫通電極を有する半導体装置の製造方法が提供される。
【００１３】
前記基板は半導体基板であり、該半導体基板の前記一方の面にデパイス層及び電極パッドが形成されており、前記貫通孔は該電極パッド、該電極パッドの下方に設けられた第１の絶縁膜及び前記基板を貫通して形成されることを特徴とする。
【００１４】
前記半導体基板に貫通孔が形成される前に、前記電極パッドにエッチングにより前記第１の絶縁膜が露出する第１の開口部が形成され、該第１の開口部から露出する前記第１の絶縁膜にエッチングを施すことにより前記半導体基板が露出する第１の開口部より小さな領域の第２の開口部が形成され、該第２の開口部から露出する前記半導体基板にエッチングを施すことにより第２の開口部より小さな断面領域の前記貫通孔が形成されることを特徴とする。
【００１５】
前記基板に貫通孔が形成された後、該基板の一方の面に第１の金属層が形成される前に、前記貫通孔の内壁を含む配線基板の全面に第２の絶縁膜が形成されることを特徴とする。
【００１６】
前記基板の一方の面に前記貫通孔の周辺部を除いてレジストが形成され、その後、前記貫通孔の内壁を含む配線基板の全面に前記第２の絶縁膜が形成され、更にその後、前記レジスト及び該レジスト上の前記第２の絶縁膜が剥離され、その後前記第１の金属層が形成される。或いは、前記貫通孔の内壁を含む基板の全面に前記第２の絶縁膜が形成され、その後、前記基板の一方の面の前記貫通孔の周辺部にレジストが形成され、該レジストに覆われていない前記絶縁膜をエッチングにより剥離した後、前記レジストが除去され、その後前記第１の金属層が形成されることを特徴とする。
【００１７】
前記第１の金属層は、クロム及び銅のスパッタリングにより形成したものであり、第２の金属は、銅めっきであることを特徴とする。
【００１８】
また、本発明によると、シリコン基板の一方の面の酸化膜上に、デバイス素子を形成する共に、該デバイス素子と電気的に接続する電極パッドを該デバイス素子の周囲に形成する工程と、前記電極パッド、酸化膜及びシリコン基板を貫通する貫通孔を形成する工程と、前記貫通孔の内壁面、前記酸化膜及び電極パッドの開口部を含む全面を絶縁膜で覆う工程と、前記電極パッドの上面の少なくとも一部の領域について前記絶縁層を除去する工程と、少なくとも前記貫通孔の開口部周辺を覆うと共に、一部が前記電極パッドに電気的に導通するように、前記シリコン基板の一方の面側より第１の金属層を形成する工程と、前記第１の金属層の上から絶縁テープを貼付する工程と、前記第１金属層を給電層として、前記シリコン基板の他方の面より第２の金属で電解めっきを施して、貫通孔内を第２の金属で充填する工程と、前記絶縁テープを剥離する工程と、前記貫通電極の周辺部以外の領域にある前記第１の金属層を除去する工程と、からなることを特徴とする貫通電極を有する半導体装置の製造方法が提供される。
前記デバイス層及び前記電極パッドは、両者とも、前記半導体基板上の前記第１の絶縁膜上に形成されることを特徴とする。或いは、前記デバイス層は前記半導体基板上に直接形成され、一方前記電極パッドは前記半導体基板の前記第１の絶縁膜上に形成されることを特徴とする。
【発明を実施するための最良の形態】
【００１９】
以下、図１〜図４を参照して本発明の実施形態を詳細に説明する。図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）は本発明の貫通電極を有する半導体装置の製造方法を工程順に示したものである。
【００２０】
図１（ａ）は、シリコン（Ｓｉ）基板（半導体基板）３１の上面を覆う絶縁層である酸化膜（ＳｉＯ２）３２上にＣＣＤやＣＭＯＳの画像センサ又はメモリー等のデバイス層３３を形成し、酸化膜３２上のデバイス層３３の周囲に一部がデバイス層３３に重なるようにアルミニウムパッド３４を形成し、更に、その上に全面にわたって絶縁層（パッシベーション膜）３５を形成し、アルミニウムパッド３４上のパッシベーション膜３５のみをアルミニウムパッド３４の面積よりわずかに狭い範囲で除去し、アルミニウムパッド３４が露出するようにした半導体ウェハ（配線基板）を示す。なお、ＧａＡｓ等のシリコン以外の半導体を、基板３１として用いても良い。
【００２１】
ここで、一例として、シリコン（Ｓｉ）基板３１は厚さｔが例えば５０〜５００μｍ、アルミニウムパッド３４は１辺の長さａが例えば約１００μｍの正方形状とし、それよりやや狭い正方形の領域がパッシベーション膜３５から露出するようにするのが好適である。
【００２２】
図１（ｂ）は、パッシベーション膜３５から露出しているアルミニウムパッド３４をエッチングにより除去した状態を示す。この場合のエッチングの方法としては、例えば、図示しないレジストを全面に塗布し、このレジストを露光・現像することによりパターニングする。そして、酸化膜３２には影響を与えないドライ系（ＣＩ系ガス）又はウエット系（リン酸＋酢酸＋塩酸）のエッチャント、或いはスタンフォードエッチャントを用いて半導体ウェハの上面よりエッチングを行う。そして、エッチングの終了後に、レジストを剥離する。このようなエッチングにより、除去されたアルミニウムの部分の開口部３４ａは、例えば一辺の長さｂが約８０μｍの正方形状であり、この開口部３４ａには下層の酸化膜３２が露出する。
【００２３】
図１（ｃ）は、アルミニウムパッド３４の開口部３４ａから露出している酸化膜３２をエッチングにより除去した状態を示している。この場合のエッチングの方法としては、例えば、図示しないレジストを全面に塗布し、このレジストを露光・現像することによりパターニングする。そして、シリコン基板３１には影響を与えないドライ系（ＣＨＦ３又はＣＦ４）又はウエット系（フッ酸）のエッチャントを用いて半導体ウェハの上面よりエッチングを行う。そして、エッチングの終了後に、レジストを剥離する。このようなエッチングにより、除去された酸化膜３２の形状は、例えば一辺の長さｃは約６０μｍの正方形状であり、正方形状に除去された酸化膜３２の開口部３２ａにはシリコン基板３１の上面が露出する。
【００２４】
図１（ｄ）は、酸化膜３２の正方形状の開口部３２ａから露出しているシリコン基板３１の部分にエッチングにより孔開け加工して貫通孔３６を形成した状態を示す。この場合のエッチングの方法としては、例えば、図示しないレジストを全面に塗布し、このレジストを露光・現像することによりパターニングする。そして、ドライ系（ＳＦ６ガス）エッチャントを用いてエッチングを行う。そして、エッチングの終了後に、図示しないレジストを剥離する。
【００２５】
エッチングによりシリコン基板３１に孔開け加工を施す場合は、アルミニウムパッド３４のある半導体ウェハの上面側から行っても良いが、シリコン基板３１の裏面から行うことも可能である。この場合は、シリコン基板３１の裏面側に図示しないレジストを塗布し、このレジストを露光・現像することによりパターニングして、シリコン基板３１の裏面側からエッチャントを適用する。このように、シリコン基板３１の裏面側からエッチングをする場合は、デバイス層３３に対してプラズマエッチングの影響を受け難くする点で有利である。
【００２６】
このようなエッチングにより、酸化膜３２の開口部３２ａに対応する位置にて、シリコン基板３１の上面から下面まで貫通するに貫通孔３６が形成される。この貫通孔３６は、例えば内径ｄが約４０μｍである。
【００２７】
図２（ａ）は、絶縁層（パッシベーション膜）３５及びアルミニウムパッド３４上にレジストを形成しパターニングしてレジストパターン３７を形成した状態を示す。このレジスト層３７は、絶縁層（パッシベーション膜）３５、アルミニウムパッド３４を含む半導体ウェハの全面にレジストが塗布され、露光・現像によりパターニングされて、貫通孔３６及び貫通孔３６周りのシリコン基板３１の上面、酸化膜３２の露出面、アルミニウムパッド３４の内側部分の領域、を含む貫通孔周辺部分のレジストが除去されて、パッシベーション膜３５の全面及びこれに隣接するアルミニウムパッド３４の一部を蔽うレジストパターン３７が形成されたものである。
【００２８】
図２（ｂ）は、シリコン基板３１の下面及び貫通孔３６の内壁面を含む半導体ウェハの全面に薄い絶縁膜３８を形成した状態を示す。このような絶縁膜３８は、半導体ウェハの上下面から、例えば２５０℃以下の低温化学蒸着（ＣＶＤ）を施すことにより形成することができる。もっとも、半導体ウェハの上面からＣＶＤを施した後、上下を反転させて更にＣＶＤを施して半導体ウェハの全面に絶縁膜３８を形成するようにしても良い。ＣＶＤに用いる絶縁膜３８の材料としては、ＳｉＯｘ、ＳｉＮｘ、ＳｉＮＯｘ等を用いることができる。この絶縁膜３８の厚みは例えば約０．２〜０．５μｍ程度である。これにより、貫通孔３６の内壁を含む半導体ウェハの全面に絶縁膜３８が形成されることとなる。
【００２９】
図２（ｃ）は、図２（ａ）の工程で形成したレジストパターン３７を除去した状態を示す。レジストパターン３７を除去するには、いわゆるリフトオフ法を用いるのが有利である。このリフトオフ法によれば、レジストパターン３７が剥離されるのと同時に、レジストパターン３７の上面にあった絶縁膜３８も同時に剥離される。その結果、アルミニウムパッド３４が部分的に露出されると共に、デバイス層３３を覆っているパッシベーション膜３５が露出される。貫通孔３６内面側及び半導体ウェハの裏面側は、絶縁膜３８に覆われたままとなっている。
【００３０】
なお、図２（ａ）〜図（ｃ）の工程は、例えば、次のような工程に置き換えることも出来る。即ち、図２（ａ）においては、先に、レジストパターン３７をパッシベーション膜３５とアルミニウムパッド３４上に形成したが、このレジスト層３７を形成するのに先立って、図２（ｂ）の工程における絶縁膜３８を、貫通孔３６の内壁面を含む半導体ウェハの上下面の全面に形成する。その後、この絶縁膜３８上にレジスト（図示せず）を塗布しパターニングする。ついで、パターニングしたレジストを用いて、絶縁膜３８をエッチングし、パッシベーション膜３５上の絶縁膜３８及び貫通孔３６側の端部以外のアルミニウムパッド３４上の絶縁膜を剥離する。そして、用いたレジストを除去する。このような工程により、リフトオフ法以外の手法でも、図２（ｃ）に示したものと同様の半導体ウェハを形成することができる。
【００３１】
図２（ｄ）は、半導体ウェハの上面からスパッタリングにより、金属膜３９を形成した状態を示す。金属膜３９としては、クローム（Ｃｒ）を例えば５０ｎｍの厚さで、この上から銅（Ｃｕ）を例えば５００ｎｍの厚さで形成する。金属膜３９は半導体ウェハの上面からスパッタリングにより形成されるので、半導体ウェハの上面は全面が電気的に導通する金属膜３９で覆われることとなる。一方、貫通孔３６の部分は、半導体ウェハ上部の内壁のみ金属膜３９が付着するものの、貫通孔３６内壁の大部分の領域、並びにウェハの下面には金属膜３９が付着することはない。
【００３２】
図３（ａ）は、ウェハの上面に保護膜４０を貼り付けた状態を示す。この保護膜４０は、絶縁樹脂製の材料、例えばＵＶ剥離テープ等を用い、熱プレスにより適当な温度（例えば１５０℃）と、適当な圧力（例えば１ＭＰａ）をかけることによりウェハ上面の全域にわたって貼り付けられる。
【００３３】
図３（ｂ）は、ウェハの上面の全面にわたって形成されている金属膜３９の端部から矢印４１で示すように電解めっき用の給電をすることにより、ウェハの裏面から電解銅めっき４２を施し貫通電極４２を形成した状態を示す。このように、金属膜３９はウェハの上面の全域に形成されているので、貫通孔３６の上部の金属膜３９を一方の極として、銅（Ｃｕ）の電解めっきを施し、貫通孔３６の内部を銅によって完全に充填し貫通電極４２を形成することができる。一方で、ウェハの上面は保護膜４０により保護されているので、電解めっきによって、銅がウェハの上面、例えばパッシベーション膜３５上に存在する金属膜３９等に付着することはない。
【００３４】
図３（ｃ）は、ウェハの上面に貼り付けられていた保護膜４０を紫外線照射により剥離した状態を示す。これは、電解めっきの給電層として用いていた金属膜３９を次の工程で部分的に除去しなければならないためである。
【００３５】
図３（ｄ）は、貫通孔３６の周辺部以外の金属膜３９を除去した状態を示す。このように金属膜３９を部分的に除去するには、銅（Ｃｕ）及びクローム（Ｃｒ）のエッチングによる。このエッチングの方法としては、周知のように、図示しないレジストをパッケージの上面の全域に塗布し、このレジストを露光・現像することによりパターニングする。そして、ドライ系又はウエット系のエッチャント、或いはスタンフォードエッチャントを用いてエッチングを行う。そして、エッチングの終了後に、レジストを剥離する。これにより、パッケージの上面における金属膜３９による全面導通は遮断され、貫通孔３６内の貫通電極部４２及びその上下面の端子部のみが導通部として残ることとなる。なお、この場合において、配線パターンの形状となるように金属膜をエッチングし、パッシベーション膜３５上に配線を形成してもよい。
この後、所定部分で半導体ウェハをダイシングし、半導体装置を得る。
【００３６】
以上のように、図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）の各工程を経て、本発明の貫通電極を有する半導体装置（配線基板）を製造することができる。
【００３７】
図４は、以上の工程により製造した半導体装置（配線基板）を用いて、半導体装置の裏面に再配線を有する半導体装置を形成する場合を示す。このような半導体装置は、例えば次のような工程により製造することができる。
【００３８】
図３（ｄ）の状態の半導体ウェハの裏面を研磨し、貫通孔３６の下部から突出した貫通電極４２を平坦化する。ついで、ウェハの裏面に銅（Ｃｕ）／クローム（Ｃｒ）をスパッタリングにより形成し、レジスト（図示せず）を塗布し露光・現像によるパターニングにより再配線部５０を形成し、次いでレジスト５１を塗布し、外部接続端子を形成する部分のみ露出するようにレジスト５１をパターニングし、再配線部５０上の外部接続端子の形成部に、ニッケル（Ｎｉ）／Ａｕ（金）めっき５３を施し、この上から外部接続端子となるはんだパンプ５２を形成する。この後、所定部分で、半導体ウェハをダイシングする。このようにして、図４に示す裏面に再配線を有する半導体装置が得られる。
【００３９】
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。なお、実際の半導体装置の製造工程においては、半導体ウェハに貫通電極を形成後、ウェハをダイシングにより切断して、個々の半導体装置を製造している。
また、上述の実施形態では、デバイス層３３及び電極（アルミニウム）パッド３４が両者ともシリコン基板３１上の第１の絶縁膜（酸化膜３２）上に形成される場合について説明した。しかし、トランジスタ等、デバイスによっては、シリコン基板３１上に直接デバイス層３３が形成される場合もある。なお、この場合は、電極パッド３４の下方には、第１の絶縁膜（酸化膜３２）が形成される。
【産業上の利用可能性】
【００４０】
以上説明したように、本発明によれば、ＣＣＤ（電荷結合素子）デバイス、ＣＭＯＳデバイス、メモリーデバイス等のデバイス類、カメラモジュール、メモリー多段モジュール等のモジュール部品において、簡単な方法でもってシリコン基板に貫通電極を形成することができ、安価で小型化、高密度化、高速化を達成することができる
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態による配線基板の製造方法を工程順に示す。
【図２】図１に続く本発明の実施形態による配線基板の製造方法を工程順に示す。
【図３】図２に続く本発明の実施形態による配線基板の製造方法を工程順に示す。
【図４】本発明により製造した配線基板を用いた半導体装置を示す。
【図５】従来技術により製造した貫通電極を有するカメラモジュールを示す。
【図６】図５における下図の部分詳細図である。
【符号の説明】
【００４２】
３１    シリコン基板
３２    酸化膜（ＳｉＯ2膜）
３３    デバイス層
３４    アルミニウムパッド
３５    パッシベーション膜
３６    貫通孔
３７    レジスト層
３８    絶縁膜
３９    金属（Ｃｒ／Ｃｕ）膜
４０    保護膜
４２    銅めっき（貫通電極）
【図１】
2006351968.tif 000003
【図２】
2006351968.tif 000004
【図３】
2006351968.tif 000005
【図４】
2006351968.tif 000006
【図５】
2006351968.tif 000007
【図６】
2006351968.tif 000008