(57)【要約】      （修正有）【課題】デューティサイクルオフセットが抑制可能なカスケードシステムを提供する。【解決手段】カスケードシステムは、入力デューティサイクルを有する入力信号を受ける。当該カスケードシステムは、直列に接続されている複数の回路ユニットを有する。各回路ユニットは、前段の回路ユニットから信号を受け、少なくとも一つの回路ユニットを介してデューティサイクルオフセットは、処理デューティサイクルと入力デューティサイクルとの間に存在する。少なくとも一つの回路ユニットは、所定の間隔で選択され、その処理信号が反転されることで、デューティサイクルオフセットは補償されて所定の範囲内に抑制される。【選択図】図３
2006304311.tif 000002
【特許請求の範囲】
【請求項１】
デューティサイクルオフセットが抑制可能なカスケードシステムであって、入力デューティサイクルを有する入力信号を受け、
前記カスケードシステムは、直列に接続された複数の回路ユニットを有し、各回路ユニットは、前段の回路ユニットから信号を受け、処理デューティサイクルを持つ処理信号を有し、少なくとも一つの回路ユニットを介してデューティサイクルオフセットは、処理デューティサイクルと入力デューティサイクルとの間に存在し、
少なくとも一つの回路ユニットが所定の間隔で選択され、該回路ユニットの処理信号が反転されることで、デューティサイクルオフセットは補償されて所定の範囲内に抑制されることを特徴とするカスケードシステム。
【請求項２】
第１段回路ユニットと、第２段回路ユニットと、第３段回路ユニットとを備え、
第１段回路ユニットは、第１段回路ユニットによって処理される入力信号を受け、
第２段回路ユニットは、第１段回路ユニットから第２段信号を受け、この第２段信号は、第２段デューティサイクルを有し；第２段デューティサイクルと入力デューティサイクルとの間に第１デューティサイクルオフセットが存在し；第２段信号は、第２段反転デューティサイクルを有する第２段反転信号に反転され；第２段反転デューティサイクルと入力デューティサイクルとの間に負の第１デューティサイクルオフセットが存在し、
第３段回路ユニットは、第２段回路ユニットから第３段信号を受け、この第３段信号は、第３段デューティサイクルを有し；第３段デューティサイクルと第２段反転デューティサイクルとの間に第２デューティサイクルオフセットが存在し；第２デューティサイクルオフセットは、負の第１デューティサイクルオフセットを補償することを特徴とする請求項１に記載のカスケードシステム。
【請求項３】
前記入力デューティサイクルは、入力高電位期間と入力低電位期間とを有し、第２段デューティサイクルは、第２段受けの高電位期間と第２段受けの低電位期間とを有し、第２段受けの高電位期間は、入力高電位期間より長く、第１デューティサイクルオフセットを生じさせ；第２段反転デューティサイクルは、第２段反転高電位期間と第２段反転低電位期間とを有し、第２段反転高電位期間は、第２段受けの低電位期間に等しく、第２段反転低電位期間は、第２段受けの高電位期間に等しく、第２段反転高電位期間は、入力高電位期間より短く、負の第１デューティサイクルオフセットを生じさせ；第３段デューティサイクルは、第３段受けの高電位期間と第３段受けの低電位とを有し、第３段受けの高電位期間は、第２段反転高電位期間より長く、第２デューティサイクルオフセットを生じさせることを特徴とする請求項２に記載のカスケードシステム。
【請求項４】
所定の間隔は二つの回路ユニットであることを特徴とする請求項１に記載のカスケードシステム。
【請求項５】
デューティサイクルオフセットの所定範囲は、０〜１０％であることを特徴とする請求項１に記載のカスケードシステム。
【請求項６】
回路ユニットの処理信号は、前段の回路ユニットから受けた信号であることを特徴とする請求項１に記載のカスケードシステム。
【請求項７】
選択された回路ユニットは、処理信号を反転するための反転器を含むことを特徴とする請求項１に記載のカスケードシステム。
【請求項８】
前記処理信号は、選択された回路ユニットの受信端で反転されることを特徴とする請求項１に記載のカスケードシステム。
【請求項９】
前記処理信号は、選択された回路ユニットの送信端で反転されることを特徴とする請求項１に記載のカスケードシステム。
【請求項１０】
前記処理信号は、選択された回路ユニットの信号処理中に反転されることを特徴とする請求項１に記載のカスケードシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスケードシステムに関し、特に、デューティサイクルオフセットが抑制可能なカスケードシステムに関する。
【背景技術】
【０００２】
図１に示すように、従来のカスケードシステム１０は、複数の回路ユニット１１，１２，１３，１４，１５を有する。これらの回路ユニットは、直列に接続されており、各回路ユニットが前段の回路ユニットから信号を受ける。例えば、第１段回路ユニット１１は、入力信号を受け、第２段回路ユニット１２は、第１段回路ユニット１１から信号を受け、第３段回路ユニット１３は、第２段回路ユニット１２から信号を受ける。
【０００３】
カスケードシステム１０がパネルに配置されてこれに信号を伝送したとき、パネルにおける寄生抵抗（Ｒ）及び寄生静電容量（Ｃ）によって伝送信号のデューティサイクルが変化する。また、図２は、従来のカスケードシステム１０によって伝送された信号のデューティサイクルタイミングを示しており、入力信号は、入力高電位期間Ｔ1H及び入力低電位期間Ｔ1Lを有する入力デューティサイクルを持っている。入力高電位期間Ｔ1Hと入力低電位期間Ｔ1Lの比は、５０：５０であり、即ち入力信号のデューティサイクルは、５０％である。
【０００４】
入力信号が第１段回路ユニットを介して第２段回路ユニット１２に伝送される。第２段回路ユニット１２は、第２段デューティサイクルを有する第２段信号を受ける。第２段デューティサイクルは、第２段高電位期間Ｔ2H及び第２段低電位期間Ｔ2Lを有する。第２段高電位期間Ｔ2Hと第２段低電位期間Ｔ2Lの比は、６０：４０であり、即ち第２段信号のデューティサイクルは、６０％まで変化する。この理由は、パネルに寄生抵抗及び寄生静電容量が存在しており、第２段回路ユニット１２が受けた第２段信号のデューティサイクルは、５０％より大きく、第２段信号が入力信号に比べある期間で遅延されるからである。
【０００５】
第２段信号が第２段回路ユニット１２を介して第３段回路ユニット１３に伝送されて、第３段回路ユニット１３は第３段信号を受ける。同様に、第３段信号は、第３段高電位期間Ｔ3H及び第３段低電位期間Ｔ3Lを有する第３段デューティサイクルを持っている。第３段高電位期間Ｔ3Hと第３段低電位期間Ｔ3Lの比は、７２：２８であり、即ち第３段信号のデューティサイクルは、７２％まで変化する。これも、パネルにおける寄生抵抗及び寄生静電容量によって生じており、デューティサイクル変化が大きいとき、システムが故障してしまう。
【０００６】
その後、第３段信号が第４段回路ユニット１４に伝送されるとき、第４段回路ユニット１４が受けた第４段信号のデューティサイクルは、９０％となる。そして、第４段信号が第５段回路ユニット１５に伝送されるとき、第５段回路ユニット１５が受けた第５段信号のデューティサイクルは、１００％となって直流となるので、システム故障が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、上述した問題が解決できるカスケードシステムの提供は、必要となっている。
【課題を解決するための手段】
【０００８】
本発明は、デューティサイクルオフセットが抑制可能なカスケードシステムを提供することを目的としている。このカスケードシステムは、入力デューティサイクルを有する入力信号を受ける。当該カスケードシステムは、直列に接続されている複数の回路ユニットを有する。各回路ユニットは、前段の回路ユニットから信号を受け、少なくとも一つの回路ユニットを介してデューティサイクルオフセットは、処理デューティサイクルと入力デューティサイクルとの間に存在する。少なくとも一つの回路ユニットは、所定の間隔で選択され、その処理信号が反転されることで、デューティサイクルオフセットは補償されて所定の範囲内に抑制される。
【０００９】
本発明のカスケードシステムによれば、信号が回路ユニットを介して伝送され、そのデューティサイクルが変化してデューティサイクルオフセットが生じるが、処理信号が選択された回路ユニットで反転される。反転された信号は、伝送され、カスケードシステムにおける各回路ユニットのデューティサイクルオフセットを補償し抑制することができる。
【発明を実施するための最良の形態】
【００１０】
図３は、本発明によって形成され、デューティサイクルオフセットを抑制可能なカスケードシステム３０を示している。このカスケードシステムは、複数の回路ユニット３１，３２，３３，３４，３５を有する。これらの回路ユニットは、直列に接続されており、各回路ユニットが前段の回路ユニットから信号を受ける。例えば、第１段回路ユニット３１は、入力信号を受け、第２段回路ユニット３２は、第１段回路ユニット３１から信号を受け、第３段回路ユニット３３は、第２段回路ユニット３２から信号を受ける。
【００１１】
従来例への説明と同じように、このカスケードシステムがパネルに配置されてこれに信号を伝送したとき、パネルにおける寄生抵抗（Ｒ）及び寄生静電容量（Ｃ）によって伝送信号のデューティサイクルが変化する。従って、信号が各回路ユニットを介して伝送されてそのデューティサイクルが変化しデューティサイクルオフセットが生じるとき、処理信号は、選択された回路ユニット（例えば、第２段回路ユニット３２及び第４段回路ユニット３４）で本発明のカスケードシステム３０によって反転される。この反転信号は、デューティサイクルオフセットを補償するために伝送されて、デューティサイクルオフセットを所定範囲内に抑制する。
【００１２】
図４は、本発明のカスケードシステム３０によって伝送される信号のデューティサイクルタイミングを示しており、ここで入力信号は、入力高電位期間Ｔ1H及び入力低電位期間Ｔ1Lを持つ入力デューティサイクルを有する。入力高電位期間Ｔ1Hと入力低電位期間Ｔ1Lの比は、５０：５０であり、即ち入力信号のデューティサイクルは、５０％である。
【００１３】
入力信号が第１段回路ユニット３１を介して第２段回路ユニットに伝送される。第２段回路ユニット３２は、第２段デューティサイクルを有する第２段信号を受ける。この第２段デューティサイクルは、第２段受けの高電位期間Ｔ2RH及び第２段受けの低電位期間Ｔ2RLを有する。第２段受けの高電位期間Ｔ2RHと第２段受けの低電位期間Ｔ2RLの比は、６０：４０であり、即ち第２段信号のデューティサイクルは、６０％まで変化する。第２段受けの高電位期間Ｔ2RHは、入力高電位期間Ｔ1Hより長い。これの理由は、上述したように、パネルに寄生抵抗及び寄生静電容量が存在するからであり、例えば、第２段回路ユニット３２が受けた第２段信号のデューティサイクルは、５０％より大きく、第２段信号は、入力信号に比べある期間で遅延される。
【００１４】
第２段回路ユニット３２が受けた第２段信号は、第１デューティサイクルオフセット（約１０％）を生じさせるので、第２段信号は、第２段回路ユニット３２で反転器３２１によって第２段反転信号に反転される。第２段反転信号は、第２段反転の高電位期間Ｔ21H及び第２段反転の低電位期間Ｔ21Lを有する第２段反転デューティサイクルを持っている。第２段反転の高電位期間Ｔ21Hと第２段反転の低電位期間Ｔ21Lの比は、４０：６０である。第２段反転の高電位期間Ｔ21Hは、第２段受けの低電位期間Ｔ2RLに等しい。第２段反転の低電位期間Ｔ21Lは、第２段受けの高電位期間Ｔ2RHに等しい。
【００１５】
第２段回路ユニット３２に反転器３２１を加え、或いは、第２段回路ユニットに既存している反転機能を利用することによって、第２段信号を第２段反転信号に反転するプロセスが得られる。例えば、第２段回路ユニットは、ＲＳＤＳ(Reduced Swing Differential Signal)データ駆動器であってもよい。この駆動器にPOLINV機能が既に存在しており、この機能により第２段信号は第２段反転信号に反転可能となっている。
【００１６】
更に、第２段信号が第２段回路ユニット３２で第２段反転信号に反転されるとき、この第２段信号は、第２段回路ユニット３２の受信端又は送信端にて或いは信号処理の中で第２段反転信号へ反転可能となっている。即ち、第２段回路ユニット３２が第２段信号を受けると、この第２段信号はすぐ第２段反転信号に反転される。或いは、第２段回路ユニット３２が第２段信号を受けた後、信号処理を行う一部のステップによって第２段信号は第２段反転信号に反転される。もう一つの選択肢として、第２段信号は第２段回路ユニット３２に受信されて処理された後、第３段回路ユニット３３へ出力される前、第２段反転信号に反転される。なお、本実施例は、次の処理を例として挙げている。即ち、第２段回路ユニット３２が第２段信号を受けると、この第２段信号は即座に第２段反転信号に反転される。
【００１７】
約１０％のデューティサイクルオフセットは、信号が第１段回路ユニット３１によって処理されて伝送された後に発生するので、約１０％のデューティサイクルオフセットは、信号が第２段回路ユニット３２によって処理されて伝送された後に発生することも予測できる。一方、処理・伝送された信号は、第２段回路ユニット３２における第２段反転信号であって、第２段反転の高電位期間Ｔ21Hと第２段反転の低電位期間Ｔ21Lの比は、４０：６０である。即ち、第２段反転信号のデューティサイクルオフセットは、負の第１デューティサイクルオフセット（約-１０％）である。従って、これは第２段回路ユニット３２によって処理され第３段回路ユニットへ伝送される。第３段回路ユニット３３は、第３段デューティサイクルを有する第３段信号を受ける。第３段デューティサイクルは、第３段受けの高電位期間Ｔ3H及び第３段受けの低電位期間Ｔ3Lを有する。第３段受けの高電位期間Ｔ3Hと第３段受けの低電位期間Ｔ3Lの比は、５０：５０であり、第３段信号のデューティサイクルは、５０％である。
【００１８】
即ち、第３段デューティサイクルと第２段反転デューティサイクルとの間に、第２段デューティサイクルオフセット（これも約１０％）が存在している。第２段デューティサイクルオフセットは、第２段反転デューティサイクルの負の第１デューティサイクルオフセット（約１０％）を補償することができる。従って、第２段信号が第２段反転信号に反転されることで、第３段回路ユニット３３が受けた第３段信号のデューティサイクルを、入力デューティサイクル（５０％）と同じレベルに維持することができる。
【００１９】
同様に、前記信号が第３回路ユニット３３によって処理され伝送された後に約１０％のデューティサイクルオフセットが生じた場合、受信した第４段信号が反転器３４１又は回路ユニットの既存反転機能によって第４段回路ユニット３４で第４段反転信号に反転される。その後、この信号は、第４段回路ユニット３４によって処理され伝送されることで、約１０％のデューティサイクルオフセットを反転的に補償する。これにより、第５段回路ユニット３５が受けた第５段信号のデューティサイクルを、入力デューティサイクル（５０％）と同じレベルに維持することができる。
【００２０】
従って、所定の間隔（本発明の実施例における間隔は２である）に基づいて、少なくとも一つの回路ユニットが本発明のカスケードシステム３０によって選択され、処理信号がこの回路ユニットで反転される。そして、反転信号が伝送され、各回路ユニットを経由する信号伝送によって生じたデューティサイクルオフセットを補償する。このように、各回路ユニットの処理デューティサイクルと入力デューティサイクルとの間のオフセットは、所定の範囲内（本発明の実施例では０〜１０％である）に維持することができる。従って、信号の過大なデューティサイクルオフセットに起因するエラは、カスケードシステム全体において発生することがなく、カスケードシステムはパネルにおいて正常に作動することができる。
【００２１】
更に、上述した間隔を固定或いは非固定することができる。固定した場合、前記処理信号は、本発明の実施例で述べたように、第２段回路ユニット及び第４段回路ユニット等の回路ユニットで反転することが可能である。一方、非固定した場合、前記処理信号は、選択された非特定間隔の回路ユニット例えば第２段回路ユニット及び第５段回路ユニットで反転される。この間隔は、回路ユニットの特性に基づいて決めることができる。
【００２２】
本発明における複数の実施例は、図示しながら説明されたが、各種の修正及び改良は当業者であれば可能である。従って、本発明の実施例は、発明を説明するために挙げただけであって、限定するために挙げたわけではない。即ち、本発明は、図示した特定な方式に限定されるべきではなく、本発明の精神及び範疇を維持する全ての修正は、添付の請求項によって定められた範囲内に入っている。
【図面の簡単な説明】
【００２３】
【図１】図１は、従来のカスケードシステムを示す略図である。
【図２】図２は、従来のカスケードシステムによって伝送される信号のデューティサイクルタイミングを示している。
【図３】図３は、本発明のカスケードシステムを示す略図である。
【図４】図４は、本発明のカスケードシステムによって伝送される信号のデューティサイクルタイミングを示している。
【図１】
2006304311.tif 000003
【図２】
2006304311.tif 000004
【図３】
2006304311.tif 000005
【図４】
2006304311.tif 000006
【外国語明細書】
2006304311000001.pdf
2006304311000002.pdf
2006304311000003.pdf
2006304311000004.pdf