(57)【要約】【課題】３相電力変換装置の効率向上が要求されている。【解決手段】第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃとの間に３相交流−直流変換回路３とコンデンサ６と３相直流−交流変換回路７とを順次に接続する。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃから任意に選択された１つと第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃから任意に選択された１つとの間に同期化スイッチ８を接続する。制御信号形成回路１７に同期状態判定手段を設け、同期状態の時には同期化スイッチ８をオンに制御し、非同期状態の時には同期化スイッチ８をオフに制御する。同期化スイッチ８がオンの時には負荷が要求する有効電流の一部又は全部が３相直流−交流変換回路７を通らずに供給される。これにより電力損失が低減する。【選択図】図１
2006174633.tif 000002
【特許請求の範囲】
【請求項１】
３相交流入力電圧を供給するための第１、第２及び第３の交流入力端子と、
３相交流出力電圧を送出するための第１、第２及び第３の交流出力端子と、
前記第１、第２及び第３の交流入力端子に接続され且つ複数の交流−直流変換用スイッチを含んでいる３相交流−直流変換回路と、
前記３相交流−直流変換回路の対の直流出力端子間に接続されたコンデンサと蓄電池とのいずれか一方又は両方から成る蓄電手段と、
前記蓄電手段と前記第１、第２及び第３の交流出力端子との間に接続され且つ複数の直流−交流変換用スイッチを含んでいる３相直流−交流変換回路と、
前記第１、第２及び第３の交流入力端子から任意に選択された１つと前記第１、第２及び第３の交流出力端子から任意に選択された１つとの間に接続された同期化スイッチと、
前記３相交流−直流変換回路と前記３相直流−交流変換回路と前記同期化スイッチの制御端子に接続され、且つ前記３相交流−直流変換回路を制御する機能と前記３相直流−交流変換回路を制御する機能と前記３相直流−交流変換回路を前記３相交流入力電圧に同期させて駆動する時に前記同期化スイッチをオン状態に制御し、前記３相直流−交流変換回路を前記３相交流入力電圧に同期させないで駆動する時に前記同期化スイッチをオフ状態に制御する機能とを有している制御手段と
を備えていることを特徴とする３相電力変換装置。
【請求項２】
前記制御手段は、
前記第１、第２及び第３の交流入力端子の少なくとも１つに接続され且つ交流入力電圧の位相と周波数とのいずれか一方又は両方を検出する入力状態検出手段と、
前記第１、第２及び第３の交流出力端子における前記３相交流出力電圧の目標位相を示す信号と目標周波数を示す信号とのいずれか一方又は両方を発生する目標出力状態信号発生手段と、
前記入力状態検出手段と前記目標出力状態信号発生手段と前記同期化スイッチの制御端子とに接続され且つ前記３相交流入力電圧と前記３相交流出力電圧との同期状態を検出するために前記入力状態検出手段から得られた位相又は周波数を示す信号と前記目標出力状態信号発生手段から得られた目標位相又は目標周波数を示す信号との差が所定基準値以下か否かを判定する同期状態判定手段と、
前記入力状態検出手段と前記目標出力状態信号発生手段と前記同期状態判定手段とに接続され且つ前記差が前記所定基準値以下を示している時には前記入力状態検出手段から得られた位相又は周波数を示す信号を選択し、前記差が前記所定基準値以下を示していない時には前記目標出力状態信号発生手段から得られた前記目標位相又は目標周波数を示す信号を選択する選択手段と、
前記選択手段と前記３相直流−交流変換回路の前記直流−交流変換用スイッチの制御端子との間に接続され且つ前記選択手段の出力が示す位相又は周波数の３相交流出力電圧を発生するように前記直流−交流変換用スイッチを制御する制御信号を形成する機能を有している直流−交流変換制御回路と、
前記交流−直流変換用スイッチをオン・オフするためのＰＷＭ制御信号を形成して前記交流−直流変換用スイッチの制御端子に供給する交流−直流変換制御回路とを備えており、
且つ前記同期化スイッチの制御端子が前記同期状態判定手段に接続され、前記同期化スイッチは、前記差が前記所定基準値以下を示す前記同期状態判定手段の出力に応答してオン状態になり、前記差が前記所定基準値以下を示していない前記同期状態判定手段の出力に応答してオフ状態になることを特徴とする請求項１記載の３相電力変換装置。
【請求項３】
前記直流−交流変換制御回路は、
３相交流出力電圧を得るための第１、第２及び第３の基準正弦波を発生するものであって、前記選択手段に接続されており且つ前記選択手段から出力された位相又は周波数を示す信号に追従して前記第１、第２及び第３の基準正弦波電圧を送出する第１、第２及び第３の出力端子を有している基準正弦波発生手段と、
前記第１、第２及び第３の交流出力端子に接続された３相交流出力電圧検出器と、
前記基準正弦波発生手段の第１、第２及び第３の出力端子と前記３相交流出力電圧検出器の第１、第２及び第３の出力端子とに接続され且つ前記基準正弦波発生手段から得られた第１、第２及び第３の基準正弦波電圧と前記３相交流出力電圧検出器から得られた第１、第２及び第３の交流出力電圧検出信号との差を示す信号を形成する第１、第２及び第３の出力電圧制御用差信号形成手段と、
前記第１、第２及び第３の基準正弦波電圧よりも高い周波数を有する比較波を発生する比較波発生器と、
前記第１、第２及び第３の出力電圧制御用差信号形成手段と前記比較波発生器と前記直流−交流変換用スイッチの制御端子とに接続され且つ前記第１、第２及び第３の出力電圧制御用差信号形成手段の出力信号と前記比較波とを比較して前記直流−交流変換用スイッチをオン・オフするためのＰＷＭ制御信号を形成して前記直流−交流変換用スイッチの制御端子に供給する機能を有している直流−交流変換制御信号形成回路と
を備えていることを特徴とする請求項２記載の３相電力変換装置。
【請求項４】
前記交流−直流変換制御回路は、
前記第１、第２及び第３の交流入力端子に接続された３相交流入力電圧検出器と、
前記コンデンサに接続された直流電圧検出器と、
前記コンデンサの電圧の目標値を示す基準電圧源と、
前記直流電圧検出器と前記基準電圧源とに接続され且つ前記直流電圧検出器の出力と前記基準電圧源の基準値との差を示す信号を形成する機能を有している直流電圧制御用差信号形成手段と、
前記３相交流入力電圧検出器と前記直流電圧制御用差信号形成手段とに接続され且つ前記３相交流入力電圧検出器から得られた第２相電圧検出信号に前記差を示す信号を乗算する第１の乗算器と、
前記３相交流入力電圧検出器と前記直流電圧制御用差信号形成手段とに接続され且つ前記３相交流入力電圧検出器から得られた第３相電圧検出信号に前記差を示す信号を乗算する第２の乗算器と、
前記第２及び第３の交流入力端子を通って流れる電流を検出するための第１及び第２の電流検出器と、
前記第１の乗算器と前記第１の電流検出器とに接続され且つ前記第１の乗算器の出力と前記第１の電流検出器の出力との差を示す信号を形成する第１の電流制御用差信号形成手段と、
前記第２の乗算器と前記第２の電流検出器とに接続され且つ前記第２の乗算器の出力と前記第２の電流検出器の出力との差を示す信号を形成する第２の電流制御用差信号形成手段と、
前記第２及び第３相電圧検出信号より高い周波数を有して比較波を発生する比較波発生器と、
前記第１及び第２の電流制御用差信号形成手段と前記比較波発生器と前記３相交流−直流変換回路とに接続され且つ前記第１及び第２の電流制御用差信号形成手段の出力と前記比較波とを比較して前記３相交流―直流変換回路の前記複数の交流−直流変換用スイッチをオン・オフするためのＰＷＭ制御信号を形成して前記前記複数の交流−直流変換用スイッチの制御端子に供給する機能を有している交流−直流変換制御信号形成回路と
とから成ることを特徴とする請求項２記載の３相電力変換装置。
【請求項５】
更に、前記第１、第２及び第３の交流入力端子と前記３相交流−直流変換回路との間に接続された第１、第２及び第３のインダクタを有し、
前記３相交流−直流変換回路は、アノードが前記第１のインダクタを介して前記第１の交流入力端子に接続され且つカソードが前記コンデンサの正端子に接続された第１のダイオードと、アノードが前記コンデンサの負端子に接続され且つカソードが前記第１のインダクタを介して前記第１の交流入力端子に接続された第２のダイオードと、アノードが前記第２のインダクタを介して前記第２の交流入力端子に接続され且つカソードが前記コンデンサの正端子に接続された第３のダイオードと、アノードが前記コンデンサの負端子に接続され且つカソードが前記第２のインダクタを介して前記第２の交流入力端子に接続された第４のダイオードと、アノードが前記第３のインダクタを介して前記第３の交流入力端子に接続され且つカソードが前記コンデンサの正端子に接続された第５のダイオードと、アノードが前記コンデンサの負端子に接続され且つカソードが前記第３のインダクタを介して前記第３の交流入力端子に接続された第６のダイオードと、前記第１、第２、第３、第４、第５及び第６のダイオードにそれぞれ並列に接続された第１、第２、第３、第４、第５及び第６の交流−直流変換用スイッチとを有し、
前記制御手段は、前記同期化スイッチのオン期間に前記第３、第４、第５及び第６の交流−直流変換用スイッチをＰＷＭ制御し且つ前記第１及び第２の交流−直流変換用スイッチをオフ状態に保ち、前記同期化スイッチのオフ期間に前記第１、第２、第３、第４、第５及び第６の交流−直流変換用スイッチをＰＷＭ制御する機能を有していることを特徴とする請求項１記載の３相電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３相交流−直流−３相交流変換が可能な３相電力変換装置に関する。
【背景技術】
【０００２】
従来の３相電力変換装置は、例えば後記特許文献１に示されているように、３相交流入力端子にインダクタを介して接続された３相ＰＷＭ（パルス幅変調）形式の３相交流−直流（ＡＣ−ＤＣ）変換回路と、３相交流−直流変換回路の対の直流端子間に接続されたコンデンサと、このコンデンサに接続された３相ＰＷＭ形式の３相直流−交流（ＤＣ−ＡＣ）変換回路とから成る。
【０００３】
３相交流−直流変換回路即ち３相コンバータ回路は、３相ブリッジ接続された６個のダイオードと、６個のダイオードにそれぞれ逆方向並列接続された６個の交流−直流変換用スイッチとから成る。また、３相直流−交流変換回路即ち３相インバータ回路は、３相ブリッジ接続された６個の直流−交流変換用スイッチと、６個の直流−交流変換用スイッチにそれぞれ逆方向並列接続された６個の帰還ダイオードとから成る。
【特許文献１】特開２０００−１１６１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、６個の直流−交流変換用スイッチを介して３相交流電力の全てを供給すると、６個の直流−交流変換用スイッチの電力損失（スイッチング損失及び導通損失）が比較的大きくなって高効率の３相電力変換装置を提供することが難しい。
また、６個の交流−直流変換用スイッチの全てをＰＷＭ制御すると、これ等のスイッチング損失によって高効率の３相電力変換装置を提供することが難しい。
【０００５】
従って、本発明が解決しようとする課題は、高効率の３相電力変換装置を提供することが困難なことである。
【課題を解決するための手段】
【０００６】
上記課題を解決するための本発明は、
３相交流入力電圧を供給するための第１、第２及び第３の交流入力端子と、
３相交流出力電圧を送出するための第１、第２及び第３の交流出力端子と、
前記第１、第２及び第３の交流入力端子に接続され且つ複数の交流−直流変換用スイッチを含んでいる３相交流−直流変換回路と、
前記３相交流−直流変換回路の対の直流出力端子間に接続されたコンデンサと蓄電池とのいずれか一方又は両方から成る蓄電手段と、
前記蓄電手段と前記第１、第２及び第３の交流出力端子との間に接続され且つ複数の直流−交流変換用スイッチを含んでいる３相直流−交流変換回路と、
前記第１、第２及び第３の交流入力端子から任意に選択された１つと前記第１、第２及び第３の交流出力端子から任意に選択された１つとの間に接続された同期化スイッチと、
前記３相交流−直流変換回路と前記３相直流−交流変換回路と前記同期化スイッチの制御端子に接続され、且つ前記３相交流−直流変換回路を制御する機能と前記３相直流−交流変換回路を制御する機能と前記３相直流−交流変換回路を前記３相交流入力電圧に同期させて駆動する時に前記同期化スイッチをオン状態に制御し、前記３相直流−交流変換回路を前記３相交流入力電圧に同期させないで駆動する時に前記同期化スイッチをオフ状態に制御する機能とを有している制御手段と
を備えていることを特徴とする３相電力変換装置に係わるものである。
【０００７】
請求項２に示すように、前記制御手段は、
前記第１、第２及び第３の交流入力端子の少なくとも１つに接続され且つ交流入力電圧の位相と周波数とのいずれか一方又は両方を検出する入力状態検出手段と、
前記第１、第２及び第３の交流出力端子における前記３相交流出力電圧の目標位相を示す信号と目標周波数を示す信号とのいずれか一方又は両方を発生する目標出力状態信号発生手段と、
前記入力状態検出手段と前記目標出力状態信号発生手段と前記同期化スイッチの制御端子とに接続され且つ前記３相交流入力電圧と前記３相交流出力電圧との同期状態を検出するために前記入力状態検出手段から得られた位相又は周波数を示す信号と前記目標出力状態信号発生手段から得られた目標位相又は目標周波数を示す信号との差が所定基準値以下か否かを判定する同期状態判定手段と、
前記入力状態検出手段と前記目標出力状態信号発生手段と前記同期状態判定手段とに接続され且つ前記差が前記所定基準値以下を示している時には前記入力状態検出手段から得られた位相又は周波数を示す信号を選択し、前記差が前記所定基準値以下を示していない時には前記目標出力状態信号発生手段から得られた前記目標位相又は目標周波数を示す信号を選択する選択手段と、
前記選択手段と前記３相直流−交流変換回路の前記直流−交流変換用スイッチの制御端子との間に接続され且つ前記選択手段の出力が示す位相又は周波数の３相交流出力電圧を発生するように前記直流−交流変換用スイッチを制御する制御信号を形成する機能を有している直流−交流変換制御回路と、
前記交流−直流変換用スイッチをオン・オフするためのＰＷＭ制御信号を形成して前記交流−直流変換用スイッチの制御端子に供給する交流−直流変換制御回路とを備えており、
且つ前記同期化スイッチの制御端子が前記同期状態判定手段に接続され、前記同期化スイッチは、前記差が前記所定基準値以下を示す前記同期状態判定手段の出力に応答してオン状態になり、前記差が前記所定基準値以下を示していない前記同期状態判定手段の出力に応答してオフ状態になることが望ましい。
【０００８】
請求項３に示すように、前記直流−交流変換制御回路は、
３相交流出力電圧を得るための第１、第２及び第３の基準正弦波を発生するものであって、前記選択手段に接続されており且つ前記選択手段から出力された位相又は周波数を示す信号に追従して前記第１、第２及び第３の基準正弦波電圧を送出する第１、第２及び第３の出力端子を有している基準正弦波発生手段と、
前記第１、第２及び第３の交流出力端子に接続された３相交流出力電圧検出器と、
前記基準正弦波発生手段の第１、第２及び第３の出力端子と前記３相交流出力電圧検出器の第１、第２及び第３の出力端子とに接続され且つ前記基準正弦波発生手段から得られた第１、第２及び第３の基準正弦波電圧と前記３相交流出力電圧検出器から得られた第１、第２及び第３の交流出力電圧検出信号との差を示す信号を形成する第１、第２及び第３の出力電圧制御用差信号形成手段と、
前記第１、第２及び第３の基準正弦波電圧よりも高い周波数を有する比較波を発生する比較波発生器と、
前記第１、第２及び第３の出力電圧制御用差信号形成手段と前記比較波発生器と前記直流−交流変換用スイッチの制御端子とに接続され且つ前記第１、第２及び第３の出力電圧制御用差信号形成手段の出力信号と前記比較波とを比較して前記直流−３相交流入力電圧検出器と交流変換用スイッチをオン・オフするためのＰＷＭ制御信号を形成して前記直流−交流変換用スイッチの制御端子に供給する機能を有している直流−交流変換制御信号形成回路とを備えていることが望ましい。
【０００９】
請求項４に示すように、前記交流−直流変換制御回路は、
前記第１、第２及び第３の交流入力端子に接続された３相交流入力電圧検出器と、
前記コンデンサに接続された直流電圧検出器と、
前記コンデンサの電圧の目標値を示す基準電圧源と、
前記直流電圧検出器と前記基準電圧源とに接続され且つ前記直流電圧検出器の出力と前記基準電圧源の基準値との差を示す信号を形成する機能を有している直流電圧制御用差信号形成手段と、
前記３相交流入力電圧検出器と前記直流電圧制御用差信号形成手段とに接続され且つ前記３相交流入力電圧検出器から得られた第２相電圧検出信号に前記差を示す信号を乗算する第１の乗算器と、
前記前記３相交流入力電圧検出器と前記直流電圧制御用差信号形成手段とに接続され且つ前記前記３相交流入力電圧検出器から得られた第３相電圧検出信号に前記差を示す信号を乗算する第２の乗算器と、
前記第２及び第３の交流入力端子を通って流れる電流を検出するための第１及び第２の電流検出器と、
前記第１の乗算器と前記第１の電流検出器とに接続され且つ前記第１の乗算器の出力と前記第１の電流検出器の出力との差を示す信号を形成する第１の電流制御用差信号形成手段と、
前記第２の乗算器と前記第２の電流検出器とに接続され且つ前記第２の乗算器の出力と前記第２の電流検出器の出力との差を示す信号を形成する第２の電流制御用差信号形成手段と、
前記第２及び第３相電圧検出信号より高い周波数を有して比較波を発生する比較波発生器と、
前記第１及び第２の電流制御用差信号形成手段と前記比較波発生器と前記３相交流−直流変換回路とに接続され且つ前記第１及び第２の電流制御用差信号形成手段の出力と前記比較波とを比較して前記３相交流−直流変換回路の前記複数の交流−直流変換用スイッチをオン・オフするためのＰＷＭ制御信号を形成して前記前記複数の交流−直流変換用スイッチの制御端子に供給する機能を有している交流−直流変換制御信号形成回路と
とから成ることが望ましい。
【００１０】
請求項５に示すように、更に、前記第１、第２及び第３の交流入力端子と前記３相交流−直流変換回路との間に接続された第１、第２及び第３のインダクタを有し、
前記３相交流−直流変換回路は、アノードが前記第１のインダクタを介して前記第１の交流入力端子に接続され且つカソードが前記コンデンサの正端子に接続された第１のダイオードと、アノードが前記コンデンサの負端子に接続され且つカソードが前記第１のインダクタを介して前記第１の交流入力端子に接続された第２のダイオードと、アノードが前記第２のインダクタを介して前記第２の交流入力端子に接続され且つカソードが前記コンデンサの正端子に接続された第３のダイオードと、アノードが前記コンデンサの負端子に接続され且つカソードが前記第２のインダクタを介して前記第２の交流入力端子に接続された第４のダイオードと、アノードが前記第３のインダクタを介して前記第３の交流入力端子に接続され且つカソードが前記コンデンサの正端子に接続された第５のダイオードと、アノードが前記コンデンサの負端子に接続され且つカソードが前記第３のインダクタを介して前記第３の交流入力端子に接続された第６のダイオードと、前記第１、第２、第３、第４、第５及び第６のダイオードにそれぞれ並列に接続された第１、第２、第３、第４、第５及び第６の交流−直流変換用スイッチとを有し、
前記制御手段は、前記同期化スイッチのオン期間に前記第３、第４、第５及び第６の交流−直流変換用スイッチをＰＷＭ制御し且つ前記第１及び第２の交流−直流変換用スイッチをオフ状態に保ち、前記同期化スイッチのオフ期間に前記第１、第２、第３、第４、第５及び第６の交流−直流変換用スイッチをＰＷＭ制御する機能を有していることことが望ましい。
【００１１】
前記第１、第２、第３、第４、第５及び第６のダイオードは前記第１、第２、第３、第４、第５及び第６の交流−直流変換用スイッチの内蔵ダイオードであることが望ましい。
【発明の効果】
【００１２】
本発明は次の効果を有する。
（１）  ３相直流−交流変換回路を３相交流入力電圧に同期駆動する時には同期化スイッチがオン状態に制御される。同期化スイッチがオン状態の時には、第１、第２及び第３の交流入力端子から選択された１つと第１、第２及び第３の交流出力端子から選択された１つとが電気的に接続される。例えば、第１の交流入力端子と第１の交流出力端子とが同期化スイッチで接続された時には、第１の交流出力端子に接続される負荷が要求する有効電流の全部又は一部を３相直流−交流変換回路を介さずに第１の交流入力端子と同期化スイッチと第１の交流出力端子との経路で供給することができる。このため、３相直流−交流変換回路の第１の交流出力端子が接続された第１の相の直流−交流変換用スイッチから有効電流の全部又は一部を供給することが不要になり、ここでの電力損失即ちスイッチング損失及び導通損失が少なくなり、３相電力変換装置の高効率化が達成される。
（２）  もし、３相直流−交流変換回路から得られる３相交流出力電圧の周波数が固定されている場合において、３相交流入力電圧の周波数異常が生じた時には、同期化スイッチをオフにして３相直流−交流変換回路を３相交流入力電圧に対して非同期状態で駆動することができる。これにより、３相交流−直流変換回路と３相直流−交流変換回路との両方の駆動を継続し、３相直流−交流変換回路からの電力供給の停止を防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
次に、図面を参照して本発明の実施形態を説明する。
【実施例１】
【００１４】
図１に示す実施例１に従う３相電力変換装置は３相無停電電源装置と呼ぶこともできるものであって、大別して３相交流入力電圧を供給するための第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、３相交流出力電圧を送出するための第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃと、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続され且つ複数の交流−直流変換用スイッチを含んでいる３相交流−直流変換回路３と、３相交流−直流変換回路３の対の直流出力端子４、５間に接続された直流リンクコンデンサ又は平滑コンデンサと呼ぶこともできるコンデンサ６と、コンデンサ６と第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃとの間に接続され且つ複数の直流−交流変換用スイッチを含んでいる３相直流−交流変換回路７と、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃから任意に選択された第１の交流入力端子１ａと第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃから任意に選択された第１の交流出力端子２ａとの間に接続された同期化スイッチ８と、３相交流―直流変換回路３と３相直流―交流変換回路７と同期化スイッチ８の制御端子に接続され且つ３相交流−直流変換回路３を制御する機能と３相直流―交流変換回路７を制御する機能と有し且つ３相直流−交流変換回路７を３相交流入力電圧に同期させて駆動する時に同期化スイッチ８をオン状態に制御し、３相直流−交流変換回路７を３相交流入力電圧に同期させないで駆動する時に同期化スイッチ８をオフ状態に制御する機能を有している制御手段９と、高周波フィルタを構成するための第１、第２、第３、第４、第５及び第６のフィルタ用コンデンサＣ1 、Ｃ2 、Ｃ3 、Ｃ4 、Ｃ5 、Ｃ6 と第１、第２、第３、第４、第５及び第６のインダクタＬ1 、Ｌ2 、Ｌ3 、Ｌ4 、Ｌ5 、Ｌ6と、制御手段９の一部と見なすこともできるＳ相（第２相）及びＴ相（第３相）電流検出器１０、１１と、同期化スイッチ８に並列に接続されたコンデンサ１２とを有する。
【００１５】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは例えば図示されていない５０Ｈｚの商用３相交流電源等の３相交流電源に接続され、互いに１２０度の位相差を有する第１、第２及び第３相交流電圧を供給する。
【００１６】
３相交流−直流変換回路３は３相スイッチング整流回路又は３相ＰＷＭ整流回路と呼ぶこともできるものであって、図２に示すように３相ブリッジ接続された第１、第２、第３、第４、第５及び第６のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 と、第１〜第６のダイオードＤ1 〜Ｄ6 にそれぞれ並列接続されたＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）から成る第１、第２、第３、第４、第５及び第６の交流−直流変換用スイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 とから成る。図２では第１〜第６のダイオードＤ1 〜Ｄ6 が個別ダイオードとして示されているが、この代りに第１〜第６の交流−直流変換用スイッチＱ1 〜Ｑ6 の内蔵即ち寄生ダイオードとすることができる。
【００１７】
本実施例では第１〜第６の交流−直流変換用スイッチＱ1 〜Ｑ6 としてＩＧＢＴが使用されているが、第１〜第６の交流−直流変換用スイッチＱ1 〜Ｑ6 をＩＧＢＴ以外のトランジスタ、ＦＥＴ等の別の半導体スイッチで構成することもできる。また、第１〜第６のダイオードＤ1 〜Ｄ6を上記別の半導体スイッチの内蔵即ち寄生ダイオードとすることができる。
【００１８】
第１、第３及び第５のダイオードＤ1 、Ｄ3 、Ｄ5 のアノードは第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を介して第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続され、これ等のカソードは正側直流出力端子４を介してコンデンサ６の正端子に接続されている。第２、第４及び第６のダイオードＤ2 、Ｄ4 、Ｄ6 のアノードは負側直流出力端子５を介してコンデンサ６の負端子に接続され、これ等のカソードは第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を介して第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続されている。
【００１９】
蓄電手段としてのコンデンサ６は３相交流−直流変換回路３の対の直流出力端子４、５間に接続され、３相交流−直流変換回路３の出力で充電され、次段の３相直流−交流変換回路７の直流電源として機能する。なお、蓄電手段をコンデンサ６とここに並列に接続した蓄電池とで構成することができる。また、蓄電手段をコンデンサ６の代わりの蓄電池のみで構成することができる。また、蓄電池に直列に逆流阻止用ダイオードを接続すること、及び蓄電池に充電回路を接続することができる。
【００２０】
３相直流−交流変換回路７は、直流を３相交流に変換する回路であって図２に示すように３相ブリッジ接続されたＩＧＢＴから成る第１、第２、第３、第４、第５及び第６の直流−交流変換用スイッチＱa 、Ｑb 、Ｑc 、Ｑd 、Ｑe 、Ｑf とこれ等に並列に接続された第１、第２、第３、第４、第５及び第６の帰還ダイオードＤa 、Ｄb 、Ｄc 、Ｄd 、Ｄe 、Ｄf とから成る。図２では第１〜第６の帰還ダイオードＤa 〜Ｄf が個別ダイオードで示されているが、これ等を第１〜第６の直流−交流変換用スイッチＱa 〜Ｑf の内蔵即ち寄生ダイオードとすることもできる。また、第１〜第６の直流−交流変換用スイッチＱa 〜Ｑf をＩＧＢＴ以外のトランジスタ、ＦＥＴ等の別の半導体スイッチで構成することもできる。また、第１〜第６の帰還ダイオードＤa 〜Ｄｆを上記別の半導体スイッチの内蔵ダイオードとすることができる。
【００２１】
第１、第３及び第５の直流−交流変換用スイッチＱa 、Ｑc 、Ｑe の一方の主端子（コレクタ）はコンデンサ６の正端子に接続され、これ等の他方の主端子（エミッタ）は第４、第５及び第６のインダクタＬ4 、Ｌ5 、Ｌ6 を介して第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃに接続されている。第２、第４及び第６の直流−交流変換用スイッチＱb 、Ｑd 、Ｑf の一方の主端子（コレクタ）は第４、第５及び第６のインダクタＬ4 、Ｌ5 、Ｌ6 を介して第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃに接続され、これ等の他方の主端子（エミッタ）はコンデンサ６の負端子に接続されている。
【００２２】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと３相交流−直流変換回路３との間の３相ラインに直列に接続された第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 は３相交流−直流変換回路３のＰＷＭ制御によって生じる入力電流の高周波成分を除去するためのフィルタ機能を有する他に、入力電流の波形改善及び力率改善のための電流を流すための機能を有する。なお、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を寄生インダクタンスを有する交流ラインで構成することもできる。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃ間に接続された第１、第２及び第３のフィルタ用コンデンサＣ1 、Ｃ2 、Ｃ3 は３相交流−直流変換回路３のＰＷＭ制御によって生じる入力電流の高周波成分を除去するためのフィルタ機能を有する。
【００２３】
３相直流−交流変換回路７と第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃとの間の交流ラインに直列に接続された第４、第５及び第６のインダクタＬ4 、Ｌ5 、Ｌ6 は３相直流−交流変換回路７のＰＷＭ制御された出力電圧の高周波成分を除去して正弦波にするためのフィルタ機能を有する。第４、第５及び第６のインダクタＬ4 、Ｌ5 、Ｌ6 を個別素子とする代りに寄生インダクタンスを有する交流ラインで構成することもできる。第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃ間に接続された第４、第５及び第６のフィルタ用コンデンサＣ4 、Ｃ5 、Ｃ6 は３相直流−交流変換回路７のＰＷＭ制御された出力電圧の高周波成分を除去して正弦波にするためのフィルタ機能を有する。
【００２４】
入力段の高周波フィルタ及び出力段の高周波フィルタは図１及び図２に示す第１〜第６のインダクタＬ1 〜Ｌ6 と第１〜第６のフィルタ用コンデンサＣ1 〜Ｃ6 とに基づく回路に限定されるものでなく、変形可能なものである。例えば、第１〜第６のフィルタ用コンデンサＣ1 〜Ｃ6 を省くこともできる。
【００２５】
図１及び図２において本発明に従う同期化スイッチ８は、第１の交流入力端子１ａと第１の交流出力端子２ａとの間に接続されている。しかし、同期化スイッチ８を第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃから任意に選択された１つと第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃから任意に選択された１つとの間に接続することができる。同期化スイッチ８は半導体スイッチ、機械的スイッチ（開閉器）等で構成することができる。しかし、低コスト化、及び高効率化のために同期化スイッチ８を機械的スイッチで構成することが望ましい。同期化スイッチ８を半導体スイッチで構成する場合には、２つのサイリスタの逆並列回路、ダイオード内蔵のＩＧＢＴの逆直列回路等の交流スイッチ回路で形成することが望ましい。
【００２６】
同期化スイッチ８がオンの時には、３相直流−交流変換回路７が３相交流入力電圧に同期化駆動される。同期化スイッチ８がオフの時には、３相直流−交流変換回路７が３相交流入力電圧に無関係に駆動される。
同期化スイッチ８に並列接続された交流コンデンサ１２はノイズ防止等の機能を有する。
【００２７】
図１に示す制御手段９は、３相交流−直流変換回路３、３相直流−交流変換回路７及び同期化スイッチ８を制御する機能を得るために入力電圧検出器１３、入力電流検出回路１４、直流電圧検出器１５、出力電圧検出器１６、制御信号形成回路１７、第１の駆動回路１８、及び第２の駆動回路１９を有する。
【００２８】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続された入力電圧検出器１３は、３相交流入力電圧の第１、第２及び第３相電圧Ｖr 、Ｖs 、Ｖt 即ちＲ相、Ｓ相及びＴ相電圧を検出してライン２０、２１、２２に送出する。
【００２９】
Ｓ相及びＴ相電流検出器１０、１１は第２及び第３の交流入力端子１ｂ、１ｃと第２及び第３のコンデンサＣ２，Ｃ３との間の電源ラインに電気的又は電磁的に結合されている。Ｓ相及びＴ相電流検出器１０、１１に接続された入力電流検出回路１４は第２及び第３の交流入力端子１ｂ、１ｃを流れるＳ相及びＴ相電流Ｉs 、Ｉt を検出してＳ相及びＴ相電流検出ライン２３、２４に送出する。この実施例ではＳ相及びＴ相電流検出器１０、１１と入力電流検出回路１４とによって入力電流検出手段が形成されているが、Ｓ相及びＴ相電流検出器１０、１１が目的とするＳ相及びＴ相電流Ｉs 、Ｉt を出力する場合には入力電流検出手段から入力電流検出回路１４を省くことができる。なお、説明を容易にするために第２及び第３の交流入力端子１ｂ、１ｃを流れる電流と入力電流検出回路１４の出力電流との両方が同一のＩs 、Ｉt で示されている。
【００３０】
コンデンサ６の対の端子間に接続された直流電圧検出器１５は、ライン２６にコンデンサ６の電圧を示す直流検出電圧Ｖdcを送出する。なお、図１の直流電圧検出手段としての直流電圧検出器１５を図３に示す交流―直流変換制御回路３６に含めて示すこともできる。  
【００３１】
第１、第２及び第３の交流出力端子２ａ、２ｂ、２ｃに接続された３相交流出力電圧検出手段としての出力電圧検出器１６は、３相交流出力電圧の第１、第２及び第３相電圧Ｖa 、Ｖb 、Ｖc をライン２７、２８、２９に送出する。なお、図１の出力電圧検出器１６を図３の直流―交流変換制御回路３７に含めて示すこともできる。
【００３２】
第１の駆動回路１８は制御信号形成回路１７と３相交流−直流変換回路３との間に接続され、制御信号形成回路１７の出力ライン３０ａ、３０ｂ、３０ｃに送出されたＲ相（第１相）、Ｓ相（第２相）及びＴ相（第３相）交流−直流変換制御信号Ｇｒ，Ｇs 、Ｇt に応答して図２の第１〜第６の交流−直流変換用スイッチＱ１ 〜Ｑ6 の制御信号を形成し、これ等を第１〜第６の交流−直流変換用スイッチＱ１ 〜Ｑ6 の制御端子（ゲート）に送る。図２の第２、第４及び第６の交流−直流変換用スイッチＱ２，Ｑ4 、Ｑ6は第１、第３及び第５の交流−直流変換用スイッチＱ１、Ｑ3 、Ｑ5 と逆にオン・オフ動作する。なお、図１の第１の駆動回路１８を図３の交流―直流変換制御回路３６に含めて示すこともできる。
この、第１の駆動回路１８は、電力損失低減のために同期化スイッチ８のオン期間に第１及び第２の交流−直流変換用スイッチＱ１、Ｑ２をオフに保つ機能を有している。この機能を得るために同期化スイッチ８を制御すためのライン４１と第１の駆動回路１８との間が図１において一部を省いて示すライン４１ａで接続されている。第１の駆動回路１８の詳細は後述する。
【００３３】
第２の駆動回路１９は制御信号形成回路１７と３相直流−交流変換回路７との間に接続され、制御信号形成回路１７の出力ライン３２、３３、３４に送出された第１、第２及び第３相直流−交流変換制御信号Ｇ1 、Ｇ2 、Ｇ3 に応答して図２に示す第１〜第６の直流−交流変換用スイッチＱa〜Ｑfの制御信号を形成し、これ等を図２の第１〜第６の直流−交流変換用スイッチＱa 〜Ｑf の制御端子（ゲート）に送る。第１、第３及び第５の直流−交流変換用スイッチＱa 、Ｑc 、Ｑe は周知のように第２、第４及び第６の直流−交流変換用スイッチＱb 、Ｑd 、Ｑf と逆にオン・オフ動作する。なお、図１の第２の駆動回路１９を図３の直流―交流変換制御回路３７に含めて示すこともできる。
【００３４】
制御信号形成回路１７から導出されているライン４１は例えば半導体スイッチから成る同期化スイッチ８の制御端子に接続されている。同期化スイッチ８はライン４１から与えられる同期状態を示す信号に応答してオン状態になり、非同期状態を示す信号に応答してオフ状態になるように形成されている。
【００３５】
図１の制御信号形成回路１７は、図３に詳しく示すように大別して同期化スイッチ制御信号及び位相指令形成回路３５と、交流−直流変換制御回路３６と、直流−交流変換制御回路３７とから成る。
【００３６】
同期化スイッチ制御信号及び位相指令形成回路３５は、同期化スイッチ８をオン・オフ制御するための同期化スイッチ制御信号をライン４１に送出する機能と、３相交流−直流変換回路３及び３相直流−交流変換回路７の駆動に必要な位相信号をライン５３に送出する機能とを有する。
【００３７】
図３の同期化スイッチ制御信号及び位相指令形成回路３５は、図４に詳しく示すように大別して入力状態検出手段３８と、目標出力状態信号発生手段３９と、同期状態判定手段４０と、同期化スイッチ制御信号伝送手段としてのライン４１と、選択手段４２とを有する。
【００３８】
入力状態検出手段３８は、ライン２０、２１、２２によって図１の入力電圧検出器１３に接続された位相検出器４３と、この位相検出器４３に接続された微分回路４４とから成る。位相検出器４３はライン２０、２１、２２の第１、第２及び第３相電圧Ｖr 、Ｖs 、Ｖt の内の少なくとも１つに基づいて交流入力電圧の位相を示す交流入力電圧位相信号θ1 を図６（Ｂ）に示すように発生する。この実施例では３つのライン２０、２１、２２から選択された１つの相の交流入力電圧によって交流入力電圧位相信号θ1 を形成しているが、３つの相の交流入力電圧の全部の位相信号を形成することもできる。図６（Ｂ）の交流入力電圧位相信号θ1 は交流入力電圧と同一の周期を有している。なお、入力電圧検出器１３を入力状態検出手段３８に含めて示すこともできる。
【００３９】
微分回路４４は位相検出器４３から得られた図６（Ｂ）の交流入力電圧位相信号θ1 を微分して図６（Ｃ）に示す交流入力電圧周波数信号ｆ1 を形成するものである。この実施例では入力状態検出手段３８が交流入力電圧位相信号θ1 と交流入力電圧周波数信号ｆ1 との両方を発生するが、同期状態判定手段４０及び選択手段４２が交流入力電圧位相信号θ1 と交流入力電圧周波数信号ｆ1 とのいずれか一方のみを要求している時には、入力状態検出手段３８を位相検出器４３のみで構成するか、又はこの代りの交流入力電圧周波数検出器のみで構成することができる。
【００４０】
目標出力状態信号発生手段３９は、目標出力周波数発生器４５と積分回路４６とから成る。目標出力周波数発生器４５は図１の３相直流−交流変換回路７の目標出力周波数ｆr を示す図６（Ａ）の信号を発生する。この実施例の目標出力周波数ｆr は固定の周波数（例えば５０Hz）である。目標出力周波数発生器４５に接続された積分回路４６は図６（Ｄ）に示す目標出力位相信号θ2 を形成するものである。図６（Ｄ）の目標出力位相信号θ2 は図６（Ａ）の目標出力周波数ｆr と同一の周期を有している。この実施例では同期状態判定手段４０及び選択手段４２が３相の内の１相のみの信号を要求しているので、目標出力状態信号発生手段３９も１相のみの信号を出力するが、同期状態判定手段４０及び選択手段４２が３相の信号を要求する時には、目標出力状態信号発生手段３９を３相分の目標出力状態信号を発生するように変形することができる。また、同期状態判定手段４０と選択手段４２とが目標出力周波数ｆｒ と目標出力位相信号θ2 とのいずれか一方のみを要求している時には、目標出力状態信号発生手段３９を目標出力周波数発生器４５のみとするか、又はこの代りに目標出力位相信号発生器のみを設けることができる。
【００４１】
同期状態判定手段４０は、３相交流入力端子１ａ、１ｂ、１ｃの３相交流入力電圧と３相直流−交流変換回路７から得られる３相交流出力電圧との同期状態を判定するものであって、周波数比較器４７と電圧比較器４８と基準電圧源４９とから成る。
【００４２】
周波数比較器４７の一方の入力端子は目標出力周波数発生器４５に接続され、他方の入力端子は入力状態検出手段３８の微分回路４４に接続されている。従って、周波数比較器４７は図６（Ａ）の目標出力周波数ｆr と図６（Ｃ）の交流入力電圧周波数信号ｆ1 とを比較し、両者の差の絶対値に対応する電圧レベルを有する出力を発生する。
【００４３】
電圧比較器４８の一方の入力端子は周波数比較器４７に接続され、他方の入力端子は基準電圧源４９に接続されている。基準電圧源４９は３相直流−交流変換回路７の同期化運転のための許容周波数偏差ΔＶf の最大値に相当する基準電圧Ｖfrを発生する。従って、周波数偏差ΔＶf の絶対値が基準電圧Ｖfrよりも小さい時には電圧比較器４８から第１の電圧レベル（例えば高レベル）の出力が得られ、周波数偏差ΔＶf の絶対値が基準電圧Ｖfrよりも大きい時には電圧比較器４８から第２の電圧レベル（例えば低レベル）の出力が得られる。電圧比較器４８から第１の電圧レベルの出力が得られている期間は同期化許容期間であり、第２の電圧レベルの出力が得られている期間は同期化禁止期間である。
【００４４】
この実施例では同期状態判定手段４０を構成するために周波数比較器４７が設けられているが、この代りに位相比較器を設け、ここに位相検出器４３の出力と積分回路４６又はこれに相当する目標出力位相信号発生器の出力を入力させ、位相比較によって同期化状態を判定することができる。また、電圧比較器４８と基準電圧源４９との代りに、基準電圧Ｖfrに相当するしきい値を有する非反転増幅器、又は反転増幅器、又はＮＯＴ回路等の論理回路を設け、しきい値を基準電圧Ｖfrとして利用して２値出力を得ることができる。
【００４５】
電圧比較器４８に接続されたライン４１は、図１及び図２の同期化スイッチ８の制御端子に接続されている。勿論、このライン４１に駆動回路を付加することができる。
【００４６】
選択手段４２は、例えば半導体スイッチから成る第１及び第２のスイッチ５０、５１と否定回路即ちＮＯＴ回路５２とを有している。第１のスイッチ５０は位相検出器４３とライン５３との間に接続されている。この第１のスイッチ５０の制御端子は電圧比較器４８に接続されているので、電圧比較器４８の出力が同期化状態を示す第１の電圧レベル（高レベル）の時にのみオン状態となり、位相検出器４３から得られた交流入力電圧位相信号θ1 をライン５３に送出する。
【００４７】
第２のスイッチ５１は目標出力位相信号発生手段としての積分回路４６とライン５３との間に接続されている。この第２のスイッチ５１の制御端子はＮＯＴ回路５２を介して電圧比較器４８に接続されているので、電圧比較器４８の出力が非同期状態を示す第２の電圧レベル（低レベル）の時にのみオン状態になり、積分回路４６から得られた目標出力位相信号をライン５３に送出する。なお、図３の交流−直流変換制御回路３６及び直流−交流変換制御回路３７が位相信号の代りに周波数を要求している時には、図４の第１のスイッチ５０を周波数信号形成手段としての微分回路４４に接続し、第２のスイッチ５１を目標出力周波数発生器４５に接続する。
【００４８】
図３に示されている交流−直流変換制御回路３６は、直流電圧制御用減算器５４と、基準電圧源５５と、直流電圧制御用比例積分（ＩＰ）回路５６と、Ｓ相（第２相）及びＴ相（第３相）乗算器５７、５８と、Ｓ相及びＴ相電流制御用減算器５９、６０と、Ｓ相及びＴ相電流制御用比例積分回路６１、６２と、交流−直流変換制御信号形成回路６３とから成る。既に説明したように、この交流―直流変換制御回路３６に、図１の直流電圧検出器１５、電流検出器１０，１１及び入力電流検出回路１４を含めることができる。
直流−交流変換制御回路３７は、基準正弦波発生手段としての記憶手段即ちメモリ６４と、第１、第２及び第３のゲイン調整回路６５、６６、６７と、第１、第２及び第３の出力電圧制御用減算器６８、６９、７０と、第１、第２及び第３の出力電圧制御用比例積分回路７１、７２、７３と、比較波発生器７４と、直流−交流変換制御信号形成回路７５とから成る。既に説明したように、この直流―交流変換制御回路３７に図１の入力電圧検出器１３、出力電圧検出器１６及び同期化スイッチ制御信号及び位相指令形成回路３５の一部を含めることができる。
なお、メモリ６４及び比較波発生器７４は交流−直流変換制御回路３６と直流−交流変換制御回路３７とで兼用されている。従って、メモリ６４及び比較波発生器７４を交流−直流変換制御回路３６側に含めて示すことができる。また、交流−直流変換制御回路３６の中にメモリ６４及び比較波発生器７４に相当するものを独立に設けることもできる。
【００４９】
図３のメモリ６４は、第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3を示すデータを格納し、これを所定のタイミングで第１、第２及び第３の出力端子７６、７７、７８に送出する。第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3は互いに１２０度の位相差を有する３相交流電圧である。第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3の発生タイミング即ち位相を決定するためにメモリ６４は位相信号のライン５３に接続されている。このため、メモリ６４はライン５３に得られる図６（Ｆ）に示す位相信号θに同期して第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3を送出する。基準正弦波発生手段はメモリ６４以外のこれに類似の別の手段で構成することもできる。
【００５０】
直流電圧制御用減算器５４は直流電圧Ｖdcの検出ライン２６と基準電圧源５５とに接続され、検出された直流電圧Ｖdcと基準電圧との差を示す信号を出力する。基準電圧源５５はコンデンサ６の基準電圧即ち目標電圧を示す基準電圧を発生する。直流電圧制御用減算器５４に接続された直流電圧制御用比例積分回路５６は、直流電圧制御用減算器５４の出力を所定の時定数を有して平滑した信号から成る直流電圧制御信号を出力する。この実施例では交流入力電流を正弦波に制御しているので、直流電圧制御信号を電流振幅指令信号と呼ぶこともできる。なお、直流電圧制御用減算器５４を加算器に置き換え、この加算器の２つの入力信号の極性を逆にすることができる。また、直流電圧制御用減算器５４と直流電圧制御用比例積分回路５６とを一体化すること、及びこれ等を直流電圧制御用差信号形成手段と呼ぶことができる。
【００５１】
Ｓ相及びＴ相乗算器５７、５８の一方の入力端子は第２及び第３相電圧Ｖ
ｓ、Ｖtが伝送されるライン２２，２３にそれぞれ接続され、他方の入力端子は直流電圧制御用比例積分回路５６に接続されている。従って、この実施例のＳ相及びＴ相乗算器５７、５８は図２の第３〜第６の交流−直流変換用スイッチＱ3 〜Ｑ６をオン・オフ制御するために設けられている。Ｓ相及びＴ相乗算器５７、５８は第２及び第３相電Ｖs、Ｖtの振幅を直流電圧制御用比例積分回路５６の出力で変調した信号から成るＳ相及びＴ相交流電流指令信号Ｉs*、Ｉt*を出力する。このＳ相及びＴ相交流電流指令信号Ｉs*、Ｉt*は第２及び第３の交流入力端子１ｂ、１ｃの目標交流電流波形を有する。
【００５２】
Ｓ相及びＴ相電流制御用減算器５９、６０の一方の入力端子はＳ相及びＴ相乗算器５７、５８にそれぞれ接続され、他方の入力端子はＳ相及びＴ相電流検出ライン２３、２４にそれぞれ接続されている。従って、Ｓ相及びＴ相電流制御用減算器５９、６０はＳ相及びＴ相交流電流指令信号Ｉs*、Ｉt*とＳ相及びＴ相検出電流Ｉs 、Ｉt との差を示す信号を形成する。
【００５３】
Ｓ相及びＴ相電流制御用減算器５９、６０に接続されたＳ相及びＴ相電流制御用比例積分回路６１、６２は、Ｓ相及びＴ相電流制御用減算器５９、６０の出力を平滑化してＳ相及びＴ相電流制御信号Ｖis、Ｖitをライン７９、８０に出力する。このＳ相及びＴ相電流制御信号Ｖis、ＶitをＳ相及びＴ相パルス幅指令信号と呼ぶこともできる。また、Ｓ相及びＴ相電流制御用減算器５９、６０とＳ相及びＴ相電流制御用比例積分回路６１、６２とを合せてＳ相及びＴ相電流制御用差信号形成手段と呼ぶことができる。
なお、図３では、Ｓ相及びＴ相電流制御用減算器５９、６０とＳ相及びＴ相電流制御用比例積分回路６１、６２とが分けて示されているが、これ等を一体に構成することができる。また、Ｓ相及びＴ相電流制御用減算器５９、６０を加算器に置き換え、ここに互いに逆の極性を有する信号を入力させ、結果として減算出力を得るように変形することができる。要するに、Ｓ相及びＴ相電流制御用減算器５９、６０をＳ相及びＴ相検出電流Ｉs 、Ｉt とＳ相及びＴ相交流電流指令信号Ｉs*、Ｉt*との差を示す出力を得ることができる種々の演算器又は演算回路に置き換えることができる。
【００５４】
Ｓ相及びＴ相電流制御信号Ｖis、Ｖitを伝送するライン７９、８０に接続され且つ比較波発生器７４にライン８１で接続された交流−直流変換制御信号形成回路６３は、コンバータＰＷＭ制御信号形成回路と呼ぶこともできるものであって、ライン７９、８０のＳ相及びＴ相電流制御信号Ｖis、Ｖitとライン８１の比較波Ｖ７４とに基づいて第１〜第６の交流−直流変換用スイッチＱ１ 〜Ｑ6を制御するために必要な第１、第２及び第３相コンバータＰＷＭ制御信号Ｇｒ，Ｇs 、Ｇt を出力する。
交流−直流変換制御信号形成回路６３は、例えば図５に示すようにＲ相電流制御信号形成回路８２と、Ｒ相、Ｓ相及びＴ相比較器８３ａ，８３ｂ，８３ｃとで構成される。Ｒ相電流制御信号形成回路８２はライン７９、８０に接続され、Ｓ相及びＴ相電流制御信号Ｖis、Ｖitに基づいて−（Ｖis＋Ｖit）を演算してＲ相電流制御信号Ｖｉｒをライン８２ａに送出する。
Ｒ相比較器８３ａの一方の入力端子はＲ相電流制御信号形成回路８２に接続され、他方の入力端子は３相交流入力電圧よりも十分に高い周波数を有する周知の三角波又は鋸波から成る比較波Ｖ74を伝送するライン８１に接続されている。Ｓ相及びＴ相比較器８３ｂ，８３ｃの一方の入力端子はＳ相及びＴ相電流制御信号Ｖis、Ｖitを伝送するライン７９、８０にそれぞれ接続され、他方の入力端子は比較波Ｖ74を伝送するライン８１に接続されている。従って、Ｒ相、Ｓ相及びＴ相比較器８３ａ、８３ｂ，８３ｃから得られるＲ相、Ｓ相及びＴ相コンバータＰＷＭ制御信号Ｇａ、Ｇs 、Ｇtは、Ｒ相、Ｓ相及びＴ相電流制御信号Ｖｉｒ、Ｖis、Ｖitが比較波Ｖ74即ち三角波又は鋸波電圧よりも高い期間に高レベル（論理の１）となり、低い期間に低レベル（論理の０）となる。
【００５５】
交流−直流変換制御信号形成回路６３に接続された第１の駆動回路１８は、図５に示すようにＲ相比較器８３ａに接続されたＲ相駆動増幅器８４ａ及びＲ相ＮＯＴ回路８４ｂと、  Ｓ相比較器８３ｂに接続されたＳ相駆動増幅器８４ｃ及びＳ相ＮＯＴ回路８４ｄと、Ｔ相比較器８３ｃに接続されたＴ相駆動増幅器８４ｅ及びＴ相ＮＯＴ回路８４ｆと、第１及び第２の選択駆動スイッチＳ１，Ｓ２とを有する。Ｒ相駆動増幅器８４ａ及びＲ相ＮＯＴ回路８４ｂは図２の第１及び第２の交流−直流変換用スイッチＱ１ 、Ｑ２の制御端子（ゲート）に第１及び第２の選択駆動スイッチＳ１，Ｓ２を介して接続され、同期化スイッチ８のオフ期間にそれぞれのゲート・ソース間にＰＷＭ制御信号を供給する。Ｓ相駆動増幅器８４ｃ及びＳ相ＮＯＴ回路８４ｄは図２の第３及び第４の交流−直流変換用スイッチＱ3 、Ｑ4 の制御端子（ゲート）に接続され、それぞれのゲート・ソース間にＰＷＭ制御信号を供給する。Ｔ相駆動増幅器８４ｅ及びＴ相ＮＯＴ回路８４ｆは第５及び第６の交流−直流変換用スイッチＱ5 、Ｑ6 の制御端子に接続され、それぞれのゲート・ソース間にＰＷＭ制御信号を供給する。
【００５６】
第１及び第２の選択駆動スイッチＳ１，Ｓ２は、ライン４１ａの同期化スイッチ８のオンを示す信号に応答してオフ状態に制御され、同期化スイッチ８のオフを示す信号に応答してオン状態に制御される。従って、同期化スイッチ８のオン期間には、Ｒ相の第１及び第２の交流−直流変換用スイッチＱ1 、Ｑ2 がオフ状態に保たれ、第３〜第６の交流−直流変換用スイッチＱ3 〜Ｑ6がＰＷＭ信号でオン・オフ制御される。
第３〜第６の交流−直流変換用スイッチＱ3 〜Ｑ6 は第２及び第３の交流入力端子１ｂ、１ｃを流れるＳ相交流入力電流Ｉs 、及びＴ相交流入力電流Ｉt を正弦波に近似させるように動作する。Ｒ相の第１及び第２の交流−直流変換用スイッチＱ1 、Ｑ2 は常にオフであるが、Ｓ相及びＴ相交流入力電流Ｉs 、Ｉt が正弦波であれば、Ｒ相交流入力電流Ｉr はＩr ＝−（Ｉs ＋Ｉt ）の関係から必然的に正弦波になる。
同期化スイッチ８のオフ期間には、第１及び第２の選択駆動スイッチＳ１，Ｓ２がオン制御され、第１〜第６の交流−直流変換用スイッチＱ１ 〜Ｑ6 の全部が波形及び力率改善するように周知の方法でＰＷＭ制御される。なお、第１及び第２の選択駆動スイッチＳ１，Ｓ２を省いて、同期化スイッチ８のオン・オフに拘わらず第１〜第６の交流−直流変換用スイッチＱ１ 〜Ｑ6 の全部を常にＰＷＭ制御することもできる。
交流−直流変換制御回路３６は直流電圧制御機能を有するので、コンデンサ６の直流電圧Ｖdcはほぼ一定値になる。この実施例ではコンデンサ６の容量が比較的大きく設定され、直流電源として機能しているが、第１〜第６の交流−直流変換用スイッチＱ1 〜Ｑ6 及び第１〜第６の直流−交流変換用スイッチＱa 〜Ｑf をソフトスイッチングするための回路を設け、コンデンサ６の容量を比較的小さく設定することもできる。
【００５７】
図３の直流−交流変換制御回路３７の第１、第２及び第３のゲイン調整回路６５、６６、６７はメモリ６４の第１、第２及び第３の出力端子７６、７７、７８に接続され、３相交流入力電圧と３相交流出力電圧との位相を一致させるように第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3を調整して第１、第２及び第３の出力電圧制御用差信号形成手段としての第１、第２及び第３の出力電圧制御用減算器６８、６９、７０の一方の入力端子にそれぞれ送るものである。
【００５８】
第１、第２及び第３の出力電圧制御用減算器６８、６９、７０の他方の入力端子は第１、第２及び第３相電圧Ｖa 、Ｖb 、Ｖc が伝送されるライン２７、２８、２９にそれぞれ接続されている。従って、第１、第２及び第３の出力電圧制御用減算器６８、６９、７０はゲイン調整された第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3と検出された第１、第２及び第３相電圧Ｖa 、Ｖb 、Ｖc との差を示す信号を出力する。
【００５９】
第１、第２及び第３の出力電圧制御用減算器６８、６９、７０に接続された第１、第２及び第３の出力電圧制御用比例積分回路７１、７２、７３は第１、第２及び第３の出力電圧制御用減算器６８、６９、７０の出力を平滑化して第１、第２及び第３の電圧制御信号Ｖ1 、Ｖ2 、Ｖ3 をライン８８、８９、９０に送出する。この第１、第２及び第３の電圧制御信号Ｖ1 、Ｖ2 、Ｖ3 を第１、第２及び第３のインバータパルス幅制御信号と呼ぶこともできる。また、第１、第２及び第３の出力電圧制御用減算器６８、６９、７０と第１、第２及び第３の出力電圧制御用比例積分回路７１、７２、７３とを合せて第１、第２及び第３の出力電圧制御用差信号形成手段と呼ぶことができる。
また、第１、第２及び第３の出力電圧制御用比例積分回路７１、７２、７３を第１、第２及び第３の出力電圧制御用減算器６８、６９、７０と一体に形成することができる。また、第１、第２及び第３の出力電圧制御用減算器６８、６９、７０の代りに加算器を設け、この加算器に互いに極性の異なる２つの入力を与えるように変形することもできる。
【００６０】
第１、第２及び第３の電圧制御信号Ｖ1 、Ｖ2 、Ｖ3 を伝送するライン８８、８９、９０と比較波発生器７４の出力ライン９１とに接続された直流−交流変換制御信号形成回路７５はインバータＰＷＭ制御信号形成回路と呼ぶこともできるものであって、比較波Ｖ74と第１、第２及び第３の電圧制御信号Ｖ1 、Ｖ2 、Ｖ3 とをそれぞれ比較して第１、第２及び第３のインバータＰＷＭ制御信号Ｇ1 、Ｇ2 、Ｇ3 を形成し、これ等をライン３２、３３、３４に送出する周知の回路である。
【００６１】
直流−交流変換制御信号形成回路７５は図５に示すように電圧比較のためのＲ相、Ｓ相及びＴ相比較器９２、９３、９４から成る。Ｒ相、Ｓ相及びＴ相比較器９２、９３、９４の一方の入力端子は第１、第２及び第３の電圧制御信号Ｖ1 、Ｖ2 、Ｖ3 を伝送するライン８８、８９、９０にそれぞれ接続され、他方の入力端子は比較波Ｖ74を伝送するライン９１に接続されている。従って、Ｒ相、Ｓ相及びＴ相比較器９２、９３、９４の出力は、第１、第２及び第３の電圧制御信号Ｖ1 、Ｖ2 、Ｖ3 が比較波Ｖ74即ち三角波又は鋸波電圧よりも高い期間に高レベル（論理の１）となり、低い期間に低レベル（論理の０）となる。
【００６２】
図５に示す第２の駆動回路１９は、Ｒ相比較器９２にライン３２を介して接続されたＲ相（第１相）駆動増幅器９５及びＲ相ＮＯＴ回路９６と、Ｓ相比較器９３にライン３３を介して接続されたＳ相（第２相）駆動増幅器９７及びＳ相ＮＯＴ回路９８と、Ｔ相比較器９４にライン３４を介して接続されたＴ相（第３相）駆動増幅器９９及びＴ相ＮＯＴ回路１００とから成る。第２の駆動回路１９のＲ相駆動増幅器９５は第１の直流−交流変換用スイッチＱa の制御端子に接続され、Ｒ相ＮＯＴ回路９６は第２の直流−交流変換用スイッチＱb の制御端子に接続され、Ｓ相駆動増幅器９７は第３の直流−交流変換用スイッチＱc の制御端子に接続され、Ｓ相ＮＯＴ回路９８は第４の直流−交流変換用スイッチＱd の制御端子に接続され、Ｔ相駆動増幅器９９は第５の直流−交流変換用スイッチＱe の制御端子に接続され、Ｔ相ＮＯＴ回路１００は第６の直流−交流変換用スイッチＱf の制御端子に接続されている。周知のように第２、第４及び第６の直流−交流変換用スイッチＱb 、Ｑd 、Ｑf は第１、第３及び第５の直流−交流変換用スイッチＱa 、Ｑc 、Ｑe と逆にオン・オフ動作する。
【００６３】
次に、図６の波形図を参照して図１〜図５の回路の動作を説明する。図６のｔ3 時点よりも前の期間に示すように図６（Ａ）の目標出力周波数ｆr と図６（Ｃ）の検出周波数ｆ1 との差が零又は所定基準値以下の場合には、同期状態判定手段４０の出力Ｖ40が図６（Ｅ）に示すように第１の電圧状態（論理の１）となり、同期化スイッチ８のオン状態が保持され、且つ選択手段４２の第１のスイッチ５０がオン状態に保たれ、第２のスイッチ５１がオフ状態に保たれる。この結果、図６のｔ3 時点よりも前の期間には位相検出器４３から得られた位相信号θ1 が選択手段４２で選択されて図３のメモリ６４に送られる。メモリ６４は選択手段４２から送られた位相信号θに同期して第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3を示すデータを１２０度の位相差を有して読み出す。これにより、３相直流−交流変換回路７を３相交流入力電圧に同期して駆動することができる。なお、同期駆動する時には、３相交流入力電圧と３相交流出力電圧とが同程度の振幅を有していることが望ましい。
【００６４】
３相直流−交流変換回路７が同期運転状態の時には、Ｒ相（第１相）の有効電流が、第１の交流入力端子１ａ、同期化スイッチ８、及び第２の交流出力端子２ａの経路で負荷（図示せず）に供給される。従って、第１及び第２の直流−交流変換用スイッチＱa 、Ｑb を介して有効電流の全部を供給することが不要になり、第１及び第２の直流−交流変換用スイッチＱa 、Ｑb は主として無効電流の供給に使用される。この結果、第１及び第２の直流−交流変換用スイッチＱa 、Ｑb における電力損失即ちスイッチング損失及び導通損失は第３〜第６の直流−交流変換用スイッチＱc 〜Ｑf の電力損失よりも小さくなる。
【００６５】
図６のｔ3 時点以後において図６（Ｃ）に示す３相交流入力電圧の周波数ｆ1 が図６（Ａ）の目標出力周波数ｆr よりも高くなると、所定の検出遅れ時間後のｔ5 において同期状態判定手段４０の出力Ｖ40が第２の電圧レベル（論理の０）に転換し、図１の同期化スイッチ８がオフ状態に転換し、且つ選択手段４２の第２のスイッチ５１がオンに転換し、第１のスイッチ５０がオフに転換する。従って、図３のメモリ６４は図４の積分回路４６から得られる目標出力位相信号θ2 に同期して第１、第２及び第３の基準正弦波電圧Ｖr1、Ｖr2、Ｖr3を出力する。この結果、３相直流−交流変換回路７は３相交流入力電圧に拘束されない運転状態即ち自走運転状態となる。
【００６６】
図６ではｔ3 時点以後に３相交流入力電圧の周波数ｆ1 が目標出力周波数ｆr よりも高くなっているが、これとは逆に低くなった場合も３相直流−交流変換回路７は自走運転状態となる。
【００６７】
本実施例は次の効果を有する。
（１）  ３相交流入力電圧の周波数と３相交流出力電圧の周波数との偏差が所定値よりも小さい時には、同期化スイッチ８がオン状態に保たれ、負荷電流のＲ相の有効電流が第１の交流入力端子１ａ側から直接に供給されるので、３相直流−交流変換回路７の第１及び第２の直流−交流変換用スイッチＱa 、Ｑb の電流を低減することができ、ここでの電力損失が低減し、３相電力変換装置の効率を向上させることができる。
（２）  ３相交流入力電圧の周波数異常が生じると、同期化スイッチ８がオフになり、３相直流−交流変換回路７は自走運転状態になる。このため、３相直流−交流変換回路７によって目標の３相交流出力電圧の供給を継続することができ、且つ３相交流−直流変換回路３の運転も継続して直流電源を確保できる。従って、３相電力変換装置を無停電電源装置として使用することができる。
（３）同期化スイッチ８のオン期間に３相交流−直流変換回路３の第１相（Ｒ相）をＰＷＭ制御しな方式であるので、第１及び第２の交流−直流変換用スイッチＱ1 、Ｑ2 がオフに保たれ、ここでの電力損失が発生しない。これにより、同期化スイッチ８のオン期間における３相交流−直流変換回路３の電力損失が低減する。
（４）  基準正弦波発生手段としてのメモリ６４及び比較波発生器７４を交流−直流変換制御回路３６と直流−交流変換制御回路３７とで兼用しているので、回路構成が簡略化され、低コスト化、小型化が達成される。
（５）Ｓ相及びＴ相電流検出器１０，１１に基づいてＳ相及びＴ相電流制御信号Ｖｉｓ，Ｖｉｔを形成し、Ｒ相電流制御信号Ｖｉｒを演算で求める方式であるので、回路構成を簡略化することができる。
【実施例２】
【００６８】
図７は実施例２に従う３相電力変換装置の変形された交流−直流変換制御回路３６ａを示す。実施例２に従う３相電力変換装置は図１は実施例１に従う３相電力変換装置にＲ相電流検出器２５を付加し、且つ図３の交流−直流変換制御回路３６を図７の交流−直流変換制御回路３６ａに変形した他は実施例１と同一に構成したものである。従って、実施例２の説明において実施例１と共通する部分の説明を省略する。また、図７において図３と同一部分の説明を省略する。
【００６９】
図７の交流−直流変換制御回路３６ａは図３の交流−直流変換制御回路３６にＲ相（第１相）乗算器１０１と、Ｒ相電流制御用減算器１０２と、Ｒ相電流制御用比例積分回路１０４とを付加し、且つ変形された交流−直流変換制御信号形成回路６３ａを設けた他は図３と実質的に同一に構成したものである。
【００７０】
Ｒ相乗算器１０１の一方の入力端子は第１相電圧Ｖrが伝送されるライン２１に接続され、他方の入力端子は直流電圧制御用比例積分回路５６に接続されている。このＲ相乗算器１０１は第１相電圧Ｖrの振幅を直流電圧制御用比例積分回路５６の出力で変調した信号から成るＲ相交流電流指令信号Ｉｒ*を出力する。このＲ相交流電流指令信号Ｉｒ*は第１の交流入力端子１ａの目標交流電流波形を有する。
【００７１】
Ｒ相電流制御用減算器１０２の一方の入力端子はＲ相乗算器１０１に接続され、他方の入力端子はＲ相電流検出ライン１０３に接続されている。従って、Ｒ相電流制御用減算器１０２はＲ相交流電流指令信号Ｉｒ*とＲ相検出電流Ｉｒ との差を示す信号を形成する。なお、ライン１０３は図１の入力電流検出回路１４と同様なものを介して図１で点線で示すＲ相電流検出器２５に接続される。従って、ライン１０３のＲ相検出電流ＩｒはＲ相電流検出器２５の出力に相当する。
【００７２】
Ｒ相電流制御用減算器１０２に接続されたＲ相電流制御用比例積分回路１０４は、Ｒ相電流制御用減算器１０２の出力を平滑化してＲ相電流制御信号ＶIｒをライン１０５に出力する。このＲ相電流制御信号ＶiｒをＲ相パルス幅指令信号と呼ぶこともできる。また、Ｒ相電流制御用減算器１０２とＲ相電流制御用比例積分回路１０４とを合せてＲ相電流制御用差信号形成手段と呼ぶことができる。
【００７３】
Ｒ相、Ｓ相及びＴ相電流制御信号Ｖiｒ、Ｖis、Ｖitを伝送するライン１０５、７９、８０に接続され且つ比較波Ｖ７４の伝送ライン８１で接続された交流−直流変換制御信号形成回路６３ａは、コンバータＰＷＭ制御信号形成回路と呼ぶこともできるものであって、Ｒ相、Ｓ相及びＴ相比較器８３ａ，８３ｂ，８３ｃで構成され、図５と同様に第１〜第６の交流−直流変換用スイッチＱ１ 〜Ｑ6を制御するために必要な第１、第２及び第３相コンバータＰＷＭ制御信号Ｇｒ，Ｇs 、Ｇt を出力する。
【００７４】
この実施例２によっても実施例１と同様な効果を得ることができる。
【００７５】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）  ３相直流−交流変換回路７の出力周波数と出力電圧とのいずれか一方又は両方を任意に変えることができるように構成することができる。この場合には３相直流−交流変換回路７を３相交流入力電圧に同期運転することが可能な期間のみに同期化スイッチ８をオンにする。
（２）  交流−直流変換制御回路３６を３相交流入力電圧検出器１３に接続する代りに、図４の位相検出器４３に接続することができる。この場合には位相検出器４３からＳ相及びＴ相の位相信号又はＲ、Ｓ、Ｔ相全部の位相信号を出力させる。
（３）  図４では同期状態判定手段４０の出力を同期化スイッチ８と選択手段４２とで兼用しているが、同期化スイッチ８のための第１の同期状態判定手段と選択手段４２のための第２の同期状態判定手段とを設けることができる。この場合には同期状態判定速度に差をつけることができる。
（４）図７のライン１０３のＲ相検出電流ＩｒをＲ相電流検出器２５に基づいて得る代わりに、図１の入力電流検出回路１４の中にＳ相検出電流とＴ相検出電流Ｉｔとを使用してＩｒ＝−（Ｉｓ＋Ｉｔ）を演算する回路を設け、これによってＲ相検出電流Ｉｒ得ることができる。
【産業上の利用可能性】
【００７６】
本発明の３相電力変換装置は無停電電源装置等に利用可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施例１に従う３相電力変換装置を示すブロック図である。
【図２】図１の主要部分を詳しく示す回路図である。
【図３】図１の制御信号形成回路を示すブロック図である。
【図４】図３の同期化スイッチ制御信号及び位相指令形成回路を詳しく示す回路図である。
【図５】図３の交流−直流変換制御信号形成回路と直流−交流変換制御信号形成回路と図１の第１及び第２の駆動回路とを詳しく示す回路図である。
【図６】図４の各部の状態を示す波形図である。
【図７】本発明の実施例２に従う交流−直流変換制御回路を示す回路図である。
【符号の説明】
【００７８】
１ａ、１ｂ、１ｃ  第１、第２及び第３の交流入力端子
２ａ、２ｂ、２ｃ  第１、第２及び第３の交流出力端子
８  同期化スイッチ
【図１】
2006174633.tif 000003
【図２】
2006174633.tif 000004
【図３】
2006174633.tif 000005
【図４】
2006174633.tif 000006
【図５】
2006174633.tif 000007
【図６】
2006174633.tif 000008
【図７】
2006174633.tif 000009
【手続補正書】
【提出日】平成17年10月5日(2005.10.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図３に示されている交流−直流変換制御回路３６は、直流電圧制御用減算器５４と、基準電圧源５５と、直流電圧制御用比例積分（ＰＩ）回路５６と、Ｓ相（第２相）及びＴ相（第３相）乗算器５７、５８と、Ｓ相及びＴ相電流制御用減算器５９、６０と、Ｓ相及びＴ相電流制御用比例積分回路６１、６２と、交流−直流変換制御信号形成回路６３とから成る。既に説明したように、この交流―直流変換制御回路３６に、図１の直流電圧検出器１５、電流検出器１０，１１及び入力電流検出回路１４を含めることができる。
直流−交流変換制御回路３７は、基準正弦波発生手段としての記憶手段即ちメモリ６４と、第１、第２及び第３のゲイン調整回路６５、６６、６７と、第１、第２及び第３の出力電圧制御用減算器６８、６９、７０と、第１、第２及び第３の出力電圧制御用比例積分回路７１、７２、７３と、比較波発生器７４と、直流−交流変換制御信号形成回路７５とから成る。既に説明したように、この直流―交流変換制御回路３７に図１の入力電圧検出器１３、出力電圧検出器１６及び同期化スイッチ制御信号及び位相指令形成回路３５の一部を含めることができる。
なお、比較波発生器７４は交流−直流変換制御回路３６と直流−交流変換制御回路３７とで兼用されている。従って、比較波発生器７４を交流−直流変換制御回路３６側に含めて示すことができる。また、交流−直流変換制御回路３６の中に比較波発生器７４に相当するものを独立に設けることもできる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
Ｓ相及びＴ相乗算器５７、５８の一方の入力端子は第２及び第３相電圧Ｖ
ｓ、Ｖtが伝送されるライン２1、２２にそれぞれ接続され、他方の入力端子は直流電圧制御用比例積分回路５６に接続されている。従って、この実施例のＳ相及びＴ相乗算器５７、５８は図２の第３〜第６の交流−直流変換用スイッチＱ3 〜Ｑ６をオン・オフ制御するために設けられている。Ｓ相及びＴ相乗算器５７、５８は第２及び第３相電圧Ｖs、Ｖtの振幅を直流電圧制御用比例積分回路５６の出力で変調した信号から成るＳ相及びＴ相交流電流指令信号Ｉs*、Ｉt*を出力する。このＳ相及びＴ相交流電流指令信号Ｉs*、Ｉt*は第２及び第３の交流入力端子１ｂ、１ｃの目標交流電流波形を有する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
Ｓ相及びＴ相電流制御信号Ｖis、Ｖitを伝送するライン７９、８０に接続され且つ比較波発生器７４にライン８１で接続された交流−直流変換制御信号形成回路６３は、コンバータＰＷＭ制御信号形成回路と呼ぶこともできるものであって、ライン７９、８０のＳ相及びＴ相電流制御信号Ｖis、Ｖitとライン８１の比較波Ｖ７４とに基づいて第１〜第６の交流−直流変換用スイッチＱ１ 〜Ｑ6を制御するために必要な第１、第２及び第３相コンバータＰＷＭ制御信号Ｇｒ，Ｇs 、Ｇt を出力する。
交流−直流変換制御信号形成回路６３は、例えば図５に示すようにＲ相電流制御信号形成回路８２と、Ｒ相、Ｓ相及びＴ相比較器８３ａ，８３ｂ，８３ｃとで構成される。Ｒ相電流制御信号形成回路８２はライン７９、８０に接続され、Ｓ相及びＴ相電流制御信号Ｖis、Ｖitに基づいて−（Ｖis＋Ｖit）を演算してＲ相電流制御信号Ｖｉｒをライン８２ａに送出する。
Ｒ相比較器８３ａの一方の入力端子はＲ相電流制御信号形成回路８２に接続され、他方の入力端子は３相交流入力電圧よりも十分に高い周波数を有する周知の三角波又は鋸波から成る比較波Ｖ74を伝送するライン８１に接続されている。Ｓ相及びＴ相比較器８３ｂ，８３ｃの一方の入力端子はＳ相及びＴ相電流制御信号Ｖis、Ｖitを伝送するライン７９、８０にそれぞれ接続され、他方の入力端子は比較波Ｖ74を伝送するライン８１に接続されている。従って、Ｒ相、Ｓ相及びＴ相比較器８３ａ、８３ｂ，８３ｃから得られるＲ相、Ｓ相及びＴ相コンバータＰＷＭ制御信号Ｇｒ、Ｇs、Ｇtは、Ｒ相、Ｓ相及びＴ相電流制御信号Ｖｉｒ、Ｖis、Ｖitが比較波Ｖ74即ち三角波又は鋸波電圧よりも高い期間に高レベル（論理の１）となり、低い期間に低レベル（論理の０）となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
本実施例は次の効果を有する。
（１）  ３相交流入力電圧の周波数と３相交流出力電圧の周波数との偏差が所定値よりも小さい時には、同期化スイッチ８がオン状態に保たれ、負荷電流のＲ相の有効電流が第１の交流入力端子１ａ側から直接に供給されるので、３相直流−交流変換回路７の第１及び第２の直流−交流変換用スイッチＱa 、Ｑb の電流を低減することができ、ここでの電力損失が低減し、３相電力変換装置の効率を向上させることができる。
（２）  ３相交流入力電圧の周波数異常が生じると、同期化スイッチ８がオフになり、３相直流−交流変換回路７は自走運転状態になる。このため、３相直流−交流変換回路７によって目標の３相交流出力電圧の供給を継続することができ、且つ３相交流−直流変換回路３の運転も継続して直流電源を確保できる。従って、３相電力変換装置を無停電電源装置として使用することができる。
（３）  同期化スイッチ８のオン期間に３相交流−直流変換回路３の第１相（Ｒ相）をＰＷＭ制御しない方式であるので、第１及び第２の交流−直流変換用スイッチＱ1 、Ｑ2 がオフに保たれ、ここでの電力損失が発生しない。これにより、同期化スイッチ８のオン期間における３相交流−直流変換回路３の電力損失が低減する。
（４）  比較波発生器７４を交流−直流変換制御回路３６と直流−交流変換制御回路３７とで兼用しているので、回路構成が簡略化され、低コスト化、小型化が達成される。
（５）Ｓ相及びＴ相電流検出器１０，１１に基づいてＳ相及びＴ相電流制御信号Ｖｉｓ，Ｖｉｔを形成し、Ｒ相電流制御信号Ｖｉｒを演算で求める方式であるので、回路構成を簡略化することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
図７は実施例２に従う３相電力変換装置の変形された交流−直流変換制御回路３６ａを示す。実施例２に従う３相電力変換装置は図１の実施例１に従う３相電力変換装置に図１で破線で示すＲ相電流検出器２５を付加し、且つ図３の交流−直流変換制御回路３６を図７の交流−直流変換制御回路３６ａに変形した他は実施例１と同一に構成したものである。従って、実施例２の説明において実施例１と共通する部分の説明を省略する。また、図７において図３と同一部分の説明を省略する。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2006174633.tif 000010
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2006174633.tif 000011