(57)【要約】【課題】  ＴＳパケットを単純にＩＰパケットに格納した場合、ＩＰパケットの一部に欠損が生じても、そのＩＰパケットに格納されていたＴＳパケット全体が損失することがないＴＳパケットインタリーバを提供することを目的とする。【解決手段】  １つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタとを有し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在している。【選択図】  図１
2006333286.tif 000002
【特許請求の範囲】
【請求項１】
ＭＰＥＧ−２ＴＳパケットを入出力するＴＳパケットインタリーバであって、
１つの入力端子と２０４個の出力端子とを具備する入力スイッチと；
２０４個の入力端子と１つの出力端子とを具備する出力スイッチと；
上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタと；
を有し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在していることを特徴とするＴＳパケットインタリーバ。
【請求項２】
パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力し、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを出力するＴＳパケット変換器であって、
パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力する入力部と；
１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタと、を具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在しているＴＳパケットインタリーバと；
上記ＴＳパケットインタリーバ出力したパケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを出力する出力部と；
を有することを特徴とするＴＳパケット変換器。
【請求項３】
パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力し、ＩＰパケットを出力するＴＳ−ＩＰ変換器において、
パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力する入力部と；
上記入力部に接続され、複数の出力端子を具備しているＴＳパケット振分部と；
１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタと、を具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在している複数のＴＳパケットインタリーバであって、各ＴＳパケットインタリーバの入力端子が上記ＴＳパケット振分部の各出力端子に接続されているＴＳパケットインタリーバと；
複数の入力端子を具備し、上記複数の入力端子のそれぞれが、上記複数のＴＳパケットインタリーバのそれぞれに接続されているＴＳパケット多重部と；
上記ＴＳパケット多重部に接続され、ＩＰパケットを生成するＩＰパケット生成部と；
上記ＩＰパケット生成部が生成したＩＰパケットを出力するＩＰパケット出力部と；
を有することを特徴とするＴＳ−ＩＰ変換器。
【請求項４】
ＩＰパケットを入力し、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを出力するＩＰ−ＴＳ変換器であって、
ＩＰパケットを入力するＩＰパケット入力部と；
上記ＩＰパケット入力部に接続され、ＵＤＰヘッダ、ＩＰヘッダを取り除き、ペイロード部を抽出するＩＰパケット終端部と；
上記ＩＰパケット終端部に接続され、複数の出力端子を具備しているＴＳパケット振分部と；
１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタと、を具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在している複数のＴＳパケットインタリーバであって、各ＴＳパケットインタリーバの入力端子が上記ＴＳパケット振分部の各出力端子に接続されているＴＳパケットインタリーバと；
複数の入力端子を具備し、上記複数の入力端子のそれぞれが、上記複数のＴＳパケットインタリーバのそれぞれに接続されているＴＳパケット多重部と；
上記ＴＳパケット多重部に接続されている出力部と；
を有することを特徴とするＩＰ−ＴＳ変換器。
【請求項５】
ＭＰＥＧ−２ＴＳパケットを入出力するＴＳパケット符号化器であって、
リードソロモン処理部と；
１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタとを具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在しているＴＳパケットインタリーバと；
を有することを特徴とするＴＳパケット符号化器。
【請求項６】
ＭＰＥＧ−２ＴＳパケットを入出力するＴＳパケット誤り訂正器であって、
１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタとを具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在しているＴＳパケットインタリーバと；
リードソロモン処理部と；
を有することを特徴とするＴＳパケット誤り訂正器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送誤りが発生する環境で、ＭＰＥＧ−２ＴＳを高品質に伝送するＴＳパケットインタリーバ、ＴＳパケット変換器、ＴＳ−ＩＰ変換器およびＩＰ−ＴＳ変換器に関する。
【背景技術】
【０００２】
ＭＰＥＧ−２ＴＳは、映像、音声のデジタル化、ネットワークを経由した配信に関する技術であり、また、デジタル放送の中核的技術であるので、近年、急速に普及している。
【０００３】
ＭＰＥＧ−２ＴＳは、従来、ＡＴＭ、ＳＴＭ等、高信頼な伝送路、または無線等で誤りが起こる場合でも、ほぼランダムに起こる環境で使用されている。
【０００４】
近年、インターネット技術が普及するに従って、ＭＰＥＧ−２ＴＳを、ＩＰで伝送する技術が、開発され、利用されている（たとえば、非特許文献１参照）。
【０００５】
上記非特許文献１に記載されているＩＥＴＦ  ＲＦＣ２２５０の従来技術では、ＭＰＥＧ−２ＴＳパケットを、ＩＰパケットに格納する際に、整数個のＭＰＥＧ−２ＴＳパケットを、ＩＰパケットのペイロード部（ヘッダを除いた実際のデータ部分）に搭載することによって、１つのＩＰパケットを生成する。
【０００６】
ＭＰＥＧ−２ＴＳパケットには、伝送路の誤りに対処するために、誤り訂正符号が付与されることがあり、特に、リードソロモン（２０４，１８８）は、広く利用されている。このような誤り訂正符号は、ＭＰＥＧ−２ＴＳ伝送に広く用いられている。
【０００７】
ＩＰ上での伝送では、ビット単位の誤りではなく、パケット単位でのデータの損失が起こるので、上記非特許文献１に記載されているＩＥＴＦ  ＲＦＣ２２５０の方法では、従来のＭＰＥＧ−２ＴＳパケットに適用されている誤り訂正符号を有効に活用することができない。
【非特許文献１】ＩＥＴＦ  ＲＦＣ２２５０（Hoffman, et. al., RTP  Payload Format for MPEG1/MPEG2 Video, January 1998）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＩＰ上で誤り訂正符号を有効に利用する技術として、ＩＥＴＦ  ＲＦＣ２７３３が知られている。このＩＥＴＦ  ＲＦＣ２７３３は、ＩＰパケットを単位として、誤り訂正符号を計算し、この計算された誤り訂正符号を、別のＩＰパケットで伝送する技術である。
【０００９】
ＩＰパケットの損失が発生した場合、誤り訂正符号を計算し、失われたＩＰパケットを回復させることができる。しかし、上記ＩＥＴＦ  ＲＦＣ２７３３の方法は、ＩＰパケット生成後に、誤り訂正符号を、別途計算する必要があるので、ＭＰＥＧ−２ＴＳパケットに、リードソロモン等、誤り訂正符号が予め施されている場合であっても、ＩＰパケットの損失が発生した場合には有効に活用することができないという問題がある。
【００１０】
つまり、上記従来例では、誤り訂正符号の計算を別途実装するので、上記誤り訂正符号の計算を実装するための費用が余分に必要であるという問題がある。
【００１１】
また、複数のＭＰＥＧ−２ＴＳパケットで、複数のパケットを受信し、リードソロモンの計算を行うために、一旦、ブロックを作る技術が知られているが、一定数を超えるＭＰＥＧ−２ＴＳが失われると、同じブロック内の全パケットが影響を受けるという問題がある。
【００１２】
また、ＴＳパケットを単純にＩＰパケットに格納した場合、ＩＰパケットの一部に欠損が生じると、そのＩＰパケットに格納されていたＴＳパケット全体が損失するという問題がある。
【００１３】
本発明は、ＴＳパケットを単純にＩＰパケットに格納した場合、ＩＰパケットの一部に欠損が生じても、そのＩＰパケットに格納されていたＴＳパケット全体が損失することがないＴＳパケットインタリーバ、ＴＳパケット変換器、ＴＳ−ＩＰ変換器およびＩＰ−ＴＳ変換器を提供することを目的とするものである。
【００１４】
また、本発明は、ＩＰネットワーク等、比較的大きなデータの誤りや、損失が想定される伝送路上で、ＭＰＥＧ−２ＴＳを、安定的に配信することができるＴＳパケットインタリーバ、ＴＳパケット変換器、ＴＳ−ＩＰ変換器およびＩＰ−ＴＳ変換器を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明は、ＭＰＥＧ−２ＴＳパケットを入出力するＴＳパケットインタリーバであって、１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタとを有し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在していることを特徴とするＴＳパケットインタリーバである。
【００１６】
また、本発明は、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力し、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを出力するＴＳパケット変換器であって、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力する入力部と、１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタと、を具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在しているＴＳパケットインタリーバと、上記ＴＳパケットインタリーバ出力したパケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを出力する出力部とを有することを特徴とするＴＳパケット変換器である。
【００１７】
さらに、本発明は、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力し、ＩＰパケットを出力するＴＳ−ＩＰ変換器において、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを入力する入力部と、上記入力部に接続され、複数の出力端子を具備しているＴＳパケット振分部と、１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタと、を具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在している複数のＴＳパケットインタリーバであって、各ＴＳパケットインタリーバの入力端子が上記ＴＳパケット振分部の各出力端子に接続されているＴＳパケットインタリーバと、複数の入力端子を具備し、上記複数の入力端子のそれぞれが、上記複数のＴＳパケットインタリーバのそれぞれに接続されているＴＳパケット多重部と、上記ＴＳパケット多重部に接続され、ＩＰパケットを生成するＩＰパケット生成部と、上記ＩＰパケット生成部が生成したＩＰパケットを出力するＩＰパケット出力部とを有することを特徴とするＴＳ−ＩＰ変換器である。
【００１８】
そして、本発明は、ＩＰパケットを入力し、パケット長が２０４バイトであるＭＰＥＧ−２ＴＳパケットを出力するＩＰ−ＴＳ変換器であって、ＩＰパケットを入力するＩＰパケット入力部と、上記ＩＰパケット入力部に接続され、ＵＤＰヘッダ、ＩＰヘッダを取り除き、ペイロード部を抽出するＩＰパケット終端部と、上記ＩＰパケット終端部に接続され、複数の出力端子を具備しているＴＳパケット振分部と、１つの入力端子と２０４個の出力端子とを具備する入力スイッチと、２０４個の入力端子と１つの出力端子とを具備する出力スイッチと、上記入力スイッチの出力端子、上記出力スイッチの入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタと、を具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在している複数のＴＳパケットインタリーバであって、各ＴＳパケットインタリーバの入力端子が上記ＴＳパケット振分部の各出力端子に接続されているＴＳパケットインタリーバと、複数の入力端子を具備し、上記複数の入力端子のそれぞれが、上記複数のＴＳパケットインタリーバのそれぞれに接続されているＴＳパケット多重部と、上記ＴＳパケット多重部に接続されている出力部とを有することを特徴とするＩＰ−ＴＳ変換器である。
【発明の効果】
【００１９】
請求項１〜４記載の発明によれば、ＴＳパケットを単純にＩＰパケットに格納した場合、ＩＰパケットの一部に欠損が生じても、そのＩＰパケットに格納されていたＴＳパケット全体が損失することがないという効果を奏する。
【００２０】
請求項５、６記載の発明によれば、ＩＰネットワーク等、比較的大きなデータの誤りや、損失が想定される伝送路上で、ＭＰＥＧ−２ＴＳを安定的に配信することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
発明を実施するための最良の形態は、以下の実施例である。
【実施例１】
【００２２】
図１は、本発明の実施例１であるＴＳパケットインタリーバ１０の構成を示す図である。
【００２３】
ＴＳパケットインタリーバ１０は、ＭＰＥＧ−２ＴＳパケットを入力し、インタリーブされたＭＰＥＧ−２ＴＳパケットを出力するインタリーバであり、入力スイッチＳＷ１と、出力スイッチＳＷ２と、シフトレジスタＳＲ１〜ＳＲ２０４とを有する。
【００２４】
ＴＳパケットインタリーバ１０に入力されるＭＰＥＧ−２ＴＳパケットは、パケット長が２０４バイトのリードソロモン符号（２０４，１８８）が付与されているＭＰＥＧ−２ＴＳパケットである。
【００２５】
入力スイッチＳＷ１の出力端子と、出力スイッチＳＷ２の入力端子と、シフトレジスタとは、それぞれ２０４個あり、それぞれが、シフトレジスタを介して、接続されている。
【００２６】
入力スイッチＳＷ１は、入力されるＭＰＥＧ−２ＴＳパケットの同期バイトがシフトレジスタＳＲ１に入力されるように切り替えられ、順次１バイトずつ、シフトレジスタに切り替えられながら入力される。なお、ＭＰＥＧ−２ＴＳパケットの最後のバイトは、シフトレジスタ２０４に入力される。
【００２７】
出力されるＭＰＥＧ−２ＴＳパケットは、シフトレジスタＳＲ１〜ＳＲ２０４のデータを、出力スイッチＳＷ２から、順次１バイトずつ読み出すことによって生成され、シフトレジスタＳＲ１のデータが、出力されるＭＰＥＧ−２ＴＳパケットの先頭のデータとなり、シフトレジスタＳＲ２０４のデータが出力されるＭＰＥＧ−２ＴＳパケットの最後のデータである。
【００２８】
図２は、実施例１において、シフトレジスタＳＲ１〜ＳＲ２０４のそれぞれの長さ（バイト数）を示す図である。
【００２９】
図３は、実施例１において、シフトレジスタＳＲ１〜ＳＲ２０４の長さの分布を示す図である。
【００３０】
シフトレジスタの長さの最小は、０であり、そのシフトレジスタの長さの最大は、２０３である。上記「長さ０のシフトレジスタ」は、データの蓄積を行わない仮想的なシフトレジスタである。なお、上記のようにする代わりに、シフトレジスタの長さを全体的に１ずつ増やし、たとえば、シフトレジスタＳＲ１の長さが１バイトであるとしてもよい。
【００３１】
なお、後述の「整数区間」は、シフトレジスタＳＲ１〜ＳＲ２０４の長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている区間である。そして、実施例１では、上記整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在している。
【００３２】
たとえば、整数区間が、１９５〜２０３であるとすると、長さが１９５以上であるシフトレジスタと、長さが２０３以下であるシフトレジスタの数とは、６個である。
【００３３】
次に、ＴＳパケットインタリーバ１０における動作について説明する。
【００３４】
図４は、ＴＳパケットインタリーバ１０における処理のイメージを示す図である。
【００３５】
図５は、インタリーブの原理を示す図である。
【００３６】
「インタリーブ」は、入力パケットのデータを、時間的に前後に拡散させる処理である。実施例１では、１つの入力パケットのデータを、前後に出力パケットに拡散させる処理を行っている。
【００３７】
図６は、ＴＳパケットインタリーバ１０の仕組みを示す図である。
【００３８】
まず、ＴＳパケットが入力されると、入力スイッチＳＷ１によって、ＴＳパケットを構成する各データは、各シフトレジスタＳＲ１〜ＳＲ２０４のそれぞれに振り分けられる。
【００３９】
ＴＳパケットを構成する各データのうちで、頭の方のデータは、短いシフトレジスタを通るので、シフトレジスタに入力されてから、短時間のうちに出力される。一方、ＴＳパケットを構成する各データのうちで、後ろのデータは、長いシフトレジスタを通るので、シフトレジスタに入力されてから、比較的時間が経ってから出力される。
【００４０】
そして、ＴＳパケットが入力される度に、各シフトレジスタからデータが押し出され、出力スイッチＳＷ２に集まり、これが、出力パケットとなる。
【００４１】
図７は、ＴＳパケットインタリーバ１０を使用しない場合と、使用した場合との比較を示す図である。
【００４２】
ＴＳパケットインタリーバ１０を使用しない場合、図７（１）に示すように、ＳＩを格納しているＴＳパケットの一部に欠損があると、パケットごと欠損し、制御情報を全く受信できない。
【００４３】
ところが、ＴＳパケットインタリーバ１０を使用する場合、図７（２）に示すように、ＳＩを格納しているＴＳパケットの一部のみが欠損している場合、欠損している部分のみが欠損し、制御信号がより多く生き残り、制御信号が機能する確率が高い。つまり、パケット単位で誤りが発生する伝送路Ｌ１（たとえばＩＰネットワーク）において、誤りが前後に広く拡散されるので、ＳＩ等制御信号を格納したパケットの場合、データの欠損が部分的なものになり、したがって、制御機能への影響を軽減することができる。
【００４４】
なお、ＭＰＥＧデコーダに誤り訂正機能、エラーコンシールメント機能がある場合、リードソロモンの訂正機能がなくても画質劣化を軽減させることができる。
【００４５】
図８は、実施例１であるＴＳパケットインタリーバ１０を使用した運用形態を示す図である。
【００４６】
この運用形態では、送信側に、ＴＳパケット符号化器３０が設けられ、受信側にＴＳパケット誤り訂正器４０が設けられ、ＴＳパケット符号化器３０と、受信側にＴＳパケット誤り訂正器４０とが、伝送路Ｌ１を介して接続されている。
【００４７】
ＴＳパケット符号化器３０は、リードソロモン処理部２０ｔと送信用ＴＳパケットインタリーバ１０ｔとによって構成されている。送信側ＴＳパケットインタリーバ１０ｔは、図１に示すＴＳパケットインタリーバ１０と同じものである。
【００４８】
つまり、ＴＳパケット符号化器３０は、ＭＰＥＧ−２ＴＳパケットを入出力するＴＳパケット符号化器であって、リードソロモン処理部２０ｔと、１つの入力端子と２０４個の出力端子とを具備する入力スイッチＳＷ１と、２０４個の入力端子と１つの出力端子とを具備する出力スイッチＳＷ２と、上記入力スイッチＳＷ１の出力端子、上記出力スイッチＳＷ２の入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタとを具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在しているＴＳパケットインタリーバ１０ｔとを有するＴＳパケット符号化器である。
【００４９】
ＴＳパケット誤り訂正器４０は、受信用ＴＳパケットインタリーバ１０ｒとリードソロモン処理部２０ｒとによって構成されている。受信用ＴＳパケットインタリーバ１０ｒは、基本的には、図１に示すＴＳパケットインタリーバ１０と同じであるが、それを構成するシフトレジスタの配置が、異なり、具体的には、図５に示してある。
【００５０】
つまり、ＴＳパケット誤り訂正器４０は、ＭＰＥＧ−２ＴＳパケットを入出力するＴＳパケット誤り訂正器であって、１つの入力端子と２０４個の出力端子とを具備する入力スイッチＳＷ１と、２０４個の入力端子と１つの出力端子とを具備する出力スイッチＳＷ２と、上記入力スイッチＳＷ１の出力端子、上記出力スイッチＳＷ２の入力端子のそれぞれに接続されている第１〜第２０４のシフトレジスタとを具備し、上記第１〜第２０４のシフトレジスタの長さの最大値と最小値との間の整数であって、連続する少なくとも９個の整数によって構成されている整数区間において、上記整数区間に含まれている長さを持つシフトレジスタの数が８個以下である整数区間が、少なくとも１つ存在しているＴＳパケットインタリーバ１０ｒと、リードソロモン処理部２０ｒとを有することを特徴とするＴＳパケット誤り訂正器である。
【００５１】
なお、リードソロモン処理部２０ｔと２０ｒとは、互いに同じである。
【００５２】
このようにすれば、ＩＰネットワーク等、比較的大きなデータの誤りや、損失が想定される伝送路上で、ＭＰＥＧ−２ＴＳを安定的に配信することができる。つまり、インタリーバを使用しなければ、伝送路においてＴＳパケット単位で損失が生じるが、インタリーバを使用すると、ＴＳパケットにおける部分的な損失に止まり、また、リードソロモンを組み合わせた場合に、回復が容易になり、映像や制御情報の損失が最小限になり、したがって、安定的な配信になる。
【００５３】
図９は、受信用ＴＳパケットインタリーバ１０ｒの構成を示す図である。
【００５４】
受信用ＴＳパケットインタリーバ１０ｒは、入力スイッチＳＷ１と、出力スイッチＳＷ２と、シフトレジスタＳＲ２０４〜ＳＲ１とを有する。
【００５５】
このときに、送信用ＴＳパケットインタリーバ１０ｔによってデータが並べ替えられたＴＳパケットを、受信側で並べ替えるので、受信用ＴＳパケットインタリーバ１０ｒは、図９に示す構造になる。つまり、パケットインタリーバ１０ｒが無ければ、伝送路Ｌ１において、ＴＳパケット単位で損失が発生するが、パケットインタリーバ１０ｒがあれば、ＴＳパケットが部分的な損失に止まるので、リードソロモンを組み合わせた場合に、回復が容易になり、映像や制御情報の損失が最小限になる。受信用ＴＳパケットインタリーバ１０ｒでは、入力されたＴＳパケットの先頭のデータが、シフトレジスタＳＲ２０４に入力され、最後のデータが、シフトレジスタＳＲ１に入力される。
【００５６】
受信用ＴＳパケットインタリーバ１０ｒのシフトレジスタＳＲ１〜シフトレジスタＳＲ２０４は、それぞれ図２に示す長さを持ち、伝送路Ｌ１で誤りやデータの損失が発生しなければ、受信用ＴＳパケットインタリーバ１０ｒで出力される。ＭＰＥＧ−２ＴＳパケットは、送信用ＴＳパケットインタリーバ１０ｔに入力されたＭＰＥＧ−２ＴＳパケットと同一のＭＰＥＧ−２ＴＳパケットである。
【００５７】
ＭＰＥＧ−２ＴＳパケットを伝送路Ｌ１で伝送する際に発生する誤りやデータの損失は、いくつか種類がある。たとえば、電波で伝送する場合、雑音によって伝送符号が誤ることが多く、ほぼランダムに、誤りやデータの損失が発生すると考えられる。一方、ＩＰ等パケット伝送路Ｌ１で伝送する場合、データは、パケット単位で損失すると考えられる。ここでは、データの損失や誤りが、ＴＳパケット単位で発生する場合を考える。
【００５８】
伝送路Ｌ１において、ＴＳパケットがパケット単位で誤りまたは損失した場合、受信用ＴＳパケットインタリーバ１０ｒから出力されるＭＰＥＧ−２ＴＳパケットは、部分的に、データに誤りまたは損失したものとなる。ＭＰＥＧ−２ＴＳパケットは、リードソロモン符号（２０４，１８８）が付与されているので、一定量までのデータの誤りまたは損失については、リードソロモンの計算を行うことによって、データを回復させることができる。
【００５９】
図１０は、ＴＳパケットが連続して損失する場合に、連続損失ＴＳパケット数に対する回復不能パケットの数について、実施例１と従来例とを比較して示す図である。
【００６０】
図１１は、連続損失ＴＳパケット数に対する回復不能データの量について、実施例１と従来例とを比較して示す図である。
【００６１】
図１２は、パケットロス率を０．０１にしたときに、バーストロスの比率と、リードソロモン符号で誤り訂正を行った後の誤り率との関係を示す図である。
【００６２】
なお、上記「パケットロス率」は、（伝送路で失われたパケット数）／（総パケット数）である。
【００６３】
図１２に示す従来例は、インタリーブの方式として、複数ＭＰＥＧ−２ＴＳパケットで一度ブロックを構成する方式（ＴＳパケットを２０４個ずつ集めてブロックにし、その中でデータの順番を入れ替える方式）を利用した例である。
【００６４】
なお、いずれの方式もインタリーブに伴う遅延は、ほぼ同じである。つまり、一般にインタリーブをかけると遅延が発生し、たとえば、上記実施例では、シフトレジスタを通過する遅延が支配的な遅延であり、ブロックを生成する際に遅延が発生する。
【００６５】
１０個程度の連続したＴＳパケットの損失または誤りに対して、従来の方式では、図１０に示すように、１５０個程度のＭＰＥＧ−２ＴＳパケットが回復不能であり、また、図１１に示すように、２０００バイト程度のデータを回復することができない。
【００６６】
一方、実施例１では、１０個程度の連続したＴＳパケットの損失または誤りに対して、図１０に示すように、回復不能のＭＰＥＧ−２ＴＳパケットは、１００個程度であり、図１１に示すように、回復不能のデータ量は、１３００バイト程度であり、従来の方式に比べて、回復不能の量が概ね半減する。このため、実施例１の方式は、従来の方式に比べて画質に与える影響が、より小さいと考えられる。
【００６７】
次に、バースト的（連続的）パケットロスが存在する場合の誤り率に与える影響を考える。
【００６８】
なお、ここでは、バーストロスは、１０個のＭＰＥＧ−２ＴＳパケットが損失する事象とした。従来例、実施例１ともに、バーストロスの比率が０である（全体のパケットロスの数のうちで、バーストロスによる比率が０である）ときに、誤り率は、殆ど０になる。なお、上記「バーストロスの比率」は、全体のパケットロスの数のうちで、バーストロスによる比率である。また、上記「バーストロス」は、１０個連続してパケットが損失する事象によるパケットロスである。
【００６９】
また、バーストロスの比率が上昇するにつれて、誤り率も上昇する。しかし、実施例１は、従来例に比べて、図１２に示すように、誤り率の上昇が緩く、バーストロスに対して改善効果があることが分かる。
【００７０】
実施例１において、ＴＳパケットインタリーバ１０は、入力スイッチＳＷ１と、出力スイッチＳＷ２と、２０４個のシフトレジスタとによって構成されている。入力スイッチＳＷ１の出力端子と出力スイッチＳＷ２の入力端子とは、それぞれ２０４個あり、それぞれシフトレジスタを介して接続されている。
【００７１】
シフトレジスタの長さは分布しているが、連続する整数の区間（たとえば１００〜１０８）の長さを持つシフトレジスタの数は、８個以下になるように分布してあれば、１００〜１０８の長さを持つシフトレジスタの数が８個以下になるように、シフトレジスタが分布している。
【００７２】
ＴＳパケットインタリーバ１０は、ＭＰＥＧ−２ＴＳパケットに適用した場合、入力ＴＳパケットを構成するデータを、前後のＴＳパケットに拡散する。この拡散は、ブロック誤りの発生に対しては有効に作用する。シフトレジスタにこのような分布を持たせることによって、入力ＴＳパケットは、出力ＴＳパケット中のある連続した９個以上の出力ＴＳパケットで、８バイト以下のデータしか含まない場合が発生する。このようにすることによって、たとえば９個連続でＴＳパケットが失われる場合でも、デインタリーバ後に生成するＴＳパケットでの損失データは、８バイト以下になる。
【００７３】
正確には、９個連続でＴＳパケットが失われる場合でも、該当するＴＳパケットから生成されるデインタリーバ後に生成するＴＳパケット内の損失データは、８バイト以下になるものが出てくる。このＴＳパケットを、ＭＰＥＧ−２ＴＳパケットに一般に適用されるリードソロモン符号で、誤りを回復させることができる。このために、このような連続したＴＳパケットの損失によってデインタリーブに関係する全てのＴＳパケットが損失することはない。
【実施例２】
【００７４】
図１３は、本発明の実施例２であるＴＳパケット変換器５０の構成を示す図である。
【００７５】
ＴＳパケット変換器５０は、実施例１であるＴＳパケットインタリーバ１０に、ＭＰＥＧ−２ＴＳの入力部５１と、出力部５２とを設け、装置化した実施例である。入力部５１、出力部５２は、たとえば、ＤＶＢ−ＡＳＩやＤＶＢ−ＳＰＩ等があり、適宜選択して実装することができる。
【００７６】
ＴＳパケット変換器５０によれば、ＴＳパケット変換器に、ＴＳパケットインタリーバ１０を組み込むので、出力ＴＳパケットを連続９パケットのパケットロスや誤りのある環境で伝送しても、ＭＰＥＧ−２ＴＳパケットに一般に適用されるリードソロモン符号で誤りを回復させることができる。つまり、デインタリーブによって、損失データが８バイト以下になるＴＳパケットがあるので、これはリードソロモンで回復できる。
【実施例３】
【００７７】
図１４は、本発明の実施例３であるＴＳ−ＩＰ変換器６０の構成を示す図である。
【００７８】
ＴＳ−ＩＰ変換器６０は、ＭＰＥＧ−２ＴＳパケットを入力し、ＩＰパケットを出力するＴＳ−ＩＰ変換器であり、入力部６１と、ＴＳパケット振分部６２と、ＴＳパケット多重部６３と、ＩＰパケット生成部６４と、ＩＰパケット出力部６５とを有する。
【００７９】
ＭＰＥＧ−２ＴＳパケットは、入力部６１で物理層が処理された後に、ＴＳパケット振分部６２で順次振り分けられる。実施例３では、ＭＰＥＧ−２ＴＳパケットが４つに振り分けられている。ＴＳパケット振分部６２で振り分けられたＭＰＥＧ−２ＴＳパケットは、それぞれ、ＴＳパケットインタリーバ１０に入力される。ＴＳパケットインタリーバ１０は、実施例１のＴＳパケットインタリーバ１０である。
【００８０】
ＴＳパケットインタリーバ１０から出力されたＭＰＥＧ−２ＴＳパケットは、ＴＳパケット多重部６３に入力され、再び１本のストリームになる。ＩＰパケット生成部６４では、ＰＥＧ−２ＴＳパケットを４個取り出し、ＵＤＰヘッダ、ＩＰヘッダを付与することによって、ＩＰパケットを生成する。ＩＰパケット生成部６４で生成されたＩＰパケットは、ＩＰパケット出力部６５から出力される。
【００８１】
つまり、ＴＳ−ＩＰ変換器６０によれば、連続したパケットロスが９個以上でもリードソロモンによって、誤りを回復することができる。
【００８２】
ＴＳ−ＩＰ変換器６０によれば、ＴＳ−ＩＰパケット変換器に、ＴＳパケットインタリーバ１０を組み込むことによって、たとえばＩＰパケットが連続して９個欠落するような環境で伝送しても、一般にＭＰＥＧ−２ＴＳパケットに適用されるリードソロモン符号で誤りを回復させることができる。
【実施例４】
【００８３】
図１５は、本発明の実施例４であるＩＰ−ＴＳ変換器７０の構成を示すブロック図である。
【００８４】
ＩＰ−ＴＳ変換器７０は、ＩＰパケットを入力し、ＭＰＥＧ−２ＴＳパケットを出力するＩＰ−ＴＳ変換器であり、ＩＰパケット入力部７１と、ＩＰパケット終端部７２と、ＴＳパケット振分部７３と、ＴＳパケットインタリーバ１０（図９に示す受信用ＴＳパケットインタリーバ１０ｒ）と、ＴＳパケット多重部７４と、出力部７５とを有する。
【００８５】
ＩＰパケットは、ＩＰパケット入力部７１で受信され、ＩＰパケット終端部７２に入力される。ＩＰパケット終端部７２では、ＵＤＰヘッダ、ＩＰヘッダ等が取り除かれ、ペイロード部が抽出される。ペイロード部は、２０４バイト毎に分割され、ＭＰＥＧ−２ＴＳパケットとして、ＴＳパケット振分部７３に入力される。ＴＳパケット振分部７３では、入力されたＭＰＥＧ−２ＴＳパケットを順次、ＴＳパケットインタリーバ１０に入力する。ここでＴＳパケットインタリーバ１０は、図９に示す受信用ＴＳパケットインタリーバ１０ｒである。受信用ＴＳパケットインタリーバ１０ｒで出力されたＭＰＥＧ−２ＴＳパケットは、ＴＳパケット多重部７４で多重され、出力部７５から出力される。
【００８６】
ＩＰネットワークのようなパケット伝送路では、この伝送路の物理的雑音による符号誤りよりも、スイッチやルータ等、伝送機器のバッファのオーバフローによるバースト的なデータの損失が顕著な場合があり、上記実施例によれば、このようなバーストロスが発生した場合でも、画質への影響をある程度抑制することができ、より高い伝送品質を達成することができる。
【００８７】
また、上記実施例によれば、インタリーバとして、スイッチとシフトレジスタとを使うので、ブロック構成する場合に比べて、バーストが発生しにくい。つまり、ブロックを一度構成する方法では、インタリーブの処理後に、順次、パケットを送信するが、このときに、タイミングをきちんと制御しないと、一度にパケットが送信される。一方、スイッチとシフトレジスタとを使用する方法は、入力パケットが入力する毎に、出力パケットが出力されるので、入力パケットのレートと出力パケットのレートとをほぼ同じに保つことが容易である。
【００８８】
したがって、上記実施例によれば、ＩＰネットワークで伝送した場合、バーストロスの発生そのものを抑制することができる。
【００８９】
ＩＰ−ＴＳ変換器７０によれば、ＩＰ−ＴＳ変換器に、ＴＳパケットインタリーバ１０を組み込むので、たとえば、ＩＰパケットが連続して９個欠落するような環境で伝送しても、一般にＭＰＥＧ−２ＴＳパケットに適用されるリードソロモン符号で誤りを回復させることができる。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施例１であるＴＳパケットインタリーバ１０の構成を示す図である。
【図２】実施例１において、シフトレジスタＳＲ１〜ＳＲ２０４のそれぞれの長さ（バイト数）を示す図である。
【図３】実施例１において、シフトレジスタＳＲ１〜ＳＲ２０４の長さの分布を示す図である。
【図４】ＴＳパケットインタリーバ１０における処理のイメージを示す図である。
【図５】インタリーブの原理を示す図である。
【図６】ＴＳパケットインタリーバ１０の仕組みを示す図である。
【図７】ＴＳパケットインタリーバ１０を使用しない場合と、使用する場合との比較を示す図である。
【図８】実施例１であるＴＳパケットインタリーバ１０を使用した運用形態を示す図である。
【図９】受信用ＴＳパケットインタリーバ１０ｒの構成を示す図である。
【図１０】ＴＳパケットが連続して損失する場合に、連続損失ＴＳパケット数に対する回復不能パケットの数について、実施例１と従来例とを比較して示す図である。
【図１１】連続損失ＴＳパケット数に対する回復不能データの量について、実施例１と従来例とを比較して示す図である。
【図１２】パケットロス率を０．０１にしたときに、バーストロスの比率と、リードソロモン符号で誤り訂正を行った後の誤り率との関係を示す図である。
【図１３】本発明の実施例２であるＴＳパケット変換器５０の構成を示す図である。
【図１４】本発明の実施例３であるＴＳ−ＩＰ変換器６０の構成を示す図である。
【図１５】本発明の実施例４であるＩＰ−ＴＳ変換器７０の構成を示すブロック図である。
【符号の説明】
【００９１】
１０…ＴＳパケットインタリーバ、
１０ｔ…送信用ＴＳパケットインタリーバ、
１０ｒ…受信用ＴＳパケットインタリーバ、
２０ｔ、２０ｒ…リードソロモン処理部、
ＳＲ１〜ＳＲ２０４…シフトレジスタ、
ＳＷ１…入力スイッチ、
ＳＷ２…出力スイッチ、
５０…ＴＳパケット変換器、
６０…ＴＳ−ＩＰ変換器、
７０…ＩＰ−ＴＳ変換器。
【図１】
2006333286.tif 000003
【図２】
2006333286.tif 000004
【図３】
2006333286.tif 000005
【図４】
2006333286.tif 000006
【図５】
2006333286.tif 000007
【図６】
2006333286.tif 000008
【図７】
2006333286.tif 000009
【図８】
2006333286.tif 000010
【図９】
2006333286.tif 000011
【図１０】
2006333286.tif 000012
【図１１】
2006333286.tif 000013
【図１２】
2006333286.tif 000014
【図１３】
2006333286.tif 000015
【図１４】
2006333286.tif 000016
【図１５】
2006333286.tif 000017