(57)【要約】【課題】電流が最早流れていなくとも磁化されたままになることもある小型の誘導ヘッドをクリアする方式並びにＨ字形回路で残留磁化をもつ誘導ヘッドをクリアする簡単で安価な方式を提供すること。【解決手段】駆動回路を有し、その駆動回路が少なくともトランジスタ１つ及びその駆動回路に切換え可能に接続されたランプダウン電圧源を含み、それによってランプダウン電圧源がトランジスタに接続されたときランプダウン電圧源によりトランジスタの電圧が、その閾値電圧より引き下げられる誘導負荷のための消磁装置である。【選択図】図１
2006107714.tif 000002
【特許請求の範囲】
【請求項１】
誘導負荷のための消磁装置であって、
制御領域、第１の被制御領域、第２の被制御領域及び閾値電圧を有し、前記第１の被制御領域が電源に接続され、前記第２の被制御領域が前記誘導負荷に接続された少なくとも１つのトランジスタを含む駆動回路と、
前記トランジスタの前記制御領域に接続され、命令された消磁モードへの切替えに応答して前記制御領域と前記第１の被制御領域との間の電圧を前記閾値電圧より低くするように動作可能なランプダウン電圧源と、
を備える消磁装置。
【請求項２】
前記トランジスタが電界効果トランジスタである請求項１に記載の消磁装置。
【請求項３】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記制御領域が前記ゲートである請求項１に記載の消磁装置。
【請求項４】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記第１の被制御領域がソースである請求項１に記載の消磁装置。
【請求項５】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記第２の被制御領域がドレインである請求項１に記載の消磁装置。
【請求項６】
前記ランプダウン電圧源がＲＣ回路である請求項１に記載の消磁装置。
【請求項７】
前記ランプダウン電圧源がプログラム可能である請求項１に記載の消磁装置。
【請求項８】
前記誘導負荷が書込みヘッドである請求項１に記載の消磁装置。
【請求項９】
前記駆動回路がＨ字形ブリッジ回路である請求項１に記載の消磁装置。
【請求項１０】
誘導負荷から残留磁化を取り除くためのプロセスであって、
電圧源に接続された第１の被制御領域、前記誘導負荷に接続された第２の被制御領域及び閾値電圧を有するトランジスタの制御領域にランプダウン電圧源を切替え可能に接続する工程と、
命令された消磁モードへの切替えに応答し、ランプダウン電圧源を使用して減少し振動する電圧を前記制御領域に加え、前記減少し振動する電圧が、前記制御領域と前記第１の被制御領域の間にかかる電圧を前記トランジスタの閾値電圧より低くする工程
を含むプロセス。
【請求項１１】
前記トランジスタが電界効果トランジスタである請求項１０に記載のプロセス。
【請求項１２】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記制御領域がゲートである請求項１０に記載のプロセス。
【請求項１３】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記第１の被制御領域がソースである請求項１０に記載のプロセス。
【請求項１４】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記第２の被制御領域がドレインである請求項１０に記載のプロセス。
【請求項１５】
前記ランプダウン電圧源がＲＣ回路である請求項１０に記載のプロセス。
【請求項１６】
前記ランプダウン電圧源がプログラム可能である請求項１０に記載のプロセス。
【請求項１７】
前記誘導負荷が書込みヘッドである請求項１０に記載のプロセス。
【請求項１８】
書込みヘッドのための消磁装置であって、
制御領域、第１の非制御領域、第２の被制御領域及び閾値電圧を有し、前記第１の被制御領域が電源に接続され、前記第２の被制御領域が前記誘導書込みヘッドに接続されている少なくとも１つのトランジスタを含むＨ字形ブリッジ回路と、
前記トランジスタの前記制御領域に接続され、命令された消磁モードへの切替えに応答して前記制御領域と前記第１の被制御領域の間の電圧を前記閾値電圧より低くするように動作可能なランプダウン電圧源
を備える消磁装置。
【請求項１９】
前記Ｈ字形ブリッジ回路が４つのトランジスタを有する請求項１８に記載の消磁装置。
【請求項２０】
前記トランジスタが電界効果トランジスタである請求項１８に記載の消磁装置。
【請求項２１】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記制御領域がゲートである請求項１８に記載の消磁装置。
【請求項２２】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記第１の被制御領域がソースである請求項１８に記載の消磁装置。
【請求項２３】
前記トランジスタが、ゲート、ソース及びドレインを有する電界効果トランジスタであり、前記第２の被制御領域がドレインである請求項１８に記載の消磁装置。
【請求項２４】
前記ランプダウン電圧源がＲＣ回路である請求項１８に記載の消磁装置。
【請求項２５】
前記ランプダウン電圧源がプログラム可能である請求項１８に記載の消磁装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気誘導ヘッドに関し、具体的には磁気誘導ヘッドの残留磁化及び残留磁束を削除又は削減することに関する。
【背景技術】
【０００２】
磁気ディスク・ドライブには、磁気ディスクにデータを書き込むための磁気誘導ヘッドが一般的に使用されている。磁気ヘッドの誘導コイルに書込み電流を流すことによって磁気ヘッドを作動させ、その電流の方向を反転させることによってヘッドが生成した磁界を反転させる。ヘッド内の磁界の反転はディスクの磁気双極子に変化を誘導し、これがデータに相当する。コイルを通して対向する方向に電流を駆動するために普通に使用される電流駆動回路にはいくつかのタイプがあるが、一般的な回路の１つがＨ字形ブリッジ回路である。Ｈ字形回路は、４つのトランジスタ・スイッチを使用し、それらを動作させて回路の交互に動作するスイッチの対を通る書込み電流の方向を決める。
【０００３】
性能を最適化するために、書込みヘッドから残留磁化及び残留磁束を定期的に消去することによって誘導ヘッドをクリアする必要がある。書込みヘッドの残留磁化及び残留磁束は、書込みヘッドの電源が切れているとしても読取りヘッドに極性を与え又は読取りヘッドを附勢し、データを消去することもある。
【０００４】
情報は、誘導ヘッドをディジタル情報の１及び０に対応する２つの状態のうちの１つに置くことによって書き込まれる。通常、誘導ヘッドはヘッドへの電流を遮断することによってクリアされる。しかし磁気記録ヘッド寸法が減少してきているのにしたがって、磁極の形状異方性 が、電流を遮断した後であってもヘッドを磁化したままにすることがある。これが、ディスク上で意図せざるデータの消去をもたらす。
【０００５】
交流でかつ減少する磁界を磁性材料に与えるとその材料の磁気誘導全体をかなり少ない値に減少させ、時にはゼロにし、その結果材料が本質的に消磁されることが知られている。時として交流（ＡＣ）消去と呼ばれるこの方法は、過去、金属製工具の消磁及び大量の磁気テープの消磁など工業への応用分野で使われていた。一般的に、目的物に与えられた磁界は、その目的物を磁界の源から離すことにより減少する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、もはや電流が誘導ヘッドに流れていなくとも磁化されたままになることもある小型の誘導ヘッドをクリアする方式を見出すことが望ましい。Ｈ字形回路で残留磁化をもつ誘導ヘッドをクリアする簡単で安価な方式を見出すことも望ましい。
【課題を解決するための手段】
【０００７】
本発明の一実施形態のよれば、ランプダウン電圧源を含む回路がスイッチによってＨ字形ブリッジ回路に接続されている。回路が動作すると、その回路は繰り返しヘッド電流の極性を切り替え、一方でヘッド電流を減少もさせる。これが、Ｈ字形ブリッジ回路の出力ドライバのゲート電圧を徐々に電源電圧に近づけ、それによって誘導書込みヘッドが消磁する。この実施形態は、誘導ヘッドをクリアするためにＨ字形回路に追加することができる簡単で安価な回路を提供する。
【発明を実施するための最良の形態】
【０００８】
図１は、Ｈ字形に接続されたトランジスタＱ１、Ｑ２、Ｑ３及びＱ４を備えるＨ字形ブリッジを示しており、そのＨ字形ブリッジではトランジスタＱ１及びＱ３がＨ字の足の一つ、トランジスタＱ２、Ｑ４がＨ字のもう一方の足を形成し、磁気誘導ヘッドの誘導コイルＬが負荷端子４、６を経由してＨ字の中心を横切って接続されている。図に示した実施形態では、トランジスタＱ１及びＱ２がＰＭＯＳ電界効果トランジスタで、そのソースは正の電源Ｖｄｄ１に接続され、トランジスタＱ３及びＱ４がＮＭＯＳ電界効果トランジスタで、そのソースは負の電源Ｖｓｓ２に接続されている。トランジスタＱ１及びＱ３のドレインは一緒に負荷端子４に、トランジスタＱ２及びＱ４のドレインは一緒に負荷端子６に接続されている。
【０００９】
トランジスタＱ１〜Ｑ４のゲートは、論理インバータに接続されている。トランジスタＱ１のゲートはインバータ１０の出力に、トランジスタＱ２のゲートはインバータ２０の出力に、トランジスタＱ３のゲートはインバータ３０の出力に、トランジスタＱ４のゲートはインバータ４０の出力に接続されている。インバータ１０の入力はインバータ１２の出力に接続され、インバータ２０の入力はインバータ２２の出力に接続され、インバータ３０の入力はインバータ３２の出力に接続され、インバータ４０の入力はインバータ４２の出力に接続されている。インバータ１２、２２、３２及び４２の入力は、Ｈ字形ブリッジ回路を制御する論理信号に接続されている。
【００１０】
インバータ１０、１２、２０及び２２は、Ｖｄｄ１に接続された上側電圧供給源（ｕｐｐｅｒ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）及びＶｓｓ１に接続された下側電圧供給源（ｌｏｗｅｒ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）を有する。インバータ３０、３２、４０及び４２はＶｄｄ２に接続された上側電圧供給源及びＶｓｓ２に接続された下側電圧供給源を有する。
【００１１】
図１に示す回路は、それぞれ正及び負の端子をもつ４つのランプダウン電圧源も含む。ランプダウン電圧源１４の正の端子はインバータ１０の下側電圧供給源に接続されている。その端子は、スイッチ１６を介してインバータ１２の下側電圧供給源及びＶｓｓ１にも接続されている。ランプダウン電圧源１４の負の端子は、スイッチ１８を介してＶｄｄ１、インバータ１０の上側電圧供給源及びインバータ１２の上側電圧供給源に接続されている。同様に、ランプダウン電圧源２４の正の端子は、インバータ２０の下側電圧供給源に接続されている。その端子は、スイッチ２６を介してインバータ２２の下側電圧供給源及びＶｓｓ１にも接続されている。ランプダウン電圧源２４の負の端子は、スイッチ２８を介してＶｄｄ１、インバータ２０の上側電圧供給源及びインバータ２２の上側電圧供給源に接続されている。
【００１２】
ランプダウン電圧供給源３４の負の端子は、インバータ３０の上側電圧供給源に接続されている。その端子は、スイッチ３６を介してインバータ３２の上側電圧供給源及びＶｄｄ２にも接続されている。ランプダウン電圧供給源３４の正の端子は、スイッチ３８を介してＶｓｓ２、インバータ３０の下側電圧供給源及びインバータ３２の下側電圧供給源に接続されている。ランプダウン電圧供給源４４の負の端子は、インバータ４０の上側電圧供給源に接続されている。その端子はスイッチ４６を介してインバータ４２の上側電圧供給源及びＶｄｄ２にも接続されている。ランプダウン電圧供給源４４の正の端子は、スイッチ４８を介してＶｓｓ２、インバータ４０の下側電圧供給源及びインバータ４２の下側電圧供給源に接続されている。
【００１３】
図１に示すＨ字形ブリッジ回路が通常動作をしている間、スイッチ１６、２６、３６及び４６は閉じており、スイッチ１８、２８、３８及び４８は開いている。この通常動作モードではこのＨ字形ブリッジ回路は、普通のＨ字形ブリッジ回路の様に機能する。しかし、回路がその消磁モードに切り替わるとスイッチが反転し、それによってスイッチ１６、２６、３６及び４６が開かれ、スイッチ１８、２８、３８及び４８が閉じられる。その結果インバータ１０及び２０の下側供給電圧（ｌｏｗｅｒ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）はＶｄｄ１に斜行し、トランジスタＱ１及びＱ２のゲート電圧をＶｄｄ１にする。トランジスタＱ１のソース及びトランジスタＱ２のソースは、Ｖｄｄ１に接続されているのでトランジスタＱ１及びトランジスタＱ２のゲート〜ソース間電圧がその閾値電圧より下がりトランジスタＱ１及びＱ２はカットオフとなる。同様にインバータ３０及び４０の上側供給電圧（ｕｐｐｅｒ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）がＶｓｓ２に斜行し、トランジスタＱ３及びＱ４のゲート電圧をＶｓｓ２にする。トランジスタＱ３のソース及びトランジスタＱ４のソースは、Ｖｓｓ２に接続されているのでトランジスタＱ３及びトランジスタＱ４のゲート〜ソース間電圧がその閾値電圧より下がりトランジスタＱ３及びＱ４はカットオフとなる。
【００１４】
図２Ａ及び２Ｂは、図１に示す回路の時間に対する電流及び電圧を線形ランプダウン電圧源を使用して比較したものである。図２Ａは電流プロファイルであり、そのｘ軸として時間を、そのｙ軸として電流を有する。電流が、時間に対してどのように振動し、ゼロにまで減少するかが示されている。図２Ｂは電圧プロファイルであり、そのｘ軸として時間を、そのｙ軸として電圧を有する。電圧の直線的な変化が、図２Ａに示す減少する電流にどのように対応するかが示されている。
【００１５】
図３は、ランプダウン電圧源としてＲＣ回路を使用してどのように本発明を実施できるかを示している。図３は、図１と同じであるが、ＲＣ回路がランプダウン電圧源に替わっている。図３は、Ｈ字形に接続されたトランジスタＱ１、Ｑ２、Ｑ３及びＱ４を備えるＨ字形ブリッジを示しており、トランジスタＱ１及びＱ３がＨ字の足の一つ、トランジスタＱ２、Ｑ４がＨ字のもう一つの足を形成し、誘導式磁気ヘッドの誘導コイルＬが負荷端子１０４、１０６を経由してＨ字の中心を横切って接続されている。図面に示した実施形態では、トランジスタＱ１及びＱ２がＰＭＯＳ電界効果トランジスタで、そのソースは正の電源Ｖｄｄ１に接続され、トランジスタＱ３及びＱ４がＮＭＯＳ電界効果トランジスタで、そのソースは負の電源Ｖｓｓ２に接続されている。トランジスタＱ１及びＱ３のドレインは一緒に負荷端子１０４に、トランジスタＱ２及びＱ４のドレインは一緒に負荷端子１０６に接続されている。
【００１６】
トランジスタＱ１〜Ｑ４のゲートは、論理インバータに接続されている。トランジスタＱ１のゲートはインバータ１１０の出力に、トランジスタＱ２のゲートはインバータ１２０の出力に、トランジスタＱ３のゲートはインバータ１３０の出力に、トランジスタＱ４のゲートはインバータ１４０の出力に接続されている。インバータ１１０の入力はインバータ１１２の出力に接続され、インバータ１２０の入力はインバータ１２２の出力に接続され、インバータ１３０の入力はインバータ１３２の出力に接続され、インバータ１４０の入力はインバータ１４２の出力に接続されている。インバータ１１２、１２２、１３２及び１４２の入力は、Ｈ字形ブリッジ回路の外部回路に接続されている。
【００１７】
インバータ１１０、１１２、１２０及び１２２は、Ｖｄｄ１に接続された上側電圧供給源（ｕｐｐｅｒ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）及びＶｓｓ１に接続された下側電圧供給源（ｌｏｗｅｒ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）を有する。インバータ１３０、１３２、１４０及び１４２はＶｄｄ２に接続された上側電圧供給源及びＶｓｓ２に接続された下側電圧供給源を有する。 
【００１８】
図１に示した回路のランプダウン電圧源の替わりに、図３に示した回路はＲＣ回路を有する。抵抗１１３及びキャパシタ１１５がその一端でＶｄｄ１、インバータ１１０の上側電圧供給源及びインバータ１１２の上側電圧供給源に接続されている。抵抗１１３及びキャパシタ１１５のもう一方の端部はインバータ１１０の下側電圧供給源及びスイッチ１１６の一端に接続されている。スイッチ１１６のもう一方の端部はインバータ１１２の下側電圧供給源及びＶｓｓ１に接続されている。抵抗１２３及びキャパシタ１２５がその一端でＶｄｄ１、インバータ１２０の上側電圧供給源及びインバータ１１２の上側電圧供給源に接続されている。抵抗１２３及びキャパシタ１２５のもう一方の端部はインバータ１２０の下側電圧供給源及びスイッチ１２６の一端に接続されている。スイッチ１２６のもう一端はインバータ１２２の下側電圧供給源及びＶｓｓ１に接続されている。抵抗１３３及びキャパシタ１３５がその一端でＶｓｓ２、インバータ１３０の下側電圧供給源及びインバータ１３２の下側電圧供給源に接続されている。抵抗１３３及びキャパシタ１３５のもう一方の端部はインバータ１３０の上側電圧供給源及びスイッチ１３６の一端に接続されている。スイッチ１３６のもう一端はインバータ１３２の上側電圧供給源及びＶｄｄ２に接続されている。抵抗１４３及びキャパシタ１４５がその一端でＶｓｓ２、インバータ１４０の下側電圧供給源及びインバータ１４２の下側電圧供給源に接続されている。抵抗１４３及びキャパシタ１４５のもう一方の端部はインバータ１４０の上側電圧供給源及びスイッチ１４６の一端に接続されている。スイッチ１４６のもう一端はインバータ１４２の上側電圧供給源及びＶｄｄ２に接続されている。
【００１９】
図３に示すＨ字形ブリッジ回路が通常動作をしている期間、スイッチ１１６、１２６、１３６及び１４６は閉じており、インバータは全て普通に駆動されている。この通常動作モードではこのＨ字形ブリッジ回路は、普通のＨ字形ブリッジ回路の様に機能する。しかし、回路がその消磁モードに切り替わるとスイッチ１１６、１２６、１３６及び１４６は開く。その結果インバータ１１０及び１２０の下側供給電圧がＶｄｄ１に斜行し、トランジスタＱ１及びＱ２のゲート電圧をＶｄｄ１にする。トランジスタＱ１のソース及びトランジスタＱ２のソースは、Ｖｄｄ１に接続されているのでトランジスタＱ１及びＱ２のゲート〜ソース電圧がその閾値電圧より下がりトランジスタＱ１及びＱ２はカットオフとなる。同様にインバータ１３０及び１４０の上側供給電圧がＶｓｓ２に斜行し、トランジスタＱ３及びＱ４のゲート電圧をＶｓｓ２にする。トランジスタＱ３のソース及びトランジスタＱ４のソースは、Ｖｓｓ２に接続されているのでトランジスタＱ３及びトランジスタＱ４のゲート〜ソース間電圧がその閾値電圧より下がりトランジスタＱ３及びＱ４はカットオフとなる。
【００２０】
供給電圧に斜行する速度は、ＲＣ回路の時定数で決まる。図４は、抵抗及びキャパシタをスイッチで切り替え可能に回路に接続することによって、回路にプログラム可能性を加えることができることを示している。時定数、したがって電圧が電源に斜行する速度は、抵抗及びキャパシタを回路に追加するか回路から取り去ることにより制御できる。図４には、３つの抵抗及び３つのキャパシタが示されているが、任意の数のキャパシタ及び抵抗を追加して所望の程度まで電圧の傾き（ｖｏｌｔａｇｅ  ｒａｍｐ）を制御することができる。
【００２１】
図５、６及び７は、トランジスタＱ１〜Ｑ４を通る電流をゼロにするために必要な時間を、ＲＣ回路の時定数を変えるために電圧源の抵抗及びキャパシタを変更することによってどのように変えることができるか表示している。図５は、２ナノ秒の時定数をもつ回路に対する電流プロファイル及び電圧の変化を示している。図６は、５ナノ秒の時定数をもつ回路に対する電流プロファイル及び電圧の変化を示している。図７は、１０ナノ秒のＲＣ時定数をもつ回路に対する電流プロファイル及び電圧の変化を示している。図５、６及び７を比較すれば分かるようにＲＣの時定数が大きいと電流の転移（ｔｒａｎｓｉｔｉｏｎ）の回数がより大きくなり、したがって消磁がより完全に行われる。しかしより多くの多くの時間量が必要である。消磁に要する時間量と消磁の完全さとの間の妥協点（ｔｒａｄｅ−ｏｆｆ）は設計パラメータであり、プログラム可能なＲＣの時定数を有することにより容易に選定することができる。
【００２２】
したがって本発明は、Ｈ字形ブリッジ回路に簡単な追加を行い、その出力段階に最小限の変化を引き起こしている。書込みヘッドを消磁するのに必要な時間量は、ＲＣ回路の時定数だけに依存する。
【００２３】
本発明を、好ましい実施形態を参照して説明してきたが、当業者ならば本発明の精神及び範囲から逸脱することなく形式的にも具体的にも変更を行うことができることを理解するであろう。具体的には、本発明のいくつかの形態が、ディスクリート素子の形で説明されているが回路を縮小して集積回路（ＩＣ）の形態で実行するのが好ましいことが理解されよう。したがって「装置」及び同等の術語は、その最も広範な文脈で理解され、機能的な構成要素として好都合に説明されているＩＣの部分並びにディスクリート装置をも含めるべきである。同様に本発明のいくつかの形態は、やはりディスクリート装置によっても実施できる論理的なゲート及びチップに関して説明されるが全て本発明の範囲及び精神の中にある。同様に本発明は、制御領域（ゲート）及び複数の被制御領域（ソース及びドレイン）を有するＭＯＳトランジスタ装置を採用している例示的な実施形態に関して説明されてきた。当業者ならば本発明の原理が、制御および被制御領域又は端子を有するこの他の能動的な装置を採用する回路に適用可能であることを理解されよう。
【図面の簡単な説明】
【００２４】
【図１】電磁誘導ヘッドを消磁するための回路を含む、誘導ヘッドを駆動するためのＨ字形ブリッジ回路の回路図である。
【図２Ａ】図１に示す回路を使用するＨ字形ブリッジの電流プロファイルを示す図である。
【図２Ｂ】図１に示す回路を使用するＨ字形ブリッジの電圧プロファイルを示す図である。
【図３】ランプダウン電圧源としてＲＣ回路を使用する本発明の一実装形態を示す図である。
【図４】図３に示すＲＣ回路に対してどのようにプログラム能力を加えられるかを例示する図である。
【図５】図３に示す回路の電流プロファイル及び電圧プロファイルを示す図である。
【図６】図３に示す回路の電流プロファイル及び電圧プロファイルを示す図であるが、図５に示すものとは異なる時定数を有するものの図である。
【図７】図３に示す回路の電流プロファイル及び電圧プロファイルを示す図であるが、図５及び図６に示すものとは異なる時定数を有するものの図である。
【図１】
2006107714.tif 000003
【図２Ａ】
2006107714.tif 000004
【図２Ｂ】
2006107714.tif 000005
【図３】
2006107714.tif 000006
【図４】
2006107714.tif 000007
【図５】
2006107714.tif 000008
【図６】
2006107714.tif 000009
【図７】
2006107714.tif 000010