(57)【要約】【課題】  半導体製造方法において、窒素アニール後にＬＯＣＯＳを形成する場合、シリコン基板表面にＳi３Ｎ４からなるホワイトリボンが生成され、その部分でゲート酸化膜の形成が阻害される。【解決手段】  窒素アニール後、シリコン基板２０の表面を酸化し、アニール時に窒素２４をトラップしたシリコン基板２０表面領域をパッド酸化膜２２’内に取り込む。その後、シリコン窒化膜２６をマスクとして、ＬＯＣＯＳ酸化を行いＬＯＣＯＳ構造２８を形成する。パッド酸化膜２２’の形成時に窒素２４がたたき出されるので、ホワイトリボン３０の形成が軽減されパッド酸化膜２２’の除去又は少ない犠牲酸化処理によりホワイトリボン３０が除去される。【選択図】        図１
2006351894.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に選択的に局所酸化膜を形成する半導体装置製造方法であって、
窒素を含む雰囲気中にて、前記半導体基板をアニールするアニール工程と、
前記半導体基板の表面を酸化して当該表面上にパッド酸化膜を形成する工程であって、少なくとも前記アニール工程後に前記パッド酸化膜を成長させるアニール後酸化工程を含むパッド酸化工程と、
局所酸化対象領域に対し相補関係を有する領域を覆う窒化膜を前記酸化膜の上に形成する窒化膜形成工程と、
前記窒化膜をマスクとして熱酸化処理を行って、前記局所酸化対象領域に選択的に前記局所酸化膜を形成する局所酸化工程と、
前記パッド酸化膜を除去するパッド酸化膜除去工程と、
を有することを特徴とする半導体装置製造方法。
【請求項２】
請求項１に記載の半導体装置製造方法において、
前記アニール工程は、熱処理炉を用い、当該熱処理炉に窒素を含む雰囲気を導入して行われ、
前記アニール後酸化工程は、前記アニール工程が終了した前記熱処理炉に前記半導体基板を置いたまま、引き続いて酸化性雰囲気を導入して行うこと、
を特徴とする半導体装置製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置製造方法において、
前記局所酸化工程は、水分を含んだ雰囲気中にて行われることを特徴とする半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板表面に局所酸化膜（ＬＯＣＯＳ：local oxidation of silicon）を形成する半導体装置製造方法に関し、特に、ＬＯＣＯＳを形成する酸化工程において、ＬＯＣＯＳの縁近傍に生じるホワイトリボンを抑制する技術に関する。
【背景技術】
【０００２】
シリコン基板表面にトランジスタ等の回路素子を集積配置した半導体装置を製造する集積回路プロセス技術では、素子間に厚い酸化膜からなるＬＯＣＯＳ構造を形成して、素子間分離を実現することが行われる。
【０００３】
図３，図４は、従来のＬＯＣＯＳ構造の形成方法を説明する工程図であり、各工程における半導体基板に垂直な断面の模式図を表している。図３（ａ）は、シリコン基板２の表面にパッド酸化膜４を形成した状態を示している。次に述べるシリコン窒化膜とシリコン基板２との間にパッド酸化膜４を配することにより、局所酸化工程においてシリコン基板２の表面に発生する応力を緩和し、欠陥発生を抑制することが可能となる。
【０００４】
ここで、パッド酸化膜４を形成した後に、窒素雰囲気でアニール処理を行う場合がある。アニール処理は例えば、シリコン基板２の表面にイオン注入した後、欠陥を除去することなどを目的として行われる。
【０００５】
次に図３（ｂ）は、ＬＯＣＯＳ構造に先立って、パッド酸化膜４の上にシリコン窒化膜（Ｓi３Ｎ４）６が形成された状態を示している。シリコン窒化膜６は例えばＣＶＤ（Chemical Vapor Deposition）により形成される。
【０００６】
図３（ｃ）は、シリコン窒化膜６をホトリソグラフィ技術によりパターニングした状態を示している。これにより、ＬＯＣＯＳ構造を形成する領域に対応するシリコン窒化膜６が除去される。しかる後、シリコン基板２は熱処理炉に入れられ、酸化性雰囲気内にて熱処理される。この熱処理により、シリコン窒化膜６を除去した部分に選択的に厚い酸化膜が形成され、ＬＯＣＯＳ構造８が実現される（図３（ｄ））。
【０００７】
局所酸化工程で生じる現象としてホワイトリボンと呼ばれるものの発生が知られている。このホワイトリボンは、酸化性雰囲気とシリコン窒化膜６との反応により生じたアンモニア（ＮＨ３）がシリコン酸化膜中を拡散し、シリコン基板２の表面にて化学反応を起こして生じるシリコン窒化膜である。このホワイトリボン１０は、バーズビーク先端のシリコン酸化膜が薄くなった部分に形成されやすい。特に、アンモニアがシリコン窒化膜と水（Ｈ２Ｏ）との反応により生成され得るため、ウェット酸化、スチーム酸化、及び水素燃焼酸化等の比較的水分を含む酸化性雰囲気での酸化処理において、ホワイトリボンが生じやすい。
【０００８】
ＬＯＣＯＳ構造８が形成された後、シリコン窒化膜６、パッド酸化膜４を除去し、ＬＯＣＯＳ構造８以外の活性領域にゲート酸化膜が形成される。また、ゲート酸化膜の形成に先立って、シリコン基板表面の欠陥除去等を目的として犠牲酸化及びその除去が行われることもある。ここで、Ｓi３Ｎ４とＳiＯ２とは物性を異にし、ＳiＯ２はＨＦ水溶液で容易にエッチング除去することができるのに対し、Ｓi３Ｎ４はＨＦ水溶液では除去が難しい。そこで、シリコン窒化膜６の除去には例えば、プラズマエッチングが用いられる。
【０００９】
上述したようにＨＦ水溶液でパッド酸化膜４や犠牲酸化膜を除去する処理では、Ｓi３Ｎ４からなるホワイトリボン１０はシリコン基板２の表面に残りやすい（図３（ｅ））。この状態でゲート酸化膜１２を形成すると、ホワイトリボン１０の部分では酸化膜の成長が抑制され酸化膜厚が薄くなり（図３（ｆ））、ゲート酸化膜耐圧の低下等の不具合を生じやすい。
【００１０】
そこで、従来は、パッド酸化膜４を除去した後（図３（ｅ））に、犠牲酸化膜を厚めに形成することにより、ホワイトリボン１０の下に或る程度の酸化膜を成長させ、犠牲酸化膜を除去する際に、ホワイトリボン１０を剥離除去するという対策が取られている。図４（ａ）は、犠牲酸化膜１４を形成した状態、図４（ｂ）は犠牲酸化膜１４を除去した状態を示している。犠牲酸化膜１４の除去によりホワイトリボン１０を除去した上で、ゲート酸化膜１６を形成することで、活性領域に形成されるゲート酸化膜１６の一様性を確保することが可能となる（図４（ｃ））。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した窒素アニールでは、シリコン基板２の表面に窒素１８がトラップされ蓄積され得る（図３（ｂ））。このシリコン基板２の表面に蓄積された窒素は、ＬＯＣＯＳ構造８を形成する際のホワイトリボン１０の形成を促進し得る。これは、当該窒素がアンモニアの生成や当該アンモニアとシリコン基板２とのＳi３Ｎ４生成に関与するためであると考えられる。
【００１２】
シリコン基板２の表面に蓄積された窒素により助長されたホワイトリボン１０を好適に除去するためには、犠牲酸化の量をより多くすることが必要となり得る。しかし、犠牲酸化を厚くすると、厚い犠牲酸化膜を除去する際に、ＬＯＣＯＳ酸化膜が薄くなり、ＬＯＣＯＳ幅も縮小する。さらにＬＯＣＯＳ膜厚や幅のばらつきも大きくなるため、トランジスタ等の素子を微細に形成することが難しくなるという不都合があった。
【００１３】
本発明は上述の問題点を解決するためになされたものであり、窒素アニールを行った場合においてホワイトリボンの生成が軽減される半導体装置製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置製造方法は、半導体基板上に選択的に局所酸化膜を形成する方法であって、窒素を含む雰囲気中にて、前記半導体基板をアニールするアニール工程と、前記半導体基板の表面を酸化して当該表面上にパッド酸化膜を形成する工程であって、少なくとも前記アニール工程後に前記パッド酸化膜を成長させるアニール後酸化工程を含むパッド酸化工程と、局所酸化対象領域に対し相補関係を有する領域を覆う窒化膜を前記酸化膜の上に形成する窒化膜形成工程と、前記窒化膜をマスクとして熱酸化処理を行って、前記局所酸化対象領域に選択的に前記局所酸化膜を形成する局所酸化工程と、前記パッド酸化膜を除去するパッド酸化膜除去工程と、を有する。
【００１５】
他の本発明に係る半導体装置製造方法においては、前記アニール工程が、熱処理炉を用い、当該熱処理炉に窒素を含む雰囲気を導入して行われ、前記アニール後酸化工程が、前記アニール工程が終了した前記熱処理炉に前記半導体基板を置いたまま、引き続いて酸化性雰囲気を導入して行う。
【００１６】
さらに他の本発明に係る半導体装置製造方法は、前記局所酸化工程が、水分を含んだ雰囲気中にて行われるものである。
【発明の効果】
【００１７】
本発明によれば、アニール工程にて窒素が蓄積され得る半導体基板表面の近傍領域が、アニール後酸化工程にて酸化される。この半導体基板表面の酸化に伴い、半導体基板表面に蓄積されていた窒素はたたき出されるため、局所酸化工程での半導体基板表面における窒素の蓄積が回避される。これにより、当該局所酸化工程の半導体基板表面でのホワイトリボンの生成が軽減される。
【００１８】
また、アニール後酸化工程を、アニール工程を行った熱処理炉において引き続いて行うことで、半導体基板を熱処理炉間で移し替える必要がなく、雰囲気の切り換え等の簡単な操作で半導体基板表面に蓄積された窒素がホワイトリボンの形成を助長することを回避することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００２０】
本実施形態は、シリコン基板表面にトランジスタ等の回路素子を集積配置した半導体装置を製造する方法であり、素子間分離にＬＯＣＯＳ構造を採用する。図１は、本実施形態に係る半導体装置製造方法の概略を説明する工程図であり、特にＬＯＣＯＳ構造の形成工程を説明するものである。各工程における半導体基板に垂直な断面の模式図を表している。図１（ａ）に示すシリコン基板２０は、先行する工程により、例えば、イオン注入等により拡散層やその他の構造を既に形成されたものであり得るが、図１ではそれらの構造は図示を省略されている。また、図２は本実施形態に係る製造方法を示す概略のプロセスフロー図である。
【００２１】
図１（ｂ）は、シリコン基板２０の表面にパッド酸化膜２２を形成した状態を示している。パッド酸化膜２２は、シリコン基板２０を熱処理炉に入れ、酸化雰囲気にて熱酸化することにより形成される（Ｓ５０）。このパッド酸化膜２２は、この後に行われる局所酸化工程Ｓ７５においてシリコン窒化膜とシリコン基板２０との間に介在し、シリコン基板２０の表面に発生する応力を緩和し欠陥発生を抑制することを一つの目的として形成される。パッド酸化膜２２の厚さは例えば、数十ｎｍ程度に設定される。また、同様の応力緩和の目的で、パッド酸化膜２２の上にさらにポリシリコン層を積層した後、シリコン窒化膜を形成することも行われる。
【００２２】
次に本実施形態の製造方法においては、例えば、イオン注入によりシリコン基板２０に生じた欠陥を除去したり、注入した不純物層の活性化等の目的でアニール処理が行われる。当該アニール処理は、シリコン基板２０の表面酸化を抑制しつつ行うために、不活性ガスからなる雰囲気中で行われる。本発明は、その不活性ガスの一つとして窒素を用いる態様に関するものである。この窒素を含む雰囲気でのアニール（窒素アニール処理Ｓ５５）では、パッド酸化膜２２に接するシリコン基板２０表面領域に窒素２４がトラップされ得る（図１（ｃ））。なお、この窒素アニール処理Ｓ５５は、例えば、熱処理炉にシリコン基板２０を挿入し、当該炉内に窒素を含むガスを流入させつつ、加熱することにより行われる。
【００２３】
本発明の製造方法においては、窒素アニール処理Ｓ５５に引き続いてシリコン基板２０の追加酸化処理Ｓ６０が行われる。この追加酸化処理Ｓ６０は、窒素アニール処理Ｓ５５後、シリコン基板２０を熱処理炉から引き出さずに、炉内の雰囲気を酸化性のものに切り換えることで実行することが可能である。この方法によれば、アニール後に炉の温度を徐々に下げてシリコン基板２０を引き出したり、酸化処理のために改めてシリコン基板２０を炉にセットし炉の温度を再び徐々に上げるといったシーケンスを省略することができる。すなわち、窒素アニール処理Ｓ５５及び追加酸化処理Ｓ６０とが簡単な操作で実現され、また処理時間が短縮され、処理効率が向上する。
【００２４】
このアニール後の酸化処理Ｓ６０により、窒素２４がトラップされている部分のシリコン基板領域もＳiＯ２に変化し、トラップされた窒素２４がたたき出される（図１（ｄ））。この追加酸化処理Ｓ６０は、窒素２４がトラップされている領域をパッド酸化膜２２’に取り込むために行われ、窒素２４が存在する深さ範囲等に応じて、酸化時間等の条件が設定される。
【００２５】
追加酸化工程Ｓ６０後、ＬＯＣＯＳ構造の形成工程（Ｓ６５〜Ｓ７５）が行われる。ここで、追加酸化工程Ｓ６０とＬＯＣＯＳ構造形成の工程（Ｓ６５〜Ｓ７５）とは、連続して行われる場合だけでなく、それらの間に他の工程を挟んで行われる場合もあり得る。ＬＯＣＯＳ構造の形成工程として、まず、シリコン窒化膜２６によって、ＬＯＣＯＳ構造を形成する領域が規定される（図１（ｅ））。シリコン窒化膜２６は、パッド酸化膜２２’上に、例えばＣＶＤにより堆積成長され（Ｓ６５）、続いて窒化膜パターニング工程Ｓ７０にて、ＬＯＣＯＳ構造を形成する部分だけを選択的に除去される。ちなみに、シリコン窒化膜２６のパターニングＳ７０は、その上に塗布したホトレジストをホトリソグラフィ技術でパターニングし、このホトレジストをマスクとしてシリコン窒化膜２６をプラズマエッチング処理等によりエッチングし、選択的に除去することにより行われる。
【００２６】
次に、局所酸化工程Ｓ７５にて、シリコン基板２０は熱処理炉に入れられ、酸化性雰囲気内にて熱処理される。酸化性雰囲気として、例えば、ウェット酸化、スチーム酸化、及び水素燃焼酸化等の比較的水分を含み、酸化膜の成長速度が大きいものが用いられる。この熱処理により、シリコン窒化膜２６を除去した部分に選択的に厚い酸化膜が形成され、ＬＯＣＯＳ構造２８が実現される（図１（ｆ））。
【００２７】
本実施形態のＬＯＣＯＳ構造形成方法においても、従来と同様、酸化性雰囲気とシリコン窒化膜２６との反応により生じたアンモニア（ＮＨ３）がシリコン酸化膜中を拡散し、シリコン基板２０の表面にて化学反応を起こして、ホワイトリボン３０が形成され得る。しかし、本実施形態の方法では、従来方法とは異なり、窒素アニールでトラップされた窒素２４は追加酸化処理Ｓ６０によってたたき出されており、ホワイトリボン形成反応が起こるシリコン基板２０表面には基本的には存在しないか、またはその量が従来に比べて低減されている。そのため、窒素２４がホワイトリボン形成に関与することが阻害され、ホワイトリボンの形成が軽減される。
【００２８】
ＬＯＣＯＳ構造２８が形成された後、シリコン窒化膜２６を例えば、プラズマエッチングで除去する（Ｓ８０）。さらに例えば、ＨＦ水溶液等を用いて、パッド酸化膜２２’がエッチング除去される（図１（ｇ），Ｓ８５）。上述のようにホワイトリボンの形成が軽減される結果、パッド酸化膜２２’を除去するエッチング処理で、ホワイトリボン３０も除去され得る。
【００２９】
一方、この段階でホワイトリボン３０を除去しきれないとしても、ゲート酸化膜の形成に先立って行われ得る犠牲酸化膜の形成及び除去の工程Ｓ９０にてホワイトリボン３０を除去することができる。その場合においても、上述のようにホワイトリボンの形成が軽減されている結果、ホワイトリボン３０の剥離除去の観点からは犠牲酸化量を少なくすることができる。犠牲酸化の膜厚を低減できる結果、ＬＯＣＯＳ構造２８は予め微細に形成できること、及び犠牲酸化膜を除去する際のＬＯＣＯＳ構造２８の膜厚や幅の減少量のばらつきが抑制されることによって、トランジスタ等の素子を微細に形成することが容易となる。
【００３０】
ホワイトリボン３０の除去又は犠牲酸化の工程後、ＬＯＣＯＳ構造２８以外の活性領域にゲート酸化膜３２が形成される（図１（ｈ），Ｓ９５）。さらに、例えば、ゲート酸化膜３２の形成後、ゲート酸化膜３２上にポリシリコンでトランジスタのゲート電極を形成したり、ゲート酸化膜３２にコンタクトホールを設けて、シリコン基板２０に形成されているソース拡散層やドレイン拡散層に配線を接続するといった加工がなされ、ＬＯＣＯＳ構造２８によって囲まれた活性領域内にトランジスタ等の素子が形成され、半導体装置が形作られていく。
【図面の簡単な説明】
【００３１】
【図１】本実施形態に係る半導体装置製造方法のＬＯＣＯＳ構造の各形成工程における半導体基板に垂直な模式的な断面図である。
【図２】本実施形態に係る製造方法を示す概略のプロセスフロー図である。
【図３】従来のＬＯＣＯＳ構造の形成方法を説明する工程毎の半導体基板に垂直な模式的な断面図である。
【図４】従来のＬＯＣＯＳ構造の形成方法を説明する工程毎の半導体基板に垂直な模式的な断面図である。
【符号の説明】
【００３２】
２０  シリコン基板、２２  パッド酸化膜、２４  窒素、２６  シリコン窒化膜、２８  ＬＯＣＯＳ構造、３０  ホワイトリボン、３２  ゲート酸化膜。
【図１】
2006351894.tif 000003
【図２】
2006351894.tif 000004
【図３】
2006351894.tif 000005
【図４】
2006351894.tif 000006