(57)【要約】【課題】  参照側マイクロコンピュータから被参照側マイクロコンピュータの内部状態のモニタを容易に行うための技術を提供する。【解決手段】  外部から内部状態のモニタを可能とするモニタ機能部を内蔵する第１マイクロコンピュータ（３０）と、上記第１マイクロコンピュータとは異なる第２マイクロコンピュータ（１０）とに結合され、上記第２マイクロコンピュータから上記第１マイクロコンピュータの内部状態のモニタを可能とするモニタ機能制御回路（２０）において、上記第２マイクロコンピュータからアクセスサイズ情報を取り込んでそれを判定するためのアクセスサイズ判定部（２０１）と、上記アクセスサイズ判定部での判定結果に基づいて、上記第１マイクロコンピュータにおける内部状態のモニタを可能とする制御信号を上記モニタ機能部に供給可能なモニタ機能制御部（２０２）とを設け、第１マイクロコンピュータの内部状態のモニタの容易化を図る。【選択図】        図１
2006107229.tif 000002
【特許請求の範囲】
【請求項１】
外部から内部状態のモニタを可能とするモニタ機能部を内蔵する第１マイクロコンピュータと、
上記第１マイクロコンピュータとは異なる第２マイクロコンピュータとに結合され、上記第２マイクロコンピュータから上記第１マイクロコンピュータの内部状態のモニタを可能とするモニタ機能制御回路であって、
上記第２マイクロコンピュータからアクセスサイズ情報を取り込んでそれを判定するためのアクセスサイズ判定部と、
上記アクセスサイズ判定部での判定結果に基づいて、上記第１マイクロコンピュータにおける内部状態のモニタを可能とする制御信号を上記モニタ機能部に供給可能なモニタ機能制御部と、を含むモニタ機能制御回路。
【請求項２】
上記アクセスサイズ判定部は、上記第２マイクロコンピュータからバイト制御ＳＲＡＭインタフェースによるアクセスサイズ情報を取り込んでそれを判定する請求項１記載のモニタ機能制御回路。
【請求項３】
上記モニタ機能制御部は、上記バイト制御ＳＲＡＭインタフェースによるアクセスサイズ情報に対応するアクセスサイズ指定情報を含むコマンドを上記モニタ機能部に対して発行する請求項２記載のモニタ機能制御回路。
【請求項４】
外部からの割り込み要求に応じた例外処理により内部データの外部出力を可能とする第１マイクロコンピュータと、
上記第１マイクロコンピュータとは異なる第２マイクロコンピュータとに結合され、上記第２マイクロコンピュータから上記第１マイクロコンピュータの内部状態のモニタを可能とするモニタ機能制御回路であって、
上記第１マイクロコンピュータと上記第２マイクロコンピュータとの双方からランダムアクセス可能なランダムアクセスメモリと、
上記第２マイクロコンピュータからアクセスサイズ情報を取り込んでそれを判定するためのアクセスサイズ判定部と、
上記アクセスサイズ判定部での判定結果に基づいて、上記第１マイクロコンピュータにおける内部状態のモニタのためのアクセスモードを上記ランダムアクセスメモリに設定するとともに、上記第１マイクロコンピュータに対して、上記ランダムアクセスメモリのアクセスに関する割り込みを要求可能な制御回路と、を含むモニタ機能制御回路。
【請求項５】
上記アクセスサイズ判定部は、上記第２マイクロコンピュータからバイト制御ＳＲＡＭインタフェースによるアクセスサイズ情報を取り込んでそれを判定する請求項４記載のモニタ機能制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータのモニタ技術に関し、例えば複数のマイクロコンピュータを搭載して成るマイクロコンピュータシステムに適用して有効な技術に関する。
【背景技術】
【０００２】
マイクロコンピュータの内部状態を当該マイクロコンピュータの外部からモニタ可能とする技術が知られている（例えば特許文献１参照）。これによれば、マイクロコンピュータに備えられるＲＯＭにユーザプログラムと共にデバッグ用のプログラムが格納され、マイクロコンピュータに設けられる通信用のインタフェースを介して端末装置に内部情報が出力され、端末装置からデバッグコマンドなどが入力される。デバッグ開始時には、ＲＯＭの内容を全てマイクロコンピュータ内のＲＡＭに読込み、デバッグ用のプログラムはＲＡＭに対してアクセスするようにする。
【０００３】
【特許文献１】特開平４−３３２０５１号公報（図１〜図５）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
マイクロコンピュータの内部状態を当該マイクロコンピュータの外部からモニタ可能とする機能（モニタ機能という）を備えたマイクロコンピュータを含む複数のマイクロコンピュータが搭載されるマイクロコンピュータシステムにおいて、モニタ機能を備えたマイクロコンピュータの内蔵メモリや内蔵Ｉ／Ｏ（入出力回路）の機能を別のマイクロコンピュータからモニタする場合には、モニタ機能を制御するための所定の信号を形成する必要がある。また、参照側マイクロコンピュータのバスに制御信号を形成する論理回路を接続し、この論理回路を経由してモニタ機能内蔵マイクロコンピュータの内蔵機能をアクセスする場合には、アクセスするデータのサイズ情報が必要であり、参照側マイクロコンピュータからアクセスサイズ情報の出力が行われる。ところが、内蔵メモリや内蔵Ｉ／Ｏ機能はデータや専用レジスタによってアクセスサイズが８／１６／３２ビットなどのように複数あり、モニタ機能制御回路にアクセスサイズを設定するためのレジスタが必要になる。そして、参照側マイクロコンピュータからアクセスする場合には、アクセスするデータサイズとアドレスとを２回に分けてモニタ機能制御回路に出力する必要があるため、それを可能とするソフトウェアの実行時間が増加する。しかも、参照側マイクロコンピュータのプログラムの作成においては、アクセスする内蔵メモリや内蔵Ｉ／Ｏ機能専用レジスタについての個々のアクセスサイズを調査してそれを記述する必要があることから、そのプログラミングが面倒になる。このように従来技術によれば、複数のアクセスサイズとの関係で、被参照側マイクロコンピュータの内部状態のモニタを容易に行うことができない。
【０００５】
本発明の目的は、参照側マイクロコンピュータから被参照側マイクロコンピュータの内部状態のモニタを容易に行うための技術を提供する。
【０００６】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
すなわち、第１の手段として、外部から内部状態のモニタを可能とするモニタ機能部を内蔵する第１マイクロコンピュータと、上記第１マイクロコンピュータとは異なる第２マイクロコンピュータとに結合され、上記第２マイクロコンピュータから上記第１マイクロコンピュータの内部状態のモニタを可能とするモニタ機能制御回路において、上記第２マイクロコンピュータからアクセスサイズ情報を取り込んでそれを判定するためのアクセスサイズ判定部と、上記アクセスサイズ判定部での判定結果に基づいて、上記第１マイクロコンピュータにおける内部状態のモニタを可能とする制御信号を上記モニタ機能部に供給可能なモニタ機能制御部とを設ける。
【０００９】
上記の手段によれば、アクセスサイズ判定部は上記第２マイクロコンピュータからアクセスサイズ情報を取り込んでそれを判定し、モニタ機能制御部は、上記アクセスサイズ判定部での判定結果に基づいて、上記第１マイクロコンピュータにおける内部状態のモニタを可能とする制御信号を上記モニタ機能部に供給する。このことが、上記第２マイクロコンピュータからのアクセスサイズの種類にかかわらず、被参照側マイクロコンピュータの内部状態のモニタの容易化を達成する。
【００１０】
このとき、上記アクセスサイズ判定部は、上記第２マイクロコンピュータからバイト制御ＳＲＡＭインタフェースによるアクセスサイズ情報を取り込んでそれを判定するように構成することができる。
【００１１】
上記モニタ機能制御部は、上記バイト制御ＳＲＡＭインタフェースによるアクセスサイズ情報に対応するアクセスサイズ指定情報を含むコマンドを上記モニタ機能部に対して発行するように構成することができる。
【００１２】
第２の手段として、外部からの割り込み要求に応じた例外処理により内部データの外部出力を可能とする第１マイクロコンピュータと、上記第１マイクロコンピュータとは異なる第２マイクロコンピュータとに結合され、上記第２マイクロコンピュータから上記第１マイクロコンピュータの内部状態のモニタを可能とするモニタ機能制御回路において、上記第１マイクロコンピュータと上記第２マイクロコンピュータとの双方からランダムアクセス可能なランダムアクセスメモリと、上記第２マイクロコンピュータからアクセスサイズ情報を取り込んでそれを判定するためのアクセスサイズ判定部と、上記アクセスサイズ判定部での判定結果に基づいて、上記第１マイクロコンピュータにおける内部状態のモニタのためのアクセスモードを上記ランダムアクセスメモリに設定するとともに、上記第１マイクロコンピュータに対して、上記ランダムアクセスメモリのアクセスに関する割り込みを要求可能な制御回路とを設ける。
【００１３】
上記の手段によれば、制御回路は、上記アクセスサイズ判定部での判定結果に基づいて、上記第１マイクロコンピュータにおける内部状態のモニタのためのアクセスモードを上記ランダムアクセスメモリに設定するとともに、上記第１マイクロコンピュータに対して、上記ランダムアクセスメモリのアクセスに関する割り込みを要求する。このことが、上記第１マイクロコンピュータにおいて、上記割り込み要求に対応するデータの上記ランダムアクセスメモリへの書き込みを可能とし、上記第２マイクロコンピュータからのアクセスサイズの種類にかかわらず、被参照側マイクロコンピュータの内部状態のモニタの容易化を達成する。
【００１４】
このとき、上記アクセスサイズ判定部は、上記第２マイクロコンピュータからバイト制御ＳＲＡＭインタフェースによるアクセスサイズ情報を取り込んでそれを判定するように構成することができる。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１６】
すなわち、参照側マイクロコンピュータから被参照側マイクロコンピュータの内部状態のモニタを容易に行うことができる。
【発明を実施するための最良の形態】
【００１７】
図１には、本発明にかかるモニタ機能制御回路を含むマイクロコンピュータシステムの構成例が示される。
【００１８】
図１に示されるマイクロコンピュータシステムは、特に制限されないが、参照側マイクロコンピュータ１０、モニタ機能制御回路２０、及び被参照側マイクロコンピュータ３０が、共通の実装基板（図示せず）に実装されて成る。参照側マイクロコンピュータ１０、モニタ機能制御回路２０、及び被参照側マイクロコンピュータ３０は、特に制限されないが、それぞれ公知の半導体基板製造技術により単結晶シリコン基板などの一つの半導体基板に形成される。参照側マイクロコンピュータ１０とモニタ機能制御回路２０とは、バス４０によって各種信号のやり取りが可能に結合される。モニタ機能制御回路２０と被参照側マイクロコンピュータ３０とはモニタのための各種信号線群６０によって各種信号のやり取りが可能に結合される。
【００１９】
上記参照側マイクロコンピュータ１０は、特に制限されないが、ランダムアクセスメモリ（「ＲＡＭ」と略記する）１０１、リードオンリーメモリ（「ＲＯＭ」と略記する）１０２、バスステートコントローラ（「ＢＳＣ」と略記する）１０３、中央処理装置（「ＣＰＵ」と略記する）１０４、及び入出力部１０５を含み、それらが内部バスによって結合されて成る。上記ＣＰＵ１０４は、予め定められたプログラムに従って所定の演算処理を実行する。上記ＲＡＭ１０１は、上記ＣＰＵ１０４での演算処理に必要とされる各種データや上記演算処理の作業領域などとして利用される。上記ＲＯＭ１０２は、上記ＣＰＵ１０４で実行されるプログラムが格納される。上記入出力部１０５は、バス４０を介して上記モニタ機能制御回路２０に結合されており、特に制限されないが、１６ビット構成のアドレス信号Ａ１５−０、３２ビット構成のデータＤ３１−０、読み出し動作と書き込み動作との選択のためのリードライト信号Ｒ／Ｗ、チップ選択状態を示すチップセレクト信号ＣＳ、アクセスサイズを指定するためのアクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３など、各種信号のやり取りを可能とする。上記ＢＳＣ１０３は、内部バス１０６を介してデータ転送が行われる際のウェイト挿入等のバス制御を行う。特に制限されないが、上記参照側マイクロコンピュータ１０との間の信号のやり取りは、上記ＢＳＣ１０３によって、データ長３２ビットのバイト制御ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）インタフェースによって行われるように設定される。バイト制御ＳＲＡＭインタフェースでは、アドレス空間をアクセスした場合、アクセスサイズによりアクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３の論理レベルの組み合わせが変更される。図２には、特に制限されないが、アクセスサイズとアクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３との関係が示される。これに従えば、アクセスサイズが８ビットの場合、ＷＥ０のみがロー（Ｌ）レベルとされることでＢｉｔ（ビット）０−７が指定され、アクセスサイズが１６ビットの場合、ＷＥ０，ＷＥ１のみがローレベルとされることでＢｉｔ０−７、Ｂｉｔ８−１５が指定され、アクセスサイズが３２ビットの場合、ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３がローレベルとされることでＢｉｔ０−７、Ｂｉｔ８−１５、Ｂｉｔ１６−２３、Ｂｉｔ２４−３２が指定される。
【００２０】
上記被参照側マイクロコンピュータ３０は、特に制限されないが、ＲＡＭ３０１、ＲＯＭ３０２、ＢＳＣ３０３、ＣＰＵ３０４、及びモニタ機能部３０５を含んで成る。上記ＣＰＵ３０４は、予め定められたプログラムに従って所定の演算処理を実行する。上記ＲＡＭ３０１は、上記ＣＰＵ３０４での演算処理に必要とされる各種データや上記演算処理の作業領域などとして利用される。上記ＲＯＭ３０２は、上記ＣＰＵ３０４で実行されるプログラムが格納される。上記ＢＳＣ１０３は、内部バス１０６を介してデータ転送が行われる際のウェイト挿入等のバス制御を行う。上記モニタ機能部３０５は、特に制限されないが、ＡＵＤ（アドバンストユーザデバッガ）におけるモニタ機能を有する。このＡＵＤにおけるモニタ機能によれば、コマンド及びアドレス信号の出力や、必要に応じてデータ出力を行うことができる。ここで、上記コマンドは、アクセス対象とされるデータのサイズ（８／１６／３２）の判別情報（２ビット）と、リード／ライトの判別情報（１ビット）との３ビット構成とされる。
【００２１】
モニタ機能制御回路２０は、特に制限されないが、アクセスサイズ判定部２０１と、モニタ機能制御部２０２とを含んで成る。アクセスサイズ判定部２０１は、上記参照側マイクロコンピュータ１０から伝達されたアクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３の論理レベルに基づいてアクセスサイズを判定する。この判定結果は、上記モニタ機能制御部２０２に伝達される。上記モニタ機能制御部２０２は、上記アクセスサイズ判定部２０１での判定結果に基づいて上記被参照側マイクロコンピュータ３０におけるモニタ機能部３０５の動作を制御する。ＡＵＤによるモニタ機能において使用されるデータのフォーマットは、先頭が論理値“０”で、その後に、３ビット構成のコマンド、及びアドレスが続く。上記コマンドにおけるアクセスサイズ識別情報として２ビットのフラグＯＵＴ０，ＯＵＴ１が割り当てられる。「＊」は否定を示し、「∨」は論理和を示し、「∧」は論理積を示すものとすると、上記２ビットのフラグＯＵＴ０，ＯＵＴ１は、以下のように示される。
ＯＵＴ１＝＊（ＷＥ０ ∨ ＷＥ１ ∨ ＷＥ２ ∨ ＷＥ３）
ＯＵＴ０＝（ＷＥ０ ∧ ＷＥ１ ∧ ＊ＷＥ２ ∧ ＊ＷＥ３） ∨ （＊ＷＥ０ ∧ ＊ＷＥ１ ∧ ＷＥ２ ∧ ＷＥ３）
これにより、上記アクセスサイズ判定部２０１における入力（ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３）と、出力（ＯＵＴ０，ＯＵＴ１）とは、図３に示されるように対応付けられる。
【００２２】
また、上記リードライト信号や上記アドレス信号やには、上記入出力部１０５及びバス４０を介して上記参照側マイクロコンピュータ１０からモニタ機能制御回路２０に伝達されたものが用いられる。
【００２３】
上記参照側マイクロコンピュータ１０からアクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３がモニタ機能制御回路２０に伝達されると、それに基づいてアクセスサイズ判定部２０１によりアクセスサイズの判定が行われ、その判定結果がモニタ機能制御部２０２に伝達される。このモニタ機能制御部２０２では、伝達されたアクセスサイズ判定結果に基づいて、ＡＵＤフォーマットに対応する２ビット構成のアクセスサイズ識別情報が形成され、そのアクセスサイズ識別情報や、上記リードライト信号、上記アドレス信号が、時系列的に上記被参照側マイクロコンピュータ３０におけるモニタ機能部３０５に与えられる。これにより、モニタ機能部３０５では、入力されたアドレス信号に対応する内部データを外部に出力する。この内部データは、上記モニタ機能制御回路２０やバス４０を介して、あるいは図示されない別のシステムバスなどを介して参照側マイクロコンピュータ１０に伝達される。
【００２４】
上記例によれば、以下の作用効果を得ることができる。
【００２５】
（１）上記参照側マイクロコンピュータ１０からアクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３がモニタ機能制御回路２０に伝達されると、それに基づいてアクセスサイズ判定部２０１によりアクセスサイズの判定が行われ、その判定結果がモニタ機能制御部２０２に伝達され、このモニタ機能制御部２０２では、伝達されたアクセスサイズ判定結果に基づいて、ＡＵＤフォーマットに対応する２ビット構成のアクセスサイズ識別情報が形成され、そのアクセスサイズ識別情報や、上記リードライト信号、上記アドレス信号が、時系列的に上記被参照側マイクロコンピュータ３０におけるモニタ機能部３０５に与えられるようになっているため、上記参照側マイクロコンピュータ１０から指定されるアクセスサイズの種類が複数有る場合でも、それに対応する制御信号をモニタ機能制御部２０２で形成してそれをモニタ機能部３０５に与えることができる。これにより、被参照側マイクロコンピュータ３０の内部状態のモニタの容易化を図ることができる。
【００２６】
（２）アクセスサイズ判定部２０１は、上記参照側マイクロコンピュータ１０からのアクセスサイズ情報を取り込みをバイト制御ＳＲＡＭインタフェースにより的確に行うことができる。
【００２７】
図４には上記マイクロコンピュータシステムの別の構成例が示される。
【００２８】
図４に示されるのが、図１に示されるのと大きく相違するのは、モニタ機能制御回路２０内に、参照側マイクロコンピュータ１０からのアクセスと、被参照側マイクロコンピュータ３０からのアクセスの双方を可能とするデュアルポート・ランダム・アクセス・メモリ（ＤＰＲＡＭ）２０３と、このＤＰＲＡＭ２０４への情報書込みや、被参照側マイクロコンピュータ３０への割り込み要求７０を発生可能な制御部２０４とを含む点である。また、被参照側マイクロコンピュータ３０においては、ＢＳＣ３０３による設定を、データ長３２ビットのバイト制御ＳＲＡＭインタフェースとし、このバイト制御ＳＲＡＭインタフェースを介してモニタ機能制御回路２０との間で各種信号のやり取りが行われる。すなわち、被参照側マイクロコンピュータ３０内に、内部バス３０６に結合された入出力部３０７が設けられ、この入出力部３０７がバス５０を介してモニタ機能制御回路２０に結合される。上記入出力部３０７は、特に制限されないが、１６ビット構成のアドレス信号Ａ１５−０、３２ビット構成のデータＤ３１−０、読み出し動作と書き込み動作との選択のためのリードライト信号Ｒ／Ｗ、チップ選択状態を示すチップセレクト信号ＣＳなど、各種信号のやり取りを可能とする。
【００２９】
上記の構成において、上記参照側マイクロコンピュータ１０内のＤＰＲＡＭ２０３は、上記参照側マイクロコンピュータ１０によって管理されるアドレス空間にマッピングされるとともに、上記被参照側マイクロコンピュータ３０によって管理されるアドレス空間にマッピングされる。参照側マイクロコンピュータ１０は、入出力部１０５を介してＤＰＲＡＭ２０３をアクセスし、モニタ対象とされるアドレス（参照アドレス）をＤＰＲＡＭの所定エリアに設定する。また、参照側マイクロコンピュータ１０は、アクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３によりアクセスサイズを指定する。上記モニタ機能制御回路２０におけるアクセスサイズ判定部２０１では、上記アクセスサイズ指定信号ＷＥ０，ＷＥ１，ＷＥ２，ＷＥ３に基づいてアクセスサイズを判定し、その判定結果を制御部２０４に出力する。制御回路２０４は、上記アクセスサイズ判定部２０１での判定結果をアクセスモード情報として上記ＤＰＲＡＭ２０３の所定エリアに書き込み、被参照側マイクロコンピュータ３０に対して割り込み要求７０を発生する。被参照側マイクロコンピュータ３０では、上記制御部２０４からの割り込み要求７０は、所定の割り込み優先順位に従って割り込み処理部３０８で処理される。上記制御部２０４からの割り込み要求７０が割り込み処理部３０８で処理され、それが受け付けられると、ＣＰＵ３０４では上記割り込み要求７０に対応する所定の例外処理が実行される。この例外処理において、入出力部３０７を介してＤＰＲＡＭ２０３がアクセスされることにより、上記参照アドレスや上記アクセスモード情報が被参照側マイクロコンピュータ３０７に読み込まれる。そして例えばＲＡＭ３０１内のデータなどが、上記参照アドレスに対応する情報が参照データとして、指定されたアクセスモード（データサイズ）で上記ＤＰＲＡＭ２０３における所定のエリアに書き込まれる。このようにしてＤＰＲＡＭ２０３に書き込まれた参照データは、参照側マイクロコンピュータ１０によってＤＰＲＡＭ２０３がアクセスされることで参照可能とされる。上記参照側マイクロコンピュータ１０や上記被参照側マイクロコンピュータ３０による上記ＤＰＲＡＭ２０３のアクセスは、上記ＡＵＤの場合よりもデータの転送レートが高いから、図４に示される構成によれば、図１に示される場合に比べてシステム全体のデータ転送レートを向上させることができる。
【００３０】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３１】
例えば図１に示されるモニタ機能部３０５を、ＡＵＤによるモニタ機能に代えて、ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）機能を採用することができる。すなわち、被参照側マイクロコンピュータ３０内にバウンダリスキャン回路を設けることにより被参照側マイクロコンピュータ３０をＪＴＡＧデバイスとして形成する。その場合において、モニタ機能制御部２０２は、上記アクセスサイズ判定部２０１での判定結果に基づいて上記ＪＴＡＧ所定の制御信号を形成して、それをモニタ機能部３０５に与え、バウンダリスキャン回路によって得られたデータを参照側マイクロコンピュータ１０に転送する。
【００３２】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロコンピュータシステムに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種電子回路装置に広く適用することができる。
【００３３】
本発明は、少なくとも複数のマイクロコンピュータを備えることを条件に適用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明にかかるモニタ機能制御回路を含むマイクロコンピュータシステムの構成例ブロック図である。
【図２】図１に示される構成でのアクセスサイズとアクセスサイズ指定信号との関係説明図である。
【図３】図１におけるアクセスサイズ判定部の入力と出力との対応関係の説明図である。
【図４】上記マイクロコンピュータシステムの別の構成例ブロック図である。
【符号の説明】
【００３５】
１０  参照側マイクロコンピュータ
２０  モニタ機能制御回路
３０  被参照側マイクロコンピュータ
１０１  ＲＡＭ
１０２  ＲＯＭ
１０３  ＢＳＣ
１０４  ＣＰＵ
１０５  入出力部
１０６  内部バス
２０１  アクセスサイズ判定部
２０２  モニタ機能制御部
２０３  ＤＰＲＡＭ
２０４  制御部
３０１  ＲＡＭ
３０２  ＲＯＭ
３０３  ＢＳＣ
３０４  ＣＰＵ
３０５  モニタ機能部
３０６  内部バス
３０７  入出力部
３０８  割り込み処理部
【図１】
2006107229.tif 000003
【図２】
2006107229.tif 000004
【図３】
2006107229.tif 000005
【図４】
2006107229.tif 000006