(57)【要約】    【課題】  相励磁方式のモータの等速回転時の速度変更を行う場合にＣＰＵ資源が不足する問題や、単に加減速テーブルを用いてモータ速度制御を行う場合の処理時間がかかる問題を解消可能としたモータ制御装置を提供する。    【解決手段】  画像形成装置は、クロック発振器２１０、通信制御部２１１を有するＣＰＵ２００、クロック発振器２２１、制御部２２３、ポートレジスタ２２４を有するＡＳＩＣ２０３を備える。ＡＳＩＣ２０３の制御部２２３は、ステッピングモータ２０４の加速制御時には、内部クロックに同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力し、ステッピングモータ２０４の等速制御時には、ＣＰＵ２００からの外部クロックに同期させて相励磁信号をステッピングモータ２０４に出力し、ステッピングモータ２０４の減速制御時には、内部クロックに同期させて相励磁信号をステッピングモータ２０４に出力する。【選択図】      図２
2006042493.tif 000002
【特許請求の範囲】
【請求項１】
相励磁方式のモータを駆動制御するモータ制御装置であって、
クロックを発生する発生手段と、
前記モータ制御装置外部から入力されるクロックを受信する受信手段と、
前記モータの制御目標状態に応じて、前記発生手段により発生したクロックと前記受信手段により受信したクロックとを選択的に切り換える選択手段と、
前記選択手段により選択されたクロックに同期させながら相励磁パターンに対応した相励磁信号を前記モータに出力する出力手段とを備えることを特徴とするモータ制御装置。
【請求項２】
前記モータの加速に必要なクロック数が設定される加速設定手段と、
前記モータの等速駆動に必要なクロック数が設定される等速設定手段と、
前記モータの減速及び停止に必要なクロック数が設定される減速設定手段と、
前記モータに出力した相励磁信号の数を計数する計数手段とを更に備え、
前記計数手段の計数値が前記加速設定手段の設定値に一致するまで、前記発生手段により発生したクロックに同期させて相励磁信号を出力し、
前記計数手段の計数値が前記等速設定手段の設定値に一致するまで、前記受信手段により受信したクロックに同期させて相励磁信号を出力し、
前記計数手段の計数値が前記減速設定手段の設定値に一致するまで、前記発生手段により発生したクロックに同期させて相励磁信号を出力することを特徴とする請求項１記載のモータ制御装置。
【請求項３】
前記モータの加速に必要なクロック数が設定される加速設定手段と、
前記モータの等速駆動に必要なクロック数が設定される等速設定手段と、
前記モータの減速及び停止に必要なクロック数が設定される減速設定手段と、
前記モータに出力した相励磁信号の数を計数する計数手段とを更に備え、
前記計数手段の計数値が前記加速設定手段の設定値に一致するまで、前記受信手段により受信したクロックに同期させて相励磁信号を出力し、
前記計数手段の計数値が前記等速設定手段の設定値に一致するまで、前記発生手段により発生したクロックに同期させて相励磁信号を出力し、
前記計数手段の計数値が前記減速設定手段の設定値に一致するまで、前記受信手段により受信したクロックに同期させて相励磁信号を出力することを特徴とする請求項１記載のモータ制御装置。
【請求項４】
相励磁方式のモータを駆動制御するモータ制御装置であって、
相励磁パターンを供給する内部供給手段と、
前記モータ制御装置外部から入力される相励磁パターンを供給する外部供給手段と、
前記モータの制御目標状態に応じて、前記内部供給手段により供給される相励磁パターンと前記外部供給手段により供給される相励磁パターンとを選択的に切り換える選択手段と、
前記選択手段により選択された相励磁パターンに対応した相励磁信号を前記モータに出力する出力手段とを備えることを特徴とするモータ制御装置。
【請求項５】
前記モータの加速に必要なクロック数が設定される加速設定手段と、
前記モータの等速駆動に必要なクロック数が設定される等速設定手段と、
前記モータの減速及び停止に必要なクロック数が設定される減速設定手段と、
前記モータに出力した相励磁信号の数を計数する計数手段とを更に備え、
前記計数手段の計数値が前記加速設定手段の設定値に一致するまで、前記内部供給手段により供給される相励磁パターンに対応した相励磁信号を出力し、
前記計数手段の計数値が前記等速設定手段の設定値に一致するまで、前記外部供給手段により供給される相励磁パターンに対応した相励磁信号を出力し、
前記計数手段の計数値が前記減速設定手段の設定値に一致するまで、前記内部供給手段により供給される相励磁パターンに対応した相励磁信号を出力することを特徴とする請求項４記載のモータ制御装置。
【請求項６】
前記モータの加速に必要なクロック数が設定される加速設定手段と、
前記モータの等速駆動に必要なクロック数が設定される等速設定手段と、
前記モータの減速及び停止に必要なクロック数が設定される減速設定手段と、
前記モータに出力した相励磁信号の数を計数する計数手段とを更に備え、
前記計数手段の計数値が前記加速設定手段の設定値に一致するまで、前記外部供給手段により供給される相励磁パターンに対応した相励磁信号を出力し、
前記計数手段の計数値が前記等速設定手段の設定値に一致するまで、前記内部供給手段により供給される相励磁パターンに対応した相励磁信号を出力し、
前記計数手段の計数値が前記減速設定手段の設定値に一致するまで、前記外部供給手段により供給される相励磁パターンに対応した相励磁信号を出力することを特徴とする請求項４記載のモータ制御装置。
【請求項７】
前記相励磁パターンは、前記モータ制御装置外部から設定変更することが可能であることを特徴とする請求項１乃至６の何れかに記載のモータ制御装置。
【請求項８】
前記請求項１乃至７の何れかに記載のモータ制御装置を備えることを特徴とする画像形成装置。
【請求項９】
相励磁方式のモータを駆動制御するモータ制御装置の制御方法であって、
前記モータ制御装置内部でクロックを発生する発生ステップと、
前記モータ制御装置外部から前記モータ制御装置に入力されるクロックを受信する受信ステップと、
前記モータの制御目標状態に応じて、前記発生ステップにより発生したクロックと前記受信ステップにより受信したクロックとを選択的に切り換える選択ステップと、
前記選択ステップにより選択されたクロックに同期させながら相励磁パターンに対応した相励磁信号を前記モータに出力する出力ステップとを備えることを特徴とする制御方法。
【請求項１０】
相励磁方式のモータを駆動制御するモータ制御装置の制御方法をコンピュータに実行させるプログラムであって、
前記モータ制御装置内部でクロックを発生する発生モジュールと、
前記モータ制御装置外部から前記モータ制御装置に入力されるクロックを受信する受信モジュールと、
前記モータの制御目標状態に応じて、前記発生モジュールにより発生したクロックと前記受信モジュールにより受信したクロックとを選択的に切り換える選択モジュールと、
前記選択モジュールにより選択されたクロックに同期させながら相励磁パターンに対応した相励磁信号を前記モータに出力する出力モジュールとを備えることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステッピングモータ等の相励磁方式モータの制御に適用可能なモータ制御装置及びその制御方法に関する。
【背景技術】
【０００２】
従来、相励磁方式のモータの制御に際しては、汎用ＣＰＵ（中央演算処理装置）或いはＣＰＵに代わる制御回路を用いて制御を行っている。特に、画像形成装置では非常に多くの相励磁方式のモータを使用している。従って、画像形成装置においては、１つのＣＰＵの制御により全てのモータを動作させることは、ＣＰＵの資源（タイマ、ポート数、ＤＴＣ（Data Transfer Controller）、ＤＭＡＣ（Direct Memory Access Controller）など）の制約を受けたり、ＣＰＵにおける処理負荷の増大を伴ったりするので非常に困難である。
【０００３】
そこで、画像形成装置等の装置が複数の相励磁方式のモータを搭載している場合、複雑な制御を必要としないモータについては、ＡＳＩＣ（Application Specific Integrated Circuit）などの制御回路を通してＣＰＵから独立して制御させる方法が提案されている（例えば、特許文献１、特許文献２参照）。
【０００４】
更に、相励磁方式のモータを制御するための制御情報を予めＣＰＵからＡＳＩＣへ転送しておき、モータの制御時にはＣＰＵがモータを動作させるトリガを与えるだけでＡＳＩＣがモータの制御を開始するような構成が提案されている。
【特許文献１】特開平１１−２１５８７号公報
【特許文献２】特開２００２−２３２８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術において、相励磁方式のモータを一定速度で回転駆動する等速回転時に速度変更を行うような場合は、予めモータの回転パターンが決められているＡＳＩＣなどで速度変更制御を行うことは非常に困難である。このような場合はＣＰＵを用いた制御が適しているが、画像形成装置のように多くの相励磁方式のモータを使用する場合、ＣＰＵの資源が不足してしまうという問題がある。
【０００６】
一方、相励磁方式のモータの速度制御に際しては、モータの加速／減速を制御するための加速度パターン／減速度パターンを記憶した加減速テーブルを用いて速度制御を行うことも可能である。しかし、加減速テーブルを用いた場合、テーブル長が非常に長くなってしまうため、予め加速度パターン／減速度パターンをＡＳＩＣに設定するために時間がかかってしまうという問題がある。
【０００７】
本発明の目的は、相励磁方式のモータの等速回転時の速度変更を行う場合にＣＰＵ資源が不足する問題や、単に加減速テーブルを用いてモータ速度制御を行う場合の処理時間がかかる問題を解消することを可能としたモータ制御装置及びその制御方法を提供することにある。
【課題を解決するための手段】
【０００８】
上述の目的を達成するために、本発明のモータ制御装置は、相励磁方式のモータを駆動制御するモータ制御装置であって、クロックを発生する発生手段と、前記モータ制御装置外部から入力されるクロックを受信する受信手段と、前記モータの制御目標状態に応じて、前記発生手段により発生したクロックと前記受信手段により受信したクロックとを選択的に切り換える選択手段と、前記選択手段により選択されたクロックに同期させながら相励磁パターンに対応した相励磁信号を前記モータに出力する出力手段とを備えることを特徴とする。
【０００９】
上述の目的を達成するために、本発明のモータ制御装置は、相励磁方式のモータを駆動制御するモータ制御装置であって、相励磁パターンを供給する内部供給手段と、前記モータ制御装置外部から入力される相励磁パターンを供給する外部供給手段と、前記モータの制御目標状態に応じて、前記内部供給手段により供給される相励磁パターンと前記外部供給手段により供給される相励磁パターンとを選択的に切り換える選択手段と、前記選択手段により選択された相励磁パターンに対応した相励磁信号を前記モータに出力する出力手段とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、相励磁方式のモータの制御目標に応じて、モータ制御装置内部で発生したクロックとモータ制御装置外部から受信したクロックとを選択的に切り換え、選択されたクロックに同期させながら相励磁パターンに対応した相励磁信号をモータに出力する。これにより、モータの制御目標（加速制御、等速制御、減速制御）に応じて、モータを制御する制御主体（モータ制御装置、モータ制御装置外部の装置）を自由に切り換えることが可能となる。その結果、従来の、モータの等速回転時の速度変更を行う場合にＣＰＵ資源が不足する問題や、単に加減速テーブルを用いてモータ速度制御を行う場合の処理時間がかかる問題を解消することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面に基づき説明する。
【００１２】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る画像形成装置の内部構造を示す構成図である。
【００１３】
図１において、画像形成装置は、デジタル複写機として構成されており、自動原稿送り装置１０、本体画像入力部１１、本体画像出力部１２、フィニッシャ１３を備えている。尚、以下では本発明のモータ制御に直接関係しない個所については説明を簡略化または省略する。
【００１４】
自動原稿送り装置１０は、本体画像入力部１１の上部に装着されており、原稿を原稿台上の読取位置に給送する装置である。
【００１５】
本体画像入力部１１は、原稿から画像を読み取る機構である。光源２１は、光学系モータ（不図示）の駆動力で図１の左右方向に往復動作し、原稿台上の原稿を照明しながら走査する。原稿からの反射光（光学像）は、光源２１と一体的に駆動されるミラー２２、２３、２４及びレンズ２５を介してＣＣＤ２６に結像される。ＣＣＤ２６は、光学像を電気信号に変換する。電気信号は、更にデジタル信号（画像データ）に変換される。画像データは、種々の補正処理と画像処理が施され、画像メモリ（不図示）に蓄積され、本体画像出力部１１に転送される。
【００１６】
本体画像出力部１２は、原稿の読取画像を記録紙に形成し出力する機構である。本体画像出力部１１から転送された画像データは、デジタル信号からアナログ信号に再変換され、更に露光制御部（不図示）により適正な出力値に増幅され、光学照射部２７により光信号に変換される。光信号は、スキャナ２８、レンズ２９及びミラー３０を伝播して、感光ドラム３１上に照射され、静電潜像が形成される。静電潜像は、トナーにより現像され、搬送されてくる記録紙上にトナー像が転写され、更に定着ローラ３２によりトナー像が定着されることで画像形成される。画像形成後の記録紙は、フィニッシャ１３に送出される。
【００１７】
給紙トレイ３４、３５、給紙デッキ３６は、複数枚の記録紙を収納可能である。手差しトレイ３７からは、任意種類の記録紙（ＯＨＰシート等の特殊紙を含む）を給紙可能である。給紙ローラ３８、３９、４０、４１、４２は、記録紙を搬送するローラであり、駆動源としてのステッピングモータに歯車等の伝達機構を介して接続されている。
【００１８】
ここで、ステッピングモータにより駆動される感光ドラム３１と定着ローラ３２の回転速度は、プロセス速度と呼ばれる。プロセス速度は、トナーの粒子形状、トナーの定着特性、レーザの発光特性などに大きく左右され、個々の画像形成装置に特有の速度となっているので可変制御することは困難である。従って、画像形成装置では、厚紙を搬送するのに十二分なトルクを出力できるステッピングモータが選択されている。
【００１９】
他方、給紙ローラ３８、３９、４０、４１、４２や搬送ローラは、記録紙の給紙や搬送のみを行っている。従って、感光ドラム３１、定着ローラ３２の何れかに記録紙が挟まっていない場合は、給紙ローラ３８、３９、４０、４１、４２や搬送ローラをできるだけ高速に駆動し、記録紙間の距離をできるだけ短く制御する。これにより、画像形成装置としてのプロダクティビティを向上可能としている。
【００２０】
フィニッシャ１３は、本体画像出力部１２に付設されており、本体画像出力部１２から送出された記録紙を制御部が指示した排紙トレイ３３に仕分ける装置である。
【００２１】
図２は、図１に示した画像形成装置の制御系の構成を示すブロック図である。
【００２２】
図２において、画像形成装置の制御系は、ＣＰＵ２００、ＲＯＭ２０１、ＲＡＭ２０２、ＡＳＩＣ２０３、データバス／アドレスバス２０７から構成されている。ＣＰＵ２００は、クロック発振器２１０、通信制御部（データ送受信部）２１１を備えている。ＡＳＩＣ２０３は、クロック受信器２２０、クロック発振器２２１、制御部２２３、ポートレジスタ２２４、ＲＯＭ２２５、ＲＡＭ２２６を備えている。
【００２３】
ＣＰＵ２００は、画像形成装置の制御を司る中央演算処理装置である。ＣＰＵ２００のクロック発振器２１０とＡＳＩＣ２０３のクロック受信器２２０との間には、クロック信号線２０５が接続されている。クロック信号線２０５は、クロック発振器２１０で発生したクロックをＡＳＩＣ２０３へ送信する信号線である。ＣＰＵ２００の通信制御部２１１とＡＳＩＣ２０３の制御部２２３との間には、通信信号線２０６−１及び２０６−２が接続されている。通信信号線２０６−１は、ＣＰＵ２００からＡＳＩＣ２０３へデータを送信する信号線である。通信信号線２０６−２は、ＡＳＩＣ２０３からＣＰＵ２００へデータを送信する信号線である。
【００２４】
クロック発振器２１０は、任意周期のクロックを発生する。通信制御部２１１は、ＡＳＩＣ２０３との間で通信を行う。ＲＯＭ２０１は、画像形成装置の制御に用いるプログラム、ＡＳＩＣ２０３との通信を行うプログラム、クロック発振器２１０を制御するプログラムを格納している。ＲＡＭ２０２は、ＣＰＵ２００により作業領域や一時記憶領域に使用される。本構成では、ＲＯＭ２０１とＲＡＭ２０２をＣＰＵ２００の外部に配設しているが、ＣＰＵ２００に内蔵してもよい。
【００２５】
ステッピングモータ２０４は、画像形成装置の機構を駆動する駆動源である。尚、図２ではステッピングモータを１つしか図示していないが、画像形成装置には、上記の感光ドラム３１、定着ローラ３２、他の機構をそれぞれ駆動する複数のステッピングモータが装備されている。また、図２ではセンサなどは図示していない。
【００２６】
ＡＳＩＣ２０３は、ステッピングモータ２０４を駆動する制御回路である。クロック受信器２２０は、ＣＰＵ２００のクロック発振器２１０が発生するクロックをクロック信号線２０５を介して受信する。クロック発振器２２１は、ＡＳＩＣ２０３内部で任意周期のクロックを発生する。クロック発振器２２１は、制御部２２３内部のタイマ（不図示）を動作させることで発振を行うことができる。
【００２７】
制御部２２３は、ＡＳＩＣ２０３の制御を司るものであり、ＲＯＭ２２５及びＲＡＭ２２６を用いて、ＡＳＩＣ２０３に接続されているステッピングモータ２０４及びセンサ（不図示）などを制御する。制御部２２３は、ＡＳＩＣ２０３内部のクロック発振器２２１で発生したクロック（内部クロック）と、ＣＰＵ２００のクロック発振器２１０からクロック信号線２０５を介して入力されるクロック（外部クロック）とを選択的に切り換える。また、制御部２２３は、ＲＯＭ２２５に格納されたプログラムに基づいて図１０乃至図１２のフローチャートに示す処理を実行する。
【００２８】
ＲＯＭ２２５は、ステッピングモータ２０４を駆動するための複数の相励磁パターンと、ステッピングモータ２０４を加速／減速するための複数の加速パターン／減速パターンを格納している。ＲＡＭ２２６は、制御部２２３により作業領域や一時記憶領域に使用される。尚、ＲＯＭ２２５に格納される相励磁パターンは、ＡＳＩＣ２０３の外部から設定変更することが可能である。
【００２９】
ポートレジスタ２２４とステッピングモータ２０４との間には、４本の信号線２３０、２３１、２３２、２３３が接続されている。ポートレジスタ２２４は、制御部２２３によりＲＯＭ２２５から読み出されポートレジスタ２２４に出力された相励磁パターンに対応した相励磁信号を、信号線２３０、２３１、２３２、２３３を介してステッピングモータ２０４に出力する。
【００３０】
図３は、ステッピングモータ２０４の駆動方法を示すタイミングチャートである。
【００３１】
図３において、「クロック」は、ＣＰＵ２００のクロック発振器２１０からクロック信号線２０５を介して供給されるクロック（外部クロック）、または、ＡＳＩＣ２０３内部のクロック発振器２２１から供給されるクロック（内部クロック）を示している。クロックの供給に伴い、信号線２３０、２３１、２３２、２３３には、ポートレジスタ２２４から図示の相励磁信号がクロックに同期するように出力される。ステッピングモータ２０４は、信号線２３０、２３１、２３２、２３３を介して所定の相励磁パターンの並びを順に入力することで回転させることができる。
【００３２】
ポートレジスタ２２４から信号線２３０、２３１、２３２、２３３に出力される図示の相励磁信号は、ステッピングモータ２０４の２相励磁のときの相励磁パターンを示している。信号線２３０〜２３３を、それぞれ、ｂｉｔ０〜ｂｉｔ３と表記すると、
相励磁パターンの組合せ（ｂｉｔ３、ｂｉｔ２、ｂｉｔ１、ｂｉｔ０）
＝｛（0,1,0,1）→（1,0,0,1）→（1,0,1,0）→（0,1,1,0）｝  ：正転
＝｛（0,1,0,1）→（0,1,1,0）→（1,0,1,0）→（1,0,0,1）｝  ：逆転
のようになる。相励磁パターンを４ビットのデータとみなせば、相励磁パターンは、ステッピングモータ２０４の正転時は「５→９→Ａ→６」のようなデータの並び、ステッピングモータ２０４の逆転時は「５→６→Ａ→９」のようなデータの並びと考えることができる。尚、データは１６進数による表記である。
【００３３】
次に、上記構成を有する本実施の形態の画像形成装置において、ステッピングモータ２０４の加速及び減速についてはＡＳＩＣ２０３で制御し、ステッピングモータ２０４の等速域の速度及び進み量制御についてはＣＰＵ２００で制御する例を、図４〜図１２を参照しながら詳細に説明する。
【００３４】
図４（ａ）は、ステッピングモータ２０４の加速区間／等速区間／減速区間の速度変化を示す図、図４（ｂ）、図４（ｃ）は、ＣＰＵ及びＡＳＩＣ間の通信信号線２０６−１、２０６−２上を流れるデータとクロック信号線２０５の関係を示す図である。
【００３５】
図４（ａ）において、横軸は時間を表し、縦軸はステッピングモータ２０４の速度（回転数）を表している。本実施の形態では、ステッピングモータ２０４を加速してから一定期間等速（変速してもよい）で駆動した後、減速して停止させるような場合を示している。図４（ｂ）、図４（ｃ）において、横軸は図４（ａ）に示した時間と共通な時間を示している。
【００３６】
ステッピングモータ２０４を起動する場合、図４（ａ）の横軸の０点よりも前に、ＣＰＵ２００とＡＳＩＣ２０３との間で通信データＡ及びＢがやり取りされる。通信データＡ及びＢの内容については後述する。通信データＡ及びＢがやり取りされた後、ＣＰＵ２００は、クロック信号線２０５を所定時間有効にする。このとき、ＡＳＩＣ２０３の制御部２２３は、クロック信号線２０５から供給されるクロックがＨｉｇｈからＬｏｗに変化するタイミングを検出し、検出タイミングに同期させて、ＡＳＩＣ２０３内部のクロック発振器２２１で発生したクロック（内部クロック）を使用してステッピングモータ２０４の加速制御を行う。
【００３７】
その後、ステッピングモータ２０４が等速区間になると、ＡＳＩＣ２０３の制御部２２３は、クロック発振器２２１で発生したクロックを使用したステッピングモータ２０４の加速制御を終了し、ＣＰＵ２００のクロック発振器２１０からクロック信号線２０５を介して入力されるクロック（外部クロック）に同期させながら、ＡＳＩＣ２０３内部のＲＯＭ２２５に記憶されている相励磁パターンをポートレジスタ２２４へ転送する。
【００３８】
ＣＰＵ２００は、ステッピングモータ２０４を停止するときは、図４（ｂ）のデータＣを通信信号線２０６−１を介してＡＳＩＣ２０３に送出する。ＡＳＩＣ２０３の制御部２２３は、ＣＰＵ２００からデータＣを受信したときに、ステッピングモータ２０４の減速制御を開始する。ＡＳＩＣ２０３の制御部２２３は、ＡＳＩＣ２０３内部のクロック発振器２２１を再起動し、クロック発振器２２１で発生したクロック（内部クロック）に同期させながら、ＲＯＭ２２５に記憶されている相励磁パターンをポートレジスタ２２４へ転送する。
【００３９】
図４（ｂ）及び図４（ｃ）における、通信データＡはステッピングモータ起動コマンド、通信データＢはステッピングモータ起動応答コマンド、データＣはステッピングモータ停止コマンド、データＤはステッピングモータ停止応答コマンドである。ステッピングモータ起動コマンド、ステッピングモータ停止コマンド等については下記で詳述する。
【００４０】
図４（ｂ）に示す例（内部クロック／外部クロックの出力パターン１）では、ステッピングモータ２０４の加速区間及び減速区間は、ＡＳＩＣ２０３のクロック発振器２２１から供給されるクロック（内部クロック）に同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力し、ステッピングモータ２０４の等速区間は、ＣＰＵ２００のクロック発振器２１０から供給されるクロック（外部クロック）に同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力する。
【００４１】
図４（ｃ）に示す例（内部クロック／外部クロックの出力パターン２）では、ステッピングモータ２０４の加速区間及び減速区間は、ＣＰＵ２００のクロック発振器２１０から供給されるクロック（外部クロック）に同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力し、ステッピングモータ２０４の等速区間は、ＡＳＩＣ２０３のクロック発振器２２１から供給されるクロック（内部クロック）に同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力する。
【００４２】
図５は、ＡＳＩＣ２０３の制御部２２３がステッピングモータ２０４を制御するのに必要な構成を示す図である。
【００４３】
図５において、タイマカウンタ４０１とタイマレジスタ４０２は、ＡＳＩＣ２０３内部のタイマ（不図示）を制御するためのものである。タイマカウンタ４０１の値とタイマレジスタ４０２の値が一致したときに、ＡＳＩＣ２０３内部のクロック発振器２２１がパルス状のクロックを出力することができる。
【００４４】
加速／減速テーブル４０３、シーケンステーブル４０４、相励磁パターンテーブル４０８は、ＲＯＭ２２５に格納されており、必要に応じてＲＯＭ２２５からＲＡＭ２２６上に読み込まれ参照される。
【００４５】
加速／減速テーブル４０３は、ステッピングモータ２０４の加速制御／減速制御を行うためのテーブルであり、複数のテーブル（テーブル１、テーブル２、テーブル３）を備えている。テーブル１、テーブル２、テーブル３は、それぞれ、加速テーブルと減速テーブルから構成されている。
【００４６】
シーケンステーブル４０４は、加速／減速テーブル４０３のテーブル（テーブル１、テーブル２・・・）毎の相励磁パターンのステップ数と、外部クロック（ＣＰＵ２００のクロック発振器２１０からＡＳＩＣ２０３に供給されるクロック）のステップ数（クロック数）を記憶するテーブルである。
【００４７】
相励磁パターンテーブル４０８は、ステッピングモータ２０４の相励磁を行うための複数の相励磁パターンを個々のアドレスに対応付けて記憶している。相励磁パターンテーブル４０８においてどのアドレスの相励磁パターンまでポートレジスタ４０５（図２の２２４に対応）に出力したかは、ＡＳＩＣ２０３の制御部２２３が周回型ポインタの出力ポインタ４０９により把握することができる。
【００４８】
ポートレジスタ４０５は、該ポートレジスタ内に相励磁パターンが書き込まれると、信号線２３０、２３１、２３２、２３３に対し相励磁パターンに対応した相励磁信号を送出する。
【００４９】
ステップ数カウンタ４０６は、ＡＳＩＣ２０３からステッピングモータ２０４に出力した相励磁パターン（相励磁パターンに対応した相励磁信号）の数を計数する。
【００５０】
ステップ数設定用レジスタ４０７は、ステッピングモータ２０４を加速するために必要なクロック数（加速ステップ数）が設定される加速ステップ数レジスタ、ステッピングモータ２０４を等速で駆動するために必要なクロック数（等速ステップ数）が設定される等速ステップ数レジスタ、ステッピングモータ２０４を減速して停止させるために必要なクロック数（減速ステップ数）が設定される減速ステップ数レジスタを備えている。
【００５１】
上記のステップ数カウンタ４０６、ステップ数設定用レジスタ４０７は、ＡＳＩＣ２０３がステッピングモータ２０４の制御を加速／等速／減速と切り換えるためのタイミングを計測するためのものである。
【００５２】
尚、加速／減速テーブル４０３、ステップ数設定用レジスタ４０７、及び相励磁パターンテーブル４０８は、ＡＳＩＣ２０３が複数備える構成としてもよいし、ＣＰＵ２００から通信信号線２０６−１、２０６−２を介した通信により変更可能な構成としてもよい。
【００５３】
図６は、ＣＰＵ２００及びＡＳＩＣ２０３間の送受信データの基本的な構造を示す図である。
【００５４】
図６において、図示のブロックは、ＣＰＵ２００及びＡＳＩＣ２０３間において通信信号線２０６−１、２０６−２上をコマンド単位でやり取りされるデータの構造を示している。データの先頭はヘッダと呼ばれる２バイトのデータであり、コマンドの種類を区別するためのデータである。ヘッダに続いて、データ長と呼ばれる２バイトのデータが並んでいる。データ長は、ヘッダとデータ長自身と後述するＳＵＭとを除いたデータ（データ１〜データＮ）の長さを示している。
【００５５】
データ長に続いて、データ１〜データＮまでのＮバイト（各１バイト）のデータが並んでいる。データ１〜Ｎの後には、ＳＵＭと呼ばれるデータが並んでいる。ＳＵＭは、データ受信側（ＣＰＵ２００からＡＳＩＣ２０３にデータを送信する場合はＡＳＩＣ２０３、ＡＳＩＣ２０３からＣＰＵ２００にデータを送信する場合はＣＰＵ２００）が正しくデータを受信したかどうかを確認するための１バイトのデータである。ヘッダからデータＮまでの各データの総和を計算し、最下位１バイトのデータをＳＵＭに設定する。
【００５６】
図７は、ステッピングモータ２０４を起動するためのステッピングモータ起動コマンド及びステッピングモータ起動応答コマンドを示す図である。
【００５７】
図７において、図示のブロックは、ステッピングモータ起動コマンドと、ステッピングモータ起動応答コマンドを示しており、ステッピングモータ２０４の制御を行うためのコマンドである。ステッピングモータ起動コマンドは、ヘッダ上位、ヘッダ下位、データ長上位、データ長下位、モータ番号、シーケンス番号、ＳＵＭから構成されている。ステッピングモータ起動応答コマンドは、ヘッダ上位、ヘッダ下位、データ長上位、データ長下位、結果、ＳＵＭから構成されている。
【００５８】
上記図４に示した通信データＡはステッピングモータ起動コマンドであり、通信データＢはステッピングモータ起動応答コマンドである。ステッピングモータ２０４を起動する場合、起動前に必ずＣＰＵ及びＡＳＩＣ間でステッピングモータ起動コマンドとステッピングモータ起動応答コマンドのやり取りを行う。これは、クロック信号線２０５にノイズが乗った場合の誤動作対策である。ＣＰＵ２００からステッピングモータ起動コマンドを受信していない間、ＡＳＩＣ２０３の制御部２２３はステッピングモータ２０４を動作させないように制御する。
【００５９】
図８は、ステッピングモータ２０４を停止させるためのステッピングモータ停止コマンド及びステッピングモータ停止応答コマンドを示す図である。
【００６０】
図８において、図示のブロックは、ステッピングモータ停止コマンドと、ステッピングモータ停止応答コマンドを示しており、ステッピングモータ２０４の制御を行うためのコマンドである。ステッピングモータ停止コマンドは、ヘッダ上位、ヘッダ下位、データ長上位、データ長下位、モータ番号、ＳＵＭから構成されている。ステッピングモータ停止応答コマンドは、ヘッダ上位、ヘッダ下位、データ長上位、データ長下位、結果、ＳＵＭから構成されている。
【００６１】
通常、ＡＳＩＣ２０３の制御部２２３は、ステップ数設定用レジスタ４０７内の加速ステップ数レジスタ、等速ステップ数レジスタ、減速ステップ数レジスタにそれぞれ設定されたカウンタ値に従ってステッピングモータ２０４を制御する。しかし、緊急にステッピングモータ２０４を停止させたい場合には、ステッピングモータ停止コマンドとステッピングモータ停止応答コマンドを用いる。
【００６２】
図９は、ステッピングモータ２０４のモータシーケンス設定コマンド及びモータシーケンス設定応答コマンドを示す図である。
【００６３】
図９において、図示のブロックは、モータシーケンス設定コマンドと、モータシーケンス設定応答コマンドを示している。ステッピングモータ設定コマンドは、ヘッダ上位、ヘッダ下位、データ長、モータ番号、シーケンス番号、加減速状態、クロックトリガ、ステップ数、周波数、・・・加減速状態、クロックトリガ、ステップ数、周波数、＃３から構成されている。ステッピングモータ設定応答コマンドは、ヘッダ上位、ヘッダ下位、データ長上位、データ長下位、モータ番号、設定結果、ＳＵＭから構成されている。
【００６４】
尚、ステッピングモータ２０４の駆動／停止は、上述した通信コマンドを使わずに、ハード信号などで制御できる構成としてもよい。
【００６５】
図１０乃至図１２は、ＡＳＩＣ２０３の制御部２２３によるステッピングモータ２０４に対するクロック切り換え制御を示すフローチャートである。
【００６６】
図１０乃至図１２において、ステッピングモータ２０４の起動タイミングになり（ステップＳ１００）、ＡＳＩＣ２０３の制御部２２３は、クロック信号線２０５のクロックのＨ（Ｈｉｇｈ）エッジを検出すると（ステップＳ１０１でＹＥＳ）、次の処理を行う。即ち、ＡＳＩＣ２０３の制御部２２３は、ＲＯＭ２２５の加速／減速テーブル４０３における加速テーブルの先頭アドレスをタイマレジスタ４０２に設定した後、ＲＯＭ２２５の相励磁パターンテーブル４０８の先頭アドレスのデータをＲＡＭ２２６上に保持する出力準備を行い、ステップ数カウンタ４０６を０にクリアし、ステッピングモータ２０４の駆動電流値を設定する（ステップＳ１０２）。
【００６７】
次に、ＡＳＩＣ２０３の制御部２２３は、クロック信号線２０５のＬ（Ｌｏｗ）エッジを検出すると（ステップＳ１０３でＹＥＳ）、ＡＳＩＣ内部のクロック発振器２２１からクロックを入力する内部クロック入力設定となり、タイマ（不図示）をスタートさせる（ステップＳ１０４）。ここで、タイマカウンタ４０１は、ＡＳＩＣ内部のクロック発振器２２１からのクロック入力に同期して自動的にカウントアップされる。
【００６８】
タイマカウンタ４０１の値がタイマレジスタ４０２に設定された値と等しくなると（ステップＳ１０５でＹＥＳ）、ＡＳＩＣ２０３の制御部２２３は、ＲＯＭ２２５からＲＡＭ２２６上に読み込まれている相励磁パターンテーブル４０８のアドレスが示す領域に記憶されているデータを読み出し、ポートレジスタ４０５にセットすることで、相励磁パターンを１つ出力する。このとき、ＡＳＩＣ２０３の制御部２２３は、ステップ数カウンタ４０６の値を１増加させる（ステップＳ１０６）。
【００６９】
次に、ＡＳＩＣ２０３の制御部２２３は、ステップ数カウンタ４０６の計数値（ＡＳＩＣ２０３から出力した相励磁パターンの数）と、ステップ数設定用レジスタ４０７内の加速ステップ数レジスタの設定値とを比較する（ステップＳ１０７）。前記両者の値が一致していない場合は（ステップＳ１０７でＮＯ）、ＡＳＩＣ２０３の制御部２２３は、ステッピングモータ２０４の加速は終了していないと判断し、加速／減速テーブル４０３における加速テーブルのアドレスと相励磁パターンテーブル４０８のアドレスを、それぞれ１増加させる（ステップＳ１０８）。
【００７０】
アドレスを１増加させたとき、相励磁パターンテーブル４０８のアドレスがｎ（相励磁パターンテーブル４０８の最終データのアドレス＋１（アドレス超過））であれば（ステップＳ１０９でＹＥＳ）、ＡＳＩＣ２０３の制御部２２３は、相励磁パターンテーブル４０８の参照アドレスを先頭アドレスとし（ステップＳ１１０）、再びタイマカウンタ４０１の値がタイマレジスタ４０２の値に一致するのを待つ（ステップＳ１０５）。相励磁パターンテーブル４０８のアドレスがｎ（相励磁パターン最終データのアドレス＋１）でなければ（ステップＳ１０９でＮＯ）、ＡＳＩＣ２０３の制御部２２３は、何もせず、ステップＳ１０５へ制御を移す。
【００７１】
一方、ステップ数カウンタ４０６の計数値（ＡＳＩＣ２０３から出力した相励磁パターンの数）と、ステップ数設定用レジスタ４０７内の加速ステップ数レジスタの設定値とが一致している場合は（ステップＳ１０７でＹＥＳ）、ステッピングモータ２０４の加速が終了したことになるので、ＡＳＩＣ２０３の制御部２２３は、ステッピングモータ２０４の等速制御に移行する。
【００７２】
ステッピングモータ２０４の等速制御では、まず、ＡＳＩＣ２０３の制御部２２３は、内部クロック入力（ＡＳＩＣ２０３のクロック発振器２２１からのクロック入力）から外部クロック入力（ＣＰＵ２００のクロック発振器２１０からのクロック入力）の設定に切り換える。そして、ＡＳＩＣ２０３の制御部２２３は、ステップ数カウンタ４０６を０にクリアして、相励磁パターンテーブル４０８のアドレスを１増加させる（ステップＳ１１１）。
【００７３】
次に、ＡＳＩＣ２０３の制御部２２３は、ＣＰＵ２００のクロック発振器２１０からクロック信号線２０５を介して出力されるクロックのエッジを検出すると（ステップＳ１１２でＹＥＳ）、ステップＳ１１１で決定された相励磁パターンテーブル４０８のアドレスを参照し、該アドレスが示す領域に記憶されている相励磁パターンをポートレジスタ４０５へ出力し、ステップ数カウンタ４０６の値を１増加させる（ステップＳ１１３）。
【００７４】
その後、ＡＳＩＣ２０３の制御部２２３は、ステップ数カウンタ４０６の計数値（ＡＳＩＣ２０３から出力した相励磁パターンの数）と、ステップ数設定用レジスタ４０７内の等速ステップ数レジスタの設定値とを比較する。このとき、ＡＳＩＣ２０３の制御部２２３は、前記両者の値が一致しているかどうか、またはＣＰＵ２００からステッピングモータ停止コマンド（図８参照）を受信したかどうかを確認する（ステップＳ１１４）。前記両者の値が一致していない場合、またはＣＰＵ２００からステッピングモータ停止コマンドを受信していない場合は（ステップＳ１１４でＮＯ）、ＡＳＩＣ２０３の制御部２２３は、相励磁パターンテーブル４０８のアドレスを１増加させる（ステップＳ１１５）。
【００７５】
このとき、相励磁パターンテーブル４０８のアドレスがｎ（相励磁パターンテーブル４０８の最終データのアドレス＋１（アドレス超過））であれば（ステップＳ１１６でＹＥＳ）、ＡＳＩＣ２０３の制御部２２３は、相励磁パターンテーブル４０８の参照アドレスを先頭アドレスとし（ステップＳ１１７）、再びＣＰＵ２００のクロック発振器２１０からクロック信号線２０５を介して出力されるクロックのエッジ検出を待つ（ステップＳ１１２）。相励磁パターンテーブル４０８のアドレスがｎ（相励磁パターン最終データのアドレス＋１（アドレス超過））でなければ（ステップＳ１１６でＮＯ）、ＡＳＩＣ２０３の制御部２２３は、何もせず、ステップＳ１１２へ制御を移す。
【００７６】
一方、ステップ数カウンタ４０６の計数値（ＡＳＩＣ２０３から出力した相励磁パターンの数）と、ステップ数設定用レジスタ４０７内の等速ステップ数レジスタの設定値とが一致している場合、または、ＣＰＵ２００からステッピングモータ停止コマンドを受信している場合は（ステップＳ１１４でＹＥＳ）、ステッピングモータ２０４の等速制御が終了したことになるので、ＡＳＩＣ２０３の制御部２２３は、ステッピングモータ２０４の減速制御に移行する。
【００７７】
ステッピングモータ２０４の減速制御では、ＡＳＩＣ２０３の制御部２２３は、外部クロック入力（ＣＰＵ２００のクロック発振器２１０からのクロック入力）の設定から内部クロック入力（ＡＳＩＣ２０３のクロック発振器２２１からのクロック入力）の設定に切り換える。そして、ＡＳＩＣ２０３の制御部２２３は、加速／減速テーブル４０３における減速テーブルの先頭アドレスをタイマレジスタ４０２に設定し、ステップ数カウンタ４０６を０にクリアし、相励磁パターンテーブル４０８のアドレスを１増加させ、タイマ（不図示）をスタートさせる。（ステップＳ１１８）。
【００７８】
タイマカウンタ４０１の値がタイマレジスタ４０２の値と一致すると（ステップＳ１１９でＹＥＳ）、ＡＳＩＣ２０３の制御部２２３は、相励磁パターンテーブル４０８のアドレスを参照し、該アドレスが示す領域に記憶されている相励磁パターンをポートレジスタ４０５へ出力し、ステップ数カウンタ４０６を１増加させる（ステップＳ１２０）。
【００７９】
次に、ＡＳＩＣ２０３の制御部２２３は、ステップ数カウンタ４０６の計数値（ＡＳＩＣ２０３から出力した相励磁パターンの数）と、ステップ数設定用レジスタ４０７内の減速ステップ数レジスタの設定値とを比較する（ステップＳ１２１）。ステップ数カウンタ４０６の値（ＡＳＩＣ２０３から出力した相励磁パターンの数）と、前記両者の値が一致していない場合は（ステップＳ１２１でＮＯ）、ＡＳＩＣ２０３の制御部２２３は、ステッピングモータ２０４の減速が終了していないと判断し、加速／減速テーブル４０３における減速テーブルのアドレスと、相励磁パターンテーブル４０８のアドレスを１増加させる（ステップＳ１２２）。
【００８０】
このとき、相励磁パターンテーブル４０８のアドレスがｎ（相励磁パターン最終データのアドレス＋１（アドレス超過））であれば（ステップＳ１２３でＹＥＳ）、ＡＳＩＣ２０３の制御部２２３は、相励磁パターンテーブル４０８の参照アドレスを先頭アドレスとし（ステップＳ１２４）、再びタイマカウンタ４０１の値がタイマレジスタ４０２の値に一致するのを待つ（ステップＳ１１９）。相励磁パターンテーブル４０８のアドレスがｎ（相励磁パターン最終データのアドレス＋１（アドレス超過））でなければ（ステップＳ１２３でＮＯ）、ＡＳＩＣ２０３の制御部２２３は、何もせず、ステップＳ１１９へ制御を移す。
【００８１】
一方、ステップ数カウンタ４０６の計数値（ＡＳＩＣ２０３から出力した相励磁パターンの数）と、ステップ数設定用レジスタ４０７内の減速ステップ数レジスタの設定値とが一致している場合は（ステップＳ１２１でＹＥＳ）、ステッピングモータ２０４の減速制御が終了したことになるので、ＡＳＩＣ２０３の制御部２２３は、ステッピングモータ２０４の電流値を０に設定し、再度、クロック信号線２０５上のクロックを検出できるように、外部クロック入力（ＣＰＵ２００のクロック発振器２１０からのクロック入力）の設定とし（ステップＳ１２５）、一連の処理を終了する（ステップＳ１２６）。
【００８２】
本実施の形態の制御をまとめると、ステッピングモータ２０４の加速区間では、ステップ数カウンタ４０６の計数値がステップ数設定用レジスタ４０７内の加速ステップ数レジスタの設定値に一致するまで、内部クロックに同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力する。また、ステッピングモータ２０４の等速区間では、ステップ数カウンタ４０６の計数値がステップ数設定用レジスタ４０７内の等速ステップ数レジスタの設定値に一致するまで、外部クロックに同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力する。また、ステッピングモータ２０４の減速区間では、ステップ数カウンタ４０６の計数値がステップ数設定用レジスタ４０７内の減速ステップ数レジスタの設定値に一致するまで、内部クロックに同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力する。
【００８３】
以上説明したように、本実施の形態によれば、ＡＳＩＣ２０３の制御部２２３は、ステッピングモータ２０４の加速制御時には、ＡＳＩＣ２０３の内部クロックに同期させて相励磁パターンに対応した相励磁信号をステッピングモータ２０４に出力し、ステッピングモータ２０４の等速制御時には、ＣＰＵ２００からの外部クロックに同期させて相励磁信号をステッピングモータ２０４に出力し、ステッピングモータ２０４の減速制御時には、ＡＳＩＣ２０３の内部クロックに同期させて相励磁信号をステッピングモータ２０４に出力する制御を行う。
【００８４】
これにより、ステッピングモータ２０４の制御目標（加速制御、等速制御、減速制御）に応じて、ステッピングモータ２０４を制御する制御装置（ＣＰＵ２００またはＡＳＩＣ２０３）を自由に切り換えることが可能となる。その結果、従来の、モータの等速回転時の速度変更を行う場合にＣＰＵ資源が不足する問題や、単に加減速テーブルを用いてモータ速度制御を行う場合の処理時間がかかる問題を解消することができる。
【００８５】
［第２の実施の形態］
図１３は、本発明の第２の実施の形態に係る画像形成装置の制御系の構成を示すブロック図である。
【００８６】
図１３において、画像形成装置の制御系は、ＣＰＵ７００、ＲＯＭ７０１、ＲＡＭ７０２、ＡＳＩＣ７０３、データバス／アドレスバス７０７から構成されている。ＣＰＵ７００は、通信制御部７１１を備えている。ＡＳＩＣ７０３は、マルチプレクサ７２０、クロック発振器７２１、制御部７２３、ポートレジスタ７２４、ＲＯＭ７２５、ＲＡＭ７２４を備えている。
【００８７】
本実施の形態は、上述した第１の実施の形態に対して、ＣＰＵ７００からクロック発振器を除去した点、ＡＳＩＣ７０３からクロック受信器を除去しマルチプレクサ７２０を追加した点、マルチプレクサ７２０によりＣＰＵ７００に接続されたモータ制御信号線とＡＳＩＣ７０３内部のモータ制御信号線とを選択的に切り換える点において相違する。本実施の形態のその他の要素は、上述した第１の実施の形態（図２）の対応するものと同一なので、説明を省略する。
【００８８】
ＣＰＵ７００の通信制御部７１１とＡＳＩＣ７０３の制御部７２３との間には、通信信号線７０６−１、７０６−２が接続されている。通信信号線７０６−１は、ＣＰＵ７００からＡＳＩＣ７０３へデータを送信する信号線である。通信信号線７０６−２は、ＡＳＩＣ７０３からＣＰＵ７００へデータを送信する信号線である。ＡＳＩＣ７０３の制御部７２３は、ＣＰＵ７００の通信制御部７１１から所定のデータを受信し、ステッピングモータ７０４を制御することができる。
【００８９】
ＣＰＵ７００とＡＳＩＣ７０３のマルチプレクサ７２０との間には、モータ制御信号線７０５−１、７０５−２、７０５−３、７０５−４が接続されている。マルチプレクサ７２０は、ＣＰＵ７００からモータ制御信号線７０５−１、７０５−２、７０５−３、７０５−４を介してモータ制御信号を受信する。
【００９０】
ＡＳＩＣ７０３のポートレジスタ７２４とステッピングモータ７０４との間には、モータ制御信号線７３０、７３１、７３２、７３３がマルチプレクサ７２０を介して接続されている。制御部２２３によりＲＯＭ７２５に格納されている相励磁パターンが読み出され、ポートレジスタ７２４を介してモータ制御信号線７３０、７３１、７３２、７３３に供給される。尚、ＲＯＭ７２５に格納される相励磁パターンは、ＡＳＩＣ７０３の外部から設定変更することが可能である。
【００９１】
マルチプレクサ７２０は、制御部７２３からの指示に基づき、ステッピングモータ７０４を駆動するためのモータ制御信号（相励磁パターンに対応した相励磁信号）を、ＣＰＵ７００からモータ制御信号線７０５−１〜７０５−４を介して供給されるモータ制御信号と、制御部７２３からポートレジスタ７２４経由でモータ制御信号線７３０〜７３３を介して供給されるモータ制御信号の何れかに切り換える。
【００９２】
本実施の形態の制御をまとめると、ステッピングモータ７０４の加速区間では、ステップ数カウンタ４０６の計数値がステップ数設定用レジスタ４０７内の加速ステップ数レジスタの設定値に一致するまで、ＡＳＩＣ内部の相励磁パターンに対応した相励磁信号をステッピングモータ７０４に出力する。また、ステッピングモータ７０４の等速区間では、ステップ数カウンタ４０６の計数値がステップ数設定用レジスタ４０７内の等速ステップ数レジスタの設定値に一致するまで、ＣＰＵ７００から入力された相励磁パターンに対応した相励磁信号をステッピングモータ７０４に出力する。また、ステッピングモータ７０４の減速区間では、ステップ数カウンタ４０６の計数値がステップ数設定用レジスタ４０７内の減速ステップ数レジスタの設定値に一致するまで、ＡＳＩＣ内部の相励磁パターンに対応した相励磁信号をステッピングモータ７０４に出力する。
【００９３】
以上説明したように、本実施の形態によれば、ステッピングモータ７０４の加速／等速／減速の各区間に応じて、ステッピングモータ７０４を駆動するためのモータ制御信号（相励磁パターンに対応した相励磁信号）を出力する４本のモータ制御信号線（モータ制御信号線７０５−１〜７０５−４またはモータ制御信号線７３０〜７３３）をマルチプレクサ７２０により切り換える。
【００９４】
これにより、ステッピングモータ７０４の制御目標（加速制御、等速制御、減速制御）に応じて、ステッピングモータ７０４を制御する制御装置（ＣＰＵ７００またはＡＳＩＣ７０３）を自由に切り換えることが可能となる。その結果、従来の、モータの等速回転時の速度変更を行う場合にＣＰＵ資源が不足する問題や、単に加減速テーブルを用いてモータ速度制御を行う場合の処理時間がかかる問題を解消することができる。
【００９５】
［他の実施の形態］
上記第１の実施の形態では、ステッピングモータ２０４の加速区間及び減速区間は、ＡＳＩＣ２０３の内部クロックに同期させて相励磁パターンに対応した相励磁信号を出力し、ステッピングモータ２０４の等速区間は、ＣＰＵ２００からの外部クロックに同期させて相励磁パターンに対応した相励磁信号を出力する方法（図４（ｂ）の場合）を用いた。しかし、加速区間及び減速区間においてＣＰＵ２００の処理負荷が大きくなる場合には、加速区間及び減速区間は、ＣＰＵ２００からの外部クロックに同期させて相励磁パターンに対応した相励磁信号を出力し、等速区間は、ＡＳＩＣ２０３の内部クロックに同期させて相励磁信号を出力する方法（図４（ｃ）の場合）を用いてもよい。
【００９６】
上記第２の実施の形態では、ステッピングモータ７０４の加速区間及び減速区間は、モータ制御信号線７３０〜７３３を介してＡＳＩＣ内部の相励磁パターンに対応した相励磁信号を出力し、ステッピングモータ７０４の等速区間は、モータ制御信号線７０５−１〜７０５−４を介してＣＰＵ７００から入力された相励磁パターンに対応した相励磁信号を出力する方法を用いた。しかし、加速区間及び減速区間においてＣＰＵ７００の処理負荷が大きくなる場合には、加速区間及び減速区間は、モータ制御信号線７０５−１〜７０５−４を介してＣＰＵ７００から入力された相励磁パターンに対応した相励磁信号を出力し、等速区間は、モータ制御信号線７３０〜７３３を介してＡＳＩＣ内部の相励磁パターンに対応した相励磁信号を出力する方法を用いてもよい。
【００９７】
上記第１及び第２の実施の形態では、ステッピングモータを制御するためにＣＰＵとＡＳＩＣを用いる構成としているが、本発明はＣＰＵとＡＳＩＣを用いる構成に限定されるものではない。ステッピングモータを制御するために２つの制御装置を用い、該２つの制御装置を切り換えながらステッピングモータを制御する構成であれば、任意の構成を用いることができる。
【００９８】
上記第１及び第２の実施の形態では、本発明のモータ制御装置を画像形成装置（複写機）に適用した例を説明したが、複写機のみへの適用に限定されるものではない。本発明のモータ制御装置は複写機以外の画像形成装置（プリンタ、複合機）や画像通信装置（ファクシミリ）等に適用することができる。
【００９９】
本発明は、上述した実施の形態の機能を実現するソフトウェアのプログラム（図１０〜図１２のフローチャート）をコンピュータ又はＣＰＵに供給し、そのコンピュータ又はＣＰＵが該供給されたプログラムを読出して実行することによって、達成することができる。
【０１００】
この場合、上記プログラムは、該プログラムを記録した記憶媒体から直接供給されるか、又はインターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることにより供給される。
【０１０１】
上記プログラムの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳ（オペレーティングシステム）に供給されるスクリプトデータ等の形態から成ってもよい。
【０１０２】
また、本発明は、上述した実施の形態の機能を実現するソフトウェアのプログラムを記憶した記憶媒体をコンピュータ又はＣＰＵに供給し、そのコンピュータ又はＣＰＵが記憶媒体に記憶されたプログラムを読出して実行することによっても、達成することができる。
【０１０３】
この場合、格納媒体から読出されたプログラムコード自体が上述した各実施の形態の機能を実現すると共に、そのプログラムコードを記憶した記憶媒体は本発明を構成する。
【０１０４】
プログラムコードを記憶する記憶媒体としては、例えば、ＲＯＭ、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光ディスク（登録商標）、光磁気ディスク、ＣＤ−ＲＯＭ、ＭＯ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード等がある。
【０１０５】
上述した実施の形態の機能は、コンピュータから読出されたプログラムコードを実行することによるばかりでなく、コンピュータ上で稼動するＯＳ等がプログラムコードの指示に基づいて実際の処理の一部又は全部を行うことによっても実現することができる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施の形態に係る画像形成装置の内部構造を示す構成図である。
【図２】画像形成装置の制御系の構成を示すブロック図である。
【図３】画像形成装置のステッピングモータの駆動方法を示すタイミングチャートである。
【図４】（ａ）は、ステッピングモータの加速／等速／減速時の速度変化を示す図、（ｂ）、（ｃ）は、ＣＰＵ及びＡＳＩＣ間の通信信号線上を流れるデータとクロック信号線の関係を示す図である。
【図５】ＡＳＩＣの制御部がステッピングモータを制御するのに必要な構成を示す図である。
【図６】ＣＰＵ及びＡＳＩＣ間の送受信データの基本的な構造を示す図である。
【図７】ステッピングモータ起動コマンド及びステッピングモータ起動応答コマンドを示す図である。
【図８】ステッピングモータ停止コマンド及びステッピングモータ停止応答コマンドを示す図である。
【図９】ステッピングモータのモータシーケンス設定コマンド及びモータシーケンス設定応答コマンドを示す図である。
【図１０】ＡＳＩＣの制御部によるステッピングモータに対するクロック切り換え制御を示すフローチャートである。
【図１１】図１０のフローチャートの続きである。
【図１２】図１１のフローチャートの続きである。
【図１３】本発明の第２の実施の形態に係る画像形成装置の制御系の構成を示すブロック図である。
【符号の説明】
【０１０７】
２００  ＣＰＵ（モータ制御装置外部に対応）
２０３  ＡＳＩＣ（モータ制御装置に対応）
２０４  ステッピングモータ（相励磁方式のモータに対応）
２２０  クロック受信器（受信手段に対応）
２２１  クロック発振器（発生手段に対応）
２２３  制御部（選択手段に対応）
２２４  ポートレジスタ（出力手段に対応）
４０６  ステップ数カウンタ（計数手段に対応）
４０７  ステップ数設定用レジスタ（加速設定手段、等速設定手段、減速設定手段に対応）
７００  ＣＰＵ（モータ制御装置外部に対応）
７０３  ＡＳＩＣ（モータ制御装置に対応）
７０４  ステッピングモータ（相励磁方式のモータに対応）
７０５−１〜７０５−４  モータ制御信号線（外部供給手段に対応）
７２０  マルチプレクサ（選択手段に対応）
７２５  ポートレジスタ（出力手段に対応）
７３０〜７３３  モータ制御信号線（内部供給手段に対応）
【図１】
2006042493.tif 000003
【図２】
2006042493.tif 000004
【図３】
2006042493.tif 000005
【図４】
2006042493.tif 000006
【図５】
2006042493.tif 000007
【図６】
2006042493.tif 000008
【図７】
2006042493.tif 000009
【図８】
2006042493.tif 000010
【図９】
2006042493.tif 000011
【図１０】
2006042493.tif 000012
【図１１】
2006042493.tif 000013
【図１２】
2006042493.tif 000014
【図１３】
2006042493.tif 000015