(57)【要約】【課題】  対象物の表面の形状を高い精度で検出する。【解決手段】  検出装置は、対象物と対向して検出用容量５０を形成する検出用電極５１と、静電容量ＣRを有する基準容量素子との接続点Ｎの電位に応じて対象物の表面の形状を検出する。対象物の凸部が検出用電極５１と対向するときの検出用容量５０の静電容量をＣXRとし、対象物の凹部が検出用電極５１と対向するときの検出用容量５０の静電容量をＣXVとすると、基準容量素子の静電容量ＣRは、ＣR＞（ＣXR・ＣXV）1/2を満たすように選定される。【選択図】            図２
2006234456.tif 000002
【特許請求の範囲】
【請求項１】
検出面に接触した対象物と対向する検出用電極と、ひとつの電極が前記検出用電極に接続された基準容量素子とを具備し、対象物が前記検出面に接触したときの前記検出用電極と前記基準容量素子との接続点の電位に応じて当該対象物の表面の形状を検出する装置であって、
前記検出面に接触した対象物の凸部が前記検出用電極と対向するときに前記検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXRとし、前記検出面に接触した対象物の凹部が前記検出用電極と対向するときに前記検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXVとしたときに、前記基準容量素子の静電容量ＣRが、
【数１】
2006234456.tif 000019
を満たすことを特徴とする検出装置。
【請求項２】
前記接続点に導通する配線に寄生する静電容量をＣSとしたときに、前記基準容量素子の静電容量ＣRが、
【数２】
2006234456.tif 000020
を満たすことを特徴とする請求項１に記載の検出装置。
【請求項３】
前記検出用電極と前記基準容量素子との接続点に接続された第１端子と、リセット電位ＶAが印加される電位供給線に接続された第２端子との導通および非導通が制御端子の電位に応じて切り替わるリセット用トランジスタを具備し、前記リセット用トランジスタを導通状態とするリセット動作と、当該リセット用トランジスタを非導通状態とする読出動作とを実行する検出装置であって、
電源電位Ｖddおよび接地電位の一方である第１電位を前記制御端子に印加するとともに前記電源電位Ｖddおよび前記接地電位の他方である第２電位を前記第１端子および前記第２端子に印加することによって導通状態となった前記リセット用トランジスタの静電容量をＣSWとし、前記リセット動作時における前記制御端子と前記第１端子との間の静電容量をｂ・ＣSWとし（ただし０≦ｂ≦１）、前記検出面に接触した対象物の凹部が前記検出用電極に対向するときの前記読出動作時における前記制御端子と前記第１端子との間の静電容量をＢV・ＣSWとしたときに、前記基準容量素子の静電容量ＣRが、
【数３】
2006234456.tif 000021
を満たすことを特徴とする請求項２に記載の検出装置。
【請求項４】
前記基準容量素子の静電容量ＣRは前記静電容量ＣXRよりも小さい
ことを特徴とする請求項１から請求項３の何れかに記載の検出装置。
【請求項５】
検出面に接触した対象物と対向する検出用電極と、ひとつの電極が前記検出用電極に接続された基準容量素子とを具備し、対象物が前記検出面に接触したときの前記検出用電極と前記基準容量素子との接続点の電位に応じて当該対象物の表面の形状を検出する装置であって、
前記検出面に接触した対象物の凸部が前記検出用電極と対向する第１の状態において前記検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXRとし、前記検出面に接触した対象物の凹部が前記検出用電極と対向する第２の状態において前記検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXVとしたときに、
前記第１の状態における前記接続点の電位ＶBRと前記第２の状態における前記接続点の電位ＶBVとの差分値ΔＶBが、前記基準容量素子の静電容量ＣRを、
【数４】
2006234456.tif 000022
としたときの数値よりも大きくなるように、前記基準容量素子の静電容量ＣRが決定されている
ことを特徴とする検出装置。
【請求項６】
前記接続点に導通する配線に寄生する静電容量をＣSとしたときに、前記差分値ΔＶBが、前記基準容量素子の静電容量ＣRを、
【数５】
2006234456.tif 000023
としたときの数値以上となるように、前記基準容量素子の静電容量ＣRが決定されている
ことを特徴とする請求項５に記載の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、人間の指紋や動物の鼻紋など微細な凹凸を有する表面の形状を検出する技術に関する。
【背景技術】
【０００２】
ひとつの電極（以下「検出用電極」という）とこれに近接する物体（以下「対象物」という）とによって構成される容量素子（以下「検出用容量」という）の静電容量は、検出用電極と対象物の表面との距離に応じて変動する。この静電容量を検出することによって対象物の表面の形状を検出する技術がいわゆる指紋センサなどの分野において従来から提案されている。例えば、特許文献１には、図８に示されるように、表面が誘電体によって覆われた検出用電極８１に特定の静電容量を持った容量素子（以下「基準容量素子」という）８２を直列に接続し、その接続点Ｑにおける電位Ｖを検出することによって対象物の表面の形状を特定する技術が開示されている。この特許文献１には、接続点Ｑを所定の電位（以下「リセット電位」という）Ｖresにリセットするためのトランジスタ（以下「リセット用トランジスタ」という）８５を備えた構成も開示されている。このリセット用トランジスタ８５は、リセット電位Ｖresが印加される電位供給線８６と接続点Ｑとの間に介在して両者の導通および非導通を切り替える能動素子である。この構成によれば、対象物の検出に先立って接続点Ｑの電位をリセット電位Ｖresとすることにより不要な電荷を排除することができるから、その検出の精度を向上させることができる。
【特許文献１】特開２００２−２８７８８７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、図８に示される構成においては、例えば接続点Ｑなどの各部に容量が寄生するために、対象物の表面の形状を検出する精度を向上させるには限界があるという問題があった。特に、図８に示されるようにリセット用トランジスタ８５が接続点Ｑに接続された構成においては、このリセット用トランジスタ８５の容量が検出の精度を低下させる原因となり得る。本発明は、このような事情に鑑みてなされたものであり、各部に容量が寄生する場合であっても高い精度で対象物の表面の形状を検出するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
この課題を解決するために、本発明に係る検出装置の第１の特徴は、検出面に接触した対象物と対向する検出用電極と、ひとつの電極が検出用電極に接続された基準容量素子とを具備し、対象物が検出面に接触したときの検出用電極と基準容量素子との接続点の電位に応じて当該対象物の表面の形状を検出する装置であって、検出面に接触した対象物の凸部が検出用電極と対向するときに検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXRとし、検出面に接触した対象物の凹部が検出用電極と対向するときに検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXVとしたときに、基準容量素子の静電容量ＣRが、
【数１】
2006234456.tif 000003
を満たすことにある。この構成によれば、検出用電極と基準容量素子との接続点に寄生する容量を何ら考慮することなく静電容量ＣRを選定した場合（すなわち上式を満たさない場合）と比較して、対象物の凸部が検出用電極と対向するときの接続点の電位（ＶBR）と凹部が対向するときの接続点の電位（ＶBV）との差分値（ΔＶB）を増大させることができるから、対象物の凸部と凹部とを明確に分別することが可能となる。
【０００５】
接続点に導通する配線に寄生する静電容量をＣSとすると、より望ましくは、基準容量素子の静電容量ＣRは、
【数２】
2006234456.tif 000004
を満たすように選定される。この態様によれば、対象物の凸部が検出用電極と対向するときの接続点の電位（ＶBR）と凹部が対向するときの接続点の電位（ＶBV）との差分値（ΔＶB）をさらに増大させることができる。
【０００６】
本発明に係る検出装置においては、前記検出用電極と前記基準容量素子との接続点に接続された第１端子と、リセット電位ＶAが印加される電位供給線に接続された第２端子との導通および非導通が制御端子の電位に応じて切り替わるリセット用トランジスタが設けられ、前記リセット用トランジスタを導通状態（オン状態）とするリセット動作と、当該リセット用トランジスタを非導通状態（オフ状態）とする読出動作とが実行される構成も採用される。この構成においては、電源電位Ｖddおよび接地電位の一方である第１電位（例えば、リセット用トランジスタがｎチャネル型であれば電源電位Ｖddが第１電位とされ、リセット用トランジスタがｐチャネル型であれば接地電位が第１電位とされる）を前記制御端子に印加するとともに前記電源電位Ｖddおよび前記接地電位の他方である第２電位を前記第１端子および前記第２端子に印加することによって導通状態となった前記リセット用トランジスタの静電容量をＣSWとし、前記リセット動作時における前記制御端子と前記第１端子との間の静電容量をｂ・ＣSWとし（ただし０≦ｂ≦１）、前記検出面に接触した対象物の凹部が前記検出用電極に対向するときの前記読出動作時における前記制御端子と前記第１端子との間の静電容量をＢV・ＣSWとしたときに、前記基準容量素子の静電容量ＣRは、
【数３】
2006234456.tif 000005
を満たすように選定される。この態様によれば、検出用電極と基準容量素子との接続点に寄生する静電容量やリセット用トランジスタの容量が存在する場合であっても、対象物の凸部が検出用電極と対向するときの接続点の電位（ＶBR）と凹部が対向するときの接続点の電位（ＶBV）との差分値（ΔＶB）を最大値とすることができる。
【０００７】
また、本発明に係る検出装置の第２の特徴は、検出面に接触した対象物と対向する検出用電極と、ひとつの電極が検出用電極に接続された基準容量素子とを具備し、対象物が検出面に接触したときの検出用電極と基準容量素子との接続点の電位に応じて当該対象物の表面の形状を検出する装置であって、検出面に接触した対象物の凸部が検出用電極と対向する第１の状態において検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXRとし、検出面に接触した対象物の凹部が検出用電極と対向する第２の状態において検出用電極と当該対象物とによって構成される検出用容量の静電容量をＣXVとしたときに、第１の状態における接続点の電位ＶBRと第２の状態における接続点の電位ＶBVとの差分値ΔＶBが、基準容量素子の静電容量ＣRを、
【数４】
2006234456.tif 000006
としたときの数値よりも大きくなるように、基準容量素子の静電容量ＣRが決定されていることにある。この構成によっても、第１の特徴に係る構成と同様に、接続点に寄生する容量を何ら考慮することなく静電容量ＣRを選定した場合（すなわち上式を満たさない場合）と比較して、差分値ΔＶBを増大させることができる。
【０００８】
より望ましい態様においては、接続点に導通する配線に寄生する静電容量をＣSとしたときに、差分値ΔＶBが、基準容量素子の静電容量ＣRを、
【数５】
2006234456.tif 000007
としたときの数値以上となるように、基準容量素子の静電容量ＣRが決定される。この態様によれば、差分値ΔＶBをさらに増大させて検出の精度を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
＜Ａ：検出装置の構成＞
図１は、本発明の実施形態に係る検出装置の構成を示すブロック図である。この検出装置Ｄは、外部に露出する平面（以下「検出面」という）に接触した対象物の表面の形状を検出するための装置であり、同図に示されるように、人間の手指などの対象物が接触するセンサアレイ部１０と、このセンサアレイ部１０を動作させるための行選択回路２０および列選択回路３０と、この動作によって検出された信号を処理する検出回路４０とを有する。
【００１０】
センサアレイ部１０は、Ｘ方向（行方向）に延在して行選択回路２０に接続されたｍ本の行線１１（１１[1]ないし１１[m]）と、Ｘ方向に直交するＹ方向（列方向）に延在して列選択回路３０に接続されたｎ本の列線１３（１３[1]ないし１３[n]）と、各列線１３と対をなすようにＹ方向に延在して検出回路４０に接続されたｎ本の出力線１５（１５[1]ないし１５[n]）とを有する（ｍおよびｎはともに自然数）。各行線１１と各列線１３との交差には単位回路Ｕが配置される。したがって、これらの単位回路Ｕは、Ｘ方向およびＹ方向にわたって縦ｍ行×横ｎ列のマトリクス状に配列する。各単位回路Ｕは、これに対向する対象物の表面の形状に応じた信号（以下「検出信号」という）を生成するための回路である。
【００１１】
図２は、各単位回路Ｕの構成を示す回路図である。同図においては、第ｉ行および第（ｉ＋１）行の各々に属する第（ｊ−１）列目および第ｊ列目の４個の単位回路Ｕのみが図示されているが（ｉは１≦ｉ≦ｍを満たす整数であり、ｊは１≦ｊ≦ｎを満たす整数である）、その他の単位回路Ｕも同様の構成である。以下では第ｉ行の第ｊ列目の単位回路Ｕに特に注目してその構成を説明する。なお、図２においては単位回路Ｕに含まれる総てのトランジスタをｎチャネル型とした構成を例示するが、これらのトランジスタの一部または全部の導電型は適宜にｐチャネル型に変更される。
【００１２】
同図に示される検出用電極５１は、検出面と平行に配列された導電性の膜体であり、その表面は図示しない誘電体によって覆われている。この検出用電極５１は、検出面に接触した対象物の表面に誘電体（図示略）を挟んで対向する。したがって、検出用電極５１と対象物と両者間に挟まれた誘電体とによって検出用容量５０が構成される。この検出用容量５０の静電容量ＣXは、検出用電極５１と対象物の表面との距離に応じて変動する。一方、基準容量素子５２は、接続点Ｎにて検出用電極５１に接続された第１電極５２１と列線１３[j]に接続された第２電極５２２とを対向させた容量である。接続点Ｎの電位は、対象物と列線１３[j]との電位差を基準容量素子５２の静電容量ＣRと検出用容量５０の静電容量ＣXとに応じて分割した電位となる。
【００１３】
接続点Ｎには増幅用トランジスタ５３のゲート電極が接続される。この増幅用トランジスタ５３は、接続点Ｎの電位の変動を増幅して検出信号を生成する（すなわち接続点Ｎの電位を検出信号に変換する）ためのスイッチング素子であり、そのソース電極は電源の低位側の電位（以下「接地電位」という）Ｇndが供給される電源線６１に接続される。この電源線６１は総ての単位回路Ｕに共通に接続されてその各々に接地電位Ｇndを給電する。一方、増幅用トランジスタ５３のドレイン電極は列選択トランジスタ５４のソース電極に接続される。この列選択トランジスタ５４は、ゲート電極が列線１３[j]に接続されるとともにドレイン電極が行選択トランジスタ５５のソース電極に接続されたスイッチング素子である。行選択トランジスタ５５のゲート電極は第ｉ行目の行線１１[i]に接続され、そのドレイン電極は第ｊ列目の出力線１５[j]に接続される。
【００１４】
また、接続点Ｎにはリセット用トランジスタ５７のドレイン電極が接続される。このリセット用トランジスタ５７は、接続点Ｎの電位を所定の電位（以下「リセット電位」という）ＶAに設定するためのスイッチング素子である。リセット用トランジスタ５７のソース電極はリセット電位ＶAが供給される電位供給線６２に接続される。この電位供給線６２は、総ての単位回路Ｕに共通に接続されてその各々にリセット電位ＶAを給電するための配線である。また、第ｊ列目の単位回路Ｕにおけるリセット用トランジスタ５７のゲート電極は、その前段に隣接する第（ｊ−１）列目の列線１３[j-1]に接続される。
【００１５】
図１に示される行選択回路２０は、ｍ本の行線１１[1]ないし１１[m]の各々を所定の期間（以下「行選択期間」という）ごとに順番に選択し、この選択した行線１１[i]に電源の高位側の電位（以下「電源電位」という）Ｖddを印加するとともにそれ以外の行線１１に接地電位Ｇndを印加する回路（例えばシフトレジスタ）である。行選択回路２０によって行線１１[i]に電源電位Ｖddが印加されると、第ｉ行に属するｎ個の単位回路Ｕの行選択トランジスタ５５が一斉にオン状態となる。一方、列選択回路３０は、図３に示されるように、ひとつの行選択期間内の所定の期間（以下「列選択期間」という）ごとにｎ本の列線１３[1]ないし１３[n]の各々を順番に選択し、この選択した列線１３[j]に電源電位Ｖddを印加するとともにそれ以外の列線１３に接地電位Ｇndを印加する回路（例えばシフトレジスタ）である。
【００１６】
次に、第ｉ行に属する第ｊ列目の単位回路Ｕに特に着目して検出装置Ｄの動作を説明する。この検出装置Ｄは、接続点Ｎの電位をリセット電位ＶAにリセットする動作（以下「リセット動作」という）と、接続点Ｎの電位に応じた検出信号を出力する動作（以下「読出動作」という）とを実行する。図４は、リセット動作を実行している単位回路Ｕの各部の電位および静電容量を示す回路図であり、図５は、読出動作を実行している単位回路Ｕの各部の電位および静電容量を示す回路図である。
【００１７】
（１）リセット動作  
図３および図４に示されるように、行線１１[i]が選択される行選択期間内のタイミングＴ1において列選択回路３０が列線１３[j-1]に電源電位Ｖddを供給すると、第（ｊ−１）列に属する各単位回路Ｕの列選択トランジスタ５４がオン状態に遷移するとともに、第ｊ列に属するｍ個の単位回路Ｕのリセット用トランジスタ５７が一斉にオン状態に遷移する。したがって、第ｊ列に属する各単位回路Ｕの接続点Ｎの電位はリセット電位ＶAとなる。そして、第（ｊ−１）番目の列選択期間の終点であるタイミングＴ2が到来すると、第（ｊ−１）列に属する各単位回路Ｕの列選択トランジスタ５４がオフ状態に遷移するとともに、第ｊ列に属する各単位回路Ｕのリセット用トランジスタ５７が一斉にオフ状態に遷移する。以上のようにゲート電極に対する電源電位Ｖddの供給によってリセット用トランジスタ５７をオン状態とするために、リセット電位ＶAは、「Ｖdd−Ｖth」以下の電位とされる（Ｖthはリセット用トランジスタ５７の閾値電圧）。
【００１８】
（２）読出動作  
図３および図５に示されるように、列選択回路３０は、第ｊ番目の列選択期間の始点であるタイミングＴ3において、列線１３[j]に対する電源電位Ｖddの印加を開始する。基準容量素子５２の第２電極５２２は列線１３[j]に接続され、対象物の表面は接地電位Ｇndであるため、列線１３[j]に電源電位Ｖddが供給されると、列線１３[j]と対象物との間で直列に接続された検出用容量５０と基準容量素子５２との両端には電位Ｖddが印加される。このときに接続点Ｎは、検出用容量５０の静電容量ＣXおよび基準容量素子５２の静電容量ＣRとの相対比に応じて電位Ｖddを分割した電位とリセット電位ＶAとを加算した電位となる。この静電容量ＣRは検出用容量５０と対象物の表面との距離に応じて定まるから、読出動作中には、接続点Ｎの電位は検出用容量５０と対象物の表面との距離に応じた電位ＶBとなる。また、列線１３[j]に電源電位Ｖddが供給されると、第（ｊ＋１）列目の各単位回路Ｕのリセット用トランジスタ５７がオン状態に遷移するとともに、第ｊ列の各単位回路Ｕの列選択トランジスタ５４が一斉にオン状態となる。このときに行選択トランジスタ５５がオン状態となっているのは第ｉ行の単位回路Ｕのみであるから、この列選択期間においては第ｉ行に属する第ｊ列目の単位回路Ｕから接続点Ｎの電位ＶBに応じた検出信号（すなわち検出用電極５１と対象物の表面との距離に応じた検出信号）が出力線１５[j]に出力される。
【００１９】
他の単位回路Ｕについても以上のリセット動作とその直後の読出動作とが順次に繰り返されることにより、縦ｍ行×横ｎ列の単位回路Ｕの各々について、各単位回路Ｕの検出用電極５１と対象物の表面との距離に応じた検出信号が順次に検出回路４０に入力される。検出回路４０は、各出力線１５から順次に入力される検出信号に基づいて、対象物の表面の形状を示すデータを生成する。このデータを解析することによって対象物の表面の形状が特定される。以上に説明したように、本実施形態においては、接続点Ｎの電位に応じた検出信号の検出に先立ってリセット動作を実行することにより接続点Ｎの不要な電荷を排除することができるから、このリセット動作が実行されない構成と比較して検出の精度を向上させることができる。
【００２０】
ところで、以上に説明したようにリセット用トランジスタ５７がオン状態に遷移すると、接続点Ｎにはリセット電位ＶAが供給される。しかしながら、リセット用トランジスタ５７に付随する容量に起因して、リセット動作が終了するタイミングＴ2において接続点Ｎの電位がリセット電位ＶAより低位に変動する場合がある。すなわち、リセット用トランジスタ５７のゲート電極とドレイン電極とが容量的に結合しているため、タイミングＴ2においてゲート電極に印加される電位が電源電位Ｖddから接地電位Ｇndに変動するとドレイン電極の電位も低下し、この結果として接続点Ｎの電位がリセット電位ＶAよりも低くなるのである。そして、この接続点Ｎの電位の変動は、検出装置Ｄによる検出の精度の向上を阻害する原因となり得る。また、仮にリセット用トランジスタ５７の容量が問題とならないとしても、接続点Ｎに導通する各種の配線に寄生する容量によって同様の問題が引き起こされる可能性はある。そこで、本実施形態においては、リセット用トランジスタ５７の容量や接続点Ｎにおける寄生容量の影響を考慮して基準容量素子５２の静電容量ＣRが選定される。この選定の方法について詳述すると以下の通りである。
【００２１】
＜Ｂ：静電容量ＣRの選定＞
いま、リセット用トランジスタ５７のソース電極とドレイン電極とに接地電位Ｇndを印加するとともにゲート電極に電源電位Ｖddを印加することによってオン状態としたときにリセット用トランジスタ５７のゲート電極とソース電極およびドレイン電極との間に静電容量ＣSWが付随するとすれば、図４に示すリセット動作におけるゲート・ドレイン間の容量７３１の静電容量（すなわちゲート電極ｇに電位Ｖddが印加されるとともにドレイン電極およびソース電極にリセット電位ＶAが印加されたときの静電容量）は「ｂ・ＣSW」と表現される（ただし０≦ｂ≦１）。また、図４に示されるように、接続点Ｎには静電容量ＣSを持った容量７１が寄生する。このとき、接続点Ｎに蓄積される電荷量ＱAは以下の式（１）によって表わされる。
【数６】
2006234456.tif 000008
【００２２】
一方、図５に示されるように、読出動作においてリセット用トランジスタ５７のゲート・ドレイン間に存在する容量７３１の静電容量を「Ｂ・ＣSW」とする（０≦Ｂ≦１）。なお、リセット用トランジスタ５７にはリセット動作時に順バイアスが印加されるとともに読出動作時に逆バイアスが印加されるから、一般的に係数ｂは係数Ｂよりも大きく、より具体的には係数ｂは係数Ｂの１０倍程度となる。ここで、図５に示されるように読出動作時における接続点Ｎの電位を「ＶB」とすると、このときの接続点Ｎの電荷量ＱBは以下の式（２）によって表わされる。
【数７】
2006234456.tif 000009
【００２３】
リセット動作時と読出動作時とでは接続点Ｎからの電荷の流出も接続点Ｎへの電荷の流入も発生しないから、式（１）の電荷量ＱAと式（２）の電荷量ＱBとは等しい（ＱA＝ＱB）。したがって、式（１）と式（２）とから、読出動作時における接続点Ｎの電位ＶBを表わす以下の式（３）が導出される。
【数８】
2006234456.tif 000010
【００２４】
ところで、人間の手指といった対象物の表面は微細な凸部と凹部とを有する。そして、検出用容量５０の静電容量ＣXは、対象物の表面の凸部および凹部の何れが検出用電極５１に対向しているのかによって相違する。そこで、読出動作に際して検出用電極５１に凸部が対向しているときの検出用容量５０の静電容量（すなわち静電容量ＣXの最大値）を「ＣXR」とし、検出用電極５１に凹部が対向しているときの検出用容量５０の静電容量（すなわち静電容量ＣXの最小値）を「ＣXV」とすると、式（３）は、読出動作に際して検出用電極５１に凸部が対向しているときの接続点Ｎの電位ＶBRを表わす式（４）と、検出用電極５１に凹部が対向しているときの接続点Ｎの電位ＶBVを表わす式（５）とに書き換えることができる。
【数９】
2006234456.tif 000011
【数１０】
2006234456.tif 000012
なお、式（４）における「ＢR・ＣSW」は、リセット用トランジスタ５７のドレイン電極に電位ＶBRが印加されるとともにそのゲート電極に電源電位Ｖddが印加されたときにゲート・ドレイン間に形成される容量７３１の静電容量である。同様に、式（５）における「ＢV・ＣSW」は、リセット用トランジスタ５７のドレイン電極に電位ＶBVが印加されるとともにそのゲート電極に電源電位Ｖddが印加されたときにゲート・ドレイン間に形成される容量７３１の静電容量である。係数ＢRおよび係数ＢVは式（１）における係数ｂよりも小さい。例えば、係数ｂは、係数ＢRおよび係数ＢVの各々の１０倍程度の数値とされる。なお、式（４）および式（５）に示されるように読出動作においては対象物の凸部および凹部の何れが検出用電極５１に対向しているかによって接続点Ｎの電位は相違するが、リセット動作においてリセット用トランジスタ５７のドレイン電極はリセット電位ＶAに維持されるから、対象物の凸面および凹面の何れが検出用電極５１に対向しているかに拘わらず、リセット用トランジスタ５７の容量７３１の静電容量は一定値（ｂ・ＣSW）となる。
【００２５】
検出装置Ｄによる検出の感度を向上させるためには、検出用電極５１に対象物の凸部が対向するときの接続点Ｎの電位ＶBRと凹部が対向するときの接続点Ｎの電位ＶBVとの相違が大きいことが望ましい。この相違が大きいほど検出用電極５１に凸部および凹部の何れが対向しているのかを明瞭に分別することができるからである。そこで、以下の式（６）に示されるように電位ＶBVと電位ＶBRとの差分値ΔＶBを考える。
【数１１】
2006234456.tif 000013
【００２６】
ここで、対象物の凹部が検出用電極５１に対向しているときにはその表面と検出用電極５１との間隙に空気層が介在することになるから、このときの静電容量ＣXVは、対象物の凸部が検出用電極５１に対向しているときの静電容量ＣXRと比較して充分に小さい（ＣXR≫ＣXV）。また、静電容量ＣXRは、寄生容量ＣSやリセット用トランジスタ５７の容量ＣSWと比較しても充分に大きい（ＣXR≫ＣS、ＣXR≫ＣSW）。これらの事情を考慮すると、式（６）は以下の式（７）に近似される。
【数１２】
2006234456.tif 000014
【００２７】
さらに、静電容量ＣXRが基準容量素子５２の静電容量ＣRと比較して充分に大きく（ＣXR≫ＣR）、かつ、静電容量ＣXVが基準容量素子５２の静電容量ＣRと比較して充分に小さく（ＣXV≪ＣR）なるように、検出用電極５１の形態やこれを覆う誘電体の形態を選定すると、式（７）は以下の式（８）に近似される。
【数１３】
2006234456.tif 000015
この式（８）から明らかなように、寄生容量ＣSやリセット用トランジスタ５７の容量ＣSWが大きいほど差分値ΔＶBは小さくなる（すなわち検出の感度は低下する）。そこで、本実施形態においては、式（７）によって表わされる差分値ΔＶBがより大きい数値となるように、基準容量素子５２の静電容量ＣRが選定される。以下、静電容量ＣRと差分値ΔＶBとの関係を示す図６（式（７）をプロットしたグラフ）を参照しながら、より好適な静電容量ＣRについて検討する。なお、以下では式（７）から導出される数式に基づいて好適な静電容量ＣRを検討するが、この式（７）の代わりに式（８）を使用してもよい。
【００２８】
まず、差分値ΔＶBが最大となる静電容量ＣRは、式（７）の内容から、以下の式（９）によって表わされる（図６参照）。
【数１４】
2006234456.tif 000016
【００２９】
いま、接続点Ｎの寄生容量ＣSやリセット用トランジスタ５７の静電容量ＣSWを考慮しないとすれば、このときの静電容量ＣR（以下では特に「容量値ＣR0」と表記する）は、式（９）において「ＣS＝０」および「ＣSW＝０」とすることによって以下の式（１０）で表わされる。
【数１５】
2006234456.tif 000017
【００３０】
したがって、基準容量素子５２の静電容量ＣRを式（１０）の容量値ＣR0よりも大きい数値に設定すれば、寄生容量ＣSや容量ＣSWを何ら考慮することなく静電容量ＣRを選定した場合（すなわち静電容量ＣRが容量値ＣR0よりも小さい場合）と比較して、これらの容量に起因した差分値ΔＶBの減少を緩和することができる。
【００３１】
一方、読出動作時における接続点Ｎの電位ＶBを検出用電極５１と対象物との距離に応じた電位とするためには、基準容量素子５２の静電容量ＣRを、対象物の凸部が接触したときの検出用容量５０の静電容量ＣXRよりも小さくする必要がある。したがって、本実施形態における基準容量素子５２の静電容量ＣRは、式（１０）によって表わされる容量値ＣR0よりも大きく、かつ、静電容量ＣXRよりも小さい範囲Ｒc0内の数値に設定される（ＣR0＜ＣR＜ＣXR）。換言すると、差分値ΔＶBが、基準容量素子５２の静電容量ＣRを容量値ＣR0に設定したときに式（７）から算定される数値ΔＶ0よりも大きくなるように（すなわち差分値ΔＶBが図６の範囲Ｒv0内の数値となるように）、本実施形態における基準容量素子５２の静電容量ＣRは選定される。
【００３２】
次に、接続点Ｎの寄生容量ＣSのみを考慮してリセット用トランジスタ５７の静電容量ＣSWを考慮しないとすれば、このときの静電容量ＣR（以下では特に「容量値ＣR1」と表記する）は、式（９）において「ＣSW＝０」とすることによって以下の式（１１）で表わされる。
【数１６】
2006234456.tif 000018
【００３３】
基準容量素子５２の静電容量ＣRを式（１１）の容量値ＣR1以上の数値に設定すれば、寄生容量ＣSを何ら考慮することなく静電容量ＣRを選定した場合（すなわち静電容量ＣRが容量値ＣR1よりも小さい場合）と比較して、この寄生容量に起因した差分値ΔＶBの減少を緩和することができる。そこで、より望ましい態様において、基準容量素子５２の静電容量ＣRは、式（１１）によって表わされる容量値ＣR1以上であり、かつ、静電容量ＣXRよりも小さい範囲Ｒc1内の数値に設定される（ＣR1≦ＣR＜ＣXR）。換言すると、差分値ΔＶBが、基準容量素子５２の静電容量ＣRを容量値ＣR1に設定したときに式（７）から算定される数値ΔＶ1以上となるように（すなわち差分値ΔＶBが図６の範囲Ｒv1内の数値となるように）、基準容量素子５２の静電容量ＣRが選定される。
【００３４】
また、差分値ΔＶBが大きいほど対象物の凸部と凹部とを明確に分別することができるから、さらに望ましくは、差分値ΔＶBが最大値となるように、基準容量素子５２の静電容量ＣRは、式（９）によって表わされる数値（以下「容量値ＣR2」という）に設定される。例えば、基準容量素子５２の静電容量ＣRは、図６に示されるように、容量値ＣR2以上であり、かつ、静電容量ＣXRよりも小さい範囲Ｒc2内の数値に設定される（ＣR2≦ＣR＜ＣXR）。
【００３５】
次に、本実施形態に係る単位回路Ｕの各部の具体的な態様を例示する。この態様においては、電源電位Ｖddを３．３Ｖとし、リセット電位ＶAを接地電位としている。増幅用トランジスタ５３およびリセット用トランジスタ５７のゲート絶縁層は、ＳｉＯ２（比誘電率は３．９）によって形成された厚さ４．５μｍ程度の薄膜である。増幅用トランジスタ５３のゲート長を３μｍとし、そのゲート幅を５μｍとすれば、この増幅用トランジスタ５３の容量は１２．９ｆＦとなる。ここでは、この増幅用トランジスタ５３の容量を考慮して、接続点Ｎの寄生容量ＣSを１３ｆＦとする。一方、リセット用トランジスタ５７のゲート長を３μｍとし、そのゲート幅を３μｍとすれば、このリセット用トランジスタ５７の静電容量ＣSWは７．７７ｆＦとなる。また、検出用電極５１に対象物の凸部が対向する場合の検出用容量５０の静電容量ＣXRは４００ｆＦ、凹部が対向するときの静電容量ＣXVは４ｆＦである。また、リセット期間においてリセット用トランジスタ５７のドレイン電極とソース電極とは同電位となるから、係数ｂは約０．５と考えることができる。
【００３６】
次に、図７は、リセット用トランジスタ５７のゲート電極に印加される電位とその容量との関係を示すグラフである。同図に示されるように、例えば読出動作時のように逆バイアスが印加されたときのリセット用トランジスタ５７の容量（約２．２５ｆＦ）は、リセット動作時のように順バイアスが印加されたときのリセット用トランジスタ５７の容量（約２５ｆＦ）の９％ないし１０％程度である。また、ゲート・ドレイン間の容量７３１とゲート・ソース間の容量７３２とは静電容量が略等しいから、係数ＢVは０．０４５ないし０．０５となる。ただし、以下では係数ＢVを０．０４５とする。
【００３７】
以上の数値を式（１０）に代入すると、寄生容量７１やリセット用トランジスタ５７の容量７３１を考慮しない場合の容量値ＣR0は４０ｆＦ程度と算定される。また、このときの差分値ΔＶBは、式（７）から１．８９Ｖ程度である。実際の基準容量素子５２の静電容量ＣRを容量値ＣR0よりも大きい数値に設定すれば、検出用電極５１に凸部が対向するときの接続点Ｎの電位ＶBRと凹部が対向するときの電位ＶBVと差分値ΔＶBを１．８９Ｖよりも大きくすることができるから、対象物の表面の形状を高精度に特定することができる。例えば、以上の数値を式（１１）に代入することによって算定される容量値ＣR1は８２ｆＦ程度であり、このときの差分値ΔＶBは式（７）から２．１５Ｖ程度と算定される。したがって、例えば基準容量素子５２の静電容量ＣRを容量値ＣR1と同等またはこれよりも大きい数値とすれば対象物の凸部と凹部とを明確に判定することができる。さらに、以上の数値を式（９）に代入すると容量値ＣR2は９６ｆＦと算定され、このときの差分値ΔＶBは２．１６Ｖとなる。すなわち、静電容量素子の静電容量ＣRを容量値ＣR2と同等に設定すれば、対象物の凸部と凹部とをさらに明確に判別することが可能となる。
【００３８】
＜Ｃ：変形例＞
以上に説明した実施形態に対しては種々の変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００３９】
（１）変形例１  
リセット用トランジスタ５７をｐチャネル型のトランジスタとしてもよい。この場合には、リセット用トランジスタ５７のゲート電極に対し、リセット動作時には接地電位Ｇndが印加されるとともに読出動作時には電源電位Ｖddが印加されることになる。また、実施形態にて説明した式（１）ないし式（１１）において「Ｖdd」が「−Ｖdd」に変更されるとともに「ＶA」が「−ＶA」に変更されるが、この結果として導出される最適な静電容量ＣRは実施形態（例えば式（９））と同様である。
【００４０】
（２）変形例２  
実施形態においてはリセット用トランジスタ５７によって接続点Ｎの電位がリセット電位ＶAにリセットされる構成を例示したが、このリセット用トランジスタ５７は必ずしも必要な要素ではない。すなわち、例えば読出動作の直前における接続点Ｎの電荷が検出の精度に影響を与えないほど小さければ、リセット用トランジスタ５７や電位供給線６２を省略した構成（したがってリセット動作が実行されない構成）としてもよい。この構成においても実施形態と同様に、基準容量素子５２の静電容量ＣRは、図６の容量値ＣR0よりも大きい数値とされ、より望ましくは図６の容量値ＣR1よりも大きい数値とされる。換言すると、基準容量素子５２の静電容量ＣRは、差分値ΔＶBが数値ΔＶ0よりも大きくなるように設定され、より望ましくは差分値ΔＶ1以上となるように設定される。
【００４１】
（３）変形例３  
実施形態においては、第ｊ列目に位置する単位回路Ｕのリセット用トランジスタ５７の挙動がその前列（第（ｊ−１）列目）の列線１３の電位に応じて制御される構成を例示したが、リセット用トランジスタ５７を制御するための構成はこれに限られない。例えば、第ｊ列目に位置する単位回路Ｕのリセット用トランジスタ５７のゲート電極をその次列（第（ｊ＋１）列目）の列線１３に接続し、この列線１３の電位に応じてリセット用トランジスタ５７が制御される構成としてもよい。また、列線１３がリセット用トランジスタ５７の制御に兼用される構成は必ずしも必要ではなく、列線１３とは別個の要素によってリセット用トランジスタ５７が制御される構成としてもよい。例えば、単位回路Ｕの各列ごとに配置された配線をリセット用トランジスタ５７のゲート電極に接続し、この配線の電位に応じてリセット用トランジスタ５７を制御する構成も採用される。このように、リセット用トランジスタ５７は、検出用電極５１と基準容量素子５２との接続点Ｎとリセット電位ＶAが印加される電位供給線６２との導通および非導通を切り替えるスイッチング素子であれば足り、その動作を制御するための構成の如何は不問である。
【００４２】
（４）変形例４  
実施形態においては複数の単位回路Ｕがマトリクス状に配列された構成を例示したが、これらの単位回路が直線状に配列された構成としてもよい。また、各単位回路Ｕの構成は図２の構成に限られない。例えば、実施形態においては基準容量素子５２の第２電極５２２が列線１３に接続された構成を例示したが、この第２電極５２２は、定電位が印加される他の部位に接続されてもよい。また、列線１３や列選択トランジスタ５４を設けない構成としてもよい。この構成においては、行線１１[i]に電源電位Ｖddが印加されると、第ｉ行に属するｎ個の単位回路Ｕの行選択トランジスタ５５がオン状態となるから、これらの単位回路Ｕから出力線１５[1]ないし１５[n]の各々に対して一斉に検出信号が出力される。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態に係る検出装置の構成を示すブロック図である。
【図２】各単位回路の構成を示す回路図である。
【図３】各列線に印加される電位の波形を示すタイミングチャートである。
【図４】リセット動作時の単位回路における各部の電位や静電容量を示す回路図である。
【図５】読出動作時の単位回路における各部の電位や静電容量を示す回路図である。
【図６】基準容量素子の静電容量ＣRと差分値ΔＶBとの関係を示すグラフである。
【図７】リセット用トランジスタの容量とゲート電位との関係を示すグラフである。
【図８】対象物の表面の形状を検出する原理を説明するための回路図である。
【符号の説明】
【００４４】
Ｄ……検出装置、Ｕ……単位回路、１０……センサアレイ部、２０……行選択回路、３０……列選択回路、４０……検出回路、１１……行線、１３……列線、１５……出力線、５０……検出用容量、５１……検出用電極、５２……基準容量素子、５３……増幅用トランジスタ、５４……列選択トランジスタ、５５……行選択トランジスタ、５７……リセット用トランジスタ、６１……電源線、６２……電位供給線。
【図１】
2006234456.tif 000024
【図２】
2006234456.tif 000025
【図３】
2006234456.tif 000026
【図４】
2006234456.tif 000027
【図５】
2006234456.tif 000028
【図６】
2006234456.tif 000029
【図７】
2006234456.tif 000030
【図８】
2006234456.tif 000031