(57)【要約】【課題】微細なパターンを安定して形成することができる半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置の製造方法は、半導体基板とその基板上に形成された微細パターン領域を有する半導体装置の製造方法において、（ａ）パターニングされたハードマスク層５を基板１上に形成する工程と、（ｂ）酸化により、前記ハードマスク層５表面に酸化層９を形成させる工程と、（ｃ）前記酸化層９を除去する工程と、（ｄ）前記酸化層９を除去したあとのハードマスク層５を用いて基板をエッチング加工する工程を含むことを特徴とする。【選択図】図２
2006134941.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板とその基板上に形成された微細パターン領域を有する半導体装置の製造方法において、（ａ）パターニングされたハードマスク層を基板上に形成する工程と、（ｂ）酸化により、前記ハードマスク層表面に酸化層を形成させる工程と、（ｃ）前記酸化層を除去する工程と、（ｄ）前記酸化層を除去したあとのハードマスク層を用いて基板をエッチング加工する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板は、シリコン、又はIII−Ｖ族化合物半導体からなる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記記載の工程（ａ）が、単層もしくは２〜５層の多層構造からなるハードマスク層を成膜する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ハードマスク層は、最上層がラジカル酸化法にて酸化可能な膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記ハードマスク層の最上層膜は、シリコン窒化膜又は多結晶シリコン膜からなることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記記載の工程（ｂ）が、２００℃から６００℃の範囲で加熱した基板表面に、酸化性ガスを導入し、この酸化性ガスをプラズマを用いてラジカル化することで、基板上に形成されたハードマスク層表面を酸化させる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記記載の工程（ｂ）が、６００℃から１２００℃の範囲で加熱した基板表面に、酸化性ガスを導入し、この酸化性ガスを基板からの熱によってラジカル化することで、基板上に形成されたハードマスク層表面を酸化させる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記酸化性ガスは、酸素、酸化窒素、又は酸素若しくは酸化窒素に水素を混合させたものからなることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細パターンを有する半導体装置及びその製造方法に関する。さらに詳しくは、集積回路の活性領域の形成や量子細線構造の形成に必要な極細線構造に関するもので、特に従来のリソグラフィー装置の解像限界を超えたものに有効である。
【背景技術】
【０００２】
現在、集積回路素子の活性領域の形成は、以下のような工程が一般的に用いられている。まず、図４（ａ）に示すように、シリコン酸化膜５３ａとシリコン窒化膜を半導体基板５１上に堆積し、フォトレジストパターン５７をマスクに、シリコン窒化膜をＲＩＥ法（反応性イオンエッチング法）によって活性領域パターン５５を形成する。
【０００３】
次に、図４（ｂ）に示すように、フォトレジストパターン５７を酸素プラズマを用いて灰化処理することで剥離・除去し、残されたシリコン窒化膜のパターン５５をマスクにして、シリコン酸化膜５３ａとシリコン基板５１をＲＩＥ法でエッチングして、溝５９を形成する。
【０００４】
次に、溝５９にＣＶＤ法で酸化膜を堆積し、ＣＭＰにて平坦化した後にシリコン窒化膜５５、シリコン酸化膜５３を除去することで、図４（ｃ）に示すような活性領域６１および素子分離領域６３が形成できる。
【０００５】
このとき、形成可能な活性領域６１の最小サイズは、前記シリコン窒化膜に形成した微細パターン５５の大きさによって決定される。さらにシリコン窒化膜に形成した微細パターン５５のサイズは、前記フォトレジストパターン５７の大きさによって決定される。
微細化された活性領域の形成のためには、活性領域となり得る半導体基板のエッチングの際にマスクとなる微細パターンの形成が重要であり、特許文献１や、特許文献２などにさまざまな手法が示されている。
【特許文献１】特開平５−３１９１号公報
【特許文献２】特開平６−４５５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来技術においては、最小パターンサイズは、フォトレジストパターンを形成するにあたっての露光装置の解像能力およびレジスト材料に大きく依存するものである。また、露光装置の光源の波長により大きくは決定されてしまう。例えば、ＡｒＦ露光装置では、一般に０．０７μｍサイズの解像がその下限であるといわれている。さらに電子ビーム露光装置では、０．０５μｍサイズの解像が下限といわれている。また、フォトレジストパターンのサイズばらつきは、解像度下限に近づくに従い大きくなっていくことが知られている。
【０００７】
本発明は係る事情に鑑みてなされたものであり、微細なパターンを安定して形成することができる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法は、半導体基板とその基板上に形成された微細パターン領域を有する半導体装置の製造方法において、（ａ）パターニングされたハードマスク層を基板上に形成する工程と、（ｂ）酸化により、前記ハードマスク層表面に酸化層を形成させる工程と、（ｃ）前記酸化層を除去する工程と、（ｄ）前記酸化層を除去したあとのハードマスク層を用いて基板をエッチング加工する工程を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、一旦、フォトリソグラフィなどにより、パターニングされたハードマスク層を形成し、このマスク層表面を酸化・剥離することで、表面酸化量だけ微細化されたパターンが実現される。これにより、露光装置の解像能力以下の極微細パターンを形成することができ、微細な活性領域を有するデバイスが実現できる。さらには、解像能力内の線幅をもつフォトレジストパターンにより形成したマスク層を本発明の手法により微細化することで、前記マスク層と同じ線幅をもつフォトレジストパターンを解像することで得られる従来手法のマスク層の線幅ばらつきを抑制した微細化マスク層が形成できる。
【発明を実施するための最良の形態】
【００１０】
本発明の半導体装置の製造方法は、半導体基板とその基板上に形成された微細パターン領域を有する半導体装置の製造方法において、（ａ）パターニングされたハードマスク層を基板上に形成する工程と、（ｂ）酸化により、前記ハードマスク層表面に酸化層を形成させる工程と、（ｃ）前記酸化層を除去する工程と、（ｄ）前記酸化層を除去したあとのハードマスク層を用いて基板をエッチング加工する工程を含むことを特徴とする。
【００１１】
１．パターニングされたハードマスク層を基板上に形成する工程
「基板」には、半導体装置の製造に用いられる種々の基板を用いることができ、例えば、シリコン基板、又はIII−Ｖ族化合物半導体からなる基板などを用いることができる。III−Ｖ族化合物半導体とは、例えば、III族及びＶ族元素の種々の組合せからなる半導体であり、例えば、ＧａＡｓ、ＩｎＰ、ＧａＡｌＡｓなどからなる。本発明の用途の１つが半導体レーザなどで用いられる量子細線を形成することなので、この観点からは、基板は、半導体レーザに一般に用いられるIII−Ｖ族化合物半導体からなることが好ましい。なお、ここでの「基板」には、種々の半導体層、絶縁層又は導電層などが積層された基板も含む。
【００１２】
「ハードマスク層」とは、フォトレジスト以外の材料で形成されるマスク層、例えば、シリコンなどの半導体、又はその酸化物若しくは窒化物などで形成されるマスク層を意味する。ハードマスク層は、単層であってもよいが、２〜５層の多層構造であってもよい。ハードマスク層を多層構造にすると、例えば、最下層を基板の保護に用いて、最上層をパターニングに用いるなど、各層ごとに種々の機能を持たせることができ、便利である。  
「パターニングされたハードマスク層」には、ハードマスク層が多層構造である場合には、少なくとも１層がパターニングされている場合が含まれる。
【００１３】
また、ハードマスク層は、最上層がラジカル酸化法にて酸化可能な膜であることが好ましい。「ラジカル酸化法」とは、酸化性ガスをラジカル化（活性化）し、このラジカル化した酸化性ガスと反応対象物とを反応させて、反応対象物を酸化する方法をいう。「酸化性ガス」とは、反応対象物を酸化可能なガスを意味し、例えば、酸素、酸化窒素、又は酸素若しくは酸化窒素に水素を混合させたものである。また、「ラジカル化」は、種々の方法で行うことができ、例えば、加熱により、又は高周波電界によって発生させたプラズマを用いて行うことができる。
【００１４】
ラジカル酸化法にて酸化可能な膜の例としては、シリコン窒化膜や多結晶シリコン膜などが挙げられる。これらは、いずれもラジカル酸化法によって酸化され、その表面に酸化シリコン層が形成される。
【００１５】
２．酸化により、前記ハードマスク層表面に酸化層を形成させる工程
この工程では、ハードマスク層表面に形成されているパターンに沿って酸化層が形成される。ここでの「酸化」には、ハードマスク層表面に酸化層を形成する種々の方法を含み、その一例が、ラジカル酸化である。この工程は、具体的には、例えば、次の二通りの方法で行うことができる。
（１）２００℃から６００℃の範囲で加熱した基板表面に、酸化性ガスを導入し、この酸化性ガスをプラズマを用いてラジカル化することで、基板上に形成されたハードマスク層表面を酸化させる。
（２）６００℃から１２００℃の範囲で加熱した基板表面に、酸化性ガスを導入し、この酸化性ガスを基板からの熱によってラジカル化することで、基板上に形成されたハードマスク層表面を酸化させる。基板の加熱は、ランプ加熱又はヒーター加熱などの種々の方法で行うことができる。
【００１６】
３．前記酸化層を除去する工程
酸化層の除去は、例えば、酸化層をエッチングすることによって行うことができる。ハードマスク層の側面に形成された酸化層を効率的に除去するために、エッチングは、等方性エッチング（例えば、ウェットエッチング）であることが好ましい。
【００１７】
ハードマスク層に形成されているパターンに沿って酸化層が形成され、この酸化層が除去されるので、ハードマスク層表面のパターンの幅が狭くなる。
【００１８】
４．前記酸化層を除去したあとのハードマスク層を用いて基板をエッチング加工する工程
上記工程で、ハードマスク層に形成されているパターンの幅が狭くなっている、すなわち、パターンが微細化されている。この微細化されたパターンを用いて基板のエッチングを行うことにより、基板に微細なパターンを形成することができる。
【実施例】
【００１９】
図１及び２を用いて、本発明の実施例を説明する。
【００２０】
まず、図１（ａ）に示すように、半導体基板１上に１５ｎｍ程度のシリコン酸化膜３ａ及び１５０ｎｍ程度のシリコン窒化膜５ａをそれぞれ堆積させる。またシリコン窒化膜５ａの厚さは、５０〜３００ｎｍの範囲で適宜調節可能である。
【００２１】
本実施例では、前記記載のシリコン窒化膜とシリコン酸化膜の積層膜を一例として挙げるが、この積層膜にはシリコン窒化膜単層のみ堆積させたものでもよい。また前記シリコン窒化膜に替わり、１５０ｎｍ程度の多結晶シリコン膜を用いてもよい。さらには、前記シリコン窒化膜とシリコン酸化膜上に多結晶シリコン膜を積層させた構造でもよい。以降ではシリコン窒化膜とシリコン酸化膜の積層膜からなるマスク膜を一例として説明する。
【００２２】
この積層膜上に、図１（ｂ）に示すようにフォトレジスト７にて活性領域パターンを形成する。現在ではフォトレジスト７のパターンは、ＡｒＦ露光装置では一般に０．０７μｍ程度、電子ビーム露光装置では０．０５μｍ程度までが解像の限界である。
【００２３】
次に、図１（ｃ）に示すようにフォトレジスト７をマスクに、ドライエッチング法でシリコン窒化膜５ａをパターニングして、微細パターンを有するシリコン窒化膜５を形成する。さらに、図１（ｄ）に示すように酸素プラズマによる灰化処理にてフォトレジスト７を剥離する。
【００２４】
次に、図２（ｅ）に示すように、ラジカル酸化法によりシリコン窒化膜５表面を酸化し、シリコン酸化膜層９を形成する。上記酸化法の一つの例は、１１００℃程度にランプ加熱した基板上に、酸素ガスおよび水素ガスを約２：１〜１００：１の比で混合したガスを導入して、シリコン窒化膜５を酸化することで実現できる。基板温度は、６００〜１２００℃の範囲で適宜調節可能である。この場合、基板からの熱によって、酸素がラジカル化され、このラジカル化した酸素がシリコン窒化膜５と反応する。このときシリコン窒化膜はおよそ１０ｎｍ／ｍｉｎ程度の酸化速度で、多結晶シリコン膜ではおよそ２０ｎｍ／ｍｉｎ程度の速度で酸化される。
さらに上記酸化法の別の例として、４００℃程度にヒーター加熱した基板上に、アルゴンガスおよび酸素ガスを約３００：１〜２００：１の割合で混合したガスを導入し、このガス中のアルゴンを高周波電界によってプラズマ化し、生成したプラズマによってガス中の酸素をラジカル化し、このラジカル化した酸素をシリコン窒化膜５と反応させ、シリコン窒化膜５を酸化させる。但し、混合ガス割合は２００：１であることが好ましく、基板温度は、２００〜６００℃程度の範囲で適宜調節可能である。ここで酸化膜厚は３０ｎｍ程度までであることが望ましい。
次に、図２（ｆ）に示すように、上記シリコン酸化膜層９およびシリコン酸化膜層３ａをフッ酸水を用いて選択的に除去することで、微細パターンを有するシリコン窒化膜５の線幅をさらに小さくすることができる。また、この際、微細パターンを有するシリコン酸化膜３が形成される。例えば１１００℃のランプアニ―ルでシリコン窒化膜５を酸化する場合、０．０２ｎｍ程度を酸化し、シリコン窒化膜５のマスクの両側面にも０．０２ｎｍ酸化し、それを除去することで、ＡｒＦ露光装置では一般に０．０３μｍ程度、電子ビーム露光装置では０．０１μｍ程度までの微細化が可能である。
【００２５】
この微細化されたシリコン窒化膜５をマスクに半導体基板を、５０：１の割合で混合したＨＢｒとＯ2の混合ガスでドライエッチングをすると、シリコン窒化膜５は、シリコン基板に対してエッチング選択比が１００程度あるのでほとんどエッチングされず、図２（ｇ）に示すように微細な活性領域１２が形成できる。
【００２６】
これら微細な活性領域１２の幅はＡｒＦ露光装置では一般に０．０３μｍ程度、電子ビーム露光装置では０．０１μｍ程度までの微細化が可能になる。尚、前記半導体基板はシリコンもしくは、ＧａＡｓ、ＩｎＰ、ＧａＡｌＡｓなどのIII−Ｖ族化合物半導体の内の、どの基板においても応用できる。
【００２７】
次に最終的に図２（ｈ）に示すように、溝１１に絶縁体を埋め込み、ＣＭＰ研磨を施し平坦化した後で、シリコン窒化膜５およびシリコン酸化膜３を除去することで、微細活性領域１２及び素子分離領域１３が形成できる。
【００２８】
図３（ａ）に、本手法による微細パターンマスク層形成後の半導体基板断面の模式図の一例を示す。また、図３（ｂ）に従来手法による半導体基板断面の模式図の一例を示す。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例に係る半導体装置の製造工程を示す断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程を示す断面図である。
【図３】本発明と従来例のハードマスク層を比較する断面図である。
【図４】従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
【００３０】
１，５１：半導体基板  ３ａ，５３ａ：シリコン酸化膜  ３，５３：シリコン酸化膜パターン  ５ａ：シリコン窒化膜  ５，５５：シリコン窒化膜パターン  ７，５７：フォトレジスト層  ９：シリコン酸化膜層  １１，５９：溝  １２，６１：活性領域  １３，６３：素子分離領域
【図１】
2006134941.tif 000003
【図２】
2006134941.tif 000004
【図３】
2006134941.tif 000005
【図４】
2006134941.tif 000006