(57)【要約】  【課題】シリコン層のディープエッチングの際にノッチが発生されることを防止する。  【解決手段】基板１１０上に酸化膜層１３０を形成し、酸化膜層１３０上に基板１１０と通電構造をなすようシリコン層１５０を形成する。より詳しくは、前記基板の一部を露出させる通電ホール１６１を酸化膜層１３０に形成し、通電ホール１６１にシリコン層１４０を充填する。これにより、前記通電構造が形成されるので、シリコン層１５０および酸化膜層１３０にかけてパターンをディープエッチングする際に、酸化膜層１５０と接するエッチングパターンの下部に電荷が集中しにくく、ノッチの発生を抑えることができる。  【選択図】図３
2006121092.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された酸化膜層と、
前記酸化膜層に前記基板と通電されるよう形成され、ディープエッチングの際にノッチが発生することを防止するシリコン層と、
を含むことを特徴とするＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板。
【請求項２】
前記酸化膜層には前記シリコン層の一部が充填され、前記基板と前記シリコン層とを連結する通電ホールが形成されていることを特徴とする、請求項１に記載のＳＯＩ基板。
【請求項３】
基板上に酸化膜層を形成するステップと、
前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップと、
を含むことを特徴とする、ＳＯＩ基板の製造方法。
【請求項４】
前記酸化膜層を形成するステップは、
前記基板の一部を露出させる通電ホール形成ステップと、
前記通電ホールに前記シリコン層を形成する埋立てステップと、
を有し、前記通電ホール形成ステップ及び前記埋立てステップにより前記通電構造が形成される、
ことを特徴とする、請求項３に記載のＳＯＩ基板の製造方法。
【請求項５】
前記通電ホール形成ステップにおいて、前記通電ホールを乾式エッチングにより形成することを特徴とする、請求項４に記載のＳＯＩ基板の製造方法。
【請求項６】
前記通電ホール形成ステップにおいて、前記通電ホールを反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により形成することを特徴とする、請求項５に記載のＳＯＩ基板の製造方法。
【請求項７】
基板に所定の厚さで酸化膜層を形成するステップと、
前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップと、
前記シリコン層に浮遊物のパターンを形成するステップと、
前記浮遊物パターンの内部領域に位置する酸化膜層を取除くステップと、
前記シリコン層の表面に第２酸化膜を形成するステップと、
前記第２酸化膜を取り除いて前記浮遊物を形成するステップと
を含むことを特徴とするＳＯＩ基板を用いた浮遊構造体の製造方法。
【請求項８】
前記酸化膜層の形成ステップにおいて、前記基板の一部を露出させる通電ホールを形成し、
前記シリコン層の形成ステップにおいて、前記シリコン層で前記通電ホールを充填する、
ことを特徴とする、請求項７に記載の浮遊構造体の製造方法。
【請求項９】
前記酸化膜層の形成ステップにおいて、前記通電ホールは、前記浮遊物の領域内に形成されることを特徴とする、請求項８に記載の浮遊構造体の製造方法。
【請求項１０】
前記酸化膜層の形成ステップにおいて、前記通電ホールは乾式エッチングにより形成されることを特徴とする、請求項９に記載の浮遊構造体の製造方法。
【請求項１１】
前記酸化膜層の形成ステップにおいて、前記乾式エッチングは、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）であることを特徴とする、請求項１０に記載のＳＯＩ基板の製造方法。
【請求項１２】
前記シリコン層に前記浮遊物のパターンを形成するステップにおいて、前記浮遊物のパターンを反応性ディープイオンエッチングにより形成することを特徴とする、請求項７に記載のＳＯＩ基板を用いた浮遊構造体の製造方法。
【請求項１３】
前記浮遊物パターンの内部に位置する領域の酸化膜層を取除くステップにおいて、前記酸化膜層を湿式エッチングにより取除くことを特徴とする、請求項７に記載のＳＯＩ基板を用いた浮遊構造体の製造方法。
【請求項１４】
前記第２酸化膜を形成するステップにおいて、前記第２酸化膜を酸化工程により形成することを特徴とする、請求項７に記載のＳＯＩ基板を用いた浮遊構造体の製造方法。
【請求項１５】
前記第２酸化膜を取除いて前記浮遊物を形成するステップにおいて、前記第２酸化膜を湿式エッチングにより取除くことを特徴とする、請求項７に記載のＳＯＩ基板を用いた浮遊構造体の製造方法。
【請求項１６】
前記第２酸化膜を形成するステップにおいて、前記第２酸化膜として熱酸化膜を形成することを特徴とする、請求項７に記載のＳＯＩ基板を用いた浮遊構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板およびその製造方法、そしてそれを用いた浮遊構造体の製造方法に関する。
【背景技術】
【０００２】
最近、ＳＯＩ基板を用いた高速のチップ製造技術が１ＧＤＲＡＭ以上の高集積メモリおよび高性能マイクロプロセッサ製造に対応する半導体の工程技術とし急浮上している。ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板技術は、半導体を製造する材料であるシリコン基板上に絶縁膜を積層し、その上にシリコン薄膜を形成することで電子漏れを防ぐと同時に、チップの集積度を高めることのできる技術であって、超微細加工に適用されている。
【０００３】
ＳＯＩ技術として、昔から単結晶サファイヤ基板上にＳｉをＣＶＤ（Ｃｈｅｍｉａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によりヘテロエピタキシャル（heteroepitaxial）成長させて形成するＳＯＳ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｓａｐｐｈｉｒｅ）技術が知られている。このＳＯＳ技術は成熟したＳＯＩ技術として評価されている。しかし、ＳＯＳ技術は、例えば、Ｓｉ層とサファイヤ基板との界面にある格子不整合により大量の結晶欠陥が生じる問題点を抱えている。また、サファイヤ基板を構成しているアルミニウムがＳｉ層へ混入されることもあり、基板が高価で、且つ大面積化を達成し難いことから実用化され難い。
【０００４】
最近には、サファイヤ基板を使用せずにＳＯＩ構造を実現するための試みが行われている。この試みは次の２つの方法により大別される。
第１の方法は、Ｓｉ単結晶基板の表面を酸化した後、その酸化膜層に窓を形成することによって、Ｓｉ基板を部分的に表出させる。単結晶Ｓｉは、シードとして表出された部分を用いて横方向にエピタキシャル（epitaxially）成長させることにより酸化膜層上にＳｉ単結晶層を形成する。
【０００５】
第２の方法は、単結晶Ｓｉ基板そのものを活性層として使用し、その下部に酸化膜層を形成する。この技術の一つとして、単結晶Ｓｉ基板を熱酸化した別の単結晶Ｓｉ基板に熱処理あるいは接着材により接合させてＳＯＩ構造を形成する技術がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１は従来のＳＯＩ基板にエッチングホールが形成された状態を示した断面図であり、図２は図１の「Ｉ」部分を拡大した図である。
図１および図２に示したように、下部シリコン１１、酸化膜層１３、シリコン層１５の積層構造からなっているＳＯＩ基板１０が提供される。
シリコン層１５はエッチング装置により所定のパターンを獲得するためのエッチングホール１５ａが形成される。エッチング装置として、反応性イオンエッチング装置に基づいてエッチング作用が行われる。
【０００７】
エッチング装置処理室２１内に上下部電極２３、２５を備え、下部電極２５にエッチング対象物であるＳＯＩ基板１０を搭載する。それから、上部電極２３あるいは下部電極２５に高周波電圧を印加し、処理室２１内に反応性ガスを供給すればガスプラズマが発生し、プラズマイオンは上部電極２３と下部電極２５との間で発生した電界により加速され、抵抗マスク（図示せず）の穴を経てシリコン層１５の露出部と接触されることによってエッチングホール１５ａを形成する。
【０００８】
ところで、係るエッチング動作を実施する間に絶縁層の酸化膜１３層によりシリコン基板１１およびシリコン層１５が電気的に遮断される状態となる。従って、シリコン層１５に酸化膜層１３の一部を露出させるディープエッチングホール１５ａを形成する場合、エッチングホール１５ａおよび酸化膜層１３が接する部分に電荷が集中し、ノッチが発生する問題点を抱えている。
【０００９】
本発明は前述した問題点を解決するために案出されたもので、本発明の第１の目的は、シリコン層をディープエッチングする際にノッチの発生を抑えるＳＯＩ基板を提供することにある。
本発明の第２の目的は、前述したＳＯＩ基板を製造する方法を提供することにある。
本発明の第３の目的は、前述したＳＯＩ基板を用いて浮遊構造体を製造する方法を提供することにある。
【課題を解決するための手段】
【００１０】
前述の目的を達成するための本発明の一実施形態によると、基板と、前記基板上に形成された酸化膜層と、前記酸化膜層に前記基板と通電されるよう形成され、ディープエッチングの際にノッチが発生することを防止するシリコン層と含むことを特徴とするＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板が提供される。
前記酸化膜層には前記シリコン層の一部が充填され、前記基板と前記シリコン層とを連結する通電ホールが形成されることが好ましい。
【００１１】
本発明の別の実施形態によると、基板上に酸化膜層を形成するステップと、前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップとを含むことを特徴とするＳＯＩ基板の製造方法が提供される。シリコン層および酸化膜層にかけてパターンをディープエッチングする際に、酸化膜層と接するエッチングパターンの下部に電荷が集中しにくく、ノッチの発生を抑えることができる。
【００１２】
前記酸化膜層を形成するステップは、前記基板の一部を露出させる通電ホール形成ステップと、前記通電ホールに前記シリコン層を形成する埋立てステップと、を有している。前記通電ホール形成ステップ及び前記埋立てステップにより前記通電構造が形成される。
前記通電ホールは乾式エッチングにより形成されることが好ましく、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により形成されることがより好ましい。
【００１３】
本発明の第３実施の形態によると、基板に所定の厚さで酸化膜層を形成するステップと、前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップと、前記シリコン層に浮遊物のパターンを形成するステップと、前記浮遊物パターンの内部領域に位置する酸化膜層を取除くステップと、前記シリコン層の表面に第２酸化膜を形成するステップと、前記第２酸化膜を取り除いて前記浮遊物を形成するステップとを含むことを特徴とするＳＯＩ基板を用いた浮遊構造体の製造方法が提供される。
【００１４】
前記酸化膜層の形成ステップにおいて、前記基板の一部を露出させる通電ホールを形成し、前記シリコン層の形成ステップにおいて、前記シリコン層で前記通電ホールを充填するとよい。
前記酸化膜層の形成ステップにおいて、前記通電ホールは、前記浮遊物の領域内に形成されることが好ましく、乾式エッチングによりエッチングされ、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によりエッチングされることがより好ましい。
【００１５】
前記シリコン層に前記浮遊物のパターンを形成するステップにおいて、前記浮遊物のパターンは反応性ディープイオンエッチングにより形成されることが好ましい。
前記浮遊物パターンの内部に位置する領域の酸化膜層を取除くステップにおいて、前記酸化膜層を湿式エッチングにより取除くことが好ましい。
前記第２酸化膜を形成するステップにおいて、前記第２酸化膜を酸化工程により形成することが好ましい。
【００１６】
前記第２酸化膜を取除いて前記浮遊物を形成するステップにおいて、前記第２酸化膜を湿式エッチングにより取除くことが好ましい。
前記第２酸化膜を形成するステップにおいて、前記第２酸化膜として熱酸化膜を形成することができる。
このような方法に基づいて製造された浮遊構造体は、例えば、ジャイロスコプ（ｇｙｒｏｓｃｏｐｅ）、光学ミラー（Ｏｐｔｉｃａｌ  Ｍｉｒｒｏｒ）、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）スイッチなどのＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）構造物に適用される。
【発明の効果】
【００１７】
本発明によると、基板とシリコン層が通電される構造を有する基板を備えて、酸化膜層が露出されるべくシリコン層をエッチングパターニングするときに、酸化膜層と接しているパターン下部にノッチの発生を抑えることができる。
さらに、ＳＯＩ基板を用いて浮遊構造体を形成することにより浮遊構造体のエッチング性を向上させることで願望の設計値に符合する浮遊構造体を製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
図３は本発明に適用されるＳＯＩ基板の構造を示した垂直断面図である。
同図に示したように、シリコン基板１１０上に絶縁材の酸化膜層１３０が形成され、酸化膜層１３０上にシリコン層１５０が積層されることでＳＯＩ基板１００をなす。
酸化膜層１３０には複数の通電ホール１３１が形成されている。通電ホール１３１は、シリコン層１５０とシリコン基板１１０とを電気的に接続する。通電ホール１３１は、乾式エッチングにより、さらに好ましくは、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により形成される。
【００１９】
シリコン層１５０にディープエッチングパターン１６１を形成する際に、シリコン層１５０およびシリコン基板１１０が通電ホール１３１により通電することで、酸化膜層１３０と接するエッチングパターン１６１の下部に電荷が集中しにくく、ノッチが発生することを解消する。
図４は図３のＳＯＩ基板１００を介して浮遊構造体１５１が製造された状態の垂直断面図である。
【００２０】
図４に示すよう、図３の構造と同一にシリコン基板２１０、酸化膜層２３０、シリコン層２５０が順次積層されＳＯＩ基板２００をなす。なお、シリコン層２５０はシリコン基板２１０と電気的に接続されている。ここで、詳細な構造については図６ａないし図６ｇに基づいて後述する。
前述したエッチングパターン２５３に応じてエッチング作用を行うとき、エッチングパターン２５３の下部と酸化膜層２３０とが接する部分に電荷が集中しにくく、ノッチ現象の発生を解消する。従って、設計値に符合する浮遊物２５１が得られる。
【００２１】
図５ａないし図５ｄは図３のＳＯＩ基板１００を製造するための過程を示した図である。
図５ａに示したように、シリコン基板１１０の表面に絶縁性材質の酸化膜層１３０が形成される。
図５ｂに示したように、酸化膜層１３０に所定の通電ホール１３１を形成する。ここで、通電ホール１３１は乾式エッチング、例えば、反応性イオンエッチングを通じてエッチングされることが好ましく、そのサイズは微細ホールに形成されることが好ましい。
【００２２】
図５ｃに示したように、通電ホール１３１が形成された酸化膜層１３０上に上部シリコン層１５０を形成し、この際に通電ホール１３１を介してシリコン層１５０および基板１１０が接続された状態になる。なお、シリコン層１５０および基板１１０は通電ホール１３１を介して電気的に接続された状態になっている。
従って、図５ｄに示したように、シリコン層１５０および酸化膜層１３０にかけてパターン１６１をディープエッチングする際に、酸化膜層１３０と接するエッチングパターン１６１の下部に電荷が集中しにくく、ノッチの発生を抑えることができる。
【００２３】
尚、ディープエッチング量は、ＳＯＩ基板スペックでシリコン層１５０の厚さに当る。
例えば、ＳＯＩ基板のスペックとして、シリコン層１５０の厚さが４０μｍ、酸化膜１３０の厚さが２０μｍ、シリコン基板１１０の厚さが５０μｍである場合、ディープエッチング量は４０μｍとなる。従って、ディープエッチング量はＳＯＩ基板のスペックに応じて数μｍから数百μｍに変動できる。
【００２４】
次に、図６ａないし図６ｇは図４の構造物を製造するための過程を示した図である。
図６ａに示したように、シリコン基板２１０上に絶縁膜である酸化膜層２３０を所定の厚さで形成する。
図６ｂに示したように、酸化膜層２３０に所定の通電ホール２３１を形成する。なお、通電ホール２３１は、乾式エッチング、例えば、反応性イオンエッチング装置によりエッチングされ、このとき通電ホール２３１は後述する浮遊物２５１がその領域内に形成される。さらに、通電ホール２３１は微細ホールから形成される。
【００２５】
図６ｃに示したように、通電ホール２３１が形成された酸化膜層２３０上に上部シリコン層２５０が形成される。このとき、シリコン層２５０および基板２１０は通電ホール２３１を介して連通された状態であるため、電気的に接続された状態である。
図６ｄに示したように、シリコン層２５０に酸化膜層２３０を一部露出させる所定のパターン２５３がエッチングされる。エッチングパターン２５３はディープ反応性エッチング装置によりエッチングされる。シリコン層２５０と基板２１０とは通電ホール２３１を介して基板２１０と連通され、電気的に接続される。従って、反応性イオンエッチング装置を介してエッチングする間に電荷がエッチングパターン２５３の下部と酸化膜層２３０が接する部分とに集中されることが抑えられる。これによりエッチングパターン２５３下部のノッチ発生を防止することができる。
【００２６】
図６ｅに示したように、露出している酸化膜層２３０が取除かれる。ここで、酸化膜層２３０の除去は、化学（ｈｙｄｒｏｆｌｕｏｒｉｃ  ａｃｉｄ；ＨＦ）溶液を用いることで湿式エッチングにより行われる。これにより、浮遊物パターンが形成される。
図６ｆに示したように、シリコン層２５０の表面に第２酸化膜層２７０が形成される。第２酸化膜層２７０は、高温（１００〜１２００℃）で酸素と上部シリコン２５０の表面とを化学反応させる酸化工程により形成される。ここで、第２酸化膜層２７０は熱酸化膜層から形成され得る。このとき、浮遊物パターンの内部領域に位置するシリコン２５０の表面には、第２酸化膜槽２７０が形成されず、シリコン２５０の表面が露出したままとなる。
【００２７】
図６ｇに示したように、第２酸化膜層２７０はエッチング装置によりエッチングされ浮遊物２５１が形成される。第２酸化膜層２７０と共に、浮遊物パターンの内部領域に位置するシリコン２５０も、エッチングにより除去される。これにより、浮遊物２５１が形成される。なお、エッチング装置は図６ｅの酸化膜層２３０の除去方法と同一な湿式エッチングによりエッチングされる。
【００２８】
係る方式により製造される浮遊構造体は、例えば、ジャイロスコープ（ｇｙｒｏｓｃｏｐｅ）、光学ミラー（Ｏｐｔｉｃａｌ  Ｍｉｒｒｏｒ）、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）スイッチなどのＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）構造物に適用される。
以上、図面に基づいて本発明の好適な実施形態を図示および説明してきたが本発明の保護範囲は、前述の実施形態に限定するものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【図面の簡単な説明】
【００２９】
【図１】従来のＳＯＩ基板にエッチングホールが形成された状態を示す断面図である。
【図２】図１のＩ表示部を拡大表示した図である。
【図３】本発明に適用されるＳＯＩ基板の構造を示す垂直断面図である。
【図４】図３のＳＯＩ基板を介して浮遊構造体が形成された状態を示す垂直断面図である。
【図５ａ】図３のＳＯＩ基板を製造するための過程を示す図その１である。
【図５ｂ】図３のＳＯＩ基板を製造するための過程を示す図その２である。
【図５ｃ】図３のＳＯＩ基板を製造するための過程を示す図その３である。
【図５ｄ】図３のＳＯＩ基板を製造するための過程を示す図その４である。
【図６ａ】図４のＳＯＩ基板を製造するための過程を示す図その１である。
【図６ｂ】図４のＳＯＩ基板を製造するための過程を示す図その２である。
【図６ｃ】図４のＳＯＩ基板を製造するための過程を示す図その３である。
【図６ｄ】図４のＳＯＩ基板を製造するための過程を示す図その４である。
【図６ｅ】図４のＳＯＩ基板を製造するための過程を示す図その５である。
【図６ｆ】図４のＳＯＩ基板を製造するための過程を示す図その６である。
【図６ｇ】図４のＳＯＩ基板を製造するための過程を示す図その７である。
【符号の説明】
【００３０】
１１０、２１０      基板
１３０、２３０      酸化膜層
１３１，２３１      通電ホール
１５０，２５０      シリコン層
２５１      浮遊物
２５３      パターン
【図１】
2006121092.tif 000003
【図２】
2006121092.tif 000004
【図３】
2006121092.tif 000005
【図４】
2006121092.tif 000006
【図５ａ】
2006121092.tif 000007
【図５ｂ】
2006121092.tif 000008
【図５ｃ】
2006121092.tif 000009
【図５ｄ】
2006121092.tif 000010
【図６ａ】
2006121092.tif 000011
【図６ｂ】
2006121092.tif 000012
【図６ｃ】
2006121092.tif 000013
【図６ｄ】
2006121092.tif 000014
【図６ｅ】
2006121092.tif 000015
【図６ｆ】
2006121092.tif 000016
【図６ｇ】
2006121092.tif 000017