(57)【要約】【課題】実装面積及び製造コストを増大させることなく大電力の信号を入力した際に高調波歪みがほとんど発生しないスイッチ回路を実現できるようにする。【解決手段】第１の入出力端子２及び第２の入出力端子３は、それぞれ第１の基本スイッチ部１１及び第２の基本スイッチ部１２を介してアンテナ端子１と接続されている。各基本スイッチ部１１は、それぞれが４個の直列に接続されたＦＥＴからなるスルースイッチと、シャントスイッチとからなり、各スルースイッチ及び各シャントスイッチを構成するＦＥＴのソースは、抵抗を介して第１〜第４の電位固定端子とそれぞれ接続されており、第１と第４及び第２と第３の電位固定端子が互いに接続されている。第１のシャントスイッチ３１の１段目のＦＥＴ４３Ａのソースと接続された抵抗は、順方向に接続されたダイオードを介して第３の電位固定端子と接続されている。【選択図】図１
2006304013.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが信号を入出力する複数の入出力端子と接続された複数の基本スイッチ部と、
前記各基本スイッチ部と接続されたアンテナ端子とを備え、
前記各基本スイッチ部は、
直列に接続された複数のスルートランジスタからなり、一方の端子が前記入出力端子と接続され且つ他方の端子が前記アンテナ端子と接続されたスルースイッチと、
直列に接続された複数のシャントトランジスタからなり、一方の端子が前記入出力端子と接続され且つ他方の端子がシャントコンデンサを介して接地されたシャントスイッチと、
前記各スルートランジスタのソース端子及びドレイン端子のうち前記アンテナ端子側に接続された端子と第１の抵抗素子をそれぞれ介して接続された第１の電位固定端子と、
前記各シャントトランジスタのソース端子及びドレイン端子のうち接地側に接続された端子と第２の抵抗素子をそれぞれ介して接続された第２の電位固定端子とを含み、
複数の前記基本スイッチ部のうちの一の基本スイッチ部における前記第１の電位固定端子は、他の基本スイッチ部の前記第２の電位固定端子と接続され、
前記一の基本スイッチ部における前記第２の電位固定端子は、前記他の基本スイッチ部の前記第１の電位固定端子と接続され、
前記一の基本スイッチ部は、複数の前記シャントトランジスタのうち最も前記入出力端子側に接続されたシャントトランジスタである第１段のシャントトランジスタと接続された前記第２の抵抗素子と、前記第２の電位固定端子との間に、前記第２の抵抗素子から前記第２の電位固定端子に向かって順方向に接続された第１のダイオードを有していることを特徴とするスイッチ回路。
【請求項２】
前記第１のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１段のシャントトランジスタのゲート端子との間に接続された第１のオフ容量コンデンサを有していることを特徴とする請求項１に記載のスイッチ回路。
【請求項３】
前記第１のダイオードを有する前記基本スイッチ部は、前記第１のオフ容量コンデンサと直列に接続された第１の減衰用抵抗素子を有していることを特徴とする請求項２に記載のスイッチ回路。
【請求項４】
前記第１のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１段のシャントトランジスタのゲート端子との間に接続された第１の減衰用抵抗素子を有していることを特徴とする請求項１に記載のスイッチ回路。
【請求項５】
前記第１のダイオードを有する前記基本スイッチ部は、前記第２の電位固定端子と接地との間に接続された第１の電荷蓄積用コンデンサを有していることを特徴とする請求項１から４のいずれか１項に記載のスイッチ回路。
【請求項６】
前記各スルートランジスタ、各シャントトランジスタ、第１のダイオード及び第１のオフ容量コンデンサは、１枚のガリウムヒ素基板の上に形成されていることを特徴とする請求項２又は３に記載のスイッチ回路。
【請求項７】
前記各スルートランジスタ、各シャントトランジスタ、第１のダイオード及び第１の電荷蓄積用コンデンサは、１枚のガリウムヒ素基板の上に形成されていることを特徴とする請求項５に記載のスイッチ回路。
【請求項８】
前記第１のダイオードを有する前記基本スイッチ部を除く前記基本スイッチ部のうちの少なくとも１つの基本スイッチ部は、前記第１段のシャントトランジスタと接続された前記第２の抵抗素子と、前記第２の電位固定端子との間に、前記第２の抵抗素子から前記第２の電位固定端子に向かって順方向に接続された第２のダイオードを有していることを特徴とする請求項１から７のいずれか１項に記載のスイッチ回路。
【請求項９】
前記第２のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１のシャントトランジスタのゲート端子との間に接続された第２のオフ容量コンデンサを有していることを特徴とする請求項８に記載のスイッチ回路。
【請求項１０】
前記第２のダイオードを有する前記基本スイッチ部は、前記第２のオフ容量コンデンサと直列に接続された第２の減衰用抵抗素子を有していることを特徴とする請求項９に記載のスイッチ回路。
【請求項１１】
前記第２のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１段のシャントトランジスタのゲート端子との間に接続された第２の減衰用抵抗素子を有していることを特徴とする請求項８に記載のスイッチ回路。
【請求項１２】
前記第２のダイオードを有する前記基本スイッチ部は、前記第２の電位固定端子と接地との間に接続された第２の電荷蓄積用コンデンサを有していることを特徴とする請求項８から１１のいずれか１項に記載のスイッチ回路。
【請求項１３】
前記第１のダイオードを有する前記基本スイッチ部は、複数の前記スルートランジスタのうち最も前記入出力端子側に接続されたスルートランジスタである第１段のスルートランジスタと接続された前記第１の抵抗素子と、前記第１の電位固定端子との間に、前記第１の抵抗素子から前記第１の電位固定端子に向かって順方向に接続された第３のダイオードを有していることを特徴とする請求項１から１２のいずれか１項に記載のスイッチ回路。
【請求項１４】
前記第３のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１のスルートランジスタのゲート端子との間に接続された第３のオフ容量コンデンサを有していることを特徴とする請求項１３に記載のスイッチ回路。
【請求項１５】
前記第３のダイオードを有する前記基本スイッチ部は、前記第３のオフ容量コンデンサと直列に接続された第３の減衰用抵抗素子を有していることを特徴とする請求項１４に記載のスイッチ回路。
【請求項１６】
前記第３のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１段のスルートランジスタのゲート端子との間に接続された第３の減衰用抵抗素子を有していることを特徴とする請求項１３に記載のスイッチ回路。
【請求項１７】
前記第１のダイオードを有する前記スイッチ回路を除く前記基本スイッチ部のうちの少なくとも１つの基本スイッチ部は、前記第１段のスルートランジスタと接続された前記第１の抵抗素子と、前記第１の電位固定端子との間に、前記第１の抵抗素子から前記第１の電位固定端子に向かって順方向に接続された第４のダイオードを有していることを特徴とする請求項１から１６のいずれか１項に記載のスイッチ回路。
【請求項１８】
前記第４のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１段のスルートランジスタのゲート端子との間に接続された第４のオフ容量コンデンサを有していることを特徴とする請求項１７に記載のスイッチ回路。
【請求項１９】
前記第４のダイオードを有する前記基本スイッチ部は、前記第４のオフ容量コンデンサと直列に接続された第４の減衰用抵抗素子を有していることを特徴とする請求項１８に記載のスイッチ回路。
【請求項２０】
前記第４のダイオードを有する前記基本スイッチ部は、前記入出力端子と前記第１段のスルートランジスタのゲート端子との間に接続された第４の減衰用抵抗素子を有していることを特徴とする請求項１７に記載のスイッチ回路。
【請求項２１】
請求項１から２０のいずれか１項に記載のスイッチ回路を用いた複合高周波部品。
【請求項２２】
請求項１から２０のいずれか１項に記載のスイッチ回路を用いた移動体通信器。
【請求項２３】
請求項２１に記載の複合高周波部品を用いた移動体通信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチ回路に関し、特に高周波及び大電力信号用の電界効果トランジスタを用いたスイッチ回路に関する。
【背景技術】
【０００２】
近年、携帯電話等の通信機器の普及により、高周波信号を切り替えるスイッチ回路の必要性が高まっている。さらに、通信機器の小型化及び低価格化により、小型で且つ安価なスイッチ回路が必要とされている。
【０００３】
図１１は従来のガリウムヒ素（ＧａＡｓ）基板の上に構成された携帯電話機に用いられる単極双投（ＳＰＤＴ；Single Pole Double Throw）アンテナスイッチの回路構成を示している（例えば、特許文献１を参照。）。図１１に示すように従来のスイッチ回路は、アンテナ端子１０１を挟んで第１の入出力端子１０２と、第２の入出力端子１０３とが設けられており、アンテナ端子１０１と第１の入出力端子１０２との間には第１の基本スイッチ部１１１が設けられ、アンテナ端子１０１と第２の入出力端子１０３との間には第２の基本スイッチ部１１２が設けられている。
【０００４】
第１の基本スイッチ部１１１は、一方の端子がアンテナ端子１０１と接続され、他方の端子が第１の入出力端子１０２接続された第１のスルースイッチ１２１と、一方の端子が入出力端子１０２と接続され、他方の端子が第１のシャントコンデンサ１３５を介して接地された第１のシャントスイッチ１３１とからなる。同様に第２の基本スイッチ部１１２は第２のスルースイッチ１２２と第２のシャントスイッチ１３２とからなる。
【０００５】
第１のスルースイッチ１２１は、直列に４段接続されたスルーＦＥＴ（電界効果トランジスタ）１４１により構成されている。４個のスルーＦＥＴ１４１の各ゲートは、ゲート抵抗１２３を介して第１の制御端子１５１とそれぞれ接続されている。第２のスルースイッチを構成する４個のスルーＦＥＴ１４２の各ゲートは、ゲート抵抗１２４を介して第２の制御端子１５２とそれぞれ接続されている。
【０００６】
第１のシャントスイッチ１３１は、直列に４段接続されたシャントＦＥＴ１４３により構成されている。第１のシャントスイッチ１３１を構成する４個のシャントＦＥＴ１４３の各ゲートは、ゲート抵抗１３３を介して第３の制御端子１５３とそれぞれ接続されている。第２のシャントスイッチ１３２を構成する４個のスルーＦＥＴ１４４の各ゲートは、ゲート抵抗１３４を介して第４の制御端子１５４とそれぞれ接続されている。
【０００７】
また、第１のスルースイッチ１２１を構成する４個のスルーＦＥＴ１４１の各ソースは、それぞれ電位固定抵抗１６１を介して第１の電位固定端子１７１と接続されている。第２のシャントスイッチ１３２を構成する４個のシャントＦＥＴ１４４の各ソースは、それぞれ電位固定抵抗１６４を介して第４の電位固定端子１７４と接続されている。第１の電位固定端子１７１と第４の電位固定端子１７４とは、電気的に接続されている。
【０００８】
同様に、第２のスルースイッチ１２２を構成する４個のスルーＦＥＴ１４２の各ソースは、それぞれ電位固定抵抗１６２を介して第２の電位固定端子１７２と接続されている。第１のシャントスイッチ１３１を構成する４個のシャントＦＥＴ１４３の各ソースは、それぞれ電位固定抵抗１６３を介して第３の電位固定端子１７３と接続されている。第２の電位固定端子１７２と第３の電位固定端子１７３とは、電気的に接続されている。
【０００９】
例えば第１の入出力端子１０２に送信信号を入力し、アンテナ端子１０１から出力する場合には、第１の制御端子にハイ（“Ｈ”）レベルの制御電圧ＶＨを印加し、第２の制御端子にローレベル（“Ｌ”）レベルの制御電圧ＶＬを印加する。これにより、第１のスルースイッチ１２１がオン状態となり、第２のスルースイッチ１２２がオフ状態となるため、第１の入出力端子１０２がアンテナ端子１０１と接続され、第２の入出力端子１０３はアンテナと電気的に切り離される。
【００１０】
また、同時に第３の制御端子１７３に“Ｌ”レベルの制御電圧ＶＬを印加し、第４の制御端子１７４に“Ｈ”レベルの制御電圧ＶＨを印加する。これにより第２のシャントスイッチ１３２がオン状態となるため、第２の入出力端子１０３は接地され、第２の入出力端子１０３のアイソレーションを向上させることができる。
【特許文献１】特開２００５−００６０７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来のスイッチ回路において、大電力の高周波信号入力するためには、シャントトランジスタの段数を増やしたり、“Ｈ”レベルの制御電圧ＶＨを高くしたりする必要があるという問題がある。
【００１２】
シャントトランジスタの段数を増やすことは、チップ面積の増大及びコストアップにつながる。また、制御電圧ＶＨを高くするためには、昇圧回路等の新たな部品が必要となり、やはりチップ面積の増大及びコストアップにつながる。
【００１３】
本発明は、前記従来の課題を解決し、実装面積及び製造コストを増大させることなく大電力の信号を入力した際に高調波歪みがほとんど発生しないスイッチ回路を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するため、本発明はシャントトランジスタの段間に印加する電位を、ダイオードを用いて上昇させる構成とする。
【００１５】
具体的に本発明のスイッチ回路は、それぞれが信号を入出力する複数の入出力端子と接続された複数の基本スイッチ部と、各基本スイッチ部と接続されたアンテナ端子とを備え、各基本スイッチ部は、直列に接続された複数のスルートランジスタからなり、一方の端子が入出力端子と接続され且つ他方の端子がアンテナ端子と接続されたスルースイッチと、直列に接続された複数のシャントトランジスタからなり、一方の端子が入出力端子と接続され且つ他方の端子がシャントコンデンサを介して接地されたシャントスイッチと、各スルートランジスタのソース端子及びドレイン端子のうちアンテナ端子側に接続された端子と第１の抵抗素子をそれぞれ介して接続された第１の電位固定端子と、各シャントトランジスタのソース端子及びドレイン端子のうち接地側に接続された端子と第２の抵抗素子をそれぞれ介して接続された第２の電位固定端子とを含み、複数の基本スイッチ部のうちの一の基本スイッチ部における第１の電位固定端子は、他の基本スイッチ部の第２の電位固定端子と接続され、一の基本スイッチ部における第２の電位固定端子は、他の基本スイッチ部の第１の電位固定端子と接続され、一の基本スイッチ部は、複数のシャントトランジスタのうち最も入出力端子側に接続されたシャントトランジスタである第１段のシャントトランジスタと接続された第２の抵抗素子と第２の電位固定端子との間に、第２の抵抗素子から第２の電位固定端子に向かって順方向に接続された第１のダイオードを有していることを特徴とする。
【００１６】
本発明のスイッチ回路によれば、第１段のシャントトランジスタと接続された第２の抵抗素子と第２の電位固定端子との間に、第２の抵抗素子から第２の電位固定端子に向かって順方向に接続された第１のダイオードを有しているため、第１のシャントトランジスタのソース又はドレインに印加される電位をダイオードの立ち上がり電圧分だけ上昇させることができる。従って、ゲート−ドレイン間電圧Ｖｇｄをダイオードの立ち上がり電圧分だけ上昇させることができるので、大電力の信号が入力された場合においても、シャントトランジスタがオン状態となることを抑えることができる。その結果、大電力の信号が入力された場合にも信号の漏洩がなく、高調波歪みの生じにくいスイッチ回路が実現できる。また、回路構成をほとんど変更することがないので、スイッチ回路の占有面積の増大及び製造コストの上昇がほとんどない。
【００１７】
本発明のスイッチ回路において、第１のダイオードを有する基本スイッチ部は、入出力端子と第１段のシャントトランジスタのゲート端子との間に接続された第１のオフ容量コンデンサを有していることが好ましい。このような構成とすることにより、シャントトランジスタ及びスルートランジスタの段間の電圧をさらに高くすることができる。
【００１８】
この場合において、第１のダイオードを有する基本スイッチ部は、第１のオフ容量コンデンサと直列に接続された第１の減衰用抵抗素子を有していることが好ましい。このような構成とすれば、入力信号の電位固定抵抗による反射により、スイッチ回路の前段に設けられた回路が損傷することを防止できる。
【００１９】
本発明のスイッチ回路において、第１のダイオードを有する基本スイッチ部は、入出力端子と第１段のシャントトランジスタのゲート端子との間に接続された第１の減衰用抵抗素子を有していることが好ましい。
【００２０】
本発明のスイッチ回路において、第１のダイオードを有する基本スイッチ部は、第２の電位固定端子と接地との間に接続された第１の電荷蓄積用コンデンサを有していることが好ましい。このような構成とすることにより、トラブルによりスイッチ回路を制御する電圧が一時的に低下した場合にも、シャントスイッチをオフ状態に保つことが可能となる。
【００２１】
本発明のスイッチ回路において、各スルートランジスタ、各シャントトランジスタ、第１のダイオード及び第１のオフ容量コンデンサは、１枚のガリウムヒ素基板の上に形成されていることが好ましい。このような構成とすることにより、スイッチ回路の占有面積をほとんど増加させることなく、大電力の信号を入力することが可能となる。
【００２２】
本発明のスイッチ回路において、各スルートランジスタ、各シャントトランジスタ、第１のダイオード及び第１の電荷蓄積用コンデンサは、１枚のガリウムヒ素基板の上に形成されていることが好ましい。
【００２３】
本発明のスイッチ回路において、第１のダイオードを有する基本スイッチ部を除く基本スイッチ部のうちの少なくとも１つの基本スイッチ部は、第１段のシャントトランジスタと接続された第２の抵抗素子と、第２の電位固定端子との間に、第２の抵抗素子から第２の電位固定端子に向かって順方向に接続された第２のダイオードを有していることが好ましい。このような構成とすることにより、他の入力端子にも大電力の信号を入力することが可能となる。
【００２４】
本発明のスイッチ回路において、第２のダイオードを有する基本スイッチ部は、入出力端子と第１のシャントトランジスタのゲート端子との間に接続された第２のオフ容量コンデンサを有していることが好ましい。
【００２５】
本発明のスイッチ回路において、第２のダイオードを有する基本スイッチ部は、第２のオフ容量コンデンサと直列に接続された第２の減衰用抵抗素子を有していることが好ましい。
【００２６】
本発明のスイッチ回路において、第２のダイオードを有する基本スイッチ部は、第２の電位固定端子と接地との間に接続された第２の電荷蓄積用コンデンサを有していることが好ましい。
【００２７】
本発明のスイッチ回路において、第２のダイオードを有する基本スイッチ部は、入出力端子と第１段のシャントトランジスタのゲート端子との間に接続された第２の減衰用抵抗素子を有していることが好ましい。
【００２８】
本発明のスイッチ回路において、第１のダイオードを有する基本スイッチ部は、複数のスルートランジスタのうち最も入出力端子側に接続されたスルートランジスタである第１段のスルートランジスタと接続された第１の抵抗素子と、第１の電位固定端子との間に、第１の抵抗素子から第１の電位固定端子に向かって順方向に接続された第３のダイオードを有していることが好ましい。このような構成とすることにより、大電力が入力された場合にもスルースイッチのオフ状態を保つことが可能となる。
【００２９】
本発明のスイッチ回路において、第３のダイオードを有する基本スイッチ部は、入出力端子と第１のスルートランジスタのゲート端子との間に接続された第３のオフ容量コンデンサを有していることが好ましい。
【００３０】
本発明のスイッチ回路において、第３のダイオードを有する基本スイッチ部は、第３のオフ容量コンデンサと直列に接続された第３の減衰用抵抗素子を有していることが好ましい。
【００３１】
本発明のスイッチ回路において、第３のダイオードを有する基本スイッチ部は、入出力端子と第１段のスルートランジスタのゲート端子との間に接続された第４の減衰用抵抗素子を有していることが好ましい。
【００３２】
本発明のスイッチ回路において、第１のダイオードを有するスイッチ回路を除く基本スイッチ部のうちの少なくとも１つの基本スイッチ部は、第１段のスルートランジスタと接続された第１の抵抗素子と、第１の電位固定端子との間に、第１の抵抗素子から第１の電位固定端子に向かって順方向に接続された第４のダイオードを有していることが好ましい。
【００３３】
本発明のスイッチ回路において、第４のダイオードを有する基本スイッチ部は、入出力端子と第１段のスルートランジスタのゲート端子との間に接続された第４のオフ容量コンデンサを有していることが好ましい。
【００３４】
本発明のスイッチ回路において、第４のダイオードを有する基本スイッチ部は、第４のオフ容量コンデンサと直列に接続された第４の減衰用抵抗素子を有していることが好ましい。
【００３５】
本発明のスイッチ回路において、第４のダイオードを有する基本スイッチ部は、入出力端子と第１段のスルートランジスタのゲート端子との間に接続された第４の減衰用抵抗素子を有していることが好ましい。
【００３６】
本発明の複合高周波部品は、本発明のスイッチ回路を用いることを特徴とする。
【００３７】
本発明の移動体通信機は、本発明のスイッチ回路を用いることを特徴とする。
【００３８】
本発明の移動体通信機は、本発明の複合高周波部品を用いることを特徴とする。
【発明の効果】
【００３９】
本発明のスイッチ回路によれば、実装面積及び製造コストを増大させることなく大電力の信号を入力した際に高調波歪みがほとんど発生しないスイッチ回路を実現できる。
【発明を実施するための最良の形態】
【００４０】
（第１の実施形態）
本発明の第１の実施形態に係るスイッチ回路について図面を参照しながら説明する。図１は第１の実施形態に係るスイッチ回路の回路構成を示している。
【００４１】
図１に示すように本実施形態のスイッチ回路は、アンテナ端子１を挟んで第１の入出力端子２と、第２の入出力端子３とが設けられており、アンテナ端子１と第１の入出力端子２との間には第１の基本スイッチ部１１が設けられ、アンテナ端子１と第２の入出力端子３との間には第２の基本スイッチ部１２が設けられている。
【００４２】
第１の基本スイッチ部１１は、一方の端子がアンテナ端子１と接続され、他方の端子が第１の入出力端子２と接続された第１のスルースイッチ２１と、一方の端子が入出力端子２と接続され、他方の端子が第１のシャントコンデンサ３５を介して接地された第１のシャントスイッチ３１とからなる。同様に第２の基本スイッチ部１２は第２のスルースイッチ２２と第２のシャントスイッチ３２とからなる。
【００４３】
第１のスルースイッチ２１は、直列に４段接続されたスルーＦＥＴ（電界効果トランジスタ）４１により構成されている。４個のスルーＦＥＴ４１の各ゲートは、ゲート抵抗２３を介して第１の制御端子５１とそれぞれ接続されている。第２のスルースイッチを構成する４個のスルーＦＥＴ４２の各ゲートは、ゲート抵抗２４を介して第２の制御端子５２とそれぞれ接続されている。
【００４４】
第１のシャントスイッチ３１は、直列に４段接続されたシャントＦＥＴ４３により構成されている。第１のシャントスイッチ３１を構成する４個のシャントＦＥＴ４３の各ゲートは、ゲート抵抗３３を介して第３の制御端子５３とそれぞれ接続されている。第２のシャントスイッチ３２を構成する４個のスルーＦＥＴ４４の各ゲートは、ゲート抵抗３４を介して第４の制御端子５４とそれぞれ接続されている。
【００４５】
また、第１のスルースイッチ２１を構成する４個のスルーＦＥＴ４１の各ソースは、それぞれ電位固定抵抗６１を介して第１の電位固定端子７１と接続されている。第２のシャントスイッチ３２を構成する４個のシャントＦＥＴ４４の各ソースは、それぞれ電位固定抵抗６４を介して第４の電位固定端子７４と接続されている。第１の電位固定端子７１と第４の電位固定端子７４とは、電気的に接続されている。
【００４６】
第２のスルースイッチ２２を構成する４個のスルーＦＥＴ４２の各ソースは、それぞれ電位固定抵抗６２を介して第２の電位固定端子７２と接続されている。第１のシャントスイッチ３１を構成する４個のシャントＦＥＴ４３のうち、最も入出力端子２の側に接続されている１断面のシャントＦＥＴ４３Ａを除くシャントＦＥＴ４３Ｂ〜シャントＦＥＴ４３Ｄの各ソースは、それぞれ電位固定抵抗６３（６３Ｂ〜６３Ｄ）を介して第３の電位固定端子７３と接続されている。シャントＦＥＴ４３Ａのソースは、電位固定抵抗６３Ａと、電位固定抵抗６３Ａから第３の電位固定端子７３に向かって順方向に接続されたダイオード８１とを介して第３の電位固定端子７３と接続されている。第２の電位固定端子７２と第３の固定端子７４とは、電気的に接続されている。
【００４７】
次に、第１の実施形態のスイッチ回路により大電力の信号を入力した場合においても、高調波歪みの発生を抑えることができる原理について説明する。
【００４８】
図２は図１に示した第１のシャントスイッチ３１の回路構成を、ゲート−ドレイン間容量Ｃｄ及びゲート−ソース間容量Ｃｓを含めて示している。
【００４９】
第１の制御端子５１にハイ（“Ｈ”）レベルの制御電圧ＶＨが印加され、第３の制御端子５３にロー（“Ｌ”）レベルの制御電圧ＶＬが印加され、アンテナ端子１と第１入出力端子２との経路がオン状態になっている場合には、シャントＦＥＴ４３Ａ〜シャントＦＥＴ４３Ｄはオフ状態であるため、ゲート−ドレイン間容量Ｃｄ及びゲート−ソース間容量Ｃｓが直列接続されているものとみなせる。つまり、図３に示すようにＣｄ１〜Ｃｓ２の８つのコンデンサ及びシャントコンデンサ３５が直列に接続されている状態と等価である。ただし、シャントコンデンサ３５はゲート−ドレイン間容量Ｃｄ及びゲート−ソース間容量Ｃｓと比べて十分に大きな容量を持ったコンデンサであり、インピーダンスを無視できるため省略している。
【００５０】
図３において第１の入出力端子２に入力された信号の振幅をＶａとすると、Ｃｄ１〜Ｃｓ４の電極間にはすべてＶａの８分の１の振幅の電圧が印加される。この時シャントＦＥＴ４３Ａのドレイン、ゲート及びソースの各端子（図３のｄ点、ｇ点、ｓ点）に加わる電圧はそれぞれ図４に示すようになる。ｄ点の電位はＦＥＴの内部自己バイアス作用により“Ｈ”レベルの制御電圧ＶＨとほぼ等しくなるため、ｄ点にはＶＨを中心に振幅がＶａの電圧が印加される。ｇ点においては第３の制御端子５３に印加された“Ｌ”レベルの制御電圧ＶＬ（０Ｖ）を中心に振幅がＶａの８分の７の電圧が印加される。ｓ点においてはｄ点の電位ＶＨが電位固定抵抗６３を介してバイアスされるためＶＨを中心に振幅がＶａの８分の６の電圧が印加される。
【００５１】
従って、図４のｔ２のタイミングにおけるシャントＦＥＴ４３Ａの各端子の電位は図５に示すようになる。この状態においてシャントＦＥＴ４３Ａがオフ状態を保つためには、ゲート−ドレイン間電圧ＶｇｄがシャントＦＥＴ４３Ａの閾値電圧Ｖｔｈよりも低いことが必要である。ｎ個のＦＥＴが直列に接続されている場合には、ゲート−ドレイン間電圧Ｖｇｄは式１により求めることができる。
Ｖｇｄ＝（１／２ｎ）Ｖａ−ＶＨ  ・・・  （式１）
例えば、閾値電圧Ｖｔｈ、“Ｈ”レベル制御電圧ＶＨ及び入力信号の振幅Ｖａがそれぞれ、−１．０Ｖ、５Ｖ及び２０Ｖの場合にはゲート−ドレイン間電圧Ｖｇｄは式１から−２．５Ｖとなり、閾値電圧Ｖｔｈよりも低いため、シャントＦＥＴ４３Ａは、オフ状態に保たれる。
【００５２】
しかし、より大電力の信号が第１の入出力端子２から入力された場合、例えば振幅Ｖａが４０Ｖの場合にはゲート−ドレイン間電圧Ｖｇｄは０Ｖとなり、シャントＦＥＴ４３Ａはオン状態となってしまう。シャントＦＥＴ４３Ａがオン状態となると、入力された高周波信号はシャントＦＥＴ４３Ａを通って接地へ漏洩するため波形が歪み、高調波歪みを生じる。
【００５３】
本実施形態のスイッチ回路においては、電位固定抵抗６３Ａが、ダイオード８１のアノード端子と接続されている。第１の入出力端子２に入力された信号はシャントＦＥＴ４３Ａのゲート−ドレイン間容量Ｃｄ１、ゲート−ソース間容量Ｃｓ１及び電位固定抵抗６３Ａを通り、ダイオード８１のアノード端子に達する。高周波信号の振幅により、アノード端子とカソード端子との電位差がダイオード８１の立ち上がり電圧よりも高くなった際に、アノード端子からカソード端子に電荷が流れ込むため、カソード端子の電位はダイオード８１の立ち上がり電圧Ｖαだけ上昇する。従って、ゲート−ドレイン間電圧Ｖｇｄは、式２のようになり、ダイオード８１がない場合と比べて、ダイオード８１の立ち上がり電圧Ｖαだけ低くなる。
Ｖｇｄ＝（１／２ｎ）Ｖａ−（ＶＨ＋Ｖα）  ・・・  （式２）
その結果、大電力の信号が第１の入出力端子２に入力された場合においても、信号の漏洩が発生しにくく、高調波歪みの発生を抑えることが可能となる。
【００５４】
通常、スイッチ回路はガリウムヒ素（ＧａＡｓ）基板の上に一体に形成する。ダイオードがＧａＡｓ基板に占める面積はごくわずかであり、ダイオードを追加したことによるスイッチ回路の占有面積の増大はほとんどない。また、回路構成も非常に単純であり、ダイオードの追加による製造コストの上昇もほとんどない。従って、シャントＦＥＴの段数を増やす場合又は“Ｈ”レベルの制御電圧ＶＨを上昇させる昇圧回路を設ける場合と比べて、チップ面積が小さく且つ大電力を入力できるスイッチ回路を、ほとんど製造コストの上昇なしに実現できる。
【００５５】
（第２の実施形態）
以下に、本発明の第２の実施形態に係るスイッチ回路について図面を参照して説明する。図６は第２の実施形態に係るスイッチ回路の回路構成を示している。図６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００５６】
図６に示すように本実施形態のスイッチ回路においては、第１の入出力端子２とシャントＦＥＴ４３Ａのゲートとの間にオフ容量コンデンサが８２が接続されている。
【００５７】
第１の実施形態においては、第１の入出力端子２に入力された高周波信号は、ゲート−ドレイン間容量Ｃｄ１、ゲート−ソース間容量Ｃｓ１及び電位固定抵抗６３Ａを通ってダイオード８１のアノード端子に達する。しかし、ゲート−ドレイン間容量Ｃｄ１及びゲート−ソース間容量Ｃｓ１の容量値は非常に小さく、インピーダンスが非常に高い。従って、ダイオード８１のアノード端子に達する信号は、第１の入出力端子２に入力された信号のうちのごくわずかである。
【００５８】
第２の実施形態のスイッチ回路においては、第１の入出力端子２とシャントトランジスタ４３Ａのゲートとの間に、オフ容量コンデンサ８２が接続されているため、シャントトランジスタ４３Ａのドレイン−ゲート間の容量値が大きくなりインピーダンスが低下する。これにより、第１の入出力端子２に入力されたより大きな振幅の高周波信号を利用して直流電位を取り出すことが可能となる。従って、シャントＦＥＴ４３Ａのソースの電位をより高い電圧に固定することができる。また、並列に接続されたシャントＦＥＴ４３Ｂ〜シャントＦＥＴ４３Ｄのソースの電位及び各スルーＦＥＴ４２のソースの電位も高くなる。その結果、第１の入出力端子２に大電力の信号を入力した場合にも、第１のシャントスイッチ及び第２のスルースイッチをオフ状態に保つことができ、高調波歪みの発生を抑えることが可能となる。
【００５９】
（第３の実施形態）
以下に、本発明の第２の実施形態に係るスイッチ回路について図面を参照して説明する。図７は第２の実施形態に係るスイッチ回路の回路構成を示している。図７において図６と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００６０】
図７に示すように本実施形態のスイッチ回路においては、第３の電位固定端子５３と接地との間に電荷蓄積用コンデンサが８３が接続されている。
【００６１】
制御回路の不具合やトラブルにより“Ｈ”レベルの制御電圧ＶＨが低下した場合に、第１の実施形態及び第２の実施形態において示したスイッチ回路においては、シャントＦＥＴ４３Ａのソースに印加される電圧も低下する。従ってシャントＦＥＴ４３Ａのゲート−ドレイン間電圧Ｖｇｄが上昇する。その結果、第１の入出力端子２に入力される高周波信号の振幅が小さい場合にも、シャントＦＥＴ４３Ａがオン状態となり高調波歪みが発生する。
【００６２】
本実施形態のスイッチ回路においては、電荷を蓄えるための電荷蓄積用コンデンサ８３が第３の電位固定端子７３と接地との間に接続されている。一般に回路中のコンデンサに蓄えられた電荷は、回路の容量値と抵抗値との積である時定数τによって決まる時間をかけて放電されるため、シャントＦＥＴ４３Ａのソースに印加されている電圧の急激な低下を防ぐことができる。
【００６３】
これにより、制御回路のトラブルにより一時的に“Ｈ”レベルの制御電圧ＶＨが低下した場合にも、シャントＦＥＴ４３Ａをオフ状態に保つことができ、高調波歪みの発生しにくいスイッチ回路を実現できる。
【００６４】
なお、本実施形態においては、第２の実施形態のスイッチ回路に電荷蓄積用コンデンサ８３を付加したが、第１の実施形態のスイッチ回路に電荷蓄積用コンデンサを付加してもよい。
【００６５】
（第４の実施形態）
以下に、本発明の第２の実施形態に係るスイッチ回路について図面を参照して説明する。図８は第２の実施形態に係るスイッチ回路の回路構成を示している。図８において図７と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００６６】
図８に示すように本実施形態のスイッチ回路においては、オフ容量コンデンサ８２とシャントＦＥＴ４３Ａのゲートとの間に抵抗素子が挿入されている。
【００６７】
オフ容量コンデンサ８２及びシャントＦＥＴ４３Ａを通過した高周波信号は電位固定抵抗６３Ａに達する。電位固定抵抗６３Ａの抵抗値は数ｋΩ〜数百ｋΩであり、大きなインピーダンスを持っているため、電位固定抵抗６３Ａにおいて信号の反射が起こる。反射された信号が入出力端子からスイッチ回路の前段に設けられた増幅器等に帰還されると増幅器の破損等が発生する場合がある。
【００６８】
第４の実施形態のスイッチ回路においては、オフ容量コンデンサ８２とシャントＦＥＴ４３Ａとのゲート端子との間に減衰用抵抗８４を接続した。電位固定抵抗６３Ａにおいて反射された信号は、減衰用抵抗８４により減衰されるため、反射された信号がスイッチ回路の前段に設けられた増幅器に帰還しても増幅器を破損することを防ぐことができる。
【００６９】
なお、本実施形態においては、減衰用抵抗８４とオフ容量コンデンサ８２との両方を設けたが、減衰用抵抗８４のみを設けてもよい。また、減衰用抵抗８４とオフ容量コンデンサ２との順序は入れ替えてもよい。
【００７０】
（第５の実施形態）
以下に、本発明の第２の実施形態に係るスイッチ回路について図面を参照して説明する。図９は第２の実施形態に係るスイッチ回路の回路構成を示している。図９において図７と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００７１】
図９に示すように本実施形態のスイッチ回路においては、第２のシャントスイッチ３２においても、第１のシャントスイッチ３１と同様に、１段目のシャントＦＥＴ４４のソースに、電位固定抵抗６４とダイオード８５とが直列に接続されている。これにより、第２の入力端子３にも大電力の信号を入力することが可能となる。
【００７２】
なお、第２の実施形態から第４の実施形態と同様にダイオード８１及びダイオード８５に加えて、オフ容量コンデンサ、電荷蓄積用コンデンサ及び減衰用抵抗を適宜設けてもよい。
【００７３】
（第６の実施形態）
以下に、本発明の第２の実施形態に係るスイッチ回路について図面を参照して説明する。図１０は第２の実施形態に係るスイッチ回路の回路構成を示している。図１０において図７と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００７４】
図１０に示すように本実施形態のスイッチ回路においては第１のスルースイッチ２１の１段目のスルースイッチ４１のソースに、電位固定抵抗６１とダイオード８６とが直列に接続されている。これにより、第１のスルースイッチ２１をオフ状態とした場合に、第１のスルースイッチ２１から信号が漏洩することを防止できる。
【００７５】
なお、第２の実施形態から第４の実施形態と同様に、ダイオード８１及びダイオード８６に加えて、オフ容量コンデンサ、電荷蓄積用コンデンサ及び減衰用抵抗を適宜設けてもよい。
【００７６】
また、第５の実施形態に示したように第２の基本スイッチ部１２を第１の基本スイッチ部１１と同様の構成としてもよい。これにより、第２の入力端子３にも大電力の信号を入力することが可能となる。
【００７７】
各実施形態において、単極双投スイッチを例に説明したが、アンテナ端子に接続する基本スイッチ部の数は任意に増やすことができる。この場合、最も大電力の信号を入力する入出力端子と接続されたスルースイッチの電位固定端子と他のシャントスイッチの電位固定端子とを接続し、最も大電力の信号を入力する入出力端子と接続されたシャントスイッチの電位固定端子を他のスルースイッチの電位固定端子と接続することが好ましい。
【００７８】
また、同一構成のスイッチ回路を複数用意し、各制御端子を並列に接続すれば任意の多極多投スイッチを実現することができる。
【００７９】
また、各実施形態においてスルースイッチ及びシャントスイッチがそれぞれ４個のＦＥＴから構成されている例を示したが、スルースイッチ及びシャントスイッチを構成するＦＥＴの数は、任意に変更することができる。また、各スルースイッチ及び各シャントスイッチを構成するＦＥＴの数がそれぞれ異なっていてもよい。
【産業上の利用可能性】
【００８０】
本発明のスイッチ回路は、実装面積及び製造コストを増大させることなく大電力の信号を入力した際に高調波歪みがほとんど発生しないスイッチ回路を実現できるという効果を有し、高周波及び大電力信号用の電界効果トランジスタを用いたスイッチ回路等として有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１の実施形態に係るスイッチ回路を示す回路図である。
【図２】本発明の第１の実施形態に係るスイッチ回路のシャントスイッチ部分を拡大して示す回路図である。
【図３】本発明の第１の実施形態に係るスイッチ回路のシャントスイッチ部分を拡大して示す回路図である。
【図４】本発明の第１の実施形態に係るスイッチ回路のシャントトランジスタに印加される電圧を示すグラフである。
【図５】本発明の第１の実施形態に係るスイッチ回路のシャントトランジスタに印加される電圧を示す回路図である。
【図６】本発明の第２の実施形態に係るスイッチ回路を示す回路図である。
【図７】本発明の第３の実施形態に係るスイッチ回路を示す回路図である。
【図８】本発明の第４の実施形態に係るスイッチ回路を示す回路図である。
【図９】本発明の第５の実施形態に係るスイッチ回路を示す回路図である。
【図１０】本発明の第６の実施形態に係るスイッチ回路を示す回路図である。
【図１１】従来のスイッチ回路を示す回路図である。
【符号の説明】
【００８２】
１      アンテナ端子
２      第１の入出力端子
３      第２の入出力端子
１１    第１の基本スイッチ部
１２    第２の基本スイッチ部
２１    第１のシャントスイッチ
２２    第２のシャントスイッチ
２３    ゲート抵抗
２４    ゲート抵抗
３１    第１のシャントスイッチ
３２    第２のシャントスイッチ
３３    ゲート抵抗
３４    ゲート抵抗
３５    第１のシャントコンデンサ
３６    第２のシャントコンデンサ
４１    スルーＦＥＴ
４２    スルーＦＥＴ
４３    シャントＦＥＴ
４４    シャントＦＥＴ
５１    第１の制御端子
５２    第２の制御端子
５３    第３の制御端子
５４    第４の制御端子
６１    電位固定抵抗
６２    電位固定抵抗
６３    電位固定抵抗
６４    電位固定抵抗
７１    第１の電位固定端子
７２    第２の電位固定端子
７３    第３の電位固定端子
７４    第４の電位固定端子
８１    ダイオード
８２    オフ容量コンデンサ
８３    電荷蓄積用コンデンサ
８４    減衰用抵抗
８５    ダイオード
８６    ダイオード
Ｃｄ    ゲート−ドレイン間容量
Ｃｓ    ゲート−ソース間容量
Ｖａ    入力信号の振幅
Ｖｇｄ  ゲート−ドレイン間電圧
ＶＨ    ハイレベル制御電圧
【図１】
2006304013.tif 000003
【図２】
2006304013.tif 000004
【図３】
2006304013.tif 000005
【図４】
2006304013.tif 000006
【図５】
2006304013.tif 000007
【図６】
2006304013.tif 000008
【図７】
2006304013.tif 000009
【図８】
2006304013.tif 000010
【図９】
2006304013.tif 000011
【図１０】
2006304013.tif 000012
【図１１】
2006304013.tif 000013