(57)【要約】      （修正有）【課題】より分かり易く、簡単なアーキテクチャを有するＥＣＣ機能を有するメモリーデバイスを提供する。【解決手段】メモリーデバイスは、少なくとも２つのＤＲＡＭメモリーモジュールと、少なくとも１つの外部ＥＣＣモジュールと、メモリーコントローラとを備えている。外部ＥＣＣモジュールは、メモリーモジュールに、ＥＣＣ機能を提供する。各メモリーモジュールは、それぞれのメモリーチャネルを介して、メモリーコントローラに接続されている。複数の外部ＥＣＣモジュールは、１つの共通のＥＣＣチャネルを介して、メモリーコントローラに接続されている。各外部ＥＣＣモジュールは、複数のメモリーモジュールからなる１つのグループに割り当てられている。それぞれのＥＣＣモジュールを有する１つのグループの複数のメモリーモジュールは、メモリーコントローラによって、同期して動作する。【選択図】図２
2006351014.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つのＤＲＡＭメモリーモジュールと、
上記メモリーモジュールにＥＣＣ機能を持たせた、少なくとも１つの外部ＥＣＣモジュールと、
メモリーコントローラとを備え、
上記メモリーモジュールは、それぞれのメモリーチャネルを介して、上記メモリーコントローラに接続されており、外部ＥＣＣモジュールは、１つの共通のＥＣＣチャネルを介して、上記メモリーコントローラに接続されており、
各外部ＥＣＣモジュールは、上記複数のメモリーモジュールからなるグループに割り当てられており、上記ＥＣＣモジュールそれぞれと組み合わさった１つのグループの上記複数のメモリーモジュールは、上記メモリーコントローラにより、同期して動作可能になっている、メモリーデバイス。
【請求項２】
メモリーモジュールグループのメモリーモジュールのメモリー密度は、上記メモリーモジュールグループに割り当てられた上記外部ＥＣＣモジュールのメモリー密度と略同じになっている、請求項１に記載のメモリーデバイス。
【請求項３】
上記メモリーモジュールのメモリーチップは、上記メモリーモジュールグループに割り当てられた上記外部ＥＣＣモジュールのメモリーチップと略同じになっている、請求項１に記載のメモリーデバイス。
【請求項４】
メモリーモジュールグループにおけるメモリーモジュールのメモリーチップ、および、上記メモリーモジュールグループに割り当てられた上記外部ＥＣＣモジュールは、８倍メモリーアーキテクチャを備えている、請求項１に記載のメモリーデバイス。
【請求項５】
各メモリーモジュールは、４つのランクのメモリーチップを備えた、請求項１に記載のメモリーデバイス。
【請求項６】
各メモリーモジュールの第１メモリーランクは、ポイント・ツー・ポイントＣＡバス接続によって、上記メモリーコントローラに接続されている、請求項５に記載のメモリーデバイス。
【請求項７】
メモリーモジュールの少なくとも１つのグループは、２つのメモリーモジュールを備えた、請求項１に記載のメモリーデバイス。
【請求項８】
メモリーモジュールの少なくとも１つのグループは、４つのメモリーモジュールを備えた、請求項１に記載のメモリーデバイス。
【請求項９】
メモリーモジュールグループにおけるメモリーモジュールの上記電気的コネクタ構造は、上記メモリーモジュールグループに割り当てられた外部ＥＣＣモジュールの電気的コネクタ構造と略同じになっている、請求項８に記載のメモリーデバイス。
【請求項１０】
メモリーモジュールグループにおけるメモリーモジュールは、上記メモリーモジュールグループに割り当てられた外部ＥＣＣモジュールと略同じになっている、請求項８に記載のメモリーデバイス。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔発明の分野〕
本発明は、メモリーデバイスに関するものである。
【０００２】
〔背景〕
ＤＲＡＭ（Dynamic Random Access Memory）メモリーモジュールは、多くの場合、パーソナルコンピュータまたはサーバーなどのコンピュータシステムの構成要素として使用されている。ＤＲＡＭメモリーモジュールの動作の信頼性を改善するために、メモリーモジュールにＥＣＣ（Error Correction Code）機能が集積されている。通常、ＥＣＣ機能の集積は、ＤＲＡＭメモリーモジュールに余分なＤＲＡＭチップを付加することによって、または、ＤＲＡＭメモリーモジュールのＤＲＡＭメモリーチップへＥＣＣ機能を直接集積することによって行われている。
【０００３】
ＥＣＣ機能を含むＤＲＡＭメモリーモジュールの欠点は、ＤＲＡＭメモリーモジュールのレイアウトが、「普通の」メモリーモジュールのレイアウトよりも複雑であるという点である。通常、ＥＣＣ機能を含むＤＲＡＭメモリーモジュールのプラグ接点は、ＥＣＣ機能を有していないメモリーモジュールのプラグ接点よりも多くのピンを備えている（shows）。
【０００４】
ＥＣＣ機能を有する一般的なメモリーデバイスのように、ＥＣＣ機能を有するメモリーデバイスであっては、より分かり易く、簡単なアーキテクチャを有するメモリーデバイスが望ましい。
【０００５】
〔概要〕
本発明のメモリーデバイスは、少なくとも２つのＤＲＡＭメモリーモジュールと、上記メモリーモジュールにＥＣＣ機能を持たせた、少なくとも１つの外部ＥＣＣモジュールと、メモリーコントローラとを備えている。メモリーモジュールは、それぞれのメモリーチャネルを介して、上記メモリーコントローラに接続されている。外部ＥＣＣモジュールは、１つの共通のＥＣＣチャネルを介して、上記メモリーコントローラに接続されている。各外部ＥＣＣモジュールは、上記複数のメモリーモジュールからなるグループに割り当てられている。それぞれのＥＣＣモジュールを有する１つのグループの複数のメモリーモジュールは、上記メモリーコントローラにより、同期して動作されている。
【０００６】
メモリーモジュールグループが異なる第１メモリーモジュールは、１つの共通のメモリーチャネルを介して、メモリーコントローラに接続されている。同じことが、メモリーモジュールグループが異なる第２、第３のメモリーモジュールにも当てはまり、以下同様である。この場合には、１つのメモリーモジュールグループにおける複数のメモリーモジュールを同期して動作させるために、複数のメモリーチャネルは、メモリーコントローラによって同時に使用され、メモリーモジュールへデータが書き込まれる、または、メモリーモジュールからデータが読み込まれる。
【０００７】
本発明のメモリーデバイスは、ＥＣＣ機能を有する複雑なＤＲＡＭメモリーモジュールを有していない。その代わりに、標準的なＤＲＡＭメモリーモジュールが使用されている。ＥＣＣ機能は、外部ＥＣＣモジュール内に集中している。その結果、メモリーモジュールのプラグ接点に（ＥＣＣ機能に関連した）付加的なピンを設ける必要はない。本発明では、ＥＣＣリソースが、異なるＤＲＡＭメモリーモジュールによって共有されている。したがって、ＥＣＣリソースは節約されている。
【０００８】
メモリーモジュールグループのメモリーモジュールのメモリー密度は、メモリーモジュールグループに割り当てられた外部ＥＣＣのメモリー密度と略同じになっている。もしくは、外部ＥＣＣモジュールのメモリー密度は、対応するメモリーモジュールのメモリー密度の半分になっている。より一般的には、メモリー密度（外部ＥＣＣモジュール）に対するメモリー密度（メモリーモジュール）の関係は、対応するＥＣＣモジュールに割り当てられたメモリーモジュールの量に依存するとともに、メモリーモジュール、外部ＥＣＣモジュール、及び「使用されるＥＣＣ機能／存在するＥＣＣ機能」の関係によって使用されるメモリーチップのタイプに依存している。
【０００９】
本発明の他の形態では、メモリーモジュールグループのメモリーモジュールのメモリーチップは、該メモリーモジュールグループに割り当てられた外部ＥＣＣモジュールのメモリーチップと略同じになっている。
【００１０】
本発明の一例示的形態では、メモリーモジュールグループにおけるメモリーモジュールのメモリーチップ、および、該メモリーモジュールグループに割り当てられた外部ＥＣＣモジュールは、「８倍」メモリーアーキテクチャを備えている。
【００１１】
本発明の他の形態では、各メモリーモジュールは、４つのランクのメモリーチップを備えている。しかしながら、より多くの、または、より少ないランクのメモリーチップを使用することができる。
【００１２】
本発明の他の一例示的形態では、各メモリーモジュールの第１メモリーランクは、ポイント・ツー・ポイントＣＡバス接続によってメモリーコントローラに接続されている。
【００１３】
本発明のさらに他の形態では、メモリーモジュールの少なくとも１つのグループは、２つのメモリーモジュールを備えている。本発明の他の形態では、メモリーモジュールの少なくとも１つのグループは、４つのメモリーモジュールを備えている。
【００１４】
複数のメモリーモジュールからなる１つのグループが４つのメモリーモジュールを含んでいる場合、例えば、外部ＥＣＣモジュールのプラグ接点の配置と略同じ配置が、メモリーモジュールのプラグ接点の配置として選択される。さらに、メモリーモジュールと外部ＥＣＣモジュールとの双方に対して、略同じモジュールを使用することができる。
【００１５】
以下、添付の図を参照して、本発明を例示的に説明する。
【００１６】
図１は、従来技術のメモリーデバイスを示す図である。
【００１７】
図２は、本発明のメモリーデバイスの第１実施形態を示す図である。
【００１８】
図３は、図２に示すメモリーデバイスのデータアクセス機構を示す概略図である。
【００１９】
図４は、本発明のメモリーデバイスの第２実施形態を示す図である。
【００２０】
図５は、本発明のメモリーデバイスの一実施形態において使用されるメモリーモジュールのアーキテクチャを示す概略図である。
【００２１】
図６は、本発明のメモリーデバイスの一実施形態において使用されるメモリーモジュールのアーキテクチャを示す概略図である。
【００２２】
図７は、本発明のメモリーデバイスの一実施形態において使用されるメモリーモジュールのアーキテクチャを示す概略図である。
【００２３】
図８は、本発明のメモリーデバイスの外部ＥＣＣモジュールにアクセスするためのアクセス機構の一例を示す図である。
【００２４】
これらの図において、同じ素子／部材または相互に対応する素子／部材には同じ参照番号が付されている。
【００２５】
〔詳細な説明〕
図１に、従来技術のメモリーデバイス１００を示す。メモリーデバイス１００は、４つのＤＲＡＭメモリーモジュール１と、１つのメモリーコントローラ２とを備えている。各メモリーモジュール１は、それぞれのメモリーチャネル３を介して、メモリーコントローラ２に接続されている。この実施形態では、少なくとも２つのメモリーモジュール１は、各メモリーチャンネル３に接続されている。各メモリーモジュール１は、２つのランクのＤＲＡＭメモリーチップ（すなわち、８個のメモリーチップ）４を有している。メモリーコントローラ２は、中央処理装置（ＣＰＵ）（図示せず）に接続されており、メモリーモジュール１とＣＰＵとの間のインターフェースとしての役割を果たす。
【００２６】
メモリーデバイス１００は、全くＥＣＣ機能を有していない。本発明の課題は、ＥＣＣ機能を有するメモリーデバイス１００または同様のメモリーデバイスを提供するための簡単かつ分かり易い方法を見出すことである。
【００２７】
図２を参照すると、本発明のメモリーデバイス２００の一例示的形態は、４つのＤＲＡＭメモリーモジュール１と、メモリーモジュール１にＥＣＣ機能を持たせた２つの外部ＥＣＣモジュール５とを備えている。各メモリーモジュール１は、メモリーチャネル３を介して、メモリーコントローラ２に接続されている。ＥＣＣモジュール５は、１つの共通のＥＣＣチャネル６を介して、メモリーコントローラ２に接続されている。ＥＣＣモジュール５は、外部モジュールである。すなわち、ＥＣＣモジュール５は、メモリーモジュール１の一部ではない。また、ＥＣＣモジュール５は、独自の電気的プラグ接点を有している。各外部ＥＣＣモジュール５は、複数のメモリーモジュール１からなる１つのグループに割り当てられている。この実施例では、第１メモリーモジュールグループＡは、第１メモリーモジュール１１と第２メモリーモジュール１２とを備えている。第２メモリーモジュールグループＢは、第３メモリーモジュール１３と第４メモリーモジュール１４とを備えている。第１外部ＥＣＣモジュール５１は、第１メモリーモジュールグループＡに割り当てられており、第２ＥＣＣモジュール５２は、第２メモリーモジュールグループＢに割り当てられている。第１ＥＣＣモジュール５１のリソースは、第１メモリーモジュール１１と第２メモリーモジュール１２との双方によって使用される。第２ＥＣＣモジュール５２のリソースは、第３メモリーモジュール１３と第４メモリーモジュール１４とによって使用される。
【００２８】
この実施例では、メモリーモジュール１上に搭載されているメモリーチップ４と、ＥＣＣモジュール５上に搭載されているメモリーチップ４とは、略同じメモリー密度を有しており、「８倍」メモリーアーキテクチャ（「×８」）を有している。したがって、メモリーモジュール１によって使用されるメモリーチップ４と、ＥＣＣモジュール５によって使用されるメモリーチップ４とは同一である。
【００２９】
メモリーモジュールグループのメモリーモジュールは、同期して動作する。すなわち、特定のメモリーモジュールからデータが読み込まれる度に、データは、同じメモリーモジュールグループの他のメモリーモジュールからも読み込まれる。このように、ＥＣＣモジュール５のリソースは無駄にされていない。
【００３０】
図３に、１メモリーアクセス周期の間に、各メモリーモジュール１、または、メモリーモジュールグループＡ・ＢおよびそれぞれのＥＣＣモジュール５から、何ビット読み込まれるのかを示す。図３から分かるように、１つのメモリーアクセス間隔の間に７２ビット（各メモリーモジュール１から６４個のビット、および、それぞれのＥＣＣモジュール５から８ビット）が読み込まれる。
【００３１】
図４に、本発明の第２実施形態のメモリーデバイスを示す。この実施形態では、４つのメモリーチャネル３が使用されている。メモリーコントローラ２は、少なくとも４つのメモリーモジュール１に接続されている。各メモリーモジュールは、別々のメモリーチャネル３を介して（すなわち、ポイント・ツー・ポイントＣＡバス接続によって）、メモリーコントローラ２に接続されている。
【００３２】
この例示的形態のメモリーモジュールグループＣは、第１、第２、第３、および、第４のメモリーモジュール１１・１２・１３・１４を備えている。ＥＣＣモジュール５１は、メモリーモジュールグループＣに割り当てられている。さらに、メモリーモジュールグループＤは、第５、第６、第７、および、第８のメモリーモジュール１５・１６・１７・１８を備えており、第２ＥＣＣモジュール５２は、メモリーモジュールグループＤに割り当てられている。
【００３３】
図４に示すように、メモリーモジュールグループ（および、それに対応するＥＣＣモジュール）がさらに付加されていてもよい。また、図２に示す実施形態にメモリーモジュールグループ（および、それに対応する更なるＥＣＣモジュール）が、さらに付加されていてもよい。
【００３４】
したがって、第１メモリーモジュール１１・１５は、第１メモリーチャネル３１を介して、メモリーコントローラ２に接続されており、各メモリーモジュールグループＣ・Ｄの第２メモリーモジュール１２・１６は、第２メモリーチャンネル３２を介して、メモリーコントローラ２に接続されており、以下同様である。
【００３５】
ＥＣＣモジュール５では、（モジュールをメモリーチャネル３に接続する）プラグ接点およびメモリーチップ４の設計が、メモリーモジュール１と略同じになっている。もしくは、各ＥＣＣモジュール５のメモリーチップ４の１つのランクは、そのままである（left）か、あるいは、メモリーモジュール１において使用されるメモリー密度の半分が使用されている。
【００３６】
図５〜図７に示すように、各メモリーモジュール１の正面に、メモリーチップ４（ランク０およびランク１）が備えられている。あるいは、各メモリーモジュール１の背面に、２つのランクのメモリーチップ４（ランク２およびランク３）が備えられている。本発明の各例示的形態はこのように変更はすることができる。同様に、ＥＣＣモジュール５の背面に、メモリーチップが備えられている。
【００３７】
図８を参照すると、ＥＣＣモジュール５に複数の方法でアドレスすることができる。
【００３８】
第１観点によれば、本発明は、マルチプルメモリーチャネルシステムで「×８」コンフィギュレーションになった４チップランクの標準的なモジュールのＥＣＣサポートに関連する。現在の標準的なＤＲＡＭモジュールの多くは、８倍（×８）コンフィギュレーションで構成された８個のＤＲＡＭチップを使用している。すなわち、８ビットのデータが各チップによって受け渡しされ（delivered）、合計で６４ビットのデータが、アクセスおよび単位間隔（データビット時間）毎に、モジュールによって受け渡しされる。ＥＣＣが要求されれば、「８倍」コンフィギュレーションを用いる典型的には９番目のＤＲＡＭチップは、モジュールに付加され、ＥＣＣ機能を提供する。
【００３９】
ＮＭＴなどの新しいメモリー技術は、１ランクにつき４つのＤＲＡＭ（データ）チップを有するＤＲＡＭモジュールを使用する。このようなコンフィギュレーションへのＥＣＣの付加は、伝統的に、内部ＥＣＣソリューションによって行われていた。１ランクにつき４つのチップのコンフィギュレーションでは、「×８」コンフィギュレーションを使用する第５ＤＲＡＭチップが付加される、すなわち、「×４」コンフィギュレーションを使用する第５ＤＲＡＭチップを付加する、または、「×９」コンフィギュレーションを使用する４つのＤＲＡＭチップを使用することにより第５ＤＲＡＭチップを付加する。これらの３つのＥＣＣ導入法には欠点がある。第１導入法では、第５チップの半分を使用する。第２および第３導入法では、「×４」および「×９」コンフィギュレーションのために別途チップ設計が必要である。さらに、内部ＥＣＣソリューションでは、非ＥＥＣモジュールと比較して、ＥＥＣモジュール用コネクタ上により多くのピンカウントが必要になる。すなわち、ＥＣＣモジュールのために、別途コネクタが必要になる。
【００４０】
本発明の一実施形態では、特別なコネクタは不要である。その代わり、４つのデータＤＲＡＭモジュールのＥＣＣデータを外部に格納するための、「×８」コンフィギュレーションで１ランクにつき４つのチップを有する、付加的な標準的な非ＥＣＣのＤＲＡＭ  ＤＩＭＭが使用されている。このソリューションでは、システムに複数の４＋１モジュールが備えられている必要がある。さらに、４＋１メモリーチャネルは、同様の呼び出し時間およびモジュール（４データ＋１ＥＣＣモジュール）に対する応答挙動を得るために必要なものである。各メモリーアクセス（ＲＤ／ＷＲなど）に対して、メモリーコントローラは、データモジュールおよびＥＣＣモジュールに同時にアクセス送信する。このことを、複数のチャネルに対して並行して行えるように、第１ランクの各チップは、メモリーコントローラに対するポイント・ツー・ポイントＣＡバス接続を有している。この実施形態は、特に、サーバー市場に応用することができる。既述のとおり、この実施形態では、特別なＥＣＣモジュールの代わりに、標準的なＤＩＭＭモジュールを使用して、ＥＣＣ情報を格納する。このため、４つの（メモリー）チャネルがまとめて使用される。
【００４１】
本発明の他の実施形態では、ＥＣＣソリューションは、５つのメモリーチャネルを有するシステムコンフィギュレーションのために実施されている。４つのチャネルは、データのために使用され、１つの付加的なチャネルは、ＥＣＣ情報のために使用される。ランク０の各チップと、メモリーコントローラとの間に、ポイント・ツー・ポイントＣＡバス接続がある。
【００４２】
図５および図７を参照すると、簡単化のために、両面モジュールの２つの面が、１つの図にまとめられている。その代わりに、両面に対しては、図に示すように、２つの別々のチップの代わりに、積層されたチップを使用することができる。
【００４３】
第２観点では、本発明は、デュアルメモリーチャネルシステムにおける「×８」コンフィギュレーションの４チップランク用の外部ＥＣＣサポートに関するものである。「×４」ＤＲＡＭチップ設計では、デュアルメモリーチャネルシステムでは不要である。各ＤＲＡＭデータモジュール対に対して２つの外部ＥＣＣモジュールを使用する代わりに、「×８」コンフィギュレーションを使用する１つのＥＣＣモジュールを使用する。すなわち、ＥＣＣモジュールの量の半分は節約される。外部ＥＣＣモジュールは、「×４」コンフィギュレーションＥＣＣモジュールの２倍の密度を有している。単一の「×８」ＥＣＣモジュールは、２つのＤＲＡＭデータモジュールによって共有されている。このことを可能にするために、双方のチャネルは、同期モードにおいて動作されている。すなわち、２つのチャネル内のモジュールは、本質的に同時に使用され、二重のバス幅を有する１つのモジュールのように作動する。
【００４４】
本発明の第２観点によれば、１ランクにつき４つのデータＤＲＡＭチップを使用し、同期して動作されるデュアルチャネルシステムにおいて、２つの外部「×４」ＥＣＣモジュールの代わりに、単一の外部「×８」ＥＣＣモジュールが使用される。
【００４５】
図５〜図７によれば、メモリーモジュールは、例えば、両面である。すなわち、
正面：「８倍」アーキテクチャの４つのチップをそれぞれ有する２つのランク、
背面：「８倍」アーキテクチャの４つのチップをそれぞれ有する２つのランク。
【００４６】
したがって、合計で４つのランクが、ＤＲＡＭモジュールに設けられている。「８倍コンフィギュレーション」という表現は、ＤＲＡＭチップが、１チップにつきアクセス毎の１つの単位間隔（データビット時間）毎に８ビットを受け渡しすることを意味している。
【００４７】
ＥＣＣソリューションは、例えば、デュアルメモリーチャネルシステムコンフィギュレーションのために実施されている。このようなコンフィギュレーションは、メモリーアクセス（書き込み、または、読み込みなど）のために双方のモジュールを同時に使用する。このことは、双方のモジュールが、本質的には同時に使用され、二重のバス幅を有する１つのモジュールのように作動することを意味している。
【００４８】
各ＤＲＡＭチップからのデータビットは、例えば、図３に示すように集められる。８ＥＣＣビットの分割は、データビットのＥＣＣビットへの同期化のし易さに応じて行われる。ＥＣＣビットを２つのメモリーチャネルに分割する方法の一例を図８に示す。
【００４９】
本発明を、本発明の具体的な実施形態を参照して詳しく説明してきたが、当業者には、本発明の精神と範囲とに反することなく、その範囲内で様々な変更および補正を行えることがわかるであろう。したがって、本発明は、添付の請求項およびその均等物の範囲内であることを条件として、本発明の補正および変化形を含むことを意図するものである。
【図面の簡単な説明】
【００５０】
【図１】従来技術のメモリーデバイスを示す図である。
【図２】本発明のメモリーデバイスの第１実施形態を示す図である。
【図３】図２に示すメモリーデバイスのデータアクセス機構を示す概略図である。
【図４】本発明のメモリーデバイスの第２実施形態を示す図である。
【図５】本発明のメモリーデバイスの一実施形態において使用されるメモリーモジュールのアーキテクチャを示す概略図である。
【図６】本発明のメモリーデバイスの一実施形態において使用されるメモリーモジュールのアーキテクチャを示す概略図である。
【図７】本発明のメモリーデバイスの一実施形態において使用されるメモリーモジュールのアーキテクチャを示す概略図である。
【図８】本発明のメモリーデバイスの外部ＥＣＣモジュールにアクセスするためのアクセス機構の一例を示す図である。
【符号の説明】
【００５１】
１００，２００，３００    メモリーデバイス
１    メモリーモジュール
２    メモリーコントローラ
３    メモリーチャネル
４    メモリーチップ
５    ＥＣＣモジュール
６    ＥＣＣチャネル
Ａ，Ｂ，Ｃ，Ｄ    メモリーモジュールグループ
【図１】
2006351014.tif 000003
【図２】
2006351014.tif 000004
【図３】
2006351014.tif 000005
【図４】
2006351014.tif 000006
【図５】
2006351014.tif 000007
【図６】
2006351014.tif 000008
【図７】
2006351014.tif 000009
【図８】
2006351014.tif 000010