(57)【要約】【課題】変調器に入力されるクロックが１０ＭＨｚの場合でも、現用／予備両系の変調器間で波形及び位相が一致した出力信号を得る。【解決手段】  クロック変換器２０は、１０ＭＨｚのクロックを２／６３ＭＨｚに分周する１／３１５分周器２１と、５１２／６３ＭＨｚのクロックを発振し、その発振周波数を電圧信号に応じて制御するＶＣＯ２４と、ＶＣＯ２４からの５１２／６３ＭＨｚのクロックを１／２５６に分周する１／２５６分周器２５と、両分周器２１、２５の出力クロックを比較しその位相差に応じて前記電圧信号となるパルス信号を出力する位相比較器２３と、デジタル放送用の多重フレームの周期を示すフレーム同期信号、及び１０ＭＨｚのクロックを入力し、フレーム同期信号のパルス波形を１０ＭＨｚのクロックに同期して整形し、整形された信号を前記リセット信号として出力する波形整形器２２とを有する。【選択図】  図２
2006121625.tif 000002
【特許請求の範囲】
【請求項１】
デジタル放送用の多重フレームから成るＴＳ（トランスポートストリーム）信号を入力して所定のデジタル変調方式に基づく変調信号を出力する変調器用の基準クロックとして、第１の周波数のクロックから第２の周波数のクロックに変換して出力するクロック変換器において、
前記第１の周波数のクロックを入力し、与えられたリセット信号に同期して第３の周波数のクロックとなるように分周する第１の分周器と、
前記第２の周波数のクロックを発振し、且つ、その発振周波数を、与えられた電圧信号に応じて制御する電圧制御型発振器と、
前記電圧制御型発振器からその発振周波数のクロックを入力して前記第３の周波数のクロックとなるように分周する第２の分周器と、
前記第１及び第２の分周器の両出力クロックを比較しその位相差に応じて前記電圧信号となるパルス信号を出力する位相比較器と、
前記多重フレームの周期を示すパルス信号であり且つその周期が前記第１〜第３の周波数に対応する各周期との間でそれぞれ倍数関係となるフレーム同期信号、及び前記第１の周波数のクロックをそれぞれ入力し、前記フレーム同期信号を成すパルス波形を前記第１の周波数のクロックに同期して整形し、整形された前記フレーム同期信号を前記リセット信号として前記第１の分周器に出力する波形整形器とを有することを特徴とするクロック変換器。
【請求項２】
前記波形整形器は、前記フレーム同期信号を成すパルス信号がそのエッジの直後に位置する前記第１の周波数のクロックのエッジに同期して所定周期分の波形となるように前記フレーム同期信号を整形し、整形されたフレーム同期信号を前記リセット信号として前記第１の分周器に出力することを特徴とする請求項１記載のクロック変換器。
【請求項３】
前記デジタル放送用の多重フレームは、地上デジタル放送用のものであり、
前記所定のデジタル変調方式は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調方式であり、
前記多重フレームの周期は、前記多重フレームに含まれるＴＳパケットの数及びその周期の積で決まるものであり、前記ＴＳパケットの数は、前記地上デジタル放送の伝送パラメータを成すモードの種類及びガードインターバル長の組み合わせで規定されるものであることを特徴とする請求項１又は２記載のクロック変換器。
【請求項４】
前記第１の周波数は、１０ＭＨｚであり、
前記第２の周波数は、５１２／６３ＭＨｚであり、
前記第３の周波数は、２／６３ＭＨｚであり、
前記第１の分周器は、前記１０ＭＨｚのクロックを１／３１５に分周して前記２／６３ＭＨｚの信号を出力する１／３１５分周器であり、
前記第２の分周器は、前記５１２／６３ＭＨｚのクロックを１／２５６に分周して前記２／６３ＭＨｚの信号を出力する１／２５６分周器であることを特徴とする請求項１から３のいずれか１項に記載のクロック変換器。
【請求項５】
請求項１から４までのいずれか１項に記載のクロック変換器を備え、
前記クロック変換器により変換された前記第２の周波数のクロックに基づいて動作することを特徴とする変調器。
【請求項６】
請求項１から４までのいずれか１項に記載のクロック変換器と、
前記クロック変換器により変換された前記第２の周波数のクロックに基づいて動作する変調器とを現用／予備両系の各々に備えたことを特徴とするデジタル放送用送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック変換器、変調器、及びデジタル放送用送信装置に関する。
【背景技術】
【０００２】
デジタル放送では、２４時間放送が実施されることになっているため、これで用いる各種送信装置では、電波発射を停止しない、即ち無停波あるいは無瞬断で装置のメンテナンスが可能であることが要求されている。このため、変調器等を含む送信装置は、現用／予備両系によって二重化され、両系の一方をメンテナンスする際に放送電波が途切れないようにするため、無瞬断切替を行なうことが要請されている。
【０００３】
一般に、デジタル放送用の各種送信装置では、その変調方式として、ＱＡＭ（Quadrature Amplitude Modulation：直交振幅変調）やＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重）等のデジタル変調方式が用いられる。このデジタル変調方式を用いたＱＡＭ変調器やＯＦＤＭ変調器等の変調器を現用／予備両系に設けてその両系間で無瞬断切替を行なうには、変調器でデジタル信号処理が行われるため、変調器の出力信号の波形とその位相が現用／予備両系間で一致している必要がある。このため、現用／予備両系において、両変調器内部の信号処理動作が同時刻に全く同一の動作を行ない、変調器の同一時刻での出力信号が現用／予備両系の変調器間で全く同一であることが要求される。
【０００４】
具体的には、変調器には、通常、ＭＰＥＧ（Moving Picture Experts Group）に準拠した多重フレームからなるＭＰＥＧ−ＴＳ信号（ＴＳ）、所定周波数のクロック（ＣＬＫ）、ＴＳ信号を成す多重フレームの周期を示すフレーム同期信号（ＦＳＹＮＣ）が入力されるが、これらＴＳ信号、クロック、及びフレーム同期信号の内、少なくともクロックとフレーム同期信号とが現用／予備両系の両変調器間で同一信号且つ同一位相である必要があり、実際のシステムでもそのように構成されている。
【０００５】
この場合、変調器内部の信号処理動作タイミングを規定する基準クロックは、５１２／６３ＭＨｚとその整数倍の周波数のクロックであるが、変調器に入力されるクロックには、システム構成あるいはユーザーの要望によって、現状では、５１２／６３ＭＨｚの場合と、１０ＭＨｚの場合との二通りがある。
【０００６】
例えば、変調器に入力されるクロックが５１２／６３ＭＨｚの場合は、現用／予備両系の２台の変調器に入力されるクロックの位相及びフレーム同期信号の位相を同一とすることで、無瞬断切替が可能となる。これは、入力されたクロックを変調器内部の基準クロックとしてそのまま使用できるため、現用／予備両系間の入力クロックの位相が同じであれば、変調器内部の信号処理動作が同時刻に全く同一の動作を行ない、変調器の出力信号が現用／予備間で全く同一となるからである。
【０００７】
なお、本発明に関連する先行技術文献としては、以下のものがある。
【特許文献１】特開２０００−２４４４７２号公報
【特許文献２】特開２００１−３３９３７５号公報
【特許文献３】特開平０６−３１１１５６号公報
【特許文献４】特開平１１−０７４８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、変調器に入力されるクロックが１０ＭＨｚの場合は、次のような不都合が考えられる。
【０００９】
この場合には、ＰＬＬ（Phase Locked Loop：位相ロックループ）を用いたクロック変換器により、入力された１０ＭＨｚから変調器内部の基準クロックで必要とされる５１２／６３ＭＨｚに変換する必要がある。この周波数変換で用いるＰＬＬは、一般には、変調器の内部回路の一部あるいはＰＬＬとして変調器から独立した装置となり、変調器の内部回路の一部の場合では当然であるが、ＰＬＬとして変調器から独立した装置の場合でも現用／予備両系の構成とする必要がある。この際に通常行なわれるようなＰＬＬの動作によって５１２／６３ＭＨｚを生成して使用する構成とした場合、現用／予備両系の各ＰＬＬが互いに独立して動作するため、各ＰＬＬによるロック（同期）位相が現用／予備両系間で異なることになる。このため、ＰＬＬから生成される５１２／６３ＭＨｚのクロック位相も現用／予備両系間で異なり、結果として同一時刻での変調器の出力信号が現用／予備両系間で異なることになり、その結果、無瞬断切替ができないという不都合があった。この問題は、特許文献１〜４でも同様である。
【００１０】
本発明は、このような従来の事情を考慮してなされたもので、変調器に入力されるクロックが１０ＭＨｚの場合でも、現用／予備両系の変調器間で波形及び位相が一致した出力信号を得ることができ、現用／予備両系間での無瞬断切替を行なうことができるクロック変換器、変調器、及びデジタル放送用送信装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、１０ＭＨｚから５１２／６３ＭＨｚのクロックを生成するＰＬＬの位相比較前の分周基準に現用／予備両系間で同一位相のフレーム同期信号を用いることで、現用／予備両系間のＰＬＬのロック位相を一致させ、生成される５１２／６３ＭＨｚのクロック位相も一致させることが可能な手段を提供することに着目して成されたものである。
【００１２】
即ち、本発明に係るクロック変換器は、デジタル放送用の多重フレームから成るＴＳ（トランスポートストリーム）信号を入力して所定のデジタル変調方式に基づく変調信号を出力する変調器用の基準クロックとして、第１の周波数のクロックから第２の周波数のクロックに変換して出力するクロック変換器において、前記第１の周波数のクロックを入力し、与えられたリセット信号に同期して第３の周波数のクロックとなるように分周する第１の分周器と、前記第２の周波数のクロックを発振し、且つ、その発振周波数を、与えられた電圧信号に応じて制御する電圧制御型発振器と、前記電圧制御型発振器からその発振周波数のクロックを入力して前記第３の周波数のクロックとなるように分周する第２の分周器と、前記第１及び第２の分周器の両出力クロックを比較しその位相差に応じて前記電圧信号となるパルス信号を出力する位相比較器と、前記多重フレームの周期を示すパルス信号であり且つその周期が前記第１〜第３の周波数に対応する各周期との間でそれぞれ倍数関係となるフレーム同期信号、及び前記第１の周波数のクロックをそれぞれ入力し、前記フレーム同期信号を成すパルス波形を前記第１の周波数のクロックに同期して整形し、整形された前記フレーム同期信号を前記リセット信号として前記第１の分周器に出力する波形整形器とを有することを特徴とする。
【００１３】
本発明において、前記波形整形器は、前記フレーム同期信号を成すパルス信号がそのエッジの直後に位置する前記第１の周波数のクロックのエッジに同期して所定周期分の波形となるように前記フレーム同期信号を整形し、整形されたフレーム同期信号を前記リセット信号として前記第１の分周器に出力してもよい。
【００１４】
また、前記デジタル放送用の多重フレームは、地上デジタル放送用のものであり、前記所定のデジタル変調方式は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調方式であり、前記多重フレームの周期は、前記多重フレームに含まれるＴＳパケットの数及びその周期の積で決まるものであり、前記ＴＳパケットの数は、前記地上デジタル放送の伝送パラメータを成すモードの種類及びガードインターバル長の組み合わせで規定されるものであることが好ましい。
【００１５】
本発明の好適な態様として、前記第１の周波数は、１０ＭＨｚであり、前記第２の周波数は、５１２／６３ＭＨｚであり、前記第３の周波数は、２／６３ＭＨｚであり、前記第１の分周器は、前記１０ＭＨｚのクロックを１／３１５に分周して前記２／６３ＭＨｚの信号を出力する１／３１５分周器であり、前記第２の分周器は、前記５１２／６３ＭＨｚのクロックを１／２５６に分周して前記２／６３ＭＨｚの信号を出力する１／２５６分周器である。
【００１６】
本発明に係る変調器は、上記いずれかのクロック変換器を備え、前記クロック変換器により変換された前記第２の周波数のクロックに基づいて動作することを特徴とする。
【００１７】
本発明に係るデジタル放送用送信装置は、上記いずれかのクロック変換器と、前記クロック変換器により変換された前記第２の周波数のクロックに基づいて動作する変調器とを現用／予備両系の各々に備えたことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、変調器に入力されるクロックが１０ＭＨｚの場合でも、現用／予備両系の変調器間で波形及び位相が一致した出力信号を得ることができ、現用／予備両系間での無瞬断切替を行なうことができる。これにより、デジタル放送用送信装置において、２４時間放送のための現用／予備両系での無瞬断切替を可能とする。
【発明を実施するための最良の形態】
【００１９】
次に、本発明に係るクロック変換器、変調器、及びデジタル放送用送信装置を実施するための最良の形態について添付図面を参照して詳細に説明する。
【００２０】
図１は、本実施例による変調器及びそのクロック変換器を現用／予備両系に個別に搭載したデジタル放送用送信装置の主要部の構成を示す。
【００２１】
図１に示すデジタル放送用送信装置は、例えば地上デジタル放送方式ＩＳＤＢ−Ｔ（Integrated Services Digital Broadcasting Terrestrial）規格に準拠したＯＦＤＭ変調器を現用／予備両系の各々に搭載したものである。具体的には、現用／予備両系の各々に、デジタル放送用の多重フレームから成るＭＰＥＧ−ＴＳ信号（ＴＳ）を入力し、ＴＳによってＩＳＤＢ−Ｔ規格の符号化及びＯＦＤＭ変調を行い、所定周波数（例えば、中心周波数３７．１５ＭＨｚ）のＯＦＤＭ信号であるＩＦ（Inter mediate Frequency：中間周波数）信号を出力する変調器１０、１０と、１０ＭＨｚのクロックを変調器１０、１０内部で使用される５１２／６３ＭＨｚのクロックに変換して出力するＰＬＬを用いた１０ＭＨｚ−５１２／６３ＭＨｚ変換器（以下、「クロック変換器」）２０、２０とを備える。その他、デジタル放送用送信装置には、とくに図示していないが、現用／予備両系間をシームレスに切り替える高速切替器（スイッチ）、全体動作を制御する制御指令を生成するコントローラ、及び操作者による各種操作・指示指令をコントローラに与える表示・操作器等も搭載されている。
【００２２】
変調器１０は、入力されたＴＳによって変調を行ない、ＩＦ信号を出力するための既知構成の内部回路、即ち符号化部、変調部、Ａ／Ｄ変換部、及び周波数変換部等の回路を有し、クロック変換器２０から出力される５１２／６３ＭＨｚのクロックを基準として動作し、ＴＳによって変調されたＩＦ信号を出力する。このＩＦ信号は、図示しない送信機の動作により所定周波数の放送信号であるＲＦ（Radio Frequency：無線周波数）信号として送信される。この変調器１０については、既知の構成がそのまま適用可能であるため、その詳細については省略する。
【００２３】
クロック変換器２０は、デジタル放送用送信装置において２４時間放送を行うための現用／予備両系間の無瞬断切替を可能とするために、１０ＭＨｚのクロックを変調器１０内部で使用する５１２／６３ＭＨｚのクロックに変換するＰＬＬの分周基準にフレーム同期信号を用いたものである。
【００２４】
図２は、ＰＬＬを用いたクロック変換器２０の内部構成例を示す。図２に示すクロック変換器２０は、１／３１５分周器２１、波形整形器２２、位相比較器２３、ＶＣＯ（電圧制御型発振器）２４、及び１／２５６分周器２５を備える。
【００２５】
１／３１５分周器２１は、波形整形器２２から与えられるパルス（後述のＦＳ１０）から成るリセット信号に同期して、１０ＭＨｚのクロックを３１５分の１に分周して、１０／３１５＝２／６３ＭＨｚの信号を生成し、その２／６３ＭＨｚの信号を位相比較器２３に出力する。
【００２６】
波形整形器２２は、地上デジタル放送の多重フレームに含まれるＴＳパケット数（地上デジタル放送の伝送パラメータのＭｏｄｅ及びＧＩで決まる）とＴＳパケットの周期との積で決まる地上デジタル放送の多重フレームの周期を示すフレーム同期信号（ＦＳＹＮＣ）及び１０ＭＨｚのクロックを入力し、フレーム同期信号の立ち下がりエッジを１０ＭＨｚのクロックにおける１周期分のパルス（ＦＳ１０）に整形し、そのパルスを１／３１５分周器１にそのリセット信号として出力する。
【００２７】
位相比較器２３は、１／３１５分周器２１からの２／６３ＭＨｚの信号と、１／２５６分周器２５からの２／６３ＭＨｚの信号との互いの位相を比較して、その位相差に応じたパルス信号を出力する。このパルス信号出力は、図示しないループフィルタにて平滑化され、ＶＣＯ２４にその制御電圧として入力される。
【００２８】
ＶＣＯ２４は、５１２／６３ＭＨｚのクロックを発振し、その発振周波数を、位相比較器３から入力される制御電圧に基づいて、１／３１５分周器２１からの２／６３ＭＨｚの出力信号と１／２５６分周器２５からの２／６３ＭＨｚの出力信号との位相差が一定となるように制御するである。
【００２９】
１／２５６分周器２５は、ＶＣＯ４からの５１２／６３ＭＨｚのクロックを２５６分の１に分周して２／６３ＭＨｚの信号にし、位相比較器２３に出力する。
【００３０】
ここで、本発明の原理を説明する。
【００３１】
図２に示すクロック変換器２０は、１０ＭＨｚのクロックと、フレーム同期信号を入力し、１０ＭＨｚからＰＬＬによって５１２／６３ＭＨｚのクロックを生成する。
【００３２】
この際、従来例の通常行なわれるようなＰＬＬによって５１２／６３ＭＨｚを生成して使用すると、現用／予備両系間ではＰＬＬのロック位相が異なり、たとえ入力の１０ＭＨｚの位相が現用／予備両系間で同一であっても、生成される５１２／６３ＭＨｚのクロック位相は現用／予備両系間で異なり、結果として変調器１０の出力信号が現用／予備両系間で時間差を生じ、無瞬断切替ができない。これは、一般的に、変調器１０に入力されるＭＰＥＧ−ＴＳ信号（ＴＳ）、クロック（ＣＬＫ）、フレーム同期信号（ＦＳＹＮＣ）の内、少なくともクロックとフレーム同期信号が現用／予備両系間で同一信号・同一位相である必要があり、実際のシステムでもそのようになっているためである。
【００３３】
これに対して、本発明では、１０ＭＨｚから５１２／６３ＭＨｚを生成するＰＬＬの分周基準として現用／予備両系間の位相が同一のフレーム同期信号を用いることで、生成された５１２／６３ＭＨｚのクロック位相を現用／予備両系間で同位相とし、無瞬断切替を可能とするものである。
【００３４】
具体的には、図２に示すクロック変換器２０において、１０ＭＨｚを１／３１５分周する１／３１５分周器２１をクロック同期信号によってリセットすることで、クロック同期信号に対して常に同位相の５１２／６３ＭＨｚを得ることが可能である。現用／予備両系のクロック変換器２０、２０に同位相のクロック同期信号と１０ＭＨｚのクロックが入力されていれば、生成された５１２／６３ＭＨｚのクロックを現用／予備両系間で同位相とすることが可能であり、従ってデジタル放送用送信装置の無瞬断切替が可能となる。
【００３５】
これは、５１２／６３ＭＨｚのクロック、１０ＭＨｚのクロック、及びフレーム同期信号の間に下記のような関係があるために成立する。
【００３６】
１）フレーム同期信号は、５１２／６３ＭＨｚに同期している。
【００３７】
２）フレーム同期信号は、２台の変調器１０、１０に同一動作タイミング（位相）で供給される。
【００３８】
３）フレーム同期信号の周期は、５１２／６３ＭＨｚの周期の整数倍である。
【００３９】
４）フレーム同期信号の周期は、１０ＭＨｚの整数倍である。
【００４０】
上記１）〜４）により、１０ＭＨｚを入力する１／３１５分周器をフレーム同期信号でリセットすることにより、２台の変調器１０、１０のＰＬＬの分周及び５１２／６３ＭＨｚの位相を一致させることができる。このことを以下に詳細に説明する。
【００４１】
地上デジタル放送では、ＩＳＤＢ−Ｔ（Integrated Services Digital Broadcasting Terrestrial）規格に準拠してＯＦＤＭ変調を行なう際の基準クロック信号に５１２／６３ＭＨｚが定められている。また、フレーム同期信号の周期は、地上デジタル放送の多重フレームの周期を示す信号であり、１多重フレームに含まれるＴＳパケット数とＴＳパケットの周期の積で決まる。ＴＳパケットの周期は、１ＴＳパケットに含まれるデータバイトの数とデータ周期の積で決まる。ここで、データ周期は、５１２／６３ＭＨｚの周期の２倍であり、１ＴＳパケットに含まれるデータバイト数は、２０４バイトである。また、５１２／６３ＭＨｚの周期は、６３／５１２μｓｅｃである。
【００４２】
従って、ＴＳパケットの周期は、
ＴＳパケットの周期＝２０４×（６３／５１２）×２＝３２１３／６４μｓｅｃ
となり、フレーム同期信号の周期は、
フレーム同期信号の周期＝（３２１３／６４）×１多重フレームのＴＳパケット数
となる。
【００４３】
ここで、１多重フレームのＴＳパケット数は、地上デジタル放送の伝送パラメータのうち、Ｍｏｄｅとガードインターバル長（ＧＩ：「ガードインターバル比」ともいう）によって定義されている。Ｍｏｄｅは、Ｍｏｄｅ１、Ｍｏｄｅ２、及びＭｏｄｅ３が、ＧＩは、１／４、１／８、１／１６、及び１／３２が規定されている。
【００４４】
以下に、地上デジタル放送の伝送パラメータ（Ｍｏｄｅ及びＧＩ）を用いた場合のＴＳパケット数と、フレーム同期信号の周期（ＦＳＹＮＣ周期）と、ＦＳＹＮＣ周期に対する１０ＭＨｚの周期（０．１μｓｅｃ）、５１２／６３ＭＨｚの周期（６３／５１２μｓｅｃ）、及び２／６３ＭＨｚの周期（６３／２μｓｅｃ）とのそれぞれの倍数関係を示す。
１）Ｍｏｄｅ１  ＧＩ＝１／４の場合
ＴＳパケット数＝１２８０
ＦＳＹＮＣ周期＝（３２１３／６４）×１２８０＝６４２６０μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝６４２６０／０．１＝６４２６００
ＦＳＹＮＣと５１２／６３ＭＨｚの周期との倍数関係＝６４２６０／（６３／５１２）＝５２２２４０
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝６４２６０／（６３／２）＝２０４０
２）Ｍｏｄｅ１  ＧＩ＝１／８の場合
ＴＳパケット数＝１１５２
ＦＳＹＮＣ周期＝（３２１３／６４）×１１５２＝５７８３４μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝５７８３４／０．１＝５７８３４０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝５７８３４／（６３／５１２）＝４７００１６
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝５７８３４／（６３／２）＝１８３６
３）Ｍｏｄｅ１  ＧＩ＝１／１６の場合
ＴＳパケット数＝１０８８
ＦＳＹＮＣ周期＝（３２１３／６４）×１０８８＝５４６２１μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝５４６２１／０．１＝５４６２１０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝５４６２１／（６３／５１２）＝４４３９０４
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝５４６２１／（６３／２）＝１７３４
４）Ｍｏｄｅ１  ＧＩ＝１／３２
ＴＳパケット数＝１０５６
ＦＳＹＮＣ周期＝（３２１３／６４）×１０５６＝５３０１４．５μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝５３０１４．５／０．１＝５３０１４５
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝５３０１４．５／（６３／５１２）＝４３０８４８
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝５３０１４．５／（６３／２）＝１６８３
５）Ｍｏｄｅ２  ＧＩ＝１／４
ＴＳパケット数＝２５６０
ＦＳＹＮＣ周期＝（３２１３／６４）×２５６０＝１２８５２０μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝１２８５２０／０．１＝１２８５２００
フレーム同期信号の周期と５１２／６３ＭＨｚの周期との倍数関係＝１２８５２０／（６３／５１２）＝１０４４４８０
フレーム同期信号の周期と２／６３ＭＨｚの周期との倍数関係＝１２８５２０／（６３／２）＝４０８０
６）Ｍｏｄｅ２  ＧＩ＝１／８
ＴＳパケット数＝２３０４
ＦＳＹＮＣ周期＝（３２１３／６４）×２３０４＝１１５６６８μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝１１５６６８／０．１＝１１５６６８０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝１１５６６８／（６３／５１２）＝９４００３２
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝１１５６６８／（６３／２）＝３６７２
７）Ｍｏｄｅ２  ＧＩ＝１／１６
ＴＳパケット数＝２１７６
ＦＳＹＮＣ周期＝（３２１３／６４）×２１７６＝１０９２４２μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝１０９２４２／０．１＝１０９２４２０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝１０９２４２／（６３／５１２）＝８８７８０８
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝１０９２４２／（６３／２）＝３４６８
８）Ｍｏｄｅ２  ＧＩ＝１／３２
ＴＳパケット数＝２１１２
ＦＳＹＮＣ周期＝（３２１３／６４）×２１１２＝１０６０２９μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝１０６０２９／０．１＝１０６０２９０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝１０６０２９／（６３／５１２）＝８６１６９６
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝１０６０２９／（６３／２）＝３３６６
９）Ｍｏｄｅ３  ＧＩ＝１／４
ＴＳパケット数＝５１２０
ＦＳＹＮＣ周期＝（３２１３／６４）×５１２０＝２５７０４０μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝２５７０４０／０．１＝２５７０４００
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝２５７０４０／（６３／５１２）＝２０８８９６０
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝２５７０４０／（６３／２）＝８１６０
１０）Ｍｏｄｅ３  ＧＩ＝１／８
ＴＳパケット数＝４６０８
ＦＳＹＮＣ周期＝（３２１３／６４）×４６０８＝２３１３３６μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝２３１３３６／０．１＝２３１３３６０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝２３１３３６／（６３／５１２）＝１８８００６４
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝２３１３３６／（６３／２）＝７３４４
１１）Ｍｏｄｅ３  ＧＩ＝１／１６
ＴＳパケット数＝４３５２
ＦＳＹＮＣ周期＝（３２１３／６４）×４３５２＝２１８４８４μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝２１８４８４／０．１＝２１８４８４０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝２１８４８４／（６３／５１２）＝１７７５６１６
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝２１８４８４／（６３／２）＝６９３６
１２）Ｍｏｄｅ３  ＧＩ＝１／３２
ＴＳパケット数＝４２２４
ＦＳＹＮＣ周期＝（３２１３／６４）×４２２４＝２１２０５８μｓｅｃ
ＦＳＹＮＣ周期と１０ＭＨｚの周期との倍数関係＝２１２０５８／０．１＝２１２０５８０
ＦＳＹＮＣ周期と５１２／６３ＭＨｚの周期との倍数関係＝２１２０５８／（６３／５１２）＝１７２３３９２
ＦＳＹＮＣ周期と２／６３ＭＨｚの周期との倍数関係＝２１２０５８／（６３／２）＝６７３２
次に、図３（ａ）及び（ｂ）に示すタイミングチャートを参照して、本実施例のクロック変換器２０の動作を説明する。ここで、図３（ｂ）に示すタイミングチャートは、図３（ａ）に示すタイミングチャートの時間的な縮尺を小さくしたものである。
【００４５】
まず、時刻Ｔ１に、波形整形器２２にクロック同期信号（以下、ＦＳＹＮＣ）が入力される。ここで入力されるＦＳＹＮＣは、図３（ａ）に示すように１／３１５分周器２１に入力される１０ＭＨｚのクロック（以下、１０ＭＨｚ）の２周期以上の時間幅のローパルスによって表わされる。
【００４６】
次いで、波形整形器２２により、ＦＳＹＮＣのローパルスがその立下りエッジの直後の１０ＭＨｚの立ち上がりエッジから１０ＭＨｚの１周期分の長さのパルス、即ち時刻Ｔ２〜Ｔ３におけるローパルスの信号（以下、ＦＳ１０）となるように整形され、１／３１５分周器２１のリセット信号として出力される。
【００４７】
これにより、１／３１５分周器２１にて、ＦＳ１０から成るリセット信号に同期して、入力されてくる１０ＭＨｚが１／３１５に分周され、２／６３ＭＨｚの信号（以下、２／６３ＭＨｚ）が出力される。即ち、１／３１５分周器２１のリセットがＦＳ１０によって行われる。このようにＦＳ１０によるリセットによって、１／３１５分周器２１の出力は必ずローレベルになり、ここから１／３１５分周の動作が開始される。
【００４８】
ここで、ＦＳＹＮＣの周期は、前述したように１０ＭＨｚの周期の整数倍であり、また２／６３ＭＨｚの周期の整数倍でもある。例えば、前述の１）〜１２）で説明したように地上デジタル放送の伝送パラメータがＭｏｄｅ３のガードインターバル長１／４の場合、ＦＳＹＮＣの周期は５１２０×２０４×（６３／５１２）×２（μｓｅｃ）＝２５７０４０μｓｅｃであり、１０ＭＨｚの周期０．１μｓｅｃの２５７０４００倍であり、２／６３ＭＨｚの周期６３／２μｓｅｃの８１６０倍である。
【００４９】
従って、１／３１５分周器２１のリセットが一度行なわれると、その後のＦＳ１０のローパルスは２／６３ＭＨｚがローレベルになるときと常に一致し、以後このリセット動作を毎回行なっても、１／３１５に分周された１／３１５分周器２１の出力となる２／６３ＭＨｚは不連続にならない（図３（ａ）の時刻Ｔ４〜Ｔ６での動作参照）。
【００５０】
また、ＶＣＯ２４の出力である５１２／６３ＭＨｚの信号（以下、５１２／６３ＭＨｚ）は、位相比較器２３の位相比較によって２／６３ＭＨｚの信号に位相ロックされ、ＦＳ１０に対して常に固定位相の信号となり、ＦＳＹＮＣに対しても固定位相となる。
【００５１】
このように、ＶＣＯ２４で生成された５１２／６３ＭＨｚは、１０ＭＨｚに同期し、かつＦＳＹＮＣに対して常に同位相を保つことが可能である。従って、同一位相の１０ＭＨｚ、ＦＳＹＮＣが入力された現用／予備両系間のクロック変換器２０、２０でも５１２／６３ＭＨｚは同位相となる。
【００５２】
従って、本実施例のクロック変換器２０を用いることにより、１０ＭＨｚからＦＳＹＮＣに同期した５１２／６３ＭＨｚを生成することが可能となる。また、複数のクロック変換器に対して同一位相の１０ＭＨｚおよびＦＳＹＮＣを入力することにより、各クロック変換器の出力である５１２／６３ＭＨｚはすべて同位相とすることができる。さらに、このクロック変換器をデジタル放送用の送信装置のクロック発生器として用いることにより、複数の送信装置の出力信号波形とその位相が一致し無瞬断切替が可能となり、２４時間放送を実施しながらのメンテナンスができる。
【００５３】
なお、図２に示すクロック変換器２０は、単独で装置とすることも可能であるが、例えば、図４に示すように、変調器１０の内部回路の一部として実装することも可能である。図４に示す変調器１０内のクロック変換器２０ａの動作は、上記実施例と同様である。図４において、符号化部６、変調部７、Ａ／Ｄ変換部８、及び周波数変換部９は、変調を行なう回路（既知構成のため、その詳細は省略する。）であり、クロック変換器２０ａ内のＶＣＯ２４から出力される５１２／６３ＭＨｚのクロックを基準として動作し、ＴＳによって変調されたＩＦ信号を出力する。従って、この場合も上記実施例と同様の効果を得ることができる。
【００５４】
なお、上記実施例では、クロック変換器は地上デジタル放送ＩＳＤＢ−Ｔ規格に準拠したＯＦＤＭ変調器で用いるものに適用しているが、本発明はこれに限らず、例えば６４ＱＡＭ変調器等の他のデジタル変調方式に基づく変調器でも適用可能である。
【産業上の利用可能性】
【００５５】
本発明は、地上デジタル放送ＩＳＤＢ−Ｔ規格に準拠したＯＦＤＭ変調器やこれを用いたデジタル放送用送信装置、或いは６４ＱＡＭ変調器やこれを用いたデジタル放送用送信装置等の用途に適用できる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施例に係るクロック変換器及び変調器を備えたデジタル放送用通信装置の主要部を示す構成図である。
【図２】本発明の実施例に係るクロック変換器の内部構成を示す概略ブロック図である。
【図３】本発明の実施例に係るクロック変換器の動作を説明するタイミングチャートである。
【図４】本発明の他の実施例に係るクロック変換器を内部回路の一部に搭載した変調器の内部構成を示す概略ブロック図である。
【符号の説明】
【００５７】
１０  変調器
１１  符号化部
１２  変調部
１３  Ｄ／Ａ（デジタル／アナログ）変換器
２０  １０ＭＨｚ−５１２／６３ＭＨｚクロック変換器
２１  １／３１５分周器
２２  波形整形器
２３  位相比較器
２４  ＶＣＯ（電圧制御型発振器）
２５  １／２５６分周器
【図１】
2006121625.tif 000003
【図２】
2006121625.tif 000004
【図３】
2006121625.tif 000005
【図４】
2006121625.tif 000006