(57)【要約】  【課題】  高価な高調波測定装置を使用することなく、簡便な装置にてオフ状態ＦＥＴの高調波の歪み特性を推定して評価する方法を提供する。  【解決手段】  入力する高周波信号が該高周波信号の伝送ラインに分岐接続されたオフ状態の電界効果トランジスタにより高調波歪みの影響を受けるときの歪みを評価する歪み特性評価方法において、前記オフ状態の電界効果トランジスタに印加する前記高周波信号により変化するソース・ドレイン間容量と３次高調波歪みとの相関に基づき、各電圧印加時の前記ソース・ドレイン間容量を測定することで前記３次高調波歪み特性を推定する。【選択図】  図１
2006258549.tif 000002
【特許請求の範囲】
【請求項１】
入力する高周波信号が該高周波信号の伝送ラインに分岐接続されたオフ状態の電界効果トランジスタにより高調波歪みの影響を受けるときの歪みを評価する歪み特性評価方法において、
前記オフ状態の電界効果トランジスタに印加する前記高周波信号により変化するソース・ドレイン間容量と高調波歪みとの相関に基づき、各電圧印加時の前記ソース・ドレイン間容量を測定することで前記高調波歪み特性を推定することを特徴とする歪み特性評価方法。
【請求項２】
請求項１に記載の歪み特性評価方法において、
前記相関は、前記高周波信号の入力電力と前記ソース・ドレイン間容量の変化分の相関であることを特徴とする歪み特性評価方法。
【請求項３】
請求項１に記載の歪み特性評価方法において、
前記高周波歪みは、２次高調波歪み又は３次高調波歪みであることを特徴とする歪み特性評価方法。
【請求項４】
請求項１、２、又は３に記載の歪み特性評価方法において、
前記電界効果トランジスタの前記ソース・ドレイン間容量はウエハ状態で測定されることを特徴とする歪み特性評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力する高周波信号が該高周波信号の伝送ラインに分岐接続されたオフ状態の電界効果トランジスタにより高調波歪みの影響を受けるときの歪みを評価する歪み特性評価方法に関するものである。
【背景技術】
【０００２】
図５に示すように、例えば、１つの入力端子３１に印加する高周波信号を第１の出力端子３２又は第２の出力端子３３に出力する際、それを切り替えるためのスイッチ素子としてＦＥＴ３４，３５を使用する場合には、例えば、ＦＥＴ３４をオン状態としＦＥＴ３５をオフ状態に設定すると、高周波信号は第１の出力端子３２に現れる。
【０００３】
このとき、第１の出力端子３２に現れる高周波出力信号について、オン状態のＦＥＴ３４による高調波歪みは、そのオン抵抗や飽和電流等の直流特性を得ることにより、容易に推定することができる。この場合、特に２次高調波歪みが顕著となり、オン抵抗が支配的である。一方、オフ状態のＦＥＴ３５による高調波歪みは、３次高調波歪みが顕著となる。このオフ状態のＦＥＴ３５は、オフ容量（ソース・ドレイン間容量Ｃｄｓ）を通じて漏れ電流が流れ、この影響で第１の出力端子３２に現れる高周波出力信号に３次高調波歪みが現れる。
【０００４】
そこで、従来では、オフ状態のＦＥＴによる高調波歪み特性をＦＥＴ単体について解析するために、図６に示すような高調波測定装置を使用していた。１１は被測定のＦＥＴに印加する高周波信号を発振する発振器、１２は増幅器、１３は発振器１１を保護するためのアイソレータ、１４は発振電力の一部を取り出すためのカプラ、１５はそのカプラ１４で取り出した発振電力を測定するパワーメータ、１６は発振器１１を保護するためのアイソレータ、１７は増幅器１２からアイソレータ１６までの経路で混入した周波数成分を除去して発振器１１で発振している純粋な高周波信号を取り出すためのバンドパスフィルタ、１８は直流カット容量からなる直流カット回路、１９は被測定ＦＥＴ回路、２０は直流カット容量と高周波カットコイルを有する直流バイアス回路、２１は減衰器、２２はスペクトラム解析器である。
【０００５】
被測定ＦＥＴ回路１９のＦＥＴＱａは、ゲートがゲイン設定用の高抵抗Ｒａを介して接地され、ドレインに高周波信号およびバイアス回路２０からの直流バイアスＶＤＣが印加され、ソースは容量Ｃａと抵抗Ｒｂを介して接地される。また、ソース・ドレイン間に高抵抗Ｒｃが接続されている。なお、被測定ＦＥＴＱａがウエハ状態の場合は、ＲＦプローバが使用される。
【０００６】
図７に、以上のような高調波測定装置により測定した結果を示す。オフ状態の被測定ＦＥＴＱａによる３次高調波歪みは、入力する高周波電力が大きくなるほど大きくなっている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上のように、オン状態のＦＥＴの高調波特性はオン抵抗や飽和電流などの直流特性にて容易に推定できたが、オフ状態のＦＥＴが影響する高調波特性は、直流特性だけでは評価できないために、容易に推定はできず、これまでは図６に示したような高調波測定装置を使用し３次高調波特性を直接測定して評価する他なく、複雑で高価な測定装置を用いなければならないという問題があった。また、オンウエハの場合は、扱いが難しい専用のＲＦブローバを高調波測定装置と組み合わせる必要があり、そのオフ状態の高調波特性を容易に推定できる手段がなかった。
【０００８】
本発明の目的は、上記のような高価な高調波測定装置を使用することなく、簡便な装置にて、ウエハ状態であっても、オフ状態ＦＥＴの高調波の歪み特性を推定して評価する方法を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、入力する高周波信号が該高周波信号の伝送ラインに分岐接続されたオフ状態の電界効果トランジスタにより高調波歪みの影響を受けるときの歪みを評価する歪み特性評価方法において、前記オフ状態の電界効果トランジスタに印加する前記高周波信号により変化するソース・ドレイン間容量と高調波歪みとの相関に基づき、各電圧印加時の前記ソース・ドレイン間容量を測定することで前記高調波歪み特性を推定するよう構成した。
ここで、前記相関は、前記高周波信号の入力電力と前記ソース・ドレイン間容量の変化分の相関であることが好ましい。
また、前記高周波歪みは、２次高調波歪み又は３次高調波歪みであることが好ましい。
さらに、前記電界効果トランジスタの前記ソース・ドレイン間容量は、ウエハ状態で測定することもできる。
【発明の効果】
【００１０】
本発明によれば、ＬＣＲメータのような容量測定手段と各電圧を印加する電源のみでオフ状態のＦＥＴの高調波特性を容易に推定できる。また、ウエハプロセスのインラインにて測定が可能となり、ウエハ状態で３次高調波特性を管理できる。このため、ウエハプロセスのインラインやウエハテストなどで、簡易にＦＥＴ単体の高調波特性をモニタできるようになる。
【発明を実施するための最良の形態】
【００１１】
実際にＦＥＴでスイッチ素子を構成する場合は、そのＦＥＴが単体では入力電圧に対する耐圧が不十分な場合があり、このような場合は、２以上のＦＥＴのソース、ドレインを直列接続しゲートを共通接続して使用することが行われる。
【００１２】
図１(a)はこのような場合のｎ個の直列接続のデプレッション型のＦＥＴで構成されるスイッチ素子のオフ状態での高調波特性測定のための説明図であり、Ｑ１〜Ｑｎはｎ個直列接続されたＦＥＴ、１は信号伝送ライン、Ｃ１は容量、Ｒ１，Ｒ２１〜Ｒ２ｎはゲイン設定用の高抵抗、Ｒ３１〜Ｒ３ｎはソース・ドレイン間への電圧印加用の高抵抗である。
【００１３】
信号伝送ライン１から直流バイアス電圧ＶＤＣを印加し、この電圧を正の所定の値に設定することにより、ｎ個のＦＥＴはオフ状態に設定される。そして、高周波信号ＶＲＦを信号伝送ライン１に入力させると、この高周波信号ＶＲＦの振幅によって、ｎ個の各ＦＥＴにおける各部分のバイアス状態が変化する。
【００１４】
各ＦＥＴのドレイン・ソース間の電圧Ｖｄｓは高周波信号ＶＲＦの関数（例えば、K.Nomura at.al. "A +2.4/0V Controled high Power GaAs SPDT Antenna Switch IC for GMS Application" 2002 IEEE Radio Frequency Integrated Syumposimu pp.141-144参照)となっており、高周波信号ＶＲＦの振幅が変化すると、各ＦＥＴのドレイン・ソース間の容量Ｃｄｓも変化するため、出力側に現れる高周波電圧ＶＲＦがここにおいて歪みを受けると考えられる。
【００１５】
図１(b)は説明を簡単にするためにＦＥＴを１個とした場合の等価回路を示す図で、ＦＥＴには、寄生容量として、ゲート・ドレイン間容量Ｃｇｄ、ゲート・ソース間容量Ｃｇｓ、ドレイン・ソース間容量Ｃｄｓが存在する。
【００１６】
図１(b)において、各ノードあるいは容量に印加する電圧を表した。直流的には、容量Ｃ１の非接地側にはバイアス電圧ＶＤＣが現れ、高周波信号ＶＲＦの振幅によって、ＦＥＴのゲート・ドレイン間の電圧ＶｇｄとしてＶＲＦ／２が、ゲート・ソース間の電圧ＶｇｓとしてＶＲＦ／２が、ドレイン・ソース間の電圧ＶｄｓとしてＶＲＦが、それぞれ印加する。
【００１７】
そこで、直流バイアス電圧ＶＤＣ＝＋３Ｖに設定してＦＥＴをオフ状態に設定し、各電力の高周波信号ＶＲＦ相当信号を信号伝送路１に印加し、各電力でのＶｇｓ，Ｖｄｓを求め、各電力でのソース・ドレイン間の容量ＣｄｓをＬＣＲメータ（インピーダンス、キャパシタ、抵抗値を測定可能なメータ）等の容量測定器で測定した。そして、直流バイアス電圧ＶＤＣのみのとき、つまり高周波信号が無入力のときの容量Ｃｄｓの値を基準として、その基準値からの変化分ΔＣｄｓを、図１(c)に示すように記録した。なお、ＦＥＴはゲート幅が１ｍｍである。図２はこの入力電力変化に対する容量変化分ΔＣｄｓの変化の特性図である。ここでは印加電圧を電力換算して入力値を電力で表したので、容量ΔＣｄｓも電力相当に表すために「２０log10ΔＣｄｓ」とした。
【００１８】
この図２に示す特性と前記した図７とを比較してみると、全く同じ傾向を示していることが判る。この結果、入力電力の変化に対するＦＥＴのソース・ドレイン間容量Ｃｄｓの変化を測定することにより、３次高調波歪みを推定することができる。
【００１９】
図３は図２の３次高調波と図７の２０log10ΔＣｄｓの相関図である。４種類（○、◇、△、□）のＦＥＴサンプルについて測定したが、３次高調波とΔＣｄｓは一つの相関上にあることが判る。この特性の傾きが１であることから、３次高調波はΔＣｄｓの２乗と１次線形の関係にあることが判る。つまり、ΔＣｄｓを求めることによって、オフ状態の当該ＦＥＴによる３次高調波歪み特性を推定することができるのである。
【００２０】
なお、以上では３次高調波歪み特性について説明したが、２次高調波歪み特性については、図４に示すように、図３と同様に４種類（○、◇、△、□）のＦＥＴ溝造に対して、調べてみたところ、バラツキはあるものの、同じ傾向があることが判った。したがって、精度面で許容できれば、オフ状態の当該ＦＥＴによる２次高調波歪み特性の推定についても、ΔＣｄｓを求めることによって、行うことができる。
【図面の簡単な説明】
【００２１】
【図１】(a)はｎ段直列のＦＥＴからなるスイッチ素子の説明図、(b)はｎ＝１のときのＦＥＴの等価回路図、(c)は高周波信号の電力を変化させたときのＦＥＴのＶｇｓ、Ｖｄｓ、Ｃｄｓ，ΔＣｄｓの値の説明図である。
【図２】オフ状態のＦＥＴの入力電力に対する２０log10ΔCdsの特性図である。
【図３】２０log10ΔCdsに対する３次高調波の特性図である。
【図４】２０log10ΔCdsに対する２次高調波の特性図である。
【図５】一般的なスイッチ回路の回路図である。
【図６】従来のオフ状態のＦＥＴの３次高調波測定装置の構成図である。
【図７】オフ状態のＦＥＴの入力電力に対する３次高調波の特性図である。
【図１】
2006258549.tif 000003
【図２】
2006258549.tif 000004
【図３】
2006258549.tif 000005
【図４】
2006258549.tif 000006
【図５】
2006258549.tif 000007
【図６】
2006258549.tif 000008
【図７】
2006258549.tif 000009