(57)【要約】      （修正有）【課題】従来の多相式降圧形コンバータに比べてスイッチング損失が少なく、出力電圧リップルが小さく、かつ、各相のインダクタ電流にアンバランスが生じないコンバータを提供する。【解決手段】従来の多相式の降圧形コンバータと異なり、本発明では、追加したコンデンサCiを、第１の降圧形コンバータの第１メインスイッチング素子Saに直列接続し、この接続点に、第２の降圧形コンバータの入力正側端子を接続する。この構成により、コンデンサCiが、入力電源電圧Eiを半分に分圧するため、見かけ上、半分の入力電圧で各コンバータが動作しているように作用する。この作用により、スイッチング損失や出力電圧リップルを低減する。また、コンデンサCiの電圧は、コンバータ内のインダクタLaとLbを流れる電流を自動的にバランス変化させる。【選択図】図１
2006223088.tif 000002
【特許請求の範囲】
【請求項１】
入力電源の正極から負荷の正側端子へ第１のスイッチング素子、入力平滑コンデンサ、第１のインダクタを順に直列接続し、前記負荷の負側端子を入力電源のアースに接続し、前記負荷の正・負側端子両端に出力平滑コンデンサを並列接続し、前記入力平滑コンデンサと第１のインダクタとの中間点と前記入力電源のアースとの間に第１の整流素子を接続し、前記第１のスイッチング素子と入力平滑コンデンサの中間点から前記負荷の正側端子へ順に第２のスイッチング素子、第２のインダクタを接続し、前記第２のスイッチング素子と第２のインダクタの中間点と前記入力電源のアースとの間に第２の整流素子を接続したことを特徴とする多相式のスイッチングコンバータ。
【請求項２】
入力電源の正極から負荷の正側端子へ第１のスイッチング素子、入力平滑コンデンサ、第１のインダクタを順に直列接続し、前記負荷の負側端子を入力電源のアースに接続し、前記負荷の正・負側端子両端に出力平滑コンデンサを並列接続し、前記入力平滑コンデンサと第１のインダクタとの中間点と前記入力電源のアースとの間に第１の整流素子を接続し、前記第１のスイッチング素子と入力平滑コンデンサの中間点から前記負荷の正側端子へ順に第２のスイッチング素子、第２のインダクタを接続し、前記第２のスイッチング素子と第２のインダクタの中間点と前記入力電源のアースとの間に第２の整流素子を接続して２相式のスイッチングコンバータを構成し、前記第１及び第２のスイッチング素子を、所定角度の位相差、かつ、所定の時比率で駆動させて、第１の期間において第１のスイッチング素子のみをオンさせ、第２の期間において第１及び第２のスイッチング素子を両方ともオフさせ、第３の期間において第２のスイッチング素子のみをオンさせ、第４の期間において第１及び第２のスイッチング素子を両方ともオフさせる一連の制御を繰り返して直流電圧を負荷に供給することを特徴とする多相式のスイッチングコンバータの制御方法。
【請求項３】
入力電源の正極から負荷の正側端子へ第１のスイッチング素子、入力平滑コンデンサ、第１のインダクタを順に直列接続し、前記負荷の負側端子を入力電源のアースに接続し、前記負荷の正・負側端子両端に出力平滑コンデンサを並列接続し、前記入力平滑コンデンサと第１のインダクタとの中間点と前記入力電源のアースとの間に第３のスイッチング素子を接続し、前記第１のスイッチング素子と入力平滑コンデンサの中間点から前記負荷の正側端子へ順に第２のスイッチング素子、第２のインダクタを接続し、前記第２のスイッチング素子と第２のインダクタの中間点と前記入力電源のアースとの間に第４のスイッチング素子を接続したことを特徴とする多相式のスイッチングコンバータ。
【請求項４】
入力電源の正極から負荷の正側端子へ第１のスイッチング素子、入力平滑コンデンサ、第１のインダクタを順に直列接続し、前記負荷の負側端子を入力電源のアースに接続し、前記負荷の正・負側端子両端に出力平滑コンデンサを並列接続し、前記入力平滑コンデンサと第１のインダクタとの中間点と前記入力電源のアースとの間に第３のスイッチング素子を接続し、前記第１のスイッチング素子と入力平滑コンデンサの中間点から前記負荷の正側端子へ順に第２のスイッチング素子、第２のインダクタを接続し、前記第２のスイッチング素子と第２のインダクタの中間点と前記入力電源のアースとの間に第４のスイッチング素子を接続して２相式のスイッチングコンバータを構成し、前記第１及び第２のスイッチング素子を、所定角度の位相差、かつ、所定の時比率で駆動させて、第１の期間において第１のスイッチング素子のみをオンさせ、第２の期間において第１及び第２のスイッチング素子を両方ともオフさせ、第３の期間において第２のスイッチング素子のみをオンさせ、第４の期間において第１及び第２のスイッチング素子を両方ともオフさせる一連の制御を繰り返すと共に前記第３のスイッチ素子を前記第１のスイッチ素子と交互にスイッチングさせ、前記第４のスイッチ素子を前記第２のスイッチング素子と交互にスイッチングさせて直流電圧を負荷に供給することを特徴とする多相式のスイッチングコンバータの制御方法。
【請求項５】
前記２相式のスイッチングコンバータの2相の励磁電流波形が正負に振れるようにし、前記第１のスイッチング素子と前記第３のスイッチング素子のスイッチング転換時に、両方のスイッチング素子がオフとなるデッドタイム期間を作り、同様に、前記第２のスイッチング素子と前記第４のスイッチング素子のスイッチング転換時に、両方のスイッチング素子がオフとなるデッドタイム期間を作ることで、零電圧ソフトスイッチングを行うことを特徴とする請求項3に記載の多相式のスイッチングコンバータの制御方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相式のスイッチングコンバータとその制御方法に関し、より詳しくは、電力効率の向上と低出力電圧リップル特性、インダクタ電流のバランス制御回路の除去を実現するための技術に関する。
【背景技術】
【０００２】
多相式の降圧形コンバータは、出力電圧リップルの低減や、負荷応答特性の向上のために、一般的に用いられている。多相式の降圧形コンバータとは、並列接続された複数の降圧形コンバータから成り、これらのコンバータの位相を所定角度ずらして駆動させることで、上記の特性が得られる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、多相式コンバータは、入出力電圧の降圧比が大きいほど、並列接続するコンバータ数を増やさなければ低出力電圧リップル特性が得られない。しかも、回路部品の特性のばらつきなどに起因して、各コンバータのインダクタ電流にアンバランスが生じる問題があり、電流をバランスさせる制御回路が必要不可欠となる。
さらに、降圧形コンバータでは、スイッチング転換時に、ドレイン・ソース電圧が、入力電源の電圧から０Ｖまで変化するため、入力電源電圧が高いほどに、スイッチング損失が増加する。そのため、入出力電圧の降圧比が大きい用途では、著しく電力効率が低下する。
【課題を解決するための手段】
【０００４】
そこで本発明方法の特徴は、次の(1)〜(2)の通りである。
(1)、入力電源の正極から負荷の正側端子へ第１のスイッチング素子、入力平滑コンデンサ、第１のインダクタを順に直列接続し、前記負荷の負側端子を入力電源のアースに接続し、前記負荷の正・負側端子両端に出力平滑コンデンサを並列接続し、前記入力平滑コンデンサと第１のインダクタとの中間点と前記入力電源のアースとの間に第１の整流素子を接続し、前記第１のスイッチング素子と入力平滑コンデンサの中間点から前記負荷の正側端子へ順に第２のスイッチング素子、第２のインダクタを接続し、前記第２のスイッチング素子と第２のインダクタの中間点と前記入力電源のアースとの間に第２の整流素子を接続してなる多相式（２相式以上を言う以下同じ）のスイッチングコンバータ。
(2)、上記(1)の２相式のスイッチングコンバータの前記第１及び第２のスイッチング素子を、所定角度好ましくは１８０度の位相差、かつ、所定の時比率好ましくは時比率D≦0.5で駆動させて、第１の期間において第１のスイッチング素子のみをオンさせ、第２の期間において第１及び第２のスイッチング素子を両方ともオフさせ、第３の期間において第２のスイッチング素子のみをオンさせ、第４の期間において第１及び第２のスイッチング素子を両方ともオフさせる一連の制御を繰り返して直流電圧を負荷に供給する多相式のスイッチングコンバータの制御方法。
【発明の効果】
【０００５】
本発明の多相式のスイッチングコンバータの制御方法は、従来の多相式の降圧形コンバータに比べて、２倍の降圧比が得られ、スイッチング損失が少なくなると共に、出力電圧リップルも小さくできる。さらに、各相を流れるインダクタ電流が、自動的にバランスされるため、電流バランスのための制御回路が不要である。なお、本発明の多相式のスイッチングコンバータ制御方法は、従来の多相式の降圧形コンバータに、コンデンサを１個追加しただけの部品数で実現可能である。
【発明を実施するための最良の形態】
【０００６】
即ち本発明(1)における多相式降圧形コンバータは、新たに追加した、コンデンサが入力電圧を半分に分圧するため、見かけ上、コンバータが入力電源電圧の半分で動作しているかのように振舞う。この作用によって、スイッチング損失や出力電圧リップルが低減される。また、このコンデンサの電圧は、コンバータ内の各インダクタを流れる電流をバランスさせる様に自動的に変化するため、電流バランスのための制御回路が不要となる。
また本発明(2)は、前記のように第１及び第２のスイッチング素子を、所定の角度好ましくは１８０度の位相差、かつ、所定の時比率好ましくは時比率D≦0.5で駆動することで、第１の期間において、第１のスイッチング素子のみをオンさせ、第２の期間において、第１及び第２のスイッチング素子を両方ともオフさせ、第３の期間において、第２のスイッチング素子のみをオンさせ、第４の期間において、第１及び第２のスイッチング素子を両方ともオフさせる制御を繰り返すことにより、前記入力平滑コンデンサに電源電圧の約半分の電圧を生成し、前記第１の期間において、前記第１のインダクタに前記入力電源の電圧から前記入力コンデンサと出力平滑コンデンサの電圧を引いた電圧を加え、前記第２から第４の期間において、第１のインダクタに、前記出力平滑コンデンサの電圧を前記第１の期間とは逆方向に印加し、一方、前記第３の期間において、前記第２のインダクタに、前記入力コンデンサから前記出力平滑コンデンサの端子電圧を引いた電圧を加え、前記第１、第２及び第４の期間において、第２のインダクタに前記出力平滑コンデンサの電圧を前記第３の期間とは逆方向に加えることで、前記第１及び第２のインダクタに、例えば２相の三角波電流波形を誘導し、前記２相の三角波電流波形が、前記出力平滑コンデンサによって平滑されることにより、直流電圧を負荷に供給するものである。
また、前記第１の整流素子を第３のスイッチング素子とし、前記第２の整流素子を第４のスイッチング素子として、しかも前記第３のスイッチング素子を前記第１のスイッチング素子と交互にスイッチングさせ、前記第４のスイッチング素子を前記第２のスイッチング素子と交互にスイッチングさせても同様の制御の作用効果が得られる。
【０００７】
また、前記２相式のスイッチングコンバータの２相の励磁電流波形が正負に振れるようにし、前記第１のスイッチング素子と前記第３のスイッチング素子のスイッチング転換時に、両方のスイッチング素子がオフとなるデッドタイム期間を作り、同様に、前記第２のスイッチング素子と前記第４のスイッチング素子のスイッチング転換時に、両方のスイッチング素子がオフとなるデッドタイム期間を作ってもよい。これにより零電圧ソフトスイッチングが実現できる。
【０００８】
本発明における多相式のスイッチングコンバータの構成する具体的な回路構成例は複数存在しており、以下で述べる回路例に限定されるものではない。
【実施例１】
【０００９】
図１に本発明における多相式のスイッチングコンバータ例として２相式スイッチングコンバータの回路図を示す。本例コンバータの回路構成が、従来の２相式の降圧形コンバータと異なる点は、１相目の降圧形コンバータのメインスイッチと直列に入力平滑コンデンサCiが直列接続され、この接続点に、もう１相目の降圧形コンバータの入力正側端子が接続されている点である。１相目の降圧形コンバータは、MOSFETである第１メインスイッチング素子Sa、整流素子であるダイオードDa、及び、インダクタLaから成り、２相目の降圧形コンバータは、第２メインスイッチング素子Sb、ダイオードDb、及び、インダクタLbから成る。なお、Coは出力平滑コンデンサ、Viは入力直流電源、Rは負荷である。制御部は、ＰＷＭ（Pulse Width Modulator）と、ドライバDriverとを含む。
【００１０】
入力直流電源の正極Eiは、第１メインスイッチング素子Saのドレインと接続され、第１メインスイッチング素子Saのソースは、入力平滑コンデンサCiの一端と接続され、入力平滑コンデンサCiの他端は、インダクタLaの一端と接続され、インダクタLaの他端は、負荷Rの一端と接続され、負荷Rの他端は入力直流電源Eiの負極と接続される。また、ダイオードDaのアノードは、入力平滑コンデンサCiとインダクタの接続点に接続され、ダイオードDaのカソードは、入力直流電源Eiの負極と接続される。第２メインスイッチング素子Sbのドレインは、第１メインスイッチング素子Saのソースと入力平滑コンデンサCiの接続点に接続され、第２メインスイッチ素子SbのソースはインダクタLbの一端と接続され、インダクタLbの他端は、インダクタLaと負荷Rの接続点に接続される。また、ダイオードDbのアノードは、第２メインスイッチング素子SbとインダクタLbの一端の接続点に接続され、ダイオードDbのカソードは、入力直流電源Eiの負極に接続される。
【００１１】
2006223088.tif 000003
【００１２】
図２〜図４に本実施例の各スイッチング状態における等価回路を示し、図５に回路各部の電圧電流波形を示す。
2006223088.tif 000004
【００１３】
先ず、状態aでは、図２に示す等価回路のように、第１メインスイッチング素子Saがオン、第２メインスイッチング素子Sbがオフとなり、インダクタLaが、入力直流電源Ei、入力平滑コンデンサCi、出力平滑コンデンサCoと連結される。これにより、入力直流電源EiからインダクタLaにエネルギーが蓄積されると共に、インダクタ電流iLaが線形的に増加する。なお、この状態におけるインダクタ電流の変化量ΔiLaONは、次式で表される。
【００１４】
【数１】
2006223088.tif 000005
状態b〜cでは、図３、図４に示す等価回路のように、第１メインスイッチング素子Saがオフとなり、インダクタLaが、出力平滑コンデンサCoと連結される。これにより、インダクタLaに蓄えられているエネルギーが出力平滑コンデンサCoへ供給されると共に、インダクタ電流iLaが線形的に減少する。なお、この状態におけるインダクタ電流の変化量ΔiLaOFFは、次式で表される。
【００１５】
【数２】
2006223088.tif 000006
一方、状態cでは、図４に示す等価回路のように、第１メインスイッチング素子Saがオフ、第２メインスイッチング素子Sbがオンとなり、第２メインスイッチング素子SbとダイオードDaを通して、インダクタLbが、入力平滑コンデンサCiと出力平滑コンデンサCoに連結される。これにより、入力平滑コンデンサCiからインダクタLbにエネルギーが蓄積されると共に、インダクタ電流iLaが線形的に増加する。なお、この状態におけるインダクタ電流の変化量ΔiLbONは、次式で表される。
【００１６】
【数３】
2006223088.tif 000007
状態a、b、dでは、図２、図３に示す等価回路のように、第2メインスイッチング素子Sbがオフとなり、インダクタLbが、出力平滑コンデンサCoと連結される。これにより、インダクタLbに蓄えられているエネルギーが出力平滑コンデンサCoへ供給されると共に、インダクタ電流iLbが線形的に減少する。なお、この状態におけるインダクタ電流の変化量ΔiLbOFFは、次式で表される。
【００１７】
【数４】
2006223088.tif 000008
定常状態では、式(1)と(2)の和は零となるため、次式が得られる。
【００１８】
【数５】
2006223088.tif 000009
同様に、式(3)と(4)の和も零となるため、次式が得られる。
【００１９】
【数６】
2006223088.tif 000010
式(5)、(6)より、入力平滑コンデンサの電圧Vciは、次式で求められる。
【００２０】
【数７】
2006223088.tif 000011
式(5)、(7)から、入出力電圧の変換率(Eo/Ei )は、次の式として求められる。
【００２１】
【数８】
2006223088.tif 000012
式(8)から分かるように、本発明における２相式のスイッチングコンバータは、従来の降圧形コンバータの２倍の降圧比を得ることが可能である。したがって、メインスイッチのング素子オン時間を２倍取れるため、出力電流リップルが低減できる。また、図５に示すように、各状態の転換時において、メインスイッチング素子とダイオードの両端電圧の変化幅は、入力電源電圧の半分であるため、スイッチング損失が低減される。
【００２２】
2006223088.tif 000013
【００２３】
【数９】
2006223088.tif 000014
また、入出力電圧の変換比は次式に書き換えられる。
【００２４】
【数１０】
2006223088.tif 000015
この入力平滑コンデンサ電圧VCiの変化により、自動的に、インダクタ電流の平均値が負荷電流の半分(Io/2 )にバランスされる。
【実施例２】
【００２５】
スイッチング電源では通常、整流素子にダイオードを用いているが、この整流用ダイオードは、少なくとも0.5Vの順方向電圧降下が生じるため、低電圧電源においては、大幅に電力効率が低下してしまう。よって、低電圧出力の場合には、整流用ダイオードの代わりに半導体スイッチング素子を用い、メインスイッチング素子と交互にオン・オフさせる同期整流方式が有効である。この場合、FETのオン抵抗は数ｍΩと小さいため、電源効率を大幅に改善できる。
そこで、図１に示した回路の整流素子であるダイオードを図６に示すように同期整流用のスイッチング素子に置き換えることも可能である。すなわち、図１と異なり、ダイオードDaの代わりに第３メインスイッチング素子（同期整流スイッチ）Sraが設けられ、入力平滑コンデンサCiとインダクタLaの接続点に第３メインスイッチング素子（同期整流スイッチ素子）SRaのドレインが接続され、第３メインスイッチング素子SRaのソースは、入力直流電源Eiの負極に接続される。一方、ダイオードDbの代わりに第４メインスイッチング素子（同期整流スイッチ素子）SRbが設けられ、第１メインスイッチング素子SaとインダクタLaの接続点に第４メインスイッチング素子SRbのドレインが接続され、第４メインスイッチング素子SRbのソースは、入力直流電源Eiの負極に接続される。
【００２６】
2006223088.tif 000016
【００２７】
図７の模式図に示すように、FETメインスイッチング素子Sa、Sb、SRa、SRbは、寄生容量CSa、CSb、CSRa、CSRbを持つ。そのため、スイッチング素子がオフの期間中に寄生容量に蓄えられていたエネルギーが、スイッチがオンした瞬間に短絡電流として放電され、スイッチングサージと電力損失を生み出す。このスイッチング転換時の問題を解決するために、実施例２の回路にソフトスイッチングと呼ばれる技術を適用する。ソフトスイッチングを実現するには、図８に示すように、状態aと状態bの間に状態a'という第１メインスイッチング素子Sa及び第３メインスイッチング素子SRaが両方ともオフとなる期間と、状態bと状態cの間に状態b'という第２メインスイッチング素子Sb及び第４メインスイッチング素子SRbが両方ともオフとなる期間と、状態cと状態dの間に状態c'という第２メインスイッチング素子Sb及び第４メインスイッチング素子SRbが両方ともオフとなる期間と、状態dと状態aの間に状態d'という第１メインスイッチング素子Sa及び第３メインスイッチング素子SRaが両方ともオフとなる期間とを、デッドタイムとして設け、なおかつ、図８に示すようにインダクタの三角波状のインダクタ電流iLa、とiLbが、常に正負に振れるようにインダクタンスを設定すれば、ソフトスイッチングが可能となる。
上記のように、本実施の形態では、特別な部品などを追加することなく、デッドタイム期間a'、b'、c'及びd'において上記のようなスイッチング状態を生成することで実現できる。
【００２８】
2006223088.tif 000017
【００２９】
図６に示した本実施の形態を評価するために、以下の回路パラメータで実験を行った。
Ei : 12 V 、Eo : 1.2 V、Ci : 100mF、Co : 500mF、La, Lb : 0.45mH、
スイッチング周波数 : 250 kHz。
図１２に、時比率に対する出力電圧の関係を示す。12Vの入力電圧に対して、出力電圧は、時比率の半分に比例して降圧されていることが分かる。図１３に、従来の２相式降圧形コンバータとの効率の比較を示す。なお、この実験では、時比率を調整し、出力電圧をEo:1.2Vに固定している。この条件の下、効率は、特に軽負荷時に改善されており５％前後の改善が見られた。また、効率は、特に軽負荷時に改善されており５％前後の改善が見られている。重負荷時においても２％の効率改善が確認された。図１４に、第１・第２メインスイッチング素子（同期整流スイッチ素子）のドレイン・ソース間電圧波形を示す。スイッチの電圧は、約６Ｖであり、入力電源電圧の半分であることが分かる。
図１５に、図１の２相方式を３相に拡張した場合の回路図を示す。この場合、２相目の降圧形コンバータのメインスイッチSbと直列に入力平滑コンデンサCibを接続し、３相目の降圧形コンバータの入力端子を、入力平滑コンデンサCibとメインスイッチSbとの中間点に接続すればよい。なお、３相の場合は、各スイッチを９０度の位相差でスイッチングさせ、時比率は0から約0.33の範囲内で利用する。また、同様の原理で、本方式は、さらに多相化することも可能である。図１６は、４相の場合を示す。
【産業上の利用可能性】
【００３０】
多相式のコンバータは、出力電圧リップルの低減や負荷応答特性の高速化が可能である等の理由から、ディジタルＩＣ用電源に利用されている。本発明は、前記手段とする２相式の降圧形コンバータの制御によって、スイッチング損失の削減、出力電圧リップルの低減、インダクタ電流のバランス回路の除去が可能となるため、該ディジタルＩＣ用電源装置などの製造産業に多大な貢献を呈するものである。
【図面の簡単な説明】
【００３１】
【図１】実施例１おける回路図である。
【図２】実施例１おける回路の状態ａにおける等価回路を示す図である。
【図３】実施例１おける回路の状態ｂ及びｄにおける等価回路を示す図である。
【図４】実施例１おける回路の状態cにおける等価回路を示す図である。
【図５】回路各部の電圧電流波形図である。
【図６】実施例２おける回路図である。
【図７】実施例２おける回路のＦＥＴの寄生成分の模式図である。
【図８】実施例２おける回路におけるソフトスイッチングを行う際の電圧電流波形図である。
【図９】実施例２における回路のソフトスイッチングを行う際の状態dにおける等価回路を示す図である。
【図１０】実施例２における回路のソフトスイッチングを行う際のデッドタイム期間d'における等価回路を示す図である。
【図１１】実施例４における回路のソフトスイッチングを行う際の状態aにおける等価回路を示す図である。
【図１２】実施例２における回路の時比率と出力電圧との関係を示す図である。
【図１３】実施例２における回路と状来の２相式降圧形コンバータの電力効率を比較した図である。
【図１４】実施例２における回路と状来の同期整流スイッチのドレイン・ソース間電圧を示す図である。
【図１５】図１の２相方式を３相に拡張した場合の回路図である。
【図１６】図１の２相方式を４相に拡張した場合の回路図である。
【符号の説明】
【００３２】
Ei                   入力直流電源
Sa、Sb、 SRa、SRb      第１〜第４メインスイッチング素子
Ci、                 Co コンデンサ
La、Lb               インダクタ
Da、Db               ダイオード
R                    負荷
【図１】
2006223088.tif 000018
【図２】
2006223088.tif 000019
【図３】
2006223088.tif 000020
【図４】
2006223088.tif 000021
【図５】
2006223088.tif 000022
【図６】
2006223088.tif 000023
【図７】
2006223088.tif 000024
【図８】
2006223088.tif 000025
【図９】
2006223088.tif 000026
【図１０】
2006223088.tif 000027
【図１１】
2006223088.tif 000028
【図１２】
2006223088.tif 000029
【図１３】
2006223088.tif 000030
【図１４】
2006223088.tif 000031
【図１５】
2006223088.tif 000032
【図１６】
2006223088.tif 000033