(57)【要約】【課題】黒挿入駆動においてゲート線の時定数による画素電圧の遷移不足を解消する。【解決手段】ゲート線駆動回路は複数のゲート線Ｙを階調表示用および黒挿入用にそれぞれ選択するシフトレジスタ部ＳＲと、シフトレジスタ部ＳＲによって選択されたゲート線Ｙに対して駆動信号を出力する出力回路１２とを備える。特に、出力回路１２は各ゲート線Ｙに対する駆動信号の出力期間をこのゲート線Ｙよりも先に駆動されるゲート線Ｙに対する駆動信号の出力期間に部分的に重複させるように構成される。【選択図】図２
2006058638.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルにおいて略マトリクス状に配置される複数のＯＣＢ液晶画素の行に沿って配置され各々対応行の液晶画素に接続される複数のスイッチング素子を制御する複数のゲート線を駆動するゲート線駆動回路であって、前記複数のゲート線を階調表示用および黒挿入用にそれぞれ選択するシフトレジスタ部と、前記シフトレジスタ部によって選択されたゲート線に対して駆動信号を出力する出力回路とを備え、前記出力回路は各ゲート線に対する駆動信号の出力期間をこのゲート線よりも先に駆動されるゲート線に対する駆動信号の出力期間に部分的に重複させるように構成されることを特徴とするゲート線駆動回路。
【請求項２】
前記出力期間の重複期間は各ゲート線の配線抵抗および寄生容量に依存した時定数に対応することを特徴とする請求項１に記載のゲート線駆動回路。
【請求項３】
前記シフトレジスタ部は第１クロック信号に応答して第１スタート信号をシフトする階調表示用シフトレジスタと、第２クロック信号に応答して第２スタート信号をシフトする黒挿入用シフトレジスタとを含み、前記出力回路は前記階調表示用シフトレジスタに保持された第１スタート信号の位置によって選択された奇数番目のゲート線に対して第１出力イネーブル信号の制御により駆動信号を出力し、前記階調表示用シフトレジスタに保持された第１スタート信号の位置によって選択された偶数番目のゲート線に対して第２出力イネーブル信号の制御により駆動信号を出力し、さらに前記黒挿入用シフトレジスタに保持された第２スタート信号の位置によって選択されたゲート線に対して第３出力イネーブル信号の制御により駆動信号を出力するように構成されることを特徴とする請求項２に記載のゲート線駆動回路。
【請求項４】
前記出力回路は前記階調表示用シフトレジスタから階調表示用に得られる奇数番目のゲート線の選択信号を第１出力イネーブル信号の制御により出力するグループおよび前記階調表示用シフトレジスタから階調表示用に得られる偶数番目のゲート線の選択信号を第２出力イネーブル信号の制御により出力するグループに区分される複数の第１ＡＮＤゲート回路、各々前記黒挿入用シフトレジスタから前記黒挿入用に得られる対応ゲート線の選択信号を第３出力イネーブル信号の制御により出力する複数の第２ＡＮＤゲート回路、各々前記複数の第１ＡＮＤゲート回路の１個および前記複数の第２ＡＮＤゲート回路の１個から入力される対応ゲート線の選択信号を出力する複数のＯＲゲート回路、および前記複数のＯＲゲート回路の各々から出力される選択信号をレベルシフトすることにより前記駆動信号に変換するレベルシフタを含むことを特徴とする請求項３に記載のゲート線駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＯＣＢ(Optically Compensated Birefringence）モードの液晶表示パネルに適用されるゲート線駆動回路に関する。
【背景技術】
【０００２】
液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。
【０００３】
液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、およびこの表示パネルを制御する表示パネル制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。
【０００４】
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、１ゲート線が駆動されたときに導通して１ソース線の電位を１画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極は液晶層の画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。表示パネル制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、およびこれらゲートドライバおよびソースドライバの動作タイミングを制御するコントローラ等を含む。  
液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルの導入が検討されている（特許文献１を参照）。この液晶表示パネルでは、ＯＣＢ液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源オン前においてほとんどねているスプレー配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれらＯＣＢ液晶をスプレー配向からベンド配向に転移させてから表示動作を行う。
【０００５】
ＯＣＢ液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このようなＯＣＢ液晶は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。スプレー配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。
【０００６】
従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム期間の一部で大きな電圧をＯＣＢ液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。ちなみに、この黒挿入駆動は、動画表示において観察者の視覚に生じる網膜残像の影響で低下する視認性を輝度の離散的な疑似インパルス応答によって改善することにもなる。
【０００７】
黒挿入用画素電圧および階調表示用画素電圧は、１フレーム期間、すなわち１垂直走査期間（Ｖ）において全ての液晶画素に行単位に印加される。ここで、階調表示用画素電圧の保持期間に対する黒挿入用画素電圧の保持期間の割合が黒挿入率となる。各ゲート線を１水平走査期間（Ｈ）の半分、すなわちＨ／２期間だけ黒挿入用に駆動し、さらにＨ／２期間だけ階調表示用に駆動する場合には、垂直走査速度が黒挿入を行わない場合に対して２倍速になる。また、黒挿入用画素電圧は全画素について共通の値であるため、例えば２ゲート線を１組として一緒に駆動することもできる。各組の２ゲート線を黒挿入用に２Ｈ／３期間だけ一緒に駆動し、各々階調表示用に２Ｈ／３期間ずつ４Ｈ／３期間だけ順次駆動する場合には、垂直走査速度が黒挿入を行わない場合に対して１．５倍速になる。
【特許文献１】特開２００２−２０２４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、低温ポリシリコンを用いるＯＣＢ液晶表示パネルでは、ゲート線の抵抗が、アモルファスシリコンを用いる場合に比べて大きくなる。特に、３２型のような大型パネルでは、ゲート線の配線抵抗および寄生容量に依存した時定数が増大し、ゲートドライバから各ゲート線に出力される駆動信号に対応したゲート線電位の立ち上がりを著しくなまらせてしまう。このため、スイッチング素子が完全に導通しない状態にある期間が増大する。特に、黒挿入駆動を行う場合には、各ゲート線が通常の１Ｈ期間より短い単位で駆動されるため、液晶画素の画素電圧がこの駆動期間内にソース線電位に等しいレベルまで遷移できなくなり易い。
【０００９】
本発明の目的は、ＯＣＢ液晶のベンド配向を維持する黒挿入駆動においてゲート線の時定数による画素電圧の遷移不足を解消できるゲート線駆動回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によれば、表示パネルにおいて略マトリクス状に配置される複数のＯＣＢ液晶画素の行に沿って配置され各々対応行の液晶画素に接続される複数のスイッチング素子を制御する複数のゲート線を駆動するゲート線駆動回路であって、複数のゲート線を階調表示用および黒挿入用にそれぞれ選択するシフトレジスタ部と、シフトレジスタ部によって選択されたゲート線に対して駆動信号を出力する出力回路とを備え、出力回路は各ゲート線に対する駆動信号の出力期間をこのゲート線よりも先に駆動されるゲート線に対する駆動信号の出力期間に部分的に重複させるように構成されるゲート線駆動回路が提供される。
【発明の効果】
【００１１】
このゲート線駆動回路では、各ゲート線に対する駆動信号の出力期間がこのゲート線よりも先に駆動されるゲート線に対する駆動信号の出力期間に部分的に重複する。すなわち、各ゲート線が配線抵抗や寄生容量に依存した大きな時定数を持ち駆動信号に対応した電位変化に時間を要する場合でも、この電位変化が先に駆動されるゲート線の駆動中に開始されるため、先に駆動されるゲート線の駆動が終了するまでに対応スイッチング素子を完全な導通状態に近づけることができる。従って、このスイッチング素子を介して液晶画素に印加される画素電圧の遷移不足を解消できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、および表示パネルＤＰに接続される表示パネル制御回路ＣＮＴを備える。液晶表示パネルＤＰは例えば対角３２インチのような大型サイズであり、一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は例えばノーマリホワイトの表示動作のために予めスプレー配向からベンド配向に転移されベンド配向からスプレー配向への逆転移が周期的に印加される黒挿入用の電圧により阻止されるＯＣＢ液晶を液晶材料として含む。表示パネル制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレー配向からベンド配向への転移は比較的大きな電界をＯＣＢ液晶に印加することにより得られる。
【００１３】
アレイ基板１は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数のゲート線Ｙ（Ｙ１〜Ｙｍ）、複数の画素電極ＰＥの行に沿って複数のゲート線Ｙ（Ｙ１〜Ｙｍ）に平行に配置される複数の補助容量線Ｃ（Ｃ１〜Ｃｍ）、複数の画素電極ＰＥの列に沿って配置される複数のソース線Ｘ（Ｘ１〜Ｘｎ）、並びにこれらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置され各々対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通する複数の画素スイッチング素子Ｗを有する。各画素スイッチング素子Ｗは例えばポリシリコン薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート線Ｙに接続され、ソース−ドレインパスがソース線Ｘおよび画素電極ＰＥ間に接続される。
【００１４】
対向基板２は例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、互いに平行にラビング処理される配向膜でそれぞれ覆われ、画素電極ＰＥおよび共通電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層３の画素領域と共にＯＣＢ液晶画素ＰＸを構成する。
【００１５】
また、複数のＯＣＢ液晶画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量ＣＬＣを有する。複数の補助容量線Ｃ１〜Ｃｍは各々対応行の液晶画素の画素電極ＰＥに容量結合して補助容量Ｃｓを構成する。補助容量Ｃｓは画素スイッチング素子Ｗの寄生容量に対して十分大きな容量値を有する。
【００１６】
表示パネル制御回路ＣＮＴは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを駆動するゲートドライバＹＤ、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘ１〜Ｘｎにそれぞれ出力するソースドライバＸＤ、外部信号源ＳＳから入力される映像信号VIDEOに含まれる画像データについて例えば黒挿入１．２５倍速変換を行う画像データ変換回路４、およびこの変換結果に対してゲートドライバＹＤおよびソースドライバＸＤの動作タイミング等を制御するコントローラ５を含む。画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えば４ライン単位反転駆動およびフレーム反転駆動（４Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される。画像データは全液晶画素ＰＸに対する画素データからなり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。黒挿入１．２５倍速変換では、４行分の入力画素データＤＩが４Ｈ期間毎に出力画素データＤＯとなる１行分の黒挿入用画素データＢおよび４行分の階調表示用画素データＳに変換される。階調表示用画素データＳは画素データＤＩと同じ階調値であり、黒挿入用画素データＢは黒表示の階調値である。１行分の黒挿入用画素データＢおよび４行分の階調表示用画素データＳの各々はそれぞれ４Ｈ／５期間において画像データ変換回路４から直列に出力される。
【００１７】
ゲートドライバＹＤおよびソースドライバＸＤは例えばスイッチング素子Ｗと同一工程で形成されるポリシリコン薄膜トランジスタを用いて構成されている。他方、コントローラ５は外部のプリント配線板ＰＣＢ上に配置される。画像データ変換回路４はこのプリント配線板ＰＣＢのさらに外側に配置される。コントローラ５は、上述のように複数のゲート線Ｙを選択的に駆動するための制御信号ＣＴＹおよび、画像データ変換回路４の変換結果として直列に出力される黒挿入用または階調表示用画素データを複数のソース線Ｘにそれぞれ割り当てると共に信号極性を指定する制御信号ＣＴＸ等を発生する。制御信号ＣＴＹはコントローラ５からゲートドライバＹＤに供給され、制御信号ＣＴＸは画像データ変換回路４の変換結果として得られる黒挿入用画素データＢまたは階調表示用画素データＳである画素データＤＯと共にコントローラ５からソースドライバＸＤに供給される。
【００１８】
表示パネル制御回路ＣＮＴはさらに１行分のスイッチング素子Ｗが非導通となるときにこれらスイッチング素子Ｗに対応した行の補助容量線ＣにゲートドライバＹＤを介して印加されこれらスイッチング素子Ｗの寄生容量によって各行の画素ＰＸに生じる画素電圧Ｖsの変動を補償する補償電圧Ｖeを発生する補償電圧発生回路６、および画素データＤＯを画素電圧Ｖsに変換するために用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路７を含む。
【００１９】
ゲートドライバＹＤは制御信号ＣＴＹの制御により各垂直走査期間において黒挿入用に複数のゲート線Ｙ１〜Ｙｍを選択して各行の画素スイッチング素子Ｗを約４Ｈ／５期間ずつ完全に導通させるように駆動信号を選択ゲート線Ｙに供給し、さらに階調表示用に複数のゲート線Ｙ１〜Ｙｍを選択して各行の画素スイッチング素子Ｗを約４Ｈ／５期間ずつ完全に導通させるように駆動信号を選択ゲート線Ｙに供給する。画像データ変換回路４は変換結果の出力画素データＤＯとして得られる１行分の黒挿入用画素データＢおよび４行分の階調表示用画素データＳを順次出力し、ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照してこれら黒挿入用画素データＢおよび階調表示用画素データＳをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。
【００２０】
ゲートドライバＹＤが例えばゲート線Ｙ１を駆動電圧により駆動してゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。また、ゲートドライバＹＤは補償電圧発生回路６からの補償電圧Ｖeを補助容量Ｃｓの他端となる補助容量線Ｃ１に出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを約４Ｈ／５期間だけ完全に導通させた直後にこれら画素スイッチング素子Ｗを非導通にする非駆動電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときにこれらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。
【００２１】
図２はゲートドライバＹＤのゲート線駆動回路を詳細に示す。ゲート線駆動回路はゲート線Ｙ１〜Ｙｍを階調表示用および黒挿入用にそれぞれ選択するシフトレジスタ部ＳＲと、シフトレジスタ部ＳＲによって階調表示用および黒挿入用にそれぞれ選択されるゲート線に対して駆動信号を出力する出力回路１２とを備える。
【００２２】
具体的には、シフトレジスタ部ＳＲが第１クロック信号ＣＫＡ１〜ＣＫＡ４に応答して第１スタート信号ＳＴＨＡをシフトする階調表示用シフトレジスタ１０と、第１クロック信号ＣＫＡ１〜ＣＫＡ４に同期した第２クロック信号ＣＫＢ１〜ＣＫＢ４に応答して第２スタート信号ＳＴＨＢをシフトする黒挿入用シフトレジスタ１１からなる。出力回路１２は階調表示用シフトレジスタ１０に保持された第１スタート信号ＳＴＨＡのシフト位置によって選択されるゲート線Ｙに対して第１出力イネーブル信号ＯＥＡ１および第２出力イネーブル信号ＯＥＡ２の一方の制御により駆動信号を出力し、黒挿入用シフトレジスタ１１に保持された第２スタート信号ＳＴＨＢのシフト位置によって選択されるゲート線Ｙに対して第３出力イネーブル信号ＯＥＢの制御により駆動信号を出力するように構成される。また、ゲート線Ｙ１〜Ｙｍは奇数番目のゲート線Ｙ１，Ｙ３，Ｙ５，…からなる第１ゲート線グループと偶数番目のゲート線Ｙ２，Ｙ４，Ｙ６，…からなる第２グループとに２分割され、これら第１および第２グループは全ＯＣＢ液晶画素ＰＸの初期化処理において第１および第２グループ選択信号ＧＯＮ１，ＧＯＮ２により交互に選択される。第１グループ選択信号ＧＯＮ１，第２グループ選択信号ＧＯＮ２、第１クロック信号ＣＫＡ１〜ＣＫＡ４、第１スタート信号ＳＴＨＡ、第２クロック信号ＣＫＢ１〜ＣＫＢ４、第２スタート信号ＳＴＨＢ、第１出力イネーブル信号ＯＥＡ１、第２出力イネーブル信号ＯＥＡ２、および第３出力イネーブル信号ＯＥＢはいずれもコントローラ５から供給される制御信号ＣＴＹに含まれる信号である。
【００２３】
図３はシフトレジスタ部ＳＲの構造を概略的に示す。階調表示用シフトレジスタ１０および黒挿入用シフトレジスタ１１の各々はゲート線Ｙ１〜Ｙｍにそれぞれ割り当てられ４個おきに直列に接続されるｍ段のレジスタＲ１〜Ｒｍからなる。レジスタＲ１，Ｒ５，Ｒ９，Ｒ１３，…が第１のサブシフトレジスタとして直列に接続され、レジスタＲ２，Ｒ６，Ｒ１０，Ｒ１４，…が第２のサブシフトレジスタとして直列に接続され、レジスタＲ３，Ｒ７，Ｒ１１，Ｒ１５，…が第３のサブシフトレジスタとして直列に接続され、レジスタＲ４，Ｒ８，Ｒ１２，Ｒ１６，…が第４のサブシフトレジスタとして直列に接続される。第１スタート信号ＳＴＨＡおよび第２スタート信号ＳＴＨＢはいずれもゲート線Ｙ１，Ｙ２，Ｙ３，およびＹ４にそれぞれ割り当てられたレジスタＲ１，Ｒ２，Ｒ３，およびＲ４に並列的に入力される。階調表示用シフトレジスタ１０において、第１のサブシフトレジスタは第１クロック信号ＣＫＡ１に応答してレジスタＲ１からレジスタＲｍ−３に向かう方向に第１スタート信号ＳＴＨＡをシフトし、第２のサブシフトレジスタは第１クロック信号ＣＫＡ２に応答してレジスタＲ２からレジスタＲｍ−２に向かう方向に第１スタート信号ＳＴＨＡをシフトし、第３のサブシフトレジスタは第１クロック信号ＣＫＡ３に応答してレジスタＲ３からレジスタＲｍ−１に向かう方向に第１スタート信号ＳＴＨＡをシフトし、第４のサブシフトレジスタは第１クロック信号ＣＫＡ４に応答してレジスタＲ４からレジスタＲｍに向かう方向に第１スタート信号ＳＴＨＡをシフトする。黒挿入用シフトレジスタ１１において、第１のサブシフトレジスタは第２クロック信号ＣＫＢ１に応答してレジスタＲ１からレジスタＲｍ−３に向かう方向に第２スタート信号ＳＴＨＢをシフトし、第２のサブシフトレジスタは第２クロック信号ＣＫＢ２に応答してレジスタＲ２からレジスタＲｍ−２に向かう方向に第２スタート信号ＳＴＨＢをシフトし、第３のサブシフトレジスタは第２クロック信号ＣＫＢ３に応答してレジスタＲ３からレジスタＲｍ−１に向かう方向に第２スタート信号ＳＴＨＢをシフトし、第４のサブシフトレジスタは第２クロック信号ＣＫＢ４に応答してレジスタＲ４からレジスタＲｍに向かう方向に第２スタート信号ＳＴＨＢをシフトする。階調表示用シフトレジスタ１０の全レジスタＲ１〜Ｒｍは各々第１スタート信号ＳＴＨＡを保持した状態で高レベルとなる対応ゲート線Ｙの選択信号を出力する出力端を有する。黒挿入用シフトレジスタ１１の全レジスタＲ１〜Ｒｍは各々第２スタート信号ＳＴＨＢを保持した状態で高レベルとなる対応ゲート線Ｙの選択信号を出力する出力端を有する。
【００２４】
出力回路１２はｍ個のＡＮＤゲート回路１３、ｍ個のＡＮＤゲート回路１４、ｍ個のＯＲゲート回路１５、およびレベルシフタ１６を含む。ｍ個のＡＮＤゲート回路１３は階調表示用シフトレジスタ１０から得られるゲート線Ｙ１〜Ｙｍの選択信号を第１出力イネーブル信号ＯＥＡ１および第２出力イネーブル信号ＯＥＡ２の一方の制御によりｍ個のＯＲゲート回路１５にそれぞれ出力するように接続される。第１出力イネーブル信号ＯＥＡ１は高レベルに設定された状態で選択信号の出力を全奇数番目のＡＮＤゲート回路１３に対して許可し、低レベルに設定された状態で選択信号の出力を全奇数番目のＡＮＤゲート回路１３に対して禁止する。第２出力イネーブル信号ＯＥＡ２は高レベルに設定された状態で選択信号の出力を全偶数番目のＡＮＤゲート回路１３に対して許可し、低レベルに設定された状態で選択信号の出力を全偶数番目のＡＮＤゲート回路１３に対して禁止する。ｍ個のＡＮＤゲート回路１４は黒挿入用シフトレジスタ１１から得られるゲート線Ｙ１〜Ｙｍの選択信号を第３出力イネーブル信号ＯＥＢの制御によりｍ個のＯＲゲート回路１５にそれぞれ出力するように接続される。第３出力イネーブル信号ＯＥＢは高レベルに設定された状態で選択信号の出力を全ＡＮＤゲート回路１４に対して許可し、低レベルに設定された状態で選択信号の出力を全ＡＮＤゲート回路１４に対して禁止する。ここで、第１出力イネーブル信号ＯＥＡ１はソースドライバＸＤから奇数行の画素ＰＸに対して階調表示用に出力される画素電圧Ｖｓの出力期間となる４Ｈ／５期間の前後に各ゲート線Ｙの配線抵抗および寄生容量に依存する時定数に対応した予備駆動期間を加えた所定期間だけ高レベルに設定される。第２出力イネーブル信号ＯＥＡ２はソースドライバＸＤから偶数行の画素ＰＸに対して階調表示用に出力される画素電圧Ｖｓの出力期間となる４Ｈ／５期間の前後に各ゲート線Ｙの配線抵抗および寄生容量に依存する時定数に対応した予備駆動期間を加えた所定期間だけ高レベルに設定される。さらに、第３出力イネーブル信号ＯＥＢはソースドライバＸＤから４行の画素ＰＸに対して黒挿入用に出力される画素電圧Ｖｓの出力期間となる４Ｈ／５期間の前後に各ゲート線Ｙの配線抵抗および寄生容量に依存する時定数に対応した予備駆動期間を加えた所定期間だけ高レベルに設定される。但し、この所定期間は８Ｈ／５期間未満である。
【００２５】
ｍ個のＯＲゲート回路１５は各々対応ＡＮＤゲート回路１３からの選択信号および対応ＡＮＤゲート回路１４からの選択信号をレベルシフタ１６に入力する。また、ｍ個のＯＲゲート回路１５の半分は第１グループ選択信号ＧＯＮ１を奇数番目のゲート線Ｙ１，Ｙ３，Ｙ５，…の選択信号としてそれぞれレベルシフタ１６に入力する奇数番目用であり、残り半分は第２グループ選択信号ＧＯＮ２を偶数番目のゲート線Ｙ２，Ｙ４，Ｙ６，…の選択信号としてそれぞれレベルシフタ１６に入力する偶数番目用である。レベルシフタ１６はｍ個のＯＲゲート回路１５からそれぞれ入力される選択信号の電圧をレベルシフトすることによりポリシリコン薄膜トランジスタＷを導通させる駆動信号に変換してそれぞれゲート線Ｙ１からＹｍに出力するように構成される。
【００２６】
尚、スタート信号ＳＴＨＡ，ＳＴＨＢのシフト方向はコントローラ５から階調表示用シフトレジスタ１０のレジスタＲ１〜Ｒｍおよび黒挿入用シフトレジスタ１１のレジスタＲ１〜Ｒｍに供給される走査方向信号ＤＩＲの制御によって反転可能である。
【００２７】
図４は１．２５倍速の垂直走査速度で黒挿入駆動を行う場合についてゲート線駆動回路の動作を示す。図４では、Ｂが各行の画素ＰＸに共通な黒挿入用画素データを表し、Ｓ１，Ｓ２，Ｓ３，…がそれぞれ１行目，２行目，３行目，…の画素ＰＸに対する階調表示用画素データを表す。＋，−はこれら画素データＢ，Ｓ１，Ｓ２，Ｓ３…が画素電圧Ｖｓに変換されてソースドライバＸＤから出力されるときの信号極性を表す。
【００２８】
第１スタート信号ＳＴＨＡは４Ｈ期間分のパルス幅で階調表示用シフトレジスタ１０に入力されるパルスであり、第１クロック信号ＣＫＡ１〜ＣＫＡ４の各々は４Ｈ当たり１個の割合で階調表示用シフトレジスタ１０に入力される４Ｈ周期のパルスである。但し、クロック信号ＣＫＡ２〜ＣＫＡ４は図４に示すようにクロック信号ＣＫＡ１〜ＣＫＡ３に対して４Ｈ／５期間ずつ遅れた位相で入力される。また、クロック信号ＣＫＡ４のパルスとこれに続くクロック信号ＣＫＡ１のパルスとは８Ｈ／５期間だけずれている。階調表示用シフトレジスタ１０は第１スタート信号ＳＴＨＡを第１クロック信号ＣＫＡ１〜ＣＫＡ４にそれぞれ応答してシフトし、４Ｈ期間ずつゲート線Ｙ１〜Ｙｍを順次選択する選択信号を出力する。ここで、第１クロック信号ＣＫＡ１〜ＣＫＡ４のパルスは４Ｈ期間に含まれる第１番目から４番目の４Ｈ／５期間でそれぞれ立ち上がる形式である。ｍ個のＡＮＤゲート回路１３は第１イネーブル信号ＯＥＡ１，ＯＥＡ２の一方の制御により、階調表示用シフトレジスタ１０から順次得られる選択信号を対応４Ｈ期間に含まれる第２〜第５番目の４Ｈ／５期間の前後に予備駆動期間を付加した所定期間ずつｍ個のＯＲゲート回路１５に順次出力する。ここで、奇数番目のＡＮＤゲート回路１３は対応４Ｈ期間に含まれる第２および第４番目の４Ｈ／５期間の前後に予備駆動期間を付加した所定期間だけ奇数番目のゲート線Ｙに対する選択信号をそれぞれ出力し、偶数番目のＡＮＤゲート回路１３は対応４Ｈ期間に含まれる第３および第５番目の４Ｈ／５期間の前後に予備駆動期間を付加した所定期間だけ偶数番目のゲート線Ｙに対する選択信号をそれぞれ出力する。各選択信号は対応ＯＲゲート回路１５からレベルシフタ１６に供給され、ここで駆動信号に変換され対応ゲート線Ｙに出力される。これに対し、ソースドライバＸＤは階調表示用画素データＳ１，Ｓ２，Ｓ３，…の各々を対応４Ｈ期間に含まれる第２〜第５番目の４Ｈ／５期間において画素電圧Ｖｓに変換し、これらを４Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応４Ｈ期間に含まれる第２〜第５番目の４Ｈ／５期間を基準として駆動される間に１行目〜４行目，５行目〜８行目，９行目〜１２行目，…の液晶画素ＰＸに１行単位に供給される。
【００２９】
他方、第２スタート信号ＳＴＨＢは４Ｈ期間分のパルス幅で黒挿入用シフトレジスタ１０に入力されるパルスであり、第２クロック信号ＣＫＢ１〜ＣＫＢ４は２Ｈ期間当たり１個の割合で黒挿入用シフトレジスタ１１に入力される４Ｈ周期のパルスである。但し、クロック信号ＣＫＢ２〜ＣＫＢ４は図４に示すようにクロック信号ＣＫＢ１〜ＣＫＢ３に対して４Ｈ／５期間ずつ遅れた位相で入力される。また、クロック信号ＣＫＢ４のパルスとこれに続くクロック信号ＣＫＢ１のパルスとは８Ｈ／５期間だけずれている。黒挿入用シフトレジスタ１１は第２スタート信号ＳＴＨＢを第２クロック信号ＣＫＢ１〜ＣＫＢ４に応答してシフトし、４Ｈ期間ずつゲート線Ｙ１〜Ｙｍを順次選択する選択信号を出力する。第２クロック信号ＣＫＢ１〜ＣＫＢ４のパルスは４Ｈ期間に含まれる第２番目から５番目の４Ｈ／５期間でそれぞれ立ち上がる形式である。ｍ個のＡＮＤゲート回路１４は第３イネーブル信号ＯＥＢの制御により、黒挿入用シフトレジスタ１１から順次得られる選択信号を４Ｈ期間に含まれる第１番目の４Ｈ／５期間の前後に予備駆動期間を付加した所定期間に４ライン分ずつｍ個のＯＲゲート回路１５に一緒に出力する。各選択信号は対応ＯＲゲート回路１５からレベルシフタ１６に供給され、ここで駆動信号に変換され対応ゲート線Ｙに出力される。これに対し、ソースドライバＸＤは黒挿入用画素データＢ，Ｂ，Ｂ，…の各々を対応４Ｈ期間に含まれる第１番目の４Ｈ／５期間において画素電圧Ｖｓに変換し、これらを４Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応４Ｈ期間の第１番目の４Ｈ／５期間を基準として駆動される間に１行目〜４行目，５行目〜８行目，９行目〜１２行目，…の液晶画素ＰＸに４行単位に供給される。図４では、第１スタート信号ＳＴＨＡと第２スタート信号ＳＴＨＢとが比較的短い間隔で入力されているが、実際には階調表示用の電圧保持期間に対する黒挿入用の電圧保持期間の割合が黒挿入率に適合するように離して入力される。また、第２スタート信号ＳＴＨＢは最初の入力時点よりも８Ｈだけ遅れてもう一度入力されることが好ましい。これにより、各ゲート線Ｙが黒挿入用に２回駆動されることになる。従って、４Ｈ／５期間という短い期間に対応画素電極ＰＥの電位を黒挿入用の大きな画素電圧Ｖｓまで遷移させることが難しい場合でも、確実に画素電圧Ｖｓを画素電極ＰＥに設定できる。上述の８Ｈの遅れは黒挿入用の画素電圧Ｖｓの極性を揃えるために必要とされる。尚、最終行付近の画素ＰＸに対する黒挿入は例えば図４の左下部分に示すように先行フレームから連続することになる。
【００３０】
本実施形態では、各ゲート線Ｙに対する駆動信号の出力期間がこのゲート線Ｙよりも先に駆動されるゲート線Ｙに対する駆動信号の出力期間に部分的に重複する。すなわち、各ゲート線Ｙが配線抵抗や寄生容量に依存した大きな時定数を持ち駆動信号に対応した電位変化に時間を要する場合でも、この電位変化が先に駆動されるゲート線Ｙの駆動中に開始されるため、先に駆動されるゲート線Ｙの駆動が終了するまでに対応スイッチング素子Ｗを完全な導通状態に近づけることができる。従って、このスイッチング素子Ｗを介して液晶画素ＰＸに印加される画素電圧の遷移不足を解消できる。
【００３１】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示すゲートドライバのゲート線駆動回路を詳細に示す図である。
【図３】図２に示すシフトレジスタ部の構成を概略的に示す図である。
【図４】１．５倍速の垂直走査速度で黒挿入駆動を行う場合についてゲート線駆動回路の動作を示すタイムチャートである。
【符号の説明】
【００３３】
１…アレイ基板、２…対向基板、３…液晶層、４…画像データ変換回路、５…コントローラ、６…補償電圧発生回路、７…階調基準電圧発生回路、１０…階調表示用シフトレジスタ、１１…黒挿入用シフトレジスタ、１２…出力回路、１３，１４…ＡＮＤゲート回路、１５…ＯＲゲート回路、１６…レベルシフタ、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＬＣ…液晶容量、Ｃｓ…補助容量、Ｃ…補助容量線、ＰＸ…液晶画素、ＳＲ…シフトレジスタ部、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＣＮＴ…表示パネル制御回路、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。
【図１】
2006058638.tif 000003
【図２】
2006058638.tif 000004
【図３】
2006058638.tif 000005
【図４】
2006058638.tif 000006