(57)【要約】【課題】高圧側と低圧側の間に一対以上のノーマリ・オンの半導体スイッチング素子が直列に接続されている場合、ゲート駆動回路の異常動作時に各半導体スイッチング素子に流れる過電流を抑制する。【解決手段】ノーマリ・オン（ディプレッション型）のハイアーム側半導体スイッチング素子１５ａ〜１５ｃと、同じくノーマリ・オンのローアーム側半導体スイッチング素子１７ａ〜１７ｃとを直列に接続している場合に、各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの各ゲートを、抵抗１９ａ〜１９ｃ，２１ａ〜２１ｃを介してそれぞれ電源Ｂのマイナス（−）側に接続する。【選択図】図１
2006223032.tif 000002
【特許請求の範囲】
【請求項１】
電源の高圧側と低圧側との間に直列に接続されて、入力側の駆動回路からの信号に応じてオンオフする少なくとも一対のノーマリ・オンの半導体スイッチング素子と、
前記各半導体スイッチング素子の入力側に接続されて前記駆動回路の異常時の当該各半導体スイッチング素子のオン動作を防止する抵抗と
を備えるスイッチング装置。
【請求項２】
請求項１に記載のスイッチング装置であって、
前記抵抗と前記半導体スイッチング素子との接続点と前記駆動回路との間に接続されるコンデンサをさらに備えるスイッチング装置。
【請求項３】
請求項１または請求項２に記載のスイッチング装置であって、
高圧側の前記半導体スイッチング素子と低圧側の前記半導体スイッチング素子との接続点が負荷に接続されることを特徴とするスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の高圧側と低圧側との間に少なくとも一対のノーマリ・オンの半導体スイッチング素子が直列に接続されてなるスイッチング装置に関するものである。
【背景技術】
【０００２】
近年、環境意識の高まりからガソリンエンジンとモータの双方を動力源として用いるハイブリッド自動車（ＨＥＶ）が注目されている。これらのＨＥＶをはじめとして電気自動車においてもモータを駆動するためにインバータ装置が用いられている。
【０００３】
図３は一般的なインバータ装置１を示すブロック図である。この図３に示したインバータ装置１は、車両走行用の三相交流電動機であるモータ２を駆動する三相インバータであって、例えばＮチャネルのパワーＭＯＳＦＥＴ（Ｎ−ＭＯＳ）が使用された６つの半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃを有するスイッチング装置として構成されている。
【０００４】
ハイアーム側半導体スイッチング素子３ａ，３ｂ，３ｃのドレインは電源Ｂのプラス（＋）側に共に接続され、同じくその各ソースはそれぞれ同相のローアーム側半導体スイッチング素子４ａ，４ｂ，４ｃの各ドレインに接続されている。また、ローアーム側半導体スイッチング素子４ａ，４ｂ，４ｃのソースは共に電源Ｂのマイナス（−）側に接続されている。そして、ハイアーム側半導体スイッチング素子３ａ，３ｂ，３ｃの各ソースとローアーム側半導体スイッチング素子４ａ，４ｂ，４ｃの各ドレインとの接続点の電圧が、モータ２のＵ相、Ｖ相及びＷ相の各相に接続される。
【０００５】
そして、これらの各半導体スイッチング素子３ａ〜３ｃ，４ａ〜４ｃは、ゲート駆動回路５からそれぞれのゲート端子に与えられる制御信号に応じたタイミングでオンオフする。
【０００６】
尚、各半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃとしては、一般的なインバータで使用されているものであれば図３のようなパワーＭＯＳＦＥＴに限られず、パワー接合トランジスタまたはＩＧＢＴなどの他の半導体スイッチング素子が使用されることもある。
【０００７】
近年、インバータ装置１に用いられる半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃとして、大電流及び高耐圧を可能にする化合物半導体デバイスが多く開発されており、ノーマリ・オン（ディプレッション型）の半導体デバイスが開発されている。
【０００８】
このノーマリ・オンの半導体デバイスは、ノーマリ・オフの半導体デバイスと異なり、ゲート電圧を印加しないときにおいてもドレイン電流が流れる。
【０００９】
ノーマリ・オンの半導体デバイスは、製造が比較的容易であることから、この半導体デバイスを用いてインバータ装置１を構成することは非常に有意義である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ここで、図４はノーマリ・オフのＮ−ＭＯＳのゲート・ソース間電圧ＶGSとドレイン電流ＩDとの関係を示す図、図５はノーマリ・オンのＮ−ＭＯＳのゲート・ソース間電圧ＶGSとドレイン電流ＩDとの関係を示す図をそれぞれ示している。
【００１１】
ノーマリ・オフの半導体デバイス（半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃ）では、図４に示すように、ゲート電圧が印加されていないときにはチャネルが形成されず、ドレイン電流ＩDが流れない。したがって、ゲート駆動回路５になんらかの異常が発生した場合であっても、ドレイン電流ＩDが流れ続けることはない。
【００１２】
一方、ノーマリ・オンの半導体デバイスは、図５の如く、ゲート電圧が印加されていない（即ちゼロである）ときに、チャネルが存在するためドレイン電流ＩDSSが流れる。この場合において、ノーマリ・オンの半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃにマイナスのゲート電圧Ｖｐを印加してオフにしなければならないときに、何らかの事情でゲート駆動回路５に異常が発生してゲート・ソース間電圧ＶGSが０となってしまった場合には、半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃにドレイン電流ＩDSSが流れ続けて過電流が発生してしまう。
【００１３】
ところが、従来、半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃとしてノーマリ・オンの半導体デバイスを使用する場合に、過電流についての対策がなされていなかった。このため、図３の構成においてゲート駆動回路５に異常が起きた場合、半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃに過電流が流れ続け、最悪の場合には、その自己発熱により半導体スイッチング素子３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃが破壊されるおそれがあった。
【００１４】
そこで、本発明の課題は、ゲート駆動回路の異常動作時に半導体スイッチング素子に流れる過電流を容易に抑制することができるスイッチング装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決すべく、請求項１に記載の発明は、電源の高圧側と低圧側との間に直列に接続されて、入力側の駆動回路からの信号に応じてオンオフする少なくとも一対のノーマリ・オンの半導体スイッチング素子と、前記各半導体スイッチング素子の入力側に接続されて前記駆動回路の異常時の当該各半導体スイッチング素子のオン動作を防止する抵抗とを備えるものである。
【００１６】
請求項２に記載の発明は、請求項１に記載のスイッチング装置であって、前記抵抗と前記半導体スイッチング素子との接続点と前記駆動回路との間に接続されるコンデンサをさらに備えるものである。
【００１７】
請求項３に記載の発明は、請求項１または請求項２に記載のスイッチング装置であって、高圧側の前記半導体スイッチング素子と低圧側の前記半導体スイッチング素子との接続点が負荷に接続されるものである。
【発明の効果】
【００１８】
請求項１に記載の発明のスイッチング装置は、電源の高圧側と低圧側との間に少なくとも一対のノーマリ・オンの半導体スイッチング素子を直列に接続した構成の場合、駆動回路に異常が発生して各半導体スイッチング素子の入力側の電圧がゼロになると、この両半導体スイッチング素子がオンとなって電流が流れようとする。しかしながら、各半導体スイッチング素子の入力側に抵抗が接続されているので、各半導体スイッチング素子の電圧降下と、抵抗により調整された当該各半導体スイッチング素子の入力側の電位とのバランスにより、駆動回路の異常時において、当該各半導体スイッチング素子のオン動作が防止され、各半導体スイッチング素子に過電流が継続的に流れる事態が防止される。しかも、簡単な構成で過電流を防止できるため、過電流保護のためにスイッチング装置が大型化するのを防止できる。
【００１９】
請求項２に記載の発明のスイッチング装置は、駆動回路と半導体スイッチング素子との間にコンデンサを接続しているので、駆動回路が正常に駆動している場合には、この駆動回路からの電圧を各半導体スイッチング素子に与える一方、駆動回路が異常状態となって当該駆動回路からの出力が停止された場合に、各半導体スイッチング素子を駆動回路から容易に遮断することができる。
【００２０】
かかる過電流防止可能なスイッチング装置は、請求項３に記載の発明のスイッチング装置のように、高圧側の半導体スイッチング素子と低圧側の半導体スイッチング素子との接続点からの出力が負荷に与えられる回路構成のものに対して好適である。
【発明を実施するための最良の形態】
【００２１】
＜構成＞
図１は本発明の一の実施の形態に係るスイッチング装置１１を示す回路ブロック図である。
【００２２】
このスイッチング装置１１は、ハイブリッド自動車（ＨＥＶ）等の電気自動車の走行用のモータ１３を駆動するための三相インバータ装置であって、図１の如く、Ｕ，Ｖ，Ｗの各相のそれぞれにおいて、ノーマリ・オン（ディプレッション型）のＮ−ＭＯＳが適用されたハイアーム側半導体スイッチング素子１５ａ，１５ｂ，１５ｃと、同じくノーマリ・オン（ディプレッション型）のＮ−ＭＯＳが適用されたローアーム側半導体スイッチング素子１７ａ，１７ｂ，１７ｃとが直列に接続されている。そして、この各半導体スイッチング素子１５ａ〜１５ｃ，１７ａ〜１７ｃの各ゲート（入力側）は、抵抗１９ａ，１９ｂ，１９ｃ，２１ａ，２１ｂ，２１ｃを介してそれぞれ電源Ｂのマイナス（−）側に接続されており、さらに、ゲート駆動回路（駆動回路）２４から各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲートに至る各経路に、それぞれコンデンサ２３ａ，２３ｂ，２３ｃ，２５ａ，２５ｂ，２５ｃが介装されている。
【００２３】
ハイアーム側半導体スイッチング素子１５ａ，１５ｂ，１５ｃのドレインは電源Ｂのプラス（＋）側に共に接続され、同じくその各ソースはそれぞれ同相のローアーム側半導体スイッチング素子１７ａ，１７ｂ，１７ｃの各ドレインに接続されている。また、ローアーム側半導体スイッチング素子１７ａ，１７ｂ，１７ｃのソースは共に電源Ｂのマイナス（−）側に接続されている。
【００２４】
また、ハイアーム側半導体スイッチング素子１５ａ，１５ｂ，１５ｃの各ソースとローアーム側半導体スイッチング素子１７ａ，１７ｂ，１７ｃの各ドレインとの接続点の電圧が、モータ２のＵ相、Ｖ相及びＷ相の各相に接続される。
【００２５】
そして、これらの各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃは、ゲート駆動回路２４からそれぞれのゲート端子に与えられる制御信号に応じたタイミングでオンオフする。
【００２６】
各抵抗１９ａ，１９ｂ，１９ｃ，２１ａ，２１ｂ，２１ｃは、ゲート駆動回路２４に異常が発生して各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲート電圧の入力がゼロになったときに、各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲート・ソース間に同じ大きさの負のバイアスをかけるためのもので、それぞれの抵抗値が例えば数ｋΩの同等の値に設定され、それぞれ、各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲートと電源Ｂのマイナス（−）側との間に介装されている。
【００２７】
コンデンサ２３ａ，２３ｂ，２３ｃ，２５ａ，２５ｂ，２５ｃは、ゲート駆動回路２４が正常に駆動している場合に、このゲート駆動回路２４からの電圧を各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲートに与える一方、ゲート駆動回路２４が異常状態となって当該ゲート駆動回路２４からの出力が停止された（即ち、継続してゼロとなった）場合に、各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲートをゲート駆動回路２４から容易に遮断するためのものである。
【００２８】
尚、このコンデンサ２３ａ，２３ｂ，２３ｃ，２５ａ，２５ｂ，２５ｃと抵抗１９ａ，１９ｂ，１９ｃ，２１ａ，２１ｂ，２１ｃとは微分回路を形成しており、ゲート駆動回路２４から正常な電圧が出力される場合は、微分回路で波形変換された電圧が各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲート電圧として印加されることになる。
【００２９】
また、ゲート駆動回路２４が異常となって各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃへの駆動電圧が停止される場合は、各コンデンサ２３ａ，２３ｂ，２３ｃ，２５ａ，２５ｂ，２５ｃから各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃのゲートに印加される電圧がゼロとなるよう構成されている。
【００３０】
＜動作＞
上記構成のスイッチング装置の動作を説明する。ここではＵ相の一対の半導体スイッチング素子１５ａ，１７ａの動作例を説明する。図２は、スイッチング装置１１のＵ相に係る構成を示す回路ブロック図である。
【００３１】
まず、ゲート駆動回路２４が正常であり、図２中の一対の入力端子２７，２９にゲート駆動回路２４からの駆動電圧が交互に入力されて、ハイアーム側半導体スイッチング素子１５ａとローアーム側半導体スイッチング素子１７ａが交互にオンオフする場合、各半導体スイッチング素子１５ａ，１７ａにそれぞれ対応する各コンデンサ２３ａ，２５ａと各抵抗１９ａ，２１ａとが微分回路を形成しているため、ゲート駆動回路２４からの駆動電圧がこの微分回路により波形変換されて、各半導体スイッチング素子１５ａ，１７ａにゲート電圧として印加される。そして、各半導体スイッチング素子１５ａ，１７ａのゲート閾値電圧（負の値）に対してゲート電圧が高い場合に各半導体スイッチング素子１５ａ，１７ａがそれぞれオンする一方、そのゲート閾値電圧（負の値）に対してゲート電圧が低い場合に各半導体スイッチング素子１５ａ，１７ａがそれぞれオフする。
【００３２】
これにより、両半導体スイッチング素子１５ａ，１７ａが交互にオンオフを繰り返すようになり、両半導体スイッチング素子１５ａ，１７ａの接続点である点Ｂの電圧は、高圧（＋Ｂ）と低圧とが交互に繰り返し切り替わり、これがモータ１３（図１）のＵ相の駆動電圧として印加される。かかる動作は、Ｖ相及びＷ相についても同様である。
【００３３】
次に、ゲート駆動回路２４に何らかの異常が生じてこれが機能しなくなった場合の各半導体スイッチング素子１５ａ，１７ａの誤動作防止を説明する。
【００３４】
この場合、ゲート駆動回路２４からの駆動電圧はゼロとなり、コンデンサ２３ａ，２５ａを通じて両半導体スイッチング素子１５ａ，１７ａの各ゲートに印加される電圧もゼロとなる。このとき、両半導体スイッチング素子１５ａ，１７ａはノーマリ・オンの半導体デバイスであるためオンとなり、ドレイン電流が流れようとする。
【００３５】
ところで、両半導体スイッチング素子１５ａ，１７ａにドレイン電流が流れると、この各半導体スイッチング素子１５ａ，１７ａのそれぞれで電圧降下が生じる。この場合、図２中の点Ｂの電位は、電源Ｂのマイナス（−）に対して、ローアーム側半導体スイッチング素子１７ａのソース・ドレイン間の電圧降下分だけ高くなる。この点Ｂの電位は、ハイアーム側半導体スイッチング素子１５ａのソース電位となる。
【００３６】
一方、上述のように、ゲート駆動回路２４からの駆動電圧がゼロであるため、図２中の点Ａの電位はゼロである。この点Ａの電位は、ハイアーム側半導体スイッチング素子１５ａのゲート電位である。
【００３７】
そうすると、ハイアーム側半導体スイッチング素子１５ａにおいては、ソース電位に対して負のバイアスがゲート電位として印加されることになる。即ち、図５において、ノーマリ・オンのＮ−ＭＯＳのゲート・ソース間電圧ＶGSが負の値になり、このゲート・ソース間電圧ＶGSが、負のゲート閾値電圧Ｖｐよりもさらに小さければ、ドレイン電流ＩDがゼロとなる。
【００３８】
このように、ハイアーム側半導体スイッチング素子１５ａに流れるドレイン電流が遮断されると、このハイアーム側半導体スイッチング素子１５ａに直列に接続されたローアーム側半導体スイッチング素子１７ａのドレイン電流も遮断される。したがって、両半導体スイッチング素子１５ａ，１７ａに過電流が継続的に流れる事態が防止される。かかる動作及び効果は、Ｖ相及びＷ相についても同様である。
【００３９】
また、各半導体スイッチング素子１５ａ，１５ｂ，１５ｃ，１７ａ，１７ｂ，１７ｃに過電流が流れるのを防止するために、抵抗１９ａ，１９ｂ，１９ｃ，２１ａ，２１ｂ，２１ｃとコンデンサ２３ａ，２３ｂ，２３ｃ，２５ａ，２５ｂ，２５ｃという極めて簡素な構成を加えるだけで済むので、過電流保護のために大型化するのを避けることができ便利である。
【００４０】
尚、上記実施の形態では、スイッチング装置１１としてインバータ装置を例に挙げて説明したが、電源Ｂの高圧（プラス）側と低圧（マイナス）側との間に複数のノーマリ・オンの半導体スイッチング素子が直列に接続された構成であれば、どのような装置にも適用できることは言うまでもない。
【図面の簡単な説明】
【００４１】
【図１】本発明の一の実施の形態に係るスイッチング装置を示す回路ブロック図である。
【図２】本発明の一の実施の形態に係るスイッチング装置の一部分を示す回路ブロック図である。
【図３】従来のスイッチング装置を示す回路ブロック図である。
【図４】ノーマリ・オフのＮ−ＭＯＳのゲート・ソース間電圧とドレイン電流との関係を示す図である。
【図５】ノーマリ・オンのＮ−ＭＯＳのゲート・ソース間電圧とドレイン電流との関係を示す図である。
【符号の説明】
【００４２】
１１  スイッチング装置
１３  モータ
１５ａ，１５ｂ，１５ｃ  ハイアーム側半導体スイッチング素子
１７ａ，１７ｂ，１７ｃ  ローアーム側半導体スイッチング素子
１９ａ，１９ｂ，１９ｃ，２１ａ，２１ｂ，２１ｃ  抵抗
２３ａ，２３ｂ，２３ｃ，２５ａ，２５ｂ，２５ｃ  コンデンサ
２４  ゲート駆動回路
【図１】
2006223032.tif 000003
【図２】
2006223032.tif 000004
【図３】
2006223032.tif 000005
【図４】
2006223032.tif 000006
【図５】
2006223032.tif 000007