(57)【要約】【課題】複数種のマイクロプロセッサユニットボードと、複数種のスレーブボードとの組合毎にシステムＬＳＩの変更を必要としないフレキシブルコントロールシステムを提供すること。【解決手段】本発明は、マイクロプロセッサユニットを備えるマイクロプロセッサユニットボードと、入出力制御部などの固有仕様による回路構成が備わるスレーブボードとを有し、前記マイクロプロセッサユニットボードと前記スレーブボードとのバス仕様を含むデータの受け渡し仕様の整合を行う書き換え可能なるシステムＬＳＩを前記マイクロプロセッサユニットボードに設け、前記システムＬＳＩに書き込む複数のプログラム・論理が格納されるプログラマブルメモリを前記スレーブボードに設け、前記マイクロプロセッサユニットボードと前記スレーブボードとの組合わせに対応する前記プログラム・論理の選択により、前記整合を行うことを特徴とする。【選択図】  図１
2006107086.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサユニットを備えるマイクロプロセッサユニットボードと、入出力制御部などの固有仕様による回路構成が備わるスレーブボードとを有し、
前記マイクロプロセッサユニットボードと前記スレーブボードとのバス仕様を含むデータの受け渡し仕様の整合を行う書き換え可能なるシステムＬＳＩを前記マイクロプロセッサユニットボードに設け、
前記システムＬＳＩに書き込む一つ、あるいは複数のプログラム・論理が格納されるプログラマブルメモリを前記スレーブボードに設け、
前記マイクロプロセッサユニットボードと前記スレーブボードとの組合わせに対応する前記プログラム・論理の選択により、前記整合を行うことを特徴とするフレキシブルコントロールシステム。
【請求項２】
請求項１記載のフレキシブルコントロールシステムにおいて、
前記マイクロプロセッサユニットボードと前記スレーブボードとの組合わせを検知する組合わせ検知機能を有し、前記組合わせの仕様のプログラムを選択する機能を有することを特徴とするフレキシブルコントロールシステム。
【請求項３】
請求項２記載のフレキシブルコントロールシステムにおいて、
前記組合わせ検知機能に無線機能を用いたことを特徴とするフレキシブルコントロールシステム。
【請求項４】
請求項１〜３記載の何れか一つに記載されたフレキシブルコントロールシステムにおいて、
前記システムＬＳＩの書き換え指令により、新たなプログラム・論理のデータを前記プログラマブルメモリに入れ替えたり、前記論理のデータで変更後の機能で立ち上げることが可能なようにすることを特徴とするフレキシブルコントロールシステム。
【請求項５】
請求項１〜４記載の何れか一つに記載されたフレキシブルコントロールシステムにおいて、
前記システムＬＳＩのピン仕様の初期設定に際し、ハード損傷を抑えるようにしたことを特徴とするフレキシブルコントロールシステム。
【請求項６】
請求項１〜５記載の何れか一つに記載されたフレキシブルコントロールシステムにおいて、
前記マイクロプロセッサユニットと異なるバス仕様の主メモリを含む固有機能を前記マイクロプロセッサユニットボードまたは前記スレーブボードに設け、
前記マイクロプロセッサユニットと前記固有機能との前記整合を前記システムＬＳＩを介して行うことを特徴とするフレキシブルコントロールシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロプロセッサユニット（ＭＰＵ：ＭｉｃｒｏｐｒｏｃｅｓｓｉｎｇＵｉｎｔ）と、システム制御を司る大規模集積回路（ＬＳＩ：Ｌａｒｇｅ−Ｓｃａｌｅ
Ｉｎｔｅｇｒａｔｉｏｎ  Ｃｉｒｃｕｉｔ）と、入出力（Ｉ／Ｏ：Ｉｎｐｕｔ  Ａｎｄ
Ｏｕｔｏｕｔ）制御部とを組み合わせてシステムを構成するボードコンピュ−テングシステムに係わり、特に、組込み制御用コントロールシステムに用いられるフレキシブルコントローラに関する。
【背景技術】
【０００２】
従来、組込み制御用コントロールシステムにおいて、比較的小さなシステムではＩ／Ｏ制御部の部品点数なども少なく簡易なことから、マイクロプロセッサユニット（ＭＰＵ）、大規模集積回路（ＬＳＩ）、およびシステムを制御するための回路とが形成された制御システム制御コントローラ部と、Ｉ／Ｏ制御部などが一枚の回路基板、すなわちボードに実装されて構成されていた。
【０００３】
一方、Ｉ／Ｏ制御部の部品点数が多く、大規模化された組込み制御コントローラシステムにおいては、マイクロプロセッサユニット（ＭＰＵ）、大規模集積回路（ＬＳＩ）がマイクロプロセッサユニットボード（ＭＰＵボード）として、Ｉ／Ｏ制御部等がスレーブボードとして分離し、このスレーブボードを複数枚搭載可能なマザーボードを経由してバス接続する構成され、これらのボードを筐体へ納めるためのシャーシ等に収納する構成が採用されている。
【０００４】
このマイクロプロセッサユニットボード（ＭＰＵボード）上のシステム制御部コントローラ部には、システムＬＳＩとして論理が固定化される方式と、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）による変更可能な方式がある。論理を変更可能にする目的は、プログラムのバグ修正のため等である。
【０００５】
この方式ではスレーブボードがバスなどの同一接続仕様においては、マイクロプロセッサユニット（ＭＰＵ）の性能や機能により、マイクロプロセッサユニットボード（ＭＰＵボード）は選択的交換が可能である。この例として、特許文献１（特開２００１−３２２０７８号公報）が挙げられる。
【０００６】
これに対してＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）のマイクロプロセッサユニットボード（ＭＰＵボード）は通常マザーボード機能を兼ねるが、Ｉ／Ｏ制御部機能とバス構成等により分離することにより拡張性を持たせている。上記ＦＰＧＡを用いた事例として、ＦＰＧＡの搭載がスレーブボード側にあるため、バス構成・複数枚化には適用できない方式である。この例として、特許文献２（特開平１１−１１９９７１号公報）等があげられる。
【０００７】
一般的なＦＰＧＡの使用例としては、特許文献３（特開平１１−１６７５４４号公報）のようにＩ／Ｏ制御部としての機能をフレキシブルに変えるものや、特許文献４（特開２００３−１７７８０６号公報）のようにコード変換のように固有機能の変更を目的とした構成など多数ある。
【０００８】
【特許文献１】特開２００１−３２２０７８号公報
【特許文献２】特開平１１−１１９９７１号公報
【特許文献３】特開平１１−１６７５４４号公報
【特許文献４】特開２００３−１７７８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
マイクロプロセッサユニットボード（ＭＰＵボード）を標準化することにより、スレーブボードの接続において、固有のバス仕様で固定する場合においても、マイクロプロセッサユニットＭＰＵの性能・機能により選択的交換が容易に可能である。
【００１０】
しかし、この場合、マイクロプロセッサユニットボード（ＭＰＵボード）の接続仕様は固有バス仕様に固定したボードとして作成する必要がある。通常、大規模システム内には複数のバス構成をその性能、大きさなどから取捨選択している。
【００１１】
つまり、数種類のマイクロプロセッサユニット（ＭＰＵ）と、数種類のバス仕様の組合わせに対応するためのシステムＬＳＩの回路仕様の数はその種類の掛け算の数となる。これを全てスレーブボード側で対応するのは、複数枚の構成を考えると変更箇所が多いことから、マイクロプロセッサユニットボード（ＭＰＵボード）で吸収する必要がある。そのバス仕様毎に合うシステムＬＳＩを変更する必要がある。
【００１２】
また、上記マイクロプロセッサユニット（ＭＰＵ）の動作プログラムを格納するメモリにおいても、メモリの値段・容量・インターフェース（Ｉ／Ｆ）仕様・揮発性／不揮発性などを選択して拡張や、仕様変更などをして対応をする必要がある。
【００１３】
本発明は、上記の問題に対処し、複数種のマイクロプロセッサユニットボードと、複数種のスレーブボードとの組合毎にシステムＬＳＩの基板上の回路構成を変更することなくフレキシブルコントロールシステムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、マイクロプロセッサユニットを備えるマイクロプロセッサユニットボードと、入出力制御部などの固有仕様による回路構成が備わるスレーブボードとを有し、前記マイクロプロセッサユニットボードと前記スレーブボードとのバス仕様を含むデータの受け渡し仕様の整合を行う書き換え可能なるシステムＬＳＩを前記マイクロプロセッサユニットボードに設け、前記システムＬＳＩに書き込む複数のプログラム・論理が格納されるプログラマブルメモリを前記スレーブボードに設け、前記マイクロプロセッサユニットボードと前記スレーブボードとの組合わせに対応する前記プログラム・論理の選択により、前記整合を行うことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、書き換え可能なるシステムＬＳＩのプログラム・論理の選択により、データの受け渡し仕様の整合が行なわれるので、複数種のマイクロプロセッサユニットボードと、複数種のスレーブボードとの組合毎にシステムＬＳＩの変更を必要としない。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態に係る実施例について、図に沿って説明する。
【００１７】
まず、図１を引用して本発明の基本構成について述べる。
【００１８】
マイクロプロセッサユニット（ＭＰＵ）１と書き換え可能なるシステムＬＳＩ（ＦＰＧＡ）２を搭載するマイクロプロセッサユニットボード（ＭＰＵボード）３と、書き換え可能なるシステムＬＳＩ（ＦＰＧＡ）２のプログラム・論理を格納するプログラマブルメモリ（ＰＭｅｍ）６と入出力（Ｉ／Ｏ）制御部７とインターフェース（Ｉ／Ｆ）回路５など固有仕様による回路構成を有するスレーブボード８と、接続部４とを有する。
【００１９】
システムＬＳＩ（ＦＰＧＡ）２は、ＭＰＵボード３側とスレーブボード８側とのバス仕様を含むデータの受け渡し仕様の整合を行う。
【００２０】
このシステムＬＳＩ（ＦＰＧＡ）２は、ＭＰＵボード３としてのタイマや割り込み制御機構等に加え、スレーブボード８の固有機能をＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）として埋め込むことなども可能である。例えば、通信制御コントローラ部を埋め込みスレーブボード８の外部にバッファを配置することにより取捨選択可能となる。
【００２１】
図１では、ＭＰＵボード３とスレーブボード８が１対１で接続されていることから、Ｉ／Ｏ制御部７の部品点数が少ないときは特にＩ／Ｆ回路５を設けず、直接Ｉ／Ｏ制御部用ピンに変換する構成にすることが可能である。これにより、バス変換によるタイムロスがなくなると共に、スレーブボード８側のＩ／Ｆ回路５を省くことが可能となる。
【００２２】
図２は、スレーブボード８側の規模が大きいことから各スレーブボード８に機能を分割して、これをバス接続によりＭＰＵボード８と接続する。分割された複数枚のスレーブボード８の内１枚のみにプログラマブルメモリ（ＰＭｅｍ）６を搭載するか、その他のスレーブボード８にプログラマブルメモリ（ＰＭｅｍｅ）６が搭載されていた場合は選択・ロードされないようにＳＷ他の手段を付加する。
【００２３】
また、これらは、通常、マザーボードを介して接続する。装置における組込みコントローラシステムでは、シャーシに収納することにより、電源の供給、ケーブル処理、ＥＭＩ／ＥＭＣ（電磁波妨害／電磁波環境適合性）などに対応している。
【００２４】
マザーボードとスレーブボードとの接続仕様が、一般的に標準化されたものであれば市販のスレーブボードを使用することも可能となる。またＭＰＵボードとの接続においては、システムＬＳＩ（ＦＰＧＡ）により仕様が変更されることから、コネクタ形状やドライブ能力仕様などまで標準仕様に準じて変更不可能であるが、マザーボードを介して接続していることから、これらは吸収・実現可能となる。
【００２５】
次に、複数種類のＭＰＵボードと、複数種類のスレーブボードの組合せを表した図３、図４に沿って説明する。
【００２６】
図３（ａ）〜（ｃ）は、３種類のＭＰＵボード３Ａ，３Ｂ，３Ｃを示す。図３（ｄ）〜（ｆ）は３種類のスレーブボード８Ａ，８Ｂ，８Ｃを示す。図３（ｄ），図３（ｅ）は複数枚のスレーブボード、図３（ｆ）は一枚のスレーブボードである。図６は、ＭＰＵボードとスレーブボードの接続例を示す。
【００２７】
図３（ａ）〜（ｃ）に示す３種類のＭＰＵボードと、図３（ｄ）〜（ｆ）に示す３種類のスレーブボードの組合せは３×３で９種類であり、その組合せに対応するプログラム・論理の内容が必要となる。
【００２８】
図４に、複数種類のＩ／Ｆ回路と複数種類のＭＰＵの組合せと、その組合せに対応するプログラム・論理を示す。
【００２９】
ＭＰＵの性能や機能によりＭＰＵボードを選択することは、製品出荷後の機能拡張によりＭＰＵの性能向上が必要になる場合などに有効である。もちろん標準化や装置内ユニット毎に必要な性能を選ぶ上でも有効である。同様に、Ｉ／Ｆ回路を選択可能にすることも１対１接続を含めたＩ／Ｏ制御部の規模や高速接続性や市販ボード活用の観点から有効である。
【００３０】
ＭＰＵ−１は６４ビット構成の高速ＭＰＵ、ＭＰＵ−２は３２ビット構成の高速ＭＰＵ、ＭＰＵ−３は３２ビット構成の中高速ＭＰＵとすると、ＭＰＵ性能比は、
（高）ＭＰＵ−１：（中）ＭＰＵ−２：（低）ＭＰＵ−３
といえる。
【００３１】
一方、Ｉ／Ｆ回路Ａは独自バス（簡易バスと仮定する）、Ｉ／Ｆ回路ＢはＶＥＭバス（非同期バス、Ｉ．Ｅ．Ｅ．Ｅ．１０１４準拠）、Ｉ／Ｆ回路ＣはＰＣＩバス（Ｐｅｒｉｐｈｅｒａｌ  ｃｏｍｐｏｎｅｎｔ  ｉｎｔｅｒｃｏｎｎｅｃｔパソコン用出力バスの一つ。）とすると、Ｉ／Ｆ回路の規模、性能の比は、
（低）Ｉ／Ｆ回路Ａ：（中）Ｉ／Ｆ回路Ｂ：（高）Ｉ／Ｆ回路Ｃ
といえる。
【００３２】
これらの性能は、ＭＰＵとＩ／Ｆ回路の選択・組合せ選択判断に用いることが可能である。
【００３３】
図４に示すように、システムＬＳＩ（ＦＰＧＡ）に書き込む９種類のプログラム・論理が備わる。ＭＰＵとＩ／Ｆ回路の選択・組合せ対応してＰＭｅｍＡ１〜ＰＭｅｍＣ３のプログラム・論理が適宜選択されてシステムＬＳＩ（ＦＰＧＡ）に書き込む。これにより、ＭＰＵとＩ／Ｆ回路のバス仕様が異なっていても、システムＬＳＩ（ＦＰＧＡ）を介してバス仕様が整合されるので、ＭＰＵボード側とスレーブボード側とのデータの受け渡しが行われる。
【００３４】
ここで、ＭＰＵボード側とスレーブボード側とのデータの受け渡し仕様の整合について図６に沿って更に詳しく説明する。
【００３５】
まず、図６（ａ）について述べる。
【００３６】
ＭＰＵボード３Ｃは、（ＭＰＵ−１）のＭＰＵ１ｃを有する。ＭＰＵボード３ＣのシステムＬＳＩ（ＦＰＧＡ）２には、プログラマブルメモリ（ＰＭｍｅｍ）６に格納するＰＭｍｅｍＣ１のプログラム・論理が書き込まれる。スレーブボード８のＩ／Ｆ回路５には、ＰＣＩバス仕様のＩ／Ｆ回路Ｃが用いられる。接続部４Ｃは、ＰＣＩバス仕様に対応するものが用いられる。
【００３７】
ＭＰＵ−１は６４ビットバス仕様であるが、ＰＭｍｅｍＣ１のプログラム・論理で作動するシステムＬＳＩ（ＦＰＧＡ）２によりＰＣＩバス仕様に変換されるので、Ｉ／Ｆ回路Ｃのバス仕様に整合する。このため、ＭＰＵボード３ｃとスレーブボード８との間で、データの受け渡しが行われるのである。
【００３８】
Ｉ／Ｆ回路Ｃは、ＰＣＩバス仕様をＩ／０用制御に変換するので、入出力（Ｉ／Ｏ）制御部７とのデータの受け渡しが行われる。
【００３９】
図６（ｂ）について述べる。
【００４０】
図６（ｂ）に示すＭＰＵボード３Ｃは、（ＭＰＵ−２）のＭＰＵ１ｂを有する。システムＬＳＩ（ＦＰＧＡ）２には、プログラマブルメモリ（ＰＭｍｅｍ）６に格納するＰＭｍｅｍＢ２のプログラム・論理が書き込まれる。スレーブボード８のＩ／Ｆ回路５には、ＶＭＥバス仕様のＩ／Ｆ回路Ｂが用いられる。接続部４Ｂは、ＶＭＥバス仕様に対応するものが用いられる。
【００４１】
ＭＰＵ−２は３２ビットバス仕様であるが、ＰＭｍｅｍＢ２のプログラム・論理で作動するシステムＬＳＩ（ＦＰＧＡ）２によりＶＭＥバス仕様に変換されるので、Ｉ／Ｆ回路Ｂのバス仕様に整合する。このため、ＭＰＵボード３Ｃとスレーブボード８との間で、データの受け渡しが行われるのである。
【００４２】
Ｉ／Ｆ回路Ｂは、ＶＭＥバス仕様をＩ／０用制御に変換するので、入出力（Ｉ／Ｏ）制御部７とのデータの受け渡しが行われる。
【００４３】
図６（Ｃ）について述べる。
【００４４】
図６（Ｃ）に示すＭＰＵボード３Ａは、（ＭＰＵ−３）のＭＰＵ１Ａを有する。ＭＰＵ−３は、３２ビットのバス仕様である。システムＬＳＩ（ＦＰＧＡ）２には、プログラマブルメモリ（ＰＭｍｅｍ）６に格納するＰＭｍｅｍＡ３のプログラム・論理が書き込まれる。スレーブボード８のＩ／Ｆ回路は省略されているので、システムＬＳＩ（ＦＰＧＡ）２により直接ピン仕様に変換される。接続部４Ｄは、直接ピン仕様に対応するものが用いられる。
【００４５】
次にＭＰＵボードとスレーブボードの組合せ検知について説明する。
【００４６】
ＭＰＵボードとスレーブボードの組合せを知る方法としては、ＰＭｅｍを搭載したスレーブボード上にデップスイッチ等を搭載・設定することによる検知があげられる。
【００４７】
スイッチ設定を不要とする方法としては、ＭＰＵボードとスレーブボードを接続することによって、あらかじめボードの中に埋め込まれた信号線から判断する方法があげられる。また、その検知機能に加え、ＭＰＵボード側に無線機能、特に微弱無線によりスレーブボード側に情報を伝達し、スレーブボード自身の仕様とから判断可能となる。
【００４８】
次に、ＰＭｅｍのプログラム・論理の格納について述べる。
【００４９】
図４に示すように、例えばスレーブＡ群においてはＭＰＵ−１〜３が接続される可能性があることから、図５に示すようにＰＭｅｍＡ１、ＰＭｅｍＡ２、ＰＭｅｍＡ３の３種類のプログラム・論理を格納しておき、上記判断組合せ判定によりロードする内容を選択する機能を付加する。
【００５０】
機能拡張などにより仕様変更された場合に対応する、その他の方式として、ＰＭｅｍのプログラム・論理の内容を書き換える機能があげられる。
【００５１】
この書換えの開始のトリガは、立ち上がったＭＰＵボードへ通信等により他からの命令を受け付けた場合や、ＭＰＵボード・スレーブボードの組合せにおけるプログラム・論理が格納されていないことを検知した場合などがあげられる。この場合には、新しいプログラム・論理の書き換えにより対応する。
【００５２】
この書換え例のフローを図７に示す。
【００５３】
まず、開始１０により電源ＵＰ１１が行われる。システムＬＳＩ（ＦＰＧＡ）ロード１２、ＭＰＵプログラムダウンロード１３によりＭＰＵボードが立ち上がる。ＦＰＧＡ書換え指令により通信などを介してＦＰＧＡ用論理データ（新ＦＰＧＡ論理ロード命令着信１４）を入手し、ＰＭｅｍに書き込む（ＦＰＧＡ用ＰＭｅｍ書き込１５）。
【００５４】
その後、ＭＰＵからリセット又はその他コマンドを発行し、かつＦＰＧＡ再ロード（リセットＡＮＤＦＰＧＡ再ロード１６）により新しい論理回路（新ＦＰＧＡ論理で動作開始）によるシステムを立ち上げる（終了１８）。これによりＰＭｅｍ情報を書き換え可能で、システム動作が実行される。
【００５５】
コントローラシステムを電源立上げ後、システムＬＳＩ（ＦＰＧＡ）にプログラム・論理をロードする前や、ＭＰＵボードとスレーブボードの組合せを変えて、プログラムメモリを書き換える必要があるような仕様が食い違っている場合においても、システムＬＳＩ（ＦＰＧＡ）のピン仕様の初期設定を全て内部向きの方向にあわせることにより、ＭＰＵボードとスレーブボードの接続においてバス衝突によるハード損傷を防ぐことが可能となる。
【００５６】
図８にＭＰＵプログラム格納・動作用主メモリ（以下、主メモリと称す）の接続方式を示す。
【００５７】
ここでは、この実施例の特徴点を主に述べ、先の実施例と共通するところは共通の符号を付して説明を省略する。
【００５８】
図８（ａ）は、ＭＰＵ１から直接、主メモリ９に接続する方法である。このＭＰＵ１がサポートしているタイミング・ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅ）などのＩ／Ｆ仕様のみで接続可能であり、異なる仕様の主メモリは搭載・拡張できない。
【００５９】
図８（ｂ）は、システムＬＳＩ（ＦＰＧＡ）２を介して主メモリ９をＭＰＵ１に接続する方式である。これにより、ＭＰＵ１が直接接続サポートしていない種類の主メモリ９でも接続可能である。
【００６０】
例えば、データ補正機能としてのパリティやＥＣＣ機能により信頼性を付加することも可能となる。また速度変換・ビット数変換・揮発性／不揮発性メモリ選択なども可能となる。また、この接続においてＭＰＵと主メモリを１対１でシステムＬＳＩ（ＦＰＧＡ）内で接続すれば図８（ａ）方式も兼ねることが可能となる。
【００６１】
図８（ｃ）では、スレーブボード３上に主メモリ９を搭載することも可能となる。ただし、この場合は主記憶としてよりは、ＭＰＵ１の外部バス接続でのメモリの接続として扱うのが普通である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例に係わるもので、一枚のＭＰＵボードと一枚のスレーブボードとの組合わせを示す図。
【図２】本発明の実施例に係わるもので、一枚のＭＰＵボードと複数枚のスレーブボードとの組合わせを示す図。
【図３】本発明の実施例に係わるもので、複数種類のＭＰＵボード／スレーブボードを示す図。
【図４】本発明の実施例に係わるもので、複数種類のＭＰＵとＩ／Ｆ回路との組み合わせに対するプログラム・論理との関係を示す図。
【図５】本発明の実施例に係わるもので、ＰＭｅｍに格納された３種類のプログラム・論理を示す図。
【図６】本発明の実施例に係わるもので、複数種類のＭＰＵボード／スレーブボードとの組合わせを示す図。
【図７】本発明の実施例に係わるもので、ＦＰＧＡ用メモリデータ書換えフローを示す図。
【図８】本発明の他の実施例に係わるもので、ＭＰＵプログラム格納・動作用主メモリの接続例を示す図。
【符号の説明】
【００６３】
１…マイクロプロセッサユニット、３…マイクロプロセッサユニットボード、７…入出力制御部、８…スレーブボード、２…書き換え可能なるシステムＬＳＩ、６…プログラマブルメモリ。
【図１】
2006107086.tif 000003
【図２】
2006107086.tif 000004
【図３】
2006107086.tif 000005
【図４】
2006107086.tif 000006
【図５】
2006107086.tif 000007
【図６】
2006107086.tif 000008
【図７】
2006107086.tif 000009
【図８】
2006107086.tif 000010