(57)【要約】【課題】  商用電源により駆動する機器の電源周波数を検知する電源周波数検知回路において、安価な回路構成で電源周波数を検知すること。【解決手段】  商用電源と低インピーダンスで接続された第一回路１０１と、前記第一回路と接続された高インピーダンス回路１０３と、使用者が低インピーダンスを介して直接触れることのできる第二回路１０２で構成し、高インピーダンス回路１０３は、電源電圧の各相それぞれにアノードが接続された整流素子のカソード側に、抵抗素子を２個直列に接続する構成とし、第二回路１０２は、第一回路から前記高インピーダンス回路を介し、かつ抵抗素子１１６を用いて分圧して接続されており、前記抵抗素子１１４，１１５と前記抵抗素子１１６により分圧した電圧を検知するための電圧検出手段１１７を有し、前記電圧検出手段は入力端がＪＦＥＴ入力もしくはＭＯＳＦＥＴ入力である素子であり、検出した電圧波形から商用電源の電源周波数を検知する電源周波数検知手段１２１から構成する。【選択図】        図１
2006284436.tif 000002
【特許請求の範囲】
【請求項１】
商用電源と低インピーダンスで接続された第一回路と、前記第一回路と高インピーダンス回路を介して接続され、使用者が低インピーダンスを介して直接触れることのできる第二回路と、を有する商用電源により駆動する機器の電源周波数検知回路において、前記高インピーダンス回路は、商用電源の電圧端子の各相にアノードが接続された整流素子のカソード側に２個の抵抗素子を直列接続したものであり、前記第二回路は、前記第一回路から前記高インピーダンス回路を介し、かつ抵抗素子を用いて分圧して接続されており、前記抵抗素子と前記抵抗素子により分圧した電圧を検知するための電圧検出手段を有し、前記電圧検出手段は入力端がＪＦＥＴ入力もしくはＭＯＳＦＥＴ入力である素子であり、前記電圧検出手段により検出した電圧から、商用電源の電源周波数を検知することを特徴とする電源周波数検知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用電源により駆動する機器の電源周波数を検知する電源周波数検知回路に関するものである。
【背景技術】
【０００２】
従来、このような商用電源の周波数検知は、ゼロクロス検出回路を介して入力されるゼロクロス信号（ＡＣ信号がその平均ＤＣレベルをクロスするのを検出するゼロクロス検出回路によってゼロクロス毎に出力されるパルス信号）をカウントすることで、電源周波数を検出している（例えば、特許文献１参照）。
【０００３】
ゼロクロス検出回路として、図４に示すように抵抗４０２，４０３，４０４，４０５と、コンデンサ４０６と、整流ブリッジ４０７と、フォトカプラ４０８と、ヒステリシスインバータ４０９とから構成する検出回路がある。抵抗４０２，４０３とコンデンサ４０６とは、ローパスフィルタおよび電流制限として機能し、整流ブリッジ４０７は、抵抗４０２，４０３と、コンデンサ４０６とを通過した交流電流を全波整流する。フォトカプラ４０８は、整流ブリッジ４０７により整流された信号を絶縁し、光電流の形でヒステリシスインバータ４０９に整流された信号の波形を伝える。ヒステリシスインバータ４０９はフォトカプラ４０８を介して入力された信号波形に基づいて、ゼロクロス信号を生成する（例えば、特許文献２参照）。
【特許文献１】特開平４−４７２７５号公報
【特許文献２】特開２００２−２７２０８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来例では電源周波数を検知するにあたり、回路構成が複雑になるためコストアップの要因となる問題があった。
【０００５】
本出願に係る発明の目的は、商用電源により駆動する機器の電源周波数を検知する電源周波数検知回路において、安価な回路構成で電源周波数を検知する電源周波数検知回路を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本出願に係る発明は商用電源と低インピーダンスで接続された第一回路と、前記第一回路と高インピーダンス回路を介して接続され、使用者が低インピーダンスを介して直接触れることのできる第二回路とを有する商用電源により駆動する機器の電源周波数検知回路において、前記高インピーダンス回路は、商用電源の電圧端子の各相にアノードが接続された整流素子のカソード側に、使用者が抵抗素子の単一故障状態においても危険にさらされないように抵抗素子を２個直列に接続する。前記第二回路は、前記第一回路から前記高インピーダンス回路を介し、かつ抵抗素子１１６を用いて分圧して接続されており、前記抵抗素子１１４，１１５と前記抵抗素子１１６により分圧した電圧を検知するための電圧検出手段を有し、前記電圧検出手段は入力端がＪＦＥＴ入力もしくはＭＯＳＦＥＴ入力である素子であり、検出した電圧から商用電源の電源周波数を検知することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、商用電源の電源周波数を検知する際、複雑な回路構成にならず、コストを抑えることができるという特徴を有している。
【発明を実施するための最良の形態】
【０００８】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【０００９】
図１は本発明の特徴を最もよく表す図画である。以下、図１を用いて、本実施形態における電源周波数検知回路の構成について説明する。
【００１０】
同図において１０１は商用電源１１１と低インピーダンスで接続された第一回路、１０２は第一回路と高インピーダンス回路１０３を介して接続された第二回路で、１１２，１１３は商用電源の各相から接続された整流素子、例えばダイオードである。１１４，１１５，１１６はコンパレータ１１７に入力する電圧をコンパレータの許容電圧以下に分圧するための抵抗素子である。抵抗１１４，１１５の抵抗値は等しく、直列に接続することで抵抗素子の単一故障状態においても使用者が危険にさらされない。
【００１１】
コンパレータ１１７は入力端がＪＦＥＴ入力もしくはＭＯＳＦＥＴ入力など、入力バイアス電流が小さいコンパレータであり、コンパレータの入力端がＪＦＥＴ入力もしくはＭＯＳＦＥＴ入力の素子を用いることで、高インピーダンス回路の抵抗１１４，１１５の抵抗値を極めて高く設定できるため、使用者に安全な回路構成としている。１１８，１１９はコンパレータのリファレンス電圧値を設定するための抵抗素子である。１２１はコンパレータからの出力信号を検知する検知素子で、例えばＣＰＵである。
【００１２】
上記構成において単相２線式の商用電源を供給すると、第一回路には商用電源の周波数に基づく交流電圧波形、図２（ａ）が発生する。交流電圧は整流素子を介し半波整流され、抵抗１１４，１１５および１１６によりコンパレータの許容電圧以下に分圧され、コンパレータの入力端における電圧Ｖｉの電圧波形は図２（ｂ）となる。
【００１３】
ここでＶｃは抵抗１１８，１１９により設定したコンパレータのリファレンス電圧である。コンパレータによりＶｉおよびＶｃを比較し、Ｖｉ≧Ｖｃのときはコンパレータの出力はＨｉｇｈとなり、Ｖｉ≦Ｖｃのときはコンパレータの出力はＬｏｗとなり、ＣＰＵには図２（ｃ）の波形が入力される。ＣＰＵでコンパレータの出力波形の立ち上がりもしくは立ち下り周期ｆ１を検出することにより、電源周波数を検知することができる。
【実施例２】
【００１４】
上記電源周波数検知回路は、単相２線式の商用電源のみに限らず、単相３線式の商用電源においても同じ回路構成で電源周波数を検知することができる。その際の商用電源、コンパレータの入力端およびＣＰＵの入力端における電圧波形は実施例１と同様に図２（ａ），（ｂ），（ｃ）のようになる。ＣＰＵでコンパレータの出力波形の立ち上がりもしくは立ち下り周期ｆ１を検出することにより、電源周波数を検知することができる。
【実施例３】
【００１５】
さらに上記電源周波数検知回路は、実施例１，２のような一般的な商用電源に限るものではなく、特殊な商用電源、例えば位相が９０度ずれている二相２線式の商用電源においても、コンパレータのリファレンス電圧の最適化もしくはＣＰＵによるソフトウェア処理を施すことにより同じ回路構成で電源周波数を検知することができる。図３にその際の電圧波形を示す。
【００１６】
図３（ａ），（ｂ）は位相が９０度ずれている二相２線式の商用電源の電圧波形である。整流素子および抵抗素子を介すことで電源電圧は半波整流および分圧され、コンパレータの入力端における電圧波形は図３（ｃ）となる。コンパレータによりリファレンス電圧と比較されＣＰＵには図３（ｄ）の波形が入力される。ＣＰＵでコンパレータの出力波形の立ち上がりもしくは立ち下り周期ｆ２を検出することにより、電源周波数を検知することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る電源周波数検知回路を説明する図である。
【図２】本発明に係る実施例１，２の電圧波形を説明する図である。
【図３】本発明に係る実施例３の電圧波形を説明する図である。
【図４】本発明の従来例に係るゼロクロス検知回路を説明する図である。
【符号の説明】
【００１８】
１０１    電源回路（第一回路）
１０２    電圧比較回路（第二回路）
１０３    高インピーダンス回路
１１１，４０１  商用電源
１１２，１１３  ダイオード
１１４，１１５，１１６，１１８，１１９，１２０，４０２，４０３，４０４，４０５    抵抗
１１７    コンパレータ
１２１    ＣＰＵ
４０６    コンデンサ
４０７    ダイオードブリッジ
４０８    フォトカプラ
４０９    ヒステリシスインバータ
【図１】
2006284436.tif 000003
【図２】
2006284436.tif 000004
【図３】
2006284436.tif 000005
【図４】
2006284436.tif 000006