(57)【要約】【課題】低階調域内の階調が本来の階調よりも高い階調として表示されるのを防止する。【解決手段】本発明では、ブランキング期間において、電流源ＣＳとプリチャージ回路ＰＣＣとを接続してプリチャージ回路ＰＣＣに第１リセット信号を書き込む第１リセット動作を行い、各選択期間において、電流源ＣＳと画素ＰＸ内の駆動回路とを接続して駆動回路に第２リセット信号を書き込むことにより映像信号線ＤＬの電位を第１電位に設定する第２リセット動作と、映像信号線ＤＬを電流源ＣＳから切断すると共にプリチャージ回路ＰＣＣから映像信号線ＤＬに第３リセット信号を一定時間だけ出力することにより映像信号線ＤＬの電位を第１電位から第２電位へとシフトさせる第３リセット動作と、電流源ＣＳと画素ＰＸ内の駆動回路とを接続して駆動回路に映像信号を書き込む書込動作とを順次行い、各非選択期間において、画素ＰＸ内の駆動回路と画素電極とを接続して駆動電流を表示素子ＯＬＥＤに流す表示動作を行う。【選択図】      図３
2006284945.tif 000002
【特許請求の範囲】
【請求項１】
映像信号線と、
映像信号と第１及び第２リセット信号とを出力する電流源と、
前記映像信号線に沿って配列し、第１電源端子に接続されると共に第１入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、
第３電源端子に接続されると共に第２入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備し、
ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第２入力信号として前記第１リセット信号を書き込む第１リセット動作を行い、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第２リセット信号を書き込むことにより前記映像信号線の電位を第１電位に設定する第２リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第３リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第１電位から第２電位へとシフトさせる第３リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第１入力信号として前記映像信号を書き込む書込動作とを順次行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする表示装置。
【請求項２】
前記駆動回路は、ソースが前記第１電源端子に接続された駆動トランジスタと、第１定電位端子と前記駆動トランジスタのゲートとの間に接続された第１キャパシタとを含み、
前記プリチャージ回路は、ソースが前記第３電源端子に接続されたプリチャージトランジスタと、第２定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第２キャパシタとを含んだことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記映像信号線と前記電流源との間に接続された出力制御スイッチをさらに具備し、
前記駆動回路は、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替える第１スイッチ群をさらに含み、
前記プリチャージ回路は、前記プリチャージトランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態と、前記ゲートが前記ドレインから切断され且つ前記ドレインが前記映像信号線に接続された状態との間で切り替える第２スイッチ群をさらに含み、
前記複数の画素のそれぞれは、前記駆動トランジスタのドレインと前記画素電極との間に接続された駆動電流供給制御スイッチとをさらに含んだことを特徴とする請求項２に記載の表示装置。
【請求項４】
映像信号線と、
映像信号と第１及び第２リセット信号とを出力する電流源と、
前記映像信号線と前記電流源との間に接続された出力制御スイッチと、
前記映像信号線に沿って配列し、ソースが第１電源端子に接続された駆動トランジスタと、第１定電位端子と前記駆動トランジスタのゲートとの間に接続された第１キャパシタと、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、
ソースが第３電源端子に接続されたプリチャージトランジスタと、第２定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第２キャパシタとを含んだプリチャージ回路とを具備し、
ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第１リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第１リセット動作を行い、
各選択期間において、
前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第２リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第２リセット動作と、
前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第３リセット動作と、
前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、
各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする表示装置。
【請求項５】
前記駆動回路は、前記駆動トランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替える第１スイッチ群をさらに含み、
前記プリチャージ回路は、前記プリチャージトランジスタのドレインとゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態と、前記ゲートが前記ドレインから切断され且つ前記ドレインが前記映像信号線に接続された状態との間で切り替える第２スイッチ群をさらに含み、
前記複数の画素のそれぞれは、前記駆動トランジスタのドレインと前記画素電極との間に接続された駆動電流供給制御スイッチとをさらに含んだことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１又は４に記載の表示装置。
【請求項７】
映像信号線と、映像信号と第１及び第２リセット信号とを出力する電流源と、前記映像信号線に沿って配列し、第１電源端子に接続されると共に第１入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、第３電源端子に接続されると共に第２入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備した表示装置の駆動方法であって、
ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第２入力信号として前記第１リセット信号を書き込む第１リセット動作を行い、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第２リセット信号を書き込むことにより前記映像信号線の電位を第１電位に設定する第２リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第３リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第１電位から第２電位へとシフトさせる第３リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第１入力信号として前記映像信号を書き込む書込動作とを順次行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする駆動方法。
【請求項８】
映像信号線と、映像信号と第１及び第２リセット信号とを出力する電流源と、前記映像信号線と前記電流源との間に接続された出力制御スイッチと、前記映像信号線に沿って配列し、ソースが第１電源端子に接続された駆動トランジスタと、第１定電位端子と前記駆動トランジスタのゲートとの間に接続された第１キャパシタと、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、ソースが第３電源端子に接続されたプリチャージトランジスタと、第２定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第２キャパシタとを含んだプリチャージ回路とを具備した表示装置の駆動方法であって、
ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第１リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第１リセット動作を行い、
各選択期間において、
前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第２リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第２リセット動作と、
前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第３リセット動作と、
前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、
各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動トランジスタの特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動トランジスタをガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用した有機ＥＬ表示装置が記載されている。
【０００４】
このカレントコピー型の画素回路は、駆動トランジスタであるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはｎチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。  
まず、ｎチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でｎチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネル電界効果トランジスタのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネル電界効果トランジスタのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子は、この駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【０００７】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvを、書込期間に続く保持期間においてもｎチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、ｎチャネル電界効果トランジスタの閾値Ｖthだけでなく移動度や寸法などが駆動電流Ｉdrvに与える影響も排除することができる。
【０００８】
しかしながら、上記のカレントコピー型回路を画素回路に採用した表示装置には、小さな駆動電流Ｉdrvに対応した映像信号Ｉsigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調域内の各階調が本来の階調よりも高い階調として表示され易く、したがって、設計通りのコントラスト比を実現することが難しい。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、映像信号線と、映像信号と第１及び第２リセット信号とを出力する電流源と、前記映像信号線に沿って配列し、第１電源端子に接続されると共に第１入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、第３電源端子に接続されると共に第２入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備し、ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第２入力信号として前記第１リセット信号を書き込む第１リセット動作を行い、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第２リセット信号を書き込むことにより前記映像信号線の電位を第１電位に設定する第２リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第３リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第１電位から第２電位へとシフトさせる第３リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第１入力信号として前記映像信号を書き込む書込動作とを順次行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、映像信号線と、映像信号と第１及び第２リセット信号とを出力する電流源と、前記映像信号線と前記電流源との間に接続された出力制御スイッチと、前記映像信号線に沿って配列し、ソースが第１電源端子に接続された駆動トランジスタと、第１定電位端子と前記駆動トランジスタのゲートとの間に接続された第１キャパシタと、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、ソースが第３電源端子に接続されたプリチャージトランジスタと、第２定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第２キャパシタとを含んだプリチャージ回路とを具備し、ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第１リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第１リセット動作を行い、各選択期間において、前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第２リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第２リセット動作と、前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第３リセット動作と、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする表示装置が提供される。
【００１２】
本発明の第３側面によると、映像信号線と、映像信号と第１及び第２リセット信号とを出力する電流源と、前記映像信号線に沿って配列し、第１電源端子に接続されると共に第１入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、第３電源端子に接続されると共に第２入力信号に対応した大きさのリセット電流を出力するプリチャージ回路とを具備した表示装置の駆動方法であって、ブランキング期間において、前記映像信号線を介して前記電流源と前記プリチャージ回路とを接続して前記プリチャージ回路に前記第２入力信号として前記第１リセット信号を書き込む第１リセット動作を行い、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第２リセット信号を書き込むことにより前記映像信号線の電位を第１電位に設定する第２リセット動作と、前記映像信号線を前記電流源から切断すると共に前記プリチャージ回路から前記映像信号線に第３リセット信号として前記リセット電流を一定時間だけ出力することにより前記映像信号線の電位を前記第１電位から第２電位へとシフトさせる第３リセット動作と、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記第１入力信号として前記映像信号を書き込む書込動作とを順次行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする駆動方法が提供される。
【００１３】
本発明の第４側面によると、映像信号線と、映像信号と第１及び第２リセット信号とを出力する電流源と、前記映像信号線と前記電流源との間に接続された出力制御スイッチと、前記映像信号線に沿って配列し、ソースが第１電源端子に接続された駆動トランジスタと、第１定電位端子と前記駆動トランジスタのゲートとの間に接続された第１キャパシタと、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素と、ソースが第３電源端子に接続されたプリチャージトランジスタと、第２定電位端子と前記プリチャージトランジスタのゲートとの間に接続された第２キャパシタとを含んだプリチャージ回路とを具備した表示装置の駆動方法であって、ブランキング期間において、前記映像信号線を前記電流源に接続した状態で、前記プリチャージトランジスタのドレインをそのゲートと前記映像信号線とに接続し、前記電流源から前記第１リセット信号を出力し、その後、前記プリチャージトランジスタのゲートをそのドレインと前記映像信号線とから切断する第１リセット動作を行い、各選択期間において、前記駆動トランジスタのドレインを前記画素電極から切断し、前記プリチャージトランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記第２リセット信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する第２リセット動作と、前記映像信号線を前記駆動トランジスタのドレインと前記電流源とから切断し、その後、前記プリチャージトランジスタのドレインを前記映像信号線に一定時間だけ接続する第３リセット動作と、前記駆動トランジスタのドレインをそのゲートと前記映像信号線とに接続すると共に前記映像信号線を前記電流源に接続し、前記電流源から前記映像信号を出力し、その後、前記駆動トランジスタのゲートを前記駆動トランジスタのドレインと前記映像信号線とから切断する書込動作とを順次行い、各非選択期間において、前記駆動トランジスタのドレインを前記映像信号線から切断し、前記駆動トランジスタのドレインを前記画素電極に接続する表示動作を行うことを特徴とする駆動方法が提供される。
【発明の効果】
【００１４】
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することことが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１６】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置の一部を示す等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１７】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１８】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１９】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３の駆動トランジスタＤＲＴ、プリチャージトランジスタＰＣＴ、及びスイッチＳＷａ乃至ＳＷｆとして利用している。
【００２０】
ゲート絶縁膜ＧＩ上には、図１及び図３に示すキャパシタＣ１及びＣ２の各々の一方の電極と走査信号線ＳＬ１及びＳＬ２と制御線ＣＬ１乃至ＣＬ３とがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。
【００２１】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００２２】
制御線ＣＬ１乃至ＣＬ３は、各々がＸ方向に延びており、Ｙ方向に配列している。これら制御線ＣＬ１乃至ＣＬ３は、走査信号線ドライバＹＤＲに接続されている。
【００２３】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、制御線ＣＬ１乃至ＣＬ３、並びにキャパシタＣ１及びＣ２の各々の一方の電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣ１及びＣ２の誘電体層として利用する。
【００２４】
層間絶縁膜ＩＩ上には、図１及び図３に示すキャパシタＣ１及びＣ２の各々の他方の電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１と図３とに示す映像信号線ＤＬ、電源線ＰＳＬ１及びＰＳＬ２が配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２５】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２６】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、後述する出力制御スイッチＳＷｆを介して映像信号線ドライバＸＤＲに接続されている。
【００２７】
電源線ＰＳＬ１は、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。電源線ＰＳＬ２は、この例では、Ｙ方向に延びている。
【００２８】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ１及びＰＳＬ２、並びにキャパシタＣ１及びＣ２の各々の他方の電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２９】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００３０】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。
【００３１】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３２】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３３】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔注入層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３４】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極で第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３５】
絶縁基板ＳＵＢ上では、複数の画素ＰＸがマトリクス状に配列している。これら画素ＰＸは、映像信号線ＤＬと走査信号線ＳＬ１との交差部近傍に配置されている。
【００３６】
各画素ＰＸは、表示素子である有機ＥＬ素子ＯＬＥＤと、駆動回路と、駆動電流供給制御スイッチＳＷａとを含んでいる。この例では、駆動回路は、図１及び図３に示すように、駆動トランジスタＤＲＴと、映像信号供給制御スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、キャパシタＣ１とを含んでいる。上記の通り、この例では、駆動トランジスタＤＲＴ及びスイッチＳＷａ乃至ＳＷｃは、ｐチャネル薄膜トランジスタである。スイッチＳＷｂ及びＳＷｃは、駆動トランジスタＤＲＴのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替える第１スイッチ群を構成している。
【００３７】
駆動トランジスタＤＲＴと駆動電流供給制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は電源線ＰＳＬ１に接続された高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。例えば、第１電源端子ＮＤ１の電位は８Ｖとし、第２電源端子ＮＤ２の電位は０Ｖとする。
【００３８】
駆動電流供給制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷｂは映像信号線ＤＬと駆動トランジスタＤＲＴのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動トランジスタＤＲＴのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３９】
キャパシタＣ１は、第１定電位端子と駆動トランジスタＤＲＴのゲートとの間に接続されている。この例では、第１定電位端子は、第１電源端子ＮＤ１に接続されている。
【００４０】
絶縁基板ＳＵＢ上では、映像信号線ＤＬに対応して、複数のプリジャージ回路ＰＣＣが配列している。これらプリチャージ回路ＰＣＣは、映像信号線ＤＬと制御線ＣＬ２との交差部近傍に配置されている。
【００４１】
各プリチャージ回路ＰＣＣは、図１及び図３に示すように、プリチャージトランジスタＰＣＴと、リセット信号供給制御スイッチＳＷｄと、ダイオード接続スイッチＳＷｅと、キャパシタＣ２とを含んでいる。上記の通り、この例では、プリチャージトランジスタＰＣＴ並びにスイッチＳＷｄ及びＳＷｅは、ｐチャネル薄膜トランジスタである。スイッチＳＷｄ及びＳＷｅは、プリチャージトランジスタＰＣＴのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態と、ゲートがドレイン及び映像信号線ＤＬから切断され且つドレインが映像信号線ＤＬに接続された第３状態の間で切り替える第２スイッチ群を構成している。
【００４２】
プリチャージトランジスタＰＣＴとリセット信号供給制御スイッチＳＷｄとは、第３電源端子ＮＤ３と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第３電源端子ＮＤ３は、電源線ＰＳＬ２に接続されており、第２電源端子よりも高電位の高電位電源端子である。第３電源端子ＮＤ３の電位は、例えば、１０Ｖに設定する。
【００４３】
リセット信号供給制御スイッチＳＷｄのゲートは、制御線ＣＬ２に接続されている。ダイオード接続スイッチＳＷｅはプリチャージトランジスタＰＣＴのドレインとゲートとの間に接続されており、そのゲートは制御線ＣＬ３に接続されている。
【００４４】
キャパシタＣ２は、第２定電位端子とプリチャージトランジスタＰＣＴのゲートとの間に接続されている。この例では、第２定電位端子は、第３電源端子ＮＤ３に接続されている。
【００４５】
絶縁基板ＳＵＢ上には、映像信号線ドライバＸＤＲが配置されている。映像信号線ドライバＸＤＲは、図３に示すように、映像信号線ＤＬに対応して複数の電流源ＣＳとスイッチＳＷｇとを含んでいる。電流源ＣＳとスイッチＳＷｇとは、接地線と映像信号線ドライバＸＤＲの出力端子との間で、この順に直列に接続されている。電流源ＣＳは、映像信号と第１リセット信号と第２リセット信号とを電流信号として出力する。第１及び第２リセット信号は十分に大きな定電流であり、それらの大きさは、例えば３．０μＡとする。
【００４６】
絶縁基板ＳＵＢ上には、走査信号線ドライバＹＤＲが配置されている。上記の通り、走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２と制御線ＣＬ１乃至ＣＬ３とが接続されている。
【００４７】
絶縁基板ＳＵＢ上では、映像信号線ＤＬに対応して、複数の出力制御スイッチＳＷｆが配列している。これら出力制御スイッチＳＷｆは、映像信号線ＤＬと映像信号線ドライバＸＤＲの出力端子との間に接続されており、それらのゲートは制御線ＣＬ１に接続されている。
【００４８】
なお、この有機ＥＬ表示装置から有機物層ＯＲＧと第２電極ＣＥとを省略したものや、隔壁絶縁層ＰＩと有機物層ＯＲＧと第２電極ＣＥとを省略したものがアレイ基板に相当している。
【００４９】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。  
図４は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図４には、画素ＰＸがＭ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
【００５０】
図４において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ）を出力する期間を示し、「Ｉrst１」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに第１リセット信号Ｉrst１を出力する期間を示し、「Ｉrst２」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに第２リセット信号Ｉrst２を出力する期間を示している。また、図４において、「ＰＣＣ入出力」のうち、「Ｉrst１」と表記した期間は映像信号線ドライバＸＤＲがプリチャージ回路ＰＣＣに第１リセット信号Ｉrst１を入力する期間を示し、「Ｉrst３」と表記した期間はプリチャージ回路ＰＣＣが映像信号線ＤＬに第３リセット信号Ｉrst３を出力する期間を示している。さらに、図４において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＣＬ１電位」乃至「ＣＬ３電位」で示す波形は制御線ＣＬ１乃至ＣＬ３の電位をそれぞれ示している。
【００５１】
この駆動方法では、ブランキング期間（垂直ブランキング期間）と有効走査期間とを交互に繰り返す。ブランキング期間では第１リセット動作を行い、有効走査期間では画素ＰＸを行毎に走査（選択）する。各画素ＰＸの選択期間では、第２リセット動作、第３リセット動作、及び書込動作を順次行い、非選択期間では表示動作を行う。なお、各画素ＰＸの非選択期間の一部はブランキング期間と重複している。
【００５２】
第１リセット動作は、映像信号線ＤＬを介して電流源ＣＳとプリチャージ回路ＰＣＣとを接続して、プリチャージ回路ＰＣＣに第１リセット信号Ｉrst１を書き込むことを含んでいる。すなわち、まず、スイッチＳＷｆを閉じたまま（導通状態）、スイッチＳＷｅ及びＳＷｄを閉じる。この状態で、スイッチＳＷｇを閉じて、第３電源端子ＮＤ３と映像信号線ＤＬとの間に、例えば３．０μＡの第１リセット電流Ｉrst１を流す。このとき、全画素ＰＸで、スイッチＳＷａは閉じたままとしておき、スイッチＳＷｂ及びＳＷｃは開いたままとしておく（非導通状態）。これにより、プリチャージトランジスタＰＣＴのゲート−ソース間電圧を、これが第１リセット電流Ｉrst１を流すときの値に設定する。その後、スイッチＳＷｄ乃至ＳＷｆを開く。スイッチＳＷｅは、次の第１リセット動作を開始するまで開いたままとしておく。これにより、有効走査期間に亘り、プリチャージトランジスタＰＣＴのゲート−ソース間電圧を保持する。
【００５３】
ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、選択した画素ＰＸのスイッチＳＷａを開く。スイッチＳＷａを開いている期間内に、第２リセット動作、第３リセット動作、及び書込動作を順次実施する。
【００５４】
第２リセット動作は、映像信号線ＤＬを介して電流源ＣＳと駆動回路とを接続して駆動回路に第２リセット信号Ｉrst２を書き込むことにより、映像信号線ＤＬの電位を第１電位Ｖ1に設定することを含んでいる。すなわち、まず、スイッチＳＷｆを閉じたまま、スイッチＳＷｂ及びＳＷｃを閉じる。この状態で、スイッチＳＷｇを閉じて、第１電源端子ＮＤ１と映像信号線ＤＬとの間に、第２リセット信号として、例えば３．０μＡの第２リセット電流Ｉrst２を流す。このとき、スイッチＳＷａ、ＳＷｄ及びＳＷｅは開いたままとしておく。これにより、駆動トランジスタＤＲＴのゲート電位を、駆動トランジスタＤＲＴのソース−ドレイン間に第２リセット電流Ｉrst２が流れるときの値Ｖ1に設定する。すなわち、映像信号線ＤＬの電位を第１電位Ｖ1に設定する。その後、スイッチＳＷｂ、ＳＷｃ及びＳＷｇを開く。
【００５５】
第２リセット動作に続いて行う第３リセット動作は、映像信号線ＤＬを電流源ＣＳから切断すると共にプリチャージ回路ＰＣＣから映像信号線ＤＬに第３リセット信号Ｉrst３を一定時間だけ出力することにより、映像信号線ＤＬの電位を第１電位Ｖ1から第２電位Ｖ2へとシフトさせることを含んでいる。すなわち、まず、スイッチＳＷｆを開き、スイッチＳＷｄを閉じる。このとき、スイッチＳＷａ乃至ＳＷｃ及びＳＷｅ乃至ＳＷｇは開いたままとしておく。スイッチＳＷｄを閉じてから一定時間経過した後、スイッチＳＷｄを開く。スイッチＳＷｄを閉じている間、プリチャージ回路ＰＣＣは、映像信号線ＤＬに、リセット信号Ｉrst１とほぼ等しい大きさの第３リセット信号Ｉrst３を出力する。その結果、映像信号線ＤＬの電位は、第１電位Ｖ1から第２電位Ｖ2へとシフトする。例えば、映像信号線ＤＬの配線容量が１０ｐＦ程度であるとすると、プリチャージ回路ＰＣＣから映像信号線ＤＬへと約３．０μＡの第３リセット信号Ｉrst３を５マイクロ秒間だけ出力することにより、映像信号線ＤＬの電位は約３Ｖ上昇する。
【００５６】
第３リセット動作に続いて行う書込動作は、映像信号線ＤＬを介して電流源ＣＳと駆動回路とを接続して、駆動回路に映像信号Ｉsig（ｍ）を書き込むことを含んでいる。すなわち、まず、スイッチＳＷｂ、ＳＷｃ及びＳＷｆを閉じる。この状態で、スイッチＳＷｇを閉じて、第１電源端子ＮＤ１と映像信号線ＤＬとの間に、映像信号として書込電流Ｉsig（ｍ）を流す。このとき、スイッチＳＷａ、ＳＷｄ及びＳＷｅは開いたままとしておく。これにより、駆動トランジスタＤＲＴのゲート電位を、駆動トランジスタＤＲＴのソース−ドレイン間に書込電流Ｉsig（ｍ）が流れるときの値である第３電位Ｖ3に設定する。その後、スイッチＳＷｂ、ＳＷｃ及びＳＷｇを開き、さらに、スイッチＳＷａを閉じる。すなわち、表示動作を開始する。
【００５７】
選択期間に続く非選択期間では、表示動作を継続する。表示動作は、駆動回路と画素電極ＰＥとを接続して駆動電流Ｉdrv（ｍ）を有機ＥＬ素子ＯＬＥＤに流すことを含んでいる。すなわち、非選択の画素ＰＸでは、スイッチＳＷａを閉じたままとすると共に、スイッチＳＷｂ及びＳＷｃは開いたままとする。スイッチＳＷａを閉じている間、有機ＥＬ素子ＯＬＥＤには、書込電流Ｉsig（ｍ）に対応した大きさの駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
【００５８】
ところで、プリチャージ回路ＰＣＣを含んでいない有機ＥＬ表示装置では、例えば、ｍ行目の画素ＰＸで高階調域内の階調を表示した場合、ｍ行目選択期間を開始する時点において、映像信号線ＤＬの電位は、第１電源端子ＮＤ１の電位Ｖddと駆動トランジスタＤＲＴの閾値電圧Ｖthとの和Ｖdd＋Ｖth（最低階調に対応した電位）よりも遥かに低い電位に設定されている。そのため、ｍ＋１行目の画素ＰＸで低階調域内の階調を表示するためには、ｍ＋１行目選択期間の書込動作により、映像信号線ＤＬの電位を大幅に高めなければならない。すなわち、書込電流Ｉsig（ｍ＋１）が小さいにも拘らず、映像信号線ＤＬの電位を大幅に変化させなければならない。そのため、ｍ＋１行目選択期間の書込動作によって駆動トランジスタＤＲＴのゲート電位を書込電流Ｉsig（ｍ＋１）に対応した値に正確に設定することが難しい。
【００５９】
これに対し、図４を参照しながら説明した駆動方法では、第２リセット動作によって映像信号線ＤＬの電位を第１電位Ｖ1に設定し、第３リセット動作によって映像信号線ＤＬの電位を第１電位Ｖ1から第２電位Ｖ2へと低下させる。そのため、第２電位Ｖ2を十分に低い電位とすれば、ｍ行目の画素ＰＸで表示する階調の高低に拘らず、ｍ＋１行目の画素ＰＸで低階調域内の階調を表示するために、ｍ＋１行目選択期間の書込動作によって映像信号線ＤＬの電位を大幅に高める必要がない。したがって、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されるのを防止することができる。
【００６０】
しかも、第２リセット動作を終了した時点における映像信号線ＤＬの第１電位Ｖ1は、駆動トランジスタＤＲＴの閾値電圧Ｖthを反映している。差Ｖ2−Ｖ1は一定であるので、第２電位Ｖ2も駆動トランジスタＤＲＴの閾値電圧Ｖthを反映している。すなわち、画素ＰＸ間での閾値電圧Ｖthの相違に対応して、第２電位Ｖ2も画素ＰＸ間で異なる値になる。そのため、第２電位Ｖ2を最低階調に対応した第３電位Ｖ3とほぼ等しくなるように設定すれば、例え、書込電流Ｉsigが著しく小さいために第２電位Ｖ2から第３電位Ｖ3への変化が殆ど生じない場合であっても、閾値電圧Ｖthが駆動電流Ｉdrvに与える影響を画素ＰＸ間でほぼ等しくすることができる。したがって、この駆動方法によると、低階調画像を表示した場合に表示ムラが発生することがない。
【００６１】
このように、この駆動方法によると、低階調域内の各階調が本来の階調よりも高い階調として表示されることや、低階調画像を表示した場合に表示ムラが発生することを防止できる。また、この駆動方法は、中階調域及び高階調域内の階調を高い再現性で表示することができる。すなわち、この駆動方法によると、全階調を高い再現性で表示することができる。
【００６２】
本態様では、画素ＰＸに図３の構造を採用したが、画素ＰＸには他の構造を採用することも可能である。例えば、ダイオード接続スイッチＳＷｃは、駆動トランジスタＤＲＴのドレインとゲートとの間に接続する代わりに、駆動トランジスタＤＲＴのドレインと映像信号線ＤＬとの間に接続してもよい。或いは、映像信号供給制御スイッチＳＷｂは、駆動トランジスタＤＲＴのドレインと映像信号線ＤＬとの間に接続する代わりに、駆動トランジスタＤＲＴのゲートと映像信号線ＤＬとの間に接続してもよい。
【００６３】
また、本態様では、プリチャージ回路ＰＣＣに図３の構造を採用したが、プリチャージ回路ＰＣＣには他の構造を採用することも可能である。例えば、ダイオード接続スイッチＳＷｅは、プリチャージトランジスタＰＣＴのドレインとゲートとの間に接続する代わりに、プリチャージトランジスタＰＣＴのドレインと映像信号線との間に接続してもよい。
【図面の簡単な説明】
【００６４】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置の一部を示す等価回路図。
【図４】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【符号の説明】
【００６５】
Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＣＥ…対向電極、ＣＬ１…制御線、ＣＬ２…制御線、ＣＬ３…制御線、ＣＳ…電流源、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲＴ…駆動トランジスタ、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＮＤ３…第３電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＣＣ…プリチャージ回路、ＰＣＴ…プリチャージトランジスタ、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ１…電源線、ＰＳＬ２…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…駆動電流供給制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＳＷｄ…リセット信号供給制御スイッチ、ＳＷｅ…ダイオード接続スイッチ、ＳＷｆ…出力制御スイッチ、ＳＷｇ…スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006284945.tif 000003
【図２】
2006284945.tif 000004
【図３】
2006284945.tif 000005
【図４】
2006284945.tif 000006