(57)【要約】【課題】受信信号の中の不要な信号によるＲＦ ＡＧＣループの誤動作を防ぐ。【解決手段】自動利得制御回路において、受信部は、ＲＦ信号を増幅する低雑音増幅器及び利得増幅器を含む増幅部と、増幅部からの信号を下向き変換してチューニングする混合機と、混合機からの信号をフィルタリングする低域通過フィルターと、低域通過フィルターからの信号を中間周波数帯域に増幅する中間周波数可変利得増幅器を含み、利得制御部は、前記低域通過フィルターの出力信号レベルを検出する受信信号強度指示器と、受信信号強度指示器が検出した出力信号レベルと基準信号レベルを比べる第１比較部と、前記増幅部の出力信号レベルを検出する電力検出部と、電力検出部が検出した出力信号レベルと基準信号レベルを比べる第２比較部と、前記第１及び第２比較部の出力信号に基づいて利得を増加させ、減少させ、または変化させずに保持する利得制御機を含む。【選択図】図２
2006174442.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ信号を受信する受信部と前記受信部の利得を制御する利得制御部を含む自動利得制御回路において、
前記受信部は、
前記ＲＦ信号を増幅する低雑音増幅器及び利得増幅器を含む増幅部と、前記利得増幅器からＲＦ信号を下向き変換（Ｄｏｗｎ Ｃｏｎｖｅｒｔｉｎｇ）してチューニングするための混合機（ｍｉｘｅｒ）と、前記混合機から下向き変換された信号を受信する低域通過フィルター（ｌｏｗ−ｐａｓｓ ｆｉｌｔｅｒ）と、前記低域通過フィルターからフィルタリングされた信号をまた中間周波数帯域に増幅するための中間周波数可変利得増幅器を含み、
前記利得制御部は、
前記低域通過フィルターの出力端に繋がれて出力信号レベルを検出する受信信号強度指示器と、前記受信信号強度指示器による検出された出力信号レベルと基準信号レベルを比べる第１比較部と、前記受信部の増幅部の出力信号レベルを検出する電力検出部と、前記電力検出部によって検出された出力信号レベルと基準信号レベルを比べる第２比較部と、前記第１及び第２比較部によって出力された信号に応じて利得を増加させ、減少させ、または変化させずに保持する利得制御機を含むことを特徴とする電力検出回路を含む自動利得制御回路。
【請求項２】
前記受信部の利得増幅器はプログラマブル利得制御増幅器である、電力検出回路を含むことを特徴とする、請求項１記載の自動利得制御回路。
【請求項３】
前記電力検出部は入力抵抗部、プログラマブル利得制御増幅器、包絡線検出器及び出力抵抗部を含むことを特徴とする、請求項１記載の電力検出回路を含む自動利得制御回路。
【請求項４】
前記プログラマブル利得制御増幅器はＩ2Ｃからの制御信号によって制御される、ことを特徴とする、請求項３記載の電力検出回路を含む自動利得制御回路。
【請求項５】
前記電力検出部によって検出される出力信号レベルは安全領域（Ｓａｆｅ Ｚｏｎｅ）、境界領域（Ｗａｒｎ Ｚｏｎｅ）及び飽和領域（Ｓａｔｕｒａｔｉｏｎ Ｚｏｎｅ）に仕分けされて、
前記Ｉ2Ｃからの制御信号はデジタル-アナログコンバータによって飽和電圧及び境界電圧に変換されて出力されて、前記飽和電圧及び境界電圧と前記電力検出部から出力された出力電圧が前記第２比較部に入力されて、前記第２比較部は２-ビット制御信号に応じてデジタル信号を前記利得制御部の利得制御機に送信して利得を償うことを特徴とする、請求項４記載の電力検出回路を含む自動利得制御回路。
【請求項６】
前記飽和電圧と出力電圧の組み合わせが前記出力電圧より大きくて境界電圧より小さい場合、前記比較器の出力は２-ビット制御信号の値を‘０’、‘０’を出力して前記利得制御の利得制御機に送信して、
前記飽和電圧と出力電圧の組み合わせが前記出力電圧より大きく境界電圧より大きい場合、前記比較器の出力は２-ビット制御信号の値を‘０’、‘１’を出力して前記利得制御部の利得制御機に送信して、
前記飽和電圧と出力電圧の組み合わせが前記出力電圧より小さく境界電圧より小さい場合、前記比較器の出力は２-ビット制御信号の値を‘１’、‘０’を出力して前記利得制御部の利得制御機に送信して、
前記飽和電圧と出力電圧の組み合わせが前記出力電圧より小さく境界電圧より大きい場合、前記比較器の出力は２-ビット制御信号の値を‘１’、‘１’を出力して前記利得制御部の利得制御機に送信して、
前記制御信号の値が‘０’、‘０’の場合は安全領域、‘０’、‘１’または‘１’、‘０’の場合は境界領域、‘１’、‘１’の場合は飽和領域に定義されるようにすることを特徴とする、請求項５記載の電力検出回路を含む自動利得制御回路。
【請求項７】
前記プログラマブル利得制御増幅器の利得範囲は−１５ｄＢから１５ｄＢであることを特徴とする、請求項３記載の電力検出回路を含む自動利得制御回路。
【請求項８】
前記プログラマブル利得制御増幅器の利得は３ｄＢ−ステップに分けられて、制御ビット数は４-ビットであることを特徴とする、請求項７記載の電力検出回路を含む自動利得制御回路。
【請求項９】
前記入力抵抗部は１ｋΩ以上の抵抗であることを特徴とする、請求項３記載の電力検出回路を含む自動利得制御回路。
【請求項１０】
前記出力抵抗部は抵抗とキャパシターが並列で構成されることを特徴とする、請求項９記載の電力検出回路を含む自動利得制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は自動利得制御回路に関し、より詳しくは電力検出回路を含む自動利得制御回路に関する。
【背景技術】
【０００２】
図１は従来のＲＦ受信信号強度指示器（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｒｅｃｅｉｖｅｄ  Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ、 ＲＦ ＲＳＳＩ）を含む自動利得制御回路のブロック図である。
【０００３】
図１に示すように、自動利得制御回路１００は受信部１１０と利得制御部１２０で構成される。
【０００４】
受信部１１０は低雑音増幅器（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ； ＬＮＡ、１１１）、可変利得増幅器（Ｖａｒｉａｂｌｅ  Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ； ＶＧＡ、１１２)、 映像除去混合機（Ｉｍａｇｅ−Ｒｅｊｅｃｔｉｏｎ Ｍｉｘｅｒ；ＩＲＭ、１１３）、低域通過フィルター（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ； ＬＰＦ、１１４) 及び中間周波数可変利得増幅器（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ； ＩＦ ＶＧＡ、１１５）で構成される。
【０００５】
利得制御部１２０は利得制御機１２１、ＲＦ ＲＳＳＩ１２２及び比較器１２３で構成される。
【０００６】
受信部の ＬＮＡ１１１は、受信された信号を、雑音の増幅を最大限抑制しながら増幅されるようにする。
【０００７】
受信部のＶＧＡ１１２はＬＮＡ１１１で増幅された信号をもう一度一定な範囲内の信号に線形性を向上させて増幅する。
【０００８】
増幅された信号は、また、映像除去下向き変換機能があるＩＲＭ１１３を経て、映像周波数（Ｉｍａｇｅ Ｆｒｅｑｕｅｎｃｙ）が濾過されて寄生周波数がとり除かれる。
【０００９】
すなわち、受信部のＩＲＭ１１３はＲＦ端とＩＦ端を分離して受信部１１０の安全性を確保する。
【００１０】
受信部のＬＰＦ１１４は特定の低域帯域のみを適切に濾過（フィルター）出来るように構成されて、濾過された信号はまたＩＦ  ＶＧＡ１１５で増幅される。
【００１１】
ここで、 受信部のＬＮＡ１１１だけでは微弱な受信信号を充分に増幅させることができないので精巧な電力調節のためにＩＦ ＶＧＡ１１５を使って任意の利得で調節して増幅するように回路を構成する。
【００１２】
すべての過程を経た信号は映像周波数が除去されて増幅されて中間周波数で出力される。
【００１３】
利得制御部１２０の利得制御機１２１はＬＮＡ１１１、ＶＧＡ１１２及びＩＲＭ１１３それぞれの利得を補正するための制御信号を出力する。
【００１４】
利得制御部１２０のＲＦ  ＲＳＳＩ１２２は受信部のＬＰＦ１１４で出力された信号の強度を測定する。
【００１５】
利得制御部１２０の比較器１２３はＲＦ ＲＳＳＩ１２２で測定された信号の強度に基づいて利得を償わなければならない値を利得制御機１２１に送る。
【００１６】
結局、ＲＦ  ＡＧＣ（自動利得制御：Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）ループでは ＬＰＦの出力信号で入力信号電力を感知するようになるので、所望のチャンネルの電力だけ感知してＲＦ  ＡＧＣループの利得ステージの利得を制御するようになる。
【００１７】
ここで、ＲＦ ＡＧＣループは ＬＮＡ１１１、ＶＧＡ１１２、ＩＲＭ１１３、ＬＰＦ１１４、ＲＦ ＲＳＳＩ１２２、比較器１２３、利得制御機１２１からなる。
【００１８】
上のような場合入力された信号の中で所望のチャンネルに小さな信号が入って来て、所望でないチャンネルには大きい雑音信号が共に印加された場合、ＲＦ ＡＧＣループの利得ステージはあらかじめ設定しておいた利得より減るようになる。
【００１９】
ここで、ＲＦ ＡＧＣループは利得をさらに増加させようとするが邪魔信号がさらに大きくなって利得がさらに減るようになって結局ＲＦ ＡＧＣループが正常に動作できなくなる。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上述した問題点を解決するための本発明の目的は、受信された信号の中の不要な大きい信号によってＲＦ ＡＧＣループが誤動作することを阻む回路を提供することにある。
【００２１】
本発明の他の目的は、隣接チャンネルに所望の信号より大きい信号が受信された時もＲＦ ＡＧＣ ループの利得を減少させて所望のチャンネル信号を受信することができる回路を提供することにある。
【課題を解決するための手段】
【００２２】
本発明はＲＦ信号を受信する受信部と前記受信部の利得を制御する利得制御部を含む自動利得制御回路において、前記受信部は、前記ＲＦ信号を増幅する低雑音増幅器及び利得増幅器を含む増幅部と、前記利得増幅器からＲＦ信号を下向き変換（Ｄｏｗｎ  Ｃｏｎｖｅｒｔｉｎｇ）とチューニングするための混合機（ｍｉｘｅｒ）と、前記混合機から下向き変換された信号を受信する低域通過フィルター（ｌｏｗ−ｐａｓｓ ｆｉｌｔｅｒ）と、前記低域通過フィルターからフィルタリングされた信号をまた中間周波数帯域で増幅するための中間周波数可変利得増幅器を含み、前記利得制御部は、前記低域通過フィルターの出力端に繋がれて出力信号レベルを検出する受信信号強度指示器と、前記受信信号強度指示器によって検出された出力信号レベルと基準信号レベルを比べる第１比較部と、前記受信部の増幅部の出力信号レベルを検出する電力検出部と、前記電力検出部によって検出された出力信号レベルと基準信号レベルを比べる第２比較部と、前記第１及び第２比較部によって出力された信号に応じて利得を増加させ、減少させ、または変化させずに保持する利得制御機を含むことを特徴とする。
【００２３】
ここで、前記受信部の利得増幅器はプログラマブル利得制御増幅器であることを特徴とする。
【００２４】
ここで、前記電力検出部は入力抵抗部、プログラマブル利得制御増幅器、包絡線検出器及び出力抵抗部を含むことを特徴とする。
【００２５】
ここで、 前記プログラマブル利得制御増幅器はＩ2Ｃからの制御信号によって制御されることを特徴とする。
【００２６】
ここで、前記電力検出部によって検出される出力信号レベルは安全領域（Ｓａｆｅ Ｚｏｎｅ）、境界領域（Ｗａｒｎ Ｚｏｎｅ）及び飽和領域（Ｓａｔｕｒａｔｉｏｎ Ｚｏｎｅ）に仕分けされて、前記Ｉ2Ｃからの制御信号はデジタル-アナログコンバータによって飽和電圧及び境界電圧に変換されて出力されて、前記飽和電圧及び境界電圧と前記電力検出部から出力された出力電圧が前記第２比較部に入力されて、前記第２比較部は２-ビット制御信号に応じてデジタル信号を前記利得制御部の利得制御機に送信して利得を償うことを特徴とする。
【００２７】
ここで、前記飽和電圧と出力電圧の組み合わせが前記出力電圧より大きく境界電圧より小さい場合、前記比較器の出力は２-ビット制御信号の値を‘０’、‘０’を出力して前記利得制御部の利得制御機に送信して、前記飽和電圧と出力電圧の組み合わせが前記出力電圧より大きく境界電圧より大きい場合、前記比較器の出力は２-ビット制御信号の値を‘０’、‘１’を出力して前記利得制御部の利得制御機に送信して、前記飽和電圧と出力電圧の組み合わせが前記出力電圧より小さく境界電圧より小さな場合、前記比較器の出力は２-ビット制御信号の値を‘１’、‘０’を出力して前記利得制御部の利得制御機に送信して、前記飽和電圧と出力電圧の組み合わせが前記出力電圧より小さく境界電圧より大きい場合、前記比較器の出力は２-ビット制御信号の値を‘１’、‘１’を出力して前記利得制御部の利得制御機に送信して、前記制御信号の値が‘０’、‘０’の場合は安全領域、‘０’、‘１’または‘１’、‘０’の場合は境界領域、‘１’、‘１’の場合は飽和領域に定義されるようにすることを特徴とする。
【００２８】
ここで、前記プログラマブル利得制御増幅器の利得範囲は−１５ｄＢから１５ｄＢであるのを特徴とする。
【００２９】
ここで、前記プログラマブル利得制御増幅器の利得は３ｄＢ−ステップに分けられて、制御ビット数は４-ビットであることを特徴とする。
【００３０】
ここで、前記入力抵抗部は１ｋΩ以上の抵抗であることを特徴とする。
【００３１】
ここで、前記出力抵抗部は抵抗とキャパシターが並列で構成されることを特徴とする。
【発明の効果】
【００３２】
本発明は電力検出器を利用してＲＦ ＡＧＣループの利得を制御して受信された信号の中の不要な大きい信号によってＲＦ ＡＧＣループが誤動作することを阻むことができる。
【００３３】
また、本発明は所望の信号より大きい隣接チャンネル信号が受信された時もＲＦ ＡＧＣループの利得を減少させて所望のチャンネルを受信することができる効果がある。
【発明を実施するための最良の形態】
【００３４】
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【００３５】
以下、添付された図面を参照して本発明の望ましい実施形態を詳しく説明する。
【００３６】
図２は本発明の一つの実施形態による電力検出回路を含む自動利得制御回路２００のブロック図である。
【００３７】
図２に示すように、本発明による自動利得制御回路２００は受信部２１０と利得制御部２２０で構成される。
【００３８】
受信部２１０は低雑音増幅器（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ； ＬＮＡ、２１１)、 ＲＦプログラマブル利得増幅器（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ； ＲＦ ＰＧＡ、２１２)、映像除去混合機（Ｉｍａｇｅ−Ｒｅｊｅｃｔｉｏｎ  Ｍｉｘｅｒ； ＩＲＭ、２１３)、低域通過フィルター（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ； ＬＰＦ、２１４) 及び中間周波数可変利得増幅器（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ；  ＩＦ  ＶＧＡ、２１５)で構成される。
【００３９】
利得制御部２２０は利得制御機２２１、ＲＦ電力検出器（ＲＦ Ｐｏｗｅｒ Ｄｅｔｅｃｔｏｒ； ＲＦ ＰＤ、２２２)、比較器(２２４、 ２２５) 及びＲＦ  ＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｉｏｎ；２２３)を含んで構成される。
【００４０】
ここで、受信部のＬＮＡ２１１は受信された信号の雑音が増幅されることを最大限抑制しながら信号を増幅されるようにする。
【００４１】
受信部のＲＦ  ＰＧＡ２１２はＬＮＡ２１１で増幅された信号をもう一度一定な範囲内の信号に線形性を向上させて増幅する。
【００４２】
ここで、増幅された信号はまた映像除去下向き変換機能があるＩＲＭ２１３を経て、映像周波数（Ｉｍａｇｅ Ｆｒｅｑｕｅｎｃｙ）が濾過されて寄生周波数がとり除かれる。
【００４３】
すなわち、受信部のＩＲＭ２１３はＲＦ端とＩＦ端を分離して受信部２１０の安全性を確保する。
【００４４】
受信部のＬＰＦ２１４は特定の低域帯域のみを適切に濾過（フィルター）することができるように制御可能になるように構成されて、濾過された信号はまたＩＦ ＶＧＡ２１５で増幅される。
【００４５】
ここで、 受信部のＬＮＡ２１１だけでは微弱な受信信号を充分に増幅させることができないから精巧な電力調節のためにＩＦ ＶＧＡ２１５を使って任意の利得で調節して増幅するように回路を構成する。
【００４６】
すべての過程を経た信号は映像周波数が除去されて増幅されて中間周波数に出力される。
【００４７】
利得制御部２２０の利得制御機２２１はＬＮＡ２１１、ＲＦ ＰＧＡ２１２及びＩＲＭ２１３それぞれの利得を補正をするための制御信号を出力する。
【００４８】
利得制御部２２０のＲＦ ＲＳＳＩ２２３は受信部のＬＰＦ２１４で出力された信号の強度を測定する。
【００４９】
利得制御部２２０の比較器２２５はＲＦ ＲＳＳI２２３で測定された信号の強度に基づいて利得を補償しなければならない値を利得制御機２２１に送る。
【００５０】
結局、ＲＦ  ＡＧＣループではＬＰＦの出力信号で入力信号電力を感知するようになるので所望のチャンネルの電力だけ感知してＲＦＡＧＣループの利得ステージの利得を制御するようになる。
【００５１】
利得制御部２２０のＲＦ電力検出器２２２は受信部のＲＦ ＰＧＡ２１２の出力とＩ2Ｃ（Ｉｎｔｅｒ ＩＣ ｂｕｓ）で受信された基準値でＲＦ利得ステージの利得が変るのに対応してＲＦ ＡＧＣループが誤動作しないようにする。
【００５２】
利得制御部２２０の比較器２２４はＲＦ電力検出器２２２とＩ2Ｃ（Ｉｎｔｅｒ ＩＣ； ＩＩＣ）で受信された出力信号レベルを比べてＲＦ ＡＧＣループの利得ステージを増加、維持または減少させる信号を利得制御機２２１に送る。
【００５３】
ここで、ＲＦ電力検出器２２２の詳細構成は次図３で説明する事にする。
【００５４】
図３は本発明による自動利得制御回路の電力検出回路の構成を説明するための回路図である。
【００５５】
図３に示すように、電力（利得）検出器３００は入力抵抗（３０２ａ 及び ３０２ｂ）、ＲＦ ＰＧＡ３０３、包絡線検出器（Ｅｎｖｅｌｏｐｅ Ｄｅｔｅｃｔｏｒ； ３０７）、出力抵抗３０４及びキャパシター３０５で構成される。
【００５６】
入力抵抗（３０２ａ 及び ３０２ｂ）はＲＦ ＰＧＡ３０１に負荷があまりかからないように１ｋΩ以上の抵抗を使うようにする。
【００５７】
ＲＦ ＰＧＡ３０３は検出された小出力信号を、Ｉ2Ｃによる利得を基準として増幅して包絡線検出器３０７に信号を印加する。
【００５８】
ここで、 ＲＦ ＰＧＡ３０３は−１５ｄＢから＋１５ｄＢまでの利得を持つ増幅器であり、３ｄＢステップによって４-ビットの制御信号によって制御される。
【００５９】
包絡線検出器３０７は非線形検出形態を見せて出力抵抗３０４と繋がれて、キャパシター３０６は出力抵抗３０４と並列に繋がれて出力端を形成して出力電圧（ＶOUT）を出力する。
【００６０】
ここで、ＲＦ電力検出器はＶＨＦ、ＵＨＦ及びＬ−ｂａｎｄ帯域によって別個で構成されるのが望ましい。
【００６１】
ここで、 電力検出器３００で出力される出力電圧（ＶOUT）に関する詳細な説明は図４を参照する。
【００６２】
図４は本発明によるＲＦ電力検出器の出力電圧と入力電力との関係を示すものである。
【００６３】
図４に示すように、横軸は図２に示すＲＦ ＰＧＡ２１２の出力を入力にする電力検出器３００の入力電力（Ｐｉｎ）を示すものであり、縦軸は電力検出器３００の出力電圧（ＶOUT）を示すものである。
【００６４】
示すグラフは安全領域（Ｓａｆｅ Ｚｏｎｅ）、境界領域（Ｗａｒｎ Ｚｏｎｅ） 及び飽和領域（Ｓａｔｕｒａｔｉｏｎ Ｚｏｎｅ）に仕分けされる。
【００６５】
ここでは、邪魔信号の電力が−１４ｄＢｍの点が １ｄＢ 感度喪失（ｄｅｓｅｎｓｉｔｉｚａｔｉｏｎ）点だと仮定する場合を説明する。
【００６６】
安全領域は入力電力（Ｐｉｎ）が−１６ｄＢｍ以下の領域で、境界領域は入力電力が−１６ｄＢｍから−１４ｄＢｍまでの領域であり、飽和領域は入力電力が−１４ｄＢｍ以上の領域を意味する。
【００６７】
すなわち、出力電圧の最小値と最大値との大きさが Ｖｒｇに定義される場合、最小値と飽和電圧（ＶSAT）との差は０．６Ｖｒｇである関係であって、最小値と境界電圧（ＶWARN）との差は０．４Ｖｒｇである関係が成立する。
【００６８】
また、境界領域の幅は２ｄＢ程度で、入力電力−１６ｄＢｍに対応する出力電圧（ＶOUT）は境界電圧（ＶWARN）と一致する電圧で、入力電力−１４ｄＢｍにあたる出力電圧（ＶOUT )は飽和電圧（ＶSAT）と一致する電圧である。
【００６９】
すなわち、ＲＦ回路は安全領域で動作をしなければならないが、雑音のような邪魔信号の電力が−１４ｄＢｍとなる点が１ｄＢ感度喪失点だという場合、もし邪魔信号の電力が飽和領域に含まれる−１３ｄＢｍに変更されればＲＦ回路動作に問題が発生するようになる。
【００７０】
したがって、−１４ｄＢｍに近付く前に境界領域で２ｄＢ程度の余裕を置いて、−１６ｄＢｍ近くの境界領域に近付くようになればＲＦ利得がこれ以上増加しないようにしなければならない。
【００７１】
ここで、このような境界領域に対するＲＦ利得ステージの１ｄＢ感度喪失点が変化することに対応するために包絡線検出器３０７の入力端に−１５ｄＢから＋１５ｄＢまで利得範囲を持つ増幅器３０３を置くようになる。
【００７２】
図５ａは本発明の一つの実施形態によるＲＦ電力検出器で利得補償をするための構成図である。
【００７３】
図５ａに示すように、ＲＦ電力検出器の利得補償部分はＲＦ電力検出器５１１、比較器５１２及びＤＡＣ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ； ５１３）で構成される。
【００７４】
比較器５１２はＲＦ電力検出器５１１の出力（ＶOUT）とＩ2Ｃバスで受信されたデータに基づくＤＡＣ５１３の出力(ＶSAT、ＶWARN)を受信する。
【００７５】
ここで、２-ビット制御信号に応じて比較器５１２から出力されたデジタル信号は利得制御機に送信されてＲＦ電力検出器５１１を利用した利得補償制御がされるようになる。ＲＦ電力検出器補償部分の制御信号の制御２-ビットの構成は次表１に示されている。
【００７６】
【表１】
2006174442.tif 000003
【００７７】
表１に示すように、ＲＦ検出器補償部分の第１制御はＲＦ電力検出器５１１の出力(ＶOUT)とＤＡＣ５１３の出力（ＶSAT）との組み合わせによる出力（ＶSAT＆ＶOUT）がＲＦ電力検出器５１１の出力（ＶOUT）より大きく、ＤＡＣ５１３の出力（ＶWARN）より小さな場合であり、制御バスの４番目制御ビットＣＯＭＰ［３］の制御値は‘０’であり、３番目制御ビットＣＯＭＰ［２］の制御値も‘０’になって、安全領域状態になる。
【００７８】
ＲＦ電力検出器５１１補償部分の第２制御はＲＦ電力検出器５１１の出力（ＶOUT）と ＤＡＣ５１３の出力（ＶSAT)との組み合わせによる出力（ＶSAT＆ＶOUT）がＲＦ電力検出器５１１の出力（ＶOUT）及びＤＡＣ５１３の出力（ＶWARN）より大きい場合で、制御バスの４番目制御ビットＣＯＭＰ［３］の制御値は‘０’であり、３番目制御ビットＣＯＭＰ［２］の制御値も‘１’になって、境界領域状態になる。
【００７９】
ＲＦ電力検出器５１１補償部分の第３制御はＲＦ電力検出器５１１の出力（ＶOUT）とＤＡＣ５１３の出力（ＶSAT）との組み合わせによる出力（ＶSAT＆ＶOUT）がＲＦ電力検出器５１１の出力（ＶOUT）及び ＤＡＣ５１３の出力（ＶWARN）より小さな場合で、制御バスの４番目制御ビットＣＯＭＰ［３］の制御値は‘１’であり、３番目制御ビットＣＯＭＰ［２］の制御値も‘０’になって、境界領域状態になる。
【００８０】
ＲＦ電力検出器補償部分の第４制御はＲＦ電力検出器５１１の出力（ＶOUT）とＤＡＣ５１３の出力（ＶSAT）との組み合わせによる出力（ＶSAT＆ＶOUT）がＲＦ電力検出器５１１の出力（ＶOUT）より小さく、ＤＡＣ５１３の出力（ＶWARN）より大きい場合であり、制御バスの４番目制御ビットＣＯＭＰ［３］の制御値は‘１’であり、３番目制御ビットＣＯＭＰ［２］の制御値も‘１’になって、飽和領域状態になる。
【００８１】
図５ｂは本発明の一つの実施形態によるＲＦ ＲＳＳＩ制御部分の構成を示すものである。
【００８２】
図５ｂに示すように、ＲＦ ＲＳＳＩ補償部分回路はＲＦ ＲＳＳＩ５２１、比較器５２２及び ＤＡＣ５２３で構成される。
【００８３】
比較器５２２はＲＦ ＲＳＳＩ５２１の出力（ＶOUT）とＩ2Ｃバスで受信されたデータに基づいたＤＡＣ５２３の出力（ＶH、ＶL）を受信する。
【００８４】
ここで２-ビット制御信号に応じて比較器５２２のデジタル信号を利得制御機に送信してＲＦ ＲＳＳＩ５２１を利用した利得補償制御をするようになる。ＲＦ ＲＳＳＩ制御部分の制御信号の制御２-ビットの構成を次表２に示している。
【００８５】
【表２】
2006174442.tif 000004
【００８６】
表２に示すように、ＲＦ ＲＳＳＩ制御部分の第１制御はＲＦ ＲＳＳＩ５２１の出力（ＶOUT）とＤＡＣ５２３の出力（ＶL）との組み合わせによる出力（ＶL＆ＶOUT）がＲＦ ＲＳＳＩ５２１の出力（ＶOUT）より小さく、ＤＡＣ５２３の出力（ＶH）より大きい場合であり、制御バスの２番目制御ビットＣＯＭＰ［１］の制御値は‘０’であり、１番目制御ビットＣＯＭＰ［０］の制御値も‘０’になって、減少状態になる。
【００８７】
ＲＦ ＲＳＳＩ制御部分の第２制御はＲＦ ＲＳＳＩ５２１の出力（ＶOUT）とＤＡＣ５２３の出力（ＶL）との組み合わせによる出力（ＶL＆ＶOUT）がＲＦ ＲＳＳＩ５２１の出力（ＶOUT）及びＤＡＣ５２３の出力（ＶH）より小さな場合であり、制御バスの２番目制御ビットＣＯＭＰ［１］の制御値は‘０’であり、１番目制御ビットＣＯＭＰ［０］の制御値も‘１’になって、止まり状態になる。
【００８８】
ＲＦ ＲＳＳＩ制御部分の第３制御はＲＦ ＲＳＳＩ５２１の出力（ＶOUT）とＤＡＣ５２３の出力（ＶL）との組み合わせによる出力（ＶL＆ＶOUT）が ＲＦ ＲＳＳＩ５２１の出力（ＶOUT）及びＤＡＣ５２３の出力（ＶH）より大きい場合であり、制御バスの２番目制御ビットＣＯＭＰ［１］の制御値は‘１’であり、１番目制御ビットＣＯＭＰ［０］の制御値も‘０’になって、止まり状態になる。
【００８９】
ＲＦ ＲＳＳＩ制御部分の第４制御はＲＦ ＲＳＳＩ５２１の出力（ＶOUT）とＤＡＣ５２３の出力（ＶL）との組み合わせによる出力（ＶL＆ＶOUT）がＲＦ ＲＳＳＩ５２１の出力（ＶOUT）より大きく、ＤＡＣ５２３の出力（ＶH）より小さな場合であり、制御バスの２番目制御ビットＣＯＭＰ［１］の制御値は‘１’であり、１番目制御ビットＣＯＭＰ［０］の制御値も‘１’になって、増加状態になる。
【００９０】
結局、表１及び表２を整理すれば次のようである。
【００９１】
【表３】
2006174442.tif 000005
【００９２】
ここで、ＵはＵｐ、ＤはＤｏｗｎ、ＳはＳｔａｙを意味する。
【００９３】
すなわち、ＲＦ ＲＳＳＩの出力を比較器で判断して領域を減少、止まり及び増加の３部分に分けて、ＲＦ電力検出器の出力を比較器で判断して領域を安全領域、境界領域及び飽和領域の３部分に分けてＲＦ ＲＳＳＩの領域とＲＦ ＰＤの領域からＲＦ利得をあげるか、維持するかまたは下げるか判断して利得制御機に制御信号を送る。
【００９４】
結局、安全領域で回路が動作するように比較器(２２４、２２５)でＩ2Ｃで受信された情報とＲＦ ＲＳＳＩ及びＲＦ ＰＤで信号を検出した情報を比較器(２２４、２２５)で比べて利得制御機２２１に制御信号を提供することで回路の安定的な動作を保障することができる。
【産業上の利用可能性】
【００９５】
本発明に係る自動利得制御回路は、受信された信号の中の不要な大きい信号によってＲＦ  ＡＧＣループが誤動作することを阻むことができるという効果を有し、例えば、電力検出回路を含む自動利得制御回路等として有用である。
【図面の簡単な説明】
【００９６】
【図１】従来のＲＦ受信信号強度指示器（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ、ＲＦ  ＲＳＳＩ）を含む自動利得制御回路のブロック図である。
【図２】本発明の一つの実施形態による電力検出回路を含む自動利得制御回路２００のブロック図である。
【図３】本発明による自動利得制御回路の電力検出回路の構成を説明するための回路図である。
【図４】本発明によるＲＦ電力検出器の出力電圧と入力電力との関係を示す図である。
【図５】図５ａは本発明の一つの実施形態によるＲＦ電力検出器で利得補償をするための構成図である。
【００９７】
図５ｂは本発明の一つの実施形態によるＲＦ  ＲＳＳＩ制御部分の構成を示す図である。
【符号の説明】
【００９８】
１００    自動利得制御回路
１１０    受信部
１１１    低雑音増幅器
１１２    可変利得増幅器
１１３    映像除去混合機
１１４    低域通過フィルター
１１５    中間周波数可変利得増幅器
１２０    利得制御部
１２１    利得制御機
１２２    ＲＦ ＲＳＳＩ（ＲＦ受信信号強度指示器）
１２３    比較器
２００    自動利得制御回路
２１０    受信部
２１１    低雑音増幅器
２１２    ＲＦプログラマブル利得増幅器
２１３    映像除去混合機
２１４    低域通過フィルター
２１５    中間周波数可変利得増幅器
２２０    利得制御部
２２１    利得制御機
２２２    ＲＦ電力検出器
２２３    ＲＦ  ＲＳＳＩ
２２４    比較器
２２５    比較器
３００    電力（利得）検出器
３０１    ＲＦ ＰＧＡ（ＲＦプログラマブル利得増幅器）
３０２ａ  入力抵抗
３０２ｂ  入力抵抗
３０３    ＲＦ ＰＧＡ（ＲＦプログラマブル利得増幅器）
３０４    出力抵抗
３０５    キャパシター
３０６    キャパシター
３０７    包絡線検出器（エンベロープ検出器）
５１１    ＲＦ電力検出器
５１２    比較器
５１３    ＤＡＣ（ＤＡコンバータ）
５２１    ＲＦ ＲＳＳＩ
５２２    比較器
５２３    ＤＡＣ
【図１】
2006174442.tif 000006
【図２】
2006174442.tif 000007
【図３】
2006174442.tif 000008
【図４】
2006174442.tif 000009
【図５】
2006174442.tif 000010